(57)【要約】  電流コラプスの発生が抑制されてなる半導体素子用のエピタキシャル基板を提供する。半導体素子用エピタキシャル基板が、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、前記自立基板に隣接してなるバッファ層と、前記バッファ層に隣接してなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、を備え、前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、ようにした。
2017077988.tif 000002
【特許請求の範囲】
【請求項１】
ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、
前記自立基板に隣接してなるバッファ層と、
前記バッファ層に隣接してなるチャネル層と、
前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、
を備え、
前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、
ことを特徴とする、半導体素子用エピタキシャル基板。
【請求項２】
請求項１に記載の半導体素子用エピタキシャル基板であって、
前記自立基板の転位密度が５．０×１０７ｃｍ−２以下であり、
前記バッファ層の厚みが１ｎｍ以上１００ｎｍ以下である、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項３】
請求項２に記載の半導体素子用エピタキシャル基板であって、
前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ−３以下である、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項４】
請求項１ないし請求項３のいずれかに記載の半導体素子用エピタキシャル基板であって、
前記バッファ層がＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）からなる、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項５】
請求項１ないし請求項４のいずれかに記載の半導体素子用エピタキシャル基板であって、
前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項６】
請求項１ないし請求項５のいずれかに記載の半導体素子用エピタキシャル基板であって、
前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項７】
ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、
前記自立基板に隣接してなるバッファ層と、
前記バッファ層に隣接してなるチャネル層と、
前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、
前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、
を備え、
前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、
ことを特徴とする、半導体素子。
【請求項８】
請求項７に記載の半導体素子であって、
前記自立基板の転位密度が５．０×１０７ｃｍ−２以下であり、
前記バッファ層の厚みが１ｎｍ以上１００ｎｍ以下である、
ことを特徴とする半導体素子。
【請求項９】
請求項８に記載の半導体素子であって、
前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ−３以下である、
ことを特徴とする半導体素子。
【請求項１０】
請求項７ないし請求項９のいずれかに記載の半導体素子であって、
前記バッファ層がＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）からなる、
ことを特徴とする半導体素子。
【請求項１１】
請求項７ないし請求項１０のいずれかに記載の半導体素子であって、
前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、
ことを特徴とする半導体素子。
【請求項１２】
請求項７ないし請求項１１のいずれかに記載の半導体素子であって、
前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、
ことを特徴とする半導体素子。
【請求項１３】
半導体素子用のエピタキシャル基板を製造する方法であって、
a)ＺｎがドープされたＧａＮからなる半絶縁性の自立基板を用意する準備工程と、
b)前記自立基板に隣接させてバッファ層を形成するバッファ層形成工程と、
c)前記バッファ層に隣接させてチャネル層を形成するチャネル層工程と、
d)前記チャネル層を挟んで前記バッファ層とは反対側の位置に障壁層を形成する障壁層形成工程と、
を備え、
バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層として形成する、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１４】
請求項１３に記載の半導体素子用エピタキシャル基板の製造方法であって、
前記準備工程においては、転位密度が５．０×１０７ｃｍ−２以下である前記自立基板を用意し、
前記バッファ層形成工程においては、前記バッファ層を、１ｎｍ以上１００ｎｍ以下の厚みに形成する、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１５】
請求項１４に記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層形成工程においては、前記チャネル層におけるＺｎの濃度が１×１０１６ｃｍ−３以下となるように、前記バッファ層を形成する、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１６】
請求項１３ないし請求項１５のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）にて形成する、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１７】
請求項１３ないし請求項１６のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層形成工程においては、前記バッファ層を、２ｎｍ以上２０ｎｍ以下の厚みに形成する、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１８】
請求項１３ないし請求項１７のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
前記チャネル層はＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１９】
請求項１３ないし請求項１８のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
前記自立基板はフラックス法で作製される、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項２０】
請求項１３ないし請求項１９のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層の形成温度が７００℃以上１２００℃以下である、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項２１】
請求項２０に記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層の形成温度が９００℃以上１２００℃以下である、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関し、特に、半絶縁性のＧａＮからなる自立基板を用いて構成される半導体素子に関する。
【背景技術】
【０００２】
窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界、高い飽和電子速度を有することから、ＬＥＤやＬＤなどの発光デバイスや、高周波／ハイパワーの電子デバイス用半導体材料として利用されている。【０００３】
窒化物電子デバイスの代表的な構造として、ＡｌＧａＮを「障壁層」、ＧａＮを「チャネル層」として積層形成した高電子移動度トランジスタ（ＨＥＭＴ）構造がある。これは、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）によりＡｌＧａＮ／ＧａＮ積層界面に高濃度の２次元電子ガスが生成するという特徴を活かしたものである。【０００４】
窒化物電子デバイスは、一般的に、サファイア、ＳｉＣ、Ｓｉといった、商業的に入手の容易な異種材料下地基板を用いて作製されている。しかしながら、これら異種材料基板上にヘテロエピタキシャル成長させたＧａＮ膜中には、ＧａＮと異種材料基板との間の格子定数や熱膨張係数の差異に起因して、多数の欠陥が発生してしまうという問題がある。【０００５】
一方、ＧａＮ基板上にＧａＮ膜をホモエピタキシャル成長させた場合、上述の格子定数や熱膨張係数の差異に起因する欠陥は発生せず、ＧａＮ膜は良好な結晶性を示す。【０００６】
それゆえ、ＧａＮ基板上に窒化物ＨＥＭＴ構造を作製した場合、ＡｌＧａＮ／ＧａＮ積層界面に存在する２次元電子ガスの移動度が向上するので、当該構造を用いて作製するＨＥＭＴ素子（半導体素子）の特性向上が期待できる。【０００７】
ただし、商業的に入手が可能である、ハイドライド気相成長法（ＨＶＰＥ法）にて作製されたＧａＮ基板は、一般的には、結晶内に取り込んだ酸素不純物のためｎ型の伝導型を呈する。導電性のＧａＮ基板は、ＨＥＭＴ素子を高電圧駆動した際に、ソース−ドレイン電極間のリーク電流経路となる。そのため、ＨＥＭＴ素子を作製するには、半絶縁性のＧａＮ基板の利用が望ましい。【０００８】
半絶縁性ＧａＮ基板を実現するためには、遷移金属元素（例えばＦｅ）や２族元素（例えばＭｇ）のような深いアクセプター準位を形成する元素をＧａＮ結晶中にドーピングすることが有効と知られている。【０００９】
２族元素のうち、亜鉛元素（Ｚｎ）を選択することで、高品質な半絶縁性ＧａＮ単結晶基板を実現できることが、すでに公知である（例えば、特許文献１参照）。ＧａＮ結晶中のＺｎ元素の拡散についてはすでに調査がなされており、高温雰囲気にて拡散は生じ、かつ、拡散のしやすさはＧａＮ結晶の結晶性に依存する（例えば、非特許文献４参照）。また、基板上に遷移金属元素である鉄（Ｆｅ）がドープされた高抵抗層を形成し、さらに、該高抵抗層と電子走行層との間にＦｅの取り込み効果の高い中間層を形成することにより、電子走行層へのＦｅの入り込みを防ぐ態様もすでに公知である（例えば、特許文献２参照）。【００１０】
半絶縁性ＧａＮ基板上に、または、半絶縁性ＧａＮ膜付き基板上に、ＨＥＭＴ構造を作製し、諸特性を評価することはすでになされている（例えば、非特許文献１ないし非特許文献３参照）。【００１１】
遷移金属元素や２族元素をドーピングしてなる半絶縁性ＧａＮ単結晶基板の上にＧａＮ膜をエピタキシャル成長させて半導体素子用のエピタキシャル基板を形成する場合、Ｆｅ、Ｍｇ、Ｚｎなどのアクセプター元素がＧａＮ膜中に拡散し、膜中において電子トラップ（electron-trap）として作用するために、電流コラプス（current collapse）現象が発生してしまうという問題がある（例えば、特許文献３参照）。特許文献３には、Ｆｅ、Ｍｇ等のアクセプター元素は拡散しやすく、それが、電流コラプスの原因になる、との旨の開示がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第５０３９８１３号公報
【特許文献２】特開２０１３−７４２１１号公報
【特許文献３】特開２０１０−１７１４１６号公報
【非特許文献】
【００１３】
【非特許文献１】Yoshinori Oshimura, Takayuki Sugiyama, Kenichiro Takeda, Motoaki Iwaya, Tetsuya Takeuchi, Satoshi Kamiyama, Isamu Akasaki, and Hiroshi Amano, "AlGaN/GaN Heterostructure Field-Effect Transistors on Fe-Doped GaN Substrates with High Breakdown Voltage", Japanese Journal of Applied Physics, vol.50 (2011), p.084102-1-p.084102-5.
【非特許文献２】V. Desmaris, M. Rudzinski, N. Rorsman, P.R. Hageman, P.K. Larsen, H. Zirath, T.C. Rodle, and H.F.F. Jos, "Comparison of the DC and Microwave Performance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe-Doped or Unintentionally Doped GaN Buffer Layers", IEEE Transactions on Electron Devices, Vol.53, No.9, pp.2413-2417, September 2006.
【非特許文献３】M. Azize, Z. Bougrioua, and P. Gibart, "Inhibition of interface pollution in AlGaN/GaN HEMT structures regrown on semi-insulating GaN templates", Journal of Crystal Growth, vol.299 (2007), p.103-p.108.
【非特許文献４】T. Suzuki, J. Jun, M. Leszczynski, H. Teisseyre, S. Strite, A. Rockett, A. Pelzmann, M. Camp, and K. J. Ebeling, "Optical actvation and diffusivity of ion-implanted Zn acceptors in GaN under high-pressure, high-temperature annealing", Journal of Applied Physics, Vol.84 (1998), No.2, pp.1155-1157.
【発明の概要】
【００１４】
本発明は上記課題に鑑みてなされたものであり、電流コラプスの発生が抑制されてなる半導体素子用のエピタキシャル基板を提供することを目的とする。
【００１５】
上記課題を解決するため、本発明の第１の態様は、半導体素子用エピタキシャル基板が、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、前記自立基板に隣接してなるバッファ層と、前記バッファ層に隣接してなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、を備え、前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、ようにした。
【００１６】
本発明の第２の態様は、第１の態様に係る半導体素子用エピタキシャル基板において、前記自立基板の転位密度が５．０×１０７ｃｍ−２以下であり、前記バッファ層の厚みが１ｎｍ以上１００ｎｍ以下である、ようにした。
【００１７】
本発明の第３の態様は、第２の態様に係る半導体素子用エピタキシャル基板において、前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ−３以下である、ようにした。
【００１８】
本発明の第４の態様は、第１ないし第３の態様のいずれかに係る半導体素子用エピタキシャル基板において、前記バッファ層がＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）からなる、ようにした。
【００１９】
本発明の第５の態様は、第１ないし第４の態様のいずれかに係る半導体素子用エピタキシャル基板において、前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、ようにした。
【００２０】
本発明の第６の態様は、第１ないし第５の態様のいずれかに係る半導体素子用エピタキシャル基板において、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
【００２１】
本発明の第７の態様は、半導体素子が、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、前記自立基板に隣接してなるバッファ層と、前記バッファ層に隣接してなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、を備え、前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、ようにした。
【００２２】
本発明の第８の態様は、第７の態様に係る半導体素子において、前記自立基板の転位密度が５．０×１０７ｃｍ−２以下であり、前記バッファ層の厚みが１ｎｍ以上１００ｎｍ以下である、ようにした。
【００２３】
本発明の第９の態様は、第８の態様に係る半導体素子において、前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ−３以下である、ようにした。
【００２４】
本発明の第１０の態様は、第７ないし第９の態様のいずれかに係る半導体素子において、前記バッファ層がＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）からなる、ようにした。
【００２５】
本発明の第１１の態様は、第７ないし第１０の態様のいずれかに係る半導体素子において、前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、ようにした。
【００２６】
本発明の第１２の態様は、第７ないし第１１の態様のいずれかに係る半導体素子において、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
【００２７】
本発明の第１３の態様は、半導体素子用のエピタキシャル基板を製造する方法が、a)ＺｎがドープされたＧａＮからなる半絶縁性の自立基板を用意する準備工程と、b)前記自立基板に隣接させてバッファ層を形成するバッファ層形成工程と、c)前記バッファ層に隣接させてチャネル層を形成するチャネル層工程と、d)前記チャネル層を挟んで前記バッファ層とは反対側の位置に障壁層を形成する障壁層形成工程と、を備え、バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層として形成する、ようにした。
【００２８】
本発明の第１４の態様は、第１３の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記準備工程においては、転位密度が５．０×１０７ｃｍ−２以下である前記自立基板を用意し、前記バッファ層形成工程においては、前記バッファ層を、１ｎｍ以上１００ｎｍ以下の厚みに形成する、ようにした。
【００２９】
本発明の第１５の態様は、第１４の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記チャネル層におけるＺｎの濃度が１×１０１６ｃｍ−３以下となるように、前記バッファ層を形成する、ようにした。
【００３０】
本発明の第１６の態様は、第１３ないし第１５の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）にて形成する、ようにした。
【００３１】
本発明の第１７の態様は、第１３ないし第１６の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記バッファ層を、２ｎｍ以上２０ｎｍ以下の厚みに形成する、ようにした。
【００３２】
本発明の第１８の態様は、第１３ないし第１７の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記チャネル層はＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、ようにした。
【００３３】
本発明の第１９の態様は、第１３ないし第１８の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記自立基板はフラックス法で作製される、ようにした。
【００３４】
本発明の第２０の態様は、第１３ないし第１９の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層の形成温度が７００℃以上１２００℃以下である、ようにした。
【００３５】
本発明の第２１の態様は、第２０の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層の形成温度が９００℃以上１２００℃以下である、ようにした。
【００３６】
本発明の第１ないし第２１の態様によれば、半絶縁性のＧａＮ自立基板を用いつつ、電流コラプスが低減された半導体素子が実現できる。
【図面の簡単な説明】
【００３７】
【図１】ＨＥＭＴ素子２０の断面構造を、模式的に示す図である。
【図２】サンプルＮｏ．１−４のＨＥＭＴ素子のＳＴＥＭ観察像である。
【図３】サンプルＮｏ．１−４のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。
【図４】サンプルＮｏ．１−１のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。
【発明を実施するための形態】
【００３８】
本明細書中に示す周期表の族番号は、１９８９年国際純正応用化学連合会（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｕｎｉｏｎ  ｏｆ  Ｐｕｒｅ  Ａｐｐｌｉｅｄ  Ｃｈｅｍｉｓｔｒｙ：ＩＵＰＡＣ）による無機化学命名法改訂版による１〜１８の族番号表示によるものであり、１３族とはアルミニウム（Ａｌ）・ガリウム（Ｇａ）・インジウム（Ｉｎ）等を指し、１４族とは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）等を指し、１５族とは窒素（Ｎ）・リン（Ｐ）・ヒ素（Ａｓ）・アンチモン（Ｓｂ）等を指す。
【００３９】
＜エピタキシャル基板およびＨＥＭＴ素子の概要＞
図１は、本発明に係る半導体素子用エピタキシャル基板の一実施形態としてのエピタキシャル基板１０を含んで構成される、本発明に係る半導体素子の一実施形態としてのＨＥＭＴ素子２０の断面構造を、模式的に示す図である。
【００４０】
エピタキシャル基板１０は、自立基板１と、バッファ層２と、チャネル層３と、障壁層４とを備える。また、ＨＥＭＴ素子２０は、エピタキシャル基板１０の上に（障壁層４の上に）ソース電極５とドレイン電極６とゲート電極７とを設けたものである。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。
【００４１】
自立基板１は、Ｚｎが１×１０１８ｃｍ−３以上ドープされた（０００１）面方位のＧａＮ基板であり、室温における比抵抗が１×１０２Ωｃｍ以上であって半絶縁性を呈する。また、チャネル層３へのＺｎの拡散を抑制するという観点からは、自立基板１の転位密度は５×１０７ｃｍ２以下であるのが好ましい。自立基板１のサイズに特に制限はないが、ハンドリング（把持、移動など）の容易さなどを考慮すると、数百μｍ〜数ｍｍ程度の厚みを有するのが好適である。係る自立基板１は、例えば、フラックス（Ｆｌｕｘ）法によって作製することができる。
【００４２】
フラックス法による自立基板１の形成は、概略、耐圧容器内に水平回転自在に配置した育成容器（アルミナるつぼ）内で金属Ｇａ、金属Ｎａ、金属Ｚｎ、Ｃ（炭素）を含む融液に種基板を浸漬し、育成容器を水平回転させた状態で、窒素ガスを導入しながら育成容器内を所定温度および所定圧力を保つことによって種基板に形成されるＧａＮ単結晶を、種基板から分離することによって得られる。種基板としては、サファイア基板上にＭＯＣＶＤ法によってＧａＮ薄膜を形成してなるいわゆるテンプレート基板などを好適に用いることができる。
【００４３】
バッファ層２は、自立基板１の一方主面上に（隣接）形成されてなる、１ｎｍ〜１００ｎｍの厚みを有する層である。本実施の形態において、バッファ層２は、いわゆる８００℃未満の低温で形成されるいわゆる低温バッファ層とは異なり、チャネル層３や障壁層４の形成温度と同程度の温度で形成されるものである。
【００４４】
本実施の形態に係るエピタキシャル基板１０において、バッファ層２は、自立基板１にドープされてなるＺｎがエピタキシャル基板１０の作製時にチャネル層３さらにはその上方の障壁層４へと拡散することを抑制する、拡散抑制層として設けられてなる。係るバッファ層２は、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層にて構成するのが好適な一例である。係る場合、自立基板１からチャネル層３へのＺｎの拡散が好適に抑制され、ひいては、エピタキシャル基板１０を用いて作製したＨＥＭＴ素子２０において、電流コラプスが好適に抑制される。
【００４５】
好ましくは、バッファ層２は、２ｎｍ〜２０ｎｍの厚みに設けられる。また、好ましくは、バッファ層２は、ＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）なる組成を有するように形成される。これらの場合、エピタキシャル基板１０を用いて作製したＨＥＭＴ素子２０における、電流コラプスがさらに抑制される。
【００４６】
なお、バッファ層２の厚みを１００ｎｍよりも大きくすることも可能ではあるが、係る場合、エピタキシャル基板１０の表面（障壁層４の表面）にクラックが発生する可能性がある。
【００４７】
また、バッファ層２の厚みを１ｎｍよりも小さくした場合やバッファ層２のＡｌモル比ｐを０．７よりも小さくした場合、Ｚｎの拡散を抑制する効果が十分に得られず、結果として電流コラプスが十分に抑制されないため、好ましくない。
【００４８】
チャネル層３は、バッファ層２の上に（隣接）形成されてなる層である。チャネル層３は、５０ｎｍ〜５０００ｎｍ程度の厚みに形成される。また、障壁層４は、チャネル層３を挟んでバッファ層２とは反対側に設けられてなる層である。障壁層４は、２ｎｍ〜４０ｎｍ程度の厚みに形成される。
【００４９】
障壁層４は図１に示すようにチャネル層３に隣接して形成されてもよく、この場合、両層の界面はヘテロ接合界面となる。あるいは、チャネル層３と障壁層４の間に図示しないスペーサ層が設けられてもよく、この場合、チャネル層３とスペーサ層との界面から障壁層４とスペーサ層との界面にいたる領域がヘテロ接合界面領域となる。
【００５０】
いずれの場合も、チャネル層３がＧａＮにて形成され、障壁層４がＡｌＧａＮ（ＡｌｘＧａ１−ｘＮ、０＜ｘ＜１）ないしＩｎＡｌＮ（ＩｎｙＡｌ１−ｙＮ、０＜ｙ＜１）にて形成されるのが好適な一例である。ただし、チャネル層３と障壁層４の組み合わせはこれに限られるものではない。
【００５１】
バッファ層２、チャネル層３、および、障壁層４の形成は、例えばＭＯＣＶＤ法によって実現される。ＭＯＣＶＤ法による層形成は、例えばバッファ層２がＡｌｐＧａ１−ｐＮにて形成され、チャネル層３がＧａＮにて形成され、障壁層４がＡｌＧａＮにて形成される場合であれば、Ｇａ、Ａｌについての有機金属（ＭＯ）原料ガス（ＴＭＧ、ＴＭＡ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のＭＯＣＶＤ炉を用い、リアクタ内に載置した自立基板１を所定温度に加熱しつつ、各層に対応した有機金属原料ガスとアンモニアガスとの気相反応によって生成するＧａＮ結晶やＡｌＧａＮ結晶を自立基板１上に順次に堆積させることによって行える。
【００５２】
ソース電極５とドレイン電極６とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ソース電極５とドレイン電極６とは、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として形成されるのが好適である。ソース電極５およびドレイン電極６は、障壁層４との間にオーミック性接触を有してなる。ソース電極５およびドレイン電極６は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。なお、両電極のオーミック性接触を向上させるために、電極形成後、６５０℃〜１０００℃の間の所定温度の窒素ガス雰囲気中において数十秒間の熱処理を施すのが好ましい。
【００５３】
ゲート電極７は、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ゲート電極７は、例えば、Ｎｉ／Ａｕからなる多層電極として構成されるのが好適である。ゲート電極７は、障壁層４との間にショットキー性接触を有してなる。ゲート電極７は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。
【００５４】
＜エピタキシャル基板およびＨＥＭＴ素子の作製方法＞
（自立基板の作製）
まず、フラックス法による自立基板１の作製手順について説明する。
【００５５】
初めに、作製したい自立基板１の直径と同程度の直径を有するｃ面サファイア基板を用意し、その表面に、４５０℃〜７５０℃の温度にてＧａＮ低温バッファ層を１０ｎｍ〜５０ｎｍ程度の厚みに成膜し、その後、厚さ１μｍ〜１０μｍ程度のＧａＮ薄膜を１０００℃〜１２００℃の温度にてＭＯＣＶＤ法により成膜し、種基板として利用可能なＭＯＣＶＤ−ＧａＮテンプレートを得る。
【００５６】
次に、得られたＭＯＣＶＤ−ＧａＮテンプレートを種基板として、Ｎａフラックス法を用いてＺｎドープＧａＮ単結晶層を形成する。
【００５７】
具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ−ＧａＮテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Ｇａを１０ｇ〜６０ｇ、金属Ｎａを１５ｇ〜９０ｇ、金属Ｚｎを０．１ｇ〜５ｇ、Ｃを１０ｍｇ〜５００ｍｇ、それぞれ充填する。
【００５８】
係るアルミナるつぼを加熱炉に入れ、炉内温度を８００℃〜９５０℃とし、炉内圧力を３ＭＰａ〜５ＭＰａとして、２０時間〜４００時間程度加熱し、その後、室温まで冷却する。冷却終了後、アルミナるつぼを炉内から取り出す。以上の手順により、表面に、褐色のＧａＮの単結晶層が３００μｍ〜３０００μｍの厚さで堆積したＭＯＣＶＤ−ＧａＮテンプレートが得られる。
【００５９】
このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させる。これにより、ＭＯＣＶＤ−ＧａＮテンプレートの上にＧａＮ単結晶層が形成されたＦｌｕｘ−ＧａＮテンプレートが得られる。ただし、研磨は、Ｆｌｕｘ−ＧａＮテンプレートにおける窒化物層の総厚が最終的に得たい自立基板１の狙いの厚みよりも十分に大きい値に保たれる範囲で行う。
【００６０】
次いで、レーザーリフトオフ法により、種基板の側からレーザー光を０．１ｍｍ／秒〜１００ｍｍ／秒の走査速度で走査しつつ照射することによって、Ｆｌｕｘ−ＧａＮテンプレートから種基板を分離する。レーザー光としては、例えば、波長３５５ｎｍのＮｄ：ＹＡＧの３次高調波を用いるのが好適である。係る場合、パルス幅は１ｎｓ〜１０００ｎｓ、パルス周期は１ｋＨｚ〜２００ｋＨｚ程度であればよい。照射に際しては、レーザー光を適宜に集光して、光密度を調整するのが好ましい。また、レーザー光の照射は、Ｆｌｕｘ−ＧａＮテンプレートを種基板と反対側から３０℃〜６００℃程度の温度で加熱しつつ行うのが好ましい。
【００６１】
種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理する。これにより、Ｚｎが１×１０１８ｃｍ−３以上の濃度でドープされたＧａＮからなる自立基板（ＺｎドープＧａＮ単結晶自立基板）１が得られる。
【００６２】
なお、自立基板１の転位密度の制御は、Ｆｌｕｘ−ＧａＮテンプレートにおいて形成するＺｎドープＧａＮ単結晶層の厚みを違えることによって行える。これは、ＺｎドープＧａＮ単結晶層を厚く形成するほど、その上部に転位密度の低い領域が形成されることを利用している。従って、ＺｎドープＧａＮ単結晶層の形成厚みとレーザーリフトオフ後の研磨量とを適宜に定めることで、上述したような、転位密度が５×１０７ｃｍ２以下の自立基板１を得ることも可能となっている。
【００６３】
（エピタキシャル基板の作製）
続いて、ＭＯＣＶＤ法によるエピタキシャル基板１０の作製について説明する。エピタキシャル基板１０は、自立基板１をＭＯＣＶＤ炉のリアクタ内に設けられたサセプタ上に載置した状態で、下記の条件にてバッファ層２、チャネル層３、および障壁層４をこの順にて積層形成することで得られる。なお、形成温度とはサセプタ加熱温度を意味する。
【００６４】
なお、本実施の形態において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ、Ｉｎ）原料であるＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、およびＴＭＩ（トリメチルインジウム）の総供給量に対する１５族（Ｎ）原料であるアンモニアの供給量の比（モル比）である。また、障壁層４をＡｌＧａＮにて形成する場合のＡｌ原料ガス／１３族原料ガス比とは、Ａｌ原料の供給量に対する１３族（Ｇａ、Ａｌ）原料全体の供給量の比（モル比）であり、障壁層４をＩｎＡｌＮにて形成する場合のＡｌ原料ガス／１３族原料ガス比とは、Ｉｎ原料の供給量に対する１３族（Ｉｎ、Ａｌ）原料全体の供給量の比（モル比）である。ともに、所望する障壁層４の組成（Ａｌモル比ｘもしくはＩｎ組成比ｙ）に応じて定められる。
【００６５】
バッファ層２：
形成温度＝７００℃〜１２００℃（好ましくは９００℃〜１２００℃）；
リアクタ内圧力＝５ｋＰａ〜３０ｋＰａ；
キャリアガス＝水素；
１５族／１３族ガス比＝５０００〜２００００；
Ａｌ原料ガス／１３族原料ガス比＝０．７〜１．０。
【００６６】
チャネル層３：
形成温度＝１０００℃〜１２００℃；
リアクタ内圧力＝１５ｋＰａ〜１０５ｋＰａ；
キャリアガス＝水素；
１５族／１３族ガス比＝１０００〜１００００。
【００６７】
障壁層４（ＡｌＧａＮにて形成する場合）：
形成温度＝１０００℃〜１２００℃；
リアクタ内圧力＝１ｋＰａ〜３０ｋＰａ；
１５族／１３族ガス比＝５０００〜２００００；
キャリアガス＝水素；
Ａｌ原料ガス／１３族原料ガス比＝０．１〜０．４。
【００６８】
障壁層４（ＩｎＡｌＮにて形成する場合）：
形成温度＝７００℃〜９００℃；
リアクタ内圧力＝１ｋＰａ〜３０ｋＰａ；
１５族／１３族ガス比＝２０００〜２００００；
キャリアガス＝窒素；
Ｉｎ原料ガス／１３族原料ガス比＝０．１〜０．９。
【００６９】
（ＨＥＭＴ素子の作製）
エピタキシャル基板１０を用いたＨＥＭＴ素子２０の作製は、公知の技術を適用することで実現可能である。
【００７０】
例えば、フォトリソグラフィプロセスとＲＩＥ（Reactive Ion Etching）法を用いて個々の素子の境界となる部位を５０ｎｍ〜１０００ｎｍ程度までエッチングで除去する素子分離処理を行った後、エピタキシャル基板１０の表面（障壁層４の表面）に厚さ５０ｎｍ〜５００ｎｍのＳｉＯ２膜を形成し、続いてフォトリソグラフィを用いてソース電極５およびドレイン電極６の形成予定箇所のＳｉＯ２膜をエッチング除去することで、ＳｉＯ２パターン層を得る。
【００７１】
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極５およびドレイン電極６の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕからなる金属パターンを形成することで、ソース電極５およびドレイン電極６を形成する。それぞれの金属層の厚みは、順に５ｎｍ〜５０ｎｍ、４０ｎｍ〜４００ｎｍ、４ｎｍ〜４０ｎｍ、および、２０ｎｍ〜２００ｎｍとするのが好適である。
【００７２】
その後、ソース電極５およびドレイン電極６のオーミック性を良好なものにするために、６００℃〜１０００℃の窒素ガス雰囲気中にて１０秒間〜１０００秒間の熱処理を施す。
【００７３】
続いて、フォトリソグラフィプロセスを用いて、ＳｉＯ２パターン層から、ゲート電極７の形成予定箇所のＳｉＯ２膜を除去する。
【００７４】
さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極７の形成予定箇所に、Ｎｉ／Ａｕからなるショットキー性金属パターンを形成することで、ゲート電極７を形成する。それぞれの金属層の厚みは、４ｎｍ〜４０ｎｍ、および、２０ｎｍ〜２００ｎｍとするのが好適である。
【００７５】
以上のプロセスにより、ＨＥＭＴ素子２０が得られる。
【００７６】
（バッファ層の効果）
上述のように、本実施の形態に係るＨＥＭＴ素子２０においては、自立基板１が、１×１０１８ｃｍ−３以上の濃度でＺｎがドープされたＧａＮからなるとともに、バッファ層２が、エピタキシャル基板１０の作製時にＺｎが自立基板１からチャネル層３へと拡散することを防止する拡散抑制層として機能するべく設けられてなる。より具体的には、バッファ層２は、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層である。
【００７７】
仮に、バッファ層２のＡｌモル比ｐが０．７よりも小さい場合、Ｚｎがバッファ層２からチャネル層３さらには障壁層４に拡散する。この場合、アクセプター元素として機能するＺｎが電子トラップとして働くために、ＨＥＭＴ素子２０において電流コラプス現象が生じる。
【００７８】
しかしながら、本実施の形態に係るＨＥＭＴ素子２０においては、Ａｌモル比ｐが０．７以上であるＡｌＧａＮ層にてバッファ層２が形成されてなることによって、自立基板１からのＺｎの拡散が好適に抑制された結果として、電流コラプスの発生が好適に抑制されてなる。より具体的には、チャネル層におけるＺｎの濃度が１×１０１６ｃｍ−３以下であれば、ＨＥＭＴ素子２０における電流コラプスの発生は好適に抑制される。
【００７９】
以上、説明したように、本実施の形態によれば、反絶縁性のＧａＮ自立基板を用いつつ、電流コラプスの発生が抑制されてなる半導体素子を、得ることができる。
【実施例】
【００８０】
（実験例１）
ＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、バッファ層の厚みを違えたほかは同一の条件にて７種類のエピタキシャル基板を作製した。さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、７種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．１−１〜Ｎｏ．１−７を用いる。【００８１】
［フラックス法によるＺｎドープＧａＮ単結晶基板の作製］
直径２インチ、厚さ０．４３ｍｍのｃ面サファイア基板の表面に、５５０℃にてＧａＮ低温バッファ層を３０ｎｍ成膜し、その後、厚さ３μｍのＧａＮ薄膜を１０５０℃にてＭＯＣＶＤ法により成膜し、種基板として利用可能なＭＯＣＶＤ−ＧａＮテンプレートを得た。【００８２】
得られたＭＯＣＶＤ−ＧａＮテンプレートを種基板として、Ｎａフラックス法を用いてＺｎドープＧａＮ単結晶層を形成した。【００８３】
具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ−ＧａＮテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Ｇａを３０ｇ、金属Ｎａを４５ｇ、金属亜鉛を１ｇ、炭素を１００ｍｇ、それぞれ充填した。係るアルミナるつぼを加熱炉に入れ、炉内温度を８５０℃とし、炉内圧力を４．５ＭＰａとして、約１００時間加熱し、その後、室温まで冷却した。冷却終了後、アルミナるつぼを炉内から取り出すと、ＭＯＣＶＤ−ＧａＮテンプレートの表面には、褐色のＧａＮの単結晶層が約１０００μｍの厚さで堆積していた。【００８４】
このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させるとともに、下地基板の上に形成された窒化物層の総厚が９００μｍとなるようにした。これにより、ＭＯＣＶＤ−ＧａＮテンプレートの上にＧａＮ単結晶層が形成されたＦｌｕｘ−ＧａＮテンプレートが得られた。なお、係るＦｌｕｘ−ＧａＮテンプレートを肉眼視したところ、クラックは確認されなかった。【００８５】
次いで、レーザーリフトオフ法により、種基板の側からレーザー光を３０ｍｍ／秒の走査速度で走査しつつ照射することによって、Ｆｌｕｘ−ＧａＮテンプレートから種基板を分離した。レーザー光としては、波長３５５ｎｍのＮｄ：ＹＡＧの３次高調波を用いた。パルス幅は約３０ｎｓ、パルス周期は約５０ｋＨｚとした。照射に際しては、レーザー光を集光して約２０μｍ径の円形状ビームとすることにより、光密度が１．０Ｊ／ｃｍ程度となるようにした。また、レーザー光の照射は、Ｆｌｕｘ−ＧａＮテンプレートを種基板と反対側から５０℃前後の温度で加熱しつつ行った。【００８６】
種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理することで、総厚４３０μｍのＺｎドープＧａＮ自立基板を得た。【００８７】
得られたＺｎドープＧａＮ基板の結晶性を、Ｘ線ロッキングカーブを用いて評価した。（０００２）面反射の半値幅は１２０秒、（１０−１２）面反射の半値幅は１５０秒と良好な結晶性を示した。【００８８】
［ＭＯＣＶＤ法によるエピタキシャル基板の作製］
続いて、ＭＯＣＶＤ法によって、エピタキシャル基板を作製した。具体的には、以下の条件に従って、バッファ層としてのＡｌＮ層（つまりはｐ＝１）、チャネル層としてのＧａＮ層、障壁層としてのＡｌＧａＮ層を、それぞれのＺｎドープＧａＮ基板上にこの順に積層形成した。なお、以下において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ）原料の供給量に対する１５族（Ｎ）原料の供給量の比（モル比）である。【００８９】
ＡｌドープＧａＮバッファ層：
形成温度＝１０５０℃；
リアクタ内圧力＝５ｋＰａ；
１５族／１３族ガス比＝１５０００；
Ａｌ原料ガス／１３族原料ガス比＝１．０；
厚み＝０、１、２、１０、２０、１００、または２００ｎｍ。【００９０】
ＧａＮチャネル層：
形成温度＝１０５０℃；
リアクタ内圧力＝１００ｋＰａ；
１５族／１３族ガス比＝２０００；
厚み＝１０００ｎｍ。【００９１】
ＡｌＧａＮ障壁層：
形成温度＝１０５０℃；
リアクタ内圧力＝５ｋＰａ；
１５族／１３族ガス比＝１２０００；
Ａｌ原料ガス／１３族ガス比＝０．２５；
厚み＝２５ｎｍ。【００９２】
なお、各層について厚みとは狙いの厚みを意味する。厚みが０ｎｍのＡｌドープＧａＮバッファ層のエピタキシャル基板とはつまり、ＡｌドープＧａＮバッファ層を形成することなくＺｎドープＧａＮ基板上に直ちにＧａＮチャネル層を形成したエピタキシャル基板である。【００９３】
上述の条件によって各層が順次に形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板を取り出した。【００９４】
［ＨＥＭＴ素子の作製］
次に、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。なお、ＨＥＭＴ素子は、ゲート幅が１００μｍ、ソース−ゲート間隔が１μｍ、ゲート−ドレイン間隔が４μｍ、ゲート長が１μｍとなるように設計した。【００９５】
まず、フォトリソグラフィプロセスとＲＩＥ法を用いて各素子の境界となる部位を深さ１００ｎｍ程度までエッチング除去した。【００９６】
次に、エピタキシャル基板上に厚さ１００ｎｍのＳｉＯ２膜を形成し、続いてフォトリソグラフィを用いてソース電極、ドレイン電極の形成予定箇所のＳｉＯ２膜をエッチング除去することで、ＳｉＯ２パターン層を得た。【００９７】
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極、ドレイン電極の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／２００／２０／１００ｎｍ）からなる金属パターンを形成することで、ソース電極およびドレイン電極を形成した。次いで、ソース電極およびドレイン電極のオーミック性を良好なものにするために、８２５℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。【００９８】
その後、フォトリソグラフィプロセスを用いて、ＳｉＯ２パターン層から、ゲート電極の形成予定箇所のＳｉＯ２膜を除去した。【００９９】
さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極の形成予定箇所に、Ｎｉ／Ａｕ（それぞれの膜厚は２０／１００ｎｍ）からなるショットキー性金属パターンを形成することで、ゲート電極を形成した。【０１００】
以上のプロセスにより、７種類のＨＥＭＴ素子が得られた。これらを微分干渉顕微鏡で観察したところ、サンプルＮｏ．１−７のＨＥＭＴ素子についてのみ、エピタキシャル基板の表面（つまりは障壁層の表面）にクラックが生じていることが確認された。【０１０１】
［ＨＥＭＴ素子のＳＴＥＭおよびＥＤＳ評価］
それぞれのサンプルについて、ＳＴＥＭ（走査型透過電子顕微鏡）観察を行い、係る観察結果に基づいて、バッファ層の厚みと、ＧａＮ基板の貫通転位密度とを確認したところ、いずれのサンプルにおいても、バッファ層２は狙い厚み通りに形成されていた。また、ＧａＮ基板の貫通転位密度は概ね２×１０６ｃｍ−２であった。【０１０２】
なお、貫通転位密度は、自立基板を複数視野において図１に示した像よりも観察倍率を落として観察したときの、それぞれの視野において確認される転位の個数に基づいて、算出した。【０１０３】
図２は、サンプルＮｏ．１−４のＨＥＭＴ素子のＳＴＥＭ観察像である。図２においてそれぞれpoint1〜point3として示す箇所を被測定箇所として、ＧａＮ基板、バッファ層、チャネル層について、ＥＤＳ（エネルギー分散型Ｘ線分析）による組成分析を行った結果を、表１に示す。【０１０４】
【表１】
2017077988.tif 000003
【０１０５】
表１に示すように、バッファ層の組成は確かにＡｌＮであることが確認された。【０１０６】
［ＨＥＭＴ素子のＳＩＭＳ評価］
それぞれのＨＥＭＴ素子について、ＳＩＭＳ（二次イオン質量分析法）によりエピタキシャル基板における深さ方向の元素分析を行い、Ｚｎ元素とＡｌ元素の濃度プロファイルを得た。【０１０７】
図３は、サンプルＮｏ．１−４のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。図４は、サンプルＮｏ．１−１のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。【０１０８】
図３の濃度プロファイルからは、以下のことがわかる。【０１０９】
（１）ＧａＮ基板にはＺｎ元素が高濃度（１×１０１９ｃｍ−３）にドープされている。【０１１０】
（２）バッファ層とＧａＮ基板の界面から基板側では高濃度に存在しているＺｎ元素の濃度が、バッファ層内で急速に減少し、さらにはチャネル層内においても徐々に減少し、ＳＩＭＳ測定におけるＺｎの検出下限である（バックグラウンドレベルである）５×１０１５ｃｍ−３にまで達している。【０１１１】
なお、これら（１）〜（２）の事項は、サンプルＮｏ．１−２のＨＥＭＴ素子におけるチャネル層でのＺｎ元素の濃度値の下限値が８×１０１５ｃｍ−３であったことを除き、サンプルＮｏ．１−２〜Ｎｏ．１−６のＨＥＭＴ素子において同様であった。このことは、サンプルＮｏ．１−２〜Ｎｏ．１−６のＨＥＭＴ素子においては、ＧａＮ基板にドープされていたＺｎ元素がチャネル層に拡散することが、抑制されているということを意味する。【０１１２】
一方、図４の濃度プロファイルからは、以下のことがわかる。【０１１３】
（３）ＧａＮ基板にはＺｎ元素が高濃度（１×１０１９ｃｍ−３）にドープされている。【０１１４】
（４）Ｚｎ元素は、チャネル層内で徐々に減少しているものの、その度合いはサンプルＮｏ．１−４のＨＥＭＴ素子に比して緩やかであり、障壁層近傍においても、サンプルＮｏ．１−４のＨＥＭＴ素子より１オーダー以上も大きい８×１０１６ｃｍ−３以上の濃度でＺｎ元素が存在する。【０１１５】
これら（３）〜（４）の事項は、サンプルＮｏ．１−１のＨＥＭＴ素子においてはＧａＮ基板にドープされていたＺｎ元素がチャネル層に拡散しているということを意味する。【０１１６】
以上の結果は、ＺｎドープＧａＮ基板とチャネル層との間にＡｌＮバッファ層を設けることで、基板からチャネル層へのＺｎの拡散が抑制されること、すなわち、ＡｌＮバッファ層が拡散抑制層として機能することを意味している。【０１１７】
［ＨＥＭＴ素子の電気特性評価］
半導体パラメーターアナライザーを用いて、サンプルＮｏ１−１〜６のＨＥＭＴ素子のドレイン電流ドレイン電圧特性（Ｉｄ−Ｖｄ特性）をＤＣモードおよびパルスモード（静止ドレインバイアスＶｄｑ＝３０Ｖ、静止ゲートバイアスＶｇｑ＝−５Ｖ）にて評価した。ピンチオフ（pinch-off）の閾値電圧はＶｇ＝−３Ｖであった。【０１１８】
電流コラプスを評価するための指標として、ドレイン電圧Ｖｄ＝５Ｖ、ゲート電圧Ｖｇ＝２Ｖ印加時のＤＣモードに於けるドレイン電流ＩｄＤＣと、パルスモードに於けるドレイン電流Ｉｄｐｕｌｓｅの比Ｒ（＝Ｉｄｐｕｌｓｅ／ＩｄＤＣ、０≦Ｒ≦１）を採用することとし、各ＨＥＭＴ素子についてこれを求めた。なお、係るＲ値が０．７以上であれば、当該ＨＥＭＴ素子は電流コラプスが小さいと判定できる。【０１１９】
表２に、実験例１のそれぞれのサンプルについての、濃度プロファイルから求めたチャネル層のＺｎ濃度とＲ値とを、バッファ層の厚みと、バッファ層のＡｌ濃度ｐと、エピタキシャル基板の表面におけるクラック（表１においては「膜クラック」と記載、以下の実験例においても同様）の有無とともに、一覧にして示す。なお、Ｚｎ濃度は、対象となる層の厚み方向中央部分での値とした（以降の実験例においても同様）。また、表２には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。【０１２０】
【表２】
2017077988.tif 000004
【０１２１】
表２に示すように、バッファ層を有していないサンプルＮｏ．１−１のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が８×１０１６ｃｍ−３と１×１０１６ｃｍ−３よりも大きく、Ｒ値は０．２５に留まっていた。【０１２２】
これに対して、バッファ層の厚みが１ｎｍ〜１００ｎｍであるサンプルＮｏ．１−２〜Ｎｏ．１−６のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ−３以下となり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．１−２〜Ｎｏ．１−６のＨＥＭＴ素子は電流コラプスが小さいといえる。【０１２３】
特に、バッファ層の厚みが２ｎｍ〜２０ｎｍであるサンプルＮｏ．１−３〜Ｎｏ．１−５のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ−３程度にまで小さくなり、Ｒ値が０．８０以上となった。なお、表２においてＢ．Ｇ．Ｌとは、Ｚｎ濃度がバックグラウンドレベルであることを意味する（表２、表３においても同様）。すなわち、サンプルＮｏ．１−３〜Ｎｏ．１−５のＨＥＭＴ素子は電流コラプスが特に小さいといえる。【０１２４】
（実験例２）
実験例１と同様の作製条件および手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、４種類のエピタキシャル基板を作製した。その際の作製条件は、バッファ層におけるＡｌモル比ｐが相異なるように、ＡｌＧａＮバッファ層を形成する際のＡｌ原料ガス／１３族原料ガス比を違えたほかは、同一とした。より詳細には、当該バッファ層を形成する際のＡｌ原料ガス／１３族原料ガス比は、１．０、０．９、０．７、０．５の４水準に違えた。また、バッファ層の厚みは１０ｎｍとした。【０１２５】
なお、ＺｎドープＧａＮ基板の作製条件は実験例１と同じであることから、その転位密度は、サンプルＮｏ．１−４と同程度と見積もられる。【０１２６】
さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、４種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．２−１〜Ｎｏ．２−４を用いる。ただし、サンプルＮｏ．２−１のエピタキシャル基板およびＨＥＭＴ素子は、実験例１におけるサンプルＮｏ．１−４のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。【０１２７】
得られた４種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくバッファ層のチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ−Ｖｄ特性の評価結果に基づくＲ値の算出とを行った。【０１２８】
表３に、実験例２のそれぞれのサンプルについての、チャネル層のＺｎ濃度とＲ値とを、バッファ層の厚みと、バッファ層のＡｌ濃度ｐと、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表３には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。【０１２９】
【表３】
2017077988.tif 000005
【０１３０】
表３に示すように、バッファ層におけるＡｌモル比ｐが０．５であるサンプルＮｏ．２−４のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が５×１０１６ｃｍ−３と１×１０１６ｃｍ−３よりも大きく、Ｒ値は０．４１に留まっていた。【０１３１】
これに対して、バッファ層におけるＡｌモル比ｐが０．７以上であるサンプルＮｏ．２−１〜Ｎｏ．２−３のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ−３以下となり、Ｒ値が０．７０以上となった。すなわち、バッファ層をＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層としたサンプルＮｏ．２−１〜Ｎｏ．２−３のＨＥＭＴ素子は電流コラプスが小さいといえる。【０１３２】
特に、バッファ層におけるＡｌモル比ｐが０．９以上であるサンプルＮｏ．２−１〜Ｎｏ．２−２のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ−３程度にまで小さくなり、Ｒ値が０．８１以上となった。すなわち、バッファ層をＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）なる組成のＡｌＧａＮ層としたサンプルＮｏ．２−１〜Ｎｏ．２−２のＨＥＭＴ素子は電流コラプスが特に小さいといえる。【０１３３】
（実験例３）
実験例１と同様の手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、３種類のエピタキシャル基板を作製し、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。【０１３４】
ただし、それぞれのＺｎドープＧａＮ単結晶自立基板の作製に際しては、ＭＯＣＶＤ−ＧａＮテンプレートの表面に形成されるＧａＮの単結晶層の厚みが異なるものとなるよう、フラックス法におけるＧａＮの単結晶層の形成に際して、育成時間を違えた。これは、転位密度の異なるＺｎドープＧａＮ単結晶自立基板を得ることを意図している。より詳細には、８５０℃での加熱保持時間を、１００時間、７０時間、４０時間の３水準に違えることにより、ＧａＮ単結晶層の厚みを１０００μｍ、６００μｍ、２００μｍの３水準に違えた。【０１３５】
エピタキシャル基板およびＨＥＭＴ素子の作製条件は、サンプルＮｏ．１−４に係るエピタキシャル基板を作製する場合と同じとした。例えば、バッファ層はＡｌＮにて形成し、当該バッファ層の厚みは１０ｎｍとした。【０１３６】
以降においては、３種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．３−１〜Ｎｏ．３−３を用いる。ただし、サンプルＮｏ．３−１のエピタキシャル基板およびＨＥＭＴ素子は、実験例１におけるサンプルＮｏ．１−４のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。【０１３７】
得られた３種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＴＥＭ観察結果に基づくＺｎドープＧａＮ基板の貫通転位密度の評価と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくバッファ層のＡｌ濃度およびチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ−Ｖｄ特性の評価結果に基づくＲ値の算出とを行った。【０１３８】
表４に、実験例３のそれぞれのサンプルについての、ＺｎドープＧａＮ単結晶自立基板（表４においては「ＧａＮ基板」と記載）の転位密度と、チャネル層のＺｎ濃度と、Ｒ値とを、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表４には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。【０１３９】
【表４】
2017077988.tif 000006
【０１４０】
表４に示すように、ＺｎドープＧａＮ単結晶自立基板における転位密度が１．０×１０８ｃｍ−２であるサンプルＮｏ．３−３のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が６×１０１６ｃｍ−３と１×１０１６ｃｍ−３よりも大きく、Ｒ値は０．２９に留まっていた。【０１４１】
これに対して、ＺｎドープＧａＮ単結晶自立基板における転位密度が５．０×１０７ｃｍ−２以下であるサンプルＮｏ．３−１〜Ｎｏ．３−２のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ−３以下となり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．３−１〜Ｎｏ．３−２のＨＥＭＴ素子は電流コラプスが小さいといえる。【０１４２】
特に、ＺｎドープＧａＮ単結晶自立基板における転位密度が２．０×１０６ｃｍ−２であるサンプルＮｏ．３−１のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ−３程度にまで小さくなり、Ｒ値が０．８８となった。すなわち、サンプルＮｏ．３−１のＨＥＭＴ素子は、電流コラプスが特に小さいといえる。【０１４３】
（実験例１〜３のまとめ）
上述した実験例１〜３の結果からは、以下のことが確認される。【０１４４】
Ｚｎ元素が１×１０１８ｃｍ−３以上という高濃度にドープされたＺｎドープＧａＮ単結晶自立基板の上に、チャネル層および障壁層を積層形成することによってＨＥＭＴ素子を作製する場合において、自立基板の転位密度を５．０×１０７ｃｍ−２以下とし、かつ、当該自立基板の上に、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）なる組成のバッファ層を１ｎｍ以上１００ｎｍ以下の厚みで形成したうえで、チャネル層を形成することで、自立基板からチャネル層へのＺｎの拡散を好適に抑制することができる。【０１４５】
具体的には、チャネル層におけるＺｎ濃度を１×１０１６ｃｍ―３以下に低減することができる。そして、このようにＺｎの拡散が好適に抑制されたＨＥＭＴ素子においては、電流コラプスの発生が好適に抑制される。【０１４６】
特に、バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である場合、あるいは、バッファ層のＡｌモル比ｐが０．９以上の場合、電流コラプスの発生がさらに抑制される。【０１４７】
（実験例４）
実験例１と同様の作製条件および手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、４種類のエピタキシャル基板を作製した。その際の作製条件は、バッファ層の形成温度を違えたほかは、同一とした。より詳細には、当該バッファ層のを形成温度は、１０５０℃、９００℃、７００℃、５００℃の４水準に違えた。また、バッファ層の厚みは１０ｎｍとした。【０１４８】
なお、ＺｎドープＧａＮ基板の作製条件は実験例１と同じであることから、その転位密度は、サンプルＮｏ．１−４と同程度と見積もられる。【０１４９】
得られたエピタキシャル基板について、Ｘ線ロッキングカーブ測定を行い、（１０−２０）面の半値幅を求めた。また、van der pauw法により電子移動度を求めた。【０１５０】
さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、４種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．４−１〜Ｎｏ．４−４を用いる。ただし、サンプルＮｏ．４−１のエピタキシャル基板およびＨＥＭＴ素子は、実験例２におけるサンプルＮｏ．２−２のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。【０１５１】
得られた４種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくバッファ層のチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ−Ｖｄ特性の評価結果に基づくＲ値の算出と、オン抵抗の測定とを行った。【０１５２】
表５に、実験例４のそれぞれのサンプルについての、（１０−２０）面のＸ線ロッキングカーブ半値幅と、電子移動度と、Ｒ値と、オン抵抗とを、バッファ層の形成温度と、濃度プロファイルから求めたチャネル層のＺｎ濃度と、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表５には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。【０１５３】
【表５】
2017077988.tif 000007
【０１５４】
表５に示すように、本実験例で作製したサンプルＮｏ．４−１〜Ｎｏ．４−４のＨＥＭＴ素子のいずれにおいても、チャネル層のＺｎ濃度はＳＩＭＳにおける検出下限である５×１０１５ｃｍ−３程度にまで小さくなり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．４−１〜Ｎｏ．４−４のＨＥＭＴ素子はいずれも、電流コラプスが小さいといえるようである。【０１５５】
ただし、（１０−２０）面のＸ線ロッキングカーブ半値幅の値は、バッファ層の形成温度が低いサンプルほど大きくなっており、これは、バッファ層の形成温度が低いサンプルほどＨＥＭＴ素子を構成するエピタキシャル基板の結晶性が劣っていることを示している。具体的には、バッファ層の形成温度が７００℃以上であるＮｏ．４−１〜Ｎｏ．４−３のサンプルでは半値幅の値は３００秒以下であるのに対し、バッファ層の形成温度が５００℃であるＮｏ．４−４のサンプルでは半値幅の値は８００秒と非常に大きい。係る結果は、結晶品質の優れたエピタキシャル基板を得るには、バッファ層の形成温度を７００℃以上とすることが好ましいということを示している。【０１５６】
また、電子移動度の値は、バッファ層の形成温度が低いサンプルほど小さくなっており、オン抵抗の値は、バッファ層の形成温度が低いサンプルほど、大きくなっている。これらは、バッファ層の形成温度が低いサンプルほど、つまりは、結晶品質の悪いサンプルほど、ＨＥＭＴ素子の電気的特性が劣っていることを示している。具体的には、バッファ層の形成温度が７００℃以上であるＮｏ．４−１〜Ｎｏ．４−３のサンプルでは電子移動度の値は１３００ｃｍ２Ｖ−１ｓ−１以上であるのに対し、バッファ層の形成温度が５００℃であるＮｏ．４−４のサンプルでは電子移動度の値は９００ｃｍ２Ｖ−１ｓ−１と非常に小さい。また、るＮｏ．４−１〜Ｎｏ．４−３のサンプルではオン抵抗の値は１０Ωｍｍ以下であるのに対し、Ｎｏ．４−４のサンプルではオン抵抗の値は１５．８Ωｍｍと非常に大きい。これらの結果は、結晶品質のみならず電気的特性の優れたエピタキシャル基板を得るという観点からも、バッファ層の形成温度を７００℃以上とすることが好ましいということを示している。【０１５７】
特に、Ｎｏ．４−１〜Ｎｏ．４−２のサンプルにおいては、優れた結晶品質および電気的特性が得られていることに加えて、Ｒ値も０．８以上と高くなっている。これは、バッファ層の形成温度を９００℃以上とすることで、優れた結晶品質および電気的特性を有し、かつ、電流コラプスがより抑制されたＨＥＭＴ素子が実現されることを意味している。
【図１】
2017077988.tif 000008
【図２】
2017077988.tif 000009
【図３】
2017077988.tif 000010
【図４】
2017077988.tif 000011
【手続補正書】
【提出日】平成30年4月9日(2018.4.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関し、特に、半絶縁性のＧａＮからなる自立基板を用いて構成される半導体素子に関する。
【背景技術】
【０００２】
窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界、高い飽和電子速度を有することから、ＬＥＤやＬＤなどの発光デバイスや、高周波／ハイパワーの電子デバイス用半導体材料として利用されている。
【０００３】
窒化物電子デバイスの代表的な構造として、ＡｌＧａＮを「障壁層」、ＧａＮを「チャネル層」として積層形成した高電子移動度トランジスタ（ＨＥＭＴ）構造がある。これは、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）によりＡｌＧａＮ／ＧａＮ積層界面に高濃度の２次元電子ガスが生成するという特徴を活かしたものである。
【０００４】
窒化物電子デバイスは、一般的に、サファイア、ＳｉＣ、Ｓｉといった、商業的に入手の容易な異種材料下地基板を用いて作製されている。しかしながら、これら異種材料基板上にヘテロエピタキシャル成長させたＧａＮ膜中には、ＧａＮと異種材料基板との間の格子定数や熱膨張係数の差異に起因して、多数の欠陥が発生してしまうという問題がある。
【０００５】
一方、ＧａＮ基板上にＧａＮ膜をホモエピタキシャル成長させた場合、上述の格子定数や熱膨張係数の差異に起因する欠陥は発生せず、ＧａＮ膜は良好な結晶性を示す。
【０００６】
それゆえ、ＧａＮ基板上に窒化物ＨＥＭＴ構造を作製した場合、ＡｌＧａＮ／ＧａＮ積層界面に存在する２次元電子ガスの移動度が向上するので、当該構造を用いて作製するＨＥＭＴ素子（半導体素子）の特性向上が期待できる。
【０００７】
ただし、商業的に入手が可能である、ハイドライド気相成長法（ＨＶＰＥ法）にて作製されたＧａＮ基板は、一般的には、結晶内に取り込んだ酸素不純物のためｎ型の伝導型を呈する。導電性のＧａＮ基板は、ＨＥＭＴ素子を高電圧駆動した際に、ソース−ドレイン電極間のリーク電流経路となる。そのため、ＨＥＭＴ素子を作製するには、半絶縁性のＧａＮ基板の利用が望ましい。
【０００８】
半絶縁性ＧａＮ基板を実現するためには、遷移金属元素（例えばＦｅ）や２族元素（例えばＭｇ）のような深いアクセプター準位を形成する元素をＧａＮ結晶中にドーピングすることが有効と知られている。
【０００９】
２族元素のうち、亜鉛元素（Ｚｎ）を選択することで、高品質な半絶縁性ＧａＮ単結晶基板を実現できることが、すでに公知である（例えば、特許文献１参照）。ＧａＮ結晶中のＺｎ元素の拡散についてはすでに調査がなされており、高温雰囲気にて拡散は生じ、かつ、拡散のしやすさはＧａＮ結晶の結晶性に依存する（例えば、非特許文献４参照）。また、基板上に遷移金属元素である鉄（Ｆｅ）がドープされた高抵抗層を形成し、さらに、該高抵抗層と電子走行層との間にＦｅの取り込み効果の高い中間層を形成することにより、電子走行層へのＦｅの入り込みを防ぐ態様もすでに公知である（例えば、特許文献２参照）。
【００１０】
半絶縁性ＧａＮ基板上に、または、半絶縁性ＧａＮ膜付き基板上に、ＨＥＭＴ構造を作製し、諸特性を評価することはすでになされている（例えば、非特許文献１ないし非特許文献３参照）。
【００１１】
遷移金属元素や２族元素をドーピングしてなる半絶縁性ＧａＮ単結晶基板の上にＧａＮ膜をエピタキシャル成長させて半導体素子用のエピタキシャル基板を形成する場合、Ｆｅ、Ｍｇ、Ｚｎなどのアクセプター元素がＧａＮ膜中に拡散し、膜中において電子トラップ（electron-trap）として作用するために、電流コラプス（current collapse）現象が発生してしまうという問題がある（例えば、特許文献３参照）。特許文献３には、Ｆｅ、Ｍｇ等のアクセプター元素は拡散しやすく、それが、電流コラプスの原因になる、との旨の開示がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第５０３９８１３号公報
【特許文献２】特開２０１３−７４２１１号公報
【特許文献３】特開２０１０−１７１４１６号公報
【非特許文献】
【００１３】
【非特許文献１】Yoshinori Oshimura, Takayuki Sugiyama, Kenichiro Takeda, Motoaki Iwaya, Tetsuya Takeuchi, Satoshi Kamiyama, Isamu Akasaki, and Hiroshi Amano, "AlGaN/GaN Heterostructure Field-Effect Transistors on Fe-Doped GaN Substrates with High Breakdown Voltage", Japanese Journal of Applied Physics, vol.50 (2011), p.084102-1-p.084102-5.
【非特許文献２】V. Desmaris, M. Rudzinski, N. Rorsman, P.R. Hageman, P.K. Larsen, H. Zirath, T.C. Rodle, and H.F.F. Jos, "Comparison of the DC and Microwave Performance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe-Doped or Unintentionally Doped GaN Buffer Layers", IEEE Transactions on Electron Devices, Vol.53, No.9, pp.2413-2417, September 2006.
【非特許文献３】M. Azize, Z. Bougrioua, and P. Gibart, "Inhibition of interface pollution in AlGaN/GaN HEMT structures regrown on semi-insulating GaN templates", Journal of Crystal Growth, vol.299 (2007), p.103-p.108.
【非特許文献４】T. Suzuki, J. Jun, M. Leszczynski, H. Teisseyre, S. Strite, A. Rockett, A. Pelzmann, M. Camp, and K. J. Ebeling, "Optical activation and diffusivity of ion-implanted Zn acceptors in GaN under high-pressure, high-temperature annealing", Journal of Applied Physics, Vol.84 (1998), No.2, pp.1155-1157.
【発明の概要】
【００１４】
本発明は上記課題に鑑みてなされたものであり、電流コラプスの発生が抑制されてなる半導体素子用のエピタキシャル基板を提供することを目的とする。
【００１５】
上記課題を解決するため、本発明の第１の態様は、半導体素子用エピタキシャル基板が、ＺｎがドープされたＧａＮからなり、転位密度が５．０×１０７ｃｍ−２以下である半絶縁性の自立基板と、前記自立基板に隣接してなるバッファ層と、前記バッファ層に隣接してなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、を備え、前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、かつ、１ｎｍ以上１００ｎｍ以下の厚みを有する、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層であり、前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ−３以下である、ようにした。
【００１６】
本発明の第２の態様は、第１の態様に係る半導体素子用エピタキシャル基板において、前記バッファ層がＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）からなる、ようにした。
【００１７】
本発明の第３の態様は、第１または第２の態様に係る半導体素子用エピタキシャル基板において、前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、ようにした。
【００１８】
本発明の第４の態様は、第１ないし第３の態様のいずれかに係る半導体素子用エピタキシャル基板において、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
【００１９】
本発明の第５の態様は、半導体素子が、ＺｎがドープされたＧａＮからなり、転位密度が５．０×１０７ｃｍ−２以下である半絶縁性の自立基板と、前記自立基板に隣接してなるバッファ層と、前記バッファ層に隣接してなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、を備え、前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、かつ、１ｎｍ以上１００ｎｍ以下の厚みを有する、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層であり、前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ−３以下である、ようにした。
【００２０】
本発明の第６の態様は、第５の態様に係る半導体素子において、前記バッファ層がＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）からなる、ようにした。
【００２１】
本発明の第７の態様は、第５または第６の態様に係る半導体素子において、前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、ようにした。
【００２２】
本発明の第８の態様は、第５ないし第７の態様のいずれかに係る半導体素子において、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
【００２３】
本発明の第９の態様は、半導体素子用のエピタキシャル基板を製造する方法が、a)ＺｎがドープされたＧａＮからなり、転位密度が５．０×１０７ｃｍ−２以下である半絶縁性の自立基板を用意する準備工程と、b)前記自立基板に隣接させてバッファ層を形成するバッファ層形成工程と、c)前記バッファ層に隣接させてチャネル層を形成するチャネル層形成工程と、d)前記チャネル層を挟んで前記バッファ層とは反対側の位置に障壁層を形成する障壁層形成工程と、を備え、バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、かつ、１ｎｍ以上１００ｎｍ以下の厚みを有する、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層として形成し、これによって、前記チャネル層におけるＺｎの濃度が１×１０１６ｃｍ−３以下とする、ようにした。
【００２４】
本発明の第１０の態様は、第９の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）にて形成する、ようにした。
【００２５】
本発明の第１１の態様は、第９または第１０の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記バッファ層を、２ｎｍ以上２０ｎｍ以下の厚みに形成する、ようにした。
【００２６】
本発明の第１２の態様は、第９ないし第１１の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記チャネル層はＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、ようにした。
【００２７】
本発明の第１３の態様は、第９ないし第１２の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記自立基板はフラックス法で作製される、ようにした。
【００２８】
本発明の第１４の態様は、第９ないし第１３の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層の形成温度が７００℃以上１２００℃以下である、ようにした。
【００２９】
本発明の第１５の態様は、第１４の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層の形成温度が９００℃以上１２００℃以下である、ようにした。
【００３０】
本発明の第１ないし第１５の態様によれば、半絶縁性のＧａＮ自立基板を用いつつ、電流コラプスが低減された半導体素子が実現できる。
【図面の簡単な説明】
【００３１】
【図１】ＨＥＭＴ素子２０の断面構造を、模式的に示す図である。
【図２】サンプルＮｏ．１−４のＨＥＭＴ素子のＳＴＥＭ観察像である。
【図３】サンプルＮｏ．１−４のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。
【図４】サンプルＮｏ．１−１のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。
【発明を実施するための形態】
【００３２】
本明細書中に示す周期表の族番号は、１９８９年国際純正応用化学連合会（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｕｎｉｏｎ  ｏｆ  Ｐｕｒｅ  Ａｐｐｌｉｅｄ  Ｃｈｅｍｉｓｔｒｙ：ＩＵＰＡＣ）による無機化学命名法改訂版による１〜１８の族番号表示によるものであり、１３族とはアルミニウム（Ａｌ）・ガリウム（Ｇａ）・インジウム（Ｉｎ）等を指し、１４族とは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）等を指し、１５族とは窒素（Ｎ）・リン（Ｐ）・ヒ素（Ａｓ）・アンチモン（Ｓｂ）等を指す。
【００３３】
＜エピタキシャル基板およびＨＥＭＴ素子の概要＞
図１は、本発明に係る半導体素子用エピタキシャル基板の一実施形態としてのエピタキシャル基板１０を含んで構成される、本発明に係る半導体素子の一実施形態としてのＨＥＭＴ素子２０の断面構造を、模式的に示す図である。
【００３４】
エピタキシャル基板１０は、自立基板１と、バッファ層２と、チャネル層３と、障壁層４とを備える。また、ＨＥＭＴ素子２０は、エピタキシャル基板１０の上に（障壁層４の上に）ソース電極５とドレイン電極６とゲート電極７とを設けたものである。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。
【００３５】
自立基板１は、Ｚｎが１×１０１８ｃｍ−３以上ドープされた（０００１）面方位のＧａＮ基板であり、室温における比抵抗が１×１０２Ωｃｍ以上であって半絶縁性を呈する。また、チャネル層３へのＺｎの拡散を抑制するという観点からは、自立基板１の転位密度は５×１０７ｃｍ−２以下であるのが好ましい。自立基板１のサイズに特に制限はないが、ハンドリング（把持、移動など）の容易さなどを考慮すると、数百μｍ〜数ｍｍ程度の厚みを有するのが好適である。係る自立基板１は、例えば、フラックス（Ｆｌｕｘ）法によって作製することができる。
【００３６】
フラックス法による自立基板１の形成は、概略、耐圧容器内に水平回転自在に配置した育成容器（アルミナるつぼ）内で金属Ｇａ、金属Ｎａ、金属Ｚｎ、Ｃ（炭素）を含む融液に種基板を浸漬し、育成容器を水平回転させた状態で、窒素ガスを導入しながら育成容器内を所定温度および所定圧力を保つことによって種基板に形成されるＧａＮ単結晶を、種基板から分離することによって得られる。種基板としては、サファイア基板上にＭＯＣＶＤ法によってＧａＮ薄膜を形成してなるいわゆるテンプレート基板などを好適に用いることができる。
【００３７】
バッファ層２は、自立基板１の一方主面上に（隣接）形成されてなる、１ｎｍ〜１００ｎｍの厚みを有する層である。本実施の形態において、バッファ層２は、いわゆる８００℃未満の低温で形成されるいわゆる低温バッファ層とは異なり、チャネル層３や障壁層４の形成温度と同程度の温度で形成されるものである。
【００３８】
本実施の形態に係るエピタキシャル基板１０において、バッファ層２は、自立基板１にドープされてなるＺｎがエピタキシャル基板１０の作製時にチャネル層３さらにはその上方の障壁層４へと拡散することを抑制する、拡散抑制層として設けられてなる。係るバッファ層２は、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層にて構成するのが好適な一例である。係る場合、自立基板１からチャネル層３へのＺｎの拡散が好適に抑制され、ひいては、エピタキシャル基板１０を用いて作製したＨＥＭＴ素子２０において、電流コラプスが好適に抑制される。
【００３９】
好ましくは、バッファ層２は、２ｎｍ〜２０ｎｍの厚みに設けられる。また、好ましくは、バッファ層２は、ＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）なる組成を有するように形成される。これらの場合、エピタキシャル基板１０を用いて作製したＨＥＭＴ素子２０における、電流コラプスがさらに抑制される。
【００４０】
なお、バッファ層２の厚みを１００ｎｍよりも大きくすることも可能ではあるが、係る場合、エピタキシャル基板１０の表面（障壁層４の表面）にクラックが発生する可能性がある。
【００４１】
また、バッファ層２の厚みを１ｎｍよりも小さくした場合やバッファ層２のＡｌモル比ｐを０．７よりも小さくした場合、Ｚｎの拡散を抑制する効果が十分に得られず、結果として電流コラプスが十分に抑制されないため、好ましくない。
【００４２】
チャネル層３は、バッファ層２の上に（隣接）形成されてなる層である。チャネル層３は、５０ｎｍ〜５０００ｎｍ程度の厚みに形成される。また、障壁層４は、チャネル層３を挟んでバッファ層２とは反対側に設けられてなる層である。障壁層４は、２ｎｍ〜４０ｎｍ程度の厚みに形成される。
【００４３】
障壁層４は図１に示すようにチャネル層３に隣接して形成されてもよく、この場合、両層の界面はヘテロ接合界面となる。あるいは、チャネル層３と障壁層４の間に図示しないスペーサ層が設けられてもよく、この場合、チャネル層３とスペーサ層との界面から障壁層４とスペーサ層との界面にいたる領域がヘテロ接合界面領域となる。
【００４４】
いずれの場合も、チャネル層３がＧａＮにて形成され、障壁層４がＡｌＧａＮ（ＡｌｘＧａ１−ｘＮ、０＜ｘ＜１）ないしＩｎＡｌＮ（ＩｎｙＡｌ１−ｙＮ、０＜ｙ＜１）にて形成されるのが好適な一例である。ただし、チャネル層３と障壁層４の組み合わせはこれに限られるものではない。
【００４５】
バッファ層２、チャネル層３、および、障壁層４の形成は、例えばＭＯＣＶＤ法によって実現される。ＭＯＣＶＤ法による層形成は、例えばバッファ層２がＡｌｐＧａ１−ｐＮにて形成され、チャネル層３がＧａＮにて形成され、障壁層４がＡｌＧａＮにて形成される場合であれば、Ｇａ、Ａｌについての有機金属（ＭＯ）原料ガス（ＴＭＧ、ＴＭＡ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のＭＯＣＶＤ炉を用い、リアクタ内に載置した自立基板１を所定温度に加熱しつつ、各層に対応した有機金属原料ガスとアンモニアガスとの気相反応によって生成するＧａＮ結晶やＡｌＧａＮ結晶を自立基板１上に順次に堆積させることによって行える。
【００４６】
ソース電極５とドレイン電極６とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ソース電極５とドレイン電極６とは、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として形成されるのが好適である。ソース電極５およびドレイン電極６は、障壁層４との間にオーミック性接触を有してなる。ソース電極５およびドレイン電極６は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。なお、両電極のオーミック性接触を向上させるために、電極形成後、６５０℃〜１０００℃の間の所定温度の窒素ガス雰囲気中において数十秒間の熱処理を施すのが好ましい。
【００４７】
ゲート電極７は、十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ゲート電極７は、例えば、Ｎｉ／Ａｕからなる多層電極として構成されるのが好適である。ゲート電極７は、障壁層４との間にショットキー性接触を有してなる。ゲート電極７は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。
【００４８】
＜エピタキシャル基板およびＨＥＭＴ素子の作製方法＞
（自立基板の作製）
まず、フラックス法による自立基板１の作製手順について説明する。
【００４９】
初めに、作製したい自立基板１の直径と同程度の直径を有するｃ面サファイア基板を用意し、その表面に、４５０℃〜７５０℃の温度にてＧａＮ低温バッファ層を１０ｎｍ〜５０ｎｍ程度の厚みに成膜し、その後、厚さ１μｍ〜１０μｍ程度のＧａＮ薄膜を１０００℃〜１２００℃の温度にてＭＯＣＶＤ法により成膜し、種基板として利用可能なＭＯＣＶＤ−ＧａＮテンプレートを得る。
【００５０】
次に、得られたＭＯＣＶＤ−ＧａＮテンプレートを種基板として、Ｎａフラックス法を用いてＺｎドープＧａＮ単結晶層を形成する。
【００５１】
具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ−ＧａＮテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Ｇａを１０ｇ〜６０ｇ、金属Ｎａを１５ｇ〜９０ｇ、金属Ｚｎを０．１ｇ〜５ｇ、Ｃを１０ｍｇ〜５００ｍｇ、それぞれ充填する。
【００５２】
係るアルミナるつぼを加熱炉に入れ、炉内温度を８００℃〜９５０℃とし、炉内圧力を３ＭＰａ〜５ＭＰａとして、２０時間〜４００時間程度加熱し、その後、室温まで冷却する。冷却終了後、アルミナるつぼを炉内から取り出す。以上の手順により、ＭＯＣＶＤ−ＧａＮテンプレートの表面に、褐色のＧａＮの単結晶層が３００μｍ〜３０００μｍの厚さで堆積する。
【００５３】
このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させる。これにより、ＭＯＣＶＤ−ＧａＮテンプレートの上にＧａＮ単結晶層が形成されたＦｌｕｘ−ＧａＮテンプレートが得られる。ただし、研磨は、Ｆｌｕｘ−ＧａＮテンプレートにおける窒化物層の総厚が最終的に得たい自立基板１の狙いの厚みよりも十分に大きい値に保たれる範囲で行う。
【００５４】
次いで、レーザーリフトオフ法により、種基板の側からレーザー光を０．１ｍｍ／秒〜１００ｍｍ／秒の走査速度で走査しつつ照射することによって、Ｆｌｕｘ−ＧａＮテンプレートから種基板を分離する。レーザー光としては、例えば、波長３５５ｎｍのＮｄ：ＹＡＧの３次高調波を用いるのが好適である。係る場合、パルス幅は１ｎｓ〜１０００ｎｓ、パルス周期は１ｋＨｚ〜２００ｋＨｚ程度であればよい。照射に際しては、レーザー光を適宜に集光して、光密度を調整するのが好ましい。また、レーザー光の照射は、Ｆｌｕｘ−ＧａＮテンプレートを種基板と反対側から３０℃〜６００℃程度の温度で加熱しつつ行うのが好ましい。
【００５５】
種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理する。これにより、Ｚｎが１×１０１８ｃｍ−３以上の濃度でドープされたＧａＮからなる自立基板（ＺｎドープＧａＮ単結晶自立基板）１が得られる。
【００５６】
なお、自立基板１の転位密度の制御は、Ｆｌｕｘ−ＧａＮテンプレートにおいて形成するＺｎドープＧａＮ単結晶層の厚みを違えることによって行える。これは、ＺｎドープＧａＮ単結晶層を厚く形成するほど、その上部に転位密度の低い領域が形成されることを利用している。従って、ＺｎドープＧａＮ単結晶層の形成厚みとレーザーリフトオフ後の研磨量とを適宜に定めることで、上述したような、転位密度が５×１０７ｃｍ−２以下の自立基板１を得ることも可能となっている。
【００５７】
（エピタキシャル基板の作製）
続いて、ＭＯＣＶＤ法によるエピタキシャル基板１０の作製について説明する。エピタキシャル基板１０は、自立基板１をＭＯＣＶＤ炉のリアクタ内に設けられたサセプタ上に載置した状態で、下記の条件にてバッファ層２、チャネル層３、および障壁層４をこの順にて積層形成することで得られる。なお、形成温度とはサセプタ加熱温度を意味する。
【００５８】
なお、本実施の形態において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ、Ｉｎ）原料であるＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、およびＴＭＩ（トリメチルインジウム）の総供給量に対する１５族（Ｎ）原料であるアンモニアの供給量の比（モル比）である。また、障壁層４をＡｌＧａＮにて形成する場合のＡｌ原料ガス／１３族原料ガス比とは、Ａｌ原料の供給量の１３族（Ｇａ、Ａｌ）原料全体の供給量に対する比（モル比）であり、障壁層４をＩｎＡｌＮにて形成する場合のＩｎ原料ガス／１３族原料ガス比とは、Ｉｎ原料の供給量の１３族（Ｉｎ、Ａｌ）原料全体の供給量に対する比（モル比）である。ともに、所望する障壁層４の組成（Ａｌモル比ｘもしくはＩｎ組成比ｙ）に応じて定められる。
【００５９】
バッファ層２：
形成温度＝７００℃〜１２００℃（好ましくは９００℃〜１２００℃）；
リアクタ内圧力＝５ｋＰａ〜３０ｋＰａ；
キャリアガス＝水素；
１５族／１３族ガス比＝５０００〜２００００；
Ａｌ原料ガス／１３族原料ガス比＝０．７〜１．０。
【００６０】
チャネル層３：
形成温度＝１０００℃〜１２００℃；
リアクタ内圧力＝１５ｋＰａ〜１０５ｋＰａ；
キャリアガス＝水素；
１５族／１３族ガス比＝１０００〜１００００。
【００６１】
障壁層４（ＡｌＧａＮにて形成する場合）：
形成温度＝１０００℃〜１２００℃；
リアクタ内圧力＝１ｋＰａ〜３０ｋＰａ；
１５族／１３族ガス比＝５０００〜２００００；
キャリアガス＝水素；
Ａｌ原料ガス／１３族原料ガス比＝０．１〜０．４。
【００６２】
障壁層４（ＩｎＡｌＮにて形成する場合）：
形成温度＝７００℃〜９００℃；
リアクタ内圧力＝１ｋＰａ〜３０ｋＰａ；
１５族／１３族ガス比＝２０００〜２００００；
キャリアガス＝窒素；
Ｉｎ原料ガス／１３族原料ガス比＝０．１〜０．９。
【００６３】
（ＨＥＭＴ素子の作製）
エピタキシャル基板１０を用いたＨＥＭＴ素子２０の作製は、公知の技術を適用することで実現可能である。
【００６４】
例えば、フォトリソグラフィプロセスとＲＩＥ（Reactive Ion Etching）法を用いて個々の素子の境界となる部位を５０ｎｍ〜１０００ｎｍ程度までエッチングで除去する素子分離処理を行った後、エピタキシャル基板１０の表面（障壁層４の表面）に厚さ５０ｎｍ〜５００ｎｍのＳｉＯ２膜を形成し、続いてフォトリソグラフィを用いてソース電極５およびドレイン電極６の形成予定箇所のＳｉＯ２膜をエッチング除去することで、ＳｉＯ２パターン層を得る。
【００６５】
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極５およびドレイン電極６の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕからなる金属パターンを形成することで、ソース電極５およびドレイン電極６を形成する。それぞれの金属層の厚みは、順に５ｎｍ〜５０ｎｍ、４０ｎｍ〜４００ｎｍ、４ｎｍ〜４０ｎｍ、および、２０ｎｍ〜２００ｎｍとするのが好適である。
【００６６】
その後、ソース電極５およびドレイン電極６のオーミック性を良好なものにするために、６００℃〜１０００℃の窒素ガス雰囲気中にて１０秒間〜１０００秒間の熱処理を施す。
【００６７】
続いて、フォトリソグラフィプロセスを用いて、ＳｉＯ２パターン層から、ゲート電極７の形成予定箇所のＳｉＯ２膜を除去する。
【００６８】
さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極７の形成予定箇所に、Ｎｉ／Ａｕからなるショットキー性金属パターンを形成することで、ゲート電極７を形成する。それぞれの金属層の厚みは、４ｎｍ〜４０ｎｍ、および、２０ｎｍ〜２００ｎｍとするのが好適である。
【００６９】
以上のプロセスにより、ＨＥＭＴ素子２０が得られる。
【００７０】
（バッファ層の効果）
上述のように、本実施の形態に係るＨＥＭＴ素子２０においては、自立基板１が、１×１０１８ｃｍ−３以上の濃度でＺｎがドープされたＧａＮからなるとともに、バッファ層２が、エピタキシャル基板１０の作製時にＺｎが自立基板１からチャネル層３へと拡散することを防止する拡散抑制層として機能するべく設けられてなる。より具体的には、バッファ層２は、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層である。
【００７１】
仮に、バッファ層２のＡｌモル比ｐが０．７よりも小さい場合、Ｚｎがバッファ層２からチャネル層３さらには障壁層４に拡散する。この場合、アクセプター元素として機能するＺｎが電子トラップとして働くために、ＨＥＭＴ素子２０において電流コラプス現象が生じる。
【００７２】
しかしながら、本実施の形態に係るＨＥＭＴ素子２０においては、Ａｌモル比ｐが０．７以上であるＡｌＧａＮ層にてバッファ層２が形成されてなることによって、自立基板１からのＺｎの拡散が好適に抑制された結果として、電流コラプスの発生が好適に抑制されてなる。より具体的には、チャネル層におけるＺｎの濃度が１×１０１６ｃｍ−３以下であれば、ＨＥＭＴ素子２０における電流コラプスの発生は好適に抑制される。
【００７３】
以上、説明したように、本実施の形態によれば、半絶縁性のＧａＮ自立基板を用いつつ、電流コラプスの発生が抑制されてなる半導体素子を、得ることができる。
【実施例】
【００７４】
（実験例１）
ＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、バッファ層の厚みを違えたほかは同一の条件にて７種類のエピタキシャル基板を作製した。さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、７種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．１−１〜Ｎｏ．１−７を用いる。
【００７５】
［フラックス法によるＺｎドープＧａＮ単結晶基板の作製］
直径２インチ、厚さ０．４３ｍｍのｃ面サファイア基板の表面に、５５０℃にてＧａＮ低温バッファ層を３０ｎｍ成膜し、その後、厚さ３μｍのＧａＮ薄膜を１０５０℃にてＭＯＣＶＤ法により成膜し、種基板として利用可能なＭＯＣＶＤ−ＧａＮテンプレートを得た。
【００７６】
得られたＭＯＣＶＤ−ＧａＮテンプレートを種基板として、Ｎａフラックス法を用いてＺｎドープＧａＮ単結晶層を形成した。
【００７７】
具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ−ＧａＮテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Ｇａを３０ｇ、金属Ｎａを４５ｇ、金属亜鉛を１ｇ、炭素を１００ｍｇ、それぞれ充填した。係るアルミナるつぼを加熱炉に入れ、炉内温度を８５０℃とし、炉内圧力を４．５ＭＰａとして、約１００時間加熱し、その後、室温まで冷却した。冷却終了後、アルミナるつぼを炉内から取り出すと、ＭＯＣＶＤ−ＧａＮテンプレートの表面には、褐色のＧａＮの単結晶層が約１０００μｍの厚さで堆積していた。
【００７８】
このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させるとともに、下地基板の上に形成された窒化物層の総厚が９００μｍとなるようにした。これにより、ＭＯＣＶＤ−ＧａＮテンプレートの上にＧａＮ単結晶層が形成されたＦｌｕｘ−ＧａＮテンプレートが得られた。なお、係るＦｌｕｘ−ＧａＮテンプレートを肉眼視したところ、クラックは確認されなかった。
【００７９】
次いで、レーザーリフトオフ法により、種基板の側からレーザー光を３０ｍｍ／秒の走査速度で走査しつつ照射することによって、Ｆｌｕｘ−ＧａＮテンプレートから種基板を分離した。レーザー光としては、波長３５５ｎｍのＮｄ：ＹＡＧの３次高調波を用いた。パルス幅は約３０ｎｓ、パルス周期は約５０ｋＨｚとした。照射に際しては、レーザー光を集光して約２０μｍ径の円形状ビームとすることにより、光密度が１．０Ｊ／ｃｍ程度となるようにした。また、レーザー光の照射は、Ｆｌｕｘ−ＧａＮテンプレートを種基板と反対側から５０℃前後の温度で加熱しつつ行った。
【００８０】
種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理することで、総厚４３０μｍのＺｎドープＧａＮ自立基板を得た。
【００８１】
得られたＺｎドープＧａＮ基板の結晶性を、Ｘ線ロッキングカーブを用いて評価した。（０００２）面反射の半値幅は１２０秒、（１０−１２）面反射の半値幅は１５０秒と良好な結晶性を示した。
【００８２】
［ＭＯＣＶＤ法によるエピタキシャル基板の作製］
続いて、ＭＯＣＶＤ法によって、エピタキシャル基板を作製した。具体的には、以下の条件に従って、バッファ層としてのＡｌＮ層（つまりはｐ＝１）、チャネル層としてのＧａＮ層、障壁層としてのＡｌＧａＮ層を、それぞれのＺｎドープＧａＮ基板上にこの順に積層形成した。なお、以下において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ）原料の供給量に対する１５族（Ｎ）原料の供給量の比（モル比）である。
【００８３】
ＡｌＮバッファ層：
形成温度＝１０５０℃；
リアクタ内圧力＝５ｋＰａ；
１５族／１３族ガス比＝１５０００；
Ａｌ原料ガス／１３族原料ガス比＝１．０；
厚み＝０、１、２、１０、２０、１００、または２００ｎｍ。
【００８４】
ＧａＮチャネル層：
形成温度＝１０５０℃；
リアクタ内圧力＝１００ｋＰａ；
１５族／１３族ガス比＝２０００；
厚み＝１０００ｎｍ。
【００８５】
ＡｌＧａＮ障壁層：
形成温度＝１０５０℃；
リアクタ内圧力＝５ｋＰａ；
１５族／１３族ガス比＝１２０００；
Ａｌ原料ガス／１３族ガス比＝０．２５；
厚み＝２５ｎｍ。
【００８６】
なお、各層について厚みとは狙いの厚みを意味する。厚みが０ｎｍのＡｌドープＧａＮバッファ層のエピタキシャル基板とはつまり、ＡｌドープＧａＮバッファ層を形成することなくＺｎドープＧａＮ基板上に直ちにＧａＮチャネル層を形成したエピタキシャル基板である。
【００８７】
上述の条件によって各層が順次に形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板を取り出した。
【００８８】
［ＨＥＭＴ素子の作製］
次に、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。なお、ＨＥＭＴ素子は、ゲート幅が１００μｍ、ソース−ゲート間隔が１μｍ、ゲート−ドレイン間隔が４μｍ、ゲート長が１μｍとなるように設計した。
【００８９】
まず、フォトリソグラフィプロセスとＲＩＥ法を用いて各素子の境界となる部位を深さ１００ｎｍ程度までエッチング除去した。
【００９０】
次に、エピタキシャル基板上に厚さ１００ｎｍのＳｉＯ２膜を形成し、続いてフォトリソグラフィを用いてソース電極、ドレイン電極の形成予定箇所のＳｉＯ２膜をエッチング除去することで、ＳｉＯ２パターン層を得た。
【００９１】
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極、ドレイン電極の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／２００／２０／１００ｎｍ）からなる金属パターンを形成することで、ソース電極およびドレイン電極を形成した。次いで、ソース電極およびドレイン電極のオーミック性を良好なものにするために、８２５℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。
【００９２】
その後、フォトリソグラフィプロセスを用いて、ＳｉＯ２パターン層から、ゲート電極の形成予定箇所のＳｉＯ２膜を除去した。
【００９３】
さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極の形成予定箇所に、Ｎｉ／Ａｕ（それぞれの膜厚は２０／１００ｎｍ）からなるショットキー性金属パターンを形成することで、ゲート電極を形成した。
【００９４】
以上のプロセスにより、７種類のＨＥＭＴ素子が得られた。これらを微分干渉顕微鏡で観察したところ、サンプルＮｏ．１−７のＨＥＭＴ素子についてのみ、エピタキシャル基板の表面（つまりは障壁層の表面）にクラックが生じていることが確認された。
【００９５】
［ＨＥＭＴ素子のＳＴＥＭおよびＥＤＳ評価］
それぞれのサンプルについて、ＳＴＥＭ（走査型透過電子顕微鏡）観察を行い、係る観察結果に基づいて、バッファ層の厚みと、ＧａＮ基板の貫通転位密度とを確認したところ、いずれのサンプルにおいても、バッファ層２は狙い厚み通りに形成されていた。また、ＧａＮ基板の貫通転位密度は概ね２×１０６ｃｍ−２であった。
【００９６】
なお、貫通転位密度は、自立基板を複数視野において図２に示した像よりも観察倍率を落として観察したときの、それぞれの視野において確認される転位の個数に基づいて、算出した。
【００９７】
図２は、サンプルＮｏ．１−４のＨＥＭＴ素子のＳＴＥＭ観察像である。図２においてそれぞれpoint1〜point3として示す箇所を被測定箇所として、ＧａＮ基板、バッファ層、チャネル層について、ＥＤＳ（エネルギー分散型Ｘ線分析）による組成分析を行った結果を、表１に示す。
【００９８】
【表１】
2017077988.tif 000012
【００９９】
表１に示すように、バッファ層の組成は確かにＡｌＮであることが確認された。
【０１００】
［ＨＥＭＴ素子のＳＩＭＳ評価］
それぞれのＨＥＭＴ素子について、ＳＩＭＳ（二次イオン質量分析法）によりエピタキシャル基板における深さ方向の元素分析を行い、Ｚｎ元素とＡｌ元素の濃度プロファイルを得た。
【０１０１】
図３は、サンプルＮｏ．１−４のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。図４は、サンプルＮｏ．１−１のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。
【０１０２】
図３の濃度プロファイルからは、以下のことがわかる。
【０１０３】
（１）ＧａＮ基板にはＺｎ元素が高濃度（１×１０１９ｃｍ−３）にドープされている。
【０１０４】
（２）バッファ層とＧａＮ基板の界面から基板側では高濃度に存在しているＺｎ元素の濃度が、バッファ層内で急速に減少し、さらにはチャネル層内においても徐々に減少し、ＳＩＭＳ測定におけるＺｎの検出下限である（バックグラウンドレベルである）５×１０１５ｃｍ−３にまで達している。
【０１０５】
なお、これら（１）〜（２）の事項は、サンプルＮｏ．１−２のＨＥＭＴ素子におけるチャネル層でのＺｎ元素の濃度値の下限値が８×１０１５ｃｍ−３であったことを除き、サンプルＮｏ．１−２〜Ｎｏ．１−６のＨＥＭＴ素子において同様であった。このことは、サンプルＮｏ．１−２〜Ｎｏ．１−６のＨＥＭＴ素子においては、ＧａＮ基板にドープされていたＺｎ元素がチャネル層に拡散することが、抑制されているということを意味する。
【０１０６】
一方、図４の濃度プロファイルからは、以下のことがわかる。
【０１０７】
（３）ＧａＮ基板にはＺｎ元素が高濃度（１×１０１９ｃｍ−３）にドープされている。
【０１０８】
（４）Ｚｎ元素は、チャネル層内で徐々に減少しているものの、その度合いはサンプルＮｏ．１−４のＨＥＭＴ素子に比して緩やかであり、障壁層近傍においても、サンプルＮｏ．１−４のＨＥＭＴ素子より１オーダー以上も大きい８×１０１６ｃｍ−３以上の濃度でＺｎ元素が存在する。
【０１０９】
これら（３）〜（４）の事項は、サンプルＮｏ．１−１のＨＥＭＴ素子においてはＧａＮ基板にドープされていたＺｎ元素がチャネル層に拡散しているということを意味する。
【０１１０】
以上の結果は、ＺｎドープＧａＮ基板とチャネル層との間にＡｌＮバッファ層を設けることで、基板からチャネル層へのＺｎの拡散が抑制されること、すなわち、ＡｌＮバッファ層が拡散抑制層として機能することを意味している。
【０１１１】
［ＨＥＭＴ素子の電気特性評価］
半導体パラメーターアナライザーを用いて、サンプルＮｏ１−１〜６のＨＥＭＴ素子のドレイン電流ドレイン電圧特性（Ｉｄ−Ｖｄ特性）をＤＣモードおよびパルスモード（静止ドレインバイアスＶｄｑ＝３０Ｖ、静止ゲートバイアスＶｇｑ＝−５Ｖ）にて評価した。ピンチオフ（pinch-off）の閾値電圧はＶｇ＝−３Ｖであった。
【０１１２】
電流コラプスを評価するための指標として、ドレイン電圧Ｖｄ＝５Ｖ、ゲート電圧Ｖｇ＝２Ｖ印加時のＤＣモードに於けるドレイン電流ＩｄＤＣと、パルスモードに於けるドレイン電流Ｉｄｐｕｌｓｅの比Ｒ（＝Ｉｄｐｕｌｓｅ／ＩｄＤＣ、０≦Ｒ≦１）を採用することとし、各ＨＥＭＴ素子についてこれを求めた。なお、係るＲ値が０．７以上であれば、当該ＨＥＭＴ素子は電流コラプスが小さいと判定できる。
【０１１３】
表２に、実験例１のそれぞれのサンプルについての、濃度プロファイルから求めたチャネル層のＺｎ濃度とＲ値とを、バッファ層の厚みと、バッファ層のＡｌ濃度ｐと、エピタキシャル基板の表面におけるクラック（表１においては「膜クラック」と記載、以下の実験例においても同様）の有無とともに、一覧にして示す。なお、Ｚｎ濃度は、対象となる層の厚み方向中央部分での値とした（以降の実験例においても同様）。また、表２には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。
【０１１４】
【表２】
2017077988.tif 000013
【０１１５】
表２に示すように、バッファ層を有していないサンプルＮｏ．１−１のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が８×１０１６ｃｍ−３と１×１０１６ｃｍ−３よりも大きく、Ｒ値は０．２５に留まっていた。
【０１１６】
これに対して、バッファ層の厚みが１ｎｍ〜１００ｎｍであるサンプルＮｏ．１−２〜Ｎｏ．１−６のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ−３以下となり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．１−２〜Ｎｏ．１−６のＨＥＭＴ素子は電流コラプスが小さいといえる。
【０１１７】
特に、バッファ層の厚みが２ｎｍ〜２０ｎｍであるサンプルＮｏ．１−３〜Ｎｏ．１−５のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ−３程度にまで小さくなり、Ｒ値が０．８０以上となった。なお、表２においてＢ．Ｇ．Ｌとは、Ｚｎ濃度がバックグラウンドレベルであることを意味する（表２、表３においても同様）。すなわち、サンプルＮｏ．１−３〜Ｎｏ．１−５のＨＥＭＴ素子は電流コラプスが特に小さいといえる。
【０１１８】
（実験例２）
実験例１と同様の作製条件および手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、４種類のエピタキシャル基板を作製した。その際の作製条件は、バッファ層におけるＡｌモル比ｐが相異なるように、ＡｌＧａＮバッファ層を形成する際のＡｌ原料ガス／１３族原料ガス比を違えたほかは、同一とした。より詳細には、当該バッファ層を形成する際のＡｌ原料ガス／１３族原料ガス比は、１．０、０．９、０．７、０．５の４水準に違えた。また、バッファ層の厚みは１０ｎｍとした。
【０１１９】
なお、ＺｎドープＧａＮ基板の作製条件は実験例１と同じであることから、その転位密度は、サンプルＮｏ．１−４と同程度と見積もられる。
【０１２０】
さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、４種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．２−１〜Ｎｏ．２−４を用いる。ただし、サンプルＮｏ．２−１のエピタキシャル基板およびＨＥＭＴ素子は、実験例１におけるサンプルＮｏ．１−４のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。
【０１２１】
得られた４種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ−Ｖｄ特性の評価結果に基づくＲ値の算出とを行った。
【０１２２】
表３に、実験例２のそれぞれのサンプルについての、チャネル層のＺｎ濃度とＲ値とを、バッファ層の厚みと、バッファ層のＡｌ濃度ｐと、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表３には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。
【０１２３】
【表３】
2017077988.tif 000014
【０１２４】
表３に示すように、バッファ層におけるＡｌモル比ｐが０．５であるサンプルＮｏ．２−４のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が５×１０１６ｃｍ−３と１×１０１６ｃｍ−３よりも大きく、Ｒ値は０．４１に留まっていた。
【０１２５】
これに対して、バッファ層におけるＡｌモル比ｐが０．７以上であるサンプルＮｏ．２−１〜Ｎｏ．２−３のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ−３以下となり、Ｒ値が０．７０以上となった。すなわち、バッファ層をＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層としたサンプルＮｏ．２−１〜Ｎｏ．２−３のＨＥＭＴ素子は電流コラプスが小さいといえる。
【０１２６】
特に、バッファ層におけるＡｌモル比ｐが０．９以上であるサンプルＮｏ．２−１〜Ｎｏ．２−２のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ−３程度にまで小さくなり、Ｒ値が０．８１以上となった。すなわち、バッファ層をＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）なる組成のＡｌＧａＮ層としたサンプルＮｏ．２−１〜Ｎｏ．２−２のＨＥＭＴ素子は電流コラプスが特に小さいといえる。
【０１２７】
（実験例３）
実験例１と同様の手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、３種類のエピタキシャル基板を作製し、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。
【０１２８】
ただし、それぞれのＺｎドープＧａＮ単結晶自立基板の作製に際しては、ＭＯＣＶＤ−ＧａＮテンプレートの表面に形成されるＧａＮの単結晶層の厚みが異なるものとなるよう、フラックス法におけるＧａＮの単結晶層の形成に際して、育成時間を違えた。これは、転位密度の異なるＺｎドープＧａＮ単結晶自立基板を得ることを意図している。より詳細には、８５０℃での加熱保持時間を、１００時間、７０時間、４０時間の３水準に違えることにより、ＧａＮ単結晶層の厚みを１０００μｍ、６００μｍ、２００μｍの３水準に違えた。
【０１２９】
エピタキシャル基板およびＨＥＭＴ素子の作製条件は、サンプルＮｏ．１−４に係るエピタキシャル基板を作製する場合と同じとした。例えば、バッファ層はＡｌＮにて形成し、当該バッファ層の厚みは１０ｎｍとした。
【０１３０】
以降においては、３種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．３−１〜Ｎｏ．３−３を用いる。ただし、サンプルＮｏ．３−１のエピタキシャル基板およびＨＥＭＴ素子は、実験例１におけるサンプルＮｏ．１−４のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。
【０１３１】
得られた３種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＴＥＭ観察結果に基づくＺｎドープＧａＮ基板の貫通転位密度の評価と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくバッファ層のＡｌ濃度およびチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ−Ｖｄ特性の評価結果に基づくＲ値の算出とを行った。
【０１３２】
表４に、実験例３のそれぞれのサンプルについての、ＺｎドープＧａＮ単結晶自立基板（表４においては「ＧａＮ基板」と記載）の転位密度と、チャネル層のＺｎ濃度と、Ｒ値とを、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表４には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。
【０１３３】
【表４】
2017077988.tif 000015
【０１３４】
表４に示すように、ＺｎドープＧａＮ単結晶自立基板における転位密度が１．０×１０８ｃｍ−２であるサンプルＮｏ．３−３のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が６×１０１６ｃｍ−３と１×１０１６ｃｍ−３よりも大きく、Ｒ値は０．２９に留まっていた。
【０１３５】
これに対して、ＺｎドープＧａＮ単結晶自立基板における転位密度が５．０×１０７ｃｍ−２以下であるサンプルＮｏ．３−１〜Ｎｏ．３−２のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ−３以下となり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．３−１〜Ｎｏ．３−２のＨＥＭＴ素子は電流コラプスが小さいといえる。
【０１３６】
特に、ＺｎドープＧａＮ単結晶自立基板における転位密度が２．０×１０６ｃｍ−２であるサンプルＮｏ．３−１のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ−３程度にまで小さくなり、Ｒ値が０．８８となった。すなわち、サンプルＮｏ．３−１のＨＥＭＴ素子は、電流コラプスが特に小さいといえる。
【０１３７】
（実験例１〜３のまとめ）
上述した実験例１〜３の結果からは、以下のことが確認される。
【０１３８】
Ｚｎ元素が１×１０１８ｃｍ−３以上という高濃度にドープされたＺｎドープＧａＮ単結晶自立基板の上に、チャネル層および障壁層を積層形成することによってＨＥＭＴ素子を作製する場合において、自立基板の転位密度を５．０×１０７ｃｍ−２以下とし、かつ、当該自立基板の上に、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）なる組成のバッファ層を１ｎｍ以上１００ｎｍ以下の厚みで形成したうえで、チャネル層を形成することで、自立基板からチャネル層へのＺｎの拡散を好適に抑制することができる。
【０１３９】
具体的には、チャネル層におけるＺｎ濃度を１×１０１６ｃｍ―３以下に低減することができる。そして、このようにＺｎの拡散が好適に抑制されたＨＥＭＴ素子においては、電流コラプスの発生が好適に抑制される。
【０１４０】
特に、バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である場合、あるいは、バッファ層のＡｌモル比ｐが０．９以上の場合、電流コラプスの発生がさらに抑制される。
【０１４１】
（実験例４）
実験例１と同様の作製条件および手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、４種類のエピタキシャル基板を作製した。その際の作製条件は、バッファ層の形成温度を違えたほかは、同一とした。より詳細には、当該バッファ層のを形成温度は、１０５０℃、９００℃、７００℃、５００℃の４水準に違えた。また、バッファ層の厚みは１０ｎｍとした。
【０１４２】
なお、ＺｎドープＧａＮ基板の作製条件は実験例１と同じであることから、その転位密度は、サンプルＮｏ．１−４と同程度と見積もられる。
【０１４３】
得られたエピタキシャル基板について、Ｘ線ロッキングカーブ測定を行い、（１０−２０）面の半値幅を求めた。また、van der pauw法により電子移動度を求めた。
【０１４４】
さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、４種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．４−１〜Ｎｏ．４−４を用いる。ただし、サンプルＮｏ．４−１のエピタキシャル基板およびＨＥＭＴ素子は、実験例２におけるサンプルＮｏ．２−２のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。
【０１４５】
得られた４種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくバッファ層のチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ−Ｖｄ特性の評価結果に基づくＲ値の算出と、オン抵抗の測定とを行った。
【０１４６】
表５に、実験例４のそれぞれのサンプルについての、（１０−２０）面のＸ線ロッキングカーブ半値幅と、電子移動度と、Ｒ値と、オン抵抗とを、バッファ層の形成温度と、濃度プロファイルから求めたチャネル層のＺｎ濃度と、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表５には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。
【０１４７】
【表５】
2017077988.tif 000016
【０１４８】
表５に示すように、本実験例で作製したサンプルＮｏ．４−１〜Ｎｏ．４−４のＨＥＭＴ素子のいずれにおいても、チャネル層のＺｎ濃度はＳＩＭＳにおける検出下限である５×１０１５ｃｍ−３程度にまで小さくなり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．４−１〜Ｎｏ．４−４のＨＥＭＴ素子はいずれも、電流コラプスが小さいといえるようである。
【０１４９】
ただし、（１０−２０）面のＸ線ロッキングカーブ半値幅の値は、バッファ層の形成温度が低いサンプルほど大きくなっており、これは、バッファ層の形成温度が低いサンプルほどＨＥＭＴ素子を構成するエピタキシャル基板の結晶性が劣っていることを示している。具体的には、バッファ層の形成温度が７００℃以上であるＮｏ．４−１〜Ｎｏ．４−３のサンプルでは半値幅の値は３００秒以下であるのに対し、バッファ層の形成温度が５００℃であるＮｏ．４−４のサンプルでは半値幅の値は８００秒と非常に大きい。係る結果は、結晶品質の優れたエピタキシャル基板を得るには、バッファ層の形成温度を７００℃以上とすることが好ましいということを示している。
【０１５０】
また、電子移動度の値は、バッファ層の形成温度が低いサンプルほど小さくなっており、オン抵抗の値は、バッファ層の形成温度が低いサンプルほど、大きくなっている。これらは、バッファ層の形成温度が低いサンプルほど、つまりは、結晶品質の悪いサンプルほど、ＨＥＭＴ素子の電気的特性が劣っていることを示している。具体的には、バッファ層の形成温度が７００℃以上であるＮｏ．４−１〜Ｎｏ．４−３のサンプルでは電子移動度の値は１３００ｃｍ２Ｖ−１ｓ−１以上であるのに対し、バッファ層の形成温度が５００℃であるＮｏ．４−４のサンプルでは電子移動度の値は９００ｃｍ２Ｖ−１ｓ−１と非常に小さい。また、Ｎｏ．４−１〜Ｎｏ．４−３のサンプルではオン抵抗の値は１０Ωｍｍ以下であるのに対し、Ｎｏ．４−４のサンプルではオン抵抗の値は１５．８Ωｍｍと非常に大きい。これらの結果は、結晶品質のみならず電気的特性の優れたエピタキシャル基板を得るという観点からも、バッファ層の形成温度を７００℃以上とすることが好ましいということを示している。
【０１５１】
特に、Ｎｏ．４−１〜Ｎｏ．４−２のサンプルにおいては、優れた結晶品質および電気的特性が得られていることに加えて、Ｒ値も０．８以上と高くなっている。これは、バッファ層の形成温度を９００℃以上とすることで、優れた結晶品質および電気的特性を有し、かつ、電流コラプスがより抑制されたＨＥＭＴ素子が実現されることを意味している。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＺｎがドープされたＧａＮからなり、転位密度が５．０×１０７ｃｍ−２以下である半絶縁性の自立基板と、
前記自立基板に隣接してなるバッファ層と、
前記バッファ層に隣接してなるチャネル層と、
前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、
を備え、
前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、かつ、１ｎｍ以上１００ｎｍ以下の厚みを有する、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層であり、
前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ−３以下である、
ことを特徴とする、半導体素子用エピタキシャル基板。
【請求項２】
請求項１に記載の半導体素子用エピタキシャル基板であって、
前記バッファ層がＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）からなる、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項３】
請求項１または請求項２に記載の半導体素子用エピタキシャル基板であって、
前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項４】
請求項１ないし請求項３のいずれかに記載の半導体素子用エピタキシャル基板であって、
前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、
ことを特徴とする半導体素子用エピタキシャル基板。
【請求項５】
ＺｎがドープされたＧａＮからなり、転位密度が５．０×１０７ｃｍ−２以下である半絶縁性の自立基板と、
前記自立基板に隣接してなるバッファ層と、
前記バッファ層に隣接してなるチャネル層と、
前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、
前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、
を備え、
前記バッファ層が、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、かつ、１ｎｍ以上１００ｎｍ以下の厚みを有する、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層であり、
前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ−３以下である、
ことを特徴とする、半導体素子。
【請求項６】
請求項５に記載の半導体素子であって、
前記バッファ層がＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）からなる、
ことを特徴とする半導体素子。
【請求項７】
請求項５または請求項６に記載の半導体素子であって、
前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、
ことを特徴とする半導体素子。
【請求項８】
請求項５ないし請求項７のいずれかに記載の半導体素子であって、
前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、
ことを特徴とする半導体素子。
【請求項９】
半導体素子用のエピタキシャル基板を製造する方法であって、
a)ＺｎがドープされたＧａＮからなり、転位密度が５．０×１０７ｃｍ−２以下である半絶縁性の自立基板を用意する準備工程と、
b)前記自立基板に隣接させてバッファ層を形成するバッファ層形成工程と、
c)前記バッファ層に隣接させてチャネル層を形成するチャネル層形成工程と、
d)前記チャネル層を挟んで前記バッファ層とは反対側の位置に障壁層を形成する障壁層形成工程と、
を備え、
バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１−ｐＮ（０．７≦ｐ≦１）からなり、かつ、１ｎｍ以上１００ｎｍ以下の厚みを有する、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層として形成し、これによって、前記チャネル層におけるＺｎの濃度が１×１０１６ｃｍ−３以下とする、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１０】
請求項９に記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１−ｐＮ（０．９≦ｐ≦１）にて形成する、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１１】
請求項９または請求項１０に記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層形成工程においては、前記バッファ層を、２ｎｍ以上２０ｎｍ以下の厚みに形成する、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１２】
請求項９ないし請求項１１のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
前記チャネル層はＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１３】
請求項９ないし請求項１２のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
前記自立基板はフラックス法で作製される、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１４】
請求項９ないし請求項１３のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層の形成温度が７００℃以上１２００℃以下である、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【請求項１５】
請求項１４に記載の半導体素子用エピタキシャル基板の製造方法であって、
前記バッファ層の形成温度が９００℃以上１２００℃以下である、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
【国際調査報告】
2017077988.tif 000017
2017077988.tif 000018