(57)【要約】  電力変換装置は、カスケード接続された複数のセルブロック（ＣＬＢ）と、複数のセルブロックにそれぞれ電気的に並列に接続された複数のバイパス回路（ＢＣ）とを備える。各セルブロック（ＣＬＢ）は、他のセルブロックと接続するための高電位側の第１の接続ノード（ＴＰ）および低電位側の第２の接続ノード（ＴＮ）と、第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数のセル変換器（ＣＬ）とを含む。低電位側から高電位側の方向に直流故障電流が流れる場合、複数のセルブロック（ＣＬＢ）を介した電流経路のインピーダンスは、複数のバイパス回路（ＢＣ）を介した電流経路のインピーダンスよりも大きい。
2017168518.tif 000002
【特許請求の範囲】
【請求項１】
直流回路と交流回路との間で電力変換を行う電力変換装置であって、
カスケード接続された複数のセルブロックと、
前記複数のセルブロックにそれぞれ電気的に並列に接続された複数のバイパス回路とを備え、
各前記セルブロックは、
他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、
前記第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数のセル変換器とを含み、
前記直流回路の短絡故障時に低電位側から高電位側の方向に直流電流が流れる場合、前記複数のセルブロックを介した電流経路のインピーダンスは、前記複数のバイパス回路を介した電流経路のインピーダンスよりも大きい、電力変換装置。
【請求項２】
前記電力変換装置は、
前記複数のセルブロックとして、高電位側の第１番目のセルブロックから低電位側の第ｍ番目のセルブロックまでからなるカスケード接続されたｍ個（ｍは２以上の整数）のセルブロックと、
前記複数のバイパス回路として、前記ｍ個のセルブロックにそれぞれ電気的に並列に接続され、高電位側の第１番目のバイパス回路から低電位側の第ｍ番目のバイパス回路までからなるｍ個のバイパス回路とを備え、
前記複数のセル変換器は、３個以上のセル変換器から構成され、
第ｉ番目（ｉは、１≦ｉ≦ｍを満たす任意の整数）のバイパス回路は、対応する第ｉ番目のセルブロックの前記第１および第２の接続ノードに接続され、
第ｉ番目のセルブロックにおいて、前記第１の接続ノードに接続された最も高電位側のセル変換器と前記第２の接続ノードに接続された最も低電位側のセル変換器とは、他の残余のセル変換器よりも対応する第ｉ番目のバイパス回路に近い位置に配置される、請求項１に記載の電力変換装置。
【請求項３】
前記電力変換装置は、
前記複数のセルブロックとして、高電位側の第１番目のセルブロックから低電位側の第ｍ番目のセルブロックまでからなるカスケード接続されたｍ個（ｍは２以上の整数）のセルブロックと、
前記複数のバイパス回路として、前記ｍ個のセルブロックにそれぞれ電気的に並列に接続され、高電位側の第１番目のバイパス回路から低電位側の第ｍ番目のバイパス回路までからなるｍ個のバイパス回路とを備え、
第ｊ番目（ｊは、１≦ｊ≦ｍ−１を満たす任意の整数）のバイパス回路は、対応する第ｊ番目のセルブロックの前記第１の接続ノードと、第ｊ＋１番目のセルブロックの前記第１の接続ノードとに接続され、
第ｊ番目のセルブロックにおいて、前記第１の接続ノードに接続された最も高電位側のセル変換器は他の残余のセル変換器よりも対応する第ｊ番目のバイパス回路に近い位置に配置され、
第ｊ＋１番目のセルブロックにおいて、前記第１の接続ノードに接続された最も高電位側のセル変換器は他の残余のセル変換器よりも第ｊ番目のバイパス回路に近い位置に配置される、請求項１に記載の電力変換装置。
【請求項４】
前記電力変換装置は、
前記複数のセルブロックとして、高電位側の第１番目のセルブロックから低電位側の第ｍ番目のセルブロックまでからなるカスケード接続されたｍ個（ｍは２以上の整数）のセルブロックと、
前記複数のバイパス回路として、前記ｍ個のセルブロックにそれぞれ電気的に並列に接続され、高電位側の第１番目のバイパス回路から低電位側の第ｍ番目のバイパス回路までからなるｍ個のバイパス回路とを備え、
第ｋ番目（ｋは、２≦ｋ≦ｍを満たす任意の整数）のバイパス回路は、第ｋ−１番目のセルブロックの前記第２の接続ノードと、対応する第ｋ番目のセルブロックの前記第２の接続ノードとに接続され、
第ｋ−１番目のセルブロックにおいて、前記第２の接続ノードに接続された最も低電位側のセル変換器は他の残余のセル変換器よりも対応する第ｋ番目のバイパス回路に近い位置に配置され、
第ｋ番目のセルブロックにおいて、前記第２の接続ノードに接続された最も低電位側のセル変換器は他の残余のセル変換器よりも第ｋ番目のバイパス回路に近い位置に配置される、請求項１に記載の電力変換装置。
【請求項５】
各前記セルブロックにおいて前記複数のセル変換器は基板上に設置され、
前記複数のセルブロックのそれぞれの基板は、電力変換装置の設置面にそって水平方向に配置される、請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項６】
各前記セルブロックにおいて前記複数のセル変換器は基板上に設置され、
前記複数のセルブロックのそれぞれの基板は、電力変換装置の設置面に垂直方向から見て互いに重なるように配置される、請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項７】
高電位側の第１番目のセルブロック集合体から低電位側の第ｍ番目のセルブロック集合体までからなるカスケード接続されたｍ個（ｍは２以上の整数）のセルブロック集合体と、
前記ｍ個のセルブロック集合体にそれぞれ電気的に並列に接続され、高電位側の第１番目のバイパス回路から低電位側の第ｍ番目のバイパス回路までからなるｍ個のバイパス回路とを備え、
各前記セルブロック集合体は、カスケード接続された複数のセルブロックを含み、
各前記セルブロックは、
他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、
前記第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数のセル変換器とを含み、
第ｉ番目（ｉは、１≦ｉ≦ｍを満たす任意の整数）のバイパス回路は、対応する第ｉ番目のセルブロック集合体を構成する複数のセルブロックのうち最も高電位側のセルブロックの前記第１の接続ノードと最も低電位側のセルブロックの前記第２の接続ノードに接続され、
第ｉ番目のセルブロック集合体の前記最も高電位側のセルブロックにおいて、前記第１の接続ノードに接続された最も高電位側のセル変換器は他の残余のセル変換器よりも対応する前記第ｉ番目のバイパス回路に近い位置に配置され、
第ｉ番目のセルブロック集合体の前記最も低電位側のセルブロックにおいて、前記第２の接続ノードに接続された最も低電位側のセル変換器は他の残余のセル変換器よりも対応する前記第ｉ番目のバイパス回路に近い位置に配置される、電力変換装置。
【請求項８】
前記バイパス回路は、高電位側にカソードが接続され、低電位側にアノードが接続されたダイオード素子を含む、請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項９】
前記バイパス回路は、高電位側にカソードが接続され、低電位側にアノードが接続されたサイリスタ素子を含む、請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項１０】
前記バイパス回路は、高電位側にエミッタが接続され、低電位側にコレクタが接続された絶縁ゲート側バイポーラトランジスタ素子を含む、請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項１１】
前記バイパス回路は、機械式スイッチ素子を含む、請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項１２】
前記バイパス回路は、複数の素子が積層されたスタック構造を有する、請求項８〜１１のいずれか１項に記載の電力変換装置。
【請求項１３】
高電位側の第１番目のセルブロックから低電位側の第ｍ番目のセルブロックまでからなるカスケード接続されたｍ個（ｍは２以上の整数）のセルブロックと、
前記ｍ個のセルブロックにそれぞれ電気的に並列に接続され、高電位側の第１番目のバイパス回路から低電位側の第ｍ番目のバイパス回路までからなるｍ個のバイパス回路とを備え、
各前記セルブロックは、
他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、
前記第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数のセル変換器とを含み、
前記複数のセル変換器は、３個以上のセル変換器から構成され、
第ｉ番目（ｉは、１≦ｉ≦ｍを満たす任意の整数）のバイパス回路は、対応する第ｉ番目のセルブロックの前記第１および第２の接続ノードに接続され、
第ｉ番目のセルブロックにおいて、前記第１の接続ノードに接続された最も高電位側のセル変換器と前記第２の接続ノードに接続された最も低電位側のセル変換器とは、他の残余のセル変換器よりも対応する第ｉ番目のバイパス回路に近い位置に配置される、電力変換装置。
【請求項１４】
高電位側の第１番目のセルブロックから低電位側の第ｍ番目のセルブロックまでからなるカスケード接続されたｍ個（ｍは２以上の整数）のセルブロックと、
前記ｍ個のセルブロックにそれぞれ電気的に並列に接続され、高電位側の第１番目のバイパス回路から低電位側の第ｍ番目のバイパス回路までからなるｍ個のバイパス回路とを備え、
各前記セルブロックは、
他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、
前記第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数のセル変換器とを含み、
第ｊ番目（ｊは、１≦ｊ≦ｍ−１を満たす任意の整数）のバイパス回路は、対応する第ｊ番目のセルブロックの前記第１の接続ノードと、第ｊ＋１番目のセルブロックの前記第１の接続ノードとに接続され、
第ｊ番目のセルブロックにおいて、前記第１の接続ノードに接続された最も高電位側のセル変換器は他の残余のセル変換器よりも対応する第ｊ番目のバイパス回路に近い位置に配置され、
第ｊ＋１番目のセルブロックにおいて、前記第１の接続ノードに接続された最も高電位側のセル変換器は他の残余のセル変換器よりも第ｊ番目のバイパス回路に近い位置に配置される、電力変換装置。
【請求項１５】
高電位側の第１番目のセルブロックから低電位側の第ｍ番目のセルブロックまでからなるカスケード接続されたｍ個（ｍは２以上の整数）のセルブロックと、
前記ｍ個のセルブロックにそれぞれ電気的に並列に接続され、高電位側の第１番目のバイパス回路から低電位側の第ｍ番目のバイパス回路までからなるｍ個のバイパス回路とを備え、
各前記セルブロックは、
他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、
前記第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数のセル変換器とを含み、  第ｋ番目（ｋは、２≦ｋ≦ｍを満たす任意の整数）のバイパス回路は、第ｋ−１番目のセルブロックの前記第２の接続ノードと、対応する第ｋ番目のセルブロックの前記第２の接続ノードとに接続され、
第ｋ−１番目のセルブロックにおいて、前記第２の接続ノードに接続された最も低電位側のセル変換器は他の残余のセル変換器よりも対応する第ｋ番目のバイパス回路に近い位置に配置され、
第ｋ番目のセルブロックにおいて、前記第２の接続ノードに接続された最も低電位側のセル変換器は他の残余のセル変換器よりも第ｋ番目のバイパス回路に近い位置に配置される、電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流と直流との間で電力変換を行う電力変換装置に関し、たとえば、モジュラーマルチレベル変換器に好適に用いられるものである。
【背景技術】
【０００２】
モジュラーマルチレベル変換器（ＭＭＣ：Modular  Multilevel  Converter）は、カスケード接続された複数のセル変換器（チョッパ回路）によって構成される。各セル変換器は、コンデンサと、出力端子間を零電圧またはコンデンサ電圧にするためのスイッチング素子とを含む（たとえば、特許第５３７８２７４号公報（特許文献１）参照）。【０００３】
ＭＭＣは、複数のセル変換器をカスケード接続することによって、各セル変換器を構成するスイッチング素子の耐圧以上の電圧を出力することができる。したがって、ＭＭＣは、直流送電システム（ＨＶＤＣ：High  Voltage  Direct  Current）および無効電力補償装置（ＳＴＡＴＣＯＭ：Static  Synchronous  Compensator）などへの応用が期待されている。【０００４】
特許文献２（国際公開第２０１４／１４８１００号）は、直流送電システムにおいて直流架空送電線への落雷などによって直流短絡事故が発生した場合に、セル変換器を直流短絡循環電流から保護する手段を開示する。【０００５】
具体的に、各セル変換器はスイッチング素子と直流コンデンサから構成された主回路と、他のセル変換器とカスケード接続するための外部端子と、スイッチング素子と逆並列に接続されたフリーホイールダイオードとを有する。複数のセル変換器ごとにセルブロックが構成される。セルブロックの２つの外部接続端子にバイパス回路が接続される。バイパス回路は、直流短絡事故が発生した場合、各セルブロック内のフリーホイールダイオードの代わりに直流短絡循環電流を流す。バイパス回路を、直流短絡循環電流に比較して十分な電流容量を有するものにすれば、各セルブロックを直流短絡循環電流から保護することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５３７８２７４号公報
【特許文献２】国際公開第２０１４／１４８１００号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２の構成の場合、直流短絡事故発生時には、セルブロック内のフリーホイールダイオードとバイパス回路との両方に電流が流れることになる。フリーホイールダイオードが直流短絡電流によって破損しないように、フリーホイールダイオードに流れる電流を制限しなければならないが、そのような対策は特許文献２には記載されていない。このため、セルブロック内のフリーホイールダイオードに許容電流以上の直流短絡循環電流が流れるとフリーホイールダイオードが破損してしまい、システムの運転継続が不可能となる。【０００８】
この発明は一局面において、上述のような課題を解決するためになされたものであり、直流短絡事故が発生してもセルブロック内のフリーホイールダイオードを確実に保護することが可能な電力変換装置を提供することを目的とする。この発明の他の局面における課題と新規な特徴は、後述する本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
この発明は、電力変換装置であって、カスケード接続された複数のセルブロックと、複数のセルブロックにそれぞれ電気的に並列に接続された複数のバイパス回路とを備える。各セルブロックは、他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数のセル変換器とを含む。低電位側から高電位側の方向に直流故障電流が流れる場合、複数のセルブロックを介した電流経路のインピーダンスは、複数のバイパス回路を介した電流経路のインピーダンスよりも大きい。
【発明の効果】
【００１０】
この発明によれば、複数のセルブロックを介した電流経路のインピーダンスを、複数のバイパス回路を介した電流経路のインピーダンスよりも大きくすることによって、直流短絡事故が発生してもセルブロック内のフリーホイールダイオードを確実に保護することができる。
【図面の簡単な説明】
【００１１】
【図１】電力変換装置の全体構成を示す回路図である。
【図２】第１の実施形態において図１の各アーム回路の構成を示す回路図である。
【図３】図２のアーム回路において、直流回路の短絡事故時に流れる循環電流の経路を示す図である。
【図４】図２のアーム回路の具体的構造の一例を示す平面図である。
【図５】図４のアーム回路の側面図である。
【図６】バイパス回路の構成例を示す回路図である。
【図７】バイパス回路の具体的構造の一例を示す側面断面図である。
【図８】アーム回路の具体的構造の他の一例を示す平面図である。
【図９】第２の実施形態において図１の各アーム回路の構成を示す回路図である。
【図１０】図９のアーム回路において、直流回路の短絡事故時の循環電流の経路を示す図である。
【図１１】図９のアーム回路の具体的構造の一例を示す平面図である。
【図１２】第３の実施形態において図１の各アーム回路の構成を示す回路図である。
【図１３】図１２のアーム回路において、直流回路の短絡事故時の循環電流の経路を示す図である。
【図１４】図１２のアーム回路の具体的構造の一例を示す平面図である。
【図１５】第４の実施形態において図１の各アーム回路の構成を示す回路図である。
【図１６】図１５のアーム回路の具体的構造の一例を示す平面図である。
【図１７】フルブリッジ型および混合型セル変換器の構成を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、各実施形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００１３】
＜第１の実施形態＞
［電力変換装置の全体構成］
図１は、電力変換装置の全体構成を示す回路図である。図１を参照して、電力変換装置１０は、レグ回路１１Ｕ，１１Ｖ，１１Ｗ（総称する場合または不特定のものを示す場合、レグ回路１１と記載する）と、これらのレグ回路１１を制御する制御装置（不図示）とを備える。
【００１４】
レグ回路１１は、交流を構成する複数相の各相ごとに設けられ、交流回路１５と直流回路１６との間に接続され、両回路間で電力変換を行う。図１には交流回路１５が三相交流の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路１１Ｕ，１１Ｖ，１１Ｗが設けられる。
【００１５】
レグ回路１１Ｕ，１１Ｖ，１１Ｗにそれぞれ設けられた交流端子ＮＵ，ＮＶ，ＮＷは、連系変圧器１７を介して交流回路１５に接続される。交流回路１５は、たとえば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流端子ＮＶ，ＮＷと連系変圧器１７との接続は図示していない。各レグ回路１１に共通に設けられた直流端子ＮＰ，ＮＮ（正側直流端子ＮＰ，負側直流端子ＮＮ）は、直流回路１６に接続される。直流回路１６は、たとえば、直流送電網および直流出力を行う他の電力変換装置などを含む直流電力系統である。
【００１６】
図１の連系変圧器１７を用いる代わりに、連系リアクトルを介して各レグ回路１１が交流回路１５に接続した構成としても良い。さらに、交流端子ＮＵ，ＮＶ，ＮＷに代えてレグ回路１１Ｕ，１１Ｖ，１１Ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路１１Ｕ，１１Ｖ，１１Ｗが連系変圧器１７または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル１４としてもよい。すなわち、レグ回路１１は、交流端子ＮＵ，ＮＶ，ＮＷまたは上記の一次巻線など、各レグ回路１１Ｕ，１１Ｖ，１１Ｗに設けられた接続部を介して電気的（直流的または交流的）に交流回路１５と接続される。
【００１７】
レグ回路１１Ｕは、正側直流端子ＮＰから交流入力端子ＮＵまでの正側アーム（上アームまたは１次アームとも称する）１２Ｕと、負側直流端子ＮＮから交流入力端子ＮＵまでの負側アーム（下アームまたは２次アームとも称する）１３Ｕとに区分される。正側アーム１２Ｕと負側アーム１３Ｕとの接続点ＮＵが連系変圧器１７に接続される。正側直流端子ＮＰおよび負側直流端子ＮＮが直流回路１６に接続される。レグ回路１１Ｖ，１１Ｗについても同様の構成を有しているので、以下、レグ回路１１Ｕを代表として説明する。
【００１８】
正側アーム１２Ｕは、カスケード接続された複数のセル変換器（チョッパセル）ＣＬと、リアクトル１４とを含む。正側アーム１２Ｕのより詳細な構成については、図２で説明する。同様に、負側アーム１３Ｕは、カスケード接続された複数のセル変換器ＣＬと、リアクトル１４とを含む。負側アーム１３Ｕのより詳細な構成については図２で説明する。セル変換器群と直列接続されたリアクトル１４は、正側アーム１２Ｕまたは負側アーム１３Ｕのいずれか一方のみに設けられていてもよいし、正側アーム１２Ｕおよび負側アーム１３Ｕのいずれの位置に設けられていてもよい。以下の説明では、正側アーム１２Ｕと負側アーム１３Ｕをアーム回路と総称する。
【００１９】
［アーム回路の構成］
図２は、第１の実施形態において図１の各アーム回路の構成を示す回路図である。図２を参照して、各アーム回路は、高電位側の第１のセルブロックＣＬＢ１から低電位側の第ｍのセルブロックＣＬＢｍまでのカスケード接続されたｍ個（ｍは２以上の整数）のセルブロックＣＬＢを含む。図２の場合、セルブロックＣＬＢ１からセルブロックＣＬＢ３までが代表的に示されている。各アーム回路は、さらに、ｍ個のセルブロックＣＬＢにそれぞれ対応するｍ個のバイパス回路ＢＣを含む。ｍ個のバイパス回路ＢＣは、高電位側の第１のバイパス回路ＢＣ１から低電位側の第ｍのバイパス回路ＢＣｍによって構成され、各バイパス回路ＢＣは対応するセルブロックＣＬＢと電気的に並列に接続されている。
【００２０】
第ｉ番目のセルブロックＣＬＢｉ（ｉは、１≦ｉ≦ｍを満たす任意の整数）は、他のセルブロックＣＬＢと接続するための高電位側の第１の外部接続端子ＴＰｉおよび低電位側の第２の外部接続端子ＴＮｉと、外部接続端子ＴＰｉ，ＴＮｉ間にカスケード接続された複数個（ｎ個）のセル変換器ＣＬ１〜ＣＬｎを含む。第１の実施形態の場合、ｎは３以上の整数であるとする。各セルブロックＣＬＢに含まれるセル変換器ＣＬの数は、セルブロックＣＬＢごとに異なっていても構わない。
【００２１】
各セル変換器ＣＬは、図２の場合にはハーフブリッジ構成を有している。なお、図２では、代表的に第１のセル変換器ＣＬ１について内部回路を示しているが、他のセル変換器の回路構成も同じである。具体的に、第ｑ番目のセル変換器ＣＬｑ（ｑは、１≦ｑ≦ｎを満たす任意の整数）は、他のセル変換器ＣＬと接続するための高電位側の出力ノードＮＡｑおよび低電位側の出力ノードＮＢｑと、直列接続されたスイッチング素子１Ａ，１Ｂと、エネルギー蓄積器としてコンデンサ２と、フリーホイールダイオード３Ａ，３Ｂとを含む。
【００２２】
コンデンサ２は、スイッチング素子１Ａ，１Ｂと並列に接続される。フリーホイールダイオード３Ａ，３Ｂは、スイッチング素子１Ａ，１Ｂにそれぞれ対応し、各フリーホイールダイオードは、対応するスイッチング素子と逆並列（並列かつ逆バイアス方向）に接続される。スイッチング素子１Ａ，１Ｂの接続点が高電位側の出力ノードＮＡｑに接続される。スイッチング素子１Ｂとコンデンサ２との接続点が低電位側の出力ノードＮＢｑに接続される。図２では、スイッチング素子として絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated  Gate  Bipolar  Transistor）が用いられているが、他の種類の半導体スイッチング素子を用いてもよい。
【００２３】
図２に示すように、セルブロックＣＬＢ１において（他のセルブロックについても同様）、最も高電位側のセル変換器ＣＬ１の出力ノードＮＡ１がセルブロックＣＬＢ１の第１の外部接続端子ＴＰ１と接続され、最も低電位側のセル変換器ＣＬｎの出力ノードＮＢｎがセルブロックＣＬＢ１の第２の外部接続端子ＴＮ１と接続される。第ｑ番目のセル変換器ＣＬｑ（ｑは、１≦ｑ≦ｎ−１を満たす任意の整数）の低電位側の出力ノードＮＢｑは、第ｑ＋１番目のセル変換器ＣＬｑ＋１の高電位側の出力ノードＮＡｑ＋１と接続される。第ｑ番目のセル変換器ＣＬｑ（ｑは、２≦ｑ≦ｎを満たす任意の整数）の高電位側の出力ノードＮＡｑは、第ｑ−１番目のセル変換器ＣＬｑ−１の低電位側の出力ノードＮＢｑ−１と接続される。
【００２４】
図示しないが、ゲート駆動装置が第１のスイッチング素子１Ａのゲート端子と第２のスイッチング素子１Ｂのゲート端子に接続されており、スイッチング素子１Ａ，１Ｂをオン・オフするためのゲート駆動信号を出力する。図４、図５、図８で説明するように、各セル変換器ＣＬは基板上に固定され構造体へ収納される。
【００２５】
バイパス回路ＢＣｉ（ｉは１≦ｉ≦ｍ満たす任意の整数）は、対応するセルブロックＣＬＢｉの第１および第２の外部接続端子ＴＰｉ，ＴＮｉに直接的に（すなわち、他の外部接続端子を介さずに）接続される。すなわち、バイパス回路ＢＣｉの高電位側の外部接続端子ＴＢＰｉはセルブロックＣＬＢｉの外部接続端子ＴＰｉと配線を介して接続され、バイパス回路ＢＣｉの低電位側の外部接続端子ＴＢＮｉはセルブロックＣＬＢｉの低電位側外部接続端子ＴＮｉと配線を介して接続される。バイパス回路ＢＣは、直流送電システムにおいて直流短絡事故が発生した場合に、電力変換器と直流回路との間に流れる循環電流（直流短絡電流）から、セルブロックＣＬＢ内のフリーホイールダイオード３Ｂを保護するために設けられている。
【００２６】
［直流短絡時の循環電流の経路］
図３は、図２のアーム回路において、直流回路の短絡事故時に流れる循環電流の経路を示す図である。直流回路の短絡事故の発生は、たとえば、アーム電流の各相合計値が閾値を超えたこと、もしくは、いずれかのアーム電流の絶対値が閾値を超えたことによって検知することができる。直流回路の短絡事故の発生が検知された場合、各セルブロックＣＬＢを構成する各セル変換器の全ての半導体スイッチング素子がオフ状態（開状態）となるように制御される。
【００２７】
図３に示すように、循環電流の経路は、図３の太い線で示す各バイパス回路ＢＣを通って流れる電流経路と、図３の中程度の太さの線で示す各セルブロックＣＬＢのフリーホイールダイオード３Ｂを通って流れる電流経路とがある。第１の実施形態の場合、隣接するセルブロックＢＬＣ間の配線（図３の配線Ｗ１，Ｗ２，Ｗ３，Ｗ４）は、両方の電流経路で共通となっている。
【００２８】
各セル変換器ＣＬのフリーホイールダイオード３Ｂを保護するためには、バイパス回路ＢＣを介する前者の電流経路の電流量を、セルブロックＣＬＢを介する後者の電流経路の電流量よりも増加させる必要がある。このためには、各セルブロックＣＬＢｉ（ｉは１≦ｉ≦ｍを満たす任意の整数）において、第１および第２の外部接続端子ＴＰｉ，ＴＮｉ間の距離を出来るだけ短くするともに、これらの外部接続端子ＴＰｉ，ＴＮｉと対応のバイパス回路ＢＣｉとの間の接続線をできるだけ短くする必要がある。これによって、直流送電システムにおいて直流短絡事故が発生した場合に、各セルブロックＣＬＢ内のセル変換器ＣＬ１〜ＣＬｎを介した循環電流通流経路のインピーダンスよりも各バイパス回路ＢＣを介して循環電流通流経路のインピーダンスの方が小さくすることができる。この結果、セルブロックＣＬＢよりもバイパス回路ＢＣへ直流短絡循環電流をより多く流すことができる。
【００２９】
上記の配置とするためには、セルブロックＣＬＢｉにおいて、第１の外部接続端子ＴＰｉに接続された最も高電位側のセル変換器ＣＬ１と第２の外部接続端子ＴＮｉに接続された最も低電位側のセル変換器ＣＬｎとが、他のセル変換器ＣＬよりも対応するバイパス回路ＢＣｉに近い位置に設けられるのが望ましい。言い替えると、セルブロックＣＬＢｉにおいてセル変換器ＣＬ１とセル変換器ＣＬｎとは隣接するように配置されるのが望ましい。
【００３０】
［アーム回路の具体的構造の一例］
図４は、図２のアーム回路の具体的構造の一例を示す平面図である。図５は、図４のアーム回路の側面図である。図４および図５の平面図および側面図は、上述した配置条件を満たすアーム回路の具体的構造の例を示すものである。
【００３１】
図４および図５を参照して、各セルブロックＣＬＢは、セル変換器ＣＬを固定するための長方形状の絶縁基板２０と、絶縁基板２０の外周において絶縁基板２０を内部に取り囲むように設けられた絶縁シールド２１と、絶縁基板２０の４隅に取り付けられた４個の碍子２２とを含む。碍子２２には、基板垂直方向に貫通する貫通孔が設けられている。この貫通孔を貫通する絶縁体の支柱２４によって、各セルブロックＣＬＢは設置面２９上に支持されている。図５の例では、セルブロックＣＬＢ１〜ＣＬＢ３のそれぞれの基板２０は、共通の基準面である設置面２９に沿って水平方向に配置されている。
【００３２】
同様に、各バイパス回路ＢＣには碍子２３が取り付けられ、各バイパス回路ＢＣは碍子２３を貫通する絶縁体の支柱２５によって設置面２９上に支持されている。バイパス回路ＢＣ１〜ＢＣ３は、セルブロックＣＬＢ１〜ＣＬＢ３と略同じ高さで設置面２９に沿って水平方向に配置されている。上記のように、セルブロックＣＬＢおよびバイパス回路ＢＣを平面的に水平方向に配置することによって、セルブロックＣＬＢおよびバイパス回路ＢＣの個数に応じてシステム全体を水平方向に拡張することができる。
【００３３】
次に、各セルブロックＣＬＢにおいて、各セル変換器ＣＬの配置について説明する。図４では、セルブロックＣＬＢごとに６個のセル変換器ＣＬ１〜ＣＬ６が設けられている例（ｎ＝６の場合）が示されている。以下、第１のセルブロックＣＬＢ１を代表として説明するが、他のセルブロックＣＬＢについても同様である。
【００３４】
図４に示すように、第１および第２の外部接続端子ＴＰ１，ＴＮ１は長方形状の基板２０の同一の１つの短辺付近に設けられている。外部接続端子ＴＰ１，ＴＮ１に近接してセル変換器ＣＬ１，ＣＬ６が設けられる。したがって、セル変換器ＣＬ１，ＣＬ６は互いに隣接して基板上に固定されている。
【００３５】
セル変換器ＣＬ２はセル変換器ＣＬ１よりも外部接続端子ＴＰ１から離れて配置され、セル変換器ＣＬ３はセル変換器ＣＬ２よりも外部接続端子ＴＰ１から離れて配置される。同様に、セル変換器ＣＬ５はセル変換器ＣＬ６よりも外部接続端子ＴＮ１から離れて配置され、セル変換器ＣＬ４はセル変換器ＣＬ５よりも外部接続端子ＴＮ１から離れて配置される。言い替えると、外部接続端子ＴＰ１，セル変換器ＣＬ１，ＣＬ２，ＣＬ３は、この並び順で直線状にＸ軸方向に配置され、これらと略平行に外部接続端子ＴＮ１，セル変換器ＣＬ６，ＣＬ５，ＣＬ４がこの並び順で配置されている。
【００３６】
バイパス回路ＢＣ１は、対応するセルブロックＣＬＢ１の外部接続端子ＴＰ１，ＴＰ２と対向する位置に配置される。これによって、セルブロックＣＬＢ１の外部接続端子ＴＰ１とバイパス回路ＢＣ１の外部接続端子ＴＢＰ１とをできるだけ短い配線で接続することができ、セルブロックＣＬＢ１の外部接続端子ＴＮ１とバイパス回路ＢＣ１の外部接続端子ＴＢＮ１とをできるだけ短い配線で接続することができる。
【００３７】
［バイパス回路の構成例］
図６は、バイパス回路の構成例を示す回路図である。
【００３８】
図６（Ａ）の例において、バイパス回路ＢＣは、直列接続された複数のダイオード素子３０を含む。各ダイオード素子３０のカソードが高電位側の外部接続端子ＴＢＰに近い側に設けられ、各ダイオード素子３０のアノードが低電位側の外部接続端子ＴＢＮに近い側に設けられる。ダイオードはアノード側からカソード側へ順方向電流が流れるため、低電位側の外部接続端子ＴＢＮから高電位側の外部接続端子ＴＢＰの方向が通流方向となる。この通流方向は、直流短絡事故が発生した場合のセルブロック内の直流短絡循環電流の通流方向と同じであるので、バイパス回路ＢＣのダイオード素子３０に直流短絡電流を逃がすことが可能である。
【００３９】
図６（Ｂ）の例において、バイパス回路ＢＣは、直列接続された複数のサイリスタ素子３１を含む。各サイリスタ素子３１のカソードが高電位側の外部接続端子ＴＢＰに近い側に設けられ、各サイリスタ素子３１のアノードが低電位側の外部接続端子ＴＢＮに近い側に設けられる。ダイオードはアノード側からカソード側へ順方向電流が流れるため、低電位側の外部接続端子ＴＢＮから高電位側の外部接続端子ＴＢＰの方向が通流方向となる。この通流方向は、直流短絡事故が発生した場合のセルブロック内の直流短絡循環電流の通流方向と同じであるので、バイパス回路ＢＣのサイリスタ素子３１に直流短絡電流を逃がすことが可能である。
【００４０】
図６（Ｃ）の例において、バイパス回路ＢＣは、直列接続された複数の機械式スイッチ素子３２を含む。機械式スイッチ素子３２は双方向に電流を流すことができるため、直流短絡事故が発生した場合のセルブロック内の直流短絡循環電流を機械式スイッチ素子３２に逃すことが可能である。
【００４１】
図６（Ｄ）の例において、バイパス回路ＢＣは、直列接続された複数のＩＧＢＴ素子３３を含む。各ＩＧＢＴ素子３３のエミッタが高電位側の外部接続端子ＴＢＰに近い側に設けられ、各ＩＧＢＴ素子３３のコレクタが低電位側の外部接続端子ＴＢＮに近い側に設けられる。ＩＧＢＴはコレクタ側からエミッタ側へ順方向電流が流れるため、低電位側の外部接続端子ＴＢＮから高電位側の外部接続端子ＴＢＰの方向が通流方向となる。この通流方向は、直流短絡事故が発生した場合のセルブロック内の直流短絡循環電流の通流方向と同じであるので、バイパス回路ＢＣのＩＧＢＴ素子３３に直流短絡電流を逃がすことが可能である。
【００４２】
図７は、バイパス回路の具体的構造の一例を示す側面断面図である。図７の断面図は、図４のＶＩＩ−ＶＩＩ線に沿う断面形状を示すものである。図７に示すように、バイパス回路ＢＣは、図６（Ａ）〜（Ｄ）に示したいずれかの素子を複数個直列に積層したスタック構造を有する。図６の（Ａ）、（Ｂ）および（Ｄ）の場合は、半導体素子は縦型構造で構成されていることが望ましい。
【００４３】
具体的に図７を参照して、バイパス回路ＢＣは、導電板４１を介して相互に積層された複数の素子４０Ａ〜４０Ｘを含む。素子４０Ａ〜４０Ｘと導電板４１とが一体化されることによってスタック構造体が構成される。スタック構造体は、絶縁部材４２，４３によって構成された筐体内に支持部材４４によって固定される。スタック構造体の両端の導電板４１に外部接続端子ＴＢＰ，ＴＢＮがそれぞれ接続される。
【００４４】
上記の構成によれば、複数の素子が密接して重ね合わせられるため、バイパス回路ＢＣの配線インピーダンスを小さくすることができる。バイパス回路ＢＣをセル変換器ＣＬから独立して設置することができるために、設置の自由度が増すことができる。さらに、セル変換器ＣＬの数の変更に合わせて積層される素子数を変更することができる。
【００４５】
［アーム回路の具体的構造の変形例］
図８は、アーム回路の具体的構造の他の一例を示す平面図である。図８では、セルブロックＣＬＢ１〜ＣＬＢ３およびバイパス回路ＢＣの各々が、電力変換装置の設置面２９から垂直方向に積層されるように配置される。
【００４６】
具体的には図８に示すように、セルブロックＣＬＢ１〜ＣＬＢ３は、各々の絶縁基板２０の４隅に取り付けられた碍子２２を貫通する共通の支柱２４によって設置面２９上に支持される。図４および図５の場合と同様に、各セルブロックＣＬＢでは、絶縁基板２０の外周において絶縁基板２０を内側に取り囲むように絶縁シールド２１が設けられている。バイパス回路ＢＣ１〜ＢＣ３は、各々に取り付けられた碍子２３を貫通する共通の支柱２５によって設置面２９上に支持される。したがって、設置面２９に垂直な方向から見て、セルブロックＣＬＢ１〜ＣＬＢ３のそれぞれ基板２０は互いに重なっている。
【００４７】
互いに対応するセルブロックＣＬＢとバイパス回路ＢＣとは設置面２９から略同じ高さに設けられるともに、各バイパス回路ＢＣは対応するセルブロックＣＬＢの外部接続端子ＴＰ，ＴＮに対向する位置に設けられている。これによって、各セルブロックＣＬＢの外部接続端子ＴＰ，ＴＮと、対応するバイパス回路ＢＣの外部接続端子ＴＢＰ，ＴＢＮとを、できるだけ短い配線で接続することができる。
【００４８】
上記のように、セルブロックＣＬＢおよびバイパス回路ＢＣを垂直方向に配置することによって、セルブロックＣＬＢおよびバイパス回路ＢＣの個数に応じてシステム全体を垂直方向に拡張することができる。なお、図８の配置を図５および図６の配置と組み合わせることによって、セルブロックＣＬＢおよびバイパス回路ＢＣを水平方向および垂直方向の両方に拡張できるようにしてもよい。
【００４９】
［効果］
上記のように第１の実施形態の電力変換装置によれば、複数のセル変換器ＣＬを含むセルブロックＣＬＢとバイパス回路ＢＣとを並列接続した構成において、各バイパス回路ＢＣは対応するセルブロックＣＬＢの第１および第２の外部接続端子ＴＰ，ＴＮ間に接続される。この場合、各セルブロックＣＬＢにおいて、第１の外部接続端子ＴＰに接続された最も高電位側のセル変換器ＣＬと第２の外部接続端子ＴＮに接続された最も低電位側のセル変換器ＣＬとは、残余のセル変換器ＣＬよりも対応するバイパス回路ＢＣに近接して配置される。これによって、直流回路の短絡事故時に、バイパス回路ＢＣを経由した循環電流経路のインピーダンスを、セルブロックＣＬＢを経由した循環電流経路のインピーダンスよりも小さくすることができるともに、複数のセル変換器ＣＬをコンパクトに配置することができる。
【００５０】
＜第２の実施形態＞
［アーム回路の構成］
図９は、第２の実施形態において図１の各アーム回路の構成を示す回路図である。図９のアーム回路の構成は、各バイパス回路ＢＣの接続が図２の第１の実施形態の場合と異なる。
【００５１】
具体的に図９の場合には、バイパス回路ＢＣｊ（ｊは１≦ｊ≦ｍ−１満たす任意の整数）は、対応するセルブロックＣＬＢｊの第１の外部接続端子ＴＰｊと、セルブロックＣＬＢｊ＋１の第１の外部接続端子ＴＰｊ＋１とに直接的に（すなわち、他の外部接続端子を介さずに）接続される。すなわち、バイパス回路ＢＣｊの高電位側の外部接続端子ＴＢＰｊはセルブロックＣＬＢｊの高電位側の外部接続端子ＴＰｊと配線を介して接続され、バイパス回路ＢＣｊの低電位側の外部接続端子ＴＢＮｊはセルブロックＣＬＢｊ＋１の高電位側の外部接続端子ＴＰｊ＋１と配線を介して接続される。
【００５２】
なお、最も低電位側のバイパス回路ＢＣｍの低電位側の外部接続端子ＴＢＮｍと、最も低電位側のセルブロックＣＬＢｍの低電位側の外部接続端子ＴＮｍとは、相互に（または共通のノードに）接続される。図９のその他の点は図２の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００５３】
［直流短絡時の循環電流の経路］
図１０は、図９のアーム回路において、直流回路の短絡事故時の循環電流の経路を示す図である。
【００５４】
図１０に示すように、循環電流の経路は、図１０の太い線で示す各バイパス回路ＢＣを通って流れる電流経路と、図１０の中程度の太さの線で示す各セルブロックＣＬＢのフリーホイールダイオード３Ｂを通って流れる電流経路とがある。第２の実施形態の場合、隣接するセルブロックＢＬＣ間の配線（図１０の配線Ｗ１，Ｗ２，Ｗ３，Ｗ４）には、バイパス回路ＢＣを介する前者の短絡電流は流れない。
【００５５】
各セル変換器ＣＬのフリーホイールダイオード３Ｂを保護するためには、バイパス回路ＢＣを介する前者の電流経路の電流量を、セルブロックＣＬＢを介する後者の電流経路の電流量よりも増加させる必要がある。このためには、セルブロックＣＬＢｊ（ｊは１≦ｊ≦ｍ−１を満たす任意の整数）の第１の外部接続端子ＴＰｊと、セルブロックＣＬＢｊ＋１の第１の外部接続端子ＴＰｊ＋１との間の距離を出来るだけ短くするともに、これら第１の外部接続端子ＴＰｊ，ＴＰｊ＋１とバイパス回路ＢＣｊとの間の接続線をできるだけ短くする必要がある。これによって、直流送電システムにおいて直流短絡事故が発生した場合に、各セルブロックＣＬＢ内のセル変換器ＣＬ１〜ＣＬｎを介した循環電流通流経路のインピーダンスよりも各バイパス回路ＢＣを介して循環電流通流経路のインピーダンスの方が小さくなるため、セルブロックＣＬＢよりもバイパス回路ＢＣへ直流短絡循環電流をより多く流すことができる。
【００５６】
上記の配置とするために、セルブロックＣＬＢｊにおいて、第１の外部接続端子ＴＰｊに接続された最も高電位側のセル変換器ＣＬ１を残余のセル変換器よりも対応するバイパス回路ＢＣｊに近い位置に設けるのが望ましい。さらに、第２の外部接続端子ＴＮｊに接続された最も低電位側のセル変換器ＣＬｎを残余のセル変換器よりも対応するバイパス回路ＢＣｊから遠い位置に設けるのが望ましい。同様にセルブロックＣＬＢｊ＋１において、第１の外部接続端子ＴＰｊ＋１に接続された最も高電位側のセル変換器ＣＬ１を残余のセル変換器よりもバイパス回路ＢＣｊに近い位置に設けるのが望ましい。さらに、第２の外部接続端子ＴＮｊ＋１に接続された最も低電位側のセル変換器ＣＬｎを残余のセル変換器よりもバイパス回路ＢＣｊから遠い位置に設けるのが望ましい。
【００５７】
［アーム回路の具体的構造の一例］
図１１は、図９のアーム回路の具体的構造の一例を示す平面図である。図１１の平面図は、第１の実施形態の図４に対応するものであるので、図４と共通する部分については同一の参照符号を付して説明を繰返さない。
【００５８】
図１１では、セルブロックＣＬＢごとに６個のセル変換器ＣＬ１〜ＣＬ６が設けられている例（ｎ＝６の場合）が示されている。以下、第１および第２のセルブロックＣＬＢ１，ＣＬＢ２とバイパス回路ＢＣ１との配置について説明するが、他のセルブロックＣＬＢおよびバイパス回路ＢＣについても同様である。
【００５９】
図１１に示すように、セルブロックＣＬＢ１において第１の外部接続端子ＴＰ１は、長方形状の基板２０の第１の短辺付近に設けられ、第２の外部接続端子ＴＮ１は第１の短辺と対向する第２の短辺付近に設けられている。セルブロックＣＬＢ２においても同様に、第１の外部接続端子ＴＰ２は、長方形状の基板２０の第１の短辺付近に設けられ、第２の外部接続端子ＴＮ２は第１の短辺と対向する第２の短辺付近に設けられている。第１の外部接続端子ＴＰ１，ＴＰ２は、対応するバイパス回路ＢＣ１に近接する側に設けられ、第２の外部接続端子ＴＮ１，ＴＮ２は、対応するバイパス回路ＢＣ１から離反する側に設けられる。
【００６０】
セルブロックＣＬＢ１（ＣＬＢ２）において、第１の外部接続端子ＴＰ１（ＴＰ２）に近接して最も高電位側のセル変換器ＣＬ１が配置され、セル変換器ＣＬ１，ＣＬ２，…，ＣＬ６の順に第１の外部接続端子ＴＰ１（ＴＰ２）からより離れて配置される。最も低電位側のセル変換器ＣＬ６は、第２の外部接続端子ＴＮ１（ＴＮ２）に近接して配置される。したがって、図１１に示すように、外部接続端子ＴＰ１（ＴＰ２）、セル変換器ＣＬ１，ＣＬ２，…，ＣＬ６、外部接続端子ＴＮ１（ＴＮ２）は、この配列順で直線状に配置されている。この結果、セルブロックＣＬＢ１の低電位側の外部接続端子ＴＮ１とセルブロックＣＬＢ２の高電位側の外部接続端子ＴＰ２と接続する配線Ｗ２が第１の実施形態の場合よりも長くなっている。第２の実施形態では、この配線Ｗ２はバイパス回路ＢＣを介した電流経路としては用いられず、セルブロックＣＬＢを介した電流経路としてのみ用いられるので、セルブロックＣＬＢを介した電流経路のインピーダンスをより大きくすることができる。
【００６１】
バイパス回路ＢＣ１は、セルブロックＣＬＢ１の高電位側の外部接続端子ＴＰ１およびセルブロックＣＬＢ２の高電位側の外部接続端子ＴＰ２に面する位置に配置される。これによって、セルブロックＣＬＢ１の外部接続端子ＴＰ１とバイパス回路ＢＣ１の外部接続端子ＴＢＰ１とをできるだけ短い配線で接続することができ、セルブロックＣＬＢ２の外部接続端子ＴＰ２とバイパス回路ＢＣ１の外部接続端子ＴＢＮ１とをできるだけ短い配線で接続することができる。
【００６２】
［効果］
上記の第２の実施形態によっても、第１の実施形態の場合と同様に、直流回路の短絡事故時に、バイパス回路ＢＣを経由した循環電流経路のインピーダンスを、セルブロックＣＬＢを経由した循環電流経路のインピーダンスよりも小さくすることができるともに、複数のセル変換器ＣＬをコンパクトに配置することができる。
【００６３】
＜第３の実施形態＞
［アーム回路の構成］
図１２は、第３の実施形態において図１の各アーム回路の構成を示す回路図である。図１２のアーム回路の構成は、各バイパス回路ＢＣの接続が図２の第１の実施形態の場合と異なる。
【００６４】
具体的に図１２の場合には、バイパス回路ＢＣｋ（ｋは２≦ｋ≦ｍを満たす任意の整数）は、セルブロックＣＬＢｋ−１の第２の外部接続端子ＴＮｋ−１と、対応するセルブロックＣＬＢｋの第２の外部接続端子ＴＮｋとに直接的に（すなわち、他の外部接続端子を介さずに）接続される。すなわち、バイパス回路ＢＣｋの高電位側の外部接続端子ＴＢＰｋはセルブロックＣＬＢｋ−１の低電位側の外部接続端子ＴＮｋ−１と配線を介して接続され、バイパス回路ＢＣｋの低電位側の外部接続端子ＴＢＮｋはセルブロックＣＬＢｋの低電位側の外部接続端子ＴＮｋと配線を介して接続される。
【００６５】
なお、最も高電位側のバイパス回路ＢＣ１の高電位側の外部接続端子ＴＢＰ１と、最も高電位側のセルブロックＣＬＢ１の高電位側の外部接続端子ＴＰ１とは、相互に（または共通のノードに）接続される。図１２のその他の点は図２の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００６６】
［直流短絡時の循環電流の経路］
図１３は、図１２のアーム回路において、直流回路の短絡事故時の循環電流の経路を示す図である。
【００６７】
図１３に示すように、循環電流の経路は、図１３の太い線で示す各バイパス回路ＢＣを通って流れる電流経路と、図１３の中程度の太さの線で示す各セルブロックＣＬＢのフリーホイールダイオード３Ｂを通って流れる電流経路とがある。第３の実施形態の場合、隣接するセルブロックＢＬＣ間の配線（図１３の配線Ｗ１，Ｗ２，Ｗ３，Ｗ４）には、バイパス回路ＢＣを介する前者の短絡電流は流れない。
【００６８】
各セル変換器ＣＬのフリーホイールダイオード３Ｂを保護するためには、バイパス回路ＢＣを介する前者の電流経路の電流量を、セルブロックＣＬＢを介する後者の電流経路の電流量よりも増加させる必要がある。このためには、セルブロックＣＬＢｋ−１（ｋは２≦ｋ≦ｍを満たす任意の整数）の第２の外部接続端子ＴＮｋ−１と、セルブロックＣＬＢｋの第２の外部接続端子ＴＮｋとの間の距離を出来るだけ短くするともに、これら第２の外部接続端子ＴＮｋ−１，ＴＮｋとバイパス回路ＢＣｋとの間の接続線をできるだけ短くする必要がある。これによって、直流送電システムにおいて直流短絡事故が発生した場合に、各セルブロックＣＬＢ内のセル変換器ＣＬ１〜ＣＬｎを介した循環電流通流経路のインピーダンスよりも各バイパス回路ＢＣを介して循環電流通流経路のインピーダンスの方が小さくなるため、セルブロックＣＬＢよりもバイパス回路ＢＣへ直流短絡循環電流をより多く流すことができる。
【００６９】
上記の配置とするために、セルブロックＣＬＢｋ−１において、第２の外部接続端子ＴＮｋ−１に接続された最も低電位側のセル変換器ＣＬｎを残余のセル変換器よりも対応するバイパス回路ＢＣｋに近い位置に設けるのが望ましい。さらに、第１の外部接続端子ＴＰｋ−１に接続された最も高低電位側のセル変換器ＣＬ１を残余のセル変換器よりもバイパス回路ＢＣｋから遠い位置に設けるのが望ましい。同様にセルブロックＣＬＢｋにおいて、第２の外部接続端子ＴＮｋに接続された最も低電位側のセル変換器ＣＬｎを残余のセル変換器よりもバイパス回路ＢＣｋに近い位置に設けるのが望ましい。さらに、第１の外部接続端子ＴＰｋに接続された最も高電位側のセル変換器ＣＬ１を残余のセル変換器よりもバイパス回路ＢＣｋから遠い位置に設けるのが望ましい。
【００７０】
［アーム回路の具体的構造の一例］
図１４は、図１２のアーム回路の具体的構造の一例を示す平面図である。図１４の平面図は、第１の実施形態の図４に対応するものであるので、図４と共通する部分については同一の参照符号を付して説明を繰返さない。
【００７１】
図１４では、セルブロックＣＬＢごとに６個のセル変換器ＣＬ１〜ＣＬ６が設けられている場合（ｎ＝６の場合）が例示的に示されている。以下、第１および第２のセルブロックＣＬＢ１，ＣＬＢ２とバイパス回路ＢＣ２との配置について説明するが、他のセルブロックＣＬＢおよびバイパス回路ＢＣについても同様である。
【００７２】
図１４に示すように、セルブロックＣＬＢ１において第２の外部接続端子ＴＮ１は、長方形状の基板２０の第１の短辺付近に設けられ、第１の外部接続端子ＴＰ１は第１の短辺と対向する第２の短辺付近に設けられている。セルブロックＣＬＢ２においても同様に、第２の外部接続端子ＴＮ２は、長方形状の基板２０の第１の短辺付近に設けられ、第１の外部接続端子ＴＰ２は第１の短辺と対向する第２の短辺付近に設けられている。第１の外部接続端子ＴＰ１，ＴＰ２は、対応するバイパス回路ＢＣ２から離反する側に設けられ、第２の外部接続端子ＴＮ１，ＴＮ２は、対応するバイパス回路ＢＣ２に近接する側に設けられる。
【００７３】
セルブロックＣＬＢ１（ＣＬＢ２）において、第１の外部接続端子ＴＰ１（ＴＰ２）に近接して最も高電位側のセル変換器ＣＬ１が配置され、セル変換器ＣＬ１，ＣＬ２，…，ＣＬ６の順に第１の外部接続端子ＴＰ１（ＴＰ２）からより離れて配置される。最も低電位側のセル変換器ＣＬ６は、第２の外部接続端子ＴＮ１（ＴＮ２）に近接して配置される。したがって、図１４に示すように、外部接続端子ＴＰ１（ＴＰ２）、セル変換器ＣＬ１，ＣＬ２，…，ＣＬ６、外部接続端子ＴＮ１（ＴＮ２）は、この配列順で直線状に配置されている。この結果、セルブロックＣＬＢ１の低電位側の外部接続端子ＴＮ１とセルブロックＣＬＢ２の高電位側の外部接続端子ＴＰ２と接続する配線Ｗ２が第１の実施形態の場合よりも長くなっている。第３の実施形態では、この配線Ｗ２はバイパス回路ＢＣを介した短絡電流の電流経路としては用いられず、セルブロックＣＬＢを介した短絡電流の電流経路としてのみ用いられるので、セルブロックＣＬＢを介した短絡電流の電流経路のインピーダンスをより増やすことができる。
【００７４】
バイパス回路ＢＣ２は、セルブロックＣＬＢ１の低電位側の外部接続端子ＴＮ１およびセルブロックＣＬＢ２の低電位側の外部接続端子ＴＮ２に面する位置に配置される。これによって、セルブロックＣＬＢ１の外部接続端子ＴＮ１とバイパス回路ＢＣ２の外部接続端子ＴＢＰ２とをできるだけ短い配線で接続することができ、セルブロックＣＬＢ２の外部接続端子ＴＮ２とバイパス回路ＢＣ２の外部接続端子ＴＢＮ２とをできるだけ短い配線で接続することができる。
【００７５】
［効果］
上記の第３の実施形態によれば、直流回路の短絡事故時に、バイパス回路ＢＣを経由した循環電流経路のインピーダンスを、セルブロックＣＬＢを経由した循環電流経路のインピーダンスよりも小さくすることができるともに、複数のセル変換器ＣＬをコンパクトに配置することができる。
【００７６】
＜第４の実施形態＞
第４の実施形態では、バイパス回路ＢＣが１個のセルブロックＣＬＢと並列でなく、カスケード接続された複数個のセルブロックＣＬＢと並列に設けられた例について説明する。以下では、バイパス回路ＢＣに対応する複数のセルブロックＣＬＢをセルブロック集合体ＣＢＡと称する。
【００７７】
［アーム回路の構成］
図１５は、第４の実施形態において図１の各アーム回路の構成を示す回路図である。図２を参照して、各アーム回路は、高電位側の第１のセルブロック集合体ＣＢＡ１から低電位側の第ｍのセルブロック集合体ＣＢＡｍまでのカスケード接続されたｍ個（ｍは２以上の整数）のセルブロック集合体ＣＢＡを含む。図１５の場合、セルブロック集合体ＣＢＡ１とセルブロック集合体ＣＢＡ２とが代表的に示されている。各アーム回路は、さらに、ｍ個のセルブロック集合体ＣＢＡにそれぞれ対応するｍ個のバイパス回路ＢＣを含む。ｍ個のバイパス回路ＢＣは、高電位側の第１のバイパス回路ＢＣ１から低電位側の第ｍのバイパス回路ＢＣｍから構成され、各バイパス回路ＢＣは対応するセルブロック集合体ＣＢＡと電気的に並列に接続されている。
【００７８】
各セルブロック集合体ＣＢＡは、カスケード接続された複数のセルブロックＣＬＢを含む。図１５の場合、各セルブロック集合体ＣＢＡごとに２個のセルブロックＣＬＢが示されているが、セルブロック集合体ＣＢＡを構成するセルブロックＣＬＢの個数は特に限定されず、セルブロック集合体ごとにセルブロック数が異なっていても構わない。各セルブロックＣＬＢの構成は図２で説明したとおりであるので説明を繰返さない。
【００７９】
バイパス回路ＢＣｉ（ｉは１≦ｉ≦ｍを満たす任意の整数）は、対応するセルブロック集合体ＣＢＡｉと電気的に並列に設けられる。詳細には、バイパス回路ＢＣｉの高電位側の外部接続端子ＴＢＰｉは、対応する第ｉ番目のセルブロック集合体ＣＢＡｉを構成する複数のセルブロックのうち最も高電位側のセルブロックＣＬＢ１の第１の外部接続端子ＴＰ１と配線を介して接続される。バイパス回路ＢＣｉの低電位側の外部接続端子ＴＢＮｉは、対応する第ｉ番目のセルブロック集合体ＣＢＡｉを構成する複数のセルブロックのうち最も低電位側のセルブロックＣＬＢｐ（図１５の場合、ｐ＝２）の第２の外部接続端子ＴＮｐと接続される。
【００８０】
直流回路の短絡事故時に流れる循環電流によって各セル変換器ＣＬのフリーホイールダイオード３Ｂの破損を防止するためには、バイパス回路ＢＣを介した循環電流の経路のインピーダンスを、セルブロック集合体ＣＢＡを介した循環電流の経路のインピーダンスよりも小さくする必要がる。このためには、各セルブロック集合体ＣＢＡにおいて、最も高電位側のセルブロックＣＬＢ１の第１の外部接続端子ＴＰ１と、最も低電位側のセルブロックＣＬＢｐ（図１５の場合、ｐ＝２）の第２の外部接続端子ＴＮｐとの間の距離をできるだけ短くするとともに、これらの外部接続端子と対応のバイパス回路ＢＣとの間の接続線をできるだけ短くする必要がある。
【００８１】
上記の配置とするためには、各セルブロック集合体ＣＢＡｉ（ｉは１≦ｉ≦ｍを満たす任意の整数）の最も高電位側のセルブロックＣＬＢ１において、第１の外部接続端子ＴＰ１に接続されたセル変換器ＣＬ１が残余のセル変換器よりも対応するバイパス回路ＢＣｉに近い位置に設けるのが望ましい。さらに第２の外部接続端子ＴＮ１に接続されたセル変換器ＣＬｎを残余のセル変換器よりも対応するバイパス回路ＢＣｉから遠い位置に設けるのが望ましい。
【００８２】
同様に、各セルブロック集合体ＣＢＡｉの最も低電位側のセルブロックＣＬＢｐにおいて、第２の外部接続端子ＴＮｐに接続された最も低電位側のセル変換器ＣＬｎを残余のセル変換器よりも対応するバイパス回路ＢＣｉに近い位置に設けられるのが望ましい。さらに、第１の外部接続端子ＴＰｐに接続された最も高電位側のセル変換器ＣＬ１を残余のセル変換器よりも対応するバイパス回路ＢＣｉから遠い位置に設けるのが望ましい。
【００８３】
［アーム回路の具体的構造の一例］
図１６は、図１５のアーム回路の具体的構造の一例を示す平面図である。図１６では、セルブロックＣＬＢごとに６個のセル変換器ＣＬ１〜ＣＬ６が設けられている場合（ｎ＝６の場合）が例示的に示されている。以下、第１のセルブロック集合体ＣＢＡ１を構成する第１および第２のセルブロックＣＬＢ１，ＣＬＢ２とバイパス回路ＢＣ１との配置について説明するが、他のセルブロックＣＬＢおよびバイパス回路ＢＣについても同様である。
【００８４】
図１６に示すように、セルブロックＣＬＢ１において第１の外部接続端子ＴＰ１は、長方形状の基板２０の第１の短辺付近に設けられ、第２の外部接続端子ＴＮ１は第１の短辺と対向する第２の短辺付近に設けられている。セルブロックＣＬＢ２においては逆に、第２の外部接続端子ＴＮ２は、長方形状の基板２０の第１の短辺付近に設けられ、第１の外部接続端子ＴＰ２は第１の短辺と対向する第２の短辺付近に設けられている。セルブロックＣＬＢ１の第１の外部接続端子ＴＰ１とセルブロックＣＬＢ２の第２の外部接続端子ＴＮ２とは、対応するバイパス回路ＢＣ１に近接する側に設けられ、セルブロックＣＬＢ１の第２の外部接続端子ＴＮ１とセルブロックＣＬＢ２の第１の外部接続端子ＴＰ２とは、対応するバイパス回路ＢＣ１から離反する側に設けられる。
【００８５】
セルブロックＣＬＢ１（ＣＬＢ２）において、第１の外部接続端子ＴＰ１（ＴＰ２）に近接して最も高電位側のセル変換器ＣＬ１が配置され、セル変換器ＣＬ１，ＣＬ２，…，ＣＬ６の順に第１の外部接続端子ＴＰ１（ＴＰ２）からより離れて配置される。最も低電位側のセル変換器ＣＬ６は、第２の外部接続端子ＴＮ１（ＴＮ２）に近接して配置される。したがって、図１６に示すように、外部接続端子ＴＰ１（ＴＰ２）、セル変換器ＣＬ１，ＣＬ２，…，ＣＬ６、外部接続端子ＴＮ１（ＴＮ２）は、この配列順で直線状に配置されている。
【００８６】
バイパス回路ＢＣ１は、セルブロックＣＬＢ１の高電位側の外部接続端子ＴＰ１およびセルブロックＣＬＢ２の低電位側の外部接続端子ＴＮ２に面する位置に配置される。これによって、セルブロックＣＬＢ１の第１の外部接続端子ＴＰ１とバイパス回路ＢＣ１の外部接続端子ＴＢＰ１とをできるだけ短い配線で接続することができ、セルブロックＣＬＢ２の第２の外部接続端子ＴＮ２とバイパス回路ＢＣ１の外部接続端子ＴＢＮ１とをできるだけ短い配線で接続することができる。
【００８７】
［効果］
上記の第４の実施形態によれば、直流回路の短絡事故時に、バイパス回路ＢＣを経由した循環電流経路のインピーダンスを、セルブロックＣＬＢを経由した循環電流経路のインピーダンスよりも小さくすることができるともに、複数のセル変換器ＣＬをコンパクトに配置することができる。
【００８８】
＜変形例＞
上記の第１〜第４の実施形態では、各セル変換器ＣＬがハーフブリッジ型の場合について説明した。各セルブロックＣＬＢを構成する複数のセル変換器ＣＬは、その全てがフルブリッジ型であってもよいし、その一部がフルブリッジ型であり、残りのセル変換器ＣＬがハーフブリッジ型であってもよい。さらには、各セルブロックＣＬＢを構成する複数のセル変換器ＣＬの一部または全部が以下に示す混合型のセル変換器であってもよい。以下、フルブリッジ型および混合型のセル変換器の場合について補足する。
【００８９】
［フルブリッジ型および混合型のセル構成］
図１７は、フルブリッジ型および混合型セル変換器の構成を示す回路図である。図１７（Ａ）がフルブリッジ型の構成を示し、図１７（Ｂ）が混合型の構成を示す。
【００９０】
図１７（Ａ）を参照して、フルブリッジ型の変換器セルＣＬは、直列接続されたスイッチング素子１Ｃ，１Ｄと、スイッチング素子１Ｃ，１Ｄに逆並列にそれぞれ接続されたダイオード３Ｃ，３Ｄとをさらに含む点で、図２のハーフブリッジ型の変換器セルＣＬと異なる。スイッチング素子１Ｃ，１Ｄの全体は、スイッチング素子１Ａ，１Ｂの直列接続回路と並列に接続されるとともに、直流コンデンサ２と並列に接続される。出力ノードＮＡは、スイッチング素子１Ａ，１Ｂの接続ノードと接続され、出力ノードＮＢは、スイッチング素子１Ｃ，１Ｄの接続ノードと接続される。
【００９１】
フルブリッジ型の変換器セルＣＬは、通常動作時（すなわち、出力ノードＮＡ，ＮＢ間に零電圧または正電圧を出力する場合）には、スイッチング素子１Ｄを常時オンとし、スイッチング素子１Ｃを常時オフとし、スイッチング素子１Ａ，１Ｂを交互にオン状態とするように制御される。
【００９２】
また、フルブリッジ型の変換器セルＣＬは、スイッチング素子１Ａを常時オフし、スイッチング素子１Ｂを常時オンし、スイッチング素子１Ｃ，１Ｄを交互にオン状態にすることによって、零電圧または負電圧を出力することもできる。
【００９３】
図１７（Ｂ）を参照して、混合型の変換器セルＣＬは、図１７（Ａ）に示すフルブリッジ型の変換器セルＣＬからスイッチング素子１Ａ，１Ｂ，１Ｃ，１Ｄのうちいずれか１つを除去した構成を有する。図１７（Ｂ）の場合には、スイッチング素子１Ｃを除去した構成が示されている。図１７（Ｂ）に示す混合型の変換器セルＣＬは、通常動作時（すなわち、出力ノードＮＡ，ＮＢ間に零電圧または正電圧を出力する場合）には、スイッチング素子１Ｄを常時オンとし、スイッチング素子１Ａ，１Ｂを交互にオン状態とするように制御される。
【００９４】
一方、上記の変形例として、図１７（Ａ）においてスイッチング素子１Ａを除去した構成の場合には、スイッチング素子１Ｂを常時オンとし、スイッチング素子１Ｃ，１Ｄを交互にオン状態とするように制御することによって、零電圧または負電圧を出力することができる。図１７（Ａ）においてスイッチング素子１Ｂを除去した構成の場合には、スイッチング素子１Ａを常時オンとし、スイッチング素子１Ｃ、１Ｄを交互にオン状態とするように制御することによって、零電圧または正電圧を出力することができる。図１７（Ａ）においてスイッチング素子１Ｄを除去した構成の場合には、スイッチング素子１Ｃを常時オンとし、スイッチング素子１Ａ，１Ｂを交互にオン状態とするように制御することによって、零電圧または負電圧を出力することができる。
【００９５】
［直流短絡時の循環電流の経路］
図３などで説明したように、直流回路の短絡事故の検出時には、各セル変換器を構成する全ての半導体スイッチング素子がオフ状態となるように制御される。このとき、フルブリッジ型または混合型のセル変換器では、エネルギー蓄積器としてのコンデンサに直流回路の短絡電流が流入するようになる。各セルブロックの約半数以上の変換器セルがフルブリッジ型（または混合型）で構成されている場合には、短絡電流がコンデンサに流入したとしても、これらの変換器セルのコンデンサの電圧が合成されることによって短絡電流の流入を阻止し得るので問題とはならない。しかしながら、各アーム回路に含まれるフルブリッジ型（または混合型）の変換器セルの個数が少ない場合には、直流回路の短絡電流がフルブリッジ型（または混合型）の変換器セルのコンデンサに流入し続け、この結果、コンデンサ電圧が耐圧を超えるとコンデンサが破損するという問題が生じ得る。
【００９６】
しかしながら、上述した各実施形態の場合には、バイパス回路を経由した電流経路の経路長を、セルブロックを経由した電流経路の経路長よりもかなり短くすることができる。したがって、直流回路の短絡事故時に、バイパス回路ＢＣを経由した循環電流経路のインピーダンスを、セルブロックＣＬＢを経由した循環電流経路のインピーダンスよりもかなり小さくすることができる。この結果、セルブロックを構成するフルブリッジ型（または混合型）の変換器セルのコンデンサに流入する電流量を、コンデンサ電圧が耐圧を超えない程度まで小さくすることができるので、コンデンサが破損するという問題を回避することができる。
【００９７】
今回開示された実施形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９８】
１Ａ，１Ｂ  スイッチング素子、２  コンデンサ、３Ａ，３Ｂ  フリーホイールダイオード、１１  レグ回路、１２  正側アーム、１３  負側アーム、１４  リアクトル、１５  交流回路、１６  直流回路、１７  連系変圧器、２０  絶縁基板、２１  絶縁シールド、２２，２３  碍子、２４，２５  支柱、２９  設置面、３０  ダイオード素子、３１  サイリスタ素子、３２  機械式スイッチ素子、３３  ＩＧＢＴ素子、４０Ａ，４０Ｘ  素子、４１  導電板、４２，４３  絶縁部材、４４  支持部材、ＢＣ  バイパス回路、ＣＢＡ  セルブロック集合体、ＣＬＢ  セルブロック、ＣＬ  セル変換器、ＮＡ，ＮＢ  出力ノード、ＮＮ  負側直流端子、ＮＰ  正側直流端子、ＮＵ，ＮＶ，ＮＷ  交流端子、ＴＢＮ，ＴＢＰ  外部接続端子（バイパス回路）、ＴＮ，ＴＰ  外部接続端子（セルブロック）。
【図１】
2017168518.tif 000003
【図２】
2017168518.tif 000004
【図３】
2017168518.tif 000005
【図４】
2017168518.tif 000006
【図５】
2017168518.tif 000007
【図６】
2017168518.tif 000008
【図７】
2017168518.tif 000009
【図８】
2017168518.tif 000010
【図９】
2017168518.tif 000011
【図１０】
2017168518.tif 000012
【図１１】
2017168518.tif 000013
【図１２】
2017168518.tif 000014
【図１３】
2017168518.tif 000015
【図１４】
2017168518.tif 000016
【図１５】
2017168518.tif 000017
【図１６】
2017168518.tif 000018
【図１７】
2017168518.tif 000019
【国際調査報告】
2017168518.tif 000020
2017168518.tif 000021
2017168518.tif 000022
2017168518.tif 000023