(57)【要約】  可変利得増幅器（１）は、信号入力部（２Ｐ，２Ｎ）と信号出力部（３Ｐ，３Ｎ）との間に並列接続された複数個の増幅用トランジスタ部（１１１〜１１Ｎ，２１１〜２１Ｎ）を含む信号伝達回路（１０，２０）と、電源電圧（ＶＤＤ）の供給ラインと信号伝達回路（１０，２０）の出力側端部との間に接続された負荷回路（４０）と、電源電圧（ＶＤＤ）の供給ラインと信号伝達回路（１０，２０）の入力側端部との間に接続された短絡用トランジスタ部（３１）を含む信号短絡回路（３０）と、定電流源回路（４２）と、トランジスタ制御回路（４６）とを備える。トランジスタ制御回路（４６）は、増幅用トランジスタ部（１１１〜１１Ｎ，２１１〜２１Ｎ）及び短絡用トランジスタ部（３１）の中からオン状態にすべき一定個数のトランジスタ部を選択し、当該選択されたトランジスタ部をオン状態にする制御電圧を供給する。
2017163334.tif 000002
【特許請求の範囲】
【請求項１】
信号入力部と、
信号出力部と、
前記信号入力部に接続された入力側端部と前記信号出力部に接続された出力側端部とを有し、前記入力側端部と前記出力側端部との間に並列に接続された複数個の増幅用トランジスタ部を含む信号伝達回路と、
電源供給ラインと前記信号伝達回路の当該出力側端部との間に接続された負荷回路と、
前記電源供給ラインと前記信号伝達回路の当該入力側端部との間に接続された少なくとも１個の短絡用トランジスタ部を含む信号短絡回路と、
前記信号伝達回路の当該入力側端部に接続された定電流源回路と、
前記複数個の増幅用トランジスタ部及び前記少なくとも１個の短絡用トランジスタ部の中からオン状態にすべき一定個数のトランジスタ部を選択し、当該選択されたトランジスタ部をオン状態にする制御電圧を供給するトランジスタ制御回路と
を備えることを特徴とする可変利得増幅器。
【請求項２】
請求項１記載の可変利得増幅器であって、前記複数個の増幅用トランジスタ部及び前記少なくとも１個の短絡用トランジスタ部の各々は、互いに並列接続された一対のトランジスタを有することを特徴とする可変利得増幅器。
【請求項３】
請求項２記載の可変利得増幅器であって、前記一対のトランジスタは、オン状態のときにゲート接地トランジスタとなるように制御されることを特徴とする可変利得増幅器。
【請求項４】
請求項２記載の可変利得増幅器であって、
前記信号入力部は、正相入力信号が入力される第１の信号入力端子と、逆相入力信号が入力される第２の信号入力端子と有し、
前記信号出力部は、正相出力信号を出力する第１の信号出力端子と、逆相出力信号を出力する第２の信号出力端子とを有し、
前記信号伝達回路は、
前記第１の信号入力端子と前記第１の信号出力端子との間に並列に接続された第１のトランジスタ群とともに、前記第２の信号入力端子と前記第２の信号入力端子との間に並列に接続された第２のトランジスタ群を前記複数個の増幅用トランジスタ部の一部として含む非反転信号伝達回路と、
前記第１の信号入力端子と前記第２の信号出力端子との間に並列に接続された第３のトランジスタ群とともに、前記第２の信号入力端子と前記第１の信号入力端子との間に並列に接続された第４のトランジスタ群を前記複数個の増幅用トランジスタ部の他の一部として含む反転信号伝達回路とを有し、
前記負荷回路は、
前記第１のトランジスタ群の出力端と前記電源供給ラインとの間に接続され、且つ前記第３のトランジスタ群の出力端と前記電源供給ラインとの間に接続された第１の負荷抵抗と、
前記第２のトランジスタ群の出力端と前記電源供給ラインとの間に接続され、且つ前記第４のトランジスタ群の出力端と前記電源供給ラインとの間に接続された第２の負荷抵抗とを有し、
前記定電流源回路は、前記第１のトランジスタ群の入力端と前記第３のトランジスタ群の入力端とに接続された第１の定電流源と、前記第２のトランジスタ群の入力端と前記第４のトランジスタ群の入力端とに接続された第２の定電流源とを含む、
ことを特徴とする可変利得増幅器。
【請求項５】
請求項１記載の可変利得増幅器であって、
前記複数個の増幅用トランジスタ部は、互いに並列に接続された複数個の増幅用トランジスタを有し、
前記各増幅用トランジスタの入力端が前記信号入力部に接続され、且つ前記各増幅用トランジスタの出力端が前記信号出力部に接続されており、
前記少なくとも１個の短絡用トランジスタ部は、互いに並列に接続された複数個の短絡用トランジスタを有し、
前記各短絡用トランジスタの入力端が前記信号入力部に接続され、且つ前記各短絡用トランジスタの出力端が前記電源供給ラインに接続されており、
前記定電流源回路は、前記各増幅用トランジスタの入力端と前記各短絡用トランジスタの入力端とに接続されている、
ことを特徴とする可変利得増幅器。
【請求項６】
請求項５記載の可変利得増幅器であって、前記各増幅用トランジスタは、オン状態のときにゲート接地トランジスタとなるように制御され、前記各短絡用トランジスタは、オン状態のときにゲート接地トランジスタとなるように制御されることを特徴とする可変利得増幅器。
【請求項７】
信号入力部と、
信号出力部と、
前記信号入力部に接続された入力側端部と前記信号出力部に接続された出力側端部とを有し、前記入力側端部と前記出力側端部との間に並列に接続された複数個の増幅用トランジスタ部を含む信号伝達回路と、
電源供給ラインと前記信号伝達回路の当該出力側端部との間に接続された負荷回路と、
前記電源供給ラインと前記信号伝達回路の当該入力側端部との間に接続された少なくとも１個の短絡用トランジスタ部を含む信号短絡回路と、
前記信号伝達回路の当該入力側端部に接続された定電流源回路と、
前記複数個の増幅用トランジスタ部及び前記少なくとも１個の短絡用トランジスタ部の中からオン状態にすべきトランジスタ部を選択し、当該選択されたトランジスタ部をオン状態にする制御電圧を供給するトランジスタ制御回路と、
当該選択されたトランジスタ部の総数と前記定電流源回路に流れる電流量との積が一定となるように前記電流量を可変に制御する電流制御回路と
を備えることを特徴とする可変利得増幅器。
【請求項８】
請求項７記載の可変利得増幅器であって、前記複数個の増幅用トランジスタ部及び前記少なくとも１個の短絡用トランジスタ部の各々は、互いに並列接続された一対のトランジスタを有することを特徴とする可変利得増幅器。
【請求項９】
請求項８記載の可変利得増幅器であって、前記一対のトランジスタは、オン状態のときにゲート接地トランジスタとなるように制御されることを特徴とする可変利得増幅器。
【請求項１０】
請求項８記載の可変利得増幅器であって、
前記信号入力部は、正相入力信号が入力される第１の信号入力端子と、逆相入力信号が入力される第２の信号入力端子と有し、
前記信号出力部は、正相出力信号を出力する第１の信号出力端子と、逆相出力信号を出力する第２の信号出力端子とを有し、
前記信号伝達回路は、
前記第１の信号入力端子と前記第１の信号出力端子との間に並列に接続された第１のトランジスタ群とともに、前記第２の信号入力端子と前記第２の信号入力端子との間に並列に接続された第２のトランジスタ群を前記複数個の増幅用トランジスタ部の一部として含む非反転信号伝達回路と、
前記第１の信号入力端子と前記第２の信号出力端子との間に並列に接続された第３のトランジスタ群とともに、前記第２の信号入力端子と前記第１の信号入力端子との間に並列に接続された第４のトランジスタ群を前記複数個の増幅用トランジスタ部の他の一部として含む反転信号伝達回路とを有し、
前記負荷回路は、
前記第１のトランジスタ群の出力端と前記電源供給ラインとの間に接続され、且つ前記第３のトランジスタ群の出力端と前記電源供給ラインとの間に接続された第１の負荷抵抗と、
前記第２のトランジスタ群の出力端と前記電源供給ラインとの間に接続され、且つ前記第４のトランジスタ群の出力端と前記電源供給ラインとの間に接続された第２の負荷抵抗とを有し、
前記定電流源回路は、前記第１のトランジスタ群の入力端と前記第３のトランジスタ群の入力端とに接続された第１の可変定電流源と、前記第２のトランジスタ群の入力端と前記第４のトランジスタ群の入力端とに接続された第２の可変定電流源とを含み、
前記電流制御回路は、前記トランジスタ制御回路で選択されたトランジスタ部の総数と前記第１の可変定電流源に流れる第１の電流量との積が一定なるように前記第１の電流量を可変に制御し、且つ、当該選択されたトランジスタ部の総数と前記第２の可変定電流源に流れる第２の電流量との積が一定なるように前記第２の電流量を可変に制御する、
ことを特徴とする可変利得増幅器。
【請求項１１】
請求項７記載の可変利得増幅器であって、
前記複数個の増幅用トランジスタ部は、互いに並列に接続された複数個の増幅用トランジスタを有し、
前記各増幅用トランジスタの入力端が前記信号入力部に接続され、且つ前記各増幅用トランジスタの出力端が前記信号出力部に接続されており、
前記少なくとも１個の短絡用トランジスタ部は、互いに並列に接続された複数個の短絡用トランジスタを有し、
前記各短絡用トランジスタの入力端が前記信号入力部に接続され、且つ前記各短絡用トランジスタの出力端が前記電源供給ラインに接続されており、
前記定電流源回路は、前記各増幅用トランジスタの入力端と前記各短絡用トランジスタの入力端とに接続されている、
ことを特徴とする可変利得増幅器。
【請求項１２】
請求項１１記載の可変利得増幅器であって、前記各増幅用トランジスタは、オン状態のときにゲート接地トランジスタとなるように制御され、前記各短絡用トランジスタは、オン状態のときにゲート接地トランジスタとなるように制御されることを特徴とする可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号などの信号の振幅を調整するための可変利得増幅器に関する。
【背景技術】
【０００２】
携帯電話機などの通信装置では、送信信号及び受信信号の振幅を調整するために可変利得増幅器が使用されている。また、信号の位相を調整する移相回路にも可変利得増幅器が使用されている。たとえば、ベクトル合成型の移相回路では、可変利得増幅器を用いて、互いに９０度位相がずれた同相信号及び直交信号のそれぞれの振幅を調整し、その結果得られた２つの信号を加算することで出力信号が生成される。同相信号と直交信号のそれぞれに対する利得を制御することで出力信号の位相制御が可能となる。【０００３】
このような可変利得増幅器は、たとえば、特許文献１（特開２００７−２５９２９７号公報）に開示されている。図７は、特許文献１に開示されている従来の可変利得増幅器１００の概略構成図である。この可変利得増幅器１００は、ディジタル制御によるカレントステアリング構成を有している。図７に示されるように可変利得増幅器１００は、信号入力端子１０１からキャパシタＣ１を介して入力された信号を電圧−電流変換するバイポーラトランジスタＱ１と、このバイポーラトランジスタＱ１にベース電流を供給するベース電流供給回路１２１と、複数個のトランジスタＰ１〜ＰＭを有する信号伝達回路１１１と、複数個のトランジスタＡ１〜ＡＭを有する信号短絡回路１１０と、これらトランジスタＰ１〜ＰＭ，Ａ１〜ＡＭを選択的にオン状態またはオフ状態にするゲート電位制御回路１２２とを備えている。信号伝達回路１１１は、バイポーラトランジスタＱ１のコレクタ端子と信号出力端子１０２との間に接続されており、信号短絡回路１１０は、そのコレクタ端子と電源電圧ＶＤＤの供給ラインとの間に接続されている。また、信号伝達回路１１１と電源電圧ＶＤＤの供給ラインとの間には負荷抵抗１１３が接続されている。更に、バイポーラトランジスタＱ１のエミッタには、接地電位ＶＳＳが印加されている。【０００４】
バイポーラトランジスタＱ１のコレクタ端子より出力された電流信号は、信号伝達回路１１１と信号短絡回路１１０とに入力される。ゲート電位制御回路１２２は、トランジスタＰ１〜ＰＭ，Ａ１〜ＡＭの各々のゲート電位を制御することで、トランジスタＰ１〜ＰＭ，Ａ１〜ＡＭの中でオン状態となるトランジスタの総数（ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌの総和）を制御することができる。今、信号伝達回路１１１におけるオン状態のトランジスタ数をｎｐとし、信号短絡回路１１０におけるオン状態のトランジスタ数をｎａとするとき、電流利得Ｄｉは、次式により決定され得る。
Ｄｉ＝ｎｐ／（ｎｐ＋ｎａ）＝１／（１＋ｎａ／ｎｐ）【０００５】
ゲート電位制御回路１２２は、この式の中辺の分母ｎｐ＋ｎａの値が一定となるように制御することで、バイポーラトランジスタＱ１のコレクタ端子から信号伝達回路１１１及び信号短絡回路１１０をみたときのインピーダンスを一定としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２５９２９７号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のような従来の可変利得増幅器では、電流利得Ｄｉがｎｐとｎａの比で決まるので、利得分解能を向上させるためには、多数のトランジスタが必要である。しかしながら、トランジスタ数が多くなると、寄生容量が増大することにより可変利得増幅器の高周波での特性が劣化するという課題がある。【０００８】
上記に鑑みて本発明の目的は、比較的少ないトランジスタ数で高周波特性の劣化を抑制することができる可変利得増幅器を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一態様による可変利得増幅器は、信号入力部と、信号出力部と、前記信号入力部に接続された入力側端部と前記信号出力部に接続された出力側端部とを有し、前記入力側端部と前記出力側端部との間に並列に接続された複数個の増幅用トランジスタ部を含む信号伝達回路と、電源供給ラインと前記信号伝達回路の当該出力側端部との間に接続された負荷回路と、前記電源供給ラインと前記信号伝達回路の当該入力側端部との間に接続された少なくとも１個の短絡用トランジスタ部を含む信号短絡回路と、前記信号伝達回路の当該入力側端部に接続された定電流源回路と、前記複数個の増幅用トランジスタ部及び前記少なくとも１個の短絡用トランジスタ部の中からオン状態にすべき一定個数のトランジスタ部を選択し、当該選択されたトランジスタ部をオン状態にする制御電圧を供給するトランジスタ制御回路とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、比較的少ないトランジスタ数で高い利得分解能を得ることができ、高周波特性の優れた可変利得増幅器を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る実施の形態１である可変利得増幅器の概略構成図である。
【図２】比較例である可変利得増幅器の概略構成図である。
【図３】図３Ａ，図３Ｂ及び図３Ｃは、利得の設定値と実際の利得との間の関係を示すグラフである。
【図４】利得の設定値と実際の利得との間の関係を示す数値を含むテーブルを表す図である。
【図５】総作動対数と利得精度との間の関係を示すグラフである。
【図６】本発明に係る実施の形態２である可変利得増幅器の概略構成図である。
【図７】従来の可変利得増幅器の構成図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。
実施の形態１．
図１は、本発明に係る実施の形態１である可変利得増幅器１の概略構成図である。図１に示されるように、この可変利得増幅器１は、ディジタル制御によるカレントステアリング（ｃｕｒｒｅｎｔ−ｓｔｅｅｒｉｎｇ）構成を有し、正相入力信号及び逆相入力信号の対からなる差動入力信号が入力される一対の信号入力端子２Ｐ，２Ｎと、正相出力信号及び逆相出力信号の対からなる差動出力信号を出力する一対の信号出力端子３Ｐ，３Ｎとを備えている。信号入力端子（第１の信号入力端子）２Ｐには正相入力信号が入力され、信号入力端子（第２の信号入力端子）２Ｎには、正相入力信号の位相が反転した逆位相を持つ逆相入力信号が入力される。また、信号出力端子（第１の信号出力端子）３Ｐは正相出力信号を出力し、信号入力端子（第２の信号出力端子）２Ｎは逆相出力信号を出力する。なお、一対の信号入力端子２Ｐ，２Ｎによって本実施の形態の信号入力部が構成され、一対の信号出力端子３Ｐ，３Ｎによって本実施の形態の信号出力部が構成されている。
【００１３】
図１に示されるように可変利得増幅器１は、Ｎ個（Ｎは３以上の整数）の増幅用トランジスタ部１１１〜１１Ｎを含む非反転信号伝達回路１０と、Ｎ個の増幅用トランジスタ部２１１〜２１Ｎを含む反転信号伝達回路２０と、信号線短絡用のトランジスタ部３１を含む信号短絡回路３０とを備えている。これら非反転信号伝達回路１０及び反転信号伝達回路２０の組によって本実施の形態の信号伝達回路が構成される。
【００１４】
また、可変利得増幅器１は、第１電源電圧ＶＤＤの供給ラインと信号伝達回路（非反転信号伝達回路１０及び反転信号伝達回路２０）の出力側端部との間に接続された負荷回路４０と、第２電源電圧ＶＳＳ（ＶＳＳ＜ＶＤＤ）の供給ラインと信号伝達回路の入力側端部との間に接続された定電流源回路４２と、トランジスタ制御回路として機能するゲート電位制御回路４６とを備えている。このゲート電位制御回路４６は、増幅用トランジスタ部１１１〜１１Ｎ，２１１〜２１Ｎ及び信号線短絡用のトランジスタ部３１の中からオン状態にすべきトランジスタ部の組み合わせを選択し、当該選択された組み合わせのトランジスタ部をオン状態にする制御電圧を、増幅用トランジスタ部１１１〜１１Ｎ，２１１〜２１Ｎ及び及びトランジスタ部３１に供給するものである。後述するように、可変利得増幅器１の可変利得は、選択されたトランジスタ部の組み合わせに応じて決定される。なお、電源電圧ＶＳＳは、たとえば零ボルトの接地電位とすることができる。
【００１５】
更に、可変利得増幅器１は、非反転信号伝達回路１０の入力端及び反転信号伝達回路２０の入力端に接続されている定電流源回路４２と、この定電流源回路４２を流れる２本の電流量を可変制御する電流制御回路４５とを備えている。定電流源回路４２は、２個の可変定電流源４３Ｐ，４３Ｎで構成される。一方の可変定電流源（第１の定電流源）４３Ｐの一端は信号入力端子２Ｐに接続され、他方の可変定電流源（第２の定電流源）４３Ｎの一端は信号入力端子２Ｎに接続されている。また、これら可変定電流源４３Ｐ，４３Ｎの他端は、第２電源電圧ＶＳＳの供給ラインに接続されている。電流制御回路４５は、これら可変定電流源４３Ｐ，４３Ｎにそれぞれ流れる２本の電流量を個別に可変制御することが可能である。
【００１６】
負荷回路４０は、各々が抵抗素子からなる２個の負荷抵抗４１Ｐ，４１Ｎで構成されている。この負荷回路４０は、第１電源電圧ＶＤＤの供給ラインと非反転信号伝達回路１０の出力端との間、並びに、第１電源電圧ＶＤＤの供給ラインと反転信号伝達回路２０との間に接続されている。負荷抵抗４１Ｐの一端及び負荷抵抗４１Ｎの一端は共に第１電源電圧ＶＤＤの供給ラインに接続されている。
【００１７】
非反転信号伝達回路１０に含まれるトランジスタ部１１１〜１１Ｎの各々は、信号増幅用の電界効果型トランジスタの対からなり、この対をなす電界効果型トランジスタ（以下、電界効果型トランジスタを、単に「トランジスタ」ともいう。）は互いに並列に接続されている。すなわち、ｎ番目（ｎは、１〜Ｎのうちの任意の整数）のトランジスタ部１１ｎは、互いに並列に接続された増幅用トランジスタＴＰｎ，ＴＮｎの対からなる。増幅用トランジスタＴＰｎ，ＴＮｎは、たとえば、ｎチャネル型ＭＯＳＦＥＴｓ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒｓ）で構成することができる。
【００１８】
増幅用トランジスタＴＰｎ，ＴＮｎのゲートは共にゲート電位制御回路４６に接続されている。ゲート電位制御回路４６は、それらのゲートに制御電圧を印加することで当該増幅用トランジスタＴＰｎ，ＴＮｎの動作状態をオン状態またはオフ状態のいずれか一方に切り替えることができる。増幅用トランジスタＴＰｎ，ＴＮｎは、オン状態のときは、ゲート電位が固定されたゲート接地トランジスタとなるように制御される。
【００１９】
また、非反転信号伝達回路１０は、正相用の信号入力端子２Ｐと正相用の信号出力端子３Ｐとの間に接続された第１のトランジスタ群をなす増幅用トランジスタＴＰ１〜ＴＰＮと、逆相用の信号入力端子２Ｎと逆相用の信号出力端子３Ｎとの間に接続された第２のトランジスタ群をなす増幅用トランジスタＴＮ１〜ＴＮＮとを有している。これら増幅用トランジスタＴＰ１〜ＴＰＮのドレイン（出力端）は、負荷抵抗４１Ｐの他端に接続されている。また、増幅用トランジスタＴＮ１〜ＴＮＮのドレイン（出力端）は、負荷抵抗４１Ｎの他端に接続されている。一方、増幅用トランジスタＴＰ１〜ＴＰＮのソース（入力端）は、正相用の信号入力端子２Ｐと可変定電流源４３Ｐの一端との双方に接続されている。更に、増幅用トランジスタＴＮ１〜ＴＮＮのソース（入力端）は、逆相用の信号入力端子２Ｎと可変定電流源４３Ｎの一端との双方に接続されている。
【００２０】
反転信号伝達回路２０に含まれるトランジスタ部２１１〜２１Ｎの各々は、信号増幅用のトランジスタの対からなり、この対をなすトランジスタは互いに並列に接続されている。すなわち、ｎ番目のトランジスタ部２１ｎは、互いに並列に接続された増幅用トランジスタＲＰｎ，ＲＮｎの対からなる。これら増幅用トランジスタＲＰｎ，ＲＮｎは、たとえば、ｎチャネル型ＭＯＳＦＥＴｓで構成することができる。
【００２１】
増幅用トランジスタＲＰｎ，ＲＮｎのゲートは共にゲート電位制御回路４６に接続されている。ゲート電位制御回路４６は、それらのゲートに制御電圧を印加することで当該増幅用トランジスタＲＰｎ，ＲＮｎの動作状態をオン状態またはオフ状態のいずれか一方に切り替えることができる。増幅用トランジスタＲＰｎ，ＲＮｎは、オン状態のときは、ゲート電位が固定されたゲート接地トランジスタとなるように制御される。
【００２２】
また、反転信号伝達回路２０は、正相用の信号入力端子２Ｐと逆相用の信号出力端子３Ｎとの間に接続された第３のトランジスタ群をなす増幅用トランジスタＲＰ１〜ＲＰＮと、逆相用の信号入力端子２Ｎと正相用の信号出力端子３Ｐとの間に接続された第４のトランジスタ群をなす増幅用トランジスタＲＮ１〜ＲＮＮとを有している。これら増幅用トランジスタＲＰ１〜ＲＰＮのドレイン（出力端）は、負荷抵抗４１Ｎの他端に接続されている。また、増幅用トランジスタＲＮ１〜ＲＮＮのドレイン（出力端）は、負荷抵抗４１Ｐの他端に接続されている。一方、増幅用トランジスタＲＰ１〜ＲＰＮのソース（入力端）は、正相用の信号入力端子２Ｐと可変定電流源４３Ｐの一端との双方に接続されている。更に、増幅用トランジスタＲＮ１〜ＲＮＮのソース（入力端）は、逆相用の信号入力端子２Ｎと可変定電流源４３Ｎの一端との双方に接続されている。
【００２３】
信号短絡回路３０は、第１電源電圧ＶＤＤの供給ラインと非反転信号伝達回路１０の入力端との間、並びに第１電源電圧ＶＤＤの供給ラインと反転信号伝達回路２０の入力端との間にそれぞれ接続されている。この信号短絡回路３０に含まれるトランジスタ部３１は、互いに並列に接続されたトランジスタＭＰ，ＭＮの対からなる。その対のうちの一方の増幅用トランジスタＭＰのソースは正相用の信号入力端子２Ｐに接続され、他方の増幅用トランジスタＭＮのソースは逆相用の信号入力端子２Ｎに接続されている。また、これら増幅用トランジスタＭＰ，ＭＮのドレインは共に第１電源電圧ＶＤＤの供給ラインに接続されている。トランジスタＭＰ，ＭＮは、オン状態のときは、ゲート電位が固定されたゲート接地トランジスタとなるように制御される。
【００２４】
なお、図１の構成では、非反転信号伝達回路１０に含まれるトランジスタ部１１１〜１１Ｎの個数は３個以上であるが、これに限定されず、２個であってもよい。同様に、反転信号伝達回路２０に含まれるトランジスタ部２１１〜２１Ｎの個数は３個以上に限定されず、２個であってもよい。また、図１の構成では、非反転信号伝達回路１０に含まれるトランジスタ部１１１〜１１Ｎの個数と、反転信号伝達回路２０に含まれるトランジスタ部２１１〜２１Ｎの個数とが同一であるが、これに限定されるものではない。
【００２５】
次に、上記可変利得増幅器１の動作について説明する。信号入力端子２Ｐ，２Ｎから入力された正相及び逆相の信号電流は、非反転信号伝達回路１０、反転信号伝達回路２０及び信号短絡回路３０にそれぞれ流れ込む。定電流源回路４２は一定量の電流を流すハイインピーダンス回路であるので、当該信号電流は定電流源回路４２に流れ込まない。ゲート電位制御回路４６は、非反転信号伝達回路１０、反転信号伝達回路２０及び信号短絡回路３０に含まれるトランジスタ対の中から、利得の設定値に応じてオン状態にすべきトランジスタ対の組み合わせを選択する。この組み合わせに応じた利得で信号電流が増幅されて信号出力端子３Ｐ，３Ｎから出力される。
【００２６】
ゲート電位制御回路４６は、非反転信号伝達回路１０及び反転信号伝達回路２０の各回路に含まれるトランジスタ対の中から、オン状態にすべきトランジスタ対の組み合わせを、たとえばサーモメータコード（ｔｈｅｒｍｏｍｅｔｅｒ  ｃｏｄｅ）と呼ばれるビット列を用いて選択することができる。サーモメータコードは、最上位ビットまたは最下位ビットから順番に連続的に１の値を割り当てることで生成される２進数表記のビット列である。サーモメータコードの各ビットは、各トランジスタ対と一対一で対応付けられる。ゲート電位制御回路４６は、オン状態にすべきトランジスタ対の個数をサーモメータコードに変換し、その後、当該サーモメータコード中の１の値（または０の値）のビットに対応するトランジスタ対をオン状態にし且つ当該サーモメータコード中の０の値（または１の値）のビットに対応するトランジスタ対をオフ状態にする制御電圧群を生成することができる。たとえば、６ビット長のサーモメータコードの場合、オン状態にすべきトランジスタ対の個数ｎが与えられたとき、当該サーモメータコードは、”００００００”（ｎ＝０），”０００００１” （ｎ＝１），” ００００１１” （ｎ＝２），”０００１１１” （ｎ＝３），”００１１１１” （ｎ＝４），”０１１１１１” （ｎ＝５）及び” １１１１１１”（ｎ＝６）のうちのいずれかの値をとり得る。よって、６ビット長のサーモメータコードを使用すれば、ゲート電位制御回路４６は、６個のトランジスタ対の中からオン状態にすべきトランジスタ対の組み合わせを選択することが可能である。
【００２７】
今、非反転信号伝達回路１０の中でオン状態に制御されたトランジスタ対の数をｎｐ、反転信号伝達回路２０の中でオン状態に制御されたトランジスタ対の数をｎｎ、そして、信号短絡回路３０の中でオン状態に制御されたトランジスタ対の数をｎａとすると、信号入力端子２Ｐ，２Ｎと信号出力端子３Ｐ，３Ｎとの間の電流利得Ｂｉは、以下の式（１）で表される。
Ｂｉ＝（ｎｐ−ｎｎ）／（ｎｐ＋ｎｎ＋ｎａ）            （１）
【００２８】
ここで、信号短絡回路３０は、１対のトランジスタしか持たないため、ｎａは零または１のいずれかの値となる。ｎｐ＜ｎｎの場合は、電流利得Ｂｉが負の値となる。これは信号が逆相で出力されることを意味している。
【００２９】
ところで、高周波回路の利得は、入力電力と出力電力の比である電力利得で表現されることが多い。前述したＢｉは電流利得であり、電力利得ではないが、回路の入力インピーダンスが一定であれば、電流利得と電力利得との間にある一定の比率が成立するので、高周波回路の利得が相対的な値として電流利得であると考えても問題はない。ここで、入力インピーダンスを一定とするために、本実施の形態の可変利得増幅器１は、２種類の動作モード（第１の動作モード及び第２の動作モード）を有している。
【００３０】
先ず、第１の動作モードについて説明する。可変利得増幅器１が第１の動作モードで動作するとき、ゲート電位制御回路４６は、上式（１）の和ｎｐ＋ｎｎ＋ｎａを一定とし、且つ、電流制御回路４５は、定電流源回路６に流れる電流量を常に一定とする。
【００３１】
本実施の形態の可変利得増幅器１において、入力インピーダンスＺｉｎは、定電流源回路４２のインピーダンスを理想的に無限大であると仮定すると、以下の式（２）で表される。
Ｚｉｎ＝１／｛（ｎｐ＋ｎｎ＋ｎａ）×ｇｍ｝                    （２）
【００３２】
ここで、ｇｍは、単位トランジスタ１個当たりのトランスコンダクタンスであり、単位トランジスタに流れる電流量が一定であれば、トランスコンダクタンスｇｍは一定となる。よって、和ｎｐ＋ｎｎ＋ｎａを一定値とすると、入力インピーダンスＺｉｎも一定値となる。本実施の形態での単位トランジスタは、ｎｐ＝１，ｎｎ＝１またはｎａ＝１の場合に相当するサイズを有する各トランジスタ対である。
【００３３】
次に、第２の動作モードについて説明する。可変利得増幅器１が第２の動作モードで動作するとき、ゲート電位制御回路４６及び電流制御回路４５は、和ｎｐ＋ｎｎ＋ｎａと定電流源回路４２に流れる電流量との積を一定とする。
【００３４】
今、最も単純なモデルについて考えると、上記のトランスコンダクタンスｇｍは、単位トランジスタに流れる電流Ｉｄについて以下の式（３）で表される。
ｇｍ∝（Ｉｄ）１／２                                （３）
【００３５】
すなわち、トランスコンダクタンスｇｍは、（Ｉｄ）１／２に比例する。また、定電流源回路４２の可変定電流源４３Ｐ，４３Ｎに流れる２本の電流量が同じ場合、その電流量をＩｔａｉｌとすれば、次の関係式（４）が成立する。
Ｉｔａｉｌ＝（ｎｐ＋ｎｎ＋ｎａ）×Ｉｄ                      （４）
【００３６】
したがって、入力インピーダンスＺｉｎは、以下の式（５）で表される。
Ｚｉｎ∝１／｛（ｎｐ＋ｎｎ＋ｎａ）×Ｉｔａｉｌ｝１／２        （５）
【００３７】
すなわち、上記の和ｎｐ＋ｎｎ＋ｎａが一定でない場合も、（ｎｐ＋ｎｎ＋ｎａ）×Ｉｔａｉｌが一定となるように電流量Ｉｔａｉｌを制御すれば、入力インピーダンスＺｉｎを一定とすることが可能となる。
【００３８】
以下、本実施の形態の実施例１，２と比較例とを参照しつつ、本実施の形態の有効性について説明する。実施例１，２及び比較例の構成は以下の通りである。
【００３９】
＜実施例１＞
実施例１は、上記第１の動作モードで動作する。非反転信号伝達回路１０に含まれるトランジスタ対（トランジスタ部１１１〜１１Ｎ）の個数は３０個（Ｎ＝３０）、反転信号伝達回路２０に含まれるトランジスタ対（トランジスタ部２１１〜２１Ｎ）の個数も３０個とされた。また、実施例１は、１ｄＢのステップ幅で０〜−１５ｄＢの範囲の可変利得調整を実現することが可能な回路であると想定された。なお、信号短絡回路３０に含まれるトランジスタ対の数ｎａは１である。
【００４０】
＜実施例２＞
実施例２は、上記第２の動作モードで動作する。非反転信号伝達回路１０に含まれるトランジスタ対（トランジスタ部１１１〜１１Ｎ）の個数は３０個（Ｎ＝３０）、反転信号伝達回路２０に含まれるトランジスタ対（トランジスタ部２１１〜２１Ｎ）の個数も３０個とされた。また、実施例２は、１ｄＢのステップ幅で０〜−１５ｄＢの範囲の可変利得調整を実現することが可能な回路であると想定された。なお、信号短絡回路３０に含まれるトランジスタ対の数ｎａは１である。
【００４１】
＜比較例＞
図２は、比較例である可変利得増幅器１Ｃの概略構成図である。図２に示されるように、この比較例の構成は、図１の信号短絡回路３０が信号短絡回路３０Ｃに置き換えられ、且つ図１のゲート電位制御回路４６がゲート電位制御回路４７に置き換えられている点を除いて、本実施の形態の可変利得増幅器１の構成と同じである。信号短絡回路３０Ｃは、３０個（Ｓ＝３０）のトランジスタ対を含み、各トランジスタ対は、上記トランジスタＭＰ，ＭＮと同じ構成のトランジスタＭＰｉ，ＭＮｉからなる（ｉ＝１〜３０のいずれか）。また、この比較例では、非反転信号伝達回路１０に含まれるトランジスタ対（トランジスタ部１１１〜１１Ｎ）の個数は３０個、反転信号伝達回路２０に含まれるトランジスタ対（トランジスタ部２１１〜２１Ｎ）の個数も３０個とされた。ゲート電位制御回路４７は、信号短絡回路３０Ｃ、非反転信号伝達回路１０及び反転信号伝達回路２０に含まれるオン状態のトランジスタ対の数（＝ｎｐ＋ｎｎ＋ｎａ）を常に３０個にする制御を行う。ここで、ｎａは、信号短絡回路３０Ｃにおけるオン状態のトランジスタ対の個数である。更に、この比較例は、１ｄＢのステップ幅で０〜−１５ｄＢの範囲の可変利得調整を実現することが可能な回路であると想定された。
【００４２】
図３Ａ〜図３Ｃは、利得の設定値と実際に得られる利得（以下「実利得」ともいう。）との関係を示すグラフである。実利得の値は、上式（１）に基づいて算出された電流利得値（単位：ｄＢ）である。利得の設定値が与えられたとき、この設定値に最も近い実利得を与える組み合わせ（ｎｐ，ｎｎ，ｎａ）が選択されている。図３Ａ〜図３Ｃのグラフの横軸は、利得の設定値の絶対値（単位：ｄＢ）を示し、その縦軸は、実利得の値（単位：ｄＢ）を示している。また、図３Ａは比較例の数値を、図３Ｂは実施例１の数値を、図３Ｃは実施例２の数値をそれぞれ示している。図４は、これらグラフの基となる計算値を示すテーブルを表す図である。図４のテーブルにおいて「総差動対数」は、トランジスタ対の総数を示している。
【００４３】
比較例の場合、図３Ａに示されるように、利得の設定値に対する実利得の誤差（以下「利得誤差」という。）のｒｍｓ値は、０．３０ｄＢであった。ここで、ｒｍｓ値は、２乗平均平方根（ｒｏｏｔ  ｍｅａｎ  ｓｑｕａｒｅ）値である。これに対し、実施例１の場合は、図３Ｂに示されるように、利得誤差のｒｍｓ値は０．３０ｄＢであり、比較例の場合とほぼ同じ値が得られた。よって、実施例１のトランジスタ対の数（総差動対数）は、比較例のトランジスタ対の数（総差動対数）の約２／３であるにも関わらず、実施例１は、比較例の場合と同等の特性を得ていることが分かる。また、実施例２の場合は、和ｎｐ＋ｎｎ＋ｎａが３０〜３３の範囲内で最も利得誤差が小さくなる組み合わせ（ｎｐ，ｎｎ，ｎａ）が選択された。図３Ｃに示されるように、利得誤差のｒｍｓ値は０．０７ｄＢであるため、比較例と比べると、大幅に利得設定精度が改善されていることが分かる。
【００４４】
図５は、トランジスタ対の総数（総差動対数）に対する利得精度の関係を示す図である。図５のグラフの横軸は総差動対数を示し、その縦軸は利得誤差のｒｍｓ値（単位：ｄＢ）を示している。図５を参照すると、比較例の場合と比べて、実施例１，２の場合は、トランジスタ対の数を減らしても優れた利得精度を実現できることが分かる。したがって、実施例１，２の場合は、実施例１，２のトランジスタ数が比較例のトランジスタ数の約２／３であるにも関わらず、比較例の場合と同等の利得分解能を得ることができる。また、実施例１，２の寄生容量は、比較例の寄生容量よりも小さいため、実施例１，２は比較例よりも優れた高周波特性を実現することができる。
【００４５】
以上に説明したように実施の形態１は、比較的少ないトランジスタ数で高い利得分解能を得ることができ、優れた高周波特性を実現することができる。
【００４６】
なお、本実施の形態では、非反転信号伝達回路１０、反転信号伝達回路２０及び信号短絡回路３０を構成するトランジスタＴＰ１〜ＴＰＮ，ＴＮ１〜ＴＮＮ，ＲＰ１〜ＲＰＮ，ＲＮ１〜ＲＮＮは、Ｗ／Ｌ（Ｗ：ゲート幅、Ｌ：ゲート長）の同一サイズを有するものであればよいが、本発明はこれに限定されるものではない。たとえば、Ｗ／Ｌの基準値の２のべき乗（＝２０，２１，２２，２３，…）倍のサイズを有する複数のトランジスタ対で構成されるように非反転信号伝達回路１０及び反転信号伝達回路２０の各回路構成が変更されてもよい。この場合、オン状態にすべきトランジスタ対をバイナリコードを用いて選択することができる。
【００４７】
実施の形態２．
次に、本発明に係る実施の形態２について説明する。上記実施の形態１は、出力位相が互いに１８０度反転する差動信号を出力する機能を有する可変利得増幅器１である。その位相反転の機能が必要なければ、本実施の形態を使用することが可能である。図６は、本発明に係る実施の形態２である可変利得増幅器１Ａの概略構成図である。
【００４８】
図６に示されるように、この可変利得増幅器１Ａは、入力信号が入力される信号入力端子４と、出力信号を出力する信号出力端子５とを備えており、シングルエンド入力及びシングルエンド出力を実現する構成を有している。ここで、信号入力端子４によって本実施の形態の信号入力部が構成され、信号出力端子５によって本実施の形態の信号出力部が構成されている。
【００４９】
また、この可変利得増幅器１Ａは、Ｎ個（Ｎは３以上の整数）の増幅用トランジスタＲ１〜ＲＮを含む信号伝達回路２３と、Ｋ個（Ｋは３以上の整数）の短絡用トランジスタＴ１〜ＴＫを含む信号短絡回路１３と、第１電源電圧ＶＤＤの供給ラインと信号伝達回路２３の出力端との間に接続された抵抗素子からなる負荷抵抗５０と、第２電源電圧ＶＳＳ（ＶＳＳ＜ＶＤＤ）の供給ラインと信号伝達回路２３の入力側端部との間に接続された定電流源回路５２とを備えている。電源電圧ＶＳＳは、たとえば零ボルトの接地電位とすることができる。
【００５０】
また、可変利得増幅器１Ａは、トランジスタ制御回路として機能するゲート電位制御回路５６を備えている。ゲート電位制御回路５６は、増幅用トランジスタＲ１〜ＲＮ及び短絡用トランジスタＴ１〜ＴＫの中からオン状態にすべきトランジスタの組み合わせを選択し、当該選択された組み合わせのトランジスタをオン状態にする制御電圧を増幅用トランジスタＲ１〜ＲＮ及び短絡用トランジスタＴ１〜ＴＫに供給するものである。可変利得増幅器１Ａの可変利得は、選択されたトランジスタの組み合わせに応じて決定される。
【００５１】
増幅用トランジスタＲ１〜ＲＮ及び短絡用トランジスタＴ１〜ＴＫの各トランジスタは、電界効果型トランジスタからなり、たとえば、ｎチャネル型ＭＯＳＦＥＴｓで構成することができる。各トランジスタのゲートはゲート電位制御回路５６に接続されている。ゲート電位制御回路５６は、当該ゲートに制御電圧を印加することで、当該各トランジスタの動作状態をオン状態またはオフ状態のいずれか一方に切り替えることができる。また、各トランジスタは、オン状態のときは、ゲート電位が固定されたゲート接地トランジスタとなるように制御される。
【００５２】
更に、可変利得増幅器１Ａは、定電流源回路５２を流れる電流量を可変制御する電流制御回路５５を備えている。定電流源回路５２は、１個の可変定電流源５３で構成され、この可変定電流源５３の一端は信号入力端子４に接続されている。また、この可変定電流源５３の他端は、第２電源電圧ＶＳＳの供給ラインに接続されている。電流制御回路５５は、この可変定電流源５３に流れる電流量を可変制御することが可能である。
【００５３】
負荷抵抗５０の一端は、第１電源電圧ＶＤＤの供給ラインに接続されている。負荷抵抗５０の他端は、増幅用トランジスタＲ１〜ＲＮのドレイン（出力端）に接続されている。また、増幅用トランジスタＲ１〜ＲＮのソース（入力端）は、信号入力端子４と可変定電流源５３の一端との双方に接続されている。一方、短絡用トランジスタＴ１〜ＴＫのソースも、信号入力端子４と可変定電流源５３の一端との双方に接続されており、短絡用トランジスタＴ１〜ＴＫのドレインは、第１電源電圧ＶＤＤの供給ラインに接続されている。
【００５４】
なお、図６の構成では、信号伝達回路２３に含まれる増幅用トランジスタＲ１〜ＲＮの個数は３個以上であるが、これに限定されず、２個であってもよい。同様に、信号短絡回路１３に含まれる短絡用トランジスタＴ１〜ＴＮの個数も３個以上に限定されず、１個または２個であってもよい。
【００５５】
次に、上記可変利得増幅器１Ａの動作について説明する。信号入力端子４から入力された信号電流は、信号伝達回路２３及び信号短絡回路１３に流れ込む。定電流源回路５２は一定電流を流すハイインピーダンス回路であるので、当該信号電流は定電流源回路５２に流れ込まない。ゲート電位制御回路５６は、信号伝達回路２３及び信号短絡回路１３に含まれるトランジスタ群の中から、利得の設定値に応じてオン状態にすべきトランジスタの組み合わせを選択する。この組み合わせに応じた利得で信号電流が増幅されて信号出力端子５から出力される。実施の形態１のゲート電位制御回路４６と同様に、ゲート電位制御回路５６は、オン状態にすべきトランジスタの組み合わせを、たとえばサーモメータコードを用いて選択することができる。
【００５６】
今、信号伝達回路２３の中でオン状態に制御されたトランジスタの数をｎｐとし、信号短絡回路１３の中でオン状態に制御されたトランジスタの数をｎａとすると、信号入力端子４と信号出力端子５との間の電流利得Ｃｉは、以下の式（６）で表される。
Ｃｉ＝ｎｐ／（ｎｐ＋ｎａ）                          （６）
【００５７】
ところで、上述したように、高周波回路の利得は、入力電力と出力電力の比である電力利得で表現されることが多い。前述したＣｉは電流利得であり、電力利得ではないが、回路の入力インピーダンスが一定であれば、電流利得と電力利得との間にある一定の比率が成立するので、高周波回路の利得が相対的な値として電流利得であると考えても問題はない。入力インピーダンスを一定とするために、本実施の形態の可変利得増幅器１Ａは、２種類の動作モード（第１の動作モード及び第２の動作モード）を有している。
【００５８】
可変利得増幅器１Ａが第１の動作モードで動作するとき、ゲート電位制御回路５６は、上式（６）の和ｎｐ＋ｎａを一定とし、且つ、電流制御回路５５は、定電流源回路５２に流れる電流量を常に一定とする。
【００５９】
本実施の形態の可変利得増幅器１Ａにおいて、入力インピーダンスＺｉｎは、定電流源回路５２のインピーダンスを理想的に無限大であると仮定すると、以下の式（７）で表される。
Ｚｉｎ＝１／｛（ｎｐ＋ｎａ）×ｇｍ｝                  （７）
【００６０】
ここで、ｇｍは、単位トランジスタ１個当たりのトランスコンダクタンスであり、単位トランジスタに流れる電流が一定であれば、トランスコンダクタンスｇｍは一定となる。すなわち、和ｎｐ＋ｎａを一定値とすると、入力インピーダンスＺｉｎも一定値となる。本実施の形態での単位トランジスタは、ｎｐ＝１またはｎａ＝１の場合に相当するサイズを有する各トランジスタである。
【００６１】
次に、可変利得増幅器１Ａが第２の動作モードで動作するとき、ゲート電位制御回路５６及び電流制御回路５５は、和ｎｐ＋ｎａと定電流源回路５２に流れる電流量との積を一定とする。
【００６２】
今、最も単純なモデルについて考えると、上記のトランスコンダクタンスｇｍは、単位トランジスタに流れる電流Ｉｄに対して以下の式（８）で表される。
ｇｍ∝（Ｉｄ）１／２                                （８）
【００６３】
すなわち、トランスコンダクタンスｇｍは、（Ｉｄ）１／２に比例する。また、定電流源回路５２に流れる電流量をＩｔａｉｌとすれば、次の関係式（９）が成立する。
Ｉｔａｉｌ＝（ｎｐ＋ｎａ）×Ｉｄ                              （９）
【００６４】
したがって、入力インピーダンスＺｉｎは以下の式（１０）で表される。
Ｚｉｎ∝１／｛（ｎｐ＋ｎａ）×Ｉｔａｉｌ｝１／２            （１０）
【００６５】
すなわち、上記の和ｎｐ＋ｎａが一定でない場合も、（ｎｐ＋ｎａ）×Ｉｔａｉｌが一定となるようにＩｔａｉｌを制御すれば，入力インピーダンスＺｉｎを一定とすることが可能となる。
【００６６】
以上に説明したように本実施の形態の可変利得増幅器１Ａは、信号短絡回路１３のトランジスタ数が少なくても、上記実施の形態１と同様に利得精度を改善することが可能な構成を有している。よって、本実施の形態の可変利得増幅器１Ａは、従来技術と同等の利得分解能を有する場合でも、寄生容量を小さくして優れた高周波特性を実現することができる。したがって、比較的少ないトランジスタ数で高い利得分解能を得ることができ、優れた高周波特性を実現することができる。
【００６７】
なお、本実施の形態では、信号伝達回路２３及び信号短絡回路１３を構成するトランジスタＲ１〜ＲＮ，Ｔ１〜ＴＫは、Ｗ／Ｌの同一サイズを有するものであればよいが、本発明はこれに限定されるものではない。たとえば、Ｗ／Ｌの基準値の２のべき乗（＝２０，２１，２２，２３，…）倍のサイズを有する複数のトランジスタで構成されるように信号伝達回路２３及び信号短絡回路１３の各回路構成が変更されてもよい。この場合、オン状態にすべきトランジスタをバイナリコードを用いて選択することができる。
【００６８】
以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。たとえば、上記実施の形態１では、非反転信号伝達回路１０，反転信号伝達回路２０及び信号短絡回路３０の各々を構成するトランジスタとして電界効果型トランジスタが使用されているが、これに限定されるものではない。同様に、上記実施の形態２では、信号伝達回路２３及び信号短絡回路１３の各々を構成するトランジスタとして電界効果型トランジスタが使用されているが、これに限定されるものではない。電界効果型トランジスタに代えてバイポーラトランジスタを有するように上記実施の形態１，２の構成を変更してもよい。
なお、本発明の範囲内において、上記実施の形態１，２の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００６９】
本発明に係る可変利得増幅器は、通信装置における信号増幅回路またはベクトル合成型移相回路などの、信号振幅を調整する回路に用いられるのに適している。
【符号の説明】
【００７０】
１，１Ａ  可変利得増幅器、２Ｐ，２Ｎ，４  信号入力端子、３Ｐ，３Ｎ，５  信号出力端子、１０  非反転信号伝達回路、１１１〜１１Ｎ  トランジスタ部、１３  信号短絡回路、２０  反転信号伝達回路、２１１〜２１Ｎ  トランジスタ部、２３  信号伝達回路、３０  信号短絡回路、３１  トランジスタ部、４０  負荷回路、４１Ｐ，４１Ｎ  負荷抵抗、４２  定電流源回路、４３Ｐ，４３Ｎ  可変定電流源、４５  電流制御回路、４６，４７  ゲート電位制御回路、５０  負荷、５２  定電流源回路、５３  定電流源、５５  電流制御回路、５６  ゲート電位制御回路、ＲＰ１〜ＲＰＮ，ＲＮ１〜ＲＮＮ，ＴＰ１〜ＴＰＮ，ＴＮ１〜ＴＮＮ  増幅用トランジスタ、ＭＰ，ＭＮ  短絡用トランジスタ。
【図１】
2017163334.tif 000003
【図２】
2017163334.tif 000004
【図３】
2017163334.tif 000005
【図４】
2017163334.tif 000006
【図５】
2017163334.tif 000007
【図６】
2017163334.tif 000008
【図７】
2017163334.tif 000009
【手続補正書】
【提出日】平成28年8月24日(2016.8.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の一態様による可変利得増幅器は、正相入力信号が入力される第１の信号入力端子と、逆相入力信号が入力される第２の信号入力端子とを有する信号入力部と、正相出力信号を出力する第１の信号出力端子と、前記第１の信号入力端子と前記第１の信号出力端子との間に並列に接続された第１のトランジスタ群とともに、前記第２の信号入力端子と前記第２の信号出力端子との間に並列に接続された第２のトランジスタ群を複数個の増幅用トランジスタ部の一部として含む非反転信号伝達回路と、前記第１の信号入力端子と前記第２の信号出力端子との間に並列に接続された第３のトランジスタ群とともに、前記第２の信号入力端子と前記第１の信号出力端子との間に並列に接続された第４のトランジスタ群を前記複数個の増幅用トランジスタ部の他の一部として含む反転信号伝達回路と、電源供給ラインと前記非反転信号伝達回路の出力端との間に接続され、且つ前記電源供給ラインと前記反転信号伝達回路の出力端との間に接続された負荷回路と、前記電源供給ラインと前記非反転信号伝達回路の入力端との間に接続され、且つ前記電源供給ラインと前記反転信号伝達回路の入力端との間に接続された１個の短絡用トランジスタ部を含む信号短絡回路と、前記第１のトランジスタ群の入力端と前記第３のトランジスタ群の入力端とに接続された第１の定電流源、及び、前記第２のトランジスタ群の入力端と前記第４のトランジスタ群の入力端とに接続された第２の定電流源を含む定電流源回路と、前記複数個の増幅用トランジスタ部及び前記１個の短絡用トランジスタ部の中からオン状態にすべき一定個数のトランジスタ部を選択し、当該選択されたトランジスタ部をオン状態にする制御電圧を供給するトランジスタ制御回路とを備えることを特徴とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。
実施の形態１．
図１は、本発明に係る実施の形態１である可変利得増幅器１の概略構成図である。図１に示されるように、この可変利得増幅器１は、ディジタル制御によるカレントステアリング（ｃｕｒｒｅｎｔ−ｓｔｅｅｒｉｎｇ）構成を有し、正相入力信号及び逆相入力信号の対からなる差動入力信号が入力される一対の信号入力端子２Ｐ，２Ｎと、正相出力信号及び逆相出力信号の対からなる差動出力信号を出力する一対の信号出力端子３Ｐ，３Ｎとを備えている。信号入力端子（第１の信号入力端子）２Ｐには正相入力信号が入力され、信号入力端子（第２の信号入力端子）２Ｎには、正相入力信号の位相が反転した逆位相を持つ逆相入力信号が入力される。また、信号出力端子（第１の信号出力端子）３Ｐは正相出力信号を出力し、信号入力端子（第２の信号出力端子）３Ｎは逆相出力信号を出力する。なお、一対の信号入力端子２Ｐ，２Ｎによって本実施の形態の信号入力部が構成され、一対の信号出力端子３Ｐ，３Ｎによって本実施の形態の信号出力部が構成されている。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
正相入力信号が入力される第１の信号入力端子と、逆相入力信号が入力される第２の信号入力端子とを有する信号入力部と、
正相出力信号を出力する第１の信号出力端子と、逆相出力信号を出力する第２の信号出力端子とを有する信号出力部と、
前記第１の信号入力端子と前記第１の信号出力端子との間に並列に接続された第１のトランジスタ群とともに、前記第２の信号入力端子と前記第２の信号出力端子との間に並列に接続された第２のトランジスタ群を複数個の増幅用トランジスタ部の一部として含む非反転信号伝達回路と、
前記第１の信号入力端子と前記第２の信号出力端子との間に並列に接続された第３のトランジスタ群とともに、前記第２の信号入力端子と前記第１の信号出力端子との間に並列に接続された第４のトランジスタ群を前記複数個の増幅用トランジスタ部の他の一部として含む反転信号伝達回路と、
電源供給ラインと前記非反転信号伝達回路の出力端との間に接続され、且つ前記電源供給ラインと前記反転信号伝達回路の出力端との間に接続された負荷回路と、
前記電源供給ラインと前記非反転信号伝達回路の入力端との間に接続され、且つ前記電源供給ラインと前記反転信号伝達回路の入力端との間に接続された１個の短絡用トランジスタ部を含む信号短絡回路と、
前記第１のトランジスタ群の入力端と前記第３のトランジスタ群の入力端とに接続された第１の定電流源、及び、前記第２のトランジスタ群の入力端と前記第４のトランジスタ群の入力端とに接続された第２の定電流源を含む定電流源回路と、
前記複数個の増幅用トランジスタ部及び前記１個の短絡用トランジスタ部の中からオン状態にすべき一定個数のトランジスタ部を選択し、当該選択されたトランジスタ部をオン状態にする制御電圧を供給するトランジスタ制御回路と
を備えることを特徴とする可変利得増幅器。
【請求項２】
請求項１記載の可変利得増幅器であって、
前記負荷回路は、
前記第１のトランジスタ群の出力端と前記電源供給ラインとの間に接続され、且つ前記第３のトランジスタ群の出力端と前記電源供給ラインとの間に接続された第１の負荷抵抗と、
前記第２のトランジスタ群の出力端と前記電源供給ラインとの間に接続され、且つ前記第４のトランジスタ群の出力端と前記電源供給ラインとの間に接続された第２の負荷抵抗と
を有することを特徴とする可変利得増幅器。
【請求項３】
請求項１記載の可変利得増幅器であって、
前記複数個の増幅用トランジスタ部は、互いに並列に接続された複数個の増幅用トランジスタを有し、
前記各増幅用トランジスタの入力端が前記信号入力部に接続され、且つ前記各増幅用トランジスタの出力端が前記信号出力部に接続されており、
前記１個の短絡用トランジスタ部は、互いに並列に接続された複数個の短絡用トランジスタを有し、
前記各短絡用トランジスタの入力端が前記信号入力部に接続され、且つ前記各短絡用トランジスタの出力端が前記電源供給ラインに接続されており、
前記定電流源回路は、前記各増幅用トランジスタの入力端と前記各短絡用トランジスタの入力端とに接続されている、
ことを特徴とする可変利得増幅器。
【請求項４】
請求項３記載の可変利得増幅器であって、前記各増幅用トランジスタは、オン状態のときにゲート接地トランジスタとなるように制御され、前記各短絡用トランジスタは、オン状態のときにゲート接地トランジスタとなるように制御されることを特徴とする可変利得増幅器。
【請求項５】
正相入力信号が入力される第１の信号入力端子と、逆相入力信号が入力される第２の信号入力端子とを有する信号入力部と、
正相出力信号を出力する第１の信号出力端子と、逆相出力信号を出力する第２の信号出力端子とを有する信号出力部と、
前記第１の信号入力端子と前記第２の信号出力端子との間に並列に接続された第３のトランジスタ群とともに、前記第２の信号入力端子と前記第１の信号出力端子との間に並列に接続された第４のトランジスタ群を前記複数個の増幅用トランジスタ部の他の一部として含む反転信号伝達回路と、
電源供給ラインと前記非反転信号伝達回路の出力端との間に接続され、且つ前記電源供給ラインと前記反転信号伝達回路の出力端との間に接続された負荷回路と、
前記電源供給ラインと前記非反転信号伝達回路の入力端との間に接続され、且つ前記電源供給ラインと前記反転信号伝達回路の入力端との間に接続された１個の短絡用トランジスタ部を含む信号短絡回路と、
前記第１のトランジスタ群の入力端と前記第３のトランジスタ群の入力端とに接続された第１の可変定電流源、及び、前記第２のトランジスタ群の入力端と前記第４のトランジスタ群の入力端とに接続された第２の可変定電流源を含む定電流源回路と、
前記複数個の増幅用トランジスタ部及び前記１個の短絡用トランジスタ部の中からオン状態にすべきトランジスタ部を選択し、当該選択されたトランジスタ部をオン状態にする制御電圧を供給するトランジスタ制御回路と、
当該選択されたトランジスタ部の総数と前記第１の可変定電流源に流れる第１の電流量との積が一定となるように前記第１の電流量を可変に制御し、且つ、当該選択されたトランジスタ部の総数と前記第２の可変定電流源に流れる第２の電流量との積が一定となるように前記第２の電流量を可変に制御する電流制御回路と
を備えることを特徴とする可変利得増幅器。
【請求項６】
請求項５記載の可変利得増幅器であって、
前記負荷回路は、
前記第１のトランジスタ群の出力端と前記電源供給ラインとの間に接続され、且つ前記第３のトランジスタ群の出力端と前記電源供給ラインとの間に接続された第１の負荷抵抗と、
前記第２のトランジスタ群の出力端と前記電源供給ラインとの間に接続され、且つ前記第４のトランジスタ群の出力端と前記電源供給ラインとの間に接続された第２の負荷抵抗と
を有することを特徴とする可変利得増幅器。
【請求項７】
請求項５記載の可変利得増幅器であって、
前記複数個の増幅用トランジスタ部は、互いに並列に接続された複数個の増幅用トランジスタを有し、
前記各増幅用トランジスタの入力端が前記信号入力部に接続され、且つ前記各増幅用トランジスタの出力端が前記信号出力部に接続されており、
前記１個の短絡用トランジスタ部は、互いに並列に接続された複数個の短絡用トランジスタを有し、
前記各短絡用トランジスタの入力端が前記信号入力部に接続され、且つ前記各短絡用トランジスタの出力端が前記電源供給ラインに接続されており、
前記定電流源回路は、前記各増幅用トランジスタの入力端と前記各短絡用トランジスタの入力端とに接続されている、
ことを特徴とする可変利得増幅器。
【請求項８】
請求項７記載の可変利得増幅器であって、前記各増幅用トランジスタは、オン状態のときにゲート接地トランジスタとなるように制御され、前記各短絡用トランジスタは、オン状態のときにゲート接地トランジスタとなるように制御されることを特徴とする可変利得増幅器。
【国際調査報告】
2017163334.tif 000010
2017163334.tif 000011