(57)【要約】  電力変換装置（２１）のスイッチング素子部（２）を駆動制御する制御部（１０）では、スイッチング素子部（２）とフィルタリアクトル（３）との間のインピーダンスによる電圧降下に相当する補正量を電圧補正量演算部（１２）が演算する。この補正量を用いて電圧指令生成部（１１）で生成される電圧指令を電圧指令補正部（１３）が補正する。これにより、出力インピーダンスが小さい電力変換装置２１に対して出力インピーダンスが大きくなるように補正するとともに、ＰＬＬ部（１５）で電力変換装置（２１）の出力電圧と出力電流から算出される有効電力に応じて周波数を変化させることにより、分担電力の均一化を図る。
2017126205.tif 000002
【特許請求の範囲】
【請求項１】
外部に接続される直流電源の電圧を電圧指令に応じた電圧に変換するスイッチング素子部を備えて負荷に交流電力を供給する電力変換装置において、
上記スイッチング素子部の出力を平滑化するフィルタリアクトルおよびフィルタコンデンサと、上記負荷と上記フィルタコンデンサとの間に設けられる出力リアクトルと、上記フィルタリアクトルに流れるリアクトル電流を検出するリアクトル電流検出部と、上記電力変換装置の出力電圧を検出する出力電圧検出部と、上記出力リアクトルを流れる電流を出力電流として検出する出力電流検出部と、上記リアクトル電流検出部、上記出力電圧検出部および上記出力電流検出部からの検出出力に基づいて上記スイッチング素子部を駆動制御する制御部とを備え、
上記制御部は、
上記電力変換装置の上記出力電圧を制御するための上記電圧指令を生成する電圧指令生成部と、上記電圧指令に基づいて上記スイッチング素子部を駆動するＰＷＭ信号を生成するＰＷＭ信号生成部と、上記出力電圧と上記出力電流とに基づいて算出される有効電力に応じて上記出力電圧の周波数を変化させるＰＬＬ部とを備えるとともに、上記リアクトル電流に基づいて電圧指令補正量を演算する電圧補正量演算部と、上記電圧指令補正量に応じて上記電圧指令を補正して上記ＰＷＭ信号生成部に出力する電圧指令補正部とを有する、
電力変換装置。
【請求項２】
上記電圧補正量演算部が演算する上記電圧指令補正量は、上記リアクトル電流の微分値に比例した値である、
請求項１に記載の電力変換装置。
【請求項３】
上記電圧補正量演算部が演算する上記電圧指令補正量には、上記リアクトル電流の微分値に比例した値に加えて、上記リアクトル電流に比例した値を含む、
請求項１に記載の電力変換装置。
【請求項４】
上記電圧補正量演算部が演算する上記電圧指令補正量には、上記出力電圧検出部で検出された上記出力電圧と上記電圧指令補正部が出力する補正後の電圧指令の差分に比例した値を含む、
請求項２または請求項３に記載の電力変換装置。
【請求項５】
上記電圧指令生成部は、上記出力電圧検出部で検出された上記出力電圧の実効値に応じて上記電圧指令の振幅を補正する、
請求項１から請求項４のいずれか１項に記載の電力変換装置。
【請求項６】
上記電圧指令生成部は、上記出力電圧検出部で検出された上記出力電圧と上記出力電流検出部で検出された上記出力電流とに基づいて無効電力を検出し、上記無効電力に応じて上記電圧指令の振幅を補正する、
請求項１から請求項５のいずれか１項に記載の電力変換装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の電力変換装置を複数台備え、該複数台の電力変換装置を並列運転して上記負荷に交流電力を供給する電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置および電力変換システムに関し、特に、複数台の電力変換装置の各々の負荷分担を均一にして並列運転させる並列運転制御の技術に関するものである。
【背景技術】
【０００２】
複数台の電力変換装置を並列に駆動して負荷に電力を供給する電力変換システムにおいては、同じ仕様の電力変換装置であっても各変換装置の製造上、出力インピーダンスにバラつきが存在するため、その出力インピーダンスのバラツキに起因して負荷突入時の負荷分担にもバラツキが生じる。【０００３】
このような負荷分担のバラツキ発生を抑えるため、従来、複数台の電力変換装置を並列接続して運転する際に、各々の電力変換装置が、自己の出力電流の有効成分または自己の出力有効電力に応じて、自己の出力電流の有効成分または自己の出力有効電力が低下するように出力電圧の基準位相を調整する方式がある。なお、このような垂下特性は、同期発電機も有しており、電力系統における複数台の発電機の並列運転における特性のひとつでもある。【０００４】
例えば、下記の特許文献１では、複数台の電力変換装置が自己の出力電流に応じて自己の出力電圧の基準位相と、出力電圧の振幅とを調整し、並列運転する各電力変換装置の出力電力をバランスさせている。さらに、電力変換装置の出力端に接続された高調波フィルタと負荷との間に直列に抵抗が設置されていると仮定し、その仮想抵抗による電圧降下を前記出力電流から演算し、電圧指令から前記電圧降下を減じることで、電力変換装置間の共振を抑制する並列運転システムが開示されており、各電力変換装置と負荷との間の線路インピーダンスが異なる場合であっても、整流器負荷などの非線形負荷に対する均等分担を可能にし、かつ、各電力変換装置が安定して並列運転を行うことができる。【０００５】
また、下記の特許文献２では、マイクログリッド等の複合発電システムにおいて、電力変換装置は内部起電圧指令とインピーダンスを有する発電機として捉えて、複数台の電力変換装置が自己の出力有効電力に応じて自己の出力電圧の基準位相を調整し、自己の出力無効電力に応じて内部起電圧指令を調整し、並列運転する各電力変換装置の出力電力をバランスさせている。さらに、電力変換装置は電流制御を有しており、計測した電圧の電源と、内部起電圧の電源との間に仮想の内部インピーダンスが接続された場合に、内部インピーダンスに流れる電流値を出力電流の指令値として出力する電力変換装置が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５２１７３９７号
【特許文献２】ＷＯ２０１３／００８４１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の特許文献１に記載された電力変換装置の並列運転方式では、有効電流と位相との垂下特性を利用しているため、電力変換装置が自己の出力電流の有効成分を検出する必要がある。一般的に、出力電流の有効成分を検出するには、出力電流と基準となる正弦波信号とを比較する必要がある。したがって、特許文献１においては、出力電流と出力電圧の基準位相とを比較することで、出力電流の有効成分を検出している。【０００８】
しかし、出力電流の有効成分を検出するには出力電圧の１サイクル以上の時間が必要となるため、負荷の変動などによる瞬時的な電力変化に対して各々の電力変換装置の出力電力を均一化させることができないという課題がある。
すなわち、負荷の変動などによる瞬時的な電力変化が生じた場合、各々の電力変換装置の出力インピーダンスに応じて分担が決まる。そのため、各々の電力変換装置の出力インピーダンスのバラツキに起因して瞬時的な電力分担にもバラツキが発生する。そして、出力電力をバランスできない場合には、出力インピーダンスの小さい電力変換装置の電力分担が大きくなり過ぎて装置が停止するなどのおそれがある。【０００９】
また、特許文献２に記載された電力変換装置の並列運転方式では、有効電力と位相との垂下特性を利用しているため、電力変換装置が自己の出力有効電力を検出する必要がある。この場合も、出力有効電力を検出するには出力電圧の１サイクル以上の時間が必要となるため、特許文献１と同様に、瞬時的な電力変化に対して各々の電力変換装置の出力電力を均一化させることができないという課題がある。【００１０】
この発明は、これらの課題を解消するためになされたもので、複数台の電力変換装置を並列に駆動して負荷に電力を供給する場合に、瞬時的な電力変化に対しても分担電力を均一化することができる電力変換装置および電力変換システムを提供することを目的とする
【課題を解決するための手段】
【００１１】
この発明に係る電力変換装置は、外部に接続される直流電源の電圧を電圧指令に応じた電圧に変換するスイッチング素子部を備えて負荷に交流電力を供給し、上記スイッチング素子部の出力を平滑化するフィルタリアクトルおよびフィルタコンデンサと、上記負荷と上記フィルタコンデンサとの間に設けられる出力リアクトルと、上記フィルタリアクトルに流れるリアクトル電流を検出するリアクトル電流検出部と、上記電力変換装置の出力電圧を検出する出力電圧検出部と、上記出力リアクトルを流れる電流を出力電流として検出する出力電流検出部と、上記リアクトル電流検出部、上記出力電圧検出部および上記出力電流検出部からの検出出力に基づいて上記スイッチング素子部を駆動制御する制御部とを備える。上記制御部は、上記電力変換装置の上記出力電圧を制御するための上記電圧指令を生成する電圧指令生成部と、上記電圧指令に基づいて上記スイッチング素子部を駆動するＰＷＭ信号を生成するＰＷＭ信号生成部と、上記出力電圧と上記出力電流とに基づいて算出される有効電力に応じて上記出力電圧の周波数を変化させるＰＬＬ部とを備えるとともに、上記リアクトル電流に基づいて電圧指令補正量を演算する電圧補正量演算部と、上記電圧指令補正量に応じて上記電圧指令を補正して上記ＰＷＭ信号生成部に出力する電圧指令補正部とを有するものである。【００１２】
また、この発明に係る電力変換システムは、上記電力変換装置を複数台備え、該複数台の電力変換装置を並列運転して上記負荷に交流電力を供給するものである。
【発明の効果】
【００１３】
この発明における電力変換装置によれば、リアクトル電流に基づいて電圧指令補正量を演算して電圧指令を補正するため、リアクトル電流に応じて電力変換装置の出力インピーダンスを調整することができる。そして、複数台の電力変換装置を並列運転して負荷に電力を供給する場合には、各電力変換装置のフィルタリアクトルのインピーダンスのバラツキによる出力インピーダンスのバラツキが抑制される。このため、瞬時的な電力変化に対しても電力分担が集中するのを抑制し、電力分担を各電力変換装置間で均一になるように改善することが可能となる。【００１４】
また、複数台の電力変換装置を並列運転して負荷に電力供給する電力変換システムでは、上述したように、各電力変換装置の出力インピーダンスのバラツキが抑制され、瞬時的な電力変化に対して各々の電力変換装置の出力電力を均一化させることができ、信頼性の高い安定した制御が実現できる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１における電力変換システムの全体を示す構成図である。
【図２】この発明の実施の形態１の別例における電力変換システムの全体を示す構成図である。
【図３】この発明の実施の形態１における電力変換装置の構成を示す図である。
【図４】図３における制御部が備える電圧指令生成部の内部構成を示すブロック図である。
【図５】図４における電圧指令生成部が備える実効電圧指令器の内部構成を示すブロック図である。
【図６】図５における実効電圧指令器が出力する実効電圧指令を説明する図である。
【図７】図５における実効電圧指令器が備える無効電力演算器の内部構成を示すブロック図である。
【図８】図７における無効電力演算器が備える正弦波電圧計測器の内部構成を示すブロック図である。
【図９】図７における無効電力演算器が備える余弦波電圧計測器の内部構成を示すブロック図である。
【図１０】図７における無効電力演算器が備える正弦波電流計測器の内部構成を示すブロック図である。
【図１１】図７における無効電力演算器が備える余弦波電流計測器の内部構成を示すブロック図である。
【図１２】図４における電圧指令生成部が備える実効値演算器の内部構成を示すブロック図である。
【図１３】図４における電圧指令生成部が備える電圧制御器の内部構成を示すブロック図である。
【図１４】この発明の実施の形態１における電力変換装置内の仮想抵抗および仮想インダクタンスを説明する図である。
【図１５】図３における制御部が備えるＰＷＭ信号生成部の内部構成を示すブロック図である。
【図１６】図１５におけるＰＷＭ信号生成部の動作を説明するためのタイミングチャートである。
【図１７】図３における制御部が備えるＰＬＬ部の内部構成を示すブロック図である。
【図１８】図１７におけるＰＬＬ部内で生成する周波数指令を説明する図である。
【図１９】図１７におけるＰＬＬ部が備える有効電力演算器の内部構成を示すブロック線図である。
【図２０】図１７におけるＰＬＬ部が備える変化リミッタの内部構成を示すブロック線図である。
【図２１】この発明の実施の形態１による複数の電力変換装置の並列運転動作を説明するためのタイミングチャートである。
【図２２】比較例である、複数の電力変換装置の並列運転動作を説明するためのタイミングチャートである。
【図２３】この発明の実施の形態１による電力変換装置におけるフィルタリアクトルのインダクタンス低下を説明する図である。
【図２４】この発明の実施の形態２における電力変換装置の構成を示すブロック図である。
【図２５】この発明の実施の形態２における電力変換装置内の仮想抵抗および仮想インダクタンスを説明する図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
図１はこの発明の実施の形態１における電力変換システムの全体を示す構成図である。
【００１７】
この実施の形態１における電力変換システムは、２台の電力変換装置２１ａ、２１ｂが並列運転する構成であって、直流電源６０から各々の電力変換装置２１ａ、２１ｂに直流電圧を供給する。そして、２台の電力変換装置２１ａ、２１ｂの出力が合成されて交流負荷６１に供給される。
【００１８】
なお、ここでは、２台の電力変換装置２１ａ、２１ｂに対する直流電源６０を共通としているが、図２に示すように、電力変換装置２１ａ、２１ｂに個別に直流電源６０ａ、６０ｂを接続した構成としてもよい。また、ここでは電力変換装置２１ａ、２１ｂは、交流負荷６１に交流電力を均等に供給するものとする。
【００１９】
また、この実施の形態１の電力変換システムでは、並列運転する電力変換装置２１ａ、２１ｂの台数を２台としているが、この発明では並列運転する台数は２台に限定されるものではなく、３台以上であってもよい。また、２台の電力変換装置２１ａ、２１ｂのみが並列運転する構成であるが、この発明は発電機などの出力電力に対して周波数の垂下特性を持つ機器と共に並列運転することが可能である。
【００２０】
図３は、図１、図２の電力変換システムに適用される電力変換装置の構成を示す図である。ここに、図１、図２に示した各々の電力変換装置２１ａ、２１ｂは基本的に同じ構成であり、したがって、各々の電力変換装置２１ａ、２１ｂを特に区別しない場合には、符号２１で総称して電力変換装置２１として示すものとする。
【００２１】
図３に示すように、電力変換装置２１は、母線コンデンサ２００と、スイッチング素子部２と、フィルタリアクトル３と、フィルタコンデンサ４と、出力リアクトル５と、リアクトル電流検出部６と、出力電圧検出部７と、出力電流検出部８と、制御部１０と、入力端子１および出力端子９とで構成されている。
【００２２】
母線コンデンサ２００は、入力端子１とスイッチング素子部２との間に並列に接続され、スイッチング素子部２の他方はフィルタリアクトル３に接続される。フィルタリアクトル３と出力リアクトル５は、スイッチング素子部２と出力端子９との間に直列に接続され、フィルタリアクトル３と出力リアクトル５の間に、フィルタコンデンサ４が並列に接続される。
【００２３】
母線コンデンサ２００は、電力変換装置２１の出力急変時に母線コンデンサ２００の電圧が所定の電圧より小さくならないように容量値を選定すればよい。ここで所定の電圧とは、電力変換装置２１が正常な電圧を出力できる母線コンデンサ２００の電圧（例えば電力変換装置２１の出力電圧が２００Ｖｒｍｓの場合、所定の電圧は出力電圧の振幅２８３Ｖ程度）である。
【００２４】
フィルタリアクトル３、フィルタコンデンサ４については、外部の直流電源６０の電圧がスイッチング素子部２によりパルス化された電圧の高調波成分を低減し、所定の周波数成分の電圧信号に変化させるようにインダクタンス値、容量値を選定すればよい。ここで所定の周波数成分とは、電力系統の周波数範囲（例えば５０Ｈｚまたは６０Ｈｚ）である。また、出力リアクトル５は、電力変換装置２１の出力電流の高調波成分を抑制するように容量値を選定すればよい。ここで、高調波成分とは、スイッチング素子部２がスイッチング動作を行う周波数程度の成分である。
【００２５】
リアクトル電流検出部６は、スイッチング素子部２とフィルタリアクトル３の間に接続されて、フィルタリアクトル３を流れる電流を検出する。出力電圧検出部７は、電力変換装置２１が出力する電圧を検出することを目的とし、図３ではフィルタコンデンサ４と並列に接続される。この場合、出力リアクトル５による電圧降下が小さいとして、フィルタコンデンサ４の電圧を電力変換装置２１が出力する電圧と考える。出力電流検出部８は、電力変換装置２１が出力する電流を検出することを目的とし、図３ではフィルタコンデンサ４と出力リアクトル５との間に接続され、出力リアクトル５を流れる電流を出力電流として検出する。
【００２６】
なお、リアクトル電流検出部６は、フィルタリアクトル３を流れる電流を検出することを目的とするため、フィルタリアクトル３とフィルタコンデンサ４との間に接続しても良い。また、出力電流検出部８は、電力変換装置２１が出力する電流を検出することを目的とするため、出力リアクトル５と出力端子９との間に接続しても良い。
さらに、出力電圧検出部７は、出力リアクトル５の出力端子９側に接続しても良い。
【００２７】
なお、図３において、ＩＬはリアクトル電流検出部６で検出されるリアクトル電流（以下、適宜、リアクトル電流ＩＬ、リアクトル電流、ＩＬと記載）、Ｖｃは出力電圧検出部７で検出される出力電圧（以下、適宜、出力電圧Ｖｃ、出力電圧、Ｖｃと記載）、Ｉｏは出力電流検出部８で検出される出力電流（以下、適宜、出力電流Ｉｏ、出力電流、Ｉｏと記載）、Ｓ１、Ｓ２はＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号生成部１４が出力するＰＷＭ信号、φはＰＬＬ部１５が出力する内部位相、ＶＬ＊は電圧補正量演算部１２が出力する補正量、Ｖｒｅｆは電圧指令生成部１１が出力する電圧指令、Ｖｒｅｆ＊は電圧指令補正部１３が出力する補正後電圧指令である。以下、電力変換装置２１を構成する各部の細部について説明する。
【００２８】
スイッチング素子部２は、入力端子１に接続される外部の直流電源６０の電圧を電圧指令に応じた電圧に変換するものである。
スイッチング素子部２は、４つの半導体スイッチング素子２０１〜２０４から成るフルブリッジ構成の単相インバータから成り、第１レグと第２レグとが並列に接続されている。第１レグは、上アームの半導体スイッチング素子２０１と下アームの半導体スイッチング素子２０２とが直列接続されて構成され、第２レグは、上アームの半導体スイッチング素子２０３と下アームの半導体スイッチング素子２０４とが直列接続されて構成される。半導体スイッチング素子２０１〜２０４には、ダイオードが逆並列接続されたＩＧＢＴやＭＯＳＦＥＴ等が用いられる。
【００２９】
そして、各々の半導体スイッチング素子２０１〜２０４が、制御部１０から出力されるＰＷＭ信号Ｓ１、Ｓ２に応じてＯＮ／ＯＦＦされ、それにより、入力端子１から入力される直流電源６０の電圧をパルス状に変形する。具体的には、半導体スイッチング素子２０１、２０４はＰＷＭ信号Ｓ１によりＯＮ／ＯＦＦし、半導体スイッチング素子２０２、２０３はＰＷＭ信号Ｓ２によりＯＮ／ＯＦＦする。
なお、この場合、スイッチング素子部２は単相インバータで構成して単相の交流負荷６１に電力供給するものを示すが、スイッチング素子部２を３相インバータで構成して３相交流電力を３相の交流負荷に供給しても良い。
【００３０】
そして、スイッチング素子部２から出力されたパルス電圧は、スイッチング素子部２と出力端子９との間に設置されたフィルタリアクトル３、フィルタコンデンサ４、出力リアクトル５を通ることにより、正弦波状に成形される。
【００３１】
制御部１０は、各々の検出部６、７、８からの検出信号ＩＬ、Ｖｃ、Ｉｏが入力されてスイッチング素子部２を駆動制御するＰＷＭ信号Ｓ１、Ｓ２を出力する。制御部１０は、電圧指令生成部１１と、電圧補正量演算部１２と、電圧指令補正部１３と、ＰＷＭ信号生成部１４と、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）部１５とで構成される。この場合、制御部１０の内部構成は、ハードウエアで構成してもよく、ソフトウエアで構成してもよい。さらにはハードウエアとソフトウエアを組み合わせた構成としてもよい。以下、制御部１０を構成する各部の具体的な詳細について説明する。また、ここではバイポーラ変調のＰＷＭ信号生成で説明するが、これに限らず、ユニポーラ変調など他のＰＷＭ信号生成方式を用いてもよい。
【００３２】
図４は制御部１０が備える電圧指令生成部１１の内部構成を示すブロック図である。
電圧指令生成部１１は、出力電圧Ｖｃ、出力電流Ｉｏおよび内部位相φを入力とし、電力変換装置２１の出力電圧Ｖｃを制御するための電圧指令Ｖｒｅｆを出力するものである。電圧指令生成部１１は、実効電圧指令器３０と、実効値演算器（ＲＭＳ）３１と、減算器３２と、電圧制御器３３と、乗算器３４と、ゲイン（Ｋ）３００と、正弦波生成器（ＳＩＮ）３０１と、余弦波生成器（ＣＯＳ）３０２と、加算器３０３とで構成される。
【００３３】
電圧指令生成部１１は、フィルタリアクトル３と、出力リアクトル５と、電圧補正量演算部１２とによる定常的な電圧実効値の変動を補正することを目的とする。また、電力変換装置２１間の電圧振幅誤差による無効電力の横流に対して、無効電力の横流を抑制するように電圧振幅を調整する機能も有する。
【００３４】
なお、図４において、Ｖｒ＊は、実効電圧指令器３０が出力する実効電圧指令、Ｖｃｒｍｓは実効値演算器３１が出力する電圧実効値で、出力電圧Ｖｃの実効値に相当する。また、ΔＶｒｍｓは電圧実効値Ｖｃｒｍｓの実効電圧指令Ｖｒ＊からの誤差、ΔＶｒ＊は電圧制御器３３が出力する制御量、Ｖｒｅｆｒｍｓは電圧指令Ｖｒｅｆの実効値、Ｖａは電圧指令Ｖｒｅｆの振幅である。
【００３５】
正弦波生成器３０１は、内部位相φを入力して正弦波ｓｉｎφを出力する。また、余弦波生成器３０２は、内部位相φを入力して余弦波ｃｏｓφを出力する。
実効電圧指令器３０は、出力電流Ｉｏと、出力電圧Ｖｃと、正弦波ｓｉｎφと、余弦波ｃｏｓφとを入力として、電力変換装置２１の出力電圧Ｖｃの制御目標となる実効電圧指令Ｖｒ＊を出力する。
【００３６】
実効値演算器３１は、出力電圧Ｖｃを入力として出力電圧Ｖｃの電圧実効値Ｖｃｒｍｓを出力する。
減算器３２は、実効値演算器３１が出力している電圧実効値Ｖｃｒｍｓを実効電圧指令Ｖｒ＊から減算して誤差ΔＶｒｍｓ（＝Ｖｒ＊−Ｖｃｒｍｓ）を出力する。
【００３７】
電圧制御器３３は、誤差ΔＶｒｍｓを入力として誤差ΔＶｒｍｓが０に近づくように制御演算して制御量ΔＶｒ＊を出力する。電圧制御器３３は、電力変換装置２１が出力する電圧実効値を補正するもので、具体的には、フィルタリアクトル３の電圧降下によって生じる出力電圧実効値の誤差を補正する。この場合、電圧制御器３３は、電力変換装置２１が出力する電圧実効値を制御するため、負荷急変後から十分時間の経過した定常状態での電圧誤差を補正する。
【００３８】
電圧制御器３３は、例えば比例制御、比例制御とローパスフィルタとの直列接続構成などとする。電圧制御器３３が積分要素を有すると、複数台の電力変換装置２１を並列運転して、各電力変換装置２１の出力電圧検出部７に異なる検出誤差が重畳した時に、各電力変換装置２１の電圧制御器３３に入力される誤差ΔＶｒｍｓが０に収束せず、電圧制御器３３の積分値が増加し続ける場合がある。このため、電圧制御器３３を、上述したように積分要素を含まない制御構成とすることで、積分要素による制御誤差が改善される。
【００３９】
加算器３０３は、実効電圧指令器３０からの実効電圧指令Ｖｒ＊と、電圧制御器３３からの制御量ΔＶｒ＊とを加算して、実効電圧指令Ｖｒ＊を補正することで電圧指令Ｖｒｅｆの実効値Ｖｒｅｆｒｍｓを出力する（Ｖｒｅｆｒｍｓ＝Ｖｒ＊＋ΔＶ＊）。
ゲイン３００は、電圧指令Ｖｒｅｆの実効値Ｖｒｅｆｒｍｓを入力して、電圧振幅に換算するゲインである√２を乗算し、電圧指令Ｖｒｅｆの振幅Ｖａを出力する（Ｖａ＝Ｖｒｅｆｒｍｓ×√２）。
乗算器３４は、振幅Ｖａと正弦波ｓｉｎφとを乗算して電圧指令Ｖｒｅｆを出力する。
【００４０】
図５は、電圧指令生成部１１が備える実効電圧指令器３０の内部構成を示すブロック図である。なお、以下説明にて適宜使用する「基本波」は電力変換装置２１の内部位相φの周波数と同じ周波数成分を意味する（例えば基本波の無効電力は内部位相φと同じ周波数成分の無効電力を意味する）。
上述したように、実効電圧指令器３０は、出力電流Ｉｏと、出力電圧Ｖｃと、正弦波ｓｉｎφと、余弦波ｃｏｓφとを入力として、電力変換装置２１の出力電圧Ｖｃの実効電圧指令Ｖｒ＊を出力する。
【００４１】
実効電圧指令器３０は、無効電力演算器３２０と、垂下特性演算器３２１と、基準電圧指令器３２２と、加算器３２３とで構成される。
図５において、Ｑは基本波無効電力、Ｖｒは基準電圧の実効値である基準実効値、ΔＶｒは基準実効値Ｖｒに対する補正量である。なお、基準実効値Ｖｒは、並列運転される複数の電力変換装置２１に対して共通の基準電圧の実効値で、複数の電力変換装置２１に共通の一定値が与えられる。
【００４２】
無効電力演算器３２０は、出力電流Ｉｏと、出力電圧Ｖｃと、余弦波ｃｏｓφと、正弦波ｓｉｎφとを入力とし、電力変換装置２１が出力する基本波無効電力Ｑを出力する。基本波無効電力Ｑは、電力変換装置２１の出力に含まれる内部位相φの周波数成分の無効電力である。基本波無効電力Ｑの演算は、特定周波数の無効電力の極性と大きさを算出できればよい。ここでは、以下の式（１）に示すように、内部位相φ成分に対する出力電圧Ｖｃと出力電流Ｉｏの離散フーリエ変換結果から基本波無効電力Ｑを演算する。
【００４３】
【数１】
2017126205.tif 000003
【００４４】
ここで、Ｔｖｃは出力電圧Ｖｃの周期、Ｔｃは演算周期、ｍは周期Ｔｖｃの期間中に演算周期Ｔｃの処理が行われる演算数、ｎはＶｃのゼロクロスからの演算数（１が最古、ｍが最新、ｎが現在に相当）、Ｖｃｎは現在の出力電圧Ｖｃの値、Ｉｏｎは現在の出力電流Ｉｏの値、φｎは現在の内部位相、ＶｃｓｉｎはＶｃの基本正弦波実効値成分、ＶｃｃｏｓはＶｃの基本余弦波実効値成分、ＩｏｓｉｎはＩｏの基本正弦波実効値成分、ＩｏｃｏｓはＩｏの基本余弦波実効値成分であり、基本波無効電力Ｑは電力変換装置２１が進相の無効電力を出力する方向を正としている。
【００４５】
垂下特性演算器３２１は、基本波無効電力Ｑを入力し、電力変換装置２１が出力する基本波無効電力Ｑを低下させるように補正量ΔＶｒを演算して出力する。具体的には、基本波無効電力ＱにゲインＫｑを乗算した値が補正量ΔＶｒになる（ΔＶｒ＝Ｑ×Ｋｑ）。
【００４６】
ここで、１ｐ．ｕ．の基本波無効電力Ｑに対して０．０５ｐ．ｕ．の補正量ΔＶｒを出力するようにゲインＫｑを設定した場合、スイッチング素子部２（内部を含む）から出力端子９との間に基本波成分に対する０．０５ｐ．ｕ．相当のリアクタンス（インダクタンス）成分が接続された状態と等価になる。
例えば、２００Ｖｒｍｓ、定格１ｋＶＡの電力変換装置の場合、ゲインＫｑを０．０１Ｖｒｍｓ／Ｖａｒ（２００Ｖｒｍｓ×０．０５ｐ．ｕ．／（１ｋＶＡ×１ｐ．ｕ．）＝０．０１Ｖｒｍｓ／Ｖａｒ）に設定する。これにより、スイッチング素子部２（内部を含む）からフィルタコンデンサ４までの間に２Ω（２００Ｖｒｍｓ×２００Ｖｒｍｓ×０．０５ｐ．ｕ．／１ｋＶＡ＝２Ω）のリアクタンスが接続されたのと等価の電圧降下が生じるように、補正量ΔＶｒが出力される。
【００４７】
そのため、複数の電力変換装置２１を並列運転させる場合は、電力変換装置２１間の基本波無効電力の横流が大きい場合、ゲインＫｑを大きく設定する。これにより、電力変換装置２１間の電圧誤差が低下して基本波無効電力の横流を低減できる。また、電力変換装置２１毎で配線インピーダンスの影響などにより、電力変換装置２１毎で基本波無効電力の分担が異なる場合は、電力変換装置２１毎にゲインＫｑを調整しても良い。以上を考慮してゲインＫｑを設定すればよい。
【００４８】
基準電圧指令器３２２は基準実効値Ｖｒを出力する。上述したように、複数台の電力変換装置２１が並列運転する場合、基準実効値Ｖｒは、全ての電力変換装置２１で同じ値である。
加算器３２３は、基準実効値Ｖｒに補正量ΔＶｒを加算して実効電圧指令Ｖｒ＊を出力する（Ｖｒ＊＝Ｖｒ＊＋ΔＶｒ）。
【００４９】
複数の電力変換装置２１が並列運転する際に、電力変換装置２１間で出力電圧Ｖｃの基本波成分の電圧振幅がばらつくと、バラツキによる誤差電圧が出力リアクトル５に印加され、誤差電圧による電流が電力変換装置２１間を流れる。特に電圧振幅の誤差による誤差電圧は、主に正弦波成分のため、出力リアクトル５に正弦波成分の電圧が印加され、余弦波成分の電流が電力変換装置２１間を流れる。つまり、電力としては無効電力が電力変換装置２１間を横流として流れることになる。
この実施の形態では、上述したように、実効電圧指令器３０は垂下特性演算器３２１を備えて、基本波無効電力Ｑが低下するように、基本波無効電力Ｑに対する垂下特性を持たせた実効電圧指令Ｖｒ＊を生成する。図６に示すように、実効電圧指令Ｖｒ＊は、基準実効値Ｖｒに、基本波無効電力Ｑに対する垂下特性（補正量ΔＶｒ）を加えたものとなる。
【００５０】
図７は実効電圧指令器３０が備える無効電力演算器３２０の内部構成を示すブロック図である。
無効電力演算器３２０は、出力電流Ｉｏと、出力電圧Ｖｃと、正弦波ｓｉｎφと、余弦波ｃｏｓφとを入力として、上記式（１）で示す演算により基本波無効電力Ｑを算出して出力する。
無効電力演算器３２０は、ゼロクロス信号出力器３６０と、信号遅延器３６１と、固定信号出力器３６２と、積分器３６３と、サンプルアンドホールド器３６４と、正弦波電圧計測器３６５と、余弦波電圧計測器３６６と、正弦波電流計測器３６７と、余弦波電流計測器３６８と、乗算器３６９，３７０と、減算器３７１とで構成される。以下信号の説明のため、正と負の信号を用いるがＨｉとＬｏの信号などとしてもよい。
【００５１】
図７において、Ｓｚはゼロクロス信号、Ｓｚｄは遅延後ゼロクロス信号である。
ゼロクロス信号出力器３６０は、出力電圧Ｖｃが入力され、出力電圧Ｖｃが正の場合に正のゼロクロス信号Ｓｚを出力し、出力電圧Ｖｃが負の場合に負のゼロクロス信号Ｓｚを出力する。この際に、出力電圧Ｖｃの変動により短時間（例えば５ｍｓ未満）に複数のゼロクロスを検出（チャタリング）する場合がある。このようなチャタリングの対策として、ゼロクロスを検出すると一定時間（例えば５ｍｓ）はゼロクロス検出をマスクしてもよい（ゼロクロス信号Ｓｚを変化させない）。また、出力電圧Ｖｃの正負判定にヒステリシスを持たせてもよい（例えば、１Ｖ以上で正と判定し、−１Ｖ以下で負と判定する）。
【００５２】
信号遅延器３６１は、ゼロクロス信号Ｓｚを入力し、無効電力演算器３２０の演算ステップ１回分の信号を遅延させた遅延後ゼロクロス信号Ｓｚｄを出力する。信号遅延器３６１は、サンプルアンドホールドの信号（ゼロクロス信号Ｓｚ）と積分器のリセットの信号（遅延後ゼロクロス信号Ｓｚｄ）に遅延を持たせる。これにより、ゼロクロス信号Ｓｚに応じて動作するサンプルアンドホールドと、積分器のリセットの動作順番を確実にする。
【００５３】
固定信号出力器３６２は、信号値「１」の固定値を出力する。この信号が積分器３６３で積算されることで、出力電圧Ｖｃの周期計測の時間経過となる。
積分器３６３は、固定信号出力器３６２の出力と、遅延後ゼロクロス信号Ｓｚｄとが入力され、固定信号出力器３６２の出力の積分した出力電圧Ｖｃの周期計測値を出力する。積分器３６３は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化すると、積分値を０にリセットし、固定信号出力器３６２の出力を積分する。また、積分は演算ステップ時間に固定信号出力器３６２の出力を乗算した値を演算ステップ毎に積算していく。そのため、積分器３６３の出力は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化したタイミングからの経過時間になる。
【００５４】
サンプルアンドホールド器３６４は、積分器３６３の出力と、ゼロクロス信号Ｓｚとが入力され、出力電圧Ｖｃの周期Ｔｖｃを出力する。サンプルアンドホールド器３６４は、ゼロクロス信号Ｓｚが負から正に変化したタイミングでサンプルアンドホールド器３６４の出力を積分器３６３の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器３６４の出力は変化しない。この動作により、出力電圧Ｖｃが負から正に変化する周期を計測することができる。
【００５５】
正弦波電圧計測器３６５は、出力電圧Ｖｃと、正弦波ｓｉｎφと、出力電圧Ｖｃの周期Ｔｖｃと、ゼロクロス信号Ｓｚと、遅延後ゼロクロス信号Ｓｚｄとを入力し、出力電圧Ｖｃの正弦波ｓｉｎφ成分を演算し、出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎを出力する。
余弦波電圧計測器３６６は、出力電圧Ｖｃと、余弦波ｃｏｓφと、出力電圧Ｖｃの周期Ｔｖｃと、ゼロクロス信号Ｓｚと、遅延後ゼロクロス信号Ｓｚｄとを入力し、出力電圧Ｖｃの余弦波ｃｏｓφ成分を演算し、出力電圧Ｖｃの基本余弦波実効値成分Ｖｃｃｏｓを出力する。
【００５６】
正弦波電流計測器３６７は、出力電流Ｉｏと、正弦波ｓｉｎφと、出力電圧Ｖｃの周期Ｔｖｃと、ゼロクロス信号Ｓｚと、遅延後ゼロクロス信号Ｓｚｄとを入力し、出力電流Ｉｏの正弦波ｓｉｎφ成分を演算し、出力電流Ｉｏの基本正弦波実効値成分Ｉｏｓｉｎを出力する。
余弦波電流計測器３６８は、出力電流Ｉｏと、余弦波ｃｏｓφと、出力電圧Ｖｃの周期Ｔｖｃと、ゼロクロス信号Ｓｚと、遅延後ゼロクロス信号Ｓｚｄとを入力し、出力電流Ｉｏの余弦波ｃｏｓφ成分を演算し、出力電流Ｉｏの基本余弦波実効値成分Ｉｏｃｏｓを出力する。
【００５７】
乗算器３６９は、出力電圧Ｖｃの基本余弦波実効値成分Ｖｃｃｏｓと、出力電流Ｉｏの基本正弦波実効値成分Ｉｏｓｉｎとを入力し、その乗算結果（Ｖｃｃｏｓ×Ｉｏｓｉｎ）を出力する。また、乗算器３７０は、出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎと、出力電流Ｉｏの基本余弦波実効値成分Ｉｏｃｏｓとを入力し、その乗算結果（Ｖｃｓｉｎ×Ｉｏｃｏｓ）を出力する。さらに、減算器３７１は乗算器３７０の出力から乗算器３６９の出力を減算する、即ち上記式（１）で示す演算により基本波無効電力Ｑを出力する。
【００５８】
図８は無効電力演算器３２０が備える正弦波電圧計測器３６５の内部構成を示すブロック図である。
正弦波電圧計測器３６５は、出力電圧Ｖｃと、正弦波ｓｉｎφと、出力電圧Ｖｃの周期Ｔｖｃと、ゼロクロス信号Ｓｚと、遅延後ゼロクロス信号Ｓｚｄとを入力し、上記式（１）内で示したＶｃｓｉｎの演算を行い、出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎを出力する。
正弦波電圧計測器３６５は、乗算器３８０と、積分器３８１と、サンプルアンドホールド器３８２と、除算器３８３と、ゲイン３８４とで構成される。
【００５９】
乗算器３８０は、出力電圧Ｖｃと、正弦波ｓｉｎφとを入力し、その乗算結果を出力する（Ｖｃ×ｓｉｎφ）。
積分器３８１は、乗算器３８０の出力と、遅延後ゼロクロス信号Ｓｚｄとが入力され、乗算器３８０の出力を積算した値を出力する。ここで、積分器３８１は、演算ステップ時間に乗算器３８０の出力を乗算した値を演算ステップ毎に積算し、遅延後ゼロクロス信号Ｓｚｄが負から正に変わるタイミングで積分値がリセットされる。
【００６０】
サンプルアンドホールド器３９２は、積分器３８１の出力と、ゼロクロス信号Ｓｚとが入力され、ゼロクロス信号Ｓｚが負から正になるタイミングで、サンプルアンドホールド器３９２の出力を積分器３８１の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器３９２の出力は変化しない。
【００６１】
除算器３８３は、サンプルアンドホールド器３９２の出力と、出力電圧Ｖｃの周期Ｔｖｃとが入力され、サンプルアンドホールド器３９２の出力を出力電圧Ｖｃの周期Ｔｖｃで除算した結果を出力する。除算器３８３は、出力電圧Ｖｃの周期Ｔｖｃが０の場合にゼロ割が生じるのを防止するため、出力電圧Ｖｃの周期Ｔｖｃに下限値を設けても良い。
ゲイン３８４は、除算器３８３の出力が入力され、除算器３８３の出力に√２を乗算して基本正弦波実効値成分Ｖｃｓｉｎを出力する。
【００６２】
図９は無効電力演算器３２０が備える余弦波電圧計測器３６６の内部構成を示すブロック図である。
余弦波電圧計測器３６６は、出力電圧Ｖｃと、余弦波ｃｏｓφと、出力電圧Ｖｃの周期Ｔｖｃと、ゼロクロス信号Ｓｚと、遅延後ゼロクロス信号Ｓｚｄとを入力し、上記式（１）内で示したＶｃｃｏｓの演算を行い、出力電圧Ｖｃの基本余弦波実効値成分Ｖｃｃｏｓを出力する。
【００６３】
余弦波電圧計測器３６６は、乗算器３９０と、積分器３９１と、サンプルアンドホールド器３９２と、除算器３９３と、ゲイン３９４とで構成される。
なお、基本余弦波実効値成分Ｖｃｃｏｓの演算は、図８で説明した基本正弦波実効値成分Ｖｃｓｉｎの算出の入力ｓｉｎφをｃｏｓφに変更するものと同じため省略する。
【００６４】
図１０は無効電力演算器３２０が備える正弦波電流計測器３６７の内部構成を示すブロック図である。
正弦波電流計測器３６７は、出力電流Ｉｏと、正弦波ｓｉｎφと、出力電圧Ｖｃの周期Ｔｖｃと、ゼロクロス信号Ｓｚと、遅延後ゼロクロス信号Ｓｚｄとを入力し、上記式（１）内で示したＩｏｓｉｎの演算を行い、出力電流Ｉｏの基本正弦波実効値成分Ｉｏｓｉｎを出力する。
【００６５】
正弦波電流計測器３６７は、乗算器４００と、積分器４０１と、サンプルアンドホールド器４０２と、除算器４０３と、ゲイン４０４とで構成される。
なお、基本正弦波実効値成分Ｉｏｓｉｎの演算は、図８で説明した出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎの算出の入力ＶｃをＩｏに変更するものと同じため省略する。
【００６６】
図１１は無効電力演算器３２０が備える余弦波電流計測器３６８の内部構成を示すブロック図である。
余弦波電流計測器３６８は、出力電流Ｉｏ、余弦波ｃｏｓφと、出力電圧Ｖｃの周期Ｔｖｃと、ゼロクロス信号Ｓｚと、遅延後ゼロクロス信号Ｓｚｄとを入力し、上記式（１）内で示したＩｏｃｏｓの演算を行い、出力電流Ｉｏの基本余弦波実効値成分Ｉｏｃｏｓを出力する。
【００６７】
余弦波電流計測器３６８は、乗算器４１０と、積分器４１１と、サンプルアンドホールド器４１２と、除算器４１３と、ゲイン４１４とで構成される。
なお、基本余弦波実効値成分Ｉｏｃｏｓの演算は、図９で説明した出力電圧Ｖｃの基本余弦波実効値成分Ｖｃｃｏｓの算出の入力ＶｃをＩｏに変更するものと同じため省略する。
【００６８】
図１２は電圧指令生成部１１が備える実効値演算器３１の内部構成を示すブロック図である。
実効値演算器３１は、出力電圧Ｖｃを入力とし、出力電圧Ｖｃの電圧実効値Ｖｃｒｍｓを出力する。実効値演算器３１は、ゼロクロス信号出力器３４０と、乗算器３４１と、積分器３４２、３４５と、サンプルアンドホールド器３４３、３４６と、固定信号出力器３４４と、信号遅延器３４７と、除算器３４８と、平方根器３４９とで構成される。
そして、実効値演算器３１は以下の式（２）で示される電圧実効値Ｖｃｒｍｓの演算を行う。
【００６９】
【数２】
2017126205.tif 000004
【００７０】
ここで、Ｔｖｃは出力電圧Ｖｃの周期、Ｔｃは演算周期、ｍは周期Ｔｖｃの期間に演算周期Ｔｃの処理が行われる演算数、ｎはＶｃのゼロクロスからの演算数（１が最古、ｍが最新、ｎが現在に相当）、Ｖｃｎは現在の出力電圧Ｖｃの値である。
【００７１】
ゼロクロス信号出力器３４０は、出力電圧Ｖｃが入力され、出力電圧Ｖｃが正の場合に正のゼロクロス信号Ｓｚを出力し、出力電圧Ｖｃが負の場合に負のゼロクロス信号Ｓｚを出力する。この際に、出力電圧Ｖｃの変動により短時間（例えば５ｍｓ未満）に複数のゼロクロスを検出（チャタリング）する場合がある。このようなチャタリングの対策として、ゼロクロスを検出すると一定時間（例えば５ｍｓ）はゼロクロス検出をマスクしてもよい（ゼロクロス信号Ｓｚを変化させない）。また、出力電圧Ｖｃの正負判定にヒステリシスを持たせてもよい（例えば、１Ｖ以上で正と判定し、−１Ｖ以下で負と判定する）。
【００７２】
信号遅延器３４７は、ゼロクロス信号Ｓｚを入力し、実効値演算器３１の演算ステップ１回分の信号を遅延させた遅延後ゼロクロス信号Ｓｚｄを出力する。信号遅延器３４７は、サンプルアンドホールドの信号（ゼロクロス信号Ｓｚ）と積分器のリセットの信号（遅延後ゼロクロス信号Ｓｚｄ）に遅延を持たせる。これにより、ゼロクロス信号Ｓｚに応じて動作する積分器の出力のサンプルアンドホールドと、積分器のリセットの動作順番を確実にする。
【００７３】
固定信号出力器３４４は、信号値「１」の固定値を出力する。この信号が積分器３４５で積算されることで、出力電圧Ｖｃの周期計測の時間経過となる。
積分器３４５は、固定信号出力器３４４の出力と、遅延後ゼロクロス信号Ｓｚｄとが入力され、固定信号出力器３４４の出力の積分した出力電圧Ｖｃの周期計測値を出力する。積分器３４５は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化すると、積分値を０にリセットし、固定信号出力器３４４の出力を積分する。また、積分は演算ステップ時間に固定信号出力器３４４の出力を乗算した値を演算ステップ毎に積算していく。そのため、積分器３４５の出力は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化したタイミングからの経過時間になる。
【００７４】
サンプルアンドホールド器３４６は、積分器３４５の出力と、ゼロクロス信号Ｓｚとが入力され、出力電圧Ｖｃの周期Ｔｖｃを出力する。サンプルアンドホールド器３４６は、ゼロクロス信号Ｓｚが負から正に変化したタイミングでサンプルアンドホールド器３４６の出力を積分器３４５の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器３４６の出力は変化しない。この動作により、出力電圧Ｖｃが負から正に変化する周期を計測することができる。
【００７５】
乗算器３４１は、出力電圧Ｖｃが入力され、出力電圧Ｖｃの２乗（Ｖｃ×Ｖｃ）を出力する。
積分器３４２は、乗算器３４１の出力と、遅延後ゼロクロス信号Ｓｚｄとが入力され、乗算器３４１の出力を積算した値を出力する。ここで、積分器３４２は、演算ステップ時間に乗算器３４１の出力を乗算した値を演算ステップ毎に積算し、遅延後ゼロクロス信号Ｓｚｄが負から正に変わるタイミングで積分値がリセットされる。
【００７６】
サンプルアンドホールド器３４３は、積分器３４２の出力と、ゼロクロス信号Ｓｚとが入力され、ゼロクロス信号Ｓｚが負から正になるタイミングでサンプルアンドホールド器３４３の出力を積分器３４２の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器３４３の出力は変化しない。
除算器３４８は、サンプルアンドホールド器３４３の出力と、出力電圧Ｖｃの周期Ｔｖｃとが入力され、サンプルアンドホールド器３４３の出力を出力電圧Ｖｃの周期Ｔｖｃで除算した結果を出力する。除算器３４８は、出力電圧Ｖｃの周期Ｔｖｃが０の場合にゼロ割が生じるのを防止するため、出力電圧Ｖｃの周期Ｔｖｃに下限値を設けても良い。
【００７７】
平方根器３４９は、除算器３４８の出力が入力され、除算器３４８の出力の平方根を演算して、出力電圧Ｖｃの電圧実効値Ｖｃｒｍｓを出力する。
除算器３４８は実数を出力するものであり、除算器３４８の出力が０以下の場合は、平方根器３４９の出力が虚数となるため、除算器３４８の入力に下限値（例えば下限値を０とする）を設けても良い。
【００７８】
図１３は電圧指令生成部１１が備える電圧制御器３３の内部構成を示すブロック図である。
電圧制御器３３は、電圧実効値Ｖｃｒｍｓを実効電圧指令Ｖｒ＊から減算した誤差ΔＶｒｍｓを入力とし、誤差ΔＶｒｍｓが０に近づくように制御量ΔＶｒ＊を出力する。
電圧制御器３３は、比例ゲイン（Ｋｐ）４２０と、積分ゲイン（Ｋｉ）４２１と、積分器４２２と、リミッタ４２３、４２４と、加算器４２５とで構成される。
【００７９】
上述したように電圧制御器３３は、電力変換装置２１が出力する電圧実効値を補正するもので、具体的には、フィルタリアクトル３の電圧降下によって生じる出力電圧実効値の誤差を補正するものである。
【００８０】
電圧制御器３３の比例ゲイン４２０と、積分ゲイン４２１とは、電圧制御器３３の動作が安定となり、所望の応答が得られる程度に設定すればよい。また、リミッタ４２３、４２４は、電力変換装置２１の想定される電圧変動幅より大きく設定すればよい。リミッタ４２３とリミッタ４２４とで同じ値を設定しても良い。例えば、電力変換装置２１の出力電圧範囲が定格２００Ｖｒｍｓで、１８０Ｖｒｍｓ〜２２０Ｖｒｍｓの範囲で、電圧変動が―２０Ｖｒｍｓ〜２０Ｖｒｍｓで動作する場合は、リミッタ４２３、４２４は―３０Ｖｒｍｓ〜３０Ｖｒｍｓの値を出力するように設定する。
【００８１】
ここでは電圧制御器３３をＰＩ制御器として構成した例を示したがそれに限るものではない。例えば、電圧制御器３３を比例制御器、比例制御器とローパスフィルタの直列構成としてもよい。
【００８２】
比例ゲイン４２０は、誤差ΔＶｒｍｓを入力とし、比例ゲインＫｐを乗算した結果（ΔＶｒｍｓ×Ｋｐ）を出力する。
積分ゲイン４２１は、誤差ΔＶｒｍｓを入力とし、積分ゲインＫｉを乗算した結果（ΔＶｒｍｓ×Ｋｉ）を出力する。
積分器４２２は、積分ゲイン４２１の出力を入力とし、演算ステップ時間に積分ゲイン４２１の出力を乗算した値を演算ステップ毎に積算し、その積分結果を出力する。また、図示していないが、積分器４２２の積算値は、積分器４２２の後段に接続されるリミッタ４２３の上限値または下限値に制限されるものとする。
【００８３】
リミッタ４２３は、上限値と下限値を有しており、積分器４２２の出力を入力とし、この入力がリミッタ４２３の有する上限値より大きい場合は上限値を出力し、下限値より小さい場合は下限値を出力する。それ以外の場合は、リミッタ４２３は入力された値を出力する。
加算器４２５は、比例ゲイン４２０の出力と、リミッタ４２３の出力とを入力とし、これらの入力を加算した結果を出力する。
リミッタ４２４は、上限値と下限値を有しており、加算器４２５の出力を入力とし、この入力がリミッタ４２４の有する上限値より大きい場合は上限値を出力し、下限値より小さい場合は下限値を出力する。それ以外の場合は、リミッタ４２４は入力された値を出力する。
【００８４】
図３に戻り、電圧補正量演算部１２は、リアクトル電流検出部６で検出されるリアクトル電流ＩＬに基づいて電圧指令生成部１１で生成された電圧指令Ｖｒｅｆに対する補正量ＶＬ＊を演算する。この電圧指令の補正量ＶＬ＊は、スイッチング素子部２とフィルタリアクトル３との間に、インピーダンスによる電圧降下が生じることに相当する。電圧補正量演算部１２による電圧指令の補正量ＶＬ＊の演算例としては以下の式（３）となる。
【００８５】
【数３】
2017126205.tif 000005
【００８６】
ここに、ＶＬ＊は電圧補正量演算部１２で演算される電圧指令の補正量、ＩＬはリアクトル電流検出部６で検出されるリアクトル電流、Ｌｓｅｔはインダクタンス成分ゲイン、Ｒｓｅｔは抵抗成分ゲインである。
【００８７】
具体的には、図１４に示すように、電力変換装置２１（２１ａ、２１ｂ）のスイッチング素子部２の内部に仮想の抵抗Ｒｓｅｔと、仮想のインダクタンスＬｓｅｔを有するように動作する。そのため、上記式（３）はインダクタンスＬｓｅｔと、抵抗Ｒｓｅｔとが直列接続され、電流ＩＬが流れた場合における電圧降下を示している。式（３）の右辺第１項はインダクタンスＬｓｅｔの電圧降下、式（３）の右辺第２項は抵抗Ｒｓｅｔの電圧降下に相当する。
【００８８】
ここでは電力変換装置２１のスイッチング素子部２の内部に仮想の抵抗Ｒｓｅｔと、仮想のインダクタンスＬｓｅｔを有する想定で説明するが、これに限るものではなく、電力変換装置２１のスイッチング素子部２とフィルタリアクトル３との間に仮想の抵抗Ｒｓｅｔと、仮想のインダクタンスＬｓｅｔを有すると想定しても同じである。
【００８９】
抵抗成分ゲインＲｓｅｔは、フィルタリアクトル３と、フィルタコンデンサ４と、インダクタンス成分ゲインＬｓｅｔによる仮想インダクタンスの共振を防止するように選定すればよい。また、電力変換装置２１が出力する直流電流を抑制できるように選定してもよい。
インダクタンス成分ゲインＬｓｅｔは、出力リアクトル５よりもフィルタリアクトル３のインダクタンスが十分に大きい場合（例えば出力リアクトル５が１０ｕＨでフィルタリアクトル３が１ｍＨ）、フィルタリアクトル３のバラつきを小さくするように選定すればよい。
【００９０】
例えば、電力変換装置２１ａと、電力変換装置２１ｂとが並列運転する場合に、フィルタリアクトル３のインダクタンス設計値１ｍＨに対して、電力変換装置２１ａのフィルタリアクトル３は１．２ｍＨ（２０％のバラつき）、電力変換装置２１ｂのフィルタリアクトル３は０．８ｍＨ（―２０％のバラつき）とする。その場合、負荷突入時などの電流分担（電力分担）は、電力変換装置２１ｂが電力変換装置２１ａの約１．５倍になる。それに対して、インダクタンス成分ゲインＬｓｅｔを０．００１に設定すると、電力変換装置２１ａ、２１ｂのスイッチング素子部２の内部に１ｍＨのインダクタンスが接続されたように見える。このため、負荷突入時などの電流分担（電力分担）は、電力変換装置２１ｂが電力変換装置２１ａの約１．２２倍に改善される。
この場合、電力変換装置２１ａと電力変換装置２１ｂとで、インダクタンス成分ゲインＬｓｅｔを共に０．００１に設定したが、インダクタンス成分ゲインＬｓｅｔおよび抵抗成分ゲインＲｓｅｔは、各電力変換装置２１ａ、２１ｂに個別に設定可能である。
【００９１】
上記式（３）におけるリアクトル電流ＩＬの微分方法としては、前回値と最新値との差分をとる方法や、ハイパスフィルタを用いる方法、最小二乗法で傾きを算出するなどでよい。また、上記式（３）におけるリアクトル電流ＩＬは、フィルタなどを通した値を用いてもよく、移動平均値を用いてもよい。なお、上記式（３）の右辺第２項はフィルタリアクトル３とフィルタコンデンサ４との共振防止に役立つ。
【００９２】
電圧指令補正部１３は、電圧補正量演算部１２で得られた補正量ＶＬ＊に応じて、電圧指令生成部１１から出力される電圧指令Ｖｒｅｆを補正し、この補正後に得られる補正後電圧指令Ｖｒｅｆ＊を次段のＰＷＭ信号生成部１４に出力する。この電圧指令補正部１３による補正後電圧指令Ｖｒｅｆ＊の演算例としては、以下の式（４）となる。
【００９３】
【数４】
2017126205.tif 000006
【００９４】
この式（４）は図１４に対応するもので、電圧指令Ｖｒｅｆから補正量ＶＬ＊を減算した補正後電圧指令Ｖｒｅｆ＊に相当する電圧をスイッチング素子部２が出力することになる。つまり、スイッチング素子部２の中に電圧指令Ｖｒｅｆの電源と補正量ＶＬ＊の電圧降下を生じる仮想抵抗Ｒｓｅｔと仮想インダクタンスＬｓｅｔとが直列に接続されていることと等価に見える。
【００９５】
このように、電圧補正量演算部１２でスイッチング素子部２とフィルタリアクトル３との間のインピーダンスによる電圧降下に相当する補正量ＶＬ＊を演算する。次いで、電圧指令補正部１３で電圧指令生成部１１から出力される電圧指令Ｖｒｅｆを補正量ＶＬ＊を用いて補正する。そうすることで、リアクトル電流ＩＬの増加に応じて電力変換装置２１の出力インピーダンスを大きくすることができる。すなわち、複数の電力変換装置２１が並列運転する場合、負荷電流の集中によるフィルタリアクトル３の飽和、フィルタリアクトル３のインピーダンスのバラツキにより、出力インピーダンスが小さい電力変換装置２１について、出力インピーダンスが大きくなるように補正することになる。このため、電力分担（分担電流）が集中するのを抑制することができる。
【００９６】
しかも、この電圧補正量演算部１２で演算される電圧指令の補正量ＶＬ＊は、出力電圧Ｖｃの周期以下でも算出されるため、交流負荷６１の変動などによる瞬時的な電力変化に対しても各々の電力変換装置２１（２２１ａ、２２ｂ）の出力電力をバランスさせることができる。
【００９７】
図１５は制御部１０が備えるＰＷＭ信号生成部１４の内部構成を示すブロック図である。
ＰＷＭ信号生成部１４は、上記の電圧指令補正部１３からの補正後電圧指令Ｖｒｅｆ＊とキャリア信号Ｓｃａｒｒとに基づきＰＷＭ信号を生成するものであり、キャリア信号Ｓｃａｒｒを発生するキャリア信号発生器４０と、コンパレータ４１と、反転器４２とで構成されている。また、簡略化のため、一般的に設定するスイッチングレグの短絡防止時間（デッドタイム）は考慮しないものとしている。
【００９８】
図１６は、ＰＷＭ信号生成部１４の動作を説明するためのタイミングチャートである。
図１６において、キャリア信号Ｓｃａｒｒはキャリア信号発生器４０の出力信号、スイッチング信号Ｓ１およびＳ２はＰＷＭ信号生成部１４からスイッチング素子部２に出力されるＰＷＭ信号である。以下、ＰＷＭ信号の生成過程を図１５、図１６に基づいて説明する。
【００９９】
キャリア信号発生器４０は、キャリア周期に応じた三角波を生成する。ここでは、キャリア信号Ｓｃａｒｒを三角波としたが、鋸波などでもよい。コンパレータ４１は、補正後電圧指令Ｖｒｅｆ＊と、キャリア信号発生器４０のキャリア信号Ｓｃａｒｒとを比較する。コンパレータ４１は、指令Ｖｒｅｆ＊が信号Ｓｃａｒｒよりも大きい場合はＯＮ信号を出力し、指令Ｖｒｅｆ＊が信号Ｓｃａｒｒより小さい場合はＯＦＦ信号を出力する。
【０１００】
コンパレータ４１の出力信号が一方のスイッチング（ＰＷＭ）信号Ｓ１となる。反転器４２は、入力されたスイッチング（ＰＷＭ）信号Ｓ１のＯＮ信号とＯＦＦ信号を反転して出力する。よって、反転器４２の出力信号が他方のスイッチング（ＰＷＭ）信号Ｓ２となる。
なお、ここでは、キャリア信号発生器４０のキャリア信号Ｓｃａｒｒと補正後電圧指令Ｖｒｅｆ＊とを比較してスイッチング（ＰＷＭ）信号Ｓ１、Ｓ２を生成すると説明したが、入力端子１の電圧を検出する手段を有する構成では、その検出電圧を用いて補正後電圧指令Ｖｒｅｆ＊を規格化してもよい。
【０１０１】
図１７は制御部１０が備えるＰＬＬ部１５の内部構成を示すブロック図である。
ＰＬＬ部１５は、出力電圧Ｖｃと、出力電流Ｉｏとを入力とし、内部位相φを出力する。ＰＬＬ部１５は、出力電圧Ｖｃと、出力電流Ｉｏとから算出される有効電力Ｐに応じて出力電圧Ｖｃの周波数を変化させるもので、有効電力演算器５０と、垂下特性演算器５１と、変化リミッタ５２と、基準周波数指令部５３と、減算器５４と、位相生成器５５とで構成される。
図１７において、Ｐは有効電力、ｄｆは周波数補正指令、ｄｆａは制限後の周波数補正指令、ｆｒｅｆは基準周波数指令、ｆｒｅｆ＊は周波数指令である。
【０１０２】
複数台の電力変換装置２１が並列運転する場合、ＰＬＬ部１５は各電力変換装置２１の出力電圧Ｖｃの位相差を補正する。各電力変換装置２１の出力電圧Ｖｃの位相差により生じる誤差電圧は、主に余弦波成分である。そのため、出力リアクトル５に余弦波成分の誤差電圧が印加され、誤差電圧と出力リアクトル５のインピーダンスによって決まる電流が、電力変換装置２１間を流れる。この電力変換装置２１間を流れる電流は主に正弦波成分のため、各電力変換装置２１間に有効電力の横流が生じることになる。そのため、ＰＬＬ部１５は、電力変換装置２１が出力する有効電力を検出して、電力変換装置２１の周波数を調整することで、有効電力の横流を抑制できる。
【０１０３】
有効電力演算器５０は、出力電圧検出部７で検出された出力電圧Ｖｃと、出力電流検出部８で検出された出力電流Ｉｏとから有効電力Ｐを演算する。具体的な有効電力の演算方法としては、出力電圧Ｖｃと出力電流Ｉｏとの積（＝Ｖｃ×Ｉｏ）に対して、出力電圧Ｖｃの周期平均を演算する。また、出力電圧Ｖｃと出力電流Ｉｏとの積（＝Ｖｃ×Ｉｏ）に対して、ローパスフィルタなどのフィルタ処理を用いてもよい。
垂下特性演算器５１は、有効電力演算器５０で演算した有効電力Ｐに応じて、周波数補正指令ｄｆを演算する。周波数補正指令ｄｆと、有効電力Ｐとの関係は以下の式（５）となる。
【０１０４】
【数５】
2017126205.tif 000007
【０１０５】
ここに、Ｋｆは垂下特性ゲインである。
なお、ここでは、有効電力Ｐに比例して周波数補正指令ｄｆを演算するようにしたが、有効電力Ｐにフィルタを用いて周波数補正指令ｄｆを演算してもよい。さらに、有効電力Ｐの微分要素も用いて周波数補正指令ｄｆを演算してもよい。また、並列運転する電力変換装置２１の電力容量が異なり、電力変換装置２１毎に分担する有効電力Ｐの比率を調整する場合は、分担する有効電力Ｐの比率に応じて垂下特性ゲインＫｆを調整すればよい。その他には、有効電力Ｐに電力指令オフセットを設定することで、電力変換装置２１毎の分担する有効電力を調整することもできる。
【０１０６】
変化リミッタ５２は、垂下特性演算器５１で出力される周波数補正指令ｄｆを入力し、周波数補正指令ｄｆの変化を制限した後の周波数補正指令ｄｆａを出力する。この変化リミッタ５２を設けることの意義について、以下に説明する。
【０１０７】
図１に示した構成の電力変換システムでは、電力変換装置２１（２１ａ、２１ｂ）が、太陽光発電などの分散電源の電力を商用電力に変換する他の電力変換装置（図示せず）と連系運転する場合が考えられる。
このような分散電源用の電力変換装置は、単独運転検出機能を有している。この単独運転検出の判定方法は、電力変換装置が連系する系統電圧の周波数変化から判定している。そのため、この実施の形態の電力変換装置２１が、別途設けられた分散電源用の電力変換装置と連系運転する場合、周波数補正指令ｄｆによる周波数変化で、分散電源用の電力変換装置が単独運転を誤検出し、停止する恐れがある。そのため、単独運転の誤検出を防止する手段として、周波数補正指令ｄｆに変化リミッタ５２を設定する。
【０１０８】
また、分散電源用の電力変換装置は、電力系統の瞬時電圧低下および瞬時停電の電力系統の擾乱に対して、一斉解列を防止するために、Ｆａｕｌｔ  Ｒｉｄｅ  Ｔｈｒｏｕｇｈを適用されている機器がある。このＦａｕｌｔ  Ｒｉｄｅ  Ｔｈｒｏｕｇｈを適用される電力変換装置においては、ランプ状の周波数変化２Ｈｚ／ｓに対して運転継続する必要がある。そのため、変化リミッタ５２の上限値は２Ｈｚ／ｓ以下、下限値は―２Ｈｚ／ｓ以上に設定すると効果的である。
【０１０９】
今後、分散電源用の電力変換装置に対する要求は、電力系統の電力需給背景により変化すると考えられる。その場合は、分散電源用の電力変換装置に対する要求に応じて、変化リミッタ５２の上限値および下限値を設定すると効果的である。
【０１１０】
基準周波数指令部５３は、電力変換装置２１の出力電圧Ｖｃの周波数制御目標となる基準周波数指令ｆｒｅｆを出力する。なお、この基準周波数指令ｆｒｅｆは、各々の電力変換装置２１で共通の値に設定されている。
減算器５４は、基準周波数指令部５３が出力する基準周波数指令ｆｒｅｆから制限後の周波数補正指令ｄｆａを減算し、その減算した値ｆｒｅｆ＊（＝ｆｒｅｆ−ｄｆａ）を周波数指令として出力する。
位相生成器５５は、減算器５４から出力される周波数指令ｆｒｅｆ＊を積算することで、電力変換装置２１が出力する電圧Ｖｃの内部位相φを生成する。
【０１１１】
上述したように、ＰＬＬ部１５は電力変換装置２１が出力する有効電力に応じて、周波数指令ｆｒｅｆ＊が垂下特性を有するように動作し、周波数指令ｆｒｅｆ＊は図１８に示すように変化する。具体的には、電力変換装置２１が出力端子９側に正の有効電力Ｐを出力している場合は周波数指令ｆｒｅｆ＊を減少させ、負の有効電力Ｐを出力している場合は周波数指令ｆｒｅｆ＊を増加させる。
【０１１２】
図１９はＰＬＬ部１５が備える有効電力演算器５０の内部構成を示すブロック図である。
有効電力演算器５０は、出力電圧Ｖｃと、出力電流Ｉｏとを入力し、以下の式（６）で示す演算を行い、有効電力Ｐを出力する。
【０１１３】
【数６】
2017126205.tif 000008
【０１１４】
ここで、Ｔｖｃは出力電圧Ｖｃの周期、Ｔｃは演算周期、ｍは周期Ｔｖｃの期間に演算周期Ｔｃの処理が行われる演算数、ｎはＶｃのゼロクロスからの演算数（１が最古、ｍが最新、ｎが現在に相当）、Ｖｃｎは現在の出力電圧Ｖｃの値、Ｉｏｎは現在の出力電流Ｉｏの値である。
【０１１５】
有効電力演算器５０は、ゼロクロス信号出力器５２０と、信号遅延器５２１と、乗算器５２２と、積分器５２３、５２６と、サンプルアンドホールド器５２４、５２７と、固定信号出力器５２５と、除算器５２８とで構成される。
図１９において、Ｓｚはゼロクロス信号、Ｓｚｄは遅延後ゼロクロス信号である。
【０１１６】
ゼロクロス信号出力器５２０は、出力電圧Ｖｃが入力され、出力電圧Ｖｃが正の場合に正のゼロクロス信号Ｓｚを出力し、出力電圧Ｖｃが負の場合に負のゼロクロス信号Ｓｚを出力する。この際に、出力電圧Ｖｃの変動により短時間（例えば５ｍｓ未満）に複数のゼロクロスを検出（チャタリング）する場合がある。このようなチャタリングの対策として、ゼロクロスを検出すると一定時間（例えば５ｍｓ）はゼロクロス検出をマスクしてもよい（ゼロクロス信号Ｓｚを変化させない）。また、出力電圧Ｖｃの正負判定にヒステリシスを持たせてもよい（例えば、１Ｖ以上で正と判定し、−１Ｖ以下で負と判定する）。
【０１１７】
信号遅延器５２１は、ゼロクロス信号Ｓｚを入力し、有効電力演算器５０の演算ステップ１回分の信号を遅延させた遅延後ゼロクロス信号Ｓｚｄを出力する。信号遅延器５２１は、サンプルアンドホールドの信号（ゼロクロス信号Ｓｚ）と積分器のリセットの信号（遅延後ゼロクロス信号Ｓｚｄ）に遅延を持たせる。これにより、ゼロクロス信号Ｓｚに応じて動作する積分器の出力のサンプルアンドホールドと、積分器のリセットの動作順番を確実にする。
【０１１８】
固定信号出力器５２５は、信号値「１」の固定値を出力する。この信号が積分器５２６で積算されることで、出力電圧Ｖｃの周期計測の時間経過となる。
積分器５２６は、固定信号出力器５２５の出力と、遅延後ゼロクロス信号Ｓｚｄとが入力され、固定信号出力器５２５の出力の積分した出力電圧Ｖｃの周期計測値を出力する。積分器５２６は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化すると、積分値を０にリセットし、固定信号出力器５２５の出力を積分する。また、積分器５２６は、演算ステップ時間に固定信号出力器５２５の出力を乗算した値を演算ステップ毎に積算していく。そのため、積分器５２６の出力は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化したタイミングからの経過時間になる。
【０１１９】
サンプルアンドホールド器５２７は、積分器５２６の出力と、ゼロクロス信号Ｓｚとが入力され、出力電圧Ｖｃの周期Ｔｖｃを出力する。サンプルアンドホールド器５２７は、ゼロクロス信号Ｓｚが負から正に変化したタイミングでサンプルアンドホールド器５２７の出力を積分器５２６の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器５２７の出力は変化しない。この動作により、出力電圧Ｖｃが負から正に変化する周期を計測することができる。
【０１２０】
乗算器５２２は、出力電圧Ｖｃと、出力電流Ｉｏとを入力とし、これらの乗算結果（Ｖｃ×Ｉｏ）を出力する。
積分器５２３は、乗算器５２２の出力と、遅延後ゼロクロス信号Ｓｚｄとが入力され、乗算器５２２の出力を積算した値を出力する。ここで、積分器５２３は、演算ステップ時間に乗算器５２２の出力を乗算した値を演算ステップ毎に積算し、遅延後ゼロクロス信号Ｓｚｄが負から正に変わるタイミングで積分値がリセットされる。
【０１２１】
サンプルアンドホールド器５２４は、積分器５２３の出力と、ゼロクロス信号Ｓｚとが入力され、ゼロクロス信号Ｓｚが負から正になるタイミングでサンプルアンドホールド器５２４の出力を積分器５２３の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器５２４の出力は変化しない。
除算器５２８は、サンプルアンドホールド器５２４の出力と、出力電圧Ｖｃの周期Ｔｖｃとが入力され、サンプルアンドホールド器５２４の出力を出力電圧Ｖｃの周期Ｔｖｃで除算した結果を出力する。除算器５２８は、出力電圧Ｖｃの周期Ｔｖｃが０の場合にゼロ割が生じるのを防止するため、出力電圧Ｖｃの周期Ｔｖｃに下限値を設けても良い。
【０１２２】
図２０はＰＬＬ部１５が備える変化リミッタ５２の内部構成を示すブロック図である。
変化リミッタ５２は、周波数補正指令ｄｆを入力して、制限後の周波数補正指令ｄｆａを出力し、ＰＬＬ部１５の演算ステップ当りの周波数補正指令ｄｆの変化に制限を設ける。
変化リミッタ５２は、減算器５４０と、リミッタ５４１と、加算器５４２と、信号遅延器５４３とで構成される。
【０１２３】
減算器５４０は、周波数補正指令ｄｆと、前回の周波数補正指令に相当する信号遅延器５４３の出力を入力し、この減算結果（周波数補正指令ｄｆ―前回の周波数補正指令）を出力する。この減算結果が周波数補正指令ｄｆの演算ステップ（ＰＬＬ部１５の演算ステップ）当りの変化量となる。
リミッタ５４１は、減算器５４０の出力である周波数補正指令ｄｆの演算ステップ当りの変化量を制限した値を出力する。リミッタ５４１の上限値と下限値により、制限する周波数変化を設定できる。例えば、周波数補正指令ｄｆの変化を±２Ｈｚ／ｓ以内に制限する場合、リミッタ５４１の上限値を２×（ＰＬＬ部１５の演算ステップ時間）、リミッタ５４１の下限値を−２×（ＰＬＬ部１５の演算ステップ時間）に設定すればよい。
【０１２４】
加算器５４２は、リミッタ５４１の出力と、信号遅延器５４３の出力とを入力し、その加算結果である制限後の周波数補正指令ｄｆａを出力する。この制限後の周波数補正指令ｄｆａは信号遅延器５４３に入力され、ＰＬＬ部１５の演算ステップ１回分を遅延させた値が信号遅延器５４３から出力される。この出力が前回の周波数補正指令に相当する。
【０１２５】
図２１は、この実施の形態による電力変換システムにおける各々の電力変換装置２１ａ、２１ｂの並列運転動作を説明するためのタイミングチャートである。また、図２２は、比較例として、２台の電力変換装置Ａ、Ｂを並列運転する電力変換システムにおける、各々の電力変換装置Ａ、Ｂの並列運転動作を説明するためのタイミングチャートである。
比較例における電力変換装置Ａ、Ｂでは、この実施の形態による電圧補正量演算部１２および電圧指令補正部１３が省略され、電圧指令生成部１１が生成する電圧指令Ｖｒｅｆが補正されずにＰＷＭ信号の生成に用いられる。その他の構成は、電力変換装置２１（２１ａ、２１ｂ）と同様とする。
【０１２６】
図２１、図２２では、負荷電流（交流負荷の電流波形）、一方の電力変換装置２１ａ、Ａの出力電流（出力リアクトルを流れる電流波形）、他方の電力変換装置２１ｂ、Ｂの出力電流（出力リアクトルを流れる電流波形）を示す。なお、負荷電流は、通常、並列運転される２台の電力変換装置の出力電流の和となる。
ここでは、この実施の形態の効果を示すため、図２１、図２２のいずれの場合も、電力変換装置２１ａ、Ａにおけるフィルタリアクトル３のインダクタンス成分よりも、電力変換装置２１ｂ、Ｂにおけるフィルタリアクトル３のインダクタンス成分が小さく設定されているものとする。
なお、図２１、図２２では共に単相構成における波形を示しているが、この発明は単相に限るものではなく、三相にも適用できる。
【０１２７】
まず、図２２に示す比較例を説明する。
電力変換装置Ａの出力電流と、電力変換装置Ｂの出力電流とを比較すると、負荷投入時において電力変換装置Ｂに負荷電流が偏っている。その理由は、２台の電力変換装置Ａ、Ｂのフィルタリアクトル３のインダクタンス成分が互いに異なるためである。すなわち、電力変換装置Ａのフィルタリアクトル３のインダクタンス成分よりも、電力変換装置Ｂのフィルタリアクトル３のインダクタンス成分が小さいため、インピーダンスが小さく、電力変換装置Ｂの電流の分担が大きくなる。その結果、瞬時的な電力分担も大きくなる。
【０１２８】
その後、時間が経過すると両電力変換装置Ａ、Ｂの出力電流の分担が均等化されるように改善する。その理由を以下に説明する。各電力変換装置Ａ、ＢのＰＬＬ部１５が備える垂下特性演算器５１により、基準周波数指令ｆｒｅｆが周波数補正指令ｄｆによって補正される。これにより、フィルタリアクトル３のスイッチング素子部２側の端部とフィルタコンデンサ４側の端部とで電圧位相差が生じる。この電圧位相差に応じて各電力変換装置Ａ、Ｂのフィルタリアクトル３の電流が調整され、定常時に各電力変換装置Ａ、Ｂで電力が均一に分担されるからである。
【０１２９】
以上のように、比較例による電力変換装置Ａ、Ｂの並列運転動作では、負荷投入時のような瞬時的な電力変化が起こる際の電流分担を均一化することが困難である。
【０１３０】
次に、図２１に示す、この実施の形態による電力変換装置２１ａ、２１ｂの並列運転動作の例を説明する。
電力変換装置２１ａの出力電流と、電力変換装置２１ｂの出力電流とを比較すると、負荷投入時において電流の偏りが改善されている。この理由は、各々の電力変換装置２１ａ、２１ｂが備える電圧補正量演算部１２と電圧指令補正部１３とにより、上述したフィルタリアクトル３のインダクタンス成分の誤差が補正されるためである。
【０１３１】
また、時間が経過すると両電力変換装置２１ａ、２１ｂの出力電流の分担が均等化されるように改善する。その理由は、図２２について説明したのと同様である。即ち、各電力変換装置２１ａ、２１ｂのＰＬＬ部１５が備える垂下特性演算器５１により、基準周波数指令ｆｒｅｆが周波数補正指令ｄｆによって補正される。これにより、フィルタリアクトル３のスイッチング素子部２側の端部とフィルタコンデンサ４側の端部とで電圧位相差が生じる。この電圧位相差に応じて各電力変換装置２１ａ、２１ｂのフィルタリアクトル３の電流が調整され、定常時に各電力変換装置２１ａ、２１ｂで電力が均一に分担されるからである。
【０１３２】
以上のように、この実施の形態１では、複数台の電力変換装置２１ａ、２１ｂを並列に駆動して交流負荷６１に電力を供給する場合において、各々の電力変換装置２１ａ、２１ｂを構成するスイッチング素子部２とフィルタリアクトル３との間のインピーダンスによる電圧降下に相当する補正量ＶＬ＊を電圧補正量演算部１２で演算し、この補正量ＶＬ＊を用いて電圧指令Ｖｒｅｆを電圧指令補正部１３で補正する。これにより、出力インピーダンスが小さい電力変換装置に対して、出力インピーダンスが大きくなるように補正され、出力インピーダンスのバラツキが抑制される。
このため、負荷投入時のような瞬時的な電力変化に対しても、電力分担（分担電流）が集中するのを抑制し、電力分担を各電力変換装置２１ａ、２１ｂ間で均一になるように改善することができる。しかも、ＰＬＬ部１５で電力変換装置２１ａ、２１ｂの出力電圧Ｖｃと出力電流Ｉｏから算出される有効電力に応じて出力電圧Ｖｃの周波数を変化させるので、定常状態での電力分担も均一化することができる。
【０１３３】
また、フィルタリアクトル３のインダクタンスは、フィルタリアクトル３の温度によっても変動する。図２３に示すように、一般に温度の上昇でインダクタンスが低下し、キュリー温度付近になると急激にインダクタンスが低下する。このフィルタリアクトル３のインダクタンスの低下により、電力変換装置２１のインピーダンスが低下する。そのため、複数の電力変換装置２１が並列運転する場合は、各電力変換装置２１のフィルタリアクトル３の温度に差異が生じると、各電力変換装置２１のインピーダンスにも差異が生じる。
さらに、フィルタリアクトル３に流れる電流が増加すると磁気飽和によりインダクタンスが低下して、電力変換装置２１のインピーダンスが低下する。
【０１３４】
複数の電力変換装置２１が並列運転する場合は、インピーダンスが低下した電力変換装置２１に負荷電流が集中するため、より過電流が生じ易くなる。このように、並列運転している複数の電力変換装置２１間のインピーダンスにバラツキが生じた場合でも、この実施の形態では、各電力変換装置２１において、インピーダンス低下が抑制された状態の電流を流すように動作させ、電力分担を各電力変換装置２１ａ、２１ｂ間で均一化することができる。
【０１３５】
さらに、電力変換装置２１間で直流電流の横流が生じる場合は、電圧補正量演算部１２で仮想抵抗Ｒｓｅｔを設定することで、直流電流の横流を低減することができる効果もある。
【０１３６】
実施の形態２．
図２４はこの発明の実施の形態２における電力変換システムに適用される電力変換装置の構成を示すブロック図である。なお、図３に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
【０１３７】
この実施の形態２において、制御部１０は、電圧指令生成部１１と、電圧補正量演算部１１２と、電圧指令補正部１３と、ＰＷＭ信号生成部１４と、ＰＬＬ部１５とで構成される点は実施の形態１の場合と同じである。電圧指令補正部１３から出力される補正後電圧指令Ｖｒｅｆ＊が電圧補正量演算部１２に入力されている点と、電圧補正量演算部１１２の内部構成が実施の形態１の場合と異なっている。以下、電圧補正量演算部１１２の細部について説明する。
【０１３８】
この実施の形態２において、電圧補正量演算部１１２は、リアクトル電流ＩＬと、出力電圧Ｖｃと、電圧指令補正部１３の出力Ｖｒｅｆ＊とから電圧指令の補正量ＶＬ＊を演算する。この電圧指令の補正量ＶＬ＊は、実施の形態１でも説明したように、スイッチング素子部２とフィルタリアクトル３との間に、インピーダンスによる電圧降下が生じることに相当する。電圧補正量演算部１１２の演算例としては以下の式（７）となる。
【０１３９】
【数７】
2017126205.tif 000009
【０１４０】
ここに、ＶＬ＊は電圧補正量演算部１１２で演算される電圧指令の補正量、ＩＬはリアクトル電流検出部６で検出されるリアクトル電流、Ｖｃは出力電圧検出部７で検出される出力電圧、Ｖｒｅｆ＊は電圧指令補正部１３で補正された補正後電圧指令、Ｌｓｅｔはインダクタンス成分ゲイン、ＫＶＬはリアクトル電圧ゲイン、Ｒｓｅｔは抵抗成分ゲインである。
【０１４１】
具体的には、図２５に示すように、電力変換装置２１（２１ａ、２１ｂ）のスイッチング素子部２の内部に仮想の抵抗Ｒｓｅｔと、仮想のインダクタンスＬｓｅｔαを有するように動作する。この仮想インダクタンスＬｓｅｔαは、フィルタリアクトル３のインダクタンスを加算したインダクタンスがＬｓｅｔとなるように設定される。
リアクトル電流ＩＬとインダクタンス成分ゲインＬｓｅｔとから、インダクタンスＬｓｅｔにリアクトル電流ＩＬが流れた場合の電圧降下が算出され、式（７）の右辺第１項に相当する。その値から、フィルタリアクトル３の電圧降下（式（７）の右辺第２項に相当）分を除いた電圧を、仮想インダクタンスＬｓｅｔαによる電圧降下とする。これによりフィルタリアクトル３のインダクタンスを含めて、仮想インダクタンスＬｓｅｔαを設定することができる。そして、フィルタリアクトル３の実際のインダクタンス成分と、仮想インダクタンスＬｓｅｔαを含めたインダクタンスがＬｓｅｔとなるように、電圧指令Ｖｒｅｆを補正することができる。
【０１４２】
式（７）において、右辺の第１項、第３項は、上記実施の形態１で示した式（３）における右辺の第１項、第２項と同じであり、実施の形態１の場合と同様の手法で算出することができる。
式（７）の右辺第２項については、出力電圧検出部７で検出される出力電圧Ｖｃと電圧指令補正部１３で得られる補正後電圧指令Ｖｒｅｆ＊とに基づいて、フィルタリアクトル３に加わる電圧を推定したものである。この場合、補正後電圧指令Ｖｒｅｆ＊と出力電圧Ｖｃとの差分に対してフィルタなどを通した値を用いてもよく、移動平均値を用いてもよい。
【０１４３】
また、インダクタンス成分のＬｓｅｔに含まれるフィルタリアクトル３のインダクタンス成分を小さくしたい場合は、リアクトル電圧ゲインＫＶＬを小さくすればよい。例えば、Ｌｓｅｔが２ｍＨで、フィルタリアクトル３のインダクタンスが１ｍＨ、リアクトル電圧ゲインＫＶＬが１の場合は、Ｌｓｅｔからフィルタリアクトル３のインダクタンス１ｍＨを除いたインダクタンス１ｍＨがスイッチング素子部２の内部の仮想インダクタンスＬｓｅｔαとなる。それに対して、リアクトル電圧ゲインが０．５の場合は、Ｌｓｅｔからフィルタリアクトル３のインダクタンスにリアクトル電圧ゲインＫＶＬを乗算した０．５ｍＨを除いたインダクタンス１．５ｍＨがスイッチング素子部２の内部の仮想インダクタンスＬｓｅｔαとなる。
【０１４４】
式（７）の右辺の第１項から第２項を減算することで、インダクタンス成分ゲインＬｓｅｔに対するフィルタリアクトル３のインダクタンス成分の誤差分のみを補正することができる。そのため、インダクタンス成分ゲインＬｓｅｔを基準として電力変換装置２１の出力インピーダンスを実施の形態１の場合よりもより精度良く設定することができる。
【０１４５】
例えば、電力変換装置２１ａと、電力変換装置２１ｂとが並列運転する場合に、フィルタリアクトル３のインダクタンス設計値１ｍＨに対して、電力変換装置２１ａのフィルタリアクトル３は１．２ｍＨ（２０％のバラつき）、電力変換装置２１ｂのフィルタリアクトル３は０．８ｍＨ（―２０％のバラつき）とする。その場合、負荷突入時などの電流分担（電力分担）は、電力変換装置２１ｂが電力変換装置２１ａの約１．５倍になる。
それに対して、インダクタンス成分ゲインＬｓｅｔを０．００２に設定すると、スイッチング素子部２の内部の仮想インダクタンスとフィルタリアクトル３のインダクタンスとを直列接続した合成インダクタンスＬｓｅｔが、電力変換装置２１ａ、２１ｂの双方で２ｍＨになるように見える。このため、負荷突入時などの電流分担（電力分担）は、電力変換装置２１ａ、２１ｂａで均等化されるように改善される。
【０１４６】
なお、その他の構成および作用効果については、実施の形態１と同様であるため、ここでは詳しい説明は省略する。
【０１４７】
なお、この発明は上記の実施の形態１、２の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲内において、各実施の形態１、２の構成の一部を変更したり、その構成を一部省略することができ、また、各実施の形態１、２の構成を適宜組み合わせることが可能である。
【図１】
2017126205.tif 000010
【図２】
2017126205.tif 000011
【図３】
2017126205.tif 000012
【図４】
2017126205.tif 000013
【図５】
2017126205.tif 000014
【図６】
2017126205.tif 000015
【図７】
2017126205.tif 000016
【図８】
2017126205.tif 000017
【図９】
2017126205.tif 000018
【図１０】
2017126205.tif 000019
【図１１】
2017126205.tif 000020
【図１２】
2017126205.tif 000021
【図１３】
2017126205.tif 000022
【図１４】
2017126205.tif 000023
【図１５】
2017126205.tif 000024
【図１６】
2017126205.tif 000025
【図１７】
2017126205.tif 000026
【図１８】
2017126205.tif 000027
【図１９】
2017126205.tif 000028
【図２０】
2017126205.tif 000029
【図２１】
2017126205.tif 000030
【図２２】
2017126205.tif 000031
【図２３】
2017126205.tif 000032
【図２４】
2017126205.tif 000033
【図２５】
2017126205.tif 000034
【国際調査報告】
2017126205.tif 000035
2017126205.tif 000036
2017126205.tif 000037
2017126205.tif 000038