(57)【要約】  出力電圧の歪み率を低減するとともに、騒音、振動を低減することができる電力変換装置を得る。それぞれ正弦波となる３相電圧指令に基づいて直流電圧を３相電圧に変換して出力する電力変換装置であって、３相電圧指令を大きい順に最大相、中間相、最小相としたとき、直流電圧に第１定数を乗算した第１直流電圧を、最大相から減算して第１オフセット電圧を演算するとともに、第１オフセット電圧の符号が負の場合に、第１オフセット電圧を０に設定する第１オフセット電圧演算部と、３相電圧指令の各相から第１オフセット電圧を減算して、修正３相電圧指令を出力する修正３相電圧指令演算部と、修正３相電圧指令に基づいて、３相電圧を出力するインバータと、を備える。
2017168522.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ正弦波となる３相電圧指令に基づいて直流電圧を３相電圧に変換して出力する電力変換装置であって、
前記３相電圧指令を大きい順に最大相、中間相、最小相としたとき、前記直流電圧に第１定数を乗算した第１直流電圧を、前記最大相から減算して第１オフセット電圧を演算するとともに、前記第１オフセット電圧の符号が負の場合に、前記第１オフセット電圧を０に設定する第１オフセット電圧演算部と、
前記３相電圧指令の各相から前記第１オフセット電圧を減算して、修正３相電圧指令を出力する修正３相電圧指令演算部と、
前記修正３相電圧指令に基づいて、前記３相電圧を出力するインバータと、
を備えた電力変換装置。
【請求項２】
前記インバータは、下側アームスイッチング素子に直列接続された電流検出用抵抗素子の電圧降下によって、インバータの各相を流れる電流を検出する電流検出部を備え、
前記第１オフセット電圧演算部は、前記下側アームスイッチング素子の通電時間が前記電流検出用抵抗素子で前記電流の検出が可能な下限値となるように前記第１定数を設定する
請求項１に記載の電力変換装置。
【請求項３】
前記電力変換装置は、前記最大相、前記最小相、前記直流電圧の少なくとも２つに基づいて第２オフセット電圧を演算する第２オフセット電圧演算部を備え、
前記修正３相電圧指令部は、前記３相電圧指令の振幅があらかじめ設定された閾値よりも大きい場合に、前記３相電圧指令から前記第２オフセット電圧を減算することで、前記修正３相電圧指令を出力する
請求項１または請求項２に記載の電力変換装置。
【請求項４】
前記第２オフセット電圧演算部は、前記最大相から前記直流電圧に第２定数を乗算した第２直流電圧を減算することで、前記第２オフセット電圧を演算するものであって、前記第２定数は、前記インバータから出力される電圧のうち、最も大きい相の電圧があらかじめ設定された上限値となるように設定される
請求項３に記載の電力変換装置。
【請求項５】
前記第２オフセット電圧演算部は、前記最小相と前記直流電圧に第３定数を乗算した第３直流電圧とを加算することで、前記第２オフセット電圧を演算するものであって、前記第３定数は、前記インバータから出力される電圧のうち、最も小さい相の電圧があらかじめ設定された下限値となるように設定される
請求項３に記載の電力変換装置。
【請求項６】
前記第２オフセット電圧演算部は、前記最大相と前記最小相との平均値を第２オフセット電圧とする
請求項３に記載の電力変換装置。
【請求項７】
前記電力変換装置は、前記インバータから出力される前記３相電圧を検出する出力電圧検出回路を各相に備え、前記３相電圧に基づいて前記インバータの故障を判定する
請求項１から請求項６までの何れか１項に記載の電力変換装置。
【請求項８】
前記電力変換装置は、前記出力電圧検出回路により検出された前記３相電圧から、その搬送波成分を除去した前記３相電圧に基づいて、前記インバータの故障を判定する
請求項７に記載の電力変換装置。
【請求項９】
前記電力変換装置は、前記出力電圧検出回路により検出された前記３相電圧から、その搬送波成分を除去した前記３相電圧の各相の加算値があらかじめ設定された閾値から逸脱した場合に、前記インバータの故障を判定する
請求項７に記載の電力変換装置。
【請求項１０】
それぞれ正弦波となる３相電圧指令に基づいて直流電圧を３相電圧に変換して出力する電力変換装置であって、
前記３相電圧指令を大きい順に最大相、中間相、最小相としたとき、前記最小相と前記直流電圧に第４定数を乗算した第４直流電圧とを加算することで、第３オフセット電圧を演算し、前記第３オフセット電圧の符号が正の場合に前記第３オフセット電圧を０に修正する第３オフセット電圧演算部と、
前記３相電圧指令の各相から前記第３オフセット電圧で減算して、修正３相電圧指令を出力する修正３相電圧指令演算部と、
前記修正３相電圧指令に基づいて、前記３相電圧を出力するインバータと、
を備えた電力変換装置。
【請求項１１】
前記インバータは、上側アームスイッチング素子に直列接続された電流検出用抵抗素子の電圧降下によって、インバータの各相を流れる電流を検出する電流検出部を備え、
前記第３オフセット電圧演算部は、前記上側アームスイッチング素子の通電時間が前記電流検出用抵抗素子で前記電流の検出が可能な下限値となるように前記第４定数を設定する
請求項１０に記載の電力変換装置。
【請求項１２】
前記電力変換装置は、前記最大相、前記最小相、前記直流電圧の少なくとも２つに基づいて第４オフセット電圧を演算する第４オフセット電圧演算部を備え、
前記修正３相電圧指令部は、前記３相電圧指令の振幅があらかじめ設定された閾値よりも大きい場合に、前記３相電圧指令から前記第４オフセット電圧を減算することで、前記修正３相電圧指令を出力する
請求項１０または請求項１１に記載の電力変換装置。
【請求項１３】
前記第４オフセット電圧演算部は、前記最大相から前記直流電圧に第５定数を乗算した第５直流電圧を減算することで、前記第４オフセット電圧を演算するものであって、前記第５定数は、前記インバータから出力される電圧のうち、最も大きい相の電圧があらかじめ設定された上限値となるように設定される
請求項１２に記載の電力変換装置。
【請求項１４】
前記第４オフセット電圧演算部は、前記最小相と前記直流電圧に第６定数を乗算した第６直流電圧とを加算することで、前記第４オフセット電圧を演算するものであって、前記第６定数は、前記インバータから出力される電圧のうち、最も小さい相の電圧があらかじめ設定された下限値となるように設定される
請求項１２に記載の電力変換装置。
【請求項１５】
前記第４オフセット電圧演算部は、前記最大相と前記最小相との平均値を第２オフセット電圧とする
請求項１２に記載の電力変換装置。
【請求項１６】
前記電力変換装置は、前記インバータから出力される前記３相電圧を検出する出力電圧検出回路を各相に備え、前記３相電圧に基づいて前記インバータの故障を判定する
請求項１０から請求項１５までの何れか１項に記載の電力変換装置。
【請求項１７】
前記電力変換装置は、前記出力電圧検出回路により検出された前記３相電圧から、その搬送波成分を除去した前記３相電圧に基づいて、前記インバータの故障を判定する
請求項１６に記載の電力変換装置。
【請求項１８】
前記電力変換装置は、前記出力電圧検出回路により検出された前記３相電圧から、その搬送波成分を除去した前記３相電圧の各相の加算値があらかじめ設定された閾値から逸脱した場合に、前記インバータの故障を判定する
請求項１６に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、３相電圧指令に基づいて直流電圧を３相電圧に変換して出力する電力変換装置に関する。
【背景技術】
【０００２】
従来から、ＰＷＭインバータの各相がスイッチング動作を行う３相変調のスイッチング信号を作成する第１の手段と、１相のスイッチング動作が不要となる２相変調のスイッチング信号を作成する第２の手段とを有し、インバータ出力電圧の振幅値に基づいて両手段を切り替えるＰＷＭインバータ装置が開示されている（例えば、特許文献１参照）。【０００３】
また、電源電圧に対するデューティ指令信号の振幅である変調率が第１の所定値よりも大きい場合、下ベタ２相変調または上ベタ２相変調を用い、変調率が第１の所定値以下の場合、中性点電圧をコンデンサ電圧の略半分となるように操作することで、騒音や振動を低減する電力変換装置が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許２５７７７３８号公報
【特許文献２】特許５３５４３６９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
３相変調を用いて電圧飽和が生じるのは、インバータ出力電圧の振幅値および電圧ベクトルの基準方向からの電圧位相に依存する。そのため、３相変調では電圧飽和が生じる振幅値の場合であっても、常に電圧飽和しているわけではなく、電圧位相によっては電圧飽和を生じない。そのような運転条件においては、３相変調と２相変調とを電圧位相に応じて出力することが、出力電圧の歪み率低減や騒音、振動低減において有利である。【０００６】
しかしながら、特許文献１および特許文献２では、それぞれ振幅または変調率に基づいて、常に２相変調に切り替えている。すなわち、電圧位相によっては２相変調に切り替えずに電圧飽和が回避できる範囲であっても、２相変調を用いるため、出力電圧の歪み率悪化やモータの騒音、振動の増大を招くという問題がある。また、変調方式を切り替える際に、不連続な電圧変化が生じることに起因するモータの騒音、振動の増大を招くという問題もある。【０００７】
この発明は、上記のような課題を解決するためになされたものであり、出力電圧の歪み率を低減するとともに、騒音、振動を低減することができる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る電力変換装置は、それぞれ正弦波となる３相電圧指令に基づいて直流電圧を３相電圧に変換して出力する電力変換装置であって、３相電圧指令を大きい順に最大相、中間相、最小相としたとき、直流電圧に第１定数を乗算した第１直流電圧を、最大相から減算して第１オフセット電圧を演算するとともに、第１オフセット電圧の符号が負の場合に、第１オフセット電圧を０に設定する第１オフセット電圧演算部と、３相電圧指令の各相から第１オフセット電圧を減算して、修正３相電圧指令を出力する修正３相電圧指令演算部と、修正３相電圧指令に基づいて、３相電圧を出力するインバータと、を備えたものである。
【発明の効果】
【０００９】
この発明に係る電力変換装置によれば、第１オフセット電圧演算部は、３相電圧指令を大きい順に最大相、中間相、最小相としたとき、直流電圧に第１定数を乗算した第１直流電圧を、最大相から減算して第１オフセット電圧を演算するとともに、第１オフセット電圧の符号が負の場合に、第１オフセット電圧を０に設定し、修正３相電圧指令演算部は、３相電圧指令の各相から第１オフセット電圧を減算して、修正３相電圧指令を出力する。
そのため、出力電圧の歪み率を低減するとともに、騒音、振動を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１に係る電力変換装置を示す全体構成図である。
【図２】図１に示した第１オフセット電圧演算部の演算を示すフローチャートである。
【図３】図１に示した修正３相電圧指令演算部の演算を示すフローチャートである。
【図４】この発明の実施の形態１に係る電力変換装置の各出力波形を示す説明図である。
【図５】図４における３相電圧指令の振幅値を増大させた場合の各出力波形を示す説明図である。
【図６】この発明の実施の形態２に係る電力変換装置を示す全体構成図である。
【図７】図６に示した第２オフセット電圧演算部の演算を示すフローチャートである。
【図８】図６に示した修正３相電圧指令演算部の演算を示すフローチャートである。
【図９】この発明の実施の形態２に係る電力変換装置の各出力波形を示す説明図である。
【図１０】この発明の実施の形態３に係る電力変換装置における第２オフセット電圧演算部の演算を示すフローチャートである。
【図１１】この発明の実施の形態３に係る電力変換装置の各出力波形を示す説明図である。
【図１２】この発明の実施の形態４に係る電力変換装置における第２オフセット電圧演算部の演算を示すフローチャートである。
【図１３】この発明の実施の形態４に係る電力変換装置の各出力波形を示す説明図である。
【図１４】この発明の実施の形態５に係る電力変換装置を示す全体構成図である。
【図１５】図１４に示した出力電圧検出回路の動作を示す説明図である。
【図１６】図１４に示したインバータ故障検知部の動作を示すフローチャートである。
【図１７】この発明の実施の形態６に係る電力変換装置を示す全体構成図である。
【図１８】図１７に示した出力電圧検出回路を示す構成図である。
【図１９】図１７に示したインバータ故障検知部の動作を示すフローチャートである。
【図２０】この発明の実施の形態７に係る電力変換装置を示す全体構成図である。
【図２１】図２０に示した出力電圧検出回路を示す構成図である。
【図２２】図２０に示したインバータ故障検知部の動作を示すフローチャートである。
【図２３】従来の電力変換装置の各出力波形を示す説明図である。
【図２４】この発明の実施の形態７に係る電力変換装置の各出力波形を示す説明図である。
【発明を実施するための形態】
【００１１】
以下、この発明に係る電力変換装置の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
【００１２】
実施の形態１．
図１は、この発明の実施の形態１に係る電力変換装置を示す全体構成図である。図１において、交流回転機１は、３相巻線Ｕ、Ｖ、Ｗを有する交流回転機であり、例えば、永久磁石同期回転機、巻線界磁同期回転機、誘導回転機、シンクロナスリラクタンスモータ等である。
【００１３】
直流電源２は、インバータ３に直流電圧Ｖｄｃを出力する。この直流電源としては、バッテリー、ＤＣ−ＤＣコンバータ、ダイオード整流器、ＰＷＭ整流器等、直流電圧を出力するすべての機器を含む。なお、以下の実施の形態１〜７においては、Ｖｄｃ＝１０Ｖとして説明する。
【００１４】
インバータ３は、修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗおよび直流電源２から入力された直流電圧Ｖｄｃに基づいて、例えば５０μｓのキャリア周期ＴｃでＰＷＭ変調して、交流回転機１の３相巻線Ｕ、Ｖ、Ｗに電圧を印加する。
【００１５】
また、スイッチＳｕｐ〜Ｓｗｎとして、ＩＧＢＴ、バイポーラトランジスタ、ＭＯＳパワートランジスタ等の半導体スイッチとダイオードとを逆並列に接続したものを用いる。インバータ３の下側アーム素子Ｓｕｎ、Ｓｖｎ、Ｓｗｎとそれぞれ直列に、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗが設けられている。
【００１６】
Ｒｕは、Ｓｕｎがオンするタイミングでその両端電圧を取得することにより、交流回転機１のＵ相巻線を流れる電流を検出する。Ｒｖは、Ｓｖｎがオンするタイミングでその両端電圧を取得することにより、交流回転機１のＶ相巻線を流れる電流を検出する。Ｒｗは、Ｓｗｎがオンするタイミングでその両端電圧を取得することにより、交流回転機１のＷ相巻線を流れる電流を検出する。
【００１７】
平滑コンデンサ４は、直流電源２の直流電圧Ｖｄｃを安定化させるコンデンサである。また、基本指令算出部５は、交流回転機１を駆動するための３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂを演算する。
【００１８】
３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂの演算方法としては、図１における制御指令として、交流回転機１の速度（周波数）指令ｆを設定した上で、３相電圧指令の振幅を決定するＶ／Ｆ制御が挙げられる。また、制御指令として交流回転機１の電流指令を設定し、この電流指令と電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗで検出した交流回転機１の電流との偏差に基づいて、その偏差を０とすべく比例積分制御によって３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂを演算する電流フィードバック制御等の公知技術を使用する。
【００１９】
第１オフセット電圧演算部６ａは、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂに基づいて、第１オフセット電圧Ｖｏｆｆｓｅｔ１を演算する。図２は、第１オフセット電圧演算部６ａの演算を示すフローチャートである。
【００２０】
図２において、まず、Ｓ１０１では、Ｖｕｂ、Ｖｖｂ、Ｖｗｂのうち、大きい順に最大相、中間相、最小相としたときの最大相Ｖｍａｘを演算する。続いて、Ｓ１０２では、直流電圧Ｖｄｃに第１定数Ｋ１を乗算した第１直流電圧を、Ｓ１０１で求めたＶｍａｘから減算して、第１オフセット電圧Ｖｏｆｆｓｅｔ１’を演算する。
【００２１】
次に、Ｓ１０３では、Ｖｏｆｆｓｅｔ１’の符号が負であるかを判定する。判定の結果、符号が負でなければＳ１０４の処理へ進み、負であればＳ１０５の処理へ進む。Ｓ１０４においては、第１オフセット電圧Ｖｏｆｆｓｅｔ１’を第１オフセット電圧Ｖｏｆｆｓｅｔ１として出力する。一方、Ｓ１０５においては、第１オフセット電圧Ｖｏｆｆｓｅｔ１を０として出力する。
【００２２】
修正３相電圧指令演算部７ａは、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂ、および第１オフセット電圧Ｖｏｆｆｓｅｔ１に基づいて、修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを演算する。図３は、修正３相電圧指令演算部７ａの演算を示すフローチャートである。
【００２３】
図３において、Ｓ２０１では、Ｖｕｂ、Ｖｖｂ、ＶｗｂのそれぞれからＶｏｆｆｓｅｔ１を減算し、Ｖｕ、Ｖｖ、Ｖｗを演算する。
【００２４】
図４は、この発明の実施の形態１に係る電力変換装置の各出力波形を示す説明図である。図４において、上から１段目に３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂを示し、２段目に第１オフセット電圧Ｖｏｆｆｓｅｔ１’を示し、３段目に第１オフセット電圧Ｖｏｆｆｓｅｔ１を示し、４段目に修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを示している。
【００２５】
先に述べたように、直流電圧Ｖｄｃを１０Ｖに設定したので、修正３相電圧指令が飽和せずに出力可能な電圧範囲は、−５〜５Ｖの１０Ｖ区間であり、−５Ｖがインバータ出力下限値、０Ｖがインバータ出力中心値、５Ｖがインバータ出力上限値となる。
【００２６】
ここで、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗで電流を検出するのに必要な下側アームスイッチング素子Ｓｕｎ、Ｓｖｎ、Ｓｗｎの通電時間の下限値を、キャリア周期Ｔｃの１／１０、例えばＴｃ＝５０μｓの場合は５μｓとしたとき、修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗが、インバータが出力可能な電圧範囲−５〜５Ｖのうち、上限値である５Ｖから下に１０％以内、すなわち４〜５Ｖに存在すると、下側アームスイッチング素子の通電時間が不十分となり、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗで電流検出することができない。
【００２７】
よって、下側アームスイッチング素子の通電時間が、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗで電流検出が可能な下限値以上となるためには、修正３相電圧指令は、インバータ出力下限値である−５Ｖから、電流検出上限値である４Ｖの範囲に存在しなければならない。そこで、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂが４Ｖを超えないように、第１オフセット電圧Ｖｏｆｆｓｅｔ１’を設定する。
【００２８】
ここでは、第１定数Ｋ１を０．４に設定し、Ｖｏｆｆｓｅｔ１’＝Ｖｍａｘ−Ｋ１・Ｖｄｃ＝Ｖｍａｘ−４［Ｖ］とする。ここで、３相電圧指令Ｖｕｂ、Ｖｖｂ、ＶｗｂのそれぞれからＶｏｆｆｓｅｔ１’を減算することで、修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを演算した場合でも修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗの最も大きい相の電圧は、常に４Ｖに修正され電流検出が可能である。
【００２９】
しかし、Ｖｏｆｆｓｅｔ１’の符号が負である、Ｖｍａｘが４Ｖ以下の場合もオフセットされてしまう。すなわち、図４におけるＡ１、Ａ２、Ａ３、Ａ４の区間においてもオフセットされる。この区間においては、Ｖｍａｘが４Ｖ未満のため、オフセットしなくても修正３相電圧指令の最大相は４Ｖを超えないので、電流検出用抵抗素子での電流検出は可能である。
【００３０】
そこで、Ｖｏｆｆｓｅｔ１’の符号が負の場合は０に修正し、その値をＶｏｆｆｓｅｔ１とする。そして、３相電圧指令Ｖｕｂ、Ｖｖｂ、ＶｗｂからＶｏｆｆｓｅｔ１を減算することで、電流検出のためにオフセットが必要な区間Ｂ１、Ｂ２、Ｂ３のみ最大相の下側アームスイッチング素子の通電時間が、電流検出用抵抗素子で電流の検出が可能な下限値に一致するよう修正される。
【００３１】
その他の区間Ａ１、Ａ２、Ａ３、Ａ４では、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂがそのまま修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗとして出力される。よって、Ａ１、Ａ２、Ａ３、Ａ４の区間においては、修正３相電圧Ｖｕ、Ｖｖ、Ｖｗの平均値がインバータ出力中心値に一致し、中性点電圧がコンデンサ電圧の半分と等しくなる。よって、特許文献２に記載されているように、騒音や振動が低減される効果がその区間において得られる。
【００３２】
次に、特許文献１、２に対する効果をさらに述べる。特許文献１では、インバータ出力電圧の振幅値に応じて、３相変調と２相変調とを切り替えていた。ここで、３相電圧指令の振幅値は、次式（１）で表わされ、図４の１段目に示す３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂを代入すると、４．３３Ｖとなり、図４の全区間で一定値となる。
【００３３】
【数１】
2017168522.tif 000003
【００３４】
この値は、図４の１段目に黒丸で示したＡ点、すなわち３相電圧指令のピーク値に等しい。よって、振幅値が４Ｖを超えているので、４Ｖ超では電流検出が不可能であるという下側アームスイッチング素子の通電時間の下限値を考慮すると、図４に示す全区間で２相変調を選択しなければならないため、騒音や振動が悪化する。
【００３５】
また、特許文献２においても、特許文献１における振幅値が変調率に変わったのみであり、図４の１段目に示す３相電圧指令に対しては、下側アームスイッチング素子の通電時間確保を考慮すると、下ベタ２相変調を選択しなければならない。
【００３６】
一方、この発明においては、最大相が瞬時値で４Ｖを超えオフセットが必要な区間を図２におけるＳ１０３で判定し、不必要（Ｖｏｆｆｓｅｔ１’＜０）の場合、Ｓ１０５で第１オフセット電圧Ｖｏｆｆｓｅｔ１をＶｏｆｆｓｅｔ１’（≠０）に対し０に修正して、最終的な第１オフセット電圧とする。
【００３７】
なお、オフセットが必要な区間とは、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂをそのまま修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗとすると、下側アームスイッチング素子の通電時間が電流検出用抵抗素子で電流検出が可能な下限値を下回ってしまう場合であって、修正３相電圧指令の最大相電圧を４Ｖ以下とする必要のある領域を指している。
【００３８】
この処理によって、図４の区間Ａ１、Ａ２、Ａ３、Ａ４において、第１オフセット電圧Ｖｏｆｆｓｅｔ１＝０とでき、修正３相電圧Ｖｕ、Ｖｖ、Ｖｗの平均値がインバータ出力中心値に一致し、中性点電圧がコンデンサ電圧の半分と等しくなる。
【００３９】
以上より、特許文献１、２の方式によれば、図４の全区間を２相変調とする必要があるのに対し、この発明では、区間Ｂ１、Ｂ２、Ｂ３のみ第１オフセット電圧を減算することとなるので、特許文献１、２に比べ出力電圧歪みや騒音、振動が低減される。また、図４の修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗの波形から判るように、実施の形態１において不連続な電圧変化は生じておらず、特許文献１、２に比べ、出力電圧歪みや騒音、振動が低減される。
【００４０】
また、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗがインバータ３の上側アーム素子Ｓｕｐ、Ｓｖｐ、Ｓｗｐとそれぞれ直列に設けられている場合、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗで電流検出が可能な上側アームスイッチング素子の通電時間を下限値以上に確保するには、修正３相電圧指令は、電流検出下限値である−４Ｖから、インバータ出力上限値である５Ｖの範囲に存在しなければならない。
【００４１】
そこで、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂが、電流検出用抵抗素子で電流の検出が可能な下限値である−４Ｖを下回らないように、第３オフセット電圧Ｖｏｆｆｓｅｔ３’を設定する。ここでは、第４定数Ｋ４を０．４に設定し、Ｖｏｆｆｓｅｔ３’＝Ｖｍｉｎ＋Ｋ４・Ｖｄｃ＝Ｖｍｉｎ＋４［Ｖ］とする。
【００４２】
そして、Ｖｏｆｆｓｅｔ３’の符号が正の場合は０に修正し、負の場合はそのまま出力し、その値をＶｏｆｆｓｅｔ３として、３相電圧指令Ｖｕｂ、Ｖｖｂ、ＶｗｂからＶｏｆｆｓｅｔ３を減算することで、先に述べた、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗがインバータ３の下側アーム素子Ｓｕｎ、Ｓｖｎ、Ｓｗｎとそれぞれ直列に設けられている場合と同様の効果が得られる。
【００４３】
以上のように、実施の形態１によれば、第１オフセット電圧演算部は、３相電圧指令を大きい順に最大相、中間相、最小相としたとき、直流電圧に第１定数を乗算した第１直流電圧を、最大相から減算して第１オフセット電圧を演算するとともに、第１オフセット電圧の符号が負の場合に、第１オフセット電圧を０に設定し、修正３相電圧指令演算部は、３相電圧指令の各相から第１オフセット電圧を減算して、修正３相電圧指令を出力する。
これにより、３相変調の利用範囲を増大することができるとともに、変調方式を切り替える際に、不連続な電圧変化が生じることがない。そのため、出力電圧の歪み率を低減するとともに、騒音、振動を低減することができる。
【００４４】
実施の形態２．
上記実施の形態１において、３相電圧指令の振幅値が４．３３Ｖである図４に比べ、３相電圧指令の振幅値を５．４８Ｖに増大させた場合における３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂ、第１オフセット電圧Ｖｏｆｆｓｅｔ１’、第１オフセット電圧Ｖｏｆｆｓｅｔ１および修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを図５に示す。
【００４５】
図５において、区間Ｃ１、Ｃ２、Ｃ３、Ｃ４では、修正３相電圧指令のうち、最も小さい値がインバータ下限値である−５Ｖを下回っており、電圧飽和が生じる。電圧飽和が生じると、出力電圧歪みや騒音、振動が増大するといった課題がある。以下、実施の形態２について述べるが、実施の形態１と重複する箇所については説明を省略する。
【００４６】
図６は、この発明の実施の形態２に係る電力変換装置を示す全体構成図である。実施の形態２が実施の形態１と異なるのは、第２オフセット電圧演算部６ｂ、修正３相電圧指令演算部７ｂである。
【００４７】
第２オフセット電圧演算部６ｂは、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂに基づいて、第２オフセット電圧Ｖｏｆｆｓｅｔ２を演算する。図７は、第２オフセット電圧演算部６ｂの演算を示すフローチャートである。
【００４８】
図７において、まず、Ｓ３０１では、Ｖｕｂ、Ｖｖｂ、Ｖｗｂのうち、最も大きい電圧である最大相Ｖｍａｘを演算する。続いて、Ｓ３０２では、直流電圧Ｖｄｃに第２定数Ｋ２を乗算した第２直流電圧を、Ｓ３０１で求めたＶｍａｘから減算して、第２オフセット電圧Ｖｏｆｆｓｅｔ２を演算する。
【００４９】
ここで、第２定数は、Ｋ２とＶｄｃとの乗算値が、インバータ出力上限値に一致するように決定する。例えば、Ｖｄｃ＝１０Ｖ、インバータ出力上限値＝５Ｖならば、ｋ２＝０．５とする。
【００５０】
修正３相電圧指令演算部７ｂは、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂ、第１オフセット電圧Ｖｏｆｆｓｅｔ１、および第２オフセット電圧Ｖｏｆｆｓｅｔ２に基づいて、修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを演算する。図８は、修正３相電圧指令演算部７ｂの演算を示すフローチャートである。
【００５１】
図８において、まず、Ｓ４０１では、上記式（１）によって、３相電圧指令の振幅値Ｖａｍｐを計算する。続いて、Ｓ４０２では、振幅値Ｖａｍｐが振幅閾値Ｖｔｈよりも大きいかを判定する。ここで、Ｖｔｈは、図５に示した修正３相電圧指令のうち、最も小さい相がインバータ出力下限値を下回ることを回避できる値に設定する。例えば、Ｖｔｈは、Ｖｄｃの０．５倍、Ｖｄｃ＝１０Ｖならば５Ｖ程度に設定する。
【００５２】
判定の結果、Ｖａｍｐが振幅閾値Ｖｔｈよりも大きいならばＳ４０３の処理へ進み、小さければＳ４０４の処理に進む。Ｓ４０３においては、Ｖｕｂ、Ｖｖｂ、ＶｗｂのそれぞれからＶｏｆｆｓｅｔ２を減算し、Ｖｕ、Ｖｖ、Ｖｗを演算する。一方、Ｓ４０４においては、Ｖｕｂ、Ｖｖｂ、ＶｗｂのそれぞれからＶｏｆｆｓｅｔ１を減算し、Ｖｕ、Ｖｖ、Ｖｗを演算する。
【００５３】
図９は、この発明の実施の形態２に係る電力変換装置の各出力波形を示す説明図である。図９において、上から１段目に図５と同様の振幅値Ｖａｍｐを５．４８Ｖとした３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂを示し、２段目に第２オフセット電圧Ｖｏｆｆｓｅｔ２を示し、３段目に修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを示している。ただし、Ｖｔｈ＝５Ｖとし、Ｓ４０２の処理で「ＹＥＳ」が選択されたものとする。
【００５４】
図９より、図５で見られた修正３相電圧指令のうち、最も小さい値がインバータ出力下限値を下回るような現象がみられず、修正３相電圧指令がインバータ出力範囲に収まっており、振幅が大きい場合も電圧飽和を回避することができている。
【００５５】
以上より、この実施の形態２においては、第２オフセット電圧演算部を設け、直流電圧に第２定数を乗算した第２直流電圧を最大相から減算することで求めた第２オフセット電圧を、３相電圧指令の振幅が閾値よりも大きい場合に出力する構成としたことによって、実施の形態１の効果に加え、３相電圧指令の振幅が大きい場合においても、電圧飽和を回避でき、出力電圧歪みや、騒音、振動を低減することが可能である。
【００５６】
なお、図５のＣ１、Ｃ２、Ｃ３、Ｃ４の区間では、第１オフセット電圧に基づいて修正３相電圧指令を算出し、それ以外の区間では、第２オフセット電圧に基づいて修正３相電圧指令を算出しても、同様の効果が得られることはいうまでもない。
【００５７】
また、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗがインバータ３の上側アーム素子Ｓｕｐ、Ｓｖｐ、Ｓｗｐとそれぞれ直列に設けられており、かつ、振幅値が振幅閾値Ｖｔｈを超える場合、まず、直流電圧Ｖｄｃに第５定数Ｋ５を乗算した第５直流電圧を、Ｖｍａｘから減算することで、第４オフセット電圧Ｖｏｆｆｓｅｔ４を演算する。
【００５８】
続いて、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂから第４オフセット電圧Ｖｏｆｆｓｅｔ４を減算して修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを求めることで、３相電圧指令の振幅が大きい場合においても電圧飽和を回避することができる。ここで、第５定数は、Ｋ５とＶｄｃとの乗算値が、インバータ出力上限値に一致するように決定する。例えば、Ｖｄｃ＝１０Ｖ、インバータ出力上限値＝５Ｖならば、Ｋ５＝０．５とする。
【００５９】
実施の形態３．
以下、実施の形態３について述べるが、実施の形態１、２と重複する箇所については説明を省略する。実施の形態３が実施の形態２と異なるのは、第２オフセット電圧演算部６ｂである。
【００６０】
第２オフセット電圧演算部６ｂは、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂに基づいて、第２オフセット電圧Ｖｏｆｆｓｅｔ２を演算する。図１０は、第２オフセット電圧演算部６ｂの演算を示すフローチャートである。
【００６１】
図１０において、まず、Ｓ５０１では、Ｖｕｂ、Ｖｖｂ、Ｖｗｂのうち、最も小さい電圧である最小相Ｖｍｉｍを演算する。続いて、Ｓ５０２では、直流電圧Ｖｄｃに第３定数Ｋ３を乗算した第３直流電圧を、Ｓ５０１で求めたＶｍｉｎに加算して、第２オフセット電圧Ｖｏｆｆｓｅｔ２を演算する。
【００６２】
ここで、第３定数は、Ｋ３とＶｄｃとの乗算値の符号反転値が、インバータ出力下限値に一致するように決定する。例えば、Ｖｄｃ＝１０Ｖ、インバータ出力下限値＝−５Ｖならば、ｋ３＝０．５とする。
【００６３】
図１１は、この発明の実施の形態３に係る電力変換装置の各出力波形を示す説明図である。図１１において、上から１段目に図５と同様の振幅値Ｖａｍｐを５．４８Ｖとした３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂを示し、２段目に第２オフセット電圧Ｖｏｆｆｓｅｔ２を示し、３段目に修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを示している。ただし、Ｖｔｈ＝５Ｖとし、図８のＳ４０２の処理で「ＹＥＳ」が選択されたものとする。
【００６４】
図１１より、実施の形態２で述べた図９と同様に、修正３相電圧指令がインバータ出力範囲に収まっており、振幅が大きい場合も電圧飽和を回避することができている。
【００６５】
以上より、この実施の形態３においては、第２オフセット電圧演算部で、直流電圧に第３定数を乗算した第３直流電圧を最小相に加算することで求めた第２オフセット電圧を、３相電圧指令の振幅が閾値よりも大きい場合に出力する構成としたことによって、実施の形態２と同様に、３相電圧指令の振幅が大きい場合においても、電圧飽和を回避でき、出力電圧歪みや、騒音、振動を低減することが可能である。
【００６６】
なお、図５のＣ１、Ｃ２、Ｃ３、Ｃ４の区間では、第１オフセット電圧に基づいて修正３相電圧指令を算出し、それ以外の区間では、第２オフセット電圧に基づいて修正３相電圧指令を算出しても、同様の効果が得られることはいうまでもない。
【００６７】
また、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗがインバータ３の上側アーム素子Ｓｕｐ、Ｓｖｐ、Ｓｗｐとそれぞれ直列に設けられており、かつ、振幅値が振幅閾値Ｖｔｈを超える場合、まず、直流電圧Ｖｄｃに第６定数Ｋ６を乗算した第６直流電圧を、Ｖｍｉｍに加算することで、第４オフセット電圧Ｖｏｆｆｓｅｔ４を演算する。
【００６８】
続いて、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂから第４オフセット電圧Ｖｏｆｆｓｅｔ４を減算して修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを求めることで、３相電圧指令の振幅が大きい場合においても電圧飽和を回避することができる。ここで、第６定数は、Ｋ６とＶｄｃとの乗算値の符号反転値が、インバータ出力下限値に一致するように決定する。例えば、Ｖｄｃ＝１０Ｖ、インバータ出力下限値＝−５Ｖならば、Ｋ６＝０．５とする。
【００６９】
実施の形態４．
以下、実施の形態４について述べるが、実施の形態１〜３と重複する箇所については説明を省略する。実施の形態４が実施の形態２と異なるのは、第２オフセット電圧演算部６ｂである。
【００７０】
第２オフセット電圧演算部６ｂは、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂに基づいて、第２オフセット電圧Ｖｏｆｆｓｅｔ２を演算する。図１２は、第２オフセット電圧演算部６ｂの演算を示すフローチャートである。
【００７１】
図１２において、まず、Ｓ６０１では、Ｖｕｂ、Ｖｖｂ、Ｖｗｂのうち、最も小さい電圧である最小相Ｖｍｉｍを演算する。続いて、Ｓ６０２では、Ｖｕｂ、Ｖｖｂ、Ｖｗｂのうち、最も大きい電圧である最大相Ｖｍａｘを演算する。次に、Ｓ６０３では、ＶｍｉｎとＶｍａｘとの平均値を求めることで第２オフセット電圧Ｖｏｆｆｓｅｔ２を演算する。
【００７２】
図１３は、この発明の実施の形態４に係る電力変換装置の各出力波形を示す説明図である。図１３において、上から１段目に図５と同様の振幅値Ｖａｍｐを５．４８Ｖとした３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂを示し、２段目に第２オフセット電圧Ｖｏｆｆｓｅｔ２を示し、３段目に修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを示している。ただし、Ｖｔｈ＝５Ｖとし、図８のＳ４０２の処理で「ＹＥＳ」が選択されたものとする。
【００７３】
図１３より、実施の形態２で述べた図９と同様に、修正３相電圧指令がインバータ出力範囲に収まっており、振幅が大きい場合も電圧飽和を回避することができている。
【００７４】
以上より、この実施の形態４においては、第２オフセット電圧演算部で、最小相と最大相とを平均することで求めた第２オフセット電圧を、３相電圧指令の振幅が閾値よりも大きい場合に出力する構成としたことによって、実施の形態２と同様に、３相電圧指令の振幅が大きい場合においても、電圧飽和を回避でき、出力電圧歪みや、騒音、振動を低減することが可能である。
【００７５】
なお、図５のＣ１、Ｃ２、Ｃ３、Ｃ４の区間では、第１オフセット電圧に基づいて修正３相電圧指令を算出し、それ以外の区間では、第２オフセット電圧に基づいて修正３相電圧指令を算出しても、同様の効果が得られることはいうまでもない。
【００７６】
また、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗがインバータ３の上側アーム素子Ｓｕｐ、Ｓｖｐ、Ｓｗｐとそれぞれ直列に設けられており、かつ、振幅値が振幅閾値Ｖｔｈを超える場合、まず、ＶｍｉｎとＶｍａｘとの平均値によって第４オフセット電圧Ｖｏｆｆｓｅｔ４を演算する。
【００７７】
続いて、３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂから第４オフセット電圧Ｖｏｆｆｓｅｔ４で減算して修正３相電圧指令Ｖｕ、Ｖｖ、Ｖｗを求めることで、３相電圧指令の振幅が大きい場合においても電圧飽和を回避することができる。
【００７８】
また、上記実施の形態２〜４より、最大相Ｖｍａｘ、最小相Ｖｍｉｎ、直流電圧Ｖｄｃのうち、少なくとも２つに基づいて第２オフセット電圧Ｖｏｆｆｓｅｔ２を演算し、３相電圧指令の振幅値Ｖａｍｐが閾値Ｖｔｈよりも大きい場合に、３相電圧指令から第２オフセット電圧を減算する構成とすることで、３相電圧指令の振幅が大きい場合においても、電圧飽和を回避でき、出力電圧歪みや、騒音、振動を低減することが可能である。
【００７９】
また、上記実施の形態２〜４より、最大相Ｖｍａｘ、最小相Ｖｍｉｎ、直流電圧Ｖｄｃのうち、少なくとも２つに基づいて第４オフセット電圧Ｖｏｆｆｓｅｔ４を演算し、３相電圧指令の振幅値Ｖａｍｐが閾値Ｖｔｈよりも大きい場合に、３相電圧指令から第４オフセット電圧を減算する構成とすることで、３相電圧指令の振幅が大きい場合においても、電圧飽和を回避でき、出力電圧歪みや、騒音、振動を低減することが可能である。
【００８０】
実施の形態５．
以下、実施の形態５について述べるが、実施の形態１と重複する箇所については説明を省略する。図１４は、この発明の実施の形態５に係る電力変換装置を示す全体構成図である。実施の形態５が実施の形態１と異なるのは、出力電圧検出回路５０１、５０２、５０３およびインバータ故障検出部５０４である。
【００８１】
出力電圧検出回路５０１は、インバータ３から出力された３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌのうち、Ｖｕ＿ｒｅａｌを入力し、Ｖｕ＿ｒｅａｌのオン時間Ｔｕを出力する回路である。出力電圧検出回路５０２は、インバータ３から出力された３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌのうち、Ｖｖ＿ｒｅａｌを入力し、Ｖｖ＿ｒｅａｌのオン時間Ｔｖを出力する回路である。
【００８２】
出力電圧検出回路５０３は、インバータ３から出力された３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌのうち、Ｖｗ＿ｒｅａｌを入力し、Ｖｗ＿ｒｅａｌのオン時間Ｔｗを出力する回路である。ただし、オン時間は上側アームスイッチング素子に接続される時間、オフ時間は下側アーム素子に接続される時間とする。
【００８３】
以下、出力電圧検出回路５０１の動作について、図１５を用いて説明する。図１５は、図１４に示した出力電圧検出回路の動作を示す説明図である。なお、出力電圧検出回路５０２、５０３の動作は、出力電圧検出回路５０１と同様であるので省略する。
【００８４】
図１５の上段の波形は、Ｖｕ＿ｒｅａｌの波形である。Ｖｕ＿ｒｅａｌは、キャリア周期ＴｃのＰＷＭ波形であり、オフ期間はスイッチＳｕｎに接続され０Ｖを出力し、オン期間はスイッチＳｕｐに接続されＶｄｃ［Ｖ］を出力する。
【００８５】
出力電圧検出回路５０１には、０＜Ｖｔｈ２＜Ｖｄｃである閾値Ｖｔｈ２が設定され、Ｖｕ＿ｒｅａｌがＶｔｈ２よりも大きいときはカウントＵＰし、小さいときはカウントを保持する。図１５においては、オン時間Ｔｕをカウントし、インバータ故障検出部５０４に出力する。
【００８６】
次に、インバータ故障検知部５０４の動作について、図１６を用いて説明する。図１６は、インバータ故障検知部５０４の動作を示すフローチャートである。
【００８７】
図１６において、まず、Ｓ７０１では、出力電圧検出回路５０１から出力されたオン時間Ｔｕ、キャリア周期Ｔｃ、直流電圧Ｖｄｃを用いて、Ｔｕ÷Ｔｃ×Ｖｄｃ−０．５ＶｄｃによりＵ相出力電圧Ｖｕ＿ｒｅａｌ２を計算する。続いて、Ｓ７０２では、Ｓ７０１で求めたＶｕ＿ｒｅａｌ２から、修正３相電圧指令演算部７ａから出力されたＶｕを減算し、Ｕ相電圧誤差Ｖｕ＿ｅｒｒを演算する。
【００８８】
次に、Ｓ７０３では、Ｓ７０２で求めたＵ相電圧誤差Ｖｕ＿ｅｒｒの絶対値｜Ｖｕ＿ｅｒｒ｜が誤差基準値Ｖ＿ｅｒｒ＿ｔｈよりも大きいかを判別する。ここで、誤差基準値Ｖ＿ｅｒｒ＿ｔｈは、修正３相電圧指令とインバータ３より実際に出力される電圧との間には、デッドタイム等による誤差が含まれることを考慮し若干余裕を持たせた値に設定する。
【００８９】
Ｓ７０３で、大きい（ＹＥＳ）が選択された場合、ＥＲＲ信号を出力し、インバータ３を停止させる。一方、大きくない（ＮＯ）が選択された場合、ＥＲＲ信号を出力しない。
【００９０】
以上、Ｕ相の場合について述べたが、Ｖ相、Ｗ相についてもそれぞれ、Ｖ相オン時間Ｔｖ、Ｗ相オン時間Ｔｗに基づいてＶ相電圧誤差の絶対値｜Ｖｖ＿ｅｒｒ｜、Ｗ相電圧誤差の絶対値｜Ｖｗ＿ｅｒｒ｜を演算し、誤差基準値Ｖ＿ｅｒｒ＿ｔｈと比較し、大きい場合、インバータ３を停止させる信号を出力する。
【００９１】
次に、実施の形態５による効果について述べる。特許文献１、２の方式では、３相電圧指令が電流検出上限値を超える場合、２相変調に切り替える必要があるので、修正３相電圧指令のうち最も大きい相がインバータ出力上限値に一致する。そのため、３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌのうち１相がＶｄｃに常に一致するため、３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌが修正３相電圧指令の値によらずＶｄｃに張り付く天絡故障との区別が不可能である。
【００９２】
一方、実施の形態１（図４）では、３相電圧指令が電流検出上限値を超えた場合に、修正３相電圧指令の最も大きい相が電流検出上限値に一致するように第１オフセット電圧Ｖｏｆｆｓｅｔ１を設定した。これは、インバータ出力上限値よりも低い値であるため、図１５のキャリア周期Ｔｃ中に必ずＶｕ＿ｒｅａｌ＝０となるオフ区間が生じ、Ｔｕ、Ｔｖ、ＴｗはＴｃよりも小さい値をとる。よって、３相電圧指令の最大相が電流検出上限値を超えるような場合においても、天絡故障との判別が可能である。
【００９３】
また、電流検出用抵抗素子Ｒｕ、Ｒｖ、Ｒｗがインバータ３の上側アーム素子Ｓｕｐ、Ｓｖｐ、Ｓｗｐとそれぞれ直列に設けられており、かつ、３相電圧指令が電流検出下限値を下回る場合に、修正３相電圧指令の最も小さい相が電流検出下限値に一致するように第３オフセット電圧Ｖｏｆｆｓｅｔ３を設定した。
【００９４】
これは、インバータ出力下限値よりも高い値であるため、図１５のキャリア周期Ｔｃ中に必ずＶｕ＿ｒｅａｌ＝Ｖｄｃとなるオン区間が生じ、Ｔｕ、Ｔｖ、Ｔｗは０よりも大きい値をとる。よって、３相電圧指令の振幅値が、最小相が電流検出下限値を下回るような場合においても、３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌが修正３相電圧指令の値によらず０に張り付く地絡故障との判別が可能である。
【００９５】
以上より、実施の形態５の構成とすることで、３相電圧指令の振幅が大きい場合においても、天絡、地絡故障を判別することが可能となるといった従来にない顕著な効果を奏する。
【００９６】
実施の形態６．
以下、実施の形態６について述べるが、実施の形態１と重複する箇所については説明を省略する。図１７は、この発明の実施の形態６に係る電力変換装置を示す全体構成図である。実施の形態６が実施の形態１と異なるのは、出力電圧検出回路６０１、６０２、６０３およびインバータ故障検出部６０４である。
【００９７】
以下、図１８を参照しながら、出力電圧検出回路６０１、６０２、６０３の動作について説明する。図１８は、図１７に示した出力電圧検出回路を示す構成図である。図１８において、出力電圧検出回路６０１、６０２、６０３は、ローパスフィルタ（ＬＰＦ）である。
【００９８】
出力電圧検出回路６０１は、インバータ３から出力された３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌのうち、Ｖｕ＿ｒｅａｌを入力し、Ｖｕ＿ｒｅａｌからそのキャリア周波数成分を除去した電圧Ｖｕ＿ＬＰＦを出力する。ここで、キャリア周波数成分は、搬送波成分のことであり、キャリア周期Ｔｃの逆数である。
【００９９】
出力電圧検出回路６０２は、インバータ３から出力された３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌのうち、Ｖｖ＿ｒｅａｌを入力し、Ｖｖ＿ｒｅａｌからそのキャリア周波数成分を除去した電圧Ｖｖ＿ＬＰＦを出力する。
【０１００】
出力電圧検出回路６０３は、インバータ３から出力された３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌのうち、Ｖｗ＿ｒｅａｌを入力し、Ｖｗ＿ｒｅａｌからそのキャリア周波数成分を除去した電圧Ｖｗ＿ＬＰＦを出力する。
【０１０１】
次に、インバータ故障検知部６０４の動作について、図１９を用いて説明する。図１９は、インバータ故障検知部６０４の動作を示すフローチャートである。
【０１０２】
図１９において、まず、Ｓ８０１では、出力電圧検出回路６０１で求めたＶｕ＿ＬＰＦから、修正３相電圧指令演算部７ａから出力されたＶｕおよび０．５×Ｖｄｃで減算し、Ｕ相電圧誤差Ｖｕ＿ｅｒｒを演算する。続いて、Ｓ８０２では、Ｓ８０１で求めたＵ相電圧誤差Ｖｕ＿ｅｒｒの絶対値｜Ｖｕ＿ｅｒｒ｜が誤差基準値Ｖ＿ｅｒｒ＿ｔｈよりも大きいかを判別する。
【０１０３】
Ｓ８０２で、大きい（ＹＥＳ）が選択された場合、ＥＲＲ信号を出力し、インバータ３を停止させる。一方、大きくない（ＮＯ）が選択された場合、ＥＲＲ信号を出力しない。
【０１０４】
以上、Ｕ相の場合について述べたが、Ｖ相、Ｗ相についてもそれぞれ、Ｖｖ＿ＬＰＦ、Ｖｗ＿ＬＰＦに基づいてＶ相電圧誤差の絶対値｜Ｖｖ＿ｅｒｒ｜、Ｗ相電圧誤差の絶対値｜Ｖｗ＿ｅｒｒ｜を演算し、誤差基準値Ｖ＿ｅｒｒ＿ｔｈと比較し、大きい場合、インバータ３を停止させる信号を出力する。
【０１０５】
次に、実施の形態６による効果について述べる。特許文献１、２の方式では、３相電圧指令が電流検出上限値を超える場合、２相変調に切り替える必要があるので、修正３相電圧指令のうち最も大きい相がインバータ出力上限値に一致する。そのため、３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌのうち１相がＶｄｃに常に一致するため、３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌが修正３相電圧指令の値によらずＶｄｃに張り付く天絡故障との区別が不可能である。
【０１０６】
一方、実施の形態１（図４）では、３相電圧指令が電流検出上限値を超えた場合に、修正３相電圧指令の最も大きい相が電流検出上限値に一致するように第１オフセット電圧Ｖｏｆｆｓｅｔ１を設定した。よって、Ｖｕ＿ＬＰＦ、Ｖｗ＿ＬＰＦ、Ｖｗ＿ＬＰＦは、直流電圧Ｖｄｃよりも小さい値をとるため、天絡故障との判別が可能である。
【０１０７】
以上より、実施の形態６の構成とすることで、３相電圧指令の振幅が大きい場合においても、天絡故障を判別することが可能となるといった従来にない顕著な効果を奏する。
【０１０８】
実施の形態７．
以下、実施の形態７について述べるが、実施の形態１と重複する箇所については説明を省略する。図２０は、この発明の実施の形態７に係る電力変換装置を示す全体構成図である。実施の形態７が実施の形態１と異なるのは、出力電圧検出回路７０１およびインバータ故障検出部７０２である。
【０１０９】
以下、図２１を参照しながら、出力電圧検出回路７０１の動作について説明する。図２１は、図２０に示した出力電圧検出回路を示す構成図である。図２１において、出力電圧検出回路７０１は、ローパスフィルタ（ＬＰＦ）７１１を含んでいる。
【０１１０】
出力電圧検出回路７０１は、インバータ３から出力された３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌを検出後、全相加算し、ローパスフィルタ（ＬＰＦ）７１１を用いて加算したものからそのキャリア周波数成分を除去した電圧Ｖａｄｄ＿ＬＰＦを出力する。ここで、キャリア周波数成分は、搬送波成分のことであり、キャリア周期Ｔｃの逆数である。
【０１１１】
次に、インバータ故障検知部７０２の動作について、図２２を用いて説明する。図２２は、インバータ故障検知部７０２の動作を示すフローチャートである。
【０１１２】
図２２において、まず、Ｓ９０１では、上記式（１）によって、３相電圧指令の振幅値Ｖａｍｐを計算する。続いて、Ｓ９０２では、振幅値Ｖａｍｐが振幅閾値Ｖｔｈｘよりも大きいかを判定する。ここで、Ｖｔｈｘは、３相電圧指令をそのまま修正３相電圧指令として出力しても、最大相が電流検出条件値以下となるように設定する。
【０１１３】
次に、Ｓ９０２でＹＥＳが選択された場合、Ｓ９０１で求めたＶａｄｄ＿ＬＰＦから１．５×Ｖｄｃを減算した値を加算値誤差Ｖａｄｄ＿ｅｒｒとする。続いて、Ｓ９０４では、Ｓ９０３で求めた加算値誤差Ｖａｄｄ＿ｅｒｒの絶対値｜Ｖａｄｄ＿ｅｒｒ｜が加算値誤差基準値Ｖａｄｄ＿ｅｒｒ＿ｔｈよりも大きいかを判別する。
【０１１４】
Ｓ９０４で、大きい（ＹＥＳ）が選択された場合、ＥＲＲ信号を出力し、インバータ３を停止させる。一方、大きくない（ＮＯ）が選択された場合、ＥＲＲ信号を出力しない。
【０１１５】
ここで、図２３を参照しながら、特許文献１、２の方式に出力電圧検出回路７０１およびインバータ故障検出部７０２を適用した場合の課題について述べる。図２３は、従来の電力変換装置の各出力波形を示す説明図である。
【０１１６】
図２３において、上段は、３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌの波形であり、時刻ｔ２以前で２相変調となっている。また、下段は、Ｖａｄｄ＿ＬＰＦの波形である。
【０１１７】
また、変調方法切り替え点（ｔ２）よりも左側は、振幅値ＶａｍｐがＶｔｈｘよりも大きく、図２２のＳ９０２の処理でＮＯが選択される領域とする。一方、ｔ２よりも右側は、振幅値ＶａｍｐがＶｔｈｘよりも小さく、図２２のＳ９０２の処理でＹＥＳが選択される領域とする。
【０１１８】
時刻ｔ２で、振幅値Ｖａｍｐがステップ状に小さくなると、Ｓ９０２の処理がＮＯからＹＥＳにステップ状に切り替わり、Ｓ９０３〜Ｓ９０６の処理を実行するが、Ｖａｄｄ＿ＬＰＦは、図２１に示したローパスフィルタ処理により応答遅れを生じ、時刻ｔ２で瞬時に１．５Ｖｄｃとはならず、時刻ｔ２〜ｔ３の区間において、１．５Ｖｄｃ＋Ｖａｄｄ＿ｅｒｒ＿ｔｈを超過している。
【０１１９】
これによって、図２２のＳ９０３、Ｓ９０４から、｜Ｖａｄｄ＿ｅｒｒ｜がＶａｄｄ＿ｅｒｒ＿ｔｈを超過し、Ｓ９０５の処理でインバータ３に対してＥＲＲ信号を出力してしまい、インバータ３は実際には故障していないにもかかわらず、停止する。
【０１２０】
続いて、図２４を参照しながら、実施の形態７の効果について述べる。図２４は、この発明の実施の形態７に係る電力変換装置の各出力波形を示す説明図である。
【０１２１】
図２４において、上段は、３相電圧Ｖｕ＿ｒｅａｌ、Ｖｖ＿ｒｅａｌ、Ｖｗ＿ｒｅａｌの波形であり、図２３の上段と振幅を同一としている。また、時刻ｔ１以前で３相電圧指令Ｖｕｂ、Ｖｖｂ、Ｖｗｂの最大相は、電流検出上限値を上回っており、ｔ１以降は下回っている。
【０１２２】
ここで、実施の形態１（図４）では、３相電圧指令が電流検出上限値を超えた場合に、修正３相電圧指令の最も大きい相が電流検出上限値に一致するように第１オフセット電圧Ｖｏｆｆｓｅｔ１を設定した。そのため、時刻ｔ１以前において、Ｖａｄｄ＿ＬＰＦの変動も図２３の時刻ｔ２以前と比べて小さく、１．５Ｖｄｃ−Ｖａｄｄ＿ｅｒｒ＿ｔｈ〜１．５Ｖｄｃ＋Ｖａｄｄ＿ｅｒｒ＿ｔｈの範囲内となっている。
【０１２３】
よって、時刻ｔ１で振幅値がステップ状に変化しても、Ｖａｄｄ＿ＬＰＦが１．５Ｖｄｃ−Ｖａｄｄ＿ｅｒｒ＿ｔｈ〜１．５Ｖｄｃ＋Ｖａｄｄ＿ｅｒｒ＿ｔｈの範囲を外れることはなく、｜Ｖａｄｄ＿ｅｒｒ｜は、Ｖａｄｄ＿ｅｒｒ＿ｔｈよりも小さく、常にＳ９０６の処理を実行するため、インバータ３を停止する信号を出力することはない。
【０１２４】
以上より、実施の形態７の構成とすることで、３相電圧指令の振幅が大から小に急峻に変動した場合においても、インバータの故障を誤検知することがないといった従来にない顕著な効果を奏する。
【０１２５】
なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【図１】
2017168522.tif 000004
【図２】
2017168522.tif 000005
【図３】
2017168522.tif 000006
【図４】
2017168522.tif 000007
【図５】
2017168522.tif 000008
【図６】
2017168522.tif 000009
【図７】
2017168522.tif 000010
【図８】
2017168522.tif 000011
【図９】
2017168522.tif 000012
【図１０】
2017168522.tif 000013
【図１１】
2017168522.tif 000014
【図１２】
2017168522.tif 000015
【図１３】
2017168522.tif 000016
【図１４】
2017168522.tif 000017
【図１５】
2017168522.tif 000018
【図１６】
2017168522.tif 000019
【図１７】
2017168522.tif 000020
【図１８】
2017168522.tif 000021
【図１９】
2017168522.tif 000022
【図２０】
2017168522.tif 000023
【図２１】
2017168522.tif 000024
【図２２】
2017168522.tif 000025
【図２３】
2017168522.tif 000026
【図２４】
2017168522.tif 000027
【国際調査報告】
2017168522.tif 000028
2017168522.tif 000029