(57)【要約】  固体撮像装置は、第１の基板と、第２の基板と、第３の基板と、複数のマイクロバンプとを有する。前記第１の基板は、複数の第１の光電変換素子を有する。前記第２の基板は、複数の第１の貫通電極を有する。前記複数のマイクロバンプは、前記第１の基板と前記第２の基板とを電気的に接続する。前記第１の基板において、前記複数の第１の光電変換素子は、画素領域に配置されている。前記第２の基板において、前記複数の第１の貫通電極は、前記画素領域に対応する第１の領域と異なる第２の領域のみに配置されている。
2017126024.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面と、第２の主面と、複数の第１の光電変換素子とを有し、前記第１の主面および前記第２の主面は、互いに反対方向を向き、前記複数の第１の光電変換素子は、行列状に配置された第１の基板と、
第３の主面と、第４の主面と、１つ以上の第１の層と、複数の第１の貫通電極とを有し、前記第３の主面および前記第４の主面は、互いに反対方向を向き、前記第３の主面は、前記第２の主面と対向し、前記複数の第１の貫通電極は、前記１つ以上の第１の層の少なくとも１つを貫通する第２の基板と、
第５の主面と、第６の主面とを有し、前記第５の主面および前記第６の主面は、互いに反対方向を向き、前記第５の主面は、前記第４の主面と対向する第３の基板と、
前記第２の主面と前記第３の主面との間に配置され、かつ前記第１の基板と前記第２の基板とを電気的に接続する複数のマイクロバンプと、
を有し、
前記第１の基板において、前記複数の第１の光電変換素子は、画素領域に配置され、
前記第２の基板において、前記複数の第１の貫通電極は、前記画素領域に対応する第１の領域と異なる第２の領域のみに配置されている
固体撮像装置。
【請求項２】
前記第２の基板は、
前記複数の第１の光電変換素子から出力された信号を一時的に記憶する第１のメモリ回路と、
前記第１のメモリ回路に記憶された前記信号を処理する処理回路と、
をさらに有し、
前記第３の基板は、前記処理回路によって処理された前記信号を記憶する第２のメモリ回路を有する
請求項１に記載の固体撮像装置。
【請求項３】
前記複数のマイクロバンプは、前記第１の光電変換素子毎に配置され、かつ前記第１の光電変換素子と前記第１のメモリ回路とを電気的に接続する
請求項２に記載の固体撮像装置。
【請求項４】
前記第２の基板は、複数の前記処理回路を有し、
前記複数の処理回路は、前記複数の第１の光電変換素子の配列における列毎に配置され、
前記複数の処理回路の各々は、前記列に対応する前記第１の光電変換素子から出力され、かつ前記第１のメモリ回路に記憶された前記信号を処理する
請求項２に記載の固体撮像装置。
【請求項５】
前記第１の基板と前記第２の基板との間に配置され、かつ前記第１の基板と前記第２の基板とを接続する第１の接続層をさらに有し、
前記複数のマイクロバンプは、前記第１の接続層に配置されている
請求項１に記載の固体撮像装置。
【請求項６】
前記第２の基板と前記第３の基板との間に配置され、かつ前記第２の基板と前記第３の基板とを接続する第２の接続層をさらに有する
請求項１に記載の固体撮像装置。
【請求項７】
前記第２の基板は、読み出し回路と、第１のメモリ回路と、処理回路と、複数の第２の光電変換素子との少なくとも１つをさらに有し、前記読み出し回路は、前記複数の第１の光電変換素子から信号を読み出し、前記第１のメモリ回路は、前記複数の第１の光電変換素子から出力された信号を一時的に記憶し、前記処理回路は、前記複数の第１の光電変換素子から出力された信号を処理し、
前記読み出し回路と、前記第１のメモリ回路と、前記処理回路と、前記複数の第２の光電変換素子との少なくとも１つは、前記第１の領域に配置されている
請求項１に記載の固体撮像装置。
【請求項８】
前記第３の基板は、１つ以上の第２の層と、複数の第２の貫通電極とをさらに有し、前記複数の第２の貫通電極は、前記１つ以上の第２の層の少なくとも１つを貫通する
請求項１に記載の固体撮像装置。
【請求項９】
請求項１に記載の固体撮像装置を有する撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および撮像装置に関する。
【背景技術】
【０００２】
複数の基板を有する固体撮像装置が開示されている。特許文献１には、複数の基板がマイクロバンプによって接続された固体撮像装置が開示されている。図１１は、特許文献１に開示された技術を適用した固体撮像装置１０１０の構成を示している。図１１において、固体撮像装置１０１０の断面が示されている。【０００３】
図１１に示すように、固体撮像装置１０１０は、第１の基板１１００と、第２の基板１２００と、第３の基板１３００と、接続層１４００と、複数のマイクロレンズＭＬと、複数のカラーフィルタＣＦとを有する。図１１において、代表として１つのマイクロレンズＭＬと１つのカラーフィルタＣＦとの符号が示されている。【０００４】
第１の基板１１００は、複数の光電変換素子１１０１を有する。図１１において、代表として１つの光電変換素子１１０１の符号が示されている。第１の基板１１００は、複数の光電変換素子１１０１に加えて、トランジスタを有する。このトランジスタは、光電変換素子１１０１から信号を読み出すための読み出し回路を構成する。第１の基板１１００は、裏面照射型（Ｂａｃｋ−Ｓｉｄｅ−Ｉｌｌｕｍｉｎａｔｉｏｎ）の素子を構成する。第１の基板１１００の表面にカラーフィルタＣＦが配置され、かつカラーフィルタＣＦ上にマイクロレンズＭＬが配置されている。【０００５】
接続層１４００は、第１の基板１１００と第２の基板１２００との間に配置されている。接続層１４００は、マイクロバンプ１４０１と、パッド１４０２と、パッド１４０３とを有する。図１１において、代表として１つのマイクロバンプ１４０１と１つのパッド１４０２と１つのパッド１４０３との符号が示されている。パッド１４０２は、第１の基板１１００と電気的に接続されている。パッド１４０３は、第２の基板１２００と電気的に接続されている。マイクロバンプ１４０１は、パッド１４０２とパッド１４０３との間に配置されている。第１の基板１１００と第２の基板１２００とは、マイクロバンプ１４０１とパッド１４０２とパッド１４０３とによって電気的に接続されている。【０００６】
第２の基板１２００は、複数の貫通電極１２０１（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ−Ｖｉａ）を有する。図１１において、代表として１つの貫通電極１２０１の符号が示されている。貫通電極１２０１は、第２の基板１２００を構成する１つ以上の層を貫通する。第２の基板１２００と第３の基板１３００とは、貫通電極１２０１によって電気的に接続されている。第２の基板１２００は、複数の光電変換素子１１０１から読み出された信号にアナログ・デジタル変換を行うＡＤ変換回路を有する。第３の基板１３００は、ＡＤ変換回路によって処理された信号を蓄積するメモリ回路を有する。【０００７】
複数の光電変換素子１１０１によって生成された信号は、複数の光電変換素子１１０１からトランジスタによって同時に読み出される。複数の光電変換素子１１０１から読み出された信号は、ＡＤ変換回路によって処理される。ＡＤ変換回路によって処理された信号は、メモリ回路に蓄積される。これによって、同時シャッタが実現される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】日本国特開２０１４−１９５１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
固体撮像装置１０１０の第２の基板１２００において、複数の光電変換素子１１０１から読み出された信号を処理する処理回路を含む様々な回路が、複数の光電変換素子１１０１に対応する領域に配置される。貫通電極１２０１も、この領域に配置されている。第２の基板１２００において、貫通電極１２０１が配置される穴に発生する応力により、光電変換素子１１０１に対応する領域の回路の特性が劣化する。一方、固体撮像装置１０１０において、マイクロバンプ１４０１は、光電変換素子１１０１に対応する領域に配置された回路の特性に影響を与えない。【００１０】
本発明は、回路の特性に与える影響が低減された固体撮像装置および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様によれば、固体撮像装置は、第１の基板と、第２の基板と、第３の基板と、複数のマイクロバンプとを有する。前記第１の基板は、第１の主面と、第２の主面と、複数の第１の光電変換素子とを有する。前記第１の主面および前記第２の主面は、互いに反対方向を向く。前記複数の第１の光電変換素子は、行列状に配置されている。前記第２の基板は、第３の主面と、第４の主面と、１つ以上の第１の層と、複数の第１の貫通電極とを有する。前記第３の主面および前記第４の主面は、互いに反対方向を向く。前記第３の主面は、前記第２の主面と対向する。前記複数の第１の貫通電極は、前記１つ以上の第１の層の少なくとも１つを貫通する。前記第３の基板は、第５の主面と、第６の主面とを有する。前記第５の主面および前記第６の主面は、互いに反対方向を向く。前記第５の主面は、前記第４の主面と対向する。前記複数のマイクロバンプは、前記第２の主面と前記第３の主面との間に配置され、かつ前記第１の基板と前記第２の基板とを電気的に接続する。前記第１の基板において、前記複数の第１の光電変換素子は、画素領域に配置されている。前記第２の基板において、前記複数の第１の貫通電極は、前記画素領域に対応する第１の領域と異なる第２の領域のみに配置されている。【００１２】
本発明の第２の態様によれば、第１の態様において、前記第２の基板は、第１のメモリ回路と、処理回路とをさらに有してもよい。前記第１のメモリ回路は、前記複数の第１の光電変換素子から出力された信号を一時的に記憶する。前記処理回路は、前記第１のメモリ回路に記憶された前記信号を処理する。前記第３の基板は、前記処理回路によって処理された前記信号を記憶する第２のメモリ回路を有してもよい。【００１３】
本発明の第３の態様によれば、第２の態様において、前記複数のマイクロバンプは、前記第１の光電変換素子毎に配置され、かつ前記第１の光電変換素子と前記第１のメモリ回路とを電気的に接続してもよい。【００１４】
本発明の第４の態様によれば、第２の態様において、前記第２の基板は、複数の前記処理回路を有してもよい。前記複数の処理回路は、前記複数の第１の光電変換素子の配列における列毎に配置されてもよい。前記複数の処理回路の各々は、前記列に対応する前記第１の光電変換素子から出力され、かつ前記第１のメモリ回路に記憶された前記信号を処理してもよい。【００１５】
本発明の第５の態様によれば、第１の態様において、前記固体撮像装置は、第１の接続層をさらに有してもよい。前記第１の接続層は、前記第１の基板と前記第２の基板との間に配置され、かつ前記第１の基板と前記第２の基板とを接続する。前記複数のマイクロバンプは、前記第１の接続層に配置されてもよい。【００１６】
本発明の第６の態様によれば、第１の態様において、前記固体撮像装置は、前記第２の基板と前記第３の基板との間に配置され、かつ前記第２の基板と前記第３の基板とを接続する第２の接続層をさらに有してもよい。【００１７】
本発明の第７の態様によれば、第１の態様において、前記第２の基板は、読み出し回路と、第１のメモリ回路と、処理回路と、複数の第２の光電変換素子との少なくとも１つをさらに有してもよい。前記読み出し回路は、前記複数の第１の光電変換素子から信号を読み出す。前記第１のメモリ回路は、前記複数の第１の光電変換素子から出力された信号を一時的に記憶する。前記処理回路は、前記複数の第１の光電変換素子から出力された信号を処理する。前記読み出し回路と、前記第１のメモリ回路と、前記処理回路と、前記複数の第２の光電変換素子との少なくとも１つは、前記第１の領域に配置されてもよい。【００１８】
本発明の第８の態様によれば、第１の態様において、前記第３の基板は、１つ以上の第２の層と、複数の第２の貫通電極とをさらに有してもよい。前記複数の第２の貫通電極は、前記１つ以上の第２の層の少なくとも１つを貫通する。【００１９】
本発明の第９の態様によれば、撮像装置は、前記固体撮像装置を有する。
【発明の効果】
【００２０】
上記の各態様によれば、複数の貫通電極は、画素領域に対応する第１の領域と異なる第２の領域のみに配置されている。このため、複数の貫通電極が回路の特性に与える影響が低減される。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態の固体撮像装置の断面図である。
【図２】本発明の第１の実施形態の第１の基板の平面図である。
【図３】本発明の第１の実施形態の第２の基板の平面図である。
【図４】本発明の第１の実施形態の第３の基板の平面図である。
【図５】本発明の第１の実施形態の画素の回路図である。
【図６】本発明の第１の実施形態の第１の変形例の固体撮像装置の断面図である。
【図７】本発明の第１の実施形態の第２の変形例の固体撮像装置の断面図である。
【図８】本発明の第２の実施形態の固体撮像装置の断面図である。
【図９】本発明の第３の実施形態の固体撮像装置の断面図である。
【図１０】本発明の第４の実施形態の撮像装置の構成を示すブロック図である。
【図１１】従来技術の固体撮像装置の断面図である。
【発明を実施するための形態】
【００２２】
図面を参照し、本発明の実施形態を説明する。
【００２３】
（第１の実施形態）
図１は、本発明の第１の実施形態の固体撮像装置１０の構成を示している。図１において、固体撮像装置１０の断面が示されている。図１に示すように、固体撮像装置１０は、第１の基板１００と、第２の基板２００と、第３の基板３００と、接続層４００と、複数のカラーフィルタＣＦと、複数のマイクロレンズＭＬとを有する。図１において、代表として１つのマイクロレンズＭＬと１つのカラーフィルタＣＦとの符号が示されている。
【００２４】
固体撮像装置１０を構成する部分の寸法は、図１に示される寸法に従うとは限らない。固体撮像装置１０を構成する部分の寸法は任意であってよい。図１以外の断面図における寸法についても同様である。
【００２５】
第１の基板１００は、層１１０（半導体層）と、層１２０（配線層）とを有する。層１１０と層１２０とは、第１の基板１００の厚さ方向Ｄｒ１に積層されている。第１の基板１００の厚さ方向Ｄｒ１は、層１１０の面１１０ａに垂直な方向である。層１１０と層１２０とは、互いに接触する。
【００２６】
層１１０は、半導体材料で構成されている。例えば、半導体材料は、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）との少なくとも１つである。層１１０は、面１１０ａを有する。面１１０ａは、第１の基板１００の主面である。第１の基板１００の主面は、第１の基板１００の表面を構成する複数の面のうち相対的に広い面である。
【００２７】
層１１０は、複数の光電変換素子１１１（フォトダイオード）を有する。図１において、代表として１つの光電変換素子１１１の符号が示されている。光電変換素子１１１は、画素を構成する。光電変換素子１１１は、画素領域ＰＩＸに配置されている。例えば、光電変換素子１１１は、層１１０を構成する半導体材料とは不純物濃度が異なる半導体材料で構成されている。光電変換素子１１１は、光を信号に変換する。
【００２８】
層１２０は、層１１０に対して第１の基板１００の厚さ方向Ｄｒ１に積層されている。層１２０は、面１２０ａを有する。面１２０ａは、接続層４００と接触する。面１２０ａは、第１の基板１００の主面である。面１１０ａと面１２０ａとは、互いに反対方向を向く。
【００２９】
層１２０は、複数の配線１２１と、複数のビア１２２と、層間絶縁膜１２３とを有する。図１において、代表として１つの配線１２１と１つのビア１２２との符号が示されている。
【００３０】
配線１２１とビア１２２とは、導電材料で構成されている。例えば、導電材料は、アルミニウム（Ａｌ）および銅（Ｃｕ）のような金属である。配線１２１とビア１２２とが、互いに異なる導電材料で構成されてもよい。配線１２１は、配線パターンが形成された薄膜である。配線１２１は、光電変換素子１１１によって生成された信号を伝送する。１層のみの配線１２１が配置されてもよいし、複数層の配線１２１が配置されてもよい。図１に示す例では、３層の配線１２１が配置されている。
【００３１】
ビア１２２は、異なる層の配線１２１を接続する。層１２０において、配線１２１およびビア１２２以外の部分は、層間絶縁膜１２３で構成されている。層間絶縁膜１２３は、絶縁材料で構成されている。例えば、絶縁材料は、二酸化珪素（ＳｉＯ２）である。
【００３２】
図１において、第１の基板１００は、２つの層を有する。第１の基板１００は、１つの層のみを有してもよい。あるいは、第１の基板１００は、３つ以上の層を有してもよい。
【００３３】
第２の基板２００は、層２１０（配線層）と、層２２０（半導体層）とを有する。層２１０と層２２０とは、第１の基板１００の厚さ方向Ｄｒ１に積層されている。層２１０と層２２０とは、互いに接触する。
【００３４】
層２１０は、面２１０ａを有する。面２１０ａは、面１２０ａと対向する。面２１０ａは、接続層４００と接触する。面２１０ａは、第２の基板２００の主面である。第２の基板２００の主面は、第２の基板２００の表面を構成する複数の面のうち相対的に広い面である。層２１０は、複数の配線２１１と、複数のビア２１２と、層間絶縁膜２１３とを有する。図１において、代表として１つの配線２１１と１つのビア２１２との符号が示されている。
【００３５】
配線２１１とビア２１２とは、導電材料で構成されている。配線２１１とビア２１２とが、互いに異なる導電材料で構成されてもよい。配線２１１は、配線パターンが形成された薄膜である。配線２１１は、第１の基板１００から出力された信号を伝送する。１層のみの配線２１１が配置されてもよいし、複数層の配線２１１が配置されてもよい。図１に示す例では、３層の配線２１１が配置されている。
【００３６】
ビア２１２は、異なる層の配線２１１を接続する。層２１０において、配線２１１およびビア２１２以外の部分は、層間絶縁膜２１３で構成されている。層間絶縁膜２１３は、絶縁材料で構成されている。
【００３７】
層２２０は、層２１０に対して第１の基板１００の厚さ方向Ｄｒ１に積層されている。層２２０は、半導体材料で構成されている。層２２０は、面２２０ａを有する。面２２０ａは、第３の基板３００と接触する。面２２０ａは、第２の基板２００の主面である。面２１０ａと面２２０ａとは、互いに反対方向を向く。
【００３８】
層２２０は、複数の貫通電極２２１を有する。図１において、代表として１つの貫通電極２２１の符号が示されている。貫通電極２２１は、導電材料で構成されている。貫通電極２２１は、層２２０を貫通する。貫通電極２２１は、配線２１１と接触する。貫通電極２２１は、層２１０と層２２０とを貫通してもよい。貫通電極２２１は、第２の基板２００の１つ以上の層を貫通すればよい。貫通電極２２１は、画素領域ＰＩＸに対応する領域Ａ１と異なる領域Ａ２に配置されている。面１１０ａに垂直な方向すなわち第１の基板１００の厚さ方向Ｄｒ１に固体撮像装置１０を見たとき、複数の光電変換素子１１１と領域Ａ１とが重なる。貫通電極２２１は、領域Ａ１に配置されていない。貫通電極２２１が、第３の基板３００と接触する層２２０を貫通することにより、貫通電極２２１は、第２の基板２００と第３の基板３００とを電気的に接続する。貫通電極２２１は、第２の基板２００に入力された信号を第３の基板３００に転送する。
【００３９】
図１において、第２の基板２００は、２つの層を有する。第２の基板２００は、１つの層のみを有してもよい。あるいは、第２の基板２００は、３つ以上の層を有してもよい。
【００４０】
第３の基板３００は、層３１０（配線層）と、層３２０（半導体層）とを有する。層３１０と層３２０とは、第１の基板１００の厚さ方向Ｄｒ１に積層されている。層３１０と層３２０とは、互いに接触する。
【００４１】
層３１０は、面３１０ａを有する。面３１０ａは、面２２０ａと対向する。面３１０ａは、第２の基板２００と接触する。面３１０ａは、第３の基板３００の主面である。第３の基板３００の主面は、第３の基板３００の表面を構成する複数の面のうち相対的に広い面である。層３１０は、複数の配線３１１と、複数のビア３１２と、層間絶縁膜３１３とを有する。図１において、代表として１つの配線３１１と１つのビア３１２との符号が示されている。
【００４２】
配線３１１とビア３１２とは、導電材料で構成されている。配線３１１とビア３１２とが、互いに異なる導電材料で構成されてもよい。配線３１１は、配線パターンが形成された薄膜である。配線３１１は、貫通電極２２１と接触する。配線３１１は、第２の基板２００から出力された信号を伝送する。１層のみの配線３１１が配置されてもよいし、複数層の配線３１１が配置されてもよい。図１に示す例では、４層の配線３１１が配置されている。
【００４３】
ビア３１２は、異なる層の配線３１１を接続する。層３１０において、配線３１１およびビア３１２以外の部分は、層間絶縁膜３１３で構成されている。層間絶縁膜３１３は、絶縁材料で構成されている。
【００４４】
層３２０は、層３１０に対して第１の基板１００の厚さ方向Ｄｒ１に積層されている。層３２０は、半導体材料で構成されている。層３２０は、面３２０ａを有する。面３２０ａは、第３の基板３００の主面である。面３１０ａと面３２０ａとは、互いに反対方向を向く。
【００４５】
図１において、第３の基板３００は、２つの層を有する。第３の基板３００は、１つの層のみを有してもよい。あるいは、第３の基板３００は、３つ以上の層を有してもよい。
【００４６】
接続層４００は、第１の基板１００と第２の基板２００との間に配置されている。接続層４００は、マイクロバンプ４０１と、パッド４０２と、パッド４０３と、樹脂層４０４とを有する。図１において、代表として１つのマイクロバンプ４０１と１つのパッド４０２と１つのパッド４０３との符号が示されている。マイクロバンプ４０１とパッド４０２とパッド４０３とは、導電材料で構成されている。例えば、マイクロバンプ４０１とパッド４０２とパッド４０３とを構成する導電材料は、金（Ａｕ）、アルミニウム（Ａｌ）、および銅（Ｃｕ）のような金属である。
【００４７】
パッド４０２は、面１２０ａにおいてビア１２２と接触する。このため、パッド４０２は、第１の基板１００と電気的に接続されている。パッド４０３は、面２１０ａにおいてビア２１２と接触する。このため、パッド４０３は、第２の基板２００と電気的に接続されている。マイクロバンプ４０１は、パッド４０２とパッド４０３との間に配置されている。マイクロバンプ４０１は、パッド４０２およびパッド４０３と接触する。マイクロバンプ４０１とパッド４０２とパッド４０３とは、第１の基板１００と第２の基板２００とを電気的に接続する。マイクロバンプ４０１とパッド４０２とパッド４０３とは、第１の基板１００から出力された信号を第２の基板２００に転送する。
【００４８】
接続層４００において、マイクロバンプ４０１、パッド４０２、およびパッド４０３以外の部分は、樹脂層４０４で構成されている。樹脂層４０４は、樹脂材料で構成されている。
【００４９】
カラーフィルタＣＦは、面１１０ａに配置されている。マイクロレンズＭＬは、カラーフィルタＣＦに積層されている。
【００５０】
固体撮像装置１０の光学的前方に配置された撮像レンズを通過した、被写体からの光がマイクロレンズＭＬに入射する。マイクロレンズＭＬは、撮像レンズを通過した光を結像する。カラーフィルタＣＦは、マイクロレンズＭＬに対応する領域に配置されている。つまり、カラーフィルタＣＦは、マイクロレンズＭＬを通過した光が通過する領域に配置されている。マイクロレンズＭＬを通過した光は、カラーフィルタＣＦに入射する。カラーフィルタＣＦは、特定の波長範囲の光を透過させる。
【００５１】
カラーフィルタＣＦを透過した光は、層１１０に入射する。層１１０において光電変換素子１１１は、マイクロレンズＭＬに対応する領域に配置されている。つまり、光電変換素子１１１は、マイクロレンズＭＬを通過した光が通過する領域に配置されている。層１１０に入射した光は、光電変換素子１１１に入射する。光電変換素子１１１は、入射した光を信号に変換する。
【００５２】
光電変換素子１１１から出力された信号は、配線１２１とビア１２２とによって接続層４００に転送される。接続層４００に転送された信号は、マイクロバンプ４０１とパッド４０２とパッド４０３とによって第２の基板２００に転送される。第２の基板２００に転送された信号は、配線２１１とビア２１２と貫通電極２２１とによって第３の基板３００に転送される。
【００５３】
図２は、第１の基板１００の平面図である。図２において、面１１０ａに垂直な方向に第１の基板１００を見たときの各要素の配列が示されている。つまり、図２において、第１の基板１００の正面から第１の基板１００を見たときの各要素の配列が示されている。図２において、代表として１つのマイクロレンズＭＬと１つの光電変換素子１１１との符号が示されている。図２において、光電変換素子１１１の一部およびマイクロレンズＭＬの一部は省略されている。図２において、光電変換素子１１１は、透過的に示されている。図２において、カラーフィルタＣＦは省略されている。
【００５４】
複数の光電変換素子１１１と複数のマイクロレンズＭＬとは、行列状に配置されている。面１１０ａに垂直な方向に第１の基板１００を見たとき、複数の光電変換素子１１１の各々は、複数のマイクロレンズＭＬのいずれか１つと重なる。１つの光電変換素子１１１と１つのマイクロレンズＭＬとが互いに対応する。面１１０ａに垂直な方向に第１の基板１００を見たとき、光電変換素子１１１の中心とマイクロレンズＭＬの中心とが一致する。複数の光電変換素子１１１と複数のマイクロレンズＭＬとは、画素領域ＰＩＸに配置されている。画素領域ＰＩＸは、第１の基板１００の中央に配置されている。
【００５５】
図３は、第２の基板２００の平面図である。図３において、面２１０ａに垂直な方向に第２の基板２００を見たときの各要素の配列が示されている。つまり、図３において、第２の基板２００の正面から第２の基板２００を見たときの各要素の配列が示されている。図３に示すように、第２の基板２００は、複数の貫通電極２２１と、垂直走査回路５０１と、垂直走査回路５０２と、水平走査回路５０３と、水平走査回路５０４と、複数の処理回路５０５とを有する。図３において、代表として１つの貫通電極２２１と１つの処理回路５０５との符号が示されている。図３において、貫通電極２２１の一部および処理回路５０５の一部は省略されている。図３において、各要素は、透過的に示されている。
【００５６】
複数の処理回路５０５は、領域Ａ１に配置されている。領域Ａ１は、画素領域ＰＩＸに対応する位置に配置されている。面１１０ａに垂直な方向すなわち第１の基板１００の厚さ方向Ｄｒ１に固体撮像装置１０を見たとき、画素領域ＰＩＸと領域Ａ１とが重なる。領域Ａ１は、第２の基板２００の中央に配置されている。
【００５７】
複数の処理回路５０５は、複数の光電変換素子１１１の配列における列毎に配置されている。複数の処理回路５０５は、複数の光電変換素子１１１から出力された信号を処理する。例えば、処理回路５０５は、複数の光電変換素子１１１から読み出された信号にアナログ・デジタル変換を行うＡＤ変換回路である。処理回路５０５は、複数の光電変換素子１１１から読み出された信号に含まれるノイズを除去するノイズ除去回路であってもよい。処理回路５０５は、複数の光電変換素子１１１から読み出された信号を増幅する増幅回路であってもよい。図３に示していない複数のマイクロバンプ４０１は、光電変換素子１１１毎に配置されている。各々の光電変換素子１１１から出力された信号は、複数のマイクロバンプ４０１のいずれか１つを介して第２の基板２００に転送される。
【００５８】
垂直走査回路５０１と垂直走査回路５０２と水平走査回路５０３と水平走査回路５０４とは、領域Ａ２に配置されている。垂直走査回路５０１と垂直走査回路５０２とは、領域Ａ１に対して、複数の光電変換素子１１１の配列における行方向に隣接している。水平走査回路５０３と水平走査回路５０４とは、領域Ａ１に対して、複数の光電変換素子１１１の配列における列方向に隣接している。垂直走査回路５０１と垂直走査回路５０２とは、光電変換素子１１１を含む複数の画素を行毎に制御する。垂直走査回路５０１と垂直走査回路５０２とは、この制御を行うための制御信号を生成し、かつ制御信号を複数の画素に出力する。水平走査回路５０３と水平走査回路５０４とは、処理回路５０５によって処理された信号を処理回路５０５から列毎に出力する制御を行う。
【００５９】
複数の貫通電極２２１は、領域Ａ１と異なる領域Ａ２のみに配置されている。領域Ａ２は、領域Ａ１を囲む。複数の貫通電極２２１の各々は、領域Ａ２において、垂直走査回路５０１と垂直走査回路５０２と水平走査回路５０３と水平走査回路５０４とのいずれか１つが配置された領域に配置されている。複数の貫通電極２２１は、複数の光電変換素子１１１の配列における行毎かつ列毎に配置されている。
【００６０】
図４は、第３の基板３００の平面図である。図４において、面３１０ａに垂直な方向に第３の基板３００を見たときの各要素の配列が示されている。つまり、図４において、第３の基板３００の正面から第３の基板３００を見たときの各要素の配列が示されている。図４に示すように、第３の基板３００は、メモリ回路５０６を有する。図４において、メモリ回路５０６は、透過的に示されている。
【００６１】
メモリ回路５０６は、領域Ａ３に配置されている。領域Ａ３は、画素領域ＰＩＸに対応する位置に配置されている。面３１０ａに垂直な方向すなわち第１の基板１００の厚さ方向Ｄｒ１に固体撮像装置１０を見たとき、画素領域ＰＩＸと領域Ａ３とが重なる。領域Ａ３は、第３の基板３００の中央に配置されている。メモリ回路５０６は、処理回路５０５によって処理された信号を記憶する。メモリ回路５０６は、複数のメモリ領域５０６０を有する。図４において、代表として１つのメモリ領域５０６０の符号が示されている。複数のメモリ領域５０６０は、光電変換素子１１１毎に配置されている。１つのメモリ領域５０６０が１つの光電変換素子１１１に対応する。メモリ領域５０６０は、光電変換素子１１１から出力された信号に対応する信号を記憶する。
【００６２】
第３の基板３００は、メモリ回路５０６に記憶された信号を処理する画像処理回路を有してもよい。例えば、画像処理回路は、メモリ回路５０６に記憶された信号を画像データに変換する。画像処理回路は、画像データの補正を行ってもよい。画像処理回路は、画像データの圧縮を行ってもよい。
【００６３】
固体撮像装置１０は、複数の画素を有する。図５は、１つの画素の構成を示している。画素は、光電変換素子１１１と、転送トランジスタ１３１と、フローティングディフュージョン１３２と、リセットトランジスタ１３３と、増幅トランジスタ１３４と、電流源１３５と、クランプ容量１３６と、サンプルホールドトランジスタ１３７と、メモリ１３８と、クランプトランジスタ１３９と、増幅トランジスタ１４０と、選択トランジスタ１４１とを有する。以下では、フローティングディフュージョン１３２は、ＦＤ１３２と記載される。
【００６４】
光電変換素子１１１の第１端は、グランドに接続されている。転送トランジスタ１３１のドレインは、光電変換素子１１１の第２端に接続されている。転送トランジスタ１３１のゲートは、垂直走査回路５０１または垂直走査回路５０２に接続されている。制御信号φＴＸが垂直走査回路５０１または垂直走査回路５０２から転送トランジスタ１３１のゲートに供給される。
【００６５】
ＦＤ１３２の第１端は、転送トランジスタ１３１のソースに接続されている。ＦＤ１３２の第２端は、グランドに接続されている。リセットトランジスタ１３３のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。リセットトランジスタ１３３のソースは、転送トランジスタ１３１のソースに接続されている。リセットトランジスタ１３３のゲートは、垂直走査回路５０１または垂直走査回路５０２に接続されている。制御信号φＲＳＴが垂直走査回路５０１または垂直走査回路５０２からリセットトランジスタ１３３のゲートに供給される。
【００６６】
増幅トランジスタ１３４のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。増幅トランジスタ１３４のゲートは、転送トランジスタ１３１のソースに接続されている。電流源１３５の第１端は、増幅トランジスタ１３４のソースに接続されている。電流源１３５の第２端は、グランドに接続されている。クランプ容量１３６の第１端は、増幅トランジスタ１３４のソースおよび電流源１３５の第１端に接続されている。
【００６７】
サンプルホールドトランジスタ１３７のドレインは、クランプ容量１３６の第２端に接続されている。サンプルホールドトランジスタ１３７のゲートは、垂直走査回路５０１または垂直走査回路５０２に接続されている。制御信号φＳＨが垂直走査回路５０１または垂直走査回路５０２からサンプルホールドトランジスタ１３７のゲートに供給される。クランプトランジスタ１３９のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。クランプトランジスタ１３９のソースは、サンプルホールドトランジスタ１３７のソースに接続されている。クランプトランジスタ１３９のゲートは、垂直走査回路５０１または垂直走査回路５０２に接続されている。制御信号φＣＬが垂直走査回路５０１または垂直走査回路５０２からクランプトランジスタ１３９のゲートに供給される。
【００６８】
メモリ１３８の第１端は、サンプルホールドトランジスタ１３７のソースに接続されている。メモリ１３８の第２端は、グランドに接続されている。増幅トランジスタ１４０のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。増幅トランジスタ１４０のゲートは、サンプルホールドトランジスタ１３７のソースに接続されている。選択トランジスタ１４１のドレインは、増幅トランジスタ１４０のソースに接続されている。選択トランジスタ１４１のソースは、垂直信号線１４２に接続されている。選択トランジスタ１４１のゲートは、垂直走査回路５０１または垂直走査回路５０２に接続されている。制御信号φＳＥＬが垂直走査回路５０１または垂直走査回路５０２から選択トランジスタ１４１のゲートに供給される。
【００６９】
光電変換素子１１１は、フォトダイオードである。光電変換素子１１１は、撮像を行い、かつ第１の信号を出力する。具体的には、光電変換素子１１１は、光電変換素子１１１に入射した光の量に基づく電荷を生成し、かつ生成された電荷を蓄積する。光電変換素子１１１は、第１の信号として電荷を出力する。
【００７０】
転送トランジスタ１３１は、光電変換素子１１１とＦＤ１３２とに接続されている。転送トランジスタ１３１は、光電変換素子１１１とＦＤ１３２とが電気的に接続された状態と、光電変換素子１１１とＦＤ１３２とが電気的に絶縁された状態とを切り替える。転送トランジスタ１３１がオンになることにより、光電変換素子１１１とＦＤ１３２とが電気的に接続される。転送トランジスタ１３１がオフになることにより、光電変換素子１１１とＦＤ１３２とが電気的に絶縁される。光電変換素子１１１とＦＤ１３２とが電気的に接続されたとき、転送トランジスタ１３１は、光電変換素子１１１に蓄積された電荷をＦＤ１３２に転送する。転送トランジスタ１３１のオンとオフとは、垂直走査回路５０１または垂直走査回路５０２からの制御信号φＴＸによって制御される。
【００７１】
ＦＤ１３２は、光電変換素子１１１から出力された電荷に基づく電圧を保持する。つまり、ＦＤ１３２は、光電変換素子１１１から出力された第１の信号を電圧として保持する。
【００７２】
リセットトランジスタ１３３は、電源とＦＤ１３２とに接続されている。リセットトランジスタ１３３は、電源とＦＤ１３２とが電気的に接続された状態と、電源とＦＤ１３２とが電気的に絶縁された状態とを切り替える。リセットトランジスタ１３３がオンになることにより、電源とＦＤ１３２とが電気的に接続される。リセットトランジスタ１３３がオフになることにより、電源とＦＤ１３２とが電気的に絶縁される。電源とＦＤ１３２とが電気的に接続されたとき、リセットトランジスタ１３３は、ＦＤ１３２をリセットする。リセットトランジスタ１３３のオンとオフとは、垂直走査回路５０１または垂直走査回路５０２からの制御信号φＲＳＴによって制御される。転送トランジスタ１３１とリセットトランジスタ１３３とがオンであるとき、光電変換素子１１１がリセットされる。光電変換素子１１１とＦＤ１３２とのリセットにより、光電変換素子１１１とＦＤ１３２とに蓄積されている電荷量が制御される。このリセットにより、光電変換素子１１１とＦＤ１３２との状態（電位）が基準状態（基準電位、リセットレベル）に設定される。
【００７３】
増幅トランジスタ１３４は、ＦＤ１３２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を第２の信号としてソースから出力する。電流源１３５は、増幅トランジスタ１３４の負荷として機能し、かつ増幅トランジスタ１３４を駆動する電流を増幅トランジスタ１３４に供給する。増幅トランジスタ１３４と電流源１３５とは、ソースフォロア回路を構成する。
【００７４】
クランプ容量１３６は、増幅トランジスタ１３４から出力された第２の信号の電圧レベルをクランプ（固定）する。サンプルホールドトランジスタ１３７は、クランプ容量１３６とメモリ１３８とに接続されている。サンプルホールドトランジスタ１３７は、クランプ容量１３６とメモリ１３８とが電気的に接続された状態と、クランプ容量１３６とメモリ１３８とが電気的に絶縁された状態とを切り替える。サンプルホールドトランジスタ１３７がオンになることにより、クランプ容量１３６とメモリ１３８とが電気的に接続される。サンプルホールドトランジスタ１３７がオフになることにより、クランプ容量１３６とメモリ１３８とが電気的に絶縁される。クランプ容量１３６とメモリ１３８とが電気的に接続されたとき、サンプルホールドトランジスタ１３７は、クランプ容量１３６の第２端の電圧をサンプリングする。これによって、サンプルホールドトランジスタ１３７は、増幅トランジスタ１３４から出力された第２の信号をメモリ１３８に転送する。サンプルホールドトランジスタ１３７のオンとオフとは、垂直走査回路５０１または垂直走査回路５０２からの制御信号φＳＨによって制御される。メモリ１３８は、サンプルホールドトランジスタ１３７によってサンプリングされた第２の信号を保持する。
【００７５】
クランプトランジスタ１３９は、電源とメモリ１３８とに接続されている。クランプトランジスタ１３９は、電源とメモリ１３８とが電気的に接続された状態と、電源とメモリ１３８とが電気的に絶縁された状態とを切り替える。クランプトランジスタ１３９がオンになることにより、電源とメモリ１３８とが電気的に接続される。クランプトランジスタ１３９がオフになることにより、電源とメモリ１３８とが電気的に絶縁される。電源とメモリ１３８とが電気的に接続されたとき、クランプトランジスタ１３９は、メモリ１３８をリセットする。クランプトランジスタ１３９のオンとオフとは、垂直走査回路５０１または垂直走査回路５０２からの制御信号φＣＬによって制御される。サンプルホールドトランジスタ１３７とクランプトランジスタ１３９とがオンであるとき、クランプ容量１３６がリセットされる。クランプ容量１３６とメモリ１３８とのリセットにより、クランプ容量１３６とメモリ１３８とに蓄積されている電荷量が制御される。このリセットにより、クランプ容量１３６とメモリ１３８との状態（電位）が基準状態（基準電位、リセットレベル）に設定される。
【００７６】
増幅トランジスタ１４０は、メモリ１３８に保持された第２の信号に基づく電圧を増幅し、かつ増幅された電圧を第３の信号としてソースから出力する。垂直信号線１４２に接続された電流源は、増幅トランジスタ１４０の負荷として機能し、かつ増幅トランジスタ１４０を駆動する電流を増幅トランジスタ１４０に供給する。増幅トランジスタ１４０とこの電流源とは、ソースフォロア回路を構成する。
【００７７】
選択トランジスタ１４１は増幅トランジスタ１４０と垂直信号線１４２とに接続されている。選択トランジスタ１４１は、増幅トランジスタ１４０と垂直信号線１４２とが電気的に接続された状態と、増幅トランジスタ１４０と垂直信号線１４２とが電気的に絶縁された状態とを切り替える。選択トランジスタ１４１がオンになることにより、増幅トランジスタ１４０と垂直信号線１４２とが電気的に接続される。選択トランジスタ１４１がオフになることにより、増幅トランジスタ１４０と垂直信号線１４２とが電気的に絶縁される。増幅トランジスタ１４０と垂直信号線１４２とが電気的に接続されたとき、選択トランジスタ１４１は、増幅トランジスタ１４０から出力された第３の信号を垂直信号線１４２に出力する。選択トランジスタ１４１のオンとオフとは、垂直走査回路５０１または垂直走査回路５０２からの制御信号φＳＥＬによって制御される。
【００７８】
複数の垂直信号線１４２が配置されている。複数の画素の配列における列毎に垂直信号線１４２が配置されている。複数の垂直信号線１４２は、列方向に伸びる。複数の垂直信号線１４２の各々は、複数の画素の配列における各列の画素に接続されている。垂直信号線１４２は、処理回路５０５に接続されている。各画素から垂直信号線１４２に出力された信号は、垂直信号線１４２によって処理回路５０５に転送される。
【００７９】
転送トランジスタ１３１と、フローティングディフュージョン１３２と、増幅トランジスタ１３４と、電流源１３５と、クランプ容量１３６と、サンプルホールドトランジスタ１３７と、メモリ１３８と、増幅トランジスタ１４０と、選択トランジスタ１４１との少なくとも一部は、読み出し回路を構成する。読み出し回路は、複数の光電変換素子１１１から信号を読み出す。
【００８０】
図５において、第１の基板１００と第２の基板２００との境界Ｄ１が示されている。光電変換素子１１１と、転送トランジスタ１３１と、フローティングディフュージョン１３２と、リセットトランジスタ１３３と、増幅トランジスタ１３４とは、第１の基板１００に配置されている。電流源１３５と、クランプ容量１３６と、サンプルホールドトランジスタ１３７と、メモリ１３８と、クランプトランジスタ１３９と、増幅トランジスタ１４０と、選択トランジスタ１４１とは、第２の基板２００に配置されている。図５に示す要素のうち、第１の基板１００に含まれる要素は、画素領域ＰＩＸに配置されている。図５に示す要素のうち、第２の基板２００に含まれる要素は、領域Ａ１に配置されている。
【００８１】
境界Ｄ１は、図５に示す位置に限らない。例えば、境界Ｄ１は、転送トランジスタ１３１のソースとＦＤ１３２の第１端との間に配置されてもよい。境界Ｄ１は、クランプ容量１３６の第２端とサンプルホールドトランジスタ１３７のドレインとの間に配置されてもよい。境界Ｄ１は、サンプルホールドトランジスタ１３７のソースとメモリ１３８の第１端との間に配置されてもよい。
【００８２】
上記のように、固体撮像装置１０は、第１の基板１００と、第２の基板２００と、第３の基板３００と、複数のマイクロバンプ４０１とを有する。第１の基板１００は、面１１０ａ（第１の主面）と、面１２０ａ（第２の主面）と、複数の光電変換素子１１１（第１の光電変換素子）とを有する。面１１０ａおよび面１２０ａは、互いに反対方向を向く。複数の光電変換素子１１１は、行列状に配置されている。第２の基板２００は、面２１０ａ（第３の主面）と、面２２０ａ（第４の主面）と、１つ以上の第１の層（層２１０および層２２０）と、複数の貫通電極２２１（第１の貫通電極）とを有する。面２１０ａおよび面２２０ａは、互いに反対方向を向く。面２１０ａは、面１２０ａと対向する。複数の貫通電極２２１は、１つ以上の第１の層の少なくとも１つを貫通する。第３の基板３００は、面３１０ａ（第５の主面）と、面３２０ａ（第６の主面）とを有する。面３１０ａおよび面３２０ａは、互いに反対方向を向く。面３１０ａは、面２２０ａと対向する。複数のマイクロバンプ４０１は、面１２０ａと面２１０ａとの間に配置され、かつ第１の基板１００と第２の基板２００とを電気的に接続する。第１の基板１００において、複数の光電変換素子１１１は、画素領域ＰＩＸに配置されている。第２の基板２００において、複数の貫通電極２２１は、画素領域ＰＩＸに対応する領域Ａ１（第１の領域）と異なる領域Ａ２（第２の領域）のみに配置されている。
【００８３】
第２の基板２００は、メモリ１３８（第１のメモリ回路）と、処理回路５０５とを有する。メモリ１３８は、複数の光電変換素子１１１から出力された信号を一時的に記憶する。処理回路５０５は、メモリ１３８に記憶された信号を処理する。第３の基板３００は、処理回路５０５によって処理された信号を記憶するメモリ回路５０６（第２のメモリ回路）を有する。
【００８４】
複数のマイクロバンプ４０１は、光電変換素子１１１毎に配置され、かつ光電変換素子１１１とメモリ１３８とを電気的に接続する。
【００８５】
第２の基板２００は、複数の処理回路５０５を有する。複数の処理回路５０５は、複数の光電変換素子１１１の配列における列毎に配置されている。複数の処理回路５０５の各々は、列に対応する光電変換素子１１１から出力され、かつメモリ１３８に記憶された信号を処理する。
【００８６】
固体撮像装置１０は、接続層４００（第１の接続層）を有する。接続層４００は、第１の基板１００と第２の基板２００との間に配置され、かつ第１の基板１００と第２の基板２００とを接続する。複数のマイクロバンプ４０１は、接続層４００に配置されている。
【００８７】
第２の基板２００は、読み出し回路と、メモリ１３８と、処理回路５０５との少なくとも１つを有する。読み出し回路は、複数の光電変換素子１１１から信号を読み出す。メモリ１３８は、複数の光電変換素子１１１から出力された信号を一時的に記憶する。処理回路５０５は、複数の光電変換素子から出力された信号を処理する。読み出し回路と、メモリ１３８と、処理回路５０５との少なくとも１つは、領域Ａ１に配置されている。
【００８８】
固体撮像装置１０は、第２の接続層をさらに有してもよい。第２の接続層は、第２の基板２００と第３の基板３００との間に配置され、かつ第２の基板２００と第３の基板３００とを接続する。
【００８９】
本発明の各態様の固体撮像装置は、樹脂層４０４と、マイクロレンズＭＬと、カラーフィルタＣＦとの少なくとも１つに対応する構成を有していなくてもよい。本発明の各態様の固体撮像装置は、垂直走査回路５０１と、垂直走査回路５０２と、水平走査回路５０３と、水平走査回路５０４と、処理回路５０５と、メモリ回路５０６との少なくとも１つに対応する構成を有していなくてもよい。本発明の各態様の固体撮像装置は、読み出し回路に対応する構成を有していなくてもよい。
【００９０】
第１の実施形態の固体撮像装置１０において、複数の貫通電極２２１は、画素領域ＰＩＸに対応する領域Ａ１と異なる領域Ａ２のみに配置されている。このため、複数の貫通電極２２１が、領域Ａ１に配置された回路の特性に与える影響が低減される。
【００９１】
（第１の実施形態の第１の変形例）
図６は、第１の実施形態の第１の変形例の固体撮像装置１１の構成を示している。図６において、固体撮像装置１１の断面が示されている。図６に示す構成について、図１に示す構成と異なる点を説明する。
【００９２】
図６に示す固体撮像装置１１において、図１に示す固体撮像装置１０における第３の基板３００が第３の基板３０１に変更される。第３の基板３０１において、第３の基板３００における層３２０が層３２１に変更される。層３２１において、層３２０と異なる点を説明する。
【００９３】
層３２１は、面３２１ａを有する。面３２１ａは、第３の基板３０１の主面である。面３１０ａと面３２１ａとは、互いに反対方向を向く。
【００９４】
層３２１は、複数の貫通電極３２２を有する。図６において、代表として１つの貫通電極３２２の符号が示されている。貫通電極３２２は、導電材料で構成されている。貫通電極３２２は、層３２１を貫通する。貫通電極３２２は、配線３１１と接触する。貫通電極３２２は、層３１０と層３２１とを貫通してもよい。貫通電極３２２は、第３の基板３０１の１つ以上の層を貫通すればよい。貫通電極３２２は、画素領域ＰＩＸに対応する領域Ａ３と異なる領域Ａ４に配置されている。第１の基板１００の厚さ方向Ｄｒ１に固体撮像装置１１を見たとき、複数の光電変換素子１１１と領域Ａ３とが重なる。貫通電極３２２は、領域Ａ３に配置されていない。
【００９５】
固体撮像装置１１は、複数の半田バンプ６００を有する。半田バンプ６００は、面３２１ａに配置されている。半田バンプ６００は、貫通電極３２２と電気的に接続されている。貫通電極３２２は、第３の基板３０１に入力された信号を半田バンプ６００に転送する。半田バンプ６００は、外部のパッケージと電気的に接続されている。
【００９６】
上記以外の点について、図６に示す構成は、図１に示す構成と同様である。
【００９７】
上記のように、第３の基板３０１は、１つ以上の第２の層（層３１０および層３２１）と、複数の貫通電極３２２（第２の貫通電極）とを有する。複数の貫通電極３２２は、１つ以上の第２の層の少なくとも１つを貫通する。
【００９８】
複数の貫通電極３２２は、画素領域ＰＩＸに対応する領域Ａ３と異なる領域Ａ４のみに配置されている。このため、複数の貫通電極３２２が、領域Ａ３に配置された回路の特性に与える影響が低減される。
【００９９】
半田バンプ６００が配置されているため、固体撮像装置１１は、信号を固体撮像装置１１の外部の回路に出力することができる。
【０１００】
（第１の実施形態の第２の変形例）
図７は、第１の実施形態の第２の変形例の固体撮像装置１２の構成を示している。図７において、固体撮像装置１２の断面が示されている。図７に示す構成について、図１に示す構成と異なる点を説明する。
【０１０１】
図７に示す固体撮像装置１２において、図１に示す固体撮像装置１０における第１の基板１００が第１の基板１０１に変更される。第１の基板１０１において、第１の基板１００における層１１０が層１１２に変更され、かつ第１の基板１００における層１２０が層１２４に変更される。層１１２において、層１１０と異なる点を説明し、かつ層１２４において、層１２０と異なる点を説明する。
【０１０２】
層１１２と層１２４とにおいて、開口部１３０が配置されている。開口部１３０は、層１１２を貫通する。開口部１３０が形成されることによって、配線１２１が露出している。図７において、最も下側の配線１２１が露出している。露出している配線１２１は、外部のパッケージと電気的に接続する電極であるパッドとして機能する。この配線１２１に対して、ワイヤーボンディングによって、ワイヤーが接続される。
【０１０３】
上記以外の点について、図７に示す構成は、図１に示す構成と同様である。
【０１０４】
開口部１３０が配置されているため、固体撮像装置１２は、信号を固体撮像装置１２の外部の回路に出力することができる。
【０１０５】
（第２の実施形態）
図８は、本発明の第２の実施形態の固体撮像装置１３の構成を示している。図８において、固体撮像装置１３の断面が示されている。図８に示す構成について、図１に示す構成と異なる点を説明する。
【０１０６】
図８に示す固体撮像装置１３において、図１に示す固体撮像装置１０における第２の基板２００が第２の基板２０１に変更される。第２の基板２０１において、第２の基板２００における層２２０が層２２２に変更される。層２２２において、層２２０と異なる点を説明する。
【０１０７】
層２２２は、複数の光電変換素子２２３（フォトダイオード）を有する。図８において、代表として１つの光電変換素子２２３の符号が示されている。光電変換素子２２３は、領域Ａ１に配置されている。例えば、光電変換素子２２３は、層２２２を構成する半導体材料とは不純物濃度が異なる半導体材料で構成されている。光電変換素子２２３は、光を信号に変換する。
【０１０８】
例えば、光電変換素子２２３は、位相差オートフォーカスの画素として機能することができる。撮像装置は、固体撮像装置１３を有する。撮像装置は、光電変換素子２２３によって生成された信号に基づいて、撮像レンズの焦点位置に対する撮像対象の位置を推定することができる。撮像装置は、推定結果に応じて、撮像レンズの焦点位置を調整することができる。
【０１０９】
光電変換素子２２３は、特殊光に基づく信号を取得してもよい。例えば、特殊光は、蛍光である。医療現場では、カラー画像と蛍光画像とを用いた病変部の観察が行われている。例えば、励起光がインドシアニングリーン（ＩＣＧ）に照射され、かつ病変部からの蛍光が検出される。ＩＣＧは、蛍光物質である。ＩＣＧは、予め検査対象者の体内に投与される。ＩＣＧは、励起光によって赤外領域で励起され、かつ蛍光を発する。投与されたＩＣＧは、癌などの病変部に集積される。病変部から強い蛍光が発生するため、検査者は撮像された蛍光画像に基づいて病変部の有無を判断することができる。例えば、光電変換素子２２３と光電変換素子１１１との間に、蛍光のみを透過させるフィルタが配置される。光電変換素子２２３は、蛍光に基づく信号を生成する。
【０１１０】
特殊光は、狭帯域光であってもよい。血液中のヘモグロビンに吸収されやすい波長の光を血管に照射することにより、血管が強調された画像を取得することができる。例えば、青色の狭帯域光または緑色の狭帯域光が血管に照射される。例えば、光電変換素子２２３と光電変換素子１１１との間に狭帯域光のみを透過させるフィルタが配置される。光電変換素子２２３は、狭帯域光に基づく信号を生成する。
【０１１１】
上記以外の点について、図８に示す構成は、図１に示す構成と同様である。
【０１１２】
第２の基板２０１は、読み出し回路と、メモリ１３８と、処理回路５０５と、複数の光電変換素子２２３（第２の光電変換素子）との少なくとも１つを有していればよい。読み出し回路と、メモリ１３８と、処理回路５０５と、複数の光電変換素子２２３との少なくとも１つは、領域Ａ１に配置されている。
【０１１３】
第２の実施形態の固体撮像装置１３において、第１の実施形態と同様に、複数の貫通電極２２１が、領域Ａ１に配置された回路の特性に与える影響が低減される。
【０１１４】
（第３の実施形態）
図９は、本発明の第３の実施形態の固体撮像装置１４の構成を示している。図９において、固体撮像装置１４の断面が示されている。図９に示す構成について、図１に示す構成と異なる点を説明する。
【０１１５】
図９に示す固体撮像装置１４において、図１に示す固体撮像装置１０における第３の基板３００が第３の基板３０１に変更される。第３の基板３０１は、図６に示す固体撮像装置１１における第３の基板３０１と同様である。
【０１１６】
固体撮像装置１４は、第４の基板７００を有する。第４の基板７００は、層７１０（配線層）と、層７２０（半導体層）とを有する。層７１０と層７２０とは、第１の基板１００の厚さ方向Ｄｒ１に積層されている。層７１０と層７２０とは、互いに接触する。
【０１１７】
層７１０は、面７１０ａを有する。面７１０ａは、面３２１ａと対向する。面７１０ａは、第３の基板３０１と接触する。面７１０ａは、第４の基板７００の主面である。第４の基板７００の主面は、第４の基板７００の表面を構成する複数の面のうち相対的に広い面である。層７１０は、複数の配線７１１と、複数のビア７１２と、層間絶縁膜７１３とを有する。図９において、代表として１つの配線７１１と１つのビア７１２との符号が示されている。
【０１１８】
配線７１１とビア７１２とは、導電材料で構成されている。配線７１１とビア７１２とが、互いに異なる導電材料で構成されてもよい。配線７１１は、配線パターンが形成された薄膜である。配線７１１は、貫通電極３２２と接触する。配線７１１は、第３の基板３０１から出力された信号を伝送する。１層のみの配線７１１が配置されてもよいし、複数層の配線７１１が配置されてもよい。図９に示す例では、４層の配線７１１が配置されている。
【０１１９】
ビア７１２は、異なる層の配線７１１を接続する。層７１０において、配線７１１およびビア７１２以外の部分は、層間絶縁膜７１３で構成されている。層間絶縁膜７１３は、絶縁材料で構成されている。
【０１２０】
層７２０は、層７１０に対して第１の基板１００の厚さ方向Ｄｒ１に積層されている。層７２０は、半導体材料で構成されている。層７２０は、面７２０ａを有する。面７２０ａは、第４の基板７００の主面である。面７１０ａと面７２０ａとは、互いに反対方向を向く。
【０１２１】
図９において、第４の基板７００は、２つの層を有する。第４の基板７００は、１つの層のみを有してもよい。あるいは、第４の基板７００は、３つ以上の層を有してもよい。
【０１２２】
第３の基板３０１はメモリ回路５０６を有さず、かつ第４の基板７００はメモリ回路５０６を有する。処理回路５０５は、第２の基板２００と第３の基板３０１とに配置されている。処理回路５０５の面積が大きい場合に、処理回路５０５を複数の基板に分散して配置することができる。例えば、処理回路５０５は、ＡＤ変換回路である。
【０１２３】
上記以外の点について、図９に示す構成は、図１に示す構成と同様である。
【０１２４】
第３の実施形態の固体撮像装置１４において、第１の実施形態と同様に、複数の貫通電極２２１が、領域Ａ１に配置された回路の特性に与える影響が低減される。
【０１２５】
（第４の実施形態）
図１０は、本発明の第４の実施形態の撮像装置７の構成を示している。撮像装置７は、撮像機能を有する電子機器であればよい。例えば、撮像装置７は、デジタルカメラと、デジタルビデオカメラと、監視カメラと、内視鏡と、顕微鏡とのいずれか１つである。図１０に示すように、撮像装置７は、固体撮像装置１０と、レンズユニット部２と、画像信号処理装置３と、記録装置４と、カメラ制御装置５と、表示装置６とを有する。
【０１２６】
固体撮像装置１０は、第１の実施形態の固体撮像装置１０である。レンズユニット部２は、ズームレンズとフォーカスレンズとを有する。レンズユニット部２は、被写体からの光に基づく被写体像を固体撮像装置１０の受光面に形成する。レンズユニット部２を介して取り込まれた光は固体撮像装置１０の受光面に結像される。固体撮像装置１０は、受光面に結像された被写体像を撮像信号に変換し、その撮像信号を出力する。
【０１２７】
画像信号処理装置３は、固体撮像装置１０から出力された撮像信号に対して、予め定められた処理を行う。画像信号処理装置３によって行われる処理は、画像データへの変換、画像データの各種の補正、および画像データの圧縮などである。
【０１２８】
記録装置４は、画像データの記録または読み出しを行うための半導体メモリなどを有する。記録装置４は、撮像装置７に対して着脱可能である。表示装置６は、画像信号処理装置３によって処理された画像データ、または記録装置４から読み出された画像データに基づく画像を表示する。
【０１２９】
カメラ制御装置５は、撮像装置７全体の制御を行う。カメラ制御装置５の動作は、撮像装置７に内蔵されたＲＯＭに格納されているプログラムに規定されている。カメラ制御装置５は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。
【０１３０】
固体撮像装置１０は、図６から図９のいずれか１つに示す固体撮像装置であってもよい。
【０１３１】
上記のように、撮像装置７は、固体撮像装置１０を有する。本発明の各態様の撮像装置は、レンズユニット部２と、画像信号処理装置３と、記録装置４と、カメラ制御装置５と、表示装置６との少なくとも１つに対応する構成を有していなくてもよい。
【０１３２】
第４の実施形態において、第１の実施形態と同様に、複数の貫通電極２２１が、領域Ａ１に配置された回路の特性に与える影響が低減される。
【０１３３】
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【産業上の利用可能性】
【０１３４】
本発明の各実施形態によれば、複数の貫通電極が回路の特性に与える影響が低減される。
【符号の説明】
【０１３５】
２  レンズユニット部
３  画像信号処理装置
４  記録装置
５  カメラ制御装置
６  表示装置
７  撮像装置
１０，１１，１２，１３，１４，１０１０  固体撮像装置
１００，１０１，１１００  第１の基板
１１０，１１２，１２０，１２４，２１０，２２０，２２２，３１０，３２０，３２１，７１０，７２０  層
１１１，２２３，１１０１  光電変換素子
１２１，２１１，３１１，７１１  配線
１２２，２１２，３１２，７１２  ビア
１２３，２１３，３１３，７１３  層間絶縁膜
１３０  開口部
２００，２０１，１２００  第２の基板
２２１，３２２，１２０１  貫通電極
３００，３０１，１３００  第３の基板
４００，１４００  接続層
４０１，１４０１  マイクロバンプ
４０２，４０３，１４０２，１４０３  パッド
４０４  樹脂層
５０１，５０２  垂直走査回路
５０３，５０４  水平走査回路
５０５  処理回路
５０６  メモリ回路
６００  半田バンプ
７００  第４の基板
【図１】
2017126024.tif 000003
【図２】
2017126024.tif 000004
【図３】
2017126024.tif 000005
【図４】
2017126024.tif 000006
【図５】
2017126024.tif 000007
【図６】
2017126024.tif 000008
【図７】
2017126024.tif 000009
【図８】
2017126024.tif 000010
【図９】
2017126024.tif 000011
【図１０】
2017126024.tif 000012
【図１１】
2017126024.tif 000013
【国際調査報告】
2017126024.tif 000014
2017126024.tif 000015