(57)【要約】  撮像素子は、受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている受光部、及び、前記複数の画素から所定の画素を順次選択し、該選択された画素から出力される前記撮像信号を読み出す読み出し回路を有する第１チップと、前記受光部の前記複数の画素が配列される面と直交する方向に沿って、前記第１チップの光の入射面の裏面側に積層接続されており、前記読み出し回路が前記選択された画素から出力される前記撮像信号を読み出すタイミングを制御するタイミング制御回路、前記第１チップから出力されるアナログ信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換回路、及び、前記Ａ／Ｄ変換回路から出力されたデジタル信号を伝送ケーブルに伝送するケーブル伝送回路を有する第２チップと、を備える。これにより、Ａ／Ｄ変換機能を備え、かつチップ面積が十分に小さい撮像素子を提供する。
2017057291.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている受光部、及び、前記複数の画素から所定の画素を順次選択し、該選択された画素から出力される前記撮像信号を読み出す読み出し回路を有する第１チップと、
前記受光部の前記複数の画素が配列される面と直交する方向に沿って、前記第１チップの光の入射面の裏面側に積層接続されており、前記読み出し回路が前記選択された画素から出力される前記撮像信号を読み出すタイミングを制御するタイミング制御回路、前記第１チップから出力されるアナログ信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換回路、及び、前記Ａ／Ｄ変換回路から出力されたデジタル信号を伝送ケーブルに伝送するケーブル伝送回路を有する第２チップと、
を備えることを特徴とする撮像素子。
【請求項２】
前記受光部は、矩形状をなしており、
前記読み出し回路は、前記矩形状の前記受光部の一辺に沿って配置されているカラム読み出し回路及び水平選択回路と、前記矩形状の前記受光部の前記カラム読み出し回路及び水平選択回路が配置されている一辺と直交する一辺に沿って配置されている垂直選択回路と、を有し、
前記第１チップと前記第２チップとを電気的に接続する接続部が、前記矩形状の前記受光部の前記カラム読み出し回路、水平選択回路、及び前記垂直選択回路が配置されていない辺に沿った領域に配置されていることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記第１チップと前記第２チップとは、前記第１チップを貫通する第１のＳｉ貫通電極で電気的に接続されていることを特徴とする請求項１又は２に記載の撮像素子。
【請求項４】
前記第１チップの前記光の入射面側に形成された多層配線層を備え、
該多層配線層の光の入射面側の層には、画像検査を行う検査用のプローブを接触させるプロービングパッドが形成されており、
該多層配線層の前記第１チップ側の層には、該多層配線層と前記第１のＳｉ貫通電極とを電気的に接続する接続パッドが形成されていることを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記第１のＳｉ貫通電極のうち、
画像検査に用いる前記第１のＳｉ貫通電極のみが前記接続パッドを介して前記プロービングパッドに電気的に接続されていることを特徴とする請求項４に記載の撮像素子。
【請求項６】
前記第１チップの前記光の入射面の裏面には、複数の引き出し配線を有する再配線層が形成されており、
前記第１のＳｉ貫通電極の各電極は、
矩形状の断面をなしているとともに千鳥格子状に配置されており、
前記再配線層において該第１のＳｉ貫通電極の両側を通過する前記引き出し配線に対して、該第１のＳｉ貫通電極の前記矩形の一辺が平行になるように配置されていることを特徴とする請求項３〜５のいずれか１つに記載の撮像素子。
【請求項７】
前記第２チップの前記第１チップ側の面の裏面に再配線を介して形成され、外部と電源及び信号の送受信を行う外部端子を備え、
前記第２チップと前記外部端子とは、前記第２チップを貫通する第２のＳｉ貫通電極で電気的に接続されていることを特徴とする請求項１〜６のいずれか１つに記載の撮像素子。
【請求項８】
前記第１チップの前記光の入射面の裏面側に形成された多層配線層を備え、
該多層配線層の前記第１チップ側の層には、画像検査を行う検査用のプローブを接触させるプロービングパッドが形成されており、
該多層配線層の前記第２チップ側の層には、該多層配線層と前記第２のＳｉ貫通電極とを電気的に接続する接続パッドが形成されていることを特徴とする請求項７に記載の撮像素子。
【請求項９】
前記第２チップの前記第１チップ側の面の裏面には、複数の引き出し配線を有する再配線層が形成されており、
前記第２のＳｉ貫通電極の各電極は、矩形状の断面をなしているとともに千鳥格子状に配置されており、
前記再配線層において該第２のＳｉ貫通電極の両側を通過する前記引き出し配線に対して、該第２のＳｉ貫通電極の前記矩形の一辺が平行になるように配置されていることを特徴とする請求項７又は８に記載の撮像素子。
【請求項１０】
請求項１〜９のいずれか１つに記載の撮像素子を、被検体内に挿入可能な挿入部の先端側に有することを特徴とする内視鏡。
【請求項１１】
請求項１０に記載の内視鏡と、
前記内視鏡の前記撮像素子が出力する前記デジタル信号を画像信号に変換する処理装置と、を備えることを特徴とする内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子、内視鏡、及び内視鏡システムに関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等の撮像素子は、複数の画素を有する受光部と、受光部から信号を読み出す読み出し回路等の周辺回路と、を備える。【０００３】
ところで、内視鏡では、体腔内に挿入する挿入部の先端で撮像した撮像信号を画像処理装置までケーブル伝送する必要がある。撮像信号をアナログ信号のままケーブル伝送する場合、ピクセルレートに限界があり、撮像素子の高画素化による画質改善が困難である。そのため、内視鏡用の撮像素子は、撮像信号をアナログデジタル（Ａ／Ｄ）変換するＡ／Ｄ変換回路を備える必要がある。【０００４】
特許文献１には、チップ面積を削減するため、周辺回路を別チップに配置したカラム並列ＡＤ変換回路が開示されている。この構成では、画素領域を有するチップと周辺回路を有するチップとを積層し、チップ間をＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ：Ｓｉ貫通電極）等で接続している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１７８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されているカラム並列ＡＤ変換回路では、カラム方向に面積を必要とする単位回路を繰り返し配置する必要がある。従って、この構成では、チップ面積を十分に小さくすることができない。【０００７】
本発明は、上記に鑑みてなされたものであって、Ａ／Ｄ変換機能を備え、かつチップ面積が十分に小さい撮像素子、内視鏡、及び内視鏡システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明の一態様に係る撮像素子は、受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている受光部、及び、前記複数の画素から所定の画素を順次選択し、該選択された画素から出力される前記撮像信号を読み出す読み出し回路を有する第１チップと、前記受光部の前記複数の画素が配列される面と直交する方向に沿って、前記第１チップの光の入射面の裏面側に積層接続されており、前記読み出し回路が前記選択された画素から出力される前記撮像信号を読み出すタイミングを制御するタイミング制御回路、前記第１チップから出力されるアナログ信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換回路、及び、前記Ａ／Ｄ変換回路から出力されたデジタル信号を伝送ケーブルに伝送するケーブル伝送回路を有する第２チップと、を備えることを特徴とする。【０００９】
また、本発明の一態様に係る撮像素子は、前記受光部は、矩形状をなしており、前記読み出し回路は、前記矩形状の前記受光部の一辺に沿って配置されているカラム読み出し回路及び水平選択回路と、前記矩形状の前記受光部の前記カラム読み出し回路及び水平選択回路が配置されている一辺と直交する一辺に沿って配置されている垂直選択回路と、を有し、前記第１チップと前記第２チップとを電気的に接続する接続部が、前記矩形状の前記受光部の前記カラム読み出し回路、水平選択回路、及び前記垂直選択回路が配置されていない辺に沿った領域に配置されていることを特徴とする。【００１０】
また、本発明の一態様に係る撮像素子は、前記第１チップと前記第２チップとは、前記第１チップを貫通する第１のＳｉ貫通電極で電気的に接続されていることを特徴とする。【００１１】
また、本発明の一態様に係る撮像素子は、前記第１チップの前記光の入射面側に形成された多層配線層を備え、該多層配線層の光の入射面側の層には、画像検査を行う検査用のプローブを接触させるプロービングパッドが形成されており、該多層配線層の前記第１チップ側の層には、該多層配線層と前記第１のＳｉ貫通電極とを電気的に接続する接続パッドが形成されていることを特徴とする。【００１２】
また、本発明の一態様に係る撮像素子は、前記第１のＳｉ貫通電極のうち、画像検査に用いる前記第１のＳｉ貫通電極のみが前記接続パッドを介して前記プロービングパッドに電気的に接続されていることを特徴とする。【００１３】
また、本発明の一態様に係る撮像素子は、前記第１チップの前記光の入射面の裏面には、複数の引き出し配線を有する再配線層が形成されており、前記第１のＳｉ貫通電極の各電極は、矩形状の断面をなしているとともに千鳥格子状に配置されており、前記再配線層において該第１のＳｉ貫通電極の両側を通過する前記引き出し配線に対して、該第１のＳｉ貫通電極の前記矩形の一辺が平行になるように配置されていることを特徴とする。【００１４】
また、本発明の一態様に係る撮像素子は、前記第２チップの前記第１チップ側の面の裏面に再配線を介して形成され、外部と電源及び信号の送受信を行う外部端子を備え、前記第２チップと前記外部端子とは、前記第２チップを貫通する第２のＳｉ貫通電極で電気的に接続されていることを特徴とする。【００１５】
また、本発明の一態様に係る撮像素子は、前記第１チップの前記光の入射面の裏面側に形成された多層配線層を備え、該多層配線層の前記第１チップ側の層には、画像検査を行う検査用のプローブを接触させるプロービングパッドが形成されており、該多層配線層の前記第２チップ側の層には、該多層配線層と前記第２のＳｉ貫通電極とを電気的に接続する接続パッドが形成されていることを特徴とする。【００１６】
また、本発明の一態様に係る撮像素子は、前記第２チップの前記第１チップ側の面の裏面には、複数の引き出し配線を有する再配線層が形成されており、前記第２のＳｉ貫通電極の各電極は、矩形状の断面をなしているとともに千鳥格子状に配置されており、前記再配線層において該第２のＳｉ貫通電極の両側を通過する前記引き出し配線に対して、該第２のＳｉ貫通電極の前記矩形の一辺が平行になるように配置されていることを特徴とする。【００１７】
また、本発明の一態様に係る内視鏡は、上記の撮像素子を、被検体内に挿入可能な挿入部の先端側に有することを特徴とする。【００１８】
また、本発明の一態様に係る内視鏡システムは、上記の内視鏡と、前記内視鏡の前記撮像素子が出力する前記デジタル信号を画像信号に変換する処理装置と、を備えることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、Ａ／Ｄ変換機能を備え、かつチップ面積が十分に小さい撮像素子、内視鏡、及び内視鏡システムを実現することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、実施の形態１に係る撮像素子を含む内視鏡システム全体の構成を示す模式図である。
【図２】図２は、実施の形態１に係る撮像素子を含む内視鏡システムの要部の機能を示すブロック図である。
【図３】図３は、実施の形態１に係る撮像素子の上面図である。
【図４】図４は、実施の形態１に係る撮像素子の断面図である。
【図５】図５は、実施の形態１に係る撮像素子のＣＩＳの断面図である。
【図６】図６は、実施の形態１に係る撮像素子のＩＳＰの断面図である。
【図７】図７は、図４のＣＩＳを光の入射面の裏面から見た部分拡大図である。
【図８】図８は、図４の多層配線層を拡大した部分断面図である。
【図９】図９は、実施の形態１に係る撮像素子の製造方法の概要を示すフローチャートである。
【図１０】図１０は、実施の形態１の変形例１に係る撮像素子の断面図である。
【図１１】図１１は、実施の形態１の変形例２に係る撮像素子の断面図である。
【図１２】図１２は、実施の形態１の変形例３に係る撮像素子の断面図である。
【図１３】図１３は、図１２の多層配線層を拡大した部分断面図である。
【図１４】図１４は、実施の形態２に係る撮像素子の上面図である。
【図１５】図１５は、実施の形態２に係る撮像素子のＣＩＳの断面図である。
【図１６】図１６は、実施の形態２に係る撮像素子のＩＳＰの断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明を実施するための形態（以下、「実施の形態」という）として、被検体内に先端が挿入される内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。
【００２２】
（実施の形態１）
〔内視鏡システムの構成〕
図１は、実施の形態１に係る撮像素子を含む内視鏡システム全体の構成を示す模式図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、操作部４と、コネクタ部５と、プロセッサ６（処理装置）と、表示装置７と、光源装置８と、を備える。
【００２３】
内視鏡２は、被検体内に挿入可能な挿入部１００を備え、挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像して撮像信号（画像データ）をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端１０１側に、体内画像の撮像を行う撮像部２０（撮像装置）が設けられており、挿入部１００の基端１０２に、内視鏡２に対する各種操作を受け付ける操作部４が設けられている。撮像部２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。
【００２４】
伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２と光源装置８とを接続する。また、伝送ケーブル３は、撮像部２０が生成した撮像信号をコネクタ部５へ伝搬する。伝送ケーブル３は、ケーブルや光ファイバ等を用いて構成される。
【００２５】
コネクタ部５は、内視鏡２、プロセッサ６及び光源装置８に接続され、接続された内視鏡２が出力する撮像信号をプロセッサ６へ伝送する。
【００２６】
プロセッサ６は、コネクタ部５から入力される撮像信号に所定の画像処理を施して表示装置７へ出力する。また、プロセッサ６は、内視鏡システム１全体を統括的に制御する。例えば、プロセッサ６は、光源装置８が出射する照明光を切り替えたり、内視鏡２の撮像モードを切り替えたりする制御を行う。
【００２７】
表示装置７は、プロセッサ６が画像処理を施した撮像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。表示装置７は、液晶や有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）等の表示パネル等を用いて構成される。
【００２８】
光源装置８は、コネクタ部５及び伝送ケーブル３を経由して内視鏡２の挿入部１００の先端１０１側から被写体へ向けて照明光を照射する。光源装置８は、白色光を発する白色ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）及び白色光の波長帯域より狭い波長帯域を有する狭帯域光のＮＢＩ（Ｎａｒｒｏｗ  Ｂａｎｄ  Ｉｍａｇｉｎｇ：狭帯域光観察）照明光を発するＬＥＤ等を用いて構成される。光源装置８は、プロセッサ６の制御のもと、内視鏡２を介して白色光又はＮＢＩ照明光を被写体に向けて照射する。なお、本実施の形態１では、光源装置８は、同時方式の照明方式が採用される。
【００２９】
図２は、実施の形態１に係る撮像素子を含む内視鏡システムの要部の機能を示すブロック図である。図２を参照して、内視鏡システム１の各部構成の詳細及び内視鏡システム１内の電気信号の経路について説明する。
【００３０】
〔内視鏡の構成〕
まず、内視鏡２の構成について説明する。図２に示す内視鏡２は、撮像部２０と、伝送ケーブル３と、コネクタ部５と、を備える。
【００３１】
撮像部２０は、撮像素子２１を備える。撮像素子２１は、互いに積層接続されている、第１チップとしてのＣＩＳ（ＣＭＯＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）２２と、第２チップとしてのＩＳＰ（Ｉｍａｇｅ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）２３と、を備える。
【００３２】
ＣＩＳ２２は、受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている受光部２２ａ、及び、受光部２２ａの複数の画素から所定の画素を順次選択し、選択された画素から出力される撮像信号を読み出す複数の読み出し回路２２ｂを有し、ＣＩＳとして機能する。
【００３３】
ＩＳＰ２３は、読み出し回路２２ｂが受光部２２ａの選択された画素から出力される撮像信号を読み出すタイミングを制御するタイミング制御回路２３ａ、ＣＩＳ２２から出力されるアナログ信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換回路２３ｂ、及び、Ａ／Ｄ変換回路２３ｂから出力されたデジタル信号を伝送ケーブル３に伝送するケーブル伝送回路２３ｃを有し、ＩＳＰとして機能する。なお、撮像素子２１についてのより詳細な説明は後述する。
【００３４】
ライトガイド２４は、光源装置８から出射された照明光を被写体に向けて照射する。ライトガイド２４は、グラスファイバや照明レンズ等を用いて実現される。
【００３５】
コネクタ部５は、駆動パルス生成部５１と、電源電圧生成部５２を有する。
【００３６】
駆動パルス生成部５１は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック信号）に基づいて、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して撮像部２０のタイミング制御回路２３ａへ出力する。ここで、駆動パルス生成部５１が生成する同期信号は、水平同期信号と垂直同期信号とを含む。
【００３７】
電源電圧生成部５２は、プロセッサ６から供給される電源から、撮像部２０を駆動するのに必要な電源電圧を生成して撮像部２０へ出力する。電源電圧生成部５２は、レギュレーターなどを用いて撮像部２０を駆動するのに必要な電源電圧を生成する。
【００３８】
〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。
プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、記録部６４と、入力部６５と、プロセッサ制御部６６と、を備える。
【００３９】
電源部６１は、電源電圧生成部５２に電源を供給するとともに、グランドをコネクタ部５及び伝送ケーブル３を介して、撮像部２０に供給する。
【００４０】
画像信号処理部６２は、ＩＳＰ２３でＡ／Ｄ変換されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。
【００４１】
クロック生成部６３は、内視鏡システム１の各構成部の動作の基準となる基準クロック信号を生成し、この基準クロック信号を駆動パルス生成部５１へ出力する。
【００４２】
記録部６４は、内視鏡システム１に関する各種情報や処理中のデータ等を記録する。記録部６４は、ＦｌａｓｈメモリやＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の記録媒体を用いて構成される。
【００４３】
入力部６５は、内視鏡システム１に関する各種操作の入力を受け付ける。例えば、入力部６５は、光源装置８が出射する照明光の種別を切り替える指示信号の入力を受け付ける。入力部６５は、例えば十字スイッチやプッシュボタン等を用いて構成される。
【００４４】
プロセッサ制御部６６は、内視鏡システム１を構成する各部を統括的に制御する。プロセッサ制御部６６は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等を用いて構成される。プロセッサ制御部６６は、入力部６５から入力された指示信号に応じて、光源装置８が出射する照明光を切り替える。
【００４５】
〔光源装置の構成〕
次に、光源装置８の構成について説明する。光源装置８は、光源部８１と、集光レンズ８２と、照明制御部８３と、を備える。
【００４６】
光源部８１は、照明制御部８３の制御のもと、集光レンズ８２を介してライトガイド２４に向けて照明光を出射する。光源部８１は、白色ＬＥＤを用いて構成される。なお、本実施の形態１では、光源部８１を白色ＬＥＤによって構成しているが、例えばキセノンランプ、又は赤色ＬＥＤ、緑色ＬＥＤ及び青色ＬＥＤを組み合わせて白色光を出射させてもよい。また、内視鏡システム１は、ＮＢＩ、ＡＦＩ（Ａｕｔｏ  Ｆｌｕｏｒｅｓｃｅｎｃｅ  Ｉｍａｇｉｎｇ：蛍光観察）、ＩＲＩ（Ｉｎｆｒａｒｅｄ  Ｉｍａｇｉｎｇ：赤外光観察）で観察する機能を有していてもよい。
【００４７】
集光レンズ８２は、光源部８１が出射した照明光を集光してライトガイド２４へ出射する。集光レンズ８２は、一又は複数のレンズを用いて構成される。
【００４８】
照明制御部８３は、プロセッサ制御部６６の制御のもと、光源部８１を制御する。具体的には、照明制御部８３は、プロセッサ制御部６６の制御のもと、光源部８１に照明光を出射させる。また、照明制御部８３は、光源部８１が照明光を出射する出射タイミングを制御する。
【００４９】
次に、撮像素子２１について詳細に説明する。図３は、実施の形態１に係る撮像素子の上面図である。図４は、実施の形態１に係る撮像素子の断面図である。図４は、図３のＡ−Ａ線に対応する断面図である。図５は、実施の形態１に係る撮像素子のＣＩＳの断面図である。図５は、図４のＢ−Ｂ線に対応する断面図である。図６は、実施の形態１に係る撮像素子のＩＳＰの断面図である。図６は、図４のＣ−Ｃ線に対応する断面図である。
【００５０】
撮像素子２１は、図４に示すように、ＣＩＳ２２と、受光部２２ａの複数の画素が配列される面に直交する方向（図４の紙面上下方向）に沿ってＣＩＳ２２の光の入射面の裏面側に積層接続されているＩＳＰ２３と、ＣＩＳ２２の光の入射面側に形成された多層配線層２５と、ＣＩＳ２２の光の入射面の裏面とＩＳＰ２３との間に形成された多層配線層２６と、カバーガラス２７と、各層を電気的に接続するＴＳＶ２８と、を備える。ＩＳＰ２３のＣＩＳ２２側の面の裏面には、不図示の再配線層を介して形成され、外部と電源及び信号の送受信を行う外部端子２９が形成されている。外部端子２９は、不図示の基板と接続され、さらに伝送ケーブル３に接続されている。
【００５１】
ＴＳＶ２８は、ＣＩＳ２２を貫通する第１のＳｉ貫通電極としてのＴＳＶ２８ａとＩＳＰ２３を貫通する第２のＳｉ貫通電極としてのＴＳＶ２８ｂとを有する。ＣＩＳ２２とＩＳＰ２３とは、ＴＳＶ２８ａで電気的に接続されている。ＩＳＰ２３と外部端子２９とは、ＴＳＶ２８ｂで電気的に接続されている。
【００５２】
図３、図５に示すように、ＣＩＳ２２の受光部２２ａは、矩形状をなしている。読み出し回路２２ｂは、カラム読み出し回路２２ｂａと、水平選択回路２２ｂｂと、垂直選択回路２２ｂｃと、を有し、受光部２２ａの各画素から撮像信号を読み出す。カラム読み出し回路２２ｂａ及び水平選択回路２２ｂｂは、矩形状の受光部２２ａの一辺に沿って配置されている。垂直選択回路２２ｂｃは、矩形状の受光部２２ａのカラム読み出し回路２２ｂａ及び水平選択回路２２ｂｂが配置されている一辺と直交する一辺に沿って配置されている。
【００５３】
図５、図６には、ＴＳＶ２８ａ又はＴＳＶ２８ｂが形成される領域（ＴＳＶ領域）を図示した。このＴＳＶ領域（ＴＳＶ２８ａ）は、ＣＩＳ２２とＩＳＰ２３とを電気的に接続する接続部として機能する。ＴＳＶ２８ａは、矩形状の受光部２２ａのカラム読み出し回路２２ｂａ、水平選択回路２２ｂｂ、及び垂直選択回路２２ｂｃが配置されていない辺に沿った領域に配置されている。
【００５４】
図６に示すように、ＩＳＰ２３においてＴＳＶ２８ｂは、タイミング制御回路２３ａと、Ａ／Ｄ変換回路２３ｂと、ケーブル伝送回路２３ｃと、が配置されている領域の周囲の領域に配置されている。
【００５５】
図７は、図４のＣＩＳを光の入射面の裏面から見た部分拡大図である。図７に示すように、ＣＩＳ２２の光の入射面の裏面（図４の面Ｐ１）には、複数の引き出し配線３０を有する再配線層が形成されている。ＴＳＶ２８ａの各電極は、矩形状の断面をなしているとともに千鳥格子状に配置されている。
【００５６】
ＴＳＶ２８ａは、接続された引き出し配線３０以外の引き出し配線３０との距離が離間して配置されている方が好ましい。そのため、再配線層において、ＴＳＶ２８ａの各電極は、各ＴＳＶ２８ａの両側を通過する引き出し配線３０に対して、各ＴＳＶ２８ａの矩形の一辺が平行になるように配置されている。例えば、図７の右側の図では、ＴＳＶ２８ａａ及びＴＳＶ２８ａｂを図７の左側の図の位置から４５度回転させることにより、ＴＳＶ２８ａａ及びＴＳＶ２８ａｂの矩形の一辺と引き出し配線３０ａとが平行になるように配置されている。その結果、ＴＳＶ２８ａａ及びＴＳＶ２８ａｂと引き出し配線３０ａとの距離Ｌ１及び距離Ｌ２を大きくすることができる。一方で、ＴＳＶ２８ａｃは、図７の左側の図の位置から回転させない方がＴＳＶ２８ａｃとＴＳＶ２８ａｃを挟んで上下に位置する引き出し配線３０との距離をより大きくすることができる。
【００５７】
同様に、ＩＰＳ２３のＣＩＳ２２側の面の裏面（図４の面Ｐ２）には、複数の引き出し配線を有する再配線層が形成されている。ＴＳＶ２８ｂの各電極は、矩形状の断面をなしているとともに千鳥格子状に配置されている。ＴＳＶ２８ｂは、接続された引き出し配線以外の引き出し配線との距離が離間して配置されている方が好ましい。そのため、再配線層において、ＴＳＶ２８ｂの各電極は、各ＴＳＶ２８ｂの両側を通過する引き出し配線に対して、各ＴＳＶ２８ｂの矩形の一辺が平行になるように配置されている。
【００５８】
図８は、図４の多層配線層を拡大した部分断面図である。図８に示すように、多層配線層２５は、例えば３層の配線層を有する。多層配線層２５の光の入射面側（図８の上方）の層には、画像検査を行う検査用のプローブを接触させるプロービングパッド２５ａが形成されている。多層配線層２５のＣＩＳ２２側（図８の下方）の層には、多層配線層２５とＴＳＶ２８ａとを電気的に接続する接続パッドとしてのＴＳＶ接続パッド２５ｂが形成されている。プロービングパッド２５ａとＴＳＶ接続パッド２５ｂとの間の各層間をコンタクトプラグ２５ｃが電気的に接続している。また、コンタクトプラグ２５ｃ間は、層間絶縁膜２５ｄにより絶縁されている。この多層配線層２５において、例えばＶＤＤ、ＶＳＳ、ＯＵＴ等の検査に必要な配線にプロービングパッド２５ａを形成することにより、カバーガラス２７を形成する前の状態において、撮像素子２１の表側から画像検査を行うことが可能となる。
【００５９】
なお、ＣＩＳ２２とＩＳＰ２３との間を電気的に接続するＴＳＶ２８ａの内、画像検査に用いるＴＳＶ２８ａのみがＴＳＶ接続パッド２５ｂを介してプロービングパッド２５ａに電気的に接続されている構成としてもよい。この構成により、プロービングのために大きな面積が必要なプロービングパッド２５ａの数を最低限に留めることができ、チップ面積の増大を防ぐことができる。
【００６０】
ここで、撮像素子２１では、面積を要するＡ／Ｄ変換回路２３ｂ及びケーブル伝送回路２３ｃを受光部２２ａと別けてＩＳＰ２３に配置することで、チップ面積を小さくすることができる。なおかつ、撮像素子２１は、Ａ／Ｄ変換回路２３ｂにより、撮像信号をデジタル信号で伝送することにより、高帯域の伝送が可能となり、撮像素子の高画素化、電メス耐性の向上を実現することが可能となる。さらに、撮像素子２１では、ＣＩＳ２２に小型化に適したカラム読み出し回路２２ｂａ（アナログＣＤＳ回路）を配置している。そして、撮像信号をＣＩＳ２２からシリアルにＩＳＰ２３に伝送することで、少ない本数のＴＳＶ２８で、ＣＩＳ２２とＩＳＰ２３とを接続でき、ＴＳＶ２８が占有するチップ面積を小さくすることができる。その結果、撮像素子２１は、Ａ／Ｄ変換機能を備え、かつチップ面積が十分に小さい撮像素子である。
【００６１】
また、撮像素子２１では、ＴＳＶ２８を図５、図６で示すような周辺領域に配置することにより、撮像素子２１の中心と受光部２２ａの中心とを略一致させることができ、光学系を含めた撮像部２０を小型化することができる。
【００６２】
次に、撮像素子２１の製造方法について説明する。図９は、実施の形態１に係る撮像素子の製造方法の概要を示すフローチャートである。はじめに、公知の半導体集積回路形成工程により、ＣＩＳ２２及びＩＳＰ２３を形成する。
【００６３】
続いて、ＣＩＳ２２に公知のシリコンエッチング工程や成膜、フォトリソグラフィ工程を用いてＴＳＶ２８ａを形成する（ステップＳ１０１）。なお、ＣＩＳ２２にＴＳＶ２８ａを形成する前又は後に、必要に応じてＣＩＳ２２の光の入射面の裏面側を除去し、ＣＩＳ２２を所定の厚さまで薄くする。なお、ＣＩＳ２２を薄化する前に、ＣＩＳ２２の光の入射面側に支持基板を仮貼り合わせすることで、薄化後のＣＩＳ２２のハンドリングを容易にすることが好ましい。
【００６４】
そして、ＣＩＳ２２とＩＳＰ２３との２枚のウエハを積層し、双方を機械的、電気的に接続する（ステップＳ１０２）。
【００６５】
ここで、ＣＩＳ２２の表面側からプロービングパッド２５ａに検査用のプローブを接触させ、積層接続されたＣＩＳ２２及びＩＳＰ２３の画像検査を行う（ステップＳ１０３）。なお、ＣＩＳ２２に支持基板を仮貼り合わせしている場合には、画像検査前に支持基板を剥離し、プロービングパッド２５ａを露出させてから画像検査を行う。
【００６６】
その後、ＣＩＳ２２の表面に透明接着層を介してカバーガラス２７を接着する（ステップＳ１０４）。
【００６７】
続いて、ＩＳＰ２３に公知のシリコンエッチング工程や成膜、フォトリソグラフィ工程を用いてＴＳＶ２８ｂを形成する（ステップＳ１０５）。なお、ＩＳＰ２３にＴＳＶ２８ｂを形成する前又は後に、必要に応じてＩＳＰ２３のＣＩＳ２２側の面の裏面側を除去し、ＩＳＰ２３を所定の厚さまで薄くする。なお、ＩＳＰ２３を薄化する際には、ステップＳ１０４で接着したカバーガラス２７が支持基板の代わりとなるため、別途支持基板を仮貼り合わせする必要はない。さらに、ＩＳＰ２３のＣＩＳ２２側の面の裏面に再配線層及び外部端子２９を形成する。
【００６８】
ここで、外部端子２９に検査用のプローブを接触させ、パッケージ後の画像検査を行う（ステップＳ１０６）。以上説明した手順により、画像検査を行いながら撮像素子２１を製造することができる。
【００６９】
（変形例１）
図１０は、実施の形態１の変形例１に係る撮像素子の断面図である。図１０に示すように、変形例１に係る撮像素子２１Ａは、ＩＳＰ２３のＣＩＳ２２側の面の裏面側にさらにキャパシタ２０１ａを有するキャパシタチップ２０１と、ＩＳＰ２３のＣＩＳ２２側の面の裏面とキャパシタチップ２０１との間に形成された多層配線層２０２と、を備える。キャパシタ２０１ａは、電源用バイパスコンデンサとして機能する。ＩＳＰ２３とキャパシタチップ２０１とは、ＩＳＰ２３を貫通するＴＳＶ２８ｂで電気的に接続されている。キャパシタチップ２０１と外部端子２９とは、キャパシタチップ２０１を貫通するＴＳＶ２８Ａｃで電気的に接続されている。変形例１のように、撮像素子は、ＣＩＳ及びＩＳＰの２層に限られず、さらに多くの半導体層を備える構成であってよい。
【００７０】
（変形例２）
図１１は、実施の形態１の変形例２に係る撮像素子の断面図である。図１１に示すように、変形例２に係る撮像素子２１Ｂは、外部端子２９にフレキシブル基板２１１が接続され、さらにフレキシブル基板２１１にチップコンデンサであるキャパシタ２１２が実装されている。変形例２のように、外部端子にフレキシブル基板が接続されていてもよい。
【００７１】
（変形例３）
図１２は、実施の形態１の変形例３に係る撮像素子の断面図である。図１２に示すように、変形例３に係る撮像素子２１Ｃは、ＣＩＳ２２ＣとＩＳＰ２３との間を電気的に接続するＣＩＳ側多層配線層２２１及びＩＳＰ側多層配線層２２２と、ＣＩＳ２２Ｃとカバーガラス２７との間を接着する透明接着剤２２３と、を備える。すなわち、撮像素子２１Ｃでは、ＣＩＳ２２Ｃを貫通するＴＳＶが形成されていない。ＣＩＳ２２Ｃは、ＢＳＩ（Ｂａｃｋｓｉｄｅ  Ｉｌｌｕｍｉｎａｔｉｏｎ）型イメージャチップであり、ＣＩＳ２２ＣとＩＳＰ２３との間は、ＣＩＳ２２Ｃの表面電極を介して電源及び信号の送受信が行われる。ＩＳＰ２３と外部端子２９とは、ＩＳＰ２３を貫通するＴＳＶ２８Ｃａで電気的に接続されている。変形例３のように、ＣＩＳとＩＳＰとを電気的に接続する接続部は、ＴＳＶに限られない。
【００７２】
図１３は、図１２の多層配線層を拡大した部分断面図である。図１３に示すように、ＣＩＳ２２Ｃの光の入射面の裏面側に形成された多層配線層としてのＣＩＳ側多層配線層２２１は、例えば３層の配線層を有する。ＣＩＳ側多層配線層２２１のＣＩＳ２２Ｃ側（図１３の上方）の層には、プロービングパッド２２１ａが形成されている。ＣＩＳ側多層配線層２２１のＩＳＰ２３側（図１３の下方）の層には、ＣＩＳ側多層配線層２２１とＴＳＶ２８Ｃａとを電気的に接続する接続パッドとしてのＴＳＶ接続パッド２２１ｂが形成されている。プロービングパッド２２１ａとＴＳＶ接続パッド２２１ｂとの間の各層間をコンタクトプラグ２２１ｃが電気的に接続している。また、各コンタクトプラグ２２１ｃ間は、層間絶縁膜２２１ｄにより絶縁されている。
【００７３】
なお、ＣＩＳ２２ＣとＩＳＰ２３との間を電気的に接続する信号線（コンタクトプラグ２２１ｃ）の内、画像検査に用いる信号線のみがＴＳＶ接続パッド２２１ｂを介してプロービングパッド２２１ａに電気的に接続されている構成としてもよい。この構成により、プロービングのために大きな面積が必要なプロービングパッド２２１ａの数を最低限に留めることができ、チップ面積の増大を防ぐことができる。
【００７４】
（実施の形態２）
図１４は、実施の形態２に係る撮像素子の上面図である。図１５は、実施の形態２に係る撮像素子のＣＩＳの断面図である。図１６は、実施の形態２に係る撮像素子のＩＳＰの断面図である。図１４〜図１６に示すように、実施の形態２に係る撮像素子は、ＴＳＶ２８Ｄａａ、２８Ｄａｂ、２８Ｄｂａ、及びＴＳＶ２８Ｄｂｂの配置のみが実施の形態１と異なり、それ以外の構成は、実施の形態１と同様であるから適宜説明を省略する。
【００７５】
図１５に示すように、ＣＩＳ２２Ｄでは、カラム読み出し回路２２ｂａ及び水平選択回路２２ｂｂが配置されている辺と反対側の辺に沿った領域にＴＳＶ２８Ｄａａが配置されている。また、ＣＩＳ２２Ｄには、カラム読み出し回路２２ｂａ及び水平選択回路２２ｂｂと垂直選択回路２２ｂｃとに囲まれた領域にＴＳＶ２８Ｄａｂが配置されている。
【００７６】
図１６に示すように、ＩＳＰ２３Ｄでは、タイミング制御回路２３ａと、Ａ／Ｄ変換回路２３ｂと、ケーブル伝送回路２３ｃと、が配置されている領域の周囲の領域にＴＳＶ２８Ｄｂａ及びＴＳＶ２８Ｄｂｂが配置されている。
【００７７】
実施の形態２に係る撮像素子では、図１５、図１６のように、ＣＩＳ２２Ｄ及びＩＳＰ２３Ｄの余剰スペースにＴＳＶ２８Ｄａａ、２８Ｄａｂ、２８Ｄｂａ、及びＴＳＶ２８Ｄｂｂを配置しているため、無駄がなくチップ面積を小さくすることができる。実施の形態２のように、ＴＳＶは、チップ面積を小さくするように配置されていれば、その配置は特に限定されない。
【００７８】
さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、以上のように表わしかつ記述した特定の詳細及び代表的な実施形態に限定されるものではない。従って、添付のクレーム及びその均等物によって定義される総括的な発明の概念の精神又は範囲から逸脱することなく、様々な変更が可能である。
【符号の説明】
【００７９】
１  内視鏡システム
２  内視鏡
３  伝送ケーブル
４  操作部
５  コネクタ部
６  プロセッサ
７  表示装置
８  光源装置
２０  撮像部
２１、２１Ａ、２１Ｂ、２１Ｃ  撮像素子
２２、２２Ｃ、２２Ｄ  ＣＩＳ
２２ａ  受光部
２２ｂ  読み出し回路
２２ｂａ  カラム読み出し回路
２２ｂｂ  水平選択回路
２２ｂｃ  垂直選択回路
２３、２３Ｄ  ＩＳＰ
２３ａ  タイミング制御回路
２３ｂ  Ａ／Ｄ変換回路
２３ｃ  ケーブル伝送回路
２４  ライトガイド
２５、２６、２０２  多層配線層
２５ａ、２２１ａ  プロービングパッド
２５ｂ、２２１ｂ  ＴＳＶ接続パッド
２５ｃ、２２１ｃ  コンタクトプラグ
２５ｄ、２２１ｄ  層間絶縁膜
２７  カバーガラス
２８、２８ａ、２８ｂ、２８ａａ、２８ａｂ、２８ａｃ、２８Ａｃ、２８Ｃａ、２８Ｄａａ、２８Ｄａｂ、２８Ｄｂａ、２８Ｄｂｂ  ＴＳＶ
２９  外部端子
３０、３０ａ  引き出し配線
５１  駆動パルス生成部
５２  電源電圧生成部
６１  電源部
６２  画像信号処理部
６３  クロック生成部
６４  記録部
６５  入力部
６６  プロセッサ制御部
８１  光源部
８２  集光レンズ
８３  照明制御部
１００  挿入部
１０１  先端
１０２  基端
２０１  キャパシタチップ
２０１ａ、２１２  キャパシタ
２１１  フレキシブル基板
２２１  ＣＩＳ側多層配線層
２２２  ＩＳＰ側多層配線層
２２３  透明接着剤
Ｌ１、Ｌ２  距離
Ｐ１、Ｐ２  面
【図１】
2017057291.tif 000003
【図２】
2017057291.tif 000004
【図３】
2017057291.tif 000005
【図４】
2017057291.tif 000006
【図５】
2017057291.tif 000007
【図６】
2017057291.tif 000008
【図７】
2017057291.tif 000009
【図８】
2017057291.tif 000010
【図９】
2017057291.tif 000011
【図１０】
2017057291.tif 000012
【図１１】
2017057291.tif 000013
【図１２】
2017057291.tif 000014
【図１３】
2017057291.tif 000015
【図１４】
2017057291.tif 000016
【図１５】
2017057291.tif 000017
【図１６】
2017057291.tif 000018
【手続補正書】
【提出日】平成29年8月7日(2017.8.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている受光部、及び、前記複数の画素から所定の画素を順次選択し、該選択された画素から出力される前記撮像信号を読み出す読み出し回路を有する第１チップと、
前記受光部の前記複数の画素が配列される面と直交する方向に沿って、前記第１チップの光の入射面の裏面側に積層接続されており、前記読み出し回路が前記選択された画素から出力される前記撮像信号を読み出すタイミングを制御するタイミング制御回路、前記第１チップから出力されるアナログ信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換回路、及び、前記Ａ／Ｄ変換回路から出力されたデジタル信号を伝送ケーブルに伝送するケーブル伝送回路を有する第２チップと、
前記第１チップと前記第２チップとを電気的に接続する接続部と、
を備える撮像素子であって、
前記受光部は、矩形状をなしており、
前記読み出し回路は、前記矩形状の前記受光部の一辺に沿って配置されているカラム読み出し回路及び水平選択回路と、前記矩形状の前記受光部の前記カラム読み出し回路及び水平選択回路が配置されている一辺と直交する一辺に沿って配置されている垂直選択回路と、を有し、
前記接続部は、前記カラム読み出し回路及び前記水平選択回路と、前記垂直選択回路と、当該撮像素子の縁とに囲まれた領域に配置されていることを特徴とする撮像素子。
【請求項２】
前記接続部が、前記矩形状の前記受光部の前記カラム読み出し回路、水平選択回路、及び前記垂直選択回路が配置されていない辺に沿った領域に配置されていることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記第１チップと前記第２チップとは、前記第１チップを貫通する複数の第１のＳｉ貫通電極で電気的に接続されていることを特徴とする請求項１に記載の撮像素子。
【請求項４】
前記第１チップの前記光の入射面側に形成された多層配線層を備え、
該多層配線層の光の入射面側の層には、画像検査を行う検査用のプローブを接触させるプロービングパッドが形成されており、
該多層配線層の前記第１チップ側の層には、該多層配線層と前記第１のＳｉ貫通電極とを電気的に接続する接続パッドが形成されていることを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記第１のＳｉ貫通電極のうち、
画像検査に用いる前記第１のＳｉ貫通電極のみが前記接続パッドを介して前記プロービングパッドに電気的に接続されていることを特徴とする請求項４に記載の撮像素子。
【請求項６】
前記第１チップの前記光の入射面の裏面には、複数の引き出し配線を有する再配線層が形成されており、
前記複数の第１のＳｉ貫通電極の各電極は、
矩形状の断面をなしているとともに千鳥格子状に配置されており、
前記再配線層において該第１のＳｉ貫通電極の両側を通過する前記引き出し配線に対して、該第１のＳｉ貫通電極の前記矩形の一辺が平行になるように配置されていることを特徴とする請求項３に記載の撮像素子。
【請求項７】
前記複数の第１のＳｉ貫通電極の各電極は、前記複数の引き出し配線の引き出し方向に対して、前記矩形の各辺が４５度で交わるように配置されていることを特徴とする請求項６に記載の撮像素子。
【請求項８】
前記第２チップの前記第１チップ側の面の裏面に再配線を介して形成され、外部と電源及び信号の送受信を行う外部端子を備え、
前記第２チップと前記外部端子とは、前記第２チップを貫通する第２のＳｉ貫通電極で電気的に接続されていることを特徴とする請求項１に記載の撮像素子。
【請求項９】
前記第１チップの前記光の入射面の裏面側に形成された多層配線層を備え、
該多層配線層の前記第１チップ側の層には、画像検査を行う検査用のプローブを接触させるプロービングパッドが形成されており、
該多層配線層の前記第２チップ側の層には、該多層配線層と前記第２のＳｉ貫通電極とを電気的に接続する接続パッドが形成されていることを特徴とする請求項８に記載の撮像素子。
【請求項１０】
前記第２チップの前記第１チップ側の面の裏面には、複数の引き出し配線を有する再配線層が形成されており、
前記第２のＳｉ貫通電極の各電極は、矩形状の断面をなしているとともに千鳥格子状に配置されており、
前記再配線層において該第２のＳｉ貫通電極の両側を通過する前記引き出し配線に対して、該第２のＳｉ貫通電極の前記矩形の一辺が平行になるように配置されていることを特徴とする請求項８に記載の撮像素子。
【請求項１１】
請求項１に記載の撮像素子を、被検体内に挿入可能な挿入部の先端側に有することを特徴とする内視鏡。
【請求項１２】
請求項１１に記載の内視鏡と、
前記内視鏡の前記撮像素子が出力する前記デジタル信号を画像信号に変換する処理装置と、を備えることを特徴とする内視鏡システム。
【手続補正書】
【提出日】平成29年11月6日(2017.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている受光部、及び、前記複数の画素から所定の画素を順次選択し、該選択された画素から出力される前記撮像信号を読み出す読み出し回路を有する第１チップと、
前記受光部の前記複数の画素が配列される面と直交する方向に沿って、前記第１チップの光の入射面の裏面側に積層接続されており、前記読み出し回路が前記選択された画素から出力される前記撮像信号を読み出すタイミングを制御するタイミング制御回路、前記第１チップから出力されるアナログ信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換回路、及び、前記Ａ／Ｄ変換回路から出力されたデジタル信号を伝送ケーブルに伝送するケーブル伝送回路を有する第２チップと、
前記第１チップと前記第２チップとを電気的に接続する接続部と、
を備える撮像素子であって、
前記受光部は、矩形状をなしており、
前記読み出し回路は、前記矩形状の前記受光部の一辺に沿って配置されているカラム読み出し回路及び水平選択回路と、前記矩形状の前記受光部の前記カラム読み出し回路及び水平選択回路が配置されている一辺と直交する一辺に沿って配置されている垂直選択回路と、を有し、
前記第１チップにおける前記接続部は、前記矩形状の前記受光部の前記カラム読み出し回路、水平選択回路、及び前記垂直選択回路が配置されていない辺に沿った第１領域、及び、前記カラム読み出し回路及び前記水平選択回路と、前記垂直選択回路とに隣接する第２領域に配置されており、
前記第２チップにおける前記接続部は、前記タイミング制御回路、前記Ａ／Ｄ変換回路、及び、前記ケーブル伝送回路の周囲の第３領域、及び、前記タイミング制御回路と、前記Ａ／Ｄ変換回路とに隣接する第４領域に配置されており、
前記第１領域及び前記第３領域と、前記第２領域及び前記第４領域とは、それぞれ前記受光部の前記複数の画素が配列される面と直交する方向に沿って重なるように配置されていることを特徴とする撮像素子。
【請求項２】
前記第１チップと前記第２チップとは、前記第１チップを貫通する複数の第１のＳｉ貫通電極で電気的に接続されていることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記第１チップの前記光の入射面側に形成された多層配線層を備え、
該多層配線層の光の入射面側の層には、画像検査を行う検査用のプローブを接触させるプロービングパッドが形成されており、
該多層配線層の前記第１チップ側の層には、該多層配線層と前記第１のＳｉ貫通電極とを電気的に接続する接続パッドが形成されていることを特徴とする請求項２に記載の撮像素子。
【請求項４】
前記第１のＳｉ貫通電極のうち、
画像検査に用いる前記第１のＳｉ貫通電極のみが前記接続パッドを介して前記プロービングパッドに電気的に接続されていることを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記第１チップの前記光の入射面の裏面には、複数の引き出し配線を有する再配線層が形成されており、
前記複数の第１のＳｉ貫通電極の各電極は、
矩形状の断面をなしているとともに千鳥格子状に配置されており、
前記再配線層において該第１のＳｉ貫通電極の両側を通過する前記引き出し配線に対して、該第１のＳｉ貫通電極の前記矩形の一辺が平行になるように配置されていることを特徴とする請求項２に記載の撮像素子。
【請求項６】
前記複数の第１のＳｉ貫通電極の各電極は、前記複数の引き出し配線の引き出し方向に対して、前記矩形の各辺が４５度で交わるように配置されていることを特徴とする請求項５に記載の撮像素子。
【請求項７】
前記第２チップの前記第１チップ側の面の裏面に再配線を介して形成され、外部と電源及び信号の送受信を行う外部端子を備え、
前記第２チップと前記外部端子とは、前記第２チップを貫通する第２のＳｉ貫通電極で電気的に接続されていることを特徴とする請求項１に記載の撮像素子。
【請求項８】
前記第１チップの前記光の入射面の裏面側に形成された多層配線層を備え、
該多層配線層の前記第１チップ側の層には、画像検査を行う検査用のプローブを接触させるプロービングパッドが形成されており、
該多層配線層の前記第２チップ側の層には、該多層配線層と前記第２のＳｉ貫通電極とを電気的に接続する接続パッドが形成されていることを特徴とする請求項７に記載の撮像素子。
【請求項９】
前記第２チップの前記第１チップ側の面の裏面には、複数の引き出し配線を有する再配線層が形成されており、
前記第２のＳｉ貫通電極の各電極は、矩形状の断面をなしているとともに千鳥格子状に配置されており、
前記再配線層において該第２のＳｉ貫通電極の両側を通過する前記引き出し配線に対して、該第２のＳｉ貫通電極の前記矩形の一辺が平行になるように配置されていることを特徴とする請求項７に記載の撮像素子。
【請求項１０】
請求項１に記載の撮像素子を、被検体内に挿入可能な挿入部の先端側に有することを特徴とする内視鏡。
【請求項１１】
請求項１０に記載の内視鏡と、
前記内視鏡の前記撮像素子が出力する前記デジタル信号を画像信号に変換する処理装置と、を備えることを特徴とする内視鏡システム。
【国際調査報告】
2017057291.tif 000019
2017057291.tif 000020
2017057291.tif 000021
2017057291.tif 000022
2017057291.tif 000023
2017057291.tif 000024