(57)【要約】高電圧側の第１電圧正端子（６ａ）および第１電圧負端子（６ｂ）、低電圧側の第２電圧正端子（７ａ）および第２電圧負端子（７ｂ）、電圧正端子間をつなぐ正電圧経路（９ａ）、並びに電圧負端子間をつなぐ負電圧経路（９ｂ）を備えており、正電圧経路（９ａ）の第１電圧正端子（６ａ）と第１接続点（８ａ）との間には第１インダクタ（５ａ）が接続されており、第２接続点（８ｂ）と第３接続点（８ｃ）との間にはリアクトル（４）および第２インダクタ（５ｂ）がこの順に直列に接続されており、第１接続点（８ａ）と負電圧経路（９ｂ）との間には第１コンデンサ（３ａ）および第３インダクタ（５ｃ）が直列に接続されており、第２インダクタ（５ｂ）のインダクタンス値をリアクトル（４）のインダクタンス値より小さく、第３インダクタ（５ｃ）のインダクタンス値を第１インダクタ（５ａ）のインダクタンス値より小さくしたものである。
2017163481.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、
前記第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子および第２電圧負端子と
を備えたＤＣ−ＤＣコンバータであって、
前記第１電圧正端子と前記第２電圧正端子との間をつなぐ正電圧経路を備え、
前記第１電圧負端子と前記第２電圧負端子との間をつなぐ負電圧経路を備え、
前記正電圧経路には、前記第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、
前記第１電圧正端子と前記第１接続点との間には第１インダクタが接続されており、
前記第１接続点と前記第２接続点との間には第１半導体素子が接続されており、
前記第２接続点と前記第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、
前記第１接続点と前記負電圧経路との間には第１コンデンサおよび第３インダクタが直列に接続されており、
前記第２接続点と前記負電圧経路との間には第２半導体素子が接続されており、
前記第３接続点と前記負電圧経路との間には第２コンデンサが接続されており、
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値より小さく、
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値より小さい
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第１接続点と前記負電圧経路との間の配線の形状に起因する寄生インダクのインダクタンス値を前記第３インダクタに必要なインダクタンス値と一致させ、前記第３インダクタを前記配線に生じる寄生インダクタとする
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、
前記第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子および第２電圧負端子と
を備えたＤＣ−ＤＣコンバータであって、
前記第１電圧正端子と前記第２電圧正端子との間をつなぐ正電圧経路を備え、
前記第１電圧負端子と前記第２電圧負端子との間をつなぐ負電圧経路を備え、
前記正電圧経路には、前記第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、
前記第１電圧正端子と前記第１接続点との間には第１インダクタが接続されており、
前記第１接続点と前記第２接続点との間には第１半導体素子および第３インダクタが直列に接続されており、
前記第２接続点と前記第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、
前記第１接続点と前記負電圧経路との間には第１コンデンサが接続されており、
前記第２接続点と前記負電圧経路との間には第２半導体素子が接続されており、
前記第３接続点と前記負電圧経路との間には第２コンデンサが接続されており、
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値より小さく、
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値より小さい
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
前記第３インダクタは、
前記第１接続点と前記第２接続点との間の配線に生じる寄生インダクタである
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値の３０％以下である
ことを特徴とする請求項１〜４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値の５０％以下である
ことを特徴とする請求項１〜５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記第１半導体素子、前記第２半導体素子、前記リアクトル、前記第１コンデンサ、前記第２コンデンサおよび前記負電圧経路で形成される閉回路ループで生じるサージ電圧が、
前記半導体素子の耐電圧を超えないように、
前記第１インダクタのインダクタンス値および前記第３インダクタのインダクタンス値が設定されている
ことを特徴とする請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記リアクトルと前記第２インダクタとの間に第３半導体素子が接続されており、
前記リアクトルと前記第３半導体素子との間の前記正電圧経路と前記負電圧経路との間に第４半導体素子が接続されている
ことを特徴とする請求項１〜７のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記第１半導体素子、前記第２半導体素子、前記第３半導体素子および前記第４半導体素子の少なくとも１つの半導体素子に、当該半導体素子と並列にＬＣ共振吸収回路が接続されている
ことを特徴とする請求項１〜８のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、任意の電圧の直流電力の入力に対して所定の電圧に変換して直流電力として出力するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、スイッチング素子である半導体素子と電流・電圧平滑用のコンデンサ（平滑コンデンサ）とリアクトルとで構成されている。また、高周波ノイズの低減を目的として、インダクタとキャパシタからなるノイズフィルタがしばしば挿入されている。このように構成されたＤＣ−ＤＣコンバータでは、インダクタはノイズを減衰させ、平滑コンデンサを含むキャパシタはノイズをバイパスする役割がある。しかしながら、数百ＭＨｚ以上の高周波帯域では、ノイズ源である半導体素子と平滑コンデンサとにより形成される閉回路ループがアンテナとなり、この閉回路ループに半導体素子から発生する高周波ノイズが漏洩することで、この閉回路ループから外部へ放出される放射ノイズを発生させてしまうという問題がある。【０００３】
このような問題に対して、従来のＤＣ−ＤＣコンバータでは、平滑コンデンサに直列にインダクタを接続して閉回路ループに漏洩する高周波ノイズを減衰させていた。この場合、平滑コンデンサに直列に接続されたインダクタのインダクタンス値は、直流成分に含まれるリップルには作用せず、高周波ノイズのみ通過を抑制するように小さな値に設定されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２７１１６５号公報（３−４頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、平滑コンデンサに直列にインダクタを接続した従来のＤＣ−ＤＣコンバータでは、２次側（出力側）から漏洩するノイズを低減できないため、十分な高周波ノイズ低減効果が得られないという問題があった。【０００６】
この発明は、上述のような課題を解決するためになされたもので、ＤＣ−ＤＣコンバータの高電圧側および低電圧側の両方の平滑コンデンサに関係した閉回路ループに漏洩する高周波ノイズを減衰させることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るＤＣ−ＤＣコンバータにおいては、第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子おび第２電圧負端子とを備えており、第１電圧正端子と第２電圧正端子との間をつなぐ正電圧経路を備え、第１電圧負端子と第２電圧負端子との間をつなぐ負電圧経路を備え、正電圧経路には、第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、第１電圧正端子と第１接続点との間には第１インダクタが接続されており、第１接続点と第２接続点との間には第１半導体素子が接続されており、第２接続点と第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、第１接続点と負電圧経路との間には第１コンデンサおよび第３インダクタが直列に接続されており、第２接続点と負電圧経路との間には第２半導体素子が接続されており、第３接続点と負電圧経路との間には第２コンデンサが接続されており、第２インダクタのインダクタンス値をリアクトルのインダクタンス値より小さく、第３インダクタのインダクタンス値を第１インダクタのインダクタンス値より小さくしたものである。【０００８】
この発明に係る別のＤＣ−ＤＣコンバータにおいては、上記第３インダクタが第１接続点と負電圧経路との間ではなく、第１接続点と第２接続点との間に接続されたものである。
【発明の効果】
【０００９】
この発明は、第２インダクタのインダクタンス値をリアクトルのインダクタンス値より小さく設定し、第３インダクタのインダクタンス値を前記第１インダクタのインダクタンス値より小さく設定しているので、直流成分の動作に影響を与えずにＤＣ−ＤＣコンバータの高電圧側および低電圧側の両方の平滑コンデンサに関係した閉回路ループに漏洩する高周波ノイズを減衰させることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１を示すＤＣ−ＤＣコンバータの模式図である。
【図２】この発明の実施の形態１のＤＣ−ＤＣコンバータの閉回路ループの模式図である。
【図３】この発明の実施の形態１におけるサージ電圧の電圧波形の模式図である。
【図４】この発明の実施の形態１を示す降圧コンバータの模式図である。
【図５】この発明の実施の形態１を示す昇圧コンバータの模式図である。
【図６】この発明の実施の形態１のノイズ低減効果を示す特性図である。
【図７】この発明の実施の形態１のノイズ低減効果を示す特性図である。
【図８】この発明の実施の形態２を示すＤＣ−ＤＣコンバータの模式図である。
【図９】この発明の実施の形態３を示すＤＣ−ＤＣコンバータの模式図である。
【図１０】この発明の実施の形態４を示すＤＣ−ＤＣコンバータの模式図である。
【図１１】この発明の実施の形態５を示すＤＣ−ＤＣコンバータの模式図である。
【図１２】この発明の実施の形態５を示すＤＣ−ＤＣコンバータの模式図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、この発明を実施するための実施の形態１に係るＤＣ−ＤＣコンバータの模式図である。ここで、ＤＣ−ＤＣコンバータとは、任意の電圧の直流電力から所定の電圧の直流電力に変換する機能を有する直流−直流変換器である。電圧の高い方を高電圧ＶＨＩＧＨとし、低電圧ＶＬＯＷは高電圧ＶＨＩＧＨより低い電圧とする。高電圧ＶＨＩＧＨ側を入力側、低電圧ＶＬＯＷ側を出力側とした場合は直流電圧を降圧させる降圧ＤＣ−ＤＣコンバータとして、低電圧側を入力側、高電圧側を出力側とした場合は直流電圧を昇圧させる昇圧ＤＣ−ＤＣコンバータとして機能する。
【００１２】
図１に示すＤＣ−ＤＣコンバータ１においては、第１電圧として高電圧ＶＨＩＧＨとし、第２電圧として低電圧ＶＬＯＷとしている。図１において、ＤＣ−ＤＣコンバータ１は、高電圧ＶＨＩＧＨに対する入出力の端子対となる第１電圧正端子６ａと第１電圧負端子６ｂ、および低電圧ＶＬＯＷに対する入出力の端子対となる第２電圧正端子７ａと第２電圧負端子７ｂを備えている。さらに、ＤＣ−ＤＣコンバータ１は、第１電圧正端子６ａと第２電圧正端子７ａとの間をつなぐ正電圧経路９ａと、第１電圧負端子６ｂと第２電圧負端子７ｂとの間をつなぐ負電圧経路９ｂとを備えている。
【００１３】
正電圧経路９ａには、第１電圧正端子６ａ側から順に第１接続点８ａ、第２接続点８ｂおよび第３接続点８ｃが備えられている。負電圧経路９ｂには、第１電圧負端子６ｂ側から順に第４接続点８ｄ、第５接続点８ｅおよび第６接続点８ｆが備えられている。
【００１４】
第１電圧正端子６ａと第１接続点８ａとの間には第１インダクタ５ａが接続されており、第１接続点８ａと第２接続点８ｂとの間には第１半導体素子２ａが接続されており、第２接続点８ｂと第３接続点８ｃとの間にはリアクトル４および第２インダクタ５ｂがこの順に直列に接続されている。つまり、第２インダクタ５ｂは、リアクトル４より低電圧側に接続されている。
【００１５】
第１接続点８ａと第４接続点８ｄとの間には第１コンデンサ３ａおよび第３インダクタ５ｃが直列に接続されており、第２接続点８ｂと第５接続点８ｅとの間には第２半導体素子２ｂが接続されており、第３接続点８ｃと第６接続点８ｆとの間には第２コンデンサ３ｂが接続されている。
【００１６】
なお、第４接続点８ｄ、第５接続点８ｅおよび第６接続点８ｆは、第１電圧負端子６ｂ側から第２電圧負端子７ｂ側に向かう負電圧経路９ｂに順に備えられているが、これらの接続点は負電圧経路９ｂに備えられていればどこでもよい。
【００１７】
ＤＣ−ＤＣコンバータとしての基本構成は、第１半導体素子２ａ、第２半導体素子２ｂ、リアクトル４、第１コンデンサ３ａ、第２コンデンサ３ｂおよびリアクトル４である。本実施の形態のＤＣ−ＤＣコンバータ１は、その基本構成に高周波ノイズ除去用の第１インダクタ５ａ、第２インダクタ５ｂおよび第３インダクタ５ｃが追加されたものである。なお、第１インダクタ５ａ、第２インダクタ５ｂおよび第３インダクタ５ｃはコイルで構成されている。第１コンデンサ３ａは、高電圧側の平滑コンデンサであり、第２コンデンサ３ｂは、低電圧側の平滑コンデンサである。後述するように、第１半導体素子２ａおよび第２半導体素子２ｂは、このＤＣ−ＤＣコンバータが昇圧用として用いられる場合と降圧用として用いられる場合とによって、それぞれスイッチング素子および整流素子となる。
【００１８】
高周波ノイズ除去用の第２インダクタ５ｂのインダクタンス値は、リアクトル４のインダクタンス値よりも十分小さく、直流成分の動作に影響を与えない値に設定されていることが好ましい。例えば、第２インダクタ５ｂのインダクタンス値は、リアクトル４のインダクタンス値の３０％以下に設定されていることが好ましい。また、高周波ノイズ除去用の第３インダクタ５ｃのインダクタンス値は、高周波ノイズ除去用の第２インダクタ５ｂのインダクタンス値よりも小さい値に設定されていることが好ましい。例えば、第３インダクタ５ｃのインダクタンス値は、第１インダクタ５ａのインダクタンス値の１０％以下に設定されていることが好ましい。
【００１９】
このように構成されたＤＣ−ＤＣコンバータ１の作用について説明する。
図２は、本実施の形態のＤＣ−ＤＣコンバータ１における平滑コンデンサに関係した閉回路ループを示した模式図である。このＤＣ−ＤＣコンバータ１には、図２において矢印で示したように、第１半導体素子２ａ、第１コンデンサ３ａ、第３インダクタ５ｃ、第２コンデンサ３ｂ、第２インダクタ５ｂおよびリアクトル４の直列回路で形成される第１閉回路ループ１０ａと、第１半導体素子２ａ、第１コンデンサ３ａ、第３インダクタ５ｃおよび第２半導体素子２ｂの直列回路で形成される第２閉回路ループ１０ｂと、第２半導体素子２ｂ、第２コンデンサ３ｂ、第２インダクタ５ｂおよびリアクトル４の直列回路で形成される第３閉回路ループ１０ｃとの３種類の閉回路ループが存在する。
【００２０】
第１閉回路ループ１０ａには、第１半導体素子２ａで発生する高周波ノイズが重畳される。第２閉回路ループ１０ｂには、第１半導体素子２ａおよび第２半導体素子２ｂで発生する高周波ノイズが重畳される。第３閉回路ループ１０ｃには、第２半導体素子２ｂで発生する高周波ノイズが重畳される。
【００２１】
高周波ノイズ除去用の第１インダクタ５ａは、第１閉回路ループ１０ａおよび第２閉回路ループ１０ｂから第１電圧正端子６ａを経由して外部へ漏洩する高周波ノイズを抑制することができる。
【００２２】
高周波ノイズ除去用の第２インダクタ５ｂは、そのインダクタンス値がリアクトル４のインダクタンス値よりも十分小さく、直流成分の動作に影響を与えないように設定されているので、第１閉回路ループ１０ａおよび第３閉回路ループ１０ｃに重畳される第１半導体素子２ａおよび第２半導体素子２ｂで発生する高周波ノイズを減衰させることができる。また、この第２インダクタ５ｂは、第１閉回路ループ１０ａおよび第３閉回路ループ１０ｃから第２電圧正端子７ａを経由して外部へ漏洩する高周波ノイズを抑制することができる。
【００２３】
高周波ノイズ除去用の第３インダクタ５ｃは、そのインダクタンス値が第１インダクタ５ａのインダクタンス値よりも小さいので、第１閉回路ループ１０ａおよび第２閉回路ループ１０ｂに重畳される第１半導体素子２ａおよび第２半導体素子２ｂで発生する高周波ノイズを減衰させることができる。
【００２４】
例えば、第１インダクタ５ａのインダクタンス値は、１５０ｋＨｚ〜１００ＭＨｚの周波数領域のノイズを低減するための値であることが好ましい。また、第２インダクタ５ｂのインダクタンス値は、１０ＭＨｚ以上の周波数領域のノイズを低減するための値であることが好ましい。第３インダクタ５ｃのインダクタンス値は、７０ＭＨｚ以上の周波数領域のノイズを低減するための値であることが好ましい。
【００２５】
このように構成されたＤＣ−ＤＣコンバータにおいては、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
【００２６】
また、閉回路ループから外部へ放出される放射ノイズを低減できることから、このＤＣ−ＤＣコンバータの近傍に、より高密度に電子機器を配置することができるため、電子部品が高密度実装されている電子回路や、電子機器が密集する車載電子機器のような場合に好適に使用できる。
【００２７】
なお、上述の３つの閉回路ループ１０ａ、１０ｂ、１０ｃにはそれぞれの閉回路ループに存在するインダクタンス成分（Ｌ）とキャパシタンス成分（Ｃ）との直列回路と見なすことができ、各閉回路ループにおいて、半導体素子のスイッチング動作に対してＬＣ共振によるサージ電圧が発生する。
【００２８】
図３は、このサージ電圧の電圧波形の模式図である。このサージ電圧が半導体素子の耐電圧を超えると故障の原因となるため、このサージ電圧が半導体素子の耐電圧を超えないように、第１インダクタ、第２インダクタおよび第３インダクタのインダクタンス値を設定することが好ましい。
【００２９】
また、本実施の形態で説明したＤＣ−ＤＣコンバータを降圧コンバータとして機能させる場合は、第１半導体素子２ａをスイッチング素子、第２半導体素子２ｂを整流素子として機能させ、昇圧コンバータとして機能させる場合は、第１半導体素子２ａを整流素子、第２半導体素子２ｂをスイッチング素子として機能させる。
【００３０】
図４は、本実施の形態における降圧コンバータの模式図である。図４において、このＤＣ−ＤＣコンバータを降圧コンバータとして機能させるために、第１半導体素子２ａにスイッチング素子としてＭＯＳＦＥＴを用いており、第２半導体素子２ｂに整流素子としてダイオードを用いている。また、図５は、本実施の形態における昇圧コンバータの模式図である。図５において、このＤＣ−ＤＣコンバータを昇圧コンバータとして機能させるために、第１半導体素子２ａに整流素子としてダイオードを用いており、第２半導体素子２ｂにスイッチング素子としてＭＯＳＦＥＴを用いている。
【００３１】
なお、スイッチング素子としては、ＭＯＳＦＥＴ以外に、ＩＧＢＴやサイリスタなど別のスイッチング素子を用いることもできる。
【００３２】
次に、本実施の形態におけるノイズ低減効果をより具体的に説明する。図６および図７は、本実施の形態におけるノイズ低減効果を説明する特性図である。図５に示したＤＣ−ＤＣコンバータにおいて、高電圧ＶＨＩＧＨを１２Ｖ、低電圧ＶＬＯＷを５Ｖとし、第１インダクタ５ａのインダクタンス値を３μＨ、リアクトル４のインダクタンス値を３３μＨとし、第１コンデンサ３ａおよび第２コンデンサ３ｂの静電容量を数十μＦとする。図６は、第１コンデンサ３ａを流れる１００ＭＨｚ〜１ＧＨｚのノイズ電流の低減効果、図７は第２コンデンサ３ｂを流れる１００ＭＨｚ〜１ＧＨｚのノイズ電流の低減効果を計算により算出したものである。図６および図７の縦軸は、図５に示す回路図において、第１インダクタ、第２インダクタおよび第３インダクタを備えていない従来のＤＣ−ＤＣコンバータでのノイズ電流値に対する低減率（ＮＲ）をｄＢで示している。図６および図７の横軸は、第３インダクタのインダクタンス値の第１インダクタのインダクタンス値に対する割合（Ｒ１）、第２インダクタのインダクタンス値のリアクトルのインダクタンス値に対する割合（Ｒ２）をそれぞれ示している。
【００３３】
図６からわかるように、第３インダクタ５ｃのインダクタンス値は、第１インダクタ５ａのインダクタンス値の５０％以下に設定されていることが好ましい。直流成分の動作に影響を与えないためには、第３インダクタ５ｃのインダクタンス値を、第１インダクタ５ａのインダクタンス値の１０％以下とすることがより好ましい。
【００３４】
また、図７からわかるように、ノイズ低減効果を得るためには、第２インダクタ５ｂのインダクタンス値は、リアクトル４のインダクタンス値の３０％以下に設定されていることが好ましい。直流成分の動作に影響を与えないためには、第２インダクタ５ｂのインダクタンス値を、リアクトル４のインダクタンス値の１０％以下とすることがより好ましい。
【００３５】
実施の形態２．
図８は、この発明を実施するための実施の形態２に係るＤＣ−ＤＣコンバータの模式図である。本実施の形態におけるＤＣ−ＤＣコンバータは、実施の形態１で説明したＤＣ−ＤＣコンバータと基本構成は同じであるが、第３インダクタ５ｃが設けられる位置が異なるものである。
【００３６】
実施の形態１においては、第３インダクタ５ｃは第１接続点８ａと第４接続点８ｄとの間に第１コンデンサ３ａと直列に接続されていたが、本実施の形態においては、第３インダクタ５ｃは、図８に示すように、第１接続点８ａと第２接続点８ｂとの間に第１半導体素子２ａと直列に接続されている。
【００３７】
このように構成されたＤＣ−ＤＣコンバータにおいては、実施の形態１と同様に、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
【００３８】
また、第３インダクタ５ｃが正電圧経路９ａに設けられているので、第２電圧正端子７ａを経由して外部へ漏洩する高周波ノイズの抑制にも寄与するという効果もある。
【００３９】
実施の形態３．
図９は、この発明を実施するための実施の形態３に係るＤＣ−ＤＣコンバータの模式図である。本実施の形態におけるＤＣ−ＤＣコンバータは、実施の形態１で説明したＤＣ−ＤＣコンバータと基本構成は同じであるが、第３インダクタ５ｃとして配線の寄生インダクタンスを利用したものである。
【００４０】
実施の形態１においては、第３インダクタ５ｃはコイルで構成されていたが、本実施の形態においては、第３インダクタ５ｃは、図９に示すように、第１接続点８ａと第４接続点８ｄとの間の配線をジグザグ形状とし、このジグザグ形状の配線に起因する寄生インダクタンスを利用している。配線の寄生インダクタンスに第３インダクタ５ｃとして必要なインダクタンス値をもたせるためには、ジグザグ形状のほかに例えば配線を長くする、配線を細くするなどの方法がある。
【００４１】
このように構成されたＤＣ−ＤＣコンバータにおいては、実施の形態１と同様に、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
【００４２】
また、配線の寄生インダクタンスを第３インダクタ５ｃとして利用しているので、部品点数を減らすことができる。
【００４３】
なお、本実施の形態においては、第３インダクタ５ｃとして、第１接続点８ａと第４接続点８ｄとの間の配線の寄生インダクタンスを利用しているが、実施の形態２で説明したように、第３インダクタ５ｃを第１接続点８ａと第２接続点８ｂとの間に設けた場合には、第１接続点８ａと第２接続点８ｂとの間の配線の寄生インダクタンスを利用することもできる。
【００４４】
実施の形態４．
図１０は、この発明を実施するための実施の形態４に係るＤＣ−ＤＣコンバータの模式図である。実施の形態１においては、ＤＣ−ＤＣコンバータの基本構成として、第１半導体素子２ａ、第２半導体素子２ｂ、リアクトル４、第１コンデンサ３ａ、第２コンデンサ３ｂおよびリアクトル４で構成したが、本実施の形態においては、３個以上の半導体素子を用いて構成したものである。
【００４５】
本実施の形態のＤＣ−ＤＣコンバータは、実施の形態１の図１で説明したＤＣ−ＤＣコンバータにおいて、図１０に示すように、第３半導体素子２ｃおよび第４半導体素子２ｄが追加されたものである。第３半導体素子２ｃは、第２接続点８ｂと第３接続点８ｃとの間で、リアクトル４および第２インダクタ５ｂに直列に接続されている。第４半導体素子２ｄは、リアクトル４の低電圧側と負電圧経路９ｂとの間に接続されている。
【００４６】
このように構成されたＤＣ−ＤＣコンバータにおいては、実施の形態１と同様に、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
【００４７】
本実施の形態のＤＣ−ＤＣコンバータでは、図１０からわかるように内部に形成される平滑コンデンサに関係する閉回路ループは３種類以上あるが、本実施の形態においては、全ての閉回路ループに対して、第１インダクタ５ａ、第２インダクタ５ｂおよび第３インダクタ５ｃのいずれかが半導体素子で発生する高周波ノイズを減衰させることができると共に、第１電圧正端子６ａあるいは第２電圧正端子７ａを経由して外部へ漏洩する高周波ノイズを抑制することができる。
【００４８】
また、スイッチング素子と整流素子としてそれぞれ機能する２つの半導体素子の組を２組備えているので、高電圧側と低電圧側双方に電流を流すことができる。
【００４９】
なお、本実施の形態においては、実施の形態１と同様に、第３インダクタ５ｃを第１接続点８ａと第４接続点８ｄとの間に設けているが、実施の形態２と同様に、第１接続点８ａと第２接続点８ｂとの間に設けてもよい。さらには、実施の形態３と同様に、第３インダクタ５ｃとして配線の寄生インダクタンスを利用してもよい。
【００５０】
実施の形態５．
実施の形態１においては、図２に示したように、３つの閉回路ループのそれぞれの閉回路ループにおいて、半導体素子のスイッチング動作に対してＬＣ共振によるサージ電圧が発生する。実施の形態５においては、このサージ電圧を低減することができるＤＣ−ＤＣコンバータについて説明する。
【００５１】
図１１は、この発明を実施するための実施の形態５に係るＤＣ−ＤＣコンバータの模式図である。本実施の形態におけるＤＣ−ＤＣコンバータは、実施の形態１で説明したＤＣ−ＤＣコンバータと基本構成は同じであるが、半導体素子と並列にＬＣ共振吸収回路を接続したものである。
【００５２】
図１１に示すように、本実施の形態におけるＤＣ−ＤＣコンバータ１は、実施の形態１の図１に示したＤＣ−ＤＣコンバータにおいて、第１半導体素子２ａと並列にＲＣスナバ回路１１ａを接続し、さらに第２半導体素子２ｂと並列にＲＣスナバ回路１１ｂを接続したものである。これらのＲＣスナバ回路１１ａ、１１ｂはＬＣ共振吸収回路として機能する。
【００５３】
このように構成されたＤＣ−ＤＣコンバータにおいては、実施の形態１と同様に、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
【００５４】
また、半導体素子と並列にＲＣスナバ回路が接続されているので、半導体素子やコンデンサなどで形成される閉回路ループで生じるＬＣ共振を抑制することができるので、ＬＣ共振で発生するサージ電圧を低減することができる。
【００５５】
なお、ＬＣ共振吸収回路としてＲＣスナバ回路を用いる例を示したが、ＲＣスナバ回路以外に、コンデンサで構成されたＣスナバ回路、抵抗とコンデンサとダイオードとを組み合わせたＲＣＤスナバ回路などを用いることもできる。
【００５６】
図１２は、本実施の形態に係る別のＤＣ−ＤＣコンバータの模式図である。図１２に示すように、このＤＣ−ＤＣコンバータは、半導体素子と並列に接続するＬＣ共振吸収回路として、ＲＣスナバ回路に替えてＣスナバ回路１２ａ、１２ｂを備えてもよい。
【００５７】
なお、本実施の形態においては、第１半導体素子２ａおよび第２半導体素子の両方にそれぞれ並列にＬＣ共振吸収回路を接続しているが、どちらか一方の半導体素子にのみ接続しても同様な効果がある。
【００５８】
さらに、実施の形態４で説明した、２つの半導体素子の組を２組以上備えたＤＣ−ＤＣコンバータにおいても、半導体素子と並列にＬＣ共振吸収回路を接続してもよい。その場合でも、ＬＣ共振吸収回路が半導体素子やコンデンサなどで形成される閉回路ループで生じるＬＣ共振を抑制することができるので、ＬＣ共振で発生するサージ電圧を低減することができる。
【符号の説明】
【００５９】
１  ＤＣ−ＤＣコンバータ、  ２ａ  第１半導体素子、  ２ｂ  第２半導体素子
２ｃ  第３半導体素子、  ２ｄ  第４半導体素子
３ａ  第１コンデンサ、  ３ｂ  第２コンデンサ、  ４  リアクトル
５ａ  第１インダクタ、  ５ｂ  第２インダクタ、  ５ｃ  第３インダクタ
６ａ  第１電圧正端子、  ６ｂ  第１電圧負端子
７ａ  第２電圧正端子、  ７ｂ  第２電圧負端子
８ａ〜８ｅ  第１〜第６接続点
９ａ  正電圧経路、  ９ｂ  負電圧経路
１０ａ  第１閉回路ループ、  １０ｂ  第２閉回路ループ
１０ｃ  第３閉回路ループ
１１ａ、１１ｂ  ＲＣスナバ回路
１２ａ、１２ｂ  Ｃスナバ回路
【図１】
2017163481.tif 000003
【図２】
2017163481.tif 000004
【図３】
2017163481.tif 000005
【図４】
2017163481.tif 000006
【図５】
2017163481.tif 000007
【図６】
2017163481.tif 000008
【図７】
2017163481.tif 000009
【図８】
2017163481.tif 000010
【図９】
2017163481.tif 000011
【図１０】
2017163481.tif 000012
【図１１】
2017163481.tif 000013
【図１２】
2017163481.tif 000014
【手続補正書】
【提出日】平成29年3月31日(2017.3.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、
前記第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子および第２電圧負端子と
を備えたＤＣ−ＤＣコンバータであって、
前記第１電圧正端子と前記第２電圧正端子との間をつなぐ正電圧経路を備え、
前記第１電圧負端子と前記第２電圧負端子との間をつなぐ負電圧経路を備え、
前記正電圧経路には、前記第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、
前記第１電圧正端子と前記第１接続点との間には第１インダクタが接続されており、
前記第１接続点と前記第２接続点との間には第１半導体素子が接続されており、
前記第２接続点と前記第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、
前記第１接続点と前記負電圧経路との間には第１コンデンサおよび第３インダクタが直列に接続されており、
前記第２接続点と前記負電圧経路との間には第２半導体素子が接続されており、
前記第３接続点と前記負電圧経路との間には第２コンデンサが接続されており、
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値より小さく、
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値より小さく、
前記第１半導体素子および前記第２半導体素子の一方の素子がスイッチング素子として機能し、他方の素子が整流素子として機能する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第１接続点と前記負電圧経路との間の配線の形状に起因する寄生インダクのインダクタンス値を前記第３インダクタに必要なインダクタンス値と一致させ、前記第３インダクタを前記配線に生じる寄生インダクタとする
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、
前記第１電圧より低い第２電圧の直流電力に対する入出力の端子対と
なる第２電圧正端子および第２電圧負端子と
を備えたＤＣ−ＤＣコンバータであって、
前記第１電圧正端子と前記第２電圧正端子との間をつなぐ正電圧経路を備え、
前記第１電圧負端子と前記第２電圧負端子との間をつなぐ負電圧経路を備え、
前記正電圧経路には、前記第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、
前記第１電圧正端子と前記第１接続点との間には第１インダクタが接続されており、
前記第１接続点と前記第２接続点との間には第１半導体素子および第３インダクタが直列に接続されており、
前記第２接続点と前記第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、
前記第１接続点と前記負電圧経路との間には第１コンデンサが接続されており、
前記第２接続点と前記負電圧経路との間には第２半導体素子が接続されており、
前記第３接続点と前記負電圧経路との間には第２コンデンサが接続されており、
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値より小さく、
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値より小さい
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
前記第３インダクタは、
前記第１接続点と前記第２接続点との間の配線に生じる寄生インダクタである
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値の３０％以下である
ことを特徴とする請求項１〜４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値の５０％以下である
ことを特徴とする請求項１〜５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記第１半導体素子、前記第１コンデンサ、前記第３インダクタ、前記第２コンデンサ、前記第２インダクタおよび前記リアクトルの直列回路で形成される第１閉回路ループ、前記第１半導体素子、前記第１コンデンサ、前記第３インダクタおよび前記第２半導体素子の直列回路で形成される第２閉回路ループ、並びに前記第２半導体素子、前記第２コンデンサ、前記第２インダクタおよび前記リアクトルの直列回路で形成される第３閉回路ループの３種類の閉回路ループで生じるサージ電圧が、
前記半導体素子の耐電圧を超えないように、
前記第１インダクタのインダクタンス値および前記第３インダクタのインダクタンス値が設定されている
ことを特徴とする請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記リアクトルと前記第２インダクタとの間に第３半導体素子が接続されており、
前記リアクトルと前記第３半導体素子との間の前記正電圧経路と前記負電圧経路との間に第４半導体素子が接続されおり、
前記第３半導体素子および前記第４半導体素子の一方の素子がスイッチング素子として機能し、他方の素子が整流素子として機能する
ことを特徴とする請求項１〜７のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記第１半導体素子および前記第２半導体素子の少なくとも１つの半導体素子に、当該半導体素子と並列にＬＣ共振吸収回路が接続されている
ことを特徴とする請求項１〜７のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記第１半導体素子、前記第２半導体素子、前記第３半導体素子および前記第４半導体素子の少なくとも１つの半導体素子に、当該半導体素子と並列にＬＣ共振吸収回路が接続されている
ことを特徴とする請求項８項に記載のＤＣ−ＤＣコンバータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
この発明に係るＤＣ−ＤＣコンバータにおいては、第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子おび第２電圧負端子とを備えており、第１電圧正端子と第２電圧正端子との間をつなぐ正電圧経路を備え、第１電圧負端子と第２電圧負端子との間をつなぐ負電圧経路を備え、正電圧経路には、第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、第１電圧正端子と第１接続点との間には第１インダクタが接続されており、第１接続点と第２接続点との間には第１半導体素子が接続されており、第２接続点と第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、第１接続点と負電圧経路との間には第１コンデンサおよび第３インダクタが直列に接続されており、第２接続点と負電圧経路との間には第２半導体素子が接続されており、第３接続点と負電圧経路との間には第２コンデンサが接続されており、第２インダクタのインダクタンス値をリアクトルのインダクタンス値より小さく、第３インダクタのインダクタンス値を第１インダクタのインダクタンス値より小さくし、第１半導体素子および第２半導体素子の一方の素子をスイッチング素子として機能し、他方の素子を整流素子として機能させたものである。
【手続補正書】
【提出日】平成29年7月7日(2017.7.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、
前記第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子および第２電圧負端子と
を備えたＤＣ−ＤＣコンバータであって、
前記第１電圧正端子と前記第２電圧正端子との間をつなぐ正電圧経路を備え、
前記第１電圧負端子と前記第２電圧負端子との間をつなぐ負電圧経路を備え、
前記正電圧経路には、前記第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、
前記第１電圧正端子と前記第１接続点との間には第１インダクタが接続されており、
前記第１接続点と前記第２接続点との間には第１半導体素子が接続されており、
前記第２接続点と前記第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、
前記第１接続点と前記負電圧経路との間には第１コンデンサおよび第３インダクタが直列に接続されており、
前記第２接続点と前記負電圧経路との間には第２半導体素子が接続されており、
前記第３接続点と前記負電圧経路との間には第２コンデンサが接続されており、
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値より小さく、
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値より小さく、
前記第１半導体素子および前記第２半導体素子の一方の素子がスイッチング素子として機能し、他方の素子が整流素子として機能する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第１接続点と前記負電圧経路との間の配線の形状に起因する寄生インダクのインダク
タンス値を前記第３インダクタに必要なインダクタンス値と一致させ、前記第３インダクタを前記配線に生じる寄生インダクタとする
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、
前記第１電圧より低い第２電圧の直流電力に対する入出力の端子対と
なる第２電圧正端子および第２電圧負端子と
を備えたＤＣ−ＤＣコンバータであって、
前記第１電圧正端子と前記第２電圧正端子との間をつなぐ正電圧経路を備え、
前記第１電圧負端子と前記第２電圧負端子との間をつなぐ負電圧経路を備え、
前記正電圧経路には、前記第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、
前記第１電圧正端子と前記第１接続点との間には第１インダクタが接続されており、
前記第１接続点と前記第２接続点との間には第１半導体素子および第３インダクタが直列に接続されており、
前記第２接続点と前記第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、
前記第１接続点と前記負電圧経路との間には第１コンデンサが接続されており、
前記第２接続点と前記負電圧経路との間には第２半導体素子が接続されており、
前記第３接続点と前記負電圧経路との間には第２コンデンサが接続されており、
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値より小さく、
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値より小さく、
前記第１半導体素子および前記第２半導体素子の一方の素子がスイッチング素子として機能し、他方の素子が整流素子として機能する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
前記第３インダクタは、
前記第１接続点と前記第２接続点との間の配線に生じる寄生インダクタである
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値の３０％以下である
ことを特徴とする請求項１〜４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値の５０％以下である
ことを特徴とする請求項１〜５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記第１半導体素子、前記第１コンデンサ、前記第３インダクタ、前記第２コンデンサ、前記第２インダクタおよび前記リアクトルの直列回路で形成される第１閉回路ループ、前記第１半導体素子、前記第１コンデンサ、前記第３インダクタおよび前記第２半導体素子の直列回路で形成される第２閉回路ループ、並びに前記第２半導体素子、前記第２コンデンサ、前記第２インダクタおよび前記リアクトルの直列回路で形成される第３閉回路ループの３種類の閉回路ループで生じるサージ電圧が、
前記半導体素子の耐電圧を超えないように、
前記第１インダクタのインダクタンス値および前記第３インダクタのインダクタンス値が設定されている
ことを特徴とする請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記第１半導体素子および前記第２半導体素子の少なくとも１つの半導体素子に、当該半導体素子と並列にＬＣ共振吸収回路が接続されている
ことを特徴とする請求項１〜７のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【国際調査報告】
2017163481.tif 000015
2017163481.tif 000016
2017163481.tif 000017
2017163481.tif 000018