(57)【要約】  本発明の実施形態は、圧電材料を含む圧電層と、導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、を有し、前記圧電層に外部刺激を付与することで生じた分極によって前記導電性層にキャリアが生じる半導体材料である。
2017065306.tif 000002
【特許請求の範囲】
【請求項１】
圧電材料を含む圧電層と、
導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、
を有し、
前記圧電層に外部刺激を付与することで生じた分極によって前記導電性層にキャリアが生じる半導体材料。
【請求項２】
前記導電性材料は、半導体又は導電性高分子である請求項１に記載の半導体材料。
【請求項３】
前記半導体及び前記導電性高分子は、熱電変換する熱電材料である請求項２に記載の半導体材料。
【請求項４】
前記外部刺激は、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つである請求項１〜請求項３の何れか１項に記載の半導体材料。
【請求項５】
前記圧電材料は、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つである請求項１〜請求項４の何れか１項に記載の半導体材料。
【請求項６】
前記導電性材料は、ポリチオフェン系樹脂である請求項１〜請求項５の何れか１項に記載の半導体材料。
【請求項７】
前記導電性層は、黒リン原子膜である請求項１に記載の半導体材料。
【請求項８】
請求項１〜請求項７の何れか１項に記載の半導体材料を有する熱電変換素子。
【請求項９】
請求項１〜請求項７の何れか１項に記載の半導体材料の少なくとも一対を有し、
前記一対の半導体材料の一方は、前記導電性層に電子が生じるｎ型半導体であり、
前記一対の半導体材料の他方は、前記導電性層に正孔が生じるｐ型半導体である、熱電変換素子。
【請求項１０】
圧電材料を含む圧電層と、導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、を有する半導体材料に対し、前記圧電層に外部刺激を付与することにより分極を生じさせ、生じた分極によって前記導電性層にキャリアを生じさせる方法。
【請求項１１】
前記導電性材料は、半導体又は導電性高分子である請求項１０に記載の方法。
【請求項１２】
前記半導体及び前記導電性高分子は、熱電変換する熱電材料である請求項１１に記載の方法。
【請求項１３】
前記外部刺激は、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つである請求項１０〜請求項１２の何れか１項に記載の方法。
【請求項１４】
前記圧電材料は、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つである請求項１０〜請求項１３の何れか１項に記載の方法。
【請求項１５】
前記導電性材料は、ポリチオフェン系樹脂である請求項１０〜請求項１４の何れか１項の何れか１項に記載の方法。
【請求項１６】
前記導電性層は、黒リン原子膜である請求項１０に記載の方法。
【請求項１７】
請求項１〜請求項７の何れか１項に記載の半導体材料を有するスイッチング素子。
【請求項１８】
請求項１〜請求項７の何れか１項に記載の半導体材料と、
前記半導体材料の圧電層の側に配置されたゲート電極と、
前記半導体材料の導電性層に電気的に接続されるソース電極及びドレイン電極と、
を有し、
前記ゲート電極に電圧を印加したときに、前記ドレイン電極及び前記ソース電極が、前記導電性層を介して電気的に接続されるスイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料、導電性層にキャリアを生じさせる方法、熱電変換素子、及びスイッチング素子に関する。
【背景技術】
【０００２】
近年では、実環境における振動や熱などの微小エネルギーを始めとして、未利用のエネルギーを有効利用することが望まれ、低消費電力化に対する要求がある。かかる要求に対して、熱電材料の利用が期待されている。熱電材料としては、例えば半導体を始め様々な導電性材料が知られており、近年では、国際公開第２０１６／０５６６６１号公報に、伸張された結晶構造を有する黒リン原子膜が熱電変換性能を発現し得ることが報告され、そのシミュレーションによる検証結果も報告されている。
熱電材料を利用した素子としては、例えば熱エネルギーを電気エネルギーに変換する技術として、熱電素子に圧電素子を組み込んだ熱電変換素子が知られている。
例えば、国際公開第２０１３／１０３００９号公報には、熱発電及び振動発電を併用して発電する発電装置が開示されている。
また、特開２０１０−１６９７４号公報には、可撓性を有するバンド基材の上面側に複数の圧電素子モジュールおよびシート状に形成された複数の太陽電池素子アレイを備え、バンド基材の背面側に複数の圧電素子モジュールおよびシート状に形成された複数の熱電変換素子アレイを備えるリストバンドが開示されている。
また、特開２０００−１２９１６号公報には、圧電材料からなる圧電基板と、圧電基板と対向してＰ型熱電エレメントとＮ型熱電エレメントとを挾持する基板と、Ｐ型熱電エレメント及びＮ型熱電エレメントを交互に直列に接続するために基板上に設けられた電極と、圧電基板の電極が形成された面とは反対側の面に形成された対向電極を有する熱電素子と、を備える発電装置が開示されている。
また、国際公開第２０１１／１０４７７２号公報には、第１の部分と第２の部分との温度差によって発電する熱電発電モジュールと、熱電発電モジュールに、熱的に、かつ機械的に結合し、熱電発電モジュールの振動によって変形を生じる圧電材料板を含む圧電発電モジュールとを有する発電装置が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
上記従来の発電装置は、熱電素子に圧電素子を組み込むことで、熱電機能と圧電機能を持たせている。
しかし、国際公開第２０１３／１０３００９号公報に記載の発電装置は、熱電素子への熱の伝達を別途設けた熱伝導体を介して行っているため、熱電性能が低下する傾向がある。
また、特開２０１０−１６９７４号公報に記載の発電装置（リストバンド）は、熱電機能、圧電機能及び光電変換機能の機能を有するが、各機能が個別に発現される構造である。
また、特開２０００−１２９１６号公報に記載の発電装置は、熱電素子に圧電素子を一体的に付設した構造を有し、補助的な電力を得ることができるとされている。しかし、特許文献３の発電装置は、圧電素子と、熱電素子（Ｐ型熱電エレメント及びＮ型熱電エレメント）とが電極を介して個別に設けられた構造となっているため、圧電素子に生じた分極は熱電素子の熱電層に直接影響を及ぼすものではない。そのため、熱電性能の最適化の検討は十分行われていないといえる。
さらに、国際公開第２０１１／１０４７７２号公報に記載の発電装置は、熱電発電モジュールの上に圧電発電モジュールが積層された構造であり、構造が複雑な上、熱電機能及び圧電機能が個別に発現される構造である。【０００４】
このように、熱電素子に圧電素子を組み込んだ熱電変換素子（発電装置）は知られているものの、単に熱電機能及び圧電機能の両機能を併せ持つのではなく、熱電機能及び圧電機能を相乗的に発現させて熱電性能を最適化又は向上させることができれば有効である。
熱電性能を最適化する手法としては、熱電層のキャリア密度を調整する方法がある。従来、熱電層のキャリア密度を調整する観点から、熱電層に不純物を添加したり、電界効果を利用して例えば電界効果トランジスタ（ＦＥＴ）によりキャリアを注入することが行われてきた。
しかし、熱電層に不純物を添加する方法では、不純物の存在により熱電性能が低下することがある。また、電界効果を利用したキャリアの注入方法では、不純物を注入せずにキャリアを注入することが可能となるが、キャリアの注入に電力を消費するため、電力の利用効率が低下してしまうことがある。【０００５】
本発明は上記事情に鑑みなされたものであり、外部から電圧印加せずに導電性層にキャリアが生じる半導体材料、導電性層にキャリアを生じさせる方法、及び熱電変換素子を提供することを課題とする。
また、本発明は、外部から電圧印加せずに導電性層にキャリアが生じる半導体材料を備えたスイッチング素子を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するための手段には、以下の実施態様が含まれる。即ち、
＜１＞  圧電材料を含む圧電層と、
導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、
を有し、
前記圧電層に外部刺激を付与することで生じた分極によって前記導電性層にキャリアが生じる半導体材料。
＜２＞  前記導電性材料は、半導体又は導電性高分子である＜１＞に記載の半導体材料。
＜３＞  前記半導体及び前記導電性高分子は、熱電変換する熱電材料である＜２＞に記載の半導体材料。
＜４＞  前記外部刺激は、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つである＜１＞〜＜３＞の何れか１項に記載の半導体材料。
＜５＞  前記圧電材料は、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つである＜１＞〜＜４＞の何れか１項に記載の半導体材料。
＜６＞  前記導電性材料は、ポリチオフェン系樹脂である＜１＞〜＜５＞の何れか１項に記載の半導体材料。
＜７＞  前記導電性層は、黒リン原子膜である＜１＞に記載の半導体材料。
＜８＞  ＜１＞〜＜７＞の何れか１項に記載の半導体材料を有する熱電変換素子。
＜９＞  ＜１＞〜＜７＞の何れか１項に記載の半導体材料の少なくとも一対を有し、
前記一対の半導体材料の一方は、前記導電性層に電子が生じるｎ型半導体であり、
前記一対の半導体材料の他方は、前記導電性層に正孔が生じるｐ型半導体である、熱電変換素子。
＜１０＞  圧電材料を含む圧電層と、導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、を有する半導体材料に対し、前記圧電層に外部刺激を付与することにより分極を生じさせ、生じた分極によって前記導電性層にキャリアを生じさせる方法。
＜１１＞  前記導電性材料は、半導体又は導電性高分子である＜１０＞に記載の方法。
＜１２＞  前記半導体及び前記導電性高分子は、熱電変換する熱電材料である＜１１＞に記載の方法。
＜１３＞  前記外部刺激は、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つである＜１０＞〜＜１２＞の何れか１項に記載の方法。
＜１４＞  前記圧電材料は、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つである＜１０＞〜＜１３＞の何れか１項に記載の方法。
＜１５＞  前記導電性材料は、ポリチオフェン系樹脂である＜１０＞〜＜１４＞の何れか１項の何れか１項に記載の方法。
＜１６＞  前記導電性層は、黒リン原子膜である＜１０＞に記載の方法。
＜１７＞  ＜１＞〜＜７＞の何れか１項に記載の半導体材料を有するスイッチング素子。
＜１８＞  ＜１＞〜＜７＞の何れか１項に記載の半導体材料と、
前記半導体材料の圧電層の側に配置されたゲート電極と、
前記半導体材料の導電性層に電気的に接続されるソース電極及びドレイン電極と、
を有し、
前記ゲート電極に電圧を印加したときに、前記ドレイン電極及び前記ソース電極が、前記導電性層を介して電気的に接続されるスイッチング素子。
【発明の効果】
【０００７】
本発明によれば、外部から電圧印加せずに導電性層にキャリアが生じる半導体材料、導電性層にキャリアを生じさせる方法、及び熱電変換素子が提供される。
また、本発明によれば、外部から電圧印加せずに導電性層にキャリアが生じる半導体材料を備えたスイッチング素子が提供される。
【図面の簡単な説明】
【０００８】
【図１】本実施形態の熱電層にキャリアが生じる前の半導体材料の一例を示す概略図である。
【図２】本実施形態の半導体材料の一例を示す概略図である。
【図３】図２のＡ−Ａ’線断面図である。
【図４】図２のＢ−Ｂ’線断面図である。
【図５Ａ】熱電層にキャリアが生じる前の半導体材料の作製方法において、基板上に圧電層が作製された状態の概略断面図である。
【図５Ｂ】熱電層にキャリアが生じる前の半導体材料の作製方法において、基板上に圧電層及び熱電層が作製された状態の概略断面図である。
【図６Ａ】熱電層にキャリアが生じる前の半導体材料の作製方法において、基板上に圧電材料及び熱電材料を含む混合層が作製された状態の概略断面図である。
【図６Ｂ】熱電層にキャリアが生じる前の半導体材料の作製方法において、基板上で混合層が圧電層及び熱電層に二層分離した状態の概略断面図である。
【図７Ａ】本実施形態の導電性層にキャリアを生じさせる方法において、熱電層にキャリアが生じる前の半導体材料の概略断面図である。
【図７Ｂ】本実施形態の導電性層にキャリアを生じさせる方法において、半導体材料に外部刺激が付与された状態の概略断面図である。
【図８】本実施形態の熱電変換素子の一例を示す概略図である。
【図９】図８のＣ−Ｃ’線断面図である。
【図１０Ａ】本実施形態の熱電変換素子の他の例を示す概略図である。
【図１０Ｂ】図１０ＡのＥ−Ｅ’線断面図である。
【図１１Ａ】本実施形態の半導体材料の平面視での写真である。
【図１１Ｂ】図１１ＡのＤ−Ｄ’線断面図である。
【図１２】本実施形態の半導体材料の断面のＳＥＭ写真である。
【図１３Ａ】黒リン単原子膜の結晶構造を示す模式図であり、アームチェア軸方向に沿って切断した結晶構造の断面図である。
【図１３Ｂ】黒リン単原子膜の結晶構造を示す模式図であり、ジグザグ軸方向に沿って切断した結晶構造の断面図である。
【図１３Ｃ】黒リン単原子膜の結晶構造を示す模式図であり、黒リン単原子膜の結晶構造の平面図である。
【図１４】本実施形態のスイッチング素子の概略断面図である。
【図１５】実施例２、３及び比較例１で作製した半導体材料において、ＶＤＦ／ＴｒＦＥ共重合体の含有量とゼーベック係数との関係を示すグラフである。
【図１６】実施例４で作製したＴＦＴにおける電流−電圧（ＩＤＳ−ＶＤＳ）特性を示すグラフである。
【図１７】実施例４で作製したＴＦＴにおける電束密度−電界強度（Ｄ−Ｅ）ヒステリシス曲線を示すグラフである。
【図１８】実施例４で作製したＴＦＴにおける電流−電圧（ＩＤＳ−ＶＧ）特性を示すグラフである。
【図１９】実施例４で作製したＴＦＴにおいて、温度とゼーベック係数との関係を示すグラフである。
【発明を実施するための形態】
【０００９】
以下、本発明の一例である実施形態について、詳細に説明する。
【００１０】
＜半導体材料＞
本発明の半導体材料は、圧電材料を含む圧電層と、導電性材料を含み、圧電層に接触させて又は他の層を介して設けられた導電性層と、を有し、圧電層に外部刺激を付与することで生じた分極によって導電性層にキャリアが生じる。
本発明では、以下の理由により導電性層にキャリアが生じると推察される。
まず、外部刺激によって、圧電層に歪みが生じ、その歪みに応じて圧電分極（圧電効果）が生じる。次いで、圧電分極によって圧電層の導電性層の側（好ましくは導電性層との界面付近）に正又は負の分極が誘起される（つまり正又は負の電荷が誘起される）。なお、圧電分極によって圧電層の導電性層の側に誘起される分極（正又は負）の選択は、圧電材料の選択により行うことができる。
これにより、導電性層の圧電層の側に、前記正又は負の電荷とは反対の符号を持つキャリアが引き寄せられる。この結果、導電性層にキャリアとしての電子又は正孔が生じる。このようにして本発明の半導体材料は、ｎ型半導体材料又はｐ型半導体材料となる。
さらに、圧電材料として強誘電体を用いた場合、圧電層には圧電材料の自発分極も生じるため、導電性層に前記正又は負の電荷とは反対の符号を持つキャリアがより引き寄せられる。この結果、導電性層に電子又は正孔がより生じやすくなる。
【００１１】
外部刺激とは、圧電層を変形させるために外部から付与される刺激をいう。外部刺激は、特に限定されないが、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つであることが好ましい。中でも、圧電層の変形のしやすさの観点から、物理力がより好ましい。
物理力としては、例えば、圧力、振動、引っ張り力、圧縮力、曲げ力、せん断力、回転力が挙げられる。
なお、前記外部刺激は、さらに外部から電圧印加する刺激を含んでもよい。
【００１２】
一般に、導電性層のキャリア密度は、以下の導電性層に誘起される表面電荷密度（電束密度）Ｄ［Ｃ／ｍ２］を導く式（１）を用いて表すことができる。なお、導電性層のキャリア密度は、電束密度と同義である。
【００１３】
式（１）：Ｄ＝εＥ＋Ｐ＋ｅｘ
Ｄ：電束密度［Ｃ／ｍ２］
ε：誘電率［Ｆ／ｍ］
Ｅ：電界［Ｖ／ｍ］
Ｐ：自発分極［Ｃ／ｍ２］
ｅ：圧電定数［Ｃ／ｍ２］
ｘ：歪み［−］
【００１４】
式（１）の右辺第１項の「εＥ」は、電界効果により誘起される電束密度ＤＥを表す。これは、電界効果を利用して、導電性層にキャリアを注入したときの導電性層のキャリア密度に相当する。右辺第２項の「Ｐ」は圧電材料の自発分極により導電性層に誘起される電束密度ＤＰを表す。右辺第３項の「ｅｘ」は圧電層の歪みｘに応じた圧電分極ｅｘ（つまり圧電効果）により導電性層に誘起される電束密度Ｄｅｘを表す。
本発明は、上記式（１）の右辺第２項、及び右辺第３項の２つの分極に着目し、右辺第３項の「圧電層の歪みｘに応じた圧電分極ｅｘ」を利用して、好ましくは右辺第２項の「圧電材料の自発分極Ｐ」と組み合わせて、導電性層に誘起される電束密度Ｄ（つまり導電性層のキャリア密度）を調整する。
このように導電性層のキャリア密度を調整することは、半導体材料の導電性能（熱電層を有する場合は熱電性能）を向上させる上で有効である。また、半導体の性質を最適化する上でも有効である。さらに、本発明は、上記「圧電分極ｅｘ」を、外部から電圧印加せずに外部刺激を用いて生じさせるため、低消費電力の観点からも有効である。
なお、導電性層のキャリア密度の調整においては、本発明の目的を損なわない限りにおいて、上記式（１）の右辺第１項の電界効果を利用して、導電性層のキャリア密度を調整してもよい。
【００１５】
また、本発明の半導体材料は、例えば導電性層が熱電層である場合、圧電層と熱電層とを接触させて又は他の層を介して積層させた「単一構造体（熱電・圧電ハイブリッド構造）」である。
本発明では、半導体材料をこのような「単一構造体」とすることで、導電性層にキャリアが生じやすくなる。より詳細には、上記「圧電分極ｅｘ」（既述の式（１）の右辺第３項参照）によって圧電層の導電性層の側に正又は負の分極が誘起され、導電性層に前記正又は負の電荷とは反対の符号を持つキャリアが引き寄せられる。これにより、導電性層にキャリアが生じやすくなる。
さらに、本発明の半導体材料では、上記「圧電分極ｅｘ」を外部刺激によって生じさせる。これにより、低消費電力で導電性層にキャリアが生じる。また、導電性層にキャリアが生じることで導電性層のキャリア密度が調整される。
以上のことから、本発明によれば、低消費電力で、かつ導電性能（熱電層を有する場合は熱電性能）が向上した半導体材料が実現される。
また、本発明では、圧電材料として強誘電体を用いた場合、圧電層に生じる分極は、上記「圧電分極ｅｘ」と、圧電材料の「自発分極Ｐ」（既述の式（１）の右辺第２項参照））の双方となる。これにより、導電性層に引き寄せられるキャリア数が増えるため（つまり導電性層に生じるキャリア数が増えるため）、導電性層のキャリア密度の調整が容易になる。この結果、導電性能（熱電層を有する場合は熱電性能）がさらに向上した半導体材料が実現される。
【００１６】
また、本発明における導電性層は、圧電層に接触させて又は他の層を介して設けられている。このような導電性層は、導電性能（熱電層を有する場合は熱電性能）をより向上させる観点から、圧電層に接触して設けられていることが好ましい。
圧電層と導電性層との間に他の層が設けられる場合、他の層としては、本発明の目的を損なわない限りにおいて制限されないが、例えば金属層が挙げられる。
【００１７】
なお、本発明によれば、導電性材料として導電性高分子を用いた場合でも導電性能（熱電層を有する場合は熱電性能）が向上する。一般的に、導電性高分子は、正孔をキャリアとし半導体的な特性を持つため導電性が低下しやすい。しかし、本発明によれば、導電性層の正孔密度を調整することが可能となるため導電性能（熱電層を有する場合は熱電性能）の向上が図れる。
さらに、本発明では、導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアとして電子が生じる場合には、一般的に難しいとされているｎ型導電性層（導電性層が熱電性能を有する場合はｎ型熱電層）の作製、つまりｎ型半導体の作製も実現可能となる。
【００１８】
−圧電層の分極特性−
・圧電層の歪みｘに応じた圧電分極ｅｘ（既述の式（１）の右辺第三項参照）
本実施形態では、圧電層に外部刺激を付与することで、圧電層に歪みｘが生じ、その歪みｘに応じた圧電分極ｅｘが発生する。
「圧電層の歪みｘに応じた圧電分極ｅｘ」の測定は以下のように行う。
圧電層（例えば圧電性フィルム）からなる試験片を準備して、試験片の両面に電極（導電層）を形成し、さらに、電極の両面にチャージアンプを形成する。
次いで、電極及びチャージアンプが形成された前記試験片の電荷量Ｑ１（以下「初期の電荷量Ｑ１」と称する）を測定する。
次いで、前記試験片に対し、圧電層の面外方向、面内方向、せん断方向に対し、外部刺激を付与して圧電層に歪みｘを生じさせる。この際に圧電層の歪みｘとして測定される歪み（有効な歪み）は、圧電層に含まれる圧電材料の結晶対称性によって決定される力学テンソルに基づいて決定される。
その後、初期の電荷量Ｑ１と同様の方法により、圧電層に歪みｘが生じたときに発生する圧電層の電荷量Ｑ２（以下「歪みが生じたときの電荷量Ｑ２」と称する）を測定する。
次いで、歪みが生じたときの電荷量Ｑ２と初期の電荷量Ｑ１との差を算出することにより、「圧電層の歪みｘに応じた圧電分極ｅｘ」に相当する電荷量Ｑ３を求める。
電荷量Ｑ３と、圧電分極ｅｘとの関係は、以下の式（２）で表されるため、式（２）を用いて、「圧電層の歪みｘに応じた圧電分極ｅｘ」が求められる。
【００１９】
式（２）：Ｄｅｘ＝Ｑ３／Ｓ＝ｅｘ
Ｄｅｘ：電束密度［Ｃ／ｍ２］
Ｑ３：歪みｘに応じた圧電分極ｅｘに相当する電荷量［Ｃ］
Ｓ：電極面積［ｍ２］
ｅ：圧電定数［Ｃ／ｍ２］
ｘ：歪み［−］
よって、上述の方法により、圧電層の圧電材料、厚み、ポーリング処理の有無、外部刺激の種類等を変えたときの「圧電層の歪みｘに応じた圧電分極ｅｘ」を予め測定しておくことで、導電性層（導電性層が熱電性能を有する場合は熱電層）に生じるキャリア数（導電性層のキャリア密度）を推測することが可能となる。
【００２０】
・圧電材料の自発分極Ｐ（既述の式（１）の右辺第二項参照）
本実施形態では、圧電材料が強誘電体の場合、圧電層に圧電材料の自発分極Ｐが発生する。
圧電材料の自発分極Ｐの測定は以下のように行う。
圧電層（例えば圧電性フィルム）からなる試験片を準備して、試験片の両面に電極（導電層）を形成し、さらに、電極の両面にチャージアンプを形成する。
次いで、電極及びチャージアンプが形成された前記試験片の電荷量Ｑを測定し、自発分極Ｐに相当する電荷量Ｑを測定する。
自発分極Ｐに相当する電荷量Ｑと、自発分極Ｐとの関係は、以下の式（３）で表されるため、式（３）を用いて、自発分極Ｐが求められる。
【００２１】
式（３）：ＤＰ＝Ｑ／Ｓ＝Ｐ
ＤＰ：電束密度［Ｃ／ｍ２］
Ｑ：自発分極Ｐに相当する電荷量［Ｃ］
Ｓ：電極面積［ｍ２］
Ｐ：自発分極［Ｃ／ｍ２］
なお、自発分極Ｐは、圧電層に対し、ポーリング処理（分極処理）を施すことで、その大きさを調整することができる。
よって、上述の方法により、圧電層の圧電材料、厚み、ポーリング処理の有無及びポーリング処理の条件等を変えたときの「自発分極Ｐ」を予め測定しておくことで、導電性層（導電性層が熱電性能を有する場合は熱電層）に生じるキャリア数（導電性層のキャリア密度）を推測することが可能となる。
【００２２】
以下、半導体材料の構成について詳細に説明する。
【００２３】
（圧電層）
圧電層は圧電材料を含む。
圧電材料としては、特に制限されないが、強誘電体であることが好ましい。これにより、圧電層に圧電材料の自発分極が生じるため、上記ＤＰを高めることができ、導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアがより生じやすくなる。これにより、導電性層（導電性層が熱電性能を有する場合は熱電層）のキャリア密度を調整しやすくなる。
圧電材料は、有機圧電材料であっても無機圧電材料であってもよいが、圧電層の変形のしやすさの観点から、有機圧電材料であることが好ましい。圧電材料は、１種類単独で用いてもよいし、２種以上を併用してもよい。
【００２４】
有機圧電材料としては、上記ＤＰを高め、導電性層（導電性層が熱電性能を有する場合は熱電層）のキャリア密度の調整が容易になる観点から、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つであることが好ましい。中でも、ポリフッ化ビニリデン系樹脂が好ましい。
【００２５】
ポリフッ化ビニリデン系樹脂としては、フッ化ビニリデンの単独重合体、又はフッ化ビニリデンと他のモノマーとを共重合させた共重合体が挙げられる。
フッ化ビニリデンと他のモノマーとを共重合させた共重合体としては、フッ化ビニリデン（ＶＤＦ）と三フッ化エチレン（ＴｒＦＥ）との共重合体（ＶＤＦ／ＴｒＦＥ）；フッ化ビニリデン（ＶＤＦ）と四フッ化エチレン（ＴｅＦＥ）との共重合体（ＶＤＦ／ＴｅＦＥ）；などが挙げられる。ポリフッ化ビニリデン系樹脂の中でも、自発分極が生じやすくなる観点からフッ化ビニリデンの単独重合体（ポリフッ化ビニリデン（ＰＶＤＦ））、フッ化ビニリデン（ＶＤＦ）と三フッ化エチレン（ＴｒＦＥ）との共重合体（ＶＤＦ／ＴｒＦＥ）が好ましい。
ポリアミノボラン系樹脂としては、アミノボランの単独重合体（ポリアミノボラン（ＰＡＢ））、又はアミノボランと他のモノマーとを共重合させた共重合体が挙げられる。
アミノボランと他のモノマーとを共重合させた共重合体としては、ポリアミノジフルオロボラン（ＰＡＤＦＢ）などが挙げられる。
ポリシアン化ビニリデン系樹脂としては、シアン化ビニリデンの単独重合体（ポリシアン化ビニリデン（ＰＶＤＣＮ））、又はシアン化ビニリデンと他のモノマーとを共重合させた共重合体が挙げられる。
シアン化ビニリデンと他のモノマーとを共重合させた共重合体としては、シアン化ビニリデン（ＶＤＣＮ）と酢酸ビニル（Ｖａｃ）との共重合体（ＶＤＣＮ／Ｖａｃ）；シアン化ビニリデン（ＶＤＣＮ）と三フッ化エチレン（ＴｒＦＥ）と１−クロロ−１−フルオロエチレン（ＣＦＥ）との共重合体（ＶＤＣＮ／ＴｒＦＥ／ＣＦＥ）；などが挙げられる。
ポリウレア系樹脂としては、ポリウレア樹脂、ポリチオウレア樹脂などが挙げられる。
ポリ乳酸樹脂としては、Ｌ型ポリ乳酸樹脂（ＰＬＬＡ）、Ｄ型ポリ乳酸樹脂（ＰＤＬＡ）などが挙げられる。
ナイロン樹脂としては奇数ナイロンが好ましい。奇数ナイロンとしては、ナイロン５、ナイロン７、ナイロン９、ナイロン１１、ナイロン１３などが挙げられる。
【００２６】
なお、有機圧電材料として、例えば上記に例示した共重合体を用いる場合、本実施形態の目的を損なわない限りにおいて、上記共重合体以外のモノマーに由来する繰り返し単位を含有してもよい。
【００２７】
無機圧電材料としては、特に制限されないが、導電性層（導電性層が熱電性能を有する場合は熱電層）のキャリア密度の調整が容易になる観点から、チタン酸ジルコン酸鉛（ＰＺＴ）、鉄酸ビスマス（ＢｉＦｅＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、チタン酸バリウム（ＢａＴｉＯ３）、リン酸二水素カリウム（ＫＨ２ＰＯ４）、マグネシウム酸ニオブ酸チタン酸鉛（ＰＭＮ−ＰＴ）、ニオブ酸カリウムナトリウム（ＫＮＮ）、チタン酸ストロンチウム（ＳｒＴｉＯ３：ＳＴＯ）、チタン酸バリウムストロンチウム（Ｂａ１−ｘＳｒｘＴｉＯ３：ＢＳＴ）、タンタル酸ストロンチウムビスマス（ＳｒＢｉ２Ｔａ２Ｏ９：ＳＢＴ）、チタン酸ビスマス（Ｂｉ４Ｔｉ３Ｏ１２）が好ましい。
【００２８】
−圧電層の厚み−
圧電層の厚みは、外部刺激による変形のしやすさ、及び導電性層（導電性層が熱電性能を有する場合は熱電層）へのキャリアの発生のしやすさの観点から、例えば、０．０１μｍ以上１０００μｍ以下が好ましく、０．１μｍ以上３００μｍ以下がより好ましく、１μｍ以上１００μｍ以下がさらに好ましい。
【００２９】
−圧電層の作製方法−
圧電層の作製方法としては、従来一般的に用いられている公知の方法が適宜使用できる。例えば、圧電層を塗布法で作製する場合、圧電層を作製するための材料（圧電材料、必要に応じて添加剤等）を溶媒に分散または溶解した塗布液（圧電層作製用塗布液）を、例えば基材上に塗布することで作製することができる。
塗布液の塗布方法としては、例えばスピンコート法、ディップコート法、スプレーコート、インクジェット法、キャスト法、スクリーン印刷法が挙げられる。
また、圧電層を作製するための材料（圧電材料、必要に応じて添加剤等）を混練して組成物を作製し、この組成物を押出成形法、射出成形法、延伸成形法、圧縮成形法等の公知の方法により成形してもよい。
なお、圧電層は市販品（例えば圧電性フィルム）を使用してもよい。
【００３０】
（導電性層）
導電性層は導電性材料を含む。
導電性材料は、圧電分極の状態（負の分極又は正の分極）に応じて適宜選択することが好ましい。導電性材料としては、導電性層にキャリアが生じることにより導電性能（熱電層を有する場合は熱電性能）を発現するものであれば特に制限されない。導電性能を発現する導電性材料としては、例えば無機材料、有機材料、有機−無機ハイブリッド材料が挙げられる。
無機材料としては、例えば無機半導体；無機導電性高分子；Ｂｉ−Ｔｅ系、Ｃｏ−Ｓｂ系、Ｚｎ−Ｓｂ系、Ｐｂ−Ｔｅ系、Ａｇ−Ｓｂ−Ｇｅ−Ｔｅ系、Ｍｇ−Ｓｉ系、酸化物系、硫化物系等の化合物；が挙げられる。また、無機材料として、カーボン材料（カーボンナノチューブ（シングル・マルチ・ウォールいずれでもよい）、グラフェン・酸化グラフェン等を用いてもよい。
また、無機材料として黒リンを用いてもよい。無機材料が黒リンの場合、導電性層は黒リン原子膜であることがよい。黒リン原子膜の詳細については後述する。
有機材料としては、例えば有機半導体、有機導電性高分子が挙げられる。
有機−無機ハイブリッド材料としては、ポリ（３，４−エチレンジオキシチオフェン）及びポリスチレンスルホン酸の混合樹脂（ＰＥＤＯＴ／ＰＳＳ）とカーボンナノチューブとの有機−無機ハイブリッド材料；ポリ（３，４−エチレンジオキシチオフェン）及びポリスチレンスルホン酸の混合樹脂（ＰＥＤＯＴ／ＰＳＳ）とＢｉ−Ｔｅ系ナノ粒子との有機−無機ハイブリッド材料；等が挙げられる。
これらの導電性材料は、１種類単独で用いてもよいし、２種以上を併用してもよい。
導電性材料の中でも、導電性能（熱電層を有する場合は熱電性能）がより向上する観点から、半導体、導電性高分子が好ましい。
また、半導体及び導電性高分子は、熱電変換する熱電材料であることが好ましい。これにより、熱電性能がさらに向上した半導体材料が実現される。
以下、半導体、導電性高分子について順に説明する。
【００３１】
−半導体−
半導体は、有機半導体であっても、無機半導体であってもよく、またｐ型半導体又はｎ型半導体であってもよい。中でも、柔軟性を確保する観点から、有機半導体であることが好ましい。
【００３２】
ｐ型の有機半導体としては、チオフェンとその誘導体（ポリチオフェン系樹脂）；ポリフェニルビニレン（ＰＰＶ）の誘導体；ペンタセンとその誘導体；テトラセンとその誘導体；芳香族アミン系材料；銅フタロシアニン（ＣｕＰｃ）、亜鉛フタロシアニン（ＺｎＰｃ）等のフタロシアニン系錯体；ポルフィリン系化合物；ペリレン系誘導体；イミダゾール誘導体；トリアゾール誘導体；ピラゾリン誘導体；オキサゾール誘導体；オキサジアゾール誘導体；スチルベン誘導体；ポリアリールアルカン誘導体；酸化グラフェン；等が挙げられる。
ｐ型の有機半導体の中でも、導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアとしての正孔が生じやすくなる観点から、ポリチオフェン系樹脂が好ましく、特に、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）；ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）；ポリ（３，４−エチレンジオキシチオフェン）／ｐ−トルエンスルホン酸（ＰＥＤＯＴ／ＴＯＳ）；ポリ（３，４−エチレンジオキシチオフェン）／ポリビニルスルホン酸（ＰＥＤＯＴ／ＰＶＳ）；が好ましい。なお、ポリチオフェン系樹脂のドーパントは特に制限されない。
【００３３】
ｎ型の有機半導体としては、フッ素化アセン系化合物；フラーレン系化合物；ナフタレン誘導体；アントラセン誘導体；フェナントレン誘導体；ピレン誘導体；ペリレン誘導体；ペリレンテトラカルボン酸ジイミド誘導体；オキサジアゾール誘導体；トリアゾール誘導体；トリアジン誘導体；キノリン誘導体；等が挙げられる。
フラーレン系化合物としては、Ｃ６０フラーレン、Ｃ７０フラーレン、Ｃ７６フラーレン、Ｃ７８フラーレン、Ｃ８４フラーレン、Ｃ２４０フラーレン、Ｃ５４０フラーレン、ミックスドフラーレン、フラーレンナノチューブ、およびこれらの一部が水素原子、ハロゲン原子、アルキル基、アルケニル基、アルキニル基、アリール基、ヘテロアリール基、シクロアルキル基、シリル基、エーテル基、チオエーテル基、アミノ基、シリル基等によって置換されたフラーレン誘導体を挙げることができる。
【００３４】
ｐ型の無機半導体としては、例えば、単結晶又は多結晶のシリコンウエハ；アモルファスシリコン；カルコパイライト（ＣＩＧＳ）系、カルコゲナイド（ＣＺＴＳ）系等の化合物半導体；酸化銅（Ｉ）等の金属酸化物；が挙げられる。
【００３５】
ｎ型の無機半導体としては、例えば、単結晶又は多結晶のシリコンウエハ；アモルファスシリコン；酸化チタン（ルチル、アナターゼ）、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズ（ＩＴＯ）、インジウム・ガリウム・亜鉛の酸化物（ＩＧＺＯ）等の金属酸化物；が挙げられる。
【００３６】
−導電性高分子−
導電性高分子は、有機導電性高分子であっても、無機導電性高分子であってもよい。導電性高分子としては、例えばアニリン系化合物、ピロール系化合物、パラフェニレン系化合物、アセン系化合物、アセチレン系化合物、ｐ−フェニレンエチニレン系化合物、ｐ−フルオレニレンビニレン系化合物、ポリアセン系化合物、ポリフェナントレン系化合物、ｐ−キシリレン系化合物、ビニレンスルフィド系化合物、ｍ−フェニレン系化合物、ナフタレンビニレン系化合物、ｐ−フェニレンオキシド系化合物、フェニレンスルフィド系化合物、フラン系化合物、セレノフェン系化合物、アゾ系化合物、金属錯体系化合物、これらの共重合体等が挙げられる。
【００３７】
−黒リン原子膜−
無機材料が黒リンの場合、導電性層は黒リン原子膜であることがよい。また。黒リン原子膜は、熱電層であることが好ましい。
【００３８】
黒リン原子膜は、天然の黒リン、又は合成した黒リンから得られるものである。例えば、リン灰石等を含む鉱石にケイ砂とコークスを加え、電気炉中で１，３００℃〜１，４００℃で加熱し、蒸気として留出させた後、冷却すると黄リンが得られる。そして、得られた黄リンを、例えば、約１２，０００気圧で加圧し、約２００℃で加熱することにより、バルクの黒リンが得られる。
【００３９】
バルクの黒リンの結晶構造は、斜方晶系の層状構造である。黒リンの原子膜を得るための方法は特に限定されない。例えば、バルクの黒リンの表面に粘着テープのような粘着層と基材層とを有する剥離部材を貼りつけ、この剥離部材を黒リンから剥離させることで、黒リンの原子膜を得ることができる。この方法は、簡易的に得られる方法としてよく知られているものである。この方法によれば、バルクの黒リンから、黒リンの単原子膜が得られる。また、この方法によって、２層以上の黒リンの多層原子膜も得られる。単原子膜、又は２層以上の黒リンの多層原子膜は、例えば、剥離部材をバルクの黒リンから剥離するときの剥離力を調整することで得ることができる。
このようにして得られる黒リンの原子膜（単原子膜又は多層原子膜）を、圧電層上に、圧電層と接触させて又は他の層を介して設けることにより、導電性層と圧電層とを有する積層体を得ることができる。
【００４０】
また、圧電層上に、圧電層と接触させて又は他の層を介して黒リン原子膜を設けるための方法（導電性層の作製方法）としては、例えば、基材層と、表面を粘着又は接着処理した圧電層と、を有する積層体を準備し、その積層体の圧電層の側を上記バルクの黒リンの表面に貼りつけ、この積層体をバルクの黒リンから剥離させる方法；化学気相成長方法；電解溶液により剥離し、圧電層上に転写する方法; バルクの黒リンへのインターカレーションにより剥離し、圧電層上に転写する方法；等が挙げられる。
【００４１】
本明細書において、「単原子膜」とは、単層の原子膜（フォスフォレン）を指す。「多層原子膜」とは、２層以上の構造を有する原子膜を指す。多層原子膜は、２層以上の黒リン多層原子膜、及び、単原子膜を重ねた積層体の両者を包含する概念である。但し、２層以上の黒リン多層原子膜と、黒リン単原子膜を重ねた積層体とは次の点で区別される。前者の多層原子膜の場合は、層間のファンデルワールス相互作用によって、層同士の電子状態が混成する。一方で、後者の積層体の場合には、ファンデルワールス相互作用による層同士の電子状態の混成が無いか、又は層同士の電子状態の混成が極めて小さい。つまり、前者の多層原子膜と後者の積層体とでは、ファンデルワールス力によって生じる層間強度が異なる。
【００４２】
黒リン原子膜は、未伸張の黒リン原子膜における単位胞を基準として、ジグザグ軸方向及びアームチェア軸方向の少なくとも一方に所定の割合で伸張された結晶構造を有する場合に熱電変換性能が発現されやすくなる。なお、ジグザグ軸方向及びアームチェア軸方向の詳細については後述する。
黒リン原子膜が単原子膜である場合、単原子膜の結晶構造の伸張の度合いは、好ましくは２％〜１０％、より好ましくは４％〜１０％である。この範囲であると、熱電変換性能が向上する。伸張の度合いが１０％以下であると、黒リン単原子膜に破れや亀裂が生じにくい。
また、黒リン原子膜が２層以上の黒リン多層原子膜の場合でも、黒リン単原子膜と同様に、ジグザグ軸方向及びアームチェア軸方向の少なくとも一方に対して、２％〜１０％伸張させることが可能である。但し、黒リン原子膜が多層原子膜である場合には、同じ伸張率に伸張させるための応力を要するため、その伸張度合いは、好ましくは２％〜８％未満の範囲であり、より好ましくは２％〜６％の範囲である。また、伸張のし易さの点で、多層原子膜の層数は、好ましくは２層以上６層以下、より好ましくは２層以上４層以下である。
【００４３】
上記黒リン原子膜を導電性層として適用した本発明の半導体材料は、例えば図８、図１０Ａに示す熱電変換素子、及び、図１４に示す熱電変換素子用スイッチング素子に搭載して使用し得る。
【００４４】
以下、黒リン原子膜として黒リン単原子膜を例に挙げて具体的に説明する。
バルクの黒リンから剥離した黒リン単原子膜は、図１３Ａ〜図１３Ｃに示すような結晶構造を形成している。図１３Ｃは、黒リン単原子膜の結晶構造の平面図である。また、図１３Ａは、図１３Ｃのアームチェア軸方向に沿って切断した結晶構造の断面図であり、図１３Ｂは、図１Ｃのジグザグ軸方向に沿って切断した結晶構造の断面図である。
なお、図１３Ａ〜図１３Ｃにおいて、（ｚ）は、アームチェア軸方向及びジグザグ軸方向に対して垂直な軸方向を表す。
ここで、図１３Ｃにおいて、ａ辺とｂ辺で囲まれた領域を結晶構造中の単位胞（以下、「ユニットセル」ということがある）という。また、黒リン単原子膜は２つの結晶軸を有しており、本明細書において、ａ辺に沿う方向と平行な結晶軸方向をジグザグ軸方向（Ｚｉｇｚａｇ  ｄｉｒｅｃｔｉｏｎ）、及びｂ辺に沿う方向と平行な結晶軸方向をアームチェア軸方向（Ａｒｍｃｈａｉｒ  ｄｉｒｅｃｔｉｏｎ）という。
【００４５】
ここで、国際公開第２０１６／０５６６６１号公報の段落００３５〜００５１、及び、表１〜表４には、シミュレーションによって、黒リン単原子膜をジグザグ軸方向又はアームチェア軸方向に伸張させた場合、及び、黒リン多層原子膜をジグザグ軸方向又はアームチェア軸方向に伸張させた場合に、黒リン原子膜のパワーファクターが向上することが記載されている。
【００４６】
パワーファクターについて説明する。
一般に、熱電材料の性能を評価するための指標として、性能指数Ｚが使用される。性能指数Ｚが高いほど、熱電変換性能が高い材料である。ここで、Ｚは以下の式Ａによって表される。また、式Ａ中のＰはパワーファクター（熱電出力因子）であり、以下の式Ｂによって表される。なお、式Ｂにおいて、Ｓはゼーベック係数、σは電気伝導率を表し、式Ａにおいて、λは熱伝導率を表す。
【００４７】
【数１】
2017065306.tif 000003
【００４８】
【数２】
2017065306.tif 000004
【００４９】
黒リン単原子膜を熱電材料（本発明における導電性層、以下同様）として利用する場合において、熱伝導率については無視できると考えられるので、上記の式より、熱電出力因子Ｐを大きくすれば、さらなる熱電変換性能の向上を図れることが分かる。つまり、黒リン単原子膜の熱電出力因子Ｐ（パワーファクター）を向上させることで、熱電材料としての性能が飛躍的に向上し得ると考えられる。黒リン多層原子膜についても同様である。
【００５０】
国際公開第２０１６／０５６６６１号公報には、黒リン単原子膜のシミュレーションによる検証結果として、以下のことが記載されている。
未伸張の黒リン単原子膜に比べて、伸張された結晶構造を有する黒リン単原子膜のパワーファクターが向上する。これにより、伸張した結晶構造を有する伸張された結晶構造を有する黒リン単原子膜は、熱電材料として優れた性能を示す。また、伸張率によって、パワーファクターに変化がみられることから、伸張度合いに応じて熱電変換性能を変調できる。
【００５１】
また、黒リン多層原子膜のシミュレーションによる検証として、以下のことが記載されている。
伸張された結晶構造を有する２層の黒リン多層原子膜の場合も、未伸張の場合に比べて、パワーファクターが向上することがわかる。これにより、伸張した結晶構造を有する黒リン原子膜は、２層以上の多層原子膜の場合であっても、熱電材料として優れた性能が得られる。また、２層の黒リン多層原子膜は、単原子膜の場合と同様に、伸張率によって、パワーファクターに変化がみられることから、伸張度合いに応じて熱電変換性能変調できる黒リン原子膜が得られる。したがって、黒リン多層原子膜も、黒リン単原子膜と同様の使用方法が期待される。
【００５２】
このように、国際公開第２０１６／０５６６６１号公報のシミュレーションによる検証結果を参照すると、伸張された結晶構造を有する黒リン原子膜（単原子膜、多層原子膜のいずれも）は、未伸張の黒リン原子膜に比べて、パワーファクターが向上する。
したがって、導電性層として黒リン原子膜（単原子膜、多層原子膜のいずれも）を適用した半導体材料においては、以下の作用が生じると考えられる。
まず、圧電層に外部刺激を付与することで生じた分極によって、黒リン原子膜にキャリアが生じる。特に外部刺激が物理力の場合は、物理力の付与によって黒リンの結晶構造はジグザグ軸方向及びアームチェア軸方向の少なくとも一方に伸張されるので、黒リン原子膜には、圧電材料の分極により生じたキャリアと、黒リン原子膜の伸張により生じたキャリアの双方が発生する。これにより、導電性層として黒リン原子膜を適用した半導体材料では、黒リン原子膜に生じるキャリア量を、圧電材料の分極及び黒リン原子膜の伸張の双方から調整することができる。その結果、少ない力で大きな電流を得られやすくなり、ゼーベック係数が増加しやすくなる。
また、黒リン原子膜が黒リン単原子膜である場合、この単原子膜を例えばジグザグ軸方向に伸張させると、単原子膜のユニットセルにおけるａ辺の格子定数ａが伸びるとともに、ｂ辺の格子定数ｂが縮まるので（国際公開第２０１６／０５６６６１号公報の表１参照）、導電性層に生じたキャリアが移動しやすくなり、ゼーベック係数が増加しやすくなる。
したがって、圧電層と黒リン原子膜との積層構造を有する半導体材料では、圧電層への外部刺激と黒リン原子膜の伸張の双方を利用して黒リン原子膜にキャリアを生じさせるので、かかる半導体材料を、例えば熱電変換素子に搭載した場合には、熱電変換性能の向上が期待され、スイッチング素子に搭載した場合には、電流のスイッチング機能の向上が期待される。
【００５３】
−導電性層の厚み−
導電性層（黒リン原子膜以外の導電性層）の総厚みは、キャリアが生じやすくなる観点から、例えば、０．０００３４μｍ以上１００μｍ以下が好ましく、０．０００３４μｍ以上１μｍ以下がより好ましく、０．００１μｍ以上０．０１μｍ以下がさらに好ましい。
導電性層が黒リン原子膜（単原子膜、多層原子膜のいずれも）である場合の導電性層の総厚みは、キャリアの生じやすさ及び伸張のしやすさの観点から、例えば、０．０００３６μｍ以上１００μｍ以下が好ましく、０．０００３６μｍ以上１μｍ以下がより好ましく、０．０００３６μｍ以上０．０１μｍ以下がさらに好ましい。
【００５４】
−導電性層の特性−
上述のように、半導体材料の導電性能（熱電層を有する場合は熱電性能）を向上させるためには、導電性層（導電性層が熱電性能を有する場合は熱電層）のキャリア密度を特定の範囲となるように調整することが好ましい。導電性層のキャリア密度は、キャリア面密度として、例えば、１０１３／ｃｍ２以上１０１５／ｃｍ２未満が好ましい。
【００５５】
−導電性層の作製方法−
導電性層（黒リン原子膜以外の導電性層であって、導電性層が熱電性能を有する場合は熱電層）を作製する方法としては、圧電層と同様の方法が挙げられる。
なお、導電性層は市販品（例えば導電性フィルム、熱電性フィルム）を使用してもよい。
また、導電性層が黒リン原子膜である場合における導電性層の作製方法は前述の通りである。なお、黒リン原子膜は市販品であってもよい。
【００５６】
（基材）
本実施形態に係る半導体材料は、基材を有してもよい。この態様の場合、圧電層は基材上に形成されるため、外部刺激による圧電層の変形は基板と共に生じることとなる。よって、例えば、基板として柔軟性を有する部材を用いることで、圧電層の変形が生じやすくなり、圧電分極（圧電効果）が生じやすくなる。
また、半導体材料が基材を有する態様の場合、基材の変形によって圧電層が変形してもよい。つまり、基材の変形によって圧電層が二次的に変形を促されて変形してもよい。
基材としては、外部刺激によって変形を生じるものであれば特に制限されず、無機材料であっても有機材料であってもよい。
【００５７】
外部刺激が物理力の場合、基材としては、圧電層に物理力を伝えやすい材料を含有することが好ましい。例えば、以下の無機材料、又は有機材料が挙げられる。
無機材料としては、例えば、多結晶Ｓｉ、アモルファスＳｉおよびＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＣなどのＳｉ化合物；Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、ＺｎＯ、Ｙ２Ｏ３などの酸化物；ＡｌＮ、ＴｉＮなどの窒化物；これらの複合化合物；が挙げられる。
【００５８】
有機材料としては、例えば、ポリ乳酸樹脂（ＰＬＡ）、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリエチレンナフタレート樹脂（ＰＥＮ）、ポリスチレン樹脂（ＰＳ）、ポリカーボネート樹脂（ＰＣ）、シクロオレフィンコポリマー樹脂（ＣＯＣ）、ポリメタクリル酸樹脂（ＰＭＭＡ）、ポリプロピレン樹脂（ＰＰ）、ポリ塩化ビニル樹脂（ＰＶＣ）、ポリイミド樹脂（ＰＩ）、ゴムが挙げられる。
【００５９】
外部刺激が電圧である場合、基材としては、アクチュエータ材料を含有することが好ましい。アクチュエータ材料としては、例えば、圧電セラミックスや電歪セラミックスなどのセラミックス材料；導電性高分子や、誘電体エラストマーなどの高分子材料；が挙げられる。特に、ナフィオン（登録商標、デュポン社製）を含有する基材を用いることで、基材の変形をより大きくすることができる。
また、外部刺激が電圧である場合、基材としては、電気伝導性材料を含有してもよい。電気伝導性材料としては、例えば、金属、金属化合物（例えばインジウムスズ酸化物（ＩＴＯ）、酸化亜鉛）が挙げられる。
【００６０】
外部刺激が磁力である場合、基材としては、磁性材料を含有することが好ましい。磁性材料としては、例えば、金属、金属化合物（例えば酸化鉄）が挙げられる。
【００６１】
外部刺激が熱である場合、基材としては、熱膨張材料を含有することが好ましい。熱膨張材料としては、特に制限されないが、熱膨張係数を有する材料の中から、基材に付与する変形の程度に応じて適宜選択することが好ましい。熱膨張係数が比較的高い材料としては、例えばＴｉＯ２、ＺｒＯ２、ＨｆＯ２が挙げられる。
【００６２】
外部刺激が光である場合、基材としては、フォトクロミック材料を含有することが好ましい。有機フォトクロミック材料としては、アゾベンゼン、スピロピラン、ジアリールエテン等が挙げられる。無機フォトクロミック材料としては、酸化モリブデン、酸化タングステン、酸化ニオブ、酸化タングステンとチタンとの混合物、ハロゲン化銀を封入したガラス等が挙げられる。
また、外部刺激が光である場合、液晶材料を含有する基材用いて液晶の体積変化により基材を変形させてもよい。
【００６３】
なお、基材は電極を兼ねてもよい。また、基材と圧電層との間には、用途に応じて、他の層（例えば密着層、電極）を有してもよい。
【００６４】
（キャリア面密度の調整に適した圧電材料）
上述のように、導電性層（導電性層が熱電性能を有する場合は熱電層）に求められる最適なキャリア密度は、キャリア面密度として、好ましくは１０１３／ｃｍ２以上１０１５／ｃｍ２未満である。
キャリア面密度を前記範囲に調整しやすい圧電材料としては、以下の有機圧電材料、無機圧電材料がよい。
【００６５】
具体的に、有機圧電材料の場合は、特に、ポリフッ化ビニリデン（ＰＶＤＦ）、フッ化ビニリデンと三フッ化エチレンとの共重合体（ＶＤＦ／ＴｒＦＥ）、フッ化ビニリデンと四フッ化エチレンとの共重合体（ＶＤＦ／ＴｅＦＥ）、ポリアミノボラン（ＰＡＢ）、ポリアミノジフルオロボラン（ＰＡＤＦＢ）、シアン化ビニリデンと酢酸ビニルとの共重合体（ＶＤＣＮ／Ｖａｃ）、シアン化ビニリデンと三フッ化エチレンと１−クロロ−１−フルオロエチレンとの共重合体（ＶＤＣＮ／ＴｒＦＥ／ＣＦＥ）、ポリウレア、Ｌ型ポリ乳酸（ＰＬＬＡ）、奇数ナイロンがよい。これらは、１種類単独で用いてもよいし、２種以上を併用してもよい。
【００６６】
無機圧電材料の場合は、特に、チタン酸ジルコン酸鉛（ＰＺＴ）、鉄酸ビスマス（ＢｉＦｅＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、チタン酸バリウム（ＢａＴｉＯ３）、リン酸二水素カリウム（ＫＨ２ＰＯ４）、マグネシウム酸ニオブ酸チタン酸鉛（ＰＭＮ−ＰＴ）、ニオブ酸カリウムナトリウム（ＫＮＮ）、チタン酸ストロンチウム（ＳｒＴｉＯ３：ＳＴＯ）、チタン酸バリウムストロンチウム（Ｂａ１−ｘＳｒｘＴｉＯ３：ＢＳＴ）、タンタル酸ストロンチウムビスマス（ＳｒＢｉ２Ｔａ２Ｏ９：ＳＢＴ）、チタン酸ビスマス（Ｂｉ４Ｔｉ３Ｏ１２）がよい。これらは、１種類単独で用いてもよいし、２種以上を併用してもよい。
【００６７】
ここで、表１に、導電性層（導電性層が熱電性能を有する場合は熱電層）に求められる最適なキャリア面密度と、キャリア面密度を上記範囲に調整しやすい圧電材料との関係を示す。
【００６８】
【表１】
2017065306.tif 000005
【００６９】
なお、表１の略称の詳細は以下の通りである。
【００７０】
−有機圧電材料−
・ＰＶＤＦ：ポリフッ化ビニリデン
・ＶＤＦ／ＴｒＦＥ：フッ化ビニリデンと三フッ化エチレンとの共重合体
・ＶＤＦ／ＴｅＦＥ：フッ化ビニリデンと四フッ化エチレンとの共重合体
・ＰＡＢ：ポリアミノボラン
・ＰＡＤＦＢ：ポリアミノジフルオロボラン
・ＶＤＣＮ／Ｖａｃ：シアン化ビニリデンと酢酸ビニルとの共重合体
・ＶＤＣＮ／ＴｒＦＥ／ＣＦＥ：シアン化ビニリデンと三フッ化エチレンと１−クロロ−１−フルオロエチレンとの共重合体
・Ｐｏｌｙｕｒｅａ：ポリウレア
・ＰＬＬＡ：Ｌ型ポリ乳酸
・Ｏｄｄ−Ｎｙｌｏｎ：奇数ナイロン
【００７１】
−無機圧電材料−
・ＰＺＴ：チタン酸ジルコン酸鉛
・ＢｉＦｅＯ３：鉄酸ビスマス
・ＬｉＮｂＯ３：ニオブ酸リチウム
・ＢａＴｉＯ３：チタン酸バリウム
・ＫＨ２ＰＯ４：リン酸二水素カリウム
・ＰＭＮ−ＰＴ：マグネシウム酸ニオブ酸チタン酸鉛
・ＫＮＮ：ニオブ酸カリウムナトリウム
【００７２】
−半導体材料の厚み−
導電性層が黒リン原子膜以外である場合、半導体材料の厚みは、外部刺激による変形のしやすさ、及び導電性層（導電性層が熱電性能を有する場合は熱電層）へのキャリアの発生のしやすさの観点から、例えば、０．０００３４μｍ以上１００μｍ以下が好ましく、０．０００３４μｍ以上１０μｍ以下がより好ましい。
導電性層が黒リン原子膜（単原子膜、多層原子膜のいずれも）である場合、半導体材料の厚みは、外部刺激による変形のしやすさ、導電性層（導電性層が熱電性能を有する場合は熱電層）へのキャリアの発生のしやすさ、及び黒リン原子膜伸張のしやすさの観点から、例えば、０．０００３６μｍ以上１００μｍ以下が好ましく、０．０００３６μｍ以上１μｍ以下がより好ましい。
なお、半導体材料の厚みとは、半導体材料が、例えば基材を含む場合は基材を含む厚みをいう。つまり、上記半導体材料の厚みとは、半導体材料の総厚みのことをいう。
【００７３】
以下、図１〜図４を参照して、本発明の実施形態に係る半導体材料について具体的に説明する。以下の実施形態では、「導電性層」が「熱電材料を含む熱電層」である場合を例に挙げて説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。
【００７４】
第１実施形態では、まず初めにキャリアが生じる前（以下「キャリア発生前」と称する）の半導体材料について説明し、続いてキャリアが生じた後（以下「キャリア発生後」と称する）の半導体材料について説明する。
図１に、キャリア発生前の半導体材料を示す。
図１に示すように、キャリア発生前の半導体材料１０ａは、圧電材料を含む圧電層１２ａと、熱電材料を含み、圧電層１２ａに接触して設けられた熱電層１４ａと、を有する。
また、半導体材料１０ａは、圧電層１２ａに外部刺激が付与されると、圧電層１２ａに歪みが生じ、その歪みにより圧電分極（圧電効果）が生じる。次いで、生じた圧電分極によって、熱電層１４ａにキャリアが生じるように構成されている。
【００７５】
図２に、キャリア発生後の半導体材料を示す。図３は、図２のＡ−Ａ’線断面図であり、図４は、図２のＢ−Ｂ’線断面図である。また、図３，４において、矢印は正の分極の向きを表す。なお、以下では、キャリア発生後の半導体材料を、単に「半導体材料」と称して説明する。
図２に示すように、本実施形態の半導体材料１０は、半導体材料１０Ａと半導体材料１０Ｂとからなる一対の半導体材料で構成されている。
具体的には、図３に示すように、半導体材料１０Ａは、外部刺激によって、圧電層１２Ａに生じた圧電分極によって圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起され、この結果、熱電層１４Ａにキャリアとしての電子が引き寄せられて生じたものである。つまり、半導体材料１０Ａはｎ型半導体材料である。
一方、図４に示すように、半導体材料１０Ｂは、外部刺激によって、圧電層１２Ｂに生じた圧電分極によって圧電層１２Ｂの熱電層１４Ｂの側に負の分極が誘起され、この結果、熱電層１４Ｂにキャリアとしての正孔が引き寄せられて生じたものである。つまり、半導体材料１０Ｂはｐ型半導体材料である。
このように、第１実施形態の半導体材料１０は、ｎ型半導体材料１０Ａと、ｐ型半導体材料１０Ｂと、を少なくとも一対有するため、例えば、後述する発電装置の熱電変換モジュールを構成する半導体（熱電変換素子の第２実施形態）；後述する熱電変換素子を構成する半導体（熱電変換素子の第１実施形態及び第３実施形態）；各種センサーの温度検出、応力検出；無線モジュール；等に適用することができる。
【００７６】
次に、図５、図６を参照して、上記実施形態に係る半導体材料の作製方法の実施形態について具体的に説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。
−半導体材料の作製方法−
第１実施形態の半導体材料の作製方法は、塗布法により圧電層と熱電層（但し、黒リン原子膜以外の熱電層）とを積層させることで半導体材料を得る。以下、図５を参照して説明する。
まず、基材１６を準備する。
次いで、圧電材料と、必要に応じて添加剤等とを溶媒に分散または溶解させた圧電層作製用塗布液を調製する。また、並行して、熱電材料と、必要に応じて添加剤等とを溶媒に分散または溶解させた熱電層作製用塗布液を調製する。
次いで、図５Ａに示すように、圧電層作製用塗布液を基材１６上に塗布して当該塗布液を乾燥させる。これにより、圧電層１２ａを得る。
次いで、図５Ｂに示すように、熱電層作製用塗布液を圧電層１２ａ上に塗布して当該塗布液を乾燥させる。これにより、熱電層１４ａを得る。
このようにして、基材１６と、圧電層１２ａと、熱電層１４ａとをこの順に有する半導体材料１０ａを作製する。
【００７７】
第１実施形態の半導体材料の他の作製方法は、塗布法により圧電材料と熱電材料とを含む混合層を作製した後に、混合層を圧電層と熱電層とに二層分離させることで半導体材料を得る。この方法によれば、圧電層と熱電層との間に不純物が混入されにくくなるため、熱電層の持つ熱電性能が向上すると考えられる。以下、図６を参照して説明する。
まず、基材１６を準備する。
次いで、圧電材料と、熱電材料と、必要に応じて添加剤等とを溶媒に分散または溶解させた塗布液（以下「圧電熱電層作製用塗布液」と称する）を調製する。なお、圧電熱電層作製用塗布液は、上述のように、圧電層を作製するための材料（圧電材料、必要に応じて添加剤等）と、熱電層を作製するための材料（熱電材料、必要に応じて添加剤等）とを一括して混合して得た塗布液であってもよいし、圧電層作製用塗布液と、熱電層作製用塗布液とをそれぞれ調製し、これらを混合して得た塗布液であってもよい。
次いで、図６Ａに示すように、圧電熱電層作製用塗布液を基材１６上に塗布して混合層（以下「圧電熱電層前駆体膜」とも称する）１８を作製し、圧電熱電層前駆体膜１８を乾燥させる。
図６Ｂに示すように、圧電熱電層前駆体膜１８を乾燥させる過程において、圧電熱電層前駆体膜１８は、圧電層１２ａと熱電層１４ａとに二層分離する。
このようにして、基材１６と、圧電層１２ａと、熱電層１４ａとをこの順に有する半導体材料１０ａを作製する。
【００７８】
なお、塗布法は、特に制限されないが、圧電層と熱電層とを二層分離しやすくする観点から、キャスト法、スピンコート法、ディップコート法、スプレーコート、インクジェット法、スクリーン印刷法が好ましい。
また、圧電熱電層前駆体膜を、圧電層と熱電層とを二層分離しやすくするためには、圧電熱電層前駆体膜の乾燥条件（乾燥雰囲気、温度、時間等）を調整すればよい。
また、上記形態で得られた半導体材料には、圧電層にポーリング処理（分極処理）を施すことが好ましい。分極処理により圧電材料の分極の向きが揃えられるため、圧電層に自発分極が生じる。この場合、圧電層の熱電層の側に正又は負の分極が誘起されやすくなるため、熱電層にキャリアとしての電子又は正孔がより引き寄せられる。これにより、熱電層にキャリアがより生じやすくなり、熱電層のキャリア密度の調整が容易になる。
【００７９】
第１実施形態の半導体材料の他の作製方法は、圧電層として入手した圧電性フィルムの一方の面に、塗布法により熱電層を作製することで半導体材料を得る。この方法によれば、より簡易な方法でキャリア発生前の半導体材料が得られる。
まず、入手した圧電性フィルムに分極処理を施す。
分極処理により圧電性フィルムの表面に正の分極が誘起された場合、正の分極が誘起された圧電性フィルムの表面に、別途調製した熱電層作製用塗布液を塗布し、当該塗布液を乾燥させて熱電層を作製する。これにより、キャリア発生前のｎ型半導体材料が得られる。
一方、分極処理により圧電性フィルムの表面に負の分極が誘起された場合、負の分極が誘起された圧電性フィルムの表面に、別途調製した熱電層作製用塗布液を塗布し、当該塗布液を乾燥させて熱電層を作製する。これにより、キャリア発生前のｐ型半導体材料が得られる。
【００８０】
なお、上記作製方法では、圧電性フィルムは表面に負の分極又は正の分極が誘起されているものであればよい。つまり、圧電性フィルムの分極処理は、自発分極の程度によって行っても行わなくてもよい。
また、熱電層は、入手した熱電性フィルムであってもよい。この場合、圧電性フィルムに必要に応じて分極処理を施した後、圧電性フィルムの一方の面に熱電性フィルムを貼り合わせるだけでキャリア発生前のｎ型半導体材料又はｐ型半導体材料が得られる。
【００８１】
＜半導体材料の用途＞
本発明の半導体材料は、圧電層に外部刺激を付与することで生じた分極によって導電性層にキャリアが生じるので、その生じたキャリアを利用する用途に用いることができる。例えば、半導体材料の導電性層の面方向に温度差を設けることによって、導電性層に生じた起電力を取り出す熱電変換素子又は熱電変換素子用スイッチング素子に搭載して利用することができる。また、導電性層に生じた上記起電力を利用する各種デバイス（各種センサー、無線モジュール等）又は各種デバイス用スイッチング素子に搭載して利用することもできる。
【００８２】
また、本発明の半導体材料を、発電用途のスイッチング素子や、加熱冷却用途のスイッチング素子に搭載して使用することもできる。
−発電用途のスイッチング素子−
以下の使用方法により、発電量を切り替えることができる発電用途のスイッチング素子が実現され得る。
例えば、外気の方が暖かい夏の場合と、外気の方が寒い冬の場合では、室内との温度差を活用した熱電変換素子の発電電圧の極性が反転することが知られている。この外環境の変化（例えば温度変化）に応じて所定の量のキャリアを導電性層に注入することによって、夏でも冬でも正電圧で一定して出力することができるようになる。
【００８３】
−加熱冷却用途のスイッチング素子−
以下の使用方法により、ヒーターやクーラーの使い方を切り替えることができる加熱冷却用途のスイッチング素子が実現され得る。
例えば、外部刺激として正電圧を印加して加熱動作している場合に、その加熱動作を導電性層へのキャリア注入によって冷却動作に切り替えることができる。この場合、外部刺激として負電圧を印加すれば冷却動作が可能になるとも考えられるが、負電圧が活用できない環境下も想定される。このような環境下（正負両極の電圧が活用できない環境下）では特に有用な作用である。
【００８４】
＜導電性層にキャリアを生じさせる方法＞
本発明の導電性層にキャリアを生じさせる方法は、圧電材料を含む圧電層と、導電性材料を含み、圧電層に接触させて又は他の層を介して設けられた導電性層と、を有する半導体材料に対し、圧電層に外部刺激を付与することにより分極を生じさせ、生じた分極によって導電性層にキャリアを生じさせる。
外部刺激とは、圧電層を変形させるために外部から付与される刺激をいう。外部刺激としては、既述の半導体材料の圧電層に付与される外部刺激と同様のものが挙げられる。
なお、前記外部刺激は、さらに外部から電圧印加する刺激を含んでもよい。
半導体材料の構成（圧電層及び導電性層等の構成）は、既述の半導体材料の構成と同様である。
圧電材料としては、既述の圧電層に用いられる圧電材料と同様のものが挙げられ、好ましい例も同様のものが挙げられる。
導電性材料としては、既述の導電性層に用いられる導電性材料と同様のものが挙げられ、好ましい例も同様のものが挙げられる。
また、上記方法における導電性層は、黒リン原子膜である態様も含む。黒リン原子膜は、熱電層であることが好ましい。なお、導電性層が黒リン原子膜である態様は既述の態様と同様である。
【００８５】
本発明の導電性層にキャリアを生じさせる方法は、外部から電圧印加せずに導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアを生じさせる新規な方法である。この新規な方法によれば、外部から電圧印加せずに導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアが生じる。これにより、例えば半導体材料は、低消費電力で、かつ導電性能（熱電層を有する場合は熱電性能）が向上する。
【００８６】
以下、図７を参照して、導電性層にキャリアとして電子を生じさせる方法の実施形態について具体的に説明する。以下の実施形態では、「導電性層」が「熱電材料を含む熱電層」であり、外部刺激として圧力Ｆによって圧電層を変形させる態様について説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。
【００８７】
図７Ａに示すように、キャリア発生前の半導体材料１０ａは、基材１６と、圧電材料を含む圧電層１２ａと、熱電材料を含む熱電層１４ａと、をこの順で有する。
図７Ｂに示すように、圧力Ｆが、半導体材料に対してその垂直方向から加えられると、半導体材料が変形する。この半導体材料の変形に伴い、基材、圧電層及び熱電層も変形する。つまり、圧電層に歪みが生じる。
次いで、圧電層の歪みにより圧電層に１２Ａに圧電分極が生じ、生じた圧電分極によって圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起される。これにより、熱電層１４Ａにキャリアとしての電子が引き寄せられる。
このようにして、熱電層１４Ａにキャリアとして電子が生じ、半導体材料１０Ａはｎ型半導体材料となる。
【００８８】
なお、上記実施形態において、圧電材料として強誘電体を用いた場合、圧電層１２Ａには、圧電分極と、圧電材料の自発分極の双方が生じる。この態様の場合、圧電層１２Ａの熱電層１４Ａの側に正の分極がより誘起されるため、熱電層１４Ａにキャリアとして電子がより生じやすくなる。これにより、熱電層１４Ａのキャリア密度の調整が容易になる。この結果、熱電性能がさらに向上した半導体材料が得られる。
また、上記実施形態において、圧電分極や自発分極によって熱電層にキャリアとして正孔が生じた場合、半導体材料はｐ型半導体材料となる。
また、上記実施形態では、圧力Ｆによって、基材１６、圧電層１２ａ及び熱電層１４ａが共に変形する態様を説明したが、少なくとも圧電層１２ａが変形すればよい。
【００８９】
＜熱電変換素子＞
本発明の熱電変換素子は、本発明の半導体材料を有する。
また、本発明の熱電変換素子は、本発明の半導体材料の少なくとも一対を有することが好ましい。具体的には、一対の半導体材料の一方は、導電性層に電子が生じるｎ型半導体であり、一対の半導体材料の他方は、導電性層に正孔が生じるｐ型半導体であることが好ましい。
本発明の熱電変換素子は、外部から電圧印加せずに導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアが生じるため、低消費電力で駆動し、かつ導電性能（熱電層を有する場合は熱電性能）が向上した熱電変換素子となる。また、本発明の熱電変換素子は、本発明の「単一構造体」で構成される半導体材料を有するため、デバイスの小型化も図れる。
なお、本発明の半導体材料は、圧電層に外部刺激を付与することで生じた圧電分極によって導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアが生じるものであるが、前記外部刺激は、さらに外部から電圧印加する刺激を含んでもよい。
【００９０】
（第１実施形態）
以下、図２〜図４を参照して、本発明の熱電変換素子の第１実施形態について具体的に説明する。第１実施形態では、「導電性層」が「熱電材料を含む熱電層」である場合である。但し、本発明においては、以下に示す実施形態に制限されるものではない。
第１実施形態の熱電変換素子は、図２に示すように、前記ｎ型半導体材料１０Ａ及び前記ｐ型半導体材料１０Ｂからなる一対の半導体材料１０と、ｎ型半導体材料１０Ａの熱電層１４Ａ上に配置された配線（図示省略）と、ｐ型半導体材料１０Ｂの熱電層１４Ｂ上に配置された配線（図示省略）と、を有する。
このような構成の熱電変換素子は、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の一方の側を高温側とし、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の前記一方の側とは反対の他方の側を低温側とすることで、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に温度差が生じ、ゼーベック効果により起電力が生じる。
また、一対の半導体材料１０に外部刺激を付与すると、圧電分極が生じ、生じた圧電分極によって、ｎ型半導体材料１０Ａでは圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起され、熱電層１４Ａにキャリアとしての電子が引き寄せられる。これにより、熱電層１４Ａにキャリア（電子）が生じる。
同様にしてｐ型半導体材料１０Ｂでは圧電層１２Ｂの熱電層１４Ｂの側に負の分極が誘起され、熱電層１４Ｂにキャリアとしての正孔が引き寄せられる。これにより、熱電層１４Ｂにキャリア（正孔）が生じる。
この結果、熱電層１４Ａ，１４Ｂのキャリア密度が調整され、前記起電力はより大きくなる。前記起電力により生じた電流は、ｎ型半導体材料１０Ａの熱電層１４Ａ上に配置された配線（図示省略）と、ｐ型半導体材料１０Ｂの熱電層１４Ｂ上に配置された配線（図示省略）とを経て外部に電力として取り出される。
なお、上記第１実施形態では、圧電層の変形をより生じやすくする観点から、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂを基材上に形成してもよい。
【００９１】
（第２実施形態）
以下、図８及び図９を参照して、本発明の熱電変換素子の第２実施形態について具体的に説明する。第２実施形態の熱電変換素子は、発電装置の半導体モジュールに適用されている。第２実施形態では、「導電性層」が「熱電材料を含む熱電層」であり、外部刺激として圧力Ｆによって圧電層を変形させる態様について説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。
【００９２】
図８に、第２実施形態の半導体モジュールを備える発電装置を示し、図９に、図８のＣ−Ｃ’線断面図を示す。また、図９において、矢印（矢印Ｆを除く）は正の分極の向きを表す。
まず、半導体モジュール１００について説明する。
図８及び図９に示すように、半導体モジュール１００は、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂからなる一対の半導体材料１０を複数有する半導体積層体群と、複数の配線２２と、基材として基板２０Ａ，２０Ｂと、を有する。半導体モジュール１００は、第２実施形態の熱電変換素子である。
半導体モジュール１００を構成するｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂは、交互に配置され直列に配線されたπ型構造を成しており、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の両端は、基板２０Ａ，２０Ｂ上において配線２２を介してそれぞれ電気的に接続されている。また、基板２０Ｂ上の端部の配線２２には、半導体モジュール１００の起電力により生じた電流Ｉを外部に取り出すための端子２４が２つ設けられており、これらの端子２４は接合部２６により配線２２に接合されている（図８及び図９の右側）。
半導体モジュール１００は、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の一方の側が高温側（吸熱側）とされ、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の前記一方の側とは反対の他方の側が低温側（放熱側）とされ、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端の温度差（ゼーベック効果）により起電力が生じるように構成されている。
【００９３】
次に、半導体モジュール１００の作用について説明する。
ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に温度差が生じると、ゼーベック効果により起電力が生じる。
一方、図８及び図９に示すように、半導体モジュール１００に対して、垂直方向から外部刺激として圧力Ｆがかかると、圧電分極（正圧電効果）が生じ、生じた圧電分極によって、ｎ型半導体材料１０Ａでは圧電層１２Ａが変形して、圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起され、熱電層１４Ａにキャリアとしての電子が引き寄せられる。これにより、熱電層１４Ａにキャリア（電子）が生じる。
同様にして、ｐ型半導体材料１０Ｂでは圧電層１２Ｂが変形して、圧電層１２Ｂの熱電層１４Ｂの側に負の分極が誘起され、熱電層１４Ｂにキャリアとしての正孔が引き寄せられる。これにより、熱電層１４Ｂにキャリア（正孔）が生じる。
熱電層１４Ａ，１４Ｂに生じたキャリアは、半導体モジュール１００に伝熱された熱を、高温側（吸熱側）から低温側（放熱側）に運ぶ役割を担う。このため、熱電層１４Ａ，１４Ｂにキャリアが生じることで、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に配置された配線２２間の温度差はより大きくなり、半導体モジュール１００で発生する起電力はより大きくなる。次いで、発生した起電力により電流Ｉが生じ、生じた電流Ｉは、図８に示す電流Ｉの矢印の方向に端子２４を経て外部に電力として取り出される。
【００９４】
このように、本実施形態の半導体モジュール（熱電変換素子）１００では、各半導体材料１０Ａ，１０Ｂに、外部から電圧印加せずに圧電分極(正圧電効果）を利用して熱電層１４Ａ，１４Ｂにキャリアが生じる。これにより、熱電層１４Ａ，１４Ｂのキャリア密度が調整される。この結果、熱電性能が向上し、かつ低消費電力で駆動する半導体モジュール（熱電変換素子）１００が実現される。
さらに圧電材料として強誘電体を用いれば、圧電材料の自発分極も生じるため、圧電層１２Ａ，１２Ｂの熱電層１４Ａ，１４Ｂの側に誘起された正又は負の分極とは反対の符号を持つキャリアが、熱電層１４Ａ，１４Ｂにより引き寄せられる。これにより、熱電層１４Ａ，１４Ｂにキャリア（電子、正孔）がより生じやすくなり、熱電層１４Ａ，１４Ｂのキャリア密度の調整が容易になる。この結果、半導体モジュール（熱電変換素子）１００の熱電性能はさらに向上する。
さらに、本実施形態の半導体モジュール１００によれば、圧電層１２Ａ，１２Ｂと熱電層１４Ａ，１４Ｂとを接触して積層させた「単一構造体」からなる半導体材料１０Ａ，１０Ｂを複数有することで、構造が複雑にならず、デバイスの小型化が実現される。
【００９５】
以上に説明した本実施形態の半導体モジュール（熱電変換素子）１００は、図８及び図９に示すように、２つの基板２０Ａ，２０Ｂに挟んで発電装置２００として使用することができる。
図８及び図９に示す発電装置２００は、基板２０Ａが吸熱基板で構成され、基板２０Ｂが放熱基板で構成されている。
このような発電装置２００では、基板２０Ａ（吸熱基板）が熱源等から吸熱すると、基板２０Ａの熱は基板２０Ａから配線２２を経て半導体モジュール１００に伝熱される。半導体モジュール１００では、上述した作用により、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に温度差が生じ、ゼーベック効果により起電力が生じる。さらに、基板２０Ｂ側から、外部刺激として圧力Ｆがかかると、圧電層に圧電分極（正圧電効果）が生じ、生じた圧電分極によって、上述のように熱電層１４Ａ，１４Ｂにキャリアが生じるため、半導体モジュール１００で発生する起電力はより大きくなる。
【００９６】
（第３実施形態）
以下、図１０を参照して、本発明の熱電変換素子の第３実施形態について具体的に説明する。第３実施形態の熱電変換素子は、プレーナ型の熱電変換素子に適用されている。第３実施形態では、「導電性層」が「熱電材料を含む熱電層」であり、「圧電層」が「強誘電体を含む圧電層」であり、かつ外部刺激として圧力Ｆによって圧電層を変形させる態様について説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。
【００９７】
図１０Ａに、第３実施形態の熱電変換素子を示し、図１０Ｂに、図１０ＡのＥ−Ｅ’線断面図を示す。なお、図１０Ｂにおいて、矢印（矢印Ｆを除く）は正の分極の向きを表す。
まず、熱電変換素子３００について説明する。
図１０Ａ及び図１０Ｂに示すように、熱電変換素子３００は、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂが対をなす複数の半導体材料１０と、複数の配線３０と、を有する。
ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂが対をなす複数の半導体材料１０は、直列に接続されており、両端に位置する２つの半導体材料には、外部回路（図示省略）に接続される端子３２がそれぞれ設けられている。
また、複数の半導体材料１０を構成するｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂは、各々の半導体材料の長手方向の端部において、隣り合う半導体材料のうち、一方の半導体材料と配線３０を介して接続されている。つまり、第３実施形態の熱電変換素子３００は、複数の半導体材料１０が直列に接続されたプレーナ型構造を成している。
このような構成の熱電変換素子３００は、複数の半導体材料１０が直列に接続された方向と直交する方向の一方の側が高温側とされ、他方の側が低温側とされ、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に温度差を生じさせること（ゼーベック効果）により起電力が生じるように構成されている。
なお、上記熱電変換素子３００では、半導体材料１０の長手方向の一方の端部及び他方の端部において、配線３０を介さず、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの端部同士を直接接続して、ｎ型半導体材料１０Ａとｐ型半導体材料１０Ｂとが鋭角に交わる所謂ジグザグ形状を有するプレーナ型構造を構成してもよい。
また、上記熱電変換素子３００では、圧電層１２Ａ，１２Ｂの変形をより生じやすくする観点から、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂを基材上に形成してもよい。
【００９８】
次に、熱電変換素子３００の作用について説明する。
一方、図１０Ｂに示すように、熱電変換素子３００に対して、垂直方向から外部刺激として圧力Ｆがかかると、圧電層１２Ａ，１２Ｂが変形して、圧電分極（正圧電効果）が生じる。また、第３実施形態では、圧電層が強誘電体を含むため、圧電層１２Ａ，１２Ｂに圧電材料の自発分極も生じる。
次いで、これらの分極によって、ｎ型半導体材料１０Ａでは圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起され、熱電層１４Ａにキャリアとしての電子が引き寄せられる。これにより、熱電層１４Ａにキャリア（電子）が生じる。
同様にして、ｐ型半導体材料１０Ｂでは圧電層１２Ｂの熱電層１４Ｂの側に負の分極が誘起され、熱電層１４Ｂにキャリアとしての正孔が引き寄せられる。これにより、熱電層１４Ｂにキャリア（正孔）が生じる。
熱電層１４Ａ，１４Ｂに生じたキャリア（電子、正孔）は、熱電変換素子３００の高温側（吸熱側）の熱を低温側（放熱側）に運ぶ役割を担うため、熱電層１４Ａ，１４Ｂにキャリアが生じることで、熱電層１４Ａ，１４Ｂの熱電性能は向上する。これにより、熱電変換素子３００で発生する起電力はより大きくなる。次いで、発生した起電力により電流が生じ、生じた電流は、外部回路（図示省略）に接続される端子３２を経て電力として取り出される。
【００９９】
このように、熱電変換素子３００では、各半導体材料１０Ａ，１０Ｂに、外部から電圧印加せずに圧電分極（正圧電効果）及び強誘電体の自発分極の双方の分極を利用して熱電層１４Ａ，１４Ｂにキャリアを生じさせる。これにより、熱電層１４Ａ，１４Ｂに引き寄せられるキャリア数が増えるため（つまり熱電層１４Ａ，１４Ｂに生じるキャリア数が増えるため）、熱電層１４Ａ，１４Ｂのキャリア密度の調整が容易になる。この結果、熱電性能がさらに向上し、かつ低消費電力で駆動する熱電変換素子３００が実現される。
さらに、熱電変換素子３００によれば、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂが対をなす複数の半導体材料１０が直列に接続されたプレーナ型構造を成しているため、熱電変換素子３００の形状は、シート状（フィルム状を含む）となる。このような形状の熱電変換素子３００は、シート状のまま使用することもできるし、複数の半導体材料１０が直列に接続された方向に丸めて円筒状に変形して使用することもできる。
以上のように、第３実施形態では、熱電変換素子３００の更なる軽量化かつ小型化が実現可能であり、使用用途の拡大も期待することができる。
【０１００】
＜スイッチング素子＞
本発明のスイッチング素子は、本発明の半導体材料を有する。
本発明のスイッチング素子としては特に制限されないが、例えば、熱電変換素子用スイッチング素子；各種デバイス（各種センサー、無線モジュール等）用スイッチング素子；発電量を切り替えることができる発電用途のスイッチング素子；ヒーターやクーラーの使い方を切り替えることができる加熱冷却用途のスイッチング素子；等が挙げられる。
中でも、熱電変換素子用スイッチング素子が好ましい。
【０１０１】
本発明のスイッチング素子の好ましい形態は、本発明の半導体材料と、半導体材料の圧電層の側に配置されたゲート電極と、半導体材料の導電性層に電気的に接続されるソース電極及びドレイン電極と、を有し、ゲート電極に電圧を印加したときに、ドレイン電極及びソース電極が、導電性層を介して電気的に接続される形態である。
すなわち、上記好ましい形態のスイッチング素子は、電界効果トランジスタ（例えば薄膜トランジスタ（以下、「ＴＦＴ」とも称する））を備えることが好ましい。また、電界効果トランジスタ自体がスイッチング素子として機能してもよい。電界効果トランジスタは、トップゲート型でも、ボトムゲート型でもよい。
【０１０２】
以下、図１４を参照して、本発明のスイッチング素子の一例について説明する。本実施形態のスイッチング素子は、トップゲート型のＴＦＴを有し、熱電変換素子用スイッチング素子である。なお、外部刺激としては電圧が適用される。但し、本発明においては、以下に示す形態に制限されるものではない。
図１４に示すように、スイッチング素子４００は、基板４２と、導電性層１４Ｃと、圧電層１２Ｃとをこの順に備え、導電性層１４Ｃと圧電層１２Ｃとの間には、ソース電極４４及びドレイン電極４６が所定の間隔を空けて配置されている。
また、スイッチング素子４００は、ヒーター（図示省略）によって、ソース電極４４の側が、ＴＡ℃（高温）に調整され、ドレイン電極４６の側がＴＢ℃（低温）に調整されるように構成されている（ＴＡ＞ＴＢ）。
【０１０３】
次に、スイッチング素子４００の作用について説明する。
まず、ゲート電極４８に、外部刺激として正の電圧が印加されると、その外部刺激によって圧電層１２Ｃに分極が生じ、生じた分極によって、熱電層１４Ｃにキャリアとしての電子が生じる。すなわち、本実施形態では、圧電層１２Ｃ及び熱電層１４Ｃからなる積層体はｎ型半導体材料として機能する。
さらに、本実施形態のスイッチング素子４００には、熱電層１４Ｃの面方向に温度差が設けられているため（ＴＡ＞ＴＢ）、この温度差によって熱電層１４Ｃに起電力が生じる。これにより、ソース電極４４及びドレイン電極４６の間に電流が流れ、電極間が電気的に接続される。そして、熱電層１４Ｃに生じた電流は、端子（図示省略）を経て電力として取り出される。
【０１０４】
本実施形態のスイッチング素子４００では、ゲート電極４８に印加する電圧や、電圧のオンオフ間隔を制御することによって熱電層１４Ｃに生じるキャリア種（電子又は正孔）、キャリア量、起電力、電流、及び電力の少なくとも１つを制御することができる。
また、本実施形態のスイッチング素子４００は、熱電層１４Ｃに生じた起電力を電力として取り出せるので、熱電変換素子としても機能する。
【０１０５】
なお、ゲート電極４８に、外部刺激として負の電圧が印加された場合には、上記と同様の作用により熱電層１４Ｃにキャリアとしての正孔が生じ、ソース電極４４及びドレイン電極４６の間に電流が流れる。この場合、圧電層１２Ｃ及び熱電層１４Ｃからなる積層体はｐ型半導体材料として機能する。熱電層１４Ｃに生じた電流は、上記と同様の方法で電力として取り出される。
【実施例】
【０１０６】
以下、実施例により本実施形態を詳細に説明するが、本実施形態は、これら実施例に何ら限定されるものではない。なお、以下の説明において、特に断りのない限り「％」はすべて質量基準である。【０１０７】
＜実施例１＞
以下に示す方法により熱電変換素子を作製した。
ガラス基板（厚み１ｍｍ）を準備した。圧電層として７０ｍｍ×５０ｍｍの圧電性ＰＶＤＦフィルム（圧電性ポリフッ化ビニリデンフィルム）（クレハ社製：ＫＦポリマー、厚み１００μｍ）を、ガラス基板上に貼り付けた。
次いで、スピンコート法にて熱電層作製用塗布液としてＰＥＤＯＴ／ＰＳＳ水溶液（ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液）（Ｃｌｅｖｉｏｓ社製：ＰＨ１０００）を、圧電性ＰＶＤＦフィルム上に、２０００ｒｐｍで１２０秒間塗布し、塗布したＰＥＤＯＴ／ＰＳＳ水溶液を７０℃で３分間、乾燥させてＰＥＤＯＴ／ＰＳＳ膜（熱電層）を得た。次いで、ガラス基板から、圧電性ＰＶＤＦフィルム及びＰＥＤＯＴ／ＰＳＳ膜からなる積層体を剥離した。
このようにして半導体材料（１）（つまり積層体）を得た。得られた半導体材料（１）をＳＥＭ観察したところ、ＰＥＤＯＴ／ＰＳＳ膜の厚みは１μｍ、半導体材料（１）の総厚は１０１μｍであった。
次いで、半導体材料（１）の作製において、熱電層作製用塗布液が塗布された圧電性ＰＶＤＦフィルムの面とは反対の面に熱電層作製用塗布液を塗布したこと以外は半導体材料（１）と同様の方法により、半導体材料（１’）を得た。
次いで、半導体材料（１）のＰＥＤＯＴ／ＰＳＳ膜と、半導体材料（１’）のＰＥＤＯＴ／ＰＳＳ膜とを導電性テープを用いて接続した。このようにして一対の半導体材料からなる熱電変換素子を作製した。
図１１Ａに、半導体材料（１）の平面視での写真を示し、図１１Ｂに、図１１ＡのＤ−Ｄ’線断面図を示す。図１１Ａ及び図１１Ｂにおいて、「ＰＶＤＦ」は、圧電性ＰＶＤＦフィルムを表し、「ＰＥＤＯＴ／ＰＳＳ」は、ＰＥＤＯＴ／ＰＳＳ膜を表している。
また、図１１Ａに示す一対の半導体材料は、例えば図１０Ａ及び図１０Ｂに示す熱電変換素子３００を構成する一対の半導体材料１０（半導体材料１０Ｂ及び半導体材料１０Ａ）として適用することができる。
具体的に、例えば半導体材料（１）は、図１０Ａ及び図１０Ｂ中のｎ型半導体材料１０Ａに相当する。半導体材料（１’）は、図１０Ａ及び図１０Ｂ中のｐ型半導体材料１０Ｂに相当する。圧電性ＰＶＤＦフィルムは、図１０Ｂ中の圧電層１２Ａ，１２Ｂに相当し、ＰＥＤＯＴ／ＰＳＳ膜は、図１０Ｂ中の熱電層１４Ａ，１４Ｂに相当する。また、導電性テープは、図１０Ａ及び図１０Ｂ中の配線３０に相当する。【０１０８】
＜実施例２＞
以下に示す方法により半導体材料（２）を作製した。
ガラス製フラットシャーレを準備した。圧電材料としてＶＤＦ／ＴｒＦＥ共重合体（クレハ社製：フッ化ビニリデン／三フッ化エチレン共重合体、７５／２５ｍｏｌ％）を、ＤＭＦ溶液（ジメチルホルムアミド溶液）に混合し、１質量％の圧電層作製用塗布液を調製した。この圧電層作製用塗布液と、熱電層作製用塗布液としてＰＥＤＯＴ／ＰＳＳ水溶液（Ｃｌｅｖｉｏｓ社製：ＰＨ１０００）と、をそれぞれ１０ｍｌずつ混ぜ、１５０℃で１時間、マグネチックスターラーで撹拌させながら混合し、圧電熱電層作製用塗布液を調製した。この圧電熱電層作製用塗布液をガラス製フラットシャーレに注ぎ、圧電熱電層前駆体膜を作製した。その後、圧電熱電層前駆体膜を真空オーブン中で７０℃１時間乾燥させて圧電熱電層を得た。次いで、ガラス製フラットシャーレから、圧電熱電層を剥離した。
なお、得られた圧電熱電層中におけるＶＤＦ／ＴｒＦＥ共重合体の含有量は固形分換算で０．５ｇであり、ＰＥＤＯＴ／ＰＳＳの含有量は５０ｍｇであった。
また、得られた圧電熱電層をＳＥＭ観察したところ、圧電熱電層は、ＶＤＦ／ＴｒＦＥ共重合体膜とＰＥＤＯＴ／ＰＳＳ膜とに二層分離しており、ＶＤＦ／ＴｒＦＥ共重合体膜の厚みは３０μｍ、ＰＥＤＯＴ／ＰＳＳ膜の厚みは１０μｍ、圧電熱電層の総厚は４０μｍであった。このようにして半導体材料（２）（つまり圧電熱電層）を得た。
図１２に半導体材料（２）の断面写真を示す。なお、図１２において、「ＶＤＦ／ＴｒＦＥ」は、ＶＤＦ／ＴｒＦＥ共重合体膜（圧電層）を表し、「ＰＥＤＯＴ／ＰＳＳ」は、ＰＥＤＯＴ／ＰＳＳ膜（熱電層）を表している。【０１０９】
＜実施例３＞
実施例２において、圧電層作製用塗布液１０ｍｌと、ＰＥＤＯＴ／ＰＳＳ水溶液（熱電層作製用塗布液）５ｍｌと、を混ぜたこと以外は実施例２と同様にして半導体材料を作製し、これを半導体材料（３）とした。
なお、得られた圧電熱電層中におけるＶＤＦ／ＴｒＦＥ共重合体の含有量は固形分換算で１．０ｇであり、ＰＥＤＯＴ／ＰＳＳの含有量は５０ｍｇであった。【０１１０】
次に、以下に示す方法により、図１４に示すスイッチング素子と同様の構成を有する薄膜トランジスタ（ＴＦＴ）を作製した。なお、実施例４で得られるＴＦＴは、スイッチング素子としても、熱電変換素子としても機能する。【０１１１】
＜比較例１＞
実施例２において、ガラス製フラットシャーレをポリイミド基板（厚み１２５μｍ）に変更したこと、及び、熱電層作製用塗布液のみをポリイミド基板に注いだこと以外は実施例２と同様にして、ポリイミド基板上に熱電層を作製し、これを半導体材料（１Ｃ）とした。
また、得られた半導体材料（１Ｃ）をＳＥＭ観察したところ、ＰＥＤＯＴ／ＰＳＳ膜の厚みは１７μｍであった。【０１１２】
＜実施例４＞
石英ガラス基板（厚み０．５ｍｍ）を準備した。次いで、この基板をセミコクリーン、アセトン、及びエタノールで１０分間超音波洗浄し、基板表面に対しＵＶオゾン（ＵＶ照度１１ｍＷ／ｃｍ２）にて１０分間親水化処理を施した。その後、スピンコーター（共和理研社製：Ｋ３５９ＳＤ−1 Ｓｐｉｎｎｅｒ）を用いて、スピンコート法にて熱電層作製用塗布液としてＰＥＤＯＴ／ＰＳＳ（Ｃｌｅｖｉｏｓ社製：ＰＨ１０００、質量比：ＰＥＤＯＴ／ＰＳＳ＝１／２．５）のＤＭＳＯ（ジメチルスルホキシド）５ｗｔ％溶液を基板上に１０００ｒｐｍで２分間塗布し、塗布した熱電層作製用塗布液を１５０℃で１時間、ホットプレートで乾燥させてＰＥＤＯＴ／ＰＳＳ膜（熱電層）を作製した。
次いで、真空蒸着装置（日本電子社製：ＪＥＥ−４００）を用いて、熱電層上にソース電極としてのＡｕ電極と、ドレイン電極としてのＡｕ電極とを両電極間の距離が４．０ｍｍとなるように真空蒸着法にて作製した。
次いで、圧電材料としてＶＤＦ／ＴｒＦＥ共重合体（クレハ社製：フッ化ビニリデン／三フッ化エチレン共重合体、７５／２５ｍｏｌ％）を、ＤＥＣ溶液（炭酸ジエチル溶液）に混合し、５質量％の圧電層作製用塗布液を調製した。その後、上記スピンコーターを用いて、スピンコート法にて、この圧電層作製用塗布液をＡｕ電極が作製された熱電層上に１５００ｒｐｍで２分間塗布し、塗布した圧電層作製用塗布液を１４０℃で１時間乾燥させた。その後、再度同じ条件で圧電層作製用塗布液を塗布して（２度目）１４０℃で１時間乾燥させた。これにより、ＶＤＦ／ＴｒＦＥ共重合体膜（圧電層）を作製した。
次いで、ＶＤＦ／ＴｒＦＥ共重合体膜（圧電層）上に、ゲート電極としてのＡｌ電極を蒸着によって作製した。
このようにして、薄膜トランジスタ（ＴＦＴ）を得た。得られたＴＦＴをＳＥＭ観察したところ、ＰＥＤＯＴ／ＰＳＳ膜の厚みは０．１μｍ、ＶＤＦ／ＴｒＦＥ共重合体膜の厚みは０．６μｍであった。
なお、得られたＴＦＴにおいて、石英ガラス基板は、図１４中の基板４２に相当する。ＰＥＤＯＴ／ＰＳＳ膜は、図１４中の熱電層１４Ｃに相当し、ＶＤＦ／ＴｒＦＥ共重合体は、図１４中の圧電層１２Ｃに相当する。また、ＰＥＤＯＴ／ＰＳＳ膜及びＶＤＦ／ＴｒＦＥ共重合体からなる積層体は、図１４中の半導体材料１０Ｃに相当する。２つのＡｕ電極は、それぞれ図１４中のソース電極４４及びドレイン電極４６に相当する。Ａｌ電極は、図１４中のゲート電極４８に相当する。【０１１３】
〔評価〕
＜半導体材料のゼーベック係数＞
実施例２、３及び比較例１で得た半導体材料（２）、（３）及び半導体材料（１Ｃ）を用いて、ゼーベック係数を熱電特性評価装置（アルバック理工社製：ＺＥＭ−３）にて測定した。
まず、測定温度の設定を５０℃、７０℃、９０℃、１１０℃とし、各温度に対する温度差の設定を１５℃、２０℃、２５℃、３０℃とした。この条件にて各温度におけるゼーベック係数を測定し（四端子法）、その平均値をゼーベック係数として算出した。
結果を図１５に示す。図１５は、ＶＤＦ／ＴｒＦＥ共重合体の含有量とゼーベック係数との関係を示すグラフである。【０１１４】
図１５に示すように、熱電層と、圧電材料（ＶＤＦ／ＴｒＦＥ共重合体）を含む圧電層とを含む半導体材料（２）、（３）は、熱電層のみの半導体材料（１Ｃ）（図１５中、ＶＤＦ−ＴｒＦＥ Ａｄｄｉｔｉｖｅ ａｍｏｕｎｔが０ｇ）に比べ、ゼーベック係数が大きくなることがわかる。また、圧電材料の含有量の増加に伴い、ゼーベック係数が大きくなることがわかる。
したがって、圧電材料が有する自発分極がゼーベック係数の増加に寄与すること、及び、圧電材料の含有量によってゼーベック係数が増減することがわかる。
すなわち、半導体材料の圧電材料の含有量を調整することによって起電力を制御でき、ひいては熱電変換性能（発電量）を制御できることが示唆された。【０１１５】
＜ソース電極−ドレイン電極間のＩＤＳ−ＶＤＳ特性＞
実施例４で作製したＴＦＴを用いて、電流−電圧（ＩＤＳ−ＶＤＳ）特性を測定した。
具体的には、ＴＦＴのゲート電極に、外部刺激として−１Ｖから＋１Ｖまでの電圧を印加したときのＩＤＳ−ＶＤＳ特性を室温（２５℃）で測定した。なお、測定装置は、ＹＯＫＯＧＡＷＡ Ｈｅｗｌｅｔｔ Ｐａｃｋａｒｄ社製の４１４０Ｂ ｐＡ ＭＥＴＥＲ/ＤＣ ＶＯＬＴＡＧＥ ＳＯＵＲＣＥを用いた。結果を図１６に示す。図１６は、ＩＤＳ−ＶＤＳ特性を示すグラフである。
図１６に示すように、ゲート電極に、上記電圧を印加することで、ソース電極及びドレイン電極簡に電流が流れることがわかる。これにより、圧電層に分極が生じ、生じた分極によって熱電層にキャリアが生じたことがわかる。【０１１６】
＜圧電材料の分極反転＞
実施例４で作製したＴＦＴを用いて、電束密度−電界強度（Ｄ−Ｅ）ヒステリシス曲線を測定した。具体的には、ＴＦＴのゲート電極に対して、外部刺激として−１００ＭＶ／ｍから＋１００ＭＶ／ｍまでの電界を印加したときのＤ−Ｅヒステリシス曲線を室温（２５℃）で測定した。なお、周波数は１０Ｈｚとした。測定装置は、Ｔｏｙｏ Ｃｏｒｐｏｒａｔｉｏｎ社製のＭｏｄｅｌ ６２５２ Ｒｅｖ. Ｃを用いた。結果を図１７に示す。図１７は、Ｄ−Ｅヒステリシス曲線を示すグラフである。
図１７に示すように、ゲート電極に、上記電界を印加すると、圧電材料（ＶＤＦ／ＴｒＦＥ共重合体）が分極反転することがわかる。また、残留分極値（Ｐｒ）は、±７．５μＣ／ｃｍ２であり、十分な分極反転電流が得られたことがわかる。これにより、ゲート電圧によって圧電材料の分極を制御できることがわかる。【０１１７】
＜ＩＤＳ−ＶＧ特性＞
実施例４で作製したＴＦＴを用いて、電流−電圧（ＩＤＳ−ＶＧ）特性を測定した。
具体的には、ＴＦＴのゲート電極に、外部刺激として−５０Ｖから＋５０Ｖまでの電圧を印加したときのＩＤＳ−ＶＧ特性を室温（２５℃）で、各サンプルあたり１０回測定した。なお、ソース電極及びドレイン電極間の電圧は０．１Ｖ（一定）とし、スイープ速度は０．０１Ｖ／秒とした。測定装置は、ＹＯＫＯＧＡＷＡ Ｈｅｗｌｅｔｔ Ｐａｃｋａｒｄ社製の４１４０Ｂ ｐＡ ＭＥＴＥＲ/ＤＣ ＶＯＬＴＡＧＥ ＳＯＵＲＣＥを用いた。結果を図１８に示す。図１８は、ＩＤＳ−ＶＧ特性を示すグラフである。なお、図１８に示すプロットは、１０回の測定の平均値である。
図１８に示すように、ゲート電極に、上記電圧を印加すると、圧電材料（ＶＤＦ／ＴｒＦＥ共重合体）の分極向きに応じて、熱電層に生じたキャリアが増加して電流が増え、また、その分極向きが反転すると、熱電層に生じたキャリアが減少して電流も減少することが確認された。
なお、電流の変化を抵抗値に換算すると１０ｋΩの変化に相当する。このことから、熱電層に比較的多くのキャリアが生じ、キャリア注入が有効に行われていることが推測される。【０１１８】
＜ＴＦＴのゼーベック係数＞
実施例４で作製したＴＦＴを用いて、圧電材料の分極方向が変化するようにゲート電極に電圧を印加し、かつ温度を変化させたときのゼーベック係数を熱電特性評価装置（アルバック理工社製：ＺＥＭ−３）にて測定した。
まず、ＴＦＴの熱電層の面方向に対し、熱電層の両側の温度が５６℃〜５７℃になるようにＴＦＴを加熱し、ゼーベック係数を測定した。以下、上記両側の温度を初期温度と称する。
次いで、熱電層の面方向に対し、一方の側を初期温度に保持したまま、他方の側を、初期温度に対して１５℃、２０℃、２５℃、３０℃高くなるように昇温していき、それぞれの温度におけるゼーベック係数を測定した。各温度にて測定されたゼーベック係数の平均値をゼーベック係数として算出した。そして、上記操作を計３回行った。
なお、ＴＦＴの熱電層の面方向に対して温度差を１５℃設けた場合、熱電特性評価装置の温度測定用プローブ間の温度差が１．５℃となる。したがって、他方の側の温度が初期温度に対して１５℃、２０℃、２５℃、３０℃高くなったときの上記プローブ間の温度差は、それぞれ１．５℃、２．０℃、２．５℃、３．０℃と算出される。
次いで、初期温度を７２℃〜７２．５℃に変更して上記と同様の操作を行った。その後、初期温度を９０℃〜９２℃に変更して上記と同様の操作を行った。
結果を図１９に示す。図１９は、温度とゼーベック係数との関係を示すグラフである。測定条件は以下の通りである。
なお、図１９には、３回の操作のばらつきも示した。図１９中、「polarization direction↓」とは、ゲート電極に正の電圧（＋１００Ｖ）を印加したときに、圧電材料の正の分極の向きが圧電層の側から熱電層の側へ向かうことを指す。また、「polarization direction↑」とは、ゲート電極に負の電圧（−１００Ｖ）を印加したときに圧電材料の正の分極の向きが、熱電層の側から圧電層の側へ向かうことを指す。また、「no polarization」とは、ゲート電極に、電圧を印加していないことを指す。【０１１９】
−測定条件−
測定方法：四端子法
温度測定用プローブの間隔：８．３ｍｍ【０１２０】
図１９に示すように、各初期温度（５６℃〜５７℃、７２℃〜７２．５℃、９０℃〜９２℃）において、ＴＦＴは、「no polarization（分極なし）」に対し、「polarization direction↓」のときにゼーベック係数が増加し、「polarization direction↑」のときにゼーベック係数が減少することがわかる。
したがって、ゲート電圧を制御することによって、圧電材料の分極方向及びＴＦＴのゼーベック係数（熱電層に生じるキャリア量）を制御でき、ひいては熱電変換性能（発電量）を制御できることがわかる。【０１２１】
以上の結果から、例えば熱電変換素子に、本発明の半導体材料を搭載して圧電層に外部刺激を付与し、さらに導電性層（好ましくは熱電層）に温度差を設けることによって、目的とする発電量を自立発電により得ることができると考えられる。
また、例えば熱電変換素子用スイッチング素子に、本発明の半導体材料を搭載すれば、上記発電量を制御することもできると考えられる。【０１２２】
なお、２０１５年１０月１６日に出願された日本国特許出願２０１５−２０５０４４号の開示は、その全体が参照により本明細書に取り込まれる。
本明細書に記載された全ての文献、特許出願及び技術規格は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。
【産業上の利用可能性】
【０１２３】
本発明は、熱エネルギーを電気エネルギーに変換する産業に利用することができる。具体的には、本発明の半導体材料は、外部から電圧印加せずに圧電分極によって、好ましくは圧電材料の自発分極と組み合わせることによって導電性層にキャリアが生じるものであり、しかも、圧電層上に、圧電層と導電性層（導電性層が熱電性能を有する場合は熱電層）とを接触させて又は他の層を介して積層させた単一構造体で構成される。このため、本発明の半導体材料を、各種素子（熱電変換素子、センサー、無線モジュール等）や、各種素子のスイッチング素子に適用することで、特に実環境における微小エネルギーを有効利用することができると共に、自立発電が可能となり、デバイスの小型化も図れる。
また、本発明の導電性層にキャリアを生じさせる方法は、半導体の性質を最適化する上で産業上利用できる。
【符号の説明】
【０１２４】
１０，１０ａ，１０Ａ，１０Ｂ，１０Ｃ  半導体材料、１２ａ，１２Ａ，１２Ｂ，１２Ｃ  圧電層、１４ａ，１４Ａ，１４Ｂ，１４Ｃ  熱電層（導電性層）、１６  基材、１８  圧電熱電層前駆体膜、２０Ａ，２０Ｂ  基板、２２，３０  配線、２４，３２  端子、２６  接合部、１００  熱電変換素子（半導体モジュール）、２００  発電装置、３００  熱電変換素子、４２  基板、４４  ソース電極、４６  ドレイン電極、４８  ゲート電極、４００  スイッチング素子
【図１】
2017065306.tif 000006
【図２】
2017065306.tif 000007
【図３】
2017065306.tif 000008
【図４】
2017065306.tif 000009
【図５Ａ】
2017065306.tif 000010
【図５Ｂ】
2017065306.tif 000011
【図６Ａ】
2017065306.tif 000012
【図６Ｂ】
2017065306.tif 000013
【図７Ａ】
2017065306.tif 000014
【図７Ｂ】
2017065306.tif 000015
【図８】
2017065306.tif 000016
【図９】
2017065306.tif 000017
【図１０Ａ】
2017065306.tif 000018
【図１０Ｂ】
2017065306.tif 000019
【図１１Ａ】
2017065306.tif 000020
【図１１Ｂ】
2017065306.tif 000021
【図１２】
2017065306.tif 000022
【図１３Ａ】
2017065306.tif 000023
【図１３Ｂ】
2017065306.tif 000024
【図１３Ｃ】
2017065306.tif 000025
【図１４】
2017065306.tif 000026
【図１５】
2017065306.tif 000027
【図１６】
2017065306.tif 000028
【図１７】
2017065306.tif 000029
【図１８】
2017065306.tif 000030
【図１９】
2017065306.tif 000031
【手続補正書】
【提出日】平成29年3月27日(2017.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（削除）
【請求項２】
（削除）
【請求項３】
（削除）
【請求項４】
（削除）
【請求項５】
（削除）
【請求項６】
（削除）
【請求項７】
（削除）
【請求項８】
圧電材料を含み、厚さが０．０１μｍ以上１００μｍ以下の圧電層と、熱電材料を含み、前記圧電層に接触させて又は他の層を介して設けられた厚さが０．００１μｍ以上１０μｍ以下の熱電層と、を有し、前記圧電層に、外部刺激として物理力を付与することで生じた分極によって前記熱電層に、キャリア面密度が１０１３／ｃｍ２以上１０１５／ｃｍ２未満のキャリアが生じる半導体材料を有し、
前記半導体材料の一端と他端の間に温度差を生じさせることにより起電力が生じる、熱電変換素子。
【請求項９】
前記半導体材料が、少なくとも一対の半導体材料であり、
前記一対の半導体材料の一方は、前記熱電層に電子が生じるｎ型半導体であり、
前記一対の半導体材料の他方は、前記熱電層に正孔が生じるｐ型半導体である、請求項８に記載の熱電変換素子。
【請求項１０】
（削除）
【請求項１１】
（削除）
【請求項１２】
（削除）
【請求項１３】
（削除）
【請求項１４】
（削除）
【請求項１５】
（削除）
【請求項１６】
（削除）
【請求項１７】
（削除）
【請求項１８】
（削除）
【請求項１９】
前記圧電材料は、フッ化ビニリデンの単独重合体、フッ化ビニリデン及び三フッ化エチレンの共重合体、並びに、フッ化ビニリデン及び四フッ化エチレンの共重合体からなる群から選択される少なくとも１種であり、
前記熱電材料は、ポリ（３，４−エチレンジオキシチオフェン）及びポリスチレンスルホン酸の混合樹脂、ポリ（３，４−エチレンジオキシチオフェン）及びｐ−トルエンスルホン酸の混合樹脂、ポリ（３，４−エチレンジオキシチオフェン）及びポリビニルスルホン酸の混合樹脂、並びに、ポリ（３，４−エチレンジオキシチオフェン）からなる群から選択される少なくとも１種の樹脂である、請求項８又は請求項９に記載の熱電変換素子。
【手続補正書】
【提出日】平成29年8月21日(2017.8.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（削除）
【請求項２】
（削除）
【請求項３】
（削除）
【請求項４】
（削除）
【請求項５】
（削除）
【請求項６】
（削除）
【請求項７】
（削除）
【請求項８】
強誘電体である圧電材料を含み、厚さが０．０１μｍ以上１００μｍ以下の圧電層と、熱電材料を含み、前記圧電層に接触させて又は他の層を介して設けられた厚さが０．００１μｍ以上１０μｍ以下の熱電層と、を有し、前記圧電層に、外部刺激として物理力を付与することで生じた分極によって前記熱電層に、キャリア面密度が１０１３／ｃｍ２以上１０１５／ｃｍ２未満のキャリアが生じる半導体材料を有し、
前記半導体材料の一端と他端の間に温度差を生じさせることにより起電力が生じる、熱電変換素子。
【請求項９】
前記半導体材料が、少なくとも一対の半導体材料であり、
前記一対の半導体材料の一方は、前記熱電層に電子が生じるｎ型半導体であり、
前記一対の半導体材料の他方は、前記熱電層に正孔が生じるｐ型半導体である、請求項８に記載の熱電変換素子。
【請求項１０】
（削除）
【請求項１１】
（削除）
【請求項１２】
（削除）
【請求項１３】
（削除）
【請求項１４】
（削除）
【請求項１５】
（削除）
【請求項１６】
（削除）
【請求項１７】
（削除）
【請求項１８】
（削除）
【請求項１９】
前記圧電材料は、フッ化ビニリデンの単独重合体、フッ化ビニリデン及び三フッ化エチレンの共重合体、フッ化ビニリデン及び四フッ化エチレンの共重合体からなる群から選択される少なくとも１種であり、
前記熱電材料は、ポリ（３，４−エチレンジオキシチオフェン）及びポリスチレンスルホン酸の混合樹脂、ポリ（３，４−エチレンジオキシチオフェン）及びｐ−トルエンスルホン酸の混合樹脂、ポリ（３，４−エチレンジオキシチオフェン）及びポリビニルスルホン酸の混合樹脂、並びに、ポリ（３，４−エチレンジオキシチオフェン）からなる群から選択される少なくとも１種の樹脂である、請求項８又は請求項９に記載の熱電変換素子。
【国際調査報告】
2017065306.tif 000032
2017065306.tif 000033
2017065306.tif 000034
2017065306.tif 000035