(57)【要約】  複数並列接続され、入力電力を高周波電力に変換して出力するインバータ回路（１０１）と、インバータ回路（１０１）毎に設けられ、対応するインバータ回路（１０１）における入力又は出力のオンオフを切換えるスイッチ（１０５）と、インバータ回路（１０１）に関するパラメータであって共振型電源装置（１）の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータ、及び高周波電力に関するパラメータのうちの少なくとも一方を検出するパラメータ検出部と、パラメータ検出部により検出されたパラメータを取得するパラメータ取得部（１０６１）と、パラメータ取得部（１０６１）により取得されたパラメータに基づいて、共振型電源装置（１）の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチ（１０５）を制御する切換え制御部（１０６２）とを備えた。
2017179203.tif 000002
【特許請求の範囲】
【請求項１】
複数並列接続され、入力電力を高周波電力に変換して出力するインバータ回路と、
前記インバータ回路毎に設けられ、対応する前記インバータ回路における入力又は出力のオンオフを切換えるスイッチと、
前記インバータ回路に関するパラメータであって自機の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータ、及び前記高周波電力に関するパラメータのうちの少なくとも一方を検出するパラメータ検出部と、
前記パラメータ検出部により検出されたパラメータを取得するパラメータ取得部と、
前記パラメータ取得部により取得されたパラメータに基づいて、自機の出力インピーダンスを負荷インピーダンスに整合させるように、前記スイッチを制御する切換え制御部と
を備えた共振型電源装置。
【請求項２】
前記パラメータ検出部は、前記入力電力に関するパラメータも検出する
ことを特徴とする請求項１記載の共振型電源装置。
【請求項３】
前記パラメータ取得部により取得されたパラメータに基づいて、自機の出力インピーダンスを負荷インピーダンスに整合させるように、前記インバータ回路間におけるスイッチング動作の位相差を制御する位相差制御部を備えた
ことを特徴とする請求項１記載の共振型電源装置。
【請求項４】
入力電力を増減して前記インバータ回路に出力するコンバータと、
前記パラメータ取得部により取得されたパラメータに基づいて、自機の出力インピーダンスを負荷インピーダンスに整合させるように、前記コンバータを制御するコンバータ制御部とを備えた
ことを特徴とする請求項１記載の共振型電源装置。
【請求項５】
前記パラメータ検出部は、前記インバータ回路毎に、当該インバータ回路から出力された高周波電力に関するパラメータを検出する
ことを特徴とする請求項１記載の共振型電源装置。
【請求項６】
前記パラメータ検出部は、前記インバータ回路毎に、当該インバータ回路に入力される前記入力電力に関するパラメータを検出する
ことを特徴とする請求項２記載の共振型電源装置。
【請求項７】
高周波電力を出力する共振型電源装置と、
前記共振型電源装置により出力された高周波電力を伝送する送信アンテナとを備え、
前記共振型電源装置は、
複数並列接続され、入力電力を高周波電力に変換して出力するインバータ回路と、
前記インバータ回路毎に設けられ、対応する前記インバータ回路の入力又は出力のオンオフを切換えるスイッチと、
前記インバータ回路に関するパラメータであって自機の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータ、及び前記高周波電力に関するパラメータのうちの少なくとも一方を検出するパラメータ検出部と、
前記パラメータ検出部により検出されたパラメータを取得するパラメータ取得部と、
前記パラメータ取得部により取得されたパラメータに基づいて、自機の出力インピーダンスを負荷インピーダンスに整合させるように、前記スイッチを制御する切換え制御部とを備えた
ことを特徴とする共振型電力伝送システム。
【請求項８】
前記送信アンテナは、磁界共鳴、電界共鳴又は電磁誘導により電力伝送を行う
ことを特徴とする請求項７記載の共振型電力伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波電力を出力する共振型電源装置、及び共振型電源装置を備えた共振型電力伝送システムに関する。
【背景技術】
【０００２】
無線電力伝送において、受信装置の負荷インピーダンスが変化すると、送信装置から受信装置への電力伝送効率が低下する。そこで、インダクタ及びキャパシタから成り、特性が異なる複数の整合回路を設け、接続する整合回路をリレーにより切換える送信装置が知られている（例えば特許文献１参照）。これにより、送信回路と送信アンテナとのインピーダンス整合動作を行うことができ、送信装置から受信装置への電力伝送効率を改善できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−３９８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来構成では、インダクタ及びキャパシタから成る整合回路を切換えることと、インダクタとキャパシタの容量を変化させることにより、インピーダンス整合動作を行っている。そのため、インピーダンス整合定数を変化させるために多数の整合回路が必要となる。すなわち、インダクタ、キャパシタ、切換え回路等の素子が複数必要となり、又は可変型の素子を利用するために大型の素子が必要となり、装置が大型化するという課題がある。
また、従来構成を大電力が必要な用途として用いる場合には、整合回路が有する電流容量を大容量化する必要があり、回路が大型化するという課題がある。【０００５】
また、従来構成では、大電力の伝送状態における整合回路の切換えは困難であるという課題がある。すなわち、従来構成では、リレーの接点を切換えることで複数の整合回路から一つを選択するようにしているため、接点に大電流が流れている状態で切換えを行うと、火花放電が発生してしまう。例えパワーリレーを用いた場合であっても、リレーの接点のオンオフ時に発生する火花放電は、非常に高い電圧と電流であるため、接点寿命の劣化原因となる。そのため、従来構成による大電力用途の場合には、送信回路の出力を一旦停止した上で、リレーの接点切換えを行い、その後に送信回路の出力動作を開始させる必要がある。【０００６】
この発明は、上記のような課題を解決するためになされたもので、整合回路を用いずに、自機の出力インピータンスと負荷インピーダンスとの整合動作を行うことができる共振型電源装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
この発明に係る共振型電源装置は、複数並列接続され、入力電力を高周波電力に変換して出力するインバータ回路と、インバータ回路毎に設けられ、対応するインバータ回路における入力又は出力のオンオフを切換えるスイッチと、インバータ回路に関するパラメータであって自機の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータ、及び高周波電力に関するパラメータのうちの少なくとも一方を検出するパラメータ検出部と、パラメータ検出部により検出されたパラメータを取得するパラメータ取得部と、パラメータ取得部により取得されたパラメータに基づいて、自機の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチを制御する切換え制御部とを備えたことを特徴とする。
【発明の効果】
【０００８】
この発明によれば、上記のように構成したので、整合回路を用いずに、自機の出力インピータンスと負荷インピーダンスとの整合動作を行うことができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１に係る共振型電源装置の構成例を示す図である。
【図２】図２Ａ、図２Ｂは、この発明の実施の形態１におけるインバータ回路とスイッチとの接続関係の一例を示す回路図である。
【図３】この発明の実施の形態１における制御部の動作例を示すフローチャートである。
【図４】一般的な高周波回路を示す図である。
【図５】この発明の実施の形態１に係る共振型電源装置による整合動作の一例を示す図である。
【図６】この発明の実施の形態１に係る共振型電源装置の別の構成例を示す図である。
【図７】この発明の実施の形態２に係る共振型電源装置の構成例を示す図である。
【図８】この発明の実施の形態３に係る共振型電源装置の構成例を示す図である。
【図９】この発明の実施の形態４に係る共振型電源装置の構成例を示す図である。
【図１０】この発明の実施の形態５に係る共振型電源装置の構成例を示す図である。
【図１１】図１１Ａ、図１１Ｂは、この発明の実施の形態５におけるインバータ回路とスイッチとの接続関係の一例を示す回路図である。
【図１２】この発明の実施の形態６に係る共振型電力伝送システムの構成例を示す図である。
【図１３】この発明の実施の形態１〜５における制御部のハードウェア構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る共振型電源装置１の構成例を示す図である。
共振型電源装置１は、図１に示すように、複数並列接続されたインバータ回路１０１、入力検出部１０２、電源パラメータ検出部１０３、出力検出部１０４、複数のスイッチ１０５、及び制御部１０６を備えている。なお図１では、各系統のインバータ回路１０１及びスイッチ１０５に対し、接尾記号（−１，−２，・・・）を付している。
【００１１】
インバータ回路１０１は、入力検出部１０２を介して入力された電力（入力電力）を高周波電力に変換して出力する。このインバータ回路１０１は、Ｅ級インバータ回路等の共振型スイッチング方式のインバータ回路である。なお、各インバータ回路１０１は、周波数が同期されている。また、入力電力は、直流電力又は交流電力のいずれであってもよい。
【００１２】
入力検出部１０２は、共振型電源装置１に入力された電力（入力電力）に関するパラメータを検出する。具体的には、入力検出部１０２は、上記パラメータとして、入力電流及び入力電圧のうちの１つ以上を検出する。
【００１３】
電源パラメータ検出部１０３は、インバータ回路１０１に関するパラメータであって共振型電源装置１の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータを検出する。具体的には、電源パラメータ検出部１０３は、上記パラメータとして、インバータ回路１０１の共振電圧、共振電流、共振電圧と共振電流の位相、インバータ回路１０１が有するスイッチング素子のドレイン−ソース間の電圧Ｖｄｓ又は電流Ｉｄｓ、インバータ回路１０１が有する素子（スイッチング素子、キャパシタ、インダクタ）の発熱等のうちの１つ以上を検出する。
【００１４】
出力検出部１０４は、各系統のインバータ回路１０１から出力されて合成された高周波電力に関するパラメータを検出する。具体的には、出力検出部１０４は、上記パラメータとして、出力電圧と出力電流の位相、振幅、実効値、又は通過電力、反射電力、定在波比等のうちの１つ以上を検出する。
【００１５】
なお、入力検出部１０２、電源パラメータ検出部１０３及び出力検出部１０４は、パラメータ検出部を構成する。また図１では、パラメータ検出部として、入力検出部１０２、電源パラメータ検出部１０３及び出力検出部１０４を有する場合を示したが、少なくとも電源パラメータ検出部１０３又は出力検出部１０４を有していればよい。
また、パラメータ検出部により検出されたパラメータの検出精度によって、制御部１０６におけるインピーダンス整合の精度が変化する。そのため、パラメータ検出部により複数のパラメータを検出することで、制御部１０６におけるインピーダンス整合の精度が向上する。
【００１６】
スイッチ１０５は、インバータ回路１０１毎に設けられ、制御部１０６からの指示（オンオフ制御信号）に従い、対応するインバータ回路１０１における出力のオンオフを切換える。このスイッチ１０５として、リレー又はＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体スイッチ、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）スイッチ等を用いる。
【００１７】
図２はインバータ回路１０１とスイッチ１０５との接続関係の一例を示す回路図である。なお図２では、インバータ回路１０１としてＥ級インバータ回路を用い、スイッチ１０５としてＦＥＴを用いている。
図２Ａでは、インバータ回路１０１に対して単一のスイッチ１０５を接続した場合を示している。この場合、スイッチ１０５は、ドレイン端子が、インバータ回路１０１における一対の出力端子のうちのホットライン上の端子（出力ＨＯＴ）に接続される。
また、図２Ｂでは、インバータ回路１０１に対して２つのスイッチ１０５を接続した場合を示している。この場合、一方のスイッチ１０５は、ドレイン端子が、インバータ回路１０１における一対の出力端子のうちのホットライン上の端子（出力ＨＯＴ）に接続される。また、他方のスイッチ１０５は、ドレイン端子が、上記一対の出力端子のうちのリターンライン上の端子（出力ＲＴＮ）に接続される。
【００１８】
制御部１０６は、パラメータ検出部により検出されたパラメータに基づいて、スイッチ１０５を制御する。この制御部１０６は、例えば図１に示すように、パラメータ取得部１０６１及び切換え制御部１０６２を備えている。
【００１９】
パラメータ取得部１０６１は、パラメータ検出部により検出されたパラメータを取得する。
【００２０】
切換え制御部１０６２は、パラメータ取得部１０６１により取得されたパラメータに基づいて、共振型電源装置１の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチ１０５を制御する。ここで、スイッチ１０５がリレー以外の素子（ＦＥＴ等の半導体スイッチ等）の場合には、切換え制御部１０６２は、スイッチ１０５に対してのみオンオフ制御信号を出力して制御を行えばよい。
【００２１】
一方、スイッチ１０５がリレーの場合には、切換え制御部１０６２は、スイッチ１０５の制御に加え、インバータ回路１０１におけるスイッチング動作を制御するドライブ制御部（不図示）に対してもオンオフ制御信号を出力して制御を行う。すなわち、切換え制御部１０６２は、ドライブ制御部を一瞬オフすることでスイッチング動作を一瞬オフし、その際にリレーの接点切換えを行う。これにより、スイッチ１０５としてリレーを用いた場合であっても、大電力の伝送状態におけるインピーダンス整合動作が可能となる。
【００２２】
次に、実施の形態１における制御部１０６の動作例について、図３を参照しながら説明する。
制御部１０６の動作例では、図３に示すように、まず、パラメータ取得部１０６１は、パラメータ検出部により検出されたパラメータを取得する（ステップＳＴ３０１）。
【００２３】
次いで、切換え制御部１０６２は、パラメータ取得部１０６１により取得されたパラメータに基づいて、共振型電源装置１の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチ１０５を制御する（ステップＳＴ３０２）。例えば、切換え制御部１０６２は、パラメータとして出力電圧と出力電流の位相を得た場合には、その位相差が無くなるようにスイッチ１０５の切換えを行う。
【００２４】
ここで、図４に示す一般的な高周波回路では、電源１１の出力インピーダンスＺＳと負荷１０のインピーダンスＺＬが異なると、電力が電源１１に反射する。すなわち、電源１１での消費電力が増え、負荷１０に供給される電力が低下する。なお反射係数ρは下式（１）で表される。
ρ＝（ＺＬ−ＺＳ）／（ＺＬ＋ＺＳ）            （１）
【００２５】
例えば、電源１１の出力インピーダンスＺＳが１００Ωであり、負荷１０のインピーダンスＺＬが５０Ωであり、インピーダンスが不整合状態であるとする。この場合には、式（１）から反射係数はρ＝０．３３３となり、電力の反射は約３３％であるため、負荷１０が消費できる電力は約６７％となる。
一方、電源１１の出力インピーダンスＺＳが５０Ωであり、負荷１０のインピーダンスＺＬが５０Ωであり、インピーダンスが整合状態であるとする。この場合には、式（１）から反射係数はρ＝０となり、電力の反射は０％であるため、負荷１０が消費できる電力は１００％となる。
【００２６】
なお、インピーダンスＺは、下式（２）で表されるように、純抵抗による実部の成分Ｒだけではなく、キャパシタＣ又はインダクタＬによる虚部（リアクタンス）の成分Ｘも含まれる。式（２）において、ωは交流電力の角周波数である。
Ｚ＝Ｒ＋Ｘ＝√（Ｒ２＋（ωＬ−（１／ωＣ））２）          （２）
そして、実施の形態１に係る共振型電源装置１では、共振型電源装置１の出力インピーダンスを負荷インピーダンスに合わせるために、インピーダンスＺのうちの虚部の成分Ｘを増減させる。これにより、純抵抗を増やさずにインピーダンス整合動作を行うことができ、損失の少ない整合動作が可能となる。
【００２７】
次に、制御部１０６による整合動作の一例について、図５を用いて説明する。
図５では、インバータ回路１０１の出力をオンした数に対する共振型電源装置１の出力インピーダンスの変化を示している。なお図５では、共振型電源装置１に対し、出力インピーダンスが１００Ωに設定されたインバータ回路１０１を６台設けた場合を想定している。
【００２８】
この図５に示すように、インバータ回路１０１の出力をオンする数が増えると、共振型電源装置１の出力インピーダンスが小さくなる。そこで、制御部１０６では、負荷インピーダンスに追従して、インバータ回路１０１の出力をオンする数を制御することで、共振型電源装置１の出力インピーダンスと負荷インピーダンスとの整合動作を行う。一般的に、負荷１０の消費電力が小さい場合には負荷インピーダンスが大きいため、インバータ回路１０１の出力をオンする数を少なくする。また、負荷１０の消費電力が大きい場合には負荷インピーダンスが小さいため、インバータ回路１０１の出力をオンする数を多くする。また、インバータ回路１０１の出力をオンする数を多くすることで、共振型電源装置１の出力電力の容量を増加できる。
【００２９】
なお図５では、インバータ回路１０１の出力インピーダンスを全て同一とした場合を示した。しかしながら、これに限らず、インバータ回路１０１の出力インピーダンスは異なっていてもよい。
【００３０】
以上のように、この実施の形態１によれば、複数並列接続され、入力電力を高周波電力に変換して出力するインバータ回路１０１と、インバータ回路１０１毎に設けられ、対応するインバータ回路１０１における出力のオンオフを切換えるスイッチ１０５と、インバータ回路１０１に関するパラメータであって共振型電源装置１の出力インピーダンスと負荷インピーダンスとの整合状態により変化するパラメータ、及び高周波電力に関するパラメータのうちの少なくとも一方を検出するパラメータ検出部と、パラメータ検出部により検出されたパラメータを取得するパラメータ取得部１０６１と、パラメータ取得部１０６１により取得されたパラメータに基づいて、共振型電源装置１の出力インピーダンスを負荷インピーダンスに整合させるように、スイッチ１０５を制御する切換え制御部１０６２とを備えたので、整合回路を用いずに、共振型電源装置１の出力インピータンスと負荷インピーダンスとの整合動作を行うことができる。
【００３１】
また、共振型電源装置１では整合回路が不要なため、従来構成に対し、共振型電源装置１の小型化、軽量化、低コスト化、及び電力変換効率の高効率化が可能である。
更に、共振型電源装置１では、大電力の伝送状態においてもインピーダンス整合動作が可能である。
【００３２】
また、共振型電源装置１では、負荷インピーダンスの変動に追従するように出力インピーダンスを変動させる。その結果、負荷１０の消費電力が大きくなり負荷インピーダンスが小さくなった場合に、出力インピーダンスを下げて出力電力を増やすことが可能となる。
【００３３】
なお上記では、制御部１０６において、切換え制御部１０６２が、インバータ回路１０１の出力をオンオフ制御することで、インピーダンス整合動作を行う場合を示した。
それに対し、例えば図６に示すように、図１に示す制御部１０６に対し、位相差制御部１０６３を追加してもよい。位相差制御部１０６３は、パラメータ取得部１０６１により取得されたパラメータに基づいて、共振型電源装置１の出力インピーダンスを負荷インピーダンスに整合させるように、インバータ回路１０１間におけるスイッチング動作の位相差を制御する。具体的には、位相差制御部１０６３は、遅延回路等を用いて、インバータ回路１０１におけるスイッチング動作のタイミングを遅らせることで、位相差を制御する。これによっても、出力インピーダンスのうちの虚部の成分を調整できるため、負荷１０に対するインピーダンス整合範囲を更に広げることができる。
【００３４】
実施の形態２．
図７はこの発明の実施の形態２に係る共振型電源装置１の構成例を示す図である。この図７に示す実施の形態２に係る共振型電源装置１では、図１に示す実施の形態１に係る共振型電源装置１にコンバータ１０７を追加し、制御部１０６にコンバータ制御部１０６４を追加している。その他の構成は同様であり、同一の符号を付してその説明を省略する。
【００３５】
コンバータ１０７は、入力検出部１０２の前段に設けられ、制御部１０６からの指示に従い、共振型電源装置１に入力された電力を増減する。コンバータ１０７としては、直流電力が入力される場合にはＤＣ／ＤＣコンバータを用い、交流電力が入力される場合にはＡＣ／ＤＣコンバータを用いる。このコンバータ１０７により増減された電力は、入力検出部１０２を介してインバータ回路１０１に出力される。
【００３６】
コンバータ制御部１０６４は、パラメータ取得部１０６１により取得されたパラメータに基づいて、共振型電源装置１の出力インピーダンスを負荷インピーダンスに整合させるように、コンバータ１０７を制御する。例えば、コンバータ制御部１０６４は、パラメータとして高周波電力の実効値を得た場合には、その大きさからコンバータ１０７における電力の増減量を制御する。
【００３７】
このように、入力検出部１０２の前段にコンバータ１０７を設けることで、実施の形態１の構成に対し、共振型電源装置１からの出力電力を制御できる。
ここで、共振型電源装置１の出力端に純抵抗等の負荷１０が接続されている場合には、コンバータ１０７によるインピーダンス整合動作は機能せず、電力が変化するだけである。一方、負荷１０の前段にＤＣ／ＤＣコンバータ又は送受信アンテナ等のように負荷１０の入力インピーダンスを変動させる機器が接続されている場合には、コンバータ１０７によってインピーダンス整合動作が可能となる。その結果、インピーダンス整合動作の精度が向上するとともに、インピーダンス整合範囲を更に広げることができる。
【００３８】
なお上記では、図１に示す共振型電源装置１に対し、コンバータ１０７及びコンバータ制御部１０６４を追加した場合を示した。しかしながら、これに限らず、図６に示す共振型電源装置１に対し、コンバータ１０７及びコンバータ制御部１０６４を追加してもよい。
【００３９】
実施の形態３．
図８はこの発明の実施の形態３に係る共振型電源装置１の構成例を示す図である。この図８に示す実施の形態３に係る共振型電源装置１では、図１に示す実施の形態１に係る共振型電源装置１に対し、入力検出部１０２を複数設けている。なお図８では、各系統の入力検出部１０２に対し、接尾記号（−１，−２，・・・）を付している。その他の構成は同様であり、同一の符号を付してその説明を省略する。また図８では制御部１０６の内部構成の図示を省略している。
【００４０】
実施の形態３における入力検出部１０２は、インバータ回路１０１毎に設けられ、対応するインバータ回路１０１に入力される電力（入力電力）に関するパラメータを検出する。具体的には、入力検出部１０２は、上記パラメータとして、入力電流及び入力電圧のうちの１つ以上を検出する。
【００４１】
このように、インバータ回路１０１に対して個別に入力検出部１０２を設けることで、インバータ回路１０１における性能の差異を補完できる。その結果、実施の形態１に対し、より精度の高いインピーダンス整合動作が可能となる。
【００４２】
なお上記では、図１に示す共振型電源装置１に対し、入力検出部１０２を複数設けた場合を示した。しかしながら、これに限らず、図６，７に示す共振型電源装置１に対し、入力検出部１０２を複数設けてもよい。
【００４３】
実施の形態４．
図９はこの発明の実施の形態４に係る共振型電源装置１の構成例を示す図である。この図９に示す実施の形態４に係る共振型電源装置１では、図１に示す実施の形態１に係る共振型電源装置１に対し、出力検出部１０４を複数設けている。なお図９では、各系統の出力検出部１０４に対し、接尾記号（−１，−２，・・・）を付している。その他の構成は同様であり、同一の符号を付してその説明を省略する。また図９では制御部１０６の内部構成の図示を省略している。
【００４４】
実施の形態４における出力検出部１０４は、インバータ回路１０１毎に設けられ、対応するインバータ回路１０１から出力された高周波電力に関するパラメータを検出する。具体的には、出力検出部１０４は、上記パラメータとして、出力電圧と出力電流の位相、振幅、実効値、又は通過電力、反射電力、定在波比等のうちの１つ以上を検出する。
【００４５】
このように、インバータ回路１０１に対して個別に出力検出部１０４を設けることで、インバータ回路１０１における性能の差異を補完できる。その結果、実施の形態１に対し、より精度の高いインピーダンス整合動作が可能となる。
【００４６】
なお上記では、図１に示す共振型電源装置１に対し、出力検出部１０４を複数設けた場合を示した。しかしながら、これに限らず、図６〜８に示す共振型電源装置１に対し、出力検出部１０４を複数設けてもよい。
【００４７】
実施の形態５．
図１０はこの発明の実施の形態５に係る共振型電源装置１の構成例を示す図である。この図１０に示す実施の形態５に係る共振型電源装置１では、図１に示す実施の形態１に係る共振型電源装置１に対し、スイッチ１０５の接続位置をインバータ回路１０１の後段から前段に変更している。その他の構成は同様であり、同一の符号を付してその説明を省略する。また図１０では制御部１０６の内部構成の図示を省略している。
【００４８】
実施の形態５におけるスイッチ１０５は、インバータ回路１０１毎に設けられ、制御部１０６からの指示（オンオフ制御信号）に従い、対応するインバータ回路１０１における入力のオンオフを切換える。このスイッチ１０５として、リレー又はＦＥＴ等の半導体スイッチ、ＭＥＭＳスイッチ等を用いる。
【００４９】
図１１はインバータ回路１０１とスイッチ１０５との接続関係の一例を示す回路図である。なお図１１では、インバータ回路１０１としてＥ級インバータ回路を用い、スイッチ１０５としてＦＥＴを用いている。
図１１Ａでは、インバータ回路１０１に対して単一のスイッチ１０５を接続した場合を示している。この場合、スイッチ１０５は、ソース端子が、インバータ回路１０１における一対の入力端子のうちのホットライン上の端子（入力ＨＯＴ）に接続される。
また、図１１Ｂでは、インバータ回路１０１に対して２つのスイッチ１０５を接続した場合を示している。この場合、一方のスイッチ１０５は、ソース端子が、インバータ回路１０１における一対の入力端子のうちのホットライン上の端子（入力ＨＯＴ）に接続される。また、他方のスイッチ１０５は、ドレイン端子が、上記一対の入力端子のうちのリターンライン上の端子（入力ＲＴＮ）に接続される。
【００５０】
ここで、図１等に示すようインバータ回路１０１の後段にスイッチ１０５を設けた場合には、出力をオフしたインバータ回路１０１の内部インピーダンスは出力検出部１０４から検出できない状態となる。それに対し、インバータ回路１０１の前段にスイッチ１０５を設けることで、入力をオフしたインバータ回路１０１の内部インピーダンスを出力検出部１０４で検出できる状態となる。すなわち、この場合の出力インピーダンスは、オフしているインバータ回路１０１の内部インピーダンスも合成されたインピーダンスになる。
【００５１】
なお上記では、図１に示す共振型電源装置１に対し、スイッチ１０５の接続位置をインバータ回路１０１の後段から前段に変更した場合を示した。しかしながら、これに限らず、図６〜９に示す共振型電源装置１に対し、スイッチ１０５の接続位置をインバータ回路１０１の後段から前段に変更してもよい。
【００５２】
実施の形態６．
実施の形態６では、実施の形態１〜５に係る共振型電源装置１の適用例について示す。図１２はこの発明の実施の形態６に係る共振型電力伝送システムの構成例を示す図である。
共振型電力伝送システムは、図１２に示すように、一次電源２、共振型電源装置１、送信アンテナ３、受信アンテナ４及び受信回路５を備えている。なお図１２では、受信回路５の後段に、受信回路５からの電力により機能する回路又は機器である負荷１０が接続されている。
【００５３】
一次電源２は、電力を出力する。なお、一次電源２が出力する電力は、直流電力又は交流電力のいずれであってもよい。
【００５４】
共振型電源装置１は、一次電源２からの電力（入力電力）を送信アンテナ３の共振周波数に合わせた高周波電力に変換して出力する。この共振型電源装置１は、図１，６〜１０に示す実施の形態１〜５に係る共振型電源装置１である。
【００５５】
送信アンテナ３は、共振型電源装置１からの高周波電力の周波数と同一（略同一の意味を含む）周波数で共振することで、電力伝送を行う。
【００５６】
受信アンテナ４は、送信アンテナ３の共振周波数と同一（略同一の意味を含む）周波数で共振することで、送信アンテナ３からの高周波電力を受信する。この受信アンテナ４により受信された高周波電力（交流電力）は、受信回路５に出力される。
【００５７】
なお、送信アンテナ３と受信アンテナ４との間の電力伝送方式は特に限定されず、磁界共鳴による方式、電界共鳴による方式、又は、電磁誘導による方式のいずれであってもよい。また、送信アンテナ３と受信アンテナ４は、図１２に示すような非接触に限らない。
【００５８】
受信回路５は、受信アンテナ４からの交流電力に対し、負荷１０の仕様に合わせて整流、又は、整流及び電圧変換を行う。すなわち、受信回路５としては、整流回路から成る構成、又は、整流回路及び受信電源（ＤＣ／ＤＣコンバータ、ＤＣ／ＡＣコンバータ等）から成る構成が挙げられる。この受信回路５により得られた電力は、負荷１０に出力される。
【００５９】
なお上記では、共振型電源装置１を共振型電力伝送システムに適用した場合を示したが、これに限らず、高周波電力を用いるその他のシステムに対しても同様に共振型電源装置１を適用可能である。
【００６０】
最後に、図１３を参照して、実施の形態１〜５における制御部１０６のハードウェア構成例を説明する。なお以下では、図１に示す実施の形態１における制御部１０６のハードウェア構成例について説明を行うが、他の制御部１０６についても同様である。
制御部１０６におけるパラメータ取得部１０６１及び切換え制御部１０６２の各機能は、処理回路５１により実現される。処理回路５１は、図１３Ａに示すように、専用のハードウェアであっても、図１３Ｂに示すように、メモリ５３に格納されるプログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）ともいう）５２であってもよい。
【００６１】
処理回路５１が専用のハードウェアである場合、処理回路５１は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はこれらを組み合わせたものが該当する。パラメータ取得部１０６１及び切換え制御部１０６２の各部の機能それぞれを処理回路５１で実現してもよいし、各部の機能をまとめて処理回路５１で実現してもよい。
【００６２】
処理回路５１がＣＰＵ５２の場合、パラメータ取得部１０６１及び切換え制御部１０６２の機能は、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアやファームウェアはプログラムとして記述され、メモリ５３に格納される。処理回路５１は、メモリ５３に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、制御部１０６は、処理回路５１により実行されるときに、例えば図３に示した各ステップが結果的に実行されることになるプログラムを格納するためのメモリ５３を備える。また、これらのプログラムは、パラメータ取得部１０６１及び切換え制御部１０６２の手順や方法をコンピュータに実行させるものであるともいえる。ここで、メモリ５３とは、例えば、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  ＥＰＲＯＭ）等の、不揮発性又は揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）等が該当する。
【００６３】
なお、パラメータ取得部１０６１及び切換え制御部１０６２の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェア又はファームウェアで実現するようにしてもよい。例えば、パラメータ取得部１０６１については専用のハードウェアとしての処理回路５１でその機能を実現し、切換え制御部１０６２については処理回路５１がメモリ５３に格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。
【００６４】
このように、処理回路５１は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって、上述の各機能を実現することができる。
【００６５】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００６６】
この発明に係る共振型電源装置は、整合回路を用いずに、自機の出力インピータンスと負荷インピーダンスとの整合動作を行うことができ、高周波電力を出力する共振型電源装置等に用いるのに適している。
【符号の説明】
【００６７】
１  共振型電源装置、２  一次電源、３  送信アンテナ、４  受信アンテナ、５  受信回路、１０  負荷、１１  電源、５１  処理回路、５２  ＣＰＵ、５３  メモリ、１０１  インバータ回路、１０２  入力検出部、１０３  電源パラメータ検出部、１０４  出力検出部、１０５  スイッチ、１０６  制御部、１０７  コンバータ、１０６１  パラメータ取得部、１０６２  切換え制御部、１０６３  位相差制御部、１０６４  コンバータ制御部。
【図１】
2017179203.tif 000003
【図２】
2017179203.tif 000004
【図３】
2017179203.tif 000005
【図４】
2017179203.tif 000006
【図５】
2017179203.tif 000007
【図６】
2017179203.tif 000008
【図７】
2017179203.tif 000009
【図８】
2017179203.tif 000010
【図９】
2017179203.tif 000011
【図１０】
2017179203.tif 000012
【図１１】
2017179203.tif 000013
【図１２】
2017179203.tif 000014
【図１３】
2017179203.tif 000015
【国際調査報告】
2017179203.tif 000016
2017179203.tif 000017
2017179203.tif 000018
2017179203.tif 000019