(57)【要約】  ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴがトーテムポール接続されたインバータ回路と、該ローサイドＭＯＳＦＥＴをスイッチングする第１ゲート駆動回路と、該ハイサイドＭＯＳＦＥＴをスイッチングする第２ゲート駆動回路と、該第２ゲート駆動回路に電圧を与えるブートストラップ回路と、該インバータ回路に予め定められた値より大きい電流が流れたときに異常信号を発する検知部と、を備え、該異常信号が出されると、該ローサイドＭＯＳＦＥＴをオフし、該ハイサイドＭＯＳＦＥＴをオフし、その後、該ローサイドＭＯＳＦＥＴに還流電流が流れている状態で該ローサイドＭＯＳＦＥＴをオンし該ブートストラップ回路のブートストラップコンデンサが過充電されることを防止する。
2017126103.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴがトーテムポール接続されたトーテムポール構造を有するインバータ回路と、
前記ローサイドＭＯＳＦＥＴをスイッチングする第１ゲート駆動回路と、
前記ハイサイドＭＯＳＦＥＴをスイッチングする第２ゲート駆動回路と、
前記第２ゲート駆動回路に電圧を与えるブートストラップ回路と、
前記インバータ回路に予め定められた値より大きい電流が流れたときに、異常信号を発する検知部と、を備え、
前記異常信号が出されると、前記第１ゲート駆動回路が前記ローサイドＭＯＳＦＥＴをオフし、前記第２ゲート駆動回路が前記ハイサイドＭＯＳＦＥＴをオフし、
その後、前記ローサイドＭＯＳＦＥＴのボディダイオードに還流電流が流れている状態で前記第１ゲート駆動回路が前記ローサイドＭＯＳＦＥＴをオンし前記ブートストラップ回路のブートストラップコンデンサが過充電されることを防止する保護動作を実行することを特徴とする制御回路。
【請求項２】
前記検知部は、前記インバータ回路の主電流が予め定められた値より大きくなると前記異常信号を発することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記第１ゲート駆動回路は、前記保護動作時に前記ローサイドＭＯＳＦＥＴにＰＷＭ信号を与えることを特徴とする請求項１又は２に記載の制御回路。
【請求項４】
前記検知部は、前記インバータ回路の温度が予め定められた値よりも大きくなったときに前記異常信号を発することを特徴とする請求項１〜３のいずれか１項に記載の制御回路。
【請求項５】
前記第１ゲート駆動回路は、前記ブートストラップ回路によって昇圧された電圧が予め定められた値より大きくならない限り、前記保護動作を実行しないことを特徴とする請求項１〜４のいずれか１項に記載の制御回路。
【請求項６】
前記検知部は、前記ローサイドＭＯＳＦＥＴのオン電圧が予め定められた値よりも多くなったときに前記異常信号を発することを特徴とする請求項１に記載の制御回路。
【請求項７】
前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴはワイドバンドギャップ半導体によって形成されたことを特徴とする請求項１〜６のいずれか１項に記載の制御回路。
【請求項８】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドであることを特徴とする請求項７に記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータ回路の制御に用いられる制御回路に関する。
【背景技術】
【０００２】
インバータ制御においては、ブートストラップ方式により低圧側ゲート駆動回路の電源から高圧側ゲート駆動回路の電源を供給するのが主流である。ＭＯＳＦＥＴを使用したインバータ回路で誘導負荷を駆動する場合、その還流電流がＭＯＳＦＥＴを逆流し高圧側主電極端子電位であるドレイン電位が低圧側主電極端子電位であるソース電位より低くなる。特に低圧側ＭＯＳＦＥＴに還流電流が流れる場合、そのドレイン電位がソース電位より低くなることで、ドレイン端子に一端が接続されたブートストラップコンデンサが過充電されてしまう。ブートストラップコンデンサの過充電により、ゲート駆動回路又はＭＯＳＦＥＴに過電圧がかかるおそれがある。特に過大な主電流が流れた際、保護動作が働き、低圧側ＭＯＳＦＥＴがオフして還流電流が流れる場合、還流電流も比較的大電流となる為この問題が顕著になる。  【０００３】
特許文献１には、この問題を解決するための技術が開示されている。特許文献１ではＧａＮＦＥＴをスイッチング素子として使用するハーフブリッジ電力回路において、ブートストラップコンデンサの充電経路に直列に、ブートストラップコンデンサクランプ回路を設ける。そのため、たとえブートストラップコンデンサのスイッチング素子側の電位が過剰に負電位となった場合であっても、ブートストラップコンデンサに充電される電圧が一定になるように制御することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】日本特表２０１５−５１１１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示される技術にでは下記の問題点があった。
・ブートストラップコンデンサクランプ回路を駆動する為に別途フローティング電源が必要である。
・ブートストラップコンデンサ電圧が一定となる様なアナログ制御が必要となるので制御が煩雑である。例えば増幅器３８５へのフィードバックである。
・ブートストラップ充電経路にＰｃｈ−ＭＯＳＦＥＴ３８０があるので、充電電流が制限される。もしくは体積、コストをかけて通電能力を確保する必要がある。【０００６】
そのため、簡単な構成でブートストラップコンデンサの過充電を抑制する制御回路が求められていた。【０００７】
本発明は上述の問題を解決するためになされたものであり、簡単な構成でブートストラップ回路のブートストラップコンデンサの過充電を抑制することができる制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の発明にかかる制御回路は、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴがトーテムポール接続されたトーテムポール構造を有するインバータ回路と、該ローサイドＭＯＳＦＥＴをスイッチングする第１ゲート駆動回路と、該ハイサイドＭＯＳＦＥＴをスイッチングする第２ゲート駆動回路と、該第２ゲート駆動回路に電圧を与えるブートストラップ回路と、該インバータ回路に予め定められた値より大きい電流が流れたときに、異常信号を発する検知部と、を備え、該異常信号が出されると、該第１ゲート駆動回路が該ローサイドＭＯＳＦＥＴをオフし、該第２ゲート駆動回路が該ハイサイドＭＯＳＦＥＴをオフし、その後、該ローサイドＭＯＳＦＥＴのボディダイオードに還流電流が流れている状態で該第１ゲート駆動回路が該ローサイドＭＯＳＦＥＴをオンし該ブートストラップ回路のブートストラップコンデンサが過充電されることを防止する保護動作を実行することを特徴とする。【０００９】
本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１０】
この発明によれば、ブートストラップ充電方式を採用する制御回路において、ローサイドＭＯＳＦＥＴのボディダイオードに還流電流が流れている状態でそのローサイドＭＯＳＦＥＴをオンするので、ブートストラップコンデンサの過充電を抑制できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る制御回路の回路図である。
【図２】ブートストラップコンデンサの充電方法を説明する図である。
【図３】制御回路の動作を示すタイミングチャートである。
【図４】実施の形態２に係る制御回路の回路図である。
【図５】制御回路の動作を示すタイミングチャートである。
【図６】実施の形態３に係る制御回路の構成図である。
【図７】制御回路の動作を示すタイミングチャートである。
【図８】実施の形態４に係る制御回路の回路図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る制御回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る制御回路の回路図である。制御回路の制御対象はインバータ回路である。インバータ回路は、ハイサイドＭＯＳＦＥＴＱ２とローサイドＭＯＳＦＥＴＱ１がトーテムポール接続されたトーテムポール構造、及びハイサイドＭＯＳＦＥＴＱ４とローサイドＭＯＳＦＥＴＱ３がトーテムポール接続されたトーテムポール構造を備えている。４つのＭＯＳＦＥＴでフルブリッジ回路が形成されている。このフルブリッジ回路で負荷であるインダクタンスＬに交流電流を供給する。
【００１４】
ローサイドＭＯＳＦＥＴＱ１、Ｑ３は、それぞれ第１ゲート駆動回路１０、１４でスイッチングされる。ハイサイドＭＯＳＦＥＴＱ２、Ｑ４は、それぞれ第２ゲート駆動回路１２、１６でスイッチングされる。すべてのＭＯＳＦＥＴは例えば珪素で形成される。ローサイドＭＯＳＦＥＴＱ１、Ｑ３がオンのときのボディダイオードのＶＦは、ローサイドＭＯＳＦＥＴＱ１、Ｑ３がオフのときのボディダイオードのＶＦより小さい。
【００１５】
第１ゲート駆動回路１０の電源電圧は電源ＶＤ１から供給される。第２ゲート駆動回路１２の電源電圧は、電源ＶＤ１の電圧を、ブートストラップダイオードＤ１とブートストラップコンデンサＣ１を有するブートストラップ回路によって昇圧して供給される。
【００１６】
第１ゲート駆動回路１４の電源電圧は電源ＶＤ２から供給される。第２ゲート駆動回路１６の電源電圧は、電源ＶＤ２の電圧を、ブートストラップダイオードＤ２とブートストラップコンデンサＣ２を有するブートストラップ回路によって昇圧して供給される。
【００１７】
このように、電源電圧をブートストラップ回路によって昇圧した電圧を、第２ゲート駆動回路１２、１６の電源電圧とする。言い換えれば、ブートストラップ回路により第２ゲート駆動回路１２、１６に電圧を与える。
【００１８】
端子２０、２２、２４、２６は、それぞれ第１ゲート駆動回路１０、第２ゲート駆動回路１２、第１ゲート駆動回路１４、第２ゲート駆動回路１６に接続されている。外部から端子２０、２２、２４、２６を経由して、各ゲート駆動回路に対する制御信号が与えられる。
【００１９】
図２は、ブートストラップコンデンサＣ１、Ｃ２の充電方法を説明する図である。破線Ａ１で表される経路に電流を流しブートストラップコンデンサＣ１を充電する。具体的には、ローサイドＭＯＳＦＥＴＱ１をオンして、第１ゲート駆動回路１０の電源ＶＤ１からブートストラップダイオードＤ１を経由する電流でブートストラップコンデンサＣ１を充電する。
【００２０】
ブートストラップコンデンサＣ２も同様に充電される。つまり、ローサイドＭＯＳＦＥＴＱ３がオンして、第１ゲート駆動回路１４の電源ＶＤ２からブートストラップダイオードＤ２を経由する電流でブートストラップコンデンサＣ２を充電する。
【００２１】
ハイサイドＭＯＳＦＥＴＱ２とローサイドＭＯＳＦＥＴＱ３に還流電流が流れるとき、ローサイドＭＯＳＦＥＴＱ３のボディダイオードのＶＦの分だけ、ＶＳ電位がＧＮＤに対して負電位となる。ＶＳ電位とはハイサイドＭＯＳＦＥＴＱ４とローサイドＭＯＳＦＥＴＱ３の接続点、又はハイサイドＭＯＳＦＥＴＱ２とローサイドＭＯＳＦＥＴＱ１の接続点における電位である。ＶＳ電位はブートストラップコンデンサＣ１の基準電位となるので、還流電流Ｉｆが流れＶＳ電位がＧＮＤに対して負電圧となると、ブートストラップコンデンサは充電モードとなる。充電電流の流れは図２の一点鎖線Ａ２に示す。この充電電流により、ＶＳの負電位分だけブートストラップコンデンサＣ２に過電圧がかかりブートストラップコンデンサＣ２が過充電されてしまう。
【００２２】
本発明の実施の形態１に係る制御回路は、以下の各工程を実施することで、ブートストラップコンデンサの過充電を抑制するものである。
【００２３】
１．異常検知工程
異常検知とは、インバータ回路に予め定められた値より大きい電流が流れたことを検知することである。本発明の制御回路は、インバータ回路に予め定められた値より大きい電流が流れたことを検知する検知部を備える。実施の形態１における検知部は第１ゲート駆動回路１０である。具体的には、第１ゲート駆動回路１０がローサイドＭＯＳＦＥＴＱ１の電流センスＩＣを有し、当該電流センスＩＣによりインバータ回路の電流を検知する。インバータ回路の主電流が予め定められた値より大きくなると検知部が異常信号を発する。例えば、ハイサイドＭＯＳＦＥＴＱ４、インダクタンスＬ及びローサイドＭＯＳＦＥＴＱ１を流れる主電流が予め定められた値より大きくなると、第１ゲート駆動回路１０が第１ゲート駆動回路１４へ異常信号Ｆｏを発する。異常信号Ｆｏには参照符号３０が付されている。なお、異常信号Ｆｏは第１ゲート駆動回路１４だけでなく、すべてのゲート駆動回路に伝送される。
【００２４】
図３は、制御回路の動作を示すタイミングチャートである。ＩｆとはローサイドＭＯＳＦＥＴＱ３のボディダイオードを流れる還流電流の波形である。Ｉｍは主電流の波形である。ＶＳ−ＧＮＤとは、ＶＳ電位とＧＮＤ電位との差である。Ｖｉｎ（Ｑ４）は、ハイサイドＭＯＳＦＥＴＱ４のゲートへの入力信号を表す。Ｖｉｎ（Ｑ１）は、ローサイドＭＯＳＦＥＴＱ１のゲートへの入力信号を表す。Ｖｉｎ（Ｑ３）は、ローサイドＭＯＳＦＥＴＱ３のゲートへの入力信号を表す。Ｆｏは異常信号を表す。図３には、主電流が予め定められた値より大きくなると異常信号Ｆｏが発せられることが示されている。
【００２５】
２．停止工程
異常検知工程で異常信号Ｆｏが発せれられると、停止工程へ処理が進められる。停止工程では、第１ゲート駆動回路１０、１４がローサイドＭＯＳＦＥＴＱ１、Ｑ３をオフし、第２ゲート駆動回路１２、１６がハイサイドＭＯＳＦＥＴＱ２、Ｑ４をオフする。これにより４つのＭＯＳＦＥＴがすべて遮断する。図３には異常信号Ｆｏが出された後、ハイサイドＭＯＳＦＥＴＱ４とローサイドＭＯＳＦＥＴＱ１がオフされたことが示されている。
【００２６】
３．保護動作
停止工程を終えると、ハイサイドＭＯＳＦＥＴＱ２とローサイドＭＯＳＦＥＴＱ３に還流電流が流れる。図２には、ローサイドＭＯＳＦＥＴＱ３に流れる還流電流Ｉｆが示されている。ローサイドＭＯＳＦＥＴＱ３に還流電流Ｉｆが流れると、図２の一点鎖線Ａ２で示される経路に電流が流れる。ローサイドＭＯＳＦＥＴＱ３のボディダイオードに還流電流が流れている状態では、ボディダイオードのＶＦの分だけ、ＶＳ電位がＧＮＤに対して負電位となる。そのため、ブートストラップコンデンサＣ２が過充電されるおそれがある。そこで、異常信号が出され、予め定められた時間ｔdeadが経過すると、保護動作を実行する。
【００２７】
具体的には、ローサイドＭＯＳＦＥＴＱ３のボディダイオードに還流電流が流れている状態で、第１ゲート駆動回路１４がローサイドＭＯＳＦＥＴＱ３をオンする。これにより当該ボディダイオードのＶＦが低下する。図３には、時刻ｔ１においてローサイドＭＯＳＦＥＴＱ３がオンしたことで、ＶＳ−ＧＮＤが小さくなることが示されている。この動作を保護動作という。保護動作により、ブートストラップ回路のブートストラップコンデンサが過充電されることを防止できる。
【００２８】
ｔdeadを十分長く取ることで、停止工程ですべてのＭＯＳＦＥＴがオフしてから保護動作を始めローサイドＭＯＳＦＥＴをオンする。ハイサイドＭＯＳＦＥＴＱ２、Ｑ４がオフされてからローサイドＭＯＳＦＥＴＱ３をオンすることで、トーテムポール構造をなすハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴが同時にオンして主電流であるＬ電流が流れることを防止する。
【００２９】
このように、本発明の実施の形態１の制御回路は、ローサイドＭＯＳＦＥＴのボディダイオードに還流電流が流れ、ブートストラップコンデンサの一端の電位が下がって、ブートストラップコンデンサが過充電されるおそれがある場合において、ローサイドＭＯＳＦＥＴをオンにすることで当該過充電を防止する。この保護動作は、非常に簡単な動作であるとともに、追加部品を必要としない。したがって、簡単な構成でブートストラップ回路のブートストラップコンデンサの過充電を抑制することができる。
【００３０】
インバータ回路は、フルブリッジ回路に限定されない。トーテムポール構造を有するインバータ回路であればフルブリッジ回路以外の回路を採用してもよい。例えばインバータ回路として３相インバータ回路を採用してもよい。検知部は、インバータ回路に予め定められた値より大きい電流が流れたときに異常信号を発するものであれば特に限定されない。例えば、第１ゲート駆動回路１４に検知部としての機能をもたせ、第１ゲート駆動回路１４で主電流をモニタし、当該主電流が予め定められた値より大きくなったときに異常信号を発しても良い。
【００３１】
実施の形態１では、４つのＭＯＳＦＥＴを珪素によって形成した。しかし、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によってＭＯＳＦＥＴを形成してもよい。ワイドバンドギャップ半導体としては、例えば炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。珪素を材料とするＭＯＳＦＥＴに還流電流が流れているときのＶＳ−ＧＮＤが−０．６Ｖ程度であるとすると、ワイドバンドギャップ半導体を材料とするＭＯＳＦＥＴに還流電流が流れているときのＶＳ−ＧＮＤは例えば−２．６Ｖ程度にもなる。したがって、ワイドバンドギャップ半導体を採用した場合にはブートストラップコンデンサが過充電される問題が深刻である。そのため、ワイドバンドギャップ半導体でＭＯＳＦＥＴを構成したときには、本発明の制御回路が特に有効である。
【００３２】
その他にも本発明の特徴を逸脱しない範囲で様々な変形が可能である。そして、これらの変形は以下の実施の形態に係る制御回路にも適宜応用することができる。なお、以下の実施の形態の制御回路については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
【００３３】
実施の形態２．
実施の形態２の制御回路による保護動作は、実施の形態１の保護動作と異なる。実施の形態２では、第１ゲート駆動回路は、保護動作時にローサイドＭＯＳＦＥＴにＰＷＭ信号を与える。
【００３４】
図４は、実施の形態２に係る制御回路の回路図である。ＰＷＭ信号を発生するマイコン４０が、第１ゲート駆動回路１０、１４と第２ゲート駆動回路１２、１６に接続されている。第１ゲート駆動回路１０、１４と第２ゲート駆動回路１２、１６は、マイコン４０から出されたＰＷＭ信号に基づき、ＭＯＳＦＥＴをオンオフする。このマイコン４０には、第１ゲート駆動回路１０から異常信号Ｆｏが入力される。
【００３５】
保護動作を行う工程では、マイコン４０から第１ゲート駆動回路１４へＰＷＭ信号を供給することで、ローサイドＭＯＳＦＥＴＱ３にＰＷＭ信号を印加する。これによりローサイドＭＯＳＦＥＴＱ３はオンオフを繰り返す。図５には、時刻ｔ１からローサイドＭＯＳＦＥＴＱ３をＰＷＭ信号でオンすることが示されている。このようにローサイドＭＯＳＦＥＴＱ３をオンすることで、ローサイドＭＯＳＦＥＴＱ３のＶＦを低下させて、ブートストラップコンデンサＣ２の過充電を抑制することができる。しかも、保護動作のための新たな信号パターンを用意する必要がなく、既存のＰＷＭ信号を用いることができるので、処理が簡単になる。
【００３６】
実施の形態３．
実施の形態３に係る制御回路による動作は、異常検知工程に特徴がある。実施の形態３では、検知部は、インバータ回路の温度が予め定められた値よりも大きくなったときに異常信号を発する。インバータ回路に過電流が流れるとインバータ回路の温度が高くなるので、インバータ回路が高温になったことを検知することで、当該過電流を検知する。
【００３７】
図６は、実施の形態３に係る制御回路の構成図である。インバータ回路にはインバータ回路の温度を測定する温度計５０が設置されている。この温度計５０の測定結果が、ＭＯＳＦＥＴを駆動する駆動回路５２に伝送される。駆動回路５２は、検知部としての機能を有し、インバータ回路の温度が予め定められた値より大きいか否かを判定する。駆動回路５２はインバータ回路の温度が予め定められた値より大きいときに異常信号を発する。
【００３８】
図７は、実施の形態３に係る制御回路の動作を示すタイミングチャートである。図７において、「温度」というのは、温度計５０で測定された温度を指す。温度が高くなり、予め定められた値Ｔｘより大きくなると、異常信号Ｆｏが出され、停止工程を実施する。その後、ローサイドＭＯＳＦＥＴＱ３をオンする保護動作を実施する。
【００３９】
主電流をモニタすることに代えて温度をモニタすることで、設計自由度を向上させることができる。また、温度をモニタする異常検知と、センス電流をモニタする異常検知を併用してもよい。
【００４０】
実施の形態４．
実施の形態４の制御回路は、ブートストラップ回路によって昇圧された電圧が予め定められた値より大きくならない限り、第１ゲート駆動回路は保護動作を実行しない。
【００４１】
図８は、実施の形態４に係る制御回路の回路図である。ハイサイドＭＯＳＦＥＴＱ４をオンオフする第２ゲート駆動回路１６とマイコン４０が接続線６０で接続されている。この接続により、マイコン４０は、第２ゲート駆動回路１６の電源電圧をモニタすることができる。第２ゲート駆動回路１６の電源電圧は、ブートストラップ回路によって昇圧された電圧と等しい。
【００４２】
実施の形態１では、保護動作を実行する工程においてローサイドＭＯＳＦＥＴＱ３をオンする。これに対し、実施の形態４では、保護動作を実行する工程において、マイコン４０がブートストラップ回路によって昇圧された電圧をモニタする。そして、その電圧が予め定められた値より大きくならない限り、第１ゲート駆動回路１４による保護動作を実行しない。ブートストラップ回路によって昇圧された電圧が予め定められた値より大きい場合は、保護動作を実行する。
【００４３】
このように、実施の形態４では、異常信号Ｆｏが出され、かつブートストラップ回路によって昇圧された電圧が予め定められた値より大きい場合に、保護動作を実行する。これにより、インダクタンスＬに電流が流れない短絡が起きてブートストラップコンデンサが過充電されるおそれが無い場合に、ローサイドＭＯＳＦＥＴＱ３をオフのままとすることができる。ローサイドＭＯＳＦＥＴＱ３をオフのままとすることで、これをオンとすることで生じるアーム短絡のリスクを回避できる。
【００４４】
インバータ回路には、過電流保護回路、短絡保護回路、加熱保護回路及び制御電源電圧低下保護回路などの様々な保護回路が設けられることがある。つまり、インバータ回路に過電流が流れた場合以外にも異常信号Ｆｏを発する場合がある。そのような場合に、異常信号Ｆｏの発報により自動的に保護動作を実行するのは好ましくない。そこで、上記のように「ブートストラップ回路によって昇圧された電圧」をモニタすることが有効である。
【００４５】
実施の形態５．
実施の形態５に係る制御回路の検知部は、ローサイドＭＯＳＦＥＴＱ３のオン電圧（ＶＤＳ）が予め定められた値よりも多くなったときに異常信号を発する。これにより、実施の形態１の制御回路と同様の効果を得ることができる。この様な検知部は設計自由度の向上に貢献する。
【００４６】
なお、上記の各実施の形態に係る制御回路の特徴を適宜に組み合わせて、本発明の効果を高めても良い。
【符号の説明】
【００４７】
１０,１４  第１ゲート駆動回路、  １２,１６  第２ゲート駆動回路、  Ｃ１,Ｃ２  ブートストラップコンデンサ、  Ｑ１,Ｑ３  ローサイドＭＯＳＦＥＴ、  Ｑ２,Ｑ４  ハイサイドＭＯＳＦＥＴ
【図１】
2017126103.tif 000003
【図２】
2017126103.tif 000004
【図３】
2017126103.tif 000005
【図４】
2017126103.tif 000006
【図５】
2017126103.tif 000007
【図６】
2017126103.tif 000008
【図７】
2017126103.tif 000009
【図８】
2017126103.tif 000010
【国際調査報告】
2017126103.tif 000011
2017126103.tif 000012
2017126103.tif 000013
2017126103.tif 000014