(57)【要約】  本発明に係る半導体基板は、窒化物半導体層２０３と、窒化物半導体層２０３の一方主面側に形成される非晶質半導体層２０５と、非晶質半導体層２０５上に形成され、非晶質半導体層２０５より表面粗さが大きい半導体層である高ラフネス層２０６と、高ラフネス層２０６上に形成されるダイヤモンド層２０７と、を備えており、窒化物半導体層上にダイヤモンド層を形成するにあたり、窒化物半導体層へのダメージを抑制し、両者の密着力を高めることができる。
2017135401.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体層（２０３）と、
前記窒化物半導体層（２０３）の一方主面側に形成される非晶質半導体層（２０５）と、
前記非晶質半導体層（２０５）上に形成され、前記非晶質半導体層（２０５）より表面粗さが大きい半導体層である高ラフネス層（２０６）と、
前記高ラフネス層（２０６）上に形成されるダイヤモンド層（２０７）と、
を備える半導体基板。
【請求項２】
前記高ラフネス層（２０６）は、算術平均粗さＲａが１ｎｍから５０ｎｍである、
請求項１に記載の半導体基板。
【請求項３】
前記高ラフネス層（２０６）は微結晶シリコン層である、
請求項１又は２に記載の半導体基板。
【請求項４】
前記非晶質半導体層（２０５）は非晶質シリコン層である、
請求項３に記載の半導体基板。
【請求項５】
前記非晶質半導体層（２０５）はＤＬＣ層である、
請求項１から３のいずれか１項に記載の半導体基板。
【請求項６】
前記高ラフネス層（２０６）は微結晶ダイヤモンド層である、
請求項５に記載の半導体基板。
【請求項７】
前記非晶質半導体層（２０５）は、酸化シリコン層である、
請求項１に記載の半導体基板。
【請求項８】
前記非晶質半導体層（２０５）は、窒化アルミニウム層である、
請求項１に記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、窒化物半導体層及びダイヤモンド層を備える半導体基板に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）等のIII族窒化物半導体は、絶縁破壊電界及びキャリア速度が大きいため、高出力の電子デバイス又は光デバイスへの応用が期待されている。しかし、高出力動作時の自己発熱により出力特性が制限されるという問題がある。【０００３】
そこで、ダイヤモンド上に窒化物半導体層を形成して電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）を作製することで、上記の問題を解決しようとする試みがなされている。ダイヤモンドは極めて高い熱伝導率を有しているため、ダイヤモンド上に作成した電界効果トランジスタは、他の基板上では原理的に実現できない高出力動作が原理上可能となる。【０００４】
しかしながら、従来の技術では、ダイヤモンド上に単結晶の窒化物半導体層を直接成長させることは困難である（非特許文献１）。また、多結晶の窒化物半導体層であっても、その膜厚が１０００ｎｍ以上と大きくなるとクラックが生じてしまう。クラックが生じた多結晶窒化物層の電気伝導性は極めて低いため、ダイヤモンド上に窒化物半導体層を直接成長することで作製された電界効果トランジスタのドレイン電流は低く、高い出力電力密度が得られなかった。【０００５】
そこで、特許文献１では、ダイヤモンド層上にＳｉからなる薄膜を堆積させて緩和層とし、緩和層上に窒化物半導体層を形成することで、クラックの発生を抑制している。【０００６】
また、特許文献２では、窒化物半導体基板上にダイヤモンドを成長させることが開示されている。この窒化物半導体基板は上面側に複数のエピタキシャル層（単結晶窒化物層）を有し、エピタキシャル層上にデバイス層を有している。そして、底面側に形成した穴の中にダイヤモンドが形成される。この場合、窒化物上でダイヤモンドを成長させるため、窒化物上に予めダイヤモンド微粒子（シード）を分散させている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−４１２５２号公報
【特許文献２】特表２０１５−５１７２０５号公報
【非特許文献】
【０００８】
【非特許文献１】Ｍａｓａｔａｋａ  Ｉｍｕｒａ，  ｅｔ  ａｌ．，  “Ｇｒｏｗｔｈ  ｍｅｃｈａｎｉｓｍ  ｏｆ  ｃ−ａｘｉｓ−ｏｒｉｅｎｔｅｄ  ＡｌＮ  ｏｎ  （１１１）  ｄｉａｍｏｎｄ  ｓｕｂｓｔｒａｔｅｓ  ｂｙ  ｍｅｔａｌ−ｏｒｇａｎｉｃ  ｖａｐｏｒ  ｐｈａｓｅ  ｅｐｉｔａｘｙ”，  Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ３１２  （２０１０）  １３２５−１３２８．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１では、窒化物半導体層とダイヤモンド層との間に緩和層を設けることで、窒化物半導体層に発生するクラックを抑制している。しかし、窒化物半導体層の厚みが大きくなるほど緩和層の効果は弱まり、クラックが生じる可能性が高まる。そのため、特許文献２のように、窒化物半導体層上にダイヤモンド層の形成をする方が望ましい。【００１０】
しかし、特許文献２では、窒化物半導体層上に直接ダイヤモンドを形成しているため、ダイヤモンドの種結晶により窒化物半導体層に傷がついてしまうという問題がある。また、窒化物半導体層とダイヤモンド層との結合が弱く密着性が保てない、という問題がある。【００１１】
本発明はこれらの問題に鑑み、窒化物半導体層上にダイヤモンド層を形成するにあたり、窒化物半導体層へのダメージを抑制し、両者の密着力を高めることを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る半導体基板は、窒化物半導体層と、窒化物半導体層の一方主面側に形成される非晶質半導体層と、非晶質半導体層上に形成され、非晶質半導体層より表面粗さが大きい半導体層である高ラフネス層と、高ラフネス層上に形成されるダイヤモンド層と、を備える。
【発明の効果】
【００１３】
本発明に係る半導体基板は、窒化物半導体層と、窒化物半導体層の一方主面側に形成される非晶質半導体層と、非晶質半導体層上に形成され、非晶質半導体層より表面粗さが大きい半導体層である高ラフネス層と、高ラフネス層上に形成されるダイヤモンド層と、を備える。従って、高ラフネス層によりダイヤモンド層との高い密着性が得られると共に、非晶質半導体層により高ラフネス層及びダイヤモンド層を形成する際の窒化物半導体層へのダメージが抑制される。本発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る半導体基板の断面図である。
【図２】実施の形態１に係る半導体基板の製造工程を示す断面図である。
【図３】実施の形態１に係る半導体基板の製造工程を示す断面図である。
【図４】実施の形態１に係る半導体基板の製造工程を示す断面図である。
【図５】実施の形態１に係る半導体基板の製造工程を示す断面図である。
【図６】実施の形態２に係る半導体基板の断面図である。
【図７】実施の形態２に係る半導体基板の製造工程を示す断面図である。
【図８】実施の形態２に係る半導体基板の製造工程を示す断面図である。
【発明を実施するための形態】
【００１５】
本明細書で用いる図で示される各部の大きさや各部間の比は、理解の容易のため実際と異なる場合がある。
【００１６】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明の実施の形態１に係る半導体基板１０１の構成を示す断面図である。半導体基板１０１は、自立基板２０１、積層緩衝層２０２、窒化物半導体層２０３、非晶質半導体層２０５、高ラフネス層２０６、及びダイヤモンド層２０７を備えている。
【００１７】
自立基板２０１は、Ｓｉ，ＳｉＣ又はＧａＮ等の基板である。積層緩衝層２０２は、欠陥を抑制させながら窒化物半導体層２０３を成長させるために設けられる層であり、多結晶の窒化物半導体層、例えばＡｌＧａＮとＡｌＮの積層構造である。積層緩衝層２０２上に単結晶の窒化物半導体層２０３が形成される。
【００１８】
自立基板２０１の裏面側（図１の紙面下側）には非晶質半導体層２０５、高ラフネス層２０６及びダイヤモンド層２０７が順に積層している。自立基板２１には、積層緩衝層２０２が露出する開口部２０４が設けられており、非晶質半導体層２０５は開口部２０４において積層緩衝層２０２と接して設けられる。ダイヤモンド層２０７は、放熱膜として機能する。
【００１９】
半導体基板１０１の特徴は、窒化物半導体層２０３とダイヤモンド層２０７との間に非晶質半導体層２０５及び高ラフネス層２０６を備えている点である。高ラフネス層２０６は、非晶質半導体層２０５よりも高いラフネス（表面粗さ）を有しており、ダイヤモンド層２０７との密着性を高めるために設けられる。非晶質半導体層２０５は、真性の非晶質半導体層であり、高ラフネス層２０６を成膜する際に窒化物半導体層２０３に与えられるダメージを防ぐために設けられる。
【００２０】
すなわち、実施の形態１に係る半導体基板１０１は、窒化物半導体層２０３と、窒化物半導体層２０３の一方主面側に形成される非晶質半導体層２０５と、非晶質半導体層２０５上に形成され、非晶質半導体層２０５より表面粗さが大きい半導体層である高ラフネス層２０６と、高ラフネス層２０６上に形成されるダイヤモンド層２０７とを備える。
【００２１】
＜Ａ−２．製造方法＞
図２，３，４，５は、半導体基板１０１の製造方法を示す断面図である。以下、これらの図に沿って半導体基板１０１の製造方法を説明する。
【００２２】
まず、図２に示すように、自立基板２０１上に積層緩衝層２０２を形成し、積層緩衝層２０２上に単結晶の窒化物半導体層２０３を形成する。
【００２３】
次に、図３に示すように、自立基板２０１に開口部２０４を形成し、開口部２０４から積層緩衝層２０２を露出させる。本実施の形態では、開口部２０４の形成に反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：ＲＩＥ）を用いたが、他の物理的エッチング処理又は化学的エッチング処理を用いても良い。
【００２４】
その後、図４に示すように、自立基板２０１及び開口部２０４の積層緩衝層２０２上に非晶質シリコンを非晶質半導体層２０５として堆積する。本実施の形態ではプラズマＣＶＤ法を用いて非晶質半導体層２０５を作成するが、他の一般的に用いられる成膜方法、例えば熱ＣＶＤ、光ＣＶＤ等を用いても良い。
【００２５】
その後、非晶質半導体層２０５上に微結晶シリコンを高ラフネス層２０６として堆積する。
【００２６】
本実施の形態では、非晶質半導体層２０５として非晶質シリコンを用い、高ラフネス層２０６として微結晶シリコンを用いるため、同一の原料ガス及び装置で非晶質半導体層２０５及び高ラフネス層２０６を作成することができる。例えば本実施の形態では、原料ガスとしてＳｉＨ４及びＨ２を用い、ガス流量比を１：１５として非晶質シリコンを形成し、ガス流量比を１：２００として微結晶シリコンを形成する。このように、高い水素希釈比の条件下で微結晶シリコンの成膜を行うことによって、その表面が水素ラジカルによって大きく荒らされる。これにより、算術平均粗さＲａ値が数ｎｍ程度の平均粗さを持つ層が形成される。
【００２７】
なお、ラマン分光法を用いて微結晶の形成を確認することが出来るが、本発明において高ラフネス層２０６はその表面粗さが高ければ良いため、その観点で言えば微結晶か非晶質かを問わない。実際、ラマン分光ピークを有しない実質的に非晶質な膜を高ラフネス層２０６としても良い。しかし、微結晶シリコンを用いれば、膜中に水素を含有するため、エッチングされにくいという利点がある。
【００２８】
高ラフネス層２０６の表面粗さは、具体的にはＲａ値が１ｎｍから５０ｎｍの範囲にあることが望ましい。ダイヤモンドは直径数ｎｍのナノダイヤモンド粒子、又はそれに相当する大きさの傷（凹凸）を起点に成長するため、高ラフネス層２０６のＲａ値を上記の範囲とすることにより、ダイヤモンドの初期核が高ラフネス層２０６の谷部に十分に浸透するからである。なお、原子間力顕微鏡を用いた評価により、今回作製した微結晶シリコン（高ラフネス層２０６）のＲａ値が約５ｎｍであることを確認した。
【００２９】
本実施の形態では、非晶質半導体層２０５の材料として非晶質シリコンを、高ラフネス層２０６の材料として微結晶シリコンを使用しているが、成膜の際に他の原料ガスを投入し、酸化シリコン、窒化シリコン又は炭化シリコン等のシリコン系の化合物を使用することもできる。
【００３０】
窒化物半導体層２０３をＧａＮ層とする場合、ＧａＮの熱膨張係数は５．６ｐｐｍ／Ｋである。これに対してダイヤモンドの熱膨張係数は１．１ｐｐｍ／Ｋであり、ＧａＮとは大きく異なる。ダイヤモンドの成長時の温度は１０００℃にまで達することから、ダイヤモンド層２０７とＧａＮ層（窒化物半導体層）との間には高い熱応力が働き、これが両者の密着性を損なう原因の一つとなる。ところで、非晶質シリコン及び微結晶シリコンの熱膨張係数は３ｐｐｍ／Ｋであるため、非晶質シリコン層を非晶質半導体層２０５、微結晶シリコン層を高ラフネス層２０６とする場合、非晶質半導体層２０５及び高ラフネス層２０６の熱膨張係数は窒化物半導体層２０３とダイヤモンド層２０７の熱膨張係数の中間の値となる。従って、高ラフネス層２０６の高いラフネスによってダイヤモンド層２０７との密着性を高めることに加えて、非晶質半導体層２０５及び高ラフネス層２０６を、熱膨張係数の差による歪みを緩和する層として機能させることによっても、ダイヤモンド層２０７との密着性を高めることが出来る。
【００３１】
また、非晶質半導体層２０５として酸化シリコンを用いてもよい。酸化シリコンは、熱膨張係数がダイヤモンドに近いため、室温環境下では、非晶質半導体層２０５とダイヤモンドとの熱膨張係数差による応力の発生をより抑えることができる。また、半導体基板の製造工程において、窒化物半導体層２０３上に非晶質半導体層２０５を形成後に昇温し、ダイヤモンド層２０７を形成することとなる。酸化シリコンは、熱膨張係数がダイヤモンドに近いため、ダイヤモンド層２０７の形成後の冷却過程における熱膨張歪みを改善することができる。なお、自立基板２０１の靭性は高温時の方が優れ、基板の変形に対して基板が損傷するリスクが少ないため、低温時により熱膨張係数差による応力が発生しない構造を取ることも有効である。この点においては、熱膨張係数がダイヤモンド（１．１ｐｐｍ／Ｋ）を下回るもの、例えば石英などを使用してもよい。
【００３２】
高ラフネス層２０６の形成後、図５に示すように、高ラフネス層２０６にダイヤモンド微粒子２０８による傷つけ処理を行い、高ラフネス層２０６の表面にダイヤモンド微粒子２０８を分散させる。このダイヤモンド微粒子２０８がダイヤモンドの成長核（初期核）となる。傷つけ処理は、ダイヤモンド微粒子２０８の水溶液中で超音波処理を行うことでなされる。本実施の形態では、粒径が５ｎｍから１０ｎｍのダイヤモンド微粒子２０８を０．０１重量％含む水溶液を作製し、そこに対象基板を投入して１Ｗ／ｃｍ２の出力で超音波処理を３０分実施した。その後、高ラフネス層２０６の表面のＳＥＭ画像を観察した結果、ダイヤモンド微粒子２０８の付着を確認した。
【００３３】
傷つけ処理に使用するダイヤモンド微粒子２０８は、ナノ粒子に限らず、最大で１０μｍの粒径であっても良い。ただし、粒径が５ｎｍから２０ｎｍ程度のダイヤモンド微粒子２０８を使用する場合には、傷つけ処理により付着したダイヤモンド微粒子２０８を初期核としてダイヤモンド層２０７を成長させることが出来るため、傷つけ処理とは別にダイヤモンド微粒子２０８を高ラフネス層２０６の表面に付着させる処理を行う必要がない。
【００３４】
なお、高ラフネス層２０６を設けることによって傷つけ処理と同様の効果が得られるため、工程削減のためダイヤモンド微粒子による傷つけ処理を省略しても良い。しかし、傷つけ処理を行うことによってダイヤモンドの初期核密度を上昇させることが出来る。
【００３５】
最後に、マイクロ波プラズマＣＶＤ法を用いて高ラフネス層２０６上にダイヤモンド層２０７を成膜する。マイクロ波プラズマＣＶＤ法では、２．４５ＧＨｚのマイクロ波による電力輸送を利用して真空チャンバー内に高エネルギーのプラズマを発生させ、成膜を行う。原料ガスとしてはＣＨ４、Ｈ２及び微量のＯ２を用いる。この場合、熱によって分解したＣＨ４がダイヤモンドの成長に寄与する。また、これ以外にも原料ガスとしてＣ２Ｈ２、Ｃ３Ｈ８など他の炭化水素やＣＯ２を使用しても良い。本実施の形態では、ＣＨ４とＨ２の流量比を１：１０とし、水素エッチング耐性の高いダイヤモンド結晶のみが選択されて成長するようになっている。
【００３６】
なお、ダイヤモンドの成長温度は８００℃から１１００℃程度であり、その成膜時に高温の水素ラジカルが発生するため、従来の半導体基板では水素ラジカルにより窒化物半導体層２０３の表面が損傷してしまう。しかし、半導体基板１０１では窒化物半導体層２０３の主面上に非晶質半導体層２０５と高ラフネス層２０６とを形成した上でその上にダイヤモンド層２０７を成膜するため、水素ラジカルによる窒化物半導体層２０３の損傷を防ぐことができる。
【００３７】
ダイヤモンド層２０７の作製にはマイクロ波プラズマＣＶＤ法を用いたが、代表的な作製方法として、他にホットフィラメントＣＶＤ法を使用することもできる。この方法では、チャンバー内部に張られたタングステン等の触媒線を熱することで原料ガスを分解し、高温に熱した基板上にラジカルを供給してダイヤモンド層を成長させる。基板温度はマイクロ波プラズマＣＶＤ法と同じく１０００℃程度にまで上昇する。この方法の特徴は、プラズマを使用せず触媒線の張り方次第で基板表面の温度を均一化させることが出来るため、より大面積に均一な成長を行うことが出来ることである。しかし一方で、成膜速度はマイクロ波プラズマＣＶＤ法に劣る。また、触媒線を２２００℃程度まで熱するため、触媒線の材料が不純物として膜中に取り込まれるという問題もある。
【００３８】
こうして、窒化物半導体層２０３の裏面側にダイヤモンド層２０７を設けた図１に示す半導体基板１０１が完成する。この半導体基板１０１は、窒化物半導体層２０３の表面にデバイス構造を作製できる他、ダイヤモンド層２０７の表面を研磨し他基板と接続することも可能である。
【００３９】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
実施の形態１では、非晶質半導体層２０５に非晶質シリコンを用いると説明した。しかし、窒化物半導体層２０３及び積層緩衝層２０２にＧａＮを用いている場合、ダイヤモンド層２０７を形成する際に基板温度が１０００℃程度にまで上昇すると、窒化物半導体層２０３又は積層緩衝層２０２を構成するＧａＮと非晶質半導体層２０５のシリコン原子が反応してしまう（メルトバックエッチング）という問題がある。
【００４０】
積層緩衝層２０２に窒化アルミニウム（ＡｌＮ）層を用いれば、シリコンとＧａＮの接触を防ぐことが出来るが、本実施の形態では、非晶質半導体層２０５にダイヤモンド状炭素（ｄａｉａｍｏｎｄ−ｌｉｋｅ  ｃａｒｂｏｎ：ＤＬＣ）を用いることで、上記の問題を解決する。
【００４１】
図６は、実施の形態２に係る半導体基板１０２の断面図である。半導体基板１０２では、非晶質半導体層２０５がＤＬＣで構成される。また、自立基板２０１の開口部２０４において積層緩衝層２０２がなく、非晶質半導体層２０５が窒化物半導体層２０３に接して形成されている。これ以外の半導体基板１０２の構成は、実施の形態１の半導体基板１０１と同様である。
【００４２】
半導体基板１０２によれば、非晶質半導体層２０５をＤＬＣで構成することにより、非晶質半導体層２０５と窒化物半導体層２０３の間でシリコン原子とガリウム原子が反応するメルトバックエッチングの問題が解消される。また、高ラフネス層２０６がシリコン原子を含む場合でも、当該シリコン原子が窒化物半導体層２０３へ拡散する上でＤＬＣが障壁となるため、当該シリコン原子によるメルトバックエッチングも避けることができる。従って、ダイヤモンド層２０７が部分的に形成されなくなること（ダイヤ抜け）、非晶質半導体層２０５及び高ラフネス層２０６が部分的に形成されなくなること、及び窒化物半導体層２０３における欠陥が抑制される。
【００４３】
＜Ｂ−２．製造方法＞
図７，８は、半導体基板１０２の製造方法を示す断面図である。以下、図７，８に沿って半導体基板１０２の製造方法を説明する。
【００４４】
まず、実施の形態１と同様、図２に示すように、Ｓｉ，ＳｉＣ，ＧａＮ等の自立基板２０１上に積層緩衝層２０２を形成し、積層緩衝層２０２上に単結晶の窒化物半導体層２０３を形成する。
【００４５】
次に、図７に示すように、自立基板２０１をエッチングして開口部２０４を形成する。このとき、自立基板２０１だけでなく積層緩衝層２０２もエッチングし、開口部２０４から窒化物半導体層２０３を露出させる。本実施の形態では、反応性イオンエッチングを用いて開口部２０４を形成するが、その他の物理的エッチング処理又は化学的エッチング処理により開口部２０４を形成しても良い。
【００４６】
本実施の形態では、ＤＬＣで構成される非晶質半導体層２０５によって、シリコン原子の窒化物半導体層２０３への拡散浸透を防ぐため、開口部２０４に積層緩衝層２０２を残す必要がない。また、開口部２０４における積層緩衝層２０２を除去することにより、窒化物半導体層２０３とダイヤモンド層２０７との間の熱伝導性を高めることができる。
【００４７】
その後、スパッタリング法を用いて、ＤＬＣを非晶質半導体層２０５として自立基板２０１及び開口部２０４の窒化物半導体層２０３上に形成する。
【００４８】
プラズマＣＶＤ法または熱ＣＶＤ法等を用いてもＤＬＣを作製可能であるが、スパッタリング法によれば水素含有量の少ないＤＬＣを容易に作製できるため、ＤＬＣの気密性を高めるためにはスパッタリング法を用いることが望ましい。
【００４９】
その後、図８に示すように、実施の形態１と同様にプラズマＣＶＤ法によって非晶質半導体層２０５上に高ラフネス層２０６となる微結晶シリコンを成膜する。その後、高ラフネス層２０６の表面にダイヤモンド微粒子を用いた傷つけ処理を行い、マイクロ波プラズマＣＶＤ法を用いてダイヤモンド層２０７の成膜を行った。
【００５０】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
実施の形態３の半導体基板では、非晶質半導体層２０５を実施の形態２と同様ＤＬＣで構成し、高ラフネス層２０６を微結晶ダイヤモンド層で構成する。高ラフネス層２０６の材料以外の点に関して、実施の形態３の半導体基板は実施の形態２の半導体基板１０２と同様である。
【００５１】
＜Ｃ−２．製造方法＞
実施の形態２では、高ラフネス層２０６に含まれるシリコン原子が窒化物半導体層２０３へ拡散しないよう、非晶質半導体層２０５であるＤＬＣを高気密に作成することが望ましいため、スパッタリング法を用いて非晶質半導体層２０５を形成することが望ましい。
【００５２】
しかし、実施の形態３の半導体基板では、非晶質半導体層２０５がＤＬＣ層、高ラフネス層２０６が微結晶ダイヤモンド層と、いずれも炭素層からなる構造でありシリコン原子を含まないため、非晶質半導体層２０５及び高ラフネス層２０６と窒化物半導体層２０３との間でのメルトバックエッチングの懸念がない。
【００５３】
そのため、プラズマＣＶＤ法を用いて水素含有量が多く、気密性の低いＤＬＣ層を非晶質半導体層２０５として形成しても良い。この場合、図７に示す開口部２０４を形成した半導体基板をプラズマＣＶＤ装置に投入し、自立基板２０１及び開口部２０４における窒化物半導体層２０３上にＤＬＣ層を非晶質半導体層２０５として形成する。原料ガスは、ＣＨ４とＨ２である。温度をダイヤモンド成膜条件よりも低い７００℃以下の範囲とすることにより、ＤＬＣ層が形成される。
【００５４】
次に、ＣＨ４ガスを除去しＨ２ガスプラズマのみで処理を行うことで、ＤＬＣ層の表面が微結晶化すると共に水素ラジカルの影響でラフネスが生じ、微結晶ダイヤモンドが高ラフネス層２０６として形成される。このように、プラズマＣＶＤ法により非晶質半導体層２０５と高ラフネス層２０６とを連続して成膜することができる。
【００５５】
なお、微結晶ダイヤモンドは炭素膜中にダイヤモンドの結晶構造を有するものであり、ＸＲＤ法によりダイヤモンドに起因する結晶ピークを検出できる。本実施の形態では、実施の形態１で述べたように表面のラフネスがＲａ値で１ｎｍから５０ｎｍの範囲にあれば良く、望ましくは水素含有量が５％以下であれば良い。
【００５６】
高ラフネス層２０６の形成後は、実施の形態１，２と同様、ダイヤモンド微粒子２０８による傷つけ処理を行ってダイヤモンド層２０７を成膜する。
【００５７】
あるいは、傷つけ処理を行わず、そのままマイクロ波プラズマＣＶＤ法でダイヤモンド層２０７を成膜しても良い。この場合、１０００℃の条件下でＣＨ４とＨ２を用いてダイヤモンド層２０７を成膜する。この製造方法によれば、プラズマを発生させたまま連続して非晶質半導体層２０５、高ラフネス層２０６及びダイヤモンド層２０７を形成するため、各界面に酸化層又は空隙等が入ることを防ぐことができ、より熱伝導性を高めることができる。
【００５８】
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
実施の形態４の半導体基板では、非晶質半導体層２０５を窒化アルミニウム（ＡｌＮ）によって構成することを特徴とする。高ラフネス層２０６には実施の形態１および２と同様に微結晶シリコンを使用する。非晶質半導体層２０５の材料以外の点に関して、実施の形態４の半導体基板は、実施の形態２の半導体基板１０２と同様である。
【００５９】
窒化物半導体層２０３を形成するための下地としてＡｌＮが使用されることがあるため、積層緩衝層２０２に単結晶のＡｌＮが含まれることがあるが、通常、ＡｌＮを含む積層緩衝層２０２は１μｍ程度の厚みを持つため、熱伝導を阻害するおそれがある。本実施の形態に示す半導体基板では、実施の形態２に記載のように積層緩衝層２０２の除去を行った後、新たにＡｌＮを非晶質半導体層２０５として形成させる。ここで、ダイヤモンド層内で主として熱の伝播を制御するため、非晶質半導体層２０５の熱抵抗はダイヤモンド層に対して１０％以下となることが望ましい。ＡｌＮの熱伝導率は１５０Ｗ／ｍＫ、多結晶ダイヤモンドの熱伝導率は１５００Ｗ／ｍＫであるので、多結晶ダイヤモンドの膜厚が１０μｍ以上あるとした場合、非晶質半導体層２０５の厚みは、１００ｎｍ以下であることが望ましい。
【００６０】
非晶質半導体層２０５の役割は、自立基板２０１との密着性を高めると同時に高ラフネス層２０６やダイヤモンド層２０７形成時のプラズマダメージを軽減することである。特にダイヤモンド層２０７形成時には、基板温度を１０００℃程度にまで高めるため基板保護という観点からは使用できる材料が限られてくる。
【００６１】
実施の形態２では、非晶質半導体層２０５としてＤＬＣを適用した場合について示したが、ＤＬＣ層では高温での製膜時、Ｏ２が含まれる条件下で急速にエッチングが進むため、条件によってはダイヤモンドの核発生の仕方にムラが発生するおそれがある。本実施の形態では、ＡｌＮを用いるため、１０００℃超の高温かつ、Ｏ２を含む雰囲気下でも非晶質半導体層２０５のエッチング速度を十分に抑え、上述した非晶質半導体層２０５の機能を残すことができる。製膜温度の高温化、Ｏ２を含む条件はダイヤモンドの高速製膜や、結晶性の向上に有効な方法であり、本実施の形態による非晶質半導体層２０５を使用することで、それらの条件が使用できることになるため、高速かつ結晶性の良いダイヤモンド膜を作製することが可能となる。
【００６２】
＜Ｄ−２．製造方法＞
実施の形態４に示す半導体基板は、実施の形態２の半導体基板の製造方法と同様の製造方法を用いる。ただし、実施の形態４では非晶質半導体層２０５としてＡｌＮを使用したため、非晶質半導体層の製造工程のみ異なる方法を用いる。すなわち、図２に示すような自立基板２０１上に積層緩衝層２０２、単結晶窒化物半導体層２０３を形成させ、その後、自立基板２０１および積層緩衝層２０２にエッチング処理を行って、開口部２０４を形成させる。
【００６３】
その後、スパッタリング法を用いてＡｌＮからなる非晶質半導体層２０５を形成させる非晶質半導体層２０５の形成後は、実施の形態１および２に示す場合と同様に、ＡｌＮからなる非晶質半導体層２０５上に、微結晶シリコンからなる高ラフネス層２０６をプラズマＣＶＤ法によって形成させる。最後に、マイクロ波プラズマＣＶＤ法を用いてダイヤモンド層２０７の成膜を行う。これにより、効率的に実施の形態４に示す半導体基板の製造が可能となる。
【００６４】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００６５】
１０１，１０２  半導体基板、２０１  自立基板、２０２  積層緩衝層、２０３  窒化物半導体層、２０４  開口部、２０５  非晶質半導体層、２０６  高ラフネス層、２０７  ダイヤモンド層、２０８  ダイヤモンド微粒子。
【図１】
2017135401.tif 000003
【図２】
2017135401.tif 000004
【図３】
2017135401.tif 000005
【図４】
2017135401.tif 000006
【図５】
2017135401.tif 000007
【図６】
2017135401.tif 000008
【図７】
2017135401.tif 000009
【図８】
2017135401.tif 000010
【国際調査報告】
2017135401.tif 000011
2017135401.tif 000012
2017135401.tif 000013
2017135401.tif 000014