(57)【要約】  好ましくは厚みが９０μｍ以下の極薄に形成された圧電セラミック基体１の両主面に第１及び第２の導体部２、３が形成されると共に、第１の導体部２が、所定パターンを有する複数の導電膜２ａ、２ｂからなる焼結体４を有している。導電膜２ａ、２ｂが形成された圧電セラミック基体１の主面上には導電膜２ａ、２ｂの一部が露出するように絶縁膜５が形成されている。絶縁膜５は、展性が導電膜２ａ、２ｂと同等以上である。これにより外力が負荷されてもクラックや層間剥離等の構造欠陥の発生を抑制することができ、機能低下を招くことなく、良好な機械的強度を有し加工性が良好な圧電デバイスとその製造方法を実現する。
2017073317.tif 000002
【特許請求の範囲】
【請求項１】
圧電セラミック基体の両主面に導体部が形成されると共に、前記導体部のうちの少なくとも一方の主面の導体部が、所定パターンを有する複数の導電膜を備える焼結体を有し、
前記導電膜が形成された前記圧電セラミック基体の主面上には前記導電膜の少なくとも一部が露出するように絶縁膜が形成され、
前記絶縁膜は、展性が前記導電膜と同等以上であることを特徴とする圧電デバイス。
【請求項２】
前記絶縁膜は、ヤング率が前記導電膜と同等以下であることを特徴とする請求項１記載の圧電デバイス。
【請求項３】
前記絶縁膜の平均厚みｔｓ、前記導電膜の平均厚みｔｍ、前記絶縁膜のヤング率Ｅｓ、及び前記導電膜のヤング率Ｅｍとの間には、
（ｔｓ／ｔｍ）３＜Ｅｍ／Ｅｓ
の関係が成立することを特徴とする請求項１又は請求項２記載の圧電デバイス。
【請求項４】
前記圧電セラミック基体は、平均厚みが９０μｍ以下であることを特徴とする請求項１乃至請求項３のいずれかに記載の圧電デバイス。
【請求項５】
前記圧電セラミック基体は、平均厚みが４μｍ以上であることを特徴とする請求項４記載の圧電デバイス。
【請求項６】
前記圧電セラミック基体は、内部導体を備えた積層構造を有していることを特徴とする請求項１乃至請求項５のいずれかに記載の圧電デバイス。
【請求項７】
前記絶縁膜は、有機化合物を主成分とすることを特徴とする請求項１乃至請求項６のいずれかに記載の圧電デバイス。
【請求項８】
前記圧電セラミック基体は、少なくともニオブ及びアルカリ金属元素を含有したペロブスカイト型化合物を含むことを特徴とする請求項１乃至請求項７のいずれかに記載の圧電デバイス。
【請求項９】
前記導体部は、卑金属材料を含むことを特徴とする請求項１乃至請求項８のいずれかに記載の圧電デバイス。
【請求項１０】
複数の電極層が、前記導電膜上に積層されていることを特徴とする請求項１乃至請求項９のいずれかに記載の圧電デバイス。
【請求項１１】
圧電セラミックシートの両主面に導電性材料をシート状に付与し又は圧電セラミックシートとシート状に成形された導電性材料との積層体を作製し、前記圧電セラミックシートと前記導電性材料とを共焼成し、圧電セラミック基体の両主面に導体部を形成する焼成工程と、
前記導体部のうちの少なくとも一方の導体部にパターニング処理を施して複数の導電膜を形成し、焼結体を得るパターニング工程と、
前記導電性材料と同等以上の展性を有する絶縁性材料を用意し、前記導電膜の少なくとも一部が露出するように前記圧電セラミック基体上に前記絶縁性材料を付与し、絶縁膜を形成する絶縁膜形成工程とを含むことを特徴とする圧電デバイスの製造方法。
【請求項１２】
前記絶縁性材料は、ヤング率が前記導電性材料と同等以下であることを特徴とする請求項１１記載の圧電デバイスの製造方法。
【請求項１３】
前記絶縁性材料は、有機化合物からなることを特徴とする請求項１１又は請求項１２記載の圧電デバイスの製造方法。
【請求項１４】
複数の電極層を前記導電膜上に形成する電極層形成工程を含むことを特徴とする請求項１１乃至請求項１３のいずれかに記載の圧電デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は圧電デバイス、及び圧電デバイスの製造方法に関し、より詳しくは極薄に薄層化された圧電セラミック基体を有する圧電デバイスとその製造方法に関する。
【背景技術】
【０００２】
今日、圧電セラミック材料を主体とした圧電デバイスはアクチュエータや各種センサ類に広く使用されている。例えば、圧電アクチュエータでは、入力された電気的エネルギーが、逆圧電効果により機械的エネルギーに変換され、この原理を応用して各種電子機器の駆動を高精度に制御することが可能である。また、圧電センサでは、入力された機械的エネルギーが、圧電効果により電気的エネルギーに変換されて電気信号が検出され、この原理を応用して圧力値や加速度等の各種データを測定することができる。【０００３】
そして、近年では、小型で高性能の圧電デバイスの実現が要請されており、圧電セラミックを薄層化した圧電デバイスの研究・開発が盛んに行われている。【０００４】
例えば、特許文献１には、図１２に示すように、第１の電極１０１と、該第１の電極１０１の上方および側方に形成された第１の圧電体層１０２と、該第１の圧電体層１０２の側面を覆って形成された多孔質体層１０３と、該第１の圧電体層１０２および前記多孔質体層１０３の上方に形成された第２の電極１０４とを含み、多孔質体層１０３は、第１の圧電体層１０２を構成する少なくとも一つの金属元素を含有する圧電デバイスが提案されている。【０００５】
この特許文献１では、第２の電極１０４よりもヤング率の小さい絶縁性材料からなる絶縁層１０５が、その側面が多孔質層１０３の上面に対して傾斜状となるように多孔質層１０３と第２の電極１０４との間に介在されている。【０００６】
また、この特許文献１では、スパッタリング法などの薄膜形成法やめっき法等を使用し、更にはフォトリソグラフィー技術を使用することにより、半導体等からなる平板形状の基板１０６上に第１の電極１０１、第１の圧電体層１０２、多孔質体層１０３、絶縁層１０５及び第２の電極１０４を順次成膜し、これにより圧電デバイスを作製している。【０００７】
そして、この特許文献１では、第１の圧電体層１０２の側面と基板１０６の上面との接続部分が第２電極１０４で覆われないようにし、かつ第２の電極１０４よりもヤング率の小さい絶縁層１０５を多孔質体層１０３と第２電極１０４との間に介在させることにより、第２電極１０４に応力が集中するのを抑制し、絶縁層１０５の角部を覆う第２の電極１０４にクラックが生じるのを防止しようとしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−３３８６６号公報（請求項１、３、４、段落[０００８]、[００１４]〜[００１７]、[００７２]〜[００８４]等）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１は、基板１０６上に第１の電極１０１、圧電体層１０２、第２の電極１０４等を順次成膜していることから、基板１０６上に各種電子部品等を集積させたＭＥＭＳ（Micro Electro Mechanical Systems；微小電気機械システム）用途には適しているものの、基板が不要な屈曲変位型等の圧電部品用途には適していない。この場合、圧電体層１０２等の圧電デバイスの構成要素を基板１０６上に成膜した後、基板１０６を研削して削除する方法も考えられるが、成膜された圧電体層１０２等の構成部材は機械的強度に劣り、基板１０６で圧電デバイスの剛性を確保していることから、研削過程でクラックや層間剥離、素子変形等の構造欠陥が生じ易い。【００１０】
したがって、基板が不要な圧電デバイスを得るためには、主要部を薄膜形成法やめっき法で形成するのではなく、焼結体で形成するのが好ましいと考えられる。この場合、圧電デバイスの主要部は、図１３に示すように、薄層の圧電セラミック基体１０７の両主面に第１及び第２の導体部１０８、１０９が形成された焼結体で構成される。そして、第１及び第２の導体部１０８、１０９で圧電セラミック基体１０７の機械的強度が確保できることから、例えば、一端を支持板１１０に固定し他端を自由端として外力を矢印Ｘ方向に負荷しても、第１及び第２の導体部１０８、１０９の展性により圧電セラミック基体１０７には局所的な応力集中は生じず、固定端近傍に比較的小さな応力が発生するに過ぎない。したがって、例えば、第１の導体部１０８上に電極層を形成する際に、圧電セラミック基体１０７に外力が負荷されても、クラックや層間剥離等の構造欠陥の発生が抑制可能と考えられる。【００１１】
一方、圧電セラミック基体１０７を薄層化したこの種の圧電デバイスでは、図１４に示すように、第１及び第２の導体部１０８、１０９のうちのいずれかの導体部、例えば第１の導体部１０８にパターニング処理を施して使用する場合が多い。この場合、第１の導体部１０８は所定パターンを有する複数の導電膜１０８ａ、１０８ｂに分割されることから、以下の問題が生じる。【００１２】
すなわち、導電膜１０８ａと導電膜１０８ｂとの間隙では、圧電セラミック基体１０７が表面に露出することになるため、外力が矢印Ｘ方向から負荷されると、図１５に示すように、導体膜１０８ａが圧電セラミック基体１０７と接する角部Ｚに応力が集中する。そして、二点鎖線に示すように、角部Ｚを起点に圧電セラミック基体１０７を貫通するようなクラック１１０が発生し、圧電セラミック基体１０７に構造欠陥が生じるおそれがある。導体膜１０８ｂについても略同様である。【００１３】
このように第１の導体部１０８が所定パターンを有する複数の導電膜１０８ａ、１０８ｂで形成されている場合は、圧電セラミック基体１０７の一部が表面に露出した状態となるため、圧電セラミック基体１０７に局所的な応力集中が生じる確率が高くなる。また、圧電セラミック基体が内部導体を備えた積層構造を有し、前記圧電セラミック基体の両主面がセラミック材料で形成されている場合も、上述と同様の問題が生じる。このため、電極層形成工程等で圧電セラミック基体１０７に外力が負荷されると、上述した応力集中に起因して素子変形が生じたり、クラックや層間剥離等の構造欠陥を招くおそれがある。【００１４】
本発明はこのような事情に鑑みなされたものであって、外力が負荷されてもクラックや層間剥離等の構造欠陥の発生を抑制することができ、駆動性能の低下を招くことなく、良好な機械的強度を有し加工性が良好な圧電デバイス、及び製造過程で外力が負荷されても変形や構造欠陥が生じるのを抑制することができる圧電デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明者は、圧電セラミック基体の両主面に導体部が付与され、かつ一方の主面の導体部が複数の導電膜を備える焼結体について鋭意研究を行い、応力解析を行ったところ、展性が導電膜と同等以上の絶縁膜を導電膜の少なくとも一部が露出するように導電膜と導電膜との間隙に介在させることにより、圧電セラミック基体に発生する応力集中を緩和することができ、これにより圧電セラミック基体に外力が負荷されても、駆動性能の低下を招くことなく、クラックや層間剥離等の構造欠陥を抑制できるという知見を得た。【００１６】
本発明はこれらの知見に基づきなされたものであって、本発明に係る圧電デバイスは、圧電セラミック基体の両主面に導体部が形成されると共に、前記導体部のうちの少なくとも一方の主面の導体部が、所定パターンを有する複数の導電膜を備える焼結体を有し、前記導電膜が形成された前記圧電セラミック基体の主面上には前記導電膜の少なくとも一部が露出するように絶縁膜が形成され、前記絶縁膜は、展性が前記導電膜と同等以上であることを特徴としている。【００１７】
これにより圧電セラミック基体は複数の導電膜及び絶縁膜で保護されることから、圧電セラミック基体に局所的な応力集中が生じるのを緩和することができる。したがって、外力が圧電セラミック基体に負荷されてもクラックや層間剥離等の構造欠陥の発生を抑制することができ、駆動性能の低下を招くこともなく良好な機械的強度を有し加工性が良好な圧電デバイスを得ることができる。また、導体部が焼結体（焼結金属）であることから、圧電セラミック基体と導体部との界面が少なくとも５０ｎｍ以上の凹凸を有するので、アンカー効果により圧電セラミック基体と導体部との密着力をより強固にすることができる。【００１８】
また、材料の展性とヤング率との間には相関関係があり、展性が大きい材料はヤング率が小さく、展性が小さい材料はヤング率が大きいことから、材料の展性はヤング率で評価することができる。【００１９】
すなわち、本発明の圧電デバイスは、前記絶縁膜は、ヤング率が前記導電膜と同等以下であるのが好ましい。【００２０】
また、応力を負荷した際の撓み量は、応力が負荷された材料のヤング率に反比例し、厚さの３乗に反比例する。したがって、絶縁膜が導電膜に比べて厚く形成された結果、剛性が増加した場合、ヤング率の低い絶縁膜を使用することにより、圧電デバイスとしての駆動性能の低下を回避することが可能である。【００２１】
すなわち、本発明の圧電デバイスは、前記絶縁膜の平均厚みｔｓ、前記導電膜の平均厚みｔｍ、前記絶縁膜のヤング率Ｅｓ、及び前記導電膜のヤング率Ｅｍとの間には、数式（１）の関係が成立するのが好ましい。【００２２】
（ｔｓ／ｔｍ）３＜Ｅｍ／Ｅｓ  …（１）
また、本発明の圧電デバイスでは、前記圧電セラミック基体は、平均厚みが９０μｍ以下であるのが好ましく、４μｍ以上であるのが好ましい。【００２３】
これにより平均厚みが９０μｍ以下、４μｍ以上の極薄の圧電セラミック基体を有する箔状の焼結体を得ることができ、薄膜形成法やめっき法等で基板上に薄膜を成膜しなくとも、薄層で小型化された加工性の良好な圧電デバイスを得ることができる。【００２４】
さらに、本発明の圧電デバイスは、前記圧電セラミック基体は、内部導体を備えた積層構造を有するのも好ましい。【００２５】
これにより圧電セラミック基体が積層構造を有する場合であっても、圧電セラミック基体に局所的な応力集中が生じるのを緩和することができ、良好な機械的強度を有する所望の圧電デバイスを得ることができる。【００２６】
また、展性が導電膜と同等以上の絶縁膜を形成する材料としては、例えば有機化合物を挙げることができる。【００２７】
すなわち、本発明の圧電デバイスは、前記絶縁膜が、有機化合物を主成分とするのが好ましい。【００２８】
また、本発明の圧電デバイスは、前記圧電セラミック基体が、少なくともニオブ及びアルカリ金属元素を含有したペロブスカイト型化合物を含んでいるのが好ましく、前記導体部は、卑金属材料を含むのが好ましい。【００２９】
これにより環境負荷が軽減された低価格の圧電デバイスを容易に得ることができる。【００３０】
さらに、本発明の圧電デバイスは、複数の電極層が、前記導電膜上に積層されているのが好ましい。【００３１】
これにより導電膜のパターンが複雑な場合であっても導電膜と電極層との位置関係を意識することもなく、多層配線化することができ、また、圧電セラミック基体は絶縁膜で保護されることから、靱性が強く、機械的強度が良好で設計自由度の大きな圧電デバイスを得ることができる。【００３２】
また、本発明に係る圧電デバイスの製造方法は、圧電セラミックシートの両主面導電性材料をシート状に付与し又は圧電セラミックシートとシート状に成形された導電性材料との積層体を作製し、前記圧電セラミックシートと前記導電性材料とを共焼成し、圧電セラミック基体の両主面に導体部を形成する焼成工程と、前記導体部のうちの一方の導体部にパターニング処理を施して複数の導電膜を形成し、焼結体を得るパターニング工程と、前記導電性材料と同等以上の展性を有する絶縁性材料を用意し、前記導電膜の少なくとも一部が露出するように前記圧電セラミック基体上に前記絶縁性材料を付与し、絶縁膜を形成する絶縁膜形成工程とを含むことを特徴としている。【００３３】
これにより製造過程で外力が負荷されても変形や構造欠陥が生じるのを抑制でき、所望の駆動性能を有する高性能の箔状の圧電デバイスを得ることができる。【００３４】
また、本発明の圧電デバイスの製造方法では、前記絶縁性材料は、ヤング率が前記導電性材料と同等以下が好ましい。【００３５】
さらに、本発明の圧電デバイスの製造方法では、前記絶縁性材料は、有機化合物からなるのが好ましい。【００３６】
また、本発明の圧電デバイスの製造方法は、複数の電極層を前記導電膜上に形成する電極層形成工程を含むのが好ましい。【００３７】
これにより製造過程で絶縁膜や導電膜と圧電セラミック基体との間で層間剥離が生じたり圧電セラミック基体にクラック等が発生することもなく、導電膜と電極層との位置関係を意識することなく、多層配線化することができる。
【発明の効果】
【００３８】
本発明の圧電デバイスによれば、圧電セラミック基体の両主面に導体部が形成されると共に、前記導体部のうちの少なくとも一方の主面の導体部が、所定パターンを有する複数の導電膜を備える焼結体を有し、前記導電膜が形成された前記圧電セラミック基体の主面上には前記導電膜の少なくとも一部が露出するように絶縁膜が形成され、前記絶縁膜は、展性が前記導電膜と同等以上であるので、圧電セラミック基体は複数の導電膜及び絶縁膜で保護されることから、外力が負荷されても圧電セラミック基体に局所的な応力集中が生じるのを緩和することができ、クラックや層間剥離等の構造欠陥の発生を抑制でき、駆動性能の低下を招くこともなく、機械的強度が良好で加工性の良好な圧電デバイスを得ることができる。【００３９】
本発明の圧電デバイスの製造方法によれば、上述した焼成工程、パターニング工程、及び絶縁膜形成工程を含むので、製造過程で外力が負荷されても変形や構造欠陥が生じるのを抑制することができ、所望の駆動性能を有する高性能の圧電デバイスを容易に得ることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る圧電デバイスの一実施の形態（第１の実施の形態）を模式的に示す断面図である。
【図２】荷重と撓みの関係を説明するための図である。
【図３】第１の実施の形態の製造方法の製造手順を示す製造工程図（１／６）である。
【図４】第１の実施の形態の製造方法の製造手順を示す製造工程図（２／６）である。
【図５】第１の実施の形態の製造方法の製造手順を示す製造工程図（３／６）である。
【図６】第１の実施の形態の製造方法の製造手順を示す製造工程図（４／６）である。
【図７】第１の実施の形態の製造方法の製造手順を示す製造工程図（５／６）である。
【図８】第１の実施の形態の製造方法の製造手順を示す製造工程図（６／６）である。
【図９】本発明に係る圧電デバイスの第２の実施の形態を模式的に示す断面図である。
【図１０】第２の実施の形態の製造方法の要部を示す断面図である。
【図１１】実施例１で使用した有限要素解析モデルの模式断面図である。
【図１２】特許文献１に記載された圧電デバイスの要部断面図である。
【図１３】圧電セラミック基体の両主面に第１及び第２の導体部を形成した焼結体を模式的に示す断面図である。
【図１４】第１の導体部にパターニング処理を施した場合の課題を説明する断面図である。
【図１５】図１４のＹ部拡大断面図である。
【発明を実施するための形態】
【００４１】
次に、本発明の実施の形態を詳説する。
【００４２】
図１は、本発明に係る圧電デバイスの一実施の形態（第１の実施の形態）を模式的に示す断面図である。
【００４３】
この圧電デバイスは、圧電セラミック基体１の両主面に第１及び第２の導体部２、３が形成されると共に、第１の導体部２は、所定パターンを有する複数の導電膜（図１では導電膜２ａ、２ｂ）を備えた焼結体４を有している。導電膜２ａ、２ｂ、及び第２の導体部３は、焼結金属である。圧電セラミック基体１は、具体的には、例えば長さ３．０ｃｍ、幅４．０ｃｍ程度であって、厚みが例えば１５μｍ程度の極薄に形成されているバルクセラミックスである。
【００４４】
また、導電膜２ａ、２ｂが形成された圧電セラミック基体１の主面上には導電膜２ａ、２ｂの一部が露出するように絶縁膜５が形成されている。すなわち、絶縁膜５は、導電膜２ａ、２ｂよりも厚膜に形成されており、露出面６ａ、６ｂが形成されるように圧電セラミック基体１の全域及び導電膜２ａ、２ｂの一部が前記絶縁膜５で被覆されている。
【００４５】
導電膜２ａ、２ｂの露出面６ａ、６ｂには電極層７ａ、７ｂが積層され、さらに該電極層７ａ、７ｂにはＣｕ等で形成された導線８ａ、８ｂがワイヤボンディング接続されている。
【００４６】
電極層７ａ、７ｂは、具体的には、導電膜２ａ、２ｂの露出面６ａ、６ｂに接する引出電極層９ａ、９ｂと、該引出電極層９ａ、９ｂ上に形成された配線電極層１０ａ、１０ｂとを有している。すなわち、本圧電デバイスは、導電膜２ａ、２ｂ、引出電極層９ａ、９ｂ、及び配線電極層１０ａ、１０ｂにより多層配線化され、導電膜２ａ、２ｂと導線８ａ、８ｂとが電気的に接続されている。
【００４７】
絶縁膜５は、展性が導電膜２ａ、２ｂと同等以上の絶縁性材料で形成されている。このように導電膜２ａ、２ｂと同等以上の展性を有する絶縁性材料で絶縁膜５を形成したのは、以下の理由による。
【００４８】
本第１の実施の形態では、圧電セラミック基体１は、上述したように、例えば１５μｍ程度の極薄に形成され、導電膜２ａ、２ｂもそれぞれ２μｍ程度であり、焼結体４は、総計でも、１９μｍ程度の箔状に形成されている。
【００４９】
したがって、第１の導体部２が互いに離間した所定パターンを有する複数の導電膜２ａ、２ｂで構成されている場合、圧電セラミック基体１が露出している部位は特に靭性に劣る。このため［発明が解決しようとする課題］の項でも述べたように、電極層形成工程等で圧電セラミック基体１に外力が負荷されると、圧電セラミック基体１の変形を招いたり、或いは導電膜２ａ、２ｂの角部と圧電セラミック基体１との接触部分に応力が集中し、該接触部分を起点に圧電セラミック基体１の内部に向かってクラックが発生したり、層間剥離が発生するおそれがある。
【００５０】
そこで、本実施の形態では、導電膜２ａ、２ｂの一部が露出するように圧電セラミック基体１及び導電膜２ａ、２ｂ上に絶縁膜５を形成し、該絶縁膜５で圧電セラミック基体１を保護し、セラミック基体１の表面露出部分、特に導電膜２ａ、２ｂとの接触部分に応力が集中するのを緩和している。
【００５１】
ただし、展性が導電膜２ａ、２ｂよりも小さい絶縁性材料で絶縁膜５を形成すると、圧電デバイス自体の剛性が高くなることから、例えば圧電アクチュエータとして使用した場合は変位量の低下を招き、圧電センサとして使用した場合は感知能力の低下を招く等、駆動性能の低下を招き、圧電デバイスとして所望の機能を果たさなくなるおそれがある。その一方で、展性の小さい絶縁性材料を薄膜化すると、圧電デバイスとしての総合的な剛性が低下するので、応力集中により絶縁膜５自体にクラックが発生し、そのクラックが圧電セラミック基体１にまで進展してしまうおそれがある。
【００５２】
そこで、本実施の形態では、展性が導電膜２ａ、２ｂと同等以上の絶縁膜５で導電膜２ａ、２ｂの一部が露出するように圧電セラミック基体１を被覆している。そしてこれにより駆動性能の低下を招くことなく、外力が負荷されても圧電セラミック基体１に局所的な応力集中が生じるのを抑制することができ、クラックや層間剥離等の構造欠陥が生じるのを回避することができ、良好な加工性を有する圧電デバイスを得ることができる。
【００５３】
また、絶縁膜５の展性は、ヤング率で評価することができる。すなわち、歪み（伸び変形）で生じる応力σと歪みεとの間には相関関係があり、歪みεに対する応力σの比、すなわちヤング率（＝σ／ε）で展性を評価することができる。具体的には、展性（歪みε）が大きければヤング率は小さくなり、展性（歪みε）が小さければヤング率は大きくなる。
【００５４】
したがって、ヤング率の小さい絶縁性材料からなる絶縁膜５を圧電セラミック基体１上に形成すると、絶縁膜５の展性が大きくなることから、圧電デバイスの剛性、すなわち反力も小さくなり、圧電セラミック基体１は絶縁膜５で保護されると共に、外力が負荷されても応力は絶縁膜５に吸収され、局所的な応力集中が生じるのを抑制することができる。そしてこれにより、クラックや層間剥離等の構造欠陥が圧電セラミック基体１に発生するのを抑制することができ、良好な機械的強度を得ることが可能となる。  
【００５５】
一方、ヤング率の大きい絶縁膜５を使用すると反力（圧電デバイスの剛性）が大きくなる。すなわち、絶縁膜５のヤング率が導電膜２ａ、２ｂのヤング率と同等になると、反力（圧電デバイスの剛性）は圧電セラミック基体１の主面全域に第１の導体部２が形成された場合と同等になる。そして、絶縁膜５が導電膜２ａ、２ｂのヤング率よりも大きなヤング率を有するようになると、圧電セラミック基体１や絶縁膜５に生じる応力が却って増加すると共に、反力、すなわち圧電デバイスの剛性が過度に高くなり、変位量や感知能力の低下等、駆動性能の低下を招くおそれがある。
【００５６】
換言すると、絶縁膜５のヤング率が導電膜２ａ、２ｂのヤング率と同等以下であれば、絶縁膜５の展性により圧電セラミック基体１に外力が負荷されても、局所的な応力集中が緩和され、駆動性能の低下を招くことなく圧電セラミック基体１に構造欠陥が発生するのを抑制することが可能となる。
【００５７】
したがって、絶縁膜５のヤング率は、導電膜２ａ、２ｂと同等以下にする必要がある。
【００５８】
このような絶縁膜５を形成する絶縁性材料としては、ヤング率が導電膜２ａ、２ｂと同等以下であり、展性の大きな絶縁性材料であれば特に限定されるものではないが、通常は、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等の有機化合物を主成分（例えば、５０vol％以上）とした絶縁性材料を使用することができる。そして、ヤング率（展性）は、上述した有機化合物に適宜の添加物を含有させることにより調整することができる。
【００５９】
このように本実施の形態は、圧電セラミック基体１の両主面に第１及び第２の導体部２、３が形成されると共に、第１の導体部２が、所定パターンを有する複数の導電膜２ａ、２ｂを備える焼結体４を有し、導電膜２ａ、２ｂが形成された圧電セラミック基体１の主面上には導電膜２ａ、２ｂの少なくとも一部が露出するように絶縁膜５が形成され、絶縁膜５は、展性が前記導電膜と同等以上であるので、外力が負荷されてもクラックや層間剥離等の構造欠陥が生じるのを抑制することができ、駆動性能の低下を招くことなく、良好な機械的強度を有し加工性の良好な圧電デバイスを得ることができる。
【００６０】
また、引出電極層９ａ、９ｂ及び配線電極層１０ａ、１０ｂからなる電極層７ａ、７ｂが、導電膜２ａ、２ｂに積層されているので、導電膜のパターンが複雑な場合であっても導電膜２ａ、２ｂと引出電極層９ａ、９ｂや配線電極層１０ａ、１０ｂとの位置関係を意識することもなく、多層配線化することができる。さらに、圧電セラミック基体１は絶縁膜５で保護されることから、靱性が強く、機械的強度が良好で設計自由度の大きな圧電デバイスを得ることができる。
【００６１】
尚、本実施の形態では、圧電セラミック基体１の厚みは、上述したように、例示的に１５μｍと記載したが、極薄に形成されていれば特に限定されるものではない。そして、所望の焼結性を有し、小型低背の圧電デバイスを得る観点からは、平均厚みは９０μｍ以下が好ましい。より好ましくは４μｍ以上である。
【００６２】
また、圧電セラミック基体１を形成する圧電セラミック材料としては、特に限定されるものではなく、例えばＮｂやＬｉ、Ｋ、Ｎａ等のアルカリ金属を含有したニオブ酸アルカリ系複合酸化物、ＰｂやＴｉ等を含有したチタン酸鉛（ＰＴ）系複合酸化物、Ｐｂ、Ｔｉ、Ｚｒ等を含有したチタン酸ジルコン酸鉛（ＰＺＴ）系複合酸化物等、一般式ＡＢＯ３で表されるペロブスカイト型化合物を主成分（例えば、９０モル％以上）とした各種複合酸化物を使用することができ、必要に応じＣａ、Ｍｎ、Ｔａ、Ｙｂなどの希土類元素等の各種添加物を含有させるのも好ましい。
【００６３】
ただし、環境負荷の軽減等を考慮すると、Ｐｂを含有しない非Ｐｂ系材料、例えばニオブ酸アルカリ系のペロブスカイト型化合物を主成分とした圧電セラミック材料を使用するのが好ましい。
【００６４】
また、第１及び第２の導体部２、３を形成する導電性材料としては、圧電セラミック材料と共焼成可能な材料を使用することができる。例えば、圧電セラミック基体１をニオブ酸アルカリ系複合酸化物で形成する場合は、コスト面を考慮し還元雰囲気下でニオブ酸アルカリ系複合酸化物と共焼成が可能なＮｉ、Ｃｕ、或いはこれらの合金等の卑金属材料を主成分とした導電性材料を使用するのが好ましい。また、圧電セラミック基体１をＰＴ系やＰＺＴ系等のＰｂ系複合酸化物で形成する場合は、Ｃｕを使用することが好ましいが、卑金属材料との共焼成が困難である場合は、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ等の貴金属材料を主成分とした導電性材料を使用することができる。
【００６５】
また、電極層７ａ、７ｂ（引出電極層９ａ、９ｂ及び配線電極層１０ａ、１０ｂ）を形成する電極材料についても、良導電性を有し、機械的強度や耐熱性が良好な材料であれば特に限定されるものではなく、例えば、Ｃｕ、Ｔｉ、Ｎｉ、Ａｕ、Ｓｎ、Ａｌを使用することができる。
【００６６】
また、本発明は、絶縁膜５の平均厚みｔｓ、導電膜２ａ、２ｂの平均厚みｔｍ、絶縁膜５のヤング率Ｅｓ、及び導電膜２ａ、２ｂのヤング率Ｅｍとの間には、数式（１）の関係が成立するのが好ましい。
【００６７】
（ｔｓ／ｔｍ）３＜Ｅｍ／Ｅｓ  …（１）
これにより図１のように絶縁膜５の平均厚みｔｓを導電膜２ａ、２ｂの平均厚みｔｍより厚くした場合であっても駆動性能が低下するのを回避することができる。
【００６８】
すなわち、図２に示すように、長手方向の長さａ、短手方向の幅ｂ、厚みｔの矩形状物体１１の両端を支点１２ａ、１２ｂ（支点間距離Ｌ）で支持し、中央に荷重Ｐを負荷して応力σを発生させた場合、撓みδは、ヤング率をＥとすると、数式（２）で表される。
【００６９】
【数１】
2017073317.tif 000003
この数式（２）から明らかなように、矩形状物体１１に荷重Ｐを負荷して応力σを発生させた場合、撓みδは、矩形状物体１１のヤング率Ｅに反比例し、厚みｔの３乗に反比例する。
【００７０】
したがって、図１のように絶縁膜５の平均厚みｔｓを導電膜２ａの平均厚みｔｍよりも厚くすると剛性が増加するが、絶縁膜５にヤング率の小さい絶縁性材料を使用することにより、駆動性能の低下を回避することが可能である。
【００７１】
具体的には、上記数式（１）に示すように、導電膜２ａ、２ｂに対する絶縁膜５の平均厚みの比（ｔｓ／ｔｍ）の３乗、すなわち（ｔｓ／ｔｍ）３が、導電膜２ａ、２ｂに対する絶縁膜５のヤング率の比（Ｅｓ／Ｅｍ）の逆数よりも小さくなるようにするのが好ましく、そのようなヤング率を有する絶縁性材料を選択するのが好ましい。
【００７２】
次に、上記圧電デバイスの製造方法を図３〜図８を参照しながら詳述する。
【００７３】
尚、図５〜８中、（ａ）は各製造工程で得られる中間製造物の平面図、（ｂ）はこれら平面図のＡ−Ａ〜Ｄ−Ｄの各矢視断面図を示している。
【００７４】
まず、セラミック素原料を用意する。例えば、圧電セラミック基体１をニオブ酸アルカリ系化合物で形成する場合、Ｋ化合物、Ｎａ化合物、Ｌｉ化合物、Ｎｂ化合物等を用意し、圧電セラミック基体１をＰＺＴ系化合物で形成する場合は、Ｐｂ化合物、Ｔｉ化合物、Ｚｒ化合物等を用意し、必要に応じて各種添加物を用意する。
【００７５】
次いで、所定の配合モル比となるようにセラミック素原料を秤量し、この秤量物をＰＳＺボール等の粉砕媒体が内有されたポットミルに投入し、溶媒の存在下、所定時間ポットミルを回転させ、湿式で十分に混合粉砕し、乾燥させた後、仮焼処理を行ってセラミック原料粉末を得る。
【００７６】
次に、このセラミック原料粉末を解砕した後、有機バインダ、有機溶剤、分散剤、可塑剤を粉砕媒体と共に、再びポットミルに投入し、該ポットミルを回転させながら十分に湿式で混合粉砕し、セラミックスラリーを得る。
【００７７】
次いで、ドクターブレード法を使用してセラミックスラリーを成形加工し、焼成後の厚みが、好ましくは９０μｍ以下となるように、圧電セラミックシート１３を作製する（図３（ｂ））。
【００７８】
同様に、Ｎｉ、Ｃｕ等の導電性材料を用意し、この導電性材料を有機バインダ、有機溶剤、分散剤、可塑剤と共に、粉砕媒体が内有されたポットミルに投入し、ポットミルを回転させながら湿式で十分に湿式混合し、導電性スラリーを作製する。次いで、ドクターブレード法を使用し、導電性スラリーを成形加工し、焼成後の厚みが、好ましくは１〜４０μｍとなるように、第１及び第２の導電性シート１４ｂ、１４ａを作製する（図３（ａ）、（ｃ））。
【００７９】
次に、圧電セラミックシート１３を第１及び第２の導電性シート１４ａ、１４ｂで挟持させた後、焼成し、圧電セラミック基体１の両主面に導体部（第１の導体部２、第２の導体部３）が形成された共焼結体１６を作製する（図４）。導体部は焼結金属である。
【００８０】
次に、フォトリソグラフィー技術を使用して第１の導体部２にパターニング処理を施し、所定パターンを有する複数の導電膜２ａ〜２ｄを作製し、焼結体４を得る（図５（ａ）（ｂ））。
【００８１】
すなわち、第１の導体部２の表面にフォトレジストを塗布した後、プリベークし、その後、所定パターンを有するマスクを上方に配し、紫外線を照射して露光し、マスクパターンをフォトレジストに転写する。次いで、これを現像した後、純水で洗浄する。その後、これを塩化第二鉄溶液等のエッチング液に浸漬してウェットエッチングを行う。次いで、現像されたフォトレジストを剥離溶液を使用して剥離し、これにより互いに離間した所定パターンの複数の導電膜２ａ〜２ｄを作製する。
【００８２】
次に、導電膜２ａ〜２ｄの一部が露出するように圧電セラミック基体１及び導電膜２ａ〜２ｄ上に絶縁膜５を形成する（図６（ａ）（ｂ））。
【００８３】
すなわち、例えば、感光性エポキシ樹脂等の感光性絶縁性材料を含有した絶縁性溶液を用意する。次いで、スピンコート法等の塗布法を使用し、圧電セラミック基体１及び導電膜２ａ〜２ｄ上に絶縁性溶液を塗布し、その後、プリベークし、所定パターンのマスクを介して露光し、現像する。次いで、これをポストベークし、導電膜２ａ〜２ｄの一部が露出した露出面６ａ〜６ｄを有する絶縁膜５を形成する。
【００８４】
次に、導電膜２ａ、２ｂ上に引出電極層９ａ〜９ｄを作製する（図７（ａ）（ｂ））。
【００８５】
すなわち、まず、絶縁膜５が形成された焼結体４の表面にスパッタリング法等の薄膜形成法を使用して導電層を形成し、その後上述したフォトリソグラフィー技術を使用し、所定パターンの引出電極層９ａ〜９ｄを形成する。
【００８６】
次に、引出電極層９ａ〜９ｄの上面所定箇所に配線電極層１０ａ〜１０ｄを作製する。すなわち、引出電極層９ａ〜９ｄが形成された焼結体４の表面にめっき法等で導電層を形成した後、上述したフォトリソグラフィー技術を使用し、配線電極層１０ａ〜１０ｄを引出電極層９ａ〜９ｄの上面所定箇所にランド状に形成する。
【００８７】
その後、この配線電極層１０ａ〜１０ｄにＣｕ等の導線をワイヤボンディング接続し、これにより圧電デバイスが作製される。
【００８８】
このように本製造方法によれば、圧電セラミックシート１３の両主面に導電性シート１４ａ、１４ｂを付与し、圧電セラミックシート１３と導電性シート１４ａ、１４ｂとを共焼成し、圧電セラミック基体１の両主面に第１及び第２の導体部２、３を形成する焼成工程と、第１の導体部２にパターニング処理を施して複数の導電膜２ａ〜２ｄを形成し、焼結体４を得るパターニング工程と、前記導電性材料と同等以上の展性を有する絶縁性材料を用意し、導電膜２ａ、２ｂの一部が露出するように圧電セラミック基体１上に前記絶縁性材料を付与し、絶縁膜５を形成する絶縁膜形成工程とを含むので、製造過程で外力が負荷されても変形や構造欠陥が生じるのを抑制でき、所望の駆動性能を有する高性能の薄状の圧電デバイスを得ることができる。
【００８９】
また、引出電極層９ａ〜９ｄ及び配線電極層１０ａ〜１０ｄを導電膜２ａ、２ｂ上に形成しているので、製造過程で絶縁膜５や導電膜２ａ〜２ｄが圧電セラミック基体１から層間剥離したり、圧電セラミック基体１にクラック等が発生することもなく、引出電極層９ａ〜９ｄや配線電極層１０ａ〜１０ｄと導電膜２ａ、２ｂとの位置関係を意識することなく多層配線化することができる。
【００９０】
図９は本発明に係る圧電デバイスの第２の実施の形態を模式的に示す断面図である。
【００９１】
本第２の実施の形態は、圧電セラミック基体２１が内部導体２２を備えた積層構造とされ、該圧電セラミック２１の厚みは、第１の実施の形態と同様、好ましくは９０μｍ以下、より好ましくは４μｍ以上の極薄に形成されている。
【００９２】
内部導体２２は、具体的には、極薄のセラミック板２３に埋設された平面導体２４、２５と、該平面導体２４、２５に接続された複数のビア導体２６〜２８とを有している。
【００９３】
そして、本第２の実施の形態の圧電デバイスも、第１の実施の形態と同様、圧電セラミック基体２１の両主面に第１及び第２の導体部２９、３０が形成されると共に、第１の導体部２９は、所定パターンを有する複数の導電膜２９ａ、２９ｂを備えた焼結体３１を有している。また、導電膜２９ａ、２９ｂが形成された圧電セラミック基体２１の主面上には導電膜２９ａ、２９ｂの一部が露出するように絶縁膜３２が形成されている。
【００９４】
また、引出電極３３ａ、３３ｂ及び配線電極３４ａ、３４ｂからなる電極層３５ａ、３５ｂが導電膜２９ａ、２９ｂの露出面３６ａ、３６ｂに積層され、さらに、配線電極層３４ａ、３４ｂにはＣｕ等で形成された導線３７ａ、３７ｂがワイヤボンディング接続されている。
【００９５】
そして、本第２の実施の形態では、導電膜２９ａがビア導体２７を介して平面導体２５と電気的に接続され、該平面導体２５はビア導体２６を介して第１の導体部３０と電気的に接続されている。また、導電膜２９ｂはビア導体２８を介して平面導体２４に電気的に接続されている。
【００９６】
本第２の実施の形態のように圧電セラミック基体２１が内部導体２２を備えた積層構造を有する場合であっても、９０μｍ以下の極薄に形成された圧電セラミック基体２１は、第１の実施の形態と同様、導電膜２９ａ、２９ｂ及び絶縁膜３２で保護される。したがって、外力が負荷されても圧電セラミック基体２１に局所的な応力集中が生じるのを緩和することができ、クラックや層間剥離等の構造欠陥の発生を抑制でき、駆動性能の低下を招くこともなく、機械的強度が良好で加工性の良好な圧電デバイスを得ることができる。
【００９７】
尚、本第２の実施の形態の圧電セラミック基体２１は、図１０に示すような方法で製造することができる。
【００９８】
まず、第１の実施の形態と同様の方法・手順で圧電セラミックシート３８、３９、及び導電性シート４０、４１、４２を作製する。次いで、圧電セラミックシート３８、３９及び導電性シート４１を所定形状に打ち抜き、貫通孔４３ａ〜４３ｅを形成する。その後、圧電セラミックシート３８、３９と導電性シート４０〜４２を交互に積層する。具体的には導電性シート４２、圧電セラミックシート３８、導電性シート４１、圧電セラミックシート３９、導電性シート４０の順番で順次積層する（図１０（ａ））。積層の際に、圧電セラミックシート３８、３９に形成された貫通孔４３ａ、４３ｂ、４３ｅにＣｕ等の導電性材料を充填し、ビア導通孔４４〜４６を形成する。この時、平面導体２４、２５は互いに電気的に絶縁されるように貫通孔は配置されている。
【００９９】
次に、導電性シート４０、４２の主面を所定圧力で加圧・圧着する。すると、ビア導通孔４４〜４６を介して導電性シート４０〜４２が電気的に接続され、これにより積層体４７が形成される（図１０（ｂ））。
【０１００】
ただし、圧電セラミックシート３８、３９の厚みが例えば５μｍ、導電性シート４０〜４２の厚みが例えば１０μｍのように、導電性シート４０〜４２の厚みが圧電セラミックシート３８、３９の厚みよりも十分に厚い場合は、圧電セラミックシート３８、３９の貫通孔４３ａ、４３ｂ、４３ｅに導電性材料を充填しなくとも、圧着の際に圧電セラミックシート４０、４２の貫通孔４３ａ、４３ｂ、４３ｅに押し出されて導通する。同様に、圧電セラミックシート３８、３９の厚みが導電性シート４０〜４２の厚みよりも十分に厚い場合は、圧着時に導電性シート４１の貫通孔４３ｃ、４３ｄがセラミックで充填される場合がある。尚、導電性シート４１の貫通孔４３ｃ、４３ｄがセラミックで充填されていても、充填されていなくても、圧電デバイスの基本特性に影響を与えるものではない。
【０１０１】
その後は上記第１の実施の形態と同様の方法・手順で圧電デバイスを製造することができる。
【０１０２】
すなわち、積層体４７を共焼成し、次いで、第１の導体部２９にパターニング処理を施して導電膜２９ａ、２９ｂを形成し、焼結体３１を得る（図１０（ｃ））。  
【０１０３】
すなわち、導電性材料と同等以上の展性を有する絶縁性材料を用意し、導電膜２９ａ、２９ｂの一部が露出するように圧電セラミック基体２１上に前記絶縁性材料を付与し、絶縁膜３２を形成する。そして、その後引出電極層３３ａ、３３ｂ、配線電極層３４ａ、３４ｂを順次形成する。そしてこれにより、製造過程で外力が負荷されても変形や構造欠陥が生じるのを抑制でき、所望の駆動性能を有する高性能の薄状の圧電デバイスを得ることができる。
【０１０４】
尚、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、共焼結体１６の作製過程で圧電セラミックシートと導電性シートをそれぞれ作製し、圧電セラミックシートを導電性シートで狭持し、加圧成形した後、焼成しているが、圧電セラミックシートの両主面に導電性ペーストを塗布した後焼成してもよく、或いは導電性材料を含有した溶液を圧電セラミックシートの両主面にスピンコートして塗布し、その後熱硬化させ、焼成してもよい。
【０１０５】
また、本実施の形態では、絶縁膜は複数の各導電膜の一部が露出するように形成されているが、導電膜は少なくとも一部が露出していればよく、導電膜の全表面が露出していてもよい。
【０１０６】
また、上記実施の形態では第１の導体部にパターニング処理を施しているが、第１の導体部に加え第２の導体部にもパターニング処理を施してもよい。
【０１０７】
次に、本発明の実施例を具体的に説明する。
【実施例１】
【０１０８】
圧電デバイスの解析モデル（モデル０、モデル１、モデル２）を作成し、有限要素法を使用して応力解析を行い、シミュレーションした。【０１０９】
モデル０は、参考例の解析モデルであって、図１１（ａ）に示すように、圧電セラミック基体５１の両主面全域にＮｉ（ヤング率：２０１ＧＰａ）からなる第１及び第２の導体部５２、５３が付与され、一端が支持板５４に固定され、他端が自由端とされている。圧電セラミック基体５１の長さｍは１ｍｍ、厚みｎ１は１μｍであり、第１及び第２の導体部５２、５３の厚みｎ２及びｎ３はいずれも２μｍである。【０１１０】
モデル１は、本発明範囲外の解析モデルであって、図１１（ｂ）に示すように、圧電セラミック基体５１の一方の主面上には厚みｎ２が２μｍの互いに離間したＮｉからなる２つの導電膜５５ａ、５５ｂが付与されている。また、圧電セラミック基体５１の他方の主面にはモデル０と同様、主面全域に第２の導体部５３が付与されている。尚、このモデル１も一端が支持板５４に固定され、他端が自由端とされている。【０１１１】
モデル２は、図１１（ｃ）に示すように、上記モデル１に加え、圧電セラミック基体１上の導電膜５５ａ、５５ｂが付与されていない部位に絶縁膜５６ａ〜５６ｃ（ヤング率：０．５〜２１０ＧＰａ）が付与されている。【０１１２】
これらモデル０〜２の各解析モデルをマトリックス状に要素分割し、Ｎｉ（導電膜）と絶縁膜のヤング率、形状データ、及び拘束条件(導体部５３の下側で固定端から最も離れた点)を入力し、有限要素法によりこれら入力データに基づき、解析モデル毎に反力（拘束点反力）、圧電セラミック基体５１及び絶縁膜５６ａ〜５６ｃの各最大応力を算出した。【０１１３】
表１は、モデル０〜２の解析結果を示している。【０１１４】
【表１】
2017073317.tif 000004
【０１１５】
Ｎｏ．９（モデル０）は、反力が６．９３×１０-5Ｎであった。また、圧電セラミック基体５１の最大応力は、図１１（ａ）に示す固定端近傍の点Ｐに生じたが、３．８ＭＰａと低かった。すなわち、最大応力が３．８ＭＰａと低く、外力が負荷されてもクラックや層間剥離等の構造欠陥が生じ難いことが分かった。【０１１６】
Ｎｏ．１（モデル１）は、第１の導体部５５の一部が削除され、圧電セラミック基体５１の表面が一部露出していることから、剛性が低く反力は２．４４×１０-5Ｎとなり、Ｎｏ．９（モデル０）に比べ小さくなった。【０１１７】
しかしながら、圧電セラミック基体５１と導電膜５５ａ、５５ｂの角部の接点Ｑに大きな応力が発生し、圧電セラミック基体５１の最大応力は２３．１ＭＰａと大きくなった（図１１（ｂ）、参照）。すなわち、Ｎｏ．１（モデル１）では、最大応力がＮｏ．９に比べ大幅に増加しており、外力が負荷された場合、点Ｑに応力が集中し、クラック等の構造欠陥が容易に発生するものと思われる。【０１１８】
一方、Ｎｏ．２〜７（モデル２）は、圧電セラミック基体５１の導電膜５５ａ、５５ｂが付与されていない部位に絶縁膜５６ａ〜５６ｃが付与されているので、モデル１（Ｎｏ．２）に比べ、剛性が高くなり、反力は大きくなった。しかしながら、図１１（ｃ）に示す接点Ｑ付近で最大応力を示すものの、圧電セラミック基体５１の最大応力はモデル１（Ｎｏ．１）に比べて小さく、絶縁膜５６ａ〜５６ｃの最大応力も抑制することができ、応力集中を緩和できることが分かった。【０１１９】
特にＮｏ．２、３は、絶縁膜５６ａ〜５６ｃのヤング率が０．５ＧＰａ、１．０ＧＰａと小さく、展性に優れていることから、絶縁膜５６ａ〜５６ｃの最大応力はそれぞれ０．３０７ＭＰａ、０．５９７ＭＰａと小さく、殆ど応力集中が生じないことが分かった。【０１２０】
また、Ｎｏ．２〜７の解析結果から明らかなように、ヤング率が大きくなるに伴い展性が低下することから剛性が高くなって反力が大きくなり、絶縁膜５６ａ〜５６ｃの最大応力は増加傾向となるが、圧電セラミック基体５１の最大応力は低下することが分かった。【０１２１】
また、Ｎｏ．８（モデル２）は、Ｎｏ．２〜７と同様、圧電セラミック基体５１の導電膜５５ａ、５５ｂが付与されていない部位に絶縁膜５６ａ〜５６ｃが付与されているが、絶縁膜５６ａ〜５６ｃのヤング率が導電膜５５ａ、５５ｂであるＮｉのヤング率（＝２０１ＧＰａ）より大きく、したがって絶縁膜５６ａ〜５６ｃの展性が導電膜５５ａ、５５ｂの展性より低く、このため圧電セラミック基体５１及び絶縁膜５６ａ〜５６ｃの最大応力が増加傾向になると共に、剛性が高くなって反力が導電膜５５ａ、５５ｂよりも大きくなり、このため駆動性能の低下を招くおそれがあることが分かった。【０１２２】
すなわち、モデル２の場合であっても、Ｎｏ．２〜７のように、絶縁膜５６ａ〜５６ｃのヤング率は導電膜５５ａ、５５ｂのヤング率と同等以下にする必要がある。
【実施例２】
【０１２３】
（試料の作製）
セラミック素原料として、Ｋ２ＣＯ３、Ｎａ２ＣＯ３、Ｌｉ２ＣＯ３、Ｎｂ２Ｏ５、ＣａＣＯ３、ＺｒＯ２、ＭｎＣＯ３、及びＹｂ２Ｏ３を用意した。【０１２４】
次いで、組成式が[１００{０．９８（Ｋ0.45Ｎａ0.53Ｌｉ0.02）ＮｂＯ３−０．０２ＣａＺｒＯ３}＋３ＺｒＯ２＋５ＭｎＯ＋０．５ＹｂＯ1.5]を満たすように各セラミック素原料を秤量した。【０１２５】
次いで、これら秤量物を、ＰＳＺボールが内有されたポットミルに投入し、エタノールを溶媒にして約９０時間ポットミルを回転し、湿式で混合粉砕した。そして、得られた混合物を乾燥した後、９００℃の温度で仮焼し、上記組成式で表されるセラミック原料粉末を得た。【０１２６】
次いで、このセラミック原料粉末を解砕した後、有機バインダ、有機溶剤としてのアセトン、分散剤、可塑剤と共にＰＳＺボールが内有されたポットミルに投入し、該ポットミルを回転させながら十分に湿式で混合粉砕し、セラミックスラリーを得た。その後、ドクターブレード法を使用し、焼成後の厚みが１５μｍとなるようにセラミックスラリーを成形加工し、これにより圧電セラミックシートを作製した。【０１２７】
また、ヤング率が２０１ＧＰａのＮｉ粉末を用意した。そして、このＮｉ粉末を有機バインダ、有機溶剤としてのアセトン、分散剤、可塑剤と共にＰＳＺボールが内有されたポットミルに投入し、ポットミルを回転させながら湿式で十分に混合し、導電性スラリーを得た。その後、ドクターブレード法を使用し、焼成後の厚みが２μｍとなるように、導電体スラリーを成形加工し、これにより導電体シートを作製した。【０１２８】
次に、圧電セラミックシートを一対の導電体シートで狭持して積層させた後、静水圧加圧し、その後、Ｎｉが酸化しないようにＮｉ−ＮｉＯの平衡酸素分圧よりも０．５桁還元側に調整された還元性雰囲気下、１０００〜１１６０℃の温度で２時間焼成し、圧電セラミック基体の両主面に第１及び第２の導体部がそれぞれ形成された共焼結体を得た。【０１２９】
次いで、フォトリソグラフィー技術を使用して第１の導体部を加工し、所定パターンを有する４つの導電膜を作製した。【０１３０】
すなわち、第１の導体部の表面にフォトレジストを塗布した後、プリベークし、その後、所定パターンを有するマスクを上方に配して該レジストマスクに紫外線を照射し、露光してマスクパターンをフォトレジストに転写した。次いでこれを現像した後、純水で洗浄した。その後、これをエッチング液としての塩化第二鉄溶液に浸漬してウェットエッチングを行い、所定パターンの４つの導電膜を形成し、これにより焼結体を得た。【０１３１】
次に、各導電膜の一部が露出するように圧電セラミック基体及び各導電膜上に、ヤング率が３ＧＰａのエポキシ樹脂からなる絶縁膜を形成した。【０１３２】
すなわち、感光性エポキシ樹脂を含有したエポキシ溶液を圧電セラミック基体及び導電膜上にスピンコートして塗布した。次いで、これをプリベークした後、所定のパターンのマスクを介して露光し、現像し、その後ポストベークし、各導電膜の一部が露出して露出面を有するように絶縁膜を形成した。尚、絶縁膜の厚みは、圧電セラミック基体の表面から約２．４μｍであった。【０１３３】
次いで、スパッタリング法を使用し、絶縁膜が形成された焼結体に厚み約１．９μｍのニッケルと銅からなる合金で形成された導電層を形成し、その後、上述したフォトリソグラフィー技術を使用し、所定パターンの引出電極層を形成した。【０１３４】
次に、引出電極層の表面にめっき法でＮｉ、Ａｕからなる導電層を形成し、その後上述したフォトリソグラフィー技術を使用し、引出電極上の所定箇所にランド状に配線電極層を作製し、これにより実施例２の試料を作製した。【０１３５】
（試料の評価）
試料の断面をＳＥＭで観測したところ、クラックや層間剥離が生じていないことが確認された。すなわち、本試料は、圧電セラミック基体の厚みが１５μｍであり、９０μｍ以下の極薄であるにも拘わらず、所望の焼結体を得ることができると共に、製造過程で負荷をかけてもクラックや層間剥離等の構造欠陥の発生が抑制され、良好な機械的強度を有し加工性の良好な圧電デバイスが得られることが分かった。【０１３６】
また、絶縁膜の厚みｔｓは２．４μｍ、導電膜の厚みｔｍは２μｍであるから、（ｔｓ／ｔｍ）３は１．７３である。一方、絶縁膜のヤング率Ｅｓは３ＧＰａ、導電膜を構成するＮｉのヤング率は２０１ＧＰａであるから、（Ｅｍ／Ｅｓ）は６７であり、（ｔｓ／ｔｍ）３＜（Ｅｍ／Ｅｓ）が成立する。【０１３７】
すなわち、絶縁膜の厚みが大きくなっても、適宜のヤング率を有する絶縁性材料を選択することにより、剛性が高くなるのを抑制でき、圧電デバイスとしての駆動性能の低下を招くのを回避できることが分かった。
【実施例３】
【０１３８】
（試料の作製）
実施例２と同様の方法・手順で、焼成後の厚みが９０μｍの圧電セラミックシート及び焼成後の厚みが２μｍの導電体シートを作製し、これら圧電セラミックシートを一対の導電体シートで狭持したものを６層積層し、その後は実施例２と同様の方法・手順で、実施例３の試料を作製した。【０１３９】
（試料の評価）
試料の断面をＳＥＭで観測したところ、クラックや層間剥離が生じていないことが確認された。すなわち、本試料は、圧電セラミック基体の厚みが９０μｍであり、極薄であるにも拘わらず、実施例２と同様、所望の焼結体を得ることができると共に、製造過程で負荷をかけてもクラックや層間剥離等の構造欠陥の発生が抑制され、良好な機械的強度を有し加工性の良好な圧電デバイスが得られることが確認された。【０１４０】
尚、本試料も、実施例２と同様、絶縁膜の厚みｔｓは２．４μｍ、導電膜の厚みｔｍは２μｍであるから、（ｔｓ／ｔｍ）３は１．７３である。一方、絶縁膜のヤング率Ｅｓは３ＧＰａ、導電膜を構成するＮｉのヤング率は２０１ＧＰａであるから、（Ｅｍ／Ｅｓ）は６７であり、（ｔｓ／ｔｍ）３＜（Ｅｍ／Ｅｓ）が成立するのはいうまでもない。
【実施例４】
【０１４１】
（試料の作製）
実施例２と同様の方法・手順で、焼成後の厚みが４μｍの圧電セラミックシート及び焼成後の厚みが２μｍの導電体シートを作製し、これら圧電セラミックシートを一対の導電体シートで狭持して積層させ、その後は実施例２と同様の方法・手順で、実施例４の試料を作製した。【０１４２】
（試料の評価）
試料の断面をＳＥＭで観測したところ、クラックや層間剥離が生じていないことが確認された。すなわち、本試料は、圧電セラミック基体の厚みが４μｍであり、９０μｍ以下の極薄であるにも拘わらず、実施例２と同様、所望の焼結体を得ることができると共に、製造過程で負荷をかけてもクラックや層間剥離等の構造欠陥の発生が抑制され、良好な機械的強度を有し加工性の良好な圧電デバイスが得られることが確認された。【０１４３】
尚、本試料も、実施例２及び３と同様、絶縁膜の厚みｔｓは２．４μｍ、導電膜の厚みｔｍは２μｍであるから、（ｔｓ／ｔｍ）３は１．７３である。一方、絶縁膜のヤング率Ｅｓは３ＧＰａ、導電膜を構成するＮｉのヤング率は２０１ＧＰａであるから、（Ｅｍ／Ｅｓ）は６７であり、（ｔｓ／ｔｍ）３＜（Ｅｍ／Ｅｓ）が成立するのはいうまでもない。
【産業上の利用可能性】
【０１４４】
外力が負荷されてもクラックや層間剥離等の構造欠陥が生じるのを抑制することができ、駆動性能の低下を招くことなく良好な機械的強度を有し加工性の良好な薄状の圧電デバイスを実現する。
【符号の説明】
【０１４５】
１  圧電セラミック基体
２  第１の導体部（導体部）
２ａ、２ｂ導電膜
３  第２の導体部（導体部）
４  焼結体
５  絶縁膜
７ａ、７ｂ  外部電極
１３  圧電セラミックシート
１４ａ  第１の導電性シート（導電性材料）
１４ｂ  第２の導電性シート（導電性材料）
２１  圧電セラミック基体
２２  内部導体
３８  圧電セラミックシート
３９  圧電セラミックシート
４０  導電性シート
４１  導電性シート
４２  導電性シート
４７  積層体
【図１】
2017073317.tif 000005
【図２】
2017073317.tif 000006
【図３】
2017073317.tif 000007
【図４】
2017073317.tif 000008
【図５】
2017073317.tif 000009
【図６】
2017073317.tif 000010
【図７】
2017073317.tif 000011
【図８】
2017073317.tif 000012
【図９】
2017073317.tif 000013
【図１０】
2017073317.tif 000014
【図１１】
2017073317.tif 000015
【図１２】
2017073317.tif 000016
【図１３】
2017073317.tif 000017
【図１４】
2017073317.tif 000018
【図１５】
2017073317.tif 000019
【国際調査報告】
2017073317.tif 000020
2017073317.tif 000021
2017073317.tif 000022
2017073317.tif 000023