(57)【要約】膜厚が５μｍ以上の膜状の圧電体膜を提供することを課題とする。本発明の一態様は、膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜であり、ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有する圧電体膜である。  ０≦δ≦１・・式１  １．００≦ａ＋ｂ≦１．３５・・式１１  ０≦ｂ≦０．０８・・式１２  １．００≦ｃ＋ｄ＋ｅ≦１．１・・式１３  ０．４≦ｃ≦０．７・・式１４  ０．３≦ｄ≦０．６・・式１５  ０≦ｅ≦０．１・・式１６
2017018222.tif 000002
【特許請求の範囲】
【請求項１】
膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜であり、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体膜。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項２】
請求項１において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は電極上に形成されており、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記電極のＸＲＤのピーク値より高いことを特徴とする圧電体膜。
【請求項３】
請求項２において、
前記電極はＰｔ膜からなることを特徴とする圧電体膜。
【請求項４】
請求項１乃至３のいずれか一項において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のキュリー温度は２５０℃以上４２０℃以下であることを特徴とする圧電体膜。
【請求項５】
シムの上面に配置された第１の電極と、
前記第１の電極上に配置された請求項１に記載の圧電体膜と、
前記圧電体膜上に配置された第２の電極と、
前記シムの下面に配置された第３の電極と、
前記第３の電極下に配置された請求項１に記載の圧電体膜と、
前記圧電体膜下に配置された第４の電極と、
を具備することを特徴とするバイモルフ素子。
【請求項６】
基板上にスパッタリング法により膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を成膜する工程を有し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を成膜する際の成膜速度は１ｎｍ／ｓｅｃ以上２．５ｎｍ／ｓｅｃ以下であることを特徴とする圧電体膜の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項７】
請求項６において、
前記工程は、スパッタリングターゲットに１０ｋＨｚ以上３０ＭＨｚ以下の高周波出力を、１／２０ｍｓ以上１／３ｍｓ以下の周期で２５％以上９０％以下のＤＵＴＹ比のパルス状に供給することで、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を成膜する工程であり、
前記ＤＵＴＹ比は、１周期の間で前記スパッタリングターゲットに前記高周波出力が印加される期間の比率であることを特徴とする圧電体膜の製造方法。
【請求項８】
請求項７において、
前記スパッタリングターゲットに前記高周波出力を供給する際に２０ｒｐｍ以上１２０ｒｐｍ以下の速度で磁石を回転させることで前記スパッタリングターゲットに磁場を加えることを特徴とする圧電体膜の製造方法。
【請求項９】
請求項７または８において、
前記スパッタリングターゲットに前記高周波出力を供給している際に前記スパッタリングターゲットに発生する直流成分である電圧ＶＤＣを−２００Ｖ以上−８０Ｖ以下に制御することを特徴とする圧電体膜の製造方法。
【請求項１０】
請求項７乃至９のいずれか一項において、
前記スパッタリングターゲットに前記高周波出力を供給している際の前記スパッタリングターゲットの表面の比抵抗を１×１０９Ω・ｃｍ以上１×１０１２Ω・ｃｍ以下に制御することを特徴とする圧電体膜の製造方法。
【請求項１１】
請求項７乃至１０のいずれか一項において、
前記スパッタリングターゲットに前記高周波出力を供給する際の前記スパッタリングターゲットは、下記式６の比のＯ２ガス及びＡｒガスの雰囲気に置かれることを特徴とする圧電体膜の製造方法。
０．１≦Ｏ２ガス／Ａｒガス≦０．３  ・・・式６
【請求項１２】
請求項７乃至１１のいずれか一項において、
前記スパッタリングターゲットに前記高周波出力を供給する際の前記スパッタリングターゲットは、０．１Ｐａ以上２Ｐａ以下の圧力雰囲気に置かれることを特徴とする圧電体膜の製造方法。
【請求項１３】
請求項６乃至１２のいずれか一項において、
前記工程で成膜された前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記工程で成膜された前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体膜の製造方法。
【請求項１４】
請求項６乃至１３のいずれか一項において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の分極方向は、前記基板の上面に対して垂直で上方向であることを特徴とする圧電体膜の製造方法。
【請求項１５】
膜厚が５μｍ以上の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第１の電極と、
前記第１の電極及び前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜に貼り付けられた第２の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された膜厚が５μｍ以上の第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第２の電極と、
前記第２の電極及び前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜に貼り付けられた第３の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第３の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ形成された第３の電極と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項１６】
請求項１５において、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記第１の電極のＸＲＤのピーク値より高く、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記第２の電極のＸＲＤのピーク値より高いことを特徴とする圧電体素子。
【請求項１７】
請求項１５または１６において、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれはスパッタリング法により形成された膜であり、
前記第１及び第２の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれはゾルゲル法により形成された膜であることを特徴とする圧電体素子。
【請求項１８】
第１の電極と、
前記第１の電極上に形成された膜厚が５μｍ以上の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第２の電極と、
前記第２の電極及び前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の上に形成された接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に貼り付けられた膜厚が５μｍ以上の第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の電極と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項１９】
第１の電極と、
前記第１の電極上に形成された膜厚が５μｍ以上の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第２の電極と、
前記第２の電極及び前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の上に形成された第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に貼り付けられた膜厚が５μｍ以上の第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の電極と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記第１乃至第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記第１乃至第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項２０】
請求項１９において、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記第３の電極の上に形成された接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に貼り付けられた膜厚が５μｍ以上の第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第４の電極と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項２１】
第１の電極と、
前記第１の電極上に形成された第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第２の電極と、
前記第２の電極上に形成された第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の電極と、
を具備し、
前記第１の電極の第１の側面と前記第３の電極の第１の側面が第６の電極によって電気的に接続され、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項２２】
請求項２１において、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の分極方向は、第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の分極方向の逆方向であることを特徴とする圧電体素子。
【請求項２３】
請求項２１または２２において、
前記第３の電極上に形成された第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第４の電極と、
を具備し、
前記第２の電極の第２の側面と前記第４の電極の第２の側面が第７の電極によって電気的に接続され、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子。
【請求項２４】
請求項２３において、
前記第４の電極上に形成された第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第５の電極と、
を具備し、
前記第５の電極の第１の側面と前記第３の電極の第１の側面と前記第１の電極の第１の側面が前記第６の電極によって電気的に接続され、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子。
【請求項２５】
請求項２１乃至２４において、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記第１の電極のＸＲＤのピーク値より高く、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記第２の電極のＸＲＤのピーク値より高いことを特徴とする圧電体素子。
【請求項２６】
基板上に電極膜を形成し、前記電極膜上にスパッタリング法により（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ａ）と、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜をゾルゲル法により形成する工程（ｂ）と、
前記基板を前記電極膜から除去する工程（ｃ）と、
前記電極膜をエッチング加工することで、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜下に第１の電極、第２の電極及び第３の電極を形成する工程（ｄ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項２７】
請求項２６において、
前記工程（ｄ）の後に、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を切断することで、前記第１の電極、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を積層した第１の積層部と、前記第２の電極、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を積層した第２の積層部と、前記第３の電極、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を積層した第３の積層部を形成する工程と、
前記第１の積層部の前記第１の電極と前記第２の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜とを重ね、かつ前記第２の積層部の前記第２の電極と前記第３の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜とを重ねる工程と、
前記第１の積層部の前記第１の電極と前記第３の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜との間に荷重をかけつつ熱処理を施すことで、前記第１の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記第１の電極それぞれと前記第２の積層部の前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付けるとともに、前記第２の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記第２の電極それぞれと前記第３の積層部の前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程と、
を具備することを特徴とする圧電体素子の製造方法。
【請求項２８】
請求項２６または２７において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の膜厚は５μｍ以上であることを特徴とする圧電体素子の製造方法。
【請求項２９】
第１の基板上に第１の電極膜を形成し、前記第１の電極膜上にスパッタリング法により第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ａ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第２の電極膜を形成し、前記第２の電極膜をエッチング加工することで、前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第１の電極及び第２の電極を形成する工程（ｂ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、前記第１及び第２の電極の上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜をゾルゲル法により形成する工程（ｃ）と、
第２の基板上に第３の電極膜を形成し、前記第３の電極膜上にスパッタリング法により第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｄ）と、
前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程（ｅ）と、
前記第１の基板及び前記第２の基板を除去する工程（ｆ）と、
前記第１の電極膜をエッチング加工することで、前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜下に第３の電極及び第４の電極を形成する工程（ｇ）と、
前記第３の電極膜をエッチング加工することで、前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第５の電極及び第６の電極を形成する工程（ｈ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項３０】
第１の基板上に第１の電極膜を形成し、前記第１の電極膜上にスパッタリング法により第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ａ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第２の電極膜を形成し、前記第２の電極膜をエッチング加工することで、前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第１の電極及び第２の電極を形成する工程（ｂ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、前記第１及び第２の電極の上にスパッタリング法により第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｃ）と、
第２の基板上に第３の電極膜を形成し、前記第３の電極膜上にスパッタリング法により第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｄ）と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程（ｅ）と、
前記第２の基板を除去する工程（ｆ）と、
前記第３の電極膜をエッチング加工することで、前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜下に第３の電極及び第４の電極を形成する工程（ｇ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項３１】
請求項３０において、
前記工程（ｇ）の後に、前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、前記第３及び第４の電極の上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜をゾルゲル法により形成する工程と、
第３の基板上に第４の電極膜を形成し、前記第４の電極膜上にスパッタリング法により第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第５の電極膜を形成し、前記第５の電極膜をエッチング加工することで、前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第５の電極及び第６の電極を形成する工程と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、前記第５及び第６の電極の上にスパッタリング法により第５の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程と、
第４の基板上に第６の電極膜を形成し、前記第６の電極膜上にスパッタリング法により第６の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程と、
前記第６の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と前記第５の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程と、
前記第４の基板及び前記第６の電極膜を除去する工程と、
前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と前記第６の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
【請求項３２】
請求項３１において、
前記第３の基板を除去し、前記第４の電極膜をエッチング加工することで、前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜下に第７の電極及び第８の電極を形成する工程と、
を具備することを特徴とする圧電体素子の製造方法。
【請求項３３】
基板上に第１の電極を形成する工程（ａ）と、
前記第１の電極上にスパッタリング法により第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｂ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第２の電極を形成する工程（ｃ）と、
前記第２の電極上にスパッタリング法により第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｄ）と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第３の電極を形成する工程（ｅ）と、
前記基板を前記第１の電極から除去する工程（ｆ）と、
前記第１の電極の第１の側面と前記第３の電極の第１の側面を第６の電極によって接続する工程（ｇ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項３４】
請求項３３において、
前記工程（ｅ）と前記工程（ｆ）との間に、
前記第３の電極上にスパッタリング法により第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｈ）と、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第４の電極を形成する工程（ｉ）と、を有し、
前記工程（ｆ）の後に、前記第２の電極の第２の側面と前記第４の電極の第２の側面を第７の電極によって接続する工程を有し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
【請求項３５】
請求項３４において、
前記工程（ｉ）と前記工程（ｆ）との間に、
前記第４の電極上にスパッタリング法により第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第５の電極を形成する工程と、を有し、
前記工程（ｇ）は、前記第１の電極の第１の側面と前記第３の電極の第１の側面と前記第５の電極の第１の側面を第６の電極によって接続する工程であり、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
【請求項３６】
請求項２９乃至３５のいずれか一項において、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の膜厚は５μｍ以上であることを特徴とする圧電体素子の製造方法。
【請求項３７】
基板上にＺｒＯ２膜を形成する工程（ａ）と、
前記ＺｒＯ２膜上にエピタキシャル成長によるＰｔ膜を形成する工程（ｂ）と、
前記Ｐｔ膜上にスパッタリング法により膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｃ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体膜の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項３８】
請求項３７において、
前記工程（ｂ）と前記工程（ｃ）との間に、前記Ｐｔ膜上にＳｒＲｕＯ３膜を形成する工程を含むことを特徴とする圧電体膜の製造方法。
【請求項３９】
請求項３７または３８において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の分極方向は、前記基板の上面に対して垂直で上方向であることを特徴とする圧電体膜の製造方法。
【請求項４０】
ＺｒＯ２膜と、
前記ＺｒＯ２膜上に形成されたエピタキシャル成長によるＰｔ膜と、
前記Ｐｔ膜上に形成された膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体膜。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項４１】
請求項４０において、
前記Ｐｔ膜と前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜との間に形成されたＳｒＲｕＯ３膜を含むことを特徴とする圧電体膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電体膜及びその製造方法、バイモルフ素子、圧電体素子及びその製造方法に関する。
【背景技術】
【０００２】
従来のＰｂ（Ｚｒ，Ｔｉ）Ｏ３（以下、「ＰＺＴ」という。）のバルク状圧電体の製造方法について説明する。
多結晶ＰＺＴ粉末を焼成し、この多結晶ＰＺＴ粉末を樹脂と混合し、その混合物をシート状にしたＰＺＴシートを形成する。このＰＺＴシートを積層し、焼き固めることで、バルク状圧電体を作製することができる。焼き固めた後の１層のＰＺＴシートの厚さは２０μｍ以上である（例えば特許文献１参照）。
上記のようにバルク状圧電体が厚さ２０μｍ以上のＰＺＴシートを積層させるのは、２０μｍ未満の厚さにすると圧電特性が得られないことがあるからである。また、多結晶ＰＺＴ粉末の結晶粒径が大きいため、１０μｍ以下の厚さのＰＺＴシートに加工することもできない。また、バルク状圧電体のＰＺＴはキュリー温度が２００℃と低いため、高温になると圧電特性が壊れやすい。従って、加熱できる温度に制限があるため、バルク状圧電体を精密に加工するのが難しいという欠点がある。
従来のＰＺＴの膜状圧電体は、基板上に２μｍ以下の厚さのＰＺＴ膜をスパッタリング法により成膜することで製造する（例えば特許文献２参照）。膜状圧電体が２μｍ以下の厚さであるのは成膜速度が遅いからである。具体的には、厚さ１μｍのＰＺＴ膜をスパッタリング法により成膜するには２時間以上の時間がかかるため、２μｍのＰＺＴ膜を成膜するには４時間以上の時間を要することになる。従って、バルク状圧電体のような厚膜の膜状圧電体をＰＺＴ膜で作製することはコストが高くなるため、産業上利用するにあたり現実的ではなかった。
また、成膜時間を長時間かけてスパッタリング法により厚さ５μｍ以上のＰＺＴ膜を基板上に成膜すると、そのＰＺＴ膜が厚いために２μｍ以下の薄いＰＺＴ膜に比べて大きな歪（応力）が発生する。その歪によってＰＺＴ膜が割れたり、基板からＰＺＴ膜が剥がれることがある。従って、５μｍ以上の膜厚の膜状圧電体を作製することが困難である。
また、スパッタリング法によるＰＺＴ膜の成膜を厚さ５μｍ以上まで続けると、スパッタリング装置の入力電圧ＶＤＣが下がってしまい、一定の組成のＰＺＴ膜を作製することが困難である。その理由は、成膜時間が長くなるとスパッタリング装置のＰＺＴターゲットの表面が金属化して抵抗値が下がるからであり、ＰＺＴターゲットの表面組成がＰＺＴではなくなるからである。従って、５μｍ以上の膜厚の膜状圧電体を作製することは困難である。
上記の事情によりバルク状圧電体と膜状圧電体では厚さが大きく異なるため、バルク状圧電体によって作製される製品と膜状圧電体によって作製される製品は用途によって分けられていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−５１８４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一態様は、膜厚が５μｍ以上の膜状の圧電体膜またはその製造方法を提供することを課題とする。
また、本発明の一態様は、膜厚が５μｍ以上の膜状の圧電体膜を有する圧電体素子またはその製造方法を提供することを課題とする。
また、本発明の一態様は、膜状の圧電体膜を積層した圧電体素子またはその製造方法を提供することを課題とする。
また、本発明の一態様は、膜厚が５μｍ以上の膜状の圧電体膜を有するバイモルフ素子を提供することを課題とする。
【課題を解決するための手段】
【０００５】
以下に、本発明の種々の態様について説明する。
［１］膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜であり、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体膜。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［２］上記［１］において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は電極上に形成されており、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記電極のＸＲＤのピーク値より高いことを特徴とする圧電体膜。
［３］上記［２］において、
前記電極はＰｔ膜からなることを特徴とする圧電体膜。
［４］上記［１］乃至［３］のいずれか一項において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のキュリー温度は２５０℃以上４２０℃以下であることを特徴とする圧電体膜。
［５］シムの上面に配置された第１の電極と、
前記第１の電極上に配置された上記［１］に記載の圧電体膜と、
前記圧電体膜上に配置された第２の電極と、
前記シムの下面に配置された第３の電極と、
前記第３の電極下に配置された上記［１］に記載の圧電体膜と、
前記圧電体膜下に配置された第４の電極と、
を具備することを特徴とするバイモルフ素子。
［６］基板上にスパッタリング法により膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を成膜する工程を有し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を成膜する際の成膜速度は１ｎｍ／ｓｅｃ以上２．５ｎｍ／ｓｅｃ以下であることを特徴とする圧電体膜の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［７］上記［６］において、
前記工程は、スパッタリングターゲットに１０ｋＨｚ以上３０ＭＨｚ以下の高周波出力を、１／２０ｍｓ以上１／３ｍｓ以下の周期で２５％以上９０％以下のＤＵＴＹ比のパルス状に供給することで、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を成膜する工程であり、
前記ＤＵＴＹ比は、１周期の間で前記スパッタリングターゲットに前記高周波出力が印加される期間の比率であることを特徴とする圧電体膜の製造方法。
［８］上記［７］において、
前記スパッタリングターゲットに前記高周波出力を供給する際に２０ｒｐｍ以上１２０ｒｐｍ以下の速度で磁石を回転させることで前記スパッタリングターゲットに磁場を加えることを特徴とする圧電体膜の製造方法。
［９］上記［７］または［８］において、
前記スパッタリングターゲットに前記高周波出力を供給している際に前記スパッタリングターゲットに発生する直流成分である電圧ＶＤＣを−２００Ｖ以上−８０Ｖ以下に制御することを特徴とする圧電体膜の製造方法。
［１０］上記［７］乃至［９］のいずれか一項において、
前記スパッタリングターゲットに前記高周波出力を供給している際の前記スパッタリングターゲットの表面の比抵抗を１×１０９Ω・ｃｍ以上１×１０１２Ω・ｃｍ以下に制御することを特徴とする圧電体膜の製造方法。
［１１］上記［７］乃至［１０］のいずれか一項において、
前記スパッタリングターゲットに前記高周波出力を供給する際の前記スパッタリングターゲットは、下記式６の比のＯ２ガス及びＡｒガスの雰囲気に置かれることを特徴とする圧電体膜の製造方法。
０．１≦Ｏ２ガス／Ａｒガス≦０．３  ・・・式６
［１２］上記［７］乃至［１１］のいずれか一項において、
前記スパッタリングターゲットに前記高周波出力を供給する際の前記スパッタリングターゲットは、０．１Ｐａ以上２Ｐａ以下の圧力雰囲気に置かれることを特徴とする圧電体膜の製造方法。
［１３］上記［６］乃至［１２］のいずれか一項において、
前記工程で成膜された前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記工程で成膜された前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体膜の製造方法。
［１４］上記［６］乃至［１３］のいずれか一項において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の分極方向は、前記基板の上面に対して垂直で上方向であることを特徴とする圧電体膜の製造方法。
［１５］膜厚が５μｍ以上の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第１の電極と、
前記第１の電極及び前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜に貼り付けられた第２の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された膜厚が５μｍ以上の第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上形成された第２の電極と、
前記第２の電極及び前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜に貼り付けられた第３の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第３の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の電極と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［１６］上記［１５］において、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記第１の電極のＸＲＤのピーク値より高く、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記第２の電極のＸＲＤのピーク値より高いことを特徴とする圧電体素子。
［１７］上記［１５］または［１６］において、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれはスパッタリング法により形成された膜であり、
前記第１及び第２の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれはゾルゲル法により形成された膜であることを特徴とする圧電体素子。
［１８］第１の電極と、
前記第１の電極上に形成された膜厚が５μｍ以上の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第２の電極と、
前記第２の電極及び前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の上に形成された接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に貼り付けられた膜厚が５μｍ以上の第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の電極と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［１９］第１の電極と、
前記第１の電極上に形成された膜厚が５μｍ以上の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第２の電極と、
前記第２の電極及び前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の上に形成された第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に貼り付けられた膜厚が５μｍ以上の第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の電極と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記第１乃至第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記第１乃至第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［２０］上記［１９］において、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記第３の電極の上に形成された接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に貼り付けられた膜厚が５μｍ以上の第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第４の電極と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［２１］第１の電極と、
前記第１の電極上に形成された第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第２の電極と、
前記第２の電極上に形成された第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第３の電極と、
を具備し、
前記第１の電極の第１の側面と前記第３の電極の第１の側面が第６の電極によって電気的に接続され、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たし、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、１００以上６００以下の膜厚１μｍ当たりの比誘電率を有し、
前記第１及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜それぞれは、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有することを特徴とする圧電体素子。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［２２］上記［２１］において、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の分極方向は、第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の分極方向の逆方向であることを特徴とする圧電体素子。
［２３］上記［２１］または［２２］において、
前記第３の電極上に形成された第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第４の電極と、
を具備し、
前記第２の電極の第２の側面と前記第４の電極の第２の側面が第７の電極によって電気的に接続され、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子。
［２４］上記［２３］において、
前記第４の電極上に形成された第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に形成された第５の電極と、
を具備し、
前記第５の電極の第１の側面と前記第３の電極の第１の側面と前記第１の電極の第１の側面が前記第６の電極によって電気的に接続され、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子。
［２５］上記［２１］乃至［２４］において、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記第１の電極のＸＲＤのピーク値より高く、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のＸＲＤのピーク値は、前記第２の電極のＸＲＤのピーク値より高いことを特徴とする圧電体素子。
［２６］基板上に電極膜を形成し、前記電極膜上にスパッタリング法により（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ａ）と、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜をゾルゲル法により形成する工程（ｂ）と、
前記基板を前記電極膜から除去する工程（ｃ）と、
前記電極膜をエッチング加工することで、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜下に第１の電極、第２の電極及び第３の電極を形成する工程（ｄ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［２７］上記［２６］において、
前記工程（ｄ）の後に、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を切断することで、前記第１の電極、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を積層した第１の積層部と、前記第２の電極、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を積層した第２の積層部と、前記第３の電極、前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を積層した第３の積層部を形成する工程と、
前記第１の積層部の前記第１の電極と前記第２の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜とを重ね、かつ前記第２の積層部の前記第２の電極と前記第３の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜とを重ねる工程と、
前記第１の積層部の前記第１の電極と前記第３の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜との間に荷重をかけつつ熱処理を施すことで、前記第１の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記第１の電極それぞれと前記第２の積層部の前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付けるとともに、前記第２の積層部の前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び前記第２の電極それぞれと前記第３の積層部の前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程と、
を具備することを特徴とする圧電体素子の製造方法。
［２８］上記［２６］または［２７］において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の膜厚は５μｍ以上であることを特徴とする圧電体素子の製造方法。
［２９］第１の基板上に第１の電極膜を形成し、前記第１の電極膜上にスパッタリング法により第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ａ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第２の電極膜を形成し、前記第２の電極膜をエッチング加工することで、前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第１の電極及び第２の電極を形成する工程（ｂ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、前記第１及び第２の電極の上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜をゾルゲル法により形成する工程（ｃ）と、
第２の基板上に第３の電極膜を形成し、前記第３の電極膜上にスパッタリング法により第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｄ）と、
前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程（ｅ）と、
前記第１の基板及び前記第２の基板を除去する工程（ｆ）と、
前記第１の電極膜をエッチング加工することで、前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜下に第３の電極及び第４の電極を形成する工程（ｇ）と、
前記第３の電極膜をエッチング加工することで、前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第５の電極及び第６の電極を形成する工程（ｈ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［３０］第１の基板上に第１の電極膜を形成し、前記第１の電極膜上にスパッタリング法により第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ａ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第２の電極膜を形成し、前記第２の電極膜をエッチング加工することで、前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第１の電極及び第２の電極を形成する工程（ｂ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、前記第１及び第２の電極の上にスパッタリング法により第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｃ）と、
第２の基板上に第３の電極膜を形成し、前記第３の電極膜上にスパッタリング法により第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｄ）と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程（ｅ）と、
前記第２の基板を除去する工程（ｆ）と、
前記第３の電極膜をエッチング加工することで、前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜下に第３の電極及び第４の電極を形成する工程（ｇ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［３１］上記［３０］において、
前記工程（ｇ）の後に、前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、前記第３及び第４の電極の上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜をゾルゲル法により形成する工程と、
第３の基板上に第４の電極膜を形成し、前記第４の電極膜上にスパッタリング法により第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第５の電極膜を形成し、前記第５の電極膜をエッチング加工することで、前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第５の電極及び第６の電極を形成する工程と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、前記第５及び第６の電極の上にスパッタリング法により第５の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程と、
第４の基板上に第６の電極膜を形成し、前記第６の電極膜上にスパッタリング法により第６の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程と、
前記第６の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と前記第５の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程と、
前記第４の基板及び前記第６の電極膜を除去する工程と、
前記接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と前記第６の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を貼り付ける工程と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
［３２］上記［３１］において、
前記第３の基板を除去し、前記第４の電極膜をエッチング加工することで、前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜下に第７の電極及び第８の電極を形成する工程と、
を具備することを特徴とする圧電体素子の製造方法。
［３３］基板上に第１の電極を形成する工程（ａ）と、
前記第１の電極上にスパッタリング法により第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｂ）と、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第２の電極を形成する工程（ｃ）と、
前記第２の電極上にスパッタリング法により第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｄ）と、
前記第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第３の電極を形成する工程（ｅ）と、
前記基板を前記第１の電極から除去する工程（ｆ）と、
前記第１の電極の第１の側面と前記第３の電極の第１の側面を第６の電極によって接続する工程（ｇ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［３４］上記［３３］において、
前記工程（ｅ）と前記工程（ｆ）との間に、
前記第３の電極上にスパッタリング法により第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｈ）と、
前記第３の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第４の電極を形成する工程（ｉ）と、を有し、
前記工程（ｆ）の後に、前記第２の電極の第２の側面と前記第４の電極の第２の側面を第７の電極によって接続する工程を有し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
［３５］上記［３４］において、
前記工程（ｉ）と前記工程（ｆ）との間に、
前記第４の電極上にスパッタリング法により第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程と、
前記第４の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜上に第５の電極を形成する工程と、を有し、
前記工程（ｇ）は、前記第１の電極の第１の側面と前記第３の電極の第１の側面と前記第５の電極の第１の側面を第６の電極によって接続する工程であり、
ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすことを特徴とする圧電体素子の製造方法。
［３６］上記［２９］乃至［３５］のいずれか一項において、
前記第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の膜厚は５μｍ以上であることを特徴とする圧電体素子の製造方法。
［３７］基板上にＺｒＯ２膜を形成する工程（ａ）と、
前記ＺｒＯ２膜上にエピタキシャル成長によるＰｔ膜を形成する工程（ｂ）と、
前記Ｐｔ膜上にスパッタリング法により膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成する工程（ｃ）と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体膜の製造方法。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［３８］上記［３７］において、
前記工程（ｂ）と前記工程（ｃ）との間に、前記Ｐｔ膜上にＳｒＲｕＯ３膜を形成する工程を含むことを特徴とする圧電体膜の製造方法。
［３９］上記［３７］または［３８］において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の分極方向は、前記基板の上面に対して垂直で上方向であることを特徴とする圧電体膜の製造方法。
［４０］ＺｒＯ２膜と、
前記ＺｒＯ２膜上に形成されたエピタキシャル成長によるＰｔ膜と、
前記Ｐｔ膜上に形成された膜厚が５μｍ以上の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜と、
を具備し、
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすことを特徴とする圧電体膜。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
［４１］上記［４０］において、
前記Ｐｔ膜と前記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜との間に形成されたＳｒＲｕＯ３膜を含むことを特徴とする圧電体膜。
なお、上記の本発明の種々の態様において、特定のＢ（以下「Ｂ」という）の上（または下）に特定のＣ（以下「Ｃ」という）を形成する（Ｃが形成される）というとき、Ｂの上（または下）に直接Ｃを形成する（Ｃが形成される）場合に限定されず、Ｂの上（または下）に本発明の一態様の作用効果を阻害しない範囲で、他のものを介してＣを形成する（Ｃが形成される）場合も含むものとする。
【発明の効果】
【０００６】
本発明の一態様よれば、膜厚が５μｍ以上の膜状の圧電体膜またはその製造方法を提供することができる。
また、本発明の一態様によれば、膜厚が５μｍ以上の膜状の圧電体膜を有する圧電体素子またはその製造方法を提供することができる。
また、本発明の一態様によれば、膜状の圧電体膜を積層した圧電体素子またはその製造方法を提供することがでる。
また、本発明の一態様によれば、膜厚が５μｍ以上の膜状の圧電体膜を有するバイモルフ素子を提供することができる。
【図面の簡単な説明】
【０００７】
図１は本発明の一態様に係るスパッタリング装置を模式的に示す断面図である。
図２は、１００Ｓ／Ｔ％のＤＵＴＹ比の場合を説明する図である。
図３（Ａ）〜（Ｄ）は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図４（Ａ）は本発明の一態様に係る圧電体素子の製造方法を説明する平面図、図４（Ｂ）は本発明の一態様に係る圧電体素子の製造方法を説明する断面図である。
図５（Ａ），（Ｂ）は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図６（Ａ）は本発明の一態様に係る圧電体素子の製造方法を説明する平面図、図６（Ｂ）は本発明の一態様に係る圧電体素子の製造方法を説明する断面図である。
図７（Ａ）は本発明の一態様に係る圧電体素子の製造方法を説明する平面図、図７（Ｂ）は本発明の一態様に係る圧電体素子の製造方法を説明する断面図である。
図８（Ａ）〜（Ｃ）は、発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図９（Ａ）〜（Ｃ）は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図１０（Ａ）〜（Ｃ）は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図１１（Ａ）〜（Ｃ）は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図１２（Ａ）〜（Ｄ）は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図１３（Ａ），（Ｂ）は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図１４（Ａ），（Ｂ）は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図１５（Ａ）〜（Ｃ）は本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図１６（Ａ）は実施例１のサンプルをＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）で断面観察した像、図１６（Ｂ）は実施例２のサンプルをＦＩＢで断面観察した像である。
図１７は実施例１のＰＺＴ膜及び実施例２のＰＺＴ膜のＸＲＤチャートである。
図１８は、逆格子マップのイメージ図である。
図１９は、結晶格子面（ｈｋｌ）の逆格子ベクトルと逆格子点を説明する図である。
図２０は、Ｘ線回折条件のベクトル表記を説明する図である。
図２１（Ａ）〜（Ｃ）は逆格子マッピング（方法）を説明する図である。
図２２は、逆格子マッピング（方法）を説明する図である。
図２３は、ＰＺＴ単結晶の逆格子シミュレーション結果である。
図２４（Ａ），（Ｂ）は、実施例１（本発明５μｍ）及び実施例２（本発明１０μｍ）それぞれのサンプルを逆格子マップ測定した結果である。
図２５（Ａ）は実施例１（本発明５μｍ）、実施例２（本発明１０μｍ）及び実施例３（本発明２０μｍ）それぞれの強誘性ヒステリシス曲線を示す図、図２５（Ｂ）は実施例１〜３それぞれの圧電バタフライ曲線を示す図である。
図２６（Ａ）は比較例２（Ｋ１４８）の強誘性ヒステリシス曲線を示す図、図２６（Ｂ）は比較例２（Ｋ１４８）の圧電バタフライ曲線を示す図である。
図２７（Ａ）は比較例３（Ｋ１２９）の強誘性ヒステリシス曲線を示す図、図２７（Ｂ）は比較例３（Ｋ１２９）の圧電バタフライ曲線を示す図である。
図２８は、実施例３（本発明２０μｍ）のＰＺＴ膜のｄ３３評価を行った結果を示す図である。
図２９は、実施例２（本発明１０μｍ）のサンプルの比誘電率と誘電損失（ｔａｎδ）の温度変化を周波数を１００ｋ，５００ｋ，１ＭＨｚと変化させて測定した結果を示す図である。
図３０は、実施例４のサンプルを示す断面図である。
図３１は、実施例４のサンプルのＸＲＤチャートである。
図３２は、実施例４のサンプルのＸＲＤチャートである。
図３３は、実施例５のサンプルをＦＩＢで断面観察した像である。
図３４は、δ＝０．１２５、或はｎ＝８．０の場合の酸素欠損型ペロブスカイト構造の模式図である。
図３５は、δ＝０．２５、或はｎ＝４．０の場合の酸素欠損型ペロブスカイト構造の模式図である。
図３６は、δ＝０．５、或はｎ＝２．０の場合の酸素欠損型ペロブスカイト構造の模式図である。
図３７は、δ＝１．０、或はｎ＝１．０の場合の酸素欠損型ペロブスカイト構造の模式図である。
図３８（Ａ）は実施例３のサンプル（２０μｍ−ＰＺＴ膜）のＦＩＢ−ＳＥＭ像、図３８（Ｂ）は図３８（Ａ）の拡大像である。
図３９（Ａ），（Ｂ）は本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図４０（Ａ），（Ｂ）は本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図４１（Ａ），（Ｂ）は本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図４２（Ａ）〜（Ｃ）は本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図４３（Ａ），（Ｂ）は本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図４４は、本発明の一態様に係るシリーズ型のバイモルフ素子の製造方法を説明するための断面図である。
図４５は、本発明の一態様に係るパラレル型のバイモルフ素子の製造方法を説明するための断面図である。
図４６は、実施例６の圧電体膜の製造方法を説明するための断面図である。
図４７は、比較例４の圧電体膜の製造方法を説明するための断面図である。
図４８は、ＰＺＴ膜の歪（応力）を測定する方法を説明するための図である。
図４９は、図４８に示す比較例４のＰＺＴ膜１１０５の表面の光学顕微鏡写真である。
【発明を実施するための形態】
【０００８】
以下では、本発明の実施形態及び実施例について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施形態の記載内容及び実施例に限定して解釈されるものではない。
［第１の実施形態］
図１は、本発明の一態様に係るスパッタリング装置を模式的に示す断面図である。このスパッタリング装置はチャンバー１１を有し、このチャンバー１１内には、基板１２を保持する保持部１３が配置されている。保持部１３には基板１２を所定の温度に加熱するヒーター（図示せず）が配置されているとよい。
チャンバー１１、基板１２及び保持部１３は接地されている。チャンバー１１内にはスパッタリングターゲット１４を保持するターゲット保持部１５が配置されている。ターゲット保持部１５に保持されたスパッタリングターゲット１４は、保持部１３に保持された基板１２に対向するように位置する。
スパッタリングターゲット１４は比抵抗が１×１０７Ω・ｃｍ以上の絶縁物を含むスパッタリングターゲットであり、絶縁物は酸化物であるとよい。詳細には、絶縁物は、一般式ＡＢＯ３で表され、Ａは、Ａｌ、Ｙ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｐｂ、Ｃｓ、Ｌａ、Ｓｒ、Ｃｒ、Ａｇ、Ｃａ、Ｐｒ、Ｎｄ、Ｂａ、Ｂｉ、Ｆおよび周期表のランタン系列の元素からなる群から選択される少なくとも一つの元素を含んでなり、Ｂは、Ａｌ、Ｇａ、Ｉｎ、Ｎｂ、Ｓｎ、Ｔｉ、Ｚｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、ＩｒＰｔ、Ｕ、ＣＯ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｒ、Ｃｕ、Ｍｇ、Ｖ、Ｎｂ、Ｔａ、ＭｏおよびＷからなる群から選択される少なくとも一つの元素を含んでなるペロブスカイト物質を含む物、または、酸化ビスマスと、ペロブスカイト型構造ブロックとが交互に積層された構造を有するビスマス層状構造強誘電体結晶を含む物であり、前記ペロブスカイト型構造ブロックは、Ｌｉ、Ｎａ、Ｋ、Ｃａ、Ｓｒ、Ｂａ、Ｙ、Ｂｉ、Ｐｂおよび希土類元素から選ばれる少なくとも１つの元素Ｌと、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｗ、Ｍｏ、Ｍｎ、Ｆｅ、ＳｉおよびＧｅから選ばれる少なくとも１つの元素Ｒと、酸素とによって構成されるとよい。
但し、本実施形態ではスパッタリングターゲット１４を（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δとし、ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たす。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
上記式１においてδが０より大きい値を含むのは酸素欠損型ペロブスカイト構造を含むからである。但し、スパッタリングターゲット１４の成分がすべて酸素欠損型ペロブスカイト構造であってもよいが、スパッタリングターゲット１４が部分的に酸素欠損型ペロブスカイト構造を含んでいてもよい。なお、酸素欠損型ペロブスカイト構造の詳細は後述する。
また、スパッタリング装置は出力供給機構１６を有し、この出力供給機構１６はパルス機能付高周波電源である。出力供給機構１６は整合器２２に電気的に接続されており、整合器２２はターゲット保持部１５に電気的に接続されている。つまり、出力供給機構１６は、整合器２２及びターゲット保持部１５を介してスパッタリングターゲット１４に周波数が１０ｋＨｚ以上３０ＭＨｚ以下の高周波出力（ＲＦ出力）を、１／２０ｍｓ以上１／３ｍｓ以下の周期（３ｋＨｚ以上２０ｋＨｚ以下の周波数）で２５％以上９０％以下のＤＵＴＹ比のパルス状に供給するものである。なお、本実施形態では、出力供給機構１６により高周波出力をターゲット保持部１５を介してスパッタリングターゲット１４に供給するが、出力供給機構１６により高周波出力をスパッタリングターゲット１４に直接供給してもよい。
ＤＵＴＹ比は、１周期の間でターゲット保持部１５に高周波出力が印加される期間の比率である。例えば、２５％のＤＵＴＹ比の場合は、１周期の２５％の期間がターゲット保持部１５に高周波出力が印加される期間（高周波出力オンの期間）となり、１周期の７５％の期間がターゲット保持部１５に高周波出力が印加されない期間（高周波出力オフの期間）となる。詳細には、例えば１／２０ｍｓの周期（２０ｋＨｚの周波数）で２５％のＤＵＴＹ比の場合は、１／２０ｍｓ（１周期）の２５％の１／８０ｍｓの期間が高周波出力オンの期間となり、１／２０ｍｓ（１周期）の７５％の３／８０ｍｓの期間が高周波出力オフの期間となる。
また、例えば図２は、１００Ｓ／Ｔ％のＤＵＴＹ比の場合を示しており、１周期の１００Ｓ／Ｔ％の期間が高周波出力オンの期間となり、１周期の残りの１００Ｎ／Ｔ％の期間が高周波出力オフの期間となる。
また、本実施の形態では、出力供給機構１６によってターゲット保持部１５に高周波出力をパルス状に供給する際の当該パルス状を、１／２０ｍｓ以上１／３ｍｓ以下の周期（３ｋＨｚ以上２０ｋＨｚ以下の周波数）で２５％以上９０％以下のＤＵＴＹ比としているが、当該パルス状を１／１５ｍｓ以上１／５ｍｓ以下の周期で２５％以上９０％以下のＤＵＴＹ比とすることが好ましい。
上記の範囲でパルススパッタリングすることにより、次々に生ずる新たなＲＦプラズマの発生の数だけ新たなスパッタリング現象が生じ、成膜速度が飛躍的に向上し、かつ、ＲＦプラズマ照射を完全に止めるプラズマＯＦＦの時間が生じるが、その際もマイグレーション現象を中心に結晶は成長し続ける。
ＤＵＴＹ比を２５％以上とする理由は、２５％未満とすると結晶成長が完全に途切れてしまい、次の結晶成長が上手く繋がらないからである。ＤＵＴＹ比を９０％以下とする理由は、９０％超とすると殆ど連続波と同等の成膜速度に落ち込んでしまうからである。
また、スパッタリング装置は、出力供給機構１６により高周波出力を供給している際にスパッタリングターゲット１４に発生する直流成分である電圧ＶＤＣを−２００Ｖ以上−８０Ｖ以下に制御するＶＤＣ制御部２３を有する。このＶＤＣ制御部２３は、ＶＤＣセンサを有し、出力供給機構１６に電気的に接続されている。
また、出力供給機構１６により高周波出力を供給した後のスパッタリングターゲット１４の表面の比抵抗は、新品のスパッタリングターゲットの表面の比抵抗に対して変化することがあるが、１×１０９Ω・ｃｍ以上１×１０１２Ω・ｃｍ以下であることが好ましい。
また、スパッタリング装置は、チャンバー１１内に希ガスを導入する第１のガス導入源１７と、チャンバー１１内を真空排気する真空ポンプ等の真空排気機構１９を有する。また、スパッタリング装置は、チャンバー内にＯ２ガスを導入する第２のガス導入源１８を有する。
第１のガス導入源１７によってチャンバー１１内に導入する希ガスはＡｒガスであるとよく、成膜時における第２のガス導入源１８により導入されるＯ２ガスと第１のガス導入源１７により導入されるＡｒガスとの比が下記式６を満たすように制御する流量制御部（図示せず）をスパッタリング装置が有するとよい。
０．１≦Ｏ２ガス／Ａｒガス≦０．３  ・・・式６
また、スパッタリング装置は、成膜時におけるチャンバー内の圧力が０．１Ｐａ以上２Ｐａ以下となるように制御する圧力制御部を有するとよい。
また、スパッタリング装置は、スパッタリングターゲット１４に磁場を加える磁石２０と、この磁石２０を２０ｒｐｍ以上１２０ｒｐｍ以下の速度で回転させる回転機構２１を有する。
次に、図１のスパッタリング装置を用いて基板上に絶縁膜を成膜する方法について説明する。ここでいう基板は、種々の基板を用いることができ、基板上に薄膜が成膜されたものも含むが、本実施形態では一例として以下の基板を使用する。
（１００）に配向したＳｉ基板上にＺｒＯ２膜を５５０℃以下の温度（好ましくは５００℃の温度）で蒸着法により形成する。このＺｒＯ２膜は（１００）に配向する。なお、本明細書において（１００）に配向することと（２００）に配向することは実質的に同一である。この後、ＺｒＯ２膜上に下部電極を形成する。下部電極は、金属または酸化物からなる電極膜によって形成される。金属からなる電極膜としては例えばＰｔ膜またはＩｒ膜が用いられる。酸化物からなる電極膜としては例えばＳｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３膜が用いられ、ｘは下記式１５を満たす。
０．０１≦ｘ≦０．４  ・・・式１５
本実施形態では、ＺｒＯ２膜上に５５０℃以下の温度（好ましくは４００℃の温度）でスパッタリングによってエピタキシャル成長によるＰｔ膜を下部電極として形成する。このＰｔ膜は（２００）に配向する。
本実施形態では、上記のような基板を用いるが、Ｓｉ基板に代えてＳｉ単結晶やサファイア単結晶などの単結晶基板、表面に金属酸化物膜が形成された単結晶基板、表面にポリシリコン膜またはシリサイド膜が形成された基板等を用いてもよい。
次に、上記の基板を保持部１３に保持する。次いで、第１のガス導入源１７によってチャンバー１１内にＡｒガスを導入し、第２のガス導入源１８によってＯ２ガスを導入する。この際、Ｏ２ガスとＡｒガスとの比が下記式６を満たすように流量制御部によって制御するとよい。
０．１≦Ｏ２ガス／Ａｒガス≦０．３  ・・・式６
また、真空排気機構１９によってチャンバー１１内を真空排気することで、チャンバー１１内を所定の圧力（例えば０．１Ｐａ以上２Ｐａ以下の圧力）まで減圧する。
この後、基板１２上に、高周波出力機構１６によって整合器２２及びターゲット保持部１５を介して、比抵抗が１×１０７Ω・ｃｍ以上の絶縁物を含むスパッタリングターゲット１４に高周波出力を供給する。この高周波出力は、１０ｋＨｚ以上３０ＭＨｚ以下の周波数、１／２０ｍｓ以上１／３ｍｓ以下の周期で２５％以上９０％以下のＤＵＴＹ比のパルス状である。これにより、基板１２上に絶縁膜を成膜する。
スパッタリングターゲット１４に高周波出力を供給して絶縁膜を成膜する際に、２０ｒｐｍ以上１２０ｒｐｍ以下の速度で磁石２０を回転機構２１により回転させることでスパッタリングターゲット１４に磁場を加えることが好ましい。
また、スパッタリングターゲット１４に高周波出力を供給している際にスパッタリングターゲット１４に発生する直流成分である電圧ＶＤＣをＶＤＣ制御部２３によって−２００Ｖ以上−８０Ｖ以下に制御することが好ましい。
また、スパッタリングターゲット１４に高周波出力を供給した後のスパッタリングターゲット１４の表面の比抵抗を１×１０９Ω・ｃｍ以上１×１０１２Ω・ｃｍ以下に制御することが好ましい。
本実施形態によれば、比抵抗が１×１０７Ω・ｃｍ以上の絶縁物を含むスパッタリングターゲットに１０ｋＨｚ以上３０ＭＨｚ以下の高周波出力を、１／２０ｍｓ以上１／３ｍｓ以下の周期で２５％以上９０％以下のＤＵＴＹ比のパルス状に供給する。このようにパルス状に高周波出力を供給するため、絶縁物を含むスパッタリングターゲットに電荷が溜まっても、高周波出力を供給していない時（高周波出力がオフ状態の時）にその溜まった電荷を逃がすことができ、その結果、スパッタリングターゲットが破損することを抑制できる。そのため、スパッタリングターゲットに印加する電力量を多くすることができ、成膜レートを高くすることが可能となる。
特に、スパッタリングターゲット１４が一般式ＡＢＯ３で表されるペロブスカイト物質を含む物、または、ビスマス層状構造強誘電体結晶を含む物である場合、成膜時にスパッタリングターゲット１４の表面抵抗が大きく変動することが考えられる。このため、上記のようにパルス状に高周波出力を供給してスパッタリングターゲット１４に電荷が溜まりにくくすることで、スパッタリングターゲット１４の表面抵抗の変動を抑制することが可能となる。
ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たす（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δからなるスパッタリングターゲット１４を用い、上記の成膜方法により基板上に成膜された圧電体膜は、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜であり、ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすとよい。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
上記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は、１００以上６００以下（好ましくは１００以上４００以下）の膜厚１μｍ当たりの比誘電率εｒを有し、３Ｖ以上１５Ｖ以下の膜厚１μｍ当たりの抗電圧及び２０μＣ／ｃｍ２以上５０μＣ／ｃｍ２以下の残留分極値の少なくとも一方を有するとよい。また、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は５μｍ以上の膜厚を有し、好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上の膜厚を有するとよい。また、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜のキュリー温度は２５０℃以上４２０℃以下（好ましくは３００℃以上４００℃以下）であるとよい。
上記（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜は例えばＰｔ膜等の電極上に形成されていてもよく、この（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜をＸＲＤ（Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）で結晶性を評価すると、そのＸＲＤの（００２）のピーク値は、電極のＸＲＤの（２００）のピーク値より高くなる。これは、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の膜厚が５μｍ以上であるためである。
また、本実施形態によれば、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δからなるスパッタリングターゲットに上記の高周波出力を、上記の周期で上記のＤＵＴＹ比のパルス状に供給することで、基板上に（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を成膜する際の成膜速度を１ｎｍ／ｓｅｃ以上２．５ｎｍ／ｓｅｃ以下に向上させることができる。
また、本実施形態では、Ｓｉ基板とＰｔ膜との間にＺｒＯ２膜を形成することで、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の内部応力を低減することができる。そのため、その（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の膜厚を５μｍ以上としても、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜にクラックが入ることを抑制できる。
なお、本実施形態では、Ｐｔ膜上に（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成しているが、Ｐｔ膜上にＳｒＲｕＯ３膜を形成し、このＳｒＲｕＯ３膜上に（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜を形成してもよい。
次に、酸素欠損型ペロブスカイト構造について図３４〜図３７を参照しつつ詳細に説明する。
酸素欠損型ペロブスカイト構造を一般式で表すと以下のように分類される。以下の分類は実際に存在している結晶構造を基にしている。
ペロブスカイト構造はＡＢＯ３−δ、或はＡｎＢｎＯ３ｎ−１で表される。
図３４〜図３７それぞれの左図はＡＢＯ３−δの酸素欠損を含有した各種結晶構造を示す模式図である。図３４〜図３７それぞれの右図は、ａ−ｂ面の酸素欠損構造の模式図であり、Ｃ’層、Ｄ’層はそれぞれ、Ｃ層、Ｄ層をａ−ｂ面で鏡映した状態、或は位相がずれた状態を示す模式図である。
図３４は、δ＝０．１２５、或はｎ＝８．０の場合の酸素欠損型ペロブスカイト構造の模式図である。
図３５は、δ＝０．２５、或はｎ＝４．０の場合の酸素欠損型ペロブスカイト構造の模式図である。
図３６は、δ＝０．５、或はｎ＝２．０の場合の酸素欠損型ペロブスカイト構造の模式図である。
図３７は、δ＝１．０、或はｎ＝１．０の場合の酸素欠損型ペロブスカイト構造の模式図である。
ペロブスカイトの派生構造の一つに酸素欠損秩序型ペロブスカイト構造というものがある。Ｂサイト遷移金属が高価数で不安定な場合や、試料作製雰囲気の制御により、酸素が欠損する。酸素が欠損するとＢＯ６八面体は、ＢＯ５正方ピラミッドやＢＯ４四面体などに変化する。酸素がわずかに欠損したＡＢＯ３−δでは基本構造を保ったまま、ランダムなサイトの酸素が欠損するが、酸素欠損量δが大きくなると、多くの場合酸素欠損が規則的に配列する。
酸素欠損状態の違いにより、配位構造は大きく異なる。ＢＯ６（Ｂ：Ｂサイトイオン、Ｏ：酸素イオン）八面体は、酸素欠損の無い八面体構造である。Ｂサイトイオンが５配位の場合は、ＢＯ５正方ピラミッド構造となり、４配位の場合は、ＢＯ４四面体構造、ＢＯ４平面（酸素が完全に欠損）の２つの構造を有する。
なお、上記の酸素欠損型ペロブスカイト構造の説明は、本明細書に記載したペロブスカイト構造に関するすべての物質に適用される。
［第２の実施形態］
図３〜図５は、本発明の一態様に係る圧電体素子の製造方法を説明するための図である。
図３（Ａ）に示すように、第１の実施形態と同様の方法で、Ｓｉ基板１０１上にＺｒＯ２膜１０２を形成し、ＺｒＯ２膜１０２上に電極膜としてのＰｔ膜１０３を形成する。
次いで、第１の実施形態と同様の方法で、Ｐｔ膜１０３上にスパッタリング法により膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすとよい。（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４、スパッタリング法により成膜されるため、その分極方向が図３（Ａ）に示す矢印３１の方向となる。即ち、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の分極方向は、Ｓｉ基板１０１の上面に対して垂直で上方向となる。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
次に、図３（Ｂ）に示すように、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５をゾルゲル法により形成し、仮焼成する。このときの接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５はアモルファスである。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
この後、図３（Ｃ）に示すように、Ｓｉ基板１０１を上下逆にする。次いで、図３（Ｄ）に示すように、Ｓｉ基板１０１をＺｒＯ２膜１０２から除去する。Ｓｉ基板１０１を完全に除去しても、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の膜厚が５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）あれば、膜として自立することが可能である。
次に、図４（Ａ），（Ｂ）に示すように、Ｐｔ膜１０３及びＺｒＯ２膜１０２をフォトリソグラフィー技術及びエッチング技術により加工することで、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４下に第１の電極１０３ａ、第２の電極１０３ｂ及び第３の電極１０３ｃを形成する。第１〜第３の電極１０３ａ〜１０３ｃは上部電極となる。
この後、図４（Ａ）に示す（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４及び接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５を切断する。これにより、第１の電極１０３ａ、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４及び接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５を積層した第１の積層部と、第２の電極１０３ｂ、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４及び接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５を積層した第２の積層部と、第３の電極１０３ｃ、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４及び接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５を積層した第３の積層部を形成する。なお、図４（Ｂ）には示していないが、第４の積層部、第５の積層部も形成される。
次に、図５（Ａ）に示すように、第１の積層部の第１の電極１０３ａと第２の積層部の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５とを重ね、かつ第２の積層部の第２の電極１０３ｂと第３の積層部の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５とを重ね、かつ第３の積層部の第３の電極１０３ｃと第４の積層部の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５とを重ねる。
次いで、第１の積層部の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５と第４の積層部の第４の電極１０３ｄとの間に荷重をかけつつ熱処理を施す。これにより、第１の積層部の第１の電極１０３ａ及び（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４それぞれと第２の積層部の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５を貼り付けるとともに、第２の積層部の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び第２の電極それぞれと第３の積層部の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５を貼り付けるとともに、第３の積層部の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４及び第３の電極１０３ｃそれぞれと第４の積層部の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５を貼り付けるとともに、第１〜第４の積層部それぞれの接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５を結晶化する（図５（Ａ）参照）。この際の熱処理の温度は接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０５が結晶化する温度であるとよい。
次に、図５（Ｂ）に示すように、第２の電極１０３ｂ及び第４の電極１０３ｄの側面に電極１０６を形成し、第１の電極１０３ａ、第３の電極１０３ｃ及び第５の電極１０３ｅの側面に電極１０７を形成する。電極１０６は第２の電極１０３ｂ及び第４の電極１０３ｄに電気的に接続され、電極１０７は第１の電極１０３ａ、第３の電極１０３ｃ及び第５の電極１０３ｅに電気的に接続される。このようにして圧電体素子を作製することができる。
本実施形態においても第１の実施形態と同様の効果を得ることができる。
［第３の実施形態］
図６〜図８は、本発明の一態様に係る圧電体素子の製造方法を説明するための図である。
図６（Ｂ）に示すように、第１の実施形態と同様の方法で、Ｓｉ基板１０１上にＺｒＯ２膜１０２を形成し、ＺｒＯ２膜１０２上に電極膜としてのＰｔ膜１０３を形成する。
次いで、第１の実施形態と同様の方法で、Ｐｔ膜１０３上にスパッタリング法により膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすとよい。第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４は、スパッタリング法により成膜されるため、その分極方向が図６（Ｂ）に示す矢印３１の方向となる。即ち、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の分極方向は、Ｓｉ基板１０１の上面に対して垂直で上方向となる。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
次いで、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４上に電極膜としてのＰｔ膜を形成し、このＰｔ膜をエッチング加工することで、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４上に第１の電極１１１ａ、第２の電極１１１ｂ及び第３の電極１１１ｃを形成する（図６（Ａ），（Ｂ）参照）。
次に、図７（Ａ），（Ｂ）に示すように、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４、第１〜第３の電極１１１ａ〜１１１ｃの上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１１２をゾルゲル法により形成し、仮焼成する。このときの接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１１２はアモルファスである。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
この後、図８（Ａ）に示すように、第１の実施形態と同様の方法で、Ｓｉ基板１２１上にＺｒＯ２膜１２２を形成し、ＺｒＯ２膜１２２上に電極膜としてのＰｔ膜１２３を形成する。次いで、第１の実施形態と同様の方法で、Ｐｔ膜１２３上にスパッタリング法により膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４を形成する。第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４は、スパッタリング法により成膜されるため、その分極方向が図８（Ａ）に示す矢印３２の方向となる。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
次いで、Ｓｉ基板１０１とＳｉ基板１２１との間に荷重をかけつつ熱処理を施す。これにより、接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１１２と第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４を貼り付ける。この際の熱処理の温度は接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１１２が結晶化する温度であるとよい。
次に、図８（Ｂ）に示すように、Ｓｉ基板１０１及びＳｉ基板１２１を除去する。次いで、図８（Ｃ）に示すように、Ｐｔ膜１２３及びＺｒＯ２膜１２２をフォトリソグラフィー技術及びエッチング技術により加工することで、第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４下に第１の電極１２３ａ、第２の電極１２３ｂ及び第３の電極１２３ｃを形成する。また、Ｐｔ膜１０３及びＺｒＯ２膜１０２をフォトリソグラフィー技術及びエッチング技術により加工することで、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４上に第１の電極１０３ａ、第２の電極１０３ｂ及び第３の電極１０３ｃを形成する。
この後、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４、接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１１２及び第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４を切断する。次いで、図５（Ｂ）に示す工程を施すことで、圧電体素子を作製することができる。
本実施形態においても第１の実施形態と同様の効果を得ることができる。
また、本実施形態では、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の分極方向３１は第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４の分極方向３２の逆方向である。このため、図５（Ｂ）に示す工程後の圧電体素子の電極１０６及び電極１０７の一方にプラス電圧を印加し、他方にマイナス電圧を印加すると、例えばプラス電圧及びマイナス電圧の一方の電圧が第１の電極１０３ａ，１２３ａに印加され、他方の電圧が第１の電極１１１ａに印加されるので、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４と第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４とを同一方向に伸ばすことができる。
［第４の実施形態］
図９〜図１１は、本発明の一態様に係る圧電体素子の製造方法を説明するための図である。
図９（Ａ）に示すように、第３の実施形態における図６に示す工程までを行った後に、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４、第１の電極１１１ａ、第２の電極１１１ｂ及び第３の電極１１１ｃの上に、第１の実施形態と同様の方法で、スパッタリング法により膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１３２を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすとよい。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
次いで、第１の実施形態と同様の方法で、Ｓｉ基板１２１上にＺｒＯ２膜１２２を形成し、ＺｒＯ２膜１２２上に電極膜としてのＰｔ膜１２３を形成する。次いで、第１の実施形態と同様の方法で、Ｐｔ膜１２３上にスパッタリング法により膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
次いで、Ｓｉ基板１０１とＳｉ基板１２１との間に荷重をかけつつ熱処理を施す。これにより、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１３２と第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４を貼り付ける。
次に、図９（Ｂ）に示すように、Ｓｉ基板１２１を除去する。
次いで、図９（Ｃ）に示すように、Ｐｔ膜１２３及びＺｒＯ２膜１２２をフォトリソグラフィー技術及びエッチング技術により加工することで、第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４下に第１の電極１２３ａ、第２の電極１２３ｂ及び第３の電極１２３ｃを形成する。
次いで、第２の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２４、第１〜第３の電極１２３ａ〜１２３ｃの上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１３３をゾルゲル法により形成し、仮焼成する。このときの接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１３３はアモルファスである。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
この後、図１０（Ａ）に示すように、Ｓｉ基板１４１上にＺｒＯ２膜１４２、Ｐｔ膜１４３、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１４４を順に形成し、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１４４上に第１の電極１４５ａ、第２の電極１４５ｂ及び第３の電極１４５ｃを形成する。次いで、第１〜第３の電極１４５ａ〜１４５ｃの上に、スパッタリング法により（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１４６を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
次いで、Ｓｉ基板１５１上にＺｒＯ２膜１５２を形成し、ＺｒＯ２膜１５２上に電極膜としてのＰｔ膜１５３を形成する。次いで、Ｐｔ膜１５３上にスパッタリング法により（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１５４を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
次いで、Ｓｉ基板１４１とＳｉ基板１５１との間に荷重をかけつつ熱処理を施す。これにより、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１４６と（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１５４を貼り付ける。
次に、図１０（Ｂ），（Ｃ）に示すように、Ｓｉ基板１５１、ＺｒＯ２膜１５２及びＰｔ膜１５３を除去する。
この後、図１１（Ａ）に示すように、図９（Ｃ）に示す接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１３３と図１０（Ｃ）に示す（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１５４を重ね合わせる。そして、図１１（Ｂ）に示すように、Ｓｉ基板１０１とＳｉ基板１４１との間に荷重をかけつつ熱処理を施す。これにより、接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１３３と（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１５４を貼り付ける。この際の熱処理の温度は接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１３３が結晶化する温度であるとよい。
次に、図１１（Ｃ）に示すように、Ｓｉ基板１４１及びＺｒＯ２膜１４２を除去する。次いで、Ｐｔ膜１４３をフォトリソグラフィー技術及びエッチング技術により加工することで、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１４４上に第１の電極１４３ａ、第２の電極１４３ｂ及び第３の電極１４３ｃを形成する。
この後、図１１（Ａ）、（Ｂ）、（Ｃ）の工程を繰り返すことで、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜の積層数を増やすことができる。
本実施形態においても第１の実施形態と同様の効果を得ることができる。
［第５の実施形態］
図１２〜図１５は、本発明の一態様に係る圧電体素子の製造方法を説明するための図である。
図１２（Ａ）に示すように、第１の実施形態と同様の方法で、Ｓｉ基板１６１上にＺｒＯ２膜１６２を形成し、ＺｒＯ２膜１６２上に電極膜としてのＰｔ膜１６３を形成する。このＰｔ膜１６３は１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜用の第１の電極となる。
次いで、第１の実施形態と同様の方法で、Ｐｔ膜１６３上にスパッタリング法により膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６４を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすとよい。なお、１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６４は、スパッタリング法により成膜されるため、その分極方向が図１２（Ａ）に示す矢印３１の方向となる。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
次に、図１２（Ｂ）に示すように、１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６４上に５５０℃以下の温度（好ましくは４００℃の温度）でスパッタリングによってエピタキシャル成長によるＰｔ膜１６５を形成する。このＰｔ膜１６５は２層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜用の第２の電極となる。
この後、図１２（Ｃ）に示すように、第１の実施形態と同様の方法で、Ｐｔ膜１６５上にスパッタリング法により膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の２層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６６を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすとよい。
次に、図１２（Ｄ）に示すように、２層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６６上にＰｔ膜１６７を上記のＰｔ膜１６５と同様の方法で形成する。このＰｔ膜１６７は３層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜用の第３の電極となる。
この後、図１２（Ｃ）に示す工程と図１２（Ｄ）に示す工程を繰り返すことで、図１３（Ａ）に示すように、Ｐｔ膜１６７上に３層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６８、Ｐｔ膜１６９、４層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１７０、Ｐｔ膜１７１を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは前記の式１及び式１１〜式１６を満たすとよい。Ｐｔ膜１６９は４層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜用の第４の電極となり、Ｐｔ膜１７１は第５の電極となる。次いで、Ｓｉ基板１６１をＺｒＯ２膜１６２から除去する。
次に、ＺｒＯ２膜１６２、Ｐｔ膜１６３上に１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６４、Ｐｔ膜１６５、２層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６６、Ｐｔ膜１６７上に３層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６８、Ｐｔ膜１６９、４層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１７０、Ｐｔ膜１７１を有する積層膜を必要な大きさに切断する（図示せず）。これにより、図１３（Ａ）に示す積層部が複数得られる。
なお、本実施形態では、Ｓｉ基板１６１を除去した後に上記積層膜を切断しているが、Ｓｉ基板１６１を除去する前に上記積層膜を切断し、その後にＳｉ基板を除去してもよい。
次に、図１３（Ｂ）に示すように、上記の積層部の第１の側面に感光性永久レジスト膜１７２を塗布する。次いで、図１４（Ａ）に示すように、感光性永久レジスト膜１７２を露光、現像することで、永久レジスト膜１７２ａ，１７２ｂを積層部の第１の側面に形成する。これにより、積層部のＰｔ膜（第４の電極）１６９の第１の側面は永久レジスト膜１７２ａによって覆われ、積層部のＰｔ膜（第２の電極）１６５の第１の側面は永久レジスト膜１７２ｂによって覆われ、積層部のＰｔ膜（第１の電極）１６３、Ｐｔ膜（第３の電極）１６７及びＰｔ膜（第５の電極）１７１それぞれの第１の側面は露出される。
この後、図１４（Ｂ）に示すように、積層部のＰｔ膜（第１の電極）１６３，Ｐｔ膜（第３の電極）１６７，Ｐｔ膜（第５の電極）１７１の第１の側面及び永久レジスト膜１７２ａ，１７２ｂの上にＰｔ膜（第６の電極）１７３を形成する。これにより、Ｐｔ膜（第６の電極）１７３はＰｔ膜（第１の電極）１６３、Ｐｔ膜（第３の電極）１６７及びＰｔ膜（第５の電極）１７１それぞれに電気的に接続される。
次に、図１５（Ａ）に示すように、図１４（Ｂ）の積層部を上下逆に配置し、この積層部の第２の側面に感光性永久レジスト膜１７４を塗布する。次いで、図１５（Ｂ）に示すように、感光性永久レジスト膜１７４を露光、現像することで、永久レジスト膜１７４ａ，１７４ｂ，１７４ｃを積層部の第２の側面に形成する。これにより、積層部のＰｔ膜（第１の電極）１６３の第２の側面は永久レジスト膜１７４ａによって覆われ、積層部のＰｔ膜（第３の電極）１６７の第２の側面は永久レジスト膜１７４ｂによって覆われ、積層部のＰｔ膜（第５の電極）１７１の第２の側面は永久レジスト膜１７４ｃによって覆われ、積層部のＰｔ膜（第２の電極）１６５及びＰｔ膜（第４の電極）１６９それぞれの第２の側面は露出される。
この後、図１５（Ｃ）に示すように、積層部のＰｔ膜（第２の電極）１６５及びＰｔ膜（第４の電極）１６９それぞれの第１の側面及び永久レジスト膜１７４ａ，１７４ｂ，１７４ｃの上にＰｔ膜（第７の電極）１７５を形成する。これにより、Ｐｔ膜（第７の電極）１７５はＰｔ膜（第２の電極）１６５及びＰｔ膜（第４の電極）１６９それぞれに電気的に接続される。このようにして圧電体素子を作製することができる。
本実施形態においても第１の実施形態と同様の効果を得ることができる。
なお、本実施形態では、ＺｒＯ２膜１６２、第１の電極１６３、１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６４、第２の電極１６５、２層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６６、第３の電極１６７、３層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６８、第４の電極１６９、４層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１７０、第５の電極１７１を有する積層部を用いているが、これに限定されるものではなく、以下のように変更して実施することも可能である。
少なくとも第１の電極１６３、１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６４、第２の電極１６５、２層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６６、第３の電極１６７を有する積層部を用いることも可能である。その場合、第１の電極１６３の第１の側面と第３の電極１６７の第１の側面が第６の電極１７３によって電気的に接続されるとよい。
また、第１の電極１６３、１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６４、第２の電極１６５、２層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６６、第３の電極１６７、３層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６８、第４の電極１６９を有する積層部を用いることも可能である。その場合、第１の電極１６３の第１の側面と第３の電極１６７の第１の側面が第６の電極１６７によって電気的に接続され、第２の電極１６５の第２の側面と第４の電極１６９の第２の側面が第７の電極１７５によって電気的に接続されるとよい。
また、図１３（Ａ）に示す第５の電極１７１上に更にｎ層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び第（ｎ＋３）の電極を繰り返し形成してもよい。この場合、ｎは５以上の整数である。例えばｎが５，６，７の場合、第１の電極１６３、１層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６４、第２の電極１６５、２層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６６、第３の電極１６７、３層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１６８、第４の電極１６９、４層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１７０、第５の電極１７１、５層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜、第８の電極、６層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び第９の電極、７層目（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜及び第１０の電極を有する積層部を用いることになる。その場合、第１の電極１６３の第１の側面と第３の電極１６７の第１の側面と第５の電極１７１の第１の側面と第９の電極の第１の側面とが第６の電極１６７によって電気的に接続され、第２の電極１６５の第２の側面と第４の電極１６９の第２の側面と第８の電極の第２の側面と第１０の電極の第２の側面とが第７の電極１７５によって電気的に接続されるとよい。
［第６の実施形態］
図３９〜図４３は、本発明の一態様に係る圧電体素子の製造方法を説明するための断面図である。
図３９（Ａ）に示すように、第１の実施形態と同様の方法で、Ｓｉ基板１０１上にＺｒＯ２膜１０２を形成し、ＺｒＯ２膜１０２上に電極膜としてのＰｔ膜１０３を形成する。
次いで、第１の実施形態と同様の方法で、Ｐｔ膜１０３上にスパッタリング法により膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４を形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは下記の式１及び式１１〜式１６を満たすとよい。
０≦δ≦１  ・・・式１
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
次に、図３９（Ｂ）に示すように、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２５をゾルゲル法により形成し、仮焼成する。このときの接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２５はアモルファスである。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
なお、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４は、スパッタリング法により成膜されるため、その分極方向が図３９（Ｂ）に示す矢印３１の方向となる。即ち、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の分極方向は、Ｓｉ基板１０１の上面に対して垂直で上方向となる。
図４０（Ａ）に示すように、図３９（Ａ）と同様に、Ｓｉ基板１０１上にＺｒＯ２膜１０２、Ｐｔ膜１０３、膜厚５μｍ以上（好ましくは１０μｍ以上、より好ましくは１５μｍ以上、さらに好ましくは２０μｍ以上）の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４を順に形成する。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
次に、図４０（Ｂ）に示すように、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４上に電極膜としてのＰｔ膜１２６を形成する。なお、第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の分極方向は矢印３１の方向となる。
次に、図４１（Ａ）に示すように、図４０（Ｂ）のＳｉ基板１０１のＰｔ膜１２６上に図３９（Ｂ）のＳｉ基板１０１を逆向きに載せる。これにより、図３９（Ｂ）のＳｉ基板１０１上の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２５を図４０（Ｂ）のＳｉ基板１０１上のＰｔ膜１２６と接触させる。
この後、図４１（Ｂ）に示すように、下側のＳｉ基板１０１と上側のＳｉ基板１０１との間に荷重をかけつつ熱処理を施す。これにより、結晶化された接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２５ａとＰｔ膜１２６を貼り付ける。なお、下側の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の分極方向（矢印３１）は、上側の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の分極方向（矢印３１）と逆になっている。
次に、図４２（Ａ）に示すように、上側のＳｉ基板１０１をＫＯＨのウエットエッチングで溶解して除去する。これにより、ＺｒＯ２膜１０２が露出される。つまり、この際のウエットエッチングはＺｒＯ２膜１０２でエッチングが停止される。
次に、図４２（Ｂ）に示すように、ＺｒＯ２膜１０２及びＰｔ膜１０３をドライエッチングで除去する。これにより、上側の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４が露出される。
次に、図４２（Ｃ）に示すように、上側の第１の（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１０４の上に接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２７をゾルゲル法により形成し、仮焼成する。このときの接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２７はアモルファスである。ａ、ｂ、ｃ、ｄ、ｅ及びδは上記の式１及び式１１〜式１６を満たすとよい。
次に、図４２（Ａ）に示す状態のＳｉ基板１０１を別途準備し、このＳｉ基板１０１のＺｒＯ２膜１０２上に図４２（Ｃ）のＳｉ基板１０１を逆向きに載せる。これにより、図４３（Ａ）に示すように、図４２（Ｃ）のＳｉ基板１０１上の接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２７を図４２（Ａ）のＳｉ基板１０１上のＺｒＯ２膜１０２と接触させる。
次いで、下側のＳｉ基板１０１と上側のＳｉ基板１０１との間に荷重をかけつつ熱処理を施す。これにより、結晶化された接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜１２７ａとＺｒＯ２膜１０２を貼り付ける。
次に、図４３（Ｂ）に示すように、図４２（Ａ）に示す工程と同様の方法で上側のＳｉ基板１０１をＫＯＨのウエットエッチングで除去する。次に、図４３（Ａ）の工程と図４３（Ｂ）の工程を必要なだけ繰り返す。
この後、図１３〜図１５に示す工程を用いて側面端子を形成する。このようにして圧電体素子を作製することができる。
本実施形態においもて第３の実施形態と同様の効果を得ることができる。
［第７の実施形態］
図４４は、本発明の一態様に係るシリーズ型のバイモルフ素子の製造方法を説明するための断面図である。
まず、図１２（Ａ），（Ｂ）に示す工程を行い、その後、図４２（Ａ）に示す工程と同様の方法で、Ｓｉ基板１６１をＫＯＨのウエットエッチングで溶解して除去する。これにより、Ｐｔ膜１６３、ＰＺＴ膜１６４、Ｐｔ膜１６５の順に積層された積層膜３７が作製され（図４４参照）、このＰＺＴ膜１６４は矢印３１の方向に分極している。なお、ＺｒＯ２膜１６２は除去してもよいし、除去しなくてもよい。
次に、図４４に示すように、金属箔からなるシム３５の上面及び下面に接着層３６によって上記の積層膜３７を貼り付ける。そして、上側のＰｔ膜１６３と下側のＰｔ膜１６３との間に直流電圧を印加することで、シリーズ型のバイモルフ素子を動かすことができる。
なお、図４４に示すシム３５の上のＰｔ膜１６５を第１の電極と読み替え、そのＰｔ膜１６５上のＰＺＴ膜１６４を圧電体膜と読み替え、そのＰＺＴ膜１６４上のＰｔ膜１６３を第２の電極と読み替え、シム３５の下のＰｔ膜１６５を第３の電極と読み替え、そのＰｔ膜１６５下のＰＺＴ膜１６４を圧電体膜と読み替え、そのＰＺＴ１６５下のＰｔ膜１６３を第４の電極と読み替えてもよい。
［第８の実施形態］
図４５は、本発明の一態様に係るパラレル型のバイモルフ素子の製造方法を説明するための断面図である。
第７の実施形態と同様の方法で、Ｐｔ膜１６３、ＰＺＴ膜１６４、Ｐｔ膜１６５の順に積層された積層膜３７を作製し（図４５参照）、このＰＺＴ膜１６４は矢印３１の方向に分極している。
次に、図４５に示すように、金属箔からなるシム３５の上面及び下面に接着層３６によって上記の積層膜３７を貼り付ける。そして、上側のＰｔ膜１６５及び下側のＰｔ膜１６３とシム３５との間に直流電圧を印加することで、パラレル型のバイモルフ素子を動かすことができる。
なお、図４５に示すシム３５の上のＰｔ膜１６３を第１の電極と読み替え、そのＰｔ膜１６３上のＰＺＴ膜１６４を圧電体膜と読み替え、そのＰＺＴ膜１６４上のＰｔ膜１６５を第２の電極と読み替え、シム３５の下のＰｔ膜１６５を第３の電極と読み替え、そのＰｔ膜１６５下のＰＺＴ膜１６４を圧電体膜と読み替え、そのＰＺＴ１６５下のＰｔ膜１６３を第４の電極と読み替えてもよい。
なお、上述した第１乃至第８実施形態を適宜組合せて実施してもよい。
【実施例】
【０００９】
図１に示すスパッタリング装置を用い、表１に示すスパッタ条件で基板上にＰＺＴ膜を成膜することで、実施例１（本発明５μｍ）のサンプル、実施例２（本発明１０μｍ）のサンプル、実施例３（本発明２０μｍ）のサンプル及び比較例１（従来例）のサンプルを作製した。ここでの基板は、Ｓｉ基板上にＺｒＯ２膜を蒸着法により形成し、このＺｒＯ２膜上にスパッタリングによってエピタキシャル成長によるＰｔ膜を下部電極として形成したものを用いた。
【表１】
2017018222.tif 000003
実施例１，２，３及び比較例１それぞれのサンプルを作製する際のスパッタリングターゲットの組成とサンプルの組成は以下のとおりである。
＜スパッタリングターゲットの組成＞
実施例１（本発明５μｍ）：Ｐｂ／Ｚｒ／Ｔｉ＝１３０／５８／４２
実施例２（本発明１０μｍ）：Ｐｂ／Ｚｒ／Ｔｉ＝１３０／５８／４２
実施例３（本発明２０μｍ）：Ｐｂ／Ｚｒ／Ｔｉ＝１３０／５８／４２
比較例１（従来例）：Ｐｂ／Ｚｒ／Ｔｉ＝１３０／５８／４２
＜サンプルの組成＞
実施例１（本発明５μｍ）：Ｐｂ／Ｚｒ／Ｔｉ＝１０９／５５／４５
実施例２（本発明１０μｍ）：Ｐｂ／Ｚｒ／Ｔｉ＝１０５／５５／４５
実施例３（本発明２０μｍ）：Ｐｂ／Ｚｒ／Ｔｉ＝１０２／５５／４５
比較例１（従来例）：Ｐｂ／Ｚｒ／Ｔｉ＝９８／５５／４５
成膜前のスパッタリングターゲットの表面抵抗値と、成膜後のスパッタリングターゲットの表面抵抗値を、強誘電体測定システムにあたる絶縁抵抗測定器（ＭＯＤＥＬ：ＡＤＣ５４５０（Ｕｌｔｒａ  Ｈｉｇｈ  Ｒｅｓｉｓｔａｎｃｅ  Ｍｅｔｅｒ））を使用し、プローブ間距離を５ｍｍとし、測定電圧を１０Ｖとして測定した。測定結果は以下のとおりである。
＜成膜前のスパッタリングターゲットの表面抵抗値＞
スパッタリングターゲットの中央部：２．０３×１０１１Ω・ｃｍ
スパッタリングターゲットの中央部と外周部との間：２．１０×１０１１Ω・ｃｍ
スパッタリングターゲットの外周部：５．３９×１０１０Ω・ｃｍ
＜成膜後のスパッタリングターゲットの表面抵抗値＞
スパッタリングターゲットの中央部：４．９５×１０１１Ω・ｃｍ
スパッタリングターゲットの中央部と外周部との間：１．４５×１０１２Ω・ｃｍ
スパッタリングターゲットの外周部：３．４９×１０１１Ω・ｃｍ
図１６（Ａ）は、実施例１のサンプルをＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）で断面観察した像であり、図１６（Ｂ）は、実施例２のサンプルをＦＩＢで断面観察した像である。実施例１のＰＺＴ膜の膜厚は５．１８μｍであり、実施例２のＰＺＴ膜の膜厚は９．９９μｍであった。これらの膜厚はＴｉｌｔ補正値である。このＴｉｌｔ補正が必要な理由は以下のようである。（１）ＦＩＢで切削を繰り返すと観察像に視野ズレが生じる。ＳＥＭ像の中心から切削領域がずれていくため補正が必要となる。（２）ＦＩＢ切削面は観察の光軸に対して垂直にはならない。傾斜した面を見ているために、画像中で縦横スケールが異なり補正が必要である。以上の理由より、Ｔｉｌｔ角度を補正してそれを実測長さと補正が必要となる。
図１７は、実施例１のＰＺＴ膜及び実施例２のＰＺＴ膜の結晶性をＸＲＤ（Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）で評価した結果を示す図である。ＰＺＴ膜のＸＲＤの（００２）のピーク値は、Ｐｔ膜のＸＲＤの（２００）のピーク値より高くなる。これは、ＰＺＴ膜の膜厚が５μｍ以上であるためである。
実施例１，２，３及び比較例１それぞれのサンプルに対して広域逆格子マッピングを行った。逆格子マップのイメージは図１８に示す。
本実施例のＸＲＤデータは、リガク社製全自動水平型多目的Ｘ線回折装置ＳｍａｒｔＬａｂを用いており、且つ、広域逆格子マッピングはＳｍａｒｔＬａｂにハイブリッド型多次元ピクセル検出器ＨｙＰｉｘ−３０００を取り付けて測定を行った。
図１９は、結晶格子面（ｈｋｌ）の逆格子ベクトルと逆格子点を説明する図である。図２０は、Ｘ線回折条件のベクトル表記を説明する図である。
・逆格子ベクトル（ｇｈｋｌ）
大きさ：（ｈｋｌ）面のｄ値の逆数
方向：（ｈｋｌ）面の法線方向
・逆格子マッピング
逆格子点の逆空間上での広がりを測定する。
逆格子点：逆格子ベクトルの先端
・回折を起こす条件
散乱ベクトル：Ｋ＝ｋ−ｋ０
（散乱ベクトルＫ）＝（逆格子ベクトルｇｈｋｌ）
・逆格子マップ測定
散乱ベクトルＫを走査し、逆格子点の二次元分布を測定する。
予め結晶構造情報を元に逆格子シミュレーションをしておき、実測値と比較する。逆格子マップは下記のｑｘとｑｚ式でプロットしたものである。
【数１】
2017018222.tif 000004
２θを１０−１２０°、Ωを１０−９０°、Ｘを０°，３０°，６０°，９０°の４段階、Φを０°と４５°で２面測定した。Φ＝０°（／／Ｓｉ１１０）、Φ＝４５°（／／Ｓｉ１００）、各サンプルΦ＝０°，４５°の２通りを測定した。
従来のθ−２θ測定の場合、基板を水平に固定して、Ｘ線を照射し測定を行う（図２１（Ａ）参照）。
θ−２θ測定をω軸（資料の回転軸）、χ軸（煽り操作軸）を走査しながら測定する。またφ軸（面内回転軸）を０°と４５°２点で測定した。θ−２θ／ω軸走査測定後、ｑｚｖｓ．ｑｘプロットしたものが逆格子マッピングであり、同時に何段階かχ軸走査しながら、逆格子マッピングし全てを一面に重ねることで、ドメインの異なる成分を測定し、真の配向度の優劣を知る（図２１（Ｂ），（Ｃ）参照）。
リガク社製ソフトＳｍａｒｔＬａｂ  Ｇｕｉｄａｎｃｅを用い、図２２のように、既知のＰＺＴ結晶構造情報を元に逆格子点の配置を予め、シミュレートしておき、実測値と重ね合わせることで、膜状態の解析を行った。
図２３は、ＰＺＴ単結晶の逆格子シミュレーション結果である。
図２４（Ａ），（Ｂ）は、実施例１（本発明５μｍ）及び実施例２（本発明１０μｍ）それぞれのサンプルを逆格子マップ測定した結果である。これらの図に示すとおり、ＰＺＴ単結晶の逆格子点計算値（×点）と完全に一致し、実施例１，２のＰＺＴ膜は良好な単結晶膜であることが分かる。
表１に示すように、従来例では、パルスを用いずに高周波の連続波を用いたため、１８００Ｗ以上（１０Ｗ／ｃｍ２以上）に出力を上げると、アークが発生して、プラズマが異常放電してスパッタリング装置が止まってしまうため、１８００Ｗ以上に出力を上げることができなかった。これに対し、実施例１（本発明５μｍ）、実施例２（本発明１０μｍ）及び実施例３（本発明２０μｍ）では、スパッタリングターゲットに１３．５６ＭＨｚの高周波出力を、５ｋＨｚのパルス周波数（１／５ｍｓの周期）で９０％のＤＵＴＹ比のパルス状に供給したため、高周波出力がオフ状態の時にスパッタリングターゲット上にプラズマが立っていない時間ができ、その結果、短時間の成膜で膜厚が厚いＰＺＴ膜を容易に成膜することができた。
図２５（Ａ）は、実施例１（本発明５μｍ）、実施例２（本発明１０μｍ）及び実施例３（本発明２０μｍ）それぞれの強誘性ヒステリシス曲線を示す図であり、図２５（Ｂ）は、実施例１〜３それぞれの圧電バタフライ曲線を示す図である。
図２５（Ａ），（Ｂ）に示すように、ＰＺＴ膜の膜厚に比例した強誘電性と圧電性が得られることが確認できた。また、膜厚が２０μｍの実施例３のサンプルでは、８７Ｖという非常に大きなＶｃが得られた。また、実施例３のＰＺＴ膜のキュリー温度Ｔｃを測定したところ、Ｔｃ＝３９０℃であった。
図２６（Ａ）は、比較例２（Ｋ１４８）の強誘性ヒステリシス曲線を示す図であり、図２６（Ｂ）は比較例２（Ｋ１４８）の圧電バタフライ曲線を示す図である。
図２７（Ａ）は、比較例３（Ｋ１２９）の強誘性ヒステリシス曲線を示す図であり、図２７（Ｂ）は比較例３（Ｋ１２９）の圧電バタフライ曲線を示す図である。
比較例２（Ｋ１４８）及び比較例３（Ｋ１２９）は、リードテクノ株式会社（〒５２０−２１９４滋賀県大津市大江町横谷１番５  龍谷大学ＲＥＣ２０２Ｂ）製のバルクの圧電素子である。この圧電素子の形状は、直径φ８ｍｍ×厚さ約０．５ｍｍ（５００μｍ）の円盤状である。比較例２（Ｋ１４８）及び比較例３（Ｋ１２９）の圧電素子として、一般的に用いられるハード系ＰＺＴ（Ｋ１４８）と変位量に拘ったソフト系ＰＺＴ（Ｋ１２９）を比較した。
先ずカタログ値の転移温度（Ｔｃ），圧電定数ｄ３３（ｐＣ／Ｎ），比誘電率εｒは、以下の様であった。
Ｋ１２９のＴｃ：  １４５℃
Ｋ１２９のｄ３３：  ７２０
Ｋ１２９のεｒ：  ８１００
Ｋ１４８のＴｃ：  ２８０℃
Ｋ１４８のｄ３３：  ５３０
Ｋ１４８のεｒ：  ２４００
一般的なＫ１４８と異なり、圧電変位に拘ったＫ１２９はＮｉやＮｂ等の元素が添加してあり、比誘電率が８０００以上と大きく、これに伴って圧電変位が大きく取れ、アクチュエータ用途に用いられるが、同時にＴｃ＝１４５℃と非常に低く、温度特性が悪い為、所要箇所が限られる。
一般的バルクＫ１４８の場合、センサ用途に最適なバタフライ形状をしているが（図２６（Ｂ）参照）、バルクＫ１４８の抗電界Ｅｃ＝１１．４２ｋＶ／ｃｍを、本発明の実施例と比較する為、２０μｍ当たりに変換すると、抗電界Ｅｃ＝１１．４２ｋＶ／ｃｍは２２．８４Ｖ／２０μｍとなり、抗電圧Ｖｃ＝２２．８４Ｖと非常に低い。アクチュエータ用Ｋ１２９の場合は、抗電界Ｅｃ＝５．７ｋＶ／ｃｍは１１．４Ｖ／２０μｍとなり、抗電圧Ｖｃが１１．４Ｖと更に低く、且つＴｃ＝１４５℃とこちらも低い為、デバイス加工時のリフロー等の熱処理（一般に２８０℃前後）時に、簡単に減分極を起こし、圧電性を失ってしまうというバルク共通の課題が有った。
これに対し、前述した実施例３（本発明２０μｍ）のＰＺＴ単結晶膜のサンプルは、抗電圧Ｖｃが８７Ｖ／２０μｍである。また、Ｔｃが３００℃以上と高い為、加工時のリフロー温度や静電気等の電位印加が起こっても、全く減分極する心配がない。
ＰＺＴバルクによる積層体は、一層当たり２０μｍ程度の厚さの比較例２，３のバルクを積層して形成するが、一層当たりの抗電圧Ｖｃは高くても２５Ｖ程度である。また、大きな圧電性を引き出そうと、添加剤を多く含み、転移温度Ｔｃが２００℃以下となっていることが多い。その結果、積層体が出来上がった時には、脱分極していて、全く圧電動作できないことも多い。これに対し、実施例３（本発明２０μｍ）のサンプルは、抗電圧Ｖｃが８７Ｖ／２０μｍ、且つ、Ｔｃ＝３９０℃（実測値）であり、全く脱分極は生じない。
次に、実施例３（本発明２０μｍ）のＰＺＴ膜のｄ３３評価を行った。詳細には、２ｍｍφの上部Ｐｔ上に３００ｇの荷重を数秒掛けて特性評価を行った。ｄ３３＝１２００ｐＣ／Ｎと非常に大きな値であった（図２８参照）。バルクの約２倍程度の大きさが容易に得られた。実施例３は純粋なＰＺＴであるため、添加元素等を検討すれば、５−１０倍の値が得られる可能性は非常に高い。
実施例３のサンプル（２０μｍ−ＰＺＴ膜）のＦＩＢ−ＳＥＭの断面像は、図３８（Ａ），（Ｂ）に示すとおりである。図３８（Ｂ）は図３８（Ａ）の拡大像である。
図３８によれば、通常の多結晶ＰＺＴ膜の柱状構造は全く存在せず、非常に良好な単一結晶であることが分かる。しかしながら、ごく一部、他配向領域と思われる領域が見受けられたが、通常のＰＺＴ積層バルク体の一層として考えると、圧倒的な圧電性を保持していることは明確であり、ほぼ２０μｍ厚さにおいても、単結晶膜と言って良い圧倒的な圧電厚膜が得られた。
図２５（Ａ）に示す実施例２（本発明１０μｍ）の強誘性ヒステリシス曲線によれば、比誘電率（εｒ）、残留分極値（Ｐｒ）、抗電圧（Ｖｃ）及び抗電界（Ｅｃ）は以下のとおりである。また、実施例２のＰＺＴ膜のキュリー温度（Ｔｃ）を測定したところ、以下のとおりであった。
比誘電率（εｒ）＝約２００＠１ｋＨｚ
キュリー温度（Ｔｃ）＝４０８℃
残留分極値（Ｐｒ）＝約４０μＣ／ｃｍ２
抗電圧（Ｖｃ）＝４４Ｖ
抗電界（Ｅｃ）＝４４ｋＶ／ｃｍ
図２６（Ａ）に示す比較例２（Ｋ１４８）の強誘性ヒステリシス曲線によれば、比誘電率（εｒ）、残留分極値（Ｐｒ）、抗電圧（Ｖｃ）及び抗電界（Ｅｃ）は以下のとおりである。また、比較例２のＰＺＴバルクのキュリー温度（Ｔｃ）を測定したところ、以下のとおりであった。
Ｔｃ＝２８０℃
εｒ＝２４００
Ｐｒ＝３７．９２μＣ／ｃｍ２
Ｅｃ＝１１．４２ｋＶ／ｃｍ
Ｖｃ＝５７１Ｖ＠０．５ｍｍ（１１．４２Ｖ＠１０μｍ）
図２７（Ａ）に示す比較例３（Ｋ１２９）の強誘性ヒステリシス曲線によれば、比誘電率（εｒ）、残留分極値（Ｐｒ）、抗電圧（Ｖｃ）及び抗電界（Ｅｃ）は以下のとおりである。また、比較例３のＰＺＴバルクのキュリー温度（Ｔｃ）を測定したところ、以下のとおりであった。
εｒ＝８１００
Ｔｃ＝１４５℃
Ｐｒ＝２９．７６μＣ／ｃｍ２
Ｖｃ＝２７５Ｖ＠０．５ｍｍ（Ｖｃ＝５．５Ｖ＠１０μｍ）
Ｅｃ＝５．７ｋＶ／ｃｍ
図２９は、実施例２（本発明１０μｍ）のサンプルの比誘電率と誘電損失（ｔａｎδ）の温度変化を周波数を１００ｋ，５００ｋ，１ＭＨｚと変化させて測定した結果を示す図である。
詳細には、インピーダンスアナライザー（アジレントテクノロジーズ社製，ＨＰ４１９２Ａ）を用いて、測定する１０μｍ−ＰＺＴサンプルキャパシタをホットプレート（株式会社ＭＳＡファクトリー社製，ＰＨ−２１０−６００型（５０−６００℃））上で加熱しながら、比誘電率と誘電損失（ｔａｎδ）の温度変化を、周波数を１００ｋ，５００ｋ，１ＭＨｚと変化させて測定した。転移温度：Ｔｃ＝３９０℃，誘電損失：ｔａｎδ＝約２−３％であった。
図３０は、実施例４のサンプルを示す断面図である。この実施例４のサンプルの作製方法は以下のとおりである。
Ｓｉ基板２０１上にＺｒＯ２膜２０２を蒸着法により形成し、ＺｒＯ２膜２０２上にスパッタリングによってエピタキシャル成長によるＰｔ膜２０３を形成する。次いで、Ｐｔ膜２０３上にＳｒＲｕＯ３膜（ＳＲＯ膜）２０４を、図１に示すスパッタリング装置を用いて表２に示すスパッタ条件で成膜する。この際のスパッタリングターゲットの組成はＳｒ／Ｒｕ＝１：１．１５である。
次いで、図１に示すスパッタリング装置を用い、表１に示す実施例１（本発明５μｍ）のスパッタ条件でＳＲＯ膜２０４上に膜厚１μｍのＰＺＴ膜２０５を成膜する。但し、ここでのＰＺＴ膜２０５の膜厚は１μｍであるため、表１に示す実施例１（本発明５μｍ）の成膜時間を７２０ｓにする。
次いで、ＰＺＴ膜２０５上にＳｒＲｕＯ３膜（ＳＲＯ膜）２０６を成膜する。この際の成膜条件は上記のＳＲＯ膜２０４の成膜条件と同様である。次いで、ＳＲＯ膜２０６上にＰｔ膜２０７、ＳＲＯ膜２０８、膜厚１μｍのＰＺＴ膜２０９を順に成膜する。この際、Ｐｔ膜２０７の成膜条件は上記のＰｔ膜２０３の成膜条件と同様であり、ＳＲＯ膜２０８の成膜条件は上記のＳＲＯ膜２０４の成膜条件と同様であり、ＰＺＴ膜２０９の成膜条件は上記のＰＺＴ膜２０５の成膜条件と同様である。このようにして図３０に示す実施例４のサンプルを作製することができる。
【表２】
2017018222.tif 000005
上記の実施例４のサンプルの結晶性をＸＲＤで評価した結果は図３１及び図３２に示す。図３１及び図３２は、実施例４のサンプルのＸＲＤパターンである。
図３１及び図３２のＸＲＤパターンによれば次のことが分かる。
１層目Ｐｔ電極（Ｐｔ膜２０３）と中間Ｐｔ電極（Ｐｔ膜２０７）の結晶性を比較すると、１層目Ｐｔ電極と比較して、中間Ｐｔ電極の場合、Ｐｔ（４００）ピークの半価幅が若干広く、若干ブロードになってはいるが、中間Ｐｔ電極も、エピタキシャル成長していることが分かった。
次に、１層目ＰＺＴ（ＰＺＴ膜２０５）と２層目ＰＺＴ（ＰＺＴ膜２０９）の結晶性を比較すると、１層目ＰＺＴと比較して２層目ＰＺＴの場合、ＰＺＴ（００４）ピークの半価幅が若干広く、若干ブロードになってはいるが中間Ｐｔ電極含め、エピタキシャル成長していることが同様に分かった。
図３３は、実施例５のサンプルをＦＩＢで断面観察した像である。この実施例５のサンプルは、図１２（Ｃ）に示す断面構造と同様である。また、実施例５の作製方法は以下のとおりである。
Ｓｉ基板上にＺｒＯ２膜を蒸着法により形成し、ＺｒＯ２膜上にスパッタリングによってエピタキシャル成長によるＰｔ膜を形成する。次いで、図１に示すスパッタリング装置を用い、表１に示す実施例１（本発明５μｍ）のスパッタ条件でＰｔ膜上に膜厚１μｍのＰＺＴ膜を成膜する。但し、ここでのＰＺＴ膜の膜厚は１μｍであるため、表１に示す実施例１（本発明５μｍ）の成膜時間を７２０ｓにする。
次いで、ＰＺＴ膜上にＰｔ膜、膜厚１μｍのＰＺＴ膜を順に成膜する。この際、Ｐｔ膜の成膜条件は前記のＰｔ膜の成膜条件と同様であり、ＰＺＴ膜の成膜条件は前記のＰＺＴ膜の成膜条件と同様である。このようにして図１２（Ｃ）に示す断面構造と同様の実施例５のサンプルを作製することができる。
次に、実施例６のＰＺＴ膜及び比較例４のＰＺＴ膜それぞれの歪（応力）を図４８に示す方法で測定した。その結果、膜厚５μｍの比較例４のＰＺＴ膜が大きな応力を有するために、そのＰＺＴ膜表面にクラックが入る理由を確認した。以下に詳細に説明する。
図４６は、実施例６の圧電体膜の製造方法を説明するための断面図である。
図４６に示すように、Ｓｉ基板１１０１上に膜厚１５ｎｍのＺｒＯ２膜１１０２を蒸着法により形成した。この後、このＺｒＯ２膜１１０２を有するＳｉ基仮１１０１の曲率半径を図４８に示すＸＲＤを用いた簡易応力測定法により測定した。詳細には、ＺｒＯ２膜１１０２を有するＳｉ基板１１０１をωスキャンしながらロッキングカーブを測定することにより曲率半径を求め、Ｓｉ基板の反りを評価した。ＸＹステージを用いてサンプル（実施例６の基板）の移動量（ΔＸ）に対するロッキングカーブピーク位置のシフト量から単結晶基板の反りの度合いを曲率半径として評価した。その結果は、６６．３°であった。
次いで、ＺｒＯ２膜１１０２上にスパッタリングによってエピタキシャル成長による膜厚１００ｎｍのＰｔ膜１１０３を形成し、Ｐｔ膜１１０３上に膜厚２０ｎｍのＳｒＲｕＯ３膜１１０４をスパッタリングによって形成した。次いで、ＳｒＲｕＯ３膜１１０４上に膜厚４μｍのＰＺＴ膜１１０５を図１に示すスパッタリング装置を用いて形成した。この後、このＰＺＴ膜１１０５を有するＳｉ基板１１０１の曲率半径を図４８に示すＸＲＤを用いた簡易応力測定法により測定した。その結果は、４４．１°であった。両者の曲率半径の差（６６．３°−４４．１°）がＰＺＴ膜の内部応力を近似しており、その値は２２．２°となった。
なお、ＰＺＴ膜１１０５の組成は、Ｚｒ／Ｔｉ＝０．５８／０．４２であって、Ｚｒを多く含むロンボヘドラル組成であった。
図４７は、比較例４の圧電体膜の製造方法を説明するための断面図である。
図４７に示すように、Ｓｉ基板１１０１上に膜厚１５ｎｍのＹＳＺ膜１１０６を蒸着法により形成した。この後、このＹＳＺ膜１１０６を有するＳｉ基板１１０１の曲率半径を図４８に示すＸＲＤを用いた簡易応力測定法により測定した。その結果は、８３．５°であった。なお、ＹＳＺ膜１１０６は、Ｚｒに８％Ｙを添加した合金を酸化した状態の膜である。
次いで、ＹＳＺ膜１１０６上にスパッタリングによってエピタキシャル成長による膜厚１００ｎｍのＰｔ膜１１０３を形成し、Ｐｔ膜１１０３上に膜厚２０ｎｍのＳｒＲｕＯ３膜１１０４をスパッタリングによって形成した。次いで、ＳｒＲｕＯ３膜１１０４上に膜厚５μｍのＰＺＴ膜１１０５を図１に示すスパッタリング装置を用いて形成した。この後、このＰＺＴ膜１１０５を有するＳｉ基板１１０１の曲率半径を図４８に示すＸＲＤを用いた簡易応力測定法により測定した。その結果は、４３．９°であった。両者の曲率半径の差（８３．５°−４３．９°）がＰＺＴ膜の内部応力を近似しており、その値は３９．６°となった。
なお、ＰＺＴ膜１１０５の組成は、Ｚｒ／Ｔｉ＝０．５２／０．４８であって、ＭＰＢ（モルフォトロピック）組成であった。
上記のことから、図４６の実施例６のＰＺＴ膜の内部応力（曲率半径の差）を、図４７の比較例４のＰＺＴ膜の内部応力の約半分に低減できることが確認された。このように内部応力を低減できた理由は、Ｓｉ基板とＰｔ膜との間にＺｒＯ２膜を形成したためである。
図４９は、図４８に示す比較例４のＰＺＴ膜１１０５の表面の光学顕微鏡写真である。この写真からＰＺＴ膜全体に数ミクロン□に全面クラックが発生していることが分かる。このクラックは比較例４のＰＺＴ膜１１０５を成膜して約２時間後に発生したものである。
以上説明したように、比較例のＰＺＴ膜では５μｍ以上の膜厚で成膜することができないことが確認された。
【符号の説明】
【００１０】
１１    チャンバー
１２    基板
１３    保持部
１４    スパッタリングターゲット
１５    ターゲット保持部
１６    出力供給機構
１７    第１のガス導入源
１８    第２のガス導入源
１９    真空排気機構
２０    磁石
２１    回転機構
２２    整合器
２３    ＶＤＣ制御部
３１，３２    矢印，分極方向
３５    シム
３６    接着層
３７    積層膜
１０１，１２１，１４１，１５１，１６１    Ｓｉ基板
１０２，１２２，１４２，１５２，１６２    ＺｒＯ２膜
１０３，１２３，１４３，１５３    Ｐｔ膜
１０３ａ，１１１ａ，１２３ａ，１４３ａ，１４５ａ  第１の電極
１０３ｂ、１１１ｂ．１２３ｂ，１４３ｂ，１４５ｂ  第２の電極
１０３ｃ、１１１ｃ，１２３ｃ，１４３ｃ，１４５ｃ  第３の電極
１０３ｄ  第４の電極
１０３ｅ  第５の電極
１０４    ＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜，第１のＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜
１０５，１１２，１３３    接着用ＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜
１０６，１０７    電極
１２４    第２のＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜
１２５    接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜
１２５ａ  結晶化された接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜
１２６    Ｐｔ膜
１２７    接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜
１２７ａ  結晶化された接着用（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜
１３２，１４４，１５４    ＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜
１６３，１６５，１６７，１６９，１７１，１７３，１７５    Ｐｔ膜
１６４    １層目ＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜
１６６    ２層目ＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜
１６８    ３層目ＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜
１７０    ４層目ＰｂａＺｒｂＴｉｃＮｂｄＬａｅＯ３膜
１７２，１７４    感光性永久レジスト膜
１７２ａ，１７２ｂ，１７４ａ，１７４ｂ，１７４ｃ  永久レジスト膜
【図１】
2017018222.tif 000006
【図２】
2017018222.tif 000007
【図３】
2017018222.tif 000008
【図４】
2017018222.tif 000009
【図５】
2017018222.tif 000010
【図６】
2017018222.tif 000011
【図７】
2017018222.tif 000012
【図８】
2017018222.tif 000013
【図９】
2017018222.tif 000014
【図１０】
2017018222.tif 000015
【図１１】
2017018222.tif 000016
【図１２】
2017018222.tif 000017
【図１３】
2017018222.tif 000018
【図１４】
2017018222.tif 000019
【図１５】
2017018222.tif 000020
【図１６】
2017018222.tif 000021
【図１７】
2017018222.tif 000022
【図１８】
2017018222.tif 000023
【図１９】
2017018222.tif 000024
【図２０】
2017018222.tif 000025
【図２１】
2017018222.tif 000026
【図２２】
2017018222.tif 000027
【図２３】
2017018222.tif 000028
【図２４】
2017018222.tif 000029
【図２５】
2017018222.tif 000030
【図２６】
2017018222.tif 000031
【図２７】
2017018222.tif 000032
【図２８】
2017018222.tif 000033
【図２９】
2017018222.tif 000034
【図３０】
2017018222.tif 000035
【図３１】
2017018222.tif 000036
【図３２】
2017018222.tif 000037
【図３３】
2017018222.tif 000038
【図３４】
2017018222.tif 000039
【図３５】
2017018222.tif 000040
【図３６】
2017018222.tif 000041
【図３７】
2017018222.tif 000042
【図３８】
2017018222.tif 000043
【図３９】
2017018222.tif 000044
【図４０】
2017018222.tif 000045
【図４１】
2017018222.tif 000046
【図４２】
2017018222.tif 000047
【図４３】
2017018222.tif 000048
【図４４】
2017018222.tif 000049
【図４５】
2017018222.tif 000050
【図４６】
2017018222.tif 000051
【図４７】
2017018222.tif 000052
【図４８】
2017018222.tif 000053
【図４９】
2017018222.tif 000054
【国際調査報告】
2017018222.tif 000055
2017018222.tif 000056
2017018222.tif 000057
2017018222.tif 000058
2017018222.tif 000059