(57)【要約】  基板（１２０）と、基板（１２０）の上に配置され、チャネル領域を有する窒化物半導体積層体（１０１）と、窒化物半導体積層体（１０１）の上に配置された第１の電極（１０７）及び第２の電極（１０８）と、第１の電極（１０７）と第２の電極（１０８）との間に配置された第１のｐ型窒化物半導体層（１０５）と、第１のｐ型窒化物半導体層（１０５）の上に配置された第１のゲート電極（１０６）とを備え、窒化物半導体積層体（１０１）は、第１の凹部（１１１）を有し、第１のｐ型窒化物半導体層（１０５）の少なくとも一部は、第１の凹部（１１１）の内側に配置され、第１の凹部側面（１１１ａ）と離間している。
2016157718.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に配置され、チャネル領域を有する窒化物半導体積層体と、
前記窒化物半導体積層体の上に配置された第１の電極及び第２の電極と、
前記第１の電極と前記第２の電極との間に配置された第１のｐ型窒化物半導体層と、
前記第１のｐ型窒化物半導体層の上に配置された第１のゲート電極とを備え、
前記窒化物半導体積層体は、第１の凹部を有し、
前記第１のｐ型窒化物半導体層の少なくとも一部は、前記第１の凹部の内側に配置され、前記第１の凹部の側面と離間している
窒化物半導体装置。
【請求項２】
前記窒化物半導体積層体は、
第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層とを有し、
前記第１の凹部の底面および前記側面は、前記第２の窒化物半導体層の表面である
請求項１に記載の窒化物半導体装置。
【請求項３】
前記窒化物半導体積層体は、
第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に、部分的に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第３の窒化物半導体層とを有し、
前記第１の凹部の底面は、前記第２の窒化物半導体層の表面であり、
前記第１の凹部の前記側面は、前記第３の窒化物半導体層の表面である
請求項１に記載の窒化物半導体装置。
【請求項４】
前記窒化物半導体積層体は、
第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に、部分的に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、
前記第１の窒化物半導体層および前記第２の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第３の窒化物半導体層とを有し、
前記第１の凹部の底面及び前記側面は、前記第３の窒化物半導体層の表面である
請求項１に記載の窒化物半導体装置。
【請求項５】
前記窒化物半導体積層体は、前記第２の窒化物半導体層を貫通する第２の凹部を有し、
前記第２の凹部は、前記第１の凹部の下方に配置され、
前記第２の凹部の底面及び側面は、前記第２の窒化物半導体層の表面である
請求項４に記載の窒化物半導体装置。
【請求項６】
前記窒化物半導体積層体は、前記第２の窒化物半導体層内に設けられた第２の凹部を有し、
前記第２の凹部は、前記第１の凹部の下方に配置され、
前記第２の凹部の底面は、前記第１の窒化物半導体層の表面であり、
前記第２の凹部の側面は、前記第２の窒化物半導体層の表面を含む
請求項４に記載の窒化物半導体装置。
【請求項７】
前記窒化物半導体積層体は、
第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、
前記第１の窒化物半導体層および前記第２の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第３の窒化物半導体層とを有し、
前記第１の凹部の底面は、前記第３の窒化物半導体層の表面であり、
前記第１の凹部の前記側面は、前記第２の窒化物半導体層の表面および前記第３の窒化物半導体層の表面である
請求項１に記載の窒化物半導体装置。
【請求項８】
前記窒化物半導体装置は、さらに、
前記第１のｐ型窒化物半導体層と、前記第２の電極との間に設けられた第２のｐ型窒化物半導体層と、
前記第２のｐ型窒化物半導体層の上に配置された第２のゲート電極とを備え、
前記窒化物半導体積層体は、第３の凹部を有し、
前記第２のｐ型窒化物半導体層は、前記第３の凹部の内側に配置され、前記第３の凹部の側面と離間している
請求項１〜７のいずれか１項に記載の窒化物半導体装置。
【請求項９】
前記窒化物半導体積層体は、第４の凹部を有し、
前記第１の電極の少なくとも一部は、前記第４の凹部の内側に配置されており、
前記第４の凹部の底面および側面は、前記第３の窒化物半導体層の表面である
請求項３〜７のいずれか１項に記載の窒化物半導体装置。
【請求項１０】
前記第３の窒化物半導体層は、ＡｌＧａＮで構成され、前記第２の窒化物半導体層とは異なる組成比を有する
請求項３〜７、９のいずれか１項に記載の窒化物半導体装置。
【請求項１１】
前記第２の窒化物半導体層は、前記第３の窒化物半導体層よりもバンドギャップが大きい
請求項１０に記載の窒化物半導体装置。
【請求項１２】
前記第１の窒化物半導体層は、ＧａＮで構成され、
前記第２の窒化物半導体層は、ＡｌＧａＮで構成される
請求項２〜７、９〜１１のいずれか１項に記載の窒化物半導体装置。
【請求項１３】
前記第１の凹部の前記側面は、丸みを有している
請求項１〜１２のいずれか１項に記載の窒化物半導体装置。
【請求項１４】
前記第１のゲート電極は、前記第１のｐ型窒化物半導体層とショットキー接触し、
前記第１のゲート電極と前記第１のｐ型窒化物半導体層との間の第１の寄生容量は、前記第１のｐ型窒化物半導体層と前記チャネル領域との間の第２の寄生容量よりも大きい
請求項１〜１３のいずれか１項に記載の窒化物半導体装置。
【請求項１５】
前記第１のｐ型窒化物半導体層のホール濃度は、前記第１のゲート電極側の上面から前記窒化物半導体積層体側の下面の方に向かうにつれて、連続的又は段階的に減少している
請求項１〜１４のいずれか１項に記載の窒化物半導体装置。
【請求項１６】
平面視において、前記第１のｐ型窒化物半導体層の全体が、前記第１の凹部の内側に配置され、
前記第１の凹部の前記側面は、前記第２の電極よりも前記第１の電極に近い第１の側面と、前記第１の電極よりも前記第２の電極に近い第２の側面とを有し、
前記第１のｐ型窒化物半導体層は、前記第１の側面及び前記第２の側面と離間している
請求項１〜１５のいずれか１項に記載の窒化物半導体装置。
【請求項１７】
前記第１の凹部の前記側面は、前記第２の電極よりも前記第１の電極に近い第１の側面と、前記第１の電極よりも前記第２の電極に近い第２の側面とを有し、
前記第１のｐ型窒化物半導体層は、前記第１の側面を覆い、前記第２の側面と離間している
請求項１〜１５のいずれか１項に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、窒化物半導体装置に関する。
【背景技術】
【０００２】
従来、ｐ型半導体層がゲートリセス部を覆うノーマリオフ型の窒化物半導体デバイスが提案されている（例えば、特許文献１参照）。この構成によれば、ゲートリセス部（特許文献１における凹部１１０ａ）以外の領域において、バリア層（特許文献１における第２窒化物半導体層１０４）の膜厚を厚くできるため、結晶欠陥の多い窒化物半導体層の表面を２ＤＥＧ（２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：二次元電子ガス）層から遠ざけることができる。その結果、高いドレイン電圧を印加した場合にドレイン電流が減少する、いわゆる電流コラプスという現象を抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１１１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、窒化物半導体デバイスでは、ゲート電圧を印加しない状態でもゲートリセス部以外の領域では２ＤＥＧ層が発生しているため、ゲート電極やｐ型半導体層と、２ＤＥＧ層との間に寄生容量が生じる。これらの寄生容量（総称してゲート容量という）は、デバイスの高速駆動を阻害するため問題となる。特許文献１の構造では、ゲート容量のうち、平面視においてゲートリセス部の外側に形成されたｐ型半導体層と２ＤＥＧ層との間の寄生容量の占める割合が特に大きいため問題となる。【０００５】
本開示は、上記の課題を解決するために、ゲート容量を低減し、且つ電流コラプスを抑制することができる窒化物半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本開示の一態様に係る窒化物半導体装置は、基板と、前記基板の上に配置され、チャネル領域を有する窒化物半導体積層体と、前記窒化物半導体積層体の上に配置された第１の電極及び第２の電極と、前記第１の電極と前記第２の電極との間に配置された第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層の上に配置された第１のゲート電極とを備え、前記窒化物半導体積層体は、第１の凹部を有し、前記第１のｐ型窒化物半導体層の少なくとも一部は、前記第１の凹部の内側に配置され、前記第１の凹部の側面と離間している。
【発明の効果】
【０００７】
本開示に係る窒化物半導体装置によれば、ゲート容量を低減し、且つ電流コラプスを抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係る窒化物半導体装置の平面図である。
【図２】図２は、第１の実施形態に係る窒化物半導体装置の断面図である。
【図３】図３は、第２の実施形態に係る窒化物半導体装置の平面図である。
【図４】図４は、第２の実施形態に係る窒化物半導体装置の断面図である。
【図５】図５は、第２の実施形態の第１変形例に係る窒化物半導体装置の断面図である。
【図６】図６は、第２の実施形態の第２変形例に係る窒化物半導体装置の断面図である。
【図７】図７は、第３の実施形態に係る窒化物半導体装置の平面図である。
【図８】図８は、第３の実施形態に係る窒化物半導体装置の断面図である。
【図９】図９は、第３の実施形態の変形例に係る窒化物半導体装置の断面図である。
【図１０】図１０は、第４の実施形態に係る窒化物半導体装置の断面図である。
【図１１】図１１は、第５の実施形態に係る窒化物半導体装置の平面図である。
【図１２】図１２は、第５の実施形態に係る窒化物半導体装置の断面図である。
【図１３】図１３は、第１の実施形態に係る窒化物半導体装置の断面図である。
【図１４】図１４は、第６の実施形態に係る窒化物半導体装置の平面図である。
【図１５】図１５は、第６の実施形態に係る窒化物半導体装置の断面図である。
【発明を実施するための形態】
【０００９】
本開示の一態様にかかる窒化物半導体装置は、基板と、前記基板の上に配置され、チャネル領域を有する窒化物半導体積層体と、前記窒化物半導体積層体の上に配置された第１の電極及び第２の電極と、前記第１の電極と前記第２の電極との間に配置された第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層の上に配置された第１のゲート電極とを備え、前記窒化物半導体積層体は、第１の凹部を有し、前記第１のｐ型窒化物半導体層の少なくとも一部は、前記第１の凹部の内側に配置され、前記第１の凹部の側面と離間している。
【００１０】
この構成によれば、二次元電子ガス層と対向するｐ型窒化物半導体層の面積を低減することができるため、ゲート容量を低減することができる。また、ドレイン電圧による電界が集中する空乏層の端部が、第２の窒化物半導体層において膜厚の厚い箇所に移動するので、高電界によって加速された電子が表面欠陥にトラップされる可能性が低くなり、電流コラプスを抑制することができる。したがって、ゲート容量を低減し、且つ電流コラプスを抑制することができる窒化物半導体装置を提供することができる。
【００１１】
また、前記窒化物半導体積層体は、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層とを有し、前記第１の凹部の底面および前記側面は、前記第２の窒化物半導体層の表面であってもよい。
【００１２】
この構成によれば、窒化物半導体積層体表面と２ＤＥＧ層との距離を長くすることができるため、表面欠陥に起因する電流コラプスを抑制することができる。また、ドレイン電圧による電界が集中する空乏層の端部が、第２の窒化物半導体層において膜厚の厚い箇所に移動するので、高電界によって加速された電子が表面欠陥にトラップされる可能性が低くなり、電流コラプスを抑制することができる。
【００１３】
また、前記窒化物半導体積層体は、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、前記第２の窒化物半導体層の上に、部分的に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第３の窒化物半導体層とを有し、前記第１の凹部の底面は、前記第２の窒化物半導体層の表面であり、前記第１の凹部の前記側面は、前記第３の窒化物半導体層の表面であってもよい。
【００１４】
この構成によれば、窒化物半導体積層体表面と２ＤＥＧ層との距離が大きく、表面欠陥に起因する電流コラプスを抑制することができる。また、ｐ型窒化物半導体層と２ＤＥＧ層との間の距離を広くすることができるため、ｐ型窒化物半導体層と２ＤＥＧ層との間の寄生容量を低減することができる。
【００１５】
また、前記窒化物半導体積層体は、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に、部分的に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、前記第１の窒化物半導体層および前記第２の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第３の窒化物半導体層とを有し、前記第１の凹部の底面及び前記側面は、前記第３の窒化物半導体層の表面であってもよい。
【００１６】
この構成によれば、ゲート電極に閾値電圧以上の電圧が印加された場合、第１の窒化物半導体層における、第１の窒化物半導体層と第３の窒化物半導体層との界面近傍に、チャネル領域となる２ＤＥＧ層を形成することができる。
【００１７】
また、前記窒化物半導体積層体は、前記第２の窒化物半導体層を貫通する第２の凹部を有し、前記第２の凹部は、前記第１の凹部の下方に配置され、前記第２の凹部の底面及び側面は、前記第２の窒化物半導体層の表面であってもよい。
【００１８】
この構成によれば、第２の凹部の直下における、第２の窒化物半導体層と第３の窒化物半導体層との界面にもエネルギー差が生じるため、２次元電子ガス層のキャリアが、第３の窒化物半導体層の表面トラップにさらに捕獲されにくくなる。これにより、電流コラプスをより低減することができる。
【００１９】
また、前記窒化物半導体積層体は、前記第２の窒化物半導体層内に設けられた第２の凹部を有し、前記第２の凹部は、前記第１の凹部の下方に配置され、前記第２の凹部の底面は、前記第１の窒化物半導体層の表面であり、前記第２の凹部の側面は、前記第２の窒化物半導体層の表面を含んでもよい。
【００２０】
この構成によれば、第１の窒化物半導体層における、第１の窒化物半導体層と第２の窒化物半導体層との界面近傍に、チャネル領域となる２ＤＥＧ層を形成することができる。
【００２１】
また、前記窒化物半導体積層体は、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、前記第１の窒化物半導体層および前記第２の窒化物半導体層の上に配置され、前記第１の窒化物半導体層よりもバンドギャップの大きい第３の窒化物半導体層とを有し、前記第１の凹部の底面は、前記第３の窒化物半導体層の表面であり、前記第１の凹部の前記側面は、前記第２の窒化物半導体層の表面および前記第３の窒化物半導体層の表面であってもよい。
【００２２】
この構成によれば、第２の窒化物半導体層と第３の窒化物半導体層との界面にエネルギー差が生じるため、２次元電子ガスのキャリアが、第３の窒化物半導体層の表面トラップに捕獲されにくくなるため、電流コラプスを低減することができる。
【００２３】
また、前記窒化物半導体装置は、さらに、前記第１のｐ型窒化物半導体層と、前記第２の電極との間に設けられた第２のｐ型窒化物半導体層と、前記第２のｐ型窒化物半導体層の上に配置された第２のゲート電極とを備え、前記窒化物半導体積層体は、第３の凹部を有し、前記第２のｐ型窒化物半導体層は、前記第３の凹部の内側に配置され、前記第３の凹部の側面と離間していてもよい。
【００２４】
この構成によれば、凹部の内側にｐ型窒化物半導体層およびゲート電極を配置することにより、双方向スイッチを実現することができる。
【００２５】
また、前記窒化物半導体積層体は、第４の凹部を有し、前記第１の電極の少なくとも一部は、前記第４の凹部の内側に配置されており、前記第４の凹部の底面および側面は、前記第３の窒化物半導体層の表面であってもよい。
【００２６】
この構成によれば、第４の凹部が形成されていない場合に比べて、２ＤＥＧ層とソース電極及びドレイン電極との距離を短くできるため、コンタクト抵抗を低減することができる。
【００２７】
また、前記第３の窒化物半導体層は、ＡｌＧａＮで構成され、前記第２の窒化物半導体層とは異なる組成比を有してもよい。
【００２８】
この構成によれば、第２の窒化物半導体層および第３の窒化物半導体層の膜厚を調整して、第３の窒化物半導体層のバンドギャップを、第２の窒化物半導体層のバンドギャップよりも小さくすることができる。
【００２９】
また、前記第２の窒化物半導体層は、前記第３の窒化物半導体層よりもバンドギャップが大きくてもよい。
【００３０】
この構成によれば、第２の窒化物半導体層と第３の窒化物半導体層との界面にエネルギー差が生じるため、２次元電子ガスのキャリアが、第３の窒化物半導体層の表面トラップに捕獲されにくくなるため、電流コラプスを低減することができる。
【００３１】
また、前記第１の窒化物半導体層は、ＧａＮで構成され、前記第２の窒化物半導体層は、ＡｌＧａＮで構成されてもよい。
【００３２】
この構成によれば、第２の窒化物半導体層のバンドギャップエネルギーを、第１の窒化物半導体層のバンドギャップエネルギーよりも大きくすることができるので、第１の窒化物半導体層における、第１の窒化物半導体層と第２の窒化物半導体層との界面近傍に、チャネル領域となる２ＤＥＧ層を形成することができる。
【００３３】
また、前記第１の凹部の前記側面は、丸みを有していてもよい。
【００３４】
この構成によれば、凹部の下部の２ＤＥＧ層への電界集中を緩和することができる。これにより、窒化物半導体装置において電流コラプスを抑制することができる。
【００３５】
また、前記第１のゲート電極は、前記第１のｐ型窒化物半導体層とショットキー接触し、前記第１のゲート電極と前記第１のｐ型窒化物半導体層との間の第１の寄生容量は、前記第１のｐ型窒化物半導体層と前記チャネル領域との間の第２の寄生容量よりも大きくてもよい。
【００３６】
この構成によれば、第２の寄生容量に分圧されるゲート電圧の割合が大きくなるため、ｐ型窒化物半導体層からチャネル領域へ正孔が注入されて２次元電子ガスが誘起され、ゲートオンしやすくなる。これにより、ゲートを低電圧でオンすることができるため、ゲート電流とゲート電圧との積で決まる、ゲートの駆動損失を低減することができる。
【００３７】
また、前記第１のｐ型窒化物半導体層のホール濃度は、前記第１のゲート電極側の上面から前記窒化物半導体積層体側の下面の方に向かうにつれて、連続的又は段階的に減少していてもよい。
【００３８】
この構成によれば、第１の寄生容量を大きくし、第２の寄生容量を小さくすることができる。
【００３９】
また、平面視において、前記第１のｐ型窒化物半導体層の全体が、前記第１の凹部の内側に配置され、前記第１の凹部の前記側面は、前記第２の電極よりも前記第１の電極に近い第１の側面と、前記第１の電極よりも前記第２の電極に近い第２の側面とを有し、前記第１のｐ型窒化物半導体層は、前記第１の側面及び前記第２の側面と離間していてもよい。
【００４０】
この構成によれば、電流コラプスを抑制しつつ、ゲート容量を低減することができる。
【００４１】
また、前記第１の凹部の前記側面は、前記第２の電極よりも前記第１の電極に近い第１の側面と、前記第１の電極よりも前記第２の電極に近い第２の側面とを有し、前記第１のｐ型窒化物半導体層は、前記第１の側面を覆い、前記第２の側面と離間していてもよい。
【００４２】
この構成によれば、ｐ型窒化物半導体層が第１の側面と接しているため、ｐ型窒化物半導体層とソース電極との間であるゲート−ソース間に凹部が形成されない。従って、ゲート−ソース間に第２の窒化物半導体層の膜厚が薄くなる領域がないため、ゲート−ソース間における２ＤＥＧのキャリア密度を高くすることができる。これにより、ゲート−ソース間を低抵抗にすることができるため、相互コンダクタンスを増大させることができる。
【００４３】
以下、各実施形態について図面を参照して説明する。本開示は、以下の実施形態に限定されない。図面は、模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。実質的に同じ部分を表す場合であっても、図面により寸法や比率が異なって表される場合もある。実質的に同じ構成要素には、同一の記号を付して詳細な説明は適宜省略することがある。以下の実施形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００４４】
本開示の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本開示に含まれる。また、本開示の主旨を逸脱しない範囲において、複数の実施形態の少なくとも一部を組み合わせることも可能である。
【００４５】
（第１の実施形態）
図１は、第１の実施形態に係る窒化物半導体装置の平面図である。図２は、第１の実施形態に係る窒化物半導体装置の断面図である。図２は、図１のＩ−Ｉ断面を示している。
【００４６】
本実施形態にかかる窒化物半導体装置は、図１に示すように、平面視したときに、図２に示すような構成を有する窒化物半導体装置１００が、複数個隣接して配置された構成をしている。
【００４７】
図２に示すように、本実施形態に係る窒化物半導体装置１００は、基板１２０と、基板１２０の上に配置され、チャネル領域を有する窒化物半導体積層体１０１とを備えている。基板１２０と窒化物半導体積層体１０１との間には、例えば、ＡｌＮ層であるバッファ層１２０ａが配置されている。
【００４８】
窒化物半導体積層体１０１は、第１の窒化物半導体層１０２と、第１の窒化物半導体層１０２の上に配置された第２の窒化物半導体層１０３とを有する。第２の窒化物半導体層１０３のバンドギャップエネルギーは、第１の窒化物半導体層１０２のバンドギャップエネルギーよりも大きい。従って、第１の窒化物半導体層１０２における、第１の窒化物半導体層１０２と第２の窒化物半導体層１０３との界面近傍には、チャネル領域となる二次元電子ガス（２ＤＥＧ）層が形成される。
【００４９】
第１の窒化物半導体層１０２は、例えば、膜厚が３μｍ程度のアンドープＧａＮ層である。第２の窒化物半導体層１０３は、例えば、膜厚が８０ｎｍ程度のアンドープＡｌ０.２Ｇａ０．８Ｎ層である。アンドープとは、不純物が意図的に導入されていないことを意味する。
【００５０】
窒化物半導体積層体１０１の上には、第１の電極１０７（以下、特に断りの無い限りソース電極１０７という）及び第２の電極１０８（以下、特に断りの無い限りドレイン電極１０８という）が配置されている。ソース電極１０７とドレイン電極１０８との間には、ｐ型窒化物半導体層１０５（第１のｐ型窒化物半導体層）が配置されている。ｐ型窒化物半導体層１０５の上には、ゲート電極１０６が配置されている。
【００５１】
ｐ型窒化物半導体層１０５は、例えば、膜厚が１００ｎｍ程度のｐ型のＧａＮ層である。ｐ型窒化物半導体層１０５のホール濃度は、ｐ型窒化物半導体層１０５の下部において２ＤＥＧ層のキャリア密度が十分小さく、ノーマリオフ型デバイスになるような大きさにすることが好ましい。例えば、Ｍｇであるｐ型のドーパントの濃度は、約２×１０１９／ｃｍ３以上５×１０１９／ｃｍ３以下である。
【００５２】
窒化物半導体積層体１０１は、凹部側面１１１ａおよび凹部底面１１１ｂを有する凹部１１１（第１の凹部）を備えている。ｐ型窒化物半導体層１０５は、凹部１１１の内側に配置され、凹部側面１１１ａと離間して配置されている。つまり、ｐ型窒化物半導体層１０５は、凹部側面１１１ａと接触していない。この構成によって、二次元電子ガス層と対向するｐ型窒化物半導体層１０５の面積を低減することができるため、ゲート容量を低減することができる。
【００５３】
ゲート電極１０６にゲート電圧を印加していない状態において、凹部１１１の下方には、２ＤＥＧ層は形成されない。したがって、ｐ型窒化物半導体層１０５と凹部側面１１１ａとの距離を広くすることによって、ｐ型窒化物半導体層１０５と２ＤＥＧ層との間の距離も広くすることができるため、ｐ型窒化物半導体層１０５と２ＤＥＧ層との間の寄生容量を低減することができる。
【００５４】
凹部１１１の深さは、６０ｎｍ程度である。つまり、凹部１１１が設けられた領域の第２の窒化物半導体層１０３の膜厚は、２０ｎｍ程度である。凹部側面１１１ａおよび凹部底面１１１ｂは、第２の窒化物半導体層１０３の表面である。
【００５５】
また、凹部１１１とドレイン電極１０８との間において、第２の窒化物半導体層１０３の膜厚を比較的厚くすることができ、窒化物半導体積層体１０１表面と２ＤＥＧ層との距離を長くすることができるため、表面欠陥起因の電流コラプスを抑制することができる。
【００５６】
また、ゲート電極１０６に電圧を印加していない状態でドレイン電圧を大きくしていくと、凹部側面１１１ａよりもドレイン電極１０８側へ空乏層が伸びていく。つまり、ドレイン電圧による電界が集中する空乏層の端部が、第２の窒化物半導体層１０３において比較的膜厚の厚い箇所に移動する。したがって、本実施形態にかかる窒化物半導体装置１００の構成では、高電界によって加速された電子が表面欠陥にトラップされる可能性が低くなり、電流コラプスを抑制することができる。
【００５７】
窒化物半導体積層体１０１の上方には、例えば、ＳｉＮからなる絶縁膜１２１が配置されている。絶縁膜１２１の上には、図１に示すように、ソース電極１０７と電気的に接続されたフィールドプレート電極１０９が配置されている。なお、図１では、窒化物半導体装置１００の理解を容易にするために、絶縁膜１２１の表示を省略している。また、図１では、理解を容易にするために、フィールドプレート電極１０９にはハッチングを付している。
【００５８】
ソース電極１０７とフィールドプレート電極１０９とは、図１に示すように、ソース電極１０７上の一部に設けられた絶縁膜開口部１２１ａを介して、電気的に接続されている。フィールドプレート電極１０９は、平面視において、ゲート電極１０６とドレイン電極１０８との間に配置され、ゲート電極１０６とは一部重なっている。絶縁膜開口部１２１ａの一部のみからフィールドプレート電極１０９が延びているのは、ゲート電極１０６とソース電極１０７との間の不必要な寄生容量の増加を防ぐためである。なお、ソース電極パッド（図示せず）が、絶縁膜開口部１２１ａの残りの部分を介して、ソース電極１０７と接続される。
【００５９】
フィールドプレート電極１０９のドレイン電極１０８側の端部１２４には、ドレイン電圧印加時に電界が集中する。本実施形態に係る窒化物半導体装置１００では、図１に示すように、フィールドプレート電極１０９のドレイン電極１０８側の端部１２４は、平面視において、凹部１１１とドレイン電極１０８との間に配置されている。
【００６０】
これにより、凹部１１１の下方における、２ＤＥＧ層と窒化物半導体積層体１０１の表面との距離が短い第２の窒化物半導体層１０３に電界が集中することを回避することができる。つまり、窒化物半導体積層体１０１の表面と２ＤＥＧ層との距離が長い部分に電界を集中させることによって、電流コラプスを抑制することができる。
【００６１】
なお、ゲート電極１０６は、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ等の金属のいずれかからなる単層であっても良いし、これらの金属のうち２つ以上の金属を積層させても良い。この場合、ゲート電極１０６は、ｐ型窒化物半導体層１０５とオーミック接触する。また、ゲート電極１０６は、ＡｌやＷＳｉ等のいずれかからなる単層であっても良いし、前記金属を積層させても良い。この場合、ゲート電極１０６は、ｐ型窒化物半導体層１０５とショットキー接触する。
【００６２】
ゲート電極１０６が、ｐ型窒化物半導体層１０５とショットキー接触している場合に正のゲート電圧が印加されると、ゲート電極１０６からｐ型窒化物半導体層１０５中に空乏層が伸びるため、ゲート電極１０６とｐ型窒化物半導体層１０５との間に寄生容量Ｃ１が発生する。ゲート電圧は、寄生容量Ｃ１と、ｐ型窒化物半導体層１０５とチャネル領域の２次元電子ガスとの間の寄生容量Ｃ２とによって分圧される。寄生容量Ｃ２に印加される分圧が閾値電圧以上であるときに、ゲートオンされる。
【００６３】
したがって、寄生容量Ｃ１は、寄生容量Ｃ２よりも大きい方が好ましい。この構成によって、寄生容量Ｃ２に分圧されるゲート電圧の割合Ｃ１／（Ｃ１＋Ｃ２）が大きくなるため、ｐ型窒化物半導体層１０５からチャネル領域へ正孔が注入されて２次元電子ガスが誘起され、ゲートオンしやすくなる。その結果、ゲートを低電圧でオンすることができるため、ゲート電流とゲート電圧との積で決まる、ゲートの駆動損失を低減することができる。
【００６４】
なお、寄生容量Ｃ１が、寄生容量Ｃ２の９倍以上であると更に好ましい。この場合、ゲート電圧の９割以上が、寄生容量Ｃ２に印加されることになり、さらにゲートオンしやすくなる。
【００６５】
寄生容量Ｃ１の大きさは、主に、ゲート電極１０６の材料の仕事関数およびｐ型窒化物半導体層１０５のホール濃度によって決まる。特に、ｐ型窒化物半導体層１０５のホール濃度が高いほど、ゲート電極１０６からｐ型窒化物半導体層１０５内部に空乏層が広がりにくくなる。従って、ノーマリオフ特性を保ちつつ、寄生容量Ｃ１を大きくする場合は、ｐ型窒化物半導体層１０５のホール濃度が、ゲート電極１０６側の上面から窒化物半導体積層体１０１側の下面に向かうに連れて、連続的又は段階的に減少していることが好ましい。
【００６６】
また、ソース電極１０７及びドレイン電極１０８は、Ｔｉ、Ａｌ、Ｍｏ、Ｈｆ等のいずれかからなる単層であっても良いし、上記のうち２つ以上の金属を積層させても良い。ゲート電極１０６の幅は、ｐ型窒化物半導体層１０５の幅よりも狭くても良いし、同じ幅であっても良い。
【００６７】
（第２の実施形態）
以下、第１の実施形態と異なる点を中心に、第２の実施形態について説明する。
【００６８】
本実施形態にかかる窒化物半導体装置２００が第１の実施形態に示した窒化物半導体装置１００と異なる点は、窒化物半導体積層体の構成が３層で構成されている点である。
【００６９】
図３は、本実施形態に係る窒化物半導体装置の平面図である。図４は、本実施形態に係る窒化物半導体装置の断面図である。図４は、図３のＩＩ−ＩＩ断面を示している。
【００７０】
本実施形態にかかる窒化物半導体装置は、図３に示すように、平面視したときに、図４に示すような構成を有する窒化物半導体装置２００が、複数個隣接して配置された構成をしている。
【００７１】
図４に示すように、本実施形態に係る窒化物半導体装置２００において、窒化物半導体積層体２０１は、第１の窒化物半導体層２０２と、第２の窒化物半導体層２０３と、第３の窒化物半導体層２０４とを備えている。
【００７２】
第２の窒化物半導体層２０３は、第１の窒化物半導体層２０２の上に、部分的に配置されている。第３の窒化物半導体層２０４は、第１の窒化物半導体層２０２及び第２の窒化物半導体層２０３を覆うように配置されている。したがって、窒化物半導体積層体２０１に設けられた凹部２１１の底面及び側面は、第３の窒化物半導体層２０４の表面である。
【００７３】
第２の窒化物半導体層２０３は、第１の窒化物半導体層２０２よりもバンドギャップが大きい。第３の窒化物半導体層２０４は、第１の窒化物半導体層２０２よりもバンドギャップが大きい。なお、第２の窒化物半導体層２０３は、第３の窒化物半導体層２０４とバンドギャップが等しくても良い。
【００７４】
第２の窒化物半導体層２０３は、第３の窒化物半導体層２０４よりもバンドギャップが大きい方が好ましい。この構成によって、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４との界面にエネルギー差が生じるため、２次元電子ガスのキャリアが、第３の窒化物半導体層２０４の表面トラップに捕獲されにくくなる。これにより、電流コラプスを低減することができる。
【００７５】
第１の窒化物半導体層２０２は、例えば、膜厚が３μｍ程度のアンドープＧａＮ層である。第２の窒化物半導体層２０３は、例えば、膜厚が８０ｎｍ程度のアンドープＡｌ０.３Ｇａ０．８Ｎ層である。第３の窒化物半導体層２０４は、例えば、膜厚が２０ｎｍ程度のアンドープＡｌ０．２Ｇａ０．８Ｎ層である。
【００７６】
ｐ型窒化物半導体層１０５は、例えば、膜厚が１００ｎｍ程度のｐ型のＡｌ０．１Ｇａ０．９Ｎ層である。ｐ型窒化物半導体層１０５のホール濃度は、ｐ型窒化物半導体層１０５の下部において２ＤＥＧ層のキャリア密度が十分小さく、ノーマリオフ型デバイスになるような大きさにすることが好ましい。例えば、Ｍｇであるｐ型のドーパントの濃度は、約２×１０１９／ｃｍ３以上５×１０１９／ｃｍ３以下程度である。
【００７７】
窒化物半導体積層体２０１は、凹部側面２１１ａおよび凹部底面２１１ｂを有する凹部２１１（第１の凹部）と、凹部側面２１２ａおよび凹部底面２１２ｂを有する凹部２１２（第２の凹部）とを備えている。凹部２１２は、第２の窒化物半導体層２０３を貫通している。ｐ型窒化物半導体層１０５は、凹部２１１の内部に配置され、凹部側面２１１ａと離間して配置されている。つまり、ｐ型窒化物半導体層１０５は、凹部２１１と接触していない。
【００７８】
この構成によれば、凹部側面２１１ａの下部と、凹部側面２１２ａの下部とにおいて、２ＤＥＧ層への電界が集中する。第１の実施形態に示した窒化物半導体装置１００のように、凹部２１１しか形成されていない場合と比較すると、電界のピーク強度は小さくなる。よって、電界により加速されるキャリアのエネルギーが減少し、キャリアが欠陥にトラップされる確率を下げることができる。これにより、電流コラプスを抑制することができる。
【００７９】
また、この構成において、凹部２１２をエッチングによって形成する場合、第２の窒化物半導体層２０３中で制御よくエッチングストップする必要がなくなるため、作製歩留まりを向上することができる。
【００８０】
なお、図４に示したように、凹部側面２１１ａおよび凹部底面２１１ｂは、第３の窒化物半導体層２０４の表面である。凹部側面２１２ａは、第２の窒化物半導体層２０３の表面を含む。凹部底面２１２ｂは、第１の窒化物半導体層２０２の表面を含む。
【００８１】
この場合、第１の窒化物半導体層２０２における、第１の窒化物半導体層２０２と第２の窒化物半導体層２０３との界面近傍に、チャネル領域となる２ＤＥＧ層が形成される。また、ゲート電極１０６に閾値電圧以上の電圧、例えば、４Ｖ程度が印加された場合、第１の窒化物半導体層２０２における、第１の窒化物半導体層２０２と第３の窒化物半導体層２０４との界面近傍に、チャネル領域となる２ＤＥＧ層が形成される。
【００８２】
窒化物半導体積層体２０１に設けられた凹部２１１の両側には、ソース電極１０７と、ドレイン電極１０８とが配置されている。凹部２１１よりドレイン電極１０８側では、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４とが積層されている。このため、特許文献１に開示されているように、バリア層が単層の場合に比べて窒化物半導体積層体２０１の表面と２ＤＥＧとの距離が長くなり、表面欠陥起因の電流コラプスを抑制することができる。
【００８３】
ゲートをオフした状態において、ドレイン電圧を大きくしていくと、凹部２１１よりもドレイン電極１０８側へ空乏層が伸びていく。ドレイン電圧による電界が集中する空乏層端が、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４とが積層されている領域に移動するため、単層の場合に比べて、高電界によって加速された電子が表面欠陥にトラップされる可能性が低くなり、電流コラプスを抑制することができる。
【００８４】
窒化物半導体積層体２０１の上方には、例えば、ＳｉＮからなる絶縁膜１２１が配置されている。絶縁膜１２１の上には、ソース電極１０７と電気的に接続されたフィールドプレート電極１０９が配置されている。なお、図３では、窒化物半導体装置１００の理解を容易にするために、絶縁膜１２１の表示を省略している。
【００８５】
ソース電極１０７とフィールドプレート電極１０９とは、図３に示すように、ソース電極１０７上の一部に設けられた絶縁膜開口部１２１ａを介して、電気的に接続されている。フィールドプレート電極１０９は、平面視において、ゲート電極１０６とドレイン電極１０８との間に配置され、ゲート電極１０６とは一部重なっている。絶縁膜開口部１２１ａの一部のみからフィールドプレート電極１０９が伸びているのは、ゲート電極１０６とソース電極１０７との間の不必要な寄生容量の増加を防ぐためである。なお、ソース電極パッド（図示せず）が、絶縁膜開口部１２１ａの残りの部分を介して、ソース電極１０７と接続される。
【００８６】
フィールドプレート電極１０９のドレイン電極１０８側の端部１２４には、ドレイン電圧印加時に電界が集中する。本実施形態に係る窒化物半導体装置２００では、図３に示すように、フィールドプレート電極１０９のドレイン電極１０８側の端部１２４は、平面視において、凹部２１１とドレイン電極１０８との間に配置されている。
【００８７】
これにより、凹部２１１の下方における、２ＤＥＧ層と窒化物半導体積層体２０１の表面との距離が短い第２の窒化物半導体層２０４に電界が集中することを回避することができる。つまり、窒化物半導体積層体２０１の表面と２ＤＥＧ層との距離が長い部分、つまり、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４とが積層されている領域に電界を集中させることによって、電流コラプスを抑制することができる。
【００８８】
また、本実施形態にかかる窒化物半導体装置２００において、ゲート閾値電圧に影響しない第２の窒化物半導体層２０３の組成と膜厚は、結晶性が著しく悪化する臨界膜厚以下であれば自由に設定できる。シートキャリア密度を大きくして低抵抗化するために、第２の窒化物半導体層２０３を、膜厚２０ｎｍ、Ａｌ組成３０％のＡｌ０.３Ｇａ０．７Ｎとした。
【００８９】
一方、凹部２１１上に形成された第３の窒化物半導体層２０４は、ゲート閾値電圧に影響するため、組成と膜厚に制限がある。本実施形態にかかる窒化物半導体装置２００では、Ａｌ組成３０％のＡｌＧａＮより膜厚を厚くできるＡｌ組成２０％のＡｌ０.２Ｇａ０．８Ｎを第３の窒化物半導体層２０４に用いた。すなわち、第３の窒化物半導体層２０４は、第２の窒化物半導体層２０３よりもバンドギャップが小さいことが好ましい。
【００９０】
以上の構成によって、電流コラプスを抑制しつつ、低抵抗化することができる。
【００９１】
（第２の実施形態の第１変形例）
第２の実施形態の第１変形例に係る窒化物半導体装置について、図５を参照して説明する。以下では、第２の実施形態との相違点のみを説明する。
【００９２】
図５は、特に第２の実施形態との相違点にフォーカスした領域における、第２の実施形態の変形例に係る窒化物半導体装置２２０の断面図である。
【００９３】
本変形例にかかる窒化物半導体装置２２０が第２の実施形態にかかる窒化物半導体装置２００と異なる点は、窒化物半導体装置２２０の凹部２１１の形状が異なる点である。
【００９４】
図５に示すように、窒化物半導体装置２２０の凹部側面２１１ａは、第３の窒化物半導体層２０４の上面から凹部底面２１１ｂにかけて丸みを有している。
【００９５】
この構成により、凹部側面２１１ａが凹部底面２１１ｂに対して略垂直である場合に比べて、凹部２１１の下部の２ＤＥＧ層への電界集中を緩和することができる。これにより、窒化物半導体装置２２０において電流コラプスを抑制することができる。
【００９６】
（第２の実施形態の第２変形例）
第２の実施形態の第２変形例に係る窒化物半導体装置について、図６を参照して説明する。以下では、第２の実施形態との相違点のみを説明する。
【００９７】
図６は、特に第２の実施形態との相違点にフォーカスした領域における、第２の実施形態の変形例に係る窒化物半導体装置２３０の断面図である。
【００９８】
本変形例にかかる窒化物半導体装置２３０が第２の実施形態にかかる窒化物半導体装置２００と異なる点は、窒化物半導体装置２３０の凹部２１１の形状が異なる点である。
【００９９】
図６に示すように、窒化物半導体装置２３０の凹部側面２１１ａおよび２１１ｂは、第３の窒化物半導体層２０４の上面から第２の窒化物半導体層２０３の表面および凹部底面２１１ｂにかけて、それぞれ丸みを有している。
【０１００】
このような形状は、第３の窒化物半導体層２０４を形成した後、ｐ型窒化物半導体層１０５を形成する前に、塩素ガスなどのハロゲンガスを用いて等方的にドライエッチングを行うことで得ることができる。なお、酸やアルカリを用いて、ウェットエッチングを行ってもよい。第２の窒化物半導体層２０３および第３の窒化物半導体層２０４の組成が異なる場合、エッチングレートも異なるため、各層は、異なる断面形状を示す。
【０１０１】
この構成により、凹部側面２１１ａが、凹部底面２１１ｂに対して略垂直である場合に比べて、凹部２１１の下部の２ＤＥＧ層への電界集中を緩和することができる。これにより、窒化物半導体装置２３０において電流コラプスを抑制することができる。また、第２の窒化物半導体層の凹部側面２１２ａと、第３の窒化物半導体層の凹部側面２１１ａとの境界点においても電界集中が起こるため、電界集中する箇所を分散して各箇所におけるピーク電界強度を低減でき、電流コラプスを抑制することができる。
【０１０２】
なお、図６に示すように、本変形例では、ゲート領域の両側に、第２の窒化物半導体層２０３を貫通し、第１の窒化物半導体積層体２０１に到達する凹部２３１が形成されていてもよい。例えば、図６に示すように、第３の窒化物半導体層２０４は、凹部２３１を覆うように形成されており、これにより、窒化物半導体装置２３０は、第３の窒化物半導体層２０４に凹部２３２（第４の凹部）を有している。
【０１０３】
このとき、ソース電極１０７及びドレイン電極１０８は、凹部２３２を覆うように、第３の窒化物半導体層２０４の上に配置されていてもよい。この構成によって、凹部２３１が形成されていない場合に比べて、２ＤＥＧ層とソース電極１０７及びドレイン電極１０８との距離を短くできるため、コンタクト抵抗を低減することができる。
【０１０４】
また、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４との導電帯のエネルギー準位に差がある場合は、その分だけ電子の移動が妨げられコンタクト抵抗が悪化し易い。よって、ソース電極１０７とドレイン電極１０８いずれか、あるいは両方の下方において、第２の窒化物半導体層２０３を薄膜化したり除去したりすることによって、コンタクト抵抗を低減することができる。
【０１０５】
ここでは図示しないが、ソース電極１０７及びドレイン電極１０８の下方において、第２の窒化物半導体層２０３及び第３の窒化物半導体層２０４をドライエッチングなどによって完全に除去し、エッチング側面から２ＤＥＧ層と直接コンタクトをとることもコンタクト抵抗の低減に有効である。
【０１０６】
（第３の実施形態）
以下、第２の実施形態と異なる点を中心に、第３の実施形態について説明する。
【０１０７】
本実施形態にかかる窒化物半導体装置３００が第１の実施形態に示した窒化物半導体装置１００と異なる点は、第３の窒化物半導体層の上面の一部にｐ型窒化物半導体層３１０が形成されている点である。
【０１０８】
図７は、第３の実施形態に係る窒化物半導体装置の平面図である。図８は、第３の実施形態に係る窒化物半導体装置の断面図である。図８は、図７のＩＩＩ−ＩＩＩ断面を示している。
【０１０９】
本実施形態にかかる窒化物半導体装置は、図７に示すように、平面視したときに、図８に示すような構成を有する窒化物半導体装置３００が、複数個隣接して配置された構成をしている。
【０１１０】
図８に示すように、窒化物半導体装置３００において、第２の窒化物半導体層２０３は、第１の窒化物半導体層２０２の上に配置されている。第２の窒化物半導体層２０３には、深さ７０ｎｍ程度の凹部２１２（第２の凹部）が形成されている。凹部２１２は、第１の窒化物半導体層２０２に到達していない。従って、凹部２１２の側面（凹部側面）２１２ａおよび底面（凹部底面）２１２ｂは、第２の窒化物半導体層２０３の表面となる。
【０１１１】
この構成によって、凹部２１２の直下における、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４との界面にもエネルギー差が生じるため、第２の実施形態に比較して、２次元電子ガス層のキャリアが、第３の窒化物半導体層２０４の表面トラップにさらに捕獲されにくくなる。これにより、電流コラプスをより低減することができる。
【０１１２】
また、凹部２１２は、第２の窒化物半導体層２０３を貫通していないため、２次元電子ガス層全体が基板１２０の主面に平行に形成される。従って、第２の実施形態よりもキャリアが移動する距離を短くすることができるため、低抵抗化することができる。
【０１１３】
さらに、第３の窒化物半導体層２０４は、第２の窒化物半導体層２０３上に、凹部２１２を覆うように形成されている。従って、第３の窒化物半導体層２０４には、凹部２１１（第１の凹部）が形成されている。
【０１１４】
本実施形態では、凹部２１１の直下に配置された第２の窒化物半導体層２０３と第３の窒化物半導体層２０４の膜厚をそれぞれ１０ｎｍとし、ｐ型窒化物半導体層１０５のＭｇ濃度を約５×１０１９／ｃｍ３とした。この構成によれば、ゲート電極１０６に閾値電圧以上の電圧を印加していない状態では、ゲート電極１０６の下方に２ＤＥＧ層は存在しない。したがって、ゲート容量を低減することができる。
【０１１５】
本実施形態では、窒化物半導体装置３００は、ゲート電極１０６よりもドレイン電極２０８に近接して形成されたホール注入部を備えている。ホール注入部は、ｐ型窒化物半導体層３１０（第２のｐ型窒化物半導体層）及びｐ型窒化物半導体層３１０の上に配置されたドレイン電極１０８（ホール注入電極）によって構成されている。
【０１１６】
この構成によって、ドレイン電圧印加時、キャリアがトラップされて負帯電した際に、ホール注入部からホールが注入されて負帯電をキャンセルできる。したがって、２次元電子ガス層の電子を狭窄する負帯電が解消されるため、電流コラプスを抑制することが可能となる。
【０１１７】
なお、本実施形態にかかる窒化物半導体装置３００では、デバイスサイズを小さくするためにホール注入部とドレイン電極１０８とを隣接して形成し、ホール注入電極とドレイン電極１０８を同一の電極としたが、ホール注入部とドレイン電極１０８とを離間して配置し、ホール注入電極とドレイン電極１０８とを別の電極で配線接続してもよい。
【０１１８】
（第３の実施形態の変形例）
第３の実施形態の変形例に係る窒化物半導体装置について、図９を参照して説明する。以下では、第２の実施形態との相違点のみを説明する。
【０１１９】
本変形例にかかる窒化物半導体装置３２０が第２の実施形態にかかる窒化物半導体装置２００と異なる点は、窒化物半導体装置３２０の凹部２１１の形状が異なる点である。
【０１２０】
図９は、特に第３の実施形態との相違点にフォーカスした領域における、第３の実施形態の変形例に係る窒化物半導体装置の断面図である。
【０１２１】
図９に示すように、窒化物半導体装置３２０の凹部側面２１１ａは、第３の窒化物半導体層２０４の上面から第２の窒化物半導体層２０３にかけて丸みを有している。また、第２の窒化物半導体層２０３に形成された凹部２１２の凹部側面２１２ａの形状は、凹部２１２の凹部底面２１２ｂに対して略垂直に形成されている。
【０１２２】
図９に示すように、窒化物半導体装置３２０のこのような形状は、第３の窒化物半導体層２０４を積層し、ｐ型窒化物半導体層１０５を形成する前に塩素ガスなどのハロゲンガスを用いて等方的にドライエッチングを行うことで得ることができる。なお、酸やアルカリを用いてウェットエッチングを行ってもよい。第２の窒化物半導体層２０３および第３の窒化物半導体層２０４の組成が異なる場合、エッチングレートも異なるため、各層は、異なる断面形状を示す。
【０１２３】
この構成により、凹部側面２１１ａが、凹部底面２１１ｂに対して略垂直である場合に比べて、凹部２１１の下部の２ＤＥＧ層への電界集中を緩和することができる。これにより、窒化物半導体装置３２０において電流コラプスを抑制することができる。また、第２の窒化物半導体層の凹部側面２１１ａと、第３の窒化物半導体層の凹部側面２１１ａとの境界点においても電界集中が起こるため、電界集中する箇所を分散して各箇所におけるピーク電界強度を低減でき、電流コラプスを抑制することができる。
【０１２４】
（第４の実施形態）
以下、第２の実施形態と異なる点を中心に、第４の実施形態について説明する。
【０１２５】
本実施形態にかかる窒化物半導体装置４００が第１の実施形態に示した窒化物半導体装置１００と異なる点は、第２の窒化物半導体層２０３の上に部分的に第３の窒化物半導体層２０４が形成されている点である。
【０１２６】
図１０は、第４の実施形態に係る窒化物半導体装置の断面図である。
【０１２７】
図１０に示すように、窒化物半導体装置４００において、第２の窒化物半導体層２０３は、第１の窒化物半導体層２０２の上に配置されている。第３の窒化物半導体層２０４は、第２の窒化物半導体層２０３上に部分的に配置されている。
【０１２８】
すなわち、窒化物半導体積層体２０１には、第３の窒化物半導体層２０４が側面（凹部側面２１１ａ）となり、第２の窒化物半導体層２０３が底面（凹部側面２１１ｂ）となる凹部２１１が形成されている。凹部側面２１１ａは、第３の窒化物半導体層２０４の表面であり、凹部底面２１１ｂは、第２の窒化物半導体層２０３の表面である。
【０１２９】
また、凹部２１１には、凹部側面２１１ａと接触しない位置にｐ型窒化物半導体層１０５が形成されている。さらに、ｐ型窒化物半導体層１０５の上には、ゲート電極１０６が形成されている。
【０１３０】
また、第３の窒化物半導体層２０４の上には、ソース電極１０７とドレイン電極１０８が、凹部２１１の位置を挟んで両側に形成されている。
【０１３１】
第１の窒化物半導体層２０２は、例えば、膜厚が３μｍ程度のアンドープＧａＮ層である。第２の窒化物半導体層２０３は、例えば、膜厚が２０ｎｍ程度のアンドープＡｌ０.２Ｇａ０．８Ｎ層である。第３の窒化物半導体層２０４は、例えば、膜厚が５０ｎｍ程度のアンドープＡｌ０．２Ｇａ０．８Ｎ層である。
【０１３２】
凹部２１１の下の第２の窒化物半導体層２０３の膜厚は２０ｎｍ程度であり、ｐ型窒化物半導体層１０５のＭｇ濃度が５×１０１９／ｃｍ３であるため、ゲート電極１０６に閾値電圧以上の電圧を印加していない状態では、ゲート電極１０６の下方に２ＤＥＧ層が存在しない。したがって、ゲート容量を低減することができる。
【０１３３】
凹部２１１とドレイン電極１０８との間においては、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４とが積層されているため、窒化物半導体層が単層の場合に比べて窒化物半導体積層体２０１表面と２ＤＥＧ層との距離が大きく、表面欠陥起因の電流コラプスを抑制することができる。
【０１３４】
ゲートをオフした状態（ゲート電極１０６に電圧を印加しない状態）でドレイン電圧（ドレイン電極１０８に印加する電圧）を大きくしていくと、凹部側面２１１ａよりもドレイン電極１０８側へ空乏層が伸びていく。ドレイン電圧による電界が集中する空乏層端が、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４とが積層されている箇所に移動するため、窒化物半導体層が単層の場合に比べて、高電界によって加速された電子が表面欠陥にトラップされる可能性が小さくなる。これにより、窒化物半導体装置４００において電流コラプスを抑制することができる。
【０１３５】
（第５の実施形態）
以下、第２の実施形態と異なる点を中心に、第５の実施形態について説明する。
【０１３６】
本実施形態にかかる窒化物半導体装置５００が第２の実施形態に示した窒化物半導体装置２００と異なる点は、窒化物半導体装置５００が複数の凹部および凹部に形成されたゲート電極を備えている点である。
【０１３７】
図１１は、第５の実施形態に係る窒化物半導体装置の平面図である。図１２は、第５の実施形態に係る窒化物半導体装置の断面図である。図１２は、図１１のＩＶ−ＩＶ断面を示している。
【０１３８】
図１１および図１２に示すように、窒化物半導体装置５００は、第１の窒化物半導体層２０２上に第２の窒化物半導体層２０３が部分的に形成されている。すなわち、第２の窒化物半導体層２０３には、部分的に凹部２１２および凹部１１０２が形成されている。さらに、第２の窒化物半導体層２０２、凹部２１２および１１０２の上には、第３の窒化物半導体層２０４が形成されている。これにより、凹部２１２および１１０２の上方には、それぞれ凹部２１１および１１００が形成されている。
【０１３９】
凹部２１１には、凹部側面と接触しない位置にｐ型窒化物半導体層１０５が形成されている。さらに、ｐ型窒化物半導体層１０５の上には、ゲート電極（第１のゲート電極）１０６が形成されている。同様に、凹部１１００には、凹部側面１１００ａと接触しない位置にｐ型窒化物半導体層１１０４（第２のｐ型窒化物半導体層）が形成されている。さらに、ｐ型窒化物半導体層１１０４の上には、ゲート電極１１０６が形成されている。
【０１４０】
なお、第３の窒化物半導体層２０４の上には、第１の実施形態に示した窒化物半導体装置１００と同様に、第１の電極１０７、第２の電極１０８、第１のゲート電極１０６および第２のゲート電極１１０６を覆うように絶縁膜が形成されているが、図１２では図示を省略している。
【０１４１】
窒化物半導体装置５００は、双方向スイッチとして機能する。当該双方向スイッチでは、第１の電極１０７と第１のゲート電極１０６との間に、第１のゲート電極１０６の閾値電圧以下の電圧を印加し、且つ、第２の電極１０８と第２のゲート電極１１０６との間に、第２のゲート電極１１０６の閾値電圧以下の電圧を印加することによって、第１の電極１０７と第２の電極１０８との間を遮断状態とする。
【０１４２】
このため、第２の電極１０８の電位が、第１の電極１０７の電位よりも低い場合においても、第２のゲート電極１１０６の下側において２ＤＥＧ層がピンチオフされる。従って、第１の電極１０７と第２の電極１０８との間をどちらの方向にも電流が流れないように遮断することができる。
【０１４３】
窒化物半導体装置５００において、窒化物半導体積層体２０１は、上述したように凹部２１１および凹部２１２の他、凹部１１００（第３の凹部）および凹部１１０２を備えている。ｐ型窒化物半導体層１１０４は、凹部１１００の内側に配置され、凹部側面１１００ａと離間して配置されている。つまり、ｐ型窒化物半導体層１１０４は、凹部側面１１００ａと接触していない。第２のゲート電極１１０６は、ｐ型窒化物半導体層１１０４の上に配置されている。
【０１４４】
ｐ型窒化物半導体層１１０４は、膜厚が２００ｎｍ程度のｐ型のＧａＮ層である。ｐ型窒化物半導体層１１０４のホール濃度は、ｐ型窒化物半導体層１１０４の下部において２ＤＥＧ層のキャリア密度が十分小さいノーマリオフ型デバイスになるような大きさにすることが好ましい。例えば、ｐ型のドーパントとしてＭｇを２／ｃｍ３以上５×１０１９／ｃｍ３以下程度ドープすればよい。この構成によって、ゲートに閾値電圧以上の電圧を印加していない状態において第２のゲート電極１１０６の下方に２ＤＥＧ層が存在せず、ゲート容量を低減することができる。
【０１４５】
凹部側面１１０２ａよりも第２の電極１０８側では、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４とが積層されており、窒化物半導体層が単層の場合に比べて、窒化物半導体積層体２０１表面と２ＤＥＧとの距離が大きく、表面欠陥起因の電流コラプスを抑制することができる。
【０１４６】
また、第１ゲート電極１０６がオフになった状態で第２の電極１０８の電圧を大きくしていくと、凹部側面１１０２ａよりも第２の電極１０８側へ空乏層が伸びていく。電界が集中する空乏層端が、第２の窒化物半導体層２０３と第３の窒化物半導体層２０４とが積層されている箇所に移動する。したがって、窒化物半導体装置５００では、窒化物半導体層が単層の場合に比べて高電界によって加速された電子が表面欠陥にトラップされる可能性が小さくなる。これにより、窒化物半導体装置５００において電流コラプスを抑制することができる。
【０１４７】
また、本実施形態にかかる窒化物半導体装置５００では、第１のゲート電極１０６からみると、ｐ型窒化物半導体層１１０４及び第２のゲート電極１１０６は、第３の実施形態におけるホール注入部と同じ効果を発揮する。同様に、第２のゲート電極１１０６からみると、ｐ型窒化物半導体層１０５及び第１のゲート電極１０６はホール注入部に相当する。
【０１４８】
例えば、第１のゲート電極１０６をオフした状態で、第２のゲート電極１１０６がオンした状態では、キャリアがトラップされて負帯電した際に、ｐ型窒化物半導体層１１０４からホールが注入されて負帯電をキャンセルできる。その結果、２ＤＥＧ層の電子を狭窄する負帯電が解消されるため、電流コラプスを抑制することが可能となる。
【０１４９】
なお、図１１に示すように、窒化物半導体装置５００は、平面視したときに分離領域境界の内側が活性領域１２００として形成されている。活性領域１２００では、第１の窒化物半導体層２０２は半導体として機能する。一方、活性領域１２００以外の分離領域は、ハロゲンガスなどにより第１の窒化物半導体層２０２を１００ｎｍ程度掘り込んでもよいし、例えば、第１の窒化物半導体層２０２の表面から予めＦｅイオンの注入を行うことにより不活性化してもよい。
【０１５０】
（第６の実施形態）
次に、第６の実施形態に係る窒化物半導体装置について、第１の実施形態との違いを中心に説明する。第１の実施形態に係る窒化物半導体装置１００と本実施形態に係る窒化物半導体装置６００との違いは、主に、ｐ型窒化物半導体層１０５及びゲート電極１０６の配置位置が異なる点である。
【０１５１】
図１３は、第１の実施形態に係る窒化物半導体装置１００の断面図である。図１４は、本実施形態に係る窒化物半導体装置６００の平面図である。図１５は、図１４のＶ−Ｖ断面を示している。図１３は、図２に示した第１の実施形態に係る窒化物半導体装置１００において、絶縁膜１２１およびフィールドプレート電極１０９を省略した図である。
【０１５２】
第１の実施形態を含め、上述した実施形態及びその変形例においては、図１に示すように、窒化物半導体装置を平面視したときに、ｐ型窒化物半導体層１０５の全体が、凹部１１１の内側に配置されている。つまり、図１３に示すように、ｐ型窒化物半導体層１０５が、凹部１１１の凹部側面１１１ａのうちの第１の側面６０１及び第２の側面６０２と離間している。第１の側面６０１とは、図２に示した凹部側面１１１ａのうち、第２の電極１０８よりも第１の電極１０７に近い方の側面である。第２の側面６０２とは、図２に示した凹部側面１１１ａのうち、第１の電極１０７よりも第２の電極１０８に近い方の側面である。
【０１５３】
これに対して、図１４及び図１５に示すように、本実施形態に係る窒化物半導体装置６００においては、ｐ型窒化物半導体層１０５が、第１の側面６０１を覆い、第２の側面６０２と離間している。ｐ型窒化物半導体層１０５は、凹部１１１が形成されていない窒化物半導体積層体１０１の表面を覆っていても良い。ｐ型窒化物半導体層１０５は、第１の側面６０１と接していても良い。
【０１５４】
第１の実施形態に係る窒化物半導体装置１００と同様に、本実施形態に係る窒化物半導体装置６００は、電流コラプスを抑制しつつ、特許文献１に示す構造よりもゲート容量を低減することができる。本実施形態にかかる窒化物半導体装置６００では、ｐ型窒化物半導体層１０５が第１の側面６０１と接しているため、ｐ型窒化物半導体層１０５とソース電極１０７との間（以下、ゲート−ソース間という）に凹部が形成されない。従って、第１の実施形態と比較して、ゲート−ソース間に第２の窒化物半導体層１０３の膜厚が薄くなる領域がないため、ゲート−ソース間における２ＤＥＧのキャリア密度を高くすることができる。その結果、ゲート−ソース間を低抵抗にすることができるため、相互コンダクタンスを増大させることができる。
【０１５５】
なお、本実施形態にかかる窒化物半導体装置６００は、上述した他の実施形態及び変形例とも組み合わせることが可能である。
【０１５６】
以上、本開示の実施形態に係る半導体記憶装置について説明したが、本開示は、この実施形態に限定されるものではない。
【０１５７】
例えば、上述した第１の実施形態にかかる窒化物半導体装置２２０は、凹部側面２１１ａが略垂直の形状を有する凹部を形成したが、凹部側面２１１ａの形状はこれに限らず、凹部側面２１１ａの形状を第３の窒化物半導体層２０４の上面から凹部底面２１１ｂにかけて丸みを有していてもよい。
【０１５８】
また、第１の窒化物半導体層、第２の窒化物半導体層及び第３の窒化物半導体層を構成する半導体材料は、上述したものに限らず適宜変更してもよい。
【０１５９】
また、凹部の形状および個数は、どのように決められてもよい。
【０１６０】
また、本開示は、上述した実施形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
【産業上の利用可能性】
【０１６１】
本発明は、次世代の高周波デバイスやハイパワースイッチングデバイスに使用される窒化物半導体装置として利用できる。特に、ｐ型半導体層がゲートリセス部を覆うノーマリオフ型の窒化物半導体デバイスにおいて有用である。
【符号の説明】
【０１６２】
１００、２００、２２０、２３０、３００、３２０、４００、５００、６００  ｐ型窒化物半導体装置
１０１、２０１  窒化物半導体積層体
１０２、１０３、１０４、１０５、２０２、２０３、２０４、３１０、１１０４  窒化物半導体層
１０６、１１０６  ゲート電極
１０７  第１の電極、ソース電極（第１の電極）
１０８、２０８  第２の電極、ドレイン電極（第２の電極）
１０９  フィールドプレート電極
１１１、２１１、２１２、２３１、２３２、１１０２  凹部
１１１ａ、２１１ａ、２１２ａ、１１００ａ、１１０２ａ  凹部側面
１１１ｂ、２１１ｂ、２１２ｂ  凹部底面
１２０  基板
１２０ａ  バッファ層
１２１  絶縁膜
１２１ａ  絶縁膜開口部
１２４  端部
６０１  第１の側面
６０２  第２の側面
１１００  凹部
１２００  活性領域
【図１】
2016157718.tif 000003
【図２】
2016157718.tif 000004
【図３】
2016157718.tif 000005
【図４】
2016157718.tif 000006
【図５】
2016157718.tif 000007
【図６】
2016157718.tif 000008
【図７】
2016157718.tif 000009
【図８】
2016157718.tif 000010
【図９】
2016157718.tif 000011
【図１０】
2016157718.tif 000012
【図１１】
2016157718.tif 000013
【図１２】
2016157718.tif 000014
【図１３】
2016157718.tif 000015
【図１４】
2016157718.tif 000016
【図１５】
2016157718.tif 000017
【国際調査報告】
2016157718.tif 000018
2016157718.tif 000019
2016157718.tif 000020
2016157718.tif 000021