(57)【要約】  各ＤＣ／ＤＣコンバータ（１０）は、トランス（３）と、複数の半導体スイッチング素子から成る複数のレグによる第１、第２スイッチング回路（４，５）と、コンデンサ（６，７）とを備える。制御回路（２０）は、半導体スイッチング素子（Ｑ１，Ｑ２）の故障を検知すると、通常運転モードを停止して、第１スイッチング回路（４）を、半導体スイッチング素子（Ｑ１）を全てオフする保護モードで制御すると共に、第２スイッチング回路（５）を、放電レグ内の半導体スイッチング素子（Ｑ２）をオンしてコンデンサ（７）を放電させる放電モード制御した後、バイパスレグ内の半導体スイッチング素子（Ｑ２）をオンして二次側端子間を短絡させてコンデンサ（７）をバイパスするバイパスモードで制御する。
2018051603.tif 000002
【特許請求の範囲】
【請求項１】
複数のＤＣ／ＤＣコンバータを一次側端子を並列接続し二次側端子を直列接続し、
上記各ＤＣ／ＤＣコンバータは、
トランスと、
それぞれ逆並列ダイオードが接続された複数の半導体スイッチング素子を有する複数のレグによるブリッジ回路で構成され、上記一次側端子と上記トランスの一次巻線との間に接続されて、直流／交流間で電力変換する第１スイッチング回路と、
それぞれ逆並列ダイオードが接続された複数の半導体スイッチング素子を有する複数のレグによるブリッジ回路で構成され、上記二次側端子と上記トランスの二次巻線との間に接続されて、直流／交流間で電力変換する第２スイッチング回路と、
上記二次側端子に並列接続されたコンデンサと、
上記第１スイッチング回路および上記第２スイッチング回路を制御する制御回路とを備えた電力変換装置において、
上記第１、第２スイッチング回路の上記各レグ内の少なくとも１つの半導体スイッチング素子のゲート駆動回路は、該半導体スイッチング素子の故障を検知する故障検知部を有し、
上記制御回路は、通常運転モードと、上記第１スイッチング回路内の上記半導体スイッチング素子を全てオフする保護モードと、上記第２スイッチング回路内の所定のレグ内の上記半導体スイッチング素子をオンして上記コンデンサを放電させる放電モードと、上記二次側端子間を短絡させて上記コンデンサをバイパスするバイパスモードとを備え、
上記各ＤＣ／ＤＣコンバータにおいて、上記故障検知部が上記半導体スイッチング素子の上記故障を検知すると、上記制御回路は、上記通常運転モードを停止して、上記第１スイッチング回路を上記保護モードで制御すると共に、上記第２スイッチング回路を上記放電モードで制御した後、上記バイパスモードで制御する、
電力変換装置。
【請求項２】
上記制御回路は、上記バイパスモードにおいて、上記第２スイッチング回路内で上記放電モードで用いた上記所定のレグと異なるレグ内の上記半導体スイッチング素子をオンして上記二次側端子間を短絡させる請求項１に記載の電力変換装置。
【請求項３】
上記バイパスモードにおいて、上記第２スイッチング回路で用いられる上記レグは、上記故障を検知された上記半導体スイッチング素子を含まない健全レグであり、該レグ内の全ての半導体スイッチング素子がオンする請求項２に記載の電力変換装置。
【請求項４】
上記各ＤＣ／ＤＣコンバータは、上記コンデンサに並列接続されるバイパススイッチを備え、
上記制御回路は、上記バイパスモードにおいて、上記バイパススイッチを導通状態に制御して上記バイパススイッチを介して上記二次側端子間を短絡させる請求項１に記載の電力変換装置。
【請求項５】
上記放電モードにおいて、上記第２スイッチング回路で用いられる上記所定のレグは上記故障を検知された上記半導体スイッチング素子を含み、該所定のレグ内の他の半導体スイッチング素子がオンする請求項１から請求項４のいずれか１項に記載の電力変換装置。
【請求項６】
上記放電モードにおいて、上記第２スイッチング回路内の全レグを上記所定のレグとする請求項４に記載の電力変換装置。
【請求項７】
上記故障検知部は、当該レグ内の２つのアームが短絡したことを上記故障として検知する請求項１から請求項６のいずれか１項に記載の電力変換装置。
【請求項８】
上記第１スイッチング回路において、上記故障検知部を有する上記ゲート駆動回路は、当該半導体スイッチング素子を遮断する遮断部を有する請求項７に記載の電力変換装置。
【請求項９】
上記保護モードにおいて、上記第１スイッチング回路内で上記故障が検知された半導体スイッチング素子を除く全ての上記半導体スイッチング素子がオフする請求項１から請求項８のいずれか１項に記載の電力変換装置。
【請求項１０】
上記制御回路は、上記放電モードにおいて上記コンデンサの放電が完了した後に上記バイパスモードに移行する請求項１から請求項９のいずれか１項に記載の電力変換装置。
【請求項１１】
上記第２スイッチング回路内の上記半導体スイッチング素子は防爆構造を備える請求項１から請求項１０のいずれか１項に記載の電力変換装置。
【請求項１２】
上記複数のＤＣ／ＤＣコンバータ内の上記各制御回路は、他のＤＣ／ＤＣコンバータで上記故障が検知されると、自身のＤＣ／ＤＣコンバータの上記二次側端子の端子電圧を増加させて、全体の出力電圧低下を補償する請求項１から請求項１１のいずれか１項に記載の電力変換装置。
【請求項１３】
上記複数のＤＣ／ＤＣコンバータ内の上記各制御回路は、他のＤＣ／ＤＣコンバータで上記故障が検知されると、自身のＤＣ／ＤＣコンバータの送電電力を増加させて、全体の送電電力低下を補償する請求項１から請求項１２のいずれか１項に記載の電力変換装置。
【請求項１４】
過電流が流れたときに電流を遮断する開路部が、上記第１スイッチング回路と上記一次側端子との間に設けられる請求項１から請求項１３のいずれか１項に記載の電力変換装置。
【請求項１５】
上記開路部は、ヒューズにて構成される請求項１４に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数台の絶縁型変換器を用いて直流電力を直流電力に変換する電力変換装置に関するものである。
【背景技術】
【０００２】
直流電力を直流電力に変換する従来の電力変換装置として、以下に示すものが提案されている。半導体スイッチング素子を備えて直流電力と交流電力との間で電力変換する単相フルブリッジ変換器を２台使用し、各々の交流端子を変圧器を介して接続する。これにより、１次側と２次側とが絶縁されＤＣ／ＤＣ変換が可能な電力変換装置が実現される。
また、上記単相フルブリッジ変換器の代わりに三相ブリッジ変換器を２台使用し、各々の交流端子を三相変圧器を介して接続することでも同様にＤＣ／ＤＣ変換が可能な電力変換装置が実現される（例えば、特許文献１）。【０００３】
また、複数台の絶縁型変換器を用いた従来の電力変換装置として、以下に示すものが提案されている。電力変換装置は、複数の実質的に同一のパワーエレクトロニクスモジュールを備える。各パワーエレクトロニクスモジュールは、出力側を有する単相ＤＣ／ＡＣインバータを備え、さらに入力側を有する絶縁型ＤＣ／ＤＣコンバータを備える。各絶縁型ＤＣ／ＤＣコンバータは、対応する単相ＤＣ／ＡＣインバータと連続接続され、ＤＣリンクコンデンサを共有する。複数のパワーエレクトロニクスモジュールが直列接続された構造では、いずれかの故障モジュールをバイパススイッチを用いてバイパスし、残りのモジュールを動作させる（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許５０２７２６４号公報
【特許文献２】特表２０１５−５２７０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献２に記載される電力変換装置では、複数台のモジュールの中で故障したモジュールをバイパススイッチでバイパスさせるため、故障発生時にも運転継続できるものである。しかしながら、複数のモジュールに上記特許文献１に記載されるような単相フルブリッジ変換器、三相ブリッジ変換器等のＤＣ／ＤＣ変換器を用いると、バイパススイッチにより直流コンデンサが短絡されてバイパススイッチが破損する。このため、故障したＤＣ／ＤＣ変換器をバイパスすることはできず、継続運転できないという問題点があった。【０００６】
この発明は、上記のような問題点を解消するために成されたものであって、複数台のＤＣ／ＤＣコンバータの二次側端子を直列接続した電力変換装置において、故障発生時にも停止することなく継続運転することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る電力変換装置は、複数のＤＣ／ＤＣコンバータを一次側端子を並列接続し二次側端子を直列接続する。上記各ＤＣ／ＤＣコンバータは、トランスと、それぞれ逆並列ダイオードが接続された複数の半導体スイッチング素子を有する複数のレグによるブリッジ回路で構成され、上記一次側端子と上記トランスの一次巻線との間に接続されて、直流／交流間で電力変換する第１スイッチング回路と、それぞれ逆並列ダイオードが接続された複数の半導体スイッチング素子を有する複数のレグによるブリッジ回路で構成され、上記二次側端子と上記トランスの二次巻線との間に接続されて、直流／交流間で電力変換する第２スイッチング回路と、上記二次側端子に並列接続されたコンデンサと、上記第１スイッチング回路および上記第２スイッチング回路を制御する制御回路とを備える。
上記第１、第２スイッチング回路の上記各レグ内の少なくとも１つの半導体スイッチング素子のゲート駆動回路は、該半導体スイッチング素子の故障を検知する故障検知部を有する。上記制御回路は、通常運転モードと、上記第１スイッチング回路内の上記半導体スイッチング素子を全てオフする保護モードと、上記第２スイッチング回路内の所定のレグ内の上記半導体スイッチング素子をオンして上記コンデンサを放電させる放電モードと、上記二次側端子間を短絡させて上記コンデンサをバイパスするバイパスモードとを備える。上記各ＤＣ／ＤＣコンバータにおいて、上記故障検知部が上記半導体スイッチング素子の上記故障を検知すると、上記制御回路は、上記通常運転モードを停止して、上記第１スイッチング回路を上記保護モードで制御すると共に、上記第２スイッチング回路を上記放電モードで制御した後、上記バイパスモードで制御する。
【発明の効果】
【０００８】
この発明に係る電力変換装置によれば、故障が検知されたＤＣ／ＤＣコンバータにおいて、二次側端子に並列接続されたコンデンサを放電した後に二次側端子間を短絡させるため、故障したＤＣ／ＤＣコンバータを信頼性良くバイパスすることができ、故障発生時にも信頼性良く電力変換を継続できる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１による電力変換装置の概略構成図である。
【図２】この発明の実施の形態１によるサブモジュールの構成例を示す回路図である。
【図３】この発明の実施の形態１によるゲート駆動回路の構成例を示す回路図である。
【図４】この発明の実施の形態１によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図５】この発明の実施の形態１によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図６】この発明の実施の形態１によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図７】この発明の実施の形態１によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図８】この発明の実施の形態１によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図９】この発明の実施の形態２によるサブモジュールの構成を示す回路図である。
【図１０】この発明の実施の形態２によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図１１】この発明の実施の形態２によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図１２】この発明の実施の形態２によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図１３】この発明の実施の形態２によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図１４】この発明の実施の形態２によるサブモジュールの別例による故障時の動作の一部を説明する回路図である。
【図１５】この発明の実施の形態２によるサブモジュールの別例による故障時の動作の一部を説明する回路図である。
【図１６】この発明の実施の形態２によるサブモジュールの別例による故障時の動作の一部を説明する回路図である。
【図１７】この発明の実施の形態２によるサブモジュールの別例による故障時の動作の一部を説明する回路図である。
【図１８】この発明の実施の形態２によるサブモジュールの別例による故障時の動作の一部を説明する回路図である。
【図１９】この発明の実施の形態３によるサブモジュールの構成を示す回路図である。
【図２０】この発明の実施の形態３によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図２１】この発明の実施の形態３によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図２２】この発明の実施の形態３によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図２３】この発明の実施の形態３によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図２４】この発明の実施の形態３によるサブモジュールの故障時の動作の一部を説明する回路図である。
【図２５】この発明の実施の形態３の別例によるサブモジュールの構成を示す回路図である。
【図２６】この発明の実施の形態４によるサブモジュールの構成を示す回路図である。
【図２７】この発明の実施の形態４の別例によるサブモジュールの構成を示す回路図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
以下、この発明の実施の形態１について説明する。
図１は、この発明の実施の形態１による電力変換装置の概略構成を示す図である。図に示すように、電力変換装置１００は、一次側直流端子１１ａ、１１ｂと二次側直流端子１２ａ、１２ｂとの間に、ＤＣ／ＤＣコンバータとしてのサブモジュール１０を複数台備える。複数のサブモジュール１０は、一次側端子１ａ、１ｂが並列接続されて一次側直流端子１１ａ、１１ｂと接続され、二次側端子２ａ、２ｂが二次側直流端子１２ａ、１２ｂ間で直列接続される。
このように電力変換装置１００は、一次側において、サブモジュール１０を並列接続することで、大電流の電力を取り扱うことができ、二次側において、サブモジュール１０を直列接続することで、高電圧の電力を取り扱うことができる。そして、低電圧の直流電力を高電圧の直流電力に変換することができる。
なお、サブモジュール１０の数は、複数であれば良い。
【００１１】
各サブモジュール１０は、三相トランス３（以下、単にトランスと称す）と、トランス３と一次側端子１ａ、１ｂとの間に接続されて直流／交流間で電力変換する第１スイッチング回路４と、トランス３と二次側端子２ａ、２ｂとの間に接続されて直流／交流間で電力変換する第２スイッチング回路５と、一次側端子１ａ、１ｂに並列接続されたコンデンサ６と、二次側端子２ａ、２ｂに並列接続されたコンデンサ７とを備える。各サブモジュール１０は、さらに制御回路２０を備え、制御回路２０が駆動信号２１ａ、２１ｂを生成して第１スイッチング回路４および第２スイッチング回路５を制御する。
各サブモジュール１０は、このように構成されて一次側と二次側との間で電力変換を行う。なお、電力伝送方向については自由に制御可能である。
【００１２】
この場合、各サブモジュール１０の制御回路２０は、各サブモジュール１０の主回路構成と近接して図示したが、これに限るものでは無い。例えば、複数のサブモジュール１０の制御回路２０を集約して配置しても良い。
また、これ以後、サブモジュール１０を図示する際、特に必要がない場合は、制御回路２０の図示を便宜上省略する。
【００１３】
図２は、サブモジュール１０の詳細構成を示す回路図である。
第１スイッチング回路４は、それぞれダイオードＤ１１〜Ｄ１６が逆並列接続された複数の半導体スイッチング素子Ｑ１１〜Ｑ１６（以下、単にＱ１１〜Ｑ１６あるいは半導体スイッチング素子Ｑ１と称す）を有する三相ブリッジ回路で、各相２つの半導体スイッチング素子Ｑ１を直列接続した３つのレグ（Ｑ１１，Ｑ１２）、（Ｑ１３，Ｑ１４）、（Ｑ１５，Ｑ１６）から成る。各レグの両端（直流端）はコンデンサ６に接続され、各レグの中間点（交流端）はトランス３の一次巻線に接続される。
第２スイッチング回路５は、それぞれダイオードＤ２１〜Ｄ２６が逆並列接続された複数の半導体スイッチング素子Ｑ２１〜Ｑ２６（以下、単にＱ２１〜Ｑ２６あるいは半導体スイッチング素子Ｑ２と称す）を有する三相ブリッジ回路で、各相２つの半導体スイッチング素子Ｑ２を直列接続した３つのレグ（Ｑ２１，Ｑ２２）、（Ｑ２３，Ｑ２４）、（Ｑ２５，Ｑ２６）から成る。各レグの両端（直流端）はコンデンサ７に接続され、各レグの中間点（交流端）はトランス３の二次巻線に接続される。
【００１４】
トランス３は、一次側、二次側にそれぞれ漏れインダクタンスを有しており、この漏れインダクタンスを用いて第１スイッチング回路４および第２スイッチング回路５は、それぞれ直流／交流間の電力変換を行う。
なお、トランス３の漏れインダクタンスのみを電力変換に使用するものに限らず、追加のインダクタンスを接続してもよい。
トランス３の巻数比は、一次側直流電圧であるコンデンサ６の電圧と、二次側直流電圧であるコンデンサ７の電圧との比率に合わせるのが好ましい。例えば、サブモジュール１０の入力電圧が１ｋＶで出力電圧が３ｋＶの場合、トランス３の巻数比は１：３とする。
【００１５】
また、第１、第２スイッチング回路４、５内の半導体スイッチング素子Ｑ１、Ｑ２には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＧＣＴ（Ｇａｔｅ  Ｃｏｍｍｕｔａｔｅｄ  Ｔｕｒｎ−ｏｆｆ  ｔｈｙｒｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの自己消弧型半導体スイッチング素子を使用する。なお、各半導体スイッチング素子Ｑ１、Ｑ２は、電流容量に応じて、複数の素子を並列に接続してもよい。
また、第２スイッチング回路５内の半導体スイッチング素子Ｑ２は、防爆構造で構成されるのが望ましい。この防爆構造とは、半導体スイッチング素子Ｑ２が故障、例えば爆発しても、故障により飛び散る破損片で他の半導体素子が破損するのを防止する構造である。具体的には、例えば、半導体スイッチング素子Ｑ２の半導体モジュールを金属や樹脂などの機械的強度の強いもので覆う。
【００１６】
また、コンデンサ６、７には、電解コンデンサやフィルムコンデンサなどを用いることができる。コンデンサ６、７には高周波の電流が流れるため、フィルムコンデンサを用いることで長寿命化を図ることができる。
【００１７】
各半導体スイッチング素子Ｑ１、Ｑ２にはゲートを駆動するためのゲート駆動回路が設けられる。
図３は、第１、第２スイッチング回路４、５内の半導体スイッチング素子Ｑ１、Ｑ２のゲート駆動回路の例である。第１スイッチング回路４内の半導体スイッチング素子Ｑ１のゲート駆動回路３０ａを図３（ａ）に、第２スイッチング回路５内の半導体スイッチング素子Ｑ２のゲート駆動回路３０ｂを図３（ｂ）に示す。
図３（ａ）に示すように、第１スイッチング回路４内の半導体スイッチング素子Ｑ１のゲート駆動回路３０ａは、制御回路２０からの駆動信号２１ａに基づいてゲート信号を生成する信号生成部３１と、半導体スイッチング素子Ｑ１の故障を検知する故障検知部３２と、故障を検知すると半導体スイッチング素子Ｑ１を遮断する遮断部３３とを備える。
【００１８】
故障検知部３２は、コンパレータ３４と、抵抗３５と、基準電圧３６と、ダイオード３７とを備え、半導体スイッチング素子Ｑ１の故障に伴う短絡電流を検知する。半導体スイッチング素子Ｑ１がオン状態の時に、そのレグ内にアーム短絡が発生すると、コンデンサ６の電圧が半導体スイッチング素子Ｑ１の両端に印加される状態となり、コレクタ、エミッタ間の電圧は上昇する。なお、アーム短絡が発生していない場合のコレクタ、エミッタ間の電圧降下は数Ｖである。故障検知部３２は、抵抗３５とダイオード３７との接続点の電位により半導体スイッチング素子Ｑ１のコレクタ電位を検出し、コンパレータ３４で基準電圧３６と比較することで短絡電流を検知する。コンパレータ３４の出力である検知信号４０は、制御回路２０に送られると共に、遮断部３３に入力される。
【００１９】
遮断部３３は、スイッチ３８と抵抗３９との直列回路から成り、コンパレータ３４の出力である検知信号４０がスイッチ３８を駆動する。即ち、故障検知部３２が短絡電流を検知すると検知信号４０が遮断部３３のスイッチ３８をオンし、半導体スイッチング素子Ｑ１が遮断される。
なお、遮断部３３の抵抗３９は、半導体スイッチング素子Ｑ１を通常のオフ制御する際に用いられる抵抗（図示省略）に比べて、抵抗値を大きく設定する。これにより、遮断時に発生するサージ電圧を抑制するソフト遮断を実現できる。
【００２０】
上記のようなゲート駆動回路３０ａ内の、故障検知部３２および遮断部３３は、一般に「アーム短絡保護」と呼ばれる機能を有する。
１つのレグにおいて、一方の半導体スイッチング素子が故障すると、その故障した半導体スイッチング素子は導通状態を継続し、他方の健全な半導体スイッチング素子がオンした際に、コンデンサを短絡してしまうことで大きな過電流が発生する。そして、このような過電流が１０μｓ継続すると、健全な半導体スイッチング素子も故障して導通状態を継続し、コンデンサを短絡し続けてしまう。
「アーム短絡保護」とは、この過電流を検出することで半導体スイッチング素子の故障を検知し、健全な半導体スイッチング素子を故障する前にオフすることで、過電流から健全な半導体スイッチング素子を保護し、コンデンサの短絡状態を解消する。
【００２１】
また、図３（ｂ）に示すように、第２スイッチング回路５内の半導体スイッチング素子Ｑ２のゲート駆動回路３０ｂは、制御回路２０からの駆動信号２１ｂに基づいてゲート信号を生成する信号生成部３１と、半導体スイッチング素子Ｑ２の故障を検知する故障検知部３２とを備える。このゲート駆動回路３０ｂは、ゲート駆動回路３０ａと同様の信号生成部３１および故障検知部３２を備えるが、遮断部３３を備えない。
【００２２】
次に、サブモジュール１０の動作について以下に説明する。
サブモジュール１０内の制御回路２０は、駆動信号２１ａ、２１ｂを生成して上記第１、第２スイッチング回路４、５内の半導体スイッチング素子Ｑ１、Ｑ２のオン／オフを制御することで、送電電力を制御することができる。通常運転時の制御は、例えば公知の位相シフト制御を用いる。この通常運転時の制御方法については、例えば、非特許文献「Ｒ．Ｗ．Ａ．Ａ．Ｄｅ  Ｄｏｎｃｋｅｒ，Ｄ．Ｍ．Ｄｉｖａｎ，ａｎｄ  Ｍ．Ｈ．Ｋｈｅｒａｌｕｗａｌａ，“Ａ  Ｔｈｒｅｅ−ｐｈａｓｅ  Ｓｏｆｔ−Ｓｗｉｔｃｈｅｄ  Ｈｉｇｈ−Ｐｏｗｅｒ−Ｄｅｎｓｉｔｙ  ｄｃ／ｄｃ  Ｃｏｎｖｅｒｔｅｒ  ｆｏｒ  Ｈｉｇｈ−Ｐｏｗｅｒ  Ａｐｐｌｉｃａｔｉｏｎｓ”  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｉｎｄｕｓｔｒｙ  Ａｐｐｌｉｃａｔｉｏｎｓ，ｖｏｌ．２７，ｎｏ．１，Ｊａｎｕａｒｙ／Ｆｅｂｒｕａｒｙ，１９９１．」などに記載されているので、詳細な説明は省略する。
【００２３】
この実施の形態では、電力変換装置１００を構成する複数のサブモジュール１０の中で、一部のサブモジュール１０に内在する半導体スイッチング素子が故障した異常時に、他の健全なサブモジュール１０を用いて継続運転を行う。このため、以下に詳述するように、各サブモジュール１０において、制御回路２０が、自身のサブモジュール１０内の故障を検知すると自身のサブモジュール１０の入出力を全体の電力変換装置１００から切り離してバイパスさせるように制御する。
【００２４】
制御回路２０は、上述した通常運転時の制御を行う通常運転モードの他に、故障を検知した異常時の制御モードとして、第１スイッチング回路４内の半導体スイッチング素子Ｑ１を全てオフする保護モードと、第２スイッチング回路５内の所定のレグ内の半導体スイッチング素子Ｑ２をオンしてコンデンサ７を放電させる放電モードと、サブモジュール１０の二次側端子２ａ、２ｂ間を短絡させてコンデンサ７をバイパスするバイパスモードとを備える。
【００２５】
まず、半導体スイッチング素子Ｑ１、Ｑ２の故障が検知された際に求められる動作について以下に説明する。
電力変換装置１００内の複数のサブモジュール１０は一次側が並列接続されているので、何れかのサブモジュール１０内において、故障によりレグがアーム短絡してしまうと、他の健全なサブモジュール１０の一次側端子１ａ、１ｂも短絡されてしまう。即ち、一次側直流端子１１ａ、１１ｂの端子電圧が零となって継続運転できない。
このため、故障した半導体スイッチング素子Ｑ１、Ｑ２を含むサブモジュール１０の一次側のレグをすべて開放（オフ）することにより、一次側の入出力を全体の電力変換装置１００から切り離す。即ち、故障が検知されたサブモジュール１０において、制御回路２０は保護モードにより、第１スイッチング回路４内の第１半導体スイッチング素子Ｑ１を全てオフする。なお、故障によりオフできずにオン状態を継続する半導体スイッチング素子Ｑ１は、他の半導体スイッチング素子Ｑ１がオフすることにより電流が遮断される。
【００２６】
また、電力変換装置１００内の複数のサブモジュール１０は二次側が直列接続されている。故障したサブモジュール１０内の二次側のコンデンサ７の電圧は制御不能となるため、この二次側端子２ａ、２ｂが直列接続された状態では、他の健全なサブモジュール１０を用いて継続運転できない。
このため、故障したサブモジュール１０の二次側端子２ａ、２ｂ間を短絡してコンデンサ７をバイパスさせることにより、二次側の入出力を全体の電力変換装置１００から切り離す。但し、以下に示すように、コンデンサ７をバイパスさせるのに先立って、コンデンサ７を放電させる。
【００２７】
故障した半導体スイッチング素子Ｑ１、Ｑ２を含むサブモジュール１０において、制御回路２０は、コンデンサ７をバイパスさせるのに先立って、放電モードによりサブモジュール１０の第２スイッチング回路５を制御する。即ち、第２スイッチング回路５内の所定のレグ（以下、放電レグと称す）内の半導体スイッチング素子Ｑ２をオンして、放電レグを介してコンデンサ７を放電させる。放電レグ内の両アームの半導体スイッチング素子Ｑ２を強制的にオンすることで、コンデンサ７を短絡して放電する。放電レグ以外の半導体スイッチング素子Ｑ２はオフ状態を維持する。
この際、コンデンサ７の蓄積エネルギはすべて放電レグ内の半導体スイッチング素子Ｑ２に流入するため、半導体スイッチング素子Ｑ２は爆発する可能性がある。上述したように、第２スイッチング回路５内の半導体スイッチング素子Ｑ２に防爆構造を採用することで、他の素子および部品が破損するのが防止できる。
なお、放電レグには、故障した半導体スイッチング素子Ｑ２を含まない健全レグを用いるが、放電に用いた後には故障する。
【００２８】
そして、コンデンサ７の放電が完了した後、制御回路２０は、バイパスモードによりサブモジュール１０の第２スイッチング回路５を制御する。即ち、第２スイッチング回路５内で、放電レグと異なるレグ（以下、バイパスレグと称す）内の半導体スイッチング素子Ｑ２をオンして、バイパスレグを介して二次側端子２ａ、２ｂ間を短絡させてコンデンサ７をバイパスする。バイパスレグ内の両アームの半導体スイッチング素子Ｑ２を強制的にオンすることで、二次側端子２ａ、２ｂ間を短絡させる。なお、バイパスレグには、故障した半導体スイッチング素子Ｑ２を含まない健全レグを用いる。放電レグは、放電モードで用いた後に故障するため、バイパスモードでは用いない。
【００２９】
この場合、電力変換装置１００全体として送電動作を継続し続けるために、バイパスレグ内の両アームの半導体スイッチング素子Ｑ２はオン状態を継続する必要がある。そのため、第２スイッチング回路５の半導体スイッチング素子Ｑ２のゲート駆動回路３０ｂに与えられる駆動電源は、放電されるコンデンサ７からの所謂自己給電ではなく、他の電源から供給する。
例えば、故障したサブモジュール１０の第２スイッチング回路５の駆動電源を、近接する他のサブモジュール１０の二次側のコンデンサ７から供給してもよい。この場合、故障したサブモジュール１０の第２スイッチング回路５のゲート駆動回路３０ｂの電位と、近接する他のサブモジュール１０のコンデンサ７の電位が近いので、電源回路を低い絶縁で実現することができる。
あるいは、故障したサブモジュール１０の第２スイッチング回路５の駆動電源を、同じサブモジュール１０内の一次側のコンデンサ６から供給してもよい。この場合、電源回路は一次側と二次側との電位差の絶縁が必要とされるが、一次側のコンデンサ６には常に電圧が印加されているので、信頼性を高めることができる。
【００３０】
次に、サブモジュール１０に内在する半導体スイッチング素子が故障した際の、一連の動作を図４〜図８に基づいて説明する。なお、図中、半導体スイッチング素子上の×印はその素子が故障している状態を示す。
通常運転モードでサブモジュール１０が動作中に、第１スイッチング回路４内のＱ１１が故障すると（図４）、Ｑ１１と直列接続されるＱ１２のゲート駆動回路３０ａの故障検知部３２が短絡電流を検知して検知信号４０を制御回路２０に送信すると共に、Ｑ１２はオフ動作（ソフト遮断）に移行する（図５）。
制御回路２０は、検知信号４０を受信してサブモジュール１０は故障したと判断し、全ての半導体スイッチング素子Ｑ１、Ｑ２をオフ状態に制御する（図６）。なお、この場合、一旦、一次側および二次側の全ての半導体スイッチング素子Ｑ１、Ｑ２をオフ状態に制御しているが、この制御は省略しても良い。
【００３１】
次に、制御回路２０は、第１スイッチング回路４を保護モード、即ち、全ての半導体スイッチング素子Ｑ１をオフ状態に制御し、第２スイッチング回路５では、放電モード、即ち、放電レグ（Ｑ２１，Ｑ２２）のＱ２１、Ｑ２２をオン状態に制御し、他の半導体スイッチング素子Ｑ２をオフ状態に制御する。これにより、コンデンサ７は放電レグ（Ｑ２１，Ｑ２２）を通る放電経路ｉＡにより放電される（図７）。なお、放電レグは、第２スイッチング回路５内の故障していないレグであれば、どのレグを用いても良い。
コンデンサ７の放電が完了すると、制御回路２０は、第１スイッチング回路４では保護モードを継続させ、第２スイッチング回路５では、バイパスモードに移行し、即ち、バイパスレグ（Ｑ２３，Ｑ２４）のＱ２３、Ｑ２４をオン状態に制御する。これにより、二次側端子２ａ、２ｂはバイパスレグ（Ｑ２３，Ｑ２４）を通るバイパス経路ＢＰにより短絡されコンデンサ７はバイパスされる（図８）。なお、バイパスレグは、第２スイッチング回路５内の故障していないレグを用いる。放電レグは放電に用いた後に故障するため、バイパスレグには用いない。
【００３２】
なお、サブモジュール１０が１台故障すると、その二次側端子２ａ、２ｂの直流電圧はゼロとなり、電力も送電できない。このため、サブモジュール１０が故障した際は、他の健全なサブモジュール１０が故障したサブモジュール１０の出力電圧あるいは送電電力を補うように動作する。
例えば、サブモジュール１０の合計台数をｎ台、故障したサブモジュール１０の合計台数をｍ（ｍ＜ｎ）台とすると、電力変換装置１００の二次側直流端子１２ａ、１２ｂの端子電圧は、故障がない場合に対して（ｎ−ｍ）／ｎ倍になり、電力変換装置１００の送電電力も、故障がない場合に対して（ｎ−ｍ）／ｎ倍になる。このため、ｍ台のサブモジュール１０が故障した際には、他の健全な（ｎ−ｍ）台のサブモジュール１０は、それぞれ二次側端子２ａ、２ｂの電圧指令値をｎ／（ｎ−ｍ）倍に制御する、あるいは、それぞれの電力指令値をｎ／（ｎ−ｍ）倍に制御する。これにより、電力変換装置１００は所望の運転を継続できる。
【００３３】
図４〜図８では、第１スイッチング回路４内の半導体スイッチング素子Ｑ１が故障した場合について説明したが、第２スイッチング回路５内の半導体スイッチング素子Ｑ２が故障した場合は、故障した半導体スイッチング素子Ｑ２に直列接続された半導体スイッチング素子Ｑ２をオフ動作（ソフト遮断）させる動作（図５参照）がない点が異なる。
またこの場合、バイパスレグについては必ず健全レグを用いるが、放電レグについては、故障した半導体スイッチング素子Ｑ２を含むレグを用いることも可能である。半導体スイッチング素子の故障の多くの場合は、オン状態を継続するものであり、その場合、故障した半導体スイッチング素子Ｑ２を含むレグを放電レグに用いることができる。
【００３４】
以上のように、この実施の形態では、サブモジュール１０内でゲート駆動回路３０ａ、３０ｂの故障検知部３２が半導体スイッチング素子Ｑ１、Ｑ２の故障を検知すると、制御回路２０は、通常運転モードを停止して、第１スイッチング回路４を保護モードで制御すると共に、第２スイッチング回路５を放電モードで制御した後、バイパスモードで制御する。これにより、サブモジュール１０の入出力を全体の電力変換装置１００から信頼性良く切り離してバイパスさせるように制御する事ができ、電力変換装置１００は、残りの健全なサブモジュール１０による継続運転が可能になる。
【００３５】
なお、第１、第２スイッチング回路４、５の各レグ内の少なくとも１つの半導体スイッチング素子Ｑ１、Ｑ２において、ゲート駆動回路が故障検知部３２を備えていれば、そのレグにおける短絡電流を検知することができる。
また、上記実施の形態では、故障検知部３２は短絡電流を検知する例を示したが、半導体スイッチング素子Ｑ１、Ｑ２にオン信号が入力してもオンしない故障等、他の故障も検知でき、同様の効果を得られる。
【００３６】
実施の形態２．
次に、この発明の実施の形態２について説明する。
上記実施の形態１では、三相ブリッジ回路から成る第１、第２スイッチング回路４、５を有するサブモジュール１０を用いたが、この実施の形態２では、サブモジュールの第１、第２スイッチング回路に単相フルブリッジ回路を用いる。
【００３７】
図９は、この実施の形態２の電力変換装置１００内のサブモジュール１０ａの詳細構成を示す回路図である。
各サブモジュール１０ａは、単相のトランス３ａと、トランス３ａと一次側端子１ａ、１ｂとの間に接続されて直流／交流間で電力変換する第１スイッチング回路４ａと、トランス３ａと二次側端子２ａ、２ｂとの間に接続されて直流／交流間で電力変換する第２スイッチング回路５ａと、一次側端子１ａ、１ｂに並列接続されたコンデンサ６と、二次側端子２ａ、２ｂに並列接続されたコンデンサ７とを備える。各サブモジュール１０ａは、さらに制御回路２０ａを備え、制御回路２０ａが駆動信号２１ａ、２１ｂを生成して第１スイッチング回路４ａおよび第２スイッチング回路５ａを制御する。
これ以後、サブモジュール１０ａを図示する際、特に必要がない場合は、制御回路２０ａの図示を便宜上省略する。
【００３８】
第１スイッチング回路４ａは、それぞれダイオードＤ１１〜Ｄ１４が逆並列接続された複数の半導体スイッチング素子Ｑ１１〜Ｑ１４（以下、単にＱ１１〜Ｑ１４あるいは半導体スイッチング素子Ｑ１と称す）を有する単相フルブリッジ回路で、各相２つの半導体スイッチング素子Ｑ１を直列接続した２つのレグ（Ｑ１１，Ｑ１２）、（Ｑ１３，Ｑ１４）から成る。各レグの両端（直流端）はコンデンサ６に接続され、各レグの中間点（交流端）はトランス３ａの一次巻線に接続される。また、各半導体スイッチング素子Ｑ１のゲート駆動回路３０ａは、上記実施の形態１と同様の構成とする。
第２スイッチング回路５ａは、それぞれダイオードＤ２１〜Ｄ２４が逆並列接続された複数の半導体スイッチング素子Ｑ２１〜Ｑ２４（以下、単にＱ２１〜Ｑ２４あるいは半導体スイッチング素子Ｑ２と称す）を有する単相フルブリッジ回路で、各相２つの半導体スイッチング素子Ｑ２を直列接続した２つのレグ（Ｑ２１，Ｑ２２）、（Ｑ２３，Ｑ２４）から成る。各レグの両端（直流端）はコンデンサ７に接続され、各レグの中間点（交流端）はトランス３ａの二次巻線に接続される。また、各半導体スイッチング素子Ｑ２のゲート駆動回路３０ｂは、上記実施の形態１と同様の構成とする。
その他の構成は、上記実施の形態１と同様である。
【００３９】
この場合も、トランス３ａの漏れインダクタンスを用いて第１スイッチング回路４ａおよび第２スイッチング回路５ａは、それぞれ直流／交流間の電力変換を行い、サブモジュール１０ａは、一次側と二次側との間で電力変換を行う。なお、電力伝送方向については自由に制御可能である。また、第２スイッチング回路５内の半導体スイッチング素子Ｑ２は、防爆構造で構成されるのが望ましい。
【００４０】
上記実施の形態１と同様に、制御回路２０ａは、通常運転モードの他に、故障を検知した異常時の制御モードとして、第１スイッチング回路４ａ内の半導体スイッチング素子Ｑ１を全てオフする保護モードと、第２スイッチング回路５ａ内の放電レグ内の半導体スイッチング素子Ｑ２をオンしてコンデンサ７を放電させる放電モードと、第２スイッチング回路５ａ内のバイパスレグ内の半導体スイッチング素子Ｑ２をオンして二次側端子２ａ、２ｂ間を短絡させてコンデンサ７をバイパスするバイパスモードとを備える。
【００４１】
サブモジュール１０ａに内在する第２スイッチング回路５ａ内の半導体スイッチング素子Ｑ２が故障した際の、一連の動作を図１０〜図１３に基づいて説明する。
通常運転モードでサブモジュール１０ａが動作中に、第２スイッチング回路５ａ内のＱ２１が故障すると（図１０）、Ｑ２１と直列接続されるＱ２２がオン状態に移行すると、Ｑ２２のゲート駆動回路３０ｂの故障検知部３２が短絡電流を検知して検知信号４０を制御回路２０ａに送信する。そして、コンデンサ７はＱ２１、Ｑ２２を介して放電を開始する。そして、このＱ２１、Ｑ２２から成るレグ（Ｑ２１，Ｑ２２）が放電レグとなる（図１１）。
【００４２】
制御回路２０ａは、検知信号４０を受信してサブモジュール１０ａは故障したと判断し、第１スイッチング回路４ａを保護モード、即ち、全ての半導体スイッチング素子Ｑ１をオフ状態に制御し、第２スイッチング回路５ａでは、放電モード、即ち、放電レグ（Ｑ２１，Ｑ２２）のＱ２１、Ｑ２２をオン状態に制御し、他の半導体スイッチング素子Ｑ２をオフ状態に制御する。これにより、コンデンサ７は放電レグ（Ｑ２１，Ｑ２２）を通る放電経路ｉＡにより放電される（図１２）。
コンデンサ７の放電が完了すると、制御回路２０ａは、第１スイッチング回路４ａでは保護モードを継続させ、第２スイッチング回路５ａでは、バイパスモードに移行し、即ち、バイパスレグ（Ｑ２３，Ｑ２４）のＱ２３、Ｑ２４をオン状態に制御する。これにより、二次側端子２ａ、２ｂはバイパスレグ（Ｑ２３，Ｑ２４）を通るバイパス経路ＢＰにより短絡されコンデンサ７はバイパスされる（図１３）。なお、バイパスレグは、第２スイッチング回路５内の健全レグ、即ち放電レグとは異なるレグを用いる。
【００４３】
次に、サブモジュール１０ａに内在する第１スイッチング回路４ａ内の半導体スイッチング素子Ｑ１が故障した際の、一連の動作を図１４〜図１８に基づいて説明する。
通常運転モードでサブモジュール１０ａが動作中に、第１スイッチング回路４ａ内のＱ１１が故障すると（図１４）、Ｑ１１と直列接続されるＱ１２のゲート駆動回路３０ａの故障検知部３２が短絡電流を検知して検知信号４０を制御回路２０ａに送信すると共に、Ｑ１２はオフ動作（ソフト遮断）に移行する（図１５）。
制御回路２０ａは、検知信号４０を受信してサブモジュール１０ａは故障したと判断し、全ての半導体スイッチング素子Ｑ１、Ｑ２をオフ状態に制御する（図１６）。なお、この場合、一旦、一次側および二次側の全ての半導体スイッチング素子Ｑ１、Ｑ２をオフ状態に制御しているが、この制御は省略しても良い。
【００４４】
次に、制御回路２０ａは、第１スイッチング回路４ａを保護モード、即ち、全ての半導体スイッチング素子Ｑ１をオフ状態に制御し、第２スイッチング回路５ａでは、放電モード、即ち、放電レグ（Ｑ２１，Ｑ２２）のＱ２１、Ｑ２２をオン状態に制御し、他の半導体スイッチング素子Ｑ２をオフ状態に制御する。これにより、コンデンサ７は放電レグ（Ｑ２１，Ｑ２２）を通る放電経路ｉＡにより放電される（図１７）。なお、放電レグは、第２スイッチング回路５ａ内の故障していないレグであれば、どのレグを用いても良い。
コンデンサ７の放電が完了すると、制御回路２０ａは、第１スイッチング回路４ａでは保護モードを継続させ、第２スイッチング回路５ａでは、バイパスモードに移行し、即ち、バイパスレグ（Ｑ２３，Ｑ２４）のＱ２３、Ｑ２４をオン状態に制御する。これにより、二次側端子２ａ、２ｂはバイパスレグ（Ｑ２３，Ｑ２４）を通るバイパス経路ＢＰにより短絡されコンデンサ７はバイパスされる（図１８）。なお、バイパスレグは、第２スイッチング回路５ａ内の健全レグ、即ち放電レグとは異なるレグを用いる。
【００４５】
以上のように、この実施の形態においても、サブモジュール１０ａ内でゲート駆動回路３０ａ、３０ｂの故障検知部３２が半導体スイッチング素子Ｑ１、Ｑ２の故障を検知すると、制御回路２０ａは、通常運転モードを停止して、第１スイッチング回路４ａを保護モードで制御すると共に、第２スイッチング回路５ａを放電モードで制御した後、バイパスモードで制御する。これにより、サブモジュール１０ａの入出力を全体の電力変換装置１００から信頼性良く切り離してバイパスさせるように制御する事ができ、電力変換装置１００は、残りの健全なサブモジュール１０ａによる継続運転が可能になる。
【００４６】
なお、この実施の形態においても、サブモジュール１０ａが故障した際は、上記実施の形態１と同様に、他の健全なサブモジュール１０ａが故障したサブモジュール１０ａの出力電圧あるいは送電電力を補うように動作する。これにより、電力変換装置１００は所望の運転を継続できる。
【００４７】
実施の形態３．
次に、この発明の実施の形態３について説明する。
この実施の形態３では、各サブモジュールが、二次側端子２ａ、２ｂを短絡させて二次側のコンデンサ７をバイパスするバイパススイッチを備える。
図１９は、この実施の形態３の電力変換装置１００内のサブモジュール１０ｂの詳細構成を示す回路図である。
図に示すように、各サブモジュール１０ｂは、上記実施の形態２と同様のトランス３ａと、第１、第２スイッチング回路４ａ、５ａと、コンデンサ６、７とを備え、さらに、二次側のコンデンサ７に並列接続されるバイパススイッチ８を備える。このバイパススイッチ８は導通状態でラッチするような機械スイッチを用いる。
各サブモジュール１０ｂは、さらに制御回路２０ｂを備え、制御回路２０ｂは、駆動信号２１ａ、２１ｂを生成して第１スイッチング回路４ａおよび第２スイッチング回路５ａを制御すると共に、制御信号２１ｃを生成してバイパススイッチ８の導通状態を制御する。
その他の構成は、上記実施の形態２と同様である。
これ以後、サブモジュール１０ｂを図示する際、特に必要がない場合は、制御回路２０ｂの図示を便宜上省略する。
【００４８】
上記実施の形態２と同様に、制御回路２０ｂは、通常運転モードの他に、故障を検知した異常時の制御モードとして、第１スイッチング回路４ａ内の半導体スイッチング素子Ｑ１を全てオフする保護モードと、第２スイッチング回路５ａ内の放電レグ内の半導体スイッチング素子Ｑ２をオンしてコンデンサ７を放電させる放電モードと、二次側端子２ａ、２ｂ間を短絡させてコンデンサ７をバイパスするバイパスモードとを備える。この場合、バイパスモードは、バイパススイッチ８を導通状態に制御して、バイパススイッチ８を介して二次側端子２ａ、２ｂ間を短絡させてコンデンサ７をバイパスする。
【００４９】
次に、サブモジュール１０ｂに内在する第１スイッチング回路４ａ内の半導体スイッチング素子Ｑ１が故障した際の、一連の動作を図２０〜図２４に基づいて説明する。
通常運転モードでサブモジュール１０ｂが動作中に、第１スイッチング回路４ａ内のＱ１１が故障すると（図２０）、Ｑ１１と直列接続されるＱ１２のゲート駆動回路３０ａの故障検知部３２が短絡電流を検知して検知信号４０を制御回路２０ｂに送信すると共に、Ｑ１２はオフ動作（ソフト遮断）に移行する（図２１）。
制御回路２０ｂは、検知信号４０を受信してサブモジュール１０ｂは故障したと判断し、全ての半導体スイッチング素子Ｑ１、Ｑ２をオフ状態に制御する（図２２）。なお、この場合、一旦、一次側および二次側の全ての半導体スイッチング素子Ｑ１、Ｑ２をオフ状態に制御しているが、この制御は省略しても良い。
【００５０】
次に、制御回路２０ｂは、第１スイッチング回路４ａを保護モード、即ち、全ての半導体スイッチング素子Ｑ１をオフ状態に制御し、第２スイッチング回路５ａでは、放電モード、即ち、放電レグ内の半導体スイッチング素子Ｑ２をオン状態に制御する。この場合、第２スイッチング回路５ａの全てのレグ（この場合、２つのレグ）を放電レグとして、半導体スイッチング素子Ｑ２をオン状態に制御する。これにより、コンデンサ７は２つの放電レグ（Ｑ２１，Ｑ２２）、（Ｑ２３，Ｑ２４）を通る放電経路ｉＡにより放電される（図２３）。
コンデンサ７の放電が完了すると、制御回路２０ｂは、第１スイッチング回路４ａでは保護モードを継続させ、第２スイッチング回路５ａでは、バイパスモードに移行し、即ち、バイパススイッチ８を導通状態に制御する。これにより、二次側端子２ａ、２ｂはバイパススイッチ８を通るバイパス経路ＢＰにより短絡されコンデンサ７はバイパスされる（図２４）。
【００５１】
以上のように、この実施の形態においても、サブモジュール１０ｂ内でゲート駆動回路３０ａ、３０ｂの故障検知部３２が半導体スイッチング素子Ｑ１、Ｑ２の故障を検知すると、制御回路２０ｂは、通常運転モードを停止して、第１スイッチング回路４ａを保護モードで制御すると共に、第２スイッチング回路５ａを放電モードで制御した後、バイパスモードで制御する。これにより、サブモジュール１０ｂの入出力を全体の電力変換装置１００から信頼性良く切り離してバイパスさせるように制御する事ができ、電力変換装置１００は、残りの健全なサブモジュール１０ｂによる継続運転が可能になる。
【００５２】
また、この実施の形態では、バイパススイッチ８を備えて、バイパスモードでの制御の際、二次側端子２ａ、２ｂはバイパススイッチ８を通るバイパス経路ＢＰにより短絡される。バイパススイッチ８には、導通状態でラッチするような機械スイッチを用いるため、継続した電源供給は不要となる。このため、半導体スイッチング素子Ｑ２によるバイパスレグを用いる上記実施の形態１、２の場合のように、故障後もゲート駆動回路３０ｂへの継続した電源供給を要することがなく、より信頼性の高い電力変換装置１００を実現することができる。
【００５３】
また、バイパススイッチ８にてコンデンサ７をバイパスするため、放電モードでの制御の際に、第２スイッチング回路５ａの全てのレグを放電レグとして用いる事ができる。このように、複数の放電レグを介してコンデンサ７を放電するため、各半導体スイッチング素子Ｑ２の電力負担が軽減し、各半導体スイッチング素子Ｑ２の防爆耐量を低減することができる。
【００５４】
なお、この実施の形態においても、サブモジュール１０ｂが故障した際は、上記実施の形態１、２と同様に、他の健全なサブモジュール１０ｂが故障したサブモジュール１０ｂの出力電圧あるいは送電電力を補うように動作する。これにより、電力変換装置１００は所望の運転を継続できる。
【００５５】
また、上記実施の形態１で示したサブモジュール１０にも、バイパススイッチ８を同様に適用できる。図２５は、この実施の形態３の別例によるサブモジュール１０ｃの詳細構成を示す回路図である。サブモジュール１０ｃは、上記実施の形態１と同様のトランス３と、第１、第２スイッチング回路４、５と、コンデンサ６、７とを備え、さらに、二次側のコンデンサ７に並列接続されるバイパススイッチ８を備える。また、サブモジュール１０ｃは、さらに制御回路２０ｃを備え、制御回路２０ｃは、駆動信号２１ａ、２１ｂを生成して第１スイッチング回路４および第２スイッチング回路５を制御すると共に、制御信号２１ｃを生成してバイパススイッチ８の導通状態を制御する。
この場合も、上記実施の形態３と同様の効果を得ることができる。
【００５６】
実施の形態４．
次に、この発明の実施の形態４について説明する。
図２６は、この実施の形態４の電力変換装置１００内のサブモジュール１０ｄの詳細構成を示す回路図である。実施の形態４は、先に説明した実施の形態３に類似しており、以下、実施の形態３に対する実施の形態４の相違点を中心に説明する。
【００５７】
実施の形態４では、第１スイッチング回路４と一次側端子１ａとの間に開路部５５を有する。具体的には、図２６に示すように、開路部５５はコンデンサ６と一次側端子１ａとの間に接続される。開路部５５は、ヒューズを用いる構成を図示したが、遮断器を用いる構成であっても良い。開路部５５は、２つの一次側端子１ａ、１ｂのうち少なくともいずれか一方側に設けられる。
【００５８】
前述した実施の形態１〜実施の形態３では、第１スイッチング回路４内のいずれか１つの半導体スイッチング素子Ｑ１が故障すると、アーム短絡保護によって、健全な半導体スイッチング素子Ｑ１を故障する前にオフ状態とし、これによって過電流から健全な半導体スイッチング素子Ｑ１を保護する。これによって短絡状態を解消する。しかし、第１スイッチング回路４内において２つ以上の半導体スイッチング素子Ｑ１が同時に故障した場合、およびアーム短絡保護が機能しなかった場合には、コンデンサ６の短絡状態を解消できない。
【００５９】
実施の形態４では、コンデンサ６と一次側端子１ａとの間に、過電流が生じたときに電流を遮断する開路部５５を設ける。開路部５５が設けられることによって、過電流の発生時に第１スイッチング回路４は、一次側端子１ａ、１ｂから切り離される。これによって、第１スイッチング回路４内において２つ以上の半導体スイッチング素子Ｑ１が同時に故障した場合、およびアーム短絡保護が機能しなかった場合においても、確実に過電流が流れる短絡状態を解消することができる。
【００６０】
実施の形態４は、実施の形態３に類似するものとしたけれども、実施の形態１および実施の形態２のいずれにも、開路部５５の構成を適用することは可能である。その場合にも、実施の形態４と同様の効果を得ることができる。
【００６１】
図２７は、この発明の実施の形態４の別例における、電力変換装置１００内のサブモジュール１０ｅの詳細構成を示す回路図である。図２７に示すように開路部５５は、第１スイッチング回路４とコンデンサ６との間に接続しても良い。また、実施の形態４において、第１スイッチング回路４は三相ブリッジ回路として説明したけれども、実施の形態２のようにサブモジュール１０ｄ、１０ｅに単相フルブリッジ回路を用いても良い。また実施の形態４ではバイパススイッチ８を備える構成としたけれども、バイパススイッチ８を備えていない実施の形態１と同様の構成とすることも可能である。単相フルブリッジ回路を用いる場合にも、また第２スイッチング回路５から二次側端子２ａ、２ｂまでを実施の形態１と同様の構成とする場合にも、開路部５５を設けることによって実施の形態４と同様の効果が得られる。
【００６２】
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【図１】
2018051603.tif 000003
【図２】
2018051603.tif 000004
【図３】
2018051603.tif 000005
【図４】
2018051603.tif 000006
【図５】
2018051603.tif 000007
【図６】
2018051603.tif 000008
【図７】
2018051603.tif 000009
【図８】
2018051603.tif 000010
【図９】
2018051603.tif 000011
【図１０】
2018051603.tif 000012
【図１１】
2018051603.tif 000013
【図１２】
2018051603.tif 000014
【図１３】
2018051603.tif 000015
【図１４】
2018051603.tif 000016
【図１５】
2018051603.tif 000017
【図１６】
2018051603.tif 000018
【図１７】
2018051603.tif 000019
【図１８】
2018051603.tif 000020
【図１９】
2018051603.tif 000021
【図２０】
2018051603.tif 000022
【図２１】
2018051603.tif 000023
【図２２】
2018051603.tif 000024
【図２３】
2018051603.tif 000025
【図２４】
2018051603.tif 000026
【図２５】
2018051603.tif 000027
【図２６】
2018051603.tif 000028
【図２７】
2018051603.tif 000029
【国際調査報告】
2018051603.tif 000030
2018051603.tif 000031