(57)【要約】  多脚の特殊な磁気コアを用いることなく、一般的な磁気コアを用いて、リプル電流を抑制することで、リアクトルの小型化と制御帯域の広帯域化が可能な直流電圧変換回路を提供する。２つの半導体回路の直列回路を２組備えると共に、第１の磁気相殺型変圧器、及びリアクトルを備えた磁気相殺変換回路を２組備え、２組の磁気相殺変換回路（１０、１１）に接続された第２の磁気相殺型変圧器（Ｔａ）と、半導体回路のスイッチ素子を制御する制御回路（１２）と、を備えた直流電圧変換回路（１）。
2018025452.tif 000002
【特許請求の範囲】
【請求項１】
低圧側端子と高圧側端子との間で直流電圧を変換する非絶縁型の直流電圧変換回路であって、
基準電位に接続された下側の半導体回路及び前記高圧側端子に接続された上側の半導体回路が直列接続された直列回路を２組備えると共に、第１組の前記直列回路の中間接続点に一端が接続された１次巻線及び第２組の前記直列回路の中間接続点に一端が接続された２次巻線を有する第１の磁気相殺型変圧器と、前記第１の磁気相殺型変圧器の１次巻線の他端及び２次巻線の他端に一端が接続されたリアクトルと、を備えた磁気相殺変換回路を２組備えると共に、
第１組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された１次巻線、及び第２組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された２次巻線を有し、当該１次巻線の他端及び当該２次巻線の他端に前記低圧側端子が接続された第２の磁気相殺型変圧器と、
前記半導体回路を制御する制御回路と、を備え、
前記低圧側端子から前記高圧側端子に直流電圧を昇圧する昇圧動作と、前記高圧側端子から前記低圧側端子に直流電圧を降圧する降圧動作との一方又は双方が可能であり、少なくとも前記昇圧動作が可能である場合は、前記下側の半導体回路は少なくともスイッチ素子から構成され、前記上側の半導体回路は少なくともダイオードから構成され、少なくとも前記降圧動作が可能である場合は、前記下側の半導体回路は少なくともダイオードから構成され、前記上側の半導体回路は少なくともスイッチ素子から構成されている直流電圧変換回路。
【請求項２】
前記制御回路は、前記半導体回路に設けられた前記スイッチ素子のそれぞれのオンオフ駆動タイミングを互いに異ならせた請求項１に記載の直流電圧変換回路。
【請求項３】
前記制御回路は、前記スイッチ素子のスイッチング周期を全て同じにすると共に、前記第１組の磁気相殺変換回路の前記スイッチ素子のオンオフ駆動タイミングと、前記第２組の磁気相殺変換回路の前記スイッチ素子のオンオフ駆動タイミングとに、位相差を設けている請求項２に記載の直流電圧変換回路。
【請求項４】
前記位相差は、９０度とされている請求項３に記載の直流電圧変換回路。
【請求項５】
前記２組の磁気相殺変換回路及び前記第２の磁気相殺型変圧器からなる２段相殺変換回路を、２のＮ乗（Ｎは、１以上の自然数）備え、
前記２のＮ乗の２段相殺変換回路を２つずつ、それぞれ追加リアクトルを介して１つの追加磁気相殺型変圧器に接続して１つにまとめる段を、前記Ｎ段設けて、前記低圧側端子に接続し、
前記追加磁気相殺型変圧器は、一端が１つ目の前記追加リアクトルを介して１つ目の前記２段相殺変換回路側に接続され、他端が前記低圧側端子側に接続された１次巻線、及び一端が２つ目の前記追加リアクトルを介して２つ目の前記２段相殺変換回路側に接続され、他端が前記低圧側端子側に接続された２次巻線を有している請求項１から３のいずれか一項に記載の直流電圧変換回路。
【請求項６】
前記制御回路は、前記スイッチ素子のスイッチング周期を全て同じにすると共に、各組の前記磁気相殺変換回路の前記スイッチ素子のオンオフ駆動タイミングに、互いに、９０度を前記２のＮ乗で除算した角度の位相差を設けている請求項５に記載の直流電圧変換回路。
【請求項７】
前記昇圧動作及び前記降圧動作の双方が可能であり、
前記下側の半導体回路は、互いに並列接続された前記スイッチ素子及び前記ダイオードから構成され、前記上側の半導体回路は、互いに並列接続された前記スイッチ素子及び前記ダイオードから構成されている請求項１から６のいずれか一項に記載の直流電圧変換回路。
【請求項８】
前記リアクトルの磁気コアは、直流重畳特性が良い材料から構成され、前記磁気相殺型変圧器の磁気コアは交流励磁した際の鉄損の少ない材料から構成されたことを特徴とする請求項１から７のいずれか一項に記載の直流電圧変換回路。
【請求項９】
前記半導体回路に、ワイドギャップ半導体が使用されている請求項１から８のいずれか一項に記載の直流電圧変換回路。
【請求項１０】
前記リアクトルとして、第１の結合リアクトルが用いられ、
前記第２の磁気相殺型変圧器の１次巻線として、第２の結合リアクトルが用いられ、前記第２の磁気相殺型変圧器の２次巻線として、第３の結合リアクトルが用いられ、前記第２の結合リアクトルと前記第３の結合リアクトルとが、互いに磁気相殺するように磁気コアにより磁気結合され、
前記第１、第２、及び第３の結合リアクトルは、それぞれ、互いに磁束を強め合う向きで磁気コアに巻かれた１次巻線及び２次巻線を有し、
前記第１の磁気相殺型変圧器の１次巻線の他端は、直列接続された前記第１の結合リアクトルの１次巻線、及び前記第２又は第３の結合リアクトルの１次巻線を介して、前記低圧側端子に接続され、
前記第１の磁気相殺型変圧器の２次巻線の他端は、直列接続された前記第１の結合リアクトルの２次巻線、及び前記第２又は第３の結合リアクトルの２次巻線を介して、前記低圧側端子に接続されている請求項１から９のいずれか一項に記載の直流電圧変換回路。
【請求項１１】
前記第２の結合リアクトルの１次巻線の前記低圧側端子側、前記第２の結合リアクトルの２次巻線の前記低圧側端子側、前記第３の結合リアクトルの１次巻線の前記低圧側端子側、及び前記第３の結合リアクトルの２次巻線の前記低圧側端子側に、それぞれ電流検出回路が備えられ、
前記制御回路は、前記電流検出回路のそれぞれにより、前記直列回路のそれぞれに流れる電流を検出し、前記直列回路のそれぞれの電流検出値が、前記直列回路のそれぞれの電流指令値に近づくように、前記スイッチ素子のそれぞれのオンオフ駆動タイミングを制御する請求項１０に記載の直流電圧変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力の電圧を変換する電圧変換回路（ＤＣ−ＤＣコンバータ）に関するものである。
【背景技術】
【０００２】
安定した直流電圧を必要とする機器や、一次電源と異なる直流電圧を必要とする機器には、直流電圧変換回路が搭載される。例えば、電気自動車や人工衛星など、二次電池を搭載し直流で動作する機器では、電池残量によって変動する電源電圧を安定化するとともに、負荷に必要な直流電圧を得るために、スイッチング方式の直流電圧変換回路が用いられている。このようなスイッチング電源においては、小型化のために受動部品のサイズを減らしつつ電圧等の変動を抑制することが求められている。【０００３】
スイッチング電源は、半導体等によるスイッチ素子を用いて、電圧や電流をスイッチングし、それをリアクトルとコンデンサを用いて平滑化することで入力と異なる直流電圧を得ている。リプルの少ない電圧および電流を得るためには、リアクトルやコンデンサの値を大きくする必要があり、これらの部品のサイズによりスイッチング電源のサイズが支配されている。【０００４】
一方で、互いに異なる位相で動作する複数のスイッチング電源回路を並列運転させることにより、リプル電流を相殺させる技術が知られている。この技術によれば、個々のスイッチング電源回路のリプル電流が大きくても、装置全体ではリプル電流が相殺され、合計電流のリプルを小さくすることができる。【０００５】
さらに、異なる位相で動作する複数のスイッチング電源回路を磁気結合することにより、発生するリプル電流自体を小さくする技術が特許文献１及び特許文献２に開示されている。この技術によれば、従来のスイッチング電源回路より小さなリアクトルを用いることができ、装置の小型化が達成できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９―１７０６２０号
【特許文献２】特開２００６―１４９０５４号
【非特許文献】
【０００７】
【非特許文献１】Ｔｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ  Ｉｎｃ．  “ＴＨＥ  ＲＩＧＨＴ-ＨＡＬＦ-ＰＬＡＮＥ  ＺＥＲＯ  ――Ａ  ＳＩＭＰＬＩＦＩＥＤ  ＥＸＰＬＡＮＡＴＩＯＮ”,  ｈｔｔｐ：／／ｗｗｗ.ｔｉ．ｃｏｍ／ｌｉｔ／ｍｌ／ｓｌｕｐ０８４／ｓｌｕｐ０８４．ｐｄｆ
【発明の概要】
【発明が解決しようとする課題】
【０００８】
入力された直流電圧より高い電圧の直流を得るための昇圧コンバータは、非特許文献１の式（７）等に示されるように、ラプラス平面の右半平面上に零点を有している。この零点の周波数以上の領域では、ゲインが一定で位相のみが遅れるため、フィードバック制御系において位相余裕が得られず、安定性確保の妨げとなっている。このため、昇圧コンバータにおいては、制御帯域を零点周波数より十分低くすることで、位相余裕を確保し、安定なフィードバック制御系となるように構成している。このため、制御帯域幅を零点周波数より狭くせざるを得ず、急激な負荷変動に対して直ちに応答することができなくなる。すなわち、負荷電流が変動したことによって出力電圧が変動した際に、所望の出力電圧に回復するまでに時間がかかることとなる。このような昇圧コンバータでは、出力電圧の変動を抑制するために大容量の出力コンデンサが必要となり、小型化の妨げとなっている。【０００９】
特許文献１による直流電圧変換回路は、多相の磁気相殺型変圧器を用いることでリプル電流を抑制することができる。リプル電流が小さくなるため、リアクトルの小型化が可能となるとともに、リアクトルのインダクタンス値を小さくすることができるため、制御帯域の広帯域化が可能である。一方で、３相以上の多相の磁気相殺型変圧器を構成するためには３脚以上の多脚を有する特殊な磁気コアが必要となるため、磁気コアの形状が限定され、特に市販されている一般的な磁気コアを用いての実現が困難であるという問題がある。【００１０】
本発明は、係る課題を解決するためになされたものであり、多脚の特殊な磁気コアを用いることなく、一般的な磁気コアを用いて、リアクトルに流れるリプル電流を抑制することで、リアクトルの小型化と制御帯域の広帯域化が可能な直流電圧変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る直流電圧変換回路は、低圧側端子と高圧側端子との間で直流電圧を変換する非絶縁型の直流電圧変換回路であって、
基準電位に接続された下側の半導体回路及び前記高圧側端子に接続された上側の半導体回路が直列接続された直列回路を２組備えると共に、第１組の前記直列回路の中間接続点に一端が接続された１次巻線及び第２組の前記直列回路の中間接続点に一端が接続された２次巻線を有する第１の磁気相殺型変圧器と、前記第１の磁気相殺型変圧器の１次巻線の他端及び２次巻線の他端に一端が接続されたリアクトルと、を備えた磁気相殺変換回路を２組備えると共に、
第１組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された１次巻線、及び第２組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された２次巻線を有し、当該１次巻線の他端及び当該２次巻線の他端に前記低圧側端子が接続された第２の磁気相殺型変圧器と、
前記半導体回路を制御する制御回路と、を備え、
前記低圧側端子から前記高圧側端子に直流電圧を昇圧する昇圧動作と、前記高圧側端子から前記低圧側端子に直流電圧を降圧する降圧動作との一方又は双方が可能であり、少なくとも前記昇圧動作が可能である場合は、前記下側の半導体回路は少なくともスイッチ素子から構成され、前記上側の半導体回路は少なくともダイオードから構成され、少なくとも前記降圧動作が可能である場合は、前記下側の半導体回路は少なくともダイオードから構成され、前記上側の半導体回路は少なくともスイッチ素子から構成されているものである。
【発明の効果】
【００１２】
本発明に係る直流電圧変換回路によれば、第１組及び第２組の磁気相殺変換回路のそれぞれにおいて、第１直列回路のスイッチ素子のオンオフ駆動により生じたリプル電流と、第２直列回路のスイッチ素子のオンオフ駆動により生じたリプル電流とを、第１の磁気相殺型変圧器により相殺させて低減することができる。更に、第１組の磁気相殺変換回路により生じたリプル電流と、第２組の磁気相殺変換回路により生じたリプル電流とを、第２の磁気相殺型変圧器により相殺させて低減することができる。よって、１次巻線及び２次巻線からなる通常の磁気相殺変換回路を２段階に配置することにより、特許文献１のように、４脚の磁気コアを有する特殊な磁気相殺変換回路を設けることなく、リプル電流を大幅に減らすことができる。リプル電流が低減するため、リアクトルのインダクタンスを下げて、リアクトルを小型化できると共に制御帯域を高周波数化できる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係る直流電圧変換回路の構成を示す回路図である。
【図２】実施の形態１に係る直流電圧変換回路の動作を示すタイミングチャートである。
【図３】実施の形態１に係る直流電圧変換回路を図２のモード０で駆動した場合の動作を説明する図である。
【図４】実施の形態１に係る直流電圧変換回路を図２のモード１で駆動した場合の動作を説明する図である。
【図５】実施の形態１に係る直流電圧変換回路を図２のモード２で駆動した場合の動作を説明する図である。
【図６】実施の形態１に係る直流電圧変換回路を図２のモード３で駆動した場合の動作を説明する図である。
【図７】比較例に係る１相昇圧回路を示す回路図である。
【図８】比較例に係る２相昇圧回路を示す回路図である。
【図９】実施の形態１に係る直流電圧変換回路の効果を説明する図である。
【図１０】実施の形態１に係る直流電圧変換回路の効果を説明する図である。
【図１１】実施の形態２に係る直流電圧変換回路の構成を示す回路図である。
【図１２】実施の形態２に係る直流電圧変換回路の動作を示すタイミングチャートである。
【図１３】実施の形態２に係る直流電圧変換回路の構成を示す回路図である。
【図１４】実施の形態２に係る直流電圧変換回路の構成を示す回路図である。
【図１５】その他の実施の形態に係る降圧動作を行う直流電圧変換回路の構成を示す回路図である。
【図１６】その他の実施の形態に係る昇圧動作及び降圧動作を行う直流電圧変換回路の構成を示す回路図である。
【図１７】その他の実施の形態に係る直流電圧変換回路の構成を示す回路図である。
【図１８】その他の実施の形態に係る結合リアクトルのＴ型等価回路を示す図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
実施の形態１に係る直流電圧変換回路１について図面を参照して説明する。図１は、直流電圧変換回路１の回路図である。直流電圧変換回路１は、低圧側端子ＬＶ及び高圧側端子ＨＶを有しており、低圧側端子ＬＶと高圧側端子ＨＶとの間で直流電圧を変換する非絶縁型の直流電圧変換回路である。低圧側端子ＬＶは、低圧側の直流電源の正極端子に接続され、高圧側端子ＨＶは、高圧側の直流電源の正極端子に接続される。直流電圧変換回路１は、低圧側端子ＬＶ及び高圧側端子ＨＶに対する共通の基準電位ＧＮＤを生じる基準電位端子（不図示）を有している。基準電位端子は、低圧側の直流電源の負極端子及び高圧側の直流電源の負極端子に接続される。
【００１５】
直流電圧変換回路１は、第１組の磁気相殺変換回路１０と第２組の磁気相殺変換回路１１との２組の磁気相殺変換回路を備えている。第１組の磁気相殺変換回路１０は、第１直列回路ＳＣ１及び第２直列回路ＳＣ２の２組の直列回路と、第１の磁気相殺型変圧器Ｔ１と、リアクトルＬ１と、を備えている。第１直列回路ＳＣ１は、基準電位ＧＮＤに接続された下側の半導体回路Ｑ１と、高圧側端子ＨＶに接続された上側の半導体回路Ｄ１とを有しており、下側の半導体回路Ｑ１と上側の半導体回路Ｄ１とが直列接続されている。第２直列回路ＳＣ２は、基準電位ＧＮＤに接続された下側の半導体回路Ｑ２と、高圧側端子ＨＶに接続された上側の半導体回路Ｄ２とを有しており、下側の半導体回路Ｑ２と上側の半導体回路Ｄ２とが直列接続されている。第１の磁気相殺型変圧器Ｔ１は、１次巻線ＣＬ１及び２次巻線ＣＬ２を有しており、１次巻線ＣＬ１の一端が、第１直列回路ＳＣ１の下側及び上側の半導体回路Ｑ１、Ｄ１の中間接続点に接続されており、２次巻線ＣＬ２の一端が、第２直列回路ＳＣ２の下側及び上側の半導体回路Ｑ２、Ｄ２の中間接続点に接続されている。リアクトルＬ１の一端は、第１の磁気相殺型変圧器Ｔ１の１次巻線ＣＬ１の他端及び２次巻線ＣＬ２の他端に接続されている。
【００１６】
第２組の磁気相殺変換回路１１は、第１組の磁気相殺変換回路１０と同様の構成とされている。すなわち、第２組の磁気相殺変換回路１１は、第１直列回路ＳＣ３及び第２直列回路ＳＣ４の２組の直列回路と、第１の磁気相殺型変圧器Ｔ２と、リアクトルＬ２と、を備えている。第１直列回路ＳＣ３は、基準電位ＧＮＤに接続された下側の半導体回路Ｑ３と、高圧側端子ＨＶに接続された上側の半導体回路Ｄ３とを有しており、下側の半導体回路Ｑ３と上側の半導体回路Ｄ３とが直列接続されている。第２直列回路ＳＣ４は、基準電位ＧＮＤに接続された下側の半導体回路Ｑ４と、高圧側端子ＨＶに接続された上側の半導体回路Ｄ４とを有しており、下側の半導体回路Ｑ４と上側の半導体回路Ｄ４とが直列接続されている。第１の磁気相殺型変圧器Ｔ２は、１次巻線ＣＬ３及び２次巻線ＣＬ４を有しており、１次巻線ＣＬ３の一端が、第１直列回路ＳＣ３の下側及び上側の半導体回路Ｑ３、Ｄ３の中間接続点に接続されており、２次巻線ＣＬ４の一端が、第２直列回路ＳＣ４の下側及び上側の半導体回路Ｑ４、Ｄ４の中間接続点に接続されている。リアクトルＬ２の一端は、第１の磁気相殺型変圧器Ｔ２の１次巻線ＣＬ３の他端及び２次巻線ＣＬ４の他端に接続されている。
【００１７】
本実施の形態では、直流電圧変換回路１は、低圧側端子ＬＶから高圧側端子ＨＶに直流電圧を昇圧する昇圧動作が可能とされている。第１組及び第２組の下側の半導体回路Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれは、スイッチ素子から構成され、第１組及び第２組の上側の半導体回路Ｄ１、Ｄ２、Ｄ３、Ｄ４のそれぞれは、ダイオードから構成されている。
【００１８】
各ダイオードＤ１〜Ｄ４のカソード端子が高圧側端子ＨＶに接続され、各ダイオードＤ１〜Ｄ４のアノード端子が各スイッチ素子Ｑ１〜Ｑ４のドレイン端子に接続され、各スイッチ素子Ｑ１〜Ｑ４のソース端子が基準電位ＧＮＤに接続されている。各スイッチ素子Ｑ１〜Ｑ４のゲート端子には、制御回路１２から出力されるゲート信号が入力される。各スイッチ素子Ｑ１〜Ｑ４は、ゲート信号がＨｉｇｈの時にオン状態（閉路状態）になり、Ｌｏｗの時にオフ状態（開路状態）になる。各スイッチ素子Ｑ１〜Ｑ４には、電界効果トランジスタ（FET：Field  Effect  Transistor）が用いられている。或いは、各スイッチ素子Ｑ１〜Ｑ４には、絶縁ゲートバイポーラトランジスタ（IGBT：Insulated  Gate  Bipolar  Transistor）等の他の種類のスイッチ素子が用いられてもよい。
【００１９】
直流電圧変換回路１は、１次巻線ＣＬ５及び２次巻線ＣＬ６を有する第２の磁気相殺型変圧器Ｔａを備えている。１次巻線ＣＬ５の一端は、第１組の磁気相殺変換回路１０のリアクトルＬ１の他端に接続されている。２次巻線ＣＬ６の一端は、第２組の磁気相殺変換回路１１のリアクトルＬ２の他端に接続されている。１次巻線ＣＬ５の他端及び２次巻線ＣＬ６の他端は、低圧側端子ＬＶに接続されている。
【００２０】
各磁気相殺型変圧器Ｔ１、Ｔ２、Ｔａは、１次巻線と２次巻線とが互いに逆向きに１つの磁気コアに巻かれており、１次巻線の磁束と２次巻線の磁束とが互いに打消し合うように構成されている。また、１次巻線と２次巻線とは、１：１の巻数比で磁気コアに巻かれており、１：１で磁気相殺するように構成されている。
【００２１】
各磁気相殺型変圧器Ｔ１、Ｔ２、Ｔａと各リアクトルＬ１、Ｌ２は、図１と電気的に等価であればよく、必ずしも個別の部品である必要はない。例えば、第２の磁気相殺型変圧器Ｔａの１次巻線ＣＬ５及び２次巻線ＣＬ６の漏洩インダクタンスを、それぞれ、第１組のリアクトルＬ１、第２組のリアクトルＬ２として用いてもよい。第１組の第１の磁気相殺型変圧器Ｔ１の１次巻線ＣＬ１及び２次巻線ＣＬ２の漏洩インダクタンスを、第１組のリアクトルＬ１として用いてもよく、第２組の第１の磁気相殺型変圧器Ｔ２の１次巻線ＣＬ３及び２次巻線ＣＬ４の漏洩インダクタンスを、第２組のリアクトルＬ２として用いてもよい。これらを組み合わせることも可能である。
【００２２】
各磁気相殺型変圧器Ｔ１、Ｔ２、Ｔａの磁束は交流が主であり、各リアクトルＬ１、Ｌ２の磁束は直流が主であるため、各磁気相殺型変圧器Ｔ１、Ｔ２、Ｔａの磁気コアには交流励磁した際の鉄損が少ない材料から構成され、各リアクトルＬ１、Ｌ２の磁気コアには飽和磁束密度が大きく直流重畳特性の良い材料から構成されてもよい。このように、異なるコア材を用いることで損失低減と小型化を図ることも可能である。
【００２３】
直流電圧変換回路１は、低圧側端子ＬＶと基準電位ＧＮＤとの間に接続された低圧側平滑コンデンサＣ１と、高圧側端子ＨＶと基準電位ＧＮＤとの間に接続された高圧側平滑コンデンサＣ２と、を備えている。低圧側平滑コンデンサＣ１及び高圧側平滑コンデンサＣ２は、装置のリプル電圧やリプル電流を抑制するためのものであるが、直流電圧変換回路１が発生するリプル電圧やリプル電流を許容することができる場合は省略することが出来る。
【００２４】
＜制御回路１２＞
直流電圧変換回路１は、半導体回路を制御する制御回路１２を備えている。制御回路１２は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御により、各スイッチ素子Ｑ１〜Ｑ４を、それぞれオンオフ駆動制御するゲート信号を生成する。制御回路１２は、各スイッチ素子Ｑ１〜Ｑ４のオンオフ駆動制御を行う処理回路を備えている。制御回路１２の処理回路は、コンパレータ、オペアンプ、差動増幅回路等のアナログ電子回路から構成されてもよいし、演算処理装置、記憶装置等のデジタル電子回路により構成されてもよいし、デジタル電子回路及びアナログ電子回路の双方により構成されてもよい。
【００２５】
図２に、本実施の形態に係る各スイッチ素子Ｑ１〜Ｑ４のゲート信号の例を示すタイミングチャートを示す。図２に示すように、制御回路１２は、各スイッチ素子Ｑ１〜Ｑ４のオンオフ駆動タイミングを互いに異ならせている。この構成によれば、第１組及び第２組の磁気相殺変換回路１０、１１のそれぞれにおいて、第１直列回路のスイッチ素子のオンオフ駆動により生じたリプル電流と、第２直列回路のスイッチ素子のオンオフ駆動により生じたリプル電流とを、第１の磁気相殺型変圧器により相殺させて低減することができる。更に、第１組の磁気相殺変換回路１０により生じたリプル電流と、第２組の磁気相殺変換回路１１により生じたリプル電流とを、第２の磁気相殺型変圧器Ｔａにより相殺させて低減することができる。よって、１次巻線及び２次巻線からなる通常の磁気相殺変換回路を２段階に配置することにより、特許文献１のように、４脚の磁気コアを有する特殊な磁気相殺変換回路を設けることなく、リプル電流を大幅に減らすことができる。リプル電流が低減するため、リアクトルのインダクタンスを下げて、リアクトルを小型化できると共に制御帯域を高周波数化でき、また、コンデンサの容量を下げて、コンデンサを小型化できる。
【００２６】
制御回路１２は、第１組の磁気相殺変換回路１０における、第１直列回路ＳＣ１のスイッチ素子Ｑ１と第２直列回路ＳＣ２のスイッチ素子Ｑ２とを、スイッチング周期Ｔｓｗ中に交互に等間隔で１回ずつオンする。また、制御回路１２は、第２組の磁気相殺変換回路１１における、第１直列回路ＳＣ３のスイッチ素子Ｑ３と第２直列回路ＳＣ４のスイッチ素子Ｑ４とを、スイッチング周期Ｔｓｗ中に交互に等間隔で１回ずつオンする。制御回路１２は、目標とする昇圧比に応じて、スイッチング周期Ｔｓｗ中における各スイッチ素子Ｑ１〜Ｑ４のオン期間（オンデューティ比）を増減させる。なお、昇圧比は、低圧側端子ＬＶの電圧に対する高圧側端子ＨＶの電圧の比である（＝高圧側端子ＨＶの電圧／低圧側端子ＬＶの電圧）。
【００２７】
第１組及び第２組の磁気相殺変換回路１０、１１のそれぞれにおいて、第１直列回路のスイッチ素子のオンオフ駆動タイミングと、第２直列回路のスイッチ素子のオンオフ駆動タイミングとの位相差が１８０度にされている。よって、各組において、第１直列回路のスイッチ素子のオンオフ駆動により生じたリプル電流と、第２直列回路のスイッチ素子のオンオフ駆動により生じたリプル電流とを、第１の磁気相殺型変圧器により効果的に相殺させて低減することができる。
【００２８】
各スイッチ素子Ｑ１〜Ｑ４のスイッチング周期Ｔｓｗは、全て同じにされている。また、制御回路１２は、第１組の磁気相殺変換回路１０のスイッチ素子Ｑ１、Ｑ２のオンオフ駆動タイミングと、第２組の磁気相殺変換回路１１のスイッチ素子Ｑ３、Ｑ４のオンオフ駆動タイミングとに、位相差を設けている。
【００２９】
この構成によれば、第１組の磁気相殺変換回路１０により生じたリプル電流と、第２組の磁気相殺変換回路１１により生じたリプル電流とを、第２の磁気相殺型変圧器Ｔａにより相殺させて低減することができる。
【００３０】
本実施の形態では、第１組のスイッチ素子Ｑ１、Ｑ２と第２組のスイッチ素子Ｑ３、Ｑ４との間のオンオフ駆動タイミングの位相差は、９０度とされている。この構成によれば、各スイッチ素子Ｑ１〜Ｑ４のオンオフ駆動タイミングの位相が、９０度ずつ、等位相角度間隔でずれることになり、第１及び第２の磁気相殺型変圧器により、各スイッチ素子Ｑ１〜Ｑ４のオンオフ駆動により生じたリプル電流を、偏りなく、効果的に低減することができる。よって、リプル電流の低減効果を最大化できる。
【００３１】
なお、位相差を表す９０度等の角度は、オンオフ駆動タイミングの期間差を、スイッチング周期Ｔｓｗで除算した値に、３６０度を乗算した角度になる。よって、位相差が９０度である場合は、オンオフ駆動タイミングの期間差が、スイッチング周期Ｔｓｗの１／４である。
【００３２】
＜回路動作の詳細説明＞
図３〜図６は、図２に示した各モードに対応する回路動作を説明する図である。なお、ここでは、各磁気相殺型変圧器Ｔ１、Ｔ２、Ｔａの励磁インダクタンスが十分大きく、理想的な変圧器として動作しているものとして説明を行う。また、各磁気相殺型変圧器Ｔ１、Ｔ２、Ｔａの巻数比は１：１として説明を行う。説明を簡単にするため、各リアクトルＬ１、Ｌ２のインダクタンスが十分大きく、スイッチング周期Ｔｓｗ内の電流値が一定とみなされる条件にて説明を行う。
【００３３】
図３に示すように、モード０では、第１組の第１直列回路ＳＣ１のスイッチ素子Ｑ１及び第２組の第２直列回路ＳＣ４のスイッチ素子Ｑ４がオンになる。このとき、第１組の第２直列回路ＳＣ２のダイオードＤ２及び第２組の第１直列回路ＳＣ３のダイオードＤ３が通電する。これにより、各組の第１の磁気相殺型変圧器Ｔ１、Ｔ２の１次巻線と２次巻線が直列に接続された状態になり、各組の１次巻線及び２次巻線に高圧側端子電圧Ｖ２が印加される。各組の１次巻線と２次巻線の巻数比が１：１であるため、１次巻線及び２次巻線のそれぞれに、Ｖ２／２が印加される。よって、第１組の第１の磁気相殺型変圧器Ｔ１とリアクトルＬ１の接続点の電位、及び第２組の第１の磁気相殺型変圧器Ｔ２とリアクトルＬ２の接続点の電位は、同じＶ２／２となるため、第２の磁気相殺型変圧器Ｔａの巻線には電圧が印加されない。このため、第１組のリアクトルＬ１と第２の磁気相殺型変圧器Ｔａの接続点の電位、及び第２組のリアクトルＬ２と第２の磁気相殺型変圧器Ｔａの接続点の電位は、同じＶ１となる。これにより、第１組のリアクトルＬ１及び第２組のリアクトルＬ２には、同じＶ１−Ｖ２／２が印加される。
【００３４】
図４に示すように、モード１では、第１組の第１直列回路ＳＣ１のスイッチ素子Ｑ１のみがオンになる。このとき、第１組の第２直列回路ＳＣ２のダイオードＤ２、第２組の第１直列回路ＳＣ３のダイオードＤ３及び第２直列回路ＳＣ４のダイオードＤ４が通電する。第１組の磁気相殺変換回路１０の状態はモード０と同じであるため、第１組の第１の磁気相殺型変圧器Ｔ１とリアクトルＬ１の接続点の電位は、Ｖ２／２となる。第２組の第１の磁気相殺型変圧器Ｔ２と各ダイオードＤ３、Ｄ４の接続点の電位は、同じＶ２となるため、磁気相殺型変圧器Ｔ２の巻線には電圧が印加されない。このため、第２組の第１の磁気相殺型変圧器Ｔ２とリアクトルＬ２の接続点の電位はＶ２の電圧となる。これにより、第２の磁気相殺型変圧器Ｔａの１次巻線と２次巻線を直列に接続した回路には合計でＶ２／２の差動電圧が印加される。第２の磁気相殺型変圧器Ｔａの巻数比が１：１であるため、１次巻線と２次巻線にそれぞれＶ２／４の電圧が印加されることとなる。よって、第１組のリアクトルＬ１と第２の磁気相殺型変圧器Ｔａの接続点の電位は、Ｖ１−Ｖ２／４となり、第２組のリアクトルＬ２と第２の磁気相殺型変圧器Ｔａの接続点の電位は、Ｖ１＋Ｖ２／４となる。これにより、第１組のリアクトルＬ１及び第２組のリアクトルＬ２には、Ｖ１−Ｖ２×３／４が印加される。
【００３５】
図５に示すように、モード２では、第１組の第１直列回路ＳＣ１のスイッチ素子Ｑ１及び第２組の第１直列回路ＳＣ３のスイッチ素子Ｑ３がオンになる。このとき、第１組の第２直列回路ＳＣ２のダイオードＤ２及び第２組の第２直列回路ＳＣ４のダイオードＤ４が通電する。第１組の磁気相殺変換回路１０の状態はモード０、１と同じであるため、第１組の第１の磁気相殺型変圧器Ｔ１とリアクトルＬ１の接続点の電位は、Ｖ２／２となる。第２組の磁気相殺変換回路１１の状態は、モード０の第１直列回路ＳＣ３と第２直列回路ＳＣ４とが入れ替わっているため、第２組の第１の磁気相殺型変圧器Ｔ２の巻線には、モード０とは逆向きで同じ大きさの電圧が印加される。その結果、第２組の第１の磁気相殺型変圧器Ｔ２とリアクトルＬ２の接続点の電位は、モード０と同じＶ２／２となる。よって、モード０と同様に、第１組の第１の磁気相殺型変圧器Ｔ１とリアクトルＬ１の接続点の電位、及び第２組の第１の磁気相殺型変圧器Ｔ２とリアクトルＬ２の接続点の電位は、同じＶ２／２となる。よって、モード０と同様に、第１組のリアクトルＬ１及び第２組のリアクトルＬ２には、同じ、Ｖ１−Ｖ２／２が印加される。
【００３６】
図６に示すように、モード３では、第２組の第１直列回路ＳＣ３のスイッチ素子Ｑ３のみがオンになる。このとき、第１組の第１直列回路ＳＣ１のダイオードＤ１、第１組の第２直列回路ＳＣ２のダイオードＤ２、及び第２組の第２直列回路ＳＣ４のダイオードＤ４が通電する。第１組の第１の磁気相殺型変圧器Ｔ１と各ダイオードＤ１、Ｄ２の接続点の電位は、同じＶ２となるため、磁気相殺型変圧器Ｔ１の巻線には電圧が印加されない。このため、第１組の第１の磁気相殺型変圧器Ｔ１とリアクトルＬ１の接続点の電位は、Ｖ２の電圧となる。第２組の磁気相殺変換回路１１の状態はモード２と同じであるため、第２組の第１の磁気相殺型変圧器Ｔ２とリアクトルＬ２の接続点の電位は、Ｖ２／２となる。これにより、第２の磁気相殺型変圧器Ｔａの１次巻線と２次巻線を直列に接続した回路には合計でＶ２／２の差動電圧が印加される。第２の磁気相殺型変圧器Ｔａの巻数比が１：１であるため、１次巻線と２次巻線にそれぞれＶ２／４の電圧が、モード１と逆向きに印加されることとなる。よって、第１組のリアクトルＬ１と第２の磁気相殺型変圧器Ｔａの接続点の電位は、Ｖ１＋Ｖ２／４となり、第２組のリアクトルＬ２と第２の磁気相殺型変圧器Ｔａの接続点の電位は、Ｖ１−Ｖ２／４となる。これにより、第１組のリアクトルＬ１及び第２組のリアクトルＬ２には、Ｖ１−Ｖ２×３／４が印加される。
【００３７】
モード４〜７のそれぞれについては、モード０〜３のそれぞれにおいて、各組の第１直列回路と第２直列回路の状態が入れ替わった動作になるので詳細な説明は省略する。すなわち、モード４がモード０の入れ替わった状態に対応し、モード５がモード１の入れ替わった状態に対応し、モード６がモード２の入れ替わった状態に対応し、モード７がモード３の入れ替わった状態に対応する。モード４〜７のそれぞれにおける、第１組のリアクトルＬ１及び第２組のリアクトルＬ２の印加電圧は、対応するモード０〜３と同じになる。
【００３８】
スイッチング電源においては、リアクトルＬ１、Ｌ２に印加される電圧の時間平均が０となる高圧側端子電圧Ｖ２が、平衡状態の高圧側端子電圧Ｖ２となる。図２で示したスイッチングパターンで駆動すると、リアクトルＬ１、Ｌ２に印加される電圧はＶ１−Ｖ２／２とＶ１−Ｖ２×３／４を同じ時間ずつ繰り返すため、Ｖ１−Ｖ２／２＋Ｖ１−Ｖ２×３／４＝０となる出力電圧で平衡状態となる。この条件を満たす高圧側端子電圧Ｖ２を求めると、Ｖ２＝Ｖ１×８／５となる。
【００３９】
かくして、図２に示した制御信号を用いて直流電圧変換回路１を動作させると、低圧側端子ＬＶの電圧が１．６倍に昇圧され、高圧側端子ＨＶに出力される。
【００４０】
なお、図２に示したスイッチング波形は、１．６倍の昇圧比を得るために好適な波形の一例を示したに過ぎず、各スイッチ素子のオン期間、及びスイッチ素子間の位相関係はこれに限定されるものではなく、昇圧比も自由に設定することができる。すなわち、各スイッチ素子のオン期間、及びスイッチ素子間の位相関係を調節することで、各モード０〜７の時間間隔を調節でき、リアクトルＬ１、Ｌ２に印加される電圧の時間平均が０となる高圧側端子電圧Ｖ２を調節することができる。図２に示したように９０度の位相差をもって駆動させると、リプルの相殺効果が最大となり、リプル電流、リプル電圧の振幅が最小となるが、必ずしも９０度の位相差を持たせる必要はない。
【００４１】
＜リプル電流の低減効果＞
次に、直流電圧変換回路１によって得られる効果について図７〜図１０を用いて説明する。図７及び図８は、本実施の形態とは異なる、比較例に係る昇圧回路である。電気的に等価な比較を行うため、これらの回路のリアクトルＬの値は、本実施の形態１に係る直流電圧変換回路１の第１組及び第２組のリアクトルＬ１、Ｌ２の合成インダクタンスと等しいものとする。
【００４２】
図７に示した昇圧回路は、公知の昇圧回路であり、上側のダイオードＤ１と下側のスイッチ素子Ｑ１の直列回路を１つだけ備えており、磁気相殺型変圧器が備えられていない。下側のスイッチ素子Ｑ１がオンオフを繰り返すことで昇圧動作を行う。図８に示した昇圧回路は、特許文献２の技術に基づく昇圧回路であり、磁気相殺変換回路を１組だけ備えており、第２の磁気相殺型変圧器が備えられていない。第１直列回路のスイッチ素子Ｑ１と第２直列回路のスイッチ素子Ｑ２を、交互にオンすることで、昇圧動作を行う。回路構成を区別するため、図７の昇圧回路を１相昇圧回路、図８の昇圧回路を２相昇圧回路、本実施の形態１による直流電圧変換回路１を４相昇圧回路と呼ぶことにする。
【００４３】
図９は、これら３種類の昇圧回路について、高圧側端子電圧Ｖ２が一定となるように、低圧側端子電圧Ｖ１及び昇圧比を変化させた際のリプル電流の計算結果を示すグラフである。リプル電流は、１相昇圧回路の昇圧比が２倍の時の値を１００％として正規化している。この結果より、本実施の形態１による直流電圧変換回路１は、比較例の１相昇圧回路と比較して、最大リプル電流を１／１６に抑制できることが確認できる。
【００４４】
図１０は、これら３種類の昇圧回路について、低圧側端子電圧Ｖ１を一定とし、昇圧比を変化させた際のリプル電流の計算結果を示すグラフである。リプル電流は、図９と同様に１相昇圧回路の昇圧比が２倍の時の値を１００％として正規化している。この結果より、本実施の形態１による直流電圧変換回路１は、リプル電流の大幅な増大が無い状態で、２倍を超える昇圧比を実現することができる。
【００４５】
次に、リプル電流が大幅に低減できる原理を説明する。これまで説明したように、スイッチ素子Ｑ１〜Ｑ４がスイッチングする１周期の間に８個の動作状態（モード０〜７）がある。昇圧比１．６倍の条件では、８個の動作状態の間に、第１組及び第２組のリアクトルＬ１、Ｌ２に印加される電圧は、Ｖ１−Ｖ２／２とＶ１−Ｖ２×３／４に切り替わる動作を４回繰り返す。このため、第１組及び第２組のリアクトルＬ１、Ｌ２には、Ｖ２／４の振幅で、スイッチング周波数の４倍の周波数のリプル電圧が印加されることとなる。一方で、１相昇圧回路のリアクトルには、ピーク間のＶ２の振幅で、スイッチング周波数の１倍の周波数のリプル電圧が印加される。リアクトルに流れるリプル電流は、電圧に比例し、周波数に反比例するため、本実施の形態１に係る直流電圧変換回路１は、１相昇圧回路と比較してリアクトル印加電圧の振幅が１／４倍、周波数が４倍となることから、電流リプルを１／１６に下げることが可能となる。
【００４６】
また、リプル電流はインダクタンス値に反比例するため、リプル電流が一定となるよう設計を行う場合は、本実施の形態１に係る直流電圧変換回路１の第１組及び第２組のリアクトルＬ１、Ｌ２の合成インダクタンスを、１相昇圧回路の１／１６に低減することが可能である。これにより、リアクトルの小型化が可能となる。また、リプル電流の周波数は１相昇圧回路の４倍となるため、低圧側及び高圧側の平滑コンデンサＣ１、Ｃ２の容量を低減することができ、コンデンサの小型化が可能となる。これらの効果により、直流電圧変換回路そのものの小型化も達成可能となる。
【００４７】
さらに、非特許文献１の式（７）等に記載されているように、昇圧回路は、ラプラス平面の右半平面上に零点を有している。この零点の周波数以上の領域では、ゲインが一定で位相のみが遅れるため、フィードバック制御系において位相余裕が得られず、安定性確保の妨げとなる。そのため、制御帯域を零点周波数より十分低くすることで、位相余裕を確保し、安定なフィードバック制御系となるように構成している。零点の角周波数ωｚは、Ｖｉ／（Ｌ・ＩＬ）である。ここで、Ｖｉは入力電圧であり、Ｌはインダクタンスであり、ＩＬはインダクタンス電流である。このため、インダクタンスＬを１／１６に低減できるということは、安定的に制御できる制御帯域を、１相昇圧回路の最大１６倍まで拡大できるということである。これにより、負荷変動時の過渡応答を高速にすることができる。この観点からも、コンデンサＣ２の容量を小さくすることができる。
【００４８】
このように、本実施の形態１に係る直流電圧変換回路１によれば、１次巻線及び２次巻線からなる通常の磁気相殺変換回路を２段階に配置することにより、特許文献１のように、４脚の磁気コアを有する特殊な磁気相殺変換回路を設けることなく、リプル電流を大幅に減らすことができる。リプル電流が低減するため、リアクトルのインダクタンスを下げて、リアクトルを小型化できると共に制御帯域を高周波数化でき、また、コンデンサの容量を下げて、コンデンサを小型化できる。
【００４９】
実施の形態２．
次に、実施の形態２に係る直流電圧変換回路１について図面を参照して説明する。図１１は、本実施の形態に係る直流電圧変換回路１の回路図である。上記の実施の形態１と同様の構成部分は説明を省略する。
【００５０】
本実施の形態でも、直流電圧変換回路１は、実施の形態１と同様の、２組の磁気相殺変換回路及び第２の磁気相殺型変圧器Ｔａを備えている。しかし、本実施の形態では、２組の磁気相殺変換回路及び第２の磁気相殺型変圧器Ｔａからなる２段相殺変換回路を、２のＮ乗（Ｎは、１以上の自然数）備えている。そして、２のＮ乗の２段相殺変換回路を２つずつ、それぞれ追加リアクトルＬｍを介して１つの追加磁気相殺型変圧器Ｔｍに接続して１つにまとめる段を、Ｎ段設けて、低圧側端子ＬＶに接続している。
【００５１】
追加磁気相殺型変圧器Ｔｍは、１次巻線ＣＬｍ１及び２次巻線ＣＬｍ２を有している。１次巻線ＣＬｍ１の一端が、１つ目の追加リアクトルＬｍ１を介して１つ目の２段相殺変換回路側に接続され、１次巻線ＣＬｍ１の他端が、２次巻線ＣＬｍ２の他端及び低圧側端子ＬＶ側に接続されている。２次巻線ＣＬｍ２の一端が、２つ目の追加リアクトルＬｍ２を介して２つ目の２段相殺変換回路側に接続され、２次巻線ＣＬｍ２の他端が、１次巻線ＣＬｍ１の他端及び低圧側端子ＬＶ側に接続されている。
【００５２】
この構成によれば、２段相殺変換回路が有する第１及び第２の磁気相殺型変圧器により低減されたリプル電流を、更に、Ｎ段の追加磁気相殺型変圧器Ｔｍにより低減することができる。リプル電流が更に低減するため、リアクトルのインダクタンスを更に下げて、リアクトルを小型化できると共に制御帯域を高周波数化でき、また、コンデンサの容量を更に下げて、コンデンサを小型化できる。
【００５３】
なお、追加磁気相殺型変圧器Ｔｍは、磁気相殺型変圧器Ｔ１、Ｔ２、Ｔａと同様に、１次巻線ＣＬｍ１と２次巻線ＣＬｍ２とが互いに逆向きに１つの磁気コアに巻かれており、１次巻線ＣＬｍ１の磁束と２次巻線ＣＬｍ２の磁束とが互いに打消し合うように構成されている。また、１次巻線ＣＬｍ１と２次巻線ＣＬｍ２とは、１：１の巻数比で磁気コアに巻かれており、１：１で磁気相殺するように構成されている。
【００５４】
本実施の形態では、図１１に示すように、Ｎ＝１とされており、２段相殺変換回路が２つ備えられている。そして、２つの２段相殺変換回路１３１、１３２を、それぞれ追加リアクトルＬｍ１、Ｌｍ２を介して１つの追加磁気相殺型変圧器Ｔｍに接続して１つにまとめる段を、１段設けて、低圧側端子ＬＶに接続している。すなわち、追加１段目で、第１の２段相殺変換回路１３１が、１つ目の追加リアクトルＬｍ１を介して追加磁気相殺型変圧器Ｔｍの１次巻線ＣＬｍ１に接続されると共に、第２の２段相殺変換回路１３２が２つ目の追加リアクトルＬｍ２を介して追加磁気相殺型変圧器Ｔｍの２次巻線ＣＬｍ２に接続されることにより、１つにまとめられ、追加磁気相殺型変圧器Ｔｍの１次巻線ＣＬｍ１及び２次巻線ＣＬｍ２の接続点が、低圧側端子ＬＶに接続されている。
【００５５】
なお、Ｎ＝２の場合は、図１３に示すように、２段相殺変換回路が４つ備えられる。そして、４つの２段相殺変換回路１３１〜１３４を２つずつ、それぞれ追加リアクトルＬｍを介して１つの追加磁気相殺型変圧器Ｔｍに接続して１つにまとめる段を、２段設けて、低圧側端子ＬＶに接続している。
【００５６】
すなわち、追加１段目で、第１の２段相殺変換回路１３１及び第２の２段相殺変換回路１３２が、それぞれ追加リアクトルＬｍを介して第１の追加磁気相殺型変圧器Ｔｍ１に接続されて１つにまとめられると共に、第３の２段相殺変換回路１３３及び第４の２段相殺変換回路１３４が、それぞれ追加リアクトルＬｍを介して第２の追加磁気相殺型変圧器Ｔｍ２に接続されて１つにまとめられる。追加２段目で、第１の追加磁気相殺型変圧器Ｔｍ１及び第２の追加磁気相殺型変圧器Ｔｍ２が、それぞれ追加リアクトルＬｍを介して第３の追加磁気相殺型変圧器Ｔｍ３に接続されて１つにまとめられ、第３の追加磁気相殺型変圧器Ｔｍ３が低圧側端子ＬＶに接続されている。
【００５７】
また、Ｎ＝３の場合は、図１４に示すように、２段相殺変換回路が８つ備えられる。そして、８つの２段相殺変換回路１３１〜１３８を２つずつ、それぞれ追加リアクトルＬｍを介して１つの追加磁気相殺型変圧器Ｔｍに接続して１つにまとめる段を、３段設けて、低圧側端子ＬＶに接続している。
【００５８】
すなわち、追加１段目で、第１及び第２の２段相殺変換回路１３１、１３２が、それぞれ追加リアクトルＬｍを介して第１の追加磁気相殺型変圧器Ｔｍ１に接続され、第３及び第４の２段相殺変換回路１３３、１３４が、それぞれ追加リアクトルＬｍを介して第２の追加磁気相殺型変圧器Ｔｍ２に接続され、第５及び第６の２段相殺変換回路１３５、１３６が、それぞれ追加リアクトルＬｍを介して第３の追加磁気相殺型変圧器Ｔｍ３に接続され、第７及び第８の２段相殺変換回路１３７、１３８が、それぞれ追加リアクトルＬｍを介して第４の追加磁気相殺型変圧器Ｔｍ４に接続されている。追加２段目で、第１及び第２の追加磁気相殺型変圧器Ｔｍ１、Ｔｍ２が、それぞれ追加リアクトルＬｍを介して第５の追加磁気相殺型変圧器Ｔｍ５に接続され、第３及び第４の追加磁気相殺型変圧器Ｔｍ３、Ｔｍ４が、それぞれ追加リアクトルＬｍを介して第６の追加磁気相殺型変圧器Ｔｍ６に接続されている。追加３段目で、第５及び第６の追加磁気相殺型変圧器Ｔｍ５、Ｔｍ６が、それぞれ追加リアクトルＬｍを介して第７の追加磁気相殺型変圧器Ｔｍ７に接続された後、低圧側端子ＬＶに接続されている。
【００５９】
制御回路１２は、各スイッチ素子のスイッチング周期Ｔｓｗを全て同じにすると共に、各組の磁気相殺変換回路のスイッチ素子のオンオフ駆動タイミングに、互いに、９０度を２のＮ乗で除算した角度の位相差を設けている。この構成によれば、各スイッチ素子のオンオフ駆動タイミングの位相が、９０度を２のＮ乗で除算した値ずつ、等位相角度間隔でずれることになり、第１、第２、及びＮ段の磁気相殺型変圧器により、各スイッチ素子のオンオフ駆動により生じたリプル電流を、偏りなく、効果的に低減することができる。よって、リプル電流の低減効果を最大化できる。
【００６０】
本実施の形態では、Ｎ＝１とされており、位相差は４５度となる。なお、Ｎ＝２の場合は、位相差は２２．５度となり、Ｎ＝３の場合は、位相差は１１．２５度となる。
【００６１】
図１２に、本実施の形態に係るＮ＝１の場合の、第１及び第２の２段相殺変換回路１３１、１３２それぞれの各スイッチ素子Ｑ１〜Ｑ４のゲート信号の例を示すタイミングチャートを示す。実施の形態１と同様に、各組の磁気相殺変換回路において、第１直列回路のスイッチ素子と第２直列回路のスイッチ素子との間のオンオフ駆動タイミングに１８０度の位相差が設けられている。また、実施の形態１と同様に、第１の２段相殺変換回路１３１において、第１組のスイッチ素子Ｑ１、Ｑ２と第２組のスイッチ素子Ｑ３、Ｑ４との間のオンオフ駆動タイミングに９０度の位相差が設けられている。同様に、第２の２段相殺変換回路１３２において、第１組のスイッチ素子Ｑ１、Ｑ２と第２組のスイッチ素子Ｑ３、Ｑ４との間のオンオフ駆動タイミングに９０度の位相差が設けられている。
【００６２】
本実施の形態では、第１の２段相殺変換回路１３１のスイッチ素子Ｑ１〜Ｑ４と第２の２段相殺変換回路１３２のスイッチ素子Ｑ１〜Ｑ４との間のオンオフ駆動タイミングに４５度の位相差が設けられている。なお、第１の２段相殺変換回路１３１のスイッチ素子Ｑ１〜Ｑ４と第２の２段相殺変換回路１３２のスイッチ素子Ｑ１〜Ｑ４との間のオンオフ駆動タイミングに、１３５度、２２５度、又は３１５度の位相差が設けられてもよい。このような位相差を設けることにより、各スイッチ素子のオンオフ駆動タイミングの位相が、４５度ずつ、等位相角度間隔でずれることになり、第１、第２、及び追加１段目の磁気相殺型変圧器により、各スイッチ素子のオンオフ駆動により生じたリプル電流を、偏りなく、効果的に低減することができる。よって、リプル電流の低減効果を最大化できる。なお、各スイッチ素子を４５度の位相差をもって駆動させると、リプルの相殺効果が最大となり、リプル電流、リプル電圧の振幅が最小となるが、必ずしも４５度の位相差を持たせる必要はない。
【００６３】
本実施の形態によれば、１相昇圧回路と比較して、リアクトル印加電圧の振幅が１／８倍、周波数が８倍となることから、電流リプルを１／６４に下げることが可能となる。
【００６４】
また、リプル電流はインダクタンス値に反比例するため、リプル電流が一定となるよう設計を行う場合は、本実施の形態による直流電圧変換回路１の各リアクトルの合成インダクタンスは、１相昇圧回路の１／６４に低減することが可能である。これにより、リアクトルの小型化が可能となる。また、リプル電流の周波数は１相昇圧回路の８倍となるため、低圧側及び高圧側の平滑コンデンサＣ１、Ｃ２の容量を低減することができ、コンデンサの小型化が可能となる。これらの効果により、直流電圧変換回路そのものの小型化も達成可能となる。
【００６５】
さらに、上述したように、ラプラス平面の右半平面上に有る零点の角周波数ωｚは、Ｖｉ／（Ｌ・ＩＬ）であるため、インダクタンスＬが１／６４に低減できるということは、安定的に制御できる制御帯域を、１相昇圧回路の最大６４倍まで拡大できることとなる。これにより、負荷変動時の過渡応答を高速にすることができる。この観点からも、コンデンサＣ２の容量を小さくすることができる。
【００６６】
同様にして、Ｎ＝２（１６相）、Ｎ＝３（３２相）とした場合でも、リアクトルと磁気相殺型変圧器を段階的に接続することにより、多相のリプルの相殺を行い、リアクトルのインダクタンスを低減することができる。
【００６７】
このように、本実施の形態による直流電圧変換回路１は、多脚の磁気コアを用いることなく、互いに位相が異なる２のＮ＋２乗の相によりリプル相殺を行う直流電圧変換回路を構成することができ、リアクトルのインダクタンスを下げ、装置の小型化と制御帯域の広帯域化を可能とする。
【００６８】
〔その他の実施の形態〕
最後に、本発明のその他の実施の形態について説明する。なお、以下に説明する各実施の形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施の形態の構成と組み合わせて適用することも可能である。
【００６９】
（１）上記の各実施の形態においては、直流電圧変換回路１は、低圧側端子ＬＶから高圧側端子ＨＶに直流電圧を昇圧する昇圧動作が可能とされており、第１組及び第２組の下側の半導体回路Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれは、スイッチ素子から構成され、第１組及び第２組の上側の半導体回路Ｄ１、Ｄ２、Ｄ３、Ｄ４のそれぞれは、ダイオードから構成されている場合を例として説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、直流電圧変換回路１は、図１５に示すように、高圧側端子ＨＶから低圧側端子ＬＶに直流電圧を降圧する降圧動作が可能とされてもよく、第１組及び第２組の下側の半導体回路Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれは、ダイオードから構成され、第１組及び第２組の上側の半導体回路Ｄ１、Ｄ２、Ｄ３、Ｄ４のそれぞれは、スイッチ素子から構成されてもよい。この場合でも、制御回路１２は、第１組及び第２組の上側のスイッチ素子Ｄ１、Ｄ２、Ｄ３、Ｄ４を、上記の各実施の形態の第１組及び第２組の下側のスイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と同様の方法で、オンオフ駆動制御することにより、リプル電流を低下させることができる。具体的には、制御回路１２は、上記の各実施の形態の第１組の第１直列回路ＳＣ１の下側のスイッチ素子Ｑ１に代えて、第１組の第１直列回路ＳＣ１の上側のスイッチ素子Ｄ１を制御し、上記の各実施の形態の第１組の第２直列回路ＳＣ２の下側のスイッチ素子Ｑ２に代えて、第１組の第２直列回路ＳＣ２の上側のスイッチ素子Ｄ２を制御し、上記の各実施の形態の第２組の第１直列回路ＳＣ３の下側のスイッチ素子Ｑ３に代えて、第２組の第１直列回路ＳＣ３の上側のスイッチ素子Ｄ３を制御し、上記の各実施の形態の第２組の第２直列回路ＳＣ４の下側のスイッチ素子Ｑ４に代えて、第２組の第２直列回路ＳＣ４の上側のスイッチ素子Ｄ４を制御する。
【００７０】
或いは、直流電圧変換回路１は、図１６に示すように、昇圧動作及び降圧動作の双方が可能とされてもよく、第１組及び第２組の下側の半導体回路Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれは、互いに並列接続されたスイッチ素子及びダイオードから構成され、第１組及び第２組の上側の半導体回路Ｄ１、Ｄ２、Ｄ３、Ｄ４のそれぞれは、互いに並列接続されたスイッチ素子及びダイオードから構成されてもよい。この場合でも、制御回路１２は、昇圧動作を行う場合は、下側の半導体回路Ｑ１、Ｑ２、Ｑ３、Ｑ４のスイッチ素子を、上記の各実施の形態の下側のスイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と同様の方法でオンオフ駆動制御し、降圧動作を行う場合は、上側のスイッチ素子を、上記の各実施の形態の下側のスイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と同様の方法でオンオフ駆動制御することにより、リプル電圧を低下させることができる。具体的には、制御回路１２は、昇圧動作を行う場合は、上記の各実施の形態の第１組の第１直列回路ＳＣ１の下側のスイッチ素子Ｑ１と同様に、第１組の第１直列回路ＳＣ１の下側の半導体回路Ｑ１のスイッチ素子を制御し、上記の各実施の形態の第１組の第２直列回路ＳＣ２の下側のスイッチ素子Ｑ２と同様に、第１組の第２直列回路ＳＣ２の下側の半導体回路Ｑ２のスイッチ素子を制御し、上記の各実施の形態の第２組の第１直列回路ＳＣ３の下側のスイッチ素子Ｑ３と同様に、第２組の第１直列回路ＳＣ３の下側の半導体回路Ｑ３のスイッチ素子を制御し、上記の各実施の形態の第２組の第２直列回路ＳＣ４の下側のスイッチ素子Ｑ４と同様に、第２組の第２直列回路ＳＣ４の下側の半導体回路Ｑ４のスイッチ素子を制御する。また、制御回路１２は、降圧動作を行う場合は、上記の各実施の形態の第１組の第１直列回路ＳＣ１の下側のスイッチ素子Ｑ１に代えて、第１組の第１直列回路ＳＣ１の上側の半導体回路Ｄ１のスイッチ素子を制御し、上記の各実施の形態の第１組の第２直列回路ＳＣ２の下側のスイッチ素子Ｑ２に代えて、第１組の第２直列回路ＳＣ２の上側の半導体回路Ｄ２のスイッチ素子を制御し、上記の各実施の形態の第２組の第１直列回路ＳＣ３の下側のスイッチ素子Ｑ３に代えて、第２組の第１直列回路ＳＣ３の上側の半導体回路Ｄ３のスイッチ素子を制御し、上記の各実施の形態の第２組の第２直列回路ＳＣ４の下側のスイッチ素子Ｑ４に代えて、第２組の第２直列回路ＳＣ４の上側の半導体回路Ｄ４のスイッチ素子を制御する。
【００７１】
（２）上記の各実施の形態においては、スイッチ素子及びダイオードの半導体回路には、シリコン（Ｓｉ）半導体が使用されている場合を例に説明した。しかし、スイッチ素子及びダイオードの半導体回路の一部又は全部には、シリコン（Ｓｉ）よりもバンドギャップが広いワイドギャップ半導体が使用されてもよい。ワイドギャップ半導体には、例えば、炭化ケイ素、窒化ガリウム系材料、又はダイヤモンド等が用いられる。
【００７２】
（３）上記の各実施の形態においては、各組のリアクトルＬ１、Ｌ２として、１つの巻線が用いられ、第２の磁気相殺型変圧器Ｔａの１次巻線ＣＬ５として、１つの巻線が用いられ、第２の磁気相殺型変圧器Ｔａの２次巻線ＣＬ６として、１つの巻線が用いられている場合を例に説明した。しかし、各直列回路ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４に流れる電流を検出しようとすると、各第１の磁気相殺型変圧器Ｔ１、Ｔ２の各巻線を流れる電流を検出する必要があるが、この部分の電位は基準電位ＧＮＤと高圧側端子ＨＶとの間でスイッチングするため、シャント抵抗を用いた電流検出回路を使用することが容易でない。
【００７３】
そこで、図１７に示すように、各組のリアクトルＬ１、Ｌ２として、結合リアクトル（以下、第１の結合リアクトルＬ１、Ｌ２と称す）が用いられ、第２の磁気相殺型変圧器Ｔａの１次巻線ＣＬ５として、結合リアクトル（以下、第２の結合リアクトルＣＬ５と称す）が用いられ、第２の磁気相殺型変圧器Ｔａの２次巻線ＣＬ６として、結合リアクトル（以下、第３の結合リアクトルＣＬ６と称す）が用いられ、第２の結合リアクトルＣＬ５と第３の結合リアクトルＣＬ６とが、互いに磁気相殺するように磁気コアＭＣにより磁気結合されていてもよい。なお、第１組のリアクトルＬ１として、第１組の第１の結合リアクトルＬ１が用いられ、第２組のリアクトルＬ２として、第２組の第１の結合リアクトルＬ２が用いられている。
【００７４】
各結合リアクトルＬ１、Ｌ２、ＣＬ５、ＣＬ６は、１次巻線と２次巻線とが互いに同じ向きで磁気コアに巻かれており、１次巻線の磁束と２次巻線の磁束とが互いに強め合うように構成されている。また、１次巻線と２次巻線とは、１：１の巻数比で磁気コアに巻かれており、１：１で磁気を強め合うように構成されている。図１８に示すように、各結合リアクトルＬ１、Ｌ２、ＣＬ５、ＣＬ６は、１次巻線側の自己インダクタンスをＬａとし、２次巻線側の自己インダクタンスをＬｂとし、相互インダクタンスをＭとすると、Ｔ型等価回路で表すことができる。このＴ型等価回路から、結合リアクトルは、リアクトル、磁気相殺型変圧器の１次巻線及び２次巻線と同様に、１つの巻線としての機能を有することがわかり、直流電圧変換回路１は、図１７の構成でも、図１の構成等と同様の動作を行うことができる。
【００７５】
第１組の第１の磁気相殺型変圧Ｔ１の１次巻線ＣＬ１の他端は、直列接続された第１組の第１の結合リアクトルＬ１の１次巻線Ｌ１１、及び第２の結合リアクトルＣＬ５の１次巻線ＣＬ５１を介して、低圧側端子ＬＶに接続されている。第１組の第１の磁気相殺型変圧Ｔ１の２次巻線ＣＬ２の他端は、直列接続された第１組の第１の結合リアクトルＬ１の２次巻線Ｌ１２、及び第２の結合リアクトルＣＬ５の２次巻線ＣＬ５２を介して、低圧側端子ＬＶに接続されている。
【００７６】
第２組の第１の磁気相殺型変圧Ｔ２の１次巻線ＣＬ３の他端は、直列接続された第２組の第１の結合リアクトルＬ２の１次巻線Ｌ２１、及び第３の結合リアクトルＣＬ６の１次巻線ＣＬ６１を介して、低圧側端子ＬＶに接続されている。第２組の第１の磁気相殺型変圧Ｔ２の２次巻線ＣＬ４の他端は、直列接続された第２組の第１の結合リアクトルＬ２の２次巻線Ｌ２２、及び第３の結合リアクトルＣＬ６の２次巻線ＣＬ６２を介して、低圧側端子ＬＶに接続されている。
【００７７】
第２の結合リアクトルＣＬ５の１次巻線ＣＬ５１の低圧側端子ＬＶ側に、電流検出回路としての第１のシャント抵抗Ｒ１が直列接続され、第２の結合リアクトルＣＬ５の２次巻線ＣＬ５２の低圧側端子ＬＶ側に、電流検出回路としての第２のシャント抵抗Ｒ２が直列接続され、第３の結合リアクトルＣＬ６の１次巻線ＣＬ６１の低圧側端子ＬＶ側に、電流検出回路としての第３のシャント抵抗Ｒ３が直列接続され、第３の結合リアクトルＣＬ６の２次巻線ＣＬ６２の低圧側端子ＬＶ側に、電流検出回路としての第４のシャント抵抗Ｒ４が直列接続されている。各シャント抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が設けられた部分の電位は、各直列回路ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４との間に複数の巻線が挿入されているため、電位の変動が少なくなっており、各直列回路ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４に流れる電流を安定して検出することができる。
【００７８】
制御回路１２は、電流検出回路としての各シャント抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４により、各直列回路ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４に流れる電流を検出し、各直列回路ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４の電流検出値が、各直列回路ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４の電流指令値に近づくように、各スイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオンオフ駆動タイミングを制御する。この構成によれば、各直列回路ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４を流れる電流が、直列回路間で偏らないように制御することができる。例えば、制御回路１２は、各電流検出値が各電流指令値に近づくように、各スイッチ素子のオン期間を増減させる。
【００７９】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００８０】
１  直流電圧変換回路、１０  第１組の磁気相殺変換回路、１１  第２組の磁気相殺変換回路、１２  制御回路、１３１、１３２  ２段相殺変換回路、Ｄ１、Ｄ２、Ｄ３、Ｄ４  上側の半導体回路、ＧＮＤ  基準電位、ＨＶ  高圧側端子、ＬＶ  低圧側端子、Ｌ１、Ｌ２  リアクトル、Ｑ１、Ｑ２、Ｑ３、Ｑ４  下側の半導体回路、ＳＣ１、ＳＣ３  第１直列回路、ＳＣ２、ＳＣ４  第２直列回路、Ｔ１、Ｔ２、Ｔａ、Ｔｍ  磁気相殺型変圧器、Ｔｓｗ  スイッチング周期、Ｖ１  低圧側端子電圧、Ｖ２  高圧側端子電圧  
【図１】
2018025452.tif 000003
【図２】
2018025452.tif 000004
【図３】
2018025452.tif 000005
【図４】
2018025452.tif 000006
【図５】
2018025452.tif 000007
【図６】
2018025452.tif 000008
【図７】
2018025452.tif 000009
【図８】
2018025452.tif 000010
【図９】
2018025452.tif 000011
【図１０】
2018025452.tif 000012
【図１１】
2018025452.tif 000013
【図１２】
2018025452.tif 000014
【図１３】
2018025452.tif 000015
【図１４】
2018025452.tif 000016
【図１５】
2018025452.tif 000017
【図１６】
2018025452.tif 000018
【図１７】
2018025452.tif 000019
【図１８】
2018025452.tif 000020
【手続補正書】
【提出日】平成29年10月16日(2017.10.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
低圧側端子と高圧側端子との間で直流電圧を変換する非絶縁型の直流電圧変換回路であって、
基準電位に接続された下側の半導体回路及び前記高圧側端子に接続された上側の半導体回路が直列接続された直列回路を２組備えると共に、第１組の前記直列回路の中間接続点に一端が接続された１次巻線及び第２組の前記直列回路の中間接続点に一端が接続された２次巻線を有する第１の磁気相殺型変圧器と、前記第１の磁気相殺型変圧器の１次巻線の他端及び２次巻線の他端に一端が接続されたリアクトルと、を備えた磁気相殺変換回路を２組備えると共に、
第１組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された１次巻線、及び第２組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された２次巻線を有し、当該１次巻線の他端及び当該２次巻線の他端に前記低圧側端子が接続された第２の磁気相殺型変圧器と、
前記半導体回路を制御する制御回路と、を備え、
前記低圧側端子から前記高圧側端子に直流電圧を昇圧する昇圧動作と、前記高圧側端子から前記低圧側端子に直流電圧を降圧する降圧動作との一方又は双方が可能であり、少なくとも前記昇圧動作が可能である場合は、前記下側の半導体回路は少なくともスイッチ素子から構成され、前記上側の半導体回路は少なくともダイオードから構成され、少なくとも前記降圧動作が可能である場合は、前記下側の半導体回路は少なくともダイオードから構成され、前記上側の半導体回路は少なくともスイッチ素子から構成され、
前記制御回路は、前記低圧側端子から前記高圧側端子への直流電圧の目標とする昇圧比又は降圧比に応じて、前記半導体回路に設けられた前記スイッチ素子のそれぞれのオン期間を変化させる直流電圧変換回路。
【請求項２】
前記制御回路は、前記半導体回路に設けられた前記スイッチ素子のそれぞれのオンオフ駆動タイミングを互いに異ならせた請求項１に記載の直流電圧変換回路。
【請求項３】
前記制御回路は、前記スイッチ素子のスイッチング周期を全て同じにすると共に、前記第１組の磁気相殺変換回路の前記スイッチ素子のオンオフ駆動タイミングと、前記第２組の磁気相殺変換回路の前記スイッチ素子のオンオフ駆動タイミングとに、位相差を設けている請求項２に記載の直流電圧変換回路。
【請求項４】
前記位相差は、９０度とされている請求項３に記載の直流電圧変換回路。
【請求項５】
低圧側端子と高圧側端子との間で直流電圧を変換する非絶縁型の直流電圧変換回路であって、
基準電位に接続された下側の半導体回路及び前記高圧側端子に接続された上側の半導体回路が直列接続された直列回路を２組備えると共に、第１組の前記直列回路の中間接続点に一端が接続された１次巻線及び第２組の前記直列回路の中間接続点に一端が接続された２次巻線を有する第１の磁気相殺型変圧器と、前記第１の磁気相殺型変圧器の１次巻線の他端及び２次巻線の他端に一端が接続されたリアクトルと、を備えた磁気相殺変換回路を２組備えると共に、
第１組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された１次巻線、及び第２組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された２次巻線を有し、当該１次巻線の他端及び当該２次巻線の他端に前記低圧側端子が接続された第２の磁気相殺型変圧器と、
前記半導体回路を制御する制御回路と、を備え、
前記低圧側端子から前記高圧側端子に直流電圧を昇圧する昇圧動作と、前記高圧側端子から前記低圧側端子に直流電圧を降圧する降圧動作との一方又は双方が可能であり、少なくとも前記昇圧動作が可能である場合は、前記下側の半導体回路は少なくともスイッチ素子から構成され、前記上側の半導体回路は少なくともダイオードから構成され、少なくとも前記降圧動作が可能である場合は、前記下側の半導体回路は少なくともダイオードから構成され、前記上側の半導体回路は少なくともスイッチ素子から構成され、
前記２組の磁気相殺変換回路及び前記第２の磁気相殺型変圧器からなる２段相殺変換回路を、２のＮ乗（Ｎは、１以上の自然数）備え、
前記２のＮ乗の２段相殺変換回路を２つずつ、それぞれ追加リアクトルを介して１つの追加磁気相殺型変圧器に接続して１つにまとめる段を、前記Ｎ段設けて、前記低圧側端子に接続し、
前記追加磁気相殺型変圧器は、一端が１つ目の前記追加リアクトルを介して１つ目の前記２段相殺変換回路側に接続され、他端が前記低圧側端子側に接続された１次巻線、及び一端が２つ目の前記追加リアクトルを介して２つ目の前記２段相殺変換回路側に接続され、他端が前記低圧側端子側に接続された２次巻線を有している直流電圧変換回路。
【請求項６】
前記制御回路は、前記スイッチ素子のスイッチング周期を全て同じにすると共に、各組の前記磁気相殺変換回路の前記スイッチ素子のオンオフ駆動タイミングに、互いに、９０度を前記２のＮ乗で除算した角度の位相差を設けている請求項５に記載の直流電圧変換回路。
【請求項７】
前記昇圧動作及び前記降圧動作の双方が可能であり、
前記下側の半導体回路は、互いに並列接続された前記スイッチ素子及び前記ダイオードから構成され、前記上側の半導体回路は、互いに並列接続された前記スイッチ素子及び前記ダイオードから構成されている請求項１から６のいずれか一項に記載の直流電圧変換回路。
【請求項８】
前記リアクトルの磁気コアは、直流重畳特性が良い材料から構成され、前記磁気相殺型変圧器の磁気コアは交流励磁した際の鉄損の少ない材料から構成されたことを特徴とする請求項１から７のいずれか一項に記載の直流電圧変換回路。
【請求項９】
前記半導体回路に、ワイドギャップ半導体が使用されている請求項１から８のいずれか一項に記載の直流電圧変換回路。
【請求項１０】
低圧側端子と高圧側端子との間で直流電圧を変換する非絶縁型の直流電圧変換回路であって、
基準電位に接続された下側の半導体回路及び前記高圧側端子に接続された上側の半導体回路が直列接続された直列回路を２組備えると共に、第１組の前記直列回路の中間接続点に一端が接続された１次巻線及び第２組の前記直列回路の中間接続点に一端が接続された２次巻線を有する第１の磁気相殺型変圧器と、前記第１の磁気相殺型変圧器の１次巻線の他端及び２次巻線の他端に一端が接続されたリアクトルと、を備えた磁気相殺変換回路を２組備えると共に、
第１組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された１次巻線、及び第２組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された２次巻線を有し、当該１次巻線の他端及び当該２次巻線の他端に前記低圧側端子が接続された第２の磁気相殺型変圧器と、
前記半導体回路を制御する制御回路と、を備え、
前記低圧側端子から前記高圧側端子に直流電圧を昇圧する昇圧動作と、前記高圧側端子から前記低圧側端子に直流電圧を降圧する降圧動作との一方又は双方が可能であり、少なくとも前記昇圧動作が可能である場合は、前記下側の半導体回路は少なくともスイッチ素子から構成され、前記上側の半導体回路は少なくともダイオードから構成され、少なくとも前記降圧動作が可能である場合は、前記下側の半導体回路は少なくともダイオードから構成され、前記上側の半導体回路は少なくともスイッチ素子から構成され、
前記リアクトルとして、第１の結合リアクトルが用いられ、
前記第２の磁気相殺型変圧器の１次巻線として、第２の結合リアクトルが用いられ、前記第２の磁気相殺型変圧器の２次巻線として、第３の結合リアクトルが用いられ、前記第２の結合リアクトルと前記第３の結合リアクトルとが、互いに磁気相殺するように磁気コアにより磁気結合され、
前記第１、第２、及び第３の結合リアクトルは、それぞれ、互いに磁束を強め合う向きで磁気コアに巻かれた１次巻線及び２次巻線を有し、
前記第１の磁気相殺型変圧器の１次巻線の他端は、直列接続された前記第１の結合リアクトルの１次巻線、及び前記第２又は第３の結合リアクトルの１次巻線を介して、前記低圧側端子に接続され、
前記第１の磁気相殺型変圧器の２次巻線の他端は、直列接続された前記第１の結合リアクトルの２次巻線、及び前記第２又は第３の結合リアクトルの２次巻線を介して、前記低圧側端子に接続されている直流電圧変換回路。
【請求項１１】
前記第２の結合リアクトルの１次巻線の前記低圧側端子側、前記第２の結合リアクトルの２次巻線の前記低圧側端子側、前記第３の結合リアクトルの１次巻線の前記低圧側端子側、及び前記第３の結合リアクトルの２次巻線の前記低圧側端子側に、それぞれ電流検出回路が備えられ、
前記制御回路は、前記電流検出回路のそれぞれにより、前記直列回路のそれぞれに流れる電流を検出し、前記直列回路のそれぞれの電流検出値が、前記直列回路のそれぞれの電流指令値に近づくように、前記スイッチ素子のそれぞれのオンオフ駆動タイミングを制御する請求項１０に記載の直流電圧変換回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に係る直流電圧変換回路は、低圧側端子と高圧側端子との間で直流電圧を変換する非絶縁型の直流電圧変換回路であって、
基準電位に接続された下側の半導体回路及び前記高圧側端子に接続された上側の半導体回路が直列接続された直列回路を２組備えると共に、第１組の前記直列回路の中間接続点に一端が接続された１次巻線及び第２組の前記直列回路の中間接続点に一端が接続された２次巻線を有する第１の磁気相殺型変圧器と、前記第１の磁気相殺型変圧器の１次巻線の他端及び２次巻線の他端に一端が接続されたリアクトルと、を備えた磁気相殺変換回路を２組備えると共に、
第１組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された１次巻線、及び第２組の前記磁気相殺変換回路の前記リアクトルの他端に一端が接続された２次巻線を有し、当該１次巻線の他端及び当該２次巻線の他端に前記低圧側端子が接続された第２の磁気相殺型変圧器と、
前記半導体回路を制御する制御回路と、を備え、
前記低圧側端子から前記高圧側端子に直流電圧を昇圧する昇圧動作と、前記高圧側端子から前記低圧側端子に直流電圧を降圧する降圧動作との一方又は双方が可能であり、少なくとも前記昇圧動作が可能である場合は、前記下側の半導体回路は少なくともスイッチ素子から構成され、前記上側の半導体回路は少なくともダイオードから構成され、少なくとも前記降圧動作が可能である場合は、前記下側の半導体回路は少なくともダイオードから構成され、前記上側の半導体回路は少なくともスイッチ素子から構成され、
前記制御回路は、前記低圧側端子から前記高圧側端子への直流電圧の目標とする昇圧比又は降圧比に応じて、前記半導体回路に設けられた前記スイッチ素子のそれぞれのオン期間を変化させるものである。
【国際調査報告】
2018025452.tif 000021
2018025452.tif 000022
2018025452.tif 000023
2018025452.tif 000024