(57)【要約】  ＤＣＤＣコンバータモジュール（１）は、多層基板（１０）と、多層基板（１０）に実装されたスイッチングＩＣチップ（３２）と、スイッチングＩＣチップ（３２）に接続されたチョークコイルと、を備え、前記チョークコイルは、多層基板（１０）に内蔵されたコイル状導体パターンによって形成された第１コイル（３１）と、第１コイル（３１）に直列接続され、多層基板（１０）に実装されたチップ状の第２コイル（３４）と、で構成されている。
2017175645.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に実装されたスイッチングＩＣ素子と、
前記スイッチングＩＣ素子に接続されたチョークコイルと、
を備え、
前記チョークコイルは、前記基板に内蔵されたコイル状導体パターンによって形成された第１コイルと、前記第１コイルに直列接続され、前記基板に実装されたチップ状の第２コイルと、で構成されている、
ＤＣＤＣコンバータモジュール。
【請求項２】
前記第１コイルは、直流重畳電流が印加されないときのインダクタンス値が第１初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第１低下率でインダクタンス値が低下する第１直流重畳特性を有し、
前記第２コイルは、直流重畳電流が印加されないときのインダクタンス値が第２初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第２低下率でインダクタンス値が低下する第２直流重畳特性を有し、
前記第１初期インダクタンス値は前記第２初期インダクタンス値より大きく、かつ前記第１低下率は前記第２低下率より大きい、
請求項１に記載のＤＣＤＣコンバータモジュール。
【請求項３】
前記第２コイルは、金属線をコイル状に巻回してなる巻線コイルによって構成されている、
請求項１又は２に記載のＤＣＤＣコンバータモジュール。
【請求項４】
前記基板はフェライト焼結体からなる磁性体基板であって、前記第１コイルはフェライト焼結体に内蔵された金属焼結体によって構成されている、
請求項１〜３の何れか１項に記載のＤＣＤＣコンバータモジュール。
【請求項５】
第１コイルと、前記第１コイルに直列接続された第２コイルとで構成されたチョークコイルを備え、
前記第１コイルは、直流重畳電流が印加されないときのインダクタンス値が第１初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第１低下率でインダクタンス値が低下する第１直流重畳特性を有し、
前記第２コイルは、直流重畳電流が印加されないときのインダクタンス値が第２初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第２低下率でインダクタンス値が低下する第２直流重畳特性を有し、
前記第１初期インダクタンス値は前記第２初期インダクタンス値より大きく、かつ前記第１低下率は前記第２低下率より大きい、
ＤＣＤＣコンバータ回路。
【請求項６】
前記チョークコイルに基準電流値の直流重畳電流が印加される基準負荷状態において、前記ＤＣＤＣコンバータ回路が目的の出力電圧を生成するために、前記チョークコイルに基準インダクタンス値以上のインダクタンスが必要となる場合に、
前記第１コイルのインダクタンス値は、前記基準電流値の直流重畳電流が印加された状態で、前記基準インダクタンス値より小さく、
前記第２コイルのインダクタンス値は、前記基準電流値の直流重畳電流が印加された状態で、前記基準インダクタンス値から前記第１コイルのインダクタンス値を減じたインダクタンス値より大きい、
請求項５に記載のＤＣＤＣコンバータ回路。
【請求項７】
前記第１コイルは、フェライト磁性体で構成されたコアを有し、
前記第２コイルは、金属磁性体で構成されたコアを有している、
請求項５又は６に記載のＤＣＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣＤＣコンバータモジュールおよびＤＣＤＣコンバータ回路に関し、特には、コイルを内蔵した多層基板を用いたＤＣＤＣコンバータに関する。
【背景技術】
【０００２】
従来、コイルを内蔵した多層基板を用いたＤＣＤＣコンバータが周知である。例えば、特許文献１は、チョークコイル（インダクタ）を多層基板内に設け、スイッチングＩＣ（Integrated Circuit）チップを当該多層基板に実装してなるＤＣＤＣコンバータモジュールを開示している。従来のＤＣＤＣコンバータモジュールは、このような構成を採用することで、マザー基板に占める実装面積を小さくしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３２５７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、昨今では、スマートフォンに代表される携帯端末の小型・薄型化により、ＤＣＤＣコンバータモジュールにも、さらなる低背化・小型化が求められている。ＤＣＤＣコンバータモジュールの低背化・小型化を実現させるには、モジュールの面積・体積の大部分を占めるインダクタの低背化・小型化が必要である。【０００５】
一方で、ＤＣＤＣコンバータの特性（特に重負荷時の効率）を向上させるためには、チョークコイル（インダクタ）のインダクタンス値を大きくするとともに直流抵抗を抑える必要がある。インダクタの巻き数を増やし、線幅を太くすれば、インダクタのインダクタンス値を大きくし、直流抵抗を抑えることができるが、ＤＣＤＣコンバータモジュールの高背化、大型化を招いてしまう。【０００６】
そこで、本発明は、モジュールの低背化および小型化を阻害しにくく、かつ特性に優れたＤＣＤＣコンバータモジュールおよびＤＣＤＣコンバータ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係るＤＣＤＣコンバータモジュールは、基板と、前記基板に実装されたスイッチングＩＣ素子と、前記スイッチングＩＣ素子に接続されたチョークコイルと、を備え、前記チョークコイルは、前記基板に内蔵されたコイル状導体パターンによって形成された第１コイルと、前記第１コイルに直列接続され、前記基板に実装されたチップ状の第２コイルと、で構成されている。【０００８】
この構成によれば、メインインダクタとして基板内蔵型コイルである前記第１コイルを利用し、サブインダクタとして、表面実装型のチップインダクタである前記第２コイルを利用する。そして、前記第１コイルと前記第２コイルとを直列に接続して前記チョークコイルを構成する。【０００９】
これにより、モジュールの低背化および小型化を維持しつつ、広い負荷範囲での効率を改善することができる。具体的には、チョークコイルの直流重畳特性を向上させることができ、特にＤＣＤＣコンバータの重負荷時において、リプル電圧を抑えることができる。また、ＤＣＤＣコンバータの重負荷時のインダクタンス値不足に起因する不安定動作を抑えることができる。【００１０】
なお、前記第２コイルは、複数の磁性体層を積層してなる素体にコイルパターンを内蔵した積層型チップコイルや、金属磁性粉の圧粉成型体にコイル導体を内蔵したメタルコンポジット型チップコイル等が好適である。この第２コイルは、第１コイルのインダクタンス値よりも小さなインダクタンス値、直流抵抗値を持ったものであることが好ましい。【００１１】
また、前記第１コイルは、直流重畳電流が印加されないときのインダクタンス値が第１初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第１低下率でインダクタンス値が低下する第１直流重畳特性を有し、前記第２コイルは、直流重畳電流が印加されないときのインダクタンス値が第２初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第２低下率でインダクタンス値が低下する第２直流重畳特性を有し、前記第１初期インダクタンス値は前記第２初期インダクタンス値より大きく、かつ前記第１低下率は前記第２低下率より大きくてもよい。【００１２】
この構成によれば、前記第１コイルおよび前記第２コイルに印加される直流重畳電流が小さいＤＣＤＣコンバータの軽負荷時には、前記チョークコイルに必要なインダクタンス値を、初期インダクタンス値が大きい前記第１コイルによって確保できる。また、直流重畳電流が大きいＤＣＤＣコンバータの重負荷時には、前記第１コイルのインダクタンス値の低下を、インダクタンス値の低下率が小さい前記第２コイルによって補うことができる。このように、直流重畳特性が互いに異なる前記第１コイルと前記第２コイルとを組み合わせることによって、ＤＣＤＣコンバータの負荷の広い範囲で、前記チョークコイルに必要なインダクタンス値を確保できる。【００１３】
また、前記第２コイルは、金属線をコイル状に巻回してなる巻線コイルによって構成されていてもよい。【００１４】
この構成によれば、一般的に直流抵抗が小さい巻き線型のチップインダクタを前記第２コイルに用いることで、ＤＣＤＣコンバータの効率の劣化を抑制できる。【００１５】
また、前記基板はフェライト焼結体からなる磁性体基板であって、前記第１コイルはフェライト焼結体に内蔵された金属焼結体によって構成されていてもよい。【００１６】
この構成によれば、前記第１コイルは、前記フェライト焼結体をコアに用いた基板内蔵型のコイルであり、比較的小さな体積で大きな初期インダクタンス値を持つことができるので、前記ＤＣＤＣコンバータモジュールの低背化および小型化に役立つ。【００１７】
本発明の一態様に係るＤＣＤＣコンバータ回路は、第１コイルと、前記第１コイルに直列接続された第２コイルとで構成されたチョークコイルを備え、前記第１コイルは、直流重畳電流が印加されないときのインダクタンス値が第１初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第１低下率でインダクタンス値が低下する第１直流重畳特性を有し、前記第２コイルは、直流重畳電流が印加されないときのインダクタンス値が第２初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第２低下率でインダクタンス値が低下する第２直流重畳特性を有し、前記第１初期インダクタンス値は前記第２初期インダクタンス値より大きく、かつ前記第１低下率は前記第２低下率より大きい。【００１８】
この構成によれば、前記第１コイルおよび前記第２コイルに印加される直流重畳電流が小さいＤＣＤＣコンバータの軽負荷時には、前記チョークコイルに必要なインダクタンス値を、初期インダクタンス値が大きい前記第１コイルによって確保できる。また、直流重畳電流が大きいＤＣＤＣコンバータの重負荷時には、前記第１コイルのインダクタンス値の低下を、インダクタンス値の低下率が小さい前記第２コイルによって補うことができる。このように、直流重畳特性が互いに異なる前記第１コイルと前記第２コイルとを組み合わせることによって、ＤＣＤＣコンバータの負荷の広い範囲で、前記チョークコイルに必要なインダクタンス値を確保できる。【００１９】
これにより、ＤＣＤＣコンバータの重負荷時において、リプル電圧を抑えることができる。また、ＤＣＤＣコンバータの重負荷時のインダクタンス値不足に起因する不安定動作を抑えることができる。また、前記第２コイルにチップインダクタを用いて、前記スイッチングＩＣ素子とともに前記基板に表面実装すれば、モジュールの低背化および小型化を阻害しにくく、かつ特性に優れたＤＣＤＣコンバータを得ることができる。【００２０】
また、前記チョークコイルに基準電流値の直流重畳電流が印加される基準負荷状態において、前記ＤＣＤＣコンバータ回路が目的の出力電圧を生成するために、前記チョークコイルに基準インダクタンス値以上のインダクタンスが必要となる場合に、前記第１コイルのインダクタンス値は、前記基準電流値の直流重畳電流が印加された状態で、前記基準インダクタンス値より小さく、前記第２コイルのインダクタンス値は、前記基準電流値の直流重畳電流が印加された状態で、前記基準インダクタンス値から前記第１コイルのインダクタンス値を減じたインダクタンス値より大きくてもよい。【００２１】
この構成によれば、前記基準負荷状態において、前記第１コイルのインダクタンス値が前記チョークコイルに必要なインダクタンス値に満たない場合に、不足分を前記第２コイルのインダクタンス値で確実に補うことができる。【００２２】
また、前記第１コイルは、フェライト磁性体で構成されたコアを有し、前記第２コイルは、金属磁性体で構成されたコアを有していてもよい。【００２３】
この構成によれば、初期インダクタンス値と低下率とがいずれも大きい前記第１コイルの前記第１直流重畳特性と、初期インダクタンス値と低下率とがいずれも小さい前記第２コイルの前記第２直流重畳特性とを、それぞれの特性に適した材料を用いて実現できる。
【発明の効果】
【００２４】
本発明に係るＤＣＤＣコンバータモジュールによれば、メインインダクタとして基板内蔵型コイルである第１コイルを利用し、サブインダクタとして直流重畳特性がよくかつインダクタンス値の小さな表面実装型のチップインダクタである第２コイルを利用する。そして、前記第１コイルと前記第２コイルとを直列に接続して前記チョークコイルを構成する。【００２５】
これにより、ＤＣＤＣコンバータの重負荷時において、リプル電圧を抑えることができる。また、ＤＣＤＣコンバータの重負荷時のインダクタンス値不足に起因する不安定動作を抑えることができる。また、前記第２コイルを、前記スイッチングＩＣ素子とともに前記基板に表面実装するので、モジュールの低背化および小型化を阻害しにくい。
【図面の簡単な説明】
【００２６】
【図１】図１は、実施の形態に係るＤＣＤＣコンバータモジュールの外観の一例を示す斜視図である。
【図２】図２は、実施の形態に係るＤＣＤＣコンバータモジュールの構造の一例を示す断面図である。
【図３】図３は、実施の形態に係るＤＣＤＣコンバータ回路の一例を示す回路図である。
【図４】図４は、実施の形態に係る第１インダクタおよび第２インダクタの直流重畳特性の一例を示すグラフである。
【図５】図５は、実施の形態に係るＤＣＤＣコンバータのリプル特性の一例を示すグラフである。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。
【００２８】
（実施の形態）
実施の形態に係るＤＣＤＣコンバータモジュールおよびＤＣＤＣコンバータ回路は、互いに直流重畳特性が異なる第１コイルと第２コイルとを直列接続して構成されるチョークコイルを備えるものである。直流重畳特性とは、コイルに直流重畳電流が印加されないときのインダクタンス値の初期値と、直流重畳電流の増大に対するインダクタンス値の低下率と、で規定されるコイルの特性である。前記第１コイルはインダクタンス値の初期値および低下率が何れも大きい第１直流重畳特性を有し、前記第２コイルはインダクタンス値の初期値および低下率が何れも小さい第２直流重畳特性を有している。
【００２９】
これにより、直流重畳電流が大きくなるＤＣＤＣコンバータの重負荷状態において、前記第１コイルのインダクタンス値の低下を、インダクタンス値の低下率が小さい前記第２コイルによって補うことができる。
【００３０】
以下では、実施の形態に係るＤＣＤＣコンバータモジュールおよびＤＣＤＣコンバータ回路について、具体例を参照しながら詳細に説明する。
【００３１】
図１は、実施の形態に係るＤＣＤＣコンバータモジュールの外観の一例を示す斜視図である。図１に示されるように、ＤＣＤＣコンバータモジュール１は、コイル３１を内蔵する多層基板１０に、表面実装部品であるスイッチングＩＣチップ３２、チップコンデンサ３３、およびチップインダクタ３４を実装して構成されている。ここで、多層基板１０が基板の一例であり、スイッチングＩＣチップ３２がスイッチング素子の一例である。また、多層基板１０に内蔵されたコイル３１が第１コイルの一例であり、多層基板１０に表面実装されたチップインダクタ３４が第２コイルの一例である。コイル３１とチップインダクタ３４とは、直列接続されている。チップインダクタ３４の高さ寸法がチップコンデンサ３３の高さ寸法と同等もしくはそれより小さければ、ＤＣＤＣコンバータモジュールとしての高背化を招くことはない。
【００３２】
図２は、ＤＣＤＣコンバータモジュール１の構造の一例を示す断面図であり、図１のＩＩ−ＩＩ断面を矢印の方向に見た図に対応する。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。
【００３３】
図２に示されるように、多層基板１０は、コア磁性体層１１と、コア磁性体層１１の一方主面および他方主面にそれぞれ形成された第１非磁性体層１２および第２非磁性体層１３と、を有している。第１非磁性体層１２および第２非磁性体層１３は、多層基板１０の前記一方主面の表層および前記他方主面の表層としてそれぞれ形成され、多層基板１０において露出している。第１非磁性体層１２には、スイッチングＩＣチップ３２、チップコンデンサ３３（図１を参照）、およびチップインダクタ３４が実装されている。
【００３４】
図２の例では、第２非磁性体層１３は、非磁性体層１３１、１３２を積層してなり、コア磁性体層１１は、磁性体層１１１〜１１９を積層してなり、第１非磁性体層１２は、非磁性体層１２１、１２２を積層してなる。
【００３５】
多層基板１０には、コイル３１を含むＤＣＤＣコンバータ回路を形成するための各種の導体が設けられる。前記導体には、表面電極１７、１８、面内導体１９、および層間導体２０が含まれる。表面電極１７は、ＤＣＤＣコンバータモジュール１をプリント配線基板等のマザー基板に実装するための導体である。表面電極１８は、スイッチングＩＣチップ３２、チップコンデンサ３３、およびチップインダクタ３４を多層基板１０に実装するための導体である。面内導体１９は、各磁性体層や各非磁性体層の主面に沿って形成された導体である。層間導体２０は、各磁性体層や各非磁性体層の厚み方向に貫通して形成された導体である。面内導体１９および層間導体２０は、それぞれパターンおよびビアと称されることがある。
【００３６】
コア磁性体層１１の各磁性体層は、第１非磁性体層１２および第２非磁性体層１３の各非磁性体層と比べて透磁率が大きい磁性セラミックスで構成される。第１非磁性体層１２および第２非磁性体層１３の各非磁性体層は、低透磁率または非磁性のセラミックスで構成される。
【００３７】
磁性セラミックスには、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケルおよび銅のうち少なくとも１つ以上を含むフェライトが用いられる。また、低透磁率または非磁性のセラミックスには、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられる。
【００３８】
磁性体層１１２〜１１９の各々には平面視でループ状の面内導体１９が配置されている。積層方向に隣接する面内導体１９同士を、磁性体層を貫通する層間導体（図示せず）で接続して、コイル３１が構成されている。
【００３９】
面内導体１９には、例えば、銅を主成分とする金属又は合金が用いられる。表面電極１７、１８には、例えば、ニッケル、パラジウム、又は金によるめっきが施されていてもよい。層間導体２０には、例えば、錫を主成分とする金属又は合金が用いられる。
【００４０】
多層基板１０は、例えば、図２に示される各種の導体が形成される予定位置に導体ペーストを配置した非磁性または磁性の複数のセラミックグリーンシートを重ねて未焼成ブロックに一体化し、当該未焼成ブロックを一括して焼成することにより作製される。この場合、多層基板１０はフェライト焼結体からなる磁性体基板であって、コイル３１はフェライト焼結体に内蔵された金属焼結体によって構成されている。
【００４１】
多層基板１０の各層を構成する磁性または非磁性のフェライトセラミックスに、焼成温度が銀の融点以下であるＬＴＣＣセラミックス（Low Temperature Co-fired Ceramics）を用いてもよい。これにより、面内導体１９および層間導体２０を、銀を用いて構成することが可能になる。
【００４２】
抵抗率の低い銀を用いて面内導体１９および層間導体２０を構成することで、損失が少なく電力効率などの回路特性に優れたＤＣＤＣコンバータが得られる。特に、前記導体に銀を用いることで、例えば大気などの酸化性雰囲気下で多層基板１０を焼成できる。
【００４３】
図３は、ＤＣＤＣコンバータモジュール１を利用したＤＣＤＣコンバータ回路の一例を示す回路図である。
【００４４】
図３に示されるＤＣＤＣコンバータ回路１００は、スイッチングＩＣ、チョークコイルＬ０、およびコンデンサＣ１、Ｃ２を備えている。スイッチングＩＣ、チョークコイルＬ０、およびコンデンサＣ１は、ＤＣＤＣコンバータモジュール１に統合されている。
【００４５】
具体的に、スイッチングＩＣはスイッチングＩＣチップ３２で構成され、コンデンサＣ１はチップコンデンサ３３で構成される。チョークコイルＬ０は、第１インダクタＬ１と第２インダクタＬ２とを直列接続してなり、第１インダクタＬ１は基板内蔵型のコイル３１で構成され、第２インダクタＬ２はチップインダクタ３４で構成される。なお、コンデンサＣ２が、ＤＣＤＣコンバータモジュール１にさらに統合されていてもよい。
【００４６】
スイッチングＩＣは、ＤＣＤＣコンバータ回路１００のスイッチング動作を制御するためのＩＣであり、内部には、例えばＭＯＳ型ＦＥＴ等のスイッチング素子を有している。
【００４７】
ＤＣＤＣコンバータ回路１００において、スイッチングＩＣの端子Ｖｉｎには入力電圧が印加され、スイッチングＩＣの端子Ｌｘからは、チョークコイルＬ０を介して出力電圧が出力される。
【００４８】
コンデンサＣ１の一端は、端子Ｐｉｎと端子Ｖｉｎとの間の入力電圧用電源ラインに接続され、コンデンサＣ１の他端はグランド端子ＰＧＮＤに接続されている。コンデンサＣ２の一端は、端子Ｐｏｕｔと端子Ｐ１との間の出力電圧用電源ラインに接続され、コンデンサＣ２の他端はグランド端子ＰＧＮＤに接続されている。
【００４９】
スイッチングＩＣのフィードバック端子ＦＢは、チョークコイルＬ０と端子Ｐｏｕｔとの間の出力電圧用電源ラインに接続され、スイッチングＩＣのグランド端子ＧＮＤはグランド端子ＰＧＮＤに接続され、スイッチングＩＣのイネーブル端子ＥＮはイネーブル端子ＰＥＮに接続されている。
【００５０】
ＤＣＤＣコンバータ回路１００は、端子Ｐｉｎに供給された入力電圧を、スイッチングＩＣに内蔵されているスイッチング素子で所定の周波数にてスイッチングし、チョークコイルＬ０とコンデンサＣ２とで平滑することにより、所望の出力電圧に調整して出力する。また、スイッチングＩＣは、フィードバック端子ＦＢに入力された出力電圧に基づいて、例えば、スイッチング周波数を一定としてパルス幅を可変するＰＷＭ（Pulse Width Modulation）制御を行い、出力電圧を設定電圧に安定させる。
【００５１】
なお、図３では、一例として、降圧動作を行うスイッチングＩＣチップ３２を用いた降圧型のＤＣＤＣコンバータ回路１００を示しているが、ＤＣＤＣコンバータ回路はこの例には限られない。昇圧動作または昇降圧動作を行うスイッチングＩＣを実装したＤＣＤＣコンバータモジュールを用いて、昇圧型または昇降圧型のＤＣＤＣコンバータ回路を構成してもよい。
【００５２】
図４は、第１インダクタＬ１および第２インダクタＬ２のそれぞれの直流重畳特性の一例を示すグラフである。図４では、チョークコイルＬ０のインダクタンスを、第１インダクタＬ１のインダクタンスと第２インダクタＬ２のインダクタンスとの和によって示している。
【００５３】
図４に示される基準電流値Ｉｒｅｆは、基準負荷状態においてチョークコイルＬ０（つまり、第１インダクタＬ１および第２インダクタＬ２）に印加される直流重畳電流の大きさを示している。ここで、基準負荷状態とは、ＤＣＤＣコンバータ回路１００の定格、または当該定格よりも低い条件で設定される負荷状態であり、例えば、ＤＣＤＣコンバータ回路１００が、ユーザの応用回路に対し当該応用回路が必要とする最大の電力を供給する状態に対応する。つまり、基準負荷状態は、実際の利用において想定されるＤＣＤＣコンバータ回路１００の最大負荷状態であってもよい。
【００５４】
第１インダクタＬ１は、直流重畳電流が印加されないときのインダクタンス値が第１初期インダクタンス値Ｌ１ｉｎｉｔであり、かつ印加される直流重畳電流の増大に対して第１低下率ΔＬ１でインダクタンス値が低下する第１直流重畳特性を有している。
【００５５】
第２インダクタＬ２は、直流重畳電流が印加されないときのインダクタンス値が第２初期インダクタンス値Ｌ２ｉｎｉｔであり、かつ印加される直流重畳電流の増大に対して第２低下率ΔＬ２でインダクタンス値が低下する第２直流重畳特性を有している。
【００５６】
ここで、第１初期インダクタンス値Ｌ１ｉｎｉｔは第２初期インダクタンス値Ｌ２ｉｎｉｔより大きく（Ｌ１ｉｎｉｔ＞Ｌ２ｉｎｉｔ）、かつ第１低下率ΔＬ１は第２低下率ΔＬ２より大きい（ΔＬ１＞ΔＬ２）。
【００５７】
なお、図４では、第１低下率ΔＬ１および第２低下率ΔＬ２を、前記基準負荷状態におけるインダクタンス値の初期インダクタンス値からの低下量によって示しているが、この例には限られない。第１低下率および第２低下率には、例えば、インダクタンス値のグラフの傾きの最大値など、印加される直流重畳電流の増大に対するインダクタンス値の低下率を反映する適宜の指標が用いられ得る。
【００５８】
前記第１直流重畳特性を得るために、第１インダクタＬ１（ＤＣＤＣコンバータモジュール１のコイル３１）は、フェライト磁性体で構成されたコアを有するコイルによって構成されてもよい。一般的に、フェライト磁性体のコアを有するコイルは、直流重畳特性におけるインダクタンスの低下率が大きい反面、大きな初期インダクタンス値を持つため、前記第１直流重畳特性を得るために適している。
【００５９】
前記第２直流重畳特性を得るために、第２インダクタＬ２（ＤＣＤＣコンバータモジュール１のチップインダクタ３４）は、メタルコンポジット材（金属磁性体）で構成されたコア（磁心）を有するメタルコンポジット型コイルによって構成されてもよい。
【００６０】
メタルコンポジット材とは、鉄などの主成分とニッケルやクロムなどの副成分とを含んだ金属磁性粒子とバインダ樹脂とを圧粉成型してなる材料を言う。また、メタルコンポジット型コイルとは、コアがメタルコンポジット材で構成されたコイルを言い、具体的には、メタルコンポジット材にコイル状の導体を埋め込んでなるコイルが含まれる。
【００６１】
メタルコンポジット型コイルは、フェライトセラミックをコアとしたコイル（第１インダクタＬ１）に比べて、飽和磁束密度が大きいため、磁気飽和による直流重畳特性が劣化しにくく、前記第２直流重畳特性を得るために適している。
【００６２】
ＤＣＤＣコンバータの効率をさらに考慮して、第２インダクタＬ２は、金属線をコイル状に巻回してなる巻き線型のチップインダクタで構成されてもよい。一般的に、巻き線型のチップインダクタは直流抵抗が小さいため、ＤＣＤＣコンバータの効率の劣化を抑制するために適している。
【００６３】
以下では、直流重畳特性が互いに異なる第１インダクタＬ１と第２インダクタＬ２とを直列接続してチョークコイルＬ０を構成する効果について説明する。
【００６４】
図５は、ＤＣＤＣコンバータのリプル特性の一例を示すグラフである。図５では、チョークコイルＬ０に印加される直流重畳電流に応じてＤＣＤＣコンバータ回路１００の出力電圧に生じるリプル電圧の一例を示している。
【００６５】
直流重畳電流が小さい軽負荷時には、ＤＣＤＣコンバータ回路１００におけるスイッチング動作のデューティ比が小さくなり、さらにはスイッチング動作が間欠的になることで、リプル電圧が大きくなる。これに対し、直流重畳電流が大きい重負荷時には、チョークコイルＬ０のインダクタンス値が直流重畳特性に従って低下することで、リプル電圧が大きくなる。
【００６６】
重負荷時に過大なリプル電圧が生じると、不安定動作（例えば、過電流保護の誤作動）や雑音を増大させる要因になり得る。そのため、特に、重負荷時におけるリプル電圧に対し、ＤＣＤＣコンバータが適正に動作するための上限が規定される。例えば、前述した基準負荷状態（チョークコイルＬ０に基準電流値Ｉｒｅｆの直流重畳電流が印加される状態）において、リプル電圧の上限値Ｒｌｉｍが規定される。
【００６７】
前記基準負荷状態において、チョークコイルＬ０には、リプル電圧を上限値Ｒｌｉｍ以下に抑えるためにある基準値以上のインダクタンス値を持つ必要がある。図４では、そのような基準値を、一例として、基準インダクタンス値Ｌｒｅｆで表している。つまり、図４は、前記基準負荷状態においてＤＣＤＣコンバータ回路１００が目的の出力電圧を適正に生成するために、チョークコイルＬ０には、基準インダクタンス値Ｌｒｅｆ以上のインダクタンスが必要とされる一例を表している。この例において、目的の出力電圧とは、リプル電圧が上限値Ｒｌｉｍ以下に抑えられた電圧である。
【００６８】
この要件を満たすために、前記基準負荷状態において、第１インダクタＬ１のインダクタンス値Ｌ１ｒｅｆは基準インダクタンス値Ｌｒｅｆより小さく（Ｌ１ｒｅｆ＜Ｌｒｅｆ）、かつ、第２インダクタＬ２のインダクタンス値Ｌ２ｒｅｆは基準インダクタンス値Ｌｒｅｆから第１インダクタＬ１のインダクタンス値Ｌ１ｒｅｆを減じた値より大きくてもよい（Ｌ２ｒｅｆ＞Ｌｒｅｆ−Ｌ１ｒｅｆ）。これにより、前記基準負荷状態において、チョークコイルＬ０は、基準インダクタンス値Ｌｒｅｆ以上のインダクタンス値Ｌ０ｒｅｆを持つことができる。
【００６９】
言い換えれば、前記基準負荷状態におけるインダクタンス値がチョークコイルＬ０に必要な基準インダクタンス値Ｌｒｅｆに満たない第１インダクタＬ１を意図的に使用し、不足分を第２インダクタＬ２で補ってもよい。
【００７０】
前記基準負荷状態においてチョークコイルＬ０に必要な基準インダクタンス値Ｌｒｅｆを第１インダクタＬ１だけで賄おうとすると、第１インダクタＬ１では、インダクタンス値の低下率ΔＬ１が大きいため、第１初期インダクタンス値Ｌ１ｉｎｉｔをかなり大きくする必要がある。そのため、第１インダクタＬ１の形状が大きくなり、モジュールの小型化、低背化を損なう懸念がある。
【００７１】
その点、第１インダクタＬ１と比べて第２初期インダクタンス値Ｌ２ｉｎｉｔもインダクタンス値の低下率ΔＬ２も小さい第２インダクタＬ２は、その形状においても第１インダクタＬ１より小さく形成し得る。そこで、直流重畳特性が互いに異なる第１インダクタＬ１と第２インダクタＬ２とを直列接続してチョークコイルＬ０を構成するＤＣＤＣコンバータ回路を採用する。これにより、モジュールの低背化および小型化を阻害しにくく、かつ特性に優れたＤＣＤＣコンバータモジュールを構成することができる。
【００７２】
以上説明したように、本発明に係るＤＣＤＣコンバータモジュールおよびＤＣＤＣコンバータ回路によれば、メインインダクタとして基板内蔵型コイルである第１コイルを利用し、サブインダクタとして直流重畳特性がよくかつインダクタンス値の小さな表面実装型のチップインダクタである第２コイルを利用する。そして、前記第１コイルと前記第２コイルとを直列に接続して前記チョークコイルを構成し、前記チョークコイルの直流重畳特性を向上させている。
【００７３】
これにより、ＤＣＤＣコンバータの重負荷時において、リプル電圧を抑えることができる。また、ＤＣＤＣコンバータの重負荷時のインダクタンス値不足に起因する不安定動作を抑えることができる。また、前記第２コイルを、前記スイッチングＩＣ素子とともに前記基板に表面実装するので、モジュールの低背化および小型化を阻害しにくい。
【００７４】
以上、本発明の実施の形態に係るモジュール部品、モジュール部品の製造方法、および多層基板について説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
【産業上の利用可能性】
【００７５】
本発明は、コイルを内蔵したセラミック多層基板、および当該セラミック多層基板を用いた超小型のＤＣＤＣコンバータとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。
【符号の説明】
【００７６】
１  ＤＣＤＣコンバータモジュール
１０  多層基板（基板）
１１  コア磁性体層
１１１〜１１９  磁性体層
１２  第１非磁性体層
１２１、１２２  非磁性体層
１３  第２非磁性体層
１３１、１３２  非磁性体層
１７、１８  表面電極
１９  面内導体
２０  層間導体
３１  コイル（第１コイル）
３２  スイッチングＩＣチップ（スイッチングＩＣ素子）
３３  チップコンデンサ
３４  チップインダクタ（第２コイル）
１００  ＤＣＤＣコンバータ回路
【図１】
2017175645.tif 000003
【図２】
2017175645.tif 000004
【図３】
2017175645.tif 000005
【図４】
2017175645.tif 000006
【図５】
2017175645.tif 000007
【手続補正書】
【提出日】平成30年5月7日(2018.5.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板に実装されたスイッチングＩＣ素子と、
前記スイッチングＩＣ素子に接続されたチョークコイルと、
を備え、
前記チョークコイルは、前記基板に内蔵されたコイル状導体パターンによって形成された第１コイルと、前記第１コイルに直列接続され、前記基板に実装されたチップ状の第２コイルと、で構成されており、
前記第１コイルは、直流重畳電流が印加されないときのインダクタンス値が第１初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第１低下率でインダクタンス値が低下する第１直流重畳特性を有し、
前記第２コイルは、直流重畳電流が印加されないときのインダクタンス値が第２初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第２低下率でインダクタンス値が低下する第２直流重畳特性を有し、
前記第１初期インダクタンス値は前記第２初期インダクタンス値より大きく、かつ前記第１低下率は前記第２低下率より大きい、
ＤＣＤＣコンバータモジュール。
【請求項２】
前記第２コイルは、金属線をコイル状に巻回してなる巻線コイルによって構成されている、
請求項１に記載のＤＣＤＣコンバータモジュール。
【請求項３】
前記基板はフェライト焼結体からなる磁性体基板であって、前記第１コイルはフェライト焼結体に内蔵された金属焼結体によって構成されている、
請求項１または２に記載のＤＣＤＣコンバータモジュール。
【請求項４】
第１コイルと、前記第１コイルに直列接続された第２コイルとで構成されたチョークコイルを備え、
前記第１コイルは、直流重畳電流が印加されないときのインダクタンス値が第１初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第１低下率でインダクタンス値が低下する第１直流重畳特性を有し、
前記第２コイルは、直流重畳電流が印加されないときのインダクタンス値が第２初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第２低下率でインダクタンス値が低下する第２直流重畳特性を有し、
前記第１初期インダクタンス値は前記第２初期インダクタンス値より大きく、かつ前記第１低下率は前記第２低下率より大きい、
ＤＣＤＣコンバータ回路。
【請求項５】
前記チョークコイルに基準電流値の直流重畳電流が印加される基準負荷状態において、前記ＤＣＤＣコンバータ回路が目的の出力電圧を生成するために、前記チョークコイルに基準インダクタンス値以上のインダクタンスが必要となる場合に、
前記第１コイルのインダクタンス値は、前記基準電流値の直流重畳電流が印加された状態で、前記基準インダクタンス値より小さく、
前記第２コイルのインダクタンス値は、前記基準電流値の直流重畳電流が印加された状態で、前記基準インダクタンス値から前記第１コイルのインダクタンス値を減じたインダクタンス値より大きい、
請求項４に記載のＤＣＤＣコンバータ回路。
【請求項６】
前記第１コイルは、フェライト磁性体で構成されたコアを有し、
前記第２コイルは、金属磁性体で構成されたコアを有している、
請求項４又は５に記載のＤＣＤＣコンバータ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記目的を達成するために、本発明の一態様に係るＤＣＤＣコンバータモジュールは、基板と、前記基板に実装されたスイッチングＩＣ素子と、前記スイッチングＩＣ素子に接続されたチョークコイルと、を備え、前記チョークコイルは、前記基板に内蔵されたコイル状導体パターンによって形成された第１コイルと、前記第１コイルに直列接続され、前記基板に実装されたチップ状の第２コイルと、で構成されており、前記第１コイルは、直流重畳電流が印加されないときのインダクタンス値が第１初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第１低下率でインダクタンス値が低下する第１直流重畳特性を有し、前記第２コイルは、直流重畳電流が印加されないときのインダクタンス値が第２初期インダクタンス値であり、かつ印加される直流重畳電流の増大に対して第２低下率でインダクタンス値が低下する第２直流重畳特性を有し、前記第１初期インダクタンス値は前記第２初期インダクタンス値より大きく、かつ前記第１低下率は前記第２低下率より大きい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
さらに、前記第１コイルおよび前記第２コイルに印加される直流重畳電流が小さいＤＣＤＣコンバータの軽負荷時には、前記チョークコイルに必要なインダクタンス値を、初期インダクタンス値が大きい前記第１コイルによって確保できる。また、直流重畳電流が大きいＤＣＤＣコンバータの重負荷時には、前記第１コイルのインダクタンス値の低下を、インダクタンス値の低下率が小さい前記第２コイルによって補うことができる。このように、直流重畳特性が互いに異なる前記第１コイルと前記第２コイルとを組み合わせることによって、ＤＣＤＣコンバータの負荷の広い範囲で、前記チョークコイルに必要なインダクタンス値を確保できる。
【国際調査報告】
2017175645.tif 000008
2017175645.tif 000009
2017175645.tif 000010
2017175645.tif 000011