(57)【要約】  データを記憶する揮発性メモリ（５）と、データを記憶する不揮発性メモリ（６）と、データを揮発性メモリまたは不揮発性メモリに書き込む制御部（１）と、制御部から不揮発性メモリへの書き込み回数を検知する書き込み回数検知回路（３）と、制御部からのデータの書き込み先を揮発性メモリまたは不揮発性メモリのいずれかに切り替えるアクセス先メモリ切り替え回路（４）と、を備え、アクセス先メモリ切り替え回路は、書き込み回数が計測時間内に閾値を超えた場合は、データの書き込み先を不揮発性メモリから揮発性メモリに切り替え、制御部は、アクセス先メモリ切り替え回路がデータの書き込み先を不揮発性メモリから揮発性メモリに切り替えた後に、揮発性メモリに書き込まれたデータを不揮発性メモリへ書き込む。
2017122332.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する揮発性メモリと、
前記データを記憶する不揮発性メモリと、
前記データを前記揮発性メモリまたは前記不揮発性メモリに書き込む制御部と、
前記制御部から前記不揮発性メモリへの書き込み回数を検知する書き込み回数検知回路と、
前記制御部からの前記データの書き込み先を前記揮発性メモリまたは前記不揮発性メモリのいずれかに切り替えるアクセス先メモリ切り替え回路と、
を備え、
前記アクセス先メモリ切り替え回路は、前記書き込み回数が計測時間内に閾値を超えた場合は、前記データの書き込み先を前記不揮発性メモリから前記揮発性メモリに切り替え、前記制御部は、前記アクセス先メモリ切り替え回路が前記データの書き込み先を前記不揮発性メモリから前記揮発性メモリに切り替えた後に、前記揮発性メモリに書き込まれた前記データを前記不揮発性メモリへ書き込む
ことを特徴とするプログラマブルロジックコントローラ。
【請求項２】
前記制御部は、稼働時間と、前記稼働時間の始点で動作が保証される期間と、前記稼働時間内の前記不揮発性メモリへの書き込みの総回数とに基づいて、次の稼働時間における前記閾値を変更する
ことを特徴とする請求項１に記載のプログラマブルロジックコントローラ。
【請求項３】
前記制御部は、前記計測時間より長い期間を経た後に、前記閾値を変更する
ことを特徴とする請求項２に記載のプログラマブルロジックコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シーケンス制御を実行するプログラマブルロジックコントローラに関する。
【背景技術】
【０００２】
近年のプログラマブルロジックコントローラにおいては、データ保持用メモリのためのバッテリの交換にかかるメンテナンス工数を削減するといった理由により、バッテリレス化の要望が高まっている。【０００３】
バッテリレス化を実現するためには、バッテリを用いてデータを保持していたＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）といった揮発性メモリを不揮発性メモリに変更する必要がある。しかし、強誘電体メモリといった安価な不揮発性メモリには、書き込み回数の上限値がある。プログラマブルロジックコントローラのような工業用機器は長期間使用されるため、このような不揮発性メモリを使用した場合、使用期間内に不揮発性メモリの書き込み回数の上限値を上回る書き込みが発生する可能性がある。【０００４】
この問題に対して、不揮発性メモリの書き換え保証回数内で書き換え頻度を変更する技術が、特許文献１に提案されている。特許文献１においては、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）が不揮発性メモリの書き換え回数をカウントし、書き換え回数が所定値以上であると判断すると、不揮発性メモリへの書き換え頻度を変更している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２２６５７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術によれば、不揮発性メモリへの書き換えの回数が所定値以上になると、ＣＰＵが不揮発性メモリへの書き換え頻度を低減して調整しているため、メモリへの書き込み速度が低下するという問題点がある。【０００７】
本発明は、上記に鑑みてなされたものであって、メモリへの書き込み速度に影響を与えずに、不揮発性メモリの書き込み回数を低減し、揮発性メモリのためのバッテリを不要にすることが可能なプログラマブルロジックコントローラを得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、データを記憶する揮発性メモリと、データを記憶する不揮発性メモリと、データを揮発性メモリまたは不揮発性メモリに書き込む制御部と、制御部から不揮発性メモリへの書き込み回数を検知する書き込み回数検知回路と、制御部からのデータの書き込み先を揮発性メモリまたは不揮発性メモリのいずれかに切り替えるアクセス先メモリ切り替え回路と、を備える。本発明は、アクセス先メモリ切り替え回路は、書き込み回数が計測時間内に閾値を超えた場合は、データの書き込み先を不揮発性メモリから揮発性メモリに切り替え、制御部は、アクセス先メモリ切り替え回路がデータの書き込み先を不揮発性メモリから揮発性メモリに切り替えた後に、揮発性メモリに書き込まれたデータを不揮発性メモリへ書き込むことを特徴とする。
【発明の効果】
【０００９】
本発明にかかるプログラマブルロジックコントローラは、メモリへの書き込み速度に影響を与えずに、不揮発性メモリの書き込み回数を低減し、揮発性メモリのためのバッテリを不要にすることが可能になるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１にかかるプログラマブルロジックコントローラの構成を示す図
【図２】実施の形態１にかかるマイクロプロセッサー、書き込み回数検知回路およびアクセス先メモリ切り替え回路の動作を説明する通信タイムチャート
【図３】実施の形態１にかかるマイクロプロセッサーが不揮発性メモリの書き込み回数の閾値を変更するためのフローチャート
【発明を実施するための形態】
【００１１】
以下に、本発明の実施の形態にかかるプログラマブルロジックコントローラを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかるプログラマブルロジックコントローラ１００の構成を示す図である。
【００１３】
プログラマブルロジックコントローラ１００は、指令を行う入力機器またはシーケンス制御の対象となる出力機器である外部機器５０に接続されている。外部機器５０は、デバイスとも呼ばれ、複数存在してよいが、図１では簡単のため１つにしてある。
【００１４】
プログラマブルロジックコントローラ１００は、演算処理を実行する制御部であるマイクロプロセッサー１と、マイクロプロセッサー１のワークエリアとなる記憶領域であるＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）７と、外部機器５０から取得したデータを記憶する揮発性メモリ５と、外部機器５０から取得したデータを記憶する不揮発性メモリ６と、マイクロプロセッサー１から不揮発性メモリ６への書き込み回数を検知する書き込み回数検知回路３と、マイクロプロセッサー１からのアクセス先を切り替えるアクセス先メモリ切り替え回路４と、を備える。なお、ＲＡＭ７はマイクロプロセッサー１に設けられてもかまわない。
【００１５】
マイクロプロセッサー１とアクセス先メモリ切り替え回路４とはバス７１で接続されている。アクセス先メモリ切り替え回路４と揮発性メモリ５とはバス７２で接続されている。アクセス先メモリ切り替え回路４と不揮発性メモリ６とはバス７３で接続されている。バス７１と書き込み回数検知回路３とは制御線８で接続されている。書き込み回数検知回路３とアクセス先メモリ切り替え回路４とは制御線９で接続されている。マイクロプロセッサー１とアクセス先メモリ切り替え回路４とは制御線１０で接続されている。
【００１６】
アクセス先メモリ切り替え回路４は、マイクロプロセッサー１からのデータの書き込み先を揮発性メモリ５または不揮発性メモリ６のいずれかに切り替える。マイクロプロセッサー１からのデータの書き込み先のアクセス先メモリ切り替え回路４による切り替えは、マイクロプロセッサー１からの書き込みデータの信号の宛先のアドレスを揮発性メモリ５宛または不揮発性メモリ６宛のいずれかに設定するといった手段でもよい。或いは、アクセス先メモリ切り替え回路４がバス７１をバス７２またはバス７３のいずれか一方としか接続しないスイッチング処理を実行することにより、マイクロプロセッサー１からのデータの書き込み先および読み出し元を揮発性メモリ５または不揮発性メモリ６のいずれかに切り替えるようにしてもよい。揮発性メモリ５は、アクセス先メモリ切り替え回路４によってマイクロプロセッサー１からのデータの書き込み先に切り替えられたときに、データの書き込み先の記憶領域となるデータ保持エリア５１を備える。
【００１７】
マイクロプロセッサー１は、ファームウェアおよびＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）を記憶する記憶手段であるＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２を備えている。このファームウェアには、不揮発性メモリ６への書き込み回数の閾値と、不揮発性メモリ６への書き込み回数が当該閾値を超えるか否かを判定する期間である計測時間と、が設定されている。計測時間は、プログラマブルロジックコントローラ１００の電源がオンになってから予め定められた期間である。上記閾値および計測時間は、不揮発性メモリ６への書き込み可能な回数の最初の上限値Ｎ0と、プログラマブルロジックコントローラ１００の最初の保証期間Ｔ0とに基づいて、最初の保証期間Ｔ0内に書き込み回数が最初の上限値Ｎ0を超えないような安全側の条件として予め求めておき、上記ファームウェアに設定しておく。不揮発性メモリ６への書き込み可能な回数の最初の上限値Ｎ0は、不揮発性メモリ６が書き込みデータの信頼性を保証できる範囲内の書き込み回数として与えられている。また、最初の保証期間Ｔ0は、プログラマブルロジックコントローラ１００の製造日情報および製品保証期限日とから与えられる場合もある。
【００１８】
書き込み回数検知回路３は、制御線８を介してマイクロプロセッサー１によるバス７１を介した不揮発性メモリ６への書き込みを検知するインタフェースを備えており、不揮発性メモリ６への書き込み回数をカウントすることができる。具体的には、書き込み回数検知回路３は、アクセス先メモリ切り替え回路４によりマイクロプロセッサー１からのアクセス先が不揮発性メモリ６に切り替えられている状態での、マイクロプロセッサー１による不揮発性メモリ６への書き込みを検知する。書き込み回数検知回路３は、さらに、内部にタイマを有している。書き込み回数検知回路３は、このタイマを用いて、上記計測時間内における不揮発性メモリ６への書き込み回数を検知することができる。
【００１９】
書き込み回数検知回路３は、上記計測時間内に上記閾値以上の不揮発性メモリ６への書き込み回数を検知すると、高速なメモリアクセスが発生していると判断して、制御線９を介してアクセス先メモリ切り替え回路４にマイクロプロセッサー１からの書き込み先を切り替えることを指示するアクセス先切り替え信号を送信する。アクセス先切り替え信号を受信したアクセス先メモリ切り替え回路４は、マイクロプロセッサー１からのデータの書き込み先および読み出し元を不揮発性メモリ６から揮発性メモリ５に切り替える。なお、マイクロプロセッサー１もアクセス先切り替え信号を制御線１０を介して送信することによりアクセス先メモリ切り替え回路４を制御することが可能であり、マイクロプロセッサー１の書き込み先を揮発性メモリ５または不揮発性メモリ６のいずれかに切り替えることが可能である。
【００２０】
書き込み回数検知回路３およびアクセス先メモリ切り替え回路４は、単一回路、複合回路、プログラム化したプロセッサー、並列プログラム化したプロセッサー、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、またはこれらを組み合わせたハードウェアで構成される。書き込み回数検知回路３およびアクセス先メモリ切り替え回路４の機能それぞれを処理回路で実現してもよいし、両者の機能をまとめて処理回路で実現してもよい。
【００２１】
図２は、実施の形態１にかかるマイクロプロセッサー１、書き込み回数検知回路３およびアクセス先メモリ切り替え回路４の動作を説明する通信タイムチャートである。
【００２２】
プログラマブルロジックコントローラ１００の電源がオンにされると、初期処理として、マイクロプロセッサー１は、ファームウェアを実行することにより書き込み回数の閾値を書き込み回数検知回路３に設定する（ステップＳ１）。さらに、マイクロプロセッサー１は、ファームウェアから読み取った計測時間を書き込み回数検知回路３に設定する（ステップＳ２）。また、プログラマブルロジックコントローラ１００の電源がオンにされると、書き込み回数検知回路３は、タイマを起動させて電源がオンになってからの時間の計測を開始する。
【００２３】
書き込み回数の閾値および計測時間が設定された書き込み回数検知回路３は、マイクロプロセッサー１のアクセス先を不揮発性メモリ６に設定するようにアクセス先メモリ切り替え回路４に命じる（ステップＳ３）。これにより、マイクロプロセッサー１のメモリアクセス開始時のアクセス先、すなわちデータの書き込み先および読み出し元は、不揮発性メモリ６に設定される。そして、書き込み回数検知回路３は、タイマ起動後の不揮発性メモリ６への書き込み動作を制御線８を介して検知して書き込み回数の記録を開始する（ステップＳ４）。不揮発性メモリ６へ書き込まれるデータは、プログラマブルロジックコントローラ１００に接続された外部機器５０の制御または監視のためのデータであり、頻繁に書き換えられることが想定される。
【００２４】
その後、タイマの計測した時間が設定された計測時間を経た時点で、書き込み回数検知回路３は、不揮発性メモリ６への計測時間内の書き込み回数と閾値とを比較する（ステップＳ５）。不揮発性メモリ６への書き込み回数が閾値を超えた場合は、書き込み回数検知回路３はアクセス先切り替え信号を送信し、アクセス先メモリ切り替え回路４にマイクロプロセッサー１のアクセス先を不揮発性メモリ６から揮発性メモリ５に切り替えさせる（ステップＳ６）。その後、マイクロプロセッサー１からの外部機器５０のデータは、揮発性メモリ５のデータ保持エリア５１に書き込まれる。
【００２５】
ステップＳ６を経て、データ保持エリア５１にデータが書き込まれた後、予め定めたタイミングで、データ保持エリア５１に書き込まれたデータを不揮発性メモリ６へ書き移す。具体的には、ステップＳ６の切り替えが生じてから予め定めたタイミングで、マイクロプロセッサー１は、データ保持エリア５１に書き込まれたデータをＲＡＭ７に読み出し、制御線１０を介してアクセス先メモリ切り替え回路４にマイクロプロセッサー１のアクセス先を揮発性メモリ５から不揮発性メモリ６に切り替えさせる（ステップＳ７）。そして、マイクロプロセッサー１はデータ保持エリア５１から読み出したデータを不揮発性メモリ６に書き込む。このとき、データ保持エリア５１に書き込まれたデータを纏めて不揮発性メモリ６に書き込む。データ保持エリア５１から読み出したデータを不揮発性メモリ６に書き込むと、マイクロプロセッサー１は、制御線１０を介してアクセス先メモリ切り替え回路４にマイクロプロセッサー１のアクセス先を不揮発性メモリ６から揮発性メモリ５に戻すように切り替えさせる（ステップＳ８）。
【００２６】
上記したデータの書き移し動作、すなわちステップＳ７およびＳ８は繰り返し実行される。すなわち、ステップＳ８の切り替えが生じてから予め定めたタイミングで、マイクロプロセッサー１は、再度ステップＳ７を実行する。マイクロプロセッサー１によるステップＳ７およびＳ８の繰り返しは、定期的に実行してもよい。プログラマブルロジックコントローラ１００は、ラダープログラムといったユーザプログラムをスキャンタイムの間に１回実行し、これを反復的に繰り返す。従って、ステップＳ７およびＳ８を定期的に実行する具体例としては、スキャンタイムとスキャンタイムとの間であるシステム処理中のタイミングで実行する。このように、データの書き移し動作をスキャンタイム中のメモリアクセスとは独立して実行させることで、マイクロプロセッサー１のメモリアクセス速度の低下を回避することができる。ただし、データの書き移し動作は、他のタイミングで実行してもかまわない。
【００２７】
上記したように、データ保持エリア５１に書き込まれたデータを纏めて不揮発性メモリ６に書き込むことにより、揮発性メモリ５を用いないで、不揮発性メモリ６に全てデータを書き込んでいった場合に比べて、不揮発性メモリ６への書き込み回数を大幅に削減することが可能となる。すなわち、マイクロプロセッサー１からのデータ書き込み速度は維持したまま、ステップＳ６以降の不揮発性メモリ６への書き込み頻度を低減させることが可能になる。なお、ステップＳ５で不揮発性メモリ６への書き込み回数が閾値を超えない場合は、ステップＳ６からＳ８は実行されない。
【００２８】
その後、プログラマブルロジックコントローラ１００が電源オフの指示を受けると、マイクロプロセッサー１は、書き込み回数検知回路３に電源がオフになることを通知する（ステップＳ９）。通知を受けた書き込み回数検知回路３は、タイマ起動後の不揮発性メモリ６への書き込みの総回数およびタイマで測定したプログラマブルロジックコントローラ１００の電源がオンになってからの稼働時間をマイクロプロセッサー１に送信する（ステップＳ１０）。マイクロプロセッサー１は、受信した不揮発性メモリ６への書き込みの稼働時間内の総回数および稼働時間をＲＯＭ２或いは不揮発性メモリ６に記録する。その後、プログラマブルロジックコントローラ１００の電源はオフされる。なお、プログラマブルロジックコントローラ１００が電源オフの指示を受けない場合であっても、ステップＳ１０は一定時間毎に実行されてもよい。この場合は、ステップＳ９を除いたステップＳ１からステップＳ１０までの処理が一定時間毎に実行されることになる。
【００２９】
以上説明したように、実施の形態１にかかるプログラマブルロジックコントローラ１００においては、マイクロプロセッサー１から高速なデータの書き込みが発生した場合は、揮発性メモリ５に一旦データを書き込んで、その後、揮発性メモリ５に書き込まれたデータは、纏めて不揮発性メモリ６へ書き込む。これにより、マイクロプロセッサー１からメモリへの書き込み性能に影響を与えずに、不揮発性メモリ６への書き込み回数を低減することが可能になる。それと共に、プログラマブルロジックコントローラ１００の電源がオフになった時に揮発性メモリ５の記憶を保持させるためのバッテリも不要となる。すなわち、記憶データの保証とバッテリレス化の両立が可能になる。また、マイクロプロセッサー１とは別に、書き込み回数検知回路３およびアクセス先メモリ切り替え回路４を設けるので、マイクロプロセッサー１の処理負担の増大も回避できる。
【００３０】
図３は、実施の形態１にかかるマイクロプロセッサー１が不揮発性メモリ６の書き込み回数の閾値を変更するためのフローチャートである。上記したように不揮発性メモリ６への書き込みの総回数および稼働時間が記録された後に、ＲＯＭ２に記憶されたファームウェアをマイクロプロセッサー１が実行することにより、図３のフローチャートは実行される。
【００３１】
まず、マイクロプロセッサー１は、図２のステップＳ１０で受信して記録された稼働時間とプログラマブルロジックコントローラ１００の現在の残存保証期間Ｔn（n＝０，１，２，・・・）とから、新たな残存保証期間Ｔn+1を求める（ステップＳ１１）。現在の残存保証期間Ｔnは、記録された稼働時間の始点でプログラマブルロジックコントローラ１００の動作が保証される期間であって、図３のフローチャートを最初に実行する場合は、プログラマブルロジックコントローラ１００の最初の保証期間Ｔ0となる。従って、新たな残存保証期間Ｔn+1は、現在の残存保証期間ＴnからステップＳ１０で受信して記録した稼働時間を減じた値となる。
【００３２】
ステップＳ１１の後、マイクロプロセッサー１は、不揮発性メモリ６の書き込み回数の閾値の前回の設定から定めた期間が経過しているか否かを判定する（ステップＳ１２）。この定めた期間は、具体的には、計測時間より長い期間であって、年単位の期間を用いることができる。不揮発性メモリ６の書き込み回数の閾値の前回の設定から定めた期間が経過していない場合（ステップＳ１２：Ｎｏ）は終了である。
【００３３】
不揮発性メモリ６の書き込み回数の閾値の前回の設定から定めた期間が経過している場合（ステップＳ１２：Ｙｅｓ）は、マイクロプロセッサー１は、不揮発性メモリ６へ書き込み可能な回数の新たな上限値Ｎn+1（n＝０，１，２，・・・）を求める（ステップＳ１３）。具体的には、不揮発性メモリ６の書き込み回数の現在の上限値Ｎnから図２のステップＳ１０で受信して記録した稼働時間内の不揮発性メモリ６への書き込みの総回数を減じることにより不揮発性メモリ６へ書き込み可能な回数の新たな上限値Ｎn+1を求めることができる。図３のフローチャートを最初に実行する場合の不揮発性メモリ６の書き込み回数の現在の上限値Ｎnは、最初の上限値Ｎ0となる。
【００３４】
そして、マイクロプロセッサー１は、ステップＳ１１で求めた新たな残存保証期間Ｔn+1と、ステップＳ１３で求めた不揮発性メモリ６へ書き込み可能な回数の新たな上限値Ｎn+1と、に基づいて、不揮発性メモリ６への書き込み回数の新たな閾値を求めて、閾値を変更する（ステップＳ１４）。新たな閾値は、不揮発性メモリ６への書き込み可能な回数の新たな上限値Ｎn+1を新たな残存保証期間Ｔn+1で割った値に計測時間を乗じた数値といった値を参考にして、新たな残存保証期間Ｔn+1内に書き込み回数が新たな上限値Ｎn+1を超えないような安全側の条件として求める。
【００３５】
以上説明した、図３のフローチャートは、マイクロプロセッサー１が不揮発性メモリ６への書き込みの総回数および稼働時間を記録した後であって、プログラマブルロジックコントローラ１００の電源が実際にオフにされるまでの間に実行されてもよいし、プログラマブルロジックコントローラ１００の電源が再度オンにされた直後に実行されてもよい。なお、上述したようにステップＳ１０が一定時間毎に実行される場合は、プログラマブルロジックコントローラ１００の電源がオフにされるまでの間に図３のフローチャートも一定時間毎に実行される。
【００３６】
プログラマブルロジックコントローラ１００の電源が再度オンされると、それから電源がオフされるまでの次の稼働時間においては、ステップＳ１４で求めた新たな閾値を用いて、図２で説明した動作が再度実行される。その後、図３のフローチャートも再度実行される。このように、図２および図３の動作は交互に実行される。したがって、プログラマブルロジックコントローラ１００の電源がオフにされるまでの間に図３のフローチャートが一定時間毎に実行される場合は、その都度その後に実行される図２で説明した動作においては、直前のステップＳ１４で求めた新たな閾値が用いられる。このようにして、図２および図３の動作は、プログラマブルロジックコントローラ１００の電源がオンとなる毎に、または一定時間毎に繰り返し実行される。なお、ステップＳ１４では、新たな残存保証期間Ｔn+1と不揮発性メモリ６へ書き込み可能な回数の新たな上限値Ｎn+1とに基づいて、閾値に加えて計測時間も変更してかまわない。
【００３７】
図３のフローチャートを実行することにより、図２のステップＳ１０で受信して記録した稼働時間に対する不揮発性メモリ６への書き込みの総回数の割合が、現在の残存保証期間Ｔnに対する書き込み回数の現在の上限値Ｎnの割合に比べて小さい場合は、ステップＳ１４で新たな閾値を前より大きな値に変更することで、揮発性メモリ５への切り替え条件を緩和することが可能となる。これにより、厳しい閾値により揮発性メモリ５への切り替えが頻繁に発生することを防ぐことができる。
【００３８】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００３９】
１  マイクロプロセッサー、２  ＲＯＭ、３  書き込み回数検知回路、４  アクセス先メモリ切り替え回路、５  揮発性メモリ、６  不揮発性メモリ、７  ＲＡＭ、８，９，１０  制御線、５０  外部機器、７１，７２，７３  バス、１００  プログラマブルロジックコントローラ。
【図１】
2017122332.tif 000003
【図２】
2017122332.tif 000004
【図３】
2017122332.tif 000005
【手続補正書】
【提出日】平成28年9月27日(2016.9.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データを記憶する揮発性メモリと、
前記データを記憶する不揮発性メモリと、
前記データを前記揮発性メモリまたは前記不揮発性メモリに書き込む制御部と、
前記制御部から前記不揮発性メモリへの書き込み回数を検知する書き込み回数検知回路と、
前記制御部からの前記データの書き込み先を前記揮発性メモリまたは前記不揮発性メモリのいずれかに切り替えるアクセス先メモリ切り替え回路と、
を備え、
前記アクセス先メモリ切り替え回路は、前記書き込み回数が計測時間内に閾値を超えた場合は、前記データの書き込み先を前記不揮発性メモリから前記揮発性メモリに切り替え、前記制御部は、前記アクセス先メモリ切り替え回路が前記データの書き込み先を前記不揮発性メモリから前記揮発性メモリに切り替えた後であって、ユーザプログラムを実行するスキャンタイムと次のスキャンタイムとの間に前記揮発性メモリに書き込まれた前記データを前記不揮発性メモリへ書き込む
ことを特徴とするプログラマブルロジックコントローラ。
【請求項２】
データを記憶する揮発性メモリと、
前記データを記憶する不揮発性メモリと、
前記データを前記揮発性メモリまたは前記不揮発性メモリに書き込む制御部と、
前記制御部から前記不揮発性メモリへの書き込み回数を検知する書き込み回数検知回路と、
前記制御部からの前記データの書き込み先を前記揮発性メモリまたは前記不揮発性メモリのいずれかに切り替えるアクセス先メモリ切り替え回路と、
を備え、
前記アクセス先メモリ切り替え回路は、前記書き込み回数が計測時間内に閾値を超えた場合は、前記データの書き込み先を前記不揮発性メモリから前記揮発性メモリに切り替え、前記制御部は、前記アクセス先メモリ切り替え回路が前記データの書き込み先を前記不揮発性メモリから前記揮発性メモリに切り替えた後に、前記揮発性メモリに書き込まれた前記データを前記不揮発性メモリへ書き込み、稼働時間と、前記稼働時間の始点で動作が保証される期間と、前記稼働時間内の前記不揮発性メモリへの書き込みの総回数とに基づいて、次の稼働時間における前記閾値を変更する
ことを特徴とするプログラマブルロジックコントローラ。
【請求項３】
前記制御部は、前記計測時間より長い期間を経た後に、前記閾値を変更する
ことを特徴とする請求項２に記載のプログラマブルロジックコントローラ。
【手続補正書】
【提出日】平成28年12月27日(2016.12.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データを記憶する揮発性メモリと、
前記データを記憶する不揮発性メモリと、
前記データを前記揮発性メモリまたは前記不揮発性メモリに書き込む制御部と、
前記制御部から前記不揮発性メモリへの書き込み回数を検知する書き込み回数検知回路と、
前記制御部からの前記データの書き込み先を前記揮発性メモリまたは前記不揮発性メモリのいずれかに切り替えるアクセス先メモリ切り替え回路と、
を備え、
前記アクセス先メモリ切り替え回路は、前記書き込み回数が計測時間内に閾値を超えた場合は、前記データの書き込み先を前記不揮発性メモリから前記揮発性メモリに切り替え、前記制御部は、前記アクセス先メモリ切り替え回路が前記データの書き込み先を前記不揮発性メモリから前記揮発性メモリに切り替えた後に、前記揮発性メモリに書き込まれた前記データを前記不揮発性メモリへ書き込み、稼働時間と、前記稼働時間の始点で動作が保証される期間と、前記稼働時間内の前記不揮発性メモリへの書き込みの総回数とに基づいて、次の稼働時間における前記閾値を変更する
ことを特徴とするプログラマブルロジックコントローラ。
【請求項２】
前記制御部は、前記計測時間より長い期間を経た後に、前記閾値を変更する
ことを特徴とする請求項１に記載のプログラマブルロジックコントローラ。
【国際調査報告】
2017122332.tif 000006
2017122332.tif 000007