(57)【要約】  一実施の形態によれば、受信回路（１）は、受信したＲＦ信号（ＳＩＮ）のエンベロープ信号（ｒ）を出力するエンベロープ信号生成部（１１）と、クロック信号（ＣＬＫ１）に同期して取り込んだエンベロープ信号（ｒ）を２値化して振幅信号（Ｄｒ）として出力する振幅信号生成部（１３）と、ＲＦ信号（ＳＩＮ）の位相成分を２値化して位相信号（Ｄθ）として出力する位相信号生成部（１２）と、を備え、振幅信号（Ｄｒ）と位相信号（Ｄθ）とに基づいてデジタルＲＦ信号（ＤＯＵＴ）が生成される。
2017094045.tif 000002
【特許請求の範囲】
【請求項１】
受信したＲＦ信号のエンベロープ信号を出力するエンベロープ信号生成手段と、
基準クロック信号に同期して取り込んだ前記エンベロープ信号を２値化して振幅信号として出力する振幅信号生成手段と、
前記ＲＦ信号の位相成分を２値化して位相信号として出力する位相信号生成手段と、
前記振幅信号と前記位相信号とに基づいてデジタルＲＦ信号を出力するデジタルＲＦ信号生成手段と、
を備えた、受信回路。
【請求項２】
前記エンベロープ信号生成手段は、
前記ＲＦ信号の振幅に比例した電圧信号を出力する検波器と、
前記電圧信号に含まれるエンベロープ成分を通過させて前記エンベロープ信号として出力するフィルタと、を有する、
請求項１に記載の受信回路。
【請求項３】
前記エンベロープ信号生成手段は、
前記ＲＦ信号の振幅の対数に比例した電圧信号を出力する検波器と、
前記電圧信号に含まれるエンベロープ成分を通過させて前記エンベロープ信号として出力するフィルタと、を有する、
請求項１に記載の受信回路。
【請求項４】
前記基準クロック信号は、前記位相信号とは異なる信号である、
請求項１〜３の何れか一項に記載の受信回路。
【請求項５】
前記基準クロック信号は、一定周期で電圧レベルが切り替わる信号である、
請求項１〜４の何れか一項に記載の受信回路。
【請求項６】
前記位相信号生成手段は、前記ＲＦ信号と基準電圧信号とを比較し、比較結果を前記位相信号として出力する比較器である、
請求項１〜５の何れか一項に記載の受信回路。
【請求項７】
前記位相信号生成手段は、
シングルエンド信号である前記ＲＦ信号を差動信号に変換するバランと、
前記バランから出力された前記差動信号の一方と他方とを比較し、比較結果を前記位相信号として出力する第１差動入力回路と、
を備えた、請求項１〜６の何れか一項に記載の受信回路。
【請求項８】
前記振幅信号生成手段は、１ビット変調器である、
請求項１〜７の何れか一項に記載の受信回路。
【請求項９】
前記振幅信号生成手段は、ΔΣ変調器である、
請求項１〜７の何れか一項に記載の受信回路。
【請求項１０】
前記振幅信号生成手段は、
前記基準クロック信号の周期よりも長い周期の三角波を生成する積分器と、
前記基準クロック信号に同期して前記三角波の電位と前記エンベロープ信号の電位とを比較し、比較結果を前記振幅信号として出力する第２差動入力回路と、
を備えた、請求項１〜７の何れか一項に記載の受信回路。
【請求項１１】
前記デジタルＲＦ信号生成手段は、前記振幅信号と前記位相信号とを乗算して前記デジタルＲＦ信号を出力する乗算器である、
請求項１〜１０の何れか一項に記載の受信回路。
【請求項１２】
受信した前記ＲＦ信号から前記デジタルＲＦ信号を出力し、ベースバンド信号又はＩＦ信号にダウンコンバートする、請求項１〜１１の何れか一項に記載の受信回路と、
光信号に変換された前記ベースバンド信号又は前記ＩＦ信号を伝送する光ケーブルと、
前記光ケーブルを介して伝送された前記光信号を前記ベースバンド信号又は前記ＩＦ信号に変換して処理するベースバンド処理回路と、
を備えた、受信装置。
【請求項１３】
受信したＲＦ信号のエンベロープ信号を出力するステップと、
基準クロック信号に同期して取り込んだ前記エンベロープ信号を２値化して振幅信号として出力するステップと、
前記ＲＦ信号の位相成分を２値化して位相信号として出力するステップと、
前記振幅信号と前記位相信号とに基づいてデジタルＲＦ信号を生成するステップと、
を備えた、受信方法。
【請求項１４】
前記基準クロック信号は、前記位相信号とは異なる信号である、
請求項１３に記載の受信方法。
【請求項１５】
前記基準クロック信号は、一定周期で電圧レベルが切り替わる信号である、
請求項１３又は１４に記載の受信方法。
【請求項１６】
前記振幅信号を出力するステップでは、
前記基準クロック信号に同期して取り込んだ前記エンベロープ信号をΔΣ変調して前記振幅信号として出力する、
請求項１３〜１５の何れか一項に記載の受信方法。
【請求項１７】
前記振幅信号を出力するステップでは、
前記基準クロック信号の周期よりも長い周期の三角波を生成するステップと、
前記基準クロック信号に同期して前記三角波の電位と前記エンベロープ信号の電位とを比較し、比較結果を前記振幅信号として出力するステップと、を備える、
請求項１３〜１５の何れか一項に記載の受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信回路、受信装置及び受信方法に関し、例えば、回路規模の増大を抑制するのに適した受信回路、受信装置及び受信方法に関する。
【背景技術】
【０００２】
近年、無線通信システムでは、通信容量の拡大のため、複数のアンテナを介して無線通信を行うＭＩＭＯ(Multiple Input and Multiple Output)技術が採用され始めている。特に、数十から数百のアンテナを介して無線通信が行われるＭａｓｓｉｖｅ−ＭＩＭＯ技術では、無線基地局の受信回路（無線部）の数も多くなる。【０００３】
ここで、一般的な受信回路には、無線受信したＲＦ(Radio Frequency)信号をベースバンド信号に変換することを目的として、ミキサ、局部発振器、ＡＤコンバータ等のアナログ処理回路が設けられている。そのため、一般的な受信回路では、回路が大型化し、かつ、消費電力が増大していた。【０００４】
このような問題に対する解決策として、例えば特許文献１には、希望波と妨害波との比に応じて受信モードを切り替えることにより低消費電力化を図った受信機の構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９８７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の構成では、ミキサ、局部発振器、ＡＤコンバータ等のアナログ処理回路が設けられているため、回路規模が増大してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。【０００７】
本発明は、このような問題点を解決するためになされたものであり、回路規模の増大を抑制することが可能な受信回路、受信装置及び受信方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、受信回路は、受信したＲＦ信号のエンベロープ信号を出力するエンベロープ信号生成手段と、基準クロック信号に同期して取り込んだ前記エンベロープ信号を２値化して振幅信号として出力する振幅信号生成手段と、前記ＲＦ信号の位相成分を２値化して位相信号として出力する位相信号生成手段と、前記振幅信号と前記位相信号とに基づいてデジタルＲＦ信号を出力するデジタルＲＦ信号生成手段と、を備える。【０００９】
また、一実施の形態によれば、受信方法は、受信したＲＦ信号のエンベロープ信号を出力するステップと、基準クロック信号に同期して取り込んだ前記エンベロープ信号を２値化して振幅信号として出力するステップと、前記ＲＦ信号の位相成分を２値化して位相信号として出力するステップと、前記振幅信号と前記位相信号とに基づいてデジタルＲＦ信号を生成するステップと、を備える。
【発明の効果】
【００１０】
前記一実施の形態によれば、回路規模の増大を抑制することが可能な受信回路、受信装置及び受信方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１にかかる受信回路の構成を示すブロック図である。
【図２】図１に示す受信回路を搭載した無線基地局を示すブロック図である。
【図３】図１に示す受信回路に設けられたエンベロープ信号生成部の構成例を示すブロック図である。
【図４】図１に示す受信回路に設けられた検波器の構成例を示す図である。
【図５】図１に示す受信回路に設けられたフィルタの構成例を示す図である。
【図６】図１に示す受信回路の第１の具体的構成例を示すブロック図である。
【図７】図１に示す受信回路の第２の具体的構成例を示すブロック図である。
【図８】図１に示す受信回路の第３の具体的構成例を示すブロック図である。
【図９】図８に示す受信回路に設けられたバランの構成例を示す図である。
【図１０】図１に示す受信回路の第４の具体的構成例を示すブロック図である。
【図１１】図１に示す受信回路の第５の具体的構成例を示すブロック図である。
【図１２】図１に示す受信回路の第６の具体的構成例を示すブロック図である。
【図１３】図１に示す受信回路の第７の具体的構成例を示すブロック図である。
【図１４】図１に示す受信回路の第８の具体的構成例を示すブロック図である。
【図１５】図１４に示す受信回路に設けられた積分器の構成例を示す図である。
【図１６】図１に示す受信回路の第９の具体的構成例を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１４】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１５】
＜実施の形態１＞
図１は、実施の形態１にかかる受信回路１の構成を示すブロック図である。
図１に示す受信回路１は、図２を参照すると、例えば無線基地局（受信装置）の無線部（子局）であって、その無線部の受信側において、アンテナＡ１を介して無線受信したアナログのＲＦ信号の振幅成分及び位相成分を抽出して２値化した後、２値化された振幅成分の信号（振幅信号）及び位相成分の信号（位相信号）に基づいてデジタル化された受信信号（デジタルＲＦ信号）を生成する。このデジタルＲＦ信号は、後段のデジタル処理回路によりベースバンド信号又はＩＦ(Intermediate Frequency)信号にダウンコンバートされ、例えば光信号に変換された後、光ケーブルを介して、無線基地局のベースバンド処理部（ＢＢＵ；Base Band Unit）（親局）２に伝送される。ここで、受信回路１は、ＲＦ信号をアナログからデジタルに変換する際にミキサ、局部発振器等を備える必要がないだけでなく、多ビットのＡＤコンバータを備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。以下、具体的に説明する。
【００１６】
図１に示すように、受信回路１は、受信したＲＦ信号のエンベロープ信号を出力するエンベロープ信号生成部１１と、基準クロック信号に同期して取り込んだ前記エンベロープ信号を２値化して振幅信号として出力する振幅信号生成部１３と、前記ＲＦ信号の位相成分を２値化して位相信号として出力する位相信号生成部１２と、前記振幅信号と前記位相信号とに基づいてデジタルＲＦ信号を出力するデジタルＲＦ信号生成部１４と、を備える。
【００１７】
エンベロープ信号生成部１１は、外部から無線受信したＲＦ信号ＳＩＮの振幅を検波してエンベロープ信号ｒを出力する。
【００１８】
（エンベロープ信号生成部１１の構成例）
図３は、エンベロープ信号生成部１１の構成例を示すブロック図である。
図３を参照すると、エンベロープ信号生成部１１は、検波器１１１及びフィルタ１１２を有する。検波器１１１は、ＲＦ信号ＳＩＮの振幅に比例した電圧信号を生成する。フィルタ１１２は、検波器１１１から出力された電圧信号に含まれる不要成分を除去しエンベロープ成分のみを通過させて、エンベロープ信号ｒとして出力する。
【００１９】
図４は、検波器１１１の具体的構成の一例を示す図である。
図４を参照すると、検波器１１１は、容量素子Ｃ１，Ｃ２と、ダイオードＤ１と、コイルＬ１と、抵抗素子Ｒ１と、を有する。検波器１１１の入力端子及び出力端子間にはダイオードＤ１が設けられている。検波器１１１の入力端子とダイオードＤ１のアノードとの間には容量素子Ｃ１が設けられている。ダイオードＤ１のアノードと接地電圧端子ＧＮＤとの間にはコイルＬ１が設けられている。ダイオードＤ１のカソードと接地電圧端子ＧＮＤとの間には抵抗素子Ｒ１及び容量素子Ｃ２が並列に設けられている。なお、検波器１１１は、図４に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。
【００２０】
図５は、フィルタ１１２の具体的構成の一例を示す図である。
図５を参照すると、フィルタ１１２は、容量素子Ｃ３，Ｃ４と、コイルＬ２と、を有する。フィルタ１１２の入力端子及び出力端子間にはコイルＬ２が設けられている。フィルタ１１２の入力端子に接続されるコイルＬ２の一端と、接地電圧端子ＧＮＤと、の間には、容量素子Ｃ３が設けられている。フィルタ１１２の出力端子に接続されるコイルＬ２の他端と、接地電圧端子ＧＮＤと、の間には、容量素子Ｃ４が設けられている。なお、フィルタ１１２は、図５に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。また、必要であれば、フィルタ１１２の前段と後段の両方、又はそのどちらか片方に、オペアンプを用いたボルテージフォロア回路などを追加し、インピーダンスを変換してもよい。また、検波器１１１が有する高周波成分除去特性によって、必要なエンベロープ成分が得られる場合、フィルタ１１２は省略可能である。
【００２１】
位相信号生成部１２は、ＲＦ信号ＳＩＮの位相を検出して２値化されたデジタルの位相信号Ｄθを生成する。具体的には、位相信号生成部１２は、比較器であって、ＲＦ信号ＳＩＮと基準電圧Ｖｒｅｆとを比較して、−１又は１の２値で表される比較結果を位相信号Ｄθとして出力する。基準電圧Ｖｒｅｆは、例えば接地電圧レベル（０Ｖ）である。
【００２２】
振幅信号生成部１３は、エンベロープ信号生成部１１により生成されたエンベロープ信号ｒを基準クロック信号ＣＬＫ１に同期して取り込み、０又は１の２値で表される振幅信号Ｄｒとして出力する。なお、基準クロック信号ＣＬＫ１は、電圧レベルが一定周期で切り替わる一般的な信号波形を有することが好ましいが、必ずしもそれに限定されない。ただし、基準クロック信号ＣＬＫ１は、位相信号生成部１２により生成された位相信号Ｄθとは異なる信号である。
【００２３】
例えば、振幅信号生成部１３は、エンベロープ信号ｒの値が所定値より高い場合に値“１”の振幅信号Ｄｒを出力し、エンベロープ信号ｒの値が所定値以下である場合に値“０”の振幅信号Ｄｒを出力する。あるいは、振幅信号生成部１３は、エンベロープ信号ｒの値の大きさ（即ち、振幅の大きさ）に応じた期間、値“１”の振幅信号Ｄｒを出力する。振幅信号生成部１３の詳細については後述する。
【００２４】
デジタルＲＦ信号生成部１４は、振幅信号生成部１３から出力されたデジタルの振幅信号Ｄｒと、位相信号生成部１２により生成されたデジタルの位相信号Ｄθと、を乗算して、デジタルＲＦ信号ＤＯＵＴを出力する。ここで、デジタルＲＦ信号ＤＯＵＴは、ＲＦ信号ＳＩＮの振幅成分を表す振幅信号Ｄｒと、ＲＦ信号ＳＩＮの位相成分を表す位相信号Ｄθと、を掛け合わせたものであるため、アナログのＲＦ信号ＳＩＮの情報を保持した２値化されたデジタルのＲＦ信号であるということができる。
【００２５】
このデジタルＲＦ信号ＤＯＵＴは、例えば、ＦＰＧＡ(Field Programmable Gate Array)等において形成されたデジタル処理回路（図１において不図示）によりダウンコンバート、フィルタリング、ダウンサンプリング等が実施されることにより、ベースバンド信号又はＩＦ信号にダウンコンバートされる。そして、このベースバンド信号又はＩＦ信号は、例えば光信号に変換された後、光ケーブルを介して、外部の親局（不図示）に伝送される。
【００２６】
（計算式）
続いて、受信回路１により生成されるデジタルＲＦ信号ＤＯＵＴについて計算式を用いて説明する。
【００２７】
まず、無線受信されるＲＦ信号ＳＩＮは、以下の式（１）のように表される。ただし、ｆｃはＲＦ信号ＳＩＮの中心周波数、ｉは虚数単位、ｔは時刻、ｒ（ｔ）は時刻ｔにおける変調信号の振幅成分（時刻ｔにおけるエンベロープ信号ｒの値）、θ（ｔ）は時刻ｔにおける変調信号の位相成分であるものとする。
【００２８】
【数１】
2017094045.tif 000003
【００２９】
次に、ＲＦ信号ＳＩＮの振幅成分（エンベロープ成分）を２値で表した振幅信号Ｄｒは、２値化の影響を省略すると、以下の式（２）のように表される。
【００３０】
【数２】
2017094045.tif 000004
【００３１】
また、ＲＦ信号ＳＩＮの位相成分を２値で表した位相信号Ｄθは、２値化の影響を省略すると、以下の式（３）のように表される。
【００３２】
【数３】
2017094045.tif 000005
【００３３】
式（２）及び式（３）より、振幅信号Ｄｒと位相信号Ｄθとの乗算結果であるデジタルＲＦ信号ＤＯＵＴは、２値化の影響を省略すると、以下の式（４）のように表される。
【００３４】
【数４】
2017094045.tif 000006
【００３５】
式（４）からも明らかなように、受信回路１により生成されるデジタルＲＦ信号ＤＯＵＴは、受信回路１により無線受信されたアナログのＲＦ信号ＳＩＮの情報を含んでいる。
【００３６】
このように、本実施の形態に係る受信回路１は、無線受信したアナログのＲＦ信号ＳＩＮの振幅成分及び位相成分を抽出して２値化した後、２値化された振幅成分の信号（振幅信号Ｄｒ）及び位相成分の信号（位相信号Ｄθ）に基づいてデジタル化された受信信号（デジタルＲＦ信号）ＤＯＵＴを生成する。
【００３７】
ここで、本実施の形態に係る受信回路１は、ＲＦ信号をアナログからデジタルに変換する際にミキサ、局部発振器等を備える必要がないだけでなく、多ビットのＡＤコンバータを備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。これは、ＭＩＭＯ技術、特にＭａｓｓｉｖｅ−ＭＩＭＯ技術が採用された無線通信システムにおいて有効である。
【００３８】
特に近年では、信号帯域の広帯域化が進んでいるため、受信回路に設けられたＡＤコンバータには高速化が求められるが、このことは消費電力の増大に影響を与える。そのため、多ビットのＡＤコンバータを備える必要のない受信回路１は、消費電力の増大を効果的に抑制することができる。
【００３９】
また、本実施の形態に係る受信回路１では、エンベロープ信号生成部１１が、検波器１１１の出力信号（ＲＦ信号ＳＩＮの振幅に比例する電圧信号）に含まれる高周波成分を除去して変動の遅いエンベロープ成分のみを通過させている。そのため、振幅信号生成部１３は、ＲＦ信号ＳＩＮを直接変調する場合と比較して、低いサンプリング周波数でも高いＳＮ特性を維持した状態でエンベロープ信号ｒを変調することができる。
【００４０】
例えば、中心周波数が５ＧＨｚ、信号帯域幅が１００ＭＨｚのＲＦ信号ＳＩＮをＯＳＲ(Over Sampling Ratio)＝１０で受信する場合、ＲＦ信号ＳＩＮを直接変調する場合のサンプリング周波数は５０ＧＨｚであるのに対し、エンベロープ信号ｒを変調する場合のサンプリング周波数は１ＧＨｚ程度で良い。
【００４１】
また、本実施の形態に係る受信回路１は、ミキサや局部発振器等のアナログ回路を備えずに、ほとんどがデジタル回路により構成されている。そのため、例えば、Ｍａｓｓｉｖｅ−ＭＩＭＯ技術が採用された無線通信システムに受信回路１が適応された場合、複数の受信回路間での遅延時間のばらつき等の校正が容易である。
【００４２】
さらに、本実施の形態に係る受信回路１は、２値化された２種類の信号（振幅信号Ｄｒ及び位相信号Ｄθ）を後段のデジタル処理回路に伝送すればよいため、配線を簡易にできる。それにより、回路規模の増大が抑制されるとともに、消費電力の増大が抑制される。
【００４３】
なお、無線受信したＲＦ信号をミキサや局部発振器を用いずに直接ＡＤ変換することにより、回路の小型化及び簡略化を図ることも考えられている。しかしながら、この場合、ＡＤコンバータは、ＧＨｚ帯のＲＦ信号をＡＤ変換する必要があるため、非常に高速なサンプリングレートで動作することが求められる。さらに、サンプリングレートの増加に伴って、消費電力も増大してしまう。それに対し、本実施の形態に係る受信回路は、多ビットのＡＤコンバータを備える必要が無く、かつ、振幅信号生成部は、フィルタによって高周波成分が除去された変動の遅いエンベロープ信号ｒを変調すればよいため、消費電力の増大を抑制することができる。
【００４４】
続いて、受信回路１の具体的構成例について説明する。
【００４５】
（受信回路１の第１の具体的構成例）
図６は、受信回路１の第１の具体的構成例を受信回路１ａとして示すブロック図である。受信回路１ａは、受信回路１が基地局装置の無線部として用いられた場合におけるより詳細な構成を示している。
【００４６】
図６に示すように、受信回路１ａは、エンベロープ信号生成部１１、位相信号生成部１２、振幅信号生成部１３の具体例の一つである１ビット変調器１３ａ、デジタルＲＦ信号生成部１４の具体例の一つである乗算器１４ａ及びデータ変換部１７に加えて、バンドパスフィルタ１５、低雑音増幅器１６、Ｅ／Ｏ変換部１８をさらに備える。なお、図６には、アンテナＡ１も示されている。
【００４７】
バンドパスフィルタ１５は、外部からアンテナＡ１を介して無線受信したＲＦ信号ＳＩＮのうち所望の周波数帯域を通過させる。低雑音増幅器１６は、バンドパスフィルタ１５を通過したＲＦ信号ＳＩＮを増幅する。エンベロープ信号生成部１１及び１ビット変調器１３ａによる振幅信号Ｄｒの生成、及び、位相信号生成部１２による位相信号Ｄθの生成は、低雑音増幅器１６により増幅されたＲＦ信号ＳＩＮを用いて行われる。
【００４８】
データ変換部１７は、乗算器１４ａから出力されたデジタルＲＦ信号ＤＯＵＴに対してダウンコンバート、フィルタリング、ダウンサンプリング等を実施することにより、当該デジタルＲＦ信号ＤＯＵＴをベースバンド信号又はＩＦ信号に変換する。本例では、データ変換部１７は、デジタルＲＦ信号ＤＯＵＴをベースバンド信号に変換後、さらにＣＰＲＩ規格の信号（ＣＰＲＩ信号）に変換している。
【００４９】
Ｅ／Ｏ変換部１８は、データ変換部１７から出力されたＣＰＲＩ信号を光信号に変換する。この光信号は、図示しない光ゲーブルを介して、外部の親局（ＢＢＵ；Base Band Unit）に伝送される。
【００５０】
ここで、デジタルＲＦ信号生成部１４を構成する乗算器１４ａやデータ変換部１７は、デジタル信号を処理するため、アナログ信号を処理するエンベロープ信号生成部１１、位相信号生成部１２、１ビット変調器１３ａ等に用いられる半導体集積回路とは別の半導体集積回路上に形成されてもよい。デジタルＲＦ信号生成部１４は、例えば、ＦＰＧＡを用いて構成されてもよい。つまり、乗算器１４ａやデータ変換部１７は、例えばＦＰＧＡ上に配置された複数の論理ゲートを組み合わせることで形成されたデジタル処理回路である。受信回路１ａは、ＦＰＧＡ等の集積回路上に形成された乗算器１４ａやデータ変換部１７等のデジタル処理回路に対して、２値化された２種類の信号（振幅信号Ｄｒ及び位相信号Ｄθ）を伝送すればよいため、配線を簡易にできる。それにより、回路規模の増大が抑制されるとともに、消費電力の増大が抑制される。
【００５１】
（受信回路１の第２の具体的構成例）
図７は、受信回路１の第２の具体的構成例を受信回路１ｂとして示すブロック図である。受信回路１ｂは、受信回路１と比較して、デジタルＲＦ信号生成部１４を構成するインターフェース回路をより具体的に示している。
【００５２】
デジタルＲＦ信号生成部１４には、入力のインターフェース回路として、差動入力回路２１，２２が設けられている。また、デジタルＲＦ信号生成部１４には、差動入力回路２１，２２に向けたクロック信号ＣＬＫ２を生成するクロック発生源２３が設けられている。
【００５３】
差動入力回路２１は、クロック発生源２３からのクロック信号ＣＬＫ２に同期して、振幅信号生成部１３の具体例の一つである１ビット変調器１３ａから出力された振幅信号Ｄｒと、基準電圧Ｖｒｅｆ１と、を比較する。例えば、１ビット変調器１３ａから出力された振幅信号Ｄｒの電圧範囲が電圧ＶｒＨと接地電圧ＧＮＤであった場合、基準電圧Ｖｒｅｆ１は、電圧ＶｒＨと接地電圧ＧＮＤとの間の中間電圧である。差動入力回路２１は、１ビット変調器１３ａから出力された振幅信号Ｄｒの電圧が、基準電圧Ｖｒｅｆ１よりも高い場合は、値“１”を出力し、振幅信号Ｄｒが基準電圧Ｖｒｅｆ１よりも低い場合は、値“０”を出力する。したがって、差動入力回路２１は、振幅信号Ｄｒから、その論理値を判定して出力する。
【００５４】
差動入力回路２２は、クロック発生源２３からのクロック信号ＣＬＫ２に同期して、位相信号生成部１２により生成された位相信号Ｄθと、基準電圧Ｖｒｅｆ２と、を比較する。例えば、位相信号生成部１２から出力された位相信号Ｄθの電圧範囲がＶθから−Ｖθであった場合、基準電圧Ｖｒｅｆ２は、接地電圧ＧＮＤである。差動入力回路２２は、位相信号生成部１２から出力された位相信号Ｄθの電圧が、基準電圧Ｖｒｅｆ２よりも高い場合は、値“１”を出力し、位相信号Ｄθが基準電圧Ｖｒｅｆ２よりも低い場合は、値“−１”を出力する。したがって、差動入力回路２２は、位相信号Ｄθから、その論理値を判定して出力する。
【００５５】
そして、デジタルＲＦ信号生成部１４の具体例の一つである乗算器１４ａは、差動入力回路２１から出力された振幅信号Ｄｒと、差動入力回路２２から出力された位相信号Ｄθと、を乗算して、デジタルＲＦ信号ＤＯＵＴを出力する。受信回路１ｂのその他の構成及び動作については、受信回路１の場合と同様であるため、その説明を省略する。また、図７では、デジタルＲＦ信号生成部１４を構成するデータ変換部１７は、図６と同じであるので記載を省略している。
【００５６】
（受信回路１の第３の具体的構成例）
図８は、受信回路１の第３の具体的構成例を受信回路１ｃとして示すブロック図である。受信回路１ｃは、受信回路１ｂと比較して、位相信号生成部１２の構成が異なる。
【００５７】
図８を参照すると、位相信号生成部１２は、新たに設けられたバラン３１と、差動入力回路２２と、によって構成される。バラン３１は、シングルエンド信号であるＲＦ信号ＳＩＮを差動信号に変換する。差動入力回路２２は、比較器として用いられ、バラン３１から出力されたＲＦ信号ＳＩＮの差動信号の一方と他方を比較して、比較結果を位相信号Ｄθとして出力する。
【００５８】
図９は、バラン３１の具体的構成の一例を示す図である。
図９を参照すると、バラン３１は、トランスフォーマを構成するコイルＬ３，Ｌ４を備える。コイルＬ３の一端は、バラン３１の入力端子に接続され、コイルＬ３の他端は、接地電圧端子ＧＮＤに接続される。コイルＬ４の一端及び他端は、差動出力端子の一方及び他方にそれぞれ接続される。バラン３１は、コイルＬ３を用いてシングルエンド信号であるＲＦ信号ＳＩＮを磁気に変換し、コイルＬ４を用いて当該磁気を差動信号に変換する。なお、バラン３１は、図９に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。
【００５９】
受信回路１ｃのその他の構成及び動作については、受信回路１ｂの場合と同様であるため、その説明を省略する。
【００６０】
受信回路１ｃは、デジタルＲＦ信号生成部１４に設けられた差動入力回路２１を位相信号生成部１２の一部として用いることにより、回路規模の増大を抑制することができる。
【００６１】
（受信回路１の第４の具体的構成例）
図１０は、受信回路１の第４の具体的構成例を受信回路１ｄとして示すブロック図である。受信回路１ｄでは、受信回路１ｃと比較して、乗算器１４ａの後段に設けられていたデジタル処理回路の一部であるダウンサンプリング及び多ビット化回路４１が、差動入力回路２１と乗算器１４ａとの間に設けられている。
【００６２】
ダウンサンプリング及び多ビット化回路４１は、差動入力回路２１から出力された振幅信号Ｄｒに対して、ダウンサンプリング及び多ビット化の処理を実施して、振幅信号Ｄｒ’として出力する。振幅信号Ｄｒに不要な信号が含まれる場合は、適宜フィルタリングしつつ、ダウンサンプリング及び多ビット化を行う。そして、乗算器１４ａは、デジタルの振幅信号Ｄｒ’とデジタルの位相信号Ｄθとを乗算して、デジタルＲＦ信号ＤＯＵＴを出力する。
【００６３】
受信回路１ｄのその他の構成及び動作については、受信回路１ｃの場合と同様であるため、その説明を省略する。
【００６４】
このように、受信回路１ｄは、デジタル処理回路の一部が乗算器１４ａの前段に設けられた場合でも、受信回路１ｃと同等の効果を奏することができる。
【００６５】
（受信回路１の第５の具体的構成例）
図１１は、受信回路１の第５の具体的構成例を受信回路１ｅとして示すブロック図である。受信回路１ｅでは、受信回路１ｄと比較して、乗算器１４ａの後段に設けられていたデジタル処理回路の一部であるダウンコンバート、ダウンサンプリング及び多ビット化回路５１が、差動入力回路２２と乗算器１４ａとの間に設けられている。
【００６６】
ダウンコンバート、ダウンサンプリング及び多ビット化回路５１は、差動入力回路２２から出力された位相信号Ｄθに対して、ダウンコンバート、ダウンサンプリング及び多ビット化の処理を実施して、位相信号Ｄθ’として出力する。位相信号Ｄθに不要な信号が含まれる場合は、適宜フィルタリングしつつ、ダウンサンプリング及び多ビット化を行う。そして、乗算器１４ａは、デジタルの振幅信号Ｄｒ’と、デジタルの位相信号Ｄθ’と、を乗算して、デジタルＲＦ信号ＤＯＵＴを出力する。例えば、ダウンコンバート、ダウンサンプリング及び多ビット化回路５１において、位相信号Ｄθをベースバンド帯域までダウンコンバートした場合、得られるデジタルＲＦ信号ＤＯＵＴはベースバンド帯域の受信信号である。
【００６７】
受信回路１ｅのその他の構成及び動作については、受信回路１ｄの場合と同様であるため、その説明を省略する。
【００６８】
このように、受信回路１ｅは、デジタル処理回路の一部が乗算器１４ａの前段に設けられた場合でも、受信回路１ｄと同等の効果を奏することができる。
【００６９】
（受信回路１の第６の具体的構成例）
図１２は、受信回路１の第６の具体的構成例を受信回路１ｆとして示すブロック図である。受信回路１ｆは、受信回路１ｄと比較して、エンベロープ信号生成部１１に代えてエンベロープ信号生成部１１ｆを備えるとともに、ダウンサンプリング及び多ビット化回路４１と乗算器１４ａとの間に真数変換部６１をさらに備える。
【００７０】
エンベロープ信号生成部１１ｆは、エンベロープ信号生成部１１と比較して、検波器１１１に代えて対数検波器１１３を有する。エンベロープ信号生成部１１ｆにおいて、対数検波器１１３は、ＲＦ信号ＳＩＮの振幅の対数に比例した電圧信号を生成する。フィルタ１１２は、対数検波器１１３から出力された電圧信号に含まれる不要成分を除去しエンベロープ成分のみを通過させて、エンベロープ信号ｒとして出力する。ただし、対数検波器１１３が有する高周波成分除去特性によって、必要なエンベロープ信号ｒが得られる場合、フィルタ１１２は省略できる。
【００７１】
また、真数変換部６１は、ダウンサンプリング及び多ビット化回路４１から出力された振幅信号Ｄｒ’を対数から真数に変換して出力する。そして、乗算器１４ａは、真数に変換された振幅信号Ｄｒ’と、位相信号Ｄθと、を乗算して、デジタルＲＦ信号ＤＯＵＴを出力する。
【００７２】
受信回路１ｆのその他の構成及び動作については、受信回路１ｄの場合と同様であるため、その説明を省略する。
【００７３】
このように、受信回路１ｆは、ＲＦ信号ＳＩＮの振幅成分を対数で取り扱うことにより、ダイナミックレンジを広くすることができる。
【００７４】
（受信回路１の第７の具体的構成例）
図１３は、受信回路１の第７の具体的構成例を受信回路１ｇとして示すブロック図である。受信回路１ｇでは、受信回路１ｃと比較して、１ビット変調器１３ａとしてΔΣ変調器７１が用いられている。
【００７５】
デジタルＲＦ信号生成部１４には、出力のインターフェース回路として、差動出力回路７２がさらに設けられている。差動出力回路７２は、クロック発生源２３からのクロック信号ＣＬＫ２に同期して、クロック信号ＣＬＫ２と同じ周期で論理値が切り替わる入力信号を取り込み、クロック信号ＣＬＫ１として出力する。それにより、差動出力回路７２は、差動入力回路２１，２２に供給されるクロック信号ＣＬＫ２の２倍の周期のクロック信号ＣＬＫ１をデジタルＲＦ信号生成部１４外に出力する。このクロック信号ＣＬＫ１は、ΔΣ変調器７１に供給される。
【００７６】
ΔΣ変調器７１は、クロック信号ＣＬＫ１の立ち上がりと立ち下がり毎に、エンベロープ信号ｒをΔΣ変調し、２値化されたデジタルの振幅信号（ΔΣ変調信号）Ｄｒを出力する。そして、乗算器１４ａは、振幅信号Ｄｒと、位相信号Ｄθと、を乗算して、デジタルＲＦ信号ＤＯＵＴを出力する。
【００７７】
受信回路１ｇのその他の構成及び動作については、受信回路１ｃの場合と同様であるため、その説明を省略する。
【００７８】
なお、受信回路１ｂ〜１ｆ等においても、１ビット変調器１３ａとしてΔΣ変調器７１が用いられることができる。
【００７９】
（受信回路１の第８の具体的構成例）
図１４は、受信回路１の第８の具体的構成例を受信回路１ｈとして示すブロック図である。受信回路１ｈでは、受信回路１ｄと比較して、１ビット変調器１３ａとして、積分器８１及び差動入力回路２１からなる傾斜型ＡＤコンバータが用いられている。
【００８０】
デジタルＲＦ信号生成部１４には、出力のインターフェース回路として、差動出力回路７２がさらに設けられている。差動出力回路７２は、クロック発生源２３からのクロック信号ＣＬＫ２に同期して、クロック信号ＣＬＫ２よりも長い周期で論理値が切り替わる入力信号を取り込み、クロック信号ＣＬＫ３として出力する。それにより、差動出力回路７２は、差動入力回路２１，２２に供給されるクロック信号ＣＬＫ２の周期よりも長い周期のクロック信号ＣＬＫ３をデジタルＲＦ信号生成部１４外に出力する。このクロック信号ＣＬＫ３は、積分器８１に供給される。
【００８１】
積分器８１は、クロック信号ＣＬＫ３と同じ周期（換言すると、クロック信号ＣＬＫ２よりも大きな周期）の三角波を出力する。
【００８２】
図１５は、積分器８１の具体的構成の一例を示す図である。
図１５を参照すると、積分器８１は、オペアンプＡＭＰ１と、抵抗素子Ｒ２と、容量素子Ｃ５と、を備える。積分器８１の入力端子とオペアンプＡＭＰ１の反転入力端子との間には、抵抗素子Ｒ２が設けられている。オペアンプＡＭＰ１の出力端子及び反転入力端子間には、容量素子Ｃ５が設けられている。オペアンプＡＭＰ１の非反転入力端子は、接地電圧端子ＧＮＤに接続されている。オペアンプＡＭＰ１の出力端子は、積分器８１の出力端子に接続されている。なお、積分器８１は、図１５に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。
【００８３】
差動入力回路２１は、クロック信号ＣＬＫ２に同期して、エンベロープ信号生成部１１により生成されたエンベロープ信号ｒと、積分器８１から出力された三角波と、を比較して、２値化されたデジタルの振幅信号Ｄｒを出力する。
【００８４】
例えば、差動入力回路２１は、エンベロープ信号ｒの電圧が、三角波の電圧より大きい場合は値“１”の振幅信号Ｄｒを出力し、エンベロープ信号ｒの電圧が三角波の電圧以下の場合は値“０”の振幅信号Ｄｒを出力する。
【００８５】
ここで、ダウンサンプリング及び多ビット化回路４１は、例えば、三角波の一周期ごとに（即ち、クロック信号ＣＬＫ３の一周期ごとに）、クロック信号ＣＬＫ２に同期して差動入力回路２１から出力された振幅信号Ｄｒの値の和を計算する。そして、ダウンサンプリング及び多ビット化回路４１は、その和の値を振幅信号Ｄｒ’として出力する。それにより、ＲＦ信号ＳＩＮの振幅成分を取得することができる。
【００８６】
その後、乗算器１４ａは、ダウンサンプリング及び多ビット化された振幅信号Ｄｒ’と、位相信号Ｄθと、を乗算して、デジタルＲＦ信号ＤＯＵＴを出力する。
【００８７】
受信回路１ｈのその他の構成及び動作については、受信回路１ｄの場合と同様であるため、その説明を省略する。
【００８８】
このように、受信回路１ｈは、１ビット変調器１３ａとして、積分器８１及び差動入力回路２１からなる傾斜型ＡＤコンバータを用いることにより、ΔΣ変調器７１を用いる場合よりも、回路規模の増大を抑制することができる。また、それに伴って、消費電力の増大を抑制することができる。
【００８９】
なお、受信回路１ｂ〜１ｆ等においても、１ビット変調器１３ａとして、積分器８１及び差動入力回路２１からなる傾斜型ＡＤコンバータが用いられることができる。
【００９０】
（受信回路１の第９の具体的構成例）
図１６は、受信回路１の第９の具体的構成例を受信回路１ｉとして示すブロック図である。受信回路１ｉは、受信回路１ｂと比較して、位相信号生成部１２の前段に信号増幅器９１をさらに備えるとともに、１ビット変調器１３ａの前段に信号増幅器９２をさらに備えている。
【００９１】
信号増幅器９１は、例えば低雑音増幅器１６（図１６において不図示）により増幅されたＲＦ信号ＳＩＮを、さらに増幅して出力する。それにより、位相信号生成部１２は、ＲＦ信号ＳＩＮと基準電圧Ｖｒｅｆ２とを比較し易くなるため、正確に位相信号Ｄθを出力できる。この信号増幅器９１は飽和型増幅器や、ゲイン可変型増幅器でもよい。飽和型増幅器の場合、ＲＦ信号ＳＩＮは矩形状又はそれに近い形状に波形整形されて出力される。ゲイン可変型増幅器の場合、エンベロープ信号生成部１１の出力レベルや、本受信回路の受信結果を元に、適切なゲインに変更して使用する。
【００９２】
信号増幅器９２は、例えば、エンベロープ信号生成部１１により生成されたエンベロープ信号を、さらに増幅して出力する。それにより、１ビット変調器１３ａは、エンベロープ信号が小さい場合でもより正確に振幅信号Ｄｒを出力できる。この信号増幅器９２は、ゲイン可変増幅器でもよい。ゲイン可変増幅器の場合、エンベロープ信号生成部１１の出力レベルや、本受信回路の受信結果を元に、適切なゲインに変更して使用する。それにより、１ビット変調器１３ａのダイナミックレンジが向上することと同等の効果が得られる。
【００９３】
信号増幅器９１と信号増幅器９２とは、何れか片方のみが設けられてよい。なお、受信回路１ｃ〜１ｈにおいても、位相信号生成部１２の前段に信号増幅器９１や、１ビット変調器１３ａの前段に信号増幅器９２をさらに備えることができる。
【００９４】
上記実施の形態にかかる受信回路の特徴部分は、趣旨を逸脱しない限りにおいて、組み合わせて用いられてもよい。
【００９５】
上記実施の形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
【００９６】
（付記１）
受信したＲＦ信号のエンベロープ信号を出力するエンベロープ信号生成手段と、
基準クロック信号に同期して取り込んだ前記エンベロープ信号を２値化して振幅信号として出力する振幅信号生成手段と、
シングルエンド信号である前記ＲＦ信号を差動信号に変換するバランと、
前記差動信号の一方と他方とを比較することによって得られた前記ＲＦ信号の位相成分を２値で表した位相信号と、前記振幅信号と、に基づいてデジタルＲＦ信号を出力するデジタルＲＦ信号生成手段と、を備えた、受信回路。
【００９７】
（付記２）
前記エンベロープ信号生成手段は、
前記ＲＦ信号の振幅に比例した電圧信号を出力する検波器と、
前記電圧信号に含まれるエンベロープ成分を通過させて前記エンベロープ信号として出力するフィルタと、を有する、
付記１に記載の受信回路。
【００９８】
（付記３）
前記エンベロープ信号生成手段は、
前記ＲＦ信号の振幅の対数に比例した電圧信号を出力する検波器と、
前記電圧信号に含まれるエンベロープ成分を通過させて前記エンベロープ信号として出力するフィルタと、を有する、
付記１に記載の受信回路。
【００９９】
（付記４）
前記基準クロック信号は、前記位相信号とは異なる信号である、
付記１〜３の何れか一項に記載の受信回路。
【０１００】
（付記５）
前記基準クロック信号は、一定周期で電圧レベルが切り替わる信号である、
付記１〜４の何れか一項に記載の受信回路。
【０１０１】
（付記６）
前記振幅信号生成手段は、１ビット変調器である、
付記１〜５の何れか一項に記載の受信回路。
【０１０２】
（付記７）
前記振幅信号生成手段は、ΔΣ変調器である、
付記１〜５の何れか一項に記載の受信回路。
【０１０３】
（付記８）
前記振幅信号生成手段は、
前記基準クロック信号の周期よりも長い周期の三角波を生成する積分器と、
前記基準クロック信号に同期して前記三角波の電位と前記エンベロープ信号の電位とを比較し、比較結果を前記振幅信号として出力する第２差動入力回路と、
を備えた、付記１〜５の何れか一項に記載の受信回路。
【０１０４】
（付記９）
前記デジタルＲＦ信号生成手段は、前記振幅信号と前記位相信号とを乗算して前記デジタルＲＦ信号を出力する乗算器である、
付記１〜８の何れか一項に記載の受信回路。
【０１０５】
（付記１０）
受信した前記ＲＦ信号から前記デジタルＲＦ信号を生成し、ベースバンド信号又はＩＦ信号にダウンコンバートする、付記１〜９の何れか一項に記載の受信回路と、
光信号に変換された前記ベースバンド信号又は前記ＩＦ信号を伝送する光ケーブルと、
前記光ケーブルを介して伝送された前記光信号を前記ベースバンド信号又は前記ＩＦ信号に変換して処理するベースバンド処理回路と、
を備えた、受信装置。
【符号の説明】
【０１０６】
１  受信回路
１ａ〜１ｈ  受信回路
２  ベースバンド処理部
１１  エンベロープ信号生成部
１１ｆ  エンベロープ信号生成部
１２  位相信号生成部
１３  振幅信号生成部
１３ａ  １ビット変調器
１４  デジタルＲＦ信号生成部
１４ａ  乗算器
１５  バンドパスフィルタ
１６  低雑音増幅器
１７  データ変換部
１８  Ｅ／Ｏ変換部
２１  差動入力回路
２２  差動入力回路
２３  クロック発生源
３１  バラン
４１  ダウンサンプリング及び多ビット化回路
５１  ダウンコンバート、ダウンサンプリング及び多ビット化回路
６１  真数変換部
７１  ΔΣ変調器
７２  差動出力回路
８１  積分器
９１  信号増幅器
９２  信号増幅器
１１１  検波器
１１２  フィルタ
１１３  対数検波器
Ａ１  アンテナ
ＡＭＰ１  増幅器
Ｃ１〜Ｃ５  容量素子
Ｄ１  ダイオード
Ｌ１〜Ｌ４  コイル
Ｒ１，Ｒ２  抵抗素子
【図１】
2017094045.tif 000007
【図２】
2017094045.tif 000008
【図３】
2017094045.tif 000009
【図４】
2017094045.tif 000010
【図５】
2017094045.tif 000011
【図６】
2017094045.tif 000012
【図７】
2017094045.tif 000013
【図８】
2017094045.tif 000014
【図９】
2017094045.tif 000015
【図１０】
2017094045.tif 000016
【図１１】
2017094045.tif 000017
【図１２】
2017094045.tif 000018
【図１３】
2017094045.tif 000019
【図１４】
2017094045.tif 000020
【図１５】
2017094045.tif 000021
【図１６】
2017094045.tif 000022
【手続補正書】
【提出日】平成30年5月25日(2018.5.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受信したＲＦ信号のエンベロープ信号を出力するエンベロープ信号生成手段と、
基準クロック信号に同期して取り込んだ前記エンベロープ信号を２値化して振幅信号として出力する振幅信号生成手段と、
前記ＲＦ信号の位相成分を２値化して位相信号として出力する位相信号生成手段と、
前記振幅信号と前記位相信号とに基づいてデジタルＲＦ信号を出力するデジタルＲＦ信号生成手段と、
を備えた、受信回路。
【請求項２】
前記エンベロープ信号生成手段は、
前記ＲＦ信号の振幅に比例した電圧信号を出力する検波器と、
前記電圧信号に含まれるエンベロープ成分を通過させて前記エンベロープ信号として出力するフィルタと、を有する、
請求項１に記載の受信回路。
【請求項３】
前記エンベロープ信号生成手段は、
前記ＲＦ信号の振幅の対数に比例した電圧信号を出力する検波器と、
前記電圧信号に含まれるエンベロープ成分を通過させて前記エンベロープ信号として出力するフィルタと、を有する、
請求項１に記載の受信回路。
【請求項４】
前記基準クロック信号は、前記位相信号とは異なる信号である、
請求項１〜３の何れか一項に記載の受信回路。
【請求項５】
前記基準クロック信号は、一定周期で電圧レベルが切り替わる信号である、
請求項１〜４の何れか一項に記載の受信回路。
【請求項６】
前記位相信号生成手段は、前記ＲＦ信号と基準電圧信号とを比較し、比較結果を前記位相信号として出力する比較器である、
請求項１〜５の何れか一項に記載の受信回路。
【請求項７】
前記位相信号生成手段は、
シングルエンド信号である前記ＲＦ信号を差動信号に変換するバランと、
前記バランから出力された前記差動信号の一方と他方とを比較し、比較結果を前記位相信号として出力する第１差動入力回路と、
を備えた、請求項１〜６の何れか一項に記載の受信回路。
【請求項８】
前記振幅信号生成手段は、１ビット変調器である、
請求項１〜７の何れか一項に記載の受信回路。
【請求項９】
前記振幅信号生成手段は、ΔΣ変調器である、
請求項１〜７の何れか一項に記載の受信回路。
【請求項１０】
受信したＲＦ信号のエンベロープ信号を出力するステップと、
基準クロック信号に同期して取り込んだ前記エンベロープ信号を２値化して振幅信号として出力するステップと、
前記ＲＦ信号の位相成分を２値化して位相信号として出力するステップと、
前記振幅信号と前記位相信号とに基づいてデジタルＲＦ信号を生成するステップと、
を備えた、受信方法。
【国際調査報告】
2017094045.tif 000023
2017094045.tif 000024
2017094045.tif 000025
2017094045.tif 000026