(57)【要約】  撮像素子は、入射光を光電変換する光電変換部と、前記光電変換部により光電変換された電荷が転送されて蓄積される蓄積部と、前記光電変換部により生成された電荷を前記蓄積部に転送する転送部とを有する複数の画素が設けられた第１半導体層と、前記電荷を前記光電変換部から前記蓄積部に転送するための転送信号を前記転送部に供給する供給部が前記複数の画素ごとに設けられた第２半導体層と、前記蓄積部に転送された前記電荷に基づいた信号が入力される第３半導体層と、を備える。
2017057397.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換する光電変換部と、前記光電変換部により光電変換された電荷が転送されて蓄積される蓄積部と、前記光電変換部により生成された電荷を前記蓄積部に転送する転送部とを有する複数の画素が設けられた第１半導体層と、
前記電荷を前記光電変換部から前記蓄積部に転送するための転送信号を前記転送部に供給する供給部が前記複数の画素ごとに設けられた第２半導体層と、
前記蓄積部に転送された前記電荷に基づいた信号が入力される第３半導体層と、
を備える撮像素子。
【請求項２】
請求項１に記載の撮像素子において、
前記第２半導体層は、薄膜トランジスタを有する撮像素子。
【請求項３】
請求項２に記載の撮像素子において、
前記第１半導体層および前記第３半導体層は、半導体基板により構成される撮像素子。
【請求項４】
請求項２または請求項３に記載の撮像素子において、
前記第２半導体層は、前記第１半導体層である半導体基板と、前記第３半導体層である半導体基板との間に設けられた絶縁部に配置される撮像素子。
【請求項５】
請求項１に記載の撮像素子において、
前記第１半導体層は、シリコン基板と埋め込み酸化膜層とシリコン層とを備えたＳＯＩ基板の前記シリコン基板および前記シリコン層の一方であり、前記第２半導体層は前記シリコン基板および前記シリコン層の他方である撮像素子。
【請求項６】
請求項５に記載の撮像素子において、
前記第３半導体層は、半導体基板により構成される撮像素子。
【請求項７】
請求項１から請求項６までのいずれか一項に記載の撮像素子において、
複数の前記供給部のうちの一部の前記供給部は、第１の期間に前記光電変換部が生成した電荷を前記蓄積部に転送させ、他の一部の前記供給部は、前記第１の期間とは異なる長さの第２の期間に前記光電変換部が生成した電荷を前記蓄積部に転送させる前記転送信号を供給する撮像素子。
【請求項８】
請求項１から請求項７までのいずれか一項に記載の撮像素子において、
前記供給部は、第１電源部により前記第１半導体層の電圧よりも高い電圧が印加される第１拡散部と、第２電源部により前記第１半導体層の電圧よりも低い電圧が印加される第２拡散部とを有し、前記第１電源部により印加された電圧に基づく第１の電圧を前記転送部に供給し、前記第２電源部により印加された電圧に基づく第２の電圧を前記転送部に供給する撮像素子。
【請求項９】
請求項８に記載の撮像素子において、
前記光電変換部は埋め込みフォトダイオードであり、
前記転送部は、前記転送信号が前記第１の電圧であるときには前記光電変換部により光電変換された電荷を前記蓄積部に転送し、前記転送信号が前記第２の電圧であるときには前記光電変換部により光電変換された電荷を前記蓄積部に転送しない撮像素子。
【請求項１０】
請求項９に記載の撮像素子において、
前記供給部は、接地電圧以上である第３の電圧と接地電圧以上であり前記第３の電圧よりも高い第４の電圧とからなる駆動信号を前記第１の電圧と前記第２の電圧とからなる前記転送信号に変換するレベルシフト回路を有する撮像素子。
【請求項１１】
請求項１０に記載の撮像素子において、
前記駆動信号を前記レベルシフト回路に出力するインバータ回路を更に備え、
前記レベルシフト回路は、少なくとも６つのトランジスタを含み、前記駆動信号が前記第３の電圧であるときには前記第１の電圧である前記転送信号を出力し、前記駆動信号が前記第４の電圧であるときには前記第２の電圧である前記転送信号を出力する撮像素子。
【請求項１２】
請求項１から請求項１１までのいずれか一項に記載の撮像素子において、
前記光電変換部は、前記第１半導体層の光が入射する面に設けられ、前記転送部および前記蓄積部は、前記第１半導体層の前記第２半導体層側の面に設けられる撮像素子。
【請求項１３】
入射光を光電変換する光電変換部と、前記光電変換部により光電変換された電荷が転送されて蓄積される蓄積部と、前記光電変換部により生成された電荷を前記蓄積部に転送する転送部とを有する複数の画素が設けられた第１半導体基板と、
前記第１半導体基板に積層して配置され、前記電荷を前記光電変換部から前記蓄積部に転送するための転送信号を前記転送部に供給する供給部が前記複数の画素ごとに設けられた半導体層と、
を備える撮像素子。
【請求項１４】
絶縁部が形成され、所定の基板電圧が設定された第１半導体基板と、
前記第１半導体基板に設けられ、入射光を光電変換する光電変換部と、
前記第１半導体基板に設けられ、前記光電変換部により光電変換された電荷を転送信号に基づき蓄積部に転送する転送部と、
正電圧である第１の信号電圧と負電圧である第２の信号電圧とを含む前記転送信号を前記転送部に供給する、前記絶縁部によって前記第１半導体基板から電気的に絶縁された供給部と、
を備える撮像素子。
【請求項１５】
請求項１から請求項１４までのいずれか一項に記載の撮像素子を有する電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および電子カメラに関する。
【背景技術】
【０００２】
従来、画素が形成されたチップと、画素を駆動する画素駆動回路が形成されたチップとが積層された撮像素子が知られている（例えば特許文献１）。従来の撮像素子で画素毎に露光量を制御するには、各画素に転送パルスの２つの電源を設けねばならないという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本国特開２０１０−２２５９２７号公報
【発明の概要】
【０００４】
第１の態様によると、撮像素子は、入射光を光電変換する光電変換部と、前記光電変換部により光電変換された電荷が転送されて蓄積される蓄積部と、前記光電変換部により生成された電荷を前記蓄積部に転送する転送部とを有する複数の画素が設けられた第１半導体層と、前記電荷を前記光電変換部から前記蓄積部に転送するための転送信号を前記転送部に供給する供給部が前記複数の画素ごとに設けられた第２半導体層と、前記蓄積部に転送された前記電荷に基づいた信号が入力される第３半導体層と、を備える。
第２の態様によると、撮像素子は、入射光を光電変換する光電変換部と、前記光電変換部により光電変換された電荷が転送されて蓄積される蓄積部と、前記光電変換部により生成された電荷を前記蓄積部に転送する転送部とを有する複数の画素が設けられた第１半導体基板と、前記第１半導体基板に積層して配置され、前記電荷を前記光電変換部から前記蓄積部に転送するための転送信号を前記転送部に供給する供給部が前記複数の画素ごとに設けられた半導体層と、を備える。
第３の態様によると、撮像素子は、絶縁部が形成され、所定の基板電位が設定された第１半導体基板と、前記第１半導体基板に設けられ、入射光を光電変換する光電変換部と、前記第１半導体基板に設けられ、前記光電変換部により光電変換された電荷を転送信号に基づき蓄積部に転送する転送部と、正電位である第１の信号電位と負電位である第２の信号電位とを含む前記転送信号を前記転送部に供給する、前記絶縁部によって前記第１半導体基板から電気的に絶縁された供給部と、を備える。
【図面の簡単な説明】
【０００５】
【図１】撮像装置の構成を模式的に示す断面図
【図２】撮像素子の断面図
【図３】画素の構成を模式的に示すブロック図
【図４】アナログ回路部および画素駆動部の回路図
【図５】第１半導体基板と第２半導体基板のウェル構造を模式的に示す図
【図６】撮像素子を用いた撮像シーケンスを示すタイミングチャート
【図７】転送信号供給部の回路図
【図８】転送信号供給部の平面図
【図９】転送信号供給部の断面を示す模式図
【発明を実施するための形態】
【０００６】
（第１の実施の形態）
図１は、第１の実施の形態に係る撮像素子を用いた撮像装置の構成を模式的に示す断面図である。撮像装置１は、撮像光学系２、撮像素子３、制御部４、レンズ駆動部５、および表示部６を備える。
【０００７】
撮像光学系２は、撮像素子３の撮像面に被写体像を結像させる。撮像光学系２は、レンズ２ａ、フォーカシングレンズ２ｂ、およびレンズ２ｃから成る。フォーカシングレンズ２ｂは、撮像光学系２の焦点調節を行うためのレンズである。フォーカシングレンズ２ｂは、光軸Ｏ方向に駆動可能に構成されている。
【０００８】
レンズ駆動部５は、不図示のアクチュエータを有する。レンズ駆動部５は、このアクチュエータにより、フォーカシングレンズ２ｂを光軸Ｏ方向に所望の量だけ駆動する。撮像素子３は、被写体像を撮像して画像を出力する。制御部４は、撮像素子３等の各部を制御する。制御部４は、撮像素子３により出力された画像信号に対して画像処理等を施して、不図示の記録媒体に記録したり、表示部６に画像を表示したりする。表示部６は、例えば液晶パネル等の表示部材を有する表示装置である。
【０００９】
図２は、撮像素子３の断面図である。なお図２では、撮像素子３の全体のうち、一部の断面のみを示している。撮像素子３は、いわゆる裏面照射型の撮像素子である。撮像素子３は、紙面上方向からの入射光を光電変換する。撮像素子３は、第１半導体基板７と、第２半導体基板８と、絶縁部９とを備える。なお、ここでは第１半導体基板７、第２半導体基板８をそれぞれ第１半導体層、第２半導体層と称することがある。
【００１０】
第１半導体基板７は、ＳＯＩ（Silicon on Insulator）基板の一部である。ＳＯＩ基板は、内部に埋め込み絶縁膜が形成されたシリコン基板である。第１半導体基板７は、１つのＳＯＩ基板が有する、埋め込み絶縁膜により絶縁された（分離された）２つのシリコン層のうちの一方である。絶縁部９は、第１半導体基板７と第２半導体基板８との間に設けられた層である。絶縁部９には、ＳＯＩ基板が有する埋め込み絶縁膜と、上述した２つのシリコン層のうちの他方（第１半導体基板７に属さない方のシリコン層）とが含まれる。すなわち、ＳＯＩ基板はシリコン基板と埋め込み酸化膜層とシリコン層とを備える。
【００１１】
第１半導体基板７は、埋め込みフォトダイオードであるフォトダイオード３１と、転送トランジスタおよびリセットトランジスタとを備える。従って、第１半導体基板７の絶縁部９側の表面（すなわち入射光の入射側とは反対側の面）は、第１半導体基板７とは逆の導電型とされる。例えば、第１半導体基板７がＮ型の半導体層であるなら、絶縁部９側の表面は、濃度が高く厚さの薄いＰ型の半導体層が配置される。第１半導体基板７には、基板電圧として接地電圧（ＧＮＤ）が印加される。フォトダイオード３１は、第１半導体基板７の光の入射面側に配置され、転送トランジスタおよびリセットトランジスタは第２半導体基板８側の面に配置される。
【００１２】
第２半導体基板８には、フォトダイオード３１から信号を読み出すための各種回路のうち、第１半導体基板７の基板電圧以上の電圧で動作する回路が配置される。具体的には、後述するＡ／Ｄ変換部３０２、サンプリング部３０３、画素値保持部３０４、演算部３０５、および個別画素制御部３０６と、画素駆動部３０７の一部（第１半導体基板７の基板電圧以上の電圧で動作する回路、すなわち第１リセット信号供給部３０７ｂ、容量拡張信号供給部３０７ｄ）が第２半導体基板８に配置される。第２半導体基板８には、基板電圧として接地電圧（ＧＮＤ）が印加される。
【００１３】
絶縁部９には、フォトダイオード３１から信号を読み出すための各種回路のうち、負電圧を扱う回路が配置される。具体的には、後述する画素駆動部３０７の一部（第１半導体基板７の基板電圧より小さい電圧を扱う転送信号供給部３０７ａと第２リセット信号供給部３０７ｃ）が絶縁部９に配置される。
【００１４】
第１半導体基板７には、複数のフォトダイオード３１が二次元状に配置される。第１半導体基板７における入射光の入射側には、複数のフォトダイオード３１の各々に対応する複数のカラーフィルタ７３が設けられる。カラーフィルタ７３には、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）にそれぞれ対応する波長領域を透過する複数の種類が存在する。カラーフィルタ７３は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する３種類が、ベイヤー配列を為すように配列される。
【００１５】
カラーフィルタ７３における入射光の入射側には、複数のカラーフィルタ７３の各々に対応する複数のマイクロレンズ７４が設けられる。マイクロレンズ７４は、対応するフォトダイオード３１に向けて入射光を集光する。マイクロレンズ７４を通過した入射光は、カラーフィルタ７３により一部の波長領域のみがフィルタされ、フォトダイオード３１に入射する。フォトダイオード３１は、入射光を光電変換して電荷を生成する。
【００１６】
絶縁部９の、第２半導体基板８に対向する面には複数のバンプ７５が配置される。第２半導体基板８の、絶縁部９に対向する面には、複数のバンプ７５に対応する複数のバンプ７６が配置される。複数のバンプ７５と複数のバンプ７６とは互いに接合されている。複数のバンプ７５と複数のバンプ７６とを介して、絶縁部９と第２半導体基板８とが電気的に接続される。
【００１７】
詳細は後述するが、撮像素子３は複数の画素３０を有している。１つの画素３０は、第１半導体基板７に設けられた第１画素３０ｘと、第２半導体基板８に設けられた第２画素３０ｙと、絶縁部９に設けられた第３画素３０ｚとを含む。１つの第１画素３０ｘには、１つのマイクロレンズ７４、１つのカラーフィルタ７３、１つのフォトダイオード３１等が含まれる。第１画素３０ｘにはこの他に、第１半導体基板７に設けられた種々の回路（後述）が含まれる。第２画素３０ｙには、第２半導体基板８に設けられた種々の回路（後述）が含まれる。第３画素３０ｚには、絶縁部９に設けられた種々の回路（後述）が含まれる。
【００１８】
図３は、画素３０の構成を模式的に示すブロック図である。画素３０は、アナログ回路部３０１、Ａ／Ｄ変換部３０２、サンプリング部３０３、画素値保持部３０４、画素駆動部３０７、個別画素制御部３０６、および演算部３０５を備える。
【００１９】
アナログ回路部３０１は、入射光を光電変換した結果をアナログ信号としてＡ／Ｄ変換部３０２に出力する。Ａ／Ｄ変換部３０２は、アナログ回路部３０１が出力したアナログ信号をサンプリングし、所定のゲイン倍されたデジタル信号を出力する。Ａ／Ｄ変換部３０２は、画素リセット信号と画素信号とを繰り返しサンプリングし、画素リセット信号のサンプリング結果と画素信号のサンプリング結果とをデジタル信号としてそれぞれ個別に出力する。
【００２０】
サンプリング部３０３は、画素リセット信号のサンプリング結果と画素信号のサンプリング結果の積分値を演算し保持する。サンプリング部３０３は、画素リセット信号用の第１加算器３０８および第１メモリ３０９と、画素信号用の第２加算器３１０および第２メモリ３１１を備える。
【００２１】
サンプリング部３０３は、Ａ／Ｄ変換部３０２により出力された画素リセット信号のサンプリング結果と、第１メモリ３０９に保持されている過去のサンプリング結果の積分値とを、第１加算器３０８により加算する。サンプリング部３０３は、この加算結果を第１メモリ３０９に記憶する。サンプリング部３０３は、Ａ／Ｄ変換部３０２により画素リセット信号のサンプリング結果が出力される度に、第１メモリ３０９に記憶されている値を更新する。
【００２２】
サンプリング部３０３は、Ａ／Ｄ変換部３０２により出力された画素信号のサンプリング結果と、第２メモリ３１１に保持されている過去のサンプリング結果の積分値とを、第２加算器３１０により加算する。サンプリング部３０３は、この加算結果を第２メモリ３１１に記憶する。サンプリング部３０３は、Ａ／Ｄ変換部３０２により画素信号のサンプリング結果が出力される度に、第２メモリ３１１に記憶されている値を更新する。
【００２３】
以上のように、Ａ／Ｄ変換部３０２およびサンプリング部３０３は、画素リセット信号と画素信号とを繰り返しサンプリングし、サンプリング結果を積分する処理を実行する。この処理は、いわゆる相関多重サンプリング処理である。
【００２４】
個別画素制御部３０６により予め定められた回数のサンプリングが完了すると、サンプリング部３０３は、第１メモリ３０９に記憶されている値と、第２メモリ３１１に記憶されている値と、に基づくデジタル値を、画素値保持部３０４に出力する。画素値保持部３０４は、このデジタル値を、画素３０による光電変換結果として記憶する。画素値保持部３０４は、信号線３４０に接続されている。画素値保持部３０４に記憶されているデジタル値は、信号線３４０を介して外部から読み出し可能である。
【００２５】
演算部３０５は、外部から指示された露光時間や、画素値保持部３０４に保持されている前回の光電変換結果に基づき、相関多重サンプルリング処理における繰り返し回数、露光時間、ゲイン等を演算する。個別画素制御部３０６は、演算部３０５により演算された繰り返し回数およびゲインをＡ／Ｄ変換部３０２に出力する。個別画素制御部３０６は、演算部３０５により演算された露光時間およびゲインを画素駆動部３０７に出力する。画素駆動部３０７は、アナログ回路部３０１の各部を駆動する種々の信号（後述）をアナログ回路部３０１に出力する。
【００２６】
図４は、アナログ回路部３０１、個別画素制御部３０６、および画素駆動部３０７の回路図である。なお、図４では、便宜上、個別画素制御部３０６および画素駆動部３０７の一部のみを図示している。個別画素制御部３０６の一部には３０６ａ、３０６ｂのように符号を付し、画素駆動部３０７の一部には３０７ａ、３０７ｂのように符号を付している。
【００２７】
アナログ回路部３０１は、フォトダイオード３１、転送トランジスタＴｘ、フローティングディフュージョンＦＤ、第１リセットトランジスタＲＳＴ１、第２リセットトランジスタＲＳＴ２、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、容量拡張トランジスタＦＤＳ、および容量Ｃ１を有する。
【００２８】
フォトダイオード３１は、入射光を光電変換し、入射光の光量に応じた量の電荷を生成する光電変換部である。転送トランジスタＴｘは、後述する転送信号供給部３０７ａから供給された転送信号に基づき、フォトダイオード３１が生成した電荷をフローティングディフュージョンＦＤに転送する転送部である。フローティングディフュージョンＦＤは、転送トランジスタＴｘにより転送された電荷を蓄積する蓄積部である。増幅トランジスタＡＭＩは、フローティングディフュージョンＦＤに蓄積されている電荷の量に応じた信号を出力する。選択トランジスタＳＥＬがオンされているとき、増幅トランジスタＡＭＩにより出力された信号は、Ａ／Ｄ変換部３０２に入力される。
【００２９】
アナログ回路部３０１は、第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２の２つのリセットトランジスタを有している。第１リセットトランジスタＲＳＴ１は、フローティングディフュージョンＦＤをリセットするとき、後述する第１リセット信号供給部３０７ｂから第１リセット信号の供給を受ける。後述する第１リセット信号供給部３０７ｂは、電圧ＶＤＤの信号を第１リセット信号として供給する。第１リセットトランジスタＲＳＴ１は、この第１リセット信号に基づき、フローティングディフュージョンＦＤをリセットする。第２リセットトランジスタＲＳＴ２は、フォトダイオード３１をリセットするとき、後述する第２リセット信号供給部３０７ｃから第２リセット信号の供給を受ける。後述する第２リセット信号供給部３０７ｃは、電圧ＶＤＤの信号を第２リセット信号として供給する。第２リセットトランジスタＲＳＴ２は、この第２リセット信号に基づき、フォトダイオード３１をリセットする。
【００３０】
容量拡張トランジスタＦＤＳは、後述する容量拡張信号供給部３０７ｄから供給された容量拡張信号に基づき、フローティングディフュージョンＦＤと容量Ｃ１との接続を切り替える。例えばフォトダイオード３１への入射光量が大きく、フローティングディフュージョンＦＤが飽和してしまう場合には、容量拡張トランジスタＦＤＳをオンすることで、フローティングディフュージョンＦＤと容量Ｃ１とを接続する。これにより、フローティングディフュージョンＦＤの容量が、容量Ｃ１の分だけ実質的に増加し、より大きな光量に対応することができる。
【００３１】
第１リセット信号供給部３０７ｂは、ｐＭＯＳトランジスタＴｒ７およびｎＭＯＳトランジスタＴｒ８から成るＣＭＯＳ回路である。第１リセット信号供給部３０７ｂは、第１リセット制御部３０６ｂの出力信号に基づき、電圧ＶＤＤ（所定の電源電圧。以下同じ）と接地電圧（ＧＮＤ）いずれかの電圧を第１リセット信号として第１リセットトランジスタＲＳＴ１のゲートに供給する。前述の通り、第１リセット制御部３０６ｂは個別画素制御部３０６の一部であり、第１リセット信号供給部３０７ｂは画素駆動部３０７の一部である。なお、オーバードライブを行う際は、第１リセット制御部３０６ｂが第１リセットトランジスタＲＳＴ１のゲートに、電圧ＶＤＤの代わりに、電圧ＶＤＤよりも高い電圧ＶＲＳＴ１Ｈを供給するようにすればよい。
【００３２】
容量拡張信号供給部３０７ｄは、ｐＭＯＳトランジスタＴｒ１１およびｎＭＯＳトランジスタＴｒ１２から成るＣＭＯＳ回路である。容量拡張信号供給部３０７ｄは、容量拡張制御部３０６ｄの出力信号に基づき、電圧ＶＤＤと接地電圧（ＧＮＤ）いずれかの電圧を容量拡張信号として容量拡張トランジスタＦＤＳのゲートに供給する。前述の通り、容量拡張制御部３０６ｄは個別画素制御部３０６の一部であり、容量拡張信号供給部３０７ｄは画素駆動部３０７の一部である。なお、オーバードライブを行う際は、容量拡張信号供給部３０７ｄが容量拡張トランジスタＦＤＳのゲートに、電圧ＶＤＤの代わりに、電圧ＶＤＤよりも高い電圧ＶＦＤＳＨを供給するようにすればよい。
【００３３】
転送信号供給部３０７ａは、ｐＭＯＳトランジスタＴｒ２およびｎＭＯＳトランジスタＴｒ１から成るＣＭＯＳ回路である。転送信号供給部３０７ａは、転送制御部３０６ａの出力信号に基づき、第１電源部から供給される電圧ＶＴｘＨと第２電源部から供給される電圧ＶＴｘＬいずれかの電圧を転送信号として転送トランジスタＴｘのゲートに供給する。第１電源部が供給する電圧ＶＴｘＨは、第１半導体基板７の基板電圧である接地電圧よりも高い電圧（すなわち正電圧）であり、第２電源部が供給する電圧ＶＴｘＬは第１半導体基板７の基板電圧である接地電圧よりも低い電圧（すなわち負電圧）である。前述の通り、転送制御部３０６ａは個別画素制御部３０６の一部であり、転送信号供給部３０７ａは画素駆動部３０７の一部である。
【００３４】
前述の第１リセット信号や第２リセット信号が、電圧ＶＤＤと接地電圧とのいずれかの電圧であったのに対して、転送信号供給部３０７ａが出力する転送信号は、電圧ＶＴｘＨと電圧ＶＴｘＬとのいずれかの電圧である。電圧ＶＴｘＨは第１半導体基板７の基板電圧である接地電圧よりも高い電圧（すなわち正電圧）であり、電圧ＶＴｘＬは第１半導体基板７の基板電圧である接地電圧よりも低い電圧（すなわち負電圧）である。なお、電圧ＶＴｘＨと電圧ＶＤＤは、いずれも正電圧であるが、同一の電圧であってもよいし、異なる電圧であってもよい。
【００３５】
転送制御部３０６ａの出力信号は、電圧ＶＤＤと接地電圧（ＧＮＤ）とのいずれかの電圧である。ｎＭＯＳトランジスタＴｒ１は、転送制御部３０６ａが電圧ＶＤＤを出力するときオンとなり、電圧ＶＴｘＬを転送トランジスタＴｘのゲートに供給する。ｐＭＯＳトランジスタＴｒ１は、転送制御部３０６ａが電圧ＶＤＤを出力するときオフとなる。ｎＭＯＳトランジスタＴｒ１は、転送制御部３０６ａが接地電圧を出力するときオフとなる。ｐＭＯＳトランジスタＴｒ１は、転送制御部３０６ａが接地電圧を出力するときオンとなり、電圧ＶＴｘＨを転送トランジスタＴｘのゲートに供給する。すなわち、転送信号供給部３０７ａは、転送制御部３０６ａから供給される、電圧ＶＤＤと接地電圧とを含む信号を、電圧ＶＴｘＨと電圧ＶＴｘＬとを含む信号に変換して転送トランジスタＴｘのゲートに供給する。電圧ＶＴｘＨは第１半導体基板７の基板電圧である接地電圧よりも高い電圧（すなわち正電圧）であり、電圧ＶＴｘＬは第１半導体基板７の基板電圧である接地電圧よりも低い電圧（すなわち負電圧）である。なお、ｎＭＯＳトランジスタＴｒ１のしきい値電圧Ｖｔｈは、転送制御部３０６ａが接地電圧を供給している状態でもドレイン・ソース間がリークしないよう、高めに設定する。例えば、電圧ＶＴｘＬが−２Ｖである場合、転送制御部３０６ａが接地電圧を供給している状態では、ｎＭＯＳトランジスタＴｒ１のゲート・ソース間に２Ｖの電圧が印加される。ｎＭＯＳトランジスタＴｒ１のしきい値電圧Ｖｔｈは、ゲート・ソース間に２Ｖの電圧が印加されてもドレイン・ソース間が導通しないよう、例えば３〜４Ｖ程度に設定する。
【００３６】
転送トランジスタＴｘは、転送信号が電圧ＶＴｘＨであるとき、フォトダイオード３１が生成した電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴｘは、転送信号が電圧ＶＴｘＬであるとき、フォトダイオード３１が生成した電荷をフローティングディフュージョンＦＤに転送しない。なお、転送トランジスタＴｘのゲートに第１半導体基板７の基板電圧よりも低い電圧ＶＴｘＬを印加するのは、転送トランジスタＴｘのオフ時にフォトダイオード３１からフローティングディフュージョンＦＤに電荷が転送されないようにするためである。
【００３７】
第２リセット信号供給部３０７ｃは、ｐＭＯＳトランジスタＴｒ９およびｎＭＯＳトランジスタＴｒ１０から成るＣＭＯＳ回路である。第２リセット信号供給部３０７ｃは、第２リセット制御部３０６ｃの出力信号に基づき、電圧ＶＴｘＨと電圧ＶＴｘＬいずれかの電圧を第２リセット信号として第２リセットトランジスタＲＳＴ２のゲートに供給する。第２リセット信号供給部３０７ｃの構成は、転送信号供給部３０７ａと同様であるので説明を省略する。前述の通り、第２リセット制御部３０６ｃは個別画素制御部３０６の一部であり、第２リセット信号供給部３０７ｃは画素駆動部３０７の一部である。
【００３８】
図５は、第１半導体基板７と第２半導体基板８のウェル構造を模式的に示す図である。入射光は、紙面上方向から第１半導体基板７に向けて入射する。第１半導体基板７は、ＳＯＩ構造を有するＰ型の半導体基板である。第１半導体基板７の基板電圧は、接地電圧（ＧＮＤ）に設定される。第２半導体基板８は、ＳＯＩ構造を有さない、通常のＰ型の半導体基板である。第２半導体基板８の基板電圧は、接地電圧（ＧＮＤ）に設定される。
【００３９】
第１半導体基板７の、第２半導体基板８に対向する面には、埋め込み絶縁膜７７が設けられる。埋め込み絶縁膜７７は、シリコン基板内に埋め込まれた絶縁膜である。埋め込み絶縁膜７７上には、転送信号供給部３０７ａが形成される。すなわち埋め込み絶縁膜７７上には、ｐＭＯＳトランジスタＴｒ２およびｎＭＯＳトランジスタＴｒ１から成るＣＭＯＳ回路が形成される。
【００４０】
ｐＭＯＳトランジスタＴｒ２は、ｐ型領域３２５と、ｎ型領域３２６と、ｐ型領域３２７と、ゲート電極３３２とを有する。ｐ型領域３２５およびｐ型領域３２７はドレイン・ソース領域であり、埋め込み絶縁膜７７上に形成されたシリコン層に高濃度の不純物をイオン注入することによって形成される。ｎ型領域３２６はチャネル領域であり、埋め込み絶縁膜７７上に形成されたシリコン層に所定のしきい値電圧Ｖｔｈになるように不純物をイオン注入することによって形成される。
【００４１】
ｎＭＯＳトランジスタＴｒ１は、ｎ型領域３２２と、ｐ型領域３２３と、ｎ型領域３２４と、ゲート電極３３１とを有する。ｎ型領域３２２およびｎ型領域３２４はソース・ドレイン領域であり、埋め込み絶縁膜７７上に形成されたシリコン層に高濃度の不純物をイオン注入することによって形成される。ｐ型領域３２３はチャネル領域であり、埋め込み絶縁膜７７上に形成されたシリコン層に所定のしきい値電圧Ｖｔｈになるように不純物をイオン注入することによって形成される。
【００４２】
ｐＭＯＳトランジスタＴｒ２およびｎＭＯＳトランジスタＴｒ１は、ＳＴＩ（Shallow Trench Isolation）による素子分離構造３２８、３２９、３３０によって、他の回路素子と切り離されている。
【００４３】
ｐＭＯＳトランジスタＴｒ２のｐ型領域３２７は、不図示の電源部に接続される。この電源部は、全ての画素３０に含まれるｐＭＯＳトランジスタＴｒ２のｐ型領域３２７に対して、電圧ＶＴｘＨ（すなわち第１半導体基板７の基板電圧よりも高い電圧）を供給する。ｎＭＯＳトランジスタＴｒ１のｎ型領域３２２は、不図示の電源部に接続される。この電源部は、全ての画素３０に含まれるｎＭＯＳトランジスタＴｒ１のｎ型領域３２２に対して、電圧ＶＴｘＬ（すなわち第１半導体基板７の基板電圧よりも低い電圧）を供給する。
【００４４】
転送信号供給部３０７ａは、転送トランジスタＴｘのゲート電極と接続される。転送信号供給部３０７ａは、第１半導体基板７に設けられるその他の素子とは電気的に絶縁される。
【００４５】
本実施の形態における埋め込み絶縁膜７７は、第１半導体基板７の全体のうち、転送信号供給部３０７ａが設けられた領域にのみ存在する。第１半導体基板７は、ＳＯＩ構造を有する（すなわち全面に埋め込み絶縁膜７７が埋め込まれた状態の）ウェーハから製造される。第１半導体基板７の製造時、転送信号供給部３０７ａが設けられた領域とは異なる領域に存在する埋め込み絶縁膜７７、および、埋め込み絶縁膜７７上に形成されたシリコン層は、除去される。
【００４６】
第１半導体基板７の全体のうち、埋め込み絶縁膜７７が存在しない（除去された）領域には、図４に示したアナログ回路部３０１が配置される。なお図５では紙面の都合上、アナログ回路部３０１が有する各部のうち、フォトダイオード３１、転送トランジスタＴｘ、第１リセットトランジスタＲＳＴ１、およびフローティングディフュージョンＦＤのみを図示している。
【００４７】
フォトダイオード３１は、紙面上方から入射する入射光を光電変換する。図５に示すように、本実施の形態において、フォトダイオード３１の一部は、埋め込み絶縁膜７７の下部に位置する。換言すると、フォトダイオード３１の一部は、埋め込み絶縁膜７７を介して転送信号供給部３０７ａの一部と対向する。このようにしたのは、フォトダイオード３１がより広い範囲の入射光を受光できるようにするためである。埋め込み絶縁膜７７に形成されたｐＭＯＳトランジスタＴｒ２およびｎＭＯＳトランジスタＴｒ１にとって、埋め込み絶縁膜７７下のシリコン層は支持基材として機能する。つまり、埋め込み絶縁膜７７下のシリコン層は、埋め込み絶縁膜７７上のｐＭＯＳトランジスタＴｒ２およびｎＭＯＳトランジスタＴｒ１の電気的な働きとは無関係である。そこで、本実施の形態では、埋め込み絶縁膜７７下の領域までフォトダイオード３１を広げることで、フォトダイオード３１の開口をより大きく採っている。
【００４８】
なお、フォトダイオード３１には、不純物濃度に濃度勾配が設けられており、転送トランジスタＴｘに近い領域ほど不純物濃度が濃くなっている。このようにしたのは、転送トランジスタＴｘによってフォトダイオード３１内の電荷を確実に転送できるようにするためである。フォトダイオード３１は、例えば転送信号供給部３０７ａを形成する前にイオン注入により第１半導体基板７に形成される。
【００４９】
第２半導体基板８には、図４に示した各部のうち、転送制御部３０６ａと、第１リセット制御部３０６ｂと、第１リセット信号供給部３０７ｂとが配置される。なお、図５では図示を省略しているが、図４に図示したその他の各部も、第２半導体基板８に配置される。
【００５０】
図６は、撮像素子３を用いた撮像シーケンスを示すタイミングチャートである。撮像素子３は、多重露光と相関多重サンプリングとを選択的に実行することができる。まず、図６（ａ）を用いて、多重露光制御について説明する。
【００５１】
図６（ａ）は、画素３０ごとの多重露光を行う場合のタイミングチャートである。図６（ａ）の横軸は時間であり、右方向に向かって時間が進んでいる。図６（ａ）の「Ｄａｒｋ」と書かれた四角形は、Ａ／Ｄ変換部３０２が画素リセット信号のサンプリングを行うタイミングを示している。図６（ａ）の「Ｓｉｇ」と書かれた四角形は、Ａ／Ｄ変換部３０２が画素信号のサンプリングを行うタイミングを示している。図６（ａ）の「Ｏｕｔ」と書かれた四角形は、画素値保持部３０４が記憶するデジタル値（光電変換結果）を、信号線３４０を介して周辺回路に出力するタイミングを示している。図６（ａ）では、入射光量の多さで、画素３０を画素３０ａ〜画素３０ｄの４つに分類して多重露光を行っている。
【００５２】
露光期間Ｔ１の開始時刻ｔ０に、フォトダイオード３１およびフローティングディフュージョンＦＤをリセットする動作は、全ての画素３０について同一である。その後、入射光量が極めて少ない画素３０ａでは、時刻ｔ３に、フローティングディフュージョンＦＤをリセットし、画素リセット信号のサンプリングを行う。時刻ｔ３は、露光期間Ｔ１の終了時刻ｔ４から、フローティングディフュージョンＦＤのリセットと画素リセット信号のサンプリングとに必要な時間を差し引いた時刻である。露光期間Ｔ１の終了時刻ｔ４に、時刻ｔ０〜ｔ４にかけて生成された、フォトダイオード３１に蓄積されている電荷をフローティングディフュージョンＦＤに転送し、画素信号のサンプリングを行う。その後、時刻ｔ５に、画素値保持部３０４に光電変換結果を記憶する。
【００５３】
入射光量がやや少ない画素３０ｂでは、外部から指定された露光期間Ｔ１を期間Ｔ２と期間Ｔ３の２つの期間に等分して、上述の動作を２回行う。具体的には、時刻ｔ１と時刻ｔ３に、フローティングディフュージョンＦＤをリセットし、画素リセット信号のサンプリングを行う。時刻ｔ１は、期間Ｔ２の終了時刻ｔ２から、フローティングディフュージョンＦＤのリセットと画素リセット信号のサンプリングとに必要な時間を差し引いた時刻である。その後、時刻ｔ２に、フォトダイオード３１に蓄積されている電荷をフローティングディフュージョンＦＤに転送し、画素信号のサンプリングを行う。時刻３〜ｔ５の動作は、画素３０ａの場合と同様である。
【００５４】
入射光量がやや多い画素３０ｃでは、外部から指定された露光期間Ｔ１を４等分して、上述の動作を４回行う。入射光量が極めて多い画素３０ｄでは、外部から指定された露光期間Ｔ１を８等分して、上述の動作を８回行う。
【００５５】
以上のように、多重露光制御によれば、入射光量が多い画素３０と入射光量が少ない画素３０とで露光時間を個別に変化させて撮像を行うことができる。通常の撮像ではフローティングディフュージョンＦＤが飽和してしまうほど入射光量が多い場合であっても、露光時間を細かく区切って繰り返し撮像を行うことで、ダイナミックレンジを拡大させることができる。
【００５６】
次に、図６（ｂ）を用いて、相関多重サンプリング制御について説明する。図６（ｂ）は、画素３０ごとに相関多重サンプリング制御を行う場合のタイミングチャートである。図６（ｂ）の横軸は時間であり、右方向に向かって時間が進んでいる。図６（ｂ）の「Ｄａｒｋ」と書かれた四角形は、Ａ／Ｄ変換部３０２が画素リセット信号のサンプリングを行うタイミングを示している。図６（ｂ）の「Ｓｉｇ」と書かれた四角形は、Ａ／Ｄ変換部３０２が画素信号のサンプリングを行うタイミングを示している。図６（ｂ）の「Ｏｕｔ」と書かれた四角形は、Ａ／Ｄ変換部３０２がサンプリング部３０３に向けてサンプリング結果を出力するタイミングを示している。図６（ｂ）では、入射光量の多さで、画素３０を画素３０ａ〜画素３０ｄの４つに分類して相関多重サンプリングを行っている。
【００５７】
画素３０ａがもっとも露光時間が長く、画素３０ｄがもっとも露光時間が短い。相関多重サンプリング制御では、露光時間が長い画素３０ほど、早いタイミングでフローティングディフュージョンＦＤをリセットする。露光時間が長い画素３０ほど、フローティングディフュージョンＦＤをリセットしてから画素信号をサンプリングするまでに間が空くことになる。その期間に、画素リセット信号を繰り返しサンプリングする。
【００５８】
例えば図６（ｂ）では、画素３０ａがもっとも露光時間が長い。画素３０ａの露光時間Ｔ４の終了時刻ｔ６から、期間Ｔ５だけ前の時刻ｔ７に、フローティングディフュージョンＦＤをリセットする。その結果、時刻ｔ６までに、画素リセット信号が４回サンプリングされる。露光時間Ｔ４が終了した後、次の露光時間Ｔ６が終了するまでの間、今度は画素信号を繰り返しサンプリングする。
【００５９】
露光時間が長いということは、入射光量が少ないということであり、画素信号における増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、およびＡ／Ｄ変換部３０２のノイズの影響が大きいということである。つまり前述のノイズの影響が大きい画素３０ほど、画素リセット信号と画素信号とをより多い回数サンプリングすることになり、より高感度で撮像を行うことができるようになる。
【００６０】
撮像素子３は、画素３０の各々について、以上の動作を並列に実行する。すなわち、各々の画素３０は、フォトダイオード３１による光電変換から、画素値保持部３０４へのデジタル値の記憶までの動作を、並列して行う。画素値保持部３０４からの撮像結果の読み出しは、画素３０ごとに順次行われる。
【００６１】
以上のように、本実施の形態の撮像素子３は、画素毎に露光時間を制御することができる。画素毎に露光時間を制御するためには、転送トランジスタＴｘのオンオフのタイミングを画素毎に制御できなければならない。すなわち、転送トランジスタＴｘのゲートに供給する電圧（本実施の形態では電圧ＶＴｘＨおよび電圧ＶＴｘＬ）を画素毎に制御できなければならない。つまり、転送トランジスタＴｘのゲートに電圧ＶＴｘＨおよび電圧ＶＴｘＬを供給する供給部を、画素毎に設けなければならない。第１半導体基板７が扱う電圧は、電圧ＶＴｘＨや電圧ＶＴｘＬと異なるため、電圧ＶＴｘＨや電圧ＶＴｘＬを扱う供給部を画素３０内に設けようとすると、供給部は多大な面積を占めることになる。その結果、画素３０に占めるフォトダイオード３１の面積が大幅に小さくなってしまう。つまり、フォトダイオード３１の開口率が大幅に低下してしまう。本実施の形態では、転送信号供給部３０７ａを絶縁部９に設けることにより、第１半導体基板７のフォトダイオード３１近傍に電圧ＶＴｘＨや電圧ＶＴｘＬを扱う供給部を個別に設けることなく（フォトダイオード３１の開口率を低下させることなく）、画素毎に露光時間を制御することができる。
【００６２】
上述した実施の形態によれば、次の作用効果が得られる。
（１）第１半導体基板７に設けられた複数の画素３０の各々は、第１半導体基板７の基板電圧である接地電圧より高い電圧ＶＴｘＨと第１半導体基板７の基板電圧である接地電圧より低い電圧ＶＴｘＬとからなる転送信号が入力される転送トランジスタＴｘを有する。第２半導体基板８に設けられたＡ／Ｄ変換部３０２およびサンプリング部３０３は、フローティングディフュージョンＦＤに蓄積された電荷の量に基づくデジタル信号を出力する。第１半導体基板７と第２半導体基板８との間に設けられる絶縁部９には、転送信号を転送トランジスタＴｘに供給する転送信号供給部３０７ａが、複数の画素３０ごとに設けられる。このようにしたので、フォトダイオード３１の面積を低減することなしに転送トランジスタＴｘを確実にオフすることができ、暗電流の増大が抑止される。また、負電源を扱う回路が第１半導体基板７に存在しないので、第１半導体基板７に負電源を扱うための拡散層等を設ける必要がなく、フォトダイオード３１の開口率を向上させることができる。第２リセットトランジスタＲＳＴ２に対しても、同様の効果が得られる。
【００６３】
（２）複数の転送信号供給部３０７ａのうちの一部の転送信号供給部３０７ａは、第１の期間にフォトダイオード３１が生成した電荷をフローティングディフュージョンＦＤに転送させる。他の一部の転送信号供給部３０７ａは、第１の期間とは異なる長さの第２の期間にフォトダイオード３１が生成した電荷をフローティングディフュージョンＦＤに転送させる。このようにしたので、露光時間を画素３０ごとに異ならせることができ、撮像素子３のダイナミックレンジが拡大される。
【００６４】
（３）フォトダイオード３１は、第１半導体基板７の一方の面に入射した入射光を光電変換する。絶縁部９は、第１半導体基板７の他方の面に対向して設けられる。このようにしたので、フォトダイオード３１の光電変換効率を高めることができる。
【００６５】
（４）転送信号供給部３０７ａは、第１半導体基板７の基板電圧よりも高い電圧の電源部から電圧ＶＴｘＨを受け取るｐ型領域３２７と、第１半導体基板７の基板電圧よりも低い電圧の電源部から電圧ＶＴｘＬを受け取るｎ型領域３２２とを有する。転送信号供給部３０７ａは、前者の電源部から受け取った電圧ＶＴｘＨおよび後者の電源部から受け取った電圧ＶＴｘＬを、転送信号として転送トランジスタＴｘに入力する。このようにしたので、転送信号供給部３０７ａは、第１半導体基板７および第２半導体基板８に配置された各回路とは異なる電圧を有する信号を扱うことができる。第２リセット信号供給部３０７ｃに対しても、同様の効果が得られる。
【００６６】
（５）フォトダイオード３１の一部は、埋め込み絶縁膜７７を介して転送トランジスタＴｘの一部と対向する。このようにしたので、フォトダイオード３１の面積を大きくすることができ、入射光をより有効利用することができる。
【００６７】
（６）第１半導体基板７は、埋め込み絶縁膜７７が形成され、基板電圧が接地電圧に設定されている。第１半導体基板７には、入射光を光電変換するフォトダイオード３１と、フォトダイオード３１により光電変換された電荷を転送信号に基づきフローティングディフュージョンＦＤに転送する転送トランジスタＴｘと、第１半導体基板７の基板電圧よりも高い電圧ＶＴｘＨに対応する電圧と第１半導体基板７の基板電圧よりも低い電圧ＶＴｘＬに対応する電圧とを含む転送信号を転送トランジスタＴｘに供給する、埋め込み絶縁膜７７によって第１半導体基板７から電気的に絶縁された転送信号供給部３０７ａとが設けられる。このようにしたので、転送トランジスタＴｘを確実にオフすることができ、暗電流の増大が抑止される。第２リセットトランジスタＲＳＴ２に対しても、同様の効果が得られる。
【００６８】
（第２の実施の形態）
第１の実施の形態に係る撮像素子３は、ＳＯＩ構造を有する半導体基板を備えていた。第２の実施の形態に係る撮像素子３は、ＳＯＩ構造ではない通常の構造の半導体基板を備え、転送信号供給部３０７ａを薄膜トランジスタで構成した点が、第１の実施の形態とは異なっている。以下、第２の実施の形態に係る撮像素子３について、第１の実施の形態に係る撮像素子３との差異を中心に説明する。なお、第１の実施の形態と同一の箇所については第１の実施の形態と同一の符号を付し、説明を省略する。
【００６９】
図７は、転送信号供給部３０７ａの回路図であり、図８は、転送信号供給部３０７ａの平面図である。図７および図８に示すように、本実施の形態に係る転送信号供給部３０７ａは、ｎＭＯＳトランジスタＴｒ２１、ｎＭＯＳトランジスタＴｒ２２、ｐＭＯＳトランジスタＴｒ２３、ｎＭＯＳトランジスタＴｒ２４、ｎＭＯＳトランジスタＴｒ２５、およびｐＭＯＳトランジスタＴｒ２６を有する。これらのトランジスタは、薄膜トランジスタ（ＴＦＴ）である。また、本実施の形態に係る画素３０は、更にインバータ回路３１２を有する。
【００７０】
ｎＭＯＳトランジスタＴｒ２２およびｐＭＯＳトランジスタＴｒ２３は、ＣＭＯＳ回路を構成する。ｐＭＯＳトランジスタＴｒ２３のソースには所定電源により電圧ＶＴｘＨが印加される。ｎＭＯＳトランジスタＴｒ２２およびｐＭＯＳトランジスタＴｒ２３のゲートには、転送制御部３０６ａによって、転送制御信号が供給される。ｎＭＯＳトランジスタＴｒ２２のソースはｎＭＯＳトランジスタＴｒ２１のドレインと接続される。ｎＭＯＳトランジスタＴｒ２１のソースには所定電源により電圧ＶＴｘＬが印加される。電圧ＶＴｘＨは第１半導体基板７の基板電圧である接地電圧よりも高い電圧（すなわち正電圧）であり、電圧ＶＴｘＬは第１半導体基板７の基板電圧である接地電圧よりも低い電圧（すなわち負電圧）である。
【００７１】
ｎＭＯＳトランジスタＴｒ２５およびｐＭＯＳトランジスタＴｒ２６は、ＣＭＯＳ回路を構成する。ｐＭＯＳトランジスタＴｒ２６のソースには所定電源により電圧ＶＴｘＨが印加される。ｎＭＯＳトランジスタＴｒ２５およびｐＭＯＳトランジスタＴｒ２６のゲートには、インバータ回路３１２によって、転送制御信号のハイレベルとローレベルとを反転させた信号が供給される。ｎＭＯＳトランジスタＴｒ２５のソースはｎＭＯＳトランジスタＴｒ２４のドレインと接続される。ｎＭＯＳトランジスタＴｒ２４のソースには所定電源により電圧ＶＴｘＬが印加される。
【００７２】
ｎＭＯＳトランジスタＴｒ２４のゲートは、ｎＭＯＳトランジスタＴｒ２２およびｐＭＯＳトランジスタＴｒ２３のドレインと接続される。ｎＭＯＳトランジスタＴｒ２１のゲートは、ｎＭＯＳトランジスタＴｒ２５およびｐＭＯＳトランジスタＴｒ２６のドレインと接続される。ｎＭＯＳトランジスタＴｒ２５およびｐＭＯＳトランジスタＴｒ２６のドレインからの電圧が、転送信号として転送トランジスタＴｘに供給される。
【００７３】
以上のように構成された転送信号供給部３０７ａは、転送制御部３０６ａの出力信号に基づき、第１半導体基板７の基板電圧よりも高い電圧ＶＴｘＨと第１半導体基板７の基板電圧よりも低い電圧ＶＴｘＬのいずれかの電圧を転送信号として転送トランジスタＴｘのゲートに供給する。すなわち、ｎＭＯＳトランジスタＴｒ２１、ｎＭＯＳトランジスタＴｒ２２、ｐＭＯＳトランジスタＴｒ２３、ｎＭＯＳトランジスタＴｒ２４、ｎＭＯＳトランジスタＴｒ２５、およびｐＭＯＳトランジスタＴｒ２６から成る回路は、電圧ＶＴｘＨと接地電圧とから成る信号を電圧ＶＴｘＨと電圧ＶＴｘＬとから成る信号に変換するレベルシフト回路である。
【００７４】
インバータ回路３１２は、ｐＭＯＳトランジスタＴｒ２８およびｎＭＯＳトランジスタＴｒ２７から成るＣＭＯＳ回路である。インバータ回路３１２は、第１半導体基板７に設けられる。インバータ回路３１２は、転送制御部３０６ａの出力信号に基づき、電圧ＶＤＤと接地電圧（ＧＮＤ）のいずれかの電圧をｎＭＯＳトランジスタＴｒ２５のゲートおよびｐＭＯＳトランジスタＴｒ２６のゲートに供給する。
【００７５】
図９（ａ）は、転送信号供給部３０７ａのＡ−Ａ’断面（図８）を示す模式図であり、図９（ｂ）は、転送信号供給部３０７ａのＢ−Ｂ’断面（図８）を示す模式図である。転送信号供給部３０７ａは、第１半導体基板７と第２半導体基板８との間に設けられた絶縁部９に形成される。第１半導体基板７との間の信号の授受は、接合パッド９０を介して為される。
【００７６】
図９では、転送信号供給部３０７ａは、絶縁部９に設けられている。絶縁部９と第２半導体基板８との界面には絶縁層が形成され、転送信号供給部３０７ａはこの絶縁層の上に形成される。
【００７７】
以上のように、本実施の形態の撮像素子３は、画素毎に露光時間を制御することができる。画素毎に露光時間を制御するためには、転送トランジスタＴｘのオンオフのタイミングを画素毎に制御できなければならない。すなわち、転送トランジスタＴｘのゲートに供給する電圧（本実施の形態では電圧ＶＴｘＨおよび電圧ＶＴｘＬ）を画素毎に制御できなければならない。つまり、転送トランジスタＴｘのゲートに電圧ＶＴｘＨおよび電圧ＶＴｘＬを供給する供給部を、画素毎に設けなければならない。第１半導体基板７が扱う電圧は、電圧ＶＴｘＨや電圧ＶＴｘＬと異なるため、電圧ＶＴｘＨや電圧ＶＴｘＬを扱う供給部を画素３０内に設けようとすると、供給部は多大な面積を占めることになる。特に、基板電圧よりも低い電圧ＶＴｘＬを供給する供給部は、基板に対して順バイアスとならないように、トリプルウェル構造を必要とする。従って、電圧ＶＴｘＬを供給する供給部は、特に広い面積を必要とする。その結果、画素３０に占めるフォトダイオード３１の面積が大幅に小さくなってしまう。つまり、フォトダイオード３１の開口率が大幅に低下してしまい、撮像素子の微細化が困難になる。本実施の形態では、転送信号供給部３０７ａを絶縁部９に設けることにより、第１半導体基板７のフォトダイオード３１近傍に電圧ＶＴｘＨや電圧ＶＴｘＬを扱う供給部を個別に設けることなく（フォトダイオード３１の開口率を低下させることなく）、画素毎に露光時間を制御することができる。
【００７８】
上述した実施の形態によれば、第１の実施の形態で説明した作用効果に加えて、更に次の作用効果が得られる。
【００７９】
（７）転送信号供給部３０７ａは、接地電圧と、接地電圧以上である電圧ＶＴｘＨとからなる駆動信号を、電圧ＶＴｘＬと電圧ＶＴｘＨとからなる転送信号に変換するレベルシフト回路を有する。このようにしたので、転送信号供給部３０７ａは、第１半導体基板７および第２半導体基板８に配置された各回路とは異なる電圧を有する信号を、転送トランジスタＴｘに供給することができる。
【００８０】
（８）第１半導体基板７には、転送制御部３０６ａから供給される信号をレベルシフト回路に出力するインバータ回路３１２が設けられる。レベルシフト回路は、６つのトランジスタＴｒ２１〜Ｔｒ２６を含み、転送制御部３０６ａから供給される信号が接地電圧であるときには電圧ＶＴｘＬを転送信号として出力し、転送制御部３０６ａから供給される信号が電圧ＶＴｘＨであるときには電圧ＶＴｘＨを転送信号として出力する。このようにしたので、転送制御部３０６ａが電圧ＶＴｘＬを扱う必要なしに、転送トランジスタＴｘに電圧ＶＴｘＬを供給することができる。
【００８１】
（９）転送信号供給部３０７ａは、第１半導体基板７に積層された絶縁層９に形成された薄膜トランジスタである６つのトランジスタＴｒ２１〜Ｔｒ２６を含む。このようにしたので、第１半導体基板７をバルクの半導体基板とすることができ、製造コストを削減することができる。
【００８２】
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
（変形例１）
第１の実施の形態で説明した転送信号供給部３０７ａの前段に、第２の実施の形態で説明したレベルシフト回路を付加してもよい。つまり、図５に示したゲート電極３３１、３３２と転送制御部３０６ａとの間にレベルシフト回路を挿入してもよい。このようにすることで、ｎＭＯＳトランジスタＴｒ１のしきい値電圧Ｖｔｈを高めに設定する必要がなくなる。
【００８３】
（変形例２）
第２の実施の形態では、図９に示した通り、転送信号供給部３０７ａを第２半導体基板８の一面に設けた絶縁層上に設けていたが、転送信号供給部３０７ａを第１半導体基板７側に設けることもできる。この場合、第１半導体基板７の、第２半導体基板８に対向する面に絶縁層を形成し、この絶縁層上に転送信号供給部３０７ａを形成すればよい。
【００８４】
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
上述した実施の形態および変形例は、以下のような撮像素子および電子カメラも含む。
（１）入射光を光電変換する光電変換部と、上記光電変換部により光電変換された電荷が転送されて蓄積される蓄積部と、上記光電変換部により生成された電荷を上記蓄積部に転送する転送部とを有する複数の画素が設けられた第１半導体層と、上記電荷を上記光電変換部から上記蓄積部に転送するための転送信号を上記転送部に供給する供給部が上記複数の画素ごとに設けられた第２半導体層と、上記蓄積部に転送された上記電荷に基づいた信号が入力される第３半導体層と、を備える撮像素子。
（２）（１）のような撮像素子において、上記第２半導体層は、薄膜トランジスタを有する。
（３）（２）のような撮像素子において、上記第１半導体層および上記第３半導体層は、半導体基板により構成される。
（４）（２）または（３）のような撮像素子において、上記第２半導体層は、上記第１半導体層である半導体基板と、上記第３半導体層である半導体基板との間に設けられた絶縁部に配置される。
（５）（１）のような撮像素子において、上記第１半導体層は、シリコン基板と埋め込み酸化膜層とシリコン層とを備えたＳＯＩ基板の上記シリコン基板および上記シリコン層の一方であり、上記第２半導体層は上記シリコン基板および上記シリコン層の他方である。
（６）（５）のような撮像素子において、上記第３半導体層は、半導体基板により構成される。
（７）（１）〜（６）のような撮像素子において、複数の上記供給部のうちの一部の上記供給部は、第１の期間に上記光電変換部が生成した電荷を上記蓄積部に転送させ、他の一部の上記供給部は、上記第１の期間とは異なる長さの第２の期間に上記光電変換部が生成した電荷を上記蓄積部に転送させる上記転送信号を供給する。
（８）（１）〜（７）のような撮像素子において、上記供給部は、第１電源部により上記第１半導体層の電圧よりも高い電圧が印加される第１拡散部と、第２電源部により前記第１半導体層の電圧よりも低い電圧が印加される第２拡散部とを有し、上記第１電源部により印加された電圧に基づく第１の電圧を上記転送部に供給し、上記第２電源部により印加された電圧に基づく第２の電圧を上記転送部に供給する。
（９）（８）のような撮像素子において、上記光電変換部は埋め込みフォトダイオードであり、上記転送部は、上記転送信号が上記第１の電圧であるときには上記光電変換部により光電変換された電荷を上記蓄積部に転送し、上記転送信号が上記第２の電圧であるときには上記光電変換部により光電変換された電荷を上記蓄積部に転送しない。
（１０）（９）のような撮像素子において、上記供給部は、接地電圧以上である第３の電圧と接地電圧以上であり上記第３の電圧よりも高い第４の電圧とからなる駆動信号を上記第１の電圧と上記第２の電圧とからなる上記転送信号に変換するレベルシフト回路を有する。
（１１）（１０）のような撮像素子において、上記駆動信号を上記レベルシフト回路に出力するインバータ回路を更に備え、上記レベルシフト回路は、少なくとも６つのトランジスタを含み、上記駆動信号が上記第３の電圧であるときには上記第１の電圧である上記転送信号を出力し、上記駆動信号が上記第４の電圧であるときには上記第２の電圧である上記転送信号を出力する。
（１２）（１）〜（１１）のような撮像素子において、上記光電変換部は、上記第１半導体層の光が入射する面に設けられ、上記転送部および上記蓄積部は、上記第１半導体層の上記第２半導体層側の面に設けられる。
（１３）入射光を光電変換する光電変換部と、上記光電変換部により光電変換された電荷が転送されて蓄積される蓄積部と、上記光電変換部により生成された電荷を上記蓄積部に転送する転送部とを有する複数の画素が設けられた第１半導体基板と、上記第１半導体基板に積層して配置され、上記電荷を上記光電変換部から上記蓄積部に転送するための転送信号を上記転送部に供給する供給部が上記複数の画素ごとに設けられた半導体層と、を備える撮像素子。
（１４）絶縁部が形成され、所定の基板電圧が設定された第１半導体基板と、上記第１半導体基板に設けられ、入射光を光電変換する光電変換部と、上記第１半導体基板に設けられ、上記光電変換部により光電変換された電荷を転送信号に基づき蓄積部に転送する転送部と、正電圧である第１の信号電圧と負電圧である第２の信号電圧とを含む上記転送信号を上記転送部に供給する、上記絶縁部によって上記第１半導体基板から電気的に絶縁された供給部と、を備える撮像素子。
（１５）（１）〜（１４）のような撮像素子を有する電子カメラ。
【００８５】
また、上述した実施の形態および変形例は、以下のような撮像素子も含む。
（１）入射光を光電変換する光電変換部と、上記光電変換部により光電変換された電荷を蓄積する蓄積部と、接地電圧より高い第１の電圧と接地電圧より低い第２の電圧とからなる転送信号が入力される転送部と、を有する画素が複数設けられた第１半導体基板と、上記蓄積部に蓄積された電荷の量に基づくデジタル信号を出力するＡ／Ｄ変換部が、上記複数の画素ごとに設けられた第２半導体基板と、上記第１半導体基板と上記第２半導体基板との間に配置され、上記転送信号を上記転送部に供給する転送信号供給部が上記複数の画素ごとに 設けられた絶縁部と、を備える撮像素子。
（２）（１）のような撮像素子において、複数の上記転送信号供給部のうちの一部の上記転送信号供給部は、第１の期間に上記光電変換部が生成した電荷を上記蓄積部に転送させ、他の一部の上記転送信号供給部は、上記第１の期間とは異なる長さの第２の期間に上記光電変換部が生成した電荷を上記蓄積部に転送させる上記転送信号を供給する。
（３）（１）または（２）のような撮像素子において、上記転送信号供給部は、正電圧の第１電源部から正電圧を受け取る第１拡散部と、負電圧の第２電源部から負電圧を受け取る第２拡散部とを有し、上記第１電源部から受け取った正電圧に基づき上記第１の電圧を上記転送部に入力し、上記第２電源部から受け取った負電圧に基づき上記第２の電圧を上記転送部に入力する。
（４）（１）〜（３）のような撮像素子において、上記光電変換部は埋め込みフォトダイオードであり、上記転送部は、上記転送信号が上記第１の電圧であるときには上記光電変換部により光電変換された電荷を上記蓄積部に転送し、上記転送信号が上記第２の電圧であるときには上記光電変換部により光電変換された電荷を上記蓄積部に転送しない。
（５）（４）のような撮像素子において、上記転送信号供給部は、接地電圧以上である第３の電圧と接地電圧以上であり上記第３の電圧よりも高い第４の電圧とからなる駆動信号を上記第１の電圧と上記第２の電圧とからなる上記転送信号に変換するレベルシフト回路を有する。
（６）（５）のような撮像素子において、上記駆動信号を上記レベルシフト回路に出力するインバータ回路を更に備え、上記レベルシフト回路は、少なくとも６つのトランジスタを含み、上記駆動信号が上記第３の電圧であるときには上記第１の電圧である上記転送信号を出力し、上記駆動信号が上記第４の電圧であるときには上記第２の電圧である上記転送信号を出力する。
（７）（１）〜（６）のような撮像素子において、上記光電変換部は、上記第１半導体基板の光が入射する面に設けられ、上記転送部および上記蓄積部は、上記第１半導体基板の上記第２半導体基板側の面に設けられる。
（８）（１）〜（７）のような撮像素子において、上記第１半導体基板は、ＳＯＩ基板であり、上記絶縁部は、埋め込み絶縁膜を含む。
（９）（１）〜（８）のような撮像素子において、上記絶縁部は、上記第１半導体基板または上記第２半導体基板に積層された絶縁層を含み、上記転送信号供給部は、上記絶縁層に形成された薄膜トランジスタを含む。
（１０）絶縁部が形成され、所定の基板電位が設定された第１半導体基板と、上記第１半導体基板に設けられ、入射光を光電変換する光電変換部と、上記第１半導体基板に設けられ、上記光電変換部により光電変換された電荷を転送信号に基づき蓄積部に転送する転送部と、正電位である第１の信号電位と負電位である第２の信号電位とを含む上記転送信号を上記転送部に供給する、上記絶縁部によって上記第１半導体基板から電気的に絶縁された転送信号供給部と、を備える撮像素子。
【００８６】
次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願２０１５年第１９５２８１号（２０１５年９月３０日出願）
【符号の説明】
【００８７】
３…撮像素子、７…第１半導体基板、８…第２半導体基板、９…絶縁部、３０…画素、３１…フォトダイオード、３０１…アナログ回路部、３０２…Ａ／Ｄ変換部、３０３…サンプリング部、３０６…個別画素制御部、３０７…画素駆動部
【図１】
2017057397.tif 000003
【図２】
2017057397.tif 000004
【図３】
2017057397.tif 000005
【図４】
2017057397.tif 000006
【図５】
2017057397.tif 000007
【図６】
2017057397.tif 000008
【図７】
2017057397.tif 000009
【図８】
2017057397.tif 000010
【図９】
2017057397.tif 000011
【国際調査報告】
2017057397.tif 000012
2017057397.tif 000013
2017057397.tif 000014
2017057397.tif 000015