(57)【要約】  本開示は、より低ノイズで鮮明な画像を撮像することができるようにする撮像素子および駆動方法、並びに電子機器に関する。入射した光を光電変換により電荷に変換して蓄積する光電変換部と、光電変換部で発生した電荷を転送する電荷転送部と、電荷転送部を介して電荷が転送され、所定の蓄積容量を備える拡散層と、拡散層に転送された電荷を画素信号に変換する変換部と、拡散層および変換部を接続する接続配線とを有する画素を備える。そして、接続配線は、拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して拡散層および変換部に接続され、画素内に設けられる他の配線よりも半導体基板側に形成される。本技術は、例えば、監視や車両搭載などに用いられる撮像素子に適用できる。
2016199588.tif 000002
【特許請求の範囲】
【請求項１】
入射した光を光電変換により電荷に変換して蓄積する光電変換部と、
前記光電変換部で発生した前記電荷を転送する電荷転送部と、
前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、
前記拡散層に転送された前記電荷を画素信号に変換する変換部と、
前記拡散層および前記変換部を接続する接続配線と
を有する画素を備え、
前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される
撮像素子。
【請求項２】
前記画素は、前記変換部により前記画素信号に変換される前記電荷を蓄積する蓄積容量を切り替える切り替え部をさらに有する
請求項１に記載の撮像素子。
【請求項３】
前記切り替え部により前記蓄積容量を大容量に切り替えることにより、前記転送トランジスタにおける変換効率を高変換率に設定して前記画素信号の読み出しを行い、
前記切り替え部により前記蓄積容量を小容量に切り替えることにより、前記転送トランジスタにおける変換効率を低変換率に設定して前記画素信号の読み出しを行う
駆動部をさらに備える
請求項１に記載の撮像素子。
【請求項４】
前記接続配線は、前記画素内に設けられる他の配線よりも薄膜に形成される
請求項１に記載の撮像素子。
【請求項５】
前記接続配線は、平面的に見て、前記画素内に設けられるトランジスタのゲート電極と重なることを回避してレイアウトされる
請求項１に記載の撮像素子。
【請求項６】
前記接続配線は、チタン、窒化チタン、タングステン、アルミニウム、または、銅、或いは、チタンおよび窒化チタンの積層構造により形成される
請求項１に記載の撮像素子。
【請求項７】
前記画素は、互いに感度の異なる複数の光電変換部を有する
請求項１に記載の撮像素子。
【請求項８】
複数の前記光電変換部それぞれで発生した電荷に応じた画素信号を、順次、前記拡散層に転送して前記画素信号の読み出しを行う駆動部をさらに備える
請求項７に記載の撮像素子。
【請求項９】
入射した光を光電変換により電荷に変換して蓄積する光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線と、前記変換部により前記画素信号に変換される前記電荷を蓄積する蓄積容量を切り替える切り替え部とを有する画素を備え、前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される撮像素子の駆動方法であって、
前記切り替え部により前記蓄積容量を大容量に切り替えることにより、前記転送トランジスタにおける変換効率を高変換率に設定して前記画素信号の読み出しを行い、
前記切り替え部により前記蓄積容量を小容量に切り替えることにより、前記転送トランジスタにおける変換効率を低変換率に設定して前記画素信号の読み出しを行う
駆動方法。
【請求項１０】
入射した光を光電変換により電荷に変換して蓄積する光電変換部と、
前記光電変換部で発生した前記電荷を転送する電荷転送部と、
前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、
前記拡散層に転送された前記電荷を画素信号に変換する変換部と、
前記拡散層および前記変換部を接続する接続配線と
を有する画素を有し、
前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される
撮像素子を備える電子機器。
【請求項１１】
入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、
前記光電変換部で発生した前記電荷を転送する電荷転送部と、
前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、
前記拡散層に転送された前記電荷を画素信号に変換する変換部と、
前記拡散層および前記変換部を接続する接続配線と、
複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量と
を有する画素を備える撮像素子。
【請求項１２】
複数の前記光電変換部それぞれで発生した電荷に応じた画素信号を、順次、前記拡散層に転送して前記画素信号の読み出しを行う駆動部をさらに備える
請求項１１に記載の撮像素子。
【請求項１３】
前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される
請求項１１に記載の撮像素子。
【請求項１４】
前記接続配線は、前記画素内に設けられる他の配線よりも薄膜に形成される
請求項１１に記載の撮像素子。
【請求項１５】
前記接続配線は、平面的に見て、前記画素内に設けられるトランジスタのゲート電極と重なることを回避してレイアウトされる
請求項１１に記載の撮像素子。
【請求項１６】
前記接続配線は、チタン、窒化チタン、タングステン、アルミニウム、または、銅、或いは、チタンおよび窒化チタンの積層構造により形成される
請求項１１に記載の撮像素子。
【請求項１７】
入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線と、複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量とを有する画素を備える撮像素子の駆動方法であって、
複数の前記光電変換部それぞれで発生した電荷に応じた画素信号を、順次、前記拡散層に転送して前記画素信号の読み出しを行う
駆動方法。
【請求項１８】
入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、
前記光電変換部で発生した前記電荷を転送する電荷転送部と、
前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、
前記拡散層に転送された前記電荷を画素信号に変換する変換部と、
前記拡散層および前記変換部を接続する接続配線と、
複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量と
を有する画素を有する撮像素子を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像素子および駆動方法、並びに電子機器に関し、特に、より低ノイズで鮮明な画像を撮像することができるようにした撮像素子および駆動方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、被写体の像が結像する像面に配置された複数の画素から出力される画素信号に基づいて画像が構築される。【０００３】
例えば、特許文献１に開示されている撮像素子は、ＰＤの開口率を拡大するために、サリサイド形成過程においてフローティングディフュージョンと増幅トランジスタのゲート電極とを接続する配線を形成することで、狭い領域に配線配置を行うことができる。【０００４】
また、特許文献２に開示されている撮像素子は、電荷電圧変換部に容量を付加するための電荷蓄積部を、フォトダイオードにおける、被写体からの光が入射しない領域と重なるようにフォトダイオード上に設けることにより、画像の画質を向上させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１８６１８７号公報
【特許文献２】特開２０１４−１１２５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、近年、撮像素子のさらなる高機能化が求められており、例えば、暗闇の中などのように低照度な環境においても、より低ノイズで鮮明な画像が得られるようにすることが要求されている。【０００７】
本開示は、このような状況に鑑みてなされたものであり、より低ノイズで鮮明な画像を撮像することができるようにするものである。
【課題を解決するための手段】
【０００８】
本開示の第１の側面の撮像素子は、入射した光を光電変換により電荷に変換して蓄積する光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線とを有する画素を備え、前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される。【０００９】
本開示の第１の側面の駆動方法は、入射した光を光電変換により電荷に変換して蓄積する光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線と、前記変換部により前記画素信号に変換される前記電荷を蓄積する蓄積容量を切り替える切り替え部とを有する画素を備え、前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される撮像素子の駆動方法であって、前記切り替え部により前記蓄積容量を大容量に切り替えることにより、前記転送トランジスタにおける変換効率を高変換率に設定して前記画素信号の読み出しを行い、前記切り替え部により前記蓄積容量を小容量に切り替えることにより、前記転送トランジスタにおける変換効率を低変換率に設定して前記画素信号の読み出しを行う。【００１０】
本開示の第１の側面の電子機器は、入射した光を光電変換により電荷に変換して蓄積する光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線とを有する画素を有し、前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される撮像素子を備える。【００１１】
本開示の第１の側面においては、入射した光を光電変換により電荷に変換して蓄積する光電変換部と、光電変換部で発生した電荷を転送する電荷転送部と、電荷転送部を介して電荷が転送され、所定の蓄積容量を備える拡散層と、拡散層に転送された電荷を画素信号に変換する変換部と、拡散層および変換部を接続する接続配線とを有する画素を備える。そして、接続配線は、拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して拡散層および変換部に接続され、画素内に設けられる他の配線よりも半導体基板側に形成される。【００１２】
本開示の第２の側面の撮像素子は、入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線と、複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量とを有する画素を備える。【００１３】
本開示の第２の側面の駆動方法は、入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線と、複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量とを有する画素を備える撮像素子の駆動方法であって、複数の前記光電変換部それぞれで発生した電荷に応じた画素信号を、順次、前記拡散層に転送して前記画素信号の読み出しを行う。【００１４】
本開示の第２の側面の電子機器は、入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線と、複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量とを有する画素を有する撮像素子を備える。【００１５】
本開示の第２の側面においては、入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、光電変換部で発生した電荷を転送する電荷転送部と、電荷転送部を介して電荷が転送され、所定の蓄積容量を備える拡散層と、拡散層に転送された電荷を画素信号に変換する変換部と、拡散層および変換部を接続する接続配線と、複数の光電変換部のうちの、一部の光電変換部から転送される電荷を蓄積する画素内容量とを有する画素を備える。そして、接続配線は、拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して拡散層および変換部に接続され、画素内に設けられる他の配線よりも半導体基板側に形成される。
【発明の効果】
【００１６】
本開示の第１および第２の側面によれば、低照度な環境においても良好な画像を撮像することができる。
【図面の簡単な説明】
【００１７】
【図１】本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
【図２】画素の第１の構成例を示す回路図および平面図である。
【図３】画素の断面図である。
【図４】画素の駆動方法を説明するタイミングチャートである。
【図５】画素の第２の構成例を示す回路図および平面図である。
【図６】画素の第３の構成例を示す平面図である。
【図７】画素の第４の構成例を示す平面図である。
【図８】画素の第５の構成例を示す回路図および平面図である。
【図９】画素の駆動方法を説明するタイミングチャートである。
【図１０】本技術を適用した電子機器の一実施の形態の構成例を示すブロック図である。
【図１１】イメージセンサを使用する使用例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１９】
＜撮像素子の構成例＞
【００２０】
図１は、本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
【００２１】
図１に示すように、撮像素子１１は、画素領域１２、垂直駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、出力回路１６、および制御回路１７を備えて構成される。
【００２２】
画素領域１２は、図示しない光学系により集光される光を受光する受光面である。画素領域１２には、複数の画素２１が行列状に配置されており、それぞれの画素２１は、水平信号線２２を介して行ごとに垂直駆動回路１３に接続されるとともに、垂直信号線２３を介して列ごとにカラム信号処理回路１４に接続される。複数の画素２１は、それぞれ受光する光の光量に応じたレベルの画素信号を出力し、それらの画素信号から、画素領域１２に結像する被写体の画像が構築される。
【００２３】
垂直駆動回路１３は、画素領域１２に配置される複数の画素２１の行ごとに順次、それぞれの画素２１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線２２を介して画素２１に供給する。カラム信号処理回路１４は、複数の画素２１から垂直信号線２３を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことにより、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。
【００２４】
水平駆動回路１５は、画素領域１２に配置される複数の画素２１の列ごとに順次、カラム信号処理回路１４から画素信号をデータ出力信号線２４に出力させるための駆動信号を、カラム信号処理回路１４に供給する。出力回路１６は、水平駆動回路１５の駆動信号に従ったタイミングでカラム信号処理回路１４からデータ出力信号線２４を介して供給される画素信号を増幅し、後段の信号処理回路に出力する。制御回路１７は、例えば、撮像素子１１の各ブロックの駆動周期に従ったクロック信号を生成して供給することで、それらの各ブロックの駆動を制御する。
【００２５】
このように構成される撮像素子１１では、例えば、赤色、緑色、および青色の光を透過するカラーフィルタが、いわゆるベイヤ配列に従って画素２１ごとに配置されており、それぞれの画素２１が各色の光の光量に応じた画素信号を出力する。また、撮像素子１１は、画素２１を構成するフォトダイオードが形成される半導体基板を薄膜化して、半導体基板の表面に配線層を積層し、半導体基板の裏面側から光を入射する裏面型の構造を採用することができる。
【００２６】
＜画素の第１の構成例＞
【００２７】
図２を参照して、画素２１の第１の構成例について説明する。
【００２８】
図２のＡには、画素２１の回路図が示されており、図２のＢには、画素２１の平面的な構成が示されている。
【００２９】
図２のＡに示すように、画素２１は、ＰＤ３１、転送トランジスタ３２、ＦＤ（Floating Diffusion）部３３、増幅トランジスタ３４、選択トランジスタ３５、接続トランジスタ３６、およびリセットトランジスタ３７を備えて構成される。
【００３０】
ＰＤ３１は、入射した光を光電変換により電荷に変換して蓄積する光電変換部であり、アノード端子が接地されているとともに、カソード端子が転送トランジスタ３２に接続されている。
【００３１】
転送トランジスタ３２は、垂直駆動回路１３から供給される転送信号TRGに従って駆動し、転送トランジスタ３２がオンになると、ＰＤ３１に蓄積されている電荷がＦＤ部３３に転送される。
【００３２】
ＦＤ部３３は、増幅トランジスタ３４のゲート電極に接続された所定の蓄積容量を有する浮遊拡散領域であり、ＰＤ３１から転送される電荷を蓄積する。ここで、図２のＢに示すように、ＦＤ部３３は、ＦＤ接続配線３８を介して、半導体基板に形成された拡散層３９が増幅トランジスタ３４のゲート電極に接続された構成とされる。
【００３３】
増幅トランジスタ３４は、ＦＤ部３３に蓄積されている電荷に応じたレベル（即ち、ＦＤ部３３の電位）の画素信号を、選択トランジスタ３５を介して垂直信号線２３に出力する。つまり、ＦＤ部３３が増幅トランジスタ３４のゲート電極に接続される構成により、ＦＤ部３３および増幅トランジスタ３４は、ＰＤ３１において発生した電荷を、その電荷に応じたレベルの画素信号に変換する変換部として機能する。
【００３４】
選択トランジスタ３５は、垂直駆動回路１３から供給される選択信号SELに従って駆動し、選択トランジスタ３５がオンになると、増幅トランジスタ３４から出力される画素信号が垂直信号線２３に出力可能な状態となる。
【００３５】
接続トランジスタ３６は、ＦＤ部３３とリセットトランジスタ３７とを接続するように形成され、増幅トランジスタ３４により画素信号に変換される電荷の蓄積容量を切り替えることができる。即ち、接続トランジスタ３６は、垂直駆動回路１３から供給される接続信号FDGに従って駆動し、接続トランジスタ３６のオン／オフを切り替えることによってＦＤ部３３の蓄積容量が変化する。その結果、増幅トランジスタ３４における変換効率が切り替えられる。つまり、接続トランジスタ３６がオフである場合には、ＦＤ部３３の蓄積容量が小容量となって、増幅トランジスタ３４における変換効率が高変換率に設定される。一方、接続トランジスタ３６がオンである場合には、ＦＤ部３３の蓄積容量が大容量となって、増幅トランジスタ３４における変換効率が低変換率に設定される。
【００３６】
リセットトランジスタ３７は、垂直駆動回路１３から供給されるリセット信号RSTに従って駆動する。リセットトランジスタ３７がオンになると、ＦＤ部３３に蓄積されている電荷が、リセットトランジスタ３７および接続トランジスタ３６を介してドレイン電源Ｖｄｄに排出されて、ＦＤ部３３がリセットされる。
【００３７】
このように構成される画素２１は、接続トランジスタ３６のオン／オフによって増幅トランジスタ３４における変換効率を切り替えることができる。これにより、撮像素子１１は、例えば、被写体の露出状況に応じて変換効率を切り替えることで、適切な明るさの画像を撮像することができる。
【００３８】
次に、図３には、画素２１の断面的な構成の一部が示されている。
【００３９】
図３に示すように、撮像素子１１は、ＰＤ３１や、ＦＤ部３３の拡散層３９などが形成される半導体基板４１に、絶縁層４２を介して配線層４３が積層されて構成される。
【００４０】
半導体基板４１では、例えば、Ｎ型のシリコン基板にＰ型の不純物がイオン注入されることによって、拡散層３９が形成される。また、半導体基板４１には、転送トランジスタ３２を構成するゲート電極５１、および、増幅トランジスタ３４を構成するゲート電極５２が積層されている。なお、図示しないが、半導体基板４１には、拡散層３９と同様に、増幅トランジスタ３４や選択トランジスタ３５などを構成するドレインおよびソースとなる拡散層が形成される。
【００４１】
絶縁層４２は、例えば、二酸化ケイ素（SiO2）の薄膜を成膜することにより形成され、半導体基板４１の表面を絶縁する。また、図示しないが、半導体基板４１とゲート電極５１およびゲート電極５２との間にも絶縁層が形成されている。
【００４２】
配線層４３は、複数層のメタル配線５３が層間絶縁膜を介して積層されることにより構成され、図３には、３層のメタル配線５３−１乃至５３−３が積層された構成例が示されている。メタル配線５３−１乃至５３−３は、画素２１と外部との信号の入出力に利用され、例えば、メタル配線５３−１乃至５３−３を介して駆動信号が画素２１に入力され、画素２１において得られる画素信号がメタル配線５３−１乃至５３−３を介して出力される。
【００４３】
また、積層されたメタル配線５３−１乃至５３−３どうしは、層間絶縁膜を貫通するように形成されるコンタクト配線５４を介して接続される。図３の構成例では、メタル配線５３−１はコンタクト配線５４−１を介してゲート電極５１に接続され、メタル配線５３−２はコンタクト配線５４−２を介してメタル配線５３−１に接続され、メタル配線５３−３はコンタクト配線５４−３を介してメタル配線５３−２に接続されている。
【００４４】
そして、配線層４３では、ＦＤ部３３の拡散層３９がコンタクト配線５５を介してＦＤ接続配線３８に接続されるとともに、増幅トランジスタ３４を構成するゲート電極５２がコンタクト配線５６を介してＦＤ接続配線３８に接続されている。コンタクト配線５５および５６は、半導体基板４１に対して垂直方向に延びるように形成され、メタル配線５３−１に接続されるコンタクト配線５４−１とは、異なる高さとなるように形成される。
【００４５】
ここで、ＦＤ接続配線３８は、配線層４３に形成されるメタル配線５３−１乃至５３−３よりも半導体基板４１側に、即ち、１層目のメタル配線５３−１よりも低層となるように形成される。つまり、拡散層３９とゲート電極５２とを接続するＦＤ接続配線３８は、他の箇所の接続に用いられるメタル配線５３を形成する前に、より薄い層間絶縁膜を成膜し、その層間絶縁膜に対して金属膜を成膜してスパッタリングを行うことにより形成される。その後、所定の厚みまで層間絶縁膜を成膜して１層目のメタル配線５３−１が形成され、以下同様に、メタル配線５３−２および５３−３が形成される。
【００４６】
また、ＦＤ接続配線３８は、例えば、厚みが５０ｎｍ以下の薄膜となるように形成される。また、ＦＤ接続配線３８は、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、または、銅（Ｃｕ）により形成することができる。また、ＦＤ接続配線３８は、例えば、チタンおよび窒化チタンの積層構造（Ｔｉ／ＴｉＮ／Ｔｉ）により形成してもよい。
【００４７】
このように構成される画素２１では、ＦＤ接続配線３８を、メタル配線５３−１よりも低層となるように形成することによって、ＦＤ部３３の蓄積容量を少容量化することができ、増幅トランジスタ３４における変換効率を、より高変換率にすることができる。また、画素２１では、ＦＤ接続配線３８を薄膜となるように形成することによっても、増幅トランジスタ３４の高変換率を図ることができる。
【００４８】
また、画素２１では、図２のＢに示すように、ＦＤ接続配線３８を、転送トランジスタ３２や接続トランジスタ３６などのゲート電極に対して、平面的に重なることを回避したレイアウトにすることで、ＦＤ接続配線３８とゲート電極との間に容量が発生することを防止することができる。これによっても、ＦＤ部３３の蓄積容量の少容量化を図ることができる。
【００４９】
特に、撮像素子１１は、接続トランジスタ３６によって増幅トランジスタ３４における変換効率を切り替えることができるように画素２１が構成されており、ＦＤ部３３の蓄積容量を少容量化することによる効果を有効に活用することができる。つまり、増幅トランジスタ３４における変換効率が高変換率であるとき、明るい状況で撮像する場合には、画素信号が飽和してしまうことが懸念される。これに対し、撮像素子１１では、明るい状況で撮像する場合には、接続トランジスタ３６をオンにして、増幅トランジスタ３４における変換効率を低変換率に設定することができるので、画素信号が飽和することを回避することができる。
【００５０】
従って、撮像素子１１は、増幅トランジスタ３４における変換効率を高変換率に設定することにより、暗闇の中などの照度の低い環境において、より低ノイズで鮮明な画像を撮像することができる。また、撮像素子１１は、日中などの照度の高い環境において、増幅トランジスタ３４における変換効率が低変換率となるように切り替えることで、画素信号が飽和することがなく適切な露出の画像を撮像することができる。このように、撮像素子１１は、どのような照明環境であっても良好な画像を撮像することができ、例えば、監視や車両搭載などの用途に用いるのに好適である。
【００５１】
また、上述した特許文献１の撮像素子は、ＦＤ部に接続される配線が基板に近接することより寄生容量が大きくなる構造となっており、上述した特許文献２の撮像素子は、隣接配線間で寄生容量が発生する構造となっていた。このため、従来の撮像素子では、撮像素子１１のように高変換効率を実現することは困難であった。
【００５２】
これに対し、撮像素子１１では、半導体基板４１とＦＤ接続配線３８との間に小さな寄生容量が発生する程度に、コンタクト配線５５および５６により適切な間隔を設けてＦＤ接続配線３８が形成される。また、撮像素子１１は、ＦＤ接続配線３８とメタル配線５３とが異なる層に分けて形成されているため、それらの配線間で寄生容量が発生することを回避することができる。このため、撮像素子１１は、従来よりもＦＤ部３３の蓄積容量を低減させることができる結果、増幅トランジスタ３４における高変換効率を実現することができる。
【００５３】
また、ＦＤ接続配線３８は、バリアメタルを形成しショットキー接合ができないようにするため、オーミック接合をすることができることより、半導体基板４１との間に発生する容量を低減することができる。
【００５４】
図４を参照して、画素２１の駆動方法について説明する。
【００５５】
図４には、画素２１の駆動に用いられる選択信号SEL、リセット信号RST、接続信号FDG、および転送信号TRGのタイミングチャートが示されている。
【００５６】
まず、図４の上側に示されている高変換率（Hi Gain）に設定された場合の駆動について説明する。
【００５７】
例えば、画素２１が配置されている行がシャッタ動作および読み出し動作を行う行として選択されていない状態（以下、非選択と称する）では、選択信号SEL、リセット信号RST、接続信号FDG、および転送信号TRGは、いずれもＬレベルとされる。
【００５８】
そして、所定の画素２１が配置されている行がシャッタ行となると、その行が駆動する１水平期間において、まず、リセット信号RSTが所定期間だけＨレベルとなり、その所定期間より短い期間だけ接続信号FDGがＨレベルとなる。これにより、接続トランジスタ３６およびリセットトランジスタ３７を介して、ＦＤ部３３がドレイン電源Ｖｄｄに接続され、ＦＤ部３３に蓄積されていた電荷がドレイン電源Ｖｄｄに排出される。そして、接続信号FDGがＨレベルとなっている期間において、転送信号TRGがパルス状にＨレベルとなることで、ＰＤ３１に蓄積されていた電荷が排出され、ＰＤ３１による電荷の蓄積が開始される。
【００５９】
このようなシャッタ動作が、他の行に対して行われるのと並行して、非選択行となった画素２１は、ＰＤ３１において発生する電荷を蓄積する状態となる。なお、図４では、順次行われる複数行の１水平期間が、１つの１水平期間で表されている。
【００６０】
その後、所定の画素２１が配置されている行が読み出し行となると、まず、１水平期間に渡り選択信号SELがＨレベルとなって、増幅トランジスタ３４が選択トランジスタ３５を介して垂直信号線２３に接続される。そして、リセット信号RSTがＨレベルとなり、接続信号FDGがパルス状にＨレベルとなってＦＤ部３３がリセットされ、リセットレベルの画素信号が読み出される（Ｐ相）。続いて、転送信号TRGがパルス状にＨレベルとなり、ＰＤ３１に蓄積されていた電荷がＦＤ部３３に転送され、データレベルの画素信号が読み出される（Ｄ相）。
【００６１】
また、図４の下側に示されている低変換率（Low Gain）に設定された場合には、非選択行およびシャッタ行において、高変換率（Hi Gain）に設定された場合と同様の駆動が行われる。
【００６２】
そして、低変換率（Low Gain）に設定された場合では、所定の画素２１が配置されている行が読み出し行となると、まず、１水平期間に渡り選択信号SELがＨレベルとなって、増幅トランジスタ３４が選択トランジスタ３５を介して垂直信号線２３に接続される。その後、リセット信号RSTがＨレベルになるのに続いて、接続信号FDGがＨレベルとなり、接続トランジスタ３６がオンとなったままリセットレベルの画素信号が読み出される（Ｐ相）。さらに、接続信号FDGがＨレベルを維持したまま、転送信号TRGがパルス状にＨレベルとなり、ＰＤ３１に蓄積されていた電荷がＦＤ部３３に転送され、データレベルの画素信号が読み出され（Ｄ相）、その後、接続信号FDGはＬレベルとなる。
【００６３】
このように、画素２１が高変換率に設定されている場合には、接続信号FDGがパルス状にＨレベルとなってＦＤ部３３がリセットされた後、接続トランジスタ３６はオフとなって、ＦＤ部３３の蓄積容量が小容量の状態でＰ相およびＤ相が読み出される。一方、画素２１が低変換率に設定されている場合には、接続トランジスタ３６がオンのままとされ、ＦＤ部３３の蓄積容量が大容量の状態でＰ相およびＤ相が読み出される。
【００６４】
このような駆動方法によって、画素２１は、高変換率と低変換率とを切り替えることができ、露出状態に応じて、適切な変換効率で画素信号を読み出すことができる。即ち、接続トランジスタ３６によりＦＤ部３３の蓄積容量を切り替えて、接続トランジスタ３６をオンにすることで、増幅トランジスタ３４における変換効率を高変換率に設定して画素信号の読み出しを行い、接続トランジスタ３６をオフにすることで、増幅トランジスタ３４における変換効率を低変換率に設定して画素信号の読み出しを行うことができる。
【００６５】
なお、図３に示したようなＦＤ接続配線３８を採用する画素２１としては、接続トランジスタ３６を利用して増幅トランジスタ３４の増幅率を変更することができる構成に限定されることはなく、接続トランジスタ３６を備えない構成としてもよい。
【００６６】
＜画素の第２の構成例＞
【００６７】
次に、図５を参照して、画素２１の第２の構成例について説明する。
【００６８】
図５のＡには、画素２１Ａの回路図が示されており、図５のＢには、画素２１Ａの平面的な構成が示されている。図５に示す画素２１Ａにおいて、図２の画素２１と共通する構成については共通の符号を付し、その詳細な説明は省略する。
【００６９】
図５のＡに示すように、画素２１Ａは、ＰＤ３１、転送トランジスタ３２、ＦＤ部３３、増幅トランジスタ３４、選択トランジスタ３５、およびリセットトランジスタ３７を備えて構成される。即ち、画素２１Ａは、図２の画素２１から接続トランジスタ３６が除かれた構成とされている。
【００７０】
また、図５のＢに示すように、ＦＤ部３３の拡散層３９が、ＦＤ接続配線３８を介して増幅トランジスタ３４のゲート電極に接続されており、ＦＤ接続配線３８は、転送トランジスタ３２やリセットトランジスタ３７などのゲート電極と重ならないようにレイアウトされる。
【００７１】
このように、画素２１Ａは、転送トランジスタ３２、増幅トランジスタ３４、選択トランジスタ３５、およびリセットトランジスタ３７の４つのトランジスタを備えた構造（４Tr構造）となっている。そして、画素２１Ａは、ＦＤ部３３の拡散層３９と増幅トランジスタ３４のゲート電極とを接続するＦＤ接続配線３８が、図３を参照して説明したように、メタル配線５３−１よりも低層となるように形成される。これにより、画素２１Ａは、図２の画素２１と同様に、増幅トランジスタ３４における変換効率を高変換率にすることができる。
【００７２】
なお、画素２１は、例えば、選択トランジスタ３５を備えずに、転送トランジスタ３２、増幅トランジスタ３４、および選択トランジスタ３５の３つのトランジスタを備えた構造（３Tr構造）を採用してもよい。
【００７３】
さらに、画素２１は、後述する図６および図７に示すように、ＦＤ部３３、増幅トランジスタ３４、選択トランジスタ３５、およびリセットトランジスタ３７を、複数のＰＤ３１で共有して用いる画素共有構造を採用してもよい。
【００７４】
＜画素の第３の構成例＞
【００７５】
次に、図６を参照して、画素２１の第３の構成例について説明する。
【００７６】
図６には、画素２１Ｂの平面的な構成が示されている。図６に示す画素２１Ｂにおいて、図２の画素２１と共通する構成については共通の符号を付し、その詳細な説明は省略する。
【００７７】
図６に示すように、画素２１Ｂは、２つのＰＤ３１−１および３１−２、２つの転送トランジスタ３２−１および３２−２、ＦＤ部３３、増幅トランジスタ３４、選択トランジスタ３５、並びにリセットトランジスタ３７を備えて構成される。即ち、画素２１Ｂは、２つのＰＤ３１−１および３１−２により増幅トランジスタ３４などを共有する２画素共有構造を採用している。
【００７８】
また、図６に示すように、ＦＤ接続配線３８Ｂは、ＦＤ部３３の拡散層３９と増幅トランジスタ３４のゲート電極とを接続するとともに、ＦＤ部３３の拡散層３９とリセットトランジスタ３７のソース領域とを接続するように形成される。このとき、ＦＤ接続配線３８Ｂは、図２のＦＤ接続配線３８と同様に、転送トランジスタ３２−１および３２−２やリセットトランジスタ３７などのゲート電極と重ならないようにレイアウトされる。
【００７９】
このように構成される画素２１Ｂにおいても、ＦＤ接続配線３８Ｂが、図３を参照して説明したように、メタル配線５３−１よりも低層となるように形成される。これにより、画素２１Ｂは、図２の画素２１と同様に、増幅トランジスタ３４における変換効率を高変換率にすることができる。
【００８０】
＜画素の第４の構成例＞
【００８１】
次に、図７を参照して、画素２１の第４の構成例について説明する。
【００８２】
図７には、画素２１Ｃの平面的な構成が示されている。図７に示す画素２１Ｃにおいて、図２の画素２１と共通する構成については共通の符号を付し、その詳細な説明は省略する。
【００８３】
図７に示すように、画素２１Ｃは、４つのＰＤ３１−１乃至３１−４、４つの転送トランジスタ３２−１乃至３２−４、ＦＤ部３３、増幅トランジスタ３４、選択トランジスタ３５、およびリセットトランジスタ３７を備えて構成される。即ち、画素２１Ｃは、４つのＰＤ３１−１乃至３１−４により増幅トランジスタ３４などを共有する４画素共有構造を採用している。
【００８４】
また、図７に示すように、ＦＤ接続配線３８Ｃは、ＦＤ部３３の拡散層３９と増幅トランジスタ３４のゲート電極とを接続するとともに、ＦＤ部３３の拡散層３９とリセットトランジスタ３７のソース領域とを接続するように形成される。このとき、ＦＤ接続配線３８Ｃは、図２のＦＤ接続配線３８と同様に、転送トランジスタ３２−１乃至３２−４やリセットトランジスタ３７などのゲート電極と重ならないようにレイアウトされる。
【００８５】
このように構成される画素２１Ｃにおいても、ＦＤ接続配線３８Ｃが、図３を参照して説明したように、メタル配線５３−１よりも低層となるように形成される。これにより、画素２１Ｃは、図２の画素２１と同様に、増幅トランジスタ３４における変換効率を高変換率にすることができる。
【００８６】
＜画素の第５の構成例＞
【００８７】
次に、図８を参照して、画素２１の第５の構成例について説明する。
【００８８】
図８のＡには、画素２１Ｄの回路図が示されており、図８のＢには、画素２１Ｄの平面的な構成が示されている。図８に示す画素２１Ｄにおいて、図２の画素２１と共通する構成については共通の符号を付し、その詳細な説明は省略する。
【００８９】
図８のＡに示すように、画素２１Ｄは、ＰＤ３１Ｌ、ＰＤ３１Ｓ、２つの転送トランジスタ３２−１および３２−２、ＦＤ部３３、増幅トランジスタ３４、選択トランジスタ３５、２つの接続トランジスタ３６−１および３６−２、リセットトランジスタ３７、並びに画素内容量６１を備えて構成される。
【００９０】
ＰＤ３１ＬおよびＰＤ３１Ｓは、互いに感度が異なる光電変換部であり、それぞれ入射した光を光電変換により電荷に変換して蓄積する。例えば、図８のＢに示すように、ＰＤ３１Ｌが高感度となるように大面積で形成され、ＰＤ３１Ｓが低感度となるように小面積で形成される。
【００９１】
転送トランジスタ３２−１は、垂直駆動回路１３から供給される転送信号TGLに従って駆動し、転送トランジスタ３２−１がオンになると、ＰＤ３１Ｌに蓄積されている電荷がＦＤ部３３に転送される。
【００９２】
転送トランジスタ３２−２は、垂直駆動回路１３から供給される転送信号TGSに従って駆動し、転送トランジスタ３２−２がオンになると、ＰＤ３１Ｓに蓄積されている電荷が画素内容量６１に転送される。
【００９３】
接続トランジスタ３６−１は、ＦＤ部３３とリセットトランジスタ３７とを接続するように形成され、垂直駆動回路１３から供給される接続信号FDGに従って駆動し、ＦＤ部３３の蓄積容量を切り替えることができる。
【００９４】
接続トランジスタ３６−２は、画素内容量６１と接続トランジスタ３６−１およびリセットトランジスタ３７の接続点とを接続するように形成される。接続トランジスタ３６−２は、垂直駆動回路１３から供給される接続信号FCGに従って駆動し、接続トランジスタ３６−２がオンになると、画素内容量６１に蓄積されている電荷が、接続トランジスタ３６−１を介してＦＤ部３３に転送される。
【００９５】
画素内容量６１は、例えば、配線層４３（図３参照）に形成される２層のメタル層により構成されるキャパシタであり、ＰＤ３１Ｓから転送される電荷を蓄積する。
【００９６】
なお、例えば、画素内容量６１に接続される配線６２や、接続トランジスタ３６−２と接続トランジスタ３６−１およびリセットトランジスタ３７の間の拡散層とを接続する配線６３は、図３のメタル配線５３−１乃至５３−３により構成される。そして、ＦＤ接続配線３８Ｄと同様に、配線６２および６３も、平面的に見て、他のトランジスタのゲート電極と重ならないようにレイアウトされる。
【００９７】
そして、図８のＢに示すように、ＦＤ接続配線３８Ｄは、ＦＤ部３３の拡散層３９と増幅トランジスタ３４のゲート電極とを接続し、図３のＦＤ接続配線３８と同様に、メタル配線５３−１よりも低層となるように形成される。これにより、画素２１Ｄは、図２の画素２１と同様に、増幅トランジスタ３４における変換効率を高変換率にすることができる。
【００９８】
特に、画素２１Ｄは、大面積で形成された高感度のＰＤ３１Ｌから転送トランジスタ３２−１を介して電荷が転送されるＦＤ部３３に接続されるＦＤ接続配線３８Ｄを低層に形成することで、より低照度の環境であっても、画素信号に発生するノイズを抑制することができる。即ち、画素２１Ｄを備える撮像素子１１は、ＰＤ３１Ｌによる高感度化と、ＦＤ接続配線３８Ｄによる高感度化との両方の特性を組み合わせることで、より高感度な画像を撮像することができる。また、画素２１Ｄを備える撮像素子１１は、高照度の環境では、ＰＤ３１Ｓから得られる画素信号が画像の構築に用いられ、画素信号が飽和することを回避して撮像を行うことができる。
【００９９】
このように、感度の異なるＰＤ３１ＬおよびＰＤ３１Ｓを設けることにより、画素２１Ｄを備える撮像素子１１は、低照度および高照度どちらの環境であっても、良好な画像を撮像することができる。
【０１００】
次に、図９を参照して、画素２１Ｄの駆動方法について説明する。
【０１０１】
図９には、シャッタ行、読み出し行、非選択行それぞれにおける、選択信号SEL、接続信号FDG、リセット信号RST、転送信号TGS、接続信号FCG、転送信号TGLのタイミングチャートが示されている。
【０１０２】
水平同期信号XHSは、画素２１Ｄが配置されている行における動作を１水平期間で同期するための信号である。
【０１０３】
所定の画素２１Ｄが配置されている行がシャッタ行となると、その行が駆動する１水平期間において、まず、接続信号FDGおよびリセット信号RSTがＨレベルとなる。これにより、接続トランジスタ３６−１およびリセットトランジスタ３７を介して、ＦＤ部３３がドレイン電源Ｖｄｄに接続され、ＦＤ部３３に蓄積されていた電荷がドレイン電源Ｖｄｄに排出される。
【０１０４】
次に、接続信号FCGがＨレベルになって、接続トランジスタ３６−２およびリセットトランジスタ３７を介して、画素内容量６１がドレイン電源Ｖｄｄに接続されることにより、画素内容量６１に蓄積されていた電荷がドレイン電源Ｖｄｄに排出される。このとき、転送信号TRSおよび転送信号TRLがパルス状にＨレベルになることで、ＰＤ３１ＬおよびＰＤ３１Ｓに蓄積されていた電荷も排出され、ＰＤ３１ＬおよびＰＤ３１Ｓによる電荷の蓄積が開始される。
【０１０５】
その後、リセット信号RSTがＬレベルとなり、接続信号FCGがＬレベルとなり、接続信号FDGがＬレベルとなる。なお、シャッタ行では、選択信号SELは常にＬレベルである。
【０１０６】
そして、所定の画素２１Ｄが配置されている行が読み出し行となると、まず、選択信号SELがＨレベルとなって、増幅トランジスタ３４が選択トランジスタ３５を介して垂直信号線２３に接続される。同じタイミングで、接続信号FDGもＨレベルとなってＦＤ部３３がリセットトランジスタ３７に接続された状態となる。そして、リセット信号RSTがパルス状にＨレベルとなってＦＤ部３３がリセットされた後、接続信号FCGがＨレベルとなるのと同じタイミングで転送信号TGSがパルス状にオンとなって、ＰＤ３１Ｓに蓄積されている電荷が画素内容量６１に転送される。
【０１０７】
これにより、ＰＤ３１Ｓで発生した電荷に応じたデータレベルの画素信号が読み出され（Small-PD Ｄ相）、その後、リセット信号RSTがパルス状にＨレベルとなってリセットレベルの画素信号が読み出される（Small-PD Ｐ相）。
【０１０８】
その後、接続信号FCGがＬレベルとなって画素内容量６１がＦＤ部３３に非接続とされ、リセット信号RSTがパルス状にＨレベルとなってＦＤ部３３がリセットされて、リセットレベルの画素信号が読み出される（Large-PD Ｐ相）。そして、転送信号TGLがパルス状にＨレベルとなって、転送トランジスタ３２−１を介してＰＤ３１Ｌに蓄積されている電荷がＦＤ部３３に転送される。これにより、ＰＤ３１Ｌで発生した電荷に応じたデータレベルの画素信号が読み出される（Large-PD Ｄ相）。
【０１０９】
また、非選択行では、水平同期信号XHS、選択信号SEL、接続信号FDG、リセット信号RST、転送信号TRS、接続信号FCG、および転送信号TRLの全てが、常にＬレベルとされる。
【０１１０】
このような駆動方法によって、画素２１Ｄは、低感度のＰＤ３１Ｓからの画素信号の読み出しと、高感度のＰＤ３１Ｌからの画素信号の読み出しとを行うことができる。従って、画素２１Ｄを備える撮像素子１１は、ＰＤ３１Ｌの画素信号が飽和しない露光環境ではＰＤ３１Ｌの画素信号を用い、ＰＤ３１Ｌの画素信号が飽和するような露光環境ではＰＤ３１Ｓの画素信号を用いて、ダイナミックレンジの広い画像を構築することができる。
【０１１１】
＜電子機器の構成例＞
【０１１２】
なお、上述したような各実施の形態の画素２１を有する撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１１３】
図１０は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【０１１４】
図１０に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
【０１１５】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
【０１１６】
撮像素子１０３としては、上述した各実施の形態の画素２１を有する撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
【０１１７】
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
【０１１８】
このように構成されている撮像装置１０１では、上述した各実施の形態の画素２１を有する撮像素子１１を適用することで、例えば、より低ノイズで鮮明な画像を撮像することができる。
【０１１９】
＜イメージセンサの使用例＞
【０１２０】
図１１は、上述のイメージセンサを使用する使用例を示す図である。
【０１２１】
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【０１２２】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１２３】
なお、本技術は以下のような構成も取ることができる。
（１）
入射した光を光電変換により電荷に変換して蓄積する光電変換部と、
前記光電変換部で発生した前記電荷を転送する電荷転送部と、
前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、
前記拡散層に転送された前記電荷を画素信号に変換する変換部と、
前記拡散層および前記変換部を接続する接続配線と
を有する画素を備え、
前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される
撮像素子。
（２）
前記画素は、前記変換部により前記画素信号に変換される前記電荷を蓄積する蓄積容量を切り替える切り替え部をさらに有する
上記（１）に記載の撮像素子。
（３）
前記切り替え部により前記蓄積容量を大容量に切り替えることにより、前記転送トランジスタにおける変換効率を高変換率に設定して前記画素信号の読み出しを行い
前記切り替え部により前記蓄積容量を小容量に切り替えることにより、前記転送トランジスタにおける変換効率を低変換率に設定して前記画素信号の読み出しを行う
駆動部をさらに備える
上記（１）または（２）に記載の撮像素子。
（４）
前記接続配線は、前記画素内に設けられる他の配線よりも薄膜に形成される
上記（１）から（３）までのいずれかに記載の撮像素子。
（５）
前記接続配線は、平面的に見て、前記画素内に設けられるトランジスタのゲート電極と重なることを回避してレイアウトされる
上記（１）から（４）までのいずれかに記載の撮像素子。
（６）
前記接続配線は、チタン、窒化チタン、タングステン、アルミニウム、または、銅、或いは、チタンおよび窒化チタンの積層構造により形成される
上記（１）から（５）までのいずれかに記載の撮像素子。
（７）
前記画素は、互いに感度の異なる複数の光電変換部を有する
上記（１）に記載の撮像素子。
（８）
複数の前記光電変換部それぞれで発生した電荷に応じた画素信号を、順次、前記拡散層に転送して前記画素信号の読み出しを行う駆動部をさらに備える
上記（７）に記載の撮像素子。
（９）
入射した光を光電変換により電荷に変換して蓄積する光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線と、前記変換部により前記画素信号に変換される前記電荷を蓄積する蓄積容量を切り替える切り替え部とを有する画素を備え、前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される撮像素子の駆動方法であって、
前記切り替え部により前記蓄積容量を大容量に切り替えることにより、前記転送トランジスタにおける変換効率を高変換率に設定して前記画素信号の読み出しを行い、
前記切り替え部により前記蓄積容量を小容量に切り替えることにより、前記転送トランジスタにおける変換効率を低変換率に設定して前記画素信号の読み出しを行う
駆動方法。
（１０）
入射した光を光電変換により電荷に変換して蓄積する光電変換部と、
前記光電変換部で発生した前記電荷を転送する電荷転送部と、
前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、
前記拡散層に転送された前記電荷を画素信号に変換する変換部と、
前記拡散層および前記変換部を接続する接続配線と
を有する画素を有し、
前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される
撮像素子を備える電子機器。
（１１）
入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、
前記光電変換部で発生した前記電荷を転送する電荷転送部と、
前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、
前記拡散層に転送された前記電荷を画素信号に変換する変換部と、
前記拡散層および前記変換部を接続する接続配線と、
複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量と
を有する画素を備える撮像素子。
（１２）
複数の前記光電変換部それぞれで発生した電荷に応じた画素信号を、順次、前記拡散層に転送して前記画素信号の読み出しを行う駆動部をさらに備える
上記（１１）に記載の撮像素子。
（１３）
前記接続配線は、前記拡散層が形成される半導体基板に対して垂直方向に延びるコンタクト配線を介して前記拡散層および前記変換部に接続され、前記画素内に設けられる他の配線よりも前記半導体基板側に形成される
上記（１１）または（１２）に記載の撮像素子。
（１４）
前記接続配線は、前記画素内に設けられる他の配線よりも薄膜に形成される
上記（１１）から（１３）までのいずれかに記載の撮像素子。
（１５）
前記接続配線は、平面的に見て、前記画素内に設けられるトランジスタのゲート電極と重なることを回避してレイアウトされる
上記（１１）から（１４）までのいずれかに記載の撮像素子。
（１６）
前記接続配線は、チタン、窒化チタン、タングステン、アルミニウム、または、銅、或いは、チタンおよび窒化チタンの積層構造により形成される
上記（１１）から（１５）までのいずれかに記載の撮像素子。
（１７）
入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、前記光電変換部で発生した前記電荷を転送する電荷転送部と、前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、前記拡散層に転送された前記電荷を画素信号に変換する変換部と、前記拡散層および前記変換部を接続する接続配線と、複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量とを有する画素を備える撮像素子の駆動方法であって、
複数の前記光電変換部それぞれで発生した電荷に応じた画素信号を、順次、前記拡散層に転送して前記画素信号の読み出しを行う
駆動方法。
（１８）
入射した光を光電変換により電荷に変換して蓄積し、互いに感度の異なる複数の光電変換部と、
前記光電変換部で発生した前記電荷を転送する電荷転送部と、
前記電荷転送部を介して前記電荷が転送され、所定の蓄積容量を備える拡散層と、
前記拡散層に転送された前記電荷を画素信号に変換する変換部と、
前記拡散層および前記変換部を接続する接続配線と、
複数の前記光電変換部のうちの、一部の前記光電変換部から転送される電荷を蓄積する画素内容量と
を有する画素を有する撮像素子を備える電子機器。
【０１２４】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１２５】
１１  撮像素子，  １２  画素領域，  １３  垂直駆動回路，  １４  カラム信号処理回路，  １５  水平駆動回路，  １６  出力回路，  １７  制御回路，  ２１  画素，  ２２  水平信号線，  ２３  垂直信号線，  ２４  データ出力信号線，  ３１  ＰＤ，  ３２  転送トランジスタ，  ３３  ＦＤ部，  ３４  増幅トランジスタ，  ３５  選択トランジスタ，  ３６  接続トランジスタ，  ３７  リセットトランジスタ，  ３８  ＦＤ接続配線，  ３９  拡散層，  ４１  半導体基板，  ４２  絶縁層，  ４３  配線層，  ５１および５２  ゲート電極，  ５３  メタル配線，  ５４乃至５６  コンタクト配線，  ６１  画素内容量，  ６２および６３  配線
【図１】
2016199588.tif 000003
【図２】
2016199588.tif 000004
【図３】
2016199588.tif 000005
【図４】
2016199588.tif 000006
【図５】
2016199588.tif 000007
【図６】
2016199588.tif 000008
【図７】
2016199588.tif 000009
【図８】
2016199588.tif 000010
【図９】
2016199588.tif 000011
【図１０】
2016199588.tif 000012
【図１１】
2016199588.tif 000013
【国際調査報告】
2016199588.tif 000014
2016199588.tif 000015
2016199588.tif 000016
2016199588.tif 000017
2016199588.tif 000018