(57)【要約】  モジュラーマルチレベル変換器を備えた電力変換装置では複数のスイッチング素子と直流コンデンサを組み合わせたセルが数多く使用されるため、スイッチング素子による導通損失が問題であり、複数のセルのそれぞれの端子間にバイパス回路を接続し、前記スイッチング素子を開閉するように制御すると共に、ゼロ電圧出力に制御されている前記セルに接続された前記バイパス回路を短絡するように制御して、導通損失を低減した。
2017077983.tif 000002
【特許請求の範囲】
【請求項１】
各々スイッチング素子を有する複数のセルを接続したモジュラーマルチレベル変換器と、前記セルの端子間に接続されたバイパス回路と、前記セルのスイッチング素子の開閉状態に同期して前記バイパス回路を開閉するように前記バイパス回路を制御する制御装置とを備えたことを特徴とする電力変換装置。
【請求項２】
前記制御装置は、前記セルが正常に動作する場合に、前記バイパス回路を開閉する制御モードを有していることを特徴とする請求項１に記載の電力変換装置
【請求項３】
前記セルに遮断回路を備え、前記制御装置が前記バイパス回路の短絡時に前記遮断回路を遮断するように制御することを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記バイパス回路は、スイッチング素子を備え、前記バイパス回路のスイッチング素子は、半導体素子から構成されていることを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換器に関し、特に、セルと呼ばれる同一の要素回路を複数個接続したモジュラーマルチレベル変換器を備えた電力変換装置に関するものである。
【背景技術】
【０００２】
モジュラーマルチレベル変換器（Ｍｏｄｕｌａｒ  Ｍｕｌｔｉｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒ）（以下、ＭＭＣという）は、オン・オフ制御可能なスイッチング素子と直流コンデンサで構成されたセルを複数個接続してアームを構成し、アーム内の各セルが、互いに異なる位相の電圧パルスを出力して、アーム全体として高調波の少ないマルチレベル波形を合成する。このＭＭＣでは、制御によって各セル内のコンデンサ電圧を均等に分圧できるため、セルの積み増しによる高電圧化が可能なことから、大容量の電力系統用変換器への適用が進められている。【０００３】
このＭＭＣにおいては、セルが故障した場合であっても、運転を継続できるように、セルに対して並列にバイパス回路を設けることが提案されている。セル毎にバイパス回路を設け、セルが故障した場合には、故障のセルを特定し、セルに設けられているバイパス回路を短絡させて、故障したセルを出力に関与させないようにするもので、バイパス回路として短絡スイッチを使用するものが、例えば特許文献１に提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５３７８２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＭＭＣは、低圧、高速スイッチング素子を使用できるため、スイッチング素子単体の損失低減および高周波化が可能である。また、各アームは複数のスイッチング素子と直流コンデンサを組み合わせたセルのカスケード接続で構成され、カスケード接続するセル数を増やすことで容易に回路の高耐圧化を図ることができることから、セルが数多く使用される。しかし、使用されるスイッチング素子が数多くなると、スイッチング素子による導通損失が問題となってくる。
この発明は、ＭＭＣに使用されているスイッチング素子による導通損失に着目し、スイッチング素子によって生じる導通損失を低減した電力変換装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
この発明は、スイッチング素子を有する複数のセルを接続したモジュラーマルチレベル変換器による電力変換装置において、前記セルの端子間に接続されたバイパス回路と、前記セルのスイッチング素子の開閉に同期して前記バイパス回路を開閉するように制御する制御装置とを備え、セルのゼロ電圧出力時に、セル内のスイッチング素子に流れる電流をバイパス回路に流れるようにしたものである。
【発明の効果】
【０００７】
この発明は、ゼロ電圧出力時に、セル内のスイッチング素子に電流が流れることによって発生していた導通損失が、バイパス回路に電流が流れることによって、バイパス回路における導通損失になるので、モジュラーマルチレベル変換器のセル内のスイッチング素子による導通損失を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１の全体構成を表す概略的な構成図である。
【図２】この発明の実施の形態１のセルとバイパス回路の構成を示す概略図である。
【図３】この発明の実施の形態１の制御装置のブロック図である。
【図４Ａ】この発明の実施の形態１のスイッチング素子とバイパス回路の構成を示す構成図である。
【図４Ｂ】この発明の実施の形態１のバイパス制御を用いたスイッチングモードを示す説明図である。
【図４Ｃ】この発明の実施の形態１のバイパス制御を用いたスイッチングモードを示す説明図である。
【図５】正弦波電圧を発生させる場合のバイパス回路２０の短絡状態を示す概略図である。
【図６】この発明の実施の形態１に使用するセルとバイパス回路の構成図であって、図６Ａおよび図６Ｂは、ハーフブリッジセルの構成図、図６Ｃおよび図６Ｄは、フルブリッジセルの構成図、図６Ｅは、さらに発展させたセルの構成図である。
【図７】この発明の実施の形態２の概略的な構成図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１による直流送電の電力変換装置の概略的な構成図である。電力変換装置１００は、三相交流の入力側装置２００と、直流の出力側装置３００との間で電力変換を行う装置である。入力側装置２００は、交流電源２０１が連系変圧器２０２を介して電力変換装置１００に接続されている。
直流インピーダンス３０１は、ここでは図示しないが、具体的には、長距離に渡って電力を送電するための直流ケーブルやその直流ケーブルを、電力変換装置１００と電気的に切り離すための開閉装置、また直流回路で発生する過電圧などを抑制するためのアレスタ装置や直流回路で発生する高調波を抑制するための直流フィルタ回路等から構成される。直流電源３０２は具体的には、電力変換装置１００と同様の装置が接続され、その直流側の出力端子と接続される。
なお、入力側装置２００および出力側装置３００は、一例として示しているもので、実際には、連系変圧器２０２の代わりに連系リアクトルを介して交流電源２０１に接続するなど様々な変更を行うことができる。
【００１０】
電力変換装置１００の交流端は三相から構成されており、それらの各相は、正側アーム１と負側アーム２とが直列接続され、その接続点である交流端３が各相交流線に接続された３つのレグ回路４で構成されている。３つのレグ回路４は、正の直流母線５と負の直流母線６の間に並列接続されており、各レグ回路４の正側アーム１は、複数のセル１０を直列接続したセル群１ａで構成されている。また、負側アーム２は、正側アーム１のセル１０と同数のセル１０を直列接続したセル群２ａで構成されている。また、セル群１ａあるいはセル群２ａに対して直列にリアクトルが接続されるが、リアクトルの接続位置は任意であることからここでは省略している。すなわち、前述のＭＭＣの構成となっている。
なお、セル１０の詳細な内部回路構成については後述するが、スイッチング機能を有する自己消弧形半導体素子および直流コンデンサから構成されており、例えば、パルス幅変調制御（ＰＷＭ制御、Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）を用いたスイッチング素子のオン、オフ制御によってセル出力電圧が制御されている。
【００１１】
各セル１０が直列接続される接続端子には、それぞれバイパス回路２０が設けられている。セル１０のスイッチングのタイミングは、セル制御装置４０によって制御されている。また、バイパス回路２０のスイッチングのタイミングは、バイパス回路制御装置５０によって制御されている。
【００１２】
この実施の形態１において使用しているバイパス回路２０は、２つの機能を有している。
第１の機能は、セル１０が故障して異常状態になった場合に、セル１０の出力を短絡することによって電力変換装置１００の運転の継続を行うこと、および電力系統の事故が発生した場合に、過大な電流がセル１０に流れないようにして、セル１０を保護することである。
第２の機能は、セル１０の動作モードのうち、セル１０がゼロ電圧出力のモードの時、すなわち、正常な状態にあるセル１０に対して、スイッチング動作に同期して開閉し、セル１０に流れる電流の通路を切替える機能である。
第１の機能は、バイパス回路２０が従来から備えている機能であって、格別なものではなく、先行技術文献として示した特許文献１にも記載されており、説明するまでもない。
第２の機能は、この発明による機能であって、セル制御装置４０によるセル１０内のスイッチング素子の制御と連動するように、バイパス回路制御装置５０によって制御されている。
【００１３】
セル１０およびバイパス回路２０は、図２に示すように構成されている。
セル１０の内部は、セルコンデンサ１１が接続された変換回路１２と変換回路１２の出力端子に接続されたバイパス回路２０から構成されている。変換回路１２は、ＰＷＭ回路６１から出力されたゲート駆動信号に基づいて、ゲート駆動回路１３によって変換回路内のスイッチング素子をオンまたはオフ制御する。また、変換回路１２内のスイッチング素子や直流コンデンサおよび周辺回路で故障が発生し、セル１０が正常に動作できない場合は、故障検出回路で検知し、ゲート駆動回路１３は、故障検知の信号をバイパス回路駆動回路２１へ送る。
【００１４】
また、バイパス回路２０は、バイパス回路制御装置５０によっても制御され、故障時以外は、バイパス回路制御装置５０によって駆動される。このようにバイパス回路２０は、電力変換装置を構成する全てのセル１０に設けられており、何らかの原因でセル１０内の変換回路１２が故障した場合に、その故障セル１０のみを独立してバイパス動作させることができるので、電力変換装置全体を停止させることなく直流送電装置としての運転を継続することができる。またバイパス回路駆動回路２１は、故障時以外でもバイパス回路制御装置５０にて動作させることが可能となる。
なお、ＰＷＭ回路６１およびバイパス回路制御装置５０は、セル１０毎ではなく共通回路からそれぞれのセルに信号を分配し送る構成としているが、セル１０の内部にＰＷＭ回路６１とバイパス回路制御装置５０を個別に分散する構成としてもよい。
【００１５】
次に、セル制御装置４０とバイパス回路制御装置５０の機能を持つ制御装置６０のブロック図を図３に示す。
図３のブロック図では、ＭＭＣの正側アーム１および負側アーム２の各セル１０に適用するゲート信号と、セル１０のそれぞれに設けられたバイパス回路２０に適用する駆動信号を制御装置６０が出力する系統を示している。
まず、コンデンサ電圧制御部６０１は、各セル１０のコンデンサ電圧を一定に制御するように、電流制御部６０２へ電流指令値を与える。具体的には、アーム内コンデンサ電圧Ｖｃｅｌｌを受けて、交流端子に流れる電流の指令値であるｉａｃｒｅｆと正側アーム１に流れる電流の指令値となるｉ＋ｒｅｆ、および負側アーム２に流れる電流の指令値となるｉ−ｒｅｆが電流指令値として、電流制御部６０２へ入力される。電流制御部６０２では、正側アーム電流ｉ＋、負側アーム電流ｉ−、交流電流ｉａｃについて、入力されたセンサ情報に基づいて、各アーム電圧指令値Ｖｐｃ＋、Ｖｐｃ−を生成する。
また、コンデンサ電圧を一定に制御するため、直流電圧制御部６０３は、アーム内コンデンサ電圧Ｖｃｅｌｌとコンデンサ電圧指令値Ｖｄｃを受け、また、直流電流制御部６０４は、直流電流ｉｄｃを受けて、直流電圧制御部６０３の出力と直流電流を一定に制御するための直流電流制御部６０４の出力とが加算され、直流電圧指令値とされる。この直流電圧指令値と各アームの電圧指令値Ｖｐｃ＋、Ｖｐｃ−を加算して、正側アームの電圧指令値Ｖｐｃ＋と負側アームの電圧指令値Ｖｐｃ−が生成される。
【００１６】
また、指示された電圧値が、正側アーム１および負側アーム２を構成しているセル１０のセルコンデンサ１１の電圧値の総和Ｔよりも低い場合には、全てのセル１０から電圧を発生させる必要がないため、セル選択回路６３によってセル１０のうち幾つかを選択して、出力をゼロ電圧として設定する。制御装置６０は、選択されたセル１０へのゲート信号Ｇが出力されると同時にバイパス回路２０への駆動信号Ｓをバイパス回路制御装置５０から出力する。
すなわち、制御装置６０は、電力変換装置１００に指示された電圧および電流の情報に基づいて、正側アーム１および負側アーム２を構成しているセル１０のそれぞれに対してゲート信号を出力する。このゲート信号は、各セル１０の個別の電圧指令値（Ｖ＋、Ｖ−）に基づいてＰＷＭ回路６１でＰＷＭ制御によって生成された信号である。
【００１７】
次に、スイッチング素子とセルコンデンサを備えたセル１０とバイパス回路２０との動作モードについて、図面に従って説明する。
図４Ａには、セル１０のスイッチング素子（Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎ）とバイパス回路２０のスイッチング素子（ＢＰ）の構成を示している。また、図４Ｂには、ゼロ電圧出力のモードをモード１、プラスのコンデンサ電圧を出力する場合をモード２、マイナスのコンデンサ電圧を出力する場合をモード３として、各モードの場合のセル１０のスイッチング素子（Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎ）とバイパス回路２０のスイッチング素子（ＢＰ）のオン・オフの状態を示している。さらに、図４Ｃには比較例として、バイパス回路２０のスイッチング素子ＢＰを使用しない場合の各モードにおけるセル１０のスイッチング素子（Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎ）とバイパス回路２０のスイッチング素子（ＢＰ）のオン・オフの状態を示している。
【００１８】
この図４Ａに示すように、モード１のゼロ電圧出力においては、バイパス回路２０のスイッチング素子ＢＰをオンにして、電流をバイパス回路２０に流すことによって電流が通過するスイッチング素子数が減るため、導通損失を低減できる。これに対して、各モードにバイパス回路２０のスイッチング素子を使用しない場合には、セル１０を電流が通過することによって導通損失が発生する。
すなわち、セル１０が健全な場合（正常に動作する場合）に、バイパス回路２０を開閉する制御モードを有していて、導通損失を低減することになる。
なお、図４Ａに示したセルを構成するスイッチング素子は、ダイオードを逆並列に接続した複数個のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の自己消弧型半導体スイッチング素子によって構成されている。自己消弧型半導体スイッチング素子はＩＧＢＴ以外にも、ＧＣＴ（Ｇａｔｅ  Ｃｏｍｍｕｔａｔｅｄ  Ｔｕｒｎ−Ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）、ＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）、トランジスタ、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等や自己消弧機能がないサイリスタ等でも強制転流動作が可能であればよい。また、半導体素子の電流容量に応じて、複数の半導体素子を並列に接続した構成のものとしてもよく、また電圧耐量に応じて、複数の半導体素子を直列に接続した構成のものとしてもよい。
バイパス回路を構成するスイッチング素子は、導通損失が少ない半導体素子を使用することが電力変換装置としては好適である。
【００１９】
次に、ゼロ電圧出力に制御されているセル１０に接続されたバイパス回路２０を、短絡するようにバイパス回路２０を制御して正弦波電圧を発生させる場合の、セル１０の状態を示す。
図５は、正弦波電圧を発生させる場合のバイパス回路２０の短絡状態を示す概略図であって、図５の右側上段の波形図は、正側アーム電圧を表し、中段の波形図は、交流出力電圧を表し、下段の波形図は、負側アーム電圧を表している。これらの電圧の波形は、図５の左側に表しているセルの切り替えを進めることによって得ることができる。ここでは、セル１０のうち、ゼロ電圧出力に制御されるセル１０に接続されたバイパス回路２０を短絡するように制御している。この図５に示すように、正弦波電圧を出力するために必要とされる電圧は、時間軸とともに変化し、この変化に応じて、ゼロ電圧出力とするセル１０を選択し、バイパス回路２０を短絡するように制御することができる。
【００２０】
なお、ここまでの説明においては、セル１０を簡単な構成のスイッチング素子について示したが、実際には、スイッチング素子は、セル１０内に多く使用される。この事例としてＭＭＣに使用されるセル１０とバイパス回路の、基本形から発展形の構成図を示す。この図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、図６Ｅに示すように、発展形として示した図６Ｅの段階では、１つのセル１０の中でスイッチング素子を５個使用しており、このスイッチング素子を電流が流れることになれば、導通損失が大きくなることが明らかである。したがって、このように多数のスイッチング素子を使用しているセル１０について、ゼロ電圧出力とするセル１０に対してバイパス回路２０を短絡するように制御して電流の流れを変更することは導通損失を低減させることに効果がある。
【００２１】
図６Ａと図６Ｂに示した構成は、上下の半導体素子から構成されるレグ回路が１個から成る、いわゆるハーフブリッジセルの構成であり、出力端子の取り出し方で構成が分かれているが、動作的には同じである。ハーフブリッジセルでは、直流コンデンサの電圧を正の極性で出力するかゼロ電圧で出力するかの２通りがある。図６Ｃと図６Ｄに示した構成は、レグ回路が２個から成る、いわゆるフルブリッジセルの構成であり、負の極性も出力することができることから、制御の自由度が向上する。
図６Ｅに示した構成は、フルブリッジセルを基本としたセルの構成例であるが、直流コンデンサを分割し、その間にスイッチング素子とダイオードを設けることで、より制御の自由度を向上できる構成である。いずれの構成も公知であることから、詳細な説明はここでは割愛する。
【００２２】
実施の形態２
実施の形態１においては、セル１０に対してバイパス回路を設け、ゼロ電圧出力のセルのバイパス回路２０を短絡するように制御することによって、導通損失を低減している。この実施の形態２においては、図７に示すように、実施の形態１の各セル１０に遮断回路７０を設けたもので、バイパス回路２０によって短絡する場合には、同時に遮断回路７０によってセル１０を正側アーム１あるいは負側アーム２から電気的に切り離すようにしたものである。このようにすることによって、実施の形態１において説明した効果に加えて、セル１０を電気的に切り離すことになることから、導通損失を完全にバイパス回路２０のスイッチング素子の導通損失のみとすることができる。
【００２３】
なお、この発明は、その発明の範囲内において、実施の形態に示した構成要素を自由に組み合わせたり、実施の形態の任意の構成要素を適宜、変更または省略したりすることが可能である。
【図１】
2017077983.tif 000003
【図２】
2017077983.tif 000004
【図３】
2017077983.tif 000005
【図４Ａ】
2017077983.tif 000006
【図４Ｂ】
2017077983.tif 000007
【図４Ｃ】
2017077983.tif 000008
【図５】
2017077983.tif 000009
【図６】
2017077983.tif 000010
【図７】
2017077983.tif 000011
【国際調査報告】
2017077983.tif 000012
2017077983.tif 000013