(57)【要約】  撮像装置は、複数の画素と、画素信号処理回路と、基準信号生成回路と、レベルシフト回路と、信号出力端子とを有する。前記画素信号処理回路は、画素信号に基づく撮像信号を出力する。前記レベルシフト回路は、前記撮像信号の第１のレベルを、前記第１のレベルが基準信号の第２のレベルから離れる方向にシフトさせる、または前記第２のレベルを、前記第２のレベルが前記第１のレベルから離れる方向にシフトさせる。前記信号出力端子は、前記基準信号と、前記第１のレベルがシフトされた前記撮像信号とを撮像信号処理回路に出力する、または前記第２のレベルがシフトされた前記基準信号と、前記撮像信号とを出力する。前記撮像信号処理回路は、前記信号出力端子から出力された前記基準信号と前記撮像信号との差を演算する。
2016170642.tif 000002
【特許請求の範囲】
【請求項１】
画素信号を出力する複数の画素と、
前記画素信号を処理し、かつ、前記画素信号に基づく撮像信号を出力する画素信号処理回路と、
基準信号を生成する基準信号生成回路と、
前記撮像信号の第１のレベルを、前記第１のレベルが前記基準信号の第２のレベルから離れる方向にシフトさせる、または前記第２のレベルを、前記第２のレベルが前記第１のレベルから離れる方向にシフトさせるレベルシフト回路と、
前記基準信号生成回路によって生成された前記基準信号と、前記レベルシフト回路によって前記第１のレベルがシフトされた前記撮像信号とを撮像信号処理回路に出力する、または前記レベルシフト回路によって前記第２のレベルがシフトされた前記基準信号と、前記画素信号処理回路から出力された前記撮像信号とを出力する信号出力端子と、
を有し、
前記撮像信号処理回路は、前記信号出力端子から出力された前記基準信号と前記撮像信号との差を演算する
撮像装置。
【請求項２】
前記複数の画素に光が入射しないときに前記信号出力端子から出力された前記基準信号と前記撮像信号とのレベルの大きさの関係と、前記複数の画素に光が入射したときに前記信号出力端子から出力された前記基準信号と前記撮像信号とのレベルの大きさの関係とは、同一である
請求項１に記載の撮像装置。
【請求項３】
前記複数の画素に光が入射しないときに前記信号出力端子から出力された前記基準信号と前記撮像信号とのレベルの差は、前記信号出力端子から出力されうる前記基準信号と前記撮像信号とのレベルの差の最大値に対して２０％以内である
請求項１に記載の撮像装置。
【請求項４】
前記画素信号処理回路を動作させる基準電圧を生成する基準電圧生成回路をさらに有し、
前記基準信号生成回路は、前記基準電圧から前記基準信号を生成する
請求項１に記載の撮像装置。
【請求項５】
被検体に挿入される挿入部を有し、
請求項１〜請求項４のいずれか１つに記載の撮像装置が前記挿入部の先端に配置された
内視鏡。
【請求項６】
請求項５に記載の内視鏡と、
前記撮像信号処理回路と、
前記撮像信号処理回路によって演算された前記差に基づく差信号を処理し、かつ、前記差信号に基づく画像信号を生成する画像信号生成回路と、
を有する内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、内視鏡、および内視鏡システムに関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の撮像装置は、複数の画素の行毎に転送された撮像信号をサンプルホールド回路で保持する。さらに、撮像装置は、保持された撮像信号を１画素毎に水平出力信号線に順次出力する。撮像装置の外部に設けられたアナログ・フロント・エンド回路は、基準信号（電源電圧）と撮像信号との差分を演算することによって、撮像装置の固定パターンノイズが低減された撮像信号を生成することができる。【０００３】
特許文献１では、赤外線センサにおいて、ｐｎ接合に発生するジュール熱に起因するノイズ成分を低減する技術が開示されている。この技術では、撮像装置におけるＣＤＳ（ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ）と同様の原理により、有効信号を含む信号の電圧と、ノイズ成分を含む基準信号の電圧との差分が演算される。この技術では、撮像装置の固定パターンノイズを低減する技術と同様の方法により、ノイズ成分が低減される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】日本国特開２００６−１２１６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
固定パターンノイズ等のノイズ成分を低減する従来技術では、後段の信号処理回路のダイナミックレンジを大きくする必要がある。このため、撮像装置からの基準信号と撮像信号との電圧差が所定の電圧以上である必要がある。しかし、基準信号と撮像信号との電圧差の精度を確保する技術は開示されていない。特に、暗時における撮像信号と基準信号との電圧差は小さいため、上記の電圧差が信号処理の精度に大きく影響する。【０００６】
電圧差の精度を確保するためにオペアンプなどを使用することにより所定の電圧差を生成することが考えられる。オペアンプなどを用いた場合、トランジスタ、抵抗、および容量などの素子が１０個以上必要である。このため、撮像装置のサイズが大きくなる。撮像装置が内視鏡などの用途で用いられる場合、製品のサイズが大きくなる、または撮像装置を製品に搭載できない可能性がある。【０００７】
本発明は、基準信号と撮像信号との差の演算精度を確保することができる撮像装置、内視鏡、および内視鏡システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様によれば、撮像装置は、複数の画素と、画素信号処理回路と、基準信号生成回路と、レベルシフト回路と、信号出力端子と、を有する。前記複数の画素は、画素信号を出力する。前記画素信号処理回路は、前記画素信号を処理し、かつ、前記画素信号に基づく撮像信号を出力する。前記基準信号生成回路は、基準信号を生成する。前記レベルシフト回路は、前記撮像信号の第１のレベルを、前記第１のレベルが前記基準信号の第２のレベルから離れる方向にシフトさせる。または、前記レベルシフト回路は、前記第２のレベルを、前記第２のレベルが前記第１のレベルから離れる方向にシフトさせる。前記信号出力端子は、前記基準信号生成回路によって生成された前記基準信号と、前記レベルシフト回路によって前記第１のレベルがシフトされた前記撮像信号とを撮像信号処理回路に出力する。または、前記信号出力端子は、前記レベルシフト回路によって前記第２のレベルがシフトされた前記基準信号と、前記画素信号処理回路から出力された前記撮像信号とを出力する。前記撮像信号処理回路は、前記信号出力端子から出力された前記基準信号と前記撮像信号との差を演算する。【０００９】
本発明の第２の態様によれば、第１の態様において、前記複数の画素に光が入射しないときに前記信号出力端子から出力された前記基準信号と前記撮像信号とのレベルの大きさの関係と、前記複数の画素に光が入射したときに前記信号出力端子から出力された前記基準信号と前記撮像信号とのレベルの大きさの関係とは、同一であってもよい。【００１０】
本発明の第３の態様によれば、第１の態様において、前記複数の画素に光が入射しないときに前記信号出力端子から出力された前記基準信号と前記撮像信号とのレベルの差は、前記信号出力端子から出力されうる前記基準信号と前記撮像信号とのレベルの差の最大値に対して２０％以内であってもよい。【００１１】
本発明の第４の態様によれば、第１の態様において、前記撮像装置は、前記画素信号処理回路を動作させる基準電圧を生成する基準電圧生成回路をさらに有してもよい。前記基準信号生成回路は、前記基準電圧から前記基準信号を生成してもよい。【００１２】
本発明の第５の態様によれば、内視鏡は、被検体に挿入される挿入部を有する。前記撮像装置が前記挿入部の先端に配置されてもよい。【００１３】
本発明の第６の態様によれば、内視鏡システムは、内視鏡と、前記撮像信号処理回路と、画像信号生成回路とを有する。前記画像信号生成回路は、前記撮像信号処理回路によって演算された前記差に基づく差信号を処理し、かつ、前記差信号に基づく画像信号を生成する。
【発明の効果】
【００１４】
上記の各態様によれば、レベルシフト回路は、撮像信号の第１のレベルを、第１のレベルが基準信号の第２のレベルから離れる方向にシフトさせる。または、レベルシフト回路は、第２のレベルを、第２のレベルが第１のレベルから離れる方向にシフトさせる。このため、基準信号と撮像信号との差の演算精度を確保することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態の内視鏡システムの構成を示す模式図である。
【図２】本発明の実施形態の内視鏡システムの構成を示すブロック図である。
【図３】本発明の実施形態の内視鏡システムにおける第１のチップの構成を示すブロック図である。
【図４】本発明の実施形態の内視鏡システムにおける第１のチップの回路図である。
【図５】本発明の実施形態の内視鏡システムにおける基準電流源の回路図である。
【図６】本発明の実施形態の内視鏡システムにおける基準電流源の回路図である。
【図７】本発明の実施形態の内視鏡システムにおける撮像部の動作を示すタイミングチャートである。
【図８】本発明の実施形態の変形例の内視鏡システムにおける第１のチップの構成を示すブロック図である。
【図９】本発明の実施形態の変形例の内視鏡システムにおける第１のチップの回路図である。
【発明を実施するための形態】
【００１６】
図面を参照し、本発明の実施形態を説明する。
【００１７】
図１は、本発明の実施形態の内視鏡システム１の構成を示している。図１に示すように、内視鏡システム１は、内視鏡２と、伝送ケーブル３と、操作部４と、コネクタ部５と、プロセッサ６と、表示装置７とを有する。
【００１８】
内視鏡２は、被検体に挿入される挿入部１００を有する。挿入部１００は、伝送ケーブル３の一部である。挿入部１００は、被検体の内部に挿入される。内視鏡２は、被検体の内部の画像を撮像することにより撮像信号（画像データ）を生成する。内視鏡２は、生成された撮像信号をプロセッサ６に出力する。図２に示す撮像部２０（撮像装置）が挿入部１００の先端１０１に配置されている。挿入部１００において、先端１０１と反対側の端部に、操作部４が接続される。操作部４は、内視鏡２に対する各種操作を受け付ける。
【００１９】
伝送ケーブル３は、内視鏡２の撮像部２０とコネクタ部５とを接続する。撮像部２０によって生成された撮像信号は、伝送ケーブル３を介してコネクタ部５に出力される。
【００２０】
コネクタ部５は、内視鏡２とプロセッサ６とに接続されている。コネクタ部５は、内視鏡２から出力された撮像信号に所定の信号処理を行う。さらに、コネクタ部５は、アナログの撮像信号をデジタル信号にＡ／Ｄ変換する。コネクタ部５は、デジタル信号である画像信号をプロセッサ６に出力する。
【００２１】
プロセッサ６は、コネクタ部５から出力された画像信号に所定の画像処理を行う。さらに、プロセッサ６は、内視鏡システム１の全体を統括的に制御する。
【００２２】
表示装置７は、プロセッサ６によって処理された画像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。
【００２３】
内視鏡システム１は、被検体に照射される照明光を生成する光源装置を有する。図１では、光源装置は省略されている。
【００２４】
図２は、内視鏡システム１の内部の構成を示している。図２に示すように、内視鏡システム１は、撮像部２０と、伝送ケーブル３と、コネクタ部５と、プロセッサ６とを有する。
【００２５】
撮像部２０は、第１のチップ２１（撮像素子）と、第２のチップ２２とを有する。第１のチップ２１は、受光部２３と、読み出し部２４と、タイミング生成部２５と、バッファ２６とを有する。撮像部２０は、撮像装置として機能する。
【００２６】
受光部２３は、複数の画素を有し、入射した光に基づく撮像信号を生成する。読み出し部２４は、受光部２３によって生成された撮像信号を読み出す。さらに、読み出し部２４は、基準信号を生成する。タイミング生成部２５は、コネクタ部５から出力された基準クロック信号と同期信号とに基づいてタイミング信号を生成する。タイミング生成部２５によって生成されたタイミング信号は読み出し部２４に出力される。読み出し部２４は、タイミング信号に従って撮像信号を読み出す。バッファ２６は、受光部２３から読み出された撮像信号と基準信号とを一時的に保持する。第１のチップ２１のより詳細な構成については、図３を参照して後述する。
【００２７】
第２のチップ２２は、バッファ２７を有する。バッファ２７は、第１のチップ２１から出力された撮像信号を、伝送ケーブル３を介して、コネクタ部５に出力する。第１のチップ２１と第２のチップ２２とに搭載される回路の組み合わせは、設定に応じて適宜変更可能である。
【００２８】
プロセッサ６によって生成された電源電圧と、グランド電圧とが伝送ケーブル３によって撮像部２０に伝送される。撮像部２０において、電源電圧を伝送する信号線と、グランド電圧を伝送する信号線との間には、電源安定用のコンデンサＣ１００が配置されている。
【００２９】
コネクタ部５は、アナログ・フロント・エンド部５１（以下、ＡＦＥ部５１という）と、前処理部５２と、制御信号生成部５３とを有する。コネクタ部５は、内視鏡２（撮像部２０）とプロセッサ６とを電気的に接続する。コネクタ部５と撮像部２０とは、伝送ケーブル３により接続される。コネクタ部５とプロセッサ６とは、コイルケーブルにより接続される。
【００３０】
ＡＦＥ部５１（撮像信号処理回路）は、基準信号と撮像信号との差を演算する。さらに、ＡＦＥ部５１は、この差に基づく撮像信号にＡ／Ｄ変換を行う。ＡＦＥ部５１は、Ａ／Ｄ変換によりデジタル信号に変換された撮像信号を前処理部５２に出力する。
【００３１】
前処理部５２は、ＡＦＥ部５１から出力されたデジタルの撮像信号に対して、縦ライン除去およびノイズ除去等の所定の信号処理を行う。前処理部５２は、信号処理が行われた撮像信号をプロセッサ６に出力する。
【００３２】
内視鏡２の各部の動作の基準となる基準クロック信号がプロセッサ６から制御信号生成部５３に供給される。例えば、基準クロック信号の周波数は、２７ＭＨｚである。制御信号生成部５３は、基準クロック信号に基づいて、各フレームのスタート位置を表す同期信号を生成する。制御信号生成部５３は、基準クロック信号と同期信号とを、伝送ケーブル３を介して撮像部２０のタイミング生成部２５に出力する。制御信号生成部５３によって生成される同期信号は、水平同期信号と垂直同期信号とを含む。
【００３３】
プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３とを有する。
【００３４】
電源部６１は、電源電圧を生成する。電源部６１は、電源電圧とグランド電圧とを、コネクタ部５と伝送ケーブル３とを介して撮像部２０に出力する。
【００３５】
画像信号処理部６２（画像信号生成回路）は、前処理部５２によって処理されたデジタルの撮像信号に対して、所定の画像処理を行う。所定の画像処理は、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、およびフォーマット変換処理等である。画像信号処理部６２は、この画像処理により、撮像信号を画像信号に変換する。つまり、画像信号処理部６２は、ＡＦＥ部５１によって演算された差に基づく撮像信号（差信号）を処理し、かつ、撮像信号に基づく画像信号を生成する。画像信号処理部６２は、生成された画像信号を表示装置７に出力する。
【００３６】
クロック生成部６３は、内視鏡システム１の各部の動作の基準となる基準クロックを生成する。クロック生成部６３は、生成された基準クロック信号を制御信号生成部５３に出力する。
【００３７】
表示装置７は、画像信号処理部６２から出力された画像信号に基づいて、撮像部２０が撮像した画像を表示する。表示装置７は、液晶または有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）等の表示パネルを有する。
【００３８】
第１のチップ２１の詳細な構成について説明する。図３は、第１のチップ２１の構成を示している。図４は、第１のチップ２１の回路構成を示している。図３と図４とに示すように、第１のチップ２１は、受光部２３と、読み出し部２４と、タイミング生成部２５と、バッファ２６と、基準電流源２９と、定電流源２９０とを有する。
【００３９】
制御信号生成部５３によって生成された基準クロック信号と同期信号とがタイミング生成部２５に入力される。タイミング生成部２５は、基準クロック信号と同期信号とに基づいて、各種の制御信号を生成する。タイミング生成部２５は、生成された制御信号を読み出し部２４の垂直走査部２４１と、ノイズ除去部２４３と、水平走査部２４５と、基準信号生成部２４８のノイズ除去部２４３ａと、バッファ２６のマルチプレクサ２６３ａとに出力する。
【００４０】
受光部２３は、撮像信号を出力する複数の画素２３０を有する。図４では、代表として４つの画素２３０が示されている。読み出し部２４は、受光部２３の複数の画素２３０のそれぞれから出力される撮像信号と、基準信号生成部２４８から出力される基準信号とを読み出す。撮像信号が読み出される期間と、基準信号が読み出される期間とは異なる。読み出し部２４は、読み出された撮像信号と基準信号とをバッファ２６に転送する。
【００４１】
読み出し部２４の詳細な構成について説明する。読み出し部２４は、垂直走査部２４１（行選択回路）と、電流源２４２と、ノイズ除去部２４３（画素信号処理回路）と、列ソースフォロアバッファ２４４と、水平走査部２４５と、基準電圧生成部２４６（基準電圧生成回路）と、基準信号生成部２４８（基準信号生成回路）と、レベルシフト部２４９（レベルシフト回路）とを有する。
【００４２】
垂直走査部２４１は、タイミング生成部２５から入力される制御信号に基づいて、制御信号φＴ１＜Ｍ＞（Ｍ＝０，１，２，・・・，ｍ−１，ｍ）と、制御信号φＴ２＜Ｍ＞と、制御信号φＲ＜Ｍ＞とを出力する。制御信号φＴ１＜Ｍ＞と、制御信号φＴ２＜Ｍ＞と、制御信号φＲ＜Ｍ＞とは、受光部２３の複数の画素２３０のうち選択された行＜Ｍ＞の画素２３０に出力される。複数の画素２３０は、画素信号とノイズ信号とを垂直転送線２３９に出力する。画素信号は、画素２３０に入射した光に基づく成分を含む。ノイズ信号は、複数の画素２３０による信号のばらつきと、画素２３０がリセットされたときのノイズとを含む。垂直転送線２３９は、受光部２３の複数の画素２３０の列方向に沿って配置されている。受光部２３の複数の画素２３０の複数列のそれぞれに対応して垂直転送線２３９が配置されている。画素信号とノイズ信号とは、垂直転送線２３９によってノイズ除去部２４３に転送される。
【００４３】
ノイズ除去部２４３は、画素信号とノイズ信号との差分に対応する撮像信号を生成する。つまり、ノイズ除去部２４３は、複数の画素２３０による信号のばらつきと、画素２３０のリセット時のノイズとを画素信号から除去する。これによって、ノイズ除去部２４３は、複数の画素２３０に入射した光による成分に基づく撮像信号を出力する。ノイズ除去部２４３の詳細については、後述する。
【００４４】
水平走査部２４５は、タイミング生成部２５から供給される制御信号に基づいて、制御信号φＨＣＬＫ＜Ｎ＞（Ｎ＝０，１，２，・・・，ｎ−１，ｎ）を出力する。制御信号φＨＣＬＫ＜Ｎ＞は、受光部２３の複数の画素２３０のうち選択された列＜Ｎ＞に対応する読み出し回路に出力される。ノイズ除去部２４３によって処理された撮像信号は、読み出し回路を介して水平転送線２５８に転送される。水平転送線２５８は、受光部２３の複数の画素２３０の行方向に沿って配置されている。撮像信号は、水平転送線２５８によってバッファ２６に転送される。
【００４５】
受光部２３の詳細な構成について説明する。受光部２３は、二次元のマトリクス状に配置された複数の画素２３０を有する。複数の画素２３０は、光電変換素子２３１（フォトダイオード）と、光電変換素子２３２と、電荷変換部２３３と、転送トランジスタ２３４と、転送トランジスタ２３５と、画素リセットトランジスタ２３６と、画素ソースフォロアトランジスタ２３７と、選択トランジスタ２３８とを有する。受光部２３と、電流源２４２と、ノイズ除去部２４３と、列ソースフォロアバッファ２４４と、水平走査部２４５とは、撮像信号生成部２４０として機能する。撮像信号生成部２４０は、複数の光電変換素子２３１と複数の光電変換素子２３２とのそれぞれに蓄積された電荷を電圧に変換することにより画素信号を生成する。
【００４６】
光電変換素子２３１と光電変換素子２３２とは、第１の端子と第２の端子とを有する。光電変換素子２３１の第１の端子は、グランドに接続されている。光電変換素子２３１の第２の端子は、転送トランジスタ２３４の第１の端子に接続されている。光電変換素子２３２の第１の端子は、グランドに接続されている。光電変換素子２３２の第２の端子は、転送トランジスタ２３５の第１の端子に接続されている。光電変換素子２３１と光電変換素子２３２とは、外部から光を受光し、かつ、受光量に応じた電荷を蓄積する。
【００４７】
電荷変換部２３３は、浮遊拡散容量（フローティングディフュージョン）で構成される。電荷変換部２３３は、光電変換素子２３１と光電変換素子２３２とに蓄積された電荷を電圧に変換する。
【００４８】
転送トランジスタ２３４は、第１の端子と、第２の端子と、ゲートとを有する。転送トランジスタ２３４の第１の端子と第２の端子とは、ソースまたはドレインである。転送トランジスタ２３４の第１の端子は、光電変換素子２３１の第２の端子に接続されている。転送トランジスタ２３４の第２の端子は、電荷変換部２３３に接続されている。制御信号φＴ１が、垂直走査部２４１から転送トランジスタ２３４のゲートに供給される。転送トランジスタ２３４は、垂直走査部２４１から制御信号φＴ１が供給されることにより、オン状態となる。これによって、転送トランジスタ２３４は、光電変換素子２３１から電荷変換部２３３に電荷を転送する。
【００４９】
転送トランジスタ２３５は、第１の端子と、第２の端子と、ゲートとを有する。転送トランジスタ２３５の第１の端子と第２の端子とは、ソースまたはドレインである。転送トランジスタ２３５の第１の端子は、光電変換素子２３２の第２の端子に接続されている。転送トランジスタ２３５の第２の端子は、電荷変換部２３３に接続されている。制御信号φＴ２が、垂直走査部２４１から転送トランジスタ２３５のゲートに供給される。転送トランジスタ２３５は、垂直走査部２４１から制御信号φＴ２が供給されることにより、オン状態となる。これによって、転送トランジスタ２３５は、光電変換素子２３２から電荷変換部２３３に電荷を転送する。このとき、画素信号が生成される。
【００５０】
画素リセットトランジスタ２３６は、第１の端子と、第２の端子と、ゲートとを有する。画素リセットトランジスタ２３６の第１の端子と第２の端子とは、ソースまたはドレインである。電源電圧ＶＤＤが、画素リセットトランジスタ２３６の第１の端子に入力される。画素リセットトランジスタ２３６の第２の端子は、電荷変換部２３３に接続されている。制御信号φＲが、垂直走査部２４１から画素リセットトランジスタ２３６のゲートに供給される。画素リセットトランジスタ２３６は、垂直走査部２４１から制御信号φＲが供給されることにより、オン状態となる。これによって、画素リセットトランジスタ２３６は、電荷変換部２３３の電位を所定電位にリセットする。このとき、画素２３０がリセットされ、かつ、ノイズ信号が生成される。
【００５１】
画素ソースフォロアトランジスタ２３７は、第１の端子と、第２の端子と、ゲートとを有する。画素ソースフォロアトランジスタ２３７の第１の端子と第２の端子とは、ソースまたはドレインである。電源電圧ＶＤＤが、画素ソースフォロアトランジスタ２３７の第１の端子に入力される。画素ソースフォロアトランジスタ２３７の第２の端子は、選択トランジスタ２３８の第１の端子に接続されている。電荷変換部２３３によって電圧に変換された信号（画素信号またはノイズ信号）が、画素ソースフォロアトランジスタ２３７のゲートに入力される。画素ソースフォロアトランジスタ２３７は、電荷変換部２３３によって電圧に変換された撮像信号とノイズ信号とを、選択トランジスタ２３８を介して垂直転送線２３９に出力する。
【００５２】
選択トランジスタ２３８は、第１の端子と、第２の端子と、ゲートとを有する。選択トランジスタ２３８の第１の端子と第２の端子とは、ソースまたはドレインである。選択トランジスタ２３８の第１の端子は、画素ソースフォロアトランジスタ２３７の第２の端子に接続されている。選択トランジスタ２３８の第２の端子は、垂直転送線２３９に接続されている。図示していない選択信号が、垂直走査部２４１から選択トランジスタ２３８のゲートに供給される。選択トランジスタ２３８は、垂直走査部２４１から選択信号が供給されることにより、オン状態となる。これによって、選択トランジスタ２３８は、画素ソースフォロアトランジスタ２３７と垂直転送線２３９とを電気的に接続する。
【００５３】
上記のように、２つの光電変換素子と２つの転送トランジスタとが１つの画素２３０に含まれる。１つの光電変換素子と１つの転送トランジスタとが１つの画素２３０に含まれてもよい。あるいは、３つ以上の光電変換素子と３つ以上の転送トランジスタとが１つの画素２３０に含まれてもよい。
【００５４】
電流源２４２は、トランジスタで構成される。電流源２４２は、第１の端子と、第２の端子と、ゲートとを有する。電流源２４２の第１の端子と第２の端子とは、ソースまたはドレインである。電流源２４２の第１の端子は、垂直転送線２３９に接続されている。電流源２４２の第２の端子は、グランドに接続されている。バイアス電圧Ｖｂｉａｓ１が、電流源２４２のゲートに入力される。電流源２４２は、画素２３０を駆動し、かつ、画素２３０から出力された撮像信号とノイズ信号とを垂直転送線２３９に読み出す。垂直転送線２３９に読み出された撮像信号とノイズ信号とは、ノイズ除去部２４３に入力される。
【００５５】
ノイズ除去部２４３は、転送容量２５２と、クランプスイッチ２５３とを有する。転送容量２５２は、第１の端子と第２の端子とを有する。転送容量２５２の第１の端子は、垂直転送線２３９に接続されている。転送容量２５２の第２の端子は、列ソースフォロアバッファ２４４のゲートに接続されている。クランプスイッチ２５３は、トランジスタである。クランプスイッチ２５３は、第１の端子と、第２の端子と、ゲートとを有する。クランプ電圧Ｖｃｌｐが、基準電圧生成部２４６からクランプスイッチ２５３の第１の端子に供給される。クランプスイッチ２５３の第２の端子は、転送容量２５２の第２の端子と列ソースフォロアバッファ２４４のゲートとに接続されている。制御信号φＶＣＬがタイミング生成部２５からクランプスイッチ２５３のゲートに入力される。
【００５６】
タイミング生成部２５から制御信号φＶＣＬがクランプスイッチ２５３のゲートに入力されることにより、クランプスイッチ２５３はオン状態となる。このとき、転送容量２５２は、基準電圧生成部２４６から供給されるクランプ電圧Ｖｃｌｐによりリセットされる。ノイズ除去部２４３は、画素信号とノイズ信号との差分に対応する撮像信号を生成する。つまり、ノイズ成分が除去された撮像信号を生成する。ノイズ除去部２４３によってノイズ成分が除去された撮像信号は、列ソースフォロアバッファ２４４のゲートに入力される。上記の構成により、ノイズ除去部２４３は、画素信号を処理し、かつ、画素信号に基づく撮像信号を出力する。ノイズ除去部２４３は、画素信号処理回路として機能する。
【００５７】
ノイズ除去部２４３は、サンプリング用のコンデンサ（サンプリング容量）を必要としない。このため、転送容量２５２が列ソースフォロアバッファ２４４の入力容量に対する十分な容量であればよい。さらに、サンプリング容量がないため、第１のチップ２１におけるノイズ除去部２４３の占有面積は小さい。
【００５８】
列ソースフォロアバッファ２４４は、トランジスタである。列ソースフォロアバッファ２４４は、第１の端子と、第２の端子と、ゲートとを有する。列ソースフォロアバッファ２４４の第１の端子と第２の端子とは、ソースまたはドレインである。電源電圧ＶＤＤが列ソースフォロアバッファ２４４の第１の端子に入力される。列ソースフォロアバッファ２４４の第２の端子は、列選択スイッチ２５４の第１の端子に接続されている。ノイズ除去部２４３を介して撮像信号が列ソースフォロアバッファ２４４のゲートに入力される。
【００５９】
列選択スイッチ２５４は、トランジスタである。列選択スイッチ２５４は、第１の端子と、第２の端子と、ゲートとを有する。列選択スイッチ２５４の第１の端子と第２の端子とは、ソースまたはドレインである。列選択スイッチ２５４の第１の端子は、列ソースフォロアバッファ２４４の第２の端子に接続されている。列選択スイッチ２５４の第２の端子は、水平転送線２５８に接続されている。制御信号φＨＣＬＫ＜Ｎ＞が水平走査部２４５から列選択スイッチ２５４のゲートに供給される。列選択スイッチ２５４は、水平走査部２４５から制御信号φＨＣＬＫ＜Ｎ＞が供給されることにより、オン状態となる。これによって、列選択スイッチ２５４は、受光部２３の複数の画素２３０のうち選択された列＜Ｎ＞の垂直転送線２３９の撮像信号を水平転送線２５８に出力する。
【００６０】
レベルシフト部２４９は、抵抗である。レベルシフト部２４９は、第１の端子と第２の端子とを有する。レベルシフト部２４９の第１の端子は、水平転送線２５８に接続されている。レベルシフト部２４９の第２の端子は、水平リセットトランジスタ２５６の第２の端子と定電流源２５７の第１の端子とに接続されている。レベルシフト部２４９は、水平転送線２５８に出力された撮像信号の第１のレベルを、第１のレベルが基準信号Ｖｒｅｆの第２のレベルから離れる方向にシフトさせる。レベルシフト部２４９の第１の端子の電圧は、レベルシフト部２４９の第２の端子の電圧よりも高い。したがって、レベルシフト部２４９は、水平転送線２５８に出力された撮像信号の第１のレベルを、よりレベルが低い方向にシフトさせる。レベルシフト部２４９は、レベルシフト回路として機能する。レベルシフト部２４９は、撮像信号の転送経路において、ノイズ除去部２４３とバッファ２６との間に配置されている。
【００６１】
水平リセットトランジスタ２５６は、第１の端子と、第２の端子と、ゲートとを有する。水平リセットトランジスタ２５６の第１の端子と第２の端子とは、ソースまたはドレインである。水平リセット電圧Ｖｃｌｒが水平リセットトランジスタ２５６の第１の端子に入力される。水平リセットトランジスタ２５６の第２の端子は、レベルシフト部２４９の第２の端子に接続されている。制御信号φＨＣＬＲがタイミング生成部２５から水平リセットトランジスタ２５６のゲートに入力される。水平リセットトランジスタ２５６は、タイミング生成部２５から制御信号φＨＣＬＲが入力されることにより、オン状態となる。これによって、水平リセットトランジスタ２５６は、水平転送線２５８をリセットする。
【００６２】
定電流源２５７は、定電流源２９０を構成する。定電流源２５７は、トランジスタである。定電流源２５７は、第１の端子と、第２の端子と、ゲートとを有する。定電流源２５７の第１の端子と第２の端子とは、ソースまたはドレインである。定電流源２５７の第１の端子は、レベルシフト部２４９の第２の端子に接続されている。定電流源２５７の第２の端子は、グランドに接続されている。バイアス電圧Ｖｂｉａｓ２が、定電流源２５７のゲートに入力される。定電流源２５７は、列ソースフォロアバッファ２４４を駆動し、かつ、撮像信号を垂直転送線２３９から水平転送線２５８に読み出す。水平転送線２５８に読み出された撮像信号は、レベルシフト部２４９を介してバッファ２６に入力され、かつ保持される。
【００６３】
基準電圧生成部２４６の詳細な構成について説明する。基準電圧生成部２４６は、抵抗２９１と、抵抗２９２と、スイッチ２９３と、サンプル容量２９４と、オペアンプ２９５と、オペアンプ２９６とを有する。
【００６４】
抵抗２９１と抵抗２９２とは、第１の端子と第２の端子とを有する。電源電圧ＶＤＤが抵抗２９１の第１の端子に入力される。抵抗２９１の第２の端子は、抵抗２９２の第１の端子とスイッチ２９３の第１の端子とに接続されている。抵抗２９２の第１の端子は、抵抗２９１の第２の端子とスイッチ２９３の第１の端子とに接続されている。抵抗２９２の第２の端子は、グランドに接続されている。抵抗２９１と抵抗２９２とは、抵抗分圧回路を構成する。
【００６５】
スイッチ２９３は、トランジスタである。スイッチ２９３は、第１の端子と、第２の端子と、ゲートとを有する。スイッチ２９３の第１の端子と第２の端子とは、ソースまたはドレインである。スイッチ２９３の第１の端子は、抵抗２９１の第２の端子と抵抗２９２の第１の端子とに接続されている。スイッチ２９３の第２の端子は、サンプル容量２９４の第１の端子に接続されている。制御信号φＶＳＨがタイミング生成部２５からスイッチ２９３のゲートに供給される。スイッチ２９３は、タイミング生成部２５から制御信号φＶＳＨが入力されることにより、オン状態となる。これによって、スイッチ２９３は、抵抗２９１と抵抗２９２との抵抗値に応じた電圧をサンプル容量２９４に出力する。
【００６６】
サンプル容量２９４は、第１の端子と第２の端子とを有する。サンプル容量２９４の第１の端子は、スイッチ２９３の第２の端子と、オペアンプ２９５の第１の端子と、オペアンプ２９６の第１の端子とに接続されている。サンプル容量２９４の第２の端子は、グランドに接続されている。サンプル容量２９４は、抵抗２９１と抵抗２９２との抵抗値に応じた電圧を保持する。
【００６７】
オペアンプ２９５とオペアンプ２９６とは、第１の端子と第２の端子とを有する。オペアンプ２９５とオペアンプ２９６との第１の端子は、サンプル容量２９４の第１の端子とスイッチ２９３の第２の端子とに接続されている。オペアンプ２９５の第２の端子は、画素ソースフォロアトランジスタ２３７ｂのゲートに接続されている。オペアンプ２９５は、サンプル容量２９４に保持されている電圧に応じた電圧Ｖｆｄ＿Ｈを画素ソースフォロアトランジスタ２３７ｂに出力する。オペアンプ２９６は、サンプル容量２９４に保持されている電圧に応じたクランプ電圧Ｖｃｌｐを第２の端子から出力する。
【００６８】
上記の構成により、基準電圧生成部２４６は、制御信号φＶＳＨに応じたタイミングで、電源電圧ＶＤＤからクランプ電圧Ｖｃｌｐと電圧Ｖｆｄ＿Ｈとを生成する。つまり、基準電圧生成部２４６は、ノイズ除去部２４３を動作させるクランプ電圧Ｖｃｌｐ（基準電圧）を生成する。また、基準電圧生成部２４６は、基準信号生成部２４８を動作させる電圧Ｖｆｄ＿Ｈを生成する。基準電圧生成部２４６は、基準電圧生成回路として機能する。
【００６９】
基準信号生成部２４８の詳細な構成について説明する。基準信号生成部２４８は、画素ソースフォロアトランジスタ２３７ｂと、電流源２４２ａと、ノイズ除去部２４３ａと、列ソースフォロアバッファ２４４ａと、列選択スイッチ２５４ａとを有する。
【００７０】
画素ソースフォロアトランジスタ２３７ｂは、上述した画素ソースフォロアトランジスタ２３７と同様の構成を有する。画素ソースフォロアトランジスタ２３７ｂは、第１の端子と、第２の端子と、ゲートとを有する。画素ソースフォロアトランジスタ２３７ｂの第１の端子と第２の端子とは、ソースまたはドレインである。電源電圧ＶＤＤが、画素ソースフォロアトランジスタ２３７ｂの第１の端子に入力される。画素ソースフォロアトランジスタ２３７ｂの第２の端子は、垂直転送線２３９ａに接続されている。電圧Ｖｆｄ＿Ｈが、基準電圧生成部２４６から画素ソースフォロアトランジスタ２３７ｂのゲートに入力される。画素ソースフォロアトランジスタ２３７ｂは、電圧Ｖｆｄ＿Ｈに応じた基準信号を垂直転送線２３９ａに出力する。
【００７１】
電流源２４２ａは、上述した電流源２４２と同様の構成を有する。電流源２４２ａは、トランジスタで構成される。電流源２４２ａは、第１の端子と、第２の端子と、ゲートとを有する。電流源２４２ａの第１の端子と第２の端子とは、ソースまたはドレインである。電流源２４２ａの第１の端子は、垂直転送線２３９ａに接続されている。電流源２４２ａの第２の端子は、グランドに接続されている。バイアス電圧Ｖｂｉａｓ１が、電流源２４２ａのゲートに入力される。電流源２４２ａは、画素ソースフォロアトランジスタ２３７ｂを駆動し、かつ、画素ソースフォロアトランジスタ２３７ｂから出力された基準信号を垂直転送線２３９ａに読み出す。垂直転送線２３９ａに読み出された基準信号は、ノイズ除去部２４３ａに入力される。ノイズ除去部２４３ａに入力される基準信号には、ノイズ成分が含まれる。
【００７２】
ノイズ除去部２４３ａは、上述したノイズ除去部２４３と同様の構成を有する。ノイズ除去部２４３ａは、転送容量２５２ａと、クランプスイッチ２５３ａとを有する。転送容量２５２ａは、第１の端子と第２の端子とを有する。転送容量２５２ａの第１の端子は、垂直転送線２３９ａに接続されている。転送容量２５２ａの第２の端子は、列ソースフォロアバッファ２４４ａのゲートに接続されている。クランプスイッチ２５３ａは、トランジスタである。クランプスイッチ２５３ａは、第１の端子と、第２の端子と、ゲートとを有する。クランプ電圧Ｖｃｌｐが、基準電圧生成部２４６からクランプスイッチ２５３ａの第１の端子に供給される。クランプスイッチ２５３ａの第２の端子は、転送容量２５２ａの第２の端子と列ソースフォロアバッファ２４４ａのゲートとに接続されている。制御信号φＶＣＬがタイミング生成部２５からクランプスイッチ２５３ａのゲートに入力される。
【００７３】
タイミング生成部２５から制御信号φＶＣＬがクランプスイッチ２５３ａのゲートに入力されることにより、クランプスイッチ２５３ａはオン状態となる。このとき、転送容量２５２ａは、基準電圧生成部２４６から供給されるクランプ電圧Ｖｃｌｐによりリセットされる。ノイズ除去部２４３ａは、ノイズ成分が除去された基準信号を生成する。ノイズ除去部２４３ａによってノイズ成分が除去された基準信号は、列ソースフォロアバッファ２４４ａのゲートに入力される。上記の構成により、ノイズ除去部２４３ａは、基準信号を処理し、かつ、基準信号に基づくアナログ信号を出力する。ノイズ除去部２４３ａは、基準信号処理回路として機能する。
【００７４】
列ソースフォロアバッファ２４４ａは、上述した列ソースフォロアバッファ２４４と同様の構成を有する。列ソースフォロアバッファ２４４ａは、トランジスタである。列ソースフォロアバッファ２４４ａは、第１の端子と、第２の端子と、ゲートとを有する。列ソースフォロアバッファ２４４ａの第１の端子と第２の端子とは、ソースまたはドレインである。電源電圧ＶＤＤが列ソースフォロアバッファ２４４ａの第１の端子に入力される。列ソースフォロアバッファ２４４ａの第２の端子は、列選択スイッチ２５４ａの第１の端子に接続されている。ノイズ除去部２４３ａを介して基準信号が列ソースフォロアバッファ２４４ａのゲートに入力される。
【００７５】
列選択スイッチ２５４ａは、上述した列選択スイッチ２５４と同様の構成を有する。列選択スイッチ２５４ａは、トランジスタである。列選択スイッチ２５４ａは、第１の端子と、第２の端子と、ゲートとを有する。列選択スイッチ２５４ａの第１の端子と第２の端子とは、ソースまたはドレインである。列選択スイッチ２５４ａの第１の端子は、列ソースフォロアバッファ２４４ａの第２の端子に接続されている。列選択スイッチ２５４ａの第２の端子は、水平転送線２５８ａに接続されている。制御信号φＨＣＬＫ＜Ｎ＞が水平走査部２４５から列選択スイッチ２５４ａのゲートに供給される。列選択スイッチ２５４ａは、水平走査部２４５から制御信号φＨＣＬＫ＜Ｎ＞が供給されることにより、オン状態となる。これによって、列選択スイッチ２５４ａは、垂直転送線２３９ａの基準信号を水平転送線２５８ａに出力する。水平転送線２５８ａに出力された基準信号Ｖｒｅｆは、バッファ２６に転送される。
【００７６】
基準信号生成部２４８は、撮像信号生成部２４０に含まれる複数の回路のうち、少なくとも１つと等価な構造を有する。具体的には、基準信号生成部２４８は、画素ソースフォロアトランジスタ２３７、電流源２４２、ノイズ除去部２４３、列ソースフォロアバッファ２４４、および列選択スイッチ２５４と等価な構造を有する。つまり、基準信号生成部２４８は、上記の回路に対応する画素ソースフォロアトランジスタ２３７ｂ、電流源２４２ａ、ノイズ除去部２４３ａ、列ソースフォロアバッファ２４４ａ、および列選択スイッチ２５４ａを有する。
【００７７】
上記の構成により、基準信号生成部２４８は、基準信号Ｖｒｅｆを生成する。共通の電源電圧ＶＤＤが画素ソースフォロアトランジスタ２３７と、列ソースフォロアバッファ２４４と、画素ソースフォロアトランジスタ２３７ｂと、列ソースフォロアバッファ２４４ａとに供給される。共通のバイアス電圧Ｖｂｉａｓ１が電流源２４２と電流源２４２ａとに供給される。共通のクランプ電圧Ｖｃｌｐがノイズ除去部２４３とノイズ除去部２４３ａとに供給される。このため、基準信号Ｖｒｅｆは、撮像信号生成部２４０によって生成される撮像信号に存在する電源電圧の揺らぎ成分と同じ位相の揺らぎ成分を有する。
【００７８】
基準信号Ｖｒｅｆのレベルは、光が画素２３０に入射しないときに撮像信号生成部２４０によって生成される撮像信号のレベルとほぼ同一である。つまり、基準信号Ｖｒｅｆのレベルは、暗時の撮像信号のレベルとほぼ同一である。基準信号Ｖｒｅｆのレベルが暗時の撮像信号のレベルとほぼ同一となるように、抵抗２９１と抵抗２９２との抵抗値が設定されている。このため、基準信号Ｖｒｅｆのレベルは、ほぼ一定である。画素ソースフォロアトランジスタ２３７ｂのゲートの電圧は、暗時の画素ソースフォロアトランジスタ２３７のゲートの電圧に近い。画素ソースフォロアトランジスタ２３７ｂのゲートの電圧と暗時の画素ソースフォロアトランジスタ２３７のゲートの電圧とが同一である必要はない。
【００７９】
定電流源２５７ａは、定電流源２９０を構成する。定電流源２５７ａは、上述した定電流源２５７と同様の構成を有する。定電流源２５７ａは、トランジスタである。定電流源２５７ａは、第１の端子と、第２の端子と、ゲートとを有する。定電流源２５７ａの第１の端子と第２の端子とは、ソースまたはドレインである。定電流源２５７ａの第１の端子は、水平転送線２５８ａに接続されている。定電流源２５７ａの第２の端子は、グランドに接続されている。バイアス電圧Ｖｂｉａｓ２が、定電流源２５７ａのゲートに入力される。定電流源２５７ａは、列ソースフォロアバッファ２４４ａを駆動し、かつ、基準信号Ｖｒｅｆを垂直転送線２３９ａから水平転送線２５８ａに読み出す。水平転送線２５８ａに読み出された基準信号Ｖｒｅｆは、バッファ２６に入力され、かつ保持される。
【００８０】
バッファ２６は、水平転送線２５８から入力される撮像信号と、水平転送線２５８ａから入力される基準信号Ｖｒｅｆとをそれぞれ個別に保持する。バッファ２６は、基準信号生成部２４８によって生成された基準信号Ｖｒｅｆと、レベルシフト部２４９によって第１のレベルがシフトされた撮像信号とをＡＦＥ部５１に出力する信号出力端子３１０を有する。バッファ２６は、タイミング生成部２５からの制御信号φＭＵＸＳＥＬに基づいて、基準信号Ｖｒｅｆと撮像信号とを切り替える。バッファ２６から出力された基準信号Ｖｒｅｆと撮像信号とは、第２のチップ２２のバッファ２７を介して、ＡＦＥ部５１に出力される。
【００８１】
バッファ２６の詳細な構成について説明する。バッファ２６は、サンプルホールド部２６１と、マルチプレクサ２６３ａと、出力バッファ３１とを有する。サンプルホールド部２６１は、サンプルホールドスイッチ２６１ｅと、サンプル容量２６１ｆと、オペアンプ２６１ｇと、抵抗Ｒ１と、抵抗Ｒ２とを有する。
【００８２】
サンプルホールドスイッチ２６１ｅは、トランジスタである。サンプルホールドスイッチ２６１ｅは、第１の端子と、第２の端子と、ゲートとを有する。サンプルホールドスイッチ２６１ｅの第１の端子と第２の端子とは、ソースまたはドレインである。サンプルホールドスイッチ２６１ｅの第１の端子は、レベルシフト部２４９の第２の端子に接続されている。サンプルホールドスイッチ２６１ｅの第２の端子は、サンプル容量２６１ｆの第１の端子とオペアンプ２６１ｇの非反転入力端子とに接続されている。制御信号φＨＳＨがタイミング生成部２５からサンプルホールドスイッチ２６１ｅのゲートに供給される。
【００８３】
サンプル容量２６１ｆは、第１の端子と第２の端子とを有する。サンプル容量２６１ｆの第１の端子は、サンプルホールドスイッチ２６１ｅの第２の端子とオペアンプ２６１ｇの非反転入力端子とに接続されている。サンプル容量２６１ｆの第２の端子は、グランドに接続されている。サンプル容量２６１ｆは、撮像信号の電圧を保持する。
【００８４】
オペアンプ２６１ｇは、非反転入力端子（＋）と、反転入力端子（−）と、出力端子とを有する。オペアンプ２６１ｇの非反転入力端子は、サンプルホールドスイッチ２６１ｅの第２の端子とサンプル容量２６１ｆの第１の端子とに接続されている。オペアンプ２６１ｇの反転入力端子は、抵抗Ｒ１の第１の端子と抵抗Ｒ２の第２の端子とに接続されている。オペアンプ２６１ｇの出力端子は、マルチプレクサ２６３ａと抵抗Ｒ１の第２の端子とに接続されている。オペアンプ２６１ｇの出力端子から出力された撮像信号は、マルチプレクサ２６３ａに入力される。また、オペアンプ２６１ｇの出力端子から出力された撮像信号は、抵抗Ｒ１を介してオペアンプ２６１ｇの反転入力端子に入力される。さらに、基準信号生成部２４８からの基準信号Ｖｒｅｆが、抵抗Ｒ２を介してオペアンプ２６１ｇの反転入力端子に入力される。
【００８５】
抵抗Ｒ１と抵抗Ｒ２とは、第１の端子と第２の端子とを有する。抵抗Ｒ１の第１の端子は、オペアンプ２６１ｇの反転入力端子と抵抗Ｒ２の第２の端子とに接続されている。抵抗Ｒ１の第２の端子は、オペアンプ２６１ｇの出力端子に接続されている。抵抗Ｒ２の第１の端子は、水平転送線２５８ａに接続されている。抵抗Ｒ２の第２の端子は、オペアンプ２６１ｇの反転入力端子と抵抗Ｒ１の第１の端子とに接続されている。
【００８６】
上記の構成により、サンプルホールド部２６１は、サンプルホールドスイッチ２６１ｅがオン状態になったとき、撮像信号の電圧をサンプル容量２６１ｆに保持する。サンプルホールド部２６１は、サンプルホールドスイッチ２６１ｅがオフ状態であるとき、サンプル容量２６１ｆに保持された電圧をオペアンプ２６１ｇに出力する。
【００８７】
マルチプレクサ２６３ａは、タイミング生成部２５から入力される制御信号φＭＵＸＳＥＬに基づいて、オペアンプ２６１ｇから出力された撮像信号と、基準信号生成部２４８から出力された基準信号Ｖｒｅｆとのいずれか１つを出力バッファ３１に出力する。出力バッファ３１は、信号入力端子と信号出力端子３１０とを有する。出力バッファ３１の信号入力端子は、マルチプレクサ２６３ａに接続されている。出力バッファ３１は、撮像信号と基準信号Ｖｒｅｆとを交互に第２のチップ２２に出力する。上記の構成により、バッファ２６は、撮像信号と基準信号とを出力する出力回路として機能する。第２のチップ２２は、伝送ケーブル３を介して、撮像信号と基準信号Ｖｒｅｆとをコネクタ部５に伝送する。
【００８８】
基準電流源２９は、電流を定電流源２９０に供給する。基準電流源２９の詳細な構成について説明する。図５と図６とは、基準電流源２９の構成を示している。図５に示す構成は、基準電流源２９の構成の第１の例である。図５に示すように、基準電流源２９は、Ｐ型のトランジスタＰ１，Ｐ２と、Ｎ型のトランジスタＮ１と、抵抗Ｒａとを有する。基準電流源２９は、カレントミラーを構成する。基準電流源２９は、抵抗Ｒａの電圧Ｖａに応じた電流を出力する。基準電流源２９からの電流値は、電圧Ｖａを抵抗Ｒａの抵抗値（Ｒａ）で除算した値（Ｖａ／Ｒａ）である。
【００８９】
図６に示す構成は、基準電流源２９の構成の第２の例である。図６に示すように、基準電流源２９は、Ｐ型のトランジスタＰ１，Ｐ２と、Ｎ型のトランジスタＮ１，Ｎ２と、オペアンプＡＭＰと、抵抗Ｒａ，Ｒ３，Ｒ４とを有する。抵抗Ｒ３と抵抗Ｒ４とは、抵抗分圧回路を構成する。抵抗Ｒ３と抵抗Ｒ４との抵抗値の比に応じた電圧がオペアンプＡＭＰの非反転入力端子に入力される。オペアンプＡＭＰは、非反転入力端子に入力された電圧を増幅する。オペアンプＡＭＰから出力された電圧は、トランジスタＮ２のゲートに入力される。トランジスタＮ２は、ゲートに入力された電圧に応じた電流を抵抗Ｒａに出力する。基準電流源２９は、抵抗Ｒａの電圧Ｖａに応じた電流を出力する。基準電流源２９からの電流値は、電圧Ｖａを抵抗Ｒａの抵抗値（Ｒａ）で除算した値（Ｖａ／Ｒａ）である。
【００９０】
定電流源２５７は、基準電流源２９の電流を所定のゲイン（α）倍した電流を、レベルシフト部２４９を介して列ソースフォロアバッファ２４４に与える。レベルシフト部２４９の第１の端子と第２の端子との間の電圧Ｖｒは、（１）式で表される。（１）式において、Ｒ２４９はレベルシフト部２４９の抵抗値である。
Ｖｒ＝α×Ｖａ／Ｒａ×Ｒ２４９    ・・・（１）
【００９１】
電圧Ｖｒは、画素２３０からの撮像信号の第１のレベルと、第１のレベルがレベルシフト部２４９によってシフトされた撮像信号のレベルとの差である。暗時の撮像信号の第１のレベルは、基準信号Ｖｒｅｆのレベルとほぼ同一である。したがって、基準信号Ｖｒｅｆのレベルと、暗時に第１のレベルがレベルシフト部２４９によってシフトされた撮像信号のレベルとの差は、上記の電圧Ｖｒとほぼ同一である。電圧Ｖｒは、電圧Ｖａのばらつきと、抵抗Ｒａおよびレベルシフト部２４９のミスマッチとに応じて決まる。
【００９２】
基準信号Ｖｒｅｆと暗時の撮像信号との電圧差は小さいため、この電圧差が信号処理の精度に大きく影響する。電圧Ｖａのばらつきが電源電圧ＶＤＤのばらつきと同一である場合、そのばらつきは電圧Ｖａに対して５％以下である。例えば、抵抗Ｒａおよびレベルシフト部２４９の抵抗値のミスマッチは数％（例えば３％）である。このため、電圧Ｖｒのばらつきは、電源電圧ＶＤＤのばらつきと、抵抗Ｒａおよびレベルシフト部２４９の抵抗値のミスマッチとがない場合の電圧Ｖｒに対して１０％以下である。この結果、電圧Ｖｒのばらつきは小さい。つまり、基準信号Ｖｒｅｆと暗時の撮像信号との電圧差の精度が良い。したがって、基準信号Ｖｒｅｆと撮像信号との差の演算精度を確保することができる。
【００９３】
読み出し部２４の列ソースフォロアバッファ２４４と基準信号生成部２４８の列ソースフォロアバッファ２４４ａとのトランジスタサイズは、ほぼ同一である。また、読み出し部２４の列ソースフォロアバッファ２４４と基準信号生成部２４８の列ソースフォロアバッファ２４４ａとのバイアス電流値は、ほぼ同一である。このため、列ソースフォロアバッファ２４４と列ソースフォロアバッファ２４４ａとによる、撮像信号と基準信号Ｖｒｅｆとの電圧差のばらつきを最小限にすることができる。つまり、基準信号Ｖｒｅｆと暗時の撮像信号との電圧差の精度がより良い。
【００９４】
撮像部２０の駆動タイミングについて説明する。図７は、撮像部２０の動作を示している。図７では、制御信号φＲ＜０＞と、制御信号φＴ１＜０＞と、制御信号φＲ＜１＞と、制御信号φＴ１＜１＞と、制御信号φＶＳＨと、制御信号φＶＣＬと、制御信号φＨＣＬＫ＜０＞と、制御信号φＨＣＬＫ＜１＞と、制御信号φＨＣＬＫ＜２＞と、制御信号φＨＣＬＲと、制御信号φＨＳＨと、制御信号φＭＵＸＳＥＬと、出力電圧Ｖｏｕｔとの波形が示されている。出力電圧Ｖｏｕｔは、出力バッファ３１の信号出力端子３１０の電圧である。図７において、横方向は時間を示し、縦方向は電圧を示している。
【００９５】
図７では、複数の画素２３０の行＜０＞および行＜１＞から信号が読み出される動作と、読み出された信号が出力バッファ３１から出力される動作とを説明する。図７では説明の便宜上、画素２３０に光電変換素子２３１が含まれ、かつ画素２３０に光電変換素子２３２が含まれない場合の動作が示されている。画素２３０に複数の光電変換素子が含まれる場合、図７に示す１ライン分の動作が、画素２３０に含まれる光電変換素子の数だけ繰り返される。図７において、制御信号φＲと制御信号φＴ１とについては、行＜０＞と行＜１＞とに対応する各信号が示されている。また、図７において、制御信号φＨＣＬＫについては、列＜１＞と列＜２＞とに対応する各信号が示されている。
【００９６】
図７に示すように、制御信号φＶＣＬがＨｉｇｈレベルになることにより、クランプスイッチ２５３がオンになる。パルス状の制御信号φＲ＜０＞がＨｉｇｈレベルになることにより、画素リセットトランジスタ２３６がオンになる。これによって、画素２３０特有のばらつきと、画素２３０がリセットされたときのノイズとを含むノイズ信号が画素２３０から垂直転送線２３９に出力される。クランプスイッチ２５３がオン状態に保たれることにより、列ソースフォロアバッファ２４４のゲート電圧がクランプ電圧Ｖｃｌｐとなる。このクランプ電圧Ｖｃｌｐは、制御信号φＶＳＨがＨｉｇｈレベルからＬｏｗレベルになるタイミングで固定される。
【００９７】
クランプスイッチ２５３がオンになるタイミングでクランプスイッチ２５３ａがオンになる。制御信号φＶＳＨがＨｉｇｈレベルからＬｏｗレベルになるタイミングで、基準電圧生成部２４６からの電圧Ｖｆｄ＿Ｈが固定される。
【００９８】
制御信号φＶＣＬがＬｏｗレベルになることにより、クランプスイッチ２５３がオフになる。パルス状の制御信号φＴ１＜０＞がＨｉｇｈレベルになることにより、転送トランジスタ２３４がパルス状にオンになる。これによって、電荷変換部２３３の電圧に基づく撮像信号が画素２３０から垂直転送線２３９に読み出される。電荷変換部２３３の電圧は、光電変換素子２３１から転送された電荷に基づく。この動作により、転送容量２５２を介して、撮像信号が列ソースフォロアバッファ２４４のゲートに出力される。
【００９９】
列ソースフォロアバッファ２４４のゲートに出力される撮像信号は、クランプ電圧Ｖｃｌｐを基準としてサンプリングされた信号である。つまり、列ソースフォロアバッファ２４４のゲートに出力される撮像信号は、ノイズ成分が除去された信号である。
【０１００】
クランプ電圧Ｖｃｌｐを基準として撮像信号がサンプリングされた後、制御信号φＨＣＬＲがＬｏｗレベルになることにより、水平リセットトランジスタ２５６がオフになる。これによって、水平転送線２５８のリセットが解除される。
【０１０１】
その後、パルス状の制御信号φＨＣＬＫ＜０＞がＨｉｇｈレベルになることにより、列＜０＞の列選択スイッチ２５４がオンになる。これによって、列＜０＞の撮像信号が水平転送線２５８に転送される。同時に、パルス状の制御信号φＨＳＨがＨｉｇｈレベルになることにより、サンプルホールドスイッチ２６１ｅがパルス状にオンになる。これによって、撮像信号がレベルシフト部２４９とサンプルホールドスイッチ２６１ｅとを介してサンプル容量２６１ｆにサンプリングされる。
【０１０２】
その後、Ｌｏｗレベルの制御信号φＭＵＸＳＥＬがマルチプレクサ２６３ａに入力される。これによって、サンプル容量２６１ｆにサンプリングされた撮像信号が出力バッファ３１に出力される。制御信号φＭＵＸＳＥＬがＬｏｗレベルになるタイミングで、パルス状の制御信号φＨＣＬＲがＨｉｇｈレベルになることにより、水平リセットトランジスタ２５６がオンになる。これによって、水平転送線２５８が再度リセットされる。さらに、制御信号φＨＣＬＲがＬｏｗレベルになることにより、水平リセットトランジスタ２５６がオフになる。これによって、水平転送線２５８のリセットが解除される。
【０１０３】
その後、Ｈｉｇｈレベルの制御信号φＭＵＸＳＥＬがマルチプレクサ２６３ａに入力される。これによって、基準信号生成部２４８によって生成された基準信号Ｖｒｅｆが出力バッファ３１に出力される。
【０１０４】
その後、制御信号φＨＣＬＫ＜１＞がＨｉｇｈになることにより、列＜１＞の列選択スイッチ２５４がオンになる。これによって、列＜１＞の撮像信号が水平転送線２５８に転送される。同時に、パルス状の制御信号φＨＳＨがＨｉｇｈレベルになることにより、サンプルホールドスイッチ２６１ｅがパルス状にオンになる。これによって、撮像信号がレベルシフト部２４９とサンプルホールドスイッチ２６１ｅとを介してサンプル容量２６１ｆにサンプリングされる。
【０１０５】
その後、Ｌｏｗレベルの制御信号φＭＵＸＳＥＬがマルチプレクサ２６３ａに入力される。これによって、サンプル容量２６１ｆにサンプリングされた撮像信号がオペアンプ２６１ｇにより増幅されて出力バッファ３１に出力される。制御信号φＭＵＸＳＥＬがＬｏｗレベルになるタイミングで、パルス状の制御信号φＨＣＬＲがＨｉｇｈレベルになることにより、水平リセットトランジスタ２５６がオンになる。これによって、水平転送線２５８が再度リセットされる。さらに、制御信号φＨＣＬＲがＬｏｗレベルになることにより、水平リセットトランジスタ２５６がオフになる。これによって、水平転送線２５８のリセットが解除される。
【０１０６】
行＜０＞の全ての画素２３０の撮像信号が水平転送線２５８に転送された後、制御信号φＶＳＨと制御信号φＶＣＬとがＨｉｇｈレベルになる。これによって、行＜０＞の撮像信号の転送が終了し、かつ、行＜１＞の撮像信号の転送が開始される。
【０１０７】
上記の動作が複数の画素２３０の列数（または読み出しが必要な列数）だけ繰り返される。これによって、撮像信号と基準信号Ｖｒｅｆとが交互に出力バッファ３１から出力される。１ライン分の読み出し動作が複数の画素２３０の行数（または読み出しが必要な行数）だけ繰り返されることにより、１フレームの撮像信号と基準信号Ｖｒｅｆとが出力される。
【０１０８】
図７では、選択トランジスタ２３８に供給される制御信号は示されていない。画素２３０からノイズ信号または画素信号が読み出されるとき、選択トランジスタ２３８はオンになる。
【０１０９】
図７では、行＜０＞かつ列＜０＞の撮像信号Ｖｓｉｇは、光が画素２３０に入射しないとき（暗時）に生成される信号である。このときの基準信号Ｖｒｅｆと撮像信号Ｖｓｉｇとの差は最小出力である。図７では、行＜０＞かつ列＜１＞の撮像信号Ｖｓｉｇは、光電変換素子２３１が飽和する光が画素２３０に入射したとき（飽和時）に生成される信号である。このときの基準信号Ｖｒｅｆと撮像信号Ｖｓｉｇとの差は最大出力である。
【０１１０】
光が画素２３０に入射するか否かに関わらず、基準信号Ｖｒｅｆと撮像信号とのレベルの大きさの関係は一定である。例えば、図７では、光が画素２３０に入射しないときの撮像信号のレベルは基準信号Ｖｒｅｆのレベルよりも小さい。同様に、光が画素２３０に入射しないときの撮像信号のレベルは基準信号Ｖｒｅｆのレベルよりも小さい。つまり、撮像信号のレベルは基準信号Ｖｒｅｆのレベルよりも常に小さい。このように、複数の画素２３０に光が入射しないときに信号出力端子３１０から出力された基準信号Ｖｒｅｆと撮像信号とのレベルの大きさの関係と、複数の画素２３０に光が入射したときに信号出力端子３１０から出力された基準信号Ｖｒｅｆと撮像信号とのレベルの大きさの関係とは同一である。このため、ＡＦＥ部５１が、基準信号Ｖｒｅｆと撮像信号とを正しく処理することができる。
【０１１１】
基準信号Ｖｒｅｆと撮像信号とのレベルの差は０よりも大きい。複数の画素２３０に光が入射しないとき、基準信号Ｖｒｅｆと撮像信号とのレベルの差は最小である。複数の画素２３０に入射する光が増加することにより、基準信号Ｖｒｅｆと撮像信号とのレベルの差が増加する。基準信号Ｖｒｅｆと撮像信号とのレベルの差が増加することにより、基準信号Ｖｒｅｆと撮像信号とのレベルの差の精度が向上する。一方、複数の画素２３０に光が入射しないときの基準信号Ｖｒｅｆと撮像信号とのレベルの差が減少することにより、ＡＦＥ部５１におけるダイナミックレンジが増加する。
【０１１２】
差の精度とダイナミックレンジとを考慮することにより、撮像信号レベルのシフト量の設計値が決定される。例えば、複数の画素２３０に光が入射しないときに信号出力端子３１０から出力された基準信号Ｖｒｅｆと撮像信号とのレベルの差は、信号出力端子３１０から出力されうる基準信号Ｖｒｅｆと撮像信号とのレベルの差の最大値に対して２０％以内である。複数の画素２３０に光が入射しないときに信号出力端子３１０から出力された基準信号Ｖｒｅｆと撮像信号とのレベルの差は、図７における最小出力である。信号出力端子３１０から出力されうる基準信号Ｖｒｅｆと撮像信号とのレベルの差の最大値は、図７における最大出力である。
【０１１３】
（変形例）
図８は、本発明の実施形態の変形例における第１のチップ２１の構成を示している。図９は、本発明の実施形態の変形例における第１のチップ２１の回路構成を示している。図８と図９とに示すように、第１のチップ２１は、受光部２３と、読み出し部２４と、タイミング生成部２５と、バッファ２６と、基準電流源２９と、定電流源２９０とを有する。
【０１１４】
図８と図９とにおいて、レベルシフト部２４９に関する構成以外の構成は、図３と図４とに示す構成と同様である。以下では、レベルシフト部２４９に関する構成についてのみ説明し、他の構成についての説明を省略する。
【０１１５】
レベルシフト部２４９の第１の端子は、水平転送線２５８ａに接続されている。レベルシフト部２４９の第２の端子は、マルチプレクサ２６３ａに接続されている。レベルシフト部２４９は、基準信号Ｖｒｅｆの第２のレベルを、第２のレベルが撮像信号の第１のレベルから離れる方向にシフトさせる。レベルシフト部２４９の第２の端子の電圧は、レベルシフト部２４９の第１の端子の電圧よりも高い。したがって、レベルシフト部２４９は、水平転送線２５８ａに出力された基準信号Ｖｒｅｆの第２のレベルを、よりレベルが高い方向にシフトさせる。レベルシフト部２４９は、レベルシフト回路として機能する。レベルシフト部２４９は、基準信号Ｖｒｅｆの転送経路において、基準信号生成部２４８とバッファ２６との間に配置されている。
【０１１６】
電流源３００は、レベルシフト部２４９の第１の端子と第２の端子とに電流を供給する。水平リセットトランジスタ２５６の第２の端子と、定電流源２５７の第１の端子と、サンプルホールドスイッチ２６１ｅの第１の端子とは、水平転送線２５８に接続されている。
【０１１７】
上述したように、本発明の実施形態の撮像部２０（撮像装置）は、複数の画素２３０と、ノイズ除去部２４３（画素信号処理回路）と、基準信号生成部２４８（基準信号生成回路）と、レベルシフト部２４９（レベルシフト回路）と、信号出力端子３１０とを有する。複数の画素２３０は、画素信号を出力する。ノイズ除去部２４３は、画素信号を処理し、かつ、画素信号に基づく撮像信号を出力する。画素信号に基づく撮像信号は、ノイズ成分が除去された撮像信号である。基準信号生成部２４８は、基準信号Ｖｒｅｆを生成する。レベルシフト部２４９は、撮像信号の第１のレベルを、第１のレベルが基準信号Ｖｒｅｆの第２のレベルから離れる方向にシフトさせる。または、レベルシフト部２４９は、第２のレベルを、第２のレベルが第１のレベルから離れる方向にシフトさせる。信号出力端子３１０は、基準信号生成部２４８によって生成された基準信号Ｖｒｅｆと、レベルシフト部２４９によって第１のレベルがシフトされた撮像信号とをＡＦＥ部５１（撮像信号処理回路）に出力する。または、信号出力端子３１０は、レベルシフト部２４９によって第２のレベルがシフトされた基準信号Ｖｒｅｆと、ノイズ除去部２４３から出力された撮像信号とを出力する。ＡＦＥ部５１は、信号出力端子３１０から出力された基準信号Ｖｒｅｆと撮像信号との差を演算する。
【０１１８】
本発明の各態様の撮像装置は、複数の画素２３０、ノイズ除去部２４３、基準信号生成部２４８、レベルシフト部２４９、および信号出力端子３１０以外の構成の少なくとも１つを有していなくてもよい。
【０１１９】
本発明の実施形態の内視鏡２は、被検体に挿入される挿入部１００を有する。撮像部２０が挿入部１００の先端に配置されている。
【０１２０】
本発明の実施形態の内視鏡システム１は、内視鏡２と、ＡＦＥ部５１（撮像信号処理回路）と、画像信号処理部６２（画像信号生成回路）とを有する。画像信号処理部６２は、ＡＦＥ部５１によって演算された差に基づく差信号を処理し、かつ、差信号に基づく画像信号を生成する。
【０１２１】
本発明の各態様の内視鏡システムは、内視鏡２、ＡＦＥ部５１、および画像信号処理部６２以外の構成の少なくとも１つを有していなくてもよい。
【０１２２】
本発明の実施形態では、レベルシフト部２４９の機能により、基準信号Ｖｒｅｆと撮像信号との差の演算精度を確保することができる。
【０１２３】
前述したように、列ソースフォロアバッファ２４４と列ソースフォロアバッファ２４４ａとによる、撮像信号と基準信号Ｖｒｅｆとの電圧差のばらつきを最小限にすることができる。つまり、基準信号Ｖｒｅｆと暗時の撮像信号との電圧差の精度がより良い。
【０１２４】
複数の画素２３０に光が入射しないときの基準信号Ｖｒｅｆと撮像信号とのレベルの差は、信号出力端子３１０から出力されうる基準信号Ｖｒｅｆと撮像信号とのレベルの差の最大値に対して２０％以内である。このため、ＡＦＥ部５１におけるダイナミックレンジが確保され、かつ、ＡＦＥ部５１から出力される信号のＳ／Ｎの低下が抑制される。ノイズ量が一定である場合、信号のＳ／Ｎはトランジスタの製造ばらつき等に依存する。複数の画素２３０に光が入射しないときの基準信号Ｖｒｅｆと撮像信号とのレベルの差が差の最大値に対して４０％以内である場合と比較して、信号のＳ／Ｎが２〜３ｄＢ良くなる。
【０１２５】
電源電圧の揺らぎ成分と同じ位相の揺らぎ成分（リップル成分）が画像信号のレベルに重畳している場合、従来技術のＡＦＥ回路は、画像信号に重畳された揺らぎ成分を除去することができない。このため、画質が劣化する。一方、本発明の実施形態における基準信号Ｖｒｅｆは、ノイズ除去部２４３を動作させる基準電圧から生成される。このため、基準信号Ｖｒｅｆは、撮像信号に存在する電源電圧の揺らぎ成分と同じ位相の揺らぎ成分を有する。この結果、ＡＦＥ部５１によって演算された、基準信号と撮像信号との差に基づく差信号における揺らぎ成分が低減される。したがって、画質の劣化が抑制される。
【０１２６】
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【産業上の利用可能性】
【０１２７】
本発明の各実施形態によれば、レベルシフト回路は、撮像信号の第１のレベルを、第１のレベルが基準信号の第２のレベルから離れる方向にシフトさせる。または、レベルシフト回路は、第２のレベルを、第２のレベルが第１のレベルから離れる方向にシフトさせる。このため、基準信号と撮像信号との差の演算精度を確保することができる。
【符号の説明】
【０１２８】
１  内視鏡システム
２  内視鏡
３  伝送ケーブル
４  操作部
５  コネクタ部
６  プロセッサ
７  表示装置
２０  撮像部
２１  第１のチップ
２２  第２のチップ
２３  受光部
２４  読み出し部
２５  タイミング生成部
２６，２７  バッファ
５１  アナログ・フロント・エンド部
５２  前処理部
５３  制御信号生成部
６１  電源部
６２  画像信号処理部
６３  クロック生成部
１００  挿入部
１０１  先端
【図１】
2016170642.tif 000003
【図２】
2016170642.tif 000004
【図３】
2016170642.tif 000005
【図４】
2016170642.tif 000006
【図５】
2016170642.tif 000007
【図６】
2016170642.tif 000008
【図７】
2016170642.tif 000009
【図８】
2016170642.tif 000010
【図９】
2016170642.tif 000011
【国際調査報告】
2016170642.tif 000012
2016170642.tif 000013
2016170642.tif 000014