(57)【要約】  複数の表示装置をデイジーチェーン接続してなるマルチディスプレイ装置であって、前記表示装置は、入力される映像信号を所定期間遅延させるか否かを前記表示装置が配置される位置に応じて選択し、選択結果に基づいて前記入力される映像信号を所定期間遅延させた映像信号を出力信号として次段の表示装置へ出力する画像出力制御部を備えるマルチディスプレイ装置である。
2017130353.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示装置をデイジーチェーン接続してなるマルチディスプレイ装置であって、
前記表示装置は、入力される映像信号を所定期間遅延させるか否かを前記表示装置が配置される位置に応じて選択し、選択結果に基づいて前記入力される映像信号を所定期間遅延させた映像信号を出力信号として次段の表示装置へ出力する画像出力制御部を備えるマルチディスプレイ装置。
【請求項２】
前記画像出力制御部は、
前記入力される映像信号を所定期間遅延させた出力信号を出力する遅延回路と、
前記入力される映像信号を前記遅延回路へ入力させるか否かを前記選択結果に応じて選択するスイッチと、を有する請求項１に記載のマルチディスプレイ装置。
【請求項３】
前記画像出力制御部は、前記次段の表示装置の配置が下方向である場合に、前記入力される映像信号を所定期間遅延させることを選択する、
請求項１または請求項２に記載のマルチディスプレイ装置。
【請求項４】
前記表示装置が配置される位置は、前記複数の表示装置が行数及び列数のマトリクス状に配置される状態を示し、
前記表示装置は行数が変化する位置にある場合に、前記入力される映像信号を所定期間遅延させた映像信号を出力信号として次段の表示装置へ出力する、
請求項１または請求項２に記載のマルチディスプレイ装置。
【請求項５】
前記所定期間は、前記入力される映像信号の１フレームに対応する遅延時間である、請求項１から請求項４のいずれか一項に記載のマルチディスプレイ装置。
【請求項６】
複数の表示装置をデイジーチェーン接続してなるマルチディスプレイ装置の制御方法であって、
前記表示装置は、
入力される映像信号を所定期間遅延させるか否かを前記表示装置が配置される位置に応じて選択し、選択結果に基づいて前記入力される映像信号を所定期間遅延させた映像信号を出力信号として次段の表示装置へ出力する画像出力工程を備えるマルチディスプレイ装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチディスプレイ装置及びマルチディスプレイ装置の制御方法に関する。
【背景技術】
【０００２】
マルチディスプレイ装置では、１枚の画像を複数の表示パネルに表示するため、複数の表示パネルにおける上下の繋ぎ目の表示のずれ（以下、「胴切れ」と言うことがある）を解消することが重要である。【０００３】
特許文献１に記載のマルチディスプレイ装置では、上下に隣接する二つの表示パネルのうち下側に位置する表示パネルの垂直走査の開始時刻を１フレーム遅延させる技術が開示されている。この技術によれば上下二段の表示パネルにおける継ぎ目部分の胴切れを解消することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２２２２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のマルチディスプレイ装置は、１つの画像処理部と複数の画像表示部から構成される。画像処理部は、マルチディスプレイ装置に入力される映像信号を、複数の画像表示部が表示パネルに表示するための信号に変換する処理を行う。また、複数の画像表示部各々は、フレームメモリを搭載し、そのうち、下段の画像表示部は、画像処理部が処理した信号の垂直走査の開始時刻を１フレーム遅延させる。
そのため、マルチディスプレイ装置として、複数の表示パネルの台数を増やすと、画像処理部が行う画像表示部への変換後の信号の入力処理は、下段の画像表示部の選択処理が増えるため煩雑になる。このように、特許文献１に記載のマルチディスプレイ装置では、画像処理部が行う画像表示部への変換後の信号の入力処理を煩雑にしないため、表示パネルの段数（垂直方向の台数）が２段までと限られてしまっていた。
解決しようとする問題点は、マルチディスプレイ装置において、表示パネルの段数を増やすことができない、という点にある。すなわち、本願の課題は、上下二段の表示パネルにおける継ぎ目部分の胴切れの発生を抑制でき、かつ、表示パネルの段数が増えたマルチディスプレイ装置及びマルチディスプレイ装置の制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、複数の表示装置をデイジーチェーン接続してなるマルチディスプレイ装置であって、前記表示装置は、入力される映像信号を所定期間遅延させるか否かを前記表示装置が配置される位置に応じて選択し、選択結果に基づいて前記入力される映像信号を所定期間遅延させた映像信号を出力信号として次段の表示装置へ出力する画像出力制御部を備えるマルチディスプレイ装置である。【０００７】
本発明は、複数の表示装置をデイジーチェーン接続してなるマルチディスプレイ装置の制御方法であって、前記表示装置は、入力される映像信号を所定期間遅延させるか否かを前記表示装置が配置される位置に応じて選択し、選択結果に基づいて前記入力される映像信号を所定期間遅延させた映像信号を出力信号として次段の表示装置へ出力する画像出力工程を備えるマルチディスプレイ装置の制御方法である。
【発明の効果】
【０００８】
本発明によれば、マルチディスプレイ装置を構成する上下に隣接する二つの表示装置のうち下側に位置する表示装置の垂直走査の開始時刻を画像出力制御部により１フレーム遅延させる構成とした。これにより、画像処理部は、下段の画像表示部の選択処理を行わず、画像表示部が表示パネルに表示するための信号に変換する処理を行うので、少なくとも画像表示部各々は、フレームメモリを搭載せず、画像処理部が処理した信号の垂直走査の開始時刻を１フレーム遅延させる必要はない。そのため、マルチディスプレイ装置として、複数の表示パネルの台数を増やしても、画像表示部各々が行う遅延処理と、画像処理部が行う下段の画像表示部の選択処理とが、画像出力制御部によって行われるため、画像処理部が行う画像表示部への変換後の信号の入力処理の制限が緩和される。よって、表示パネルの段数が増えても（特に３段以上に増えても）、上下二段の表示パネルにおける継ぎ目部分の胴切れの発生を抑制できる。すなわち、本発明によれば、表示パネルの段数が増えたマルチディスプレイ装置及びマルチディスプレイ装置の制御方法において、上下二段の表示パネルにおける継ぎ目部分の胴切れの発生を抑制できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態におけるマルチディスプレイ装置の構成を示す概略ブロック図である。
【図２】図１に示す表示装置の構成を示す概略ブロック図である。
【図３】図２に示す表示装置のうち、画像出力制御部２３を示す図である。
【図４】図１に示す表示装置の処理を示すフローチャートである。
【図５】音声を出力するマルチディスプレイ装置の構成を示す概略ブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施形態によるマルチディスプレイ装置について図面を参照して説明する。図１は、本発明の実施形態におけるマルチディスプレイ装置の構成を示す概略ブロック図である。
図１は、複数の表示装置をデイジーチェーン接続したマルチディスプレイ装置１０の構成例を示すものである。ここでは、３行×３列＝９台の表示装置Ｍ１、Ｍ２、…、Ｍ９を接続した例を用いる。つまり、表示装置が配置される位置は、複数の表示装置が行数及び列数のマトリクス状に配置される状態を示している。例えば、表示装置Ｍ１は１行１列に配置され、表示装置Ｍ２は１行２列に配置され、表示装置Ｍ３は１行３列に配置されている。同様に、表示装置Ｍ４は２行３列に配置され、表示装置Ｍ５は２行２列に配置され、表示装置Ｍ６は２行１列に配置されている。同様に、表示装置Ｍ７は３行１列に配置され、表示装置Ｍ８は３行２列に配置され、表示装置Ｍ９は３行３列に配置されている。
【００１１】
また、各表示装置間は、例えばシリアルケーブルである経路Ｒにより接続される。図１に示すように、表示装置Ｍ１は経路Ｒにより表示装置Ｍ２に接続され、表示装置Ｍ２は経路Ｒにより表示装置Ｍ３に接続され、表示装置Ｍ３は経路Ｒにより表示装置Ｍ４に接続される。このようにして、経路Ｒにより接続される表示装置間で、初段である表示装置Ｍ１から最終段である表示装置Ｍ９に対して、各表示装置が表示する映像信号を送信している。
【００１２】
図２は、図１に示す表示装置の構成を示す概略ブロック図である。図２では、図１に示した表示装置Ｍ１〜Ｍ９のうち、初段からｉ番目（ｉ＝１〜９のいずれか）の表示装置Ｍｉの構成を示している。
表示装置Ｍｉは、入力される映像信号ｉ−１を画像表示部２２が有する液晶パネルに表示する。また、表示装置Ｍｉは、入力される映像信号ｉ−１を画像出力制御部２３で遅延回路２３２ａを通すか通さないかの処理を行い、処理後の信号を出力信号として、次段の表示装置Ｍｉ＋１へ映像信号ｉを出力する。
【００１３】
表示装置Ｍｉは、画像処理部２１と、画像表示部２２と、画像出力制御部２３と、を含んで構成されている。
画像処理部２１は、表示装置Ｍｉに入力される映像信号ｉ−１を、画像表示部２２が表示パネルに表示するための信号に変換する処理を行う。
画像表示部２２は、液晶パネルを含んで構成され、画像処理部２１が処理した信号を、液晶パネルが受信可能な形式の信号に変換して液晶パネルに与える。
【００１４】
画像出力制御部２３は、画像入力部２３１と、遅延回路制御部２３２と、画像出力部２３３と、を含んで構成されている。
遅延回路制御部２３２は、遅延回路２３２ａと、スイッチ２３２ｂと、を含んで構成されている。
画像入力部２３１は、表示装置Ｍｉに入力される映像信号ｉ−１を、遅延回路制御部２３２のスイッチ２３２ｂに対して出力する。
【００１５】
遅延回路２３２ａは、１フレームに対応する所定期間を記憶するフレームメモリを搭載しており、表示装置Ｍｉに入力される映像信号ｉ−１を、１フレームに対応する所定期間遅延させた出力信号をスイッチ２３２ｂに対して出力する。
スイッチ２３２ｂは、表示装置Ｍｉに入力される映像信号ｉ−１を、遅延回路２３２ａへ入力させるか否かを選択結果に応じて選択する。
【００１６】
本実施形態では、画像出力制御部２３は、行数が変化する位置にある場合に、例えば、表示装置Ｍ３が表示装置Ｍ４へと行数が変わる位置にある場合、或いは、表示装置Ｍ６が表示装置Ｍ７へと行数が変わる位置にある場合、入力される映像信号ｉ−１を１フレームに対応する所定期間遅延させるという選択結果１を出す。また、画像出力制御部２３は、行数が変化しない位置にある場合に、例えば、表示装置Ｍ１が表示装置Ｍ２へと行数が変わらない位置にある場合、或いは、表示装置Ｍ２が表示装置Ｍ３へと行数が変わらない位置にある場合、入力される映像信号ｉ−１を遅延させないという選択結果２を出す。
【００１７】
スイッチ２３２ｂは、選択結果１の場合、表示装置Ｍｉに入力される映像信号ｉ−１を、遅延回路２３２ａへ入力させ、１フレームに対応する所定期間遅延させた出力信号を遅延回路制御部２３２の出力信号として、画像出力部２３３に対して出力する。
【００１８】
また、スイッチ２３２ｂは、選択結果２の場合、表示装置Ｍｉに入力される映像信号ｉ−１を、遅延回路２３２ａへ入力させずに、表示装置Ｍｉに入力される映像信号ｉ−１を遅延回路制御部２３２の出力信号として、画像出力部２３３に対して出力する。
【００１９】
画像出力部２３３は、スイッチ２３２ｂから入力される遅延回路制御部２３２の出力信号を、次段の表示装置Ｍｉ＋１に対して出力する。
以上説明した構成を有する表示装置Ｍｉは、入力される映像信号ｉ−１を画像出力制御部２３で遅延回路２３２ａを通すか通さないかの処理を行い、処理後の信号を出力信号として、次段の表示装置Ｍｉ＋１へ映像信号ｉを出力する。
【００２０】
次に、本願発明の表示装置Ｍｉの特徴的部分を構成する、画像出力制御部２３における制御について、図面を参照して説明する。
【００２１】
図３は、図２に示す表示装置のうち、画像出力制御部２３を示す図である。なお、図３において、図２と同一の部分には同一の符号を付している。
【００２２】
画像出力制御部２３は、１フレームに対応する所定期間を記憶するフレームメモリを搭載しており、表示装置Ｍｉに入力される映像信号ｉ−１を、１フレームに対応する所定期間遅延させた出力信号を映像信号ｉとして次段の表示装置Ｍｉ＋１に対して出力する。
また、画像出力制御部２３は、表示装置Ｍｉに入力される映像信号ｉ−１を、映像信号ｉとして次段の表示装置Ｍｉ＋１に対して出力するか否かを選択結果に応じて選択する。
【００２３】
本実施形態では、画像出力制御部２３は、行数が変化する位置にある場合に、入力される映像信号ｉ−１を１フレームに対応する所定期間遅延させるという選択結果１を出す。また、画像出力制御部２３は、行数が変化しない位置にある場合に、入力される映像信号ｉ−１を遅延させないという選択結果２を出す。
画像出力制御部２３は、選択結果１の場合、表示装置Ｍｉに入力される映像信号ｉ−１を、１フレームに対応する所定期間遅延させた出力信号を画像出力制御部２３の出力信号として、表示装置Ｍｉ＋１に対して映像信号ｉを出力する。
また、画像出力制御部２３は、選択結果２の場合、表示装置Ｍｉに入力される映像信号ｉ−１を、表示装置Ｍｉに入力される映像信号ｉ−１を画像出力制御部２３の出力信号として、表示装置Ｍｉ＋１に対して映像信号ｉを出力する。
【００２４】
［第１の実施例］
ここで、図１に戻って、複数の表示装置Ｍ１〜Ｍ９をデイジーチェーン接続したマルチディスプレイ装置１０の動作について、図４を参照しながら説明する。図４は、図１に示す表示装置Ｍｉの処理を示すフローチャートである。
図１において矢印で示すように、表示装置Ｍ３、表示装置Ｍ６については、遅延回路制御部２３２での１フレーム遅延を行う。表示装置Ｍｉ（ｉ＝３、６）の処理を、以下に説明する。
表示装置Ｍｉにおける画像入力部２３１は、映像信号ｉを受信する（ステップＳ１０１）。
【００２５】
表示装置Ｍｉにおける画像出力制御部２３は、次段の表示装置ｉ＋１の配置が下方向か否かを判定する（ステップＳ１０２）。具体的には、画像出力制御部２３は、入力される映像信号ｉ−１を所定期間遅延させるか否かを表示装置が配置される位置に応じて選択し、選択結果１または２を出す。
【００２６】
表示装置Ｍｉにおける画像出力制御部２３は、表示装置Ｍｉが、行数が変化する位置にある場合であるので、入力される映像信号ｉ−１を遅延させるという選択結果１を出す（ステップＳ１０２−Ｙｅｓ）。
【００２７】
表示装置Ｍｉにおける遅延回路制御部２３２は、遅延回路の制御をＯＮとする（ステップＳ１０３）。具体的には、スイッチ２３２ｂは、表示装置Ｍｉに入力される映像信号ｉ−１を、遅延回路２３２ａへ入力させ、１フレーム遅延させた出力信号を遅延回路制御部２３２の出力信号として、画像出力部２３３に対して出力する。
【００２８】
表示装置Ｍｉにおける画像出力部２３３は、次段の表示装置ｉ＋１へ映像信号ｉを出力する（ステップＳ１０５）。
【００２９】
表示装置Ｍ１〜Ｍ２、表示装置Ｍ４〜Ｍ５、表示装置Ｍ７〜Ｍ９については、遅延回路制御部２３２での遅延をスルーとし、フレーム遅延はないものとする。表示装置Ｍｉ（ｉ＝１〜２、４〜５、７〜９）の処理を、以下に説明する。
表示装置Ｍｉにおける画像入力部２３１は、映像信号ｉを受信する（ステップＳ１０１）。
【００３０】
表示装置Ｍｉにおける画像出力制御部２３は、次段の表示装置ｉ＋１の配置が下方向か否かを判定する（ステップＳ１０２）。具体的には、画像出力制御部２３は、入力される映像信号ｉ−１を所定期間遅延させるか否かを表示装置が配置される位置に応じて選択し、選択結果１または２を出す。
【００３１】
表示装置Ｍｉにおける画像出力制御部２３は、表示装置Ｍｉが、行数が変化しない位置にある場合であるので、入力される映像信号ｉ−１を遅延させないという選択結果２を出す（ステップＳ１０２−Ｎｏ）。
【００３２】
表示装置Ｍｉにおける遅延回路制御部２３２は、遅延回路の制御をＯＦＦとする（ステップＳ１０４）。具体的には、スイッチ２３２ｂは、表示装置Ｍｉに入力される映像信号ｉ−１を、遅延回路２３２ａへ入力させずに、表示装置Ｍｉに入力される映像信号ｉ−１を遅延回路制御部２３２の出力信号として、画像出力部２３３に対して出力する。
【００３３】
表示装置Ｍｉにおける画像出力部２３３は、次段の表示装置ｉ＋１へ映像信号ｉを出力する（ステップＳ１０５）。
【００３４】
この結果、上から２行目にある表示装置Ｍ４、Ｍ５、Ｍ６は、１行目にある表示装置Ｍ１、Ｍ２、Ｍ３にたいして１フレーム遅れて描画をするため、上下表示装置間の胴切れを無くすことが可能となる。また、表示装置Ｍ６の遅延回路制御部２３２でも１フレーム遅延を行い、表示装置Ｍ４、Ｍ５、Ｍ６、と表示装置Ｍ７、Ｍ８、Ｍ９との間の胴切れを無くすことができる。
【００３５】
以上説明したように、本発明のマルチディスプレイ装置１０は、複数の表示装置Ｍ１〜Ｍ９をデイジーチェーン接続してなるマルチディスプレイ装置であって、前記表示装置Ｍｉは、入力される映像信号ｉ−１を所定期間遅延させるか否かを前記表示装置が配置される位置に応じて選択し、選択結果に基づいて前記入力される映像信号を所定期間遅延させた映像信号ｉを出力信号として次段の表示装置へ出力する画像出力制御部２３を備える。
【００３６】
このマルチディスプレイ装置１０において、前記画像出力制御部２３は、前記入力される映像信号を所定期間遅延させた出力信号を出力する遅延回路２３２ａと、前記入力される映像信号を前記遅延回路へ入力させるか否かを前記選択結果に応じて選択するスイッチ２３２ｂと、を有する。
また、このマルチディスプレイ装置１０において、前記表示装置Ｍｉが配置される位置は、前記複数の表示装置が行数及び列数のマトリクス状に配置される状態を示し、前記表示装置は行数が変化する位置にある場合に、前記入力される映像信号ｉ−１を所定期間遅延させた映像信号ｉを出力信号として次段の表示装置へ出力する。
また、このマルチディスプレイ装置１０において、前記所定期間は、前記入力される映像信号の１フレームに対応する遅延時間である。
【００３７】
これにより、本発明によれば、画像処理部２１は、下段の画像表示部の選択処理を行わず、画像表示部２２が表示パネルに表示するための信号に変換する処理を行うので、少なくとも画像表示部２２各々は、フレームメモリを搭載せず、画像処理部２１が処理した信号の垂直走査の開始時刻を１フレーム遅延させる必要はない。そのため、マルチディスプレイ装置１０として、複数の表示パネルの台数を増やしても、画像表示部２２各々が行う遅延処理と、画像処理部２１が行う下段の画像表示部２２の選択処理とが、画像出力制御部２３によって行われるため、画像処理部２１が行う画像表示部２２への変換後の信号の入力処理の制限が緩和される。よって、表示パネルの段数が増えても（特に３段以上に増えても）、上下二段の表示パネルにおける継ぎ目部分の胴切れの発生を抑制できる。すなわち、本発明によれば、表示パネルの段数が増えたマルチディスプレイ装置及びマルチディスプレイ装置の制御方法において、上下二段の表示パネルにおける継ぎ目部分の胴切れの発生を抑制できる。
【００３８】
なお、図４に示す「次段の表示装置ｉ＋１の配置が下方向か」についての判定は、マルチディスプレイ装置１０を設置したユーザーが意図しての設定が可能であるが、ソフトウェアなどのアプリでマルチディスプレイ装置１０の設定を行っている場合は自動で制御を行ってもよい。
【００３９】
また、フレーム遅延量が異なる表示装置を並べた場合は、水平方向に並べた場合であってもその遅延量に応じて遅延回路２３２ａの制御を行うことによってズレをなくすことが可能となる。例えば、１フレーム以上の遅延差の場合は遅延回路２３２ａにも複数個のフレームメモリを持たせるか、もしくは表示装置を間において１フレームずつ遅延させてもよい。
【００４０】
［第２の実施例］
図５は、音声を出力するマルチディスプレイ装置の構成を示す概略ブロック図である。図５は、複数の表示装置をデイジーチェーン接続したマルチディスプレイ装置１０ａの構成例を示すものである。ここでは、５行×１列＝５台の表示装置Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５を経路Ｒにより接続した例を用いる。表示装置Ｍ１１は１行１列に配置され、表示装置Ｍ１２は２行１列に配置され、表示装置Ｍ１３は３行１列に配置され、表示装置Ｍ１４は４行１列に配置され、表示装置Ｍ１５は５行１列に配置されている。
【００４１】
図５において矢印で示すように、表示装置Ｍ１１〜Ｍ１４については、遅延回路制御部２３２での１フレーム遅延を行う。
これにより、マルチディスプレイ装置１０ａによれば、第１の実施例のマルチディスプレイ装置１０と同様に、１フレーム分のメモリで複数台分の遅延を行うことが可能となる。また、第１の実施例のマルチディスプレイ装置１０と同様に、上から順に遅延させていくため画像がジグザグになることもなく、全体的にスムーズな画像表示が可能となる。すなわち、上下二段の表示パネルにおける継ぎ目部分の胴切れの発生を抑制できる。
【００４２】
また、各表示装置が発生する音声ズレについても、例えば図５に示すように、５行で縦方向に並べた場合、真ん中の３行目の表示装置Ｍ３１の音を鳴らすことによって平均化した遅延量とすることができ、全体としてズレが少なくなるため違和感の無い音声を鳴らすことが可能となる。
【００４３】
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【産業上の利用可能性】
【００４４】
上記各態様のマルチディスプレイ装置によれば、上下二段の表示パネルにおける継ぎ目部分の胴切れの発生を抑制でき、かつ、表示パネルの段数が増えたマルチディスプレイ装置を提供することができる。
【符号の説明】
【００４５】
１０  マルチディスプレイ装置
２１  画像処理部
２２  画像表示部
２３  画像出力制御部
２３１  画像入力部
２３２  遅延回路制御部
２３３  画像出力部
２３２ａ  遅延回路
２３２ｂ  スイッチ
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１１，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５  表示装置
Ｒ  経路
【図１】
2017130353.tif 000003
【図２】
2017130353.tif 000004
【図３】
2017130353.tif 000005
【図４】
2017130353.tif 000006
【図５】
2017130353.tif 000007
【国際調査報告】
2017130353.tif 000008
2017130353.tif 000009
2017130353.tif 000010