(57)【要約】  スイッチング電源装置（１）は、スイッチング回路（１１，１２）と、トランス（Ｔ）と、ＬＬＣ共振回路（１０）と、スイッチング回路（１１，１２）のスイッチング周波数を設定するマイコン（１５）及び周波数調整部（１６）と、電流Ｉｒを検出する電流検出回路（１７）とを備える。マイコン（１５）及び周波数調整部（１６）は、スイッチング周波数を掃引し、スイッチング素子（Ｑ１１，Ｑ１２）のデッドタイムを開始するタイミングと、電流検出回路（１７）が検出する電流Ｉｒと、閾値電流Ｉminとに基づいて、スイッチング周波数を設定する。
2017213029.tif 000002
【特許請求の範囲】
【請求項１】
第１入出力ポート及び第２入出力ポートと、
ハイサイドスイッチ素子及びローサイドスイッチ素子を有し、前記第１入出力ポートに接続される第１スイッチング回路と、
ハイサイドスイッチ素子及びローサイドスイッチ素子を有し、前記第２入出力ポートに接続される第２スイッチング回路と、
磁気結合する第１コイル及び第２コイルを有し、前記第１コイルが前記第１スイッチング回路に接続され、前記第２コイルが前記第２スイッチング回路に接続されたトランスと、
前記第１コイル又は前記第２コイルを含んで構成される共振回路と、
前記第１スイッチング回路及び前記第２スイッチング回路のスイッチング周波数を設定するスイッチング周波数設定部と、
前記第１入出力ポート又は前記第２入出力ポートに入出力される電流を検出する電流検出部と、
を備え、
前記スイッチング周波数設定部は、
スイッチング周波数を掃引し、前記第１スイッチング回路又は前記第２スイッチング回路の前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とのスイッチングのデッドタイムを開始するタイミングと、前記電流検出部の検出結果と、閾値電流値とに基づいて、スイッチング周波数を設定する、
スイッチング電源装置。
【請求項２】
前記スイッチング周波数設定部は、
前記第１スイッチング回路及び前記第２スイッチング回路それぞれの前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子のターンオフのタイミングと、前記電流検出部が検出する電流値が前記閾値電流値を下回るタイミングとが一致する場合にスイッチング周波数を下げ、不一致の場合にスイッチング周波数を上げる、
請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング周波数設定部は、定期的にスイッチング周波数を設定する、
請求項１又は２に記載のスイッチング電源装置。
【請求項４】
前記第１スイッチング回路、又は前記第２スイッチング回路は、
ハーフブリッジ回路又はフルブリッジ回路である、
請求項１から３のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＬＣ共振回路を含むスイッチング電源装置に関する。
【背景技術】
【０００２】
発電機、例えばソーラパネル、で発電された電力を家庭環境で使用する太陽光発電システムでは、パワーコンディショナにより電力制御される。このパワーコンディショナに好適に用いられる電力変換装置として、例えば特許文献１に記載のものがある。特許文献１に記載の電力変換装置は、電流共振コンバータを備えている。そして、スイッチング周波数を変化して最大電力変換効率となるスイッチング周波数を測定することで、電流共振コンバータの共振周波数と一致するスイッチング周波数を検知し、それを設定している。これにより、スイッチングロス及びノイズを低減して高効率化を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２１７１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の電力変換装置では、トランスの漏れインダクタンス、共振コンデンサのキャパシタンスが設計値からずれ、それにより共振周波数が設計値からずれても、最適なスイッチング周波数を設定できる。しかしながら、特許文献１は、電力変換効率が最大化するようにスイッチング周波数を設定しているため、入出力電力の制限が行なわれている場合など、所定の条件を満たす場合でなければ、スイッチング周波数を設定することができない。【０００５】
そこで、本発明の目的は、最適なスイッチング周波数を探索するスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係るスイッチング電源装置は、第１入出力ポート及び第２入出力ポートと、ハイサイドスイッチ素子及びローサイドスイッチ素子を有し、前記第１入出力ポートに接続される第１スイッチング回路と、ハイサイドスイッチ素子及びローサイドスイッチ素子を有し、前記第２入出力ポートに接続される第２スイッチング回路と、磁気結合する第１コイル及び第２コイルを有し、前記第１コイルが前記第１スイッチング回路に接続され、前記第２コイルが前記第２スイッチング回路に接続されたトランスと、前記第１コイル又は前記第２コイルを含んで構成される共振回路と、前記第１スイッチング回路及び前記第２スイッチング回路のスイッチング周波数を設定するスイッチング周波数設定部と、前記第１入出力ポート又は前記第２入出力ポートに入出力される電流を検出する電流検出部と、を備え、前記スイッチング周波数設定部は、スイッチング周波数を掃引し、前記第１スイッチング回路又は前記第２スイッチング回路の前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とのスイッチングのデッドタイムを開始するタイミングと、前記電流検出部の検出結果と、閾値電流値とに基づいて、スイッチング周波数を設定することを特徴とする。【０００７】
この構成では、負荷電流に応じてスイッチング周波数を修正することで、スイッチング損失を低減できる。また、スイッチング電源装置の製造後であっても、最適なスイッチング周波数を探索できるため、量産時の検査工程が減らせる。さらに、経年劣化により共振回路の共振周波数が変動しても、最適なスイッチング周波数を探索できる。【０００８】
前記スイッチング周波数設定部は、前記第１スイッチング回路及び前記第２スイッチング回路それぞれの前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子のターンオフのタイミングと、前記電流検出部が検出する電流値が前記閾値電流値を下回るタイミングとが一致する場合にスイッチング周波数を下げ、不一致の場合にスイッチング周波数を上げる構成でもよい。【０００９】
この構成では、スイッチ素子のデッドタイミングと、電流検出結果を取得できれば、スイッチング周波数を適切に掃引できるため、高速な処理を必要としない。【００１０】
前記スイッチング周波数設定部は、定期的にスイッチング周波数を設定する構成でもよい。【００１１】
この構成では、高い電力変換効率を維持できる。【００１２】
前記第１スイッチング回路、又は前記第２スイッチング回路は、ハーフブリッジ回路又はフルブリッジ回路であってもよい。
【発明の効果】
【００１３】
本発明によれば、負荷電流に応じてスイッチング周波数を修正することで、スイッチング損失を低減できる。また、スイッチング電源装置の製造後であっても、最適なスイッチング周波数を設定できるため、量産時の検査工程が減らせる。さらに、経年劣化により共振回路の共振周波数が変動しても、最適なスイッチング周波数を設定できる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施形態１に係るスイッチング電源装置の回路図である。
【図２】図２は、スイッチング周波数が共振周波数より高い場合の、周波数調整部の各素子の動作波形を示す図である。
【図３】図３は、スイッチング周波数が共振周波数より低い場合の、周波数調整部の各素子の動作波形を示す図である。
【図４】図４は、最適なスイッチング周波数の場合の、周波数調整部の各素子の動作波形を示す図である。
【図５】図５は、別の例のスイッチング電源装置の回路図である。
【図６】図６は、別の例のスイッチング電源装置の回路図である。
【図７】図７は、実施形態２に係るスイッチング電源装置の回路図である。
【図８】図８は、別の例のスイッチング電源装置の回路図である。
【発明を実施するための形態】
【００１５】
（実施形態１）
図１は、実施形態１に係るスイッチング電源装置１の回路図である。
【００１６】
スイッチング電源装置１は電流共振型ＤＣ−ＤＣコンバータであり、例えば太陽光発電システムに用いられる。以下では、電流共振型ＤＣ−ＤＣコンバータは、絶縁型であって、１次側及び２次側それぞれにフルブリッジ回路を有するものとして説明する。
【００１７】
スイッチング電源装置１は、一対の入出力端子ＩＯ１及び入出力端子ＩＯ２と、一対の入出力端子ＩＯ３及び入出力端子ＩＯ４とを備えている。入出力端子ＩＯ１及び入出力端子ＩＯ２は、ソーラパネルで発電された電力を蓄電する蓄電池に接続される。入出力端子ＩＯ３及び入出力端子ＩＯ４は、ソーラパネル及び電力系統に接続される。
【００１８】
一対の入出力端子ＩＯ１及び入出力端子ＩＯ２は、本発明に係る「第１入出力ポート」の一例である。一対の入出力端子ＩＯ３及び入出力端子ＩＯ４は、本発明に係る「第２入出力ポート」の一例である。
【００１９】
スイッチング電源装置１は双方向ＤＣ−ＤＣコンバータであり、入出力端子ＩＯ３，ＩＯ４から入力された直流電圧を所定値に変圧し、入出力端子ＩＯ１，ＩＯ２に接続される蓄電池へ出力し、蓄電池を充電する。また、スイッチング電源装置１は、蓄電池の充電電圧が入出力端子ＩＯ１，ＩＯ２から入力されると、所定値に変圧し、入出力端子ＩＯ３，ＩＯ４に接続される電力系統へ供給する。
【００２０】
入出力端子ＩＯ１，ＩＯ２には、キャパシタＣ１及びスイッチング回路１１が接続されている。スイッチング回路１１は、スイッチング素子Ｑ１１と、スイッチング素子Ｑ１２の直列回路と、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４の直列回路とが並列接続されたフルブリッジ回路である。スイッチング素子Ｑ１１〜Ｑ１４は、例えばＭＯＳ−ＦＥＴであり、そのゲートはドライバ１３に接続されている。
【００２１】
スイッチング回路１１は、本発明に係る「第１スイッチング回路」の一例である。スイッチング素子Ｑ１１及びスイッチング素子Ｑ１３は、本発明に係る「ハイサイドスイッチ素子」の一例である。スイッチング素子Ｑ１２及びスイッチング素子Ｑ１４は、本発明に係る「ローサイドスイッチ素子」の一例である。
【００２２】
スイッチング素子Ｑ１１とスイッチング素子Ｑ１２の接続点は、インダクタＬ１を介してトランスＴの１次巻線Ｎ１に接続されている。１次巻線Ｎ１は、本発明に係る「第１コイル」の一例である。また、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４の接続点は、キャパシタＣ３を介してトランスＴの１次巻線Ｎ１に接続されている。図１に示すインダクタＬｍはトランスＴの励磁インダクタンスである。なお、インダクタＬｍは、外付けの実部品であってもよい。インダクタＬ１、キャパシタＣ３及びインダクタＬｍは、ＬＬＣ共振回路１０を構成している。
【００２３】
なお、インダクタＬ１は外付けの実部品でなく、トランスＴの漏れインダクタンスであってもよい。この場合、部品点数を削減できるため、コストダウン、小型化が可能である。
【００２４】
入出力端子ＩＯ３，ＩＯ４には、キャパシタＣ２及びスイッチング回路１２が接続されている。スイッチング回路１２は、スイッチング素子Ｑ２１と、スイッチング素子Ｑ２２の直列回路と、スイッチング素子Ｑ２３とスイッチング素子Ｑ２４の直列回路とが並列接続されたフルブリッジ回路である。スイッチング素子Ｑ２１〜Ｑ２４は、例えばＭＯＳ−ＦＥＴであり、そのゲートはドライバ１４に接続されている。
【００２５】
スイッチング回路１２は、本発明に係る「第２スイッチング回路」の一例である。スイッチング素子Ｑ２１及びスイッチング素子Ｑ２３は、本発明に係る「ハイサイドスイッチ素子」の一例である。スイッチング素子Ｑ２２及びスイッチング素子Ｑ２４は、本発明に係る「ローサイドスイッチ素子」の一例である。
【００２６】
スイッチング素子Ｑ２１とスイッチング素子Ｑ２２の接続点は、トランスＴの２次巻線Ｎ２に接続されている。また、スイッチング素子Ｑ２３とスイッチング素子Ｑ２４の接続点はトランスＴの２次巻線Ｎ２に接続されている。２次巻線Ｎ２は、本発明に係る「第２コイル」の一例である。
【００２７】
ドライバ１３は、スイッチング素子Ｑ１１〜Ｑ１４のゲートに制御信号を出力し、マイコン１５により設定されるスイッチング周波数で、各スイッチング素子Ｑ１１〜Ｑ１４をスイッチング制御する。具体的には、ドライバ１３は、スイッチング素子Ｑ１１及びスイッチング素子Ｑ１４と、スイッチング素子Ｑ１２及びスイッチング素子Ｑ１３とを、デッドタイムを設けて交互にオンオフする。
【００２８】
ドライバ１４は、スイッチング素子Ｑ２１〜Ｑ２４のゲートに制御信号を出力し、マイコン１５により設定されるスイッチング周波数で、各スイッチング素子Ｑ２１〜Ｑ２４をスイッチング制御する。具体的には、ドライバ１４は、スイッチング素子Ｑ２１及びスイッチング素子Ｑ２４と、スイッチング素子Ｑ２２及びスイッチング素子Ｑ２３とを、デッドタイムを設けて交互にオンオフする。
【００２９】
マイコン１５は、スイッチング回路１１及びスイッチング回路１２を所定のスイッチング周波数でスイッチングするように制御信号を出力する。ドライバ１３とドライバ１４は、その制御信号に基づいて、各スイッチング素子を駆動する。また、マイコン１５は、スイッチング周波数を掃引して、ＬＬＣ共振回路１０の共振周波数に一致するスイッチング周波数を探索する。ＬＬＣ共振回路１０の共振周波数に一致するスイッチング周波数でスイッチング回路１１，１２をスイッチング制御することで、スイッチング電源装置１の電力変換効率は高くなる。マイコン１５は、本発明に係る「スイッチング周波数設定部」の一例である。
【００３０】
マイコン１５は、スイッチング周波数を掃引する際、周波数調整部１６からＨレベルの信号を受信すると、スイッチング周波数を下げ、Ｌレベルの信号を受信すると、スイッチング周波数を上げて、最適なスイッチング周波数を探索する。周波数調整部１６は、本発明に係る「スイッチング周波数設定部」の一例である。
【００３１】
周波数調整部１６は、ワンショットマルチバイブレータ１６Ａと、比較器１６Ｂと、ＡＮＤゲート１６Ｃと、ＡＮＤゲート１６Ｄと、ＮＡＮＤゲート１６Ｅと、ＯＲゲート１６Ｆとを有する。
【００３２】
ワンショットマルチバイブレータ１６Ａは、電流Ｉrの立ち下がりをトリガーとして、一定時間Ｈレベルを出力する。電流Ｉrは、入出力端子ＩＯ１に対して入出力される共振電流である。電流Ｉrが立ち下がるとき、ワンショットマルチバイブレータ１６Ａの出力信号（ａ）はＨレベルである。電流Ｉrは、入出力端子ＩＯ１に接続される電流検出回路１７により検出される。電流検出回路１７は、例えば、カレントトランス又は抵抗等で構成される。電流検出回路１７は、本発明に係る「電流検出部」の一例である。
【００３３】
なお、ワンショットマルチバイブレータ１６Ａは、微分回路等、電流の立下りを検出できるものであれば、適宜変更可能である。
【００３４】
比較器１６Ｂは、電流検出回路１７により検出される電流Ｉrと、閾値電流Ｉminとを比較する。電流Ｉrが閾値電流Ｉminを下回るとき、比較器１６Ｂの出力信号（ｂ）はＨレベルである。電流Ｉrが閾値電流Ｉminを上回るとき、比較器１６Ｂの出力信号はＬレベルである。この閾値電流Ｉminは、例えば、トランスＴの励磁電流の最大値であって、トランスの設計によって適宜設定される。
【００３５】
ＯＲゲート１６Ｆは、スイッチング素子Ｑ１１へのゲート信号と、スイッチング素子Ｑ１２へのゲート信号の論理和を出力する。前記のように、スイッチング素子Ｑ１１及びスイッチング素子Ｑ１４と、スイッチング素子Ｑ１２及びスイッチング素子Ｑ１３とは、デッドタイムを挟んで交互にオンオフされる。つまり、ＯＲゲート１６Ｆの出力信号（ｆ）は、デッドタイムでＬレベル、それ以外はＨレベルとなる。
【００３６】
なお、ＯＲゲート１６Ｆは、スイッチング素子Ｑ１３へのゲート信号と、スイッチング素子Ｑ１４へのゲート信号の論理和を出力する構成であってもよい。
【００３７】
ＡＮＤゲート１６Ｃは、ワンショットマルチバイブレータ１６Ａの出力と、ＯＲゲート１６Ｆの出力との論理積を出力する。電流Ｉrが立ち下がり、かつ、スイッチング素子Ｑ１１又はスイッチング素子Ｑ１２の一方がオンである場合、ＡＮＤゲート１６Ｃの出力信号（ｃ）はＨレベルである。
【００３８】
ＡＮＤゲート１６Ｄは、比較器１６Ｂの出力信号（ｂ）と、ＡＮＤゲート１６Ｃの出力信号（ｃ）との論理積を出力する。スイッチング素子Ｑ１１又はスイッチング素子Ｑ１２の一方がオンのときに電流Ｉrが立ち下がり、かつ、電流Ｉrが閾値電流Ｉminを下回る場合、ＡＮＤゲート１６Ｄの出力信号（ｄ）はＨレベルである。
【００３９】
ＮＡＮＤゲート１６Ｅは、ＡＮＤゲート１６Ｄの出力信号（ｄ）と、ＯＲゲート１６Ｆの出力信号（ｆ）との否定論理積を出力する。ＮＡＮＤゲート１６Ｅは、スイッチング素子Ｑ１１又はスイッチング素子Ｑ１２がオン、電流Ｉrが立ち下がり、かつ、電流Ｉrが閾値電流Ｉminを下回る場合、ＮＡＮＤゲート１６Ｅの出力信号（ｅ）はＬレベルである。
【００４０】
以下に、ＬＬＣ共振回路１０の共振周波数と一致する最適なスイッチング周波数で、スイッチング回路１１及びスイッチング回路１２をスイッチング制御する場合について説明する。スイッチング回路１１及びスイッチング回路１２を、スイッチング損失が少ないＺＶＳ方式で制御を行うことが好ましい。
【００４１】
例えば、スイッチング素子Ｑ１１，Ｑ１４がオンのとき、入出力端子ＩＯ１からスイッチング回路１１側に向かって共振電流が流れる。このときの電流方向を正方向とする。この状態で、共振電流が閾値電流Ｉminを下回ってから、スイッチング素子Ｑ１１，Ｑ１４をターンオフする。その直後のデッドタイムでは、スイッチング素子Ｑ１２、Ｑ１３のボディダイオードを通して電流が還流する。還流期間に、スイッチング素子Ｑ１２，Ｑ１３にターンオンすると、ＺＶＳターンオンが行われ、スイッチング素子Ｑ１２，Ｑ１３に共振電流が流れ始める。
【００４２】
このように、最適なスイッチング周波数であり、スイッチング損失を抑えてスイッチング回路１１及びスイッチング回路１２をスイッチング制御する場合、共振の途中でスイッチング素子をターンオフさせないことが好ましい。
【００４３】
図２は、スイッチング周波数が共振周波数より高い場合の、周波数調整部１６の各素子の動作波形を示す図である。
【００４４】
この例では、電流Ｉｒが閾値電流Ｉminを下回る期間に、スイッチング素子Ｑ１１，Ｑ１２がターンオフされていない。すなわち、共振の途中でスイッチング素子Ｑ１１，Ｑ１２がターンオフされている。したがって、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数は、最適なスイッチング周波数よりも高い。
【００４５】
このとき、周波数調整部１６の出力信号（ＮＡＮＤゲート１６Ｅの出力信号（ｅ））は、常時Ｈレベルである。マイコン１５は、周波数調整部１６からの出力信号がＨレベルを受信する場合、掃引するスイッチング周波数を下げる。
【００４６】
図３は、スイッチング周波数が共振周波数より低い場合の、周波数調整部１６の各素子の動作波形を示す図である。
【００４７】
この例では、電流Ｉｒが閾値電流Ｉminを下回る期間に、スイッチング素子Ｑ１１，Ｑ１２がターンオフされている。しかしながら、還流電流が流れる期間（電流Ｉｒの値がほぼフラットとなる期間）が長く、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数は、最適なスイッチング周波数よりも低い。
【００４８】
この状態では、周波数調整部１６の出力信号（ｅ）がＬレベルとなる時間が長い。マイコン１５がそのＬレベルの信号を受信する期間が長い場合（又は、Ｌレベルになる毎に）、マイコン１５は、掃引するスイッチング周波数を上げる。
【００４９】
このように、マイコン１５は、ＯＲゲート１６Ｆの出力信号（ｆ）に応じて、スイッチング周波数を上下させて、掃引するスイッチング周波数を、最適なスイッチング周波数に近づける。
【００５０】
図４は、最適なスイッチング周波数の場合の、周波数調整部１６の各素子の動作波形を示す図である。
【００５１】
この例では、電流Ｉｒが閾値電流Ｉminを下回る期間に、スイッチング素子Ｑ１１，Ｑ１２がターンオフされている。そして、スイッチング素子Ｑ１１，Ｑ１２は、共振周期の途中でターンオフされていない。したがって、この場合、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数は、最適なスイッチング周波数である。つまり、周波数調整部１６の出力信号（ｅ）がＬレベルとなる期間を最適化するように周波数を掃引することで、最適なスイッチング周波数を探索することができる。
【００５２】
以上のように、スイッチング電源装置１は、電流Ｉｒに応じてスイッチング周波数を修正することで、スイッチング損失を低減できる。この探索は、論理回路を用いて行えるため、高速な処理を行うマイコン等を必要としない。これにより、コストダウンが図れる。また、スイッチング電源装置１の製造後であっても、最適なスイッチング周波数を探索できるため、量産時の検査工程が減らせる。さらに、経年劣化してＬＬＣ共振回路１０の共振周波数が変動しても、最適なスイッチング周波数を探索できる。
【００５３】
この最適なスイッチング周波数の探索は、定期的に行うことが好ましい。そうすることで、スイッチング電源装置１は、高い電力変換効率を維持できる。
【００５４】
なお、本実施形態では、トランスＴの１次側にＬＬＣ共振回路１０を設けた例を示しているが、２次側にＬＬＣ共振回路１０を設けてもよい。この場合であっても、各スイッチング素子のスイッチング制御は同じである。
【００５５】
本実施形態では、スイッチング回路１１及びスイッチング回路１２はフルブリッジ回路として説明したが、これに限定されない。
【００５６】
図５は、別の例のスイッチング電源装置１Ａの回路図である。この例では、入出力端子ＩＯ１，ＩＯ２に接続されるスイッチング回路１１Ａと、入出力端子ＩＯ３，ＩＯ４に接続されるスイッチング回路１２Ａは、それぞれハーフブリッジ回路である。
【００５７】
スイッチング回路１１Ａは、スイッチング素子Ｑ１１と、スイッチング素子Ｑ１２の直列回路と、キャパシタＣ４１とキャパシタＣ４２の直列回路とが並列接続されたハーフブリッジ回路である。
【００５８】
スイッチング回路１２Ａは、スイッチング素子Ｑ２３と、スイッチング素子Ｑ２４の直列回路と、キャパシタＣ５１とキャパシタＣ５２の直列回路とが並列接続されたハーフブリッジ回路である。
【００５９】
図６は、別の例のスイッチング電源装置１Ｂの回路図である。この例では、入出力端子ＩＯ１，ＩＯ２には、ハーフブリッジ回路であるスイッチング回路１１Ａが接続され、入出力端子ＩＯ３，ＩＯ４には、フルブリッジ回路であるスイッチング回路１２が接続される。
【００６０】
スイッチング電源装置１Ａ，１Ｂの回路構成であっても、最適なスイッチング周波数を探索することができる。
【００６１】
なお、電流検出回路１７は、入出力端子ＩＯ３側に設けられてもよい。この場合、周波数調整部１６のＯＲゲート１６Ｆは、スイッチング素子Ｑ２１（又はスイッチング素子Ｑ２３）へのゲート信号と、スイッチング素子Ｑ２２（又はスイッチング素子Ｑ２４）へのゲート信号の論理和を出力するように構成される。さらに、電流検出回路１７は、入出力端子ＩＯ２，ＩＯ４側に設けられてもよい。
【００６２】
（実施形態２）
実施形態１に係るスイッチング電源装置は、双方向の電流共振型ＤＣ−ＤＣコンバータであるのに対し、実施形態２に係るスイッチング電源装置は、単方向の電流共振型ＤＣ−ＤＣコンバータである点で、実施形態１と相違する。以下、実施形態１との相違点についてのみ説明する。
【００６３】
図７は、実施形態２に係るスイッチング電源装置２の回路図である。
【００６４】
スイッチング電源装置２は、１次巻線Ｎ１と２次巻線Ｎ３を含むトランスＴ１を有する。１次巻線Ｎ１は、スイッチング回路１１に接続される。２次巻線Ｎ３の第１端はダイオードＤ１を介して入出力端子ＩＯ３に接続される。また、２次巻線Ｎ３の第２端はダイオードＤ２を介して入出力端子ＩＯ３に接続される。２次巻線Ｎ３は中間タップを有し、その中間タップは入出力端子ＩＯ４に接続される。
【００６５】
スイッチング電源装置２が備える周波数調整部１６の構成及び動作は、実施形態１と同じである。
【００６６】
図８は、別の例のスイッチング電源装置２Ａの回路図である。この例では、入出力端子ＩＯ１，ＩＯ２に接続されるスイッチング回路１１Ｂは、ハーフブリッジ回路である。
【００６７】
スイッチング回路１１Ｂは、キャパシタＣ４３とキャパシタＣ４４の直列回路と、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４の直列回路とが並列接続されたハーフブリッジ回路である。
【００６８】
このスイッチング電源装置２，２Ａの構成であっても、電流Ｉｒに応じてスイッチング周波数を修正することで、スイッチング損失を低減できる。この探索は、論理回路を用いて行えるため、高速な処理を行うマイコン等を必要としない。これにより、コストダウンが図れる。また、スイッチング電源装置２，２Ａの製造後であっても、最適なスイッチング周波数を探索できるため、量産時の検査工程が減らせる。さらに、経年劣化してＬＬＣ共振回路１０の共振周波数が変動しても、最適なスイッチング周波数を探索できる。
【符号の説明】
【００６９】
Ｃ１，Ｃ２，Ｃ３…キャパシタ
Ｃ４１，Ｃ４２，Ｃ４３，Ｃ４４…キャパシタ
Ｃ５１，Ｃ５２…キャパシタ
Ｄ１，Ｄ２…ダイオード
ＩＯ１，ＩＯ２…入出力端子（第１入出力ポート）
ＩＯ３，ＩＯ４…入出力端子（第２入出力ポート）
Ｌ１，Ｌｍ…インダクタ
Ｎ１…１次巻線（第１コイル）
Ｎ２，Ｎ３…２次巻線（第２コイル）
Ｑ１１，Ｑ１４…スイッチング素子（ハイサイドスイッチ素子）
Ｑ１２，Ｑ１３…スイッチング素子（ローサイドスイッチ素子）
Ｑ２１，Ｑ２３…スイッチング素子（ハイサイドスイッチ素子）
Ｑ２２，Ｑ２４…スイッチング素子（ローサイドスイッチ素子）
Ｔ，Ｔ１…トランス
１，１Ａ，１Ｂ，２，２Ａ…スイッチング電源装置
１０…ＬＬＣ共振回路
１１，１１Ａ，１１Ｂ…スイッチング回路（第１スイッチング回路）
１２，１２Ａ…スイッチング回路（第２スイッチング回路）
１３，１４…ドライバ
１５…マイコン（スイッチング周波数設定部）
１６…周波数調整部（スイッチング周波数設定部）
１６Ａ…ワンショットマルチバイブレータ
１６Ｂ…比較器
１６Ｃ…ＡＮＤゲート
１６Ｄ…ＡＮＤゲート
１６Ｅ…ＮＡＮＤゲート
１６Ｆ…ＯＲゲート
１７…電流検出回路（電流検出部）
【図１】
2017213029.tif 000003
【図２】
2017213029.tif 000004
【図３】
2017213029.tif 000005
【図４】
2017213029.tif 000006
【図５】
2017213029.tif 000007
【図６】
2017213029.tif 000008
【図７】
2017213029.tif 000009
【図８】
2017213029.tif 000010
【手続補正書】
【提出日】平成30年6月27日(2018.6.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
比較器１６Ｂは、電流検出回路１７により検出される電流Ｉrと、閾値電流Ｉminとを比較する。電流Ｉrが閾値電流Ｉminを下回るとき、比較器１６Ｂの出力信号（ｂ）はＨレベルである。電流Ｉrが閾値電流Ｉminを上回るとき、比較器１６Ｂの出力信号（ｂ）はＬレベルである。この閾値電流Ｉminは、例えば、トランスＴの励磁電流の最大値であって、トランスの設計によって適宜設定される。
【国際調査報告】
2017213029.tif 000011
2017213029.tif 000012