(57)【要約】  電力変換装置は、直列接続された第１半導体スイッチ（Ｑ１）および第２半導体スイッチ（Ｑ２）をスイッチング制御して、入力される直流電圧を交流電圧に変換する電力変換部を有する。スイッチング調整回路（１Ａ）には、第１半導体スイッチ（Ｑ１）の出力容量を増加させる第１容量追加回路を含む。第１容量追加回路は、直列接続された第１容量性素子（Ｃ１２）と第１切替部（Ｑ１１）とを有し、第１半導体スイッチ（Ｑ１）に並列接続される。第１駆動制御回路に相当するマイコン（１１）は第１容量追加回路を駆動制御する。第１駆動制御回路は、第１半導体スイッチ（Ｑ１）のターンオフ時に第１切替部（Ｑ１１）をオンにすることにより、第１半導体スイッチ（Ｑ１）の出力容量を増加させ、且つ第１半導体スイッチ（Ｑ１）のターンオフから所定時間後に、第１切替部（Ｑ１１）をオフにする。
2017094488.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された第１半導体スイッチおよび第２半導体スイッチをスイッチング制御して、入力される直流電圧を交流電圧に変換する電力変換部を有する電力変換装置において、
前記第１半導体スイッチの出力容量を増加させる第１容量追加回路と、
前記第１容量追加回路を駆動制御する第１駆動制御回路と、
を備え、
前記第１容量追加回路は、直列接続された第１容量性素子と第１切替部とを有し、前記第１半導体スイッチに並列接続され、
前記第１駆動制御回路は、前記第１半導体スイッチのターンオフ時に前記第１切替部をオンにすることにより、前記第１半導体スイッチの前記出力容量を増加させ、且つ前記第１半導体スイッチのターンオフから所定時間後に、前記第１切替部をオフにする、
電力変換装置。
【請求項２】
前記第１駆動制御回路は、前記第１半導体スイッチのオン中に前記第１切替部をオンにする、請求項１に記載の電力変換装置。
【請求項３】
前記第１駆動制御回路は、前記第１半導体スイッチのオン中に前記第１切替部をオフ状態にし、前記第１半導体スイッチのターンオフ時に前記第１切替部をオンにした後、前記所定時間後に前記第１切替部を再度オフにする、
請求項１に記載の電力変換装置。
【請求項４】
前記第１駆動制御回路は、前記第１半導体スイッチの一のスイッチング周期内に、前記第１切替部を複数回オンオフさせる、
請求項３に記載の電力変換装置。
【請求項５】
前記第１容量性素子を含み、前記第１切替部のオフ時に電流が流れる共振回路、を備える、請求項１から４のいずれかに記載の電力変換装置。
【請求項６】
前記共振回路は、前記第１容量性素子と共振する共振用インダクタを有し、
前記共振用インダクタ、第１ダイオードおよび付加容量性素子の順に直列接続され、前記第１容量追加回路に並列接続された直列回路と、
前記第１容量性素子と前記第１切替部との接続点と、前記第１ダイオードと前記付加容量性素子との接続点との間に接続された第２ダイオードと、
をさらに備え、
前記付加容量性素子は前記第１容量性素子よりも容量が小さく、
前記第１ダイオードは、前記共振回路に共振電流が流れる方向に接続されていて、
前記第２ダイオードは、前記第１容量性素子を介して充電電流が流れる方向に接続されている、
請求項５に記載の電力変換装置。
【請求項７】
前記第１容量性素子は寄生容量を有する第４半導体スイッチであり、前記付加容量性素子は寄生容量を有する第５半導体スイッチである、
請求項６に記載の電力変換装置。
【請求項８】
少なくとも前記第４半導体スイッチ、前記第５半導体スイッチ、前記第１ダイオード，および前記第２ダイオードは単一の集積回路で構成されている、
請求項７に記載の電力変換装置。
【請求項９】
前記電力変換部の出力電流である負荷電流の大きさを検出する電流検出部と、
前記負荷電流の大きさに応じて、前記第１半導体スイッチと前記第２半導体スイッチが共にオフである期間の長さを調整するデッドタイム調整回路を更に備える、請求項１から８のいずれかに記載の電力変換装置。
【請求項１０】
前記デッドタイム調整回路は、前記負荷電流の大きさに応じて、前記第１切替部のオン時間の長さを調整することを特徴とする請求項９に記載の電力変換装置。
【請求項１１】
前記電力変換部の出力電流である負荷電流の大きさを検出する電流検出部と、
前記負荷電流の大きさが閾値を下回った場合、前記第１容量性素子への通電経路を遮断する遮断部と、
を備える請求項１から８のいずれかに記載の電力変換装置。
【請求項１２】
前記第１半導体スイッチおよび前記第２半導体スイッチは窒化ガリウム半導体素子であり、
前記第１切替部はシリコン半導体素子である、
請求項１から１１のいずれかに記載の電力変換装置。
【請求項１３】
前記第２半導体スイッチの出力容量を増加させる第２容量追加回路と、
前記第２容量追加回路を駆動制御する第２駆動制御回路と、
を更に備え、
前記第２容量追加回路は、直列接続された第２容量性素子と第２切替部とを有し、前記第２半導体スイッチに並列接続され、
前記第２駆動制御回路は、前記第２半導体スイッチのターンオフ時に前記第２切替部をオンにすることにより、前記第２半導体スイッチの前記出力容量を増加させ、且つ前記第２半導体スイッチのターンオフから所定時間後に、前記第２切替部をオフにする、
請求項１から１２のいずれかに記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列接続された半導体スイッチを備えた電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置において、スイッチ素子をオンオフする際、その切替時の急峻な電流変化、電圧変化によるノイズが発生することがある。このノイズは装置内の他の制御回路に悪影響を与えるおそれがある。特許文献１には、このノイズレベルを低減する方法が記載されている。特許文献１に記載の方法は、スイッチ素子をスイッチング制御する際に、スイッチ素子へ印加するＰＷＭ信号の立上りエッジを正弦波状に波形整形している。そして、負荷に流れる電流波形の立上りの傾きを緩やかに変化させ、電流変化を緩慢にすることで、急峻な電流変化および電圧変化によるノイズが発生しないようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１３９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、例えばＳｉＣ（炭化ケイ素）またはＧａＮ（窒化ガリウム）等の化合物半導体を使ったスイッチ素子が実用的になっており、電力変換装置を高周波化することにより受動部品が小型化できることで、装置の小型化が図られる土壌が出来つつある。しかしながら、特許文献１では、ＰＷＭ信号の立上りエッジを正弦波状に波形整形しているため、スイッチ素子のデッドタイムが長くなり、その結果、スイッチング周波数が低くなってしまう。すなわち、特許文献１では、スイッチング周波数を高周波化することが困難である。【０００５】
そこで、本発明の目的は、高周波化を妨げることなく、スイッチング時に生じるノイズを抑制する電力変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
（１）本発明に係る電力変換装置は、
直列接続された第１半導体スイッチおよび第２半導体スイッチをスイッチング制御して、入力される直流電圧を交流電圧に変換する電力変換部を有する電力変換装置において、
前記第１半導体スイッチの出力容量を増加させる第１容量追加回路と、
前記第１容量追加回路を駆動制御する第１駆動制御回路と、
を備え、
前記第１容量追加回路は、直列接続された第１容量性素子と第１切替部とを有し、前記第１半導体スイッチに並列接続され、
前記第１駆動制御回路は、前記第１半導体スイッチのターンオフ時に前記第１切替部をオンにすることにより、前記第１半導体スイッチの前記出力容量を増加させ、且つ前記第１半導体スイッチのターンオフから所定時間後に、前記第１切替部をオフにする。【０００７】
この構成では、第１半導体スイッチがターンオフ時から所定時間が経過するまでの間に第１切替部がオンになるので、この期間は第１半導体スイッチの端子間容量に第１容量性素子が並列接続された構成となる。これにより、上記所定時間に第１半導体スイッチの端子間容量は見かけ上大きくなる。第１半導体スイッチがターンオフされると、端子間電圧は上昇するが、上述の通り所定時間後は、第１半導体スイッチの端子間容量は見かけ上大きいため、端子間電圧の上昇は緩やかになる。端子間電圧の上昇が緩やかとなることで、第１半導体スイッチのターンオフ時に生じるオーバーシュートをなくすことができる。その結果、オーバーシュートによるノイズの発生を抑制できる。【０００８】
（２）前記第１駆動制御回路は、前記第１半導体スイッチのオン中に前記第１切替部をオンにする構成であることが好ましい。この構成により、第１半導体スイッチがオンの間、第１切替部もオンにしておき、第１切替部のターンオフのタイミングを少し遅らせるだけで、第１半導体スイッチのターンオフ時に第１切替部がオンである状態を容易に構成できる。すなわち、第１半導体スイッチがターンオフすると同時に第１切替部をターンオンさせる、という制御を行う場合に比べて、制御が簡単となる。【０００９】
（３）前記第１駆動制御回路は、例えば、前記第１半導体スイッチのオン中に前記第１切替部をオフ状態にし、前記第１半導体スイッチのターンオフ時に前記第１切替部をオンにした後、前記所定時間後に前記第１切替部を再度オフにする。この構成では、第１半導体スイッチがターンオフ時の端子間電圧の上昇を二段階で緩やかにできる。【００１０】
（４）前記第１駆動制御回路は、例えば、前記第１半導体スイッチの一のスイッチング周期内に、前記第１切替部を複数回オンオフさせる。この構成では、第１半導体スイッチがターンオフ時の端子間電圧の上昇を多段階で緩やかにできる。【００１１】
（５）前記第１容量性素子を含み、前記第１切替部のオフ時に電流が流れる共振回路、を備えることが好ましい。この構成では、特定の高周波のノイズを低減できる。【００１２】
（６）前記共振回路を備える場合、前記共振回路は、前記第１容量性素子と共振する共振用インダクタを有し、
前記共振用インダクタ、第１ダイオードおよび付加容量性素子の順に直列接続され、前記第１容量追加回路に並列接続された直列回路と、
前記第１容量性素子と前記第１切替部との接続点と、前記第１ダイオードと前記付加容量性素子との接続点との間に接続された第２ダイオードと、
をさらに備え、
前記付加容量性素子は前記第１容量性素子よりも容量が小さく、
前記第１ダイオードは、前記共振回路に共振電流が流れる方向に接続されていて、
前記第２ダイオードは、前記第１容量性素子を介して充電電流が流れる方向に接続されていることが好ましい。【００１３】
上記構成により、特定の高周波のノイズを効果的に低減できる。【００１４】
（７）前記第１容量性素子は寄生容量を有する第４半導体スイッチであり、前記付加容量性素子は寄生容量を有する第５半導体スイッチであってもよい。この構成では、第４半導体スイッチおよび第５半導体スイッチを半導体基板に作りこむことができるため、コンデンサ等のチップ部品を不要とすることができる。【００１５】
（８）少なくとも前記第４半導体スイッチ、前記第５半導体スイッチ、前記第１ダイオードおよび前記第２ダイオードは単一の集積回路で構成されていてもよい。この構成では、各半導体スイッチを半導体基板に作りこむことができるため、コンデンサ等のチップ部品を不要とすることができる。【００１６】
（９）前記電力変換部の出力電流である負荷電流の大きさを検出する電流検出部と、前記負荷電流の大きさに応じて、前記第１半導体スイッチと前記第２半導体スイッチが共にオフである期間の長さを調整するデッドタイム調整回路を更に備えていてもよい。この構成により、負荷の軽重に関わらず、高効率で駆動させることができる。【００１７】
（１０）前記デッドタイム調整回路は、前記負荷電流の大きさに応じて、前記第１切替部のオン時間の長さを調整するように構成してもよい。これにより、負荷の軽重に関わらず、さらに最適効率で駆動させることができる。【００１８】
（１１）前記電力変換部の出力電流である負荷電流の大きさを検出する電流検出部と、前記負荷電流の大きさが閾値を下回った場合、前記第１容量性素子への通電経路を遮断する遮断部と、を備えてもよい。この構成では、軽負荷時に第１容量追加回路の動作を停止させることで、電力変換装置全体の軽負荷時における効率向上ができる。【００１９】
（１２）典型的には、前記第１半導体スイッチおよび前記第２半導体スイッチは窒化ガリウム半導体素子であり、前記第１切替部はシリコン半導体素子である。この構成では、窒化ガリウム半導体素子の高速応答性を利用して、スイッチング周波数を高周波数化することにより、受動部品を小型化できる。また、高速応答性の要求されない第１切替部をシリコン半導体素子で構成することにより、低コスト化できる。【００２０】
（１３）また、前記第２半導体スイッチの出力容量を増加させる第２容量追加回路と、前記第２容量追加回路を駆動制御する第２駆動制御回路と、を更に備え、
前記第２容量追加回路は、直列接続された第２容量性素子と第２切替部とを有し、前記第２半導体スイッチに並列接続され、
前記第２駆動制御回路は、前記第２半導体スイッチのターンオフ時に前記第２切替部をオンにすることにより、前記第２半導体スイッチの前記出力容量を増加させ、且つ前記第２半導体スイッチのターンオフから所定時間後に、前記第２切替部をオフにする、
構成でもよい。【００２１】
この構成では、第２半導体スイッチのスイッチング時のノイズを低減できる。
【発明の効果】
【００２２】
本発明によれば、高周波化を妨げることなく、スイッチング時に生じるノイズを抑制できる。
【図面の簡単な説明】
【００２３】
【図１】図１は、第１の実施形態に係る電力変換装置１０１の回路図である。
【図２】図２は、スイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの構成を示す回路図である。
【図３】図３は、スイッチ素子Ｑ１，Ｑ１１の切替時刻と、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１の変位、およびスイッチ素子Ｑ２，Ｑ２１の切替時刻と、スイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２の変位を示す波形図である。
【図４】図４は、スイッチ素子Ｑ１，Ｑ２，Ｑ１１，Ｑ２１の切替時刻と、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１およびスイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２の変位を示す波形図である。
【図５】図５は第３の実施形態に係るスイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの構成を示す回路図である。
【図６】図６は、スイッチ素子Ｑ１，Ｑ１１およびＱ２，Ｑ２１の切替時刻と、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１およびスイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２の変位を示す波形図である。
【図７】図７は第４の実施形態に係るスイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの構成を示す回路図である。
【図８】図８は第５の実施形態に係るスイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの構成を示す回路図である。
【図９】図９は第６の実施形態に係る電力変換装置１０１の回路図である。
【図１０】図１０は、第６の実施形態に係る電力変換装置の各部の状態および電圧の変化を示す波形図である。
【図１１】図１１は第７の実施形態に係る電力変換装置の負荷電流の波形図である。
【発明を実施するための形態】
【００２４】
《第１の実施形態》
図１は、第１の実施形態に係る電力変換装置１０１の回路図である。
【００２５】
電力変換装置１０１は、直流電圧を入力する入力部ＩＮ１，ＩＮ２と、負荷が接続される出力部ＯＵＴ１，ＯＵＴ２とを備えている。電力変換装置１０１は、入力部ＩＮ１，ＩＮ２から入力される直流電圧を変圧し、出力部ＯＵＴ１，ＯＵＴ２から出力するＤＣ−ＤＣコンバータである。なお、本実施形態においては、ＬＬＣ共振コンバータを採用している。
【００２６】
入力部ＩＮ１，ＩＮ２にはスイッチング回路が接続されている。スイッチング回路は、スイッチ素子Ｑ１，Ｑ２の直列回路と，スイッチ素子Ｑ３，Ｑ４の直列回路とが並列接続されてなるフルブリッジ構成である。スイッチ素子Ｑ１，Ｑ３はハイサイドスイッチ素子であり、スイッチ素子Ｑ２，Ｑ４はローサイドスイッチ素子である。
【００２７】
本実施形態において、スイッチ素子Ｑ１，Ｑ２のうち、一方が本発明に係る「第１半導体スイッチ」に相当し、他方が本発明に係る「第２半導体スイッチ」に相当する。同様に、スイッチ素子Ｑ３，Ｑ４のうち、一方が本発明に係る「第１半導体スイッチ」に相当し、他方が本発明に係る「第２半導体スイッチ」に相当する。また、スイッチング回路は、本発明に係る「電力変換部」に相当する。
【００２８】
スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、スイッチング周波数の高周波化により受動部品の小型化を実現できるＧａＮ（窒化ガリウム）−ＦＥＴであり、それぞれダイオードＤ１，Ｄ２，Ｄ３，Ｄ４が並列に接続されている。ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４は、その順方向がスイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のソースからドレイン方向となるように接続されている。スイッチ素子Ｑ１〜Ｑ４のドレインは、本発明に係る「入力側端子」に相当し、ソースは本発明に係る「出力側端子」に相当する。
【００２９】
なお、スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４はＳｉＣ（シリコンカーバイト）−ＦＥＴまたはＳｉ−ＦＥＴであってもよい。この場合、各スイッチ素子にはボディダイオードが形成されるため、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４は不要である。
【００３０】
スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のうち、ハイサイドスイッチ素子となるＱ１，Ｑ３には、それぞれスイッチング調整回路１Ａ，１Ｃが並列に接続され、ローサイドスイッチ素子であるＱ２，Ｑ４には、それぞれスイッチング調整回路１Ｂ，１Ｄが接続されている。スイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄは、スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオーバーシュート、アンダーシュートによるノイズを抑制するための回路である。スイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄについては後述する。
【００３１】
スイッチ素子Ｑ１，Ｑ２の接続点は、コンデンサＣｒ、インダクタＬｒを介して、トランスＴの１次巻線ｎ１の一端に接続されている。スイッチ素子Ｑ３，Ｑ４の接続点は、トランスＴの１次巻線ｎ１の他端に接続されている。共振用コンデンサＣｒ、共振用インダクタＬｒおよびトランスＴの１次巻線ｎ１は、共振回路を構成している。
【００３２】
トランスＴの２次巻線ｎ２は、ダイオードブリッジＤＢおよび平滑コンデンサＣｏからなる整流平滑回路を介して、出力部ＯＵＴ１，ＯＵＴ２に接続されている。整流平滑回路は交流電圧を直流電圧にして、その直流電圧を出力部ＯＵＴ１，ＯＵＴ２から出力する。
【００３３】
入力部ＩＮ１とスイッチング回路との間には、電流検出用抵抗Ｒｉが設けられている。電流検出用抵抗Ｒｉには電流検出部１３が接続されている。電流検出部１３は、スイッチング回路へ流れる電流を、電流検出用抵抗Ｒｉの両端電圧から検出する。また、出力部ＯＵＴ１とダイオードブリッジＤＢとの間には、電流検出用抵抗Ｒｏが設けられている。電流検出用抵抗Ｒｏには電流検出部１４が接続されている。電流検出部１４は、負荷に流れる電流を、電流検出用抵抗Ｒｏの両端電圧から検出する。
【００３４】
マイコン１１は電流検出部１３，１４による検出値を読み取る。マイコン１１は、電流検出部１３，１４の検出値から負荷の軽重を判定し、それに応じてドライバ１２へ駆動信号を出力する。ドライバ１２は、その駆動信号に基づいてＰＷＭ信号を生成し、スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれのゲートへＰＷＭ信号を出力する。
【００３５】
以下、スイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄについて説明する。
【００３６】
図２は、スイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの構成を示す回路図である。スイッチング調整回路１Ａは、キャパシタＣ１２およびスイッチ素子Ｑ１１の直列回路である。スイッチ素子Ｑ１１はＳｉ−ＦＥＴであり、ダイオードＤ１１はスイッチ素子Ｑ１１のボディダイオードである。スイッチング調整回路１Ａはスイッチ素子Ｑ１に並列に接続されている。
【００３７】
スイッチング調整回路１Ｂ，１Ｃ，１Ｄの構成もスイッチング調整回路１Ａと同様である。すなわち、スイッチング調整回路１Ｂは、キャパシタＣ２２およびスイッチ素子Ｑ２１の直列回路であり、スイッチング調整回路１Ｃは、キャパシタＣ３２およびスイッチ素子Ｑ３１の直列回路であり、スイッチング調整回路１Ｄは、キャパシタＣ４２およびスイッチ素子Ｑ４１の直列回路である。
【００３８】
本実施形態において、マイコン１１は本発明に係る「第１駆動制御回路」に相当する。スイッチング調整回路１Ａが有するキャパシタＣ１２およびスイッチ素子Ｑ１１の直列回路は、本発明に係る「第１容量追加回路」に相当する。また、スイッチング調整回路１ＡのキャパシタＣ１２は、本発明に係る「第１容量性素子」に相当し、スイッチ素子Ｑ１１は、本発明に係る「第１切替部」および「第３半導体スイッチ」に相当する。
【００３９】
また、本実施形態において、マイコン１１は本発明に係る「第２駆動制御回路」に相当する。スイッチング調整回路１Ｂが有するキャパシタＣ２２およびスイッチ素子Ｑ２１の直列回路は、本発明に係る「第２容量追加回路」に相当する。また、スイッチング調整回路１ＢのキャパシタＣ２２は、本発明に係る「第２容量性素子」に相当し、スイッチ素子Ｑ２１は、本発明に係る「第２切替部」に相当する。
【００４０】
図３は、スイッチ素子Ｑ１，Ｑ１１の切替タイミングと、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１の変位、およびスイッチ素子Ｑ２，Ｑ２１の切替タイミングと、スイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２の変位を示す波形図である。なお、スイッチ素子Ｑ１のスイッチング周波数の半周期分の波形を時刻（I）〜（VIII）として図示している。
【００４１】
スイッチ素子Ｑ１がオンの間は、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１はほぼ０である。このとき、スイッチ素子Ｑ１１もオン状態であるが、スイッチ素子Ｑ１がオンであるため、スイッチ素子Ｑ１１側には電流が殆ど流れない。
【００４２】
時刻（I）で、スイッチ素子Ｑ１がターンオフされた時、スイッチ素子Ｑ１１はまだオン状態である。そのため、スイッチ素子Ｑ１のドレイン・ソース間にキャパシタＣ１２が並列接続された形となり、見かけ上スイッチ素子Ｑ１の出力容量が増加するため、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は緩やかに上昇する。
【００４３】
スイッチ素子Ｑ１がターンオフしてから一定時間経過後に、スイッチ素子Ｑ１１をターンオフさせると（時刻（II））、キャパシタＣ１２が切り離されて、見かけ上スイッチ素子Ｑ１の出力容量Ｃo1は小さくなるため、電圧ＶＤＳは急激に増大する。
【００４４】
スイッチ素子Ｑ１１がターンオフしてからさらに一定時間経過後、（時刻（III））、ハイサイドスイッチに相当するスイッチ素子Ｑ１に対して、ローサイドスイッチに相当するスイッチ素子Ｑ２のドレイン・ソース間に接続された、キャパシタＣ２２およびスイッチ素子Ｑ２１の直列回路からなるスイッチング調整回路１Ｂのうち、スイッチ素子Ｑ２１がターンオンされる。
【００４５】
時刻（III）でスイッチ素子Ｑ２１がターンオンされると、スイッチ素子Ｑ２が時刻（I）〜（VIII）で示された半周期のさらに半周期前にターンオフした際にキャパシタＣ２２にチャージされた電荷をトランスＴに向けて回生する動作が行われる。キャパシタＣ２２はキャパシタＣ１２と同容量であるので、時刻（I）〜（II）区間と同様に、スイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２は緩やかに下降する。スイッチ素子Ｑ１とスイッチ素子Ｑ２は直列に接続されているので、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１も対称的に影響を受ける。その結果、電圧ＶＤＳ１は緩やかに上昇する。これにより、オーバーシュートの発生を抑制できる。なお、キャパシタＣ１２の容量値をスイッチ素子Ｑ１の持つ出力容量値の１０倍程度に設定しておくのが好適である。
【００４６】
マイコン１１が出力する制御信号のタイミングによって、時刻（I）から時刻（III）までの時間を調整できる。この時刻（I）から時刻（III）までの時間は、本発明に係る「所定時間」に相当する。その後、スイッチ素子Ｑ１の出力容量およびキャパシタＣ１２が満充電となると（時刻（IV））、電圧ＶＤＳ１は一定となり、この時刻（IV）でローサイドのスイッチ素子Ｑ２がターンオンされる。
【００４７】
その後、時刻（V）でスイッチ素子Ｑ２がターンオフされると、スイッチ素子Ｑ２のドレイン側、すなわちスイッチ素子Ｑ１のソース側電位が上昇するので、相対的に電圧ＶＤＳ１は下がり始める。ここで、ローサイドスイッチでは、時刻（I）〜（II）区間におけるハイサイドスイッチと同様、スイッチング調整回路１Ｂのスイッチ素子Ｑ２１がオン状態であるため、スイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２は緩やかに上昇する。したがって、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は緩やかに下降することになる。その後、スイッチ素子Ｑ２１がターンオフする（時刻（VI））と、キャパシタＣ２２が切り離される形となり、スイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２は急激に上昇し、それに伴って、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は急激に降下する。その後、スイッチ素子Ｑ１のターンオンより早く、スイッチ素子Ｑ１１がターンオンする（時刻（VII））と、時刻（I）〜（II）区間においてキャパシタＣ１２にチャージされた電荷を入力電源に向けて回生するように動作する。この時、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は、時刻（I）〜（II）区間と同様に緩やかに下降する。回生が終わった所で、スイッチ素子Ｑ１がターンオフされる（時刻（VIII））。これにより、アンダーシュートの発生を抑制できる。
【００４８】
なお、スイッチ素子Ｑ１がオフの時にキャパシタＣ１２に充電されていた電荷は、その後にスイッチ素子Ｑ２がターンオンするまでのデッドタイム期間中に回生されるため、損失は増大しない。
【００４９】
このように、スイッチ素子Ｑ１〜Ｑ４それぞれにスイッチング調整回路１Ａ〜１Ｄを設けることで、スイッチ素子Ｑ１〜Ｑ４のドレイン・ソース間電圧ＶＤＳ１〜ＶＤＳ４の立上りおよび立下りは緩やかとなる。このため、スイッチ素子Ｑ１〜Ｑ４の切替時に生じるオーバーシュート、アンダーシュートをなくすことができ、ノイズを低減することができる。また、スイッチ素子Ｑ１〜Ｑ４は矩形波信号によるＰＷＭ制御を行っており、スイッチ素子Ｑ１〜Ｑ４にスイッチング調整回路１Ａ〜１Ｄという外付け回路を設けたことによって、立上り始めおよび立下り終わりを鈍らせる構成であるため、スイッチ素子Ｑ１〜Ｑ４のデッドタイムが長くなることがない。このため、電力変換装置１０１を高周波化して、受動部品の小型化を実現できる。
【００５０】
なお、本実施形態では、電力変換装置１０１はＬＬＣ共振コンバータを用いたＤＣ−ＤＣコンバータとしたが、フルブリッジ方式やハーフブリッジ方式等の、ハイサイドスイッチとローサイドスイッチを用いた他の方式のＤＣ−ＤＣコンバータや、ＡＣ−ＤＣコンバータ、ＤＣ−ＡＣインバータにも適用可能である。
【００５１】
また、本実施形態では、スイッチ素子Ｑ１〜Ｑ４およびＱ１１〜Ｑ４１の駆動を全てマイコンで制御する例を示したが、これらをアナログ回路や論理回路で構成することもできることは言うまでもない。
【００５２】
《第２の実施形態》
第２の実施形態に係る電力変換装置は、スイッチング調整回路の駆動時刻が第１の実施形態と相違する。以下、その相違点について説明する。なお、回路構成としては第１の実施形態と同じであるため、図２を用いて説明する。
【００５３】
図４は、第２の実施形態に係る電力変換装置におけるスイッチ素子Ｑ１，Ｑ２，Ｑ１１，Ｑ２１の切替タイミングと、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１およびスイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２の変位を示す波形図である。
【００５４】
図３に示した例とは異なり、スイッチ素子Ｑ１がオンの間は、スイッチ素子Ｑ１１はオン状態ではなくオフ状態であり、スイッチ素子Ｑ１がターンオフした直後、スイッチ素子Ｑ１１が所定時間だけターンオンする構成となっている（時刻（I））。
【００５５】
時刻（I）で、スイッチ素子Ｑ１がターンオフされると、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は上昇する。
【００５６】
スイッチ素子Ｑ１のターンオフと同時に、スイッチ素子Ｑ１１がターンオンされると、スイッチ素子Ｑ１の出力容量Ｃo1にキャパシタＣ１２が並列接続された構成となる。このため、出力容量Ｃo1は見かけ上大きくなり、電圧ＶＤＳの立上りは緩やかになる。
【００５７】
その後、所定時間が経過するとスイッチ素子Ｑ１１はターンオフする（時刻（II））。これにより、出力容量Ｃo1にはキャパシタＣ１２が並列接続されなくなり、出力容量Ｃo1は、見かけ上小さくなり（元に戻り）、電圧ＶＤＳは急峻に上昇する。
【００５８】
電圧ＶＤＳ１がさらに上昇すると（時刻(III)）、ハイサイドスイッチであるスイッチ素子Ｑ１に対して直列に接続されたローサイドスイッチであるスイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２は、相対的に下降している。この時、スイッチ素子Ｑ２のドレイン・ソース間に並列に接続されたキャパシタＣ２２は、半周期前にチャージされた電荷が残っており、これをスイッチ素子Ｑ２１のドレイン・ソース間に対して並列に接続されたダイオードＤ２１を介してトランスＴへ回生する動作が行われるが、電圧ＶＤＳ２は相対的に低い電圧であるため、回生するまでの時間は長くなり、その結果、電圧ＶＤＳ２の波形は緩やかに下降する形となる。それに伴い、電圧ＶＤＳ１の波形も緩やかに上昇する。この時刻（I）から時刻（III）までの時間は、本発明に係る「所定時間」に相当する。
【００５９】
その後、スイッチ素子Ｑ２の出力容量およびキャパシタＣ２２にチャージされた電荷が回生し終わると、スイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２はほぼゼロとなり（時刻（IV））、スイッチ素子Ｑ２をターンオンさせる。
【００６０】
その後に時刻（V）でスイッチ素子Ｑ２がターンオフされると、それと同時にスイッチ素子Ｑ２１をターンオンさせる。その結果、スイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２がスイッチ素子Ｑ１と同様に緩やかに上昇するので、相対的にスイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は緩やかに下降する。そして、所定時間後にスイッチ素子Ｑ２１がターンオフされると（時刻（VI））、キャパシタＣ２２がスイッチ素子Ｑ２のドレイン・ソース間から切り離されるので、電圧ＶＤＳ２は急激に上昇し、それに伴って電圧ＶＤＳ１は急激に下降する。電圧ＶＤＳ１がさらに下降する（時刻（VII））と、キャパシタＣ１２には前の半周期でチャージされた電荷が残っており、これをスイッチ素子Ｑ１１のドレイン・ソース間に対して並列に接続されたダイオードＤ２１を介して回生する動作を行われるが、電圧ＶＤＳ１は相対的に低い電圧であるため、回生するまでの時間は長くなり、その結果、電圧ＶＤＳ１の波形は緩やかに下降する形となる。それに伴い、電圧ＶＤＳ２の波形も緩やかに上昇する。これにより、アンダーシュートの発生を抑制できる。その後、電圧ＶＤＳ１がゼロになったところで、スイッチ素子Ｑ１がターンオンされる（時刻（VIII））。
【００６１】
このように、第１駆動制御回路および第２駆動制御回路（マイコン１１の制御）を図４に示す構成とした場合であっても、スイッチ素子Ｑ１〜Ｑ４のそれぞれのドレイン・ソース間電圧ＶＤＳ１〜ＶＤＳ４の立上りおよび立下りは、緩やかにすることができる。その結果、スイッチ素子Ｑ１〜Ｑ４の切替時に生じるオーバーシュート、アンダーシュートをなくすことができ、ノイズを低減することができる。また、電力変換装置を高周波化して、受動部品の小型化を実現できる。
【００６２】
《第３の実施形態》
第３の実施形態に係る電力変換装置は、スイッチング調整回路が共振回路をさらに備える点で、第２の実施形態と相違する。以下、その相違点について説明する。
【００６３】
図５は第３の実施形態に係るスイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの構成を示す回路図である。
【００６４】
スイッチング調整回路１Ａは、インダクタＬ１、ダイオードＤ１３およびキャパシタＣ１４の直列回路を備えている。ダイオードＤ１３は、そのカソードをインダクタＬ１側にして設けられている。この直列回路は、キャパシタＣ１２およびスイッチ素子Ｑ１１に対して並列接続されている。インダクタＬ１は、キャパシタＣ１２と共振回路を形成する。なお、キャパシタＣ１２は、キャパシタＣ１４よりも容量が大きく設定される。具体的には１０倍程度が好適である。
【００６５】
ダイオードＤ１３は、本発明に係る「第１ダイオード」に相当する。また、キャパシタＣ１４は、本発明に係る「付加容量性素子」に相当する。
【００６６】
キャパシタＣ１２とスイッチ素子Ｑ１１との接続点と、ダイオードＤ１３とキャパシタＣ１４との接続点との間には、ダイオードＤ１２が接続されている。ダイオードＤ１２は、そのカソードを、ダイオードＤ１３とキャパシタＣ１４との接続点側にして設けられている。ダイオードＤ１２は、本発明に係る「第２ダイオード」に相当する。
【００６７】
この構成において、スイッチ素子Ｑ１１がオフの場合、キャパシタＣ１２→ダイオードＤ１２→キャパシタＣ１４の経路で電流が流れ、キャパシタＣ１２およびキャパシタＣ１４は充電される。キャパシタＣ１４が満充電となり、キャパシタＣ１２が満充電ではない状態で、スイッチ素子Ｑ１１がターンオンされると、ダイオードＤ１３→インダクタＬ１→キャパシタＣ１２→スイッチ素子Ｑ１１の経路で共振電流が流れ、キャパシタＣ１４に充電された電荷は、キャパシタＣ１２を充電する形で移動する。
【００６８】
スイッチング調整回路１Ｂ，１Ｃ，１Ｄの構成および作用についてもスイッチング調整回路１Ａと同様である。
【００６９】
図６は、スイッチ素子Ｑ１，Ｑ１１およびＱ２，Ｑ２１の切替タイミングと、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１およびスイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２の変位を示す波形図である。
【００７０】
スイッチ素子Ｑ１がオンの間は、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は殆ど０である。このとき、スイッチ素子Ｑ１１はオンであり、スイッチ素子Ｑ１がターンオフしてから所定時間後にターンオフする（時刻（II））。
【００７１】
時刻（I）で、スイッチ素子Ｑ１がターンオフされると、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳは上昇する。このとき、第１の実施形態で説明したように、電圧ＶＤＳ１の立上りは緩やかになる。
【００７２】
スイッチ素子Ｑ１１がターンオフすると（時刻（II））、スイッチ素子Ｑ１の出力容量Ｃo1は見かけ上小さくなるため、電圧ＶＤＳ１は急激に増大する。このとき、キャパシタＣ１２→ダイオードＤ１２→キャパシタＣ１４の経路で電流が流れ、キャパシタＣ１２およびキャパシタＣ１４は充電される。キャパシタＣ１２はキャパシタＣ１４よりも容量が大きいため、キャパシタＣ１４が先に満充電となる。
【００７３】
マイコン１１は、キャパシタＣ１２が満充電となる前に、スイッチ素子Ｑ１１を再度ターンオンさせる（時刻（III））。スイッチ素子Ｑ１１がターンオンされると、ダイオードＤ１３→インダクタＬ１→キャパシタＣ１２→スイッチ素子Ｑ１１の経路で共振電流が流れる。この共振電流が流れることで、電圧ＶＤＳ１には共振波形が現れる。この共振により、電圧ＶＤＳ１の立上り波形の途中に変曲点を加えることができ、特定の高調波を低減させることができる。なお、上述の変曲点（折線波形）を設けることで特定の高調波を低減できることは、特開２００９−２１２８４６号公報に記載の通りである。
【００７４】
マイコン１１は、一定時間の経過後にスイッチ素子Ｑ１１をターンオフさせる（時刻(IV)）。これにより、スイッチ素子Ｑ１の出力容量Ｃo1にはキャパシタＣ１２が並列接続されなくなり、出力容量Ｃo1は、見かけ上小さくなり（元に戻り）、電圧ＶＤＳ１は再び急峻に上昇する。
【００７５】
電圧ＶＤＳ１がさらに上昇すると（時刻(V)）、ハイサイドスイッチに相当するスイッチ素子Ｑ１と直列に接続されているローサイドスイッチに相当するスイッチ素子Ｑ２のドレイン・ソース間電圧ＶＤＳ２は、対称的に下降する。この時、スイッチ素子Ｑ２のドレイン・ソース間に対して並列に接続されているスイッチ素子Ｑ２１をターンオンさせる。この時刻（I）から時刻（V）までの時間は、本発明に係る「所定時間」に相当する。
【００７６】
スイッチ素子Ｑ２１がターンオンされると、キャパシタＣ２２にチャージされた電荷が、トランスＴへ回生される動作が行われる。この時の電圧ＶＤＳ２は相対的に低い電圧であり、キャパシタＣ２２は前述したように比較的大容量であるため、回生し終わるまでの時間が長くなる。その結果、電圧ＶＤＳ２は緩やかに下降し、対称的に電圧ＶＤＳ１は緩やかに上昇するため、その波形は緩やかになる。これにより、オーバーシュートの発生を抑制できる。スイッチ素子Ｑ１の出力容量Ｃo1およびキャパシタＣ１２が満充電となると、電圧ＶＤＳ１は一定となる（時刻（VI））。ここでスイッチ素子Ｑ２がターンオンされる。
【００７７】
その後、時刻（VII）でスイッチ素子Ｑ２がターンオフされると、電圧ＶＤＳ２は上昇し始める。スイッチ素子Ｑ２およびスイッチ素子Ｑ２１は、スイッチ素子Ｑ１およびスイッチ素子Ｑ１１の時刻（I）〜（VI）と同様の動作を時刻（VII）〜（XII）で行うので、スイッチ素子Ｑ１の電圧ＶＤＳ１は、対称的な波形となる。これにより、アンダーシュートの発生を抑制できる。
【００７８】
このように、第１駆動制御回路および第２駆動制御回路（マイコン１１の制御）を図５に示す構成とした場合であっても、スイッチ素子Ｑ１〜Ｑ４のドレイン・ソース間電圧ＶＤＳ１〜ＶＤＳ４の立上りおよび立下りは、緩やかにできる。その結果、スイッチ素子Ｑ１〜Ｑ４の切替時に生じるオーバーシュート、アンダーシュートをなくすことができ、ノイズを低減することができる。また、電力変換装置を高周波化して、受動部品の小型化を実現できる。さらに、共振回路を形成することで、特定の高調波を抑制できる。
【００７９】
《第４の実施形態》
図７は第４の実施形態に係るスイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの構成を示す回路図である。
【００８０】
スイッチング調整回路１Ａは、第３の実施形態に係る各スイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの２つのキャパシタをそれぞれスイッチ素子に代えた点で、第３の実施形態と相違する。スイッチング調整回路１Ａにおいて、スイッチ素子Ｑ１２、Ｑ１３は、Ｓｉ−ＦＥＴであり、そのゲートとソースとが直結されている。このため、スイッチ素子Ｑ１２、Ｑ１３は常時オフ状態のままである。スイッチ素子Ｑ１２、Ｑ１３は出力容量Ｃo2，Ｃo3を有していて、第３の実施形態のキャパシタＣ１２，Ｃ１４を、出力容量Ｃo2，Ｃo3で代用している。
【００８１】
スイッチ素子Ｑ１２は、本発明に係る「第４半導体スイッチ」に相当し、スイッチ素子Ｑ１３は、本発明に係る「第５半導体スイッチ」に相当する。
【００８２】
このように、キャパシタＣ１２，Ｃ１４を全てスイッチ素子Ｑ１２、Ｑ１３の出力容量Ｃo2，Ｃo3で代用することで、チップコンデンサを不要とし、小型化が可能となる。すなわち、少なくともスイッチ素子Ｑ１２，Ｑ１３およびダイオードＤ１２，Ｄ１３を１チップに集積化できるので、サイズの大型化、コストの増大を抑えることができる。スイッチング調整回路１Ｂ，１Ｃ，１Ｄの構成および作用についてもスイッチング調整回路１Ａと同様である。
【００８３】
なお、本実施形態における電圧ＶＤＳ波形は、図６と略同じである。また、他の実施形態でのキャパシタＣ１２、キャパシタＣ１４をスイッチ素子で代用してもよい。
【００８４】
《第５の実施形態》
第５の実施形態に係る電力変換装置は、軽負荷の場合にスイッチング調整回路を機能させない点で、第１〜第４の実施形態と相違する。
【００８５】
図８は第５の実施形態に係るスイッチング調整回路１Ａ，１Ｂ，１Ｃ，１Ｄの構成を示す回路図である。
【００８６】
スイッチング調整回路１Ａは、スイッチ素子Ｑ１５を備えている。スイッチ素子Ｑ１５は、例えばＳｉ−ＦＥＴであり、スイッチ素子Ｑ１のソースとスイッチ素子Ｑ１１のソースとを接続する線路途中に設けられている。スイッチ素子Ｑ１５は通常動作においては、常にオン状態であるが、軽負荷である場合、入力電流を検出するか、２次側から負荷電流値を得て、軽負荷状態になっていることをマイコンにて判別する。そして、スイッチ素子Ｑ１５はターンオフされる。スイッチ素子Ｑ１５がターンオフされることで、キャパシタＣ１２には電流が流れなくなる。このため、軽負荷時では、スイッチング調整回路１Ａ（第１容量追加回路）は動作しない。スイッチング調整回路１Ｂ，１Ｃ，１Ｄの構成および作用についてもスイッチング調整回路１Ａと同じである。
【００８７】
スイッチ素子Ｑ１５，Ｑ２５，Ｑ３５，Ｑ４５は、本発明に係る「遮断部」に相当する。これらスイッチ素子Ｑ１５，Ｑ２５，Ｑ３５，Ｑ４５は、他の実施形態のスイッチング調整回路に設けてもよい。
【００８８】
《第６の実施形態》
第６の実施形態に係る電力変換装置は、系統連系インバータとして適用したものであり、負荷の軽重に応じて、スイッチ素子Ｑ１とスイッチ素子Ｑ２のデッドタイムを調整する点で、第１〜第５の実施形態と異なる。
【００８９】
図９は第６の実施形態に係る電力変換装置の回路図である。図１との相違点は、ＬＬＣコンバータではなく、フルブリッジ回路を用いていること、トランスを用いていないこと、２次側出力が直流電圧ではなく、商用交流電圧になっていることである。
【００９０】
図１０は、本実施形態に係る電力変換装置の各部の状態および電圧の変化を示す波形図である。この図は、第３の実施形態で図６に示した図に対応する図である。
【００９１】
本実施形態の電力変換装置はインバータであるので、負荷電流は正弦波状になる。この負荷電流のゼロクロス点近傍では電流が少ないので、図１０中に傾きＳｓで示す例のように、ＶＤＳの上昇スピードは遅い。一方でピーク近傍では、電流が多いので、図１０中に傾きＳｆで示すように、ＶＤＳが上昇するスピードは速い。
【００９２】
ＶＤＳの上昇スピードが遅い場合には、デッドタイムが長くないと、ＶＤＳの波形が鈍化しない。逆に、ＶＤＳの上昇スピードが速い場合には、デッドタイムが短くないと、スイッチ素子Ｑ１１を複数回オンオフさせた最後のオンによる共振が終わってもまだデッドタイムが残り、ＶＤＳが下がった所でオフしてしまう場合があり、この場合には損失が増加する。
【００９３】
そこで、本実施形態では、Ｑ１とＱ２のデッドタイム期間だけでなく、Ｑ１１のオン時間も調整する。
【００９４】
スイッチ素子Ｑ１〜Ｑ４のデッドタイム期間中のそれぞれの端子間電圧ＶＤＳ１〜ＶＤＳ４の変化率は互いに大きく異なり、最適なデッドタイム期間がそれぞれ異なるため、負荷電流値を検出しながら、デッドタイム期間を適宜調節する。これにより、負荷の軽重に関わらず、常に高効率で駆動させることができる。
【００９５】
デッドタイム期間の調整は、例えば「重負荷」、「通常負荷」、「軽負荷」のように３段階に分けて行ってもよいし、常に負荷電流値を検出しながら連続的に変化させてもよい。
【００９６】
《第７の実施形態》
第７の実施形態に係る電力変換装置は、第６の実施形態において図９に示したスイッチング調整回路１Ａ〜１Ｄのデッドタイムを、負荷の軽重に応じて調整するように構成される。
【００９７】
図１１は、本実施形態の電力変換装置の負荷電流の波形図である。本実施形態の電力変換装置はインバータであるので、負荷電流は正弦波状になる。図１１に表れているように、ゼロクロス点近傍とピーク値近傍とでは、負荷電流が大きく異なる。
【００９８】
したがって、スイッチング調整回路１Ａ、１Ｂ、１Ｃ、１Ｄ内にそれぞれ設けられているキャパシタＣ１２，Ｃ２２，Ｃ３２，Ｃ４２に充電される電荷量に大きな差が生じる。これが回生期間中に全て回生されなければ損失が生じるので、本実施形態では、スイッチ素子Ｑ１１，Ｑ２１，Ｑ３１，Ｑ４１のオン時間を調整することで、キャパシタＣ１２，Ｃ２２，Ｃ３２，Ｃ４２に充電される電荷量を調整するように構成する。これにより、さらに最適効率で駆動させることができる。
【００９９】
スイッチ素子Ｑ１１，Ｑ２１，Ｑ３１，Ｑ４１のオン時間の調整は、例えば「重負荷」、「通常負荷」、「軽負荷」のように３段階に分けて行ってもよいし、常に負荷電流値を検出しながら連続的に変化させてもよい。
【符号の説明】
【０１００】
Ｃ１２，Ｃ１４…キャパシタ
Ｃ２２，Ｃ３２，Ｃ４２…キャパシタ
Ｃｏ…平滑コンデンサ
Ｃo1，Ｃo2，Ｃo3…出力容量
Ｃｒ…共振用コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード
Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１…ダイオード
ＤＢ…ダイオードブリッジ
ＩＮ１，ＩＮ２…入力部
Ｌ１…インダクタ
Ｌｒ…共振用インダクタ
ｎ１…１次巻線
ｎ２…２次巻線
ＯＵＴ１，ＯＵＴ２…出力部
Ｑ１，Ｑ２，Ｑ３，Ｑ４…スイッチ素子
Ｑ１１，Ｑ１２，Ｑ１４…スイッチ素子
Ｑ２１，Ｑ３１，Ｑ４１…スイッチ素子
Ｑ１５，Ｑ２５，Ｑ３５，Ｑ４５…スイッチ素子
Ｒｉ，Ｒｏ…電流検出用抵抗
Ｔ…トランス
１Ａ，１Ｂ，１Ｃ，１Ｄ…スイッチング調整回路
１１…マイコン
１２…ドライバ
１３，１４…電流検出部
１０１…電力変換装置
【図１】
2017094488.tif 000003
【図２】
2017094488.tif 000004
【図３】
2017094488.tif 000005
【図４】
2017094488.tif 000006
【図５】
2017094488.tif 000007
【図６】
2017094488.tif 000008
【図７】
2017094488.tif 000009
【図８】
2017094488.tif 000010
【図９】
2017094488.tif 000011
【図１０】
2017094488.tif 000012
【図１１】
2017094488.tif 000013
【手続補正書】
【提出日】平成30年5月25日(2018.5.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
この構成では、第１半導体スイッチがターンオフ時から所定時間が経過するまでの間に第１切替部がオンになるので、この期間は第１半導体スイッチの端子間容量に第１容量性素子が並列接続された構成となる。これにより、上記所定時間に第１半導体スイッチの端子間容量は見かけ上大きくなる。第１半導体スイッチがターンオフされると、端子間電圧は上昇するが、上述の通り所定時間の間は、第１半導体スイッチの端子間容量は見かけ上大きいため、端子間電圧の上昇は緩やかになる。端子間電圧の上昇が緩やかとなることで、第１半導体スイッチのターンオフ時に生じるオーバーシュートをなくすことができる。その結果、オーバーシュートによるノイズの発生を抑制できる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
時刻（I）で、スイッチ素子Ｑ１がターンオフされた時、スイッチ素子Ｑ１１はまだオン状態である。そのため、スイッチ素子Ｑ１のドレイン・ソース間にキャパシタＣ１２が並列接続された形となり、見かけ上スイッチ素子Ｑ１の出力容量Ｃo1が増加するため、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は緩やかに上昇する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
スイッチ素子Ｑ１がターンオフしてから一定時間経過後に、スイッチ素子Ｑ１１をターンオフさせると（時刻（II））、キャパシタＣ１２が切り離されて、見かけ上スイッチ素子Ｑ１の出力容量Ｃo1は小さくなるため、電圧ＶＤＳ１は急激に増大する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
マイコン１１が出力する制御信号のタイミングによって、時刻（I）から時刻（II）までの時間を調整できる。この時刻（I）から時刻（II）までの時間は、本発明に係る「所定時間」に相当する。その後、スイッチ素子Ｑ１の出力容量Ｃo1およびキャパシタＣ１２が満充電となると（時刻（IV））、電圧ＶＤＳ１は一定となり、この時刻（IV）でローサイドのスイッチ素子Ｑ２がターンオンされる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
スイッチ素子Ｑ１のターンオフと同時に、スイッチ素子Ｑ１１がターンオンされると、スイッチ素子Ｑ１の出力容量Ｃo1にキャパシタＣ１２が並列接続された構成となる。このため、出力容量Ｃo1は見かけ上大きくなり、電圧ＶＤＳ１の立上りは緩やかになる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
その後、所定時間が経過するとスイッチ素子Ｑ１１はターンオフする（時刻（II））。これにより、出力容量Ｃo1にはキャパシタＣ１２が並列接続されなくなり、出力容量Ｃo1は、見かけ上小さくなり（元に戻り）、電圧ＶＤＳ１は急峻に上昇する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
時刻（I）で、スイッチ素子Ｑ１がターンオフされると、スイッチ素子Ｑ１のドレイン・ソース間電圧ＶＤＳ１は上昇する。このとき、第１の実施形態で説明したように、電圧ＶＤＳ１の立上りは緩やかになる。
【国際調査報告】
2017094488.tif 000014
2017094488.tif 000015
2017094488.tif 000016
2017094488.tif 000017