(57)【要約】  表示装置の駆動回路は、ソース電極１５とドレイン電極１４とゲート電極１３とを有するＴＦＴを含む。ＴＦＴのチャネル部を遮光する本体部と、本体部と一体に形成された拡張部２０とを有し、電気的に孤立した遮光膜１２を設ける。拡張部２０と、ソース電極１５と一体に形成された電極部材２１とを平面視で重ねることにより、補助容量Ｃ２を形成する。電極部材２１に代えて、チャネル部と同じ層に形成され、ソース電極１５に接続された電極部材、他のＴＦＴの一方の導通電極に接続された電極部材、あるいは、ゲート電極１３と一体に形成された電極部材を用いてもよい。これにより、遮光された薄膜トランジスタを含む小面積で低コストの駆動回路を提供する。
2016190187.tif 000002
【特許請求の範囲】
【請求項１】
表示パネル上に形成された表示装置の駆動回路であって、
第１導通電極と第２導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備えた、駆動回路。
【請求項２】
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加されることを特徴とする、請求項１に記載の駆動回路。
【請求項３】
前記電極部材は、前記第１導通電極と一体に形成されていることを特徴とする、請求項２に記載の駆動回路。
【請求項４】
前記電極部材は、前記チャネル部と同じ層に形成され、前記第１導通電極と電気的に接続されていることを特徴とする、請求項２に記載の駆動回路。
【請求項５】
前記電極部材は、前記第１および第２導通電極の間に形成されていることを特徴とする、請求項４に記載の駆動回路。
【請求項６】
前記電極部材は、前記薄膜トランジスタ以外の他の薄膜トランジスタの一方の導通電極と電気的に接続されていることを特徴とする、請求項２に記載の駆動回路。
【請求項７】
前記電極部材は、前記他の薄膜トランジスタの一方の導通電極と一体に形成されていることを特徴とする、請求項６に記載の駆動回路。
【請求項８】
前記電極部材は、前記チャネル部と同じ層に形成されていることを特徴とする、請求項６に記載の駆動回路。
【請求項９】
前記電極部材は、前記制御電極と同じ層に形成されていることを特徴とする、請求項６に記載の駆動回路。
【請求項１０】
前記電極部材は、前記制御電極と一体に形成されていることを特徴とする、請求項１に記載の駆動回路。
【請求項１１】
複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路とを備え、
前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
第１導通電極と第２導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含むことを特徴とする、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動回路に関し、特に、遮光された薄膜トランジスタを含む表示装置の駆動回路に関する。
【背景技術】
【０００２】
アクティブマトリクス型の表示装置は、２次元状に配置された画素回路を行単位で選択し、選択した画素回路に画像データに応じた電圧を書き込むことにより、画像を表示する。このため、表示装置には、走査線を駆動する走査線駆動回路と、データ線を駆動するデータ線駆動回路とが設けられる。また、画素回路内の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと略称する）を形成するための製造プロセスを用いて、駆動回路の全部または一部を表示パネル上に画素回路と一体に形成する技術（ドライバモノリシック技術）が実用化されている。【０００３】
ＩＣチップに内蔵された回路内のトランジスタとは異なり、表示パネル上に形成されたＴＦＴには光が当たる。ＴＦＴの特性は、光が当たると、時間の経過と共に徐々に変化する（この現象は、特性シフトと呼ばれる）。例えば、ＴＦＴの閾値電圧は、光が当たると、徐々に高くなるか、徐々に低くなる。表示装置においてＴＦＴの特性シフトが起こると、画素の輝度が変化し、表示品位が低下する。そこで、光によるＴＦＴの特性シフトを防止する方法として、ＴＦＴのチャネル部を覆う遮光膜を設け、ＴＦＴに入射する光を遮断する方法が従来から知られている。【０００４】
ＴＦＴに遮光膜を設けると、ＴＦＴのチャネル部が遮光膜の電位の影響を受け、ＴＦＴが誤動作することがある。この問題を解決するために、特許文献１には、ＴＦＴに設けた遮光膜にＴＦＴのオフ電位を常時印加することにより、遮光膜の電位を固定する方法が記載されている。この方法によれば、ＴＦＴ内にフォトキャリアが形成されることを防止し、ＴＦＴを流れるオフリーク電流を削減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】日本国特開平１０−１１１５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の方法では、遮光膜の電位を固定するために、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールが必要になるので、回路面積が増大する。また、配線と遮光膜を接続するコンタクトホールを形成する工程が必要になるので、製造プロセスが複雑になり、製造コストが高くなる。【０００７】
それ故に、本発明は、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の局面は、表示パネル上に形成された表示装置の駆動回路であって、
第１導通電極と第２導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備える。【０００９】
本発明の第２の局面は、本発明の第１の局面において、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加されることを特徴とする。【００１０】
本発明の第３の局面は、本発明の第２の局面において、
前記電極部材は、前記第１導通電極と一体に形成されていることを特徴とする。【００１１】
本発明の第４の局面は、本発明の第２の局面において、
前記電極部材は、前記チャネル部と同じ層に形成され、前記第１導通電極と電気的に接続されていることを特徴とする。【００１２】
本発明の第５の局面は、本発明の第４の局面において、
前記電極部材は、前記第１および第２導通電極の間に形成されていることを特徴とする。【００１３】
本発明の第６の局面は、本発明の第２の局面において、
前記電極部材は、前記薄膜トランジスタ以外の他の薄膜トランジスタの一方の導通電極と電気的に接続されていることを特徴とする。【００１４】
本発明の第７の局面は、本発明の第６の局面において、
前記電極部材は、前記他の薄膜トランジスタの一方の導通電極と一体に形成されていることを特徴とする。【００１５】
本発明の第８の局面は、本発明の第６の局面において、
前記電極部材は、前記チャネル部と同じ層に形成されていることを特徴とする。【００１６】
本発明の第９の局面は、本発明の第６の局面において、
前記電極部材は、前記制御電極と同じ層に形成されていることを特徴とする。【００１７】
本発明の第１０の局面は、本発明の第１の局面において、
前記電極部材は、前記制御電極と一体に形成されていることを特徴とする。【００１８】
本発明の第１１の局面は、表示装置であって、
複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路とを備え、
前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
第１導通電極と第２導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含むことを特徴とする。
【発明の効果】
【００１９】
本発明の第１の局面によれば、遮光膜と電極部材との間に形成された補助容量を用いて遮光膜の電位を安定化させ、薄膜トランジスタが遮光膜から受ける影響を小さくすることができる。したがって、遮光膜を設けたことによる駆動回路の誤動作を防止することができる。また、遮光膜は電気的に孤立しているので、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールを設ける必要がない。したがって、回路面積の増大や、製造プロセスの複雑化を防止することができる。よって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。【００２０】
本発明の第２の局面によれば、補助容量の一方の電極である電極部材に薄膜トランジスタのオフ電位を固定的に印加することにより、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。また、オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第２導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。【００２１】
本発明の第３の局面によれば、薄膜トランジスタの第１導通電極と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。【００２２】
本発明の第４の局面によれば、薄膜トランジスタのチャネル部と同じ層に形成され、薄膜トランジスタの第１導通電極と電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。【００２３】
本発明の第５の局面によれば、第１および第２導通電極の間に電極部材を形成することにより、他の部分のレイアウトに大きな影響を与えずに補助容量を形成することができる。【００２４】
本発明の第６の局面によれば、電極部材を他の薄膜トランジスタの一方の導通電極と電気的に接続することにより、他の薄膜トランジスタの一方の導通電極に固定的に印加されたオフ電位を電極部材に印加し、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。また、オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第２導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。【００２５】
本発明の第７の局面によれば、他の薄膜トランジスタの一方の導通電極と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。【００２６】
本発明の第８の局面によれば、薄膜トランジスタのチャネル部と同じ層に形成され、他の薄膜トランジスタの一方の導通電極に電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。【００２７】
本発明の第９の局面によれば、薄膜トランジスタの制御電極と同じ層に形成され、他の薄膜トランジスタの一方の導通電極と電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。【００２８】
本発明の第１０の局面によれば、薄膜トランジスタの制御電極と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。【００２９】
本発明の第１１の局面によれば、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を用いて、信頼性が高く低コストの表示装置を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態に係る走査線駆動回路を含む液晶表示装置の構成を示すブロック図である。
【図２】図１に示す走査線駆動回路として機能するシフトレジスタの構成を示すブロック図である。
【図３】図２に示すシフトレジスタの単位回路の回路図である。
【図４】図２に示すシフトレジスタのタイミングチャートである。
【図５】図２に示すシフトレジスタに含まれる保護対象のトランジスタとその近傍のレイアウト図である。
【図６】図５に示す遮光膜と半導体層パターンの形状を示す図である。
【図７】図５に示す遮光膜に付随する容量を示す模式図である。
【図８】比較例に係るシフトレジスタの誤動作時のタイミングチャートである。
【図９】本発明の第２の実施形態の第１例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。
【図１０】図９に示す半導体層パターンの形状を示す図である。
【図１１】本発明の第２の実施形態の第２例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。
【図１２】図１１に示す遮光膜と半導体層パターンの形状を示す図である。
【図１３】本発明の第３の実施形態の第１例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。
【図１４】本発明の第３の実施形態の第２例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。
【図１５】本発明の第３の実施形態の第３例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。
【図１６】本発明の第４の実施形態に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。
【図１７】本発明の第５の実施形態に係るデータ線駆動回路を含む液晶表示装置の構成を示すブロック図である。
【図１８】図１７に示すデータ線選択回路の回路図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照して、本発明の実施形態に係る表示装置の駆動回路について説明する。以下に示す各実施形態に係る駆動回路は、複数のＴＦＴ（薄膜トランジスタ）を含んでいる。駆動回路に含まれる複数のＴＦＴの中から１個以上のＴＦＴが保護対象のトランジスタとして選択され、保護対象のトランジスタに対応して遮光膜と補助容量が設けられる。第１〜第４の実施形態では、遮光膜と補助容量を設けたＴＦＴを含む走査線駆動回路について説明する。第５の実施形態では、遮光膜と補助容量を設けたＴＦＴを含むデータ線駆動回路について説明する。第１〜第５の実施形態に係る駆動回路は本発明を適用した駆動回路の例に過ぎず、本発明は表示パネル上に形成された任意の駆動回路に適用できることを予め指摘しておく。
【００３２】
以下の説明では、ある端子経由で入力または出力される信号を当該端子と同じ名称で呼ぶ（例えば、クロック端子ＣＫＡ経由で入力される信号をクロック信号ＣＫＡという）。また、ゲート電極に与えたときにトランジスタがオンする電位をオン電位、トランジスタがオフする電位をオフ電位という。例えば、Ｎチャネル型トランジスタについては、ハイレベル電位がオン電位、ローレベル電位がオフ電位である。また、トランジスタの閾値電圧をＶｔｈ、ハイレベル電位をＶＤＤ、ローレベル電位をＶＳＳとする。また、ｍおよびｎは２以上の整数であるとする。
【００３３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る走査線駆動回路を含む液晶表示装置の構成を示すブロック図である。図１に示す液晶表示装置１は、液晶パネル２、表示制御回路３、走査線駆動回路４、および、データ線駆動回路５を備えている。
【００３４】
液晶パネル２は、ｎ本の走査線ＧＬ１〜ＧＬｎ、ｍ本のデータ線ＳＬ１〜ＳＬｍ、ｎ本の蓄積容量線ＣＳ１〜ＣＳｎ、および、（ｍ×ｎ）個の画素回路６を含んでいる。走査線ＧＬ１〜ＧＬｎは、互いに平行に配置される。データ線ＳＬ１〜ＳＬｍは、走査線ＧＬ１〜ＧＬｎと直交するように互いに平行に配置される。走査線ＧＬ１〜ＧＬｎとデータ線ＳＬ１〜ＳＬｍは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路６は、走査線ＧＬ１〜ＧＬｎとデータ線ＳＬ１〜ＳＬｍの交点の近傍に配置される。蓄積容量線ＣＳ１〜ＣＳｎは、走査線ＧＬ１〜ＧＬｎと平行に配置される。
【００３５】
画素回路６は、トランジスタＴｗ（書き込み制御トランジスタ）、液晶容量Ｃｌｃ、および、蓄積容量Ｃｃｓを含んでいる。トランジスタＴｗのゲート電極は、対応する走査線に接続される。トランジスタＴｗのソース電極は、対応するデータ線に接続される。トランジスタＴｗのドレイン電極は、液晶容量Ｃｌｃおよび蓄積容量Ｃｃｓの一方の電極に接続される。液晶容量Ｃｌｃの他方の電極は、共通電極（図示せず）に接続される。蓄積容量Ｃｃｓの他方の電極は、対応する蓄積容量線に接続される。蓄積容量線ＣＳ１〜ＣＳｎは、液晶パネル２の外部に設けた蓄積容量線駆動回路（図示せず）によって駆動される。
【００３６】
走査線駆動回路４とデータ線駆動回路５は、液晶表示装置１の駆動回路である。走査線駆動回路４は走査線ＧＬ１〜ＧＬｎを駆動し、データ線駆動回路５はデータ線ＳＬ１〜ＳＬｍを駆動する。表示制御回路３は、走査線駆動回路４に対して制御信号ＣＡを出力し、データ線駆動回路５に対して制御信号ＣＢとデータ信号ＤＴを出力する。走査線駆動回路４は、制御信号ＣＡに基づき、走査線ＧＬ１〜ＧＬｎの中から１本の走査線を順に選択し、選択した走査線にハイレベル電位を印加する。これにより、選択された走査線に対応したｍ個の画素回路６が一括して選択される。データ線駆動回路５は、制御信号ＣＢに基づき、データ信号ＤＴに応じたｍ個の電圧をデータ線ＳＬ１〜ＳＬｍにそれぞれ印加する。これにより、選択されたｍ個の画素回路６にｍ個の電圧がそれぞれ書き込まれる。
【００３７】
走査線駆動回路４は、画素回路６と同じ製造プロセスを用いて、画素回路６と共に液晶パネル２上に形成される。データ線駆動回路５は、１個以上のＩＣチップに内蔵される。データ線駆動回路５を内蔵したＩＣチップは、液晶パネル２の表面に実装される。なお、画素回路６と同じ製造プロセスを用いて、データ線駆動回路５の全部または一部を画素回路６と共に液晶パネル２上に形成してもよい。
【００３８】
以下、走査線駆動回路４として、シフトレジスタを使用する場合について説明する。図２は、走査線駆動回路４として機能するシフトレジスタの構成を示すブロック図である。図２に示すシフトレジスタ１０は、ｎ個の単位回路１１を多段接続した構成を有する。単位回路１１は、入力端子ＩＮ、クロック端子ＣＫＡ、ＣＫＢ、初期化端子ＩＮＩＴ、および、出力端子ＯＵＴを有する。表示制御回路３からシフトレジスタ１０には、制御信号ＣＡとして、スタート信号ＳＴ、２相のクロック信号ＣＫ１、ＣＫ２、および、初期化信号ＩＮＩＴが供給される。
【００３９】
図２に示すように、スタート信号ＳＴは、初段の単位回路１１の入力端子ＩＮに与えられる。クロック信号ＣＫ１は、奇数段目の単位回路１１のクロック端子ＣＫＡと、偶数段目の単位回路１１のクロック端子ＣＫＢとに与えられる。クロック信号ＣＫ２は、奇数段目の単位回路１１のクロック端子ＣＫＢと、偶数段目の単位回路１１のクロック端子ＣＫＡとに与えられる。初期化信号ＩＮＩＴは、ｎ個の単位回路１１の初期化端子ＩＮＩＴに与えられる。単位回路１１の出力信号ＯＵＴは、出力信号Ｏ１〜Ｏｎとして外部に出力されると共に、次段の単位回路１１の入力端子ＩＮに与えられる。各単位回路１１には、電源回路（図示せず）からハイレベル電位ＶＤＤとローレベル電位ＶＳＳが供給される。
【００４０】
図３は、単位回路１１の回路図である。図３に示す単位回路１１は、８個のトランジスタＴｒ１〜Ｔｒ８、容量Ｃ１、および、抵抗Ｒ１を含んでいる。トランジスタＴｒ１〜Ｔｒ８は、いずれもＮチャネル型ＴＦＴである。単位回路１１では、トランジスタＴｒ４が保護対象のトランジスタとして選択され、トランジスタＴｒ４に対応して遮光膜１２と補助容量Ｃ２が設けられる。
【００４１】
トランジスタＴｒ１のドレイン電極は、クロック端子ＣＫＡに接続される。トランジスタＴｒ１のソース電極は、トランジスタＴｒ２のドレイン電極、トランジスタＴｒ８のゲート電極、および、出力端子ＯＵＴに接続される。トランジスタＴｒ１のゲート電極は、トランジスタＴｒ３のソース電極、および、トランジスタＴｒ４のドレイン電極に接続される。トランジスタＴｒ２のゲート電極は、トランジスタＴｒ４のゲート電極、トランジスタＴｒ５、Ｔｒ８のドレイン電極、トランジスタＴｒ７のソース電極、および、抵抗Ｒ１の一端（図３では下端）に接続される。トランジスタＴｒ３、Ｔｒ５のゲート電極は入力端子ＩＮに接続され、トランジスタＴｒ７のゲート電極は初期化端子ＩＮＩＴに接続される。トランジスタＴｒ６のゲート電極はクロック端子ＣＫＢに接続され、トランジスタＴｒ６のソース電極は抵抗Ｒ１の他端に接続される。トランジスタＴｒ３、Ｔｒ６、Ｔｒ７のドレイン電極には、ハイレベル電位ＶＤＤが固定的に印加される。トランジスタＴｒ２、Ｔｒ４、Ｔｒ５、Ｔｒ８のソース電極には、ローレベル電位ＶＳＳが固定的に印加される。容量Ｃ１は、トランジスタＴｒ１のゲート電極とソース電極との間に設けられる。以下、トランジスタＴｒ１のゲート電極が接続されたノードをｎ１、トランジスタＴｒ２のゲート電極が接続されたノードをｎ２という。
【００４２】
遮光膜１２と補助容量Ｃ２は、トランジスタＴｒ４に対応して設けられる。遮光膜１２は、トランジスタＴｒ４のチャネル部を覆う本体部と、本体部と一体に形成された拡張部とを有する（詳細は後述）。遮光膜１２の拡張部と電極部材とを平面視で重なるように形成することにより、遮光膜１２と電極部材との間に補助容量Ｃ２が形成される。遮光膜１２は、他の導電性部材（配線や電極など）には接続されず、電気的に孤立するように形成される。遮光膜１２は、常にフローティング状態である。遮光膜１２の電位は、直接制御したり、固定したりできない。なお、単位回路１１は、トランジスタＴｒ１〜Ｔｒ３、Ｔｒ５〜Ｔｒ８に対応した遮光膜と補助容量を有していない。
【００４３】
シフトレジスタ１０は、初期化信号ＩＮＩＴがハイレベルのときには初期化を行い、初期化信号ＩＮＩＴがローレベルのときには通常動作を行う。図４は、シフトレジスタ１０の通常動作時のタイミングチャートである。通常動作時には、初期化信号ＩＮＩＴはローレベルであるので、トランジスタＴｒ７はオフする。このため、トランジスタＴｒ７は、シフトレジスタ１０の通常動作に影響を与えない。
【００４４】
通常動作時には、クロック信号ＣＫ１は、所定の周期でハイレベルとローレベルになる。クロック信号ＣＫ１のハイレベル期間は、１／２周期よりも短い。クロック信号ＣＫ２は、クロック信号ＣＫ１を１／２周期遅延させた信号である。スタート信号ＳＴは、期間ｔ０内のクロック信号ＣＫ２のハイレベル期間でハイレベルになる。
【００４５】
以下、初段の単位回路１１の通常動作を説明する。初段の単位回路１１では、スタート信号ＳＴが入力信号ＩＮ、クロック信号ＣＫ１がクロック信号ＣＫＡ、クロック信号ＣＫ２がクロック信号ＣＫＢである。
【００４６】
期間ｔ０において、入力信号ＩＮはハイレベルに変化する。このため、トランジスタＴｒ３はオンし、ノードｎ１の電位は（ＶＤＤ−Ｖｔｈ）になる。途中でノードｎ１の電位がトランジスタのオンレベルを超えると、トランジスタＴｒ１はオンする。このときクロック信号ＣＫＡはローレベルであるので、出力信号ＯＵＴはローレベルのままである。
【００４７】
また、入力信号ＩＮがハイレベルに変化すると、トランジスタＴｒ５はオンする。このときクロック信号ＣＫＢはハイレベルであるので、トランジスタＴｒ６もオンする。トランジスタＴｒ６のソース電極とノードｎ２との間には抵抗Ｒ１が設けられているので、トランジスタＴｒ５、Ｔｒ６が共にオンすると、ノードｎ２の電位はローレベル電位ＶＳＳに近い電位（トランジスタのオフ電位）になる。このため、トランジスタＴｒ２、Ｔｒ４はオフする。期間ｔ０の後半部で、入力信号ＩＮはローレベルに変化する。このため、トランジスタＴｒ３、Ｔｒ５はオフする。これ以降、ノードｎ１はフローティング状態でハイレベル電位を保持する。
【００４８】
期間ｔ１では、クロック信号ＣＫＡはハイレベルに変化する。このときトランジスタＴｒ１はオン状態であるので、出力端子ＯＵＴの電位は上昇し、出力信号ＯＵＴはハイレベルになる。これに伴い、容量Ｃ１やトランジスタＴｒ１の寄生容量を介して、フローティング状態であるノードｎ１の電位が突き上げられ、ノードｎ１の電位は（２×ＶＤＤ−Ｖｔｈ）付近まで上昇する（ブートストラップ動作）。ノードｎ１の電位が（ＶＤＤ＋Ｖｔｈ）より高くなるので、出力端子ＯＵＴの電位はクロック信号ＣＫＡのハイレベル電位ＶＤＤ（閾値落ちのないハイレベル電位）に等しくなる。このとき、トランジスタＴｒ８はオンし、ノードｎ２の電位をローレベル電位ＶＳＳに固定する。期間ｔ１の後半部で、クロック信号ＣＫＡはローレベルに変化する。このため、出力信号ＯＵＴはローレベルになり、ノードｎ１の電位は期間ｔ０と同じ電位（ＶＤＤ−Ｖｔｈ）に戻り、トランジスタＴｒ８はオフする。
【００４９】
期間ｔ２では、クロック信号ＣＫＢはハイレベルに変化する。このため、トランジスタＴｒ６はオンし、ノードｎ２にはハイレベル電位が印加される。このときトランジスタＴｒ５はオフ状態であるので、ノードｎ２の電位は（ＶＤＤ−Ｖｔｈ）になる。このため、トランジスタＴｒ４がオンし、ノードｎ１の電位はローレベルになり、トランジスタＴｒ１はオフする。途中でノードｎ２の電位がトランジスタのオンレベルを超えると、トランジスタＴｒ２がオンし、出力信号ＯＵＴは再びローレベルに固定される。
【００５０】
期間ｔ２の後半部で、クロック信号ＣＫＢはローレベルに変化する。このため、トランジスタＴｒ６はオフする。これ以降、クロック信号ＣＫＢのハイレベル期間では、トランジスタＴｒ６がオンし、ノードｎ２にはハイレベル電位が印加される。クロック信号ＣＫＢのローレベル期間では、ノードｎ２はフローティング状態でハイレベル電位を保持する。このように初段の単位回路１１の出力信号ＯＵＴは、期間ｔ１内のクロック信号ＣＫ１のハイレベル期間でハイレベル（電位はＶＤＤ）になる。
【００５１】
初段の単位回路１１の出力信号ＯＵＴは、２段目の単位回路１１の入力端子ＩＮに与えられる。２段目の単位回路１１は、期間ｔ１〜ｔ３において、初段の単位回路１１の期間ｔ０〜ｔ２と同様に動作する。２段目の単位回路１１の出力信号ＯＵＴは、３段目の単位回路１１の入力端子ＩＮに与えられる。３段目の単位回路１１は、期間ｔ２〜ｔ４において、初段の単位回路１１の期間ｔ０〜ｔ２と同様に動作する。ｎ個の単位回路１１は、クロック信号ＣＫ１の１／２周期ずつ遅れながら同様の動作を順に行う。したがって、シフトレジスタ１０の出力信号Ｏ１〜Ｏｎは、クロック信号ＣＫ１の１／２周期ずつ遅れながら、クロック信号ＣＫ１のハイレベル期間と同じ長さの時間だけ順にハイレベルになる。
【００５２】
初期化時には、初期化信号ＩＮＩＴがハイレベルに変化する。このとき、トランジスタＴｒ７がオンし、ノードｎ２の電位は（ＶＤＤ−Ｖｔｈ）になる。このため、トランジスタＴｒ４はオンし、ノードｎ１の電位はローレベルになり、トランジスタＴｒ１はオフする。また、トランジスタＴｒ２がオンし、出力信号ＯＵＴはローレベルになる。
【００５３】
なお、単位回路１１は、トランジスタＴｒ８を含まなくても、上記と同様に動作する。ただし、トランジスタＴｒ８を含まない単位回路１１は、ノードｎ２がフローティング状態であるときにノイズの影響を受けやすい。
【００５４】
図５は、トランジスタＴｒ４とその近傍のレイアウト図である。トランジスタＴｒ４を含め、単位回路１１に含まれるトランジスタは、下層から順に半導体層、ゲート層、および、ソース層を積層することにより形成される。遮光膜１２は、トランジスタの半導体層よりも下層に形成される。半導体層は、例えば、ポリシリコンを用いて形成される。以下、図５などのレイアウト図では、クロスハッチ部は遮光膜を表し、点状模様部は半導体層パターンを表し、右下がり斜線部はゲート層パターンを表し、左下がり斜線部はソース層パターンを表す。また、２つ以上の層が重なる位置には最上位層のパターンを記載し、層間を接続するコンタクトホールを破線で示す。
【００５５】
トランジスタＴｒ４は、ゲート電極１３、ドレイン電極１４、ソース電極１５、および、半導体部１６を有する。半導体部１６は半導体層に形成され、ゲート電極１３はゲート層に形成され、ドレイン電極１４とソース電極１５はソース層に形成される。ドレイン電極１４とソース電極１５は、所定の間隔を空けて形成される。半導体部１６は、ドレイン電極１４とソース電極１５の間に形成され、図６（ｂ）に示す形状を有する。ゲート電極１３は、ドレイン電極１４とソース電極１５の間に半導体部１６と平面視で重なるように形成される。半導体部１６のうちゲート電極１３と平面視で重なる部分が、トランジスタＴｒ４のチャネル部（チャネルが形成される部分）となる。ドレイン電極１４と半導体部１６は、コンタクトホール１７を用いて電気的に接続される。ソース電極１５と半導体部１６は、コンタクトホール１８を用いて電気的に接続される。
【００５６】
遮光膜１２は、図６（ａ）に示す形状を有する。遮光膜１２は、トランジスタＴｒ４のチャネル部を遮光する本体部１９と、本体部１９と一体に形成された拡張部２０とを有する。ソース層には、ソース電極１５と一体に電極部材２１が形成される。遮光膜１２の拡張部２０と電極部材２１とは、平面視で重なるように（拡張部２０が電極部材２１を覆うように）形成される。これにより、遮光膜１２とソース電極１５との間に補助容量Ｃ２（図３）が形成される。上述したように、ドレイン電極１４はクロック信号ＣＫＢのローレベル期間ではフローティング状態になり、ソース電極１５にはローレベル電位ＶＳＳが固定的に印加される。
【００５７】
図７は、遮光膜１２に付随する容量を示す模式図である。遮光膜１２の本体部１９と半導体部１６とが平面視で重なることにより、遮光膜１２と半導体部１６との間に容量Ｃ０が形成される。これに加えて、遮光膜１２の拡張部２０と電極部材２１とが平面視で重なることにより、遮光膜１２とソース電極１５との間に補助容量Ｃ２が形成される。このように遮光膜１２と半導体部１６との間には容量Ｃ０が介在し、遮光膜１２とソース電極１５との間には補助容量Ｃ２が介在する。容量Ｃ０は、トランジスタＴｒ４に遮光膜１２を設けると必然的に形成される。補助容量Ｃ２は、遮光膜１２を拡張し、電極部材２１を設けることにより、意図的に形成したものである。
【００５８】
以下、トランジスタＴｒ４に対応して遮光膜１２を設け、補助容量Ｃ２を設けない単位回路（単位回路１１から補助容量Ｃ２を削除した単位回路）を多段接続したシフトレジスタを比較例に係るシフトレジスタという。以下に示すように、比較例に係るシフトレジスタは、遮光膜１２を設けたことにより誤動作することがある。
【００５９】
図８は、比較例に係るシフトレジスタの誤動作時のタイミングチャートである。トランジスタＴｒ４に遮光膜１２を設けると、図７に示す容量Ｃ０が形成される。遮光膜１２はフローティング状態であるので、遮光膜１２の電荷は半導体部１６の電荷の影響を受けて変動する。逆に、トランジスタＴｒ４の動作は、遮光膜１２の電荷の影響を受ける。例えば、遮光膜１２の電荷の影響を受けて、トランジスタＴｒ４の閾値電圧が上昇したり、トランジスタＴｒ４のオフリーク電流が増大したりする。
【００６０】
比較例に係るシフトレジスタの初段の単位回路では、期間ｔ０内のスタート信号ＳＴのハイレベル期間において、トランジスタＴｒ３、Ｔｒ５がオンする。このため、ノードｎ１の電位はハイレベル、ノードｎ２の電位はローレベルになり、トランジスタＴｒ４はオフする。期間ｔ０の後半部でスタート信号ＳＴがローレベルに変化すると、トランジスタＴｒ３、Ｔｒ５はオフし、ノードｎ１、ｎ２はフローティング状態になる。
【００６１】
期間ｔ０内のスタート信号ＳＴのハイレベル期間の終了時点で、トランジスタＴｒ４のドレイン電位（ノードｎ１の電位）はハイレベルであり、トランジスタＴｒ４のソース電位はローレベルである。このときトランジスタＴｒ４はオフ状態であるので、ノードｎ１の電位はトランジスタＴｒ４を流れるオフリーク電流によって低下する。オフリーク電流が十分に小さい場合、比較例に係るシフトレジスタは正しく動作する。
【００６２】
しかしながら、比較例に係るシフトレジスタでは、初段の単位回路に含まれる、遮光膜１２を設けたトランジスタＴｒ４に大きなオフリーク電流が流れて、ノードｎ１の電位が期間ｔ０内にローレベルになることがある。この場合、期間ｔ１においてクロック信号ＣＫ１（初段の単位回路のクロック信号ＣＫＡ）がハイレベルに変化しても、比較例に係るシフトレジスタはブートストラップ動作を正常に行えず、初段の単位回路の出力信号ＯＵＴはローレベルのままになる。このように比較例に係るシフトレジスタは、トランジスタＴｒ４に遮光膜１２を設けたことにより誤動作することがある。
【００６３】
これに対して、シフトレジスタ１０の単位回路１１では、トランジスタＴｒ４に対応して遮光膜１２と補助容量Ｃ２が設けられる。補助容量Ｃ２は遮光膜１２とトランジスタＴｒ４のソース電極１５との間に設けられ、トランジスタＴｒ４のソース電極１５にはローレベル電位ＶＳＳが固定的に印加される。このため、遮光膜１２がフローティング状態でも、遮光膜１２の電荷は変動しにくく、遮光膜１２の電位は変化しにくい。したがって、トランジスタＴｒ４の動作が遮光膜１２の電荷から受ける影響は小さくなる。例えば、トランジスタＴｒ４の閾値電圧は変動しにくくなり、トランジスタＴｒ４のオフリーク電流は減少する。よって、シフトレジスタ１０によれば、トランジスタＴｒ４に遮光膜１２を設けたことによる誤動作を防止することができる。
【００６４】
また、遮光膜１２は、電気的に孤立するように形成される。このため、遮光膜１２に電位を供給する配線や、配線と遮光膜１２を接続するコンタクトホールは不要である。また、シフトレジスタ１０を形成するときに、配線と遮光膜１２を接続するコンタクトホールを形成する工程は不要である。したがって、シフトレジスタ１０によれば、回路面積を増大させずに、遮光膜に接続するコンタクトホールを形成する工程を追加せずに、トランジスタＴｒ４に遮光膜１２を設けたことによる誤動作を防止することができる。
【００６５】
以上に示すように、本実施形態に係る走査線駆動回路４は、表示パネル（液晶パネル２）上に形成され、第１導通電極（ソース電極１５）と第２導通電極（ドレイン電極１４）と制御電極（ゲート電極１３）とを有する薄膜トランジスタ（トランジスタＴｒ４）と、薄膜トランジスタのチャネル部を遮光する本体部１９と、本体部１９と一体に形成された拡張部２０とを有し、電気的に孤立した遮光膜１２と、遮光膜１２の拡張部２０と電極部材２１とが平面視で重なることにより形成された補助容量Ｃ２とを備えている。
【００６６】
このため、遮光膜と電極部材との間に形成された補助容量を用いて遮光膜の電位を安定化させ、薄膜トランジスタが遮光膜から受ける影響を小さくすることができる。したがって、遮光膜を設けたことによる駆動回路の誤動作を防止することができる。また、遮光膜は電気的に孤立しているので、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールを設ける必要がない。したがって、回路面積の増大や、製造プロセスの複雑化を防止することができる。よって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
【００６７】
また、補助容量の一方の電極である電極部材に薄膜トランジスタのオフ電位を固定的に印加することにより、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。また、オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第２導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。また、保護対象の薄膜トランジスタの第１導通電極（ソース電極１５）と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【００６８】
また、図１に示す液晶表示装置１は、複数の走査線ＧＬ１〜ＧＬｎと複数のデータ線ＳＬ１〜ＳＬｍと複数の画素回路６とを含む表示パネル（液晶パネル２）と、走査線を駆動する走査線駆動回路４と、データ線を駆動するデータ線駆動回路５とを備えている。走査線駆動回路４（シフトレジスタ１０）は、表示パネル上に形成され、上記の構成を有する。したがって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を用いて、信頼性が高く低コストの表示装置を提供することができる。
【００６９】
なお、保護対象のトランジスタがＰチャネル型である場合にも、遮光膜の拡張部と、保護対象のトランジスタのソース電極と一体に形成された電極部材とを平面視で重ねることにより、遮光膜とソース電極との間に補助容量を形成すればよい。この場合、ソース電極には、トランジスタのオフ電位としてハイレベル電位を固定的に印加すればよい。
【００７０】
（第２の実施形態）
本発明の第２の実施形態に係る走査線駆動回路は、補助容量Ｃ２の形成方法が第１の実施形態と異なる。本実施形態では、電極部材は、保護対象のトランジスタのチャネル部と同じ層に形成され、保護対象のトランジスタの第１導通電極に電気的に接続されている。以下、第１の実施形態との差異を説明する。
【００７１】
図９は、本実施形態の第１例に係る走査線駆動回路における、トランジスタＴｒ４とその近傍のレイアウト図である。第１例では、補助容量Ｃ２を形成するために、半導体層に半導体部１６と一体に電極部材２２が形成される。半導体層パターンは、図１０に示す形状を有する。遮光膜１２の拡張部２０と電極部材２２とは、平面視で重なるように（拡張部２０が電極部材２２を覆うように）形成される。電極部材２２は、コンタクトホール１８を用いてソース電極１５に電気的に接続される。これにより、第１の実施形態と同様に、遮光膜１２とソース電極１５との間に補助容量Ｃ２が形成される。
【００７２】
図１１は、本実施形態の第２例に係る走査線駆動回路における、トランジスタＴｒ４とその近傍のレイアウト図である。第２例でも、補助容量Ｃ２を形成するために、半導体層に半導体部１６と一体に電極部材２３が形成される。電極部材２３は、ドレイン電極１４とソース電極１５の間に形成される。半導体層パターンは、図１２（ｂ）に示す形状を有する。遮光膜１２は、図１２（ａ）に示す形状を有する。遮光膜１２は、トランジスタＴｒ４のチャネル部を遮光する本体部１９と、本体部１９と一体に形成された拡張部２０とを有する。遮光膜１２の拡張部２０と電極部材２３とは、平面視で重なるように（拡張部２０が電極部材２３を覆うように）形成される。これにより、第１の実施形態と同様に、遮光膜１２とソース電極１５との間に補助容量Ｃ２が形成される。
【００７３】
本実施形態の第１および第２例に係る走査線駆動回路では、電極部材２２、２３は、チャネル部と同じ層（半導体層）に形成され、薄膜トランジスタの第１導通電極（ソース電極１５）と電気的に接続されている。これにより、遮光膜の電位を安定化させる補助容量を形成し、第１の実施形態と同様に、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。第２例に係る走査線駆動回路では、電極部材は、第１および第２導通電極の間（ソース電極とドレイン電極の間）に形成されている。したがって、他の部分のレイアウトに大きな影響を与えずに補助容量を形成することができる。
【００７４】
なお、保護対象のトランジスタがＰチャネル型である場合にも、保護対象のチャネル部と同じ層に電極部材を形成し、形成した電極部材を保護対象のトランジスタのソース電極に接続すればよい。この場合、ソース電極には、トランジスタのオフ電位としてハイレベル電位を固定的に印加すればよい。
【００７５】
（第３の実施形態）
本発明の第３の実施形態に係る走査線駆動回路は、補助容量Ｃ２の形成方法が第１および第２の実施形態と異なる。本実施形態では、電極部材は、保護対象のトランジスタ以外の他のトランジスタの一方の導通電極と電気的に接続されている。以下、第１および第２の実施形態との差異を説明する。
【００７６】
図１３〜図１５は、それぞれ、本実施形態の第１〜第３例に係る走査線駆動回路における、トランジスタＴｒ４とその近傍のレイアウト図である。図１３〜図１５において、導通電極３１は、他のトランジスタのドレイン電極またはソース電極である。導通電極３１には、トランジスタのオフ電位が固定的に印加される。導通電極３１と他のトランジスタの半導体部（図示せず）とは、コンタクトホール３２を用いて電気的に接続される。
【００７７】
第１例（図１３）では、補助容量Ｃ２を形成するために、ソース層に導通電極３１と一体に電極部材２４が形成される。遮光膜１２の拡張部２０と電極部材２４は、平面視で重なるように（拡張部２０が電極部材２４を覆うように）形成される。これにより、遮光膜１２と導通電極３１との間に補助容量Ｃ２が形成される。このように他の薄膜トランジスタの一方の導通電極と一体に形成した電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【００７８】
第２例（図１４）では、補助容量Ｃ２を形成するために、半導体層に電極部材２５が形成される。電極部材２５は、他のトランジスタの半導体層と一体に形成され、コンタクトホール３２を用いて導通電極３１に電気的に接続される。遮光膜１２の拡張部２０と電極部材２５とは、平面視で重なるように（拡張部２０が電極部材２５を覆うように）形成される。これにより、遮光膜１２と導通電極３１との間に補助容量Ｃ２が形成される。このようにチャネル部と同じ層（半導体層）に形成され、他の薄膜トランジスタの一方の導通電極と電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【００７９】
第３例（図１５）では、補助容量Ｃ２を形成するために、ゲート層に電極部材２６が形成される。電極部材２６は、コンタクトホール３２を用いて導通電極３１に電気的に接続される。遮光膜１２の拡張部２０と電極部材２６とは、平面視で重なるように（拡張部２０が電極部材２６を覆うように）形成される。これにより、遮光膜１２と導通電極３１との間に補助容量Ｃ２が形成される。このように薄膜トランジスタの制御電極と同じ層（ゲート層）に形成され、他の薄膜トランジスタの一方の導通電極と電気的に接続された制御電極を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【００８０】
本実施形態の第１〜第３例に係る走査線駆動回路によれば、遮光膜の電位を安定化させる補助容量を形成し、第１および第２の実施形態と同様に、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
【００８１】
（第４の実施形態）
本発明の第４の実施形態に係る走査線駆動回路は、補助容量Ｃ２の形成方法が第１〜第３の実施形態と異なる。本実施形態では、電極部材は、保護対象のトランジスタの制御電極と一体に形成されている。以下、第１〜第３の実施形態との差異を説明する。
【００８２】
図１６は、本実施形態に係る走査線駆動回路における、トランジスタＴｒ４とその近傍のレイアウト図である。補助容量Ｃ２を形成するために、ゲート層にゲート電極１３と一体に電極部材２７が形成される。遮光膜１２の拡張部２０と電極部材２７は、平面視で重なるように（拡張部２０が電極部材２７を覆うように）形成される。これにより、遮光膜１２とゲート電極１３との間に補助容量Ｃ２が形成される。第１〜第３の実施形態とは異なり、本実施形態では、電極部材２７にはゲート電極１３と同じ電位が印加される。このように保護対象の薄膜トランジスタの制御電極（ゲート電極１３）と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【００８３】
本実施形態に係る走査線駆動回路によれば、遮光膜の電位を安定化させる補助容量を形成し、第１〜第３の実施形態と同様に、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
【００８４】
（第５の実施形態）
図１７は、本発明の第５の実施形態に係るデータ線駆動回路を含む液晶表示装置の構成を示すブロック図である。図１７に示す液晶表示装置４１は、液晶パネル４２、表示制御回路３、走査線駆動回路４、および、データ線駆動回路４３を備えている。データ線駆動回路４３は、電圧生成回路４４とデータ線選択回路４５を含んでいる。以下、図１に示す液晶表示装置１との差異を説明する。
【００８５】
液晶表示装置４１では、ｍ本のデータ線ＳＬ１〜ＳＬｍは、３本ずつ（ｍ／３）個のグループに分割される。１水平期間は３つの期間（以下、第１〜第３期間という）に分割され、第１〜第３期間のそれぞれにおいてグループ内の３本のデータ線のうち１本に、データ信号ＤＴに応じた電圧が印加される。
【００８６】
電圧生成回路４４は、制御信号ＣＢに基づき、データ信号ＤＴに応じた（ｍ／３）個の電圧を生成する。データ線選択回路４５は、電圧生成回路４４で生成された（ｍ／３）個の電圧のそれぞれを、グループ内の３本のデータ線のいずれに印加するかを切り替える。電圧生成回路４４は、１個以上のＩＣチップに内蔵される。電圧生成回路４４を内蔵したＩＣチップは、液晶パネル４２の表面に実装される。データ線選択回路４５は、画素回路６と同じ製造プロセスを用いて、画素回路６と共に液晶パネル４２上に形成される。
【００８７】
図１８は、データ線選択回路４５の回路図である。図１８に示すように、データ線選択回路４５は、ｍ個のトランジスタＴｒ９を含んでいる。ｍ個のトランジスタＴｒ９は、いずれもＮチャネル型ＴＦＴであり、ｍ本のデータ線ＳＬ１〜ＳＬｍと１対１に対応づけられる。データ線選択回路４５では、ｍ個のトランジスタＴｒ９が保護対象のトランジスタとして選択され、各トランジスタＴｒ９に対応して遮光膜１２と補助容量Ｃ２が設けられる。
【００８８】
トランジスタＴｒ９の一方の導通電極（図１８では下側の電極）は、対応するデータ線に接続される。電圧生成回路４４は、（ｍ／３）個の電圧Ｖ１〜Ｖｍ／３を出力する。１〜３番目のトランジスタＴｒ９の他方の導通電極には、電圧Ｖ１が与えられる。４〜６番目のトランジスタＴｒ９の他方の導通電極には、電圧Ｖ２が与えられる。同様に、７番目以降のトランジスタＴｒ９の他方の導通電極には、電圧生成回路４４から出力された電圧Ｖ３〜Ｖｍ／３が与えられる。１番目、４番目、…のトランジスタＴｒ９のゲート電極には、選択制御信号ＳＥＬＲが与えられる。２番目、５番目、…のトランジスタＴｒ９のゲート電極には、選択制御信号ＳＥＬＧが与えられる。３番目、６番目、…のトランジスタＴｒ９のゲート電極には、選択制御信号ＳＥＬＢが与えられる。
【００８９】
電圧生成回路４４は、第１期間では、電圧Ｖ１〜Ｖｍ／３として、データ線ＳＬ１、ＳＬ４、…に印加すべき電圧を出力する。第１期間では、選択制御信号ＳＥＬＲがハイレベルになり、１番目、４番目、…のトランジスタＴｒ９がオンする。したがって、電圧Ｖ１〜Ｖｍ／３は、データ線ＳＬ１、ＳＬ４、…に印加される。同様に、第２期間では、選択制御信号ＳＥＬＧがハイレベルになり、電圧Ｖ１〜Ｖｍ／３はデータ線ＳＬ２、ＳＬ５、…に印加される。第３期間では、選択制御信号ＳＥＬＢがハイレベルになり、電圧Ｖ１〜Ｖｍ／３はデータ線ＳＬ３、ＳＬ６、…に印加される。
【００９０】
選択制御信号ＳＥＬＲがローレベルのときに、１番目、４番目、…のトランジスタＴｒ９はオフし、データ線ＳＬ１、ＳＬ４、…（１番目、４番目、…のトランジスタＴｒ９の一方の導通電極）はフローティング状態になる。同様に、データ線ＳＬ２、ＳＬ５、…は、選択制御信号ＳＥＬＧがローレベルのときにフローティング状態になる。データ線ＳＬ３、ＳＬ６、…は、選択制御信号ＳＥＬＢがローレベルのときにフローティング状態になる。
【００９１】
液晶パネル４２上には、ハイレベル電位ＶＤＤを有する電源配線と、ローレベル電位ＶＳＳを有する電源配線とが形成される。第１〜第４の実施形態と同様に、遮光膜１２は、トランジスタＴｒ９のチャネル部を遮光する本体部と、本体部と一体に形成された拡張部とを有し、電気的に孤立するように形成される。補助容量Ｃ２を形成するために、半導体層、ゲート層、および、ソース層のいずれかに電極部材が形成される。電極部材は、ローレベル電位ＶＳＳを有する電源配線と一体に形成されるか、あるいは、ローレベル電位ＶＳＳを有する電源配線にコンタクトホールを用いて電気的に接続される。遮光膜１２の拡張部と電極部材とは、平面視で重なるように（拡張部が電極部材を覆うように）形成される。これにより、遮光膜１２とローレベル電位ＶＳＳを有する電源配線との間に補助容量Ｃ２が形成される。
【００９２】
このようにデータ線駆動回路４３の一部は、液晶パネル４２上に形成されている。液晶パネル４２上に形成されたデータ線駆動回路４３（データ線選択回路４５）では、保護対象のトランジスタであるトランジスタＴｒ９に対応して、第３の実施形態と同様の方法で、遮光膜１２と補助容量Ｃ２が設けられる。したがって、データ線駆動回路４３によれば、第１〜第４の実施形態と同様に、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
【００９３】
また、図１７に示す液晶表示装置４１は、複数の走査線ＧＬ１〜ＧＬｎと複数のデータ線ＳＬ１〜ＳＬｍと複数の画素回路６とを含む表示パネル（液晶パネル４２）と、走査線を駆動する走査線駆動回路４と、データ線を駆動するデータ線駆動回路４３とを備えている。データ線駆動回路４３の一部（データ線選択回路４５）は、表示パネル上に形成され、上記の構成を有する。したがって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を用いて、信頼性が高く低コストの表示装置を提供することができる。
【００９４】
なお、第１の実施形態では、走査線駆動回路が表示パネル上に形成されている場合について説明し、第５の実施形態では、データ線駆動回路の一部が表示パネル上に形成されている場合について説明した。本発明は、走査線駆動回路の一部が表示パネル上に形成されている場合、データ線駆動回路の一部と走査線駆動回路が表示パネル上に形成されている場合、走査線駆動回路とデータ線駆動回路の両方が表示パネル上に形成されている場合などにも適用できる。本発明は、走査線駆動回路およびデータ線駆動回路の少なくとも一方の少なくとも一部が表示パネル上に形成された表示装置に適用できる。
【００９５】
また、本発明は、第１〜第４の実施形態に係る走査線駆動回路以外の走査線駆動回路、および、第５の実施形態に係るデータ線駆動回路以外のデータ線駆動回路にも適用できる。また、第１〜第５の実施形態では、駆動回路に含まれる特定のＴＦＴを保護対象のトランジスタとして選択する場合について説明したが、駆動回路に含まれる任意のＴＦＴを保護対象のトランジスタとして選択してもよい。また、駆動回路に含まれるすべてのＴＦＴを保護対象のトランジスタとしてもよい。
【産業上の利用可能性】
【００９６】
本発明の表示装置の駆動回路は、遮光された薄膜トランジスタを含み、小面積で低コストであるという特徴を有するので、各種のアクティブマトリクス型表示装置の駆動回路として利用することができる。
【符号の説明】
【００９７】
１、４１…液晶表示装置
２、４２…液晶パネル
３…表示制御回路
４…走査線駆動回路
５、４３…データ線駆動回路
６…画素回路
１０…シフトレジスタ
１１…単位回路
１２…遮光膜
１３…ゲート電極
１４…ドレイン電極
１５…ソース電極
１６…半導体部
１７、１８、３２…コンタクトホール
１９…本体部
２０…拡張部
２１〜２７…電極部材
３１…導通電極
４４…電圧生成回路
４５…データ線選択回路
Ｔｒ１〜Ｔｒ９…トランジスタ
Ｃ１…容量
Ｃ２…補助容量
【図１】
2016190187.tif 000003
【図２】
2016190187.tif 000004
【図３】
2016190187.tif 000005
【図４】
2016190187.tif 000006
【図５】
2016190187.tif 000007
【図６】
2016190187.tif 000008
【図７】
2016190187.tif 000009
【図８】
2016190187.tif 000010
【図９】
2016190187.tif 000011
【図１０】
2016190187.tif 000012
【図１１】
2016190187.tif 000013
【図１２】
2016190187.tif 000014
【図１３】
2016190187.tif 000015
【図１４】
2016190187.tif 000016
【図１５】
2016190187.tif 000017
【図１６】
2016190187.tif 000018
【図１７】
2016190187.tif 000019
【図１８】
2016190187.tif 000020
【手続補正書】
【提出日】平成29年10月27日(2017.10.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の第１の局面は、表示パネル上に形成された表示装置の駆動回路であって、
第１導通電極と第２導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備え、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加されることを特徴とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の第２の局面は、本発明の第１の局面において、
前記電極部材は、前記第１導通電極と一体に形成されていることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の第３の局面は、本発明の第１の局面において、
前記電極部材は、前記チャネル部と同じ層に形成され、前記第１導通電極と電気的に接続されていることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の第４の局面は、本発明の第３の局面において、
前記電極部材は、前記第１および第２導通電極の間に形成されていることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明の第５の局面は、本発明の第１の局面において、
前記電極部材は、前記薄膜トランジスタ以外の他の薄膜トランジスタの一方の導通電極と電気的に接続されていることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の第６の局面は、本発明の第５の局面において、
前記電極部材は、前記他の薄膜トランジスタの一方の導通電極と一体に形成されていることを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の第７の局面は、本発明の第５の局面において、
前記電極部材は、前記チャネル部と同じ層に形成されていることを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明の第８の局面は、本発明の第５の局面において、
前記電極部材は、前記制御電極と同じ層に形成されていることを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の第９の局面は、表示装置であって、
複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路とを備え、
前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
第１導通電極と第２導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含み、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加されることを特徴とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明の第１の局面によれば、遮光膜と電極部材との間に形成された補助容量を用いて遮光膜の電位を安定化させ、薄膜トランジスタが遮光膜から受ける影響を小さくすることができる。したがって、遮光膜を設けたことによる駆動回路の誤動作を防止することができる。また、遮光膜は電気的に孤立しているので、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールを設ける必要がない。したがって、回路面積の増大や、製造プロセスの複雑化を防止することができる。よって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
また、補助容量の一方の電極である電極部材に薄膜トランジスタのオフ電位を固定的に印加することにより、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第２導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明の第２の局面によれば、薄膜トランジスタの第１導通電極と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の第３の局面によれば、薄膜トランジスタのチャネル部と同じ層に形成され、薄膜トランジスタの第１導通電極と電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明の第４の局面によれば、第１および第２導通電極の間に電極部材を形成することにより、他の部分のレイアウトに大きな影響を与えずに補助容量を形成することができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明の第５の局面によれば、電極部材を他の薄膜トランジスタの一方の導通電極と電気的に接続することにより、他の薄膜トランジスタの一方の導通電極に固定的に印加されたオフ電位を電極部材に印加し、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。また、オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第２導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明の第６の局面によれば、他の薄膜トランジスタの一方の導通電極と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明の第７の局面によれば、薄膜トランジスタのチャネル部と同じ層に形成され、他の薄膜トランジスタの一方の導通電極に電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本発明の第８の局面によれば、薄膜トランジスタの制御電極と同じ層に形成され、他の薄膜トランジスタの一方の導通電極と電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【補正の内容】
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明の第９の局面によれば、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を用いて、信頼性が高く低コストの表示装置を提供することができる。
【手続補正２３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示パネル上に形成された表示装置の駆動回路であって、
第１導通電極と第２導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備え、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加されることを特徴とする、駆動回路。
【請求項２】
前記電極部材は、前記第１導通電極と一体に形成されていることを特徴とする、請求項１に記載の駆動回路。
【請求項３】
前記電極部材は、前記チャネル部と同じ層に形成され、前記第１導通電極と電気的に接続されていることを特徴とする、請求項１に記載の駆動回路。
【請求項４】
前記電極部材は、前記第１および第２導通電極の間に形成されていることを特徴とする、請求項３に記載の駆動回路。
【請求項５】
前記電極部材は、前記薄膜トランジスタ以外の他の薄膜トランジスタの一方の導通電極と電気的に接続されていることを特徴とする、請求項１に記載の駆動回路。
【請求項６】
前記電極部材は、前記他の薄膜トランジスタの一方の導通電極と一体に形成されていることを特徴とする、請求項５に記載の駆動回路。
【請求項７】
前記電極部材は、前記チャネル部と同じ層に形成されていることを特徴とする、請求項５に記載の駆動回路。
【請求項８】
前記電極部材は、前記制御電極と同じ層に形成されていることを特徴とする、請求項５に記載の駆動回路。
【請求項９】
複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路とを備え、
前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
第１導通電極と第２導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含み、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加されることを特徴とする、表示装置。
【国際調査報告】
2016190187.tif 000021
2016190187.tif 000022
2016190187.tif 000023
2016190187.tif 000024