(57)【要約】  スイッチング電源装置１の高効率化を図る。  スイッチング電源装置１に設けられた積層トランス３０は、複数の第１導電コイル層３１ｅを有する１次巻線３１と、複数の第２導電コイル層３２ｅ，３３ｅを有する２次巻線３２，３３と、を備え、前記複数の第１導電コイル層３１ｅと前記複数の第２導電コイル層３２ｅ，３３ｅとが絶縁層３１ｃ，３２ｃ，３３ｃを介して積層され、前記１次巻線３１と前記２次巻線３２，３３とが、鉄心３４を介して電磁気的に結合されている。そして、前記１次巻線３１及び前記２次巻線３２，３３の巻き線間容量４７，４９を抜けて流れる電流により生じる損失と、負荷電流による前記１次巻線３１及び前記２次巻線３２，３３の銅損と、に基づき、全体の損失が最小となるように、前記１次巻線３１と前記２次巻線３２，３３との間の電磁気的な疎結合の層位置が設定されている。
2017085785.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をスイッチングして交流電圧に変換するスイッチング回路と、
前記スイッチング回路の出力電圧により共振する共振回路と、
前記共振回路の出力電圧が与えられる積層トランスと、
前記積層トランスから出力される交流電圧を整流する整流回路と、
を備えるスイッチング電源装置であって、
前記積層トランスは、
複数の第１導電コイル層を有し、前記共振回路の出力電圧が与えられる１次巻線と、
複数の第２導電コイル層を有し、前記交流電圧を出力する２次巻線と、
を備え、
前記複数の第１導電コイル層と前記複数の第２導電コイル層とが絶縁層を介して積層され、前記１次巻線と前記２次巻線とが、鉄心を介して電磁気的に結合され、
前記１次巻線と前記２次巻線との間の電位変動の大きな層間が、電磁気的な疎結合になるような層構成になっていることを特徴とするスイッチング電源装置。
【請求項２】
前記積層トランスは、更に、
前記１次巻線と前記２次巻線との間の前記電位変動の小さい層間が、電磁気的な密結合になるような層構成になっていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記疎結合の層は、
前記絶縁層の厚みを厚くする、又は、前記絶縁層の比誘電率を低減することにより、形成されていることを特徴とする請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記１次巻線は、
前記絶縁層を有する第１絶縁板と、
前記第１絶縁板に形成された前記第１導電コイル層と、
をそれぞれ備える複数の第１印刷配線板により構成され、
前記複数の第１印刷配線板は、前記各第１絶縁板に形成されたスルーホールを介して直列に接続され、
前記２次巻線は、
前記絶縁層を有する第２絶縁板と、
前記第２絶縁板に形成された前記第２導電コイル層と、
をそれぞれ備える複数の第２印刷配線板により構成され、
前記複数の第２印刷配線板は、前記各第２絶縁板に形成されたスルーホールを介して直列に接続され、
前記疎結合の層は、
前記第１絶縁板及び前記第２絶縁板の厚みを厚くする、又は、前記第１絶縁板及び前記第２絶縁板の比誘電率を低減することにより、
形成されていることを特徴とする請求項１又は２記載のスイッチング電源装置。
【請求項５】
前記１次巻線は、
前記絶縁層を有する第１絶縁板と、
前記第１絶縁板に形成された前記第１導電コイル層と、
をそれぞれ備える複数の第１印刷配線板により構成され、
前記２次巻線は、
並列に接続された第１の２次巻線と第２の２次巻線とを有し、
前記第１の２次巻線及び前記第２の２次巻線は、それぞれ、
前記絶縁層を有する第２絶縁板と、
前記第２絶縁板に形成された前記第２導電コイル層と、
をそれぞれ備える複数の第２印刷配線板により構成され、
前記複数の第２印刷配線板は、前記各第２絶縁板に形成されたスルーホールを介して直列に接続され、
前記疎結合の層は、
前記第１絶縁板及び前記第２絶縁板の厚みを厚くする、又は、前記第１絶縁板及び前記第２絶縁板の比誘電率を低減することにより、
形成されていることを特徴とする請求項１又は２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、鉄心（ヨーク）に対して複数の巻線（コイル）を積層してなる積層トランス（積層変圧器）を用いたＬＬＣ共振コンバータ等のスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来、例えば、特許文献１には、積層トランスの技術が記載されている。積層トランスは、コイル状の導体パターンからなる１次巻線が形成された印刷配線板と、コイル状の導体パターンからなる２次巻線が形成された印刷配線板と、が複数、積層され、その複数の印刷配線板を貫通して鉄心が挿入されて構成されている。１次巻線と２次巻線とは、鉄心を介して電磁気結合され、１次巻線に印加された１次電圧により、鉄心内に所定方向の磁束が形成され、２次巻線に２次電圧が誘起される。一般的なトランスは、１次巻線及び２次巻線がコイルボビンに巻装され、そのコイルボビンに鉄心が挿通して構成されている。このような一般的なトランスに対して、積層トランスは、１次巻線と２次巻線との間隔が狭くなるので、電磁気結合が密となり、漏れインダクタンスの値が小さくなる。【０００３】
そのため、例えば、ＬＬＣ共振コンバータに積層トランスを用いた場合、スイッチング素子のソフトスイッチング（即ち、零電流状態又は零電圧状態でのスイッチング）を実現することが困難となり、スイッチング損失が増大し、電力変換効率が低下する。更に、積層トランスは、漏れインダクタンスの値が小さいので、これを補うために、新たにチョークコイル（リアクトル）を付加しなければならず、部品点数の増加によって、ＬＬＣ共振コンバータが大型化する。【０００４】
このような不都合を解決するために、特許文献１の積層トランスでは、１次巻線と２次巻線との間隔を拡げて、漏れ磁束を増加させることにより、漏れインダクタンスの値を大きくする工夫をしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２８９８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の積層トランスは、１次巻線及び２次巻線間を密結合できるため、交流抵抗を低く抑えられる利点がある。しかし、従来の積層トランスを、ＬＬＣ共振回路のような２次側にチョークコイルを持たないＬＬＣ共振コンバータに用いた場合、積層トランスの１次巻線及び２次巻線間容量を抜けて流れる電流により、大きな損失（以下「容量損」という。）が発生する。この容量損は、特に、積層トランスの１次巻線及び２次巻線の巻数比が大きいときに顕著となり、高効率化の妨げになるという課題があるが、このような課題について、特許文献１には何ら開示されていないばかりか、その解決策も示唆されていない。
【課題を解決するための手段】
【０００７】
本発明のスイッチング電源装置は、直流電圧をスイッチングして交流電圧に変換するスイッチング回路と、前記スイッチング回路の出力電圧により共振する共振回路と、前記共振回路の出力電圧が与えられる積層トランスと、前記積層トランスから出力される交流電圧を整流する整流回路と、を備えている。【０００８】
そして、前記積層トランスは、複数の第１導電コイル層を有し、前記共振回路の出力電圧が与えられる１次巻線と、複数の第２導電コイル層を有し、前記交流電圧を出力する２次巻線と、を備え、前記複数の第１導電コイル層と前記複数の第２導電コイル層とが絶縁層を介して積層され、前記１次巻線と前記２次巻線とが、鉄心を介して電磁気的に結合され、前記１次巻線と前記２次巻線との間の電位変動の大きな層間が、電磁気的な疎結合になるような層構成になっていることを特徴とする。
【発明の効果】
【０００９】
本発明のスイッチング電源装置によれば、積層トランスにおいて、１次巻線及び２次巻線間容量を抜けて流れる電流により生じる容量損と、負荷電流による１次巻線及び２次巻線の抵抗損である銅損と、を有する、積層トランスの全体の損失が最小となるので、簡単且つ容易に、スイッチング電源装置を高効率化できる。
【図面の簡単な説明】
【００１０】
【図１】図１は本発明の実施例１におけるスイッチング電源装置１を示す回路図である。
【図２Ａ】図２Ａは図１中の積層トランス３０の図記号を示す図である。
【図２Ｂ】図２Ｂは図２Ａの積層トランス３０を示す概略の縦断面図である。
【図２Ｃ】図２Ｃは図２Ｂ中の第１印刷配線板３１．１の外観を示す概略の斜視図である。
【図２Ｄ】図２Ｄは図２Ｂ中の第２印刷配線板３２．１の外観を示す概略の斜視図である。
【図２Ｅ】図２Ｄは図２Ｂ中の第２印刷配線板３３．１の外観を示す概略の斜視図である。
【図３Ａ】図３Ａは密結合ＤＣＳの層構成例を示す断面図である。
【図３Ｂ】図３Ｂは片側から疎結合ＳＣＳの層構成例を示す断面図である。
【図３Ｃ】図３Ｃは片側から疎結合ＳＣＳの層構成例を示す断面図である。
【図３Ｄ】図３Ｄは外側から疎結合ＳＣＳの構成例を示す断面図である。
【図４】図４は図１中の循環電流ｉｃ２及び逆循環電流−ｉｃ２を示す波形図である。
【図５Ａ】図５Ａは共振回路２０がＦＥＴ１１に接続されている場合のスイッチング電源装置１の等価回路図である。
【図５Ｂ】図５Ｂは図５Ａ中の電圧波形Ｖｃｔ１，Ｖｃｔ２を示す図である。
【図６Ａ】図６Ａは積層トランス３０の層構成に対する損失を示す図である。
【図６Ｂ】図６Ｂは絶縁板３１ｃ，３２ｃ，３３ｃの厚みに対する損失の実験結果を示す図である。
【図６Ｃ】図６Ｃは絶縁板３１ｃ，３２ｃ，３３ｃの比誘電率εｒに対する損失の実験結果を示す図である。
【図７Ａ】図７Ａは本発明の実施例２におけるスイッチング電源装置１Ａを示す等価回路図である。
【図７Ｂ】図７Ｂは図７Ａ中の電圧波形Ｖｃｔ１，Ｖｃｔ２を示す図である。
【図８Ａ】図８Ａは本発明の実施例３におけるスイッチング電源装置１Ｂを示す等価回路図である。
【図８Ｂ】図８Ｂは図８Ａ中の電圧波形Ｖｃｔ１，Ｖｃｔ２を示す図である。
【発明を実施するための形態】
【００１１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１２】
（実施例１の構成）
図１は、本発明の実施例１における積層トランスを有するスイッチング電源装置１を示す概略の回路図である。【００１３】
スイッチング電源装置１は、例えば、電流共振型コンバータであるＬＬＣ共振コンバータであり、正側入力端子２ａ及び負側入力端子２ｂを有している。正側入力端子２ａ及び負側入力端子２ｂ間には、太陽電池等の直流電源３とこの内部の抵抗４とが、直列に接続され、その入力端子２ａ，２ｂ間に、直流の入力電圧Ｖｉｎ（例えば、４００Ｖ）が入力される。入力端子２ｂは、抵抗５を介してグランドＧＮＤに接続されている。入力端子２ａ，２ｂには、平滑用の入力コンデンサ６を介して、スイッチング回路１０が接続されている。【００１４】
スイッチング回路１０は、正側入力端子２ａに接続された接続点Ｎ１と、負側入力端子２ｂに接続された接続点Ｎ２と、の間に、２つのスイッチング素子（例えば、電界効果トランジスタ、以下「ＦＥＴ」という。）１１，１２が直列に接続されたハーフブリッジ構成になっている。２つのＦＥＴ１１，１２は、スイッチング信号Ｓ１，Ｓ２により相補的にオン／オフ動作して、直流の入力電圧Ｖｉｎを交流電圧に変換する機能を有している。ＦＥＴ１１のソース・ドレイン間には、ボディダイオード１１ａが逆並列に接続されると共に、寄生抵抗１１ｂ及び寄生容量１１ｃの直列回路が並列に接続されている。同様に、ＦＥＴ１２のソース・ドレイン間にも、ボディダイオード１２ａが逆並列に接続されると共に、寄生抵抗１２ｂ及び寄生容量１２ｃの直列回路が並列に接続されている。【００１５】
入力端子２ａ側の接続点Ｎ１と２つのＦＥＴ１１，１２の接続点Ｎ３とには、共振回路２０が接続されている。共振回路２０は、共振コンデンサ２１、共振インダクタ２２、積層トランス３０の励磁インダクタ２３、及び積層トランス３０の内部の抵抗２４を有し、これらの共振コンデンサ２１、共振インダクタ２２、励磁インダクタ２３、及び抵抗２４が、接続点Ｎ１と接続点Ｎ３との間に直列に接続されている。【００１６】
共振コンデンサ２１及び励磁インダクタ２３の接続点Ｎ４と、共振インダクタ２２及び抵抗２４の接続点Ｎ５と、には、漏れインダクタ２５、積層トランス３０の１次巻線３１、及びこの１次巻線３１の内部の抵抗２６が、直列に接続されている。【００１７】
積層トランス３０は、１つの１次巻線３１と２つの２次巻線３２，３３とを有し、これらの１次巻線３１と２次巻線３２，３３とが、鉄心３４を介して、電磁気的に結合されている。２次巻線３２の巻き始め側には、この２次巻線３２の内部の抵抗４１、漏れインダクタ４２、及び接続点Ｎ６が直列に接続されている。２次巻線３３の巻き終わり側には、この２次巻線３３の内部の抵抗４３、漏れインダクタ４４、及び接続点Ｎ７が直列に接続されている。更に、２つの２次巻線３２，３３間のセンタタップＴＰには、このセンタタップＴＰ側の内部の抵抗４５を介して、接続点Ｎ８が接続されている。【００１８】
１次巻線３１側の漏れインダクタ２５は、２次巻線３２，３３の漏れインダクタを１次側に換算したものである。２次巻線３２，３３側の漏れインダクタ４２，４４は、１次巻線３１の漏れインダクタを２次側に換算したものである。１次巻線３１の巻き初め側の漏れインダクタ２５は、通常のフォワードコンバータ等では、損失の原因になる。しかし、本実施例１のような電流共振型コンバータにおいて、漏れインダクタ２５は、共振インダクタ２２と直列になって共振要素となるため、損失にはならない。１次巻線３１側の共振インダクタ２２は、１次巻線３１の漏れインダクタで構成しても良い。【００１９】
積層トランス３０の１次側の接続点Ｎ４と積層トランス３０の２次側の接続点Ｎ６との間には、積層トランス３０の内部の抵抗４６と、寄生容量である１次巻線３１及び２次巻線３２の巻線間容量４７と、が直列に接続されている。同様に、積層トランス３０の１次側の接続点Ｎ５と積層トランス３０の２次側の接続点Ｎ７との間には、積層トランス３０の内部の抵抗４８と、寄生容量である１次巻線３１及び２次巻線３３の巻線間容量４９と、が直列に接続されている。【００２０】
接続点Ｎ６，Ｎ７には、整流回路５０が接続されている。整流回路５０は、接続点Ｎ６，Ｎ７上の交流電圧を半波整流する回路であり、２つの整流素子（例えば、ＦＥＴ）５１，５２により構成されている。２つのＦＥＴ５１，５２は、スイッチング信号Ｓ３，Ｓ４によりそれぞれオン状態となった時に順方向へ電流を流す素子である。ＦＥＴ５１のソース・ドレイン間には、ボディダイオード５１ａが逆並列に接続されると共に、寄生抵抗５１ｂ及び寄生容量５１ｃの直列回路が並列に接続されている。同様に、ＦＥＴ５２のソース・ドレイン間には、ボディダイオード５２ａが逆並列に接続されると共に、寄生抵抗５２ｂ及び寄生容量５２ｃの直列回路が並列に接続されている。【００２１】
整流素子としてＦＥＴ５１，５２を使用すれば、不要なときに電流を遮断できる利点がある。なお、２つのＦＥＴ５１，５２に代えて、２つのダイオードを設けても良い。【００２２】
ＦＥＴ５１，５２の出力側の接続点Ｎ９と、センタタップＴＰ側の接続点Ｎ８と、の間には、平滑用出力コンデンサ５３及び抵抗５４の直列回路を介して、正側出力端子５５ａ及び負側出力端子５５ｂが接続されている。出力端子５５ａ，５５ｂから出力される直流の出力電圧Ｖｏｕｔは、負荷回路６０へ供給される。【００２３】
負荷回路６０は、出力端子５５ａ，５５ｂ間に接続された負荷抵抗６１を有している。出力端子５５ｂは、抵抗６２及びコンデンサ６３を介して、グランドＧＮＤに接続されている。【００２４】
なお、図１中の破線矢印は、巻線間容量４７，４９に流れる循環電流ｉｃ１の経路である。又、太い実線矢印は、その循環電流ｉｃ１に対応した循環電流ｉｃ２の経路である。【００２５】
図２Ａは、図１中の積層トランス３０の図記号を示す図である。図２Ｂは、図２Ａの積層トランス３０を示す概略の縦断面図である。図２Ｃは、図２Ｂ中の第１印刷配線板３１．１の外観を示す概略の斜視図である。図２Ｄは、図２Ｂ中の第２印刷配線板３２．１の外観を示す概略の斜視図である。更に、図２Ｅは、図２Ｂ中の第２印刷配線板３３．１の外観を示す概略の斜視図である。【００２６】
積層トランス３０の１次巻線３１は、巻き始め３１ａ及び巻き終わり３１ｂを有している。２つの２次巻線３２，３３のうち、２次巻線３２は、巻き始め３２ａ及び巻き終わり３２ｂを有し、更に、２次巻線３３も、巻き始め３３ａ及び巻き終わり３３ｂを有している。２次巻線３２の巻き終わり３２ｂと２次巻線３３の巻き始め３３ａとは、センタタップＴＰを介して相互に接続されている。【００２７】
積層トランス３０の１つの１次巻線３１と２つの２次巻線３２，３３との間には、寄生容量である巻線間容量４７，４９がそれぞれ接続されている。積層トランス３０は、例えば、ＥＩ形の鉄心３４と、複数（例えば、８層）の第１印刷配線板３１．１−３１．８により構成される１つの１次巻線３１と、複数（例えば、１６層）の第２印刷配線板３２．１−３２．８，３３．１−３３．８により構成される２つの２次巻線３２，３３と、を有し、それらの複数の第１印刷配線板３１．１−３１．８及び複数の第２印刷配線板３２．１−３２．８，３３．１−３３．８が、ＥＩ形の鉄心３４に支持されて積層されている。【００２８】
なお、１次巻線３１を構成する複数の第１印刷配線板３１．１−３１．８、２次巻線３２を構成する複数の第２印刷板配線３２．１−３２．８、及び２次巻線３３を構成する複数の第２印刷配線板３３．１−３３．８は、それぞれ８層だけ設けられているが、積層トランス３０の容量等に応じて、その層数が任意に選定される。【００２９】
ＥＩ形の鉄心３４は、３つの鉄心脚３４ａ１，３４ａ２，３４ａ３を有するＥ形鉄心３４ａと、Ｉ形鉄心３４ｂと、を有している。３つの鉄心脚３４ａ１，３４ａ２，３４ａ３の頂部には、Ｉ形鉄心３４ｂが固定されている。【００３０】
１次巻線３１を構成している複数の第１印刷配線板３１．１−３１．８は、同一の構造である。例えば、第１印刷配線板３１．１は、絶縁層を有する第１絶縁板３１ｃを備え、この第１絶縁板３１ｃの中央に、鉄心脚３４ａ２を挿入するための鉄心脚挿入孔３１ｄが形成されている。第１絶縁板３１ｃ上において、中央の鉄心脚挿入孔３１ｄの周囲には、１回巻きされた第１導電コイル層３１ｅが形成されている。なお、第１導電コイル層３１ｅは、２回巻き等であっても良い。積層された８層の第１導電コイル層３１ｅは、巻き始め３１ａ側及び巻き終わり３１ｂ側に形成されたスルーホールを介して、直列に接続されている。【００３１】
２次巻線３２を構成している複数の第２印刷配線板３２．１−３２．８は、同一の構造である。例えば、第２印刷配線板３２．１は、絶縁層を有する第２絶縁板３２ｃを備え、この第２絶縁板３２ｃの中央に、鉄心脚３４ａ２を挿入するための鉄心脚挿入孔３２ｄが形成されている。第２絶縁板３２ｃ上において、中央の鉄心脚挿入孔３２ｄの周囲には、１回巻きされた第２導電コイル層３２ｅが形成されている。なお、第２導電コイル層３２ｅは、２回巻き等であっても良い。【００３２】
同様に、２次巻線３３を構成している複数の第２印刷配線板３３．１−３３．８は、同一の構造である。例えば、第２印刷配線板３３．１は、絶縁層を有する第２絶縁板３３ｃを備え、この第２絶縁板３３ｃの中央に、鉄心脚３４ａ２を挿入するための鉄心脚挿入孔３３ｄが形成されている。第２絶縁板３３ｃ上において、中央の鉄心脚挿入孔３３ｄの周囲には、１回巻きされた第２導電コイル層３３ｅが形成されている。なお、第２導電コイル層３３ｅは、２回巻き等であっても良い。【００３３】
２つの第２導電コイル層３２ｅ，３３ｅは、巻き始め３２ａ，３３ａ側及び巻き終わり３２ｂ，３３ｂ側に形成されたスルーホールを介して、並列に接続され、２層１組になっている。積層された２層８組の第２導電コイル層３２ｅ，３３ｅは、スルーホールを介して、直列に接続されている。【００３４】
以下、組になった複数の第２印刷配線板３２．１−３２．８，３３．１−３３．８を模式的に表す場合には、符号「３２・３３．１−３２・３３．８」を付す。【００３５】
複数の第１印刷配線板３１．１−３１．８、及び複数の第２印刷配線板３２・３３．１−３２・３３．８は、絶縁性の接着剤等で接着されて積層されている。【００３６】
図３Ａ、図３Ｂ、図３Ｃ、図３Ｄは、図２Ｂ−図２Ｅ中の第１印刷配線板３１．１−３１．８及び第２印刷配線板３２・３３．１−３２・３３．８の層構成例を示す断面図である。図３Ａは密結合ＤＣＳの層構成例、図３Ｂ及び図３Ｃは片側から疎結合ＳＣＳの層構成例、更に、図３Ｄは外側から疎結合ＳＣＳの層構成例である。【００３７】
図３Ａの層構成例では、Ｉ形鉄心３４ｂとＥ形鉄心３４ａとの間において、上下方向に、第１印刷配線板３１．１−３１．８と第２印刷配線板３２・３３．１−３２・３３．８とが交互に配置されて、第１印刷配線板３１．１−３１．８と第２印刷配線板３２・３３．１−３２・３３．８との電磁気的な結合が、密結合ＤＣＳの状態になっている。【００３８】
図３Ｂの層構成例では、Ｉ形鉄心３４ｂとＥ形鉄心３４ａとの間において、Ｅ形鉄心３４ａ寄りの片側から、３つの第１印刷配線板３１．６−３１．８と３つの第２印刷配線板３２・３３．６−３２・３３．８とが、疎結合ＳＣＳの状態になっている。それ以外の５つの第１印刷配線板３１．１−３１．５と５つの第２印刷配線板３２・３３．１−３２・３３．５とは、密結合ＤＣＳの状態になっている。【００３９】
図３Ｃの層構成例では、Ｉ形鉄心３４ｂとＥ形鉄心３４ａとの間において、Ｉ形鉄心３４ｂ寄りの片側から、３つの第１印刷配線板３１．１−３１．３と３つの第２印刷配線板３２・３３．１−３２・３３．３とが、疎結合ＳＣＳの状態になっている。それ以外の５つの第１印刷配線板３１．４−３１．８と５つの第２印刷配線板３２・３３．４−３２・３３．８とは、密結合ＤＣＳの状態になっている。【００４０】
図３Ｄの層構成例では、Ｉ形鉄心３４ｂとＥ形鉄心３４ａとの間の中心付近から外側において、３つの印刷配線板３１．１−３１．３と３つの第２印刷配線板３２・３３．１−３２・３３．３との電磁気的な結合が、疎結合ＳＣＳの状態になっており、更に、３つの印刷配線板３１．６−３１．８と３つの第２印刷配線板３２・３３．６−３２・３３．８とが、疎結合ＳＣＳの状態になっている。中心付近の２つの第１印刷配線板３１．４，３１．５と２つの第２印刷配線板３２・３３．４，３２・３３．５とは、密結合ＤＣＳの状態になっている。【００４１】
本実施例１の図１のスイッチング電源装置１では、図３Ｂの層構成を有する積層トランス３０が採用されている。【００４２】
（実施例１の動作等）
本実施例１におけるスイッチング電源装置１の全体の動作（Ｉ）、積層トランス３０における１次側の回路構成例（ＩＩ）、積層トランス３０における最適な層構成の決定（ＩＩＩ）、及び、疎結合ＳＣＳの形成例（ＩＶ）について、以下、説明する。【００４３】
（Ｉ）  スイッチング電源装置１の全体の動作
図１及び図２Ａ−図２Ｅにおいて、図示しない制御回路から出力される４つのスイッチング信号Ｓ１−Ｓ４により、スイッチング回路１０内の２つのＦＥＴ１１，１２と整流回路５０内の２つのＦＥＴ５１，５２とが、オン／オフ動作する。スイッチング回路１０内の２つのＦＥＴ１１及びＦＥＴ１２は、相補的にオン／オフ動作し、２つのＦＥＴ１１，１２が同時にオン状態になって貫通電流が流れないように、２つのＦＥＴ１１，１２のオン／オフ切り替え時に、２つのＦＥＴ１１，１２が同時にオフ状態になる短時間のデッドタイムが設けられている。そのデッドタイムの期間内において、２つのＦＥＴ１１，１２がソフトスイッチング（即ち、零電圧スイッチング（ＺＶＳ）又は零電流スイッチング（ＺＣＳ））を行い、スイッチング損失とノイズ発生を少なくして、高効率が図られている。【００４４】
整流回路５０内のＦＥＴ５１は、スイッチング回路１０内のＦＥＴ１１に同期してオン／オフ動作し、更に、整流回路５０内のＦＥＴ５２も、スイッチング回路１０内のＦＥＴ１２に同期してオン／オフ動作するようになっている。【００４５】
例えば、ＦＥＴ１１，５１がオフ状態、ＦＥＴ１２，５２がオン状態になると、直流電源３から抵抗４を介して入力端子２ａへ供給される直流の入力電圧Ｖｉｎが、入力コンデンサ６で平滑される。平滑された電源電流は、接続点Ｎ１を介して、共振回路２０へ入力され、共振コンデンサ２１、接続点Ｎ４、励磁インダクタ２３、及び抵抗２４の経路で接続点Ｎ５へ分流すると共に、漏れインダクタ２５、積層トランス３０の１次巻線３１、及び抵抗２６の経路で接続点Ｎ５へ分流する。分流した２つの電流は、接続点Ｎ５で合流された後、共振インダクタ２２及び接続点Ｎ３の経路で共振電流が流れる。接続点Ｎ３の共振電流は、オン状態のＦＥＴ１２を通して、入力端子２ｂへ流れる。【００４６】
積層トランス３０の１次巻線３１に流れる１次電流ｉ１により、１次巻線３１の両端電極間に１次電圧ｖ１が生じる。すると、積層トランス３０の２次巻線３３に２次電流ｉ２（＝１次電流ｉ１×（２次巻き線数ｎ２／１次巻線数ｎ１））が誘起され、その２次巻線３３の両端電極間に２次電圧ｖ２（＝１次電圧ｖ１×（２次巻線数ｎ２／１次巻線数ｎ１））が発生する。２次巻線３３に流れる２次電流ｉ２は、抵抗４５、漏れインダクタ４４及び抵抗４３を通して、整流回路５０内のＦＥＴ５２にて整流され、更に、出力コンデンサ５３及び抵抗５４にて平滑された後、直流の出力電圧Ｖｏｕｔが出力端子５５ａ，５５ｂから出力され、負荷回路６０へ供給される。【００４７】
次に、ＦＥＴ１１，５１がオン状態、ＦＥＴ１２，５２がオフ状態になると、共振回路２０内の共振コンデンサ２１に蓄積された電荷が、接続点Ｎ１、オン状態のＦＥＴ１１、接続点Ｎ３、共振インダクタ２２、及び接続点Ｎ５の経路で流れる。この共振電流は、抵抗２４及び励磁インダクタ２３へ分流すると共に、抵抗２６、積層トランス３０の１次巻線３１及び漏れインダクタ２５へ分流する。分流した２つの電流は、接続点Ｎ４で合流された後、共振コンデンサ２１へ流れる。【００４８】
積層トランス３０の１次巻線３１に流れる１次電流ｉ１により、１次巻線３１の両端電極間に１次電圧ｖ１が生じる。すると、積層トランス３０の２次巻線３２に２次電流ｉ２（＝１次電流ｉ１×（２次巻き線数ｎ２／１次巻線数ｎ１））が誘起され、その２次巻線３２の両端電極間に２次電圧ｖ２（＝１次電圧ｖ１×（２次巻線数ｎ２／１次巻線数ｎ１））が発生する。２次巻線３２に流れる２次電流ｉ２は、抵抗４５、漏れインダクタ４２及び抵抗４１を通して、整流回路５０内のＦＥＴ５１にて整流され、更に、出力コンデンサ５３及び抵抗５４にて平滑された後、直流の出力電圧Ｖｏｕｔが出力端子５５ａ，５５ｂから出力され、負荷回路６０へ供給される。【００４９】
出力電圧Ｖｏｕｔを制御する場合、図示しない制御回路は、出力電圧Ｖｏｕｔの変動を検出し、その出力電圧Ｖｏｕｔが目標値よりも高くなると、スイッチング信号Ｓ１，Ｓ２の周波数を上げ、出力電圧Ｖｏｕｔを下げる。又、図示しない制御回路は、検出した出力電圧Ｖｏｕｔが目標値よりも低くなると、スイッチング信号Ｓ１，Ｓ２の周波数を下げ、出力電圧Ｖｏｕｔを上げる。これにより、出力電圧Ｖｏｕｔの変動が抑制されて、目標値に維持される、定電圧制御が行われる。【００５０】
図４は、図１中の循環電流ｉｃ２及びこの逆循環電流−ｉｃ２を示す波形図である。図４において、横軸は時間（ｔ）、縦軸は電流（ｉ）である。【００５１】
図１の回路において、ＦＥＴ１１，５１がオフ状態、及びＦＥＴ１２，５２がオン状態の時には、図１中の破線矢印で示すような循環電流ｉｃ１が流れる。この循環電流ｉｃ１は、巻線間容量４７、抵抗４６、接続点Ｎ４、漏れインダクタ２５、積層トランス３０の１次巻線３１、抵抗２６、接続点Ｎ５、抵抗４８、巻線間容量４９、接続点Ｎ７、漏れインダクタ４４、抵抗４３、積層トランス３０の２次巻線３３、センタタップＴＰ、抵抗４５、接続点Ｎ８、出力コンデンサ５３、抵抗５４、接続点Ｎ９、オフ状態のＦＥＴ５１のボディダイオード５１ａ、接続点Ｎ６、及び巻線間容量４７の経路で流れる。単位時間当たりの電圧をｄｖ／ｄｔとすると、巻線間容量４９の箇所には、ｄｖ／ｄｔの大きな電圧が掛かっている。【００５２】
このような循環電流ｉｃ１に対応して、図４に示すような循環電流ｉｃ２が流れ、この循環電流ｉｃ２中に、振動電流ｏｃが発生する。逆循環電流−ｉｃ２は、循環電流ｉｃ２と逆方向に流れる電流であり、循環電流ｉｃ２と同様に、振動電流ｏｃが発生する。循環電流ｉｃ２，−ｉｃ２は、積層トランス３０の１次巻線３１と２次巻線３３との巻数比倍の電流であり、２次巻線３３、抵抗４５、接続点Ｎ８、出力コンデンサ５３、抵抗５４、接続点Ｎ９、オン状態のＦＥＴ５２、接続点Ｎ７、漏れインダクタ４４、抵抗４３、及び２次巻線３３の経路で流れる。そのため、振動電流ｏｃの発生によって、損失が大きくなる。【００５３】
（ＩＩ）  積層トランス３０における１次側の回路構成例
図１のスイッチング電源装置１において、積層トランス３０を用いた１次側の回路構成を変更し、その積層トランス３０の１次巻線３１及び２次巻線３２，３３間に掛かる電圧を調査し、損失について検討を行った。【００５４】
図５Ａは、図１と同様に、共振回路２０が上のＦＥＴ１１のソース・ドレイン間に接続されている場合のスイッチング電源装置１を簡略化した等価回路図である。この図５Ａにおいて、図１中の要素と共通の要素には共通の符号が付されている。【００５５】
図５Ａの等価回路では、整流回路５０が、２つのダイオード５１Ａ，５２Ａにより等価的に図示されている。図１中の１次巻線３１及び２次巻線３２間の巻線間容量４７に代えて、電圧波形Ｖｃｔ１を測定するための計測器（例えば、オシロスコープ）７１が接続されている。更に、図１中の１次巻線３１及び２次巻線３３間の巻線間容量４９に代えて、電圧波形Ｖｃｔ２を測定するための計測器（例えば、オシロスコープ）７２が接続されている。【００５６】
図５Ｂは、図５Ａ中のオシロスコープ７１，７２で計測した電圧波形Ｖｔ１，Ｖｃｔ２を示す図である。この図５Ｂにおいて、横軸は時間（ｔ）、縦軸は電圧（Ｖ）である。【００５７】
図５Ａに示すように、オシロスコープ７１，７２を用いて、積層トランス３０の１次巻線３１及び２次巻線３２，３３間に掛かる電圧波形Ｖｃｔ１，Ｖｃｔ２を測定したところ、図５Ｂに示すように、電圧波形Ｖｃｔ２には、ｄｖ／ｄｔの大きな電圧Ｖｈが掛かっていることが分かった。この電圧Ｖｈにより、図４に示すような振動電流ｏｃが発生している。【００５８】
そのため、図３Ａ−図３Ｄに示すように、積層トランス３０の層構成を変化させ、疎結合ＳＣＳの層位置を変化させる実験を行ったところ、電位変化の大きい電圧波形Ｖｃｔ２側の層を疎結合ＳＣＳとした、図３Ｂに示す「片側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Ｖｃｔ２側の層の巻線間容量４９を減らしたことにより、容量損Ｌｃを減らすことができたと考えられる。【００５９】
（ＩＩＩ）  積層トランス３０における最適な層構成の決定
積層トランス３０の損失は、大きく分けて、負荷に関係なく発生する無負荷損と、負荷電流によって変化する負荷損と、に分けられる。無負荷損は、主として、磁束の通路である鉄心３４に発生する鉄損Ｌｉであるが、その他に、励磁電流による１次巻線３１及び２次巻線３２，３３の抵抗損や絶縁物の誘電体損が含まれる。負荷損は、主として、負荷電流による１次巻線３１及び２次巻線３２，３３の抵抗損である銅損Ｌｒと、巻線間容量４７，４９を抜けて流れる電流により発生する容量損Ｌｃと、であると考えられ、その他に、渦電流による漂遊負荷も含まれる。鉄損Ｌｉ、銅損Ｌｒ、及び容量損Ｌｃ以外の損失は小さいため、積層トランス３０におけるトランス全損失Ｌｔは、鉄損Ｌｉ、銅損Ｌｒ、及び容量損Ｌｃで表すことが望ましい。【００６０】
図６Ａは、図３Ｂ、図３Ｃ及び図３Ｄに示す積層トランス３０の層構成に対する損失Ｌ（Ｗ）（即ち、トランス全損失Ｌｔ、鉄損Ｌｉ、銅損Ｌｒ、及び容量損Ｌｃ）を示す図である。この図６Ａにおいて、横軸は積層トランス３０の層構成３Ｂ，３Ｃ，３Ｄ、縦軸は損失Ｌ（Ｗ）である。【００６１】
図３Ｂ及び図３Ｃに示すように、１次巻線３１及び２次巻線３２，３３間の電位変動の大きな層間を疎結合ＳＣＳとすることで、交流抵抗である銅損Ｌｒは若干増加するが、それ以上に寄生容量である巻線間容量４７，４９の低減効果が大きく、容量損Ｌｃを低減できる。又、電位変動の小さい層間については、容量損Ｌｃが小さいため、密結合ＤＣＳとすることで、銅損Ｌｒを最小限にすることが可能になる。以上の組み合わせにおいて、図６Ａに示すように、トランス全体損失Ｌｔが最小となる層構成が実現可能になる。【００６２】
実際のトランス設計に際しては、容量損Ｌｃと銅損Ｌｒのバランスを見ながら最適な層構成にする必要がある。本実施例１の図１に示すスイッチング電源装置１における積層トランス３０では、図３Ｂに示す層構成を採用している。【００６３】
（ＩＶ）  疎結合ＳＣＳの形成例
容量損Ｌｃを減少させるための疎結合ＳＣＳは、絶縁層（例えば、印刷配線板３１．１−３１．８，３２・３３．１−３２・３３．８の絶縁板３１ｃ，３２ｃ，３３ｃ）の厚みを厚くしたり、又は、絶縁層（例えば、印刷配線板３１．１−３１．８，３２・３３．１−３２・３３．８の絶縁板３１ｃ，３２ｃ，３３ｃ）の比誘電率εｒを低減すること等が考えられる。【００６４】
図６Ｂは、絶縁板３１ｃ，３２ｃ，３３ｃの厚みに対する損失Ｌ（Ｗ）の実験結果を示す図である。この図６Ｂにおいて、横軸は容量Ｃ（ｐＦ）、縦軸は損失Ｌ（Ｗ）である。横軸において、絶縁板３１ｃ，３２ｃ，３３ｃの厚みは、矢印の右方向が薄く（Ｔｎ）、矢印の左方向が厚い（Ｔｋ）。【００６５】
図６Ｂに示すように、絶縁板３１ｃ，３２ｃ，３３ｃを厚くすれば、積層された印刷配線板３１．１−３１．８，３２・３３．１−３２・３３．８における導電コイル層間の距離が大きくなる。これにより、銅損Ｌｒが増加するが、この銅損Ｌｒの増加に比べて、容量損Ｌｃが大きく減少するので、トランス全損失Ｌｔが減少している。従って、矢印の左方向のＴｋのように、絶縁板３１ｃ，３２ｃ，３３ｃの厚みを厚くして導電コイル層間の距離を大きくすることにより、容量損Ｌｃを低減することが可能になる。【００６６】
図６Ｃは、絶縁板３１ｃ，３２ｃ，３３ｃの比誘電率εｒに対する損失Ｌ（Ｗ）の実験結果を示す図である。【００６７】
図６Ｃに示すように、絶縁板３１ｃ，３２ｃ，３３ｃの比誘電率εｒを小さくすると、鉄損Ｌｉが増加するが、この鉄損Ｌｉの増加に比べて、容量損Ｌｃが大きく減少するので、トランス全損失Ｌｔが減少している。従って、絶縁板３１ｃ，３２ｃ，３３ｃの比誘電率εｒを低減して容量損Ｌｃを低減することが可能になる。【００６８】
絶縁板３１ｃ，３２ｃ，３３ｃの比誘電率εｒを低減するには、例えば、絶縁板３１ｃ，３２ｃ，３３ｃを、低誘電率の絶縁材料で形成すれば良い。【００６９】
（実施例１の効果）
本実施例１によれば、積層トランス３０における１次巻線３１と２次巻線３２，３３との間の電磁気的な疎結合ＳＣＳの層位置において、１次巻線３１及び２次巻線３３間の巻線間容量４９が減少し、容量損Ｌｃを減らすことができる。これにより、簡単且つ容易に、積層トランス３０を有するスイッチング電源装置１を高効率化できる。
【実施例２】
【００７０】
（実施例２の構成・動作等）
図７Ａは、本発明の実施例２におけるスイッチング電源装置１Ａを示す等価回路図である。図７Ａにおいて、実施例１を示す図５Ａ中の要素と共通の要素には共通の符号が付されている。【００７１】
この図７Ａでは、共振回路２０が下のＦＥＴ１２のソース・ドレイン間に接続されている場合のスイッチング電源装置１Ａを簡略化した等価回路図が示されている。【００７２】
図７Ｂは、図７Ａ中のオシロスコープ７１，７２で計測した電圧波形Ｖｃｔ１，Ｖｃｔ２を示す図である。実施例１を示す図５Ｂと同様に、図７Ｂにおいて、横軸は時間（ｔ）、縦軸は電圧（Ｖ）である。【００７３】
図７Ａに示すように、１次巻線３１及び２次巻線３２，３３間に掛かる電圧波形Ｖｃｔ１，Ｖｃｔ２を測定したところ、図７Ｂに示すように、電圧波形Ｖｃｔ１には、ｄｖ／ｄｔの大きな電圧Ｖｈが掛かっていることが分かった。この電圧Ｖｈにより、図４に示すような振動電流ｏｃが発生している。【００７４】
そのため、図３Ａ−図３Ｄに示す実験結果から、電位変化の大きい電圧波形Ｖｃｔ１側の層を疎結合ＳＣＳとした、図３Ｃに示す「片側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Ｖｃｔ１側の層の巻線間容量４７を減らしたことにより、容量損Ｌｃを減らすことができたと考えられる。【００７５】
（実施例２の効果）
本実施例２によれば、積層トランス３０における１次巻線３１と２次巻線３２，３３との間の電磁気的な疎結合ＳＣＳの層位置において、１次巻線３１及び２次巻線３２間の巻線間容量４７が減少し、容量損Ｌｃを減らすことができる。これにより、簡単且つ容易に、積層トランス３０を有するスイッチング電源装置１Ａを高効率化できる。
【実施例３】
【００７６】
（実施例３の構成・動作等）
図８Ａは、本発明の実施例３におけるスイッチング電源装置１Ｂを示す等価回路図である。図８Ａにおいて、実施例１及び実施例２を示す図５Ａ及び図７Ａ中の要素と共通の要素には共通の符号が付されている。【００７７】
この図８Ａでは、スイッチング回路１０をフルブリッジ型のスイッチング回路１０Ａに置き換えた場合のスイッチング電源装置１Ｂを簡略化した等価回路図が示されている。【００７８】
図８Ａの等価回路において、フルブリッジ型のスイッチング回路１０Ａは、４つのＦＥＴ１１，１２，１３，１４により構成されている。又、共振回路２０は、２つのＦＥＴ１１，１２の接続点ともう２つのＦＥＴ１３，１４の接続点との間に接続されている。２つのＦＥＴ１１，１４と２つのＦＥＴ１２，１３とは、デッドタイムを設けて、相補的にオン／オフ動作する。【００７９】
図８Ｂは、図８Ａ中のオシロスコープ７１，７２で計測した電圧波形Ｖｃｔ１，Ｖｃｔ２を示す図である。実施例１及び実施例２を示す図５Ｂ及び図７Ｂと同様に、図８Ｂにおいて、横軸は時間（ｔ）、縦軸は電圧（Ｖ）である。【００８０】
図８Ａに示すように、１次巻線３１及び２次巻線３２，３３間に掛かる電圧波形Ｖｃｔ１，Ｖｃｔ２を測定したところ、図８Ｂに示すように、２つの電圧波形Ｖｃｔ１，Ｖｃｔ２には、共に、ｄｖ／ｄｔの大きな電圧Ｖｈ１，Ｖｈ２がそれぞれ掛かっていることが分かった。この電圧Ｖｈ１，Ｖｈ２により、図４に示すような振動電流ｏｃが発生している。【００８１】
そのため、図３Ａ−図３Ｄに示す実験結果から、電位変化の大きい電圧波形Ｖｃｔ１，Ｖｃｔ２両側の層を疎結合ＳＣＳとした、図３Ｄに示す「外側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Ｖｃｔ１，Ｖｃｔ２両側の層の巻線間容量４７，４９を減らしたことにより、容量損Ｌｃを減らすことができたと考えられる。【００８２】
図５Ａ、図５Ｂ、図７Ａ、図７Ｂ及び図８Ａ、図８Ｂから分かるように、積層トランス３０の１次側の回路構成により、１次巻線３１及び２次巻線３２，３３間の電圧波形Ｖｃｔ１，Ｖｃｔ２が異なるため、疎結合ＳＣＳとすべき層位置が異なる。【００８３】
（実施例３の効果）
本実施例３によれば、積層トランス３０における１次巻線３１と２次巻線３２，３３との間の電磁気的な疎結合ＳＣＳの層位置において、１次巻線３１及び２次巻線３２，３３間の巻線間容量４７，４９が減少し、容量損Ｌｃを減らすことができる。これにより、簡単且つ容易に、積層トランス３０を有するスイッチング電源装置１Ｂを高効率化できる。【００８４】
（実施例１−３の変形例）
本発明は、上記実施例１−３に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｄ）のようなものがある。【００８５】
（ａ）  積層トランス３０は、図２Ａに示した構成に限定されない。実施例では、２つの２次巻線３２，３３を有しているが、例えば、１つの１次巻線３１と１つの２次巻線３２とを有する積層トランスであっても、本発明の適用が可能である。【００８６】
（ｂ）  積層トランス３０は、図２Ｂ−図２Ｅに示した構造に限定されない。実施例の鉄心３４では、ＥＩ形鉄心を用いているが、ＥＥ形、ＥＦ形、ＥＥＲ形、ＥＴＤ形等の他の形状の鉄心を使用しても良い。又、実施例では、疎結合ＳＣＳを形成するために、印刷配線板３１．１−３１．８，３２・３３．１−３２・３３．８における絶縁板３１ｃ，３２ｃ，３３ｃの厚みを厚くしているが、これに限定されない。例えば、積層された各印刷配線板３１．１−３１．８，３２・３３．１−３２・３３．８間に、絶縁層としての絶縁板又は絶縁シートを挿入して、疎結合ＳＣＳを形成しても良い。【００８７】
（ｃ）  実施例では、１次巻線３１及び２次巻線３２，３３を印刷配線板３１．１−３１．８，３２・３３．１−３２・３３．８で構成したが、これに限定されない。例えば、印刷配線板３１．１−３１．８，３２・３３．１−３２・３３．８に形成されている導電コイル層３１ｅ，３２ｅ，３３ｅに代えて、ワイヤによってそれぞれ構成された複数の導電コイル層を所定間隔離して積層し、それらの各導電コイル層間に、絶縁層としての絶縁部材を挿入又は充填して、１次巻線３１及び２次巻線３２，３３を形成しても良い。【００８８】
（ｄ）  実施例の積層トランス３０を用いたスイッチング電源装置１，１Ａ，１Ｂは、図１のＬＬＣ共振コンバータに限定されない。図１のＬＬＣ共振コンバータは、他の回路構成に変更しても良い。又、実施例の積層トランス３０は、ＬＬＣ共振コンバータ以外の他のスイッチング電源装置にも利用が可能である。
【符号の説明】
【００８９】
１，１Ａ，１Ｂ      スイッチング電源装置
１０，１０Ａ      スイッチング回路
２０      共振回路
３０      積層トランス
３１      １次巻線
３２，３３      ２次巻線
３４      鉄心
３１．１−３１．８      第１印刷配線板
３１ｃ      第１絶縁板
３１ｅ      第１導電コイル層
３２．１−３２．８，３３．１−３３．８，３２・３３．１−３２・３３．８      第２印刷配線板
３２ｃ，３３ｃ      第２絶縁板
３２ｅ，３３ｅ      第２導電コイル層
４７，４９      巻線間容量
５０      整流回路
６０      負荷回路
【図１】
2017085785.tif 000003
【図２Ａ】
2017085785.tif 000004
【図２Ｂ】
2017085785.tif 000005
【図２Ｃ】
2017085785.tif 000006
【図２Ｄ】
2017085785.tif 000007
【図２Ｅ】
2017085785.tif 000008
【図３Ａ】
2017085785.tif 000009
【図３Ｂ】
2017085785.tif 000010
【図３Ｃ】
2017085785.tif 000011
【図３Ｄ】
2017085785.tif 000012
【図４】
2017085785.tif 000013
【図５Ａ】
2017085785.tif 000014
【図５Ｂ】
2017085785.tif 000015
【図６Ａ】
2017085785.tif 000016
【図６Ｂ】
2017085785.tif 000017
【図６Ｃ】
2017085785.tif 000018
【図７Ａ】
2017085785.tif 000019
【図７Ｂ】
2017085785.tif 000020
【図８Ａ】
2017085785.tif 000021
【図８Ｂ】
2017085785.tif 000022
【国際調査報告】
2017085785.tif 000023
2017085785.tif 000024
2017085785.tif 000025
2017085785.tif 000026