(57)【要約】  ゲートフィンガ（１０１）〜（１１０）を挟んでソースフィンガ（２０１）〜（２０６）とドレインフィンガ（３０１）〜（３０５）とを交互に配置したマルチフィンガトランジスタを用いる。ゲートフィンガ（１０１）〜（１１０）の端部より中央部側ほど誘導性に位相回転する線路（１０）と線路（２０）をゲート側の領域でソースフィンガ（２０１）〜（２０６）に装荷する。
2017098578.tif 000002
【特許請求の範囲】
【請求項１】
ゲートフィンガを挟んでソースフィンガとドレインフィンガを交互に配置し、かつ、これらゲートフィンガ、ソースフィンガ及びドレインフィンガを複数有するマルチフィンガトランジスタを備え、
前記複数のゲートフィンガにおける端部のゲートフィンガより信号入力端側である中央部に位置するゲートフィンガほど誘導性に位相回転する線路をゲート側の領域で前記複数のソースフィンガに装荷したことを特徴とする電力増幅器。
【請求項２】
前記複数のゲートフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路を、前記複数のゲートフィンガを接続するゲートフィーダの中央部に前記信号入力端として装荷するか、前記複数のドレインフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路を、前記複数のドレインフィンガを接続するドレインフィーダの中央部に装荷するか、少なくともいずれか一方の装荷を行うことを特徴とする請求項１記載の電力増幅器。
【請求項３】
前記マルチフィンガトランジスタは、前記複数のゲートフィンガを接続するゲートフィーダの中央部から両端をみて対称なレイアウトで形成されていることを特徴とする請求項１記載の電力増幅器。
【請求項４】
ゲートフィンガを挟んでソースフィンガとドレインフィンガを交互に配置し、かつ、これらゲートフィンガ、ソースフィンガ及びドレインフィンガを複数有するマルチフィンガトランジスタを備え、
前記複数のゲートフィンガにおける端部のゲートフィンガより信号入力端側である中央部に位置するゲートフィンガほど誘導性に位相回転する線路をドレイン側の領域で前記複数のソースフィンガに装荷したことを特徴とする電力増幅器。
【請求項５】
前記複数のゲートフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路を、前記複数のゲートフィンガを接続するゲートフィーダの中央部に前記信号入力端として装荷するか、前記複数のドレインフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路を、前記複数のドレインフィンガを接続するドレインフィーダの中央部に装荷するか、少なくともいずれか一方の装荷を行うことを特徴とする請求項４記載の電力増幅器。
【請求項６】
前記複数のゲートフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路を前記ゲートフィーダの中央部に前記信号入力端として装荷するか、前記複数のドレインフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路を前記ドレインフィーダの中央部に装荷するか、少なくともいずれか一方の装荷を行うと共に、
前記複数のゲートフィンガの端部より中央部側ほど誘導性に位相回転する線路をゲート側の領域で前記複数のソースフィンガに装荷したことを特徴とする請求項４記載の電力増幅器。
【請求項７】
前記マルチフィンガトランジスタは、複数並列に設けられていることを特徴とする請求項１記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高効率で動作する電力増幅器に関するものである。
【背景技術】
【０００２】
通信装置やレーダ装置などには、送信信号の電力を所望のレベルまで増幅する電力増幅器が実装される。このような電力増幅器には、高電子移動度トランジスタであるＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）や、電界効果トランジスタであるＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体素子が使用される。【０００３】
電力増幅器の高出力化に伴って半導体素子の自己発熱が増加する。半導体素子の自己発熱による性能劣化を軽減するため、電力増幅器に対する高効率化が要求されている。電力増幅器を高効率化するための方法として、従来、例えば特許文献１に示すように、高調波処理回路を装荷した電力増幅器があった。この電力増幅器では、入力側に高調波処理回路を設けることにより、半導体素子のゲート端子での２倍波に対するインピーダンスを短絡することで、半導体素子のドレイン・ソース間２倍波の電圧を０にする。これにより、高調波における電力損失を抑制し、電力増幅器の高効率化を図っていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１０９２２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の電力増幅器では、半導体素子として１セル内に複数のフィンガを有するマルチフィンガトランジスタを用いた場合、高調波処理回路から各フィンガまでの距離が異なるため、２倍波において各ゲートフィンガでのゲート・ソース間電圧がそれぞれ異なり、各フィンガに対して高周波処理による高効率化の効果が十分に得られないという課題が残されていた。【０００６】
この発明は上記のような課題を解決するためになされたもので、高効率化を図ることのできる電力増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る電力増幅器は、ゲートフィンガを挟んでソースフィンガとドレインフィンガを交互に配置し、かつ、これらゲートフィンガ、ソースフィンガ及びドレインフィンガを複数有するマルチフィンガトランジスタを備え、複数のゲートフィンガにおける端部のゲートフィンガより信号入力端側である中央部に位置するゲートフィンガほど誘導性に位相回転する線路をゲート側の領域で複数のソースフィンガに装荷したものである。
【発明の効果】
【０００８】
この発明に係る電力増幅器は、複数のゲートフィンガの端部より中央部側ほど誘導性に位相回転する線路をゲート側の領域で複数のソースフィンガに装荷したものである。これにより、ゲートフィンガ間の電圧位相のばらつきが軽減され、高効率化を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１の電力増幅器の構成図である。
【図２】この発明の実施の形態１の電力増幅器の等価回路図である。
【図３】この発明の実施の形態１の電力増幅器における高調波処理回路の一例を示す回路図である。
【図４】この発明の実施の形態１の電力増幅器における１フィンガ分のトランジスタの等価回路図である。
【図５】この発明の実施の形態１の電力増幅器の効果を従来と比較して示す説明図である。
【図６】この発明の実施の形態２の電力増幅器の構成図である。
【図７】この発明の実施の形態３の電力増幅器の構成図である。
【発明を実施するための形態】
【００１０】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態による電力増幅器のパターンを示し、マルチフィンガトランジスタの１セル分を示す。マルチフィンガトランジスタは、半導体基板上の活性領域にソースフィンガとドレインフィンガがゲートフィンガを挟んで交互に配置され、ゲートフィンガが２本以上あるものを指す。
【００１１】
図１に示す電力増幅器は、入力端子１と、高調波処理回路２と、伝送線路３と、線路１１，１２，１３からなる線路１０と，線路２１，２２，２３からなる線路２０と、ヴィア３１，３２と、ヴィアパッド４１，４２と、ゲートフィンガ１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０と、ソースフィンガ２０１，２０２，２０３，２０４，２０５，２０６と、ドレインフィンガ３０１，３０２，３０３，３０４，３０５と、線路４０１，４０２，４０３，４０４，４０５，４０６，４０７，４０８，４０９，４１０からなるゲートフィーダ４００とを備える。なお、図１では電力増幅器の入力側の構成のみ示し、出力側の構成は省略している。
【００１２】
入力端子１はＲＦ信号が入力される端子であり、高調波処理回路２に接続される。高調波処理回路２は、トランジスタから生じる２倍波を反射する回路であり、伝送線路３を介してゲートフィーダ４００に接続される。例えば、高調波処理回路２は、伝送線路、インダクタ、キャパシタなどが用いられる。なお、高調波処理回路２の詳細については後述する。ゲートフィンガ１０１〜１１０は、トランジスタを構成するゲート電極であり、ゲートフィーダ４００を介して伝送線路３と接続される。ソースフィンガ２０１〜２０３は、トランジスタを構成するソース電極であり、線路１０を介してヴィアパッド４１に接続される。ヴィアパッド４１は、線路１０とヴィア３１を接続するパッドであり、ヴィア３１を介して接地されている。ソースフィンガ２０４〜２０６は、トランジスタを構成するソース電極であり、線路２０を介してヴィアパッド４２に接続される。ヴィアパッド４２は、線路２０とヴィア３２を接続するパッドであり、ヴィア３２を介して接地されている。線路１０，２０は、ゲートフィンガ１０１〜１１０でのインピーダンスがゲートフィーダ４００の中央部よりも端部側ほど誘導性となる位相回転を補償するための線路であり、ゲートフィンガ１０１〜１１０の端部よりも中央部側ほど誘導性に位相回転する線路となっており、ソースフィンガ２０１〜２０６に装荷されている。
【００１３】
図１に示した電力増幅器の等価回路図を図２に示す。ただし、図の簡略化のため、構成の一部は省略して図示している。ゲートフィンガ１本につき１つのトランジスタととらえ、図１のマルチフィンガトランジスタは複数のトランジスタの配列で構成されているものと考える。図２で付与した符号はそれぞれ図１で付した符号に対応する部分の等価回路を表している。すなわち、図２におけるインダクタ３３はヴィアパッド４１とヴィア３１の等価インダクタを表し、図２におけるインダクタ３４はヴィアパッド４２とヴィア３２の等価インダクタを表す。また、図２におけるインダクタ３ａは伝送線路３の等価インダクタ、インダクタ１１ａ〜１３ａ，２１ａ〜２３ａは線路１１〜１３，２１〜２３の等価インダクタ、インダクタ４０１ａ〜４１０ａは線路４０１〜４１０の等価インダクタを表す。なお、図２ではインダクタンス４０２ａ，４０４ａ，４０７ａ，４０９ａの図示は省略している。
【００１４】
図２におけるゲート端子１０１ａはゲートフィンガ１０１と線路４０１の接続点、ゲート端子１０３ａはゲートフィンガ１０３と線路４０３の接続点、ゲート端子１０５ａはゲートフィンガ１０５と線路４０５の接続点、ゲート端子１０６ａはゲートフィンガ１０６と線路４０６の接続点、ゲート端子１０８ａはゲートフィンガ１０８と線路４０８の接続点、ゲート端子１１０ａはゲートフィンガ１１０と線路４１０の接続点である。
図２におけるソース端子２０１ａはソースフィンガ２０１と線路１１の接続点、ソース端子２０２ａはソースフィンガ２０２と線路１２の接続点、ソース端子２０３ａはソースフィンガ２０３と線路１３の接続点、ソース端子２０４ａはソースフィンガ２０４と線路２３の接続点、ソース端子２０５ａはソースフィンガ２０５と線路２２の接続点、ソース端子２０６ａはソースフィンガ２０６と線路２１の接続点である。
【００１５】
図３に高調波処理回路２の回路図例を示す。高調波処理回路２は、コンデンサ（Ｃ１）５２，５３とインダクタ（Ｌ１）５１，５４と、端子５５，５６を備える。すなわち、端子５５，５６に対して、コンデンサ５２とインダクタ５１の直列回路の一端側と、コンデンサ５３とインダクタ５４の直列回路の一端側とが接続され、これら直列回路の他端側は接地されている。また、端子５５は入力端子１に接続され、端子５６は伝送線路３に接続されている。
【００１６】
次に、図２の等価回路を用いて実施の形態１の電力増幅器の動作について説明する。
入力端子１に基本波のＲＦ信号が入力される。入力された信号は高調波処理回路２を介してゲートフィーダ４００に到達する。ゲートフィーダ４００に到達した信号は、各トランジスタに入力される。各トランジスタに基本波の信号が入力されると、ゲート・ソース間の非線形寄生容量により二倍波が生じ、発生した二倍波は高調波処理回路２で反射される。
【００１７】
高調波処理回路２で反射された二倍波は、ゲートフィーダ４００を介し、各ゲート端子１０１ａ〜１１０ａに到達する。高調波処理回路から各ゲート端子１０１ａ〜１１０ａへの距離が異なるため、各ゲート端子１０１ａ〜１１０ａでの二倍波の電圧位相はゲート端子１０１ａ〜１１０ａごとに異なる。
以下、二倍波が反射されて各トランジスタに入力されたときのトランジスタの動作について説明する。
【００１８】
図４に、各ゲートフィンガ１０１〜１１０にて形成される１フィンガ分のトランジスタを等価化した回路を示す。伝送線路３とゲートフィーダ４００の接続点からゲートフィンガ１０１〜１１０までのゲートフィーダの等価インダクタをＬｇ、各ゲートフィンガ・ソース間の寄生容量をＣｇｓ、ソースフィンガ２０１〜２０６の接続点から接地までの線路１０（または２０）及びヴィアパッド４１（または４２）及びヴィア３１（または３２）の等価インダクタをＬｓ、伝送線路３とゲートフィーダ４００の接続点での入力信号の電圧振幅をｖｉ、伝送線路３とゲートフィーダ４００の接続点からトランジスタに流れ込む電流をｉｉ、ゲートフィンガとソースフィンガ間の電圧差をｖＣｇｓとする。
各ゲートフィンガ１０１〜１１０でのｖＣｇｓを任意の値にそろえることで、各ゲートフィンガ１０１〜１１０で形成されるトランジスタの二倍波処理を最適化できる。
【００１９】
電流ｉｉは入力信号の電圧振幅ｖｉを用いると次式（１）で表される。
2017098578.tif 000003
式（１）の関係用いると、ゲートフィンガとソースフィンガ間の電圧差ｖＣｇｓは次式（２）で表される。
2017098578.tif 000004
上式（２）より、ｖＣｇｓはＬｇ，Ｌｓに依存する関数であることがわかる。各フィンガでのｖＣｇｓを任意の値にそろえるためには、各フィンガにおいて（Ｌｇ＋Ｌｓ）が一定値となればよい。
【００２０】
例えば、ゲートフィンガ１０１においては、Ｌｇは図２のインダクタ４０１ａ，４０２ａ，４０３ａ，４０４ａ，４０５ａを直列接続した等価インダクタであり、Ｌｓは図２のインダクタ１１ａ，３３を直列接続した等価インダクタである。ゲートフィンガ１０３においては、Ｌｇは図２のインダクタ４０３ａ，４０４ａ，４０５ａを直列接続した等価インダクタであり、Ｌｓは図２のインダクタ１１ａ，１２ａ，３３を直列接続した等価インダクタである。
ゲートフィンガ１０１とゲートフィンガ１０３でのｖＣｇｓは、ゲートフィンガ１０１でのＬｇはゲートフィンガ１０３でのＬｇに比べてインダクタ４０１ａと４０２ａの分だけ大きくなるが、ゲートフィンガ１０１でのＬｓはゲートフィンガ１０３でのＬｓに比べてインダクタ１２ａの分だけ小さくなる。そのため、インダクタ４０１ａ，４０２ａに起因するゲートフィンガ１０１と１０３での各ｖＣｇｓの差はインダクタ１２ａにより補償される。同様にして、インダクタ４０３ａ，４０４ａに起因するゲートフィンガ１０３，１０５でのｖＣｇｓの差は線路１３の等価インダクタ１３ａにより補償される。同様にして、インダクタ４０７ａ〜４１０ａに起因するゲートフィンガ１０６，１０８，１１０でのｖＣｇｓの差は線路２０の等価インダクタ２２ａ，２３ａにより補償される。
【００２１】
図１に示したように、線路１０，２０をゲートフィーダ４００の中央部からみて対称なレイアウトで形成すると、上述した各トランジスタのｖＣｇｓの差は線路１０，２０によって対称に補償されるので、各トランジスタでの電圧振幅もゲートフィーダ４００の中央部からみて対称な特性であれば、ゲート・ソース間電圧の電位差及び位相差のばらつきを低減できる。例えば、高調波処理回路２がゲートフィーダ４００の中央部からその両端をみて対称なレイアウトで形成されている場合、各ゲートフィンガ１０１〜１１０での電圧振幅と電圧位相はゲートフィーダ４００の中央部からその両端をみて対称な電気特性となる。各ゲートフィンガ１０１〜１１０での電圧振幅と電圧位相がゲートフィーダ４００の中央部からみて対称な特性のとき、等価インダクタ４０１ａと４１０ａ，４０２ａと４０９ａ，４０３ａと４０８ａ，４０４ａと４０７ａ，４０５ａと４０６ａのインダクタンスはそれぞれ等しい。このとき、式（２）における各ゲートフィンガ１０１〜１１０でのＬｇ＋Ｌｓの値はゲートフィーダ４００の中央からみて対称となり、各ゲートフィンガ１０１〜１１０でのｖＣｇｓの値もゲートフィーダ４００の中央からみて対称となる。各トランジスタでの二倍波のゲート・ソース間電圧が、マルチフィンガトランジスタの中央部からみて対称な電気特性となり、各トランジスタのゲート・ソース間電圧の電位差及び位相差のばらつきを低減できる。
【００２２】
各トランジスタに信号が入力されると、信号が増幅され、ドレイン端子（図示省略）においてドレイン電圧及び電流が発生する。上述したように、各トランジスタで高調波処理が施されるので、各トランジスタでのドレイン電圧及び電流は、Ｆ級または逆Ｆ級動作となるように整形される。そのため、各トランジスタは高効率に電力を増幅する。各トランジスタで増幅された信号は、ドレインフィーダで合成され、出力端子（図示省略）から出力される。
【００２３】
図５は、ゲートフィンガ間の電圧位相のばらつきを従来と比較して示す説明図である。  図５において、実線で示す特性６１は、各ゲートフィンガでの電圧位相（Ｐｈａｓｅ）に対するトランジスタの効率（ＤＥ）の変化を示している。また、図５中の点線枠６２は従来の構成を用いた場合の各ゲートフィンガ間の電圧位相のばらつきの範囲を示し、実線枠６３は本実施の形態による構成を用いた場合のゲートフィンガ間の電圧位相のばらつきを示す。図５に示すように、本実施の形態の電力増幅器では、電圧位相のばらつきが軽減されることがわかる。
【００２４】
このように、実施の形態１の電力増幅器では、各トランジスタの２倍波のゲート・ソース間電圧位相差はソースインダクタにより補償されるので、各トランジスタで最適な高調波処理を行うことができる。
【００２５】
以上説明したように、実施の形態１の電力増幅器によれば、ゲートフィンガを挟んでソースフィンガとドレインフィンガを交互に配置し、かつ、これらゲートフィンガ、ソースフィンガ及びドレインフィンガを複数有するマルチフィンガトランジスタを備え、複数のゲートフィンガにおける端部のゲートフィンガより信号入力端側である中央部に位置するゲートフィンガほど誘導性に位相回転する線路をゲート側の領域で複数のソースフィンガに装荷したので、電力増幅器の高効率化を図ることができる。
【００２６】
また、実施の形態１の電力増幅器によれば、複数のゲートフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路を、複数のゲートフィンガを接続するゲートフィーダの中央部に信号入力端として装荷するようにしたので、電力増幅器の高効率化を図ることができる。
【００２７】
また、実施の形態１の電力増幅器によれば、マルチフィンガトランジスタは、前記複数のゲートフィンガを接続するゲートフィーダの中央部から両端をみて対称なレイアウトで形成されているので、電力増幅器の高効率化を図ることができる。
【００２８】
実施の形態２．
実施の形態１ではゲート側のみに高調波処理回路を装荷したが、ドレイン側にも高調波処理回路を装荷してもよく、これを実施の形態２として以下説明する。
図６は実施の形態２における電力増幅器の構成例を示すものである。
実施の形態２の電力増幅器は、図１の構成に加え、図１で描画を省略したドレインフィーダ５００、伝送線路４、高調波処理回路５、出力端子６を有する。すなわち、実施の形態２では実施の形態１の構成に加え、高調波処理回路５が伝送線路４を介してドレインフィーダ５００に接続され、各ドレインフィンガ３０１〜３０５はドレインフィーダ５００により束ねられる。高調波処理回路５はドレインフィーダ５００の中央部からその両端をみて対称なレイアウトとなるように形成される。他の各構成については同様であるため、対応する部分に同一符号を付してその説明を省略する。また、図面の煩雑さを避けるため、符号１１〜１３，２１〜２３、１０２〜１０９、４０１〜４１０の付与は省略している。
【００２９】
実施の形態２では、高調波処理回路５により、各ドレインフィンガ３０１〜３０５から出力側をみたインピーダンスを所望のインピーダンスに設定することができる。高調波処理回路５はドレインフィーダ５００の中央部からその両端をみて対称なレイアウトとなるように形成されているため、各ドレインフィンガ３０１〜３０５からみたインピーダンスも、高調波処理回路５はドレインフィーダ５００の中央部からその両端をみて対称な特性となる。
【００３０】
各ドレインフィンガ３０１〜３０５から出力側をみたインピーダンスはドレインフィーダ５００の電気長に起因して位相差を生じ、ドレインフィーダ５００中央部より端部に装荷されるドレインフィンガ３０１〜３０５ほど誘導性となる。一方、線路１０，２０により、各ソースフィンガ２０１〜２０６にはドレインフィンガ３０１〜３０５の端から中央部に装荷されるソースフィンガ２０１〜２０６ほど誘導性となるインピーダンスが装荷される。これにより、ドレインフィンガ３０１〜３０５間のインピーダンスの位相差に起因するドレインフィンガ３０１〜３０５とソースフィンガ２０１〜２０６間の電位差を揃えることができる。すなわち、線路１０，２０により各ドレインフィンガ３０１〜３０５においてドレイン・ソース間が短絡もしくは開放となるように、ソースフィンガ２０１〜２０６から接地をみたインピーダンスと、ドレインフィンガ３０１〜３０５から出力側をみたインピーダンスの位相差とを補償する。その結果、電力増幅器として高効率な動作を得ることができる。
【００３１】
なお、上記例では、ドレインフィンガ３０１〜３０５の中央部から両端をみて対称なレイアウトで形成される高調波処理回路５をドレインフィーダ５００中央部に装荷し、かつ、ゲートフィンガ１０１〜１１０の中央部から両端をみて対称なレイアウトで形成される高調波処理回路２をゲートフィーダ４００中央部に装荷するようにしたが、ドレインフィンガ３０１〜３０５側の高調波処理回路５のみの装荷であってもよい。
【００３２】
以上説明したように、実施の形態２の電力増幅器によれば、複数のゲートフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路を、複数のドレインフィンガを接続するドレインフィーダの中央部に装荷するようにしたので、電力増幅器の高効率化を図ることができる。すなわち、線路により、各ソースフィンガにはドレインフィンガの端から中央部に装荷されるソースフィンガほど誘導性となるインピーダンスが装荷される。従って、ドレインフィンガ間のインピーダンスの位相差に起因するドレインフィンガとソースフィンガ間の電位差を、線路により、各ドレインフィンガにおいてドレイン・ソース間が短絡もしくは開放となるように、ソースフィンガから接地をみたインピーダンスとドレインフィンガから出力側をみたインピーダンスの位相差を補償するので、高効率な動作を得ることができる。
【００３３】
実施の形態３．
実施の形態１，２では、ゲート側のみヴィアとヴィアパッドに設ける構成について説明したが、ドレイン側にも設けてもよく、これを実施の形態３として以下説明する。
図７は実施の形態３における電力増幅器の構成例を示すものである。実施の形態３では、図６で示した実施の形態２の構成に加え、ヴィア３１ａ，３２ａとヴィアパッド４１ａ，４２ａと、各ソースフィンガ２０１〜２０６をドレイン側で連結する線路１０ａ，２０ａとを備える。すなわち、実施の形態３では、各ソースフィンガ２０１〜２０６をドレイン側に設けられた線路１０ａ，２０ａを介してヴィアパッド４１ａ，４２ａに接続している。ヴィア３１ａ，３２ａとヴィアパッド４１ａ，４２ａは、ヴィア３１，３２とヴィアパッド４１，４２と同様の構成である。その他の構成は図６に示した実施の形態２の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、基本的な動作は実施の形態１，２と同様であるため、ここでの説明は省略する。
【００３４】
なお、図７では、ゲート側にも線路１０，２０とヴィア３１，３２及びヴィアパッド４１，４２を設けた構成を示したが、ドレイン側のみに線路１０ａ，２０ａとヴィア３１ａ，３２ａ及びヴィアパッド４１ａ，４２ａを設けた構成であっても良い。
また、実施の形態３においても、高調波処理回路２か高調波処理回路５のいずれか一方のみの装荷であっても良い。
【００３５】
以上説明したように、実施の形態３の電力増幅器によれば、ゲートフィンガを挟んでソースフィンガとドレインフィンガを交互に配置し、かつ、これらゲートフィンガ、ソースフィンガ及びドレインフィンガを複数有するマルチフィンガトランジスタを備え、複数のゲートフィンガにおける端部のゲートフィンガより信号入力端側である中央部に位置するゲートフィンガほど誘導性に位相回転する線路をドレイン側の領域で複数のソースフィンガに装荷したので、電力増幅器の高効率化を図ることができる。
【００３６】
また、実施の形態３の電力増幅器によれば、複数のゲートフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路をゲートフィーダの中央部に信号入力端として装荷するか、複数のドレインフィンガの中央部から両端をみて対称なレイアウトで形成される高調波処理回路をドレインフィーダの中央部に装荷するか、少なくともいずれか一方の装荷を行うと共に、複数のゲートフィンガの端部より中央部側ほど誘導性に位相回転する線路をゲート側の領域で複数のソースフィンガに装荷したので、電力増幅器の高効率化を図ることができる。すなわち、複数のゲートフィンガの端部より中央部側ほど誘導性に位相回転する線路をゲート側の領域とドレイン側の領域との両方で装荷するため、ゲート側とドレイン側の両方の線路でゲート・ソース間電圧位相差を補償することができることから、設計の自由度を向上させ、かつ電力増幅器の高効率化を図ることができる。
【００３７】
なお、上記実施の形態１〜３では、１０本のゲートフィンガ（ゲートフィンガ１０１〜１１０）で形成されるマルチフィンガトランジスタについての例を示したが、ゲートフィンガが１０本以外の数で形成されるマルチフィンガトランジスタの場合でも同様の効果が得られる。
また、上記実施の形態１〜３では、１セルで形成されるトランジスタを用いた電力増幅器の例について示したが、複数並列にマルチフィンガトランジスタが配置された電力増幅器であっても同様の効果が得られる。
【００３８】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００３９】
以上のように、この発明に係る電力増幅器は、マルチフィンガトランジスタを用いた電力増幅器において、ゲートフィンガごとのゲート・ソース間電圧の電位差及び位相差を揃えるための構成に関するものであり、通信装置やレーダ装置などの、送信信号の電力を所望のレベルまで増幅する電力増幅器に用いるのに適している。
【符号の説明】
【００４０】
１  入力端子、２，５  高調波処理回路、３，４  伝送線路、６  出力端子、１０，２０  線路、３１，３１ａ，３２，３２ａ  ヴィア、４１，４１ａ，４２，４２ａ  ヴィアパッド、１０１〜１１０  ゲートフィンガ、２０１〜２０６  ソースフィンガ、３０１〜３０５  ドレインフィンガ、４００  ゲートフィーダ、４０１〜４１０  線路、５００  ドレインフィーダ。
【図１】
2017098578.tif 000005
【図２】
2017098578.tif 000006
【図３】
2017098578.tif 000007
【図４】
2017098578.tif 000008
【図５】
2017098578.tif 000009
【図６】
2017098578.tif 000010
【図７】
2017098578.tif 000011
【国際調査報告】
2017098578.tif 000012
2017098578.tif 000013
2017098578.tif 000014
2017098578.tif 000015