(57)【要約】  本開示は、non-uniform constellationである変調方式に適したビットインターリーブを行うことにより、通信性能を向上させることができるようにするデータ処理装置、データ処理方法、およびプログラムに関する。本開示の一側面であるデータ処理装置は、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部とを備える。
2016199595.tif 000002
【特許請求の範囲】
【請求項１】
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
を備えるデータ処理装置。
【請求項２】
前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成し、
前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせる
請求項１に記載のデータ処理装置。
【請求項３】
前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせる
請求項２に記載のデータ処理装置。
【請求項４】
送信対象の信号を前記第１のビット列に変換する変換部を
さらに備える請求項１に記載のデータ処理装置。
【請求項５】
データ処理装置のデータ処理方法において、
前記データ処理装置による、
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップと
を含むデータ処理方法。
【請求項６】
コンピュータを、
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
して機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、データ処理装置、データ処理方法、およびプログラムに関し、特に、無線送信の変調方式がNUC(non-uniform constellation)である場合に適したビットインターリーブを実行するようにしたデータ処理装置、データ処理方法、およびプログラムに関する。
【背景技術】
【０００２】
例えば、無線LAN規格のIEEE802.11では、畳み込み符号化と変調方式に応じた複素平面に対するマッピングによって得られたビット列に対して、エラー耐性を増すためにビットインターリーブ(Bit interleave)を行うことが定められている。【０００３】
ビットインターリーブは、受信側におけるビタビ復号時のバーストエラーを拡散させるためのインターシンボルインターリービングと、１シンボル内でのロバストネス(robustness)を拡散させるためのイントラシンボルインターリービングとから成る。【０００４】
図１は、インターシンボルインターリービングの概要を示している。インターシンボルインターリービングでは、ビット列をメモリの記憶領域に縦方向に所定のビット数（同図の場合、１６ビット）ずつ書き込み、書き込んだビット列を横方向に所定のビット数（同図の場合、ＮCBPS／１６ビット。ＮCBPSは１シンボル当たりの符号化ビットの数）ずつ読み出す処理である。【０００５】
イントラシンボルインターリービングでは、メモリから横方向に読み出したビット列を１シンボル分毎に、各ビットのロバストネスの強弱の位置が分散するように、シンボル内でビット列をシフトさせる処理である。イントラシンボルインターリービングについて具体的に説明する。【０００６】
図２は、IEEE802.11acに採用された64QAM変調方式（以下、単に64QAMと略称する）の信号空間ダイアグラムを示している。【０００７】
64QAMは、複素平面における各信号点間の距離が均等となるように64個の信号点が配置されたuniform constellationであり、信号点の位置を表す１シンボルは６ビットで構成される。【０００８】
図３は、64QAMの１シンボルを成す６ビットそれぞれのロバストネスを表している。64QAMの場合、各ビットのロバストネスは３段階に分かれることになる。具体的には、６ビットのうちの左から０番目（MSB）と３番目が最も強く、６ビットのうちの左から１番目と４番目が次に強く、６ビットのうちの左から２番目と５番目(LSB)が最も弱い特性がある。【０００９】
図４は、64QAMに対応するイントラシンボルインターリービングの概要を示している。QAMの場合、１シンボルを成すビット数の半分のＳビット（64QAMの場合、３ビット）毎に、読み出されたメモリの行に応じてＳビットのビット列がシフトされる。【００１０】
具体的には、０行目から読み出された１シンボル分のビット列は、３ビット毎に左に０桁シフトされる（すなわち、シフトされない）。１行目から読み出された１シンボル分のビット列は、３ビット毎に左に１桁シフトされる。２行目から読み出された１シンボル分のビット列は、３ビット毎に左に２桁シフトされる。３行目から読み出された１シンボル分のビット列は、３ビット毎に左に３桁シフトされる（すなわち、０行目と同様にシフトされない）。４行目から読み出された１シンボル分のビット列は、３ビット毎に左に４桁シフトされる（すなわち、１行目と同様に３ビット毎に左に１桁シフトされる）。このように、64QAMに対応するイントラシンボルインターリービングは、１シンボルが３ビットずつに分けられて、３行周期でシフトされる。【００１１】
上述したイントラシンボルインターリービングは、採用されている変調方式が64QAMなどのようにuniform constellationであることを前提としている。【００１２】
ところで、昨今、より効率的な無線通信を行うために、複素平面における信号点間の距離が均等にはならない位置に信号点が配置されている64NUC(non-uniform constellation)などの変調方式が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】ＷＯ／２０１４／１７７５６５
【発明の概要】
【発明が解決しようとする課題】
【００１４】
現在、変調方式が64NUCなどのようにnon-uniform constellationである場合に適したイントラシンボルインターリービングは提案されていない。【００１５】
本開示はこのような状況に鑑みてなされたものであり、non-uniform constellationである変調方式に適したビットインターリーブを行うことによって通信性能を向上させるようにするものである。
【課題を解決するための手段】
【００１６】
本開示の一側面であるデータ処理装置は、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部とを備える。【００１７】
前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成することができ、前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせることができる。【００１８】
前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせることができる。【００１９】
本開示の一側面であるデータ処理装置は、送信対象の信号を前記第１のビット列に変換する変換部をさらに備えることができる。【００２０】
本開示の一側面であるデータ処理方法は、データ処理装置のデータ処理方法において、前記データ処理装置による、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップとを含む。【００２１】
本開示の一側面であるプログラムは、コンピュータを、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部として機能させる。【００２２】
本開示の一側面においては、第１のビット列がNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングされることによって第２のビット列が生成され、前記第２のビット列に対してインターシンボルインターリービングが行われることによって第３のビット列が生成され、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングが行われるとによって第４のビット列が生成され、前記第４のビット列が前記NUC変調方式に従って無線送信される。
【発明の効果】
【００２３】
本開示の一側面によれば、NUC変調方式に適したビットインターリーブを行うことにより、通信性能を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】インターシンボルインターリービングの概要を説明するための図である。
【図２】64QAMの信号空間ダイアグラムを示す図である。
【図３】64QAMの１シンボルを成す各ビットのロバストネスを示す図である。
【図４】64QAMに対応するインターシンボルインターリービングの概要を説明するための図である。
【図５】64NUCの信号空間ダイアグラムを示す図である。
【図６】64NUCの１シンボルを成す各ビットのロバストネスを示す図である。
【図７】64NUCに対応するインターシンボルインターリービングの概要を説明するための図である。
【図８】本開示を適用したデータ処理装置の構成例を示すブロック図である。
【図９】図８のデータ処理装置による送信処理を説明するフローチャートである。
【図１０】64QAMと64NUCのビットエラーレートのシミュレーション結果を示す図である。
【図１１】汎用のコンピュータの構成例を示すブロック図である。
【発明を実施するための形態】
【００２５】
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
【００２６】
＜64NUCについて＞
始めに、本開示の実施の形態であるデータ処理装置が無線通信に採用する64NUCについて説明する。
【００２７】
図５は、64NUCに対応する信号空間ダイアグラムを示している。64NUCでは、複素平面における信号点距離が均等とはならない位置に64個の信号点が配置されたnon-uniform constellationであり、信号点の位置を表す１シンボルは６ビットで構成される。
【００２８】
図６は、64NUCの１シンボルを成す各ビットのロバストネスを表している。64NUCの場合、各ビットのロバストネスは６段階に分かれることになる。具体的には、６ビットのうちの左から０番目（MSB）が最も強く、５番目(LSB)に向かって徐々に弱くなり、LSBが最も弱い特性がある。
【００２９】
図７は、64NUCに対応するイントラシンボルインターリービングの概要を示している。
【００３０】
NUCの場合、直前のインターシンボルインターリービングでメモリから横方向に読み出されたビット列の、１シンボル分を成すビット数ｍ（いまの場合、64NUCの場合、６ビット）毎に、読み出されたメモリの行に応じてシフトされる。
【００３１】
具体的には、０行目から読み出された１シンボル分のビット列は左に０桁シフトされる（すなわち、シフトされない）。１行目から読み出された１シンボル分のビット列は左に１桁シフトされる。２行目から読み出された１シンボル分のビット列は左に２桁シフトされる。同様に、３乃至５行目から読み出された１シンボル分のビット列は、それぞれ、左に３乃至５桁シフトされる。６行目から読み出された１シンボル分のビット列は左に６シフトされる（すなわち、０行目と同様にシフトされない）。７行目から読み出された１シンボル分のビット列は、左に７桁シフトされる（すなわち、１行目と同様に左に１桁シフトされる）。このように、64NUCに対応するイントラシンボルインターリービングは、１シンボルが６行周期でシフトされる。
【００３２】
＜本開示の実施の形態であるデータ処理装置の構成例＞
次に、図８は、本開示の実施の形態であるデータ処理装置の構成例を示している。
【００３３】
このデータ処理装置１０は、64NUCに従って無線通信を行うものであり、信号入力部１１、畳み込み符号化部１２、マッピング部１３、書き込み部１４、メモリ１５、読み出し部１６、シフト部１７、および変調部１８から構成される。
【００３４】
信号入力部１１は、送信対象の信号を取得して後段に出力する。畳み込み符号化部１２は、入力された信号に畳み込む符号化を行う。マッピング部１３は、畳み込む符号化の結果得られる符号化データを、後段の変調部１８にて採用されている変調方式（いまの場合、64NUC）に対応する複素平面上のいずれかの信号点にマッピングする。
【００３５】
書き込み部１４は、点にマッピングされた信号点（シンボル）を表すビット列を、メモリ１５の記憶領域に所定のビット数（いまの場合、１６ビット）ずつ縦方向に書き込む。読み出し部１６は、メモリ１５の記憶領域に縦方向に書き込まれたビット列を横方向に所定のビット数（いまの場合、ＮCBPS／１６ビット）ずつ読み出すことによってインターシンボルインターリービングを行う。
【００３６】
シフト部１７は、読み出されたインターシンボルインターリービング済みのビット列を、図７に示されたように、１シンボル分の６ビット毎に、読み出されたメモリ１５の行に応じて、シンボル内でビット列をシフトさせることによってイントラシンボルインターリービングを行う。変調部１８は、ビットインターリーブ済みのビット列を64NUCに従って無線送信する。
【００３７】
＜データ処理装置１０による送信処理＞
次に、図９は、上述した構成を有するデータ処理装置１０による送信処理を説明するフローチャートである。
【００３８】
ステップＳ１においては、信号入力部１１は、送信対象の信号を取得して後段の畳み込み符号化部１２に出力する。畳み込み符号化部１２は、入力された信号に畳み込む符号化を行い、その結果得られる符号化データをマッピング部１３に出力する。マッピング部１３は、入力された符号化データを、後段の変調部１８にて採用されている変調方に対応する複素平面上の信号点にマッピングし、その結果得られた信号点（シンボル）を表すビット列を書き込み部１４に出力する。
【００３９】
ステップＳ２およびＳ３において、インターシンボルインターリービングが行われる。すなわち、書き込み部１４が、複素平面における信号点を表すビット列を、メモリ１５の記憶領域に縦方向に書き込み、読み出し部１６が、書き込まれたビット列を横方向に読み出してシフト部１７に出力する。
【００４０】
ステップＳ４において、イントラシンボルインターリービングが行われる。すなわち、シフト部１７が、入力されたビット列を、１シンボル分の６ビット毎に、読み出されたメモリ１５の行に応じて、シンボル内でビット列をシフトさせて変調部１８に出力する。
【００４１】
ステップＳ５において、変調部１８は、ビットインターリーブ済みのビット列を64NUCに従って無線送信する。以上で、データ処理装置１０による送信処理の説明を終了する。
【００４２】
＜64QAMと64NUCの比較＞
次に、図１０は、図４に示されたイントラシンボルインターリービングを含むビットインターリーブ済みのビット列を64QAMで無線送信した場合と、図７に示されたイントラシンボルインターリービングを含むビットインターリーブ済みのビット列を64NUCで無線送信した場合とのビットエラーレートのシミュレーション結果を示している。なお、横軸は所要Ｃ／Ｎ、縦軸はエラーレートを示している。
【００４３】
同図から明らかなように、64NUCは、64QAMに比較して常に低いビットエラーレートである、すなわち、より効率的に無線通信が可能であることがわかる。
【００４４】
なお、本実施の形態では、データ処理装置１０は変調方式として64NUCを採用しているが、本開示は、複素平面における信号点の配置がnon-uniform constellationである他のNUC変調を採用した場合にも適用可能である。
【００４５】
ところで、上述したデータ処理装置１０の一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウェアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。
【００４６】
図１１は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
【００４７】
コンピュータ１００において、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３は、バス１０４により相互に接続されている。
【００４８】
バス１０４には、さらに、入出力インタフェース１０５が接続されている。入出力インタフェース１０５には、入力部１０６、出力部１０７、記憶部１０８、通信部１０９、およびドライブ１１０が接続されている。
【００４９】
入力部１０６は、キーボード、マウス、マイクロフォンなどよりなる。出力部１０７は、ディスプレイ、スピーカなどよりなる。記憶部１０８は、ハードディスクや不揮発性のメモリなどよりなる。通信部１０９は、ネットワークインタフェースなどよりなる。ドライブ１１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブルメディア１１１を駆動する。
【００５０】
以上のように構成されるコンピュータ１００では、CPU１０１が、例えば、記憶部１０８に記憶されているプログラムを、入出力インタフェース１０５およびバス１０４を介して、RAM１０３にロードして実行することにより、上述した一連の処理が行われる。
【００５１】
なお、コンピュータ１００が実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであってもよいし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであってもよい。
【００５２】
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【００５３】
本開示は以下のような構成も取ることができる。
（１）
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
を備えるデータ処理装置。
（２）
前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成し、
前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせる
前記（１）に記載のデータ処理装置。
（３）
前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせる
前記（２）に記載のデータ処理装置。
（４）
送信対象の信号を前記第１のビット列に変換する変換部を
さらに備える前記（１）から（３）のいずれかに記載のデータ処理装置。
（５）
データ処理装置のデータ処理方法において、
前記データ処理装置による、
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップと
を含むデータ処理方法。
（６）
コンピュータを、
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
して機能させるプログラム。
【符号の説明】
【００５４】
１０  データ処理装置，  １１  信号入力部，  １２  畳み込み符号化部，  １３  マッピング部，  １４  書き込み部，  １５  メモリ，  １６  読み出し部，  １７  シフト部，  １８  変調部，  １００  コンピュータ，  １０１  CPU
【図１】
2016199595.tif 000003
【図２】
2016199595.tif 000004
【図３】
2016199595.tif 000005
【図４】
2016199595.tif 000006
【図５】
2016199595.tif 000007
【図６】
2016199595.tif 000008
【図７】
2016199595.tif 000009
【図８】
2016199595.tif 000010
【図９】
2016199595.tif 000011
【図１０】
2016199595.tif 000012
【図１１】
2016199595.tif 000013
【国際調査報告】
2016199595.tif 000014
2016199595.tif 000015
2016199595.tif 000016
2016199595.tif 000017