(57)【要約】  全波整流波形の電圧が変動してもＬＥＤの明るさの変化が抑制されるＬＥＤ駆動回路を提供する。ＬＥＤ駆動回路ブリッジ整流回路と、複数のＬＥＤが直列接続して構成され、ブリッジ整流回路から電流が供給されるＬＥＤ列と、ブリッジ整流回路からＬＥＤ列を経てブリッジ整流回路に戻る経路上に接続した電流入力端子及び電流出力端子を有し、ＬＥＤ列に流れる電流を上限電流値以下に制限し、さらに、電流出力端子から見て電流入力端子の電圧が上昇したら当該電圧の上昇分に応じて上限電流値を低下させる電流制限回路とを備える。
2017057401.tif 000002
【特許請求の範囲】
【請求項１】
ブリッジ整流回路と、
複数のＬＥＤが直列接続して構成され、前記ブリッジ整流回路から電流が供給されるＬＥＤ列と、
前記ブリッジ整流回路から前記ＬＥＤ列を経て前記ブリッジ整流回路に戻る経路上に接続した電流入力端子及び電流出力端子を有し、前記ＬＥＤ列に流れる電流を上限電流値以下に制限し、さらに、前記電流出力端子から見て前記電流入力端子の電圧が上昇したら当該電圧の上昇分に応じて前記上限電流値を低下させる電流制限回路と、
を備えることを特徴とするＬＥＤ駆動回路。
【請求項２】
前記電流制限回路は、スイッチ素子と、電流検出抵抗と、電流検出素子と、第１抵抗と、第２抵抗とを備え、
前記スイッチ素子は、一端が前記電流入力端子に接続し、他端が前記電流検出抵抗の一端に接続し、さらに制御端子を有し、
前記電流検出抵抗は、他端が前記電流出力端子に接続し、
前記電流検出素子は、前記第１抵抗の一端及び前記第２抵抗の一端に接続した反転入力端子と、前記制御端子に接続した出力端子とを有し、
前記第１抵抗は、他端が前記ブリッジ整流回路の電流を出力する端子から前記ＬＥＤ列を経て前記電流入力端子に至る経路に接続し、
前記第２抵抗は、他端が前記電流検出抵抗の前記一端に接続している、請求項１に記載のＬＥＤ駆動回路。
【請求項３】
前記電流検出素子は、トランジスタ、演算増幅器又はシャントレギュレータを含んでいる、請求項２に記載のＬＥＤ駆動回路。
【請求項４】
前記電流検出素子は、トランジスタと第１ツェナーダイオードを含んでいる、請求項２に記載のＬＥＤ駆動回路。
【請求項５】
前記電流制限回路は、前記電流検出抵抗の前記一端と前記第１抵抗の前記一端の間に第２ツェナーダイオードをさらに備える、請求項２〜４のいずれか一項に記載のＬＥＤ駆動回路。
【請求項６】
前記電流制限回路は、前記第２ツェナーダイオードと前記第１抵抗の前記一端の間に挿入された第３抵抗と、前記第１抵抗の前記一端と前記第２抵抗の前記一端の間に挿入された第４抵抗とをさらに備える、請求項５に記載のＬＥＤ駆動回路。
【請求項７】
前記ＬＥＤ列に並列接続したコンデンサ及び抵抗をさらに備える、請求項１〜６のいずれか一項に記載のＬＥＤ駆動回路。
【請求項８】
前記電流制限回路は、スイッチ素子と、電流検出抵抗と、第１演算増幅器を含む反転増幅回路と、第２演算増幅器と、第５抵抗と、第６抵抗とを備え、
前記スイッチ素子は、一端が前記電流入力端子に接続し、他端が前記電流検出抵抗の一端に接続し、さらに制御端子を有し、
前記電流検出抵抗は、他端が前記電流出力端子に接続し、
前記反転増幅回路は、入力端子が前記第５抵抗の一端又は前記第６抵抗の一端に接続し、出力端子が前記第２演算増幅器の非反転入力端子に接続し、
前記第２演算増幅器は、反転入力端子が前記電流検出抵抗の一端に接続し、出力端子が前記制御端子に接続し、
前記第５抵抗は、他端が前記ブリッジ整流回路の電流を出力する端子から前記ＬＥＤ列を経て前記電流入力端子に至る経路に接続し、
前記第６抵抗は、他端が前記電流検出抵抗の前記一端に接続し、
前記第５抵抗と前記第６抵抗は直列接続している、請求項１に記載のＬＥＤ駆動回路。
【請求項９】
前記電流制限回路は、アノードが前記第６抵抗の他端に接続し、カソードが前記第５抵抗の一端又は前記第６抵抗の一端に接続した第３ツェナーダイオードをさらに備える、請求項８に記載のＬＥＤ駆動回路。
【請求項１０】
前記電流制限回路は、アノードが前記第６抵抗の他端に接続した第４ツェナーダイオードと、前記第５抵抗の一端又は前記第６抵抗の一端に接続した抵抗との直列回路をさらに備える、請求項８に記載のＬＥＤ駆動回路。
【請求項１１】
前記電流制限回路は、前記第６抵抗の他端と前記第５抵抗の一端又は前記第６抵抗の一端との間に挿入されたコンデンサをさらに備える、請求項８に記載のＬＥＤ駆動回路。
【請求項１２】
複数のＬＥＤが直列接続して構成され、且つ前記ＬＥＤ列に直列接続した第２ＬＥＤ列と、
前記第２ＬＥＤ列に流れる電流を第２上限電流値以下に制限する第２電流制限回路と、
をさらに備える、請求項１〜１１のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１３】
前記第２電流制限回路は、前記第２ＬＥＤ列と前記電流制限回路の間に接続した第２電流入力端子及び第２電流出力端子を有し、前記第２電流出力端子から見て前記第２電流入力端子の電圧が上昇したら、当該電圧の上昇分に応じて前記第２上限電流値を低下させる、請求項１２に記載のＬＥＤ駆動回路。
【請求項１４】
前記電流制限回路は、スイッチ素子と、電流検出抵抗と、第１演算増幅器と、第２演算増幅器と、第５抵抗と、第７抵抗と、第８抵抗と、第９抵抗と、第１ＦＥＴと、第２ＦＥＴと、第３ＦＥＴとを備え、
前記スイッチ素子は、一端が前記電流入力端子に接続し、他端が前記電流検出抵抗の一端に接続し、さらに制御端子を有し、
前記電流検出抵抗の他端が前記電流出力端子に接続し、
前記第２演算増幅器は、非反転入力端子が前記第８抵抗と前記第９抵抗の間に接続し、反転入力端子が前記電流検出抵抗の一端に接続し、出力端子が前記制御端子に接続し、
前記第５抵抗は、一端が前記第１ＦＥＴのドレインに接続し、他端が前記ブリッジ整流回路の電流を出力する端子から前記ＬＥＤ列を経て前記電流入力端子に至る経路に接続し、
前記第１ＦＥＴ及び前記第２ＦＥＴのゲートが互いに接続し、
前記第１ＦＥＴ及び前記第２ＦＥＴのソースが接地され、
前記第２ＦＥＴのドレイン、前記第１演算増幅器の反転入力端子、前記第３ＦＥＴのソース、及び前記第７抵抗と前記第８抵抗の間が互いに接続し、
前記第３ＦＥＴのドレインが駆動電源に接続し、前記第３ＦＥＴのゲートが前記第１演算増幅器の出力端子に接続し、
前記第７抵抗、前記第８抵抗及び前記第９抵抗が当該順序で直列接続し、
前記第９抵抗の一端が接地され、
前記第７抵抗の一端に第１基準電圧が入力され、
前記第１演算増幅器の非反転入力端子に、前記第７抵抗と前記第８抵抗の間の電圧以下の第２基準電圧が入力される、請求項１に記載のＬＥＤ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ（発光ダイオード）列と当該ＬＥＤ列に直列接続する電流制限回路を備え、当該ＬＥＤ列に全波整流波形を印加するＬＥＤ駆動回路に関する。
【背景技術】
【０００２】
商用交流電源を全波整流して得た電圧（以下、全波整流波形と呼ぶ）をＬＥＤ列に印加し、当該ＬＥＤ列を点灯させるＬＥＤ駆動回路が知られている。このようなＬＥＤ駆動回路では、動作を安定化するために、ＬＥＤ列と直列に電流制限回路を接続することが多い（例えば特許文献１の図３を参照）。【０００３】
図２８は、特許文献１の図３に示された従来のＬＥＤ駆動回路１１０（ＬＥＤランプ）の回路図である。なお、図２８では、特許文献１のものから符号を変更している。以下の説明では、括弧内に、特許文献１における用語を示す。【０００４】
図２８に示したＬＥＤ駆動回路１１０（ＬＥＤランプ）は、ブリッジ整流回路１０６（整流回路）と、ツェナーダイオード１１５（定電圧ダイオード）と、定電流ダイオード１１６と、複数のＬＥＤ（発光ダイオード）１０１ａ〜１０１ｎとを備えている。ブリッジ整流回路１０６の入力端子１１１、１１３には、図示していない商用交流電源が接続する。ツェナーダイオード１１５と、定電流ダイオード１１６と、複数のＬＥＤ１０１ａ〜１０１ｎとは直列接続している。ツェナーダイオード１１５のカソードがブリッジ整流回路１０６の電流を出力する端子に接続し、ＬＥＤ１０１ｎのカソードがブリッジ整流回路１０６の電流が戻る端子に接続している。【０００５】
ブリッジ整流回路１０６は、電流が戻る端子をグランドとしたとき、電流を出力する端子から全波整流波形を出力する。ツェナーダイオード１１５は電圧降下用素子として使用される。定電流ダイオード１１６は、前述のＬＥＤ列に直列接続される電流制限回路に相当する。複数のＬＥＤ１０１ａ〜１０１ｎは、直列接続しＬＥＤ列を構成する。【０００６】
図２８に示したＬＥＤ駆動回路１１０では、全波整流波形が低電圧位相にあるとき、ＬＥＤ列に電流が流れず、ＬＥＤ１０１ａ〜１０１ｎは点灯しない。全波整流波形の電圧が上昇しＬＥＤ列の両端間電圧がＬＥＤ列の閾値電圧を超えると、ＬＥＤ列に電流が流れＬＥＤ１０１ａ〜１０１ｎが点灯する。このときＬＥＤ列に流れる電流は、定電流ダイオード１１６によりその上限値が制限されるため、ＬＥＤ１０１ａ〜１０１ｎが点灯するほとんどの期間で一定になる。なお、ＬＥＤ列の閾値電圧とは、ＬＥＤ列内で直列接続する各ＬＥＤ１０１ａ〜１０１ｎの順方向電圧ドロップを合計したものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１−２６４２７６号公報  （図３）
【発明の概要】
【０００８】
ＬＥＤ列と当該ＬＥＤ列に直列接続する電流制限回路を備え、当該ＬＥＤ列を全波整流波形で駆動するＬＥＤ駆動回路１１０では、全波整流波形の電圧（振幅）が変動するとＬＥＤの明るさも変化してしまう。すなわち、ＬＥＤが点灯している期間にＬＥＤ列を流れる電流が一定であっても、ＬＥＤ列の点灯する期間が変動するため、全波整流波形の電圧変動に合わせて明るさが変化する。
【０００９】
本発明は、全波整流波形の電圧が変動してもＬＥＤの明るさの変化が抑制されるＬＥＤ駆動回路を提供することを目的とする。
【００１０】
ブリッジ整流回路と、複数のＬＥＤが直列接続したＬＥＤ列と、電流入力端子及び電流出力端子を有する電流制限回路を備え、ブリッジ整流回路の出力する電流がＬＥＤ列及び電流制限回路を経てブリッジ整流回路に戻るＬＥＤ駆動回路において、電流制限回路は、電流出力端子から見て電流入力端子の電圧が上昇したら、当該電圧の上昇分に応じて上限電流値を低下させることを特徴とするＬＥＤ駆動回路が提供される。
【００１１】
商用交流電源に接続されたブリッジ整流回路では、商用交流電源の電圧（実効値）が上昇すると、その出力である全波整流波形の振幅が大きくなる。一方、ＬＥＤ列は閾値電圧を持ち、全波整流波形の電圧が閾値電圧を超えた期間だけ電流が流れ点灯する。すなわち、全波整流波形の振幅が大きくなると点灯する期間が長くなる。そこで、電流制限回路において、全波整流波形の振幅の増大に応じて、当該期間の長くなった分だけＬＥＤ列に流れる電流を減らすことにより、明るさの変動を抑えることが可能となる。
【００１２】
ブリッジ整流回路と、複数のＬＥＤが直列接続して構成され、ブリッジ整流回路から電流が供給されるＬＥＤ列と、ブリッジ整流回路からＬＥＤ列を経てブリッジ整流回路に戻る経路上に接続した電流入力端子及び電流出力端子を有し、ＬＥＤ列に流れる電流を上限電流値以下に制限し、さらに、電流出力端子から見て電流入力端子の電圧が上昇したら当該電圧の上昇分に応じて上限電流値を低下させる電流制限回路とを備えることを特徴とするＬＥＤ駆動回路が提供される。
【００１３】
上記のＬＥＤ駆動回路の電流制限回路は、スイッチ素子と、電流検出抵抗と、電流検出素子と、第１抵抗と、第２抵抗とを備え、スイッチ素子は、一端が電流入力端子に接続し、他端が電流検出抵抗の一端に接続し、さらに制御端子を有し、電流検出抵抗は、他端が電流出力端子に接続し、電流検出素子は、第１抵抗の一端及び第２抵抗の一端に接続した反転入力端子と、制御端子に接続した出力端子とを有し、第１抵抗は、他端がブリッジ整流回路の電流を出力する端子からＬＥＤ列を経て電流入力端子に至る経路に接続し、第２抵抗は、他端が電流検出抵抗の一端に接続しても良い。
【００１４】
上記のＬＥＤ駆動回路では、電流検出素子は、トランジスタ、演算増幅器又はシャントレギュレータを含んでも良い。
【００１５】
上記のＬＥＤ駆動回路では、電流検出素子は、トランジスタと第１ツェナーダイオードを含んでも良い。
【００１６】
上記のＬＥＤ駆動回路の電流制限回路は、電流検出抵抗の一端と第１抵抗の一端の間に第２ツェナーダイオードをさらに備えても良い。
【００１７】
上記のＬＥＤ駆動回路の電流制限回路は、第２ツェナーダイオードと第１抵抗の一端の間に挿入された第３抵抗と、第１抵抗の一端と第２抵抗の一端の間に挿入された第４抵抗とをさらに備えても良い。
【００１８】
上記のＬＥＤ駆動回路は、ＬＥＤ列に並列接続したコンデンサ及び抵抗をさらに備えても良い。
【００１９】
上記のＬＥＤ駆動回路の電流制限回路は、スイッチ素子と、電流検出抵抗と、第１演算増幅器を含む反転増幅回路と、第２演算増幅器と、第５抵抗と、第６抵抗とを備え、スイッチ素子は、一端が電流入力端子に接続し、他端が電流検出抵抗の一端に接続し、さらに制御端子を有し、電流検出抵抗は、他端が電流出力端子に接続し、反転増幅回路は、入力端子が第５抵抗の一端又は第６抵抗の一端に接続し、出力端子が第２演算増幅器の非反転入力端子に接続し、第２演算増幅器は、反転入力端子が電流検出抵抗の一端に接続し、出力端子が制御端子に接続し、第５抵抗は、他端がブリッジ整流回路の電流を出力する端子からＬＥＤ列を経て電流入力端子に至る経路に接続し、第６抵抗は、他端が電流検出抵抗の一端に接続し、第５抵抗と第６抵抗は直列接続しても良い。
【００２０】
上記のＬＥＤ駆動回路の電流制限回路は、アノードが第６抵抗の他端に接続し、カソードが第５抵抗の一端又は第６抵抗の一端に接続した第３ツェナーダイオードをさらに備えても良い。
【００２１】
上記のＬＥＤ駆動回路の電流制限回路は、アノードが第６抵抗の他端に接続した第４ツェナーダイオードと、第５抵抗の一端又は第６抵抗の一端に接続した抵抗との直列回路をさらに備えても良い。
【００２２】
上記のＬＥＤ駆動回路の電流制限回路は、第６抵抗の他端と第５抵抗の一端又は第６抵抗の一端との間に挿入されたコンデンサをさらに備えても良い。
【００２３】
上記のＬＥＤ駆動回路は、複数のＬＥＤが直列接続して構成され、且つＬＥＤ列に直列接続した第２ＬＥＤ列と、第２ＬＥＤ列に流れる電流を第２上限電流値以下に制限する第２電流制限回路とをさらに備えても良い。
【００２４】
上記のＬＥＤ駆動回路の第２電流制限回路は、第２ＬＥＤ列と電流制限回路の間に接続した第２電流入力端子及び第２電流出力端子を有し、第２電流出力端子から見て第２電流入力端子の電圧が上昇したら、当該電圧の上昇分に応じて第２上限電流値を低下させても良い。
【００２５】
上記のＬＥＤ駆動回路の電流制限回路は、スイッチ素子と、電流検出抵抗と、第１演算増幅器と、第２演算増幅器と、第５抵抗と、第７抵抗と、第８抵抗と、第９抵抗と、第１ＦＥＴ（電界効果トランジスタ）と、第２ＦＥＴと、第３ＦＥＴとを備え、スイッチ素子は、一端が電流入力端子に接続し、他端が電流検出抵抗の一端に接続し、さらに制御端子を有し、電流検出抵抗の他端が電流出力端子に接続し、第２演算増幅器は、非反転入力端子が第８抵抗と第９抵抗の間に接続し、反転入力端子が電流検出抵抗の一端に接続し、出力端子が制御端子に接続し、第５抵抗は、一端が第１ＦＥＴのドレインに接続し、他端がブリッジ整流回路の電流を出力する端子からＬＥＤ列を経て電流入力端子に至る経路に接続し、第１ＦＥＴ及び第２ＦＥＴのゲートが互いに接続し、第１ＦＥＴ及び第２ＦＥＴのソースが接地され、第２ＦＥＴのドレイン、第１演算増幅器の反転入力端子、第３ＦＥＴのソース、及び第７抵抗と第８抵抗の間が互いに接続し、第３ＦＥＴのドレインが駆動電源に接続し、第３ＦＥＴのゲートが第１演算増幅器の出力端子に接続し、第７抵抗、第８抵抗及び第９抵抗が当該順序で直列接続し、第９抵抗の一端が接地され、第７抵抗の一端に第１基準電圧が入力され、第１演算増幅器の非反転入力端子に、第７抵抗と第８抵抗の間の電圧以下の第２基準電圧が入力されても良い。
【００２６】
上記のＬＥＤ駆動回路によれば、全波整流波形の振幅が変動してもＬＥＤの明るさの変化が抑制される。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態のＬＥＤ駆動回路１０の回路図である。
【図２】図１に示すＬＥＤ駆動回路１０に流れる電流の説明図である。
【図３】比較例のＬＥＤ駆動回路３０の回路図である。
【図４】図３に示すＬＥＤ駆動回路３０に流れる電流の説明図である。
【図５】第２実施形態のＬＥＤ駆動回路５０の回路図である。
【図６】図５に示すＬＥＤ駆動回路５０に流れる電流の説明図である。
【図７】第３実施形態のＬＥＤ駆動回路７０の回路図である。
【図８】第４実施形態のＬＥＤ駆動回路８０の回路図である。
【図９】図８に示すシャントレギュレータ８１の回路図である。
【図１０】第５実施形態のＬＥＤ駆動回路９０の回路図である。
【図１１】第６実施形態のＬＥＤ駆動回路１００の回路図である。
【図１２】第７実施形態のＬＥＤ駆動回路２１０の回路図である。
【図１３】ＬＥＤ駆動回路２１０の電流制限回路２１９に流れる電流の説明図である。
【図１４】第８実施形態のＬＥＤ駆動回路２２０の回路図である。
【図１５】ＬＥＤ駆動回路２２０の電流制限回路２２９に流れる電流の説明図である。
【図１６】第９実施形態のＬＥＤ駆動回路２３０の回路図である。
【図１７】ＬＥＤ駆動回路２３０の電流制限回路２３９に流れる電流の説明図である。
【図１８】第１０実施形態のＬＥＤ駆動回路２４０の回路図である。
【図１９】ＬＥＤ駆動回路２４０の電流制限回路２４９に流れる電流の説明図である。
【図２０】第１１実施形態のＬＥＤ駆動回路３１０の回路図である。
【図２１】図２０に示すＬＥＤ駆動回路３１０に流れる電流の説明図である。
【図２２】第１２実施形態のＬＥＤ駆動回路３２０の回路図である。
【図２３】図２２に示すＬＥＤ駆動回路３２０に流れる電流の説明図である。
【図２４】第１３実施形態のＬＥＤ駆動回路３３０の回路図である。
【図２５】図２４に示すＬＥＤ駆動回路３３０に流れる電流の説明図である。
【図２６】第１４実施形態のＬＥＤ駆動回路３６０の回路図である。
【図２７】第１５実施形態のＬＥＤ駆動回路３７０の回路図である。
【図２８】従来例のＬＥＤ駆動回路１１０の回路図である。
【発明を実施するための形態】
【００２８】
以下、添付図面を参照しながらＬＥＤ駆動回路の好適な実施形態について詳細に説明する。なお、図面の説明において、同一又は相当要素には同一の符号を付し、重複する説明は省略する。また、括弧内には、請求の範囲に記載した発明特定事項を示す。
【００２９】
（第１実施形態）
図１は、第１実施形態のＬＥＤ駆動回路１０の回路図である。
【００３０】
図１に示すように、ＬＥＤ駆動回路１０は、ブリッジ整流回路１７と、複数のＬＥＤ２０ａが直列接続したＬＥＤ列２０と、電流入力端子２７及び電流出力端子２８を有する電流制限回路２９とを備えている。ブリッジ整流回路１７の電流を出力する端子はＬＥＤ列２０のアノードに接続し、ＬＥＤ列２０のカソードは電流入力端子２７に接続し、電流出力端子２８はブリッジ整流回路１７の電流が戻る端子に接続している。なお、説明の便宜のため、図１では、ＬＥＤ駆動回路１０に商用交流電源１１とヒューズ１２を描き加えている（以下の図でも同様）。また、電流制限回路２９の電流入力端子２７及び電流出力端子２８は、電流制限回路２９に接続する配線の一部分として図示している（以下の図でも同様）。
【００３１】
ブリッジ整流回路１７は、ダイオード１３、１４、１５、１６を有する。商用交流電源１１はヒューズ１２を介してブリッジ整流回路１７の入力端子に接続している。ダイオード１３、１４のカソードが接続した端子は、ブリッジ整流回路１７の電流を出力する端子であり、ＬＥＤ列２０のアノードに接続している。ダイオード１５、１６のアノードが接続した端子は、ブリッジ整流回路１７の電流が戻る端子であり、ＬＥＤ駆動回路１０のグランドとなる。
【００３２】
電流制限回路２９は、プルアップ抵抗２１と、トランジスタ２２（電流検出素子）と、エンハンスメント型のＦＥＴ２３（スイッチ素子）と、電流検出抵抗２４と、第１抵抗２５と、第２抵抗２６とを備えている。ＦＥＴ２３は、ドレイン（一端）が電流入力端子２７に接続し、ソース（他端）が電流検出抵抗２４の上端（一端）に接続し、さらにゲート（制御端子）を有する。電流検出抵抗２４は、下端（他端）が電流出力端子２８に接続する。トランジスタ２２は、ベース（反転入力端子）が第１抵抗２５の下端（一端）及び第２抵抗２６の左端（一端）に接続し、コレクタ（出力端子）がＦＥＴ２３のゲートとプルアップ抵抗２１の下端に接続する。第２抵抗２６は、右端子（他端）が電流検出抵抗２４の上端（一端）に接続している。
【００３３】
次に、図２を用いてＬＥＤ駆動回路１０の動作を説明する。図２は、図１に示すＬＥＤ駆動回路１０に流れる電流の説明図であり、図２（ａ）は一周期分の全波整流波形を、図２（ｂ）はＬＥＤ列２０に流れる電流を示している。図２（ａ）において、縦軸Ｖは電圧、横軸ｔは時間である。図２（ｂ）において、縦軸Ｉは電流、横軸ｔは時間である。なお、図２（ａ）、（ｂ）の横軸ｔは一致している。また、図２の説明にあたり、特に断りなく図１を参照する。
【００３４】
図２（ａ）において、全波整流波形１０ａは、実効値が１００Ｖのものに対応する。同様に、全波整流波形１１ａ、１２ａ、１３ａ、１４ａは、それぞれ実効値が１１０Ｖ、１２０Ｖ、１３０Ｖ、１４０Ｖのものに対応する。実効値１００Ｖの全波整流波形１０ａが標準的なものであり、全波整流波形１１ａ〜１４ａは、何らかの原因で商用交流電源の電圧振幅が大きくなった場合に相当する。
【００３５】
なお、図２（ａ）における電圧Ｖｔは、ＬＥＤ列２０の閾値電圧である（以下、閾値Ｖｔと呼ぶ）。閾値Ｖｔとは、ＬＥＤ列２０において直列接続する各ＬＥＤ２０ａの順方向電圧ドロップを合計したものである。ＬＥＤ列２０内の各ＬＥＤ２０ａとして特性が互いに等しいものを使用しているときには、閾値ＶｔはＬＥＤ２０ａの順方向電圧ドロップとＬＥＤ２０ａの直列段数の積になっているともいえる。
【００３６】
図２（ｂ）において、電流波形１０ｂは、図２（ａ）で示した全波整流波形１０ａに対応してＬＥＤ駆動回路１０に流れる電流を示している。同様に、電流波形１１ｂ、１２ｂ、１３ｂ、１４ｂは、それぞれ全波整流波形１１ａ、１２ａ、１３ａ、１４ａに対応してＬＥＤ駆動回路１０に流れる電流を示している。
【００３７】
図２（ｂ）に示すように、電流波形１０ｂの電流は、全波整流波形１０ａの電圧が閾値Ｖｔよりも低い期間では０（Ａ）である。全波整流波形１０ａの電圧が上昇する位相では、電流波形１０ｂの電流は、全波整流波形１０ａの電圧が閾値Ｖｔに達すると急激に増加する。反対に、全波整流波形１０ａの電圧が下降する位相では、電流波形１０ｂの電流は、全波整流波形１０ａの電圧が閾値Ｖｔに達すると急激に減少する。全波整流波形１０ａの電圧が閾値Ｖｔよりも高い位相では、電流波形１０ｂの電流は、全波整流波形１０ａの電圧が上昇すると減少し、全波整流波形１０ａの電圧が下降すると増加する。
【００３８】
振幅が全波整流波形１０ａよりも大きくなった全波整流波形１１ａ〜１４ａの場合には、その電流波形１１ｂ〜１４ｂは電流波形１０ｂよりも幅が広がり、その一方で電流値の低下する割合（窪み）が大きくなる。また、その幅及び電流値の低下する割合（窪み）は、全波整流波形の振幅が大きくなるに従って増加する。
【００３９】
（比較例）
図３は、比較例のＬＥＤ駆動回路３０の回路図である。図４は、図３に示すＬＥＤ駆動回路３０に流れる電流の説明図であり、図４（ａ）は一周期分の全波整流波形を、図４（ｂ）はＬＥＤ列２０に流れる電流を示している。図４（ａ）において、縦軸Ｖは電圧、横軸ｔは時間である。図４（ｂ）において、縦軸Ｉは電流、横軸ｔは時間である。なお、図４（ａ）、（ｂ）の横軸ｔは一致している。また、図４の説明にあたり、特に断りなく図３を参照する。
【００４０】
図３に示すＬＥＤ駆動回路３０と図１に示すＬＥＤ駆動回路１０との差異は、ＬＥＤ駆動回路３０の電流制限回路３９はＬＥＤ駆動回路１０の第１抵抗２５及び第２抵抗２６（図１参照）を備えず、電流制限回路３９では電流検出抵抗２４の上端が直接的にトランジスタ２２のベースに接続している点だけである。プルアップ抵抗２１、トランジスタ２２、ＦＥＴ２３及び電流検出抵抗２４を有する電流制限回路３９は広く知られている。シリコントランジスタの場合、電流制限回路３９は、ベース−エミッタ間の電圧が０．６Ｖに保たれるようにフィードバック制御して、ＦＥＴ２３のドレイン−ソース間に流れる電流の値を上限値以下に制限する。
【００４１】
図４（ａ）は図２（ａ）と同じものであり、全波整流波形１０ａ〜１４ａは、それぞれ実効値が１００Ｖ、１１０Ｖ、１２０Ｖ、１３０Ｖ、１４０Ｖのものに対応する。
【００４２】
図４（ｂ）において、電流波形１０ｃは、図４（ａ）で示した全波整流波形１０ａに対応してＬＥＤ駆動回路３０に流れる電流を示している。同様に、電流波形１１ｃ、１２ｃ、１３ｃ、１４ｃは、それぞれ全波整流波形１１ａ、１２ａ、１３ａ、１４ａに対応してＬＥＤ駆動回路３０に流れる電流を示している。
【００４３】
図４（ｂ）に示すように、電流波形１０ｃの電流は、全波整流波形１０ａの電圧が閾値Ｖｔよりも低い期間では０（Ａ）である。全波整流波形１０ａの電圧が上昇する位相では、電流波形１０ｃの電流は、全波整流波形１０ａの電圧が閾値Ｖｔに達すると急激に増加する。反対に、全波整流波形１０ａの電圧が下降する位相では、電流波形１０ｃの電流は、全波整流波形１０ａの電圧が閾値Ｖｔに達すると急激に減少する。全波整流波形１０ａの電圧が閾値Ｖｔよりも高い位相では、電流波形１０ｃの電流は一定になる。
【００４４】
振幅が全波整流波形１０ａよりも大きくなった全波整流波形１１ａ〜１４ａの場合には、その電流波形１１ｃ〜１４ｃは電流波形１０ｃよりも幅が広がるだけで、電流の上限値は一定である。
【００４５】
以上のように比較例として示したＬＥＤ駆動回路３０では、全波整流波形の振幅が変動するとＬＥＤ列２０の点灯期間も変動するが、電流波形の上限値は一定である。この結果、全波整流波形の変動に伴い明るさが変化する。
【００４６】
（比較例に対する第１実施形態の特徴）
図３に示したＬＥＤ駆動回路３０と比較しながら、図１に示したＬＥＤ駆動回路１０の動作を説明する。ＬＥＤ駆動回路１０では、ＬＥＤ駆動回路３０と同様に、全波整流波形の振幅が変動するとＬＥＤ列２０の点灯期間も変動する。しかしながら、ＬＥＤ駆動回路１０は、ＬＥＤ駆動回路３０とは異なり、この点灯期間の変動を打ち消すように電流波形（例えば図２（ｂ）の電流波形１０ｂ〜１４ｂ）に窪みを設けている。この結果、全波整流波形の変動に伴う明るさの変化が抑圧される。
【００４７】
また、ＬＥＤ駆動回路３０ではＦＥＴ２３を流れる電流の一部がトランジスタ２２のベースに流れ込むのに対し、ＬＥＤ駆動回路１０では、第１抵抗２５からトランジスタ２２のベースに流れ込む電流がその電流に加わる。すなわち、ＬＥＤ駆動回路１０では、トランジスタ２２のベースは、第１抵抗２５から流れ込む電流と第２抵抗２６から流れ込む電流とを合算したものとなる。つまり、ＬＥＤ駆動回路１０に含まれる電流制限回路２９のトランジスタ２２は、一種の反転加算回路（トランジスタ２２のベースが反転入力端子に相当する）のように動作する。この結果、図１に示した電流制限回路２９では、トランジスタ２２のべース−エミッタ間電圧が０．６Ｖに維持されるように上限電圧が設定される。すなわち、電流入力端子２７の電圧が高くなれば第１抵抗２５に流れる電流が増え、第２抵抗２６に流れる電流が減少する。この結果、ＬＥＤ列２０に流れる電流が減少する。
【００４８】
ＬＥＤ駆動回路１０において、第１抵抗２５及び第２抵抗２６は、電流検出抵抗２４に比べて大きな値となるように設定される。この結果、電流制限回路２９で制限される電流の最大値は、概ね電流検出抵抗２４で決定される。これに対し、全波整流波形の電圧に応じて電流を抑制する度合い（電流波形１０ｂ等の窪み）は、第１抵抗２５と第２抵抗２６の値及び比率で概ね決まる。
【００４９】
ＬＥＤ駆動回路１０では、プルアップ抵抗２１及び第１抵抗２５の上端は電流入力端子２７に接続している。プルアップ抵抗２１及び第１抵抗２５の上端は、ブリッジ整流回路１７の電流を出力する端子からＬＥＤ列２０を経て電流入力端子２７に至る経路のどこにでも接続できる。この経路では、全波整流波形と同じ位相で電圧が変動しているからである。しかしながら、電流入力端子２７の電圧とこの経路における任意の点の電圧とは必ずしも等しくないので、プルアップ抵抗２１及び第１抵抗２５の上端をＬＥＤ駆動回路１０での位置とは異なる位置に接続する場合には、プルアップ抵抗２１及び第１抵抗２５の値を調整する必要がある。また、ＬＥＤ列２０のカソードよりも下流側（図１では電流入力端子２７と等しい）に第１抵抗２５の上端を接続すると、商用交流電源１１の変動に伴う明るさの変動だけでなく、温度によりＬＥＤ列２０の閾値Ｖｔが変動した場合の明るさの変動も抑圧することができる。
【００５０】
また、ＬＥＤ駆動回路１０は商用交流電源１１の実効値の変動に伴う明るさの変動を抑圧するものであるが、電力の変動を抑圧するものと言い換えることもできる。
【００５１】
（第２実施形態）
図５は、第２実施形態のＬＥＤ駆動回路５０の回路図である。なお、図１に示すＬＥＤ駆動回路１０と同じ部材については、同じ番号を付し説明は省略する。図６は、図５に示したＬＥＤ駆動回路５０に流れる電流の説明図であり、図６（ａ）は一周期分の全波整流波形を、図６（ｂ）はＬＥＤ列２０に流れる電流を示している。図６（ａ）において、縦軸Ｖは電圧、横軸ｔは時間である。図６（ｂ）において、縦軸Ｉは電流、横軸ｔは時間である。なお、図６（ａ）、（ｂ）の横軸ｔは一致している。また、図６を用いてＬＥＤ駆動回路５０の動作を説明するときに、特に断りなく図５を参照する。
【００５２】
図５に示すＬＥＤ駆動回路５０と図１に示すＬＥＤ駆動回路１０との差異は、ＬＥＤ駆動回路１０に対しＬＥＤ駆動回路５０の電流制限回路５９においてツェナーダイオード５１（第２ツェナーダイオード）と、第３抵抗５２と、第４抵抗５３とが追加されている点だけである。なお、図５では、作図の関係で、電流検出抵抗２４は図１のものに対して９０°回転している。このため、図１における電流検出抵抗２４の上端（一端）と下端（他端）は、図５では電流検出抵抗２４の右端（一端）と左端（他端）になる。
【００５３】
図５に示すように、第３抵抗５２は、ツェナーダイオード５１のカソードと第１抵抗２５の下端（一端）の間に挿入されている。第４抵抗５３は、第１抵抗２５の下端と第２抵抗２６の左端（一端）の間に挿入されている。ツェナーダイオード５１のアノードは、電流検出抵抗２４の右端に接続している。
【００５４】
次に、図６を用いてＬＥＤ駆動回路５０の動作を説明する。図６（ａ）は、図２（ａ）と同じものである。図６（ｂ）に示す電流波形１０ｄ、１１ｄ、１２ｄ、１３ｄ、１４ｄは、それぞれ全波整流波形１０ａ、１１ａ、１２ａ、１３ａ、１４ａに対応してＬＥＤ駆動回路５０に流れる電流である。
【００５５】
図６（ｂ）に示すように、電流波形１０ｄ〜１４ｄの電流は、全波整流波形１０ａ〜１４ａの電圧が閾値Ｖｔよりも低い期間では０（Ａ）である。全波整流波形１０ａ〜１４ａの電圧が上昇する位相では、電流波形１０ｄ〜１４ｄの電流は、全波整流波形１０ａ〜１４ａの電圧が閾値Ｖｔに達すると急激に増加する。反対に、全波整流波形１０ａ〜１４ａの電圧が下降する位相では、電流波形１０ｄ〜１４ｄの電流は、全波整流波形１０ａ〜１４ａの電圧が閾値Ｖｔに達すると急激に減少する。全波整流波形１０ａ〜１４ａの電圧が閾値Ｖｔよりも高い位相では、電流波形１０ｄ〜１４ｄの電流は、全波整流波形１０ａ〜１４ａの電圧が上昇すると減少し、全波整流波形１０ａ〜１４ａの電圧が下降すると増加する。電流波形１０ｄ〜１４ｄにおける窪みは、この順番で大きくなる。
【００５６】
図６（ｂ）と図２（ｂ）の差異は、図６（ｂ）に示された電流波形１３ｄ、１４ｄの窪みが図２（ｂ）に示された電流波形１３ｂ、１４ｂの窪みよりも小さい点である。これは、第１抵抗２５の下端と電流検出抵抗２４の右端との間の電位差が一定値（降伏値）を超えるとツェナーダイオード５１に電流が流れるからである。なお、第３抵抗５２又は第４抵抗５３を省略することも可能である。しかしながら、第３抵抗５２は電流波形１３ｄ、１４ｄの窪みの底部を曲線的にするように機能し、第３抵抗５２を省略すると窪みの底部は平坦になる。第４抵抗５３は、ツェナーダイオード５１及び第３抵抗５２を挿入したことにあわせて特性を調整するためのものである。
【００５７】
以上のように、ＬＥＤ駆動回路５０は、ツェナーダイオード５１、第３抵抗５２及び第４抵抗５３を有することで、全波整流波形の振幅が大きく増大したときに、図１に示したＬＥＤ駆動回路１０に比べて電流波形の窪みが大きくなりすぎることを抑えている。この結果、ＬＥＤ駆動回路５０は全波整流波形の実効値が大きく増大したときにＬＥＤが暗くなってしまう事態を避けることができる。
【００５８】
（第３実施形態）
図７は、第３実施形態のＬＥＤ駆動回路７０の回路図である。なお、図５に示したＬＥＤ駆動回路５０と同じ部材については、同じ番号を付し説明は省略する。
【００５９】
図７に示すＬＥＤ駆動回路７０と図５に示すＬＥＤ駆動回路５０との差異は、ＬＥＤ駆動回路７０の電流制限回路７９においてトランジスタ２２のエミッタと電流出力端子２８の間にツェナーダイオード７１（第１ツェナーダイオード）が追加されている点だけである。このため、ＬＥＤ駆動回路７０とＬＥＤ駆動回路５０の特性は実質的に等しい。ツェナーダイオード７１は、カソードがトランジスタ２２のエミッタに接続し、アノードが電流出力端子２８に接続している。
【００６０】
ＬＥＤ駆動回路７０では、電流制限しているときに、トランジスタ２２のベースと電流出力端子２８の間の電圧が「０．６Ｖ＋（ツェナーダイオード５１の降伏電圧）」となる。このため、ＬＥＤ駆動回路７０には、抵抗値等をＬＥＤ駆動回路５０よりも設定しやすいという特徴がある。
【００６１】
（第４実施形態）
図８は、第４実施形態のＬＥＤ駆動回路８０の回路図であり、図９は、図８のシャントレギュレータの回路図である。なお、図７に示したＬＥＤ駆動回路７０と同じ部材については、同じ番号を付し説明は省略する。
【００６２】
図８に示すＬＥＤ駆動回路８０と図７に示すＬＥＤ駆動回路７０との差異は、ＬＥＤ駆動回路７０に含まれるトランジスタ２２とツェナーダイオード７１がＬＥＤ駆動回路８０の電流制限回路８９においてシャントレギュレータ８１に置き換えられている点、及び、電流制限回路８９ではゲート抵抗８２がプルアップ抵抗２１とＦＥＴ２３のゲートとの間に挿入されている点だけである。このため、ＬＥＤ駆動回路８０とＬＥＤ駆動回路７０の特性は実質的に等しい。
【００６３】
図９に示すように、シャントレギュレータ８１は、演算増幅器８３（コンパレータ）、トランジスタ８４及び基準電圧源Ｖｒｅｆを備え、電圧入力端子Ｖｉｎ、カソード側端子８５及びアノード側端子８６を有する。電圧入力端子Ｖｉｎの電圧が基準電圧源Ｖｒｅｆの電圧よりも低いとき、トランジスタ８４はオフ状態である。電圧入力端子Ｖｉｎの電圧が基準電圧源Ｖｒｅｆよりも高いとき、トランジスタ８４はオン状態となり、カソード側端子８５からアノード側端子８６に向かって電流が流れる。
【００６４】
図８に示すように、シャントレギュレータ８１は、電圧入力端子Ｖｉｎが第２抵抗２６の左端及び第４抵抗５３の左端に接続し、カソード側端子８５がプルアップ抵抗２１の下端に接続し、アノード側端子８６が電流出力端子２８に接続している。なお、図９に示すように、電圧入力端子Ｖｉｎは演算増幅器８３の正値入力側（＋側）に接続しているが、演算増幅器８３の出力がトランジスタ８４のベースに接続されていることから、シャントレギュレータ８１全体としては、電圧入力端子Ｖｉｎは反転入力端子となる。
【００６５】
シャントレギュレータ８１は、基準電圧源Ｖｒｅｆの電圧が５Ｖ以下の製品を入手しやすいため、基準電圧源Ｖｒｅｆを温度の影響を受けにくくできる。このため、シャントレギュレータ８１を用いれば、図７に示したＬＥＤ駆動回路７０に比べて抵抗値等の設定が容易になるとともに環境変動に強くなる。なお、ゲート抵抗８２は、ＦＥＴ２３のゲートを保護するとともに、発振を防止している。
【００６６】
（第５実施形態）
図１０は、第５実施形態のＬＥＤ駆動回路９０の回路図である。なお、図１に示したＬＥＤ駆動回路１０と同じ部材については、同じ番号を付し説明は省略する。
【００６７】
図１０に示すＬＥＤ駆動回路９０と図１に示すＬＥＤ駆動回路１０との差異は、ＬＥＤ駆動回路１０のトランジスタ２２とプルアップ抵抗２１がＬＥＤ駆動回路９０の電流制限回路９９では演算増幅器９１に置き換えられている点だけである。この結果、ＬＥＤ駆動回路９０とＬＥＤ駆動回路１０の特性は実質的に等しくなる。演算増幅器９１の正値端子（＋側）には基準電圧であるＶｒｅｆが入力し、反転入力端子（−側）は第１抵抗２５の下端と第２抵抗２６の左端に接続する。電流制限回路９９は、良く知られた演算増幅器と電流検出抵抗とＦＥＴ（又はトランジスタ）とを有する電流制限回路に第１抵抗２５と第２抵抗２６を追加したものである。
【００６８】
図１に示したＬＥＤ駆動回路１０では、ベース−エミッタ間電圧が基準電圧源Ｖｒｅｆに相当するため回路が簡単である。これに対し、ＬＥＤ駆動回路９０では、基準電圧源を準備する必要があるが、高性能で任意の電圧に設定できる基準電圧源を使用できるため、ＬＥＤ駆動回路１０に比べて抵抗値等の設定が容易になるとともに環境変動に強くなる。
【００６９】
（第６実施形態）
図１１は、第６実施形態のＬＥＤ駆動回路１００の回路図である。なお、図１に示したＬＥＤ駆動回路１０と同じ部材については、同じ番号を付し説明は省略する。
【００７０】
図１１に示すＬＥＤ駆動回路１００と図１に示すＬＥＤ駆動回路１０との差異は、ＬＥＤ駆動回路１００においてＬＥＤ列２０にコンデンサ１９と抵抗１８を並列接続している点だけである。
【００７１】
ＬＥＤ駆動回路１００では、全波整流波形の電圧がＬＥＤ列２０の閾値Ｖｔに達しない期間でもコンデンサ１９の放電によりＬＥＤ列２０が点灯するため、フリッカが減少する。この期間、電流経路はコンデンサ１９の左端からＬＥＤ列２０を経てコンデンサ１９の右端に至る経路であるため、電流制限回路２９には電流が流れない。この結果、電流制限回路２９に関する限り、ＬＥＤ駆動回路１００とＬＥＤ駆動回路１０の動作及び特性は実質的に等しくなる。なお、抵抗１８はコンデンサ１９の放電に使われる。
【００７２】
前述のように、ＬＥＤ駆動回路１００は全波整流波形の変動に対し明るさの変動を抑圧できるのに加えて、フリッカを低減できる。第２〜第５実施形態に対しても、第６実施形態と同様にＬＥＤ列２０にコンデンサ１９と抵抗１８を並列接続すれば、同様の効果が得られる。
【００７３】
第１〜第６実施形態では、全波整流波形の実効値が増大する場合について明るさの変動を抑制するしくみを説明してきた。全波整流波形の実効値が低下するような変動に対しては、電流波形の窪みが減り、明るさの変動が抑制される。しかしながら、全波整流波形の実効値が低下するように変動すると、電流波形の幅が急速に狭くなる。そこで、本発明の方式だけでは明るさの変動を抑えきれないときには、ＬＥＤ列の直列段数を減らしてその閾値Ｖｔを変えると良い。
【００７４】
（第７実施形態）
図１、図５、図７及び図８で示したＬＥＤ駆動回路１０、５０、７０、８０は、回路基板上に個別の電子部品を実装して電流制限回路を組み上げることを前提としたものである。これに対し、電流制限回路を集積化（ＩＣ化）できれば実装面積や実装手番を簡略化できる。そこで、第７実施形態として、図１２及び図１３を用いて、集積化に適した電流制限回路を含むＬＥＤ駆動回路２１０を説明する。
【００７５】
図１２は、第７実施形態のＬＥＤ駆動回路２１０の回路図である。
【００７６】
図１２に示すように、ＬＥＤ駆動回路２１０は、ブリッジ整流回路１７と、複数のＬＥＤ２０ａが直列接続したＬＥＤ列２０と、電流入力端子２０７及び電流出力端子２０８を有する電流制限回路２１９とを備えている。ブリッジ整流回路１７の電流を出力する端子はＬＥＤ列２０のアノードに接続し、ＬＥＤ列２０のカソードは電流入力端子２０７に接続し、電流出力端子２０８はブリッジ整流回路１７の電流が戻る端子に接続している。また、ＬＥＤ列２０には、図１１に示したＬＥＤ駆動回路１００と同様に、抵抗１８及びコンデンサ１９が並列接続している。なお、説明の便宜のため、図１２では、ＬＥＤ駆動回路２１０に商用交流電源１１とヒューズ１２を描き加えている（以下の図でも同様）。また、電流制限回路２１９の電流入力端子２０７及び電流出力端子２０８は、電流制限回路２１９に接続する配線の一部分として図示している（以下の図でも同様）。
【００７７】
ブリッジ整流回路１７、商用交流電源１１及びヒューズ１２は、図１に示したＬＥＤ駆動回路１０のブリッジ整流回路１７、商用交流電源１１及びヒューズ１２と同等なので説明を省略する。同様に、抵抗１８及びコンデンサ１９も、図１１に示したＬＥＤ駆動回路１００の抵抗１８及びコンデンサ１９と同等なので説明を省略する。
【００７８】
電流制限回路２１９は、エンハンスメント型のＦＥＴ２３（スイッチ素子）と、電流検出抵抗２４と、反転増幅回路２０６と、第２演算増幅器２０２と、第５抵抗２１５と、第６抵抗２１６とを備えている。
【００７９】
反転増幅回路２０６は、第１演算増幅器２０１と、抵抗２１１、２１２、２１３、２１４と、基準電圧源２０３とを有する。第１演算増幅器２０１は、反転入力端子に抵抗２１１の左端と抵抗２１２の右端が接続し、非反転入力端子に抵抗２１３の右端と抵抗２１４の上端子が接続し、出力端子に抵抗２１１の右端子が接続している。抵抗２１３の左端は基準電圧源２０３の＋側に接続し、抵抗２１４の下端と基準電圧源２０３の−端子は電流出力端子２０８に接続している。なお、第１演算増幅器２０１及び第２演算増幅器２０２は、電源電圧依存性が少なく、数Ｖ〜１０数Ｖ程度で動作する。このため、これらの素子の電源は図示していない（以下の図でも同様）。
【００８０】
ＦＥＴ２３は、ドレイン（一端）が電流入力端子２０７に接続し、ソース（他端）が電流検出抵抗２４の上端（一端）に接続し、さらにゲート（制御端子）を有する。電流検出抵抗２４は、下端（他端）が電流出力端子２０８に接続する。反転増幅回路２０６の入力端子である抵抗２１２の左端子は、第５抵抗２１５の下端（一端）及び第６抵抗２１６の上端（一端）に接続し、反転増幅回路２０６の出力端子である第１演算増幅器２０１の出力端子は、第２演算増幅器２０２の非反転入力端子に接続している。第２演算増幅器２０２の反転入力端子は、電流検出抵抗２４の上端（一端）に接続している。第５抵抗２１５の上端（他端）は電流入力端子２０７に接続し、第６抵抗２１６の下端（他端）は電流出力端子２０８に接続している。第５抵抗２１５と第６抵抗２１６は電流入力端子２０７と電流出力端子２０８の間で直列接続している。
【００８１】
次に、図１３を用いてＬＥＤ駆動回路２１０の動作を説明する。図１３は、ＬＥＤ駆動回路２１０の電流制限回路２１９に流れる電流の説明図である。なお、電流制限回路２１９に流れる電流とは電流検出抵抗２４に流れる電流であり、第５抵抗２１５、第６抵抗２１６、第１演算増幅器２０１、第２演算増幅器２０２及び基準電圧源２０３に流れる電流は無視している（以下の図でも同様）。図１３において、縦軸Ｉは電流、横軸ｔは時間である。また、図１３の説明にあたり、特に断りなく図１２を参照する。
【００８２】
図１３では、実効値が２００Ｖの全波整流波形が２周期分ブリッジ整流回路１７から出力されたときの電流波形２５１が示されている。全波整流波形の電圧が上昇する位相において、その電圧がＬＥＤ列２０の閾値電圧に達すると電流が急激に流れ始める（電流波形２５１の立ち上がり）。さらに全波整流波形の電圧が上昇すると、反転増幅回路２０６の出力電圧が低下し、電流検出抵抗２４に流れる電流が低下する（電流波形２５１の窪みの左側）。全波整流波形の電圧がピークを過ぎて減少し始めると、反転増幅回路２０６の出力電圧が上昇し、電流検出抵抗２４に流れる電流も上昇する（電流波形２５１の窪みの右側）。全波整流波形の電圧が低下する位相において、その電圧がＬＥＤ列２０の閾値電圧に達すると電流が急激に減少する（電流波形２５１の立ち下がり）。
【００８３】
なお、反転増幅回路２０６の出力電圧をＶ（Ｖ）、電流検出抵抗２４の抵抗値をＲ（Ω）としたとき、電流検出抵抗２４に流れる電流Ｉ（Ａ）は、
Ｉ＝Ｖ／Ｒ
である。
【００８４】
ＬＥＤ駆動回路２１０は、ＬＥＤ駆動回路１０等と同様に、全波整流波形の実効値が増加すると、電流波形の幅が広がる一方で、電流波形の窪みが大きくなる。この結果、ＬＥＤ駆動回路２１０では、全波整流波形の実効値の変動に対して発光量（消費電力）が略一定に保たれる。
【００８５】
ＬＥＤ駆動回路２１０の電流制限回路２１９は、ＬＥＤ駆動回路１０の電流制限回路２９に比べて素子数は多いが、標準的な部品及び回路だけで構成されているので、集積化（ＩＣ化）に困難性はない。第５抵抗２１５の上端は、ＬＥＤ駆動回路２１０では電流制限回路２１９の電流入力端子２０７に接続しているが、ブリッジ整流回路１７の出力端子に接続しても良い。ただし、第５抵抗２１５の上端をブリッジ整流回路１７の出力端子に接続する場合には、第５抵抗２１５及び第６抵抗２１６の抵抗値を調整する必要がある。第５抵抗２１５の上端を電流制限回路２１９の電流入力端子２０７に接続すると、ＩＣ化時にＩＣの端子数を削減できる。
【００８６】
（第８実施形態）
図１４は、第８実施形態のＬＥＤ駆動回路２２０の回路図である。なお、図１２に示したＬＥＤ駆動回路２１０と同じ部材については、同じ番号を付し説明は省略する。図１５は、ＬＥＤ駆動回路２２０の電流制限回路２２９に流れる電流の説明図であり、全波整流波形の２周期分を示している。図１５において、縦軸Ｉは電流、横軸ｔは時間である。
【００８７】
図１４に示すＬＥＤ駆動回路２２０と図１２に示すＬＥＤ駆動回路２１０との差異は、ＬＥＤ駆動回路２１０に対しＬＥＤ駆動回路２２０の電流制限回路２２９においてツェナーダイオード２０４（第３ツェナーダイオード）と抵抗２１７が追加されている点だけである。ツェナーダイオード２０４は、アノードが第６抵抗２１６の下端（他端、電流出力端子２０８）に接続し、カソードが第５抵抗２１５の下端（一端）に接続している。抵抗２１７は、第５抵抗２１５の下端と第６抵抗２１６の上端の間に挿入されている。反転増幅回路２０６の入力端子である抵抗２１２の左端は、第６抵抗２１６の上端に接続している。
【００８８】
なお、ツェナーダイオード２０４の特性によっては、抵抗２１７を挿入しなくても良い場合があり、ツェナーダイオード２０４のカソードを抵抗２１７の下端に接続する場合もある。同様に抵抗２１２の左端子は第５抵抗２１５の下端に接続する場合もある。また、ツェナーダイオード２０４に代えて、ＩＣ化にあたり図８及び図９で示したシャントレギュレータのような等価な回路を用いても良い。
【００８９】
図１５に示すように、ＬＥＤ駆動回路２２０に含まれる電流制限回路２２９に流れる電流波形２５２では、窪みの底部が平坦になる。これは、ツェナーダイオード２０４のカソード電圧が降伏値よりも上昇しないからである。ＬＥＤ駆動回路２２０は、ツェナーダイオード２０４により電流波形２５２の窪みが大きくなりすぎないようにしている。なお、図１５では商用交流電源の実効値が２３０Ｖである場合について図示しているため、電流波形２５２の幅は、図１３に示した電流波形２５１の幅よりも広くなっている。
【００９０】
（第９実施形態）
図１６は、第９実施形態のＬＥＤ駆動回路２３０の回路図である。なお、図１４に示したＬＥＤ駆動回路２２０と同じ部材については、同じ番号を付し説明は省略する。図１７は、ＬＥＤ駆動回路２３０の電流制限回路２３９に流れる電流の説明図であり、全波整流波形の２周期分を示している。図１７において、縦軸Ｉは電流、横軸ｔは時間である。
【００９１】
図１６に示すＬＥＤ駆動回路２３０と図１４に示すＬＥＤ駆動回路２２０との差異は、ＬＥＤ駆動回路２２０のツェナーダイオード２０４（第３ツェナーダイオード）がＬＥＤ駆動回路２３０の電流制限回路２３９ではツェナーダイオード２０４ａ（第４ツェナーダイオード）と抵抗２１８とを有する直列回路に置き換えられている点だけである。
【００９２】
図１７に示すように、ＬＥＤ駆動回路２３０に含まれる電流制限回路２３９に流れる電流波形２５３では、図１５に示した電流波形２５２に比べて窪みの底部がやや凹んでいる。すなわち、ＬＥＤ駆動回路２３０は、ツェナーダイオード２０４ａと抵抗２１８により、電流波形２５３の窪みが大きくなりすぎないように（図１５に示した電流波形２５２よりも大きく、且つ図１３に示した電流波形２５１よりも小さく）しながら、商用交流電源の電圧（実効値）の変動に伴う明るさ（消費電力）の変動をよりいっそう小さくしている。
【００９３】
（第１０実施形態）
図１８は、第１０実施形態のＬＥＤ駆動回路２４０の回路図である。なお、図１２に示したＬＥＤ駆動回路２１０と同じ部材については、同じ番号を付し説明は省略する。図１９は、ＬＥＤ駆動回路２４０の電流制限回路２４９に流れる電流の説明図であり、全波整流波形の２周期分を示している。図１９において、縦軸Ｉは電流、横軸ｔは時間である。
【００９４】
図１８に示すＬＥＤ駆動回路２４０と図１２に示すＬＥＤ駆動回路２１０との差異は、ＬＥＤ駆動回路２１０に対しＬＥＤ駆動回路２４０の電流制限回路２４９においてコンデンサ２０５が追加されている点だけである（図１４のツェナーダイオード２０４がコンデンサ２０５に置き換えられたものともいえる。この際、抵抗２１７は無視する。）。コンデンサ２０５は第６抵抗２１６と並列接続している。コンデンサ２０５としては、反転増幅回路２０６の入力端子である抵抗２１２の左端の電圧が一定になるように、比較的大きな容量（例えば１００μＦ）のものを使用する。
【００９５】
図１９に示すように、ＬＥＤ駆動回路２４０に含まれる電流制限回路２４９に流れる電流波形２５４、２５５、２５６は、窪みがなくなり頂部が平坦になる。図１９では、３通りの実効値に対応する電流波形２５４、２５５、２５６が描かれており、実効値はこの順で大きくなる。ＬＥＤ駆動回路２４０では、商用交流電源１１の実効値が大きくなると電流波形の幅が広がる一方で、電流波形の高さが低くなる。この結果、商用交流電源１１の実効値の変動に対して明るさ（消費電力）を略一定にすることができる。なお、ＬＥＤ駆動回路２４０では電流波形に尖塔値が現れないため、不用意な素子破壊が起きづらいという特徴がある。
【００９６】
（第１１実施形態）
図２０は、第１１実施形態のＬＥＤ駆動回路３１０の回路図である。図２０に示すように、ＬＥＤ駆動回路３１０は、ブリッジ整流回路１７と、複数のＬＥＤ２０ａが直列接続したＬＥＤ列２０と、複数のＬＥＤ２０ａ’が直列接続したＬＥＤ列２０’（第２ＬＥＤ列）と、電流入力端子２０７及び電流出力端子２０８を有する電流制限回路２１９と、電流入力端子２０７’（第２電流入力端子）及び電流出力端子２０８’（第２電流出力端子）を有する電流制限回路２１９’（第２電流制限回路）とを備えている。ＬＥＤ駆動回路３１０は、ＬＥＤ列と電流制限回路が２段連結された多段のＬＥＤ駆動回路である。
【００９７】
商用交流電源１１、ヒューズ１２、ブリッジ整流回路１７、並びに１段目のＬＥＤ列２０及び電流制限回路２１９は、図１２に示したＬＥＤ駆動回路２１０のものと同等である。また、２段目の電流制限回路２１９’も、ＬＥＤ駆動回路２１０の電流制限回路２１９と同等であり、ＦＥＴ２３’と、電流検出抵抗２４’と、第１演算増幅器２０１’、基準電圧源２０３’及び抵抗２１１’〜２１４’を有する反転増幅回路２０６’と、第２演算増幅器２０２’と、第５抵抗２１５’と、第６抵抗２１６’とを有する。２段目のＬＥＤ列２０’は、ＬＥＤ列２０と同等のものでも良いし、ＬＥＤの種類、直列段数又はそれらの両方がＬＥＤ列２０とは異なっていても良い。
【００９８】
ブリッジ整流回路１７の電流を出力する端子はＬＥＤ列２０のアノードに接続し、ＬＥＤ列２０のカソードは電流入力端子２０７に接続し、電流出力端子２０８はブリッジ整流回路１７の電流が戻る端子に接続している。また、ＬＥＤ列２０のカソードはＬＥＤ列２０’のアノードにも接続し、ＬＥＤ列２０’のカソードは電流入力端子２０７’に接続している。電流出力端子２０８’は、電流制限回路２１９のＦＥＴ２３のソース、電流検出抵抗２４の上端及び第２演算増幅器２０２の反転入力端子に接続している。すなわち、ＬＥＤ列２０’はＬＥＤ列２０に直列接続し、電流入力端子２０７’と電流出力端子２０８’は、ＬＥＤ列２０’と電流制限回路２１９の間に接続している。
【００９９】
電流制限回路２１９は、ＬＥＤ列２０に流れる電流を第１上限電流値以下に制限し、電流制限回路２１９’は、ＬＥＤ列２０’に流れる電流を第２上限電流値以下に制限する。電流制限回路２１９’は、電流制限回路２１９と同様に、電流出力端子２０８’から見て電流入力端子２０７’の電圧が上昇したら、当該電圧の上昇分に応じて第２上限電流値を低下させる。第１上限電流値と第２上限電流値は、同じ値でも異なる値でも良い。
【０１００】
図示しないが、１つのＬＥＤ駆動回路の中に、ＬＥＤ列と電流制限回路を３段以上連結しても良い。また、図２０の電流制限回路２１９、２１９’を、図１、図５、図７、図８、図１０、図１４、図１６及び図１８に示した電流制限回路２９、５９、７９、８９、９９、２２９、２３９、２４９のいずれかに置き換えても良い。この場合、１段目の電流制限回路２１９と２段目の電流制限回路２１９’は、同じものでも異なるものでも良い。
【０１０１】
図２１は、図２０に示すＬＥＤ駆動回路３１０に流れる電流の説明図である。より詳細には、図２１（ａ）は電流制限回路２１９、２１９’の電流検出抵抗２４、２４’の電流波形３１１、３１２を、図２１（ｂ）はそれらの合成波形３１３を、全波整流波形の２周期分示している。図２１（ａ）、（ｂ）において、縦軸Ｉは電流、横軸ｔは時間であり、図２１（ａ）、（ｂ）の横軸ｔは一致している。
【０１０２】
図２１（ｂ）を用いて、ＬＥＤ駆動回路３１０の動作を説明する。全波整流波形の電圧が上昇する位相において、その電圧がＬＥＤ列２０の閾値電圧に達すると、電流検出抵抗２４に電流が急激に流れ始める（時刻ｔ１の立ち上がり）。さらに全波整流波形の電圧が上昇すると、反転増幅回路２０６の出力電圧が低下し、電流検出抵抗２４に流れる電流が低下する（時刻ｔ２の立ち下がり）。さらに全波整流波形の電圧が上昇して、その電圧がＬＥＤ列２０’の閾値電圧に達すると、電流検出抵抗２４’に電流が急激に流れ始める（時刻ｔ３の立ち上がり）。さらに全波整流波形の電圧が上昇すると、反転増幅回路２０６’の出力電圧が低下し、電流検出抵抗２４’に流れる電流が低下する（時刻ｔ４の立ち下がり）。
【０１０３】
全波整流波形の電圧がピークを過ぎて減少し始めると、反転増幅回路２０６’の出力電圧が上昇し、電流検出抵抗２４’に流れる電流も上昇する（時刻ｔ５の立ち上がり）。全波整流波形の電圧が低下する位相において、その電圧がＬＥＤ列２０’の閾値電圧に達すると、電流検出抵抗２４’に流れる電流が急激に減少する（時刻ｔ６の立ち下がり）。さらに全波整流波形の電圧が低下すると、反転増幅回路２０６の出力電圧が上昇し、電流検出抵抗２４に流れる電流も上昇する（時刻ｔ７の立ち上がり）。さらに全波整流波形の電圧が低下して、その電圧がＬＥＤ列２０の閾値電圧に達すると、電流検出抵抗２４に流れる電流が急激に減少する（時刻ｔ８の立ち下がり）。
【０１０４】
ＬＥＤ駆動回路３１０でも、ＬＥＤ駆動回路１０等と同様に、全波整流波形の実効値が増加すると、電流波形３１１、３１２の幅が広がる一方で、電流波形３１１、３１２の窪みが大きくなる。この結果、ＬＥＤ駆動回路３１０では、全波整流波形の実効値の変動に対して、ＬＥＤ列２０、２０’の発光量（消費電力）が略一定に保たれる。
【０１０５】
（第１２実施形態）
図２２は、第１２実施形態のＬＥＤ駆動回路３２０の回路図である。図２２に示すＬＥＤ駆動回路３２０と図２０に示すＬＥＤ駆動回路３１０との差異は、ＬＥＤ駆動回路３１０における１段目の電流制限回路２１９がＬＥＤ駆動回路３２０では電流制限回路３２９に置き換えられている点だけである。電流制限回路３２９は、ＦＥＴ２３、電流検出抵抗２４及び演算増幅器９１を備えており、これらは図１０に示したＬＥＤ駆動回路９０のものと同等である。
【０１０６】
ＬＥＤ駆動回路３２０では、１段目の電流制限回路３２９は、単にＬＥＤ列２０に流れる電流を上限電流値以下に制限する機能のみを有する。一方、２段目の電流制限回路２１９’は、ＬＥＤ列２０’に流れる電流を上限電流値以下に制限する機能に加えて、全波整流波形の実効値の変動に対するＬＥＤ列２０’の発光量（消費電力）の変動を抑制する機能を有する。ＬＥＤ駆動回路３２０の電流制限回路３２９のように、多段のＬＥＤ駆動回路における一部の電流制限回路は、単なる定電流回路であっても良い。なお、ＬＥＤ駆動回路３２０では、ＬＥＤ列２０、電流入力端子２０７、電流出力端子２０８及び電流制限回路３２９が、それぞれ第２ＬＥＤ列、第２電流入力端子、第２電流出力端子及び第２電流制限回路に相当する。
【０１０７】
図２３は、図２２に示すＬＥＤ駆動回路３２０に流れる電流の説明図である。図２３は、電流制限回路３２９、２１９’の電流検出抵抗２４、２４’の電流波形３２１、３２２を、全波整流波形の２周期分示している。図２３において、縦軸Ｉは電流、横軸ｔは時間である。ＬＥＤ駆動回路３２０では、全波整流波形の実効値の変動に対する発光量（消費電力）の変動を抑制する機能が１段目の電流制限回路３２９にないことに対応して、ＬＥＤ駆動回路３１０において図２１（ｂ）の時刻ｔ２〜ｔ３及び時刻ｔ６〜ｔ７の間で生じていた波形の窪みが見られない。
【０１０８】
（第１３実施形態）
図２４は、第１３実施形態のＬＥＤ駆動回路３３０の回路図である。図２４に示すＬＥＤ駆動回路３３０と図２２に示すＬＥＤ駆動回路３２０との差異は、ＬＥＤ駆動回路３２０における２段目の電流制限回路２１９’の接続位置が１段目の電流制限回路３２９の電流出力端子２０８とブリッジ整流回路１７の電流が戻る端子との間に変更されている点だけである。ＬＥＤ駆動回路３３０でも、ＬＥＤ列２０、電流入力端子２０７、電流出力端子２０８及び電流制限回路３２９が、それぞれ第２ＬＥＤ列、第２電流入力端子、第２電流出力端子及び第２電流制限回路に相当する。
【０１０９】
図２５は、図２４に示すＬＥＤ駆動回路３３０に流れる電流の説明図であり、電流制限回路３２９、２１９’の電流検出抵抗２４、２４’の電流波形３３１、３３２を、全波整流波形の２周期分示している。図２５において、縦軸Ｉは電流、横軸ｔは時間である。ＬＥＤ駆動回路３３０における電流波形も図２３に示したＬＥＤ駆動回路３２０のものと同様であるが、ＬＥＤ駆動回路３３０では、電流波形３３２の窪みが図２３のＬＥＤ駆動回路３２０における電流波形３２２のものよりも小さくなる。電流波形３３１、３３２の窪みの形（窪む度合）が図２３の電流波形３２１、３２２とは異なるのは、図２４の第５抵抗２１５’及び第６抵抗２１６’の値が図２２の第５抵抗２１５’及び第６抵抗２１６’とは異なるためである。
【０１１０】
（第１４実施形態）
図２６は、第１４実施形態のＬＥＤ駆動回路３６０の回路図である。図２６に示すように、ＬＥＤ駆動回路３６０は、ブリッジ整流回路１７と、コンデンサ１９と、ＬＥＤ列２０と、電流制限回路３６９とを備えている。なお、図２６では、商用交流電源１１の図示を省略している。また、図示しないが、ＬＥＤ駆動回路３６０は、図１１のＬＥＤ駆動回路１００の抵抗１８と同様の抵抗を備えても良い。
【０１１１】
電流制限回路３６９は、ＶＤ端子３４１、ＨＶ端子３４２、ドレイン端子３４３、ソース端子３４４及びＧＮＤ端子３４５を有するＩＣで構成されたＩＣ回路であり、ミラー電流を使用して図１の電流制限回路２９等と同様の機能を実現した例である。このうち、ドレイン端子３４３及びＧＮＤ端子３４５は、それぞれ電流制限回路３６９の電流入力端子及び電流出力端子として機能する。ブリッジ整流回路１７の電流を出力する端子はＬＥＤ列２０のアノードに接続し、ＬＥＤ列２０のカソードはドレイン端子３４３に接続している。コンデンサ１９は、ＬＥＤ列２０に並列接続している。また、ブリッジ整流回路１７の電流が戻る端子とＧＮＤ端子３４５は接地されている。
【０１１２】
電流制限回路３６９は、ＦＥＴ２３（スイッチ素子）と、電流検出抵抗２４と、第１演算増幅器３４７と、第２演算増幅器２０２と、第５抵抗２１５と、第７抵抗３５７と、第８抵抗３５８と、第９抵抗３５９と、第１ＦＥＴ３５１と、第２ＦＥＴ３５２と、第３ＦＥＴ３５３とを備えている。
【０１１３】
ＦＥＴ２３は、ドレイン（一端）がドレイン端子３４３（電流入力端子）に接続し、ソース（他端）がソース端子３４４を介して電流検出抵抗２４の上端（一端）に接続し、さらにゲート（制御端子）を有する。電流検出抵抗２４の下端（他端）は、ＧＮＤ端子３４５（電流出力端子）とともに接地されている。第２演算増幅器２０２は、非反転入力端子が第８抵抗３５８と第９抵抗３５９の間に接続し、反転入力端子がソース端子３４４を介して電流検出抵抗２４の上端（一端）に接続し、出力端子がＦＥＴ２３のゲートに接続している。第５抵抗２１５は、左端（一端）がＶＤ端子３４１を介して第１ＦＥＴ３５１のドレインに接続し、右端（他端）がブリッジ整流回路１７の電流を出力する端子からＬＥＤ列２０を経てドレイン端子３４３（電流入力端子）に至る経路に接続している。
【０１１４】
第１ＦＥＴ３５１及び第２ＦＥＴ３５２のゲートは、互いに接続している。第１ＦＥＴ３５１及び第２ＦＥＴ３５２のソースは接地されている。第２ＦＥＴ３５２のドレイン、第１演算増幅器３４７の反転入力端子、第３ＦＥＴ３５３のソース、及び第７抵抗３５７と第８抵抗３５８の間は、互いに接続している。第３ＦＥＴ３５３のドレインは、ＨＶ端子３４２に接続した駆動電源３４６に接続し、ここから第３ＦＥＴ３５３に電源電圧ＶＤＤが入力される。第３ＦＥＴ３５３のゲートは、第１演算増幅器３４７の出力端子に接続している。第７抵抗３５７、第８抵抗３５８及び第９抵抗３５９はこの順序で直列接続し、第９抵抗３５９の下端（一端）は接地されている。
【０１１５】
第７抵抗３５７の上端（一端）には、端子Ａから第１基準電圧が入力される。第７抵抗３５７と第８抵抗３５８の間の端子Ｂは、第１基準電圧よりも低い電圧となる。第１演算増幅器３４７の非反転入力端子には、端子Ｃから、端子Ｂの電圧よりも低い第２基準電圧が入力される。図示した例では、第７抵抗３５７、第８抵抗３５８及び第９抵抗３５９の抵抗値の比は２：４：６であり、第１基準電圧を１．２Ｖとしたとき、第２ＦＥＴ３５２及び第３ＦＥＴ３５３に電流が流れていない場合、端子Ｂの電圧及び第２基準電圧は、それぞれ１．０Ｖ及び０．２５Ｖである。
【０１１６】
電流制限回路３６９は、第２演算増幅器２０２の非反転入力端子への入力電圧であるＶｒｅｆを調整する。全波整流波形の電圧がＬＥＤ列２０の閾値電圧に達しておらず、第５抵抗２１５に電流が流れていないときには、第２ＦＥＴ３５２及び第３ＦＥＴ３５３に電流が流れていないので、Ｖｒｅｆの電圧値は、第７抵抗３５７、第８抵抗３５８及び第９抵抗３５９の分圧効果により、０．６Ｖになる。一方、全波整流波形の電圧がＬＥＤ列２０の閾値電圧を上回り、第５抵抗２１５に電流が流れているときには、その電流と同じ大きさのミラー電流ＩＤが駆動電源３４６から流れることにより、Ｖｒｅｆが低下する。なお、端子Ｂの電圧が０．２５Ｖより高ければ第３ＦＥＴ３５３に電流は流れない。ただし、端子Ｂの電圧が０．２５Ｖを下回ろうとすると、第３ＦＥＴ３５３に電流が流れ、第２基準電圧の０．２５ＶによりＶｒｅｆには下限が設定される。すなわち、このとき端子Ｂの電圧が０．２５Ｖに固定され、Ｖｒｅｆの最小値は、分圧効果により０．１５Ｖとなる。したがって、電流制限回路３６９では、Ｖｒｅｆの値は、最大値の０．６Ｖと最小値の０．１５Ｖの間で変化する。
【０１１７】
電流制限回路３６９は、上記のように第２演算増幅器２０２の非反転入力端子への入力電圧であるＶｒｅｆを調整することにより、図１の電流制限回路２９等と同様に、全波整流波形の実効値の変動に対する発光量（消費電力）の変動を抑制する機能を有する。ＬＥＤ駆動回路３６０の電流制限回路３６９の電流波形は、図１５に示したものと同様である。
【０１１８】
（第１５実施形態）
図２７は、第１５実施形態のＬＥＤ駆動回路３７０の回路図である。図２７に示すＬＥＤ駆動回路３７０と図２６に示すＬＥＤ駆動回路３６０との差異は、ＬＥＤ駆動回路３７０の電流制限回路３７９において第４ＦＥＴ３５４、抵抗３５５及び抵抗３５６が追加されている点だけである。
【０１１９】
第４ＦＥＴ３５４のドレインは、第１演算増幅器３４７の非反転入力端子に接続し、第４ＦＥＴ３５４のゲートは第１ＦＥＴ３５１及び第２ＦＥＴ３５２のゲートに接続し、第４ＦＥＴ３５４のソースは接地されている。抵抗３５５の上端は、第１基準電圧が入力される端子Ａに接続している。抵抗３５５及び抵抗３５６は直列接続し、抵抗３５５と抵抗３５６の間は第１演算増幅器３４７の非反転入力端子に接続し、抵抗３５６の下端（一端）は接地されている。図示した例では、抵抗３５５、抵抗３５６、第７抵抗３５７、第８抵抗３５８及び第９抵抗３５９の抵抗値の比は４：２：２：４：６である。また、第１基準電圧は、電流制限回路３６９での値と同じ１．２Ｖであるが、第２基準電圧に相当する第１演算増幅器３４７の非反転入力端子への入力電圧は、第４ＦＥＴ３５４に電流が流れていないとき、電流制限回路３７９では０．４Ｖになる。
【０１２０】
電流制限回路３７９は、ＬＥＤ駆動回路３６０の電流制限回路３６９と同様に、第２演算増幅器２０２の非反転入力端子への入力電圧であるＶｒｅｆを調整する。さらに、電流制限回路３６９では第２基準電圧の０．２５ＶによりＶｒｅｆに下限が設定されるが、電流制限回路３７９では、抵抗３５５、３５６の抵抗値に応じて第１演算増幅器３４７の非反転入力端子への入力電圧が変わるため、そのＶｒｅｆの下限自体を調整することができる。これにより、電流制限回路３７９では、Ｖｒｅｆの最小値を０．１５Ｖよりもさらに低くすることができるため、ＬＥＤ駆動回路３７０の電流制限回路３７９の電流波形は、図１７に示したものと同様になる。すなわち、ＬＥＤ駆動回路３７０は、電流波形の窪みを図１５の電流波形２５２よりも大きく且つ図１３の電流波形２５１よりも小さくしながら、商用交流電源の電圧（実効値）の変動に伴う明るさ（消費電力）の変動をよりいっそう小さくしている。
【図１】
2017057401.tif 000003
【図２】
2017057401.tif 000004
【図３】
2017057401.tif 000005
【図４】
2017057401.tif 000006
【図５】
2017057401.tif 000007
【図６】
2017057401.tif 000008
【図７】
2017057401.tif 000009
【図８】
2017057401.tif 000010
【図９】
2017057401.tif 000011
【図１０】
2017057401.tif 000012
【図１１】
2017057401.tif 000013
【図１２】
2017057401.tif 000014
【図１３】
2017057401.tif 000015
【図１４】
2017057401.tif 000016
【図１５】
2017057401.tif 000017
【図１６】
2017057401.tif 000018
【図１７】
2017057401.tif 000019
【図１８】
2017057401.tif 000020
【図１９】
2017057401.tif 000021
【図２０】
2017057401.tif 000022
【図２１】
2017057401.tif 000023
【図２２】
2017057401.tif 000024
【図２３】
2017057401.tif 000025
【図２４】
2017057401.tif 000026
【図２５】
2017057401.tif 000027
【図２６】
2017057401.tif 000028
【図２７】
2017057401.tif 000029
【図２８】
2017057401.tif 000030
【手続補正書】
【提出日】平成30年1月30日(2018.1.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ブリッジ整流回路と、
複数のＬＥＤが直列接続して構成され、前記ブリッジ整流回路から電流が供給されるＬＥＤ列と、
前記ブリッジ整流回路から前記ＬＥＤ列を経て前記ブリッジ整流回路に戻る経路上に接続した電流入力端子と、電流出力端子と、一端が前記電流入力端子に接続し且つ他端が前記電流出力端子に接続すると共に制御端子を有するスイッチ素子とを有し、前記スイッチ素子の前記制御端子に印加する電圧を制御することで、前記ＬＥＤ列に流れる電流を上限電流値以下に制限し、さらに、前記電流出力端子から見て前記電流入力端子の電圧が上昇したら当該電圧の上昇分に応じて前記上限電流値を低下させる電流制限回路と、
を備えることを特徴とするＬＥＤ駆動回路。
【請求項２】
前記電流制限回路は、電流検出抵抗と、電流検出素子と、第１抵抗と、第２抵抗とを更に備え、
前記スイッチ素子は、他端が前記電流検出抵抗を介して、前記電流出力端子に接続し、
前記電流検出素子は、前記第１抵抗の一端及び前記第２抵抗の一端に接続した反転入力端子と、前記制御端子に接続した出力端子とを有し、
前記第１抵抗は、他端が前記ブリッジ整流回路の電流を出力する端子から前記ＬＥＤ列を経て前記電流入力端子に至る経路に接続し、
前記第２抵抗は、他端が前記電流検出抵抗の前記一端に接続している、請求項１に記載のＬＥＤ駆動回路。
【請求項３】
前記電流検出素子は、トランジスタ、演算増幅器又はシャントレギュレータを含んでいる、請求項２に記載のＬＥＤ駆動回路。
【請求項４】
前記電流検出素子は、トランジスタと第１ツェナーダイオードを含んでいる、請求項２に記載のＬＥＤ駆動回路。
【請求項５】
前記電流制限回路は、前記電流検出抵抗の前記一端と前記第１抵抗の前記一端の間に第２ツェナーダイオードをさらに備える、請求項２〜４のいずれか一項に記載のＬＥＤ駆動回路。
【請求項６】
前記電流制限回路は、前記第２ツェナーダイオードと前記第１抵抗の前記一端の間に挿入された第３抵抗と、前記第１抵抗の前記一端と前記第２抵抗の前記一端の間に挿入された第４抵抗とをさらに備える、請求項５に記載のＬＥＤ駆動回路。
【請求項７】
前記ＬＥＤ列に並列接続したコンデンサ及び抵抗をさらに備える、請求項１〜６のいずれか一項に記載のＬＥＤ駆動回路。
【請求項８】
前記電流制限回路は、スイッチ素子と、電流検出抵抗と、第１演算増幅器を含む反転増幅回路と、第２演算増幅器と、第５抵抗と、第６抵抗とを更に備え、
前記スイッチ素子は、他端が前記電流検出抵抗を介して、前記電流出力端子に接続し、
前記反転増幅回路は、入力端子が前記第５抵抗の一端又は前記第６抵抗の一端に接続し、出力端子が前記第２演算増幅器の非反転入力端子に接続し、
前記第２演算増幅器は、反転入力端子が前記電流検出抵抗の一端に接続し、出力端子が前記制御端子に接続し、
前記第５抵抗は、他端が前記ブリッジ整流回路の電流を出力する端子から前記ＬＥＤ列を経て前記電流入力端子に至る経路に接続し、
前記第６抵抗は、他端が前記電流検出抵抗の前記一端に接続し、
前記第５抵抗と前記第６抵抗は直列接続している、請求項１に記載のＬＥＤ駆動回路。
【請求項９】
前記電流制限回路は、アノードが前記第６抵抗の他端に接続し、カソードが前記第５抵抗の一端又は前記第６抵抗の一端に接続した第３ツェナーダイオードをさらに備える、請求項８に記載のＬＥＤ駆動回路。
【請求項１０】
前記電流制限回路は、アノードが前記第６抵抗の他端に接続した第４ツェナーダイオードと、前記第５抵抗の一端又は前記第６抵抗の一端に接続した抵抗との直列回路をさらに備える、請求項８に記載のＬＥＤ駆動回路。
【請求項１１】
前記電流制限回路は、前記第６抵抗の他端と前記第５抵抗の一端又は前記第６抵抗の一端との間に挿入されたコンデンサをさらに備える、請求項８に記載のＬＥＤ駆動回路。
【請求項１２】
複数のＬＥＤが直列接続して構成され、且つ前記ＬＥＤ列に直列接続した第２ＬＥＤ列と、
前記第２ＬＥＤ列に流れる電流を第２上限電流値以下に制限する第２電流制限回路と、
をさらに備える、請求項１〜１１のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１３】
前記第２電流制限回路は、前記第２ＬＥＤ列と前記電流制限回路の間に接続した第２電流入力端子及び第２電流出力端子を有し、前記第２電流出力端子から見て前記第２電流入力端子の電圧が上昇したら、当該電圧の上昇分に応じて前記第２上限電流値を低下させる、請求項１２に記載のＬＥＤ駆動回路。
【請求項１４】
前記電流制限回路は、スイッチ素子と、電流検出抵抗と、第１演算増幅器と、第２演算増幅器と、第５抵抗と、第７抵抗と、第８抵抗と、第９抵抗と、第１ＦＥＴと、第２ＦＥＴと、第３ＦＥＴとを更に備え、
前記スイッチ素子は、他端が前記電流検出抵抗を介して、前記電流出力端子に接続し、
前記第２演算増幅器は、非反転入力端子が前記第８抵抗と前記第９抵抗の間に接続し、反転入力端子が前記電流検出抵抗の一端に接続し、出力端子が前記制御端子に接続し、
前記第５抵抗は、一端が前記第１ＦＥＴのドレインに接続し、他端が前記ブリッジ整流回路の電流を出力する端子から前記ＬＥＤ列を経て前記電流入力端子に至る経路に接続し、
前記第１ＦＥＴ及び前記第２ＦＥＴのゲートが互いに接続し、
前記第１ＦＥＴ及び前記第２ＦＥＴのソースが接地され、
前記第２ＦＥＴのドレイン、前記第１演算増幅器の反転入力端子、前記第３ＦＥＴのソース、及び前記第７抵抗と前記第８抵抗の間が互いに接続し、
前記第３ＦＥＴのドレインが駆動電源に接続し、前記第３ＦＥＴのゲートが前記第１演算増幅器の出力端子に接続し、
前記第７抵抗、前記第８抵抗及び前記第９抵抗が当該順序で直列接続し、
前記第９抵抗の一端が接地され、
前記第７抵抗の一端に第１基準電圧が入力され、
前記第１演算増幅器の非反転入力端子に、前記第７抵抗と前記第８抵抗の間の電圧以下の第２基準電圧が入力される、請求項１に記載のＬＥＤ駆動回路。
【国際調査報告】
2017057401.tif 000031
2017057401.tif 000032