(57)【要約】  リカバリー動作時における、第１Ｐ型半導体層の電界集中を抑制可能な技術を提供することを目的とする。半導体装置は、ドリフト層と、Ｎ型半導体層及び第１Ｐ型半導体層と、第２Ｐ型半導体層と、電極と、絶縁層とを備える。Ｎ型半導体層及び第１Ｐ型半導体層は、互いに横方向に隣接された状態で、ドリフト層の下方に配設されている。絶縁層は、第２Ｐ型半導体層及び電極と接触された状態で、第１Ｐ型半導体層の上方に配設されている。
2017187477.tif 000002
【特許請求の範囲】
【請求項１】
ドリフト層＜１＞と、
互いに横方向に隣接された状態で、前記ドリフト層の下方に配設されたＮ型半導体層＜３＞及び第１Ｐ型半導体層＜４＞と、
前記ドリフト層上に配設された第２Ｐ型半導体層＜６＞と、
前記第２Ｐ型半導体層上に配設された電極＜７＞と、
前記第２Ｐ型半導体層及び前記電極と接触された状態で、前記第１Ｐ型半導体層の上方に配設された絶縁層＜８＞と
を備える、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記絶縁層＜８＞は、前記電極＜７＞の下面に埋設されている、半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記絶縁層＜８＞は、前記第２Ｐ型半導体層＜６＞の上面に埋設されている、半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記電極＜７＞には貫通孔＜７ａ＞が設けられ、
前記絶縁層＜８＞は、前記貫通孔内に埋設されている、半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記第２Ｐ型半導体層＜６＞及び前記電極＜７＞と接触された状態で、前記第１Ｐ型半導体層＜４＞の上方に配設された、前記第２Ｐ型半導体層のライフタイムよりも短いライフタイムを有する第３Ｐ型半導体層＜１９＞を、前記絶縁層＜８＞の代わりに備える、半導体装置。
【請求項６】
ドリフト層＜１＞と、
互いに横方向に隣接された状態で、前記ドリフト層の下方に配設されたＮ型半導体層＜３＞及び第１Ｐ型半導体層＜４＞と、
前記ドリフト層上または上方に配設された第２Ｐ型半導体層＜６＞と、
前記第２Ｐ型半導体層上に配設された電極＜７＞と、
前記Ｎ型半導体層の上方でかつ前記ドリフト層上、または、前記Ｎ型半導体層上でかつ前記ドリフト層下、に配設された第１Ｎ型バッファ層＜１１，１６＞と、
前記第１Ｎ型バッファ層に横方向に隣接された状態で、前記第１Ｐ型半導体層の上方でかつ前記ドリフト層上、または、前記第１Ｐ型半導体層上でかつ前記ドリフト層下、に配設された第２Ｎ型バッファ層＜１２，１７＞と
を備え、
前記第２Ｎ型バッファ層の不純物濃度は、前記第１Ｎ型バッファ層の不純物濃度よりも高い、半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記第１Ｎ型バッファ層＜１１＞は、前記Ｎ型半導体層＜３＞の上方でかつ前記ドリフト層＜１＞上に配設され、
前記第２Ｎ型バッファ層＜１２＞は、前記第１Ｐ型半導体層＜４＞の上方でかつ前記ドリフト層上に配設され、
前記Ｎ型半導体層上でかつ前記ドリフト層下に配設された第３Ｎ型バッファ層＜１６＞と、
前記第３Ｎ型バッファ層に横方向に隣接された状態で、前記第１Ｐ型半導体層上でかつ前記ドリフト層下に配設された第４Ｎ型バッファ層＜１７＞と
を備え、
前記第４Ｎ型バッファ層の不純物濃度は、前記第３Ｎ型バッファ層の不純物濃度よりも高い、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードなどの半導体装置に関する。
【背景技術】
【０００２】
従来、ダイオードなどの半導体装置では、電極とドリフト層またはバッファ層との間のオーミック接触をとるために、カソード側に高濃度のＮ型半導体層（以下「Ｎ型カソード層」と記す）を有する裏面構造が配設される。このような構造では、リカバリー動作終盤において、電圧の急激な上昇によりデバイスに損傷を与える可能性があった。この問題を解決するために、例えば特許文献１には、カソード側にＰ型半導体層（以下「Ｐ型カソード層」と記す）を配設した構成が提案されている。このような構成によれば、カソード側からキャリアが注入されるので、電界の変動を緩やかにすることができ、その結果、電圧の急激な上昇を抑制することが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２８３１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、Ｐ型カソード層を配設することにより、Ｐ型カソード層と、アノード側のＰ型半導体層（以下「Ｐ型アノード層」と記す）とによって寄生のＰＮＰトランジスタが形成される。このため、リカバリー動作中に、寄生のＰＮＰトランジスタが動作する場合があり、Ｐ型カソードの領域における電流密度が高くなる結果、電流集中によって引き起こされる熱によってデバイスが損傷する場合があるという問題があった。【０００５】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、リカバリー動作時における、Ｐ型カソード領域などの第１Ｐ型半導体層の電界集中を抑制可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１局面に係る半導体装置は、ドリフト層と、互いに横方向に隣接された状態で、前記ドリフト層の下方に配設されたＮ型半導体層及び第１Ｐ型半導体層と、前記ドリフト層上に配設された第２Ｐ型半導体層と、前記第２Ｐ型半導体層上に配設された電極と、前記第２Ｐ型半導体層及び前記電極と接触された状態で、前記第１Ｐ型半導体層の上方に配設された絶縁層とを備える。【０００７】
本発明の第２局面に係る半導体装置は、ドリフト層と、互いに横方向に隣接された状態で、前記ドリフト層の下方に配設されたＮ型半導体層及び第１Ｐ型半導体層と、前記ドリフト層上または上方に配設された第２Ｐ型半導体層と、前記第２Ｐ型半導体層上に配設された電極と、前記Ｎ型半導体層の上方でかつ前記ドリフト層上、または、前記Ｎ型半導体層上でかつ前記ドリフト層下、に配設された第１Ｎ型バッファ層と、前記第１Ｎ型バッファ層に横方向に隣接された状態で、前記第１Ｐ型半導体層の上方でかつ前記ドリフト層上、または、前記第１Ｐ型半導体層上でかつ前記ドリフト層下、に配設された第２Ｎ型バッファ層とを備え、前記第２Ｎ型バッファ層の不純物濃度は、前記第１Ｎ型バッファ層の不純物濃度よりも高い。
【発明の効果】
【０００８】
本発明によれば、絶縁層、または、第１Ｎ型バッファ層の不純物濃度よりも高い第２Ｎ型バッファ層が、第１Ｐ型半導体層の上方に配設されている。これにより、リカバリー動作時における、第１Ｐ型半導体層の電界集中を抑制することができる。【０００９】
本発明の目的、特徴、態様及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１０】
【図１】関連ダイオードの構成を示す断面図である。
【図２】リカバリー時における関連ダイオードの電流分布のシミュレーション結果を示す図である。
【図３】実施の形態１に係るダイオードの構成を示す断面図である。
【図４】実施の形態１の変形例に係るダイオードの構成を示す断面図である。
【図５】実施の形態１の変形例に係るダイオードの構成を示す断面図である。
【図６】実施の形態２に係るダイオードの構成を示す断面図である。
【図７】実施の形態２の変形例に係るダイオードの構成を示す断面図である。
【図８】実施の形態２の変形例に係るダイオードの構成を示す断面図である。
【図９】実施の形態３に係るダイオードの構成を示す断面図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
以下、本発明に係る半導体装置が、６００Ｖ以上の電圧下で用いられる高耐圧パワーモジュールのダイオードである場合について詳細に説明する。ただし、本発明に係る半導体装置は、ダイオードに限ったものではなく、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などにも適用することができる。
【００１２】
まず、本発明の実施の形態１に係るダイオードについて説明する前に、それと関連するダイオード（以下「関連ダイオード」と記す）について説明する。
【００１３】
図１は、関連ダイオードの構成を示す断面図である。なお、図１以降の図及び説明において、上下などの方向は、便宜上規定されたものにすぎず、装置の取り付け方向によって適宜変更される。
【００１４】
図１の関連ダイオードは、ドリフト層１と、Ｎ型カソードバッファ層２と、Ｎ型カソード層（Ｎ型半導体層）３と、Ｐ型カソード層（第１Ｐ型半導体層）４と、カソード電極５と、Ｐ型アノード層（第２Ｐ型半導体層）６と、アノード電極（電極）７とを備える。
【００１５】
ドリフト層１には、例えばＮ型の半導体層が適用される。
【００１６】
Ｎ型カソードバッファ層２は、ドリフト層１下に配設されている。なお、Ｎ型カソードバッファ層２の不純物濃度は、ドリフト層１の不純物濃度よりも高い。
【００１７】
Ｎ型カソード層３及びＰ型カソード層４は、互いに横方向に隣接された状態で、Ｎ型カソードバッファ層２下に配設されている。つまり、Ｎ型カソード層３及びＰ型カソード層４は、ドリフト層１下方に配設されている。なお、Ｎ型カソード層３の不純物濃度は、Ｎ型カソードバッファ層２の不純物濃度よりも高い。
【００１８】
カソード電極５は、Ｎ型カソード層３及びＰ型カソード層４下に、それらとオーミック接触させた状態で配設されている。
【００１９】
Ｐ型アノード層６は、ドリフト層１上に配設されている。このＰ型アノード層６は、例えば不純物を拡散させることによって形成される。
【００２０】
アノード電極７は、Ｐ型アノード層６上に、それとオーミック接触させた状態で配設されている。
【００２１】
以上のように構成された関連ダイオードでは、Ｐ型カソード層４と、Ｐ型アノード層６と、それらの間のＮ型半導体層とによって、寄生のＰＮＰバイポーラトランジスタが形成されている。ここで、リカバリー動作時には、関連ダイオードのカソード側に高電圧が印加される逆バイアス状態になり、アノード電極７とカソード電極５との間に印加される電圧に応じて、アノード側のＰＮ接合から空乏層がカソード側に伸びていく。
【００２２】
その空乏層が、裏面側のＰ型カソード層４に到達した場合には、パンチスルーが発生する。その際、関連ダイオードのＯＮ状態時にドリフト層１内に蓄積されていたキャリアが、パンチスルーが発生したＰＮＰバイポーラトランジスタの領域を通り抜けるので、この領域の電流密度が上昇し、電流集中が発生する。
【００２３】
図２は、リカバリー時における関連ダイオード内部の電流分布をシミュレーションにて求めた結果である。図２では、ハッチングの点の密度が大きくなるにつれて、電流が高くなるように、電流分布が図示されている。図２から、Ｐ型カソード層４の領域の電流が高くなっていることが分かる。
【００２４】
このような電流集中によって引き起こされる熱上昇によって、関連ダイオードが損傷する場合があるという問題があった。これに対して、本実施の形態１に係るダイオードでは、リカバリー動作時の電流集中による熱上昇を抑制することが可能となっている。
【００２５】
図３は、本実施の形態１に係るダイオードの構成を示す断面図である。以下、本実施の形態１で説明する構成要素のうち、関連ダイオードと同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００２６】
本実施の形態１に係るダイオードは、関連ダイオードの構成要素に加えて、絶縁層８を備える。絶縁層８は、Ｐ型アノード層６及びアノード電極７と接触された状態で、Ｐ型カソード層４の上方に配設されている。本実施の形態１では、絶縁層８は、アノード電極７の下面に埋設された状態で、Ｐ型アノード層６の上面と接触されている。
【００２７】
以上のような本実施の形態１に係るダイオードによれば、絶縁層８によって、絶縁層８の下方のＰ型カソード層４からキャリアが抜け出しにくくなる。このため、リカバリー動作時における、寄生のＰＮＰバイポーラトランジスタの不要な動作、つまりＰ型カソード層４の領域における電流集中を抑制することができるので、破壊耐量を向上させることができる。
【００２８】
なお、ドリフト層１などの半導体層は、ワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム、ダイヤモンドなど）から構成されてもよいし、それ以外の半導体（例えば、珪素）から構成されてもよい。ドリフト層１などの半導体層を、ワイドバンドギャップ半導体で構成した場合には、高温下においても安定して動作すること、及び、高速動作などが可能となる。
【００２９】
＜変形例＞
以上に説明した実施の形態１では、絶縁層８は、アノード電極７の下面に埋設された状態で、Ｐ型アノード層６の上面と接触されていたが、この例に限ったものではない。
【００３０】
変形例１として、例えば図４に示すように、絶縁層８は、Ｐ型アノード層６の上面に埋設された状態で、アノード電極７の下面と接触されてもよい。このような構成であっても、実施の形態１と同様の効果を得ることができる。
【００３１】
変形例２として、例えば図５に示すように、アノード電極７に厚み方向に延在する貫通孔７ａが設けられた構成において、絶縁層８は、貫通孔７ａ内に埋設された状態で、Ｐ型アノード層６の上面と接触されてもよい。このような構成であっても、実施の形態１と同様の効果を得ることができる。
【００３２】
＜実施の形態２＞
図６は、本発明の実施の形態２に係るダイオードの構成を示す断面図である。以下、本実施の形態２で説明する構成要素のうち、実施の形態１と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００３３】
本実施の形態２では、絶縁層８の代わりに、Ｎ型アノードバッファ層１１，１２を備える。そして、Ｐ型アノード層６は、Ｎ型アノードバッファ層１１，１２上に配設され、ドリフト層１上方に配設される。
【００３４】
ここで、Ｎ型アノードバッファ層（第１Ｎ型バッファ層）１１は、Ｎ型カソード層３の上方でかつドリフト層１上に配設されている。
【００３５】
Ｎ型アノードバッファ層（第２Ｎ型バッファ層）１２は、Ｎ型アノードバッファ層１１に横方向に隣接された状態で、Ｐ型カソード層４の上方でかつドリフト層１上に配設されている。そして、Ｎ型アノードバッファ層１２の不純物濃度は、Ｎ型アノードバッファ層１１の不純物濃度よりも高くなっている。例えば、Ｎ型アノードバッファ層１２の不純物濃度は、Ｎ型アノードバッファ層１１の不純物濃度よりも１桁以上高くなっている。なお、本実施の形態２では、ドリフト層１の不純物濃度＜Ｎ型アノードバッファ層１１の不純物濃度＜Ｎ型アノードバッファ層１２の不純物濃度＜Ｐ型アノード層６の不純物濃度となっている。
【００３６】
以上のような本実施の形態２に係るダイオードによれば、Ｐ型カソード層４上方のＮ型アノードバッファ層１２の不純物濃度を高くすることによって、この領域の空乏層がカソード側に伸びにくくすることができる。この結果、リカバリー動作時における、寄生のＰＮＰバイポーラトランジスタにおけるパンチスルー、ひいては、Ｐ型カソード層４の領域における電流集中を抑制することができるので、破壊耐量を向上させることができる。
【００３７】
＜変形例＞
実施の形態２の構成に対して様々な変形が行われてもよい。
【００３８】
例えば、変形例１として図７に示すように、Ｎ型カソードバッファ層２の代わりに、Ｎ型カソードバッファ層１６，１７を備えてもよい。
【００３９】
ここで、Ｎ型カソードバッファ層（第３Ｎ型バッファ層）１６は、Ｎ型カソード層３上でかつドリフト層１下に配設されている。
【００４０】
Ｎ型カソードバッファ層（第４Ｎ型バッファ層）１７は、Ｎ型カソードバッファ層１６に横方向に隣接された状態で、Ｐ型カソード層４上でかつドリフト層１下に配設されている。そして、Ｎ型カソードバッファ層１７の不純物濃度は、Ｎ型カソードバッファ層１６の不純物濃度よりも高くなっている。例えば、Ｎ型カソードバッファ層１７の不純物濃度は、Ｎ型カソードバッファ層１６の不純物濃度よりも１桁以上高くなっている。なお、本変形例１では、ドリフト層１の不純物濃度＜Ｎ型カソードバッファ層１６の不純物濃度＜Ｎ型カソードバッファ層１７の不純物濃度となっている。このような構成であっても、実施の形態２と同様の効果を得ることができる。
【００４１】
また例えば、変形例２として図８に示すように、図７の構成において、Ｎ型アノードバッファ層１１，１２を備えなくてもよい。つまり、Ｎ型カソードバッファ層（第１Ｎ型バッファ層）１６が、Ｎ型カソード層３上でかつドリフト層１下に配設され、Ｎ型カソードバッファ層（第２Ｎ型バッファ層）１７が、Ｎ型カソードバッファ層１６に横方向に隣接された状態で、Ｐ型カソード層４上でかつドリフト層１下に配設されている。そして、Ｎ型カソードバッファ層１７の不純物濃度は、Ｎ型カソードバッファ層１６の不純物濃度よりも高くなっている。このような構成であっても、実施の形態２と同様の効果を得ることができる。
【００４２】
＜実施の形態３＞
図９は、本発明の実施の形態３に係るダイオードの構成を示す断面図である。以下、本実施の形態３で説明する構成要素のうち、実施の形態１と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００４３】
本実施の形態３に係るダイオードは、絶縁層８の代わりに、Ｐ型アノード層（第３Ｐ型半導体層）１９を備える。このＰ型アノード層１９は、Ｐ型アノード層６及びアノード電極７と接触された状態で、Ｐ型カソード層４の上方に配設されている。そして、Ｐ型アノード層１９のライフタイムτ１は、Ｐ型アノード層６のライフタイムτ２よりも短くなっている。つまり、τ１＜τ２となっている。なお、例えばプロトン照射によって、半導体層に欠陥を生じさせると、当該半導体層のライフタイムを短くすることができる。ただし、ライフタイムの制御は、プロトン照射に限ったものではなく、もちろん他の手法によって行われてもよい。
【００４４】
以上のような本実施の形態３に係るダイオードによれば、Ｐ型カソード層４上方のＰ型アノード層１９のライフタイムを短くすることによって、寄生のＰＮＰバイポーラトランジスタにおけるパンチスルーが発生した際にアノード側に流れ込んだキャリアの一部が、Ｐ型アノード層１９の領域で消滅する。この結果、リカバリー動作時に、Ｐ型カソード層４の領域における電流集中を緩和することができるので、破壊耐量を向上させることができる。
【００４５】
複数の実施の形態なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
【００４６】
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００４７】
１  ドリフト層、３  Ｎ型カソード層、４  Ｐ型カソード層、６，１９  Ｐ型アノード層、７  アノード電極、７ａ  貫通孔、８  絶縁層、１１，１２  Ｎ型アノードバッファ層、１６，１７  Ｎ型カソードバッファ層。
【図１】
2017187477.tif 000003
【図２】
2017187477.tif 000004
【図３】
2017187477.tif 000005
【図４】
2017187477.tif 000006
【図５】
2017187477.tif 000007
【図６】
2017187477.tif 000008
【図７】
2017187477.tif 000009
【図８】
2017187477.tif 000010
【図９】
2017187477.tif 000011
【国際調査報告】
2017187477.tif 000012
2017187477.tif 000013
2017187477.tif 000014
2017187477.tif 000015