(57)【要約】  固体撮像装置は、複数の画素と、画素制御回路とを有する。前記画素制御回路は、複数の画素グループユニットにおいて撮像動作が同時に行われ、かつ前記複数の画素グループユニットの各々において複数の撮像動作が行われるように信号転送回路を制御する。前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれる２個以上の光電変換素子の少なくとも１つから出力された撮像信号は、前記複数の画素グループユニットの各々に含まれる２個以上のメモリの１つに転送される。前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの各々は所定の順番で前記撮像信号を保持する。
2017085848.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
画素制御回路と、
を有し、
前記複数の画素の各々は、
撮像を行い、かつ撮像信号を出力する光電変換素子と、
前記撮像信号を保持するメモリと、
前記光電変換素子から出力された前記撮像信号を前記メモリに転送する信号転送回路と、
前記メモリに保持された前記撮像信号を信号線に出力する信号出力回路と、
を有し、
前記複数の画素の各々は、複数の画素グループユニットのいずれか１つに含まれ、
前記複数の画素グループユニットの各々は、２個以上の前記画素を含み、
前記画素制御回路は、前記複数の画素グループユニットにおいて撮像動作が同時に行われ、かつ前記複数の画素グループユニットの各々において複数の撮像動作が行われるように前記信号転送回路を制御し、
前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれる２個以上の前記光電変換素子の少なくとも１つから出力された前記撮像信号は、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送され、
前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの各々は所定の順番で前記撮像信号を保持し、
前記複数の撮像動作の各々において前記メモリに保持された前記撮像信号の少なくとも１つは、前記複数の撮像動作のいずれか１つが行われる期間、または前記複数の撮像動作が終了した後の期間に前記信号線に出力される
固体撮像装置。
【請求項２】
前記画素制御回路はさらに、前記複数の画素グループユニットの各々に含まれる前記画素の数を制御する
請求項１に記載の固体撮像装置。
【請求項３】
前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれる前記光電変換素子の全てから出力された前記撮像信号を加算した信号が、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送される
請求項１に記載の固体撮像装置。
【請求項４】
前記複数の画素グループユニットの各々は、第１の色に対応する２個以上の前記画素と、第２の色に対応する２個以上の前記画素とを含み、前記第１の色と前記第２の色とは異なり、
前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれ、かつ同じ色に対応する前記光電変換素子から出力された前記撮像信号を加算した信号が、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送される
請求項１に記載の固体撮像装置。
【請求項５】
第１のモードと第２のモードとのいずれか１つを前記画素制御回路に設定するモード制御回路をさらに有し、
前記第１のモードが設定された場合、前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれる前記光電変換素子の全てから出力された前記撮像信号を加算した信号が、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送され、
前記第２のモードが設定された場合、前記複数の画素グループユニットの各々は、第１の色に対応する２個以上の前記画素と、第２の色に対応する２個以上の前記画素とを含み、前記第１の色と前記第２の色とは異なり、
前記第２のモードが設定された場合、前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれ、かつ同じ色に対応する前記光電変換素子から出力された前記撮像信号を加算した信号が、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送される
請求項１に記載の固体撮像装置。
【請求項６】
前記光電変換素子は、前記撮像信号として電荷を出力し、
前記信号転送回路は、
前記光電変換素子から出力された前記電荷に基づく電圧を保持するフローティングディフュージョンと、
前記光電変換素子から出力された前記電荷を前記フローティングディフュージョンに転送する転送トランジスタと、
前記フローティングディフュージョンに保持された前記電圧に基づく前記撮像信号を前記メモリに出力するメモリ出力回路と、
前記メモリ出力回路と前記メモリとに接続された第１の接続トランジスタであって、前記メモリ出力回路と前記メモリとが電気的に接続された状態と、前記メモリ出力回路と前記メモリとが電気的に絶縁された状態とを切り替える前記第１の接続トランジスタと、
を有し、
前記固体撮像装置は、前記複数の画素グループユニットの各々に含まれる２個以上の前記フローティングディフュージョンに接続された第２の接続トランジスタであって、２個以上の前記フローティングディフュージョンが電気的に接続された状態と、２個以上の前記フローティングディフュージョンが電気的に絶縁された状態とを切り替える前記第２の接続トランジスタをさらに有し、
前記光電変換素子から出力された前記撮像信号が加算される場合、前記画素制御回路は、前記第１の接続トランジスタによって前記メモリ出力回路と前記メモリとを電気的に接続し、かつ前記第２の接続トランジスタによって２個以上の前記フローティングディフュージョンを電気的に接続し、
前記メモリ出力回路と前記メモリとが電気的に接続され、かつ２個以上の前記フローティングディフュージョンが電気的に接続された後、前記画素制御回路は、前記光電変換素子から出力された前記電荷を前記転送トランジスタによって前記フローティングディフュージョンに転送する
請求項３または請求項４に記載の固体撮像装置。
【請求項７】
前記光電変換素子は、前記撮像信号として電荷を出力し、
前記信号転送回路は、
前記光電変換素子から出力された前記電荷に基づく電圧を保持するフローティングディフュージョンと、
前記光電変換素子から出力された前記電荷を前記フローティングディフュージョンに転送する転送トランジスタと、
前記フローティングディフュージョンに保持された前記電圧に基づく前記撮像信号を前記メモリに出力するメモリ出力回路と、
前記メモリ出力回路と前記メモリとに接続された第１の接続トランジスタであって、前記メモリ出力回路と前記メモリとが電気的に接続された状態と、前記メモリ出力回路と前記メモリとが電気的に絶縁された状態とを切り替える前記第１の接続トランジスタと、
を有し、
前記固体撮像装置は、前記複数の画素グループユニットの各々に含まれる２個以上の前記フローティングディフュージョンに接続された第２の接続トランジスタであって、２個以上の前記フローティングディフュージョンが電気的に接続された状態と、２個以上の前記フローティングディフュージョンが電気的に絶縁された状態とを切り替える前記第２の接続トランジスタをさらに有し、
前記光電変換素子から出力された前記撮像信号が加算される場合、前記画素制御回路は、前記第１の接続トランジスタによって前記メモリ出力回路と前記メモリとを電気的に接続し、
前記メモリ出力回路と前記メモリとが電気的に接続された後、前記画素制御回路は、前記光電変換素子から出力された前記電荷を前記転送トランジスタによって前記フローティングディフュージョンに転送し、
前記光電変換素子から出力された前記電荷が前記フローティングディフュージョンに転送された後、前記画素制御回路は、前記第２の接続トランジスタによって２個以上の前記フローティングディフュージョンを電気的に接続する
請求項３または請求項４に記載の固体撮像装置。
【請求項８】
第１の基板と、第２の基板とをさらに有し、
前記光電変換素子は、前記第１の基板に配置され、
前記メモリは、前記第２の基板に配置される
請求項１から請求項７のいずれか一項に記載の固体撮像装置。
【請求項９】
請求項１から請求項８のいずれか一項に記載の固体撮像装置を有する撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置による高速な撮像方法として、画素を間引く方法が知られている。特許文献１に開示された固体撮像装置は、行方向および列方向に画素を間引くことができる。画素が間引かれることにより、撮像信号が読み出される画素の数が減る。このため、固体撮像装置は撮像を高速に行うことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本国特開２０００−４４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
固体撮像装置が連続的に複数のフレームの撮像を行う場合、各画素において撮像により生成された撮像信号は、次のフレームにおける撮像が開始される前に読み出される。このため、連続する２回の撮像の間に、撮像信号を読み出すための時間が必要である。グローバルシャッタ機能を有する固体撮像装置は、全ての画素において撮像を同時に行うことができる。この固体撮像装置が連続的に複数のフレームの撮像を行う場合、固体撮像装置が全ての画素において撮像を同時に行った後、かつ次のフレームにおける撮像が開始される前に、固体撮像装置は全ての画素から撮像信号を読み出す。【０００５】
画素が間引かれることにより、フレームの長さは短縮される。しかし、連続する２回の撮像の間に、撮像信号を読み出すための時間が必要であるため、撮像間隔の短縮が難しい。【０００６】
本発明は、撮像間隔を短くすることができる固体撮像装置および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様によれば、固体撮像装置は、複数の画素と、画素制御回路とを有する。前記複数の画素の各々は、光電変換素子と、メモリと、信号転送回路と、信号出力回路とを有する。前記光電変換素子は、撮像を行い、かつ撮像信号を出力する。前記メモリは、前記撮像信号を保持する。前記信号転送回路は、前記光電変換素子から出力された前記撮像信号を前記メモリに転送する。前記信号出力回路は、前記メモリに保持された前記撮像信号を信号線に出力する。前記複数の画素の各々は、複数の画素グループユニットのいずれか１つに含まれる。前記複数の画素グループユニットの各々は、２個以上の前記画素を含む。前記画素制御回路は、前記複数の画素グループユニットにおいて撮像動作が同時に行われ、かつ前記複数の画素グループユニットの各々において複数の撮像動作が行われるように前記信号転送回路を制御する。前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれる２個以上の前記光電変換素子の少なくとも１つから出力された前記撮像信号は、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送される。前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの各々は所定の順番で前記撮像信号を保持する。前記複数の撮像動作の各々において前記メモリに保持された前記撮像信号の少なくとも１つは、前記複数の撮像動作のいずれか１つが行われる期間、または前記複数の撮像動作が終了した後の期間に前記信号線に出力される。【０００８】
本発明の第２の態様によれば、第１の態様において、前記画素制御回路はさらに、前記複数の画素グループユニットの各々に含まれる前記画素の数を制御してもよい。【０００９】
本発明の第３の態様によれば、第１の態様において、前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれる前記光電変換素子の全てから出力された前記撮像信号を加算した信号が、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送されてもよい。【００１０】
本発明の第４の態様によれば、第１の態様において、前記複数の画素グループユニットの各々は、第１の色に対応する２個以上の前記画素と、第２の色に対応する２個以上の前記画素とを含んでもよい。前記第１の色と前記第２の色とは異なる。前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれ、かつ同じ色に対応する前記光電変換素子から出力された前記撮像信号を加算した信号が、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送されてもよい。【００１１】
本発明の第５の態様によれば、第１の態様において、前記固体撮像装置は、第１のモードと第２のモードとのいずれか１つを前記画素制御回路に設定するモード制御回路をさらに有してもよい。前記第１のモードが設定された場合、前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれる前記光電変換素子の全てから出力された前記撮像信号を加算した信号が、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送されてもよい。前記第２のモードが設定された場合、前記複数の画素グループユニットの各々は、第１の色に対応する２個以上の前記画素と、第２の色に対応する２個以上の前記画素とを含んでもよい。前記第１の色と前記第２の色とは異なる。前記第２のモードが設定された場合、前記複数の撮像動作の各々において、前記複数の画素グループユニットの各々に含まれ、かつ同じ色に対応する前記光電変換素子から出力された前記撮像信号を加算した信号が、前記複数の画素グループユニットの各々に含まれる２個以上の前記メモリの１つに転送されてもよい。【００１２】
本発明の第６の態様によれば、第３または第４の態様において、前記光電変換素子は、前記撮像信号として電荷を出力してもよい。前記信号転送回路は、フローティングディフュージョンと、転送トランジスタと、メモリ出力回路と、第１の接続トランジスタとを有してもよい。前記フローティングディフュージョンは、前記光電変換素子から出力された前記電荷に基づく電圧を保持してもよい。前記転送トランジスタは、前記光電変換素子から出力された前記電荷を前記フローティングディフュージョンに転送してもよい。前記メモリ出力回路は、前記フローティングディフュージョンに保持された前記電圧に基づく前記撮像信号を前記メモリに出力してもよい。前記第１の接続トランジスタは、前記メモリ出力回路と前記メモリとに接続されてもよい。前記第１の接続トランジスタは、前記メモリ出力回路と前記メモリとが電気的に接続された状態と、前記メモリ出力回路と前記メモリとが電気的に絶縁された状態とを切り替えてもよい。前記固体撮像装置は、第２の接続トランジスタをさらに有してもよい。前記第２の接続トランジスタは、前記複数の画素グループユニットの各々に含まれる２個以上の前記フローティングディフュージョンに接続されてもよい。前記第２の接続トランジスタは、２個以上の前記フローティングディフュージョンが電気的に接続された状態と、２個以上の前記フローティングディフュージョンが電気的に絶縁された状態とを切り替えてもよい。前記光電変換素子から出力された前記撮像信号が加算される場合、前記画素制御回路は、前記第１の接続トランジスタによって前記メモリ出力回路と前記メモリとを電気的に接続し、かつ前記第２の接続トランジスタによって２個以上の前記フローティングディフュージョンを電気的に接続してもよい。前記メモリ出力回路と前記メモリとが電気的に接続され、かつ２個以上の前記フローティングディフュージョンが電気的に接続された後、前記画素制御回路は、前記光電変換素子から出力された前記電荷を前記転送トランジスタによって前記フローティングディフュージョンに転送してもよい。【００１３】
本発明の第７の態様によれば、第３または第４の態様において、前記光電変換素子は、前記撮像信号として電荷を出力してもよい。前記信号転送回路は、フローティングディフュージョンと、転送トランジスタと、メモリ出力回路と、第１の接続トランジスタとを有してもよい。前記フローティングディフュージョンは、前記光電変換素子から出力された前記電荷に基づく電圧を保持してもよい。前記転送トランジスタは、前記光電変換素子から出力された前記電荷を前記フローティングディフュージョンに転送してもよい。前記メモリ出力回路は、前記フローティングディフュージョンに保持された前記電圧に基づく前記撮像信号を前記メモリに出力してもよい。前記第１の接続トランジスタは、前記メモリ出力回路と前記メモリとに接続されてもよい。前記第１の接続トランジスタは、前記メモリ出力回路と前記メモリとが電気的に接続された状態と、前記メモリ出力回路と前記メモリとが電気的に絶縁された状態とを切り替えてもよい。前記固体撮像装置は、第２の接続トランジスタをさらに有してもよい。前記第２の接続トランジスタは、前記複数の画素グループユニットの各々に含まれる２個以上の前記フローティングディフュージョンに接続されてもよい。前記第２の接続トランジスタは、２個以上の前記フローティングディフュージョンが電気的に接続された状態と、２個以上の前記フローティングディフュージョンが電気的に絶縁された状態とを切り替えてもよい。前記光電変換素子から出力された前記撮像信号が加算される場合、前記画素制御回路は、前記第１の接続トランジスタによって前記メモリ出力回路と前記メモリとを電気的に接続してもよい。前記メモリ出力回路と前記メモリとが電気的に接続された後、前記画素制御回路は、前記光電変換素子から出力された前記電荷を前記転送トランジスタによって前記フローティングディフュージョンに転送してもよい。前記光電変換素子から出力された前記電荷が前記フローティングディフュージョンに転送された後、前記画素制御回路は、前記第２の接続トランジスタによって２個以上の前記フローティングディフュージョンを電気的に接続してもよい。【００１４】
本発明の第８の態様によれば、第１から第７の態様のいずれか１つにおいて、前記固体撮像装置は、第１の基板と、第２の基板とをさらに有してもよい。前記光電変換素子は、前記第１の基板に配置されてもよい。前記メモリは、前記第２の基板に配置されてもよい。【００１５】
本発明の第９の態様によれば、第１から第８の態様のいずれか１つにおいて、撮像装置は、前記固体撮像装置を有する。
【発明の効果】
【００１６】
上記の各態様によれば、画素制御回路は、複数の画素グループユニットにおいて撮像動作が同時に行われ、かつ複数の画素グループユニットの各々において複数の撮像動作が行われるように信号転送回路を制御する。複数の撮像動作の各々において、複数の画素グループユニットの各々に含まれる２個以上の光電変換素子の少なくとも１つから出力された撮像信号は、複数の画素グループユニットの各々に含まれる２個以上のメモリの１つに転送される。複数の画素グループユニットの各々に含まれる２個以上のメモリの各々は所定の順番で撮像信号を保持する。複数の撮像動作の各々においてメモリに保持された撮像信号の少なくとも１つは、複数の撮像動作のいずれか１つが行われる期間、または複数の撮像動作が終了した後の期間に信号線に出力される。このため、固体撮像装置および撮像装置は、撮像間隔を短くすることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態の固体撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態の固体撮像装置における画素グループユニットの回路図である。
【図３】本発明の第１の実施形態の固体撮像装置の第１の動作を示すタイミングチャートである。
【図４】本発明の第１の実施形態の固体撮像装置の第２の動作を示すタイミングチャートである。
【図５】本発明の第２の実施形態の固体撮像装置における画素グループユニットの回路図である。
【図６】本発明の第２の実施形態の固体撮像装置の動作を示すタイミングチャートである。
【図７】本発明の第３の実施形態の固体撮像装置の構成を示すブロック図である。
【図８】本発明の第３の実施形態の固体撮像装置の構成を示すブロック図である。
【図９】本発明の第４の実施形態の固体撮像装置の構成を示すブロック図である。
【図１０】本発明の第４の実施形態の固体撮像装置の構成を示すブロック図である。
【図１１】本発明の第５の実施形態の固体撮像装置の断面図である。
【図１２】本発明の第５の実施形態の固体撮像装置における画素グループユニットの回路図である。
【図１３】本発明の第６の実施形態の撮像装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
図面を参照し、本発明の実施形態を説明する。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態の固体撮像装置１の構成を示している。図１に示すように、固体撮像装置１は、複数の画素１００と、画素制御回路６００と、信号読み出し回路７００とを有する。
【００２０】
図１において、代表として１個の画素１００の符号が示されている。図１において、複数の画素１００の一部は省略されている。複数の画素１００は、行列状に配置されている。行方向および列方向の画素数は２以上であればよい。複数の画素１００の各々は、複数の画素グループユニット１０１のいずれか１つに含まれる。図１において、代表として１個の画素グループユニット１０１の符号が示されている。複数の画素グループユニット１０１の各々は、２個以上の画素１００を含む。複数の画素グループユニット１０１の各々に含まれる画素１００の数は同一である。複数の画素グループユニット１０１の各々に含まれる画素１００は、行方向と列方向との少なくとも１つにおいて連続する。図１に示す画素グループユニット１０１は、４個の画素１００を含む。１個の画素グループユニット１０１における行方向および列方向の画素数は２である。複数の画素グループユニット１０１が行方向および列方向に規則的かつ周期的に配置される。１個の画素グループユニット１０１に含まれる画素１００の数は４でなくてもよい。
【００２１】
画素制御回路６００は、複数の画素１００を制御する。画素制御回路６００は、複数の画素グループユニット１０１において撮像動作が同時に行われるように複数の画素１００を制御する。この制御によって、グローバルシャッタ機能が実現される。画素制御回路６００は、複数の画素グループユニット１０１の各々において複数の撮像動作が行われるように複数の画素１００を制御する。この制御によって、固体撮像装置１は連続的に複数のフレームの撮像を行う。
【００２２】
画素制御回路６００は、垂直駆動回路６０１と、水平駆動回路６０２とを有する。垂直駆動回路６０１は、複数の画素１００を複数の画素１００の配列における行毎に制御する。垂直駆動回路６０１は、この制御を行うための制御信号を生成し、かつ制御信号を複数の画素１００に出力する。垂直駆動回路６０１と水平駆動回路６０２とは、２個以上の画素１００の接続を制御する。垂直駆動回路６０１と水平駆動回路６０２とは、この制御を行うための制御信号を生成し、かつ制御信号を複数の画素グループユニット１０１に出力する。
【００２３】
信号読み出し回路７００は、信号処理と列選択とを行う。信号読み出し回路７００は、複数の画素１００から出力された撮像信号に信号処理を行う。例えば、信号処理は増幅処理である。信号読み出し回路７００は、複数の画素１００の配列における各行の画素１００から出力された撮像信号を複数の画素１００の配列における列毎に選択し、かつ選択された撮像信号を水平方向に順次出力する。信号読み出し回路７００から出力された撮像信号は、出力端子７０１から固体撮像装置１の外部に出力される。
【００２４】
図１において、垂直駆動回路６０１、水平駆動回路６０２、および信号読み出し回路７００の各々と複数の画素グループユニット１０１とを接続する信号線は省略されている。
【００２５】
図２は、画素グループユニット１０１の構成を示している。１個の画素グループユニット１０１は、４個の画素１００を含む。図２において、代表として１個の画素１００の符号が示されている。１個の画素１００についてのみ、画素１００を構成する要素の符号が示されている。
【００２６】
１個の画素グループユニット１０１は、４個の画素１００として、第１の画素と、第２の画素と、第３の画素と、第４の画素とを含む。第１の画素と第２の画素とは、列方向に隣接している。第３の画素と第４の画素とは、列方向に隣接している。第１の画素と第３の画素とは、行方向に隣接している。第２の画素と第４の画素とは、行方向に隣接している。
【００２７】
第１の画素は、光電変換素子１０と、転送トランジスタ１１と、フローティングディフュージョン１２と、リセットトランジスタ１３と、第１の増幅トランジスタ１４と、第１の電流源１５と、クランプ容量１６と、サンプルホールドトランジスタ１８（第１の接続トランジスタ）と、メモリ１９と、クランプトランジスタ２０と、第２の増幅トランジスタ２１と、選択トランジスタ２２とを有する。以下では、フローティングディフュージョン１２は、ＦＤ１２と記載される。
【００２８】
光電変換素子１０の第１端は、グランドに接続されている。転送トランジスタ１１のドレインは、光電変換素子１０の第２端に接続されている。転送トランジスタ１１のゲートは、垂直駆動回路６０１に接続されている。制御信号Ｓ１１Ａが垂直駆動回路６０１から転送トランジスタ１１のゲートに供給される。
【００２９】
ＦＤ１２の第１端は、転送トランジスタ１１のソースに接続されている。ＦＤ１２の第２端は、グランドに接続されている。リセットトランジスタ１３のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。リセットトランジスタ１３のソースは、転送トランジスタ１１のソースに接続されている。リセットトランジスタ１３のゲートは、垂直駆動回路６０１に接続されている。制御信号Ｓ１３Ａが垂直駆動回路６０１からリセットトランジスタ１３のゲートに供給される。
【００３０】
第１の増幅トランジスタ１４のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。第１の増幅トランジスタ１４のゲートは、転送トランジスタ１１のソースに接続されている。第１の電流源１５の第１端は、第１の増幅トランジスタ１４のソースに接続されている。第１の電流源１５の第２端は、グランドに接続されている。クランプ容量１６の第１端は、第１の増幅トランジスタ１４のソースおよび第１の電流源１５の第１端に接続されている。
【００３１】
サンプルホールドトランジスタ１８のドレインは、クランプ容量１６の第２端に接続されている。サンプルホールドトランジスタ１８のゲートは、垂直駆動回路６０１に接続されている。制御信号Ｓ１８Ａが垂直駆動回路６０１からサンプルホールドトランジスタ１８のゲートに供給される。クランプトランジスタ２０のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。クランプトランジスタ２０のソースは、サンプルホールドトランジスタ１８のソースに接続されている。クランプトランジスタ２０のゲートは、垂直駆動回路６０１に接続されている。制御信号Ｓ２０Ａが垂直駆動回路６０１からクランプトランジスタ２０のゲートに供給される。
【００３２】
メモリ１９の第１端は、サンプルホールドトランジスタ１８のソースに接続されている。メモリ１９の第２端は、グランドに接続されている。第２の増幅トランジスタ２１のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。第２の増幅トランジスタ２１のゲートは、サンプルホールドトランジスタ１８のソースに接続されている。選択トランジスタ２２のドレインは、第２の増幅トランジスタ２１のソースに接続されている。選択トランジスタ２２のソースは、垂直信号線２６に接続されている。選択トランジスタ２２のゲートは、垂直駆動回路６０１に接続されている。制御信号Ｓ２２Ａが垂直駆動回路６０１から選択トランジスタ２２のゲートに供給される。
【００３３】
光電変換素子１０は、フォトダイオードである。光電変換素子１０は、撮像を行い、かつ撮像信号を出力する。具体的には、光電変換素子１０は、光電変換素子１０に入射した光の量に基づく電荷を生成し、かつ生成された電荷を蓄積する。光電変換素子１０は、撮像信号として電荷を出力する。
【００３４】
転送トランジスタ１１は、光電変換素子１０とＦＤ１２とに接続されている。転送トランジスタ１１は、光電変換素子１０とＦＤ１２とが電気的に接続された状態と、光電変換素子１０とＦＤ１２とが電気的に絶縁された状態とを切り替える。転送トランジスタ１１がオンになることにより、光電変換素子１０とＦＤ１２とが電気的に接続される。転送トランジスタ１１がオフになることにより、光電変換素子１０とＦＤ１２とが電気的に絶縁される。光電変換素子１０とＦＤ１２とが電気的に接続されたとき、転送トランジスタ１１は、光電変換素子１０に蓄積された電荷をＦＤ１２に転送する。転送トランジスタ１１のオンとオフとは、垂直駆動回路６０１からの制御信号Ｓ１１Ａによって制御される。
【００３５】
ＦＤ１２は、光電変換素子１０から出力された電荷に基づく電圧を保持する。つまり、ＦＤ１２は、光電変換素子１０から出力された撮像信号を電圧として保持する。
【００３６】
リセットトランジスタ１３は、電源とＦＤ１２とに接続されている。リセットトランジスタ１３は、電源とＦＤ１２とが電気的に接続された状態と、電源とＦＤ１２とが電気的に絶縁された状態とを切り替える。リセットトランジスタ１３がオンになることにより、電源とＦＤ１２とが電気的に接続される。リセットトランジスタ１３がオフになることにより、電源とＦＤ１２とが電気的に絶縁される。電源とＦＤ１２とが電気的に接続されたとき、リセットトランジスタ１３は、ＦＤ１２をリセットする。リセットトランジスタ１３のオンとオフとは、垂直駆動回路６０１からの制御信号Ｓ１３Ａによって制御される。転送トランジスタ１１とリセットトランジスタ１３とがオンであるとき、光電変換素子１０がリセットされる。光電変換素子１０とＦＤ１２とのリセットにより、光電変換素子１０とＦＤ１２とに蓄積されている電荷量が制御される。このリセットにより、光電変換素子１０とＦＤ１２との状態（電位）が基準状態（基準電位、リセットレベル）に設定される。
【００３７】
第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号としてソースから出力する。第１の電流源１５は、第１の増幅トランジスタ１４の負荷として機能し、かつ第１の増幅トランジスタ１４を駆動する電流を第１の増幅トランジスタ１４に供給する。第１の増幅トランジスタ１４と第１の電流源１５とは、ソースフォロア回路を構成する。
【００３８】
クランプ容量１６は、第１の増幅トランジスタ１４から出力された撮像信号の電圧レベルをクランプ（固定）する。サンプルホールドトランジスタ１８は、クランプ容量１６とメモリ１９とに接続されている。サンプルホールドトランジスタ１８は、クランプ容量１６とメモリ１９とが電気的に接続された状態と、クランプ容量１６とメモリ１９とが電気的に絶縁された状態とを切り替える。サンプルホールドトランジスタ１８がオンになることにより、クランプ容量１６とメモリ１９とが電気的に接続される。サンプルホールドトランジスタ１８がオフになることにより、クランプ容量１６とメモリ１９とが電気的に絶縁される。クランプ容量１６とメモリ１９とが電気的に接続されたとき、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、サンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号をメモリ１９に転送する。サンプルホールドトランジスタ１８のオンとオフとは、垂直駆動回路６０１からの制御信号Ｓ１８Ａによって制御される。メモリ１９は、サンプルホールドトランジスタ１８によってサンプリングされた撮像信号を保持する。
【００３９】
転送トランジスタ１１と、ＦＤ１２と、第１の増幅トランジスタ１４と、第１の電流源１５と、クランプ容量１６と、サンプルホールドトランジスタ１８とは、信号転送回路を構成する。信号転送回路は、光電変換素子１０から出力された撮像信号をメモリ１９に転送する。
【００４０】
第１の増幅トランジスタ１４と、第１の電流源１５と、クランプ容量１６とは、メモリ出力回路を構成する。メモリ出力回路は、ＦＤ１２に保持された電圧に基づく撮像信号をメモリ１９に出力する。メモリ出力回路とメモリ１９との接続は、サンプルホールドトランジスタ１８によって制御される。
【００４１】
クランプトランジスタ２０は、電源とメモリ１９とに接続されている。クランプトランジスタ２０は、電源とメモリ１９とが電気的に接続された状態と、電源とメモリ１９とが電気的に絶縁された状態とを切り替える。クランプトランジスタ２０がオンになることにより、電源とメモリ１９とが電気的に接続される。クランプトランジスタ２０がオフになることにより、電源とメモリ１９とが電気的に絶縁される。電源とメモリ１９とが電気的に接続されたとき、クランプトランジスタ２０は、メモリ１９をリセットする。クランプトランジスタ２０のオンとオフとは、垂直駆動回路６０１からの制御信号Ｓ２０Ａによって制御される。サンプルホールドトランジスタ１８とクランプトランジスタ２０とがオンであるとき、クランプ容量１６がリセットされる。クランプ容量１６とメモリ１９とのリセットにより、クランプ容量１６とメモリ１９とに蓄積されている電荷量が制御される。このリセットにより、クランプ容量１６とメモリ１９との状態（電位）が基準状態（基準電位、リセットレベル）に設定される。
【００４２】
第２の増幅トランジスタ２１は、メモリ１９に保持された撮像信号に基づく電圧を増幅し、かつ増幅された電圧を撮像信号としてソースから出力する。垂直信号線２６に接続された第２の電流源２３は、第２の増幅トランジスタ２１の負荷として機能し、かつ第２の増幅トランジスタ２１を駆動する電流を第２の増幅トランジスタ２１に供給する。第２の増幅トランジスタ２１と第２の電流源２３とは、ソースフォロア回路を構成する。
【００４３】
選択トランジスタ２２は第２の増幅トランジスタ２１と垂直信号線２６とに接続されている。選択トランジスタ２２は、第２の増幅トランジスタ２１と垂直信号線２６とが電気的に接続された状態と、第２の増幅トランジスタ２１と垂直信号線２６とが電気的に絶縁された状態とを切り替える。選択トランジスタ２２がオンになることにより、第２の増幅トランジスタ２１と垂直信号線２６とが電気的に接続される。選択トランジスタ２２がオフになることにより、第２の増幅トランジスタ２１と垂直信号線２６とが電気的に絶縁される。第２の増幅トランジスタ２１と垂直信号線２６とが電気的に接続されたとき、選択トランジスタ２２は、第２の増幅トランジスタ２１から出力された撮像信号を垂直信号線２６に出力する。選択トランジスタ２２のオンとオフとは、垂直駆動回路６０１からの制御信号Ｓ２２Ａによって制御される。
【００４４】
第２の増幅トランジスタ２１と選択トランジスタ２２とは、信号出力回路を構成する。信号出力回路は、メモリ１９に保持された撮像信号を垂直信号線２６に出力する。
【００４５】
第２の画素と第３の画素と第４の画素との構成は、第１の画素の構成と同様である。説明の便宜のため、第２の画素と第３の画素と第４の画素との各々に含まれる各トランジスタに供給される制御信号は、第１の画素のトランジスタに供給される制御信号と区別される。
【００４６】
第２の画素において、制御信号Ｓ１１Ｂが転送トランジスタ１１に供給され、制御信号Ｓ１３Ｂがリセットトランジスタ１３に供給され、制御信号Ｓ１８Ｂがサンプルホールドトランジスタ１８に供給され、制御信号Ｓ２０Ｂがクランプトランジスタ２０に供給され、かつ制御信号Ｓ２２Ｂが選択トランジスタ２２に供給される。第３の画素において、制御信号Ｓ１１Ｃが転送トランジスタ１１に供給され、制御信号Ｓ１３Ｃがリセットトランジスタ１３に供給され、制御信号Ｓ１８Ｃがサンプルホールドトランジスタ１８に供給され、制御信号Ｓ２０Ｃがクランプトランジスタ２０に供給され、かつ制御信号Ｓ２２Ｃが選択トランジスタ２２に供給される。第４の画素において、制御信号Ｓ１１Ｄが転送トランジスタ１１に供給され、制御信号Ｓ１３Ｄがリセットトランジスタ１３に供給され、制御信号Ｓ１８Ｄがサンプルホールドトランジスタ１８に供給され、制御信号Ｓ２０Ｄがクランプトランジスタ２０に供給され、かつ制御信号Ｓ２２Ｄが選択トランジスタ２２に供給される。
【００４７】
画素１００の構成は、図２に示す構成に限らない。
【００４８】
画素グループユニット１０１は、画素接続トランジスタ２４（第２の接続トランジスタ）と、画素接続トランジスタ２５（第２の接続トランジスタ）とをさらに有する。画素接続トランジスタ２４は、列方向に隣接する２個の画素１００に接続されている。画素接続トランジスタ２５は、行方向に隣接する２個の画素１００に接続されている。画素接続トランジスタ２４と画素接続トランジスタ２５とは、第１端と第２端とを有する。画素接続トランジスタ２４と画素接続トランジスタ２５との第１端と第２端とは、ソースとドレインとのいずれか１つである。
【００４９】
画素接続トランジスタ２４の第１端は、第１の画素または第３の画素のＦＤ１２に接続されている。画素接続トランジスタ２４の第２端は、第２の画素または第４の画素のＦＤ１２に接続されている。画素接続トランジスタ２４のゲートは、垂直駆動回路６０１に接続されている。制御信号Ｓ２４が垂直駆動回路６０１から画素接続トランジスタ２４のゲートに供給される。
【００５０】
画素接続トランジスタ２５の第１端は、第１の画素または第２の画素のＦＤ１２に接続されている。画素接続トランジスタ２５の第２端は、第３の画素または第４の画素のＦＤ１２に接続されている。画素接続トランジスタ２５のゲートは、水平駆動回路６０２に接続されている。制御信号Ｓ２５が水平駆動回路６０２から画素接続トランジスタ２５のゲートに供給される。
【００５１】
画素接続トランジスタ２４と画素接続トランジスタ２５とは、複数の画素グループユニット１０１の各々に含まれる２個以上のＦＤ１２に接続されている。画素接続トランジスタ２４と画素接続トランジスタ２５とは、２個以上のＦＤ１２が電気的に接続された状態と、２個以上のＦＤ１２が電気的に絶縁された状態とを切り替える。画素接続トランジスタ２４と画素接続トランジスタ２５との少なくとも１つがオンになることにより、２個以上のＦＤ１２が電気的に接続される。画素接続トランジスタ２４と画素接続トランジスタ２５との少なくとも１つがオフになることにより、２個以上のＦＤ１２が電気的に絶縁される。２個以上のＦＤ１２が電気的に接続されたとき、画素接続トランジスタ２４と画素接続トランジスタ２５との少なくとも１つは、２個以上のＦＤ１２に保持された撮像信号を加算する。画素接続トランジスタ２４のオンとオフとは、垂直駆動回路６０１からの制御信号Ｓ２４によって制御される。画素接続トランジスタ２５のオンとオフとは、水平駆動回路６０２からの制御信号Ｓ２５によって制御される。２個以上のＦＤ１２が電気的に接続されることにより、画素グループユニット１０１に含まれる複数の光電変換素子１０から出力された撮像信号を加算した信号が２個以上のＦＤ１２に保持される。同じ画素グループユニット１０１に含まれる２個以上のＦＤ１２が画素接続トランジスタ２４と画素接続トランジスタ２５とによって電気的に接続される。
【００５２】
画素接続トランジスタ２４がオンである場合、列方向に配置された２個以上のＦＤ１２が電気的に接続される。画素接続トランジスタ２５がオンである場合、行方向に配置された２個以上のＦＤ１２が電気的に接続される。図２に示す例では、画素接続トランジスタ２４と画素接続トランジスタ２５との各々は、２個の画素１００に含まれる２個のＦＤ１２に接続されている。画素接続トランジスタ２４と画素接続トランジスタ２５との各々は、３個以上の画素１００に含まれる３個以上のＦＤ１２に接続されてもよい。
【００５３】
図２に示した、画素グループユニット１０１に含まれるトランジスタは、ＮＭＯＳトランジスタである。画素グループユニット１０１に含まれるトランジスタは、ＰＭＯＳトランジスタであってもよい。この場合、電源とグランドとの極性は反対となる。
【００５４】
複数の垂直信号線２６が配置されている。複数の画素１００の配列における列毎に垂直信号線２６が配置されている。複数の垂直信号線２６は、列方向に伸びる。複数の垂直信号線２６の各々は、複数の画素１００の配列における各列の画素１００に接続されている。第２の電流源２３が垂直信号線２６に接続されている。垂直信号線２６は、信号読み出し回路７００に接続されている。各画素１００から垂直信号線２６に出力された撮像信号は、垂直信号線２６によって信号読み出し回路７００に転送される。
【００５５】
上記のように、固体撮像装置１は、複数の画素１００と、画素制御回路６００とを有する。複数の画素１００の各々は、光電変換素子１０と、メモリ１９と、信号転送回路（転送トランジスタ１１、ＦＤ１２、第１の増幅トランジスタ１４、第１の電流源１５、クランプ容量１６、およびサンプルホールドトランジスタ１８）と、信号出力回路（第２の増幅トランジスタ２１および選択トランジスタ２２）とを有する。光電変換素子１０は、撮像を行い、かつ撮像信号を出力する。メモリ１９は、撮像信号を保持する。信号転送回路は、光電変換素子１０から出力された撮像信号をメモリ１９に転送する。信号出力回路は、メモリ１９に保持された撮像信号を信号線（垂直信号線２６）に出力する。複数の画素１００の各々は、複数の画素グループユニット１０１のいずれか１つに含まれる。複数の画素グループユニット１０１の各々は、２個以上の画素１００を含む。
【００５６】
光電変換素子１０は、撮像信号として電荷を出力する。信号転送回路は、ＦＤ１２（フローティングディフュージョン）と、転送トランジスタ１１と、メモリ出力回路（第１の増幅トランジスタ１４、第１の電流源１５、およびクランプ容量１６）と、サンプルホールドトランジスタ１８（第１の接続トランジスタ）とを有する。ＦＤ１２は、光電変換素子１０から出力された電荷に基づく電圧を保持する。転送トランジスタ１１は、光電変換素子１０から出力された電荷をＦＤ１２に転送する。メモリ出力回路は、ＦＤ１２に保持された電圧に基づく撮像信号をメモリ１９に出力する。サンプルホールドトランジスタ１８は、メモリ出力回路とメモリ１９とに接続される。サンプルホールドトランジスタ１８は、メモリ出力回路とメモリ１９とが電気的に接続された状態と、メモリ出力回路とメモリ１９とが電気的に絶縁された状態とを切り替える。固体撮像装置１は、画素接続トランジスタ２４（第２の接続トランジスタ）と、画素接続トランジスタ２５（第２の接続トランジスタ）とをさらに有する。画素接続トランジスタ２４と画素接続トランジスタ２５とは、複数の画素グループユニット１０１の各々に含まれる２個以上のＦＤ１２に接続される。画素接続トランジスタ２４と画素接続トランジスタ２５とは、２個以上のＦＤ１２が電気的に接続された状態と、２個以上のＦＤ１２が電気的に絶縁された状態とを切り替える。
【００５７】
固体撮像装置１の動作を説明する。画素制御回路６００は、複数の画素グループユニット１０１において撮像動作が同時に行われ、かつ複数の画素グループユニット１０１の各々において複数の撮像動作が行われるように信号転送回路を制御する。複数の撮像動作の各々において、複数の画素グループユニット１０１の各々に含まれる２個以上の光電変換素子１０の少なくとも１つから出力された撮像信号は、複数の画素グループユニット１０１の各々に含まれる２個以上のメモリ１９の１つに転送される。複数の画素グループユニット１０１の各々に含まれる２個以上のメモリ１９の各々は所定の順番で撮像信号を保持する。複数の撮像動作の各々においてメモリ１９に保持された撮像信号の少なくとも１つは、複数の撮像動作のいずれか１つが行われる期間、または複数の撮像動作が終了した後の期間に垂直信号線２６に出力される。
【００５８】
複数の撮像動作の各々において、複数の画素グループユニット１０１の各々に含まれる光電変換素子１０の全てから出力された撮像信号を加算した信号が、複数の画素グループユニット１０１の各々に含まれる２個以上のメモリ１９の１つに転送される。
【００５９】
固体撮像装置１の第１の動作を説明する。光電変換素子１０から出力された撮像信号が加算される場合、画素制御回路６００は、サンプルホールドトランジスタ１８によってメモリ出力回路とメモリ１９とを電気的に接続し、かつ画素接続トランジスタ２４と画素接続トランジスタ２５とによって２個以上のＦＤ１２を電気的に接続する。メモリ出力回路とメモリ１９とが電気的に接続され、かつ２個以上のＦＤ１２が電気的に接続された後、画素制御回路６００は、光電変換素子１０から出力された電荷を転送トランジスタ１１によってＦＤ１２に転送する。
【００６０】
図３は、固体撮像装置１の第１の動作を示している。図３では、各制御信号の波形が示されている。図３における横方向は時間を示し、かつ縦方向は電圧を示している。図３では、撮像動作が４回行われる。したがって、４フレームの撮像信号が取得される。各撮像動作は、複数の画素グループユニット１０１において同時に行われる。
【００６１】
時刻ｔ１よりも前では、各制御信号はＬ（Ｌｏｗ）レベルである。時刻ｔ１において、制御信号Ｓ２４と制御信号Ｓ２５とがＬレベルからＨ（Ｈｉｇｈ）レベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオンになる。したがって、各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続される。
【００６２】
時刻ｔ１において、制御信号Ｓ１１Ａと制御信号Ｓ１３ＡとがＬレベルからＨレベルになる。これによって、第１の画素における転送トランジスタ１１とリセットトランジスタ１３とがオンになる。したがって、第１の画素における光電変換素子１０がリセットされる。その後、制御信号Ｓ１１Ａと制御信号Ｓ１３ＡとがＨレベルからＬレベルになる。これによって、第１の画素における転送トランジスタ１１とリセットトランジスタ１３とがオフになる。このタイミングで第１の画素における光電変換素子１０は、撮像を開始する。つまり、光電変換素子１０は、電荷の蓄積すなわち撮像信号の生成を開始する。第２の画素と第３の画素と第４の画素とにおいて、同様の動作が行われる。したがって、固体撮像装置１に配置された全ての画素１００における光電変換素子１０は、撮像を同時に開始する。
【００６３】
時刻ｔ１よりも後の時刻ｔ２において、制御信号Ｓ１３ＡがＬレベルからＨレベルになる。これによって、第１の画素におけるリセットトランジスタ１３がオンになる。したがって、第１の画素におけるＦＤ１２がリセットされる。その後、制御信号Ｓ１３ＡがＨレベルからＬレベルになる。これによって、第１の画素におけるリセットトランジスタ１３がオフになる。第２の画素と第３の画素と第４の画素とにおいて、同様の動作が行われる。したがって、固体撮像装置１に配置された全ての画素１００において、ＦＤ１２が同時にリセットされる。
【００６４】
時刻ｔ２において、制御信号Ｓ１８Ａと制御信号Ｓ２０ＡとがＬレベルからＨレベルになる。これによって、第１の画素におけるサンプルホールドトランジスタ１８とクランプトランジスタ２０とがオンになる。したがって、第１の画素におけるクランプ容量１６とメモリ１９とがリセットされる。その後、制御信号Ｓ２０ＡがＨレベルからＬレベルになる。これによって、第１の画素におけるクランプトランジスタ２０がオフになる。
【００６５】
時刻ｔ２よりも後の時刻ｔ３において、制御信号Ｓ１１ＡがＬレベルからＨレベルになる。これによって、第１の画素における転送トランジスタ１１がオンになる。したがって、第１の画素における光電変換素子１０から出力された電荷がＦＤ１２に転送される。このタイミングで第１の画素における光電変換素子１０は、撮像を終了する。つまり、光電変換素子１０は、電荷の蓄積すなわち撮像信号の生成を終了する。その後、制御信号Ｓ１１ＡがＨレベルからＬレベルになる。これによって、第１の画素における転送トランジスタ１１がオフになる。第２の画素と第３の画素と第４の画素とにおいて、同様の動作が行われる。したがって、固体撮像装置１に配置された全ての画素１００における光電変換素子１０から出力された電荷がＦＤ１２に転送されることにより、全ての画素１００における光電変換素子１０は撮像を同時に終了する。時刻ｔ１から時刻ｔ３まで、複数の画素グループユニット１０１において第１の撮像動作が同時に行われる。各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続されているため、４個のＦＤ１２に保持された電荷は加算（加算平均）される。
【００６６】
時刻ｔ３において、第１の画素における第１の増幅トランジスタ１４は、ＦＤ１２に保持された加算電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。第１の画素における第１の増幅トランジスタ１４から出力された撮像信号は、クランプ容量１６に保持される。第１の画素におけるサンプルホールドトランジスタ１８がオンであるため、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、第１の画素におけるサンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号を第１の画素におけるメモリ１９に転送し、かつメモリ１９は撮像信号を保持する。
【００６７】
第１から第４の画素における光電変換素子１０が第１の撮像動作における撮像を終了した後、制御信号Ｓ１８ＡはＨレベルからＬレベルになる。これによって、第１の画素におけるサンプルホールドトランジスタ１８がオフになる。
【００６８】
時刻ｔ３よりも後の時刻ｔ４において、時刻ｔ１における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００における光電変換素子１０は、撮像を同時に開始する。
【００６９】
時刻ｔ４よりも後の時刻ｔ５において、時刻ｔ２における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００において、ＦＤ１２が同時にリセットされる。
【００７０】
時刻ｔ５において、制御信号Ｓ１８Ｂと制御信号Ｓ２０ＢとがＬレベルからＨレベルになる。これによって、第２の画素におけるサンプルホールドトランジスタ１８とクランプトランジスタ２０とがオンになる。したがって、第２の画素におけるクランプ容量１６とメモリ１９とがリセットされる。その後、制御信号Ｓ２０ＢがＨレベルからＬレベルになる。これによって、第２の画素におけるクランプトランジスタ２０がオフになる。
【００７１】
時刻ｔ５よりも後の時刻ｔ６において、時刻ｔ３における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００における光電変換素子１０から出力された電荷がＦＤ１２に転送されることにより、全ての画素１００における光電変換素子１０は撮像を同時に終了する。時刻ｔ４から時刻ｔ６まで、複数の画素グループユニット１０１において第２の撮像動作が同時に行われる。各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続されているため、４個のＦＤ１２に保持された電荷は加算（加算平均）される。
【００７２】
時刻ｔ６において、第２の画素における第１の増幅トランジスタ１４は、ＦＤ１２に保持された加算電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。第２の画素における第１の増幅トランジスタ１４から出力された撮像信号は、クランプ容量１６に保持される。第２の画素におけるサンプルホールドトランジスタ１８がオンであるため、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、第２の画素におけるサンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号を第２の画素におけるメモリ１９に転送し、かつメモリ１９は撮像信号を保持する。
【００７３】
第１から第４の画素における光電変換素子１０が第２の撮像動作における撮像を終了した後、制御信号Ｓ１８ＢはＨレベルからＬレベルになる。これによって、第２の画素におけるサンプルホールドトランジスタ１８がオフになる。
【００７４】
時刻ｔ６よりも後の時刻ｔ７において、時刻ｔ１における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００における光電変換素子１０は、撮像を同時に開始する。
【００７５】
時刻ｔ７よりも後の時刻ｔ８において、時刻ｔ２における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００において、ＦＤ１２が同時にリセットされる。
【００７６】
時刻ｔ８において、制御信号Ｓ１８Ｃと制御信号Ｓ２０ＣとがＬレベルからＨレベルになる。これによって、第３の画素におけるサンプルホールドトランジスタ１８とクランプトランジスタ２０とがオンになる。したがって、第３の画素におけるクランプ容量１６とメモリ１９とがリセットされる。その後、制御信号Ｓ２０ＣがＨレベルからＬレベルになる。これによって、第３の画素におけるクランプトランジスタ２０がオフになる。
【００７７】
時刻ｔ８よりも後の時刻ｔ９において、時刻ｔ３における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００における光電変換素子１０から出力された電荷がＦＤ１２に転送されることにより、全ての画素１００における光電変換素子１０は撮像を同時に終了する。時刻ｔ７から時刻ｔ９まで、複数の画素グループユニット１０１において第３の撮像動作が同時に行われる。各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続されているため、４個のＦＤ１２に保持された電荷は加算（加算平均）される。
【００７８】
時刻ｔ９において、第３の画素における第１の増幅トランジスタ１４は、ＦＤ１２に保持された加算電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。第３の画素における第１の増幅トランジスタ１４から出力された撮像信号は、クランプ容量１６に保持される。第３の画素におけるサンプルホールドトランジスタ１８がオンであるため、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、第３の画素におけるサンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号を第３の画素におけるメモリ１９に転送し、かつメモリ１９は撮像信号を保持する。
【００７９】
第１から第４の画素における光電変換素子１０が第３の撮像動作における撮像を終了した後、制御信号Ｓ１８ＣはＨレベルからＬレベルになる。これによって、第３の画素におけるサンプルホールドトランジスタ１８がオフになる。
【００８０】
時刻ｔ９よりも後の時刻ｔ１０において、時刻ｔ１における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００における光電変換素子１０は、撮像を同時に開始する。
【００８１】
時刻ｔ１０よりも後の時刻ｔ１１において、時刻ｔ２における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００において、ＦＤ１２が同時にリセットされる。
【００８２】
時刻ｔ１１において、制御信号Ｓ１８Ｄと制御信号Ｓ２０ＤとがＬレベルからＨレベルになる。これによって、第４の画素におけるサンプルホールドトランジスタ１８とクランプトランジスタ２０とがオンになる。したがって、第４の画素におけるクランプ容量１６とメモリ１９とがリセットされる。その後、制御信号Ｓ２０ＣがＨレベルからＬレベルになる。これによって、第４の画素におけるクランプトランジスタ２０がオフになる。
【００８３】
時刻ｔ１１よりも後の時刻ｔ１２において、時刻ｔ３における動作と同様の動作が行われる。つまり、固体撮像装置１に配置された全ての画素１００における光電変換素子１０から出力された電荷がＦＤ１２に転送されることにより、全ての画素１００における光電変換素子１０は撮像を同時に終了する。時刻ｔ１０から時刻ｔ１２まで、複数の画素グループユニット１０１において第４の撮像動作が同時に行われる。各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続されているため、４個のＦＤ１２に保持された電荷は加算（加算平均）される。
【００８４】
時刻ｔ１２において、第４の画素における第１の増幅トランジスタ１４は、ＦＤ１２に保持された加算電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。第４の画素における第１の増幅トランジスタ１４から出力された撮像信号は、クランプ容量１６に保持される。第４の画素におけるサンプルホールドトランジスタ１８がオンであるため、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、第４の画素におけるサンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号を第４の画素におけるメモリ１９に転送し、かつメモリ１９は撮像信号を保持する。
【００８５】
第１から第４の画素における光電変換素子１０が第４の撮像動作における撮像を終了した後、制御信号Ｓ１８ＤはＨレベルからＬレベルになる。これによって、第４の画素におけるサンプルホールドトランジスタ１８がオフになる。
【００８６】
第４の画素における光電変換素子１０が撮像を終了した後、制御信号Ｓ２４と制御信号Ｓ２５とがＨレベルからＬレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオフになる。
【００８７】
第１から第４の撮像動作により、各画素グループユニット１０１に含まれる４個のメモリ１９に撮像信号が保持される。第１から第４の撮像動作の各々において、各画素グループユニット１０１に含まれる４個の光電変換素子１０から出力された撮像信号は、各画素グループユニット１０１に含まれる４個のメモリ１９の１つに転送される。各画素グループユニット１０１に含まれる４個のメモリ１９は、所定の順番で撮像信号を保持する。つまり、第１の撮像動作により、第１の画素におけるメモリ１９が撮像信号を保持する。その後、第２の撮像動作により、第２の画素におけるメモリ１９が撮像信号を保持する。その後、第３の撮像動作により、第３の画素におけるメモリ１９が撮像信号を保持する。その後、第４の撮像動作により、第４の画素におけるメモリ１９が撮像信号を保持する。
【００８８】
時刻ｔ１２よりも後の時刻ｔ１３以降、メモリ１９に保持された撮像信号の読み出しが行われる。つまり、信号出力回路は、メモリ１９に保持された撮像信号を垂直信号線２６に出力する。具体的には、第２の増幅トランジスタ２１は、メモリ１９に保持された撮像信号に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。選択トランジスタ２２は、第２の増幅トランジスタ２１から出力された撮像信号を垂直信号線２６に出力する。
【００８９】
撮像信号の読み出しは、複数の画素１００の配列における行毎に行われる。つまり、第１の行に配置された全ての画素１００から垂直信号線２６に撮像信号が出力された後、第１の行と異なる第２の行に配置された全ての画素１００から垂直信号線２６に撮像信号が出力される。第１の行と第２の行とは、複数の行のうち任意の行である。
【００９０】
図３に示す例では、撮像休止期間は、時刻ｔ３から時刻ｔ４の期間、時刻ｔ６から時刻ｔ７の期間、時刻ｔ９から時刻ｔ１０の期間である。１つの撮像動作によりメモリ１９に保持された撮像信号の全てが１つの撮像休止期間に垂直信号線２６に出力される場合、その撮像休止期間が長くなる。つまり、撮像間隔が長くなる。このため、複数の撮像動作の各々においてメモリ１９に保持された撮像信号の少なくとも１つは、複数の撮像動作のいずれか１つが行われる期間、または複数の撮像動作が終了した後の期間に垂直信号線２６に出力される。
【００９１】
図３に示す例では、第１から第４の撮像動作においてメモリ１９に保持された撮像信号の全ては、第４の撮像動作が終了した後の期間に垂直信号線２６に出力される。複数の画素１００の各々は、撮像動作と撮像信号の読み出し動作とを同時に行うこともできる。第１から第４の撮像動作の各々においてメモリ１９に保持された撮像信号の少なくとも１つは、第１から第４の撮像動作のいずれか１つが行われる期間に垂直信号線２６に出力されてもよい。複数の撮像動作の間の撮像休止期間において垂直信号線２６への撮像信号の出力は禁止されてもよい。この場合、複数の撮像動作の各々においてメモリ１９に保持された撮像信号の全ては、複数の撮像動作のいずれか１つが行われる期間、または複数の撮像動作が終了した後の期間に垂直信号線２６に出力される。
【００９２】
複数の画素グループユニット１０１の各々に含まれる２個以上の光電変換素子１０から出力された撮像信号は加算されなくてもよい。例えば、画素接続トランジスタ２４と画素接続トランジスタ２５とが常にオフであってもよい。あるいは、画素接続トランジスタ２４と画素接続トランジスタ２５とが配置されなくてもよい。画素接続トランジスタ２４が配置されない場合、垂直駆動回路６０１は、制御信号Ｓ２４を生成する必要はない。画素接続トランジスタ２５が配置されない場合、水平駆動回路６０２が配置されなくてもよい。撮像信号が加算されない場合、第１から第４の撮像動作において、１個の光電変換素子１０から出力された撮像信号は、１個のＦＤ１２に保持される。図３に示す動作のように撮像信号を加算することにより、撮像信号に含まれるノイズが低減する。つまり、撮像信号のＳ／Ｎが向上する。高いフレームレートを実現するために撮像が高速に行われる場合、光電変換素子１０の蓄積時間が短い。このため、光電変換素子１０に蓄積される電荷の量が少ない。この場合、撮像信号のＳ／Ｎが悪化しやすい。しかし、撮像信号を加算することにより撮像信号のＳ／Ｎが向上するため、固体撮像装置１は撮像を高速に行うことができる。
【００９３】
上記のように、複数の撮像動作の各々においてメモリ１９に保持された撮像信号の少なくとも１つは、複数の撮像動作のいずれか１つが行われる期間、または複数の撮像動作が終了した後の期間に垂直信号線２６に出力される。これにより、複数の撮像動作の間の撮像休止期間が短くなる。つまり、撮像間隔が短くなる。
【００９４】
固体撮像装置１の第２の動作を説明する。光電変換素子１０から出力された撮像信号が加算される場合、画素制御回路６００は、サンプルホールドトランジスタ１８によってメモリ出力回路とメモリ１９とを電気的に接続する。メモリ出力回路とメモリ１９とが電気的に接続された後、画素制御回路６００は、光電変換素子１０から出力された電荷を転送トランジスタ１１によってＦＤ１２に転送する。光電変換素子１０から出力された電荷がＦＤ１２に転送された後、画素制御回路６００は、画素接続トランジスタ２４と画素接続トランジスタ２５とによって２個以上のＦＤ１２を電気的に接続する。
【００９５】
図４は、固体撮像装置１の第２の動作を示している。図４では、各制御信号の波形が示されている。図４における横方向は時間を示し、かつ縦方向は電圧を示している。図４では、撮像動作が４回行われる。したがって、４フレームの撮像信号が取得される。各撮像動作は、複数の画素グループユニット１０１において同時に行われる。図４に示す動作において、図３に示す動作と異なる点を説明する。
【００９６】
時刻ｔ３よりも後の時刻ｔ３ａにおいて、制御信号Ｓ２４と制御信号Ｓ２５とがＬレベルからＨレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオンになる。したがって、各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続される。このため、４個のＦＤ１２に保持された電荷は加算（加算平均）される。このとき、第１の画素における第１の増幅トランジスタ１４は、ＦＤ１２に保持された加算電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。第１の画素における第１の増幅トランジスタ１４から出力された撮像信号は、クランプ容量１６に保持される。第１の画素におけるサンプルホールドトランジスタ１８がオンであるため、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、第１の画素におけるサンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号を第１の画素におけるメモリ１９に転送し、かつメモリ１９は撮像信号を保持する。
【００９７】
その後、制御信号Ｓ２４と制御信号Ｓ２５とがＨレベルからＬレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオフになる。さらに、制御信号Ｓ１８ＡがＨレベルからＬレベルになる。これによって、第１の画素におけるサンプルホールドトランジスタ１８がオフになる。
【００９８】
時刻ｔ６よりも後の時刻ｔ６ａにおいて、制御信号Ｓ２４と制御信号Ｓ２５とがＬレベルからＨレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオンになる。したがって、各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続される。このため、４個のＦＤ１２に保持された電荷は加算（加算平均）される。このとき、第２の画素における第１の増幅トランジスタ１４は、ＦＤ１２に保持された加算電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。第２の画素における第１の増幅トランジスタ１４から出力された撮像信号は、クランプ容量１６に保持される。第２の画素におけるサンプルホールドトランジスタ１８がオンであるため、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、第２の画素におけるサンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号を第２の画素におけるメモリ１９に転送し、かつメモリ１９は撮像信号を保持する。
【００９９】
その後、制御信号Ｓ２４と制御信号Ｓ２５とがＨレベルからＬレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオフになる。さらに、制御信号Ｓ１８ＢがＨレベルからＬレベルになる。これによって、第２の画素におけるサンプルホールドトランジスタ１８がオフになる。
【０１００】
時刻ｔ９よりも後の時刻ｔ９ａにおいて、制御信号Ｓ２４と制御信号Ｓ２５とがＬレベルからＨレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオンになる。したがって、各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続される。このため、４個のＦＤ１２に保持された電荷は加算（加算平均）される。このとき、第３の画素における第１の増幅トランジスタ１４は、ＦＤ１２に保持された加算電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。第３の画素における第１の増幅トランジスタ１４から出力された撮像信号は、クランプ容量１６に保持される。第３の画素におけるサンプルホールドトランジスタ１８がオンであるため、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、第３の画素におけるサンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号を第３の画素におけるメモリ１９に転送し、かつメモリ１９は撮像信号を保持する。
【０１０１】
その後、制御信号Ｓ２４と制御信号Ｓ２５とがＨレベルからＬレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオフになる。さらに、制御信号Ｓ１８ＣがＨレベルからＬレベルになる。これによって、第３の画素におけるサンプルホールドトランジスタ１８がオフになる。
【０１０２】
時刻ｔ１２よりも後の時刻ｔ１２ａにおいて、制御信号Ｓ２４と制御信号Ｓ２５とがＬレベルからＨレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオンになる。したがって、各画素グループユニット１０１に含まれる４個のＦＤ１２が電気的に接続される。このため、４個のＦＤ１２に保持された電荷は加算（加算平均）される。このとき、第４の画素における第１の増幅トランジスタ１４は、ＦＤ１２に保持された加算電荷に基づく電圧を増幅し、かつ増幅された電圧を撮像信号として出力する。第４の画素における第１の増幅トランジスタ１４から出力された撮像信号は、クランプ容量１６に保持される。第４の画素におけるサンプルホールドトランジスタ１８がオンであるため、サンプルホールドトランジスタ１８は、クランプ容量１６の第２端の電圧をサンプリングする。これによって、第４の画素におけるサンプルホールドトランジスタ１８は、第１の増幅トランジスタ１４から出力された撮像信号を第４の画素におけるメモリ１９に転送し、かつメモリ１９は撮像信号を保持する。
【０１０３】
その後、制御信号Ｓ２４と制御信号Ｓ２５とがＨレベルからＬレベルになる。これによって、画素接続トランジスタ２４と画素接続トランジスタ２５とがオフになる。さらに、制御信号Ｓ１８ＤがＨレベルからＬレベルになる。これによって、第４の画素におけるサンプルホールドトランジスタ１８がオフになる。
【０１０４】
上記以外の点については、図４に示す動作は、図３に示す動作と同様である。
【０１０５】
固体撮像装置１の第１の動作において、画素接続トランジスタ２４と画素接続トランジスタ２５との少なくとも１つが常にオンであることにより、２個以上のＦＤ１２が常に電気的に接続されてもよい。画素接続トランジスタ２４と画素接続トランジスタ２５との少なくとも１つが配置されず、かつ２個以上のＦＤ１２が信号線で直接接続されてもよい。この場合、固体撮像装置１は、第１の動作を行うことができる。画素接続トランジスタ２４が配置されない場合、垂直駆動回路６０１は、制御信号Ｓ２４を生成する必要はない。画素接続トランジスタ２５が配置されない場合、水平駆動回路６０２が配置されなくてもよい。
【０１０６】
固体撮像装置１の動作は、図３と図４との各々に示す動作に限らない。
【０１０７】
本発明の各態様の固体撮像装置は、水平駆動回路６０２と信号読み出し回路７００との少なくとも１つに対応する構成を有していなくてもよい。本発明の各態様の固体撮像装置における画素は、リセットトランジスタ１３とクランプトランジスタ２０との少なくとも１つに対応する構成を有していなくてもよい。
【０１０８】
第１の実施形態において、画素制御回路６００は、複数の画素グループユニット１０１において撮像動作が同時に行われ、かつ複数の画素グループユニット１０１の各々において複数の撮像動作が行われるように信号転送回路を制御する。複数の撮像動作の各々において、複数の画素グループユニット１０１の各々に含まれる２個以上の光電変換素子１０の少なくとも１つから出力された撮像信号は、複数の画素グループユニット１０１の各々に含まれる２個以上のメモリ１９の１つに転送される。複数の画素グループユニット１０１の各々に含まれる２個以上のメモリ１９の各々は所定の順番で撮像信号を保持する。複数の撮像動作の各々においてメモリ１９に保持された撮像信号の少なくとも１つは、複数の撮像動作のいずれか１つが行われる期間、または複数の撮像動作が終了した後の期間に垂直信号線２６に出力される。このため、固体撮像装置１は、撮像間隔を短くすることができる。
【０１０９】
固体撮像装置１は、撮像信号を加算することにより、撮像信号のＳ／Ｎを向上させることができる。
【０１１０】
（第２の実施形態）
本発明の第２の実施形態において、図２に示す画素グループユニット１０１が、図５に示す画素グループユニット１０１ａに変更される。
【０１１１】
図５は、画素グループユニット１０１ａの構成を示している。１個の画素グループユニット１０１ａは、４個の画素１００を含む。図５において、代表として１個の画素１００の符号が示されている。１個の画素１００についてのみ、画素１００を構成する要素の符号が示されている。図５に示す構成について、図２に示す構成と異なる点を説明する。
【０１１２】
複数の画素グループユニット１０１ａに含まれる２個以上の画素１００によって、その画素１００を構成する要素の一部が共有される。複数の画素グループユニット１０１ａに含まれる画素１００のうち少なくとも２つは、複数の画素１００の配列における同一の列に配置されている。図５において、列方向に隣接する２個の画素１００によって、ＦＤ１２と、リセットトランジスタ１３と、第１の増幅トランジスタ１４と、第１の電流源１５と、クランプ容量１６とが共有される。つまり、列方向に隣接する２個の画素１００によって、信号転送回路を構成する要素のうち転送トランジスタ１１を除く要素が共有される。また、列方向に隣接する２個の画素１００によって、メモリ出力回路が共有される。図５において、第１の画素と第２の画素とによって上記の要素が共有され、かつ第３の画素と第４の画素とによって上記の要素が共有される。
【０１１３】
画素接続トランジスタ２４は、配置されていない。複数の画素グループユニット１０１ａの各々に含まれる４個のＦＤ１２は、１個の画素接続トランジスタ２５に接続されている。画素接続トランジスタ２５がオンになることにより、４個のＦＤ１２は電気的に接続される。
【０１１４】
上記以外の点については、図５に示す構成は、図２に示す構成と同様である。
【０１１５】
複数の画素グループユニット１０１ａの各々は、複数の画素１００の配列における同一の列に配置された３個以上の画素１００を含んでもよい。列方向に連続する３個以上の画素１００によって、画素１００を構成する要素の一部が共有されてもよい。
【０１１６】
図６は、第２の実施形態における固体撮像装置１の動作を示している。図６では、各制御信号の波形が示されている。図６における横方向は時間を示し、かつ縦方向は電圧を示している。図６では、撮像動作が４回行われる。したがって、４フレームの撮像信号が取得される。各撮像動作は、複数の画素グループユニット１０１ａにおいて同時に行われる。図６に示す動作において、図３に示す動作と異なる点を説明する。
【０１１７】
列方向に隣接する２個の画素１００によってリセットトランジスタ１３が共有されるため、制御信号Ｓ１３Ｂと制御信号Ｓ１３Ｄとは使用されない。画素接続トランジスタ２４が配置されないため、制御信号Ｓ２４は使用されない。
【０１１８】
上記以外の点については、図６に示す動作は、図３に示す動作と同様である。
【０１１９】
図６に示す動作において、制御信号Ｓ２５が、図４に示す制御信号Ｓ２５と同様に制御されてもよい。この場合、制御信号Ｓ１８Ａは、図４に示す制御信号Ｓ１８Ａと同様に制御され、かつ制御信号Ｓ１８Ｂは、図４に示す制御信号Ｓ１８Ｂと同様に制御され、かつ制御信号Ｓ１８Ｃは、図４に示す制御信号Ｓ１８Ｃと同様に制御され、かつ制御信号Ｓ１８Ｄは、図４に示す制御信号Ｓ１８Ｄと同様に制御される。
【０１２０】
第２の実施形態において、第１の実施形態と同様に、固体撮像装置１は、撮像間隔を短くすることができる。
【０１２１】
第２の実施形態において、２個以上の画素１００を構成する要素の一部が共有されることにより、複数の画素１００の面積が小さくなる。
【０１２２】
（第３の実施形態）
第３の実施形態において、図１に示す固体撮像装置１が、図７と図８とに示す固体撮像装置１ｂに変更される。図７と図８とは、固体撮像装置１ｂの構成を示している。図７と図８とに示すように、固体撮像装置１ｂは、複数の画素１００Ｒと、複数の画素１００Ｇと、複数の画素１００Ｂと、画素制御回路６００と、信号読み出し回路７００と、モード制御回路８００とを有する。図７と図８とに示す構成について、図１に示す構成と異なる点を説明する。
【０１２３】
画素１００Ｒと画素１００Ｇと画素１００Ｂとの各々の構成は同一である。各画素の表面にカラーフィルタが配置される。複数の画素１００Ｒは、赤に対応する。赤色光を透過するカラーフィルタが複数の画素１００Ｒの表面に配置される。複数の画素１００Ｒは、赤色光に基づく撮像信号を生成する。複数の画素１００Ｇは、緑に対応する。緑色光を透過するカラーフィルタが複数の画素１００Ｇの表面に配置される。複数の画素１００Ｇは、緑色光に基づく撮像信号を生成する。複数の画素１００Ｂは、青に対応する。青色光を透過するカラーフィルタが複数の画素１００Ｂの表面に配置される。複数の画素１００Ｂは、青色光に基づく撮像信号を生成する。図７と図８とに示す画素配列は、ベイヤー配列である。ベイヤー配列において、基本配列が行方向かつ列方向に規則的かつ周期的に配置される。基本配列は、１個の画素１００Ｒと２個の画素１００Ｇと１個の画素１００Ｂとを含む。
【０１２４】
図７と図８とにおいて、代表として１個の画素１００Ｒと１個の画素１００Ｇと１個の画素１００Ｂとの符号が示されている。図７と図８とにおいて、複数の画素１００Ｒと複数の画素１００Ｇと複数の画素１００Ｂとの一部は省略されている。複数の画素１００Ｒと複数の画素１００Ｇと複数の画素１００Ｂとは、行列状に配置されている。行方向および列方向の画素数は２以上であればよい。複数の画素１００Ｒと複数の画素１００Ｇと複数の画素１００Ｂとの各々は、複数の画素グループユニット１０１ｂのいずれか１つに含まれる。図７と図８とにおいて、代表として１個の画素グループユニット１０１ｂの符号が示されている。複数の画素グループユニット１０１ｂの各々は、２個以上の画素１００Ｒと、２個以上の画素１００Ｇと、２個以上の画素１００Ｂとを含む。複数の画素グループユニット１０１ｂの各々に含まれる画素の数は同一である。複数の画素グループユニット１０１ｂの各々に含まれる画素は、行方向と列方向との少なくとも１つにおいて連続する。図７と図８とに示す画素グループユニット１０１ｂは、１６個の画素を含む。１６個の画素は、４個の画素１００Ｒと、８個の画素１００Ｇと、４個の画素１００Ｂとである。１個の画素グループユニット１０１ｂにおける行方向および列方向の画素数は４である。複数の画素グループユニット１０１ｂが行方向および列方向に規則的かつ周期的に配置される。１個の画素グループユニット１０１ｂに含まれる画素の数は１６でなくてもよい。
【０１２５】
１個の画素グループユニット１０１ｂに含まれる画素の数は、ベイヤー配列の基本配列に含まれる画素の数すなわち４の整数倍である。このため、複数の画素グループユニット１０１ｂの全てにおいて、画素１００Ｒの数は同一であり、画素１００Ｇの数は同一であり、かつ画素１００Ｂの数は同一である。
【０１２６】
画素１００Ｒと画素１００Ｇと画素１００Ｂとの各々の構成は、図２に示す画素１００の構成と同一である。複数の画素グループユニット１０１ｂの各々において、列方向に隣接する２個の画素は画素接続トランジスタ２４に接続され、かつ行方向に隣接する２個の画素は画素接続トランジスタ２５に接続されている。
【０１２７】
モード制御回路８００は、第１のモードと第２のモードとのいずれか１つを画素制御回路６００に設定する。第１のモードは、複数の画素グループユニット１０１ｂに含まれる全ての光電変換素子１０から出力された撮像信号を加算するモードである。第２のモードは、複数の画素グループユニット１０１ｂに含まれる所定の色の光電変換素子１０から出力された撮像信号のみを加算するモードである。画素制御回路６００は、設定されたモードに応じて、複数の画素１００Ｒと複数の画素１００Ｇと複数の画素１００Ｂとを制御する。
【０１２８】
上記以外の点については、図７と図８とに示す構成は、図１に示す構成と同様である。
【０１２９】
第１のモードにおいて、複数の画素グループユニット１０１ｂに含まれる全ての光電変換素子１０から出力された撮像信号が加算される。第１のモードにおいて撮像信号を出力する画素の数は、第２のモードにおいて撮像信号を出力する画素の数よりも多い。第１のモードにおいて、撮像信号における色情報は失われるが、固体撮像装置１ｂは、モノクロ画像を取得することができる。第１のモードにおいて、固体撮像装置１ｂは、第２のモードにおいて取得される画像よりも解像度が高い画像を取得することができる。第１のモードにおいて加算される撮像信号の数は、第２のモードにおいて加算される撮像信号の数よりも多い。このため、第１のモードにおいて、固体撮像装置１ｂは、第２のモードにおいて取得される画像よりもＳ／Ｎが高い画像を取得することができる。例えば、高速な現象の観察において色情報が必要でない場合、固体撮像装置１ｂは第１のモードで駆動される。
【０１３０】
第２のモードにおいて、図８に示す強調された画素の光電変換素子１０から出力された撮像信号が加算される。第２のモードにおいて、１個の画素グループユニット１０１ｂに含まれる画素から１色のみに対応する撮像信号が出力される。複数の画素グループユニット１０１ｂの配列における奇数行に配置された画素グループユニット１０１ｂにおいて、緑に対応する画素１００Ｇまたは赤に対応する画素１００Ｒにおける光電変換素子１０から出力された撮像信号が加算される。複数の画素グループユニット１０１ｂの配列における奇数行に配置された画素グループユニット１０１ｂにおいて、画素１００Ｇまたは画素１００Ｒで生成された撮像信号のみが垂直信号線２６に出力される。複数の画素グループユニット１０１ｂの配列における偶数行に配置された画素グループユニット１０１ｂにおいて、青に対応する画素１００Ｂまたは緑に対応する画素１００Ｇにおける光電変換素子１０から出力された撮像信号が加算される。複数の画素グループユニット１０１ｂの配列における偶数行に配置された画素グループユニット１０１ｂにおいて、画素１００Ｂまたは画素１００Ｇで生成された撮像信号のみが垂直信号線２６に出力される。
【０１３１】
第２のモードにおいて、ベイヤー配列における規則と同様の規則で画素グループユニット１０１ｂが配置されている。複数の画素グループユニット１０１ｂの配列において、基本配列が行方向かつ列方向に規則的かつ周期的に配置される。基本配列は、赤に対応する撮像信号のみを出力する１個の画素グループユニット１０１ｂと、緑に対応する撮像信号のみを出力する２個の画素グループユニット１０１ｂと、青に対応する撮像信号のみを出力する１個の画素グループユニット１０１ｂとを含む。第２のモードにおいて、固体撮像装置１ｂは、カラー画像を取得することができる。
【０１３２】
第１のモードにおいて、撮像動作と撮像信号の読み出し動作とに関する画素グループユニット１０１ｂの制御は、第１の実施形態における画素グループユニット１０１の制御と同様である。第２のモードにおいて、撮像動作と撮像信号の読み出し動作とに関する画素グループユニット１０１ｂの制御は、以下のように変更される。複数の画素グループユニット１０１ｂの各々において、光電変換素子１０から撮像信号が出力されるとき、同じ色に対応する画素における転送トランジスタ１１のみがオンになる。これにより、同じ色に対応する光電変換素子１０から出力された撮像信号のみが加算される。上記以外の点については、第２のモードにおいて、撮像動作と撮像信号の読み出し動作とに関する画素グループユニット１０１ｂの制御は、第１の実施形態における画素グループユニット１０１の制御と同様である。
【０１３３】
上記のように、モード制御回路８００は、第１のモードと第２のモードとのいずれか１つを画素制御回路６００に設定する。第１のモードが設定された場合、複数の撮像動作の各々において、複数の画素グループユニット１０１ｂの各々に含まれる光電変換素子１０の全てから出力された撮像信号を加算した信号が、複数の画素グループユニット１０１ｂの各々に含まれる２個以上のメモリ１９の１つに転送される。第２のモードが設定された場合、複数の画素グループユニット１０１ｂの各々は、第１の色に対応する２個以上の画素と、第２の色に対応する２個以上の画素とを含む。第１の色と第２の色とは異なる。第２のモードが設定された場合、複数の撮像動作の各々において、複数の画素グループユニット１０１ｂの各々に含まれ、かつ同じ色に対応する光電変換素子１０から出力された撮像信号を加算した信号が、複数の画素グループユニット１０１ｂの各々に含まれる２個以上のメモリ１９の１つに転送される。
【０１３４】
上記の第１の色と第２の色との各々は、複数の色のうち任意の１つである。つまり、第１の色と第２の色との各々は、赤と緑と青との任意の１つである。
【０１３５】
第３の実施形態において、第１の実施形態と同様に、固体撮像装置１ｂは、撮像間隔を短くすることができる。
【０１３６】
第３の実施形態において、固体撮像装置１ｂは、モードに応じてモノクロ画像またはカラー画像を取得することができる。
【０１３７】
（第４の実施形態）
第４の実施形態において、図１に示す固体撮像装置１が、図９と図１０とに示す固体撮像装置１ｃに変更される。図９と図１０とは、固体撮像装置１ｃの構成を示している。図９と図１０とに示す構成について、図１に示す構成と異なる点を説明する。
【０１３８】
図９と図１０とにおいて、代表として１個の画素１００の符号が示されている。図９と図１０とにおいて、代表として１個の画素グループユニット１０１の符号が示されている。図９と図１０とにおいて、代表として１個の画素接続トランジスタ２４と１個の画素接続トランジスタ２５との符号が示されている。
【０１３９】
図９と図１０とにおいて、３６個の画素１００が配置されている。行方向および列方向の画素数は６である。画素接続トランジスタ２４は、列方向に隣接する２個の画素１００に接続されている。画素接続トランジスタ２５は、行方向に隣接する２個の画素１００に接続されている。
【０１４０】
１行目の画素１００と２行目の画素１００とに接続された画素接続トランジスタ２４は、垂直駆動回路６０１から出力される制御信号Ｓ２４Ａによって制御される。２行目の画素１００と３行目の画素１００とに接続された画素接続トランジスタ２４は、垂直駆動回路６０１から出力される制御信号Ｓ２４Ｂによって制御される。３行目の画素１００と４行目の画素１００とに接続された画素接続トランジスタ２４は、垂直駆動回路６０１から出力される制御信号Ｓ２４Ｃによって制御される。４行目の画素１００と５行目の画素１００とに接続された画素接続トランジスタ２４は、垂直駆動回路６０１から出力される制御信号Ｓ２４Ｄによって制御される。５行目の画素１００と６行目の画素１００とに接続された画素接続トランジスタ２４は、垂直駆動回路６０１から出力される制御信号Ｓ２４Ｅによって制御される。
【０１４１】
１列目の画素１００と２列目の画素１００とに接続された画素接続トランジスタ２５は、水平駆動回路６０２から出力される制御信号Ｓ２５Ａによって制御される。２列目の画素１００と３列目の画素１００とに接続された画素接続トランジスタ２５は、水平駆動回路６０２から出力される制御信号Ｓ２５Ｂによって制御される。３列目の画素１００と４列目の画素１００とに接続された画素接続トランジスタ２５は、水平駆動回路６０２から出力される制御信号Ｓ２５Ｃによって制御される。４列目の画素１００と５列目の画素１００とに接続された画素接続トランジスタ２５は、水平駆動回路６０２から出力される制御信号Ｓ２５Ｄによって制御される。５列目の画素１００と６列目の画素１００とに接続された画素接続トランジスタ２５は、水平駆動回路６０２から出力される制御信号Ｓ２５Ｅによって制御される。
【０１４２】
画素制御回路６００は、複数の画素グループユニット１０１の各々に含まれる画素１００の数を制御する。具体的には、画素制御回路６００は、上記の各制御信号によって画素接続トランジスタ２４と画素接続トランジスタ２５とを制御する。
【０１４３】
図９において、制御信号Ｓ２４Ａと制御信号Ｓ２４Ｃと制御信号Ｓ２４Ｅとが供給される画素接続トランジスタ２４は、オンである。制御信号Ｓ２４Ｂと制御信号Ｓ２４Ｄとが供給される画素接続トランジスタ２４は、オフである。制御信号Ｓ２５Ａと制御信号Ｓ２５Ｃと制御信号Ｓ２５Ｅとが供給される画素接続トランジスタ２５は、オンである。制御信号Ｓ２５Ｂと制御信号Ｓ２５Ｄとが供給される画素接続トランジスタ２５は、オフである。これによって、４個の画素１００におけるＦＤ１２が電気的に接続され、その４個の画素１００が１個の画素グループユニット１０１に含まれる。
【０１４４】
図１０において、制御信号Ｓ２４Ａと制御信号Ｓ２４Ｂと制御信号Ｓ２４Ｄと制御信号Ｓ２４Ｅとが供給される画素接続トランジスタ２４は、オンである。制御信号Ｓ２４Ｃが供給される画素接続トランジスタ２４は、オフである。制御信号Ｓ２５Ａと制御信号Ｓ２５Ｂと制御信号Ｓ２５Ｄと制御信号Ｓ２５Ｅとが供給される画素接続トランジスタ２５は、オンである。制御信号Ｓ２５Ｃが供給される画素接続トランジスタ２５は、オフである。これによって、９個の画素１００におけるＦＤ１２が電気的に接続され、その９個の画素１００が１個の画素グループユニット１０１に含まれる。
【０１４５】
上記のように、画素制御回路６００は、画素接続トランジスタ２４と画素接続トランジスタ２５とを制御することにより、複数の画素グループユニット１０１の各々に含まれる画素１００の数を制御する。図９において、９個の画素グループユニット１０１が配置される。図１０において、４個の画素グループユニット１０１が配置される。つまり、画素制御回路６００は、複数の画素グループユニット１０１の数を制御する。
【０１４６】
複数の画素グループユニット１０１の各々に含まれる画素１００の数に応じて、撮像回数が変化する。図９に示す画素グループユニット１０１が配置された場合、複数の画素グループユニット１０１の各々は、４個の画素１００を含む。このため、固体撮像装置１ｃは、撮像動作を４回行うことができる。つまり、固体撮像装置１ｃは、４フレームの撮像信号を取得することができる。図１０に示す画素グループユニット１０１が配置された場合、複数の画素グループユニット１０１の各々は、９個の画素１００を含む。このため、固体撮像装置１ｃは、撮像動作を９回行うことができる。つまり、固体撮像装置１ｃは、９フレームの撮像信号を取得することができる。
【０１４７】
複数の画素グループユニット１０１の各々に含まれる画素１００の数に応じて、加算される撮像信号の数が変化する。図９に示す画素グループユニット１０１が配置された場合、複数の画素グループユニット１０１の各々は、４個の画素１００を含む。このため、複数の画素グループユニット１０１の各々において４個の撮像信号が加算される。図１０に示す画素グループユニット１０１が配置された場合、複数の画素グループユニット１０１の各々は、９個の画素１００を含む。このため、複数の画素グループユニット１０１の各々において９個の撮像信号が加算される。加算される撮像信号の数が増えることにより、撮像信号のＳ／Ｎがより向上する。
【０１４８】
第４の実施形態において、第１の実施形態と同様に、固体撮像装置１ｃは、撮像間隔を短くすることができる。
【０１４９】
第４の実施形態において、固体撮像装置１ｃは、取得される撮像信号の数（フレーム数）を制御することができる。
【０１５０】
（第５の実施形態）
図１１は、本発明の第５の実施形態の固体撮像装置１ｄの構成を示している。固体撮像装置１ｄは、第１の基板３０と第２の基板３１とを有する。光電変換素子１０は、第１の基板３０に配置される。メモリ１９は、第２の基板３１に配置される。
【０１５１】
第１の基板３０と第２の基板３１とは、積層されている。第１の基板３０と第２の基板３１とは、２枚の基板の間で電気信号が伝送されるように電気的に接続されている。第１の基板３０は、面３０ａと面３０ｂとを有する。面３０ａと面３０ｂとは、第１の基板３０の主面を構成する。主面は、基板を構成する表面のうち側面よりも表面積が相対的に大きい表面である。第２の基板３１は、面３１ａと面３１ｂとを有する。面３１ａと面３１ｂとは、第２の基板３１の主面を構成する。第１の基板３０の面３０ｂと第２の基板３１の面３１ａとは、対向する。
【０１５２】
固体撮像装置１ｄは、接続部３００をさらに有する。接続部３００は、第１の基板３０と第２の基板３１との間に配置されている。接続部３００は、第１の基板３０および第２の基板３１と電気的に接続されている。
【０１５３】
第１の基板３０の面３０ａに光Ｌが照射される。第１の基板３０に照射された光Ｌは光電変換素子１０に入射する。第１の基板３０に配置されている光電変換素子１０から出力された撮像信号は、接続部３００を介して第２の基板３１に出力される。第２の基板３１に出力された撮像信号は、メモリ１９に保持される。図１１に示す例では、第１の基板３０の主面の面積と第２の基板３１の主面の面積とが異なるが、第１の基板３０の主面の面積と第２の基板３１の主面の面積とが同じであってもよい。
【０１５４】
画素１００を構成する要素の各々は、第１の基板３０と第２の基板３１との１つに配置される。画素１００を構成する要素のうち光電変換素子１０とメモリ１９とを除く要素は、第１の基板３０と第２の基板３１との１つのみに配置されてもよい。画素１００は、第１の基板３０に配置された第１の要素と、第２の基板３１に配置された第２の要素とを有してもよい。画素１００の第１の要素と第２の要素との各々は、光電変換素子１０とメモリ１９とを除く任意の要素である。
【０１５５】
信号転送回路を構成する要素の各々は、第１の基板３０と第２の基板３１との１つに配置される。信号転送回路は、第１の基板３０と第２の基板３１との１つのみに配置されてもよい。信号転送回路は、第１の基板３０に配置された第１の要素と、第２の基板３１に配置された第２の要素とを有してもよい。信号転送回路の第１の要素と第２の要素との各々は、転送トランジスタ１１と、ＦＤ１２と、第１の増幅トランジスタ１４と、第１の電流源１５と、クランプ容量１６と、サンプルホールドトランジスタ１８とのいずれか１つである。
【０１５６】
信号出力回路を構成する要素の各々は、第１の基板３０と第２の基板３１との１つに配置される。信号出力回路は、第１の基板３０と第２の基板３１との１つのみに配置されてもよい。信号出力回路は、第１の基板３０に配置された第１の要素と、第２の基板３１に配置された第２の要素とを有してもよい。信号出力回路の第１の要素と第２の要素との各々は、第２の増幅トランジスタ２１と選択トランジスタ２２とのいずれか１つである。
【０１５７】
メモリ出力回路を構成する要素の各々は、第１の基板３０と第２の基板３１との１つに配置される。メモリ出力回路は、第１の基板３０と第２の基板３１との１つのみに配置されてもよい。メモリ出力回路は、第１の基板３０に配置された第１の要素と、第２の基板３１に配置された第２の要素とを有してもよい。メモリ出力回路の第１の要素と第２の要素との各々は、第１の増幅トランジスタ１４と、第１の電流源１５と、クランプ容量１６とのいずれか１つである。
【０１５８】
画素制御回路６００を構成する要素の各々は、第１の基板３０と第２の基板３１との１つに配置される。画素制御回路６００は、第１の基板３０と第２の基板３１との１つのみに配置されてもよい。画素制御回路６００は、第１の基板３０に配置された第１の要素と、第２の基板３１に配置された第２の要素とを有してもよい。例えば、画素制御回路６００の第１の要素と画素制御回路６００の第２の要素との各々は、垂直駆動回路６０１と水平駆動回路６０２との任意の１つである。画素制御回路６００の第１の要素と第２の要素との各々は、垂直駆動回路６０１の任意の要素または水平駆動回路６０２の任意の要素であってもよい。
【０１５９】
信号読み出し回路７００を構成する要素の各々は、第１の基板３０と第２の基板３１との１つに配置される。信号読み出し回路７００は、第１の基板３０と第２の基板３１との１つのみに配置されてもよい。信号読み出し回路７００は、第１の基板３０に配置された第１の要素と、第２の基板３１に配置された第２の要素とを有してもよい。
【０１６０】
モード制御回路８００を構成する要素の各々は、第１の基板３０と第２の基板３１との１つに配置される。モード制御回路８００は、第１の基板３０と第２の基板３１との１つのみに配置されてもよい。モード制御回路８００は、第１の基板３０に配置された第１の要素と、第２の基板３１に配置された第２の要素とを有してもよい。
【０１６１】
画素接続トランジスタ２４と画素接続トランジスタ２５とは、第１の基板３０と第２の基板３１との少なくとも１つに配置される。
【０１６２】
図１２は、画素グループユニット１０１の構成を示している。図１２に示す構成は、図２に示す構成と同一である。このため、図１２に示す構成の説明を省略する。
【０１６３】
図１２において、第１の基板３０と第２の基板３１との境界が線Ｄ１によって模式的に示されている。図１２において、第１の増幅トランジスタ１４と第１の電流源１５との間に第１の基板３０と第２の基板３１との境界がある。つまり、撮像信号の伝送経路において、第１の増幅トランジスタ１４と第１の電流源１５との間に接続部３００が配置されている。光電変換素子１０と転送トランジスタ１１とフローティングディフュージョン１２とリセットトランジスタ１３と第１の増幅トランジスタ１４とは、第１の基板３０に配置されている。第１の電流源１５とクランプ容量１６とサンプルホールドトランジスタ１８とメモリ１９とクランプトランジスタ２０と第２の増幅トランジスタ２１と選択トランジスタ２２とは、第２の基板３１に配置されている。第２の電流源２３と垂直信号線２６とは、第２の基板３１に配置されている。画素接続トランジスタ２４と画素接続トランジスタ２５とは、第１の基板３０に配置されている。
【０１６４】
第１の基板３０と第２の基板３１とに配置される要素は、上記の例に限らない。
【０１６５】
第５の実施形態において、第１の実施形態と同様に、固体撮像装置１ｄは、撮像間隔を短くすることができる。
【０１６６】
第５の実施形態において、光電変換素子１０とメモリ１９とが異なる基板に配置される。このため、光電変換素子１０が占める面積をより大きくすることができる。第２の基板３１に入射する光は、第１の基板３０によって遮られる。このため、メモリ１９に光が入射しにくい。したがって、メモリ１９に保持される撮像信号のＳ／Ｎが向上する。
【０１６７】
（第６の実施形態）
図１３は、本発明の第６の実施形態の撮像装置７の構成を示している。撮像装置７は、撮像機能を有する電子機器であればよい。例えば、撮像装置７は、デジタルカメラと、デジタルビデオカメラと、監視カメラと、内視鏡と、顕微鏡とのいずれか１つである。図１３に示すように、撮像装置７は、固体撮像装置１と、レンズユニット部２と、画像信号処理装置３と、記録装置４と、カメラ制御装置５と、表示装置６とを有する。
【０１６８】
固体撮像装置１は、第１の実施形態の固体撮像装置１である。レンズユニット部２は、ズームレンズとフォーカスレンズとを有する。レンズユニット部２は、被写体からの光に基づく被写体像を固体撮像装置１の受光面に形成する。レンズユニット部２を介して取り込まれた光は固体撮像装置１の受光面に結像される。固体撮像装置１は、受光面に結像された被写体像を撮像信号に変換し、その撮像信号を出力する。
【０１６９】
画像信号処理装置３は、固体撮像装置１から出力された撮像信号に対して、予め定められた処理を行う。画像信号処理装置３によって行われる処理は、画像データへの変換、画像データの各種の補正、および画像データの圧縮などである。
【０１７０】
記録装置４は、画像データの記録または読み出しを行うための半導体メモリなどを有する。記録装置４は、撮像装置７に対して着脱可能である。表示装置６は、画像信号処理装置３によって処理された画像データ、または記録装置４から読み出された画像データに基づく画像を表示する。
【０１７１】
カメラ制御装置５は、撮像装置７全体の制御を行う。カメラ制御装置５の動作は、撮像装置７に内蔵されたＲＯＭに格納されているプログラムに規定されている。カメラ制御装置５は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。
【０１７２】
固体撮像装置１は、第２から第５の実施形態のいずれか１つの固体撮像装置であってもよい。
【０１７３】
上記のように、撮像装置７は、固体撮像装置１を有する。本発明の各態様の撮像装置は、レンズユニット部２と、画像信号処理装置３と、記録装置４と、カメラ制御装置５と、表示装置６との少なくとも１つに対応する構成を有していなくてもよい。
【０１７４】
第６の実施形態において、第１の実施形態と同様に、固体撮像装置１は、撮像間隔を短くすることができる。このため、固体撮像装置１が適用された撮像装置７は、撮像間隔を短くすることができる。
【０１７５】
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【産業上の利用可能性】
【０１７６】
本発明の各実施形態によれば、固体撮像装置および撮像装置は、撮像間隔を短くすることができる。
【符号の説明】
【０１７７】
１，１ｂ，１ｃ，１ｄ  固体撮像装置
２  レンズユニット部
３  画像信号処理装置
４  記録装置
５  カメラ制御装置
６  表示装置
７  撮像装置
１０  光電変換素子
１１  転送トランジスタ
１２  フローティングディフュージョン（ＦＤ）
１３  リセットトランジスタ
１４  第１の増幅トランジスタ
１５  第１の電流源
１６  クランプ容量
１８  サンプルホールドトランジスタ
１９  メモリ
２０  クランプトランジスタ
２１  第２の増幅トランジスタ
２２  選択トランジスタ
２３  第２の電流源
２４，２５  画素接続トランジスタ
３０  第１の基板
３１  第２の基板
１００，１００Ｒ，１００Ｇ，１００Ｂ  画素
１０１，１０１ａ，１０１ｂ  画素グループユニット
３００  接続部
６００  画素制御回路
６０１  垂直駆動回路
６０２  水平駆動回路
７００  信号読み出し回路
８００  モード制御回路
【図１】
2017085848.tif 000003
【図２】
2017085848.tif 000004
【図３】
2017085848.tif 000005
【図４】
2017085848.tif 000006
【図５】
2017085848.tif 000007
【図６】
2017085848.tif 000008
【図７】
2017085848.tif 000009
【図８】
2017085848.tif 000010
【図９】
2017085848.tif 000011
【図１０】
2017085848.tif 000012
【図１１】
2017085848.tif 000013
【図１２】
2017085848.tif 000014
【図１３】
2017085848.tif 000015
【国際調査報告】
2017085848.tif 000016
2017085848.tif 000017
2017085848.tif 000018
2017085848.tif 000019