(57)【要約】インバータ出力回路に接続されて使用されるシステムインパッケージであって、インバータ出力回路のスイッチング動作を制御するゲート駆動信号を端子電極に出力する複数のゲートドライバ回路を含むアナログ回路チップと、モータ制御プログラムが格納されるメモリを有するコンピュータチップとを有する。インバータ出力回路におけるハイサイドトランジスタとハイサイドトランジスタとの間の接続ノードの電位によらず、ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲を、ローサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲と同じ範囲に設定する第１モードと、インバータ出力回路の接続ノードの電位に応じてハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲を変化させる第２モードとを切り替えることができる。【選択図】図２
2017086054.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続されたハイサイドトランジスタおよびローサイドトランジスタの複数の組を含み、各組における前記ハイサイドトランジスタと前記ローサイドトランジスタトランジスタとの間の接続ノードから複数の相のモータ駆動電圧を生成するインバータ出力回路に接続されて使用されるシステムインパッケージであって、
複数の端子電極を有する支持体と、
前記複数の端子電極に含まれる第１端子電極群に電気的に接続されたアナログ回路チップであって、前記ハイサイドトランジスタおよび前記ローサイドトランジスタのそれぞれのスイッチング動作を制御するゲート駆動信号を前記第１端子電極群のいずれかの端子電極に出力する複数のゲートドライバ回路を含む、アナログ回路チップと、
前記複数の端子電極に含まれる第２端子電極群および前記アナログ回路チップに電気的に接続されたコンピュータチップであって、モータ制御プログラムが格納されるメモリを有するコンピュータチップと、
を有しており、
前記インバータ出力回路の前記接続ノードの電位によらず、前記ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲を、前記ローサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲と同じ範囲に設定する第１モードと、
前記インバータ出力回路の前記接続ノードの電位に応じて、前記ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲を変化させる第２モードと、
を切り替えることができる、システムインパッケージ。
【請求項２】
前記第１モードと前記第２モードとを切り替えるスイッチ回路を備えている、請求項１に記載のシステムインパッケージ。
【請求項３】
前記アナログ回路チップにおける前記複数のゲートドライバ回路は、
前記ハイサイドトランジスタのゲートに接続されるハイサイドゲートドライバと、前記ローサイドトランジスタのゲートに接続されるローサイドゲートドライバとを含み、
前記アナログ回路チップは、
前記第１モードにおいて前記ハイサイドゲートドライバに接続される第１電源と、
前記第２モードにおいて前記ハイサイドゲートドライバに接続される第２電源と、
を有し、
前記スイッチ回路によって前記第１および第２電源から選択された一方が前記ハイサイドゲートドライバに接続されている、請求項２に記載のシステムインパッケージ。
【請求項４】
前記第２電源は、チャージポンプ回路の少なくとも一部、またはブートストラップ回路の少なくとも一部を含む、請求項３に記載のシステムインパッケージ。
【請求項５】
前記複数の端子電極のいずれかに接続され、外部からモータ制御プログラムを受け取り、前記モータ制御プログラムを前記メモリに格納する通信回路を備えている、請求項１から４のいずれかに記載のシステムインパッケージ。
【請求項６】
直列に接続されたハイサイドトランジスタおよびローサイドトランジスタの複数の組を含み、各組における前記ハイサイドトランジスタと前記ローサイドトランジスタトランジスタとの間の接続ノードから複数の相のモータ駆動電圧を生成するインバータ出力回路と、
前記ハイサイドトランジスタおよび前記ローサイドトランジスタのそれぞれのスイッチング動作を制御するゲート駆動信号を出力するシステムインパッケージと、
を備え、
前記システムインパッケージは、請求項１から５のいずれかに記載のシステムインパッケージである、モータ駆動回路装置。
【請求項７】
前記ハイサイドトランジスタのスイッチング動作を制御する前記ゲート駆動信号の電位変化範囲は、前記インバータ出力回路の前記接続ノードの電位によらず、前記ローサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲と同じ範囲に設定されており、
前記インバータ出力回路は、制御信号に応答して、前記ハイサイドトランジスタおよび前記ローサイドトランジスタのそれぞれのスイッチング動作を制御する信号を生成して前記ハイサイドトランジスタおよび前記ローサイドトランジスタのそれぞれに入力するプリドライバ回路を含んでおり、
前記システムインパッケージが備える前記アナログ回路チップの前記ゲートドライバ回路から出力された前記ゲート駆動信号を受け取り、降圧して前記制御信号に変換し、前記プリドライバ回路に入力する回路をさらに備えている、請求項６に記載のモータ駆動回路装置。
【請求項８】
請求項６または７に記載のモータ駆動回路装置と、
前記モータ駆動回路装置に接続されたモータと、
を備えるモータモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、モータ駆動回路に好適に用いられ得るシステムインパッケージ、および当該システムインパッケージを備えるモータ駆動回路装置に関する。また、本願は、モータとモータ駆動回路装置とを備えるモータモジュールにも関する。
【背景技術】
【０００２】
ブラシレスＤＣモータおよび交流同期モータなどのモータは、３相電流によって駆動される。３相電流の波形を正確に制御するため、ベクトル制御などの複雑な制御技術が用いられる。このような制御技術では、高度な数学的演算が必要であり、マイクロコントローラ（マイコン）などのデジタル演算回路が用いられる。ベクトル制御技術は、モータの負荷変動が大きな用途、たとえば、洗濯機、電動アシスト自転車、電動スクータ、電動パワーステアリング、電気自動車、産業機器などの分野で活用されている。一方、出力が相対的に小さなモータでは、他のモータ制御方式が採用されている。【０００３】
従来、モータの制御回路は、モータに合わせて、マイコン、ゲートドライバ回路、オペアンプ、ＤＣ−ＤＣコンバータなどの各種回路部品を適宜組み合わせることによって作製されてきた。【０００４】
特許文献１は、インバータを制御する周辺回路として、ゲート信号生成回路とゲートドライバ回路とを１個の半導体集積回路チップ（１個の半導体基板）上に集積することを開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】日本特開２０１０−１８７４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
モータの種類および大きさに応じて、制御用マイコン、ゲートドライバ回路、オペアンプ、ＤＣ−ＤＣコンバータなどの部品を適宜選定し、個別に評価したうえでこれらの部品を１つの回路基板上に実装する必要があった。このため、モータの用途が拡大するにつれ、必要な電子部品の種類が多くなり、モータ駆動回路装置の開発および製造のコストが増加するという課題がある。特許文献１に開示されている半導体集積回路チップを用いても、状況に大きな違いはない。【０００７】
本開示におけるシステムインパッケージおよびモータ駆動回路装置の実施形態は、このような課題を解決することができる。
【課題を解決するための手段】
【０００８】
本開示の例示的なシステムインパッケージは、直列に接続されたハイサイドトランジスタおよびローサイドトランジスタの複数の組を含み、各組における前記ハイサイドトランジスタと前記ローサイドトランジスタトランジスタとの間の接続ノードから複数の相のモータ駆動電圧を生成するインバータ出力回路に接続されて使用される。このシステムインパッケージは、実施形態において、複数の端子電極を有する支持体と、前記複数の端子電極に含まれる第１端子電極群に電気的に接続されたアナログ回路チップであって、前記ハイサイドトランジスタおよび前記ローサイドトランジスタのそれぞれのスイッチング動作を制御するゲート駆動信号を前記第１端子電極群のいずれかの端子電極に出力する複数のゲートドライバ回路を含む、アナログ回路チップと、前記複数の端子電極に含まれる第２端子電極群および前記アナログ回路チップに電気的に接続されたコンピュータチップであって、モータ制御プログラムが格納されるメモリを有するコンピュータチップと、を有している。前記インバータ出力回路の前記接続ノードの電位によらず、前記ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲を、前記ローサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲と同じ範囲に設定する第１モードと、前記インバータ出力回路の前記接続ノードの電位に応じて、前記ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲を変化させる第２モードとを切り替えることができる。
【発明の効果】
【０００９】
本開示のシステムインパッケージの実施形態によれば、メモリに格納されるプログラムを変更することにより、１つのシステムインパッケージで多様なモータ制御を実現することができる。また、異なる２つのモードを切り替えて動作することができるため、必要ならば、アナログ回路チップが有するゲートドライバ回路ではなく、モータの出力に応じて選択された、より耐圧の高い他のゲートドライバ回路をシステムインパッケージとモータとの間に接続して動作させることも可能である。本開示によれば、１つのシステムインパッケージで汎用性に富んだ利用が可能になるため、量産規模の拡大による製造コストの低下が実現する。
【図面の簡単な説明】
【００１０】
【図１】図１は、従来のモータ回路の一構成例を示す図である。
【図２】図２は、本開示におけるシステムインパッケージ（ＳｉＰ）の限定的ではない例示的な実施形態の構成例を示す図である。従来のモータ回路の一構成例を示す図である。
【図３】図３は、インバータ出力回路３００の構成例を示す図である。
【図４Ａ】図４Ａは、本実施形態におけるＳｉＰ１００の上面を斜めから見た斜視図である。
【図４Ｂ】図４Ｂは、本実施形態におけるＳｉＰ１００の下面を斜めから見た斜視図である。
【図５】図５は、本開示の実施形態におけるＳｉＰ１００のより具体的な構成例を示す図である。
【図６】図６は、本開示の実施形態におけるＳｉＰ１００がインバータ出力回路３００の各パワートランジスタを直接に駆動するように接続されて使用され得ることを示す図である。
【図７】図７は、インバータ出力回路３００におけるＵ相の出力部３１と、ゲートドライバ回路４１とを抽出して記載した図である。
【図８】図８は、図７のゲートドライバ回路４１の詳細を記載した回路図である。
【図９】図９は、ハイサイドゲート電源４５Ａおよびローサイドゲート電源４５Ｂの構成例を示す等価回路図である。
【図１０】図１０は、ハイサイドゲート電源４５Ａおよびローサイドゲート電源４５Ｂの他の構成例を示す等価回路図である。
【図１１】図１１は、インバータ出力回路３００のゲートを駆動するために、ＳｉＰ１００が内蔵するゲートドライバ回路４１、４２、４３とは別のゲートドライバ回路を用いる例のモータ駆動回路装置４００を示す図である。
【図１２】図１２は、本実施形態のＳｉＰ１００が、異なるインバータ出力回路を含むパワーモジュール３００Ａ、３００Ｂのいずれに接続しても使用され得ることを模式的に示す図である。
【図１３】図１３は、ゲートドライバ回路を内蔵してないパワーモジュール３００に、外付けのゲートドライバ回路を介してＳｉＰ１００を接続する例を示す図である。
【発明を実施するための形態】
【００１１】
図１は、従来のモータ回路の一構成例を示す。簡単のため、図１では、電源、チップ抵抗、チップコンデンサなどの電子部品の記載は省略し、主要な電子部品を模試的に記載している。従来、使用されるモータの種類および用途に応じて、利用可能な多数の電子部品から適切な部品を選択し、モータ回路を設計する必要がある。図１に例示されている電子部品は、制御マイコン２０、モータドライブＩＣ２２、オペアンプ２４、ＤＣ−ＤＣコンバータ２６、ホールＩＣなどのセンサ２８、パワートランジスタユニット３０である。パワートランジスタユニット３０は、典型的には、インバータ出力回路を実現するスイッチング素子のブリッジ回路である。ブリッジ回路を構成するスイッチング素子は、たとえばＭＯＳ型電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：  ＭＯＳＦＥＴ）、または絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：  ＩＧＢＴ）である。
【００１２】
近年、パワートランジスタユニット３０とゲートドライブ回路とを１つの筐体に実装したインテリジェントパワーモジュール（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ：  ＩＰＭ）が用いられる場合がある。
【００１３】
このように、使用される電子部品が多く、また、同じ種類の電子部品であっても、使用する電圧・電流の大きさ、およびその他の特性に応じて、多様な製品が存在する。これらの電子部品を適宜組み合わせて構成されるモータ駆動回路装置は、回転方向指令および速度指令を含む外部指令を受け取り、これらの外部指令に適合したモータ駆動電圧を出力する。このような外部指令は、より上位のホストコンピュータなどから発せられる。
【００１４】
本開示におけるシステムインパッケージ（以下、「ＳｉＰ」と略記する）は、モータを駆動するインバータ出力回路に接続されて使用される半導体集積回路素子のパッケージ部品である。一般に、ＳｉＰとは、複数の半導体集積回路チップが１つのパッケージ内に搭載され、樹脂（プラスティック）で封止された電子部品である。
【００１５】
本開示におけるＳｉＰは、モータ制御プログラムが格納されるメモリを有するコンピュータチップと、アナログ回路チップとを備えており、これらのチップが同一パッケージ内に実装されている。本明細書において、コンピュータチップとは、デジタル信号処理を実行する半導体集積回路が半導体基板に形成されたモノリシック電子素子を意味する。アナログ回路チップとは、アナログ回路が半導体基板に形成されたモノリシック電子素子を意味する。本開示におけるＳｉＰ内のアナログ回路チップは、インバータ出力回路のスイッチング素子（トランジスタ）を直接または間接的に駆動する信号を生成する。このＳｉＰによれば、コンピュータチップのメモリ内に記憶されているプログラムおよび外部定数の設定を変更することにより、異なる種類の多様なモータの制御に対応することができる。したがって、本開示の実施形態によれば、全体として必要な電子部品の種類および開発工程数を減少することができ、多様なニーズに対応した各種のモータ駆動回路装置を低い製造コストで提供することが可能になる。
【００１６】
メモリ内に格納されるプログラムは、ベクトル制御に限定されず、Ｏｐｅｎ−Ｌｏｏｐ、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）駆動、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）速度制御、正弦波駆動、センサレス駆動、ステップ駆動などの、任意のモータ制御プログラムであり得る。
【００１７】
将来、制御ソフトがさらに複雑化し、コンピュータチップ内のメモリ回路だけではメモリ容量が不足してきたならば、ＳｉＰ内にメモリチップを実装した品種を用意してもよい。
【００１８】
（実施形態）
以下、適宜図面を参照しながら、本開示の実施形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。たとえば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１９】
図２は、本開示におけるシステムインパッケージ（ＳｉＰ）の限定的ではない例示的な実施形態の構成例を示す図である。図２には、ＳｉＰ１００とともにモータ駆動回路装置４００を構成するインバータ出力回路（インバータ主回路）３００と、モータ駆動回路装置４００に接続されているモータ２００とが模式的に示されている。本明細書では、モータ駆動回路装置とモータとを備えるシステムを、全体として、モータモジュールと呼ぶことにする。
【００２０】
図示されているＳｉＰ１００は、アナログ回路チップ４０とコンピュータチップ６０とを備えている。ＳｉＰ１００は、モータ２００を駆動するインバータ出力回路３００に接続されて使用される。後述するように、ＳｉＰ１００とインバータ出力回路３００との間に他の回路素子または回路が接続されてもよい。
【００２１】
本実施形態におけるモータ２００は、３相の交流電流が流れる複数のコイルを有している。モータ２００は、典型的には、永久磁石型の同期モータであるが、他の種類のモータであってもよい。本開示の実施形態において、使用され得るモータ２００の種類、構造、およびサイズは特に限定されない。インバータ出力回路３００は、モータ２００に応じて選択される公知の構成を有していればよい。本開示の実施形態におけるモータモジュールは、図示されていない他の回路要素を備えていてもよい。ＳｉＰ１００、インバータ出力回路３００および他の回路（不図示）は、たとえばプリント基板などの基板に実装されて使用される。
【００２２】
図３は、インバータ出力回路３００の構成例を示しているこのインバータ出力回路３００は、３個の出力部３１、３２、３３を備えており、Ｕ相、Ｖ相、およびＷ相から構成される３相のモータ駆動電圧を出力する。インバータ出力回路３００は、インバータの主回路、パワーデバイス部、またはブリッジ回路と呼ばれることもある。より詳細に説明すると、Ｕ相のモータ駆動電圧は、出力部３１において直列に接続されたハイサイドトランジスタＨＴUおよびローサイドトランジスタＬＴUの接続ノードＮUから出力される。Ｖ相のモータ駆動電圧は、出力部３２において直列に接続されたハイサイドトランジスタＨＴVおよびローサイドトランジスタＬＴVの接続ノードＮVから出力される。Ｗ相のモータ駆動電圧は、出力部３３において直列に接続されたハイサイドトランジスタＨＴWおよびローサイドトランジスタＬＴWの接続ノードＮWから出力される。これらのトランジスタ（三端子スイッチング素子）は、いずれも、高耐圧のパワートランジスタである。図示されている本実施形態におけるパワートランジスタは、還流ダイオードが接続されたＭＯＳＦＥＴである。還流ダイオードはＭＯＳＦＥＴが内蔵する寄生ダイオードであってもよい。ＭＯＳＦＥＴの代わりに、ＩＧＢＴを用いてもよい。
【００２３】
ハイサイドトランジスタＨＴU、ＨＴV、ＨＴWの各ドレインには、電源電圧ＶSが与えられている。一方、ローサイドトランジスタＬＴU、ＬＴV、ＬＴWのソースは接地されている。ハイサイドトランジスタＨＴU、ＨＴV、ＨＴWのソースは、それぞれ、ノードＮU、ＮV、ＮWを介してローサイドトランジスタＬＴU、ＬＴV、ＬＴWのドレインに接続されている。本明細書に開示している例では、いずれのパワートランジスタもＮ型トランジスタによって構成されているが、Ｎ型トランジスタとＰ型トランジスタとを組み合わせても良い。
【００２４】
インバータ出力回路３００のスイッチング動作を制御するゲート駆動信号に応答して、各パワートランジスタの導通・非導通状態が変化する。その結果、Ｕ、Ｖ、Ｗの３相のモータ駆動電圧は、それぞれ、異なる位相で電源電圧ＶSと接地電圧（０ボルト）との間をスイングする。たとえばＵ相の出力部において、ハイサイドトランジスタＨＴUがターンオンし、ローサイドトランジスタＬＴUがターンオフしているとき、ノードＮUの電位は、近似的に電源電圧ＶSの大きさを示す。ハイサイドトランジスタＨＴUがターンオフし、ローサイドトランジスタＬＴUがターンオンしているとき、ノードＮUの電位は、近似的に接地レベル（０ボルト）の大きさを示す。Ｖ相およびＷ相の出力部でも同様である。ハイサイドトランジスタＨＴU、ＨＴV、ＨＴWおよびローサイドトランジスタＬＴU、ＬＴV、ＬＴWの各ゲート端子に適切な波形のゲート駆動信号を供給することにより、適切な波形を持つ３相の正弦波電流をモータ２００に供給してモータ２００を制御することが可能になる。
【００２５】
インバータ出力回路３００に供給される電源電圧ＶSは、モータ駆動に必要な電流がモータを流れるレベルに設定される。このため、電源電圧ＶSの大きさは、モータの種類および用途に応じて大きく異なる。インバータ出力回路３００を構成するトランジスタの耐圧は、この電源電圧ＶSの大きさに応じて設定される。たとえばハイサイドトランジスタＨＴUがターンオンし、ローサイドトランジスタＬＴUがターンオフしているとき、ローサイドトランジスタＬＴUのソース−ドレイン間には、電源電圧ＶSに近い大きさの電圧が印加される。このため、電源電圧ＶSよりも十分に高い耐圧を持つパワートランジスタを用いてインバータ出力回路３００を構成する必要がある。パワートランジスタの耐圧が低いと、パワートランジスタのリーク電流が増大してモータ駆動電圧の波形が異常になったり、トランジスタが破壊したりする。
【００２６】
ハイサイドトランジスタＨＴU、ＨＴV、ＨＴWおよびローサイドトランジスタＬＴU、ＬＴV、ＬＴWのスイッチング動作を制御するため、ゲートドライバ回路が使用される。ゲートドライバ回路は、後述するように、ＳｉＰ１００内のアナログ回路チップ４０上に集積されている。
【００２７】
再び図２を参照する。図２に示される例におけるコンピュータチップ６０は、モータ制御プログラムが格納されるメモリ１０と、外部からモータ制御プログラムを電気信号として受け取る通信インターフェース１２とを有している。通信インターフェース１２は、コンピュータチップ６０の外部に設けられていてもよい。通信インターフェース１２を介して、モータ制御プログラムの書き換えを行うことが可能である。製品用途に応じてさまざまなモータ制御のソフトウエアプログラムがメモリ１０に書き込まれ得る。アナログ回路チップ４０は、インバータ出力回路３００が有するトランジスタを直接または間接的に駆動する信号を生成する。アナログ回路チップ４０の構成例は、後述する。
【００２８】
ＳｉＰ１００は、アナログ回路チップ４０およびコンピュータチップ６０を搭載する支持体１２０を有している。支持体１２０の例は、セラミック基板または金属ベース基板であり得る。支持体１２０は、複数の端子電極１１０を有している。アナログ回路チップ４０およびコンピュータチップ６０は、支持体１２０に固定され、ＳｉＰ１００の内部で所定の端子電極１１０に接続されている。端子電極１１０と各チップ４０、６０との間の電気的接続、およびアナログ回路チップ４０およびコンピュータチップ６０との間の電気接続は、ＳｉＰ１００内部のたとえば金属ワイヤなどの相互接続線によって行われている。実施形態において、相互接続線およびチップ４０、６０は、支持体１２０とともに、プラスティックによって全体がモールドされ得る。図４Ａは、本実施形態におけるＳｉＰ１００の上面を斜めから見た斜視図であり、図４Ｂは、本実施形態におけるＳｉＰ１００の下面を斜めから見た斜視図である。
【００２９】
本明細書において、便宜上、複数の端子電極１１０のうち、アナログ回路チップ４０が接続される端子を「第１端子電極群１１０Ａ」と称する。同様に、複数の端子電極１１０のうち、コンピュータチップ６０が接続される端子を「第２端子電極群１１０Ｂ」と称する（図２参照）。
【００３０】
パッケージおよび端子の構成は、図示されている例に限定されない。たとえばＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）型、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏ−Ｌｅａｄ  ｐａｃｋａｇｅ）型、およびＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型などのさまざまな形態が採用され得る。
【００３１】
次に図５を参照する。図５は、本開示の実施形態におけるＳｉＰ１００のより具体的な構成例を示す図である。図５では、簡単のため、ＳｉＰ１００内における配線（ワイヤボンディング）の記載は省略している。
【００３２】
図５に示される例において、アナログ回路チップ４０は、ゲートドライバ回路４１、４２、４３、ゲートドライブ制御ロジック回路４４、ハイサイドゲート電源４５、電圧レギュレータ４６、ＤＣ−ＤＣコンバータ４７、ホールロジック回路４８などの回路を含んでいる。アナログ回路チップ４０は、不図示のＡＤコンバータ、ＤＡコンバータ、コンパレータ、およびオペアンプなどのアナログ回路を含んでいても良い。また、アナログ回路チップ４０は、アナログ回路のみならず、ゲートドライブ制御ロジック回路４４などのデジタル回路を含んでいても良い。これらの回路が１個のチップに集積されることにより、モータ駆動回路装置の専有面積を縮小することができる。一方、コンピュータチップ６０は、たとえば汎用的な制御マイコン（マイクロコントローラ）であり得る。
【００３３】
図５の例では、アナログ回路チップ４０とコンピュータチップ６０とが支持体１２０上に並列的に配置されているが、アナログ回路チップ４０とコンピュータチップ６０とは、一方が他方の上に配置されていても良い。スタック型のマルチチップ構成を採用することにより、ＳｉＰ１００の専有面積を増加させることなく、実装するチップの個数を２個またはそれ以上に増やすことができる。
【００３４】
図５では、コンピュータチップ６０として、中央演算処理ユニット（ＣＰＵ）を有する汎用的な３２ビット制御用マイコンが例示されている。このようなマイコンは、その内部の温度、電圧、電流検出を行い、異常を検知したときには動作停止などを行う保護回路を有している。このような保護回路を備えるコンピュータチップ６０とアナログ回路チップ４０とが同一パッケージ内に搭載されることにより、アナログ回路チップ４０の異常動作をも検出することでき、信頼性の向上が見込める。コンピュータチップ６０は、外部からの指令に基づいて、たとえばベクトル制御に必要な各種の演算を行い、モータ制御に必要な信号を生成してアナログ回路チップ４０に与える。
【００３５】
図６を参照して、ゲートドライバ回路４１、４２、４３の構成例を説明する。図６に示される例のモータ駆動回路装置４００では、ＳｉＰ１００がインバータ出力回路３００におけるパワートランジスタを直接駆動する。このとき、アナログ回路チップ４０内のゲートドライバ回路４１、４２、４３は、それぞれ、ゲートドライブ制御ロジック回路４４が出力する信号に応じて、ゲート駆動信号を生成して出力する。３組のゲートドライバ回路４１、４２、４３は、それぞれ、インバータ出力回路３００のＵ相、Ｖ相、Ｗ相の出力部３１、３２、３３に対応している。
【００３６】
Ｕ相のためのゲートドライバ回路４１は、ハイサイドトランジスタＨＴUのゲートに与えられるゲート駆動信号を出力するゲートドライバＨＧUと、ローサイドトランジスタＬＴUのゲートに与えられるゲート駆動信号を出力するゲートドライバＬＧUとを有している。Ｖ相のためのゲートドライバ回路４２は、ハイサイドトランジスタＨＴVのゲートに与えられるゲート駆動信号を出力するゲートドライバＨＧVと、ローサイドトランジスタＬＴVのゲートに与えられるゲート駆動信号を出力するゲートドライバＬＧVとを有している。Ｗ相のためのゲートドライバ回路４３は、ハイサイドトランジスタＨＴWのゲートに与えられるゲート駆動信号を出力するゲートドライバＨＧWと、ローサイドトランジスタＬＴWのゲートに与えられるゲート駆動信号を出力するゲートドライバＬＧWとを有している。以下、本明細書では、ゲートドライバＨＧU、ＨＧV、ＨＧWを「ハイサイドゲートドライバ」と称し、ゲートドライバＬＧU、ＬＧV、ＬＧWを「ローサイドゲートドライバ」と称する場合がある。
【００３７】
ゲートドライバ回路４１、４２、４３の内部構成例については、後述する。ゲートドライバ回路４１、４２、４３の出力は、ゲートドライブ制御ロジック回路４４からゲートドライバ回路４１、４２、４３に与えられる信号に基づいて変化する。
【００３８】
再び図５を参照する。
【００３９】
ハイサイドゲート電源４５は、ゲートドライバ回路４１、４２、４３が第１モードおよび第２モードのそれぞれにおいて適切なレベルのゲート駆動信号を出力するために必要な電源電圧をゲートドライバ回路４１、４２、４３に与える。電圧レギュレータ４６は、外部の電源を受け取り、たとえば１２ボルトの電源電圧を生成する。ＤＣ−ＤＣコンバータ４７は、電源電圧ＶSから得た１２ボルトの直流電圧を、たとえば５ボルトまたは３．３ボルトに降圧する。このようにして降圧された電圧は、本実施形態において、アナログ回路チップ４０内の低電圧で動作する回路部分、およびコンピュータチップ６０に供給される。ホールロジック回路４８は、オペアンプを使用して増幅した３相分（Ｕ、Ｖ、Ｗ）の波形を合成してコンピュータチップ６０へ渡す。なお、ゲートドライブ制御ロジック回路４４は、コンピュータチップ６０が出力する制御信号に基づいて動作し、ゲートドライバ回路４１、４２、４３を制御する。
【００４０】
次に、図７および図８を参照して、ゲート駆動信号の生成についてより詳細に説明する。
【００４１】
図７は、インバータ出力回路３００におけるＵ相の出力部３１と、ゲートドライバ回路４１とを抽出して記載した図である。図８は、図７のゲートドライバ回路４１の詳細を記載した回路図である。
【００４２】
図７のゲートドライバＨＧUは、図８に示されるように、ハイサイドゲート電源４５ＡとノードＮUとの間に直列に接続された２個のトランジスタを備える。これら２個のトランジスタはトーテムポール構造を有している。また、ゲートドライバＬＧUは、ローサイドゲート電源４５Ｂとグランドとの間に直列に接続された２個のトランジスタを備える。これらもトーテムポール構造を有している。各トーテムポール構造を構成する２個のトランジスタは、導電型が異なる相補的な関係のトランジスタであってもよい。
【００４３】
インバータ出力回路３００におけるＵ相の出力部３１のハイサイドトランジスタＨＴUおよびローサイドトランジスタＬＴUは、典型的には、同じゲートしきい値電圧を持つパワートランジスタである。しかし、ローサイドトランジスタＬＴUのソースは、接地されているのに対して、ハイサイドトランジスタＨＴUのソースは、モータ駆動電圧を示すノードＮUに接続されている。モータ駆動電圧は、前述したように、インバータ出力回路３００の電源電圧ＶSと接地電圧との間で上下する。このため、ハイサイドトランジスタＨＴUをターンオンし、その導通状態を維持するには、ゲート駆動信号の電位がノードＮUの電位を基準としてゲートしきい値を超えるようにする必要がある。このため、ハイサイドゲート電源４５Ａは、ノードＮUの電位を基準として、ノードＮUの電位よりも十分に高い電位を生成する回路構成を有している。
【００４４】
ある実施形態において、ローサイドゲート電源４５Ｂは、たとえば１２ボルトの電位をゲートドライバＬＧUに供給し、ハイサイドゲート電源４５Ａは、ノードＮUの電位よりも１２ボルト高い電位をゲートドライバＨＧUに供給することができる。すなわち、ノードＮUの電位がたとえば５０ボルトのとき、ハイサイドゲート電源４５Ａは、ノードＮUの電位よりも１２ボルト高い電位（６２ボルト）をゲートドライバＨＧUに供給することができる。その結果、この例におけるゲートドライバＨＧUから出力されるゲート駆動信号は、５０ボルト（ターンオフ時）と６２ボルト（ターンオフ時）との間で遷移する。
【００４５】
図９は、ハイサイドゲート電源４５Ａおよびローサイドゲート電源４５Ｂの構成例を示す等価回路図である。この例におけるハイサイドゲート電源４５Ａは、ブートストラップ容量５０と高耐圧ダイオード５１とを有している。ブートストラップ容量５０は、トーテムポール構造のトランジスタの電源ノード５３とノードＮUとの間に接続されている。高耐圧ダイオード５１は、電圧源５２と電源ノード５３との間に接続されている。このような構成は、いわゆる「ブートストラップ回路」と称せられる。出力部３１のハイサイドトランジスタＨＴUがターンオフし、ローサイドトランジスタＬＴUがターンオンしているとき、すなわち、ノードＮUの電位が接地レベルにあるとき、電圧源５２から高耐圧ダイオード５１を介してブートストラップ容量５０に電流が流れる。その結果、ブートストラップ容量５０に電荷が蓄積され、ブートストラップ容量５０に電圧源５２の電圧に相当する電圧が生じる。ノードＮUの電位を基準として、ブートストラップ容量５０の電圧に等しい電圧だけ高い電位が電源ノード５３に与えられる。
【００４６】
Ｖ相のためのゲートドライバＨＧV、ＬＧV、およびＷ相のためのゲートドライバＨＧW、ＬＧWも、同様の構成を備えている。ハイサイドゲート電源４５Ａおよびローサイドゲート電源４５Ｂについては、１個の回路がＵ、Ｖ、Ｗ相の全てに共有されてもよいし、個々の相について別個に用意されてもよい。Ｕ、Ｖ、Ｗ相の各々のモータ駆動電圧、すなわち、ノードＮU、ＮV、ＮWの電位が、相互に異なるタイミングで変動し得る。本実施形態におけるゲートドライバ回路４１、４２、４３には、それぞれ、異なるハイサイドゲート電源４５Ａが接続され、ノードＮU、ＮV、ＮWの電位が対応するハイサイドゲート電源４５Ａにフィードバックされる。
【００４７】
なお、高耐圧ダイオード５１は、容量５０と同様に、ＳｉＰ１００の端子に外部から接続される外付けの素子であってもよい。本実施形態における高耐圧ダイオード５１は、アナログ回路チップ４０内に形成されている。
【００４８】
次に、図１０を参照する。図１０に示されるハイサイドゲート電源４５Ｃは、図９のハイサイドゲート電源４５Ａとは異なり、ブートストラップ回路を備えていない。ハイサイドゲート電源４５Ｃの容量５５は、ブートストラップ容量ではない。容量５５は、ノードＮUに接続されず、接地されている。このため、トーテムポール構造のトランジスタに接続されている電源ノード５３の電位は、常に電圧源５２の電位（たとえば１２ボルト）に保持されている。このような構成のハイサイドゲート電源４５Ｃによれば、ハイサイド用のゲートドライバＨＧUから出力されるゲート駆動信号は、ローサイド用のゲートドライバＬＧUから出力されるゲート駆動信号と同様の電圧範囲で遷移する。すなわち、ノードＮUの電位がたとえば５０ボルトのときでも、ハイサイドゲート電源４５Ｃは、ノードＮUの電位とは関係なく、電圧源５２による電位（例えば１２ボルト）をゲートドライバＨＧUに供給し得る。その結果、この例におけるゲートドライバＨＧUから出力されるゲート駆動信号は、０ボルト（ターンオフ時）と、たとえば１２ボルト（ターンオン時）との間で遷移する。
【００４９】
図１０に示される例では、ＳｉＰ１００から出力されたゲート駆動信号は、そのまま出力部３１のパワートランジスタＨＴU、ＬＴUのゲートに入力されない。図１０の出力部３１が有するパワートランジスタＨＴU、ＬＴUのゲートは、他のゲートドライバ回路（インバータ出力回路の「プリドライバ回路」と称する）に接続されている。このようなゲートドライバ回路（プリドライバ回路）は、通常の入力として、たとえば０から５ボルト、または０から３．３ボルトのように低い電圧範囲の信号を受け取るように構成されている。したがって、図１０には示されていないが、後述するように、ＳｉＰ１００内から出力された信号の電圧を調整する回路がＳｉＰ１００と上記プリドライバ回路との間に接続され得る。
【００５０】
このように、ハイサイドゲート電源４５Ｃは、接続ノードＮU、ＮV、ＮWの電位変化によらない電圧を持った信号を出力するモード（第１モード）において、ハイサイドゲートドライバに接続される第１電源として機能する。一方、図９に示していたハイサイドゲート電源４５Ａは、接続ノードＮU、ＮV、ＮWの電位変化を基準とする電圧を持った信号を出力するモード（第２モード）において、ハイサイドゲートドライバに接続される第２電源として機能する。このようなモードの切り替えは、図９および図１０を参照しながら説明したように、たとえば外付け容量などの素子の接続の仕方によって適宜変更し得る。
【００５１】
図１１は、インバータ出力回路３００のゲートを駆動するために、ＳｉＰ１００が内蔵するゲートドライバ回路４１、４２、４３とは別のゲートドライバ回路（プリドライバ回路）を用いるモータ駆動回路装置４００の構成例（第１モードに切り替えられて動作する構成）を示す図である。この例では、ＳｉＰ１００から出力されたゲート駆動信号の電圧を下げ、インバータ出力回路３００のゲートドライバの入力として適切なレベルに変換する回路（電圧変換回路）５００が設けられている。この電圧変換回路は、たとえば１２ボルトのゲート駆動信号をＳｉＰ１００から受け取り、５ボルトのゲート駆動信号（プリドライバ回路に対する「制御信号」）に降圧してインバータ出力回路３００のゲートドライバ回路（プリドライバ回路）に入力する。
【００５２】
図１１のモータ駆動回路装置４００では、インバータ出力回路３００内のプリドライバ回路は、ＳｉＰ１００が出力する信号を、制御信号として受け取り、ハイサイドトランジスタＨＴU、ＨＴV、ＨＴWおよびローサイドトランジスタＬＴU、ＬＴV、ＬＴWのスイッチング動作を制御する。インバータ出力回路３００内のプリドライバ回路は、ＳｉＰ１００内のゲートドライバ回路４１、４２、４３よりも高い耐圧を有し、出力の大きなモータ用のインバータ出力回路に好適に使用され得る。ＳｉＰ１００のゲートドライバ回路４１、４２、４３の耐圧が不十分な用途においては、図１１に例示される構成が好適に採用され得る。
【００５３】
図１２は、本実施形態のＳｉＰ１００が、異なるインバータ出力回路を含むパワーモジュール３００Ａ、３００Ｂのいずれに接続しても使用され得ることを模式的に示す図である。パワーモジュール３００Ａは、図６に示されるインバータ出力回路３００のようにゲートドライバ回路を有していない。これに対して、パワーモジュール３００Ｂは、図１１に示されるインバータ出力回路３００のようにゲートドライバ回路（プリドライバ）を内蔵している。パワーモジュール３００Ｂは、パワーモジュール３００Ａが使用されるモータよりも出力の大きなモータに好適に使用され得る。パワーモジュール３００Ａは、ＭＯＳＦＥＴのモジュールである。パワーモジュール３００Ａでは、３相のブリッジ回路が１つのモジュール内に実現されていても良いし、３個のハーフブリッジ回路のモジュールが組み合わせられていてもよい。また、６個のパワートランジスタが基板上に実装されて相互に接続された回路であっても良い。パワーモジュール３００Ｂは、典型的には、ＩＰＭと称され、１つのモジュール内に耐圧の高いゲートドライバ回路を内蔵している。
【００５４】
本開示の実施形態におけるＳｉＰ１００は、パワーモジュール３００Ａおよびパワーモジュール３００Ｂのいずれに接続されるかに応じて、それぞれ異なるモードで動作する。すなわち、ＳｉＰ１００は、第１モードと第２モードとを切り替えることができる構造を備えている。このようなモードの切り替えは、外付け容量などの接続の仕方によって変更するのではなく、たとえばＳｉＰ１００の内部（例えばアナログ回路チップ４０）に第１モードと第２モードとを切り替えるスイッチ回路を設けることによって実現することもできる。第１モードは、インバータ出力回路３００の接続ノードの電位によらず、ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲を、ローサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲と同じ範囲に設定するモードである。第２モードは、インバータ出力回路３００の接続ノードの電位に応じて、ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲を変化させるモードである。これにより、アナログ回路チップに含まれるゲートドライバ回路を用いてインバータ出力回路３００のパワートランジスタを駆動することも可能であるし、また、アナログ回路チップに含まれるゲートドライバ回路に制約されず、モータ出力に応じて、より耐圧の高い他のゲートドライバ回路を採用することが可能になる。
【００５５】
一般に、モータ出力が大きい場合、ＳｉＰ１００内のゲートドライバ回路では耐圧が不足することがある。本開示の実施形態によれば、耐圧の高い他のゲートドライバ回路を使用することができるため、高い汎用性が発揮される。
【００５６】
なお、ゲートドライバ回路を内蔵していないパワーモジュール３００Ａを用いる場合であっても、ＳｉＰ１００内のゲートドライバ回路以外のゲートドライバ回路を用いてパワーモジュール３００Ｂを駆動しても良い。図１３は、このような例を示す図である。
【００５７】
本開示の実施形態によれば、１個のＳｉＰ１００を図１３に示される形態で使用することもできるし、また、図６に示される形態で使用することもできる。図１３に示される形態では、ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲が、インバータ出力回路３００の接続ノードＮU、ＮV、ＮWの電位によらない。この形態におけるハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲は、ローサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲と同じ範囲に設定される（第１モード）。一方、図６に示される形態では、ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲は、インバータ出力回路３００の接続ノードＮU、ＮV、ＮWの電位に応じて変化する（第２モード）。
【００５８】
このように本開示の実施形態におけるＳｉＰ１００は、異なる第１モードおよび第２モードでの動作を切り替えることができる構造を備えている。より具体的には、図９および図１０に示したように、外付けのブートストラップ容量５０を接続するか否かに応じて、ハイサイド用のゲートドライバ４１、４２、４３に供給する電圧を変化させることができるハイサイドゲート電源４５をＳｉＰ１００は備えている。
【００５９】
ハイサイドゲート電源４５は、図９および図１０に示した構成を有するものに限定されない。ハイサイドゲート電源４５は、チャージポンプ回路であってあってもよい。チャージポンプ回路は、公知の構成を有していればよく、発振回路およびスイッチング回路を有し、典型的には外付けのコンデンサに電荷を蓄積する。チャージポンプ回路は、コンデンサに充電された電圧と入力電圧とを重畳させることによって出力電圧を得る回路である。チャージポンプ回路も、接続ノードＮU、ＮV、ＮWの電位に対して必要な電圧を加算してトーテムポール構造のトランジスタに供給することができる。
【００６０】
このように、本開示の実施形態におけるＳｉＰは、インバータ出力回路３００におけるハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲が、ローサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲と同じ範囲に設定される第１モードと、ハイサイドトランジスタのスイッチング動作を制御するゲート駆動信号の電位変化範囲が、インバータ出力回路３００の接続ノードＮU、ＮV、ＮWの電位に応じて変化する第２モードとを切り替えることができる。
【００６１】
第１モードでは、ハイサイドゲートドライバおよびローサイドゲートドライバは、同一の電源（第１電源）に接続されて動作し得る。しかし、第２モードでは、ブートストラップ回路またはチャージポンプ回路のような回路が電源として機能し、必要な電圧をハイサイドゲートドライバに供給する。その結果、第２モードにおけるハイサイドゲートドライバは、スイッチングに必要な電圧を接続ノードＮU、ＮV、ＮWの電位に加算した電位を受け取り動作することができる。
【００６２】
このようなモードの切り替えは、ＳｉＰ１００内の回路構成を変更することなく実現することができる。前述の例では、外付け容量の接続によりブートストラップ回路を実現するか否かによって、モードの切り替えが可能である。チャージポンプ回路の少なくとも一部（例えば発振回路およびスイッチング回路）がアナログ回路チップ内に集積されている場合は、たとえば発振回路をイネーブル（有効）にするか否かを制御する端子を設けておけばよい。
【００６３】
以上説明したように、本開示の実施形態では、特殊用途（高耐圧・高出力）のモータを使用する場合において、外付けのＩＰＭが必要になったとしても、ＳｉＰ１００におけるゲートドライバ回路の出力を調整することにより、ＩＰＭとの接続が可能になる。
【００６４】
本開示の実施形態におけるＳｉＰを使用することにより、実装基板の小型化、回路構成の簡略化、設計の効率化が可能になる。さまざまな要求によるモータ制御手法の違いもプログラム変更による対応などが可能となる。このため、性能向上およびコストダウンが見込めることになる。また、従来の構成であれば、各電子部品を基板パターンの銅箔配線により接続する必要があったが、本実施形態によれば、そのような配線が不要になる。すなわち、最小限の配線に絞ることができるため、配線長が短くなる。ことにより、耐ノイズ性能の向上も見込める。さらに、コンピュータチップとして用いられ得る高性能なマイクロコンピュータが本来的に有している温度、電圧、電流検出機能により、信頼性が向上し得る。
【００６５】
本開示のＳｉＰによれば、製造コストが実現されるため、従来は、高度なベクトル制御がコストの観点から実行できなかった電気機器にもベクトル制御を適用して静粛性の向上を達成することも可能になる。たとえばドライヤなどの小型機器のモータを滑らかなに回転させることにより、動作時に音を小さくすることが可能になる。
【００６６】
本開示の実施形態は、掃除機、ドライヤ、シーリングファン、洗濯機、冷蔵庫などの、各種モータを備える多様な機器に幅広く利用され得る。
【符号の説明】
【００６７】
２０…制御マイコン、２２…モータドライブＩＣ、２４…オペアンプ、２６…ＤＣ−ＤＣコンバータ、２８…ホールＩＣなどのセンサ、３０…パワートランジスタユニット、３１,３２,３３…インバータ出力回路の出力部、４０…アナログ回路チップ、４１,４２,４３…ゲートドライバ回路、４４…ゲートドライブ制御ロジック回路、４５,４５Ａ,４５Ｃ…ハイサイドゲート電源、４５Ｂ…ローサイドゲート電源、４６…電圧レギュレータ、４７…ＤＣ−ＤＣコンバータ、４８…ホールロジック回路、５０…ブートストラップ容量、５１…高耐圧ダイオード、５２…電圧源、５３…電源ノード、５５…容量、６０…コンピュータチップ、８０…電流センサ、１００…システムインパッケージ（ＳｉＰ）、１１０…端子電極、１１０Ａ…第１端子電極群、１１０Ｂ…第２端子電極群、１２０…支持体、２００…モータ、３００…インバータ出力回路、３００Ａ,３００Ｂ…パワーモジュール（インバータ出力回路内蔵）、４００…モータ駆動回路装置、５００…電圧変換回路、ＨＴU，ＨＴV，ＨＴW…ハイサイドトランジスタ、ＬＴU，ＬＴV，ＬＴW…ローサイドトランジスタ、ＮU，ＮV，ＮW…ハイサイドトランジスタとローサイドトランジスタの接続ノード、ＨＧU，ＨＧV，ＨＧW…ハイサイドゲートドライバ、ＬＧU，ＬＧV，ＬＧW…ローサイドゲートドライバ
【図１】
2017086054.tif 000003
【図２】
2017086054.tif 000004
【図３】
2017086054.tif 000005
【図４Ａ】
2017086054.tif 000006
【図４Ｂ】
2017086054.tif 000007
【図５】
2017086054.tif 000008
【図６】
2017086054.tif 000009
【図７】
2017086054.tif 000010
【図８】
2017086054.tif 000011
【図９】
2017086054.tif 000012
【図１０】
2017086054.tif 000013
【図１１】
2017086054.tif 000014
【図１２】
2017086054.tif 000015
【図１３】
2017086054.tif 000016
【国際調査報告】
2017086054.tif 000017
2017086054.tif 000018
2017086054.tif 000019
2017086054.tif 000020