(57)【要約】  縦型オーバーフロードレイン構造を有する光電変換部を備えた固体撮像素子について、例えば精度の高い測距センサとして利用可能にする。固体撮像素子において、第１導電型の半導体基板の表面部に形成された第２導電型のウェル領域に、画素アレイ部が形成されている。画素アレイ部では、入射光を信号電荷に変換しかつ縦型オーバーフロードレイン構造（ＶＯＤ）を有する光電変換部が行列状に配置されている。ＶＯＤのポテンシャルを制御する基板排出パルス信号φＳｕｂが信号端子に印加される。半導体基板における接続部の下方に、第１導電型の不純物が導入された不純物導入部が形成されている。
2016151982.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
ウェル領域に形成されており、入射光を信号電荷に変換し、かつ縦型オーバーフロードレイン構造を有する光電変換部が行列状に配置されている、画素アレイ部と、
前記縦型オーバーフロードレイン構造のポテンシャルを制御する基板排出パルス信号を印加するための第１信号端子と、
前記第１信号端子に印加された前記基板排出パルス信号を転送する信号配線と、
前記信号配線と、前記半導体基板表面における前記ウェル領域以外の部分とを電気的に接続する接続部とを備え、
前記半導体基板における前記接続部の下方に、第１導電型の不純物が導入された不純物導入部が形成されている
ことを特徴とする固体撮像素子。
【請求項２】
前記光電変換部は、前記半導体基板の表面部に形成された第２導電型の前記ウェル領域に形成されている
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記固体撮像素子は、前記半導体基板の表面部に第１導電型の第１のエピタキシャル層と、前記第１のエピタキシャル層上に形成された第１導電型の第２のエピタキシャル層とが形成され、
前記光電変換部は、前記第１導電型のエピタキシャル層内の前記ウェル領域に形成されており、
前記光電変換部および前記基板排出パルス信号が伝わる前記不純物導入部が、前記第１のエピタキシャル層と第２のエピタキシャル層とに跨って形成されている
ことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
ＴＯＦ（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ）型の測距センサとして用いられ、
前記基板排出パルス信号が、露光期間の制御に用いられる
ことを特徴とする請求項１〜３のうちいずれか１項記載の固体撮像素子。
【請求項５】
前記半導体基板は、抵抗値が０．３Ω・ｃｍ以下のシリコン基板である
ことを特徴とする請求項１〜４のうちいずれか１項記載の固体撮像素子。
【請求項６】
前記不純物導入部は、前記半導体基板表面から、前記第１導電型のイオンについて、注入深さが異なる複数回の注入を行うことによって、形成されている
ことを特徴とする請求項１記載の固体撮像素子。
【請求項７】
前記第１信号端子は、複数個、設けられている
ことを特徴とする請求項１記載の固体撮像素子。
【請求項８】
前記第１信号端子は、複数個、設けられており、
複数個の前記第１信号端子は、平面視において、前記画素アレイ部の行方向または列方向における両側に、配置されている
ことを特徴とする請求項５記載の固体撮像素子。
【請求項９】
複数個の前記第１信号端子は、平面視において、前記画素アレイ部の四方に、配置されている
ことを特徴とする請求項７記載の固体撮像素子。
【請求項１０】
前記画素アレイ部は、前記光電変換部の各列間に配置され、前記光電変換部で生成された前記信号電荷を読み出して列方向に転送する垂直転送部を備えており、
前記固体撮像素子は、
前記垂直転送部の転送電極を駆動する電極駆動信号を印加するための第２信号端子を備え、
前記第１信号端子および前記第２信号端子は、平面視において、前記画素アレイ部の行方向または列方向における同じ側に配置されている
ことを特徴とする請求項４記載の固体撮像素子。
【請求項１１】
前記画素アレイ部は、前記光電変換部の各列間に配置され、前記光電変換部で生成された前記信号電荷を読み出して列方向に転送する垂直転送部を備えており、
前記固体撮像素子は、
前記垂直転送部の転送電極を駆動する電極駆動信号を印加するための第２信号端子を備え、
前記基板排出パルス信号とともに、前記電極駆動信号が、露光期間の制御に用いられ、
前記第２信号端子は、平面視において、前記画素アレイ部の行方向における両側に配置されている
ことを特徴とする請求項３記載の固体撮像素子。
【請求項１２】
前記行列状に配置された光電変換部の一部または前記基板排出パルス信号が伝わる前記不純物導入部の一部は、前記第１のエピタキシャル層と第２のエピタキシャル層を跨がないで第２のエピタキシャル層に形成されている
ことを特徴とする請求項３記載の固体撮像素子。
【請求項１３】
前記第１のエピタキシャル層と第２のエピタキシャル層とに跨って形成された前記光電変換部は、同じ導電型の第１の層および第２の層を含み、前記第１の層が形成された前記第１のエピタキシャル層上に前記第２のエピタキシャル層を形成した後、前記第２のエピタキシャル層に前記第２の層を形成することにより形成される
ことを特徴とする請求項３または１２記載の固体撮像素子。
【請求項１４】
前記第１のエピタキシャル層と第２のエピタキシャル層とに跨って形成された前記基板排出パルス信号が伝わる前記不純物導入部は、同じ導電型の第１の不純物層および第２の不純物層を含み、前記第１の不純物層が形成された前記第１のエピタキシャル層上に前記第２のエピタキシャル層を形成した後、前記第２のエピタキシャル層に前記第２の不純物層を形成することにより形成される
ことを特徴とする請求項３または１２記載の固体撮像素子。
【請求項１５】
被写体へ赤外光を照射する赤外光源と、
被写体からの反射光を受ける請求項１〜１４のうちいずれか１項記載の固体撮像素子と、を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば測距カメラに用いられる固体撮像素子に関する。
【背景技術】
【０００２】
特許文献１には、赤外光を利用して被写体までの距離を測定する機能を持つ測距カメラが開示されている。一般に、測距カメラに用いられる固体撮像素子は、測距センサと呼ばれる。特に、例えばゲーム機に搭載され、被写体である人物の体の動きや手の動きを検出するカメラは、モーションカメラとも呼ばれる。【０００３】
特許文献２には、全画素同時読み出しを可能とする垂直転送電極構造を持つ固体撮像装置が開示されている。具体的には、フォトダイオード（ＰＤ）の各列の隣に垂直方向に延びる垂直転送部が設けられたＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサである。【０００４】
垂直転送部は、各フォトダイオードに対応して、４つの垂直転送電極を備えており、そのうち少なくとも１つの垂直転送電極がフォトダイオードから垂直転送部に信号電荷を読み出す読み出し電極を兼ねている、また、フォトダイオードの全画素の信号電荷を掃き捨てるための縦型オーバーフロードレイン（ＶＯＤ）が備えられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１７４８５４号公報
【特許文献２】特開２０００−２３６４８６号公報
【発明の概要】
【０００６】
特許文献２の固体撮像装置を測距センサとして使用する場面を想定する。例えば被写体に赤外光を照射して、所定の露光期間の間測距カメラで撮像し、反射光による信号電荷を得る。ここで、光の速度は１ｎｓあたり約３０ｃｍであり、例えば１ｍ先の物体からは、赤外光を照射開始後から約７ｎｓで照射した赤外光が返ってくる。このため、高い距離精度を得るためには、例えば１０〜２０ｎｓといった非常に短い時間での露光時間の制御が重要になる。
【０００７】
一方、露光期間の制御に、縦型オーバーフロードレインのポテンシャルを制御する基板排出パルス信号を用いる方法が考えられる。この場合、基板排出パルス信号にはｎｓレベルの精度が求められる。すなわち、ｎｓオーダーにおいて、基板排出パルス信号に波形なまりや遅延が生じると、反射光による信号電荷を正しく得ることができず、このため、距離測定に誤差が生じる可能性が高まる。
【０００８】
本開示は、縦型オーバーフロードレイン構造を有する光電変換部を備えた固体撮像素子について、例えば精度の高い測距センサとして利用可能にすることを目的とする。
【０００９】
本開示の一態様では、固体撮像素子は、第１導電型の半導体基板と、前記半導体基板の表面部に形成された第２導電型のウェル領域に形成されており、入射光を信号電荷に変換し、かつ縦型オーバーフロードレイン構造を有する光電変換部が行列状に配置されている、画素アレイ部と、前記縦型オーバーフロードレイン構造のポテンシャルを制御する基板排出パルス信号を印加するための第１信号端子と、前記第１信号端子に印加された前記基板排出パルス信号を転送する信号配線と、前記信号配線と、前記半導体基板表面における。
【００１０】
前記ウェル領域以外の部分とを電気的に接続する接続部とを備え、前記半導体基板における前記接続部の下方に、前記第１導電型の不純物が導入された不純物導入部が形成されている。
【００１１】
この態様によると、基板排出パルス信号を半導体基板に与える接続部の下方に、第１導電型の不純物が導入された不純物導入部が形成されている。このため、基板排出パルス信号が半導体基板内を経て光電変換部に伝わる経路において、基板表面に垂直な方向における抵抗を大幅に低減することができる。これにより、光電変換部に達した基板排出パル信号の波形なまりや遅延が抑えられる。したがって、例えば当該固体撮像素子を測距センサとして利用する場合、反射光による信号量を正確に測ることができるので、測定距離の誤差を低減することが可能になる。
【００１２】
上の態様の固体撮像素子は、例えば、ＴＯＦ（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ）型の測距センサとして用いられ、前記基板排出パルス信号が、露光期間の制御に用いられる。
【００１３】
また、本開示の別の態様では、撮像装置は、被写体へ赤外光を照射する赤外光源と、被写体からの反射光を受ける上の態様の固体撮像素子と、を備える。
【００１４】
本開示によると、光電変換部に達した基板排出パルス信号の波形なまりや遅延が抑えられるので、当該固体撮像素子を、例えば精度の高い測距センサとして利用可能になる。
【図面の簡単な説明】
【００１５】
【図１】実施形態に係る固体撮像素子の構成を示す模式断面図
【図２】実施の形態１に係る固体撮像素子の構成例を示す模式平面図
【図３】測距カメラを用いた構成例を示す概略図
【図４】ＴＯＦ型の測距カメラによる測距方法を説明する図
【図５】ＴＯＦ型の測距カメラにおける照射光と反射光との関係を示すタイミングチャート
【図６Ａ】ＴＯＦ型の測距カメラの動作原理を説明する図
【図６Ｂ】ＴＯＦ型の測距カメラの動作原理を説明する図
【図７】φＳｕｂによって露光期間を制御する例を示すタイミングチャート
【図８】φＳｕｂおよびφＶによって露光期間を制御する例を示すタイミングチャート
【図９Ａ】図７で波形なまりが大きいときのタイミングチャート
【図９Ｂ】図７で波形遅延が生じたときのタイミングチャート
【図１０Ａ】図８で波形なまりが大きいときのタイミングチャート
【図１０Ｂ】図８で波形遅延が生じたときのタイミングチャート
【図１１】φＳｕｂを印加する信号端子の配置例を示す図
【図１２】φＶを印加する信号端子の配置例を示す図
【図１３】φＶを印加する信号端子の配置例を示す図
【図１４】実施の形態２に係る固体撮像素子の構成例を示す模式平面図
【図１５Ａ】実施の形態３に係る固体撮像素子の製造工程の一部を示す模式断面図
【図１５Ｂ】実施の形態３に係る固体撮像素子の全体構成を示す模式断面図
【発明を実施するための形態】
【００１６】
以下、実施の形態について、図面を参照して説明する。なお、添付の図面を用いて説明を行うが、これは例示を目的としており、本開示がこれらに限定されることを意図しない。図面において実質的に同一の構成、動作及び効果を表す要素については、同一の符号を付す。
【００１７】
（実施の形態１）
実施の形態１では、固体撮像素子はＣＣＤイメージセンサであるものとする。ここでは、全画素読み出し（プログレッシブスキャン）対応のインターライントランスファー方式のＣＣＤを例にとって説明を行う。
【００１８】
図１は実施の形態１に係る固体撮像素子１００の構成を示す模式断面図である。なお、本開示の説明に直接関係しない構成、例えば配線層より上の中間膜やマイクロレンズなどは、説明の簡略化のため、図示を省略している。
【００１９】
図１の構成において、半導体基板１は第１導電型としてのＮ型のシリコン基板である。半導体基板１の一方の面の表面部に、第２導電型としてのＰ型のウェル領域３（以下、Ｐウェル領域という）が形成されている。Ｐウェル領域３には、入射光を信号電荷に変換する光電変換部（ＰＤ）４と、光電変換部４において生成された信号電荷を読み出して転送する垂直転送部（ＶＣＣＤ）５とを備えた画素アレイ部２が形成されている。光電変換部４および垂直転送部５はＮ型の拡散領域である。図１では図示を簡略化しているが、光電変換部４は行列状に配置されており、垂直転送部５は光電変換部４の各列間に配置されている。図１の断面図は画素アレイ部２の行方向に切断したものである。画素アレイ部２において、光電変換部４と垂直転送部５との組合せによって画素が構成されている。垂直転送部５は、垂直転送電極８に印加される電極駆動信号φＶ（以下、適宜、φＶと略記する）によってゲート毎に信号電荷の蓄積（ストレージ）・非蓄積（バリア）を制御され、光電変換部４から垂直転送部５への信号の読み出しも信号φＶによって制御される。
【００２０】
光電変換部４は、縦型オーバーフロードレイン構造１２を有している。縦型オーバーフロードレイン構造（Ｖｅｒｔｉｃａｌ  Ｏｖｅｒｆｌｏｗ  Ｄｒａｉｎ：ＶＯＤ）とは、光電変換部４と半導体基板１との間に形成されたポテンシャルバリアを介して、光電変換部４に生じた電荷を掃き出すことが可能な構造のことをいう。１５はＶＯＤ１２のポテンシャルを制御する基板排出パルス信号φＳｕｂ（以下、適宜、φＳｕｂと略記する）を印加するための第１信号端子、１４は第１信号端子１５に印加されたφＳｕｂを転送する信号配線、１６は信号配線１４と半導体基板１表面におけるＰウェル領域３以外の部分とを電気的に接続する接続部としてのコンタクトである。信号配線１４は例えば、アルミニウムなどの金属配線である。
【００２１】
第１信号端子１５にφＳｕｂとして高電圧を印加すると、全画素の信号電荷は一括して半導体基板１に排出される構成になっている。また、φＳｕｂによって、縦型オーバーフロードレイン構造１２のポテンシャルバリアの制御を行うことができる。図１では、分かりやすいように、第１信号端子１５に印加されたφＳｕｂが半導体基板１内を経て光電変換部４に伝わる経路を模式的に破線で示している。抵抗Ｒ１は基板表面に垂直な方向における電気抵抗を表しており、抵抗Ｒ２は基板表面に平行な方向（水平方向）における電気抵抗を表している。
【００２２】
そして本実施形態では、コンタクト１６の下方に、Ｎ型の不純物が導入された不純物導入部１０が形成されている。これにより、φＳｕｂが伝達される経路における抵抗Ｒ１を大幅に低減することができる。この不純物導入部１０は例えば、Ｎ型イオン注入を複数回、異なる深さに行うことによって形成することができる。図１では２つの異なる深さにＮ型イオン（例えば、砒素や燐）を注入した構成例を模式的に示している。なお、Ｎ型イオンは、例えば基板表面から１μｍ以上の深さに注入されるのが好ましい。
【００２３】
図２は本実施形態に係る固体撮像素子の構成の一例を示す模式平面図である。図２では、図面の簡略化のために、画素アレイ部２について、画素を水平方向に２画素分、垂直方向に２画素分のみ、示している。図１に示す断面構成は、図２において図面左右方向に光電変換部４を通るように切断した構成に相当する。１３は垂直転送部５によって転送された信号電荷を行方向（水平方向）に転送する水平転送部、１１は水平転送部１３によって転送された信号電荷を出力する電荷検出部である。垂直転送部５は例えば、１画素あたり垂直転送電極８が４ゲートあり、２画素単位の８相駆動である。また水平転送部１３は例えば２相駆動である。光電変換部４に溜まった信号電荷は、例えば、信号パケットＰＫで表される電極に読み出され、転送される。
【００２４】
また、図２では図示の都合上、ＶＯＤ１２を画素の横方向に記載しているが、実際には図１で説明したとおり、ＶＯＤ１２は画素のバルク方向（半導体基板１の深さ方向）に構成されている。また、φＳｕｂを転送する信号配線１４は、チップ面内（画素間）の均一性を高めるために、画素アレイ部２を囲むように配置されている。そして、コンタクト１６（図２では図示を省略）は信号配線１４と半導体基板１との間に適宜配置されており、コンタクト１６の下方に不純物導入部１０が形成されている。図２では、不純物導入部１０は、画素アレイ部２を囲むように形成されている。なお、画素サイズ（数μｍ程度）などに比べると、信号配線１４が配置されている領域は十分に広いため、不純物導入部１０を形成するためのフォトリソグラフィ等は微細セル形成時ほどの精度は要求されない。このため、不純物導入部１０を形成することによって、低コストで、φＳｕｂが伝達される経路における抵抗Ｒ１を低減することができる。
【００２５】
本実施形態に係る固体撮像素子は、測距センサとして、例えば、ＴＯＦ（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ）型の測距センサとして用いられる。以下、ＴＯＦ型の測距センサについて説明する。
【００２６】
＜ＴＯＦ方式の測距センサ＞
図３は測距カメラを用いた構成例を示す概略図である。図３において、測距カメラとなる撮像装置１１０は、赤外レーザー光を照射する赤外光源１０３と、光学レンズ１０４と、近赤外波長領域を透過する光学フィルタ１０５と、測距センサとなる固体撮像素子１０６とを備えている。撮影対象空間において、被写体１０１に背景光照明１０２の下、例えば波長８５０ｎｍの赤外レーザー光が赤外光源１０３から照射される。その反射光を光学レンズ１０４と、例えば８５０ｎｍ近傍の近赤外波長領域を透過する光学フィルタ１０５とを介して、固体撮像素子１０６で受け、固体撮像素子１０６に結像された画像を電気信号に変換する。この固体撮像素子１０６として、例えばＣＣＤイメージセンサである本実施形態に係る固体撮像素子１００が用いられる。
【００２７】
図４はＴＯＦ型の測距カメラによる測距方法を説明する図である。被写体１０１に対して、測距カメラとなる撮像装置１１０が配置される。撮像装置１１０から被写体１０１までの距離はＺである。撮像装置１１０が有する赤外光源１０３は、距離Ｚだけ離れた位置の被写体１０１にパルス状の照射光を与える。被写体１０１に当たった照射光は反射し、撮像装置１１０はその反射光を受ける。撮像装置１１０が有する固体撮像素子１０６は、反射光を電気信号に変換する。
【００２８】
図５はＴＯＦ型の測距カメラにおける照射光と反射光との関係を示すタイミングチャートである。図５では、照射光のパルス幅をＴｐとし、照射光と反射光との間の遅延をΔｔとし、反射光に含まれる背景光成分をＢＧとしている。反射光には背景光成分ＢＧが含まれているため、距離Ｚの計算をする上で、背景光成分ＢＧを除去することが望ましい。
【００２９】
図６Ａ、６Ｂは図５のタイミング図に基づくＴＯＦ型の測距カメラの動作原理（パルス方式、パルス変調方式）を説明する図である。まず、図６Ａに示すように、照射光パルスの立ち上がり時刻から始まる第１露光期間における反射光に基づく信号電荷の量はＳ０＋ＢＧである。また、赤外光を照射しない第３露光期間における背景光のみに基づく信号電荷の量はＢＧである。したがって、両者の差を取ることにより、固体撮像素子１０６で得られる第１信号の大きさはＳ０となる。一方、図６Ｂに示すように、照射光パルスの立ち下がり時刻から始まる第２露光期間における反射光に基づく信号電荷の量はＳ１＋ＢＧである。また、赤外光を照射しない第４露光期間における背景光のみに基づく信号電荷の量はＢＧである。したがって、両者の差を取ることにより、固体撮像素子１０６で得られる第２信号の大きさはＳ１となる。
【００３０】
被写体１０１までの距離Ｚは、光速をｃとするとき、
【００３１】
【数１】
2016151982.tif 000003
【００３２】
となる。ここで、測距のばらつきσｚは、
【００３３】
【数２】
2016151982.tif 000004
【００３４】
で表される。
【００３５】
＜φＳｕｂを用いた露光期間の制御とその課題＞
本実施形態に係る固体撮像素子をＴＯＦ（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ）型の測距センサとして用いる場合、露光期間の制御にφＳｕｂが用いられる。
【００３６】
図７はφＳｕｂで露光期間を制御する一例を示すタイミングチャートである。図７の例では、図６Ｂに示した第２露光期間の開始タイミングをφＳｕｂの立ち下がりで規定し、終了タイミングをφＳｕｂの立ち上がりで規定している。φＳｕｂがＨｉレベルのときはＶＯＤ１２のポテンシャルが下がり、光電変換部４の電荷は半導体基板１に排出される。一方、φＳｕｂがＬｏｗレベルのときはＶＯＤ１２のポテンシャルが上がり、光電変換部４の電荷の半導体基板１への排出が阻止される。第２露光期間の開始タイミングでφＳｕｂが立ち下がることによって、光電変換部４の電荷はほぼ全て垂直転送部５側に移動することになり、φＳｕｂが立ち上がるまでその状態が続く。したがって、第２露光期間における反射光に基づく信号量Ｓ１が得られる。
【００３７】
また、図８のように、φＳｕｂとともにφＶを露光期間の制御に用いてもよい。すなわち、第２露光期間の開始タイミングをφＳｕｂの立ち下がりおよびφＶの立ち上がりで規定し、終了タイミングをφＶの立ち下がりで規定している。第２露光期間の開始タイミングでφＳｕｂが立ち下がるとともにφＶが立ち上がることによって、光電変換部４の電荷はほぼ全て垂直転送部５側に移動することになり、φＶが立ち下がるまでその状態が続く。したがって、第２露光期間における反射光に基づく信号量Ｓ１が得られる。
【００３８】
ここで、本願発明者らによる検討によって、次のような課題が認識された。ＴＯＦ方式では、照射光のパルス幅Ｔｐは数十ｎｓ程度と非常に短い。このため、露光期間を制御するパルスにはｎｓレベルの精度が求められる。例えば図７に示す露光期間制御において、φＳｕｂの波形なまりが大きいと図９Ａのようになり、信号量Ｓ１が正しく得られない。また、φＳｕｂに遅延が生じると図９Ｂのようになり、この場合も信号量Ｓ１が正しく得られない。このため、距離計算に誤差が生じやすい。同様に、図８に示す露光期間制御において、φＳｕｂおよびφＶの波形なまりが大きいと図１０Ａのようになり、また、遅延が生じると図１０Ｂのようになる。いずれの場合も、信号量Ｓ１が正しく得られないため距離計算に誤差が生じやすい。
【００３９】
一方、固体撮像素子が測距ではなく通常の撮像装置に用いられる場合には、φＳｕｂは例えばフレーム毎に行われる光電変換部４のリセット動作（基板排出）のために用いられる。この場合、例えば１秒に６０回、約１６．７ｍｓのフレーム期間毎に、φＳｕｂを印加するだけでよい。したがって、φＳｕｂパルスにｎｓレベルの精度は必要とせず、このため、上述したような課題は生じない。
【００４０】
＜本実施形態の特徴と作用効果＞
上述したとおり、露光期間の制御にφＳｕｂを用いる場合、φＳｕｂの波形なまりや遅延を抑えないと、反射光による信号量が正確に測れなくなり、測定距離に誤差が生じやすくなる。これに対して本実施形態に係る固定撮像素子では、図１および図２で示したとおり、φＳｕｂを半導体基板１に与えるコンタクト１６の下方に、Ｎ型の不純物が導入された不純物導入部１０が形成されている。これにより、φＳｕｂが半導体基板１内を経て光電変換部４に伝わる経路において、基板表面に垂直な方向における抵抗Ｒ１を大幅に低減することができる。したがって、φＳｕｂの波形なまりや遅延が抑えられ、反射光による信号量を正確に測ることができるので、測定距離の誤差を低減することが可能になる。
【００４１】
ここで、図１に示す固定撮像素子は例えば、Ｎ型基板の上にＮ型エピタキシャル層を形成し、Ｐウェル領域３を形成することによって生成される。信号配線１４およびコンタクト１６はＰウェル領域３の外側の限られた領域に形成されるため、不純物導入部１０を形成しない場合、φＳｕｂの経路における抵抗Ｒ１は高くなりやすい。また、赤外光を用いた測距センサにおいては近赤外領域での感度が非常に重要となるため、高い感度を得るために光電変換部４を深く作る（例えば、５μｍ以上の深さにＶＯＤを形成する）ことがある。これに伴い、Ｎ型エピタキシャル層の厚みが増え、この結果、抵抗Ｒ１がより一層高くなってしまう。
【００４２】
そこで、不純物導入部１０を適切に形成するためには、主にＮ型エピタキシャル層の厚みに応じて、Ｎ型イオンを注入する回数を変えればよい。なお、異なる深さのＮ型イオン注入が増えるほど、抵抗Ｒ１を下げることに対してより有効である。また、深さ方向において不純物濃度にピークが生じる場合は、φＳｕｂの伝搬性の点からみて、そのピークは半導体基板１の深い位置にある方が好ましい。
【００４３】
以上のように本実施形態によると、φＳｕｂを半導体基板１に与えるコンタクト１６の下方に、Ｎ型の不純物が導入された不純物導入部１０を形成することによって、φＳｕｂが半導体基板１内を経て光電変換部４に伝わる経路において、基板表面に垂直な方向における抵抗Ｒ１を大幅に低減することができる。したがって、φＳｕｂの波形なまりや遅延が抑えられ、反射光による信号量を正確に測ることができるので、測定距離の誤差を低減することが可能になる。しかも、従来の固体撮像素子と比べて、構成や製造方法を大きく変える必要がなく、低コストで実現できる。
【００４４】
なお、水平方向における抵抗Ｒ２もφＳｕｂ波形に影響を与えるため、半導体基板１として、なるべく低抵抗な基板を用いることが好ましい。例えば、抵抗値が０．３Ω・ｃｍ以下のシリコン基板を用いればよい。図２のようなレイアウトの場合、第１信号端子１５から供給されたφＳｕｂは、画素アレイ部２の周辺の画素と中央部の画素とでその到達時間に差が生じる。仮に時間差が１ｎｓであっても、演算される距離に３０ｃｍ程度の差が生じる可能性がある。この差は、固体撮像素子の画素数を増やすとより顕著に現れる。半導体基板１として低抵抗な基板を用いることによって、このような問題を抑えることができる。
【００４５】
また、φＳｕｂの信号配線１４における遅延を抑えるために、φＳｕｂを印加する第１信号端子は複数個設けることが望ましい。またこの場合、複数の第１信号端子は、互いの距離を離して均等に配置することが望ましい。図１１はφＳｕｂを印加する第１信号端子の配置例である。図１１の固体撮像素子１００Ａでは、平面視において、画素アレイ部２の図面上側に３個の第１信号端子１５ａ，１５ｂ，１５ｃがほぼ均等に配置されており、画素アレイ部２の図面下側に３個の第１信号端子１５ｄ，１５ｅ，１５ｆがほぼ均等に配置されている。すなわち、複数の第１信号端子１５ａ〜１５ｆは、画素アレイ部２の列方向における両側に配置されている。このような配置により、φＳｕｂの遅延を画素アレイ部２全体でほぼ均等に抑えることができるとともに、固体撮像素子１００Ａのチップレイアウトをコンパクトにすることができる。なお、複数の第１信号端子を、画素アレイ部２の行方向における両側すなわち図面右側と左側に、配置してもかまわない。
【００４６】
図１２および図１３はφＶを印加する信号端子の配置例である。図１２は、図７に示したようなφＳｕｂで露光期間を制御する場合の配置例である。図１２では、φＶを印加するための第２信号端子１８は固体撮像素子１００Ｂの上辺、すなわち、画素アレイ部２から見て、φＳｕｂを印加する第１信号端子１５と同じ側に配置されている。第１信号端子１５と第２信号端子１８とを同じ辺に配置することによって、チップ面積の縮小を図ることができる。
【００４７】
一方、図１３は、図８に示したようなφＳｕｂおよびφＶで露光期間を制御する場合の配置例である。図１３では、φＶを印加するための第２信号端子１８ａ，１８ｂは、画素アレイ部２の行方向における両側に配置される。このような配置により、φＶを転送する配線をほぼ直線状に配置することができるので、φＶの波形なまりを抑えることができる。したがって、露光期間の制御の精度を高めることができる。
【００４８】
なお、固体撮像素子の画素数を増加する場合や固体撮像素子のチップサイズが大きくなる場合等においては、図１１、図１２、図１３いずれの場合においても、複数の第１信号端子は、画素アレイ部２の四方、つまり、図面右側、左側、上側、下側それぞれに配置してもよい。これにより、配線層での遅延をさらに抑えることができる。
【００４９】
（実施の形態２）
実施の形態２では、固体撮像素子はＣＭＯＳイメージセンサであるものとする。ただし、φＳｕｂの波形なまりや遅延を抑えることを目的とする点は、実施の形態１と同様である。ここでは、列並列型ＡＤ変換器搭載のＣＭＯＳイメージセンサを例にとって説明を行う。なお、断面構造は実施の形態１と同様であるため、本実施形態では省略する。
【００５０】
図１４は本実施形態に係る固体撮像素子の構成の一例を示す模式平面図である。図１４の固体撮像素子２００は、画素アレイ部２２、垂直信号線２５、水平走査線群２７、垂直走査回路２９、水平走査回路３０、タイミング制御部４０、カラム処理部４１、参照信号生成部４２、および出力回路４３を備える。また、固体撮像素子２００は、外部からマスタークロック信号の入力信号を受けるＭＣＬＫ端子、外部との間でコマンドまたはデータを送受信するためのＤＡＴＡ端子、外部への映像データを送信するためのＤ１端子を備え、これ以外にも電源電圧、グラウンド電圧が供給される端子類を備える。
【００５１】
画素アレイ部２２は、行列状に配置された複数の画素回路を有する。ここでは、図面の簡略化のために、垂直方向に２画素分、水平方向に２画素分のみ示している。水平走査回路３０は、カラム処理部４１における複数のカラムＡＤ回路内のメモリを順に走査することにより、ＡＤ変換された画素信号を出力回路４３に出力する。垂直走査回路２９は、画素アレイ部２２内の画素回路の行毎に設けられた水平走査線群２７を行単位に走査する。これにより、垂直走査回路２９は画素回路を行単位に選択し、選択した行に属する画素回路から画素信号を垂直信号線２５に同時に出力させる。水平走査線群２７は、画素回路の行と同数設けられている。
【００５２】
画素アレイ部２２内に設けられた各画素回路は光電変換部２４を有しており、各光電変換部２４は、信号電荷を掃き捨てるための縦型オーバーフロードレイン構造（ＶＯＤ）３２を有している。なお、図２と同様に、図示の都合上、ＶＯＤ３２は画素の面横方向に記載しているが、実際には画素のバルク方向（半導体基板の深さ方向）に構成されている。ＶＯＤ３２の制御も実施の形態１と同様であり、第１信号端子３５から供給されたφＳｕｂが信号配線３４を介して半導体基板に印加され、ＶＯＤ３２のポテンシャルバリアの制御に用いられる。
【００５３】
なお、断面模式図は省略しているが、図１と同様である。すなわち、本実施形態でも実施の形態１と同様に、Ｎ型エピタキシャル層を含むＮ型シリコン基板の一方の表面部に、Ｐウェル領域が形成されており、画素アレイ部２２にはＮ型の拡散領域によって光電変換部２４が形成されている。
【００５４】
ここでは、本開示に直接関係がないため詳しく図示はしていないが、ＣＭＯＳイメージセンサを測距センサとして使用する場合は、ＣＣＤと同様に、光電変換部２４の信号電荷を全画素同時に読み出す必要があり、読み出しトランジスタを介して読み出した電荷を一時的に保持する浮遊拡散層、または、画素内に浮遊拡散層とは別に電荷を蓄積するメモリ部を搭載した構成が望ましい。
【００５５】
図１４の構成から分かるように、ＣＭＯＳイメージセンサでは、実施の形態１で示したＣＣＤイメージセンサと比べて、垂直走査回路２９など多数の回路が搭載されている。すなわち、例えば同じ画素サイズ及び画素数のＣＣＤとＣＭＯＳイメージセンサとを比較した場合、ＣＭＯＳイメージセンサの方がチップ面積はより大きくなり、したがって、φＳｕｂの波形なまりや伝播遅延の影響をより受けやすいといえる。
【００５６】
したがって、実施形態１と同様に、φＳｕｂを半導体基板に与えるコンタクトの下方に、Ｎ型の不純物が導入された不純物導入部１０を形成することによって、φＳｕｂが半導体基板内を経て光電変換部２４に伝わる経路において、基板表面に垂直な方向における抵抗Ｒ１を大幅に低減することができる。したがって、φＳｕｂの波形なまりや遅延が抑えられ、反射光による信号量を正確に測ることができるので、測定距離の誤差を低減することが可能になる。また、実施形態１と同様に、半導体基板として低抵抗なシリコン基板を使うこともより効果的である。
【００５７】
なお、回路規模の大きいつまりチップサイズの大きいＣＭＯＳイメージセンサにおいては、配線層での遅延を抑えるため、φＳｕｂの信号端子３５は複数個設けることが設けることが望ましい。この場合、実施の形態１と同様に、距離の離れた位置に均等に配置するのが好ましい。
【００５８】
以上のように、上述の各実施形態に係る固体撮像素子をＴＯＦ型の測距カメラに利用することによって、従来の固体撮像素子を使うときに比べて、感度を高めたり解像度を高めたりしながら、高い測距精度を維持することが可能となる。
【００５９】
（実施の形態３）
実施の形態３では、実施の形態１と同じく、固体撮像素子はＣＣＤイメージセンサであるが、半導体基板上に形成されたＮ型エピタキシャル層を形成する過程が異なる。ただし、φＳｕｂの波形なまりや遅延を抑えることを目的とする点は、実施の形態１と同様である。ここでは、実施の形態１と異なる点を中心に説明を行う。
【００６０】
図１５Ａおよび１５Ｂは本実施形態に係る固体撮像素子の構成や製造工程の一例を示す模式断面図である。この固体撮像装置は、図１５Ｂに示すように、例えば、半導体基板１上のＮ型の第１のエピタキシャル層４００と第２のエピタキシャル層５００に跨って（第１のエピタキシャル層４００と第２のエピタキシャル層５００との境界を横切る形で、第１のエピタキシャル層４００と第２のエピタキシャル層５００とにわたって連続して）光電変換部４やその光電変換部４を分離する画素間分離部６が形成されている。
【００６１】
第１のエピタキシャル層４００と第２のエピタキシャル層５００とに跨って形成された光電変換部４は、同じ導電型の第１のＮ型層４０４及び第２のＮ型層５０４を含む。この光電変換部４は、第１のＮ型層４０４が形成された第１のエピタキシャル層４００上に、第２のエピタキシャル層５００を形成した後、第２のエピタキシャル層５００に第２のＮ型層５０４を形成することにより、形成される。第１のＮ型層４０４は第１のエピタキシャル層４００にのみ形成されているが、第２のＮ型層５０４は第１のエピタキシャル層４００と第２のエピタキシャル層５００とに跨って形成されており、第１のＮ型層４０４の全体又は一部と重なっている。第１のＮ型層４０４と第２のＮ型層５０４とは、電気的に接続されている。
【００６２】
また、第１のエピタキシャル層４００の表面上には、第１のＮ型層４０４と第２のＮ型層５０４とが第２のエピタキシャル層５００を表面からみたときに重なる位置にあるように、第２のＮ型層５０４の形成でその位置を決定するために用いられる工程位置合わせマークが形成されている。第２のエピタキシャル層の膜厚はたとえば５μｍ以下にすることが望ましい。そうすることで、不純物を精度良く注入することができ、また第１のエピタキシャル層４００とも確実に接続できる。
【００６３】
光電変換部４と同様に、固体撮像装置３００の周辺部でφＳｕｂが伝達される経路においても、同じ導電型の第１の不純物導入部４１０及び第２の不純物導入部５１０が含まれる。第１の不純物導入部４１０が形成された第１のエピタキシャル層４００上に、第２のエピタキシャル層５００を形成した後、第２のエピタキシャル層５００に第２の不純物導入部５１０を形成する。第１の不純物導入部４１０は第１のエピタキシャル層４００にのみ形成されているが、第２の不純物導入部５１０は第１のエピタキシャル層４００と第２のエピタキシャル層５００とに跨って形成される。これにより、φＳｕｂが伝達される経路における抵抗Ｒ１を大幅に低減することができ、特に、２度のエピタキシャル成長をする過程で高抵抗になりやすい第１のエピタキシャル層４００と第２のエピタキシャル層５００との界面の抵抗を抑えることが可能となる。この不純物導入部４１０及び５１０は例えば、Ｎ型イオン注入を複数回、異なる深さに行うことによって形成することができる。図１５Ｂでは第１のエピタキシャル層４００と第２のエピタキシャル層５００に、それぞれ２つの異なる深さにＮ型イオン（例えば、砒素や燐）を注入した構成例を模式的に示している。
【００６４】
図１５Ａは製造工程の一部を表しており、半導体基板１上に、第１のエピタキシャル層４００を形成したあとに、既存のリソグラフィ技術と不純物ドーピング技術とにより光電変換部４の一部や画素間分離部６の一部などを形成している工程を示している。このとき、同時に、固体撮像装置の周辺部、つまり、φＳｕｂが伝達される経路にも、既存の技術によって、Ｎ型の不純物が導入された不純物導入部４１０が形成されている。その後、第１のエピタキシャル層４００の表面上に、第２のエピタキシャル層を形成することで、既存の技術で深い光電変換部を形成しながら、φＳｕｂの伝達経路の抵抗も同時に低減することが容易にできる。
【００６５】
以上のように本実施形態によると、赤外光を用いた測距センサにおいて重要となる感度を、既存のリソグラフィ技術や不純物ドーピング技術を用いながら飛躍的に高めた場合でも、φＳｕｂを半導体基板１に与えるコンタクト１６の下方に、Ｎ型の不純物が導入された不純物導入部４１０、５１０を形成することによって、φＳｕｂが半導体基板１内を経て光電変換部４に伝わる経路において、基板表面に垂直な方向における抵抗Ｒ１を大幅に低減することができる。したがって、φＳｕｂの波形なまりや遅延が抑えられ、反射光による信号量を正確に測ることができるので、測定距離の誤差を低減することが可能になる。しかも、既存のリソグラフィ技術や不純物ドーピング技術を活用しながら実現できるため、新たな装置等の導入も必要もない。
【００６６】
なお、水平方向における抵抗Ｒ２を低抵抗化することや、φＳｕｂを印加する第１信号端子を複数個設けることがより有効であることは実施の形態１と同様である。また、実施の形態２のようなＣＭＯＳイメージセンサでも高感度と高精度を両立する測距センサが実現できることは同じである。
【００６７】
なお、本開示に係る固体撮像装置の用途は、ＴＯＦ型の測距カメラに限定されるものではなく、例えば、ステレオ方式、パターン照射型等他の方式の測距カメラに用いてもよい。また、測距カメラ以外の用途であっても、φＳｕｂの伝達特性を高めることによって、性能向上等の効果を得ることができる。
【００６８】
また、上述したように、本開示はＴＯＦ型のパルス方式に用いることが好ましいが、パルス方式以外のＴＯＦ型（例えば、反射光の位相遅れの程度を計測することで距離計測を行う位相差方式）に、本開示を用いても測距精度を高めることができる。
【００６９】
以上、実施の形態を説明したが、本開示はこれら実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
【産業上の利用可能性】
【００７０】
本開示では、例えば精度の高い測距センサとして利用可能な固体撮像素子が得られるので、例えば高精度の測距カメラやモーションカメラを実現するのに有用である。
【符号の説明】
【００７１】
１  半導体基板
２  画素アレイ部
３  ウェル領域
４  光電変換部
５  垂直転送部
６  画素間分離部
１０  不純物導入部
１２  縦型オーバードレイン構造（ＶＯＤ）
１４  信号配線
１５  第１信号端子
１５ａ〜１５ｆ  第１信号端子
１６  コンタクト（接続部）
１８，１８ａ，１８ｂ  第２信号端子
２２  画素アレイ部
２４  光電変換部
３２  縦型オーバーフロードレイン構造（ＶＯＤ）
３４  信号配線
３５  第１信号端子
１００  固体撮像素子
１００Ａ，１００Ｂ，１００Ｃ  固体撮像素子
２００  固体撮像素子
１０３  赤外光源
１０６  固体撮像素子
１１０  撮像装置
３００  固体撮像素子
４００  第１エピタキシャル層
４０４  第１Ｎ型層
４１０  第１不純物導入部
５００  第２エピタキシャル層
５０４  第２Ｎ型層
５１０  第２不純物導入部
φＳｕｂ  基板排出パルス信号
φＶ  電極駆動信号
【図１】
2016151982.tif 000005
【図２】
2016151982.tif 000006
【図３】
2016151982.tif 000007
【図４】
2016151982.tif 000008
【図５】
2016151982.tif 000009
【図６Ａ】
2016151982.tif 000010
【図６Ｂ】
2016151982.tif 000011
【図７】
2016151982.tif 000012
【図８】
2016151982.tif 000013
【図９Ａ】
2016151982.tif 000014
【図９Ｂ】
2016151982.tif 000015
【図１０Ａ】
2016151982.tif 000016
【図１０Ｂ】
2016151982.tif 000017
【図１１】
2016151982.tif 000018
【図１２】
2016151982.tif 000019
【図１３】
2016151982.tif 000020
【図１４】
2016151982.tif 000021
【図１５Ａ】
2016151982.tif 000022
【図１５Ｂ】
2016151982.tif 000023
【手続補正書】
【提出日】平成29年8月3日(2017.8.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
ウェル領域に形成されており、被写体までの距離を演算するための当該被写体からの反射光を信号電荷に変換する光電変換部と、
前記光電変換部が行列状に配置されている画素アレイ部と、
前記光電変換部から前記信号電荷が読み出される電荷転送部と、
前記半導体基板の表面部に形成される第１導電型の第１のエピタキシャル層と、
前記第１のエピタキシャル層上に形成される第１導電型の第２のエピタキシャル層と、
露光時間の開始と終了を、立ち下がりと立ち上がりにより、規定する排出パルス信号を印加するための第１信号端子と、
前記第１信号端子に印加される前記排出パルス信号を転送する信号配線と、
前記信号配線と、前記半導体基板表面における前記ウェル領域以外の部分とを電気的に接続する接続部と、
前記半導体基板における前記接続部の下方に、前記排出パルス信号が伝わり、第１導電型の不純物が導入される不純物導入部とを備え、
前記光電変換部は、当該光電変換部から前記電荷転送部への前記信号電荷の読み出しを制御する電極駆動信号がハイレベル、前記排出パルス信号がローレベルの状態で、前記信号電荷の読み出しが行われ、前記電極駆動信号がハイレベル、前記排出パルス信号がハイレベルの状態で、前記信号電荷の排出が行われ、
更に、前記光電変換部は、前記第１のエピタキシャル層及び前記第２のエピタキシャル層内の前記ウェル領域に形成される
ことを特徴とする固体撮像素子。
【請求項２】
前記光電変換部は、前記半導体基板の表面部に形成される第２導電型の前記ウェル領域に形成されている
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記光電変換部および前記不純物導入部が、前記第１のエピタキシャル層と前記第２のエピタキシャル層とに跨って形成されている
ことを特徴とする請求項１または２記載の固体撮像素子。
【請求項４】
行列状に配置される前記光電変換部の一部また前記不純物導入部の一部は、前記第１のエピタキシャル層と第２のエピタキシャル層を跨がないで前記第２のエピタキシャル層に形成されている
ことを特徴とする請求項１〜３のいずれか一項に記載の固体撮像素子。
【請求項５】
前記第１のエピタキシャル層と第２のエピタキシャル層とに跨って形成される前記光電変換部は、同じ導電型の第１の層および第２の層を含み、前記第１の層が形成される前記第１のエピタキシャル層上に前記第２のエピタキシャル層を形成した後、前記第２のエピタキシャル層に前記第２の層を形成することにより形成される
ことを特徴とする請求項１〜４のいずれか一項に記載の固体撮像素子。
【請求項６】
前記第１のエピタキシャル層と第２のエピタキシャル層とに跨って形成される前記不純物導入部は、同じ導電型の第１の不純物層および第２の不純物層を含み、前記第１の不純物層が形成される前記第１のエピタキシャル層上に前記第２のエピタキシャル層を形成した後、前記第２のエピタキシャル層に前記第２の不純物層を形成することにより形成される
ことを特徴とする請求項１〜５のいずれか一項に記載の固体撮像素子。
【請求項７】
ＴＯＦ（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ）型の測距センサとして用いられ、
前記排出パルス信号が、露光期間の制御に用いられる
ことを特徴とする請求項１〜６のうちいずれか１項記載の固体撮像素子。
【請求項８】
前記半導体基板は、抵抗値が０．３Ω・ｃｍ以下のシリコン基板である
ことを特徴とする請求項１〜７のうちいずれか１項記載の固体撮像素子。
【請求項９】
前記不純物導入部は、前記半導体基板表面から、前記第１導電型のイオンについて、注入深さが異なる複数回の注入を行うことによって、形成されている
ことを特徴とする請求項１〜８のいずれか一項に記載の固体撮像素子。
【請求項１０】
前記第１信号端子は、複数個、設けられている
ことを特徴とする請求項１〜９のいずれか一項に記載の固体撮像素子。
【請求項１１】
前記第１信号端子は、複数個、設けられており、
複数個の前記第１信号端子は、平面視において、前記画素アレイ部の行方向または列方向における両側に、配置されている
ことを特徴とする請求項１〜１０のいずれか一項に記載の固体撮像素子。
【請求項１２】
前記第１信号端子は、複数個、設けられており、
複数個の前記第１信号端子は、平面視において、前記画素アレイ部の四方に、配置されている
ことを特徴とする請求項１〜１０のいずれか一項に記載の固体撮像素子。
【請求項１３】
前記電極駆動信号を印加するための第２信号端子を備え、
前記第１信号端子および前記第２信号端子は、平面視において、前記画素アレイ部の行方向または列方向における同じ側に配置されている
ことを特徴とする請求項１〜１２のいずれか一項に記載の固体撮像素子。
【請求項１４】
前記電極駆動信号を印加するための第２信号端子を備え、
前記排出パルス信号とともに、前記電極駆動信号が、露光期間の制御に用いられ、
前記第２信号端子は、平面視において、前記画素アレイ部の行方向における両側に配置されている
ことを特徴とする請求項１〜１２のいずれか一項に記載の固体撮像素子。
【請求項１５】
被写体へ赤外光を照射する赤外光源と、
被写体からの反射光を受ける請求項１〜１４のうちいずれか１項記載の固体撮像素子と、を備えた撮像装置。
【国際調査報告】
2016151982.tif 000024
2016151982.tif 000025
2016151982.tif 000026
2016151982.tif 000027