(57)【要約】  半導体装置の信頼性を向上するため、一実施の形態における半導体チップにおいては、半導体チップの裏面に形成されている裏面電極の露出面に凹凸形状が形成されている。
2017094185.tif 000002
【特許請求の範囲】
【請求項１】
第１パワートランジスタが形成された半導体基板と、
前記半導体基板の第１面に形成され、かつ、前記第１パワートランジスタと電気的に接続された第１表面電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第１パワートランジスタと電気的に接続された第２表面電極と、
前記半導体基板の前記第１面とは反対側の第２面に形成され、かつ、前記第１パワートランジスタと電気的に接続された裏面電極と、
を含み、
前記裏面電極の表面には、凹凸形状が形成されている、半導体チップ。
【請求項２】
請求項１に記載の半導体チップにおいて、
前記裏面電極の厚さは、前記第１表面電極および前記第２表面電極のそれぞれの厚さよりも厚い、半導体チップ。
【請求項３】
請求項１に記載の半導体チップにおいて、
前記凹凸形状が形成されている前記裏面電極の前記表面の表面粗さは、前記第１表面電極の表面の表面粗さよりも粗い、半導体チップ。
【請求項４】
請求項１に記載の半導体チップにおいて、
前記第１パワートランジスタは、第１パワーＭＯＳＦＥＴであり、
前記第１表面電極は、前記第１パワーＭＯＳＦＥＴの第１ソースと電気的に接続され、
前記第２表面電極は、前記第１パワーＭＯＳＦＥＴの第１ゲートと電気的に接続され、
前記裏面電極は、前記第１パワーＭＯＳＦＥＴの第１ドレインと電気的に接続されている、半導体チップ。
【請求項５】
請求項４に記載の半導体チップにおいて、
前記半導体チップは、
前記第１パワーＭＯＳＦＥＴと逆直列に接続された第２パワーＭＯＳＦＥＴが形成された前記半導体基板と、
前記半導体基板の前記第１面に形成され、かつ、前記第２パワーＭＯＳＦＥＴの第２ソースと電気的に接続された第３表面電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第２パワーＭＯＳＦＥＴの第２ゲートと電気的に接続された第４表面電極と、
前記第２パワーＭＯＳＦＥＴのドレインと電気的に接続された前記裏面電極と、
を有する、半導体チップ。
【請求項６】
請求項５に記載の半導体チップにおいて、
前記裏面電極の厚さは、前記第１表面電極、前記第２表面電極、前記第３表面電極および前記第４表面電極のそれぞれの厚さよりも厚い、半導体チップ。
【請求項７】
第１半導体部品と、
前記第１半導体部品を封止する封止部材と、
を含み、
前記第１半導体部品は、
第１パワートランジスタが形成された半導体基板と、
前記半導体基板の第１面に形成され、かつ、前記第１パワートランジスタと電気的に接続された第１表面電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第１パワートランジスタと電気的に接続された第２表面電極と、
前記半導体基板の前記第１面とは反対側の第２面に形成され、かつ、前記第１パワートランジスタと電気的に接続された裏面電極と、
を有し、
前記裏面電極のうちの前記封止部材と接する表面には、第１凹凸形状が形成されている、半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記半導体装置は、配線基板を有し、
前記配線基板は、
基板と、
前記基板上に搭載された前記第１半導体部品と、
前記第１半導体部品を封止する前記封止部材と、
前記第１半導体部品と電気的に接続された配線と、
を含む、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第１凹凸形状が形成されている前記裏面電極の前記封止部材と接する面の表面粗さは、前記配線基板に形成されている前記配線の表面の表面粗さよりも粗い、半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記配線基板の前記配線には、第２凹凸形状が形成され、
前記第１凹凸形状が形成されている前記裏面電極の前記配線基板と接する面の表面粗さは、前記第２凹凸形状が形成されている前記配線の表面の表面粗さと同等である、半導体装置。
【請求項１１】
請求項８に記載の半導体装置において、
前記裏面電極の厚さは、前記配線の厚さと等しい、半導体装置。
【請求項１２】
請求項８に記載の半導体装置において、
前記裏面電極は、前記配線の材料と同じ材料から構成されている、半導体装置。
【請求項１３】
請求項８に記載の半導体装置において、
前記配線基板は、前記基板上に搭載され、かつ、前記第１半導体部品と電気的に接続された電子部品を含み、
前記電子部品は、前記封止部材で封止されている、半導体装置。
【請求項１４】
請求項７に記載の半導体装置において、
前記半導体装置は、
前記第１半導体部品を搭載する部品搭載部と、
前記第１半導体部品を封止する前記封止部材と、
を有し、
平面視において、前記部品搭載部は、前記第１半導体部品に内包される、半導体装置。
【請求項１５】
充放電可能な二次電池と、
前記二次電池を制御する半導体装置と、
を備える、電子装置であって、
前記半導体装置は、
前記二次電池の充放電を制御する制御部と、
前記制御部と電気的に接続され、かつ、充放電電流が流れる双方向接続部と、
を含み、
前記半導体装置は、
配線基板と、
前記配線基板に埋め込まれ、かつ、前記制御部が形成された制御チップと、
前記配線基板に埋め込まれ、かつ、前記双方向接続部が形成された半導体チップと、
を有し、
前記半導体チップには、
第１パワートランジスタと、前記第１パワートランジスタと逆直列に接続された第２パワートランジスタとが形成された半導体基板と、
前記半導体基板の第１面に形成され、かつ、前記第１パワートランジスタの第１ソースと電気的に接続された第１ソース電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第２パワートランジスタの第２ソースと電気的に接続された第２ソース電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第１パワートランジスタの第１ゲートと電気的に接続された第１ゲート電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第２パワートランジスタの第２ゲートと電気的に接続された第２ゲート電極と、
前記半導体基板の前記第１面とは反対側の第２面に形成され、かつ、前記第１パワートランジスタのドレインおよび前記第２パワートランジスタのドレインと電気的に接続された裏面電極と、
が形成され、
前記裏面電極のうちの前記配線基板と接する表面には、凹凸形状が形成されている、電子装置。
【請求項１６】
請求項１５に記載の電子装置において、
前記半導体チップのサイズは、前記制御チップのサイズよりも大きい、電子装置。
【請求項１７】
請求項１５に記載の電子装置において、
前記電子装置は、電池パックである、電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップおよび半導体装置並びに電子装置に関し、例えば、パワートランジスタが形成された半導体チップを封止部材で覆う構造体を含む半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２００６−１９３４１号公報（特許文献１）には、樹脂層を含む多層基板の内部に半導体チップを埋め込み、この半導体チップの裏面の表面粗さを粗くする技術が記載されている。【０００３】
特開２００３−１６３２４０号公報（特許文献２）には、複数枚の基板の間に半導体チップを埋め込む技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１９３４１号公報
【特許文献２】特開２００３−１６３２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、半導体装置は、半導体部品を封止部材で封止した構造体から構成される。特に、集積回路を形成した半導体部品として、半導体チップがあるが、この半導体チップはシリコンを主成分として形成されていることが多い。したがって、半導体装置の信頼性向上の観点から、半導体チップと封止部材との密着性を向上するために、シリコンと封止部材の材料との密着性を向上することが検討されることが多い。【０００６】
ところが、本発明者は、特に、パワートランジスタを形成した半導体チップに着目すると、半導体チップと封止部材との密着性を向上するためには、新たな検討事項が存在することを見出した。すなわち、近年では、小型化を図りながら単位トランジスタの集積度を向上するために、パワートランジスタの構造として、半導体チップの厚さ方向に電流を流す縦型構造が採用されることが多い。この場合、半導体チップのドレイン側またはコレクタ側の面（裏面）に電極（以下、裏面電極と呼ぶ）を形成することが行なわれる。したがって、パワートランジスタを形成した半導体チップを封止部材で封止する場合、裏面電極と封止部材との密着性も考慮する必要がある。特に、本発明者の見出した新たな知見によると、裏面電極と封止部材との密着性は、シリコンと封止部材の材料との密着性よりも悪く、このことから、半導体装置の信頼性を向上するためには、裏面電極と封止部材との密着性を向上する工夫が必要とされるのである。つまり、パワートランジスタを形成した半導体チップを封止部材で封止する構造体から半導体装置を構成する場合、半導体装置の信頼性を向上するためには、裏面電極と封止部材との密着性を向上する工夫が望まれるのである。【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態における半導体チップには、半導体チップの裏面に形成されている裏面電極の表面には、凹凸形状が形成されている。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】携帯電話機を背面側から見た平面図である。
【図２】電池パックの概略構成を示す模式図である。
【図３】半導体チップに形成された双方向接続部の簡単な回路構成を示す回路図である。
【図４】電池パックの回路構成例を示す回路図である。
【図５】通常動作時のリチウムイオン電池から制御部への電源供給経路を説明する図である。
【図６】プリチャージ時の充電器から制御部への電源供給経路を説明する図である。
【図７】プリチャージ時の充電器からリチウムイオン電池へのプリチャージ電流が流れる電流経路を説明する図である。
【図８】逆充電電流を遮断する経路を説明する図である。
【図９】実施の形態１における半導体チップと回路要素との対応関係を模式的に示す図である。
【図１０】実施の形態１における半導体チップの具体的な構成を示す断面図である。
【図１１】セル形成領域に形成されている単位トランジスタのデバイス構造の一例を示す断面図である。
【図１２】実施の形態１における半導体装置の構成を示す断面図である。
【図１３】実施の形態１における半導体チップの製造工程を示す断面図である。
【図１４】図１３に続く半導体チップの製造工程を示す断面図である。
【図１５】図１４に続く半導体チップの製造工程を示す断面図である。
【図１６】図１５に続く半導体チップの製造工程を示す断面図である。
【図１７】図１６に続く半導体チップの製造工程を示す断面図である。
【図１８】実施の形態１における半導体装置の製造工程を示す断面図である。
【図１９】図１８に続く半導体装置の製造工程を示す断面図である。
【図２０】図１９に続く半導体装置の製造工程を示す断面図である。
【図２１】図２０に続く半導体装置の製造工程を示す断面図である。
【図２２】実施の形態２における半導体装置の製造工程を示す断面図である。
【図２３】（ａ）は、実施の形態３における半導体装置の下面から見た平面図であり、（ｂ）は、図２３（ａ）のＡ−Ａ線で切断した断面図である。
【発明を実施するための形態】
【００１１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１４】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１５】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１６】
（実施の形態１）
＜用語の説明＞
本明細書において、「電子部品」とは、電子を利用した部品を意味し、特に、半導体内の電子を利用した部品は「半導体部品」となる。この「半導体部品」の例としては、半導体チップを挙げることができる。したがって、「半導体チップ」を包含する語句が「半導体部品」であり、「半導体部品」の上位概念が「電子部品」となる。
【００１７】
また、本明細書において、「半導体装置」とは、半導体部品と、この半導体部品と電気的に接続された外部接続端子とを備える構造体であり、かつ、半導体部品が封止体で覆われている構造体（配線基板に埋め込まれている構造体も含む）を意味する。特に、「半導体装置」は、外部接続端子によって、外部装置と電気的に接続可能に構成されている。
【００１８】
さらに、本明細書において、「パワートランジスタ」とは、複数の単位トランジスタ（セルトランジスタ）を並列接続することによって（例えば、数千個から数十万個の単位トランジスタを並列接続する）、単位トランジスタの許容電流よりも大きな電流においても、単位トランジスタの機能を実現する単位トランジスタの集合体を意味する。例えば、単位トランジスタがスイッチング素子として機能する場合、「パワートランジスタ」は、単位トランジスタの許容電流よりも大きな電流にも適用可能なスイッチング素子となる。特に、本明細書において、「パワートランジスタ」という用語は、例えば、「パワーＭＯＳＦＥＴ」と「ＩＧＢＴ」の両方を包含する上位概念を示す語句として使用している。
【００１９】
＜携帯電話機の外観構成＞
図１は、携帯電話機（スマートフォン）ＭＰを背面側から見た平面図である。図１に示すように、本実施の形態１における携帯電話機ＭＰは、略矩形形状をしており、携帯電話機ＭＰの裏面には、携帯電話機ＭＰを動作させるための電源を含む電池パックＢＰＡＣが内蔵されている。電池パックＢＰＡＣは、例えば、充放電可能な二次電池を有しており、この二次電池が携帯電話機ＭＰを動作させるための電源として機能する。また、電池パックＢＰＡＣは、携帯電話機ＭＰから取り外し可能となっており、電池パックＢＰＡＣの性能が劣化した場合、容易に新品の電池パックＢＰＡＣと取り換えることができる。
【００２０】
＜電池パックの概略構成＞
図２は、電池パックＢＰＡＣの概略構成を示す模式図である。図２に示すように、例えば、電池パックＢＰＡＣは、充放電可能な二次電池の一例であるリチウムイオン電池ＬＩＢと、このリチウムイオン電池ＬＩＢの充放電を制御する半導体装置ＳＡとを備え、リチウムイオン電池ＬＩＢと半導体装置ＳＡとが電気的に接続された電子装置として構成されている。そして、図２に示すように、半導体装置ＳＡは、パワートランジスタが形成された半導体チップＣＨＰ１と、集積回路が形成された半導体チップＣＨＰ２と、コンデンサ（容量素子）や抵抗素子などの電子部品とを含んでいる。このとき、図２に示すように、半導体チップＣＨＰ１のサイズは、半導体チップＣＨＰ２のサイズよりも大きくなっており、半導体チップ（制御チップ）ＣＨＰ２は、リチウムイオン電池ＬＩＢの充放電を制御する制御部として機能し、半導体チップＣＨＰ１は、この制御部と電気的に接続されて、充放電電流が流れる双方向接続部として機能する。そして、半導体装置ＳＡには、外部と接続可能な外部接続端子ＴＥが形成されており、この半導体装置ＳＡに形成されている外部接続端子ＴＥを携帯電話機本体と接続することにより、電池パックＢＰＡＣから携帯電話機本体に電源を供給することができる。以上のようにして、電池パックＢＰＡＣが概略構成されていることになる。
【００２１】
＜双方向接続部の有用性＞
上述したように、電池パックＢＰＡＣには、双方向接続部として機能する半導体チップＣＨＰ１が含まれているが、以下では、この半導体チップＣＨＰ１に形成されている双方向接続部の有用性について説明する。双方向接続部は、双方向に電流を流す用途に使用され、例えば、双方向接続部は、二次電池の充放電電流を流す半導体部品として、パワートランジスタが形成された半導体チップＣＨＰ１から構成される。
【００２２】
図３は、半導体チップＣＨＰ１に形成された双方向接続部ＩＲＵの簡単な回路構成を示す回路図である。図３において、双方向接続部ＩＲＵは、例えば、ｎチャネル型の電界効果トランジスタからなる放電用パワートランジスタＱ１と、ｎチャネル型の電界効果トランジスタからなる充電用パワートランジスタＱ２とを逆直列に接続した構成を有している。すなわち、双方向接続部ＩＲＵでは、放電用パワートランジスタＱ１のドレインと充電用パワートランジスタＱ２のドレインとが電気的に接続されるように、放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とが接続されている。言い換えれば、放電用パワートランジスタＱ１に寄生的に形成されるボディダイオードＢＤ１のカソードと、充電用パワートランジスタＱ２に寄生的に形成されるボディダイオードＢＤ２のカソードとが電気的に接続されるように、放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とが接続されているということもできる。このように構成されている双方向接続部ＩＲＵにおいては、例えば、図３に示すように、左側から右側に向かって放電電流を流すことができるとともに、右側から左側に向かって充電電流を流すことができる。すなわち、双方向接続部ＩＲＵには、互いに反対方向の放電電流と充電電流とが流れる。
【００２３】
ここで、例えば、双方向接続部ＩＲＵを放電用パワートランジスタＱ１だけから構成する場合を考える。この場合においても、放電用パワートランジスタＱ１をオン状態にすることにより、放電電流と充電電流を流すことができると考えられる。ところが、双方向接続部ＩＲＵを放電用パワートランジスタＱ１だけから構成する場合、放電用パワートランジスタＱ１をオフ状態にして放電電流を止めようとしても、放電用パワートランジスタＱ１に寄生的に形成されているボディダイオードＢＤ１を介して放電電流が流れてしまう。このように、双方向接続部ＩＲＵを放電用パワートランジスタＱ１だけから構成する場合では、放電電流を止めることができなくなる不都合が生じるのである。一方、双方向接続部ＩＲＵを充電用パワートランジスタＱ２だけから構成する場合、充電用パワートランジスタＱ２をオフ状態にして充電電流を止めようとしても、充電用パワートランジスタＱ２に寄生的に形成されているボディダイオードＢＤ２を介して充電電流が流れてしまう。このように、双方向接続部ＩＲＵを充電用パワートランジスタＱ２だけから構成する場合では、充電電流を止めることができなくなる不都合が生じるのである。
【００２４】
そこで、上述した不都合を解消するため、双方向接続部ＩＲＵでは、図３に示すように、放電用パワートランジスタＱ１と充電用パワートランジスタＱ２の両方を備えるとともに、放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とを逆直列接続しているのである。これにより、放電電流や充電電流を止める制御を実施することができるのである。以下に、この理由について説明する。
【００２５】
図３において、放電用パワートランジスタＱ１をオン状態にし、かつ、充電用パワートランジスタＱ２をオン状態とすることにより、放電電流を流すことができる。そして、放電電流を止める際には、放電用パワートランジスタＱ１をオフ状態にし、かつ、充電用パワートランジスタＱ２をオフ状態とする。このとき、放電用パワートランジスタＱ１をオフ状態にしても、放電用パワートランジスタＱ１に寄生的に存在するボディダイオードＢＤ１を介して放電電流が流れる。しかしながら、図３に示す双方向接続部ＩＲＵは、放電用パワートランジスタＱ１と逆直列接続された充電用パワートランジスタＱ２を有している。この充電用パワートランジスタＱ２がオフ状態となっているとともに、充電用パワートランジスタＱ２に寄生的に形成されているボディダイオードＢＤ２が放電電流の流れる方向に対して逆方向となる。このため、このボディダイオードＢＤ２によって、放電電流の流れが阻止されることになる。このことから、図３に示す双方向接続部ＩＲＵでは、放電電流を止めるように制御することができるのである。
【００２６】
同様に、図３において、放電用パワートランジスタＱ１をオン状態にし、かつ、充電用パワートランジスタＱ２をオン状態とすることにより、充電電流を流すことができる。そして、充電電流を止める際には、放電用パワートランジスタＱ１をオフ状態にし、かつ、充電用パワートランジスタＱ２をオフ状態とする。このとき、充電用パワートランジスタＱ２をオフ状態にしても、充電用パワートランジスタＱ２に寄生的に存在するボディダイオードＢＤ２を介して充電電流が流れる。しかしながら、図３に示す双方向接続部ＩＲＵは、充電用パワートランジスタＱ２と逆直列接続された放電用パワートランジスタＱ１を有している。この放電用パワートランジスタＱ１がオフ状態となっているとともに、放電用パワートランジスタＱ１に寄生的に形成されているボディダイオードＢＤ１が充電電流の流れる方向に対して逆方向となることから、このボディダイオードＢＤ１によって、充電電流の流れが阻止されることになる。このことから、図３に示す双方向接続部ＩＲＵでは、充電電流を止めるように制御することができるのである。
【００２７】
以上のことから、図３に示すように、双方向接続部ＩＲＵを逆直列接続された放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とから構成することにより、放電電流および充電電流のそれぞれのオン／オフ制御を行なうことができるのである。すなわち、図３に示す双方向接続部ＩＲＵによって、放電電流および充電電流のそれぞれのオン／オフ制御を行なうことができるのであって、この点において、図３に示す双方向接続部ＩＲＵの有用性が存在するのである。
【００２８】
＜電池パックの回路構成＞
次に、上述した双方向接続部ＩＲＵを有する電池パックＢＰＡＣの回路構成について説明する。図４は、電池パックＢＰＡＣの回路構成例を示す回路図である。図４において、電池パックＢＰＡＣは、電池パックＢＰＡＣの正端子Ｐａｃｋ＋と負端子Ｐａｃｋ−との間に、充放電可能な二次電池の一例であるリチウムイオン電池ＬＩＢを備えている。このリチウムイオン電池ＬＩＢは、リチウムイオン電池ＬＩＢの充放電を制御する制御部ＣＵと電気的に接続されている。具体的に、制御部ＣＵは、例えば、制御ＩＣから構成されており、リチウムイオン電池ＬＩＢと制御部ＣＵの入力端子（端子ＶＩＮ１、ＶＩＮ２、ＶＩＮ３／４）とが電気的に接続されている。また、制御部ＣＵの端子（Ｉｓｅｎｓ０、Ｉｓｅｎｓ１）は、電池パックＢＰＡＣの負端子Ｐａｃｋ−と電気的に接続されている。
【００２９】
次に、リチウムイオン電池ＬＩＢと双方向接続部ＩＲＵとがヒューズ（Ｆｕｓｅ）を介して電気的に接続されており、さらに、双方向接続部ＩＲＵは、電池パックＢＰＡＣの正端子Ｐａｃｋ＋と電気的に接続されている。そして、双方向接続部ＩＲＵは、互いに逆直列接続された放電用パワートランジスタＱ１と充電用パワートランジスタＱ２から構成されており、放電用パワートランジスタＱ１には、寄生的にボディダイオードＢＤ１が形成され、同様に、充電用パワートランジスタＱ２にも、寄生的にボディダイオードＢＤ２が形成されている。
【００３０】
ここで、双方向接続部ＩＲＵと制御部ＣＵとは電気的に接続されている。具体的には、放電用パワートランジスタＱ１のゲートと制御部ＣＵの端子ＣＦとが電気的に接続され、充電用パワートランジスタＱ２のゲートと制御部ＣＵの端子ＤＦとが電気的に接続されている。これにより、制御部ＣＵによって、双方向接続部ＩＲＵを流れる充放電電流のオン／オフが制御される。
【００３１】
続いて、制御部ＣＵの電源端子ＶＣＣは、直列接続されたダイオードＤ１およびダイオードＤ２を介して、リチウムイオン電池ＬＩＢと電気的に接続されている。また、ダイオードＤ１とダイオードＤ２との間の接続ノードと制御部ＣＵの端子ＶＢＡＴとが電気的に接続されている。
【００３２】
さらに、電池パックＢＰＡＣの正端子Ｐａｃｋ＋と制御部ＣＵの端子ＶＩＮ１２とが電気的に接続されているとともに、電池パックＢＰＡＣの正端子Ｐａｃｋ＋と制御部ＣＵの電源端子ＶＣＣとの間に保護ダイオードＰＤが接続されている。具体的に、この保護ダイオードＰＤにおいては、アノードが電池パックＢＰＡＣの正端子Ｐａｃｋ＋と接続され、かつ、カソードが制御部ＣＵの電源端子ＶＣＣと接続されている。また、制御部ＣＵの電源端子ＶＣＣには、ｐチャネル型の電界効果トランジスタからなるノーマリオン型パワートランジスタＱ３が電気的に接続され、このノーマリオン型パワートランジスタＱ３は、ヒューズ（Ｆｕｓｅ）と双方向接続部ＩＲＵとの間の接続ノードに接続されている。そして、ノーマリオン型パワートランジスタＱ３のゲートは、制御部ＣＵの端子ＰＦと電気的に接続されている。以上のようにして、電池パックＢＰＡＣが回路構成されている。
【００３３】
＜電池パックの回路動作＞
以下では、電池パックＢＰＡＣの主要な回路動作について説明する。
【００３４】
まず、図４において、充放電の基本動作について説明する。電池パックＢＰＡＣの正端子Ｐａｃｋ＋と負端子Ｐａｃｋ−との間に負荷を接続して、リチウムイオン電池ＬＩＢから放電電流を流す動作について説明する。図４において、制御部ＣＵの端子ＣＦから放電用パワートランジスタＱ１のゲートにしきい値電圧以上のゲート電圧を印加し、かつ、制御部ＣＵの端子ＤＦから充電用パワートランジスタＱ２のゲートにしきい値電圧以上のゲート電圧を印加する。これにより、双方向接続部ＩＲＵを構成する放電用パワートランジスタＱ１および充電用パワートランジスタＱ２がオン状態となる。この結果、リチウムイオン電池ＬＩＢから、ヒューズおよび双方向接続部ＩＲＵを介して、電池パックＢＰＡＣの正端子Ｐａｃｋ＋へ放電電流が流れる。一方、放電電流を停止させる場合には、制御部ＣＵの端子ＣＦから放電用パワートランジスタＱ１のゲートにしきい値電圧未満のゲート電圧を印加し、かつ、制御部ＣＵの端子ＤＦから充電用パワートランジスタＱ２のゲートにしきい値電圧未満のゲート電圧を印加する。これにより、双方向接続部ＩＲＵを構成する放電用パワートランジスタＱ１および充電用パワートランジスタＱ２がオフ状態となる。この結果、リチウムイオン電池ＬＩＢからの放電電流は、双方向接続部ＩＲＵにおいて遮断される。
【００３５】
次に、電池パックＢＰＡＣの正端子Ｐａｃｋ＋と負端子Ｐａｃｋ−との間に充電器を接続して、リチウムイオン電池ＬＩＢへ充電電流を流す動作について説明する。図４において、制御部ＣＵの端子ＣＦから放電用パワートランジスタＱ１のゲートにしきい値電圧以上のゲート電圧を印加し、かつ、制御部ＣＵの端子ＤＦから充電用パワートランジスタＱ２のゲートにしきい値電圧以上のゲート電圧を印加する。これにより、双方向接続部ＩＲＵを構成する放電用パワートランジスタＱ１および充電用パワートランジスタＱ２がオン状態となる。この結果、充電器と接続されている電池パックＢＰＡＣの正端子Ｐａｃｋ＋から、双方向接続部ＩＲＵおよびヒューズを介して、リチウムイオン電池ＬＩＢへ充電電流が流れる。一方、充電電流を停止させる場合には、制御部ＣＵの端子ＣＦから放電用パワートランジスタＱ１のゲートにしきい値電圧未満のゲート電圧を印加し、かつ、制御部ＣＵの端子ＤＦから充電用パワートランジスタＱ２のゲートにしきい値電圧未満のゲート電圧を印加する。これにより、双方向接続部ＩＲＵを構成する放電用パワートランジスタＱ１および充電用パワートランジスタＱ２がオフ状態となる。この結果、充電器からの充電電流は、双方向接続部ＩＲＵにおいて遮断される。
【００３６】
続いて、リチウムイオン電池ＬＩＢの通常動作時において、リチウムイオン電池ＬＩＢから制御部ＣＵへの電源供給経路について説明する。図５は、通常動作時のリチウムイオン電池ＬＩＢから制御部ＣＵへの電源供給経路を説明する図である。図５において、通常動作時のリチウムイオン電池ＬＩＢから制御部ＣＵへの電源供給経路として、以下に示す経路がある。すなわち、リチウムイオン電池ＬＩＢからダイオードＤ１およびダイオードＤ２を経由して制御部ＣＵの電源端子ＶＣＣに至る経路（１）と、リチウムイオン電池ＬＩＢからヒューズおよびノーマリオン型パワートランジスタＱ３を経由して制御部ＣＵの電源端子ＶＣＣに至る経路（２）とが存在することがわかる。
【００３７】
次に、リチウムイオン電池ＬＩＢが空の時（プリチャージ時）において、充電器から制御部ＣＵへの電源供給経路について説明する。図６は、プリチャージ時の充電器から制御部ＣＵへの電源供給経路を説明する図である。図６において、プリチャージ時の充電器から制御部ＣＵへの電源供給経路として、電池パックＢＰＡＣの正端子Ｐａｃｋ＋から保護ダイオードＰＤを経由して制御部ＣＵの電源端子ＶＣＣに至る経路が存在する。
【００３８】
続いて、プリチャージ時における充電電流の電流経路について説明する。図７は、プリチャージ時の充電器からリチウムイオン電池ＬＩＢへのプリチャージ電流が流れる電流経路を説明する図である。まず、図７において、プリチャージ電流が流れる電流経路として、電池パックＢＰＡＣの正端子Ｐａｃｋ＋から、双方向接続部ＩＲＵおよびヒューズを介して、リチウムイオン電池ＬＩＢへ流れる経路が考えられる。しかしながら、リチウムイオン電池ＬＩＢが空の時（プリチャージ時）において、特に、過放電状態（電池電圧が著しく低下した状態）では、制御部ＣＵの動作電圧が充分に得られず、この結果、制御部ＣＵによる双方向接続部ＩＲＵの制御を行なうことができないのである。すなわち、制御部ＣＵの端子ＣＦから放電用パワートランジスタＱ１のゲートにしきい値電圧以上のゲート電圧を印加し、かつ、制御部ＣＵの端子ＤＦから充電用パワートランジスタＱ２のゲートにしきい値電圧以上のゲート電圧を印加して、放電用パワートランジスタＱ１および充電用パワートランジスタＱ２がオン状態とすることができないのである。
【００３９】
そこで、図７に示すように、プリチャージ電流が流れる電流経路として、電池パックＢＰＡＣの正端子Ｐａｃｋ＋から、保護ダイオードＰＤおよびノーマリオン型パワートランジスタＱ３を経由して、リチウムイオン電池ＬＩＢへプリチャージ電流を流す経路が設けられているのである。この経路では、たとえ、過放電状態で制御部ＣＵの動作電圧が充分に得られない場合であっても、ゲート電圧が０Ｖで動作するノーマリオン型パワートランジスタＱ３によって、プリチャージ電流の流れる電流経路を確保することができる。
【００４０】
次に、電池パックＢＰＡＣに対して誤って逆充電する場合（異常時）の逆充電電流を遮断する機能について説明する。図８は、逆充電電流を遮断する経路を説明する図である。図８において、まず、逆充電時には、電池パックＢＰＡＣの正端子Ｐａｃｋ＋に負電位が印加され、かつ、電池パックＢＰＡＣの負端子Ｐａｃｋ−に正電位が印加されることになる。この場合、図８に示すように、リチウムイオン電池ＬＩＢからヒューズを介して双方向接続部ＩＲＵに流れる逆充電電流は、双方向接続部ＩＲＵ内の充電用パワートランジスタＱ２に寄生的に形成されているボディダイオードＢＤ２によって遮断される。一方、図８に示すように、逆充電電流には、リチウムイオン電池ＬＩＢからダイオードＤ１およびダイオードＤ２を介して電池パックＢＰＡＣの正端子Ｐａｃｋ＋に流れる逆充電電流が存在する。さらには、逆充電電流は、ノーマリオン型パワートランジスタＱ３を介して電池パックＢＰＡＣの正端子Ｐａｃｋ＋に流れる逆充電電流と、制御部ＣＵの電源端子ＶＣＣから電池パックＢＰＡＣの正端子Ｐａｃｋ＋に流れる逆充電電流も存在する。これらの逆充電電流は、図８に示すように、保護ダイオードＰＤによって遮断される。以上のことから、電池パックＢＰＡＣでは、双方向接続部ＩＲＵ内のボディダイオードＢＤ２と、保護ダイオードＰＤとによって、逆充電電流を遮断する機能が実現されている。
【００４１】
＜改善の検討＞
以上のように構成されている電池パックＢＰＡＣにおいては、携帯電話機ＭＰの薄型化や、充電容量の増大を図るための二次電池の電池パックＢＰＡＣ内での占有率の増大などを実現するために、電池パックＢＰＡＣに占める半導体装置ＳＡの薄型化への要求が高まっている。そして、この要求に応えるため、半導体チップＣＨＰ１や半導体チップＣＨＰ２や電子部品ＥＰＴを配線基板の表面ではなく、例えば、図２に示すように、配線基板の内部に埋め込むことが検討されている。なぜなら、配線基板の内部に部品を埋め込む構成によれば、配線基板の表面に部品を実装する構成に比べて、半導体装置ＳＡの薄型化を図ることができるからである。
【００４２】
ところが、特に、配線基板に埋め込む電子部品のうち、双方向接続部ＩＲＵが形成されている半導体チップＣＨＰ１には、図３に示すように、放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とが形成されている。そして、双方向接続部ＩＲＵが形成されている半導体チップＣＨＰ１では、放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とが逆直列接続されていることから、放電用パワートランジスタＱ１のドレインと充電用パワートランジスタＱ２のドレインとを接続する必要がある。このとき、放電用パワートランジスタＱ１のドレインと充電用パワートランジスタＱ２のドレインとを低抵抗で接続するために、半導体チップＣＨＰ１の裏面に金属膜からなる裏面電極を形成している。したがって、双方向接続部ＩＲＵが形成されている半導体チップＣＨＰ１を配線基板に埋め込む場合、半導体チップＣＨＰ１の主成分であるシリコンと埋め込み部材（封止部材）との密着性だけでなく、裏面電極と埋め込み部材（封止部材）との密着性を考慮する必要がある。特に、本発明者の見出した新たな知見によると、裏面電極と埋め込み部材との密着性は、シリコンと埋め込み部材との密着性よりも悪く、このことから、半導体チップＣＨＰ１を配線基板に埋め込んだ構造からなる半導体装置の信頼性を向上するためには、裏面電極と埋め込み部材との密着性を向上する工夫が必要とされるのである。そこで、本実施の形態１では、裏面電極と埋め込み部材との密着性を向上する工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について、図面を参照しながら説明することにする。
【００４３】
＜実施の形態１における半導体チップの構成＞
図９は、本実施の形態１における半導体チップＣＨＰ１と回路要素との対応関係を模式的に示す図である。図９に示すように、本実施の形態１における半導体チップＣＨＰ１は、例えば、シリコンからなる半導体基板ＳＵＢを有している。この半導体基板ＳＵＢには、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）からなる放電用パワートランジスタＱ１と、パワーＭＯＳＦＥＴからなる充電用パワートランジスタＱ２とが形成されている。そして、図９に示すように、半導体基板ＳＵＢの裏面には、電極（裏面電極ＢＥ）が形成されており、この裏面電極ＢＥは、放電用パワートランジスタＱ１のドレインおよび充電用パワートランジスタＱ２のドレインと接続されている。すなわち、裏面電極ＢＥは、共通ドレイン電極として機能する。
【００４４】
一方、半導体基板ＳＵＢの表面には、放電用パワートランジスタＱ１のソースと電気的に接続された電極（表面電極、ソース電極（ソースパッド）Ｓ１）が形成されているとともに、放電用パワートランジスタＱ１のゲートと電気的に接続された電極（表面電極、ゲート電極（ゲートパッド）Ｇ１）とが形成されている。同様に、半導体基板ＳＵＢの表面には、充電用パワートランジスタＱ２のソースと電気的に接続された電極（表面電極、ソース電極（ソースパッド）Ｓ２）が形成されているとともに、充電用パワートランジスタＱ２のゲートと電気的に接続された電極（表面電極、ゲート電極（ゲートパッド）Ｇ２）とが形成されている。
【００４５】
なお、図９に示すように、半導体基板ＳＵＢに形成されている放電用パワートランジスタＱ１には、寄生的にボディダイオードＢＤ１が形成されることになり、ボディダイオードＢＤ１のアノードは、放電用パワートランジスタＱ１のソースと電気的に接続され、かつ、ボディダイオードＢＤ１のカソードは、放電用パワートランジスタＱ１のドレインと電気的に接続される。同様に、半導体基板ＳＵＢに形成されている充電用パワートランジスタＱ２には、寄生的にボディダイオードＢＤ２が形成されることになり、ボディダイオードＢＤ２のアノードは、充電用パワートランジスタＱ２のソースと電気的に接続され、かつ、ボディダイオードＢＤ２のカソードは、充電用パワートランジスタＱ２のドレインと電気的に接続される。
【００４６】
以上のようにして、本実施の形態１における半導体チップＣＨＰ１には、放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とが形成され、かつ、放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とが逆直列に接続されている。これにより、半導体チップＣＨＰ１には、双方向接続部が形成されていることになる。
【００４７】
次に、図１０は、本実施の形態１における半導体チップＣＨＰ１の具体的な構成を示す断面図である。図１０に示すように、本実施の形態１における半導体チップＣＨＰ１は、半導体基板ＳＵＢを有し、この半導体基板ＳＵＢに、互いに逆直列で接続された放電用パワートランジスタ（図示せず）と充電用パワートランジスタ（図示せず）が形成されている。そして、半導体基板ＳＵＢの裏面には、放電用パワートランジスタと充電用パワートランジスタの共通ドレイン電極として機能する裏面電極ＢＥが形成されている。この裏面電極ＢＥの表面、すなわち、裏面電極ＢＥのうち、半導体基板ＳＵＢの裏面と対向する面とは反対側の面（あるいは半導体基板ＳＵＢの裏面と同じ側の面）（以下、露出面ＳＵＲと呼ぶ）には、凹凸形状ＲＧ１が形成されている。
【００４８】
一方、半導体基板ＳＵＢの裏面とは反対側の表面には、ソース電極Ｓ１およびゲート電極Ｇ１が形成されている。このとき、ソース電極Ｓ１は、放電用パワートランジスタのソースと電気的に接続され、ゲート電極Ｇ１は、放電用パワートランジスタのゲートと電気的に接続されている。また、半導体基板ＳＵＢの裏面とは反対側の表面には、ソース電極Ｓ２およびゲート電極Ｇ２も形成されている。このとき、ソース電極Ｓ２は、充電用パワートランジスタのソースと電気的に接続され、ゲート電極Ｇ２は、充電用パワートランジスタのゲートと電気的に接続されている。そして、図１０に示すように、半導体基板ＳＵＢの表面を覆うように、表面保護膜（パッシベーション膜、絶縁膜）ＰＡＳが形成されており、この表面保護膜ＰＡＳからソース電極Ｓ１の表面の一部およびソース電極Ｓ２の表面の一部が露出している。このとき、表面保護膜ＰＡＳから露出しているソース電極Ｓ１の表面には、柱状電極（ピラー電極）ＰＥ１Ａが形成され、かつ、表面保護膜ＰＡＳから露出しているソース電極Ｓ２の表面には、柱状電極ＰＥ２Ａが形成されている。同様に、図１０に示すように、表面保護膜ＰＡＳからゲート電極Ｇ１の表面の一部およびゲート電極Ｇ２の表面の一部が露出している。そして、表面保護膜ＰＡＳから露出しているゲート電極Ｇ１の表面には、柱状電極ＰＥ１Ｂが形成され、かつ、表面保護膜ＰＡＳから露出しているゲート電極Ｇ２の表面には、柱状電極ＰＥ２Ｂが形成されている。
【００４９】
以上のことから、本実施の形態１における半導体チップＣＨＰ１は、複数のパワートランジスタが形成された半導体基板ＳＵＢを有する。ここで、半導体基板ＳＵＢの表面（第１面）には、複数のパワートランジスタのうちの第１パワートランジスタ（放電用パワートランジスタ）のソースと電気的に接続されたソース電極（第１表面電極）Ｓ１が形成され、かつ、複数のパワートランジスタのうちの第２パワートランジスタ（充電用パワートランジスタ）のソースと電気的に接続されたソース電極（第２表面電極）Ｓ２とが形成されている。また、半導体基板ＳＵＢの表面（第１面）には、第１パワートランジスタ（放電用パワートランジスタ）のゲートと電気的に接続されたゲート電極（第１制御電極）Ｇ１が形成され、かつ、第２パワートランジスタ（充電用パワートランジスタ）のゲートと電気的に接続されたゲート電極（第２制御電極）Ｇ２とが形成されている。一方、半導体基板ＳＵＢの表面とは反対側の裏面（第２面）には、第１パワートランジスタ（放電用パワートランジスタ）のドレインおよび第２パワートランジスタ（充電用パワートランジスタ）のドレインと電気的に接続された裏面電極（共通ドレイン電極）ＢＥが形成されている。このとき、裏面電極ＢＥの露出面（下面）ＳＵＲには、凹凸形状ＲＧ１が形成されている。
【００５０】
次に、本実施の形態１における半導体チップＣＨＰ１を構成するそれぞれの構成要素の材料について説明する。まず、半導体基板ＳＵＢは、シリコンから構成されており、内部には、例えば、シリコンにリン（Ｐ）や砒素（Ａｓ）などのｎ型不純物を導入したｎ型半導体領域や、シリコンにホウ素（Ｂ）などのｐ型不純物を導入したｐ型不純物を導入したｐ型半導体領域が形成されている。
【００５１】
続いて、裏面電極ＢＥは、例えば、チタン膜（Ｔｉ膜）と、チタン膜上に形成されたニッケル膜（Ｎｉ膜）と、ニッケル膜上に形成された銀膜（Ａｇ膜）との積層膜から形成されている。ただし、裏面電極ＢＥは、これに限定されるものではなく、裏面電極ＢＥの露出面ＳＵＲにレーザで記号を捺印することを考慮して、さらに、銀膜上にニッケル膜を形成してもよいし、チタン膜と銅膜（Ｃｕ膜）との積層膜から構成することもできる。
【００５２】
ソース電極Ｓ１およびソース電極Ｓ２は、例えば、アルミニウム膜やアルミニウム合金膜から構成され、同様に、ゲート電極Ｇ１およびゲート電極Ｇ２も、例えば、アルミニウム膜やアルミニウム合金膜から構成されている。すなわち、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２は、同層で形成されたアルミニウム膜やアルミニウム合金膜から形成されていることになる。さらに、ソース電極Ｓ１上に形成されている柱状電極ＰＥ１Ａや、ゲート電極Ｇ１上に形成されている柱状電極ＰＥ１Ｂや、ソース電極Ｓ２上に形成されている柱状電極ＰＥ２Ａ」や、ゲート電極Ｇ２上に形成されている柱状電極ＰＥ２Ｂは、例えば、いずれも、主に銅膜から構成されている。一方、表面保護膜ＰＡＳは、例えば、酸化シリコン膜や窒化シリコン膜などの絶縁膜から構成されている。
【００５３】
次に、本実施の形態１における半導体チップＣＨＰ１を構成する主要な構成要素の寸法（厚さ）について説明する。まず、半導体基板ＳＵＢの厚さは、例えば、１００μｍ〜２００μｍ程度である。また、半導体基板ＳＵＢの表面に形成されているソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１，Ｇ２のそれぞれの厚さは、例えば、４μｍ〜５μｍ程度である。一方、半導体基板ＳＵＢの裏面に形成されている裏面電極ＢＥの厚さは、例えば、１０μｍ〜３０μｍ程度であり、この裏面電極ＢＥの露出面ＳＵＲに形成されている凹凸形状ＲＧ１の凹凸の差（段差）は、例えば、３μｍ〜５μｍ程度である。
【００５４】
したがって、本実施の形態１における半導体チップＣＨＰ１において、裏面電極ＢＥの厚さは、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２のそれぞれの厚さよりも厚いことになる。また、凹凸形状ＲＧ１が形成されている裏面電極ＢＥの露出面ＳＵＲの表面粗さは、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２のそれぞれの表面の表面粗さよりも粗くなっている。すなわち、本実施の形態１では、裏面電極ＢＥの露出面ＳＵＲに意図的に凹凸形状を形成している一方、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２のそれぞれの表面には、意図的には凹凸形状を形成していない。このため、たとえ、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２のそれぞれの表面に製造工程でのエッチング処理によって意図しない凹凸形状が形成されたとしても、このソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２のそれぞれの表面に形成される凹凸形状は、裏面電極ＢＥの露出面ＳＵＲに意図的に形成している凹凸形状ＲＧ１よりも小さくなる。言い換えれば、裏面電極ＢＥの露出面ＳＵＲに意図的に形成している凹凸形状ＲＧ１は、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２のそれぞれの表面に形成される凹凸形状よりも大きくなる。この結果、裏面電極ＢＥの露出面ＳＵＲの表面粗さは、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２のそれぞれの表面の表面粗さよりも粗くなることになる。以上のようして、本実施の形態１における半導体チップＣＨＰ１が構成されていることになる。
【００５５】
＜半導体チップのデバイス構造＞
続いて、本実施の形態１における半導体チップＣＨＰ１に形成されているパワートランジスタのデバイス構造について説明する。
【００５６】
本実施の形態における半導体チップＣＨＰ１には、例えば、図９に示すように、半導体チップＣＨＰ１の厚さ方向に電流を流す縦型トランジスタからなる放電用パワートランジスタＱ１と充電用パワートランジスタＱ２とが形成されている。具体的に、図９において、中心線ＣＬの左側領域に放電用パワートランジスタＱ１が形成されており、中心線ＣＬの右側領域に充電用パワートランジスタＱ２が形成されている。そして、図９に示す裏面電極ＢＥは、中心線ＣＬの左側領域に形成されている放電用パワートランジスタＱ１のドレインとして機能するとともに、中心線ＣＬの右側領域に形成されている充電用パワートランジスタＱ２のドレインとしても機能する。すなわち、半導体チップＣＨＰ１に形成されている放電用パワートランジスタＱ１のドレインと充電用パワートランジスタＱ２のドレインとは電気的に接続されている。ここで、放電用パワートランジスタＱ１のデバイス構造と充電用パワートランジスタＱ２のデバイス構造は同等であるため、以下では、例えば、放電用パワートランジスタＱ１に着目して、パワートランジスタのデバイス構造について説明することにする。放電用パワートランジスタＱ１は、数千個から数十万個の単位トランジスタ（セルトランジスタ）を並列接続することにより構成されており、以下に示す図１１では、互いに隣り合う２個の単位トランジスタを例に挙げて、放電用パワートランジスタＱ１のデバイス構造について説明する。
【００５７】
図１１は、セル形成領域に形成されている単位トランジスタのデバイス構造の一例を示す断面図である。図１１において、例えば、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物を含有するシリコンからなる基板層１Ｓ上にエピタキシャル層ＥＰＩが形成されている。このエピタキシャル層ＥＰＩは、例えば、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物が導入されたシリコンを主成分とする半導体層から構成されている。この基板層１Ｓとエピタキシャル層ＥＰＩは、パワートランジスタ（放電用パワートランジスタＱ１および充電用パワートランジスタＱ２）のドレインとして機能する構成要素である。なお、本実施の形態１では、図１１に示すように、基板層１Ｓとエピタキシャル層ＥＰＩとを合わせて半導体基板ＳＵＢと呼ぶことにする。
【００５８】
次に、エピタキシャル層ＥＰＩの表面に素子部が形成されている。具体的に、本実施の形態１における素子部には、エピタキシャル層ＥＰＩの表面にチャネル領域ＣＨが形成されており、このチャネル領域ＣＨを貫通してエピタキシャル層ＥＰＩに達するトレンチＴＲが形成されている。このとき、トレンチＴＲの内壁には、ゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にトレンチＴＲを埋め込むようにゲートＧＥが形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、例えば、酸化シリコン膜よりも誘電率の高い高誘電率膜から形成することもできる。また、ゲートＧＥは、例えば、ポリシリコン膜から形成されている。
【００５９】
続いて、トレンチＴＲに隣接するチャネル領域ＣＨの表面にソース領域ＳＲが形成されている。そして、ゲートＧＥが埋め込まれたトレンチＲＥの上面およびソース領域ＳＲ上にわたって絶縁膜ＢＰＳＧが形成されている。チャネル領域ＣＨは、例えば、ボロン（Ｂ）などのｐ型不純物を導入した半導体領域から構成され、ソース領域ＳＲは、例えば、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物を導入した半導体領域から構成されている。
【００６０】
次に、互いに隣り合うトレンチＴＲの間には、絶縁膜ＢＰＳＧおよびソース領域ＳＲを貫通して、チャネル領域ＣＨに達する溝が形成されており、この溝の底部にボディコンタクト領域ＢＣが形成されている。このボディコンタクト領域ＢＣは、例えば、ボロン（Ｂ）などのｐ型不純物が導入された半導体領域から構成されており、ボディコンタクト領域ＢＣの不純物濃度は、チャネル領域ＣＨの不純物濃度よりも高くなっている。
【００６１】
続いて、底部にボディコンタクト領域ＢＣが形成された溝を埋め込むようにバリア導体膜ＢＣＦおよびタングステン膜からなるプラグＰＬＧ１が形成されており、プラグＰＬＧ１上を含む絶縁膜ＢＰＳＧ上にバリア導体膜ＢＣＦおよびアルミニウム合金膜ＡＦが形成されている。これにより、アルミニウム合金膜ＡＦは、ソース領域ＳＲと電気的に接続されるとともに、ボディコンタクト領域ＢＣを介してチャネル領域ＣＨとも電気的に接続されることになる。すなわち、図１１に示すアルミニウム合金膜ＡＦは、例えば、図１０に示すソース電極Ｓ１（ソース電極Ｓ２）を構成することになる。
【００６２】
このとき、ボディコンタクト領域ＢＣは、プラグＰＬＧ１とのオーミック接触を確保する機能を有し、このボディコンタクト領域ＢＣが存在することにより、ソース領域ＳＲとチャネル領域ＣＨは同電位で電気的に接続されることになる。
【００６３】
したがって、ソース領域ＳＲをエミッタ領域とし、チャネル領域ＣＨをベース領域とし、かつ、エピタキシャル層ＥＰＩをコレクタ領域とする寄生ｎｐｎバイポーラトランジスタのオン動作を抑制することができる。すなわち、ソース領域ＳＲとチャネル領域ＣＨが同電位で電気的に接続されているということは、寄生ｎｐｎバイポーラトランジスタのエミッタ領域とベース領域との間に電位差が生じていないこと意味し、これによって、寄生ｎｐｎバイポーラトランジスタのオン動作を抑制することができる。
【００６４】
次に、図１１に示すように、基板層１Ｓの裏面には、裏面電極ＢＥが形成されており、この裏面電極ＢＥの露出面ＳＵＲには、意図的に形成された凹凸形状ＲＧ１が存在する。
【００６５】
以上のようにして、本実施の形態における半導体チップＣＨＰ１の内部にパワートランジスタ（放電用パワートランジスタＱ１および充電用パワートランジスタＱ２）のデバイス構造が形成されていることになる。
【００６６】
なお、半導体チップＣＨＰ１の内部に形成されているパワートランジスタにおいては、ｎ型半導体層であるエピタキシャル層ＥＰＩと、ｐ型半導体層であるチャネル領域ＣＨとによって、寄生ダイオードであるボディダイオードが形成される。すなわち、エピタキシャル層ＥＰＩとチャネル領域ＣＨとの間には、チャネル領域ＣＨをアノードとし、かつ、エピタキシャル層ＥＰＩをカソードとするｐｎ接合ダイオードであるボディダイオードが形成されることになる。
【００６７】
＜実施の形態１における半導体装置の構成＞
続いて、本実施の形態１における半導体装置の構成例について説明する。図１２は、本実施の形態１における半導体装置ＳＡ１の構成を示す断面図である。図１２に示すように、基板２Ｓ上に半導体部品を含む複数の電子部品が搭載されている。具体的には、基板２Ｓ上に、半導体チップＣＨＰ１と、半導体チップＣＨＰ２と、例えば、コンデンサや抵抗素子などの電子部品ＥＰＴとが搭載されている。ここで、本実施の形態１における半導体装置ＳＡ１は、例えば、図４に示す双方向接続部ＩＲＵが形成された半導体チップＣＨＰ１と、制御部ＣＵが形成された半導体チップＣＨＰ２と、その他の受動部品を構成する電子部品ＥＰＴとを備えることから、充放電可能な二次電池の一例であるリチウムイオン電池ＬＩＢの充放電を制御する半導体装置となる。
【００６８】
図１２に示すように、半導体チップＣＨＰ１は、半導体チップＣＨＰ１の表面を基板２Ｓの上面に対向させた状態で基板２Ｓに接続されている（フェイスダウン実装）。具体的には、ソース電極Ｓ１上に形成された柱状電極ＰＥ１Ａと、ゲート電極Ｇ１上に形成された柱状電極ＰＥ１Ｂと、ソース電極Ｓ２上に形成された柱状電極ＰＥ２Ａと、ゲート電極Ｇ２上に形成された柱状電極ＰＥ２Ｂとが基板２Ｓに形成された端子（図示せず）に接続するように、半導体チップＣＨＰ１が基板２Ｓに搭載される。同様に、半導体チップＣＨＰ２は、半導体チップＣＨＰ２の表面を基板２Ｓの上面に対向させた状態で基板２Ｓに接続されている。さらに、電子部品ＥＰＴは、電子部品ＥＰＴの端子が基板２Ｓの端子と接続するように、電子部品ＥＰＴが基板２Ｓ上に搭載されている。
【００６９】
そして、基板２Ｓには、基板２Ｓの上面に形成された端子と電気的に接続するプラグＰＬＧが基板２Ｓを貫通するように形成されている。また、基板２Ｓの下面には、複数の配線ＷＬ２が形成されており、プラグＰＬＧと配線ＷＬ２とが電気的に接続されている。したがって、基板２Ｓの上面に形成された端子と基板２Ｓの下面に形成された配線ＷＬ２とは、プラグＰＬＧを介して電気的に接続されることになる。
【００７０】
一方、基板２Ｓの上面上に搭載されている半導体チップＣＨＰ１と半導体チップＣＨＰ２と電子部品ＥＰＴとを覆うように、樹脂封止部材Ｒ１が形成されており、この樹脂封止部材Ｒ１と基板２Ｓを貫通するようにスルーホールＴＨが形成されている。さらに、樹脂封止部材Ｒ１の表面には、複数の配線ＷＬ１が形成されており、この配線ＷＬ１は、スルーホールＴＨを介して、基板２Ｓの下面に形成されている配線ＷＬ２と電気的に接続されている。このように構成されている本実施の形態１における半導体装置ＳＡ１では、図１２に示すように、半導体チップＣＨＰ１と半導体チップＣＨＰ２と電子部品ＥＰＴとが基板２Ｓと樹脂封止部材Ｒ１からなる配線基板ＷＢの内部に埋め込まれていることになる。
【００７１】
次に、図１２において、半導体チップＣＨＰ１に形成された裏面電極ＢＥは、樹脂封止部材Ｒ１と接触しており、裏面電極ＢＥの樹脂封止部材Ｒ１と接触する面には、凹凸形状ＲＧ１が形成されている。一方、例えば、配線ＷＬ１の樹脂封止部材Ｒ１と接触する面にも凹凸形状ＲＧ２が形成されている。また、配線ＷＬ１の樹脂封止部材Ｒ１と接触する面にも凹凸形状ＲＧ２が形成されている。このとき、凹凸形状ＲＧ１が形成されている裏面電極ＢＥの樹脂封止部材Ｒ１と接する面の表面粗さは、凹凸形状ＲＧ２が形成されている配線ＷＬ１および配線ＷＬ２のそれぞれの表面の表面粗さと同等である。言い換えれば、裏面電極ＢＥに形成されている凹凸形状ＲＧ１の凹凸の差（段差）は、配線ＷＬ１や配線ＷＬ２に形成されている凹凸形状ＲＧ２の凹凸の差と同等となっている。ただし、本実施の形態１において、裏面電極ＢＥの樹脂封止部材Ｒ１と接触する面には、必ず凹凸形状ＲＧ１が形成されているのに対し、配線ＷＬ１や配線ＷＬ２には、必ずしも凹凸形状ＲＧ２が形成されているとは限らない。このことから、この場合は、凹凸形状ＲＧ１が形成されている裏面電極ＢＥの樹脂封止部材Ｒ１と接する面の表面粗さは、配線ＷＬ１の表面および配線ＷＬ２の表面の表面粗さよりも粗いということができる。
【００７２】
続いて、図１２に示すように、半導体チップＣＨＰ１の外形サイズは、半導体チップＣＨＰ２の外形サイズよりも大きくなっており、特に、半導体チップＣＨＰ１の厚さは、半導体チップＣＨＰ２の厚さよりも厚くなっている。これは、半導体チップＣＨＰ１には、パワートランジスタが形成されているのに対し、半導体チップＣＨＰ２には、ロジック回路に代表される集積回路が形成されているからである。すなわち、半導体チップＣＨＰ１には、数千〜数十万個の単位トランジスタが形成されているとともに、耐圧を確保するために厚さの厚いエピタキシャル層が形成されていることから、ロジック回路に代表される低消費電力の集積回路が形成されている半導体チップＣＨＰ２よりも外形サイズが大きくなるからである。つまり、パワートランジスタが形成されている半導体チップＣＨＰ１には、集積回路が形成されている半導体チップＣＨＰ２よりも、大電流を取り扱うとともに、耐圧も確保する必要があるため、半導体チップＣＨＰ１の外形サイズは、半導体チップＣＨＰ２の外形サイズよりも大きくなるのである。
【００７３】
次に、図１２において、半導体チップＣＨＰ１に形成されている裏面電極ＢＥの厚さは、配線基板ＷＢに形成されている配線ＷＬの厚さや配線ＷＬ２の厚さと同程度となっている。ここで、半導体チップＣＨＰ１に形成されている裏面電極ＢＥは、上述したように、チタン膜とニッケル膜と銀膜との積層膜から構成されているが、これに限定されるものではなく、配線ＷＬ１や配線ＷＬ２と同じ材料であるチタン膜と銅膜との積層膜から構成することもできる。すなわち、裏面電極ＢＥは、抵抗率の低い金属膜を幅広く適用できる。
【００７４】
＜実施の形態１における特徴＞
続いて、本実施の形態１における特徴点について説明する。まず、本実施の形態１における第１特徴点は、例えば、図１２に示すように、パワートランジスタが形成された半導体チップＣＨＰ１が配線基板ＷＢの内部に埋め込まれている点にある。これにより、本実施の形態１によれば、半導体チップＣＨＰ１を配線基板ＷＢ上に搭載する構成に比べて、半導体装置ＳＡ１の薄型化を図ることができる。
【００７５】
例えば、配線基板ＷＢ上に半導体チップＣＨＰ１を搭載する構成では、配線基板ＷＢと半導体チップＣＨＰ１とを含む半導体装置全体の厚さは、配線基板ＷＢ自体の厚さと、半導体チップＣＨＰ１の厚さとの和となるばかりか、半導体チップＣＨＰ１を封止部材で封止する必要もあることを考慮すると、さらに、半導体チップＣＨＰ１を覆う封止部材の厚さも加算されることになる。この結果、配線基板ＷＢ上に半導体チップＣＨＰ１を搭載する構成では、半導体装置の薄型化が困難になるのである。
【００７６】
これに対し、本実施の形態１における半導体装置ＳＡ１では、図１２に示すように、パワートランジスタが形成された半導体チップＣＨＰ１を配線基板ＷＢの内部に埋め込んでいる（第１特徴点）。この結果、本実施の形態１における半導体装置ＳＡ１全体の厚さは、配線基板ＷＢの厚さと同等となり、これによって、半導体装置ＳＡ１の薄型化を図ることができるのである。特に、本実施の形態１では、半導体チップＣＨＰ１を配線基板ＷＢの内部に埋め込んでいるため、配線基板ＷＢ自体が半導体チップＣＨＰ１を覆う封止部材としても機能することになる。この結果、本実施の形態１における半導体装置ＳＡ１では、新たに半導体チップＣＨＰ１を覆う封止部材を設ける必要性がなくなる。したがって、本実施の形態１によれば、新たに設けられる封止部材の厚さを考慮する必要がなくなり、この封止部材の厚さの分だけ、さらに半導体装置ＳＡ１の薄型化を実現することができる。
【００７７】
すなわち、本実施の形態１における第１特徴点によれば、半導体チップＣＨＰ１を配線基板ＷＢの内部に埋め込むことの直接的な効果として、半導体チップＣＨＰ１の厚さとはほとんど無関係に配線基板ＷＢの厚さだけで、半導体装置ＳＡ１の厚さを規定することができ、これによって、半導体装置ＳＡ１の薄型化を図ることができる。
【００７８】
また、本実施の形態１における第１特徴点によれば、半導体チップＣＨＰ１を配線基板ＷＢの内部に埋め込むことの間接的な効果として、配線基板ＷＢ自体が半導体チップＣＨＰ１を保護する封止部材として機能することから、半導体チップＣＨＰ１を封止するための新たな封止部材が不要となる。このことは、新たな封止部材を設けることによる厚さの増加を考慮する必要がなくなることを意味し、この点によっても、半導体装置ＳＡ１の薄型化を図ることができる。さらには、副次的な効果として、新たな封止部材を使用する必要がなくなるので、半導体装置ＳＡ１の製造コストを削減できるという効果も得られる。
【００７９】
以上のように、本実施の形態１における第１特徴点によれば、上述した半導体チップＣＨＰ１を配線基板ＷＢの内部に埋め込むことの直接的な効果と間接的な効果との相乗効果によって、半導体装置ＳＡ１の薄型化を図ることができるという顕著な効果を得ることができる。この結果、例えば、本実施の形態１における半導体装置ＳＡ１を電池パックに使用することにより、電池パックの薄型化を実現することができる。これにより、本実施の形態１によれば、携帯電話機の薄型化や、充電容量の増大を図るための二次電池の電池パック内での占有率の増大などに寄与する半導体装置ＳＡ１を提供することができる。
【００８０】
さらに、本実施の形態１における第１特徴点によれば、以下に示す利点も得ることができる。例えば、配線基板ＷＢの表面に半導体チップＣＨＰ１を含む電子部品を搭載する構成では、配線基板ＷＢと電子部品との接続信頼性を向上するために、アンダーフィル樹脂や半田材のフィレットを形成する必要がある。したがって、この場合、電子部品の実装領域として、電子部品の搭載領域だけでなく、アンダーフィル樹脂や半田材のフィレットを形成する領域も確保する必要があることになる。これに対し、本実施の形態１における第１特徴点によれば、電子部品を配線基板ＷＢの内部に埋め込んでおり、この場合、アンダーフィル樹脂や半田材のフィレットを形成する必要がなくなる。したがって、本実施の形態１によれば、アンダーフィル樹脂や半田材のフィレットを形成する領域を確保しなくても良くなる結果、半導体装置ＳＡ１の小型化を図ることができる。つまり、本実施の形態１における第１特徴点は、半導体装置ＳＡ１の薄型化だけでなく、半導体装置ＳＡ１の小型化も図ることができる点で有用である。
【００８１】
次に、本実施の形態１における第２特徴点は、例えば、図１２に示すように、パワートランジスタが形成された半導体チップＣＨＰ１の裏面に裏面電極ＢＥが形成され、かつ、この裏面電極ＢＥの厚さが、半導体チップＣＨＰ１の表面に形成されたソース電極Ｓ１、Ｓ２の厚さよりも厚い点にある。これにより、半導体チップＣＨＰ１に形成されているパワートランジスタのオン抵抗の低減を図ることができる。
【００８２】
具体的には、本実施の形態１における半導体チップＣＨＰ１には、双方向接続部が形成されており、互いに逆直列接続された放電用パワートランジスタと充電用パワートランジスタとを備えている。すなわち、放電用パワートランジスタと充電用パワートランジスタとは、逆直列接続されていることから、放電用パワートランジスタのドレインと充電用パワートランジスタのドレインとは電気的に接続されていることになる。つまり、本実施の形態１では、放電用パワートランジスタのドレインとして機能し、かつ、充電用パワートランジスタのドレインとしても機能するエピタキシャル層によって、放電用パワートランジスタのドレインと充電用パワートランジスタのドレインとが電気的に接続されることになる。ただし、エピタキシャル層は半導体層であることから、エピタキシャル層だけで放電用パワートランジスタのドレインと充電用パワートランジスタのドレインとを電気的に接続する場合、オン抵抗が大きくなる。このことから、本実施の形態１では、半導体チップＣＨＰ１の裏面に、例えば、低抵抗な金属膜から構成される裏面電極ＢＥを形成している。これにより、放電用パワートランジスタのドレインと充電用パワートランジスタのドレインとは、エピタキシャル層だけでなく、低抵抗な裏面電極ＢＥによっても電気的に接続されることになるため、オン抵抗を低減することができる。
【００８３】
特に、本実施の形態１では、オン抵抗の低減効果を大きくするため、裏面電極ＢＥの厚さを厚くしている。なぜなら、裏面電極ＢＥの厚さを厚くするほど、裏面電極ＢＥの抵抗が低下するからである。具体的に、本実施の形態１では、裏面電極ＢＥの厚さは、半導体チップＣＨＰ１の表面に形成されているソース電極Ｓ１、Ｓ２の厚さよりも厚くなっている。これにより、双方向絶族部として機能する半導体チップＣＨＰ１のオン抵抗を低減することができる。ただし、オン抵抗を低減する観点からは、裏面電極ＢＥの厚さを厚くすることが望ましいが、裏面電極ＢＥの厚さを厚くしすぎると、半導体チップＣＨＰ１を埋め込んだ配線基板ＷＢとの線膨張係数の相違から配線基板ＷＢに反りが発生しやすくなる。このことから、例えば、本実施の形態１では、オン抵抗の低減を図るため、裏面電極ＢＥの厚さをソース電極Ｓ１、Ｓ２の厚さよりも厚くする一方、配線基板ＷＢに反りが発生することを抑制するため、裏面電極ＢＥの厚さを、約３０μｍ程度よりも小さくしている。この結果、本実施の形態１によれば、配線基板ＷＢに発生する反りを抑制しながら、オン抵抗の低減を図ることができるという顕著な効果を得ることができる。
【００８４】
以上のように、本実施の形態１における半導体装置ＳＡ１は、上述した第１特徴点および第２特徴点を有しており、これによって、半導体装置ＳＡ１の薄型化および小型化と、オン抵抗の低減による半導体装置ＳＡ１の性能向上を図ることができる。
【００８５】
ただし、第１特徴点および第２特徴点を備える半導体装置ＳＡ１を実現するにあたって、裏面電極ＢＥと配線基板ＷＢとの密着性の観点から改善すべき事項が存在する。具体的には、本発明者の検討によると、裏面電極ＢＥと埋め込み部材（配線基板ＷＢ）との密着性は、シリコンと埋め込み部材との密着性よりも悪く、このことから、半導体チップＣＨＰ１を配線基板ＷＢに埋め込んだ構造からなる半導体装置の信頼性を向上するためには、裏面電極ＢＥと埋め込み部材との密着性を向上する工夫が必要とされるのである。すなわち、半導体チップＣＨＰ１を埋め込んだ配線基板ＷＢに熱ストレスや機械ストレスが加わると、裏面電極ＢＥが埋め込み部材から剥離して、半導体装置ＳＡ１の信頼性低下を招くことになる。特に、この剥離は、裏面電極ＢＥと埋め込み材料との密着性がそれほど良好でない点とともに、例えば、図１２に示すように、半導体チップＣＨＰ１の外形サイズが半導体チップＣＨＰ２の外形サイズよりも大きい点に起因して生じやすくなる。すなわち、裏面電極ＢＥと埋め込み材料との接触面積が大きくなる点と、裏面電極ＢＥの厚さを厚く形成する点との相乗要因によって、裏面電極ＢＥと配線基板ＷＢとの間の剥離が顕在化しやすいのである。つまり、パワートランジスタが形成された半導体チップＣＨＰ１では、半導体チップＣＨＰ１の裏面に埋め込み材料との密着性の良好ではない裏面電極ＢＥを形成する点と、この裏面電極ＢＥの厚さを厚く形成する点と、半導体チップＣＨＰ１の外形サイズが大きくなる点で、半導体チップＣＨＰ２よりも配線基板からの剥離が顕在化しやすいのである。そこで、本実施の形態１では、剥離が顕在化しやすい半導体チップＣＨＰ２に着目して、裏面電極ＢＥと埋め込み部材との密着性を向上する工夫を施しており、この工夫点が本実施の形態１における第３特徴点である。以下に、この第３特徴点について説明する。
【００８６】
本実施の形態１における第３特徴点は、例えば、図１２に示すように、裏面電極ＢＥの埋め込み部材（配線基板ＷＢ）と接触する面に、意図的な凹凸形状ＲＧ１を形成している点にある。これにより、本実施の形態１における第３特徴点によれば、裏面電極ＢＥに形成された凹凸形状ＲＧ１に起因するアンカー効果によって、裏面電極ＢＥと配線基板ＷＢとの密着性を向上することができる。このことは、裏面電極ＢＥと配線基板ＷＢとの密着性の向上を通じて、半導体チップＣＨＰ１の配線基板ＷＢからの剥離が効果的に抑制されることを意味し、これによって、半導体装置ＳＡ１の信頼性を向上することができる。
【００８７】
特に、アンカー効果を大きくして、裏面電極ＢＥと配線基板ＷＢとの密着性を向上する観点からは、裏面電極ＢＥに形成される凹凸形状ＲＧ１は、凹凸の差（段差）が大きいことが望ましい。具体的に、凹凸形状ＲＧ１の凹凸の差は、約３μｍ〜５μｍ程度にすることができる。ここで、例えば、図１２に示すように、配線基板ＷＢに形成されている配線ＷＬ１や配線ＷＬ２においても、配線基板ＷＢとの密着性を向上するために、凹凸形状ＲＧ２を形成することがある。この場合、裏面電極ＢＥに形成される凹凸形状ＲＧ１を配線ＷＬ１や配線ＷＬ２に形成される凹凸形状ＲＧ２と同等にすることができる。
【００８８】
なお、配線基板ＷＢに形成されている配線ＷＬ１や配線ＷＬ２は、配線基板ＷＢ（エポキシ樹脂）との密着性を向上する観点から、密着性の良好な材料から構成されている。したがって、半導体チップＣＨＫＰ１の裏面に形成されている裏面電極ＢＥの材料を配線ＷＬ１や配線ＷＬ２の材料と同様の材料から構成することにより、さらに配線基板ＷＢとの密着性を向上することができる。例えば、配線ＷＬ１や配線ＷＲＬ２は、チタン膜と銅膜との積層膜から構成されるため、チタン膜とニッケル膜と銀膜との積層膜に替えて、裏面電極ＢＥをチタン膜と銅膜との積層膜から構成することもできる。この場合、銅膜を構成する銅は、銀と同程度に電気抵抗率が小さいとともに、銀よりも価格が安いため、半導体装置ＳＡ１の製造コストの削減を図ることもできる。
【００８９】
＜半導体チップの製造方法＞
次に、本実施の形態１における半導体チップの製造方法について説明する。
【００９０】
１．半導体ウェハの準備工程
まず、図１３に示すように、半導体ウェハＷＦを準備する。図１３では、半導体ウェハＷＦに含まれるチップ形成領域ＣＲ１とチップ形成領域ＣＲ２とが図示されている。図１３に示す半導体ウェハＷＦでは、これから説明する工程の前に実施されたデバイス形成工程によって、既に、以下に示すデバイス構造が形成されている。すなわち、半導体ウェハＷＦにおいて、チップ形成領域ＣＲ１およびチップ形成領域ＣＲ２のそれぞれの半導体基板ＳＵＢ内には、互いに逆直列接続された放電用パワートランジスタと充電用パワートランジスタの両方が形成されている。そして、チップ形成領域ＣＲ１およびチップ形成領域ＣＲ２のそれぞれの半導体基板ＳＵＢの表面には、放電用パワートランジスタのソースと電気的に接続されたソース電極Ｓ１と、放電用パワートランジスタのゲートと電気的に接続されたゲート電極Ｇ１とが形成されている。同様に、チップ形成領域ＣＲ１およびチップ形成領域ＣＲ２のそれぞれの半導体基板ＳＵＢの表面には、充電用パワートランジスタのソースと電気的に接続されたソース電極Ｓ２と、充電用パワートランジスタのゲートと電気的に接続されたゲート電極Ｇ２とが形成されている。さらに、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２を覆うように表面保護膜ＰＡＳが形成されており、表面保護膜ＰＡＳには、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２のそれぞれの表面の一部を露出する開口部ＯＰが形成されている。
【００９１】
２．柱状電極の形成工程
続いて、図１４に示すように、表面保護膜ＰＡＳに形成された開口部ＯＰを埋め込むように柱状電極（Ｃｕピラー電極）を形成する。具体的には、開口部ＯＰから露出するソース電極Ｓ１の表面上に柱状電極ＰＥ１Ａを形成し、開口部ＯＰから露出するゲート電極Ｇ１の表面上に柱状電極ＰＥ１Ｂを形成する。同様に、開口部ＯＰから露出するソース電極Ｓ２の表面上に柱状電極ＰＥ２Ａを形成し、開口部ＯＰから露出するゲート電極Ｇ２の表面上に柱状電極ＰＥ２Ｂを形成する。これらの柱状電極ＰＥ１Ａ〜ＰＥ２Ｂは、約１０μｍ〜２０μｍ程度の高さを有する銅からなる柱状形状をしている。
【００９２】
３．半導体ウェハの研削工程
次に、図１５に示すように、半導体基板ＳＵＢの裏面を研削する。具体的には、例えば、半導体基板ＳＵＢの厚さが約１００μｍ〜２００μｍ程度となるように、半導体基板ＳＵＢの裏面が研削される。
【００９３】
４．裏面電極の形成工程
そして、図１６に示すように、半導体基板ＳＵＢの裏面に裏面電極ＢＥを形成する。この裏面電極ＢＥは、例えば、チタン膜とニッケル膜と銀膜との積層膜や、チタン膜と銅膜との積層膜から構成され、例えば、スパッタリング法やめっき法を使用することにより形成することができる。特に、裏面電極ＢＥを構成する材料は限定されないが、配線基板との密着性の向上を考えて配線基板に形成される配線が銅膜から形成されていることを考慮すれば、配線基板に埋め込んだ際の裏面電極ＢＥと配線基板との密着性を向上する観点から、裏面電極ＢＥを銅膜から形成することが望ましい。
【００９４】
また、裏面電極ＢＥは、互いに逆直列された放電用パワートランジスタと充電用パワートランジスタとの共通ドレイン電極として機能することから、オン抵抗を低減するために、半導体基板ＳＵＢの表面に形成されたソース電極Ｓ１やソース電極Ｓ２の厚さよりも厚くなるように形成される。これにより、裏面電極ＢＥの抵抗を低減することができる結果、互いに逆直列された放電用パワートランジスタと充電用パワートランジスタとの間を充放電電流が流れる際のオン抵抗を低減することができる。
【００９５】
５．凹凸形状の形成工程
続いて、図１７に示すように、裏面電極ＢＥの露出面（下面）ＳＵＲに凹凸形状ＲＧ１を形成する。例えば、凹凸形状ＲＧ１は、裏面電極ＢＥの露出面ＳＵＲに対して、薬液を使用したウェットエッチングにより形成することができる。具体的には、ウェハエッチングに広く使用されているスピンプロセッサを使用して、裏面電極ＢＥの露出面ＳＵＲを粗化する薬液をスプレー塗布することにより、高速かつ容易に裏面電極ＢＥの露出面ＳＵＲに凹凸形状ＲＧ１を形成することができる。裏面電極ＢＥを構成する銅膜を粗化する薬液、配線基板に形成される配線用として多く使われており、容易に様々な仕様の薬液を選択することができる。したがって、裏面電極ＢＥ全体の厚さをあまり減じることなく、露出面ＳＵＲに大きな凹凸の差を形成できる薬液と処理条件を見出すことが可能となる。例えば、元の膜厚が約１０μｍの銅膜に粗化処理を施すことにより、元の膜厚を大きく減じることなく、露出面ＳＵＲに約３μｍ以上の凹凸の差を有する凹凸形状を形成することができている。なお、裏面電極ＢＥの露出面ＳＵＲの粗化の方法は、スピンエッチングに限らず、多様な方法があるため、スピンエッチング以外の方法も使用することができる。
【００９６】
６．個片化工程
その後、半導体ウェハＷＦは、ダイシングによって、複数の半導体チップＣＨＰ１にお個片化される。例えば、図１７に示すチップ形成領域ＣＲ１とチップ形成領域ＣＲ２の間をダイシングすることにより、チップ形成領域ＣＲ１とチップ形成領域ＣＲ２とが切り離され、切り離されたチップ形成領域ＣＲ１からなる半導体チップと、切り離されたチップ形成領域ＣＲ２からなる半導体チップとが取得される。その後、個片化された半導体チップＣＨＰ１は、電気的特性検査や外観検査などの必要な検査を経た後、テープ収納やトレー収納などパッキングがなされて出荷されることになる。
【００９７】
＜半導体装置の製造方法＞
続いて、本実施の形態１における半導体装置の製造方法について説明する。なお、本実施の形態１における半導体装置の製造方法は、様々な製造方法あり、以下に示す半導体装置の製造方法は一例であり、これに限定されるものではない。
【００９８】
１．配線基板および電子部品の準備工程
まず、図１８に示すように、基板２Ｓを準備するとともに、複数の電子部品を準備する。具体的に、複数の電子部品は、充放電電流が流れる双方向接続部として機能する半導体チップＣＨＰ１と、二次電池の充放電を制御する制御部として機能する半導体チップＣＨＰ２と、コンデンサや抵抗素子などに受動部品からなる電子部品ＥＰＴとが含まれる。
【００９９】
２．部品搭載工程
次に、図１８に示すように、基板２Ｓ上に半導体チップＣＨＰ１と半導体チップＣＨＰ２と電子部品ＥＰＴとが搭載される。すなわち、基板２Ｓの表面には、複数の端子が形成されており、この複数の端子と、半導体チップＣＨＰ１や半導体チップＣＨＰ２や電子部品ＥＰＴとが電気的に接続されるように、基板２Ｓ上に半導体チップＣＨＰ１と半導体チップＣＨＰ２と電子部品ＥＰＴとが搭載される。例えば、半導体チップＣＨＰ１に着目すると、半導体チップＣＨＰ１に形成されている柱状電極ＰＥ１Ａ〜ＰＥ２Ｂと基板２Ｓに形成されている端子とが接続するように、半導体チップＣＨＰ１の表面を下に向けた状態で、基板２Ｓ上に半導体チップＣＨＰ１が搭載される。したがって、裏面電極ＢＥが形成されている半導体チップＣＨＰ１の裏面は、上を向くことになる。
【０１００】
３．封止工程
続いて、図１９に示すように、基板２Ｓ上に搭載されている半導体チップＣＨＰ１と半導体チップＣＨＰ２と電子部品ＥＰＴとを絶縁性の樹脂封止部材Ｒ１で覆う（封止する）。なお、本実施の形態１で使用する樹脂封止部材Ｒ１は、例えばエポキシ系の樹脂材料から成る。これにより、半導体チップＣＨＫＰ２と電子部品ＥＰＴとは、基板２Ｓと樹脂封止部材Ｒ１からなる配線基板ＷＢに埋め込まれることになる。この結果、図１９に示すように、半導体チップＣＨＰ１の裏面に形成されている裏面電極ＢＥと樹脂封止部材Ｒ１とが接触することになる。このとき、本実施の形態１によれば、裏面電極ＢＥに凹凸形状ＲＧ１が形成されていることから、この凹凸形状ＲＧ１に起因するアンカー効果によって、裏面電極ＢＥと樹脂封止部材Ｒ１との密着性を向上することができる。
【０１０１】
４．ビア形成工程
次に、図２０に示すように、例えば、レーザを使用することにより、基板２Ｓに孔を形成する。その後、例えば、めっき法を使用することにより、この孔に銅膜を埋め込むことにより、ビアＶＡを形成する。
【０１０２】
５．配線形成工程
続いて、図２１に示すように、基板２Ｓと樹脂封止部材Ｒ１とからなる配線基板ＷＢを貫通するスルーホールＴＨを形成するとともに、配線基板ＷＢの上面に銅膜からなる配線ＷＬ１を形成し、かつ、配線基板ＷＢの下面にも銅膜からなる配線ＷＬ２を形成する。以上のようにして、配線基板ＷＢに埋め込まれた電子部品（半導体チップＣＨＰ１、半導体チップＣＨＰ２、電子部品ＥＰＴ）と、配線基板ＷＢに形成された配線ＷＬ１および配線ＷＬ２とがビアＶＡを介して電気的に接続されることになる。このようにして、本実施の形態１における半導体装置ＳＡ１を製造することができる。
【０１０３】
＜電池パックの製造方法＞
次に、本実施の形態１における電池パック（電子装置）の製造方法について説明する。まず、充放電可能な二次電池（例えば、リチウムイオン電池）を準備するとともに、この二次電池を制御する本実施の形態１における半導体装置ＳＡ１を準備する。そして、二次電池と半導体装置ＳＡ１とを電気的に接続することにより、本実施の形態１における電池パックを製造することができる。
【０１０４】
（実施の形態２）
本実施の形態２では、裏面電極を有する半導体チップをチップ搭載部上に搭載し、かつ、半導体チップを封止体で覆うパッケージ構造体に前記実施の形態１における技術的思想を適用する例について説明する。
【０１０５】
＜本発明者が新たに見出した知見＞
まず、本発明者が新たに見出した知見について説明する。例えば、双方向接続部が形成された半導体チップには、放電用パワートランジスタと充電用パワートランジスタとが形成されている。ここで、放電用パワートランジスタと充電用パワートランジスタのそれぞれは、互いに並列接続された数千個から数十万個の単位トランジスタから構成されている。このとき、二次電池の充電容量の増大に対応して、放電用パワートランジスタおよび充電用パワートランジスタに流れる充放電電流の大きさは大きくなる。この場合、放電用パワートランジスタおよび充電用パワートランジスタの許容電流を大きくすることとオン抵抗の低減のことを考えると、放電用パワートランジスタおよび充電用パワートランジスタのそれぞれを構成する単位トランジスタの数を多くする必要がある。このことは、半導体チップの外形サイズが大きくなることを意味し、この結果、半導体装置のサイズが大きくなってしまう。特に、パワートランジスタが形成された半導体チップを搭載するチップ搭載部のサイズは、通常、大電流を流す点と放熱効率を向上する点を考慮して、半導体チップのサイズよりも大きくなっている（大タブ構造）。しかし、この場合、半導体チップのサイズを大きくすると、さらに、この大きくなった半導体チップを平面視において内包するようにチップ搭載部のサイズを大きくする必要がある。言い換えると、半導体チップの裏面がチップ搭載部から露出しないようにチップ搭載部のサイズを大きくする必要が有る。つまり、この構造（大タブ構造）では、半導体チップのサイズの増大に応じて、チップ搭載部のサイズも大きくしなければならず、半導体装置ＳＡ１の大幅なサイズの増大を招くことになる。
【０１０６】
そこで、本実施の形態２では、許容電流の増大およびオン抵抗の低減を考慮して半導体チップの外形サイズを大きくする一方、チップ搭載部の外形サイズを現状維持する構成を採用する。この構成の場合、半導体チップの外形サイズが大きくなっても、チップ搭載部の外形サイズは現状維持とされているため、半導体装置のサイズの増大を必要最小限に抑えることができる。ところが、この構成の場合、半導体チップの外形サイズが大きくなる一方、チップ搭載部の外形サイズは現状維持とされているため、図２２に示すように、必然的に、半導体チップの外形サイズは、チップ搭載部の外形サイズよりも大きくなる。この結果、半導体チップには、チップ搭載部からはみ出した部分（迫り出し部）が存在することになり、このチップ搭載部からはみ出した部分が存在することに起因して、新たに改善すべき事項が発生することを本発明者は見出した。すなわち、チップ搭載部からはみ出した部分は、封止体と接触することになる。つまり、半導体チップのうちのチップ搭載部からはみ出した部分において、半導体チップに形成された裏面電極と封止体とが接触することになる。このとき、裏面電極と封止体との密着性は良好とは言えないため、チップ搭載部からはみ出した部分において、裏面電極と封止体との剥離が生じやすく、これによって、半導体装置の信頼性が低下することが懸念される。
【０１０７】
そこで、本実施の形態２においても、前記実施の形態１における技術的思想を適用している。以下に、この点について説明する。
【０１０８】
＜実施の形態２における半導体装置の構成＞
図２２は、本実施の形態２における半導体装置ＳＡ２の構成を示す断面図である。図２２に示すように、本実施の形態２における半導体装置ＳＡ２は、チップ搭載部（部品搭載部）ＴＡＢと、このチップ搭載部ＴＡＢの外側に配置されたリードＬＤ１とリードＬＤ２とを有する。そして、チップ搭載部ＴＡＢ上には、接着材ＡＤＨを介して、双方向接続部が形成された半導体チップＣＨＰ１が搭載されている。
【０１０９】
このとき、平面視において、チップ搭載部ＴＡＢは、半導体チップＣＨＰ１に内包されている（小タブ構造）。すなわち、図２２に示すように、半導体チップＣＨＰ１の外形サイズは、チップ搭載部ＴＡＢの外形サイズよりも大きくなっており、半導体チップＣＨＰ１は、チップ搭載部ＴＡＢの外縁部からはみ出した部分を有していることになる。
【０１１０】
また、半導体チップＣＨＰ１の裏面には、裏面電極ＢＥが形成されており、この裏面電極ＢＥの露出面（下面）ＳＵＲに凹凸形状ＲＧ１が形成されている。したがって、この裏面電極ＢＥに形成された凹凸形状ＲＧ１は、接着材ＡＤＨと接触することになる。
【０１１１】
一方、半導体チップＣＨＰ１の表面には、ソース電極Ｓ１、Ｓ２およびゲート電極Ｇ１、Ｇ２が形成されている。そして、ソース電極Ｓ１上には、柱状電極ＰＥ１Ａが形成され、かつ、ゲート電極Ｇ１上には、柱状電極ＰＥ１Ｂが形成されている。同様に、ソース電極Ｓ２上には、柱状電極ＰＥ２Ａが形成され、かつ、ゲート電極Ｇ２上には、柱状電極ＰＥ２Ｂが形成されている。このとき、柱状電極ＰＥ１ＢとリードＬＤ２とは、ワイヤＷで電気的に接続され、かつ、柱状電極ＰＥ２ＢとリードＬＤ１とは、ワイヤＷで電気的に接続されている。そして、半導体チップＣＨＰ１およびワイヤＷを覆うように、例えばシリカ系のフィラーと熱硬化性のエポキシ樹脂から成る封止体ＭＲが形成されている。特に、本実施の形態２における半導体装置ＳＡ２では、半導体チップＣＨＰ１にチップ搭載部ＴＡＢからはみ出した部分が形成されているため、このはみ出した部分において、裏面電極ＢＥに形成された凹凸形状ＲＧ１は、封止体ＭＲと接することになる。以上のようにして、本実施の形態２における半導体装置ＳＡ２が構成されている。
【０１１２】
＜実施の形態２における特徴＞
本実施の形態２における特徴点は、例えば、図２２に示すように、裏面電極ＢＥの下面の全面に、意図的な凹凸形状ＲＧ１を形成している点にある。これにより、本実施の形態２によれば、チップ搭載部ＴＡＢの外縁部からはみ出した部分において、裏面電極ＢＥに形成された凹凸形状ＲＧ１に起因するアンカー効果によって、裏面電極ＢＥと封止体ＭＲとの密着性を向上することができる。このことは、裏面電極ＢＥと封止体ＭＲとの密着性の向上を通じて、半導体チップＣＨＰ１の封止体ＭＲからの剥離が効果的に抑制されることを意味し、これによって、半導体装置ＳＡ２の信頼性を向上することができる。このように、本実施の形態２における半導体装置ＳＡ２にも、前記実施の形態１で説明した技術的思想を適用することにより、半導体装置ＳＡ２の信頼性を向上することができる。
【０１１３】
＜変形例１＞
続いて、実施の形態２の変形例１について説明する。すなわち、実施の形態２では、双方向接続部を構成する放電用パワートランジスタと充電用パワートランジスタとが形成された半導体チップＣＨＰ１に前記実施の形態１における技術的思想を適用する例について説明したが、これに限らず、１つのパワートランジスタが形成された半導体チップに、前記実施の形態１における技術的思想を適用することができる。
【０１１４】
この場合、以下の点で、特に有用である。つまり、１つのパワートランジスタが形成された半導体チップでは、例えば、半導体チップとチップ搭載部との間で電流が流れる。このとき、チップ搭載部からはみ出した部分が半導体チップに存在する場合、チップ搭載部からはみ出した部分を迂回する電流経路が長くなる結果、この電流経路の抵抗が大きくなる。このことから、折角、許容電流を大きくするために半導体チップの外形サイズを大きくしても、実質的にチップ搭載部からはみ出した部分が電流経路としてほとんど寄与しなくなる。したがって、チップ搭載部からはみ出した部分を実質的な電流経路として寄与させるために、半導体チップに形成されている裏面電極の膜厚を厚くすることが有効である。なぜなら、裏面電極の膜厚を厚くすることによって、チップ搭載部からはみ出した部分を迂回する電流経路の抵抗値を低減することができる結果、チップ搭載部からはみ出した部分にも電流が流れ、はみ出した部分に形成されている単位トランジスタを有効活用することができるからである。特に、裏面電極の膜厚を半導体チップの表面に形成されているソース電極の膜厚よりも厚く形成することにより、チップ搭載部からはみ出した部分を迂回する電流経路の抵抗値を低減することができる。ただし、この構成では、特に、裏面電極の膜厚が厚くなる結果、チップ搭載部からはみ出した部分と封止体との密着性の低下が顕在化しやすくなる。そこで、本変形例においても、前記実施の形態２と同様に、裏面電極ＢＥの下面の全面に、意図的な凹凸形状ＲＧ１を形成することが有効である。これにより、本変形例でも、チップ搭載部ＴＡＢの外縁部からはみ出した部分において、裏面電極ＢＥに形成された凹凸形状ＲＧ１に起因するアンカー効果によって、裏面電極ＢＥと封止体ＭＲとの密着性を向上することができる。このように本変形例１のように、１つのパワートランジスタが形成された半導体チップにも、前記実施の形態２と同様の技術的思想を適用することにより、チップ搭載部からはみ出した部分も抵抗値の低い電流経路として有効活用することができるとともに、チップ搭載部からはみ出した部分と封止体との密着性の向上を図ることができる。すなわち、本変形例１によれば、半導体装置における許容電流の増大およびオン抵抗の低減によって性能向上を図ることができるとともに、チップ搭載部からはみ出した部分と封止体との密着性の向上による半導体装置の信頼性向上を図ることができるという顕著な効果を得ることができる。
【０１１５】
＜変形例２＞
変形例１では、１つのパワートランジスタの一例として、パワーＭＯＳＦＥＴに適用することを想定して説明した。ただし、前記実施の形態２における技術的思想は、パワーＭＯＳＦＥＴに限らず、例えば、１つの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ（Insulated Gate Bipolar Transistor））が形成された半導体チップを有する半導体装置にも幅広く適用することができる。
【０１１６】
例えば、前記実施の形態２における技術的思想をＩＧＢＴに適用すると、以下に示す構成が実現される。すなわち、半導体チップは、絶縁ゲートバイポーラトランジスタが形成された半導体基板と、前記半導体基板の第１面に形成され、かつ、前記絶縁ゲートバイポーラトランジスタと電気的に接続された第１表面電極（エミッタ電極、エミッタパッド））とを含む。さらに、半導体チップは、前記半導体基板の前記第１面に形成され、かつ、前記絶縁ゲートバイポーラトランジスタと電気的に接続された第２表面電極（ゲート電極、ゲートパッド）と、前記半導体基板の前記第１面とは反対側の第２面に形成され、かつ、前記絶縁ゲートバイポーラトランジスタと電気的に接続された裏面電極（コレクタ電極）を含む。このとき、前記裏面電極の露出面には、凹凸形状が形成されている。
【０１１７】
＜変形例３＞
変形例１では、パワーＭＯＳＦＥＴに適用することを想定して説明した。ただし、前記実施の形態２における技術的思想は、パワーＭＯＳＦＥＴに限らず、例えば、１つのダイオードが形成された半導体チップを有する半導体装置にも幅広く適用することができる。
【０１１８】
例えば、前記実施の形態２における技術的思想をダイオードに適用すると、以下に示す構成が実現される。すなわち、半導体チップは、ダイオードが形成された半導体基板と、前記半導体基板の第１面に形成され、かつ、前記ダイオードと電気的に接続された第１表面電極（アノード電極、アノードパッド）と、前記半導体基板の前記第１面とは反対側の第２面に形成され、かつ、前記ダイオードと電気的に接続された裏面電極（カソード電極）とを含む。このとき、前記裏面電極の露出面には、凹凸形状が形成されている。
【０１１９】
（実施の形態３）
本実施の形態３では、裏面電極を有する半導体チップを基板内に埋め込み、かつ、ソースパッド、ゲートパッドおよびドレインパッドを基板の同じ面に形成する半導体装置に前記実施の形態１における技術的思想を適用する例について説明する。
【０１２０】
図２３（ａ）は、本実施の形態３における半導体装置ＳＡ３の下面から見た平面図である。図２３（ａ）に示すように、本実施の形態３における半導体装置ＳＡ３は、例えば、矩形形状の基板ＷＢを有し、この基板ＷＢの同一面にソースパッドＳＰ、ゲートパッドＧＰ、ドレインパッドＤＰが形成されている。
【０１２１】
図２３（ｂ）は、図２３（ａ）のＡ−Ａ線で切断した断面図である。図２３（ｂ）に示すように、半導体チップＣＨＰ１が基板ＷＢに埋め込まれている。このとき、半導体チップＣＨＰ１の表面（図２３の下面側）には、ソース電極ＳＥとゲート電極ＧＥが形成されている一方、半導体チップＣＨＰ１の裏面（図２３の上面側）には、裏面電極ＢＥが形成されている。そして、図２３（ｂ）に示すように、半導体チップＣＨＰ１の表面側には、ソース電極ＳＥと電気的に接続される柱状電極ＰＬＲ１が形成されているとともに、ゲート電極ＧＥと電気的に接続される柱状電極ＰＬＲ２が形成されている。このとき、柱状電極ＰＬＲ１は、基板ＷＢに形成されているプラグＰＬＧ１を介して、基板ＷＢの下面に形成されているソースパッドＳＰと電気的に接続されている。同様に、柱状電極ＰＬＲ２は、基板ＷＢに形成されているプラグＰＬＧ２を介して、基板ＷＢの下面に形成されているゲートパッドＧＰと電気的に接続されている。一方、半導体チップＣＨＰ１の裏面に形成されている裏面電極ＢＥは、基板ＷＢの上面側に形成されているプラグＰＬＧ３を介して、基板ＷＢの上面に形成されているドレイン配線ＤＬと電気的に接続されている。そして、ドレイン配線ＤＬは、基板ＷＢを貫通するプラグＰＬＧ４を介して、基板ＷＢの下面に形成されているドレインパッドＤＰと電気的に接続されている。
【０１２２】
以上のことから、本実施の形態３における半導体装置ＳＡ３によれば、例えば、半導体装置ＳＡ３の下面を実装基板に対向させるようにして、半導体装置ＳＡ３を実装することにより、ソースパッドＳＰ、ゲートパッドＧＰ、ドレインパッドＤＰのそれぞれと実装基板の形成されている端子とを電気的に接続することができる。つまり、本実施の形態３における半導体装置ＳＡ３によれば、半導体チップＣＨＰ１の厚さ方向に電流を流すパワートランジスタが形成されていることに対応して、半導体チップＣＨＰ１の裏面に裏面電極ＢＥが形成されている。そして、本実施の形態３では、半導体チップＣＨＰ１を基板ＷＢに埋め込み、裏面電極ＢＥを基板ＷＢに形成されたプラグＰＬＧ３とドレイン配線ＤＬとプラグＰＬＧ４を介して、基板ＷＢの下面に形成されているドレインパッドＤＰと電気的に接続している。これにより、本実施の形態３によれば、ソース電極ＳＥとゲート電極ＧＥが形成された面とは反対側の面に裏面電極が形成されている半導体チップＣＨＨＰ１においても、この半導体チップＣＨＰ１を基板ＷＢに埋め込み、かつ、裏面電極ＢＥを基板ＷＢに形成されたプラグＰＬＧ３とドレイン配線ＤＬとプラグＰＬＧ４を介して、基板ＷＢの下面に形成されているドレインパッドＤＰと電気的に接続することにより、基板ＷＢの同一面（下面）にソースパッドＳＰとゲートパッドＧＰとドレインパッドＤＰとを形成することができる。この結果、本実施の形態３における半導体装置ＳＡ３によれば、実装基板に実装する際、ソースパッドＳＰとゲートパッドＧＰとドレインパッドＤＰとが半導体装置ＳＡ３の同一面に形成されているため、ソースパッドＳＰとゲートパッドＧＰとドレインパッドＤＰのそれぞれと実装基板の端子との接続が容易となる利点が得られる。
【０１２３】
ここで、本実施の形態３における半導体装置ＳＡ３においても、図２３（ｂ）に示すように、裏面電極ＢＥの露出面ＳＵＲに、意図的な凹凸形状ＲＧ１を形成している。これにより、本実施の形態３でも、裏面電極ＢＥに形成された凹凸形状ＲＧ１に起因するアンカー効果によって、裏面電極ＢＥと半導体チップＣＨＰ１が埋め込まれた基板ＷＢとの密着性を向上することができる。このことは、裏面電極ＢＥと基板ＷＢとの密着性の向上を通じて、半導体チップＣＨＰ１の基板ＷＢからの剥離が効果的に抑制されることを意味し、これによって、半導体装置ＳＡ３の信頼性を向上することができる。このように、本実施の形態３における半導体装置ＳＡ３にも、前記実施の形態１で説明した技術的思想を適用することにより、半導体装置ＳＡ３の信頼性を向上することができる。
【０１２４】
なお、本実施の形態３では、半導体チップＣＨＰ１にパワーＭＯＳＦＥＴが形成されていることを想定して説明したが、これに限らず、半導体チップＣＨＰ１にＩＧＢＴが形成されている場合にも、本実施の形態３における半導体装置ＳＡ３の構成を適用することができる。この場合、ソースパッドＳＰは、エミッタパッドとなり、ドレインパッドＤＰは、コレクタパッドとなる。
【０１２５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２６】
実施の形態に記載された内容の一部を以下に記載する。
【０１２７】
（付記１）
以下の工程を含む、半導体チップの製造方法：
（ａ）第１パワートランジスタが形成され、かつ、前記第１パワートランジスタと電気的に接続された第１表面電極および第２表面電極とが第１面に形成された半導体ウェハを準備する工程、
（ｂ）前記半導体ウェハの前記第１面とは反対側の第２面に、前記第１パワートランジスタと電気的に接続された裏面電極を形成する工程、
（ｃ）前記裏面電極の表面に凹凸形状を形成する工程、
（ｄ）前記半導体ウェハを個片化して、複数の半導体チップを取得する工程。
【０１２８】
（付記２）
付記１に記載の半導体チップの製造方法において、
前記（ｃ）工程は、ウェットエッチングを使用する、半導体チップの製造方法。
【０１２９】
（付記３）
以下の工程を含む、半導体装置の製造方法：
（ａ）第１半導体部品を準備する工程、
（ｂ）基材上に前記第１半導体部品を搭載する工程、
（ｃ）前記第１半導体部品を封止部材で封止する工程、
ここで、前記（ａ）工程で準備される前記第１半導体部品は、
第１パワートランジスタが形成された半導体基板と、
前記半導体基板の第１面に形成され、かつ、前記第１パワートランジスタと電気的に接続された第１表面電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第１パワートランジスタと電気的に接続された第２表面電極と、
前記半導体基板の前記第１面とは反対側の第２面に形成され、かつ、前記第１パワートランジスタと電気的に接続された裏面電極と、
を有し、
前記裏面電極の表面に凹凸形状が形成されている、半導体装置。
【０１３０】
（付記４）
以下の工程を含む、電子装置の製造方法：
（ａ）充放電可能な二次電池を準備する工程、
（ｂ）前記二次電池を制御する半導体装置を準備する工程、
（ｃ）前記二次電池と前記半導体装置とを電気的に接続する工程、
ここで、前記（ｂ）工程で準備される前記半導体装置は、
前記二次電池の充放電を制御する制御部と、
前記制御部と電気的に接続され、かつ、充放電電流が流れる双方向接続部と、
を含み、
前記半導体装置は、
配線基板と、
前記配線基板に埋め込まれ、かつ、前記制御部が形成された制御チップと、
前記配線基板に埋め込まれ、かつ、前記双方向接続部が形成された半導体チップと、
を有し、
前記半導体チップには、
第１パワートランジスタと、前記第１パワートランジスタと逆直列に接続された第２パワートランジスタとが形成された半導体基板と、
前記半導体基板の第１面に形成され、かつ、前記第１パワートランジスタの第１ソースと電気的に接続された第１ソース電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第２パワートランジスタの第２ソースと電気的に接続された第２ソース電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第１パワートランジスタの第１ゲートと電気的に接続された第１ゲート電極と、
前記半導体基板の前記第１面に形成され、かつ、前記第２パワートランジスタの第２ゲートと電気的に接続された第２ゲート電極と、
前記半導体基板の前記第１面とは反対側の第２面に形成され、かつ、前記第１パワートランジスタのドレインおよび前記第２パワートランジスタのドレインと電気的に接続された裏面電極と、
が形成され、
前記裏面電極のうちの前記配線基板と接する表面には、凹凸形状が形成されている。
【０１３１】
（付記５）
ダイオードが形成された半導体基板と、
前記半導体基板の第１面に形成され、かつ、前記ダイオードと電気的に接続された第１表面電極と、
前記半導体基板の前記第１面とは反対側の第２面に形成され、かつ、前記ダイオードと電気的に接続された裏面電極と、
を含み、
前記裏面電極の表面には、凹凸形状が形成されている、半導体チップ。
【符号の説明】
【０１３２】
ＢＥ  裏面電極
ＢＰＡＣ  電池パック（電子装置）
ＣＨＰ１  半導体チップ（半導体部品、電子部品）
ＣＨＰ２  半導体チップ（半導体部品、電子部品、制御チップ）
ＣＵ  制御部
ＥＰＴ  電子部品
Ｇ１  ゲート電極（第２表面電極）
Ｇ２  ゲート電極（第４表面電極）
ＩＲＵ  双方向接続部
ＬＩＢ  リチウムイオン電池（二次電池）
ＭＲ  封止体（封止部材）
ＰＥ１Ａ  柱状電極
ＰＥ１Ｂ  柱状電極
ＰＥ２Ａ  柱状電極
ＰＥ２Ｂ  柱状電極
Ｑ１  放電用パワートランジスタ（パワートランジスタ）
Ｑ２  充電用パワートランジスタ（パワートランジスタ）
ＲＧ１  凹凸形状
ＲＧ２  凹凸形状
Ｒ１  樹脂封止部材（封止部材）
ＳＡ１  半導体装置
ＳＡ２  半導体装置
ＳＵＢ  半導体基板
Ｓ１  ソース電極（第１表面電極）
Ｓ２  ソース電極（第３表面電極）
ＴＡＢ  チップ搭載部（部品搭載部）
ＷＢ  配線基板
ＷＬ１  配線
ＷＬ２  配線
【図１】
2017094185.tif 000003
【図２】
2017094185.tif 000004
【図３】
2017094185.tif 000005
【図４】
2017094185.tif 000006
【図５】
2017094185.tif 000007
【図６】
2017094185.tif 000008
【図７】
2017094185.tif 000009
【図８】
2017094185.tif 000010
【図９】
2017094185.tif 000011
【図１０】
2017094185.tif 000012
【図１１】
2017094185.tif 000013
【図１２】
2017094185.tif 000014
【図１３】
2017094185.tif 000015
【図１４】
2017094185.tif 000016
【図１５】
2017094185.tif 000017
【図１６】
2017094185.tif 000018
【図１７】
2017094185.tif 000019
【図１８】
2017094185.tif 000020
【図１９】
2017094185.tif 000021
【図２０】
2017094185.tif 000022
【図２１】
2017094185.tif 000023
【図２２】
2017094185.tif 000024
【図２３】
2017094185.tif 000025
【国際調査報告】
2017094185.tif 000026
2017094185.tif 000027
2017094185.tif 000028
2017094185.tif 000029