(57)【要約】  １つの不平衡端子と２対の平衡端子とを備えた、小型で、信号の挿入損失が小さいバランスフィルタを提供する。  １つの不平衡端子ＵＢと、第１端子Ｔｘ１と第２端子Ｔｘ２とを備えた第１平衡端子Ｔｘと、第１端子Ｒｘ１と第２端子Ｒｘ２とを備えた第２平衡端子Ｒｘと、を備え、不平衡端子ＵＢとグランドとの間に、不平衡側インダクタＬ２が挿入され、第１平衡端子Ｔｘの第１端子Ｔｘ１と第２端子Ｔｘとの間に、第１平衡側インダクタＬ３１、Ｌ３２、Ｌ３３が挿入され、第２平衡端子Ｒｘの第１端子Ｒｘ１と第２端子Ｒｘ２との間に、第２平衡側インダクタＬ４１、Ｌ４２、Ｌ４３が挿入され、不平衡側インダクタＬ２が、第１平衡側インダクタＬ３１、Ｌ３２、Ｌ３３および第２平衡側インダクタＬ４１、Ｌ４２、Ｌ４３の双方と、それぞれ電磁界結合されるようにした。
2017068898.tif 000002
【特許請求の範囲】
【請求項１】
１つの不平衡端子と、
第１端子と第２端子とを備えた第１平衡端子と、
第１端子と第２端子とを備えた第２平衡端子と、を備え、
前記不平衡端子とグランドとの間に、不平衡側インダクタが挿入され、
前記第１平衡端子の前記第１端子と前記第２端子との間に、第１平衡側インダクタが挿入され、
前記第２平衡端子の前記第１端子と前記第２端子との間に、第２平衡側インダクタが挿入され、
前記不平衡側インダクタが、前記第１平衡側インダクタおよび前記第２平衡側インダクタの双方と、それぞれ電磁界結合されたバランスフィルタ。
【請求項２】
前記不平衡端子と前記不平衡側インダクタとの間に、ローパスフィルタが挿入され、
前記ローパスフィルタは、第１インダクタと、前記第１インダクタの一端とグランドとの間に挿入された第１キャパシタと、前記第１インダクタの他端とグランドとの間に挿入された第２キャパシタとを備え、
前記不平衡側インダクタが前記第２キャパシタと並列に接続された、請求項１に記載されたバランスフィルタ。
【請求項３】
前記ローパスフィルタの前記第１インダクタと並列に、第３キャパシタが接続された、請求項２に記載されたバランスフィルタ。
【請求項４】
前記第１平衡端子の前記第１端子と前記第２端子との間に、更に、第４キャパシタが挿入され、
前記第２平衡端子の前記第１端子と前記第２端子との間に、更に、第５キャパシタが挿入された、請求項１ないし３のいずれか１項に記載されたバランスフィルタ。
【請求項５】
前記第１平衡側インダクタが、順に直列に接続された、第１インダクタ部、第２インダクタ部、第３インダクタ部を備え、
前記不平衡側インダクタが、主に、前記第１平衡側インダクタの前記第２インダクタ部と電磁界結合され、
前記第２平衡側インダクタが、順に直列に接続された、第１インダクタ部、第２インダクタ部、第３インダクタ部を備え、
前記不平衡側インダクタが、主に、前記第２平衡側インダクタの前記第２インダクタ部と電磁界結合された、請求項１ないし４のいずれか１項に記載されたバランスフィルタ。
【請求項６】
前記第１平衡側インダクタの中間部分に、ＤＣフィード端子が接続された、請求項１ないし５のいずれか１項に記載されたバランスフィルタ。
【請求項７】
前記第１平衡端子のインピーダンスと、前記第２平衡端子のインピーダンスとが異なる、請求項１ないし６のいずれか１項に記載されたバランスフィルタ。
【請求項８】
前記不平衡端子と前記第１平衡端子との間に形成される通過帯域の周波数と、前記不平衡端子と前記第２平衡端子との間に形成される通過帯域の周波数とが異なる、請求項１ないし７のいずれか１項に記載されたバランスフィルタ。
【請求項９】
前記不平衡端子と前記第１平衡端子との間に形成される通過帯域の周波数と、前記不平衡端子と前記第２平衡端子との間に形成される通過帯域の周波数とが同じである、請求項１ないし８のいずれか１項に記載されたバランスフィルタ。
【請求項１０】
複数の誘電体層が積層された積層体と、
前記誘電体層の層間に積層された複数のインダクタ電極と、
前記誘電体層を貫通して形成された複数のビア電極と、を備え、
前記インダクタ電極により、または、前記インダクタ電極と前記ビア電極とにより、前記不平衡側インダクタ、前記第１平衡側インダクタ、前記第２平衡側インダクタがそれぞれ形成された、請求項１ないし９のいずれか１項に記載されたバランスフィルタ。
【請求項１１】
更に、前記誘電体層の層間に積層された複数のキャパシタ電極を備え、
複数の前記キャパシタ電極間に形成される容量により、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、前記第４キャパシタ、前記第５キャパシタの少なくとも１つが形成された、請求項１０に記載されたバランスフィルタ。
【請求項１２】
前記積層体内において、前記不平衡側インダクタを形成する前記インダクタ電極が、少なくとも、下側インダクタ電極と、上側インダクタ電極とに分割して形成され、
前記下側インダクタ電極と前記上側インダクタ電極とが、前記ビア電極により接続された、請求項１０または１１に記載されたバランスフィルタ。
【請求項１３】
前記誘電体層の積層方向において、前記第１平衡側インダクタの前記第２インダクタ部を形成する前記インダクタ電極と、前記第２平衡側インダクタの前記第２インダクタ部を形成する前記インダクタ電極とが、前記不平衡側インダクタの前記下側インダクタ電極と前記上側インダクタ電極との間に挟み込まれて配置された、請求項１０ないし１２のいずれか１項に記載されたバランスフィルタ。
【請求項１４】
前記第１平衡側インダクタを形成する前記インダクタ電極と、前記第２平衡側インダクタを形成する前記インダクタ電極とが、それぞれ環状に形成され、
前記不平衡側インダクタの前記下側インダクタ電極と前記上側インダクタ電極とを接続する前記ビア電極が、前記第１平衡側インダクタの前記第２インダクタ部の前記インダクタ電極の前記環状部分の内側と、前記第１平衡側インダクタの前記第２インダクタ部の前記インダクタ電極の前記環状部分の内側とを、貫通して配置された、請求項１３に記載されたバランスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バランスフィルタに関し、更に詳しくは、１つの不平衡端子と２対の平衡端子とを備えた、小型で、信号の挿入損失が小さいバランスフィルタに関する。
【背景技術】
【０００２】
通信機器のＲＦ（Radio Frequency）回路およびその周辺回路においては、外部からのノイズの影響を小さくするため、信号線路に平衡線路を用いる場合がある。たとえば、アンテナからＲＦ回路へのＲｘ信号の入力や、ＲＦ回路からアンテナへのＴｘ信号の出力を、平衡線路によりおこなう場合がある。【０００３】
従来、この場合において、Ｔｘ信号の送信とＲｘ信号の受信とを１つのアンテナで共用したい場合、アンテナからの不平衡線路を、ディバイダにより２つの不平衡線路に分岐し、それぞれの不平衡線路に、それぞれ、たとえば先行文献１（特開２０１３-１３８４１０号公報）に開示されたようなバランスフィルタを接続し、更に、それぞれのバランスフィルタを平衡線路によりＲＦ回路に接続する必要があった。【０００４】
図６に、特許文献１に開示されたバランスフィルタ（積層バランスフィルタ）２００を示す。バランスフィルタ２００は、１つの不平衡端子ＵＢと、第１端子Ｂ１と第２端子Ｂ２とからなる平衡端子Ｂとを有する。バランスフィルタ２００は、不平衡端子ＵＢに入力された不平衡信号を平衡端子Ｂ（第１端子Ｂ１、第２端子Ｂ２）から平衡信号として出力し、平衡端子Ｂ（第１端子Ｂ１、第２端子Ｂ２）に入力された平衡信号を不平衡端子ＵＢから不平衡信号として出力する。なお、特許文献１のバランスフィルタ２００は、複数の誘電体層が積層された積層体の内部に、インダクタ電極（インダクタ電極パターン）、キャパシタ電極（キャパシタ電極パターン）、グランド電極（グランド電極パターン）、ビア電極などを形成して作製されている。また、バランスフィルタ２００は、不平衡端子ＵＢと平衡端子Ｂとの間に、ＬＣ並列共振器により構成されたバンドパスフィルタが挿入されている。【０００５】
図７に、１つのディバイダ３００と、２つのバランスフィルタ２００とを接続して構成した平衡不平衡変換回路の一例を示す。【０００６】
ディバイダ３００は、第１端子１０１、第２端子１０２、第３端子１０３を備え、第１端子１０１に入力された信号を分配して第２端子１０２、第３端子１０３から出力し、第２端子１０２、第３端子１０３に入力された信号を合成して第１端子から出力する。【０００７】
この平衡不平衡変換回路においては、アンテナＡｎｔとディバイダ３００の第１端子１０１とが不平衡線路により接続されている。また、ディバイダ３００の第２端子１０２と一方のバランスフィルタ２００の不平衡端子ＵＢとが不平衡線路により接続されるとともに、ディバイダ３００の第３端子１０３と他方のバランスフィルタ２００の不平衡端子ＵＢとが不平衡線路により接続されている。更に、一方のバランスフィルタ２００の平衡端子Ｂ（第１端子Ｂ１、第２端子Ｂ２）にＴｘ側の平衡線路が接続され、他方のバランスフィルタ２００の平衡端子Ｂ（第１端子Ｂ１、第２端子Ｂ２）にＲｘ側の平衡線路が接続されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３-１３８４１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図７に示した平衡不平衡変換回路のように、Ｔｘ信号のＲＦ回路からの出力とＲｘ信号のＲＦ回路への入力とを平衡線路によりおこない、かつ、Ｔｘ信号の送信とＲｘ信号の受信とを１つのアンテナＡｎｔで共用するために、１つのディバイダ３００と２つのバランスフィルタ２００とを使用する従来の方法には、次のような問題があった。【００１０】
まず、アンテナＡｎｔに接続された信号線路をディバイダ３００により分岐しているため、信号に挿入損失が発生するという問題があった。たとえば、アンテナＡｎｔからＲＦ回路に送られるＲｘ信号は、ディバイダを通過することにより、約３ｄＢ減衰してしまっていた。更に、各バランスフィルタ２００においても挿入損失が発生するため、総合的な挿入損失が大きくなってしまうという問題があった。【００１１】
また、１つのディバイダ３００と２つのバランスフィルタ２００を使用しなければならず、部品点数が多いため、通信機器内に大きな実装スペースを必要とし、通信機器が大きくなってしまうという問題があった。更に、部品点数が多いため、製造が煩雑化してしまうという問題があった。
【課題を解決するための手段】
【００１２】
本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明のバランスフィルタは、１つの不平衡端子と、第１端子と第２端子とを備えた第１平衡端子と、第１端子と第２端子とを備えた第２平衡端子と、を備え、不平衡端子とグランドとの間に、不平衡側インダクタが挿入され、第１平衡端子の第１端子と第２端子との間に、第１平衡側インダクタが挿入され、第２平衡端子の第１端子と第２端子との間に、第２平衡側インダクタが挿入され、不平衡側インダクタが、第１平衡側インダクタおよび第２平衡側インダクタの双方と、それぞれ電磁界結合されたものとした。【００１３】
また、不平衡端子と不平衡側インダクタとの間に、ローパスフィルタが挿入されたものとし、そのローパスフィルタは、第１インダクタと、第１インダクタの一端とグランドとの間に挿入された第１キャパシタと、第１インダクタの他端とグランドとの間に挿入された第２キャパシタとを備え、不平衡側インダクタが第２キャパシタと並列に接続されたものとすることが好ましい。この場合には、ローパスフィルタにより、不平衡端子と第１平衡端子との間を通過する信号の周波数帯、および、不平衡端子と第２平衡端子との間を通過する信号の周波数帯を調整することができる。また、別途、並列に接続された不平衡側インダクタと第２キャパシタとでＬＣ並列共振器が構成されるが、このＬＣ並列共振器の機能については後述する。【００１４】
この場合において、ローパスフィルタの第１インダクタと並列に、第３キャパシタが接続されたものとすることが好ましい。この場合には、ローパスフィルタの通過帯域外の高周波側にトラップを形成することができ、ローパスフィルタの機能を向上させることができる。【００１５】
また、第１平衡端子の第１端子と第２端子との間に、更に、第４キャパシタが挿入され、第２平衡端子の第１端子と第２端子との間に、更に、第５キャパシタが挿入されたものとすることが好ましい。この場合には、第１平衡側インダクタと第４キャパシタとでＬＣ並列共振器が構成される。また、第２平衡側インダクタと第５キャパシタとでＬＣ並列共振器が構成される。そして、第１平衡側インダクタと第４キャパシタとで構成されたＬＣ並列共振器は、上述した不平衡側インダクタと第２キャパシタとでＬＣ並列共振器が構成されている場合はそのＬＣ並列共振器と共働で、第２キャパシタが省略されていてそのＬＣ並列共振器が構成されていない場合は独自に、第１バンドパスフィルタを構成し、その第１バンドパスフィルタは、任意に選択した周波数帯の信号のみを不平衡端子と第１平衡端子との間に通過させる。また、第２平衡側インダクタと第５キャパシタとで構成されたＬＣ並列共振器は、上述した不平衡側インダクタと第２キャパシタとでＬＣ並列共振器が構成されている場合はそのＬＣ並列共振器と共働で、第２キャパシタが省略されていてそのＬＣ並列共振器が構成されていない場合は独自に、第２バンドパスフィルタを構成し、その第２バンドパスフィルタは、任意に選択した周波数帯の信号のみを不平衡端子と第２平衡端子との間に通過させる。なお、第４キャパシタと第５キャパシタとが挿入されていない場合においても、上述した不平衡側インダクタと第２キャパシタとで構成されるＬＣ並列共振器は、バンドパスフィルタとして、あるいはバンドパスフィルタの一部として機能する。【００１６】
第１平衡側インダクタが、順に直列に接続された、第１インダクタ部、第２インダクタ部、第３インダクタ部を備え、不平衡側インダクタが、主に、第１平衡側インダクタの第２インダクタ部と電磁界結合され、第２平衡側インダクタが、順に直列に接続された、第１インダクタ部、第２インダクタ部、第３インダクタ部を備え、不平衡側インダクタが、主に、第２平衡側インダクタの第２インダクタ部と電磁界結合されたものとすることが好ましい。この場合には、不平衡側インダクタと第１平衡側インダクタとの電磁界結合の強さの調整が容易になるとともに、不平衡側インダクタと第２平衡側インダクタとの電磁界結合の強さの調整が容易になる。すなわち、第１平衡側インダクタおよび第２平衡側インダクタにおいて、それぞれ、主に第２インダクタ部が、不平衡側インダクタとの電磁界結合の調整に用いられる。一方、第１平衡側インダクタおよび第２平衡側インダクタにおいて、それぞれ、主に第１インダクタ部および第３インダクタ部が、第１平衡端子または第２平衡端子のインピーダンスの調整に用いられる。【００１７】
また、第１平衡側インダクタの中間部分に、ＤＣフィード端子が接続されたものとすることが好ましい。この場合には、ＤＣフィード端子に直流電力を供給することにより、たとえば、アンテナから送信されるＴｘ信号の強度を高めることができる。【００１８】
第１平衡端子のインピーダンスと、第２平衡端子のインピーダンスとは、異なったものとすることが好ましい。この場合には、たとえば、接続されるＲＦ回路のＲｘ側のインピーダンスとＴｘ側のインピーダンスとが異なっていても、本発明のバランスフィルタをそのまま接続することができる。また、第１平衡端子のインピーダンスと第２平衡端子のインピーダンスとを、相互に独立して設計することができる。【００１９】
また、不平衡端子と第１平衡端子との間に形成される通過帯域の周波数と、不平衡端子と第２平衡端子との間に形成される通過帯域の周波数とは、異なっていても良い。【００２０】
あるいは、不平衡端子と第１平衡端子との間に形成される通過帯域の周波数と、不平衡端子と第２平衡端子との間に形成される通過帯域の周波数とは、同じであっても良い。この場合には、たとえば、ＴＤＤ（Time Division Duplex）方式の通信に、本発明のバランスフィルタを使用することができる。【００２１】
本発明のバランスフィルタは、複数の誘電体層が積層された積層体と、誘電体層の層間に積層された複数のインダクタ電極と、誘電体層を貫通して形成された複数のビア電極と、を備え、インダクタ電極により、または、インダクタ電極とビア電極とにより、不平衡側インダクタ、第１平衡側インダクタ、第２平衡側インダクタがそれぞれ形成されたものとして構成することが好ましい。【００２２】
更に、誘電体層の層間に積層された複数のキャパシタ電極を備え、複数のキャパシタ電極間に形成される容量により、第１キャパシタ、第２キャパシタ、第３キャパシタ、第４キャパシタ、第５キャパシタの少なくとも１つが形成されたものとして構成することが好ましい。【００２３】
積層体内において、不平衡側インダクタを形成するインダクタ電極が、少なくとも、下側インダクタ電極と、上側インダクタ電極とに分割して形成され、下側インダクタ電極と上側インダクタ電極とが、ビア電極により接続されたものとすることが好ましい。この場合において、更に、誘電体層の積層方向において、第１平衡側インダクタの第２インダクタ部を形成するインダクタ電極と、第２平衡側インダクタの第２インダクタ部を形成するインダクタ電極とが、不平衡側インダクタの下側インダクタ電極と上側インダクタ電極との間に挟み込まれて配置されたものとすることができる。この場合には、不平衡側インダクタと第１平衡側インダクタとを電磁界結合させ、同時に、不平衡側インダクタと第２平衡側インダクタとを電磁界結合させることができる。また、下側インダクタ電極の下側、および／または、上側インダクタの上側に、更に、不平衡側インダクタを構成するインダクタ電極を追加することにより、これらの電磁界結合の強さを高めることができる。【００２４】
上記構成において、第１平衡側インダクタを構成するインダクタ電極と、第２平衡側インダクタを構成するインダクタ電極とを、それぞれ環状に形成し、不平衡側インダクタの下側インダクタ電極と上側インダクタ電極とを接続するビア電極が、第１平衡側インダクタの第２インダクタ部のインダクタ電極の環状部分の内側と、第１平衡側インダクタの第２インダクタ部のインダクタ電極の環状部分の内側とを、貫通して配置されたものとすることが好ましい。この場合には、不平衡側インダクタの下側インダクタ電極と上側インダクタ電極とを接続するビア電極が形成する磁束と、第１平衡側インダクタの第２インダクタ部のインダクタ電極が形成する磁束とが、相互に直交し、両者の干渉が抑制されるため、不平衡側インダクタおよび第１平衡側インダクタの双方においてＱの低下を抑制することができる。また、不平衡側インダクタの下側インダクタ電極と上側インダクタ電極とを接続するビア電極が形成する磁束と、第２平衡側インダクタの第２インダクタ部のインダクタ電極が形成する磁束とが、相互に直交し、両者の干渉が抑制されるため、不平衡側インダクタおよび第２平衡側インダクタの双方においてＱの低下を抑制することができる。
【発明の効果】
【００２５】
本発明のバランスフィルタは、１つの不平衡端子と２対の平衡端子とを備えているが、ディバイダを使用していないため、ディバイダを通過することによる信号の挿入損失がなく、総合的な挿入損失が小さい。【００２６】
また、本発明のバランスフィルタは、従来、１つのディバイダと２つのバランスフィルタを使用して果たしていた機能を、１つのバランスフィルタで果たすようにしたものであり、部品点数の削減が図られており、実質上、小型化が図られている。したがって、本発明のバランスフィルタが実装される通信機器においては、実装に要するスペースを小さくすることができる。
【図面の簡単な説明】
【００２７】
【図１】実施形態にかかるバランスフィルタ１００の等価回路図である。
【図２】バランスフィルタ１００の斜視図である。
【図３】バランスフィルタ１００の分解斜視図である。
【図４】図４（Ａ）は、バランスフィルタ１００の不平衡端子ＵＢと第１平衡端子Ｔｘ（Ｔｘ１、Ｔｘ２）との間の周波数特性図である。図４（Ｂ）は、バランスフィルタ１００の不平衡端子ＵＢと第２平衡端子Ｒｘ（Ｒｘ１、Ｒｘ２）との間の周波数特性図である。
【図５】図５（Ａ）は、バランスフィルタ１００の第１平衡端子Ｔｘ（Ｔｘ１、Ｔｘ２）側のスミスチャートである。図５（Ｂ）は、バランスフィルタ１００の第２平衡端子Ｒｘ（Ｒｘ１、Ｒｘ２）側のスミスチャートである。
【図６】特許文献１に記載されたバランスフィルタ（積層バランスフィルタ）２００を示す等価回路図である。
【図７】１つのディバイダ３００と２つのバランスフィルタ２００とを接続して構成した平衡不平衡変換回路の一例を示す等価回路図である。
【発明を実施するための形態】
【００２８】
以下、図面とともに、本発明を実施するための形態について説明する。
【００２９】
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
【００３０】
図１〜図３に、本発明の実施形態にかかるバランスフィルタ１００を示す。ただし、図１は、バランスフィルタ１００の等価回路図である。図２は、バランスフィルタ１００を、誘電体層を積層した積層体により構成した場合における斜視図である。図３は、バランスフィルタ１００を、誘電体層を積層した積層体により構成した場合における分解斜視図である。
【００３１】
まず、図１を参照して、バランスフィルタ１００の等価回路について説明する。
【００３２】
バランスフィルタ１００は、１つの不平衡端子ＵＢを備える。
【００３３】
また、バランスフィルタ１００は、第１端子Ｔｘ１と第２端子Ｔｘ２とを備えた第１平衡端子Ｔｘと、第１端子Ｒｘ１と第２端子Ｒｘ２とを備えた第２平衡端子Ｒｘとを備える。なお、本実施形態においては、２対の平衡端子を、便宜上、第１平衡端子Ｔｘと第２平衡端子Ｒｘとして示しているが、各平衡端子の用途は任意であり、第１平衡端子をＴｘ端子として、第２平衡端子をＲｘ端子として使用することに限定されるものではない。
【００３４】
バランスフィルタ１００は、ローパスフィルタを備える。ローパスフィルタは、第１インダクタＬ１と、第１インダクタＬ１の一端とグランドとの間に挿入された第１キャパシタＣ１と、第１インダクタＬ１の他端とグランドとの間に挿入された第２キャパシタＣ２とで構成されている。そして第１インダクタＬ１の一端（第１キャパシタＣ１の一端）が、不平衡端子ＵＢに接続されている。このローパスフィルタにより、バランスフィルタ１００は、任意に選択した周波数帯の信号のみを通過させることができる。
【００３５】
なお、本実施形態においては、ローパスフィルタとしてπ型のローパスフィルタを採用したが、ローパスフィルタの種類はπ型には限られず、他の種類のものであっても良い。
【００３６】
バランスフィルタ１００は、ローパスフィルタの第１インダクタＬ１と並列に、第３キャパシタＣ３が接続されている。第３キャパシタＣ３は、ローパスフィルタの通過帯域外の高周波側にトラップを形成するためのものであり、ローパスフィルタの機能を向上させるためのものである。
【００３７】
バランスフィルタ１００は、不平衡側インダクタＬ２を備える。不平衡側インダクタＬ２は、ローパスフィルタの第２キャパシタＣ２と並列に接続されている。そして、並列に接続された不平衡側インダクタＬ２と第２キャパシタＣ２とは、ＬＣ並列共振器を構成する。
【００３８】
バランスフィルタ１００は、第１インダクタ部Ｌ３１、第２インダクタ部Ｌ３２、第３インダクタ部Ｌ３３が直列に接続された、第１平衡側インダクタを備える。第１平衡側インダクタは、第１平衡端子Ｔｘの第１端子Ｔｘ１と第２端子Ｔｘ２との間に接続されている。なお、本実施形態においては、第２インダクタ部Ｌ３２の中間部分に、ＤＣフィード端子ＤＣｆｅｅｄが接続されている。
【００３９】
また、バランスフィルタ１００は、第１インダクタ部Ｌ４１、第２インダクタ部Ｌ４２、第３インダクタ部Ｌ４３が直列に接続された、第２平衡側インダクタを備える。第２平衡側インダクタは、第２平衡端子Ｒｘの第１端子Ｒｘ１と第２端子Ｒｘ２との間に接続されている。
【００４０】
バランスフィルタ１００は、不平衡側インダクタＬ２が、第１平衡側インダクタと電磁界結合している。不平衡側インダクタＬ２は、主に、第１平衡側インダクタの第２インダクタ部Ｌ３２と電磁界結合している。
【００４１】
また、バランスフィルタ１００は、不平衡側インダクタＬ２が、第２平衡側インダクタと電磁界結合している。不平衡側インダクタＬ２は、主に、第２平衡側インダクタの第２インダクタ部Ｌ４２と電磁界結合している。
【００４２】
バランスフィルタ１００は、更に、第１平衡端子Ｔｘの第１端子Ｔｘ１と第２端子Ｔｘ２との間に、第４キャパシタＣ４が挿入されている。
【００４３】
第４キャパシタＣ４は、第１平衡側インダクタ（Ｌ３１、Ｌ３２、Ｌ３３）とでＬＣ並列共振器を構成し、上述した不平衡側インダクタＬ２と第２キャパシタＣ２とで構成されたＬＣ並列共振器と共働して、第１バンドパスフィルタを構成している。第１バンドパスフィルタは、任意に選択した周波数帯の信号のみを、不平衡端子ＵＢと第１平衡端子Ｔｘとの間に通過させる。
【００４４】
なお、バランスフィルタ１００においては、第１平衡側インダクタ（Ｌ３１、Ｌ３２、Ｌ３３）および第４キャパシタＣ４の定数を選定することにより、第１平衡端子Ｔｘ（Ｔｘ１、Ｔｘ２）側のインピーダンスを調整することができる。
【００４５】
バランスフィルタ１００は、更に、第２平衡端子Ｒｘの第１端子Ｒｘ１と第２端子Ｒｘ２との間に、第５キャパシタＣ５が挿入されている。第５キャパシタＣ５は、第２平衡側インダクタ（Ｌ４１、Ｌ４２、Ｌ４３）とでＬＣ並列共振器を構成し、上述した不平衡側インダクタＬ２と第２キャパシタＣ２とで構成されたＬＣ並列共振器と共働して、第２バンドパスフィルタを構成している。第２バンドパスフィルタは、任意に選択した周波数帯の信号のみを、不平衡端子ＵＢと第２平衡端子Ｒｘとの間に通過させる。
【００４６】
なお、バランスフィルタ１００においては、第２平衡側インダクタ（Ｌ４１、Ｌ４２、Ｌ４３）および第５キャパシタＣ５の定数を選定することにより、第２平衡端子Ｒｘ（Ｒｘ１、Ｒｘ２）側のインピーダンスを調整することができる。
【００４７】
以上の等価回路からなるバランスフィルタ１００は、第１平衡端子Ｔｘに入力された平衡信号を、不平衡端子ＵＢから不平衡信号として出力することができる。なお、ＤＣフィード端子ＤＣｆｅｅｄに直流電力を供給すれば、不平衡端子ＵＢから出力される不平衡信号の強度を高めることができる。また、不平衡端子ＵＢに入力された不平衡信号を、第２平衡端子Ｒｘから平衡信号として出力することができる。      
【００４８】
なお、第１平衡端子Ｔｘの第１端子Ｔｘ１と第２端子Ｔｘ２とには、相互に位相が１８０度異なり、振幅がほぼ等しい平衡信号が入力される。また、第２平衡端子Ｒｘの第１端子Ｒｘ１と第２端子Ｒｘ２からは、相互に位相が１８０度異なり、振幅がほぼ等しい平衡信号が出力される。
【００４９】
以上の等価回路からなるバランスフィルタ１００は、たとえば、図２および図３に示す積層体１により構成することができる。
【００５０】
積層体１は、下から順に、たとえばセラミックからなる誘電体層１ａ〜１ｑが積層されたものからなる。
【００５１】
図２に示すように、積層体１の表面には、不平衡端子ＵＢ、第１平衡端子Ｔｘの第１端子Ｔｘ１および第２端子Ｔｘ２、第２平衡端子Ｒｘの第１端子Ｒｘ１および第２端子Ｒｘ２、第１グランド端子Ｇ１、第２グランド端子Ｇ２、ＤＣフィード端子ＤＣｆｅｅｄ、第１浮遊端子Ｆ１、第２浮遊端子Ｆ２が形成されている。具体的には、図２における積層体１の手前側の側面に、時計回り方向に見て、順に、第１浮遊端子Ｆ１、第２浮遊端子Ｆ２、第１グランド端子Ｇ１、不平衡端子ＵＢが形成されている。図２における積層体１の左側の側面に第２グランド端子Ｇ２が形成されている。図２における積層体１の奥側の側面に、時計回り方向に見て、順に、第１平衡端子Ｔｘの第１端子Ｔｘ１、第２端子Ｔｘ２、第２平衡端子Ｒｘの第１端子Ｒｘ１、第２端子Ｒｘ２が形成されている。図２における積層体１の右側の側面にＤＣフィード端子ＤＣｆｅｅｄが形成されている。なお、各端子の両端は、積層体１の下側の主面および上側の主面に、それぞれ延出して形成されている。
【００５２】
第１浮遊端子Ｆ１、第２浮遊端子Ｆ２は、積層体１の内部において回路には接続されておらず、バランスフィルタ１００を実装する際に、基板などのランド電極に接合され、実装強度を高めるために利用される。
【００５３】
不平衡端子ＵＢ、第１平衡端子Ｔｘの第１端子Ｔｘ１および第２端子Ｔｘ２、第２平衡端子Ｒｘの第１端子Ｒｘ１および第２端子Ｒｘ２、第１グランド端子Ｇ１、第２グランド端子Ｇ２、ＤＣフィード端子ＤＣｆｅｅｄ、第１浮遊端子Ｆ１、第２浮遊端子Ｆ２は、それぞれ、たとえば、Ａｇ、Ｃｕや、これらの合金などを主成分とする金属により形成することができる。これらの端子の表面には、必要に応じて、Ｎｉ、Ｓｎ、Ａｕなどを主成分にするめっき層を、１層または複数層にわたって形成しても良い。
【００５４】
図３に示すように、積層体１を構成する誘電体層１ａ〜１ｑの層間には、キャパシタ電極２ａ〜２ｑ、接続電極３ａ、インダクタ電極４ａ〜４ｑが形成されている。また、積層体１の内部には、誘電体層１ａ〜１ｑの積層方向に、ビア電極５ａ〜５ｐが形成されている。
【００５５】
具体的には、誘電体層１ｂの上側の主面には、キャパシタ電極２ａと、接続電極３ａとが形成されている。そして、キャパシタ電極２ａは、第２グランド端子Ｇ２に接続されている。また、接続電極３ａは、ＤＣフィード端子ＤＣｆｅｅｄに接続されている。
【００５６】
誘電体層１ｃの上側の主面には、キャパシタ電極２ｂが形成されている。そして、キャパシタ電極２ｂは、不平衡端子ＵＢに接続されている。
【００５７】
誘電体層１ｄの上側の主面には、４つのキャパシタ電極２ｃ、２ｄ、２e、２ｆが形成されている。そして、キャパシタ電極２ｃは第１平衡端子Ｔｘの第１端子Ｔｘ１に、キャパシタ電極２ｄは第１平衡端子Ｔｘの第２端子Ｔｘ２に、キャパシタ電極２eは第２平衡端子Ｒｘの第１端子Ｒｘ１に、キャパシタ電極２ｆは第２平衡端子Ｒｘの第２端子Ｒｘ２に、それぞれ接続されている。
【００５８】
誘電体層１ｅの上側の主面には、２つのキャパシタ電極２ｇ、２ｈが形成されている。
【００５９】
誘電体層１ｆの上側の主面には、４つのキャパシタ電極２ｉ、２ｊ、２ｋ、２ｌが形成されている。そして、キャパシタ電極２ｉは第１平衡端子Ｔｘの第１端子Ｔｘ１に、キャパシタ電極２ｊは第１平衡端子Ｔｘの第２端子Ｔｘ２に、キャパシタ電極２ｋは第２平衡端子Ｒｘの第１端子Ｒｘ１に、キャパシタ電極２ｌは第２平衡端子Ｒｘの第２端子Ｒｘ２に、それぞれ接続されている。
【００６０】
誘電体層１ｇの上側の主面には、３つのキャパシタ電極２ｍ、２ｎ、２ｏが形成されている。そして、キャパシタ電極２ｍは、第１グランド端子Ｇ１に接続されている。
【００６１】
誘電体層１ｈの上側の主面には、キャパシタ電極２ｐが形成されている。
【００６２】
誘電体層１ｉの上側の主面には、キャパシタ電極２ｑが形成されている。そして、キャパシタ電極２ｑは、不平衡端子ＵＢに接続されている。
【００６３】
誘電体層１ｊの上側の主面には、２つのインダクタ電極４ａ、４ｂが形成されている。そして、インダクタ電極４ａの一端が第１平衡端子Ｔｘの第１端子Ｔｘ１に、インダクタ電極４ｂの一端が第２平衡端子Ｒｘの第２端子Ｒｘ２に、それぞれ接続されている。
【００６４】
誘電体層１ｋの上側の主面には、３つのインダクタ電極４ｃ、４ｄ、４ｅが形成されている。そして、インダクタ電極４ｄの一端が第１グランド端子Ｇ１に接続されている。
【００６５】
誘電体層１ｌの上側の主面には、２つのインダクタ電極４ｆ、４ｇが形成されている。なお、インダクタ電極４ｇの中間部分には、中間部４ｇｘが設けられている。
【００６６】
誘電体層１ｍの上側の主面には、２つのインダクタ電極４ｈ、４ｉが形成されている。
【００６７】
誘電体層１ｎの上側の主面には、４つのインダクタ電極４ｊ、４ｋ、４ｌ、４ｍが形成されている。
【００６８】
誘電体層１ｏの上側の主面には、３つのインダクタ電極４ｎ、４ｏ、４ｐが形成されている。そして、インダクタ電極４ｏの一端が第１平衡端子Ｔｘの第２端子Ｔｘ２に、インダクタ電極４ｏの一端が第２平衡端子Ｒｘの第１端子Ｒｘ１に、それぞれ接続されている。
【００６９】
誘電体層１ｐの上側の主面には、インダクタ電極４ｑが形成されている。そして、インダクタ電極４ｑの一端が不平衡端子ＵＢに接続されている。
【００７０】
積層体１内において、ビア電極５ａが、キャパシタ電極２ｐとインダクタ電極４ｃの一端とを接続している。なお、ビア電極５ａは、後述するビア電極５ｉと連続して一体的に形成されているが、接続関係を説明する便宜上、当該ビア電極の下側部分を符号５ａにより示し、上側部分を符号５ｉにより示している。
【００７１】
ビア電極５ｂが、インダクタ電極４ｂの他端とインダクタ電極４ｅの一端とを接続している。
【００７２】
ビア電極５ｃが、インダクタ電極４ｃの他端とインダクタ電極４ｆの一端とを接続している。
【００７３】
ビア電極５ｄが、接続電極３ａとインダクタ電極４ｇの中間部４ｇｘとを接続している。
【００７４】
ビア電極５ｅが、インダクタ電極４ａの他端とインダクタ電極４ｇの一端とを接続している。
【００７５】
ビア電極５ｆが、インダクタ電極４ｆの他端とインダクタ電極４ｈの一端とを接続している。
【００７６】
ビア電極５ｇが、インダクタ電極４ｅの他端とインダクタ電極４ｉの一端とを接続している。
【００７７】
ビア電極５ｈが、インダクタ電極４ｈの他端とインダクタ電極４ｊの一端とを接続している。
【００７８】
ビア電極５ｉが、インダクタ電極４ｃの一端とインダクタ電極４ｋの一端とを接続している。
【００７９】
ビア電極５ｊが、インダクタ電極４ｄの他端とインダクタ電極４ｋの他端とを接続している。
【００８０】
ビア電極５ｋが、インダクタ電極４ｇの他端とインダクタ電極４ｌの一端とを接続している。
【００８１】
ビア電極５ｌが、インダクタ電極４ｉの他端とインダクタ電極４ｍの一端とを接続している。
【００８２】
ビア電極５ｍが、インダクタ電極４ｊの他端とインダクタ電極４ｎの一端とを接続している。
【００８３】
ビア電極５ｎが、インダクタ電極４ｌの他端とインダクタ電極４ｏの他端とを接続している。
【００８４】
ビア電極５ｏが、インダクタ電極４ｍの他端とインダクタ電極４ｐの他端とを接続している。
【００８５】
ビア電極５ｐが、インダクタ電極４ｎの他端とインダクタ電極４ｑの他端とを接続している。
【００８６】
上述した、キャパシタ電極２ａ〜２ｑ、接続電極３ａ、インダクタ電極４ａ〜４ｑ、ビア電極５ａ〜５ｎには、たとえば、Ａｇ、Ｃｕや、これらの合金を主成分とする金属により形成することができる。
【００８７】
以上の構成からなる、誘電体層が積層された積層体により構成された本実施形態のバランスフィルタ１００は、従来から、積層体により構成されたバランスフィルタを製造するのに使用されている一般的な製造方法により、製造することができる。
【００８８】
次に、図１と図３とを対比しながら、バランスフィルタ１００の等価回路と、積層体１内における構成との関係について説明する。
【００８９】
ローパスフィルタは、第１インダクタＬ１と第１キャパシタＣ１と第２キャパシタＣ２とで構成されているが、そのうちの第１インダクタＬ１は、不平衡端子ＵＢを起点にして、インダクタ電極４ｑ、ビア電極５ｐ、インダクタ電極４ｎ、ビア電極５ｍ、インダクタ電極４ｊ、ビア電極５ｈ、インダクタ電極４ｈ、ビア電極５ｆ、インダクタ電極４ｆ、ビア電極５ｃ、インダクタ電極４ｃを経由し、インダクタ電極４ｃの一端を終点とする線路により形成されている。
【００９０】
ローパスフィルタの第１キャパシタＣ１は、不平衡端子ＵＢに接続されたキャパシタ電極２ｂと、第２グランド端子Ｇ２に接続されたキャパシタ電極２ａとの間に形成される容量により形成されている。
【００９１】
ローパスフィルタの第２キャパシタＣ２は、ビア電極５ａにより第１インダクタＬ１の終点であるインダクタ電極４ｃの一端と接続されたキャパシタ電極２ｐと、第１グランド端子Ｇ１に接続されたキャパシタ電極２ｍとの間に形成される容量により形成されている。
【００９２】
また、ローパスフィルタの第１インダクタＬ１と並列に接続された第３キャパシタＣ３は、不平衡端子ＵＢに接続されたキャパシタ電極２ｑと、ビア電極５ａにより第１インダクタＬ１の終点であるインダクタ電極４ｃの一端と接続されたキャパシタ電極２ｐとの間に形成される容量により形成されている。
【００９３】
不平衡側インダクタＬ２は、第１インダクタＬ１の終点であるインダクタ電極４ｃの一端を起点にして、ビア電極５ｉ、インダクタ電極４ｋ、ビア電極５ｊ、インダクタ電極４ｄを経由し、第１グランド端子Ｇ１を終点とする線路により形成されている。
【００９４】
なお、不平衡側インダクタＬ２において、インダクタ電極４ｄが下側インダクタ電極に該当し、インダクタ電極４ｋが上側インダクタ電極に該当する。そして、下側インダクタ電極であるインダクタ電極４ｄと、上側インダクタ電極であるインダクタ電極４ｋとが、ビア電極５ｊにより接続されている。
【００９５】
第１平衡側インダクタは、第１平衡端子Ｔｘの第１端子Ｔｘ１を起点として、インダクタ電極４ａ、ビア電極５ｅ、インダクタ電極４ｇ、ビア電極５ｋ、インダクタ電極４ｌ、ビア電極５ｎ、インダクタ電極４ｏを経由し、第１平衡端子Ｔｘの第２端子Ｔｘ２を終点とする線路により形成されている。これらのうち、主に、インダクタ電極４ａ、ビア電極５ｅが、第１平衡側インダクタの第１インダクタ部Ｌ３１を構成している。また、主に、インダクタ電極４ｇが、第１平衡側インダクタの第２インダクタ部Ｌ３２を構成している。そして、主に、ビア電極５ｋ、インダクタ電極４ｌ、ビア電極５ｎ、インダクタ電極４ｏが、第１平衡側インダクタの第３インダクタ部Ｌ３３を構成している。
【００９６】
なお、第１平衡側インダクタの第２インダクタ部Ｌ３２の中間部４ｇｘが、ビア電極５ｄ、接続電極３ａを経由して、ＤＣフィード端子ＤＣｆｅｅｄに接続されている。
【００９７】
第２平衡側インダクタは、第２平衡端子Ｒｘの第１端子Ｒｘ１を起点として、インダクタ電極４ｐ、ビア電極５ｏ、インダクタ電極４ｍ、ビア電極５ｌ、インダクタ電極４ｉ、ビア電極５ｇ、インダクタ電極４ｅ、ビア電極５ｂ、インダクタ電極４ｂを経由し、第２平衡端子Ｒｘの第２端子Ｒｘ２を終点とする線路により形成されている。これらのうち、主に、インダクタ電極４ｐ、ビア電極５ｏ、インダクタ電極４ｍ、ビア電極５ｌが、第２平衡側インダクタの第１インダクタ部Ｌ４１を構成している。また、主に、インダクタ電極４ｉが、第２平衡側インダクタの第２インダクタ部Ｌ４２を構成している。そして、ビア電極５ｇ、インダクタ電極４ｅ、ビア電極５ｂ、インダクタ電極４ｂが、第２平衡側インダクタの第３インダクタ部Ｌ４３を構成している。
【００９８】
第４キャパシタＣ４は、主に、端子には接続されず浮き電極となったキャパシタ電極２ｇ、２ｎを介して、第１平衡端子Ｔｘの第１端子Ｔｘ１と接続されたキャパシタ電極２ｃ、２ｉと、第１平衡端子Ｔｘの第２端子Ｔｘ２と接続されたキャパシタ電極２ｄ、２ｊと間に形成される容量により形成されている。
【００９９】
第５キャパシタＣ５は、主に、端子には接続されず浮き電極となったキャパシタ電極２ｈ、２ｏを介して、第２平衡端子Ｒｘの第１端子Ｒｘ１と接続されたキャパシタ電極２ｅ、２ｋと、第２平衡端子Ｒｘの第２端子Ｒｘ２と接続されたキャパシタ電極２ｆ、２ｌと間に形成される容量により形成されている。
【０１００】
以上の等価回路および構成からなる本実施形態のバランスフィルタ１００においては、誘電体層１ａ〜１ｑの積層方向において、２つに分割された不平衡側インダクタＬ２の下側インダクタ電極を構成するインダクタ電極４ｄと上側インダクタ電極を構成するインダクタ電極４ｋとの間に、第１平衡側インダクタの第２インダクタ部Ｌ３２を構成するインダクタ電極４ｇと、第２平衡側インダクタの第２インダクタ部Ｌ４２を構成するインダクタ電極４ｉとが挟み込まれて配置されている。
【０１０１】
この結果、バランスフィルタ１００の使用時には、不平衡側インダクタＬ２と、第１平衡側インダクタの第２インダクタ部Ｌ３２とが電磁界結合する。また、不平衡側インダクタＬ２と、第２平衡側インダクタの第２インダクタ部Ｌ４２とが電磁界結合する。
【０１０２】
また、本実施形態のバランスフィルタ１００においては、第１平衡側インダクタの第２インダクタ部Ｌ３２を構成するインダクタ電極４ｇが環状に形成されるとともに、第２平衡側インダクタの第２インダクタ部Ｌ４２を構成するインダクタ電極４ｉが環状に形成され、２つに分割された不平衡側インダクタＬ２の下側インダクタ電極を構成するインダクタ電極４ｄと上側インダクタ電極を構成するインダクタ電極４ｋとを接続するビア電極５ｊが、ビア電極５ｉとともに、インダクタ電極４ｇの環状部分の内側、および、インダクタ電極４ｉの環状部分の内側を貫通するように配置されている。
【０１０３】
この結果、バランスフィルタ１００においては、不平衡側インダクタＬ２の下側インダクタ電極を構成するインダクタ電極４ｄと上側インダクタ電極を構成するインダクタ電極４ｋとを接続するビア電極５ｊが形成する磁束と、第１平衡側インダクタの第２インダクタ部Ｌ３２のインダクタ電極４ｇが形成する磁束とが、相互に直交し、両者の干渉が抑制されるため、不平衡側インダクタＬ２および第１平衡側インダクタ（第２インダクタ部Ｌ３２）の双方においてＱの低下が抑制されている。また、不平衡側インダクタＬ２の下側インダクタ電極を構成するインダクタ電極４ｄと上側インダクタ電極を構成するインダクタ電極４ｋとを接続するビア電極５ｊが形成する磁束と、第２平衡側インダクタの第２インダクタ部Ｌ４２のインダクタ電極４ｉが形成する磁束とが、相互に直交し、両者の干渉が抑制されるため、不平衡側インダクタＬ２および第２平衡側インダクタ（第２インダクタ部Ｌ４２）の双方においてＱの低下が抑制されている。
【０１０４】
図４（Ａ）に、バランスフィルタ１００の不平衡端子ＵＢと第１平衡端子Ｔｘ（Ｔｘ１、Ｔｘ２）との間の周波数特性を示す。また、図４（Ｂ）に、不平衡端子ＵＢと第２平衡端子Ｒｘ（Ｒｘ１、Ｒｘ２）との間の周波数特性を示す。図４（Ａ）と図４（Ｂ）とを比較して分かるように、両者は、ほぼ同じ周波数の通過帯域を備える。したがって、本実施形態のバランスフィルタ１００は、ＴＤＤ（Time Division Duplex）方式の通信に使用するのに適している。ただし、第１平衡端子Ｔｘ（Ｔｘ１、Ｔｘ２）と不平衡端子ＵＢとの間に形成される通過帯域の周波数と、不平衡端子ＵＢと第２平衡端子Ｒｘ（Ｒｘ１、Ｒｘ２）との間に形成される通過帯域の周波数とは同じである必要はなく、異なっていても良い。
【０１０５】
図５（Ａ）に、バランスフィルタ１００の第１平衡端子Ｔｘ（Ｔｘ１、Ｔｘ２）側のスミスチャートを示す。また、図５（Ｂ）に、第２平衡端子Ｒｘ（Ｒｘ１、Ｒｘ２）側のスミスチャートを示す。図５（Ａ）のスミスチャートは、規格化インピーダンスの値（スミスチャートの中心）を３５−ｊ４５とし、図５（Ｂ）のスミスチャートは、規格化インピーダンスの値（スミスチャートの中心）を３０−ｊ３５としている。図５（Ａ）、（Ｂ）から分かるように、両方のスミスチャートとも、インピーダンスが規格化インピーダンスである中央に集まっている。したがって、第１平衡端子Ｔｘと第２平衡端子Ｒｘは、異なるインピーダンスとなっている 。
【０１０６】
以上、本発明の実施形態にかかるバランスフィルタ１００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、種々の変更をなすことができる。たとえば、バランスフィルタ１００は、誘電体層１ａ〜１ｑが積層された積層体１を使用して構成しているが、これに代えて、基板上にいわゆるディスクリート部品を実装して本発明のバランスフィルタを構成しても良い。
【０１０７】
また、バランスフィルタ１００においては、便宜上、第１平衡端子をＴｘ端子、第２平衡端子をＲｘ端子として構成したが、既に述べたように、バランスフィルタの使用方法も任意であり、このような使用方法には限定されない。
【符号の説明】
【０１０８】
１・・・積層体
１ａ〜１ｑ・・・誘電体層
２ａ〜２ｑ・・・キャパシタ電極
３ａ・・・接続電極
４ａ〜４ｑ・・・インダクタ電極
５ａ〜５ｐ・・・ビア電極
ＵＢ・・・不平衡端子
Ｔｘ・・・第１平衡端子（Ｔｘ端子）
Ｔｘ１・・・第１端子
Ｔｘ２・・・第２端子
Ｒｘ・・・第２平衡端子（Ｒｘ端子）
Ｒｘ１・・・第１端子
Ｒｘ２・・・第２端子
Ｇ１・・・第１グランド端子
Ｇ２・・・第２グランド端子
Ｆ１・・・第１浮遊電極
Ｆ２・・・第２浮遊電極
ＤＣ ｆｅｅｄ・・・ＤＣフィード端子
［ローパスフィルタ］
Ｌ１・・・第１インダクタ
Ｃ１・・・第１キャパシタ
Ｃ２・・・第２キャパシタ
Ｌ２・・・不平衡側インダクタ
［第１平衡側インダクタ］
Ｌ３１・・・第１インダクタ部
Ｌ３２・・・第２インダクタ部
Ｌ３３・・・第３インダクタ部
［第２平衡側インダクタ］
Ｌ４１・・・第１インダクタ部
Ｌ４２・・・第２インダクタ部
Ｌ４３・・・第３インダクタ部
Ｃ３・・・第３キャパシタ
Ｃ４・・・第４キャパシタ
Ｃ５・・・第５キャパシタ
１００・・・バランスフィルタ
【図１】
2017068898.tif 000003
【図２】
2017068898.tif 000004
【図３】
2017068898.tif 000005
【図４】
2017068898.tif 000006
【図５】
2017068898.tif 000007
【図６】
2017068898.tif 000008
【図７】
2017068898.tif 000009
【国際調査報告】
2017068898.tif 000010
2017068898.tif 000011
2017068898.tif 000012
2017068898.tif 000013