(57)【要約】  半導体記憶装置（１０００）は、第１の選択線（１０８）と、第２の選択線（１０９）と、を備え、複数の記憶素子のうち第１の記憶素子（１００）は、第１の上部電極（１０１）および第１の下部電極（１０３）を有し、第１の上部電極（１０１）は、第１の選択線（１０８）と接続され、第１の下部電極（１０３）は、第２の選択線（１０９）と接続され、複数の記憶素子のうち、第１の記憶素子（１００）に隣接して配置される第２の記憶素子（１０４）は、第２の上部電極（１０５）および第２の下部電極（１０７）を有し、第２の上部電極（１０５）は、第１の選択線（１０８）と接続され、第２の下部電極（１０７）は、第２の記憶素子（１０４）以外の記憶素子の第２の抵抗体（１０６）を介さずに第１の選択線（１０８）と接続されている。
2016181609.tif 000002
【特許請求の範囲】
【請求項１】
上部電極と、下部電極と、前記上部電極と前記下部電極との間に配置された抵抗体とを各々有する複数の記憶素子と、
第１の選択線と、
第２の選択線と、
を備え、
前記複数の記憶素子のうち第１の記憶素子は、前記上部電極として第１の上部電極、および、前記下部電極として第１の下部電極を有し、
前記第１の上部電極は、前記第１の選択線と接続され、
前記第１の下部電極は、前記第２の選択線と接続され、
前記複数の記憶素子のうち、前記第１の記憶素子に隣接して配置される第２の記憶素子は、前記上部電極として第２の上部電極、および、前記下部電極として第２の下部電極を有し、
前記第２の上部電極は、前記第１の選択線と接続され、
前記第２の下部電極は、前記第２の記憶素子以外の記憶素子の前記抵抗体を介さずに前記第１の選択線と接続されている
半導体記憶装置。
【請求項２】
前記第１の記憶素子は、高抵抗状態または低抵抗状態を保持することにより記憶を行うメモリセルであり、
前記第２の記憶素子は、記憶を行わないダミーメモリセルであり、
前記ダミーメモリセルは、前記メモリセルの周囲に配置されている
請求項１に記載の半導体記憶装置。
【請求項３】
前記第２の下部電極は、導電層を介して前記第１の選択線と接続されている
請求項１または２に記載の半導体記憶装置。
【請求項４】
前記導電層は、拡散層である
請求項３に記載の半導体記憶装置。
【請求項５】
前記拡散層にはＭＯＳトランジスタが形成され、前記ＭＯＳトランジスタを介して、前記第２の下部電極と前記第１の選択線とが接続されている
請求項４に記載の半導体記憶装置。
【請求項６】
前記導電層は、金属層である
請求項３に記載の半導体記憶装置。
【請求項７】
前記導電層は、金属層および前記金属層に接続された拡散層である
請求項３に記載の半導体記憶装置。
【請求項８】
前記第２の下部電極は、前記第１の記憶素子が配置された側と反対側に延伸した延伸部分を有し、前記延伸部分において前記第２の下部電極に接続された配線層を介して前記第１の選択線と接続されている
請求項１または２に記載の半導体記憶装置。
【請求項９】
前記半導体記憶装置は、さらに、
前記第２の記憶素子に隣接しかつ前記第１の記憶素子が配置された側と反対側に第３の記憶素子を備え、
前記第２の記憶素子の前記第２の下部電極は、前記第３の記憶素子が有する第３の下部電極を介して、前記配線層と接続されている
請求項１または２に記載の半導体記憶装置。
【請求項１０】
前記第３の記憶素子は、記憶を行わないダミーメモリセルである
請求項９に記載の半導体記憶装置。
【請求項１１】
前記第１の選択線と前記導電層とは、縦方向の配線層により直接接続されている
請求項３に記載の半導体記憶装置。
【請求項１２】
前記第２の記憶素子は、前記第１の記憶素子より高抵抗である
請求項１または２に記載の半導体記憶装置。
【請求項１３】
前記第１の記憶素子は、さらに、前記第１の下部電極と前記第１の抵抗体との間にダイオードを有している
請求項１または２に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体記憶装置に関するものであり、特に、リークパスを検出するための構造をもつ半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置は、コンピューターに代表されるデジタル機器に使用されており、近年、取り扱う情報量や使用時間の増加にともない、大容量化及び、低消費電力化が求められている。【０００３】
例えば、近年注目を集めている抵抗変化メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、従来のフラッシュメモリに比べ高速かつ低消費動作が可能な半導体メモリで、電気信号により抵抗が変化する抵抗体を記憶素子に用いていることが特徴である。抵抗変化メモリでは、抵抗変化をデータ“１”、“０”の情報として保持している。また、抵抗変化メモリを構成する抵抗体は、形成直後では導電パスとなるフィラメントが存在しない状態であり、フィラメント形成のためにフォーミングを施す必要がある。【０００４】
上記の抵抗変化メモリを用いた半導体記憶装置では、ワード線とビット線を直交するように配置し、その交点の位置に、ＭＯＳトランジスタと記憶素子とを直列に接続した１Ｔ１Ｒ型と呼ばれるメモリセルが配置されている構成が一般的である。半導体記憶装置では、このメモリセルを容量にあわせてマトリクス状に配置する。また、微細化にともなう品質低下を防止する有効な手段として、上記マトリクス状に配置されたメモリセルの周囲に、レイアウトの均一性を高めるための、記憶素子として機能しないダミー記憶素子を配置することも広く知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１３８５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
１Ｔ１Ｒ型メモリセルアレイにおいて、記憶素子に意図しない抵抗及び容量負荷が付与されて、記憶素子が誤動作や信頼性の低下を招くのを抑制するために、隣接する記憶素子の間のリークパスを検出する方法がある。【０００７】
記憶素子として機能するメモリセルの場合、メモリセルにはワード線とビット線が接続されているため、当該メモリセルを低抵抗化して隣接する記憶素子間のリークパスを検出することができる。しかし、ダミー記憶素子の場合、ダミー記憶素子は記憶の書き込みおよび読み出しを行う必要がないため、ワード線とビット線の少なくともいずれかが接続されていない場合がある。この場合、ダミー記憶素子は低抵抗化することができないので、隣接する記憶素子間のリークパスを検出できないといった問題がある。その結果、意図しない抵抗及び容量負荷が付与される記憶素子がある場合でも、不具合を発見することができず、誤動作の発生や信頼性の低下を招くという課題がある。【０００８】
そこで、本開示では、誤動作の発生や信頼性の低下を抑制することができる半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明の一態様に係る半導体記憶装置は、上部電極と、下部電極と、前記上部電極と前記下部電極との間に配置された抵抗体とを各々有する複数の記憶素子と、第１の選択線と、第２の選択線と、を備え、前記複数の記憶素子のうち第１の記憶素子は、前記上部電極として第１の上部電極、および、前記下部電極として第１の下部電極を有し、前記第１の上部電極は、前記第１の選択線と接続され、前記第１の下部電極は、前記第２の選択線と接続され、前記複数の記憶素子のうち、前記第１の記憶素子に隣接して配置される第２の記憶素子は、前記上部電極として第２の上部電極、および、前記下部電極として第２の下部電極を有し、前記第２の上部電極は、前記第１の選択線と接続され、前記第２の下部電極は、前記第２の記憶素子以外の記憶素子の前記抵抗体を介さずに前記第１の選択線と接続されている。
【発明の効果】
【００１０】
本開示によれば、半導体記憶装置において、誤動作の発生や信頼性の低下を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の課題の詳細を説明するための半導体記憶装置の断面図である。
【図２】図２は、本発明の第１の実施形態にかかる半導体記憶装置の断面図である。
【図３】図３は、本発明の第２の実施形態にかかる半導体記憶装置の断面図である。
【図４】図４は、本発明の第３の実施形態にかかる半導体記憶装置の断面図である。
【図５】図５は、本発明の第４の実施形態にかかる半導体記憶装置の断面図である。
【図６】図６は、本発明の第５の実施形態にかかる半導体記憶装置の断面図である。
【図７】図７は、本発明の第６の実施形態にかかる半導体記憶装置の断面図である。
【発明を実施するための形態】
【００１２】
（本開示の基礎となった知見）
はじめに本開示の基礎となった知見について説明する。
【００１３】
図１に記憶素子を複数備えた１Ｔ１Ｒ型メモリセルアレイを有する半導体記憶装置１０００の断面図を示す。図１に示す半導体記憶装置１０００において、第１の記憶素子１１００は記憶素子として機能しないダミー記憶素子であり、第２の記憶素子１１０４、第３の記憶素子１２００および第４の記憶素子１２０１は、記憶素子として機能するメモリセルである。全記憶素子（１１００、１１０４、１２００、１２０１）はフォーミング前の状態である。また、第１の記憶素子１１００は、第２の選択線１１０９と接続されておらずフォーミング不可能な記憶素子である。
【００１４】
このような構成の半導体記憶装置１０００において、図１に示すように第３の記憶素子１２００と第４の記憶素子１２０１間に第２のリークパス１２０５が存在した場合、リークパスを検出する手段としては、第３の記憶素子１２００を電気信号により低抵抗化した後、第４の記憶素子１２０１に電気信号を印加し、第３の記憶素子１２００の抵抗変化の状態が所望のとおりになっているかを確認する方法がある。しかし、フォーミング不可能な第１の記憶素子１１００と第２の記憶素子１１０４間に第１のリークパス１２０４が存在した場合、フォーミングによる導電パスを形成していない第１の記憶素子１１００は低抵抗化する手段がないため、前記手段による検出ができない。その結果、第２の記憶素子１１０４には意図しない抵抗及び容量負荷が付与され、誤動作や信頼性の低下を招くという課題がある。
【００１５】
そこで、本開示では、以下に詳述するように、第１の記憶素子１１００と第２の記憶素子１１０４間に存在する第１のリークパス１２０４を検出できず品質を下げる課題を解決する。これにより、半導体記憶装置１０００の構成において、第２の下部電極１１０７を第１の抵抗体１１０２を介さずに第１の選択線１１０８と接続する手段を有することにより、第１の記憶素子１１００を低抵抗化することなく第２の記憶素子１１０４間に存在する第１のリークパス１２０４を検出することができる。
【００１６】
以下、本発明の実施形態について、図面を参照して説明する。実質的に同一の構成に対して同一の符号を付し、説明を省略する場合がある。また、以下の実施形態において、製造方法が実質的に同一であるときは、説明を省略する場合がある。
【００１７】
また、本発明は、以下の実施形態に限定されない。本発明の実施形態同士を組合せることも可能である。以下で説明する実施形態は、いずれも一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態等は、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって特定される。よって、以下の実施形態における構成要素のうち、独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００１８】
なお、以下で述べる半導体記憶装置は、ＲｅＲＡＭを用いて説明をしているが、これに限定されるものではない。
【００１９】
（第１の実施形態）
図２に、第１の実施形態にかかる半導体記憶装置１０の断面図を示す。
【００２０】
図２に示すように、半導体記憶装置１０は、第１の記憶素子１００と、第２の記憶素子１０４と、第１の選択線１０８と、第２の選択線１０９と、導体２ａ、２ｂ、３ａ、３ｂおよび４と、第１の導電層１１０とを備えている。第１の導電層１１０は、例えば銅などの金属層で構成されている。
【００２１】
第１の記憶素子１００は、第１の上部電極１０１と、第１の下部電極１０３と、第１の上部電極１０１と第１の下部電極１０３との間に配置された第１の抵抗体１０２とを有している。第１の記憶素子１００に隣接して配置された第２の記憶素子１０４は、第２の上部電極１０５と、第２の下部電極１０７と第２の上部電極１０５と第２の下部電極１０７との間に配置された第２の抵抗体１０６とを有している。
【００２２】
第１の上部電極１０１は、導体２ａによりビット線である第１の選択線１０８に接続されている。第２の上部電極１０５は、導体３ａによりビット線である第１の選択線１０８に接続されている。第１の上部電極１０１と第２の上部電極１０５は、同一の第１の選択線１０８に接続されている。
【００２３】
第１の下部電極１０３は、導体２ｂによりソース線である第２の選択線１０９に接続されている。第２の下部電極１０７は、導体３ｂにより第１の導電層１１０に接続されている。第１の導電層１１０は、さらに導体４により第１の選択線１０８に接続されている。すなわち、第２の下部電極１０７は、導体および第１の導電層１１０を介して、第１の選択線１０８に接続されている。言い換えると、第２の下部電極１０７は、第２の抵抗体１０６および第２の記憶素子１０４以外の記憶素子の抵抗体を介することなく、第１の選択線１０８に接続されている。
【００２４】
図２に示す半導体記憶装置１０はフォーミング前のものであり、隣接する第１の記憶素子１００と第２の記憶素子１０４との間にリークパス５が存在した状態を示している。また、第２の記憶素子１０４は、フォーミング対象から除外している。すなわち、第２の記憶素子１０４は、第１の記憶素子１００よりも高抵抗である。
【００２５】
第１の記憶素子１００にフォーミングを行う場合、第１の記憶素子１００に対してフォーミング用パルスを第１の選択線１０８を介して印加する。このとき、第１の記憶素子１００と第２の記憶素子１０４との間が正常に絶縁されている場合には、第１の記憶素子１００の第１の上部電極１０１と第１の下部電極１０３との間には電位差が生じ、第１の抵抗体１０２には所望の電圧が印加されてフォーミングが完了する。
【００２６】
一方、第１の記憶素子１００と第２の記憶素子１０４との間にリークパスが発生している場合、例えば、図２に示すように、第１の下部電極１０３と第２の下部電極１０７との間にリークパス５が存在する場合には、第２の下部電極１０７は、第２の抵抗体１０６を介さずに第１の導電層１２０および導体４を介して第１の選択線１０８に接続されているため、第１の下部電極１０３は、リークパス５を介して、第２の下部電極１０７、導体３ｂ、第１の導電層１１０、導体４、第１の選択線１０８と同電位となる。したがって、第１の記憶素子１００の第１の上部電極１０１と第１の下部電極１０３には電位差が生じない。その結果、第１の記憶素子１００に対してフォーミングが正常に行われないこととなる。したがって、フォーミングを正常に行うことができないこと（フォーミングＮＧ）を検出することにより、リークパス５が存在することを検出することが可能となる。
【００２７】
また、第１の記憶素子１００のフォーミング用パルスを第２の選択線１０９を介して印加した場合も、同様に、リークパス５を検出することができる。
【００２８】
詳細には、第１の下部電極１０３は、リークパス５を介して、第２の下部電極１０７、導体３ｂ、第１の導電層１１０、導体４、第１の選択線１０８、導体２ａおよび第１の上部電極１０１に接続されている。したがって、第１の上部電極１０１は、第１の下部電極１０３および導体２ｂに接続された第２の選択線１０９と同電位となる。よって、第１の上部電極１０１と第１の下部電極１０３には電位差が生じないため、フォーミングＮＧとしてリークパス５を検出することは可能である。
【００２９】
また、第１の記憶素子１００をメモリセル、第２の記憶素子１０４をダミー記憶素子（第１のダミー記憶素子）として用いる場合にも、同様にリークパス５を検出することは可能である。なお、ダミー記憶素子として使用する第２の記憶素子１０４は、フォーミング対象から除外しており、第１の記憶素子１００よりも高抵抗である。ダミーメモリセルとして使用する第２の記憶素子１０４は、メモリセルとして使用する第１の記憶素子１００の周囲に配置されてもよい。
【００３０】
以上、本実施形態にかかる半導体記憶装置１０によると、第１の上部電極１０１と第１の下部電極１０３とが同電位となるため、リークパス５を検出することができる。これにより、リークという不具合を発見することができるので、誤動作の発生や信頼性の低下を抑制することができる。また、第２の下部電極１０７を第１の抵抗体１０２を介さずに第１の選択線１０８と接続することにより、第１の記憶素子１００を低抵抗化することなく、第１の記憶素子１００と第２の記憶素子１０４との間に存在するリークパス５を検出することができる。したがって、半導体記憶装置１０において、誤動作の発生や信頼性の低下を抑制することができる。
【００３１】
なお、図２では第１の導電層１２０が第２の選択線１０９と同層に存在しているが、第２の選択線の上層又は下層に配置してもリークパス５を検出することは可能である。また、第１の導電層１１０は金属層および金属層に接続された拡散層であってもよい。また、一般的には、第１の選択線１０９は、ビット線に該当し、第２の選択線１０９は、ソース線に該当するが、クロスポイント型など異なる構成の場合、第２の選択線１０９がワード線に該当する場合もある。
【００３２】
なお、本実施形態における第２の記憶素子１０４に隣接して、他の複数の記憶素子やヴィア、配線などを配置してもよい。例えば、第２の記憶素子に隣接する第３の記憶素子（図示せず）をさらに備え、第２の記憶素子１０４の第２の下部電極１０７は、第３の記憶素子が有する第３の下部電極を介して、縦方向の配線層４と接続されてもよい。ここでいう縦方向とは、第１の記憶素子１００における第１の上部電極１０１、第１の抵抗体１０２および第１の下部電極１０３が積層された方向、または、第２の記憶素子１０４における第２の上部電極１０５、第２の抵抗体１０６および第２の下部電極１０７が積層された方向のことをいう。また、この場合にも、第２の記憶素子１０４および第３の記憶素子をダミー記憶素子として用いてもよく、これにより、第１のダミー記憶素子（第２の記憶素子１０４）の第２の下部電極１０７は、第２のダミー記憶素子（第３の記憶素子）が有する第３の下部電極（図示せず）を経由して、縦方向の配線層４と接続される。これにより、上述したようにリークパス５の検出を行うことができる。
【００３３】
（第２の実施形態）
次に、第２の実施形態について説明する。
【００３４】
本実施形態にかかる半導体記憶装置が第１の実施形態にかかる半導体記憶装置１０と異なる点は、第一の実施形態に示した第一の導電層１１０に代えて、拡散層を備えている点である。
【００３５】
図３に、本実施形態にかかる半導体記憶装置２０の断面図を示す。
【００３６】
図３に示すように、半導体記憶装置２０は、第１の記憶素子１００と、第２の記憶素子１０４と、第１の選択線１０８と、第２の選択線１０９と、導体２ａ、２ｂ、３ａ、３ｂ、３ｃ、３ｄ、４ａ、４ｂ、４ｃと、半導体基板１１１ｂ上に形成された拡散層１１１ａとを備えている。第１の記憶素子１００および第２の記憶素子１０４の構成は、第１の実施形態に示した構成と同様であるので詳細な説明は省略する。また、第２の記憶素子１０４において、第２の下部電極１０７は、導体３ｂ、３ｃ、３ｄを介して拡散層１１１ａに接続されている。また、拡散層１１１ａは、導体４ａ、４ｂ、４ｃを介して第１の選択線１０８に接続されている。
【００３７】
図３に示す半導体記憶装置２０はフォーミング前のものであり、隣接する第１の記憶素子１００と第２の記憶素子１０４との間にリークパス５が存在した状態を示している。また、第２の記憶素子１０４はフォーミング対象から除外している。
【００３８】
第１の記憶素子１００に対してフォーミング用パルスを第１の選択線１０８を介して印加した場合、第２の下部電極１０７と第１の選択線１０８とは、第２の抵抗体１０６を介さずに、導体３ｂ、３ｃ、３ｄ、拡散層１１１ａ、導体４ｃ、４ｂ、４ａを介して接続されているため、第１の記憶素子１００の第１の上部電極１０１と第１の下部電極１０３には電位差が生じない。その結果、第１の記憶素子１００はフォーミングが正常に行われず、フォーミングＮＧとしてリークパス５を検出することが可能となる。
【００３９】
また、フォーミング用パルスを第２の選択線１０９を介して印加した場合も、同様に、第１の上部電極１０１と第１の下部電極１０３には電位差が生じないため、フォーミングＮＧとしてリークパスを検出することは可能である。
【００４０】
また、第１の記憶素子１００をメモリセルの記憶素子、第２の記憶素子１０４をダミーメモリセルのダミー記憶素子として用いる場合にも、同様にリークパス５を検出することは可能である。
【００４１】
なお、一般的には、第１の選択線１０８は、ビット線に該当し、第２の選択線１０９は、ソース線に該当するが、クロスポイント型など異なる構成の場合、第２の選択線１０９がワード線に該当する場合もある。なお、本実施形態における第２の記憶素子１０４に隣接して、他の複数の記憶素子やヴィア、配線などを配置した場合においても、リークパス５の検出を行うことができる。
【００４２】
（第３の実施形態）
次に、第３の実施形態について説明する。
【００４３】
本実施形態にかかる半導体記憶装置が第１の実施形態にかかる半導体記憶装置１０と異なる点は、第２の実施形態に示した拡散層１１１ａに、さらに、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが形成されている点である。
【００４４】
図４に、本実施形態にかかる半導体記憶装置３０の断面図を示す。
【００４５】
図４に示すように、半導体記憶装置３０は、第１の記憶素子１００と、第２の記憶素子１０４と、第１の選択線１０８と、第２の選択線１０９と、導体２ａ、２ｂ、３ａ、３ｂ、３ｃ、３ｄ、４ａ、４ｂ、４ｃと、半導体基板１１１ｂ上に形成された拡散層１１１ａとを備えている。拡散層１１１ａには、さらに、ＭＯＳトランジスタ１１２が形成されている。
【００４６】
第１の記憶素子１００および第２の記憶素子１０４の構成は、第１の実施形態に示した構成と同様であるので詳細な説明は省略する。また、第２の記憶素子１０４において、第２の下部電極１０７は、第２の下部電極１０７よりも下層に形成された導体３ｂ、３ｃ、３ｄを介して拡散層１１１ａに形成されたＭＯＳトランジスタ１１２に接続されている。また、ＭＯＳトランジスタ１１２は、導体４ａ、４ｂ、４ｃを介して第１の選択線１０８に接続されている。
【００４７】
詳細には、ＭＯＳトランジスタ１１２は、ソース−ドレイン電極１１２ａおよび１１２ｂと、ゲート電極１１２ｃとを備えている。ソース−ドレイン電極１１２ａおよび１１２ｂの一方はソースに接続され、他方はドレインに接続されている。ソース−ドレイン電極１１２ａは、導体３ｄに接続され、ソース−ドレイン電極１１２ｂは、導体４ｃに接続されている。
【００４８】
図４に示す半導体記憶装置３０はフォーミング前ものであり、隣接する第１の記憶素子１００と第２の記憶素子１０４との間にリークパス５が存在した状態を示している。また、第２の記憶素子１０４はフォーミング対象から除外している。
【００４９】
第１の記憶素子１００に対してフォーミング用パルスを第１の選択線１０８を介して印加した場合、第２の下部電極１０７と第１の選択線１０８とは、第２の抵抗体１０６を介さずに、導体３ｂ、３ｃ、３ｄ、ＭＯＳトランジスタ１１２、導体４ｃ、４ｂ、４ａを介して接続されているため、第１の記憶素子１００の第１の上部電極１０１と第１の下部電極１０３には電位差が生じない。その結果、第１の記憶素子１００はフォーミングが正常に行われず、フォーミングＮＧとしてリークパス５を検出することが可能となる。
【００５０】
また、フォーミング用パルスを第２の選択線１０９を介して印加した場合も、同様に、第１の上部電極１０１と第１の下部電極１０３には電位差が生じないため、フォーミングＮＧとしてリークパスを検出することは可能である。
【００５１】
また、第１の記憶素子１００をメモリセルの記憶素子、第２の記憶素子１０４をダミーメモリセルのダミー記憶素子として用いる場合にも、同様にリークパス５を検出することは可能である。なお、一般的には、第１の選択線１０８は、ビット線に該当し、第２の選択線１０９は、ソース線に該当するが、クロスポイント型など異なる構成の場合、第２の選択線１０９がワード線に該当する場合もある。
【００５２】
なお、本実施形態における第２の記憶素子１０４に隣接して、他の複数の記憶素子やヴィア、配線などを配置した場合においても、リークパス５の検出を行うことができる。
【００５３】
（第４の実施形態）
次に、第４の実施形態について説明する。
【００５４】
本実施形態にかかる半導体記憶装置が第１の実施形態にかかる半導体記憶装置１０と異なる点は、第２の下部電極が第１の記憶素子と反対側に延伸した延伸部分を有し、延伸部分に接続された配線層を介して第１の選択線に接続されている点である。
【００５５】
図５に、本実施形態の半導体記憶装置４０の断面図を示す。
【００５６】
図５に示すように、半導体記憶装置４０は、第１の記憶素子１００と、第２の記憶素子１０４と、第１の選択線１０８と、第２の選択線１０９と、導体２ａ、２ｂ、３ａおよび４とを備えている。第２の下部電極１０７ａは、第１の記憶素子１００が形成された側と反対側に延伸するように形成されている。すなわち、第２の下部電極１０７ａは、第２の上部電極１０５および第２の抵抗体１０６の大きさよりも大きく、第２の上部電極１０５および第２の抵抗体１０６よりも、第１の記憶素子１００が形成された側と反対側に延伸した延伸部分を有している。そして、この延伸部分の上面と、第１の選択線１０８とが、導体４により接続されている。
【００５７】
図５に示す半導体記憶装置４０はフォーミング前のものであり、隣接する第１の記憶素子１００と第２の記憶素子１０４との間にリークパス５が存在した状態を示している。また、第２の記憶素子１０４はフォーミング対象から除外している。
【００５８】
第１の記憶素子１００に対してフォーミング用パルスを第１の選択線１０８を介して印加した場合、第２の下部電極１０７は、第２の抵抗体１０６を介さずに導体４により第１の選択線１０８と直接接続されているので、第１の記憶素子１００の第１の上部電極１０１と第１の下部電極１０３との間には電位差が生じない。その結果、第１の記憶素子１００はフォーミングが正常に行われず、フォーミングＮＧとしてリークパス５を検出することが可能となる。
【００５９】
また、フォーミング用パルスを第２の選択線１０９を介して印加した場合も、同様に、第１の上部電極１０１と第１の下部電極１０３には電位差が生じないため、フォーミングＮＧとしてリークパス５を検出することは可能である。
【００６０】
また、第１の記憶素子１００をメモリセルの記憶素子、第２の記憶素子１０４をダミーメモリセルのダミー記憶素子として用いる場合にも、同様にリークパス５を検出することは可能である。
【００６１】
なお、一般的には、第１の選択線１０８は、ビット線に該当し、第２の選択線１０９は、ソース線に該当するが、クロスポイント型など異なる構成の場合、第２の選択線１０９がワード線に該当する場合もある。なお、本実施形態における第２の記憶素子に隣接して、他の複数の記憶素子やヴィア、配線などを配置した場合においても、リークパス５を検出することができる。
【００６２】
（第５の実施形態）
次に、第５の実施形態について説明する。
【００６３】
本実施形態にかかる半導体記憶装置が第１の実施形態にかかる半導体記憶装置１０と異なる点は、第１の記憶素子が第１の抵抗体と第１の下部電極との間にダイオードを備える点である。
【００６４】
図６に、本実施形態にかかる半導体記憶装置５０の断面図を示す。
【００６５】
図６に示すように、半導体記憶装置５０は、第１の記憶素子１００ａと、第２の記憶素子１０４と、第１の選択線１０８と、第２の選択線１０９と、導体２ａ、２ｂ、３ａ、３ｂおよび４と、第１の導電層１１０とを備えている。
【００６６】
第１の記憶素子１００ａは、第１の上部電極１０１と、第１の下部電極１０３と、第１の上部電極１０１と第１の下部電極１０３との間において第１の上部電極１０１に接触して配置された第１の抵抗体１０２と、第１の抵抗体１０２と第１の下部電極１０３との間に配置されたダイオード１１３とを有している。第２の記憶素子１０４は、第２の上部電極１０５と、第２の下部電極１０７と第２の上部電極１０５と第２の下部電極１０７との間に配置された第２の抵抗体１０６とを有している。
【００６７】
図６に示す半導体記憶装置５０はフォーミング前のものであり、隣接する第１の記憶素子１００ａと第２の記憶素子１０４との間にリークパス６が存在した状態を示している。詳細には、第１の記憶素子１００ａのダイオード１１３と第２の記憶素子１０４の第２の下部電極１０７との間にリークパス６が存在している。また、第２の記憶素子１０４はフォーミング対象から除外している。
【００６８】
また、第２の記憶素子１０４は、第２の抵抗体１０６より下層にダイオード１１３を備えるクロスポイント型の記憶素子である。なお、第１の記憶素子１００ａ及び第２の記憶素子１０４はともに、第１の抵抗体１０２および第２の抵抗体１０６より下層にダイオード１１３をそれぞれ備える構成であってもよい。また、本実施形態では、第１の記憶素子１００ａにおいて、第１の抵抗体１０２と第１の下部電極１０３との間にダイオード１１３を配置しているが、ダイオード１１３は、第１の下部電極１０３と第２の選択線１０９との間に配置してもよいし、他の位置に配置してもよい。また、ダイオード１１３は、第２の記憶素子１０４に設けることに限らず、第１の記憶素子１００に設けてもよい。
【００６９】
第１の記憶素子１００ａに対してフォーミング用パルスを第１の選択線１０８を介して印加した場合、第２の下部電極１０７と第１の選択線１０８とは、第２の抵抗体１０６を介さずに第１の導電層１１０および導体４を介して接続されているため、第１の記憶素子１００ａの第１の上部電極１０１と第１の下部電極１０３には電位差が生じない。その結果、第１の記憶素子１００ａはフォーミングが正常に行われず、フォーミングＮＧとしてリークパス６を検出することが可能となる。
【００７０】
また、フォーミング用パルスを第２の選択線１０９を介して印加した場合も、同様に、第１の上部電極１０１と第１の下部電極１０３には電位差が生じないため、フォーミングＮＧとしてリークパス６を検出することは可能である。
【００７１】
また、第１の記憶素子１００をメモリセルの記憶素子、第２の記憶素子１０４をダミーメモリセルのダミー記憶素子として用いる場合にも、同様にリークパス６を検出することは可能である。
【００７２】
なお、図６では第１の導電層１１０が第２の選択線１０９と同層に存在しているが、第２の選択の上層又は下層に配置してもリークパス６を検出することが可能である。なお、一般的には、第１の選択線１０８は、ビット線に該当し、第２の選択線１０９は、ソース線に該当するが、クロスポイント型など異なる構成の場合、第２の選択線１０９がワード線に該当する場合もある。なお、本実施形態における第２の記憶素子に隣接して、複数の記憶素子やヴィア、配線などを配置した場合においても、リークパス６を検出することができる。
【００７３】
（第６の実施形態）
次に、第６の実施形態について説明する。
【００７４】
本実施形態にかかる半導体記憶装置が第３の実施形態にかかる半導体記憶装置３０と異なる点は、第３の実施形態に示したＭＯＳトランジスタを複数備えている点である。
【００７５】
図７に、本実施形態にかかる半導体記憶装置６０の断面図を示す。
【００７６】
図７に示すように、半導体記憶装置６０は、第１の記憶素子１００と、第２の記憶素子１０４と、第１の選択線１０８と、第２の選択線１０９と、導体２ａ、２ｂ、２ｃ、２ｄ、３ａ、３ｂ、３ｃ、３ｄ、４ａ、４ｂ、４ｃ、７および８と、半導体基板１１１ｂ上に形成された拡散層１１１ａ（図４参照）とを備えている。拡散層１１１ａには、ＭＯＳトランジスタ１１３、１１４および１１５が形成されている。なお、図７では、拡散層１１１ａの図示を省略している。
【００７７】
第１の記憶素子１００および第２の記憶素子１０４の構成は、第１の実施形態に示した構成と同様であるので詳細な説明は省略する。また、第２の記憶素子１０４において、第２の下部電極１０７は、導体３ｂ、３ｃ、３ｄを介して拡散層１１１ａに形成されたＭＯＳトランジスタ１１４に接続されている。また、ＭＯＳトランジスタ１１３は、導体４ａ、４ｂ、４ｃを介して第１の選択線１０８に接続されている。
【００７８】
詳細には、ＭＯＳトランジスタ１１３は、ソース−ドレイン電極１１３ａおよび１１３ｂと、ゲート電極１１３ｃとを備えている。ソース−ドレイン電極１１３ａおよび１１３ｂの一方はソースに接続され、他方はドレインに接続されている。ソース−ドレイン電極１１３ａは、導体７に接続され、ソース−ドレイン電極１１３ｂは、導体４ｃに接続されている。
【００７９】
また、ＭＯＳトランジスタ１１４は、ソース−ドレイン電極１１４ａおよび１１４ｂと、ゲート電極１１４ｃとを備えている。ソース−ドレイン電極１１４ａは、ソース−ドレイン電極１１２ａと連続するように形成されている。ソース−ドレイン電極１１４ａおよび１１４ｂの一方はソースに接続され、他方はドレインに接続されている。ソース−ドレイン電極１１４ａは、導体７に接続され、ソース−ドレイン電極１１４ｂは、導体３ｄに接続されている。
【００８０】
また、第１の記憶素子１００においても、第１の下部電極１０３は、導体２ｂ、２ｃ、２ｄを介して拡散層１１１ａに形成されたＭＯＳトランジスタ１１５に接続されていてもよい。詳細には、ＭＯＳトランジスタ１１５は、ソース−ドレイン電極１１５ａおよび１１５ｂと、ゲート電極１１５ｃとを備えている。ソース−ドレイン電極１１５ａおよび１１５ｂの一方はソースに接続され、他方はドレインに接続されている。ソース−ドレイン電極１１５ａは、導体８に接続され、ソース−ドレイン電極１１５ｂは、導体２ｄに接続されている。
【００８１】
図７に示す半導体記憶装置６０はフォーミング前のものであり、隣接する第１の記憶素子１００と第２の記憶素子１０４との間にリークパス５が存在した状態を示している。また、図７に示す半導体記憶装置６０は、１Ｔ１Ｒ型メモリセルであり、外周部の記憶素子のみを形成しない場合を示しており、形成しなかった記憶素子の対となるＭＯＳトランジスタ１１３は形成した状態を示す。
【００８２】
第１の記憶素子１００に対してフォーミング用パルスを第１の選択線１０８を介して印加した場合、第２の抵抗体１０６を介さずに、第２の下部電極１０７と第１の選択線１０８が導通状態となっているＭＯＳトランジスタ１１３とＭＯＳトランジスタ１１４を介して接続されているため、第１の記憶素子１００の第１の上部電極１０１と第１の下部電極１０３には電位差が生じない。その結果、第１の記憶素子１００はフォーミングが正常に行われず、フォーミングＮＧとしてリークパス５を検出することが可能となる。
【００８３】
また、フォーミング用パルスを第２の選択線１０９を介して印加した場合も、同様に、第１の上部電極１０１と第１の下部電極１０３には電位差が生じないため、フォーミングＮＧとしてリークパス５を検出することは可能である。
【００８４】
また、第１の記憶素子１００をメモリセルの記憶素子、第２の記憶素子１０４をダミーメモリセルのダミー記憶素子として用いる場合にも、同様にリークパス５を検出することは可能である。
【００８５】
なお、一般的には、第１の選択線１０８は、ビット線に該当し、第２の選択線１０９は、ソース線に該当するが、クロスポイント型など異なる構成の場合、第２の選択線１０９がワード線に該当する場合もある。なお、本実施形態における第２の記憶素子１０４に隣接して、他の複数の記憶素子やヴィア、配線などを配置した場合においても、リークパス５を検出することができる。
【００８６】
以上、本開示の実施形態に係る半導体記憶装置について説明したが、本開示は、この実施形態に限定されるものではない。
【００８７】
例えば、上述した実施形態では、半導体記憶装置の一例としてＲｅＲＡＭを用いて説明しているが、ＲｅＲＡＭに限らず他のメモリを用いた記憶装置であってもよい。また、メモリセルは、トランジスタを備えた１Ｔ１Ｒ型メモリセルであってもよいし、１Ｔ１Ｒ型メモリセルに限らず、他の構成であってもよい。例えば、ダイオードを備えた１Ｄ１Ｒ型メモリセルであってもよい。
【００８８】
また、複数の記憶素子は、メモリセルとダミーメモリセルとで構成されてもよいし、ダミーメモリセルを備えないものであってもよい。
【００８９】
また、導電層は、金属層であってもよいし拡散層であってもよいし、金属層に拡散層が接続された者であってもよい。また、拡散層には、トランジスタが形成されていてもよい。また、トランジスタはＭＯＳトランジスタに限らず、他のトランジスタであってもよい。
【００９０】
また、本開示は、上述した実施形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
【産業上の利用可能性】
【００９１】
本発明は、半導体記憶装置に利用可能であり、特にＩＣカードなどの高度な信頼性が要求される電子機器のメモリに有用である。
【符号の説明】
【００９２】
２ａ、２ｂ、２ｃ、２ｄ、３ａ、３ｂ、３ｃ、３ｄ、７、８  導体
４、４ａ、４ｂ、４ｃ  導体（配線層）
５、６  リークパス
１０、２０、３０、４０、５０、６０、１０００  半導体記憶装置
１００、１１００  第１の記憶素子
１０１  第１の上部電極
１０２  第１の抵抗体
１０３  第１の下部電極
１０４、１１０４  第２の記憶素子
１０５  第２の上部電極
１０６  第２の抵抗体
１０７、１０７ａ、１１０７  第２の下部電極
１０８、１１０８  第１の選択線
１０９、１１０９  第２の選択線
１１０  導電層
１１１ａ  拡散層
１１１ｂ  半導体基板
１１２、１１３、１１４  ＭＯＳトランジスタ
１１２ａ、１１２ｂ、１１３ａ、１１３ｂ、１１４ａ、１１４ｂ  ソース−ドレイン電極
１１２ｃ、１１３ｃ、１１４ｃ  ゲート電極
１２００  第３の記憶素子
１２０１  第４の記憶素子
１２０４  第１のリークパス
１２０５  第２のリークパス
【図１】
2016181609.tif 000003
【図２】
2016181609.tif 000004
【図３】
2016181609.tif 000005
【図４】
2016181609.tif 000006
【図５】
2016181609.tif 000007
【図６】
2016181609.tif 000008
【図７】
2016181609.tif 000009
【国際調査報告】
2016181609.tif 000010
2016181609.tif 000011
2016181609.tif 000012
2016181609.tif 000013