(57)【要約】  電力用半導体装置の半導体モジュールは、基板と、基板に接合された裏面と、主電極が設けられた表面と、を有する半導体素子と、導電性接合層を介して半導体素子の表面に接合されて主電極に電気的に接続された電極側接合部を有する板状の主端子と、を備えている。第１主端子の電極側接合部は、その厚さ方向に沿って延び且つ半導体素子の表面に対向して設けられた、突起部および貫通孔を有する。
2017221730.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に接合された裏面と、第１主電極が設けられた表面と、を有する半導体素子と、
導電性接合層を介して前記半導体素子の表面に接合されて前記第１主電極に電気的に接続された電極側接合部を有する板状の第１主端子と、を備え、
前記第１主端子の電極側接合部は、その厚さ方向に沿って延び且つ前記半導体素子の表面に対向して設けられた、突起部および貫通孔を有する、
電力用半導体装置。
【請求項２】
前記電力用半導体装置の外部へ導出された第１主回路配線をさらに備え、
前記第１主端子は、導電性接合層を介して前記第１主回路配線に接合された配線側接合部を有し、
前記第１主端子の配線側接合部は、その厚さ方向に沿って延び且つ前記第１主回路配線に対向して設けられた、突起部および貫通孔を有する、
請求項１に記載の電力用半導体装置。
【請求項３】
前記基板は、導体層を有し、
前記半導体素子は、該半導体素子の裏面に設けられ且つ前記基板の導体層に接合された板状の第２主電極を有し、
前記電力用半導体装置には、導電性接合層を介して前記基板の導体層に接合されて前記半導体素子の第２主電極に電気的に接続された電極側接合部、を有する第２主端子がさらに備えられ、
前記第２主端子の電極側接合部は、その厚さ方向に沿って延び、前記導体層に対向する突起部および貫通孔を有する、
請求項１または２に記載の電力用半導体装置。
【請求項４】
前記電力用半導体装置の外部へ導出された第２主回路配線をさらに備え、
前記第２主端子は、導電性接合層を介して前記第２主回路配線に接合された配線側接合部を有し、
前記第２主端子の配線側接合部は、その厚さ方向に沿って延び、前記導体層に対向する突起部および貫通孔を有する、
請求項３に記載の電力用半導体装置。
【請求項５】
前記半導体素子を囲む枠部材をさらに備え、
前記枠部材は、前記第１主端子との係合部を有し、
前記第１主端子は、前記枠部材の係合部に相補的な形状の被係合部を有する、
請求項１から４のいずれか１項に記載の電力用半導体装置。
【請求項６】
前記第１主端子の電極側接合部、前記第１主端子の配線側接合部、前記第２主端子の電極側接合部および前記第２主端子の配線側接合部のうち少なくとも１つに設けられた貫通孔は、前記厚さ方向に垂直な方向に開口して溝部を形成している、
請求項４に記載の電力用半導体装置。
【請求項７】
前記半導体素子は、第１半導体素子であり、
前記電力用半導体装置には、前記基板の導体層に接合された第３主電極が設けられた裏面と、前記第１主電極の電極側接合部に接合された第４主電極が設けられた表面と、を有する第２半導体素子が備えられている、
請求項１から６のいずれか１項に記載の電力用半導体装置。
【請求項８】
基板を準備するステップと、
前記基板に半導体素子を接合するステップと、
前記半導体素子の上にバルクはんだ材を介して板状の主端子を配置するステップと、
前記バルクはんだ材を加熱して、前記半導体素子と前記主端子とを接合するステップと、を含み、
前記主端子は、その厚さ方向に沿って延び且つ前記半導体素子の表面に対向して設けられた、突起部および貫通孔を有し、
前記主端子を配置するステップでは、前記バルクはんだ材を前記突起部に対して固定する、
電力用半導体装置の製造方法。
【請求項９】
前記半導体素子を接合するステップでは、前記バルクはんだ材よりも降伏応力または０．２％耐力が大きい焼結性接合材を用いて、前記基板に前記半導体素子を接合する、
請求項８に記載の電力用半導体装置の製造方法。
【請求項１０】
前記半導体素子を接合するステップでは、前記バルクはんだ材よりも降伏応力または０．２％耐力が大きいＳｎ−Ｓｂはんだ材を用いて、前記基板に前記半導体素子を接合する、
請求項８に記載の電力用半導体装置の製造方法。    
【請求項１１】
前記バルクはんだ材は、シート状のフラックスレスはんだ材である、
請求項８から１０のいずれか１項に記載の電力用半導体装置の製造方法。
【請求項１２】
前記主端子は、主回路配線に接合され、
前記基板をヒートシンクの上に接合するステップと、
前記ヒートシンクの上に、前記主回路配線が固定された樹脂製の端子台を固定するステップとをさらに含み、
前記端子台は、金属製の端子台カバーで覆われており、
前記半導体素子と前記主端子とを接合するステップでは、輻射熱により前記バルクはんだ材を加熱する、
請求項８から１１のいずれか１項に記載の電力用半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性接合層を介して半導体素子の主電極に接合された主端子を備えた電力用半導体装置、および電力用半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、電力用半導体装置は、一般産業用、電鉄用のみならず車載用にも広く使用されるようになってきた。自動車では、限られたスペースの中で各部品を小型化することが車両性能に直結することから、特に車載用の電力用半導体装置では、その小型化が求められている。また、一般的に、電力用半導体装置では、その高出力密度化が求められている。【０００３】
例えば、特許文献１は、ボンディングワイヤを介して接続するボンディング工程において、ボンディングツールとボンディングワイヤとの干渉を防止するためにはボンディングを行うためのクリアランスを確保する必要があり、電力用半導体装置の小型化および高出力密度化が妨げられるという課題に鑑みてなされたものである。特許文献１では、ワイヤボンディングの代わりにリード線のはんだ付けを行い、前記クリアランスを設ける必要性をなくすことにより、電力用半導体装置の小型化および高出力密度化が図られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１１２３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された技術を用いることにより、電力用半導体装置を高出力密度化できる可能性がある。しかし、電力用半導体装置の高出力密度化、具体的には半導体素子の高電流密度化に伴って、半導体素子の通電時の温度も上昇する。半導体素子の温度が上昇すると、例えば半導体素子とリードとの接合部ではんだ材に加わる熱応力も大きくなるため、当該接合部での信頼性を確保できないおそれがある。しかし、特許文献１では、半導体素子とリード線等との接合部において、半導体素子の通電時の温度が高くなったときに当該接合部の信頼性を確保するための検討が十分になされていない。【０００６】
本発明は、上述のような課題を解決するためになされたものであり、導電性接合層を介して半導体素子の主電極に接合された主端子を備えた電力用半導体装置において、主端子の接合部での信頼性を確保することを課題とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る電力用半導体装置は、
基板と、
前記基板に接合された裏面と、第１主電極が設けられた表面と、を有する半導体素子と、
導電性接合層を介して前記半導体素子の表面に接合されて前記第１主電極に電気的に接続された電極側接合部を有する板状の第１主端子と、を備え、
前記第１主端子の電極側接合部は、その厚さ方向に沿って延び且つ前記半導体素子の表面に対向して設けられた、突起部および貫通孔を有する。
【発明の効果】
【０００８】
本発明によれば、第１主端子の電極側接合部が突起部および貫通孔を有することにより、接合材の接合面積と厚さを確保でき、これにより第１主端子の接合部の信頼性を確保できる。
【図面の簡単な説明】
【０００９】
【図１Ａ】本発明の実施の形態１に係る電力用半導体装置を示す斜視図である。
【図１Ｂ】本発明の実施の形態１に係る電力用半導体装置を、枠部材を除いた状態で示す斜視図である。
【図１Ｃ】本発明の実施の形態１に係る電力用半導体装置を、端子台を除いた状態で示す斜視図である。
【図１Ｄ】図１Ｃに示す電力用半導体装置を長さ方向から見た図である。
【図２】電力用半導体装置の半導体モジュールを示す図１Ｂの部分拡大図である。
【図３】図２のＡ−Ａ線断面図である。
【図４】図２のＢ−Ｂ線断面図である。
【図５】図２のＣ−Ｃ線断面図である。
【図６】本発明の実施の形態に係る電力用半導体装置が構成するインバータ回路を示す図である。
【図７】本発明の実施の形態に係る電力用半導体装置の例示的な製造方法を示すフローチャートである。
【図８】本発明の実施の形態２に係る電力用半導体装置の半導体モジュールを示す、図２に対応する斜視図である。
【図９】本発明の実施の形態３に係る電力用半導体装置の半導体モジュールを示す、図２に対応する斜視図である。
【図１０】本発明の実施の形態７に係る電力用半導体装置を示す斜視図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照して具体的に説明する。以下の説明では、必要に応じて特定の方向を示す用語（上、下など）を用いるが、これらは本発明の理解を容易にするために用いているのであって、こられの用語により本発明の範囲が限定さると理解すべきでない。以下の説明では、符号「Ｘ」を付した方向を幅方向、符号「Ｙ」を付した方向を長さ方向、符号「Ｚ」を付した方向を高さ方向という。Ｘ方向、Ｙ方向およびＺ方向は、互いに直交している。
【００１１】
実施形態１．
図１Ａ、図１Ｂ、図１Ｃは、本発明の実施の形態１による電力用半導体装置１０００を示す斜視図である。電力用半導体装置１０００は、６つの半導体モジュール１０１，１０２，１０３，１０４，１０５，１０６を備えている。半導体モジュール１０１〜１０６は、ヒートシンク１１０の上に接合されている。ヒートシンク１１０の上には、長さ方向Ｙに延びる端子台１２０が固定されている。
【００１２】
６つの半導体モジュール１０１〜１０６は、端子台１２０を挟んで、３個ずつ配置されている。半導体モジュール組１０１〜１０３および半導体モジュール組１０４〜１０６は、それぞれ長さ方向Ｙに並べて配置されている。
【００１３】
図２に示すように、半導体モジュール１０１は、基板１０と、基板１０の上に配置された半導体素子２１，２２と、半導体素子の配線を行う第１主端子３０および第２主端子４０と、などを備えている。半導体モジュール１０１は、枠形状を有する枠部材７０を備えている。枠部材７０の詳細な形状については、実施形態２の説明において合わせて説明する。
【００１４】
半導体モジュール１０２〜１０６は、第１主端子３０および第２主端子４０を除いて半導体モジュール１０１と大略同じ構成を有するので、以下では半導体モジュール１０１の構成について説明し、半導体モジュール１０２〜１０６については、半導体モジュール１０１と異なる部分のみを説明する。
【００１５】
（基板１０）
基板１０は、絶縁層１１と、表面導体層１２と、裏面導体層１３とを有する（図３を参照）。基板１０の裏面は、第１接合層６１を介してヒートシンク１１０の表面に接合されている。具体的には、裏面導体層１３の裏面が、ヒートシンク１１０の表面に接合されている。
【００１６】
絶縁層１１は、絶縁性があり且つ熱伝導性の高い材料でできていることが好ましい。絶縁層１１を構成する材料の例は、セラミック材料（ＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（酸化アルミニウム）など）、および、ＢＮ（窒化ホウ素）フィラーなどを含有したエポキシ樹脂絶縁層である。絶縁層１１の例示的な厚さは、約０．３ｍｍ以上約１ｍｍ以下である。
【００１７】
表面導体層１２と裏面導体層１３を構成する材料の例は、Ｃｕ（銅）、Ａｌ（アルミニウム）、およびＣｕとＡｌとの積層体である。表面導体層１２と裏面導体層１３の例示的な厚さは、約０．２ｍｍ以上約１ｍｍ以下である。表面導体層１２と裏面導体層１３の厚さが大きいほど半導体素子２１，２２からの放熱性を高めることができ、厚さが小さいほど半導体素子２１，２２の通電時に絶縁層１１に加わる熱応力を小さくすることができる。したがって、絶縁層１１の破壊を防止するためのマージンを確保するために、当該厚さは例えば約０．３以上約０．６ｍｍ以下であってもよい。
【００１８】
（半導体素子２１，２２）
実施形態１で、半導体素子２１はＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であり、半導体素子２２はＦＷＤ（フリーホイールダイオード）である。半導体素子２１，２２は、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）など、他の半導体素子であってもよい。
【００１９】
半導体素子２１，２２は、幅方向Ｘに並べて配置されている。半導体素子２１，２２は、それぞれ第２接合層６２を介して、基板１０の表面導体層１２の表面に接合されて実装されている。
【００２０】
半導体素子２１，２２の材料は、Ｓｉ（ケイ素）であってもよいし、ＧａＮ（窒化ガリウム）、ＳｉＣ（炭化ケイ素）、ダイヤモンドなど、バンドギャップの大きい半導体材料であってもよい。バンドギャップの大きい半導体材料は、許容電流密度が高く、電力損失も低いため、半導体素子２１，２２の高温動作、および、半導体モジュール１０１の小型化を可能とする。
【００２１】
ＩＧＢＴである半導体素子２１の表面２１ａには、図示していないが、主電極であるエミッタと、制御電極であるゲートが設けられ、半導体素子２１の裏面（符号なし）には、主電極であるコレクタが設けられている。ゲートは、制御端子（図７を参照）からゲート電流を受ける。ＦＷＤである半導体素子２２は、図示していないが、表面２２ａ、裏面（符号なし）に設けられた電極を有する。本明細書では、ＦＷＤの電極もまた、主電極という。以下、半導体素子２１，２２の表面、裏面に設けられた主電極を、それぞれ、表面主電極、裏面主電極という。
【００２２】
半導体素子２１，２２の主電極と、第１主端子３０と、第２主端子４０と、主回路配線５１〜５５とにより、電力用半導体装置１０００の主回路が構成される。
【００２３】
半導体素子２１，２２の表面２１ａ，２２ａには、導電性接合材（以下、単に接合材という）との拡散接合に適したメタライズ層が設けられていてもよい。例えば、接合材としてはんだ材を用いる場合、最表面側からＡｕ（金）層／Ｎｉ（ニッケル）層の順でメタライズ層を設けてもよい。Ａｕ層を設けることにより、最表面の酸化が防止されると共に、はんだ材に対する濡れ性が向上する。Ｎｉ層を設けることにより、Ｎｉ層より基材側へのはんだ材の拡散が防止される。Ｎｉ層の厚さは、はんだ接合時の熱印加と動作時の最高温度を考慮して決定される。Ｎｉ層の例示的な厚さは、約１．５μｍ以上約５．０μｍ以下である。Ｎｉ層は、真空中でのスパッタリングにより設けられてもよいし、めっき（電解めっきであっても無電解めっきであってもよい）により設けられてもよい。
【００２４】
（第１主端子３０）
第１主端子３０は、板状である。第１主端子３０は、幅方向Ｘに延びる電極部３１と、電極部３１から主回路配線５１に向かって延びる略Ｌ字状の配線部３２とを有する。第１主端子３０は、電極部３１と配線部３２との間、および、配線部３２の途中（Ｌ字の角部）で折り曲げられている。第１主端子３０の例示的な厚さは、約０．２ｍｍ以上約１．０ｍｍ以下である。第１主端子３０の厚さは、小さいほど、通電時に半導体素子２１，２２に加わる熱応力を小さくすることができる一方、大きいほど、通電時に発生するジュール熱を小さくすることができることに鑑みて、適切な値に設定される。
【００２５】
第１主端子３０は、Ｃｕの単層であってもよいし、例えばＣｕ層／インバー（Ｆｅ−３６％Ｎｉ合金）層／Ｃｕ層からなる積層体であってもよい。各層の厚さを変更することにより、第１主端子３０の見かけの線膨張係数を変更できる。第１主端子３０は、Ｃｕ−Ｍｏ（銅−モリブデン）合金またはＣｕ−Ｗ（銅−タングステン）合金でできていてもよい。
【００２６】
第１主端子３０の電極部３１は、第３接合層６３を介して半導体素子２１，２２の表面２１ａ，２２ａに接合された電極側接合部３３を有する。これにより、電極側接合部３３、そして第１主端子３０の全体が、半導体素子２１，２２の表面主電極に電気的に接続される。電極側接合部３３は、第１主端子３０の厚さ方向（高さ方向Ｚ）に沿って延び且つ半導体素子２１，２２の表面２１ａ，２２ａに対向して設けられた突起部３４と貫通孔３５とを有する。突起部３４は、高さ方向Ｚに沿って突出しており、貫通孔３５は高さ方向Ｚに沿って貫通している。突起部３４は、少なくとも部分的に第３接合層６３に接触している。貫通孔３５の内部には、第３接合層６３を構成する接合材が存在していてもよい。
【００２７】
突起部３４は、別体として第１主端子３０の裏面に設けられていてもよいし、プレス成形により形成されていてもよい。プレス成形を用いる場合、第１主端子３０の表面には、突起部３４に対応する凹部が形成される。これは、第１、第２主端子３０，４０に設けられる他の接合部でも同様である。また、各接合部に設けられる突起部３４の高さは同じであってもよい。
【００２８】
図面では、円柱状の突起部３４を示しているが、本発明はこれに限定されることなく、突起部３４は、角柱状、筒状、板状など任意の形状を有していてよい。また、図面では、平面視円形の貫通孔３５を示しているが、本発明はこれに限定されることなく、貫通孔３５は、平面視多角形など、任意の形状を有していてよい。さらに、貫通孔３５に筒状のブッシュを圧入することにより、貫通孔３５の位置に筒状の突起部３４を設けてもよい。このとき、突起部３４の側面には穴が空けられていることが好ましい。ここで説明した突起部３４と貫通孔３５の形状についての変形例は、第１、第２主端子３０，４０に設けられる他の接合部にも同様に適用できる。
【００２９】
幅方向Ｘに並べて配置された２つの半導体素子２１，２２を１つの第１主端子３０で接合することにより、配線インダクタンスを小さくして半導体素子２１，２２に印加されるサージ電圧を小さくすることができる。また、第１主端子３０と半導体素子２１，２２との間に設けられる２箇所の電極側接合部３３を１回の接合工程で同時に接合できるので、電力用半導体装置１０００の生産性が向上する。
【００３０】
第１主端子３０の配線部３２は、主回路配線５１に第４接合層６４を介して接合された配線側接合部３６を有する。これにより、配線側接合部３６、そして第１主端子３０の全体が、主回路配線５１に電気的に接続される。配線側接合部３６は、第１主端子３０の厚さ方向（高さ方向Ｚ）に沿って延び且つ主回路配線５１に対向して設けられた突起部３７と貫通孔３８とを有する。突起部３７は、少なくとも部分的に第４接合層６４に接触している。貫通孔３８の内部には、第４接合層６４を構成する接合材が存在していてもよい。
【００３１】
なお、半導体モジュール１０２，１０３の配線側接合部３６は、半導体モジュール１０１と同様に主回路配線５１に接合され、半導体モジュール１０４〜１０６の配線側接合部３６は、主回路配線５５に接合される。
【００３２】
（第２主端子４０）
第２主端子４０は、板状である。第２主端子４０は、電極部４１と、電極部４１から主回路配線５４に向かって延びる略Ｌ字状の配線部４２とを有する。第２主端子４０は、電極部４１と配線部４２との間、および、配線部４２の途中（Ｌ字の角部）で折り曲げられている。第２主端子４０の例示的な厚さは、約０．２ｍｍ以上約１．０ｍｍ以下である。第２主端子４０の厚さは、第１主端子３０の厚さと同様に、小さいほど、通電時に半導体素子２１，２２に加わる熱応力を小さくすることができる一方、大きいほど、通電時に発生するジュール熱を小さくすることができることに鑑みて、適切な値に設定される。
【００３３】
第２主端子４０は、第１主端子３０と同様に、Ｃｕの単層であってもよいし、例えばＣｕ層／インバー（Ｆｅ−３６％Ｎｉ合金）層／Ｃｕ層からなる積層体であってもよいし、Ｃｕ−Ｍｏ（銅−モリブデン）合金またはＣｕ−Ｗ（銅−タングステン）合金でできていてもよい。
【００３４】
第２主端子４０の電極部４１は、第５接合層６５を介して基板１０の表面導体層１２に接合された電極側接合部４３を有する。これにより、電極側接合部４３、そして第２主端子４０の全体が、半導体素子２１，２２の裏面主電極に電気的に接続される。電極側接合部４３は、第２主端子４０の厚さ方向（高さ方向Ｚ）に沿って延び且つ基板１０の表面導体層１２に対向して設けられた突起部４４と貫通孔４５とを有する。突起部４４は、少なくとも部分的に第５接合層６５に接触している。貫通孔４５の内部には、第５接合層６５を構成する接合材が存在していてもよい。
【００３５】
第２主端子４０の配線部４２は、主回路配線５４に第４接合層６４を介して接合された配線側接合部３６を有する。これにより、配線側接合部４６、そして第２主端子４０の全体が、主回路配線５４に電気的に接続される。配線側接合部４６は、第２主端子４０の厚さ方向（高さ方向Ｚ）に沿って延び且つ主回路配線５４に対向して設けられた突起部４７と貫通孔４８とを有する。突起部４７は、少なくとも部分的に第６接合層６６に接触している。貫通孔４８の内部には、第６接合層６６を構成する接合材が存在していてもよい。
【００３６】
なお、半導体モジュール１０２，１０３，１０４，１０５，１０６の第２主端子４０に設けられた配線側接合部４６は、それぞれ主回路配線５３，５２，５４，５３，５２に接合される。各半導体モジュールに設けられる第２主端子４０の構造は、端子台１２０における第２主端子４０の高さにより変更される。例えば、図２に示すように、半導体モジュール１０２の第２主端子４０は、平坦な形状を有する。
【００３７】
（主回路配線５１〜５５）
図５に示すように、主回路配線５１〜５５は、端子台１２０に固定されており、電力用半導体装置１０００の外部へ導出されている。図１Ｄ、図５に示すように、主回路配線５１〜５５は、それぞれ平板形状を有し、互いに所定の間隔を隔てて平行に配置されている。主回路配線５１〜５５は、端子台１２０に設けられた切欠部１２１，１２２から露出している。上述のとおり、主回路配線５１には、半導体モジュール１０１〜１０３の第１主端子３０が接合されている。主回路配線５２，５３，５４には、それぞれ半導体モジュール１０３，１０１，１０３の第２主端子４０が接合されている。図示していないが、主回路配線５２，５３，５４には、半導体モジュール１０６，１０４，１０５の第２主端子４０も接合されている。主回路配線５５には、半導体モジュール１０４〜１０６の第１主端子３０が接合されている。
【００３８】
主回路配線５１〜５５を用いて配線される６つの半導体モジュール１０１〜１０６により、図６に示すインバータ回路６００が構成される。各半導体モジュールにより、インバータ回路６００の１つのアームが構成される。端子台１２０を挟んで設けられた一対の半導体モジュール１０１，１０４、一対の半導体モジュール１０２，１０５、および、一対の半導体モジュール１０３，１０６により、それぞれインバータ回路６００のレッグが構成される。インバータ回路６００は、例えばかご型三相誘導モータを駆動する駆動回路として用いられる。このとき、主回路配線５１，５５は、一方が外部電源の正極に、他方が外部電源の負極に接続される。主回路配線５２〜５４は、モータに接続される。
【００３９】
主回路配線５１，５２は、それぞれインバータ回路６００の三相交流の高電圧線（Ｐ）とグラウンド線（Ｎ）に相当する機能を有する。上述のとおり、主回路配線５１〜５５は、それぞれ平板形状を有し、互いに所定の間隔を隔てて平行に配置されているので、各主回路配線を流れる電流に起因して生じる磁界は、端子間で打ち消される。これにより、相互の磁界により生じるインダクタンス成分が最小化される。主回路配線のインダクタンス成分が小さくなることにより、電力用半導体素子１０００のスイッチング動作時に生じるサージ電圧が小さくなり、ひいてはスイッチング動作時に生じる熱損失が小さくなるという効果が得られる。
【００４０】
（端子台１２０）
端子台１２０は、ＰＰＳ（ポリフェニレンサルファイド）、液晶樹脂、フッ素系樹脂などの樹脂でできていてもよい。端子台１２０は、シリコーン系の柔らかい接着剤でヒートシンク１１０の表面に接合されていてもよいし、ヒートシンク１１０にねじ穴を設けてボルトによりヒートシンク１１０に固定されてもよい。
【００４１】
（ヒートシンク１１０）
ヒートシンク１１０は、これに限定されないが直方体形状を有している。ヒートシンク１１０の例示的な大きさは、３５０ｍｍ×２００ｍｍ×５０ｍｍである。ヒートシンク１１０は、基板１０の裏面に第１接合層６１を介して接合された天板１１１と、天板１１１に取り付けられた複数の放熱フィン１１２と、水などの冷媒が流通する冷媒ジャケット１１３とを有する。冷媒ジャケット１１３は、外部のラジエータへ冷媒を循環させるための入口部１１４と出口部１１５を有する。
【００４２】
冷媒ジャケット１１３は、天板１１１と冷媒ジャケット１１３との気密性が確保されてヒートシンク外部への冷媒の漏れが防止されるように、天板１１１に固定されている。固定の方法は、１）ゴム製Ｏリングとねじ止め、２）シール材塗布とねじ止め、３）ロウ付け、および４）摩擦撹拌接合などから選択される方法を用いて天板１１１に固定される。
【００４３】
ヒートシンク１１０は、熱伝導率が高く且つ入手しやすいものであることが好ましく、例えばＣｕまたはＡｌでできていてもよい。電力用半導体装置１０００を車載用に用いる場合、ヒートシンク１１０は、軽量化ひいては燃費向上のために、Ａｌでできていることが好ましい。
【００４４】
（第１から第６接合層６１〜６６）
第１接合層６１は、ヒートシンク１１０と半導体モジュール１０１の基板１０との間に設けられている。第１接合層６１を構成する接合材は、Ａｌでできているヒートシンク１１０への直接の接合を可能とするＡｌ−Ｓｉろう材であってもよいし、Ｓｎ系はんだ材であってもよい。ここで、本明細書において、Ｓｎ系はんだ材は、Ｓｎ（錫）を主成分とするはんだ材であって、例えばＡｇ（銀）、Ｃｕ（銅）、Ｂｉ（ビスマス）、Ｉｎ（インジウム）、Ｓｂ（アンチモン）またはＰｂ（鉛）が添加されたものを指す。以下、例えばＳｎにＣｕが添加されたＳｎ系はんだ材をＳｎ−Ｃｕはんだ材、のように示す。
【００４５】
第１接合層６１を構成する接合材がＳｎ系はんだ材であってヒートシンク１１０を構成する材料がＡｌであれば、ヒートシンク１１０に、例えばＮｉめっきまたはＳｎめっきを予め施しておくことにより、Ｓｎ系はんだとの合金化により、両者を直接に接合しやすくなる。めっき層の厚さは、約２μｍ以上約１０μｍ以下であれば、はんだ材の濡れ性と接合部の信頼性とを十分に満足させられることがわかっている。
【００４６】
ここで、ヒートシンク１１０を構成する材料がＡｌであり、基板１０の絶縁層１１が厚さ０．３２ｍｍのＳｉ３Ｎ４、表面導体層１２と裏面導体層１３がそれぞれ厚さ０．５ｍｍのＣｕであるとする。ヒートシンク１１０を構成するＡｌの線膨張係数が２３ｐｐｍ／Ｋであるのに対し、基板１０の見かけの線膨張係数は約７ｐｐｍ／Ｋ以上約８ｐｐｍ／Ｋ以下であり、両者の線膨張係数差が大きくなる。このように、ヒートシンク１１０を構成する材料と基板１０を構成する材料との線膨張係数差が大きいとき、第１接合層６１を構成する接合材に、降伏応力または０．２％耐力が大きい接合材を用いることにより、第１接合層６１のき裂進展速度（負荷１サイクルあたりのき裂進展量）を小さくすることが好ましい。
【００４７】
第２接合層６２は、基板１０と半導体素子２１，２２との間に設けられている。第３接合層６３は、半導体素子２１，２２の表面２１ａ，２２ａと第１主端子３０との間に設けられている。第４接合層６４は、主回路配線と第１主端子３０との間に設けられている。第５接合層６５は、基板１０の表面導体層１２と第２主端子４０との間に設けられている。第６接合層６６は、主回路配線と第２主端子４０との間に設けられている。
【００４８】
第２から第６接合層６２〜６６を構成する接合材は、はんだ材であってもよい。当該接合材は、導電性フィラー（銀またはグラファイト）を混合したエポキシ樹脂系の接着剤であってもよい。はんだ材などの低融点材料は、接合時の加熱温度が低いため使いやすいという利点がある。
【００４９】
また、第２から第６接合層６２〜６６を構成する接合材は、Ａｇ系シンター材、Ｃｕ系シンター材およびＣｕＳｎ（銅錫合金）系シンター材などの焼結性接合材であってもよい。ここで、焼結性金属接合材は、骨材である金属微粒子が有機成分中に分散されてペースト状になった接合材であり、金属微粒子がその金属の融点よりも低い温度で焼結する現象を利用したものである。焼結性金属接合材では、接合後の接合材の融点が金属としての本来の融点にまで高くなることにより、接合部の耐熱温度を高くすることができる。
【００５０】
一般的に、金属は再結晶温度以上で使用していると、結晶粒界が拡散により移動して結晶粒が粗大化し、金属疲労に対して弱くなる。そこで、特に、半導体素子２１，２２に直接に接する場所に設けられた第２、第３接合層６２，６３を構成する接合材は、長期信頼性の観点から、焼結性金属接合材であることが好ましい。
【００５１】
（電力用半導体装置１０００の製造方法）
図７に示すように、電力用半導体装置１０００の例示的な製造方法は、基板を準備するステップ１００１、ヒートシンク１１０の表面に端子台１２０を固定するステップ１００２、ヒートシンク１１０の表面に接合材を用いて基板１０を接合し、第１接合層６１を形成するステップ１００３、基板１０の表面に接合材を用いて半導体素子２１，２２を接合し、第２接合層６２を形成するステップ１００４、半導体素子２１，２２の表面２１ａ，２２ａおよび主回路配線に接合材を用いて第１主端子３０を接合して第３、第４接合層６３，６４を形成するステップ１００５、および、基板１０の表面導体層１２および主回路配線に接合材を用いて第２主端子４０を接合し、第５、第６接合層６５，６６を形成するステップ１００６を含む。
【００５２】
接合材を用いるステップ１００３〜１００６では、接合材がはんだ材であれば、接合材を加熱して溶融させて冷却することにより、接合材が焼結性接合材であれば、接合材を加熱して焼結させることにより、第１〜第６接合層６１〜６６を形成する。複数の接合部にはんだ材を配置し、公知のリフロー工程により一括で複数の接合層を形成してもよい。
【００５３】
例えば、半導体素子２１，２２の表面２１ａ，２２ａおよび主回路配線５１に第１主端子３０を接合するステップ１００５では、第３、第４接合層６３，６４を構成する接合材として、バルクはんだ材（棒はんだ、板はんだ、シートはんだなど）を用いることが好ましい。当該ステップ１００５では、まず、表面２１ａ，２２ａおよび主回路配線５１の上にそれぞれバルクはんだ材を配置し、続いて第１主端子３０を上から押し付けて、突起部３４，３７をバルクはんだ材内に圧入して固定することにより、電力用半導体装置１０００の製造中に第１主端子３０の位置ずれが抑制される。基板１０の表面導体層１２および主回路配線５４に接合材を用いて第２主端子４０を接合するステップ１００６でも、同様に、第５、第６接合層６５，６６を構成する接合材として、バルクはんだ材を用いることにより、電力用半導体装置１０００の製造中に第２主端子４０の位置ずれが抑制される。
【００５４】
（効果）
本実施形態１の効果について具体的に説明する。まず、本実施形態１に係る電力用半導体装置１０００において想定される課題を説明する。
【００５５】
例えば、電力用半導体装置１０００をモータ用のインバータ回路６００として用いる場合、電力用半導体装置１０００の主回路には、通常は数百アンペアの電流が流れる。主回路を構成する第１、第２主端子３０，４０の第３から第６接合層６３〜６６は、線膨張係数の異なる材料同士を接合している。したがって、繰り返し印加される温度サイクルにより、接合層に作用する熱応力が大きくなると、き裂が進展し、接合部の断面積が小さくなる。そして、通電時に接合部に発生するジュール熱が多くなり、接合部に加わる熱応力も大きくなる。き裂が進展し、半導体素子２１，２２の表面主電極と主回路配線５１〜５５との間に高い電位差が生じると、アーク放電を起こし電力用半導体装置１０００が適正に動作できないという問題がある。
【００５６】
接合層に作用する熱応力を考慮して接合部の信頼性を確保するためには、接合後の接合材の体積を適切に設定する必要がある。例えばはんだ接合の場合、接合材を一旦液相線温度以上まで上昇させ液化することで被接合材との界面の拡散を促進させ、その後再び固相線温度以下まで下降させて凝固させることで接合層の接合後の体積が決まる。例えばこのようにして、接合部に供給する接合材の量が決定される。
【００５７】
しかし、接合層の体積は適切であっても、１）接合層の接合面積が小さい場合（き裂許容範囲が小さくなることによる）、または、２）接合層の厚さが小さい場合、接合層においてき裂が進展しやすくなる。
【００５８】
接合層の接合面積は、第１、第２主端子３０，４０に水平状態からの傾きが生じたときに、大きくなる部分と小さくなる部分が生じる。第１、第２主端子３０，４０の傾きは、第１、第２主端子３０，４０の電極側接合部３３，４３と配線側接合部３６，４６との間で、部材の公差、および、接合層の厚さのばらつきにより生じる。
【００５９】
第１主端子３０の傾きについて検討する。第１主端子３０は、電極側接合部３３で、第１接合層６１、基板１０、第２接合層６２および半導体素子２１，２２の厚さの和に等しい高さで支持される。一方、第１主端子３０は、配線側接合部３６で、端子台１２０の下面から切欠部１２１までの高さに等しい（端子台１２０が接合層を介してヒートシンク１１０の天板１１１に接合されている場合は、接合層の高さとの和）で支持される。第１主端子３０の電極側接合部３３での高さと配線側接合部３６での高さが理想的な高さからずれていた場合、第１主端子３０に傾きが生じる。
【００６０】
本実施形態１では、第１主端子３０の電極側接合部３３と配線側接合部３６が貫通孔３５，３８を有していることにより、第１主端子３０の電極側接合部３３での高さと配線側接合部３６での高さの、理想的な高さからのずれは、溶融した接合材が貫通孔３５，３８に吸収されることにより、少なくとも部分的に相殺される。第２主端子４０についても同様の作用が得られる。このようにして、第３から第６接合層６３〜６６の接合面積が確保される。
【００６１】
このとき、第１主端子３０の電極側接合部３３と配線側接合部３６が突起部３４，３７を有していることにより、第３から第６接合層６３〜６６の最小厚さが規定される。第２主端子４０についても同様の作用が得られる。このようにして、第３から第６接合層６３〜６６の厚さが確保される。
【００６２】
また、本実施形態１では、２つの半導体素子２１，２２を１つの第１主端子３０で接合していることから、同じ電極側接合部３３においても、第１主端子３０と半導体素子２１２２との間の第３接合層６３と、第１主端子３０と半導体素子２２との間の第３接合層６３との間で第１主端子３０に傾きが生じるおそれがあるところ、半導体素子２１側の第３接合層６３と半導体素子２２側の第３接合層６３がそれぞれ突起部３４および貫通孔３５を有していることにより、第３接合層６３の接合面積と厚みを確保できる。
【００６３】
以上のようにして、第１、第２主端子３０，４０の電極側接合部３３，４３と配線側接合部３６，４６の信頼性が確保される。
【００６４】
なお、本実施形態１では、第１、第２主端子３０，４０の電極側接合部３３，４３と配線側接合部３６，４６のすべてに突起部および貫通孔を設けたが、これらの少なくとも１つの接合部に突起部および貫通孔を設けることにより、上述の効果が少なくとも部分的に得られる。
【００６５】
実施の形態２．
図８は、本発明の実施の形態２に係る電力用半導体装置を示す斜視図である。本実施形態２の説明および図面では、実施形態１と同一または対応する構成には同じ符号を付して、当該構成の説明を省略する。
【００６６】
本実施形態２に係る電力用半導体装置の半導体モジュール２０１の枠部材７０は、筐体部７１と、筐体部７１から長さ方向Ｙに突出する凸部７２とを有する。枠部材７０の筐体部７１は、半導体素子２１，２２を囲むように設けられている。幅方向Ｙで筐体部７１の端子台側は、第１、第２主端子３０，４０の配線部３２，４２に干渉しないように切り欠かれている。
【００６７】
枠部材７０の壁面の外側には、ヒートシンク１１０に向かって延びる突出部７３が設けられている。突出部７３は、ヒートシンク１１０に設けられた凹部１１６と嵌合している。突出部７３が凹部１１６に嵌合することにより、電力用半導体装置の製造時における半導体モジュール１０１の位置ずれが抑制される。
【００６８】
枠部材７０は、例えば射出成型可能で耐熱性の高い樹脂でできている。枠部材７０は、ＰＰＳ（ポリフェニレンサルファイド）、液晶樹脂、フッ素系樹脂でできていてもよい。図示していないが、枠部材７０の内側には封止樹脂が注入され、半導体素子２１，２２、第１、第２主端子３０，４０の電極部３１，４１などが樹脂封止される。枠部材７０は、基板１０の表面導体層１２の表面に、裏面（符号なし）図示しない第７接合層を介して接合されている。第７接合層を構成する接合材は、シリコーン系の柔らかい接着剤であってもよい。
【００６９】
枠部材７０からは高さ方向Ｚに制御端子８０が突出して延びている。制御端子８０は、半導体素子２１の表面２１ａに設けられたゲートに、ボンディングワイヤ８１（またはボンディングリボン）を介して接合されている。
【００７０】
図示していないが、枠部材７０と基板１０の表面導体層１２との接合部は、半導体モジュール外部へ封止樹脂が流出しないように、シールを行い封止材で封入されている。これにより、半導体素子２１，２２の主電極間、および、当該主電極とヒートシンク１１０との間の電気絶縁性が確保される。
【００７１】
第１主端子３０の電極部３１は、枠部材７０の凸部７２に相補的な形状の凹部３９を有する。凹部３９は、第１主端子３０の幅方向Ｘの中央付近を切り欠いて形成されている。凹部３９は、枠部材７０の凸部７２と略等しい寸法を有しており、両者は互いに係合するように構成されている。
【００７２】
本実施形態２によれば、基板１０に固定された枠部材７０の凸部７２と第１主端子３０の凹部３９とが係合していることにより、第３接合層６３を介して主端子３０を半導体素子２１，２２および主回路配線５１に接合する際に生じる主端子３０の位置ずれが抑制される。
【００７３】
なお、上述の説明では、枠部材７０の筐体部７１に凸部７２を設け、第１主端子３０の電極部３１に凹部３９を設けたが、実施形態２の変形例として、枠部材７０の筐体部７１に凹部を設け、第１主端子３０の電極部３１に凸部を設けても、上述の効果と同等の効果が得られる。
【００７４】
実施の形態３．
図９は、本発明の実施の形態３に係る電力用半導体装置を示す斜視図である。本実施形態３の説明および図面では、実施形態１，２と同一または対応する構成には同じ符号を付して、当該構成の説明を省略する。
【００７５】
実施形態３では、第１主端子３０の配線側接合部３６に、第１主端子３０の厚さ方向（高さ方向Ｚ）に貫通して延びる溝部２３８が形成されている。第２主端子４０の電極側接合部４３および第２主端子４０の配線側接合部４６には、それぞれ、第２主端子４０の厚さ方向（高さ方向Ｚ）に貫通して延びる溝部２４５，２４８が形成されている。これらの溝部２３８，２４５，２４８は、幅方向Ｘに開口している。すなわち、溝部２３８，２４５，２４８は、図２に示す貫通孔３８，４５，４８が幅方向Ｘに延びて開口したものである。溝部２３８，２４５，２４８は、幅方向Ｘから長さ方向Ｙに向かって傾斜した方向に開口していてもよい。
【００７６】
次に、本実施形態３により得られる効果について説明する。一般的に、電力用半導体装置の出荷前には、接合層の外観検査が行われる。具体的には、１）接合層にボイドなどの欠落部が生じていないか、２）接合材と被接合材との界面に合金層が必要量形成されているか、３）接合材が被接合面全体に濡れ拡がっているか、などを確認する検査が行われる。
【００７７】
まず、上記の１）接合層にボイドなどの欠落部が生じていないか、を確認する検査については、透過型Ｘ線撮影装置を用いることが多い。しかし、透過型Ｘ線撮影装置を用いた場合、ヒートシンク１１０の放熱フィン１１２など、確認対象の接合層以外のものが投影面に映り込んでしまい、接合層における欠落部を高精度に検出することが困難となる。この問題はＸ線ＣＴ装置を用いることにより解消する可能性があるが、Ｘ線ＣＴ装置を用いた撮影には長い時間を要するので、電力用半導体装置の生産性が低下するという問題が生じる。
【００７８】
次に、上記の２）接合材と被接合材との界面に合金層が必要量形成されているか、を確認する検査については、超音波探傷を用いることにより、未接合領域の判断を行うことができる。しかし、超音波探傷を用いた撮影には長い時間を要するので、電力用半導体装置の生産性が低下するという問題が生じる。
【００７９】
ここで、第１、第２接合層６１，６２のように、半導体素子２１，２２からヒートシンク１１０への放熱経路を構成する接合層では、ボイドの発生率について厳しい品質管理が求められないことが多く、はんだ接合工程でのプロセス条件で、ボイドの発生率の管理を行うことが一般的である。例えば、フラックスレス真空はんだプロセスの場合、真空度とボイドの発生率との既知の相関関係に基づいて、ボイド率を間接的に管理できる。また、合金層の形成については、液相線以上の温度に晒される時間と合金層の形成量との相関関係に基づいて、合金層の形成量を間接的に管理できる。
【００８０】
一方、上記の３）接合材が被接合面全体に濡れ拡がっているか、を確認する検査については、第１、第２主端子３０，４０の端部で接合層に形成されるフィレット形状を目視で確認することにより、簡便に且つ有効に行うことができる。
【００８１】
しかし、各接合層の中心部またはその付近では、第１、第２主端子３０，４０の接合層に形成されるフィレット形状を確認するだけでは、接合材が被接合面全体に濡れ拡がっていることを確認することは困難である。
【００８２】
本実施形態３では、第１主端子３０の配線側接合部３６、第２主端子４０の電極側接合部４３および第２主端子４０の配線側接合部４６に、それぞれ溝部２３８，２４５，２４８が形成されていることにより、実施形態１，２で説明した効果を得つつ、接合層のフィレット形状をより視認しやすくなり、接合材が被接合面全体に濡れ拡がっているか、についての確認の精度が向上する。
【００８３】
なお、本実施形態３では、第１主端子３０の配線側接合部３６、第２主端子４０の電極側接合部４３および第２主端子４０の配線側接合部４６に溝部を設けたが、本発明はこれに限定されることなく、第１主端子３０の電極側接合部３３にも溝部を設けてよい。また、これら４つの接合部のうち１つ以上に溝部を設けることにより、上述の効果を少なくとも部分的に得ることができる。
【００８４】
実施の形態４．
本実施形態４の説明では、実施形態１から３と同一または対応する構成には同じ符号を付して、当該構成の説明を省略する。
【００８５】
本実施形態４に係る電力用半導体装置では、第１、第３から第６接合層６１，６３〜６６を構成する接合材としてＳｎ系はんだ材を用い、第２接合層６２を構成する接合材として、Ｓｎ系はんだ材よりも降伏応力または０．２％耐力が大きい焼結性接合材を用いる。
【００８６】
本実施形態４に係る電力用半導体装置の製造方法では、第１、第３から第６接合層６１，６３〜６６は、実施形態１で説明したように、公知のリフロー工程により一括で形成する。
【００８７】
次に、本実施形態４の効果を説明する。基板１０の表面導体層１２と半導体素子２１，２２とを接合する第２接合層６２は、他の接合層に比べてき裂に対する感度が大きい。したがって、本実施形態４によれば、第２接合層６２を構成する接合材として焼結性接合材を用い、かつ、第１、第３から第６接合層６１，６３〜６６を構成する接合材としてＳｎ系はんだ材を用いて一括でこれらの接合層を形成することにより、生産性の向上を図りつつ、各接合部の高い信頼性を確保できる。
【００８８】
実施の形態５．
本実施形態５の説明では、実施形態１から４と同一または対応する構成には同じ符号を付して、当該構成の説明を省略する。
【００８９】
本実施形態５に係る電力用半導体装置では、第１、第２、第４、第６接合層６１，６２，６４，６６を構成する接合材として、降伏応力または０．２％耐力が第３、第５接合層６３，６５を構成する接合材よりも大きいＳｎ−Ｓｂはんだ材を用いる。第３、第５接合層６３，６５を構成する接合材としては、例えばＰｂフリーのＳｎ−Ｃｕはんだ材を用いる。
【００９０】
本実施形態５に係る電力用半導体装置の製造方法では、第１から第６接合層６１〜６６は、実施形態１で説明したように、公知のリフロー工程により一括で形成する。
【００９１】
次に、本実施形態５の効果を説明する。第１接合層６１では、接合部材同士（ヒートシンク１１０と基板１０）の間の厚さの差と線膨張係数差が大きくなる。基板１０と半導体素子２１，２２とを接合する第２接合層６２は、上述のとおり、き裂に対する感度が大きい。第１、第２主端子３０，４０と主回路配線５１，５５とをそれぞれ接合する第４、第６接合層６４，６６は、接合面積を最小化することが好ましい。
【００９２】
本実施形態５では、第１、第２、第４、第６接合層６１，６２，６４，６６を構成する接合材としてＳｎ−Ｓｂはんだ材を用い、かつ、第１から第６接合層６１〜６６を構成する接合材としてＳｎ系はんだ材を用いて一括でこれらの接合層を形成することにより、生産性の向上を図りつつ、各接合部の高い信頼性を確保できる。
【００９３】
実施の形態６．
本実施形態６の説明では、実施形態１から５と同一または対応する構成には同じ符号を付して、当該構成の説明を省略する。
【００９４】
（接合材）
一般的に、はんだ材の供給方法として、還元作用をもつフラックスに微小なはんだボールを含浸させたクリームはんだを印刷する方法、または、ディスペンサを用いてクリームはんだを塗布する方法が知られている。
【００９５】
第１、第２主端子３０，４０では、電極側接合部と配線側接合部との間で高さが異なる。したがって、クリームはんだを用いる場合、印刷を複数回に分けて行い、さらに第１、第２主端子３０，４０を反転させる必要があり、これにより生産性が低下することが考えられる。
【００９６】
一方、ディスペンサを用いてクリームはんだを塗布する場合、半導体素子２１，２２の表面２１ａ，２２ａと主回路配線５１，５２とに直接にアクセスしてはんだ材を供給することは可能であり、第１、第２主端子３０，４０を反転させる必要はない。しかし、塗布開始の際にディスペンサの先端にはんだ材が残ること、塗布完了後にディスペンサを引き上げる際に液切れが生じることにより、はんだ材の供給量にばらつきが生じることが考えられる。
【００９７】
また、クリームはんだを用いる場合、フラックス残渣が接合し、長期信頼性における故障の原因などを引き起こすおそれがある。そこで、一般的には、クリームはんだを用いる場合、超音波洗浄法を用いてフラックス残渣を除去する。しかし、本発明の実施形態に係る電力用半導体装置でこの方法を採ると、枠部材７０、端子台１２０などの樹脂部品とともに、全体を一括で洗浄する必要が生じる。これにより、残渣の除去手段に加えて、樹脂部品からの異物飛散を防止する手段を設けることが必要となり、電力用半導体装置１０００の製造コストが上昇する。
【００９８】
こうした課題に鑑みて、実施形態６では、第１から第６接合層６１〜６６を構成する接合材として、フラックスレスはんだ材を用いる。このフラックスレスはんだ材は、例えば、フラックスを含有しない微小なはんだボールをシート状に圧延したものである。フラックスレスはんだ材は、Ｓｎ系はんだよりも硬い刃型で抜き加工される。
【００９９】
フラックスレスはんだ材がシート状であることにより、各接合部に供給するはんだ材の量を安定させることができる。また、フラックスレスはんだ材を用いる事により、基本的には、はんだ接合後の洗浄を行う必要がない。
【０１００】
（接合材の加熱方法）
一般的に、フラックスレスはんだ材の加熱方法として、１）リフロー槽に熱風を送り込む雰囲気加熱方式、２）加熱ブロックからワークへの伝熱方式、および、３）ハロゲンランプなど赤外線を用いた輻射熱方式の３つの方式が主として存在する。
【０１０１】
ここで、フラックスレスはんだ材を用いる場合、フラックスの代わりに還元力を有するギ酸、水素などの還元ガスを用いることが一般的である。雰囲気加熱方式の場合、熱風を効率良く送り込むリフロー槽を設ける必要があるが、ギ酸、水素ガスを用いた場合、酸性のギ酸を含むガスによる異臭の発生、水素爆発などを防止するため、リフロー槽に気密性を持たせることが必要となる。しかし、リフロー槽の気密性を確保しつつ熱風を効率良く送りこむことは、困難であるか、リフロー槽の製造コストが高くなる。
【０１０２】
次に、伝熱方法の場合、はんだ接合部品として、他の部品に比べて大型であるヒートシンク１１０と基板１０とのはんだ接合を行う際に、ヒートシンク１１０の反り量によっては、伝熱経路に空気層が介在することになる。空気は熱伝導率が低いことから、被接合面同士の間での温度差、および、各被接合面内での温度のばらつきが解消されないことも考えられる。
【０１０３】
次に、輻射熱方式の場合、ヒートシンク１１０の反りなど形状因子に起因する熱伝達不足、熱伝達分布は発生しない。また、雰囲気加熱方式のように、気密性が確保され且つ効率良く熱風を送り込むことが可能なリフロー槽を設ける必要はない。ただし、受熱面を構成する材料の種類、面の粗さ、材料の酸化度によって放射率が大きく異なるところ、放射率の大きさによっては効率良く熱伝達できないおそれがある。
【０１０４】
本発明者らによる試験研究の結果、被接合体の放射率が０．３以上であれば輻射熱方式を用いることにより、被接合体の放射率が０．３以下であれば伝熱方法を用いることにより、熱伝達効率を大きくしてはんだ付けを行うことができ、これにより生産性が向上することがわかった。そこで、本実施形態６では、図７に示すステップ１００３〜１００６において接合材としてフラックスレスはんだ材を用い、被接合体の放射率に応じて、輻射熱方式または伝熱方法をフラックスレスはんだ材の加熱方法として採用する。
【０１０５】
実施の形態７．
上述のとおり、フラックスレスはんだ材の加熱方法として赤外線光源（ハロゲンランプなど）による輻射熱方式を用いた場合、受熱面を構成する材料の種類、面の粗さ、材料の酸化度によって放射率が大きく異なるところ、放射率の大きさによっては効率良く熱伝達できない場合がある。また、上述のとおり、第４、第６接合層６４，６６を挟んで、Ｃｕ、Ａｌなどの材料で作られた第１、第２主端子３０，４０と、ＰＰＳ、液晶樹脂、フッ素系樹脂などの樹脂材料で作られた端子台１２０とが存在する。
【０１０６】
ここで、ハロゲンランプから放出される光の波長は、典型的には約１μｍ以上約１０μｍ以下である。この波長範囲の光に対する放射率は、Ｃｕ、Ａｌの非酸化面では０．１以下であり、ＰＰＳ、液晶樹脂、フッ素系樹脂などの樹脂材料では０．８５以上である。したがって、隣接配置されている部材を構成する材料同士の間で、放射率が大きく異なる場合がある。
【０１０７】
はんだ付け時の処理時間を短くして生産性を高めるために、輻射熱のエネルギーを大きくしていくと、第４、第６接合層６４，６６の近傍に位置する樹脂材料に伝わるエネルギー量が大きくなる。この樹脂材料が、樹脂の軟化温度または分解温度を超える温度に至った場合、端子台１２０の一部が構造材として機能しなくなるおそれがある。
【０１０８】
そこで、本実施形態７では、第４、第６接合層６４，６６を形成するステップ１００５，１００６において接合材としてフラックスレスはんだ材を用いると共に、ヒートシンク１１０の表面に端子台１２０を固定するステップ１００２において、端子台カバー１２１が設けられた端子台１２０（図１０を参照）を用いる。
【０１０９】
端子台カバー１２１は、端子台１２０を全体的に覆うように設けられている。端子台カバー１２１は、第１、第２主端子３０，４０を構成する材料と同じ（または同程度の）放射率を有する。端子台カバー１２１は、Ｃｕ、Ａｌなどの金属材料で作られていてよい。端子台カバー１２１の放射率は、端子台カバー１２１を構成する材料の種類だけでなく、面の粗さ、材料の酸化度によって調節されてもよい。
【０１１０】
本実施形態７によれば、端子台１２０が端子台カバー１２１で覆われていることにより、輻射熱を用いたフレックスレスはんだ材の加熱で第４、第６接合層６４，６６を形成した場合であっても、樹脂材料からなる端子台１２０の昇温を抑制しつつ、輻射熱のエネルギーを大きくすることができ、ひいてははんだ付けに要する時間を短縮して、生産性を高めることができる。
【０１１１】
以上、複数の実施形態を挙げて本発明を説明したが、本発明は実施形態に限定されないと理解すべきである。また、各実施形態に記載された特徴は、自由に組み合わせられてよい。また、実施形態には、種々の改良、設計上の変更および削除が加えられてよい。
【符号の説明】
【０１１２】
１０  基板、  １１  絶縁層、  １２  表面導体層、  １３  裏面導体層、  ２１，２２  半導体素子、  ２１ａ，２１ｂ  （半導体素子の）表面、  ３０  第１主端子、  ３１  （第１主端子の）電極部、  ３２  （第１主端子の）配線部、  ３３  電極側接合部、  ３４  突起部、  ３５  貫通孔、  ３６  配線側接合部、  ３７  突起部、  ３８  貫通孔、  ３９  凹部、  ４０  第２主端子、  ４１  （第２主端子の）電極部、  ４２  （第２主端子の）配線部、  ４３  電極側接合部、  ４４  突起部、  ４５  貫通孔、  ４６  配線側接合部、  ４７  突起部、  ４８  貫通孔、  ５１〜５５  主回路配線、  ６１〜６６  第１から第６接合層、  ７０  枠部材、  ７２  凸部、  ８０  制御端子、  １０１〜１０６，２０１，３０１  半導体モジュール、  １１０  ヒートシンク、  １２０  端子台、  ２３８，２４８  溝部、  １０００  電力用半導体装置
【図１Ａ】
2017221730.tif 000003
【図１Ｂ】
2017221730.tif 000004
【図１Ｃ】
2017221730.tif 000005
【図１Ｄ】
2017221730.tif 000006
【図２】
2017221730.tif 000007
【図３】
2017221730.tif 000008
【図４】
2017221730.tif 000009
【図５】
2017221730.tif 000010
【図６】
2017221730.tif 000011
【図７】
2017221730.tif 000012
【図８】
2017221730.tif 000013
【図９】
2017221730.tif 000014
【図１０】
2017221730.tif 000015
【手続補正書】
【提出日】平成30年6月21日(2018.6.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板に接合された裏面と、第１主電極が設けられた表面と、を有する半導体素子と、
導電性接合層を介して前記半導体素子の表面に接合されて前記第１主電極に電気的に接続された電極側接合部を有する板状の第１主端子と、を備え、
前記第１主端子の電極側接合部は、その厚さ方向に沿って延び且つ前記半導体素子の表面に対向して設けられた、突起部および貫通孔を有し、
前記基板は、導体層を有し、
前記半導体素子は、該半導体素子の裏面に設けられ且つ前記基板の導体層に接合された板状の第２主電極を有し、
前記電力用半導体装置には、導電性接合層を介して前記基板の導体層に接合されて前記半導体素子の第２主電極に電気的に接続された電極側接合部、を有する第２主端子がさらに備えられ、
前記第２主端子の電極側接合部は、その厚さ方向に沿って延び、前記導体層に対向する突起部および貫通孔を有し、
前記電力用半導体装置の外部へ導出された第２主回路配線をさらに備え、
前記第２主端子は、導電性接合層を介して前記第２主回路配線に接合された配線側接合部を有し、
前記第２主端子の配線側接合部は、その厚さ方向に沿って延び、前記導体層に対向する突起部および貫通孔を有し、
前記第１主端子の電極側接合部、前記第１主端子の配線側接合部、前記第２主端子の電極側接合部および前記第２主端子の配線側接合部のうち少なくとも１つに設けられた貫通孔は、前記厚さ方向に垂直な方向に開口して溝部を形成している、
電力用半導体装置。
【請求項２】
前記半導体素子は、第１半導体素子であり、
前記電力用半導体装置には、前記基板の導体層に接合された第３主電極が設けられた裏面と、前記第１主電極の電極側接合部に接合された第４主電極が設けられた表面と、を有する第２半導体素子が備えられている、
請求項１に記載の電力用半導体装置。
【請求項３】
基板を準備するステップと、
前記基板に半導体素子を接合するステップと、
前記半導体素子の上にバルクはんだ材を介して板状の主端子を配置するステップと、
前記バルクはんだ材を加熱して、前記半導体素子と前記主端子とを接合するステップと、を含み、
前記主端子は、その厚さ方向に沿って延び且つ前記半導体素子の表面に対向して設けられた、突起部および貫通孔を有し、
前記主端子を配置するステップでは、前記バルクはんだ材を前記突起部に対して固定する、
電力用半導体装置の製造方法。
【請求項４】
前記半導体素子を接合するステップでは、前記バルクはんだ材よりも降伏応力または０．２％耐力が大きい焼結性接合材を用いて、前記基板に前記半導体素子を接合する、
請求項３に記載の電力用半導体装置の製造方法。
【請求項５】
前記半導体素子を接合するステップでは、前記バルクはんだ材よりも降伏応力または０．２％耐力が大きいＳｎ−Ｓｂはんだ材を用いて、前記基板に前記半導体素子を接合する、
請求項３に記載の電力用半導体装置の製造方法。
【請求項６】
前記バルクはんだ材は、シート状のフラックスレスはんだ材である、
請求項３から５のいずれか１項に記載の電力用半導体装置の製造方法。
【請求項７】
前記主端子は、主回路配線に接合され、
前記基板をヒートシンクの上に接合するステップと、
前記ヒートシンクの上に、前記主回路配線が固定された樹脂製の端子台を固定するステップとをさらに含み、
前記端子台は、金属製の端子台カバーで覆われており、
前記端子台カバーは、前記主端子を構成する材料と同程度の放射率を有し、
前記半導体素子と前記主端子とを接合するステップでは、輻射熱により前記バルクはんだ材を加熱する、
請求項３から６のいずれか１項に記載の電力用半導体装置の製造方法。
【国際調査報告】
2017221730.tif 000016
2017221730.tif 000017
2017221730.tif 000018
2017221730.tif 000019