(57)【要約】  温度による検波電圧の変動を抑制する。  検波回路は、アノードに入力信号が入力される第１の整流素子と、カソードが第１の整流素子のカソードと接続され、アノードが出力端子に接続された第２の整流素子と、第１の整流素子に電流を供給するとともに、その電流のカレントミラー電流を第２の整流素子に供給するカレントミラー回路と、を有する。
2018025324.tif 000002
【特許請求の範囲】
【請求項１】
アノードに入力信号が入力される第１の整流素子と、
カソードが前記第１の整流素子のカソードと接続され、アノードが出力端子に接続された第２の整流素子と、
前記第１の整流素子に電流を供給するとともに、前記電流のカレントミラー電流を前記第２の整流素子に供給するカレントミラー回路と、
を有することを特徴とする検波回路。
【請求項２】
請求項１に記載の検波回路において、
前記出力端子に容量素子が接続される、
ことを特徴とする検波回路。
【請求項３】
請求項１に記載の検波回路において、
前記第２の整流素子のカソードに容量素子が接続される、
ことを特徴とする検波回路。
【請求項４】
請求項３に記載の検波回路において、
前記カレントミラー回路を構成する第１のトランジスタと第２のトランジスタとのゲートに容量素子が接続される、
ことを特徴とする検波回路。
【請求項５】
請求項１に記載の検波回路であって、
前記第１の整流素子および前記第２の整流素子は、ダイオード接続されたトランジスタによって構成される、
ことを特徴とする検波回路。
【請求項６】
請求項１に記載の検波回路であって、
前記第１の整流素子および前記第２の整流素子は、ダイオード接続されたトランジスタによって構成され、
前記カレントミラー回路は、トランジスタによって構成され、
前記第１の整流素子、前記第２の整流素子、および前記カレントミラー回路は、同種、同一規格、および同一プロセスにより作製される、
ことを特徴とする検波回路。
【請求項７】
請求項１に記載の検波回路であって、
前記第１の整流素子および前記第２の整流素子は、ダイオード接続されたトランジスタによって構成され、
前記カレントミラー回路は、トランジスタによって構成され、
前記第１の整流素子、前記第２の整流素子、および前記カレントミラー回路のアスペクト比は略同一である、
ことを特徴とする検波回路。
【請求項８】
請求項１に記載の検波回路であって、
前記カレントミラー回路は、前記電流のカレントミラー電流を前記第２の整流素子に供給する第１のトランジスタと、
前記第１のトランジスタにカスコード接続され、前記カレントミラー電流を調整する第２のトランジスタと、
を有することを特徴とする検波回路。
【請求項９】
請求項１に記載の検波回路であって、
前記カレントミラー回路は、前記電流のカレントミラー電流を前記第２の整流素子に供給する第１のトランジスタと、
前記第１のトランジスタにカスコード接続され、前記カレントミラー電流を調整する第２のトランジスタと、を有し、
第１の温度における出力電圧と、第２の温度における出力電圧とに基づいて、前記第２のトランジスタに出力するバイアス電圧を決定する制御部、
をさらに有することを特徴とする検波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検波回路に関するものである。
【背景技術】
【０００２】
特許文献１には、「ＡＧＣ回路におけるダイオードを用いた包絡線検波回路のうち、動作周波数が９００ＭＨｚ以上、入力電力が−３０ｄＢｍ以下で動作させる包絡線検波回路において、サーミスタを用いて温度特性を補償した、包絡線検波回路。」が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２９８２５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、サーミスタを用いて、包絡線検波回路の温度補償を行っている。そのため、特許文献１では、ダイオードとサーミスタとの温度特性が異なると、包絡線検波回路は、適切な温度補償動作を行うことができない。なお、ダイオードとサーミスタは、素子の種類が異なり、温度特性を揃えることは困難である。【０００５】
そこで本発明は、温度による検波電圧の変動を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願は、上記課題の少なくとも一部を解決する手段を複数含んでいるが、その例を挙げるならば、以下の通りである。上記課題を解決すべく、本発明に係る検波回路は、アノードに入力信号が入力される第１の整流素子と、カソードが前記第１の整流素子のカソードと接続され、アノードが出力端子に接続された第２の整流素子と、前記第１の整流素子に電流を供給するとともに、前記電流のカレントミラー電流を前記第２の整流素子に供給するカレントミラー回路と、を有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、温度による検波電圧の変動を抑制することができる。上記した以外の課題、構成、および効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施の形態に係る検波回路の例を示した回路図である。
【図２】ダイオードの温度特性を説明する図である。
【図３】図１の検波回路の解析結果を示した図である。
【図４】比較用の検波回路である。
【図５】図４の比較用の検波回路の解析結果を示した図である。
【図６】本発明の第２の実施の形態に係る検波回路の例を示した回路図である。
【図７】図６の検波回路の入力信号と出力信号との例を示した図である。
【図８】検波回路の別の回路例を示した回路図である。
【図９】本発明の第３の実施の形態に係る検波回路の例を示した回路図である。
【図１０】本発明の第４の実施の形態に係る検波回路の例を示した回路図である。
【図１１】本発明の第５の実施の形態に係る検波回路の例を示した回路図である。
【図１２】バイアス電圧の決定を説明するフローチャートである。
【図１３】検波回路の適用例を示した図のその１である。
【図１４】検波回路の適用例を示した図のその２である。
【図１５】検波回路の適用例を示した図のその３である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態を、図面を参照して説明する。
【００１０】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る検波回路の例を示した回路図である。図１に示すように、検波回路は、トランジスタＴｒ１，Ｔｒ２と、抵抗Ｒ１，Ｒ２と、コンデンサＣ１，Ｃ２と、ダイオードＤ１，Ｄ２とを有している。
【００１１】
トランジスタＴｒ１は、例えば、ＰＭＯＳ（P Type Metal Oxide Semiconductor）トランジスタである。トランジスタＴｒ１のソースは、電圧ＶＤＤの電源に接続されている。トランジスタＴｒ１のゲートは、ドレインに接続され、抵抗Ｒ１の一端に接続されている。
【００１２】
抵抗Ｒ１の他端は、コンデンサＣ１の一端と、ダイオードＤ１のアノードとに接続されている。
【００１３】
コンデンサＣ１の他端は、入力端子に接続されている。入力端子には、包絡線検波される入力信号ＶＩＮが入力される。
【００１４】
ダイオードＤ１のカソードは、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、グランドに接続されている。
【００１５】
トランジスタＴｒ２は、例えば、ＰＭＯＳトランジスタである。トランジスタＴｒ２のソースは、電圧ＶＤＤの電源に接続されている。トランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートおよびドレインに接続されている。トランジスタＴｒ２のドレインは、ダイオードＤ２のアノードと、包絡線検波された出力信号（検波電圧）ＶＯＵＴを出力する出力端子とに接続されている。
【００１６】
コンデンサＣ２の一端は、ダイオードＤ２のアノードと、出力端子とに接続されている。コンデンサＣ２の他端は、グランドに接続されている。
【００１７】
ダイオードＤ２のカソードは、抵抗Ｒ２の一端およびダイオードＤ１のカソードに接続されている。
【００１８】
ダイオードＤ１のアノードには、コンデンサＣ１を介して、入力信号ＶＩＮが入力される。コンデンサＣ１は、入力信号ＶＩＮに含まれる直流成分を除去するコンデンサである。なお、コンデンサＣ１は、例えば、入力端子の前段に接続される回路や仕様等によっては、不要である。
【００１９】
トランジスタＴｒ１，Ｔｒ２は、カレントミラー回路を構成している。トランジスタＴｒ１，Ｔｒ２によって構成されるカレントミラー回路は、ダイオードＤ１にバイアス電流を供給するとともに、そのバイアス電流のカレントミラー電流（コピー電流）を、ダイオードＤ２に供給する。
【００２０】
入力端子に入力される入力信号ＶＩＮは、ダイオードＤ１と抵抗Ｒ２とによって半波整流される。半波整流された入力信号ＶＩＮは、ダイオードＤ２に流れるカレントミラー電流によって、コンデンサＣ２に充電される。これにより、コンデンサＣ２の一端と接続されている出力端子には、包絡線検波された出力信号ＶＯＵＴが出力される。
【００２１】
ここで、ダイオードの温度特性について説明する。図２は、ダイオードの温度特性を説明する図である。図２には、ダイオードのＶ−Ｉ特性が示してある。図２に示す波形Ｗ１は、温度Ｔ１におけるダイオードのＶ−Ｉ特性を示している。波形Ｗ２，Ｗ３は、温度Ｔ２，Ｔ３におけるダイオードのＶ−Ｉ特性を示している。
【００２２】
波形Ｗ１，Ｗ２に示すように、ダイオードは、温度によってＶ−Ｉ特性の傾きが変わることがある。また、波形Ｗ１，Ｗ３に示すように、ダイオードは、温度によって順方向電圧が変わることがある（波形Ｗ３は、波形Ｗ１を並行移動した波形である）。また、ダイオードは、温度によってＶ−Ｉ特性の傾きが変わるとともに、順方向電圧も変わることがある。
【００２３】
このように、ダイオードのＶ−Ｉ特性が温度によって変化すると、検波回路の出力信号は、温度によって変化してしまう。そこで、図１の検波回路は、トランジスタＴｒ１，Ｔｒ２によって構成されるカレントミラー回路と、カソードがダイオードＤ１のカソードと接続されたダイオードＤ２とによって、ダイオードＤ１の温度変化による、出力信号ＶＯＵＴの温度依存性を抑制する。
【００２４】
例えば、図１の検波回路のダイオードＤ１には、入力信号ＶＩＮの電圧に応じたバイアス電流が流れる。ダイオードＤ１に流れるバイアス電流は、図１の経路Ａ１に示すように、カレントミラー回路によってダイオードＤ２にコピーされる。そのため、ダイオードＤ１に流れるバイアス電流「ＩＡＣ」が、温度によって「ＩＡＣ＋ΔＩＡＣ」に変化したとすると、ダイオードＤ２に流れる電流も「ＩＡＣ」から「ＩＡＣ＋ΔＩＡＣ」に変化する。
【００２５】
「ΔＩＡＣ」の電流変化によるダイオードＤ１の両端の電圧変化「ΔＶＡＣ」は、カレントミラー電流によって生じるダイオードＤ２の両端の電圧変化「ΔＶＡＣ」によってキャンセルされる。つまり、出力端子に出力される出力信号ＶＯＵＴは、温度依存性が抑制される。
【００２６】
また、図１の検波回路は、図１に示す経路Ａ２によって、ダイオードＤ１の順方向電圧を、ダイオードＤ２によってキャンセルする。そのため、ダイオードＤ１，Ｄ２の順方向電圧「ＶＦ」が、温度によって「ＶＦ＋ΔＶＤＣ」に変化しても、変動分「ΔＶＤＣ」は、ダイオードＤ１，Ｄ２によってキャンセルされる。
【００２７】
このように、図１の検波回路は、ダイオードＤ１の温度による特性変化を、カレントミラー回路およびダイオードＤ２によってキャンセルする。すなわち、図１の検波回路は、温度依存性を抑制した出力信号ＶＯＵＴを出力することができる。
【００２８】
以下、式を用いて、検波回路の動作原理を説明する。入力端子の電圧振幅を「ΔＶＩＮ」、出力端子の電圧を「ＶＯＵＴ」、抵抗Ｒ１とダイオードＤ１の接続点の電圧を「ＶＡ」、トランジスタＴｒ１，Ｔｒ２に流れる電流を「ＩＤ」、ダイオードＤ１，Ｄ２の順方向電圧を「ＶＤ１」，「ＶＤ２」、抵抗Ｒ１，Ｒ２の抵抗値を「Ｒ１」，「Ｒ２」とする。パラメータの交流成分と直流成分とを区別する場合には、「＿ＡＣ」および「＿ＤＣ」で区別する。「＿ＡＣ」および「＿ＤＣ」を示していないパラメータは、直流成分を示している。
【００２９】
図１の回路図より、次の式（１），（２）が成り立つ。
【００３０】
ＶＯＵＴ＝ＶＤ２＋Ｒ２＊２（ＩＤ＿ＤＣ＋ＩＤ＿ＡＣ）  …（１）
【００３１】
ＶＡ＋ΔＶＩＮ＝ＶＤ１＋Ｒ２＊２（ＩＤ＿ＤＣ＋ＩＤ＿ＡＣ）  …（２）
【００３２】
式（１）−式（２）より、
【００３３】
ＶＯＵＴ＝ＶＤ２−ＶＤ１＋ＶＡ＋ΔＶＩＮ  …（３）
【００３４】
ここで、「ＶＤ２＝ＶＤ１」より、
【００３５】
ＶＯＵＴ＝ＶＡ＋ΔＶＩＮ  …（４）
【００３６】
「ＶＡ」を求める。トランジスタＴｒ１の電圧降下を「ＶＤ３」とすると、
【００３７】
ＶＤＤ＝ＶＤ３＋Ｒ１＊ＩＤ＋ＶＡ  …（５）
【００３８】
ＶＡ＝ＶＤ１＋Ｒ２＊２ＩＤ  …（６）
【００３９】
式（５）−式（６）より、
【００４０】
ＶＡ＝ＶＤＤ/２  …（７）  （ただし、ＶＤ３＝ＶＤ１、Ｒ１＝２Ｒ２）
【００４１】
式（４）に式（７）を代入すると、出力端子の電圧は、次の式（８）で示される。
【００４２】
ＶＯＵＴ＝ＶＤＤ／２＋ΔＶＩＮ  …（８）
【００４３】
式（８）に示すように、出力端子の出力信号ＶＯＵＴは、温度依存性のないパラメータで示されることがわかる。
【００４４】
図３は、図１の検波回路の解析結果を示した図である。図３の横軸は、入力端子に入力された電圧を示している。縦軸は、出力端子に出力された電圧を示している。
【００４５】
図３には、凡例に示すように、１２５℃と−４０℃とにおける検波回路の解析結果が示してある。また、図３には、図１の検波回路のダイオードＤ１，Ｄ２に、ＦＦ、ＴＴ、ＳＳの３タイプのダイオードを用いた場合の、それぞれのタイプにおける検波回路の解析結果が示してある。なお、図３では、重なって見えないが、６つの波形が示してある。
【００４６】
図３に示すように、図１の検波回路では、温度による、入力電圧に対する出力電圧の変化が抑制される。
【００４７】
図４は、比較用の検波回路である。図４に示す比較用の検波回路は、ダイオードＤ１１と、抵抗Ｒ１１と、コンデンサＣ１１とを有している。比較用の検波回路は、図１の検波回路のように、ダイオードＤ１１の温度依存性を補償する回路を備えていない。
【００４８】
図５は、図４の比較用の検波回路の解析結果を示した図である。図５の横軸は、入力端子に入力された電圧を示している。縦軸は、出力端子に出力された電圧を示している。
【００４９】
図５には、凡例に示すように、１２５℃と−４０℃とにおける検波回路の解析結果が示してある。また、図５には、図４の検波回路のダイオードＤ１１に、ＦＦ、ＴＴ、ＳＳの３タイプのダイオードを用いた場合の、それぞれのタイプにおける検波回路の解析結果が示してある。
【００５０】
図５に示すように、図４の比較用の検波回路では、温度によって、入力電圧に対する出力電圧が変化する。例えば、温度が低くなると、出力電圧は小さくなる。これに対し、図１の検波回路では、図３で説明したように、温度による、入力電圧に対する出力電圧の変化が抑制される。
【００５１】
以上説明したように、検波回路は、アノードに入力信号ＶＩＮが入力されるダイオードＤ１と、カソードがダイオードＤ１のカソードと接続され、アノードが出力端子に接続されたダイオードＤ２と、ダイオードＤ１にバイアス電流を供給するとともに、そのバイアス電流のカレントミラー電流をダイオードＤ２に供給する、トランジスタＴｒ１，Ｔｒ２によって構成されたカレントミラー回路とを有する。これにより、検波回路は、温度による出力信号ＶＯＵＴの変動を抑制することができる。
【００５２】
なお、ダイオードＤ１，Ｄ２の温度特性のばらつきは、１０倍以内であることが望ましい。例えば、順方向電圧が１Ｖにおいて、電流が「３Ａ〜０．３Ａ」の範囲内でばらつくことが望ましい。もちろん、ダイオードＤ１，Ｄ２の温度特性のばらつきは、検波回路を用いるシステムの仕様によって変わる。
【００５３】
［第２の実施の形態］
第２の実施の形態では、半波整流された信号を充電するコンデンサの位置が異なる。
【００５４】
図６は、本発明の第２の実施の形態に係る検波回路の例を示した回路図である。図６において、図１と同じものには同じ符号が付してある。
【００５５】
図６の検波回路では、図１の検波回路に対し、出力端子に接続されたコンデンサＣ２が省略されている。そして、図６の検波回路では、ダイオードＤ２のカソードとグランドとの間にコンデンサＣ２１が接続されている。
【００５６】
入力端子に入力される入力信号ＶＩＮは、ダイオードＤ１と抵抗Ｒ２とによって半波整流される。半波整流された入力信号ＶＩＮは、コンデンサＣ２１に充電される。これにより、出力端子には、包絡線検波された出力信号ＶＯＵＴが出力される。
【００５７】
検波回路のダイオードＤ１には、入力信号ＶＩＮに応じたバイアス電流が流れる。ダイオードＤ１に流れるバイアス電流は、図６の経路Ａ１に示すように、カレントミラー回路によってダイオードＤ２にも流れる。このため、出力信号ＶＯＵＴには、入力信号ＶＩＮ成分が含まれてしまう。
【００５８】
図７は、図６の検波回路の入力信号ＶＩＮと出力信号ＶＯＵＴとの例を示した図である。図７に示す横軸は時間を示し、縦軸は電圧を示している。図７の（Ａ）に示す波形Ｗ１１ａは、図６の検波回路の入力端子に入力される入力信号ＶＩＮを示している。図７の（Ａ）に示す点線の波形Ｗ１１ｂは、波形Ｗ１１ａに示す入力信号ＶＩＮの包絡線を示している。
【００５９】
図７の（Ｂ）に示す波形Ｗ１２は、図６の検波回路の出力端子に出力される出力信号ＶＯＵＴを示している。図７の（Ｂ）の波形Ｗ１２に示すように、出力信号ＶＯＵＴには、入力信号ＶＩＮ成分が含まれる。
【００６０】
図８は、検波回路の別の回路例を示した回路図である。図８において、図６と同じものには同じ符号が付してある。図８の検波回路では、トランジスタＴｒ１，Ｔｒ２のゲートとグランドとの間にコンデンサＣ２２が接続されている。
【００６１】
図８の検波回路では、コンデンサＣ２２により、出力信号ＶＯＵＴに含まれる入力信号ＶＩＮ成分が抑制される。これにより、図８の検波回路では、出力信号ＶＯＵＴは、図７の（Ａ）の波形Ｗ１１ｂに示すようになる。
【００６２】
なお、コンデンサＣ２２は、例えば、出力端子の後段に接続される回路や仕様等によっては、不要である。例えば、図８の検波回路を用いたシステムの仕様において、出力信号ＶＯＵＴに含まれる入力信号ＶＩＮ成分の大きさが、許容される大きさならば、コンデンサＣ２２を省略してもよい。
【００６３】
以上説明したように、ダイオードＤ２のカソードにコンデンサＣ２１を接続してもよい。これによっても、検波回路は、温度による出力信号ＶＯＵＴの変動を抑制することができる。
【００６４】
また、トランジスタＴｒ１，Ｔｒ２のゲートにコンデンサＣ２２を接続してもよい。これにより、出力信号ＶＯＵＴに含まれる入力信号ＶＩＮ成分を抑制できる。
【００６５】
［第３の実施の形態］
第３の実施の形態では、ダイオードをトランジスタによって実現する。
【００６６】
図９は、本発明の第３の実施の形態に係る検波回路の例を示した回路図である。図９において、図１と同じものには同じ符号が付してある。
【００６７】
図９の検波回路では、図１の検波回路に対し、ダイオードＤ１，Ｄ２がトランジスタＴｒ１１，Ｔｒ１２に置き換わっている。トランジスタＴｒ１１，Ｔｒ１２は、例えば、ＰＭＯＳトランジスタであり、ダイオード接続されている。
【００６８】
トランジスタＴｒ１，Ｔｒ２，Ｔｒ１１，Ｔｒ１２を、同種のＰＭＯＳトランジスタで構成することにより、各トランジスタの温度やプロセスばらつきによる特性変化は等しく（略等しいを含む、以下同じ）なる。そのため、図９の検波回路は、温度やプロセスばらつきによる出力信号ＶＯＵＴの変動を抑制する効果が高くなる。これは、検波回路を、同種のＰＭＯＳトランジスタで構成することにより、温度やプロセスに依存するパラメータが同じ係数になり、打ち消し合うためである。
【００６９】
以下、式を用いて、検波回路の動作原理を説明する。トランジスタＴｒ１１のゲート−ソース間の電圧をＶＧＳ１、トランジスタＴｒ１２のゲート−ソース間の電圧をＶＧＳ２とする。また、その他のパラメータは、図１で説明したパラメータを用いる。
【００７０】
図９の回路図より、次の式（１１），（１２）が成り立つ。
【００７１】
ＶＯＵＴ＝ＶＧＳ２＋Ｒ２＊２ＩＤ  …（１１）
【００７２】
ＶＡ＋ΔＶＩＮ＝ＶＧＳ１＋Ｒ２＊２ＩＤ  …（１２）
【００７３】
式（１１），（１２）より、
【００７４】
ＶＯＵＴ＝ＶＧＳ２−ＶＧＳ１＋ＶＡ＋ΔＶＩＮ  …（１３）
【００７５】
ここで、ＶＧＳ＝ＶＴＨ＋（ＩＤ／β）１／２とすると（ただし、β＝１／２＊μＰＣＯＸ（Ｗ／Ｌ）であり、μＰは、正孔の移動度を示し、ＣＯＸは、単位面積当たりのゲート容量を示す。）、式（１３）は、次の式（１４）で示される。
【００７６】
ＶＯＵＴ＝ＶＴＨ２＋（ＩＤ／β２）１／２−ＶＴＨ１−（ＩＤ／β１）１／２＋ＶＡ＋ΔＶＩＮ
…（１４）
【００７７】
ここで、トランジスタＴｒ１１，Ｔｒ１２のアスペクト比（Ｗ／Ｌ）が等しいならば、下記の式（１５）が得られる。
【００７８】
ＶＯＵＴ＝ＶＴＨ１−ＶＴＨ２＋ＶＡ＋ΔＶＩＮ  …（１５）
【００７９】
さらに、ＶＴＨを下記のように分解する。
【００８０】
ＶＴＨ＝Ｖ’ＴＨ＋ΔＶＴＨ（Ｔ）  …（１６）
【００８１】
ΔＶＴＨ（Ｔ）は、トランジスタの温度依存性による閾値電圧の変動分を示す。
【００８２】
同種、同一規格、同一プロセスで製造されたＰＭＯＳトランジスタの温度依存性は、同じになるため、式（１５）は、下記のようになる。
【００８３】
ＶＯＵＴ＝Ｖ’ＴＨ１−Ｖ’ＴＨ２＋ＶＡ＋ΔＶＩＮ  …（１７）
【００８４】
ＰＭＯＳトランジスタの閾値Ｖ’ＴＨ１、Ｖ’ＴＨ２は、温度を持たない成分なので、ＶＯＵＴは、ＶＡが温度依存性を持たなければ、温度により変動しない電圧となる。そこで、ＶＡを求める。トランジスタＴｒ１のゲート−ソース間の電圧をＶＧＳ３とすると、次の式（１８），（１９）が成り立つ。
【００８５】
ＶＤＤ＝ＶＧＳ３＋Ｒ１＊ＩＤ＋ＶＡ  …（１８）
【００８６】
ＶＡ＝ＶＧＳ１＋Ｒ２＊２ＩＤ  …（１９）
【００８７】
上記の２式より、ＶＡ＝１／２（ＶＤＤ−ＶＧＳ３＋ＶＧＳ１＋ＩＤ（２Ｒ２−Ｒ１））となり、Ｒ１＝２Ｒ２とすると、
【００８８】
ＶＡ＝１／２（ＶＤＤ−ＶＧＳ３＋ＶＧＳ１）  …（２０）
【００８９】
さらに、ＶＧＳ＝ＶＴＨ＋（ＩＤ／β）１／２なので、
【００９０】
ＶＡ＝１／２（ＶＤＤ−ＶＴＨ３−（ＩＤ／β３）１／２＋ＶＴＨ１＋（ＩＤ／β１）１／２）
…（２１）
【００９１】
ここで、トランジスタＴｒ１とトランジスタＴｒ１１のアスペクト比（Ｗ／Ｌ）が等しいならば、下記の式（２２）が得られる。
【００９２】
ＶＡ＝１／２（ＶＤＤ−ＶＴＨ３＋ＶＴＨ１）  …（２２）
【００９３】
さらに、式（１７）と同様に、トランジスタの閾値を、温度依存性を持たない成分Ｖ’ＴＨと、温度依存性をもつ成分ΔＶＴＨ（Ｔ）とに分解すると、前述の通り温度依存性を持つ成分は、相殺されるので、
【００９４】
ＶＡ＝１／２（ＶＤＤ−Ｖ’ＴＨ３＋Ｖ’ＴＨ１）  …（２３）
【００９５】
となる。
【００９６】
つまり、出力信号ＶＯＵＴは、下記の式（２４）となり、温度依存性を持たない電圧になる。
【００９７】
ＶＯＵＴ＝Ｖ’ＴＨ１−Ｖ’ＴＨ２＋１／２（ＶＤＤ−Ｖ’ＴＨ３＋Ｖ’ＴＨ１）＋ΔＶＩＮ
…（２４）
【００９８】
上記例は、ＰＭＯＳトランジスタでダイオードとカレントミラー回路を実現しているが、ＮＭＯＳトランジスタだけで構成してもよい。また、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを組み合わせて構成してもよい。また、バイポーラトランジスタで構成してもよい。
【００９９】
以上説明したように、ダイオードＤ１，Ｄ２をダイオード接続されたトランジスタＴｒ１１，Ｔｒ１２によって構成し、カレントミラー回路をトランジスタＴｒ１，Ｔｒ２によって構成する。そして、トランジスタＴｒ１，Ｔｒ２，Ｔｒ１１，Ｔｒ１２を、同種、同一規格、および同一プロセスにより作製する。これにより、検波回路は、温度による出力信号ＶＯＵＴの変動をより抑制することができる。
【０１００】
また、トランジスタＴｒ１，Ｔｒ２，Ｔｒ１１，Ｔｒ１２のアスペクト比を略同一する。これにより、検波回路は、温度による出力信号ＶＯＵＴの変動をより抑制することができる。
【０１０１】
［第４の実施の形態］
第４の実施の形態では、カレントミラー回路の電流コピー精度を高め、温度による出力信号の変動をより抑制する。
【０１０２】
図１０は、本発明の第４の実施の形態に係る検波回路の例を示した回路図である。図１０において、図９と同じものには同じ符号が付してある。図１０の検波回路では、図９の検波回路に対し、トランジスタＴｒ２にトランジスタＴｒ２１がカスコード接続されている。
【０１０３】
トランジスタＴｒ２１のゲートには、バイアス電圧Ｖｂｉａｓが入力される。トランジスタＴｒ２１は、ゲートに入力されるバイアス電圧Ｖｂｉａｓによって、トランジスタＴｒ２を流れるカレントミラー電流を調整する。バイアス電圧Ｖｂｉａｓは、トランジスタＴｒ２に流れる電流が、トランジスタＴｒ１に流れる電流と同じになるように調整される。すなわち、図１０の検波回路は、バイアス電圧Ｖｂｉａｓによって、カレントミラー電流のコピー精度を高める。バイアス電圧Ｖｂｉａｓは、例えば、検波回路の製造時に決まる製造プロセスばらつきに合わせて決定される。
【０１０４】
以上説明したように、検波回路のカレントミラー回路は、ダイオードＤ２にカレントミラー電流を供給するトランジスタＴｒ２にカスコード接続され、カレントミラー電流を調整するトランジスタＴｒ２１を備える。これにより、検波回路は、温度による出力信号ＶＯＵＴの変動をより抑制することができる。
【０１０５】
［第５の実施の形態］
第５の実施の形態では、検波回路は、カレントミラー回路のカレントミラー電流をキャリブレーションする制御部を備える。
【０１０６】
図１１は、本発明の第５の実施の形態に係る検波回路の例を示した回路図である。図１１において、図１０と同じものには同じ符号が付してある。図１１の検波回路では、図１０の検波回路に対し、制御部１１を有している。
【０１０７】
制御部１１は、第１の温度における出力電圧と、第２の温度における出力電圧とに基づいて、トランジスタＴｒ２１に出力するバイアス電圧Ｖｂｉａｓを決定する。
【０１０８】
図１２は、バイアス電圧Ｖｂｉａｓの決定を説明するフローチャートである。図１２に示すフローチャートは、例えば、検波回路の出荷前に実行される。
【０１０９】
まず、制御部１１は、ユーザ（例えば、検波回路の製造者）の指示に応じて、バイアス電圧ＶｂｉａｓをＸ［Ｖ］に設定する（ステップＳ１）。
【０１１０】
次に、ユーザは、例えば、検波回路を恒温槽に入れ、恒温槽の温度をＡ［℃］に設定する（ステップＳ２）。
【０１１１】
次に、制御部１１は、ユーザの指示に応じて、温度Ａ［℃］における出力端子の出力電圧ＶＯＵＴ１を測定する（ステップＳ３）。
【０１１２】
次に、ユーザは、恒温槽の温度をＢ［℃］に設定する（ステップＳ４）。
【０１１３】
次に、制御部１１は、ユーザの指示に応じて、温度Ｂ［℃］における出力端子の出力電圧ＶＯＵＴ２を測定する（ステップＳ５）。
【０１１４】
次に、制御部１１は、出力電圧のばらつきが規定値Ｚ［Ｖ］より大きいか否か判定する（ステップＳ６）。例えば、制御部１１は、ステップＳ３で測定した出力電圧ＶＯＵＴ１と、ステップＳ５で測定した出力電圧ＶＯＵＴ１との差（絶対値）がＺ［Ｖ］より大きいか否か判定する。
【０１１５】
制御部１１は、出力電圧のばらつきが規定値Ｚ［Ｖ］より大きいと判定した場合（Ｓ６の「Ｙｅｓ」）、バイアス電圧ＶｂｉａｓをＹ［Ｖ］に変更する（ステップＳ７）。なお、制御部１１がバイアス電圧ＶｂｉａｓをＹ［Ｖ］に変更すると、ユーザは、恒温槽の温度をＡ［℃］にする（ステップＳ２）。
【０１１６】
制御部１１は、出力電圧のばらつきが規定値Ｚ［Ｖ］より大きくないと判定した場合（Ｓ６の「Ｎｏ」）、トランジスタＴｒ２１のゲートに出力するバイアス電圧Ｖｂｉａｓを、ステップＳ１にて設定したバイアス電圧ＶｂｉａｓまたはステップＳ７にて変更したバイアス電圧Ｖｂｉａｓに決定する。これにより、例えば、検波回路の出荷後では、トランジスタＴｒ１２のゲートに、ステップＳ８にて決定されたバイアス電圧Ｖｂｉａｓが出力される。
【０１１７】
以上説明したように、制御部１１は、第１の温度における出力電圧ＶＯＵＴ１と、第２の温度における出力電圧ＶＯＵＴ２とに基づいて、トランジスタＴｒ２１に出力するバイアス電圧Ｖｂｉａｓを決定する。これにより、検波回路は、温度による出力信号の変動をより抑制することができる。
【０１１８】
以下、上記の各実施の形態で説明した検波回路の適用例について説明する。
【０１１９】
図１３は、検波回路の適用例を示した図のその１である。図１３には、電波を受信する通信装置の例が示してある。通信装置は、増幅器２１，２３と、検波回路２２と、信号処理部２４とを有している。
【０１２０】
増幅器２１は、アンテナによって受信された信号を増幅する。検波回路２２は、上記の各実施の形態で説明した検波回路である。検波回路２２は、増幅器２１によって増幅された受信信号を包絡線検波する。増幅器２３は、検波回路２２で包絡線検波された受信信号を増幅する。信号処理部２４は、増幅器２３によって増幅された受信信号の信号処理を行う。
【０１２１】
通信装置は、検波回路２２によって、温度依存性が抑制された検波電圧を得ることができる。そのため、通信装置は、高精度な信号処理システムを実現することができる。
【０１２２】
図１４は、検波回路の適用例を示した図のその２である。図１４には、電波を送受信する通信装置３０，４０，５０の例が示してある。通信装置３０は、増幅器３１，３３と、検波回路３２と、信号処理部３４と、送信機３５とを有している。通信装置４０は、増幅器４１，４３と、検波回路４２と、信号処理部４４と、送信機４５とを有している。通信装置５０は、増幅器５１，５３と、検波回路５２と、信号処理部５４と、送信機５５とを有している。
【０１２３】
通信装置３０，４０，５０の送信機３５，４５，５５は、所定の無線信号を他の通信装置３０，４０，５０に送信する。増幅器３１，３３，４１，４３，５１，５３、検波回路３２，４２，５２、および信号処理部３４，４４，５４は、図１３で説明した増幅器２１，２３、検波回路２２、および信号処理部２４と同様であり、その説明を省略する。
【０１２４】
通信装置３０は、例えば、道路上の標識や信号機等に設置される。通信装置４０，５０は、例えば、車両に搭載される。車両に搭載された通信装置４０，５０は、例えば、標識や信号機に設置された通信装置３０と無線通信を行い、車両と標識や信号機との距離等を測定する。また、車両に搭載される通信装置４０，５０は、例えば、互いに無線通信を行い、車間距離等を測定する。これにより、車両は、例えば、自動運転等が可能になる。
【０１２５】
道路上の標識や信号機等に設置される通信装置３０や車両に搭載される通信装置４０，５０は、設置場所や走行場所によって温度が大きく変化する。このような温度変化の大きい使用環境の厳しい場所でも、通信装置３０，４０，５０は、検波回路３２，４２，５２によって、温度依存性が抑制された検波電圧を得ることができる。そのため、通信装置３０，４０，５０は、高精度な信号処理システムを実現することができる。
【０１２６】
図１５は、検波回路の適用例を示した図のその３である。図１５には、半導体チップを基板上に実装した際の接続を試験する試験装置の例が示してある。
【０１２７】
半導体チップを基板上に実装した際または実装後、はんだにクラック等が生じる場合がある。はんだにクラック等が生じると、接触不良が生じる。図１５に示す試験装置は、共振を利用して、半導体チップと基板との接触不良を判定する。
【０１２８】
試験装置は、共振回路６１と、検波回路６２と、信号処理部６３とを有している。共振回路６１は、半導体チップおよび基板と共振する回路である。検波回路６２は、共振回路６１から出力される共振信号を包絡線検波する。信号処理部６３は、包絡線検波された共振信号に基づいて、半導体チップの基板への接触不良を判定する。
【０１２９】
試験装置は、検波回路６２によって、温度依存性が抑制された検波電圧を得ることができる。そのため、試験装置は、高精度な半導体チップ試験システムを実現することができる。
【０１３０】
上記では、検波回路を通信装置や試験装置に適用した場合について説明したが、適用例はこれに限られない。検波回路は、例えば、ＥＣＵ（Electric Control Unit）やＡＤＡＳ（Advanced Driving Assistant System）、ヘルスケア製品の超音波診断装置などにおいても適用される。
【０１３１】
本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
【符号の説明】
【０１３２】
Ｔｒ１，Ｔｒ２…トランジスタ、Ｒ１，Ｒ２…抵抗、Ｃ１，Ｃ２…コンデンサ、Ｄ１，Ｄ２…ダイオード、Ｃ２１，Ｃ２２…コンデンサ、Ｔｒ１１，Ｔｒ１２…トランジスタ、Ｔｒ２１…トランジスタ、１１…制御部。
【図１】
2018025324.tif 000003
【図２】
2018025324.tif 000004
【図３】
2018025324.tif 000005
【図４】
2018025324.tif 000006
【図５】
2018025324.tif 000007
【図６】
2018025324.tif 000008
【図７】
2018025324.tif 000009
【図８】
2018025324.tif 000010
【図９】
2018025324.tif 000011
【図１０】
2018025324.tif 000012
【図１１】
2018025324.tif 000013
【図１２】
2018025324.tif 000014
【図１３】
2018025324.tif 000015
【図１４】
2018025324.tif 000016
【図１５】
2018025324.tif 000017
【国際調査報告】
2018025324.tif 000018
2018025324.tif 000019
2018025324.tif 000020
2018025324.tif 000021