(57)【要約】  本技術は、より簡単な構成で、低消費電力を実現することができるようにする固体撮像装置およびその制御方法、並びに電子機器に関する。固体撮像装置は、複数の画素が行列状に２次元配置された画素アレイ部と、画素アレイ部の画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、１つ以上の画素の受光量に応じて、負荷トランジスタの供給電圧、または、負荷トランジスタを流れる電流を制御する制御回路とを備える。本技術は、例えば、固体撮像装置等に適用できる。
2016147887.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が行列状に２次元配置された画素アレイ部と、
前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、
１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路と
を備える固体撮像装置。
【請求項２】
前記複数の画素の画素信号のダイナミックレンジを判定するダイナミックレンジ判定回路をさらに備え、
前記制御回路は、前記画素の受光量として前記ダイナミックレンジの判定結果に基づいて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する
請求項１に記載の固体撮像装置。
【請求項３】
前記ダイナミックレンジ判定回路は、フレーム単位で、前記複数の画素の画素信号のダイナミックレンジを判定する
請求項２に記載の固体撮像装置。
【請求項４】
前記制御回路は、前記ダイナミックレンジの判定結果に基づいて、前記負荷トランジスタとカレントミラー回路を構成する１つ以上のトランジスタに流れる電流を制御することで、前記負荷トランジスタを流れる電流を制御する
請求項３に記載の固体撮像装置。
【請求項５】
前記画素アレイ部が複数のエリアに分割され、
前記ダイナミックレンジ判定回路は、エリア単位で、前記複数の画素の画素信号のダイナミックレンジを判定する
請求項２に記載の固体撮像装置。
【請求項６】
水平方向に並ぶエリアどうしは、回路的に分割制御され、
垂直方向に並ぶエリアどうしは、時間的に分割制御される
請求項５に記載の固体撮像装置。
【請求項７】
前記画素アレイ部の前記画素の増幅トランジスタの出力先に、複数の前記負荷トランジスタが並列に設けられており、
前記制御回路は、前記ダイナミックレンジの判定結果に基づいて、並列に設けられた複数の前記負荷トランジスタの数を切り替えることで、前記負荷トランジスタを流れる電流を制御する
請求項２に記載の固体撮像装置。
【請求項８】
前記制御回路は、前記負荷トランジスタの供給電圧を制御する場合、前記負荷トランジスタのソース電圧を制御する
請求項１に記載の固体撮像装置。
【請求項９】
複数の画素が行列状に２次元配置された画素アレイ部と、前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路とを備える固体撮像装置の
前記制御回路が、１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する
固体撮像装置の制御方法。
【請求項１０】
複数の画素が行列状に２次元配置された画素アレイ部と、
前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、
１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路と
を備える固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置およびその制御方法、並びに電子機器に関し、特に、より簡単な構成で、低消費電力を実現することができるようにする固体撮像装置およびその制御方法、並びに電子機器に関する。
【背景技術】
【０００２】
固体撮像装置においては、消費電力を低減させるための技術が各種提案されている。【０００３】
例えば、特許文献１では、露光時間の長い信号と短い信号をそれぞれ複数画素合成し、露光時間の長い信号と短い信号の差分信号に基づいて動く物体の有無を判定し、動く物体が無いと判定したときに、信号処理回路の少なくとも一部の回路を停止させることにより、消費電力を低減させることが提案されている。【０００４】
また、例えば、特許文献２では、フォトダイオードの電位VPDを所定電位VRSTにリセットした後にフォトダイオードに所定期間光が入射されると、その入射光量に応じた分だけフォトダイオードの電位VPDが低下する。その後、フォトダイオードの電位VPDを読み出すためのソース接地型アンプであるMOSトランジスタのソース端子に、下り勾配のランプ電圧VRAMPを印加すると、MOSトランジスタのゲート−ソース間電圧差が閾値電圧を超えたときに、MOSトランジスタがオンして出力が急降下する。コンパレータ回路が、ランプ電圧の掃引開始点から、MOSトランジスタの出力の急降下点までのパルス幅を持つ信号を生成すると、そのパルス幅は入射光量に応じたものとなる。このようにパルス幅変調（PWM）方式で画素信号を読み出すことにより、低消費電力を図る技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１１６７６２号公報
【特許文献２】国際公開第２００７／０００８７９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術は、低消費電力に貢献する回路はデジタル回路のみであり、画素を微細化したときに相対的に大きな比率を占めるアナログ回路の低消費電力化が達成できない。【０００７】
また、特許文献２の技術では、スイッチ素子を介してフォトダイオードどうしが接続されていることによる信号干渉の発生、アンプがないことによる動作速度の遅さ、信号線の容量が非線形なため線形性が悪い等が懸念される。【０００８】
本技術は、このような状況に鑑みてなされたものであり、より簡単な構成で、低消費電力を実現することができるようにするものである。
【課題を解決するための手段】
【０００９】
本技術の第１の側面の固体撮像装置は、複数の画素が行列状に２次元配置された画素アレイ部と、前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路とを備える。【００１０】
本技術の第２の側面の固体撮像装置の制御方法は、複数の画素が行列状に２次元配置された画素アレイ部と、前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路とを備える固体撮像装置の前記制御回路が、１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する。【００１１】
本技術の第３の側面の電子機器は、複数の画素が行列状に２次元配置された画素アレイ部と、前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路とを備える固体撮像装置を備える。【００１２】
本技術の第１乃至第３の側面においては、複数の画素が行列状に２次元配置された画素アレイ部と、前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路とを備える固体撮像装置において、１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流が制御される。【００１３】
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
【発明の効果】
【００１４】
本技術の第１乃至第３の側面によれば、より簡単な構成で、低消費電力を実現することができる。【００１５】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１６】
【図１】本技術を適用した固体撮像装置の概略構成を示すブロック図である。
【図２】第１の実施の形態の画素アレイ部と定電流源回路の詳細回路構成を示す図である。
【図３】第１の実施の形態における電圧制御について説明する図である。
【図４】第１の実施の形態における電圧制御処理を説明するフローチャートである。
【図５】第２の実施の形態の画素アレイ部と定電流源回路の詳細回路構成を示す図である。
【図６】第２の実施の形態における電流制御について説明する図である。
【図７】第２の実施の形態における電流制御処理を説明するフローチャートである。
【図８】第３の実施の形態に係る固体撮像装置の概略構成例を示すブロック図である。
【図９】第３の実施の形態の画素アレイ部と定電流源回路の詳細回路構成を示す図である。
【図１０】第４の実施の形態の画素アレイ部と定電流源回路の詳細回路構成を示す図である。
【図１１】第４の実施の形態の可変電流源の詳細構成例を示す図である。
【図１２】第５の実施の形態に係る固体撮像装置の概略構成例を示すブロック図である。
【図１３】第６の実施の形態に係る固体撮像装置の概略構成例を示すブロック図である。
【図１４】本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（フレーム単位で供給電圧を制御する固体撮像装置の構成例）
２．第２の実施の形態（フレーム単位で供給電流を制御する固体撮像装置の構成例）
３．第３の実施の形態（エリア単位で供給電圧を制御する固体撮像装置の構成例）
４．第４の実施の形態（エリア単位で供給電流を制御する固体撮像装置の構成例）
５．第５の実施の形態（画素単位でADCが配置された固体撮像装置の構成例）
６．第６の実施の形態（複数画素単位でADCが配置された固体撮像装置の構成例）
７．電子機器への適用例
【００１８】
＜固体撮像装置の概略構成例＞
図１は、本技術を適用した固体撮像装置の概略構成例を示すブロック図である。
【００１９】
図１の固体撮像装置１は、タイミング制御回路１１、電圧・電流制御回路１２、電源回路１３、垂直走査回路１４、画素アレイ部１５、定電流源回路１６、カラムAD変換回路１７、ダイナミックレンジ判定回路１８、および出力部１９を少なくとも有する。
【００２０】
タイミング制御回路１１は、所定の周波数のマスタクロックに基づいて、所定の動作に必要なクロック信号やタイミング信号を、電圧・電流制御回路１２や垂直走査回路１４などに供給する。例えば、タイミング制御回路１１は、画素アレイ部１５内の画素２１のシャッタ動作や読み出し動作などを制御するのに用いられるクロック信号を、電圧・電流制御回路１２や垂直走査回路１４などに供給する。また、図示は省略されているが、タイミング制御回路１１は、所定の動作に必要なクロック信号やタイミング信号を、カラムAD変換回路１７などにも供給する。
【００２１】
電圧・電流制御回路１２は、ダイナミックレンジ判定回路１８から供給されるダイナミックレンジのレベル判定値に基づいて、次の１フレームにおいて、画素アレイ部１５の各画素２１から画素信号を読み出す際の電圧値または電流値の少なくとも一方を決定し、電源回路１３及び定電流源回路１６を制御する。
【００２２】
電源回路１３は、電圧・電流制御回路１２の制御に基づいて、画素アレイ部１５の各画素２１及び定電流源回路１６などに、電源を供給する。
【００２３】
垂直走査回路１４は、画素アレイ部１５内の各画素２１の露光制御を行う。また、垂直走査回路１４は、画素アレイ部１５の垂直方向に並ぶ各画素２１に、所定のタイミングで画素信号を出力させる制御信号を供給する。
【００２４】
画素アレイ部１５は、受光した光量に応じた光電荷を生成し、かつ、蓄積する光電変換素子を有する画素２１が行方向及び列方向の行列状に２次元配置された構成となっている。ここで、行方向とは水平方向を言い、列方向とは垂直方向を言う。
【００２５】
２次元アレイ状に配置されている複数の画素２１は、垂直走査回路１４の駆動制御に基づいて、受光により蓄積した画素信号を、定電流源回路１６を介してカラムAD変換回路１７に、行単位で出力する。画素２１の詳細な構成については、図２を参照して後述する。
【００２６】
定電流源回路１６は、複数の負荷MOS（MOSトランジスタ）５１を含んで構成されている。画素アレイ部１５の垂直方向の画素列に対して、少なくとも一つの負荷MOS５１が接続されている。
【００２７】
カラムAD変換回路１７は、複数のADC(Analog-Digital Converter)を有し、各々のADCは、例えば、画素アレイ部１５の画素列に対応して配置されている。各ADCは、同列の画素２１から出力された画素信号に対して、CDS(Correlated Double Sampling；相関２重サンプリング)処理及びAD変換処理を実行する。ADCそれぞれは、AD変換後の画素データを一時的に記憶し、不図示の水平走査回路の制御に従って、ダイナミックレンジ判定回路１８に、順次、出力する。
【００２８】
従って、画素アレイ部１５は、各画素２１で蓄積された画素信号を、行単位に、順次、カラムAD変換回路１７に出力し、カラムAD変換回路１７は、行単位で供給された各画素２１のアナログの画素信号を、デジタルの画素信号に変換（AD変換）して、ダイナミックレンジ判定回路１８に出力する。
【００２９】
ダイナミックレンジ判定回路１８は、カラムAD変換回路１７から供給されるデジタルの画素信号に基づいて、画素信号のダイナミックレンジを、フレーム単位で判定する。本実施の形態では、ダイナミックレンジ判定回路１８は、カラムAD変換回路１７から供給されるデジタルの画素信号の１フレーム期間中の最大値を、１フレーム期間の画素信号のダイナミックレンジとして検出する。なお勿論、１フレーム期間中の画素信号の最大値と最小値を検出してダイナミックレンジを検出するようにしてもよい。ダイナミックレンジ判定回路１８は、検出した１フレーム期間の画素信号のダイナミックレンジを、４段階のレベルL0乃至レベルL3のいずれかに分類し、分類結果であるレベル判定値を、電圧・電流制御回路１２に供給する。
【００３０】
また、ダイナミックレンジ判定回路１８は、カラムAD変換回路１７から供給されるデジタルの画素信号を、出力部１９を介して固体撮像装置１の外部へ出力する。
【００３１】
以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うADCが画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
【００３２】
固体撮像装置１は、電圧・電流制御回路１２とダイナミックレンジ判定回路１８を備え、フレーム単位で検出した画素信号のダイナミックレンジに基づいて、供給電圧または供給電流を制御（調整）することで、消費電力を低減させる機能を有している。以下、その機能について説明する。
【００３３】
＜１．第１の実施の形態＞
初めに、固体撮像装置１の第１の実施の形態として、画素信号のダイナミックレンジに基づいて、供給電圧を制御する電圧制御処理について説明する。
【００３４】
＜画素アレイ部と定電流源回路の回路構成例＞
図２は、画素アレイ部１５と定電流源回路１６の詳細な回路構成を示す図である。
【００３５】
画素２１は、光電変換素子としてのフォトダイオード４１、転送トランジスタ４２、FD(フローティングディフュージョン)４３、リセットトランジスタ４４、増幅トランジスタ４５、および選択トランジスタ４６を有する。
【００３６】
なお、図２では、１画素についてのみ、画素２１の詳細構成が図示されており、その他の画素２１については詳細な図示は省略されているが、各画素２１は同じ回路構成を有する。
【００３７】
フォトダイオード４１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。フォトダイオード４１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ４２を介して、FD４３に接続されている。
【００３８】
転送トランジスタ４２は、転送信号TRGによりオンされたとき、フォトダイオード４１で生成された電荷を読み出し、FD４３に転送する。
【００３９】
FD４３は、フォトダイオード４１から読み出された電荷を保持する。リセットトランジスタ４４は、リセット信号RSTによりオンされたとき、FD４３に蓄積されている電荷がドレイン（定電圧源VDD）に排出されることで、FD４３の電位をリセットする。
【００４０】
増幅トランジスタ４５は、FD４３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ４５は、垂直信号線５４を介して接続されている定電流源回路１６の負荷MOS５１とソースフォロワ回路を構成し、FD４３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ４５から選択トランジスタ４６を介してカラムAD変換回路１７に出力される。
【００４１】
選択トランジスタ４６は、選択信号SELにより画素２１が選択されたときオンされ、画素２１の画素信号を、垂直信号線５４を介してカラムAD変換回路１７に出力する。転送信号TRG、選択信号SEL、及びリセット信号RSTは、垂直走査回路１４によって駆動される。
【００４２】
画素２１は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
【００４３】
定電流源回路１６は、図２に示されるように、画素列ごとに設けられた負荷MOS５１と、その負荷MOS５１とカレントミラー回路を構成するMOSトランジスタ５２を有する。負荷MOS５１に流れる電流Iloadは、電流源５３からMOSトランジスタ５２に流れる電流と同じ電流となる。
【００４４】
電圧・電流制御回路１２には、上述したように、ダイナミックレンジ判定回路１８から、１フレーム期間中の画素アレイ部１５の各画素２１の画素信号のダイナミックレンジに基づいたレベル判定値（レベルL0乃至レベルL3のいずれか）が供給される。
【００４５】
電圧・電流制御回路１２は、供給されたレベル判定値に基づいて、電源回路１３に、負荷MOS５１のソース電圧VSSの設定値V0乃至V3を供給する。
【００４６】
電源回路１３は、次の１フレーム期間において、電圧・電流制御回路１２から供給された設定値V0乃至V3に基づいて、負荷MOS５１のソース電圧VSSを印加する。
【００４７】
＜電圧制御の説明＞
図３を参照して、第１の実施の形態における電圧・電流制御回路１２の電圧制御について説明する。
【００４８】
図３は、各フレーム期間中における画素アレイ部１５の各画素２１の画素信号（の信号レベル）と、電圧・電流制御回路１２が設定する負荷MOS５１のソース電圧VSSを示している。
【００４９】
ダイナミックレンジ判定回路１８は、レベル判定・FB（フィードバック）制御期間において、カラムAD変換回路１７から供給された１フレーム期間中のデジタルの画素信号に基づいてレベル判定値、即ちレベルL0乃至レベルL3（L3＜L2＜L1＜L0）のいずれかを決定する。電圧・電流制御回路１２は、レベル判定・FB制御期間において、ダイナミックレンジ判定回路１８から供給されたレベル判定値がレベルL0である場合には、次の１フレーム期間の負荷MOS５１のソース電圧VSSを、４段階の設定値V0乃至V3（V0＜V1＜V2＜V3）のうちの設定値V0に設定する。また、ダイナミックレンジ判定回路１８から供給されたレベル判定値がレベルL1、L2、または、L3である場合には、電圧・電流制御回路１２は、次の１フレーム期間の負荷MOS５１のソース電圧VSSを、それぞれ、設定値V1、V2、または、V3に設定する。ここで、画素信号のダイナミックレンジに基づいて供給電圧を制御しない場合のデフォルトの設定値はV0である。
【００５０】
即ち、電圧・電流制御回路１２は、あるフレーム期間における画素信号のダイナミックレンジが大きいときは、次の１フレーム期間の負荷MOS５１のソース電圧VSSを低い値に設定し、ダイナミックレンジが小さいときは、増幅トランジスタ４５のソース電圧の変動が小さいため、次の１フレーム期間の負荷MOS５１のソース電圧VSSを高い値に設定する。
【００５１】
図３の例では、フレーム期間F１における画素信号の最大値は、４段階のレベルL0乃至レベルL3のうち、レベルL2の範囲内であるので、電圧・電流制御回路１２は、次のフレーム期間F２の負荷MOS５１のソース電圧VSSを設定値V2に決定し、電源回路１３に供給する。
【００５２】
フレーム期間F２における画素信号の最大値はレベルL0の範囲内であるので、電圧・電流制御回路１２は、次のフレーム期間F３の負荷MOS５１のソース電圧VSSを設定値V0に決定し、電源回路１３に供給する。
【００５３】
同様にして、フレーム期間F３における画素信号の最大値はレベルL2の範囲内であるので、次のフレーム期間F４の負荷MOS５１のソース電圧VSSは設定値V2に決定され、フレーム期間F４における画素信号の最大値はレベルL1の範囲内であるので、次のフレーム期間F５の負荷MOS５１のソース電圧VSSは設定値V1に決定される。フレーム期間F５以降についても同様に、負荷MOS５１のソース電圧VSSが制御される。
【００５４】
＜電圧制御処理のフローチャート＞
図４のフローチャートを参照して、固体撮像装置１の第１の実施の形態による電圧制御処理についてさらに説明する。
【００５５】
初めに、ステップＳ１において、ダイナミックレンジ判定回路１８は、所定の１フレーム期間中に、カラムAD変換回路１７から順次供給される画素信号に対して、信号レベルの最大値を検出し、記憶することにより、１フレーム期間中の画素信号のダイナミックレンジを判定する。そして、ダイナミックレンジ判定回路１８は、判定結果として、レベルL0乃至レベルL3のいずれかのレベル判定値を、電圧・電流制御回路１２に供給する。
【００５６】
ステップＳ２において、電圧・電流制御回路１２は、ダイナミックレンジ判定回路１８から供給されたレベル判定値に基づいて、次の１フレーム期間のソース電圧VSSの設定値（V0乃至V3のいずれか）を決定し、電源回路１３に供給する。
【００５７】
ステップＳ３において、電源回路１３は、電圧・電流制御回路１２から供給された設定値を、次の１フレーム期間の定電流源回路１６の負荷MOS５１及びMOSトランジスタ５２のソース電圧VSSとして印加する。
【００５８】
ステップＳ３の処理が終了すると、処理はステップＳ１に戻され、次の１フレーム期間について、ステップＳ１乃至Ｓ３の処理が再度繰り返される。ステップＳ１乃至Ｓ３の処理は、固体撮像装置１による撮像（受光）が終了されるまで繰り返し実行される。
【００５９】
以上のように、固体撮像装置１の電圧制御処理によれば、あるフレーム期間における画素信号のダイナミックレンジが大きいほど、次の１フレーム期間の負荷MOS５１のソース電圧VSSが低い値に設定され、逆に、ダイナミックレンジが小さいほど、次の１フレーム期間の負荷MOS５１のソース電圧VSSが高い値に設定される。
【００６０】
ダイナミックレンジの判定結果がレベルL0と判定された場合、定電流源回路１６の負荷MOS５１及びMOSトランジスタ５２のソース電圧VSSはデフォルトのV0となるが、ダイナミックレンジの判定結果がレベルL1乃至L3と判定された場合には、デフォルトのV0よりも高く設定されるため、消費電力を低減させることができる。
【００６１】
すなわち、第１の実施の形態によれば、１フレーム期間の受光量に応じて、リアルタイムに定電流源回路１６のソース電圧VSSを調整することで、消費電力を低減させることができる。
【００６２】
＜２．第２の実施の形態＞
次に、固体撮像装置１の第２の実施の形態として、画素信号のダイナミックレンジに基づいて、供給電流を制御する電流制御処理について説明する。
【００６３】
＜画素アレイ部と定電流源回路の回路構成例＞
図５は、画素アレイ部１５と定電流源回路１６の詳細な回路構成を示す図である。
【００６４】
なお、図５において、上述した第１の実施の形態と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
【００６５】
第１の実施の形態として示した図２と図５を比較すると、負荷MOS５１とともにカレントミラー回路を構成するMOSトランジスタ５２が、図５では、並列に設けられた３つのMOSトランジスタ５５A乃至５５Cに置き換えられている。また、３つのMOSトランジスタ５５A乃至５５Cと電流源５３との間には、スイッチ５６A乃至５６Cも設けられている。
【００６６】
スイッチ５６A乃至５６Cは、電圧・電流制御回路１２によりオンオフされる。スイッチ５６AがオンされるとMOSトランジスタ５５Aが有効となり、スイッチ５６BがオンされるとMOSトランジスタ５５Bが有効となり、スイッチ５６CがオンされるとMOSトランジスタ５５Cが有効となる。
【００６７】
電圧・電流制御回路１２は、供給されたレベル判定値に基づいて、スイッチ５６A乃至５６Cのオンオフを制御する。３つのスイッチ５６A乃至５６Cのオンオフを制御することにより、電圧・電流制御回路１２は、負荷MOS５１に流れる電流Iloadを、電流値I0乃至I3（I0＜I1＜I2＜I3）のいずれかに設定する。ここで、画素信号のダイナミックレンジに基づいて供給電流を制御しない場合のデフォルトの設定値はI3である。
【００６８】
例えば、３つのスイッチ５６A乃至５６Cのうち、スイッチ５６Aのみをオンすると、負荷MOS５１に流れる電流Iloadを、電流値I0とすることができ、スイッチ５６Aと５６Cをオンすると電流値I1とすることができ、スイッチ５６Aと５６Bをオンすると電流値I2とすることができ、スイッチ５６A乃至５６C全てをオンすると電流値I3とすることができる。
【００６９】
＜電流制御の説明＞
図６は、各フレーム期間中における画素アレイ部１５の各画素２１の画素信号（の信号レベル）と、電圧・電流制御回路１２によるスイッチ５６A乃至５６Cの制御により、負荷MOS５１に流れる電流Iloadを示している。
【００７０】
ダイナミックレンジ判定回路１８は、レベル判定・FB制御期間において、カラムAD変換回路１７から供給された１フレーム期間中のデジタルの画素信号に基づいてレベル判定値、即ちレベルL0乃至レベルL3（L3＜L2＜L1＜L0）のいずれかを決定する。電圧・電流制御回路１２は、レベル判定・FB制御期間において、ダイナミックレンジ判定回路１８から供給されたレベル判定値に基づいて、次のフレーム期間に負荷MOS５１に流れる電流Iloadを制御する。
【００７１】
図６の例では、フレーム期間F１における画素信号の最大値は、４段階のレベルL0乃至レベルL3のうち、レベルL2の範囲内であるので、ダイナミックレンジ判定回路１８は、レベル判定値をレベルL2に決定する。電圧・電流制御回路１２は、レベルL2のレベル判定値に基づいて、次のフレーム期間F２に負荷MOS５１に流れる電流Iloadを設定値I1に制御する。
【００７２】
続いて、フレーム期間F２における画素信号の最大値はレベルL0の範囲内であるので、電圧・電流制御回路１２は、次のフレーム期間F３に負荷MOS５１に流れる電流Iloadを設定値I3に制御する。
【００７３】
同様にして、フレーム期間F３における画素信号の最大値はレベルL2の範囲内であるので、次のフレーム期間F４に負荷MOS５１に流れる電流Iloadが設定値I1に制御され、フレーム期間F４における画素信号の最大値はレベルL1の範囲内であるので、次のフレーム期間F５に負荷MOS５１に流れる電流Iloadが設定値I2に制御される。フレーム期間F５以降についても同様に、負荷MOS５１に流れる電流Iloadが制御される。
【００７４】
＜電流制御処理のフローチャート＞
図７のフローチャートを参照して、固体撮像装置１の第２の実施の形態による電流制御処理についてさらに説明する。
【００７５】
初めに、ステップＳ２１において、ダイナミックレンジ判定回路１８は、所定の１フレーム期間中に、カラムAD変換回路１７から順次供給される画素信号に対して、信号レベルの最大値を検出し、記憶することにより、１フレーム期間中の画素信号のダイナミックレンジを判定する。そして、ダイナミックレンジ判定回路１８は、判定結果として、レベルL0乃至レベルL3のいずれかのレベル判定値を、電圧・電流制御回路１２に供給する。
【００７６】
ステップＳ２２において、電圧・電流制御回路１２は、ダイナミックレンジ判定回路１８から供給されたレベル判定値に基づいて、次の１フレーム期間に負荷MOS５１に流す電流Iloadの設定値（I0乃至I3のいずれか）を決定する。
【００７７】
ステップＳ２３において、電圧・電流制御回路１２は、決定した設定値に基づいて、スイッチ５６Aと５６Cを制御する。これにより、３つのMOSトランジスタ５５A乃至５５Cの少なくとも１つがオンとなり、オンとなった１以上のMOSトランジスタ５５（５５A乃至５５C）に流れる電流と同じ電流が、電流Iloadとして、定電流源回路１６の負荷MOS５１に流れる。
【００７８】
ステップＳ２３の処理が終了すると、処理はステップＳ２１に戻され、次の１フレーム期間について、ステップＳ２１乃至Ｓ２３の処理が再度繰り返される。ステップＳ２１乃至Ｓ２３の処理は、固体撮像装置１による撮像（受光）が終了されるまで繰り返し実行される。
【００７９】
以上のように、固体撮像装置１の電流制御処理によれば、あるフレーム期間における画素信号のダイナミックレンジが大きいほど、次の１フレーム期間に流れる負荷MOS５１の電流Iloadが大きい値に設定され、逆に、ダイナミックレンジが小さいほど、次の１フレーム期間に流れる負荷MOS５１の電流Iloadが、小さい値に設定される。
【００８０】
ダイナミックレンジの判定結果がレベルL0と判定された場合、定電流源回路１６の負荷MOS５１に流れる電流IloadはデフォルトのI3となるが、ダイナミックレンジの判定結果がレベルL1乃至L3と判定された場合には、デフォルトのI3よりも小さく設定されるため、消費電力を低減させることができる。
【００８１】
すなわち、第２の実施の形態によれば、１フレーム期間の受光量に応じて、リアルタイムに定電流源回路１６の負荷MOS５１に流れる電流Iloadを調整することで、消費電力を低減させることができる。
【００８２】
＜３．第３の実施の形態＞
図８は、第３の実施の形態に係る固体撮像装置の概略構成例を示すブロック図である。
【００８３】
図８においても、図１と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
【００８４】
第３の実施の形態に係る固体撮像装置１は、画素アレイ部１５に２次元配列された複数の画素２１を複数のエリアに分割し、分割したエリアごとに画素信号のダイナミックレンジを判定して、供給電圧または供給電流を制御する。
【００８５】
例えば、図８に示されるように、画素アレイ部１５内の複数の画素２１が、垂直方向及び水平方向それぞれに３分割され、９個のエリアB１乃至B9に分割される。なお勿論、画素アレイ部１５を複数のエリアに分割する場合の分割数は、この例に限られるものではない。
【００８６】
メモリ回路８１は、エリアごとに画素信号のダイナミックレンジが検出可能なだけのメモリを有し、カラムAD変換回路１７から供給されるデジタルの画素信号を、エリア単位でダイナミックレンジ判定回路８２に供給する。また、メモリ回路８１は、カラムAD変換回路１７から供給されるデジタルの画素信号を、出力部１９を介して固体撮像装置１の外部へ出力する。
【００８７】
ダイナミックレンジ判定回路８２は、メモリ回路８１から供給されるエリア単位の画素信号に基づいて、画素信号のダイナミックレンジをエリア単位で判定し、判定結果を電圧・電流制御回路８３に供給する。
【００８８】
電圧・電流制御回路８３は、ダイナミックレンジ判定回路８２から供給されるエリア単位のダイナミックレンジの判定結果（レベル判定値）に基づいて、次の１フレームにおいて定電流源回路１６のソース電圧VSSまたは負荷MOS５１に流れる電流Iloadをエリア単位で決定し、電源回路１３及び定電流源回路１６を制御する。
【００８９】
＜画素アレイ部と定電流源回路の回路構成例＞
図９は、第３の実施の形態における画素アレイ部１５と定電流源回路１６の詳細な回路構成を示す図である。
【００９０】
図９では、定電流源回路１６の画素列単位に設けられた各負荷MOS５１のソースと接続されている電源供給線９１が、水平方向に並んだ３つのエリアそれぞれで異なる。具体的には、エリアB1の画素２１と接続されている負荷MOS５１のソースは、第１の電源供給線９１−１と接続されており、エリアB2の画素２１と接続されている負荷MOS５１のソースは、第２の電源供給線９１−２と接続されており、エリアB3の画素２１と接続されている負荷MOS５１のソースは、第３の電源供給線９１−３と接続されている。
【００９１】
垂直方向に並ぶ各画素２１は同じ負荷MOS５１に接続されているため、エリアB4とB7の画素２１と接続されている負荷MOS５１のソースは、第１の電源供給線９１−１と接続されており、エリアB5とB8の画素２１と接続されている負荷MOS５１のソースは、第２の電源供給線９１−２と接続されており、エリアB6とB9の画素２１と接続されている負荷MOS５１のソースは、第３の電源供給線９１−３と接続されている。
【００９２】
電源回路１３は、電圧・電流制御回路８３から供給されたレベル判定値に基づいて、第１の電源供給線９１−１、第２の電源供給線９１−２、及び第３の電源供給線９１−３に供給する電圧VSS1、VSS2、及びVSS3を制御する。即ち、電源回路１３は、電圧・電流制御回路８３から供給されたレベル判定値に基づいて、負荷MOS５１のソース電圧VSSを、水平方向に並ぶ３つのエリアそれぞれについて、異なる印加電圧を設定することができる。
【００９３】
また、垂直方向の位置が異なるエリアどうしは、読み出しタイミングが異なるため、電源回路１３は、垂直方向に並ぶ３つのエリアそれぞれについて、負荷MOS５１のソース電圧VSSを変える場合には、時分割制御によって、異なる印加電圧を設定する。
【００９４】
第３の実施の形態における電圧制御処理は、複数に分割されたエリア単位で画素信号のダイナミックレンジを算出し、負荷MOS５１のソース電圧VSSを、算出されたダイナミックレンジに基づいて、エリア単位で制御する点を除いて、図４で説明した処理と同様である。
【００９５】
第３の実施の形態によれば、画素アレイ部１５を複数のエリアに分割し、エリア単位で、リアルタイムに定電流源回路１６のソース電圧VSSを調整することで、消費電力をより低減させることができる。
【００９６】
＜４．第４の実施の形態＞
図１０は、固体撮像装置１の第４の実施の形態として、画素アレイ部１５を複数のエリアに分割し、エリア単位で供給電流を制御する場合の、画素アレイ部１５と定電流源回路１６の詳細な回路構成を示す図である。
【００９７】
なお、固体撮像装置１全体の概略構成は、図８に示した第３の実施の形態と同様であるので、その説明は省略する。
【００９８】
第４の実施の形態では、図１０に示されるように、定電流源回路１６において、同一画素列の画素２１から出力される電流Iloadを変えることが可能な可変電流源１０１が、画素列ごとに設けられている。
【００９９】
図１１は、１つの画素列に設けられた可変電流源１０１の詳細構成例を示している。
【０１００】
可変電流源１０１は、例えば、第２の実施の形態におけるカレントミラー回路のコピー元と同様の、３つの負荷MOS１１１A乃至１１１Cとスイッチ１１２A乃至１１２Cで構成され、電圧・電流制御回路１２によりスイッチ１１２A乃至１１２Cのオンオフが制御されることで、電流Iloadを変えることができる。
【０１０１】
図１１に戻り、電圧・電流制御回路１２は、水平方向に並ぶ３つのエリアそれぞれについては、可変電流源１０１のスイッチ１１２A乃至１１２Cをエリア単位に独立して制御することができる。
【０１０２】
また、垂直方向の位置が異なるエリアどうしは、読み出しタイミングが異なるため、電圧・電流制御回路１２は、垂直方向に並ぶ３つのエリアそれぞれについては、可変電流源１０１のスイッチ１１２A乃至１１２Cを時分割制御する。
【０１０３】
第４の実施の形態における電流制御処理は、複数に分割されたエリア単位で画素信号のダイナミックレンジを算出し、可変電流源１０１の負荷MOS１１１に流れる電流Iloadをエリア単位で制御する点を除いて、図７で説明した処理と同様である。
【０１０４】
第４の実施の形態によれば、画素アレイ部１５を複数のエリアに分割し、エリア単位で、リアルタイムに定電流源回路１６の負荷MOS１１１に流れる電流Iloadを調整することで、消費電力をより低減させることができる。
【０１０５】
以上のように、第３及び第４の実施の形態によれば、画素アレイ部１５が複数のエリアに分割され、水平方向に並ぶエリアどうしは、回路的に分割制御され、垂直方向に並ぶエリアどうしは、時間的に分割制御される。これにより、消費電力をより低減させることができる。
【０１０６】
また、上述した各実施の形態によれば、画素信号をAD変換する前のアナログ回路の部分の供給電圧や供給電流を抑制することができるので、画素を微細化したときに相対的に大きな比率を占めるアナログ回路の低消費電力化を実現できる。
【０１０７】
また、画素２１の回路構成として、素子を追加する必要はないため、画素の微細化にも対応可能である。したがって、より簡単な構成で、低消費電力を実現することができる。
【０１０８】
なお、固体撮像装置１は、フレーム単位またはエリア単位で定電流源回路１６のソース電圧VSSを調整する電圧制御機能と、フレーム単位またはエリア単位で負荷MOS５１に流れる電流Iloadを調整する電流制御機能の両方を備えるものとするが、固体撮像装置１は、いずれか一方の機能のみを備えるものでもよい。また、電圧制御機能と電流制御機能は、いずれか一方のみを実行してもよいし、両方を同時に実行してもよい。固体撮像装置１が、どの機能を実行するか否かは、例えば、図示せぬ入力端子を介して外部の制御機器から供給される制御信号に基づいて決定することができる。
【０１０９】
＜５．第５の実施の形態＞
図１２は、固体撮像装置１の第５の実施の形態の概略構成例を示すブロック図である。
【０１１０】
図１２及び図１３においても、上述した各実施の形態に対応する部分については同一の符号を付してあり、その説明は適宜省略する。
【０１１１】
上述した第１乃至第４の実施の形態においては、負荷MOS５１とADCが列単位に設けられた構成とされていた。
【０１１２】
これに対して、図１２に示される第５の実施の形態では、負荷MOS５１とADCが画素単位に設けられた構成とされている。
【０１１３】
具体的には、画素アレイ部１５の各画素２１には、画素回路４７と、負荷MOS５１、及び、ADC１３１が形成されている。画素回路４７は、図２を参照して説明したフォトダイオード４１、転送トランジスタ４２、FD４３、リセットトランジスタ４４、増幅トランジスタ４５、および選択トランジスタ４６からなる。
【０１１４】
第５の実施の形態では、各画素２１において、画素回路４７で生成された画素信号が、負荷MOS５１を介してADC１３１へ供給され、ADC１３１でAD変換されて一時記憶される。そして、垂直走査回路１４と、不図示の水平走査回路の制御に従って、各画素２１のADC１３１内に一時記憶されたデジタルの画素信号が、ダイナミックレンジ判定回路１５１に、順次、出力される。
【０１１５】
ダイナミックレンジ判定回路１５１は、画素信号のダイナミックレンジを、画素単位で判定し、判定結果を電圧・電流制御回路１５２に供給する。
【０１１６】
電圧・電流制御回路１５２は、ダイナミックレンジ判定回路１５１から供給される画素単位のダイナミックレンジの判定結果（レベル判定値）に基づいて、負荷MOS５１のソース電圧VSS、または、負荷MOS５１に流れる電流Iloadを決定し、制御する。ソース電圧VSSと電流Iloadの制御方法は、上述したその他の実施の形態と同様である。
【０１１７】
＜６．第６の実施の形態＞
図１３は、固体撮像装置１の第６の実施の形態の概略構成例を示すブロック図である。
【０１１８】
図１２に示した第５の実施の形態では、ADC１３１が画素毎に設けられていたのに対して、図１３に示される第６の実施の形態では、複数画素（図１３では、４画素）に対して１つのADC１３１が形成されている点が異なる。
【０１１９】
１つのADC１３１を共有する複数の画素２１では、各画素回路４７で生成された画素信号が、所定の順番でADC１３１に供給され、AD変換されて、ダイナミックレンジ判定回路１５１に供給される。
【０１２０】
ダイナミックレンジ判定回路１５１は、画素信号のダイナミックレンジを、画素単位で判定し、判定結果を電圧・電流制御回路１５２に供給する。
【０１２１】
電圧・電流制御回路１５２は、ダイナミックレンジ判定回路１５１から供給される画素単位のダイナミックレンジの判定結果（レベル判定値）に基づいて、負荷MOS５１のソース電圧VSS、または、負荷MOS５１に流れる電流Iloadを決定し、制御する。ソース電圧VSSと電流Iloadの制御方法は、上述したその他の実施の形態と同様である。
【０１２２】
第４及び第５の実施の形態によれば、画素単位で、負荷MOS５１のソース電圧VSSと負荷MOS５１に流れる電流Iloadをリアルタイムに調整することで、消費電力を低減させることができる。
【０１２３】
また、第４及び第５の実施の形態においては、ソース電圧VSSと電流Iloadの最小制御単位が画素単位であるに過ぎず、上述したその他の実施の形態のように、エリア単位やフレーム単位でソース電圧VSSと電流Iloadをリアルタイムに調整することも勿論可能である。
【０１２４】
なお、第４及び第５の実施の形態のように、ADC１３１を画素単位やエリア単位（複数画素単位）に設けた場合には、負荷MOS５１を設けない構成とすることが可能である。その場合には、負荷MOS５１に流れる電流Iloadの制御は行わず、ソース電圧VSSの制御のみが行われる。
【０１２５】
＜７．電子機器への適用例＞
本技術は、固体撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１２６】
図１４は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【０１２７】
図１４の撮像装置２００は、レンズ群などからなる光学部２０１、図１、図８などの固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）２０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路２０３を備える。また、撮像装置２００は、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７、および電源部２０８も備える。DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７および電源部２０８は、バスライン２０９を介して相互に接続されている。
【０１２８】
光学部２０１は、被写体からの入射光（像光）を取り込んで固体撮像装置２０２の撮像面上に結像する。固体撮像装置２０２は、光学部２０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置２０２として、図１、図８、図１２、または図１３の固体撮像装置１、即ち、フレーム単位、エリア単位、または、画素単位で供給電圧または供給電流を制御することで、消費電力を低減させることができる固体撮像装置を用いることができる。
【０１２９】
表示部２０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置２０２で撮像された動画または静止画を表示する。記録部２０６は、固体撮像装置２０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
【０１３０】
操作部２０７は、ユーザによる操作の下に、撮像装置２００が持つ様々な機能について操作指令を発する。電源部２０８は、DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６および操作部２０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１３１】
上述したように、固体撮像装置２０２として、上述した各実施の形態に係る固体撮像装置１を用いることで、消費電力を低減させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置２００においても、消費電力を低減させることができる。
【０１３２】
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【０１３３】
また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
【０１３４】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１３５】
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
【０１３６】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
【０１３７】
なお、本技術は以下のような構成も取ることができる。
（１）
複数の画素が行列状に２次元配置された画素アレイ部と、
前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、
１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路と
を備える固体撮像装置。
（２）
前記複数の画素の画素信号のダイナミックレンジを判定するダイナミックレンジ判定回路をさらに備え、
前記制御回路は、前記画素の受光量として前記ダイナミックレンジの判定結果に基づいて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する
前記（１）に記載の固体撮像装置。
（３）
前記ダイナミックレンジ判定回路は、フレーム単位で、前記複数の画素の画素信号のダイナミックレンジを判定する
前記（２）に記載の固体撮像装置。
（４）
前記制御回路は、前記ダイナミックレンジの判定結果に基づいて、前記負荷トランジスタとカレントミラー回路を構成する１つ以上のトランジスタに流れる電流を制御することで、前記負荷トランジスタを流れる電流を制御する
前記（３）に記載の固体撮像装置。
（５）
前記画素アレイ部が複数のエリアに分割され、
前記ダイナミックレンジ判定回路は、エリア単位で、前記複数の画素の画素信号のダイナミックレンジを判定する
前記（２）に記載の固体撮像装置。
（６）
水平方向に並ぶエリアどうしは、回路的に分割制御され、
垂直方向に並ぶエリアどうしは、時間的に分割制御される
前記（５）に記載の固体撮像装置。
（７）
前記画素アレイ部の前記画素の増幅トランジスタの出力先に、複数の前記負荷トランジスタが並列に設けられており、
前記制御回路は、前記ダイナミックレンジの判定結果に基づいて、並列に設けられた複数の前記負荷トランジスタの数を切り替えることで、前記負荷トランジスタを流れる電流を制御する
前記（５）または（６）に記載の固体撮像装置。
（８）
前記制御回路は、前記負荷トランジスタの供給電圧を制御する場合、前記負荷トランジスタのソース電圧を制御する
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）
複数の画素が行列状に２次元配置された画素アレイ部と、前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路とを備える固体撮像装置の
前記制御回路が、１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する
固体撮像装置の制御方法。
（１０）
複数の画素が行列状に２次元配置された画素アレイ部と、
前記画素アレイ部の前記画素の増幅トランジスタとソースフォロワ回路を構成する負荷トランジスタと、
１つ以上の前記画素の受光量に応じて、前記負荷トランジスタの供給電圧、または、前記負荷トランジスタを流れる電流を制御する制御回路と
を備える固体撮像装置
を備える電子機器。
【符号の説明】
【０１３８】
１  固体撮像装置，  １２  電圧・電流制御回路，  １３  電源回路，  １５  画素アレイ部，  １６  定電流源回路，  １７  カラムAD変換回路，  １８  ダイナミックレンジ判定回路，  ２１  画素，  ４５  増幅トランジスタ，  ５１  負荷MOS，  ５２  MOSトランジスタ，  ５３  電流源，  ５５A乃至５５C  MOSトランジスタ，  ５６A乃至５６C  スイッチ，  ８１  メモリ回路，  ８２  ダイナミックレンジ判定回路，  ８３  電圧・電流制御回路，  ９１  電源供給線，  １０１  可変電流源，  ２００  撮像装置，  ２０２  固体撮像装置
【図１】
2016147887.tif 000003
【図２】
2016147887.tif 000004
【図３】
2016147887.tif 000005
【図４】
2016147887.tif 000006
【図５】
2016147887.tif 000007
【図６】
2016147887.tif 000008
【図７】
2016147887.tif 000009
【図８】
2016147887.tif 000010
【図９】
2016147887.tif 000011
【図１０】
2016147887.tif 000012
【図１１】
2016147887.tif 000013
【図１２】
2016147887.tif 000014
【図１３】
2016147887.tif 000015
【図１４】
2016147887.tif 000016
【手続補正書】
【提出日】平成28年5月17日(2016.5.17)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2016147887.tif 000017
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2016147887.tif 000018
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2016147887.tif 000019
【国際調査報告】
2016147887.tif 000020
2016147887.tif 000021
2016147887.tif 000022
2016147887.tif 000023