(57)【要約】  寄生容量を低減し、表示品位を向上させ得るアクティブマトリクス基板と、それを備えたタッチパネル付き表示装置及び液晶表示装置を提供すること。アクティブマトリクス基板１は、複数の画素電極３１と、複数の画素電極３１に対向して設けられ、複数の画素電極３１との間で容量を形成する複数の対向電極２１と、複数の画素電極３１に対し、複数の対向電極２１と反対側に設けられた導電層と、第１の絶縁層４６１と、第２の絶縁層４６２と、を備える。画素電極３１と導電層との間に第１の絶縁層４６１が配置され、画素電極３１と対向電極２１との間に第２の絶縁層４６２が配置される。導電層は、画素電極に対向して設けられ、画素電極３１との間で容量を形成する補助容量電極部４８を有し、補助容量電極部４８と、当該補助容量電極部以外の他の部分４７とは離間している。
2017213173.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極と、
前記複数の画素電極に対向して設けられ、前記複数の画素電極との間で容量を形成する複数の対向電極と、
前記複数の画素電極に対し、前記複数の対向電極と反対側に設けられた導電層と、
第１の絶縁層と、
第２の絶縁層と、を備え、
一の画素電極と前記導電層との間に前記第１の絶縁層が配置され、当該一の画素電極と一の対向電極との間に前記第２の絶縁層が配置され、
前記導電層は、画素電極に対向して設けられ、前記画素電極と重畳して容量を形成する補助容量電極部を有し、前記補助容量電極部と、当該補助容量電極部以外の他の部分とは離間している、アクティブマトリクス基板。
【請求項２】
前記アクティブマトリクス基板は、
複数のゲート線と、
前記複数のゲート線と交差する複数のデータ線と、を備え、
前記他の部分は、前記データ線と一部が重なり、前記データ線よりも広い幅を有する、請求項１に記載のアクティブマトリクス基板。
【請求項３】
請求項１に記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向して配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板とに挟持された液晶層と、を備え、
前記アクティブマトリクス基板は、さらに、
前記導電層の上において、前記複数の対向電極のそれぞれと接続され、接続された対向電極にタッチ検出用の駆動信号を供給する信号線を備える、タッチパネル付き表示装置。
【請求項４】
前記アクティブマトリクス基板は、
複数のゲート線と、
前記複数のゲート線と交差する複数のデータ線と、を備え、
前記複数の対向電極は、ゲート線とデータ線のそれぞれの延伸方向に並んで配置され、一の補助容量電極部は、前記第１の絶縁層を介して前記一の画素電極に対向し、データ線に略平行に配置されている、請求項３に記載のタッチパネル付き表示装置。
【請求項５】
前記信号線の比抵抗は、前記導電層の比抵抗より小さい、請求項３又は４に記載のタッチパネル付き表示装置。
【請求項６】
前記アクティブマトリクス基板は、前記複数の画素電極が設けられた表示領域を有し、
一の対向電極は、前記表示領域において、一の補助容量電極部と接続されている、請求項３から５のいずれか一項に記載のタッチパネル付き表示装置。
【請求項７】
前記アクティブマトリクス基板は、前記第１の絶縁層と前記第２の絶縁層とに形成されたコンタクトホールを備え、
前記一の対向電極は、前記コンタクトホールを介して、前記一の補助容量電極部と接続されている、請求項６に記載のタッチパネル付き表示装置。
【請求項８】
前記アクティブマトリクス基板は、前記複数の画素電極が設けられた表示領域を有し、
一の対向電極は、前記表示領域において、一の補助容量電極部と接続されていない、請求項３から５のいずれか一項に記載のタッチパネル付き表示装置。
【請求項９】
前記信号線に前記駆動信号が供給されている間、前記補助容量電極は電気的にフロート状態である、請求項８に記載のタッチパネル付き表示装置。
【請求項１０】
前記複数のゲート線のそれぞれは、走査電圧信号が一定期間ごとに供給され、
互いに隣接するゲート線の前記走査電圧信号が供給される期間の一部は重複している、請求項４に記載のタッチパネル付き表示装置。
【請求項１１】
前記アクティブマトリクス基板は、
複数のゲート線と、
前記複数のゲート線と交差する複数のデータ線と、
ゲート線とデータ線の少なくとも一方と、前記補助容量電極との間に有機膜を含む絶縁層と、
を備える、請求項１に記載のアクティブマトリクス基板。
【請求項１２】
前記補助容量電極は、少なくとも２つの対向電極に対向して設けられる、請求項１に記載のアクティブマトリクス基板。
【請求項１３】
請求項１又は２に記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向して配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板とに挟持された液晶層と、
を備える液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板と、それを備えたタッチパネル付き表示装置及び液晶表示装置に関する。
【背景技術】
【０００２】
特開２００９−５８９１３号公報には、横電界方式で駆動する液晶表示装置が開示されている。この液晶表示装置は、ＴＦＴ（Thin Film Transistor）基板において、画素電極の上下に、それぞれ絶縁膜を介して共通電極が配置されている。また、画素電極の下側に配置された共通電極の一部の上には、上側に配置された共通電極と接続された共通電極配線が設けられている。
【発明の開示】
【０００３】
特開２００９−５８９１３号公報のように、画素電極の上下を絶縁膜を介して共通電極で挟み込む構造とすることで、一方の共通電極しか設けられていない場合と比べて画素容量を大きくすることができる。しかしながら、画素容量を大きくするほど、画素容量に応じてＴＦＴの駆動能力を上げるため、ＴＦＴのサイズを大きくする必要があるが、ＴＦＴのサイズを大きくするとＴＦＴの寄生容量が増える。
【０００４】
本発明は、寄生容量を低減し、表示品位を向上させ得るアクティブマトリクス基板と、それを備えたタッチパネル付き表示装置及び液晶表示装置を提供することを目的とする。
【０００５】
本発明の一実施形態におけるアクティブマトリクス基板は、複数の画素電極と、前記複数の画素電極に対向して設けられ、前記複数の画素電極との間で容量を形成する複数の対向電極と、前記複数の画素電極に対し、前記複数の対向電極と反対側に設けられた導電層と、第１の絶縁層と、第２の絶縁層と、を備え、一の画素電極と前記導電層との間に前記第１の絶縁層が配置され、当該一の画素電極と一の対向電極との間に前記第２の絶縁層が配置され、前記導電層は、画素電極に対向して設けられ、前記画素電極と重畳して容量を形成する補助容量電極部を有し、前記補助容量電極部と、当該補助容量電極部以外の他の部分とは離間している。
【０００６】
本発明によれば、寄生容量を低減し、表示品位を向上させることができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１実施形態におけるタッチパネル付き表示装置の断面図である。
【図２】図２は、図１に示すアクティブマトリクス基板に形成されている対向電極の配置の一例を示す模式図である。
【図３】図３は、図１に示すアクティブマトリクス基板の一部の領域を拡大した模式図である。
【図４Ａ】図４Ａは、信号線接続領域におけるアクティブマトリクス基板の概略断面図である。
【図４Ｂ】図４Ｂは、領域におけるアクティブマトリクス基板の概略断面図である。
【図４Ｃ】図４Ｃは、領域におけるアクティブマトリクス基板の概略断面図である。
【図５Ａ】図５Ａは、図１に示すアクティブマトリクス基板の製造方法を説明する図であって、ＴＦＴとソース配線と無機絶縁膜と有機絶縁膜とが形成された状態を示す断面図である。
【図５Ｂ】図５Ｂは、図５Ａに示すアクティブマトリクス基板の表面にプラズマ処理を行う工程を表す断面図である。
【図５Ｃ】図５Ｃは、図５Ｂに示す有機絶縁膜上に透明電極膜を成膜する工程を表す断面図である。
【図５Ｄ】図５Ｄは、図５Ｃに示す状態から導電膜と補助容量電極とを形成する工程を表す断面図である。
【図５Ｅ】図５Ｅは、図５Ｄに示す補助容量電極の上にマスクを形成し、金属膜を成膜する工程を表す断面図である。
【図５Ｆ】図５Ｆは、図５Ｅに示す状態から信号線を形成する工程を表す断面図である。
【図５Ｇ】図５Ｇは、図５Ｆに示す状態において第１の絶縁膜を成膜する工程を表す断面図である。
【図５Ｈ】図５Ｈは、図５Ｇに示す状態において画素電極とＴＦＴのドレイン電極とを接続するための開口部を形成する工程を表す断面図である。
【図５Ｉ】図５Ｉは、図５Ｈに示す第１の絶縁膜の上に透明電極膜を成膜する工程を表す断面図である。
【図５Ｊ】図５Ｊは、図５Ｉに示す状態からドレイン電極と接続された画素電極を形成する工程を表す断面図である。
【図５Ｋ】図５Ｋは、図５Ｊに示す画素電極及び第１の絶縁膜の上に第２の絶縁膜を成膜する工程を表す断面図である。
【図５Ｌ】図５Ｌは、図５Ｋに示す第１の絶縁膜と第２の絶縁膜に開口部を形成する工程を表す断面図である。
【図５Ｍ】図５Ｍは、図５Ｌに示す第２の絶縁膜の上に透明電極膜を成膜する工程を表す断面図である。
【図５Ｎ】図５Ｎは、図５Ｍに示す状態から対向電極を形成する工程を表す断面図である。
【図６Ａ】図６Ａは、第１実施形態における補助容量電極の他の構成例を示す断面図である。
【図６Ｂ】図６Ｂは、第１実施形態における補助容量電極の他の構成例を示す断面図である。
【図７】図７は、アクティブマトリクス基板における対向電極の配置を表す概略平面図である。
【図８Ａ】図８Ａは、第２実施形態におけるセグメントの境界の画素に生じる輝度差の原因を説明するための図であって、各画素の充電状況の遷移を表す図である。
【図８Ｂ】図８Ｂは、図８Ａに示す画素の充電時における電圧波形を示す図である。
【図９】図９は、第３実施形態におけるアクティブマトリクス基板の概略断面図である。
【発明を実施するための形態】
【０００８】
本発明の一実施形態におけるアクティブマトリクス基板は、複数の画素電極と、前記複数の画素電極に対向して設けられ、前記複数の画素電極との間で容量を形成する複数の対向電極と、前記複数の画素電極に対し、前記複数の対向電極と反対側に設けられた導電層と、第１の絶縁層と、第２の絶縁層と、を備え、一の画素電極と前記導電層との間に前記第１の絶縁層が配置され、当該一の画素電極と一の対向電極との間に前記第２の絶縁層が配置され、前記導電層は、画素電極に対向して設けられ、前記画素電極と重畳して容量を形成する補助容量電極部を有し、前記補助容量電極部と、当該補助容量電極部以外の他の部分とは離間している（第１の構成）。
【０００９】
第１の構成によれば、画素電極に対向して導電層が設けられる。導電層は、画素電極に対向する位置に設けられる補助容量電極部を有し、導電層において、補助容量電極部とそれ以外の部分とは離間して配置されている。そのため、導電層が補助容量電極部とそれ以外とに分離されていない場合と比べ、画素電極と補助容量電極部との間の容量が必要以上に大きくなり過ぎないようにすることができる。その結果、表示制御素子の駆動能力に応じた適切な画素容量とすることができ、表示品位を向上させることができる。
【００１０】
第１の構成において、前記アクティブマトリクス基板は、複数のゲート線と、前記複数のゲート線と交差する複数のデータ線と、を備え、前記他の部分は、前記データ線と一部が重なり、前記データ線よりも広い幅を有することとしてもよい（第２の構成）。
【００１１】
第２の構成によれば、データ線と重なる導電層の部分はデータ線よりも広い幅を有するため、画素電極とデータ線との間が導電層の部分によって遮蔽される。その結果、画素電極とデータ線との間の容量結合が抑制され、シャドーイング等の表示不良を抑制することができる。
【００１２】
本発明の一実施形態に係るタッチパネル付き表示装置は、第１の構成のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向して配置された対向基板と、前記アクティブマトリクス基板と前記対向基板とに挟持された液晶層と、を備え、前記アクティブマトリクス基板は、さらに、前記導電層の上において、前記複数の対向電極のそれぞれと接続され、接続された対向電極にタッチ検出用の駆動信号を供給する信号線を備える（第３の構成）。
【００１３】
第３の構成によれば、補助容量電極部と画素電極との間に生じる容量によって画素容量を大きくすることができるので、補助容量電極部が設けられていない場合と比べて、信号線と画素電極との間の寄生容量の影響を受けにくい。また、導電層が補助容量電極部とそれ以外とに分離されているため、画素電極と補助容量電極部との間の容量が必要以上に大きくなり過ぎない。その結果、表示制御素子の駆動能力に応じた適切な画素容量とすることができ、表示品位を向上させることができる。
【００１４】
第３の構成において、前記アクティブマトリクス基板は、複数のゲート線と、前記複数のゲート線と交差する複数のデータ線と、を備え、前記複数の対向電極は、ゲート線とデータ線のそれぞれの延伸方向に並んで配置され、一の補助容量電極部は、前記第１の絶縁層を介して前記一の画素電極に対向し、データ線に略平行に配置されていることとしてもよい（第４の構成）。
【００１５】
第４の構成によれば、ゲート線とデータ線の各延伸方向に並べて配置された対向電極に対し、補助容量電極部は、データ線に略平行となるように画素電極に対向して配置される。そのため、データ線の延伸方向に並ぶ対向電極の間において電圧の揺れ量が異なる場合であっても、画素電極と補助用対向電極との間に形成される容量によって、各画素にかかる電圧差を低減することができる。
【００１６】
第３又は第４の構成において、前記信号線の比抵抗は、前記導電層の比抵抗より小さいこととしてもよい（第５の構成）。
【００１７】
第５の構成によれば、タッチ位置の検出精度を向上させることができる。
【００１８】
第３から第５のいずれかの構成において、前記アクティブマトリクス基板は、前記複数の画素電極が設けられた表示領域を有し、一の対向電極は、前記表示領域において、一の補助容量電極部と接続されていることとしてもよい（第６の構成）。
【００１９】
第６の構成によれば、画素容量を大きくすることができる。
【００２０】
第６の構成において、前記アクティブマトリクス基板は、前記第１の絶縁層と前記第２の絶縁層とに形成されたコンタクトホールを備え、前記一の対向電極は、前記コンタクトホールを介して、前記一の補助容量電極部と接続されていることしてもよい（第７の構成）。
【００２１】
第７の構成によれば、対向電極と補助容量電極部との接続部分の省スペース化を図りつつ、画素容量を大きくすることができる。
【００２２】
第３から第５のいずれかの構成において、前記アクティブマトリクス基板は、前記複数の画素電極が設けられた表示領域を有し、一の対向電極は、前記表示領域において、一の補助容量電極部と接続されていないこととしてもよい（第８の構成）。
【００２３】
第８の構成によれば、画素容量を大きくすることができる。
【００２４】
第８の構成において、前記信号線に前記駆動信号が供給されている間、前記補助容量電極は電気的にフロート状態であることとしてもよい（第９の構成）。
【００２５】
第９の構成によれば、タッチ位置の誤検出を軽減することができる。
【００２６】
第４の構成において、前記複数のゲート線のそれぞれは、走査電圧信号が一定期間ごとに供給され、互いに隣接するゲート線の前記走査電圧信号が供給される期間の一部は重複していることとしてもよい（第１０の構成）。
【００２７】
第１０の構成によれば、画素の充電不足を抑制することができる。
【００２８】
第１の構成において、前記アクティブマトリクス基板は、複数のゲート線と、前記複数のゲート線と交差する複数のデータ線と、ゲート線とデータ線の少なくとも一方と、前記補助容量電極との間に有機膜を含む絶縁層と、を備えることとしてもよい（第１１の構成）。
【００２９】
第１１の構成によれば、ゲート線やデータ線と補助容量電極との干渉を抑制することができる。
【００３０】
第１の構成において、前記補助容量電極は、少なくとも２つの対向電極に対向して設けられることとしてもよい（第１２の構成）。
【００３１】
第１２の構成によれば、画素容量を大きくすることができる。
【００３２】
本発明の一実施形態に係る液晶表示装置は、上記第１又は第２の構成のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向して配置された対向基板と、前記アクティブマトリクス基板と前記対向基板とに挟持された液晶層と、を備える（第１３の構成）。
【００３３】
第１３の構成によれば、導電層が補助容量電極部とそれ以外とに分離されているため、画素電極と補助容量電極部との間の容量が必要以上に大きくなり過ぎない。その結果、表示制御素子の駆動能力に応じた適切な画素容量とすることができ、表示品位を向上させることができる。
【００３４】
［第１実施形態］
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
【００３５】
図１は、本実施形態におけるタッチパネル付き表示装置１０の断面図である。本実施形態におけるタッチパネル付き表示装置１０は、アクティブマトリクス基板１と、対向基板２と、アクティブマトリクス基板１と対向基板２との間に挟持された液晶層３とを備える。アクティブマトリクス基板１及び対向基板２はそれぞれ、ほぼ透明な（高い透光性を有する）ガラス基板を備えている。対向基板２は、図示しないカラーフィルタを備えている。また、図示は省略するが、このタッチパネル付き表示装置１０は、図１において、液晶層３と反対側のアクティブマトリクス基板１の面方向にバックライトを備えている。
【００３６】
タッチパネル付き表示装置１０は、画像を表示する機能を有するとともに、その表示される画像の上を使用者がタッチした位置（タッチ位置）を検出する機能を有する。このタッチパネル付き表示装置１０は、タッチ位置を検出するために必要な素子がアクティブマトリクス基板１に設けられた、いわゆるインセル型タッチパネル表示装置である。
【００３７】
また、タッチパネル付き表示装置１０は、液晶層３に含まれる液晶分子の駆動方式が横電界駆動方式である。横電界駆動方式を実現するため、電界を形成するための画素電極及び対向電極（共通電極）は、アクティブマトリクス基板１に形成されている。
【００３８】
図２は、アクティブマトリクス基板１に形成されている対向電極２１の配置の一例を示す模式図である。対向電極２１は、アクティブマトリクス基板１の液晶層３側の面に形成されている。図２に示すように、対向電極２１は矩形形状であり、アクティブマトリクス基板１上に、マトリクス状に複数配置されている。対向電極２１はそれぞれ、例えば１辺が数ｍｍの略正方形である。なお、この図では図示を省略するが、対向電極２１には、画素電極との間で横電界を生じさせるためのスリット（例えば数μｍ幅）が形成されている。
【００３９】
アクティブマトリクス基板１には、コントローラ２０が設けられている。コントローラ２０は、画像を表示するための画像表示制御を行うとともに、タッチ位置を検出するためのタッチ位置検出制御を行う。
【００４０】
コントローラ２０と、各対向電極２１との間は、Ｙ軸方向に延びる信号線２２によって接続されている。すなわち、対向電極２１の数と同じ数の信号線２２がアクティブマトリクス基板１上に形成されている。
【００４１】
対向電極２１は、画素電極と対になって、画像表示制御の際に用いられるとともに、タッチ位置検出制御の際にも用いられる。
【００４２】
対向電極２１は、隣接する対向電極２１等との間に寄生容量が形成されているが、人の指等が表示装置１０の表示画面に触れると、人の指等との間で容量が形成されるため、静
電容量が増加する。タッチ位置検出制御の際、コントローラ２０は、信号線２２を介して、タッチ位置を検出するためのタッチ駆動信号を対向電極２１に供給し、信号線２２を介してタッチ検出信号を受信する。これにより、対向電極２１の位置における静電容量の変化を検出して、タッチ位置を検出する。すなわち、信号線２２は、タッチ駆動信号及びタッチ検出信号の送受信用の線として機能する。
【００４３】
図３は、アクティブマトリクス基板１の一部の領域を拡大した模式図である。図３に示すように、複数の画素電極３１は、マトリクス状に配置されている。また、図３では省略しているが、表示制御素子（スイッチング素子）である、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が、画素電極３１と対応してマトリクス状に配置されている。なお、対向電極２１には、複数のスリット２１ａが設けられている。
【００４４】
画素電極３１の周りには、ゲート配線３２及びソース配線３３が設けられている。ゲート配線３２は、Ｘ軸方向に延びており、Ｙ軸方向に沿って所定の間隔で複数設けられている。ソース配線３３は、Ｙ軸方向に延びており、Ｘ軸方向に沿って所定の間隔で複数設けられている。すなわち、ゲート配線３２及びソース配線３３は格子状に形成されており、ゲート配線３２及びソース配線３３によって区画された領域に画素電極３１が設けられている。上記ＴＦＴのゲート電極はゲート配線３２に接続されており、ソース電極とドレイン電極の一方はソース配線３３と接続されており、他方は画素電極３１と接続されている。
【００４５】
対向基板２（図１参照）には、画素電極３１のそれぞれに対応するように、ＲＧＢの三色のカラーフィルタが設けられている。これにより、画素電極３１のそれぞれは、ＲＧＢのいずれか一色のサブ画素として機能する。
【００４６】
図３に示すように、Ｙ軸方向に延びている信号線２２は、アクティブマトリクス基板１の法線方向において、Ｙ軸方向に延びているソース配線３３と一部が重畳するように配置されている。具体的には、信号線２２は、ソース配線３３よりも上層に設けられており、平面視で信号線２２とソース配線３３は一部が重畳している。
【００４７】
なお、図３において、白丸３５は、対向電極２１と信号線２２とが接続されている箇所を示している。また、矩形３６は、対向電極２１と、後述の対向電極２１の下層に設けられた補助容量電極とが接続されている箇所を示している。
【００４８】
図４Ａは、ＴＦＴが配置され、信号線２２が対向電極２１と接続されている領域（以下、信号線接続領域）におけるアクティブマトリクス基板１の断面図である。また、図４Ｂは、ＴＦＴが配置されていない領域であって、信号線接続領域以外の領域におけるアクティブマトリクス基板１の断面図である。
【００４９】
図４Ａに示すように、ガラス基板４０の上にはＴＦＴ４２が設けられている。ＴＦＴ４２は、ゲート電極４２ａ、半導体膜４２ｂ、ソース電極４２ｃ、及びドレイン電極４２ｄを含む。
【００５０】
ＴＦＴ４２のゲート電極４２ａは、ガラス基板４０上に形成されている。ゲート電極４２ａは、例えばチタン（Ｔｉ）及び銅（Ｃｕ）の積層膜により形成されている。ゲート絶縁膜４３は、ゲート電極４２ａを覆うように形成されている。ゲート絶縁膜４３は、例えば窒化ケイ素（ＳｉＮｘ）や二酸化ケイ素（ＳｉＯ２）からなる。
【００５１】
ゲート絶縁膜４３の上には、半導体膜４２ｂが形成されている。半導体膜４２ｂは、例えば酸化物半導体膜であり、Ｉｎ、Ｇａ及びＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、半導体膜４２ｂは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。
【００５２】
ソース電極４２ｃ及びドレイン電極４２ｄは、半導体膜４２ｂの上に、互いに離間するように設けられている。ソース電極４２ｃ及びドレイン電極４２ｄは、例えばチタン（Ｔｉ）及び銅（Ｃｕ）の積層膜により形成されている。
【００５３】
無機絶縁膜４４は、ソース電極４２ｃ及びドレイン電極４２ｄを覆うように形成されている。無機絶縁膜４４は、例えば窒化ケイ素（ＳｉＮｘ）や二酸化ケイ素（ＳｉＯ２）等の無機材料からなる。
【００５４】
無機絶縁膜４４の上には、有機絶縁膜（平坦化膜）４５が形成されている。有機絶縁膜４５は、例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ）などのアクリル系有機樹脂材料などからなる。有機絶縁膜（平坦化膜）４５を形成することで、ＴＦＴが形成された部分の凹凸に起因する液晶分子の配向乱れを抑制でき、また、ゲート配線３２やソース配線３３と画素電極３１との寄生容量を低減できる。なお、有機絶縁膜４５は省略することもできる。
【００５５】
また、図４Ａ及び４Ｂに示すように、有機絶縁膜４５の上には、補助容量電極４８が形成されるとともに、導電膜４７と信号線２２とが積層されている。導電膜４７と補助容量電極４８は、透明電極であって、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ（Zinc Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＧＺＯ（Indium Gallium Zinc Oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）等の材料からなる。信号線２２の下に導電膜４７が配置されていることにより、信号線２２と有機絶縁膜４５との密着性が向上する。また、信号線２２を低抵抗化することができる。
【００５６】
信号線２２は、例えば銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、タングステン（Ｗ）のいずれか、またはこれらの混合物からなる。なお、信号線２２の材料としては、特に導電膜４７より比抵抗が小さい材料が好ましい。
【００５７】
また、有機絶縁膜４５の上には、第１の絶縁膜４６１（第１の絶縁層）が形成されている。第１の絶縁膜４６１は、信号線２２と補助容量電極４８とを覆うように形成されている。第１の絶縁膜４６１は、例えば窒化ケイ素（ＳｉＮｘ）や二酸化ケイ素（ＳｉＯ２）からなる。
【００５８】
第１の絶縁膜４６１の上には、補助容量電極４８と対向する位置であって、信号線２２と重ならない位置に画素電極３１が形成されている。画素電極３１は透明電極であって、例えばＩＴＯ、ＺｎＯ、ＩＺＯ、ＩＧＺＯ、ＩＴＺＯ等の材料からなる。
【００５９】
また、第１の絶縁膜４６１と画素電極３１の上には、第２の絶縁膜４６２（第２の絶縁層）が形成されている。第２の絶縁膜４６２は、例えば窒化ケイ素（ＳｉＮｘ）や二酸化ケイ素（ＳｉＯ２）からなる。信号線接続領域では、この図のように、第１の絶縁膜４６１と第２の絶縁膜４６２に開口部４６ａが設けられるが、信号線２２と対向電極２１とが接続されない部分には開口部４６ａは設けられていない。つまり、信号線２２が対向電極２１と接続されず、他の対向電極２１と重なる部分では、他の対向電極２１と信号線２２との間に２つの第１の絶縁膜４６１と第２の絶縁膜４６２とが設けられる。
【００６０】
第２の絶縁膜４６２の上には、対向電極２１が形成されている。対向電極２１は透明電極であって、例えばＩＴＯ、ＺｎＯ、ＩＺＯ、ＩＧＺＯ、ＩＴＺＯ等の材料からなる。図４Ａに示すように、対向電極２１は、信号線接続領域では、開口部４６ａにおいて、信号線２２と接触している。また、対向電極２１は、図３に示す矩形３６の位置において、補助容量電極４８と接触している。具体的には、図４Ｃに示すように、補助容量電極４８の上において、第１の絶縁膜４６１と第２の絶縁膜４６２を貫通する開口部４６ｂが設けられ、対向電極２１と補助容量電極４８は、開口部４６ｂにおいて接続されている。
【００６１】
画像表示制御の際、対向電極２１は、コントローラ２０（図２参照）の制御の下、信号線２２を介して一定の電圧が印加され、補助容量電極４８は、対向電極２１と同電位に制御される。また、タッチ位置検出制御の際、対向電極２１は、コントローラ２０の制御の下、信号線２２を介してタッチ駆動用信号電圧が印加され、補助容量電極４８は、対向電極２１と同電位に制御される。
【００６２】
図４Ａに戻り、無機絶縁膜４４及び有機絶縁膜４５には、開口部ＣＨが形成されている。画素電極３１は、開口部ＣＨを介して、ＴＦＴ４２のドレイン電極４２ｄと接触している。
【００６３】
次に、アクティブマトリクス基板１の製造方法について説明する。図５Ａ〜図５Ｎは、本実施形態におけるアクティブマトリクス基板１の製造工程を説明するための断面図である。図５Ａ〜図５Ｎの各図において、左側の領域Ａの断面図は、アクティブマトリクス基板１における信号線接続領域（図３の白丸３５）を含む領域の断面である。また、図５Ａ〜図５Ｎの各図において、右側の領域Ｂの断面図は、対向電極２１と補助容量電極４８との接続部分（図３の矩形３６）を含む画素領域の一部の断面である。
【００６４】
まず、ガラス基板４０上において、既知の方法によってＴＦＴ４２を形成する。この例では、ＴＦＴ４２のソース電極４２ｃとソース配線３３とが一体的に形成される。図５Ａでは、ガラス基板４０上に、既知の方法によってＴＦＴ４２とソース配線３３とを形成し、その上に無機絶縁膜４４及び有機絶縁膜４５を形成した状態を示している。
【００６５】
図５Ａに示す状態から、露出している表面に対して、窒素ガスまたは酸素ガスを用いたプラズマ処理を行う（図５Ｂ参照）。すなわち、無機絶縁膜４４、及び有機絶縁膜４５の露出している表面に対してプラズマ処理を行う。プラズマ処理を行うことにより、滑らかな表面に微細な凹凸を形成することができ（表面粗化）、後の工程で透明電極膜を成膜した際の密着性を向上させることができる。
【００６６】
続いて、有機絶縁膜４５の上に、透明電極膜８１を成膜する（図５Ｃ参照）。透明電極膜８１の膜厚は、例えば１０ｎｍ〜１００ｎｍである。そして、フォトリソグラフィ法とウェットエッチングを用いて透明電極膜８１をパターニングすることにより、互いに離間された導電膜４７と補助容量電極４８とを形成する（図５Ｄ参照）。補助容量電極４８のエッジの位置は、ＴＦＴ４２の駆動能力に応じて定められ、この例において、補助容量電極４８のエッジは、画素電極３１と略同じ位置となっている。
【００６７】
その後、補助容量電極４８の上に、金属膜８２を成膜する（図５Ｅ参照）。金属膜８２の膜厚は、例えば５０ｎｍ〜３００ｎｍである。
【００６８】
そして、フォトリソグラフィ法とウェットエッチングを用いて金属膜８２をパターニングすることにより、導電膜４７の上に信号線２２が形成される（図５Ｆ参照）。
【００６９】
次に、有機絶縁膜４５、補助容量電極４８、及び信号線２２を覆うように、第１の絶縁膜４６１を成膜する（図５Ｇ参照）。第１の絶縁膜４６１の膜厚は、例えば２００ｎｍ〜８００ｎｍである。
【００７０】
続いて、ＴＦＴ４２のドレイン電極４２ｄと重なる部分において、フォトリソグラフィ法とドライエッチングを用いて、第１の絶縁膜４６１と無機絶縁膜４４とをパターニングする。これにより、ドレイン電極４２ｄの表面の一部が露出し、画素電極３１とＴＦＴ４２のドレイン電極４２ｄとを接続するための開口部ＣＨが形成される（図５Ｈ参照）。
【００７１】
次に、第１の絶縁膜４６１を覆うように、透明電極膜８３を成膜する（図５Ｉ参照）。その後、フォトリソグラフィ法とウェットエッチングを用いて透明電極膜８３をパターニングする。これにより、開口部ＣＨにおいてドレイン電極４２ｄと接続された画素電極３１が形成される（図５Ｊ参照）。
【００７２】
続いて、画素電極３１及び第１の絶縁膜４６１を覆うように、第２の絶縁膜４６２を成膜する（図５Ｋ参照）。第２の絶縁膜４６２の膜厚は、例えば２００ｎｍ〜８００ｎｍである。なお、第１の絶縁膜４６１と第２の絶縁膜４６２の比誘電率が略同等である場合、第２の絶縁膜４６２の膜厚は、第１の絶縁膜４６１よりも小さくしてもよい。第２の絶縁膜４６２を成膜後、フォトリソグラフィ法とドライエッチングを用いて第１の絶縁膜４６１と第２の絶縁膜４６２とをパターニングする。これにより、領域Ａと領域Ｂにおける第１の絶縁膜４６１と第２の絶縁膜４６２とに開口部４６ａと開口部４６ｂが形成され、信号線２２と補助容量電極４８の表面の一部が露出する（図５Ｌ参照）。なお、開口部４６ａと開口部４６ｂは、必ずしもすべての画素に設けられてなくてもよい。開口部４６ａと開口部４６ｂは、各対向電極２１にそれぞれ少なくとも１つ設けられていればよいが、その数が多いほど、各対向電極２１の抵抗が小さくなり、タッチ位置の検出精度を向上させることができる。
【００７３】
次に、第２の絶縁膜４６２の上に、信号線２２と補助容量電極４８とに接触するように透明電極膜８４を成膜する（図５Ｍ参照）。そして、フォトリソグラフィ法とウェットエッチングを用いて透明電極膜８４をパターニングする。これにより、画素電極３１との間で横電界を生じさせるスリットが形成された対向電極２１が形成され、領域Ａ、領域Ｂにおいて信号線２２、補助容量電極４８のそれぞれと対向電極２１とが接続される（図５Ｎ参照）。
【００７４】
上述した第１実施形態では、画素電極３１は、第１の絶縁膜４６１と第２の絶縁膜４６２を介して補助容量電極４８と対向電極２１とに挟み込まれるため、対向電極２１だけが設けられる場合と比べ、画素容量を大きくすることができる。また、補助容量電極４８の幅は、画素電極３１の幅と略同等であり、導電膜４７と離間している。補助容量電極４８のエッジの位置は、ＴＦＴ４２の駆動能力に応じて定められる。なお、ＴＦＴ４２の駆動能力とは、ＴＦＴ４２がオン状態にあるときのソース電極４２ｃとドレイン電極４２ｄとの間の電流値の大きさのことであり、充電能力とも言う。補助容量電極４８と導電膜４７との間が離間していない場合、画素電極３１と補助容量電極４８との間の容量が必要以上に大きくなり、ＴＦＴ４２の駆動能力を上げなければならない。ＴＦＴ４２の駆動能力を上げる手段としては、ＴＦＴ４２のチャネル部の幅（ソース電極４２ｃやドレイン電極４２ｄの幅）を大きくしたり、ＴＦＴ４２をオン状態にするゲート電圧を大きくしたりすることが挙げられる。前者の場合は、ＴＦＴ４２のサイズが大きくなるため、画素部の開口率が低下するほか、ＴＦＴ４２のゲート電極４２ａとドレイン電極４２ｃとの間の寄生容量が大きくなるため、フリッカなどの表示不良が生じやすくなる。後者の場合は、消費電力が大きくなるほか、ＴＦＴ４２のオン状態とオフ状態の電圧差が大きくなるため、ＴＦＴ４２のゲート電極４２ａとドレイン電極４２ｃとの間の寄生容量に起因するフリッカが生じやすくなる。第１実施形態では、補助容量電極４８のエッジは、ＴＦＴ４２の駆動能力に応じて定められるため、ＴＦＴ４２の駆動能力に応じた画素容量とすることができる。
【００７５】
なお、第１実施形態では、補助容量電極４８のエッジは画素電極３１のエッジを略同じ位置である例を説明したが、以下のようにしてもよい。具体的には、図６Ａに示すように、補助容量電極４８は、画素電極３１とソース配線３３との間の電界を遮蔽するように、そのエッジが画素電極３１よりも信号線２２に近い位置となっている。このように構成することで、画素電極３１とソース配線３３との間に生じる寄生容量を小さくすることができる。その結果、画素に画像を書き込む際、画素電極３１とソース配線３３との容量結合による電圧の引き込みが小さくなり、シャドーイング等の表示不良を抑制することができる。
【００７６】
但し、このように構成する場合、補助容量電極４８が信号線２２に近づくため、補助容量電極４８と信号線２２との間の寄生容量が大きくなる。ある信号線２２と、その信号線２２が接続される対向電極２１とは異なる他の対向電極２１に対応して設けられた補助容量電極４８との間の寄生容量が大きいと、タッチ位置の検出精度が低下しやすい。そのため、補助容量電極４８の大きさは、画素容量を構成する各容量を考慮して設定される。
【００７７】
また、図６Ｂに示すように、補助容量電極４８の一部がゲート配線３２と重なるように、補助容量電極４８が構成されていてもよい。このように構成することで、画素電極３１とゲート配線３２との間に生じる電界が補助容量電極４８によって遮蔽される。その結果、画素電極３１とゲート配線３２との間の寄生容量が低減され、画素電極３１とゲート配線３２との間の容量結合による電圧の引き込みが小さくなり、ブロック分かれやフリッカ等の表示不良を抑制することができる。
【００７８】
［第２実施形態］
第１実施形態におけるアクティブマトリクス基板１において、対向電極２１は、図７に示すように、Ｘ軸方向とＹ軸方向に並べて配置される。すなわち、対向電極２１は、図３に示すゲート配線３２とソース配線３３の延伸方向に並べて配置される。図７において、対向電極２１が配置された行ごとの領域をセグメント２１Ａ〜２１Ｎとする。
【００７９】
対向電極２１はセグメント２１Ａ〜２１Ｎに分かれて配置されている。ある画素に信号を書き込む（ＴＦＴをオン状態にして画素容量に充電する）際に、Ｙ軸方向に隣接する画素から受ける影響が、セグメントの境界近傍とセグメントの中央部分とで異なり、液晶層３への印加電圧に差が生じる場合がある。以下、この現象について具体的に説明する。
【００８０】
例えば、各画素への充電不足を補うため、本来の充電（以下、本チャージ）期間の前に、予備充電（以下、プレチャージ）期間を設ける場合がある。
【００８１】
図８Ａの（ａ）〜（ｃ）は、カラム反転駆動を行う場合の各画素の充電状況を表す遷移図である。図８Ａ（ａ）〜（ｃ）における「＋」「−」「０」は画素の充電電圧（極性又は電圧値）を示している。また、この例では、図８Ａ（ａ）〜（ｃ）に示すように、図の上から下方向に各画素のゲート配線３２（図３参照）は走査され、各画素の本チャージ期間は、走査方向に隣接する画素のプレチャージ期間と重複する。また、ｎ＋１行目の画素と、ｎ＋２行目の画素の間は、対向電極２１のセグメントの境界である。つまり、ｎ行目とｎ＋１行目の画素には同じセグメントの対向電極２１が配置され、ｎ＋２行目とｎ＋３行目の画素にはこれとは異なるセグメントの対向電極２１が配置される。
【００８２】
また、図８Ｂは、図８Ａの（ａ）〜（ｃ）に示すｎ行目、ｎ＋１行目、ｎ＋２行目の画素の各充電時の電圧波形を示している。図８Ｂにおいて、Ｗｇで示す波形はゲート配線３２の電圧波形、Ｗｃで示す波形は理想的な対向電極２１の電圧波形を示している。また、Ｗｈで示す波形は、実際の対向電極２１の電圧波形であり、Ｗｐで示す波形は、画素の電圧波形を示している。
【００８３】
図８Ｂに示すように、ｎ行目の対向電極２１の電圧波形Ｗｈはｎ行目の画素のプレチャージの影響を受け、理想的な対向電極２１の電圧波形Ｗｃから乖離する。具体的には、一旦上昇して、再び理想的な対向電極２１の電圧波形Ｗｃに近づくように下降する。図８Ａ（ａ）に示すように、ｎ行目の画素の本チャージ期間とｎ＋１行目の画素のプレチャージ期間は重複するため、ｎ行目の画素の本チャージ期間ｔｂと同時に、ｎ＋１行目の画素のプレチャージ期間ｔａが開始される。ｎ行目の画素とｎ＋１行目の画素の対向電極２１は共通するため、ｎ行目の対向電極２１の電圧波形Ｗｈは、ｎ＋１行目の画素のプレチャージによる対向電極２１の電位の変動の影響を受けて再び上昇し、再び理想的な対向電極２１の電圧波形Ｗｃに近づくように下降する。本チャージ期間ｔｂが終了したときの液晶層３への印加電圧をＶｌｃとする。
【００８４】
ｎ＋１行目の対向電極２１の電圧波形Ｗｈは、ｎ＋１行目の画素のプレチャージの影響を受け、理想的な対向電極２１の電圧波形Ｗｃから乖離する。具体的には、一旦上昇して、再び理想的な対向電極２１の電圧波形Ｗｃに近づくように下降する。図８Ａ（ｂ）に示すように、ｎ＋１行目の画素の本チャージ期間とｎ＋２行目の画素のプレチャージ期間は重複するため、ｎ＋１行目の画素の本チャージ期間ｔｂと同時に、ｎ＋２行目の画素のプレチャージ期間ｔａが開始される。このとき、ｎ＋１行目の対向電極２１の電圧波形Ｗｈは、ｎ＋２行目の画素のプレチャージによる影響を受けない。ｎ＋１行目の画素の対向電極２１と、ｎ＋２行目の画素の対向電極２１は異なるセグメントに配置され、分離されている。そのため、ｎ＋１行目の画素の対向電極２１は、ｎ＋２行目の画素のプレチャージによって電位変動が生じない。つまり、上記のように、ｎ＋１行目のプレチャージ期間において、一旦上昇した対向電極２１の電圧波形Ｗｈは、再び理想的な対向電極２１の電圧波形Ｗｃに近づくように下降する。ｎ＋１行目の本チャージ期間は、対向電極２１の電圧波形Ｗｈが、理想的な対向電極２１の電圧波形Ｗｃに近づく期間に充当される。そのため、ｎ＋１行目の本チャージ期間ｔｂが終了したときの対向電極２１の電圧波形Ｗｈは、ｎ行目の本チャージ期間ｔｂが終了したときの対向電極２１の電圧Ｗｈと異なる場合がある。この場合、ｎ＋１行目の画素における本チャージ期間ｔｂが終了したときの液晶層３への印加電圧Ｖｌｃは、ｎ行目の画素の液晶層３への印加電圧Ｖｌｃより大きくなる。
【００８５】
同様にして、図８Ａの（ｃ）に示すように、ｎ＋２行目の画素の本チャージ期間とｎ＋３行目の画素のプレチャージ期間とは重複し、ｎ＋２行目の画素とｎ＋３行目の画素は共通の対向電極２１が配置されている。そのため、ｎ＋２行目の画素は、その本チャージ期間ｔｂにおいて、ｎ＋３行目の画素のプレチャージの影響を受ける。つまり、ｎ＋２行目の画素の対向電極２１の電圧波形Ｗｈは上昇し、ｎ行目の画素と同様、画素の液晶層３への印加電圧が低下する。従って、この例では、ｎ行目とｎ＋１行目の画素の間と、ｎ＋１行目とｎ＋２行目の画素の間に輝度差が生じる。
【００８６】
つまり、走査方向に隣接し、共通の対向電極２１が配置された画素において、先に本チャージされる一方の画素は、その本チャージの際に、他方の画素のプレチャージの影響を受け、液晶層３への印加電圧が低下する。一方、走査方向に隣接する画素であっても、互いに異なる対向電極２１が配置された画素の場合、先に本チャージされる一方の画素は、その本チャージの際、他方の画素のプレチャージの影響を受けない。その結果、セグメントの境界近傍の画素に輝度差が生じる。本実施形態では、第１実施形態よりも、セグメントの境界近傍における画素の輝度差を低減可能なアクティブマトリクス基板の構成について説明する。
【００８７】
第１実施形態では、画素ごとに補助容量電極４８と対向電極２１とが接続されていたが、本実施形態では、補助容量電極４８と対向電極２１とは電気的に接続されておらず、分離されている。また、対向電極２１のみが信号線２２と接続され、補助容量電極４８は、セグメント２１Ａ〜２１Ｎまで連続して配置されている。
【００８８】
補助容量電極４８は、信号線２２と接続されないが、コントローラ２０（図２参照）の制御の下、画像表示制御の際には、所定の電圧が印加され、画素電極３１との間で容量を形成する。また、タッチ位置検出制御の際は、補助容量電極４８は電気的にフロート状態に制御される。タッチ位置検出制御の際に補助容量電極４８がフロート状態となることで、画素電極３１と補助容量電極４８との間で電荷が保持される。
【００８９】
そのため、補助容量電極４８はタッチ位置検出の際に誤動作の原因にならず、補助容量電極４８と画素電極３１との間に保持される電荷によって、隣接するセグメント間で異なる対向電極２１の電圧の揺れ量によって生じる液晶層３への印加電圧の差を小さくすることができる。その結果、隣接するセグメントの境界近傍の画素の輝度差を低減することができる。
【００９０】
［第３実施形態］
上述した第１実施形態では、アクティブマトリクス基板１に信号線２２を設け、対向電極２１を画像表示制御とタッチ位置検出制御に用いるタッチパネル付き表示装置について説明した。本実施形態では、タッチパネルの機能を有していない液晶表示装置について説明する。
【００９１】
図９は、本実施形態における液晶表示装置に用いるアクティブマトリクス基板の断面図である。図９において、第１実施形態と同様の構成には、第１実施形態と同じ符号を付している。なお、図９では、ＴＦＴの図示を省略しているが、上述した第１実施形態と同様のＴＦＴ４２が画素ごとに設けられている。
【００９２】
図９に示すように、本実施形態におけるアクティブマトリクス基板１Ａは、導電膜４７の上に、タッチ駆動用信号を供給する信号線２２が形成されていない。また、導電膜４７は、導電膜４７の一部が画素電極３１と重なるように、ソース配線３３よりも広い幅を有し、補助容量電極４８と離間して配置されている。つまり、導電膜４７は、画素電極３１とソース配線３３との間を遮蔽するように配置されている。このように構成することにより、画素電極３１とソース配線３３との間の寄生容量が低減され、シャドーイング等の表示不良を抑制することができる。
【００９３】
また、補助容量電極４８は導電膜４７と離間し、画素電極３１の幅よりも小さいため、画素電極３１と補助容量電極４８との間の容量が必要以上に大きくならず、ＴＦＴ４２の駆動能力に応じた画素容量とすることができる。なお、補助容量電極４８と導電膜４７との間の距離は、例えば３μｍであるが、ＴＦＴ４２の駆動能力を考慮して適宜設定される。
【００９４】
以上、本発明に係るタッチパネル付き表示装置の一例について説明したが、本発明に係るタッチパネル付き表示装置は、上述した実施形態の構成に限定されず、様々な変形構成とすることができる。以下、その変形例について説明する。
【００９５】
［変形例１］
上述した実施形態及び変形例において、ＴＦＴ４２のソース電極４２ｃとドレイン電極４２ｄとの間にエッチストッパ層が設けられていてもよい。この構成により、ソース電極４２ｃやドレイン電極４２ｄを形成する際のエッチングによって、半導体膜４２ｂがダメージを受けることを防止できる。
【００９６】
［変形例２］
また、上述した実施形態及び変形例では、ボトムゲート型のＴＦＴを例に説明したが、トップゲート型でもよい。また、半導体膜４２ｂは酸化物半導体膜に限らず、アモルファスシリコン膜であってもよい。
【図１】
2017213173.tif 000003
【図２】
2017213173.tif 000004
【図３】
2017213173.tif 000005
【図４Ａ】
2017213173.tif 000006
【図４Ｂ】
2017213173.tif 000007
【図４Ｃ】
2017213173.tif 000008
【図５Ａ】
2017213173.tif 000009
【図５Ｂ】
2017213173.tif 000010
【図５Ｃ】
2017213173.tif 000011
【図５Ｄ】
2017213173.tif 000012
【図５Ｅ】
2017213173.tif 000013
【図５Ｆ】
2017213173.tif 000014
【図５Ｇ】
2017213173.tif 000015
【図５Ｈ】
2017213173.tif 000016
【図５Ｉ】
2017213173.tif 000017
【図５Ｊ】
2017213173.tif 000018
【図５Ｋ】
2017213173.tif 000019
【図５Ｌ】
2017213173.tif 000020
【図５Ｍ】
2017213173.tif 000021
【図５Ｎ】
2017213173.tif 000022
【図６Ａ】
2017213173.tif 000023
【図６Ｂ】
2017213173.tif 000024
【図７】
2017213173.tif 000025
【図８Ａ】
2017213173.tif 000026
【図８Ｂ】
2017213173.tif 000027
【図９】
2017213173.tif 000028
【国際調査報告】
2017213173.tif 000029
2017213173.tif 000030
2017213173.tif 000031