(57)【要約】  光電変換装置（１）は、半導体基板（１０１）の一方の面に接するように形成されたｉ型非晶質半導体層（１０２ｉ）と、ｉ型非晶質半導体層（１０２ｉ）の上に離間して配置されたｐ型非晶質半導体層（１０２ｐ）と、ｉ非晶質半導体層（１０２ｉ）の上に離間して配置され、かつ半導体基板（１０１）の面内方向においてｐ型非晶質半導体層（１０２ｐ）に隣接して形成されたｎ型非晶質半導体層（１０２ｎ）とを備える。さらに、光電変換装置（１）は、隣接するｐ型非晶質半導体層（１０２ｐ）の間、及び隣接するｎ型非晶質半導体層（１０２ｎ）の間においてｉ型非晶質半導体層（１０２）に接するように形成された保護層として電極（１０３）を備える。
2016185752.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一方の面に接するように形成された真性非晶質半導体層と、
前記真性非晶質半導体層の上に離間して配置された第１導電型を有する第１非晶質半導体層と、
前記真性非晶質半導体層の上に離間して配置され、かつ前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１導電型と反対の第２導電型を有する第２非晶質半導体層と、
隣接する前記第１非晶質半導体層の間、及び隣接する前記第２非晶質半導体層の間において前記真性非晶質半導体層に接するように形成された保護層と、
を備える光電変換装置。
【請求項２】
請求項１に記載の光電変換装置において、
前記保護層は、絶縁膜を含む、光電変換装置。
【請求項３】
請求項１又は２に記載の光電変換装置において、
前記保護層は、前記第１非晶質半導体層と前記第２非晶質半導体層のそれぞれに更に接する電極を含む、光電変換装置。
【請求項４】
請求項２に記載の光電変換装置において、
前記絶縁膜は、さらに、隣接する前記第１非晶質半導体層と前記第２非晶質半導体層との間において前記真性非晶質半導体層と接するように形成されている、光電変換装置。
【請求項５】
請求項４に記載の光電変換装置において、
前記絶縁膜は、前記電極の端部近傍と重なるように形成されている、光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関する。
【背景技術】
【０００２】
特開２０１０−２８３４０６号公報には、裏面電極型太陽電池が開示されている。この裏面電極型太陽電池は、単結晶シリコン基板の裏面に、アモルファスシリコン層を形成し、その上に、ｎ型非晶質半導体層とｐ型非晶質半導体層が交互に形成されている。そして、ｎ型非晶質半導体層とｐ型非晶質半導体層の上にはそれぞれ電極が形成されている。この裏面電極型太陽電池において、ｎ型非晶質半導体層は、離間して配置された２つの島状ｎ型非晶質半導体層からなり、ｐ型非晶質半導体層は一つながりの半導体層からなる。
【発明の概要】
【０００３】
特開２０１０−２８３４０６号公報の場合、隣接する島状ｎ型非晶質半導体層の間や、ｎ型非晶質半導体層とｐ型非晶質半導体層の間の領域は、アモルファスシリコン層が最表面となる。そのため、アモルファスシリコン層に外部から水分や有機物などが入り込みやすくなり、パッシベーション性が低下し、光電変換装置の劣化を招く。
【０００４】
本発明の目的は、光電変換装置の劣化を抑制することができる技術を提供することを目的とする。
【０００５】
本発明に係る光電変換装置は、半導体基板と、前記半導体基板の一方の面に接するように形成された真性非晶質半導体層と、前記真性非晶質半導体層の上に離間して配置された第１導電型を有する第１非晶質半導体層と、前記真性非晶質半導体層の上に離間して配置され、かつ前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１導電型と反対の第２導電型を有する第２非晶質半導体層と、隣接する前記第１非晶質半導体層の間、及び隣接する前記第２非晶質半導体層の間において前記真性非晶質半導体層に接するように形成された保護層と、を備える。
本発明によれば、光電変換装置の劣化を抑制することができる。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係る光電変換装置の平面を表す模式図である。
【図２Ａ】図２Ａは、図１に示す光電変換装置のＡ−Ａ断面を示す模式図である。
【図２Ｂ】図２Ｂは、図１に示す光電変換装置のＢ−Ｂ断面を示す模式図である。
【図３Ａ】図３Ａは、ｐ型非晶質半導体層の断面構造を例示した模式図である。
【図３Ｂ】図３Ｂは、ｐ型非晶質半導体層の他の断面構造を例示した模式図である。
【図３Ｃ】図３Ｃは、ｐ型非晶質半導体層の他の断面構造を例示した模式図である。
【図３Ｄ】図３Ｄの（ａ）は、ｉ型非晶質半導体層とシリコン基板の表面との界面から非晶質半導体層の表面までの膜厚を測定した結果を表す模式図である。図３Ｄの（ｂ）は、図３Ｄの（ａ）に示す膜厚をプロットし直した結果を表す模式図である。
【図４】図４は、第１実施形態における配線シートの平面を表す模式図である。
【図５Ａ】図５Ａは、図１に示す光電変換装置の製造工程を説明する図であって、シリコン基板にテクスチャが形成された状態の断面図である。
【図５Ｂ】図５Ｂは、図５Ａに示すシリコン基板の受光面に反射防止膜が形成された状態を示す断面図である。
【図５Ｃ】図５Ｃは、図５Ｂに示すシリコン基板の裏面にｉ型非晶質半導体層とｐ型非晶質半導体層とが形成された状態の断面図である。
【図５Ｄ】図５Ｄは、図５Ｃに示すシリコン基板の裏面にｎ型非晶質半導体層が形成された状態の断面図である。
【図５Ｅ】図５Ｅは、図５Ｄに示すｐ型非晶質半導体層及びｎ型非晶質半導体層の上に電極が形成された状態の断面図である。
【図５Ｆ】図５Ｆは、図５Ｅに示すシリコン基板の裏面に絶縁層が形成された状態の断面図である。
【図６】図６は、図５Ｃの工程においてｐ型非晶質半導体層を形成する際に用いるメタルマスクの平面を表す模式図である。
【図７】図７は、図５Ｃの工程においてｎ型非晶質半導体層を形成する際に用いるメタルマスクの平面を表す模式図である。
【図８】図８は、図５Ｄの工程において電極を形成する際に用いるメタルマスクの平面を表す模式図である。
【図９Ａ】図９Ａは、図５Ｅの工程において絶縁層を形成する際に用いるメタルマスクの平面を表す模式図である。
【図９Ｂ】図９Ｂは、図５Ｅの工程において絶縁層を形成する際に用いるメタルマスクの平面を表す模式図である。
【図１０】図１０は、図９Ａ及び図９Ｂのメタルマスクを用いてシリコン基板の裏面に絶縁層が形成された状態を表す模式図である。
【図１１】図１１は、第１実施形態の光電変換装置と比較例の劣化率を示す図である。
【図１２】図１２は、第１実施形態の変形例１に係る光電変換装置の平面を表す模式図である。
【図１３】図１３は、第１実施形態の変形例２に係る光電変換装置の平面を表す模式図である。
【図１４Ａ】図１４Ａは、図１３に示す光電変換装置のＡ−Ａ断面を示す模式図である。
【図１４Ｂ】図１４Ｂは、図１３に示す光電変換装置のＢ−Ｂ断面を示す模式図である。
【図１５】図１５の（ａ）は、第１実施形態の変形例３において絶縁層を形成する際に用いるメタルマスクの平面を表す模式図である。図１５の（ｂ）は、図１５の（ａ）に示すメタルマスクの断面を表す模式図である。
【図１６】図１６は、第２実施形態に係る光電変換装置の平面を表す模式図である。
【図１７Ａ】図１７Ａは、図１６に示す光電変換装置のＣ−Ｃ断面を示す模式図である。
【図１７Ｂ】図１７Ｂは、図１６に示す光電変換装置のＤ−Ｄ断面を示す模式図である。
【図１８】図１８は、第２実施形態において絶縁層を形成する際に用いるメタルマスクの平面を表す模式図である。
【図１９】図１９は、第３実施形態に係る光電変換装置の平面を表す模式図である。
【図２０Ａ】図２０Ａは、図１９に示す光電変換装置のＥ−Ｅ断面を示す模式図である。
【図２０Ｂ】図２０Ｂは、図１９に示す光電変換装置のＦ−Ｆ断面を示す模式図である。
【図２１】図２１は、図１９に示す電極を形成する際に用いるメタルマスクの平面を表す模式図である。
【図２２】図２２は、第４実施形態に係る光電変換装置の平面を表す模式図である。
【図２３Ａ】図２３Ａは、図２２に示す光電変換装置のＧ−Ｇ断面を示す模式図である。
【図２３Ｂ】図２３Ｂは、図２２に示す光電変換装置のＨ−Ｈ断面を示す模式図である。
【図２４】図２４は、図２２に示す電極を形成する際に用いるメタルマスクの平面を表す模式図である。
【図２５】図２５は、第５実施形態に係る光電変換装置の平面を表す模式図である。
【図２６Ａ】図２６Ａは、図２５に示す光電変換装置のＩ−Ｉ断面を示す模式図である。
【図２６Ｂ】図２６Ｂは、図２５に示す光電変換装置のＪ−Ｊ断面を示す模式図である。
【図２７Ａ】図２７Ａは、第５実施形態においてｉ型非晶質半導体層の上にｎ型非晶質半導体層が形成され、ｎ型非晶質半導体層の上にｎ型電極が形成された状態を示す断面図である。
【図２７Ｂ】図２７Ｂは、図２７Ａに示すｎ型電極とｎ型非晶質半導体層を覆う絶縁層が形成された状態を示す断面図である。
【図２７Ｃ】図２７Ｃは、図２７Ｂに示すｉ型非晶質半導体層の上にｐ型非晶質半導体層が形成され、ｐ型非晶質半導体層の上にｐ型電極が形成された状態を示す断面図である。
【図２７Ｄ】図２７Ｄは、図２７Ｃに示すｉ型非晶質半導体層の上に絶縁層が形成された状態を示す断面図である。
【図２８Ａ】図２８Ａは、図２７Ａの工程においてｎ電極を形成する際に用いるメタルマスクの平面を表す模式図である。
【図２８Ｂ】図２８Ｂは、図２７Ａの工程において絶縁層を形成する際に用いるメタルマスクの平面を表す模式図である。
【図２８Ｃ】図２８Ｃは、図２７Ｃの工程においてｐ型非晶質半導体層を形成する際に用いるメタルマスクの平面を表す模式図である。
【図２８Ｄ】図２８Ｄは、図２７Ｃの工程においてｐ電極を形成する際に用いるメタルマスクの平面を表す模式図である。
【図２９】図２９は、第６実施形態に係る光電変換モジュールの構成を示す概略図である。
【図３０Ａ】図３０Ａは、第６実施形態による光電変換装置を備える太陽光発電システムの構成を示す概略図である。
【図３０Ｂ】図３０Ｂは、図３０Ａに示す太陽光発電システムの他の構成例を示す概略図である。
【図３１】図３１は、図３０Ａに示す光電変換モジュールアレイの構成を示す概略図である。
【図３２Ａ】図３２Ａは、第７実施形態による光電変換装置を備える太陽光発電システムの構成を示す概略図である。
【図３２Ｂ】図３２Ｂは、図３２Ａに示す太陽光発電システムの他の構成例を示す概略図である。
【図３３】図３３は、変形例（４）における光電変換装置の断面を表す模式図である。
【発明を実施するための形態】
【０００７】
本発明の一実施形態に係る光電変換装置は、半導体基板と、前記半導体基板の一方の面に接するように形成された真性非晶質半導体層と、前記真性非晶質半導体層の上に離間して配置された第１導電型を有する第１非晶質半導体層と、前記真性非晶質半導体層の上に離間して配置され、かつ前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１導電型と反対の第２導電型を有する第２非晶質半導体層と、隣接する前記第１非晶質半導体層の間、及び隣接する前記第２非晶質半導体層の間において前記真性非晶質半導体層に接するように形成された保護層と、を備える（第１の構成）。
【０００８】
第１の構成によれば、半導体基板の一方の面に形成された真性非晶質半導体層上において、離間して配置された第１非晶質半導体層の間と、離間して配置された第２非晶質半導体層の間は保護層によって覆われる。そのため、離間して配置された第１非晶質半導体層の間と、離間して配置された第２非晶質半導体層の間における真性非晶質半導体層に、外部から水分や有機物等が入り混みにくく、光電変換装置の劣化を抑制することができる。
【０００９】
第２の構成に係る光電変換装置は、第１の構成において、前記保護層は、絶縁膜を含むこととしてもよい。
【００１０】
第２の構成によれば、離間して配置された第１非晶質半導体層の間と、離間して配置された第２非晶質半導体層の間における真性非晶質半導体層に、外部から水分や有機物等が混入することを抑制することができる。
【００１１】
また、第３の構成に係る光電変換装置は、第１又は第２の構成において、前記保護層は、前記第１非晶質半導体層と前記第２非晶質半導体層のそれぞれに更に接する電極を含むこととしてもよい。
【００１２】
第３の構成によれば、離間して配置された第１非晶質半導体層の間と、離間して配置された第２非晶質半導体層の間における真性非晶質半導体層に、外部から水分や有機物等が混入することを抑制することができる。
【００１３】
また、第４の構成に係る光電変換装置は、第２の構成において、前記絶縁膜は、さらに、隣接する前記第１非晶質半導体層と前記第２非晶質半導体層との間において前記真性非晶質半導体層と接するように形成されていることとしてもよい。
【００１４】
第４の構成によれば、隣接する第１非晶質半導体層と第２非晶質半導体層との間における真性非晶質半導体層は絶縁膜によって覆われる。そのため、第１非晶質半導体層と第２非晶質半導体層との間の短絡を防止するとともに、外部からの水分や有機物等の混入を抑制することができる。
【００１５】
また、第５の構成に係る光電変換装置は、第４の構成において、前記絶縁膜は、前記電極の端部近傍と重なるように形成されていることとしてもよい。
【００１６】
第５の構成によれば、電極の端部近傍に絶縁膜が重なる。そのため、絶縁膜によって電極と、第１非晶質半導体層及び第２非晶質半導体層との密着性が向上する。その結果、半導体基板に応力が生じても半導体基板から電極を剥がれにくくすることができる。
【００１７】
第６の構成に係る光電変換装置は、第１から第５のいずれかの構成において、前記第１非晶質半導体層と前記第２非晶質半導体層のそれぞれは、略矩形形状を有し、隣接する前記第１非晶質半導体層と前記第２非晶質半導体層のそれぞれの短辺の位置は、前記第１非晶質半導体層及び前記第２非晶質半導体層の長辺方向において互いにずれていることとしてもよい。
【００１８】
第６の構成によれば、隣接する第１非晶質半導体層と第２非晶質半導体層のそれぞれの短辺の位置が揃っている場合と比べてキャリアの収集効率を向上させることができる。
【００１９】
また、第７の構成に係る光電変換装置は、第１から第６のいずれかの構成における前記半導体基板上に成膜された一の薄膜において、膜厚が最大である点を第１の点とし、当該一の薄膜の面内方向において当該薄膜の膜厚の減少率が第１の減少率から前記第１の減少率よりも大きい第２の減少率に変化する点、または当該一の薄膜の面内方向において当該一の薄膜の膜厚の変化率の符号が負から正に変化する点を第２の点とし、当該一の薄膜の面内方向において前記第１の点から前記第２の点までの領域を膜厚減少領域と定義したとき、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方は、前記膜厚減少領域を有することとしてもよい。
【００２０】
第７の構成によれば、第１非晶質半導体層と第２非晶質半導体層の少なくとも一方の半導体層において、膜厚減少領域を有する。膜厚減少領域の膜厚は、当該半導体層の第１の点における膜厚よりも薄い。そのため、膜厚が均一な非晶質半導体層を設ける場合と比べ、膜厚減少領域を有する半導体層における直列抵抗成分を低減させることができる。
【００２１】
また、第８の構成に係る光電変換装置は、第７の構成において、前記絶縁膜は、前記膜厚減少領域を有することとしてもよい。
【００２２】
第８の構成によれば、絶縁膜の応力は絶縁膜の膜厚の増大と共に大きくなるため、膜厚減少領域を有することで絶縁膜の応力を低減することができる。その結果、絶縁膜の応力による半導体基板の反りを低減することができる。
【００２３】
また、第９の構成に係る光電変換装置は、第１から第８のいずれかの構成において、前記真性非晶質半導体層の膜厚は１０ｎｍ以下であることとしてもよい。
【００２４】
第９の構成によれば、光電変換装置の劣化を抑制しつつ、直列抵抗成分を低減することができる。
【００２５】
以下、図面を参照し、本発明の光電変換装置の実施の形態を詳しく説明する。本明細書において、光電変換装置は、光電変換素子、光電変換素子を用いた光電変換モジュール、光電変換モジュールを備えた太陽電池発電システム、を含む。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
【００２６】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る光電変換装置の平面を示す模式図である。また、図２Ａは、図１に示す光電変換装置１のＡ−Ａ断面を示す模式図である。また、図２Ｂは、図１に示す光電変換装置１のＢ−Ｂ断面を示す模式図である。
【００２７】
図１、図２Ａ及び図２Ｂに示すように、光電変換装置１は、シリコン基板１０１、ｉ型非晶質シリコン層１０２ｉ、ｎ型非晶質半導体層１０２ｎ、ｐ型非晶質半導体層１０２ｐ、電極１０３、反射防止膜１０４、及び絶縁層１０５を備える。
【００２８】
シリコン基板１０１は、例えば、ｎ型の単結晶シリコン基板である。シリコン基板１０１の厚さは、例えば、１００〜１５０μｍである。
【００２９】
図２Ａ及び図２Ｂに示すように、シリコン基板１０１の一方（Ｚ軸負方向側）の面を覆うように反射防止膜１０４が形成されている。反射防止膜１０４は、例えば、厚さ２０ｎｍ程度の酸化シリコン膜と、厚さ６０ｎｍ程度の窒化シリコン膜をこの順に積層したものである。反射防止膜１０４は、シリコン基板１０１の表面反射率を低下させ、短絡電流を増加させる。以下の説明において、反射防止膜１０４が形成された面を受光面と称し、他方（Ｚ軸正方向側）の面を裏面と称する。
【００３０】
また、シリコン基板１０１の裏面には，ｉ型非晶質半導体層１０２ｉが形成されている。ｉ型非晶質半導体層１０２ｉは、実質的に真性で、水素を含有する非晶質半導体の膜である。ｉ型非晶質半導体層１０２ｉは、例えば、ｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイド、ｉ型非晶質シリコンカーボンオキサイド等からなる。ｉ型非晶質半導体層１０２ｉの厚さは、例えば、１０ｎｍ以下である。ｉ型非晶質半導体層１０２ｉの膜厚が１０ｎｍよりも薄くなるとパッシベーション性は低下するが、ｉ型非晶質半導体層１０２ｉの膜厚を厚くすると直列抵抗成分が高くなる。そのため、パッシベーション性及び直列抵抗成分を考慮すると、ｉ型非晶質半導体層１０２ｉの膜厚は１０ｎｍ以下が望ましい。
【００３１】
図２Ａ及び図２Ｂに示すように、ｉ型非晶質半導体層１０２ｉの上に、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎが形成されている。
【００３２】
図１に示すように、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは、略長方形の形状を有する。図１及び図２Ｂに示すように、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは、シリコン基板１０１上において、Ｙ軸方向に交互に配置されている。
【００３３】
図１に示すように、シリコン基板１０１上において、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎはそれぞれ、Ｘ軸方向に離間して配置されている。つまり、シリコン基板１０１の裏面におけるＸ軸方向に、複数のｐ型非晶質半導体層１０２ｐが配列されるとともに、複数のｎ型非晶質半導体層１０２ｎが配列されている。
【００３４】
また、この例では、図１に示すように、シリコン基板１０１のＹ軸に平行なエッジ近傍に配置されたｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは、ｐ型非晶質半導体層１０２ｐよりもｎ型非晶質半導体層１０２ｎの端部の位置がシリコン基板１０１の内側となるように配置されている。また、図１に示すように、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間の位置と、隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間の位置とがずれている。この例において、隣接するｎ型非晶質半導体層１０２ｎの間と、隣接するｐ型非晶質半導体層１０２ｐの間はそれぞれ約２ｍｍ以下であり、シリコン基板１０１で発生するキャリア（電子及び正孔）の拡散長（例えば約２ｍｍ）よりも距離が短い。よって、このように構成することにより、キャリアの再結合が抑制され、キャリアの収集効率を向上させることができる。
【００３５】
ｎ型非晶質半導体層１０２ｎは、水素を含有するｎ型の非晶質半導体層である。ｎ型非晶質半導体層１０２ｎは、例えばリン（Ｐ）を不純物として含有する、ｎ型非晶質シリコン、ｎ型非晶質シリコンゲルマニウム、ｎ型非晶質ゲルマニウム、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイド、ｎ型非晶質シリコンオキシナイトライド、ｎ型非晶質シリコンカーボンオキサイド等であってもよい。ｎ型非晶質半導体層１０２ｎの厚さは、例えば、５〜２０ｎｍである。
【００３６】
ｐ型非晶質半導体層１０２ｐは、水素を含有するｐ型の非晶質半導体層である。ｐ型非晶質半導体層１０２ｐは、例えばボロン（Ｂ）を不純物として含有する、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、ｐ型非晶質シリコンカーボンオキサイド等であってもよい。ｐ型非晶質半導体層１０２ｐの厚さは、例えば、５〜２０ｎｍである。
【００３７】
なお、本明細書において、非晶質半導体には、微結晶相が含まれても良いものとする。微結晶相は、平均粒子径が１〜５０ｎｍである結晶を含む。
【００３８】
そして、図１、図２Ａ及び図２Ｂに示すように、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎのそれぞれの上には電極１０３が形成されている。図１に示すように、電極１０３は、略長方形の形状を有し、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの長手方向（Ｘ軸方向）に沿って一つながりに形成されている。すなわち、離間して配置されたｐ型非晶質半導体層１０２ｐの間と、離間して配置されたｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉに接して、保護層の一例として電極１０３が形成される。
【００３９】
以下、ｐ型非晶質半導体層１０２ｐの上に形成された電極１０３と、ｎ型非晶質半導体層１０２ｎの上に形成された電極１０３とを区別するときは、ｐ型電極１０３ｐ及びｎ型電極１０３ｎと表す。
【００４０】
図２Ｂに示すように、ｎ型電極１０３ｎとｐ型電極１０３ｐは、距離Ｌを隔てて形成されている。ｎ型電極１０３ｎ、ｐ型電極１０３ｐは、例えば、Ａｇ（銀）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｓｎ（錫）、Ｐｔ（プラチナ）、Ａｕ（金）、Ｔｉ（チタン）等の金属、ＩＴＯ等の酸化物導電体膜、又はこれらの金属の合金、又はこれら金属の積層膜で構成されている。ｎ型電極１０３ｎ及びｐ型電極１０３ｐは、導電率の高い金属を用いることが好ましい。ｎ型電極１０３ｎ及びｐ型電極１０３ｐの厚さは、例えば５０ｎｍ〜１μｍ程度である。
【００４１】
本実施形態において、例えば、ｐ型非晶質半導体層１０２ｐは、図３Ａに示す断面構造を有していてもよい。以下、この断面構造について具体的に説明する。図３Ａに示すように、ｐ型非晶質半導体層１０２ｐは、ｐ型非晶質半導体層１０２ｐの面内方向（幅方向）において、フラット領域ＦＴと、膜厚減少領域ＴＤとを有する。フラット領域ＦＴは、ｐ型非晶質半導体層１０２ｐのうち、最も厚い膜厚を有し、かつ、膜厚がほぼ一定である部分からなる。
【００４２】
フラット領域ＦＴの両端の点をＡ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＢ点としたとき、膜厚減少領域ＴＤは、ｐ型非晶質半導体層１０２ｐの面内方向においてＡ点からＢ点までの領域である。
【００４３】
そして、膜厚減少領域ＴＤは、ｐ型非晶質半導体層１０２ｐの面内方向においてフラット領域ＦＴの両側に配置される。
【００４４】
ｐ型非晶質半導体層１０２ｐが膜厚減少領域ＴＤを有するのは、メタルマスクを用い、プラズマＣＶＤ法によってｐ型非晶質半導体層１０２ｐを形成するからである。膜厚減少領域ＴＤは、フラット領域ＦＴよりも薄い膜厚を有するので、膜厚減少領域ＴＤのドーパント濃度は、フラット領域ＦＴのドーパント濃度よりも高い。
【００４５】
そして、電極１０３ｐは、ｐ型非晶質半導体層１０２ｐのフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。
【００４６】
なお、図３Ａでは、ｐ型非晶質半導体層１０２ｐを例示しているが、本発明の実施形態において、ｐ型非晶質半導体層１０２ｐおよびｎ型非晶質半導体層１０２ｎの少なくとも一方が膜厚減少領域を有していればよい。ｎ型非晶質半導体層１０２ｎが図３Ａと同様の構造を有する場合、ｎ型電極１０３ｎは、ｎ型非晶質半導体層１０２ｎのフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。
【００４７】
その結果、キャリア（電子）がｐ型非晶質半導体層１０２ｐを介してｐ型電極１０３ｐへ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｐ型非晶質半導体層１０２ｐが形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｎ型非晶質半導体層１０２ｎを介してｎ型電極１０３ｎへ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｎ型非晶質半導体層１０２ｎが形成される場合に比べ低抵抗になる。従って、光電変換装置１の変換効率を向上できる。
【００４８】
なお、ｐ型電極１０３ｐは、ｐ型非晶質半導体層１０２ｐの膜厚減少領域ＴＤの全体に接していてもよく、ｎ型電極１０３ｎは、ｎ型非晶質半導体層１０２ｎの膜厚減少領域ＴＤの全体に接していてもよい。
【００４９】
また、ｐ型非晶質半導体層１０２ｐは、図３Ａに示す断面構造に代えて、例えば、図３Ｂに示す断面構造を有していてもよい。図３Ｂを参照して、光電変換装置１は、ｐ型非晶質半導体層１０２ｐに代えて、ｐ型非晶質半導体層１０２１ｐを備え、ｐ型電極１０３ｐに代えてｐ型電極１０３１ｐを備えていてもよい。
【００５０】
ｐ型非晶質半導体層１０２１ｐにおいて、膜厚が最大である点をＣ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＤ点とする。この場合、膜厚減少領域ＴＤは、ｐ型非晶質半導体層１０２１ｐの面内方向においてＣ点からＤ点までの領域である。
【００５１】
そして、ｐ型非晶質半導体層１０２１ｐは、ｐ型非晶質半導体層１０２１ｐの面内方向において２つの膜厚減少領域ＴＤを有する。２つの膜厚減少領域ＴＤは、ｐ型非晶質半導体層１０２１ｐの面内方向において相互に接して配置される。
【００５２】
ｐ型電極１０３１ｐは、２つの膜厚減少領域ＴＤのうち、一方の膜厚減少領域ＴＤの一部と他方の膜厚減少領域ＴＤの一部とに接して配置される。
【００５３】
また、光電変換装置１は、ｎ型非晶質半導体層１０２ｎに代えて、図３Ｂに示すｐ型非晶質半導体層１０２１ｐと同じ構造からなるｎ型非晶質半導体層を備えていてもよい。
【００５４】
このように構成することにより、キャリア（電子）がｐ型非晶質半導体層１０２１ｐを介してｐ型電極１０３１ｐへ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｐ型非晶質半導体層１０２１ｐと同じ構造を有するｎ型非晶質半導体層を介してｎ型電極へ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換装置１の変換効率を向上できる。
【００５５】
なお、ｐ型電極１０３１ｐは、ｐ型非晶質半導体層１０２１ｐと、ｐ型非晶質半導体層１０２１ｐと同じ構造を有するｎ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤの全体に接して配置されていてもよい。
【００５６】
また、ｐ型非晶質半導体層１０２ｐは、図３Ａに示す断面構造に代えて、例えば、図３Ｃに示す断面構造を有していてもよい。図３Ｃを参照して、光電変換装置１は、ｐ型非晶質半導体層１０２ｐに代えてｐ型非晶質半導体層１０２２ｐを備え、ｐ型電極１０３ｐに代えて、ｐ型電極１０３２ｐを備えていてもよい。
【００５７】
ｐ型非晶質半導体層１０２２ｐにおいて、膜厚が最大である点をＥ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＦ点とし、膜厚の変化率の符号が負から正に変化する点をＧ点とする。この場合、膜厚減少領域ＴＤ１は、ｐ型非晶質半導体層１０２２ｐの面内方向においてＥ点からＦ点までの領域であり、膜厚減少領域ＴＤ２は、ｐ型非晶質半導体層１０２２ｐの面内方向においてＥ点からＧ点までの領域である。
【００５８】
よって、ｐ型非晶質半導体層１０２２ｐは、ｐ型非晶質半導体層１０２２ｐの面内方向において２つの膜厚減少領域ＴＤ１と２つの膜厚減少領域ＴＤ２とを有する。
【００５９】
２つの膜厚減少領域ＴＤ２は、ｐ型非晶質半導体層１０２２ｐの面内方向における膜厚分布がＧ点を通る線に対して対称になるように配置される。２つの膜厚減少領域ＴＤ１は、ｐ型非晶質半導体層１０２２ｐの面内方向において２つの膜厚減少領域ＴＤ２の両側に配置される。
【００６０】
ｐ型電極１０３２ｐは、２つの膜厚減少領域ＴＤ２の全体と、一方の膜厚減少領域ＴＤ１の一部と、他方の膜厚減少領域ＴＤ１の一部とに接して配置される。
【００６１】
また、光電変換装置１は、ｎ型非晶質半導体層１０２ｎに代えて、図３Ｃに示すｐ型非晶質半導体層１０２２ｐと同じ構造からなるｎ型非晶質半導体層を備えていてもよい。
【００６２】
このように構成することにより、キャリア（電子）がｎ型非晶質半導体層を介してｎ型電極へ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｐ型非晶質半導体層１０２２ｐを介してｐ型電極１０３２ｐへ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換装置１の変換効率を向上できる。
【００６３】
なお、ｐ型電極１０３２ｐは、ｐ型非晶質半導体層１０２２ｐと、ｐ型非晶質半導体層１０２２ｐと同じ構造を有するｎ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤ１の全体と、２つの膜厚減少領域ＴＤ２の全体とに接して配置されていてもよい。
【００６４】
このように、光電変換装置１は、膜厚減少領域ＴＤ（ＴＤ１，ＴＤ２）を有するｐ型非晶質半導体層およびｎ型非晶質半導体層を備える。そして、この発明の実施の形態においては、膜厚減少領域は、膜厚減少領域ＴＤ，ＴＤ１，ＴＤ２のいずれかからなる。
【００６５】
従って、ｐ型非晶質半導体層またはｎ型非晶質半導体層の膜厚が最大である点を第１の点とし、ｐ型非晶質半導体層またはｎ型非晶質半導体層の面内方向において、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点、または膜厚の変化率の符号が負から正に変化する点を第２の点としたとき、膜厚減少領域は、ｐ型非晶質半導体層またはｎ型非晶質半導体層の面内方向において、第１の点から第２の点までの領域である。
【００６６】
上記の例では、シリコン基板１０１の表面が平坦である場合について説明したが、実際には、シリコン基板１０１には、ダメージ層を除去するために行うエッチングの影響等によって、テクスチャが形成されていない面にも１μｍ程度の凹凸が存在する場合がある。ここで、シリコン基板１０１の表面に凹凸がある場合の非晶質半導体層の膜厚の測定方法について説明する。
【００６７】
表面に凹凸が形成されているシリコン基板１０１上に、ｉ型非晶質半導体層１０２ｉを形成し、ｉ型非晶質半導体層１０２ｉの上に膜厚減少領域を有するｎ型非晶質半導体層１０２ｎ又はｐ型非晶質半導体層１０２ｐを形成する。そして、走査電子顕微鏡（ＳＥＭ）又は透過電子顕微鏡（ＴＥＭ）を用いて、そのシリコン基板１０１の断面写真を撮影する。撮影結果から、ｉ型非晶質半導体層１０２ｉとシリコン基板１０１との界面を容易に確認することができる。図３Ｄの（ａ）は、ｉ型非晶質半導体層１０２ｉとシリコン基板１０１の表面との界面Ｓからｎ型非晶質半導体層１０２ｎ又はｐ型非晶質半導体層１０２ｐの表面までの膜厚ｈを測定した結果を表す模式図である。図３Ｄの（ａ）に示す各膜厚ｈをプロットし直すことにより、図３Ｄの（ａ）に示す各膜厚ｈを、図３Ｄの（ｂ）に示すように表すことができる。つまり、シリコン基板１０１の表面が略平坦なものとして非晶質半導体層（ｎ型非晶質半導体層、ｐ型非晶質半導体層）の膜厚を特定できる。
【００６８】
また、シリコン基板１０１の両面にテクスチャが形成されている基板を用いた場合においても、上記と同様の方法でテクスチャ上の膜厚を測定してプロットし直すことで、膜厚減少領域を判断することができる。
【００６９】
なお、シリコンウェハーのテクスチャ構造が形成されていない面は、最大で２μｍ程度の高低差を有するが、テクスチャ構造が形成された面（最大で数１０μｍの高低差）に比べると、高低差が非常に小さく、ほぼフラットである。
【００７０】
従って、後述する配線シート等の外部配線とのコンタクトのし易さ、および電極１０３間の短絡の生じ難さを考慮すると、ｉ型非晶質半導体層１０２ｉ、ｎ型非晶質半導体層１０２ｎおよびｐ型非晶質半導体層１０２ｐ等は、本来、比較的フラットである裏面（テクスチャ構造が形成されていない面）上に形成されるのが好ましい。しかし、入射光を効率よくシリコン基板１０１に閉じ込めるためには、シリコン基板１０１の裏面にテクスチャが形成されることが好ましく、更に、シリコン基板１０１の裏面にテクスチャ構造を有することで、シリコン基板１０１の表面積が増加し（１．７倍程度）、コンタクト抵抗を下げることができる。また、シリコン基板１０１の片面にだけテクスチャ構造を有する場合には、異方性エッチングを行う際、テクスチャを形成しない面を保護する工程が必要となる。一方、シリコン基板１０１の両面にテクスチャ構造を形成する場合には、シリコン基板１０１の両面を保護する必要がないので、プロセス工数を低減することができる。
【００７１】
図１と図２Ａ及び図２Ｂを参照して、電極１０３、ｐ型非晶質半導体層１０２ｐ、及びｎ型非晶質半導体層１０２ｎのいずれもが形成されていないｉ型非晶質半導体層１０２ｉ上の領域において、電極１０３の上端の一部と重なるように、保護層の一例として絶縁層１０５が形成されている。
【００７２】
例えば、ｉ型非晶質半導体層１０２ｉの膜厚が８ｎｍ、ｐ型非晶質半導体層１０２ｐ及びｎ型非晶質半導体層１０２ｎの各膜厚が１０ｎｍである場合、電極１０３、ｐ型非晶質半導体層１０２ｐ、及びｎ型非晶質半導体層１０２ｎのいずれもが形成されていない領域の膜厚は、ｉ型非晶質半導体層１０２ｉの膜厚８ｎｍとなる。特に、半導体基板１０１の裏面上の半導体層の膜厚が１０ｎｍ以下となる領域（以下、アモルファスシリコン層薄膜領域と称する）が最表面となっている場合、アモルファスシリコン層薄膜領域から水分、酸素、有機物等が混入しやすく、光電変換装置１の劣化につながる。そのため、本実施形態では、このようなアモルファスシリコン層薄膜領域を、電極１０３又は絶縁層１０５によって保護する。従って、離間して配置されたｐ型非晶質半導体層１０２ｐの間と、離間して配置されたｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉと、隣接するｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉは絶縁層１０５によって覆われ、剥き出しにならない。その結果、ｉ型非晶質半導体層１０２ｉに対して外部からの水分、酸素、有機物等の混入が防止され、光電変換装置１の劣化を抑制することができる。
【００７３】
次に光電変換装置１のモジュール化を行う場合の構成について説明する。光電変換装置１をモジュール化する際、光電変換装置１を外部配線回路（以下、配線シート）と電気的に接続する。図４は、本実施形態における配線シートの一部を拡大した模式図である。
【００７４】
配線シート３００は、絶縁性基板３０１の上に、ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐとが形成されている。
【００７５】
絶縁性基板３０１は、絶縁性の材料であればよく、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリビニルフルオライド（ＰＶＦ）、ポリイミド等を用いてもよい。絶縁性基板３０１の膜厚は特に限定されないが、２５μｍ以上、１５０μｍ以下程度が好ましい。また、絶縁性基板３０１は、１層構造でもよいし、２層以上の多層構造であってもよい。
【００７６】
ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐは、櫛歯形状を有し、所定の間隔を隔てて交互に配置されている。光電変換装置１の裏面に形成されたｎ型電極１０３ｎとｐ型電極１０３ｐは、それぞれ、ｎ型用配線材３０２ｎ、ｐ型用配線材３０２ｐと接合される。絶縁性基板３０１の表面には、接続用配線（図示略）が形成されている。接続用配線によって、隣接する光電変換装置１のｎ型用配線材３０２ｎとｐ型用配線材３０２ｐとが電気的に接続され、配線シート３００上の隣接する光電変換装置１は互いに電気的に接続されている。これにより、光電変換装置１の受光面に光が入射することによって発生した電流を、ｐ型用配線材３０２ｐ、及びｎ型用配線材３０２ｎを介して外部に取り出すことができる。
【００７７】
ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐは、導電性の材料で構成されていればよく、例えば、Ｃｕ、Ａｌ、Ａｇ等のいずれかの金属でもよいし、又はこれらいずれかの金属を主成分とする合金等であってもよい。
【００７８】
ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐの膜厚は特に限定されないが、例えば、１０μｍ以上、１００μｍ以下が好ましい。ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐの膜厚が１０μｍよりも薄くなると配線抵抗が高くなることがある。また、１００μｍよりも厚くなると、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐと光電変換装置１とを貼り合せる際に熱をかける必要がある。その結果、１００μｍよりも厚くなるとｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐと、光電変換装置１のシリコン基板１０１の熱膨張係数の違いなどにより、配線シート３００の反りが大きくなるため、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐの膜厚は１００μｍ以下がより好ましい。
【００７９】
また、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐの表面の一部には、ニッケル、金、白金、パラジウム、銀、錫、インジウム、ＩＴＯなどの導電性材料が形成されていてもよい。このように構成することで、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐと光電変換装置１のｎ型電極１０３ｎ及びｐ型電極１０３ｐとの電気的接続が良好となり、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐの耐候性が向上する。ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐは、１層構造でもよいし、２層以上の多層構造であってもよい。
【００８０】
次に、図５Ａ〜５Ｆを参照し、光電変換装置１の製造方法の一例について説明する。
【００８１】
まず、バルクのシリコンから１００〜３００μｍの厚さのウェハを切り出し、ウェハ表面のダメージ層を除去するためのエッチングと、厚さを調整するためのエッチングとを行う。これらのエッチングされたウェハの片面に保護膜を形成する。保護膜は、例えば、酸化シリコン、窒化シリコン等が用いられる。保護膜が形成されたウェハを、ＮａＯＨ、ＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１〜５ｗｔ％、イソプロピルアルコール：１〜１０ｗｔ％の水溶液）を用いてウェットエッチングを行う。このとき、異方性エッチングによって、保護膜が形成されていない面１０１ａにテクスチャ構造が形成される。エッチング後に保護膜を除去することにより、図５Ａに示すシリコン基板１０１が生成される。
【００８２】
続いて、図５Ｂに示すように、シリコン基板１０１の受光面１０１ａに、反射防止膜１０４を形成する。以下、反射防止膜１０４は、酸化シリコン膜と窒化シリコン膜とを積層した積層構造である場合について説明する。
【００８３】
この場合、まず、シリコン基板１０１の表面を熱酸化させ、受光面１０１ａの酸化膜を形成する。その後、受光面１０１ａの酸化膜の上に窒化シリコン膜を形成することにより反射防止膜１０４を形成する。シリコン基板１０１の酸化は、ウェット処理および熱酸化処理のいずれを用いてもよい。ウェット処理の場合、例えば、シリコン基板１０１を過酸化水素、硝酸、又はオゾン水等に浸漬し、その後、ドライ雰囲気で８００〜１０００℃に加熱する。また、熱酸化処理の場合には、例えば、シリコン基板１０１を酸素又は水蒸気の雰囲気で９００〜１０００℃に加熱する。窒化シリコン膜の形成は、スパッタ法、ＥＢ（Electron Beam）蒸着法、ＴＥＯＳ（TetraEthOxySilane）法等によって行うことができる。なお、シリコン基板１０１と窒化シリコン膜の間に、ｉ型非晶質半導体層１０２ｉ及びｎ型非晶質半導体層１０２ｎを順次形成して挟んでもよい。
【００８４】
次に、シリコン基板１０１の受光面１０１ａと反対側の裏面に、ｉ型非晶質半導体層１０２ｉを形成する。ｉ型非晶質半導体層１０２ｉの成膜は、例えば、プラズマＣＶＤ（Plasma Chemical Vapor Deposition）法を用いて行う。この場合、プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガスである。そして、例えば、シリコン基板１０１の温度を１３０〜２１０℃、水素ガス流量を０〜１００ｓｃｃｍ、シランガス（ＳｉＨ4）流量を約４０ｓｃｃｍ、反応室内の圧力を４０〜１２０Ｐａ、高周波（１３．５６ＭＨｚ）電力密度を５〜１５ｍＷ／ｃｍ2とする条件を用いて成膜してもよい。これにより、図５Ｃに示すように、シリコン基板１０１の裏面全体に、ｉ型非晶質半導体層１０２ｉが形成される。
【００８５】
続いて、ｉ型非晶質半導体層１０２ｉの上に、図６に示すメタルマスク５００を配置し、ｐ型非晶質半導体層１０２ｐを形成する。メタルマスク５００は、ｐ型非晶質半導体層１０２ｐを形成するための複数の開口部５０１を有する。図６に示すように、複数の開口部５０１は、Ｘ軸方向に離間して配置されるとともに、Ｙ軸方向に一定の間隔を隔てて配置されている。Ｙ軸方向に隣接する開口部５０１と開口部５０１の間隔ＧＡは、約２ｍｍ以下である。
【００８６】
シリコン基板１０１で発生するキャリア（電子及び正孔）の拡散長は２ｍｍ程度である。ｐ型非晶質半導体層１０２ｐの間隔ＧＡがキャリア（電子及び正孔）の拡散長（約２ｍｍ）より大きければ、ｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間でキャリアが消滅し、光電変換効率が低下する。本実施形態では、間隔ＧＡが２ｍｍ以下であるため、キャリアを消滅させず、光電変換効率を向上させることができる。
【００８７】
メタルマスク５００は、ステンレス鋼、銅、ニッケル、ニッケルを含む合金（例えば、ＳＵＳ４３０、４２アロイ、又はインバー材等）、モリブデン等の金属で構成されていてもよい。上記メタルマスク５００に代えて、ガラス、セラミック（アルミナ、ジルコニア等）、有機フィルム等で構成されたマスクを用いてもよい。また、シリコン基板をエッチングしたマスクを用いてもよい。また、メタルマスク５００の厚さは、例えば５０μｍ〜３００μｍ程度が好ましい。この場合、メタルマスク５００が磁力で曲がったり、浮いたりしにくい。
【００８８】
シリコン基板１０１の熱膨張係数と、原料コストとを考慮するとメタルマスク５００は４２アロイがより好ましい。メタルマスク５００の厚さに関し、製造コストを考慮すると、メタルマスク５００を１回で使い捨てることは問題となる。メタルマスク５００を何度も使用することによって生産のランニングコストを抑制することができるため、メタルマスク５００を再生して多数回使用することが好ましい。この場合、メタルマスク５００に付着する成膜物を、弗酸やＮａＯＨを用いて除去する。
【００８９】
ｐ型非晶質半導体層１０２ｐは、例えばプラズマＣＶＤ法を用いて形成される。プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガス、及び水素希釈されたジボランガス（ジボラン濃度は例えば約２％）である。この場合、水素ガス流量を０〜１００ｓｃｃｍ、シランガス流量を４０ｓｃｃｍ、ジボランガス流量を４０ｓｃｃｍ、シリコン基板１０１の温度を１５０〜２１０℃とし、反応室内の圧力を４０〜１２０Ｐａ、高周波電力密度を５〜１５ｍＷ／ｃｍ2とする条件を用いて成膜してもよい。これにより、図５Ｃに示すように、ｉ型非晶質半導体層１０２ｉの上に、ボロン（Ｂ）がドープされたｐ型非晶質半導体層１０２ｐが形成される。
【００９０】
次に、図５Ｄに示すように、ｉ型非晶質半導体層１０２ｉの上に、ｎ型非晶質半導体層１０２ｎを形成する。ｎ型非晶質半導体層１０２ｎは、図７に示すメタルマスク６００を半導体基板１０１の裏面側に配置し、例えば、プラズマＣＶＤ法を用いて形成される。メタルマスク６００は、ｎ型非晶質半導体層１０２ｎを形成するための複数の開口部６０１を有する。図７に示すように、複数の開口部６０１は、Ｘ軸方向に離間して配置されるとともに、Ｙ軸方向に一定の間隔を隔てて配置されている。Ｙ軸方向に隣接する開口部６０１の間隔ＧＢは、約５００〜１５００μｍである。メタルマスク６００は、上述したメタルマスク５００と同様の材料及び厚さを有するものとしてもよい。
【００９１】
ｎ型非晶質半導体層１０２ｎは、例えば、プラズマＣＶＤを用いて形成される。プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガス、及び水素で希釈されたホスフィンガス（ホスフィン濃度は例えば１％）である。この場合、シリコン基板１０１の温度を例えば約１７０℃、水素ガス流量を０〜１００ｓｃｃｍ、シランガス流量を約４０ｓｃｃｍ、ホスフィンガス流量を約４０ｓｃｃｍ、反応室内の圧力を約４０Ｐａ、高周波電力密度を約８．３３ｍＷ／ｃｍ2とする条件を用いて成膜してもよい。これにより、図５Ｄに示すように、リンがドープされたｎ型非晶質半導体層１０２ｎが形成される。
【００９２】
ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐは、重ならなくてもよいし、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐの一部が重なってもよい。ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとが重ならない場合、図５Ｄに示すように、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは、間隔Ｋを隔てて形成される。ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの間の領域は、ｉ型非晶質半導体層１０２ｉによってパッシベーションされているため、シリコン基板１０１中で発生したキャリアが殆ど消滅しない。
【００９３】
一方、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとが一部重なる場合、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎとの間に、これら半導体層が一部重なるオーバーラップ領域が形成される。しかしながら、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは導電率が低いため、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎとの間で電流は流れず、ｐｎ接合の短絡は生じない。
【００９４】
次に、ｎ型非晶質半導体層１０２ｎの形成後、図５Ｅに示すように、ｐ型非晶質半導体層１０２ｐ及びｎ型非晶質半導体層１０２ｎの上に、ｐ型電極１０３ｐとｎ型電極１０３ｎをそれぞれ形成する。
【００９５】
ｎ型電極１０３ｎとｐ型電極１０３ｐは、シリコン基板１０１の上に、図８に示すメタルマスク７００を配置し、例えば、蒸着法やスパッタ法によって形成される。メタルマスク７００は、ｎ型電極１０３ｎを形成するための複数の開口部７０１ｎと、ｐ型電極１０３ｐを形成するための複数の開口部７０１ｐとを有する。開口部７０１ｐ，７０１ｎは、その長辺ＬＣｐ、ＬＣｎ（ＬＣｐ＞ＬＣｎ）が約８０〜１００ｍｍ、短辺ＷＣが約５００μｍ〜１５００μｍの長さを有する。短辺ＷＣ方向に隣接する電極１０３と電極１０３の間隔ＧＣ１、つまり、ｐ型電極１０３ｐとｎ型電極１０３ｎのギャップ幅Ｌは、約１００〜３００μｍである。
【００９６】
ｎ型電極１０３ｎ及びｐ型電極１０３ｐの膜厚は、５０ｎｍ〜１μｍが好ましく、５０ｎｍ〜５００ｎｍがさらに好ましい。電極１０３が厚くなるとシリコン基板１０１にかかる応力が強くなり、シリコン基板１０１の反りの原因となるからである。
【００９７】
次に、ｎ型電極１０３ｎ及びｐ型電極１０３ｐの形成後、図５Ｆに示すように、電極１０３の上端の一部と重なるように絶縁層１０５を成膜する。絶縁層１０５の成膜は、例えばプラズマＣＶＤ法を用いて以下のようにして行う。シリコン基板１０１の裏面側にＳｉＮを堆積し、電極１０３の上の所定領域を除いた領域にレジストを塗布し、フッ酸によりエッチングを行う。レジストは、インクジェット又はスクリーン印刷によって塗布してもよい。これにより、電極１０３の上の所定領域を除いた領域に絶縁層１０５が形成される。
【００９８】
また、例えば、図９Ａ及び図９Ｂに示すメタルマスク９１０、９２０を用いて絶縁層１０５を成膜してもよい。
【００９９】
メタルマスク９１０は、絶縁層１０５を形成するための複数の開口部９１０ａを有する。複数の開口部９１０ａは、長辺がＸ軸に平行な矩形形状を有し、Ｙ軸方向に沿って配列されている。複数の開口部９１０ａのＸ軸方向の長さは略同じであるが、複数の開口部９１０ａのＹ軸方向の長さは、両端に配置されている開口部９１０１の方が、内側に配置されている開口部９１０２よりも長い。
【０１００】
また、メタルマスク９２０は、２つの開口部９２０ａを有する。開口部９２０ａは、長辺がＹ軸に平行な矩形形状を有する。２つの開口部９２０ａは、メタルマスク９２０におけるＹ軸に平行な２つの辺の近傍に配置されている。
【０１０１】
メタルマスク９１０とメタルマスク９２０の大きさ及び外形は略同じである。メタルマスク９１０とメタルマスク９２０とを重ね合わせた場合、メタルマスク９１０における開口部９１０ａの左右の端部は、メタルマスク９２０における開口部９２０ａと重なる。
【０１０２】
メタルマスク９１０、９２０を用いた絶縁層１０５の成膜は以下のようにして行う。電極１０３の形成後、まず、シリコン基板１０１の裏面側にメタルマスク９１０を配置し、プラズマＣＶＤ法を用いてＳｉＮを成膜する。これにより、開口部９１０ａの部分にＳｉＮが堆積する。その後、メタルマスク９１０に替えて、シリコン基板１０１の裏面側にメタルマスク９２０を配置し、プラズマＣＶＤ法を用いてＳｉＮを成膜する。これにより、開口部９２０ａの部分にＳｉＮが堆積し、絶縁層１０５が形成される。
【０１０３】
このようにメタルマスク９１０、９２０を用いてＳｉＮを成膜することにより、図１０に示すように、シリコン基板１０１の裏面側には、電極１０３の一部の領域を除き、絶縁層１０５が形成される。つまり、図５Ｆに示すように、電極１０３の上端の一部と重なるように絶縁層１０５が形成される。これにより、電極１０３、ｎ型非晶質半導体層１０２ｎ、及びｐ型非晶質半導体層１０２ｐのいずれによっても覆われていないｉ型非晶質半導体層１０２ｉの領域が絶縁層１０５によって覆われる。なお、この例では、電極１０３上の一部を除き、シリコン基板１０１の略全面が絶縁層１０５によって覆われる例を示しているが、絶縁層１０５は、少なくともアモルファスシリコン層薄膜領域に形成されていればよい。
【０１０４】
なお、メタルマスク９１０の開口部９１０ａとメタルマスク９２０の開口部９２０ａとが重なる領域は、ＳｉＮが２回堆積されるため、この領域は他の領域よりもＳｉＮの膜厚が厚くなる。つまり、シリコン基板１０１の裏面側に形成されたＳｉＮの膜厚は面内分布を有することになる。ＳｉＮの膜厚が他の領域よりも厚い領域は、パッシベーション性が向上し、外部からの水分や酸素の影響を受けにくくなるため好ましい。
【０１０５】
メタルマスクを用いて絶縁層１０５を形成する場合、絶縁層１０５は、上述の膜厚減少領域を有する。これは、プラズマＣＶＤ法によって絶縁層１０５を形成する場合には、メタルマスクにおける開口部の端部に反応ガスが滞留し、ＳｉＮの堆積速度が他の領域よりも遅くなるためである。また、スパッタリング法によって絶縁層１０５を形成する場合には、メタルマスクにおける開口部の端部によってスパッタ粒子の堆積が阻害され、ＳｉＮの堆積速度が他の領域よりも遅くなるからである。
【０１０６】
上記の例では、絶縁層１０５の材料としてＳｉＮを用いる例を説明したが、絶縁層１０５の材料はこれに限定されない。例えば、ＳｉＯ、ＳｉＯＮ、ＡｌＯ、ＴｉＯ等を用いてもよい。
【０１０７】
ここで、図１１に、絶縁層１０５が設けられていない従来の光電変換装置（比較例）と、絶縁層１０５の材料が異なる光電変換装置１（Ａ〜Ｅ）の規格化劣化率を比較した結果を示す。比較例の電極は、Ａｇペーストが成膜されたものである。また、Ａ〜Ｅの電極１０３は、スパッタリング法を用いてＡｇが成膜されたものである。
【０１０８】
図１１に示す規格化劣化率は、比較例、及びＡ〜Ｅの光電変換装置をそれぞれ、温度が８５℃、相対湿度が８５％の環境に、１０００時間放置する実験を行い、実験前と後の性能特性を測定した結果を基に求めたものである。
【０１０９】
具体的には、比較例、及びＡ〜Ｅの光電変換装置について、それぞれ、劣化率として、劣化率＝｛（実験前の光電変換効率）−（実験後の光電変換効率）｝÷（実験前の光電変換効率）を算出する。そして、比較例の劣化率を１００％として、Ａ〜Ｅの光電変換装置の各劣化率を規格化した。つまり、規格化劣化率は、Ａ〜Ｅの光電変換装置の各劣化率÷比較例の劣化率を算出することにより得られる。
【０１１０】
図１１に示すように、比較例の規格化劣化率に対し、Ａ〜Ｅの光電変換装置のいずれの規格化劣化率も低くなっており、絶縁層１０５を設けることによって光電変換装置の劣化が抑制されることが分かる。また、特に、絶縁層１０５の材料としてＳｉＮを用いた「Ｂ」の規格化劣化率が最も低く、続いて、ＳｉＯＮを用いた「Ｃ」の規格化劣化率が低くなっている。この結果より、Ｓｉを含む材料を絶縁層１０５に用いることで、光電変換装置の劣化がより一層抑制されることが分かる。
【０１１１】
上述した第１実施形態における光電変換装置１は、シリコン基板１０１の裏面全体に形成されたｉ型非晶質半導体層１０２ｉの上に、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとがそれぞれ離間して形成される。そして、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐの上に、一つながりの電極１０３が形成される。つまり、光電変換装置１において、離間して配置されたｐ型非晶質半導体層１０２ｐの間と、離間して配置されたｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉは電極１０３によって保護される。さらに、光電変換装置１は、電極１０３、ｎ型非晶質半導体層１０２ｎ、及びｐ型非晶質半導体層１０２ｐのいずれもが形成されていないｉ型非晶質半導体層１０２ｉ上に絶縁層１０５が形成される。つまり、光電変換装置１は、隣接するｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎとの間におけるｉ型非晶質半導体層１０２ｉは絶縁層１０５によって保護されるため、ｉ型非晶質半導体層１０２ｉが剥き出しにならない。言い換えれば、光電変換装置１において、半導体層の膜厚が１０ｎｍ以下となるアモルファスシリコン層薄膜領域は、電極１０３又は絶縁層１０５によって覆われる。その結果、ｉ型非晶質半導体層１０２ｉの膜厚が１０ｎｍ以下となる場合であっても、ｉ型非晶質半導体層１０２ｉに外部からの水分や有機物等が入り込まず、光電変換装置１の劣化を抑制することができる。
【０１１２】
また、電極１０３の上端の一部と重なるように絶縁層１０５が形成されているため、電極１０３と半導体層（ｉ型非晶質半導体層１０２ｉ、ｎ型非晶質半導体層１０２ｎ、及びｐ型非晶質半導体層１０２ｐ）との密着性が向上する。これにより、シリコン基板１０１上に形成される膜の応力や、モジュール化の際にシリコン基板１０１にかかる応力によって、シリコン基板１０１から電極１０３が剥がれる等の不良の発生を低減することができる。
【０１１３】
また、上述の第１実施形態では、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐの端部の位置が揃っていない。さらに、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間の位置と、隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間の位置とが揃っていない。そのため、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐを形成する際に、メタルマスク５００，６００が応力によって曲がったり浮いたりしにくい。その結果、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとを適切な位置に形成することができるとともに、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐをより微細に形成することができる。また、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐの端部の位置が揃っていないことによって、キャリアの収集効率を向上させることができる。
【０１１４】
＜第１実施形態の変形例１＞
図１２は、本変形例における光電変換装置１Ａの平面を示す模式図である。本変形例では以下の点で第１実施形態の光電変換装置１（図１参照）と異なる。図１２に示すように、本変形例では、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐの端部の位置が揃っている。また、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間の位置と、隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間の位置とが揃っている。
【０１１５】
光電変換装置１Ａの場合、光電変換装置１と比べ、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐを形成する際にメタルマスクの応力の影響を受けやすい。しかしながら、一つながりのｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐを形成する場合と比べ、メタルマスクの応力の影響を受けにくく、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐを適切な位置に形成することができる。
【０１１６】
なお、光電変換装置１Ａにおいても、電極１０３、ｎ型非晶質半導体層１０２ｎ、及びｐ型非晶質半導体層１０２ｐのいずれもが形成されていないｉ型非晶質半導体層１０２ｉの領域、すなわちアモルファスシリコン層薄膜領域の上には絶縁層１０５が形成されている。そのため、ｉ型非晶質半導体層１０２ｉに外部からの水分や有機物等が入り込みにくく、光電変換装置１Ａの劣化を抑制することができる。
【０１１７】
＜第１実施形態の変形例２＞
図１３は、本変形例に係る光電変換装置の平面を示す模式図である。また、図１４Ａは、図１３に示す光電変換装置１ＢのＡ−Ａ断面を示す模式図である。また、図１４Ｂは、図１３に示す光電変換装置１ＢのＢ−Ｂ断面を示す模式図である。
【０１１８】
図１３、図１４Ａ及び図１４Ｂに示すように、光電変換装置１Ｂは、絶縁層１０５が電極１０３の上端の一部と重ならない点で第１実施形態の光電変換装置１（図１参照）と異なる。
【０１１９】
光電変換装置１Ｂは、光電変換装置１Ａと比べ、電極１０３と半導体層（ｉ型非晶質半導体層１０２ｉ、ｎ型非晶質半導体層１０２ｎ、及びｐ型非晶質半導体層１０２ｐ）との密着性は低下する。しかしながら、光電変換装置１Ｂにおいても、離間して配置されたｎ型非晶質半導体層１０２ｎの間と、離間して配置されたｐ型非晶質半導体層１０２ｐの間におけるｉ型非晶質半導体層１０２ｉの領域は、電極１０３に覆われる。また、ｎ型非晶質半導体層１０２ｎ、及びｐ型非晶質半導体層１０２ｐのいずれもが形成されていないｉ型非晶質半導体層１０２ｉの領域は、絶縁層１０５によって覆われる。そのため、このようなｉ型非晶質半導体層１０２ｉの領域、すなわちアモルファスシリコン層薄膜領域に外部からの水分や有機物等が入り込みにくく、光電変換装置１Ｂの劣化を抑制することができる。
【０１２０】
＜第１実施形態の変形例３＞
図１５の（ａ）は、絶縁層１０５を形成する際に用いる本変形例のメタルマスクの平面を示す模式図である。また、図１５の（ｂ）は、図１５の（ａ）に示すメタルマスクのＩ−Ｉ断面を示す模式図である。
【０１２１】
図１５の（ａ）に示すように、メタルマスク９３０は、複数の開口部９３０ａを有する。開口部９３０ａは、Ｙ軸方向に沿って一定の間隔を隔てて配列された複数のブリッジ９３０ｂと、外周部分９３０ｃとによって形成されている。複数のブリッジ９３０ｂの両端は、外周部分９３０ｃにおけるＸ軸方向の端部に接続されている。
【０１２２】
図１５の（ｂ）に示すように、ブリッジ９３０ｂにおける両端の領域９３０１の下端はハーフエッチングされており、領域９３０１の厚みＬ２は、ブリッジ９３０ｂにおける他の領域の約１／２の厚み（＝Ｌ１／２）となっている。
【０１２３】
例えば、プラズマＣＶＤ法により絶縁層１０５を形成する場合、プラズマＣＶＤ法で用いる反応ガスは回り込みやすいため、メタルマスク９３０における領域９３０１にも反応ガスが入り込む。その結果、シリコン基板１０１の裏面において、開口部９３０ａに対応する領域だけでなく、領域９３０１に対応する領域、すなわち、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐと電極１０３との段差が生じている領域にも絶縁層１０５が形成される。なお、メタルマスク９３０を用いて絶縁層１０５を形成する場合も、絶縁層１０５は、上述した膜厚減少領域を有する。
【０１２４】
従って、メタルマスク９３０を用いる場合、ＳｉＮを堆積した後に、絶縁層１０５を形成する領域をパターニングする必要がなく、１回のＳｉＮの成膜によって、図１及び図２Ａ、２Ｂに示すように絶縁層１０５を形成することができるので、光電変換装置１の製造コストを低減することができる。
【０１２５】
＜第２実施形態＞
図１６は、本実施形態における光電変換装置の平面を示す模式図である。また、図１７Ａは、図１６に示す光電変換装置１ＣのＣ−Ｃ断面を示す模式図である。図１７Ｂは、図１６に示す光電変換装置１ＣのＤ−Ｄ断面を示す模式図である。図１６、図１７Ａ及び１７Ｂにおいて、第１実施形態と同様の構成には、第１実施形態と同じ符号を付している。以下、第１実施形態と異なる構成について説明する。
【０１２６】
本実施形態では、図１６及び図１７Ａに示すように、離間して配置されたｐ型非晶質半導体層１０２ｐの間、及び離間して配置されたｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉの領域は、アモルファスシリコン層薄膜領域であり、この領域には、保護層の一例として絶縁層１０５１が設けられている。そして、図１７Ａ及び図１７Ｂに示すように、絶縁層１０５１の上に、ｐ型電極１０３ｐ又はｎ型電極１０３ｎが設けられている。また、さらに、ｎ型非晶質半導体層１０２ｎ又はｐ型非晶質半導体層１０２ｐによって覆われていない領域はアモルファスシリコン層薄膜領域であり、この領域には絶縁層１０５が設けられている。絶縁層１０５１は、上述した第１実施形態における絶縁層１０５と同様の材料が用いられる。
【０１２７】
本実施形態における光電変換装置１Ｃの製造方法は以下のようにして行う。例えば、上述した図５Ａ〜図５Ｄに示す各工程を行った後、離間して配置されたｐ型非晶質半導体層１０２ｐの間、及び離間して配置されたｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉと接するように絶縁層１０５１を形成する。この場合、例えば、図１８に示すように、絶縁層１０５１を形成するための開口部９４０ａを有するメタルマスク９４０を用い、プラズマＣＶＤ法によりＳｉＮを成膜することによって絶縁層１０５１を形成してもよい。メタルマスク９４０において、開口部９４０ａは、Ｙ軸に沿って略平行に配列されている。これにより、Ｙ軸方向に沿って一つながりの絶縁層１０５１が複数形成される。
【０１２８】
また、メタルマスク９４０を用いないで絶縁層１０５１を形成する場合には、図５Ｄに示す工程の後、プラズマＣＶＤ法により、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐを覆うようにＳｉＮを堆積し、絶縁層１０５１を形成する領域にレジストを塗布し、フッ酸によりエッチングを行うことにより絶縁層１０５１を形成してもよい。
【０１２９】
このように、上述の第２実施形態における光電変換装置１Ｃは、ｐ型電極１０３ｐ及びｎ型電極１０３ｎがｉ型非晶質半導体層１０２ｉに接していない点で、第１実施形態における光電変換装置１と異なる。光電変換装置１Ｃは、離間して配置されたｐ型非晶質半導体層１０２ｐの間におけるｉ型非晶質半導体層１０２ｉの領域は絶縁層１０５１によって保護されるとともに、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐのいずれにも覆われていないｉ型非晶質半導体層１０２ｉの領域は絶縁層１０５によって保護される。そのため、このようなｉ型非晶質半導体層１０２ｉの領域、すなわちアモルファスシリコン層薄膜領域が剥き出しにならず、ｉ型非晶質半導体層１０２ｉに外部から水分や有機物等が入り込みにくく、光電変換装置１Ｃの劣化を抑制することができる。また、第２実施形態における光電変換装置１Ｃは、離間して配置されたｐ型非晶質半導体層１０２ｐの間を覆う絶縁層１０５１を介して、ｎ型非晶質半導体層１０２ｎ側へ電流がリークすることを抑制することができる。その結果、光電変換装置１Ｃにおけるシャント抵抗を低減し、光電変換装置１Ｃの曲線因子ＦＦを向上させることができる。
【０１３０】
また、第２実施形態における光電変換装置１Ｃは、絶縁層１０５によって、電極１０３の上端の一部と重なるように、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎとの間が覆われている。これにより、電極１０３と、ｐ型非晶質半導体層１０２ｐ及びｎ型非晶質半導体層１０２ｎとの密着性が向上する。その結果、シリコン基板１０１上に形成された膜の応力や、光電変換装置１Ｃのモジュール化の際にシリコン基板１０１に生じる応力によって、電極１０３がシリコン基板１０１から剥がれにくくなる。
【０１３１】
＜第３実施形態＞
図１９は、本実施形態における光電変換装置の平面を示す模式図である。また、図２０Ａは、図１９に示す光電変換装置１ＤのＥ−Ｅ断面を示す模式図である。図２０Ｂは、図１９に示す光電変換装置１ＤのＦ−Ｆ断面を示す模式図である。図１９、図２０Ａ及び２０Ｂにおいて、第１実施形態と同様の構成には、第１実施形態と同じ符号を付している。以下、第１実施形態と異なる構成について説明する。
【０１３２】
図１９及び図２０Ａに示すように、光電変換装置１Ｄは、離間して配置されたｐ型非晶質半導体層１０２ｐの上に、Ｘ軸方向に互いに離間して配置された複数のｐ型電極１０３ｐが設けられている。また、光電変換装置１Ｄは、離間して配置されたｎ型非晶質半導体層１０２ｎの上に、Ｘ軸方向に互いに離間して配置された複数のｎ型電極１０３ｎが設けられている。隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間におけるｉ型非晶質半導体層１０２ｉの領域はアモルファスシリコン層薄膜領域であり、この領域はｐ型電極１０３ｐによって覆われる。また、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉはアモルファスシリコン層薄膜領域であり、この領域はｎ型電極１０３ｎによって覆われる。
【０１３３】
そして、図２０Ａ及び２０Ｂに示すように、各電極１０３の上端の一部と重なり、電極１０３、ｎ型非晶質半導体層１０２ｎ、及びｐ型非晶質半導体層１０２ｐのいずれにも覆われていないｉ型非晶質半導体層１０２ｉの領域、すなわちアモルファスシリコン層薄膜領域に絶縁層１０５が設けられている。
【０１３４】
このように、本実施形態における光電変換装置１Ｄは、ｐ型電極１０３ｐ及びｎ型電極１０３ｎが、Ｘ軸方向に離間して設けられている点で第１実施形態と異なる。
【０１３５】
本実施形態における光電変換装置１Ｄの製造方法は以下のようにして行う。例えば、上述した図５Ａ〜図５Ｄに示す各工程を行った後、ｐ型非晶質半導体層１０２ｐの上に、互いに離間して配置され、隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間におけるｉ型非晶質半導体層１０２ｉと接するようにｐ型電極１０３ｐを形成する。また、ｎ型非晶質半導体層１０２ｎの上に、互いに離間して配置され、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉと接するようにｎ型電極１０３ｎを形成する。
【０１３６】
この場合、例えば、図２１に示すメタルマスク７１０を用いてｐ型電極１０３ｐ及びｎ型電極１０３ｎを形成するようにしてもよい。メタルマスク７１０は、ｐ型電極１０３ｐを形成するための開口部７１０ｐと、ｎ型電極１０３ｎを形成するための開口部７１０ｎとを有する。メタルマスク７１０は、Ｘ軸方向に離間して開口部７１０ｐ，７１０ｎがそれぞれ設けられ、Ｙ軸方向に隣接する開口部７１０ｐと７１０ｎの端部の位置が揃っていない。そのため、メタルマスク７００と比べて撓みにくく、ｐ型電極１０３ｐとｎ型電極１０３ｎとを適切な位置に形成することができる。
【０１３７】
第３実施形態における光電変換装置１Ｄは、第１実施形態における光電変換装置１と同様、隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間におけるｉ型非晶質半導体層１０２ｉと、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉの領域は、アモルファスシリコン層薄膜領域であり、ｐ型電極１０３ｐ及びｎ型電極１０３ｎによってそれぞれ保護される。そのため、光電変換装置１Ｄにおいて、アモルファスシリコン層薄膜領域が剥き出しにならず、ｉ型非晶質半導体層１０２ｉに外部からの水分や有機物等の混入することを抑制することができる。また、光電変換装置１Ｄは、電極１０３が離間して配置されることにより、第１実施形態における光電変換装置１と比べて電極１０３が持つ応力が緩和され、シリコン基板１０１に応力がかかりにくい。その結果、光電変換装置１Ｄをモジュール化する際のシリコン基板１０１にかかる応力が低減され、電極１０３がシリコン基板１０１から剥がれるという不良を抑制することができる。
【０１３８】
＜第４実施形態＞
図２２は、本実施形態における光電変換装置の平面を示す模式図である。また、図２３Ａは、図２２に示す光電変換装置１ＥのＧ−Ｇ断面を示す模式図である。図２３Ｂは、図２２に示す光電変換装置１ＥのＨ−Ｈ断面を示す模式図である。図２２、図２３Ａ及び２３Ｂにおいて、第１実施形態と同様の構成には、第１実施形態と同じ符号を付している。以下、第１実施形態と異なる構成について説明する。
【０１３９】
図２２及び図２３Ａに示すように、光電変換装置１Ｅは、離間して配置された複数のｐ型非晶質半導体層１０２ｐのそれぞれの上にｐ型電極１０３ｐが設けられている。また、光電変換装置１Ｅは、離間して配置された複数のｎ型非晶質半導体層１０２ｎのそれぞれの上にｎ型電極１０３ｎが設けられている。そして、図２３Ａ及び２３Ｂに示すように、光電変換装置１Ｅは、各電極１０３の上端の一部と重なり、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐのいずれにも覆われていないｉ型非晶質半導体層１０２ｉの領域はアモルファスシリコン層薄膜領域であり、この領域には絶縁層１０５が設けられている。
【０１４０】
よって、本実施形態における光電変換装置１Ｅは、ｐ型電極１０３ｐ及びｎ型電極１０３ｎが、Ｘ軸方向に離間して設けられ、隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間が、ｐ型電極１０３ｐ及びｎ型電極１０３ｎによって覆われていない点で第１実施形態と異なる。
【０１４１】
光電変換装置１Ｅの製造方法は以下のようにして行う。例えば、上述した図５Ａ〜図５Ｄに示す各工程を行った後、ｐ型非晶質半導体層１０２ｐの上にｐ型電極１０３ｐを形成し、ｎ型非晶質半導体層１０２ｎの上にｎ型電極１０３ｎを形成する。この場合、例えば、図２４に示すメタルマスク７２０を用いてｐ型電極１０３ｐ及びｎ型電極１０３ｎを形成するようにしてもよい。メタルマスク７２０は、図２２に示すｐ型電極１０３ｐを形成するための開口部７２０ｐと、図２２に示すｎ型電極１０３ｎを形成するための開口部７２０ｎとを有する。メタルマスク７２０は、Ｘ軸方向に離間して開口部７２０ｐ，７２０ｎがそれぞれ設けられ、隣接する開口部７２０ｐと開口部７２０ｐの間の位置と、隣接する開口部７２０ｎと開口部７２０ｎの間の位置とが揃っていない。そのため、メタルマスク７００と比べて撓みにくく、ｐ型電極１０３ｐとｎ型電極１０３ｎとを適切な位置に形成することができる。
【０１４２】
第４実施形態における光電変換装置１Ｅは、隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間におけるｉ型非晶質半導体層１０２ｉと、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉの領域はアモルファスシリコン層薄膜領域であり、これら領域は絶縁層１０５によってそれぞれ保護される。そのため、光電変換装置１Ｅにおいて、アモルファスシリコン層薄膜領域が剥き出しにならず、ｉ型非晶質半導体層１０２ｉに外部からの水分や有機物等が混入することを抑制することができる。
【０１４３】
＜第５実施形態＞
図２５は、本実施形態における光電変換装置の平面を示す模式図である。また、図２６Ａは、図２５に示す光電変換装置１ＦのＩ−Ｉ断面を示す模式図である。図２６Ｂは、図２５に示す光電変換装置１ＦのＪ−Ｊ断面を示す模式図である。図２５、図２６Ａ及び２６Ｂにおいて、第１実施形態と同様の構成には、第１実施形態と同じ符号を付している。以下、第１実施形態と異なる構成について説明する。
【０１４４】
図２５及び図２６Ａに示すように、光電変換装置１Ｆは、離間して配置された複数のｐ型非晶質半導体層１０２ｐのそれぞれの上にｐ型電極１０３ｐが設けられている。また、光電変換装置１Ｆは、離間して配置された複数のｎ型非晶質半導体層１０２ｎのそれぞれの上にｎ型電極１０３ｎが設けられている。隣接するｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの間には、図２６Ｂに示すように、絶縁層１０５３が設けられている。
【０１４５】
つまり、光電変換装置１Ｆは、図２６Ｂに示すように、ｎ型電極１０３ｎの上端の一部と重なるように絶縁層１０５３が形成され、絶縁層１０５３の一部を覆うようにｐ型非晶質半導体層１０２ｐが形成されている。そして、図２６Ａ及び２６Ｂに示すように、光電変換装置１Ｆは、各電極１０３の上端の一部と重なり、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐのいずれにも覆われていないｉ型非晶質半導体層１０２ｉはアモルファスシリコン層薄膜領域であり、この領域には絶縁層１０５が設けられている。
【０１４６】
このように、本実施形態では、隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間と、隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉに接して絶縁層１０５が形成されている。また、隣接するｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉに接して絶縁層１０５３が形成されている。すなわち、この例では、アモルファスシリコン層薄膜領域を覆う保護層の一例として絶縁層１０５３と絶縁層１０５とが設けられている。
【０１４７】
光電変換装置１Ｆの製造方法は以下のようにして行う。例えば、上述した図５Ａ〜図５Ｂに示す各工程を行った後、ｉ型非晶質半導体層１０２ｉの上に、ｎ型非晶質半導体層１０２ｎを形成する。そして、ｎ型非晶質半導体層１０２ｎの上にｎ型電極１０３ｎを形成する（図２７Ａ参照）。なお、本実施形態におけるｎ型非晶質半導体層１０２ｎの形成方法は第１実施形態と同様の形成方法を用いる。また、ｎ型電極１０３ｎは、図２８Ａに示すメタルマスク７３０を用いて形成してもよい。メタルマスク７３０は、図２５に示すｎ型電極１０３ｎを形成するための開口部７３０ｎを有する。メタルマスク７３０において、開口部７３０ｎは、Ｘ軸方向に離間して配置され、Ｙ軸方向に一定の間隔を隔てて略平行に配列されている。
【０１４８】
次に、ｎ型電極１０３の上端の一部とｎ型非晶質半導体層１０２ｎとを覆うように絶縁層１０５３を形成する（図２７Ｂ参照）。この場合、例えば、図２８Ｂに示すメタルマスク９５０を用い、プラズマＣＶＤ法によりＳｉＮを成膜する。メタルマスク９５０は、絶縁層１０５３を形成するための開口部９５０ａを有する。開口部９５０ａは、矩形形状を有し、Ｙ軸方向に沿って略平行に配列されている。これにより、ｎ型電極１０３の上端の一部とｎ型非晶質半導体層１０２ｎの一部とを覆う、Ｘ軸と略平行な一つながりの絶縁層１０５３が形成される。
【０１４９】
その後、絶縁層１０５３の一部とｎ型非晶質半導体層１０２ｎの一部とを覆うように、ｐ型非晶質半導体層１０２ｐを形成し、続いて、ｐ型非晶質半導体層１０２ｐの上にｐ型電極１０３ｐを形成する（図２７Ｃ参照）。なお、本実施形態におけるｐ型非晶質半導体層１０２ｐは、図２８Ｃに示すメタルマスク５１０を用いて形成する。メタルマスク５１０は、第１実施形態で用いたメタルマスクの開口部５０１（図５参照）よりもＹ軸方向の幅(ＷＡ＜ＷＡ１)が大きい開口部５１０ｐを有する。ｐ型電極１０３ｐは、図２８Ｄに示すメタルマスク７４０を用いて形成してもよい。メタルマスク７４０は、図２５に示すｐ型電極１０３ｐを形成するための開口部７４０ｐを有する。メタルマスク７４０において、開口部７４０ｐは、Ｘ軸方向に離間して配置され、Ｙ軸方向に一定の間隔を隔てて略平行に配列されている。これにより、Ｘ軸方向に離間して配置されたｐ型非晶質半導体層１０２ｐのそれぞれの上にｐ型電極１０３ｐが形成される。
【０１５０】
ｐ型電極１０３ｐの形成後、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐによって覆われていないｉ型非晶質半導体層１０２ｉの領域に、第１実施形態と同様の方法を用いて絶縁層１０５を形成する（図２７Ｄ参照）。
【０１５１】
これにより、隣接するｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの間におけるｉ型非晶質半導体層１０２ｉの領域は絶縁層１０５３によって保護される。また、隣接するｐ型非晶質半導体層１０２ｐの間と、隣接するｎ非晶質半導体層の間におけるｉ型非晶質半導体層１０２ｉの領域は絶縁層１０５によって保護される。そのため、光電変換装置１Ｆにおいて、このようなｉ型非晶質半導体層１０２ｉの領域、すなわちアモルファスシリコン層薄膜領域が剥き出しにならず、外部からの水分や有機物等の混入を抑制することができる。
【０１５２】
上述した第１実施形態における光電変換装置１は、ｉ型非晶質半導体層１０２ｉを形成後、ｐ型非晶質半導体層１０２ｐが形成され、その後、ｎ型非晶質半導体層１０２ｎが形成される。そして、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの上に電極１０３が形成された後、絶縁層１０５が形成される。この場合、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐを形成する際にメタルマスクの位置がずれると、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとが重なることがある。ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとが重なることによって、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとの間でリーク電流が生じる。
【０１５３】
第５実施形態では、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐのうち、後で形成する非晶質半導体層のメタルマスクの位置がずれたとしても、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとの間に絶縁層１０５３が設けられるため、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとが直接接触しない。そのため、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとの間におけるリーク電流を抑制することができる。
【０１５４】
＜第６実施形態＞
本実施形態では、上述した第１実施形態及び第１実施形態の変形例と、第２実施形態から第５実施形態の少なくとも１つの光電変換装置を備えた光電変換モジュールについて説明する。図２９は、本実施形態に係る光電変換モジュールの構成を示す概略図である。光電変換モジュール１０００は、複数の光電変換装置１００１と、カバー１００２と、出力端子１００３，１００４とを備える。
【０１５５】
複数の光電変換装置１００１は、例えば、光電変換装置１、１Ａ〜１Ｆのいずれかに配線シートが接合されたものを適用してもよい。また、配線シート上にいずれかの光電変換装置がアレイ状に配置され、直列に接続されたものあってもよいし、直列に接続する代わりに、並列接続、または、直列と並列を組み合わせて接続されたものでもよい。
【０１５６】
カバー１００２は、耐候性のカバーからなり、複数の光電変換装置１００１を覆う。カバー１００２は、例えば、光電変換装置１００１の受光面側に設けられた透明基材（例えばガラス等）と、光電変換装置１００１の裏面に設けられた裏面基材（例えば、ガラス、樹脂シート等）と、前記透明基材と前記樹脂基材との間の隙間を埋める封止材（例えばＥＶＡ等）とを含む。
【０１５７】
出力端子１００３は、直列に接続された複数の光電変換装置１００１の一方端に配置される光電変換装置１００１に接続される。
【０１５８】
出力端子１００４は、直列に接続された複数の光電変換装置１００１の他方端に配置される光電変換装置１００１に接続される。
【０１５９】
なお、光電変換モジュール１０００は、複数の光電変換装置１００１の少なくとも１つが第１〜第６実施形態の光電変換装置のいずれかからなる限り、上記構成に限定されず、いかなる構成も取り得る。
【０１６０】
＜第７実施形態＞
図３０Ａは、本実施形態に係る太陽光発電システムの構成を示す概略図である。太陽光発電システム１１００は、光電変換モジュールアレイ１１０１と、接続箱１１０２と、パワーコンディショナー１１０３と、分電盤１１０４と、電力メーター１１０５とを備える。太陽光発電システム１１００には、「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Ｈｏｍｅ  Ｅｎｅｒｇｙ  Ｍａｎａｇｅｍｅｎｔ  Ｓｙｓｔｅｍ）」、「ビルディング・エネルギー・マネジメント・システム（ＢＥＭＳ：Ｂｕｉｌｄｉｎｇ  Ｅｎｅｒｇｙ  Ｍａｎａｇｅｍｅｎｔ  Ｓｙｓｔｅｍ）」等の機能を付加することができる。これにより、太陽光発電システム１１００の発電量の監視、太陽光発電システム１１００に接続される各電気機器類の消費電力量の監視・制御等を行うことができ、エネルギー消費量を削減することができる。
【０１６１】
接続箱１１０２は、光電変換モジュールアレイ１１０１に接続される。パワーコンディショナー１１０３は、接続箱１１０２に接続される。分電盤１１０４は、パワーコンディショナー１１０３および電気機器１１１０に接続される。電力メーター１１０５は、分電盤１１０４および商用電力系統に接続される。
【０１６２】
光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２に供給する。
【０１６３】
接続箱１１０２は、光電変換モジュールアレイ１１０１が発電した直流電力を受け、その受けた直流電力をパワーコンディショナー１１０３へ供給する。
【０１６４】
パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４に供給する。
【０１６５】
分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力および／または電力メーター１１０５を介して受けた商用電力を電気機器１１１０へ供給する。また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも多いとき、余った交流電力を、電力メーター１１０５を介して、商用電力系統へ供給する。
【０１６６】
電力メーター１１０５は、商用電力系統から分電盤１１０４へ向かう方向の電力を計測するとともに、分電盤１１０４から商用電力系統へ向かう方向の電力を計測する。
【０１６７】
図３１は、図３０Ａに示す光電変換モジュールアレイ１１０１の構成を示す概略図である。図３０Ｂを参照して、光電変換モジュールアレイ１１０１は、複数の光電変換モジュール１１２０と、出力端子１１２１，１１２２とを含む。
【０１６８】
複数の光電変換モジュール１１２０は、アレイ状に配列され、直列に接続される。複数の光電変換モジュール１１２０の各々は、図２９に示す光電変換モジュール１０００からなる。
【０１６９】
出力端子１１２１は、直列に接続された複数の光電変換モジュール１１２０の一方端に位置する光電変換モジュール１１２０に接続される。
【０１７０】
出力端子１１２２は、直列に接続された複数の光電変換モジュール１１２０の他方端に位置する光電変換モジュール１１２０に接続される。
【０１７１】
太陽光発電システム１１００における動作を説明する。光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を、接続箱１１０２を介してパワーコンディショナー１１０３へ供給する。
【０１７２】
パワーコンディショナー１１０３は、光電変換モジュールアレイ１１０１から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４へ供給する。
【０１７３】
分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力以上であるとき、パワーコンディショナー１１０３から受けた交流電力を電気機器１１１０に供給する。そして、分電盤１１０４は、余った交流電力を、電力メーター１１０５を介して商用電力系統へ供給する。
【０１７４】
また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナー１１０３から受けた交流電力を電気機器１１１０へ供給する。
【０１７５】
なお、本実施形態による太陽光発電システムは、図２９、３０Ａに示す構成に限らず、第１実施形態及び第１実施形態の変形例、第２実施形態から第５実施形態に係る光電変換装置のいずれかを用いる限り、どのような構成であってもよい。また、図３０Ｂに示すようにパワーコンディショナー１１０３には蓄電池１１０６が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池１１０６に蓄電された電力を供給することができる。蓄電池１１０６はパワーコンディショナー１１０３に内蔵されていてもよい。
【０１７６】
＜第７実施形態＞
図３２Ａは、本実施形態に係る太陽光発電システムの構成を示す概略図である。太陽光発電システム１２００は、サブシステム１２０１〜１２０ｎ（ｎは２以上の整数）と、パワーコンディショナー１２１１〜１２１ｎと、変圧器１２２１とを備える。太陽光発電システム１２００は、図３０Ａ、Ｂに示す太陽光発電システム１１００よりも規模が大きい太陽光発電システムである。
【０１７７】
パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎに接続される。
【０１７８】
変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎおよび商用電力系統に接続される。
【０１７９】
サブシステム１２０１〜１２０ｎの各々は、モジュールシステム１２３１〜１２３ｊ（ｊは２以上の整数）からなる。
【０１８０】
モジュールシステム１２３１〜１２３ｊの各々は、光電変換モジュールアレイ１３０１〜１３０ｉ（ｉは２以上の整数）と、接続箱１３１１〜１３１ｉと、集電箱１３２１とを含む。
【０１８１】
光電変換モジュールアレイ１３０１〜１３０ｉの各々は、図３０Ａに示す光電変換モジュールアレイ１１０１と同じ構成からなる。
【０１８２】
接続箱１３１１〜１３１ｉは、それぞれ、光電変換モジュールアレイ１３０１〜１３０ｉに接続される。
【０１８３】
集電箱１３２１は、接続箱１３１１〜１３１ｉに接続される。また、サブシステム１２０１のｊ個の集電箱１３２１は、パワーコンディショナー１２１１に接続される。サブシステム１２０２のｊ個の集電箱１３２１は、パワーコンディショナー１２１２に接続される。以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、パワーコンディショナー１２１ｎに接続される。
【０１８４】
モジュールシステム１２３１のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を、それぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。モジュールシステム１２３２のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ、接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。以下、同様にして、モジュールシステム１２３ｊのｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ、接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。
【０１８５】
そして、サブシステム１２０１のｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１１へ供給する。
【０１８６】
サブシステム１２０２のｊ個の集電箱１３２１は、同様にして直流電力をパワーコンディショナー１２１２へ供給する。
【０１８７】
以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１ｎへ供給する。
【０１８８】
パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。
【０１８９】
変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎから交流電力を受け、その受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。
【０１９０】
なお、本実施形態による太陽光発電システムは、図３２Ａに示す構成に限らず、第１実施形態及び第１実施形態の変形例と、第２実施形態から第５実施形態に係る光電変換装置のいずれかを用いる限り、どのような構成であってもよい。
【０１９１】
また、図３２Ｂに示すようにパワーコンディショナー１２１１〜１２１ｎに蓄電池１２１３が接続されていてもよいし、蓄電池１２１３がパワーコンディショナー１２１１〜１２１ｎに内蔵されていてもよい。この場合、パワーコンディショナー１２１１〜１２１ｎは、集電箱１３２１から受けた直流電力の一部または全部を適切に電力変換して、蓄電池１２１３に蓄電することができる。蓄電池１２１３に蓄電された電力は、サブシステム１２０１〜１２０ｎの発電量に応じて適宜パワーコンディショナー１２１１〜１２１ｎ側に供給され、適切に電力変換されて変圧器１２２１へ供給される。
【０１９２】
＜変形例＞
以上、本発明の第１〜第７実施形態にかかる光電変換装置について説明した。本発明の光電変換装置は上述の各実施形態のみに限定されず、発明の範囲内で種々の変更が可能である。また、各実施形態は、適宜組み合わせて実施することが可能である。
【０１９３】
（１）上述した第１実施形態〜第７実施形態において、光電変換装置におけるシリコン基板１０１の導電型がｎ型の場合を説明したが、シリコン基板１０１はｐ型であってもよい。
【０１９４】
（２）上述した第１実施形態〜第７実施形態では、シリコン基板１０１の受光面に反射防止膜１０４が形成されている場合を説明したが、反射防止膜１０４が形成されていなくてもよい。また、反射防止膜１０４に代えて、高濃度のｎ型ドーパントが拡散されたｎ+層が形成されていてもよい。あるいは、シリコン基板１０１の受光面と反射防止膜１０４との間に、高濃度のｎ型ドーパントが拡散されたｎ+層が形成されていてもよい。または、シリコン基板１０１と反射防止膜１０４との間に、ｉ型非晶質半導体層１０２ｉ及びｎ型非晶質半導体層１０２ｎを順次形成して挟んでもよい。
【０１９５】
（３）上述した第１実施形態〜第４実施形態では、シリコン基板１０１の裏面の全面に、ｉ型非晶質半導体層１０２ｉを形成した後、ｉ型非晶質半導体層１０２ｉの上にｐ型非晶質半導体層１０２ｐを形成し、その後、ｎ型非晶質半導体層１０２ｎを形成する例を説明したが、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの形成順序はこれに限定されない。例えば、ｉ型非晶質半導体層１０２ｉを形成した後、ｎ型非晶質半導体層１０２ｎをｉ型非晶質半導体層１０２ｉの上に形成し、その後、ｐ型非晶質半導体層１０２ｐをｉ型非晶質半導体層１０２ｉの上に形成してもよい。
【０１９６】
（４）上述した第１実施形態〜第７実施形態において、光電変換装置におけるシリコン基板１０１の受光面にテクスチャが形成されている例を説明したが、シリコン基板１０１の裏面にテクスチャが形成されていてもよい。図３３は、本変形例における光電変換装置の断面を表す模式図である。図３３に示すように、光電変換装置１Ｇは、シリコン基板１０１の受光面だけでなく、裏面にもテクスチャが形成されている。また、シリコン基板１０１の裏面に形成されたテクスチャの凹凸に沿って、ｉ型非晶質半導体層１０２ｉ、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐが形成されている。
【０１９７】
シリコン基板１０１の裏面にテクスチャが形成されている場合、フォトマスクを用いてｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐと、電極１０３（１０３ｎ、１０３ｐ）を形成すると、レジストの膜厚や露光量が不均一となり、所望する形状を得ることが難しい。本変形例では、シリコン基板１０１の裏面にテクスチャが形成されている場合であっても、例えば、第１実施形態と同様のメタルマスクを用いることで、所望する形状のｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐと、電極１０３とを形成することができる。
【図１】
2016185752.tif 000003
【図２Ａ】
2016185752.tif 000004
【図２Ｂ】
2016185752.tif 000005
【図３Ａ】
2016185752.tif 000006
【図３Ｂ】
2016185752.tif 000007
【図３Ｃ】
2016185752.tif 000008
【図３Ｄ】
2016185752.tif 000009
【図４】
2016185752.tif 000010
【図５Ａ】
2016185752.tif 000011
【図５Ｂ】
2016185752.tif 000012
【図５Ｃ】
2016185752.tif 000013
【図５Ｄ】
2016185752.tif 000014
【図５Ｅ】
2016185752.tif 000015
【図５Ｆ】
2016185752.tif 000016
【図６】
2016185752.tif 000017
【図７】
2016185752.tif 000018
【図８】
2016185752.tif 000019
【図９Ａ】
2016185752.tif 000020
【図９Ｂ】
2016185752.tif 000021
【図１０】
2016185752.tif 000022
【図１１】
2016185752.tif 000023
【図１２】
2016185752.tif 000024
【図１３】
2016185752.tif 000025
【図１４Ａ】
2016185752.tif 000026
【図１４Ｂ】
2016185752.tif 000027
【図１５】
2016185752.tif 000028
【図１６】
2016185752.tif 000029
【図１７Ａ】
2016185752.tif 000030
【図１７Ｂ】
2016185752.tif 000031
【図１８】
2016185752.tif 000032
【図１９】
2016185752.tif 000033
【図２０Ａ】
2016185752.tif 000034
【図２０Ｂ】
2016185752.tif 000035
【図２１】
2016185752.tif 000036
【図２２】
2016185752.tif 000037
【図２３Ａ】
2016185752.tif 000038
【図２３Ｂ】
2016185752.tif 000039
【図２４】
2016185752.tif 000040
【図２５】
2016185752.tif 000041
【図２６Ａ】
2016185752.tif 000042
【図２６Ｂ】
2016185752.tif 000043
【図２７Ａ】
2016185752.tif 000044
【図２７Ｂ】
2016185752.tif 000045
【図２７Ｃ】
2016185752.tif 000046
【図２７Ｄ】
2016185752.tif 000047
【図２８Ａ】
2016185752.tif 000048
【図２８Ｂ】
2016185752.tif 000049
【図２８Ｃ】
2016185752.tif 000050
【図２８Ｄ】
2016185752.tif 000051
【図２９】
2016185752.tif 000052
【図３０Ａ】
2016185752.tif 000053
【図３０Ｂ】
2016185752.tif 000054
【図３１】
2016185752.tif 000055
【図３２Ａ】
2016185752.tif 000056
【図３２Ｂ】
2016185752.tif 000057
【図３３】
2016185752.tif 000058
【国際調査報告】
2016185752.tif 000059
2016185752.tif 000060
2016185752.tif 000061
2016185752.tif 000062