(57)【要約】  パルス幅補正回路（１）は、出力信号Ｓ_ＯＵＴがローレベルである状態が第１時間経過した後に入力信号Ｓ_ＩＮがローレベルからハイレベルに変化した場合に出力信号Ｓ_ＯＵＴをハイレベルに固定し、出力信号Ｓ_ＯＵＴがハイレベルである状態が所定時間経過した後に入力信号Ｓ_ＩＮがハイレベルからローレベルに変化した場合に出力信号Ｓ_ＯＵＴをローレベルに固定する固定部（１０）と、出力信号Ｓ_ＯＵＴが固定された後に第２時間経過したときに、固定された出力信号Ｓ_ＯＵＴを解除する解除部（２０）とを備える。
2018008140.tif 000002
【特許請求の範囲】
【請求項１】
入力信号のパルス幅を補正して出力信号を生成するパルス幅補正回路であって、
前記出力信号がローレベルである状態が第１時間経過した後に前記入力信号がローレベルからハイレベルに変化した場合に、前記出力信号をハイレベルに固定し、前記出力信号がハイレベルである状態が前記第１時間経過した後に前記入力信号がハイレベルからローレベルに変化した場合に、前記出力信号をローレベルに固定する固定部と、
前記出力信号が固定されてから第２時間経過したときに、固定された前記出力信号を解除する解除部とを備える、パルス幅補正回路。
【請求項２】
前記固定部は、
前記入力信号および前記出力信号を受けるＯＲ回路と、
前記入力信号および前記出力信号を受けるＡＮＤ回路と、
前記ＯＲ回路および前記ＡＮＤ回路のいずれか一方の出力を前記出力信号として出力するセレクタとを備え、
前記解除部は、前記出力信号を前記第２時間遅延させる遅延素子を備え、
前記セレクタは、前記遅延素子の出力がローレベルの場合に前記ＯＲ回路の出力を前記出力信号として出力し、前記遅延素子の出力がハイレベルの場合に前記ＡＮＤ回路の出力を前記出力信号として出力する、請求項１に記載のパルス幅補正回路。
【請求項３】
前記第２時間は、前記入力信号のパルス周期の１／２以下である、請求項１または２に記載のパルス幅補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された信号のパルス幅を補正するパルス幅補正回路に関する。
【背景技術】
【０００２】
信号が回路を通過するとき、入力信号に対する出力信号の立上がりの遅延時間と、入力信号に対する出力信号の立下がりの遅延時間との間でずれが生じることがある。このため、多段に接続された回路を信号が通過した場合、信号のハイレベルまたはローレベルのパルスの期間が徐々に減少し、データの消失が起こりうる。【０００３】
なお、以下では、パルスのレベルを特定しない場合のパルスの期間を「パルス幅」とし、ローレベルのパルスの期間を「ローレベルパルス幅」とし、ハイレベルのパルスの期間を「ハイレベルパルス幅」とする。【０００４】
特開２００６−６７４１４号公報（特許文献１）には、パルス幅の減少を解消するために、入力信号を立上がりのタイミングで２分周する第１の２分周器と、入力信号を立下がりのタイミングで２分周する第２の２分周器と、第１の２分周器の出力信号および第２の２分周器の出力信号のうちの一方を所定時間遅延する遅延素子と、第１の２分周器の出力信号および第２の２分周器の出力信号のうちの他方と遅延素子の出力信号とをその入力とし、ハイレベルパルス幅もしくはローレベルパルス幅が、遅延素子の遅延時間の分だけ広くなる方向に補正された出力信号を出力する論理回路とを備えたパルス幅補正回路が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−６７４１４号公報
【特許文献２】特開２００９−２５３９５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特開２００６−６７４１４号公報に記載の技術では、遅延素子は、第１の２分周器の出力信号および第２の２分周器の出力信号のうちの一方のみを遅延する。そのため、ハイレベルパルス幅およびローレベルパルス幅のいずれか一方しか補正できない。【０００７】
また、特開２００６−６７４１４号公報に記載のパルス幅補正回路は、ハイレベルパルス幅の補正を行う場合、入力信号のハイレベルパルス幅が十分に長いときであっても、パルス幅を広げる補正を行う。そのため、当該ハイレベルのパルス終了から次のハイレベルのパルスまでのローレベルの期間が短くなり、出力先の回路の動作に必要なローレベル期間を満たさなくなるという問題がある。同様に、特開２００６−６７４１４号公報に記載のパルス幅補正回路は、ローレベルパルス幅の補正を行う場合、入力信号のローレベルパルス幅が十分に長いときであっても、パルス幅を広げる補正を行う。そのため、当該ローレベルのパルス終了から次のローレベルのパルスまでのハイレベルの期間が短くなり、出力先の回路の動作に必要なハイレベル期間を満たさなくなるという問題がある。【０００８】
本発明は、上記課題を解決するためになされたものであって、ローレベルパルス幅およびハイレベルパルス幅のいずれも補正でき、かつ、パルス終了から次のパルスまでの期間を確保できるパルス幅補正回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のパルス幅補正回路は、入力信号のパルス幅を補正して出力信号を生成する回路であって、固定部と解除部とを備える。【００１０】
固定部は、前記出力信号がローレベルである状態が第１時間以上経過した後に前記入力信号がローレベルからハイレベルに変化した場合に、前記出力信号をハイレベルに固定し、前記出力信号がハイレベルである状態が前記第１時間以上経過した後に前記入力信号がハイレベルからローレベルに変化した場合に、前記出力信号をローレベルに固定する。解除部は、前記出力信号が固定された後に第２時間経過したときに、固定された前記出力信号を解除する。
【発明の効果】
【００１１】
本発明によれば、ハイレベルおよびローレベルのいずれの入力信号のパルスについても、第２時間未満のパルス幅を有する場合には第２時間のパルス幅の出力信号に補正される。このため、後段の回路におけるパルスの消失を抑制できる。また、入力信号が第２時間以上のパルス幅を有する場合には、パルス幅が補正されることなく出力信号が生成される。このため、パルス終了から次のパルスまでの期間を確保できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係るパルス幅補正回路の構成を示す図である。
【図２】パルス幅補正回路の動作例１を示す信号波形図である。
【図３】パルス幅補正回路の動作例２を示す信号波形図である。
【図４】パルス幅補正回路の動作例３を示す信号波形図である。
【図５】パルス幅補正回路の動作例４を示す信号波形図である。
【図６】入力信号が固定時間よりも長いパルス幅を有するときの、本発明の実施の形態と比較形態との出力信号の比較を示す信号波形図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一又は相当部分には同一符号を付してその説明は繰返さない。
【００１４】
（装置の構成）
図１は、本発明の実施の形態に係るパルス幅補正回路の構成を示す図である。パルス幅補正回路１は、入力信号Ｓ_ＩＮのパルス幅の補正を行い、出力信号Ｓ_ＯＵＴを出力する。パルス幅補正回路１は、固定部１０と解除部２０とを備える。
【００１５】
固定部１０は、入力信号Ｓ_ＩＮの入力を受け付け、出力信号Ｓ_ＯＵＴを出力する。このとき、固定部１０は、出力信号Ｓ_ＯＵＴがローレベルである状態が所定時間（第１時間）以上経過した後に入力信号Ｓ_ＩＮがローレベルからハイレベルに変化した場合に、出力信号Ｓ_ＯＵＴをハイレベルに固定する。また、固定部１０は、出力信号Ｓ_ＯＵＴがハイレベルである状態が所定時間（第１時間）以上経過した後に入力信号Ｓ_ＩＮがハイレベルからローレベルに変化した場合に、出力信号Ｓ_ＯＵＴをローレベルに固定する。
【００１６】
固定部１０が出力信号Ｓ_ＯＵＴをハイレベルに固定している間、固定部１０は、入力信号Ｓ_ＩＮのレベルにかかわらず、ハイレベルの出力信号Ｓ_ＯＵＴを出力し続ける。同様に、固定部１０が出力信号Ｓ_ＯＵＴをローレベルに固定している間、固定部１０は、入力信号Ｓ_ＩＮのレベルにかかわらず、ローレベルの出力信号Ｓ_ＯＵＴを出力し続ける。
【００１７】
解除部２０は、固定部１０が出力信号Ｓ_ＯＵＴのレベルを固定してから所定の固定時間（第２時間に対応する）経過したときに、固定部１０による出力信号Ｓ_ＯＵＴのレベルの固定を解除する。固定部１０による出力信号Ｓ_ＯＵＴのレベルの固定が解除されることにより、固定部１０は、入力信号Ｓ_ＩＮのレベルに応じた出力信号Ｓ_ＯＵＴを出力する。すなわち、固定部１０は、出力信号Ｓ_ＯＵＴの固定が解除されたタイミングで入力信号Ｓ_ＩＮがハイレベルの場合にハイレベルの出力信号Ｓ_ＯＵＴを出力し、出力信号Ｓ_ＯＵＴの固定が解除されたタイミングで入力信号Ｓ_ＩＮがローレベルの場合にローレベルの出力信号Ｓ_ＯＵＴを出力する。
【００１８】
このように、固定部１０が固定時間だけ出力信号Ｓ_ＯＵＴの固定を継続するため、例えば入力信号Ｓ_ＩＮがローレベルからハイレベルに変化した後、固定時間経過するまでの間に入力信号Ｓ_ＩＮがハイレベルからローレベルに変化した場合であっても、ハイレベルが固定時間継続した出力信号Ｓ_ＯＵＴが出力される。同様に入力信号Ｓ_ＩＮがハイレベルからローレベルに変化した後、固定時間経過するまでの間に入力信号Ｓ_ＩＮがローレベルからハイレベルに変化した場合であっても、ローレベルが固定時間継続した出力信号Ｓ_ＯＵＴが出力される。すなわち、入力信号Ｓ_ＩＮのパルス幅が固定時間未満の場合、固定部１０は、パルス幅を固定時間に広げた出力信号Ｓ_ＯＵＴを生成し出力する。
【００１９】
ここで、固定時間は、パルス幅補正回路１の後段の回路でパルスが消失しないパルス幅の最小値または当該最小値よりも大きな値が設定される。これにより、入力信号Ｓ_ＩＮのパルス幅が固定時間未満であったとしても、後段の回路において消失しないパルス幅に補正された出力信号Ｓ_ＯＵＴが出力されるため、後段の回路でのパルスの消失を抑制できる。
【００２０】
さらに、固定時間は、入力信号Ｓ_ＩＮの仕様上最短のパルス周期（パルスの開始時から次のパルスの開始時までの期間）の１／２以下とすることが好ましい。これにより、パルス幅を広げる補正が行われた出力信号Ｓ_ＯＵＴにおいて、当該パルス終了から次のパルスまでの期間としてパルス周期の１／２以上を確保することができる。
【００２１】
また、上述したように、固定部１０が出力信号Ｓ_ＯＵＴの固定を開始してから固定時間経過後に、当該固定が解除される。そのため、例えば入力信号Ｓ_ＩＮがローレベルからハイレベルに変化してから固定時間経過後に入力信号Ｓ_ＩＮがハイレベルからローレベルに変化した場合、出力信号Ｓ_ＯＵＴの固定が解除されているため、固定部１０は、入力信号Ｓ_ＩＮのレベルに応じて、出力信号Ｓ_ＯＵＴのレベルもハイレベルからローレベルに変化させる。
【００２２】
同様に、入力信号Ｓ_ＩＮがハイレベルからローハイレベルに変化してから固定時間経過後に入力信号Ｓ_ＩＮがローレベルからハイレベルに変化した場合、出力信号Ｓ_ＯＵＴの固定が解除されているため、固定部１０は、入力信号Ｓ_ＩＮのレベルに応じて、出力信号Ｓ_ＯＵＴのレベルもローレベルからハイレベルに変化させる。
【００２３】
このように、入力信号Ｓ_ＩＮのパルス幅が固定時間以上の場合、固定部１０は、入力信号Ｓ_ＩＮのパルス幅と同じパルス幅を有する出力信号Ｓ_ＯＵＴを出力する。これにより、パルス終了から次のパルスまでの期間が短くなることを防止できる。
【００２４】
次に、固定部１０および解除部２０の具体的な構成について説明する。図１に示されるように、固定部１０は、ＯＲ回路１０１と、ＡＮＤ回路１０２と、セレクタ１０３とを備える。また、解除部２０は遅延素子２０１を備える。
【００２５】
ＯＲ回路１０１は、入力信号Ｓ_ＩＮおよび出力信号Ｓ_ＯＵＴを入力として受け、出力信号Ｓ１をセレクタ１０３に出力する。
【００２６】
ＡＮＤ回路１０２は、入力信号Ｓ_ＩＮおよび出力信号Ｓ_ＯＵＴを入力として受け、出力信号Ｓ２をセレクタ１０３に出力する。
【００２７】
セレクタ１０３は、ＯＲ回路１０１の出力信号Ｓ１およびＡＮＤ回路１０２の出力信号Ｓ２を入力として受け、出力信号Ｓ１，Ｓ２のいずれかを出力信号Ｓ_ＯＵＴとして出力する。具体的には、セレクタ１０３は、遅延素子２０１の出力信号Ｓ３を切替信号として受け、切替信号がローレベルの場合に、ＯＲ回路１０１の出力信号Ｓ１を出力信号Ｓ_ＯＵＴとして出力し、切替信号がハイレベルの場合に、ＡＮＤ回路１０２の出力信号Ｓ２を出力信号Ｓ_ＯＵＴとして出力する。
【００２８】
遅延素子２０１は、セレクタ１０３の出力端子に接続され、セレクタ１０３の出力である出力信号Ｓ_ＯＵＴを上記の固定時間だけ遅延させた出力信号Ｓ３をセレクタ１０３に出力する。遅延素子２０１の遅延時間（つまり固定時間）は例えば７μｓである。
【００２９】
（パルス幅補正回路の動作例１）
次に、パルス幅補正回路１の具体的な動作例１について説明する。動作例１は、入力される入力信号Ｓ_ＩＮが定常的にローレベルの例である。具体的には、ローレベルの出力信号Ｓ_ＯＵＴが所定時間（本実施形態では固定時間と同一）以上経過した状態で、固定時間よりも短いハイレベルパルス幅を有する入力信号Ｓ_ＩＮが入力された例である。
【００３０】
図２は、動作例１における、入力信号Ｓ_ＩＮ、ＯＲ回路の出力信号Ｓ１、ＡＮＤ回路の出力信号Ｓ２、出力信号Ｓ_ＯＵＴおよび遅延素子２０１の出力信号Ｓ３のタイミングチャートである。図２において、Ｔは固定時間、Ｗ０はパルス幅、Ｐ０はパルス周期を示している。なお、図３から図６においても同様である。
【００３１】
図２に示されるように、ローレベルの出力信号Ｓ_ＯＵＴが固定時間Ｔ以上経過した状態の時刻ｔ１では、遅延素子２０１の出力信号Ｓ３もローレベル（図中Ｌと記す）であり、セレクタ１０３は、ＯＲ回路１０１の出力信号Ｓ１を出力信号Ｓ_ＯＵＴとして出力する。そのため、時刻ｔ１において、入力信号Ｓ_ＩＮがローレベルからハイレベル（図中Ｈと記す）に変化し、ＯＲ回路１０１の出力信号Ｓ１がローレベルからハイレベルに変化すると、セレクタ１０３は、出力信号Ｓ_ＯＵＴをローレベルからハイレベルに変化させる。このとき、入力信号Ｓ_ＩＮおよび出力信号Ｓ_ＯＵＴの両方がローレベルからハイレベルに変化するため、ＡＮＤ回路１０２の出力信号Ｓ２もローレベルからハイレベルに変化する。
【００３２】
次に、固定時間Ｔよりも短いパルス幅Ｗ０だけ経過した時刻ｔ２において、入力信号Ｓ_ＩＮがハイレベルからローレベルに変化する。このとき、入力信号Ｓ_ＩＮの変化に合わせて、ＡＮＤ回路１０２の出力信号Ｓ２がハイレベルからローレベルに変化するが、ＯＲ回路１０１の出力信号Ｓ１は、ハイレベルの出力信号Ｓ_ＯＵＴによりハイレベルを維持する。また、時刻ｔ２では、出力信号Ｓ_ＯＵＴがローレベルからハイレベルに変化した時刻ｔ１より固定時間Ｔ（つまり、遅延素子２０１の遅延時間）が経過していないため、遅延素子２０１の出力信号Ｓ３はローレベルを維持している。そのため、セレクタ１０３は、ＯＲ回路１０１のハイレベルの出力信号Ｓ１を出力信号Ｓ_ＯＵＴとして出力し続ける。
【００３３】
次に、時刻ｔ１から固定時間Ｔだけ経過した時刻ｔ３では、遅延素子２０１の出力信号Ｓ３がローレベルからハイレベルに変化する。この結果、セレクタ１０３は、ＡＮＤ回路１０２の出力信号Ｓ２を出力信号Ｓ_ＯＵＴとして出力する。ＡＮＤ回路１０２の出力信号Ｓ２は、時刻ｔ２において、入力信号Ｓ_ＩＮの変化に合わせてハイレベルからローレベルへと変化している。そのため、セレクタ１０３は、時刻ｔ３において、出力信号Ｓ_ＯＵＴをハイレベルからローレベルに変化させる。このとき、入力信号Ｓ_ＩＮおよび出力信号Ｓ_ＯＵＴの両方がローレベルとなるため、ＯＲ回路１０１の出力信号Ｓ１もハイレベルからローレベルへと変化する。
【００３４】
このように、固定時間Ｔよりも短いパルス幅Ｗ０の入力信号Ｓ_ＩＮが入力された場合、入力信号Ｓ_ＩＮの立下がりのタイミングである時刻ｔ２では、出力信号Ｓ_ＯＵＴがハイレベルに固定され、固定時間Ｔが経過した時刻ｔ３に出力信号Ｓ_ＯＵＴが立下がる。これにより、固定時間Ｔのハイレベルパルス幅を有する出力信号Ｓ_ＯＵＴが出力される。
【００３５】
次に、時刻ｔ３から固定時間Ｔが経過した時刻ｔ４では、遅延素子２０１の出力信号Ｓ３がハイレベルからローレベルに変化する。この結果、セレクタ１０３は、ＯＲ回路１０１の出力信号Ｓ１を出力信号Ｓ_ＯＵＴとして出力する。ＯＲ回路１０１の出力信号Ｓ１は、時刻ｔ３においてローレベルに変化しているため、セレクタ１０３は、遅延素子２０１の出力信号Ｓ３の変化後も、ローレベルの出力信号Ｓ_ＯＵＴを出力し続けることになる。
【００３６】
その後、時刻ｔ５において、次のパルスに応じて入力信号Ｓ_ＩＮがローレベルからハイレベルに変化する。ここで、固定時間Ｔがパルス周期Ｐ０（時刻ｔ１から時刻ｔ５までの期間）の１／２以下に設定されているため、出力信号Ｓ_ＯＵＴがローレベルに変化した時刻ｔ３から時刻ｔ５までの期間は固定時間Ｔ以上となる。すなわち、時刻ｔ５は、時刻ｔ１と同様に、ローレベルの出力信号Ｓ_ＯＵＴが固定時間Ｔ以上経過した状態であり、遅延素子２０１の出力信号Ｓ３もローレベルである。そのため、時刻ｔ５において、入力信号Ｓ_ＩＮがローレベルからハイレベルに変化し、ＯＲ回路１０１の出力信号Ｓ１がローレベルからハイレベルに変化すると、セレクタ１０３は、出力信号Ｓ_ＯＵＴをローレベルからハイレベルに変化させる。つまり、入力信号Ｓ_ＩＮのパルスの立上がりを出力信号Ｓ_ＯＵＴに反映させることができる。
【００３７】
（パルス幅補正回路の動作例２）
次に、パルス幅補正回路１の具体的な動作例２について説明する。動作例２は、入力信号Ｓ_ＩＮが定常的にハイレベルの例である。具体的には、ハイレベルの出力信号Ｓ_ＯＵＴが所定時間（本実施形態では固定時間と同一）以上経過した状態で、固定時間よりも短いローレベルパルス幅の入力信号Ｓ_ＩＮが入力された例である。
【００３８】
図３は、動作例２における、入力信号Ｓ_ＩＮ、ＯＲ回路の出力信号Ｓ１、ＡＮＤ回路の出力信号Ｓ２、出力信号Ｓ_ＯＵＴおよび遅延素子２０１の出力信号Ｓ３のタイミングチャートである。
【００３９】
図３に示されるように、ハイレベルの出力信号Ｓ_ＯＵＴが固定時間Ｔ以上経過した状態の時刻ｔ６では、遅延素子２０１の出力信号Ｓ３もハイレベルであり、セレクタ１０３は、ＡＮＤ回路１０２の出力信号Ｓ２を出力信号Ｓ_ＯＵＴとして出力する。そのため、時刻ｔ６において、入力信号Ｓ_ＩＮがハイレベルからローレベルに変化し、ＡＮＤ回路１０２の出力信号Ｓ２がハイレベルからローレベルに変化すると、セレクタ１０３は、出力信号Ｓ_ＯＵＴをハイレベルからローレベルに変化させる。このとき、入力信号Ｓ_ＩＮおよび出力信号Ｓ_ＯＵＴの両方がハイレベルからローレベルに変化するため、ＯＲ回路１０１の出力信号Ｓ１もハイレベルからローレベルに変化する。
【００４０】
次に、固定時間Ｔよりも短いパルス幅Ｗ０だけ経過した時刻ｔ７において、入力信号Ｓ_ＩＮがローレベルからハイレベルに変化する。このとき、入力信号Ｓ_ＩＮの変化に合わせて、ＯＲ回路１０１の出力信号Ｓ１がローレベルからハイレベルに変化するが、ＡＮＤ回路１０２の出力信号Ｓ２は、ローレベルの出力信号Ｓ_ＯＵＴによりローレベルを維持する。また、時刻ｔ７では、出力信号Ｓ_ＯＵＴがハイレベルからローレベルに変化した時刻ｔ６より固定時間Ｔ（つまり、遅延素子２０１の遅延時間）経過していないため、遅延素子２０１の出力信号Ｓ３はハイレベルを維持している。そのため、セレクタ１０３は、ＡＮＤ回路のローレベルの出力信号Ｓ２を出力信号Ｓ_ＯＵＴとして出力し続ける。
【００４１】
次に、時刻ｔ６から固定時間Ｔだけ経過した時刻ｔ８では、遅延素子２０１の出力信号Ｓ３がハイレベルからローレベルに変化する。この結果、セレクタ１０３は、ＯＲ回路１０１の出力信号Ｓ１を出力信号Ｓ_ＯＵＴとして出力する。ＯＲ回路１０１の出力信号Ｓ１は、時刻ｔ７において、入力信号Ｓ_ＩＮの変化に合わせてローレベルからハイレベルへと変化している。そのため、セレクタ１０３は、時刻ｔ８において、出力信号Ｓ_ＯＵＴをローレベルからハイレベルに変化させる。このとき、入力信号Ｓ_ＩＮおよび出力信号Ｓ_ＯＵＴの両方がハイレベルとなるため、ＡＮＤ回路１０２の出力信号Ｓ２もローレベルからハイレベルへと変化する。
【００４２】
このように、固定時間Ｔよりも短いパルス幅Ｗ０の入力信号Ｓ_ＩＮが入力された場合、入力信号Ｓ_ＩＮの立上がりのタイミングである時刻ｔ７では、出力信号Ｓ_ＯＵＴがローレベルに固定され、固定時間Ｔが経過した時刻ｔ８に出力信号Ｓ_ＯＵＴが立上がる。これにより、固定時間Ｔのローレベルのパルス幅を有する出力信号Ｓ_ＯＵＴが出力される。
【００４３】
次に、時刻ｔ８から固定時間Ｔが経過した時刻ｔ９では、遅延素子２０１の出力信号Ｓ３がローレベルからハイレベルに変化する。この結果、セレクタ１０３は、ＡＮＤ回路１０２の出力信号Ｓ２を出力信号Ｓ_ＯＵＴとして出力する。ＡＮＤ回路１０２の出力信号Ｓ２は、時刻ｔ８においてハイレベルに変化しているため、セレクタ１０３は、遅延素子２０１の出力信号Ｓ３の変化後も、ハイレベルの出力信号Ｓ_ＯＵＴを出力し続けることになる。
【００４４】
その後、時刻ｔ１０において、次のパルスに応じて入力信号Ｓ_ＩＮがハイレベルからローレベルに変化する。ここで、固定時間Ｔがパルス周期Ｐ０（時刻ｔ６から時刻ｔ１０までの期間）の１／２以下に設定されているため、出力信号Ｓ_ＯＵＴがハイレベルに変化した時刻ｔ８から時刻ｔ１０までの期間は固定時間Ｔ以上となる。すなわち、時刻ｔ１０は、ハイレベルの出力信号Ｓ_ＯＵＴが固定時間Ｔ以上経過した状態であり、遅延素子２０１の出力信号Ｓ３もハイレベルである。そのため、時刻ｔ１０において、入力信号Ｓ_ＩＮがハイレベルからローレベルに変化し、ＡＮＤ回路１０２の出力信号Ｓ２がハイレベルからローレベルに変化すると、セレクタ１０３は、出力信号Ｓ_ＯＵＴをハイレベルからローレベルに変化させる。つまり、入力信号Ｓ_ＩＮのパルスの立下がりを出力信号Ｓ_ＯＵＴに反映させることができる。
【００４５】
（パルス幅補正回路の動作例３）
次に、パルス幅補正回路１の具体的な動作例３について説明する。動作例３は、ローレベルの出力信号Ｓ_ＯＵＴが所定時間（本実施形態では固定時間と同一）以上経過した状態で、固定時間以上のハイレベルパルス幅の入力信号Ｓ_ＩＮが入力された例である。
【００４６】
図４は、動作例３における、入力信号Ｓ_ＩＮ、ＯＲ回路の出力信号Ｓ１、ＡＮＤ回路の出力信号Ｓ２、出力信号Ｓ_ＯＵＴおよび遅延素子２０１の出力信号Ｓ３のタイミングチャートである。
【００４７】
図４に示されるように、時刻ｔ１１において、入力信号Ｓ_ＩＮがローレベルからハイレベルに変化すると、図２の時刻ｔ１と同様に、ＯＲ回路１０１の出力信号Ｓ１がローレベルからハイレベルに、出力信号Ｓ_ＯＵＴがローレベルからハイレベルに、ＡＮＤ回路１０２の出力信号Ｓ２がローレベルからハイレベルに変化する。
【００４８】
次に、時刻ｔ１１から固定時間Ｔだけ経過した時刻ｔ１２では、遅延素子２０１の出力信号Ｓ３がローレベルからハイレベルに変化する。この結果、セレクタ１０３の出力である出力信号Ｓ_ＯＵＴは、ＯＲ回路１０１の出力信号Ｓ１からＡＮＤ回路１０２の出力信号Ｓ２に切り替わる。しかしながら、時刻ｔ１１においてＯＲ回路１０１の出力信号Ｓ１およびＡＮＤ回路１０２の出力信号Ｓ２のいずれもローレベルからハイレベルに変化し、この状態が時刻ｔ１２でも継続しているため、時刻ｔ１２において、出力信号Ｓ_ＯＵＴのレベルは変化せず、ハイレベルが維持される。
【００４９】
次に、時刻ｔ１３において、入力信号Ｓ_ＩＮがハイレベルからローレベルに変化する。このとき、入力信号Ｓ_ＩＮの変化に合わせて、ＡＮＤ回路１０２の出力信号Ｓ２がハイレベルからローレベルに変化する。セレクタ１０３は、出力信号Ｓ２の変化に合わせて、出力信号Ｓ_ＯＵＴをハイレベルからローレベルに変化させる。このとき、入力信号Ｓ_ＩＮおよび出力信号Ｓ_ＯＵＴの両方がローレベルとなるため、ＯＲ回路１０１の出力信号Ｓ１もハイレベルからローレベルへと変化する。
【００５０】
なお、時刻ｔ１３から固定時間Ｔが経過した時刻ｔ１４では、遅延素子２０１の出力信号Ｓ３がハイレベルからローレベルに変化する。この結果、セレクタ１０３の出力である出力信号Ｓ_ＯＵＴは、ＡＮＤ回路１０２の出力信号Ｓ２からＯＲ回路１０１の出力信号Ｓ１に切り替わる。しかしながら、時刻ｔ１３において、ＯＲ回路１０１の出力信号Ｓ１およびＡＮＤ回路１０２の出力信号Ｓ２のいずれもハイレベルからローレベルに変化しているため、時刻ｔ１４において、出力信号Ｓ_ＯＵＴのレベルは変化せず、ローレベルが維持される。
【００５１】
このように、固定時間Ｔより長いハイレベルパルス幅の入力信号Ｓ_ＩＮが入力された場合、セレクタ１０３は、入力信号Ｓ_ＩＮと出力信号Ｓ_ＯＵＴとで、立上がりおよび立下がりのそれぞれのタイミングを合わせる。そのため、セレクタ１０３は、パルス幅の補正を行うことなく、入力信号Ｓ_ＩＮのパルス幅と同一のパルス幅を有する出力信号Ｓ_ＯＵＴを出力する。
【００５２】
（パルス幅補正回路の動作例４）
次に、パルス幅補正回路１の具体的な動作例４について説明する。動作例４は、ハイレベルの出力信号Ｓ_ＯＵＴが所定時間（本実施形態では固定時間と同一）以上経過した状態で、固定時間以上のローレベルのパルス幅の入力信号Ｓ_ＩＮが入力された例である。
【００５３】
図５は、動作例４における、入力信号Ｓ_ＩＮ、ＯＲ回路の出力信号Ｓ１、ＡＮＤ回路の出力信号Ｓ２、出力信号Ｓ_ＯＵＴおよび遅延素子２０１の出力信号Ｓ３のタイミングチャートである。
【００５４】
図５に示されるように、時刻ｔ１５において、入力信号Ｓ_ＩＮがハイレベルからローレベルに変化すると、図３の時刻ｔ６と同様に、ＡＮＤ回路１０２の出力信号Ｓ２がハイレベルからローレベルに、出力信号Ｓ_ＯＵＴがハイレベルからローレベルに、ＯＲ回路１０１の出力信号Ｓ１がハイレベルからローレベルに変化する。
【００５５】
次に、時刻ｔ１５から固定時間Ｔだけ経過した時刻ｔ１６では、遅延素子２０１の出力信号Ｓ３がハイレベルからローレベルに変化する。この結果、セレクタ１０３の出力である出力信号Ｓ_ＯＵＴは、ＡＮＤ回路１０２の出力信号Ｓ２からＯＲ回路１０１の出力信号Ｓ１に切り替わる。しかしながら、時刻ｔ１５においてＯＲ回路１０１の出力信号Ｓ１およびＡＮＤ回路１０２の出力信号Ｓ２のいずれもハイレベルからローレベルに変化し、この状態が時刻ｔ１６でも継続しているため、時刻ｔ１６において、出力信号Ｓ_ＯＵＴのレベルは変化せず、ローレベルが維持される。
【００５６】
次に、時刻ｔ１７において、入力信号Ｓ_ＩＮがローレベルからハイレベルに変化する。このとき、入力信号Ｓ_ＩＮの変化に合わせて、ＯＲ回路１０１の出力信号Ｓ１がローレベルからハイレベルに変化することを受けて、セレクタ１０３は、出力信号Ｓ_ＯＵＴをローレベルからハイレベルに変化させる。このとき、入力信号Ｓ_ＩＮおよび出力信号Ｓ_ＯＵＴの両方がハイレベルとなるため、ＡＮＤ回路１０２の出力信号Ｓ２もローレベルからハイレベルへと変化する。
【００５７】
なお、時刻ｔ１７から固定時間Ｔが経過した時刻ｔ１８では、遅延素子２０１の出力信号Ｓ３がローレベルからハイレベルに変化する。この結果、セレクタ１０３の出力である出力信号Ｓ_ＯＵＴは、ＯＲ回路１０１の出力信号Ｓ１からＡＮＤ回路１０２の出力信号Ｓ２に切り替わる。しかしながら、時刻ｔ１７において、ＯＲ回路１０１の出力信号Ｓ１およびＡＮＤ回路１０２の出力信号Ｓ２のいずれもローレベルからハイレベルに変化しているため、時刻ｔ１８において、出力信号Ｓ_ＯＵＴのレベルは変化せず、ハイレベルが維持される。
【００５８】
このように、固定時間Ｔより長いローレベルパルス幅の入力信号Ｓ_ＩＮが入力された場合、セレクタ１０３は、入力信号Ｓ_ＩＮと出力信号Ｓ_ＯＵＴとで、立下がりおよび立上がりのそれぞれのタイミングを合わせる。そのため、セレクタ１０３は、パルス幅の補正を行うことなく、入力信号Ｓ_ＩＮのパルス幅と同一のパルス幅を有する出力信号Ｓ_ＯＵＴを出力する。
【００５９】
（パルス幅補正回路の効果）
上記のように、本実施形態のパルス幅補正回路１は、入力信号Ｓ_ＩＮのパルスがハイレベルおよびローレベルのいずれであっても、当該パルス幅Ｗ０が固定時間Ｔ未満の場合、パルス幅が固定時間Ｔに補正された出力信号Ｓ_ＯＵＴを出力する。すなわち、入力信号Ｓ_ＩＮのパルス幅が固定時間Ｔ未満であったとしても、後段の回路において消失しないパルス幅に補正された出力信号Ｓ_ＯＵＴが出力されるため、後段の回路でのパルスの消失を抑制できる。
【００６０】
また、入力信号Ｓ_ＩＮのパルス幅が固定時間Ｔ以上の場合、パルス幅補正回路１は、入力信号Ｓ_ＩＮのパルス幅と同じパルス幅を有する出力信号Ｓ_ＯＵＴを出力する。
【００６１】
図６は、パルス幅が固定時間Ｔ以上の入力信号Ｓ_ＩＮが入力された場合の、本実施形態の出力信号Ｓ_ＯＵＴと、特開２００６−６７４１４号公報に記載された技術を適用した比較形態の出力信号Ｓ_ＯＵＴとの比較を示す図である。
【００６２】
図６に示されるように、比較形態では、パルス幅の長さにかかわらず、一定量だけパルス幅を広げる補正が行われる。そのため、入力信号Ｓ_ＩＮのパルス幅Ｗ０に対して、出力信号Ｓ_ＯＵＴのパルス幅Ｗ１が長くなっている。そのため、パルス終了から次のパルスまでの期間は、入力信号Ｓ_ＩＮでは（パルス周期Ｐ０−補正前のパルス幅Ｗ０）であるのに対し、（パルス周期Ｐ０−補正後のパルス幅Ｗ１）と短くなってしまう。一方、本実施形態では、パルス終了から次のパルスまでの期間は、入力信号Ｓ_ＩＮと出力信号Ｓ_ＯＵＴとでは変化がない。そのため、本実施形態のパルス幅補正回路１は、比較形態に比べて、固定時間Ｔ以上のパルス幅を有するパルス終了から次のパルスまでの期間を長くすることができ、後段の回路の動作に必要な期間を確保しやすくなる。
【００６３】
また、特開２００６−６７４１４号公報では、パルス幅を広くするために２つのフリップフロップを用いている。また、特開２００９−２５３９５１号公報（特許文献２）では、パルス幅の補正のために電圧制御発振器を用いている。これに対し、本実施形態のパルス幅補正回路１は、図１に示すＯＲ回路１０１、ＡＮＤ回路１０２、セレクタ１０３および遅延素子２０１によりパルス幅の補正を行う。そのため、本実施形態のパルス幅補正回路１は、特開２００６−６７４１４号公報および特開２００９−２５３９５１号公報と比較して、回路面積を小さくすることができる。
【００６４】
例えば、遅延時間（固定時間）が７μｓの遅延素子２０１を用いた本実施形態のパルス幅補正回路１の回路面積は約６３３μｍ２である。これに対し、特開２００６−６７４１４号公報のように２個のフリップフロップを用いた比較形態に係るパルス幅補正回路では、約３５０μｍ２だけ回路面積が大きくなる。つまり、本実施形態のパルス幅補正回路１に比べて、比較形態では回路面積が１．５倍となる。また、特開２００９−２５３９５１号公報に記載されている電圧制御発振器の回路規模は、本実施形態のパルス幅補正回路１の回路面積に比べて格段に大きい。
【００６５】
（変形例）
上記の説明では、固定部１０がＯＲ回路１０１とＡＮＤ回路１０２とセレクタ１０３とを備える形態としたが、固定部１０は、例えば、出力信号Ｓ_ＯＵＴがローレベルである状態が所定時間経過した後において入力信号Ｓ_ＩＮがローレベルからハイレベルに変化した場合に、出力信号Ｓ_ＯＵＴをハイレベルに固定し、出力信号Ｓ_ＯＵＴがハイレベルである状態が所定時間経過した後において入力信号Ｓ_ＩＮがハイレベルからローレベルに変化した場合に、出力信号Ｓ_ＯＵＴをローレベルに固定するとともに、解除部２０からの指示に応じて出力信号Ｓ_ＯＵＴの固定を解除するプログラムが記憶された記憶部と、当該プログラムを実行するプロセッサとで構成されていてもよい。
【００６６】
また、上記の説明では、解除部２０が遅延素子２０１を備える形態としたが、解除部２０は、固定部１０による出力信号Ｓ_ＯＵＴの固定が開始されてから固定時間経過後に固定部１０に対して当該固定の解除指示を出力するプログラムが記憶された記憶部と、当該プログラムを実行するプロセッサとで構成されていてもよい。
【００６７】
なお、上記の説明では、固定部１０が出力信号Ｓ_ＯＵＴの固定を行う条件として定められている、出力信号Ｓ_ＯＵＴがローレベルまたはハイレベルの状態を継続している所定時間（第１時間）を固定時間（第２時間）と同一とした。しかしながら、固定部１０および解除部２０を、プログラムを記憶した記憶部およびプロセッサで構成する場合、当該所定時間（第１時間）と固定時間（第２時間）とを異ならせてもよい。
【００６８】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６９】
１  パルス幅補正回路、１０  固定部、２０  解除部、１０１  ＯＲ回路、１０２  ＡＮＤ回路、１０３  セレクタ、２０１  遅延素子。
【図１】
2018008140.tif 000003
【図２】
2018008140.tif 000004
【図３】
2018008140.tif 000005
【図４】
2018008140.tif 000006
【図５】
2018008140.tif 000007
【図６】
2018008140.tif 000008
【国際調査報告】
2018008140.tif 000009
2018008140.tif 000010
2018008140.tif 000011
2018008140.tif 000012