(57)【要約】  本開示は、画素特性の劣化を抑止するとともに、VSL動作範囲を確保することができるようにする固体撮像素子、および電子装置に関する。本開示の第１の側面である固体撮像素子は、各画素にそれぞれ対応する複数の光電変換部と、前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、前記供給画素単位における前記複数のトランジスタの配置は対称性を有し、前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる。本開示は、例えば裏面照射型CMOSイメージセンサに適用できる。
2016163240.tif 000002
【特許請求の範囲】
【請求項１】
各画素にそれぞれ対応する複数の光電変換部と、
前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、
前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
固体撮像素子。
【請求項２】
スイッチとして機能する前記トランジスタは、前記蓄積部に対する付加容量を有効または無効に切り替えることによって前記変換効率を切り替える
請求項１に記載の固体撮像素子。
【請求項３】
前記付加容量には、スイッチとして機能する前記トランジスタ自体の容量、および拡散容量が含まれる
請求項２に記載の固体撮像素子。
【請求項４】
前記付加容量には、さらに配線容量が含まれる
請求項３に記載の固体撮像素子。
【請求項５】
前記共有画素単位には、複数の前記蓄積部が含まれる
請求項２に記載の固体撮像素子。
【請求項６】
前記共有画素単位には、
各画素にそれぞれ対応する８個の前記光電変換部と、
４個の前記光電変換部によって共有される２個の前記蓄積部が含まれる
請求項２に記載の固体撮像素子。
【請求項７】
前記共有画素単位には、複数の前記蓄積部を接続する蓄積部配線が含まれ、
前記蓄積部配線の周囲には中空領域が形成されている
請求項２に記載の固体撮像素子。
【請求項８】
素子分離の少なくとも一部には、酸化膜が用いられている
請求項２に記載の固体撮像素子。
【請求項９】
素子分離は、イオンインプラントにより形成されている
請求項２に記載の固体撮像素子。
【請求項１０】
各画素にそれぞれ対応する複数の光電変換部と、
前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子が搭載された電子装置において、
前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子、および電子装置に関し、特に、画素サイズを微細化したり、駆動電力を低電圧化したりする場合に用いて好適な固体撮像素子、および電子装置に関する。
【背景技術】
【０００２】
CMOSイメージセンサに代表される固体撮像素子では、画素数の増加に伴い、画素サイズの微細化が顕著である。特に、裏面照射型CMOSイメージセンサでは、レイアウトの自由度の高さを生かして、例えば、複数の画素（にそれぞれ対応するＰＤ（フォトダイオード））でＦＤ（フローティングデュフージョン）や各種の画素Tr.（トランジスタ）などを共有する様々な画素共有のレイアウトが提案されている。【０００３】
しかしながら、画素サイズを例えば１μｍ程度まで微細化していくと、上述したような画素共有の技術を用いても、画素Tr.等のレイアウトに制限を受けることになる。具体的には、画素サイズの微細化に伴い、ＰＤの開口率が最大となるように設計すると、その分だけ画素Tr.の占有面積を小さくする必要がある。この場合、画素サイズや画素Tr.のレイアウトによっては、ＦＤを共有する複数の画素間で感度（出力）等の特性にばらつきが生じてしまうことがあった。【０００４】
そこで従来、そのような不具合を抑止するために、各種のゲート（画素Tr.）の密度と、S（ソース）/D（ドレイン）のレイアウトに対称性を持たせることにより、ＦＤを共有する画素間での感度の違いを低減させることができる方法が提案されている（例えば特許文献１参照）。【０００５】
図１は、特許文献１に開示されている、８画素（にそれぞれ対応するＰＤ）で２つのＦＤを共有するようにされている裏面照射型CMOSイメージセンサの共有画素単位のレイアウトの一例を示している。【０００６】
この画素共有単位１１０は、第１受光部２１、第２受光部２２、第１トランジスタ群３１、および第２トランジスタ群３２から構成される。さらに、画素共有単位１１０は、第１受光部２１に対応する第１ウエルコンタクト２３ａと、第２受光部２２に対応する第２ウエルコンタクト２３ｂを有する。【０００７】
第１受光部２１は、４つのＰＤ１１１乃至１１４と、それらが共有するＦＤ１６ａと、ＰＤ１１１乃至１１４とＦＤ１６ａをそれぞれ接続する転送ゲート１２１ａ乃至１２４ａから構成される。【０００８】
同様に、第２受光部２２は、４つのＰＤ１１５乃至１１８と、それらが共有するＦＤ１６ｂと、ＰＤ１１５乃至１１８とＦＤ１６ｂをそれぞれ接続する転送ゲート１２５ａ乃至１２８ａから構成される。【０００９】
第１トランジスタ群３１は、増幅ゲート１３ａ、選択ゲート１５ａ、およびＳ／Ｄ３１ａ乃至３１ｃから構成されており、これらは、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄの順に、Ｓ／Ｄと画素Tr.が左右対称に配置されている。【００１０】
第２トランジスタ群３２は、第１リセットゲート１４ａ、第２リセットゲート１４ｂ、およびＳ／Ｄ３２ａ乃至３２ｃから構成されており、これらは、第１トランジスタ群３１と同様に、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄの順に、Ｓ／Ｄと画素Tr.が左右対称に配置されている。【００１１】
なお、本来、リセットゲートは１つ設ければ十分であるが、第１トランジスタ群３１とのレイアウトの対称性を持たせるために、第２トランジスタ群３２にはダミーのリセットゲートが追加されている。これにより、第２トランジスタ群３２は、第１トランジスタ群３１と同じ横幅を有し、同じレイアウトが実現されている。【００１２】
同図に示されるように、画素共有単位１１０では、第１受光部２１と第１トランジスタ群３１の配置と、第２受光部２２と第２トランジスタ群３２の配置とが対称性を有しているので、画素共有単位１１０内の同色画素間での同色画素間での感度（出力）の特性のばらつきを抑えることができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１３−６２７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ただし、ダミーのリセットゲートを設けたことに起因して以下の問題を生じ得る。すなわち、リセットゲートを２つ使用する場合、リセットフィードスルーの影響が大きくなることにより、リセットゲートを１つ使用していた場合に比較して、VSLレベルが低下してしまい、それに伴って画素特性が悪化してしまうことがあった。【００１５】
ところで、図１に示された、８画素で２つのＦＤを共有する画素供給単位１１０に対しては、２つＦＤに蓄積されている、同色画素の電荷を加算して出力するＦＤ加算モードでの動作が考えられる。また、一般に、CMOSイメージセンサに対しては低消費電力化のために駆動電力を低電圧化することが求められている。【００１６】
駆動電力を低電圧化した場合、VSLの動作範囲に影響が発生し得る。具体的には、低電圧化によりVSLレベルが低下すると、図２に示されるように、VSL自体が受けることのできる信号量も低下することになる。また、この状態で上述したようなＦＤ加算モードで動作させると、図３に示されるように、VSLの動作マージンが減少し、その後、飽和信号量がVSL動作範囲を超えてしまい、VSLで信号を受けきれなくなることが想定される。【００１７】
本開示はこのような状況に鑑みてなされたものであり、画素特性の劣化を抑止するとともに、VSL動作範囲を確保できるようにするものである。
【課題を解決するための手段】
【００１８】
本開示の第１の側面である固体撮像素子は、各画素にそれぞれ対応する複数の光電変換部と、前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる。【００１９】
スイッチとして機能する前記トランジスタは、前記蓄積部に対する付加容量を有効または無効に切り替えることによって前記変換効率を切り替えることができる。【００２０】
前記付加容量には、スイッチとして機能する前記トランジスタ自体の容量、および拡散容量が含まれるようにすることができる。【００２１】
前記付加容量には、さらに配線容量が含まれるようにすることができる。【００２２】
前記共有画素単位には、複数の前記蓄積部が含まれるようにすることができる。【００２３】
前記共有画素単位には、各画素にそれぞれ対応する８個の前記光電変換部と、４個の前記光電変換部によって共有される２個の前記蓄積部が含まれるようにすることができる。【００２４】
前記共有画素単位には、複数の前記蓄積部を接続する蓄積部配線が含まれ、前記蓄積部配線の周囲には中空領域が形成されているようにすることができる。【００２５】
素子分離の少なくとも一部には、酸化膜が用いられているようにすることができる。【００２６】
素子分離は、イオンインプラントにより形成されているようにすることができる。【００２７】
本開示の第２の側面である電子装置は、各画素にそれぞれ対応する複数の光電変換部と、前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子が搭載された電子装置において、前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる。
【発明の効果】
【００２８】
本開示の第１および第２の側面によれば、画素特性の劣化を抑止するとともに、VSL動作範囲を確保することができる。
【図面の簡単な説明】
【００２９】
【図１】従来の画素共有単位の構成の一例を示すレイアウト図である。
【図２】低電圧化した場合の問題を説明するための図である。
【図３】低電圧化し、ＦＤ加算モードで動作させた場合の問題を説明するための図である。
【図４】本開示を適用した画素共有単位の第１の構成例のレイアウト図である。
【図５】第１の構成例においてスイッチをオンとした場合の等価回路図である。
【図６】図５の等価回路の駆動イメージを表す図である。
【図７】第１の構成例においてスイッチをオンとした場合の等価回路図である。
【図８】図７の等価回路の駆動イメージを表す図である。
【図９】本開示を適用した画素共有単位の第２の構成例のレイアウト図である。
【図１０】本開示を適用した画素共有単位の第３の構成例のレイアウト図である。
【図１１】図１０の第３の構成例における第１の拡張例を示す図である。
【図１２】図１０の第３の構成例における第２の拡張例を示す図である。
【図１３】本開示を適用した画素共有単位の第４の構成例のレイアウト図である。
【図１４】図１３の第４の構成例の断面図である。
【図１５】本開示を適用したCMOSイメージセンサの使用例を示す図である。
【発明を実施するための形態】
【００３０】
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
【００３１】
＜本開示を適用した画素共有単位の第１の構成例＞
図４は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第１の構成例を示している。
【００３２】
この第１の構成例は、図１に示された画素共有単位１１０と同様、８画素（ＰＤ）で２つのＦＤを共有するものであって、図１の画素共有単位１１０と共通する構成要素については、同一の符号を付している。なお、同図Ａは第１受光部３１および第２受光部３２が形成されるＳｉ基板、並びに、第１トランジスタ群３１および第２トランジスタ群３２が形成される配線層間膜、同図ＢはＦＤ配線などがレイアウトされるＭ２層、同図Ｃは、配線容量として利用される配線がレイアウトされるＭ３層を示している。
【００３３】
この第１の構成例は、同図Ａに示されるように、図１に示された画素共有単位１１０と同様、第１トランジスタ群３１と第２トランジスタ群３２のレイアウトに対称性を持たせている。
【００３４】
また、同図Ｂに示されるように、第１受光部３１および第２受光部３２と重複する位置にレイアウトされているＭ２層の横方向の配線についても、その太さ、位置、本数などに対称性が確保されている。
【００３５】
ただし、第１の構成例においては、第２トランジスタ群３２の２つの画素Tr.のうち、一方の画素Tr.１４ｂはリセットゲートとして用いるが、他方の画素Tr.１４ａはオンまたはオフに切り替え可能なスイッチとして用いることにする。以下、スイッチとして用いる画素Tr.１４ａをスイッチTr.１４ａとも称する。
【００３６】
スイッチTr.１４ａをオン、オフすることにより、ＦＤとして利用できる付加容量を有効または無効とすることができる。スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量と、配線容量からなる付加容量が有効となる。反対に、スイッチTr.１４ａをオフとした場合、付加容量が無効となる。
【００３７】
なお、配線容量として利用される配線は、スイッチTr.１４ａと重複する位置のＭ２層にレイアウトされる他、Ｍ３層にも対称性を持って配置される。
【００３８】
ただし、付加容量用の配線パターンを追加した分、各画素上の配線レイアウトの対称性を保つために、リセットドレインへの電源供給は別層のメタル電極を用いて行われる。なお、ドレインのノードに関しては増幅ゲート、リセットゲートで共通としてもよいし、別系統としてもよい。
【００３９】
図５は、スイッチTr.１４ａをオフとした場合に対応する等価回路を示している。図６は、図５の等価回路の駆動イメージを示している。図７は、スイッチTr.１４ａをオンとした場合に対応する等価回路を示している。図８は、図７の等価回路の駆動イメージを示している。
【００４０】
図５に示されるように、変換効率Ｈｉモードとする場合には、スイッチTr.１４ａをオフとして付加容量を無効とする。例えば、低照度時に変換効率Ｈｉモードとすれば、高ＳＮを実現することができる。
【００４１】
また、図７に示されるように、変換効率Lowモードとする場合には、スイッチTr.１４ａをオンとして付加容量を有効とする。例えば、高照度時やＦＤ加算モードで動作させるときに変換効率Lowモードとすれば、VSLの動作範囲を確保することができる。
【００４２】
＜本開示を適用した画素共有単位の第２の構成例＞
次に、図９は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第２の構成例を示している。
【００４３】
この第２の構成例は、Ｍ３層の配線を付加容量として利用しないようにしたものである。すなわち、第２の構成例において、スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量からなる付加容量が有効となる。この場合、Ｍ３層における配線のレイアウトには対称性が求められないので、そのレイアウトの自由度を上げることができる。
【００４４】
＜本開示を適用した画素共有単位の第３の構成例＞
次に、図１０乃至図１２は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第３の構成例を示している。
【００４５】
この第３の構成例は、図４に示された第１の構成例において付加容量として利用していたＭ３層の配線のレイアウトを工夫して、付加容量としての配線容量を増加できるようにしたものである。
【００４６】
すなわち、図１０のＡおよび図１０のＢは、図４のＡおよび図４のＢの第１の構成例と同様であり、図１０のＣは、第３の構成例におけるＭ３層にレイアウトする配線の基本パターンを示している。図１１は、第３の構成例におけるＭ３層にレイアウトする配線の第１の拡張例、図１２は、第３の構成例におけるＭ３層にレイアウトする配線の第２の拡張例を示している。
【００４７】
すなわち、図１０のＣに示される基本パターンでは、付加容量として利用される配線が画素共有単位の縦方向に直線状にレイアウトされている。ただし、この直線状の配線の線幅や位置は任意に変更することができる。
【００４８】
図１１に示される第１の拡張例では、付加容量として利用される配線が櫛歯状にレイアウトされている。換言すれば、画素共有単位の縦方向の直線状の配線に、横方向に伸びる配線が対称性を持って追加してレイアウトされている。これにより、配線容量を増加させることができる。
【００４９】
図１２に示される第２の拡張例では、付加容量として利用される配線が櫛歯状にレイアウトされており、転送ゲート配線の一部がＭ３層に持ち上げられている状態で、Ｍ３層に形成される櫛歯に対してより効率的に容量をつけつつ、転送ゲートとＦＤ配線間のカップリング容量を増加させることができる。
【００５０】
なお、図示した基本パターン、並びに、第１および第２の拡張例は一例にすぎず、付加したい容量に応じ、配線の幅や長さは適宜変更すればよい。
【００５１】
＜本開示を適用した画素共有単位の第４の構成例＞
次に、図１３は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第４の構成例を示している。図１４は、図１３の第４の構成例に対応する断面図を示している。
【００５２】
この第４の構成例は、図４に示された第１の構成例または図１２に示された第３の構成例と同様、スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量と、配線容量からなる付加容量が有効となる。ただし、ＦＤ１６ａとＦＤ１６ｂを接続するＦＤ配線の周囲に、一般的なSiＯが充填されておらず、少なくとも一部が中空領域（Air Gap）とされている。
【００５３】
中空領域はSiＯに対して誘電率が１／４なので、配線容量を約１／４に低減することが可能となり、変換効率を上げることができる。したがって、ＦＤ配線の周囲に中空領域を適宜設けることにより、変換効率Ｈｉモードから変換効率Lowモードまでのレンジをさらに拡大するなどの設計変更が可能となる。
【００５４】
＜本開示を適用した画素共有単位の第１乃至第４の構成例に対する変形例＞
上述した画素共有単位の第１乃至第４の構成例における素子分離には、ＩＩ（イオンインプラント）を用いるか、またはその少なくとも一部に酸化膜を用いてもよい。
【００５５】
素子分離に酸化膜を用いた場合、ＩＩを用いた場合に比較してＰＮ接合容量を低減することが可能になるので、変換効率Ｈｉモードから変換効率Lowモードまでのレンジをさらに拡大させることができる。
【００５６】
一方、素子分離にＩＩを用いた場合、酸化膜を用いた場合に比較して変換効率が低下のデメリットがあるが、微細画素に対してはレイアウト的に有利となる。
【００５７】
＜イメージセンサの使用例＞
図１５は、本開示を適用したCMOSイメージセンサの使用例を示す図である。
【００５８】
上述したMOSイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【００５９】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【００６０】
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【００６１】
本開示は以下のような構成も取ることができる。
（１）
各画素にそれぞれ対応する複数の光電変換部と、
前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、
前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
固体撮像素子。
（２）
スイッチとして機能する前記トランジスタは、前記蓄積部に対する付加容量を有効または無効に切り替えることによって前記変換効率を切り替える
前記（１）に記載の固体撮像素子。
（３）
前記付加容量には、スイッチとして機能する前記トランジスタ自体の容量、および拡散容量が含まれる
前記（２）に記載の固体撮像素子。
（４）
前記付加容量には、さらに配線容量が含まれる
前記（３）に記載の固体撮像素子。
（５）
前記共有画素単位には、複数の前記蓄積部が含まれる
前記（１）乃至（４）のいずれかに記載の固体撮像素子。
（６）
前記共有画素単位には、
各画素にそれぞれ対応する８個の前記光電変換部と、
４個の前記光電変換部によって共有される２個の前記蓄積部が含まれる
前記（１）乃至（５）のいずれかに記載の固体撮像素子。
（７）
前記共有画素単位には、複数の前記蓄積部を接続する蓄積部配線が含まれ、
前記蓄積部配線の周囲には中空領域が形成されている
前記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）
素子分離の少なくとも一部には、酸化膜が用いられている
前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（９）
素子分離は、イオンインプラントにより形成されている
前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（１０）
各画素にそれぞれ対応する複数の光電変換部と、
前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子が搭載された電子装置において、
前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
電子装置。
【符号の説明】
【００６２】
１４ａ  第１リセットゲート，  １４ｂ  第２リセットゲート，  ２１  第１受光部，  ２２  第２受光部，  ３１  第１トランジスタ群，  ３２  第２トランジスタ群，  １１０  画素共有単位
【図１】
2016163240.tif 000003
【図２】
2016163240.tif 000004
【図３】
2016163240.tif 000005
【図４】
2016163240.tif 000006
【図５】
2016163240.tif 000007
【図６】
2016163240.tif 000008
【図７】
2016163240.tif 000009
【図８】
2016163240.tif 000010
【図９】
2016163240.tif 000011
【図１０】
2016163240.tif 000012
【図１１】
2016163240.tif 000013
【図１２】
2016163240.tif 000014
【図１３】
2016163240.tif 000015
【図１４】
2016163240.tif 000016
【図１５】
2016163240.tif 000017
【国際調査報告】
2016163240.tif 000018
2016163240.tif 000019
2016163240.tif 000020
2016163240.tif 000021