(57)【要約】パッケージは、ＣＰＵコア若しくはＬａｔｅｎｃｙコアからなる第１コアと、Ａｃｃｅｌｅｒａｔｏｒコア若しくはＴｈｒｏｕｇｈｐｕｔコアからなる第２コアとのうち少なくとも一方を備え、外部インターフェースと、メモリインターフェース２４乃至２６と、他のダイとを接続するダイインターフェース２３と、を備えるダイを少なくとも１つ含む。さらに、前記メモリインターフェースは、ＴＣＩに準拠したインターフェースを含む。さらに、前記メモリインターフェースは、ＨＢＭに準拠したインターフェースをさらに含む。
2017094092.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵコア若しくはＬａｔｅｎｃｙコアからなる第１コアと、Ａｃｃｅｌｅｒａｔｏｒコア若しくはＴｈｒｏｕｇｈｐｕｔコアからなる第２コアとのうち少なくとも一方を備え、
外部インターフェースと、
メモリインターフェースと、
他のダイと接続するダイインターフェースと、
を備えるダイのセットであって、
前記メモリインターフェースは、所定仕様に準拠したメモリを接続可能なメモリインターフェースを１以上含む、
ダイのセット。
【請求項２】
前記メモリインターフェースは、
電気的に非接触に通信を行う仕様に準拠したインターフェースを含む、
請求項１に記載のダイのセット。
【請求項３】
前記メモリインターフェースは、
ＴＣＩに準拠したインターフェースを含む
請求項２に記載のダイのセット。
【請求項４】
前記メモリインターフェースは、
電気的に接触して通信を行う３次元積層の次世代高速メモリに準拠したインターフェースをさらに含む、
請求項２又は３に記載のダイのセット。
【請求項５】
前記メモリインターフェースは、
ＨＢＭに準拠したインターフェースをさらに含む、
請求項４に記載のダイのセット。
【請求項６】
前記メモリインターフェースは、
電気的に接触して通信を行う汎用メモリ、及びＤＩＭＭ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）に準拠したインターフェースを含む、
請求項１乃至５のうち何れか１項に記載のダイのセット。
【請求項７】
前記メモリインターフェースは、
ＤＤＲ４に準拠したインターフェースをさらに含む、
請求項６に記載のダイのセット。
【請求項８】
請求項１に記載の前記ダイのセットを少なくとも１つ含む、
パッケージ。
【請求項９】
前記パッケージは、
前記第１種類のダイと、
当該第１種類のダイの前記メモリインターフェースに接続されたメモリと、
を含む、
請求項８に記載のパッケージ。
【請求項１０】
前記第１種類のメモリインターフェースは、
電気的に非接触に通信を行う仕様に準拠したインターフェースを含む、
請求項９に記載のダイのセット。
【請求項１１】
前記第１種類のメモリインターフェースは、
ＴＣＩに準拠したインターフェースを含む
請求項１０に記載のパッケージ。
【請求項１２】
前記第１種類のメモリインターフェースは、
電気的に接触して通信を行う３次元積層の次世代高速メモリに準拠したインターフェースをさらに含む、
請求項１０又は１１に記載のパッケージ。
【請求項１３】
前記第１種類のメモリインターフェースは、
ＨＢＭに準拠したインターフェースをさらに含む、
請求項１２に記載のパッケージ。
【請求項１４】
前記パッケージは、
電気的に接触して通信を行う汎用メモリ、及びＤＩＭＭ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）に準拠した前記メモリインターフェースを備える第２種類のダイをさらに含み、
前記第１種類のダイと前記第２種類のダイとが、夫々のダイインターフェースで相互に接続されている、
請求項８乃至１３のうちいずれか１項に記載のパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイ及びパッケージに関する。
【背景技術】
【０００２】
従来、アクセラレーターコア（Ａｃｃｅｌｅｒａｔｏｒ  Ｃｏｒｅ）又はスループットコア（Ｔｈｒｏｕｇｈｐｕｔ  Ｃｏｒｅ）と、ＣＰＵコア（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ  Ｃｏｒｅ）又はレイテンシーコア（Ｌａｔｅｎｃｙ  Ｃｏｒｅ）とを使ったパッケージを乗せた各種各様なコンピュータが存在する（特許文献１参照）。【０００３】
即ち、従来、アクセラレーターコア又はスループットコアと、ＣＰＵコア又はレイテンシーコアとが有する夫々の特徴を考慮し、各種各様なコンピュータの使用目的に応じたパッケージが製造されていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０８１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、アクセラレーターコアとＣＰＵコアとのコア数の比率は、アプリケーションの要請によって異なり、従って主要なアプリケーションに応じて開発されることが多いコンピュータの種類によってまちまちであり、コンピュータの種類毎にコア数の比率が異なるダイとパッケージを製造しているため、コストが高く非効率であった。【０００６】
本発明は、低コストかつ効率的に、全ての種類のコンピュータに最適なコア数の比率のパッケージを構成するダイのセット及びパッケージを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一態様のダイ及びパッケージは、
ＣＰＵコア若しくはＬａｔｅｎｃｙコアからなる第１コアと、Ａｃｃｅｌｅｒａｔｏｒコア若しくはＴｈｒｏｕｇｈｐｕｔコアからなる第２コアとのうち少なくとも一方を備え、
外部インターフェースと、
メモリインターフェースと、
他のダイと接続するダイインターフェースと、
を備えるダイのセットであって、
前記メモリインターフェースは、所定仕様に準拠したメモリを接続可能なメモリインターフェースを１以上含む。【０００８】
前記メモリインターフェースは、
電気的に非接触に通信を行う仕様に準拠したインターフェースを含む。【０００９】
前記メモリインターフェースは、さらに
ＴＣＩに準拠したインターフェースを含む。【００１０】
前記メモリインターフェースは、さらに、
電気的に接触して通信を行う３次元積層の次世代高速メモリに準拠したインターフェースをさらに含む。【００１１】
前記メモリインターフェースは、さらに、
ＨＢＭに準拠したインターフェースをさらに含む。【００１２】
前記メモリインターフェースは、さらに、
電気的に接触して通信を行う汎用メモリ、及びＤＩＭＭ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）に準拠したインターフェースを含む。【００１３】
前記メモリインターフェースは、さらに、
ＤＤＲ４に準拠したインターフェースをさらに含む。【００１４】
前記パッケージは、
前記ダイのセットを少なくとも１つ含む。【００１５】
前記パッケージは、さらに、
前記第１種類のダイと、
当該第１種類のダイの前記メモリインターフェースに接続されたメモリと、
を含む。【００１６】
前記第１種類のメモリインターフェースは、
電気的に非接触に通信を行う仕様に準拠したインターフェースを含む。【００１７】
前記第１種類のメモリインターフェースは、さらに、
ＴＣＩに準拠したインターフェースを含む。【００１８】
前記第１種類のメモリインターフェースは、さらに、
電気的に接触して通信を行う３次元積層の次世代高速メモリに準拠したインターフェースをさらに含む。【００１９】
前記第１種類のメモリインターフェースは、さらに、
ＨＢＭに準拠したインターフェースをさらに含む。【００２０】
前記パッケージは、さらに、
電気的に接触して通信を行う汎用メモリ、及びＤＩＭＭ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）に準拠した前記メモリインターフェースを備える第２種類のダイを含み、
前記第１種類のダイと前記第２種類のダイとが、夫々のダイインターフェースで相互に接続されている。
【発明の効果】
【００２１】
本発明によれば、低コストかつ効率的に、全ての種類のコンピュータにあったダイ及びパッケージを提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態のダイのセットの構成例を示す図である。
【図２】図１のダイのセットのうち、メインダイの高速メモリ通信用の大型パッケージの例を示す図である。
【図３】メインダイの小型パッケージの例を示す図である。
【図４】メインダイと複数の種類のメモリとを接続した、高速メモリ通信用の大型パッケージの例を示す図である。
【図５】メインダイと複数種類のメモリとを接続した、最大構成のパッケージの例を示す図である。
【図６】ＧＰＩＦを用いて、同種類のダイを相互に接続させた例を示す図である。
【図７】ＧＰＩＦを用いて、異種類のダイを相互に接続させた例を示す図である。
【図８】ＧＰＩＦを用いて、数が異なる異種類のダイを相互に接続させた例を示す図である。
【図９】１つの露光マスクを用いて４種類のダイのセットを製造することを示す図である。
【発明を実施するための形態】
【００２３】
本明細書の説明において、「非接触に通信を行う」とは、通信を行う一方の通信部と、通信を行う他方の通信部とが、相互に接触せず、且つ導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介さずに通信を行うことを意味する。また、「接触して通信を行う」とは、通信を行う一方の通信部と、通信を行う通信部とが、相互に接触して通信を行うか、又は導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介して通信を行うことを意味する。また、通信部とは、送信及び受信を行う部分、送信のみを部分、及び、受信のみを部分を含む概念である。
【００２４】
図１は、本発明の一実施形態のダイのセットの構成例を示す図である。
【００２５】
図１の例では、ダイのセットは、メインダイ１１と、サブダイ１２と、サブダイ１３と、メモリインターフェース用ダイ１４とを含むように構成される。
【００２６】
図１（Ａ）は、メインダイ１１の構成を示している。
【００２７】
メインダイ１１は、アクセラレーターコア２１と、ＣＰＵコア２２とＧＰＩＦ（Ｇｅｎｅｒａｌ  Ｐｕｒｐｏｓｅ  Ｉｎｔｅｒｆａｃｅ）２３と、ＴＣＩ／ＭＩＦ（Ｔｈｒｕ  Ｃｈｉｐ  Ｉｎｔｅｒｆａｃｅ／Ｍｅｍｏｒｙ  Ｉｎｔｅｒｆａｃｅ）２４と、ＨＢＭ／ＭＩＦ（Ｈｉｇｈ  Ｂａｎｄｗｉｄｔｈ  Ｍｅｍｏｒｙ／Ｍｅｍｏｒｙ  Ｉｎｔｅｒｆａｃｅ）２５と、を備える。
【００２８】
ここで、アクセラレーターコア２１は、大量の演算結果を得ることが出来る小型のメニーコア構成を取るコアであり、レイテンシー（デバイスに対してデータ転送などを要求してから、その結果が返送されるまでの遅延時間）は大きいが、高スループット（コンピュータやネットワークが一定時間内に処理できるデータ量が大きい）という性質を持つ。
【００２９】
ＣＰＵコア２２は、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）の実行やネットワーク制御・負荷調整、アクセラレーター制御・負荷分散調整などを管理する大型コアであり、低レイテンシーで複雑な演算処理を行う。
【００３０】
なお、図１等の図面において、アクセラレーターコア２１及びＣＰＵコア２２に夫々記載された「６４」や「２，０４８」という数字は、アクセラレーターコア２１及びＣＰＵコア２２の夫々のコア数を示している。
【００３１】
ＧＰＩＦ２３は、他のダイと接続する汎用的なダイインターフェースである。
ＴＣＩ／ＭＩＦ２４は、磁界結合を用いた近接ダイ間無線通信によりメモリと非接触に通信を行うメモリインターフェースである。
【００３２】
ＴＣＩは、既存の有線通信手法と比較した場合に、低消費電力でありながら高速通信が可能であること、電気的に非接触であるためインピーダンス整合が不要であること、及び、磁界結合に必要となるアンテナがウェハ内に前工程で作成可能であり後工程作業が増えないため歩留まりに影響が無いという長所を有する。
【００３３】
ＨＢＭ／ＭＩＦ２５は、ＴＢ／ｓｅｃクラスの広帯域メモリインターフェースである。
【００３４】
なお、図示はしないが、メインダイを含む各種ダイには、ＰＣＩエクスプレスなどの外部インターフェースが備えられている。
【００３５】
図１（Ｂ）は、サブダイ１２の構成を示している。
サブダイ１２は、メインコア１１と同様に、アクセラレーターコア２１と、ＣＰＵコア２２と、ＧＰＩＦ２３と、ＴＣＩ／ＭＩＦ２４と、ＨＢＭ／ＭＩＦ２５と、を備える。
【００３６】
このように、図１（Ｂ）のサブダイ１２の構成要素自体は、図１（Ａ）のメインダイ１１と同様である。
ただし、アクセラレーターコア２１とＣＰＵコア２２とのコア数の比率が、メインダイ２１では２，０４８対６４であるのに対し、サブダイ１２では、２５６対２５６であり異なる。また、ＴＣＩ／ＭＩＦ２４の個数も、メインダイ２１では４個であるのに対し、サブダイ１２では２個であり異なる。
【００３７】
図１（Ｃ）は、サブダイ１３の構成を示している。
サブダイ１３は、ＣＰＵコア２２と、ＧＰＩＦ２３と、ＨＢＭ／ＭＩＦ２５と、を備える。サブダイ１３では、ＣＰＵコア２２のコア数は６４であり、アクセラレーターコア２１は存在しない。換言すると、図１（Ｃ）のサブダイ１３のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、０対６４であり、図１（Ａ）のメインコア１１とも図１（Ｂ）のサブコア１２とも異なる。また、サブダイ１３では、ＴＣＩ／ＭＩＦ２４が存在しない（０個）である点も、メインコア１１ともサブコア１２とも異なる。
【００３８】
図１（Ｄ）は、メモリインターフェース用ダイ１４の構成を示している。
メモリインターフェース用ダイ１４は、ＣＰＵコア２２と、ＧＰＩＦ２３と、ＤＤＲ４／ＭＩＦ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ  ４／Ｍｅｍｏｒｙ  Ｉｎｔｅｒｆａｃｅ）２６と、を備える。
【００３９】
ＤＤＲ４／ＭＩＦ２６は、ＤＤＲ４  ＳＤＲＡＭ  （Ｄｏｕｂｌｅ−Ｄａｔａ−Ｒａｔｅ４  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に準拠したメモリインターフェースであり、メモリ単体とＤＩＭＭ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）の双方に対応する。ＤＤＲ４は、半導体集積回路で構成されるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の規格の一種である。
【００４０】
ダイのセットを構成する上述の４種類のダイは、２６ｍｍ×３２ｍｍのサイズの露光マスク６０（図９を参照）を隙間なく最大限利用することを目的として、夫々のサイズが異なるように設計されている。
【００４１】
そして、上述の４種類の独立したダイから、任意の種類の任意の個数のダイと、任意の種類の任意の個数のメモリを接続することによりパッケージが作成される。
ここで、パッケージとは、ダイ及びダイに接続されたメモリへの傷や衝撃を抑えるために、ダイ及びダイに接続されたメモリのセットをセラミックやモールド樹脂によってパッケージしたものをいう。
【００４２】
パッケージの作成後、金型にてリードフレームから個々の半導体製品を切断・分離し、外部リードを所定の形状に成形する。その後、必要な試験を経て、半導体製品表面に品名等が印字され半導体が完成する。完成後の半導体は各種各様なコンピュータに搭載される。
【００４３】
アクセラレーターコア２１とＣＰＵコア２２との合計のコア数またはコア数の比率は、コンピュータの種類によって最適となる値が異なる。これに対し、コア数やコア数の比率が異なる異種類の独立したダイを相互に接続したり、同種類のダイを接続したりすることにより、コンピュータの種類に応じたパッケージを個別に製造することなく、全てのコンピュータにとって最適な比率またはコア数のパッケージを提供することができる。
【００４４】
以下、図２乃至８を参照して、各種ダイと各種メモリとの接続によるパッケージの具体例を説明する。
【００４５】
図２は、高速メモリ通信用の大型のパッケージの例を示す図である。
【００４６】
図２のパッケージＰ１は、メインダイ１１と、メインダイ１１のＴＣＩ／ＭＩＦ２４に接続されたＴＣＩ  ＤＲＡＭ３０と、を含むように構成されている。
【００４７】
図２の例では、メインダイ１１の４つのＴＣＩ／ＭＩＦ２４の夫々に、４つの大型のメモリであるＴＣＩ  ＤＲＡＭ３０の夫々が接続されている。
このように、メインダイ１１とＴＣＩ  ＤＲＡＭ３０とがＴＣＩ／ＭＩＦ２４により非接触で接続したパッケージＰ１を適用することで、高速かつ大容量のメモリ通信が実現できる。
【００４８】
図３は、メインダイ１１の小型のパッケージの例を示す図である。
【００４９】
図３のパッケージＰ２は、メインダイ１１と、メインダイ１１のＨＢＭ／ＭＩＦ２５に接続されたＨＢＭ  ＤＲＡＭ４０と、を含むように構成されている。
【００５０】
図３の例では、メインダイ１１の２つのＨＢＭ／ＭＩＦ２５の夫々に、２つの小型のメモリであるＨＢＭ  ＤＲＡＭ４０の夫々が接続されている。
このように、メインダイ１１と、ＨＢＭ  ＤＲＡＭ４０とがＨＢＭ／ＭＩＦ２４により接続したパッケージＰ２を適用することで、パッケージの小型化と広帯域のメモリ通信とが実現できる。
【００５１】
図４は、メインダイ１１と複数の種類のメモリとを接続した、高速メモリ通信用の大型パッケージの例を示す図である。
【００５２】
図４のパッケージＰ３は、メインダイ１１と、メインダイ１１のＴＣＩ／ＭＩＦ２４に接続されたＴＣＩ  ＤＲＡＭ３０と、メインダイ１１のＨＢＭ／ＭＩＦ２５に接続されたＨＢＭ  ＤＲＡＭ４０と、を含むように構成されている。
【００５３】
図４の例では、メインダイ１１の４つのＴＣＩ／ＭＩＦ２４の夫々に、４つの大型のメモリであるＴＣＩ  ＤＲＡＭ３０の夫々が接続されている。また、メインダイ１１の２つのＨＢＭ／ＭＩＦ２５の夫々に、２つのＨＢＭ  ＤＲＡＭ４０の夫々が接続されている。
【００５４】
このように、メインダイ１１と、ＴＣＩ  ＤＲＡＭ３０とがＴＣＩ／ＭＩＦ２４により接続し、メインダイ１１と、ＨＢＭ  ＤＲＡＭ４０とがＨＢＭ／ＭＩＦ２５により接続したパッケージＰ３を適用することで、複数種類のメモリの夫々の特徴を生かした、高速かつ大容量かつ広帯域のメモリ通信が実現できる。
【００５５】
図５は、メインダイ１１と複数種類のメモリとを接続した、最大構成のパッケージの例を示す図である。
【００５６】
図５のパッケージＰ４は、メインダイ１１と、メインダイ１１のＴＣＩ／ＭＩＦ２４に接続されたＴＣＩ  ＤＲＡＭ３０と、メインダイ１１のＨＢＭ／ＭＩＦ２５に接続されたＨＢＭ  ＤＲＡＭ４０と、メインダイ１１のＧＰＩＦ２３に接続されたメモリインターフェース用ダイ１４とを含むように構成されている。
【００５７】
また、メモリインターフェース用ダイ１４は、ＤＤＲ４／ＭＩＦ２６を備える。ＤＤＲ４／ＭＩＦ２６は、パッケージＰ４の外部でメモリモジュールであるＤＤＲ４  ＤＩＭＭ５０と接続されている。
【００５８】
図５の例では、メインダイ１１の４つのＴＣＩ／ＭＩＦ２４の夫々に、４つの大型のメモリであるＴＣＩ  ＤＲＡＭ３０の夫々が接続されている。また、メインダイ１１の２つのＨＢＭ／ＭＩＦ２５の夫々に、２つのＨＢＭ  ＤＲＡＭ４０の夫々が接続されている。さらに、メインダイ１１の２つのＧＰＩＦ２３の夫々に接続されたメモリインターフェース用ダイ１４の夫々に、複数のＤＤＲ４  ＤＩＭＭ５０の夫々が接続されている。
【００５９】
このように、メインダイ１１と、ＴＣＩ  ＤＲＡＭ３０とがＴＣＩ／ＭＩＦ２４により接続し、メインダイ１１と、ＨＢＭ  ＤＲＡＭ４０とがＨＢＭ／ＭＩＦ２５により接続し、メインダイ１１と、メモリインターフェース用ダイ１４と、ＤＤＲ４  ＤＩＭＭ５０とが、ＧＰＩＦ２３と、ＨＢＭ／ＭＩＦ２５と、ＤＤＲ４／ＭＩＦ２６とにより接続したパッケージＰ４を適用することで、メインダイ１１のメモリの容量を最大化が実現できる。
【００６０】
図６は、ＧＰＩＦ２３を用いて、同種類のダイを相互に接続させた例を示す図である。
【００６１】
図６（Ａ）の例では、メインダイ１１−Ａとメインダイ１１−Ｂとが、ＧＰＩＦ２３−ＡとＧＰＩＦ２３−Ｂとを用いて相互に接続されている。
【００６２】
メインダイ１１−Ａの２つのＧＰＩＦ２３−Ａの夫々に、メインダイ１１−Ｂの２つのＧＰＩＦ２３−Ｂの夫々が接続されている。
【００６３】
メインダイ１１−Ａ及びメインダイ１１−Ｂでは、ＣＰＵコア２２のコア数はいずれも６４であり、アクセラレーターコア２１のコア数はいずれも２，０４８である。換言すると、図６（Ａ）のメインダイ１１−Ａとメインダイ１１−Ｂとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、４，０９６対１２８となる。
【００６４】
このように、メインダイ１１−Ａとメインダイ１１−Ｂとを接続することで、アクセラレーターコア２１とＣＰＵコア２２とのコア数の比率を維持したままメインダイ１１−Ａとメインダイ１１−Ｂとを接続した全体のコア数を増やすことができる。
【００６５】
図６（Ｂ）の例では、サブダイ１２−Ｃとサブダイ１２−Ｄとが、ＧＰＩＦ２３−ＣとＧＰＩＦ２３−Ｄとにより相互に接続されている。
【００６６】
サブダイ１２−Ｃの２つのＧＰＩＦ２３−Ｃの夫々に、サブダイ１２−Ｄの２つのＧＰＩＦ２３−Ｄの夫々が接続されている。
【００６７】
サブダイ１２−Ｃ及びサブダイ１２−Ｄでは、ＣＰＵコア２２のコア数及びアクセラレーターコア２１のコア数はいずれも２５６である。換言すると、図６（Ｂ）のサブダイ１２−Ｃとサブダイ１２−Ｄとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、５１２対５１２となる。
【００６８】
このように、サブダイ１２−Ｃとサブダイ１２−Ｄとを接続することで、図６（Ａ）の場合と同様に、アクセラレーターコア２１とＣＰＵコア２２とのコア数の比率を維持したままサブダイ１２−Ｃとサブダイ１２−Ｄとを接続した全体のコア数を増やすことができる。
【００６９】
図６（Ｃ）の例では、サブダイ１３−Ｅとサブダイ１３−Ｆとが、ＧＰＩＦ２３−ＥとＧＰＩＦ２３−Ｆとを用いて相互に接続されている。
サブダイ１３−Ｅの２つのＧＰＩＦ２３−Ｅの夫々に、サブダイ１３−Ｆの２つのＧＰＩＦ２３−Ｆの夫々が接続されている。
【００７０】
サブダイ１３−Ｅ及びサブダイ１３−Ｆでは、ＣＰＵコア２２のコア数はいずれも６４であり、アクセラレーターコアはいずれも存在しない。換言すると、図６（Ｃ）のサブダイ１３−Ｅとサブダイ１３−Ｆとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、０対１２８となる。
【００７１】
このように、サブダイ１３−Ｅとサブダイ１３−Ｆとを接続することで、サブダイ１３−Ｅとサブダイ１３−Ｆとを接続した全体のコア数を増やすことができる。
【００７２】
図６（Ｄ）の例では、メモリインターフェース用ダイ１４−Ｇとメモリインターフェース用ダイ１４−Ｈとが、ＧＰＩＦ２３−ＧとＧＰＩＦ２３−Ｈとにより相互に接続されている。
【００７３】
メモリインターフェース用ダイ１４−Ｇの２つのＧＰＩＦ２３−Ｇの夫々に、メモリインターフェース用ダイ１４−Ｈの２つのＧＰＩＦ２３−Ｈの夫々が接続されている。
【００７４】
メモリインターフェース用ダイ１４−Ｇ及びメモリインターフェース用ダイ１４−Ｈでは、ＣＰＵコア２２のコア数はいずれも１６であり、アクセラレーターコアはいずれも存在しない。換言すると、図６（Ｄ）のメモリインターフェース用ダイ１４−Ｇとメモリインターフェース用ダイ１４−Ｈとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、０対３２となる。
【００７５】
図７は、ＧＰＩＦ２３を用いて、異種類のダイを相互に接続させた例を示す図である。
【００７６】
図７（Ａ）の例では、メインダイ１１−Ｊとサブダイ１２−ＩとがＧＰＩＦ２３−ＪとＧＰＩＦ２３−Ｉを用いて相互に接続されている。
【００７７】
メインダイ１１−Ｊの２つのＧＰＩＦ２３−Ｊの夫々に、サブダイ１２−Ｉの２つのＧＰＩＦ２３−Ｉの夫々が接続されている。
【００７８】
メインダイ１１−ＪのＣＰＵコア２２のコア数は６４であり、アクセラレーターコア２１のコア数は２，０４８である。サブダイ１２−ＩのＣＰＵコア２２のコア数とアクセラレーターコア２１のコア数は、いずれも２５６である。換言すると、図７（Ａ）のメインンダイ１１−Ｊとサブダイ１２−Ｉとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、２，３０４対３２０となる。
【００７９】
図７（Ｂ）の例では、メインダイ１１−Ｌとサブダイ１３−ＫとがＧＰＩＦ２３−ＫとＧＰＩＦ２３−Ｌとにより相互に接続されている。
【００８０】
メインダイ１１−Ｌの２つのＧＰＩＦ２３−Ｌの夫々に、サブダイ１３−Ｋの２つのＧＰＩＦ２３−Ｋの夫々が接続されている。
【００８１】
メインダイ１１−ＬのＣＰＵコア２２のコア数は６４であり、アクセラレーターコア２１のコア数は２，０４８である。サブダイ１３−ＫのＣＰＵコア２２のコア数は６４であり、アクセラレーターコア２１は存在しない。換言すると、図７（Ｂ）のメインンダイ１１−Ｌとサブダイ１３−Ｋとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、２，０４８対１２８となる。
【００８２】
図８は、ＧＰＩＦ２３を用いて、数が異なる異種類のダイを相互に接続させた例を示した図である。
【００８３】
図８（Ａ）の例では、メインダイ１１−Ｎと２つのメモリインターフェース用ダイ１４−ＭとがＧＰＩＦ２３−ＮとＧＰＩＦ２３−Ｍとにより相互に接続されている。
【００８４】
メインダイ１１−Ｎの２つのＧＰＩＦ２３−Ｎの夫々に、メモリインターフェース用ダイ１４−Ｍの２つのＧＰＩＦ２３−Ｍの夫々が接続されている。
【００８５】
メインダイ１１−ＮのＣＰＵコア２２のコア数は６４であり、アクセラレーターコア２１のコア数は２，０４８である。メモリインターフェース用ダイ１４−ＭのＣＰＵコア２２のコア数は１６であり、アクセラレーターコア２１は存在しない。換言すると、図８（Ａ）のメインンダイ１１−Ｎと２つのメモリインターフェース用ダイ１４−Ｍとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、２，０４８対９６となる。
【００８６】
図８（Ｂ）の例では、サブダイ１２−Ｒとサブダイ１３−ＳとがＧＰＩＦ２３−ＲとＧＰＩＦ２３−Ｓとにより相互に接続されている。
【００８７】
サブダイ１２−Ｒの２つのＧＰＩＦ２３−Ｒの夫々に、サブダイ１３−Ｓの２つのＧＰＩＦ２３−Ｓの夫々が接続されている。
【００８８】
サブダイ１２−ＲのＣＰＵコア２２のコア数とアクセラレーターコア２１のコア数は、いずれも２５６である。サブダイ１３−ＳのＣＰＵコア２２のコア数は６４であり、アクセラレーターコア２１は存在しない。換言すると、図８（Ｂ）のサブダイ１２−Ｒとサブダイ１３−Ｓとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は２５６対３２０になる。
【００８９】
図８（Ｃ）の例では、サブダイ１２−Ｔと２つのメモリインターフェース用ダイ１４−ＵとがＧＰＩＦ２３−ＴとＧＰＩＦ２３−Ｕとにより相互に接続されている。
【００９０】
サブダイ１２−ＴのＣＰＵコア２２のコア数とアクセラレーターコア２１のコア数はいずれも２５６である。メモリインターフェース用ダイ１４−ＵのＣＰＵコア２２のコア数は１６であり、アクセラレーターコア２１は存在しない。換言すると、図８（Ｃ）のサブダイ１２−Ｔと２つのメモリインターフェース用ダイ１４−Ｕとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は２５６対２８８となる。
【００９１】
図８（Ｄ）の例では、サブダイ１３−Ｐと２つのメモリインターフェース用ダイ１４−ＱとがＧＰＩＦ２３−ＰとＧＰＩＦ２３−Ｑとにより相互に接続されている。
【００９２】
サブダイ１３−ＰのＣＰＵコア２２のコア数は６４であり、アクセラレーターコア２１は存在しない。メモリインターフェース用ダイ１４−ＱのＣＰＵコア２２のコア数は１６であり、アクセラレーターコア２１は存在しない。換言すると、図８（Ｄ）のサブダイ１３−Ｐと２つのメモリインターフェース用ダイ１４−Ｑとの接続後のアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率は、０対９６となる。
【００９３】
アクセラレーターコア２１とＣＰＵコア２２とを使ったパッケージを乗せた各種各様なコンピュータが存在するが、アクセラレーターコア２１とＣＰＵコア２２とのコア数の最適比率はコンピュータの種類によって夫々異なる。
【００９４】
このとき、コンピュータの種類毎に異なるアクセラレーターコア２１とＣＰＵコア２２とのコア数の最適比率に応じて１からダイとパッケージを製造していてはコストが高くなり非効率である。
【００９５】
そこで、本実施形態のように、ＧＰＩＦ２３を用いて、複数のダイを相互に接続させることにより、コンピュータの種類に応じたパッケージを個別に製造することなく、全てのコンピュータにとって最適なアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率のパッケージを提供することができる。
【００９６】
図９は、１つの露光マスク６０を用いて４種類のダイのセットを製造することを示す図である。
【００９７】
半導体を製造する際、まず回路のパターン設計が行われ、小さなダイの中にどのような回路を、いかに効率良く配置するかについての検討がなされる。次に、検討結果に基づいて、ウェハ（半導体材料を薄く円盤状に加工してできた薄い板）の表面に回路のパターンを焼き付ける際に必要となる露光マスクが作成される。具体的には、図９の右側に示された露光マスク６０が作成される。
【００９８】
露光マスク６０が作成されると、露光マスク６０を介して露光し、露光マスク６０のパターンをウェハの表面に焼き付けて現像をする。その後、ウェハの表面に電極配線用のアルミ金属膜を形成させる。これらの工程を経ることにより、１枚のウェハ上にたくさんの回路のパターンが作成される。具体的には、図９の左側に示された４種類のダイが作成される。
【００９９】
作成された４種類のダイは、ダイ毎に試験され、良品・不良品の判定が行われる。通常、ダイはサイズが大きくなるほど良品率が低下するため、ダイのサイズが小さいほど歩留りは高くなる。具体的には、メインダイ１１は、サブダイ１２乃至１３及びメモリインターフェース用ダイ１４に比べてサイズが大きいため、良品率が低い。同様に、サブダイ１２は、サブダイ１３及びメモリインターフェース用ダイ１４に比べてサイズが大きいため、良品率が低い。また、サブダイ１３とメモリインターフェース用ダイ１４との関係も同様に、サイズが大きいサブダイ１３の方が良品率が低い。
【０１００】
ダイの良品・不良品の判定がなされた後、ウェハをダイ毎に切断し、仕上がりがチェックされる。その後、ダイがリードフレームの所定の位置からずれないよう固定するためのマウンティングの工程と、ダイとリードフレームをボンディングワイヤーで結ぶワイヤーボンディングの工程を経て、ダイへの傷や衝撃を抑えるためにセラミックやモールド樹脂でパッケージされる。
【０１０１】
図９では、２６ｍｍ×３２ｍｍのサイズの露光マスク６０を用いてダイのセットを製造する例を示している。ダイのセットは、メインダイ１１と、サブダイ１２と、サブダイ１３と、メモリインターフェース用ダイ１４とを含むように構成される。
【０１０２】
ダイのセットを構成する４種類のダイは、２６ｍｍ×３２ｍｍのサイズの露光マスク６０を隙間なく最大限利用することを目的として、夫々のサイズが異なるように設計されている。
【０１０３】
このため、１枚の露光マスクを用いて、サイズが異なる４種類のダイを夫々１つずつ製造することになるが、上述したように、サイズが異なる異種類のダイの歩留りは、サイズが小さいほど高くなる。
【０１０４】
したがって、図８（Ａ）のようにサイズが大きい１つのメインダイ１１に対し、サイズが小さい２つのメモリインターフェース用ダイ１４−Ｍを接続するパッケージを作成したとしても、メインダイ１１に対してメモリインターフェース用ダイ１４−Ｍの方が歩留りが高いため、メインダイ１１のみ在庫が増えるといった事態が生じることなく、効率良くパッケージが作成される。
【０１０５】
以上、本発明の一実施形態について説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【０１０６】
例えば、上述の実施形態では、ダイに含まれるコアとして、アクセラレーター（Ａｃｃｅｌｅｒａｔｏｒ）コア２１と、ＣＰＵコア２２とが採用されたが、特にこれに限定されない。即ち、ダイには、ＣＰＵコア２２若しくはＬａｔｅｎｃｙコアからなる第１コアと、アクセラレーターコア２２若しくはＴｈｒｏｕｇｈｐｕｔコアからなる第２コアとのうち少なくとも一方が含まれればよい。
【０１０７】
ここで、第１のコアとは、低レイテンシーで複雑な演算処理を行うための大型コアであって、ＯＳの実行やネットワーク制御・負荷調整、アクセラレーターの制御・負荷分散調整などを管理するコアを意味する。
第１のコアの代表的な例としては、Ｉｎｔｅｌ（登録商標）のＣｏｒｅシリーズやＸｅｏｎ（登録商標）シリーズに搭載されるｘ８６系の汎用ＣＰＵコアなどがある。
【０１０８】
また、第２のコアとは、レイテンシーは大きいが、高スループットで大量の演算結果を得ることが出来る小型のメニーコア構成を取るコアを意味する。
第２のコアの代表的な例としては、ＧＰＧＰＵ（Ｇｅｎｅｒａｌ−ｐｕｒｐｏｓｅ  ｃｏｍｐｕｔｉｎｇ  ｏｎ  ｇｒａｐｈｉｃｓ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔｓ）のＳＩＭＤコアやＰＥＺＹ（登録商標）−ＳＣ（Ｓｕｐｅｒ  Ｃｏｍｐｕｔｉｎｇ）のＭＩＭＤコアなどがある。
【０１０９】
例えば、上述の実施形態では、ダイの種類は４種類とされたが、特にこれに限定されず、ｎ種類（ｎは１以上の任意の整数値）のダイをダイのセットとすることができる。
【０１１０】
また例えば、各種インターフェースの構成、及び、アクセラレーターコアとＣＰＵコアとのコア数の比率は、本発明の目的を達成するための例示に過ぎず、特に限定されない。
【０１１１】
以上まとめると、本発明が適用されるパッケージは、次のような構成を取れば足り、上述の実施形態を含め各種各様な実施形態を取ることができる。
【０１１２】
また、本発明が適用されるダイのセットは、次のような構成を取れば足り、上述の実施形態を含め各種各様な実施形態を取ることができる。
【０１１３】
即ち、本発明が適用されるダイのセットは、
ＣＰＵコア若しくはＬａｔｅｎｃｙコアからなる第１コア（例えば図１のＣＰＵコア２２）と、Ａｃｃｅｌｅｒａｔｏｒコア若しくはＴｈｒｏｕｇｈｐｕｔコアからなる第２コア（例えば図１のアクセラレーターコア２１）とのうち少なくとも一方を備え、
外部インターフェース（例えばＰＣＩエクスプレス）と、
メモリインターフェース（例えば図１のＴＣＩ／ＭＩＦ）と、
他のダイと接続するダイインターフェース（例えば図１のＧＰＩＦ）と、
を備えるダイのセットであって、
前記メモリインターフェースは、所定仕様に準拠したメモリを接続可能なメモリインターフェースを１以上含む、
ダイのセットであれば足りる。
【０１１４】
これにより、サイズが異なる異種類のダイを１枚の露光マスクを用いて製造できるため、露光マスクに生ずる隙間を最小限に止め、効率良くダイを製造することができる。
【０１１５】
なお、上述の実施形態では、１枚の露光マスクを用いて、サイズが異なる４種類のダイを１つずつ製造するとされたが、サイズが異なる異種類のダイの歩留りは、サイズが小さいほど高くなるため、図８（Ａ）のようにサイズが大きい１つのメインダイ１１に対し、サイズが小さい２つのメモリインターフェース用ダイ１４−Ｍを接続したとしても、メインダイ１１に対してメモリインターフェース用ダイ１４−Ｍの方が歩留りが高いため、メインダイ１１のみ在庫が増えるといった事態が生じることなく、効率良くダイのセットが作成される。
【０１１６】
また、１枚の露光マスクを用いて、アクセラレーターコア２１とＣＰＵコア２２とのコア数の比率が異なり、かつ、相互に接続可能な独立したダイを製造することができる。
これにより、コンピュータの種類に応じたパッケージを個別に製造することなく、全てのコンピュータにとって最適なアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率のダイのセットを提供することができる。
【０１１７】
また、図２に示す様に、ＴＣＩに準拠したインターフェースに、ＴＣＩ  ＤＲＡＭを接続することができるので、高速メモリ通信用の大型のダイのセットを容易に製造することができる。
【０１１８】
また、図３に示す様に、ＨＢＭに準拠したインターフェースに、ＨＢＭ  ＤＲＡＭを接続することができるので、広帯域の小型のダイのセットを容易に製造することができる。
【０１１９】
また、図４に示す様に、ＴＣＩに準拠したインターフェースと、ＨＢＭに準拠したインターフェースとの夫々に、ＴＣＩ  ＤＲＡＭと、ＨＢＭ  ＤＲＡＭとを夫々接続することができるので、複数種類のメモリの夫々の特徴を生かした、高速かつ大容量かつ広帯域のメモリ通信が実現できるダイのセットを容易に製造することができる。
【０１２０】
また、図５に示すように、ＴＣＩに準拠したインターフェースと、ＨＢＭに準拠したインターフェースと、ＤＤＲ４に準拠したインターフェースを備えるメモリインターフェース用ダイとの夫々に、ＴＣＩ  ＤＲＡＭと、ＨＢＭ  ＤＲＡＭ４０と、ＤＤＲ４  ＤＩＭＭ５０とを夫々接続することができるので、大容量の大型のダイのセットを容易に製造することができる。
【０１２１】
また、図６に示すように、ＧＰＩＦ２３を用いて、同種類のダイを相互に接続させることができるので、アクセラレーターコア２１とＣＰＵコア２２とのコア数の比率を維持したままパッケージ全体のコア数を増やすためのダイのセットを容易に製造することができる。
【０１２２】
また、図７に示すように、ＧＰＩＦ２３を用いて、異種類のダイを相互に接続させることができるので、異種類の独立したダイを相互に接続させるためのダイのセットを容易に製造することができる。
さらに、図８に示すように、ＧＰＩＦ２３を用いて、数が異なる異種類のダイを相互に接続させるためのダイのセットを容易に製造することができる。
これにより、コンピュータの種類に応じたパッケージを個別に製造することなく、全てのコンピュータにとって最適なアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率のパッケージを構成するダイのセットを容易に製造することができる。
【０１２３】
また、本発明が適用されるパッケージは、
ＣＰＵコア若しくはＬａｔｅｎｃｙコアからなる第１コア（例えば図１のＣＰＵコア２２）と、Ａｃｃｅｌｅｒａｔｏｒコア若しくはＴｈｒｏｕｇｈｐｕｔコアからなる第２コア（例えば図１のアクセラレーターコア２１）とのうち少なくとも一方を備え、
外部インターフェース（例えばＰＣＩエクスプレス）と、
メモリインターフェース（例えば図１のＴＣＩ／ＭＩＦ）と、
他のダイと接続するダイインターフェース（例えば図１のＧＰＩＦ）と、
前記メモリインターフェースは、所定仕様に準拠したメモリを接続可能なメモリインターフェースを１以上含む、
パッケージであれば足りる。
【０１２４】
これにより、サイズが異なる異種類のダイを１枚の露光マスクを用いて製造できるため、露光マスクに生ずる隙間を最小限に止め、効率良くダイを製造することができる。
【０１２５】
なお、上述の実施形態では、１枚の露光マスクを用いて、サイズが異なる４種類のダイを１つずつ製造するとされたが、サイズが異なる異種類のダイの歩留りは、サイズが小さいほど高くなる。
【０１２６】
したがって、図８（Ａ）のようにサイズが大きい１つのメインダイ１１に対し、サイズが小さい２つのメモリインターフェース用ダイ１４−Ｍを接続したとしても、メインダイ１１に対してメモリインターフェース用ダイ１４−Ｍの方が歩留りが高いため、メインダイ１１のみ在庫が増えるといった事態が生じることなく、効率良くパッケージが作成される。
【０１２７】
また、１枚の露光マスクを用いて、アクセラレーターコア２１とＣＰＵコア２２とのコア数の比率が異なり、かつ、相互に接続可能な独立したダイを製造することができる。
これにより、コンピュータの種類に応じたパッケージを個別に製造することなく、全てのコンピュータにとって最適なアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率のパッケージを提供することができる。
【０１２８】
また、図２に示す様に、ＴＣＩに準拠したインターフェースに、ＴＣＩ  ＤＲＡＭを接続することができるので、高速メモリ通信用の大型のパッケージを容易に製造することができる。
【０１２９】
また、図３に示す様に、ＨＢＭに準拠したインターフェースに、ＨＢＭ  ＤＲＡＭを接続することができるので、広帯域の小型のパッケージを容易に製造することができる。  
【０１３０】
また、図４に示す様に、ＴＣＩに準拠したインターフェースと、ＨＢＭに準拠したインターフェースとの夫々に、ＴＣＩ  ＤＲＡＭと、ＨＢＭ  ＤＲＡＭとを夫々接続することができるので、複数種類のメモリの夫々の特徴を生かした、高速かつ大容量かつ広帯域のメモリ通信が実現できるパッケージを容易に製造することができる。
【０１３１】
また、図５に示すように、ＴＣＩに準拠したインターフェースと、ＨＢＭに準拠したインターフェースと、ＤＤＲ４に準拠したインターフェースを備えるメモリインターフェース用ダイとの夫々に、ＴＣＩ  ＤＲＡＭと、ＨＢＭ  ＤＲＡＭ４０と、ＤＤＲ４  ＤＩＭＭ５０とを夫々接続することができるので、大容量の大型のパッケージを容易に製造することができる。
【０１３２】
また、図６に示すように、ＧＰＩＦ２３を用いて、同種類のダイを相互に接続させることができるので、アクセラレーターコア２１とＣＰＵコア２２とのコア数の比率を維持したままパッケージ全体のコア数を増やすことができる。
【０１３３】
また、図７に示すように、ＧＰＩＦ２３を用いて、異種類のダイを相互に接続させることができるので、異種類の独立したダイを相互に接続させることができる。
さらに、図８に示すように、ＧＰＩＦ２３を用いて、数が異なる異種類のダイを相互に接続させることができる。
これにより、コンピュータの種類に応じたパッケージを個別に製造することなく、全てのコンピュータにとって最適なアクセラレーターコア２１とＣＰＵコア２２とのコア数の比率となるパッケージを容易に製造することができる。
【符号の説明】
【０１３４】
１１，１１−Ａ，Ｂ，Ｊ，Ｌ，Ｎ  メインダイ
１２，１２−Ｃ，Ｄ，Ｉ，Ｒ，Ｔ  サブダイ
１３，１３−Ｅ，Ｆ，Ｐ，Ｓ  サブダイ
１４，１４−Ｇ，Ｈ，Ｍ，Ｑ，Ｕ  メモリインターフェース用ダイ
２１  アクセラレーターコア
２２  ＣＰＵコア
２３，２３−Ａ〜Ｕ  ＧＰＩＦ
２４  ＴＣＩ／ＭＩＦ
２５  ＨＢＭ／ＭＩＦ
２６  ＤＤＲ４／ＭＩＦ
３０  ＴＣＩ  ＤＲＡＭ
４０  ＨＢＭ  ＤＲＡＭ
５０  ＤＤＲ４  ＤＩＭＭ
６０  露光マスク
Ｐ１  パッケージ
Ｐ２  パッケージ
Ｐ３  パッケージ
Ｐ４  パッケージ
【図１】
2017094092.tif 000003
【図２】
2017094092.tif 000004
【図３】
2017094092.tif 000005
【図４】
2017094092.tif 000006
【図５】
2017094092.tif 000007
【図６】
2017094092.tif 000008
【図７】
2017094092.tif 000009
【図８】
2017094092.tif 000010
【図９】
2017094092.tif 000011
【国際調査報告】
2017094092.tif 000012
2017094092.tif 000013
2017094092.tif 000014
2017094092.tif 000015