(57)【要約】  電子部品の実装密度を向上することにより、小型化可能な電子回路基板、積層基板、および電子回路基板の製造方法を提供する。本発明の電子回路基板１００は、複数の電子部品４０ａ〜４０ｄと、板状をなし、表面および／または裏面に配線パターンが形成されるとともに、複数の電子部品４０ａ〜４０ｄが個別に実装される凹部２１ａ〜２１ｄを有するシリコン基板２０と、を備え、凹部２１ａ〜２１ｄの側面はシリコン基板２０の表面に対し垂直であって、前記配線パターンは、凹部２１ａ〜２１ｄ内に実装された電子部品４０ａ〜４０ｄとビア３１ａ〜３１ｄおよび／または凹部２１ａ〜２１ｄ内に形成された底面電極を介して接続されることを特徴とする。
2016208043.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子部品と、
板状をなし、表面および／または裏面に配線パターンが形成されるとともに、前記複数の電子部品が個別に実装される複数の凹部を有するシリコン基板と、
を備え、前記凹部の側面は前記シリコン基板の表面に対し垂直であって、前記配線パターンは、前記凹部内に実装された前記電子部品とビアおよび／または前記凹部内に形成された底面電極を介して接続されることを特徴とする電子回路基板。
【請求項２】
前記シリコン基板の裏面に積層され、表面および／または裏面に配線パターンが形成される支持基板をさらに備え、
前記凹部は、前記シリコン基板を貫通するように形成されることを特徴とする請求項１に記載の電子回路基板。
【請求項３】
前記シリコン基板の表面に積層され、表面に配線パターンが形成される絶縁保護層をさらに備え、
前記凹部内は封止樹脂で封止されることを特徴とする請求項２に記載の電子回路基板。
【請求項４】
前記シリコン基板は板厚方向に貫通する貫通ビアを有し、
前記絶縁保護層の表面に形成された配線パターンは、前記貫通ビアを介して、前記支持基板の表面および／または裏面に形成された配線パターンと接続されることを特徴とする請求項３に記載の電子回路基板。
【請求項５】
前記凹部は、前記シリコン基板の表面側に形成され、開口側から縮径するよう側面がテーパ状をなす第１の凹部と、側面が前記シリコン基板の表面に対し垂直な第２の凹部と、を備えることを特徴とする請求項１〜４のいずれか一つに記載の電子回路基板。
【請求項６】
前記凹部の内壁面には絶縁保護層が形成されることを特徴とする請求項１〜５のいずれか一つに記載の電子回路基板。
【請求項７】
前記シリコン基板は、半導体回路が形成されることを特徴とする請求項１〜６のいずれか一つに記載の電子回路基板。
【請求項８】
請求項１〜７のいずれか一つに記載の電子回路基板を積層したことを特徴とする積層基板。
【請求項９】
請求項１〜７のいずれか一つに記載の電子回路基板の製造方法であって、
シリコン基板をエッチングして、側面が前記シリコン基板の表面に対し垂直な凹部を複数形成する凹部形成工程と、
前記複数の凹部内に複数の電子部品を個別に配置する配置工程と、
前記電子部品を前記凹部内に実装し、ビアおよび／または前記凹部内に形成された底面電極を介して、前記シリコン基板の表面および／または裏面に形成された配線パターンと接続する接続工程と、
を含むことを特徴とする電子回路基板の製造方法。
【請求項１０】
前記凹部形成工程は、
前記シリコン基板の表面側に、開口側から縮径するよう側面がテーパ状をなす第１の凹部を形成する第１のエッチング工程と、
側面が前記シリコン基板の表面に対し垂直な第２の凹部を形成する第２のエッチング工程と、
を含むことを特徴とする請求項９に記載の電子回路基板の製造方法。
【請求項１１】
前記配置工程は、前記シリコン基板上に前記複数の電子部品を載置した後、前記シリコン基板を振動させて、前記複数の凹部の各々に前記複数の電子部品のいずれかを落とし込んで配置することを特徴とする請求項１０に記載の電子回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路基板、積層基板、および電子回路基板の製造方法に関する。
【背景技術】
【０００２】
従来、医療分野および工業分野において、各種検査のために内視鏡が広く用いられている。このうち、医療用の内視鏡は、患者等の被検体の体腔内に、先端に固体撮像素子が設けられた細長形状をなす可撓性の挿入部を挿入することによって、被検体を切開せずとも被検体内の体内画像を取得でき、さらに、必要に応じて挿入部先端から処置具を突出させて治療処置を行うことができるため、広く用いられている。【０００３】
このような内視鏡で使用される撮像装置は、一般に、ＣＣＤチップの受光面をカバーガラスで覆い、受光面の外周縁部に設けられた電極にＴＡＢテープのインナーリードを接続して、ＣＣＤチップと電子部品や外部の情報処理装置とを接続する（例えば、特許文献１参照）。【０００４】
近年、撮像装置に使用する電子部品が増加しているが、被検体の負担を軽減するためには、内視鏡の挿入部先端の細径化、短小化が求められるため、電子部品の実装密度を向上する技術が希求されている。【０００５】
電子部品の実装密度を向上する技術として、シリコン基板に凹部を形成し、該凹部に実装部品を実装する技術が提案されている（例えば、特許文献２参照）。【０００６】
また、金属コアに開口を形成し、金属コアの少なくとも一方の主面に絶縁層を形成して前記開口を塞ぐとともに、前記開口内に電子部品を実装する技術が提案されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−７６１５２号公報
【特許文献２】特開２００２−１５１８０１号公報
【特許文献３】特開２０１３−１４１０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２に記載の技術では、実装部品を実装する凹部は側面が主面に対し傾斜しているため、傾斜する側面の形成に要する面積を実装に使用することができず、基板が大型化あった。【０００９】
また、特許文献３に記載の技術では、電子部品を実装する開口は側面が主面に対し垂直であるため、開口の形成に余分な面積を必要としないが、銅等の金属コアを使用するため、エッチング精度が低く、狭いピッチで開口を設けることができず、電子部品の実装密度のさらなる向上は困難である。【００１０】
本発明は、上記に鑑みてなされたものであって、電子部品の実装密度を向上することにより、小型化可能な電子回路基板、積層基板、および電子回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明にかかる電子回路基板は、複数の電子部品と、板状をなし、表面および／または裏面に配線パターンが形成されるとともに、前記複数の電子部品が個別に実装される複数の凹部を有するシリコン基板と、を備え、前記凹部の側面は前記シリコン基板の表面に対し垂直であって、前記配線パターンは、前記凹部内に実装された前記電子部品とビアおよび／または前記凹部内に形成された底面電極を介して接続されることを特徴とする。【００１２】
また、本発明にかかる電子回路基板は、上記発明において、前記シリコン基板の裏面に積層され、表面および／または裏面に配線パターンが形成される支持基板をさらに備え、前記凹部は、前記シリコン基板を貫通するように形成されることを特徴とする。【００１３】
また、本発明にかかる電子回路基板は、上記発明において、前記シリコン基板の表面に積層され、表面に配線パターンが形成される絶縁保護層をさらに備え、前記凹部内は封止樹脂で封止されることを特徴とする。【００１４】
また、本発明にかかる電子回路基板は、上記発明において、前記シリコン基板は板厚方向に貫通する貫通ビアを有し、前記絶縁保護層の表面に形成された配線パターンは、前記貫通ビアを介して、前記支持基板の表面および／または裏面に形成された配線パターンと接続されることを特徴とする。【００１５】
また、本発明にかかる電子回路基板は、上記発明において、前記凹部は、前記シリコン基板の表面側に形成され、開口側から縮径するよう側面がテーパ状をなす第１の凹部と、側面が前記シリコン基板の表面に対し垂直な第２の凹部と、を備えることを特徴とする。【００１６】
また、本発明にかかる電子回路基板は、上記発明において、前記凹部の内壁面には絶縁保護層が形成されることを特徴とする。【００１７】
また、本発明にかかる電子回路基板は、上記発明において、前記シリコン基板は、半導体回路が形成されることを特徴とする。【００１８】
また、本発明にかかる積層基板は、上記のいずれか一つに記載の電子回路基板を積層したことを特徴とする。【００１９】
また、本発明にかかる電子回路基板の製造方法は、上記のいずれか一つに記載の電子回路基板の製造方法であって、シリコン基板をエッチングして、側面が前記シリコン基板の表面に対し垂直な凹部を複数形成する凹部形成工程と、前記複数の凹部内に複数の電子部品を個別に配置する配置工程と、前記電子部品を前記凹部内に実装し、ビアおよび／または前記凹部内に形成された底面電極を介して、前記シリコン基板の表面および／または裏面に形成された配線パターンと接続する接続工程と、を含むことを特徴とする。【００２０】
また、本発明にかかる電子回路基板の製造方法は、上記発明において、前記凹部形成工程は、前記シリコン基板の表面側に開口側から縮径するよう側面がテーパ状をなす第１の凹部を形成する第１のエッチング工程と、側面が前記シリコン基板の表面に対し垂直な第２の凹部を形成する第２のエッチング工程と、を含むことを特徴とする。【００２１】
また、本発明にかかる電子回路基板の製造方法は、上記発明において、前記配置工程は、前記シリコン基板上に前記複数の電子部品を載置した後、前記シリコン基板を振動させて、前記複数の凹部の各々に前記複数の電子部品のいずれかを落とし込んで配置することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、電子部品の実装密度を向上することができるので、多くの電子部品を実装する場合でも、電子回路基板の小型化が可能となる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の実施の形態１にかかる電子回路基板の断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態１にかかる電子回路基板の製造方法を説明する図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１にかかる電子回路基板の製造方法を説明する図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態１にかかる電子回路基板の製造方法を説明する図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態１にかかる電子回路基板の製造方法を説明する図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態１にかかる電子回路基板の製造方法を説明する図である。
【図３】図３は、本発明の実施の形態１の変形例１にかかる電子回路基板の断面図である。
【図４】図４は、本発明の実施の形態１の変形例２にかかる電子回路基板の断面図である。
【図５】図５は、本発明の実施の形態２にかかる電子回路基板の断面図である。
【図６Ａ】図６Ａは、本発明の実施の形態２にかかる電子回路基板の製造方法を説明する図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態２にかかる電子回路基板の製造方法を説明する図である。
【図７Ａ】図７Ａは、本発明の実施の形態２にかかる電子回路基板の凹部の上面図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態２にかかる電子回路基板の凹部への電子部品の配置を説明する図である。
【図７Ｃ】図７Ｃは、本発明の実施の形態２にかかる電子回路基板の凹部への電子部品の配置を説明する図である。
【図８】図８は、本発明の実施の形態３にかかる電子回路基板の断面図である。
【図９】図９は、本発明の実施の形態４にかかる電子回路基板の断面図である。
【図１０】図１０は、本発明の実施の形態５にかかる積層基板の断面図である。
【図１１】図１１は、本発明の実施の形態５にかかる積層基板を使用する内視鏡システムの全体構成を模式的に示す図である。
【図１２】図１２は、図１１の内視鏡で使用される撮像ユニットの側面図である。
【発明を実施するための形態】
【００２４】
以下の説明では、本発明を実施するための形態（以下、「実施の形態」という）として、電子回路基板、電子回路基板を積層した積層基板、および電子回路基板の製造方法について説明する。また、この実施の形態により、この発明が限定されるものではない。さらに、図面の記載において、同一部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１にかかる電子回路基板の断面図である。実施の形態１にかかる電子回路基板１００は、電子部品４０ａ〜４０ｄを実装する凹部２１ａ〜２１ｄを有するシリコン基板２０と、シリコン基板２０の裏面ｆ２に積層される支持基板１０と、シリコン基板２０の表面ｆ１に積層される絶縁保護層３０と、を備える。
【００２６】
シリコン基板２０は、板状をなし、表面ｆ１から裏面ｆ２に貫通する凹部２１ａ〜２１ｄが形成されている。凹部２１ａ〜２１ｄの側面はシリコン基板２０の表面ｆ１に対し垂直である。凹部２１ａ〜２１ｄは、ドライエッチング、好ましくはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）異方性エッチングすることにより形成される。ＩＣＰエッチングにより凹部２１ａ〜２１ｄを形成することにより、位置精度よく、狭いピッチで凹部２１ａ〜２１ｄを形成することができる。
【００２７】
支持基板１０は、シリコン基板２０の裏面ｆ２側に張り合わせることにより積層される。支持基板１０は、ガラスエポキシ基板、またはフレキシブルプリント基板等からなり、凹部２１ａ〜２１ｄの裏面ｆ２側の底面として機能する。凹部２１ａ〜２１ｄの底面である支持基板１０上に電子部品４０ａ〜４０ｄが接続される。電子部品４０ａ〜４０ｄが収納された凹部２１ａ〜２１ｄには、封止樹脂２２が充填されている。本実施の形態１で使用する電子部品４０ａ〜４０ｄの大きさは、各辺の長さが１ｍｍ以下、例えば、いわゆる０４０２サイズ（０．４ｍｍ×０．２ｍｍ）等のものを対象としている。
【００２８】
絶縁保護層３０は、シリコン基板２０の表面ｆ１側に張り合わせることにより積層される。凹部２１ａ〜２１ｄ上の絶縁保護層３０には、導電性のビア３１ａ〜３１ｄが形成される。絶縁保護層３０の表面ｆ３側に形成される図示しない配線パターンは、ビア３１ａ〜３１ｄを介して凹部２１ａ〜２１ｄ内に収納される電子部品４０ａ〜４０ｄと、電気的に接続される。
上記では絶縁保護層を貼り付けてレーザ等によるビア開口例を示したが、他にも樹脂を塗布後に樹脂が均一になるよう平面を出すように研磨し、フォトリソグラフィ後に保護層をエッチングすることで電子部品までのビアを形成する加工としてもよい。特に感光性の樹脂材料を使用する場合、フォトリソグラフィによるビア加工と保護膜を同時に形成することができる。
さらに、絶縁保護層の形成方法として樹脂を塗布する場合は、絶縁保護層は封止樹脂22と兼ねても良い。
【００２９】
次に、図２Ａ〜図２Ｅを参照して、電子回路基板１００の製造工程について説明する。図２Ａ〜図２Ｅは、本発明の実施の形態１にかかる電子回路基板の製造方法を説明する図である。
【００３０】
図２Ａに示すように、支持基板１０とシリコン基板２０とを張り合わせて積層した後、図２Ｂに示すように、シリコン基板２０の表面ｆ１側からシリコン基板２０をエッチングして、凹部２１ａ〜２１ｄを形成する。凹部２１ａ〜２１ｄは、シリコン基板２０の表面ｆ１にフォトレジスト層を積層し、フォトリソグラフィによりフォトレジスト層に凹部２１ａ〜２１ｄのパターンを形成し、このフォトレジスト層をマスクとして、ドライエッチング、好ましくはＩＣＰエッチングにより凹部２１ａ〜２１ｄを形成する。凹部２１ａ〜２１ｄをＩＣＰによりエッチングすることにより、側面がシリコン基板２０の表面ｆ１に垂直な凹部２１ａ〜２１ｄを形成することができる。凹部２１ａ〜２１ｄは、側面がシリコン基板２０の表面ｆ１に対し垂直であるため、シリコン基板２０に狭いピッチで形成することができ、実装密度の向上が可能となる。ＩＣＰエッチングでは、凹部２１ａ〜２１ｄの間隔を１０μｍ程度とすることが可能であるが、機械的な強度を付与したい場合は、凹部２１ａ〜２１ｄの間隔は２０μｍ程度とすることが好ましい。また、凹部２１ａ〜２１ｄの内壁面には、絶縁保護層が形成されることが好ましい。絶縁保護層は、例えば、ＩＣＰエッチング後に、凹部２１ａ〜２１ｄ内をプラズマＣＶＤ等によりシリコン酸化膜とすることにより形成すればよい。凹部２１ａ〜２１ｄの内壁面に絶縁保護層を形成することにより、凹部２１ａ〜２１ｄの大きさが電子部品４０ａ〜４０ｄよりわずかに大きい場合でも、絶縁性を担保することができる。
【００３１】
凹部２１ａ〜２１ｄを形成した後、図２Ｃに示すように、凹部２１ａ〜２１ｄ内に電子部品４０ａ〜４０ｄを個別に収納して配置する。凹部２１ａ〜２１ｄ内には、はんだ、または導電性樹脂、または絶縁性樹脂の接合材料が塗布され、凹部２１ａ〜２１ｄ内に電子部品４０ａ〜４０ｄを収納した後、加熱等することにより電子部品４０ａ〜４０ｄを凹部２１ａ〜２１ｄに固定する。
【００３２】
凹部２１ａ〜２１ｄに電子部品４０ａ〜４０ｄを収納後、凹部２１ａ〜２１ｄに封止樹脂２２を充填し、ついで、シリコン基板２０の表面ｆ１に絶縁保護層３０を張り合わせて積層する（図２Ｄ参照）。
【００３３】
絶縁保護層３０を積層後、図２Ｅに示すように、凹部２１ａ〜２１ｄ上の絶縁保護層３０にレーザ等により孔３２ａ〜３２ｄをあけ、孔３２ａ〜３２ｄの内部をメッキおよび／または導電性材料を充填することにより導電性のビア３１ａ〜３１ｄを形成して、図１に示す電子回路基板１００を製造する。
【００３４】
実施の形態１では、シリコン基板２０と支持基板１０とを積層した後、凹部２１ａ〜２１ｄを形成するが、シリコン基板２０に凹部２１ａ〜２１ｄを形成した後、支持基板１０と張り合わせてもよい。
図１，図２において示す凹部とは、貫通した穴部を有するシリコン基板２０により側面が囲われ、支持基板１０により底面となることで形成される窪み形状である。
【００３５】
また、電子回路基板は、有底の凹部を有するシリコン基板を使用するものであってもよい。図３は、本発明の実施の形態１の変形例１にかかる電子回路基板の断面図である。
図３おいて示す凹部とは、側面と底面がシリコン基板２０Ａにより囲われることにより形成される窪み形状である。
【００３６】
電子回路基板１００Ａは、有底の凹部２１ａ〜２１ｄ（凹部２１ａ〜２１ｄの高さがシリコン基板２０Ａの厚さより低い）を有するシリコン基板２０Ａを備え、支持基板を有していない。凹部２１ａ〜２１ｄは、実施の形態１と同様にドライエッチング、好ましくはＩＣＰエッチングにより形成されるため、凹部２１ａ〜２１ｄの側面はシリコン基板２０Ａの表面ｆ１に対し垂直である。凹部２１ａ〜２１ｄは、側面が垂直であるため、シリコン基板２０Ａに狭いピッチで形成することができ、電子部品４０ａ〜４０ｄの実装密度を向上することができる。
【００３７】
さらに、シリコン基板には絶縁保護層が積層されていなくてもよい。図４は、本発明の実施の形態１の変形例２にかかる電子回路基板の断面図である。
【００３８】
電子回路基板１００Ｂにおいて、支持基板１０Ｂのシリコン基板２０Ｂとの接続面ｆ４側（支持基板１０Ｂの表面側）には、電子部品４０ａ〜４０ｃ、および４０ｄ’を電気的および機械的に接続する底面電極１１ａ〜１１ｄが形成されるとともに、図示しない配線パターンが形成されている。凹部２１ａ〜２１ｄ内に配置された電子部品４０ａ〜４０ｃ、および４０ｄ’は、はんだや導電性樹脂により底面電極１１ａ〜１１ｄと接続される。電子回路基板１００Ｂは、凹部２１ａ〜２１ｄの電子部品４０ａ〜４０ｃ、および４０ｄ’の周囲には封止樹脂は充填されず、シリコン基板２０Ｂの表面ｆ１に絶縁保護層も積層されない。
【００３９】
支持基板１０Ｂの接続面ｆ４側に形成された図示しない配線パターンは、底面電極１１ａ〜１１ｄを介して電子部品４０ａ〜４０ｃ、および４０ｄ’と接続される。配線パターンは、支持基板１０Ｂの接続面ｆ４の裏面ｆ５側、または支持基板１０Ｂの内部に形成されていてもよく、支持基板１０Ｂの裏面ｆ５側、または内部に配線パターンを形成する場合には、支持基板１０Ｂにビアを設け、該ビアおよび底面電極１１ａ〜１１ｄを介して電子部品４０ａ〜４０ｃ、および４０ｄ’と接続される。変形例２の凹部２１ａ〜２１ｄも、側面が垂直であるため、シリコン基板２０Ｂに狭いピッチで形成することができ、電子部品４０ａ〜４０ｃ、および４０ｄ’の実装密度を向上することができる。また、高さが凹部２１ｄの高さより高い電子部品４０ｄ’も実装することができる。
【００４０】
（実施の形態２）
実施の形態２にかかる電子回路基板は、凹部の側面がシリコン基板の表面に対しテーパをなす部分と、垂直をなす部分とを有する。図５は、本発明の実施の形態２にかかる電子回路基板の断面図である。
【００４１】
電子回路基板１００Ｃは、電子部品４０ａ〜４０ｃを実装する凹部２１ａ’〜２１ｃ’を有するシリコン基板２０Ｃを有する。凹部２１ａ’〜２１ｃ’は、シリコン基板２０Ｃの表面ｆ１側に形成され、開口側から縮径するよう側面がシリコン基板２０Ｃの表面ｆ１に対しテーパをなす第１の凹部２１ａ’−１〜２１ｃ’−１と、側面がシリコン基板２０Ｃの表面ｆ１と垂直をなす第２の凹部２１ａ’−２〜２１ｃ’−２と、をそれぞれ備える。
【００４２】
第１の凹部２１ａ’−１〜２１ｃ’−１は、図６Ａに示すように、支持基板１０を積層したシリコン基板２０Ｃの表面ｆ１に、テーパ付きのエッチング、特に好ましくはウエットエッチングによる異方性エッチングを行うことにより形成する。
【００４３】
第２の凹部２１ａ’−２〜２１ｃ’−２は、図６Ｂに示すように、シリコン基板２０Ｃの第１の凹部２１ａ’−１〜２１ｃ’−１を、ドライエッチング、好ましくはＩＣＰエッチングによりさらにエッチングして形成する。
【００４４】
上記のような構造の凹部２１ａ’〜２１ｃ’を有するシリコン基板２０Ｃでは、電子部品４０ａ〜４０ｃの凹部２１ａ’〜２１ｃ’内への配置が容易となる。図７Ａは、本発明の実施の形態２にかかる電子回路基板１００Ｃの凹部２１ａ’〜２１ｃ’の上面図である。図７Ｂおよび図７Ｃは、本発明の実施の形態２にかかる電子回路基板１００Ｃの凹部２１ａ’〜２１ｃ’への電子部品４０ａ〜４０ｃの配置を説明する図である。
【００４５】
電子部品４０ａ〜４０ｃを図７Ａに示す凹部２１ａ’〜２１ｃ’の近傍に配置し（図７Ｂ参照）、シリコン基板２０Ｃを振動させる。シリコン基板２０Ｃを振動させることにより、電子部品４０ａ〜４０ｃは、凹部２１ａ’〜２１ｃ’内にそれぞれ収容される。凹部２１ａ’〜２１ｃ’は、電子部品４０ａ〜４０ｃを載置するシリコン基板２０Ｃの表面ｆ１側が、側面がシリコン基板２０Ｃの表面ｆ１に対しテーパをなす第１の凹部２１ａ’−１〜２１ｃ’−１であるため、電子部品４０ａ〜４０ｃの凹部２１ａ’〜２１ｃ’内への配置が容易となる。電子部品４０ａ〜４０ｃが小さく、把持により凹部内への配置が困難である場合に特に有効である。
【００４６】
なお、電子部品４０ａ〜４０ｃの凹部２１ａ’〜２１ｃ’内への配置の容易さと、電子部品４０ａ〜４０ｃのシリコン基板２０Ｃへの実装密度とのバランスの観点から、第１の凹部２１ａ’−１〜２１ｃ’−１の高さｒ１は、第２の凹部２１ａ’−２〜２１ｃ’−２の高さｒ２以下、特に40％以下とすることが好ましい。
【００４７】
（実施の形態３）
実施の形態３にかかる電子回路基板は、シリコン基板に貫通電極が形成されている。図８は、本発明の実施の形態３にかかる電子回路基板の断面図である。
【００４８】
電子回路基板１００Ｄのシリコン基板２０Ｄには、シリコン基板２０Ｄの表面ｆ１から裏面ｆ２まで貫通する貫通電極３２が形成されている。貫通電極３２が形成される孔部の側面は、凹部２１ａ〜２１ｄの内壁面と同様に絶縁保護層が形成されて、シリコン基板２０Ｄと貫通電極３２とを絶縁している。また、シリコン基板２０Ｄの側面には、側面電極３３が形成され、側面電極３３もシリコン基板２０Ｄの表面ｆ１から裏面ｆ２まで形成されて貫通電極として機能する。
【００４９】
支持基板１０Ｄのシリコン基板２０Ｄとの接続面ｆ４側には、電子部品４０ａおよび４０ｃを電気的および機械的に接続する底面電極１１ａおよび１１ｃが形成され、支持基板１０Ｄの接続面ｆ４側に形成される図示しない配線パターンと接続されている。凹部２１ａおよび２１ｃ内に配置された電子部品４０ａおよび４０ｃは、はんだや導電性樹脂により底面電極１１ａおよび１１ｃとそれぞれ接続される。
【００５０】
絶縁保護層３０Ｄは、シリコン基板２０Ｄの表面ｆ１側に張り合わせることにより積層される。絶縁保護層３０Ｄは、側面電極３３が形成されるシリコン基板２０Ｄの側面上にも積層され、シリコン基板２０Ｄと側面電極３３とを絶縁する。凹部２１ｂおよび２１ｄ上の絶縁保護層３０Ｄには、導電性のビア３１ｂおよび３１ｄが形成される。導電性のビア３１ｂおよび３１ｄは、凹部２１ｂおよび２１ｄ内に収納される電子部品４０ｂおよび４０ｄとそれぞれ電気的に接続されるとともに、絶縁保護層３０Ｄの表面ｆ３側に形成される図示しない配線パターンと接続されている。
【００５１】
貫通電極３２および側面電極３３は、支持基板１０Ｄの接続面ｆ４側に形成される配線パターン、および絶縁保護層３０Ｄの表面ｆ３側に形成される配線パターンと接続される。
【００５２】
実施の形態３にかかる電子回路基板１００Ｄは、凹部２１ａ〜２１ｄの側面がシリコン基板２０Ｄの表面に対し垂直であるため、電子部品４０ａ〜４０ｄの実装密度を向上することができる。また、貫通電極３２および側面電極３３により、支持基板１０Ｄに形成される配線パターンと、絶縁保護層３０Ｄに形成される配線パターンとを接続するため、配線の自由度を向上することができる。
【００５３】
（実施の形態４）
実施の形態４にかかる電子回路基板は、シリコン基板に半導体回路が形成されている。図９は、本発明の実施の形態４にかかる電子回路基板の断面図である。
【００５４】
電子回路基板１００Ｅのシリコン基板２０Ｅは、表面ｆ１側に半導体回路３４ａおよび３４ｂが形成されている。半導体回路３４ａおよび３４ｂは、半導体プロセスで形成される。複数の半導体回路３４ａおよび３４ｂが形成されたシリコンウエハを個片化してシリコン基板２０Ｅとし、その後、凹部２１ａ〜２１ｄがＩＣＰエッチングで形成される。
【００５５】
絶縁保護層３０Ｅは、シリコン基板２０Ｅの表面ｆ１側に張り合わせることにより積層され、凹部２１ｂおよび２１ｄ上、ならびに半導体回路３４ａおよび３４ｂ上の絶縁保護層３０Ｅには、導電性のビア３１ｂ、３１ｄ、３５ａおよび３５ｂが形成されている。絶縁保護層３０Ｅの表面ｆ３側に形成される図示しない配線パターンは、ビア３１ｂ、３１ｄ、３５ａおよび３５ｂを介して電子部品４０ｂおよび４０ｄ、ならびに半導体回路３４ａおよび３４ｂと電気的に接続される。
【００５６】
支持基板１０Ｅのシリコン基板２０Ｅとの接続面ｆ４側には、電子部品４０ａおよび４０ｃを電気的および機械的に接続する底面電極１１ａおよび１１ｃが形成され、支持基板１０Ｅの接続面ｆ４側に形成される図示しない配線パターンと接続されている。凹部２１ａおよび２１ｃ内に配置された電子部品４０ａおよび４０ｃは、はんだや導電性樹脂により底面電極１１ａおよび１１ｃとそれぞれ接続され、貫通電極３２および側面電極３３を介し、絶縁保護層３０Ｅの表面ｆ３側に形成される配線パターンと接続される。
【００５７】
実施の形態４にかかる電子回路基板１００Ｅは、シリコン基板２０Ｅ内に半導体回路３４ａおよび３４ｂを有するため、新たに半導体回路を設ける必要がなく、小型化および集積化が可能となる。
【００５８】
（実施の形態５）
実施の形態５は、電子回路基板を積層した積層基板である。図１０は、本発明の実施の形態５にかかる積層基板の断面図である。
【００５９】
積層基板２００は、第１の電子回路基板１００Ｄ−１と、第２の電子回路基板１００Ｄ−２とが積層されている。第１の電子回路基板１００Ｄ−１は、実施の形態３にかかる電子回路基板１００Ｄと同様の構成を有し、絶縁保護層３０Ｄ−１の表面にレジスト層等の絶縁機能を有する中間層３６が積層されている。
【００６０】
第２の電子回路基板１００Ｄ−２は、実施の形態３にかかるシリコン基板２０Ｄの裏面ｆ２側を、支持基板１０Ｄに変えて絶縁保護層で積層する。第２の電子回路基板１００Ｄ−２は、シリコン基板２０Ｄ−２に凹部２１ａ−２〜２１ｄ−２を形成した後、絶縁保護層３０Ｄ−２を積層し、凹部２１ａ−２〜２１ｄ−２内に電子部品４０ａ−２〜４０ｄ−２を配置した後、ビア３１ｂ−２および３１ｄ−２、貫通電極３２−２、側面電極３３−２を形成することにより製造できる。
【００６１】
積層基板２００は、第１の電子回路基板１００Ｄ−１と、第２の電子回路基板１００Ｄ−２とを積層しているため、より電子部品の実装密度を向上することができる。
【００６２】
なお、実施の形態５にかかる積層基板は、後述する内視鏡システムの撮像ユニットに好適に使用することができる。図１１は、本発明の実施の形態５にかかる積層基板を使用する内視鏡システムの全体構成を模式的に示す図である。図１２は、図１１の内視鏡で使用される撮像ユニットの側面図である。
【００６３】
図１１に示すように、内視鏡システム１は、内視鏡２と、ユニバーサルコード５と、コネクタ６と、光源装置７と、プロセッサ（制御装置）８と、表示装置９とを備える。
【００６４】
内視鏡２は、挿入部３を被検体内に挿入することによって、被検体の体内画像を撮像し撮像信号を出力する。ユニバーサルコード５内部のケーブルは、内視鏡２の挿入部３の先端まで延伸され、挿入部３の先端部３ｂに設けられる撮像ユニットに接続する。
【００６５】
コネクタ６は、ユニバーサルコード５の基端に設けられて、光源装置７及びプロセッサ８に接続され、ユニバーサルコード５と接続する先端部３ｂの撮像ユニット３００が出力する撮像信号（出力信号）に所定の信号処理を施すとともに、撮像信号をアナログデジタル変換（Ａ／Ｄ変換）して画像信号として出力する。
【００６６】
光源装置７は、例えば、白色ＬＥＤを用いて構成される。光源装置７が点灯するパルス状の白色光は、コネクタ６、ユニバーサルコード５を経由して内視鏡２の挿入部３の先端から被写体へ向けて照射する照明光となる。
【００６７】
プロセッサ８は、コネクタ６から出力される画像信号に所定の画像処理を施すとともに、内視鏡システム１全体を制御する。表示装置９は、プロセッサ８が処理を施した画像信号を表示する。
【００６８】
内視鏡２の挿入部３の基端側には、内視鏡機能を操作する各種ボタン類やノブ類が設けられた操作部４が接続される。操作部４には、被検体の体腔内に生体鉗子、電気メスおよび検査プローブ等の処置具を挿入する処置具挿入口４ａが設けられる。
【００６９】
挿入部３は、撮像ユニット３００が設けられる先端部３ｂと、先端部３ｂの基端側に連設された上下方向に湾曲自在な湾曲部３ａと、この湾曲部３ａの基端側に連設された可撓管部３ｃとを備える。湾曲部３ａは、操作部４に設けられた湾曲操作用ノブの操作によって上下方向に湾曲し、挿入部３内部に挿通された湾曲ワイヤの牽引弛緩にともない、たとえば上下の２方向に湾曲自在となっている。
【００７０】
内視鏡２には、光源装置７からの照明光を伝送するライトガイドが配設され、ライトガイドによる照明光の出射端に照明窓が配置される。この照明窓は、挿入部３の先端部３ｂに設けられており、照明光が被検体に向けて照射される。
【００７１】
内視鏡２の先端部３ｂに設けられた撮像ユニット３００は、図１２に示すように、入射された光を光電変換して電気信号を生成する受光部３１１を有する撮像素子３１０と、受光部３１１を封止する光学部材３２０と、フレキシブルプリント基板３３０（以下、「ＦＰＣ基板」という）と、硬質基板３４０と、を備える。積層基板２００は、撮像ユニット３００の、ＦＰＣ基板３３０と硬質基板３４０としての機能を備える。
【００７２】
撮像素子３１０は、主面中央部に形成された受光部３１１の周囲に、図示しない電極パッド２を備え、電極パッド上にははんだ等からなるバンプ（図示しない）が形成されている。
【００７３】
光学部材３２０は、ガラス等の光学特性に優れる材料からなり、接着剤により撮像素子３１０と接着されている。
【００７４】
ＦＰＣ基板３３０は、絶縁性の基材と、基材の内部または表面に形成される配線層と、を有し、配線層が基材から露出したインナーリードが、撮像素子３１０の電極パッドと接続される。インナーリードと電極パッドとの接続部は封止樹脂３３１により封止されている。ＦＰＣ基板３３０は、撮像素子３１０の側面（底面）側から裏面側に延出し、延出したＦＰＣ基板３３０表面に、複数の導体層を有する硬質基板３４０が接続されている。硬質基板３４０の基端側には、ケーブル３６０の導体３６１が接続される。
【００７５】
実施の形態５にかかる積層基板２００を撮像ユニット３００に使用することにより、撮像ユニットの細径化、および短小化を図ることができる。
【符号の説明】
【００７６】
１  内視鏡システム
２  内視鏡
３  挿入部
３ａ  湾曲部
３ｂ  先端部
３ｃ  可撓管部
４  操作部
４ａ  処置具挿入口
５  ユニバーサルコード
６  コネクタ
７  光源装置
８  プロセッサ
９  表示装置
１０、１０Ｂ、１０Ｄ、１０Ｅ  支持基板
１１ａ、１１ｂ、１１ｃ、１１ｄ  底面電極
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ  シリコン基板
２１ａ、２１ｂ、２１ｃ、２１ｄ  凹部
２１ａ’−１、２１ａ’−２、２１ｂ’−１  第１の凹部
２１ｂ’−２、２１ｃ’−１、２１ｃ’−２  第２の凹部
２２  封止樹脂
３０、３０Ｄ、３０Ｅ  絶縁保護層
３１ａ、３１ｂ、３１ｃ、３１ｄ、３５ａ、３５ｂ  ビア
３２  貫通電極
３３  側面電極
３４ａ、３４ｂ  半導体回路
３６  中間層
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ  電子回路基板
２００  積層基板
３１０  撮像素子
３１１  受光部
３２０  光学部材
３３０  フレキシブルプリント基板
３４０  硬質基板
３６０  ケーブル
３６１  導体
【図１】
2016208043.tif 000003
【図２Ａ】
2016208043.tif 000004
【図２Ｂ】
2016208043.tif 000005
【図２Ｃ】
2016208043.tif 000006
【図２Ｄ】
2016208043.tif 000007
【図２Ｅ】
2016208043.tif 000008
【図３】
2016208043.tif 000009
【図４】
2016208043.tif 000010
【図５】
2016208043.tif 000011
【図６Ａ】
2016208043.tif 000012
【図６Ｂ】
2016208043.tif 000013
【図７Ａ】
2016208043.tif 000014
【図７Ｂ】
2016208043.tif 000015
【図７Ｃ】
2016208043.tif 000016
【図８】
2016208043.tif 000017
【図９】
2016208043.tif 000018
【図１０】
2016208043.tif 000019
【図１１】
2016208043.tif 000020
【図１２】
2016208043.tif 000021
【手続補正書】
【提出日】平成28年10月24日(2016.10.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の電子部品と、
板状をなし、表面および／または裏面に配線パターンが形成されるとともに、前記複数の電子部品が個別に実装される複数の凹部を有するシリコン基板と、
前記シリコン基板の裏面に積層され、表面および／または裏面に配線パターンが形成される支持基板と、
を備え、前記凹部の側面は前記シリコン基板の表面に対し垂直であって、前記配線パターンは、前記凹部内に実装された前記電子部品とビアおよび／または前記凹部内に形成された底面電極を介して接続されるとともに、前記凹部は、前記シリコン基板を貫通するように形成されることを特徴とする電子回路基板。
【請求項２】
（削除）
【請求項３】
前記シリコン基板の表面に積層され、表面に配線パターンが形成される絶縁保護層をさらに備え、
前記凹部内は封止樹脂で封止されることを特徴とする請求項１に記載の電子回路基板。
【請求項４】
前記シリコン基板は板厚方向に貫通する貫通ビアを有し、
前記絶縁保護層の表面に形成された配線パターンは、前記貫通ビアを介して、前記支持基板の表面および／または裏面に形成された配線パターンと接続されることを特徴とする請求項３に記載の電子回路基板。
【請求項５】
前記凹部は、前記シリコン基板の表面側に形成され、開口側から縮径するよう側面がテーパ状をなす第１の凹部と、側面が前記シリコン基板の表面に対し垂直な第２の凹部と、を備えることを特徴とする請求項１、３または４のいずれか一つに記載の電子回路基板。
【請求項６】
前記凹部の内壁面には絶縁保護層が形成されることを特徴とする請求項１、３〜５のいずれか一つに記載の電子回路基板。
【請求項７】
前記シリコン基板は、半導体回路が形成されることを特徴とする請求項１、３〜６のいずれか一つに記載の電子回路基板。
【請求項８】
請求項１、３〜７のいずれか一つに記載の電子回路基板を積層したことを特徴とする積層基板。
【請求項９】
請求項１、３〜７のいずれか一つに記載の電子回路基板の製造方法であって、
シリコン基板をエッチングして、側面が前記シリコン基板の表面に対し垂直な凹部を複数形成する凹部形成工程と、
前記複数の凹部内に複数の電子部品を個別に配置する配置工程と、
前記電子部品を前記凹部内に実装し、ビアおよび／または前記凹部内に形成された底面電極を介して、前記シリコン基板の表面および／または裏面に形成された配線パターンと接続する接続工程と、
を含むことを特徴とする電子回路基板の製造方法。
【請求項１０】
前記凹部形成工程は、
前記シリコン基板の表面側に、開口側から縮径するよう側面がテーパ状をなす第１の凹部を形成する第１のエッチング工程と、
側面が前記シリコン基板の表面に対し垂直な第２の凹部を形成する第２のエッチング工程と、
を含むことを特徴とする請求項９に記載の電子回路基板の製造方法。
【請求項１１】
前記配置工程は、前記シリコン基板上に前記複数の電子部品を載置した後、前記シリコン基板を振動させて、前記複数の凹部の各々に前記複数の電子部品のいずれかを落とし込んで配置することを特徴とする請求項１０に記載の電子回路基板の製造方法。
【国際調査報告】
2016208043.tif 000022
2016208043.tif 000023
2016208043.tif 000024
2016208043.tif 000025