(57)【要約】  発信信号の周波数が変化しても発振効率が低下しないようにした発信型電子ペンの信号発信回路に関する。  キャパシタとコイルとからなる共振回路に、共振を継続させるためのエネルギーとなる電流を流すためのスイッチ回路と、このスイッチ回路を切り替え制御する切替制御信号を生成する制御信号生成回路とを備え、共振回路の共振周波数の発信信号を、電子ペンから送出する信号とする信号発信回路である。制御信号生成回路は、発信信号の周期を検出する検出回路と、切替制御信号を、検出回路の検出結果に基づいた所定のタイミングで発生するためのタイミングを生成するタイミング生成回路と、タイミング生成回路で生成されたタイミングで切替制御信号を発生し、発生した切替制御信号でスイッチ回路を切り替え制御する駆動回路とを備える。
2017221395.tif 000002
【特許請求の範囲】
【請求項１】
コイルと共振用キャパシタとからなる共振回路と、
前記共振回路に、共振を継続させるためのエネルギーとなる電流を流すためのスイッチ回路と、
前記スイッチ回路を、前記共振回路に共振を継続させるためのエネルギーとなる電流を流すように切り替え制御する制御信号を生成する制御信号生成回路と、
を備え、前記共振回路の共振周波数の発信信号を、電子ペンから送出する信号とする信号発信回路であって、
前記制御信号生成回路は、
前記発信信号の周期を検出する検出回路と、
前記制御信号を、前記検出回路の検出結果に基づいた所定のタイミングで発生するための前記タイミングを生成するタイミング生成回路と、
前記タイミング生成回路で生成されたタイミングで前記制御信号を発生し、発生した前記制御信号を前記スイッチ回路に供給する駆動回路と、
を備えることを特徴とする発信型電子ペンの信号発信回路。
【請求項２】
前記発信信号は正弦波信号であって、
前記共振回路に、共振を継続させるためのエネルギーとなる電流を流すタイミングは、前記正弦波信号の負側の最大振幅時点である
ことを特徴とする請求項１に記載の発信型電子ペンの信号発信回路。
【請求項３】
前記検出回路は、前記正弦波信号の１／２周期を検出するものであり、
前記タイミング生成回路は、前記検出回路での前記１／２周期の検出終了時点から、前記正弦波の１／４周期分、経過した時点を前記タイミングとして生成するものである
ことを特徴とする請求項２に記載の発信型電子ペンの信号発信回路。
【請求項４】
前記検出回路は、前記正弦波信号のレベルが、前記正弦波信号の平均値レベルと等しい時点を検出し、前記検出した時点の区間の長さとして、前記正弦波信号の１／２周期を検出するものであり、
前記タイミング生成回路は、前記正弦波信号が平均値レベルよりも大きい区間の終了時点から、前記正弦波の１／４周期分、経過した時点を前記タイミングとして生成するものである
ことを特徴とする請求項２に記載の発信型電子ペンの信号発信回路。
【請求項５】
前記検出回路は、前記正弦波信号のレベルが、前記正弦波信号が平均値レベルよりも大きい区間を時間積分する第１の時間積分器からなり、
前記タイミング生成回路は、前記第１の時間積分器の１／２の区間を時間積分する第２の時間積分器からなる
ことを特徴とする請求項４に記載の発信型電子ペンの信号発信回路。
【請求項６】
前記第１の時間積分器は、充電用キャパシタを、第１の電流値で充電する充電回路からなり、前記第２の時間積分器は、前記充電用キャパシタに充電された充電電圧を、前記第１の電流値の２倍の第２の電流値で放電する放電回路からなる
ことを特徴とする請求項５に記載の発信型電子ペンの信号発信回路。
【請求項７】
前記共振回路の前記コイルは、トランスの一次巻線であり、
前記トランスの二次巻線から、前記一次巻線と前記二次巻線との巻線比に応じて増幅された前記発信信号を得る
ことを特徴とする請求項１に記載の発信型電子ペンの信号発信回路。
【請求項８】
前記電子ペンから送出する信号を、ＡＳＫ変調信号あるいはＯＯＫ変調信号とするための回路を備える
ことを特徴とする請求項１に記載の発信型電子ペンの信号発信回路。
【請求項９】
前記ＡＳＫ変調信号あるいはＯＯＫ変調信号とするための回路は、前記制御信号生成回路を、動作状態と非動作状態とに制御する回路を含む
ことを特徴とする請求項１に記載の発信型電子ペンの信号発信回路。
【請求項１０】
前記ＡＳＫ変調信号あるいはＯＯＫ変調信号とするための回路は、前記共振回路の共振動作を制御する回路を含む
ことを特徴とする請求項１または請求項９に記載の発信型電子ペンの信号発信回路。
【請求項１１】
前記ＡＳＫ変調信号あるいはＯＯＫ変調信号とするための回路は、前記電子ペンへの信号の送出を制御する回路を含む
ことを特徴とする請求項１または請求項９に記載の発信型電子ペンの信号発信回路。
【請求項１２】
筐体内に信号発信回路を備える発信型電子ペンであって、
前記信号発信回路は、
コイルと共振用キャパシタとからなる共振回路と、
前記共振回路に、共振を継続させるためのエネルギーとなる電流を流すためのスイッチ回路と、
前記スイッチ回路を、前記共振回路に共振を継続させるためのエネルギーとなる電流を流すように切り替え制御する制御信号を生成する制御信号生成回路と、
を備え、
前記制御信号生成回路は、
前記発信信号の周期を検出する検出回路と、
前記制御信号を、前記検出回路の検出結果に基づいた所定のタイミングで発生するための前記タイミングを生成するタイミング生成回路と、
前記タイミング生成回路で生成されたタイミングで前記制御信号を発生し、発生した前記制御信号を前記スイッチ回路に供給する駆動回路と、
を備え、
前記共振回路の共振周波数の発信信号を送出することを特徴とする発信型電子ペン。
【請求項１３】
ペン先側に導電性材料からなる部材を備え、
前記発信信号は、前記導電性材料からなる部材を通じて送出される
ことを特徴とする請求項１２に記載の発信型電子ペン。
【請求項１４】
前記信号発信回路は、前記発信信号を、送信データに応じてＡＳＫ変調あるいはＯＯＫ変調するための回路を備える
ことを特徴とする請求項１２に記載の発信型電子ペン。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、位置検出装置に対して信号を送信する発信型電子ペンの信号発信回路及び当該信号発信回路を備える発信型電子ペンに関する。
【背景技術】
【０００２】
タブレット用の電子ペン（スタイラスペン）としては、電磁誘導方式や静電結合方式など、種々の方式のものがあるが、高精細な位置指示が比較的容易にできるものとして、位置検出装置に対して信号を送出する発信型電子ペンが提供されている。最近は、この種の発信型電子ペンとして、いわゆるアクティブ静電結合方式の電子ペンが登場してきている。このアクティブ静電結合方式の電子ペンは、一次電池や二次電池を用いた電源回路と信号発信回路とを内蔵すると共に、芯体を導体で構成し、信号発信回路からの信号を、導体の芯体から、タブレットに対して静電結合により送信するようにするものである（例えば特許文献１（特許第５６８７３９８号公報）参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５６８７３９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のアクティブ静電結合方式の電子ペンでは、一次電池あるいは充電式の二次電池を電源として用いるが、送信する信号の波形としては、種々の波形が考えられおり、例えば代表的なものとして、正弦波と矩形波とが考えられている。【０００５】
矩形波信号を送信信号とする発信型電子ペンの場合には、発信型電子ペンからタブレットに供給する例えばデジタル信号を２値化信号とすれば、信号発信回路の構成が簡単になるというメリットがあるが、その反面、浮遊容量による電力ロスが大きく、電池寿命が短くなるというデメリットがある。【０００６】
一方、正弦波信号を送信信号とする電子ペンの場合には、コイルとキャパシタとからなるＬＣ共振回路を用いる共振型発振回路を用いた信号発信回路を構成することで、共振回路の共振用キャパシタにより浮遊容量分の影響を吸収することが可能であるので、電力ロスを小さくすることができ、エネルギー効率を良くして電池寿命を長くすることができる。そこで、発信型電子ペンとしては、電池寿命を考慮した場合、エネルギー効率の良い正弦波信号を送出するタイプのものが好適である。【０００７】
ところで、共振型発振回路を用いた信号発信回路において、出力する正弦波信号を減衰させることなく安定的に発生させることができるようにするために、共振型発振回路として、以下に説明するような回路構成を採用するものが考えられる。【０００８】
図９は、この共振型発振回路を用いた信号発信回路の要部を説明するための回路図である。また、図１０は、その動作を説明するために用いる図である。【０００９】
図９の回路例においては、コイル１に並列に共振用キャパシタ２が接続されて、ＬＣ共振回路３が形成されている。そして、このＬＣ共振回路３の一端側は電源電圧ＶＤＤの供給端に接続され、他端側は、スイッチ回路４を通じて接地されている。スイッチ回路４は、ＬＣ共振回路３に、共振を継続させるためのエネルギーとなる電流を流すためのスイッチ回路を構成するもので、図９の回路例では、ＦＥＴ（Field Effect Transistor）で構成されている。図９の回路例では、ＬＣ共振回路３と、スイッチ回路４と、発振制御信号生成回路５とにより、共振型発振回路６が構成される。【００１０】
スイッチ回路４は、発振制御信号生成回路５からのスイッチング制御信号ＳＷにより切替制御される。発振制御信号生成回路５には、共振回路３とスイッチ回路４との接続点Ｐ１に得られる正弦波電圧ＶＣが供給され、発振制御信号生成回路５は、正弦波電圧ＶＣからスイッチング制御信号ＳＷを生成する。【００１１】
図９の回路例では、発振制御信号生成回路５は、閾値電圧検出回路５１と、駆動パルス発生回路５２とで構成されている。【００１２】
ＬＣ共振回路３により、接続点Ｐ１には、図１０（Ａ）に示すような、ＬＣ共振回路３の共振周波数（周期Ｔ）で、平均値レベルがＶＤＤ、振幅がＶＤＤの正弦波電圧ＶＣが得られる。この接続点Ｐ１に得られる正弦波電圧ＶＣが閾値電圧検出回路５１の入力信号として供給される。【００１３】
閾値電圧検出回路５１においては、正弦波電圧ＶＣが高い電圧から低下して、当該正弦波電圧ＶＣの最低レベル（図１０では０レベル）あるいは、当該最低レベルよりも僅かに高い閾値電圧Ｖｔｈとなる時点Ｘｃを検出する。そして、閾値電圧検出回路５１は、その検出した時点Ｘｃを示すタイミング信号を駆動パルス生成回路５２に供給する。【００１４】
駆動パルス生成回路５２は、閾値電圧検出回路５１からのタイミング信号に基づいて、時点Ｘｃから、正弦波電圧ＶＣが最低レベル（０ボルト）になるタイミングで、所定の短いパルス幅のスイッチング制御信号ＳＷ（図１０（Ｂ）参照）を生成し、そのスイッチング制御信号ＳＷを、スイッチ回路４に供給する。【００１５】
この場合に、閾値電圧検出回路５１で検出する閾値電圧Ｖｔｈが、図１０（Ａ）に示すように、最低レベル（０ボルト）よりも僅かに高い電圧であるときには、駆動パルス生成回路５２は、時点Ｘｃよりも固定の遅延量ＤＬだけ遅延した時点で、スイッチング制御信号ＳＷを発生する。遅延量ＤＬは、ＬＣ共振回路３の共振周波数の信号の周期Ｔから定められる。【００１６】
スイッチ回路４は、スイッチング制御信号ＳＷを受けると、そのパルス幅期間でオンとされ、パルス幅期間以外ではオフとされる。このスイッチ回路４がスイッチング信号ＳＷのパルス幅期間でオンとされることにより、電源電圧ＶＤＤが得られる電源端子から、ＬＣ共振回路３を構成するコイル１、キャパシタ２及びスイッチ回路４を通じて電流が流れて、ＬＣ共振回路３にエネルギーが供給され、ＬＣ共振回路３の共振周波数の正弦波電圧ＶＣは、減衰することなく、コイル１及び共振用キャパシタ２からなるＬＣ共振回路３により、継続的に生成される。この場合に、正弦波電圧ＶＣが最低レベル（０ボルト）になるタイミングが、スイッチ回路４をオンに制御する最適タイミング点である。【００１７】
アクティブ静電結合方式の電子ペンでは、図９では、図示を省略するが、例えば、コイル１は、トランスの一次巻線とされ、トランスの二次巻線側に得られる正弦波信号が、導電体で構成される電子ペンの芯体に供給される。【００１８】
ところで、上述した共振型発振回路６においては、正弦波電圧ＶＣは、電源電圧ＶＤＤを平均値レベルとするものであるが、発振の初期状態の際の振幅が小さいときには（図１０（Ａ）の破線で示す正弦波波形参照）、閾値電圧Ｖｔｈ以下にならないため、スイッチ回路４がオンにならず、発振を持続させるエネルギーを注入することができないという問題がある。また、正弦波電圧ＶＣの振幅が急に小さくなったときにも、同様の問題が生じることがある。【００１９】
さらに、ＬＣ共振回路３は、共振用キャパシタ２の静電容量に加えて、周辺の浮遊容量を含んで共振を行うことになるので、この浮遊容量により、ＬＣ共振回路３の共振周波数が変動する。すなわち、電子ペンを位置検出装置に近づけると、電子ペンと位置検出装置との間の静電結合による浮遊容量により、ＬＣ共振回路３の共振周波数が変動する。【００２０】
このようにＬＣ共振回路３の共振周波数が浮遊容量のために変化して、例えば図１０（Ｃ）に示すように、接続点Ｐ１に得られる正弦波電圧ＶＣの１周期がＴ´（≠Ｔ）となってしまった場合には、図９の回路例では、閾値電圧Ｖｔｈとなる時点Ｘｃからスイッチング制御信号ＳＷが発生するタイミングが一定であるので、その周期（周波数）変化に追従できず、正弦波電圧ＶＣ´が最低レベル（０ボルト）になるタイミングｔｍ（図１０（Ｄ）参照）よりもずれてしまう。【００２１】
このため、共振型発振回路６の発振効率が低下すると共に、正弦波信号の周波数に影響を与えたりする問題が生じる恐れがある。すなわち、スイッチング制御信号ＳＷの発生タイミングが最適タイミングからずれた場合、共振型発振回路で発生する正弦波電圧ＶＣ´は、図１０（Ｄ）の破線で示すようになり、その周波数に影響を与えるという問題が発生する。【００２２】
この発明は、以上の問題点を解決することができる発信型電子ペンの信号発信回路を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記の課題を解決するために、請求項１の発明は、
キャパシタとコイルとからなる共振回路と、
前記共振回路に、共振を継続させるためのエネルギーとなる電流を流すためのスイッチ回路と、
前記スイッチ回路を、前記共振回路に共振を継続させるためのエネルギーとなる電流を流すように切り替え制御する制御信号を生成する制御信号生成回路と、
を備え、前記共振回路の共振周波数の発信信号を、電子ペンから送出する信号とする信号発信回路であって、
前記制御信号生成回路は、
前記発信信号の周期を検出する検出回路と、
前記制御信号を、前記検出回路の検出結果に基づいた所定のタイミングで発生するための前記タイミングを生成するタイミング生成回路と、
前記タイミング生成回路で生成されたタイミングで前記制御信号を発生し、発生した前記制御信号を前記スイッチ回路に供給する駆動回路と、
を備えることを特徴とする発信型電子ペンの信号発信回路を提供する。【００２４】
上述の構成の請求項１の発明による発信型電子ペンの信号発信回路においては、制御信号生成回路は、検出回路で共振回路の共振周波数の発信信号の周期を検出する。そして、制御信号生成回路のタイミング生成回路は、検出回路の検出結果に基づいた所定のタイミングで制御信号を発生するためのタイミングを生成し、駆動回路は、生成されたタイミングで制御信号を発生するようにする。【００２５】
したがって、スイッチ回路の制御信号は、共振回路が浮遊容量を含む静電容量に応じた共振周波数となって周波数が変化しても、その周波数変化に追従した適切なタイミングの信号となり、共振回路を含む発振回路の発振効率の低下を防止できると共に、発信信号の周波数に影響が生じるのを防止することができる。
【発明の効果】
【００２６】
この発明によれば、共振回路に、共振を継続させるためのエネルギーとなる電流を流すためのスイッチ回路の制御信号は、共振回路が浮遊容量を含む静電容量に応じた共振周波数となって周波数が変化しても、その周波数変化に追従した適切なタイミングの信号となるので、共振回路を含む発振回路の発振効率の低下を防止できると共に、発信信号の周波数に影響が生じるのを防止することができる。
【図面の簡単な説明】
【００２７】
【図１】この発明による発信型電子ペンと位置検出装置を備える電子機器の例を説明するための図である。
【図２】この発明による発信型電子ペンと共に使用される位置検出装置の構成例を説明するための図である。
【図３】この発明による発信型電子ペンの実施形態から送出される信号の例を説明するための図である。
【図４】この発明による発信型電子ペンの信号発信回路の実施形態を含む信号処理回路の例を示す図である。
【図５】この発明による発信型電子ペンの信号発信回路の実施形態の説明のために用いるタイミングチャートを示す図である。
【図６】この発明による発信型電子ペンの信号発信回路の実施形態の具体回路例を示す図である。
【図７】図６の例の処理動作を説明するために用いるタイミングチャートを示す図である。
【図８】この発明による発信型電子ペンの信号発信回路の実施形態を含む信号処理回路の他の例を示す図である。
【図９】発信型電子ペンの信号発信回路の回路例を示す図である。
【図１０】図９の発信型電子ペンの信号発信回路の回路例の動作を説明するために用いるタイミングチャートを示す図である。
【発明を実施するための形態】
【００２８】
以下、この発明による電子ペンの信号発信回路の実施形態を、図を参照しながら説明する。この発明による電子ペンの信号発信回路の実施形態を説明する前に、この発明が適用される発信型電子ペンと、当該発信型電子ペンと共に使用される位置検出装置の構成例について説明する。
【００２９】
図１は、この発明が適用される一例の電子ペン１０と、位置検出装置の例としてのタブレット型情報端末２００の一例を示すものである。この例では、タブレット型情報端末２００は、表示装置、この例ではＬＣＤ（Liquid  Crystal  Display）を備えると共に、当該表示装置の表示画面２０２Ｄの上部（表面側）には、静電結合方式の透明の位置検出センサを具備する位置検出装置２０１を備えている。また、タブレット型情報端末２００は、この位置検出装置２０１の位置検出センサに対して静電結合方式で位置指示を行う電子ぺン１０を備える。
【００３０】
電子ペン１０は、図示は省略するが、筒状の筐体１０Ｃの中空部内にプリント基板を収納しており、当該プリント基板には、後述する信号発信回路が設けられている。そして、この信号発信回路で生成された送信信号が、導電性材料で構成されている芯体１１を通じて送出される。
【００３１】
使用者は、電子ペン１０の芯体１１の先端部（ペン先）１１ａを、位置検出装置２０１の位置検出センサに近づけ、あるいは位置検出センサに接触させてペン先１１ａに所定の筆圧を印加させた状態で、線や文字を描くなどの描画入力操作を行う。位置検出装置２０１は、電子ペン１０からの信号を受信して、電子ペン１０による描画入力を検出すると共に、当該描画入力時における電子ペン１の筆圧を検出する。
【００３２】
次に、この実施形態の電子ペン１０と共に使用されるタブレット型情報端末２００の位置検出装置２０１の構成例を説明する。
【００３３】
図２は、位置検出装置２０１の主要部の回路例を示す図である。電子ペン１０は、所定の周波数の正弦波信号を用いて、位置検出用信号と、電子ペン１０として重要な付加情報の例である筆圧情報やサイドスイッチ情報、更には識別情報（電子ペン１０を識別する情報）とを導電性材料からなる芯体１１を通じてタブレット型情報端末２００に送出する。タブレット型情報端末２００の位置検出装置２０１は、図２に示すように、位置検出センサ部２１と、ペン指示検出回路２２とを備えている。
【００３４】
位置検出センサ部２１は、下層側から順に、第１の導体群２１１、絶縁層（図示は省略）、第２の導体群２１２を積層して形成されたものである。第１の導体群２１１は、横方向（Ｘ軸方向）に延在した複数の第１の導体２１１Ｙ１、２１１Ｙ２、…、２１１Ｙｍ（ｍは１以上の整数）を互いに所定間隔離して並列に、Ｙ軸方向に配置したものである。
【００３５】
また、第２の導体群２１２は、第１の導体２１１Ｙ１、２１１Ｙ２、…、２１１Ｙｍの延在方向に対して交差する方向、この例では直交する縦方向（Ｙ軸方向）に延在した複数の第２の導体２１２Ｘ１、２１２Ｘ２、…、２１２Ｘｎ（ｎは１以上の整数）を互いに所定間隔離して並列に、Ｘ軸方向に配置したものである。
【００３６】
なお、以下の説明において、第１の導体２１１Ｙ１、２１１Ｙ２、…、２１１Ｙｍについて、それぞれの導体を区別する必要がないときには、その導体を、第１の導体２１１Ｙと称する。同様に、第２の導体２１２Ｘ１、２１２Ｘ２、…、２１２Ｘｎについて、それぞれの導体を区別する必要がないときには、その導体を、第２の導体２１２Ｘと称することとする。
【００３７】
位置検出センサ部２１と、ペン指示検出回路２２の制御回路２２０との間には、入出力インターフェースとされる選択回路２２１が設けられている。選択回路２２１は、制御回路２２０からの制御信号に基づいて、第１の導体群２１１Ｙおよび第２の導体群２１２Ｘの中からそれぞれ１本の導体を選択するように制御される。
【００３８】
そして、ペン指示検出回路２２は、選択回路２２１に接続されている増幅回路２２２と、バンドパスフィルタ２２３と、検波回路２２４と、サンプルホールド回路２２５と、ＡＤ（Analog  to  Digital）変換回路２２６と、制御回路２２０とからなる。
【００３９】
制御回路２２０からの制御信号により選択回路２２１で選択された位置検出センサ部２１の導体から、ペン指示検出回路２２に入力される。ペン指示検出回路２２においては、電子ペン１０からの正弦波信号の変調信号からなる送信信号は、増幅回路２２２により増幅される。この増幅回路２２２の出力はバンドパスフィルタ２２３に供給されて、正弦波信号の周波数成分のみが抽出される。
【００４０】
バンドパスフィルタ２２３の出力信号は検波回路２２４によって検波される。この検波回路２２４の出力信号はサンプルホールド回路２２５に供給されて、制御回路２２０からのサンプリング信号により、所定のタイミングでサンプルホールドされた後、ＡＤ変換回路２２６によってデジタル値に変換される。ＡＤ変換回路２２６からのデジタルデータは制御回路２２０によって読み取られ、処理される。
【００４１】
制御回路２２０は、内部のＲＯＭに格納されたプログラムによって、サンプルホールド回路２２５、ＡＤ変換回路２２６、および選択回路２２１に、それぞれ制御信号を送出するように動作する。また、制御回路２２０は、ＡＤ変換回路２２６からのデジタルデータから、電子ペン１０によって指示された位置検出センサ部２１上の位置座標を算出する。
【００４２】
この例においては、電子ペン１０は、前述したように、位置検出用信号のみではなく、筆圧情報及びサイドスイッチ情報などの付加情報を含む送信データにより、正弦波信号が変調された信号をタブレット型情報端末２００に送出する構成を備えている。なお、電子ペン１０における筆圧の検出機構の構成や、サイドスイッチ情報を発生する機構の構成は、公知の構成を用いることができ、ここでは、その説明は省略する。
【００４３】
図３（Ａ）は、電子ペン１０から送信する送信データの例を示すものである。図３（Ｂ）及び図３（Ｃ）に示すように、電子ペン１０から送信される信号（正弦波信号Ｓｓ）は、この例では、連続送信期間と送信データ期間を１周期とするパターンの信号を繰り返し出力するようなものとなる。すなわち、電子ペン１０から出力される信号は、図３（Ａ）の送信データを示すデジタル信号のハイレベルを維持する一定期間の連続送信期間では、図３（Ｂ）に示すように、正弦波信号がバースト信号として連続する状態のものとなる（図３（Ｃ）の連続送信期間）。
【００４４】
この連続送信期間の長さは、位置検出装置２０１のペン指示検出回路２２において、電子ペン１０による位置検出センサ部２１上の指示位置を検出することが可能な時間長とされ、例えば第１の導体２１１Ｙ及び第２の導体２１２Ｘの全てを１回以上、好ましくは複数回以上スキャンすることができる時間長とされる。
【００４５】
この連続送信期間の終了後、電子ペン１０に印加されている筆圧値の情報を複数ビットの値（２進コード）とした筆圧情報と、サイドスイッチのオン・オフ情報をサイドスイッチ情報とした１ビットあるいは複数ビットの情報と、その他、識別情報などからなる送信データを、電子ペン１０は芯体１１から送信する。
【００４６】
すなわち、電子ペン１０は、図３（Ａ）に示すように、連続送信期間の終了後の送信データ期間において、所定の周期（Td）でハイレベルまたはローレベルとなる送信データにより、正弦波信号がＡＳＫ（Amplitude Shift Keying）変調あるいはＯＯＫ（On  Off  Keying）変調された信号を、送信する発信信号として生成する。すなわち、図３（Ａ）及び（Ｂ）に示すように、送信データ（２進コード）が「０」のときは、正弦波信号の送出はせず、送信データ（２進コード）が「１」のときは、正弦波信号を送出するように制御して、ＡＳＫ変調信号あるいはＯＯＫ変調信号を生成する。
【００４７】
このとき、連続送信期間の後の所定の周期(Td)の初回は必ずハイレベルとされ、それを図３（Ｃ）のスタート信号とする。このスタート信号は、以降の送信データの送出タイミングを位置検出装置２０１のペン指示検出回路２２の制御回路２２０が正確に判定することができるようにするためのタイミング信号である。なお、このスタート信号に代えて、連続送信期間の正弦波信号のバースト信号をタイミング信号として利用することもできる。
【００４８】
位置検出装置２０１のペン指示検出回路２２においては、制御回路２２０は、連続送信期間の受信信号から、電子ペン１０による位置検出センサ部２１上での指示位置を検出する。そして、制御回路２２０は、連続送信期間の終了を待ち、連続送信期間の終了後のスタート信号を検出したら、送信データ期間の筆圧情報及びサイドスイッチ情報、識別情報などのその他のデータを検出して、それらを復元する動作を行う。そして、制御回路２２０は、電子ペン１０による指示位置の検出情報と、筆圧情報と、サイドスイッチ情報と、識別情報などのその他の情報を、ホストコンピュータなどに出力するようにする。
【００４９】
[この発明による電子ペンの信号発信回路の実施形態の構成例]
図４は、この実施形態の電子ペン１０の信号発信回路を含む信号処理回路の一例を示す図である。この実施形態の電子ペン１０は、正弦波信号を送信するための、導電性を備える芯体１１を備える。芯体１１は、例えば導電性金属、あるいは導電性粉体が混入された導電性を有する樹脂材料などで構成される。図１に示したペン先１１ａは、芯体１１の先端である。
【００５０】
そして、この実施形態の電子ペン１０は、一次電池あるいは二次電池を備える電源回路１２により、電源電圧ＶＤＤを形成する。二次電池としては、例えばリチウムイオン電池などを用いる。また、二次電池に代えて、あるいは、二次電池と組み合わせて電気二重層キャパシタやリチウムイオンキャパシタなどの蓄電素子を用いて、電源回路１２を構成してもよい。さらには、太陽電池などの自律型発電素子と、電気二重層キャパシタやリチウムイオンキャパシタなどの蓄電素子を用いて、電源回路１２を構成してもよい。
【００５１】
この実施形態の電子ペン１０の信号処理回路は、ＩＣ（Integrated Circuit；集積回路）１００と、ＩＣ１００の外付け部品とからなる構成とされている。ＩＣ１００は、端子１０１〜１０６を備える。電源回路１２からの電源電圧ＶＤＤは、端子１０１を通じてＩＣ１００に供給される。
【００５２】
ＩＣ１００と外付け部品とからなる信号処理回路は、送信データ生成回路１１０と、正弦波信号発生回路１２０と、発振制御信号生成回路１３０とを備える。
【００５３】
送信データ生成回路１１０は、タブレット型情報端末２００の位置検出装置２０１に送信する、図３（Ａ）に示したような送信データを生成する。前述したように、送信データには、位置検出用信号の他に、電子ペン１０が備える筆圧検出機構（図示は省略）で検出した筆圧の情報、電子ペン１０に設けられているサイドスイッチ（図示は省略）のオン、オフ情報、メモリ（図示は省略）に記憶されている電子ペン１０の識別情報などの情報を含む。
【００５４】
正弦波信号発生回路１２０は、外付け部品としてのトランス１３、共振用キャパシタ１４、バイアス生成用キャパシタ１５、バイアス生成用のダイオード１６と、ＩＣ１００内のスイッチ回路１２１とを備えて構成されている。スイッチ回路１２１は、この例では、ＦＥＴで構成されている。
【００５５】
トランス１３は、一次巻線１３ａと二次巻線１３ｂとを備える。一次巻線１３ａと二次巻線１３ｂとの巻数比は、１：ｎ（ｎ＞１で、例えばｎ＝５）とされている。トランス１３の一次巻線１３ａには、当該一次巻線１３ａからなるコイルと共にＬＣ共振回路１７を構成する共振用キャパシタ１４が並列に接続されている。そして、ＬＣ共振回路１７の一端は、電源電圧ＶＤＤが得られるＩＣ１００の端子１０４に接続され、ＬＣ共振回路１７の他端は、端子１０５を通じてスイッチ回路１２１を構成するＦＥＴのドレインとの接続点Ｐ１に接続されている。
【００５６】
この実施形態では、正弦波信号発生回路１２０は、トランス１３の一次巻線１３ａと共振用キャパシタ１４とからなるＬＣ共振回路１７と、スイッチ回路１２１とを含む回路により発振回路を構成する。すなわち、正弦波信号発生回路１２０では、ＬＣ共振回路１７を用いた発振回路で発振動作がなされると共に、適宜のタイミングで、スイッチ回路１２１がオン・オフ制御されることで共振回路１７にエネルギーが注入されて、発振回路の発振出力信号（正弦波信号）が減衰せずに、発振が継続するようにされる。
【００５７】
トランス１３の二次巻線１３ｂの一端はバイアス生成用のダイオード１６のカソードに接続され、このダイオード１６のアノードは、接地端に接続されていると共に、ＩＣ１００の端子１０６に接続されている。また、トランス１３の二次巻線１３ｂの他端は、バイアス生成用キャパシタ１５を通じて、接地端に接続されていると共に、ＩＣ１００の端子１０６に接続されている。そして、トランス１３の二次巻線１３ｂの一端とバイアス生成用ダイオード１６のカソードとの接続点Ｐ２は、正弦波信号発生回路１２０の出力端とされる。
【００５８】
ＬＣ共振回路１７により、接続点Ｐ１には、図５（Ａ），（Ｃ）に示すような、ＬＣ共振回路１７の共振周波数（周期Ｔ）で、平均値レベルがＶＤＤ、振幅がＶＤＤの正弦波電圧ＶＣｓが得られる。そして、トランス１３の二次巻線１３ｂの一端と、バイアス生成用ダイオード１６との接続点Ｐ２には、トランス１３の一次巻線１３ａと二次巻線１３ｂとの巻線比１：ｎに応じて、接続点Ｐ１に得られる正弦波電圧ＶＣｓの振幅がｎ倍とされた正弦波信号Ｓｓが得られる。
【００５９】
正弦波信号発生回路１２０の出力端となる接続点Ｐ２は、ＩＣ１００の端子１０３に接続されており、この接続点Ｐ２に得られる正弦波信号Ｓｓは、端子１０３を通じてＩＣ１００内に供給される。この端子１０３は、スイッチ回路１４１の一端に接続されている。そして、スイッチ回路１４１の他端は、ＩＣ１００の端子１０２に接続されている。端子１０２には、電子ペン１０の、導電性材料からなる芯体１１が接続されている。したがって、この例では、正弦波信号発生回路１２０正弦波信号Ｓｓは、端子１０３と端子１０２との間に設けられているスイッチ回路１４１を通じて、芯体１１に供給される。
【００６０】
この実施形態では、スイッチ回路１２１のオン・オフ制御は、発振制御信号生成回路１３０からのスイッチング制御信号ＳＷｓによりなされる。
【００６１】
発振制御信号生成回路１３０には、スイッチ回路１２１と、ＬＣ共振回路１７の他端が接続されている端子１０５との接続点Ｐ１に得られる電圧ＶＣｓが供給される。発振制御信号生成回路１３０は、接続点Ｐ１に得られる電圧ＶＣｓを監視することで、発振回路である正弦波信号発生回路１２０において、正弦波信号Ｓｓを生成するように、スイッチ回路１２１をオン・オフ制御するスイッチング制御信号ＳＷｓを生成する。この発振制御信号生成回路１３０の詳細な構成及び処理動作については後述する。
【００６２】
送信データ生成回路１１０で生成された送信データは、発振制御信号生成回路１３０の動作イネーブル制御端子ＥＮに供給されると共に、スイッチ回路１４１に、そのオン・オフ制御信号として供給される。
【００６３】
すなわち、送信データが、例えば「１」であるときには、発振制御信号生成回路１３０が動作状態（イネーブル状態）とされると共に、スイッチ回路１４１がオンとされて、正弦波信号発生回路１２０からは正弦波信号Ｓｓが発生し、この正弦波信号Ｓｓが、スイッチ回路１４１を通じて芯体１１に供給され、位置検出装置２０１に送出されるように制御される。また、送信データが、「０」であるときには、発振制御信号生成回路１３０が非動作状態（ディスエーブル状態）とされると共に、スイッチ回路１４１がオフとされて、正弦波信号発生回路１２０から正弦波信号Ｓｓの発生が停止されると共に、スイッチ回路１４１により正弦波信号Ｓｓの芯体１１への供給が遮断されるように制御される。
【００６４】
以上により、正弦波信号発生回路１２０から発生する正弦波信号Ｓｓは、送信データ生成回路１１０で生成された送信データにより、前述したＡＳＫ変調あるいはＯＯＫ変調された信号とされて芯体１１に供給される。
【００６５】
［発振制御信号生成回路１３０の構成例及び処理動作について］
発振制御信号生成回路１３０は、図４に示すように、信号周期検出回路１３１と、タイミング生成回路１３２と、駆動回路１３３とからなり、接続点Ｐ１に得られる正弦波電圧ＶＣｓは、信号周期検出回路１３１に入力される。
【００６６】
信号周期検出回路１３１は、図５（Ａ）に示すように、正弦波電圧ＶＣｓが、電圧ＶＤＤ以上となる正弦波の正側の１／２周期区間の時間長Ｔ／２（Ｔは正弦波電圧ＶＣｓの周期であり、図５（Ａ）の正弦波信号ＶＣｓでは、Ｔ＝Ｔａ）を検出（計測）し、その検出結果をタイミング生成回路１３２に伝達する。すなわち、信号周期検出回路１３１は、図５（Ａ）に示すように、正弦波電圧ＶＣｓのゼロクロス点Ｚｃ１及びゼロクロス点Ｚｃ２を検出し、その検出したゼロクロス点Ｚｃ１からゼロクロス点Ｚｃ２までの時間長を検出(計測)することで正弦波電圧ＶＣｓの１／２周期（Ｔ／２）を検出する。
【００６７】
タイミング生成回路１３２は、信号周期検出回路１３１の周期検出結果（１／２周期検出結果）に基づいて、正弦波電圧ＶＣｓの負側の最大振幅時点のタイミングを生成する。この例では、図５（Ａ）に示す正弦波電圧ＶＣｓの正側の１／２周期区間の終了時点、すなわち、ゼロクロス点Ｚｃ２から、正弦波電圧ＶＣｓの１／４周期（図５（Ａ）の正弦波電圧ＶＣｓではＴａ／４）分経過した時点を、正弦波電圧ＶＣｓの負側の最大振幅時点のタイミング時点として生成する。そして、タイミング生成回路１３２は、生成したタイミング時点を駆動回路１３３に伝達する。
【００６８】
駆動回路１３３では、タイミング生成回路１３２で生成されたタイミング時点でスイッチング制御信号（スイッチング制御パルス）ＳＷｓを生成し、そのスイッチング制御パルスＳＷｓによりスイッチ回路１２１を駆動する。スイッチ回路１２１は、駆動回路１３３からのスイッチング制御パルスＳＷｓのパルス幅期間でオンとなる。これにより、電源電圧ＶＤＤから、ＬＣ共振回路１７の一次巻線１ａ及びスイッチ回路１２１を通じて電流が流れて、正弦波発振が継続するように励起される。
【００６９】
以上のようにして、この実施形態における発振制御信号生成回路１３０においては、信号周期検出回路１３１で正弦波電圧ＶＣｓのゼロクロス点Ｚｃ１及びゼロクロス点Ｚｃ２を検出することで、正弦波電圧ＶＣｓの１／２周期を検出し、その検出結果に応じて、スイッチ回路１２１をオン・オフ制御するスイッチング制御パルスＳＷｓを生成するタイミングを生成する。したがって、正弦波電圧ＶＣｓの振幅の大小に関係なく、常にスイッチング制御パルスＳＷｓを発生させることができるので、正弦波信号発生回路１２０を構成する発振回路の発振を安定に継続させることができる。
【００７０】
また、発振制御信号生成回路１３０では、正弦波電圧ＶＣｓの周期検出結果に基づいてスイッチ回路１２１をオン・オフ制御するスイッチング制御パルスＳＷｓを生成するので、ＬＣ共振回路１７の共振用キャパシタ１４に浮遊容量が加わって共振周波数が変化することで、正弦波電圧ＶＣｓの周期（周波数）が変化しても、スイッチング制御パルスＳＷｓは、その周期（周波数）変化に追従したものとなる。
【００７１】
すなわち、正弦波電圧ＶＣｓの周期Ｔが、図５（Ｃ）に示すように、図５（Ａ）の場合よりも変化して、Ｔ＝Ｔｂとなったときには、信号周期検出回路１３１では、この場合の正弦波電圧ＶＣｓの１／２周期としてＴｂ／２が検出（計測）され、タイミング生成回路１３２では、ゼロクロス点Ｚｃ２から、この場合の正弦波電圧ＶＣｓの１／４周期であるＴｂ／４だけ経過した時点のタイミングを生成する。したがって、スイッチング制御パルスＳＷｓは、図５（Ｄ）に示すように、図５（Ｃ）の正弦波電圧ＶＣｓの負側の最大振幅時点で発生し、正弦波電圧ＶＣｓの周期変化に追従したものとなる。
【００７２】
よって、電子ペン１０を位置検出装置２０１に近づけることで、正弦波信号の周期変化（周波数変化）が生じても、発振回路の発振を継続させるために、エネルギーを注入するスイッチ回路１２１のオン・オフ制御タイミングは、その周期変化に応じたものとなるので、正弦波信号の発振効率は低下することはなく、また、正弦波信号の周波数に影響が生じることも防止される。
【００７３】
そして、発振制御信号生成回路１３０においては、スイッチ回路１２１をオンに制御するタイミングを含む正弦波電圧ＶＣｓの負の半サイクル区間は、信号周期検出回路１３１での周期検出の対象とせずに、正の半サイクル区間により１／２周期の時間長を検出（計測）するようにしているので、正確に正弦波電圧ＶＣｓの１／２周期を検出（計測）することができ、高精度で共振周波数の変化に追従することが可能であるという効果がある。
【００７４】
［発振制御信号生成回路１３０の具体回路例］
次に、発振制御信号生成回路１３０の具体回路例を、図６に示す。また、図７に、この図６の具体回路例の動作を説明するための各部の信号のタイミングチャートを示す。
【００７５】
この図６の例においては、信号周期検出回路１３１は、比較回路１３１１と、電流値がＩの電流源回路１３１２と、切替スイッチ回路１３１３と、充放電用キャパシタ１３１４とからなる。タイミング生成回路１３２は、比較回路１３１１と、電流値が電流源回路１３１２の２倍の２Ｉである電流源回路１３２１と、切替スイッチ回路１３２２と、充放電用キャパシタ１３１４と、比較回路１３２３とからなる。比較回路１３１１と、充放電用キャパシタ１３１４とは、信号周期検出回路１３１と、タイミング生成回路１３２とで共用される。
【００７６】
そして、駆動回路１３３は、所定の短いパルス幅のスイッチング制御パルスＳＷｓを発生するパルス発生回路１３３１と、オアゲート１３３２と、アンドゲート１３３３と、スイッチ回路１３３４と、比較回路１３１１とからなる。比較回路１３１１は、駆動回路１３３でも共用される構成とされている。
【００７７】
比較回路１３１１の負側入力端子には、正弦波電圧ＶＣｓ（図７（Ａ）参照）が供給される。また、比較回路１３１１の正側入力端子には、電源電圧ＶＤＤが供給される。正弦波電圧ＶＣｓは、図７（Ａ）に示すように、平均値電圧がＶＤＤで、振幅が２ＶＤＤの電圧である。したがって、この比較回路１３１１からは、正弦波電圧ＶＣｓの正の半周期区間ではローレベルとなり、負の半周期区間ではハイレベルとなる出力信号ＣＭＰ（図７（Ｄ）参照）が得られる。
【００７８】
この比較回路１３１１の出力信号ＣＭＰは、切替制御信号として、切替スイッチ回路１３１３及び１３２２に供給される。切替スイッチ回路１３１３及び１３２２は、出力信号ＣＭＰがローレベルである正弦波電圧ＶＣｓの正の半周期区間では、図６に示す切替状態となるように切り替え制御され、出力信号ＣＭＰがハイレベルである正弦波電圧ＶＣｓの負の半周期区間では、図６に示す切替状態とは逆の切替状態になるように切り替え制御される。さらに、比較回路１３１１の出力信号ＣＭＰは、アンドゲート１３３３の一方の入力端に供給される。
【００７９】
切替スイッチ回路１３１３は、充放電用キャパシタ１３１４に対する充電を制御するものであり、その可動端子が電流源回路１３１２を通じて電源電圧ＶＤＤが得られる端子に接続されていると共に、一方の固定端子が充放電用キャパシタ１３１４の一端側に接続され、他方の固定端子が基準電位Ｖｒｅｆ（例えばＶＤＤ／２）が供給されている端子に接続されている。
【００８０】
また、切替スイッチ回路１３２２は、充放電用キャパシタ１３１４に対する放電を制御するものであり、その可動端子が電流源回路１３２１を通じて接地されていると共に、一方の固定端子が充放電用キャパシタ１３１４の一端側に接続され、他方の固定端子が基準電位Ｖｒｅｆが供給されている端子に接続されている。
【００８１】
充放電用キャパシタ１３１４の他端は、接地されていると共に、この充放電用キャパシタ１３１４の両端間にスイッチ回路１３３４が接続されている。また、充放電用キャパシタ１３１４の一端に得られる電圧Ｖｉｎｔ（図７（Ｂ）参照）が比較回路１３２３の負側入力端子に供給されると共に、比較回路１３２３の正側入力端子は基準電位Ｖｒｅｆが供給されている端子に接続されている。比較回路１３２３は、電圧Ｖｉｎｔが零になった時に、パルス発生回路１３３１を駆動する出力信号を出力する。
【００８２】
パルス発生回路１３３１は、電圧Ｖｉｎｔが零になった時に比較回路１３２３から出力される出力信号の時点から、所定の短いパルス幅のパルス信号を発生する。このパルス発生回路１３３１から出力されるパルス信号が、スイッチング制御パルスＳＷｓ（図７（Ｃ）参照）とされる。
【００８３】
このパルス発生回路１３３１からのスイッチング制御パルスＳＷｓは、スイッチ回路１２１を構成するＦＥＴのゲートに供給されて、スイッチ回路１２１が、スイッチング制御パルスＳＷｓのパルス幅期間のみオンに制御され、パルス幅期間以外ではオフとされる。
【００８４】
パルス発生回路１３３１からのスイッチング制御パルスＳＷｓは、また、オアゲート１３３２の一方の入力端に供給される。オアゲート１３３２の出力は、アンドゲート１３３３の他方の入力端に供給されている。そして、アンドゲート１３３３の出力信号が、スイッチ回路１３３４に、そのスイッチ制御信号として供給されていると共に、オアゲート１３３２の他方の入力端に供給されている。
【００８５】
次に、以上のように構成されている図６の回路の動作を、図７のタイミングチャートを参照しながら説明する。
【００８６】
発振制御信号生成回路１３０がイネーブル状態になると、比較回路１３２３の出力に応じてパルス発生回路１３３１からスイッチング制御パルスＳＷｓ（図７（Ｃ）参照）が発生する。すると、スイッチ回路１２１がオンとなり、ＬＣ共振回路１７の一次巻線１ｂ（コイル）を通じて電流が流れ、正弦波信号発生回路１２０を構成する発振回路は、正弦波発振を開始し、接続点Ｐ１に得られる正弦波電圧ＶＣｓ（図７（Ａ）参照）が上昇する。
【００８７】
そして、正弦波電圧ＶＣｓが上昇して、当該正弦波電圧ＶＣｓの平均値電圧である電源電圧ＶＤＤに一致するゼロクロス点Ｚｃ１以上になると、比較回路１２１１の出力信号ＣＭＰ（図７（Ｄ）参照）がローレベルになり、これにより、切替スイッチ回路１３１３及び１３２２が、図６の切替状態に切り替えられる。この時、比較回路１２１１の出力信号ＣＭＰ（図７（Ｄ）参照）がローレベルであることから、アンドゲート１３３３の出力はローレベルとなるので、スイッチ回路１３３４はオフとなる。
【００８８】
すると、電流源回路１３１２からの電流値Ｉの電流が、切替スイッチ回路１３１３を通じて充放電用キャパシタ１３１４に流れて、この充放電用キャパシタ１３１４が充電され、この充放電用キャパシタ１３１４の一端側に得られる電圧Ｖｉｎｔ（図７（Ｂ）参照）が、電流値Ｉに応じたリニアな傾きで上昇する。この電流値Ｉによる充放電用キャパシタ１３１４の充電は、正弦波電圧ＶＣｓが電圧ＶＤＤ以上である正弦波電圧ＶＣｓの１／２周期の時間継続する。したがって、充放電用キャパシタ１３１４の一端側に得られる電圧Ｖｉｎｔは、正弦波電圧ＶＣｓの１／２周期の時間に応じた電圧値まで上昇する。
【００８９】
この図６の例では、信号周期検出回路１３１は、正弦波電圧ＶＣｓが、その平均値レベルＶＤＤよりも大きくなる１／２周期の区間を時間積分する時間積分器を構成する。
【００９０】
正弦波電圧ＶＣｓが、その平均値電圧である電源電圧ＶＤＤと次に一致するゼロクロス点Ｚｃ２以下になると、比較回路１２１１の出力信号ＣＭＰ（図７（Ｄ）参照）がハイレベルになり、これにより、切替スイッチ回路１３１３及び１３２２が、図６の状態とは逆の切替状態に切り替えられる。この時、比較回路１２１１の出力信号ＣＭＰ（図７（Ｄ）参照）がハイレベルとなっても、パルス発生回路１３３１からはスイッチング制御パルスＳＷｓは発生していないので、オアゲート１３３２の出力がローレベルのままであることから、アンドゲート１３３３の出力はローレベルとなるので、スイッチ回路１３３４はオフのままとなる。
【００９１】
すると、充放電用キャパシタ１３１４に対する充電が停止され、電流源回路１３２１で定まる電流値２Ｉの放電電流が、充放電用キャパシタ１３１４から、切替スイッチ回路１３２２を通じて流れて放電が開始される。したがって、この充放電用キャパシタ１３１４の一端側に得られる電圧Ｖｉｎｔ（図７（Ｂ）参照）は、電流値２Ｉに応じた充電時の２倍のリニアな傾きで降下する。この電流値２Ｉによる充放電用キャパシタ１３１４の放電は、放電電流値が充電電流値の２倍であることから、正弦波電圧ＶＣｓの１／４周期の時間で終了して、電圧Ｖｉｎｔは零になる。すなわち、充放電用キャパシタ１３１４の一端側に得られる電圧Ｖｉｎｔは、正弦波電圧ＶＣｓのゼロクロス点Ｚｃ２の時点から１／４周期の時間経過した時点で零ボルトになって、放電を終了する。
【００９２】
この図６の例では、タイミング生成回路１３２は、正弦波電圧ＶＣｓのゼロクロス点Ｚｃ２の時点から１／４周期の区間を時間積分する時間積分器を構成する。
【００９３】
そして、充放電用キャパシタ１３１４の一端側に得られる電圧Ｖｉｎｔ（図７（Ｂ）参照）が零ボルトになると、比較回路１３２３の出力により、パルス発生回路１３３１からスイッチング制御パルスＳＷｓ（図７（Ｃ）参照）を発生する。このため、このスイッチング制御パルスＳＷｓのパルス幅期間でスイッチ回路１２１がオンとされ、前述したように、ＬＣ共振回路１７を通じて電流が流れて、正弦波発振が継続するように制御される。
【００９４】
そして、パルス発生回路１３３１からスイッチング制御パルスＳＷｓが発生すると、このスイッチング制御パルスＳＷｓが、オアゲート１３３２を通じてアンドゲート１３３３の他方の入力端に入力される。この時、アンドゲート１３３３の一方の入力端に入力されている比較回路１３１１の出力信号ＣＭＰ（図７（Ｄ）参照）はハイレベルであるので、スイッチング制御パルスＳＷｓは、オアゲート１３３２及びアンドゲート１３３３を通じて、遅延されながら、出力される。
【００９５】
そして、アンドゲート１３３３の出力がオアゲート１３３２の他方の入力として帰還されているので、アンドゲート１３３３の出力は、一方の入力端に供給されている比較回路１３１１の出力信号ＣＭＰがハイレべルである期間は、ハイレベルとなる。そして、このアンドゲート１３３３の出力がハイレベルとなる期間では、スイッチ回路１３３４がオンとなり、充放電用キャパシタ１３１４に得られる電圧Ｖｉｎｔ（図７（Ｂ）参照）は、零ボルトの状態を維持する。
【００９６】
そして、正弦波電圧ＶＣｓが、再び、平均値電圧である電源電圧ＶＤＤ以上となるゼロクロス点Ｚｃ１以降になると、比較回路１２１１の出力信号ＣＭＰ（図７（Ｄ）参照）がローレベルになり、これにより、切替スイッチ回路１３１３及び１３２２が、図６の切替状態に切り替えられて、前述したように、電流値Ｉでの充放電用キャパシタ１３１４への充電が開始される。その後は、上述した動作を繰り返す。
【００９７】
以上のように、図６の例の発振制御信号生成回路１３０においては、充放電回路を用いた時間積分器により、信号周期検出回路１３１及びタイミング生成回路１３２を構成して、ＩＣ１００内に、信号周期検出回路１３１及びタイミング生成回路１３２をディスクリートな回路として形成するようにした。しかし、発振制御信号生成回路１３０の構成は、この図６の例に限られるものではないことは言うまでもない。
【００９８】
例えば、信号周期検出回路１３１と、タイミング生成回路１３２とは、それぞれカウンタで構成し、駆動回路１３３のパルス発生回路は、タイミング生成回路１３２のカウント値に基づいて、スイッチング制御パルスＳＷｓを発生するように構成することができる。すなわち、例えば、前述の図６の比較回路１３１１の出力信号ＣＭＰの正の半サイクル区間（ローレベル区間）では信号周期検出回路１３１を構成するカウンタでカウントを行うことで１／２周期の時間の検出（計測）を行って、そのカウント値を記憶する。そして、比較回路１３１１の出力信号ＣＭＰの負の半サイクル区間（ハイレベル区間）になったら、タイミング生成回路１３２を構成するカウンタでカウントを行って、記憶している１／２周期の時間のカウント値の１／２の値、つまり１／４周期の時間に相当するカウント値になったら、スイッチング制御パルスＳＷｓを発生させるように構成することもできる。
【００９９】
この場合に、タイミング生成回路１３２を構成するカウンタでは、カウントするクロックの周波数を、信号周期検出回路１３１を構成するカウンタでカウントするクロックの周波数の２倍とするようにすれば、タイミング生成回路１３２を構成するカウンタでは、記憶している１／２周期の時間のカウント値になったら、スイッチング制御パルスＳＷｓを発生させるように構成することもできる。
【０１００】
また、カウンタをアップダウンカウンタとすることで、信号周期検出回路１３１と、タイミング生成回路１３２とで兼用することができる。すなわち、その場合には、例えば、前述の図６の比較回路１３１１の出力信号ＣＭＰの正の半サイクル区間（ローレベル区間）では、アップダウンカウンタで、所定の周波数ｆのクロックをアップカウントし、比較回路１３１１の出力信号ＣＭＰの負の半サイクル区間（ハイレベル区間）になったら、アップダウンカウンタで、前記周波数ｆの２倍の周波数のクロックをダウンカウントし、カウント値が「０」になったら、スイッチング制御パルスＳＷｓを発生させるように構成すればよい。
【０１０１】
なお、上述のカウンタは、マイクロプロセッサの機能としてソフトウェアで構成することもできるものである。
【０１０２】
［その他の実施形態または変形例］
上述の実施形態では、送信データ生成回路１１０で生成される送信データにより、芯体１１に供給する正弦波信号をＡＳＫ変調またはＯＯＫ変調する構成は、芯体１１への正弦波信号Ｓｓの信号供給路にスイッチ回路１４１を設け、このスイッチ回路１４１を、発振制御信号生成回路１３０のイネーブル制御（動作状態の制御）と同期してオン・オフ制御するようにしたが、これに限られるものではない。
【０１０３】
図８は、送信データ生成回路１１０で生成される送信データにより、芯体１１に供給する正弦波信号をＡＳＫ変調またはＯＯＫ変調する構成の他の一例である。この図８の例においては、正弦波信号発生回路１２０の出力端であるトランス１３の二次巻線１３ｂの一端は、芯体１１に直接的に接続され、二次巻線１３ｂの他端は接地される。
【０１０４】
そして、共振回路１７を構成する一次巻線１３ａ及び共振用キャパシタ１４と並列にスイッチ回路１４２を接続する。すなわち、ＩＣ１００の端子１０４と端子１０５との間にスイッチ回路１４２を設ける。そして、このスイッチ回路１４２を、送信データ生成回路１００からの送信データにより、発振制御信号生成回路１３０のイネーブル制御と同期してオン・オフ制御する。その他の構成は、図４に示した回路構成と同様とする。
【０１０５】
この図８の回路構成例においては、送信データが、例えば「１」であるときには、発振制御信号生成回路１３０が動作状態（イネーブル状態）とされると共に、スイッチ回路１４１がオフとされて、共振回路１７が動作状態とされる。このため、正弦波信号発生回路１２０では、共振回路１７を備える発振回路が形成されて正弦波信号Ｓｓを発生し、この正弦波信号Ｓｓが、スイッチ回路１４１を通じて芯体１１に供給され、位置検出装置２０１に送出される。
【０１０６】
また、送信データが、「０」であるときには、発振制御信号生成回路１３０が非動作状態（ディスエーブル状態）とされると共に、スイッチ回路１４１がオンとされて、共振回路１７が非動作状態とされる。これにより、正弦波信号発生回路１２０では、共振回路１７が非動作状態であるとから発振回路は形成されず、正弦波信号Ｓｓの発生がなされないため、正弦波信号Ｓｓの芯体１１への供給が消失する。
【０１０７】
したがって、この図８の例においても、正弦波信号発生回路１２０から発生する正弦波信号Ｓｓは、送信データ生成回路１１０で生成された送信データにより、前述したＡＳＫ変調あるいはＯＯＫ変調された信号とされて芯体１１に供給される。
【０１０８】
なお、図４の例では、スイッチ回路１４１のオン・オフ制御に同期して、送信データ生成回路１１０からの送信データにより発振制御信号生成回路１３０をイネーブル制御するようにしたが、発振制御信号生成回路１３０は、ディスエーブル（非動作状態）にすることなく、常にイネーブル状態（動作状態）を維持するようにしてもよい。そのようにすれば、発振制御信号生成回路１３０をイネーブル制御することによる電力損を防ぐことができるというメリットがある。
【０１０９】
このように発信制御信号生成回路１３０を常に動作状態にした場合には、送信データの「１」、「０」に応じてスイッチ回路１４１やスイッチ回路１４２がオンされるときとオフとされるときとで、正弦波信号発生回路１２０を構成する発振回路の浮遊容量が異なることから、発振周波数が変動する。しかし、上述したように、上述の実施形態では、発振周波数の変動に追従してスイッチ回路１２１がスイッチング制御されるので、発振効率が下がったりすることはない。
【０１１０】
なお、上述の実施形態では、発振制御信号生成回路１３０の信号周期検出回路１３１は、正弦波信号の１／２周期を検出するようにしたが、検出する周期は、タイミング生成回路１３２でスイッチング制御パルスＳＷｓを発生するタイミングを生成する元となるものであれば、１／２周期に限られるものではなく、例えば１周期あるいは１／４周期などであってもよい。
【０１１１】
上述の実施形態においては、信号発信回路を含む電子ペンの信号処理回路は、ＩＣとその外付け回路としたが、この発明の電子ペンの信号発信回路は、そのような構成に限られるものではないことは言うまでもない。
【０１１２】
また、以上は、電子ペンが静電結合方式の場合についてのみ説明したが、この発明は、電磁結合方式やその他の電子ペンであって、信号発信型の電子ペンの全てに適用可能である。
【符号の説明】
【０１１３】
１０…電子ペン、１１…芯体、１２…電源回路、１３…トランス、１４…共振用キャパシタ、１７…共振回路、１２１…スイッチ回路、１３０…発振制御信号生成回路、１３１…信号周期検出回路、１３２…タイミング生成回路、１３３…駆動回路
【図１】
2017221395.tif 000003
【図２】
2017221395.tif 000004
【図３】
2017221395.tif 000005
【図４】
2017221395.tif 000006
【図５】
2017221395.tif 000007
【図６】
2017221395.tif 000008
【図７】
2017221395.tif 000009
【図８】
2017221395.tif 000010
【図９】
2017221395.tif 000011
【図１０】
2017221395.tif 000012
【国際調査報告】
2017221395.tif 000013
2017221395.tif 000014
2017221395.tif 000015
2017221395.tif 000016