(57)【要約】  ＡＣアダプタ（１）は、圧電トランス（５０）と、圧電トランス（５０）の入力電極（Ｅ１１）に接続され、スイッチング素子（Ｑ１１，Ｑ１２）のオンオフにより、入力電圧を変換するスイッチング回路と、出力電極（Ｅ２１，Ｅ２２）に接続されたダイオードブリッジ（ＤＢ１２）及び平滑コンデンサ（Ｃ１２）と、入力電極（Ｅ１２）とスイッチング回路との間に設けられ、キャパシタ（Ｃ１３）とダイオード（Ｄ１１）との並列回路と、並列回路に並列接続されるダイオード（Ｄ１２）及びキャパシタ（Ｃ１４）の整流平滑回路とを備える。これにより、小型化を阻害することなく、補助電源を生成する電源回路及びＡＣアダプタを提供する。
2017018327.tif 000002
【特許請求の範囲】
【請求項１】
一対の電圧入力電極、及び一対の電圧出力電極を有する圧電トランスと、
前記一対の電圧入力電極に接続され、スイッチング素子のオンオフにより、入力電圧を交流電圧に変換するスイッチング回路と、
前記一対の電圧出力電極に接続された出力側整流平滑回路と、
前記一対の電圧入力電極と前記スイッチング回路との間に接続される第１リアクタンス素子と、
前記第１リアクタンス素子に接続される補助電源側整流平滑回路と、
を備える、電源回路。
【請求項２】
前記第１リアクタンス素子は補助電源用キャパシタであり、
前記補助電源用キャパシタに並列接続されるダイオード、を備え、
前記補助電源側整流平滑回路は、
前記補助電源用キャパシタと前記ダイオードとの並列回路に接続される、
請求項１に記載の電源回路。
【請求項３】
前記補助電源用キャパシタは、前記一対の電圧入力電極に接続されている、
請求項２に記載の電源回路。
【請求項４】
前記補助電源用キャパシタのキャパシタンスは、前記圧電トランスの入力容量以上である、
請求項３に記載の電源回路。
【請求項５】
前記補助電源用キャパシタは、前記一対の電圧入力電極に並列接続されている、
請求項２から４の何れかに記載の電源回路。
【請求項６】
前記一対の電圧入力電極と前記スイッチング回路との間に接続されるインダクタを備え、
前記補助電源用キャパシタは、前記インダクタと前記一対の電圧入力電極との直列回路に対し、並列接続されている、
請求項５に記載の電源回路。
【請求項７】
前記並列回路に直列接続される分圧用キャパシタを備える、
請求項５又は６に記載の電源回路。
【請求項８】
前記分圧用キャパシタのキャパシタンスは、前記補助電源用キャパシタのキャパシタンス以下である、
請求項７に記載の電源回路。
【請求項９】
前記並列回路は、複数の前記補助電源用キャパシタの直列回路と、前記ダイオードとの並列接続回路である、
請求項２から８の何れかに記載の電源回路。
【請求項１０】
前記補助電源側整流平滑回路を複数備え、
前記補助電源側整流平滑回路の少なくとも一つは、前記複数の補助電源用キャパシタの接続点に接続されている、
請求項９に記載の電源回路。
【請求項１１】
前記複数の補助電源用キャパシタの直列回路に並列接続される第２リアクタンス素子を備える、
請求項１０に記載の電源回路。
【請求項１２】
前記第１リアクタンス素子を含み、前記スイッチング回路のスイッチング周波数において誘導性である誘導性回路、を備え、
前記補助電源側整流平滑回路は、前記誘導性回路に接続される、
請求項１に記載の電源回路。
【請求項１３】
前記第１リアクタンス素子はインダクタであり、
前記誘導性回路は、前記インダクタとキャパシタとが並列接続されて構成されている、
請求項１２に記載の電源回路。
【請求項１４】
前記誘導性回路は、複数のインダクタの直列接続部を含む、
請求項１２又は１３に記載の電源回路。
【請求項１５】
前記補助電源側整流平滑回路を複数備え、
複数の前記補助電源側整流平滑回路の少なくとも一つは、２つのインダクタの接続部に接続されている、
請求項１４に記載の電源回路。
【請求項１６】
前記直列接続部に並列接続されたキャパシタを備えた、
請求項１４又は１５に記載の電源回路。
【請求項１７】
前記直列接続部に並列接続されたインダクタを備えた、
請求項１４から１６の何れかに記載の電源回路。
【請求項１８】
前記第１リアクタンス素子はインダクタであり、
前記誘導性回路は、直列接続された前記インダクタ及びキャパシタに、インダクタが並列接続されて構成され、
前記補助電源側整流平滑回路を複数備え、
複数の前記補助電源側整流平滑回路の少なくとも一つは、直列接続されたキャパシタとインダクタとの接続部に接続されている、
請求項１２に記載の電源回路。
【請求項１９】
前記第１リアクタンス素子と前記スイッチング回路とは、グランドを介して接続されている、
請求項１から１８の何れかに記載の電源回路。
【請求項２０】
前記補助電源側整流平滑回路に接続された電圧レギュレータ、
を備える請求項１から１９の何れかに記載の電源回路。
【請求項２１】
前記電圧レギュレータに接続され、前記スイッチング素子を駆動するドライバ回路、
を備える、請求項２０に記載の電源回路。
【請求項２２】
前記電圧レギュレータに接続され、前記スイッチング素子を制御するコントローラ回路、
を備える請求項２０又は２１に記載の電源回路。
【請求項２３】
前記圧電トランスに対する入力電流又は入力電圧に基づいた値を検出する検出回路と、
前記一対の入力電極に接続される、又は、前記一対の入力電極と前記スイッチング回路との間に接続される、回路定数が変更可能な回路定数可変回路と、
前記検出回路の検出値に応じて前記回路定数可変回路の回路定数を変更する変更部と、
を備え、
前記回路定数可変回路は、前記第１リアクタンス素子を含み、
前記補助電源側整流平滑回路は、
前記回路定数可変回路にかかる電圧を整流平滑して、補助電源電圧を出力する、
請求項１に記載の電源回路。
【請求項２４】
前記回路定数可変回路は回路定数固定回路を含む、
請求項２３に記載の電源回路。
【請求項２５】
前記回路定数可変回路はスイッチ素子を有し、
前記変更部は、前記スイッチ素子をオンオフすることで、前記回路定数可変回路の回路定数を変更する、
請求項２３又は２４に記載の電源回路。
【請求項２６】
前記回路定数可変回路は可変容量素子を有する、
請求項２３から２５の何れかに記載の電源回路。
【請求項２７】
前記検出回路は、前記スイッチング回路の入力側に接続されている、
請求項２３から２６の何れかに記載の電源回路。
【請求項２８】
商用電源に接続され、前記商用電源からの電圧を入力する入力部と、
前記入力部から入力される電圧を整流平滑する入力側整流平滑回路と、
一対の電圧入力電極、及び一対の電圧出力電極を有する圧電トランスと、
前記一対の電圧入力電極に接続され、スイッチング素子のオンオフにより、前記入力側整流平滑回路により整流平滑される電圧を変換するスイッチング回路と、
前記一対の電圧出力電極に接続された出力側整流平滑回路と、
前記出力側整流平滑回路で整流平滑された電圧を出力する出力部と、
前記一対の電圧入力電極と前記スイッチング回路との間に接続されるリアクタンス素子と、
前記リアクタンス素子に接続される補助電源側整流平滑回路と、
を備える、ＡＣアダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスを用いた電源回路及びＡＣアダプタに関する。
【背景技術】
【０００２】
絶縁型ＡＣ−ＤＣコンバータ回路、例えばＡＣアダプタは、一般的に、入力される商用電源電圧をスイッチングするスイッチング素子、及びスイッチング素子を動作させるドライバを備える。商用電源電圧と、ドライバの駆動電圧とでは大きく異なる。このため、ＡＣアダプタには、ドライバに印加する駆動電圧を生成するための補助電源を備えたものがある。補助電源としては、ＡＣアダプタが巻線トランスを備える場合、その巻線トランスに補助巻線を別途設けて電圧を得て、その電圧からドライバの駆動電圧を生成するものがある。【０００３】
ところで、近年、装置の小型化が要求されていることから、巻線トランスに代えて、圧電トランスを用いたＡＣ−ＤＣコンバータ回路が提案されている（例えば、特許文献１参照）。特許文献１に記載のＡＣ−ＤＣコンバータ回路では、圧電トランスを用いていることから、前記した補助巻線を設けることができない。そこで、圧電トランスに直列接続された共振用のインダクタに補助巻線を設けている。そして、インダクタを流れる電流によって発生する磁束を補助巻線に結合させることで、電圧を得ている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１０２２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の場合、圧電トランスを用いることによってトランス部分を小型化できても、補助電源用の補助巻線を設けているため、回路全体としては小型化できないといった問題がある。【０００６】
そこで、本発明の目的は、小型化を阻害することなく、補助電源を生成する電源回路及びＡＣアダプタを提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る電源回路は、一対の電圧入力電極、及び一対の電圧出力電極を有する圧電トランスと、前記一対の電圧入力電極に接続され、スイッチング素子のオンオフにより、入力電圧を交流電圧に変換するスイッチング回路と、前記一対の電圧出力電極に接続された出力側整流平滑回路と、前記一対の電圧入力電極と前記スイッチング回路との間に接続される第１リアクタンス素子と、前記第１リアクタンス素子に接続される補助電源側整流平滑回路とを備えることを特徴とする。【０００８】
第１リアクタンス素子を圧電トランスに直列又は並列に接続することで、第１リアクタンス素子により補助電源側整流平滑回路からの出力電圧を調整できる。これにより、従来のように、補助電源を生成するために巻線トランスを構成する必要がないため、電源回路の小型化を阻害することがない。【０００９】
前記第１リアクタンス素子は補助電源用キャパシタであり、前記電源回路は、前記補助電源用キャパシタに並列接続されるダイオードを備え、前記補助電源側整流平滑回路は、前記補助電源用キャパシタと前記ダイオードとの並列回路に接続される構成が好ましい。【００１０】
この構成では、補助電源用キャパシタにより補助電源側整流平滑回路からの出力電圧を調整できる。これにより、補助電源を生成するために巻線トランスを構成する必要がないため、電源回路の小型化を阻害することがない。【００１１】
前記補助電源用キャパシタは、前記一対の電圧入力電極に接続されている構成でもよい。【００１２】
圧電トランスは容量性デバイスである。この圧電トランスに補助電源用キャパシタを接続することで、スイッチング回路には、容量分圧回路が接続されているとみることができる。このため、スイッチング回路に印加される電圧を分圧して、補助電源側整流平滑回路から出力できる。これにより、従来のように、補助電源を生成するために巻線トランスを構成する必要がないため、電源回路の小型化を阻害することがない。【００１３】
前記補助電源用キャパシタのキャパシタンスは、前記圧電トランスの入力容量以上であることが好ましい。【００１４】
この構成では、圧電トランスの入力容量を調整することで、補助電源側整流平滑回路からの出力電圧を調整できる。【００１５】
前記補助電源用キャパシタは、前記一対の電圧入力電極に並列接続されていてもよい。【００１６】
前記電源回路は、前記一対の電圧入力電極と前記スイッチング回路との間に接続されるインダクタを備え、前記補助電源用キャパシタは、前記インダクタと前記一対の電圧入力電極との直列回路に対し、並列接続されていてもよい。【００１７】
この構成では、共振点が複数現れることを防ぐことができる。【００１８】
前記電源回路は、前記並列回路に直列接続される分圧用キャパシタを備えていてもよい。【００１９】
前記分圧用キャパシタのキャパシタンスは、前記補助電源用キャパシタのキャパシタンス以下であることが好ましい。【００２０】
この構成では、分圧用キャパシタと並列回路との直列回路のインピーダンスは、分圧用キャパシタが支配的となる。このため、直列回路に印加される電圧は、分圧用キャパシタにより決定できる。【００２１】
前記並列回路は、複数の前記補助電源用キャパシタの直列回路と、前記ダイオードとの並列接続回路であってもよい。【００２２】
前記電源回路は、前記補助電源側整流平滑回路を複数備え、前記補助電源側整流平滑回路の少なくとも一つは、前記複数の補助電源用キャパシタの接続点に接続されていてもよい。【００２３】
この構成では、電圧値が異なる複数の電圧を補助電源側整流平滑回路から出力できる。【００２４】
前記電源回路は、前記複数の補助電源用キャパシタの直列回路に並列接続される第２リアクタンス素子を備えていてもよい。【００２５】
前記電源回路は、前記第１リアクタンス素子を含み、前記スイッチング回路のスイッチング周波数において誘導性である誘導性回路を備え、前記補助電源側整流平滑回路は、前記誘導性回路に接続される構成でもよい。【００２６】
圧電トランスは容量性デバイスである。すなわち、この構成では、スイッチング回路に、容量性素子と誘電性素子とが直列接続しているとみることができる。そして、スイッチング回路から圧電トランスに電圧が印加された場合、圧電トランスと誘導性回路との接続点から、誘導性回路にかかる電圧を得ることができる。このとき、容量性素子と誘導性素子との直列回路では、誘導性素子のインダクタンスを大きくすることで、誘導性素子にかかる電圧が高くなるため、より大きな電圧を得ることができる。電源回路は、この電圧を補助電源として用いることができる。このように、従来のように、補助電源を生成するために巻線トランスを構成する必要がないため、電源回路の小型化を阻害することがない。【００２７】
前記第１リアクタンス素子はインダクタであり、前記誘導性回路は、前記インダクタとキャパシタとが並列接続されて構成されていてもよい。【００２８】
この構成では、インダクタとキャパシタとの共振を利用することで、圧電トランスと誘導性回路との接続点から得られる電圧のノイズを抑えることができる。また、キャパシタのキャパシタンスを変えることで、得られる電圧を調整することができる。【００２９】
前記誘導性回路は、複数のインダクタの直列接続部を含んでもよい。【００３０】
前記電源回路は、前記補助電源側整流平滑回路を複数備え、複数の前記補助電源側整流平滑回路の少なくとも一つは、２つのインダクタの接続部に接続されていてもよい。【００３１】
この構成では、異なる電圧を取り出すことができる。【００３２】
前記電源回路は、前記直列接続部に並列接続されたキャパシタを備えていてもよい。【００３３】
前記電源回路は、前記直列接続部に並列接続されたインダクタを備えていてもよい。【００３４】
前記第１リアクタンス素子はインダクタであり、前記誘導性回路は、直列接続された前記インダクタ及びキャパシタに、インダクタが並列接続されて構成され、前記電源回路は、前記補助電源側整流平滑回路を複数備え、複数の前記補助電源側整流平滑回路の少なくとも一つは、直列接続されたキャパシタとインダクタとの接続部に接続されていてもよい。【００３５】
この構成では、異なる電圧を取り出すことができる。【００３６】
前記第１リアクタンス素子と前記スイッチング回路とは、グランドを介して接続されていてもよい。【００３７】
この構成では、回路構成を簡略化できる。【００３８】
前記電源回路は、前記補助電源側整流平滑回路に接続された電圧レギュレータ、を備えていてもよい。【００３９】
この構成では、定電圧出力を実現できる。【００４０】
前記電源回路は、前記電圧レギュレータに接続され、前記スイッチング素子を駆動するドライバ回路を備えていてもよい。【００４１】
この構成では、回路を大型化することなく、補助電源電圧を生成でき、その電圧により、ドライバ回路を駆動できる。【００４２】
前記電源回路は、前記電圧レギュレータに接続され、前記スイッチング素子を制御するコントローラ回路、を備えていてもよい。【００４３】
この構成では、回路を大型化することなく、補助電源電圧を生成でき、その電圧により、コントローラ回路を駆動できる。【００４４】
前記電源回路は、前記圧電トランスに対する入力電流又は入力電圧に基づいた値を検出する検出回路と、前記一対の入力電極に接続される、又は、前記一対の入力電極と前記スイッチング回路との間に接続される、回路定数が変更可能な回路定数可変回路と、前記検出回路の検出値に応じて前記回路定数可変回路の回路定数を変更する変更部と、を備え、前記回路定数可変回路は、前記第１リアクタンス素子を含み、前記補助電源側整流平滑回路は、前記回路定数可変回路にかかる電圧を整流平滑して、補助電源電圧を出力する構成でもよい。【００４５】
この構成では、スイッチング回路に、容量性素子と回路定数可変回路とが直列接続された分圧回路としてみることができる。そして、スイッチング回路から圧電トランスに電圧が印加された場合、その分圧回路により、印加電圧を取り出すことができる。このとき、電源回路に接続される負荷の軽重が変動することにより、スイッチング回路への入力電圧にリップルが生じる。このリップルの影響で、補助電源側整流平滑回路からの出力電圧が変動することがある。しかし、検出する入力電流又は入力電圧によって、回路定数可変回路を変更して、電圧変動に応じて分圧回路の分圧比を変動させることで、分圧回路から取り出す電圧を安定化させることができる。これにより、補助電源側整流平滑回路からは安定した補助電源電圧を出力できる。【００４６】
前記電源回路は、前記回路定数可変回路は回路定数固定回路を含む構成でもよい。【００４７】
この構成では、分圧比を微調整しやすく、取り出す電圧を細かく調整できる。【００４８】
前記回路定数可変回路はスイッチ素子を有し、前記変更部は、前記スイッチ素子をオンオフすることで、前記回路定数可変回路の回路定数を変更する構成でもよい。【００４９】
この構成では、回路定数可変回路を簡易な構成にできる。【００５０】
前記回路定数可変回路は可変容量素子を有する構成でもよい。【００５１】
この構成では、スイッチ素子を切り替える場合と比べて、スイッチング時に生じる高周波ノイズを抑制できる。【００５２】
前記検出回路は、前記スイッチング回路の入力側に接続されている構成でもよい。【００５３】
この構成では、スイッチング回路に入力される電流電圧は直流であるため、入力電圧又は入力電流を精度よく検出できる。【００５４】
本発明に係るＡＣアダプタは、商用電源に接続され、前記商用電源からの電圧を入力する入力部と、前記入力部から入力される電圧を整流平滑する入力側整流平滑回路と、一対の電圧入力電極、及び一対の電圧出力電極を有する圧電トランスと、前記一対の電圧入力電極に接続され、スイッチング素子のオンオフにより、前記入力側整流平滑回路により整流平滑される電圧を変換するスイッチング回路と、前記一対の電圧出力電極に接続された出力側整流平滑回路と、前記出力側整流平滑回路で整流平滑された電圧を出力する出力部と、前記一対の電圧入力電極と前記スイッチング回路との間に接続されるリアクタンス素子と、前記リアクタンス素子に接続される補助電源側整流平滑回路とを備えることを特徴とする。
【発明の効果】
【００５５】
本発明によれば、従来のように巻線トランスを構成する必要がなく、電源回路の小型化を阻害せずに補助電源を生成する電源回路及びＡＣアダプタを実現できる。
【図面の簡単な説明】
【００５６】
【図１】図１は、本実施形態に係るＡＣアダプタの回路図である。
【図２】図２は、図１に示す圧電トランスを等価回路で表したＡＣアダプタの回路図である。
【図３】図３は、接続点Ａ１での電圧Ｖdivの波形図である。
【図４】図４は、実施形態２に係るＡＣアダプタの回路図である。
【図５】図５は、実施形態３に係るＡＣアダプタの回路図である。
【図６】図６は、実施形態４に係るＡＣアダプタの回路図である。
【図７】図７は、実施形態４に係る別の例のＡＣアダプタの回路図である。
【図８】図８は、実施形態５に係るＡＣアダプタの回路図である。
【図９】図９は、実施形態６に係るＡＣアダプタの回路図である。
【図１０】図１０は、実施形態７に係るＡＣアダプタの回路図である。
【図１１】図１１は、図１０に示す圧電トランスを等価回路で表したＡＣアダプタの回路図である。
【図１２】図１２は、圧電トランスとインダクタとの接続点での電圧波形を示す図である。
【図１３】図１３は、整流平滑回路の出力電圧波形を示す図である。
【図１４】図１４は、実施形態８に係るＡＣアダプタの回路図を示す。
【図１５】図１５は、圧電トランスとインダクタとの接続点での電圧波形を示す図である。
【図１６】図１６は、整流平滑回路の出力電圧波形を示す図である。
【図１７】図１７は、実施形態９に係るＡＣアダプタの回路図を示す。
【図１８】図１８は、実施形態１０に係るＡＣアダプタの回路図を示す。
【図１９】図１９は、本実施形態に係る補助電源回路の回路図である。
【図２０】図２０は、本実施形態に係る補助電源回路の回路図である。
【図２１】図２１は、本実施形態に係る補助電源回路の回路図である。
【図２２】図２２は、補助電源回路の別の例の回路図である。
【図２３】図２３は、実施形態１１に係るＡＣアダプタの回路図である。
【図２４】図２４は、図２３に示す圧電トランスを等価回路で表したＡＣアダプタの回路図である。
【図２５】図２５は、制御部の内部回路の一部を示す図である。
【図２６】図２６は、電圧レギュレータへの入力電圧の波形を示す図である。
【図２７】図２７は、回路定数を変更する回路の別の例を示す図である。
【図２８】図２８は、実施形態１２に係るＡＣアダプタが備える補助電源回路を示す回路図である。
【図２９】図２９は、実施形態１２に係るＡＣアダプタが備える補助電源回路を示す回路図である。
【図３０】図３０は、実施形態１２に係るＡＣアダプタが備える補助電源回路を示す回路図である。
【図３１】図３１は、実施形態１３に係るＡＣアダプタが備える補助電源回路の別の一例を示す図である。
【図３２】図３２は、実施形態１４に係るＡＣアダプタの回路図である。
【図３３】図３３は、実施形態１５に係るＡＣアダプタの回路図である。
【発明を実施するための形態】
【００５７】
（実施形態１）
図１は、本実施形態に係るＡＣアダプタ１の回路図である。図２は、図１に示す圧電トランス５０を等価回路で表したＡＣアダプタ１の回路図である。
【００５８】
ＡＣアダプタ１は商用電源に接続され、商用電源から交流電圧を入力する入力部ＩＮ１，ＩＮ２と、負荷が接続され、その負荷へ直流電圧を出力する出力部ＯＵＴ１，ＯＵＴ２とを備えている。ＡＣアダプタ１は、本発明に係る「電源回路」の一例である。
【００５９】
入力部ＩＮ１，ＩＮ２には、ダイオードブリッジＤＢ１１が接続されている。ダイオードブリッジＤＢ１１には、さらに平滑コンデンサＣ１１が接続されている。入力部ＩＮ１，ＩＮ２から入力される交流電圧は、ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１によって整流平滑される。ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１は、本発明に係る「入力側整流平滑回路」の一例である。
【００６０】
ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１には、直列接続されたスイッチング素子Ｑ１１，Ｑ１２が接続されている。図１及び図２では、スイッチング素子Ｑ１１，Ｑ１２はＭＯＳ−ＦＥＴとしているが、ＩＧＢＴ又はバイポーラトランジスタ等であってもよい。ダイオードブリッジＤＢ１１等で整流平滑された電圧は、スイッチング素子Ｑ１１，Ｑ１２のスイッチングにより、矩形波の電圧に変換される。直列接続されたスイッチング素子Ｑ１１，Ｑ１２は、本発明に係る「スイッチング回路」の一例である。
【００６１】
スイッチング素子Ｑ１１，Ｑ１２のゲートには、ドライバ（ＤＲＶ）５１が接続されている。また、ドライバ５１には、マイコン（ＭＣＵ）５２が接続されている。マイコン５２は、フィードバック制御により、出力部ＯＵＴ１，ＯＵＴ２に接続される負荷の軽重を検出し、それに応じてスイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数を設定する。ドライバ５１は、マイコン５２からの制御信号により、ゲート電圧を生成してスイッチング素子Ｑ１１，Ｑ１２に印加し、マイコン５２で設定された周期でスイッチング素子Ｑ１１，Ｑ１２をオンオフする。ドライバ５１は、本発明に係る「ドライバ回路」の一例であり、マイコン５２は、本発明に係る「コントローラ回路」の一例である。
【００６２】
スイッチング素子Ｑ１１とスイッチング素子Ｑ１２の接続点には圧電トランス５０が接続されている。圧電トランス５０は絶縁型であって、入力電極Ｅ１１，Ｅ１２及び出力電極Ｅ２１，Ｅ２２を有している。入力電極Ｅ１１，Ｅ１２は、本発明に係る「一対の電圧入力電極」の一例である。出力電極Ｅ２１，Ｅ２２は、本発明に係る「一対の電圧出力電極」の一例である。
【００６３】
圧電トランス５０の入力電極Ｅ１１は、インダクタＬ１１を介して、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２の接続点に接続されている。圧電トランス５０の入力電極Ｅ１２は、グランドを介してスイッチング素子Ｑ１２のソースに接続されている。入力電極Ｅ１２とスイッチング素子Ｑ１２とをグランドを介して接続することで、回路を簡略化できる。
【００６４】
圧電トランス５０の出力電極Ｅ２１，Ｅ２２は、ダイオードブリッジＤＢ１２に接続されている。ダイオードブリッジＤＢ１２には平滑コンデンサＣ１２が接続され、さらに、出力部ＯＵＴ１，ＯＵＴ２に接続されている。ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２は、「出力側整流平滑回路」の一例である。
【００６５】
圧電トランス５０は、図２に示すように、等価入力容量５０Ａ、キャパシタ５０Ｃ、等価出力容量５０Ｆ、インダクタ５０Ｂ、抵抗５０Ｄ及び理想変圧器５０Ｅ等で等価的に表される。インダクタ５０Ｂ及びキャパシタ５０Ｃ等は電気機械的な結合を表すパラメータである。
【００６６】
圧電トランス５０の入力電極Ｅ１２とグランドとの間には、後述するキャパシタＣ１３が接続されている。圧電トランス５０の等価入力容量５０Ａは、このキャパシタＣ１３と、インダクタＬ１１とで直列共振回路を構成している。スイッチング素子Ｑ１１，Ｑ１２により電圧波形は矩形波に変換されるが、この直列共振回路により、圧電トランス５０には常に正弦波が入力される。圧電トランス５０は、入力電極Ｅ１１，Ｅ１２から入力された電圧を降圧して出力電極Ｅ２１，Ｅ２２から出力する。圧電トランス５０により降圧された電圧は、ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２により整流平滑されて、出力部ＯＵＴ１，ＯＵＴ２から出力される。
【００６７】
圧電トランス５０の入力電極Ｅ１２には、図１に示すように、補助電源回路が接続されている。ドライバ５１及びマイコン５２の駆動電圧は、ＡＣアダプタ１に入力される商用電源の電圧と比べて遥かに低い。このため、商用電源の電圧は、ドライバ５１等の駆動電圧として直接使うことができない。そこで、補助電源回路を別途設けて、圧電トランス５０に印加される電圧から所定の電圧を得て、ドライバ５１及びマイコン５２の駆動電圧を生成する。
【００６８】
補助電源回路は、キャパシタＣ１３、ダイオードＤ１１、整流平滑回路を形成するダイオードＤ１２及びキャパシタＣ１４、電圧レギュレータ（ＬＤＯ）５４，５５、並びにバイパスコンデンサＣ１５，Ｃ１６等を有している。
【００６９】
キャパシタＣ１３は、一端が圧電トランス５０の入力電極Ｅ１２に接続され、他端がグランドに接続されている。キャパシタＣ１３のキャパシタンスは、圧電トランス５０の等価入力容量５０Ａのキャパシタンス以上となるよう定数設定されている。キャパシタＣ１３は、本発明に係る「第１リアクタンス素子」及び「補助電源用キャパシタ」の一例である。
【００７０】
圧電トランス５０は容量性デバイスである。この圧電トランス５０にキャパシタＣ１３が直列接続された構成であるため、圧電トランス５０とキャパシタＣ１３とで、容量分圧回路とみることができる。スイッチング素子Ｑ１１，Ｑ１２から圧電トランス５０に電圧が印加された場合、圧電トランス５０とキャパシタＣ１３との接続点Ａ１から、キャパシタＣ１３にかかる電圧を得ることができる。
【００７１】
ここで、圧電トランス５０の等価入力容量５０Ａのキャパシタンスは、キャパシタＣ１３のキャパシタンス以下となるように設定されている。このため、等価入力容量５０Ａ及びキャパシタＣ１３の直列回路に印加される電圧は、主に等価入力容量５０Ａにより決定される。また、接続点Ａ１の電位は、キャパシタＣ１３により調整できる。
【００７２】
ダイオードＤ１１は、ダイオードＤ１２及びキャパシタＣ１４の整流平滑回路から正の直流電圧を出力するための素子である。
【００７３】
図３は、接続点Ａ１での電圧Ｖdivの波形図である。図３には、圧電トランス５０に印加する電圧Ｖｉｎ、ダイオードＤ１１，Ｄ１２に流れる電流ＩＤ１１，ＩＤ１２、キャパシタＣ１３に流れる電流ＩＣ１３の波形も示している。図中の横軸は時間である。なお、電圧Ｖｉｎは波形のみを示しており、図中の縦軸の目盛りとは関係がない。また、電流ＩＤ１１，ＩＤ１２、ＩＣ１３の軸の目盛りは同じである。
【００７４】
［Zone1］
電圧Ｖｉｎが正電圧であって、立ち上がりからピークとなるまでの間、ダイオードＤ１２は導通し、ダイオードＤ１２に流れる電流ＩＤ１２は、キャパシタＣ１４からグランドに流れる。したがって、接続点Ａ１の電圧は、ほぼ、ダイオードＤ１２の順方向降下電圧Ｖ１である。ダイオードＤ１２に流れる電流ＩＤ１２は、導通直後から減少し、電圧Ｖｉｎのピーク時には０ｍＡとなる。
【００７５】
［Zone2，Zone4］
電圧Ｖｉｎが正のピークを過ぎて減少に転じると、キャパシタＣ１３を流れる電流ＩＣ１３の向きが負方向(放電方向)となり、接続点Ａ１の電圧Ｖdivを負側に引き下げる。なお、図中の電流ＩＣ１３は略直線であるが、僅かに変化している。このとき、ダイオードＤ１１の順方向に電流ＩＤ１１が流れるため、接続点Ａ１の電圧は、ダイオードＤ１１の順方向電圧分（−Ｖ１）までしか下がらない。このとき、ダイオードＤ１１の電流ＩＤ１１と、等価入力容量５０Ａを流れる電流とは均衡するためダイオードＤ１２に電流ＩＤ１２は流れない。
【００７６】
［Zone3］
電圧Ｖｉｎが負のピークを過ぎて増加に転じると、キャパシタＣ１３を流れる電流ＩＣ１３の向きが正方向(充電方向)となり、接続点Ａ１の電圧Ｖdivを引き上げようとする。電圧Ｖdivは、キャパシタＣ１３の両端電圧のため、キャパシタＣ１３を流れる電流ＩＣ１３が正方向から０ｍＡになったとき、電流ＩＣ１３が最大となると電圧Ｖdivも最大となり、ダイオードＤ１２が導通する。ダイオードＤ１２に流れる電流ＩD12は、キャパシタＣ１４の充電電流となるため、サイクル毎にキャパシタＣ１４の電位は上昇する。そして、ダイオードＤ１２及びキャパシタＣ１４の整流平滑回路から正の直流電圧が出力される。
【００７７】
図１及び図２に戻り、ダイオードＤ１２及びキャパシタＣ１４は接続点Ａ１に接続されている。ダイオードＤ１２及びキャパシタＣ１４は、キャパシタＣ１３にかかる電圧を整流平滑して、図３で説明したように、正の直流電圧を出力する。ダイオードＤ１２及びキャパシタＣ１４は、本発明に係る「補助電源側整流平滑回路」の一例である。
【００７８】
ダイオードＤ１２及びキャパシタＣ１４の出力側には、電圧レギュレータ５４が接続されている。そして、電圧レギュレータ５４の出力側には、バイパスコンデンサＣ１５及びドライバ５１が接続されている。電圧レギュレータ５４は、ダイオードＤ１２及びキャパシタＣ１４から出力される電圧を、後段のドライバ５１に必要な定電圧に変換する。例えば、ダイオードＤ１２及びキャパシタＣ１４から１８Ｖの電圧が出力され、ドライバ５１の駆動に必要な電圧が１２Ｖである場合、電圧レギュレータ５４は、入力された１８Ｖの電圧を１２Ｖの電圧に降圧して出力する。これにより、ドライバ５１は、スイッチング素子Ｑ１１，Ｑ１２のゲートを駆動する。
【００７９】
また、電圧レギュレータ５４の出力側には、電圧レギュレータ５５も接続されている。電圧レギュレータ５５の出力側には、バイパスコンデンサＣ１６及びマイコン５２が接続されている。電圧レギュレータ５５は、電圧レギュレータ５４からの出力電圧を、後段のマイコン５２の駆動に必要な電圧に変換する。例えば、マイコン５２の動作に必要な電圧が３．３Ｖである場合、電圧レギュレータ５５は、前記のように、電圧レギュレータ５４が変換して出力した１２Ｖの電圧を、３．３Ｖの電圧に降圧して出力する。これにより、マイコン５２は動作する。
【００８０】
このように、電圧レギュレータ５４，５５を設けることで、取り出した電圧から、所望の値の定電圧の出力が可能となる。
【００８１】
なお、マイコン５２の動作電圧の生成のために、電圧レギュレータ５４，５５を縦続接続しているが、この構成により、補助電源回路の効率低下を防ぐことができる。つまり、接続点Ａ１から得る電圧は約１８Ｖであり、マイコン５２の駆動電圧は３．３Ｖである場合、これらの電圧差は大きい。このため、一つの電圧レギュレータで１８Ｖから３．３Ｖへ変換した場合、補助電源回路の損失は大きい。そこで、電圧レギュレータ５４で１８Ｖから１２Ｖに変換し、さらに、電圧レギュレータ５５で、１２Ｖから３．３Ｖへと変換することで、補助電源回路での損失を抑え、効率を上げることができる。
【００８２】
このように、本実施形態に係るＡＣアダプタ１は、圧電トランス５０を用いて小型化を実現している。そして、圧電トランス５０にキャパシタＣ１３を接続することで補助電源電圧を生成することができるため、従来のように巻線トランスを構成する必要がなく、ＡＣアダプタ１の小型化を阻害しない。また、キャパシタＣ１３は、圧電トランス５０の等価入力容量５０Ａと、インダクタＬ１１とで共振回路を形成しているため、共振点が複数現れることが防げる。
【００８３】
（実施形態２）
図４は、実施形態２に係るＡＣアダプタ２の回路図である。実施形態１では、補助電源回路は圧電トランス５０に接続されているが、本実施形態では、補助電源回路は、圧電トランス５０とインダクタＬ１１との間に接続されている点で相違する。
【００８４】
キャパシタＣ１３は、キャパシタＣ１７を介して、インダクタＬ１１と圧電トランス５０の入力電極Ｅ１１との間に接続されている。キャパシタＣ１７，Ｃ１３の直列回路と圧電トランス５０の等価入力容量５０Ａ（図２参照）とは並列接続された構成であり、その並列回路の合成容量と、インダクタＬ１１とで共振回路を形成している。キャパシタＣ１７は、本発明に係る「分圧用キャパシタ」の一例である。
【００８５】
ここで、キャパシタＣ１７のキャパシタンスは、キャパシタＣ１３のキャパシタンス以下に設定されている。この場合、キャパシタＣ１７，Ｃ１３の直列回路のインピーダンスは、キャパシタＣ１７が支配的となる。このため、キャパシタＣ１７，Ｃ１３の直列回路に印加される電圧は、主にキャパシタＣ１７により決定される。また、キャパシタＣ１７，Ｃ１３の接続点Ａ２の電位は、キャパシタＣ１３により調整できる。
【００８６】
なお、他の構成は実施形態１と同じであるため、説明を省略する。
【００８７】
このように、本実施形態に係るＡＣアダプタ２は、実施形態１と同様、圧電トランス５０を用いて小型化を実現している。そして、キャパシタＣ１７，Ｃ１３を接続することで補助電源を生成することができるため、従来のように巻線トランスを構成する必要がなく、ＡＣアダプタ２の小型化を阻害することがない。また、キャパシタＣ１７，Ｃ１３は、圧電トランス５０の等価入力容量５０Ａ（図２参照）と、インダクタＬ１１とで共振回路を形成しているため、共振点が複数現れることを防げる。
【００８８】
（実施形態３）
図５は、実施形態３に係るＡＣアダプタ３の回路図である。実施形態２では、補助電源回路は圧電トランス５０とインダクタＬ１１との間に接続されているが、本実施形態では、補助電源回路は、インダクタＬ１１とスイッチング素子Ｑ１１，Ｑ１２の接続点との間に接続されている点で相違する。
【００８９】
キャパシタＣ１３は、キャパシタＣ１７を介して、インダクタＬ１１とスイッチング素子Ｑ１１，Ｑ１２の接続点との間に接続されている。この構成では、圧電トランス５０の等価入力容量５０Ａ（図２参照）と、インダクタＬ１１とで共振回路を形成している。
【００９０】
ここで、キャパシタＣ１７のキャパシタンスは、キャパシタＣ１３のキャパシタンス以下に設定されている。また、圧電トランス５０の等価入力容量５０Ａのキャパシタンスは、キャパシタＣ１３のキャパシタンス以下に設定されている。キャパシタＣ１７，Ｃ１３の直列回路は、インダクタＬ１１と圧電トランス５０の等価入力容量５０Ａの共振回路に並列接続された構成であるため、前記の定数設定の関係により、キャパシタＣ１７，Ｃ１３の直列回路が共振回路に与える影響は小さい。
【００９１】
また、キャパシタＣ１７，Ｃ１３の直列回路のインピーダンスは、キャパシタＣ１７が支配的となる。このため、キャパシタＣ１７，Ｃ１３の直列回路に印加される電圧は、キャパシタＣ１７により決定される。また、キャパシタＣ１７，Ｃ１３の接続点Ａ２の電位は、キャパシタＣ１３により調整できる。
【００９２】
なお、他の構成は実施形態１と同じであるため、説明を省略する。
【００９３】
このように、本実施形態に係るＡＣアダプタ３は、実施形態１，２と同様、圧電トランス５０を用いて小型化を実現している。そして、キャパシタＣ１７，Ｃ１３を接続することで補助電源を生成することができるため、従来のように巻線トランスを構成する必要がなく、ＡＣアダプタ３の小型化を阻害することがない。また、キャパシタＣ１７，Ｃ１３は、圧電トランス５０の等価入力容量５０Ａと、インダクタＬ１１とで形成される共振回路に殆ど影響を及ぼさないため、共振点が複数現れることを防ぐことができる。
【００９４】
なお、ＡＣアダプタは、実施形態１，２，３それぞれの補助電源回路の構成を組み合わせた構成としてもよい。実施形態１，２を組み合わせてもよいし、実施形態１，３を組み合わせてもよいし、実施形態１，２，３を組み合わせてもよい。また、実施形態２，３を組み合わせてもよい。
【００９５】
（実施形態４）
図６は、実施形態４に係るＡＣアダプタ４の回路図である。この例では、補助電源回路は、電圧値が異なる電圧を生成する構成である点で、実施形態１と相違する。本実施形態に係る補助電源回路は、圧電トランス５０の入力電極Ｅ１２に接続されている。
【００９６】
圧電トランス５０の入力電極Ｅ１２とグランドとの間には、キャパシタＣ２０が接続されている。圧電トランス５０の等価入力容量５０Ａ（図２参照）は、キャパシタＣ２０と、インダクタＬ１１とで直列共振回路を構成している。等価入力容量５０ＡとキャパシタＣ２０との接続点Ａ３には、２つの整流平滑回路及び電圧レギュレータの直列回路が並列に接続されていて、それぞれの直列回路から、ドライバ５１及びマイコン５２それぞれに印加する電圧を出力する。
【００９７】
詳しくは、キャパシタＣ２０には、キャパシタＣ２１，Ｃ２２の直列回路が並列に接続されている。キャパシタＣ２１，Ｃ２２は、本発明に係る「第１リアクタンス素子」及び「補助電源用キャパシタ」の一例である。接続点Ａ３には、ダイオードＤ２１が接続されている。また、接続点Ａ３には、ダイオードＤ２３及びキャパシタＣ２３からなる整流平滑回路が接続されている。ダイオードＤ２３及びキャパシタＣ２３は、接続点Ａ３の電圧を整流平滑し、出力する。ダイオードＤ２３及びキャパシタＣ２３は、本発明に係る「補助電源側整流平滑回路」の一例である。
【００９８】
ダイオードＤ２３及びキャパシタＣ２３の出力側には、電圧レギュレータ５４が接続されている。そして、電圧レギュレータ５４の出力側には、バイパスコンデンサＣ２５及びドライバ５１が接続されている。電圧レギュレータ５４は、ダイオードＤ２３及びキャパシタＣ２３から出力される電圧を、後段のドライバ５１に必要な電圧に変換する。
【００９９】
キャパシタＣ２１，Ｃ２２の接続点Ａ４にはダイオードＤ２２が接続されている。また、接続点Ａ４には、ダイオードＤ２４及びキャパシタＣ２４からなる整流平滑回路が接続されている。ダイオードＤ２４及びキャパシタＣ２４は、接続点Ａ４の電圧を整流平滑し、出力する。ダイオードＤ２４及びキャパシタＣ２４は、本発明に係る「補助電源側整流平滑回路」の一例である。
【０１００】
ダイオードＤ２４及びキャパシタＣ２４の出力側には、電圧レギュレータ５５が接続されている。そして、電圧レギュレータ５５の出力側には、バイパスコンデンサＣ２６及びマイコン５２が接続されている。電圧レギュレータ５５は、ダイオードＤ２４及びキャパシタＣ２４から出力される電圧を、後段のマイコン５２に必要な電圧に変換する。
【０１０１】
この構成において、圧電トランス５０の等価入力容量５０Ａと、キャパシタＣ２０及びキャパシタＣ２１，Ｃ２２の直列回路の並列回路とが直列接続されている。キャパシタＣ２０のキャパシタンスは、キャパシタＣ２１，Ｃ２２の直列回路の合成キャパシタンス以下に設定されている。したがって、並列回路のインピーダンスは、キャパシタＣ２０が支配的となる。また、圧電トランス５０の等価入力容量５０Ａのキャパシタンスは、キャパシタＣ２０のキャパシタンス以下に設定されている。したがって、等価入力容量５０Ａと並列回路との直列回路のインピーダンスは、等価入力容量５０Ａが支配的となる。
【０１０２】
このため、圧電トランス５０の等価入力容量５０Ａと並列回路との直列回路に印加される電圧は、等価入力容量５０Ａにより決定される。また、接続点Ａ３の電位は、キャパシタＣ２０により調整できる。さらに、接続点Ａ４の電圧は、キャパシタＣ２１，Ｃ２２により調整できる。
【０１０３】
ここで、接続点Ａ３の電位は接続点Ａ４の電位より高い。例えば、接続点Ａ３での電位が１８Ｖとすると、接続点Ａ４での電位は、キャパシタＣ２１，Ｃ２２により、接続点Ａ３の電位（１８Ｖ）を分圧した電圧である。この接続点Ａ３に接続されるドライバ５１の駆動に必要な電圧が１５Ｖ、接続点Ａ４に接続されるマイコン５２の駆動に必要な電圧が３．３Ｖであるとする。この場合、電圧レギュレータ５４は、１８Ｖの電圧を１５Ｖの電圧に降圧する。また、電圧レギュレータ５５は、１８Ｖの電圧の分圧電圧を３．３Ｖの電圧に降圧する。
【０１０４】
実施形態１の補助電源回路では、１段目の電圧レギュレータ（図１の電圧レギュレータ５４）で１８Ｖの電圧を１５Ｖの電圧に変換し、さらに２段目の電圧レギュレータ（図１の電圧レギュレータ５５）で１５Ｖの電圧を、３．３Ｖの電圧に変換して、マイコン５２の駆動電圧を生成している。この場合、２段目の電圧レギュレータでの変換前後の電圧差が大きく、電圧差による損失は大きい。
【０１０５】
これに対し、本実施形態に係る電圧レギュレータ５５は、接続点Ａ４の電圧を、マイコン５２用の３．３Ｖの電圧に変換している。この場合、電圧レギュレータ５５による電圧変換前後の電圧差は、実施形態１のように電圧レギュレータを２段に構成する場合と比べて小さく、電圧レギュレータ５５における電圧差による損失は小さい。
【０１０６】
このように、本実施形態では、電圧レギュレータ５４，５５での降圧時の損失を抑制して、ドライバ５１及びマイコン５２それぞれの駆動電圧を生成できる。
【０１０７】
なお、この例では、キャパシタＣ２０と、キャパシタＣ２１，Ｃ２２の直列回路との並列回路が容量性であればよく、キャパシタＣ２０を別の素子に代えてもよい。
【０１０８】
図７は、実施形態４に係る別の例のＡＣアダプタ４Ａの回路図である。この例では、図６に示すキャパシタＣ２０に変えて、インダクタＬ１２を用いている。インダクタＬ１２は、本発明に係る「第２リアクタンス素子」に相当する。この場合、インダクタＬ１２とキャパシタＣ２１，Ｃ２２の直列回路との並列回路が、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数において容量性となるよう、定数設定されている。この場合であっても、補助電源回路から、電圧値が異なる電圧を出力でき、電圧レギュレータ５４，５５での降圧時の損失を抑制して、ドライバ５１及びマイコン５２それぞれの駆動電圧を生成できる。
【０１０９】
また、図６に示すキャパシタＣ２０を省略してもよい。この場合、キャパシタＣ２１，Ｃ２２のみが圧電トランス５０の入力電極Ｅ１２とグランドとの間に接続される構成となる。また、図６及び図７に示すダイオードＤ２１は、接続点Ａ３とグランドとの間に設けているが、キャパシタＣ２１に対して並列に接続した構成であってもよい。
【０１１０】
（実施形態５）
図８は、実施形態５に係るＡＣアダプタ５の回路図である。実施形態４では、補助電源回路は圧電トランス５０に接続されているが、本実施形態では、補助電源回路は、圧電トランス５０とインダクタＬ１１との間に接続されている点で相違する。
【０１１１】
キャパシタＣ２１、Ｃ２２は、インダクタＬ１１と圧電トランス５０の入力電極Ｅ１１との間に接続されている。キャパシタＣ２１，Ｃ２２の直列回路と、圧電トランス５０の等価入力容量５０Ａ（図２参照）とは並列接続された構成であり、その並列回路の合成容量と、インダクタＬ１１とで共振回路を形成している。
【０１１２】
ここで、キャパシタＣ２７のキャパシタンスは、キャパシタＣ２１，Ｃ２２それぞれのキャパシタンス以下に設定されている。この場合、キャパシタＣ２７，Ｃ２１，Ｃ２２の直列回路のインピーダンスは、キャパシタＣ２７が支配的となる。このため、この直列回路に印加される電圧は、キャパシタＣ２７により決定される。また、キャパシタＣ２７，Ｃ２１の接続点Ａ５の電位、及び、キャパシタＣ２１，Ｃ２２の接続点Ａ６は、キャパシタＣ２１，Ｃ２２により調整できる。キャパシタＣ２７は、本発明に係る「分圧用キャパシタ」の一例である。
【０１１３】
なお、他の構成は実施形態１と同じであるため、説明を省略する。
【０１１４】
この構成であっても、補助電源回路から、電圧値が異なる電圧を出力でき、電圧レギュレータ５４，５５での降圧時の損失を抑制して、ドライバ５１及びマイコン５２それぞれの駆動電圧を生成できる。
【０１１５】
（実施形態６）
図９は、実施形態６に係るＡＣアダプタ６の回路図である。実施形態５では、補助電源回路は圧電トランス５０とインダクタＬ１１との間に接続されているが、本実施形態では、補助電源回路は、インダクタＬ１１とスイッチング素子Ｑ１１，Ｑ１２の接続点との間に接続されている点で相違する。
【０１１６】
キャパシタＣ２１，Ｃ２２は、キャパシタＣ２７を介して、インダクタＬ１１とスイッチング素子Ｑ１１，Ｑ１２の接続点との間に接続されている。この構成では、圧電トランス５０の等価入力容量５０Ａ（図２参照）と、インダクタＬ１１とで共振回路を形成している。
【０１１７】
ここで、キャパシタＣ２７のキャパシタンスは、キャパシタＣ２１，Ｃ２２それぞれのキャパシタンス以下に設定されている。また、圧電トランス５０の等価入力容量５０Ａのキャパシタンスは、キャパシタＣ２７のキャパシタンス以下に設定されている。キャパシタＣ２７，Ｃ２１，Ｃ２２の直列回路は、インダクタＬ１１と圧電トランス５０の等価入力容量５０Ａの共振回路に並列接続された構成であるため、前記の定数設定の関係により、キャパシタＣ２７，Ｃ２１，Ｃ２２の直列回路が共振回路に与える影響は小さい。
【０１１８】
また、キャパシタＣ２７，Ｃ２１，Ｃ２２の直列回路のインピーダンスは、キャパシタＣ２７が支配的となる。このため、キャパシタＣ２７，Ｃ２１，Ｃ２２の直列回路に印加される電圧は、キャパシタＣ２７により決定される。また、キャパシタＣ２７，Ｃ２１の接続点Ａ５の電位、及び、キャパシタＣ２１，Ｃ２２の接続点Ａ６は、キャパシタＣ２１，Ｃ２２により調整できる。
【０１１９】
なお、他の構成は実施形態１と同じであるため、説明を省略する。
【０１２０】
この構成であっても、補助電源回路から、電圧値が異なる電圧を出力でき、電圧レギュレータ５４，５５での降圧時の損失を抑制して、ドライバ５１及びマイコン５２それぞれの駆動電圧を生成できる。
【０１２１】
なお、ＡＣアダプタは、実施形態１〜６それぞれの補助電源回路の構成を組み合わせた構成としてもよい。
【０１２２】
実施形態１〜６は、圧電トランスにキャパシタを含む容量性回路を接続して、ＡＣアダプタの小型化を実現している。これに対し、以下に説明する実施形態７〜１０は、圧電トランスに誘導性回路を接続して、ＡＣアダプタの小型化を実現している。
【０１２３】
（実施形態７）
図１０は、実施形態７に係るＡＣアダプタ７の回路図である。図１１は、図１０に示す圧電トランス５０を等価回路で表したＡＣアダプタ７の回路図である。
【０１２４】
ＡＣアダプタ７は、商用電源に接続され、商用電源から交流電圧を入力する入力部ＩＮ１，ＩＮ２と、負荷が接続され、その負荷へ直流電圧を出力する出力部ＯＵＴ１，ＯＵＴ２とを備えている。ＡＣアダプタ７は、本発明に係る「電源回路」の一例である。
【０１２５】
入力部ＩＮ１，ＩＮ２には、ダイオードブリッジＤＢ１１が接続されている。ダイオードブリッジＤＢ１１には、さらに平滑コンデンサＣ１１が接続されている。入力部ＩＮ１，ＩＮ２から入力される交流電圧は、ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１によって、整流平滑される。ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１は、本発明に係る「入力側整流平滑回路」の一例である。
【０１２６】
ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１には、直列接続されたスイッチング素子Ｑ１１，Ｑ１２が接続されている。図１及び図２では、スイッチング素子Ｑ１１，Ｑ１２はｎ型ＭＯＳ−ＦＥＴとしているが、ＩＧＢＴ又はバイポーラトランジスタ等であってもよい。ダイオードブリッジＤＢ１１等で整流平滑された電圧は、スイッチング素子Ｑ１１，Ｑ１２のスイッチングにより、矩形波の電圧に変換される。直列接続されたスイッチング素子Ｑ１１，Ｑ１２は、本発明に係る「スイッチング回路」の一例である
スイッチング素子Ｑ１１，Ｑ１２のゲートには、ドライバ（ＤＲＶ）１１が接続されている。また、ドライバ５１には、マイコン（ＭＣＵ）５２が接続されている。マイコン５２は、フィードバック制御により、出力部ＯＵＴ１，ＯＵＴ２に接続される負荷の軽重を視て、それに応じて、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数を設定する。ドライバ５１は、マイコン５２からの制御信号により、ゲート電圧を生成してスイッチング素子Ｑ１１，Ｑ１２に印加し、マイコン５２で設定された周期でスイッチング素子Ｑ１１，Ｑ１２をオンオフする。ドライバ５１は、本発明に係る「ドライバ回路」の一例であり、マイコン５２は、本発明に係る「コントローラ回路」の一例である。
【０１２７】
スイッチング素子Ｑ１１，Ｑ１２には圧電トランス５０が接続されている。圧電トランス５０は絶縁型であって、入力電極Ｅ１１，Ｅ１２及び出力電極Ｅ２１，Ｅ２２を有している。入力電極Ｅ１１，Ｅ１２は、本発明に係る「一対の電圧入力電極」の一例である。出力電極Ｅ２１，Ｅ２２は、本発明に係る「一対の電圧出力電極」の一例である。
【０１２８】
圧電トランス５０の入力電極Ｅ１１は、インダクタＬ１１を介して、スイッチング素子Ｑ１１，Ｑ１２の接続点に接続されている。圧電トランス５０の入力電極Ｅ１２は、グランドを介してスイッチング素子Ｑ１２のソースに接続されている。入力電極Ｅ１２とスイッチング素子Ｑ１２とをグランドを介して接続することで、回路を簡略化できる。
【０１２９】
圧電トランス５０の出力電極Ｅ２１，Ｅ２２は、ダイオードブリッジＤＢ１２に接続されている。ダイオードブリッジＤＢ１２には平滑コンデンサＣ１２が接続され、さらに、出力部ＯＵＴ１，ＯＵＴ２に接続されている。ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２は、「出力側整流平滑回路」に相当する。
【０１３０】
圧電トランス５０は、図１１に示すように、キャパシタ５０Ａ，５０Ｃ，５０Ｆ、インダクタ５０Ｂ、抵抗５０Ｄ及び理想変圧器５０Ｅ等で等価的に表される。キャパシタ５０Ａは圧電トランス５０の等価入力容量であり、キャパシタ５０Ｆは圧電トランス５０の等価出力容量である。また、インダクタ５０Ｂ及びキャパシタ５０Ｃ等は電気機械的な結合を表すパラメータである。
【０１３１】
圧電トランス５０の等価入力容量であるキャパシタ５０Ａは、入力電極Ｅ１１に接続されているインダクタＬ１１とで直列共振回路を構成している。スイッチング素子Ｑ１１，Ｑ１２により電圧波形は矩形波に変換されるが、この直列共振回路により、圧電トランス５０には常に正弦波が入力される。圧電トランス５０は、入力電極Ｅ１１，Ｅ１２から入力された電圧を降圧して出力電極Ｅ２１，Ｅ２２から出力する。圧電トランス５０により降圧された電圧は、ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２により、整流平滑されて、出力部ＯＵＴ１，ＯＵＴ２から出力される。
【０１３２】
圧電トランス５０の入力電極Ｅ１２には、補助電源回路が接続されている。ドライバ５１及びマイコン５２の駆動電圧は、ＡＣアダプタ７に入力される商用電源の電圧と比べて遥かに低い。このため、商用電源の電圧は、ドライバ５１等の駆動電圧として直接使うことができない。そこで、補助電源回路を別途設けて、圧電トランス５０に印加される電圧から所定の電圧を得て、ドライバ５１及びマイコン５２の駆動電圧を生成する。補助電源回路は、インダクタＬ１３、整流平滑回路５３、電圧レギュレータ（ＬＤＯ）５４，５５、及びバイパスコンデンサＣ１５，Ｃ１６等を有している。
【０１３３】
インダクタＬ１３は、一端が圧電トランス５０の入力電極Ｅ１２に接続され、他端がグランドに接続されている。インダクタＬ１３は、圧電トランス５０の等価入力容量であるキャパシタ５０Ａのインピーダンスに対して十分に小さく（例えば、１／１０）定数設定されている。インダクタＬ１３は、本発明に係る「第１リアクタンス素子」及び「誘導性回路」の一例である。
【０１３４】
インダクタＬ１２は誘導性素子である。また、圧電トランス５０は容量性デバイスである。すなわち、容量性素子と誘導性素子とが直列接続された構成とみることができる。そして、スイッチング素子Ｑ１１，Ｑ１２から圧電トランス５０に電圧が印加された場合、圧電トランス５０とインダクタＬ１３との接続点Ａ７から、インダクタＬ１３にかかる電圧を得ることができる。ここで、容量性素子と誘導性素子との直列回路では、誘導性素子のインダクタンスを大きくすることで、誘導性素子にかかる電圧が高くなる。したがって、誘導性素子のインダクタＬ１３を用いることで、より大きな電圧を得ることができる。
【０１３５】
整流平滑回路５３は接続点Ａ７に接続されている。整流平滑回路５３は、ダイオードＤ１２及びキャパシタＣ１４から構成されている。整流平滑回路５３は、インダクタＬ１３にかかる電圧を取り出し、整流平滑する。整流平滑回路５３は、本発明に係る「補助電源側整流平滑回路」の一例である。
【０１３６】
図１２は、圧電トランス５０とインダクタＬ１３との接続点Ａ７での電圧波形を示す図である。接続点Ａ７における電圧は、整流平滑回路５３の入力電圧でもある。図１３は、整流平滑回路５３の出力電圧波形を示す図である。図１２及び図１３では、横軸が時間［μｓ］、縦軸が電圧［Ｖ］である。図１２及び図１３に示すように、本実施形態では、インダクタンスが３０μＨのインダクタＬ１３を設けて、圧電トランス５０に印加される電圧から約１８Ｖの電圧を得ている。
【０１３７】
整流平滑回路５３の出力側には、電圧レギュレータ５４が接続されている。そして、電圧レギュレータ５４の出力側には、平滑用のバイパスコンデンサＣ１５及びドライバ５１が接続されている。電圧レギュレータ５４は、整流平滑回路５３から出力される電圧を、後段のドライバ５１に必要な電圧に変換する。例えば、図１３で説明したように、整流平滑回路５３から１８Ｖの電圧が出力され、ドライバ５１の駆動に必要な電圧が１２Ｖである場合、電圧レギュレータ５４は、入力された１８Ｖの電圧を１２Ｖの電圧に変換して出力する。これにより、ドライバ５１は、スイッチング素子Ｑ１１，Ｑ１２のゲートを駆動する。
【０１３８】
また、電圧レギュレータ５４の出力側には、電圧レギュレータ５５も接続されている。電圧レギュレータ５５の出力側には、平滑用のバイパスコンデンサＣ１６及びマイコン５２が接続されている。電圧レギュレータ５５は、電圧レギュレータ５４からの出力電圧を、後段のマイコン５２の駆動に必要な電圧に変換する。例えば、マイコン５２の動作に必要な電圧が３．３Ｖである場合、電圧レギュレータ５５は、前記のように、電圧レギュレータ５４が変換して出力した１２Ｖの電圧を、３．３Ｖの電圧に変換して出力する。これにより、マイコン５２は動作する。
【０１３９】
このように、電圧レギュレータ５４，５５を設けることで、取り出した電圧から、所望の値の定電圧の出力が可能となる。
【０１４０】
なお、マイコン５２の動作電圧の生成のために、整流平滑回路５３に電圧レギュレータ５４，５５を縦続接続しているが、この構成により、補助電源回路の効率低下を防ぐことができる。詳しくは、前記の例では、接続点Ａ７から得る電圧は約１８Ｖであり、マイコン５２の駆動電圧は３．３Ｖであって、これらの電圧差は大きい。このため、一つの電圧レギュレータで１８Ｖから３．３Ｖへ変換した場合、補助電源回路の損失は大きい。そこで、電圧レギュレータ５４で１８Ｖから１２Ｖに変換し、さらに、電圧レギュレータ５５で、１２Ｖから３．３Ｖへと変換することで、補助電源回路での損失を抑え、効率を上げることができる。
【０１４１】
このように、本実施形態に係るＡＣアダプタ７は、圧電トランス５０を用いて小型化を実現している。そして、圧電トランス５０にインダクタＬ１３を接続することで補助電源を生成することができるため、従来のように巻線トランスを構成する必要がなく、ＡＣアダプタ７の小型化を阻害することがない。また、インダクタＬ１３は、インダクタＬ１１よりもインダクタンスが十分に小さく、インダクタＬ１３を設けても、インダクタＬ１１及びキャパシタ５０Ａからなる共振回路の共振特性に影響を及ぼさない。このため、インダクタＬ１３は、共振回路の共振特性に制限されることなく、単独で定数設定できるため、補助電源回路の設計が容易であり、補助電源回路の汎用性を高くできる。
【０１４２】
なお、ＡＣアダプタ７は、図示しないが、起動回路を備えていてもよい。起動回路は、ＡＣアダプタ７の起動時において、スイッチング素子Ｑ１１，Ｑ１２のスイッチングが開始されるまでの間、商用電源電圧からドライバ５１及びマイコン５２の駆動電圧を生成する。そして、マイコン５２等が駆動し、スイッチング素子Ｑ１１，Ｑ１２のスイッチングが開始された後、起動回路は停止する。そして、補助電源回路は、圧電トランス５０に印加される商用電源電圧から電圧を取り出し、ドライバ５１等の駆動電圧を生成する。これにより、ＡＣアダプタ７が起動してから補助電源回路が駆動するまでの間、ドライバ５１等を適切に駆動させることができる。
【０１４３】
（実施形態８）
図１４は、実施形態８に係るＡＣアダプタ８の回路図を示す。この例では、ＡＣアダプタ８が備える補助電源回路の構成が実施形態７と相違する。以下、その相違点について説明する。
【０１４４】
ＡＣアダプタ８の補助電源回路において、インダクタＬ１３には、キャパシタＣ１７が並列に接続され、並列回路５６を形成している。並列回路５６は、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数において、誘導性となるよう、インダクタＬ１３及びキャパシタＣ１７が定数設定されている。並列回路５６は、本発明に係る「誘導性回路」の一例である。
【０１４５】
図１５は、圧電トランス５０とインダクタＬ１３との接続点Ａ７での電圧波形を示す図である。図１６は、整流平滑回路５３の出力電圧波形を示す図である。図１５及び図１６では、横軸が時間［μｓ］、縦軸が電圧［Ｖ］である。また、図１５及び図１６は、インダクタＬ１３のインダクタンスを１０μＨとし、キャパシタＣ１７のキャパシタンスを、１５ｎＦ、２０ｎＦ、２５ｎＦとした場合の電圧波形を示す。
【０１４６】
図１５及び図１６に示すように、キャパシタＣ１７のキャパシタンスを変えることで、異なる電圧を得ることができる。例えば、キャパシタＣ１７のキャパシタンスが２５ｎＦの場合、約３０Ｖの電圧を得ることができる。キャパシタＣ１７のキャパシタンスが２０ｎＦの場合、約１８Ｖの電圧を得ることができる。キャパシタＣ１７のキャパシタンスが１５ｎＦの場合、約１２Ｖの電圧を得ることができる。
【０１４７】
このように、インダクタＬ１３に並列接続したキャパシタＣ１７のキャパシタンスを適宜変更することで、取り出す電圧を調整することができる。整流平滑回路５３に接続される後段の素子、例えば、ドライバ５１又はマイコン５２の駆動に必要な電圧に応じて、キャパシタＣ１７を定数設定すればよい。
【０１４８】
また、キャパシタＣ１７を並列接続した場合、キャパシタＣ１７を設けない実施形態７（図１２参照）と比べた場合、電圧波形に現れるノイズを抑制することができる。キャパシタＣ１７を設けていない実施形態７の場合、インダクタＬ１３は、ダイオードＤ１２の寄生容量（接合容量）と共振し、その共振によって、図１２の電圧波形にみられるノイズ（スパイク）が現れる。これに対し、キャパシタＣ１７を設けた本実施形態の場合、キャパシタＣ１７のキャパシタンスは、ダイオードＤ１２の寄生容量よりも十分に大きく、ダイオードＤ１２の寄生容量が無視できる（見えなくなる）。そして、インダクタＬ１３は、キャパシタＣ１７と共振する。この共振周波数は、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数に近似する程度に低い。これにより、図１２の電圧波形にみられるノイズ（スパイク）が現れなくなる。
【０１４９】
また、接続点Ａ７の電圧波形にノイズが現れる場合、整流平滑回路５３のダイオードＤ１２は、ノイズを考慮して高耐圧の素子を必要とするが、本実施形態では、ノイズが現れないため、ダイオードＤ１２に高耐圧の素子を用いる必要がない。
【０１５０】
（実施形態９）
図１７は、実施形態９に係るＡＣアダプタ９の回路図を示す。この例では、ＡＣアダプタ９は圧電トランス５０を２つ備え、それらが並列接続されている点で、実施形態７と相違する。以下、その相違点について説明する。
【０１５１】
２つの圧電トランス５０は並列接続されている。２つの圧電トランス５０の入力電極Ｅ１１は、インダクタＬ１１を介して、スイッチング素子Ｑ１１，Ｑ１２の接続点に接続されている。２つの圧電トランス５０の入力電極Ｅ１２には、補助電源回路が接続されている。この補助電源回路は、実施形態７と同じ構成である。２つの圧電トランス５０の出力電極Ｅ２１，Ｅ２２は、ダイオードブリッジＤＢ１２に接続されている。
【０１５２】
このように、本実施形態に係るＡＣアダプタ９は２つの圧電トランスを並列接続した構成である。圧電トランスは共振特性、機械的な強度の点から大きさが制限され、大きさの制限により扱える電力も制限される。このため、本実施形態のように、２つの圧電トランスを並列接続することで、ＡＣアダプタ９は大電力を扱うことができ、従来のように巻線トランスを構成する必要がない。
【０１５３】
また、実施形態７と同様、圧電トランス５０にインダクタＬ１３を接続することで、ドライバ５１及びマイコン５２それぞれに対して補助電源を生成できるため、巻線トランスを設ける必要がなく、ＡＣアダプタ９の小型化を阻害することがない。
【０１５４】
なお、本実施形態の補助電源回路は実施形態８で説明したように、補助電源回路のインダクタＬ１３にキャパシタが並列接続された構成であってもよい。
【０１５５】
（実施形態１０）
図１８は、実施形態１０に係るＡＣアダプタ１０の回路図を示す。この例では、ＡＣアダプタ１０が備える補助電源回路の構成が実施形態９と相違する。以下、その相違点について説明する。なお、本実施形態では、ＡＣアダプタ１０は、２つの圧電トランス５０が並列接続された構成としているが、実施形態７のように、ＡＣアダプタ１０は、１つの圧電トランスのみを備えた構成であってもよい。
【０１５６】
並列接続された２つの圧電トランス５０の入力電極Ｅ１１は、インダクタＬ１１を介して、スイッチング素子Ｑ１１，Ｑ１２の接続点に接続されている。２つの圧電トランス５０の入力電極Ｅ１２には、補助電源回路６０が接続されている。２つの圧電トランス５０の出力電極Ｅ２１，Ｅ２２は、ダイオードブリッジＤＢ１２に接続されている。
【０１５７】
図１９は、本実施形態に係る補助電源回路６０の回路図である。
【０１５８】
補助電源回路６０は、２つの圧電トランス５０に印加される電圧から、電圧値が異なる電圧を生成し、ドライバ５１及びマイコン５２それぞれに印加する。補助電源回路６０は並列回路６１，６２を有している。並列回路６１は、キャパシタＣ２１とインダクタＬ１４とが並列接続されて形成される。並列回路６２は、キャパシタＣ２２とインダクタＬ１５とが並列接続されて形成される。インダクタＬ１４，Ｌ１５は、本発明に係る「第１リアクタンス素子」の一例である。
【０１５９】
並列回路６１，６２は、圧電トランス５０の入力電極Ｅ１２とグランドとの間に直列に接続されている。並列回路６１，６２はスイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数において誘導性となるよう、定数設定されている。並列回路６１，６２は、本発明に係る「誘導性回路」の一例である。また、インダクタＬ１４，Ｌ１５は、本発明に係る「直列接続部」の一例である。
【０１６０】
以下の説明では、圧電トランス５０の入力電極Ｅ１２と並列回路６１との接続点を、接続点Ａ８と言う。また、並列回路６１，６２の接続点を、接続点Ａ９と言う。
【０１６１】
補助電源回路６０は、整流平滑回路６３，６４、電圧レギュレータ（ＬＤＯ）６５，６６及びバイパスコンデンサＣ２５，Ｃ２６を有している。
【０１６２】
整流平滑回路６３は、ダイオードＤ２３及びキャパシタＣ２３から構成されている。整流平滑回路６３は接続点Ａ８に接続されている。整流平滑回路６４は、ダイオードＤ２４及びキャパシタＣ２４から構成されている。整流平滑回路６４は接続点Ａ９に接続されている。整流平滑回路６３，６４は接続点Ａ８，Ａ９での電圧を取り出し、整流平滑する。整流平滑回路６３，６４は、本発明に係る「補助電源側整流平滑回路」の一例である。
【０１６３】
接続点Ａ８の電位は、並列回路６１，６２の合成インピーダンスにより決まる。また、接続点Ａ９の電位は、並列回路６１，６２のインピーダンスの比率により決まる。したがって、接続点Ａ８，Ａ９の電位は、並列回路６１，６２のインピーダンスを調整することで、調整できる。
【０１６４】
整流平滑回路６３，６４の出力側には、電圧レギュレータ６５，６６が接続されている。電圧レギュレータ６５の出力側には、平滑用のバイパスコンデンサＣ２５及びドライバ５１が接続されている。電圧レギュレータ６５は、整流平滑回路６３から出力される電圧を、後段のドライバ５１に必要な電圧に変換する。電圧レギュレータ６６の出力側には、平滑用のバイパスコンデンサＣ２６及びマイコン５２が接続されている。電圧レギュレータ６６は、整流平滑回路６４から出力される電圧を、後段のマイコン５２に必要な電圧に変換する。
【０１６５】
ここで、接続点Ａ８の電位は接続点Ａ９の電位より高い。例えば、接続点Ａ８での電位が１８Ｖとすると、接続点Ａ９での電位は、並列回路６１，６２により、接続点Ａ８の電位（１８Ｖ）を分圧した電圧である。この接続点Ａ８に整流平滑回路６３等を介して接続されるドライバ５１の駆動に必要な電圧が１５Ｖ、接続点Ａ９に整流平滑回路６４等を介して接続されるマイコン５２の駆動に必要な電圧が３．３Ｖであるとする。この場合、電圧レギュレータ６５は、１８Ｖの電圧を１５Ｖの電圧に変換する。また、電圧レギュレータ６６は、１８Ｖの電圧の分圧電圧を３．３Ｖの電圧に変換する。
【０１６６】
実施形態７の補助電源回路では、１段目の電圧レギュレータ（図１０の電圧レギュレータ５４）で１８Ｖの電圧を１５Ｖの電圧に変換し、さらに２段目の電圧レギュレータ（図１０の電圧レギュレータ５５）で１５Ｖの電圧を、３．３Ｖの電圧に変換して、マイコン５２の駆動電圧を生成している。この場合、２段目の電圧レギュレータでの変換前後の電圧差が大きく、電圧差による損失は大きい。
【０１６７】
これに対し、本実施形態では、電圧レギュレータ６６は、接続点Ａ８の電圧の分圧電圧を、マイコン５２用の３．３Ｖの電圧に変換している。この場合、電圧レギュレータ６６による電圧変換前後の電圧差は、実施形態７のように電圧レギュレータを２段に構成する場合と比べて小さく、電圧レギュレータ６６における電圧差による損失は小さい。
【０１６８】
このように、並列回路６１，６２を直列接続し、接続点Ａ８，Ａ９に整流平滑回路６３，６４を接続する構成とすることで、電圧レギュレータ６５，６６での降圧時の損失を抑制して、ドライバ５１及びマイコン５２それぞれの駆動電圧を生成できる。
【０１６９】
図２０、図２１及び図２２は、補助電源回路の別の例の回路図である。
【０１７０】
図２０に示す補助電源回路６０Ａは、圧電トランス５０の入力電極Ｅ１２とグランドとの間に並列回路６７を備えている。並列回路６７は、インダクタＬ１６，Ｌ１７の直列回路と、キャパシタＣ１８とが並列接続されて構成されている。並列回路６７は、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数において誘導性となるよう、インダクタＬ１６，Ｌ１７とキャパシタＣ１８とは定数設定されている。並列回路６７は、本発明に係る「誘導性回路」の一例である。インダクタＬ１６，Ｌ１７は、本発明に係る「第１リアクタンス素子」及び「直列接続部」の一例である。
【０１７１】
整流平滑回路６３は、圧電トランス５０の入力電極Ｅ１２とインダクタＬ１６との接続点Ａ１０に接続されている。整流平滑回路６４は、インダクタＬ１６，Ｌ１７の接続点Ａ１１に接続されている。接続点Ａ１１の電位は、並列回路６７のインピーダンス、インダクタＬ１６，Ｌ１７にインピーダンス比を調整することで、調整できる。
【０１７２】
この構成であっても、電圧レギュレータ６５，６６での降圧時の損失を抑制して、ドライバ５１及びマイコン５２それぞれの駆動電圧を生成できる。
【０１７３】
図２１に示す補助電源回路６０Ｂは、並列回路６７に対し、並列接続されたインダクタＬ１８をさらに備えている。このインダクタＬ１８をさらに設けることで、接続点Ａ１１の電位を調整することができる。
【０１７４】
この構成であっても、電圧レギュレータ６５，６６での降圧時の損失を抑制して、ドライバ５１及びマイコン５２それぞれの駆動電圧を生成できる。
【０１７５】
図２２に示す補助電源回路６０Ｃは、圧電トランス５０の入力電極Ｅ１２とグランドとの間に並列回路６８を備えている。並列回路６８は、キャパシタＣ１９とインダクタＬ１７との直列回路と、インダクタＬ１９とが並列接続されて構成されている。並列回路６８は、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数において誘導性となるよう定数設定されている。並列回路６８は、本発明に係る「誘導性回路」の一例である。
【０１７６】
整流平滑回路６３は、圧電トランス５０の入力電極Ｅ１２とインダクタＬ１９との接続点Ａ１２に接続されている。整流平滑回路６４は、キャパシタＣ１９とインダクタＬ１７の接続点Ａ１３に接続されている。接続点Ａ１２，Ａ１３の電位は、並列回路６８のインピーダンス、キャパシタＣ１９とインダクタＬ１７とのインピーダンス比を調整することで、調整できる。
【０１７７】
この構成であっても、電圧レギュレータ６５，６６での降圧時の損失を抑制して、ドライバ５１及びマイコン５２それぞれの駆動電圧を生成できる。
【０１７８】
実施形態１〜１０により、ＡＣアダプタの小型化を実現している。以下に説明する実施形態１１〜１５では、さらに、補助電源回路からの補助電源電圧を安定して出力できるＡＣアダプタの構成について説明する。
【０１７９】
入力電圧又は入力電流から補助電源電圧を生成する場合において、負荷の軽重の変動によって入力電圧にリップルが現れる。そして、そのリップルが、生成する補助電源電圧（ＩＣ用の電圧）に影響を及ぼすことがある。例えば、補助電源からＩＣに入力される電圧が、リップルの影響によって、そのＩＣの駆動電圧を下回る場合、ＩＣは正常に駆動しないおそれがある。また、リップルによって、ＩＣの駆動電圧を超える電圧が補助電源から出力される場合には、その電圧を定電圧回路でＩＣの駆動電圧に合わせて降圧する必要があり、定電圧回路で大きな損失が発生する。そこで、以下に説明する実施形態１１〜１５に係る補助電源回路は、安定した補助電源電圧の出力を可能にする。
【０１８０】
（実施形態１１）
図２３は、実施形態１１に係るＡＣアダプタ１１の回路図である。図２４は、図２３に示す圧電トランス５０を等価回路で表したＡＣアダプタ１１の回路図である。ＡＣアダプタ１１は、本発明に係る「電源回路」の一例である。
【０１８１】
ＡＣアダプタ１は、入力部ＩＮ１，ＩＮ２と出力部ＯＵＴ１，ＯＵＴ２とを備えている。入力部ＩＮ１，ＩＮ２は商用電源に接続される。出力部ＯＵＴ１，ＯＵＴ２には負荷が接続される。
【０１８２】
入力部ＩＮ１，ＩＮ２には、ダイオードブリッジＤＢ１１が接続されている。ダイオードブリッジＤＢ１１には平滑コンデンサＣ１１が接続されている。ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１は、整流平滑回路を構成する。この整流平滑回路は、入力部ＩＮ１，ＩＮ２から入力される交流電圧を整流平滑する。ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１は、本発明に係る「入力側整流平滑回路」の一例である。
【０１８３】
前記整流平滑回路には、スイッチング素子Ｑ１１，Ｑ１２の直列回路が接続されている。図２３及び図２４では、スイッチング素子Ｑ１１，Ｑ１２はＭＯＳ−ＦＥＴとしているが、ＩＧＢＴ又はバイポーラトランジスタ等であってもよい。整流平滑回路で整流平滑された電圧は、スイッチング素子Ｑ１１，Ｑ１２のスイッチングにより矩形波の電圧に変換される。スイッチング素子Ｑ１１，Ｑ１２の直列回路は、本発明に係る「スイッチング回路」の一例である。
【０１８４】
スイッチング素子Ｑ１１，Ｑ１２それぞれのゲートには、ドライバ（ＤＲＶ）５１が接続されている。ドライバ５１にはマイコン（ＭＣＵ）５２が接続されている。ドライバ５１は、スイッチング素子Ｑ１１，Ｑ１２のデューティ比又はスイッチング周波数を制御する。マイコン５２は、出力部ＯＵＴ１，ＯＵＴ２の出力電圧（又は出力電流）の検出結果を得て、規定値との比較に応じて、ドライバ５１を制御する。
【０１８５】
スイッチング素子Ｑ１１，Ｑ１２の接続点は、インダクタＬ１１を介して、圧電トランス５０に接続されている。詳しくは、圧電トランス５０は、入力電極Ｅ１１，Ｅ１２及び出力電極Ｅ２１，Ｅ２２を有している。そして、スイッチング素子Ｑ１１，Ｑ１２の接続点は、インダクタＬ１１を介して、圧電トランス５０の入力電極Ｅ１１に接続されている。
【０１８６】
圧電トランス５０の入力電極Ｅ１２は、後述の補助電源回路が有するキャパシタＣ３１及び並列回路５６を介して基準電位に接続されている。出力電極Ｅ２１，Ｅ２２は、ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２からなる整流平滑回路に接続されている。その整流平滑回路は出力部ＯＵＴ１，ＯＵＴ２に接続されている。
【０１８７】
なお、入力電極Ｅ１１，Ｅ１２は、本発明に係る「一対の入力電極」の一例である。出力電極Ｅ２１，Ｅ２２は、本発明に係る「一対の出力電極」の一例である。ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２は、本発明に係る「出力側整流平滑回路」の一例である。
【０１８８】
この圧電トランス５０は、図２４に示すように、等価入力容量５０Ａ、キャパシタ５０Ｃ、等価出力容量５０Ｆ、インダクタ５０Ｂ、抵抗５０Ｄ及び理想変圧器５０Ｅ等で等価的に表される。インダクタ５０Ｂ及びキャパシタ５０Ｃ等は電気機械的な結合を表すパラメータである。
【０１８９】
圧電トランス５０の入力電極Ｅ１１，Ｅ１２には、スイッチング素子Ｑ１１，Ｑ１２により交流電圧が印加される。前記のように、入力電極Ｅ１２にはキャパシタＣ１３及び並列回路５７が接続されている。圧電トランス５０の等価入力容量５０Ａと、キャパシタＣ３１と、並列回路５７のキャパシタＣ１３と、インダクタＬ１１とは、直列共振回路を構成している。スイッチング素子Ｑ１１，Ｑ１２により電圧は矩形波の電圧に変換されるが、この直列共振回路により、圧電トランス５０の入力電極Ｅ１１，Ｅ１２には正弦波状の交流電圧が印加される。圧電トランス５０は、その正弦波状の交流電圧を変圧して、出力電極Ｅ２１，Ｅ２２から出力する。圧電トランス５０から出力される電圧は、ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２により整流平滑され、出力部ＯＵＴ１，ＯＵＴ２から出力される。なお、ここでいう交流電圧とは、交流成分を有する電圧のことをさし、直流成分が含まれた脈流電圧等も含む。
【０１９０】
圧電トランス５０の入力電極Ｅ１２には補助電源回路が接続される。その補助電源回路は、圧電トランス５０に印加される電圧から、ドライバ５１及びマイコン５２の駆動電圧を生成して出力する。ドライバ５１及びマイコン５２の駆動電圧は、ＡＣアダプタ１１に入力される商用電源の電圧と比べて遥かに低い。例えば、ドライバ５１の駆動電圧は約１２Ｖである。マイコン５２の駆動電圧は約３．３Ｖである。補助電源回路は、圧電トランス５０に印加される電圧から所定の電圧を得て、ドライバ５１及びマイコン５２の駆動電圧を生成する。
【０１９１】
この補助電源回路は、キャパシタＣ１４，Ｃ３１、並列回路５７、ダイオードＤ１１，Ｄ１２、制御部５８、及び電圧レギュレータ（ＬＤＯ）５４，５５等を有している。
【０１９２】
直列接続されるキャパシタＣ３１及び並列回路５７は、前記のように、圧電トランス５０の入力電極Ｅ１２と基準電位との間に直列接続されている。並列回路５７は、キャパシタＣ１３と、キャパシタＣ４及びスイッチ素子Ｑ２の直列回路とが並列接続されている。スイッチ素子Ｑ２は制御部５８によりオンオフされる。スイッチ素子Ｑ２がオンされると、キャパシタＣ１３にキャパシタＣ４が並列接続される構成となる。すなわち、並列回路５７の容量は、スイッチ素子Ｑ２をオンオフすることで変動する。制御部５８による制御については後述する。
【０１９３】
なお、並列回路５７は、本発明に係る「回路定数可変回路」の一例である。キャパシタＣ１３は、本発明に係る「第１リアクタンス素子」及び「回路定数固定回路」の一例である。制御部５８は、本発明に係る「変更部」の一例である。
【０１９４】
圧電トランス５０は容量性デバイスである。このため、圧電トランス５０、キャパシタＣ３１及び並列回路５７は、容量分圧回路を構成する。前記のように、並列回路５７の容量は、スイッチ素子Ｑ２のオンオフにより変動する。つまり、容量分圧回路の分圧比は、スイッチ素子Ｑ２のオンオフにより変動する。
【０１９５】
ここで、キャパシタＣ３１のキャパシタンスは、等価入力容量５０ＡとキャパシタＣ１３との合成キャパシタンスより十分に大きく設定されている。このため、キャパシタＣ３１と並列回路５７との接続点Ａ１４の電位は、主に等価入力容量５０Ａ及び並列回路５７の容量により決定される。したがって、接続点Ａ１４の電位は、並列回路５７により調整できる。なお、圧電トランス５０の入力電極Ｅ１２には補助電源回路が接続される場合は、圧電トランス５０の等価入力容量５０Ａは小さいので、キャパシタＣ３１を設けなくてもよい。その場合は、補助電源回路は圧電トランス５０の入力電極Ｅ１２に直接接続され、補助電源回路と圧電トランス５０の入力電極Ｅ１２との接続点が、接続点Ａ１４となる。
【０１９６】
キャパシタＣ１３には、ダイオードＤ１１が並列接続されている。ダイオードＤ１１は、接続点Ａ１４から正の電圧を取り出すために設けられている。
【０１９７】
接続点Ａ１４には、ダイオードＤ１２及びキャパシタＣ１４からなる整流平滑回路が接続されている。整流平滑回路は、容量分圧回路の接続点Ａ１４から電圧を取り出して、整流平滑する。この整流平滑回路の出力側には、シリーズレギュレータである電圧レギュレータ５４が接続されていて、整流平滑回路は、整流平滑後の電圧を電圧レギュレータ５４へ出力する。
【０１９８】
ダイオードＤ１２及びキャパシタＣ１４からなる整流平滑回路は、本発明に係る「補助電源側整流平滑回路」の一例である。この整流平滑回路から出力される電圧は、本発明に係る「補助電源電圧」の一例である。
【０１９９】
電圧レギュレータ５４の出力側には、バイパスコンデンサＣ１５及びドライバ５１が接続されている。電圧レギュレータ５４は、整流平滑された接続点Ａ１４の電圧を、ドライバ５１に必要な定電圧に変換する。例えば、電圧レギュレータ５４に１８Ｖの電圧が入力され、ドライバ５１の駆動に必要な電圧が１２Ｖであるとき、電圧レギュレータ５４は、１８Ｖの電圧を１２Ｖの電圧に降圧して出力する。これにより、ドライバ５１は動作する。
【０２００】
また、電圧レギュレータ５４の出力側には、電圧レギュレータ５５も接続されている。電圧レギュレータ５５の出力側には、バイパスコンデンサＣ１６及びマイコン５２が接続されている。電圧レギュレータ５５は、電圧レギュレータ５４からの出力電圧を、マイコン５２の駆動に必要な電圧に降圧する。例えば、マイコン５２の動作に必要な電圧が３．３Ｖである場合、電圧レギュレータ５５は、前記のように、電圧レギュレータ５４により１２Ｖに変換された電圧を、３．３Ｖの電圧に降圧して出力する。これにより、マイコン５２は動作する。
【０２０１】
このように、補助電源回路は、容量分圧回路により、圧電トランス５０に印加される電圧を分圧する。そして、補助電源回路は、接続点Ａ１から電圧を取り出し、ドライバ５１及びマイコン５２の駆動電圧を生成する。しかしながら、接続点Ａ１４の電位は、出力部ＯＵＴ１，ＯＵＴ２に接続される負荷の軽重に応じて変動する。接続点Ａ１４の電位が変動すると、補助電源回路が生成する電圧も変動してしまう。
【０２０２】
詳しくは、前記のように、スイッチング素子Ｑ１１，Ｑ１２は、負荷の軽重に応じて、ドライバ５１及びマイコン５２によりスイッチング制御される。このため、スイッチング素子Ｑ１１，Ｑ１２への入力電圧は、負荷に応じて変動する。特に重負荷の場合、スイッチング素子Ｑ１１，Ｑ１２の接続点での電圧の揺れ（リップル）は大きくなり、それが接続点Ａ１４の電位に影響する。
【０２０３】
仮に、リップルの影響で接続点Ａ１４の電位が上がり、電圧レギュレータ５４には、規定値（例えば、１８Ｖ）よりも大きい電圧が入力されたとする。この場合、電圧レギュレータ５４は、前記の例で示した１８Ｖから１２Ｖに降圧する場合よりも大きな電圧差で、入力された電圧を降圧する必要がある。したがって、電圧レギュレータ５４での損失は大きくなる。
【０２０４】
そこで、接続点Ａ１４の電位を変動させるために、スイッチ素子Ｑ２をオンオフして並列回路５７の容量を変動させて、容量分圧回路の分圧比を変動させる。スイッチ素子Ｑ２はＭＯＳ−ＦＥＴである。スイッチ素子Ｑ２は、そのゲートが制御部５８に接続され、制御部５８によりオンオフされる。
【０２０５】
スイッチング素子Ｑ１１，Ｑ１２の入力側には、分圧抵抗Ｒ１，Ｒ２からなる入力電圧検出回路が設けられている。制御部５８には、その入力電圧検出回路により検出される入力電圧Ｖｄが入力される。制御部５８は、入力電圧Ｖｄと、所定の基準電圧Ｖｔｈとを比較する。重負荷で、入力電圧Ｖｄが基準電圧Ｖｔｈ以上である場合、制御部５８はスイッチ素子Ｑ２をオンにする。また、軽負荷で、入力電圧Ｖｄが基準電圧Ｖｔｈ未満である場合、制御部５８はスイッチ素子Ｑ２をオフにする。
【０２０６】
スイッチ素子Ｑ２がオフのとき、並列回路５７の容量は、キャパシタＣ１３のみのキャパシタンスとなる。スイッチ素子Ｑ２がオンのとき、並列回路５７の容量は、並列接続されたキャパシタＣ１３，Ｃ４の合成キャパシタンスとなる。つまり、スイッチ素子Ｑ２をオンオフすることで、容量分圧回路の分圧比を変動させて、接続点Ａ１４の電位を変動させることができる。
【０２０７】
入力電圧Ｖｄに応じて、接続点Ａ１４の電位を変動させることができるため、入力電圧Ｖｄが高い場合には、接続点Ａ１４の電位を低くできる。また、入力電圧Ｖｄが低い場合には、接続点Ａ１４の電位を高くできる。このように、入力電圧Ｖｄの変動に応じて、接続点Ａ１４の電位を変動させることで、電圧レギュレータ５４には、変動の少ない安定した電圧を入力させることができる。
【０２０８】
なお、本実施形態では、軽負荷で、入力電圧Ｖｄが基準電圧Ｖｔｈ未満の場合、すなわち、スイッチ素子Ｑ２がオフの場合、接続点Ａ１４の電圧が、ドライバ５１の駆動電圧以下とならないように、キャパシタＣ３１，Ｃ１３は定数設定されている。つまり、スイッチ素子Ｑ２がオフの場合、接続点Ａ１４の電圧が低くても、ドライバ５１の駆動に必要な電圧を確保できる。このため、重負荷時に本制御を行うよう構成しても、軽負荷時での不具合は発生しない。
【０２０９】
図２５は、制御部５８の内部回路の一部を示す図である。
【０２１０】
制御部５８はコンパレータ１４１を有している。コンパレータ１４１には、分圧抵抗Ｒ１，Ｒ２により検出される入力電圧Ｖｄと、基準電圧Ｖｔｈとが入力される。コンパレータ１４１は、入力電圧Ｖｄと、基準電圧Ｖｔｈとを比較する。コンパレータ１４１は、Ｖｄ≧Ｖｔｈの場合、Ｈｉ信号を出力し、Ｖｄ＜Ｖｔｈの場合、Ｌｏ信号を出力する。
【０２１１】
制御部５８は、スイッチング素子Ｑ３１，Ｑ３２の直列回路と、スイッチング素子Ｑ３３，Ｑ３４の直列回路と、ダイオードＤ３１，Ｄ３２の直列回路とを有している。各直列回路は、電源電圧Ｖｃｃと基準電位との間で、並列接続されている。スイッチング素子Ｑ３１，Ｑ３３はｐ型ＭＯＳ−ＦＥＴである。スイッチング素子Ｑ３２，Ｑ３４はｎ型ＭＯＳ−ＦＥＴである。
【０２１２】
コンパレータ１４１の出力は、スイッチング素子Ｑ３１，Ｑ３２のゲートに接続されている。スイッチング素子Ｑ３１，Ｑ３２の接続点は、スイッチング素子Ｑ３３，Ｑ３４のゲートに接続されている。スイッチング素子Ｑ３３，Ｑ３４の接続点は、ダイオードＤ３１，Ｄ３２の接続点、及び、スイッチ素子Ｑ２のゲートに接続されている。なお、ダイオードＤ３１，Ｄ３２は、スイッチ素子Ｑ２のゲートに過電圧又は逆電圧が入力されないようにする保護回路である。
【０２１３】
この構成において、コンパレータ１４１がＨｉ信号を出力する場合、スイッチング素子Ｑ３２がオンされる。そうすると、スイッチング素子Ｑ３３がオンされ、電源電圧Ｖｃｃから、スイッチ素子Ｑ２のゲートに電圧が印加され、スイッチ素子Ｑ２はオンとなる。また、コンパレータ１４１がＬｏ信号を出力する場合、すなわち、入力電圧Ｖｄが基準電圧Ｖｔｈ未満である場合、スイッチング素子Ｑ３１がオンされる。そうすると、スイッチング素子Ｑ３４がオンされるため、スイッチ素子Ｑ２はオフとなる。
【０２１４】
このように、制御部５８は、入力電圧Ｖｄと基準電圧Ｖｔｈとを比較して、スイッチ素子Ｑ２をオンオフする。これにより、電圧レギュレータ５４への入力電圧が安定するように、図２３、図２４に示す接続点Ａ１４での電位を変動させることができる。
【０２１５】
図２６は、電圧レギュレータ５４への入力電圧ＶＬＤＯの波形を示す図である。図２６で、「制御あり」とは、スイッチ素子Ｑ２のスイッチング制御を行う場合である。「制御なし」とは、キャパシタＣ２及びスイッチ素子Ｑ２の回路を設けない場合である。
【０２１６】
なお、図２６に示す入力電圧ＶＬＤＯの波形は、その入力電圧ＶＬＤＯに現れるリップルのみを示している。また、図２６では、入力電圧Ｖｄ、基準電圧Ｖｔｈ、及び、スイッチ素子Ｑ２のオンオフ期間も示す。図２６に示す軽負荷で、「制御あり」の場合は、入力電圧Ｖｄが基準電圧Ｖｔｈ以上とならないため、スイッチ素子Ｑ２はオフである。
【０２１７】
図２６に示すように、重負荷の場合であっても、軽負荷の場合であっても、「制御あり」と「制御なし」とを比較すると、「制御あり」の方が、電圧レギュレータ５４への入力電圧ＶＬＤＯのリップルは小さい。すなわち、スイッチ素子Ｑ２をオンオフすることで、電圧レギュレータ５４への入力電圧ＶＬＤＯのリップルを抑えて安定化できる。その結果、電圧レギュレータ５４での損失を抑制できる。
【０２１８】
以上説明したように、本実施形態では、ＡＣアダプタ１１に接続される負荷の軽重にかかわらず、補助電源回路の出力電圧を安定化させることができる。これにより、負荷の変動時に現れるリップルによる影響を軽減して、ドライバ５１等が電圧不足で駆動しなかったり、電圧レギュレータ５４での損失が大きくなったりすることを抑制できる。また、並列回路５７の容量を変更する回路は、キャパシタＣ４とスイッチ素子Ｑ２との簡易な回路構成で実現できる。
【０２１９】
なお、マイコン５２の動作電圧の生成のために、電圧レギュレータ５４，５５を縦続接続しているが、この構成により、補助電源回路の効率低下を防ぐことができる。つまり、接続点Ａ１から得る電圧は約１８Ｖであり、マイコン５２の駆動電圧は３．３Ｖである場合、これらの電圧差は大きい。このため、一つの電圧レギュレータで１８Ｖから３．３Ｖへ変換した場合、補助電源回路の損失は大きい。そこで、電圧レギュレータ５４で１８Ｖから１２Ｖに変換し、さらに、電圧レギュレータ５５で、１２Ｖから３．３Ｖへと変換することで、補助電源回路での損失を抑え、効率を上げることができる。
【０２２０】
本実施形態では、並列回路５７の回路定数（容量）を変更する回路は、キャパシタＣ４とスイッチ素子Ｑ２の直列回路としているが、この直列回路が複数並列接続された構成であってもよい。
【０２２１】
図２７は、回路定数を変更する回路の別の例を示す図である。
【０２２２】
この例の並列回路５７Ａは、キャパシタＣ４１，Ｃ４２，，，Ｃ４ｎとスイッチ素子Ｑ２１，Ｑ２２，，，Ｑ２ｎとの直列回路が、キャパシタＣ１３に対して並列接続された構成である。この場合、並列回路５７Ａの容量を、２ｎ通りに設定できる。このため、接続点Ａ１４の電位をより細かく変動させることができるため、補助電源回路の出力電圧を高精度に安定化させることができる。
【０２２３】
なお、本実施形態では、分圧抵抗Ｒ１，Ｒ２からなる入力電圧検出回路は、直流電圧を検出して検出精度を高めるために、スイッチング素子Ｑ１１，Ｑ１２の入力側に設けているが、入力電圧検出回路は、他の位置に設けてもよい。例えば、補助電源回路の電圧レギュレータ５４の入力側に設けるようにしてもよい。また、本実施形態では、入力電圧Ｖｄを検出しているが、例えば、カレントトランスを用いて、スイッチング素子Ｑ１１，Ｑ１２への入力電流を検出してもよい。この場合、検出する入力電流と基準値とを比較して、スイッチ素子Ｑ２をスイッチング制御してもよい。
【０２２４】
（実施形態１２）
実施形態１２では、ＡＣアダプタが備える補助電源回路を設ける位置が実施形態１１と相違する。
【０２２５】
図２８は、実施形態１２に係るＡＣアダプタが備える補助電源回路を示す回路図である。図２８に示す補助電源回路は、実施形態１１と同じ構成であるため、実施形態１１と同じ符号付して説明する。
【０２２６】
この例では、補助電源回路のキャパシタＣ３１は、スイッチング素子Ｑ１１，Ｑ１２の接続点と、インダクタＬ１１との間に設けられている。圧電トランス５０の入力電極Ｅ１２は基準電位に直接接続されている。キャパシタＣ３１，Ｃ１３の直列回路と、圧電トランス５０の等価入力容量５０Ａ（図２参照）とは並列接続された構成であり、その並列回路の合成容量と、インダクタＬ１１とで共振回路を形成している。
【０２２７】
ここで、キャパシタＣ３１のキャパシタンスは、キャパシタＣ１３のキャパシタンス以下に設定されている。この場合、キャパシタＣ３１，Ｃ１３の直列回路のインピーダンスは、キャパシタＣ３１が支配的となる。このため、キャパシタＣ３１，Ｃ１３の直列回路に印加される電圧は、主にキャパシタＣ３１により決定される。また、接続点Ａ１４の電位は、並列回路５７により調整できる。
【０２２８】
補助電源回路のスイッチ素子Ｑ２による制御は、実施形態１１と同じである。また、他の構成は実施形態１１と同じであるため、説明を省略する。
【０２２９】
このように、本実施形態に係る構成であっても、ＡＣアダプタに接続される負荷の軽重にかかわらず、補助電源回路の出力電圧を安定化させることができる。
【０２３０】
（実施形態１３）
実施形態１３では、本発明に係る「回路定数可変回路」の構成が実施形態１１と相違する。
【０２３１】
図２９、図３０及び図３１は、実施形態１３に係るＡＣアダプタが備える補助電源回路の別の一例を示す図である。
【０２３２】
図２９に示す補助電源回路は、キャパシタＣ１３と可変容量キャパシタＣｖとが並列接続された並列回路５７Ｂを備えている。可変容量キャパシタＣｖは、例えば、図２３の制御部５８により静電容量調整が行われる。この並列回路５７Ｂは、圧電トランス５０の入力電極Ｅ１２に接続されている。並列回路５７Ｂは、本発明に係る「回路定数可変回路」の一例である。また、可変容量キャパシタＣｖは、本発明に係る「可変容量素子」の一例である。
【０２３３】
図３０に示す補助電源回路は、キャパシタＣ１３と可変容量キャパシタＣｖとの直列回路を備えている。この直列回路は、圧電トランス５０の入力電極Ｅ１２に接続されている。この直列回路は、本発明に係る「回路定数可変回路」の一例である。また、可変容量キャパシタＣｖは、本発明に係る「可変容量素子」の一例である。
【０２３４】
図３１に示す補助電源回路は、圧電トランス５０の入力電極Ｅ１２に接続される可変容量キャパシタＣｖを備えている。この例では、可変容量キャパシタＣｖは、本発明に係る「第１リアクタンス素子」、「回路定数可変回路」及び「可変容量素子」の一例である。
【０２３５】
図２９、図３０及び図３１の何れの場合であっても、可変容量キャパシタＣｖのキャパシタンスを変動させることで、ＡＣアダプタに接続される負荷の軽重にかかわらず、補助電源回路の出力電圧を安定化させることができる。また、実施形態１１のように、スイッチ素子Ｑ２（図２３参照）をオンオフして分圧比を可変する場合と比べて、スイッチング時に生じる高周波ノイズを抑制できる。
【０２３６】
（実施形態１４）
実施形態４に係るＡＣアダプタは、本発明に係る「回路定数可変回路」の構成が実施形態１と相違する。
【０２３７】
図３２は、実施形態１４に係るＡＣアダプタ１２の回路図である。
【０２３８】
ＡＣアダプタ２の補助電源回路は、インダクタＬ２と、キャパシタＣ５と、インダクタＬ３及びスイッチング素子Ｑ３の直列回路とが並列接続された並列回路５７Ｃを備えている。この並列回路５７Ｃは、圧電トランス５０の入力電極Ｅ１２に接続されている。スイッチング素子Ｑ３は、実施形態１と同様、制御部５８によりオンオフされる。
【０２３９】
並列回路５７Ｃは、本発明に係る「回路定数可変回路」の一例である。インダクタＬ２は、本発明に係る「第１リアクタンス素子」の一例である。また、インダクタＬ２及びキャパシタＣ５は、本発明に係る「回路定数固定回路」の一例である。
【０２４０】
スイッチング素子Ｑ３がオンされることで、インダクタＬ３がインダクタＬ２に並列接続される。したがって、並列回路５７Ｃのインダクタンスは、スイッチング素子Ｑ３がオンオフされることで変動する。この並列回路５７Ｃは、スイッチング素子Ｑ１１，Ｑ１２のスイッチング周波数において、誘導性になるように定数設定されている。圧電トランス５０は容量性デバイスである。すなわち、圧電トランス５０と並列回路５７Ｃとは、容量性素子と誘導性素子とが直列接続された構成とみることができる。
【０２４１】
ここで、容量性素子と誘導性素子との直列回路では、誘導性素子のインダクタンスを大きくすることで、誘導性素子にかかる電圧が高くなる。したがって、誘導性である並列回路５７Ｃのインピーダンスを変動させることで、圧電トランス５０と並列回路５７Ｃとの接続点Ａ１５の電位を変動させることができる。
【０２４２】
スイッチング素子Ｑ３がオンされ、インダクタＬ２にインダクタＬ３が並列接続されると、並列回路５７Ｃのインピーダンスは小さくなる。したがって、接続点Ａ１５の電位を下げることができる。このため、リップルの影響で接続点Ａ１５の電位が上がる場合であっても、スイッチング素子Ｑ３をオンすることで、接続点Ａ１５の電位を下げることができる。そして、規定値（例えば、１８Ｖ）よりも大きい電圧が電圧レギュレータ５４に入力されることを抑制できる。その結果、電圧レギュレータ５４での損失を低減できる。
【０２４３】
このように、ＡＣアダプタ１２は本実施形態の構成であっても、実施形態１１〜１３と同様に、負荷が変動しても、補助電源回路からの出力電圧を安定させることができる。
【０２４４】
（実施形態１５）
実施形態１５に係るＡＣアダプタは、図３２に示す並列回路５７ＣのインダクタＬ３をキャパシタに変えている点で、実施形態４と相違する。
【０２４５】
図３３は、実施形態１５に係るＡＣアダプタ１３の回路図である。
【０２４６】
ＡＣアダプタ１３の補助電源回路は、インダクタＬ２と、キャパシタＣ５と、キャパシタＣ５１及びスイッチ素子Ｑ４の直列回路とが並列接続された並列回路５７Ｄを備えている。この並列回路５７Ｄは、圧電トランス５０の入力電極Ｅ１２に接続されている。
【０２４７】
並列回路５７Ｄは、本発明に係る「回路定数可変回路」の一例である。インダクタＬ２及びキャパシタＣ５は、本発明に係る「回路定数固定回路」の一例である。
【０２４８】
この例では、制御部５８は、入力電圧Ｖｄが基準電圧Ｖｔｈ未満である場合に、スイッチ素子Ｑ４をオンし、入力電圧Ｖｄが基準電圧Ｖｔｈ以上である場合に、スイッチ素子Ｑ４をオフする。スイッチ素子Ｑ４をオンすることで、キャパシタＣ５にキャパシタＣ５１が並列接続される構成となる。つまり、並列回路５７Ｄのインピーダンスが誘導性である場合に並列回路５７Ｄのインピーダンスは大きくなる。したがって、圧電トランス５０と並列回路５７Ｄとの接続点Ａ１５の電位を上げることができる。
【０２４９】
このため、リップルの影響で接続点Ａ１５の電位が上がる場合であっても、スイッチ素子Ｑ４をオフすることで、並列回路５７Ｄのインピーダンスが誘導性である場合に接続点Ａ１５の電位を下げることができる。そして、規定値（例えば、１８Ｖ）よりも大きい電圧が電圧レギュレータ５４に入力されることを抑制できる。その結果、電圧レギュレータ５４での損失を低減できる。
【０２５０】
このように、ＡＣアダプタ１３は本実施形態の構成であっても、実施形態１１〜１４と同様に、負荷が変動しても、補助電源回路からの出力電圧を安定させることができる。
【符号の説明】
【０２５１】
Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８，Ａ９，Ａ１０，Ａ１１，Ａ１２，Ａ１３，Ａ１４，Ａ１５…接続点
Ｃ１１，Ｃ１２…平滑コンデンサ
Ｃ１３，Ｃ１４…キャパシタ
Ｃ１５，Ｃ１６…バイパスコンデンサ
Ｃ１７，Ｃ１８，Ｃ１９…キャパシタ
Ｃ２…キャパシタ
Ｃ２０，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４…キャパシタ
Ｃ２５，Ｃ２６…バイパスコンデンサ
Ｃ２７…キャパシタ
Ｃ３１…キャパシタ
Ｃ４…キャパシタ
Ｃ４１，Ｃ４４，，，Ｃ４ｎ…キャパシタ
Ｃ５，Ｃ５１…キャパシタ
Ｃｖ…可変容量キャパシタ
Ｄ１１，Ｄ１２…ダイオード
Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４…ダイオード
Ｄ３１，Ｄ３２…ダイオード
ＤＢ１１，ＤＢ１２…ダイオードブリッジ
Ｅ１１，Ｅ１２…入力電極
Ｅ２１，Ｅ２２…出力電極
ＩＮ１，ＩＮ２…入力部
Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６，Ｌ１７，Ｌ１８，Ｌ１９…インダクタ
Ｌ２…インダクタ
Ｌ３…インダクタ
ＯＵＴ１，ＯＵＴ２…出力部
Ｑ１１，Ｑ１２…スイッチング素子
Ｑ２…スイッチ素子
Ｑ２１，Ｑ２２，，，Ｑ２ｎ…スイッチ素子
Ｑ３…スイッチング素子
Ｑ３１，Ｑ３２，Ｑ３３，Ｑ３４…スイッチング素子
Ｑ４…スイッチ素子
Ｒ１，Ｒ２…分圧抵抗
１，２，３，４，４Ａ，５，６，７，８，９，１０，１１，１２…ＡＣアダプタ
５０…圧電トランス
５０Ａ…等価入力容量
５０Ｂ…インダクタ
５０Ｃ…キャパシタ
５０Ｄ…抵抗
５０Ｅ…理想変圧器
５０Ｆ…等価出力容量
５１…ドライバ
５２…マイコン
５３…整流平滑回路
５４，５５…電圧レギュレータ
５６，５７，５７Ａ，５７Ｂ，５７Ｃ，５７Ｄ…並列回路
５８…制御部
６０，６０Ａ，６０Ｂ，６０Ｃ…補助電源回路
６１，６２…並列回路
６３，６４…整流平滑回路
６５，６６…電圧レギュレータ
６７，６８…並列回路
１４１…コンパレータ
【図１】
2017018327.tif 000003
【図２】
2017018327.tif 000004
【図３】
2017018327.tif 000005
【図４】
2017018327.tif 000006
【図５】
2017018327.tif 000007
【図６】
2017018327.tif 000008
【図７】
2017018327.tif 000009
【図８】
2017018327.tif 000010
【図９】
2017018327.tif 000011
【図１０】
2017018327.tif 000012
【図１１】
2017018327.tif 000013
【図１２】
2017018327.tif 000014
【図１３】
2017018327.tif 000015
【図１４】
2017018327.tif 000016
【図１５】
2017018327.tif 000017
【図１６】
2017018327.tif 000018
【図１７】
2017018327.tif 000019
【図１８】
2017018327.tif 000020
【図１９】
2017018327.tif 000021
【図２０】
2017018327.tif 000022
【図２１】
2017018327.tif 000023
【図２２】
2017018327.tif 000024
【図２３】
2017018327.tif 000025
【図２４】
2017018327.tif 000026
【図２５】
2017018327.tif 000027
【図２６】
2017018327.tif 000028
【図２７】
2017018327.tif 000029
【図２８】
2017018327.tif 000030
【図２９】
2017018327.tif 000031
【図３０】
2017018327.tif 000032
【図３１】
2017018327.tif 000033
【図３２】
2017018327.tif 000034
【図３３】
2017018327.tif 000035
【国際調査報告】
2017018327.tif 000036
2017018327.tif 000037
2017018327.tif 000038
2017018327.tif 000039