(57)【要約】  本発明の液晶表示パネル（１００）は、第１基板（１０）と第２基板（３０）とのギャップを保持するための複数のスペーサを有する。複数のスペーサは、表示領域にある複数の第１スペーサと、非表示領域にある複数の第２スペーサ（５５）とを含む。第１基板は、第１メタル層（１２）および第２メタル層（１６）と、第２メタル層の上に形成され、第２メタル層と直接接する第１透明導電層（２２）と、第１透明導電層の上に形成された第２無機絶縁層（２３）と、第２無機絶縁層の上に形成された有機絶縁層（２５）とを有する。第１基板の法線方向から見たとき、複数のスペーサのそれぞれは、第１透明導電層および第２無機絶縁層と重なり、第１メタル層および／または第２メタル層と重なり、複数のスペーサのそれぞれは、有機絶縁層の一部を含む。
2017126438.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、第２基板と、前記第１基板と前記第２基板との間に設けられた液晶層と、前記第１基板と前記第２基板とのギャップを保持するための複数のスペーサとを有し、マトリクス状に配列された複数の画素を有する表示領域と、前記表示領域の周辺の非表示領域とを備える液晶表示パネルであって、  前記非表示領域は、前記液晶層を包囲するシール部を含み、  前記複数のスペーサは、前記表示領域にある複数の第１スペーサと、前記非表示領域にある複数の第２スペーサとを含み、  前記第１基板は、前記表示領域および前記非表示領域において、    第１透明基板と、    前記第１透明基板の上に形成された第１メタル層と、    前記第１メタル層の上に形成された第１無機絶縁層と、    前記第１無機絶縁層の上に形成された第２メタル層と、    前記第２メタル層の上に形成され、前記第２メタル層と直接接する第１透明導電層と、    前記第１透明導電層の上に形成された第２無機絶縁層と、    前記第２無機絶縁層の上に形成された有機絶縁層とを有し、  前記第１基板の法線方向から見たとき、前記複数のスペーサのそれぞれは、前記第１透明導電層および前記第２無機絶縁層と重なり、  前記第１基板の法線方向から見たとき、前記複数のスペーサのそれぞれは、前記第１メタル層および／または前記第２メタル層と重なり、  前記複数のスペーサのそれぞれは、前記有機絶縁層の一部を含む、液晶表示パネル。
【請求項２】
前記第１基板は、前記表示領域および前記非表示領域において、前記第２無機絶縁層の上に形成された第２透明導電層をさらに有し、前記第２透明導電層の一部は、前記有機絶縁層の上に形成されている、請求項１に記載の液晶表示パネル。
【請求項３】
前記複数のスペーサは、前記第２透明導電層と重ならないスペーサを含む、請求項２に記載の液晶表示パネル。
【請求項４】
前記表示領域において、前記第１基板の法線方向における、前記第１透明基板の前記液晶層側の表面から前記第２無機絶縁層の前記液晶層側の表面までの距離を第１高さとすると、前記複数の第１スペーサが設けられている箇所の前記第１高さは、前記複数の第１スペーサが設けられておらず、かつ、前記第１透明導電層および前記第２透明導電層を含む積層構造を有する箇所の前記第１高さよりも大きい、請求項２または３に記載の液晶表示パネル。
【請求項５】
前記複数のスペーサは、前記第１基板の法線方向から見たとき、前記第１メタル層および／または前記第２メタル層に全て重なるスペーサを含む、請求項１から４のいずれかに記載の液晶表示パネル。
【請求項６】
前記複数のスペーサは、前記第１基板の法線方向から見たとき、前記第１メタル層および前記第２メタル層に全て重なるスペーサを含む、請求項１から５のいずれかに記載の液晶表示パネル。
【請求項７】
前記第１基板は、前記表示領域および前記非表示領域において、前記第２メタル層の下に形成された半導体層を有し、  前記複数のスペーサは、前記第１基板の法線方向から見たとき、前記第２メタル層および前記半導体層と重なるスペーサを含む、請求項１から６のいずれかに記載の液晶表示パネル。
【請求項８】
前記複数の第２スペーサは、前記シール部に覆われている第２スペーサを含む、請求項１から７のいずれかに記載の液晶表示パネル。
【請求項９】
前記複数の第２スペーサは、前記シール部の内側にある第２スペーサを含む、請求項１から８のいずれかに記載の液晶表示パネル。
【請求項１０】
前記複数の第２スペーサは、前記シール部に覆われている第２スペーサおよび前記シール部の内側にある第２スペーサを含み、  前記第１基板の法線方向における、前記第１透明基板の前記液晶層側の表面から前記有機絶縁層の前記液晶層側の表面までの距離を第２高さとすると、前記シール部に覆われている第２スペーサが設けられている箇所の前記第２高さと、前記シール部の内側にある第２スペーサが設けられている箇所の前記第２高さとは、互いにほぼ等しい、請求項１から９のいずれかに記載の液晶表示パネル。
【請求項１１】
前記第１基板は、前記表示領域において、    前記第１透明基板上に形成された複数のＴＦＴであって、それぞれがゲート電極、半導体層、ソース電極およびドレイン電極を有する複数のＴＦＴと、    前記複数のＴＦＴの前記ゲート電極または前記ソース電極の一方に接続され、前記第１メタル層の一部を含む複数の第１配線と、    前記複数のＴＦＴの前記ゲート電極または前記ソース電極の他方に接続され、前記第２メタル層の一部を含む複数の第２配線とを有し、  前記複数の第１スペーサのそれぞれは、前記複数のＴＦＴの前記ソース電極および前記ドレイン電極の少なくとも一方と重なる、請求項１から１０のいずれかに記載の液晶表示パネル。
【請求項１２】
前記表示領域において、前記有機絶縁層の一部は、前記複数の第２配線上に形成され、前記複数の第２配線の少なくとも一部を覆うように前記複数の第２配線とほぼ平行に形成されている、請求項１１に記載の液晶表示パネル。
【請求項１３】
前記第２透明導電層の一部は、前記有機絶縁層の内、前記複数の第２配線の少なくとも一部を覆うように形成された部分を覆う、請求項２を引用する請求項１１または請求項２を引用する請求項１１を引用する請求項１２に記載の液晶表示パネル。
【請求項１４】
前記第１透明導電層は、第１透明電極を有し、  前記第２透明導電層は、前記第２無機絶縁層を介して前記第１透明電極と対向する第２透明電極を有し、  前記第１透明電極または前記第２透明電極の一方は、前記ソース電極または前記ドレイン電極の一方に接続され、  前記第２透明電極は、少なくとも１つのスリットを有する、請求項２を引用する請求項１１から１３のいずれかに記載の液晶表示パネル。
【請求項１５】
前記第１基板は、前記非表示領域において、前記第１透明電極または前記第２透明電極に接続され、前記第１メタル層の一部を含む第１幹線と、前記第１透明電極または前記第２透明電極に接続され、前記第２メタル層の一部を含む第２幹線とを有し、  前記複数の第２スペーサは、前記第１基板の法線方向から見たとき、前記第１幹線および／または前記第２幹線と重なる第２スペーサを含む、請求項１４に記載の液晶表示パネル。
【請求項１６】
前記第２基板は、前記第１基板側に突き出た複数の突起状構造体を有し、  前記複数のスペーサは、前記複数の突起状構造体のいずれかをさらに含むスペーサを含む、請求項１から１５のいずれかに記載の液晶表示パネル。
【請求項１７】
第１基板と、第２基板と、前記第１基板と前記第２基板との間に設けられた液晶層と、前記第１基板と前記第２基板とのギャップを保持するための複数のスペーサとを有する液晶表示パネルの製造方法であって、  前記第１基板は、透明基板と、前記透明基板上に形成された複数のＴＦＴであって、それぞれがゲート電極、半導体層、ソース電極およびドレイン電極を有する複数のＴＦＴとを有し、  前記透明基板上に、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の一方と、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の前記一方に接続された複数の第１配線とを含む第１メタル層を形成する工程（ａ）と、  前記第１メタル層の上に第１無機絶縁層を形成する工程（ｂ）と、  前記第１無機絶縁層の上に、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の他方と、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の前記他方に接続された複数の第２配線とを含む第２メタル層を形成する工程（ｃ）と、  前記第１無機絶縁層の上に第１透明導電層を形成する工程（ｄ）と、  前記第１透明導電層の上に第２無機絶縁層を形成する工程（ｅ）と、  前記第２無機絶縁層の上に有機絶縁層を形成する工程（ｆ）とを包含し、  前記工程（ｆ）において形成される前記有機絶縁層は、前記複数のスペーサを含み、  前記第１基板の法線方向から見たとき、前記複数のスペーサのそれぞれは、前記第１透明導電層および前記第２無機絶縁層と重なり、  前記第１基板の法線方向から見たとき、前記複数のスペーサのそれぞれは、前記第１メタル層および／または前記第２メタル層と重なる、液晶表示パネルの製造方法。
【請求項１８】
前記工程（ｃ）において形成される前記第２メタル層は、前記複数のＴＦＴの前記ソース電極および前記ドレイン電極と、前記複数のＴＦＴの前記ソース電極に接続された複数のソースバスラインとを含み、  前記工程（ｄ）において形成される前記第１透明導電層は、前記第２メタル層の上に形成され、前記第２メタル層と直接接し、  前記工程（ｃ）および前記工程（ｄ）は、  前記第１無機絶縁層の上に導電膜を形成する工程（ｇ１）と、  前記導電膜上に、前記導電膜と直接接する透明導電膜を形成する工程（ｇ２）と、  前記透明導電膜上にレジスト膜を形成し、前記レジスト膜を露光・現像してレジスト層を形成する工程（ｇ３）と、  前記レジスト層をマスクとして前記導電膜および前記透明導電膜をエッチングすることにより、前記第２メタル層および前記第１透明導電層を得る工程（ｇ４）と  を包含する、請求項１７に記載の液晶表示パネルの製造方法。
【請求項１９】
前記第２無機絶縁層の上に第２透明導電層を形成する工程（ｈ）をさらに包含し、  前記工程（ｈ）において形成される前記第２透明導電層の一部は、前記有機絶縁層の上に形成されている、請求項１７または１８に記載の液晶表示パネルの製造方法。
【請求項２０】
前記複数のスペーサは、前記工程（ｈ）において形成される前記第２透明導電層と重ならないスペーサを含む、請求項１９に記載の液晶表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、液晶表示パネルおよびその製造方法に関する。
【背景技術】
【０００２】  アクティブマトリクス型の液晶表示パネルは、一般に、アクティブマトリクス基板と、アクティブマトリクス基板に対向するように配置された対向基板と、両基板の間に設けられた液晶層とを備える。アクティブマトリクス基板は、画素ごとにスイッチング素子、例えば薄膜トランジスタ（ＴＦＴ）を有する。アクティブマトリクス基板が有する複数の画素によって、液晶表示パネルの表示領域が画定される。表示領域の周辺の非表示領域（「額縁領域」ともいう。）には駆動回路等が実装またはモノリシックに形成される。【０００３】  広視野角特性を有するアクティブマトリクス型の液晶表示パネルとして、例えば、横電界モードを利用した液晶表示パネルや、ＶＡ（Vertical Alignment）モードを利用した液晶表示パネルが広く利用されている。【０００４】  横電界モードの液晶表示パネルには、例えば、ＩＰＳ（In-Plane Switching）モードの液晶表示パネルやＦＦＳ（Fringe Field Switching）モードの液晶表示パネルがある。横電界モードの液晶表示パネルは、アクティブマトリクス基板に形成された画素電極と共通電極（「対向電極」ともいう。）とに印加された電圧によって、液晶層に基板面に平行な方向（横方向）に電界を生成させる。縦電界モードの液晶表示パネルである、ＶＡモードの液晶表示パネルは、液晶層を介して対向するように配置された画素電極と対向電極とに印加された電圧によって、液晶層に基板面に垂直な方向（縦方向）に電界を生成させる。ＶＡモードの液晶表示パネルには、例えば、１つの画素の中に液晶分子の配向方向が互いに異なる複数のドメインが形成されるＭＶＡ（Multidomain Vertical Alignment）モードの液晶表示パネルや、画素の中心部の電極上に形成されたリベット等を中心として液晶分子の配向方向を連続的に異ならせるＣＰＡ（Continuous Pinwheel Alignment）モードの液晶表示パネルがある。【０００５】  一般に、液晶表示パネルの液晶層の厚さ（「セルギャップ」とも呼ばれる。）は、アクティブマトリクス基板と対向基板との間に配置されるスペーサによって規定される。スペーサは、表示領域内だけでなく、非表示領域にも配置されることがある。また、アクティブマトリクス基板と対向基板とを貼り合せるシール材にスペーサ（粒状スペーサ）が混入されることもある。【０００６】  液晶表示パネルの高精細化にともない、フォトリソグラフィプロセスを用いて、予め決められた位置にスペーサを形成する方法が広く採用されている。このようにして形成されたスペーサをフォトスペーサ（「ＰＳ」と略すことがある。）と呼ぶことにする。【０００７】  フォトスペーサは、対向基板（カラーフィルタ基板）に形成されることが多いが、アクティブマトリクス基板に設けられることもある。【０００８】  特許文献１の第４０図の液晶表示パネルは、ＦＦＳモードの液晶表示パネルであり、各画素に対応してフォトスペーサが配置されている。それぞれのフォトスペーサは、基板面に垂直な方向から見たとき、ゲートバスラインに重なるように、アクティブマトリクス基板上に形成されている。それぞれのフォトスペーサを、各画素に対して同じ位置に形成することによって、フォトスペーサの高さを一定に制御しやすくなる。アクティブマトリクス基板は、例えば、ガラス���板の表面に、ＴＦＴやゲートバスライン、ソースバスラインを有しているので、その表面は必ずしも平坦ではなく、また、フォトスペーサを形成するための露光工程における光の強度分布も一様でないからである。特許文献１では、アクティブマトリクス基板の、共通電極を形成する前の表面を平坦化する合成樹脂膜を用いて、フォトスペーサを形成している。特許文献１の第４０図に示されている液晶表示パネルでは、ゲートバスライン上の平坦な領域にフォトスペーサが配置されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開第０１／０１８５９７号
【発明の概要】
【発明が解決しようとする課題】
【００１０】  しかしながら、本発明者の検討によると、特許文献１の第４０図に示されているような液晶表示パネルでは、フォトスペーサの近傍において、液晶分子の配向の乱れに起因して表示品位が低下する（例えば、コントラストの低下やざらつきが生じる）という問題が生じることがあった。【００１１】  この問題が生じる原因の１つとして、フォトスペーサの周辺の配向膜が十分に配向処理されていないことがあることがわかった。電界無印加時の液晶分子の配向方向（「プレチルト方向」という。）を規定するための、配向処理として配向膜にラビング処理を施すと、フォトスペーサの周辺（特に、ラビング方向の下流側）の配向膜が十分にラビングされていないことがあった。【００１２】  また、原因の他の１つとして、液晶表示パネルに加えられる振動や外部からの力によって、配向膜が部分的に剥がれることがあることがわかった。例えば、自動車や航空機等の乗り物に搭載される液晶表示パネルにおいては、振動の影響が顕著である。また、タッチパネルまたはデジタイザと組み合わせた液晶表示パネルにおいては、ユーザーの指や入力用ペンで外部から液晶表示パネルに力が加えられるので、配向膜の部分的な剥離に起因する配向乱れが生じる可能性が高いと考えられる。これらの詳細については、後述する。【００１３】  フォトスペーサ近傍の液晶分子の配向の乱れに起因して表示品位が低下するという問題に対しては、例えば対向基板に設けられた遮光層（ブラックマトリクス）で液晶分子の配向の乱れが生じ得る部分を覆うことによって、表示品位の低下を抑制することが可能である。ただし、この場合は遮光層（ブラックマトリクス）の面積が従来よりも大きくなるので、液晶表示パネルの開口率が低下してしまう。【００１４】  本発明は、上記の問題を解決するためになされたものであり、液晶表示パネルの開口率を低下させることなく、フォトスペーサ近傍の液晶分子の配向の乱れに起因する表示品位の低下を抑制することを目的とする。
【課題を解決するための手段】
【００１５】  本発明の実施形態による液晶表示パネルは、第１基板と、第２基板と、前記第１基板と前記第２基板との間に設けられた液晶層と、前記第１基板と前記第２基板とのギャップを保持するための複数のスペーサとを有し、前記第１基板は、第１透明基板と、前記第１透明基板上に形成された複数のＴＦＴであって、それぞれがゲート電極、半導体層、ソース電極およびドレイン電極を有する複数のＴＦＴと、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の一方に接続され、第１メタル層の一部を含む複数の第１配線と、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の他方に接続され、第２メタル層の一部を含む複数の第２配線と、前記第２メタル層の上に形成された無機絶縁層と、前記無機絶縁層の下に形成された第１透明導電層と、前記無機絶縁層の上に形成された第２透明導電層と、前記無機絶縁層の上に形成された有機絶縁層とを有し、前記複数のスペーサのそれぞれは、前記複数のＴＦＴの前記ソース電極および前記ドレイン電極の少なくとも一方と重なり、前記複数のスペーサのそれぞれは、前記有機絶縁層の一部を含む。【００１６】  ある実施形態において、前記液晶表示パネルは、複数の画素開口部を有し、前記複数の画素開口部のそれぞれは、前記第１透明導電層、前記無機絶縁層および前記第２透明導電層を含み、前記有機絶縁層を含まない積層構造を含む。【００１７】  ある実施形態において、前記第２透明導電層の一部は、前記有機絶縁層の上に形成されている。【００１８】  ある実施形態において、前記第１基板の法線方向における、前記第１透明基板の前記液晶層側の表面から前記無機絶縁層の前記液晶層側の表面までの距離を高さとすると、前記複数のスペーサが設けられている箇所の前記高さは、前記複数のスペーサが設けられておらず、かつ、前記第１透明導電層および前記第２透明導電層を含む積層構造を有する箇所の前記高さよりも大きい。【００１９】  ある実施形態において、前記有機絶縁層の一部は、前記複数の第２配線上に形成され、前記複数の第２配線の少なくとも一部を覆うように前記複数の第２配線とほぼ平行に形成されている。【００２０】  ある実施形態において、前記複数の第２配線は、前記有機絶縁層に覆われていない部分を含む。【００２１】  ある実施形態において、前記複数のスペーサは、前記第２透明導電層と重ならない。【００２２】  ある実施形態において、前記複数のスペーサは、前記第１基板の法線方向から見たとき、前記第１メタル層および／または前記第２メタル層と全て重なるスペーサを含む。【００２３】  ある実施形態において、前記第１透明導電層は、第１透明電極を有し、前記第２透明導電層は、前記無機絶縁層を介して前記第１透明電極と対向する第２透明電極を有し、前記第１透明電極または前記第２透明電極の一方は、前記ソース電極または前記ドレイン電極の一方に接続され、前記第２透明電極は、少なくとも１つのスリットを有する。前記第２透明電極は、互いに平行に延びる複数のスリットを有していてもよい。【００２４】  ある実施形態において、前記第２透明電極は、共通電極として機能し、前記第２透明電極は、前記有機絶縁層の内、前記複数の第２配線の少なくとも一部を���うように形成された部分を覆う。【００２５】  ある実施形態において、前記液晶表示パネルは、複数の画素を有し、前記複数の画素のそれぞれは、前記第１透明電極と、前記無機絶縁層と、前記第２透明電極とによって形成された補助容量を有する。【００２６】  ある実施形態において、前記複数のスペーサは、前記無機絶縁層と直接接するスペーサを含む。【００２７】  ある実施形態において、前記複数のスペーサは、前記第１基板と前記第２基板とのギャップを規定する複数の第１スペーサと、前記複数の第１スペーサよりも低い複数の第２スペーサとを含む。【００２８】  ある実施形態において、前記第２基板は、前記第１基板側に突き出た複数の突起状構造体を有し、前記複数のスペーサは、前記複数の突起状構造体のいずれかをさらに含むスペーサを含む。【００２９】  ある実施形態において、前記第１基板は、前記液晶層側に第１配向膜を有し、前記第２基板は、前記液晶層側に第２配向膜を有し、前記第１配向膜および前記第２配向膜によって規定される配向規制方向は、前記複数の第２配線が延びる方向に対して０°超１５°以下の角度をなす。【００３０】  ある実施形態において、前記液晶層は、誘電異方性が正であるネマチック液晶材料を含み、横電界モードで動作する。【００３１】  本発明の他の実施形態による液晶表示パネルは、第１基板と、第２基板と、前記第１基板と前記第２基板との間に設けられた液晶層と、前記第１基板と前記第２基板とのギャップを保持するための複数のスペーサとを有し、マトリクス状に配列された複数の画素を有する表示領域と、前記表示領域の周辺の非表示領域とを備える液晶表示パネルであって、前記非表示領域は、前記液晶層を包囲するシール部を含み、前記複数のスペーサは、前記表示領域にある複数の第１スペーサと、前記非表示領域にある複数の第２スペーサとを含み、前記第１基板は、前記表示領域および前記非表示領域において、第１透明基板と、前記第１透明基板の上に形成された第１メタル層と、前記第１メタル層の上に形成された第１無機絶縁層と、前記第１無機絶縁層の上に形成された第２メタル層と、前記第２メタル層の上に形成され、前記第２メタル層と直接接する第１透明導電層と、前記第１透明導電層の上に形成された第２無機絶縁層と、前記第２無機絶縁層の上に形成された有機絶縁層とを有し、前記第１基板の法線方向から見たとき、前記複数のスペーサのそれぞれは、前記第１透明導電層および前記第２無機絶縁層と重なり、前記第１基板の法線方向から見たとき、前記複数のスペーサのそれぞれは、前記第１メタル層および／または前記第２メタル層と重なり、前記複数のスペーサのそれぞれは、前記有機絶縁層の一部を含む。【００３２】  ある実施形態において、前記第１基板は、前記表示領域および前記非表示領域において、前記第２無機絶縁層の上に形成された第２透明導電層をさらに有し、前記第２透明導電層の一部は、前記有機絶縁層の上に形成されている。【００３３】  ある実施形態において、前記複数のスペーサは、前記第２透明導電層と重ならないスペーサを含む。【００３４】  ある実施形態において、前記表示領域において、前記第１基板の法線方向における、前記第１透明基板の前記液晶層側���表面から前記第２無機絶縁層の前記液晶層側の表面までの距離を第１高さとすると、前記複数の第１スペーサが設けられている箇所の前記第１高さは、前記複数の第１スペーサが設けられておらず、かつ、前記第１透明導電層および前記第２透明導電層を含む積層構造を有する箇所の前記第１高さよりも大きい。【００３５】  ある実施形態において、前記複数のスペーサは、前記第１基板の法線方向から見たとき、前記第１メタル層および／または前記第２メタル層に全て重なるスペーサを含む。【００３６】  ある実施形態において、前記複数のスペーサは、前記第１基板の法線方向から見たとき、前記第１メタル層および前記第２メタル層に全て重なるスペーサを含む。【００３７】  ある実施形態において、前記第１基板は、前記表示領域および前記非表示領域において、前記第２メタル層の下に形成された半導体層を有し、前記複数のスペーサは、前記第１基板の法線方向から見たとき、前記第２メタル層および前記半導体層と重なるスペーサを含む。【００３８】  ある実施形態において、前記複数の第２スペーサは、前記シール部に覆われている第２スペーサを含む。【００３９】  ある実施形態において、前記複数の第２スペーサは、前記シール部の内側にある第２スペーサを含む。【００４０】  ある実施形態において、前記複数の第２スペーサは、前記シール部に覆われている第２スペーサおよび前記シール部の内側にある第２スペーサを含み、前記第１基板の法線方向における、前記第１透明基板の前記液晶層側の表面から前記有機絶縁層の前記液晶層側の表面までの距離を第２高さとすると、前記シール部に覆われている第２スペーサが設けられている箇所の前記第２高さと、前記シール部の内側にある第２スペーサが設けられている箇所の前記第２高さとは、互いにほぼ等しい。【００４１】  ある実施形態において、前記第１基板は、前記表示領域において、前記第１透明基板上に形成された複数のＴＦＴであって、それぞれがゲート電極、半導体層、ソース電極およびドレイン電極を有する複数のＴＦＴと、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の一方に接続され、前記第１メタル層の一部を含む複数の第１配線と、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の他方に接続され、前記第２メタル層の一部を含む複数の第２配線とを有し、前記複数の第１スペーサのそれぞれは、前記複数のＴＦＴの前記ソース電極および前記ドレイン電極の少なくとも一方と重なる。【００４２】  ある実施形態において、前記表示領域において、前記有機絶縁層の一部は、前記複数の第２配線上に形成され、前記複数の第２配線の少なくとも一部を覆うように前記複数の第２配線とほぼ平行に形成されている。【００４３】  ある実施形態において、前記第２透明導電層の一部は、前記有機絶縁層の内、前記複数の第２配線の少なくとも一部を覆うように形成された部分を覆う。【００４４】  ある実施形態において、前記第１透明導電層は、第１透明電極を有し、前記第２透明導電層は、前記第２無機絶縁層を介して前記第１透明電極と対向する第２透明電極を有し、前記第１透明電極または前記第２透明電極の一方は、前記ソース電極または前記ドレイン電極の一方に接続され、前��第２透明電極は、少なくとも１つのスリットを有する。【００４５】  ある実施形態において、前記第１基板は、前記非表示領域において、前記第１透明電極または前記第２透明電極に接続され、前記第１メタル層の一部を含む第１幹線と、前記第１透明電極または前記第２透明電極に接続され、前記第２メタル層の一部を含む第２幹線とを有し、前記複数の第２スペーサは、前記第１基板の法線方向から見たとき、前記第１幹線および／または前記第２幹線と重なる第２スペーサを含む。【００４６】  ある実施形態において、前記第２基板は、前記第１基板側に突き出た複数の突起状構造体を有し、前記複数のスペーサは、前記複数の突起状構造体のいずれかをさらに含むスペーサを含む。【００４７】  本発明の実施形態による液晶表示パネルの製造方法は、第１基板と、第２基板と、前記第１基板と前記第２基板との間に設けられた液晶層と、前記第１基板と前記第２基板とのギャップを保持するための複数のスペーサとを有する液晶表示パネルの製造方法であって、  前記第１基板は、透明基板と、前記透明基板上に形成された複数のＴＦＴであって、それぞれがゲート電極、半導体層、ソース電極およびドレイン電極を有する複数のＴＦＴとを有し、前記透明基板上に、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の一方と、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の前記一方に接続された複数の第１配線とを含む第１メタル層を形成する工程（ａ）と、前記第１メタル層の上に第１無機絶縁層を形成する工程（ｂ）と、前記第１無機絶縁層の上に、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の他方と、前記複数のＴＦＴの前記ゲート電極または前記ソース電極の前記他方に接続された複数の第２配線とを含む第２メタル層を形成する工程（ｃ）と、前記第１無機絶縁層の上に第１透明導電層を形成する工程（ｄ）と、前記第１透明導電層の上に第２無機絶縁層を形成する工程（ｅ）と、前記第２無機絶縁層の上に有機絶縁層を形成する工程（ｆ）とを包含し、前記工程（ｆ）において形成される前記有機絶縁層は、前記複数のスペーサを含み、前記第１基板の法線方向から見たとき、前記複数のスペーサのそれぞれは、前記第１透明導電層および前記第２無機絶縁層と重なり、前記第１基板の法線方向から見たとき、前記複数のスペーサのそれぞれは、前記第１メタル層および／または前記第２メタル層と重なる。【００４８】  ある実施形態において、前記工程（ｃ）において形成される前記第２メタル層は、前記複数のＴＦＴの前記ソース電極および前記ドレイン電極と、前記複数のＴＦＴの前記ソース電極に接続された複数のソースバスラインとを含み、前記工程（ｄ）において形成される前記第１透明導電層は、前記第２メタル層の上に形成され、前記第２メタル層と直接接し、前記工程（ｃ）および前記工程（ｄ）は、前記第１無機絶縁層の上に導電膜を形成する工程（ｇ１）と、前記導電膜上に、前記導電膜と直接接する透明導電膜を形成する工程（ｇ２）と、前記透明導電膜上にレジスト膜を形成し、前記レジスト膜を露光・現像してレジスト層を形成する工程（ｇ３）と、前記レジスト層をマスクとして前記導電膜および前記透明導電膜をエッチングするこ���により、前記第２メタル層および前記第１透明導電層を得る工程（ｇ４）とを包含する。【００４９】  ある実施形態において、前記第２無機絶縁層の上に第２透明導電層を形成する工程（ｈ）をさらに包含し、前記工程（ｈ）において形成される前記第２透明導電層の一部は、前記有機絶縁層の上に形成されている。【００５０】  ある実施形態において、前記複数のスペーサは、前記工程（ｈ）において形成される前記第２透明導電層と重ならないスペーサを含む。
【発明の効果】
【００５１】  本発明の実施形態によると、液晶表示パネルの開口率を低下させることなく、フォトスペーサ近傍の液晶分子の配向の乱れに起因する表示品位の低下を抑制することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態１による液晶表示パネル１００を模式的に示す平面図である。
【図２】液晶表示パネル１００の表示領域の構造を模式的に示す平面図である。
【図３】（ａ）および（ｂ）は、それぞれ、図２中の３Ａ−３Ａ’線および３Ｂ−３Ｂ’線に沿った液晶表示パネル１００の表示領域の断面構造を示す図である。
【図４】（ａ）〜（ｄ）は、アクティブマトリクス基板１０の平面図であり、（ａ）は、ゲートメタル層１２、半導体層１４およびソースメタル層１６を示す図であり、（ｂ）は、（ａ）に第１透明導電層２２を加えて示す図であり、（ｃ）は、（ｂ）に有機絶縁層２５を加えて示す図であり、（ｄ）は、（ｃ）に第２透明導電層２６を加えて示す図である。
【図５】対向基板３０の平面図であり、遮光層（ブラックマトリクス）３２を示す図である。
【図６】比較例１の液晶表示パネル９００Ａの表示領域の構造を模式的に示す平面図である。
【図７】図６中の７Ａ−７Ａ’線に沿った、比較例１の液晶表示パネル９００Ａの表示領域の断面構造を示す模式的に示す図である。
【図８】液晶表示パネル１００の改変例である液晶表示パネル１００Ａの表示領域の構造を模式的に示す平面図である。
【図９】液晶表示パネル１００Ａの対向基板３０の平面図であり、遮光層（ブラックマトリクス）３２を示す図である。
【図１０】本発明の実施形態２による液晶表示パネル２００の表示領域の構造を模式的に示す平面図である。
【図１１】（ａ）および（ｂ）は、それぞれ、図１０中の１１Ａ−１１Ａ’線および１１Ｂ−１１Ｂ’線に沿った、液晶表示パネル２００の表示領域の断面構造を示す図である。
【図１２】比較例２の液晶表示パネル９００Ｂの表示領域の構造を模式的に示す断面図である。
【図１３】液晶表示パネル２００の改変例である液晶表示パネル２００Ａの表示領域の構造を模式的に示す平面図である。
【図１４】液晶表示パネル２００の改変例である液晶表示パネル２００Ｂの表示領域の構造を模式的に示す平面図である。
【図１５】液晶表示パネル２００の改変例である液晶表示パネル２００Ｃの表示領域の構造を模式的に示す平面図である。
【図１６】本発明の実施形態３による液晶表示パネル３００の表示領域の構造を模式的に示す平面図である。
【図１７】液晶表示パネル３００の改変例である液晶表示パネル３００Ａの表示領域の構造を模式的に示す平面図である。
【図１８】液晶表示パネル３００Ａの改変例である液晶表示パネル３００Ｂの表示領域の構造を模式的に示す平面図である。
【図１９】本発明の実施形態４による液晶表示パネル４００の表示領域の構造を模式的に示す平面図である。
【図２０】（ａ）および（ｂ）は、それぞれ、図１９中の２０Ａ−２０Ａ’線および２０Ｂ−２０Ｂ’線に沿った、液晶表示パネル４００の表示領域の断面構造を示す図である。
【図２１】液晶表示パネル４００の改変例である液晶表示パネル４００Ａ表示領域の構造を模式的に示す平面図である。
【図２２】（ａ）および（ｂ）は、それぞれ、図２１中の２２Ａ−２２Ａ’線および２２Ｂ−２２Ｂ’線に沿った、液晶表示パネル４００Ａの表示領域の断面構造を示す図である。
【図２３】液晶表示パネル１００の非表示領域の構造を模式的に示す平面図である。
【図２４】図２３中の２４Ａ−２４Ａ’線に沿った、液晶表示パネル１００の非表示領域の断面構造を示す図である。
【発明を実施するための形態】
【００５３】  以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。以下の図面において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、その説明を省略することがある。
【００５４】  （実施形態１）  図１〜図３を参照して、本発明の実施形態１による液晶表示パネル１００を説明する。図１は、液晶表示パネル１００を模式的に示す平面図である。図２および図３は、液晶表示パネル１００の表示領域の構造を模式的に示す平面図および断面図である。図３（ａ）および（ｂ）は、それぞれ、図２中の３Ａ−３Ａ’線および３Ｂ−３Ｂ’線に沿った液晶表示パネル１００の表示領域の断面構造を示す図である。
【００５５】  ここで例示する液晶表示パネル１００は、ＦＦＳモードの液晶表示パネルであるが、実施形態による液晶表示パネルはこれに限られず、ＩＰＳモードの液晶表示パネルにも適用できる。また、本発明の実施形態は、横電界モードに限られない。縦電界モード（例えば、ＶＡモードおよびＴＮ（Twisted Nematic）モード）の液晶表示パネルにも適用できる。縦電界モードの例として、ＣＰＡモードの液晶表示パネルの例を後に示す。
【００５６】  図１に示すように、液晶表示パネル１００は、アクティブマトリクス基板（第１基板）１０と、対向基板（第２基板）３０と、アクティブマトリクス基板１０と対向基板３０との間に設けられた液晶層４０（図３参照）とを有する。液晶表示パネル１００は、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有する。例えば、７型ｑＨＤパネルにおいて、カラー表示画素はＲ（赤）画素、Ｇ（緑）画素およびＢ（青）画素の３色で構成されており、Ｒ画素列、Ｇ画素列、Ｂ画素列がストライプ状に配列されている（すなわち、画素列ごとに異なる色を表示する）とき、画素数は５４０行×（９６０×３）列である。液晶表示パネル１００は、複数の画素によって画定される表示領域１００ｄ（図１中の破線で囲まれる領域）と、表示領域１００ｄの周辺の非表示領域１００ｆとを有する。液晶表示パネル１００は、アクティブマトリクス基板１０と対向基板３０とのギャップを保持するための複数のスペーサ５０（図３（ａ）参照）をさらに有する。複数のスペーサ５０は、表示領域１００ｄに設けられているスペーサを含んでもよいし、非表示領域１００ｆに設けられているスペーサを含んでもよい。非表示領域１００ｆは、例えば、表示に寄与しないダミー画素のＴＦＴ、表示領域１００ｄの画素等に欠陥が無いか検査するために用いられる検査用ＴＦＴ、静電気対策素子として設けられた二端子素子（ダイオード）（ＴＦＴを含む）、駆動ＴＦＴ等を含んでもよい。非表示領域１００ｆに設けられるスペーサは、後述するように、上記のＴＦＴに重なるように設けられていてもよい。
【００５７】  図２および図３を参照して、液晶表示パネル１００の表示領域１００ｄの構造を説明する。アクティブマトリクス基板１０は、第１透明基板（例えばガラス基板）１１と、第１透明基板１１上に形成された複数のＴＦＴ１７とを有する。ＴＦＴ１７は、ゲート電極１２ｇ、半導体層１４、ソース電極１６ｓおよびドレイン電極１６ｄを有する。アクティブマトリクス基板１０の、液晶表示パネル１００の表示領域１００ｄに対応する領域には、マトリクス状に配列された画素電極２２ａと、各画素電極２２ａにドレイン電極１６ｄが接続されたＴＦＴ１７と、それぞれが、各ＴＦＴ１７のゲート電極１２ｇに接続された複数のゲートバスラインＧと、それぞれが、各ＴＦＴ１７のソース電極１６ｓに接続された複数のソースバスラインＳとが形成されている。ゲートバスラインＧには、ゲートドライバ（ゲート用駆動回路）６２からゲート信号電圧（走査信号電圧）が供給され、ソースバスラインＳには、ソースドライバ（ソース用駆動回路）６５からソース信号電圧（表示信号電圧）が供給される。ゲートドライバ６２およびソースドライバ６５は、例えば、図１に示すように、液晶表示パネル１００の非表示領域１００ｆに設けられている。ゲートドライバ６２およびソースドライバ６５は、例えば、ＣＯＧ（チップオングラス）を用いてアクティブマトリクス基板１０に実装されている。液晶表示パネル１００の非表示領域１００ｆは、ＣＯＧを用いて実装されたドライバを含み得る。これに限られず、ゲートドライバ６２および／またはソースドライバ６５は、ＣＯＦ（チップオンフィルム）を用いてアクティブマトリクス基板１０に実装されていてもよい。液晶表示パネル１００の非表示領域１００ｆは、アクティブマトリクス基板１０に含まれていてもよい。
【００５８】  アクティブマトリクス基板１０は、図３（ａ）および（ｂ）に示すように、ゲートメタル層（第１メタル層）１２、ゲート絶縁層１３、半導体層１４、ソースメタル層（第２メタル層）１６、第１透明導電層２２、無機絶縁層２３、有機絶縁層２５、および第２透明導電層２６を有する。アクティブマトリクス基板１０は、液晶層４０側に、第１配向膜２７をさらに有する。複数のスペーサ５０のそれぞれは、有機絶縁層２５の一部を含む。複数のスペーサ５０のそれぞれは、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄの少なくとも一方と重なる。
【００５９】  以下、図４および図５をあわせて参照して、アクティブマトリクス基板１０および対向基板３０の構造についてより具体的に説明する。図４（ａ）〜（ｄ）は、アクティブマトリクス基板１０の平面図であり、図４（ａ）は、ゲートメタル層１２、半導体層１４およびソースメタル層１６を示す図であり、図４（ｂ）は、図４（ａ）に第１透明導電層２２を加えて示す図であり、図４（ｃ）は、図４（ｂ）に有機絶縁層２５を加えて示す図であり、図４（ｄ）は、図４（ｃ）に第２透明導電層２６を加えて示す図である。図４（ａ）は、ゲートメタル層１２およびソースメタル層１６にハッチングを付した図であり、図４（ｂ）は、第１透明導電層２２にハッチングを付した図であり、図４（ｃ）は、有機絶縁層２５にハッチングを付した図であり、図４（ｄ）は、第２透明導電層２６にハッチングを付した図である。図５は、対向基板３０の平面図であり、遮光層（ブラックマトリクス）３２を示す図である。
【００６０】  ゲートメタル層（第１メタル層）１２は、第１透明基板１１上に設けられている。ゲートメタル層（第１メタル層）１２は、ＴＦＴ１７のゲート電極１２ｇおよび複数のゲートバスライン（複数の第１配線）Ｇを含む。ゲートメタル層１２は、単層構造であってもよいし、複数の層が積層された積層構造であってもよい。ゲートメタル層１２は、少なくとも金属材料から形成された層を含む。ゲートメタル層１２が積層構造である場合、一部の層は金属窒化物や金属酸化物から形成されていてもよい。
【００６１】  なお、本明細書において、ゲートメタル層（第１メタル層）１２とは、ゲート電極１２ｇおよびゲートバスラインＧを形成する導電膜をパターニングすることによって形成された電極、配線および端子等を包含する層である。すなわち、ゲートメタル層１２のパターンは、ゲート電極１２ｇおよびゲートバスラインＧに加えて、これらを形成する導電膜をパターニングすることによって形成された電極、配線および端子等を含む。同様に、ソースメタル層（第２メタル層）１６とは、ソース電極１６ｓ、ドレイン電極１６ｄおよびソースバスラインＳを形成する導電膜をパターニングすることによって形成された電極、配線および端子等を包含する層であって、ソース電極１６ｓ、ドレイン電極１６ｄおよびソースバスラインＳの他、例えば、ドレイン電極１６ｄと画素電極２２ａとを接続するためのドレイン引出配線等を含むことがある。すなわち、ソースメタル層１６のパターンは、ソース電極１６ｓ、ドレイン電極１６ｄおよびソースバスラインＳに加えて、これらを形成する導電膜をパターニングすることによって形成された電極、配線および端子等（例えばドレイン引出配線）を含む。
【００６２】  ゲート絶縁層１３は、ゲートメタル層１２上に設けられている。つまり、ゲート絶縁層１３は、ゲート電極１２ｇおよびゲートバスラインＧを覆うように形成されている。ゲート絶縁層１３は、無機絶縁材料から形成される。
【００６３】  半導体層１４は、ゲート絶縁層１３上に設けられており、ＴＦＴ１７の活性層を含む。ＴＦＴ１７の活性層は、チャネル領域１４ｉを含む。半導体層１４は、真性半導体層（例えばアモルファスシリコン層）と、半導体に不純物をドープすることにより低抵抗化された半導体層（例えばリンがドープされたｎ+アモルファスシリコン層）とを含む積層構造を有してもよい。ただし、チャネル領域１４ｉは、不純物がドープされた半導体層を有しない。不純物がドープされた半導体層は、例えば、チャネル領域１４ｉ以外の部分に形成されている。不純物がドープされた半導体層は、ＴＦＴ１７の活性層の内、ソース領域およびドレイン領域に設けられていることが好ましい。不純物がドープされた半導体層の一部は、ソースバスラインＳの下に配置されていることもある。このとき、不純物がドープされた半導体層の一部は、ソースバスラインとして機能する。
【００６４】  ソースメタル層（第２メタル層）１６は、半導体層１４上に設けられている。ソースメタル層（第２メタル層）１６は、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄと、複数のソースバスライン（複数の第２配線）Ｓとを含む。ソースメタル層１６は、単層構造であってもよいし、複数の層が積層された積層構造であってもよい。ソースメタル層１６は、少なくとも金属材料から形成された層を含む。ソースメタル層１６が積層構造である場合、一部の層は金属窒化物や金属酸化物から形成されていてもよい。金属材料から形成された層を含む、ゲートメタル層１２およびソースメタル層１６は、一般に、透明導電材料から形成された導電層よりも導電性が高いので、配線の幅を狭くすることが可能であり、高精細化および画素開口率の向上に寄与し得る。
【００６５】  第１透明導電層２２は、ソースメタル層１６上に設けられている。第１透明導電層２２は、透明導電材料から形成されている。第１透明導電層２２は、ＴＦＴ１７のドレイン電極１６ｄに電気的に接続されている第１透明電極２２ａを含む。ドレイン電極１６ｄに電気的に接続されている第１透明電極２２ａは、画素電極として機能する。画素電極２２ａは、例えばドレイン電極１６ｄに直接接している。第１透明導電層２２とソースメタル層１６とは、直接接していてもよい。ここで、「第１透明導電層２２とソースメタル層１６とが直接接する」とは、第１透明導電層２２とソースメタル層１６との間に絶縁層が存在しないことをいう。画素電極２２ａとドレイン電極１６ｄとの間に絶縁層が存在しない場合は、絶縁層を形成する工程および絶縁層にコンタクトホールを設ける工程を行うことなく、画素電極２２ａとドレイン電極１６ｄとを電気的に接続することができる。ＴＦＴ１７および画素電極２２ａは、画素ごとに設けられている（つまり各画素はＴＦＴ１７および画素電極２２ａを含んでいる）。
【００６６】  無機絶縁層２３は、半導体層１４、ソースメタル層１６および第１透明導電層２２の上に設けられている。すなわち、第１透明導電層２２は、無機絶縁層２３の下に形成されている。
【００６７】  第２透明導電層２６は、無機絶縁層２３の上に形成されている。第２透明導電層２６は、画素電極２２ａに電気的に接続されていない第２透明電極２６ａを含む。第２透明電極２６ａは、共通電極として機能する。共通電極２６ａは、無機絶縁層２３を介して画素電極２２ａに対向しており、画素電極２２ａと、共通電極２６ａと、これらの間に位置する無機絶縁層２３とが補助容量を構成している。補助容量は、液晶容量（画素電極２２ａと、共通電極２６ａと、液晶層４０とによって形成された容量）と電気的に接続（並列接続）されているので、補助容量によって液晶容量を保持する効果が得られる。画素電極２２ａおよび共通電極２６ａが、液晶層４０に横電界を発生させる電極対を構成している。共通電極２６ａは、互いに平行に延びる複数のスリット２６ａｓを有する。なお、画素電極２２ａと共通電極２６ａとの配置関係は逆であってもよい。すなわち、第１透明電極２２ａが共通電極として機能し、第２透明電極２６ａが画素電極として機能してもよい。この場合は、画素電極２６ａが複数のスリットを有する。ここで、第２透明電極２６ａ（共通電極２６ａまたは画素電極２６ａ）が有するスリットの数は、各画素に複数でなくてもよく、各画素に少なくとも１つあればよい。
【００６８】 有機絶縁層２５は、無機絶縁層２３の上に形成されている。有機絶縁層２５は、無機絶縁層２３と直接接していてもよい。有機絶縁層２５の一部は、スペーサ５０を構成する。すなわち、複数のスペーサ５０のそれぞれは、有機絶縁層２５の一部を含む。複数のスペーサ５０は、無機絶縁層２３と直接接するスペーサ５０を含んでもよい。スペーサ５０は、アクティブマトリクス基板１０と対向基板３０とのギャップを保持するために設けられている。
【００６９】  複数のスペーサ５０は、例えば、アクティブマトリクス基板１０と対向基板３０との間の距離を規定する第１スペーサ５１と、第１スペーサ５１よりも低い第２スペーサ５２とを含み得る。言い換えると、第１スペーサ５１は、液晶層４０の厚さ（「セルギャップ」と呼ばれることもある。）を制御する。第１スペーサ５１は「メインスペーサ」と呼ばれることもあり、第２スペーサ５２はこれに対して「サブスペーサ」と呼ばれることもある。典型的には、第１スペーサ５１は対向基板３０に接し、第２スペーサ５２は対向基板３０に接しない。ただし、第１スペーサ５１も、必ずしも対向基板３０に接しているとは限らない。例えば、液晶層４０の温度変化や、表示パネルが取り付け部材（例えば取り付けネジ等）によって他のものに取り付けられる場合、取り付け部材を有する位置において表示パネルが機械的に変形すること、あるいは液晶表示パネルが曲面状に設置されること等によって、液晶層４０の少なくとも一部においてセルギャップが変動し得るからである。
【００７０】  第２スペーサ５２は省略され得るが、第１スペーサ５１に加えて第２スペーサ５２を有すると、以下のような効果を得られる。従来の液晶表示パネルでは、耐荷重特性を向上させるためにフォトスペーサの配置密度（単位面積当たりのフォトスペーサの数）を高くすると、低温発泡（真空気泡）が発生しやすくなるという問題があった。液晶表示パネル１００においては、基本的には第１スペーサ５１のみでセルギャップを制御するので、実効的なスペーサ密度は第１スペーサ５１のみで規定される。そのため、セルギャップを液晶層４０の収縮に追従させやすく、低温発泡の発生を抑制することができる。また、液晶表示パネル１００に荷重が加わってセルギャップが狭くなったときには、第１スペーサ５１および第２スペーサ５２の両方で両基板が支持される（このときの実効的なスペーサ密度は第１スペーサ５１および第２スペーサ５２の両方で規定される）ので、高い耐荷重特性を実現できる。
【００７１】  複数のスペーサ５０は、例えば画素毎に設けられている。複数のスペーサ５０は、液晶表示パネル１００が有する複数の画素の全てに設けられていてもよいし、一部の画素にのみ設けられていてもよい。第１スペーサ５１および第２スペーサ５２の割合も任意であってよく、液晶表示パネルの用途（想定される使用環境）や画素数等を考慮して適宜設定すればよい。
【００７２】  液晶表示パネル１００の表示領域１００ｄに設けられたスペーサ５０のそれぞれは、アクティブマトリクス基板１０の法線方向から見たとき、ＴＦＴ１７と重なるように配置されている。すなわち、スペーサ５０のそれぞれは、図４（ｃ）に示すように、アクティブマトリクス基板１０の法線方向から見たとき、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄと重なるように配置されている。以下で説明するように、スペーサ５０のそれぞれは、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄの少なくとも一方と重なるように配置されていればよい。
【００７３】  対向基板３０は、図３に示すように、例えば、第２透明基板（例えばガラス基板）３１と、第２透明基板３１上に設けられ、開口部３２ｏを有する遮光層（ブラックマトリクス）３２と、カラーフィルタ層３３と、カラーフィルタ層３３を覆うオーバーコート層３４とを有する。対向基板３０は、液晶層４０側に、第２配向膜３７をさらに有する。カラーフィルタ層３３は、例えば互いに異なる色の光を透過させる３種類のカラーフィルタ、すなわち第１カラーフィルタ３３ａ、第２カラーフィルタ３３ｂおよび第３カラーフィルタ（不図示）を含む。
【００７４】  ここで、図６および図７を参照して、本発明の実施形態が解決する課題を説明する。図６は、比較例１の液晶表示パネル９００Ａの表示領域の構造を模式的に示す平面図であり、図７は、図６中の７Ａ−７Ａ’線に沿った、比較例１の液晶表示パネル９００Ａの表示領域の断面構造を示す模式的に示す図である。ここでは、スペーサが設けられている位置が異なる点を除いて、液晶表示パネル１００と同じ構造を有する、比較例１の液晶表示パネル９００Ａを例に説明する。
【００７５】  比較例１の液晶表示パネル９００Ａは、スペーサ９５０近傍の図６の点線で示す領域において、液晶分子の配向の乱れに起因した表示品位の低下が生じることが多い。この原因についての本発明者の検討を説明する。なお、以下は本発明者の考察であり、本発明を限定するものではない。
【００７６】  スペーサ近傍において、液晶分子の配向の乱れに起因した表示品位の低下が生じるという問題の原因の１つとして、スペーサの周辺の配向膜が十分に配向処理されていないことがあることがわかった。
【００７７】  横電界モードの液晶表示パネルにおいては、例えば、配向処理として配向膜のラビング処理を行うことで、電界無印加時の液晶分子の配向方向を規定する。液晶層４０に横電界（水平方向の電界、液晶層面内に平行な電界）を発生させる電極対（ここでは画素電極２２ａおよび共通電極２６ａ）に電圧が印加されると、共通電極２６ａが有するスリット２６ａｓが延びる方向と直交する方向に、横電界が生成される。例えば、誘電異方性が正のネマチック液晶の分子は、分子の長軸（ディレクタと平行とする）が電界に平行になるように配向する。従って、液晶層４０が、誘電異方性が正のネマチック液晶材料を含む場合は、横電界の方向に直交する方向（スリット２６ａｓが延びる方向）とほぼ平行な方向にラビングを行うことで、電界無印加時の液晶分子をスリット２６ａｓとほぼ平行に配向させる。アクティブマトリクス基板１０の法線方向から見たとき、第１配向膜２７および第２配向膜３７によって規制される配向の方位は、例えば平行または反平行である。一般に、電界無印加時の液晶分子の配向方向は、横電界の方向に直交する方向（スリットが延びる方向）に対して、例えば０°超１５°以下の角度をなすように規定される。これにより、電圧が印加されたときに横電界によって液晶分子が回転する方向（反時計回りまたは時計回り）を規定することができる。また、電圧が印加されたときの液晶分子の応答速度を向上させることができる。例えば、図６の比較例１の液晶表示パネル９００Ａにおいては、図６の上下方向（図６のｙ軸に平行な方向）にラビング処理を行い、電界無印加時の液晶分子を図６の上下方向に配向させる。
【００７８】  このようにラビング処理を行ったとき、フォトスペーサの周辺（特に、ラビング方向に対してスペーサの陰になる部分、すなわち、ラビング方向の下流側）の配向膜が十分にラビングされていないことがあった。これに起因して、液晶分子の配向の乱れが生じることがある。十分に配向処理されていない部分のうち、対向基板３０の遮光層（ブラックマトリクス）３２で覆われない領域（図６中点線で示す領域）に起因して、表示品位の低下が生じることがある。特に、ノーマリブラックモードで表示を行う液晶表示パネルにおいては、黒表示状態における光漏れの原因となり、コントラストの低下が生じることがあった。
【００７９】  配向膜を配向処理する方法は、ラビング処理を行う方法に限られず、光配向処理であってもよい。例えばＶＡモードの液晶表示パネルにおいては、光配向処理によって配向処理が行われることもある。光配向処理においても、スペーサの周辺の配向膜が十分に配向処理されないという問題が生じ得る。例えば、基板の法線方向から傾斜した方向から光を照射する場合には、スペーサの陰になり光による配向処理が十分に行えない部分が生じ得る。
【００８０】  また、誘電異方性が正のネマチック液晶材料を含む、横電界モードの液晶表示パネルを例に、スペーサの周辺の配向膜が十分に配向処理されないという問題について説明したが、この問題が生じ得るのはこの例に限られない。誘電異方性が負のネマチック液晶材料を含む液晶表示パネルにおいても同様の問題が生じ得るし、縦電界モードの液晶表示パネルにおいても同様の問題が生じ得る。なお、誘電異方性が負のネマチック液晶材料を用いる場合には、電界無印加時の液晶分子の配向方位について、誘電異方性が正のネマチック液晶材料を用いる場合から９０°回転させればよい。すなわち、電界無印加時の液晶の配向方向を、横電界の方向（スリットが延びる方向と直交する方向）とほぼ平行、または、横電界の方向に対して０°超１５°以下程度の角度をなすように規定すればよい。例えば図６に示す例においては、図６の左右方向（図６のｘ軸に平行な方向）に配向処理を行えばよい。
【００８１】  なお、配向膜の配向処理には、電界無印加時の液晶分子の配向方向を規定する処理およびプレチルト角を規定する処理を含み得る。「液晶分子の配向方向（または配向方位）」は、表示面内の方位角方向を指し、「プレチルト角」は、液晶分子が配向膜の表面となす角を指す。
【００８２】  スペーサは、いわゆるメインスペーサであってもサブスペーサであっても、スペーサ周辺の配向膜が十分に配向処理されないことによる表示品位の低下という上記問題が生じ得る。ただし、スペーサの高さが高いほど、配向処理を行うときにスペーサの陰になる領域が大きくなり得るので、上記問題が発生しやすくなる傾向にある。
【００８３】  以上のような原因によって、比較例１の液晶表示パネル９００Ａは、スペーサ９５０近傍の図６の点線で示す領域において、液晶分子の配向が乱れ、表示品位が低下することが多い。
【００８４】  再び図２〜図５を参照して、本発明の実施形態１による液晶表示パネル１００が上記の問題を解決できることを説明する。
【００８５】  上述したように、液晶表示パネル１００の表示領域１００ｄに設けられたスペーサ５０のそれぞれは、アクティブマトリクス基板１０の法線方向から見たとき、ＴＦＴ１７と重なるように配置されている点において、比較例１の液晶表示パネル９００Ａと異なる。すなわち、スペーサ５０のそれぞれは、アクティブマトリクス基板１０の法線方向から見たとき、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄの少なくとも一方と重なるように配置されている。
【００８６】  液晶表示パネル１００においては、図２の上下方向（図２のｙ軸に平行な方向）に配向処理を行っても、表示品位の低下は抑制される。スペーサ５０の上下方向において十分に配向処理されないことがある領域の大部分は、遮光層３２と重なるためである。従って、液晶表示パネル１００は、開口率を低下させることなく、スペーサ近傍の液晶分子の配向の乱れに起因する表示品位の低下を抑制することができる。
【００８７】  液晶表示パネル１００の構造を例に、スペーサの周辺の配向膜が十分に配向処理されていないことに起因した表示品位の低下が抑制されることを、より具体的に説明する。
【００８８】  液晶表示パネル１００は複数の画素を有し、それぞれの画素Ｐは、スリット２６ａｓの延びる方向が互いに異なる第１ドメインＰ１および第２ドメインＰ２を有する。第１配向膜２７によって規定される配向規制方向Ｄ１は、第１ドメインＰ１のスリット２６ａｓが延びる方向に対して０°〜１５°の角度α１をなし、第２ドメインＰ２のスリット２６ａｓが延びる方向に対して０°〜１５°の角度α２をなす。典型的には、角度α１およびα２は等しい。各画素ＰにおいてソースバスラインＳが延びる方向は、スリット２６ａｓが延びる方向とほぼ平行である。すなわち、ソースバスラインＳの延びる方向も、第１ドメインＰ１および第２ドメインＰ２において、互いに異なる。第１配向膜２７によって規定される配向規制方向Ｄ１は、第１ドメインＰ１のソースバスラインＳが延びる方向に対して角度α１をなし、第２ドメインＰ２のソースバスラインＳが延びる方向に対して角度α２をなす。アクティブマトリクス基板１０の法線方向から見たとき、第２配向膜３７によって規定される配向規制方向Ｄ２は、例えば、図２に示すように配向規制方向Ｄ１と反平行である。アクティブマトリクス基板１０の法線方向から見たとき、配向規制方向Ｄ２は、配向規制方向Ｄ１と平行であってもよい。
【００８９】  なお、ここでは、第１配向膜２７によって規定される配向規制方向は、第１配向膜２７の、第１ドメインＰ１に対応する領域および第２ドメインＰ２に対応する領域において互いに同じであるが、これに限られず互いに異ならせることもできる。
【００９０】  また、図示するように、第１ドメインＰ１および第２ドメインＰ２のそれぞれにおいて、スリット２６ａｓの両端部２６ｓｅおよび中央部２６ｓｃは、スリット２６ａｓが延びる方向に対して５°〜３５°の角度をなしていてもよい。これにより、例えば液晶表示パネルの表面が押圧される等、液晶表示パネルの表面に外部応力が加えられた場合に生じる液晶分子の配向の乱れが、外部応力が除去されたときに、正常な配向状態へ戻る速度を向上させることができる。液晶表示パネルの表面に加えられた外部応力は、横電界によって液晶分子が回転する方向とは逆の方向に液晶分子を回転させるように働くことがあり、外部応力が除去されても、液晶分子が正常な配向状態（すなわち横電界によって形成される配向状態）に戻り難いという問題が生じることがある。スリット２６ａｓの両端部２６ｓｅおよび中央部２６ｓｃが、スリット２６ａｓが延びる方向に対して傾斜していると、両端部２６ｓｅおよび中央部２６ｓｃが生成する電界によって上記問題の発生が抑制される。
【００９１】  スリット２６ａｓの両端部２６ｓｅが、スリット２６ａｓが延びる方向に対して角度をなすことによって、以下の効果も得られる。電極対に電圧が印加されるとスリット２６ａｓが延びる方向と直交する方向に横電界が生成されるが、スリット２６ａｓのエッジ（短辺）Ｅは、スリット２６ａｓが延びる方向とほぼ直交する方向に延びるので、エッジＥによって、局所的にスリット２６ａｓの延びる方向とほぼ平行な電界が生じる。スリット２６ａｓの両端部２６ｓｅが、スリット２６ａｓの延びる方向に対して角度をなすように形成することで、エッジＥによる電界がスリット２６ａｓの内側に及ぶ領域を縮小することができるので、電圧印加時の透過率の低下を抑制することができる。
【００９２】  遮光層３２は、図５に示すように、ソースバスラインＳを覆う第１部分３２ａと、ゲートバスラインＧを覆う第２部分３２ｂとを含み、遮光層３２の第１部分３２ａは、第１ドメインＰ１のソースバスラインＳを覆う第１部分３２ａ１および第２ドメインＰ２のソースバスラインＳを覆う第１部分３２ａ２を含む。一般に、画素間の混色を抑制するために、ソースバスラインが設けられている領域には遮光層（ブラックマトリクス）が設けられることが多い。スペーサ５０は、遮光層３２の第２部分３２ｂと重なるように設けられている。スペーサ５０の中心Ｏは、ある画素の遮光層３２の第１部分３２ａ１と、ある画素に列方向（図２のｙ軸方向）に隣接する画素の遮光層３２の第１部分３２ａ２と、第１配向膜２７によって規定される配向規制方向Ｄ１に延びる直線とによって囲まれる領域内に配置されている。
【００９３】  このようにスペーサ５０を配置すると、遮光層３２の面積を大きくすることなく、すなわち、開口率を低下させることなく、スペーサの周辺の配向膜が十分に配向処理されないことに起因した表示品位の低下を抑制することができる。スペーサ５０を配置する位置は、上述した例に限られず、第１配向膜２７および第２配向膜３７によって規定される配向規制方向と、遮光層３２の形状とを考慮して適宜調整すればよい。
【００９４】  スペーサ５０は、例えば、表示領域１００ｄ内で無機絶縁層２３の高さが最も高い場所に設けられていてもよい。ここで、無機絶縁層２３の高さとは、アクティブマトリクス基板１０の法線方向における、第１透明基板１１の液晶層４０側の表面から無機絶縁層２３の液晶層４０側の表面までの距離をいう。アクティブマトリクス基板１０上に設けられている他の導電層または絶縁層についても同様である。スペーサ５０を形成する有機絶縁層２５の厚さが小さいと、有機絶縁層２５をパターニングするフォトリソグラフィプロセスにおいて、線幅ばらつきやテーパ形状を制御しやすいという利点が得られる。また、スペーサ５０を形成する材料の使用量を低減でき、製造コストを削減することができる場合もある。
【００９５】  例えば、スペーサ５０が設けられている箇所の無機絶縁層２３の高さは、スペーサ５０が設けられておらず、かつ、画素電極２２ａおよび共通電極２６ａを有する箇所の無機絶縁層２３の高さよりも大きい。
【００９６】  図７に示すように、比較例１の液晶表示パネル９００Ａのスペーサ９５０が設けられている箇所は、第１透明基板１１の上に、ゲート絶縁層１３、第１透明導電層２２、無機絶縁層２３、および第２透明導電層２６を有する積層構造を有する。すなわち、ゲートメタル層１２、半導体層１４およびソースメタル層１６を含まない積層構造を有する。これに対して、液晶表示パネル１００においては、図３（ａ）に示すように、スペーサ５０が設けられている箇所は、第１透明基板１１の上に、ゲートメタル層１２、ゲート絶縁層１３、半導体層１４、ソースメタル層１６、第１透明導電層２２、および無機絶縁層２３を含む積層構造を有する。言い換えると、アクティブマトリクス基板１０が有する層の内、第２透明導電層２６以外の全ての層を含む積層構造を有する。これにより、スペーサ５０の高さをスペーサ９５０の高さよりも低くすることができる。スペーサ５０の高さとスペーサ９５０の高さとの差Δ１（図３（ａ）参照）は、例えば、ゲートメタル層１２、半導体層１４およびソースメタル層１６の厚さの和にほぼ等しい。
【００９７】  図３（ａ）と図７とを見比べると分かるように、比較例１の液晶表示パネル９００Ａにおいてスペーサ９５０が設けられている箇所は、液晶表示パネル１００においてスペーサ５０が設けられている箇所よりも平らである。すなわち、比較例１の液晶表示パネル９００Ａにおいてスペーサ９５０が設けられている箇所は、ゲートメタル層１２、半導体層１４およびソースメタル層１６を含まない積層構造を有するので、アクティブマトリクス基板１０の表面の凹凸が少ない。スペーサを設ける際には、液晶層４０の厚さを均一に制御する観点から、比較例１の液晶表示パネル９００Ａのように、表面の凹凸が少ない場所を選んで設けることが多かった。
【００９８】  液晶表示パネル１００において、上述したように、スペーサ５０のそれぞれは、アクティブマトリクス基板１０の法線方向から見たとき、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄと重なるように配置されている。開口率を低下させることなく、スペーサの周辺の配向膜が十分に配向処理されていないことに起因した表示品位の低下を抑制するという上記の効果を得る観点からは、スペーサ５０のそれぞれは、アクティブマトリクス基板１０の法線方向から見たとき、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄの少なくとも一方と重なるように配置されていればよい。ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄの間には、半導体層１４のチャネル領域１４ｉがあるので、スペーサ５０は、アクティブマトリクス基板１０の法線方向から見たとき、半導体層１４のチャネル領域１４ｉと重なるように配置されていればよいと言い換えることもできる。
【００９９】  また、アクティブマトリクス基板１０と対向基板３０とのギャップを保持するスペーサ５０を、アクティブマトリクス基板１０上に設けることにより、スペーサによって配向膜が剥がれるという問題の発生を抑制することができる。本発明者の検討によると、液晶表示パネルに加えられる振動や外部からの力の影響で、対向基板に設けられたスペーサによって、アクティブマトリクス基板に設けられた配向膜が部分的に剥がれることがあることがわかった。配向膜が部分的に剥がれると、配向膜が剥がれた部分では液晶分子の配向が乱れることがあり、液晶表示パネルの表示品位の低下の原因の一つとなっていた。詳細は後述する。アクティブマトリクス基板１０の液晶層４０側は、対向基板３０の液晶層４０側に比べて一般的に平坦性が低いので、対向基板３０がスペーサ５０を有すると、振動や外部から加えられる力によってスペーサ５０によって第１配向膜２７が剥がれるという問題が生じやすい。これに対して、液晶表示パネル１００においては、アクティブマトリクス基板１０がスペーサ５０を有するので、スペーサ５０によって対向基板３０が有する第２配向膜３７が部分的に剥がれるという問題は起こり難い。
【０１００】  さらに、アクティブマトリクス基板１０と対向基板３０とのギャップを保持するスペーサ５０を、アクティブマトリクス基板１０に設けることにより、セルギャップのばらつきを抑制することができる。アクティブマトリクス基板１０の製造工程中、スペーサ５０を設ける工程までの工程において、膜厚にばらつきが生じた場合であっても、第１透明基板１１からスペーサ５０までの高さ（より詳細には、アクティブマトリクス基板１０の法線方向における、共通電極２６ａの液晶層４０側の表面からスペーサ５０の液晶層４０側の表面までの高さ）を揃えることでばらつきを吸収し、セルギャップを一定に制御することができる。
【０１０１】  また、対向基板３０にスペーサ５０を設ける場合には、セルギャップを制御するために開口率が下がり得るという問題がある。アクティブマトリクス基板１０の液晶層４０側は、対向基板３０の液晶層４０側に比べて一般的に平坦性が低いので、スペーサ５０がアクティブマトリクス基板１０に接する面積は、アクティブマトリクス基板１０の法線方向から見たスペーサ５０の断面積（スペーサ５０がテーパ形状である場合にはスペーサの液晶層４０側の表面の面積）より小さくなることがある。そこで、アクティブマトリクス基板１０と対向基板３０とのアライメントずれ（例えばおよそ５μｍ以下）を考慮して、スペーサ５０の面積を大きくするまたはスペーサ５０の配置数を増やす必要があることがある。スペーサ５０をアクティブマトリクス基板１０に設けるときには、このような問題の発生を抑制することができるので、開口率を低下させることなくセルギャップを制御することができる。
【０１０２】  液晶表示パネル１００は、上述したように例えばボトムゲート型のＴＦＴ１７を有する。ボトムゲート型のＴＦＴを有する液晶表示パネルは、ＴＦＴの活性層を覆う遮光層が設けられていることが一般的であるので、液晶表示パネルの開口率を低下させることなく、スペーサ近傍の液晶分子の配向の乱れに起因する表示品位の低下を抑制するという本発明の目的に好適に用いられ得る。ただし、本発明の実施形態の液晶表示パネルは、例示した構造に限られず、例えばトップゲート型のＴＦＴを有していてもよい。すなわち、ゲートメタル層１２とソースメタル層１６との配置関係は逆であってもよい。
【０１０３】  複数のスペーサ５０は、例えば、アクティブマトリクス基板１０の法線方向から見たとき、ゲート電極１２ｇ等のゲートメタル層１２が有するパターンの内側にあることが好ましい。有機絶縁層２５を形成する工程において、有機絶縁膜をフォトリソグラフィプロセスによりパターニングする際に、パターンの中に、有機絶縁膜の下地にメタル層（反射層）がある箇所とない箇所とが混在すると、所望するスペーサ形状を得るための露光時間にばらつきが生じ得るからである。スペーサ５０の形状ばらつきを防ぐ観点から、スペーサ５０は、アクティブマトリクス基板１０の法線方向から見たとき、ゲート電極１２ｇ等のゲートメタル層１２が有するパターンの内側にあることが好ましい。スペーサ５０は、アクティブマトリクス基板１０の法線方向から見たとき、ゲートメタル層１２および／またはソースメタル層１６と全て重なればよいと言い換えることもできる。つまり、スペーサ５０は、アクティブマトリクス基板１０の法線方向から見たとき、ゲートメタル層１２が有するパターン（ゲート電極１２ｇ等）および／またはソースメタル層１６が有するパターン（ソース電極１６ｓ、ドレイン電極１６ｄ等）の内側にあればよい。すなわち、スペーサ５０を、ゲートメタル層１２が有するパターンおよび／またはソースメタル層１６が有するパターンからはみ出さないように形成すればよい。
【０１０４】  上述したように、スペーサ５０は有機絶縁層２５の一部を含む。すなわち、スペーサ５０は、有機絶縁層２５と同じ有機絶縁膜から形成されるので、製造工程を増やすことなく、スペーサ５０を形成することができる。スペーサ５０は、アクティブマトリクス基板１０の法線方向から見たとき第２透明導電層２６とは重ならない。
【０１０５】  ソースバスラインＳの上には、有機絶縁層２５の一部が形成されていることが好ましい。すなわち、図３（ｂ）および図４に示すように、有機絶縁層２５の一部は、ソースバスラインＳ上に形成され、ソースバスラインＳの少なくとも一部を覆うようにソースバスラインＳとほぼ平行に形成されていることが好ましい。ソースバスラインＳの上に有機絶縁層２５の一部が形成されていると、ソースバスラインＳと共通電極２６ａとの間に形成される容量の容量値を低減させることができる。これにより、ソースバスライン負荷（容量および抵抗の積（「ＣＲ積」と呼ばれることもある。））を低減させることができ、ソースバスラインＳに供給されるソース信号電圧の信号波形が鈍ることを抑制することができる。
【０１０６】  一般に、有機絶縁材料は、無機絶縁材料に比べて低い比誘電率を有する傾向にある。従って、ソースバスラインＳと共通電極２６ａとの間に、無機絶縁材料から形成される無機絶縁層２３に加えて有機絶縁層２５を有することで、これらの間に形成される容量の容量値を低減することができる。あるいは、ソースバスラインＳと共通電極２６ａとの間の容量を低減する効果を得るために必要な絶縁層の厚さを低減することができる。これにより、例えばソースバスラインＳ近傍における液晶分子の配向の乱れを抑制することができる。また、ソースバスラインＳと共通電極２６ａとの間に有機絶縁層２５の一部を有することで、ソースバスラインＳと共通電極２６ａとの間の無機絶縁層２３にピンホールやクラック等の欠陥が生じても、ソースバスラインＳと共通電極２６ａとの絶縁状態を効果的に保つ（ソースバスラインＳと共通電極２６ａとの間に発生するリーク電流を低減する）ことができる。
【０１０７】  上記のソースバスライン負荷の低減する効果およびソースバスラインＳと共通電極２６ａとの間のリーク電流を低減する効果を得る観点からは、有機絶縁層２５の内、ソースバスラインＳの少なくとも一部を覆うようにソースバスラインＳとほぼ平行に形成されている部分の幅ｗ２５は、ソースバスラインＳの幅ｗ１６よりも、例えば４μｍ程度大きく設計することが好ましい。この値は、例えば、フォトリソグラフィプロセスにおける線幅ばらつき、ソースバスラインＳに対する有機絶縁層２５のパターニングのアライメント精度（例えば±１μｍ程度）等を考慮して、適宜調整することができる。
【０１０８】  ソースバスラインＳは全て有機絶縁層２５に覆われている必要はない。複数のソースバスラインＳは、有機絶縁層２５に覆われていない部分を含んでいてもよい。ソースバスラインＳの内、有機絶縁層２５に覆われていない部分の面積が大きくなると、上記のソースバスライン負荷の低減する効果およびソースバスラインＳと共通電極２６ａとの間のリーク電流を抑制する効果は小さくなり得る。しかし一方で、ソースバスラインＳ上の積層構造が厚くなることによる、ソースバスラインＳ近傍における液晶分子の配向の乱れを抑制することができる。従って、ソースバスラインＳの内、有機絶縁層２５に覆われていない部分の面積は、ソースドライバの駆動能力や画素数、解像度等を考慮して適宜設定すればよい。
【０１０９】  第２透明導電層２６の一部は、有機絶縁層２５の上に形成されていることが好ましい。図３（ｂ）および図４に示すように、共通電極２６ａは、有機絶縁層２５の内、ソースバスラインＳの少なくとも一部を覆うように形成された部分を覆うことが好ましい。共通電極２６ａの電位は一定であるので、このように設けられた共通電極２６ａは、ソースバスラインＳによる電界の変化によって液晶分子の配向が乱れることを抑制することができる。
【０１１０】  これに対して、それぞれの画素開口部においては、図３（ｂ）および図４に示すように、有機絶縁層２５を含まない積層構造を有することが好ましい。すなわち、それぞれの画素開口部は、第１透明導電層２２、無機絶縁層２３および第２透明導電層２６を含み、有機絶縁層２５を含まない積層構造を含むことが好ましい。ここで、画素開口部は、表示領域１００ｄの内、表示に寄与する領域をいう。画素開口率は、表示領域１００ｄの面積に対する、表示に寄与する領域の面積の比率をいう。例えば、液晶表示パネル１００においては、画素開口部は、遮光層３２の開口部３２ｏによって規定される。特に、液晶層４０に横電界を発生させる電極対（ここでは画素電極２２ａおよび共通電極２６ａ）は、無機絶縁層２３を間に介して対向し、電極対の間に有機絶縁層２５を有しない。すなわち、画素電極２２ａと、共通電極２６ａとの間に、有機絶縁層２５を有しないことが好ましい。この場合、電極対の間に無機絶縁層２３に加えて有機絶縁層２５も有する場合に比べて、電極対の間の絶縁層の厚さを薄くすることができ、電極対によって形成される補助容量の容量値を大きくすることができる。液晶容量を保持する効果が大きくなるので、フリッカの発生等を効果的に抑制することができる。また、共通電極２６ａのスリット２６ａｓ近傍で生じる、基板の法線方向の電界（縦電界）成分を小さくすることができるので、相対的に横電界成分を大きくすることができる。これにより、同じ表示輝度を得るために電極対に印加する電圧の値を下げることができるので、消費電力を低減することができる。
【０１１１】  以下、液晶表示パネル１００の製造方法を説明する。
【０１１２】  まず、第１透明基板（例えばガラス基板）１１上に、ゲート電極１２ｇおよびゲートバスラインＧを含むゲートメタル層（第１メタル層）１２を形成する。具体的には、第１透明基板１１上に第１の導電膜を堆積した後、第１の導電膜をパターニングすることによって第１メタル層１２を形成する。第１の導電膜の材料としては、例えば、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）もしくはタングステン（Ｗ）、または、これらの合金を用いることができる。第１の導電膜は、単層構造であってもよいし、複数の層が積層された積層構造であってもよい。例えば、Ｔｉ／Ａｌ／Ｔｉ（上層／中間層／下層）の積層体やＭｏ／Ａｌ／Ｍｏの積層体を用いることができる。また、第１の導電膜の積層構造は、３層構造に限られず、２層構造や４層以上の積層構造であってもよい。さらに、第１の導電膜は、少なくとも金属材料から形成された層を含んでいればよく、第１の導電膜が積層構造である場合、一部の層は金属窒化物や金属酸化物から形成されていてもよい。ここでは、３０ｎｍの厚さを有するＴｉ層、２００ｎｍの厚さを有するＡｌ層、および１００ｎｍの厚さを有するＴｉ層を例えばスパッタリング法により連続して堆積することによって第１の導電膜を形成した後、第１の導電膜をフォトリソグラフィプロセスでパターニングすることによって第１メタル層１２を形成する。フォトリソグラフィプロセスは公知のものを用いることができる。より具体的には、第１の導電膜上にフォトレジストを付与した後、所望のパターンを有するフォトマスクを用いて、フォトレジストを露光・現像することにより、フォトレジストをパターニングする。このレジストパターンをエッチングマスクとして、第１の導電膜のエッチング処理を行うことにより、第１透明基板上に、所望のパターンを有する第１メタル層１２を形成する。最後にフォトレジストを剥離する。
【０１１３】  ゲートバスラインＧは、図２および図４に示すように、例えば図２のｘ軸方向に延びるように形成される。図示するように、ゲートバスラインＧは、ソースバスラインＳと交差する部分において、屈曲していてもよい。言い換えると、ゲートバスラインＧとソースバスラインＳとが交差する部分において、ゲートバスラインＧは、ｙ軸方向に沿って切り欠かれた切り欠き部を有してもよい。切り欠き部は、例えばゲートバスラインＧの下側（図２の−ｙ軸方向側）に台形状に形成されている。ゲートバスラインＧが切り欠き部を有すると、ゲートバスラインＧとソースバスラインＳとが重なる面積を低減することができるので、ゲートバスラインＧとソースバスラインＳとの間に形成される容量を低減することができる。ゲートバスラインＧとソースバスラインＳとの間に限られず、ゲートメタル層１２が有するパターン（ゲート電極１２ｇ等を含む）とソースメタル層１６が有するパターン（ソース電極１６ｓ等を含む）とが重なる面積を切り欠き部によって低減することができれば、これらの間に形成される容量を低減することができる。また、ゲートバスラインＧを台形状に切り欠くことによって、ソースバスラインＳの内、ゲートバスラインＧの上に乗り上げることによって水平方向（液晶面内に平行な方向）に対して傾斜する部分の距離を長くすることができるので、ソースバスラインＳが断線する確率を低減することができる。
【０１１４】  次に、第１メタル層１２上にゲート絶縁層１３を形成する。ゲート絶縁層１３は、例えば、二酸化珪素（ＳｉＯ2）膜、窒化珪素（ＳｉＮx）膜、酸化窒化珪素（ＳｉＯxＮy（ｘ＞ｙ））膜、窒化酸化珪素（ＳｉＮxＯy（ｘ＞ｙ））膜、酸化アルミニウム膜もしくは酸化タンタル膜、または、これらの積層膜である。ここでは、４１０ｎｍの厚さを有するＳｉＮx膜を、例えばＣＶＤ（Chemical Vapor Deposition）により堆積することによって、ゲート絶縁層１３を形成する。
【０１１５】  次に、図４（ｂ）に示すように、ゲート絶縁層１３上に、半導体層１４、ソースメタル層（第２メタル層）１６、および第１透明導電層２２を形成する。半導体層１４は、チャネル領域１４ｉを含む。ソースメタル層（第２メタル層）１６は、ソース電極１６ｓ、ドレイン電極１６ｄおよびソースバスラインＳを含む。第１透明導電層２２は、画素電極２２ａを含む。
【０１１６】  以下の工程によると、２枚のフォトマスクで半導体層１４、ソースメタル層（第２メタル層）１６、および第１透明導電層２２を形成することができる。具体的には、まず、ゲート絶縁層１３上に半導体膜を堆積する。その後、半導体膜のパターニングを行わずに半導体膜上に第２の導電膜を堆積する。その後、半導体膜および第２の導電膜を同一のフォトマスクを用いたフォトリソグラフィプロセスでパターニングする。続いて、半導体膜および第２の導電膜の上に第１の透明導電膜を堆積する。第１の透明導電膜は、第２の導電膜に直接接するように形成する。その後、第２の導電膜および第１の透明導電膜をフォトリソグラフィプロセスでパターニングすることにより、半導体層１４、ソースメタル層（第２メタル層）１６、および第１透明導電層２２を形成する。半導体層１４が真性半導体層と、不純物がドープされた半導体層とを含む積層構造を有する場合は、チャネル領域の不純物がドープされた半導体膜を除去する工程をさらに行ってもよい。
【０１１７】  ここでは、１３０ｎｍの厚さを有するアモルファスＳｉ膜と、４０ｎｍの厚さを有する、リンがドープされたｎ+アモルファスＳｉ膜とを、例えばＣＶＤ（Chemical Vapor Deposition）により連続して堆積する。これらの半導体膜は、先のＳｉＮx膜と連続して堆積してもよい。その後、これら半導体膜のパターニングを行うことなく、アモルファスＳｉ膜およびｎ+アモルファスＳｉ膜の上に第２の導電膜を形成する。ここでは、２００ｎｍの厚さを有するＭｏＮｂ膜を例えばスパッタリング法により堆積することによって、第２の導電膜を形成する。その後、半導体膜および第２の導電膜を同一のフォトマスクを用いたフォトリソグラフィプロセスでパターニングする。これにより、互いにほぼ同じパターン形状を有するアモルファスＳｉ膜、ｎ+アモルファスＳｉ膜および第２の導電膜が形成される。このときのアモルファスＳｉ膜、ｎ+アモルファスＳｉ膜および第２の導電膜のパターン形状は、半導体層１４に含まれるアモルファスシリコン膜の形状と同じであり、図４に示す半導体層１４の形状と同じである。
【０１１８】  続いて、パターニングされたアモルファスＳｉ膜、ｎ+アモルファスＳｉ膜および第２の導電膜の上に、第１の透明導電膜を堆積する。ここでは、６５ｎｍの厚さを有するＩＺＯ膜を例えばスパッタリング法により堆積することによって第１の透明導電膜を形成する。その後、ｎ+アモルファスＳｉ膜、第２の導電膜および第１の透明導電膜をフォトリソグラフィプロセスでパターニングする。フォトリソグラフィプロセスにおいては、まず、第１の透明導電膜上にフォトレジストを付与し、フォトマスクを用いてフォトレジストを露光・現像し、フォトレジストのパターニングを行う。フォトレジストは、画素電極２２ａが形成される部分および第２メタル層１６が形成される部分（ただし、チャネル領域１４ｉを除く部分）に設けられるように、パターニングされる。このレジストパターンをエッチングマスクとして、ウェットエッチングによって第１の透明導電膜および第２の導電膜をパターニングする。このパターニングによって、ソース電極１６ｓ、ドレイン電極１６ｄおよびソースバスラインＳを含む第２メタル層１６と、第１透明電極２２ａを含む第１透明導電層２２とを得る。その後、同じレジストパターンをエッチングマスクとして、ドライエッチングによって、チャネル領域１４ｉのｎ+アモルファスＳｉ膜を除去する。このドライエッチングによって、チャネル領域１４ｉを含む半導体層１４を得る。このようにして、半導体層１４、第２メタル層１６および第１透明導電層２２を形成する。
【０１１９】  上記の工程によって半導体層１４、第２メタル層１６および第１透明導電層２２が製造されると、第２メタル層１６と第１透明導電層２２とは、画素電極２２ａを除いて、ほぼ同じパターン形状を有する。第１透明基板１１の法線方向から見たとき、第２メタル層１６が形成されている領域には、第２メタル層１６上に第１透明導電層２２が形成され、第２メタル層１６と第１透明導電層２２とは直接接している。ドレイン電極１６ｄは、例えば島状である。また、半導体層１４は、真性半導体層と、不純物がドープされた半導体層とを含む積層構造を有し、チャネル領域１４ｉは、不純物がドープされた半導体層を有しない。アクティブマトリクス基板１０の法線方向から見たとき、ソースバスラインＳが形成されている領域には、ソースバスラインＳの下に半導体層１４（真性半導体層と、不純物がドープされた半導体層とを含む）が形成され、ソースバスラインＳと半導体層１４（不純物がドープされた半導体層）とは直接接している。アクティブマトリクス基板１０の法線方向から見たとき、ソースバスラインＳが形成されている領域には、ソースバスラインＳ上に第１透明導電層２２が形成され、ソースバスラインＳと第１透明導電層２２とは直接接している。半導体層１４（真性半導体層と不純物がドープされた半導体層）および第１透明導電層２２の内、ソースバスラインＳと直接接している部分は、ソースバスラインとして機能する。
【０１２０】  なお、ドライエッチングによってチャネル領域１４ｉのｎ+アモルファスＳｉ膜を除去する工程において、チャネル領域１４ｉのアモルファスＳｉ膜の表面もエッチングされ得る。そのため、アモルファスＳｉ膜を堆積する工程において堆積されるアモルファスＳｉ膜の厚さは、ドライエッチングによってチャネル領域１４ｉのｎ+アモルファスＳｉ膜を除去する工程において、アモルファスＳｉ膜が除去される厚さよりも大きいことが好ましい。アモルファスＳｉ膜を堆積する工程において堆積されるアモルファスＳｉ膜の厚さは、ｎ+アモルファスＳｉ膜を堆積する工程において堆積されるｎ+アモルファスＳｉ膜の厚さよりも大きいことが好ましい。
【０１２１】  第２の導電膜の材料としては、例えば、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）もしくはタングステン（Ｗ）、または、これらの合金を用いることができる。第２の導電膜は、単層構造であってもよいし、複数の層が積層された積層構造であってもよい。例えば、Ｔｉ／Ａｌ／Ｔｉ（上層／中間層／下層）の積層体やＭｏ／Ａｌ／Ｍｏの積層体を用いることができる。また、第２の導電膜の積層構造は、３層構造に限られず、２層構造や４層以上の積層構造であってもよい。さらに、第２の導電膜は、少なくとも金属材料から形成された層を含んでいればよく、第２の導電膜が積層構造である場合、一部の層は金属窒化物や金属酸化物から形成されていてもよい。第２の導電膜として例示したＭｏＮｂ膜の下層に、Ａｌ膜またはＡｌ合金膜をさらに形成してもよい。ＭｏＮｂ膜の下層に、Ａｌ膜またはＡｌ合金膜をさらに形成すると、第２メタル層１６の抵抗を低減することができる。
【０１２２】  第１の透明導電膜の材料としては、種々の透明導電材料を用いることができ、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ等の金属酸化物を用いることができる。
【０１２３】  次に、半導体層１４、第２メタル層１６および第１透明導電層２２の上に無機絶縁層２３を形成する。無機絶縁層２３は、例えば、二酸化珪素（ＳｉＯ2）膜、窒化珪素（ＳｉＮx）膜、酸化窒化珪素（ＳｉＯxＮy（ｘ＞ｙ））膜、窒化酸化珪素（ＳｉＮxＯy（ｘ＞ｙ））膜、酸化アルミニウム膜もしくは酸化タンタル膜、または、これらの積層膜である。ここでは、２５０ｎｍの厚さを有するＳｉＮx膜を、例えばＣＶＤ（Chemical Vapor Deposition）により堆積する。無機絶縁層２３の、例えば非表示領域１００ｆにおいて第１メタル層１２と第２メタル層１６とを電気的に接続するためのコンタクト部に対応する領域において、パターニングによって開口部が形成される。無機絶縁層２３は、表示領域１００ｄにおいて、開口部を有しなくてもよい。
【０１２４】  次に、図４（ｃ）に示すように、無機絶縁層２３上に、有機絶縁層２５を形成する。有機絶縁層２５の一部は、複数のスペーサ５０のそれぞれを構成する。具体的には、無機絶縁層２３上に有機絶縁膜を堆積した後、有機絶縁膜をパターニングすることによって、有機絶縁層２５を形成する。有機絶縁膜の材料としては、例えば、ネガ型またはポジ型の感光性樹脂（フォトレジスト）を用いることができ、例えばネガ型の感光性樹脂が好適に用いられ得る。ここでは、３μｍ程度の厚さを有するネガ型の感光性樹脂を例えばスピンコート法またはスリットコート法によって無機絶縁層２３上に付与した後、有機絶縁膜をフォトリソグラフィプロセスでパターニングすることによって有機絶縁層２５を形成する。有機絶縁層２５の内、スペーサ５０を構成する部分と、ソースバスラインＳの上に形成されている部分とは、高さが互いに異なり得る。多階調マスクを用いて有機絶縁膜の露光工程を行うことにより、製造工程およびフォトマスク数を増やすことなく、共通の有機絶縁膜から、このような有機絶縁層２５を形成することができる。複数のスペーサ５０が、互いに異なる高さを有する第１スペーサ５１および第２スペーサを含む場合も同様である。多階調マスクとしては、グレートーンマスクまたはハーフトーンマスクを用いることができる。グレートーンマスクには、露光機の解像度以下のスリットが形成されており、このスリットによって光の一部を遮ることによって中間露光が実現される。一方、ハーフトーンマスクでは、半透過膜を用いることによって中間露光が実現される。もちろん、複数のフォトマスクを用いることによって、互いに異なる高さを有する第１スペーサ５１および第２スペーサ５２を形成してもよい。第１スペーサ５１の高さと第２スペーサ５２の高さの差は、例えば０．３μｍ〜１．０μｍである。
【０１２５】  次に、図４（ｄ）に示すように、有機絶縁層２５の上に、第２透明導電層２６を形成する。第２透明導電層２６は、共通電極２６ａを含む。具体的には、有機絶縁層２５の上に第２の透明導電膜を堆積した後、第２の透明導電膜をパターニングすることによって、第２透明導電層２６を形成する。第２の透明導電膜の材料としては、種々の透明導電材料を用いることができ、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ等の金属酸化物を用いることができる。ここでは、６０ｎｍの厚さを有するＩＺＯ膜を例えばスパッタリング法により堆積することによって第２の透明導電膜を形成した後、第２の透明導電層をフォトリソグラフィプロセスでパターニングすることによって第２透明導電層２６を形成する。フォトリソグラフィプロセスでパターニングする工程において、共通電極２６ａおよびスリット２６ａｓが形成される。
【０１２６】  このようにして形成したアクティブマトリクス基板１０および別途に用意した対向基板３０の表面に、第１配向膜２７および第２配向膜３７をそれぞれ形成する。対向基板３０は、例えば、種々の公知の方法で作製することができる。その後、シール材を、アクティブマトリクス基板１０または対向基板３０の、表示領域１００ｄに対応する領域を包囲するように例えばディスペンサ法またはスクリーン印刷法によって付与する。シール材を付与した基板に、滴下法によって液晶材料を滴下して、液晶層４０を形成する。真空中でアクティブマトリクス基板１０および対向基板３０を貼り合わせた後、シール材を例えば紫外線照射によって硬化させる。
【０１２７】  以上の工程により、液晶表示パネル１００を製造することができる。
【０１２８】  本実施形態における液晶表示パネルおよび液晶表示パネルの製造方法は、上述した例に限られない。
【０１２９】  例えば、上述した製造工程においては、半導体層１４、ソースメタル層（第２メタル層）１６、および第１透明導電層２２を２枚のフォトマスクで形成する。具体的には、ゲート絶縁層１３上に半導体膜を堆積した後、半導体膜のパターニングを行わずに半導体膜上に第２の導電膜を堆積する。これに対して、半導体層１４、ソースメタル層（第２メタル層）１６、および第１透明導電層２２を３枚のフォトマスクで形成してもよい。具体的には、ゲート絶縁層１３上に堆積した半導体膜をパターニングした後、半導体膜上に第２の導電膜を堆積してもよい。ここでは、１３０ｎｍの厚さを有するアモルファスＳｉ膜と、４０ｎｍの厚さを有する、リンがドープされたｎ+アモルファスＳｉ膜とを、例えばＣＶＤ（Chemical Vapor Deposition）により連続して堆積した後、フォトリソグラフィプロセスによって真性半導体膜および不純物がドープされた半導体膜をパターニングしてもよい。このときのアモルファスＳｉ膜のパターン形状は、半導体層１４に含まれるアモルファスシリコン層の形状と同じである。
【０１３０】  この製造方法によると、島状の半導体層１４を有する液晶表示パネルを製造することができる。すなわち、第１透明基板１１の法線方向から見たとき、ソースバスラインＳの下に半導体層１４（真性半導体層と、不純物がドープされた半導体層とを含む）が形成されないので、ソースバスラインＳが形成されている領域の積層構造の厚さを低減することができる。これにより、ソースバスラインＳ上における共通電極２６ａの高さと、画素開口部における共通電極２６ａの高さとの差を小さくすることができ、例えばソースバスラインＳ近傍における段差に起因する液晶分子の配向の乱れを抑制することができる。
【０１３１】  また、ＴＦＴ１７は、アモルファスシリコンＴＦＴ（ａ−Ｓｉ  ＴＦＴ）、ポリシリコンＴＦＴ（ｐ−Ｓｉ  ＴＦＴ）、マイクロクリスタリンシリコンＴＦＴ（μＣ−Ｓｉ  ＴＦＴ）などの公知のＴＦＴであってよく、酸化物半導体層を有するＴＦＴ（酸化物ＴＦＴ）であってもよい。半導体層１４は、不純物がドープされた半導体層を含まなくてもよい。半導体層１４は、積層構造を有しなくてもよい。上記のように、ＴＦＴ１７がアモルファスシリコンＴＦＴである場合には、半導体層１４はアモルファスＳｉ層とｎ+アモルファスＳｉ層との積層構造を有することが好ましいが、例えばＴＦＴ１７が酸化物ＴＦＴである場合には、半導体層１４は酸化物半導体層の単層構造であってもよい。半導体層１４が単層構造である場合には、例えば、半導体層１４は、チャネル領域１４ｉを除いてソースメタル層１６と同じパターン形状を有していてもよい。この場合は、多階調マスクを用いることによって、半導体層１４およびソースメタル層（第２メタル層）１６を１枚のフォトマスクで形成することが可能である。すなわち、半導体膜および第２の導電膜を同一のフォトマスクを用いたフォトリソグラフィプロセスでパターニングした後、チャネル領域の第２の導電膜を除去すればよい。
【０１３２】  半導体層１４は、酸化物半導体を含んでもよい。半導体層１４は、酸化物半導体層であってもよい。
【０１３３】  酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
【０１３４】  酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。
【０１３５】  非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４−００７３９９号公報に記載されている。参考のために、特開２０１４−００７３９９号公報の開示内容の全てを本明細書に援用する。
【０１３６】  酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体等、酸化物半導体を含む活性層を有するチャネルエッチ型のＴＦＴを、「ＣＥ−ＯＳ−ＴＦＴ」と呼ぶことがある。
【０１３７】  Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体が好ましい。
【０１３８】  なお、結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４−００７３９９号公報、特開２０１２−１３４４７５号公報、特開２０１４−２０９７２７号公報などに開示されている。参考のために、特開２０１２−１３４４７５号公報および特開２０１４−２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、複数の画素を含む表示領域の周辺に、表示領域と同じ基板上に設けられる駆動回路に含まれるＴＦＴ）および画素ＴＦＴ（画素に設けられるＴＦＴ）として好適に用いられる。
【０１３９】  酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ2Ｏ3−ＳｎＯ2−ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系半導体、Ｇａ−Ｚｎ−Ｏ系半導体などを含んでいてもよい。
【０１４０】  ＴＦＴ１７は、例示したチャネルエッチ型のＴＦＴに限られない。ＴＦＴ１７は、エッチストップ型のＴＦＴであってもよい。「チャネルエッチ型のＴＦＴ」では、例えば図３（ａ）に示されるように、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、半導体層の上面と接するように配置されている。チャネルエッチ型のＴＦＴは、例えば半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。一方、チャネル領域上にエッチストップ層が形成されたＴＦＴ（エッチストップ型ＴＦＴ）では、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のＴＦＴは、例えば半導体層のうちチャネル領域となる部分を覆うエッチストップ層（例えば、二酸化珪素（ＳｉＯ2）膜や窒化珪素（ＳｉＮx）等）を形成した後、半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン電極は、例えばエッチストップ層に形成したコンタクトホール内で、半導体層と接する。
【０１４１】  続いて、本実施形態における液晶表示パネルの改変例を説明する。
【０１４２】  図８および図９に、液晶表示パネル１００の改変例である液晶表示パネル１００Ａを示す。図８は、液晶表示パネル１００Ａの表示領域の構造を模式的に示す平面図である。図９は、液晶表示パネル１００Ａの対向基板３０の平面図であり、遮光層（ブラックマトリクス）３２を示す図である。
【０１４３】  液晶表示パネル１００Ａは、遮光層３２が有する開口部３２ｏの面積において、液晶表示パネル１００よりも大きい。すなわち、液晶表示パネル１００Ａは、液晶表示パネル１００よりも高い画素開口率を有する。例えば、液晶表示パネル１００Ａの画素開口率は、液晶表示パネル１００の画素開口率よりも２８％程度高い。例えば、液晶表示パネル１００において、遮光層３２の、ゲートバスラインＧを覆う第２部分３２ｂの幅ｗ３２ｂは、５３．５μｍであるのに対し、液晶表示パネル１００Ａにおいて、遮光層３２の第２部分３２ｂの幅ｗ３２ｂは、２０μｍである。
【０１４４】  液晶表示パネル１００Ａは、ゲート電極１２ｇ、ソース電極１６ｓおよびドレイン電極１６ｄの形状においても液晶表示パネル１００と異なる。これにより、遮光層３２の開口部３２ｏの面積を液晶表示パネル１００よりも向上させることができる。また、ドレイン電極１６ｄと画素電極２２ａとを接続するためのドレイン引出配線１６ｄｅを、共通電極２６ａのスリット２６ａｓの端部に重なるように設けることにより、ゲートバスラインＧからの電界に起因して生じる液晶分子の配向乱れを抑制することができ、表示品位の低下を効果的に防ぐことができる。
【０１４５】  このような構成を有する液晶表示パネル１００Ａにおいても、液晶表示パネル１００と同様の効果を得ることができる。
【０１４６】  （実施形態２）  図１０および図１１に、本実施形態における液晶表示パネル２００を示す。図１０および図１１は、液晶表示パネル２００の表示領域の構造を模式的に示す平面図および断面図であり、図１１（ａ）および（ｂ）は、それぞれ、図１０中の１１Ａ−１１Ａ’線および１１Ｂ−１１Ｂ’線に沿った、液晶表示パネル２００の断面構造を示す図である。なお、以下の説明では、液晶表示パネル２００が実施形態１における液晶表示パネル１００と異なる点を中心に説明を行う。以降の実施形態においても同様である。
【０１４７】  液晶表示パネル２００は、図１０および図１１に示すように、スペーサ５０の構成において、実施形態１における液晶表示パネル１００と異なっている。液晶表示パネル２００において、対向基板３０は、アクティブマトリクス基板１０側に突き出た複数の突起状構造体３９を有し、複数のスペーサ５０は、複数の突起状構造体３９のいずれかをさらに含むスペーサ５０を含む。すなわち、複数のスペーサ５０は、有機絶縁層２５の一部と、突起状構造体３９とを含むスペーサ５０を含む。突起状構造体３９は、例えば感光性樹脂から形成された有機絶縁膜から形成されている。
【０１４８】  液晶表示パネル２００は、遮光層３２の面積を大きくすることなく、すなわち、開口率を低下させることなく、スペーサの周辺の配向膜が十分に配向処理されないことに起因した表示品位の低下を抑制することができる。
【０１４９】  また、液晶表示パネル２００においては、液晶表示パネルに加えられる振動や外部からの力の影響で、対向基板３０に設けられた突起状構造体３９によって、アクティブマトリクス基板１０に設けられた第１配向膜２７が部分的に剥がれることに起因した表示品位の低下を抑制することができる。以下、図１２を参照してこの効果をより具体的に説明する。
【０１５０】  図１２は、比較例２の液晶表示パネル９００Ｂの表示領域の構造を模式的に示す断面図である。比較例２の液晶表示パネル９００Ｂは、スペーサが設けられている位置が異なる点を除いて、液晶表示パネル２００と同じ構造を有する。比較例２の液晶表示パネル９００Ｂは、スペーサ５０の構成を除いて、比較例１の液晶表示パネル９００Ａ（図６および図７参照）と同じ構造を有する。比較例２の液晶表示パネル９００Ｂの説明において、図６を参照することがある。
【０１５１】  比較例２の液晶表示パネル９００Ｂにおいて、スペーサ９５０近傍（図６の点線で示す領域）において、表示品位が低下する原因の１つは、図６および図７を参照して説明したように、スペーサの周辺の配向膜が十分に配向処理されていないことがあることがわかった。
【０１５２】  原因の他の１つは、比較例２の液晶表示パネル９００Ｂに加えられる振動や外部からの力によって、配向膜が部分的に剥がれることであることがわかった。具体的には、振動や力の影響で、対向基板３０に設けられたスペーサ９５０によって、アクティブマトリクス基板１０に設けられた第１配向膜２７が部分的に剥がれることがある。配向膜が部分的に剥がれると、配向膜が剥がれた部分では液晶分子の配向が乱れることがあり、また、配向膜から剥がれた配向膜片が液晶層中に混在することによっても液晶分子の配向が乱れることがあった。このような液晶分子の配向の乱れた部分が遮光層（ブラックマトリクス）によって覆われていないと、表示にざらつきが生じる等表示品位の低下が生じることがあった。
【０１５３】  例えば、自動車や航空機等の乗り物に搭載される液晶表示パネルにおいては、振動の影響が顕著である。また、タッチパネルまたはデジタイザと組み合わせた液晶表示パネルにおいては、ユーザーの指や入力用ペン（例えばスタイラスやデジタイザペンと呼ばれるものを含む。）でパネルに触れることにより加えられる力の影響があると考えられる。タッチパネルには、外付け型（観察者側に配置された偏光板のさらに観察者側にタッチパネルを配置したもの）と、オンセル型およびインセル型とがある。（オンセル型およびインセル型をまとめて、内蔵型と呼ぶこともある。）これらの内、オンセル型およびインセル型のタッチパネルにおいて、配向膜が剥がれることがあるという問題が生じやすい。外付け型においても、表示パネルとタッチパネルの間に空隙が無い構成の場合、同様の問題が生じやすい。ここで、セルは表示セル（以下では、「表示パネル」という。）を指し、例えば、液晶表示パネルは、液晶層を間に介して互いに対向する一対の基板（例えばアクティブマトリクス基板と対向基板）を含み、偏光板を含まない。オンセル型は、偏光板と液晶表示パネルの対向基板との間にタッチパネル機能を担う層を有するものをいい、インセル型は、液晶表示パネルの対向基板の液晶層側またはアクティブマトリクス基板にタッチパネル機能を担う層を有するものをいう。
【０１５４】  一般的に、スペーサは、対向基板に設けられた遮光層（ブラックマトリクス）と重なるように設けられている。従って、配向膜が部分的に剥がれても、液晶分子の配向が乱れた箇所が、遮光層（ブラックマトリクス）と重なっていれば、表示品位の低下は生じない。しかしながら、例えば上述した振動や外部から加えられる力の影響によって、（少なくとも一時的に）アクティブマトリクス基板１０と対向基板３０との位置がずれたり、基板がたわんだりすると、配向膜が剥がれた箇所が、スペーサ９５０が設けられている箇所の周辺にまで及びやすくなる。配向膜が剥がれて液晶分子の配向が乱れた箇所が、図６の点線で示すように、遮光層（ブラックマトリクス）が設けられた箇所以外の箇所にまで及ぶと、表示品位の低下が生じ得る。アクティブマトリクス基板１０の液晶層４０側は、対向基板３０の液晶層４０側に比べて一般的に平坦性が低いので、対向基板３０がスペーサを有すると、振動や外部から加えられる力によってスペーサ５０によって第１配向膜２７が部分的に剥がれるという問題が生じやすい。例えば、特定の位置（例えばＴＦＴ１７と重なる部分）の第１配向膜２７が剥がれることがある。詳細は後述する。
【０１５５】  また、図１２に示すように、スペーサ９５０が設けられている箇所よりも、無機絶縁層２３の高さが高い点（例えばＴＦＴ１７と重なる部分）がスペーサ９５０の近傍にあると、（少なくとも一時的に）アクティブマトリクス基板１０と対向基板３０との位置がずれたり、基板がたわんだりすることによって、スペーサ９５０が設けられている箇所の周辺の第１配向膜２７が剥がれるという問題が生じやすいことがわかった。スペーサ９５０は、いわゆるメインスペーサであってもサブスペーサであっても、上記問題が生じる。また、図１２にはＴＦＴ１７に重なるように有機絶縁層２５が形成されている構成を示しているが、上記問題が生じるのはこのような液晶表示パネルに限られない。有機絶縁層２５がＴＦＴ１７に重ならない液晶表示パネルであっても、上記問題が生じることがある。ＴＦＴ１７は多数の層が積層された積層構造を有するので、一般的に、無機絶縁層２３の高さは、ＴＦＴ部分において他の部分よりも高いからである。
【０１５６】  振動や外部から加えられる力によって配向膜が部分的に剥がれるという問題が生じ得る液晶表示パネルは、縦電界モードまたは横電界モードのいずれであってもよいし、液晶層が含む液晶材料および配向膜の配向処理方法も問わない。
【０１５７】  以上のような原因によって、比較例２の液晶表示パネル９００Ｂは、スペーサ９５０近傍の図６の点線で示す領域において、液晶分子の配向が乱れ、表示品位が低下することが多い。
【０１５８】  再び図１０および図１１を参照して、本発明の実施形態２による液晶表示パネル２００が上記の問題、特に、振動や外部から加えられる力によって配向膜が部分的に剥がれることによって表示品位が低下するという問題を解決できることを説明する。
【０１５９】  液晶表示パネル２００の表示領域に設けられたスペーサ５０のそれぞれは、アクティブマトリクス基板１０の法線方向から見たとき、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄの少なくとも一方と重なるように配置されている点において、比較例２の液晶表示パネル９００Ｂと異なる。すなわち、スペーサ５０のそれぞれは、アクティブマトリクス基板１０の法線方向から見たとき、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄの少なくとも一方と重なるように配置されている。
【０１６０】  図１１（ａ）と図１２とを見比べると分かるように、液晶表示パネル２００においてスペーサ５０が設けられている箇所は、比較例２の液晶表示パネル９００Ｂにおいてスペーサ９５０が設けられている箇所よりも、アクティブマトリクス基板１０の無機絶縁層２３の高さが高い。液晶表示パネル２００においてスペーサ５０が設けられている箇所は、典型的には表示領域１００ｄ内で無機絶縁層２３の高さが最も高い場所である。従って、スペーサ５０が設けられている箇所の無機絶縁層２３の高さよりも、スペーサ５０の近傍の無機絶縁層２３の高さの方が小さい。液晶表示パネル２００は、例えばアクティブマトリクス基板１０と対向基板３０との位置がずれたり、基板がたわんだりすることによって、スペーサ５０が設けられている箇所の周辺の第１配向膜２７が剥がれるという問題の発生を抑制することができる。液晶表示パネル２００は、開口率を低下させることなく、スペーサ周辺の配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる。
【０１６１】  図１１（ａ）と図１２とを見比べると分かるように、比較例２の液晶表示パネル９００Ｂにおいてスペーサ９５０が設けられている箇所のアクティブマトリクス基板１０の表面は、液晶表示パネル２００においてスペーサ５０が設けられている箇所のアクティブマトリクス基板１０の表面よりも平らである。すなわち、比較例２の液晶表示パネル９００Ｂにおいてスペーサ９５０が設けられている箇所では、アクティブマトリクス基板１０は、ゲートメタル層１２、半導体層１４およびソースメタル層１６を含まない積層構造を有するので、アクティブマトリクス基板１０の表面の凹凸が少ない。スペーサを対向基板３０に設ける際には、液晶層４０の厚さを均一に制御する観点から、比較例２の液晶表示パネル９００Ｂのように、アクティブマトリクス基板１０の液晶層４０側の表面の凹凸が少ない場所を選んで設けることが多かった。
【０１６２】  比較例２の液晶表示パネル９００Ｂのスペーサ９５０は、対向基板３０に設けられた突起状構造体３９であり、有機絶縁層２５を含まない。これに対して、液晶表示パネル２００のスペーサ５０は、有機絶縁層２５の一部と突起状構造体３９とを含むので、液晶表示パネル２００においては、比較例２の液晶表示パネル９００Ｂよりも、突起状構造体３９の高さを低くすることができる。スペーサ５０の高さとスペーサ９５０の高さとの差Δ２（図１１（ａ）参照）は、例えば、ゲートメタル層１２、半導体層１４、ソースメタル層１６および有機絶縁層２５の厚さの和にほぼ等しい。液晶表示パネル２００は、突起状構造体３９を形成する材料のコストを削減することが可能である。また、突起状構造体３９をパターニングするフォトリソグラフィプロセスにおいて、線幅ばらつきやテーパ形状を制御しやすいという利点が得られる。さらに、第２配向膜３７の配向処理を行うときに、突起状構造体３９の周辺において十分に配向処理されないという問題の発生を抑制することができる。
【０１６３】  液晶表示パネル２００のスペーサ５０は、有機絶縁層２５の厚さと突起状構造体３９の高さの和によって、アクティブマトリクス基板１０と対向基板３０とのギャップを保持する。有機絶縁層２５の厚さを大きくすると、スペーサ５０周辺の第１配向膜２７が突起状構造体３９によって剥がれるという問題の発生をより効果的に抑制することができる。スペーサ５０が設けられている箇所と、スペーサ５０の周辺との、第１透明基板１１上に設けられている積層構造の高さの差（例えば図１１（ａ）に示すΔ２またはΔ３）が大きいと、スペーサ５０周辺の第１配向膜２７が突起状構造体３９によって剥がれるという問題の発生をより効果的に抑制することができるからである。
【０１６４】  液晶表示パネル２００の製造工程においては、有機絶縁層２５を形成する際に多階調マスクを用いる必要がない。対向基板３０の表面に第２配向膜３７を形成する前に、突起状構造体３９を形成する。突起状構造体３９の形成は、具体的には、第２透明基板３１上に有機絶縁膜を堆積した後、有機絶縁膜をパターニングすることによって行う。有機絶縁膜の材料としては、例えば、ネガ型またはポジ型の感光性樹脂（フォトレジスト）を用いることができる。
【０１６５】  続いて、本実施形態における液晶表示パネルの改変例を説明する。
【０１６６】  図１３に、液晶表示パネル２００の改変例である液晶表示パネル２００Ａを示す。図１３は、液晶表示パネル２００Ａの表示領域の構造を模式的に示す平面図である。
【０１６７】  液晶表示パネル２００Ａは、ソースバスラインＳが有機絶縁層２５に覆われていない部分を有する点において、液晶表示パネル２００と異なる。ソースバスラインＳの内、スペーサ５０の近傍部分は有機絶縁層２５に覆われていない。ソースバスラインＳが形成されている領域の内、有機絶縁層２５に覆われていない部分は、スペーサが設けられている箇所に対して、第１透明基板１１上に設けられている積層構造の高さの差が大きい。従って、液晶表示パネル２００Ａは、スペーサ５０周辺の第１配向膜２７が突起状構造体３９によって剥がれるという問題の発生を効果的に抑制することができる。
【０１６８】  ソースバスラインＳが有機絶縁層２５に覆われていない部分を有することで以下の効果を得ることもできる。例えば、第１配向膜２７を形成する前に、アクティブマトリクス基板１０を洗浄する際に、洗浄液が特定の位置に留まることを抑制することができる。また、滴下法によって第１配向膜２７を形成する場合、配向膜が均一に広がりやすくなるので、配向膜の塗布むらを抑制することができる。
【０１６９】  ソースバスラインＳの内、有機絶縁層２５に覆われていない部分のｙ軸方向における長さｗ２５ｓは、例えば１０μｍである。既に説明したように、ソースバスラインＳの内、有機絶縁層２５に覆われていない部分の面積が大きくなると、上記のソースバスライン負荷の低減する効果およびソースバスラインＳと共通電極２６ａとの間のリーク電流を抑制する効果は小さくなり得る。ソースバスラインＳの内、有機絶縁層２５に覆われていない部分の長さｗ２５ｓは、ソースドライバの駆動能力や画素数、解像度等を考慮して適宜設定すればよい。
【０１７０】  なお、ソースバスラインＳが有機絶縁層２５に覆われていない部分は図１３の例に限られない。例えば、各画素Ｐの第１ドメインＰ１と第２ドメインＰ２との境界部分に有機絶縁層２５に覆われていない部分を設けてもよい。
【０１７１】  このような構成を有する液晶表示パネル２００Ａにおいても、液晶表示パネル２００と同様の効果を得ることができる。
【０１７２】  図１４に、液晶表示パネル２００の改変例である液晶表示パネル２００Ｂを示す。図１４は、液晶表示パネル２００Ｂの表示領域の構造を模式的に示す平面図である。
【０１７３】  液晶表示パネル２００Ｂのスペーサ５０は、互いに異なる高さを有する第１スペーサ５１および第２スペーサ５２を含む。液晶表示パネル２００Ｂにおいて、有機絶縁層２５の内スペーサ５０を構成する部分の厚さを互いに異ならせることによって第１スペーサ５１および第２スペーサ５２を形成している。第１スペーサ５１は、有機絶縁層２５の一部２５ａと、突起状構造体３９とを有し、第２スペーサ５２は、有機絶縁層２５の一部２５ｂと、突起状構造体３９とを有する。第１スペーサ５１および第２スペーサ５２を構成する有機絶縁層２５の一部２５ａおよび２５ｂの厚さは互いに異なる。第１スペーサ５１および第２スペーサ５２を構成する突起状構造体３９の高さは互いに同じである。
【０１７４】  例示した構成に限られず、有機絶縁層２５の厚さは第１スペーサ５１および第２スペーサ５２において互いに同じとしたまま、突起状構造体３９の高さを互いに異ならせることによって第１スペーサ５１および第２スペーサ５２を形成してもよい。
【０１７５】  このような構成を有する液晶表示パネル２００Ｂにおいても、液晶表示パネル２００と同様の効果を得ることができる。
【０１７６】  図１５に、液晶表示パネル２００の改変例である液晶表示パネル２００Ｃを示す。図１５は、液晶表示パネル２００Ｃの表示領域の構造を模式的に示す平面図である。
【０１７７】  液晶表示パネル２００Ｃは、遮光層３２が有する開口部３２ｏの面積において、液晶表示パネル２００よりも大きい。すなわち、液晶表示パネル２００Ｃは、液晶表示パネル２００よりも高い画素開口率を有する。液晶表示パネル２００Ｃが有する遮光層（ブラックマトリクス）３２は、図９に示す液晶表示パネル１００Ａが有するものと同じであってよい。例えば、液晶表示パネル２００Ｃの画素開口率は、液晶表示パネル２００の画素開口率よりも２８％程度高い。例えば、液晶表示パネル２００において、遮光層３２の、ゲートバスラインＧを覆う第２部分３２ｂの幅ｗ３２ｂは、５３．５μｍであるのに対し、液晶表示パネル２００Ｃにおいて、遮光層３２の第２部分３２ｂの幅ｗ３２ｂは、２０μｍである。
【０１７８】  液晶表示パネル２００Ｃは、ゲート電極１２ｇ、ソース電極１６ｓおよびドレイン電極１６ｄの形状においても液晶表示パネル２００と異なる。これにより、遮光層３２の開口部３２ｏの面積を液晶表示パネル２００よりも向上させることができる。また、ドレイン電極１６ｄと画素電極２２ａとを接続するためのドレイン引出配線１６ｄｅを、共通電極２６ａのスリット２６ａｓの端部に重なるように設けることにより、ゲートバスラインＧからの電界に起因して生じる液晶分子の配向乱れを抑制することができ、表示品位の低下を効果的に防ぐことができる。
【０１７９】  このような構成を有する液晶表示パネル２００Ｃにおいても、液晶表示パネル２００と同様の効果を得ることができる。
【０１８０】  （実施形態３）  図１６に、本実施形態における液晶表示パネル３００を示す。図１６は、液晶表示パネル３００の表示領域の構造を模式的に示す平面図である。
【０１８１】  液晶表示パネル３００は、図１６に示すように、共通電極２６ａが有するスリット２６ａｓが延びる方向において、実施形態１における液晶表示パネル１００と異なる。液晶表示パネル３００の共通電極２６ａのスリット２６ａｓは、図１６のｘ軸方向にほぼ平行な方向に延びる。従って、液晶層４０が、誘電異方性が正のネマチック液晶材料を含むときは、第１配向膜２７および第２配向膜３７によって規定される配向規制方向Ｄ１およびＤ２は、図示するように、例えば、アクティブマトリクス基板１０の法線方向から見たとき、ｘ軸方向に平行または反平行である。
【０１８２】  液晶表示パネル３００は、遮光層３２の面積を大きくすることなく、すなわち、開口率を低下させることなく、スペーサの周辺の配向膜が十分に配向処理されないことに起因した表示品位の低下を抑制することができる。
【０１８３】  特に、液晶層４０が、誘電異方性が正のネマチック液晶材料を含むときは、図１６の左右方向（図１６のｘ軸方向）に配向処理を行うので、液晶表示パネル３００においては、スペーサの周辺の配向膜が十分に配向処理されないことによる表示品位の低下という問題が発生し難い。図１６の左右方向に配向処理をしたときにスペーサ５０の陰になる部分は、遮光層３２の内のゲートバスラインＧを覆う第２部分３２ｂによって覆われているからである。また、例えば広い視野角を得るために観察者側に位相差フィルムを配置する構成の場合、液晶表示パネル３００は、液晶表示パネル１００よりも、上下方向に比べて、左右方向における視角が広い（高いコントラストが得られる領域が広い）特性を獲得しやすい傾向にある。液晶表示パネル３００は、例えば、横長の液晶表示パネルや、自動車のインパネ（インストルメント・パネル）や航空機のコックピット等、上下方向よりも左右方向の視角特性が重要視される液晶表示パネルに好適に用いられる。ただし、液晶表示パネル３００の画素開口率は、液晶表示パネル１００の画素開口率よりも劣る場合があるので、画素開口率を向上させるためには、適宜以下の改変例を適用することが好ましい。なお、位相差フィルムは、観察者側とは反対側、すなわち光源（バックライト）側に配置される場合もある。
【０１８４】  本実施形態における液晶表示パネルの改変例を説明する。
【０１８５】  図１７に、液晶表示パネル３００の改変例である液晶表示パネル３００Ａを示す。図１７は、液晶表示パネル３００Ａの表示領域の構造を模式的に示す平面図である。
【０１８６】  液晶表示パネル３００Ａは、遮光層３２が有する開口部３２ｏの面積において、液晶表示パネル３００よりも大きい。すなわち、液晶表示パネル３００Ａは、液晶表示パネル３００よりも高い画素開口率を有する。例えば、液晶表示パネル３００Ａの画素開口率は、液晶表示パネル３００の画素開口率よりも４４％程度高い。例えば、液晶表示パネル３００において、遮光層３２の、ゲートバスラインＧを覆う第２部分３２ｂの幅ｗ３２ｂは、５３．５μｍであるのに対し、液晶表示パネル３００Ａにおいて、遮光層３２の第２部分３２ｂの幅ｗ３２ｂは、２０μｍである。また、液晶表示パネル３００は、各画素Ｐの第１ドメインＰ１と第２ドメインＰ２との間に遮光層３２を有するが、液晶表示パネル３００Ａは有しない。
【０１８７】  液晶表示パネル３００Ａは、ゲート電極１２ｇ、ソース電極１６ｓおよびドレイン電極１６ｄの形状においても液晶表示パネル３００と異なる。これにより、遮光層３２の開口部３２ｏの面積を液晶表示パネル３００よりも向上させることができる。また、ドレイン電極１６ｄと画素電極２２ａとを接続するためのドレイン引出配線１６ｄｅを、共通電極２６ａのスリット２６ａｓの端部に重なるように設けることにより、ゲートバスラインＧからの電界に起因して生じる液晶分子の配向乱れを抑制することができ、表示品位の低下を効果的に防ぐことができる。
【０１８８】  このような構成を有する液晶表示パネル３００Ａにおいても、液晶表示パネル３００と同様の効果を得ることができる。
【０１８９】  図１８に、液晶表示パネル３００Ａの改変例である液晶表示パネル３００Ｂを示す。図１８は、液晶表示パネル３００Ｂの表示領域の構造を模式的に示す平面図である。
【０１９０】  液晶表示パネル３００Ｂは、スペーサ５０の構成において、液晶表示パネル３００Ａと異なる。液晶表示パネル３００Ｂの複数のスペーサ５０のそれぞれは、実施形態２と同様に、有機絶縁層２５の一部と、突起状構造体３９とを含む。液晶表示パネル３００Ｂが有するスペーサ５０は、実施形態２と同じであってよい。
【０１９１】  このような構成を有する液晶表示パネル３００Ｂにおいても、液晶表示パネル３００と同様の効果を得ることができる。さらに、液晶表示パネル３００Ｂは、開口率を低下させることなく、スペーサ周辺の配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる。
【０１９２】  （実施形態４）  図１９および図２０に、本実施形態における液晶表示パネル４００を示す。図１９および図２０は、液晶表示パネル４００の表示領域の構造を模式的に示す平面図および断面図であり、図２０（ａ）および（ｂ）は、それぞれ、図１９中の２０Ａ−２０Ａ’線および２０Ｂ−２０Ｂ’線に沿った、液晶表示パネル４００の断面構造を示す図である。
【０１９３】  液晶表示パネル４００は、ＣＰＡモードの液晶表示パネルである点において、液晶表示パネル１００と異なる。液晶表示パネル４００においては、第２透明電極２６ａが画素電極として機能する。画素電極２６ａは、無機絶縁層２３に設けられたコンタクトホールＣＨにおいて、ドレイン電極１６ｄに電気的に接続されている。対向基板３０は、画素電極２６ａに対向するように設けられた対向電極３６を有する。対向電極３６は、透明な導電材料（例えばＩＴＯ）から形成されている。画素電極２６ａが画素ごとに独立に設けられているのに対し、対向電極３６は、例えば、図１９の上下方向（図１９のｙ軸に平行な方向）に連続した導電膜であり、画素列ごとに連続して形成された各対向電極３６は、例えば表示領域の周辺の非表示領域において互いに接続されており、すべての画素に共通する電位を供給する電極（共通電極）である。第１透明電極２２ａは、補助容量電極（透明ＣＳ電極）として機能する。
【０１９４】  液晶層４０は、垂直配向型の液晶層である。つまり、液晶層４０に含まれる液晶分子は、負の誘電異方性を有し、画素電極２６ａと対向電極３６との間に電圧が印加されていない状態において、基板面に対して略垂直に（典型的にはプレチルト角は８５°以上９０°未満である）配向する。第１配向膜２７および第２配向膜３７は、垂直配向膜である。
【０１９５】  各画素Ｐは、軸対称配向を呈する第１ドメインＰ１および第２ドメインＰ２を有する。対向基板３０には、アクティブマトリクス基板１０側に突き出た配向規制突起３５が、各ドメインの略中央に対応する領域に設けられている。配向規制突起３５は、各ドメイン内の液晶分子は軸対称配向させる。画素電極２６ａのエッジに生成される斜め電界も、液晶分子を軸対称に配向させるように作用する。
【０１９６】  液晶表示パネル４００は、遮光層３２の面積を大きくすることなく、すなわち、開口率を低下させることなく、振動や外部から加えられる力によって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる。
【０１９７】  続いて、本実施形態における液晶表示パネルの改変例を説明する。
【０１９８】  図２１および図２２に、液晶表示パネル４００の改変例である液晶表示パネル４００Ａを示す。図２１および図２２は、液晶表示パネル４００Ａの表示領域の構造を模式的に示す平面図および断面図であり、図２２（ａ）および（ｂ）は、それぞれ、図２１中の２２Ａ−２２Ａ’線および２２Ｂ−２２Ｂ’線に沿った、液晶表示パネル４００Ａの断面構造を示す図である。
【０１９９】  液晶表示パネル４００の補助容量電極２２ａは、画素列ごとに連続して形成されている。液晶表示パネル４００Ａでは、隣接する画素列の補助容量が接続配線１２ｃを介して互いに電気的に接続されている。接続配線１２ｃはゲートメタル層１２で形成される。接続配線１２ｃによって、２以上の補助容量電極２２ａを行方向において接続することによって低抵抗化できる。接続配線１２ｃは、行方向に隣接する任意の２つ補助容量電極２２ａを接続するように設けられ得る。同一の画素行である必要はなく、表示領域の全体にわたって、補助容量電極２２ａに供給される電圧を均一にできるように、必要に応じて、（画素行の数−１）個以上の接続配線１２ｃを形成すればよい。また、接続配線１２ｃによって画素開口率が低下し得るので、例えば液晶表示パネルの表示領域の面積等を考慮して、適宜接続配線１２ｃの数を調整すればよい。
【０２００】  （実施形態５）  先の実施形態では、液晶表示パネル１００の表示領域１００ｄについて主に説明した。本実施形態では、液晶表示パネル１００の非表示領域１００ｆについて説明する。図２３および図２４は、液晶表示パネル１００の非表示領域１００ｆの構造を模式的に示す平面図および断面図である。図２３は、図１の太い破線で囲まれた領域を拡大して示す図であり、図１と同様に、細い破線で表示領域１００ｄを表示している。図２４は、図２３中の２４Ａ−２４Ａ’線に沿った液晶表示パネル１００の非表示領域１００ｆの断面構造を示す図である。
【０２０１】  図１に示すように、液晶表示パネル１００の非表示領域１００ｆは、液晶層４０を包囲するシール部６８を含む。
【０２０２】  アクティブマトリクス基板１０は、非表示領域１００ｆにおいて、図２４に示すように、ゲートメタル層１２、ゲート絶縁層（「第１無機絶縁層」ということがある。）１３、半導体層１４、ソースメタル層１６、第１透明導電層２２、無機絶縁層（「第２無機絶縁層」ということがある。）２３、および有機絶縁層２５を有する。アクティブマトリクス基板１０は、非表示領域１００ｆにおいて、第２透明導電層２６をさらに有する。各層を形成する材料や各層の形成方法等の詳細は、表示領域１００ｄと共通する事項については説明を省略することがある。
【０２０３】  液晶表示パネル１００は、アクティブマトリクス基板１０と対向基板３０とのギャップを保持する複数のスペーサ５０を有し、複数のスペーサ５０は、表示領域１００ｄにある複数のスペーサと、非表示領域１００ｆにある複数のスペーサ５５とを含む。アクティブマトリクス基板１０の法線方向から見たとき、複数のスペーサ５５のそれぞれは、第１透明導電層２２および無機絶縁層２３と重なる。アクティブマトリクス基板１０の法線方向から見たとき、複数のスペーサ５５のそれぞれは、ゲートメタル層１２および／またはソースメタル層１６と重なる。複数のスペーサ５５のそれぞれは、有機絶縁層２５の一部を含む。
【０２０４】  既に説明したように、アクティブマトリクス基板１０の法線方向から見たとき、表示領域１００ｄにあるスペーサのそれぞれは、ＴＦＴ１７のソース電極１６ｓおよびドレイン電極１６ｄの少なくとも一方と重なる。すなわち、アクティブマトリクス基板１０の法線方向から見たとき、表示領域１００ｄにあるスペーサのそれぞれは、ゲートメタル層１２および／またはソースメタル層１６と重なる。また、既に説明したように、表示領域１００ｄにあるスペーサのそれぞれは、有機絶縁層２５の一部を含む。アクティブマトリクス基板１０の法線方向から見たとき、表示領域１００ｄにあるスペーサのそれぞれは、例えば図３（ａ）に示すように、第１透明導電層２２および無機絶縁層２３と重なる。
【０２０５】  このように、非表示領域１００ｆにあるスペーサ５５のそれぞれは、表示領域１００ｄにあるスペーサとほぼ同じ高さを有する。これにより、液晶表示パネル１００は、非表示領域１００ｆと、表示領域１００ｄの内、非表示領域１００ｆに隣接する部分とにおけるセルギャップを均一に保つことができる。また、スペーサ５５が設けられている箇所は、アクティブマトリクス基板１０が有する層の内、第２透明導電層２６以外の全ての層を含む積層構造を有し得るので、液晶表示パネル１００は、スペーサ５５を形成する材料の使用量を低減でき、製造コストを削減することができる場合もある。さらに、液晶表示パネル１００は、スペーサ５５の高さおよび体積を低減することができるので、低温気泡（真空気泡）の発生を抑制しやすくなる。
【０２０６】  非表示領域１００ｆにあるスペーサ５５の配置（位置および密度を含む）は任意であってよい。例えば、スペーサ５５は、シール部６８の内側に形成されていてもよいし、シール部６８に覆われていてもよい。非表示領域１００ｆにあるスペーサ５５の配置を適宜調節することによって、液晶表示パネル１００は以下の利点を有し得る。液晶表示パネル１００の製造工程において、一般に、複数枚の液晶表示パネルを含むマザーパネルを作製し、その後、マザーパネルを分断して各液晶表示パネルを取り出す工程が行われる。マザーパネルを分断する工程において、例えば、ホイールカッター等を用いてマザーガラス基板にスクライブ線（ガラス基板の表面の傷）を設けることによって、切断の起点とする。ホイールカッター等がマザーガラス基板の表面に接するときの加重によって、ガラス基板にたわみが生じることがある。ガラス基板のたわみが大きい場合、切断面のクラックやシール剥がれ等の原因となることがある。なお、ガラス基板のたわみの大きさは、例えば、セルギャップを保持するための部材の配置、シール部６８とスクライブ線との距離等に依存する。スクライブ線は、一般的にはシール部６８の外側に設けられるが、シール部６８と重なるように設けられてもよい。液晶表示パネル１００は、非表示領域１００ｆおよびその近傍において適切に配置されたスペーサ５０を有することによって、切断時の加重によってガラス基板にたわみが生じることを抑制することができる。
【０２０７】  また、液晶表示パネル１００は、非表示領域１００ｆにおいて、共通電極２６ａと、共通電極２６ａに共通電圧を供給する共通幹線とを電気的に接続する際に、第２透明導電層２６が欠損することを防ぐことによって、共通電圧の信号波形に鈍りが生じることを防ぎ、表示品位の低下を抑制することができる。共通幹線および共通幹線と共通電極との電気的接続について、以下で説明する。
【０２０８】  液晶表示パネル１００は、非表示領域１００ｆにおいて、第１透明電極２２ａまたは第２透明電極２６ａに接続され、ゲートメタル層１２の一部を含む第１共通幹線Ｔ１と、第１透明電極２２ａまたは第２透明電極２６ａに接続され、ソースメタル層１６の一部を含む第２共通幹線Ｔ２とを有する。共通幹線Ｔ１、Ｔ２は、例えば共通電極として機能する第２透明電極２６ａに電気的に接続されている。共通電極２６ａには、共通幹線Ｔ１および／またはＴ２から共通電圧が供給される。共通幹線は、例えばゲートメタル層１２と同じ導電膜またはソースメタル層１６と同じ導電膜をパターニングすることによって得られる。ここでは、ゲートメタル層１２で形成される共通幹線を第１共通幹線Ｔ１といい、ソースメタル層１６で形成される共通幹線を第２共通幹線Ｔ２という。図示する例では、シール部６８の内側に、表示領域１００ｄの４辺に沿って、第１共通幹線Ｔ１および／または第２共通幹線Ｔ２が設けられている。表示領域１００ｄの３辺に沿って第１共通幹線Ｔ１が設けられ、残りの１辺に沿って第２共通幹線Ｔ２が設けられている。第１共通幹線Ｔ１には、引出配線１２ｅを介して共通電圧が供給される。引出配線１２ｅは、例えばゲートメタル層１２で形成される。
【０２０９】  共通幹線は、ゲートメタル層１２および／またはソースメタル層１６の一部を有することが好ましい。共通幹線がゲートメタル層１２および／またはソースメタル層１６の一部を有すると、共通幹線を形成するために工程が増加することを抑制することができる。また、共通幹線がゲートメタル層１２および／またはソースメタル層１６の一部を有することにより、共通幹線を低抵抗化することができる。共通幹線は、ゲートメタル層１２および／またはソースメタル層１６の一部を含む積層構造を有していてもよい。共通幹線は、ゲートメタル層１２とソースメタル層１６との積層構造を有していてもよい。ゲートメタル層とソースメタル層との積層構造を有する共通幹線は、例えば本出願人による国際公開第２０１３／０７７２６２号に開示されている。共通幹線の配置および共通幹線と共通電極との電気的接続も、例示するものに限られない。２種類の共通幹線と共通電極との電気的接続関係は、例えば本出願人による国際公開第２０１３／０７７２６２号に開示されている。参考のために、国際公開第２０１３／０７７２６２号の開示内容の全てを本明細書に援用する。
【０２１０】  図には、第２透明電極２６ａが共通電極として機能する例を示すが、既に述べたように、液晶表示パネル１００において、第１透明電極２２ａが共通電極として機能してもよい。この場合は、第１共通幹線Ｔ１および第２共通幹線Ｔ２は、共通電極２２ａと電気的に接続され、共通電極２２ａには、共通幹線Ｔ１および／またはＴ２から共通電圧が供給される。
【０２１１】  非表示領域１００ｆに設けられたスペーサ５５を、設けられた場所および積層構造によって分類して説明する。以下で示すように、複数のスペーサ５５は、アクティブマトリクス基板１０の法線方向から見たとき、第１共通幹線Ｔ１および／または第２共通幹線Ｔ２と重なるスペーサ５５を含み得る。スペーサ５５は、メインスペーサおよびサブスペーサを含んでもよい。
【０２１２】  図２３および図２４に示すように、スペーサ５５Ａは、第１共通幹線Ｔ１および第２共通幹線Ｔ２と全て重なっている。すなわち、スペーサ５５Ａは、アクティブマトリクス基板１０の法線方向から見たとき、ゲートメタル層１２およびソースメタル層１６に全て重なる。
【０２１３】  スペーサ５５Ｂは、第２共通幹線Ｔ２と全て重なり、ゲートバスラインＧと重なっている。スペーサ５５Ｂは、アクティブマトリクス基板１０の法線方向から見たとき、ゲートメタル層１２またはソースメタル層１６に全て重なる。
【０２１４】  スペーサ５５Ｃは、第２共通幹線Ｔ２と全て重なり、ゲートメタル層１２から形成された柱部１２ｐと全て重なっている。スペーサ５５Ｄは、第１共通幹線Ｔ１と全て重なり、ソースメタル層１６から形成された柱部１６ｐと全て重なっている。スペーサ５５Ｃおよびスペーサ５５Ｄは、それぞれ、アクティブマトリクス基板１０の法線方向から見たとき、ゲートメタル層１２およびソースメタル層１６に全て重なる。スペーサ５５Ｃは、柱部１２ｐを含むことにより、スペーサ５５Ａおよびスペーサ５５Ｂと同じ高さを有する。スペーサ５５Ｄは、柱部１６ｐを含むことにより、スペーサ５５Ａおよびスペーサ５５Ｂと同じ高さを有する。なお、柱部１２ｐや柱部１６ｐは、アクティブマトリクス基板１０の法線方向から見たとき、図２３に示す正方形に限られず、長方形であってもよいし、他の多角形または円形であってもよい。
【０２１５】  スペーサ５５Ｅは、ソースバスラインＳと重なっている。スペーサ５５Ｅは、アクティブマトリクス基板１０の法線方向から見たとき、ソースメタル層１６と重なる。
【０２１６】  上述のように、非表示領域１００ｆにあるスペーサ５５のそれぞれは、表示領域１００ｄにあるスペーサとほぼ同じ高さを有するスペーサを含む。従って、非表示領域１００ｆの対向基板３０の積層構造は、表示領域１００ｄの対向基板３０の積層構造と同じであることが好ましい。図２４に示すように、対向基板３０は、非表示領域１００ｆにおいて、例えば、第２透明基板（例えばガラス基板）３１と、第２透明基板３１上に設けられた遮光層（ブラックマトリクス）３２と、カラーフィルタ層３３と、カラーフィルタ層３３を覆うオーバーコート層３４とを有する。つまり、図３に示す表示領域１００ｄの対向基板３０と同じ積層構造を有する。カラーフィルタ層３３は、例えば互いに異なる色の光を透過させる３種類のカラーフィルタ（第１カラーフィルタ、第２カラーフィルタおよび第３カラーフィルタ）を含んでもよい。カラーフィルタ層３３の積層構造は、図示する例に限られず任意であってよく、例えば、互いに異なる色の光を透過させる２以上のカラーフィルタを重ねてもよい。ただし、カラーフィルタ層３３の積層構造は、例示したものに限られず、表示領域１００ｄにおいてスペーサが設けられている箇所と、非表示領域１００ｆにおいてスペーサが設けられている箇所とで、等しいことが好ましい。さらに言い換えると、表示領域１００ｄにおいてスペーサが設けられている箇所と、非表示領域１００ｆにおいてスペーサが設けられている箇所とで対向基板３０の厚さ（対向基板３０の法線方向における厚さ）が互いに等しいことが好ましい。従って、例えば、表示領域１００ｄにおいてスペーサが設けられている箇所と、非表示領域１００ｆにおいてスペーサが設けられている箇所とで対向基板３０の厚さが互いに等しくなるように、オーバーコート層３４の厚さを適宜調整してもよい。例えば、互いに異なる色の光を透過させる２以上のカラーフィルタを重ねることによって、オーバーコート層３４を省略することも可能である。
【０２１７】  非表示領域１００ｆに設けられたスペーサ５５は、第２透明導電層２６と重ならないことが好ましい。既に説明したように、第２透明導電層２６は、無機絶縁層２３の上に形成され、第２透明導電層２６の一部は、有機絶縁層２５の上に形成されている。スペーサ５５が第２透明導電層２６と重なると、例えばスペーサ５５がメインスペーサである場合、第２透明導電層２６の一部が対向基板３０に接することがある。このとき、第２透明導電層２６が破損するおそれがある。また、破損した第２透明導電層２６の破片がリーク欠陥の原因となることがある。例えば、第２透明電極２６ａが画素電極として機能する場合、隣接する画素電極間にリークが発生する原因となることがある。また、静電気対策素子として設けられた二端子素子（ダイオード）に接続された配線が部分的に第２透明導電層２６を含んでいると、隣接する静電気対策素子間にリークが発生する原因となることがある。スペーサ５５が第２透明導電層２６と重ならないと、これらの問題の発生を抑制することができる。第１透明電極２２ａが共通電極として機能する場合であっても、スペーサ５５は、第２透明導電層２６と重ならないことが好ましい。
【０２１８】  図２３に示すように、例えば、第２透明導電層２６は開口部２６ｈを有し、スペーサ５５Ａ、スペーサ５５Ｂおよびスペーサ５５Ｃは、開口部２６ｈ内に設けられている。すなわち、スペーサ５５Ａ、５５Ｂ、および５５Ｃは、第２透明導電層２６と重ならない。スペーサ５５Ｄおよびスペーサ５５Ｅも、図示するように、第２透明導電層２６と重ならない。
【０２１９】  上述したように、液晶表示パネル１００を製造する方法として、半導体層１４、ソースメタル層１６および第１透明導電層２２を２枚のフォトマスクで形成する方法を用いることができる。この方法で製造した液晶表示パネル１００においては、アクティブマトリクス基板１０の法線方向から見たとき、ソースメタル層１６が形成されている領域には、ソースメタル層１６上に第１透明導電層２２が形成され、第２メタル層１６と第１透明導電層２２とは直接接している。アクティブマトリクス基板１０の法線方向から見たとき、ソースメタル層１６が形成されている領域には、ソースメタル層１６の下に半導体層１４が形成され、ソースメタル層１６と半導体層１４とは直接接している。従って、上記の方法で製造した液晶表示パネルにおいて、スペーサ（表示領域１００ｄに設けられたスペーサおよび非表示領域１００ｆに設けられたスペーサを含む）は、アクティブマトリクス基板１０の法線方向から見たとき、ソースメタル層１６および半導体層１４と重なり得る。スペーサ（表示領域１００ｄに設けられたスペーサおよび非表示領域１００ｆに設けられたスペーサを含む）は、アクティブマトリクス基板１０の法線方向から見たとき、ソースメタル層１６および第１透明導電層２２と重なってもよい。図２３では、ソースメタル層１６と、半導体層１４および第１透明導電層２２とが、同じ形状を有する例を示す。
【０２２０】  第１共通幹線Ｔ１または第２共通幹線Ｔ２と第２透明導電層２６との電気的接続について、説明する。液晶表示パネル１００の非表示領域１００ｆには、例えば以下のコンタクトホールが設けられている。
【０２２１】  ゲート絶縁層１３および無機絶縁層２３には、第１コンタクトホールＣＨ１が形成されている。第１コンタクトホールＣＨ１は、ゲート絶縁層１３に形成された開口部１３ａおよび無機絶縁層２３に形成された開口部２３ａから構成されている。第１コンタクトホールＣＨ１は、アクティブマトリクス基板１０の法線方向から見たとき、第１共通幹線Ｔ１に重なり、第２共通幹線Ｔ２に重ならない。すなわち、第１コンタクトホールＣＨ１は、第１共通幹線Ｔ１が露出するように形成されている。第１コンタクトホールＣＨ１によって、第１共通幹線Ｔ１と第２透明導電層２６とが電気的に接続される。
【０２２２】  無機絶縁層２３には、第２コンタクトホールＣＨ２が形成されている。第２コンタクトホールＣＨ２は、アクティブマトリクス基板１０の法線方向から見たとき、第２共通幹線Ｔ２に重なる。すなわち、第２コンタクトホールＣＨ２は、第２共通幹線Ｔ２が露出するように形成されている。第２コンタクトホールＣＨ２によって、第２共通幹線Ｔ２と第２透明導電層２６とが電気的に接続される。
【０２２３】  ゲート絶縁層１３、ソースメタル層１６および無機絶縁層２３には、第３コンタクトホールＣＨ３が形成されている。第３コンタクトホールＣＨ３は、ゲート絶縁層１３に形成された開口部１３ｃ、ソースメタル層に形成された１６ｃおよび無機絶縁層２３に形成された開口部２３ｃから構成されている。第３コンタクトホールＣＨ３は、アクティブマトリクス基板１０の法線方向から見たとき、第１共通幹線Ｔ１に重なる。すなわち、第３コンタクトホールＣＨ３は、第１共通幹線Ｔ１が露出するように形成されている。第３コンタクトホールＣＨ３によって、第１共通幹線Ｔ１と第２透明導電層２６とが電気的に接続される。
【０２２４】  無機絶縁層２３には、第４コンタクトホールＣＨ４が形成されている。第４コンタクトホールＣＨ４は、アクティブマトリクス基板１０の法線方向から見たとき、第２共通幹線Ｔ２に重なる。すなわち、第４コンタクトホールＣＨ４は、第２共通幹線Ｔ２が露出するように形成されている。第４コンタクトホールＣＨ４によって、第２共通幹線Ｔ２と第２透明導電層２６とが電気的に接続される。第２コンタクトホールＣＨ２は、アクティブマトリクス基板１０の法線方向から見たとき、ゲートメタル層１２と重ならないが、第４コンタクトホールＣＨ４は、アクティブマトリクス基板１０の法線方向から見たとき、ゲートメタル層１２と重なる。
【０２２５】  非表示領域１００ｆにある複数のスペーサ５５は、シール部６８の内側に形成されているスペーサ５５を含んでもよい。非表示領域１００ｆにある複数のスペーサ５５は、シール部６８に覆われているスペーサ５５を含んでもよい。
【０２２６】  非表示領域１００ｆにある複数のスペーサ５５が、シール部６８の内側にあるスペーサ５５およびシール部６８に覆われているスペーサ５５を含む場合、シール部６８の内側にあるスペーサ５５が設けられている箇所の有機絶縁層２５の高さと、シール部６８に覆われているスペーサ５５が設けられている箇所の有機絶縁層２５の高さとは、例えば互いにほぼ等しい。ここで、有機絶縁層２５の高さとは、アクティブマトリクス基板１０の法線方向における、第１透明基板１１の液晶層４０側の表面から有機絶縁層２５の液晶層４０側の表面までの距離をいう。
【０２２７】  シール部６８を形成するシール材としては、例えば光硬化性樹脂（熱硬化を併用するものを含む）が広く用いられている。シール材は、紫外線硬化性樹脂に限られず、他の波長の光（例えば可視光）で硬化する樹脂を用いてもよく、種々の光硬化性樹脂を好適に用いることができる。また、光硬化性樹脂とは、所定の波長の光を照射することによって硬化反応が進行する樹脂を指し、光硬化後に、さらに熱硬化を行うことが出来る樹脂を含む。熱硬化を併用することによって、一般に硬化物物性（硬度や弾性率）が向上する。さらに、シール材には、光硬化性樹脂とともに散乱性を付与するための粒子（充填剤）を混合してもよい。粒子を分散させたシール材は、光を散乱または拡散反射するので、シール材内のより広い部分に光を行き渡らせる効果が得られる。
【０２２８】  シール材は、アクティブマトリクス基板１０と対向基板３０との間の距離を保持する粒状スペーサを含んでもよい。ただし、非表示領域１００ｆにある複数のスペーサ５５が、シール部６８に覆われているスペーサ５５を含むと、シール材が粒状スペーサを含むことなく、セルギャップを均一に保ち得る。粒状スペーサを含まないシール材を用いると、アクティブマトリクス基板１０の表面高さに関係なく任意の場所にシール部６８を形成することができる。これにより、液晶表示パネル１００の狭額縁化を図ることができ、また、製造コストを削減することができる。ここで、アクティブマトリクス基板１０の表面高さとは、アクティブマトリクス基板１０の液晶層４０側の表面の、第１透明基板１１の液晶層４０側の表面からの、アクティブマトリクス基板１０の法線方向における距離をいう。
【０２２９】  シール材は、導電性粒子を含んでもよい。特に、縦電界モードの液晶表示パネルにおいて、導電性粒子を含むシール材を用いると、導電性粒子によってアクティブマトリクス基板１０と対向基板３０に形成された対向電極とを電気的に接続する転移部を形成することができる。
【０２３０】  上述のように、非表示領域１００ｆにおいて、スペーサ５５を第１共通幹線Ｔ１および／または第２共通幹線Ｔ２と重なるように配置することで、スペーサ５５のそれぞれがゲートメタル層１２および／またはソースメタル層１６と重なるように配置することができる。ただし、本発明の実施形態はこれに限られない。非表示領域１００ｆは、例えば、表示に寄与しないダミー画素のＴＦＴ、表示領域１００ｄの画素等に欠陥が無いか検査するために用いられる検査用ＴＦＴ、静電気対策素子として設けられた二端子素子（ダイオード）（ＴＦＴを含む）、駆動ＴＦＴ等を含み得る。非表示領域１００ｆにあるスペーサ５５は、上記のＴＦＴに重なるように設けられていてもよい。すなわち、スペーサ５５は、アクティブマトリクス基板１０の法線方向から見たとき、上記のＴＦＴのソース電極およびドレイン電極の少なくとも一方と重なるように設けられていてもよい。
【０２３１】  本実施形態は、実施形態１による液晶表示パネル１００の非表示領域１００ｆについて説明したが、本発明の実施形態はこれに限られない。他の実施形態による液晶表示パネルの非表示領域にももちろん適用することができ、この場合も同様の効果を得ることができる。実施形態４においてＣＰＡモードの液晶表示パネルについて説明したように、縦電界モードの液晶表示パネルにおいては、例えば、第２透明電極２６ａは画素電極として機能し、第１透明電極２２ａは補助容量電極として機能し得る。このとき上述した共通幹線は、補助容量電極に電気的に接続され、補助容量電極に補助容量電圧を供給する補助容量幹線として機能し得る。
【産業上の利用可能性】
【０２３２】  本発明の実施形態によると、液晶表示パネルの開口率を低下させることなく、フォトスペーサ近傍の液晶分子の配向の乱れに起因する表示品位の低下を抑制することができる。本発明の実施形態による液晶表示パネルは、横電界モードまたは縦電界モードの液晶表示パネルとして用いることができる。
【符号の説明】
【０２３３】  １０    アクティブマトリクス基板  １１    第１透明基板  １２    第１メタル層（ゲートメタル層）  １２ｇ    ゲート電極  １３    ゲート絶縁層（第１無機絶縁層）  １４    半導体層  １６    第２メタル層（ソースメタル層）  １６ｄ    ドレイン電極  １６ｓ    ソース電極  ２２    第１透明導電層  ２２ａ    第１透明電極  ２３    無機絶縁層（第２無機絶縁層）  ２５    有機絶縁層  ２６    第２透明導電層  ２６ａ    第２透明電極  ２６ａｓ    スリット  ２７    第１配向膜  ３０    対向基板  ３１    第２透明基板  ３２    遮光層  ３７    第２配向膜  ３９    突起状構造体  ４０    液晶層  ５０    スペーサ  ５１    第１スペーサ  ５２    第２スペーサ  ５５    スペーサ  １００ｄ    表示領域  １００ｆ    非表示領域  １００、１００Ａ    液晶表示パネル  ２００、２００Ａ、２００Ｂ、２００Ｃ    液晶表示パネル  ３００、３００Ａ、３００Ｂ    液晶表示パネル  ４００、４００Ａ    液晶表示パネル
【図１】
2017126438.tif 000003
【図２】
2017126438.tif 000004
【図３】
2017126438.tif 000005
【図４】
2017126438.tif 000006
【図５】
2017126438.tif 000007
【図６】
2017126438.tif 000008
【図７】
2017126438.tif 000009
【図８】
2017126438.tif 000010
【図９】
2017126438.tif 000011
【図１０】
2017126438.tif 000012
【図１１】
2017126438.tif 000013
【図１２】
2017126438.tif 000014
【図１３】
2017126438.tif 000015
【図１４】
2017126438.tif 000016
【図１５】
2017126438.tif 000017
【図１６】
2017126438.tif 000018
【図１７】
2017126438.tif 000019
【図１８】
2017126438.tif 000020
【図１９】
2017126438.tif 000021
【図２０】
2017126438.tif 000022
【図２１】
2017126438.tif 000023
【図２２】
2017126438.tif 000024
【図２３】
2017126438.tif 000025
【図２４】
2017126438.tif 000026
【国際調査報告】
2017126438.tif 000027
2017126438.tif 000028
2017126438.tif 000029
2017126438.tif 000030