(57)【要約】  半導体装置１は、第１の主面１０ＳＡに半導体回路１１が形成され、第２の主面１０ＳＢに開口があるビアＨ１０を有する半導体素子１０と、前記半導体素子１０の前記第１の主面１０ＳＡに配設され、前記ビアＨ１０の底面に一部が露出している、前記半導体回路１１と接続された第１の配線２１Ａと、前記第１の配線２１Ａを覆う第１の絶縁層２２Ａと、前記ビアＨ１０の底面において前記第１の配線２１Ａと接しているコンタクト部３０Ａから、前記ビアＨ１０の内部を介して、前記第２の主面１０ＳＢ上まで延設された再配線３０と、を具備し、前記第１の配線２１Ａに第１の貫通孔Ｈ２１Ａが形成されており、前記コンタクト部３０Ａが前記第１の配線２１Ａの複数の面と接している。
2017072871.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面に半導体回路が形成され、前記第１の主面と対向する第２の主面に開口があるビアを有する半導体素子と、
前記半導体素子の前記第１の主面に配設され、前記ビアの底面の一部を構成している、前記半導体回路と接続された第１の配線と、
前記第１の配線を覆う第１の絶縁層と、
前記ビアの底面において前記第１の配線と接しているコンタクト部から、前記ビアの内部を介して、前記第２の主面上まで延設された再配線と、を具備する半導体装置であって、
前記第１の配線に第１の貫通孔が形成されており、前記コンタクト部が、前記第１の配線の複数の面と接していることを特徴とする半導体装置。
【請求項２】
前記第１の配線に複数の第１の貫通孔が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の第１の貫通孔が、スリット状であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の絶縁層の上に配設された、前記半導体回路および前記第１の配線と接続された第２の配線を更に具備し、
前記第１の貫通孔が、前記第１の配線および前記第１の絶縁層を貫通しており、前記コンタクト部が前記第２の配線と接していることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２の配線を覆う第２の絶縁層を更に具備し、
前記第２の配線に、前記第１の配線の前記第１の貫通孔と直交する方向の複数のスリット状の第２の貫通孔が、形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記半導体回路が、受光回路で、
前記受光回路を覆っている前記第１の絶縁層が透明材料からなることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の主面に半導体回路が形成されており第２の主面に開口のあるビアを有する半導体素子と、前記ビアの底面のコンタクト部から第２の主面上まで延設された再配線と、を具備する半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の小型化および薄型化等の要求が高まっている。そこで、半導体素子を貫通する貫通配線を有するチップサイズパッケージ（ＣＳＰ）型の半導体装置が開発されている。日本国特開２０１０−２０５９２１公報には、半導体素子の半導体回路が形成された第１の主面の配線を、再配線を介して第２の主面まで延設した半導体装置が開示されている。再配線は、第２の主面に開口を有するビアの底面に露出している第１の主面の配線の裏面と接することで電気的に接続されている。【０００３】
上記半導体装置では、ビアの内面を覆っている絶縁層の一部がビアの底面にも残存している。このため再配線のビア底面のコンタクト部には凹凸がある。しかし、コンタクト部は、第１の主面の配線とは、その上面だけと接している。すなわち、ビアにおけるコンタクト部と第１の主面の配線との接触は、平坦面と平坦面との面接触である。このため、コンタクト部は接合強度が十分ではなかったり、コンタクト抵抗が増加したりして、信頼性が低下するおそれがあった。【０００４】
なお、日本国特開平５−０９７３０号公報には、ビアにおけるコンタクト抵抗を低減した半導体装置の製造方法が開示されている。上記半導体装置の製造方法では、コンタクト部分の表面積を増加するために、凹凸のある多結晶シリコン膜を配設した後、イオン打ち込みにより、多結晶シリコン膜を金属シリサイド下地層とする。すなわち、凹凸のある下地膜を配設した後に、ビアが形成される絶縁層が配設される。【０００５】
このため、上記半導体装置の製造方法を、半導体素子を貫通する貫通配線のコンタクト部に適用することはできない。また、ビアにおけるコンタクト部と第１の主面の配線との接触は、接触面に凹凸があっても、面と面との面接触であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２０５９２１号公報
【特許文献２】特開平５−０９７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態は、半導体素子のビアの底面のコンタクト部から第２の主面上まで延設された再配線の前記コンタクト部の接続信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の実施形態の半導体装置は、第１の主面に半導体回路が形成され、前記第１の主面と対向する第２の主面に開口があるビアを有する半導体素子と、前記半導体素子の前記第１の主面に配設され前記ビアの底面の一部を構成している前記半導体回路と接続された第１の配線と、前記第１の配線を覆う第１の絶縁層と、前記ビアの底面において前記第１の配線と接しているコンタクト部から前記ビアの内部を介して前記第２の主面上まで延設された再配線と、を具備し、前記第１の配線に第１の貫通孔が形成されており前記コンタクト部が前記第１の配線の複数の面と接している。
【発明の効果】
【０００９】
本発明の実施形態によれば、半導体素子のビアの底面のコンタクト部から第２の主面上まで延設された再配線の前記コンタクト部の接続信頼性の高い半導体装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態の半導体装置の上面図である。
【図２】第１実施形態の半導体装置の下面図である。
【図３】第１実施形態の半導体装置の図１のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】第１実施形態の半導体装置の第１の配線のビア付近の上面図である。
【図５Ａ】第１実施形態の半導体装置の図４のＶ−Ｖ線に沿った断面図である。
【図５Ｂ】第１実施形態の半導体装置の図４のＶ−Ｖ線に沿った断面図である。
【図５Ｃ】第１実施形態の半導体装置の図４のＶ−Ｖ線に沿った断面図である。
【図６】第２実施形態の半導体装置の第１の配線のビア付近の上面図である。
【図７】第２実施形態の半導体装置の図６のＶＩＩ−ＶＩＩ線に沿った断面図である。
【図８】第２実施形態の変形例１の半導体装置の第１の配線のビア付近の上面図である。
【図９】第２実施形態の変形例２の半導体装置の第１の配線のビア付近の上面図である。
【図１０】第３実施形態の半導体装置の断面図である。
【図１１】第４実施形態の半導体装置の第１の配線のビア付近の上面図である。
【図１２】第４実施形態の半導体装置の図１１のＸＩＩ−ＸＩＩ線に沿った断面図である。
【図１３】第４実施形態の半導体装置の導体層の積層構造を説明するための分解図である。
【発明を実施するための形態】
【００１１】
＜第１実施形態＞
以下、図面を参照して本発明の第１実施形態の半導体装置１について説明する。なお、以下の説明において、各実施形態に基づく図面は、模式的なものであり、各部分の厚さと幅との関係、夫々の部分の厚さの比率および相対角度などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、一部の構成要素の図示を省略する場合がある。
【００１２】
図１から図３に示すように、本実施形態の半導体装置１は、第１の主面１０ＳＡと第１の主面１０ＳＡと対向している第２の主面１０ＳＢとを有する半導体素子１０と、半導体素子１０の第１の主面１０ＳＡに配設された第１の配線２１Ａと、第１の配線２１Ａを覆う第１の絶縁層２２Ａと、第２の主面１０ＳＢまで延設された再配線３０と、を具備するチップサイズパッケージ型である。
【００１３】
半導体素子１０の第１の主面１０ＳＡには半導体回路１１が形成されている。本実施形態の半導体装置１は撮像装置で、半導体回路１１が、ＣＣＤまたはＣＭＯＳ受光回路等の受光回路である。
【００１４】
半導体素子１０の第１の主面１０ＳＡは酸化シリコン等の酸化物からなる絶縁層１５で覆われている。半導体回路１１は、絶縁層１５の上に配設された複数の第１の配線２１Ａと電気的に接続されている。第１の配線２１Ａは、半導体回路１１に駆動電力および駆動信号を伝送するとともに、半導体回路１１からの出力信号を伝送する。
【００１５】
なお、本発明の説明では、図３等においては、例えば、第１の主面（ＸＹ平面）１０ＳＡから遠ざかる方向（Ｚ軸増加方向）は、図中の下方向であるが、製造工程の順序に沿って「上方向」という。例えば、後述するように、第１の絶縁層２２Ａは複数の第１の配線２１Ａを配設後に複数の第１の配線２１Ａの「上」に配設される。
【００１６】
複数の第１の配線２１Ａは、第１の絶縁層２２Ａで覆われている。すなわち、半導体素子１０の第１の主面１０ＳＡには、第１の配線２１Ａと第１の絶縁層２２Ａとからなる多層膜２０が配設されている。
【００１７】
半導体素子１０には、第２の主面１０ＳＢに、開口がある複数のビアＨ１０が形成されている。ビアＨ１０は、シリコンからなる半導体素子１０を貫通している貫通孔であるが、底面は第１の主面１０ＳＡに配設された多層膜２０により塞がれているＴＳＶ(Trough Silicon Via)である。
【００１８】
第１の配線２１Ａの端部は、略矩形の接続電極となっている。そして、第１の主面１０ＳＡに配設された多層膜２０の裏面が、第２の主面１０ＳＢに形成されたビアＨ１０の底面を構成している。なお、ビアＨ１０の壁面等は、例えば、ＴＥＯＳから形成された酸化シリコン等からなる絶縁層３１で覆われている。
【００１９】
そして、半導体素子１０の第２の主面１０ＳＢには、それぞれのビアＨ１０の底面において、それぞれが第１の配線２１Ａと接しているコンタクト部３０Ａから、第２の主面１０ＳＢの上まで延設された複数の再配線３０が配設されている。再配線３０の端部には電極パッド３５が配設されている。
【００２０】
図４および図５Ａに示すように、第１の配線２１Ａの接続電極には、断面形状が略正方形の貫通孔Ｈ２１Ａが形成されている。なお、説明の都合上、貫通孔Ｈ２１Ａを第１の貫通孔という場合がある。
【００２１】
貫通孔Ｈ２１Ａがあるため、再配線３０のコンタクト部３０Ａの底面には凹凸がある。すなわち、コンタクト部３０Ａの凸部は第１の絶縁層２２Ａと接しており、凹部（平坦部）は、第１の配線２１Ａと接している。さらに、コンタクト部３０Ａは、第１の配線２１Ａの裏面だけでなく、貫通孔Ｈ２１Ａの壁面である第１の配線２１Ａの側面とも接している。すなわち、コンタクト部３０Ａは第１の配線２１Ａの複数の面と接している。
【００２２】
このため、半導体装置１のコンタクト部３０Ａの接続信頼性は高い。
【００２３】
次に、半導体装置１の製造方法について簡単に説明する。半導体装置１は、ウエハ状態で多数個が同時に作製され個片化される。
【００２４】
例えば、シリコンウエハの第１の主面１０ＳＡに複数の受光部１１が公知の半導体製造技術により形成される。そして、第１の主面１０ＳＡに例えば酸化シリコン等からなる絶縁層１５が配設される。次に、絶縁層１５の上に受光部１１と接続された複数の第１の配線２１Ａが配設される。なお、絶縁層１５は、少なくとも第１の配線２１Ａと基体（シリコン）との間だけに配設されていればよい。また、絶縁層１５が透明材料からなる場合には、受光部１１を保護するために、絶縁層１５が受光部１１を覆っていることが好ましい。
【００２５】
複数の第１の配線２１Ａは、例えば、スパッタ法により第１の主面１０ＳＡの全体に、銅等の低抵抗材料からなる膜を成膜後に、フォトリソグラフィ法により配設されたマスクを介してエッチング処理によりパターニングすることにより作製される。
【００２６】
半導体装置１では、第１の配線２１Ａのパターニングのときに、同時に、端部の接続電極の所定位置に貫通孔Ｈ２１Ａが形成される。すなわち、貫通孔Ｈ２１Ａはエッチング処理により形成される。なお、貫通孔Ｈ２１Ａは第１の配線２１Ａを配設後に、レーザー加工等により形成されてもよい。
【００２７】
次に第１の主面１０ＳＡに、複数の第１の配線２１Ａを覆うように、第１の絶縁層２２Ａが配設される。第１の絶縁層２２Ａは、寄生容量を小さくするために、例えば、酸化シリコンよりも低誘電率の材料、いわゆるＬｏｗ−ｋ材料を用いることが好ましい。半導体装置１では、第１の絶縁層２２Ａは、ポーラスＳｉＯＣ（ｋ＝２．７）である。ポーラスＳｉＯＣは、主にＳｉ−ＣＨ３基を多く含むメチル含有ポリシロキサンであり、ＣＨ３の存在により分子構造内に間隙を生じるために多孔質であり、比誘電率ｋが低い。
【００２８】
第１の絶縁層２２Ａの材料としては、ＳｉＯＦ若しくはＳｉＯＣＨベースのポーラス材料、Nano Clustering Silica膜などのポーラスシリカ系材料、ポーラスＨＳＱと呼ばれるＨ含有ポリシロキサン、又は、有機ポリマー若しくは有機ポリマーのポーラス材料等も使用可能である。
【００２９】
すでに説明したように、第１の絶縁層２２Ａは、少なくとも複数の第１の配線２１Ａを覆うように配設されていればよい。また、第１の絶縁層２２Ａが透明材料からなる場合には、第１の絶縁層２２Ａは、受光部１１の保護のため、受光部１１も覆っていることが好ましい。
【００３０】
次に、シリコンウエハの第２の主面１０ＳＢに、ビアＨ１０の開口に相当する開口のあるエッチングマスクが配設される。マスクを介して、第２の主面１０ＳＢ側からのエッチングが行われる。このとき、第１の主面１０ＳＡに配設された絶縁層１５がエッチングストップ層となるため、シリコンウエハを貫通するビアＨ１０が形成される。絶縁層１５が除去されると、多層膜２０の裏面がビアＨ１０の底面を構成している。
【００３１】
例えば、ＩＣＰ−ＲＩＥ等のドライエッチング処理により、壁面が主面に対して略垂直なビアＨ１０が形成される。なお、ビアＨ１０は、底面が開口よりも小さなテーパ形状であってもよい。例えば、単結晶シリコン（１００）ウエハを用い、ＫＯＨまたはＴＭＡＨ等のアルカリ溶液でウエットエッチング処理を行うことにより、＜１００＞方向のエッチング速度が＜１１１＞方向のエッチング速度より相対的に早い、異方性エッチングとなるため、テーパ形状のビアＨ１０が形成される。
【００３２】
そして、第２の主面１０ＳＢ側から、ビアＨ１０の内壁および第２の主面１０ＳＢに絶縁層３１が、例えば、ＣＶＤ法により配設される。なお、第２の主面１０ＳＢには、熱酸化シリコン膜が形成されていてもよい。
【００３３】
ビアＨ１０の底面の絶縁層３１が除去された後に、再配線３０が配設される。なお、ビアＨ１０の底面の外周部に絶縁層３１または第１の主面１０ＳＡの絶縁層１５の一部をエッチングしないで残しておいてもよい。
【００３４】
なお、図５Ａに示した絶縁層３１は、第１の配線２１Ａと接触していないが、絶縁層３１が第１の配線２１Ａと接触していてもよい。例えば、図５Ｂに示す絶縁層３１は、ビアＨ１０の形成後に絶縁層１５が除去されてから配設されているため、絶縁層３１は、第１の配線２１Ａと接触している。ビアＨ１０の底面の絶縁層３１が除去され、第１の配線２１Ａと第１の絶縁層２２Ａとが露出してから再配線３０が配設される。
【００３５】
また、図５Ｃに示す絶縁層３１は、ビアＨ１０の形成後に配設されている。なお、図５ＣではビアＨ１０の形成時に絶縁層１５がエッチングされていないように図示している。しかし、実際には、絶縁層１５も若干エッチングされる。そして、絶縁層３１を配設後に、ビアＨ１０の底面の絶縁層３１および絶縁層１５がパターンエッチングにより部分的に除去され、第１の配線２１Ａおよび第１の絶縁層２２Ａが露出する。
【００３６】
ここで、図４は、再配線３０を配設する前の半導体装置１のビアＨ１０の周辺の上面図である。図４に示すように、シリコンウエハを貫通するビアＨ１０が形成されると、ビアＨ１０の底面には、貫通孔Ｈ２１Ａの底面には、第１の配線２１Ａおよび第１の絶縁層２２Ａの、それぞれの一部が露出している。
【００３７】
再配線３０は、例えば、ＣＶＤ法により下地導電膜を配設後にパターンめっき法により配設される銅膜からなる。
【００３８】
再配線３０は、ビアＨ１０の底面のコンタクト部３０Ａから、ビアＨ１０の壁面を介して、第２の主面１０ＳＢの上まで延設されている。そして、それぞれの再配線３０の端部には、例えば金等からなる外部接続のための電極パッド３５が配設される。
【００３９】
なお、ビアＨ１０の内部は、樹脂材料または導電材料で充填されていてもよい。例えば、いわゆるビアフィルめっき法により、銅からなる再配線３０を配設するときに同時にビアＨ１０の内部が銅で充填されていてもよい。
【００４０】
そして、複数の半導体装置を含むシリコンウエハが切断され、半導体装置に個片化される。
【００４１】
なお、第１の配線２１Ａの貫通孔Ｈ２１Ａは、ビアＨ１０を形成した後に形成してもよい。ビアＨ１０の底面に露出した第１の配線２１Ａに貫通孔Ｈ２１Ａを形成するには、フォトリソグラフィ法によるマスクを用いたエッチング処理、または、レーザー加工等を用いる。
【００４２】
＜第２実施形態＞
以下、図６および図７を用いて第２実施形態の半導体装置１Ａについて説明する。なお、半導体装置１Ａは半導体装置１と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
【００４３】
半導体装置１Ａでは、第１の配線２１Ａに複数の貫通孔（第１の貫通孔）Ｈ２１Ａが形成されている。貫通孔Ｈ２１Ａは細長いスリット状である。すなわち、多層膜２０Ａは複数のスリット状の貫通孔Ｈ２１Ａが列設されている第１の配線２１Ａと、第１の配線２１Ａを覆う第１の絶縁層２２Ａからなる。
【００４４】
半導体装置１Ａは、半導体装置１の効果を有し、さらにコンタクト部３０Ａの底面に複数の凹凸があり、コンタクト部３０Ａが第１の配線２１Ａの側面（貫通孔Ｈ２１Ａの壁面）と、より広い面積で接しているため、より接続信頼性が高い。
【００４５】
＜第２実施形態の変形例＞
図８に示す第２実施形態の変形例１の半導体装置１Ｂでは、第１の配線２１Ａには、４個の断面形状が矩形の貫通孔Ｈ２１Ａが形成されている。すなわち、貫通孔Ｈ１０の底面の４箇所に第１の絶縁層２２Ａが露出している。
【００４６】
また、図９に示す第２実施形態の変形例２の半導体装置１Ｃでは、第１の配線２１Ａには、２０個の断面形状が円形の貫通孔Ｈ２１Ａが形成されている。
【００４７】
半導体装置１Ｂ、１Ｃは、半導体装置１と同じ効果を有する。すなわち、第１の配線２１Ａに形成される貫通孔Ｈ２１Ａの数は特に制限はない。また、貫通孔Ｈ２１Ａの断面形状は、円形等であってもよい。
【００４８】
＜第３実施形態＞
以下、図１０を用いて第３実施形態の半導体装置１Ｄについて説明する。なお、本実施形態の半導体装置１Ｄは半導体装置１Ａ等と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
【００４９】
半導体装置１Ｄは、第１の絶縁層２２Ａの上に配設された、半導体回路１１および、それぞれの第１の配線２１Ａと接続された複数の第２の配線２１Ｂを更に具備する。すなわち、第１の主面１０ＳＡの多層膜２０Ｄは、第１の配線２１Ａと第１の絶縁層２２Ａと第２の配線２１Ｂとからなる。複数の第２の配線２１Ｂは、第１の配線２１Ａと同じように、例えば銅からなる。
【００５０】
なお、第２の配線２１Ｂが半導体回路１１と直接、接続されていて、第１の配線２１Ａが第１の絶縁層２２Ａを貫通する貫通配線を介して第２の配線２１Ｂと接続されていてもよい。すなわち、第１の配線２１Ａは、第２の配線２１Ｂを介して半導体回路１１と間接的に接続されていてもよい。第１の絶縁層２２Ａを貫通する貫通配線は、例えば、ダマシンめっき法により第２の配線２１Ｂを配設するときに、同時に配設される。もちろん、第２の配線２１Ｂが、半導体回路１１と直接、接続されており、かつ、第２の配線２１Ｂを介して間接的に接続されていてもよい。
【００５１】
そして、半導体装置１Ｄでは、貫通孔Ｈ２２Ａが、第１の配線２１Ａおよび第１の絶縁層２２Ａを貫通している。このため、再配線３０のコンタクト部３０Ａが第２の配線２１Ｂと接している。
【００５２】
半導体装置１Ｄは、半導体装置１の効果を有し、さらに、コンタクト部３０Ａの凸部の長さ（貫通孔Ｈ２２Ａの深さ）が長く、かつ、コンタクト部３０Ａが第２の配線２１Ｂと接しているため、より接続信頼性が高い。
【００５３】
なお、図示しないが、第１の配線２１Ａを貫通している貫通孔Ｈ２１Ａと、貫通孔Ｈ２１Ａよりも外径の小さい、第１の絶縁層２２Ａを貫通している貫通孔Ｈ２２Ａと、が形成されていてもよい。
【００５４】
＜第４実施形態＞
以下、図１１〜図１３を用いて第４実施形態の半導体装置１Ｅについて説明する。なお、本実施形態の半導体装置１Ｅは半導体装置１Ａ等と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
【００５５】
半導体装置１Ｅは、第２の配線２１Ｂを覆う第２の絶縁層２２Ｂを更に具備する。すなわち、多層膜２０Ｅは、第１の配線２１Ａと第１の絶縁層２２Ａと第２の配線２１Ｂと第２の絶縁層２２Ｂとからなる。第２の絶縁層２２Ｂは、第１の絶縁層２２Ａと同じように、Ｌｏｗ−ｋ材料からなることが好ましい。
【００５６】
そして、図１３に示すように、多層膜２０Ｅの第２の配線２１Ｂの接続電極には、複数のスリット状の第２の貫通孔Ｈ２１Ｂが形成されている。第２の貫通孔Ｈ２１Ｂの長手方向は、第１の配線２１Ａの貫通孔Ｈ２２Ａの長手方向と直交している。
【００５７】
なお、半導体装置１Ｅでは、貫通孔Ｈ２２Ａおよび第２の貫通孔Ｈ２１Ｂは、ビアＨ１０の底面の外側まで延設されている。貫通孔Ｈ２２Ａおよび第２の貫通孔Ｈ２１Ｂは多層膜２０Ｅの応力を低減する効果も有する。
【００５８】
半導体装置１Ｅは、半導体装置１Ｄの効果を有し、さらに多層膜２０Ｅの応力が低減されているため、より接続信頼性が高い。
【００５９】
なお、本発明の半導体装置では、多層膜として、第２の絶縁層２２Ｂの上に更に、複数の（配線層／絶縁層）が配設されていてもよい。すなわち、第１の配線（配線層）／第１の絶縁層を含む複数の（配線層／絶縁層）からなる多層膜が配設されていてもよい。なお、絶縁層は、Ｌｏｗ−ｋ材料からなり、配線は銅からなることが好ましい。また、配線間は絶縁層を貫通する貫通配線で接続されていることが好ましい。
【００６０】
また、再配線３０が、多層膜の複数の配線層を貫通する貫通孔を充填していてもよい。絶縁層が、機械的強度が弱い、いわゆる脆弱な、Ｌｏｗ−ｋ材料から構成されていても、貫通孔が機械的強度が強い金属で充填されるため、層間接続の信頼性が向上する。
【００６１】
また、それぞれの配線の接続電極に、隣り合う配線のスリット状の貫通孔と直交する方向のスリット状の貫通孔が形成されていてもよい。また、少なくとも、いずれかの配線が、半導体回路と直接、接続されている配線を介して、半導体回路と接続されていてもよい。
【００６２】
なお、以上の説明では、半導体装置として、半導体素子１０が撮像素子である撮像装置の場合について説明したが、本発明の半導体装置は撮像装置に限られるものではない。
【００６３】
本発明は、上述した実施形態および変形例等に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、組み合わせおよび応用が可能である。
【符号の説明】
【００６４】
１、１Ａ〜１Ｅ・・・半導体装置
１０・・・半導体素子
１１・・・半導体回路（受光部）
１５・・・絶縁層
２０・・・多層膜
２１Ａ・・・第１の配線
２１Ｂ・・・第２の配線
２２Ａ・・・第１の絶縁層
２２Ｂ・・・第２の絶縁層
３０・・・再配線
３０Ａ・・・コンタクト部
３１・・・絶縁層
３５・・・電極パッド
Ｈ１０・・・ビア
Ｈ２１Ａ・・・第１の貫通孔
Ｈ２１Ｂ・・・第２の貫通孔
【図１】
2017072871.tif 000003
【図２】
2017072871.tif 000004
【図３】
2017072871.tif 000005
【図４】
2017072871.tif 000006
【図５Ａ】
2017072871.tif 000007
【図５Ｂ】
2017072871.tif 000008
【図５Ｃ】
2017072871.tif 000009
【図６】
2017072871.tif 000010
【図７】
2017072871.tif 000011
【図８】
2017072871.tif 000012
【図９】
2017072871.tif 000013
【図１０】
2017072871.tif 000014
【図１１】
2017072871.tif 000015
【図１２】
2017072871.tif 000016
【図１３】
2017072871.tif 000017
【手続補正書】
【提出日】平成29年2月28日(2017.2.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の主面に半導体回路が形成され、前記第１の主面と対向する第２の主面に開口があるビアを有する半導体素子と、
前記半導体素子の前記第１の主面に配設され、前記ビアの底面の一部を構成している、前記半導体回路と接続された第１の配線と、
前記第１の配線を覆う第１の絶縁層と、
前記ビアの底面において前記第１の配線と接しているコンタクト部から、前記ビアの内部を介して、前記第２の主面上まで延設された再配線と、を具備する半導体装置であって、
前記第１の配線に複数のスリット状の第１の貫通孔が形成されており、前記コンタクト部が、前記第１の配線の複数の面と接していることを特徴とする半導体装置。
【請求項２】
前記第１の絶縁層の上に配設された、前記半導体回路および前記第１の配線と接続された第２の配線を更に具備し、
前記複数の第１の貫通孔が、前記第１の配線および前記第１の絶縁層を貫通しており、前記コンタクト部が前記第２の配線と接していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の配線を覆う第２の絶縁層を更に具備し、
前記第２の配線に、前記第１の配線の前記第１の貫通孔と直交する方向の複数のスリット状の第２の貫通孔が、形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体回路が、受光回路で、
前記受光回路を覆っている前記第１の絶縁層が透明材料からなることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
（削除）
【請求項６】
（削除）
【国際調査報告】
2017072871.tif 000018
2017072871.tif 000019
2017072871.tif 000020
2017072871.tif 000021