(57)【要約】  基板（１０１）と、第１の窒化物半導体層（１０３）と、第１の窒化物半導体層（１０３）よりもバンドギャップが大きい第２の窒化物半導体層（１０４）と、ソース電極（１０６）、ドレイン電極（１０７）及びゲート電極（１０８）を含み第１の窒化物半導体層（１０３）内に位置する第１のキャリア層（１１４Ａ）を有する第１の活性領域（１０９）と、ドレイン電極（１０７）の長辺方向の延長線上であって素子分離領域（１１０）を介して第１の窒化物半導体層（１０３）内に位置する第２のキャリア層（１１４Ｂ）を有する第２の活性領域（１１３）とを有し、第２のキャリア層（１１４Ｂ）は、第２の活性領域（１１３）に形成されたソース引出し電極（１１２）と同じ電位、またはドレイン電極（１０７）の短辺と対向する位置に形成されたゲート引出し電極（１１１）およびソース引出し電極（１１２）の中間電位を有する。
2016185715.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の窒化物半導体層及び前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を有する半導体層積層体と、
前記半導体層積層体上に形成されたゲート電極と、
前記半導体層積層体上を平面視した場合に、前記ゲート電極の両側にそれぞれ前記ゲート電極から離間して形成されたソース電極及びドレイン電極と、
前記平面視において前記ソース電極、前記ドレイン電極及び前記ゲート電極を含み、前記第１の窒化物半導体層内に位置する第１のキャリア層を有する第１の活性領域と、
前記平面視において前記ドレイン電極の長辺方向の延長線上であって、キャリアを含まない素子分離領域を介して前記第１の窒化物半導体層内に位置する第２のキャリア層を有する第２の活性領域と、
前記第２の活性領域を前記平面視した場合、前記ドレイン電極の短辺と対向する位置に形成され、前記ゲート電極と電気的に接続されたゲート引出し電極と、
前記第２の活性領域の前記半導体層積層体上に形成され、前記ソース電極と電気的に接続されたソース引出し電極と、を有し、
前記第２のキャリア層の電位は、前記ソース引出し電極の電位と実質的に同じ、または、前記ゲート引出し電極の電位と前記ソース引出し電極の電位との中間電位である
半導体装置。
【請求項２】
前記第２の活性領域は、前記半導体層積層体を平面視した場合において、前記第１の活性領域を、前記素子分離領域を介して囲むように形成されている
請求項１に記載の半導体装置。
【請求項３】
前記ゲート引出し電極は、前記第２の窒化物半導体層上にショットキー接触する第１の金属層である
請求項１または２に記載の半導体装置。
【請求項４】
さらに、前記第２の窒化物半導体層上に形成された絶縁膜を備え、
前記ゲート引出し電極は、前記絶縁膜の上に形成された第２の金属層である
請求項１または２に記載の半導体装置。
【請求項５】
さらに、前記第２の窒化物半導体層上に形成された第３の窒化物半導体層を備え、
前記ゲート引出し電極は、前記第３の窒化物半導体層の上に形成された、前記第３の窒化物半導体層にオーミック接触する第３の金属層である
請求項１または２に記載の半導体装置。
【請求項６】
さらに、前記第２の窒化物半導体層上に形成された第３の窒化物半導体層を備え、
前記ゲート引出し電極は、前記第３の窒化物半導体層の上に形成された、前記第３の窒化物半導体層にショットキー接触する第４の金属層である
請求項１または２に記載の半導体装置。
【請求項７】
前記ソース引出し電極は、前記第２の窒化物半導体層上にオーミック接触する第５の金属層である
請求項３〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記ソース引出し電極は、前記第２の窒化物半導体層上にショットキー接触する第６の金属層である
請求項３〜６のいずれか１項に記載の半導体装置。
【請求項９】
さらに、前記第２の窒化物半導体層上に形成された絶縁膜を備え、
前記ソース引出し電極は、前記絶縁膜の上に形成された第７の金属層である
請求項３〜６のいずれか１項に記載の半導体装置。
【請求項１０】
さらに、前記第２の窒化物半導体層上に形成された第４の窒化物半導体層を備え、
前記ソース引出し電極は、前記第３の窒化物半導体層の上に形成された第８の金属層である
請求項３〜６のいずれか１項に記載の半導体装置。
【請求項１１】
さらに、前記ソース引出し電極と前記ゲート引出し電極との間に、第２のソース引出し電極を備え、
前記第２のソース引出し電極は、前記第２の窒化物半導体層にショットキー接触する第９の金属層である
請求項７に記載の半導体装置。
【請求項１２】
さらに、前記ソース引出し電極と前記ゲート引出し電極との間に形成された第２のソース引出し電極と、
前記第２の窒化物半導体層上に形成された第５の窒化物半導体層とを備え、
前記第２のソース引出し電極は、前記第５の窒化物半導体層の上に形成された第１０の金属層である
請求項７に記載の半導体装置。
【請求項１３】
前記第３の窒化物半導体層は、ｐ型の窒化物半導体層である
請求項５または６に記載の半導体装置。
【請求項１４】
前記第４の窒化物半導体層は、ｐ型の窒化物半導体層である
請求項１０に記載の半導体装置。
【請求項１５】
前記第５の窒化物半導体層は、ｐ型の窒化物半導体層である
請求項１２に記載の半導体装置。
【請求項１６】
基板と、
前記基板上に形成された第１の窒化物半導体層及び前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を有する半導体層積層体と、
前記半導体層積層体上に離間して形成された第１のゲート電極及び第２のゲート電極と、
前記半導体層積層体上を平面視した場合に、前記第１のゲート電極の前記第２のゲート電極と反対側に離間して形成された第１のオーミック電極と、
前記平面視において、前記第２のゲート電極の前記第１のゲート電極と反対側に離間して形成された第２のオーミック電極と、
前記平面視において前記第１のオーミック電極、第２のオーミック電極、第１のゲート電極及び第２のゲート電極を含み、前記第１の窒化物半導体層内に位置する第１のキャリア層を有する第１の活性領域と、
前記平面視において前記第２のオーミック電極の長辺方向の延長線上であって、キャリアを含まない素子分離領域を介して前記第１の窒化物半導体層内に位置する第２のキャリア層を有する第２の活性領域と、
前記平面視において前記第１のオーミック電極の長辺方向の延長線上であって、前記素子分離領域を介して前記第１の窒化物半導体層内に位置する第３のキャリア層を有する第３の活性領域と、
前記第２の活性領域を前記平面視した場合、前記第２のオーミック電極の短辺と対向する位置に形成され、前記第１のゲート電極と電気的に接続された第１のゲート引出し電極と、
前記第２の活性領域の前記半導体層積層体上に形成され、前記第１のオーミック電極と電気的に接続された第１の引出し電極と、
前記第３の活性領域を前記平面視した場合、前記第１のオーミック電極の短辺と対向する位置に形成され、前記第２のゲート電極と電気的に接続された第２のゲート引出し電極と、
前記第３の活性領域の前記半導体層積層体上に形成され、前記第２のオーミック電極と電気的に接続された第２の引出し電極と、を有し、
前記第２のキャリア層の電位は、前記第１の引出し電極の電位と実質的に同じ、または、前記第１のゲート引出し電極の電位と前記第１の引出し電極の電位との中間電位であり、
前記第３のキャリア層の電位は、前記第２の引出し電極の電位と実質的に同じ、または、前記第２のゲート引出し電極の電位と前記第２の引出し電極の電位との中間電位である
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、電界効果トランジスタに関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）に代表されるＩＩＩ−Ｖ族窒化物系化合物半導体、いわゆる窒化物半導体が注目を集めている。窒化物半導体は、一般式がＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される、ＩＩＩ族元素であるアルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）と、Ｖ族元素である窒素（Ｎ）とからなる化合物半導体である。窒化物半導体は種々の混晶を形成することができ、ヘテロ接合界面を容易に形成することができる。窒化物半導体のヘテロ接合には、ドーピングなしの状態においても自発分極又はピエゾ分極によって高濃度の２次元電子ガス層（２ＤＥＧ層）が接合界面に発生するという特徴を有する。このため、３．４（ｅＶ）と広いバンドギャップに加えて、３．３（ＭＶ／ｃｍ）という高い絶縁破壊電界の材料特性を活かした高耐圧、小型化のデバイスが製造可能となる。この高濃度の２ＤＥＧ層をキャリアとして用いた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が、高周波用、及び、高速かつ大電流用のデバイスとして注目を集めている。【０００３】
窒化物半導体を用いた電界効果トランジスタは、シリコン（Ｓｉ）を用いた電界効果トランジスタと比較して、サイズの小さいデバイス設計が可能である。その反面、寄生容量が小さいため、セルフターンオン（誤点弧）の発生、および、静電気耐量が低いという問題が生じる。【０００４】
特許文献１では、セルフターンオンを抑制する手段を有する半導体装置が開示されている。図１９は、特許文献１に記載された半導体装置の概略平面図である。特許文献１に記載された半導体装置は、非素子分離領域８２０を介して配置されたゲートパッド８１０とソースパッド８１１との間の距離を、非素子分離領域８１９を介して配置されたゲートパッド８１０とドレインパッド８１２との間の距離よりも小さくした構成を有している。つまり、ゲートパッド８１０とソースパッド８１１との間にゲート―ソース間容量Ｃｇｓを付与することで、ゲート―ドレイン間容量Ｃｇｄ／ゲート―ソース間容量Ｃｇｓ比を下げてセルフターンオンを抑制している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１１９６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された半導体装置では、ゲート―ソース間容量Ｃｇｓの増加は可能であるが、以下のような課題を有する。【０００７】
特許文献１では、例えば、ゲートパッド８１０とソースパッド８１１との間に２ＤＥＧ層を含む活性領域を形成する方法が開示されている。しかし、ゲート−ソース間容量Ｃｇｓを増加させるのみの方法では、セルフターンオンの抑制は可能であるがゲート−ソース間の電荷量（Ｑｇｓ）も増加する。このため、ゲート駆動損失の増加及びスイッチングの遅延時間も増加してしまう。よって、ゲート−ソース間容量Ｃｇｓを増加させるのみのセルフターンオン抑制対策には限界がある。【０００８】
本発明は、上記課題を解決するものであり、電界効果トランジスタを誤動作なく高速動作でき、かつ、高い静電気耐性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様に係る半導体装置は、基板と、前記基板上に形成された第１の窒化物半導体層及び前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を有する半導体層積層体と、前記半導体層積層体上に形成されたゲート電極と、前記半導体層積層体上を平面視した場合に、前記ゲート電極の両側にそれぞれ前記ゲート電極から離間して形成されたソース電極及びドレイン電極と、前記平面視において前記ソース電極、前記ドレイン電極及び前記ゲート電極を含み、前記第１の窒化物半導体層内に位置する第１のキャリア層を有する第１の活性領域と、前記平面視において前記ドレイン電極の長辺方向の延長線上であって、キャリアを含まない素子分離領域を介して前記第１の窒化物半導体層内に位置する第２のキャリア層を有する第２の活性領域と、前記第２の活性領域を前記平面視した場合、前記ドレイン電極の短辺と対向する位置に形成され、前記ゲート電極と電気的に接続されたゲート引出し電極と、前記第２の活性領域の前記半導体層積層体上に形成され、前記ソース電極と電気的に接続されたソース引出し電極と、を有し、前記第２のキャリア層の電位は、前記ソース引出し電極の電位と実質的に同じ、または、前記ゲート引出し電極の電位と前記ソース引出し電極の電位との中間電位である。
【発明の効果】
【００１０】
本発明に係る半導体装置によれば、電界効果トランジスタを誤動作なく高速動作でき、かつ、高い静電気耐性を有する半導体装置を実現できる。
【図面の簡単な説明】
【００１１】
【図１Ａ】図１Ａは、実施の形態１に係る半導体装置の平面模式図である。
【図１Ｂ】図１Ｂは、実施の形態１に係る半導体装置の断面模式図である。
【図２】図２は、実施の形態１の変形例１に係る半導体装置の平面模式図である。
【図３】図３は、実施の形態１の変形例１に係る半導体装置の平面模式図である。
【図４】図４は、実施の形態１の変形例２に係る半導体装置の断面模式図である。
【図５】図５は、実施の形態１の変形例３に係る半導体装置の断面模式図である。
【図６】図６は、実施の形態１の変形例４に係る半導体装置の断面模式図である。
【図７】図７は、実施の形態１の変形例５に係る半導体装置の断面模式図である。
【図８】図８は、実施の形態１の変形例６に係る半導体装置の断面模式図である。
【図９】図９は、実施の形態１の変形例７に係る半導体装置の断面模式図である。
【図１０】図１０は、実施の形態１の変形例８に係る半導体装置の断面模式図である。
【図１１】図１１は、実施の形態１の変形例９に係る半導体装置の断面模式図である。
【図１２】図１２は、実施の形態１の変形例１０に係る半導体装置の断面模式図である。
【図１３】図１３は、実施の形態１の変形例１１に係る半導体装置の断面模式図である。
【図１４】図１４は、実施の形態２に係る半導体装置の平面模式図である。
【図１５Ａ】図１５Ａは、実施の形態２に係る半導体装置の第１の断面模式図である。
【図１５Ｂ】図１５Ｂは、実施の形態２に係る半導体装置の第２の断面模式図である。
【図１６Ａ】図１６Ａは、従来の半導体装置の容量低減メカニズムである。
【図１６Ｂ】図１６Ｂは、実施の形態１に係る半導体装置の容量低減メカニズムである。
【図１７Ａ】図１７Ａは、従来の半導体装置の第１の容量低減メカニズムである。
【図１７Ｂ】図１７Ｂは、実施の形態２に係る半導体装置の第１の容量低減メカニズムである。
【図１８Ａ】図１８Ａは、従来の半導体装置の第１の容量低減メカニズムである。
【図１８Ｂ】図１８Ｂは、実施の形態２に係る半導体装置の第１の容量低減メカニズムである。
【図１９】図１９は、特許文献１に記載された半導体装置の概略平面図である。
【発明を実施するための形態】
【００１２】
（実施の形態１）
以下に、実施の形態１について、図面を参照しながら説明する。
【００１３】
図１Ａは、実施の形態１に係る半導体装置１の平面模式図であり、図１Ｂは、実施の形態１に係る半導体装置１の断面模式図である。具体的には、図１Ｂは、図１ＡのＩＢ−ＩＢにおける断面図を表している。
【００１４】
図１Ａおよび図１Ｂに示すように、本実施の形態に係る半導体装置１は、基板１０１と、バッファ層１０２と、第１の窒化物半導体層１０３と、第２の窒化物半導体層１０４と、ソース電極１０６、ドレイン電極１０７及びゲート電極１０８と、ゲート引出し電極１１１と、ソース引出し電極１１２とを備える。
【００１５】
基板１０１は、例えば、シリコンからなる基板である。
【００１６】
バッファ層１０２は、基板１０１上に形成され、例えば、超格子などで構成される。
【００１７】
第１の窒化物半導体層１０３は、バッファ層１０２上に形成され、例えば、厚さが２μｍ程度のＧａＮ層である。
【００１８】
第２の窒化物半導体層１０４は、第１の窒化物半導体層１０３上に形成され、例えば、厚さが５０ｎｍ程度のＡｌＧａＮ層である。
【００１９】
第１の窒化物半導体層１０３における第２の窒化物半導体層１０４との界面領域には、２次元電子ガス（２ＤＥＧ）が発生し、キャリア層１１４（図１Ｂに示された第１のキャリア層１１４Ａおよび第２のキャリア層１１４Ｂの総称）を有するチャネル領域が形成されている。第１の窒化物半導体層１０３と第２の窒化物半導体層１０４とは、半導体層積層体１０５を構成する。
【００２０】
また、図１Ａに示すように、半導体装置１は、半導体層積層体１０５を平面視した場合において、トランジスタ機能を有する第１の活性領域１０９と、第１の活性領域１０９と素子分離領域１１０を介して離間した第２の活性領域１１３を含む。
【００２１】
ソース電極１０６、ドレイン電極１０７及びゲート電極１０８は、第１の活性領域１０９内であって、第２の窒化物半導体層１０４上に形成されている。第１の活性領域１０９は、半導体層積層体１０５を平面視した場合において、ソース電極１０６、ドレイン電極１０７及びゲート電極１０８を含み、第１の窒化物半導体層１０３内に位置する第１のキャリア層１１４Ａを有している。ソース電極１０６及びドレイン電極１０７は、例えば、Ｔｉ、Ａｌ等を含む積層体で構成される。また、ゲート電極１０８は、ソース電極１０６とドレイン電極１０７との間に形成され、例えば、Ｔｉ、Ａｌ、ＴｉＮ、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ等を含む積層体で構成される。なお、ドレイン電極１０７の短辺は、図１Ａならびに後述する図２及び図３では第１の活性領域１０９の内側にあるが、第１の活性領域１０９の端と一致していても、第１の活性領域１０９を超えていても良い。
【００２２】
ゲート引出し電極１１１は、素子分離領域１１０を跨いでゲート電極１０８と接続されている。ゲート引出し電極１１１は、半導体層積層体１０５を平面視した場合において、第２の活性領域１１３に配置され、ドレイン電極１０７の短辺と対向する位置に、ゲート電極１０８の電位を引出すために形成された電極である。
【００２３】
ソース引出し電極１１２は、ゲート引出し電極１１１と間隔を空けて形成され、ソース電極１０６と電気的に接続されている。ソース引出し電極１１２は、半導体層積層体１０５を平面視した場合において、第２の活性領域１１３に配置され、ゲート引出し電極１１１と隣り合うように形成された電極である。ゲート引出し電極１１１とソース引出し電極１１２との間において、第１の窒化物半導体層１０３は、第２のキャリア層１１４Ｂを有している。第２の活性領域１１３は、上記平面視において、ドレイン電極１０７の長辺方向の延長線上であって、キャリアを含まない素子分離領域１１０を介して第１の窒化物半導体層１０３内に位置する第２のキャリア層１１４Ｂを有している。
【００２４】
素子分離領域１１０は、第１の活性領域１０９と第２の活性領域１１３とを、離間させる領域であり、例えば、Ｂ、Ａｒ等のイオン注入により形成されてもよく、または、エッチングにより形成されたリセスであってもよい。
【００２５】
図１Ｂの断面図より、ゲート−ドレイン間容量Ｃｇｄは、基板１０１から第２の窒化物半導体層１０４までの積層構造を介したドレイン電極１０７とゲート引出し電極１１１とのカップリング容量として表される。ここで、第１の窒化物半導体層１０３に存在する第２のキャリア層１１４Ｂの電位は、ソース引出し電極１１２の電位と実質的に同じ、または、ゲート引出し電極１１１の電位とソース引出し電極１１２の電位との中間電位となるため、ゲート−ドレイン間容量Ｃｇｄを低減することが可能となる。
【００２６】
また、ゲート引出し電極１１１は、第２の窒化物半導体層１０４を介して第２のキャリア層１１４Ｂと接続されているため、第２の窒化物半導体層１０４の容量は、全てゲート−ソース間容量Ｃｇｓとして付与される。
【００２７】
上記構成のように、第２の活性領域１１３内に、ゲート引出し電極１１１、ソース引出し電極１１２及び第２のキャリア層１１４Ｂを配置することにより、Ｃｇｄを低減しつつ寄生のＣｇｓが付与されることによりＣｇｓを増加させることで、Ｃｇｄ／Ｃｇｓ比を低減させる。これにより、セルフターンオンを抑制でき、さらに、ゲート電極１０８とソース電極１０６との間のＥＳＤ耐量も向上させることが可能となる。
【００２８】
より具体的には、本実施の形態に係る半導体装置１は、ドレイン電極１０７と対向するゲート引出し電極１１１の下に第２のキャリア層１１４Ｂが設けられ、第２のキャリア層１１４Ｂの電位をソース電位とすることでゲート引出し電極１１１から第２のキャリア層１１４Ｂまでの間にはゲート−ソース間容量Ｃｇｓが付加される。従来では、ドレイン電極とゲート引出し電極とが対向することでゲート−ドレイン間容量Ｃｇｄが付加されていた。これに対して、本実施の形態では、第２のキャリア層１１４Ｂがソース電位であるため、ゲート引出し電極１１１に対するシールド効果が機能し、ゲート−ドレイン間容量Ｃｇｄの低減が可能となる。これにより、Ｃｇｄ／Ｃｇｓ比を低減し、セルフターンオンの抑制が可能となる。また、Ｃｇｓが付与されることによりゲート電極とソース電極との間のＥＳＤ耐量の向上も可能となる。
【００２９】
図１６Ａは、従来の半導体装置の容量低減メカニズムである。同図に示すように、従来は、ドレイン電極１０７とゲート引出し電極１１１とが対向することで第１のキャリア層１１４Ａを介してゲート−ドレイン間容量Ｃｇｄ１１５が付加されていた。
【００３０】
図１６Ｂは、実施の形態１に係る半導体装置１の容量低減メカニズムである。本実施の形態では、第２のキャリア層１１４Ｂが、キャリア層１１４へのコンタクト抵抗１１６Ａを介してキャリア層抵抗１１７Ａに対してソース電位となるため、ゲート引出し電極１１１との間でゲート−ソース間容量Ｃｇｓ１１８の容量結合が発生する。その結果、ゲート−ドレイン間容量Ｃｇｄ１１５が低減して、ドレイン−ソース間容量Ｃｄｓ１１９が増加する。ドレイン−ソース間容量Ｃｄｓ１１９の増加は、全Ｃｄｓの値に対してわずかな量であるため動作上の影響は無い。一方で、ゲート−ドレイン間容量Ｃｇｄ１１５は、全Ｃｇｄの値が小さいため、低減の効果は大きい。第２の活性領域１１３中の第２のキャリア層１１４Ｂの電位はソース電位が望ましいが、ソース引出し電極１１２から第２の活性領域１１３中の第２のキャリア層１１４Ｂまでの電位は、絶縁膜を用いた容量性の結合やショットキー接合を用いた結合で生じるゲート引出し電極１１１の電位とソース引出し電極１１２の電位との中間電位でもよい。
【００３１】
［変形例１］
以下に、実施の形態１の変形例１について、図面を参照しながら説明する。
【００３２】
図２及び図３は、それぞれ、実施の形態１の変形例１に係る半導体装置の平面模式図である。なお、断面図については、実施の形態１と同様の為、省略している。以下、実施の形態１に係る半導体装置１と同じ構成については説明を省略し、異なる構成を中心に説明する。
【００３３】
図２に示すように、ゲート電極２０８の終端部は、ゲート引出し電極２１１に接続され、第２の活性領域２１３は、第１の活性領域１０９の周囲を囲むように形成されている。なお、図３に示すように、ゲート引出し電極２２１も同様に、第１の活性領域１０９を囲んでいてもよい。
【００３４】
図２に示された半導体装置２Ａ、及び、図３に示された半導体装置２Ｂのように、第２の活性領域２１３が第１の活性領域１０９の周囲を囲むような構成とすることにより、ゲート電極２０８の終端部の双方でゲート−ドレイン間容量Ｃｇｄを低減することが可能となる。また、実施の形態１に係る半導体装置１よりも大きなゲート−ソース間容量Ｃｇｓが付与され、Ｃｇｄ／Ｃｇｓ比を更に低減することが可能となりセルフターンオンを抑制できる。また、大きなゲート−ソース間容量Ｃｇｓが付与されることにより、ゲート電極２０８とソース電極１０６との間のＥＳＤ耐量も向上させることが可能となる。
【００３５】
また、本実施の形態に係る半導体装置は、以下の図４から図７に示すようなゲート引出し電極の構成を有してもよい。
【００３６】
［変形例２］
図４は、実施の形態１の変形例２に係る半導体装置３Ａの断面模式図である。同図に示すように、本変形例に係るゲート引出し電極は、第２の窒化物半導体層１０４上にショットキー接触する第１の金属層３１５であってもよい。第１の金属層３１５は、例えば、ＴｉＮ、Ｎｉ、Ｗ、Ａｌなどの、第２の窒化物半導体層１０４とショットキー接触する金属で構成される。
【００３７】
本変形例に係るゲート引出し電極は、第２の窒化物半導体層１０４とショットキー接触するため整流機能を有するので、ゲート引出し電極とその直下の第２のキャリア層１１４Ｂのソース電位とを分離することが可能となる。
【００３８】
［変形例３］
図５は、実施の形態１の変形例３に係る半導体装置３Ｂの断面模式図である。同図に示すように、半導体装置３Ｂは、さらに、第２の窒化物半導体層１０４の上に形成された絶縁膜３１６を備える。本変形例に係るゲート引出し電極は、絶縁膜３１６の上に形成された第２の金属層３１７であってもよい。絶縁膜３１６は、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ等で構成される。
【００３９】
本変形例に係るゲート引出し電極は、第２の窒化物半導体層１０４に対して絶縁機能を有するので、ソース引出し電極にリークするゲート電流Ｉｇを低減することが可能となる。
【００４０】
［変形例４］
図６は、実施の形態１の変形例４に係る半導体装置３Ｃの断面模式図である。同図に示すように、半導体装置３Ｃは、さらに、第２の窒化物半導体層１０４の上に形成された第３の窒化物半導体層３１８を備える。本変形例に係るゲート引出し電極は、第３の窒化物半導体層３１８の上に形成された、第３の窒化物半導体層３１８とオーミック接触する第３の金属層３１９であってもよい。第３の金属層３１９は、例えば、Ｐｄなどの、第３の窒化物半導体層３１８とオーミック接触する金属で構成される。
【００４１】
本変形例に係るゲート引出し電極は、第３の窒化物半導体層３１８を介して２の窒化物半導体層１０４と接触するので、ソース引出し電極にリークするゲート電流Ｉｇを変調することが可能となる。
【００４２】
［変形例５］
図７は、実施の形態１の変形例５に係る半導体装置３Ｄの断面模式図である。同図に示すように、半導体装置３Ｄは、さらに、第２の窒化物半導体層１０４の上に形成された第３の窒化物半導体層３１８を備える。本変形例に係るゲート引出し電極は、第３の窒化物半導体層３１８の上に形成された、第３の窒化物半導体層３１８とショットキー接触する第４の金属層３２０であってもよい。第４の金属層３２０は、例えば、Ｎｉ、ＴｉＮ、ＷＳｉ、Ｗなどの、第３の窒化物半導体層３１８とショットキー接触する金属で構成される。
【００４３】
本変形例に係るゲート引出し電極は、第３の窒化物半導体層３１８を介して２の窒化物半導体層１０４と接触するので、ソース引出し電極にリークするゲート電流Ｉｇを変調することが可能となる。
【００４４】
また、本実施の形態に係る半導体装置は、以下の図８から図１３に示すようなソース引出し電極の構成を有してもよい。
【００４５】
［変形例６］
図８は、実施の形態１の変形例６に係る半導体装置４Ａの断面模式図である。同図に示すように、本変形例に係るソース引出し電極は、第２の窒化物半導体層１０４上にオーミック接触する第５の金属層４２１であってもよい。第５の金属層４２１は、例えば、Ｔｉ、Ａｌなどの、第２の窒化物半導体層１０４とオーミック接触する金属で構成される。
【００４６】
本変形例に係るソース引出し電極は、第２の窒化物半導体層１０４とオーミック接触するため、ゲート引出し電極直下の第２のキャリア層１１４Ｂをソース電位に固定することが可能となる。
【００４７】
［変形例７］
図９は、実施の形態１の変形例７に係る半導体装置４Ｂの断面模式図である。同図に示すように、本変形例に係るソース引出し電極は、第２の窒化物半導体層１０４上にショットキー接触する第６の金属層４２２であってもよい。第６の金属層４２２は、例えば、ＴｉＮ、Ｎｉ、Ｗ、Ａｌなどの、第２の窒化物半導体層１０４とショットキー接触する金属で構成される。
【００４８】
本変形例に係るソース引出し電極は、第２の窒化物半導体層１０４とショットキー接触するため、ソース引出し電極に流れるゲート電流Ｉｇを低減することが可能となる。
【００４９】
［変形例８］
図１０は、実施の形態１の変形例８に係る半導体装置４Ｃの断面模式図である。同図に示すように、半導体装置４Ｃは、さらに、第２の窒化物半導体層１０４上に形成された絶縁膜３１６を備える。本変形例に係るソース引出し電極は、絶縁膜３１６の上に形成された第７の金属層４２３であってもよい。絶縁膜３１６は、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ等で構成される。
【００５０】
本変形例に係るソース引出し電極は、第２の窒化物半導体層１０４に対して絶縁機能を有するので、ソース引出し電極にリークするゲート電流Ｉｇを低減することが可能となる。
【００５１】
［変形例９］
図１１は、実施の形態１の変形例９に係る半導体装置４Ｄの断面模式図である。同図に示すように、半導体装置４Ｄは、さらに、第２の窒化物半導体層１０４上に形成された第４の窒化物半導体層４１８を備える。本変形例に係るソース引出し電極は、第４の窒化物半導体層４１８の上に形成された第８の金属層４２４であってもよい。第８の金属層４２４は、例えば、Ｐｄなどの、第４の窒化物半導体層４１８とオーミック接触する金属で構成される。あるいは、第８の金属層４２４は、例えば、Ｎｉ、ＴｉＮ、ＷＳｉ、Ｗなどの、第４の窒化物半導体層４１８とショットキー接触する金属で構成される。
【００５２】
本変形例に係るソース引出し電極は、第４の窒化物半導体層４１８を介して２の窒化物半導体層１０４と接触するので、ソース引出し電極にリークするゲート電流Ｉｇを更に低減することが可能となる。
【００５３】
［変形例１０］
図１２は、実施の形態１の変形例１０に係る半導体装置４Ｅの断面模式図である。同図に示すように、半導体装置４Ｅは、さらに、ソース引出し電極（例えば、第５の金属層４２１）とゲート引出し電極１１１との間に、第２のソース引出し電極を備えてもよい。ここで、本変形例に係る第２のソース引出し電極は、第２の窒化物半導体層１０４にショットキー接触する第９の金属層４２５であってもよい。第９の金属層４２５は、例えば、ＴｉＮ、Ｎｉ、Ｗ、Ａｌなどの、第２の窒化物半導体層１０４とショットキー接触する金属で構成される。
【００５４】
本変形例に係る第２のソース引出し電極は、第２の窒化物半導体１０４上にショットキー接触する電極であるので、第２のキャリア層１１４Ｂの電位をソースに保ったまま、第２の窒化物半導体層１０４の閾値電圧以上の過大なゲート電圧をクランプすることが可能となり、ゲート電流Ｉｇの低減も可能となる。
【００５５】
［変形例１１］
図１３は、実施の形態１の変形例１１に係る半導体装置４Ｆの断面模式図である。同図に示すように、半導体装置４Ｆは、さらに、ソース引出し電極（例えば、第５の金属層４２１）とゲート引出し電極１１１との間に、第２のソース引出し電極と、第２の窒化物半導体層１０４上に形成された第５の窒化物半導体層４１９とを備えてもよい。ここで、本変形例に係る第２のソース引出し電極は、第５の窒化物半導体層４１９の上に形成された第１０の金属層４２６であってもよい。第１０の金属層４２６は、例えば、Ｎｉ、ＴｉＮ、ＷＳｉ、Ｗなどの、第５の窒化物半導体層４１９とショットキー接触する金属で構成される。
【００５６】
本変形例に係る第２のソース引出し電極は、第５の窒化物半導体層４１９をゲート引出し電極とソース引出し電極との間に形成することで、第２のキャリア層１１４Ｂの電位をソースに保ったまま、第２の窒化物半導体層１０４の閾値電圧以上の過大なゲート電圧をクランプすることが可能となり、ゲート電流Ｉｇの低減も可能となる。
【００５７】
なお、本実施の形態及びその変形例において、第３の窒化物半導体層３１８、第４の窒化物半導体層４１８及び第５の窒化物半導体層４１９は、ｐ型の窒化物半導体層であることが好ましい。これにより、ゲート引出し電極からソース引出し電極へのリーク電流を低減することが可能となる。なお、第３の窒化物半導体層３１８、第４の窒化物半導体層４１８及び第５の窒化物半導体層４１９は、意図して不純物を導入していないアンドープの窒化物半導体層であってもよい。
【００５８】
（実施の形態２）
以下、実施の形態２に係る半導体装置５について、図面を参照しながら説明する。
【００５９】
図１４は、実施の形態２に係る半導体装置５の平面模式図である。また、図１５Ａは、実施の形態２に係る半導体装置５の第１の断面模式図であり、図１５Ｂは、実施の形態２に係る半導体装置５の第２の断面模式図である。具体的には、図１５Ａは、図１４のＸＶａ−ＸＶａにおける断面図を表しており、図１５Ｂは、図１４のＸＶｂ−ＸＶｂにおける断面図を表している。
【００６０】
図１４、図１５Ａ及び図１５Ｂに示すように、本実施の形態に係る半導体装置５は、基板１０１と、バッファ層１０２と、第１の窒化物半導体層１０３と、第２の窒化物半導体層１０４と、第１のオーミック電極５２７及び第２のオーミック電極５２８と、第１のゲート電極５２９及び第２のゲート電極５３０と、第１のゲート引出し電極５３１及び第２のゲート引出し電極５３３と、第１の引出し電極５３２及び第２の引出し電極５３４とを備える。
【００６１】
基板１０１、バッファ層１０２、第１の窒化物半導体層１０３及び第２の窒化物半導体層１０４については、実施の形態１と同様であるため説明を省略する。
【００６２】
図１４に示すように、半導体装置５は、半導体層積層体１０５を平面視した場合において、トランジスタ機能を有する第１の活性領域１０９と、第１の活性領域１０９と素子分離領域１１０を介して離間した第２の活性領域１１３と、第１の活性領域１０９と素子分離領域１１０を介して離間した第３の活性領域５３５とを含む。
【００６３】
第１のオーミック電極５２７、第２のオーミック電極５２８、第１のゲート電極５２９及び第２のゲート電極５３０は、第１の活性領域１０９内であって、第２の窒化物半導体層１０４上に形成されている。第１のゲート電極５２９及び第２のゲート電極５３０は、上記平面視において、半導体層積層体１０５上に離間して形成されている。第１の活性領域１０９は、半導体層積層体１０５を平面視した場合において、第１のオーミック電極５２７、第２のオーミック電極５２８、第１のゲート電極５２９及び第２のゲート電極５３０を含み、第１の窒化物半導体層１０３内に形成された第１のキャリア層１１４Ａを有している。
【００６４】
第１のオーミック電極５２７及び第２のオーミック電極５２８は、例えば、Ｔｉ、Ａｌ等を含む積層体で構成される。なお、第１のオーミック電極５２７及び第２のオーミック電極５２８の短辺は、図１４では第１の活性領域１０９の内側にあるが、第１の活性領域１０９の端と一致していても、第１の活性領域１０９を超えていても良い。
【００６５】
また、第１のゲート電極５２９は、第１のオーミック電極５２７と第２のオーミック電極５２８との間であって、第１のオーミック電極５２７近傍に形成される。また、第２のゲート電極５３０は、第１のオーミック電極５２７と第２のオーミック電極５２８との間であって、第２のオーミック電極５２８近傍に形成される。第１のオーミック電極５２７は、上記平面視において、第１のゲート電極５２９の第２のゲート電極５３０と反対側に離間して形成されている。また、第２のオーミック電極５２８は、上記平面視において、第２のゲート電極５３０の第１のゲート電極５２９と反対側に離間して形成されている。第１のゲート電極５２９及び第２のゲート電極５３０は、例えば、Ｔｉ、Ａｌ、ＴｉＮ、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ等を含む積層体で構成される。
【００６６】
第１のゲート引出し電極５３１は、素子分離領域１１０を跨いで第１のゲート電極５２９と接続され、第２のゲート引出し電極５３３は、素子分離領域１１０を跨いで第２のゲート電極５３０と接続されている。第１のゲート引出し電極５３１は、半導体層積層体１０５を平面視した場合において、第２の活性領域１１３に配置され、第２のオーミック電極５２８の短辺と対向する位置に、第１のゲート電極５２９の電位を引出すために形成された電極である。また、第２のゲート引出し電極５３３は、半導体層積層体１０５を平面視した場合において、第３の活性領域５３５に配置され、第１のオーミック電極５２７の短辺と対向する位置に第２のゲート電極５３０の電位を引出すために形成された電極である。
【００６７】
第１の引出し電極５３２は、第１のゲート引出し電極５３１と間隔を空けて形成され、第１のオーミック電極５２７と電気的に接続されている。第１の引出し電極５３２は、第２の活性領域１１３に配置され、第１のゲート引出し電極５３１と隣り合うように形成された電極である。第１の引出し電極５３２と第１のゲート引出し電極５３１との間において、第１の窒化物半導体層１０３は、第２のキャリア層１１４Ｂを有している。第２の活性領域１１３は、上記平面視において、第２のオーミック電極５２８の長辺方向の延長線上であって、キャリアを含まない素子分離領域１１０を介して第１の窒化物半導体層１０３内に位置する第２のキャリア層１１４Ｂを有している。
【００６８】
第２の引出し電極５３４は、第２のゲート引出し電極５３３と間隔を空けて形成され、第２のオーミック電極５２８と電気的に接続されている。第２の引出し電極５３４は、第３の活性領域５３５に配置され、第２のゲート引出し電極５３３と隣り合うように形成された電極である。第２の引出し電極５３４と第２のゲート引出し電極５３３との間において、第１の窒化物半導体層１０３は、第３のキャリア層１１４Ｃを有している。第３の活性領域５３５は、上記平面視において、第１のオーミック電極５２７の長辺方向の延長線上であって、素子分離領域１１０を介して第１の窒化物半導体層１０３内に形成されている。
【００６９】
素子分離領域１１０は、第１の活性領域１０９と第２の活性領域１１３とを離間させ、かつ、第１の活性領域１０９と第３の活性領域５３５とを離間させる領域であり、例えば、Ｂ、Ａｒ等のイオン注入により形成されてもよく、または、エッチングにより形成されたリセスであってもよい。
【００７０】
図１５Ａ及び図１５Ｂの断面図に示すように、ここで、第１のオーミック電極５２７及び第１のゲート電極５２９が基板１０１を介して第２のゲート引出し電極５３３へカップリングする容量をＣｇｇとする。第１のゲート引出し電極５３１及び第２のゲート引出し電極５３３のそれぞれに、基板１０１を介してカップリングする寄生容量を考慮すれば、第３のキャリア層１１４Ｃの電位は、第２の引出し電極５３４の電位と実質的に同じ、または、第２のゲート引出し電極５３３の電位と第２の引出し電極５３４の電位との中間電位となるため、容量Ｃｇｇを低減することが可能となる。なお、第２の引出し電極５３４は、第２のオーミック電極５２８と同電位とすることが好ましい。
【００７１】
また、第２のオーミック電極５２８及び第２のゲート電極５３０が基板１０１を介して第１のゲート引出し電極５３１へカップリングする容量をＣｇｇとする。第２のキャリア層１１４Ｂの電位は、第１の引出し電極５３２の電位と実質的に同じ、または、第１のゲート引出し電極５３１の電位と第１の引出し電極５３２の電位との中間電位となるため、容量Ｃｇｇを低減することが可能となる。なお、第１の引出し電極５３２は、第１のオーミック電極５２７と同電位とすることが好ましい。
【００７２】
なお、本明細書中では、実施の形態１のようにシングルゲート型のトランジスタの場合、帰還容量はＣｇｄで表現される。これに対して、本実施の形態のようにダブルゲート型のトランジスタの場合には、帰還容量は、第１のゲート電極５２９及び第１のゲート引出し電極５３１と、第２のゲート電極５３０及び第２のゲート引出し電極５３３との間のゲート−ゲート間容量Ｃｇｇで表現される。
【００７３】
また、第１のゲート引出し電極５３１は、第２の窒化物半導体層１０４を介して第２のキャリア層１１４Ｂに接続される。第２のキャリア層１１４Ｂは、第１の引出し電極５３２と同電位となり、第２の窒化物半導体層１０４の容量は、全て第１のゲート引出し電極５３１と第１の引出し電極５３２との間の容量Ｃｇｓ１として付与される。
【００７４】
また、第２のゲート引出し電極５３３は、第２の窒化物半導体層１０４を介して第３のキャリア層１１４Ｃに接続される。第３のキャリア層１１４Ｃは、第２の引出し電極５３４と同電位となり、第２の窒化物半導体層１０４の容量は、全て第２のゲート引出し電極５３３と第２の引出し電極５３４との間の容量Ｃｇｓ２として付与される。
【００７５】
なお、本実施の形態における第１のゲート引出し電極５３１及び第２のゲート引出し電極５３３の電極構造は、実施の形態１及びその変形例と同様に構成してもよい。また、第１の引出し電極５３２及び第２の引出し電極５３４の電極構造は、実施の形態１及びその変形例と同様に構成してもよい。
【００７６】
つまり、上述した、第２の活性領域１１３内の第１のゲート引出し電極５３１、第１の引出し電極５３２及び第２のキャリア層１１４Ｂの構成と、第３の活性領域５３５内の第２のゲート引出し電極５３３、第２の引出し電極５３４及び第３のキャリア層１１４Ｃの構成により、第１のゲート電極５２９側から見たＣｇｇ／Ｃｇｓ１比の低減、及び、第２のゲート電極５３０側から見たＣｇｇ／Ｃｇｓ２比の低減をすることが可能となる。よって、ダブルゲート型のトランジスタにおいてもセルフターンオンを抑制できる。更に、寄生容量Ｃｇｓ１及びＣｇｓ２が各ゲート電極に付与されることにより、第１のゲート電極５２９と第１のオーミック電極５２７との間のＥＳＤ耐量、及び、第２のゲート電極５３０と第２のオーミック電極５２８との間のＥＳＤ耐量を向上させることが可能となる。
【００７７】
図１７Ａ及び図１８Ａは、従来の半導体装置の第１の容量低減メカニズムである。図１７Ａ及び図１８Ａに示すように、従来は、第２のオーミック電極５２８と第１のゲート引出し電極５３１とが対向することで、第１のキャリア層１１４Ａを介して第１のゲート引出し電極−第２のオーミック電極間容量５３６が付加されていた。
【００７８】
図１８Ａ及び図１８Ｂは、実施の形態２に係る半導体装置５の第１の容量低減メカニズムである。本実施の形態では、第２のキャリア層１１４Ｂが、キャリア層１１４へのコンタクト抵抗１１６Ｂを介してキャリア層抵抗１１７Ｂに対して第１の引出し電極５３２の電位となるため、第１のゲート引出し電極５３１との間で第１のゲート引出し電極−第１の引出し電極間容量５３７の容量結合が発生する。その結果、第１のゲート引出し電極−第２のオーミック電極間容量５３６が低減して、第２のオーミック電極−第１の引出し電極間容量５３８が増加する。第２のオーミック電極−第１の引出し電極間容量５３８の増加は、全第２のオーミック電極−第１の引出し電極間容量に対してわずかな量であるため動作上の影響は無い。一方で、第１のゲート引出し電極−第２のオーミック電極間容量５３６は、全第１のゲート引出し電極−第２のオーミック電極間容量の値が小さいため、低減の効果は大きい。第２の活性領域１１３のキャリア層１１４Ｂの電位は第１の引出し電極５３２の電位が望ましいが、第１の引出し電極５３２から第２の活性領域１１３のキャリア層１１４Ｂまでの電位は、絶縁膜を用いた容量性の結合やショットキー接合を用いた結合で生じる第１のゲート引出し電極５３１の電位と第１の引出し電極５３２の電位との中間電位でもよい。
【００７９】
（その他の実施の形態など）
以上、本開示の半導体装置について、実施の形態１、２及びその変形例に基づいて説明してきたが、本発明に係る半導体装置は、実施の形態１、２及びその変形例に限定されるものではない。実施の形態１、２及びその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１、２及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る半導体装置を内蔵した各種機器も本発明に含まれる。
【産業上の利用可能性】
【００８０】
本発明に係る半導体装置は、特に、インバータ、パワーコンディショナー及び電源回路等に用いられるパワートランジスタとして有用である。
【符号の説明】
【００８１】
１、２Ａ、２Ｂ、３Ａ、３Ｂ、３Ｃ、３Ｄ、４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ、４Ｆ、５    半導体装置
１０１    基板
１０２    バッファ層
１０３    第１の窒化物半導体層
１０４    第２の窒化物半導体層
１０５    半導体層積層体
１０６    ソース電極
１０７    ドレイン電極
１０８、２０８    ゲート電極
１０９    第１の活性領域
１１０、２１０    素子分離領域
１１１、２１１、２２１    ゲート引出し電極
１１２、２１２    ソース引出し電極
１１３、２１３    第２の活性領域
１１４    キャリア層
１１４Ａ  第１のキャリア層
１１４Ｂ  第２のキャリア層
１１４Ｃ  第３のキャリア層
１１５  ゲート−ドレイン間容量Ｃｇｄ
１１６  キャリア層へのコンタクト抵抗
１１７  キャリア層抵抗
１１８  ゲート−ソース間容量Ｃｇｓ
１１９  ドレイン−ソース間容量Ｃｄｓ
３１５  第１の金属層
３１６  絶縁膜
３１７  第２の金属層
３１８  第３の窒化物半導体層
３１９  第３の金属層
３２０  第４の金属層
４１８  第４の窒化物半導体層
４１９  第５の窒化物半導体層
４２１  第５の金属層
４２２  第６の金属層
４２３  第７の金属層
４２４  第８の金属層
４２５  第９の金属層
４２６  第１０の金属層
５２７  第１のオーミック電極
５２８  第２のオーミック電極
５２９  第１のゲート電極
５３０  第２のゲート電極
５３１  第１のゲート引出し電極
５３２  第１の引出し電極
５３３  第２のゲート引出し電極
５３４  第２の引出し電極
５３５  第３の活性領域
５３６  第１のゲート引出し電極−第２のオーミック電極間容量
５３７  第１のゲート引出し電極−第１の引出し電極間容量
５３８  第２のオーミック電極−第１の引出し電極間容量
５３９  第２のゲート引出し電極−第１のオーミック電極間容量
５４０  第２のゲート引出し電極−第２の引出し電極間容量
５４１  第１のオーミック電極−第２のゲート引出し電極間容量
【図１Ａ】
2016185715.tif 000003
【図１Ｂ】
2016185715.tif 000004
【図２】
2016185715.tif 000005
【図３】
2016185715.tif 000006
【図４】
2016185715.tif 000007
【図５】
2016185715.tif 000008
【図６】
2016185715.tif 000009
【図７】
2016185715.tif 000010
【図８】
2016185715.tif 000011
【図９】
2016185715.tif 000012
【図１０】
2016185715.tif 000013
【図１１】
2016185715.tif 000014
【図１２】
2016185715.tif 000015
【図１３】
2016185715.tif 000016
【図１４】
2016185715.tif 000017
【図１５Ａ】
2016185715.tif 000018
【図１５Ｂ】
2016185715.tif 000019
【図１６Ａ】
2016185715.tif 000020
【図１６Ｂ】
2016185715.tif 000021
【図１７Ａ】
2016185715.tif 000022
【図１７Ｂ】
2016185715.tif 000023
【図１８Ａ】
2016185715.tif 000024
【図１８Ｂ】
2016185715.tif 000025
【図１９】
2016185715.tif 000026
【手続補正書】
【提出日】平成29年11月8日(2017.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の窒化物半導体層及び前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を有する半導体層積層体と、
前記半導体層積層体上に形成されたゲート電極と、
前記半導体層積層体上を平面視した場合に、前記ゲート電極の両側にそれぞれ前記ゲート電極から離間して形成されたソース電極及びドレイン電極と、
前記平面視において前記ソース電極、前記ドレイン電極及び前記ゲート電極を含み、前記第１の窒化物半導体層内に位置する第１のキャリア層を有する第１の活性領域と、
前記平面視において前記ドレイン電極の長辺方向の延長線上であって、キャリアを含まない素子分離領域を介して前記第１の窒化物半導体層内に位置する第２のキャリア層を有する第２の活性領域と、
前記第２の活性領域を前記平面視した場合に、前記ドレイン電極の短辺と対向する位置に形成され、前記ゲート電極と電気的に接続されたゲート引出し電極と、
前記第２の活性領域の前記半導体層積層体上に形成され、前記ソース電極と電気的に接続されたソース引出し電極と、を有し、
前記第２のキャリア層の電位は、前記ソース引出し電極の電位と実質的に同じ、または、前記ゲート引出し電極の電位と前記ソース引出し電極の電位との中間電位である
半導体装置。
【請求項２】
前記平面視における前記ドレイン電極と前記ゲート引出し電極との間の前記半導体層積層体上の領域には、導電体が配置されておらず、
前記半導体層積層体を断面視した場合に、前記ドレイン電極と前記ゲート引出し電極とは、前記領域を挟んで対向している
請求項１に記載の半導体装置。
【請求項３】
前記平面視における前記ドレイン電極と前記ゲート引出し電極との間の前記半導体層積層体上の領域には、導電体が配置されておらず、
前記半導体層積層体を断面視した場合に、前記ゲート引出し電極の直下に前記第２のキャリア層が存在する
請求項１に記載の半導体装置。
【請求項４】
前記半導体層積層体を断面視した場合に、前記第２のキャリア層は前記ゲート引出し電極よりも前記ドレイン電極側に突出している
請求項１に記載の半導体装置。
【請求項５】
前記ゲート引出し電極は、前記第２の窒化物半導体層にショットキー接触する第１の金属層である
請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
さらに、前記第２の窒化物半導体層の上に形成された絶縁膜を備え、
前記ゲート引出し電極は、前記絶縁膜の上に形成された第２の金属層である
請求項１〜４のいずれか１項に記載の半導体装置。
【請求項７】
さらに、前記第２の窒化物半導体層の上に形成された第３の窒化物半導体層を備え、
前記ゲート引出し電極は、前記第３の窒化物半導体層の上に形成された、前記第３の窒化物半導体層にオーミック接触する第３の金属層である
請求項１〜４のいずれか１項に記載の半導体装置。
【請求項８】
さらに、前記第２の窒化物半導体層の上に形成された第３の窒化物半導体層を備え、
前記ゲート引出し電極は、前記第３の窒化物半導体層の上に形成された、前記第３の窒化物半導体層にショットキー接触する第４の金属層である
請求項１〜４のいずれか１項に記載の半導体装置。
【請求項９】
前記ソース引出し電極は、前記第２の窒化物半導体層にオーミック接触する第５の金属層である
請求項５〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記ソース引出し電極は、前記第２の窒化物半導体層にショットキー接触する第６の金属層である
請求項５〜８のいずれか１項に記載の半導体装置。
【請求項１１】
さらに、前記第２の窒化物半導体層の上に形成された絶縁膜を備え、
前記ソース引出し電極は、前記絶縁膜の上に形成された第７の金属層である
請求項５〜８のいずれか１項に記載の半導体装置。
【請求項１２】
さらに、前記第２の窒化物半導体層の上に形成された第４の窒化物半導体層を備え、
前記ソース引出し電極は、前記第３の窒化物半導体層の上に形成された第８の金属層である
請求項５〜８のいずれか１項に記載の半導体装置。
【請求項１３】
さらに、前記ソース引出し電極と前記ゲート引出し電極との間に、第２のソース引出し電極を備え、
前記第２のソース引出し電極は、前記第２の窒化物半導体層にショットキー接触する第９の金属層である
請求項９に記載の半導体装置。
【請求項１４】
さらに、前記ソース引出し電極と前記ゲート引出し電極との間に形成された第２のソース引出し電極と、
前記第２の窒化物半導体層上に形成された第５の窒化物半導体層とを備え、
前記第２のソース引出し電極は、前記第５の窒化物半導体層の上に形成された第１０の金属層である
請求項９に記載の半導体装置。
【請求項１５】
前記第３の窒化物半導体層は、ｐ型の窒化物半導体層である
請求項７または８に記載の半導体装置。
【請求項１６】
前記第４の窒化物半導体層は、ｐ型の窒化物半導体層である
請求項１２に記載の半導体装置。
【請求項１７】
前記第５の窒化物半導体層は、ｐ型の窒化物半導体層である
請求項１４に記載の半導体装置。
【請求項１８】
基板と、
前記基板上に形成された第１の窒化物半導体層及び前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を有する半導体層積層体と、
前記半導体層積層体上に離間して形成された第１のゲート電極及び第２のゲート電極と、
前記半導体層積層体上を平面視した場合に、前記第１のゲート電極の前記第２のゲート電極と反対側に離間して形成された第１のオーミック電極と、
前記平面視において、前記第２のゲート電極の前記第１のゲート電極と反対側に離間して形成された第２のオーミック電極と、
前記平面視において前記第１のオーミック電極、第２のオーミック電極、第１のゲート電極及び第２のゲート電極を含み、前記第１の窒化物半導体層内に位置する第１のキャリア層を有する第１の活性領域と、
前記平面視において前記第２のオーミック電極の長辺方向の延長線上であって、キャリアを含まない素子分離領域を介して前記第１の窒化物半導体層内に位置する第２のキャリア層を有する第２の活性領域と、
前記平面視において前記第１のオーミック電極の長辺方向の延長線上であって、前記素子分離領域を介して前記第１の窒化物半導体層内に位置する第３のキャリア層を有する第３の活性領域と、
前記第２の活性領域を前記平面視した場合に、前記第２のオーミック電極の短辺と対向する位置に形成され、前記第１のゲート電極と電気的に接続された第１のゲート引出し電極と、
前記第２の活性領域の前記半導体層積層体上に形成され、前記第１のオーミック電極と電気的に接続された第１の引出し電極と、
前記第３の活性領域を前記平面視した場合に、前記第１のオーミック電極の短辺と対向する位置に形成され、前記第２のゲート電極と電気的に接続された第２のゲート引出し電極と、
前記第３の活性領域の前記半導体層積層体上に形成され、前記第２のオーミック電極と電気的に接続された第２の引出し電極と、を有し、
前記第２のキャリア層の電位は、前記第１の引出し電極の電位と実質的に同じ、または、前記第１のゲート引出し電極の電位と前記第１の引出し電極の電位との中間電位であり、
前記第３のキャリア層の電位は、前記第２の引出し電極の電位と実質的に同じ、または、前記第２のゲート引出し電極の電位と前記第２の引出し電極の電位との中間電位である
半導体装置。
【請求項１９】
前記第２の活性領域は、前記平面視した場合に、前記第１の活性領域を、前記素子分離領域を介して囲むように形成されている
請求項１に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記課題を解決するために、本発明の一態様に係る半導体装置は、基板と、前記基板上に形成された第１の窒化物半導体層及び前記第１の窒化物半導体層の上に形成され且つ前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を有する半導体層積層体と、前記半導体層積層体上に形成されたゲート電極と、前記半導体層積層体上を平面視した場合に、前記ゲート電極の両側にそれぞれ前記ゲート電極から離間して形成されたソース電極及びドレイン電極と、前記平面視において前記ソース電極、前記ドレイン電極及び前記ゲート電極を含み、前記第１の窒化物半導体層内に位置する第１のキャリア層を有する第１の活性領域と、前記平面視において前記ドレイン電極の長辺方向の延長線上であって、キャリアを含まない素子分離領域を介して前記第１の窒化物半導体層内に位置する第２のキャリア層を有する第２の活性領域と、前記第２の活性領域を前記平面視した場合に、前記ドレイン電極の短辺と対向する位置に形成され、前記ゲート電極と電気的に接続されたゲート引出し電極と、前記第２の活性領域の前記半導体層積層体上に形成され、前記ソース電極と電気的に接続されたソース引出し電極と、を有し、前記第２のキャリア層の電位は、前記ソース引出し電極の電位と実質的に同じ、または、前記ゲート引出し電極の電位と前記ソース引出し電極の電位との中間電位である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
図１７Ｂ及び図１８Ｂは、実施の形態２に係る半導体装置５の第１の容量低減メカニズムである。本実施の形態では、第２のキャリア層１１４Ｂが、キャリア層１１４へのコンタクト抵抗１１６Ｂを介してキャリア層抵抗１１７Ｂに対して第１の引出し電極５３２の電位となるため、第１のゲート引出し電極５３１との間で第１のゲート引出し電極−第１の引出し電極間容量５３７の容量結合が発生する。その結果、第１のゲート引出し電極−第２のオーミック電極間容量５３６が低減して、第２のオーミック電極−第１の引出し電極間容量５３８が増加する。第２のオーミック電極−第１の引出し電極間容量５３８の増加は、全第２のオーミック電極−第１の引出し電極間容量に対してわずかな量であるため動作上の影響は無い。一方で、第１のゲート引出し電極−第２のオーミック電極間容量５３６は、全第１のゲート引出し電極−第２のオーミック電極間容量の値が小さいため、低減の効果は大きい。第２の活性領域１１３のキャリア層１１４Ｂの電位は第１の引出し電極５３２の電位が望ましいが、第１の引出し電極５３２から第２の活性領域１１３のキャリア層１１４Ｂまでの電位は、絶縁膜を用いた容量性の結合やショットキー接合を用いた結合で生じる第１のゲート引出し電極５３１の電位と第１の引出し電極５３２の電位との中間電位でもよい。
【国際調査報告】
2016185715.tif 000027
2016185715.tif 000028
2016185715.tif 000029
2016185715.tif 000030
2016185715.tif 000031
2016185715.tif 000032