(57)【要約】半導体装置は、基板１の上面上に形成された第１の層間膜２と、第１の金属配線３と、第２の層間膜５と、第２の金属配線１１と、第１の金属配線３と第２の金属配線１１とを電気的に接続する第１のビア１０と、第１の層間膜２の上部に埋め込まれるとともに、第２の層間膜５を貫通するランディングパッド１２と、基板１の裏面側から基板１及び第１の層間膜２を貫通し、ランディングパッド１２に接続する第２のビア２５とを備え、ランディングパッド１２の下面位置は、第１の金属配線３の下面位置と異なっている。
2017150146.tif 000002
【特許請求の範囲】
【請求項１】
第１の領域と、第２の領域とが形成された基板と、
前記基板の上面上に形成された第１の層間膜と、
前記第１の領域において、前記第１の層間膜の上部に埋め込まれた第１の金属配線と、
前記第１の層間膜上及び前記第１の金属配線上に形成された第２の層間膜と、
前記第１の領域において、前記第２の層間膜の上部に埋め込まれた第２の金属配線と、
前記第２の層間膜を貫通し、前記第１の金属配線と前記第２の金属配線とを電気的に接続する第１のビアと、
前記第２の領域において、前記第１の層間膜の上部に埋め込まれるとともに、前記第２の層間膜を貫通するランディングパッドと、
前記第２の領域において、前記基板の裏面側から前記基板及び前記第１の層間膜を貫通し、前記ランディングパッドに接続する第２のビアとを備え、
前記ランディングパッドの下面位置は、前記第１の金属配線の下面位置と異なっている半導体装置。
【請求項２】
請求項１において、
前記第１のビアと前記第２の金属配線とは同一の材料で構成されており、
前記ランディングパッドは、前記第１の層間膜の上部から前記第２の層間膜内に亘って設けられ、且つ前記第１のビア及び前記第２の金属配線と同一の材料で構成されている金属膜を有していることを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記ランディングパッドの下面位置は、前記第１の金属配線の下面位置よりも低く、前記ランディングパッドの厚みは、前記第１の金属配線の高さと、前記第１のビアの高さと、前記第２の金属配線の高さとの和よりも厚いことを特徴とする半導体装置。
【請求項４】
第１の領域と第２の領域とが形成された基板の上面上に第１の層間膜と、前記第１の層間膜の上部に埋め込まれた第１の金属配線とを形成する工程と、
前記第１の層間膜上及び前記第１の金属配線上に、第２の層間膜を形成する工程と、
前記第１の領域において、前記第２の層間膜内の配線溝と、前記第１の金属配線の上方で前記第２の層間膜を貫通する第１のビアホールとをそれぞれ形成する工程と、
前記配線溝及び前記第１のビアホールを形成する際に、前記第２の領域において、前記第１の層間膜の上部にパッド用凹部を形成するとともに、前記第２の層間膜を貫通するパッド用孔を形成する工程と、
前記第１のビアホール、前記配線溝、前記パッド用凹部及び前記パッド用孔内に金属を埋め込むことによって前記第１のビアホール内に第１のビアを形成するとともに、前記配線溝内に第２の金属配線を形成し、且つ前記パッド用凹部及び前記パッド用孔内にランディングパッドを形成する工程と、
前記第２の領域において、前記基板の裏面側から前記基板及び前記第１の層間膜を貫通し、前記ランディングパッドに接続する第２のビアを形成する工程とを備えている半導体装置の製造方法。
【請求項５】
請求項４において、
前記第１のビアホールを形成するのと同時に、前記パッド用孔を形成し、
前記配線溝を形成するのと同時に、前記パッド用凹部の少なくとも一部を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４において、
前記第１の金属配線を形成する工程の後、前記第２の層間膜を形成する工程の前に、前記第１の金属配線上及び前記第１の層間膜上に絶縁体からなるライナー膜を形成する工程をさらに備えており、
前記第１のビアホールを形成するのと同時に、前記パッド用孔を形成し、
前記ライナー膜のうち前記第１のビアホールによって露出された部分を除去するのと同時に、前記第２の領域において前記パッド用凹部を形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項４〜６のうちいずれか１つにおいて、
前記第１の金属配線の下面高さと前記ランディングパッドの下面高さとは互いに異なっていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項４〜７のうちいずれか１つにおいて、
前記第１のビアホールを形成する工程では、前記第２の領域内の前記第２の層間膜に、前記第１のビアよりも大きい直径を有する第３のビアを形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、through-silicon-via（TSV）用のランディングパッドを備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、デバイスの微細化及び高集積化に伴い、チップを縦方向に積層する三次元実装技術の開発が進み、基板を貫通して垂直方向に電気的接続を形成するTSV技術が重要になってきている。【０００３】
このようなTSV構造において、TSVと接続するTSV用ランディングパッドの厚さを厚くすることにより、TSVを形成する際のパッドの突き抜けを防ぐ要求がある。この要求に対して、特許文献１には、２層もしくはそれ以上の金属膜を積層することによって厚いTSV用ランディングパッドを形成する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−７９９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、TSV構造において、２層もしくはそれ以上の金属層を積層することによってTSV用ランディングパッドを形成する従来の技術では、ランディングパッドとTSVとの間で接続不良が生じる場合がある。【０００６】
具体的に、従来の技術では、１層目の金属膜を形成後、２層目以降の金属膜を形成するためのエッチング工程によって１層目の金属膜がダメージを受けやすくなっている。そのため、エッチング工程後の洗浄工程によって１層目の金属膜のうちダメージを受けた部分が流失し、２層目の金属膜を形成する際に空洞が生じる可能性がある。このように、１層目の金属膜と２層目の金属膜との間に空洞が生じると、TSV用ランディングパッドのTSVとの接続部において電気特性が悪くなり、信頼性が低下する可能性がある。【０００７】
本発明の目的は、TSVの形成時にランディングパッドの突き抜けが防がれるとともに、TSVとランディングパッドとの良好な電気的接続を確保できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
本明細書に開示された半導体装置は、第１の領域と、第２の領域とが形成された基板と、前記基板の上面上に形成された第１の層間膜と、前記第１の領域において、前記第１の層間膜の上部に埋め込まれた第１の金属配線と、前記第１の層間膜上及び前記第１の金属配線上に形成された第２の層間膜と、前記第１の領域において、前記第２の層間膜の上部に埋め込まれた第２の金属配線と、前記第２の層間膜を貫通し、前記第１の金属配線と前記第２の金属配線とを電気的に接続する第１のビアと、前記第２の領域において、前記第１の層間膜の上部に埋め込まれるとともに、前記第２の層間膜を貫通するランディングパッドと、前記第２の領域において、前記基板の裏面側から前記基板及び前記第１の層間膜を貫通し、前記ランディングパッドに接続する第２のビアとを備えている。前記ランディングパッドの下面位置は、前記第１の金属配線の下面位置と異なっている。
【発明の効果】
【０００９】
本明細書に開示された半導体装置及びその製造方法によれば、TSVの形成時にランディングパッドの突き抜けが防がれるとともに、TSVとランディングパッドとの良好な電気的接続を実現しうる。
【図面の簡単な説明】
【００１０】
【図１Ａ】図１Ａは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図１Ｂ】図１Ｂは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図１Ｃ】図１Ｃは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図２Ａ】図２Ａは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図２Ｂ】図２Ｂは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図２Ｃ】図２Ｃは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図３Ａ】図３Ａは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図３Ｂ】図３Ｂは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図３Ｃ】図３Ｃは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図４Ａ】図４Ａは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図４Ｂ】図４Ｂは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図４Ｃ】図４Ｃは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図４Ｄ】図４Ｄは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図５Ａ】図５Ａは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図５Ｂ】図５Ｂは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図５Ｃ】図５Ｃは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図６Ａ】図６Ａは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図６Ｂ】図６Ｂは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図６Ｃ】図６Ｃは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図７Ａ】図７Ａは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図７Ｂ】図７Ｂは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図７Ｃ】図７Ｃは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図８Ａ】図８Ａは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図８Ｂ】図８Ｂは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図８Ｃ】図８Ｃは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図８Ｄ】図８Ｄは、参考例に係る半導体装置の製造方法を説明する断面図である。
【図９Ａ】図９Ａは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９Ｂ】図９Ｂは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９Ｃ】図９Ｃは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１０Ａ】図１０Ａは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１０Ｂ】図１０Ｂは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１０Ｃ】図１０Ｃは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１１Ａ】図１１Ａは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１１Ｂ】図１１Ｂは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１１Ｃ】図１１Ｃは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１２Ａ】図１２Ａは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１２Ｂ】図１２Ｂは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１２Ｃ】図１２Ｃは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１３Ａ】図１３Ａは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１３Ｂ】図１３Ｂは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１３Ｃ】図１３Ｃは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１４Ａ】図１４Ａは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１４Ｂ】図１４Ｂは、他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１２】
（第１の実施形態）
−半導体装置の製造方法−
図１Ａ〜Ｃ、図２Ａ〜Ｃ、図３Ａ〜Ｃ及び図４Ａ〜Ｄは、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。これらの図では、左側が素子形成領域２０（第１の領域）、右側がパッド形成領域３０（第２の領域）となっている。以下、半導体装置の製造方法を説明する。
【００１３】
まず、図１Ａに示すように、素子形成領域２０とパッド形成領域３０とが形成された基板１の上面上にchemical vapor deposition(CVD)法等により酸化ケイ素(SiO2)等の絶縁体からなる第１の層間膜２を形成する。次いで、第２の層間膜２の上部に公知のリソグラフィ及びエッチングによって配線溝を形成する。次に、めっき法により当該配線溝内に銅等の金属を埋め込んだ後、chemical mechanical polishing(CMP)法等により余剰の金属を除去することにより、配線溝内に埋め込まれた厚さ約１２０ｎｍ程度の第１の金属配線３を形成する。この際の第１の層間膜２の厚さは、例えば４００ｎｍである。
【００１４】
一方、パッド形成領域３０では、第１の金属配線３に相当する金属層を形成しない。
【００１５】
続いて、第１の金属配線３の上及び第１の層間膜２の上に、公知の方法により、例えば炭化ケイ素(SiC)からなる厚さ６０ｎｍの第１のライナー膜４を形成する。
【００１６】
次に、図１Ｂに示すように、第１の層間膜２上及び第１の金属配線３上に第１のライナー膜４を挟んで酸化ケイ素からなる厚さ３００ｎｍの第２の層間膜５を形成する。
【００１７】
次いで、図１Ｃに示すように、リソグラフィ及びエッチングによって、素子形成領域２０における第１の金属配線３の上方に、第２の層間膜５を貫通するビアホール６を形成する。ビアホール６の形成と同時に、パッド形成領域３０において第２の層間膜５を貫通するパッド用孔６Ａを形成する。ビアホール６の直径は約１００ｎｍであり、パッド用孔６Ａの直径は約７０μｍである。ビアホール６とパッド用孔６Ａとは、同一のマスク（図示せず）を用いたエッチングにより形成できる。このエッチングは、第１のライナー膜４で止める。
【００１８】
次に、図２Ａに示すように、基板上に厚さ約３００ｎｍのレジスト７を形成する。素子形成領域２０におけるビアホール６の開口面積は小さいため、レジスト７はビアホール６内に完全に埋め込まれ、ビアホール６内のレジストも含めほぼ６００ｎｍの厚さに形成される。一方、パッド形成領域３０に形成されたパッド用孔６Ａの平面面積はビアホール６よりも広いので、パッド用孔６Ａ上ではレジスト７の厚さは約３００ｎｍとなり、ビアホール６上でのレジスト７の厚さに比べて薄くなっている。
【００１９】
次に、図２Ｂに示すように、レジスト7をエッチバックすることにより、レジスト７のうち第２の層間膜５上及びパッド用孔６Ａ内に形成された部分を除去する。この工程では、ビアホール６内にレジスト７が残るが、パッド用孔６Ａ内にはほとんどレジスト７が残らない。
【００２０】
次に、図２Ｃに示すように、リソグラフィにより素子形成領域２０では配線形成領域が開口し、パッド形成領域３０ではパッド用孔６Ａの上方を開口するレジスト８を形成する。パッド用孔６Ａの上方に設けられた開口は、パッド用孔６Ａよりも大きい平面面積を有していてもよい。
【００２１】
次いで、図３Ａに示すように、レジスト８を用いて第２の層間膜５をエッチングすることにより、素子形成領域２０に配線溝９を形成する。配線溝９の深さは約１８０ｎｍである。ビアホール６内にはレジスト７が残っているため、ビアホール６が形成された領域では第１のライナー膜４はエッチングされない。
【００２２】
また、配線溝９と同時にパッド形成領域３０では第１のライナー膜４及び第１の層間膜２の上部が除去されてパッド用凹部９Ａが形成される。パッド用凹部９Ａでのエッチング量は約１２０〜１５０ｎｍである。
【００２３】
次に、図３Ｂに示すように、洗浄によりレジスト７、８を除去する。
【００２４】
続いて、図３Ｃに示すように、エッチングにより第１のライナー膜４のうちビアホール６内に露出する部分を除去する。また、第１のライナー膜４の除去と同時にパッド形成領域３０において第１の層間膜２の一部が除去され、パッド用凹部９Ｂが形成される。パッド用凹部９Ｂの深さは約７０ｎｍである。
【００２５】
次に、図４Ａに示すように、エッチングによる反応生成物を洗浄により除去する。本工程の洗浄により、半導体装置の形状は変わらない。
【００２６】
次に、図４Ｂに示すように、めっき法により、素子形成領域２０におけるビアホール６内及び配線溝９内、パッド形成領域３０におけるパッド用孔６Ａ内、パッド用凹部９Ａ、９Ｂ内に銅を埋め込んだ後、CMP法により余剰の銅を除去する。これにより、ビアホール６内に第１のビア１０を形成し、配線溝９内に第２の金属配線１１を形成する。また、パッド用凹部９Ａ、９Ｂ内及びパッド用孔６Ａ内にランディングパッド１２を形成する。この際に、ランディングパッド１２の下面位置は、第１の金属配線３の下面位置よりも深くなっている。
【００２７】
第１のビア１０の高さは約１１０ｎｍであり、第２の金属配線１１の高さは約１２０ｎｍである。また、ランディングパッド１２の高さ（厚さ）は約３６０ｎｍ〜３９０ｎｍである。その後、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２上に厚さ６０ｎｍの炭化ケイ素からなる第２のライナー膜１３を形成する。
【００２８】
次に、図４Ｃに示すように、第２のライナー膜１３上に、公知のCVD法等により窒化ケイ素からなる厚さ１０００ｎｍのパッシベーション膜１４を形成する。以上で、基板１の上面側の加工は一旦完了する。
【００２９】
次に、図４Ｄに示すように、基板１を裏面側から削って基板１の厚さを約３００〜４００μｍにする。次いで、基板１の裏面上に、素子形成領域２０を覆い、例えば、酸化ケイ素膜等からなる絶縁膜１５を形成する。その後、リソグラフィとエッチング法とにより、絶縁膜１５と基板１とを裏面側からエッチングする。この際には、ランディングパッド１２の一部までエッチングを行い、ビアホール１６を形成する。次いで、公知のめっき法等によりビアホール１６内に銅を埋め込んだ後、CMPにより余剰の銅を除去することにより、基板１を貫通し、ランディングパッド１２に接続するTSV（第２のビア）２５を形成する。ビアホール１６内に形成する金属は、タングステン（W）やアルミニウム（Al）等であってもよいし、ビアホール１６内が完全に金属で埋め込まれていなくてもよい。以上の工程により、本実施形態の半導体装置を作製することができる。
【００３０】
次に、上述の方法によってランディングパッド１２を形成した理由を、参考例に係る製造方法と比較しながら説明する。
【００３１】
図５Ａ〜Ｃ、図６Ａ〜Ｃ、図７Ａ〜Ｃ及び図８Ａ〜Ｄは、参考例に係る半導体装置の製造方法を説明する断面図である。
【００３２】
本参考例では、図５Ａに示すように、素子形成領域２０とパッド形成領域３０とが形成された基板１の上面上に酸化ケイ素等の絶縁体からなる第１の層間膜２を形成する。次いで、第１の層間膜２の上部に公知のリソグラフィ及びエッチングによって配線溝を形成する。この際に、パッド形成領域３０においても素子形成領域２０内の配線溝と同じ深さの凹部を形成する。
【００３３】
続いて、めっき法により基板上に銅を堆積し、その後CMP法により余剰の銅を除去することにより、素子形成領域２０に第１の金属配線３を形成するとともに、パッド形成領域３０に金属膜１７を形成する。
【００３４】
次に、図５Ｂに示すように、第１の層間膜２上及び第１の金属配線３上に第１のライナー膜４を挟んで酸化ケイ素からなる厚さ３００ｎｍの第２の層間膜５を形成する。次いで、図５Ｃに示すように、素子形成領域２０においては第２の層間膜５を貫通するビアホール６を形成するとともに、パッド形成領域３０においては金属膜１７の上方にパッド用孔６Ａを形成する。
【００３５】
次に、図６Ａに示すように、基板上に厚さ約３００ｎｍのレジスト７を形成する。レジスト７はビアホール６内及びパッド用孔６Ａ内に埋め込まれる。次に、図６Ｂに示すように、レジスト7をエッチバックすることにより、レジスト７のうち第２の層間膜５上及びパッド用孔６Ａ内に形成された部分を除去する。
【００３６】
次に、図６Ｃに示すように、リソグラフィにより配線形成用のレジスト８を形成する。次いで、図７Ａに示すように、素子形成領域２０に配線溝９を形成する。この際に、パッド形成領域３０では、パッド用孔６Ａ内に露出する第１のライナー膜４が除去されるとともに、金属膜１７の上部も除去されてパッド用凹部９Ｄが形成される。金属膜１７を構成する銅のエッチングレートは第２の層間膜５のエッチングレートよりも遅いため、パッド用凹部９Ｄの深さは、本実施形態の半導体装置におけるパッド用凹部９Ａ（図３Ａ参照）に比べて浅くなる。なお、本工程では、金属膜１７がエッチングにより大きなダメージを受ける。
【００３７】
次に、図７Ｂに示すように、洗浄によりレジスト７を除去する際に、エッチングによるダメージを受けた金属膜１７の一部から銅が流出し、欠陥４０が形成される。
【００３８】
次に、図７Ｃに示すように、素子形成領域２０においてビアホール６内に露出する第１のライナー膜４を除去する。本工程においても、金属膜１７はダメージを受ける。続いて、図８Ａに示すように、エッチングによる反応生成物を洗浄により除去する。この際に、金属膜１７がエッチングによって受けたダメージにより、金属膜１７に欠陥４２が生じる。
【００３９】
次に、図８Ｂに示すように、めっき法により、素子形成領域２０におけるビアホール６内及び配線溝９内、パッド形成領域３０におけるパッド用孔６Ａ内、パッド用凹部９Ｄ内に銅を埋め込んだ後、CMP法により余剰の銅を除去する。これにより、ビアホール６内に第１のビア１０を形成し、配線溝９内に第２の金属配線１１を形成する。本工程では、パッド用孔６Ａ内及びパッド用凹部９Ｄ内に銅が埋め込まれることにより、これらの銅及び金属膜１７を含むランディングパッド１２Ｂが形成される。従って、参考例に係る方法で作製されたランディングパッド１２Ｂの下面位置は、第１の金属配線３の下面位置と等しくなっている。
【００４０】
参考例に係る方法では、製造工程中に金属膜１７に生じた欠陥４０、４２が埋め込まれずに空洞として残る。
【００４１】
次いで、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２Ｂ上に厚さ６０ｎｍの炭化ケイ素からなる第２のライナー膜１３を形成する。
【００４２】
この後、図８Ｃに示すように、第２のライナー膜１３上に、公知のCVD法等により窒化ケイ素からなる厚さ１０００ｎｍのパッシベーション膜１４を形成する。次に、図８Ｄに示すように、基板１を裏面側から削って基板１の厚さを約３００〜４００μｍにする。次いで、基板１の裏面上に、絶縁膜１５を形成する。続いて、リソグラフィとエッチング法とにより、絶縁膜１５と基板１とを裏面側からエッチングする。この際には、ランディングパッド１２Ｂの一部までエッチングを行い、ビアホール１６を形成する。次いで、公知のめっき法等によりビアホール１６内に銅を埋め込んだ後、CMPにより余剰の銅を除去することにより、基板１を貫通し、ランディングパッド１２Ｂに接続するTSV（第２のビア）２５を形成する。
【００４３】
参考例に係る半導体装置では、ランディングパッド１２Ｂ内に欠陥４０、４２が生じるので、ランディングパッド１２ＢとTSV２５との間で接続不良を起こす場合がある。
【００４４】
一方、本実施形態の半導体装置では、ランディングパッド１２内にエッチングによるダメージが入らないので、ランディングパッド１２とTSV２５との間に接続不良は起こらない。また、本実施形態の半導体装置では、ランディングパッド１２の下面位置を第１の金属配線３よりも低い位置にすることができるので、参考例に係る半導体装置よりもランディングパッド１２を厚くすることができ、ビアホール１６を形成する際にランディングパッド１２の突き抜けが生じにくくなっている。
【００４５】
また、本実施形態の方法では、ランディングパッド１２を形成するための凹部の形成は配線溝９やビアホール６を形成する工程と同時に行うことができ、ランディングパッド１２用の銅膜の形成は第２の金属配線１１及び第１のビア１０の形成と同時に行うことができるので、工程を増やすことなくランディングパッド１２を形成することができる。
【００４６】
−半導体装置の構成−
以上の方法によって作製される本実施形態実施形態の半導体装置は、図４Ｄに示すように、素子形成領域（第１の領域）２０と、パッド形成領域（第２の領域）３０とが形成された基板１と、基板１の上面上に形成された第１の層間膜２と、素子形成領域２０において、第１の層間膜２の上部に埋め込まれた第１の金属配線３と、第１の層間膜２上及び第１の金属配線３上に形成された第２の層間膜５と、素子形成領域２０において、第２の層間膜５の上部に埋め込まれた第２の金属配線１１と、第２の層間膜５を貫通し、第１の金属配線３と第２の金属配線１１とを電気的に接続する第１のビア１０と、パッド形成領域３０において、第１の層間膜２の上部に埋め込まれるとともに、第２の層間膜５を貫通するランディングパッド１２と、パッド形成領域３０において、基板１の裏面側から基板１及び第１の層間膜２を貫通し、ランディングパッド１２に接続するTSV（第２のビア）２５とを備えている。本実施形態の半導体装置はまた、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２上に形成された第２のライナー膜１３と、第２のライナー膜１３上に形成されたパッシベーション膜１４とを備えている。
【００４７】
ランディングパッド１２の下面位置は、第１の金属配線３の下面位置と異なっており、第１の金属配線３の下面位置よりも低い位置にある。
【００４８】
基板１は、シリコン等の半導体で構成されていてもよいが、これに限定されない。第１の層間膜２及び第２の層間膜５は、例えば酸化ケイ素等の絶縁膜で構成されている。第１の層間膜２及び第２の層間膜５は酸化ケイ素以外の絶縁体で構成されていてもよく、公知のLow-ｋ膜であってもよい。
【００４９】
ランディングパッド１２、第１の金属配線３及び第２の金属配線１１は、銅又は銅を主成分とする合金等で構成されていてもよいし、銅以外の導電性物質で構成されていてもよい。ランディングパッド１２は、第２の金属配線１１及び第１のビア１０と同じ材料で構成されていてもよい。
【００５０】
第１の金属配線３、第２の金属配線１１及び第１のビア、ランディングパッド１２及びTSV２５は、それぞれ銅等のみで構成されていてもよいが、配線溝又は凹部の内面に沿って薄く形成されたバリアメタル層と、銅等からなる金属層との二層で構成されていてもよく、これ以外の構成を有していてもよい。
【００５１】
本実施形態の半導体装置では、ランディングパッド１２の厚みは、第１の金属配線３の高さと、第１のビア１０の高さと、第２の金属配線１１の高さの合計値よりも厚くなっている。
【００５２】
また、本実施形態の半導体装置では、二層の金属配線層が設けられた例を示しているが、さらに多層の金属配線が設けられていてもよい。この場合、ランディングパッド１２は、上下で隣り合う２層の金属配線を形成する工程を利用して設けられていればよく、少なくとも１層の金属配線とこれに接続されたビアの合計高さよりも厚く形成されていればよい。
【００５３】
第１の層間膜２の厚さは例えば４００ｎｍ程度であってもよい。また、ランディングパッド１２の直径は約７０μｍ程度であってもよく、厚さは約３６０ｎｍ〜３９０ｎｍ程度であってもよい。
【００５４】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法を説明する。
【００５５】
図９Ａ〜Ｃ、図１０Ａ〜Ｃは、第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本実施形態の方法は、図２Ｂに示す工程まで第１の実施形態の方法と同じである。従って、図２Ｂに示す工程の後の工程について、以下に説明する。
【００５６】
図９Ａに示すように、素子形成領域２０では配線形成領域が開口し、パッド形成領域３０ではパッド用孔６Ａを覆うレジスト８を形成する。
【００５７】
次に、図９Ｂに示すように、レジスト８を用いて第２の層間膜５をエッチングすることにより、素子形成領域２０に配線溝９を形成する。この際に、パッド形成領域３０では第１のライナー膜４はエッチングされない。
【００５８】
次に、図９Ｃに示すように、洗浄によりレジスト７、８を除去する。
【００５９】
次に、図１０Ａに示すように、エッチングにより第１のライナー膜４のうちビアホール６内に露出する部分を除去する。また、第１のライナー膜４の除去と同時にパッド形成領域３０において第１のライナー膜４の一部及び第１の層間膜２の一部が除去され、パッド用凹部９Ｃが形成される。
【００６０】
続いて、図１０Ｂに示すように、基板を洗浄後、めっき法により、素子形成領域２０内のビアホール６内及び配線溝９内、パッド形成領域３０内のパッド用孔６Ａ内及びパッド用凹部９Ｃ内に銅を埋め込んだ後、CMP法により余剰の銅を除去する。これにより、ビアホール６内に第１のビア１０を形成し、配線溝９内に第２の金属配線１１を形成する。また、パッド用凹部９Ｃ内及びパッド用孔６Ａ内にランディングパッド１２を形成する。この際に、ランディングパッド１２の下面位置は、第１の金属配線３の下面位置よりも浅くなっている。ランディングパッド１２の厚さは、約２４０ｎｍである。
【００６１】
その後、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２上に厚さ６０ｎｍの炭化ケイ素からなる第２のライナー膜１３を形成する。
【００６２】
次に、図１０Ｃに示すように、第２のライナー膜１３上に、公知のCVD法等により窒化ケイ素からなる厚さ１０００ｎｍのパッシベーション膜１４を形成する。次いで、基板１を裏面側から削って基板１の厚さを約３００〜４００μｍにする。続いて、基板１の裏面上に、絶縁膜１５を形成する。その後、リソグラフィとエッチング法とにより絶縁膜１５と基板１とを裏面側からエッチングする。この際には、ランディングパッド１２の一部までエッチングを行い、ビアホール１６を形成する。次いで、公知のめっき法等によりビアホール１６内に銅を埋め込んだ後、CMPにより余剰の銅を除去することにより、基板１を貫通し、ランディングパッド１２に接続するTSV（第２のビア）２５を形成する。
【００６３】
以上の方法によっても、ランディングパッド１２は一度に形成した金属膜で形成されるので、当該金属膜がエッチングによるダメージを受けることがない。このため、ランディングパッド１２内に欠陥が生じることがないので、TSV２５とランディングパッド１２との間に接続不良が生じにくくなっている。
【００６４】
また、本実施形態の方法によれば、ランディングパッド１２の厚みを第１のビア１０の高さと第２の金属配線１１の高さとの合計値よりも厚くすることができるので、TSV２５の形成時にランディングパッド１２の突き抜けが生じにくくなっている。
【００６５】
（その他の実施形態）
図１１Ａ〜Ｃ、図１２Ａ〜Ｃ、図１３Ａ〜Ｃ、図１４Ａ、Ｂは、本発明の他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【００６６】
ここでは、パッド形成領域３０内に素子形成領域２０内と同じサイズのビアホール６Ｂを形成する場合の半導体装置について説明する。
【００６７】
図１１Ａに示すように、パッド形成領域３０内には、第１の金属配線３と同じ深さ位置に金属膜１７が設けられている。第１の金属配線３上、金属膜１７上及び第１の層間膜２上に第１のライナー膜４を形成する。次いで、第１のライナー膜４上に第２の層間膜５を形成した後、素子形成領域２０にはビアホール６を形成し、パッド形成領域３０にはビアホール６Ｂを形成する。ここで、ビアホール６とビアホール６Ｂの径は同じである。
【００６８】
次に、図１１Ｂに示すように、基板上にレジスト７を形成する。本工程では、ビアホール６、６Ｂ内にレジスト７が埋め込まれる。次いで、図１１Ｃに示すように、レジスト７をエッチバックすることにより、ビアホール６、６Ｂ内にレジスト７を部分的に残す。
【００６９】
次いで、図１２Ａに示すように、配線溝を形成するためのレジスト８を第２の層間膜５上に形成する。この際に、レジスト８には、ビアホール６Ｂが形成された領域に開口が形成される。
【００７０】
次に、図１２Ｂに示すように、レジスト８をマスクとして第２の層間膜５をエッチングし、配線溝９を形成する。ビアホール６Ｂ内にはレジスト７が残っているので、本工程において金属膜１７が露出することはない。本工程により、パッド形成領域３０では、パッド用孔９Ｅが形成される。
【００７１】
次いで、図１２Ｃに示すように、洗浄によりレジスト７、８を除去する。続いて、図１３Ａに示すように、素子形成領域２０内及びパッド形成領域３０内で、第１のライナー膜４のうち露出している部分をエッチングにより除去する。次いで、図１３Ｂに示すように、基板を洗浄する。図１３Ａに示す工程では、素子形成領域２０とパッド形成領域３０とで同じ厚さの第１のライナー膜４を除去するので、金属膜１７がエッチングによりダメージを受けにくくなっている。このため、図１３Ｂに示す工程では、金属膜１７に欠陥が発生しにくくなっている。
【００７２】
次に、図１３Ｃに示すように、めっき法によってビアホール６、６Ｂ、配線溝９、パッド用孔９Ｅ内に銅を埋め込んだ後、CMP法によって余剰の銅を除去することにより、第１のビア１０及び第２の金属配線１１、第３のビア１０Ａ及び金属膜１１Ａを形成する。ここで、金属膜１７、第３のビア１０Ａ及び金属膜１１Ａはランディングパッド１２Ｃを構成する。その後、第２の層間膜５上、第２の金属配線１１上及びランディングパッド１２上に厚さ６０ｎｍの炭化ケイ素からなる第２のライナー膜１３を形成する。
【００７３】
次に、図１４Ａに示すように、第２のライナー膜１３上に、公知のCVD法等により窒化ケイ素からなる厚さ１０００ｎｍのパッシベーション膜１４を形成する。次いで、図１４Ｂに示すように、基板１を裏面側から削って基板１の厚さを約３００〜４００μｍにする。続いて、基板１の裏面上に絶縁膜１５を形成する。その後、リソグラフィとエッチング法とにより絶縁膜１５と基板１とを裏面側からエッチングする。この際には、第１のライナー膜４及び第２の層間膜５の一部を除去するとともに、ランディングパッド１２Ｃの一部までエッチングを行い、ビアホール１６を形成する。次いで、公知のめっき法等によりビアホール１６内に銅を埋め込んだ後、CMPにより余剰の銅を除去することにより、基板１を貫通し、ランディングパッド１２Ｃに接続するTSV（第２のビア）２５を形成する。
【００７４】
本実施形態の方法によっても、ランディングパッド１２Ｃの内部に欠陥が生じないので、ランディングパッド１２ＣとTSV２５との間の接続不良を抑えることができる。
【００７５】
ただし、本実施形態の方法によれば、パッド形成領域３０において、ビアホール６Ｂ間には第１のライナー膜４及び第２の層間膜５が存在しているので、ビアホール１６を形成する際に、ランディングパッド１２Ｃ上で確実にエッチングを停止しにくくなっている。
【００７６】
このため、パッド形成領域３０に小さい径のビアを形成するのは好ましくない。従って、パッド形成領域３０内では、素子形成領域２０内の第１のビア１０よりも径の大きいビアを形成することが好ましい。
【００７７】
なお、以上で説明した半導体装置及びその製造方法は、実施形態の一例であって、半導体装置の構成、各層の膜厚やサイズ、材質等は適宜変更可能である。例えば、パッド形成領域３０におけるレジスト８の開口のサイズはパッド用孔６Ａよりも大きくてもよいが、パッド用孔６Ａと同じ又はパッド用孔６Ａ以下のサイズであってもよい。
【産業上の利用可能性】
【００７８】
本発明に係る半導体装置及びその製造方法は、TSV構造を設けた様々な半導体装置に適用できる。
【符号の説明】
【００７９】
１  基板
２  第１の層間膜
３  第１の金属配線
４  第１のライナー膜
５  第２の層間膜
６、６Ｂ  ビアホール
６Ａ  パッド用孔
７、８  レジスト
９  配線溝
９Ａ、９Ｂ、９Ｃ、９Ｄ  パッド用凹部
９Ｅ  パッド用孔
１０  第１のビア
１０Ａ  第３のビア
１１  第２の金属配線
１１Ａ  金属膜
１２、１２Ｂ、１２Ｃ  ランディングパッド
１３  第２のライナー膜
１４  パッシベーション膜
１５  絶縁膜
１６  ビアホール
１７  金属膜
２０  素子形成領域
２５  TSV
３０  パッド形成領域
４０、４２  欠陥
【図１Ａ】
2017150146.tif 000003
【図１Ｂ】
2017150146.tif 000004
【図１Ｃ】
2017150146.tif 000005
【図２Ａ】
2017150146.tif 000006
【図２Ｂ】
2017150146.tif 000007
【図２Ｃ】
2017150146.tif 000008
【図３Ａ】
2017150146.tif 000009
【図３Ｂ】
2017150146.tif 000010
【図３Ｃ】
2017150146.tif 000011
【図４Ａ】
2017150146.tif 000012
【図４Ｂ】
2017150146.tif 000013
【図４Ｃ】
2017150146.tif 000014
【図４Ｄ】
2017150146.tif 000015
【図５Ａ】
2017150146.tif 000016
【図５Ｂ】
2017150146.tif 000017
【図５Ｃ】
2017150146.tif 000018
【図６Ａ】
2017150146.tif 000019
【図６Ｂ】
2017150146.tif 000020
【図６Ｃ】
2017150146.tif 000021
【図７Ａ】
2017150146.tif 000022
【図７Ｂ】
2017150146.tif 000023
【図７Ｃ】
2017150146.tif 000024
【図８Ａ】
2017150146.tif 000025
【図８Ｂ】
2017150146.tif 000026
【図８Ｃ】
2017150146.tif 000027
【図８Ｄ】
2017150146.tif 000028
【図９Ａ】
2017150146.tif 000029
【図９Ｂ】
2017150146.tif 000030
【図９Ｃ】
2017150146.tif 000031
【図１０Ａ】
2017150146.tif 000032
【図１０Ｂ】
2017150146.tif 000033
【図１０Ｃ】
2017150146.tif 000034
【図１１Ａ】
2017150146.tif 000035
【図１１Ｂ】
2017150146.tif 000036
【図１１Ｃ】
2017150146.tif 000037
【図１２Ａ】
2017150146.tif 000038
【図１２Ｂ】
2017150146.tif 000039
【図１２Ｃ】
2017150146.tif 000040
【図１３Ａ】
2017150146.tif 000041
【図１３Ｂ】
2017150146.tif 000042
【図１３Ｃ】
2017150146.tif 000043
【図１４Ａ】
2017150146.tif 000044
【図１４Ｂ】
2017150146.tif 000045
【国際調査報告】
2017150146.tif 000046
2017150146.tif 000047
2017150146.tif 000048
2017150146.tif 000049