(57)【要約】【課題】ウェットエッチングによるエッチングストッパー膜のアンダーカットを抑制する。【解決手段】被加工膜３００の上方に、第１マスク膜２２、炭素含有シリコン窒化膜からなるエッチングストッパー膜２３、第２マスク膜２４を順に成膜してなるハードマスク２００Ａを形成する工程と、ハードマスク２００Ａをパターニングしてホールパターンを形成する工程と、ホールパターンを被加工膜３００に転写する工程とを備える。ハードマスク２００Ａのパターニング工程は、第３マスク膜２５に形成されたＹ方向に延在する第１ラインアンドスペースパターンと第４マスク膜に形成されたＸ方向に延在する第２ラインアンドスペースパターンとを用いて第２マスク膜２４及びエッチングストッパー膜２３をパターニングする工程と、第４マスク膜を除去した後、ウェットエッチングにより第２マスク膜２４上に残存する第３マスク膜２５を除去する工程を含む。【選択図】図３
2014038968.tif 000002
【特許請求の範囲】
【請求項１】
被加工膜の上方に第１マスク膜を成膜する工程と、
前記第１マスク膜の上面に炭素含有シリコン窒化膜からなるエッチングストッパー膜を成膜する工程と、
前記エッチングストッパー膜の上面に第２マスク膜を成膜する工程と、
前記第２マスク膜の上方に、第３マスク膜を成膜する工程と、
前記第３マスク膜をパターニングする工程と、
少なくとも前記第３マスク膜を用いて、前記第２マスク膜をパターニングする工程と、
フッ化水素酸を用いたウェットエッチングにより、前記第２マスク膜上に残存する前記第３マスク膜を除去する工程と、
前記第２マスク膜に形成されたマスクパターンを前記エッチングストッパー膜に転写する工程と、
前記第２マスク膜及び前記エッチングストッパー膜に形成された前記マスクパターンを前記第１マスク膜に転写する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第３マスク膜をパターニングした後、第４マスク膜を形成する工程と、
前記第４マスク膜をパターニングする工程をさらに含み、
前記第２マスク膜をパターニングする工程は、前記第３マスク膜と前記第４マスク膜との組み合わせをマスクとして、前記第２マスク膜をパターニングする工程である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第３マスク膜をパターニングする工程は、第１方向に延在する第１ラインアンドスペースパターンを形成する工程を含み、
前記第４マスク膜をパターニングする工程は、第１方向と交差する第２方向に延在する第２ラインアンドスペースパターンを形成する工程を含む、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１及び第２ラインアンドスペースパターンの少なくとも一方は、フォトリソグラフィ解像限界以下のライン幅及びスペース幅を有する、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第３マスク膜に前記第１ラインアンドスペースパターンを形成する工程は、
前記第３マスク膜の上面に、ライン幅よりもスペース幅のほうが広い第３ラインアンドスペースパターンを形成する工程と、
前記第３ラインアンドスペースパターンを覆うように第１犠牲膜を成膜する工程と、
前記第３ラインアンドスペースパターンに合わせて前記第１犠牲膜に形成された開口の内部に第２犠牲膜を埋め込み、これにより前記第３ラインアンドスペースパターンと同一のライン幅およびスペース幅を有する第４ラインアンドスペースパターンを、前記第３ラインアンドスペースパターンに対して自己整合的に形成する工程と、
前記第３ラインアンドスペースパターンと前記第４ラインアンドスペースパターンとの組み合わせをマスクとして、前記第１犠牲膜及び前記第３マスク膜をエッチバックする工程とを含む、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第３ラインアンドスペースパターンを形成する工程は、
前記第３マスク膜の上面に第７マスク膜を成膜する工程と、
前記第７マスク膜をエッチングして、前記第３ラインアンドスペースパターンを形成すると共に、当該第３ラインアンドスペースパターンの開口の底面に露出する前記第３マスク膜の上面を膜厚方向の途中までさらにエッチングする工程とを含む、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記エッチングストッパー膜は、有機シランとアンモニアを原料ガスとするプラズマＣＶＤ法により成膜される、請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記有機シランがトリメチルシランであり、
前記３ＴＭＳの流量を１００〜５００ｓｃｃｍ、前記アンモニアの流量を５００〜２５００ｓｃｃｍ、高周波パワーを２００〜６００Ｗ、成膜温度を３００〜４５０℃、圧力を３〜５Ｔｏｒｒの範囲とする、請求項７に記載の半導体装置の製造方法。
【請求項９】
被加工膜の上方に第１ハードマスクを形成する工程と、
前記第１ハードマスクをパターニングしてホールパターンを形成する工程と、
前記ホールパターンを前記被加工膜に転写する工程とを備え、
前記第１ハードマスクを形成する工程は、
アモルファスカーボン膜からなる第１マスク膜を成膜する工程と、
前記第１マスク膜の上面に炭素含有シリコン窒化膜からなるエッチングストッパー膜を成膜する工程と、
前記エッチングストッパー膜の上面にアモルファスシリコン膜からなる第２マスク膜を成膜する工程を含み、
前記第１ハードマスクをパターニングしてホールパターンを形成する工程は、
前記第２マスク膜の上方に、無機物からなる第３マスク膜を成膜する工程と、
前記第３マスク膜をパターニングして第１方向に延在する第１ラインアンドスペースパターンを形成する工程と、
前記第３マスク膜上に、有機物からなる第４マスク膜を成膜する工程と、
前記第４マスク膜をパターニングして前記第１方向と交差する第２方向に延在する第２ラインアンドスペースパターンを形成する工程と、
前記第３マスク膜及び前記第４マスク膜を用いて、前記第２マスク膜をパターニングして、前記第１ラインアンドスペースパターン及び前記第２ラインアンドスペースパターンの合成パターンからなる前記ホールパターンを形成する工程と、
前記第３マスク膜上に残存する前記第４マスク膜を除去する工程と、
フッ化水素酸を用いたウェットエッチングにより、前記第２マスク膜上に残存する前記第３マスク膜を除去する工程と、
前記第２マスク膜に形成された前記ホールパターンを前記エッチングストッパー膜に転写する工程と、
前記第２マスク膜及び前記エッチングストッパー膜に形成された前記ホールパターンを前記第１マスク膜に転写する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記被加工膜上に前記第１ハードマスクを形成する前に、前記被加工膜上に第２ハードマスクを形成する工程と、
前記第１ハードマスクに形成された前記ホールパターンを前記第２ハードマスクに転写する工程をさらに備え、
前記第１ハードマスクの前記ホールパターンは、前記第２ハードマスクを介して前記被加工膜に転写される、請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第２ハードマスクを形成する工程は、
前記被加工膜の上方に、アモルファスシリコン膜からなる第５マスク膜を形成する工程と、
前記第５マスク膜の上面に、シリコン酸化膜からなる第６マスク膜を成膜する工程を含み、
前記第１ハードマスクに形成された前記ホールパターンを前記第２ハードマスクに転写する工程は、
前記第１マスク膜をマスクとするドライエッチングにより、前記第６マスク膜に前記ホールパターンを転写する工程と、
前記第６マスク膜をマスクとするドライエッチングにより、前記第５マスク膜に前記ホールパターンを転写する工程を含む、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記被加工膜を形成する工程は、
下地面にシリコン窒化膜からなるエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上にシリコン酸化膜からなる第１層間絶縁膜を熱ＣＶＤ法により形成する工程と、
前記第１層間絶縁膜上にシリコン窒化膜からなるサポート膜をＡＬＤ法により形成する工程と、
前記サポート膜上にシリコン酸化膜からなる第２層間絶縁膜をプラズマＣＶＤ法により形成する工程とを含む、請求項９乃至１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記被加工膜の前記ホールパターンに、下部電極、容量絶縁膜及び上部電極を順に形成してなるキャパシタを形成する工程をさらに備える、請求項９乃至１２のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、ダブルパターン形成方法もしくはトリプルパターン形成方法を用いて、高アスペクトホールを形成する方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）などに代表される半導体装置の高密度化に伴って、半導体装置を構成するシリコン酸化膜などの層間絶縁膜中に高アスペクト比のホール（以降、高アスペクトホールと称する。）を形成することが求められている（特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−０５３５４７号公報
【特許文献２】特開２０１１−０４０５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高アスペクトホールの形成には、ハードマスクを用いた異方性ドライエッチングが不可欠となるが、高精度のパターン転写を可能とするためには、ハードマスクを多層化する必要がある。また、ハードマスクの一部には、ウェットエッチング時に下層構成物がエッチングされるのを回避するためエッチングストッパー膜が用いられる。
【０００５】
しかし、エッチングストッパー膜自体のウェットエッチング耐性が小さい場合、製造途中でハードマスクパターンが損壊してしまい、忠実なパターン転写が困難となる問題がある。
【課題を解決するための手段】
【０００６】
本発明による半導体装置の製造方法は、被加工膜（３００）の上方に第１マスク膜（２２）を成膜する工程と、前記第１マスク膜（２２）の上面に炭素含有シリコン窒化膜（ＳｉＣＮ）からなるエッチングストッパー膜（２３）を成膜する工程と、前記エッチングストッパー膜（２３）の上面に第２マスク膜（２４）を成膜する工程と、前記第２マスク膜（２４）の上方に、第３マスク膜（２５）を成膜する工程と、前記第３マスク膜（２５）をパターニングする工程と、少なくとも前記第３マスク膜（２５）を用いて、前記第２マスク膜（２４）をパターニングする工程と、フッ化水素酸を用いたウェットエッチングにより、前記第２マスク膜（２４）上に残存する前記第３マスク膜（２５）を除去する工程と、前記第２マスク膜（２４）に形成されたマスクパターン（２４ｐ）を前記エッチングストッパー膜（２３）に転写する工程と、前記第２マスク膜（２４）及び前記エッチングストッパー膜（２３）に形成された前記マスクパターン（２４ｐ，２３ｐ）を前記第１マスク膜（２２）に転写する工程を含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、第１ハードマスク中のエッチングストッパー膜に炭素含有シリコン窒化膜を用いることで、ウェットエッチング耐性を向上させることができる。したがって、ハードマスクのホールパターンを高精度に転写することができ、被加工膜に高アスペクトホールを形成することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の好ましい実施形態によるＤＲＡＭ１００の構造を示す図であり、（ａ）は（ｂ）のＢ−Ｂ'線に沿った平面図、（ｂ）は（ａ）のＡ−Ａ'線に沿った断面図である。
【図２】ＭＯＳトランジスタの構造の一例を示す略断面図である。
【図３】高アスペクトホール１１の形成に用いるハードマスク２００の形成方法について説明するための断面図である。
【図４】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるコアパターン形成工程を示している。
【図５】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるコアパターン形成工程を示している。
【図６】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるコアパターン形成工程を示している。
【図７】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるダブルパターン形成工程を示している。
【図８】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるダブルパターン形成工程を示している。
【図９】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるダブルパターン形成工程を示している。
【図１０】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるダブルパターン形成工程を示している。
【図１１】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるダブルパターン形成工程を示している。
【図１２】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図１３】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図１４】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図１５】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図１６】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図１７】ハードマスク２００へのパターン形成工程を説明するための部分断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図１８】プラズマＣＶＤ法で形成するシリコン窒化膜（ＳｉＮ）を用いて、シリコン酸化膜からなるラインアンドスペースパターン２５ｐをＨＦエッチングした場合のエッチングストッパー膜２３の形状を示す断面図である。
【図１９】シリコン窒化膜（ＳｉＮ）および炭素含有シリコン窒化膜（ＳｉＣＮ）について、ＨＦエッチングにおけるエッチング速度を調べた結果の一例を示すグラフである。
【図２０】ハードマスク２００へのパターン形成工程を説明するためのＤＲＡＭの断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図２１】ハードマスク２００へのパターン形成工程を説明するためのＤＲＡＭの断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図２２】ハードマスク２００へのパターン形成工程を説明するためのＤＲＡＭの断面図であって、特に、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【図２３】高アスペクトホール１１の形成工程を説明するための断面図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。本実施形態においては、半導体装置としてＤＲＡＭを対象として説明するが、本発明はＤＲＡＭに限定されるものではない。
【００１０】
図１は、本発明の好ましい実施形態によるＤＲＡＭ１００の構造を示す図であり、図１（ａ）は図１（ｂ）のＢ−Ｂ'線に沿った平面図、図１（ｂ）は図１（ａ）のＡ−Ａ'線に沿った断面図である。また、図２は、ＭＯＳトランジスタの構造の一例を示す略断面図である。
【００１１】
図１（ａ）および（ｂ）に示すように、ＤＲＡＭ１００はメモリセル及びその周辺回路を備えており、シリコン基板１上にはメモリセルが配置されたメモリセル領域１００Ｍとメモリセルを駆動するための周辺回路領域１００Ｐが設けられている。メモリセル領域１００Ｍのシリコン基板１の上部には、図示されていないが、半導体素子であるＭＯＳ（Metal Oxide Semiconductor）トランジスタが構成されている。
【００１２】
図２に示すように、メモリセル領域１００Ｍのシリコン基板１の上部には、素子分離領域４１で区分された活性領域４２に一対の不純物拡散領域４３ａ，４３ｂを配置しており、さらにシリコン基板１の上面にはトレンチが形成され、トレンチ内にゲート絶縁膜４４を介してゲート電極４５（ワード線）が埋め込まれて、ＭＯＳ（Metal Oxide Semiconductor）トランジスタが構成されている。
【００１３】
前記ＭＯＳトランジスタは、シリコン基板１の上面に設けられた層間絶縁膜２で覆われており、層間絶縁膜２の上面にはビット線４６が設けられている。ビット線４６は層間絶縁膜２を貫通するビット線コンタクトプラグ４７を介して一方の不純物拡散領域４３ｂに接続されている。層間絶縁膜２の上面は、ビット線４６と共に層間絶縁膜３で覆われており、層間絶縁膜３および層間絶縁膜２を貫通するストレージノードコンタクトプラグ４ａが、他方の不純物拡散領域４３ａに接続されている。
【００１４】
図１（ｂ）に示すように、層間絶縁膜３の上面には、層間絶縁膜３を覆うようにエッチングストッパー膜５と層間絶縁膜６が積層されている。メモリセル領域１００Ｍには、エッチングストッパー膜５を貫通する高アスペクトホール１１が設けられており、その内壁にはクラウン（王冠）形状となった下部電極７が設けられている。下部電極７の底面部は、ストレージノードコンタクトプラグ４ａの上面に接続されており、側面の一部はサポート膜１８に接続されている。なおサポート膜１８は、隣接した下部電極７どうしが接触しないように相互に支持する役割を果たしている。下部電極７の側面並びに上面は容量絶縁膜８で覆われ、容量絶縁膜８はさらに上部電極９で覆われている。以上のように配置した下部電極７と容量絶縁膜８と上部電極９で、キャパシタ１０が構成されている。
【００１５】
また図１（ａ）に示すように、キャパシタ１０の中心位置は、メモリセル領域１００Ｍにおいて、Ｘ方向に延在している仮想直線とＹ方向に延在している仮想直線の交点に位置し、夫々のキャパシタ１０は、隣接しているキャパシタ１０の距離が等間隔となるように、ＸＹ方向で格子状に配置されている。さらに、Ｙ方向に点在してキャパシタ１０を構成している下部電極７の一部側面には、Ｙ方向に延在しているサポート膜１８が接続されている。上部電極９を覆うように層間絶縁膜１２が設けられており、層間絶縁膜１２を貫通したコンタクトプラグ１３が、上部電極９に接続されている。
【００１６】
周辺回路領域１００Ｐには、層間絶縁膜６および層間絶縁膜１２を貫通する高アスペクトホール１４が設けられており、高アスペクトホール１４内にコンタクトプラグ１５が設けられている。コンタクトプラグ１５の下端はコンタクトプラグ４ｂに接続されている。層間絶縁膜１２の上面には、配線１６ａ，１６ｂが配置されており、メモリセル領域１００Ｍの配線１６ａは、コンタクトプラグ１３に接続されている。また周辺回路領域１００Ｐの配線１６ｂは、コンタクトプラグ１５に接続されており、各々の配線１６ａ，１６ｂは、層間絶縁膜１７で覆われている。
【００１７】
上述したように、ＤＲＡＭ１００のメモリセル領域１００ＭにおけるＭＯＳトランジスタには、下部電極７と容量絶縁膜８と上部電極９で構成されたキャパシタ１０が接続されており、ＭＯＳトランジスタのＯＮ／ＯＦＦによって、キャパシタへ電荷の出し入れを行っている。ＤＲＡＭ１００では、キャパシタに蓄えられた電荷量を記憶情報とするため、動作を安定させるには一定値以上の電荷量が必要になる。このようなメモリセルでは、微細化につれてキャパシタ寸法も縮小させているので、一定値以上の電荷量を確保するために、占有面積を小さくした高アスペクトホール内にキャパシタ１０を設けて、微細化と電荷量確保を両立させている。
【００１８】
以下、図３〜図２３を参照しながら、高アスペクトホール１１の製造方法について説明する。詳細には、まず図３を参照しながら、高アスペクトホール１１の形成に用いるハードマスク２００の形成方法について説明する。次に、図４〜図２２を参照しながら、ハードマスク２００へのパターン形成方法について説明する。最後に、図２３を参照しながら、高アスペクトホール１１の形成方法について説明する。
【００１９】
図３は、シリコン基板１の上方に形成されたハードマスク２００の構造を示す断面図であり、図１（ｂ）に示した破線部Ｄ１を抜粋して示している。ここでは図示していないが、キャパシタ１０を形成する前のシリコン基板１には、ゲート絶縁膜４４、ゲート電極４５、およびソース／ドレインとなる一対の不純物拡散領域４３ａ，４３ｂを有するＭＯＳトランジスタ（図２参照）が周知の方法により形成されているものとする。さらに、ＭＯＳトランジスタを覆う層間絶縁膜２と、層間絶縁膜２を貫通して不純物拡散領域４３ａに接続させたビット線コンタクトプラグ４７と、ビット線コンタクトプラグ４７の上面に配置させたビット線４６と、ビット線４６を覆う層間絶縁膜３と、層間絶縁膜３を貫通して不純物拡散領域４３ｂに接続させたストレージノードコンタクトプラグ４ａ並びに周辺回路領域１００Ｐのコンタクトプラグ４ｂがそれぞれ周知の方法により形成されているものとする。
【００２０】
本実施形態では、上記のＭＯＳトランジスタが形成されたシリコン基板１上に、キャパシタの高アスペクトホール１１を形成するための被加工膜３００と、被加工膜３００上に形成されるハードマスク２００と、無機物からなるマスク膜２５（第３マスク膜）と、有機物からなるマスク膜２６が形成される。ハードマスク２００は多層構造であり、第１ハードマスク２００Ａと第２ハードマスク２００Ｂとで構成される。
【００２１】
被加工膜３００は、シリコン窒化膜（ＳｉＮ）からなるエッチングストッパー膜５と、シリコン酸化膜（ＳｉＯ２）からなる層間絶縁膜６と、シリコン窒化膜からなるサポート膜１８と、シリコン酸化膜からなる層間絶縁膜１９とで構成される。被加工膜３００の形成では、まず層間絶縁膜３とストレージノードコンタクトプラグ４ａを覆うように、ＡＬＤ（Atomic Layer Deposition）法によって３０ｎｍ厚のエッチングストッパー膜５を成膜する。次に、エッチングストッパー膜５の上面に、熱ＣＶＤ法によって１０００ｎｍ厚の層間絶縁膜６を成膜する。次に、層間絶縁膜６の上面に、ＡＬＤ法によって１００ｎｍ厚のサポート膜１８を成膜する。次に、サポート膜１８の上面に、プラズマＣＶＤ法によって６０ｎｍ厚の層間絶縁膜１９を成膜する。以上により、被加工膜３００が完成する。
【００２２】
第２ハードマスク２００Ｂは多層膜であり、アモルファスシリコン膜からなるマスク膜２０（第５マスク膜）と、シリコン酸化膜からなるマスク膜２１（第６マスク膜）とで構成される。第２ハードマスク２００Ｂの形成では、まず層間絶縁膜１９の上面に、熱ＣＶＤ法によって４００ｎｍ厚のマスク膜２０を成膜する。その後、プラズマＣＶＤ法によって１５０ｎｍ厚のマスク膜２１を成膜する。以上により、第２ハードマスク２００Ｂが完成する。
【００２３】
第１ハードマスク２００Ａは多層膜であり、アモルファスカーボン膜からなるマスク膜２２（第１マスク膜）と、炭素含有シリコン窒化膜（ＳｉＣＮ）からなるエッチングストッパー膜２３と、アモルファスシリコン膜からなるマスク膜２４（第２マスク膜）とで構成される。第１ハードマスク２００Ａの形成では、まずマスク膜２１の上面に、プラズマＣＶＤ法によって、２００ｎｍ厚のマスク膜２２を成膜する。マスク膜２２は、アモルファスカーボン膜に限定されるのではなく、アモルファスシリコン膜としてもよい。
【００２４】
次に、マスク膜２２の上面に、４０ｎｍ厚のエッチングストッパー膜２３を成膜する。本実施形態におけるエッチングストッパー膜２３の成膜条件は、トリメチルシラン（３ＴＭＳ：Ｓｉ（Ｈ３）３）とアンモニア（ＮＨ３）を原料ガスとし、３ＴＭＳの流量を１００〜５００ｓｃｃｍ（Standard Cubic Centimeter per Minute）、アンモニアの流量を５００〜２５００ｓｃｃｍ、高周波パワーを２００〜６００Ｗ、成膜温度を３００〜４５０℃、圧力を３〜５Ｔｏｒｒの範囲とすることができる。ここでは、３ＴＭＳを２００ｓｃｃｍ、アンモニアを１０００ｓｃｃｍ、高周波パワーを４００Ｗ、成膜温度４００℃、圧力５Ｔｏｒｒの条件でＳｉＣＮ膜を成膜する。
【００２５】
３ＴＭＳは液体原料であるため、気化させた状態で成膜室へ導入する。その際のキャリアガスとして、ヘリウム（Ｈｅ）を５００〜２５０００ｓｃｃｍの流量として供給する。この成膜条件によるエッチングストッパー膜２３の元素組成は、シリコン（Ｓｉ）が４４％、炭素（Ｃ）が２３％、窒素（Ｎ）が３３％となっている。上記の原料ガスに、さらにモノシラン（ＳｉＨ４）等のシリコン原料ガスを付加することにより、ＳｉＣＮ膜の組成をより広範囲に制御することもできる。また、炭素含有原料は、３ＴＭＳに限るものではなくテトラメチルシランなど他の有機シランであっても良い。さらに、炭素含有原料としてメタンなどの炭化水素ガスを用い、モノシランとアンモニアを同時に供給してＳｉＣＮ膜を形成することもできる。ＳｉＣＮ膜は炭素を含有するため、炭素を含有しないシリコン窒化膜（ＳｉＮ）に比べてフッ化水素酸（ＨＦ）溶液によるエッチング速度を極めて小さくすることができる。
【００２６】
次に、エッチングストッパー膜２３の上面に、プラズマＣＶＤ法によって２０ｎｍ厚のマスク膜２４を成膜する。以上により、第１ハードマスク２００Ａが完成する。
【００２７】
なお、本実施形態では、シリコン膜で構成されるマスク膜２０とマスク膜２４は、少なくとも成膜時にアモルファス（非晶質）状態で形成することが必要である。成膜時に多結晶状態で形成すると、シリコン膜の上面に多結晶に起因する凹凸が形成されてしまい、高精度なパターン転写が困難となるからである。アモルファスシリコン膜は、成膜温度が４００℃から５４０℃の範囲で、シリコン含有ガスを用いた熱ＣＶＤ法やプラズマＣＶＤ法により形成することができる。
【００２８】
次に、４０ｎｍ厚のシリコン酸化膜であるマスク膜２５を成膜する。マスク膜２５は無機物であればよい。したがって、シリコン酸化膜に限るものではなく、その他の材料を用いてもよい。さらに、マスク膜２５の上面に、反射防止膜（ＢＡＲＣ：Bottom Anti Reflective Coating）となる有機物からなるマスク膜２６を回転塗布法により成膜する。
【００２９】
マスク膜２６はマスク膜２５へ高アスペクトホール１１の一部のパターンを形成するための部分マスクとなっており、同様に、マスク膜２５はマスク膜２４への部分マスクとなっている。さらに、マスク膜２４は、マスク膜２２へ高アスペクトホール１１のホールパターンを形成する転写マスクとなっており、同様に、マスク膜２２は、マスク膜２１への転写マスクとなっており、マスク膜２１は、マスク膜２０への転写マスクとなっており、マスク膜２０が被加工膜３００への最終マスクとなっている。
【００３０】
以下、図３の破線部Ｄ２を抜粋した部分図である図４〜図１６を参照しながら、ハードマスク２００へホールパターンを形成する方法の一つであるトリプルパターン（triple pattern）形成方法について説明する。なお図４〜図１６において、（ａ）は平面図、（ｂ）は（ａ）の平面図におけるＡ−Ａ'線に沿った断面図、（ｃ）は（ａ）の平面図におけるＢ−Ｂ'線に沿った断面図である。さらに、図１３〜図１６において、（ｄ）は（ａ）の平面図におけるＣ−Ｃ'線に沿った断面図である。
【００３１】
図４〜図６は、トリプルパターン形成方法におけるコアパターン形成工程を示している。
【００３２】
コアパターンの形成では、まず図４に示すように、フォトリソグラフィ法によってマスク膜２６上にレジストパターン２８を形成する。レジストパターン２８はＹ方向（第１方向）に延在するラインアンドスペースパターンからなり、ライン幅ＷＬ１が２０ｎｍ、スペース幅ＷＳ１が８０ｎｍに設定されている。
【００３３】
次に、図５に示すように、レジストパターン２８をマスクとする異方性ドライエッチングによりマスク膜２６を選択的に除去し、開口２７を有するラインアンドスペースパターン２６ｐ（第３ラインアンドスペースパターン）を形成する。この異方性ドライエッチングには酸素プラズマを用いる。これにより、開口２７の底面にはシリコン酸化膜からなるマスク膜２５の上面が露出する。
【００３４】
続けて、フッ素含有ガスプラズマを用いた異方性ドライエッチングにより、開口２７から露出しているマスク膜２５の上面を膜厚方向の途中までエッチングする。これにより、図６に示すように、ラインアンドスペースパターン２６ｐの開口２７の底部であるマスク膜２５の上面には凹部２５ｃが形成される。また、レジストパターン２８も同時にエッチングされて消滅する。ここでは、凹部２５ｃの深さＺ１を２０ｎｍとする。マスク膜２５の膜厚を４０ｎｍとしているので、凹部２５ｃの深さＺ１は膜厚の半分となる。しかし、これに限るものではなく、１５〜３０ｎｍの範囲となるように形成すればよい。凹部２５ｃを形成することにより、後述するラインアンドスペースパターン２５ｐの上面の平坦性を確保することができる。
【００３５】
本実施形態ではラインアンドスペースパターン２６ｐのライン幅ＷＬ１を例えば２０ｎｍ、スペース幅（開口２７のＸ方向の幅）ＷＳ１を例えば８０ｎｍとしている。ラインアンドスペースパターン２６ｐは、Ｙ方向に延在する複数のラインパターンが開口２７を介してＸ方向に等ピッチ間隔で繰り返し配置されたものである。
【００３６】
図７〜図１１は、トリプルパターン形成方法におけるダブルパターン形成工程を示している。
【００３７】
ダブルパターンの形成では、まず図７に示すように、マスク膜２６で構成されたラインアンドスペースパターン２６ｐ上に、厚さ３０ｎｍのシリコン酸化膜からなる犠牲膜２９を成膜する。犠牲膜２９は、開口２７及び凹部２５ｃの内面を覆うように成膜される。これにより、犠牲膜２９は、ラインアンドスペースパターン２６ｐの上面に形成される上部犠牲膜２９ａと、ラインアンドスペースパターン２６ｐの側面に形成される側壁犠牲膜２９ｂと、凹部２５ｃの底面に形成される下部犠牲膜２９ｃとで構成される。犠牲膜２９は１００℃以下の低温ＡＬＤ法によって形成されることが好ましい。ＡＬＤ法で形成される犠牲膜２９は、段差被覆性に優れているので、犠牲膜２９の上記各部の膜厚を均一にすることができる。凹部２５ｃの深さＺ１を２０ｎｍとしているので、凹部２５ｃには厚さ３０ｎｍの下部犠牲膜２９ｃが埋設される。犠牲膜２９を形成することによって、開口２７内には、Ｙ方向（第１方向）に延在し、Ｘ方向のスペース幅ＷＳ２が２０ｎｍとなる新たな開口３０（トレンチ）が形成される。
【００３８】
次に、図８に示すように、犠牲膜２９上に、反射防止膜（ＢＡＲＣ）となる有機物からなるマスク膜３１を回転塗布法により形成する。これにより、開口３０の内部にもマスク膜３１の一部が充填される。
【００３９】
次に、図９に示すように、酸素プラズマを用いたドライエッチングにより、マスク膜３１をエッチバックして犠牲膜２９の上部犠牲膜２９ａの上面を露出させる。このとき、シリコン酸化膜からなる犠牲膜２９は酸素プラズマではエッチングされない。また、マスク膜３１が開口３０の内部にのみ残存することにより、マスク膜３１によるラインアンドスペースパターン３１ｐ（第４ラインアンドスペースパターン）が形成される。ラインアンドスペースパターン３１ｐは、Ｙ方向に延在する複数のラインパターンがＸ方向に等ピッチ間隔で繰り返し配置されたものである。
【００４０】
本実施形態では、ラインアンドスペースパターン２６ｐのライン幅ＷＬ１を２０ｎｍ、スペース幅ＷＳ１を８０ｎｍ、犠牲膜２９の膜厚を３０ｎｍとしているので、ラインアンドスペースパターン３１ｐのライン幅ＷＬ２は自動的に２０ｎｍに設定される。すなわち、ラインアンドスペースパターン３１ｐは、ラインアンドスペースパターン２６ｐと同じライン幅およびピッチ間隔（スペース幅）である。
【００４１】
次に、図１０に示すように、フッ素含有プラズマを用いた異方性ドライエッチングにより、犠牲膜２９を除去する。これにより、犠牲膜２９の上部犠牲膜２９ａが除去され、ラインアンドスペースパターン２６ｐの上面が露出する。さらに、犠牲膜２９の側壁犠牲膜２９ｂが除去され、これにより、側壁犠牲膜２９ｂの位置にはＸ方向のスペース幅ＷＳ３が３０ｎｍの開口３２が形成される。しかし、犠牲膜２９の下部犠牲膜２９ｃはマスク膜３１で覆われているので除去されずに残存する。
【００４２】
側壁犠牲膜２９ｂが除去されることでマスク膜２５が露出するが、マスク膜２５は犠牲膜２９と同じくシリコン酸化膜からなるので、犠牲膜２９と同様にエッチングされる。その結果、開口３２の直下のマスク膜２５も選択的に除去され、マスク膜２５にはラインアンドスペースパターン２６ｐとラインアンドスペースパターン３１ｐの合成パターンが転写される。このとき、アモルファスシリコン膜からなるマスク膜２４は、シリコン酸化膜のエッチングに対するエッチングストッパー膜として機能する。
【００４３】
ここで、ラインアンドスペースパターン２６ｐの直下のラインパターンは、マスク膜２５の単層膜からなり、ラインアンドスペースパターン３１ｐの直下のラインパターンは、犠牲膜２９とマスク膜２５の２層膜からなるが、いずれもシリコン酸化膜からなるので機能的な違いはない。
【００４４】
開口３２は、ラインアンドスペースパターン２６ｐに対して自己整合的に形成され、開口３２の間に位置するラインアンドスペースパターン３１ｐは、開口３２（すなわち側壁犠牲膜２９ｂ）に対して自己整合的に形成される。したがって、ラインアンドスペースパターン２６ｐのライン幅ＷＬ１およびスペース幅ＷＳ１と犠牲膜２９の膜厚を設定すれば、二つの開口３２の間に形成されるラインアンドスペースパターン３１ｐのライン幅およびスペース幅も一義的に決まる。
【００４５】
図１０の段階では、各々の幅が２０ｎｍとなる３本のラインパターンを有するラインアンドスペースパターン２６ｐおよび２本のラインパターンを有するラインアンドスペースパターン３１ｐと、それぞれの間に位置する同じ幅の開口が４つ形成された状態となっている。すなわち、図６の段階で３本のラインが形成されているのに対して、図１０の段階では５本のラインが形成されており、ラインアンドスペースパターン２６ｐ（コアパターン）に対して２倍相当のライン数のラインアンドスペースパターン２５ｐ（ダブルパターン）が形成されている。以上により、ダブルパターン（double pattern）形成工程が完了する。
【００４６】
その後、図１１に示すように、酸素プラズマを用いたドライエッチングにより、いずれも有機物で構成されるマスク膜３１およびマスク膜２６を除去する。これにより、いずれもＹ方向に延在し、マスク膜２５の単層膜からなるラインパターンと、犠牲膜２９とマスク膜２５との二層膜からなるラインパターンとが、Ｘ方向に繰り返し交互に配置されたラインアンドスペースパターン２５ｐ（第１ラインアンドスペースパターン）が形成される。ラインアンドスペースパターン２５ｐの構成物はいずれもシリコン酸化膜からなり、ライン幅ＷＬ３が２０ｎｍ、スペース幅ＷＳ３が３０ｎｍに設定されている。
【００４７】
上記の図７〜図１１におけるダブルパターン形成方法により、Ｙ方向（第１方向）に延在するラインアンドスペースパターン（ダブルパターン）を形成した後、Ｙ方向と直交するＸ方向（第２方向）に延在するラインアンドスペースパターン（トリプルパターン）を形成する。
【００４８】
図１２〜図１５は、トリプルパターン形成方法におけるトリプルパターン形成工程を示している。
【００４９】
トリプルパターンの形成では、まず図１２に示すように、ラインアンドスペースパターン２５ｐの上面を覆うように、反射防止膜（ＢＡＲＣ）となる有機物からなるマスク膜３３（第４マスク膜）を回転塗布法により形成する。このとき、マスク膜３３の一部は開口３２の内部にも充填される。次に、フォトリソグラフィによってマスク膜３３上にレジストパターン３４を形成する。レジストパターン３４はＸ方向に延在するラインアンドスペースパターンからなり、ライン幅ＷＬ４が４０ｎｍ、スペース幅ＷＳ４が４０ｎｍに設定されている。
【００５０】
次に、図１３に示すように、レジストパターン３４をマスクとする異方性ドライエッチングにより、マスク膜３３を選択的に除去し、開口３５を有するラインアンドスペースパターン３３ｐ（第２ラインアンドスペースパターン）を形成する。この異方性ドライエッチングには酸素プラズマを用いる。これにより、マスク膜３３には、開口３５の形成と同時に、図１３（ｄ）に示すように開口３２が露出する。開口３５の底部には、図１１でＹ方向に延在するように形成したマスク膜２５の上面並びに下部犠牲膜２９ｃの上面と共に、マスク膜２４の一部上面がＸ方向に繰り返し露出している。なお、上記エッチングにより、レジストパターン３４は消滅する。
【００５１】
Ｘ方向に延在する開口３５は、後の工程でホールパターンが形成される領域となる。したがって、ラインアンドスペースパターン３３ｐのスペース幅（開口３５のＹ方向の幅）ＷＳ４（４０ｎｍ）は、ホールパターンのＹ方向の幅を規定することとなる。これに対し、ラインアンドスペースパターン２５ｐのスペース幅（開口３２のＸ方向の幅）ＷＳ３（３０ｎｍ）がホールパターンのＸ方向の幅を規定することとなる。
【００５２】
図１３の段階で、Ｙ方向に延在するラインアンドスペースパターン２５ｐと、ラインアンドスペースパターン２５ｐを跨いでＸ方向に延在するラインアンドスペースパターン３３ｐとが合成され、これにより矩形のホールパターン３６が形成される。図１３（ａ）に示した平面図において、ラインアンドスペースパターン２５ｐおよびラインアンドスペースパターン３３ｐのいずれにも被覆されず、マスク膜２４の上面が露出している矩形の領域がホールパターン３６となる。
【００５３】
複数のホールパターン３６はＹ方向およびＸ方向に整列した位置に形成される。前述のように、ホールパターン３６のＹ方向の幅はラインアンドスペースパターン３３ｐのＹ方向の幅で規定され、本実施形態では４０ｎｍとなっている。また、ホールパターン３６のＸ方向の幅は犠牲膜２９の膜厚で規定され、本実施形態では３０ｎｍとなっている。これらの寸法は一例であり、上記数値に限るものではない。特に、犠牲膜２９の膜厚（図７参照）で規定されるホールパターン３６のＸ方向の幅は、フォトリソグラフィの精度に依存することなく、所望の寸法を高精度に制御することができる利点がある。
【００５４】
次に、図１４に示すように、ラインアンドスペースパターン２５ｐとラインアンドスペースパターン３３ｐとの組み合わせをマスクとする異方性ドライエッチングにより、マスク膜２４にホールパターン２４ｐを形成する。この異方性ドライエッチングには臭化水素（ＨＢｒ）と塩素（Ｃｌ２）と酸素の混合ガスプラズマを用いる。これにより、ホールパターン２４ｐ内にエッチングストッパー膜２３の上面が露出する。
【００５５】
次に、図１５に示すように、マスク膜２４の上面に残存しているラインアンドスペースパターン３３ｐを、酸素プラズマを用いたドライエッチングにより除去する。これにより、下層のラインアンドスペースパターン２５ｐの全体が露出する。
【００５６】
次に、図１６に示すように、ホールパターン２４ｐをエッチングストッパー膜２３に転写する前に、マスク膜２４の上面に残留しているラインアンドスペースパターン２５ｐをウェットエッチングにより除去する。ここでは、フッ化水素酸（ＨＦ）を用いたウェットエッチングによって、シリコン酸化膜からなるラインアンドスペースパターン２５ｐを除去する。マスク膜２４の上面にラインアンドスペースパターン２５ｐが残存している状態で、下層のエッチングストッパー膜２３にホールパターン３６を転写すると、Ｙ方向に延在するマスクはマスク膜２４とラインアンドスペースパターン２５ｐの積層膜で構成され、Ｘ方向に延在するマスクはマスク膜２４のみで構成されることとなる。したがって、マスク上面の高さがＹ方向とＸ方向とで異なる状態となり、ホールパターンの忠実な転写が困難となる問題が発生する。しかしながら、ラインアンドスペースパターン２５ｐを除去すると、Ｙ方向およびＸ方向に延在するマスクをいずれもマスク膜２４で構成することができるので、マスク上面の高さが一定となる。したがって、マスク膜２４のみをマスクとして用い、エッチングストッパー膜２３を異方性ドライエッチングする際の加工ばらつきを低減することができる。このウェットエッチングでは、シリコン膜からなるマスク膜２４はエッチングされない。また、エッチングストッパー膜２３は炭素含有シリコン窒化膜で構成されているので、ＨＦを用いた上記ウェットエッチング工程では除去されない。したがって、上記ウェットエッチング工程を実施しても図１２で形成されたホールパターン３６の形状が損なわれることがない。
【００５７】
次に、図１７に示すように、フッ素と酸素の混合ガスプラズマを用いた異方性ドライエッチングによって、マスク膜２４のホールパターン２４ｐをエッチングストッパー膜２３に転写する。これにより、ホールパターン２４ｐの下方に４つの側面が一致して連続する新たなホールパターン２３ｐが形成される。また、その底面にはマスク膜２２の上面の一部が露出している。ホールパターン２３ｐのＸ方向の幅ＷＸは３０ｎｍであり、Ｙ方向の幅ＷＹは４０ｎｍとなっている。
【００５８】
本実施形態では、エッチングストッパー膜２３に、ＨＦエッチング耐性の高い炭素含有シリコン窒化膜を用いているので、上記のウェットエッチング工程においてもホールパターン３６の形状が損なわれることはない。しかし、従来技術で用いられていたシリコン窒化膜（ＳｉＮ）では、シリコン酸化膜に比べればＨＦエッチング耐性が高いものの、ウェットエッチングは進行する。
【００５９】
図１８は、エッチングストッパー膜２３に、プラズマＣＶＤ法で形成するシリコン窒化膜（ＳｉＮ）を用いて、シリコン酸化膜からなるラインアンドスペースパターン２５ｐをＨＦエッチングした場合の断面形状を示している。シリコン窒化膜がＨＦにより等方的にエッチングされるため、マスク膜２４の側面端部からＸ方向およびＹ方向にアンダーカット２３ｃが生じていることが示されている。このような状態になってしまうと、マスク膜２４に形成したホールパターン２４ｐをエッチングストッパー膜２３（マスク膜２２）に忠実に転写することが困難となる。
【００６０】
図１９は、従来技術のシリコン窒化膜（ＳｉＮ）および本実施形態の炭素含有シリコン窒化膜（ＳｉＣＮ）について、ＨＦエッチングにおけるエッチング速度を調べた結果の一例を示している。ＳｉＮのエッチング速度が３．４９ｎｍ／ｍｉｎであるのに対し、ＳｉＣＮのエッチング速度は０．０３ｎｍ／ｍｉｎとなっている。ＳｉＣＮは、ＳｉＮに比べて約１／１００の小さなエッチング速度となっており、図１８に示したアンダーカット２３ｃの発生を回避することができる。
【００６１】
以下の工程の説明では、図４から図１８で用いた部分図ではなく、図３と同様な全体図となる図２０乃至図２３を参照する。
【００６２】
図２０に示すように、酸素プラズマを用いた異方性ドライエッチングによって、アモルファスカーボン膜からなるマスク膜２２を選択的に除去し、マスク膜２４のホールパターン２４ｐをマスク膜２２に転写する。これにより、マスク膜２２には、ホールパターン３９の下方に４つの側面が一致して連続する新たなホールパターン２２ｐが形成され、ホールパターン２２ｐの底面には、マスク膜２１の上面の一部が露出する。ホールパターン２４ｐと、ホールパターン２３ｐと、ホールパターン２２ｐとで構成されるホール全体の側面は、マスク膜２２と、マスク膜２２の上面に位置するエッチングストッパー膜２３と、エッチングストッパー膜２３の上面に位置するマスク膜２４で構成されている。ここで、残留しているマスク膜２２とエッチングストッパー膜２３とマスク膜２４が、第１ハードマスク２００Ａを構成している。
【００６３】
図２１に示すように、ハードマスク２００Ａをマスクとし、フッ素と酸素の混合ガスプラズマを用いた異方性ドライエッチングによって、シリコン酸化膜からなるマスク膜２１を選択的に除去し、ハードマスク２００Ａのホールパターンをマスク膜２１に転写する。このとき、マスク膜２４とエッチングストッパー膜２３も同時に除去されて消滅する。これにより、マスク膜２１には、ホールパターン２２ｐの下方に４つの側面が一致して連続する新たなホールパターン２１ｐが形成され、ホールパターン２１ｐの底面にはマスク膜２０が露出する。
【００６４】
図２２に示すように、マスク膜２１をマスクとし、臭化水素と塩素と酸素の混合ガスプラズマを用いた異方性ドライエッチングによって、アモルファスシリコン膜からなるマスク膜２０を選択的に除去し、マスク膜２１のホールパターン２１ｐをマスク膜２０に転写する。このとき、マスク膜２２も同時に除去されて消滅する。これにより、マスク膜２０には、ホールパターン２１ｐの下方に４つの側面が一致して連続する新たなホールパターン２０ｐが形成され、ホールパターン２０ｐの底面には層間絶縁膜１９が露出する。ここで、残留しているマスク膜２１とマスク膜２０が、第２ハードマスク２００Ｂを構成している。
【００６５】
以上のように、Ｙ方向のラインアンドスペースパターン２５ｐとＸ方向のラインアンドスペースパターン３３ｐとを用いて形成されるホールパターン２４ｐは、マスク膜２４、マスク膜２２、マスク膜２１への転写工程を順に経て、最終的にマスク膜２０へ転写される。このように、複数の転写マスクを形成するのは、最終マスクを形成する各々の転写マスクを薄くするためである。薄い転写マスクであるほど加工ばらつきを抑制できるので、夫々の転写マスクにおけるエッチング選択比が向上するように転写マスクを多層構造とすることで、最終マスクにおけるパターン寸法の拡大を抑制することができる。
【００６６】
図２３に示すように、ホールパターン２４ｐが転写されてホールパターン２０ｐが形成された第２ハードマスク２００Ｂをマスクとし、フッ素含有プラズマを用いた異方性ドライエッチングにより、ホールパターン２０ｐの底面に露出する層間絶縁膜１９、サポート膜１８、層間絶縁膜６、及びエッチングストッパー膜５からなる多層の被加工膜３００を貫通する高アスペクトホール１１を形成する。このとき、第２ハードマスク２００Ｂのマスク膜２１は同時に除去される。また、高アスペクトホール１１の底面には、ストレージノードコンタクトプラグ４ａの上面の一部が露出している。その後、残留したマスク膜２０をエッチバックすることで、側面が層間絶縁膜１９、サポート膜１８、層間絶縁膜６及びエッチングストッパー膜５で構成された複数の高アスペクトホール１１が完成する。
【００６７】
以下、図１（ｂ）に示したように、下部電極７、容量絶縁膜８、上部電極９およびサポート膜１８からなるキャパシタ１０の形成工程、層間絶縁膜１２の形成工程、コンタクトプラグ１３および１４の形成工程、配線１６ａ，１６ｂ（上部配線層）の形成工程、層間絶縁膜１７（保護絶縁膜）の形成工程を経て、ＤＲＡＭが完成する。
【００６８】
以上説明したように、本実施形態の半導体装置の製造方法によれば、サイドウォール方式のダブルパターン形成方法により、フォトリソグラフィ解像限界以下のライン幅およびスペース幅を有するラインアンドスペースパターン２５ｐを形成し、その後、Ｘ方向に延在するラインアンドスペースパターン３３ｐを形成することにより、ラインアンドスペースパターン２５ｐとラインアンドスペースパターン３３ｐで囲まれる複数の領域に同時に一括してホールパターン２４ｐを形成するので、ホールパターンのＸ方向の幅をＹ方向の幅に比べて極めて小さく形成することができる。
【００６９】
また、本実施形態においては、高アスペクトホールを形成する際に用いられる多層ハードマスク２００の一部を構成するエッチングストッパー膜２３に、炭素含有シリコン窒化膜（ＳｉＣＮ）を用いている。炭素含有シリコン窒化膜は、ＨＦを用いたウェットエッチング速度がシリコン窒化膜（ＳｉＮ）よりも遅いので、エッチングストッパー膜２３の等方性エッチングを抑制することができ、エッチングストッパー膜２３におけるマスクパターン寸法の拡大を防止することができる。したがって、マスク膜２４及びエッチングストッパー膜２３に形成されたホールパターン２４ｐを下層のマスク膜に対して忠実に転写することができる。隣接する高アスペクトホールどうしの接触を回避させることができる。
【００７０】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００７１】
例えば、上記実施形態では、最初にダブルパターン形成方法を用いてＹ方向に延在するラインアンドスペースパターンを形成し、その後、Ｘ方向に延在するラインアンドスペースパターンを形成しているが、これに限るものではなく、最初に通常のシングルパターン形成方法によりＹ方向に延在するラインアンドスペースパターンを形成した後、ダブルパターン形成方法を用いてＸ方向に延在するラインアンドスペースパターンを形成することもできる。この場合、形成されるホールパターンのＹ方向の幅をＸ方向の幅に比べて極めて小さく形成することができる。さらに、Ｙ方向およびＸ方向共にダブルパターン形成方法を用いるクアドラプルパターン（quadruple pattern）形成方法を用いることもできる。この場合、Ｙ方向およびＸ方向のいずれか一方にダブルパターン形成方法を用いる場合に比べてホールパターンの寸法をさらに小さくすることができる。
【符号の説明】
【００７２】
１    シリコン基板
２    層間絶縁膜
３    層間絶縁膜
４ａ    ストレージノードコンタクトプラグ
４ｂ    コンタクトプラグ
５    エッチングストッパー膜
６    層間絶縁膜
７    下部電極
８    容量絶縁膜
９    上部電極
１０    キャパシタ
１１    高アスペクトホール
１２    層間絶縁膜
１３    コンタクトプラグ
１４    高アスペクトホール
１５    コンタクトプラグ
１６ａ，１６ｂ    配線
１７    層間絶縁膜
１８    サポート膜
１９    層間絶縁膜
２０    マスク膜
２０ｐ    ホールパターン
２１    マスク膜
２１ｐ    ホールパターン
２２    マスク膜
２２ｐ    ホールパターン
２３    エッチングストッパー膜
２３ｃ    アンダーカット
２３ｐ    ホールパターン
２４    マスク膜
２４ｐ    ホールパターン
２５    マスク膜
２５ｃ    凹部
２５ｐ    ラインアンドスペースパターン
２６    マスク膜
２６ｐ    ラインアンドスペースパターン
２７    開口
２８    レジストパターン
２９    犠牲膜
２９ａ    上部犠牲膜
２９ｂ    側壁犠牲膜
２９ｃ    下部犠牲膜
３０    開口
３１    マスク膜
３１ｐ    ラインアンドスペースパターン
３２    開口
３３    マスク膜
３３ｐ    ラインアンドスペースパターン
３４    レジストパターン
３５    開口
３６    ホールパターン
３９    ホールパターン
４１    素子分離領域
４２    活性領域
４３ａ，４３ｂ    不純物拡散領域
４４    ゲート絶縁膜
４５    ゲート電極
４６    ビット線
４７    ビット線コンタクトプラグ
１００Ｍ    メモリセル領域
１００Ｐ    周辺回路領域
２００    ハードマスク
２００Ａ    ハードマスク
２００Ｂ    ハードマスク
３００    被加工膜
【図１】
2014038968.tif 000003
【図２】
2014038968.tif 000004
【図３】
2014038968.tif 000005
【図４】
2014038968.tif 000006
【図５】
2014038968.tif 000007
【図６】
2014038968.tif 000008
【図７】
2014038968.tif 000009
【図８】
2014038968.tif 000010
【図９】
2014038968.tif 000011
【図１０】
2014038968.tif 000012
【図１１】
2014038968.tif 000013
【図１２】
2014038968.tif 000014
【図１３】
2014038968.tif 000015
【図１４】
2014038968.tif 000016
【図１５】
2014038968.tif 000017
【図１６】
2014038968.tif 000018
【図１７】
2014038968.tif 000019
【図１８】
2014038968.tif 000020
【図１９】
2014038968.tif 000021
【図２０】
2014038968.tif 000022
【図２１】
2014038968.tif 000023
【図２２】
2014038968.tif 000024
【図２３】
2014038968.tif 000025