(57)【要約】【課題】剥離や構造欠陥が生じにくい積層セラミック電子部品の製造方法を提供する。【解決手段】導電性ペースト層２１ａ、２１ｂが、互いに隔離された複数の導電性ペースト部２２を有し、複数の導電性ペースト部２２のそれぞれが、対向部１１ａ、１２ａを構成するための第１の部分２２ａと、引き出し部１１ｂ、１２ｂを構成するための部分を含み、カットラインＬ２に跨がって設けられた第２の部分２２ｂとを有するように導電性ペースト層２１ａ、２１ｂを形成する。【選択図】図７
2014165350.tif 000002
【特許請求の範囲】
【請求項１】
直方体状のセラミック素体と、前記セラミック素体の内部に設けられており、セラミック層を介して対向している第１及び第２の内部電極とを備え、前記第１及び第２の内部電極のそれぞれが、互いに対向している対向部と、前記対向部に接続されており、前記セラミック素体の一の面に引き出された引き出し部とを有する積層セラミック電子部品の製造方法であって、
前記第１または第２の内部電極を構成するための導電性ペースト層が表面上に形成されたセラミックグリーンシートを用意する工程と、
前記セラミックグリーンシートを積層し、プレスすることにより、マザー積層体を得る工程と、
前記マザー積層体をカットラインに沿って複数に分断し、生のチップを用意する工程と、
前記生のチップを焼成することにより、前記第１及び第２の内部電極が内部に設けられた前記セラミック素体を得る工程と、
を備え、
前記導電性ペースト層が、互いに隔離された複数の導電性ペースト部を有し、前記複数の導電性ペースト部のそれぞれが、前記対向部を構成するための第１の部分と、前記引き出し部を構成するための部分を含み、前記カットラインに跨がって設けられた第２の部分とを有するように前記導電性ペースト層を形成する、積層セラミック電子部品の製造方法。
【請求項２】
前記マザー積層体において前記導電性ペースト層を介さずに前記セラミックグリーンシート同士が密着している部分が連続するように前記マザー積層体を作製する、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
点対称に配された２つの前記導電性ペースト部の対が複数マトリクス状に配されるように前記導電性ペースト層を形成する、請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記各導電性ペースト部をＬ字状に形成する、請求項１〜３のいずれか一項に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
近年のモバイル電子機器の小型化などに伴い、積層セラミック電子部品に対する小型化や、積層セラミック電子部品の実装間隔を狭くすることなどが強く求められるようになってきている。例えば特許文献１では、小型化が可能であり、実装間隔を狭め得る積層セラミック電子部品が提案されている。特許文献１に記載の積層セラミック電子部品では、セラミック素体中に第１及び第２の内部電極が相互に間隔をおいて交互に設けられている。第１及び第２の内部電極は、それぞれ、セラミック素体の一の面に引き出されている。具体的には、第１の内部電極がセラミック素体の一の面の一方側に引き出されており、第２の内部電極がセラミック素体の一の面の他方側に引き出されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２８９８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
積層セラミック電子部品は、製造コストを低くする観点から、一般的に、マザー積層体を作製した後に、マザー積層体を複数に分断することにより製造される。本発明者は、鋭意研究の結果、特許文献１に記載の積層セラミック電子部品をこの方法により製造すると、セラミック層の剥がれが生じたり、構造欠陥が生じたりする場合があることを見出した。
【０００５】
本発明の主な目的は、剥離や構造欠陥が生じにくい積層セラミック電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る積層セラミック電子部品の製造方法は、直方体状のセラミック素体と、セラミック素体の内部に設けられており、セラミック層を介して対向している第１及び第２の内部電極とを備え、第１及び第２の内部電極のそれぞれが、互いに対向している対向部と、対向部に接続されており、セラミック素体の一の面に引き出された引き出し部とを有する積層セラミック電子部品の製造方法に関する。本発明に係る積層セラミック電子部品の製造方法では、第１または第２の内部電極を構成するための導電性ペースト層が表面上に形成されたセラミックグリーンシートを用意する。セラミックグリーンシートを積層し、プレスすることにより、マザー積層体を得る。マザー積層体をカットラインに沿って複数に分断し、生のチップを用意する。生のチップを焼成することにより、第１及び第２の内部電極が内部に設けられたセラミック素体を得る。導電性ペースト層が、互いに隔離された複数の導電性ペースト部を有し、複数の導電性ペースト部のそれぞれが、対向部を構成するための第１の部分と、引き出し部を構成するための部分を含み、カットラインに跨がって設けられた第２の部分とを有するように導電性ペースト層を形成する。
【０００７】
本発明に係る積層セラミック電子部品の製造方法のある特定の局面では、マザー積層体において導電性ペースト層を介さずにセラミックグリーンシート同士が密着している部分が連続するようにマザー積層体を作製する。
【０００８】
本発明に係る積層セラミック電子部品の製造方法の別の特定の局面では、点対称に配された２つの導電性ペースト部の対が複数マトリクス状に配されるように導電性ペースト層を形成する。
【０００９】
本発明に係る積層セラミック電子部品の製造方法の他の特定の局面では、各導電性ペースト部をＬ字状に形成する。
【発明の効果】
【００１０】
本発明によれば、剥離や構造欠陥が生じにくい積層セラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態において製造される積層セラミック電子部品の略図的斜視図である。
【図２】本発明の一実施形態において製造される積層セラミック電子部品の略図的断面図である。
【図３】本発明の一実施形態において製造される積層セラミック電子部品の略図的断面図である。
【図４】図１の線ＩＶ−ＩＶにおける略図的断面図である。
【図５】第１のセラミックグリーンシートの略図的平面図である。
【図６】第２のセラミックグリーンシートの略図的平面図である。
【図７】本発明の一実施形態において作製されるマザー積層体の略図的断面図である。
【図８】本発明の一実施形態において作製される生のチップの略図的斜視図である。
【図９】第１の参考例において作製されるマザー積層体の略図的断面図である。
【図１０】第２の参考例において作製されるマザー積層体の略図的断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１３】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１４】
（積層セラミック電子部品１の構成）
図１は、本実施形態において製造される積層セラミック電子部品の略図的斜視図である。図２及び図３は、それぞれ、本実施形態において製造される積層セラミック電子部品の略図的断面図である。図４は、図１の線ＩＶ−ＩＶにおける略図的断面図である。
【００１５】
図１〜図４に示されるように、積層セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、直方体状に形成されている。セラミック素体１０は、互いに対向している第１及び第２の主面１０ａ、１０ｂと、互いに対向している第１及び第２の側面１０ｃ、１０ｄと、互いに対向している第１及び第２の端面１０ｅ、１０ｆとを有する。第１及び第２の主面１０ａ、１０ｂのそれぞれは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄのそれぞれは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆのそれぞれは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。なお、長さ方向Ｌと幅方向Ｗとは互いに垂直である。厚み方向Ｔは、長さ方向Ｌ及び幅方向Ｗのそれぞれに対して垂直である。
【００１６】
本発明において、「直方体」には、角部や稜線部が面取り状またはＲ面取り状に形成された直方体も含まれるものとする。すなわち、セラミック素体１０は、角部や稜線部の少なくとも一部が丸められた形状を有する直方体状であってもよい。
【００１７】
セラミック素体１０は、適宜のセラミック材料により形成されている。セラミック素体１０を構成するセラミック材料は、積層セラミック電子部品１の特性などにより適宜選択される。
【００１８】
例えば、積層セラミック電子部品１がセラミックコンデンサ素子である場合は、セラミック素体１０は、誘電体セラミックを主成分とする材料により形成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を適宜添加してもよい。
【００１９】
例えば、積層セラミック電子部品１がセラミック圧電素子である場合には、セラミック素体１０は、例えば、圧電セラミックを主成分とする材料により形成することができる。圧電セラミックの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックなどが挙げられる。
【００２０】
例えば、積層セラミック電子部品１がサーミスタ素子である場合には、セラミック素体１０は、例えば、半導体セラミックにより形成することができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。
【００２１】
例えば、積層セラミック電子部品１がインダクタ素子である場合には、セラミック素体１０は、磁性体セラミックにより形成することができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。
【００２２】
以下、本実施形態では、積層セラミック電子部品１が、セラミックコンデンサであり、セラミック素体１０が、誘電体セラミックを主成分とする材料により形成されている例について説明する。
【００２３】
図４に示されるように、セラミック素体１０の内部には、複数の第１の内部電極１１と、複数の第２の内部電極１２とが設けられている。第１及び第２の内部電極１１，１２のそれぞれは、セラミック素体１０の内部において、長さ方向Ｌ及び厚み方向Ｔに沿って配置されている。第１及び第２の内部電極１１，１２は、幅方向Ｗに沿って交互に配列されている。第１及び第２の内部電極１１，１２の一部同士は、セラミック層１５を介して幅方向Ｗにおいて対向している。なお、セラミック層１５の厚みは、０．３μｍ〜１０μｍであることが好ましい。
【００２４】
図２に示されるように、第１の内部電極１１は、対向部１１ａと、引き出し部１１ｂとを有する。図３に示されるように、第２の内部電極１２は、対向部１２ａと、引き出し部１２ｂとを有する。図４に示されるように、対向部１１ａと対向部１２ａとは、幅方向Ｗにおいて互いに対向している。図２に示されるように、引き出し部１１ｂは、対向部１１ａに接続されており、第２の主面１０ｂに引き出されている。引き出し部１１ｂは、具体的には、対向部１１ａのＬ１側端部に接続されている。図３に示されるように、引き出し部１２ｂは、対向部１２ａに接続されており、第２の主面１０ｂに引き出されている。引き出し部１２ｂは、具体的には、対向部１２ａのＬ２側端部に接続されている。
【００２５】
なお、第１及び第２の内部電極１１，１２の厚みは、それぞれ、０．２μｍ〜２．０μｍであることが好ましい。
【００２６】
第１及び第２の内部電極１１，１２は、導電性を有するものである限りにおいて特に限定されない。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属のうちの少なくとも一種を含む合金により形成することができる。
【００２７】
セラミック素体１０の第２の主面１０ｂの上には、第１及び第２の外部電極１３，１４が設けられている。第１の外部電極１３は、第１の内部電極１１の引き出し部１１ｂの露出部を覆うように、第２の主面１０ｂのＬ１側の部分の上に設けられている。第１の外部電極１３は、第１の内部電極１１と接続されている。
【００２８】
第２の外部電極１４は、第２の内部電極１２の引き出し部１２ｂの露出部を覆うように、第２の主面１０ｂのＬ２側の部分の上に設けられている。第２の外部電極１４は、第２の内部電極１２と接続されている。
【００２９】
第１及び第２の外部電極１３，１４は、適宜の導電材料により構成することができる。第１及び第２の外部電極１３，１４は、複数の導電層の積層体により構成されていてもよい。
【００３０】
例えば、外部電極１３，１４は、内部電極１１，１２の引き出し部１１ｂ、１２ｂの露出部を被覆するように形成された下地電極層と、下地電極層を被覆するように形成されためっき層とを有していてもよい。その場合、下地電極層は、引き出し部１１ｂ、１２ｂの露出部を覆うように、セラミック素体１０の第２の主面１０ｂ上に形成されている。外部電極１３，１４は、第２の主面１０ｂからはみ出しておらず、第１、第２の側面１０ｃ、１０ｄ、第１、第２の端面１０ｅ、１０ｆ及び第１の主面１０ａには設けられていないことが好ましい。この下地電極層は、引き出し部１１ｂ、１２ｂの露出部シールする機能を兼ね備えている。
【００３１】
下地電極層は、導電性ペースト膜の焼付けにより形成されていてもよく、めっきより形成されていても良い。導電性ペースト膜の焼付けにより下地電極層を形成する場合は、導電性金属とガラス成分を含むペーストを用いて導電性ペースト層を形成することが好ましい。下地電極層がガラス成分を含む場合、下地電極層に含まれるガラス成分がセラミック素体１０と下地電極層との界面に位置し、下地電極層とセラミック素体とのシール性が向上し、下地電極層とセラミック素体との固着力が向上する。好ましく用いられるガラス成分としては、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ、Ｚｎなどを含むガラスが挙げられる。好ましく用いられる導電性金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどが挙げられる。下地電極層は、内部電極１１，１２と同時焼成したコファイアによるものでもよく、導電性ペーストを塗布して焼き付けたポストファイアによるものでもよい。下地電極層が導電性ペースト層の焼き付けにより形成されたものである場合は、下地電極層の厚みは、１０μｍ〜５０μｍであることが好ましい。
【００３２】
また、下地電極層は、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されていてもよい。
【００３３】
また、下地電極層は、めっき膜により形成されていてもよい。その場合は、めっき膜は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる少なくとも１種により構成されていてもよい。下地電極層を構成するめっき層（以下、「下地めっき層」とする。）は、ガラス成分を含まないことが好ましい。下地めっき層における単位体積あたりの金属の占める割合は、９９体積％以上であることが好ましい。例えば、内部電極１１，１２をＮｉにより構成した場合は、下地めっき層は、Ｎｉと接合性のよいＣｕめっき膜により構成されていることが好ましい。下地めっき層の厚みは、例えば、１μｍ〜１５μｍであることが好ましい。
【００３４】
下地電極層の上に形成されるめっき層は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれた少なくとも一種を含むことが好ましい。めっき層は、複数のめっき層の積層体により構成されていてもよい。例えば、下地電極層の上に、Ｎｉめっき膜と、Ｓｎめっき膜との積層体が形成されていてもよい。Ｎｉめっき層ははんだバリア性能を有し、Ｓｎめっき層ははんだ濡れ性が向上する。めっき膜一層あたりの厚みは、１μｍ〜１０μｍであることが好ましい。下地層とめっき層との間に、応力緩和用の導電性樹脂層が形成されていてもよい。
【００３５】
セラミック素体１０の内部には、ダミー導体１６，１７がさらに設けられている。ダミー導体１６は、幅方向Ｗにおいて、第１の内部電極１１と同じ位置（同じ層）に設けられている。ダミー導体１６は、引き出し部１２ｂと幅方向Ｗにおいて対向している。ダミー導体１６は、第１の内部電極１１とは接続されていない。ダミー導体１６は、第２の外部電極１４と接続されている。
【００３６】
ダミー導体１７は、幅方向Ｗにおいて、第２の内部電極１２と同じ位置（同じ層）に設けられている。ダミー導体１７は、引き出し部１１ｂと幅方向Ｗにおいて対向している。ダミー導体１７は、第２の内部電極１２とは接続されていない。ダミー導体１７は、第１の外部電極１３と接続されている。
【００３７】
ダミー導体１６，１７を設けることにより、例えば第１及び第２の外部電極１３，１４をめっきにより形成した場合に、ダミー導体１６，１７をめっき膜形成の核とすることができるため、第１及び第２の外部電極１３，１４のセラミック素体１０に対する密着強度を高めることができる。
【００３８】
なお、ダミー導体１６，１７は、例えば、第１及び第２の内部電極１１，１２と実質的に同じ材料により構成することができる。
【００３９】
（積層セラミック電子部品１の製造方法）
積層セラミック電子部品１は、例えば以下の要領で製造することができる。
【００４０】
まず、セラミック素体１０を形成するためのセラミックグリーンシート２０（図５及び図６を参照）を用意する。セラミックグリーンシート２０は、例えば、スクリーン印刷法などの各種印刷法により形成することができる。
【００４１】
次に、図５及び図６に示されるように、セラミックグリーンシート２０に導電性ペーストを印刷することにより、導電性ペースト層２１ａ、２１ｂを形成する。これにより、第１の内部電極１１を形成するための導電性ペースト層２１ａが表面上に形成されたセラミックグリーンシート２０（図５を参照）と、第２の内部電極１２を形成するための導電性ペースト層２１ｂが表面上に形成されたセラミックグリーンシート２０（図６を参照）とを用意する。なお、導電性ペースト層２１ａ、２１ｂの印刷は、スクリーン印刷法などにより行うことができる。導電性ペースト層２１ａ、２１ｂの印刷に用いるペーストは、導電性微粒子に加えて、有機バインダーや有機溶剤を含むものであってもよい。
【００４２】
次に、導電性ペースト層が印刷されていない外層部形成用のセラミックグリーンシート２０を複数枚積層し、その上に、第１の内部電極１１を形成するための導電性ペースト層２１ａが表面上に形成されたセラミックグリーンシート２０と、第２の内部電極１２を形成するための導電性ペースト層２１ｂが表面上に形成されたセラミックグリーンシート２０とを交互に積層し、さらにその上に、導電性ペースト層が印刷されていない外層部形成用のセラミックグリーンシート２０を複数枚積層する。その後、得られた積層体を、静水圧プレス手段などを用いてプレスすることにより、図７に示されるマザー積層体３０を作製する。
【００４３】
次に、マザー積層体３０を、カットラインＬ１，Ｌ２に沿って切断することにより複数に分断する。これにより、図８に示される生のチップ４０を得る。チップ４０にバレル研磨などを施すことにより角部や稜線部を丸められた形状にしてもよい。
【００４４】
次に、チップ４０を焼成することにより、第１及び第２の内部電極１１，１２を有するセラミック素体１０を得る。焼成温度は、チップ４０の組成等に応じて適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。
【００４５】
その後、セラミック素体１０の第２の主面１０ｂの上に、第１及び第２の外部電極１３，１４を形成することにより、積層セラミック電子部品１を完成させることができる。なお、第１及び第２の外部電極１３，１４は、例えば、めっきにより形成することができる。
【００４６】
本実施形態では、内部電極１１，１２のみならず、ダミー導体１６，１７が第２の主面１０ｂに露出しているため、例えば、下地電極層がめっき膜により構成された外部電極１３，１４を容易かつ高い固着力で形成することができる。
【００４７】
ところで、マザー積層体を作製した後に分断することによりチップを形成する場合、図９に示されるように、各チップを構成する領域Ａに第１または第２の内部電極を構成するための導電性ペースト部１２１を独立に形成することが考えられる。しかしながら、この場合は、マザー積層体１３０の切断位置がカットラインＬ１０２からずれると、導電性ペースト部１２１がチップの表面に露出しない。従って、外部電極に接続されない内部電極が生じるおそれがある。
【００４８】
これに鑑みると、例えば、図１０に示されるマザー積層体２３０のように、隣り合う領域Ａに設けられた導電性ペースト部２２１の引き出し部を形成するための部分をカットラインＬ２０２に跨がるように形成しておくことが考えられる。そうすることにより、マザー積層体２３０の切断位置がカットラインＬ２０２からずれても、導電性ペースト部２２１がチップの表面に確実に露出する。
【００４９】
しかしながら、図１０に示されるようなマザー積層体２３０を実際に作製したところ、剥がれや構造欠陥が生じやすいことが判明した。この原因としては、以下のことが考えられた。すなわち、導電性ペースト部２２１の引き出し部を形成するための部分を接続したことによって、導電性ペースト部２２１により３方を包囲された領域Ａ１が生じる。この領域Ａ１においては、マザー積層体２３０のプレス時におけるセラミックグリーンシートの流動経路が連続して確保されないため、セラミックグリーンシートが十分に流動しない。その結果、隣り合うセラミックグリーンシート間の密着性が低くなり、剥がれや構造欠陥が生じやすくなったものと考えられる。
【００５０】
そこで、本実施形態では、図５〜図７に示されるように、導電性ペースト層２１ａ、２１ｂを、互いに隔離され連続していない複数の導電性ペースト部２２により構成する。このようにすることにより、マザー積層体３０において導電性ペースト層２１ａ、２１ｂを介さずにセラミックグリーンシート２０同士が密着している部分を連続させることができる。よって、マザー積層体３０のプレス時におけるセラミックグリーンシート２０の流動経路が連続して確保され、セラミックグリーンシート２０が十分に流動する。その結果、剥がれや構造欠陥等が生じにくい。
【００５１】
さらに、本実施形態では、複数の導電性ペースト部２２のそれぞれは、対向部１１ａ、１２ａを構成するための第１の部分２２ａと、引き出し部１１ｂ、１２ｂを構成するための第２の部分２２ｂとを含む。第２の部分２２ｂは、カットラインＬ２を跨がって設けられている。このため、マザー積層体３０の切断位置がカットラインＬ２からずれた場合であっても、導電性ペースト部２２をチップ４０の表面に確実に露出させることができる。よって、第１の外部電極１３に接続されていない第１の内部電極１１や、第２の外部電極１４に接続されていない第２の内部電極１２が生じることを抑制することができる。
【００５２】
セラミックグリーンシート２０の流動性をより向上する観点からは、点対称に配された２つの導電性ペースト部２２の対２３を複数マトリクス状に配することが好ましい。このように、２つの導電ペースト部２２を点対称に配置することで、導電ペースト部２２の対２３の対称性が向上し、導電ペースト部が非対称形状である場合と比べ、プレス時のセラミックグリーンシート２０の流動を均一にすることができ、流動ばらつきを更に抑制することができる。これにより、より均一な密着性を確保することができ、セラミックシート２０間やセラミックグリーンシート２０と内部電極１１，１２間での剥離が抑制され、本発明の効果をより効果的なものにできる。
【００５３】
また、点対称に配された２つの導電性ペースト部２２の対２３をマトリクス状に複数配することで、カットラインＬ１、Ｌ２が直交する部分の周囲においても、導電ペースト層２１ａ、２１ｂが互いに隔離され、導電ペースト層２１ａ、２１ｂを連続しないように形成することができる。逆に言うと、導電ペースト層２１ａ、２１ｂが形成されていない領域がカットラインＬ１、Ｌ２に沿って連続して形成される。これにより、セラミックグリーンシート２０の全域において、プレス時のセラミックグリーンシート２０の流動場所を確保することができ、積層方向の厚み差が生じなくなる。このため、より均一で高い密着性を確保することができる。これにより、セラミックグリーンシート２０間やセラミックグリーンシート２０と内部電極間での剥離が抑制され、本発明の効果をより効果的なものにできる。
【００５４】
なお、各導電性ペースト部２２の形状は特に限定されない。
【００５５】
（実験例１）
上記実施形態に係るセラミック電子部品１のセラミック素体１０と実質的に同様の構成を有するセラミック素体を、上記第１の実施形態において説明した製造方法により、下記の条件で８０個作製した。
【００５６】
セラミックコンデンサの狙いの寸法：長さ：３．３４〜３．４５ｍｍ、幅：１．８２〜１．８５ｍｍ、高さ：１．８４〜１．８６ｍｍ
セラミック素体の材質：チタン酸バリウム系誘電体セラミック
内部電極の主成分：Ｎｉ
内部電極パターン：図５〜図７のパターン
内部電極の狙いの厚み：０．６８μｍ
内部電極の総数：３６８層
セラミック層の狙いの厚み：３．６μｍ
【００５７】
（実験例２）
図１０に示される形態のマザー積層体を作製したこと以外は、実験例１と同様にして、８０個のセラミック素体を作製した。
【００５８】
（評価）
実験例１，２において作製したセラミック素体をインクに浸漬した。その後、第２の主面側から第１の主面側に向けて厚み方向Ｔと平行に第１、第２の内部電極の引き出し部がなくなるまで研磨し、断面を露出させた。その断面の複数の第１、第２の内部電極の対向部において、インクが浸入しているか否かを、光学顕微鏡を用いて、２００倍あるいは５００倍に拡大して観察することにより確認した。なお、インクの浸入が確認されたものをセラミックグリーンシート間やセラミックグリーンシートと内部電極との間の剥離が生じたものとみなした。結果を下記の表１に示す。
【００５９】
【表１】
2014165350.tif 000003
【符号の説明】
【００６０】
１…積層セラミック電子部品
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１１…第１の内部電極
１２…第２の内部電極
１１ａ、１２ａ…対向部
１１ｂ、１２ｂ…引き出し部
１３…第１の外部電極
１４…第２の外部電極
１５…セラミック層
１６，１７…ダミー導体
２０…セラミックグリーンシート
２１ａ、２１ｂ…導電性ペースト層
２２…導電性ペースト部
２２ａ…第１の部分
２２ｂ…第２の部分
２３…導電性ペースト部の対
３０…マザー積層体
４０…生のチップ
Ｌ１，Ｌ２…カットライン
【図１】
2014165350.tif 000004
【図２】
2014165350.tif 000005
【図３】
2014165350.tif 000006
【図４】
2014165350.tif 000007
【図５】
2014165350.tif 000008
【図６】
2014165350.tif 000009
【図７】
2014165350.tif 000010
【図８】
2014165350.tif 000011
【図９】
2014165350.tif 000012
【図１０】
2014165350.tif 000013