(57)【要約】【課題】ばらつき無く、正確にクランプ動作を行う。【解決手段】固体撮像装置１０は、複数配された光電変換素子からの電荷を、水平転送クロックパルスφＨ１の入力により転送する水平ＣＣＤ１１と、水平ＣＣＤ１１から転送された電荷を信号電圧に変換する検出ダイオードＦＤ・検出容量ＣＦＤ・リセットトランジスタＴｒ１８と、上記信号電圧を増幅する多段のソースフォロワ回路１２・１３・１４とを備え、ソースフォロワ回路１３・１４間に、クランプ回路ＣＬが配されており、クランプ回路ＣＬは、水平転送クロックパルスφＨ１をクランプパルスとして駆動する。【選択図】図１
2014045385.tif 000002
【特許請求の範囲】
【請求項１】
複数配された光電変換素子からの電荷を、転送パルスの入力により転送する電荷転送素子と、
上記電荷転送素子から転送された電荷を信号電圧に変換する電荷変換部と、
上記電荷変換部が変換した信号電圧を増幅する多段のソースフォロワ回路とを備え、
上記多段のソースフォロワ回路間に、前段の上記ソースフォロワ回路の出力をクランプするためのクランプ回路が配されており、
上記クランプ回路は、上記転送パルスをクランプパルスとして駆動することを特徴とする固体撮像装置。
【請求項２】
上記多段のソースフォロワ回路のうち、上記クランプ回路の前段に配されている上記ソースフォロワ回路には第１の電源電圧が印加され、上記クランプ回路の後段に配されているソースフォロワ回路には、上記第１の電源電圧より低い第２の電源電圧が印加され、
上記クランプ回路には、上記第２の電源電圧が印加されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
上記電荷変換部は、上記電荷転送素子から転送された電荷を検出し信号電圧に変換するための検出ダイオード部を備え、
上記クランプ回路は、上記多段のソースフォロワ回路のうち、上記前段のソースフォロワ回路の信号電圧の出力部と、上記後段のソースフォロワ回路のゲートとの間に配されたクランプ容量を備え、
上記クランプ容量は、上記検出ダイオード部の容量と比べて大きいことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
上記クランプ回路は、ゲートに上記転送パルスが入力される第１のクランプトランジスタと、
ドレインが上記クランプトランジスタのソースと接続され、ソースが上記後段のソースフォロワ回路のゲートと接続され、ゲートに上記転送パルスと逆位相のパルスが入力される第２のクランプトランジスタとを備え、
上記第２のクランプトランジスタのゲートの大きさは、上記第１のクランプトランジスタのゲートの大きさの半分であることを特徴とする請求項２又は３に記載の固体撮像装置。
【請求項５】
上記クランプ回路は、ドレインが上記第２の電源電圧と接続され、ソースが上記後段のソースフォロワ回路のゲートと接続されている第１のクランプトランジスタと、
上記転送パルスが入力され、当該入力された転送パルスに、上記第２の電源電圧又は他の電源電圧からの電圧を重畳することで、上記転送パルスと同周期であり電圧が異なるパルス信号を生成し、当該生成したパルス信号を上記第１のクランプトランジスタのゲートに入力するバイアス回路とを備えていることを特徴とする請求項２に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどの半導体イメージセンサは、現在ほとんどの画像入力デバイス装置に適用されている。
【０００３】
近年は、特に消費電力が小さく、かつ周辺回路と同じＣＭＯＳ技術で製造できる利点を生かして、ＭＯＳ型イメージセンサが主流である。
【０００４】
一方、画質の点ではＣＣＤ型イメージセンサが低暗電流や固定パターンノイズが少ないなどの理由で、高画質向けの画像入力デバイス装置の応用が広い分野もある。
【０００５】
特許文献１〜３には、複数段のソースフォロワ回路を適用した固体撮像装置が開示されている。
【０００６】
図１０を用いて、従来のＣＣＤ型イメージセンサについて説明する。
【０００７】
図１０は、従来のＣＣＤ型イメージセンサの電荷検出部付近を示した回路図である。図１０に示すように、ＣＣＤ型イメージセンサの電荷検出部１００は、光電変換された信号電荷を転送する水平ＣＣＤ１０１と、その転送された信号電荷を検出容量ＣＦＤにより電圧変換する検出ダイオードＦＤと、検出ダイオードＦＤを入力とする複数段のソースフォロワ回路１０２・１０３・１０４と、各々のソースフォロワ回路１０２・１０３・１０４を構成する増幅トランジスタＴｒ１０２・Ｔｒ１０３・Ｔｒ１０４及び定電流負荷トランジスタＴｒ１０５・Ｔｒ１０６・Ｔｒ１０７と、転送電荷をリセットドレインＲＤに排出するリセットトランジスタＴｒ１０８とを備えている。
【０００８】
なお、ＣＣＤ型イメージセンサとして、出力回路は、出力インピーダンス変換のための複数段のソースフォロワアンプ構成をとることが一般的である。
【０００９】
ここでは、ＣＣＤ型イメージセンサの電荷検出部１００は、３段のソースフォロワ回路１０２・１０３・１０４で構成されているものととし、各々のソースフォロワ回路１０２・１０３・１０４の各増幅トランジスタＴｒ１０２・Ｔｒ１０３・Ｔｒ１０４は、ドレインが電源電圧ＶＯＤと接続されている。
【００１０】
そして、各々のソースフォロワ回路１０２・１０３・１０４では、各増幅トランジスタＴｒ１０２・Ｔｒ１０３・Ｔｒ１０４のソース側に各定電流負荷トランジスタＴｒ１０５・Ｔｒ１０６・Ｔｒ１０７を接続している。
【００１１】
３段目のソースフォロワ回路１０４の増幅トランジスタＴｒ１０４のソースと接続されている出力部ＯＵＴ１００から、電荷検出部１００の出力としての出力ＶＯＵＴ１００が出力される。
【００１２】
水平ＣＣＤ１０１に接続されているゲートＨ１・Ｈ２には、それぞれ、水平転送クロックパルスφＨ１・φＨ２が入力される。
【００１３】
リセットトランジスタＴｒ１０８のドレインがリセットドレインＲＤとなっており、電源電圧ＶＲＤが印加される。リセットトランジスタＴｒ１０８のゲートにはリセットパルスφＲが入力される。
【００１４】
図１１は、従来のＣＣＤ型イメージセンサの電荷検出部１００の信号のタイミングを表す図である。
【００１５】
時間Ｔ１では水平転送クロックパルスφＨ１がハイレベルであるので水平ＣＣＤ１０１から検出ダイオードＦＤに電荷が転送されず水平転送クロックパルスφＨ１の下に転送電荷が蓄積している。一方、リセットパルスφＲがハイレベルとなり、検出ダイオードＦＤの電位がリセットドレインＲＤが電源電圧ＶＲＤと同電位に固定される。
【００１６】
次に、時間Ｔ２では、リセットパルスφＲがローレベルとなって、検出ダイオードＦＤの電位はフィードスルー分だけ下がり、しかもフローティング状態になる。
【００１７】
そして、時間Ｔ３では、水平転送クロックパルスφＨ１がローレベルとなり、ゲートＨ１の下に蓄積されている電荷が出力ゲートＯＧの下を通って検出ダイオードＦＤに転送される。検出ダイオードＦＤでは、検出容量ＣＦＤにより転送電荷が信号電圧に変換される。転送電荷をＱｓｉｇとすると、このときの出力電圧Ｖｓｉｇは以下の（式１）で表される。
【００１８】
Ｖｓｉｇ＝Ｇ・Ｑｓｉｇ／ＣＦＤ      （式１）
ＣＦＤは検出容量である。また、Ｇはソースフォロワ回路１０２・１０３・１０４のゲインであり、ほぼ０．８〜０．９程度の値を示す。例えば、ＣＦＤ＝２（ｆＦ）のとき、この電荷から電圧への変換率は約６４ｕＶ／ｅｌである。また、出力ゲートＯＧは１Ｖ程度、リセットドレインＲＤの電圧ＶＲＤとソースフォロワ回路１０２・１０３の出力ドレインそれぞれの電圧ＶＯＤは１２Ｖ程度であり、バイアス端子Ｂｓへは電圧ＶＢｉａｓとして０．８Ｖ程度の直流電圧が印加されることが一般的である。
【００１９】
ここで、図１０に示したソースフォロワ回路１０２・１０３・１０４のようにソースフォロワアンプを複数段（従来例では３段）設けるのは次の理由からである。
【００２０】
まず、ソースフォロワアンプの増幅トランジスタのゲート幅をＷ、ゲート長をＬ、流れる電流をＩとすると、ソースフォロワアンプの出力インピーダンスＲｏｕｔは、以下の（式２）のように表すことができる。
【００２１】
【数１】
2014045385.tif 000003
【００２２】
よって、出力インピーダンスＲｏｕｔを小さくするためには、（Ｗ／Ｌ）を大きく、Ｉを大きくすればよい。
【００２３】
しかしながら、Ｗを大きくすると入力容量が大きくなる。また、Ｌを小さくすればノイズが増加する。さらに、Ｉを大きくすると直接的に消費電流も増大する。
【００２４】
このため、これらを考慮し、後段になるほど（Ｗ／Ｌ）・Ｉが大きくなるように設計され、徐々に出力インピーダンスを小さくする必要がある。このとき、最終段のソースフォロワアンプには５ｍＡ以上の大きな電流が必要となる。
【００２５】
特許文献４には、複数段のソースフォロワアンプの後段になるに従い、電源電圧を低電圧化して消費電流を下げる技術が開示されている。
【００２６】
図１２は、図１１に示されている出力波形である出力ＶＯＵＴ１００の拡大図である。
【００２７】
一般的には、スイッチトランジスタがオンからオフへ遷移するとき、ｋＴＣノイズが発生する。特に容量Ｃが検出容量ＣＦＤである場合は容量値が非常に小さい。従って、リセットトランジスタＴｒ１０８がハイレベルからローレベルへ遷移するに従い、期間Ｔ２では無視できないｋＴＣノイズが発生する。
【００２８】
よって時間Ｔ２と時間Ｔ３との差信号を固体撮像装置の後続のアナログクランプ回路や差動アンプあるいはＣＤＳ（correlated double sampling:相関２重サンプリング）回路などで読み取るためのアナログ信号処理が、後段のチップで必要となる。
【先行技術文献】
【特許文献】
【００２９】
【特許文献１】特開平３−２７４８１１号公報（１９９１年１２月５日公開）
【特許文献２】特開平５−２５１６７７号公報（１９９３年９月２８日公開）
【特許文献３】特開平６−７０２３９号公報（１９９４年３月１１日公開）
【特許文献４】特開平１０−１１７３０６号公報（１９９８年５月６日公開）
【特許文献５】特開２０００−１５２０９０号公報（２０００年５月３０日公開）
【特許文献６】特開２００６−４９９８６号公報（２００６年２月１６日公開）
【発明の概要】
【発明が解決しようとする課題】
【００３０】
しかしながら、従来技術では構成及び動作において、以下の問題が生じる。
【００３１】
上述したように、固体撮像装置から信号出力後、後段チップではＣＤＳ回路などで、時間Ｔ２と時間Ｔ３との差信号を読み取らなければならない。
【００３２】
ところが、図１２に示したアナログ波形である出力ＶＯＵＴ１００は非常に複雑で、基本クロックの２倍の周波数成分をもちながら、さらに高調波が含まれている。このため、出力波形ＶＯＵＴの伝送には非常に広い周波数帯域が必要である。
【００３３】
つまり、固体撮像装置の出力インピーダンスは十分低い必要があり、また固体撮像装置とＣＤＳ回路などを含む後段チップの間の基板配線は、浮遊容量や付加抵抗、干渉ノイズなど十分考慮されなければならない。
【００３４】
また、後段チップのＣＤＳ回路では特に短い期間である期間Ｔ２の間にクランプを行う正確なアナログ処理のタイミングが必要となる。
【００３５】
これらの問題は、固体撮像装置を含んだカメラシステムの設計上非常に煩雑であり、現実的には、クランプタイミングは、後段チップのＣＤＳ回路で、例えば信号ノイズを見ながらクランプパルスの位相を微調整する等、個別に調整し対応しなければならない場合がある。
【００３６】
これを防ぐための固体撮像装置が、特許文献５に提案されている。
【００３７】
しかし、特許文献５の技術では、この例はクランプをリセットパルスφＲと同じパルスにて行っているため、クランプにはならず単に出力信号のレベルシフトに留まっている。
【００３８】
また、特許文献６には、２次元画素アレイの各列にてアナログＣＤＳ回路を具備している固体撮像装置が開示されている。
【００３９】
しかし、特許文献６の固体撮像装置では、各列ごとに検出容量やソースフォロワ回路のゲインがばらつくため、結果として、各列ごとに信号感度ばらつきが発生する。この信号感度ばらつきにより、縦に線が入る不良が発生し、画質劣化を生じる。
【００４０】
また、各列ごとではなく、図１０に示した従来技術で、水平ＣＣＤ１０１後の複数段のソースフォロワ回路１０２・１０３・１０４内にＣＤＳ回路を設けることも考えられる。しかし、この場合、図１１、図１２に示したように期間Ｔ２が非常に短くなり、後段のＣＤＳ回路で発生させたクランプ用パルスの位相を調製する等の個別対応させること無く、出力ＶＯＵＴ１００の期間Ｔ２の間に正確なクランプ動作を行うことは困難である。
【００４１】
本発明は、上記の問題点を解決するためになされたもので、その目的は、ばらつき無く、正確にクランプ動作を行うことである。
【課題を解決するための手段】
【００４２】
上記の課題を解決するために、本発明の固体撮像装置は、複数配された光電変換素子からの電荷を、転送パルスの入力により転送する電荷転送素子と、上記電荷転送素子から転送された電荷を信号電圧に変換する電荷変換部と、上記電荷変換部が変換した信号電圧を増幅する多段のソースフォロワ回路とを備え、上記多段のソースフォロワ回路間に、前段の上記ソースフォロワ回路の出力をクランプするためのクランプ回路が配されており、上記クランプ回路は、上記転送パルスをクランプパルスとして駆動することを特徴としている。
【００４３】
上記構成によると、上記クランプ回路は上記転送パルスをクランプパルスとして駆動するため、上記多段のソースフォロワ回路が上記信号電圧を増幅することによって得られる信号出力と、上記クランプ回路の駆動とを同期させることができる。このため、ばらつき無く正確にクランプ動作を行うことができる。
【００４４】
また、上記多段のソースフォロワ回路のうち、上記クランプ回路の前段に配されている上記ソースフォロワ回路には第１の電源電圧が印加され、上記クランプ回路の後段に配されているソースフォロワ回路には、上記第１の電源電圧より低い第２の電源電圧が印加され、上記クランプ回路には、上記第２の電源電圧が印加されていることが好ましい。
【００４５】
上記構成によると、消費電力が高い後段のソースフォロワ回路に印加される第２の電源電圧は、比較的消費電力が低い前段のソースフォロワ回路に印加される第１の電源電圧より低いため、低消費電力化をすることができる。
【００４６】
上記電荷変換部は、上記電荷転送素子から転送された電荷を検出し信号電圧に変換するための検出ダイオード部を備え、上記クランプ回路は、上記多段のソースフォロワ回路のうち、上記前段のソースフォロワ回路の信号電圧の出力部と、上記後段のソースフォロワ回路のゲートとの間に配されたクランプ容量を備え、上記クランプ容量は、上記検出ダイオード部の容量と比べて大きいことが好ましい。これにより、上記後段のソースフォロワ回路からの信号電圧に含まれるｋＴＣノイズやフィールドスルーによる電圧低下を抑えることができる。このため、上記後段のソースフォロワ回路のさらに後段に、別途クランプ回路を設ける必要が無く、回路構成の簡略化することができる。
【００４７】
また、上記クランプ回路は、ゲートに上記転送パルスが入力される第１のクランプトランジスタと、ドレインが上記クランプトランジスタのソースと接続され、ソースが上記後段のソースフォロワ回路のゲートと接続され、ゲートに上記転送パルスと逆位相のパルスが入力される第２のクランプトランジスタとを備え、上記第２のクランプトランジスタのゲートの大きさは、上記第１のクランプトランジスタのゲートの大きさの半分であることが好ましい。
【００４８】
上記構成によると、上記後段の上記ソースフォロワ回路の出力信号に見られる上記転送パルスによるフィールドスルーを大幅に低減することができる。これにより、上記ソースフォロワ回路の出力信号におけるダイナミックレンジを広げることができるため、上記多段のソースフォロワ回路を低消費電力化することができる。
【００４９】
また、上記クランプ回路は、ドレインが上記第２の電源電圧と接続され、ソースが上記後段のソースフォロワ回路のゲートと接続されている第１のクランプトランジスタと、
上記転送パルスが入力され、当該入力された転送パルスに、上記第２の電源電圧又は他の電源電圧からの電圧を重畳することで、上記転送パルスと同周期であり電圧が異なるパルス信号を生成し、当該生成したパルス信号を上記第１のクランプトランジスタのゲートに入力するバイアス回路とを備えていることが好ましい。
【００５０】
上記構成により、上記転送パルスのハイの電圧レベルと、上記第２の電源電圧とが同じ電圧レベルであったとしても、上記第１のクランプトランジスタを確実に駆動させることができる。
【発明の効果】
【００５１】
本発明の固体撮像装置は、複数配された光電変換素子からの電荷を、転送パルスの入力により転送する電荷転送素子と、上記電荷転送素子から転送された電荷を信号電圧に変換する電荷変換部と、上記電荷変換部が変換した信号電圧を増幅する多段のソースフォロワ回路とを備え、上記多段のソースフォロワ回路間に、前段の上記ソースフォロワ回路の出力をクランプするためのクランプ回路が配されており、上記クランプ回路は、上記転送パルスをクランプパルスとして駆動する。
【００５２】
これにより、ばらつき無く正確にクランプ動作を行うことができるという効果を奏する。
【図面の簡単な説明】
【００５３】
【図１】第１の実施の形態に係る固体撮像装置の構成を表す回路図である。
【図２】第１の実施の形態に係る固体撮像装置の回路の信号のタイミングを表す図である。
【図３】図２に示す固体撮像装置の出力信号を拡大した図である。
【図４】第２の実施の形態に係る固体撮像装置の構成を表す回路図である。
【図５】第２の実施の形態に係る固体撮像装置のクランプトランジスタと、キャンセルトランジスタとの概略構成を表す平面図である。
【図６】第２の実施の形態に係る固体撮像装置の回路の信号のタイミングを表す図である。
【図７】第３の実施の形態に係る固体撮像装置の構成を表す回路図である。
【図８】図６に示す自動バイアス発生回路の回路構成を表す図である。
【図９】図７の自動バイアス発生回路の信号のタイミングを表す図である。
【図１０】従来のＣＣＤ型イメージセンサの電荷検出部付近を示した回路図である。
【図１１】従来のＣＣＤ型イメージセンサの電荷検出部の信号のタイミングを表す図である。
【図１２】図１１に示されている出力波形である出力ＶＯＵＴ１００の拡大図である。
【発明を実施するための形態】
【００５４】
以下、本発明の実施の形態について、詳細に説明する。
【００５５】
〔実施の形態１〕
（固体撮像装置１０の回路構成）
図１は、第１の実施の形態に係る固体撮像装置１０の構成を表す回路図である。
【００５６】
固体撮像装置１０は、一例として、ＣＣＤ型イメージセンサである。
【００５７】
図１では、ＣＣＤ型イメージセンサの特に電荷検出部付近を表している。
【００５８】
固体撮像装置１０は、光電変換された電荷を転送する水平ＣＣＤ（電荷転送素子）１１と、その転送された電荷を検出容量ＣＦＤにより電圧変換する検出ダイオード（検出ダイオード部）ＦＤと、検出ダイオードＦＤを入力とする多段のソースフォロワ回路１２・１３・１４と、リセットトランジスタＴｒ１８と、クランプ回路ＣＬとを備えている。
【００５９】
ソースフォロワ回路１２は増幅トランジスタＴｒ１２と定電流負荷トランジスタＴｒ１５とを備えている。ソースフォロワ回路１３は増幅トランジスタＴｒ１３と定電流負荷トランジスタＴｒ１６とを備えている。ソースフォロワ回路１４は増幅トランジスタＴｒ１４と定電流負荷トランジスタＴｒ１７とを備えている。
【００６０】
クランプ回路ＣＬはクランプトランジスタ（第１のクランプトランジスタ）Ｔｒ１９とクランプ容量ＣＣＰとを備えている。
【００６１】
また、固体撮像装置１０は、図示しないが、水平方向（列方向）に配された水平ＣＣＤ１１に、垂直方向（行方向）に配された垂直ＣＣＤが複数接続されている。そしてその垂直ＣＣＤのそれぞれの延設方向に並んで複数の画素としての受光センサ（光電変換素子）が配されている。
【００６２】
この受光センサは、入射光の強度に応じた信号電荷を蓄積し、当該蓄積した信号電荷を自身が接続されている垂直ＣＣＤに出力する。そして、水平ＣＣＤ１１には、垂直ＣＣＤの１ライン毎に、受光センサから出力された信号電荷が出力される。
【００６３】
水平ＣＣＤ１１は、２層の水平転送クロックパルス（転送パルス）φＨ１・φＨ２の入力により、受光センサからの信号電荷である複数の垂直ＣＣＤからラインシフトされた１ライン分の信号電荷を、順次水平方向に転送する。
【００６４】
水平ＣＣＤ１１には、ゲートＨ１・Ｈ２及び出力ゲートＯＧが接続されている。ゲートＨ１には水平転送クロックパルスφＨ１が入力され、ゲートＨ２には水平転送クロックパルスφＨ２が入力される。水平転送クロックパルスφＨ２は、水平転送クロックパルスφＨ１の反転パルスである。
【００６５】
水平ＣＣＤ１１の出力は、検出ダイオードＦＤのカソード、リセットトランジスタＴｒ１８のソース及び増幅トランジスタＴｒ１２のゲートと接続されている。
【００６６】
検出ダイオードＦＤ、検出容量ＣＦＤ、及びリセットトランジスタＴｒ１８によって、電荷検出部（電荷変換部）が構成されている。電荷検出部は、水平ＣＣＤ１１から出力された信号電荷を順次、信号電圧へ変換し、後段の回路へ出力する。
【００６７】
検出ダイオードＦＤは、水平ＣＣＤ１１の先端側である出力側にカソードが接続されており、アノードは接地されている。検出ダイオードＦＤは、フローティングディフージョン部である。検出ダイオードＦＤは、水平ＣＣＤ１１から転送された信号電荷を検出容量ＣＦＤにより電圧変換することで信号電圧を得る。
【００６８】
リセットトランジスタＴｒ１８は、水平ＣＣＤ１１からの信号電荷をリセットドレインＲＤに排出する。リセットトランジスタＴｒ１８のドレインであるリセットドレインＲＤは電源電圧ＶＲＤと接続されており、ソースは水平ＣＣＤ１１の出力、検出ダイオードＦＤ及び増幅トランジスタＴｒ１２のゲートと接続されている。
【００６９】
リセットトランジスタＴｒ１８のゲートにはリセットパルスφＲが入力される。リセットトランジスタＴｒ１８は、このリセットパルスφＲが印加されることで、水平ＣＣＤ１１からの信号電荷をリセットドレインＲＤに排出するリセット動作を行う。
【００７０】
電荷検出部の後段には３段のソースフォロワ回路１２・１３・１４が配されており、電荷検出部は１段目のソースフォロワ回路１２と接続されている。
【００７１】
ソースフォロワ回路１２・１３・１４は、電荷検出部が変換した信号電圧を増幅する多段のソースフォロワンプである。
【００７２】
ソースフォロワ回路１２は１段目のソースフォロワンプであり、ソースフォロワ回路１３は２段目のソースフォロワンプであり、ソースフォロワ回路１４は３段目のソースフォロワンプである。
【００７３】
そして、２段目のソースフォロワ回路（前段のソースフォロワ回路）１３と、３段目のソースフォロワ回路（後段のソースフォロワ回路）１４との間に、ソースフォロワ回路１３の出力をクランプするためのクランプ回路ＣＬが配されている。
【００７４】
ソースフォロワ回路１２は、増幅トランジスタＴｒ１２と定電流負荷トランジスタＴｒ１５とを備えている。
【００７５】
増幅トランジスタＴｒ１２のゲートは検出ダイオードＦＤ及びリセットトランジスタＴｒ１８のソースと接続されており、ドレインは電源電圧（第１の電源電圧）ＶＯＤと接続されており、ソースは定電流負荷トランジスタＴｒ１５のドレインと接続されている。また、増幅トランジスタＴｒ１２のソースは次段の増幅トランジスタＴｒ１３のゲートと接続されている。
【００７６】
定電流負荷トランジスタＴｒ１５のゲートはバイアス端子Ｂｓと接続されており、ドレインは増幅トランジスタＴｒ１２のソース及び増幅トランジスタＴｒ１３のゲートと接続されておりソースは接地されている。
【００７７】
ソースフォロワ回路１３は、増幅トランジスタＴｒ１３と定電流負荷トランジスタＴｒ１６とを備えている。
【００７８】
増幅トランジスタＴｒ１３のゲートは増幅トランジスタＴｒ１２のソース及び定電流負荷トランジスタＴｒ１５のドレインと接続されており、ドレインは電源電圧ＶＯＤと接続されており、ソースは定電流負荷トランジスタＴｒ１６のドレイン及びクランプ回路ＣＬを構成するクランプ容量ＣＣＰと接続されている。増幅トランジスタＴｒ１３のソースは、クランプ容量ＣＣＰを介して、次段のソースフォロワ回路１４である増幅トランジスタＴｒ１４のゲートと接続されている。
【００７９】
定電流負荷トランジスタＴｒ１６のゲートはバイアス端子Ｂｓと接続されており、ドレインは増幅トランジスタＴｒ１３のソース及びクランプ容量ＣＣＰと接続されておりソースは接地されている。
【００８０】
２段目のソースフォロワ回路１３の信号電圧の出力部である、増幅トランジスタＴｒ１３のソースと、クランプ容量ＣＣＰとの接続部を出力部ＯＵＴ１と称する。そして、その出力部ＯＵＴ１における出力を出力ＶＯＵＴ１と称する。すなわち、出力ＶＯＵＴ１は、２段目のソースフォロワ回路１３からの出力であって、クランプ回路ＣＬへ入力される信号である。
【００８１】
クランプ回路ＣＬは、クランプトランジスタＴｒ１９と、クランプ容量ＣＣＰとを備えている。
【００８２】
クランプ容量ＣＣＰは、増幅トランジスタＴｒ１３のソース（出力部ＯＵＴ１）及び定電流負荷トランジスタＴｒ１６のドレインと、増幅トランジスタＴｒ１４のゲート及びクランプトランジスタＴｒ１９のソースとの間に配されている。
【００８３】
クランプ容量ＣＣＰは、検出容量ＣＦＤよりもかなり大きい容量である。一例として、クランプ容量ＣＣＰの容量は、検出容量ＣＦＤの１００倍から１０００倍程度大きい。
【００８４】
クランプトランジスタＴｒ１９のドレインは増幅トランジスタＴｒ１４のドレイン及び電源電圧（第２の電源電圧）ＶＯＤ２と接続されており、ソースは増幅トランジスタＴｒ１４のゲート及びクランプ容量ＣＣＰと接続されている。そして、クランプトランジスタＴｒ１９のゲートには、クランプパルスとして、水平ＣＣＤ１１を駆動するための水平転送クロックパルスφＨ１が入力される。
【００８５】
ソースフォロワ回路１４は、増幅トランジスタＴｒ１４と定電流負荷トランジスタＴｒ１７とを備えている。
【００８６】
増幅トランジスタＴｒ１４のゲートは、クランプ容量ＣＣＰを介して増幅トランジスタＴｒ１３のソース及び定電流負荷トランジスタＴｒ１６のドレインと接続されており、ドレインは電源電圧ＶＯＤ２及びクランプトランジスタＴｒ１９のドレインと接続されており、ソースは定電流負荷トランジスタＴｒ１７のドレイン及び出力部ＯＵＴ２と接続されている。
【００８７】
定電流負荷トランジスタＴｒ１６のゲートはバイアス端子Ｂｓと接続されており、ドレインは増幅トランジスタＴｒ１４のソースと接続されておりソースは接地されている。
【００８８】
出力部ＯＵＴ２から、固体撮像装置１０の出力信号である出力ＶＯＵＴ２が出力される。
【００８９】
このように、ソースフォロワ回路１２・１３・１４のそれぞれの電源電圧として、クランプ回路ＣＬの前段であるソースフォロワ回路１２・１３は電源電圧ＶＯＤと接続されており、クランプ回路ＣＬの後段であるソースフォロワ回路１４は電源電圧ＶＯＤ２と接続されている。
【００９０】
電源電圧ＶＯＤ２は、電源電圧ＶＯＤより低電圧化された電源電圧である。
【００９１】
定電流負荷トランジスタＴｒ１５・１６・１７それぞれのゲートには、バイアス端子Ｂｓからバイアス電圧Ｖｂｉａｓが印加される。バイアス電圧Ｖｂｉａｓとしては、一例として、０．８Ｖ程度の直流電圧が印加される。
【００９２】
（固体撮像装置１０の回路の動作）
次に、図１に示した固体撮像装置１０の回路の動作について、図２、３を用いて説明する。
【００９３】
図２は、本実施の形態に係る固体撮像装置１０の回路の信号のタイミングを表す図である。
【００９４】
図２に示すように、リセットパルスφＲの信号の１ＣＬＫ（１周期）分が基準周期である。リセットパルスφＲ、水平転送クロックパルスφＨ１・φＨ２は同期している。
【００９５】
リセットパルスφＲがハイとなっている期間を時間Ｔ１とし、リセットパルスφＲが立ち下がりロウとなり水平転送クロックパルスφＨ１がハイとなっている期間を時間Ｔ２とし、水平転送クロックパルスφＨ１が立ち下がりレベルがロウとなっている期間を時間Ｔ３とする。
【００９６】
時間Ｔ１でリセットパルスφＲがハイとなっている期間は、水平転送クロックパルスφＨ１もハイとなっている。水平転送クロックパルスφＨ１がハイの期間は、水平ＣＣＤ１１から検出ダイオードＦＤへ信号電荷は出力されず、ゲートＨ１の下に信号電荷が蓄積されている。そして、時間Ｔ１でリセットパルスφＲがハイとなっている期間は、検出ダイオードＦＤの電位は、リセットドレインＲＤと同じ電源電圧ＶＲＤに固定される。
【００９７】
時間Ｔ１では、出力ＶＯＵＴ１の電圧レベルはハイ（このときの電圧レベルをＶ１Ｈとする）となり、出力ＶＯＵＴ２のレベルもハイ（このときの電圧レベルをＶ２Ｈとする）となる。
【００９８】
次に、時間Ｔ２では、リセットパルスφＲのレベルがロウとなり、検出ダイオードＦＤの電位はフィードスルー分だけ下がる。このとき、検出ダイオードＦＤはフローティング状態となる。この際に、検出ダイオードＦＤからの信号成分（信号電圧）にｋＴＣノイズが重畳される。このため、出力ＶＯＵＴ１にｋＴＣノイズが重畳される。一方、出力ＶＯＵＴ２は変わらない。
【００９９】
時間Ｔ２では、出力ＶＯＵＴ１のレベルはハイ（Ｖ１Ｈ）から電圧レベルが負側にフィードスルー分下がる。ことのときの電圧レベルをＶ１Ｍとする。出力ＶＯＵＴ２の電圧レベルはハイ（Ｖ２Ｈ）となっている。
【０１００】
次に、時間Ｔ３では水平転送クロックパルスφＨ１がロウとなり、水平転送クロックパルスφＨ２はハイとなり、ゲートＨ１の下に蓄積されていた信号電荷が出力ゲートＯＧの下を通って検出ダイオードＦＤに転送される。検出ダイオードＦＤは、検出容量ＣＦＤにより、水平ＣＣＤ１１から転送されてきた信号電荷を信号電圧に変換する。
【０１０１】
そして、この変換された信号電圧により、出力ＶＯＵＴ１は電圧レベルＶ１Ｍから、図２の矢印Ａ１で示す分、電圧レベルがロウへと下がる。このときの出力ＶＯＵＴ１の電圧レベルをＶ１Ｌ１とする。
【０１０２】
また、時間Ｔ３では、出力ＶＯＵＴ２は、ハイ（Ｖ２Ｈ）から図２の矢印Ｂ１で示す分、電圧レベルがロウへと下がる。このときの出力ＶＯＵＴ１の電圧レベルをＶ２Ｌ１とする。
【０１０３】
図２の矢印Ａ１・Ｂ１で示す範囲が信号レベルである。つまり信号成分である。このように、出力ＶＯＵＴ２に信号成分が重畳されて、出力部ＯＵＴ２から出力される。
【０１０４】
なお、時間Ｔ３で、出力ＶＯＵＴ２がハイからロウへと立ち下がる際に、出力ＶＯＵＴ２に重畳されたｋＴＣノイズにより、ハイ（Ｖ２Ｈ）から電圧レベルが負側に少し低下してから、ロウ（このときの電圧レベルをＶ２Ｌ１とする）へと立ち下がる。
【０１０５】
すなわち、矢印Ｂ１は、図２には示していないが、ハイ（Ｖ２Ｈ）から電圧レベルが負側に少し下がった電圧レベルから、ロウ（Ｖ２Ｌ１）の電圧レベルまでの範囲を示している。
【０１０６】
しかし、固体撮像装置１０では、２段目のソースフォロワ回路１３と、３段目のソースフォロワ回路１４と間にクランプ回路ＣＬを配しているため、出力ＶＯＵＴ２のハイロウの切り替えの際に生じるｋＣＴノイズの影響は小さくて済む。これについての詳細な説明は後述する。
【０１０７】
そして、次の周期の時間Ｔ３では、出力ＶＯＵＴ１はは電圧レベルＶ１Ｍから図２の矢印Ａ２で示す分下がることで信号成分が重畳され（このときの電圧レベルを電圧レベルＶ１Ｌ２とする）、出力ＶＯＵＴ２はハイのレベルからｋＴＣノイズにより負側に少し下がった電圧レベル（図２には不図示）から、図２の矢印Ｂ２で示す分下がることで信号成分が重畳される（このときの出力ＶＯＵＴ２の電圧レベルをＶ２Ｌ２とする）。
【０１０８】
ここで、時間Ｔ３の期間に、水平ＣＣＤ１１から検出ダイオードＦＤへ転送されてきた信号電荷Ｑｓｉｇとすると、このときの検出ダイオードＦＤからの出力電圧（信号電圧）はＶｓｉｇは以下の式で表される。
【０１０９】
Ｖｓｉｇ＝Ｇ・Ｑｓｉｇ／ＣＦＤ      （式１）
ＣＦＤは検出容量ＣＦＤの容量である。Ｇはソースフォロワ回路１２・１３・１４の３段のトータルゲインであり、ほぼ０．８〜０．９程度の値を示す。たとえば、ＣＦＤ＝２（ｆＦ）のとき、この電荷から電圧への変換率は約６４ｕＶ／ｅｌである。
【０１１０】
また、出力ゲートＯＧの電圧は１Ｖ程度、リセットドレインＲＤの電源電圧ＶＲＤと、増幅トランジスタＴｒ１２・Ｔｒ１３の出力用のドレインと接続されている電源電圧ＶＯＤとは共に１２Ｖ程度とする。
【０１１１】
ここで、固体撮像装置１０では、２段目のソースフォロワ回路１３と、３段目のソースフォロワ回路１４と間にクランプ回路ＣＬが配されており、クランプ回路ＣＬを構成するクランプトランジスタＴｒ１９のゲートには水平転送クロックパルスφＨ１が入力され、ドレインは電源電圧ＶＯＤ２と接続されている。
【０１１２】
これにより、クランプ回路ＣＬは、水平転送クロックパルスφＨ１をクランプパルスとし、水平転送クロックパルスφＨ１と同期して駆動する。このため、３段目のソースフォロワ回路１４の出力ＶＯＵＴ２は、水平転送クロックパルスφＨ１の周期でクランプされる。
【０１１３】
すなわち水平転送クロックパルスφＨ１がハイの期間は、３段目のソースフォロワ回路１４に電源電圧ＶＯＤ２の電圧が入力され、水平転送クロックパルスφＨ１がロウの期間は出力ＶＯＵＴ１の電圧レベルが、そのままクランプ容量ＣＣＰによってＡＣ結合されて、出力ＶＯＵＴ１の電圧レベルが３段目のソースフォロワ回路１４が入力される。そして出力ＶＯＵＴ２として出力される。
【０１１４】
このように、クランプ回路ＣＬは、水平転送クロックパルスφＨ１をクランプパルスとして駆動するため、３段目のソースフォロワ回路１４が増幅することによって得られる出力ＶＯＵＴ２と、クランプ回路ＣＬの駆動とを同期させることができ、正確なクランプ動作を行うことができる。
【０１１５】
図３は、図２に示す固体撮像装置１０の出力信号を拡大した図である。図３では、図２の出力ＶＯＵＴ１・ＶＯＵＴ２及び水平転送クロックパルスφＨ１を拡大して表している。
【０１１６】
時間Ｔ１・Ｔ２で、水平転送クロックパルスφＨ１がハイの期間では、クランプトランジスタＴｒ１９のゲートに水平転送クロックパルスφＨ１ハイが入力されることで、３段目の増幅トランジスタＴｒ１４のドレインに印加されている電源電圧ＶＯＤ２が増幅トランジスタＴｒ１４のソースから出力される。これにより、水平転送クロックパルスφＨ１がハイの期間では、出力ＶＯＵＴ２は３段目のソースフォロワ回路１４の出力にクランプされる。
【０１１７】
そして、時間Ｔ３で、水平転送クロックパルスφＨ１がハイからロウとなり、これに伴い、出力ＶＯＵＴ２もハイ（Ｖ２Ｈ）からロウ（Ｖ２Ｌ１）へと電圧レベルが遷移する。この出力ＶＯＵＴ２がハイ（Ｖ２Ｈ）からロウ（Ｖ２Ｌ１）へ遷移するとき、出力ＶＯＵＴ２は、フィードスルーならびにｋＴＣノイズが残存していることに起因して、一旦、負方向に電圧レベルが下がり（このときの電圧レベルをＶ２Ｍとする）、そこから、ロウへと電圧レベルが下がる。
【０１１８】
しかし、図３の破線Ｎ１で示すように、時間Ｔ２における出力ＶＯＵＴ１に残存するｋＴＣノイズの影響と比べて、図３の破線Ｎ２で示すように、時間Ｔ３に入ってから出力ＶＯＵＴ２が（Ｖ２Ｈ）からロウ（Ｖ２Ｌ１）へと切り替わる際のｋＴＣノイズの影響は、はるかに少ない。
【０１１９】
これは、クランプ回路ＣＬのクランプ容量ＣＣＰの容量：ＣＣＰと検出容量ＣＦＤの容量：ＣＦＤとを、ＣＣＰ＞＞ＣＦＤとなるようにしているためである。一例としてＣＣＰはＣＦＤの約１００倍から１０００倍程度である。
【０１２０】
このように、出力ＶＯＵＴ２では、既にｋＴＣノイズによる影響が小さいため、出力部ＯＵＴ２の後段ＩＣチップで、もはや出力ＶＯＵＴ２をクランプする必要はない。
【０１２１】
また、クランプ回路ＣＬでのクランプ動作は水平転送クロックパルスφＨ１によって行われるため、出力ＶＯＵＴ１・出力ＶＯＵＴ２等の信号位相と同期しており、クランプするための微妙な個別タイミングの調整も不要である。
【０１２２】
また、本実施の形態に係る出力ＶＯＵＴ２と、従来例として説明した出力ＶＯＵＴ１００とを比較すると、出力ＶＯＵＴ２では、信号レベルの伝送に必要な帯域幅が狭く、ソースフォロワ回路１２・１３・１４の出力インピーダンスを従来例より高く維持できる。そして、これは３段目のソースフォロワ回路１４の低電流化に寄与する。この結果、固体撮像装置１０を低消費電力化することができる。
【０１２３】
また、出力ＶＯＵＴ２を固体撮像装置１０の外部に出力するため、ソースフォロワ回路１２・１３・１４を低インピーダンス化するに際し、通常３段目のソースフォロ回路１４の消費電流が最も大きくなっている。
【０１２４】
そこで、１・２段目のソースフォロワ回路１２・１３に印加する電源電圧ＶＯＤとは別電源である電源電圧ＶＯＤ２をソースフォロワ回路１４に印加し、電源電圧ＶＯＤ２を電源電圧ＶＯＤより低電圧化する。
【０１２５】
これにより、消費電力が高いソースフォロワ回路１４に印加される電源電圧ＶＯＤ２は、比較的消費電力が低いソースフォロワ回路１２・１３に印加される電源電圧ＶＯＤより低いため、低消費電力化をすることができる。
【０１２６】
例えば、電源電圧ＶＯＤ＝１２Ｖとし、電源電圧ＶＯＤ２＝３Ｖとした場合であって、３段目のソースフォロワ回路１４に５ｍＡを流していたとすると、電源電圧ＶＯＤを３段目のソースフォロワ回路１４に印加する場合と比べて、４５ｍＷの低消費電力化が可能となる。
【０１２７】
〔実施の形態２〕
次に、図４〜６を用いて本発明の第２の実施の形態について説明する。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１２８】
図４は、第２の実施の形態に係る固体撮像装置２０の構成を表す回路図である。
【０１２９】
固体撮像装置２０は、クランプ回路ＣＬに換えて、クランプ回路ＣＬ２を備えている点で固体撮像装置１０と相違する。固体撮像装置２０の他の構成は、固体撮像装置１０と同様である。
【０１３０】
クランプ回路ＣＬ２は、クランプ回路ＣＬにキャンセルトランジスタ（第２のクランプトランジスタ）Ｔｒ２０を加えた構成である。
【０１３１】
キャンセルトランジスタＴｒ２０は、クランプトランジスタＴｒ１９と、３段目の増幅トランジスタＴｒ１４の入力側との間に配されている。
【０１３２】
キャンセルトランジスタＴｒ２０のドレインはクランプトランジスタＴｒ１９のソースと接続されており、キャンセルトランジスタＴｒ２０のソースは増幅トランジスタＴｒ１４のゲート及びクランプ容量ＣＣＰと接続されている。また、クランプトランジスタＴｒ１９のソースは、キャンセルトランジスタＴｒ２０のソースとも接続されている。
【０１３３】
キャンセルトランジスタＴｒ２０のゲートには、水平転送クロックパルスφＨ１の反転パルスである水平転送クロックパルスφＨ２が入力される。
【０１３４】
キャンセルトランジスタＴｒ２０のゲートサイズは、クランプトランジスタＴｒ１９のゲートサイズより小さいトランジスタである。
【０１３５】
図５は、クランプトランジスタＴｒ１９と、キャンセルトランジスタＴｒ２０との概略構成を表す平面図である。
【０１３６】
図５に示すように、キャンセルトランジスタＴｒ２０のゲートＴｒ２０Ｇの下層には、キャンセルトランジスタＴｒ２０のアクティブ領域Ｔｒ２０Ａｃが配されている。また、クランプトランジスタＴｒ１９のゲートＴｒ２０Ｇの下層には、クランプトランジスタＴｒ１９のアクティブ領域Ｔｒ１９Ａｃが配されている。
【０１３７】
クランプトランジスタＴｒ１９のアクティブ領域Ｔｒ１９Ａｃのうち、一方の端部は、メタル配線ＭＬ１９によって電源電圧ＶＯＤ２と接続されている。これにより、クランプトランジスタＴｒ１９のアクティブ領域Ｔｒ１９Ａｃの一方の端部はドレインＴｒ１９Ｄとなっている。
【０１３８】
またアクティブ領域Ｔｒ１９Ａｃの他方の端部は、メタル配線ＭＬ２０によってクランプトランジスタＴｒ２０のアクティブ領域Ｔｒ２０Ａｃの一方の端部及び他方の端部と接続されている。これにより、アクティブ領域Ｔｒ１９Ａｃの他方の端部はソースＴｒ１９Ｓとなっている。さらに、クランプトランジスタＴｒ２０のアクティブ領域Ｔｒ２０Ａｃの一方の端部はドレインＴｒ２０Ｄとなっており、他方の端部はソースＴｒ２０Ｓとなっている。
【０１３９】
そして、キャンセルトランジスタＴｒ２０のゲート幅をＷ２０、ゲート長をＬ２０とし、クランプトランジスタＴｒ１９のゲート幅をＷ１９、ゲート長をＬ１９とすると、ゲート長Ｌ２０とＬ１９とは同じある一方、ゲート幅Ｗ２０は、ゲート幅Ｗ１９より小さい。一例として、ゲート幅Ｗ２０はゲート幅Ｗ１０の半分である。
【０１４０】
このように、キャンセルトランジスタＴｒ２０のゲートサイズは、クランプトランジスタＴｒ１９のゲートサイズより小さい。一例として、キャンセルトランジスタＴｒ２０のゲートサイズは、クランプトランジスタＴｒ１９のゲートサイズの半分となっている。
【０１４１】
ここで、水平転送クロックパルスφＨ１がロウからハイとなるとき、クランプトランジスタＴｒ１９のソースＴｒ１９Ｓからの出力にはフィールドスルーが現れる。そして、このフィールドスルーは、水平転送クロックパルスφＨ１の振幅と、クランプトランジスタＴｒ１９のゲートサイズの半分（Ｌ１９＝Ｌ、Ｗ１９＝Ｗとすると、ＬＷ／２）に比例する。これは、フィールドスルーは、通常、トランジスタのドレイン・ソースの両側に現れるためである。
【０１４２】
よって、クランプトランジスタＴｒ１９のソースＴｒ１９Ｓに、クランプトランジスタＴｒ１９よりゲートサイズが小さいキャンセルトランジスタＴｒ２０を接続する。そして、そのキャンセルトランジスタＴｒ２０に、水平転送クロックパルスφＨ１逆位相である水平転送クロックパルスφＨ２を入力することで、ソースＴｒ１９Ｓの出力に現れるフィールドスルーと逆位相であり同じ量のフィールドスルーをソースＴｒ１９Ｓの出力に加えることができる。
【０１４３】
この結果、クランプトランジスタＴｒ１９によるフィールドスルーを、キャンセルトランジスタＴｒ２０によりキャンセルすることができる。
【０１４４】
これにより、図６に示すように、出力ＶＯＵＴ２の波形に見られる水平転送クロックパルスφＨ１のフィードスルーを大幅に低減することができる。
【０１４５】
図６は、第２の実施の形態に係る固体撮像装置２０の回路の信号のタイミングを表す図である。
【０１４６】
すなわち、図６に示すように、時間Ｔ３で水平転送クロックパルスΦＨ１がロウになると、出力ＶＯＵＴ２の電圧レベルはハイ（Ｖ２Ｈ）から、ｋＴＣノイズにより一旦、電圧レベルが下がり（このときの電圧レベルをＶ２Ｍ１とする）、そこから、ロウ（Ｖ２Ｌ１）へ立ち下がる。
【０１４７】
このとき、一旦下がる電圧レベルＶ２Ｍ１はＶ２Ｍより高く、電圧レベルＶ２Ｍ１とＶ２Ｌ１との差（図６の矢印Ｂ３）は、電圧レベルＶ２ＭとＶ２Ｌ１との差（図３の矢印Ｂ１）より大きい。また、同様に、電圧レベルＶ２Ｍ１とＶ２Ｌ２との差（図６の矢印Ｂ４）は、電圧レベルＶ２ＭとＶ２Ｌ２との差（図３の矢印Ｂ２）より大きい。
【０１４８】
このため、固体撮像装置２０によると、信号動作範囲（ダイナミックレンジ）を広げることができ、ひいては電源電圧ＶＯＤ２のさらなる低電圧化が可能であり、この結果、ソースフォロワ回路１２・１３・１４の低消費電力化をすることができる。
【０１４９】
〔実施の形態３〕
次に、図７〜図９を用いて本発明の第３の実施の形態について説明する。なお、説明の便宜上、前記実施の形態１、２にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１５０】
図７は、第３の実施の形態に係る固体撮像装置３０の構成を表す回路図である。
【０１５１】
固体撮像装置３０は、クランプ回路ＣＬに換えて、クランプ回路ＣＬ３を備えている点で、固体撮像装置１０と相違する。固体撮像装置３０の他の構成は固体撮像装置１０と同様である。
【０１５２】
クランプ回路ＣＬ３は、クランプ回路ＣＬに自動バイアス発生回路３１を加えた構成である。
【０１５３】
すなわち、クランプ回路ＣＬ３は、自動バイアス発生回路３１と、クランプトランジスタＴｒ１９、クランプ容量ＣＣＰとを備えている。
【０１５４】
上述した固体撮像装置１０では、例えば、クランプパルスのハイレベルと電圧ＶＯＤ２が共に、例えば３Ｖの場合、クランプパルスのハイレベルでクランプトランジスタＴｒ１９がＯＮしない課題が生じる。その課題を解決するため、固体撮像装置３０では、ＤＣバイアス電圧を水平転送クロックパルスφＨ１に重畳し、パルス信号ΦＨ１Ｂを生成して、そのパルス信号φＨ１Ｂをクランプパルスとして使用する構成となっている。
【０１５５】
自動バイアス発生回路（バイアス回路）３１は、クランプトランジスタＴｒ１９のゲートと接続されている。自動バイアス発生回路３１は、水平転送クロックパルスφＨ１が入力され、水平転送クロックパルスφＨ１にＤＣバイアス電圧を重畳し、パルス信号φＨ１Ｂを生成してクランプトランジスタＴｒ１９のゲートに入力する。これにより、クランプトランジスタＴｒ１９は、自動バイアス発生回路３１から入力されるパルス信号φＨ１Ｂをクランプパルスとして駆動する。
【０１５６】
自動バイアス発生回路３１は図７に示すような回路で構成することができる。
【０１５７】
図８は図７に示す自動バイアス発生回路３１の回路構成を表す図である。なお、図８に示す回路構成は、自動バイアス発生回路３１の一例である。
【０１５８】
自動バイアス発生回路３１は、電源電圧ＶＯＤ２と、ドレインが電源電圧ＶＯＤ２と接続されゲートとソースとが短絡されたトランジスタＴｒ３１と、トランジスタＴｒ３１のドレイン及びソースと両端部が接続された抵抗Ｒ３１と、トランジスタＴｒ３１のゲート、ソース及び抵抗Ｒ３１の一方の端部と出力側が接続され水平転送クロックパルスφＨ１が入力される容量Ｃ３１とを備えている。
【０１５９】
そして、トランジスタＴｒ３１のソースとゲートとを接続するメタル配線の端部（抵抗Ｒ３１及びコンデンサＣ３１が接続されている側とは逆側の端部）は、クランプトランジスタＴｒ１９のゲートと接続されている。そして、このＴｒ１９のゲートと接続されている、トランジスタＴｒ３１のソースとゲートとを接続するメタル配線の端部から、パルス信号φＨ１ＢがクランプトランジスタＴｒ１９のゲートへ入力される。
【０１６０】
トランジスタＴｒ３１は、クランプトランジスタＴｒ１９と同一設計のトランジスタである。トランジスタＴｒ３１は、クランプトランジスタＴｒ１９と同一半導体基板上で製造される。このため、温度や製造ばらつきによる電源電圧ＶＯＤ２やクランプトランジスタＴｒ１９の特性の変動を相殺することができ、自動バイアス発生回路３１の動作タイミングや電圧レベル等の各種調整は一切不要である。
【０１６１】
図９は、図８の自動バイアス発生回路３１の信号のタイミングを表す図である。
【０１６２】
自動バイアス発生回路３１に水平転送クロックパルスφＨ１が入力されると、自動バイアス発生回路３１には、その入力された水平転送クロックパルスφＨ１に電源電圧ＶＯＤ２を重畳することで、水平転送クロックパルスφＨ１と同周期であり電圧が異なるパルス信号φＨ１Ｂを生成する。そして自動バイアス発生回路３１は、その生成したパルス信号φＨ１ＢをクランプトランジスタＴｒ１９のゲートに入力する。
【０１６３】
図９では、水平転送クロックパルスφＨ１のハイの電圧レベルを３Ｖとして表している。
【０１６４】
これにより、水平転送クロックパルスφＨ１のハイの電圧レベルと、電源電圧ＶＯＤ２とが同じ電圧レベル（例えば３Ｖ）であったとしても、クランプトランジスタＴｒ１９を確実に駆動させることができる。
【０１６５】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１６６】
本発明は、ＣＣＤなどの固体撮像装置に利用することができる。
【符号の説明】
【０１６７】
１０・２０・３０  固体撮像装置
１１  水平ＣＣＤ（電荷転送素子）
１２・１３・１４  ソースフォロワ回路
３１  自動バイアス発生回路（バイアス回路）
ＣＣＰ  クランプ容量
ＣＦＤ  検出容量（電荷変換部、検出ダイオード部の容量）
ＣＬ・ＣＬ２  クランプ回路
ＦＤ  検出ダイオード（電荷変換部、検出ダイオード部）
Ｈ１・Ｈ２  ゲート
ＯＧ  出力ゲート
ＲＤ  リセットドレイン
Ｔｒ１２・Ｔｒ１３・Ｔｒ１４  増幅トランジスタ
Ｔｒ１５・１６・１７  定電流負荷トランジスタ
Ｔｒ１８  リセットトランジスタ（電荷変換部）
Ｔｒ１９  クランプトランジスタ（第１のクランプトランジスタ）
Ｔｒ２０  キャンセルトランジスタ（第２のクランプトランジスタ）
Ｔｒ３１  トランジスタ
ＶＯＤ・ＶＯＤ２  電源電圧
ＯＵＴ１・ＯＵＴ２  出力部
ＶＯＵＴ１・ＶＯＵＴ２  出力
φＨ１  水平転送クロックパルス（転送パルス）
φＨ２  水平転送クロックパルス（パルス）
φＨ１Ｂ  パルス信号
【図１】
2014045385.tif 000004
【図２】
2014045385.tif 000005
【図３】
2014045385.tif 000006
【図４】
2014045385.tif 000007
【図５】
2014045385.tif 000008
【図６】
2014045385.tif 000009
【図７】
2014045385.tif 000010
【図８】
2014045385.tif 000011
【図９】
2014045385.tif 000012
【図１０】
2014045385.tif 000013
【図１１】
2014045385.tif 000014
【図１２】
2014045385.tif 000015