(57)【要約】  圧接型半導体装置（１）において、第２の半導体チップ（１５）上の第２の中間電極（２５）は、１つ以上の第２の貫通孔（２８）を有する。１つ以上の第２の貫通孔（２８）は、筒体（５０）と第１の共通電極板（４０）と第２の共通電極板（４５）とによって気密封止される空間（４８）から流体的に分離されている。これにより、圧接型半導体装置（１）は、高い信頼性を有する。
2016189953.tif 000002
【特許請求の範囲】
【請求項１】
圧接型半導体素子と、前記圧接型半導体素子を押圧する押圧部とを備え、
前記圧接型半導体素子は、
第１の電極と第２の電極と第３の電極とを有する３端子型の第１の半導体チップと、
第４の電極と第５の電極とを有する２端子型の第２の半導体チップと、
前記第１の半導体チップの前記第１の電極上の第１の中間電極と、
前記第２の半導体チップの前記第４の電極上の第２の中間電極と、
前記第１の半導体チップと前記第２の半導体チップと前記第１の中間電極と前記第２の中間電極とを挟持する第１の共通電極板及び第２の共通電極板と、
前記第１の共通電極板及び前記第２の共通電極板に機械的に接続される筒体とを含み、
前記筒体と前記第１の共通電極板と前記第２の共通電極板とは、前記第１の半導体チップと、前記第２の半導体チップと、前記第１の中間電極と、前記第２の中間電極とを気密封止し、
前記第１の共通電極板及び前記第２の共通電極板は、前記押圧部によって前記第１の半導体チップ及び前記第２の半導体チップの方に押圧されながら、前記第１の半導体チップ及び前記第２の半導体チップに電気的に接続され、
前記第２の半導体チップは、前記第１の半導体チップに電気的に並列接続され、
前記第１の中間電極は、前記第１の半導体チップの前記第１の電極に対向する第１の表面と、前記第１の表面と反対側の第２の表面とを有し、
前記第２の中間電極は、前記第２の半導体チップの前記第４の電極に対向する第３の表面と、前記第３の表面と反対側の第４の表面とを有し、
前記第２の中間電極は、前記第３の表面と前記第４の表面との間を貫通する１つ以上の第２の貫通孔を有し、
前記１つ以上の第２の貫通孔は、前記筒体と前記第１の共通電極板と前記第２の共通電極板とによって気密封止される空間から流体的に分離されている、圧接型半導体装置。
【請求項２】
前記１つ以上の第２の貫通孔が延在する方向は、前記第４の電極の法線に対して傾いている、請求項１に記載の圧接型半導体装置。
【請求項３】
前記圧接型半導体素子は、前記第２の中間電極と前記第１の共通電極板との間に第２の接続部材をさらに含み、
前記第２の接続部材及び前記第２の半導体チップは、前記１つ以上の第２の貫通孔を閉塞する、請求項１または請求項２に記載の圧接型半導体装置。
【請求項４】
前記第２の接続部材は、前記１つ以上の第２の貫通孔の少なくとも１つに挿入される第２の凸部を有する、請求項３に記載の圧接型半導体装置。
【請求項５】
前記第２の接続部材は、前記１つ以上の第２の貫通孔の少なくとも１つに挿入される第２の弾性部を有し、
前記第２の弾性部は、前記１つ以上の第２の貫通孔の前記少なくとも１つが延在する方向に伸縮可能である、請求項３に記載の圧接型半導体装置。
【請求項６】
前記第２の接続部材は、前記押圧部の押圧方向に伸縮可能である第４の弾性部を含み、
前記第４の弾性部は、前記第２の中間電極の上方に位置する、請求項３に記載の圧接型半導体装置。
【請求項７】
前記１つ以上の第２の貫通孔は、前記圧接型半導体素子の外部に連通する、請求項１または請求項２に記載の圧接型半導体装置。
【請求項８】
前記圧接型半導体素子は、前記第２の中間電極と前記第１の共通電極板との間に第２の接続部材をさらに含み、
前記第２の接続部材は、前記１つ以上の第２の貫通孔に連通する第５の貫通孔を有し、
前記第１の共通電極板は、前記第５の貫通孔及び前記圧接型半導体素子の前記外部に連通する第６の貫通孔を有し、
前記１つ以上の第２の貫通孔と前記第５の貫通孔と前記第６の貫通孔とは、前記空間から流体的に分離される、請求項７に記載の圧接型半導体装置。
【請求項９】
前記第１の中間電極は、前記第１の表面と前記第２の表面との間を貫通する１つ以上の第１の貫通孔を有し、
前記１つ以上の第１の貫通孔は、前記筒体と前記第１の共通電極板と前記第２の共通電極板とによって気密封止される前記空間から流体的に分離されている、請求項１から請求項８のいずれか１項に記載の圧接型半導体装置。
【請求項１０】
前記１つ以上の第１の貫通孔が延在する方向は、前記第１の電極の法線に対して傾いている、請求項９に記載の圧接型半導体装置。
【請求項１１】
前記第３の電極は、前記第１の中間電極及び前記１つ以上の第１の貫通孔の外側に配置される、請求項９または請求項１０に記載の圧接型半導体装置。
【請求項１２】
前記圧接型半導体素子は、前記第１の中間電極と前記第１の共通電極板との間に第１の接続部材をさらに含み、
前記第１の接続部材及び前記第１の半導体チップは、前記１つ以上の第１の貫通孔を閉塞する、請求項９から請求項１１のいずれか１項に記載の圧接型半導体装置。
【請求項１３】
前記第１の接続部材は、前記１つ以上の第１の貫通孔の少なくとも１つに挿入される第１の凸部を有する、請求項１２に記載の圧接型半導体装置。
【請求項１４】
前記第１の接続部材は、前記１つ以上の第１の貫通孔の少なくとも１つに挿入される第１の弾性部を有し、
前記第１の弾性部は、前記１つ以上の第１の貫通孔の前記少なくとも１つが延在する方向に伸縮可能である、請求項１２に記載の圧接型半導体装置。
【請求項１５】
前記第１の接続部材は、前記押圧部の押圧方向に伸縮可能である第３の弾性部を含み、
前記第３の弾性部は、前記第１の中間電極の上方に位置する、請求項１２に記載の圧接型半導体装置。
【請求項１６】
前記１つ以上の第１の貫通孔は、前記圧接型半導体素子の外部に連通する、請求項９または請求項１０に記載の圧接型半導体装置。
【請求項１７】
前記圧接型半導体素子は、前記第１の中間電極と前記第１の共通電極板との間に第１の接続部材をさらに含み、
前記第１の接続部材は、前記１つ以上の第１の貫通孔に連通する第３の貫通孔を有し、
前記第１の共通電極板は、前記第３の貫通孔及び前記圧接型半導体素子の前記外部に連通する第４の貫通孔を有し、
前記１つ以上の第１の貫通孔と前記第３の貫通孔と前記第４の貫通孔とは、前記空間から流体的に分離される、請求項１６に記載の圧接型半導体装置。
【請求項１８】
前記圧接型半導体素子は、前記第３の電極に電気的に接続される端子をさらに含み、
前記第３の電極は、前記１つ以上の第１の貫通孔の内側に位置し、
前記第１の電極は、前記第３の電極を囲むように、前記第３の電極の周囲に配置され、
前記端子は、前記１つ以上の第１の貫通孔と前記第３の貫通孔と前記第４の貫通孔との内部を通って、前記圧接型半導体素子の前記外部に引き出され、
前記端子は、前記１つ以上の第１の貫通孔、前記第３の貫通孔及び前記第４の貫通孔と前記端子との間に前記外部に連通する隙間を空けて、前記１つ以上の第１の貫通孔、前記第３の貫通孔及び前記第４の貫通孔内に配置される、請求項１７に記載の圧接型半導体装置。
【請求項１９】
前記押圧部の間に、複数の前記圧接型半導体素子がスタックされ、
前記スタックされた前記複数の前記圧接型半導体素子は、互いに電気的に直列接続され、
前記押圧部は、前記スタックされた前記複数の前記圧接型半導体素子を押圧する、請求項１から請求項１８のいずれか１項に記載の圧接型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧接型半導体装置に関する。
【背景技術】
【０００２】
大電力を変換または制御するための装置として、圧接型半導体素子を備える圧接型半導体装置が知られている（特許文献１を参照）。複数の圧接型半導体素子と複数の放熱部材とが交互に積層されたスタック構造を有する圧接型半導体装置もまた知られている（特許文献２、特許文献３を参照）。【０００３】
圧接型半導体素子は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のような３端子型の第１の半導体チップと、フライホイールダイオードのような２端子型の第２の半導体チップとを含む。第２の半導体チップは、第１の半導体チップに電気的に並列接続される。第２の半導体チップは、例えば、第１の半導体チップを電気的に保護する。緩衝板である複数の中間電極が、第１の半導体チップのおもて面と第２の半導体チップのおもて面の上にそれぞれ配置される。第１の共通電極板が、複数の中間電極上に配置される。第１の半導体チップの裏面と第２の半導体チップの裏面との上に、第２の共通電極板が配置される。第１の共通電極板と第２の共通電極板とを第１の半導体チップ及び第２の半導体チップに向けて押圧することにより、第１の半導体チップ及び第２の半導体チップは、外部の電源に電気的に接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−８８２４０号公報
【特許文献２】特開平１０−９３０８５号公報
【特許文献３】特開平１１−１８７６４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
中間電極は、圧接型半導体装置の動作時に第２の半導体チップにおいて発生する熱を第１の共通電極板に伝達する。このため、中間電極に接しない第２の半導体チップの外縁部は、第２の半導体チップのうち中間電極に接する領域よりも高い温度を有する。第２の半導体チップに過電流が流れると、第２の半導体チップの外縁部の温度が非常に高くなるため、第２の半導体チップの外縁部が選択的に破損して、第２の半導体チップの破片が第２の半導体チップの周囲に飛び散ることがある。第２の半導体チップの破片は、第１の半導体チップと、第１の半導体チップ及び第２の半導体チップを収容するパッケージとに損傷を与える。圧接型半導体装置が電力を変換すること及び制御することができなくなるおそれがある。【０００６】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、高い信頼性を有する圧接型半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の圧接型半導体装置において、第２の半導体チップ上の第２の中間電極は、１つ以上の第２の貫通孔を有する。１つ以上の第２の貫通孔は、筒体と第１の共通電極板と第２の共通電極板とによって気密封止される空間から流体的に分離されている。
【発明の効果】
【０００８】
本発明の圧接型半導体装置において、第２の中間電極は、１つ以上の第２の貫通孔を有する。１つ以上の第２の貫通孔は、筒体と第１の共通電極板と第２の共通電極板とによって気密封止される空間から流体的に分離されている。そのため、第２の半導体チップの破片は、１つ以上の第２の貫通孔内に閉じ込められる。第２の半導体チップの破片が、第１の半導体チップと、第１の半導体チップ及び第２の半導体チップを収容するパッケージとに損傷を与えることが防止される。本発明の圧接型半導体装置は、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る圧接型半導体装置の概略平面図である。
【図２】本発明の実施の形態１に係る圧接型半導体装置の、図１に示す断面線ＩＩ−ＩＩにおける概略断面図である。
【図３】本発明の実施の形態１に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大斜視図である。
【図４】本発明の実施の形態１に係る圧接型半導体装置の、図３に示す断面線ＩＶ−ＩＶにおける概略部分拡大断面図である。
【図５】本発明の実施の形態１に係る圧接型半導体装置における、第１の半導体チップ及び第３の端子の概略部分拡大図である。
【図６】本発明の実施の形態１の変形例に係る圧接型半導体装置における、第１の半導体チップ及び第３の端子との概略部分拡大図である。
【図７】本発明の実施の形態１の変形例に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大斜視図である。
【図８】本発明の実施の形態２に係る圧接型半導体装置の概略断面図である。
【図９】本発明の実施の形態３に係る圧接型半導体装置の概略断面図である。
【図１０】本発明の実施の形態３に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大斜視図である。
【図１１】本発明の実施の形態３に係る圧接型半導体装置の、図１０に示す断面線ＸＩ−ＸＩにおける概略部分拡大断面図である。
【図１２】本発明の実施の形態３の変形例に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大斜視図である。
【図１３】本発明の実施の形態４に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。
【図１４】本発明の実施の形態４に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。
【図１５】本発明の実施の形態５に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。
【図１６】本発明の実施の形態５に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。
【図１７】本発明の実施の形態６に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。
【図１８】本発明の実施の形態６に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。
【図１９】本発明の実施の形態７に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。
【図２０】本発明の実施の形態７に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。
【図２１】本発明の実施の形態７の変形例に係る圧接型半導体装置における、第１の半導体チップ、第１の中間電極及び第１の接続部材の概略部分拡大断面図である。
【図２２】本発明の実施の形態７の変形例に係る圧接型半導体装置における、第２の半導体チップ、第２の中間電極及び第２の接続部材の概略部分拡大断面図である。
【図２３】本発明の実施の形態８に係る圧接型半導体装置の概略断面図である。
【図２４】本発明の実施の形態８に係る圧接型半導体装置の、図２３に示す領域ＸＸＩＶの概略部分拡大断面図である。
【図２５】本発明の実施の形態９に係る圧接型半導体装置の概略断面図である。
【図２６】本発明の実施の形態９の変形例に係る圧接型半導体装置の概略断面図である。
【図２７】本発明の実施の形態１０に係る圧接型半導体装置の概略断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
【００１１】
（実施の形態１）
図１から図７を参照して、実施の形態１の圧接型半導体装置１を説明する。本実施の形態の圧接型半導体装置１は、圧接型半導体素子２と、押圧部６とを備える。
【００１２】
圧接型半導体素子２は、第１の半導体チップ１０と、第２の半導体チップ１５と、第１の共通電極板４０と、第１の中間電極２０と、第２の中間電極２５と、第２の共通電極板４５と、筒体５０とを主に含む。圧接型半導体素子２は、第１の接続部材３０と、第２の接続部材３５とをさらに含んでもよい。
【００１３】
第１の半導体チップ１０は、３端子型の半導体素子である。第１の半導体チップ１０は、半導体スイッチング素子であってもよい。半導体スイッチング素子として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などのトランジスタ、ゲートターンオフ（ＧＴＯ）サイリスタなどのサイリスタを例示することができる。本実施の形態では、第１の半導体チップ１０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）である。第１の半導体チップ１０は、第１の電極１１と、第２の電極１２と、第３の電極１３とを有する。第１の電極１１は、第１の半導体チップ１０の表面上に設けられる。第１の電極１１は、エミッタ電極であってもよい。第２の電極１２は、第１の半導体チップ１０の表面と反対側の第１の半導体チップ１０の裏面上に設けられる。第２の電極１２は、コレクタ電極であってもよい。第３の電極１３は、第１の電極１１と電気的に分離されて、第１の半導体チップ１０の表面上に設けられる。第３の電極１３は、第１の中間電極２０の外側に配置される。第３の電極１３は、ゲート電極であってもよい。
【００１４】
第２の半導体チップ１５は、２端子型の半導体素子である。第２の半導体チップ１５は、整流作用を有する素子であってもよい。本実施の形態では、第２の半導体チップ１５は、フライホイールダイオードのようなダイオードである。第２の半導体チップ１５は、第４の電極１６と、第５の電極１７とを有する。第４の電極１６は、第２の半導体チップ１５の表面上に設けられる。第５の電極１７は、第２の半導体チップ１５の表面と反対側の第２の半導体チップ１５の裏面上に設けられる。第２の半導体チップ１５は、第１の半導体チップ１０に電気的に並列接続される。特定的には、第２の半導体チップ１５は、第１の半導体チップ１０に電気的に逆並列に接続される。第４の電極１６はカソード電極であり、第５の電極１７はアノード電極であってもよい。第２の半導体チップ１５は、第１の半導体チップ１０がターンオフする時に発生するサージ電流をバイパスして、第１の半導体チップ１０にサージ電流が流れることを防いでもよい。第２の半導体チップ１５は、第１の半導体チップ１０を電気的に保護してもよい。
【００１５】
図１を参照して、本実施の形態の圧接型半導体素子２は、２個の第１の半導体チップ１０と、２個の第２の半導体チップ１５とを含む。圧接型半導体素子２に含まれる第１の半導体チップ１０の数は、２個に限られない。圧接型半導体素子２に含まれる第２の半導体チップ１５の数は、２個に限られない。第１の半導体チップ１０及び第２の半導体チップ１５の基材として、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ2Ｏ3）、ダイヤモンドなどの半導体材料を例示することができる。
【００１６】
第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１上に配置される。第１の中間電極２０は、導電性を有する金属ブロックであってもよい。第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１に電気的に接続される。第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１に対向する第１の表面２１と、第１の表面２１と反対側の第２の表面２２とを有する。第１の中間電極２０の第２の表面２２は、第１の接続部材３０に対向してもよい。第３の電極１３は、第１の中間電極２０の外側に配置されてもよい。
【００１７】
第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６上に配置される。第２の中間電極２５は、導電性を有する金属ブロックであってもよい。第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６に電気的に接続される。第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６に対向する第３の表面２６と、第３の表面２６と反対側の第４の表面２７とを有する。第２の中間電極２５の第４の表面２７は、第２の接続部材３５に対向してもよい。第２の中間電極２５は、第３の表面２６と第４の表面２７との間を貫通する１つ以上の第２の貫通孔２８を有する。図２及び図３に示されるように、本実施の形態では、第２の中間電極２５は、１つの第２の貫通孔２８を有してもよい。図７に示されるように、本実施の形態の一変形例では、第２の中間電極２５は、複数の第２の貫通孔２８を有してもよい。１つ以上の第２の貫通孔２８は、円形（図３及び図７を参照）であってもよいし、四角形等の他の形状を有してもよい。
【００１８】
１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８と連通していない。特定的には、第２の接続部材３５及び第２の半導体チップ１５は、１つ以上の第２の貫通孔２８を閉塞する。より特定的には、第２の接続部材３５及び第２の半導体チップ１５の第４の電極１６は、１つ以上の第２の貫通孔２８を閉塞する。
【００１９】
第１の中間電極２０の熱膨張係数と第１の半導体チップ１０の熱膨張係数との差が小さいことが好ましい。第２の中間電極２５の熱膨張係数と第２の半導体チップ１５の熱膨張係数との差が小さいことが好ましい。第１の半導体チップ１０及び第２の半導体チップ１５がシリコンから形成されている場合には、第１の中間電極２０及び第２の中間電極２５は、モリブデン（Ｍｏ）、または、タングステン（Ｗ）から形成されてもよい。
【００２０】
第１の接続部材３０は、第１の中間電極２０上に配置される。第１の接続部材３０は、第１の中間電極２０と第１の共通電極板４０との間に配置される。第１の接続部材３０は、導電性を有する金属ブロックであってもよい。第１の接続部材３０は、第１の中間電極２０及び第１の共通電極板４０に電気的に接続される。第１の接続部材３０は、良好な熱伝導性を有してもよい。第１の接続部材３０は、例えば、銅（Ｃｕ）から形成されてもよい。
【００２１】
第２の接続部材３５は、第２の中間電極２５上に配置される。第２の接続部材３５は、第２の中間電極２５と第１の共通電極板４０との間に配置される。第２の接続部材３５は、導電性を有する金属ブロックであってもよい。第２の接続部材３５は、第２の中間電極２５及び第１の共通電極板４０に電気的に接続されてもよい。第２の接続部材３５は、良好な熱伝導性を有してもよい。第２の接続部材３５は、例えば、銅（Ｃｕ）から形成されてもよい。
【００２２】
第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０と、第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５とを挟持する。第１の共通電極板４０及び第２の共通電極板４５は、第１の接続部材３０と、第２の接続部材３５とをさらに挟持してもよい。第１の共通電極板４０は、第１の接続部材３０及び第２の接続部材３５の上に配置されてもよい。第１の半導体チップ１０及び第２の半導体チップ１５は、第２の共通電極板４５上に載置される。第１の半導体チップ１０及び第２の半導体チップ１５は、はんだを用いて、第２の共通電極板４５上に固定されてもよい。第２の共通電極板４５は、第１の半導体チップ１０の第２の電極１２と第２の半導体チップ１５の第５の電極１７とに電気的に接続される。第１の共通電極板４０及び第２の共通電極板４５によって、第１の半導体チップ１０と第２の半導体チップ１５とは、互いに並列に電気的に接続される。
【００２３】
第１の共通電極板４０は第１の端子４１を有する。第２の共通電極板４５は第２の端子４６を有する。第１の端子４１及び第２の端子４６を通じて、圧接型半導体装置１の外部から第１の半導体チップ１０及び第２の半導体チップ１５に、電力が供給される。第１の共通電極板４０及び第２の共通電極板４５として、銅板を例示することができる。第１の共通電極板４０及び第２の共通電極板４５は、押圧部６によって第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧されながら、第１の半導体チップ１０及び第２の半導体チップ１５に電気的に接続される。
【００２４】
第２の共通電極板４５上に、ガイド１９が設けられてもよい。ガイド１９は、第１の半導体チップ１０と、第２の半導体チップ１５とを位置決めする。ガイド１９は、電気的に絶縁性を有してもよい。ガイド１９は、テフロン（登録商標）またはシリコーン樹脂から形成されてもよい。
【００２５】
本実施の形態の圧接型半導体素子２は、第１の半導体チップ１０の第３の電極１３に電流及び電圧の少なくとも１つを供給する第３の端子１４をさらに含んでもよい。第３の端子１４は、筒体５０に固定される。第３の端子１４は第３の電極１３に電気的に接続される。第３の端子１４は、導電性を有する第１の弾性部材（１８，１８ａ）を介して、第３の電極１３に電気的に接続されてもよい。図５に示されるように、導電性を有する第１の弾性部材１８は、導電性スプリングであってもよい。図６に示されるように、導電性を有する第１の弾性部材１８ａは、内部にスプリングを有する導電性スプリングピンであってもよい。第３の端子１４は、筒体５０の外部に設けられる駆動回路（図示せず）に接続される。
【００２６】
筒体５０は、封止部材５１を介して、第１の共通電極板４０及び第２の共通電極板４５に機械的に接続される。筒体５０と第１の共通電極板４０と第２の共通電極板４５とは、第１の半導体チップ１０と、第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５とを気密封止する。筒体５０と第１の共通電極板４０と第２の共通電極板４５とは、第１の接続部材３０と、第２の接続部材３５とをさらに気密封止してもよい。第１の半導体チップ１０と、第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５とは、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８内に配置される。第１の接続部材３０及び第２の接続部材３５もまた、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８内に配置されてもよい。筒体５０と第１の共通電極板４０と第２の共通電極板４５とは、圧接型半導体素子２のパッケージを構成する。筒体５０は、絶縁性を有する材料で形成されている。筒体５０に用いられる材料として、ポリフェニレンサルファイド（ＰＰＳ）樹脂などの樹脂、またはセラミックを例示することができる。
【００２７】
押圧部６は、ロッド６１と、ナット６２とを含む。第１の共通電極板４０に設けられた孔と第２の共通電極板４５に設けられた孔とにロッド６１が通される。ロッド６１の両端は、ねじ山を有するボルト（図示せず）である。押圧部６は、第１の共通電極板４０及び第２の共通電極板４５を、第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧する。具体的には、ロッド６１のボルトにナット６２を締め付けることによって、第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧される。こうして、第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０及び第２の半導体チップ１５に電気的に接続される。押圧部６は、他の押圧手段を含んでもよい。
【００２８】
本実施の形態の圧接型半導体装置１の効果を説明する。
本実施の形態の圧接型半導体装置１は、圧接型半導体素子２と、圧接型半導体素子２を押圧する押圧部６とを備える。圧接型半導体素子２は、３端子型の第１の半導体チップ１０と、２端子型の第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５と、第１の共通電極板４０と、第２の共通電極板４５と、筒体５０とを含む。第１の半導体チップ１０は、第１の電極１１と第２の電極１２と第３の電極１３とを有する。第２の半導体チップ１５は、第４の電極１６と第５の電極１７とを有する。第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１上に配置される。第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６上に配置される。第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０と第２の半導体チップ１５と第１の中間電極２０と第２の中間電極２５とを挟持する。筒体５０は、第１の共通電極板４０及び第２の共通電極板４５に機械的に接続される。筒体５０と第１の共通電極板４０と第２の共通電極板４５とは、第１の半導体チップ１０と、第２の半導体チップ１５と、第１の中間電極２０と、第２の中間電極２５とを気密封止する。第１の共通電極板４０及び第２の共通電極板４５は、押圧部６によって第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧されながら、第１の半導体チップ１０及び第２の半導体チップ１５に電気的に接続される。第２の半導体チップ１５は、第１の半導体チップ１０に電気的に並列接続される。第１の中間電極２０は、第１の半導体チップ１０の第１の電極１１に対向する第１の表面２１と、第１の表面２１と反対側の第２の表面２２とを有する。第２の中間電極２５は、第２の半導体チップ１５の第４の電極１６に対向する第３の表面２６と、第３の表面２６と反対側の第４の表面２７とを有する。第２の中間電極２５は、第３の表面２６と第４の表面２７との間を貫通する１つ以上の第２の貫通孔２８を有する。１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。
【００２９】
第２の中間電極２５は、第３の表面２６と第４の表面２７との間を貫通する１つ以上の第２の貫通孔２８を有する。第２の中間電極２５は、圧接型半導体装置１の動作時に第２の半導体チップ１５において発生する熱を、第１の共通電極板４０に伝達する。この熱により、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域は、第２の半導体チップ１５の他の領域よりも高い温度を有する。第２の半導体チップ１５に過電流が流れて第２の半導体チップ１５が破損しても、第２の半導体チップ１５の破損個所は、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域に限定される。本実施の形態では、１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１は、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００３０】
本実施の形態の圧接型半導体装置１は、第２の中間電極２５と第１の共通電極板４０との間に第２の接続部材３５をさらに含む。第２の接続部材３５及び第２の半導体チップ１５は、１つ以上の第２の貫通孔２８を閉塞する。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片は、１つ以上の第２の貫通孔２８内に閉じ込められる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１は、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００３１】
（実施の形態２）
図８を参照して、実施の形態２に係る圧接型半導体装置１ａを説明する。本実施の形態の圧接型半導体装置１ａは、基本的には、実施の形態１の圧接型半導体装置１と同様の構成を備えるが、主に以下の点で異なる。
【００３２】
本実施の形態の圧接型半導体装置１ａは圧接型半導体素子２ａを備える。本実施の形態の圧接型半導体素子２ａは、第１の接続部材３０及び第２の接続部材３５（図２を参照）を含んでいない。第１の共通電極板４０及び第２の半導体チップ１５は、１つ以上の第２の貫通孔２８を閉塞する。特定的には、第１の共通電極板４０及び第２の半導体チップ１５の第４の電極１６は、１つ以上の第２の貫通孔２８を閉塞する。
【００３３】
本実施の形態の圧接型半導体装置１ａの効果を説明する。本実施の形態の圧接型半導体装置１ａは、実施の形態１の圧接型半導体装置１と同様の効果を奏するが、以下の点で異なる。
【００３４】
本実施の形態の圧接型半導体装置１ａは、第１の共通電極板４０及び第２の半導体チップ１５は、１つ以上の第２の貫通孔２８を閉塞する。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片は、１つ以上の第２の貫通孔２８内に閉じ込められる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ａは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００３５】
本実施の形態の圧接型半導体装置１ａは、第１の接続部材３０及び第２の接続部材３５（図２を参照）を含んでいない。そのため、本実施の形態の圧接型半導体装置１ａは、実施の形態１の圧接型半導体装置１に比べて、より少ない部品点数とより簡素な構造を有する。
【００３６】
（実施の形態３）
図９から図１２を参照して、実施の形態３に係る圧接型半導体装置１ｂを説明する。本実施の形態の圧接型半導体装置１ｂは、基本的には、実施の形態１の圧接型半導体装置１と同様の構成を備えるが、主に以下の点で異なる。
【００３７】
本実施の形態の圧接型半導体装置１ｂは圧接型半導体素子２ｂを備える。本実施の形態の圧接型半導体素子２ｂは、第１の中間電極２０ｂを含む。第１の中間電極２０ｂは、第１の表面２１と第２の表面２２との間を貫通する１つ以上の第１の貫通孔２３を有する。図９及び図１０に示されるように、本実施の形態では、第１の中間電極２０ｂは、１つの第１の貫通孔２３を有してもよい。図１２に示されるように、本実施の形態の一変形例では、第１の中間電極２０ｂは、複数の第１の貫通孔２３を有してもよい。１つ以上の第１の貫通孔２３は、円形（図１０及び図１２を参照）であってもよいし、四角形等の他の形状を有してもよい。１つ以上の第１の貫通孔２３は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。１つ以上の第１の貫通孔２３は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８と連通していない。
【００３８】
本実施の形態の圧接型半導体素子２ｂは、第１の中間電極２０ｂと第１の共通電極板４０との間に第１の接続部材３０をさらに含む。第１の接続部材３０及び第１の半導体チップ１０は、１つ以上の第１の貫通孔２３を閉塞する。特定的には、第１の接続部材３０及び第１の半導体チップ１０の第１の電極１１は、１つ以上の第１の貫通孔２３を閉塞する。
【００３９】
本実施の形態では、第１の半導体チップ１０の第３の電極１３は、第１の中間電極２０ｂ及び１つ以上の第１の貫通孔２３の外側に配置される。
【００４０】
本実施の形態の圧接型半導体装置１ｂの効果を説明する。本実施の形態の圧接型半導体装置１ｂは、実施の形態１の圧接型半導体装置１の効果に加えて、以下の効果を奏する。
【００４１】
本実施の形態の第１の中間電極２０ｂは、第１の表面２１と第２の表面２２との間を貫通する１つ以上の第１の貫通孔２３を有する。第１の中間電極２０ｂは、圧接型半導体装置１ｂの動作時に第１の半導体チップ１０において発生する熱を、第１の共通電極板４０に伝達する。この熱により、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域は、第１の半導体チップ１０の他の領域よりも高い温度を有する。第１の半導体チップ１０に過電流が流れて第１の半導体チップ１０が破損しても、第１の半導体チップ１０の破損個所は、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域に限定される。本実施の形態では、１つ以上の第１の貫通孔２３は、筒体５０と第１の共通電極板４０と第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。そのため、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｂは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００４２】
本実施の形態の圧接型半導体装置１ｂは、第１の中間電極２０ｂと第１の共通電極板４０との間に第１の接続部材３０をさらに含む。第１の接続部材３０及び第１の半導体チップ１０は、１つ以上の第１の貫通孔２３を閉塞する。そのため、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０の破片は、１つ以上の第１の貫通孔２３内に閉じ込められる。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｂは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００４３】
本実施の形態の圧接型半導体装置１ｂでは、第３の電極１３は、第１の中間電極２０ｂ及び１つ以上の第１の貫通孔２３の外側に配置される。そのため、第１の貫通孔２３内において第１の電極１１が占める面積の割合が増加され得る。そのため、圧接型半導体装置１ｂの動作時に、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域は、第１の半導体チップ１０の他の領域よりも高い温度を有しやすい。第１の半導体チップ１０の外縁部が破損する可能性が低減される。第１の半導体チップ１０の破損個所は、より確実に、第１の半導体チップ１０のうち１つ以上の第１の貫通孔２３に対応する領域に限定され得る。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置１ｂは、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００４４】
本実施の形態の変形例の圧接型半導体装置では、実施の形態２のように、第１の接続部材３０が省略されて、第１の貫通孔２３が第１の共通電極板４０及び第１の半導体チップ１０によって閉塞されてもよい。本実施の形態の変形例の圧接型半導体装置では、実施の形態２のように、第２の接続部材３５が省略されて、第２の貫通孔２８が第１の共通電極板４０及び第２の半導体チップ１５によって閉塞されてもよい。
【００４５】
（実施の形態４）
図１３及び図１４を参照して、実施の形態４に係る圧接型半導体装置を説明する。本実施の形態の圧接型半導体装置は、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
【００４６】
本実施の形態の第１の中間電極２０ｃは、１つ以上の第１の貫通孔２３ｃを有する。１つ以上の第１の貫通孔２３ｃが延在する方向５４ｃは、第１の電極１１の法線５３ｃに対して傾いている。本実施の形態の第２の中間電極２５ｃは、１つ以上の第２の貫通孔２８ｃを有する。１つ以上の第２の貫通孔２８ｃが延在する方向５９ｃは、第２の電極１２の法線５８ｃに対して傾いている。
【００４７】
本実施の形態の圧接型半導体装置の効果を説明する。本実施の形態の圧接型半導体装置は、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
【００４８】
本実施の形態では、１つ以上の第１の貫通孔２３ｃが延在する方向５４ｃは、第１の電極１１の法線５３ｃに対して傾いている。第１の半導体チップ１０の破片が、１つ以上の第１の貫通孔２３ｃの外周を構成する第１の中間電極２０ｃの内壁に衝突する。第１の半導体チップ１０の破片のエネルギーが、第１の中間電極２０ｃの内壁によって、減衰される。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００４９】
本実施の形態では、１つ以上の第２の貫通孔２８ｃが延在する方向５９ｃは、第４の電極１６の法線５８ｃに対して傾いている。第２の半導体チップ１５の破片が、１つ以上の第２の貫通孔２８ｃの外周を構成する第２の中間電極２５ｃの内壁に衝突する。第２の半導体チップ１５の破片のエネルギーが、第２の中間電極２５ｃの内壁によって、減衰される。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００５０】
本実施の形態の第１の変形例の圧接型半導体装置では、実施の形態１の圧接型半導体装置１において、第２の中間電極２５が本実施の形態の第２の中間電極２５ｃに置き換えられてもよい。本実施の形態の第２の変形例の圧接型半導体装置では、実施の形態２の圧接型半導体装置１ａにおいて、第２の中間電極２５が本実施の形態の第２の中間電極２５ｃに置き換えられてもよい。本実施の形態の第３の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第１の中間電極２０ｂだけが本実施の形態の第１の中間電極２０ｃに置き換えられてもよい。本実施の形態の第４の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第２の中間電極２５だけが本実施の形態の第２の中間電極２５ｃに置き換えられてもよい。
【００５１】
（実施の形態５）
図１５及び図１６を参照して、実施の形態５に係る圧接型半導体装置を説明する。本実施の形態の圧接型半導体装置は、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
【００５２】
本実施の形態の第１の接続部材３０ｄは、１つ以上の第１の貫通孔２３の少なくとも１つに挿入される第１の凸部３１ｄを有する。第１の凸部３１ｄは、１つ以上の第１の貫通孔２３の少なくとも１つに嵌合されてもよい。
【００５３】
本実施の形態の第２の接続部材３５ｄは、１つ以上の第２の貫通孔２８の少なくとも１つに挿入される第２の凸部３６ｄを有する。第２の凸部３６ｄは、１つ以上の第２の貫通孔２８の少なくとも１つに嵌合されてもよい。
【００５４】
本実施の形態の圧接型半導体装置の効果を説明する。本実施の形態の圧接型半導体装置は、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
【００５５】
本実施の形態の第１の接続部材３０ｄは、１つ以上の第１の貫通孔２３の少なくとも１つに挿入される第１の凸部３１ｄを有する。本実施の形態の第１の接続部材３０ｄにおける第１の半導体チップ１０の破片が衝突する部分は、実施の形態３の第１の接続部材３０における第１の半導体チップ１０の破片が衝突する部分よりも厚い。第１の凸部３１ｄは、第１の半導体チップ１０の破片が第１の接続部材３０ｄに衝突することによって第１の接続部材３０ｄが破損することを防ぐことができる。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００５６】
本実施の形態の第２の接続部材３５ｄは、１つ以上の第２の貫通孔２８の少なくとも１つに挿入される第２の凸部３６ｄを有する。本実施の形態の第２の接続部材３５ｄにおける第２の半導体チップ１５の破片が衝突する部分は、実施の形態３の第２の接続部材３５における第２の半導体チップ１５の破片が衝突する部分よりも厚い。第２の凸部３６ｄは、第２の半導体チップ１５の破片が第２の接続部材３５ｄに衝突することによって第２の接続部材３５ｄが破損することを防ぐことができる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００５７】
本実施の形態の第１の変形例の圧接型半導体装置では、実施の形態１の圧接型半導体装置１において、第２の接続部材３５が本実施の形態の第２の接続部材３５ｄに置き換えられてもよい。本実施の形態の第２の変形例の圧接型半導体装置では、実施の形態２の圧接型半導体装置１ａにおいて、第２の接続部材３５が本実施の形態の第２の接続部材３５ｄに置き換えられてもよい。本実施の形態の第３の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第１の接続部材３０だけが本実施の形態の第１の接続部材３０ｄに置き換えられてもよい。本実施の形態の第４の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第２の接続部材３５だけが本実施の形態の第２の接続部材３５ｄに置き換えられてもよい。
【００５８】
（実施の形態６）
図１７及び図１８を参照して、実施の形態６に係る圧接型半導体装置を説明する。本実施の形態の圧接型半導体装置は、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
【００５９】
本実施の形態の第１の接続部材３０ｅは、１つ以上の第１の貫通孔２３の少なくとも１つに挿入される第１の弾性部３１ｅを有する。第１の弾性部３１ｅは、１つ以上の第１の貫通孔２３の少なくとも１つが延在する方向５４に伸縮可能である。第１の弾性部３１ｅは、図１７に示されるように、コイルばねであってもよい。第１の弾性部３１ｅは、ゴムのような中実体であってもよい。第１の弾性部３１ｅは、１つ以上の第１の貫通孔２３の少なくとも１つに嵌合されてもよい。
【００６０】
本実施の形態の第２の接続部材３５ｅは、１つ以上の第２の貫通孔２８の少なくとも１つに挿入される第２の弾性部３６ｅを有する。第２の弾性部３６ｅは、１つ以上の第２の貫通孔２８の少なくとも１つが延在する方向５９に伸縮可能である。第２の弾性部３６ｅは、図１８に示されるように、コイルばねであってもよい。第２の弾性部３６ｅは、ゴムのような中実体であってもよい。第２の弾性部３６ｅは、１つ以上の第１の貫通孔２３の少なくとも１つに嵌合されてもよい。
【００６１】
本実施の形態の圧接型半導体装置の効果を説明する。本実施の形態の圧接型半導体装置は、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
【００６２】
本実施の形態の第１の接続部材３０ｅは、１つ以上の第１の貫通孔２３の少なくとも１つに挿入される第１の弾性部３１ｅを有する。第１の弾性部３１ｅは、第１の半導体チップ１０の破片のエネルギーの一部を吸収することができる。第１の弾性部３１ｅは、第１の半導体チップ１０の破片が第１の接続部材３０ｅに衝突することによって第１の接続部材３０ｅが破損することを防ぐことができる。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００６３】
本実施の形態の第２の接続部材３５ｅは、１つ以上の第２の貫通孔２８の少なくとも１つに挿入される第２の弾性部３６ｅを有する。第２の弾性部３６ｅは、第２の半導体チップ１５の破片のエネルギーの一部を吸収することができる。第２の弾性部３６ｅは、第２の半導体チップ１５の破片が第２の接続部材３５ｅに衝突することによって第２の接続部材３５ｅが破損することを防ぐことができる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００６４】
本実施の形態の第１の変形例の圧接型半導体装置では、実施の形態１の圧接型半導体装置１において、第２の接続部材３５が本実施の形態の第２の接続部材３５ｅに置き換えられてもよい。本実施の形態の第２の変形例の圧接型半導体装置では、実施の形態２の圧接型半導体装置１ａにおいて、第２の接続部材３５が本実施の形態の第２の接続部材３５ｅに置き換えられてもよい。本実施の形態の第３の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第１の接続部材３０だけが本実施の形態の第１の接続部材３０ｅに置き換えられてもよい。本実施の形態の第４の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第２の接続部材３５だけが本実施の形態の第２の接続部材３５ｅに置き換えられてもよい。
【００６５】
（実施の形態７）
図１９から図２２を参照して、実施の形態７に係る圧接型半導体装置を説明する。本実施の形態の圧接型半導体装置は、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
【００６６】
本実施の形態の第１の接続部材（３０ｆ，３０ｇ）は、押圧部６の押圧方向５５に伸縮可能である第３の弾性部（３３ｆ，３３ｇ）を含む。第３の弾性部（３３ｆ，３３ｇ）は、第１の中間電極２０ｂの上方に位置する。第３の弾性部（３３ｆ，３３ｇ）は、第１の中間電極２０ｂと第１の共通電極板４０との間に配置される。具体的には、第１の接続部材（３０ｆ，３０ｇ）は、第１の枠体３２ａ，３２ｂと第３の弾性部（３３ｆ，３３ｇ）とを含む。第１の枠体３２ａ，３２ｂは、導電性を有してもよい。第１の枠体３２ａ，３２ｂは、金属で形成されてもよい。第３の弾性部（３３ｆ，３３ｇ）は、第１の枠体３２ａ，３２ｂの内側に配置される。第３の弾性部（３３ｆ，３３ｇ）は、第１の枠体３２ｂに挟持されてもよい。第１の接続部材３０ｆの第３の弾性部３３ｆは、図１９に示されるように皿ばねであってもよい。第１の接続部材３０ｇの第３の弾性部３３ｇは、図２１に示されるようにコイルばねであってもよい。
【００６７】
本実施の形態の第２の接続部材（３５ｆ，３５ｇ）は、押圧部６の押圧方向５５に伸縮可能である第４の弾性部（３８ｆ，３８ｇ）を含む。第４の弾性部（３８ｆ，３８ｇ）は、第２の中間電極２５の上方に位置する。第４の弾性部（３８ｆ，３８ｇ）は、第２の中間電極２５と第１の共通電極板４０との間に配置される。具体的には、第２の接続部材（３５ｆ，３５ｇ）は、第２の枠体３７ａ，３７ｂと第４の弾性部（３８ｆ，３８ｇ）とを含む。第２の枠体３７ａ，３７ｂは、導電性を有してもよい。第２の枠体３７ａ，３７ｂは、金属で形成されてもよい。第４の弾性部（３８ｆ，３８ｇ）は、第２の枠体３７ｂの内側に配置される。第４の弾性部（３８ｆ，３８ｇ）は、第２の枠体３７ｂに挟持されてもよい。第２の接続部材３５ｆの第４の弾性部３８ｆは、図２０に示されるように皿ばねであってもよい。第２の接続部材３５ｇの第４の弾性部３８ｇは、図２２に示されるようにコイルばねであってもよい。
【００６８】
本実施の形態の圧接型半導体装置の効果を説明する。本実施の形態の圧接型半導体装置は、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
【００６９】
本実施の形態の第１の接続部材（３０ｆ，３０ｇ）は、押圧部６の押圧方向５５に伸縮可能である第３の弾性部（３３ｆ，３３ｇ）を含む。第３の弾性部（３３ｆ，３３ｇ）は、第１の半導体チップ１０の破片のエネルギーの一部を吸収することができる。第３の弾性部（３３ｆ，３３ｇ）は、第１の半導体チップ１０の破片が第１の接続部材（３０ｆ，３０ｇ）に衝突することによって第１の接続部材（３０ｆ，３０ｇ）が破損することを防ぐことができる。第１の半導体チップ１０の破片が、第２の半導体チップ１５と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００７０】
第３の弾性部（３３ｆ，３３ｇ）は、第１の中間電極２０ｂの上方に位置する。第３の弾性部（３３ｆ，３３ｇ）は、第１の半導体チップ１０及び第１の中間電極２０ｂの高さと第２の半導体チップ１５及び第２の中間電極２５の高さとの差を補償し得る。こうして、第３の弾性部（３３ｆ，３３ｇ）は、第１の共通電極板４０及び第２の共通電極板４５によって複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）に均一な圧力が印加されることを可能にする。第３の弾性部（３３ｆ，３３ｇ）は、複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）の一部に高い圧力が印加されて、複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）の一部が破損することを防止することができる。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００７１】
本実施の形態の第２の接続部材（３５ｆ，３５ｇ）は、押圧部６の押圧方向５５に伸縮可能である第４の弾性部（３８ｆ，３８ｇ）を含む。第４の弾性部（３８ｆ，３８ｇ）は、第２の半導体チップ１５の破片のエネルギーの一部を吸収することができる。第４の弾性部（３８ｆ，３８ｇ）は、第２の半導体チップ１５の破片が第２の接続部材（３５ｆ，３５ｇ）に衝突することによって第２の接続部材（３５ｆ，３５ｇ）が破損することを防ぐことができる。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることがより確実に防止される。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００７２】
第４の弾性部（３８ｆ，３８ｇ）は、第２の中間電極２５の上方に位置する。第４の弾性部（３８ｆ，３８ｇ）は、第１の半導体チップ１０及び第１の中間電極２０ｂの高さと第２の半導体チップ１５及び第２の中間電極２５の高さとの差を補償し得る。こうして、第４の弾性部（３８ｆ，３８ｇ）は、第１の共通電極板４０及び第２の共通電極板４５によって複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）に均一な圧力が印加されることを可能にする。第４の弾性部（３８ｆ，３８ｇ）は、複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）の一部に高い圧力が印加されて、複数の半導体チップ（第１の半導体チップ１０、第２の半導体チップ１５）の一部が破損することを防止することができる。本実施の形態の圧接型半導体装置は、継続して、電力を変換及び制御することができ、さらに高い信頼性を有する。
【００７３】
本実施の形態の第１の変形例の圧接型半導体装置では、実施の形態１の圧接型半導体装置１において、第２の接続部材３５が本実施の形態の第２の接続部材（３５ｆ，３５ｇ）に置き換えられてもよい。本実施の形態の第２の変形例の圧接型半導体装置では、実施の形態２の圧接型半導体装置１ａにおいて、第２の接続部材３５が本実施の形態の第２の接続部材（３５ｆ，３５ｇ）に置き換えられてもよい。本実施の形態の第３の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第１の接続部材３０だけが本実施の形態の第１の接続部材（３０ｆ，３０ｇ）に置き換えられてもよい。本実施の形態の第４の変形例では、実施の形態３の圧接型半導体装置１ｂにおいて、第２の接続部材３５だけが本実施の形態の第２の接続部材（３５ｆ，３５ｇ）に置き換えられてもよい。
【００７４】
（実施の形態８）
図２３及び図２４を参照して、実施の形態８に係る圧接型半導体装置１ｈを説明する。本実施の形態の圧接型半導体装置１ｈは、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
【００７５】
本実施の形態の１つ以上の第１の貫通孔２３は、圧接型半導体素子２ｈの外部に連通する。特定的には、本実施の形態の圧接型半導体装置１ｈは、圧接型半導体素子２ｈを備える。圧接型半導体素子２ｈは、第１の接続部材３０ｈを含む。第１の接続部材３０ｈは、１つ以上の第１の貫通孔２３に連通する第３の貫通孔３１ｈを有する。第１の共通電極板４０ｈは、第３の貫通孔３１ｈ及び圧接型半導体素子２ｈの外部に連通する第４の貫通孔４２ｈを有する。１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとは、空間４８から流体的に分離される。１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとは、空間４８に連通していない。
【００７６】
圧接型半導体素子２ｈは、第１の半導体チップ１０ｈを含む。本実施の形態の第１の半導体チップ１０ｈにおいて、第１の電極１１ｈは、第３の電極１３ｈの周囲に配置される。第１の電極１１ｈは、第３の電極１３ｈを囲むように、第３の電極１３ｈの周囲に配置されてもよい。第３の電極１３ｈは、第１の電極１１ｈの内側に配置される。第３の電極１３ｈは、１つ以上の第１の貫通孔２３の内側に位置する。
【００７７】
本実施の形態の圧接型半導体素子２ｈは、第３の電極１３ｈに電気的に接続される第３の端子１４をさらに含む。第３の端子１４は、導体１４ａと、導体１４ａの周囲の絶縁層１４ｂとを有する。導体１４ａを通って、圧接型半導体装置１ｈの外部から第１の半導体チップ１０ｈの第３の電極１３ｈに、電流又は電圧が供給される。絶縁層１４ｂは、導体１４ａを、第１の中間電極２０ｂ、第１の接続部材３０ｈ及び第１の共通電極板４０ｈから電気的に絶縁する。第３の端子１４は、１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとの内部を通って、圧接型半導体素子２ｈの外部に引き出される。第３の端子１４は、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈと第３の端子１４との間に外部に連通する隙間４４を空けて、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈ内に配置される。
【００７８】
本実施の形態の圧接型半導体装置１ｈの効果を説明する。本実施の形態の圧接型半導体装置１ｈは、実施の形態３の圧接型半導体装置１ｂの効果と同様であるが、以下の点で異なる。
【００７９】
本実施の形態の１つ以上の第１の貫通孔２３は、圧接型半導体素子２ｈの外部に連通する。１つ以上の第１の貫通孔２３は、筒体５０と第１の共通電極板４０ｈと第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。そのため、第１の半導体チップ１０ｈのうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０ｈの破片が、第２の半導体チップ１５と、第１の半導体チップ１０ｈ及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００８０】
圧接型半導体装置１ｈの動作時に第１の半導体チップ１０ｈにおいて発生する熱によって、１つ以上の第１の貫通孔２３内の空気などの流体が膨張する。１つ以上の第１の貫通孔２３は圧接型半導体装置１ｈの外部に連通するため、熱膨張した流体が圧接型半導体装置１ｈの外部に排出され得る。本実施の形態の圧接型半導体装置１ｈによれば、熱膨張した流体が圧接型半導体装置１ｈを破損することが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００８１】
本実施の形態の第１の接続部材３０ｈは、１つ以上の第１の貫通孔２３に連通する第３の貫通孔３１ｈを有する。第１の共通電極板４０ｈは、第３の貫通孔３１ｈ及び圧接型半導体素子２ｈの外部に連通する第４の貫通孔４２ｈを有する。１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとは、筒体５０と第１の共通電極板４０ｈと第２の共通電極板４５とによって気密封止される空間４８から流体的に分離される。そのため、第１の半導体チップ１０ｈのうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０ｈの破片は、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈを通して、圧接型半導体素子２ｈの外部に排出される。第１の半導体チップ１０ｈの破片が、第２の半導体チップ１５と、第１の半導体チップ１０ｈ及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００８２】
圧接型半導体装置１ｈの動作時に第１の半導体チップ１０ｈにおいて発生する熱によって膨張した１つ以上の第１の貫通孔２３内の空気などの流体は、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈを通して、圧接型半導体装置１ｈの外部に排出され得る。本実施の形態の圧接型半導体装置１ｈによれば、熱膨張した流体が圧接型半導体装置１ｈを破損することが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００８３】
本実施の形態の圧接型半導体素子２ｈは、第３の電極１３ｈに電気的に接続される端子（第３の端子１４）をさらに含む。第３の電極１３ｈは、１つ以上の第１の貫通孔２３の内側に位置する。第１の電極１１ｈは、第３の電極１３ｈを囲むように、第３の電極１３ｈの周囲に配置される。端子（第３の端子１４）は、１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとの内部を通って、圧接型半導体素子２ｈの外部に引き出される。端子（第３の端子１４）は、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈと端子（第３の端子１４）との間に、圧接型半導体素子２ｈの外部に連通する隙間４４を空けて、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈ内に配置される。そのため、第１の半導体チップ１０ｈのうち１つ以上の第１の貫通孔２３に対応する領域が破損しても、第１の半導体チップ１０ｈの破片は、隙間４４を通して、圧接型半導体素子２ｈの外部に排出される。第１の半導体チップ１０ｈの破片が、第２の半導体チップ１５と、第１の半導体チップ１０ｈ及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００８４】
圧接型半導体装置１ｈの動作時に第１の半導体チップ１０ｈにおいて発生する熱によって膨張した１つ以上の第１の貫通孔２３内の空気などの流体は、隙間４４を通して、圧接型半導体装置１ｈの外部に排出され得る。本実施の形態の圧接型半導体装置１ｈによれば、熱膨張した流体が圧接型半導体装置１ｈを破損することが防止される。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００８５】
本実施の形態では、第１の電極１１ｈは、第３の電極１３ｈを囲むように、第３の電極１３ｈの周囲に配置される。第１の電極１１ｈ上の第１の中間電極２０ｂは、第１の半導体チップ１０ｈの表面に偏りなく配置され得る。第１の中間電極２０ｂによって、第１の半導体チップ１０ｈは均一に押圧され得る。本実施の形態の圧接型半導体装置１ｈによれば、第１の中間電極２０ｂによって第１の半導体チップ１０ｈを不均一に押圧することによって生じ得る、第１の半導体チップ１０ｈの電気的特性が変動することと、第１の半導体チップ１０ｈが割れることとが抑制され得る。本実施の形態の圧接型半導体装置１ｈは、高い信頼性を有する。また、本実施の形態の圧接型半導体装置１ｈでは、第１の中間電極２０ｂは第１の半導体チップ１０ｈの表面に偏りなく配置され得るので、第１の電極１１ｈ上の第１の中間電極２０ｂは、第１の半導体チップ１０ｈを均一に冷却することができる。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００８６】
本実施の形態では、第３の電極１３ｈは、１つ以上の第１の貫通孔２３の内側に位置する。端子（第３の端子１４）は、１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈとの内部に収容されている。そのため、１つ以上の第１の貫通孔２３の内側に位置する第３の電極１３ｈに電気的に接続される端子（第３の端子１４）は、圧接型半導体装置１ｈの外部に引き出され得る。また、１つ以上の第１の貫通孔２３、第３の貫通孔３１ｈ及び第４の貫通孔４２ｈによって、端子（第３の端子１４）は、１つ以上の第１の貫通孔２３の内側に位置する第３の電極１３ｈに対して高い精度で位置決めされ得る。端子（第３の端子１４）は、第１の中間電極２０ｂに対して第１の共通電極板４０ｈ及び第１の接続部材３０ｈをアライメントするガイド１９として機能し得る。そのため、第１の中間電極２０ｂに対する第１の共通電極板４０ｈ及び第１の接続部材３０ｈのアライメント精度が向上され得る。さらに、端子（第３の端子１４）は、１つ以上の第１の貫通孔２３と第３の貫通孔３１ｈと第４の貫通孔４２ｈ内に収容されている。そのため、押圧部６によって圧接型半導体素子２ｈが押圧されても、端子（第３の端子１４）に大きな圧力が加わることが防止され得る。本実施の形態の圧接型半導体装置１ｈによれば、端子（第３の端子１４）が断線することが抑制され得る。本実施の形態の圧接型半導体装置１ｈは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００８７】
（実施の形態９）
図２５を参照して、実施の形態９に係る圧接型半導体装置１ｉを説明する。本実施の形態の圧接型半導体装置１ｉは、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
【００８８】
本実施の形態の１つ以上の第２の貫通孔２８は、圧接型半導体素子２ｉの外部に連通する。特定的には、本実施の形態の圧接型半導体装置１ｉは、圧接型半導体素子２ｉを備える。圧接型半導体素子２ｉは、第２の接続部材３５ｉを含む。第２の接続部材３５ｉは、１つ以上の第２の貫通孔２８に連通する第５の貫通孔３９ｉを有する。第１の共通電極板４０ｉは、第５の貫通孔３９ｉ及び圧接型半導体素子２ｉの外部に連通する第６の貫通孔４２ｉを有する。１つ以上の第２の貫通孔２８と第５の貫通孔３９ｉと第６の貫通孔４２ｉとは、空間４８から流体的に分離される。１つ以上の第２の貫通孔２８と第５の貫通孔３９ｉと第６の貫通孔４２ｉとは、空間４８に連通していない。
【００８９】
本実施の形態の圧接型半導体装置１ｉの効果を説明する。本実施の形態の圧接型半導体装置１ｉは、実施の形態３の圧接型半導体装置１ｂの効果と同様であるが、以下の点で異なる。
【００９０】
本実施の形態の１つ以上の第２の貫通孔２８は、圧接型半導体素子２ｉの外部に連通する。１つ以上の第２の貫通孔２８は、筒体５０と第１の共通電極板４０ｉと第２の共通電極板４５とによって気密封止される空間４８から流体的に分離されている。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｉは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００９１】
圧接型半導体装置１ｉの動作時に第２の半導体チップ１５において発生する熱によって、１つ以上の第２の貫通孔２８内の空気などの流体が膨張する。１つ以上の第２の貫通孔２８は圧接型半導体装置１ｉの外部に連通するため、熱膨張した流体が圧接型半導体装置１ｉの外部に排出され得る。本実施の形態の圧接型半導体装置１ｉによれば、熱膨張した流体が圧接型半導体装置１ｉを破損することが防止される。本実施の形態の圧接型半導体装置１ｉは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００９２】
本実施の形態の第２の接続部材３５ｉは、１つ以上の第２の貫通孔２８に連通する第５の貫通孔３９ｉを有する。第１の共通電極板４０ｉは、第５の貫通孔３９ｉ及び圧接型半導体素子２ｉの外部に連通する第６の貫通孔４２ｉを有する。１つ以上の第２の貫通孔２８と第５の貫通孔３９ｉと第６の貫通孔４２ｉとは、筒体５０と第１の共通電極板４０ｉと第２の共通電極板４５とによって気密封止される空間４８から流体的に分離される。そのため、第２の半導体チップ１５のうち１つ以上の第２の貫通孔２８に対応する領域が破損しても、第２の半導体チップ１５の破片は、１つ以上の第２の貫通孔２８、第５の貫通孔３９ｉ及び第６の貫通孔４２ｉを通して、圧接型半導体素子２ｉの外部に排出される。第２の半導体チップ１５の破片が、第１の半導体チップ１０と、第１の半導体チップ１０及び第２の半導体チップ１５を収容するパッケージとに損傷を与えることが防止される。本実施の形態の圧接型半導体装置１ｉは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００９３】
圧接型半導体装置１ｉの動作時に第２の半導体チップ１５において発生する熱によって膨張した１つ以上の第２の貫通孔２８内の空気などの流体は、１つ以上の第２の貫通孔２８、第５の貫通孔３９ｉ及び第６の貫通孔４２ｉを通して、圧接型半導体装置１ｉの外部に排出され得る。本実施の形態の圧接型半導体装置１ｉによれば、熱膨張した流体が圧接型半導体装置１ｉを破損することが防止される。本実施の形態の圧接型半導体装置１ｉは、継続して、電力を変換及び制御することができ、高い信頼性を有する。
【００９４】
図２６を参照して、本実施の形態の変形例の圧接型半導体装置１ｊは、圧接型半導体素子２ｊを備えてもよい。特定的には、本実施の形態の変形例の圧接型半導体装置１ｊは、実施の形態８の圧接型半導体装置１ｉにおいて、第２の接続部材３５ｉは、１つ以上の第２の貫通孔２８に連通する第５の貫通孔３９ｉを有し、第１の共通電極板４０ｊは、第５の貫通孔３９ｉ及び圧接型半導体素子２ｉの外部に連通する第６の貫通孔４２ｉを有してもよい。本実施の形態の変形例の圧接型半導体装置１ｊは、実質的に、本実施の形態の圧接型半導体装置１ｊの効果と実施の形態８の圧接型半導体装置１ｈの効果とを有する。
【００９５】
（実施の形態１０）
図２７を参照して、実施の形態１０に係る圧接型半導体装置１ｋを説明する。本実施の形態の圧接型半導体装置１ｋは、基本的には、実施の形態３の圧接型半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。
【００９６】
本実施の形態の圧接型半導体装置１ｋでは、押圧部６ｋの間に、複数の圧接型半導体素子２ｂがスタックされる。具体的には、押圧部６ｋの第１の板６３と第２の板６４との間に、複数の圧接型半導体素子２ｂがスタックされている。スタックされた複数の圧接型半導体素子２ｂは、互いに電気的に直列接続される。具体的には、複数の圧接型半導体素子２ｂの間に少なくとも１つの導電板６７が配置される。より特定的には、複数の圧接型半導体素子２ｂと複数の導電板６７とが交互にスタックされる。複数の圧接型半導体素子２ｂは、複数の導電板６７を介して、互いに電気的に直列接続される。導電板６７は、第１の半導体チップ１０及び第２の半導体チップ１５において発生した熱を圧接型半導体装置１ｋの外部に放散させる放熱板として機能してもよい。導電板６７は、例えば、金属板であってもよい。導電板６７による冷却効率を向上させるために、導電板６７はフィンを有してもよい。
【００９７】
第１の端子４１は、複数の圧接型半導体素子２ｂのうち第１の板６３に最も近い圧接型半導体素子２ｂの第１の共通電極板４０に設けられる。第２の端子４６は、複数の圧接型半導体素子２ｂのうち第２の板６４に最も近い圧接型半導体素子２ｂの第２の共通電極板４５に設けられる。
【００９８】
押圧部６ｋは、スタックされた複数の圧接型半導体素子２ｂを押圧する。具体的には、押圧部６ｋは、第１の板６３と、第２の板６４と、第２の弾性部材６５と、絶縁板６６とをさらに含んでもよい。第２の弾性部材６５は、第１の板６３と導電板６７との間、及び、第２の板６４と導電板６７との間に配置される。第２の弾性部材６５は、皿ばねまたは板ばねであってもよい。第２の弾性部材６５によって、第１の半導体チップ１０及び第２の半導体チップ１５は均一な力で押圧され得る。導電板６７と第２の弾性部材６５とを電気的に絶縁するために、導電板６７と第２の弾性部材６５との間に絶縁板６６が配置される。
【００９９】
押圧部６ｋは、第１の板６３と及び第２の板６４を、第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧する。例えば、ロッド６１のボルトにナット６２を締め付けることによって、第１の板６３と及び第２の板６４は、第１の半導体チップ１０及び第２の半導体チップ１５の方に押圧されてもよい。こうして、第１の共通電極板４０及び第２の共通電極板４５は、第１の半導体チップ１０及び第２の半導体チップ１５に電気的に接続され、スタックされた複数の圧接型半導体素子２ｂは、互いに電気的に直列接続される。押圧部６ｋは、他の押圧手段を含んでもよい。
【０１００】
本実施の形態の圧接型半導体装置１ｋの効果を説明する。本実施の形態の圧接型半導体装置１ｋは、実施の形態３の圧接型半導体装置１ｂの効果に加えて、以下の効果を奏する。
【０１０１】
本実施の形態の圧接型半導体装置１ｋでは、押圧部６ｋの間に複数の圧接型半導体素子２ｂがスタックされ、スタックされた複数の圧接型半導体素子２ｂは互いに電気的に直列接続される。複数の圧接型半導体素子２ｂの１つにおける第１の半導体チップ１０が短絡すると、複数の圧接型半導体素子２ｂの１つは短絡するものの、他の複数の圧接型半導体素子２ｂは正常に動作し得る。複数の圧接型半導体素子２ｂの１つにおける第１の半導体チップ１０が短絡しても、本実施の形態の圧接型半導体装置１ｋは、継続して、電力を変換及び制御することができる。本実施の形態の圧接型半導体装置１ｋは、高い信頼性及び優れた冗長性を有する。
【０１０２】
本実施の形態の圧接型半導体装置１ｋでは、スタックされた複数の圧接型半導体素子２ｂは互いに電気的に直列接続される。そのため、圧接型半導体装置１ｋの第１の端子４１及び第２の端子４６の間に、大きな電圧を印加することができる。本実施の形態の圧接型半導体装置１ｋは、実施の形態３の圧接型半導体装置１ｂよりも、大きな耐圧（印加可能電圧）を有する。
【０１０３】
本実施の形態の圧接型半導体装置１ｋは、複数の圧接型半導体素子２ｂの間に、放熱板である少なくとも１つの導電板６７をさらに備えてもよい。放熱板である少なくとも１つの導電板６７は、第１の半導体チップ１０及び第２の半導体チップ１５において発生する熱を、圧接型半導体装置１ｋの外部に効率的に放散させることができる。
【０１０４】
本実施の形態の変形例の圧接型半導体装置では、スタックされる複数の圧接型半導体素子２ｂは、例えば、実施の形態１から実施の形態９及びこれらの変形例の圧接型半導体素子のいずれかであってもよい。
【０１０５】
今回開示された実施の形態及びそれらの変形例はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態１０及びそれらの変形例の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【符号の説明】
【０１０６】
１，１ａ，１ｂ，１ｈ，１ｉ，１ｊ，１ｋ  圧接型半導体装置、２，２ａ，２ｂ，２ｈ，２ｉ，２ｊ  圧接型半導体素子、６，６ｋ  押圧部、１０，１０ｈ  第１の半導体チップ、１１，１１ｈ  第１の電極、１２  第２の電極、１３，１３ｈ  第３の電極、１４  第３の端子、１４ａ  導体、１４ｂ  絶縁層、１５  第２の半導体チップ、１６  第４の電極、１７  第５の電極、１８，１８ａ  第１の弾性部材、１９  ガイド、２０，２０ｂ，２０ｃ  第１の中間電極、２１  第１の表面、２２  第２の表面、２３，２３ｃ  第１の貫通孔、２５，２５ｃ  第２の中間電極、２６  第３の表面、２７  第４の表面、２８，２８ｃ  第２の貫通孔、３０，３０ｄ，３０ｅ，３０ｆ，３０ｇ，３０ｈ  第１の接続部材、３１ｄ  第１の凸部、３１ｅ  第１の弾性部、３１ｈ  第３の貫通孔、３２ａ，３２ｂ  第１の枠体、３３ｆ，３３ｇ  第３の弾性部、３５，３５ｄ，３５ｅ，３５ｆ，３５ｇ，３５ｉ  第２の接続部材、３６ｄ  第２の凸部、３６ｅ  第２の弾性部、３７ａ，３７ｂ  第２の枠体、３８ｆ，３８ｇ  第４の弾性部、３９ｉ  第５の貫通孔、４０，４０ｈ，４０ｉ，４０ｊ  第１の共通電極板、４１  第１の端子、４２ｈ  第４の貫通孔、４２ｉ  第６の貫通孔、４４  隙間、４５  第２の共通電極板、４６  第２の端子、４８  空間、５０  筒体、５１  封止部材、５３ｃ  第１の電極の法線、５４，５４ｃ  第１の貫通孔の延在方向、５５  押圧方向、５８ｃ  第２の電極の法線、５９，５９ｃ  第２の貫通孔の延在方向、６１  ロッド、６２  ナット、６３  第１の板、６４  第２の板、６５  第２の弾性部材、６６  絶縁板、６７  導電板。
【図１】
2016189953.tif 000003
【図２】
2016189953.tif 000004
【図３】
2016189953.tif 000005
【図４】
2016189953.tif 000006
【図５】
2016189953.tif 000007
【図６】
2016189953.tif 000008
【図７】
2016189953.tif 000009
【図８】
2016189953.tif 000010
【図９】
2016189953.tif 000011
【図１０】
2016189953.tif 000012
【図１１】
2016189953.tif 000013
【図１２】
2016189953.tif 000014
【図１３】
2016189953.tif 000015
【図１４】
2016189953.tif 000016
【図１５】
2016189953.tif 000017
【図１６】
2016189953.tif 000018
【図１７】
2016189953.tif 000019
【図１８】
2016189953.tif 000020
【図１９】
2016189953.tif 000021
【図２０】
2016189953.tif 000022
【図２１】
2016189953.tif 000023
【図２２】
2016189953.tif 000024
【図２３】
2016189953.tif 000025
【図２４】
2016189953.tif 000026
【図２５】
2016189953.tif 000027
【図２６】
2016189953.tif 000028
【図２７】
2016189953.tif 000029
【国際調査報告】
2016189953.tif 000030
2016189953.tif 000031
2016189953.tif 000032