(57)【要約】【課題】リバースチルトドメインによる表示品位の低下を防止する。【解決手段】画像信号処理回路７０は、表示領域２０に配置された第１画素が表示すべき第１階調と第１画素と隣り合う第２画素が表示すべき第２階調とを指定する画像データＶＩＤＥＯが供給されると、第１画素の液晶素子２３０に印加する第１印加電圧を指定する画像信号Ｖｉｄを生成する。画像信号処理回路７０は、第１階調に対応する第１指定電圧が第２階調に対応する第２指定電圧よりも小さく、且つ、第２指定電圧及び第１指定電圧の差分が所定の大きさ以上であるか否かを判定する判定部７３と、判定部７３の判定結果が肯定である場合、第１指定電圧の補正に用いる補正電圧を、第１画素の表示領域２０における配置位置に基づいて決定するとともに、第１指定電圧に補正電圧を加算した値を第１印加電圧として決定することで画像信号Ｖｉｄを生成する生成部７４を備える。【選択図】図１
2014137383.tif 000002
【特許請求の範囲】
【請求項１】
表示部に配置された第１画素が表示すべき第１階調を指定するとともに前記表示部に配置され前記第１画素と隣り合う第２画素が表示すべき第２階調を指定する画像データが供給されると、
前記第１画素の備える液晶素子に印加する第１印加電圧を指定する画像信号を生成し、これを前記表示部に供給する画像信号処理回路であって、
前記第１階調に対応する第１指定電圧が前記第２階調に対応する第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が、所定の大きさ以上であるか否かを、前記画像データに基づいて判定する判定部と、
前記判定部の判定結果が肯定である場合、前記第１指定電圧の補正に用いる補正電圧を、前記第１画素の前記表示部における配置位置に基づいて決定するとともに、前記第１指定電圧に前記補正電圧を加算した値を前記第１印加電圧として決定することで、前記画像信号を生成する生成部と、
を備えることを特徴とする画像信号処理回路。
【請求項２】
前記生成部は、
前記判定部の判定結果が否定である場合、前記第１指定電圧を、前記第１印加電圧として決定することで、前記画像信号を生成する、
ことを特徴とする、請求項１に記載の画像信号処理回路。
【請求項３】
表示部に配置された第１画素が表示すべき第１階調を指定するとともに前記表示部に配置され前記第１画素と隣り合う第２画素が表示すべき第２階調を指定する画像データが供給されると、
前記第１画素の備える液晶素子に印加する第１印加電圧と前記第２画素の備える液晶素子に印加する第２印加電圧とを指定する画像信号を生成し、
これを前記表示部に供給する画像信号処理回路であって、
前記第１階調に対応する第１指定電圧が前記第２階調に対応する第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が、所定の大きさ以上であるか否かを、前記画像データに基づいて判定する判定部と、
前記判定部の判定結果が肯定である場合、前記第１指定電圧の補正に用いる補正電圧を、前記第１画素の前記表示部における配置位置に基づいて決定するとともに、前記第１指定電圧に前記補正電圧を加算した値を前記第１印加電圧として決定し、前記第２指定電圧を前記第２印加電圧として決定することで、前記画像信号を生成する生成部と、
を備えることを特徴とする画像信号処理回路。
【請求項４】
表示部に配置された第１画素が表示すべき第１階調を指定するとともに前記表示部に配置され前記第１画素と隣り合う第２画素が表示すべき第２階調を指定する画像データが供給されると、
前記第１画素の備える液晶素子に印加する第１印加電圧と前記第２画素の備える液晶素子に印加する第２印加電圧とを指定する画像信号を生成し、
これを前記表示部に供給する画像信号処理回路であって、
前記第１階調に対応する第１指定電圧が前記第２階調に対応する第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が、所定の大きさ以上であるか否かを、前記画像データに基づいて判定する判定部と、
前記判定部の判定結果が肯定である場合、前記第１指定電圧の補正に用いる補正電圧を、前記第１画素の前記表示部における配置位置に基づいて決定するとともに、前記第１指定電圧に前記補正電圧を加算した値を前記第１印加電圧として決定し、前記補正電圧に所定の係数を乗算した値を前記第２指定電圧から減算した値を前記第２印加電圧として決定することで、前記画像信号を生成する生成部と、
を備えることを特徴とする画像信号処理回路。
【請求項５】
前記判定部は、
前記第１階調に対応する第１指定電圧が第１閾値電圧以下であり、且つ、前記第２階調に対応する第２指定電圧が前記第１閾値電圧よりも所定の大きさだけ大きい第２閾値電圧以上であるか否かを判定することで、
前記第１指定電圧が前記第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が所定の大きさ以上であるか否かを判定する、
ことを特徴とする、
請求項１乃至４のうちいずれか１項に記載の画像信号処理回路。
【請求項６】
前記画像信号処理回路は、
前記表示部の代表位置の位置情報と、前記代表位置に配置された画素の補正に用いる補正電圧とを、対応付けた情報である代表補正電圧情報を記憶する記憶部を備え、
前記生成部は、
前記代表補正電圧情報と、前記第１画素の前記表示部における配置位置と、に基づいて、前記第１指定電圧の補正に用いる補正電圧を決定する、
ことを特徴とする、
請求項１乃至５のうちいずれか１項に記載の画像信号処理回路。
【請求項７】
前記画像信号処理回路は、
前記表示部の代表位置の位置情報と、前記表示部の前記代表位置に配置された画素の液晶素子が備える画素電極及び共通電極の間の距離である代表電極間距離と、を対応付けた情報である代表電極間距離情報と、
画素の液晶素子が備える画素電極及び共通電極の間の距離である電極間距離と、前記補正電圧と、を対応付けた情報である距離補正電圧対応情報と、
を記憶する記憶部を備え、
前記生成部は、
前記代表電極間距離情報と、前記第１画素の前記表示部における配置位置と、に基づいて、前記第１画素の電極間距離を算出するとともに、
算出した前記第１画素の電極間距離と、前記距離補正電圧対応情報と、に基づいて、前記第１指定電圧の補正に用いる補正電圧を決定する、
ことを特徴とする、
請求項１乃至５のうちいずれか１項に記載の画像信号処理回路。
【請求項８】
前記画像信号処理回路は、
前記表示部に配置された画素の液晶素子に所定の電圧を印加した場合に当該画素が実際に表示する階調と本来表示すべき階調との誤差を解消するために前記所定の電圧を補正するときに用いる階調補正電圧と、当該画素の前記表示部における位置情報と、を対応付けた情報である階調補正情報と、
前記階調補正電圧と、前記第１指定電圧の補正に用いる補正電圧と、を対応付けた情報である、補正電圧対応情報と、
を記憶する記憶部を備え、
前記生成部は、
前記階調補正情報と、前記第１画素の前記表示部における配置位置と、に基づいて、前記第１画素の階調補正電圧を算出するとともに、
算出した前記第１画素の階調補正電圧と、前記補正電圧対応情報と、に基づいて、前記第１指定電圧の補正に用いる補正電圧を定める、
ことを特徴とする、
請求項１乃至５のうちいずれか１項に記載の画像信号処理回路。
【請求項９】
請求項１から請求項８の何れかの画像信号処理回路と、
データ線、第１画素、及び、第２画素が配置された表示部と、
前記画像信号処理回路から供給される画像信号に基づいて、前記第１印加電圧を生成し、これを前記データ線を介して前記第１画素の備える液晶素子に印加する、データ線駆動回路と、
を備えることを特徴とする表示装置。
【請求項１０】
請求項９に記載の表示装置を具備する電子機器。
【請求項１１】
表示部に配置された第１画素が表示すべき第１階調を指定するとともに前記表示部に配置され前記第１画素と隣り合う第２画素が表示すべき第２階調を指定する画像データが供給されると、
前記第１画素の備える液晶素子に印加する第１印加電圧を指定する画像信号を生成し、これを前記表示部に供給する画像信号処理回路の制御方法であって、
前記第１階調に対応する第１指定電圧が前記第２階調に対応する第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が、所定の大きさ以上であるか否かを、前記画像データに基づいて判定し、
前記判定結果が肯定である場合、
前記第１指定電圧の補正に用いる補正電圧を、前記第１画素の前記表示部における配置位置に基づいて決定するとともに、前記第１指定電圧に前記補正電圧を加算した値を前記第１印加電圧として決定することで、前記画像信号を生成する、
ことを特徴とする画像信号処理回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像信号処理回路、表示装置、電子機器、及び、画像処理回路の制御方法に関連する。
【背景技術】
【０００２】
液晶パネルは、一定の間隔を有する１対の基板と、当該１対の基板の間にマトリクス状に設けられた複数の画素とを備える。画素には、画素電極、共通電極、並びに、画素電極及び共通電極の間に設けられた液晶を具備する液晶素子を備える。
液晶の配向状態、すなわち液晶を構成する液晶分子の傾きは、共通電極と画素電極との間に生じる、基板に対して垂直な方向の成分を有する縦電界により規定される。そして、この縦電界により制御される液晶分子の配向状態により、画素の透過率または反射率が定まる。
【０００３】
ところで、近年、液晶装置の小型化、高精細化が進み、画素ピッチが狭くなっている。画素ピッチが狭くなると、液晶の配向状態を制御する縦電界の他に、互いに隣り合う画素間で横電界が生じる。縦電界によって配向状態が制御される液晶分子に対して横電界が加わる場合、液晶分子が本来傾くべき方向とは異なる方向に傾く配向不良（リバースチルトドメイン）が発生し、表示上の不具合が生じるという問題があった。
【０００４】
リバースチルトドメインは、液晶素子に印加しうる電圧のうち最小電圧に近い小さい電圧が液晶素子に印加される画素と、最大電圧に近い大きい電圧が液晶素子に印加される画素が隣り合う場合に、これら２つの画素の間の領域において生じる可能性が高い。
特許文献１には、液晶素子への印加電圧を規定する画像データを解析することで、リバースチルトドメインが生じる可能性の高い２つの画素のうち、画像データの規定する印加電圧が小さい方の画素を特定し、当該特定した画素の液晶素子に印加する電圧を、画像データが規定する電圧よりも大きい所定の電圧に置き換えることで、リバースチルトドメインが発生する可能性を低減させる技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献２】特開２０１１−０５３４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、液晶パネルに設けられる複数の画素間で、画素電極及び共通電極の間の距離がばらつくことがある。画素電極及び共通電極の間の距離が大きい場合、縦電界の大きさは小さくなり、リバースチルトドメインが生じやすくなる。よって、特許文献１のように、リバースチルトドメインが生じる可能性の高い画素の液晶素子に対して一定の電圧を印加しても、当該画素の画素電極及び共通電極の間の距離が設計値よりも大きい場合には、リバースチルトドメインの発生を防止できず、表示品位が低下することがあった。
【０００７】
本発明は、上述した問題点に対応するため、液晶パネルが備える複数の画素の間で、画素電極及び共通電極の間の距離のばらつきが存在する場合であっても、リバースチルトドメインによる表示品位の低下を最小限にとどめることを解決課題とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するため、本発明に係る画像信号処理回路は、表示部に配置された第１画素が表示すべき第１階調を指定するとともに前記表示部に配置され前記第１画素と隣り合う第２画素が表示すべき第２階調を指定する画像データが供給されると、前記第１画素の備える液晶素子に印加する第１印加電圧を指定する画像信号を生成し、これを前記表示部に供給する画像信号処理回路であって、前記第１階調に対応する第１指定電圧が前記第２階調に対応する第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が、所定の大きさ以上であるか否かを、前記画像データに基づいて判定する判定部と、前記判定部の判定結果が肯定である場合、前記第１指定電圧の補正に用いる補正電圧を、前記第１画素の前記表示部における配置位置に基づいて決定するとともに、前記第１指定電圧に前記補正電圧を加算した値を前記第１印加電圧として決定することで、前記画像信号を生成する生成部と、を備えることを特徴とする。
【０００９】
本発明によれば、補正電圧を、第１画素の表示部における配置位置に基づいて決定する。画素が備える画素電極及び共通電極の間の距離は、当該画素の表示部における配置位置により決定することができる。よって、配置位置に基づいて補正電圧を決定することで、画素が備える画素電極及び共通電極の間の距離を考慮した補正電圧を定めることができ、画素電極及び共通電極の間の距離が、本来の値（設計値）と異なる場合であっても、リバースチルトドメインの発生を抑止することが可能となる。
【００１０】
また、上述した画像信号処理回路において、前記生成部は、前記判定部の判定結果が否定である場合、前記第１指定電圧を、前記第１印加電圧として決定することで、前記画像信号を生成する、ことを特徴とするものであってもよい。
【００１１】
また、本発明に係る画像信号処理回路は、表示部に配置された第１画素が表示すべき第１階調を指定するとともに前記表示部に配置され前記第１画素と隣り合う第２画素が表示すべき第２階調を指定する画像データが供給されると、前記第１画素の備える液晶素子に印加する第１印加電圧と前記第２画素の備える液晶素子に印加する第２印加電圧とを指定する画像信号を生成し、これを前記表示部に供給する画像信号処理回路であって、前記第１階調に対応する第１指定電圧が前記第２階調に対応する第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が、所定の大きさ以上であるか否かを、前記画像データに基づいて判定する判定部と、前記判定部の判定結果が肯定である場合、前記第１指定電圧の補正に用いる補正電圧を、前記第１画素の前記表示部における配置位置に基づいて決定するとともに、前記第１指定電圧に前記補正電圧を加算した値を前記第１印加電圧として決定し、前記第２指定電圧を前記第２印加電圧として決定することで、前記画像信号を生成する生成部と、を備えることを特徴とする。
本発明によれば、補正電圧を、第１画素の表示部における配置位置に基づいて決定するため、画素が備える画素電極及び共通電極の間の距離を考慮した補正電圧を定めることができ、画素電極及び共通電極の間の距離が本来の値（設計値）と異なる場合であっても、リバースチルトドメインの発生を抑止することが可能となる。
【００１２】
また、本発明に係る画像信号処理回路は、表示部に配置された第１画素が表示すべき第１階調を指定するとともに前記表示部に配置され前記第１画素と隣り合う第２画素が表示すべき第２階調を指定する画像データが供給されると、前記第１画素の備える液晶素子に印加する第１印加電圧と前記第２画素の備える液晶素子に印加する第２印加電圧とを指定する画像信号を生成し、これを前記表示部に供給する画像信号処理回路であって、前記第１階調に対応する第１指定電圧が前記第２階調に対応する第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が、所定の大きさ以上であるか否かを、前記画像データに基づいて判定する判定部と、前記判定部の判定結果が肯定である場合、前記第１指定電圧の補正に用いる補正電圧を、前記第１画素の前記表示部における配置位置に基づいて決定するとともに、前記第１指定電圧に前記補正電圧を加算した値を前記第１印加電圧として決定し、前記補正電圧に所定の係数を乗算した値を前記第２指定電圧から減算した値を前記第２印加電圧として決定することで、前記画像信号を生成する生成部と、を備えることを特徴とする。
本発明によれば、補正電圧を、第１画素の表示部における配置位置に基づいて決定するため、画素が備える画素電極及び共通電極の間の距離を考慮した補正電圧を定めることができ、画素電極及び共通電極の間の距離が本来の値（設計値）と異なる場合であっても、リバースチルトドメインの発生を抑止することが可能となる。
【００１３】
また、上述した画像信号処理回路において、前記判定部は、前記第１階調に対応する第１指定電圧が第１閾値電圧以下であり、且つ、前記第２階調に対応する第２指定電圧が前記第１閾値電圧よりも所定の大きさだけ大きい第２閾値電圧以上であるか否かを判定することで、前記第１指定電圧が前記第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が所定の大きさ以上であるか否かを判定する、ことを特徴とするものであってもよい。
【００１４】
また、上述した画像信号処理回路は、前記表示部の代表位置の位置情報と、前記代表位置に配置された画素の補正に用いる補正電圧とを、対応付けた情報である代表補正電圧情報を記憶する記憶部を備え、前記生成部は、前記代表補正電圧情報と、前記第１画素の前記表示部における配置位置と、に基づいて、前記第１指定電圧の補正に用いる補正電圧を決定してもよい。
【００１５】
この態様によれば、補正電圧を、第１画素の表示部における配置位置に基づいて決定するため、画素が備える画素電極及び共通電極の間の距離を考慮した補正電圧を定めることができる。
【００１６】
また、上述した画像信号処理回路は、前記表示部の代表位置の位置情報と、前記表示部の前記代表位置に配置された画素の液晶素子が備える画素電極及び共通電極の間の距離である代表電極間距離と、を対応付けた情報である代表電極間距離情報と、画素の液晶素子が備える画素電極及び共通電極の間の距離である電極間距離と、前記補正電圧と、を対応付けた情報である距離補正電圧対応情報と、を記憶する記憶部を備え、前記生成部は、前記代表電極間距離情報と、前記第１画素の前記表示部における配置位置と、に基づいて、前記第１画素の電極間距離を算出するとともに、算出した前記第１画素の電極間距離と、前記距離補正電圧対応情報と、に基づいて、前記第１指定電圧の補正に用いる補正電圧を決定してもよい。
【００１７】
この態様によれば、画素が備える画素電極及び共通電極の間の距離を、当該画素の配置位置に基づいて算出し、算出した距離に基づいて、補正電圧を決定するため、画素電極及び共通電極の間の距離が、本来の値（設計値）と異なる場合であっても、リバースチルトドメインの発生を抑止することが可能となる。
【００１８】
また、上述した画像信号処理回路は、前記表示部に配置された画素の液晶素子に所定の電圧を印加した場合に当該画素が実際に表示する階調と本来表示すべき階調との誤差を解消するために前記所定の電圧を補正するときに用いる階調補正電圧と、当該画素の前記表示部における位置情報と、を対応付けた情報である階調補正情報と、前記階調補正電圧と、前記第１指定電圧の補正に用いる補正電圧と、を対応付けた情報である、補正電圧対応情報と、を記憶する記憶部を備え、前記生成部は、前記階調補正情報と、前記第１画素の前記表示部における配置位置と、に基づいて、前記第１画素の階調補正電圧を算出するとともに、算出した前記第１画素の階調補正電圧と、前記補正電圧対応情報と、に基づいて、前記第１指定電圧の補正に用いる補正電圧を定める、ことを特徴とする。
【００１９】
画素の液晶素子に所定の電圧を印加した場合に、当該画素が実際に表示する階調と本来表示すべき階調との誤差の大きさは、当該画素の画素電極及び共通電極の間の距離と、画素電極及び共通電極の間の距離の本来の値（設計値）との誤差の大きさに応じた大きさとなる。よって、画素が実際に表示する階調と本来表示すべき階調との誤差を解消するための階調補正電圧は、当該画素の画素電極及び共通電極の間の距離に基づいて定められる。
この態様によれば、階調補正電圧に基づいて補正電圧を定めるため、画素電極及び共通電極の間の距離が、本来の値（設計値）と異なる場合であっても、リバースチルトドメインの発生を抑止することが可能となる。
【００２０】
また、本発明に係る表示装置は、上述した画像信号処理回路と、データ線、第１画素、及び、第２画素が配置された表示部と、前記画像信号処理回路から供給される画像信号に基づいて、前記第１印加電圧を生成し、これを前記データ線を介して前記第１画素の備える液晶素子に印加する、データ線駆動回路と、を備えることを特徴とする。
【００２１】
また、本発明に係る画像信号処理回路の制御方法は、表示部に配置された第１画素が表示すべき第１階調を指定するとともに前記表示部に配置され前記第１画素と隣り合う第２画素が表示すべき第２階調を指定する画像データが供給されると、前記第１画素の備える液晶素子に印加する第１印加電圧を指定する画像信号を生成し、これを前記表示部に供給する画像信号処理回路の制御方法であって、前記第１階調に対応する第１指定電圧が前記第２階調に対応する第２指定電圧よりも小さく、且つ、前記第２指定電圧及び前記第１指定電圧の差分が、所定の大きさ以上であるか否かを、前記画像データに基づいて判定し、前記判定結果が肯定である場合、前記第１指定電圧の補正に用いる補正電圧を、前記第１画素の前記表示部における配置位置に基づいて決定するとともに、前記第１指定電圧に前記補正電圧を加算した値を前記第１印加電圧として決定することで、前記画像信号を生成し、前記判定結果が否定である場合、前記第１指定電圧を、前記第１印加電圧として決定することで、前記画像信号を生成する、ことを特徴とする。
【００２２】
また、本発明に係る電子機器は、上述した表示装置を備えることを特徴とする。このような電子機器として、カーナビゲーション装置、パーソナルコンピュータ、テレビ、及び、携帯電話等が該当する。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態に係る表示装置の構成を示すブロック図である。
【図２】表示装置の動作を示すタイミングチャートである。
【図３】画素の等価回路図である。
【図４】表示パネルのＶＴ特性を示す説明図である。
【図５】リバースチルトドメインの発生箇所、及びリバースチルトドメインの発生時の液晶分子の配向を説明するための説明図である。
【図６】液晶素子に印加される電圧と液晶の相対透過率との関係を説明する説明図である。
【図７】リバースチルトドメインの発生後の変化を説明する説明図である。
【図８】補正を行った場合に発生するリバースチルトドメインについて説明する説明図である。
【図９】画像信号処理回路の構成を示すブロック図である。
【図１０】代表画素を説明するための説明図である。
【図１１】代表電極間距離情報テーブルのデータ構成の一例を示す図である。
【図１２】代表電極間距離情報テーブルのデータ構成の一例を示す図である。
【図１３】距離補正電圧対応情報テーブルのデータ構成の一例を示す図である。
【図１４】代表補正電圧情報テーブルのデータ構成の一例を示す図である。
【図１５】代表補正電圧情報テーブルのデータ構成の一例を示す図である。
【図１６】補正電圧を算出する処理を説明するための説明図である。
【図１７】補正を説明するための説明図である。
【図１８】本発明の第２実施形態に係る画像信号処理回路の構成を示すブロック図である。
【図１９】本発明の第３実施形態に係る画像信号処理回路の構成を示すブロック図である。
【図２０】階調補正情報テーブルのデータ構成の一例を示す図である。
【図２１】階調補正情報テーブルのデータ構成の一例を示す図である。
【図２２】階調補正電圧対応情報テーブルのデータ構成の一例を示す図である。
【図２３】変形例５に係る表示パネルのＶＴ特性を示す図である。
【図２４】電子機器（パーソナルコンピュータ）の斜視図である。
【図２５】電子機器（携帯電話機）の斜視図である。
【図２６】電子機器（プロジェクタ）の斜視図である。
【発明を実施するための形態】
【００２４】
＜Ａ：第１実施形態＞
以下、添付の図面を参照しながら本発明に係る様々な実施の形態を説明する。図面においては、各部の寸法の比率は実際のものとは適宜に異ならせてある。
【００２５】
図１は、本発明の第１実施形態に係る表示装置１のブロック図である。表示装置１は、画像を表示する表示体として、電子機器に搭載することができる。図１に示すように、表示装置１は、画像を表示する表示パネル１０と、これを制御する制御回路５０と、を備える。
表示パネル１０は、複数の画素Ｐｘを有する表示領域２０（以下、「表示部」と称する場合がある）と、複数の画素Ｐｘを駆動するための駆動回路３０とを備える。
駆動回路３０は、Ｍ本の走査線２１と接続する走査線駆動回路３１と、Ｎ本のデータ線２２と接続するデータ線駆動回路３２とを備える。
制御回路５０は、表示パネル１０を制御するための各種の信号を供給する走査制御回路６０と、画像データＶＩＤＥＯに基づいて表示信号Ｖｘを生成する画像信号処理回路７０とを備える。
【００２６】
走査制御回路６０は、図示はしない外部上位装置から供給される同期信号Ｓｙｎｃに基づいて、Ｙ転送開始パルスＤｙとＹクロック信号Ｃｌｙとを生成して走査線駆動回路３１に出力すると共に、Ｘ転送開始パルスＤｘとドットクロック信号Ｄｃｌｋとを生成してデータ線駆動回路３２と画像信号処理回路７０とに出力する。ここで、Ｙ転送開始パルスＤｙは、図２に示すように、１フレームＦの周期でハイレベルに立ち上がるパルス信号であり、Ｘ転送開始パルスＤｘは、１水平走査期間Ｈの周期でハイレベルに立ち上がるパルス信号である。
画像信号処理回路７０には、上位装置より、表示領域２０の有する複数の画素Ｐｘの階調を規定する画像データＶＩＤＥＯが供給される。そして、画像信号処理回路７０は、走査制御回路６０からの制御に従い、画像データＶＩＤＥＯを一旦画像信号処理回路７０の内部メモリに記憶の後、表示パネル１０の駆動に同期して読み出して、アナログの表示信号Ｖｘを生成し、データ線駆動回路３２に出力する。
【００２７】
表示領域２０は、Ｘ方向に延在するＭ本（Ｍは１以上の自然数）の走査線２１と、Ｘ方向に交差するＹ方向に延在するＮ本（Ｎは１以上の自然数）のデータ線２２と、各走査線２１と各データ線２２との交差に対応して縦Ｍ行×横Ｎ列の行列状に配置された複数の画素Ｐｘとを備える。
走査線駆動回路３１は、複数の走査線２１を行単位で順次に走査（選択）する手段である。走査線駆動回路３１には、走査制御回路６０より、Ｙ転送開始パルスＤｙとＹクロック信号Ｃｌｙとが供給される。そして、走査線駆動回路３１は、図２に示すように、Ｙ転送開始パルスＤｙをＹクロック信号Ｃｌｙに従って順次シフトさせることで、選択信号Ｇ［１］〜Ｇ［Ｍ］を生成し、これらをＭ本の各走査線２１に対して順次出力する。
データ線駆動回路３２は、画像信号処理回路７０より供給される表示信号Ｖｘと、走査制御回路６０より供給されるＸ転送開始パルスＤｘ及びドットクロック信号Ｄｃｌｋとに基づいて、図２に示すような各画素Ｐｘの階調を規定するデータ電圧ＶＤ［１］〜ＶＤ［Ｎ］を生成し、１水平走査期間Ｈのうち水平有効期間Ｈａにおいて、Ｎ本のデータ線２２に対して順次出力する。なお、表示信号Ｖｘは、データ電圧ＶＤ［１］〜ＶＤ［Ｎ］を時分割多重したアナログ信号である。
【００２８】
図３は、画素Ｐｘの等価回路図である。ここでは、第ｍ行（ｍは、１≦ｍ≦Ｍを満たす自然数）第ｎ列（ｎは、１≦ｎ≦Ｎを満たす自然数）に位置する画素Ｐｘを代表的に図示している。画素Ｐｘは、選択トランジスタ（スイッチング素子）２３５と、透明な画素電極２３１と透明な共通電極２３３（以下、「対抗電極」と称する場合がある）との間に設けられた液晶２３２とを備える液晶素子２３０と、保持容量ＣＯとを有する。選択トランジスタ２３５のゲートはｉ行目の走査線２１に接続され、ソース及びドレインの一方はｎ列目のデータ線２２に接続され、ソース及びドレインの他方は画素電極２３１に接続される。また、保持容量ＣＯは、一端が画素電極２３１に接続され、他端が一定の電圧たとえば接地電位ＧＮＤに保たれた容量線２４に接続されている。
【００２９】
走査線２１に供給される選択信号Ｇ［ｍ］がハイレベルになると、選択トランジスタ２３５はオン状態となり、表示信号Ｖｘ（具体的には、表示信号Ｖｘの示すデータ電圧ＶＤ［ｎ］）がデータ線２２より選択トランジスタ２３５を介して画素電極２３１に供給される。画素電極２３１に供給されたデータ電圧ＶＤ［ｎ］は、液晶素子２３０の容量及び保持容量ＣＯにより保持される。また、走査線２１に供給される選択信号Ｇ［ｍ］がローレベルの期間では、選択トランジスタ２３５はオフ状態となり、データ線２２と画素電極２３１とは非導通の状態となる。
【００３０】
なお、図示は省略するが、表示パネル１０は、一定の間隔を保って貼り合わされた素子基板と対向基板とを備える。液晶２３２は、素子基板と対向基板との間隙に封止されている。本実施形態では、素子基板上に、走査線駆動回路３１、データ線駆動回路３２、走査線２１、データ線２２、選択トランジスタ２３５、及び画素電極２３１が形成され、対向基板上には共通電極２３３が複数の画素電極２３１に共通するように形成される。共通電極２３３には共通電位Ｖｃｏｍが供給される。
【００３１】
本実施形態は、液晶２３２はＶＡ方式であり、液晶素子２３０に対して電圧が印加されない状態において画素Ｐｘが黒表示（画素の相対透過率が０％）となるノーマリーブラックモードを想定する。以下では、図４を参照しつつ、液晶素子２３０に印加する電圧と画素Ｐｘの相対透過率との関係、及び、液晶素子２３０に電圧を印加した場合の液晶分子ｍの動きについて、説明する。
【００３２】
図４（Ａ）は、液晶素子２３０に印加される電圧と、画素Ｐｘの相対透過率との関係であるＶＴ特性を示すグラフである。ここで、画素Ｐｘの相対透過率とは、表示パネル１０において、液晶素子２３０に電圧を印加しない場合の画素Ｐｘの透過率を０％とし、液晶素子２３０に最大電圧を印加した場合の画素Ｐｘの透過率を１００％として、画素Ｐｘの透過率をスケーリングしたものである。
以下では、画素の相対透過率を０％とする電圧を、黒表示電圧Ｖｂｋと表現し、画素の相対透過率を１００％とする電圧を、白表示電圧Ｖｗｔと表現する場合がある。なお、本実施形態では、黒表示電圧Ｖｂｋは０Ｖであり、白表示電圧Ｖｗｔは５Ｖであり、共通電位Ｖｃｏｍは０Ｖに設定される。
【００３３】
図４（Ｂ）は、液晶素子２３０に対して、黒表示電圧Ｖｂｋを印加した場合、及び白表示電圧Ｖｗｔを印加した場合のそれぞれについて、液晶２３２を構成する複数の液晶分子ｍの配向状態を示した模式図である。本実施形態はＶＡ方式であるため、液晶素子２３０に対して黒表示電圧Ｖｂｋを印加した場合には、液晶分子ｍは、その長軸が共通電極２３３に対して直交に近い向きとなるように配向する。一方、液晶素子２３０に対して、白表示電圧Ｖｗｔを印加した場合には、液晶分子ｍの長軸が明視方向Ｌに向かって傾き、共通電極２３３と平行に近い向きに配向する。
【００３４】
ここで、明視方向Ｌとは、液晶素子２３０に対して電圧を印加した場合に液晶分子ｍが傾く方向のうち、表示パネル１０と平行な成分を表す方向である。明視方向Ｌは、一対の基板において液晶に面する側に形成された配向膜のラビング方向、あるいは蒸着方向に沿って特定される。本実施形態では、明視方向Ｌは、表示パネル１０と垂直な方向から見た場合に、表示パネル１０の左下から右上へと向かう方向を想定する。
【００３５】
前述の通り、ある画素Ｐｘに対して、データ電圧ＶＤを供給した場合に画素電極２３１と共通電極２３３との間に生じる縦電界によって、当該画素Ｐｘの液晶２３２を構成する液晶分子ｍは駆動制御される。
しかし、近年の液晶装置の小型化、高精度化に伴い、画素Ｐｘの間隔が狭くなっているため、隣り合う２つの画素Ｐｘに対して供給されるデータ電圧ＶＤの間の電位差が大きい場合には、これら２つの画素Ｐｘの画素電極２３１の間に、共通電極２３３に対して平行な向きの横電界が生じる場合がある。
【００３６】
液晶分子ｍは、縦電界によって明視方向Ｌ側に傾くように制御されるが、横電界の影響により明視方向Ｌとは逆の向きに傾く場合がある。このような配向の乱れた状態の液晶分子ｍに対しては、縦電界による配向状態の制御が困難となる。このような配向不良となった液晶分子ｍの存在する領域がリバースチルトドメインである。リバースチルトドメインが形成された画素Ｐｘは、液晶分子ｍがデータ電圧ＶＤの規定する配向状態とはならないため、表示すべき階調とは異なる階調が表示される。その結果、表示パネル１０の表示品質は低下する。
【００３７】
ある画素Ｐｘの画素電極２３１に印加される電圧が黒表示電圧Ｖｂｋ等の小さい電圧である場合、当該画素Ｐｘ液晶分子ｍは、縦電界による規制力が及ばない不安定な状態となり、そのため、横電界による影響を受けやすくなる。さらにこの場合、ある画素Ｐｘの画素電極２３１に印加される電圧と、当該画素の隣りの画素Ｐｘの画素電極２３１に印加される電圧との電位差が大きくなるため、これらの２つの画素Ｐｘの間に生じる横電界も大きくなる。
従って、ある画素Ｐｘの液晶素子２３０に印加される電圧が黒表示電圧Ｖｂｋ等の小さな電圧であり、且つ、当該画素Ｐｘの隣りの画素Ｐｘの液晶素子２３０に印加される電圧が白表示電圧Ｖｗｔ等の大きな電圧である場合、これら２つの画素Ｐｘの間に生ずる横電界の影響により、液晶分子ｍの配向が乱され、リバースチルトドメインが生じやすくなる。
【００３８】
図５を参照しながら、リバースチルトドメインが発生する箇所、及びリバースチルトドメインが発生した場合の液晶分子ｍの動きについての詳細を説明する。
図５（Ａ）は、縦４行×横４列の１６個の画素Ｐｘがある１フレームにおいて表示する階調と、これら１６個の画素Ｐｘにおいて発生するリバースチルトドメインについて示した図である。ここで、白く表示された画素Ｐｘは、液晶素子２３０に白表示電圧Ｖｗｔ等の大きい電圧が印加された明画素Ｐｘｗであり、黒く表示された画素Ｐｘは、液晶素子２３０に黒表示電圧Ｖｂｋ等の小さい電圧が印加された暗画素Ｐｘｂである。前述の通り、明画素Ｐｘｗの液晶分子ｍは明視方向Ｌ側に配向し、暗画素Ｐｘｂの液晶分子ｍは図面に垂直な方向に配向している。
【００３９】
図５（Ｂ）は、図５（Ａ）に示された１６個の画素Ｐｘを、４個の画素Ｐｘ１〜Ｐｘ４の対角線を通る直線α〜βで切断した断面を描いた模式図である。ここで、画素Ｐｘ４は白表示電圧Ｖｗｔ等の大きい電圧が印加された明画素Ｐｘｗであり、画素Ｐｘ１、Ｐｘ２、及び、Ｐｘ３は黒表示電圧Ｖｂｋ等の小さい電圧が印加された暗画素Ｐｘｂである。
図５（Ｂ）に示す通り、暗画素Ｐｘ３の画素電極２３１と、明画素Ｐｘ４の画素電極２３１との間には横電界が存在する。この横電界の影響により、画素Ｐｘ３及びＰｘ４の間に存在する液晶分子ｍは、明視方向Ｌとは逆向きに傾き配向が乱れた状態となり、リバースチルトドメインが形成される。そして、液晶分子ｍが配向不良となった場合、当該液晶分子ｍが本来の明視方向Ｌ側に傾く状態に戻るまでは一定の時間を要するため、リバースチルトドメインは一定の期間存続することになる。
このように、リバースチルトドメインは、画素Ｐｘ３と画素Ｐｘ４との境界近傍、すなわち、暗画素Ｐｘｂと明画素Ｐｘｗが隣り合う場合の当該２つの画素Ｐｘの境界において、発生する可能性が高い。
【００４０】
図６は、表示パネル１０のＶＴ特性を表す曲線ＶＴと、その一部分を拡大した図である。
以下では、図６に示すように、液晶素子２３０に第１閾値電圧ＶｔｈＬ以下の低電圧ＶＬが印加される画素Ｐｘを暗画素Ｐｘｂと称し、液晶素子２３０に第２閾値電圧ＶｔｈＨ以上の高電圧ＶＨが印加される画素Ｐｘを明画素Ｐｘｗと称する。そして、暗画素Ｐｘｂ及び明画素Ｐｘｗが互いに隣り合う場合に、これら２つの画素Ｐｘの間には、リバースチルトドメインが生じる可能性が高いものと看做す。
図６に示すように、第２閾値電圧ＶｔｈＨは、第１閾値電圧ＶｔｈＬよりも大きい電圧である。第１閾値電圧ＶｔｈＬ及び第２閾値電圧ＶｔｈＨは、これらの電圧のそれぞれを、互いに隣り合う２つの画素Ｐｘの液晶素子２３０に印加するときにリバースチルトドメインが発生する可能性が高くなる電圧であれば、どのような値の電圧であってもよい。
本実施形態では、光学的飽和電圧Ｖｓａｔを第２閾値電圧ＶｔｈＨとする。光学的飽和電圧Ｖｓａｔとは、（社）電子情報技術産業協会が制定した「液晶表示パネル及びその構成材料の測定方法」に関する規格ＪＥＩＴＡ ＥＤ-２５２１Ｂによれば、画素の相対透過率が９０％となるときの印加電圧である。また、本実施形態では、第１閾値電圧ＶｔｈＬを、画素の相対透過率が、０．１％となるときの印加電圧とする。
【００４１】
リバースチルトドメインが発生した後、長期間に渡って存続する場合には、表示上の不具合がユーザに視認される。以下、図７を参照しつつ、リバースチルトドメインが発生した後、長期間に渡って存続する場合について、説明する。
図７は、第Ｋフレーム（Ｋは１以上の自然数）に発生したリバースチルトドメインの、その後第Ｋ＋３フレームまでの４フレームの間における変化を説明する図である。なお、図７では、暗画素Ｐｘｂを黒色で表示し、明画素Ｐｘｗを白色で表示し、リバースチルトドメインを斜線で表示している。
図７のように画像が連続的に変化する場合、すなわち、暗画素Ｐｘｂが１フレームに１画素ずつ右にスクロールし、当該暗画素Ｐｘｂに隣り合う明画素Ｐｘｗも１フレームに１画素ずつ右にスクロールする場合、リバースチルトドメインは、徐々に拡大し、長期にわたり残存する。
【００４２】
具体的には、第Ｋフレームにおいて、画素Ｐｘ５の左辺及び下辺の近傍でリバースチルトドメインが発生し、次に、第Ｋ＋１フレームにおいて、画素Ｐｘ６の左辺及び下辺近傍でリバースチルトドメインが発生する。そして、第Ｋフレームで発生したリバースチルトドメインと、第Ｋ＋１で発生したリバースチルトドメインとが結合して、一つの領域を形成する。同様に、第Ｋ＋２フレーム及び第Ｋ＋３フレームにおいて、リバースチルトドメインが新たに発生し、これらが、第Ｋフレーム及び第Ｋ＋１フレームにおいて発生したリバースチルトドメインと結合する。その結果、リバースチルトドメインが横方向に拡大し、本来白が表示されるべき画素Ｐｘに横一列の黒線（横線）が表示される。
【００４３】
リバースチルトドメインが形成される領域に存在する液晶分子ｍは、配向の乱れた状態を保つように互いに支え合う。この、配向の乱れた液晶分子ｍが互いに支え合う力は、図７のように、複数のリバースチルトドメインが結合しその領域が広がるにつれて強力になる。従って、複数のリバースチルトドメインが結合して形成される横線は、長期間にわたって残存することになる。この場合には、表示品位が大きく低下することになる。
【００４４】
前述の通り、暗画素Ｐｘｂは、液晶素子２３０に第１閾値電圧ＶｔｈＬ以下の低電圧ＶＬが印加されるため、縦電界による規制力が弱く、液晶分子ｍが不安定な状態にある。そして、暗画素Ｐｘｂと明画素Ｐｘｗとが隣り合う場合、暗画素Ｐｘｂと明画素Ｐｘｗとの間に生じる横電界により、２つの画素Ｐｘの境界に位置する液晶分子ｍの配向が乱され、リバースチルトドメインが発生する。
【００４５】
従って、明画素Ｐｘｗに隣り合う暗画素Ｐｘｂに対して画像データＶＩＤＥＯが指定する階調に対応する電圧（以下、画像データＶＩＤＥＯが画素Ｐｘに指定する階調に対応する電圧を、「指定電圧」と称する場合がある）を、当該暗画素Ｐｘｂの液晶素子２３０にそのまま印加せずに、指定電圧を補正して、指定電圧よりも一定程度大きい電圧を印加することにより、当該暗画素Ｐｘｂの縦電界を大きくし、当該暗画素Ｐｘｂの液晶分子ｍを安定させることができる。これにより、液晶分子ｍに作用する横電界も小さくすることも可能となる。
すなわち、暗画素Ｐｘｂに対して画像データＶＩＤＥＯが指定する階調に対応する指定電圧を補正した、指定電圧よりも大きい電圧を、当該暗画素Ｐｘｂの液晶素子２３０に印加することにより、リバースチルトドメインの発生する可能性を低減させることができる。
【００４６】
ところで、画素Ｐｘの備える画素電極２３１及び共通電極２３３の間の距離である電極間距離ＬＨ（図４（Ｂ）参照）は、表示領域２０に設けられる複数の画素Ｐｘの間で、互いに異なる長さとなることがある。表示パネル１０の製造工程では、半導体プロセスの誤差等により、全ての画素Ｐｘについて電極間距離ＬＨを設計値と一致させるが困難だからである。
そして、液晶素子２３０に対して、ある一定の電圧を印加する場合であっても、電極間距離ＬＨが長くなるほど、画素電極２３１及び共通電極２３３の間に生じる縦電界は小さくなり、逆に、電極間距離ＬＨが短くなるほど、当該縦電界は大きくなる。
よって、指定電圧と、一定の大きさの電圧（例えば、第１閾値電圧ＶｔｈＬ）とを加算した電圧を、明画素Ｐｘｗに隣り合う暗画素Ｐｘｂの液晶素子２３０に対して印加する場合、当該暗画素Ｐｘｂの電極間距離ＬＨが設計値よりも長ければ、補正が不十分となり、設計値よりも短ければ、過補正となる。
補正が不十分の場合には、リバースチルトドメインを有効に防止できず、リバースチルトドメインによる表示品位の低下を防止できない可能性が高い。一方、過補正の場合には、当該暗画素Ｐｘｂが本来表示すべき階調とは異なる階調を表示していることが、観察者に視認される可能性が高くなり、表示品位が低下する可能性が高くなる。
【００４７】
そこで、本実施形態では、明画素Ｐｘｗと隣り合う暗画素Ｐｘｂに対する指定電圧に対して、当該暗画素Ｐｘｂの電極間距離ＬＨに応じた大きさの補正電圧Ｖｏｆｆを決定し、当該補正電圧Ｖｏｆｆと指定電圧とを加算した電圧を、当該暗画素Ｐｘｂに対して印加する。
これにより、互いに隣り合う暗画素Ｐｘｂ及び明画素Ｐｘｗの間でリバースチルトドメインの発生を防止することが可能となるのと同時に、補正に伴う暗画素Ｐｘｂの階調の変化が観察者に視認される可能性を小さく抑えることができる。
【００４８】
なお、暗画素Ｐｘｂに対して補正を行う場合であっても、暗画素Ｐｘｂと隣り合う明画素Ｐｘｗの液晶素子２３０に大きい電圧（例えば、白表示電圧Ｖｗｔ相当の電圧）が印加される場合には、これら２つの画素間には大きな横電界が発生することになるため、リバースチルトドメインの発生を完全に防止することはできない場合がある。
例えば、図８（Ａ）に示すように、明画素Ｐｘｗと隣り合う暗画素Ｐｘｂに対して補正を行う場合に、当該補正の行われた暗画素Ｐｘｂ（以下、補正の行われた暗画素Ｐｘｂを、暗画素Ｐｘｃと表現し、図において「Ｃ」の符号で表すことがある）においてもリバースチルトドメインが生じることがある。
【００４９】
しかし、補正の行われた暗画素Ｐｘｃにおいて発生するリバースチルトドメインは、図５（Ａ）のような補正がなされない場合に発生するリバースチルトドメインと比較して、小さな規模に抑えられる。すなわち、補正を行うことで、仮にリバースチルトドメインが発生しても、その影響を最小限に留めることができる。図８（Ｂ）に示すように、暗画素Ｐｘｃ（画素Ｐｘ３）の画素電極２３１に補正電圧Ｖｏｆｆが印加する場合、画素Ｐｘ３には縦電界が生じると共に、当該画素Ｐｘ３と隣りあう明画素Ｐｘｗ（Ｐｘ４）との間に生じる横電界の大きさを補正が行われない場合に比べて小さく抑えることが可能になるためである。
そして、補正がなされた画素Ｐｘにおいてリバースチルトドメインは規模が小さいため、その後、他の画素Ｐｘで発生するリバースチルトドメインと結合する可能性は低く、複数のリバースチルトドメインが結合した横線が表示される可能性は低い。そのため、仮にリバースチルトドメインが発生しても、表示品位の低下を小さく抑えることができる。
【００５０】
図９は、画像信号処理回路７０の構成を示すブロック図である。画像信号処理回路７０は、画像データＶＩＤＥＯに対して補正を行うことで画像信号Ｖｉｄを生成し、当該画像信号ＶｉｄをＤＡ変化して、アナログの表示信号Ｖｘを生成する。
画像信号処理回路７０は、画像データＶＩＤＥＯに基づいて第１信号Ｖ１を生成するγ補正部７１と、第１信号Ｖ１に基づいて第２信号Ｖ２を生成する遅延回路７２と、第１信号Ｖ１に基づいて判定値Ｑを生成する判定部７３と、判定値Ｑと第２信号Ｖ２とに基づいて画像信号Ｖｉｄを生成する生成部７４と、画像信号Ｖｉｄに基づいて表示信号Ｖｘを生成するＤ／Ａ変換部７５と、記憶部７６とを備える。
【００５１】
γ補正部７１は、上位装置から画像データＶＩＤＥＯが入力されると、表示パネル１０のＶＴ特性を示すルックアップテーブルを参照して画像データＶＩＤＥＯに対するガンマ補正を行い、画像データＶＩＤＥＯが指定する各々の画素の階調に対応する電圧の値を第１信号Ｖ１として出力する。なお、ＶＴ特性を示すルックアップテーブルは、例えば、γ補正部７１に予め設定される。
遅延回路７２は、γ補正部７１から供給される第１信号Ｖ１を、走査制御回路６０から供給されるドットクロック信号Ｄｃｌｋ等の制御信号に従って所定時間遅延させて第２信号Ｖ２を生成しこれを出力する。第２信号Ｖ２の詳細については後述する。
【００５２】
判定部７３は、γ補正部７１から供給される第１信号Ｖ１を蓄積し、蓄積されている第１信号Ｖ１を解析することで、互いに隣接する暗画素Ｐｘｂ及び明画素Ｐｘｗが存在するか否かを判定する。
以下、判定部７３の動作の詳細について説明する。
【００５３】
判定部７３は、まず、第１信号Ｖ１が第ｍ行第ｎ列の画素Ｐｘ［ｍ］［ｎ］（「第１画素」の一例）に対して指定する電圧を電圧Ｖ１［ｍ］［ｎ］（「第１指定電圧」の一例）として、電圧Ｖ１［ｍ］［ｎ］が、第１閾値電圧ＶｔｈＬ以下であるか否かを判定する。以下、当該判定を、第１の判定と称する。
第１の判定における判定結果が否定である場合、判定部７３は、判定値Ｑに、判定結果が否定であることを示す値、例えば「０」を設定して、これを出力する。
【００５４】
一方、第１の判定における判定結果が肯定である場合、すなわち、画素Ｐｘ［ｍ］［ｎ］が暗画素Ｐｘｂである場合、判定部７３は、第ｍ行第ｎ＋１列の画素Ｐｘ［ｍ］［ｎ＋１］に対して第１信号Ｖ１が指定する電圧Ｖ１［ｍ］［ｎ＋１］、第ｍ行第ｎ−１列の画素Ｐｘ［ｍ］［ｎ−１］に対して第１信号Ｖ１が指定する電圧Ｖ１［ｍ］［ｎ−１］、第ｍ＋１行第ｎ列の画素Ｐｘ［ｍ＋１］［ｎ］に対して、第１信号Ｖ１が指定する電圧Ｖ１［ｍ＋１］［ｎ］、及び、第ｍ−１行第ｎ列の画素Ｐｘ［ｍ−１］［ｎ］に対して第１信号Ｖ１が指定する電圧Ｖ１［ｍ−１］［ｎ］、の４つの電圧のうち何れか１つ以上が、第２閾値電圧ＶｔｈＨ以上であるか否かを判定する。以下、当該判定を、第２の判定と称する。
【００５５】
第２の判定における判定結果が否定である場合、すなわち、暗画素Ｐｘｂである画素Ｐｘ［ｍ］［ｎ］と隣り合う画素Ｐｘ（「第２画素」の一例）に、明画素Ｐｘｗが存在しない場合、判定部７３は、判定値Ｑに、判定結果が否定であることを示す値「０」を設定して、これを出力する。
一方、第２の判定における判定結果が肯定である場合、すなわち、暗画素Ｐｘｂである画素Ｐｘ［ｍ］［ｎ］と隣り合う４つの画素Ｐｘのうち、１以上の画素が明画素Ｐｘｗである場合、判定部７３は、判定値Ｑに、判定結果が肯定であることを示す値、例えば「１」を設定して、これを出力する。
【００５６】
なお、画素Ｐｘ［ｍ］［ｎ］に隣り合う画素Ｐｘに対して第１信号Ｖ１が指定する電圧を、「第２指定電圧」と称する場合がある。
また、画像データＶＩＤＥＯが画素Ｐｘ［ｍ］［ｎ］に対して指定する階調を、「第１階調」と称し、画像データＶＩＤＥＯが画素Ｐｘ［ｍ］［ｎ］と隣り合う画素Ｐｘに対して指定する階調を、「第２階調」と称する場合がある。
【００５７】
生成部７４は、判定部７３が出力する判定値Ｑに基づいて、第２信号Ｖ２を補正して、画像信号Ｖｉｄを生成する。
ここで、第２信号Ｖ２は、判定部７３による判定に必要な時間だけ、第１信号Ｖ１を遅延させた信号である。より具体的には、第２信号Ｖ２は、画素Ｐｘ［ｍ］［ｎ］が暗画素Ｐｘｂであり且つ画素Ｐｘ［ｍ］［ｎ］と隣り合う明画素Ｐｘｗが存在するか否かを判定部７３が判定するのに必要な期間だけ、第１信号Ｖ１を遅延させた信号である。すなわち、第１信号Ｖ１が画素Ｐｘ［ｍ］［ｎ］に対して指定する電圧Ｖ１［ｍ］［ｎ］は、第２信号Ｖ２が画素Ｐｘ［ｍ］［ｎ］に対して指定する電圧Ｖ２［ｍ］［ｎ］と等しい。
以下、生成部７４の動作の詳細について説明する。
【００５８】
生成部７４は、判定部７３の出力する判定値Ｑが「０」である場合、第２信号Ｖ２が画素Ｐｘ［ｍ］［ｎ］に対して指定する電圧Ｖ２［ｍ］［ｎ］を、画像信号Ｖｉｄが画素Ｐｘ［ｍ］［ｎ］に対して指定する電圧（以下、「第１印加電圧」と称する場合がある）として決定することで、画像信号Ｖｉｄを生成し、これを出力する。
【００５９】
一方、判定部７３の出力する判定値Ｑが「１」である場合、生成部７４は、まず、第２信号Ｖ２が第ｍ行第ｎ列の画素Ｐｘ［ｍ］［ｎ］に対して指定する電圧Ｖ２［ｍ］［ｎ］を補正するための補正電圧Ｖｏｆｆ［ｍ］［ｎ］を、当該画素Ｐｘ［ｍ］［ｎ］の表示領域２０における配置位置に基づいて決定する。
次に、生成部７４は、電圧Ｖ２［ｍ］［ｎ］と、補正電圧Ｖｏｆｆ［ｍ］［ｎ］とを加算した電圧を、画像信号Ｖｉｄが画素Ｐｘ［ｍ］［ｎ］に対して指定する電圧（つまり、「第１印加電圧」）として決定することで、画像信号Ｖｉｄを生成し、これを出力する。
なお、判定部７３の出力する判定値Ｑが「１」である場合、生成部７４は、画素Ｐｘ［ｍ］［ｎ］に隣り合う明画素Ｐｘｗに対して第２信号Ｖ２が指定する電圧Ｖ２を、画素Ｐｘ［ｍ］［ｎ］に隣り合う明画素Ｐｘｗに対して画像信号Ｖｉｄが指定する電圧（以下、「第２印加電圧」）として決定することで、画像信号Ｖｉｄを生成し、これを出力する。
【００６０】
以下において、生成部７４が補正電圧Ｖｏｆｆを決定する処理、及び、当該処理の前提となる事前処理について、図１０〜図１６を参照しつつ説明する。具体的には、図１０〜図１３は、事前処理について説明するための図であり、図１４〜図１６は、生成部７４が補正電圧Ｖｏｆｆを決定する処理について説明するための図である。
なお、図１０〜図１６では、説明の便宜上、表示領域２０が、縦１５行×横１５列の２２５個の画素Ｐｘを備える場合を例示している。
【００６１】
本実施形態に係る表示装置１は、その製造工程または検査工程において、表示装置１の検査を行う検査装置を用いて、表示装置１が備える複数の画素Ｐｘのうち一部の画素Ｐｘである代表画素Ｐｄの電極間距離ＬＨが測定される。以下、代表画素Ｐｄの電極間距離ＬＨを、「代表電極間距離」と称する場合がある。
そして、検査装置を用いて測定された代表画素Ｐｄの電極間距離ＬＨは、当該代表画素Ｐｄの表示領域２０における位置（以下、「代表位置」と称する場合がある）と関連付けられた情報（以下、「代表電極間距離情報」と称する場合がある）として、当該検査装置に備えられた情報記録部、または、当該検査装置の結果を記録するための外部記録媒体等に記録される。
【００６２】
図１０は、２２５個の画素Ｐｘから選択された代表画素Ｐｄを示す図である。図１０では、２２５個の画素Ｐｘの中から、９個の代表画素Ｐｄ１〜Ｐｄ９が選択された場合を例示している。
図１１は、図１０において選択された代表画素Ｐｄ１〜Ｐｄ９に係る代表電極間距離情報が記録された代表電極間距離情報テーブルＴＢＬ１のデータ構成の一例を示す図である。
代表電極間距離情報テーブルＴＢＬ１には、代表画素Ｐｄと１対１に対応する１または複数のレコードが記録されている。図１１に示す例では、代表画素Ｐｄ１〜Ｐｄ９と１対１に対応する９個のレコードが記録されている。
各レコードには、代表画素Ｐｄを一意に識別するための代表画素ＩＤと、当該代表画素Ｐｄの位置（つまり、当該代表画素Ｐｄが表示領域２０において何行目、何列目に位置するか）を表す代表位置情報と、当該代表画素Ｐｄの電極間距離ＬＨを表す代表電極間距離と、が記録されている。
なお、本実施形態では、図１０に示すように、代表画素Ｐｄは格子状に配置されるように選択されていることとする。図１０に示すように代表画素Ｐｄが格子状に配置されている場合で、且つ、代表画素Ｐｄの位置が予め決まっている場合には、代表電極間距離情報は、図１２に示すように、代表画素Ｐｄの電極間距離ＬＨのみを有する情報であってもよい。
【００６３】
また、本実施形態では、画素Ｐｘの電極間距離ＬＨと、当該画素Ｐｘに対して第２信号Ｖ２が指定する電圧の値を補正する場合に当該補正に用いられる補正値として適した補正電圧Ｖｏｆｆと、を関連付けた情報である、距離補正電圧対応情報が、予め用意されている。この代表電極間距離情報は、シミュレーション、または、実験等により求められる情報であり、前記検査装置、または、外部記録媒体等に記憶されている。
【００６４】
図１３は、距離補正電圧対応情報が記録された距離補正電圧対応情報テーブルＴＢＬ２のデータ構成の一例である。
距離補正電圧対応情報テーブルＴＢＬ２には、複数のレコードが記録されている。１つのレコードには、画素Ｐｘの電極間距離ＬＨと、当該画素Ｐｘに対して第２信号Ｖ２が指定する電圧の値を補正する場合に当該補正に用いられる補正値として適した補正電圧Ｖｏｆｆと、が記録されている。
例えば、図１３に示す例の場合、ある画素Ｐｘの電極間距離が１．９０μｍであれば、補正電圧Ｖｏｆｆを０．０５Ｖとすることで、リバースチルトドメインの発生を防止することができるとともに、補正による画素Ｐｘの階調の変化が観察者に視認されることを防止することもできる。
【００６５】
そして、本実施形態では、代表電極間距離情報テーブルＴＢＬ１に記録されている代表電極間距離情報と、距離補正電圧対応情報テーブルＴＢＬ２に記録されている距離補正電圧対応情報と、に基づいて、代表補正電圧情報が予め生成される。
ここで、代表補正電圧情報とは、代表画素Ｐｄの位置（すなわち、代表位置）を表す代表位置情報と、当該代表位置に位置する代表画素Ｐｄに対して第２信号Ｖ２が指定する電圧の値を補正する場合に当該補正に用いられる補正値として適した補正電圧Ｖｏｆｆと、を関連付けた情報である。
【００６６】
この代表補正電圧情報は、記憶部７６に格納された代表補正電圧情報テーブルＴＢＬ３に記録されている。
図１４は、代表補正電圧情報が記録された代表補正電圧情報テーブルＴＢＬ３のデータ構成の一例である。
代表補正電圧情報テーブルＴＢＬ３には、代表画素Ｐｄと１対１に対応するレコードが記録されている。この例では、代表画素Ｐｄ１〜Ｐｄ９と１対１に対応する９個のレコードが記録されている。
各レコードには、代表画素Ｐｄを一意に識別するための代表画素ＩＤと、当該代表画素Ｐｄの位置を表す代表位置情報と、当該代表画素Ｐｄに対して第２信号Ｖ２が指定する電圧の値の補正において用いるのに適した補正電圧Ｖｏｆｆと、が記録されている。
なお、代表画素Ｐｄが図１０に示すように格子状に配置され、且つ、代表画素Ｐｄの位置が予め決まっている場合には、代表補正電圧情報は、図１５に示すように、代表画素Ｐｄ１〜Ｐｄ９のそれぞれに対応する補正電圧Ｖｏｆｆのみを有する情報であってもよい。
【００６７】
生成部７４は、代表補正電圧情報テーブルＴＢＬ３に記憶されている代表補正電圧情報と、画素Ｐｘ［ｍ］［ｎ］の表示領域２０における配置位置（第ｍ行及び第ｎ列に配置されていること）と、に基づいて、補正電圧Ｖｏｆｆ［ｍ］［ｎ］を決定する。
具体的には、生成部７４は、画素Ｐｘ［ｍ］［ｎ］が、図１０に示すような４つの代表画素Ｐｄに間の領域Ａｒｅａ１に位置する場合、代表補正電圧情報のうち、当該４つの代表画素Ｐｄに対応する４つの補正電圧Ｖｏｆｆを線形補完することで、補正電圧Ｖｏｆｆ［ｍ］［ｎ］を算出する。
ここで、領域Ａｒｅａ１とは、図１２に示すように、表示領域２０に設けられる複数の画素Ｐｘから、代表画素Ｐｄのみを抽出したときに、上下左右方向に互いに隣り合う４つの代表画素Ｐｄにより区画される領域である。
【００６８】
なお、４つの代表画素Ｐｄに対応する４つの補正電圧Ｖｏｆｆを線形補完する処理とは、以下のような処理である。
すなわち、本実施形態では、領域Ａｒｅａ１において、互いに左右方向に隣り合う２つの画素Ｐｘに対応する２つの補正電圧Ｖｏｆｆの差分値は全て等しい、という前提を置く。また、本実施形態では、領域Ａｒｅａ１において、互いに上下方向に隣り合う２つの画素Ｐｘに対応する２つの補正電圧Ｖｏｆｆの差分値は全て等しい、という前提を置く。そして、当該２つの前提の下で、領域Ａｒｅａ１を形成する４つの代表画素Ｐｄに対応する４つの補正電圧Ｖｏｆｆから、画素Ｐｘ［ｍ］［ｎ］に対応する補正電圧Ｖｏｆｆ［ｍ］［ｎ］を算出する。
【００６９】
より詳細には、領域Ａｒｅａ１を区画する４つの代表画素Ｐｄが、それぞれ、第ｓ行第ｔ列、第ｕ行第ｔ列、第ｓ行第ｖ列、及び、第ｕ行第ｖ列、に位置している場合（但し、ｓ及びｕは、１≦ｓ＜ｕ≦Ｍを満たす自然数であり、ｔ及びｖは、１≦ｔ＜ｖ≦Ｎを満たす自然数である）、補正電圧Ｖｏｆｆ［ｍ］［ｎ］は、以下の式（１）〜（３）により算出される。
Ｖｏｆｆ１
＝  ｛Ｖｏｆｆ［ｓ］［ｔ］×（ｕ−ｍ）＋Ｖｏｆｆ［ｕ］［ｔ］×（ｍ−ｓ）｝
÷｛ｕ−ｓ｝
……  式（１）
Ｖｏｆｆ２
＝  ｛Ｖｏｆｆ［ｓ］［ｖ］×（ｕ−ｍ）＋Ｖｏｆｆ［ｕ］［ｖ］×（ｍ−ｓ）｝
÷｛ｕ−ｓ｝
……  式（２）
Ｖｏｆｆ［ｍ］［ｎ］
＝  ｛Ｖｏｆｆ１×（ｖ−ｎ）＋Ｖｏｆｆ２×（ｎ−ｔ）｝
÷｛ｖ−ｔ｝
……  式（３）
【００７０】
図１０に示す例では、領域Ａｒｅａ１を区画する代表画素Ｐｄ１、Ｐｄ２、Ｐｄ４、及び、Ｐｄ５は、それぞれ、第３行第３列、第８行第３列、第３行第８列、及び、第８行第８列に位置している。そのため、例えば、図１６に示す第７行第５列の画素Ｐｘ［７］［５］に対応する補正電圧Ｖｏｆｆ［７］［５］は、上記（１）〜（３）に対して、ｓ＝３、ｕ＝８、ｔ＝３、ｖ＝８、ｍ＝７、及び、ｎ＝５を代入して、以下の式（４）〜（６）のように算出することができる。
Ｖｏｆｆ１
＝  ｛Ｖｏｆｆ［３］［３］×（８−７）＋Ｖｏｆｆ［８］［３］×（７−３）｝
÷｛８−３｝
＝  ｛０．２５＋０．２０×４｝÷５
＝  ０．２１                                          ……  式（４）
Ｖｏｆｆ２
＝  ｛Ｖｏｆｆ［３］［８］×（８−７）＋Ｖｏｆｆ［８］［８］×（７−３）｝
÷｛８−３｝
＝  ｛０．１５＋０．１０×４｝÷５
＝  ０．１１                                          ……  式（５）
Ｖｏｆｆ［７］［５］
＝  ｛Ｖｏｆｆ１×（８−５）＋Ｖｏｆｆ２×（５−３）｝÷｛８−３｝
＝  ｛０．２１×３＋０．１１×２｝÷５
＝  ０．１７                                          ……  式（６）
【００７１】
なお、生成部７４は、画素Ｐｘ［ｍ］［ｎ］が、表示領域２０において代表画素Ｐｄの外側の領域Ａｒｅａ２に位置する場合、代表補正電圧情報のうち、画素Ｐｘ［ｍ］［ｎ］に最も近い代表画素Ｐｄに対応する補正電圧Ｖｏｆｆを、補正電圧Ｖｏｆｆ［ｍ］［ｎ］とする。
例えば、図１０に例示する領域Ａｒｅａ２に位置する画素Ｐｘ［ｍ］［ｎ］に対して、生成部７４は、図１４に示す代表補正電圧情報テーブルＴＢＬ３に記憶されている代表補正電圧情報のうち、代表画素Ｐｄ３に対応する補正電圧Ｖｏｆｆを、補正電圧Ｖｏｆｆ［ｍ］［ｎ］として決定する。
【００７２】
このように、生成部７４は、第２信号Ｖ２を補正して、画像信号Ｖｉｄを生成する。
このため、例えば、図１７（Ａ）に示すように、複数の暗画素Ｐｘｂの周囲を複数の明画素Ｐｘｗが取り囲むような階調を、画像データＶＩＤＥＯが指定しているときに、これを表示領域２０がそのまま表示することによりリバースチルトドメインが発生することを防止することができる。
具体的には、図１７（Ｂ）に示すように、生成部７４が生成する画像信号Ｖｉｄは、表示領域２０の複数の画素Ｐｘのうち、明画素Ｐｘｗと隣り合う暗画素Ｐｘｂ対して、指定電圧を補正電圧Ｖｏｆｆにより補正した電圧を印加電圧として指定する。
このため、暗画素Ｐｘｂ及び明画素Ｐｘｗが隣り合うことに起因するリバースチルトドメインの発生を抑止することが可能となる。
【００７３】
Ｄ／Ａ変換部７５は、デジタル信号である画像信号ＶｉｄをＤＡ変換することで、アナログの表示信号Ｖｘを生成し、これをデータ線駆動回路３２に供給する。
【００７４】
以上のように、本実施形態に係る画像信号処理回路７０は、補正電圧Ｖｏｆｆを、当該補正の対象となる画素Ｐｘの電極間距離ＬＨに対応して決定することで、画像信号Ｖｉｄを生成するため、複数の画素Ｐｘの間で電極間距離ＬＨにばらつきがある場合であっても、リバースチルトドメインの発生を抑止することが可能となる。
加えて、本実施形態に係る画像信号処理回路７０は、補正電圧Ｖｏｆｆを、当該補正の対象となる画素Ｐｘの電極間距離ＬＨに対応して決定することで、画像信号Ｖｉｄを生成するため、補正により生じる階調の変化が観察者に視認される可能性を低く抑えることが可能となる。
【００７５】
＜Ｂ：第２実施形態＞
上述した第１実施形態では、代表補正電圧情報に基づいて、補正電圧Ｖｏｆｆを決定するものであった。これに対して、第２実施形態では、代表電極間距離情報及び距離補正電圧対応情報に基づいて、補正電圧Ｖｏｆｆを決定する。
以下、図１８を参照しつつ、第２実施形態に係る画像信号処理回路７０ａについて説明する。なお、以下に例示する各形態において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
【００７６】
第２実施形態に係る表示装置１は、画像信号処理回路７０の代わりに画像信号処理回路７０ａを備える点を除き、第１実施形態に係る表示装置１と同様に構成されている。
図１８は、第２実施形態に係る画像信号処理回路７０ａの構成を示すブロック図である。画像信号処理回路７０ａは、代表補正電圧情報テーブルＴＢＬ３の代わりに代表電極間距離情報テーブルＴＢＬ１及び距離補正電圧対応情報テーブルＴＢＬ２が記憶部７６に格納されている点、及び、生成部７４の代わりに生成部７４ａを備える点を除き、第１実施形態に係る画像信号処理回路７０と同様に構成されている。
【００７７】
生成部７４ａは、まず、代表電極間距離情報テーブルＴＢＬ１に記憶されている代表電極間距離情報と、画素Ｐｘ［ｍ］［ｎ］の表示領域２０における配置位置と、に基づいて、画素Ｐｘ［ｍ］［ｎ］の電極間距離ＬＨを算出する。
具体的には、代表画素Ｐｄの電極間距離ＬＨを線形補完することにより、画素Ｐｘ［ｍ］［ｎ］の電極間距離ＬＨを算出する。すなわち、例えば、上述した式（１）〜式（３）において、画素Ｐｘ［ｍ］［ｎ］の補正電圧Ｖｏｆｆ［ｍ］［ｎ］と代表画素Ｐｄの補正電圧Ｖｏｆｆとを、画素Ｐｘ［ｍ］［ｎ］の電極間距離ＬＨと代表画素Ｐｄの電極間距離ＬＨとに置き換えることで、画素Ｐｘ［ｍ］［ｎ］の電極間距離ＬＨを算出する。
【００７８】
次に、生成部７４ａは、算出した画素Ｐｘ［ｍ］［ｎ］の電極間距離ＬＨと、距離補正電圧対応情報テーブルＴＢＬ２に記憶されている距離補正電圧対応情報と、に基づいて、画素Ｐｘ［ｍ］［ｎ］に対応する補正電圧Ｖｏｆｆ［ｍ］［ｎ］を決定する。
そして、生成部７４は、決定した補正電圧Ｖｏｆｆ［ｍ］［ｎ］に基づいて、第２信号Ｖ２を補正して、画像信号Ｖｉｄを生成する。
【００７９】
＜Ｃ：第３実施形態＞
上述した第１実施形態及び第２実施形態は、代表画素Ｐｄの電極間距離ＬＨ（代表電極間距離情報）に基づいて定められる代表補正電圧情報を用いて、画像信号Ｖｉｄを生成するものであった。これに対して、第３実施形態では、後述する階調補正情報及び階調補正電圧対応情報を用いて、画像信号Ｖｉｄを生成する。
以下、図１９〜図２２を参照しつつ、第３実施形態に係る画像信号処理回路７０ｂについて説明する。なお、以下に例示する各形態において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
【００８０】
第３実施形態に係る表示装置１は、画像信号処理回路７０の代わりに画像信号処理回路７０ｂを備える点を除き、第１実施形態に係る表示装置１と同様に構成されている。
図１９は、第３実施形態に係る画像信号処理回路７０ｂの構成を示すブロック図である。画像信号処理回路７０ｂは、代表補正電圧情報テーブルＴＢＬ３の代わりに階調補正情報が記録された階調補正情報テーブルＴＢＬ４及び階調補正電圧対応情報が記録された階調補正電圧対応情報テーブルＴＢＬ５が記憶部７６に格納されている点と、生成部７４の代わりに生成部７４ｂを備える点と、を除き、第１実施形態に係る画像信号処理回路７０と同様に構成されている。
【００８１】
ここで、階調補正情報とは、表示領域２０に配置された画素Ｐｘの液晶素子２３０に所定の電圧を印加した場合に、当該画素Ｐｘが実際に表示する階調と当該画素Ｐｘが本来表示すべき階調との誤差を解消するために前記所定の電圧を補正する際に用いられる階調補正電圧と、当該画素Ｐｘの表示領域２０における配置位置と、を対応付けた情報である。
【００８２】
この階調補正情報は、表示装置の製造工程または検査工程において、予め生成される情報である。
階調補正情報は、具体的には、以下のようにして生成することができる。
まず、表示領域２０が備える複数の画素Ｐｘのそれぞれの液晶素子２３０に対して、所定の電圧を印加する。表示領域２０の備える複数の画素Ｐｘは、液晶素子２３０に所定の電圧が印加されると、本来表示すべき階調とは異なる階調を表示することがある。
次に、画素Ｐｘが本来表示すべき階調とは異なる階調を表示する場合、当該画素Ｐｘが本来表示すべき階調を表示できるように、当該画素Ｐｘの液晶素子２３０に印加する電圧を調整する。その結果、画素Ｐｘに本来表示すべき階調を表示させることができる印加電圧（以下、最適電圧と称する場合がある）を求めることができる。
この最適電圧と、前記所定の電圧との差分が、階調補正電圧である。
【００８３】
上述のとおり、画素Ｐｘの電極間距離ＬＨが設計値よりも短い場合には、縦電界が強くなるため、画素Ｐｘの液晶素子２３０に所定の電圧を印加しても、実際には所定の電圧よりも大きい電圧が印加されてしまうことがある。そのため、画素Ｐｘの電極間距離ＬＨが設計値よりも短い場合には、階調補正電圧は負の値となる。
逆に、画素Ｐｘの電極間距離ＬＨが設計値よりも長い場合には、縦電界が弱くなるため、画素Ｐｘの液晶素子２３０に所定の電圧を印加しても、実際には所定の電圧よりも小さい電圧が印加されてしまうことがある。そのため、画素Ｐｘの電極間距離ＬＨが設計値よりも長い場合には、階調補正電圧は正の値となる。
このように、階調補正電圧は、画素Ｐｘの電極間距離ＬＨに応じて、その大きさを変化させる電圧として定められることになる。
一方、上述のとおり、画素Ｐｘの補正電圧Ｖｏｆｆは、当該画素Ｐｘの電極間距離ＬＨに基づいて定められる。よって、画素Ｐｘの階調補正電圧に基づいて、当該画素Ｐｘの補正電圧Ｖｏｆｆを定めることができる。
【００８４】
階調補正電圧対応情報とは、表示領域２０に配置された画素Ｐｘの階調補正電圧と、当該画素Ｐｘに対して第２信号Ｖ２が指定する電圧の値を補正する場合に当該補正に用いられる補正値として適した補正電圧Ｖｏｆｆと、を対応付けた情報である。
この階調補正電圧対応情報は、表示装置の製造工程または検査工程において、予め生成される情報であり、シミュレーション、または、実験等により求められる情報である。
【００８５】
図２０は、階調補正情報が記録された階調補正情報テーブルＴＢＬ４のデータ構成の一例である。
階調補正情報テーブルＴＢＬ４には、代表画素Ｐｄと１対１に対応するレコードが記録されている。この例では、代表画素Ｐｄ１〜Ｐｄ９と１対１に対応する９個のレコードが記録されている。各レコードには、代表画素Ｐｄを一意に識別するための代表画素ＩＤと、当該代表画素Ｐｄの位置を表す代表位置情報と、当該代表画素Ｐｄの階調補正電圧と、が記録されている。
なお、代表画素Ｐｄが図１０に示すように格子状に配置され、且つ、代表画素Ｐｄの位置が予め決まっている場合には、階調補正情報は、図２１に示すように、代表画素Ｐｄ１〜Ｐｄ９のそれぞれに対応する階調補正電圧のみを有する情報であってもよい。
【００８６】
図２２は、階調補正電圧対応情報が記録された階調補正電圧対応情報テーブルＴＢＬ５のデータ構成の一例である。
階調補正電圧対応情報テーブルＴＢＬ５には、複数のレコードが記録されている。１つのレコードには、画素Ｐｘの階調補正電圧と、当該画素Ｐｘに対して第２信号Ｖ２が指定する電圧の値を補正する場合に当該補正に用いられる補正値として適した補正電圧Ｖｏｆｆと、が記録されている。
【００８７】
生成部７４ｂは、階調補正情報テーブルＴＢＬ４に記憶されている階調補正情報と、画素Ｐｘ［ｍ］［ｎ］の表示領域２０における配置位置（第ｍ行、第ｎ列）と、に基づいて、画素Ｐｘ［ｍ］［ｎ］の階調補正電圧を決定する。
例えば、上述した式（１）〜式（３）において、画素Ｐｘ［ｍ］［ｎ］の補正電圧Ｖｏｆｆ［ｍ］［ｎ］と代表画素Ｐｄの補正電圧Ｖｏｆｆとを、画素Ｐｘ［ｍ］［ｎ］の階調補正電圧と代表画素Ｐｄの階調補正電圧とに置き換えることで、画素Ｐｘ［ｍ］［ｎ］の階調補正電圧を決定することができる。
【００８８】
次に、生成部７４ｂは、階調補正電圧対応情報テーブルＴＢＬ５に記憶されている階調補正電圧対応情報と、画素Ｐｘ［ｍ］［ｎ］の階調補正電圧と、に基づいて、補正電圧Ｖｏｆｆ［ｍ］［ｎ］を決定する。
そして、生成部７４は、補正電圧Ｖｏｆｆ［ｍ］［ｎ］に基づいて第２信号Ｖ２を補正することで、画像信号Ｖｉｄを生成する。
【００８９】
このように、本実施形態では、複数の画素Ｐｘの液晶素子２３０に所定の電圧を印加したときに各画素Ｐｘが表示する階調を解析することで生成される階調補正情報を用いて、補正電圧Ｖｏｆｆ［ｍ］［ｎ］が決定される。各画素Ｐｘが表示する階調は、例えば、表示領域２０をカメラで撮影して取得した画像を解析することで、測定することができる。よって、多くの画素Ｐｘについて、階調を測定することは、容易である。
一方、第１実施形態では、画素Ｐｘの電極間距離ＬＨを直接測定することで生成される代表電極間距離情報を用いて、補正電圧Ｖｏｆｆ［ｍ］［ｎ］が決定される。画素Ｐｘの電極間距離ＬＨの測定は、専用の検査装置を用いて行う必要があるため、測定に多くの手間を要し、また測定に係るコストも大きなものとなる。この場合、多くの画素Ｐｘについて、電極間距離ＬＨを測定することは、手間及びコストの観点から困難である。
従って、本実施形態では、第１実施形態の場合と比較して、より多くの画素Ｐｘを対象とした測定データに基づいて、補正電圧Ｖｏｆｆ［ｍ］［ｎ］を決定することができる。そのため、本実施形態は、第１実施形態の場合と比較して、リバースチルトドメインの発生をより効果的に抑制することができ、且つ、補正により生じる階調の変化が観察者に視認される可能性をより低減することができるような、補正電圧Ｖｏｆｆ［ｍ］［ｎ］を決定することが可能となる。
【００９０】
＜Ｄ．変形例＞  
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。
【００９１】
＜変形例１＞
上述した第１実施形態では、代表電極間距離情報及び距離補正電圧対応情報を用いて生成された代表補正電圧情報を用いて画像信号Ｖｉｄを生成するが、階調補正情報及び階調補正電圧対応情報を用いて生成された代表補正電圧情報を用いて画像信号Ｖｉｄを生成するものであってもよい。
この場合、本変形例に係る記憶部７６は、第１実施形態に係る記憶部７６と同様、代表補正電圧情報テーブルＴＢＬ３を格納するものであればよい。
【００９２】
＜変形例２＞
上述した実施形態及び変形例では、画像信号処理回路７０、７０ａ、及び、７０ｂは、Ｄ／Ａ変換部７５を備え、画像信号ＶｉｄをＤＡ変換した表示信号Ｖｘを出力するが、画像信号処理回路は、Ｄ／Ａ変換部７５を備えず、画像信号Ｖｉｄを出力するものであってもよい。
この場合、データ線駆動回路３２が、Ｄ／Ａ変換部７５を備えるものであってもよい。つまり、データ線駆動回路３２は、画像信号処理回路から画像信号Ｖｉｄが供給されると、これをＤＡ変換してデータ電圧ＶＤを生成し、これを各データ線２２に出力するものであってもよい。
【００９３】
＜変形例３＞
上述した実施形態及び変形例では、記憶部７６は画像信号処理回路に設けられるが、記憶部７６は、画像信号処理回路７０とは別個に設けられるものであっても構わない。
【００９４】
＜変形例４＞
上述した実施形態及び変形例では、判定部７３は、第１の判定及び第２の判定を実行することで、画素Ｐｘ［ｍ］［ｎ］が暗画素Ｐｘｂであること、及び、当該画素Ｐｘ［ｍ］［ｎ］と隣り合う明画素Ｐｘｗが存在することを判定するものであるが、第１の判定及び第２の判定とは異なる判定方法を用いて、画素Ｐｘ［ｍ］［ｎ］が暗画素Ｐｘｂであること、及び、当該暗画素Ｐｘｂと隣り合う明画素Ｐｘｗが存在することを判定するものであってもよい。
例えば、判定部７３は、まず、画素Ｐｘ［ｍ］［ｎ］に対して第１信号Ｖ１が指定する第１指定電圧（つまり、電圧Ｖ１［ｍ］［ｎ］）が、画素Ｐｘ［ｍ］［ｎ］に隣り合う画素Ｐｘに対して第１信号Ｖ１が指定する第２指定電圧よりも小さく、且つ、第２指定電圧及び第１差分電圧の差分が所定の大きさ以上であるか否かを判定するものであってもよい。
ここで、所定の大きさとは、例えば、第２閾値電圧ＶｔｈＨと第１閾値電圧ＶｔｈＬとの差分の大きさであってもよい。
【００９５】
＜変形例５＞
上述した実施形態及び変形例では、生成部７４、７４ａ、７４ｂは、暗画素Ｐｘｂ及び明画素Ｐｘｗが隣り合う場合において、画像データＶＩＤＥＯが暗画素Ｐｘｂに対して指定する電圧（第１指定電圧）を補正する一方で、画像データＶＩＤＥＯが明画素Ｐｘｗに対して指定する電圧（第２指定電圧）は補正せずに画像信号Ｖｉｄを生成するが、本発明はこのような態様に限定されるものではなく、暗画素Ｐｘｂ及び明画素Ｐｘｗが隣り合う場合には、画像データＶＩＤＥＯが暗画素Ｐｘｂに対して指定する電圧、及び、画像データＶＩＤＥＯが明画素Ｐｘｗに対して指定する電圧の双方について補正することで、画像信号Ｖｉｄを生成するものであってもよい。
例えば、第ｍ行第ｎ列の画素Ｐｘ［ｍ］［ｎ］が暗画素Ｐｘｂであり、当該画素Ｐｘ［ｍ］［ｎ］に隣り合う明画素Ｐｘｗが存在する場合を想定する。
この場合、生成部は、第１信号Ｖ１が画素Ｐｘ［ｍ］［ｎ］に対して指定する電圧Ｖ１［ｍ］［ｎ］と、補正電圧Ｖｏｆｆ［ｍ］［ｎ］とを加算した電圧を、画像信号Ｖｉｄが画素Ｐｘ［ｍ］［ｎ］に対して指定する電圧（第１印加電圧）として決定するとともに、補正電圧Ｖｏｆｆ［ｍ］［ｎ］に所定の係数α（αは、０＜αを満たす実数）を乗算した値を、画素Ｐｘ［ｍ］［ｎ］に隣り合う明画素Ｐｘｗに対して第１信号Ｖ１が指定する電圧Ｖ１から減算した値を、当該明画素Ｐｘｗに対して画像信号Ｖｉｄが指定する電圧（第２印加電圧）として決定することで、画像信号Ｖｉｄを生成するものであってもよい。
【００９６】
＜変形例６＞
上述した実施形態及び変形例では、液晶素子２３０はノーマリーブラックモードであるが、ノーマリーホワイトモードであっても良い。ノーマリーホワイトモードの場合、図２３に示すように、液晶素子に印加される電圧が最小値（０Ｖ）の時の画素の相対透過率を１００％とし、最大値（例えば、５Ｖ）の時の画素の相対透過率を０％とする。そして、第１閾値電圧ＶｔｈＬは、画素の相対透過率が１００％から急激に立ち下がる電圧よりも小さい値となるように定めれば良い。また、画素の相対透過率がある一定の値となるように第１閾値電圧ＶｔｈＬを定めても良い。例えば、画素の相対透過率が９９．９％に対応する電圧を第１閾値電圧ＶｔｈＬとしても良い。
なお、図２３に示す場合における補正は、第１閾値電圧ＶｔｈＬ以下の電圧が印加される明画素Ｐｘｗと、相対透過率が例えば１０％となる電圧である第２閾値電圧ＶｔｈＨ以上の電圧が印加される暗画素Ｐｘｂとが隣り合う場合に、当該明画素Ｐｘｗに対して行えば良い。
【００９７】
＜変形例７＞
上述した実施形態及び変形例では、ＶＡ方式の液晶２３２を用いているが、ＴＮ方式の液晶を用いても良い。
【００９８】
＜Ｅ：応用例＞  
次に、以上の各態様に係る表示装置１を利用した電子機器について説明する。図２４乃至図２６には、表示装置１を表示装置として採用した電子機器の形態が図示されている。
図２４は、表示装置１を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する表示装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００９９】
図２５は、表示装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する表示装置１とを備える。スクロールボタン３００２を操作することによって、表示装置１に表示される画面がスクロールされる。
【０１００】
図２６は、投写型表示装置（プロジェクタ）４０００を電子機器として例示する模式図である。投射型表示装置４０００は、照明装置４０２０と分離光学系４０４０と以上の各形態に係る３個の表示パネル１０（１０ｒ、１０ｇ、１０ｂ）と投射光学系４０６０と図示せぬ制御回路とを具備する。
制御回路は、走査制御回路６０、および３つの画像信号処理回路７０（７０ｒ、７０ｇ、７０ｂ）を備える。３つの画像信号処理回路７０は、それぞれ、外部上位装置より供給される赤色、緑色、青色を表す画像データＶＩＤＥＯ（ＶＩＤＥＯ_ｒ、ＶＩＤＥＯ_ｇ、ＶＩＤＥＯ_ｂ）に基づき、赤色、緑色、青色に対応する画像信号Ｖｉｄ（Ｖｉｄ_ｒ、Ｖｉｄ_ｇ、Ｖｉｄ_ｂ）を生成する。
各表示パネル１０には、制御回路より共通の信号が供給される。また、各表示パネル１０には、３つの画像信号処理回路７０より、それぞれ、赤色、緑色、青色に対応する画像信号Ｖｉｄが供給される。このように、制御回路は、各表示パネル１０の間で画像表示の同期を取りつつ、各種の信号を生成する。
分離光学系４０４０は、照明装置４０２０から出射した照明光を複数の単色光（赤色光、緑色光、青色光）に分離して各表示パネル１０に照射する。具体的には、照明光のうちの赤色光ｒは、ダイクロイックミラー４０４１およびミラー４０４２による反射後に表示パネル１０ｒに入射する。ダイクロイックミラー４０４１を透過した緑色光ｇは、ダイクロイックミラー４０４３にて反射されて表示パネル１０ｇに入射する。ダイクロイックミラー４０４３を透過した青色光ｂは、ミラー４０４４およびミラー４０４５を介して表示パネル１０ｂに入射する。
各表示パネル１０は、入射光を変調して画像を形成する光変調器（ライトバルブ）として利用される。表示パネル１０ｒは、ミラー４０４２から到来する赤色光ｒを変調して赤色の画像を形成する。同様に、表示パネル１０ｇは緑色の画像を形成し、表示パネル１０ｂは青色の画像を形成する。投射光学系４０６０は、各表示パネル１０からの出射光を表示面４０８０に投射する。投射光学系４０６０は、各表示パネル１０からの出射光（赤色光，緑色光，青色光）を合成するダイクロイックプリズム４０６１と、ダイクロイックプリズム４０６１からの出射光を表示面４０８０に投射する投射レンズ４０６２とを含んで構成される。したがって、表示面４０８０にはカラー画像が表示される。
【０１０１】
なお、本発明に係る液晶装置が適用される電子機器としては、図２４から図２６に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【０１０２】
１…表示装置、１０…表示パネル、２０…表示領域、２１…走査線、２２…データ線、３０…駆動回路、３１…走査線駆動回路、３２…データ線駆動回路、５０…制御回路、６０…走査制御回路、７０…画像信号処理回路、２３０…液晶素子、２３２…液晶、Ｐｘ…画素、Ｐｘｂ…暗画素、Ｐｘｗ…明画素、ＶＤ…データ電圧、ＶＩＤＥＯ…画像データ、Ｖｉｄ…画像信号、Ｖｘ…表示信号、ｍ…液晶分子。
【図１】
2014137383.tif 000003
【図２】
2014137383.tif 000004
【図３】
2014137383.tif 000005
【図４】
2014137383.tif 000006
【図５】
2014137383.tif 000007
【図６】
2014137383.tif 000008
【図７】
2014137383.tif 000009
【図８】
2014137383.tif 000010
【図９】
2014137383.tif 000011
【図１０】
2014137383.tif 000012
【図１１】
2014137383.tif 000013
【図１２】
2014137383.tif 000014
【図１３】
2014137383.tif 000015
【図１４】
2014137383.tif 000016
【図１５】
2014137383.tif 000017
【図１６】
2014137383.tif 000018
【図１７】
2014137383.tif 000019
【図１８】
2014137383.tif 000020
【図１９】
2014137383.tif 000021
【図２０】
2014137383.tif 000022
【図２１】
2014137383.tif 000023
【図２２】
2014137383.tif 000024
【図２３】
2014137383.tif 000025
【図２４】
2014137383.tif 000026
【図２５】
2014137383.tif 000027
【図２６】
2014137383.tif 000028