(57)【要約】【課題】表示品位を損なうことのない、新規な表示装置を提供する。【解決手段】３０Ｈｚ以下のフレーム周波数で静止画像を表示する表示部を有し、表示部は、駆動回路と、複数の配線と、画素部と、を有し、画素部は、複数の画素を有し、複数の画素のそれぞれは、トランジスタ、表示素子、及び容量素子を有し、トランジスタは、酸化物半導体層にチャネルが形成され、トランジスタのゲートは、複数の配線の一に電気的に接続され、駆動回路は、複数の配線の奇数行又は偶数行のいずれか一方を順番に選択する走査と、複数の配線の奇数行又は偶数行の他方を順番に選択する走査と、行う表示装置である。【選択図】図１
2014142623.tif 000002
【特許請求の範囲】
【請求項１】
３０Ｈｚ以下のフレーム周波数で静止画像を表示する表示部を有し、
前記表示部は、駆動回路と、複数の配線と、画素部と、を有し、
前記画素部は、複数の画素を有し、
前記複数の画素のそれぞれは、トランジスタ、表示素子、及び容量素子を有し、
前記トランジスタは、酸化物半導体層にチャネルが形成され、
前記トランジスタのゲートは、前記複数の配線の一に電気的に接続され、
前記駆動回路は、前記複数の配線の奇数行又は偶数行のいずれか一方を順番に選択する走査と、前記複数の配線の奇数行又は偶数行の他方を順番に選択する走査と、行う表示装置。
【請求項２】
３０Ｈｚ以下のフレーム周波数で静止画像を表示する表示部を有し、
前記表示部は、第１の駆動回路と、第２の駆動回路、複数の第１の配線と、複数の第２の配線と、画素部と、を有し、
前記画素部は、複数の画素を有し、
前記複数の画素のそれぞれは、トランジスタ、表示素子、及び容量素子を有し、
前記トランジスタは、酸化物半導体層にチャネルが形成され、
前記トランジスタのゲートは、前記複数の第１の配線の一に電気的に接続され、
前記第１の駆動回路は、前記複数の第１の配線を順番に選択する走査を行い、第２の駆動回路は、前記複数の第２の配線を順番に選択する走査を行う、表示装置。
【請求項３】
請求項１又は２において、
前記フレーム周波数は、０．２Ｈｚ以下であることを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記表示素子は、液晶素子であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えば、酸化物半導体を有する半導体装置、表示装置、または、発光装置に関する。
【背景技術】
【０００２】
近年、情報処理を中心とした技術革新によりＩＴ化が急速に進んでおり、職場や一般家庭において、パーソナルコンピュータのディスプレイや、モバイル機器などのディスプレイの利用方法が多様化している。これに伴い、ディスプレイを使用する頻度、時間は飛躍的に増加している。
【０００３】
また、モバイル機器などに用いられる中小型のディスプレイにおいては、高精細化、低消費電力化が要求されている。
【０００４】
例えば、従来の液晶表示装置では、アモルファスシリコンやポリシリコンなどを用いたトランジスタが使用されている。そして、これらのトランジスタのオフ電流は１ｐＡ程度であるため、画面保持が２０〜３０ｍｓしかできない。そのため、１秒間に６０回以上も画像の書き込みを行う必要がある。これは、使用者にとってはチラツキとして知覚されるため、眼精疲労の原因となるおそれがある。
【０００５】
また、近年、酸化物半導体を用いた液晶表示装置が開発されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２３７７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常、アクティブマトリックス方式の表示装置では各画素に印加された電圧を次の書き込みまでの間（リフレッシュするまでの間）、減衰することなく保持する必要がある。
【０００８】
しかしながら、各画素に書き込んだ信号に対応する電圧は、経時的に変化してしまう。一旦、各画素に書き込んだ電圧の変化が、同一画像（静止画像）における階調値のずれとして許容できる範囲よりも大きくなると、使用者が画像のチラツキ（フリッカー）を知覚してしまい、結果として表示品位の低下を招くこととなる。
【０００９】
そこで、本発明の一態様では、目にやさしい、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、目の疲労を軽減できる、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、表示品位を損なうことのない、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、オフ電流の影響を低減した、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、表示の劣化の影響を低減した、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、表示のチラツキの影響を低減した、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、表示輝度の変動を低減した、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、綺麗な静止画を表示できる、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、消費電力の少ない、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、トランジスタの劣化が抑制された、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、トランジスタのオフ電流が少ない、新規な表示装置などを提供することを課題とする。または、本発明の一態様では、新規な表示装置などを提供することを課題とする。
【００１０】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１１】
本発明の一態様は、３０Ｈｚ以下のフレーム周波数で静止画像を表示する表示部を有し、表示部は、駆動回路と、複数の配線と、画素部と、を有し、画素部は、複数の画素を有し、複数の画素のそれぞれは、トランジスタ、表示素子、及び容量素子を有し、トランジスタは、酸化物半導体層にチャネルが形成され、トランジスタのゲートは、複数の配線の一に電気的に接続され、駆動回路は、複数の配線の奇数行又は偶数行のいずれか一方を順番に選択する走査と、複数の配線の奇数行又は偶数行の他方を順番に選択する走査と、行う表示装置である。
【発明の効果】
【００１２】
本発明の一態様によれば、表示品位が向上した新規な表示装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態に係る表示装置の構成を説明する図。
【図２】実施の形態に係る表示装置の構成を説明する図。
【図３】実施の形態に係る表示装置を説明するタイミングチャート。
【図４】実施の形態に係る表示装置の構成を説明する図。
【図５】実施の形態に係る表示装置の構成を説明する図。
【図６】実施の形態に係る表示装置の構成を説明する図。
【図７】実施の形態に係る表示装置の構成を説明する図。
【図８】実施の形態に係る表示装置の構成を説明する図。
【図９】画素の平面図。
【図１０】実施の形態に係る表示装置の構成を説明するブロック図。
【図１１】光供給部における光源の発光スペクトルを示す図。
【図１２】実施の形態に係る表示装置の構成を説明する図。
【図１３】実施の形態に係る表示装置の構成を説明するブロック図。
【図１４】シフトレジスタの構成を説明する図。
【図１５】シフトレジスタのタイミングチャート。
【図１６】シフトレジスタのタイミングチャート。
【図１７】実施の形態に係る表示装置の構成を説明する図。
【図１８】タッチパネルを説明する図。
【図１９】タッチパネルを説明する図。
【図２０】トランジスタの構成例を説明する図。
【図２１】トランジスタの作製方法例を説明する図。
【図２２】トランジスタの構成例を説明する図。
【図２３】トランジスタの構成例を説明する図。
【図２４】トランジスタの構成例を説明する図。
【図２５】電子機器を説明する図。
【図２６】本発明の一態様に係る表示装置の画像の表示を説明するための図。
【図２７】表示モジュールを示す図。
【図２８】酸化物半導体膜のナノビーム電子回折パターンを示す図。
【図２９】透過電子回折測定装置の一例を示す図。
【図３０】透過電子回折測定による構造解析の一例を示す図。
【発明を実施するための形態】
【００１４】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１５】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【００１６】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。
【００１７】
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と表記する場合がある。
【００１８】
なお、本明細書等にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００１９】
なお、本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【００２０】
なお、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２１】
なお、図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路や領域においては同じ回路や同じ領域内で別々の機能を実現しうるように設けられている場合もある。また、図面におけるブロック図の各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域においては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
【００２２】
なお、画素とは、一つの色要素（例えばＲ（赤）Ｇ（緑）Ｂ（青）のいずれか１つ）の明るさを制御できる表示単位に相当するものとする。従って、カラー表示装置の場合には、カラー画像の最小表示単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。
【００２３】
本明細書等において、表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、電気泳動素子、エレクトロウェッティング素子などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【００２４】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【００２５】
なお、本明細書等において、表示装置とは、画像表示デバイス、もしくは光源（照明装置を含む）を指す。また、コネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープの先にプリント配線板が設けられたモジュール、または表示パネル（表示部ともいう）にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が実装されたモジュールも全て表示装置に含むものとする。
【００２６】
（実施の形態１）
本実施の形態では、本発明の一態様に係る表示装置が有する表示部の構成及び駆動方法について、図１乃至図９を参照して説明する。なお、本実施の形態では、表示装置として、液晶素子を有する液晶表示装置について説明する。
【００２７】
まず、図１（Ａ）に、表示部に設けられる画素の等価回路の一例について示す。図１（Ａ）に示すように、画素１２０は、トランジスタ１２１、表示素子１２２、及び容量素子１２３を含む。なお、画素１２０は、トランジスタ、表示素子、及び容量素子の他、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどを有していてもよい。
【００２８】
図１（Ａ）に示すように、トランジスタ１２１のゲートは、第１の配線Ｇと電気的に接続される。また、トランジスタ１２１のソース及びドレインの一方は、第２の配線Ｓと電気的に接続され、トランジスタ１２１のソース及びドレインの他方は、表示素子１２２の第１の電極に電気的に接続される。第１の配線Ｇには、第１の駆動信号が入力される。第１の駆動信号は、例えば、走査信号である。第２の配線Ｓには、第２の駆動信号が入力される。第２の駆動信号は、例えば、データ信号である。
【００２９】
表示素子１２２として、例えば、液晶素子等を適用することができる。例えば、液晶素子は、第１の電極及び第２の電極、並びに第１の電極と第２の電極との間の電圧が印加される液晶材料を含む液晶層を有する。液晶素子は、第１の電極と第２の電極との間に印加される電圧に従って、液晶分子の配向が変化して透過率が変化する。よって、液晶素子は、第２の駆動信号の電位によって、その透過率が制御されることで画像が表示される。
【００３０】
トランジスタ１２１は、表示素子１２２の第１の電極に、第１の配線Ｇの電位を与えるか否かを制御する。トランジスタ１２１としては、酸化物半導体を用いたトランジスタを適用することができる。当該トランジスタはオフ電流が極めて低く、トランジスタによるオフ電流をほとんど無視することができる。なお、酸化物半導体を用いたトランジスタについては、後の実施の形態で詳述する。ただし、本発明の一態様はこれに限定されず、場合によっては、または、状況に応じて、トランジスタ１２１として、酸化物半導体を用いていないトランジスタ、例えば、シリコンを用いたトランジスタを適用してもよい。
【００３１】
酸化物半導体を用いたトランジスタのオフ電流は、１ｚＡ未満であり、極めて小さい。当該トランジスタをトランジスタ１２１に適用にすることにより、トランジスタ１２１からのリークを防止することができる。よって、画素１２０において、信号を長期間保持することが可能となる。これにより、同一画像（静止画像）を連続して表示する場合、同一画像の書き換え回数を低減することができる。例えば、表示部において、画像の書き換えを、１日に１回以上１秒間に０．１回未満の頻度、好ましくは１時間に１回以上１秒間に１回未満の頻度とすることができる。そのため、目に優しい表示を行うことができる。
【００３２】
次に、本発明の一態様に係る表示部の駆動方法について説明する。
【００３３】
図１（Ｂ）に、複数の画素１２０が電気的に接続された第２の配線Ｓを示す。複数の画素１２０において、１フレーム期間に、全ての奇数行（又は偶数行）の画素を順に選択して、一方の極性の画像信号を書き込む。その次に、全ての偶数行（又は奇数行）の画素を順に選択して他方の極性の画像信号を書き込む。本実施の形態では、フレーム周波数が３０Ｈｚ以下、好ましくは０．２Ｈｚ以下で表示を行う場合について説明する。
【００３４】
なお、全ての奇数行（又は偶数行）の画素への信号の入力が終わったあと、すぐに、全ての偶数行（又は奇数行）の画素への信号の入力を開始しても良い。これにより、スミアなどの表示ムラを低減することが出来る。ただし、本発明の一態様は、これに限定されない。例えば、全ての奇数行（又は偶数行）の画素への信号の入力が終わったあと、しばらく所定の期間を空けてから、全ての偶数行（又は奇数行）の画素への信号の入力を開始しても良い。このように、所定の期間を空けることにより、画素への信号の入力回数を減らすことが出来る。従って、消費電力を低減することが出来る。また、所定の期間を空けたとしても、活性層として酸化物半導体を用いたトランジスタを用いることにより、表示のちらつきの影響を低減することが出来る。
【００３５】
なお、次のフレーム期間においては、全ての奇数行（又は偶数行）の画素を順に選択して、他方の極性の画像信号を書き込む。その次に、全ての偶数行（又は奇数行）の画素を順に選択して、一方の極性の画像信号を書き込む。または、次のフレーム期間においては、全ての偶数行（又は奇数行）の画素を順に選択して、一方の極性の画像信号を書き込む。その次に、全ての奇数行（又は偶数行）の画素を順に選択して、他方の極性の画像信号を書き込む。これらを行うことにより、１つの画素には、２回のフレーム期間中には、一方の極性の画像信号と、他方の極性の画像信号とが入力されることになるため、表示不良を低減することが出来る。
【００３６】
例えば、第１のフレーム期間において、第２の配線Ｓには、奇数行の画素を順に選択して画像を書き込む間、正極性（又は負極性）の第２の駆動信号が入力される。その後に（又は、その前に）、偶数行の画素１２０を順に選択して画像を書き込む間、負極性（又は正極性）の第２の駆動信号が入力される。上述の駆動方法によれば、奇数行の画素に第２の駆動信号を入力されている間は、または、偶数行の画素に第２の駆動信号を入力されている間は、第２の配線Ｓには、極性が同一となる画素に順に信号が入力されることになる。そのため、第２の駆動信号の振幅値が小さくなり、消費電力を低減することができる。なお、極性の反転は、奇数行（又は偶数行）の走査から偶数行（又は奇数行）の走査に切り替わるタイミングで行われる。したがって、第２の駆動信号の極性の反転の頻度が、非常に少なくなり、消費電力を低減することができる。なお、奇数行の画素と偶数行の画素とに信号が入力された後では、つまり、第１のフレーム期間が終了した後では、第２の配線Ｓに電気的に接続された複数の画素において、上下に隣り合う画素の印加電圧の正負の極性は反転されていることになる。このように、第２の配線Ｓ上の隣接する画素１２０に対する第２の駆動信号の極性を互いに反転させることができる。その結果、ノイズがキャンセルされ、スミアなどの表示ムラを低減することができる。
【００３７】
また、図１（Ｃ）に、複数の画素１２０が電気的に接続された第２の配線Ｓ１、及び複数の画素１２０が電気的に接続された第２の配線Ｓ２を示す。図１（Ｂ）と同様に、複数の画素１２０において、全ての奇数行（又は偶数行）の画素を順に選択して画像を書き込み、次に、全ての偶数行（又は奇数行）の画素を順に選択して画像を書き込む。そして、第２の配線Ｓ１には、奇数行の画素を順に選択して画像を書き込む間、正極性の第２の駆動信号が入力され、偶数行の画素を順に選択して画像を書き込む間、負極性の第２の駆動信号が入力される。また、第２の配線Ｓ２には、奇数行の画素を順に選択して画像を書き込む間、負極性の第２の駆動信号が入力され、偶数行の画素を順に選択して画像を書き込む間、正極性の第２の駆動信号が入力される。また、第２の配線Ｓ１または第２の配線Ｓ２に電気的に接続された複数の画素において、上下に隣り合う画素の印加電圧の正負の極性は反転する。このように、第１の配線Ｇ１上の隣接する画素に対する第２の駆動信号の極性を互いに反転させるとともに、奇数行の第１の配線Ｇと、偶数行の第１の配線Ｇとで、隣接する画素に対する第２の駆動信号の極性も互いに反転させることができる。
【００３８】
本発明の一態様に係る表示装置では、例えば、全ての奇数行の画素を順に選択して画像を書き込んだ後、表示素子にかかる電圧を数秒間保持することができる。その後、全ての偶数行の画素を順に選択して画像を書き込んだ後、表示素子にかかる電圧を数秒間保持することができる。これにより、表示された静止画において、画像の書き換え回数を低減することができる。また、複数の画素に、信号を出力し続けなくてもよいため、表示装置の消費電力を低減することができる。また、使用者は同じ画像を見ることが可能となり、知覚される画面のチラツキが低減される。
【００３９】
その場合、全ての奇数行（又は偶数行）の画素を順に選択して画像を表示する場合、同じ極性の画像信号を入力することによって、消費電力を低減することができる。ただし、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、異なる極性の画像信号を入力することも可能である。
【００４０】
または、本発明の一態様に係る表示装置では、例えば、全ての奇数行の画素を順に選択して画像を書き込んだ後、すぐに、全ての偶数行の画素を順に選択して画像を書き込んで、その後、表示素子にかかる電圧を数秒間保持することができる。これにより、表示された静止画において、画像の書き換え回数を低減することができる。また、複数の画素に、信号を出力し続けなくてもよいため、表示装置の消費電力を低減することができる。また、使用者は同じ画像を見ることが可能となり、知覚される画面のチラツキが低減される。
【００４１】
また、上記のようにして表示装置を駆動させることにより、入力される信号の極性が互いに異なる画素を隣接して配置することにより、画素の輝度が空間的に平均化されるため、表示装置におけるチラツキを抑制することができる。また、第２の配線Ｓにおける極性反転回数を抑えられ、表示素子の充放電回数が低減されることで、表示装置における消費電力を低減することができる。
【００４２】
なお、画像の書き換え頻度は、上記に限定されず、１秒間に３０回以上、好ましくは１秒間に６０回以上９６０回未満としてもよい。また、フレーム周波数を、６０Ｈｚ以上としてもよい。本発明の一態様に係る表示装置では、表示装置の動作中に、画像の書き換え頻度を変更することが可能である。
【００４３】
なお、図１において、全ての奇数行の画素を順に選択して画像を書き込んだ後、全ての偶数行の画素を順に選択して画像を書き込む場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、各行の画素を順に選択して、画像を書き込むことも可能である。
【００４４】
図２に、表示装置における表示部２０１（表示パネルともいう）の回路図を示す。図２に示すように、表示部２０１は、画素部２０２、第１の駆動回路２０３ａ、２０３ｂ、第２の駆動回路２０４を有する。
【００４５】
画素部２０２は、複数の第１の配線Ｇ１〜Ｇｙと、複数の第２の配線Ｓ１〜Ｓｘと、複数の画素１２０（１，１）〜１２０（ｘ，ｙ）と、を有する。図２では、画素部２０２には、ｙ本の第１の配線Ｇ１〜Ｇｙと、ｘ本の第２の配線Ｓ１〜Ｓｘと、縦ｙ個×横ｘ個のマトリクス状に設けられた複数の画素１２０（１，１）〜１２０（ｘ，ｙ）を示している。ｙ本の第１の配線Ｇ１〜Ｇｙは、ゲート線として機能し、ｘ本の第２の配線Ｓ１〜Ｓｘは、データ線として機能する。ｙ本のうち奇数行に配置された第１の配線は、第１の駆動回路２０３ａに電気的に接続され、偶数行に配置された第１の配線は、第１の駆動回路２０３ｂに電気的に接続される。また、ｘ本の第２の配線Ｓ１〜Ｓｘは、第２の駆動回路２０４に電気的に接続される。
【００４６】
第１の駆動回路２０３ａ、２０３ｂは、第１の配線Ｇ１〜Ｇｙに、第１の駆動信号を出力する機能を有する。第１の駆動回路２０３ａ、２０３ｂは、走査信号線駆動回路として機能し、第１の駆動信号として走査信号を出力する機能を有する。また、第１の駆動回路２０３ａ、２０３ｂは、複数の第１の配線Ｇ１〜Ｇｙを順次選択するための第１の駆動信号を、複数の第１の配線Ｇ１〜Ｇｙに出力する機能を有する。図２では、第１の駆動回路２０３ａは、奇数行の第１の配線を順次選択するための第１の駆動信号を、奇数行の第１の配線に出力する機能を有し、第１の駆動回路２０３ｂは、偶数行の第１の配線Ｇ１〜Ｇｙを順次選択するための第１の駆動信号を、偶数行の第１の配線Ｇ１〜Ｇｙに出力する機能を有する。
【００４７】
第２の駆動回路２０４は、第２の配線Ｓ１〜Ｓｘに、第２の駆動信号を出力する機能を有する。第２の駆動回路２０４は、データ信号線駆動回路、または映像信号駆動回路として機能し、第２の駆動信号としてデータ信号を出力する機能を有する。また、第２の駆動回路２０４は、表示部２０１における画素部２０２にデータを書き込むための第２の駆動信号を、複数の第２の配線Ｓ１〜Ｓｘに出力する機能を有する。
【００４８】
なお、図２では、第１の駆動回路が２つ設けられている場合の例を示したが、本発明の一態様は、これに限定されない。例えば、Ｎの倍数毎の行の画素に着目して、駆動させる場合、第１の駆動回路をＮ個設けても良い。これにより、個々の駆動回路の構成をシンプルにすることができる。
【００４９】
図３に、第１の駆動回路２０３ａ、２０３ｂ、及び第２の駆動回路２０４における波形を示す。図３に示すＳＰ１は、第１の駆動回路２０３ａに入力されるスタート信号であり、ＧＬ１、ＧＬ３、ＧＬ５、・・・、ＧＬｘ−１は、第１の駆動回路２０３ａから奇数行の第１の配線ＧＬ１、ＧＬ３、ＧＬ５、・・・、ＧＬｘ−１に出力される第１の駆動信号である。ＳＰ２は、第１の駆動回路２０３ａに入力されるスタート信号であり、ＧＬ２、ＧＬ４、ＧＬ６、・・・、ＧＬｘは、第１の駆動回路２０３ｂから偶数行の第１の配線Ｇ２、Ｇ４、Ｇ６、・・・、ＧＬｘに出力される第１の駆動信号である。また、ＤＡＴＡ１は、第２の駆動回路２０４から奇数列の第２の配線に出力される第２の駆動信号であり、ＤＡＴＡ２は、第２の駆動回路２０４から偶数列の第２の配線に出力されるデータ信号である。なお、第２の駆動回路２０４から供給される信号は、アナログ値であることが望ましい。ただし、本発明の一態様は、これに限定されず、デジタル値であってもよい。
【００５０】
図３に示すように、第１の駆動回路２０３ａにＳＰ１としてハイレベルの信号が入力されると、第１の駆動回路２０３ａは、Ｇ１、Ｇ３、Ｇ５、・・・、Ｇｘ−１などの奇数行の第１の配線を順に選択するように、ハイレベルの信号を順に出力する。その後、第１の駆動回路２０３ｂにＳＰ２としてハイレベルの信号が入力されると、第１の駆動回路２０３ｂは、Ｇ２、Ｇ４、Ｇ６、・・・、Ｇｘなどの偶数行の第１の配線を順に選択するように、ハイレベルの信号を順に出力する。第２の駆動回路２０４は、ＳＰ１としてハイレベルの信号が入力されると、ＤＡＴＡ１として正極（ハイレベル）の信号または負極（ローレベル）の信号を出力し、ＳＰ２として正極（ハイレベル）の信号が入力されると、負極（ローレベル）の信号または正極（ハイレベル）の信号を出力する。なお、表示素子がアナログ階調表示を行う場合には、ＤＡＴＡ１およびＤＡＴＡ２は、アナログ値であることが望ましい。よって、表示される画像に応じて、電圧の大きさはアナログ的に変化する。
【００５１】
以上のようにして、表示部２０１に画像を表示することができる。
【００５２】
本発明の一態様に係る表示装置では、第１の駆動回路２０３ａから出力された第１の駆動信号によって、全ての奇数行（または偶数行）の画素が順に選択される。この間に、第２の駆動信号として正極性（または負極性）の信号が選択された画素に入力され、数秒間保持される。次に、第１の駆動回路２０３ｂから出力された第１の駆動信号によって、全ての偶数行（または奇数行）の画素が順に選択される。この間に、第２の駆動信号として、負極性（または正極性）の信号が選択された画素に入力され、数秒間保持される。そして、再び、第１の駆動回路２０３ａから出力された第１の駆動信号によって、全ての奇数行（または偶数行）の画素が順に選択される。
【００５３】
複数の第１の配線Ｇ１〜Ｇｙにおいて、奇数行の第１の配線を順番に駆動する走査と、偶数行の第１の配線を順番に駆動する走査とが、交互に行われる。また、奇数行の第１の配線を順番に駆動する走査の後、第１の駆動回路２０３ａは、所定の期間、第１の駆動信号の出力を停止する。その後、偶数行の第１の配線を順番に駆動する走査の後、第１の駆動回路２０３ｂは、所定の期間、第１の駆動信号の出力を停止する。このようにして表示装置を駆動させることにより、表示された静止画において、画像の書き換え回数を低減することができる。また、複数の画素に、信号を出力し続けなくてもよいため、表示装置の消費電力を低減することができる。また、使用者は同じ画像を見ることが可能となり、知覚される画面のチラツキが低減される。
【００５４】
また、図２に示す表示部２０１では、第１の駆動回路２０３ａによって奇数行の第１の配線を順番に駆動する走査を行った後、第１の駆動信号の出力を停止する期間と、第２の駆動回路２０３ｂによって偶数行の第１の配線を順番に駆動する走査を行った後、第１の駆動信号の出力を停止する期間とが重なっていてもよい。本発明の一態様に係る表示装置では、画素１２０において、入力された信号を保持することができる。よって、奇数行の第１の配線に出力される信号の停止期間と、偶数行の第１の配線に出力される信号の停止期間とが重なった場合であっても、表示部２０１に静止画像を良好に表示することができる。
【００５５】
図９に、図２に示す表示部２０１における画素１２０の構成例を示す上面図を示す。図９では、ＦＦＳモードの画素構造を示す。
【００５６】
図９に示すように、画素部２０２には、複数のトランジスタ３７１が配置されている。基板上に配線３６１ａ及び配線３６１ｂが設けられ、配線３６１ａ及び配線３６１ｂと交差して配線３６３ａ及び酸化物半導体層３６２が配置される。また、配線３６１ａ及び配線３６１ｂと、と酸化物半導体層３６２との間には、ゲート絶縁膜が配置されている。酸化物半導体層３６２は、配線３６３ａと電極３６３ｂに接している。なお、配線３６１ａは、第１の配線Ｇに相当し、配線３６３ａは、第２の配線Ｓに相当する。
【００５７】
図９では、図示されていないが、トランジスタ３７１上には、保護膜や平坦化膜が配置されていてもよい。この場合、保護膜や平坦化膜上には、コモン電極３６４が配置されている。コモン電極３６４は、開口部を有しており、当該開口部にて、電極３６３ｂと接している。また、コモン電極３６４上には絶縁膜（図示せず）が配置されており、当該絶縁膜上には画素電極３６５が配置されている。画素電極３６５は、前記絶縁膜に形成された開口部にて、コモン電極３６４と接している。
【００５８】
図９においては、ＦＦＳモードの画素構造の例について示したが、本発明の一態様に係る表示装置ではこれに限定されず、様々な画素構造を適用することができる。
【００５９】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【００６０】
（実施の形態２）
本実施の形態では、表示装置における表示部の様々な態様について説明する。
【００６１】
図４に、表示部の一態様について示す。図４に示す表示部２１１は、画素部２０２、第２の駆動回路２０４、制御装置２０５、複数の配線１２ａ〜１２ｘ、スイッチ１３ａ〜１３ｘを有する。なお、図４では、第１の駆動回路や、複数の第１の配線Ｇ１〜Ｇｙなどを省略して図示している。
【００６２】
画素部２０２は、複数の第２の配線Ｓ１〜Ｓｘと、複数の画素１２０（１，１）〜１２０（ｘ，ｙ）と、を有する。図４では、画素部２０２には、ｘ本の第２の配線Ｓ１〜Ｓｘと、縦ｙ個×横ｘ個のマトリクス状に設けられた複数の画素１２０（１，１）〜１２０（ｘ，ｙ）が配置されている。
【００６３】
図４に示す表示部２１１では、複数の第２の配線Ｓ１〜Ｓｘにおいて、奇数列の第２の配線Ｓは、それぞれスイッチ１３ａ、１３ｃ、・・・、１３（ｘ−１）を介して配線１１ａに電気的に接続されており、偶数列の第２の配線Ｓは、それぞれスイッチ１３ｂ、１３ｄ、・・・、１３ｘを介して配線１１ｂに電気的に接続される。また、配線１１ａ及び配線１１ｂは、それぞれ第２の駆動回路２０４に電気的に接続される。また、制御装置２０５は、配線１２ａ〜１２ｘと電気的に接続される。
【００６４】
複数の第２の配線Ｓ１〜Ｓｘにそれぞれ電気的に接続されたスイッチ１３ａ〜１３ｘは、配線１２ａ〜１２ｘに入力される信号によって、オンまたはオフが制御される。例えば、第２の駆動回路２０４から奇数列の第２の配線Ｓに、第２の駆動信号を出力する場合は、制御装置２０５は、奇数列の配線１２ａ、１２ｃ、・・・、１２（ｘ−１）に、スイッチ１３ａ、１３ｃ、・・・、１３（ｘ−１）がオンとなるような信号（例えば、ハイレベル電位）を出力する。また、第２の駆動回路２０４から偶数列の第２の配線Ｓに、第２の駆動信号を出力する場合は、制御装置２０５は、偶数列の配線１２ｂ、１２ｄ、・・・、１２ｘに、スイッチ１３ｂ、１３ｄ、・・・、１３ｘがオンとなるような信号（例えば、ハイレベル電位）を出力する。
【００６５】
このような構成とすることにより、所定の期間の間、配線１１ａには、一方の極性の画像信号が供給され、配線１１ｂには、他方の極性の画像信号が供給されることとなる。そのため、画像信号の振幅を小さくすることができ、消費電力を低減することが出来る。
【００６６】
なお、配線１２ａと配線１２ｂとをまとめて、１本の配線としてもよい。それにより、スイッチ１３ａとスイッチ１３ｂとは、同時にオンオフされる。同様に、配線１２ｃと配線１２ｄとをまとめて、１本の配線としてもよい。それにより、スイッチ１３ｃとスイッチ１３ｄとは、同時にオンオフされる。これにより、配線の数を減らすことが出来る。
【００６７】
図５に、図４とは異なる表示部の一態様について示す。図５に示す表示部２２１は、画素部２０２、第１の駆動回路２０３、第２の駆動回路２０４、制御装置２０５、複数の配線１４ａ〜１４（ｙ／２）、配線１７、スイッチ１６ａ〜１６ｙ、スイッチ１９ａ〜１９ｙ、及びインバータ１８を有する。
【００６８】
画素部２０２には、複数の第１の配線Ｇ１〜Ｇｙと、複数の第２の配線Ｓ１〜Ｓｘと、複数の画素１２０と、を有する。図５でも、図４と同様に、複数の画素１２０（１，１）〜１２０（ｘ，ｙ）が、縦ｙ個×横ｘ個のマトリクス状に配置されている。
【００６９】
図５に示す表示部２２１では、複数の第１の配線Ｇ１〜Ｇｙにおいて、奇数行の第１の配線Ｇと、偶数行の第１の配線Ｇとが、それぞれスイッチを介して配線１４と電気的に接続されている。また、配線１４ａ〜１４（ｙ／２）は、第１の駆動回路２０３と電気的に接続される。例えば、第１の配線Ｇ１は、第１の配線Ｇ２と、それぞれスイッチ１６ａ、１６ｂを介して配線１４ａと電気的に接続される。また、制御装置２０５は、配線１７と電気的に接続される。また、複数の第１の配線Ｇ１〜Ｇｙは、それぞれスイッチ１９ａ〜１９ｙを介して接地される。
【００７０】
複数の第１の配線Ｇ１〜Ｇｙにそれぞれ電気的に接続されたスイッチ１６ａ〜１６ｙ及びスイッチ１９ａ〜１９ｙは、配線１７に入力される信号によって、オン又はオフが制御される。図５に示す表示部２２１では、奇数行の第１の配線Ｇ１、Ｇ３、・・・、Ｇ（ｙ−１）と電気的に接続されるスイッチ１６ａ、１６ｃ、・・・、１６（ｙ−１）は、制御装置２０５から出力された信号ＰＳＷが入力され、偶数行の第１の配線Ｇ２、Ｇ４、・・・、Ｇｙと電気的に接続されるスイッチ１６ｂ、１６ｄ、・・・、１６ｙは、制御装置２０５から出力された信号が反転された信号ＰＳＷＢが入力される。また、奇数行の第１の配線Ｇ１、Ｇ３、・・・、Ｇ（ｙ−１）と電気的に接続されるスイッチ１９ａ、１９ｃ、・・・、１９（ｙ−１）は、制御装置２０５から出力された信号が入力され、偶数行の第１の配線Ｇ２、Ｇ４、・・・、Ｇｙと電気的に接続されるスイッチ１９ｂ、１９ｄ、・・・、１９ｙは、制御装置２０５から出力された信号が反転された信号が入力される。
【００７１】
したがって、制御装置２０５から出力された信号が、例えば、ハイレベル電位である場合、スイッチ１６ａ、スイッチ１９ａはオンとなり、スイッチ１６ｂ、スイッチ１９ｂがオフとなる。
【００７２】
なお、図５では、例えば、配線１４ａは、２つのスイッチ（スイッチ１６ａとスイッチ１６ｂ）と接続され、２つの経路に分かれているが、本発明の一態様は、これに限定されない。例えば、配線１４ａは、Ｍ個のスイッチと接続され、Ｍ個の経路に分かれていてもよい。ここで、Ｍは自然数である。
【００７３】
図５に示す表示部２２１では、上記のようにして、複数の第１の配線Ｇ１〜Ｇｙと第１の駆動回路２０３との接続を制御するため、図２に示す表示部２０１のように、第１の駆動回路２０３を複数設ける必要がなくなる。そのため、回路の面積を小さくすることが可能となる。また、駆動回路の個数を減らすことができるため、消費電力を低減することが出来る。
【００７４】
図６に、図４及び図５とは異なる表示部の一態様について示す。図６に示す表示部２３１は、画素部２０２、第２の駆動回路２０４、第２の配線Ｓ１〜Ｓｘ、配線１２ａ〜１２ｆ、スイッチ１３ａ〜１３ｘを有する。なお、図６においては、第２の配線Ｓ１〜Ｓ１２、スイッチ１３ａ〜１３ｆを図示する。
【００７５】
なお、配線１１ａ、配線１１ｃには、一方の極性の画像信号が供給され、配線１１ｂ、配線１１ｄには、他方の極性の画像信号が供給されてもよい。または、配線１１ａ、配線１１ｂ、配線１１ｃ、配線１１ｄには、同じ極性の画像信号が供給されてもよい。これにより、画像信号の振幅を小さくすることができ、消費電力を低減することが出来る。ただし、第２の配線Ｓ１〜Ｓｘにおいて、各列毎に極性が異なる画像信号が供給されるようにして、表示ムラやちらつきを低減することも可能である。
【００７６】
図６に示す表示部２３１では、複数の第２の配線Ｓ１〜Ｓｘにおいて、第２の配線Ｓ１、Ｓ２、Ｓ３は、それぞれスイッチ１３ａ、１３ｂ、１３ｃを介して配線１１ａに電気的に接続されており、第２の配線Ｓ４、Ｓ５、Ｓ６は、それぞれスイッチ１３ｄ、１３ｅ、１３ｆを介して配線１１ｂに電気的に接続されている。また、第２の配線Ｓ７、Ｓ８、Ｓ９は、それぞれスイッチ１３ｇ、１３ｈ、１３ｉを介して配線１１ｃに電気的に接続され、第２の配線Ｓ１０、Ｓ１１、Ｓ１２は、それぞれスイッチ１３ｊ、１３ｋ、１３ｌを介して配線１１ｄに電気的に接続される。
【００７７】
第２の配線Ｓ１〜Ｓｘにそれぞれ電気的に接続されたスイッチ１３ａ〜１３ｘは、配線１２ａ〜１２ｆに入力される信号によって、オン又はオフが制御される。図６に示す表示部２３１では、第２の配線Ｓ１〜Ｓｘと電気的に接続されるスイッチは、制御装置（図６では図示せず）から出力された信号が入力される。
【００７８】
例えば、配線１２ａに、ハイレベル電位の信号が入力されると、スイッチ１３ａ、１３ｇがオンとなり、第２の配線Ｓ１及び第２の配線Ｓ７に、第２の駆動信号が入力される。また、配線１２ｂに、ハイレベル電位の信号が入力されると、スイッチ１３ｂ、１３ｈがオンとなり、第２の配線Ｓ２、第２の配線Ｓ８に、第２の駆動信号が入力される。つまり、第２の配線Ｓ１〜Ｓｘにおいて、６ラインを飛び越しで第２の駆動信号が入力される。
【００７９】
画素部２０２において、トランジスタ１２１として、酸化物半導体を用いたトランジスタを有するため、表示素子において、長時間の電圧の保持が可能となる。よって、６ライン飛び越し書き込みを行った場合であっても、表示素子における透過率の変動を抑制することができるため、表示部２３１におけるチラツキが抑制される。
【００８０】
本発明の一態様に係る表示部において、図４乃至図６を適宜組み合わせて実施することができる。
【００８１】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【００８２】
（実施の形態３）
本実施の形態では、表示部における画素部の様々な態様について説明する。
【００８３】
図７に、画素部の一態様について示す。図７に示す画素部２１２は、第１の配線Ｇ１〜Ｇｙ、第２の配線Ｓ１〜Ｓｘ、及び複数の画素１２０を有する。先の実施の形態に示す画素部と異なる点は、第２の配線Ｓ１〜Ｓｘと、複数の画素１２０との接続関係にある。
【００８４】
図７に示す画素部２１２では、奇数行の第１の配線Ｇにおいては、奇数列の第２の配線Ｓに画素１２０が電気的に接続され、偶数行の第１の配線Ｇにおいては、偶数列の第１の配線Ｓに画素１２０が電気的に接続される。
【００８５】
図７に示す画素部２１２は、図１（Ｃ）と同様に、複数の画素１２０において、全ての奇数行（または偶数行）の画素を順に選択して画像を書き込み、次に、全ての偶数行（または奇数行）の画素を順に選択して画像を書き込む。そして、奇数列の第２の配線Ｓに、例えば、正極性の第２の駆動信号が入力される場合には、偶数列の第２の配線Ｓに、負極性の第２の駆動信号が入力される。このような方法によっても、第１の配線Ｇ１〜Ｇｙにおいて、隣り合う画素の印加電圧の正負の極性を反転させることができる。
【００８６】
上記のようにして、表示部を駆動させることにより、入力される信号の極性が互いに異なる画素を隣接して配置することにより、画素の輝度が空間的に平均化されるため、表示装置におけるチラツキを抑制することができる。また、第２の配線Ｓ１〜Ｓｘにおける極性反転回数を抑えることができるため、表示素子の充放電回数が低減されることで、表示装置における消費電力を低減することができる。
【００８７】
図８に、画素部の他の一態様について示す。図８に示す画素部２２２は、第２の配線Ｓ１〜Ｓｘ、複数の画素１２０を有する。なお、図８においては、第１の配線Ｇ１〜Ｇｙは省略して図示している。先の実施の形態に示す画素部と異なる点は、画素１２０の構成である。
【００８８】
図８に示す画素１２０は、１画素に複数の副画素１２０ａ、１２０ｂ（サブピクセル）を有する画素構成となっている。図８に示す画素構成は、画素１２０が２つの副画素（副画素１２０ａ、１２０ｂ）を含む場合の一例である。なお、１つの画素１２０における副画素の数は限定されない。
【００８９】
図８に示す画素部２２２では、図１（Ｃ）と同様に、複数の画素１２０において、全ての奇数行（または偶数行）の画素を順に選択して画像を書き込み、次に、全ての偶数行の画素（または奇数行）の画素を順に選択して書き込む。または、複数の画素１２０において、奇数行（または偶数行）の副画素を順に選択して画像を書き込み、次に、偶数行（または奇数行）の副画素を順に選択して画像を書き込んでもよい。つまり、１つの画素１２０内において、副画素１２０ａ、１２０ｂの双方に同じ極性の信号を入力してもよいし、異なる極性の信号を入力してもよい。
【００９０】
なお、図８では、１画素の中の副画素は、同一の第２の配線Ｓ１〜Ｓｘに接続されているが、本発明の一態様は、これに限定されない。１画素の中の副画素が、それぞれ、異なる配線と接続されていてもよい。例えば、副画素１２０ａは、第２の配線Ｓ１と接続され、副画素１２０ｂは、第２の配線Ｓ２と接続されてもよい。これにより、第２の配線Ｓ１と第２の配線Ｓ２とに、それぞれ極性の異なる画像信号を供給することにより、１画素の中の副画素に供給される画像信号の極性を異なるようにすることが出来る。これにより、表示ムラなどのノイズの影響を低減することが出来る。
【００９１】
上記のようにして、画素部２２２において、各画素に副画素を設けることにより、図７に示す画素部と比較して、画素の輝度が空間的に平均化されるため、表示装置におけるチラツキを抑制することができる。また、第２の配線Ｓ１〜Ｓｘの入力信号の極性反転回数を低減することができる。これにより、表示素子の充放電回数が低減されるため、表示装置における消費電力を低減することができる。
【００９２】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【００９３】
（実施の形態４）
本実施の形態では、表示装置の駆動方法について、図１０を参照して説明する。
【００９４】
図１０に、本発明の一態様に係る表示装置のブロック図を示す。図１０に示すように、本発明の一態様に係る表示装置２００は、画素部２０２、第１の駆動回路２０３ａ、２０３ｂ及び第２の駆動回路２０４を有する表示部２０１、制御装置２０５、演算装置２０６、入力手段２０７、光供給部２０８と、を有する。なお、表示装置は、画像処理回路などを含んでいてもよい。
【００９５】
なお、図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【００９６】
図１０に示す表示部２０１には、画素部２０２、第１の駆動回路２０３、及び第２の駆動回路２０４が配置されている。表示部２０１が有する画素部２０２、第１の駆動回路２０３、第２の駆動回路２０４については、先の実施の形態に示す構成を適宜採用することができる。また、表示部２０１は、光供給部２０８を有する。光供給部２０８は、画素部２０２に光を供給する。
【００９７】
入力手段２０７としては、タッチパネル、タッチパッド、マウス、ジョイスティック、トラックボール、データグローブ、撮像装置等を用いることができる。
【００９８】
演算装置２０６は、入力手段２０７から入力された電気信号と、表示部２０１における画素部２０２との座標とを、関連づける。これにより、表示部２０１に表示される情報を処理するための命令が、演算装置２０６で生成される。
【００９９】
使用者が入力手段２０７に入力する情報としては、例えば、表示部に表示される画像の表示位置を変えるためにドラッグする命令、巻物状の画像を順に送るためにスクロールする命令、特定の画像を選択する命令、画像を表示する大きさを変化させるためにピンチする命令のほか、手書き文字を入力する命令等を挙げることができる。
【０１００】
演算装置２０６は、制御装置２０５に情報を処理するための命令に対応する信号を出力する。制御装置２０５は、入力された信号に応じて、第１の駆動回路２０３及び第２の駆動回路２０４、光供給部２０８を制御する。
【０１０１】
光供給部２０８には、複数の光源が設けられている。光供給部２０８の光源としては、冷陰極蛍光ランプ、発光ダイオード（ＬＥＤ）、電場を加えることでルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が発生する有機ＥＬ素子、または当該有機ＥＬ素子を用いた照明装置など、を用いることができる。
【０１０２】
光供給部２０８の光源としては、光源が発する青色の光の強度が、他の色の光の強度よりも低い（または弱めた）構成が好ましい。光源が発する光に含まれる青色を呈する光は、眼の角膜や水晶体で吸収されずに、網膜まで到達するため、長期的な網膜への影響（例えば、加齢黄斑変性など）や、夜中まで青色の光に暴露された際の概日リズム（サーカディアン・リズム：Ｃｉｒｃａｄｉａｎ  ｒｈｙｔｈｍ）への悪影響などを低減できる。また、光源が発する光は、４２０ｎｍより長い波長、好ましくは４４０ｎｍより長い波長を有することが好ましい。
【０１０３】
図１１に、好ましい光供給部２０８の発光スペクトルを示す。ここで、図１１では、光供給部２０８の光源として、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色のＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いた場合の各ＬＥＤからの発光スペクトルの例を示している。図１１では、４２０ｎｍ以下の範囲で、放射照度がほとんど観測されていない。このような光源を有する光供給部２０８を表示部２０１に用いることにより、使用者の目の疲労を軽減することができる。
【０１０４】
これにより、使用者の目の状態から検出される使用者の疲労状態に応じて、短波長の光の輝度を低減することにより、使用者の眼精疲労や網膜の損傷を抑制することができ、使用者の健康が害されることを抑制することができる。
【０１０５】
次に、図１０に示す表示装置の駆動方法について説明する。
【０１０６】
図１０に示す表示装置は、表示部２０１に表示される画像を書き換える頻度を、１秒間に３０回以上、好ましくは１秒間に６０回以上９６０回未満とする第１のモードと、１日に１回以上１秒間に０．１回未満、好ましくは１時間に１回以上１秒間に１回未満とする第２のモードと、を有する。例えば、表示部２０１に動画を表示させる場合は、第１のモードを使用し、表示部２０１に静止画を表示させる場合は、第２のモードを使用することができる。表示部２０１に静止画を表示させる場合に、第２のモードを使用し、画像の書き換え回数を低減することにより、表示装置２００の消費電力を低減することができる。
【０１０７】
使用者が、入力手段２０７によって、表示部２０１に表示される画像から、情報を処理するための命令を選択すると、入力手段２０７は、その命令に応じて画像切り替え信号を演算装置２０６に出力する。演算装置２０６は、表示部２０１に、画像切り替え信号を含む制御信号と、画像信号と、を出力する。なお、制御信号は、入力手段２０７が出力する画像切り替え信号の他、第１の駆動回路２０３用のスタート信号ＳＰ、クロック信号ＣＬＫ、パルス幅制御信号ＰＷＣ、第２の駆動回路２０４を制御する第２の駆動回路２０４用のスタート信号ＳＰ、クロック信号ＣＬＫ、ラッチ信号ＬＰなどが含まれる。
【０１０８】
表示部２０１において、制御装置２０５は、入力された制御信号及び画像信号を、第１の駆動回路２０３及び第２の駆動回路２０４にそれぞれ出力する。制御装置２０５から第１の駆動回路２０３へ、スタート信号ＳＰ、クロック信号ＣＬＫ、パルス幅制御信号ＰＷＣが出力され、制御装置２０５から第２の駆動回路２０４へ、スタート信号ＳＰ、クロック信号ＣＬＫ、ラッチ信号ＬＰ、画像信号が出力される。
【０１０９】
なお、画像信号が、動画像の信号であるか、静止画像の信号であるかを判別する方法としては、画像信号に含まれる一のフレーム期間と、その前後のフレーム期間との差分が、予め定められた差分より大きい場合には、動画像の信号、それ以下の場合には、静止画像の信号であると定める方法が挙げられる。
【０１１０】
また、制御装置２０５に、反転制御回路を設け、制御装置２０５が、反転制御回路が通知するタイミング従って、画像信号の極性を反転させる機能を有していてもよい。具体的に、画像信号の極性の反転は、制御装置において行われていてもよいし、制御装置２０５からの命令に従って、表示部２０１内で行われていてもよい。
【０１１１】
反転制御回路は、画像信号の極性を反転させるタイミングを、同期信号を用いて定める機能を有する。反転制御回路は、例えば、カウンタと、信号生成回路と、を有する。
【０１１２】
カウンタは、水平同期信号のパルスを用いてフレーム期間の数を数える機能を有する。
【０１１３】
信号生成回路は、カウンタにおいて得られたフレーム期間の数の情報を用いて、連続する複数フレーム期間毎に画像信号の極性を反転させるべく、画像信号の極性を反転させるタイミングを、制御装置２０５に通知する機能を有する。
【０１１４】
このような制御装置２０５は、例えば、６０Ｈｚのフレーム周波数でタイミング制御信号を発生し、６０Ｈｚを基準に、第１の駆動回路２０３、第２の駆動回路２０４の動作タイミングを制御する。または、３０Ｈｚ以下のフレーム周波数でタイミング制御信号を発生し、３０Ｈｚ以下を基準に、第１の駆動回路２０３、第２の駆動回路２０４の動作タイミングを制御する。６０Ｈｚのフレーム周波数は、１秒あたりに６０個の画像が表示部２０１に表示され、３０Ｈｚのフレーム周波数は、１秒あたりに３０個の画像が表示部２０１に表示される。表示装置が３０Ｈｚフレーム周波数で駆動されるとき、６０Ｈｚフレーム周波数と比較して、使用者は、同じ画像を見続けることになるため、使用者に視認される画面のチラツキが軽減される。なお、表示部２０１における画素部２０２の動作については、先の実施の形態を参照すればよいため、詳細な説明は省略する。また、表示部２０１としては、先の実施の形態に示す表示部２１１、表示部２２１、表示部２３１等を適用することができる。
【０１１５】
次に、表示部２０１の構成の変形例について、図１２を参照して説明する。
【０１１６】
図１２に示す表示部２４１は、複数の第１の駆動回路２０３（図１２では、第１の駆動回路２０３ａ〜２０３ｃ）と、画素部２４２と、第２の駆動回路２０４と、を有する。図１２に示す画素部２４２は、３つの領域（第１の領域２４２ａ、第２の領域２４２ｂ、及び第３の領域２４２ｃ）に分割されている。第１の領域２４２ａに配置された複数の第１の配線Ｇａは、第１の駆動回路２０３ａに電気的に接続され、第２の領域２４２ｂに配置された複数の第１の配線Ｇｂは、第１の駆動回路２０３ｂに電気的に接続され、第３の領域２４２ｃに配置された複数の第１の配線Ｇｃは、第１の駆動回路２０３ｃに電気的に接続される。図１２では、画素部２４２が３つの領域に分割された例を示すが、本発明の一態様ではこれに限定されず、４つ以上の領域に分割されていてもよい。
【０１１７】
複数の第１の駆動回路２０３（図１２では、第１の駆動回路２０３ａ〜２０３ｃ）は、スタート信号が入力された順に駆動を開始する。例えば、第１の駆動回路２０３ａ、第１の駆動回路２０３ｂ、第１の駆動回路２０３ｃの順にスタート信号が入力されると、この順に駆動を開始する。このとき、表示部２４１の画像の書き換え頻度は、画像の書き換え頻度が高い第１のモードであっても、画像の書き換え頻度が低い第２のモードであってもよい。
【０１１８】
また、第１の駆動回路２０３ａ〜２０３ｃにおいて、画像の書き換え頻度を異ならせることができる。例えば、第１の駆動回路２０３ａ、２０３ｂの画像の書き換え頻度を、第１の駆動回路２０３ｃよりも高くしてもよい。つまり、画素部２０２において、第１の領域２４２ａ、２４２ｂの画像の書き換え頻度を第１のモードとし、第３の領域２４２ｃの画像の書き換え頻度を第２のモードとすることができる。これにより、画素部２０２における第１の領域２４２ａ、第２の領域２４２ｂにおいて、動画像を表示し、第３の領域２４２ｃにおいて、静止画像を表示させる場合に、第１の駆動回路２０３ｃの動作頻度を低減することができる。その結果、第１の駆動回路２０３ｃの動作に伴う消費電力を低減することができる。もちろん、第１の駆動回路２０３ａ〜２０３ｃの全てが、第１のモードで駆動していていもよいし、第２のモードで駆動していてもよい。
【０１１９】
次に、第１のモードと第２のモードとの移行について説明する。
【０１２０】
表示部２０１が第２のモードで画像を表示している際に、入力手段２０７から画像切り替え信号が制御装置２０５を介して第１の駆動回路２０３に入力されると、第２のモードから第１のモードに切り替わる。
【０１２１】
例えば、入力手段２０７が、ページめくり動作を検知した場合、入力手段２０７は画像切り替え信号を演算装置２０６に出力する。演算装置２０６は、ページめくり動作の命令を含む画像信号を生成し、画像切り替え信号を含む制御信号と、画像信号と、を共に出力する。
【０１２２】
制御装置２０５は、画像切り替え信号を第１の駆動回路２０３に出力し、ページめくり動作の命令を含む画像信号を第２の駆動回路２０４に出力する。
【０１２３】
すると、第１の駆動回路２０３は第２のモードから第１のモードに切り替わり、第１の駆動信号を画素部２０２に出力する。一方、第２の駆動回路２０４は、ページめくり動作の命令を含む画像信号から生成した第２の駆動信号を、画素部２０２に出力する。
【０１２４】
これにより、画素部２０２は、第１の駆動信号が頻繁に入力されるため、ページめくり動作の命令を含む画像信号に従った画像を詳細に表示できる。具体的には、複数のフレームを短時間に表示できるため、なめらかなページめくり動作の命令を含む画像信号を表示できる。
【０１２５】
なお、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般に、十数ｍｓｅｃ程度である。よって、液晶の応答の遅さが動画ぼやけとして視認されやすい。そこで、液晶素子を用いた表示素子に印加する電圧を一時的に大きくして液晶の配向を速く変化させるオーバードライブ駆動を用いるようにしても良い。オーバードライブ駆動を用いることで、液晶の応答速度を上げ、動画のぼやけを防ぎ、動画の画質を改善することができる。
【０１２６】
また、画素において、トランジスタ１２１が非導通状態になった後においても、液晶素子を用いた表示素子１２２の透過率が収束せずに変化し続けると、液晶の比誘電率が変化するため、液晶素子を用いた表示素子１２２の保持する電圧が変化しやすい。
【０１２７】
例えば、液晶素子を用いた表示素子１２２に並列で接続される容量素子１２３の容量値が小さい場合、上述した液晶素子を用いた表示素子１２２の保持する電圧の変化は顕著に起こりやすい。しかし、上記オーバードライブ駆動を用いることで、応答時間を短くすることができるので、トランジスタ１２１が非導通状態になった後における液晶素子を用いた表示素子１２２の透過率の変化を小さくすることができる。したがって、液晶素子を用いた表示素子１２２に並列で接続される容量素子１２３の容量値が小さい場合でも、トランジスタ１２１が非導通状態になった後に、液晶素子を用いた表示素子１２２の保持する電圧が変化するのを防ぐことができる。
【０１２８】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１２９】
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置で表示可能な画像の生成方法について説明する。特に、画像の切り替えを行う際に使用者の目に優しい画像の切り替え方法、使用者の目の疲労を軽減する画像の切り替え方法、使用者の目に負担を与えない画像の切り替え方法について説明する。
【０１３０】
画像を素早く切り替えて表示すると、使用者の眼精疲労を誘発する場合がある。例えば、著しく異なる場面が切り換わる動画像や、異なる静止画を切り替える場合などが含まれる。
【０１３１】
よって、異なる画像を切り替えて表示する際には、瞬間的に表示を切り替えるのではなく、緩やかに（静かに）、自然に画像を切り替えて表示することが好ましい。
【０１３２】
例えば、異なる第１の画像から第２の画像に表示を切り替える場合、第１の画像と第２の画像の間に第１の画像がフェードアウトする画像または／及び第２の画像がフェードインする画像を挿入すると好ましい。また、第１の画像がフェードアウトすると同時に、第２の画像がフェードインする（クロスフェードともいう）ように、両者の画像を重ね合わせた画像を挿入してもよく、第１の画像が第２の画像に次第に変化する様子を表示する動画（モーフィングともいう）を挿入しても良い。
【０１３３】
具体的には、第１の静止画像データを低いフレーム周波数で表示し、続いて画像の切り替えのための画像を高いフレーム周波数で表示した後に、第２の静止画像データを低いフレーム周波数で表示する場合などが挙げられる。
【０１３４】
次に、互いに異なる画像Ａと画像Ｂとを切り替える方法の一例について説明する。
【０１３５】
図１３は、画像の切り替え動作を行うことができる表示装置の構成を示すブロック図である。図１３に示す表示装置は、表示部２５１、画像処理装置２５２、演算装置２５３、及び記憶装置２５４を備える。
【０１３６】
第１のステップにおいて、演算装置２５３は外部記憶装置等から画像Ａ、及び画像Ｂの各データを記憶装置２５４に格納する。
【０１３７】
第２のステップにおいて、演算装置２５３は、予め設定された分割数の値に応じて、画像Ａと画像Ｂの各画像データを元に新たな画像データを順次生成する。
【０１３８】
第３のステップにおいて、生成した画像データを画像処理装置２５２に出力する。画像処理装置２５２は入力された画像データを表示部２５１に表示させる。
【０１３９】
図１３（Ｂ）は、画像Ａから画像Ｂにかけて段階的に画像を切り替える際の、生成される画像データを説明するための模式図である。
【０１４０】
図１３（Ｂ）では、画像Ａから画像ＢにかけてＮ（Ｎは自然数）個の画像データを生成し、それぞれ１個あたりの画像データをｆ（ｆは自然数）フレーム期間表示した場合について示している。したがって、画像Ａから画像Ｂに切り替わるまでの期間は、ｆ×Ｎフレームとなる。
【０１４１】
ここで、上述したＮ、及びｆなどのパラメータは、使用者が自由に設定可能であることが好ましい。演算装置２５３はこれらのパラメータを予め取得し、当該パラメータに応じて、画像データを生成する。
【０１４２】
ｉ番目に生成される画像データ（ｉは１以上Ｎ以下の整数）は、画像Ａの画像データと画像Ｂの画像データに対して、それぞれに重み付けを行って足し合わせることで生成できる。例えば、ある画素において、画像Ａを表示したときの輝度（階調）をａ、画像Ｂを表示したときの輝度（階調）をｂとすると、ｉ番目に生成される画像データを表示したときの当該画素の輝度（階調）ｃは式１に示す値となる。
【０１４３】
【数１】
2014142623.tif 000003
【０１４４】
このような方法により生成された画像データを用いて、画像Ａから画像Ｂに切り替えることで、緩やかに（静かに）、自然に不連続な画像を切り替えることができる。
【０１４５】
なお、式１において、全ての画素についてａ＝０の場合が、黒画像から徐々に画像Ｂに切り替わるフェードインに相当する。また、全ての画素についてｂ＝０の場合が、画像Ａからに徐々に黒画像に切り替わるフェードアウトに相当する。
【０１４６】
以上のとおり、２つの画像を一時的にオーバーラップさせて画像を切り替える方法について述べたが、オーバーラップさせない方法としてもよい。
【０１４７】
２つの画像をオーバーラップさせない場合、画像Ａから画像Ｂに切り替える場合に、間に黒画像を挿入してもよい。このとき、画像Ａから黒画像に遷移する際、または黒画像から画像Ｂに遷移する際、またはその両方に、上述したような画像の切り替え方法を用いてもよい。また、画像Ａと画像Ｂの間に挿入する画像は黒画像だけでなく、白画像などの単一色の画像を用いてもよいし、画像Ａや画像Ｂとは異なる、多色の画像を用いてもよい。
【０１４８】
画像Ａと画像Ｂとの間に他の画像、特に黒画像などの単一色の画像を挿入することで、画像の切り替えのタイミングをより自然に使用者が感じ取ることができ、使用者にストレスを感じさせることなく画像を切り替えることができる。
【０１４９】
（実施の形態６）
本実施の形態では、先の実施の形態に示す表示部における第１の駆動回路及び第２の駆動回路を構成するシフトレジスタの構成について、図１４乃至図１６を参照して説明する。
【０１５０】
〈回路構成〉
図１４に、本実施の形態に係るシフトレジスタの構成の一例について示す。
【０１５１】
図１４（Ａ）に示すシフトレジスタは、第１のパルス出力回路５１０＿１〜第ｎのパルス出力回路５１０＿ｎ（ｎは２以上の自然数）と、クロック信号を伝達する配線５１１〜配線５１４を有する。配線５１１にはクロック信号ＣＬＫ１が与えられ、配線５１２にはクロック信号ＣＬＫ２が与えられ、配線５１３にはクロック信号ＣＬＫ３が与えられ、配線５１４にクロック信号ＣＬＫ４が与えられる。
【０１５２】
クロック信号は、一定の間隔で高電位であるＨｉｇｈ信号（以下、Ｈ信号と記す）と、低電位であるＬｏｗ信号（以下、Ｌ信号と記す）を繰り返す信号である。ここでは、クロック信号ＣＬＫ１〜クロック信号ＣＬＫ４は、１／４周期ずつ遅延した信号とする。本実施の形態では、上記クロック信号を利用して、第１のパルス出力回路５１０＿１〜第ｎのパルス出力回路５１０＿ｎの制御等を行う。
【０１５３】
第１のパルス出力回路５１０＿１〜第ｎのパルス出力回路５１０＿ｎはそれぞれ、図１４（Ｂ）に示すように、入力端子５２１、入力端子５２２、入力端子５２３、入力端子５２４、入力端子５２５、出力端子５２６、及び出力端子５２７を有する。
【０１５４】
入力端子５２１、入力端子５２２、及び入力端子５２３は、配線５１１〜配線５１４のいずれかと電気的に接続される。例えば、第１のパルス出力回路５１０＿１において、入力端子５２１は配線５１１と電気的に接続され、入力端子５２２が配線５１２と電気的に接続され、入力端子５２３が配線５１３と電気的に接続される。また、第２のパルス出力回路５１０＿２において、入力端子５２１が配線５１２と電気的に接続され、入力端子５２２が配線５１３と電気的に接続され、入力端子５２３が配線５１４と電気的に接続される。なお、ここでは、第ｎのパルス出力回路５１０＿ｎと接続される信号線が、配線５１２、配線５１３、配線５１４である場合を示しているが、第ｎのパルス出力回路５１０＿ｎと接続される信号線は、ｎの値によって異なるものになる。このため、ここで示す構成はあくまでも一例に過ぎないことを付記する。
【０１５５】
また、本実施の形態で示すシフトレジスタの第ｍのパルス出力回路（ｍは２以上の自然数）において、入力端子５２４は第（ｍ−１）のパルス出力回路の出力端子５２６と電気的に接続され、入力端子５２５は第（ｍ＋２）のパルス出力回路の出力端子５２６と電気的に接続され、出力端子５２６は第（ｍ＋１）のパルス出力回路の入力端子５２４と、第（ｍ−２）のパルス出力回路の入力端子５２５と、電気的に接続され、出力端子５２７はＯＵＴ（ｍ）に信号を出力する。
【０１５６】
例えば、第３のパルス出力回路５１０＿３では、入力端子５２４は第２のパルス出力回路５１０＿２の出力端子５２６と電気的に接続され、入力端子５２５は第５のパルス出力回路５１０＿５の出力端子５２６と電気的に接続され、出力端子５２６は第４のパルス出力回路５１０＿４の入力端子５２４及び第１のパルス出力回路５１０＿１の入力端子５２５と電気的に接続されている。
【０１５７】
また、第１のパルス出力回路５１０＿１では、入力端子５２４に配線５１５からのスタートパルス（ＳＰ１）が入力される。なお、スタートパルスはクロック信号である。また、第ｋのパルス出力回路５１０＿ｋ（ｋは２以上ｎ以下の自然数）では、前段の出力パルスが入力端子５２４に入力される。また、第（ｎ−１）のパルス出力回路５１０＿（ｎ−１）では、スタートパルス（ＳＰ２）が入力端子５２５に入力される。また、第ｎのパルス出力回路５１０＿ｎでは、スタートパルス（ＳＰ３）が入力端子５２５に入力される。なお、スタートパルス（ＳＰ２）及びスタートパルス（ＳＰ３）は、外部より入力される信号としてもよいし、回路内部で生成される信号としてもよい。
【０１５８】
次に、第１のパルス出力回路５１０＿１〜第ｎのパルス出力回路５１０＿ｎの具体的な構成について説明する。
【０１５９】
図１４（Ｃ）に示すように、第１のパルス出力回路５１０＿１〜第ｎのパルス出力回路５１０＿ｎの各々は、トランジスタ５４１〜トランジスタ５４４で構成されるパルス信号生成回路５７０と、トランジスタ５４５〜トランジスタ５４７で構成される第１の入力信号生成回路５７１と、トランジスタ５４８〜トランジスタ５５１で構成される第２の入力信号生成回路５７２と、を含む。
【０１６０】
また、トランジスタ５４１〜トランジスタ５５１はそれぞれ、半導体膜の上下に絶縁膜を介して配置された第１のゲート及び第２のゲートと、半導体膜に接して設けられたソース及びドレインの一方（ドレイン端子）及びソース及びドレインの他方（ソース端子）と、を有する。
【０１６１】
なお、以下の説明において、トランジスタ５４１〜トランジスタ５５１は、全てｎチャネル型のトランジスタとする。
【０１６２】
トランジスタ５４１〜トランジスタ５５１には、半導体膜として酸化物半導体を用いることが好適である。酸化物半導体を用いることにより、トランジスタのオフ電流を低減することができる。また、非晶質シリコンなどと比較して、オン電流および電界効果移動度を高めることができる。また、トランジスタの劣化を抑制することができる。これにより、消費電力が小さく、高速動作が可能で、動作の正確性が高められた電子回路が実現する。なお、酸化物半導体を用いたトランジスタについては後の実施の形態において詳述するから、ここでは省略する。
【０１６３】
図１４（Ｃ）に示すパルス出力回路の構成ついて説明する。
【０１６４】
トランジスタ５４１は、ソース及びドレインの一方が入力端子５２１と接続され、ソース及びドレインの他方が出力端子５２６と接続され、第１のゲートがトランジスタ５４７のソース及びドレインの他方と接続され、第２のゲートが出力端子５２６と接続されている。
【０１６５】
トランジスタ５４２は、ソース及びドレインの一方が出力端子５２６と接続され、ソース及びドレインの他方が電源線５３１と接続され、第１のゲートがトランジスタ５４８のソース及びドレインの他方と接続され、第２のゲートが電源線５３３と接続されている。
【０１６６】
トランジスタ５４３は、ソース及びドレインの一方が入力端子５２１と接続され、ソース及びドレインの他方が出力端子５２７と接続され、第１のゲートがトランジスタ５４７のソース及びドレインの他方と接続され、第２のゲートが出力端子５２６と接続されている。
【０１６７】
トランジスタ５４４は、ソース及びドレインの一方が出力端子５２７と接続され、ソース及びドレインの他方が電源線５３１と接続され、第１のゲートがトランジスタ５４８のソース及びドレインの他方と接続され、第２のゲートが電源線５３３と接続されている。
【０１６８】
トランジスタ５４５は、ソース及びドレインの一方が電源線５３２と接続され、ソース及びドレインの他方がトランジスタ５４６のソース及びドレインの一方及びトランジスタ５４７のソース及びドレインの一方と接続され、第１のゲート及び第２のゲートが入力端子５２４と接続されている。
【０１６９】
トランジスタ５４６は、ソース及びドレインの一方がトランジスタ５４５のソース及びドレインの他方及びトランジスタ５４７のソース及びドレインの一方と接続され、ソース及びドレインの他方が電源線５３１と接続され、第１のゲートがトランジスタ５４８のソース及びドレインの他方と接続され、第２のゲートが電源線５３３と接続されている。
【０１７０】
トランジスタ５４７は、ソース及びドレインの一方がトランジスタ５４５のソース及びドレインの他方及びトランジスタ５４６のソース及びドレインの一方と接続され、ソース及びドレインの他方がトランジスタ５４１の第１のゲート及びトランジスタ５４３の第１のゲートと接続され、第１のゲートが電源線５３２と接続され、第２のゲートが電源線５３４と接続されている。
【０１７１】
トランジスタ５４８は、ソース及びドレインの一方がトランジスタ５５０のソース及びドレインの他方と接続され、ソース及びドレインの他方が、トランジスタ５４２の第１のゲート、トランジスタ５４４の第１のゲート、及びトランジスタ５４６の第１のゲートと接続され、第１のゲートが入力端子５２２と接続され、第２のゲートが電源線５３３と接続されている。
【０１７２】
トランジスタ５４９は、ソース及びドレインの一方がトランジスタ５４８のソース及びドレインの他方と接続され、ソース及びドレインの他方が電源線５３１と接続され、第１のゲートが入力端子５２４と接続され、第２のゲートが電源線５３３と接続されている。
【０１７３】
トランジスタ５５０は、ソース及びドレインの一方が電源線５３２と接続され、ソース及びドレインの他方がトランジスタ５４８のソース及びドレインの一方と接続され、第１のゲートが入力端子５２３と接続され、第２のゲートが電源線５３３と接続されている。
【０１７４】
トランジスタ５５１は、ソース及びドレインの一方が電源線５３２と接続され、ソース及びドレインの他方がトランジスタ５４８のソース及びドレインの他方と接続され、第１のゲート及び第２のゲートが入力端子５２５と接続されている。
【０１７５】
上述したパルス出力回路の各構成（パルス信号生成回路５７０、第１の入力信号生成回路５７１、および第２の入力信号生成回路５７２の構成例など）は一例にすぎず、本発明の一態様がこれに限定されるものではない。
【０１７６】
図１４（Ｃ）におけるパルス出力回路が図１４（Ａ）に示す第１のパルス出力回路５１０＿１の場合、入力端子５２１にはクロック信号ＣＬＫ１が入力され、入力端子５２２にはクロック信号ＣＬＫ２が入力され、入力端子５２３にはクロック信号ＣＬＫ３が入力され、入力端子５２４には、スタートパルスＳＰ１が入力され、入力端子５２５には、第３のパルス出力回路５１０＿３の出力信号（ＳＲＯＵＴ３と記す）が入力される。また、出力端子５２６から第１のパルス出力回路５１０＿１の出力信号（ＳＲＯＵＴ１と記す）が第２のパルス出力回路５１０＿２の入力端子５２４に出力され、出力端子５２７から出力信号ＯＵＴ（１）が出力される。なお、各入力端子に与えられるＨ信号はＶＤＤとし、Ｌ信号はＶＳＳとする。
【０１７７】
また、電源線５３１にはＶＳＳが与えられ、電源線５３２にはＶＤＤが与えられ、電源線５３３にはＢＧ１が与えられ、電源線５３４にはＢＧ２が与えられる。なお、ＢＧ１がとりうる電位は、ＧＮＤより低い電位（負の電位）であり、ＢＧ２がとりうる電位は、ＧＮＤ以上の電位である。
【０１７８】
本実施の形態の以下の説明では、図１４（Ｃ）に示すパルス出力回路においてトランジスタ５４１の第１のゲートと、トランジスタ５４３の第１のゲートと、トランジスタ５４７のソース及びドレインの他方との接続箇所を、ノードＡとする。また、トランジスタ５４２の第１のゲートと、トランジスタ５４４の第１のゲートと、トランジスタ５４６の第１のゲートと、トランジスタ５４８のソース及びドレインの他方と、トランジスタ５４９のソース及びドレインの一方と、トランジスタ５５１のソース及びドレインの他方との接続箇所を、ノードＢとする。
【０１７９】
上記ノードＡと出力端子５２６との間には、ブートストラップ動作を好適に行うための容量素子を設けても良い。また、上記ノードＢの電位を保持するために、ノードＢに電気的に接続された容量素子を設けてもよい。
【０１８０】
図１４（Ｃ）において、トランジスタ５４１およびトランジスタ５４３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ５４６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。
【０１８１】
また、図１４（Ｃ）において、トランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ５４６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。また、トランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ５４７のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌと等しいことが好ましい。または、トランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ５４７のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。
【０１８２】
また、図１４（Ｃ）において、トランジスタ５４３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ５４４のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。
【０１８３】
また、図１４（Ｃ）において、トランジスタ５４８及びトランジスタ５５０のチャネル幅（Ｗ）は、トランジスタ５５１のチャネル幅（Ｗ）よりも小さいことが好ましい。
【０１８４】
トランジスタ５４１及びトランジスタ５４３の動作は、出力端子５２６から出力される信号ＳＲＯＵＴ１、及び出力端子５２７から出力される信号ＯＵＴ（１）に寄与する。
【０１８５】
そこで、図１４（Ｃ）に示すように、トランジスタ５４１の第２のゲート及びトランジスタ５４３の第２のゲートを、出力端子５２６と接続する。これにより、トランジスタ５４１及びトランジスタ５４３がオン状態であるときには、しきい値電圧がマイナスシフトすることで、ノーマリーオンとなるため、オン電流を増加させることができる。また、オフ状態であるときには、しきい値電圧がプラスシフトすることで、ノーマリーオフとすることができるため、リーク電流を低減することができる。
【０１８６】
また、トランジスタ５４１及びトランジスタ５４３がオン状態であるときに、電流を増加させることができるため、トランジスタに第２のゲートを設けない場合と比較して、トランジスタ５４１及びトランジスタ５４３のチャネル幅Ｗを小さくすることができる。これにより、レイアウト面積の縮小と、消費電力を低減することができる。
【０１８７】
また、トランジスタ５４２、トランジスタ５４４、トランジスタ５４８、トランジスタ５４９、及びトランジスタ５５０は、ノードＢの電位を制御する。よって、これらのトランジスタのしきい値電圧が変動し、リーク電流が生じると、ノードＢの電位を制御することが不能となってしまう。
【０１８８】
そこで、図１４（Ｃ）に示すように、トランジスタ５４２の第２のゲート、トランジスタ５４４の第２のゲート、トランジスタ５４８の第２のゲート、トランジスタ５４９の第２のゲート、及びトランジスタ５５０の第２のゲートを、負の電位を与える電源線５３３と接続する。これにより、上述のトランジスタがオフ状態であるときに、確実にノーマリーオフとすることができるため、リーク電流を低減することができる。
【０１８９】
また、トランジスタ５４５の動作は、トランジスタ５４１及びトランジスタ５４３の動作に寄与し、トランジスタ５５１の動作は、トランジスタ５４２、トランジスタ５４４、トランジスタ５４６の動作に寄与する。
【０１９０】
そこで、図１４（Ｃ）に示すように、トランジスタ５４５の第２のゲートを、第１のゲートと接続し、トランジスタ５５１の第２のゲートを、第１のゲートと接続する。これにより、トランジスタ５４５及びトランジスタ５５１がオン状態であるときには、しきい値電圧がマイナスシフトすることで、ノーマリーオンとすることができるため、オン電流を増加させることができる。また、オフ状態であるときには、しきい値電圧がプラスシフトすることで、ノーマリーオフとすることができるため、リーク電流を低減することができる。
【０１９１】
また、トランジスタ５４７のしきい値電圧が低すぎる（例えば、−１０Ｖ）場合であると、トランジスタ５４６のソースドレイン間には、（（ＶＡ−Ｖｔｈ５４７））−ＶＳＳ）（ＶＡは、ノードＡの電位）の電圧がかかるため、トランジスタ５４６にかかる負荷が大きくなるおそれがある。
【０１９２】
そこで、トランジスタ５４７の第２のゲートを、電源線５３４と接続することにより、トランジスタ５４７の第２のゲートには、ＢＧ２としてＧＮＤ以上の電位が与えられる。これにより、トランジスタ５４７のしきい値電圧を０Ｖ付近に制御することができるため、トランジスタ５４６にかかる負荷を抑制することができる。
【０１９３】
〈動作〉
次に、図１４に示すシフトレジスタの動作について図１５及び図１６を参照して説明する。なお、図１６に示すタイミングチャートは、図１５に示す一部の期間（例えば、第４の期間５６４＿１〜５６４＿５）を誇張して示しているが、図１５に示すタイミングチャートと大きく変わるところはない。図１５及び図１６に示すタイミングチャート中、ＣＬＫ１〜ＣＬＫ４はそれぞれクロック信号を示し、ＳＰ１はスタートパルスを示し、ＯＵＴ（１）〜ＯＵＴ（４）は、第１のパルス出力回路５１０＿１〜第４のパルス出力回路５１０＿４の出力端子５２７からの出力を示し、ノードＡおよびノードＢはそれぞれノードＡおよびノードＢの電位を示し、ＳＲＯＵＴ１〜ＳＲＯＵＴ４は、第１のパルス出力回路５１０＿１〜第４のパルス出力回路５１０＿４の出力端子５２６からの出力を示す。
【０１９４】
代表的に、第１のパルス出力回路５１０＿１の動作について説明する。第１のパルス出力回路５１０＿１の構成は、図１４（Ｃ）に示す通りである。また、入力される各信号、供給される各電位の関係も図１４（Ｃ）と同様である。
【０１９５】
第１の期間５６１において、入力端子５２４にＳＰ１としてＨ信号が入力されることにより、トランジスタ５４５の第１のゲート及び第２のゲートと、トランジスタ５４９の第１のゲートにＶＤＤが与えられ、トランジスタ５４５とトランジスタ５４９はオン状態になる。また、入力端子５２３にＣＬＫ３としてＨ信号が入力されることにより、トランジスタ５５０の第１のゲートにＶＤＤが与えられ、トランジスタ５５０もオン状態となる。また、トランジスタ５４７の第１のゲートには電源線５３２からＶＤＤが与えられることにより、トランジスタ５４７もオン状態となる。また、トランジスタ５４９の第２のゲート及びトランジスタ５５０の第２のゲートには、電源線５３３からＢＧ１（例えば、負の電位）が与えられ、トランジスタ５４７の第２のゲートには、電源線５３４からＢＧ２（例えば、ＧＮＤ）が与えられる。このとき、トランジスタ５４５の第２のゲートに、Ｈ信号が入力されることにより、トランジスタ５４５のしきい値電圧がマイナスシフトすることで、ノーマリーオンとすることができるため、オン電流を増加させることができる。
【０１９６】
トランジスタ５４５とトランジスタ５４７がオン状態となることにより、ノードＡの電位は上昇する。また、トランジスタ５４９がオン状態となることにより、ノードＢの電位は下降する。トランジスタ５４５のソース及びドレインの一方の電位はＶＤＤであるため、トランジスタ５４５のソース及びドレインの他方の電位は、ソース及びドレインの一方の電位からトランジスタ５４５のしきい値電圧分を引いた値（ＶＤＤ−Ｖｔｈ５４５）となる。そして、トランジスタ５４７の第１のゲートの電位がＶＤＤであるため、トランジスタ５４７のしきい値電圧Ｖｔｈ５４７がＶｔｈ５４５以上の場合には、ノードＡの電位は（ＶＤＤ−Ｖｔｈ５４７）となってトランジスタ５４７がオフ状態となる。一方、Ｖｔｈ５４７がＶｔｈ５４５未満の場合には、トランジスタ５４７はオン状態を保ったまま、ノードＡの電位は（ＶＤＤ−Ｖｔｈ５４５）まで上昇する。以下、第１の期間５６１におけるノードＡの電位の到達点（最高電位）をＶＡＨとする。
【０１９７】
ノードＡの電位がＶＡＨになると、トランジスタ５４１の第１のゲートおよびトランジスタ５４３の第１のゲートに、電位ＶＡＨが入力されるため、トランジスタ５４１及びトランジスタ５４３がオン状態となる。ここで、入力端子５２１にＣＬＫ１としてＬ信号が入力されるため、出力端子５２６および出力端子５２７からＳＲＯＵＴ１及びＯＵＴ（１）としてＶＳＳが出力される。
【０１９８】
第２の期間５６２において、入力端子５２１にＣＬＫ１としてＨ信号が入力される。ここで、トランジスタ５４１およびトランジスタ５４３はオン状態であるため、出力端子５２６の電位および出力端子５２７の電位が上昇する。これに伴い、トランジスタ５４１の第２のゲート及びトランジスタ５４３の第２のゲートに入力される電位も上昇する。さらに、トランジスタ５４１の第１のゲートとソース及びドレインの他方との間には容量が存在し、これによって第１のゲートとソース及びドレインの他方とが容量結合されている。同様に、トランジスタ５４３の第１のゲートとソース及びドレインの他方との間には容量が存在し、これによって第１のゲートとソース及びドレインの他方とが容量結合されている。したがって、出力端子５２６の電位および出力端子５２７の電位の上昇と共に、浮遊状態であるノードＡの電位が上昇することになる（ブートストラップ動作）。ノードＡの電位は最終的にＶＤＤ＋Ｖｔｈ５４１より高くなり、出力端子５２６および出力端子５２７からＳＲＯＵＴ１及びＯＵＴ（１）としてＶＤＤが出力される。このとき、トランジスタ５４１の第２のゲート及びトランジスタ５４３の第２のゲートは、出力端子５２６と接続されているため、トランジスタ５４１の第２のゲート及びトランジスタ５４３の第２のゲートには、ＶＤＤが与えられる。
【０１９９】
ここで、電流は以下の式で定義される。飽和特性を式（２）で表し、線形特性を式（３）で表す。
【０２００】
Ｉ＝（１／２）β（Ｖｇ−Ｖｔｈ）２            （２）
Ｉ＝β（（Ｖｇ−Ｖｔｈ）−１／２Ｖｄ）Ｖｄ          （３）
【０２０１】
数式１、数式２で表すように、電流は、（Ｖｇ−Ｖｔｈ）２又はＶｇ−Ｖｔｈに比例する。数式１、数式２より、トランジスタ５４１及びトランジスタ５４３のしきい値電圧がマイナスシフトすることにより、Ｖｇ−Ｖｔｈが大きくなると電流が増加することがわかる。
【０２０２】
したがって、トランジスタ５４１及びトランジスタ５４３のしきい値電圧を制御することにより、トランジスタ５４１及びトランジスタ５４３がオン状態であるときに、電流を増加させることができる。これにより、出力端子５２７を充電させる時間をより短くすることができる。また、レイアウト面積の縮小と、消費電力を低減することができる。
【０２０３】
また、第２の期間５６２においては、トランジスタ５４９がオン状態であるため、ノードＢもＶＳＳに維持されている。このため、出力端子５２６の電位がＶＳＳからＶＤＤに変化する際の、容量結合に起因するノードＢの電位変動を抑制し、これによる不具合の発生を防止できる。
【０２０４】
なお、上述のように第２の期間５６２において、出力端子５２７の電位をＶＤＤとする場合、出力端子５２７の電位を確実にＶＤＤまで上昇させるためには、トランジスタ５４３をオン状態とさせるためにトランジスタ５４３のゲート電圧Ｖｇを十分に大きくする必要がある。トランジスタ５４３のゲート電圧Ｖｇが小さい場合、トランジスタ５４３に係るドレイン電流が小さくなるため、指定された期間内（ここでは、第２の期間５６２内）に、出力端子５２７の電位をＶＤＤまで上昇させるのに時間がかかってしまう。これにより、出力端子５２７の波形の立ち上がりが鈍り、誤動作の原因となる。
【０２０５】
ところで、第２の期間５６２におけるトランジスタ５４３のゲート電圧Ｖｇの大きさは、第１の期間５６１におけるノードＡの電位によって決まる。そのため、トランジスタ５４３のＶｇを大きくするためには、第１の期間５６１のうちにノードＡの電位をできるだけ大きくする必要がある（回路設計上、最大でＶＤＤ−Ｖｔｈ５４５またはＶＤＤ−Ｖｔｈ５４７）。出力端子５２６とトランジスタ５４１のゲート電圧Ｖｇについても、同様のことが言える。
【０２０６】
そのため、トランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ５４６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きいことが好ましい。トランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを、トランジスタ５４６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きくすることにより、第１の期間５６１におけるノードＡの電位を、より短い時間で、ＶＤＤ−Ｖｔｈ５４５またはＶＤＤ−Ｖｔｈ５４７まで上昇させることができる。また、第１の期間５６１では、トランジスタ５４６はオフ状態となっているが、トランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを、トランジスタ５４６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きくすることにより、トランジスタ５４６におけるリーク電流（Ｉｏｆｆ）を小さくすることができるため、ノードＡの電位を、より短い時間でＶＤＤ−Ｖｔｈ５４５まで上昇させることができる。
【０２０７】
また、トランジスタの微細化によりチャネル長Ｌが小さくなると、しきい値電圧のマイナスシフトが生じてトランジスタ５４６がノーマリーオン化する場合もある。このような場合でも、トランジスタ５４６のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌをトランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも小さくすることにより、トランジスタ５４６のオン抵抗をトランジスタ５４５のオン抵抗よりも大きくできる。これにより、ノードＡの電位をＶＤＤ−Ｖｔｈ５４５またはＶＤＤ−Ｖｔｈ５４７により近い電位にすることができる。
【０２０８】
また、トランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ５４７のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌと概ね等しいことが好ましい。概ね等しいとは、製造誤差やばらつきに起因する多少の差を有している場合があることを想定した上で、等しいとみなせる場合のことである。トランジスタ５４５およびトランジスタ５４７のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを等しくすることにより、トランジスタ５４５およびトランジスタ５４７の電流供給能力を等しくすることができるため、ノードＡの電位を効率よく上昇させることができる。上述したように、トランジスタ５４５のしきい値電圧Ｖｔｈ５４５およびトランジスタ５４７のしきい値電圧Ｖｔｈ５４７は、概ね等しいことが望ましい。
【０２０９】
なお、トランジスタ５４５のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、トランジスタ特性、クロック周波数、トランジスタ５４１およびトランジスタ５４３のゲート容量、シフトレジスタの動作電圧などによって決めることができる。
【０２１０】
また、トランジスタ５４６のチャネル幅Ｗが大きくなると、トランジスタ５４６の特性がノーマリーオン化した場合、リーク電流が増加するため、ノードＡの電位降下につながってしまう。または、トランジスタ５４５によるノードＡの充電の妨げとなってしまう。さらに、高速動作が必要な場合に、ノードＢの電位の下降を短時間で行い、ノードＡの充電を短時間で行う必要がある。このような場合、トランジスタ５４６の電位を短時間で下降させる必要がある。
【０２１１】
したがって、トランジスタ５４５のチャネル幅Ｗよりも、トランジスタ５４６のチャネル幅Ｗを小さくすることにより、トランジスタ５４６のリーク電流を低減し、ノードＡの電位の変位を防止することができる。また、ノードＢの負荷を低減することができる。このように、トランジスタの特性や駆動仕様に合わせて、トランジスタ５４５、トランジスタ５４６、およびトランジスタ５４７のサイズを決定することによって、効率のよいシフトレジスタを実現することができる。
【０２１２】
また、トランジスタ５４７の第２のゲートには、上述のように、電源線５３４からＢＧ２が与えられている。これにより、トランジスタ５４７のしきい値電圧を０Ｖ付近とすることができ、トランジスタ５４６のソースドレイン間に、（（ＶＡ−Ｖｔｈ５４７）−ＶＳＳ）（ＶＡは、ノードＡの電位）の電圧がかかったとしても、トランジスタ５４６にかかる負荷を抑制することができる。
【０２１３】
第３の期間５６３において、入力端子５２４にＳＰ１としてＬ信号が入力されることにより、トランジスタ５４５の第１のゲート及び第２のゲートと、トランジスタ５４９の第１のゲートにＶＳＳが与えられ、トランジスタ５４５とトランジスタ５４９はオフ状態になる。また、入力端子５２１に入力されるＣＬＫ１はＨ信号に維持され、ノードＡの電位も変化しないため、出力端子５２６および出力端子５２７からＳＲＯＵＴ１及びＯＵＴ（１）としてＶＤＤが出力される。なお、第３の期間５６３ではノードＢが浮遊状態となるが、出力端子５２６の電位も変化しないため、容量結合による不具合は無視できる程度である。
【０２１４】
第４の期間５６４においては、入力端子５２２にＣＬＫ２としてＨ信号が入力され、入力端子５２３にＣＬＫ３としてＨ信号が入力されることにより、トランジスタ５４８の第１のゲート及びトランジスタ５５０の第１のゲートにＶＤＤが与えられ、トランジスタ５４８及びトランジスタ５５０がオン状態になる。また、入力端子５２５にＳＲＯＵＴ３としてＨ信号が入力され、トランジスタ５５１の第１のゲート及び第２のゲートにＶＤＤが入力され、トランジスタ５５１がオン状態となる。トランジスタ５５１がオン状態となることにより、ノードＢの電位が短時間でＶＤＤ−Ｖｔｈ５５１まで充電され、トランジスタ５４２、トランジスタ５４４、およびトランジスタ５４６がオン状態となる。また、入力端子５２１にＣＬＫ１としてＬ信号が入力されることにより、トランジスタ５４１及びトランジスタ５４３がオフ状態となる。この結果、出力端子５２６および出力端子５２７からＳＲＯＵＴ１及びＯＵＴ（１）としてＶＳＳが出力される。ここで、トランジスタ５５１の第２のゲートに、Ｈ信号が入力されることにより、トランジスタ５５１のしきい値電圧がマイナスシフトすることで、ノーマリーオンとすることができるため、オン電流を増加させることができる。
【０２１５】
このとき、ノードＢの充電はトランジスタ５５１を通じて行われると共に、トランジスタ５５０、トランジスタ５４８を通じて行われる。トランジスタ５５０およびトランジスタ５４８の第１のゲートは、それぞれ入力端子５２３および入力端子５２２に接続されており、ゲート容量はそのまま入力端子５２３および入力端子５２２の負荷になる。
【０２１６】
第４の期間５６４において、ノードＡの電位は、ＣＬＫ１がＨ信号となる第６の期間の前まで（つまり第４の期間５６４および第５の期間５６５中）に、確実にＶＳＳとする必要がある。第５の期間５６５中に、ノードＡの電位がＶＳＳまで下降していないと、トランジスタ５４３のゲートとソース間の容量結合によって、再びノードＡは電位が上昇し、トランジスタ５４１およびトランジスタ５４３がオン状態となり、出力端子５２６および出力端子５２７に電流が流れ、誤動作となるおそれがある。
【０２１７】
そのため、トランジスタ５４１、トランジスタ５４３およびトランジスタ５４６の関係を、式（４）乃至式（１０）のように決めることで、負荷に起因する動作の不具合を低減し、動作の安定化を図ることができる。
【０２１８】
【数２】
2014142623.tif 000004
【０２１９】
【数３】
2014142623.tif 000005
【０２２０】
【数４】
2014142623.tif 000006
【０２２１】
【数５】
2014142623.tif 000007
【０２２２】
【数６】
2014142623.tif 000008
【０２２３】
【数７】
2014142623.tif 000009
【０２２４】
【数８】
2014142623.tif 000010
【０２２５】
上式において、ｔＣＫＨとはＣＬＫ１のＨ信号の期間、即ち第２の期間５６２および第３の期間５６３に相当し、ｔＣＫＬとはＣＬＫ１のＬ信号の期間、即ち、第４の期間５６４および第５の期間５６５に相当し、ｔｏｆｆとはノードＡがＶＳＳまで放電するのに要する時間に相当する。つまり、ｔＣＫＬ期間内のうちｔｏｆｆの時間を使ってノードＡの電位をＶＳＳまで下降させることになる。ｔｏｆｆは第４の期間５６４および第５の期間５６５の中であれば、たとえば、第４の期間５６４＿１でも第４の期間５６４＿１〜５６４＿３でも第４の期間５６４＿１〜５６４＿５でもよい（図１６参照）。好ましくは第４の期間５６４および第５の期間５６５の１／２の期間に相当する第４の期間５６４＿１〜５６４＿３である。ｔＣＫＬに対してｔｏｆｆをあまりに短く設定すると、ノードＡの電位を早く下降させるためにトランジスタ５４６のチャネル幅Ｗサイズを大きくする必要があり、ｔｏｆｆを長く設定すると次のクロックのＨ信号が入るまでにノードＡの電位をＶＳＳまで放電しきれず誤動作となる可能性があるためである。つまり、ｔｏｆｆは、クロック信号の周波数等を考慮して決定する必要がある。
【０２２６】
また、Ｃ５４１およびＣ５４３はそれぞれトランジスタ５４１およびトランジスタ５４３のゲート容量を示し、ＶｆとはノードＡの第３の期間５６３での電位を示す。
【０２２７】
式（３）に示すｉ５４６は、トランジスタ５４６のドレイン電流を示している。これよりトランジスタ５４６のサイズ（例えば、Ｗ／Ｌ）を決定することができる。即ち、トランジスタ５４６のサイズは、ＣＬＫ１の動作周波数、トランジスタ５４１とトランジスタ５４３のサイズ、およびノードＡの電位によって決めることができる。
【０２２８】
例えば、ＣＬＫ１の動作周波数が高い場合、ノードＡの電位はより早く下降させる必要があるため、式（２）よりｔｏｆｆを小さくすることが必要になり、そのため、ｉ５４６を大きくする必要が生じる。そこで、ｉ５４６に合わせて式（３）よりＷ５４６を計算し、Ｗサイズを決定することができる。
【０２２９】
一方、トランジスタ５４１およびトランジスタ５４３のサイズが小さい場合には、ｉ５４６は小さくて良いため、式（３）より、Ｗ５４６は小さくなる。ところで、トランジスタ５４３は、出力負荷の充放電に使用しているため、トランジスタ５４３のサイズを大きくすることにより、放電の際に、トランジスタ５４４だけでなく、トランジスタ５４３においても放電することができるため、出力の電位の下降を短時間で行うことができる。したがって、ノードＡの電位を緩やかに下降させると、トランジスタ５４３はオン状態であるため、トランジスタ５４４だけで放電するよりも、出力の電位の下降を短時間で行うことができる。このように、トランジスタの特性や駆動仕様に合わせてトランジスタ５４６のサイズを決定することによって、効率のよいシフトレジスタを実現することができる。
【０２３０】
なお、本実施の形態において示すシフトレジスタにおいて、クロック線に接続するトランジスタの負荷は、シフトレジスタの全段数÷４×（トランジスタ５４３のＬｏｖ＋トランジスタ５４１のＬｏｖ＋トランジスタ５５０のゲート容量＋トランジスタ５４８のゲート容量）、で表現される。また、ゲート容量は、ε０×ε×（Ｌ×Ｗ）／ｔｏｘで表現される。なお、Ｌｏｖとは、トランジスタのソース電極層又はドレイン電極層と半導体層とが重畳する領域のチャネル長方向における長さを表している。
【０２３１】
クロック線に接続されるゲート容量を減らすため、トランジスタ５４８及びトランジスタ５５０のチャネル幅（Ｗ）は、トランジスタ５５１のチャネル幅（Ｗ）よりも小さいことが好ましい。これにより、クロック線の負荷を低減することができ、高速動作させることができる。また、トランジスタ５５０およびトランジスタ５４８のチャネル幅（Ｗ）を減少させることによって、レイアウト面積を縮小させることができる。
【０２３２】
第５の期間５６５においては、入力端子５２５にＳＲＯＵＴ３としてＨ信号が入力されることにより、ノードＢの電位が保持される。このため、トランジスタ５４２、トランジスタ５４４、およびトランジスタ５４６のオン状態が保持されて、出力端子５２６および出力端子５２７からＳＲＯＵＴ１及びＯＵＴ（１）として出力される電位はＶＳＳに保持される。
【０２３３】
第６の期間５６６においては、入力端子５２５にＳＲＯＵＴ３としてＬ信号が入力されることにより、トランジスタ５５１の第１のゲート及び第２のゲートにＶＳＳが入力され、トランジスタ５５１がオフ状態となる。このとき、ノードＢは、上述の電位を保持したまま浮遊状態となる。これにより、トランジスタ５４２、トランジスタ５４４、およびトランジスタ５４６のオン状態が保持される。
【０２３４】
なお、ノードＢの電位は、通常、トランジスタのオフ電流等に起因して下降するが、十分にオフ電流が小さいトランジスタ（例えば、酸化物半導体を用いたトランジスタ）を適用する場合には、このような問題は生じない。また、ノードＢの電位の下降を緩和するために、容量素子を設けても良い。この場合に設けられた容量素子は、トランジスタ５４２の第１のゲートと、トランジスタ５４４の第１のゲートと、トランジスタ５４６の第１のゲートと、トランジスタ５４８のソース及びドレインの一方と、トランジスタ５４９のソース及びドレインの一方と、に接続される。
【０２３５】
なお、その後の期間において、入力端子５２２に入力されるＣＬＫ２と入力端子５２３に入力されるＣＬＫ３とが共にＨ信号となる場合には、トランジスタ５４８の第１のゲート及びトランジスタ５５０の第１のゲートにＶＤＤが与えられ、トランジスタ５４８とトランジスタ５５０がオン状態となり、定期的にノードＢに電位が与えられる。このため、オフ電流の比較的大きなトランジスタを用いる場合であっても、パルス出力回路の誤動作を防止できる。
【０２３６】
なお、シフトレジスタからの出力（ＯＵＴ（１）〜ＯＵＴ（４）など）については、電位の上昇時を重視する場合と、電位の下降時を重視する場合がある。例えば、電位の上昇によってデータを確定させる場合（例えば、データの書き込みを行う場合など）には、電位の上昇時が重視される。また、電位の下降によってデータを確定させる場合には、電位の下降時が重視される。
【０２３７】
電位の上昇によってデータを確定させる場合には、電位の上昇に要する時間を短くする必要がある。そのためには、トランジスタ５４３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを、トランジスタ５４４のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きくすることが好ましい。
【０２３８】
電位の下降によってデータを確定させる場合には、電位の下降に要する時間を短くする必要がある。そのためには、トランジスタ５４３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを、トランジスタ５４４のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌよりも大きくすることが好ましい。
【０２３９】
但し、本発明の一態様では、ノードＡの電位をトランジスタ５４３のゲートとソース間の容量結合を利用したブートストラップ動作によって所定の電位まで上昇させることにより、トランジスタ５４３をオン状態とし、Ｈ信号を出力させる。そのため、トランジスタ５４３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌが十分に大きくなければ、シフトレジスタの出力するＨ信号の電位が、ＶＤＤまで上がりきらないという問題が生じうるから、トランジスタ５４３のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌは、十分に大きくすることが望ましい。
【０２４０】
本発明の一態様では、トランジスタ５４１の第２のゲート及びトランジスタ５４３の第２のゲートは、出力端子５２６と接続されている。これにより、トランジスタ５４１及びトランジスタ５４３がオン状態であるときに、しきい値電圧がマイナスシフトすることで、ノーマリーオンとなるため、電流を増加させることができる。また、オフ状態であるときは、しきい値電圧がプラスシフトすることで、ノーマリーオフとなるため、リークオン電流を低減することができる。これにより、トランジスタに第２のゲートを設けない場合と比較して、トランジスタ５４１及びトランジスタ５４３のチャネル幅Ｗを小さくすることができるため、レイアウト面積の縮小と、消費電力を低減することができる。
【０２４１】
また、本発明の一態様では、トランジスタ５４２の第２のゲート、トランジスタ５４４の第２のゲート、トランジスタ５４８の第２のゲート、トランジスタ５４９の第２のゲート、及びトランジスタ５５０の第２のゲートは、負の電位を与える電源線５３３と接続されている。これにより、上述のトランジスタがオフ状態であるときに、確実にノーマリーオフとすることができるため、リーク電流を低減することができる。
【０２４２】
本発明の一態様では、トランジスタ５４５の第２のゲートは、第１のゲートと接続されており、トランジスタ５５１の第２のゲートは、第１のゲートと接続されている。これにより、トランジスタ５４５及びトランジスタ５５１がオン状態である時に、しきい値電圧がマイナスシフトすることで、ノーマリーオンとなるため、オン電流を増加させることができる。また、オフ状態であるときは、しきい値電圧がプラスシフトすることで、ノーマリーオフとすることができるため、リーク電流を低減することができる。
【０２４３】
また、本発明の一態様では、トランジスタ５４７の第２のゲートは、電源線５３４と接続されている。これにより、トランジスタ５４７のしきい値電圧を０Ｖ付近とすることができ、トランジスタ５４６のソースドレイン間に、（（ＶＡ−Ｖｔｈ５４７））−ＶＳＳ）（ＶＡは、ノードＡの電位）の電圧がかかったとしても、トランジスタ５４６にかかる負荷を抑制することができる。
【０２４４】
パルス出力回路を構成する複数のトランジスタのしきい値電圧が変動してしまう場合であっても、本発明の一態様により、個々のトランジスタのしきい値電圧を制御することができる。また、個々のトランジスタのしきい値変動が異なる場合であっても、しきい値の変動の大きさに関わらず個々のトランジスタのしきい値を制御することができる。
【０２４５】
これにより、リーク電流を低減し、消費電力の低減、または誤動作がなく、安定して動作することが可能なパルス出力回路を構成することができる。
【０２４６】
なお、本実施の形態において示すシフトレジスタは、第ｍのパルス出力回路から出力されるパルスと第（ｍ＋１）のパルス出力回路から出力されるパルスが半分重なる駆動方法を採用している。このため、当該駆動方法を採用しない場合と比較して、配線の充電に使用できる時間を長くすることができる。つまり、当該駆動方法によって、大きな負荷に耐え、高い周波数で動作するパルス出力回路が提供される。
【０２４７】
なお、本実施の形態に示すシフトレジスタでは、トランジスタ５４１〜５５１において、第２のゲート電極を有するトランジスタを示したが、本発明の一態様はこれに限定されない。トランジスタ５４１〜５５１において、第２のゲート電極を有さないトランジスタとしてもよい。また、シフトレジスタにおいて、第２のゲート電極を有するトランジスタと、第２のゲート電極を有さないトランジスタとが、混在した構成であってもよい。なお、シフトレジスタにおいて、トランジスタ５５０は、設けてもよいし、設けなくとも良い。また、出力端子は、２系統に限らず、１系統としてもよい。つまり、出力端子５２６または出力端子５２７を省略しても良い。この場合には、省略される出力端子に付随するトランジスタ（例えば、出力端子５２７を省略する場合には、トランジスタ５４３及びトランジスタ５４４）は適宜省略すればよい。
【０２４８】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２４９】
（実施の形態７）
本実施の形態では、本発明の一態様の表示装置の表示手段に適用可能なパネルモジュールの構成例について、図面を参照して説明する。
【０２５０】
図１７（Ａ）は、本実施の形態で例示するパネルモジュール３００の上面概略図である。
【０２５１】
パネルモジュール３００は、第１の基板３０１、第２の基板３０２、及びシール材３０３に囲まれた封止領域内に、複数の画素を備える画素部３１１と第１の駆動回路３１３を備える。第１の駆動回路３１３は、走査信号線駆動回路として機能する。また、第１の基板３０１上の封止領域よりも外側の領域に外部接続電極３０５と、第２の駆動回路として機能するＩＣ３１２を備える。第２の駆動回路は、データ信号線駆動回路、または映像信号駆動回路として機能する。外部接続電極３０５に電気的に接続されたＦＰＣ３０４から、画素部３１１や第１の駆動回路３１３、ＩＣ３１２等を駆動するための電源や信号を入力することができる。
【０２５２】
図１７（Ｂ）は、図１７（Ａ）に示したＦＰＣ３０４及びシール材３０３を含む領域を切断する切断線Ａ−Ｂと、第１の駆動回路３１３を含む領域を切断する切断線Ｃ−Ｄと、画素部３１１を含む領域を含む領域を切断する切断線Ｅ−Ｆと、シール材３０３を含む領域を切断する切断線Ｇ−Ｈのそれぞれに沿って切断した際の、断面概略図である。
【０２５３】
第１の基板３０１と第２の基板３０２はその外周に近い領域においてシール材３０３によって接着されている。また、第１の基板３０１、第２の基板３０２、及びシール材３０３に囲まれた領域に、少なくとも画素部３１１が設けられている。
【０２５４】
図１７には、第１の駆動回路３１３として、いずれもｎチャネル型のトランジスタ３３１とトランジスタ３３２を組み合わせた回路を有する例を示している。なお、第１の駆動回路３１３の構成はこれに限られず、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを組み合わせた種々のＣＭＯＳ回路や、ｐチャネル型のトランジスタを複数組み合わせた回路を有する構成としてもよい。本構成例では、第１の基板３０１上に第１の駆動回路３１３が形成されたドライバ一体型のパネルモジュールの構成を示すが、第１の駆動回路と第２の駆動回路の一方または両方を異なる基板に設ける構成としてもよい。例えば、ＣＯＧ方式により駆動回路用ＩＣを実装してもよいし、ＣＯＦ方式により駆動回路用ＩＣが実装されたフレキシブル基板（ＦＰＣ）を実装してもよい。本構成例では、第２の駆動回路として機能するＩＣ３１２をＣＯＧ方式により第１の基板３０１上に設ける構成を示している。
【０２５５】
なお、画素部３１１、第１の駆動回路３１３が備えるトランジスタの構造は特に限定されない。例えば、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。また、トランジスタに用いる半導体材料としては、例えば、シリコンやゲルマニウムなどの半導体材料を用いてもよいし、インジウム、ガリウム、亜鉛のうち少なくともひとつを含む酸化物半導体を用いてもよい。
【０２５６】
また、トランジスタに用いる半導体の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化が抑制されるため好ましい。
【０２５７】
インジウム、ガリウム、亜鉛のうち少なくともひとつを含む酸化物半導体としては、代表的にはＩｎ−Ｇａ−Ｚｎ系金属酸化物などが挙げられる。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いると、オフ時のリーク電流を抑制できるため好ましい。好ましい酸化物半導体の詳細については、後の実施の形態で説明する。
【０２５８】
パネルモジュール３００には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２５９】
また、ノーマリーブラック型のパネルモジュール、例えば垂直配向（ＶＡ：ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モードを採用した透過型のパネルモジュールとしてもよい。ここで、垂直配向モードとは、表示部（表示パネル）の液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２６０】
本実施の形態では、ＶＡモードが適用されたパネルモジュールを示す。
【０２６１】
１つの画素には少なくともスイッチング用のトランジスタ３５６を備える。また、図示しないが、１つの画素に保持容量を有していてもよい。また、トランジスタ３５６のソース電極またはドレイン電極と電気的に接続する第１の電極３５１が絶縁層３３９上に設けられている。
【０２６２】
画素に設けられる液晶素子３５０は、絶縁層３３９上に設けられた第１の電極３５１と、第２の基板３０２上に設けられた第２の電極３５３と、第１の電極３５１と第２の電極３５３に挟持された液晶３５２を有する。
【０２６３】
第１の電極３５１及び第２の電極３５３には、透光性の導電性材料を用いる。透光性を有する導電性材料としては、酸化インジウム、インジウムスズ酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物、又はグラフェンを用いることができる。
【０２６４】
また、少なくとも画素部３１１と重なる領域において、第２の基板３０２上にカラーフィルタ３４３と、ブラックマトリクス３４２が設けられている。
【０２６５】
カラーフィルタ３４３は、画素からの透過光を調色し、色純度を高める目的で設けられている。例えば、白色のバックライト用いてフルカラーのパネルモジュールとする場合には、異なる色のカラーフィルタを設けた複数の画素を用いる。その場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のカラーフィルタを用いてもよいし、これに黄色（Ｙ）を加えた４色とすることもできる。また、Ｒ、Ｇ、Ｂ（及びＹ）に加えて白色（Ｗ）の画素を用い、４色（又は５色）としてもよい。
【０２６６】
また、隣接するカラーフィルタ３４３の間に、ブラックマトリクス３４２が設けられている。ブラックマトリクス３４２は隣接する画素から回り込む光を遮光し、隣接画素間における混色を抑制する。ブラックマトリクス３４２は異なる発光色の隣接画素間にのみ配置し、同色画素間には設けない構成としてもよい。ここで、カラーフィルタ３４３の端部を、ブラックマトリクス３４２と重なるように設けることにより、光漏れを抑制することができる。ブラックマトリクス３４２は、画素の透過光を遮光する材料を用いることができ、金属材料や顔料を含む樹脂材料などを用いて形成することができる。
【０２６７】
また、カラーフィルタ３４３とブラックマトリクス３４２を覆うオーバーコート３５５が設けられている。オーバーコート３５５を設けることにより、カラーフィルタ３４３やブラックマトリクス３４２に含まれる顔料などの不純物が液晶３５２に拡散することを抑制できる。オーバーコートは透光性の材料を用い、無機絶縁材料や有機絶縁材料を用いることができる。
【０２６８】
なお、オーバーコート３５５上に、第２の電極３５３が設けられている。
【０２６９】
さらに、オーバーコート３５５のブラックマトリクス３４２と重なる領域に、スペーサ３５４が設けられている。スペーサ３５４には、樹脂材料を用いると厚く形成できるため好ましい。例えばポジ型またはネガ型の感光性樹脂を用いて形成することができる。また、スペーサ３５４として遮光性の材料を用いると、隣接する画素から回り込む光を遮光し、隣接画素間における混色を抑制することができる。なお、本構成例ではスペーサ３５４を第２の基板３０２側に設ける構成としたが、第１の基板３０１側に設ける構成としてもよい。また、スペーサ３５４として、球状の酸化シリコンなどの粒を用い、液晶３５２が設けられる領域に散布された構成としてもよい。
【０２７０】
第１の電極３５１と第２の電極３５３の間に電圧を印加することにより、電極面に対して垂直方向に電界が生じ、該電界によって液晶３５２の配向が制御され、パネルモジュールの外部に配置されたバックライトからの光の偏光を画素単位で制御することにより、画像を表示することができる。
【０２７１】
液晶３５２と接する面には、液晶３５２の配向を制御するための配向膜を設けてもよい。配向膜には透光性の材料を用いる。
【０２７２】
図１７に示す表示装置では、液晶素子３５０と重なる領域にカラーフィルタが設けられているため、色純度が高められたフルカラーの画像表示を実現できる。また、バックライトとして異なる発光色の複数の発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うこともできる。時間分割表示方式を用いた場合、カラーフィルタを設ける必要が無く、また例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの発光を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、単位面積あたりの画素数を増加できるなどの利点がある。
【０２７３】
液晶３５２としては、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶などを用いることができる。また、ブルー相を示す液晶を使用すると、配向膜が不要であり、且つ広い視野角が得られるため好ましい。また、上記の液晶にモノマー、重合開始剤を添加して注入または滴下封止後にモノマーを重合させて高分子安定化する液晶材料でもよい。
【０２７４】
なお、図１７に示す表示装置ではＶＡモードが適用された液晶素子３５０について説明するが、液晶素子の構成はこれに限られず、異なるモードが適用された液晶素子３５０を用いることができる。
【０２７５】
第１の基板３０１上には、第１の基板３０１の上面に接して絶縁層３３７と、トランジスタのゲート絶縁層として機能する絶縁層３３８と、トランジスタを覆う絶縁層３３９が設けられている。
【０２７６】
絶縁層３３７は、第１の基板３０１に含まれる不純物の拡散を抑制する目的で設けられる。また、トランジスタの半導体層に接する絶縁層３３８及び絶縁層３３９は、トランジスタの劣化を助長する不純物の拡散を抑制する材料を用いることが好ましい。これら絶縁層には、例えば、シリコンなどの半導体や、アルミニウムなどの金属の、酸化物または窒化物、または酸窒化物を用いることができる。またこのような無機絶縁材料の積層膜、または無機絶縁材料と有機絶縁材料の積層膜を用いてもよい。なお、絶縁層３３７や絶縁層３３９は不要であれば設けなくてもよい。
【０２７７】
絶縁層３３９と第１の電極３５１の間に、下層に設けられるトランジスタや配線などによる段差を被覆する平坦化層としての絶縁層を設けてもよい。このような絶縁層としてはポリイミドやアクリルなどの樹脂材料を用いることが好ましい。また、平坦性を高められる場合には、無機絶縁材料を用いてもよい。
【０２７８】
図１７（Ｂ）で例示した構成では、第１の基板３０１上にトランジスタと、液晶素子３５０の第１の電極３５１を形成するために必要なフォトマスクの数を低減できる。より具体的には、ゲート電極の加工工程と、半導体層の加工工程と、ソース電極及びドレイン電極の加工工程と、絶縁層３３９の開口工程と、及び第１の電極３５１の加工工程のそれぞれに用いる、５種類のフォトマスクを用いればよい。
【０２７９】
第１の基板３０１に設けられる配線３０６は、シール材３０３によって封止された領域から外側に延在して設けられ、第１の駆動回路３１３と電気的に接続している。また配線３０６の端部の一部が外部接続電極３０５を成している。本構成例では、外部接続電極３０５はトランジスタのソース電極又はドレイン電極と同一の導電膜と、トランジスタのゲート電極と同一の導電膜を積層して形成されている。このように、複数の導電膜を積層して外部接続電極３０５を構成することにより、ＦＰＣ３０４などの圧着工程に対する機械的強度を高めることができるため好ましい。
【０２８０】
また図示しないが、ＩＣ３１２と画素部３１１とを電気的に接続する配線や外部接続電極も、配線３０６や外部接続電極３０５と同様の構成とすればよい。
【０２８１】
また、外部接続電極３０５に接して接続層３０８が設けられ、接続層３０８としてＦＰＣ３０４と外部接続電極３０５とが電気的に接続している。接続層３０８としては、様々な異方性導電フィルムや、異方性導電ペーストなどを用いることができる。
【０２８２】
配線３０６や、外部接続電極３０５の端部は、その表面が露出しないように絶縁層で覆われていると、表面の酸化や意図しないショートなどの不具合を抑制できるため好ましい。
【０２８３】
本発明の一態様に係るシフトレジスタは、安定して動作することができる。また、本発明の一態様に係るシフトレジスタは、消費電力を低減させることができる。
【０２８４】
本実施の形態にて説明したパネルモジュールでは、表示された静止画像のフレーム周波数を低減することができるため、使用者は極力同じ画像を見ることが可能となり、知覚される画面のチラツキが低減される。また、１画素のサイズを小さく高精細な表示が可能となるため、緻密で滑らかな表示とすることができる。また、静止画像の表示を行う際、階調が変化することによる画質の劣化を低減することができる。
【０２８５】
上記のことから、パネルモジュールに、本実施の形態に示すシフトレジスタと、先の実施の形態に示す表示部とを備えることにより、消費電力を低減することができる。
【０２８６】
このようなシフトレジスタと表示部とを、酸化物半導体で形成することにより、製造工程の簡略化を図ることができる。
【０２８７】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２８８】
（実施の形態８）
先の実施の形態にて説明したパネルモジュールに、タッチセンサ（接触検出装置）を設けることで、タッチパネルとして機能させることができる。本実施の形態では、図１８及び図１９を参照して、タッチパネルについて説明する。以下において、上記実施の形態と重複する部分については、説明を省略する場合がある。
【０２８９】
図１８（Ａ）は、本実施の形態で例示するタッチパネル４００の斜視概略図である。なお図１８には明瞭化のため代表的な構成要素のみを示している。また、図１８（Ｂ）には、タッチパネル４００を展開した斜視概略図を示す。
【０２９０】
タッチパネル４００は、第１の基板４０１と第２の基板４０２との間に挟持された表示部４１１と、第２の基板４０２と第３の基板４０３との間に挟持されたタッチセンサ４３０とを備える。
【０２９１】
第１の基板４０１には、表示部４１１と、表示部４１１と電気的に接続する複数の配線４０６を備える。また、複数の配線４０６は、第１の基板４０１の外周部にまで引き回され、その一部がＦＰＣ４０４と電気的に接続するための外部接続電極４０５を構成している。
【０２９２】
表示部４１１は、複数の画素を有する画素部４１３、第２の駆動回路４１２、及び第１の駆動回路４１４を有し、第１の基板４０１と第２の基板４０２とによって封止されている。図１８（Ｂ）では、第２の駆動回路４１２を、画素部４１３を挟んでその両側に２つ配置する構成としたが、１つの第２の駆動回路４１２を画素部４１３の一方の辺に沿って配置する構成としてもよい。
【０２９３】
表示部４１１の画素部４１３に適用可能な表示素子としては、有機ＥＬ素子、液晶素子の他、電気泳動方式や電子粉流体方式などにより表示を行う表示素子など、様々な表示素子を用いることができる。本実施の形態では、表示素子として、液晶素子を用いる場合について説明する。
【０２９４】
第３の基板４０３には、タッチセンサ４３０と、タッチセンサ４３０と電気的に接続する複数の配線４１７を備える。タッチセンサ４３０は、第３の基板４０３の第２の基板４０２と対向する面側に設けられる。また複数の配線４１７は第３の基板４０３の外周部にまで引き回され、その一部がＦＰＣ４１５と電気的に接続するための外部接続電極４１６を構成している。なお、図１８（Ｂ）では明瞭化のため、第３の基板４０３の裏面側（第２の基板４０２と対向する面側）に設けられるタッチセンサ４３０の電極や配線等を実線で示している。
【０２９５】
図１８（Ｂ）に示すタッチセンサ４３０は、投影型静電容量方式のタッチセンサの一例である。タッチセンサ４３０は、電極４２１と電極４２２とを有する。電極４２１と電極４２２とは、それぞれ複数の配線４１７のいずれかと電気的に接続する。
【０２９６】
ここで、電極４２２の形状は、図１８（Ａ）、（Ｂ）に示すように、複数の四辺形が一方向に連続した形状となっている。また、電極４２１の形状は四辺形であり、電極４２２の延在する方向と交差する方向に一列に並んだ複数の電極４２１のそれぞれが、配線４２３によって電気的に接続されている。このとき、電極４２２と配線４２３の交差部の面積ができるだけ小さくなるように配置することが好ましい。このような形状とすることで、電極が設けられていない領域の面積を低減でき、当該電極の有無によって生じる透過率の違いにより、タッチセンサ４３０を透過する光の輝度ムラを低減することができる。
【０２９７】
なお、電極４２１、電極４２２の形状はこれに限られず、様々な形状を取りうる。例えば、複数の電極４２１をできるだけ隙間が生じないように配置し、絶縁層を介して電極４２２を、電極４２１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極４２２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
【０２９８】
図１９に、図１８（Ａ）に示すタッチパネル４００のＸ１−Ｘ２における断面図を示す。
【０２９９】
第１の基板４０１上には、スイッチング素子層４３７が設けられている。スイッチング素子層４３７は、少なくともトランジスタを有する。スイッチング素子層４３７には、トランジスタの他に、容量素子などを有していてもよい。また、スイッチング素子層４３７は、駆動回路（第１の駆動回路、第２の駆動回路）などを含んでいてもよい。さらに、スイッチング素子層４３７は配線や電極等を含んでいてもよい。
【０３００】
第２の基板４０２の一方の面には、カラーフィルタ層４３５が設けられている。カラーフィルタ層４３５は、液晶素子と重なるカラーフィルタを有する。カラーフィルタ層４３５には、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色のカラーフィルタを設ける構成とすると、フルカラーの液晶表示装置とすることができる。
【０３０１】
カラーフィルタ層４３５は、例えば、顔料を含む感光性の材料を用い、フォトリソグラフィ工程により形成される。また、カラーフィルタ層４３５として、異なる色のカラーフィルタの間にブラックマトリクスを設けてもよい。また、カラーフィルタやブラックマトリクスを覆うオーバーコートを設けてもよい。
【０３０２】
なお、用いる液晶素子の構成に応じて、カラーフィルタ層４３５上に液晶素子の一方の電極を形成してもよい。なお該電極は、後に形成される液晶素子の一部となる。また該電極上に配向膜が設けられていてもよい。
【０３０３】
液晶４３１は、第１の基板４０１と第２の基板４０２との間に挟持された状態で、封止材４３６によって封止される。また、封止材４３６は、スイッチング素子層４３７やカラーフィルタ層４３５を囲むように設けられている。
【０３０４】
封止材４３６としては、熱硬化樹脂や紫外線硬化樹脂を用いることができ、アクリル、ウレタン、エポキシ、またはシロキサン結合を有する樹脂などの有機樹脂を用いることができる。また、封止材４３６は、低融点ガラスを含むガラスフリットにより形成されていてもよい。また、封止材４３６は、上記有機樹脂とガラスフリットとを組み合わせて形成されていてもよい。例えば、液晶４３１に接して上記有機樹脂を設け、その外側にガラスフリットを設けることで、外部から、液晶へ水などが混入することを抑制することができる。
【０３０５】
また、第２の基板４０２上には、タッチセンサが設けられている。タッチセンサは、第３の基板４０３の一方の面に、絶縁層４２４を介してセンサ層４４０が設けられ、センサ層４４０は、接着層４３４を介して第２の基板４０２と貼り合わされている。また、第３の基板４０３の他方の面には、偏光板４４１が設けられている。
【０３０６】
タッチセンサは、第３の基板４０３上に、センサ層４４０を形成した後、センサ層４４０上に設けられた接着層４３４を介して、第２の基板４０２と貼り合わせることにより、液晶表示装置４２０上に設けることができる。
【０３０７】
絶縁層４２４は、例えば、酸化シリコンなどの酸化物を用いることができる。絶縁層４２４に接して透光性を有する電極４２１及び電極４２２が設けられている。電極４２１及び電極４２２は、第３の基板４０３上に形成された絶縁層４２４上に、スパッタリング法により導電膜を成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去することで形成される。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。
【０３０８】
電極４２１又は電極４２２には、配線４３８が電気的に接続されている。配線４３８の一部は、ＦＰＣ４１５と電気的に接続する外部接続電極として機能する。配線４３８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、又はパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
【０３０９】
電極４２２は、一方向に延在したストライプ状に複数設けられている。また、電極４２１は、一本の電極４２２を一対の電極４２１が挟むように設けられ、これらを電気的に接続する配線４３２が電極４２２と交差するように設けられる。ここで、一本の電極４２２と、配線４３２とによって電気的に接続される複数の電極４２１は、必ずしも直交して設ける必要はなく、これらのなす角度が９０度未満であってもよい。
【０３１０】
また、電極４２１及び電極４２２を覆うように、絶縁層４３３が設けられている。絶縁層４３３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。また、絶縁層４３３には、電極４２１に達する開口部が設けられ、電極４２１と電気的に接続する配線４３２が設けられている。配線４３２は、電極４２１及び電極４２２と同様の透光性の導電性材料を用いると、タッチパネルの開口率が高まるため好ましい。また、配線４３２に電極４２１及び電極４２２と同一の材料を用いてもよいが、これよりも導電性の高い材料を用いることが好ましい。
【０３１１】
また、絶縁層４３３及び配線４３２を覆う絶縁層が設けられていてもよい。当該絶縁層は、保護層として機能させることができる。
【０３１２】
また、絶縁層４３３（及び保護層として機能する絶縁層）には、配線４３８に達する開口が設けられており、開口に設けられた接続層４３９によって、ＦＰＣ４１５と配線４３８とが電気的に接続されている。接続層４３９としては、様々な異方性導電フィルム（ＡＣＦ：ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０３１３】
センサ層４４０と、第２の基板４０２とを接着する接着層４３４は、透光性を有することが好ましい。例えば、熱硬化性樹脂や紫外線硬化樹脂を用いることができ、具体的には、アクリル、ウレタン、エポキシ、またはシロキサン結合を有する樹脂などの樹脂を用いることができる。
【０３１４】
偏光板４４１としては、様々な偏光板を用いればよく、自然光や円偏光から直線偏光を作り出すことができるような材料を用いる。例えば、二色性の物質を一定方向にそろえて配置することで、光学的な異方性を持たせたものを用いることができる。例えば、ヨウ素系の化合物などをポリビニルアルコールなどのフィルムに吸着させ、これを一方向に延伸することで作製することができる。なお、二色性の物質としては、ヨウ素系の化合物のほか、染料系の化合物などが用いられる。偏光板４４１は、膜状、またはフィルム状、シート状、もしくは板状の材料を用いることができる。
【０３１５】
なお、本実施の形態ではセンサ層４４０として投影型静電容量式のタッチセンサを適用する例を示したが、センサ層４４０としてはこれに限られず、偏光板よりも外側から指等の導電性の検知対象が近接する、または触れることを検知するタッチセンサとして機能するセンサを適用することができる。センサ層４４０に設けられるタッチセンサとして、静電容量方式のタッチセンサが好ましい。静電容量方式のタッチセンサとしては、表面型静電容量方式、投影型静電容量方式等があり、投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
【０３１６】
本実施の形態にて説明したタッチパネルを用いたパネルモジュールでは、表示された静止画像のフレーム周波数を低減することができるため、使用者は極力同じ画像を見ることが可能となり、知覚される画面のチラツキが低減される。また、１画素のサイズを小さく高精細な表示が可能となるため、緻密で滑らかな表示とすることができる。また、静止画像の表示を行う際、階調が変化することによる画質の劣化を低減することができるとともに、パネルモジュールで消費される電力を低減することができる。
【０３１７】
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３１８】
（実施の形態９）
本実施の形態では、表示装置の画素や駆動回路に適用できるトランジスタの構成例について、図面を参照して説明する。
【０３１９】
トランジスタの構造は、特に限定されず任意の構造とすることができる。トランジスタの構造として、例えば、以下に説明するボトムゲート構造やトップゲート構造などを用いることができる。また、トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造若しくは３つ形成されるトリプルゲート構造などのマルチゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有する構造（本明細書等においては、これをデュアルゲート構造という。）でもよい。
【０３２０】
図２０に、ボトムゲート構造の一種であるボトムゲートトップコンタクト構造のトランジスタ６００の構造例を示す。図２０（Ａ）は、トランジスタ６００の平面図であり、図２０（Ｂ）は、図２０（Ａ）中の一点鎖線Ｘ１−Ｘ２における断面図である。
【０３２１】
トランジスタ６００は、基板６０１上に設けられたゲート電極６０２と、基板６０１及びゲート電極６０２上に設けられた絶縁層６０３と、絶縁層６０３を介してゲート電極６０２と重畳する酸化物半導体層６０４と、酸化物半導体層６０４の上面に接して設けられた一対の電極６０５ａ、６０５ｂと、を有する。また、絶縁層６０３、酸化物半導体層６０４、一対の電極６０５ａ、６０５ｂを覆う絶縁層６０６と、絶縁層６０６上に絶縁層６０７が設けられていてもよい。
【０３２２】
本明細書等において、ゲート電極と重畳する領域において、一対の電極の一方の電極と、他方の電極との間隔をチャネル長という。また、チャネル形成領域とは、酸化物半導体層において、ゲート電極と重なり、かつ一対の電極の一方と他方の電極とに挟まれる領域をいう。また、チャネルとは、チャネル形成領域において、電流が主として流れる経路をいう。
【０３２３】
基板６０１として、材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有する基板を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板６０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である。また、これらの基板上に半導体素子が設けられたものを、基板６０１として用いてもよい。
【０３２４】
また、基板６０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接、トランジスタ６００を形成してもよい。または、基板６０１とトランジスタ６００の間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成した後、基板６０１より分離し、他の基板に転載するのに用いることができる。その結果、トランジスタ６００は耐熱性の劣る基板や可撓性の基板にも転載できる。
【０３２５】
ゲート電極６０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、ゲート電極６０２は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくはこれらの窒化膜を用いてもよい。
【０３２６】
また、ゲート電極６０２は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
【０３２７】
また、ゲート電極６０２と絶縁層６０３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体層６０４より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
【０３２８】
絶縁層６０３は、ゲート絶縁膜として機能する。酸化物半導体層６０４の下面と接する絶縁層６０３は、非晶質膜であることが好ましい。
【０３２９】
絶縁層６０３は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
【０３３０】
また、絶縁層６０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０３３１】
一対の電極６０５ａ、６０５ｂは、トランジスタのソース電極またはドレイン電極として機能する。
【０３３２】
一対の電極６０５ａ、６０５ｂは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透光性を有する導電材料を用いてもよい。
【０３３３】
絶縁層６０６としては、例えば、酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
【０３３４】
絶縁層６０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
【０３３５】
なお、絶縁層６０６は、後に形成する絶縁層６０７を形成する際の、酸化物半導体層６０４へのダメージ緩和膜としても機能する。
【０３３６】
また、絶縁層６０６と酸化物半導体層６０４の間に、酸素を透過する酸化物膜を設けてもよい。
【０３３７】
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。
【０３３８】
絶縁層６０７としては、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることができる。絶縁層６０６上に絶縁層６０７を設けることで、酸化物半導体層６０４に含まれる酸素の外部への拡散と、外部から酸化物半導体層６０４への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０３３９】
続いて、図２０に例示するトランジスタ６００の作製方法の一例について説明する。
【０３４０】
まず、図２１（Ａ）に示すように、基板６０１上にゲート電極６０２を形成し、ゲート電極６０２上に絶縁層６０３を形成する。
【０３４１】
ここでは、基板６０１としてガラス基板を用いる。
【０３４２】
はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ゲート電極６０２を形成する。その後、レジストマスクを除去する。
【０３４３】
なお、ゲート電極６０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
【０３４４】
絶縁層６０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成される。また、絶縁層６０３として、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜を用いることができる。
【０３４５】
絶縁層６０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０３４６】
また、絶縁層６０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、絶縁層６０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。
【０３４７】
また、絶縁層６０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
【０３４８】
絶縁層６０３において、後に形成される酸化物半導体層６０４と接する領域は、酸化物絶縁膜であることが好ましく、化学量論組成よりも過剰に酸素を含有する領域（酸素過剰領域ともいう）を有することが好ましい。例えば、成膜後の絶縁層６０３に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
【０３４９】
絶縁層６０３に酸素を導入することにより、酸化物半導体層６０４を形成した後、加熱処理を行うことで、絶縁層６０３から酸化物半導体層６０４に、酸素を供給することができる。これにより、酸化物半導体層６０４に含まれる酸素欠損を低減することができる。
【０３５０】
次に、図２１（Ｂ）に示すように、絶縁層６０３上に酸化物半導体層６０４を形成する。
【０３５１】
はじめに、スパッタリング法により、酸化物半導体膜を形成し、酸化物半導体膜上にフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体層６０４を形成する。その後、レジストマスクを除去する。なお、酸化物半導体膜は、スパッタリング法の他、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＬＰＣＶＤ法、ＰＥＣＶＤ法、ミストＣＶＤ法等のＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて形成することもできる。
【０３５２】
酸化物半導体層６０４の形成後、加熱処理を行っても良い。加熱処理を行うことによって、酸化物半導体層６０４に含まれる水素や水などを除去することができる。当加該熱処理を、脱水化処理、脱水素化処理ともいう。加熱処理の温度は、３００℃以上７００℃以下、又は基板の歪み点未満とする。加熱処理は、減圧下、窒素雰囲気下、又は酸素雰囲気下などで行うことができる。
【０３５３】
なお、加熱処理は、酸化物半導体層６０４の形成後であればトランジスタの作製工程において、どのタイミングで行ってもよい。例えば、酸化物半導体膜の成膜後に行っても良い。また、加熱処理は、複数回行ってもよく、他の加熱処理を兼ねてもよい。加熱処理には、レーザ照射装置を適用してもよい。
【０３５４】
次に、図２１（Ｃ）に示すように、一対の電極６０５ａ、６０５ｂを形成する。
【０３５５】
はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成し、該導電膜上にフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、一対の電極６０５ａ、６０５ｂを形成する。その後、レジストマスクを除去する。
【０３５６】
なお、図２１（Ｃ）に示すように、導電膜のエッチングの際に酸化物半導体層６０４の上部の一部がエッチングされ、薄膜化されることがある。そのため、酸化物半導体層６０４の形成時、酸化物半導体膜の厚さを予め厚く設定しておいてもよい。
【０３５７】
次に、図２１（Ｄ）に示すように、酸化物半導体層６０４及び一対の電極６０５ａ、６０５ｂ上に、絶縁層６０６を形成し、続いて絶縁層６０６上に絶縁層６０７を形成する。
【０３５８】
絶縁層６０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０３５９】
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０３６０】
成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
【０３６１】
また、酸化物半導体層６０４と絶縁層６０６の間に酸化物絶縁膜を設ける場合には、絶縁層６０６の形成工程において、該酸化物絶縁膜が酸化物半導体層６０４の保護膜となる。この結果、酸化物半導体層６０４へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層６０６を形成することができる。
【０３６２】
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物絶縁膜を成膜する際に、酸化物半導体層６０４へのダメージを低減することが可能である。
【０３６３】
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０３６４】
絶縁層６０７は、スパッタリング法、ＣＶＤ法等で形成することができる。また、絶縁層６０７として、例えば、窒化シリコン膜、または窒化酸化シリコン膜を用いることができる。
【０３６５】
絶縁層６０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
【０３６６】
以上の工程により、トランジスタ６００を形成することができる。
【０３６７】
以下では、トランジスタ６００と一部が異なるトランジスタの構造例について説明する。
【０３６８】
図２２（Ａ）に、以下で例示するトランジスタ６１０の断面図を示す。トランジスタ６１０は、酸化物半導体層の構成が異なる点で、トランジスタ６００と相違している。
【０３６９】
トランジスタ６１０の備える酸化物半導体層６１４は、酸化物半導体層６１４ａと酸化物半導体層６１４ｂとが積層されて構成される。
【０３７０】
酸化物半導体層を複数積層してトランジスタを形成する場合には、酸化物半導体層の各層の境界が不明瞭となる場合がある。例えば、酸化物半導体層６１４ａと酸化物半導体層６１４ｂの境界は不明瞭である場合があるため、図２２（Ａ）等の図中には、これらの境界を破線で示している。また、このような場合には、酸化物半導体層６１４ａと酸化物半導体層６１４ｂを同一の層とみなせることもある。または、酸化物半導体層を複数積層する場合、酸化物半導体層の各層の境界が明瞭に判別できる場合には、酸化物半導体層を複数の層とみなすことができる。
【０３７１】
例えば、酸化物半導体層６１４ａは、代表的にはＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）を用いる。また、酸化物半導体層６１４ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また例えば、酸化物半導体層６１４ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。
【０３７２】
例えば、酸化物半導体層６１４ｂはＩｎ若しくはＧａを含み、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体層６１４ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体層６１４ｂの伝導帯の下端のエネルギーと、酸化物半導体層６１４ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。
【０３７３】
また、例えば、酸化物半導体層６１４ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０３７４】
例えば、酸化物半導体層６１４ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体層６１４ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体層６１４ａ、及び酸化物半導体層６１４ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
【０３７５】
上層に設けられる酸化物半導体層６１４ｂに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層６１４ａ、及び酸化物半導体層６１４ｂからの酸素の放出を抑制することができる。
【０３７６】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層６１４ａ、酸化物半導体層６１４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０３７７】
なお、上記では酸化物半導体層６１４として、２層の酸化物半導体層が積層された構成を例示したが、３層以上の酸化物半導体層を積層する構成としてもよい。
【０３７８】
図２２（Ｂ）に、３層の酸化物半導体層６２４を備えるトランジスタ６２０の断面図を示す。
【０３７９】
酸化物半導体層６２４は、酸化物半導体層６２４ａ、酸化物半導体層６２４ｂ、酸化物半導体層６２４ｃが順に積層されて構成される。
【０３８０】
なお、酸化物半導体層６２４ａと酸化物半導体層６２４ｂとの境界、及び酸化物半導体層６２４ｂ及び酸化物半導体層６２４ｃとの境界は、不明瞭である場合があるため、図２２（Ｂ）等の図中には、これらの境界を破線で示している。また、このような場合には、酸化物半導体層６２４ａ、酸化物半導体層６２４ｂ、及び酸化物半導体層６２４ｃを同一の層とみなせることもある。
【０３８１】
例えば、酸化物半導体層６２４ａ及び酸化物半導体層６２４ｃとして、上記トランジスタ６１０で例示した酸化物半導体層６１４ａと同様の構成を用いることができる。また、例えば、酸化物半導体層６２４ｂとして、上記トランジスタ６１０で例示した酸化物半導体層６１４ｂと同様の構成を用いることができる。
【０３８２】
例えば、酸化物半導体層６２４ｂの下層に設けられる酸化物半導体層６２４ａ、及び上層に設けられる酸化物半導体層６２４ｃに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層６２４ａ、酸化物半導体層６２４ｂ、及び酸化物半導体層６２４ｃからの酸素の放出を抑制することができる。
【０３８３】
また、例えば酸化物半導体層６２４ｂに主としてチャネルが形成される場合に、酸化物半導体層６２４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体層６２４ｂと接して一対の電極６０５ａ、６０５ｂを設けることにより、トランジスタ６２０のオン電流を増大させることができる。
【０３８４】
図２２（Ｃ）に、以下で例示するトランジスタ６３０の断面概略図を示す。トランジスタ６３０は、酸化物半導体層の構成が異なる点で、トランジスタ６００及びトランジスタ６１０と相違している。
【０３８５】
トランジスタ６３０の備える酸化物半導体層６３４は、酸化物半導体層６３４ａ、酸化物半導体層６３４ｂ、酸化物半導体層６３４ｃが順に積層されて構成される。
【０３８６】
酸化物半導体層６３４ａ及び酸化物半導体層６３４ｂは、絶縁層６０３上に積層して設けられる。また、酸化物半導体層６３４ｃは、酸化物半導体層６３４ｂの上面、並びに一対の電極６０５ａ、６０５ｂの上面及び側面に接して設けられる。
【０３８７】
例えば、酸化物半導体層６３４ａ及び酸化物半導体層６３４ｃとして、上記トランジスタ６１０で例示した酸化物半導体層６１４ａと同様の構成を用いることができる。また例えば、酸化物半導体層６２４ｂとして、上記トランジスタ６１０で例示した酸化物半導体層６１４ｂと同様の構成を用いることができる。
【０３８８】
例えば、酸化物半導体層６３４ｂの下層に設けられる酸化物半導体層６３４ａ、及び上層に設けられる酸化物半導体層６３４ｃに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層６３４ａ、酸化物半導体層６３４ｂ、及び酸化物半導体層６３４ｃからの酸素の放出を抑制することができる。
【０３８９】
また、例えば、酸化物半導体層６３４ｂに主としてチャネルが形成される場合に、酸化物半導体層６３４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体層６３４ｂと接して一対の電極６０５ａ、６０５ｂを設けることにより、トランジスタ６３０のオン電流を増大させることができる。
【０３９０】
図２３に、トップゲート構造の一種であるトップゲートトップコンタクト構造のトランジスタを示す。なお、以下では、上記と同様の構成、または同様の機能を備える構成要素においては、同一の符号を付し、重複する説明は省略する。
【０３９１】
図２３（Ａ）に示すトランジスタ６４０は、絶縁層６０９が設けられた基板６０１上に設けられた酸化物半導体層６０４と、酸化物半導体層６０４の上面に接する一対の電極６０５ａ、６０５ｂと、酸化物半導体層６０４、一対の電極６０５ａ、６０５ｂ上に設けられた絶縁層６０３と、絶縁層６０３上に酸化物半導体層６０４と重なるように設けられるゲート電極６０２とを有する。また、絶縁層６０３及びゲート電極６０２を覆って絶縁層６０８が設けられている。
【０３９２】
絶縁層６０９として、例えば、窒化シリコン膜、または窒化酸化シリコン膜を用いることができる。絶縁層６０９は、基板６０１から酸化物半導体層６０４への不純物の拡散を抑制する機能を有する。なお、絶縁層６０９は、不要であれば設けなくてもよい。
【０３９３】
絶縁層６０８として、例えば、窒化シリコン膜、または窒化酸化シリコン膜を用いることができる。絶縁層６０８は、上記絶縁層６０７と同様、酸素、水素、水等のブロッキング効果を有する絶縁膜を適用することができる。なお、絶縁層６０８は不要であれば設けなくてもよい。
【０３９４】
以下では、トランジスタ６４０と一部が異なるトランジスタの構成例について説明する。
【０３９５】
図２３（Ｂ）に、トランジスタ６５０の断面図を示す。トランジスタ６５０は、酸化物半導体層の構成が異なる点で、トランジスタ６４０と相違している。
【０３９６】
トランジスタ６５０の備える酸化物半導体層６５４は、酸化物半導体層６５４ａ、酸化物半導体層６５４ｂ、及び酸化物半導体層６５４ｃが順に積層されて構成されている。
【０３９７】
酸化物半導体層６５４ａ、酸化物半導体層６５４ｂ、酸化物半導体層６５４ｃのうち、いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用することができる。
【０３９８】
例えば、酸化物半導体層６５４ｂとして、上記酸化物半導体層６１４ｂと同様の構成を用いることができる。また例えば、酸化物半導体層６５４ａ、６５４ｃとして、上記酸化物半導体層６１４ａと同様の構成を用いることができる。
【０３９９】
例えば、酸化物半導体層６５４ｂの下層に設けられる酸化物半導体層６２４ａ、及び上層に設けられる酸化物半導体層６５４ｃに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層６５４ａ、酸化物半導体層６５４ｂ、酸化物半導体層６５４ｃからの酸素の放出を抑制することができる。
【０４００】
ここで、酸化物半導体層６５４の形成時において、酸化物半導体層６５４ｃと酸化物半導体層６５４ｂをエッチングにより加工して酸化物半導体層６５４ａとなる酸化物半導体膜を露出させ、その後にドライエッチング法によって該酸化物半導体膜を加工して酸化物半導体層６５４ａを形成する場合に、該酸化物半導体膜の反応生成物が、酸化物半導体層６５４ｂ及び酸化物半導体層６５４ｃの側面に再付着し、側壁保護層（ラビットイヤーとも呼べる）が形成される場合がある。なお、該反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時のプラズマを介して再付着する場合もある。
【０４０１】
図２３（Ｃ）には、上述のようにして酸化物半導体層６６４の側面に側壁保護層６６４ｄが形成された場合の、トランジスタ６６０の断面図を示している。
【０４０２】
側壁保護層６６４ｄは、主として酸化物半導体層６６４ａと同一の材料を含む。また、側壁保護層６６４ｄには、酸化物半導体層６６４ａの下層に設けられる層（ここでは絶縁層６０９）の成分（例えばシリコン）を含有する場合がある。また、酸化物半導体層６６４ａ乃至酸化物半導体層６６４ｃと、側壁保護層６６４ｄとの境界が不明瞭となる場合がある。このような場合には、酸化物半導体層６６４ａ乃至酸化物半導体層６６４ｃ、並びに側壁保護層６６４ｄを同一の層とみなすことができる。または、酸化物半導体層６６４ａ乃至酸化物半導体層６６４ｃと、側壁保護層６６４ｄとの境界が明瞭に判別できる場合には、これらを複数の層とみなすこともできる。
【０４０３】
また、図２３（Ｃ）に示すように、酸化物半導体層６６４ｂの側面を側壁保護層６６４ｄで覆い、一対の電極６０５ａ、６０５ｂと接しない構成とすることにより、特に酸化物半導体層６６４ｂに主としてチャネルが形成される場合に、トランジスタのオフ時の意図しないリーク電流を抑制し、優れたオフ特性を有するトランジスタを実現できる。また、側壁保護層６６４ｄとしてスタビライザーとして機能するＧａの含有量の多い材料を用いることで、酸化物半導体層６６４ｂの側面からの酸素の脱離を効果的に抑制し、電気的特性の安定性に優れたトランジスタを実現できる。
【０４０４】
図２４（Ａ）に、酸化物半導体層６０４を挟むように設けられた一対のゲート電極を有するトランジスタ６７０を示す。
【０４０５】
トランジスタ６７０は、基板６０１上に設けられたゲート電極６０２と、基板６０１及びゲート電極６０２上に設けられた絶縁層６０３と、絶縁層６０３を介してゲート電極６０２と重畳する酸化物半導体層６０４と、酸化物半導体層６０４の上面に接して設けられた一対の電極６０５ａ、６０５ｂと、絶縁層６０３、酸化物半導体層６０４、一対の電極６０５ａ、６０５ｂを覆う絶縁層６０６と、絶縁層６０６を介して酸化物半導体層６０４と重畳するゲート電極６１２と、を有する。なお、絶縁層６０６は、ゲート絶縁膜として機能する。
【０４０６】
ゲート電極６０２とゲート電極６１２のうち、一方のゲート電極は、トランジスタのオン状態またはオフ状態を制御するための信号が与えられ、他方のゲート電極は、接地電位や負の電位などの固定電位が与えられていてもよい。他方のゲート電極に与える電位の高さを制御することで、トランジスタ６６０のしきい値電圧を制御することができる。以上のように、双方のゲート電極の電位を制御することで、トランジスタのしきい値電圧の変化をさらに低減することができるため、例えば、トランジスタがノーマリーオンとなることを抑制することができる。
【０４０７】
図２４（Ｂ）に、酸化物半導体層６０４に接して絶縁層６１３を有するトランジスタ６８０を示す。
【０４０８】
トランジスタ６８０は、基板６０１上に設けられたゲート電極６０２と、基板６０１及びゲート電極６０２上に設けられた絶縁層６０３と、絶縁層６０３を介してゲート電極６０２と重畳する酸化物半導体層６０４と、酸化物半導体層６０４の上面に接して設けられた絶縁層６１３と、酸化物半導体層６０４及び絶縁層６１３上に設けられた一対の電極６０５ａ、６０５ｂと、を有する。また、絶縁層６０３、酸化物半導体層６０４、絶縁層６１３、一対の電極６０５ａ、６０５ｂを覆う絶縁層６０６が設けられていてもよい。
【０４０９】
絶縁層６１３としては、例えば、絶縁層６０６と同様な絶縁膜を用いることが好ましい。絶縁層６１３として、例えば、化学量論組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用い、加熱処理を行うことにより、絶縁層６１３に含まれる酸素の一部が脱離して、酸化物半導体層６０４に供給される。これにより、酸化物半導体層６０４に含まれる酸素欠損に酸素が補填されるため、酸素欠損を低減することができる。
【０４１０】
また、一対の電極６０５ａ、６０５ｂを形成する際のエッチングにより、酸化物半導体層６０４が除去される、及び酸化物半導体層６０４にエッチング残渣などの不純物が混入することを抑制することができる。
【０４１１】
なお、図２４（Ａ）に示すトランジスタ６７０、及び図２４（Ｂ）に示すトランジスタ６８０では、単層の酸化物半導体層６０４を例示したが、図２２（Ａ）乃至（Ｃ）に示すような積層の酸化物半導体層としてもよい。
【０４１２】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４１３】
（実施の形態１０）
上記実施の形態で例示したトランジスタのチャネルが形成される領域に好適に用いることができる半導体及び半導体膜の一例について、以下に説明する。
【０４１４】
酸化物半導体は、エネルギーギャップが３．０ｅＶ以上であり、シリコンのバンドギャップ（１．１ｅＶ）と比較して非常に大きい。このような、酸化物半導体を適切な条件で形成し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。
【０４１５】
酸化物半導体膜をトランジスタに適用する場合、酸化物半導体膜の膜厚は２ｎｍ以上４０ｎｍ以下とすることが好ましい。
【０４１６】
適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特に、ＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
【０４１７】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０４１８】
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０４１９】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０４２０】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０４２１】
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
【０４２２】
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するために、酸素を酸化物半導体に加える処理を行うことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合がある。または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。
【０４２３】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であることをいう。
【０４２４】
またこのように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジスタがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、さらに好ましくは１×１０−２４Ａ以下、または８５℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、さらに好ましくは１×１０−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上または３Ｖ以上小さければ、トランジスタはオフ状態となる。
【０４２５】
以下では、酸化物半導体膜の構造について説明する。
【０４２６】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【０４２７】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０４２８】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０４２９】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０４３０】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０４３１】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【０４３２】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０４３３】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０４３４】
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図２８（Ａ）参照。）。
【０４３５】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【０４３６】
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上、または１０００μｍ２以上となる結晶領域が観察される場合がある。
【０４３７】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０４３８】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０４３９】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０４４０】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【０４４１】
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
【０４４２】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０４４３】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０４４４】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０４４５】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【０４４６】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０４４７】
次に、微結晶酸化物半導体膜について説明する。
【０４４８】
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
【０４４９】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図２８（Ｂ）参照。）。
【０４５０】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０４５１】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０４５２】
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
【０４５３】
図２９（Ａ）に、電子銃室１０と、電子銃室１０の下の光学系１２と、光学系１２の下の試料室２１と、試料室２１の下の光学系１６と、光学系１６の下の観察室２０と、観察室２０に設置されたカメラ２３と、観察室２０の下のフィルム室２２と、を有する透過電子回折測定装置を示す。カメラ２３は、観察室２０内部に向けて設置される。なお、フィルム室２２を有さなくても構わない。
【０４５４】
また、図２９（Ｂ）に、図２９（Ａ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室１０に設置された電子銃から放出された電子が、光学系１２を介して試料室２１に配置された物質２８に照射される。物質２８を通過した電子は、光学系１６を介して観察室２０内部に設置された蛍光板３２に入射する。蛍光板３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
【０４５５】
カメラ２３は、蛍光板３２を向いて設置されており、蛍光板３２に現れたパターンを撮影することが可能である。カメラ２３のレンズの中央、および蛍光板３２の中央を通る直線と、蛍光板３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ２３で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ２３をフィルム室２２に設置しても構わない場合がある。例えば、カメラ２３をフィルム室２２に、電子２４の入射方向と対向するように設置してもよい。この場合、蛍光板３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
【０４５６】
試料室２１には、試料である物質２８を固定するためのホルダが設置されている。ホルダは、物質２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質２８の構造によって最適な範囲を設定すればよい。
【０４５７】
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
【０４５８】
例えば、図２９（Ｂ）に示すように物質におけるナノビームである電子２４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質２８がＣＡＡＣ−ＯＳ膜であれば、図２８（Ａ）に示したような回折パターンが観測される。または、物質２８がｎｃ−ＯＳ膜であれば、図２８（Ｂ）に示したような回折パターンが観測される。
【０４５９】
ところで、物質２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であれば、ＣＡＡＣ化率は、６０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域を非ＣＡＡＣ化率と表記する。
【０４６０】
一例として、成膜直後（ａｓ−ｄｅｐｏと表記。）、３５０℃加熱処理後または４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビームを用いた。
【０４６１】
各試料におけるＣＡＡＣ化率を図３０に示す。成膜直後および３５０℃加熱処理後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、３５０℃より高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域は、隣接する領域の構造の影響を受けてＣＡＡＣ化していることが示唆される。
【０４６２】
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。
【０４６３】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０４６４】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することができる。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【０４６５】
平板状のスパッタリング粒子は、例えば、ａ−ｂ面に平行な面の円相当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上１ｎｍ未満である。なお、平板状のスパッタリング粒子は、ａ−ｂ面に平行な面が正三角形又は正六角形であってもよい。ここで、円相当径とは、面の面積と等しい正円の直径をいう。
【０４６６】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０４６７】
成膜時の基板温度を高めることで、基板に到達した平板状のスパッタリング粒子のマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜することが好ましい。
【０４６８】
また、成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０４６９】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０４７０】
ＣＡＡＣ−ＯＳ膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、ＣＡＡＣ−ＯＳ膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりＣＡＡＣ−ＯＳ膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、ＣＡＡＣ−ＯＳ膜の結晶性をさらに高めることができる。なお、加熱処理は、１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下又は１Ｐａ以下の減圧下で行ってもよい。減圧下では、ＣＡＡＣ−ＯＳ膜の不純物濃度をさらに短時間で低減することができる。
【０４７１】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【０４７２】
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、１：１：１、１：１：２、１：３：２、１：９：６、２：１：３、２：２：１、３：１：１、３：１：２、３：１：４、４：２：３、８：４：３、またはこれらの近傍の値とすることができる。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【０４７３】
または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成してもよい。
【０４７４】
まず、第１の酸化物半導体膜を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。
【０４７５】
次に、加熱処理を行い、第１の酸化物半導体膜を結晶性の高い第１のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第１の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。
【０４７６】
第１の酸化物半導体膜は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
【０４７７】
次に、第１の酸化物半導体膜と同じ組成である第２の酸化物半導体膜を１０ｎｍ以上５０ｎｍ以下の厚さで成膜する。第２の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。
【０４７８】
次に、加熱処理を行い、第２の酸化物半導体膜を第１のＣＡＡＣ−ＯＳ膜から固相成長させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第２の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第２の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。
【０４７９】
以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成することができる。
【０４８０】
また、酸化物半導体膜は、先の実施の形態で示したように、複数の酸化物半導体膜が積層された構造でもよい。
【０４８１】
例えば、酸化物半導体膜を、酸化物半導体膜（便宜上、第１層と呼ぶ）とゲート絶縁膜との間に、第１層を構成する元素からなり、第１層よりも電子親和力が０．２ｅＶ以上小さい第２層を設けてもよい。このとき、ゲート電極から電界が印加されると、第１層にチャネルが形成され、第２層にはチャネルが形成されない。第１層は、第２層と構成する元素が同じであるため、第１層と第２層との界面において、界面散乱がほとんど起こらない。従って、第１層とゲート絶縁膜との間に第２層を設けることによって、トランジスタの電界効果移動度を高くすることができる。
【０４８２】
さらに、ゲート絶縁膜に酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または窒化シリコン膜を用いる場合、ゲート絶縁膜に含まれるシリコンが、酸化物半導体膜に混入することがある。酸化物半導体膜にシリコンが含まれると、酸化物半導体膜の結晶性の低下、キャリア移動度の低下などが起こる。従って、チャネルの形成される第１層のシリコン濃度を低減するために、第１層とゲート絶縁膜との間に第２層を設けることが好ましい。同様の理由により、第１層を構成する元素からなり、第１層よりも電子親和力が０．２ｅＶ以上小さい第３層を設け、第１層を第２層及び第３層で挟むことが好ましい。
【０４８３】
このような構成とすることで、チャネルの形成される領域へのシリコンなどの不純物の拡散を低減さらには防止することができるため、信頼性の高いトランジスタを得ることができる。
【０４８４】
なお、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とするためには、酸化物半導体膜中に含まれるシリコン濃度を２．５×１０２１／ｃｍ３以下とする。好ましくは、酸化物半導体膜中に含まれるシリコン濃度を、１．４×１０２１／ｃｍ３未満、より好ましくは４×１０１９／ｃｍ３未満、さらに好ましくは２．０×１０１８／ｃｍ３未満とする。酸化物半導体膜に含まれるシリコン濃度が、１．４×１０２１／ｃｍ３以上であると、トランジスタの電界効果移動度の低下の恐れがあり、４．０×１０１９／ｃｍ３以上であると、酸化物半導体膜と接する膜との界面で酸化物半導体膜がアモルファス化する恐れがあるためである。また、酸化物半導体膜に含まれるシリコン濃度を２．０×１０１８／ｃｍ３未満とすることで、トランジスタの信頼性のさらなる向上並びに酸化物半導体膜におけるＤＯＳ（ｄｅｎｓｉｔｙ  ｏｆ  ｓｔａｔｅ）の低減が期待できる。なお、酸化物半導体膜中のシリコン濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。
【０４８５】
実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４８６】
（実施の形態１１）
次に、本発明の一態様の表示装置を用いることのできる表示モジュールについて、図２７を用いて説明を行う。
【０４８７】
図２７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。
【０４８８】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０４８９】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。タッチパネルとしては、実施の形態８に示すタッチパネルを適用することができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０４９０】
バックライトユニット８００７は、光源８００８を有する。光源８００８は、バックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
【０４９１】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム８００９は、放熱板としての機能を有していてもよい。
【０４９２】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
【０４９３】
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０４９４】
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４９５】
（実施の形態１２）
本実施の形態では、上記実施の形態で説明した表示装置を用いて作製される電子機器の具体例について、図２５を用いて説明する。
【０４９６】
本発明の一態様に係る表示装置を適用可能な電子機器の一例として、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音楽再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図２５に示す。
【０４９７】
図２５（Ａ）は、表示部を有する携帯情報端末９００を示している。携帯情報端末９００は、筐体９０１に表示部９０２及び操作ボタン９０３が組み込まれている。本発明の一態様に係る表示装置は、表示部９０２に用いることができる。本発明の一態様に係る表示装置を、表示部９０２に適用することにより、画像を書き換える頻度が変更可能な携帯情報端末９００とすることができる。これにより、画像の書き換えを数秒間に１回とすることもできるため、使用者に視認される画面のチラツキが低減される。また、画素を選択する信号の出力頻度が低減されるため、携帯情報端末９００の消費電力を低減することができる。これにより、携帯情報端末９００を長時間使用することができる。
【０４９８】
図２５（Ｂ）は、携帯電話機９１０を示している。携帯電話機９１０は、筐体９１１に表示部９１２、操作ボタン９１３、スピーカー９１４、及びマイク９１５が組み込まれている。本発明の一態様の表示装置は、表示部９１２に用いることができる。本発明の一態様に係る表示装置を表示部９１２に適用することにより、画像を書き換える頻度が変更可能な携帯電話機９１０とすることができる。これにより、画像の書き換えを数秒間に１回とすることもできるため、使用者に視認される画面のチラツキが低減される。また、画素を選択する信号の出力頻度が低減されるため、携帯電話機９１０の消費電力を低減することができる。これにより、携帯電話機９１０を長時間使用することができる。
【０４９９】
図２５（Ｃ）は、音楽再生装置９２０を示している。音楽再生装置９２０は、筐体９２１に表示部９２２、操作ボタン９２３、アンテナ９２４が組み込まれている。また、アンテナ９２４からは、無線信号により情報を送受信することができる。本発明の一態様の表示装置は、表示部９２２に用いることができる。本発明の一態様に係る表示装置を表示部９２２に適用することにより、画像を書き換える頻度が変更可能な音楽再生装置９２０とすることができる。これにより、画像の書き換えを数秒間に１回とすることもできるため、使用者に視認される画面のチラツキが低減される。また、画素を選択する信号の出力頻度が低減されるため、音楽再生装置９２０の消費電力を低減することができる。これにより、音楽再生装置９２０を長時間使用することができる。
【０５００】
なお、表示部９０２、表示部９１２及び表示部９２２は、タッチ入力機能を有しており、表示部９０２、表示部９１２及び表示部９２２に表示された表示ボタン（図示せず）を指などで触れることで、画面操作や、情報を入力することができる。
【０５０１】
以上説明したとおり、先の実施の形態に示した表示装置を表示部９０２、表示部９１２及び表示部９２２に用いることで、表示品位の向上が図られた携帯情報端末９００、携帯電話機９１０及び音楽再生装置９２０とすることができる。
【０５０２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０５０３】
（実施の形態１３）
本実施の形態では、上記実施の形態で説明したフレーム周波数（リフレッシュレートともいう）を低減する意義に関して説明を行う。
【０５０４】
目の疲労には神経系の疲労と筋肉系の疲労の２種類がある。目の疲労を説明する模式図を図２６（Ａ）、２６（Ｂ）に示す。
【０５０５】
神経系の疲労は、表示装置が発する光や点滅画面を長時間見続けることで、その明るさが、眼の網膜、神経または脳を刺激して疲れさせるものである。蛍光灯や従来の表示装置の表示部が小刻みに明滅する現象をフリッカーというが、このようなフリッカーは神経系の疲労を引き起こす。
【０５０６】
筋肉系の疲労は、ピント調節のときに使用する毛様体の筋肉を酷使することにより疲れさせるものである。
【０５０７】
図２６（Ａ）に、従来の表示装置の表示を表す模式図を示す。従来の表示装置は、１秒間に６０回の画像の書き換えが行われている。このような画面を長時間見続けることにより、使用者の眼の網膜、神経または脳を刺激して目の疲労が引き起こされるおそれがあった。
【０５０８】
また、図２６（Ｂ）に示すように、１画素のサイズが大きい場合（例えば精細度が１５０ｐｐｉ未満の場合）、表示装置の表示部に表示された文字はぼやけてしまう。表示部に表示されたぼやけた文字を長時間見続けると、毛様体の筋肉が、絶えずピントを合わせようと動いているにもかかわらず、ピントが合わせづらい状態がつづくことになり、目に負担をかけてしまうおそれがあった。
【０５０９】
なお、目の疲労を定量的に測定する方法が検討されている。例えば、神経系の疲労の評価指標としては、臨界融合周波数（ＣＦＦ：Ｃｒｉｔｉｃａｌ  Ｆｌｉｃｋｅｒ（Ｆｕｓｉｏｎ）  Ｆｒｅｑｕｅｎｃｙ）などが知られている。また、筋肉系の疲労の評価指標としては、調節時間や調節近点距離などが知られている。
【０５１０】
そのほか、目の疲労を評価する方法として、脳波測定、サーモグラフィ法、瞬きの回数の測定、涙液量の評価、瞳孔の収縮反応速度の評価や、自覚症状を調査するためのアンケート等がある。
【０５１１】
本発明の一態様の表示装置の表示を説明する。目の疲労を軽減する効果を説明する模式図を図２６（Ｃ）、２６（Ｄ）に示す
【０５１２】
本発明の一態様に係る表示装置は画素を選択する信号を出力する頻度を変えることができる。特に、オフ電流が極めて小さいトランジスタを表示部の画素部に用いることにより、フリッカーの発生を抑制しつつ、フレーム周波数を下げることができる。例えば、５秒間に１回の画像の書き換えが可能となるため、同じ画像を見ることが可能となり、使用者に視認される画面のちらつきが低減される。これにより、使用者の眼の網膜、神経または脳の刺激が低減され、神経系の疲労が軽減される（図２６（Ｃ）参照）。なお、オフ電流が極めて小さいトランジスタとしては、例えば、酸化物半導体を用いたトランジスタ、特に、ＣＡＡＣ−ＯＳを用いたトランジスタが好適である。
【０５１３】
また、本発明の一態様に係る表示装置は１画素のサイズが小さい。具体的には、精細度が１５０ｐｐｉ好ましくは２００ｐｐｉ以上の高精細な表示が可能となるため、緻密で滑らかな表示とすることができる。これにより、毛様体の筋肉が、ピントを合わせやすくなるため、使用者の筋肉系の疲労が軽減される（図２６（Ｄ）参照）。なお、精細度は画素密度（ｐｐｉ：ｐｉｘｅｌ  ｐｅｒ  ｉｎｃｈ）を用いて表現することができる。画素密度は、１インチあたりの画素の数である。また、画素は画像を構成する単位である。
【０５１４】
本発明の一態様によれば、目に優しい表示装置を提供することができる。
【符号の説明】
【０５１５】
１１ａ    配線
１１ｂ    配線
１１ｃ    配線
１１ｄ    配線
１２ａ    配線
１２ｂ    配線
１２ｃ    配線
１２ｄ    配線
１２ｆ    配線
１２ｘ    配線
１３ａ    スイッチ
１３ｂ    スイッチ
１３ｃ    スイッチ
１３ｄ    スイッチ
１３ｅ    スイッチ
１３ｆ    スイッチ
１３ｇ    スイッチ
１３ｈ    スイッチ
１３ｉ    スイッチ
１３ｊ    スイッチ
１３ｋ    スイッチ
１３ｌ    スイッチ
１３ｘ    スイッチ
１４    配線
１４ａ    配線
１６ａ    スイッチ
１６ｂ    スイッチ
１６ｃ    スイッチ
１６ｄ    スイッチ
１６ｙ    スイッチ
１７    配線
１８    インバータ
１９ａ    スイッチ
１９ｂ    スイッチ
１９ｃ    スイッチ
１９ｄ    スイッチ
１９ｙ    スイッチ
２１    試料室
２３    カメラ
１２０    画素
１２０ａ    副画素
１２０ｂ    副画素
１２１    トランジスタ
１２２    表示素子
１２３    容量素子
２００    表示装置
２０１    表示部
２０２    画素部
２０３    駆動回路
２０３ａ    駆動回路
２０３ｂ    駆動回路
２０３ｃ    駆動回路
２０４    駆動回路
２０５    制御装置
２０６    演算装置
２０７    入力手段
２０８    光供給部
２１１    表示部
２１２    画素部
２２１    表示部
２２２    画素部
２３１    表示部
２４１    表示部
２４２    画素部
２４２ａ    領域
２４２ｂ    領域
２４２ｃ    領域
２５１    表示部
２５２    画像処理装置
２５３    演算装置
２５４    記憶装置
３００    パネルモジュール
３０１    基板
３０２    基板
３０３    シール材
３０４    ＦＰＣ
３０５    外部接続電極
３０６    配線
３０８    接続層
３１１    画素部
３１２    ＩＣ
３１３    駆動回路
３３１    トランジスタ
３３２    トランジスタ
３３７    絶縁層
３３８    絶縁層
３３９    絶縁層
３４２    ブラックマトリクス
３４３    カラーフィルタ
３５０    液晶素子
３５１    電極
３５２    液晶
３５３    電極
３５４    スペーサ
３５５    オーバーコート
３５６    トランジスタ
３６１ａ    配線
３６１ｂ    配線
３６２    酸化物半導体層
３６３ａ    配線
３６３ｂ    電極
３６４    コモン電極
３６５    画素電極
３７１    トランジスタ
４００    タッチパネル
４０１    基板
４０２    基板
４０３    基板
４０４    ＦＰＣ
４０５    外部接続電極
４０６    配線
４１１    表示部
４１２    駆動回路
４１３    画素部
４１４    駆動回路
４１５    ＦＰＣ
４１６    外部接続電極
４１７    配線
４２０    液晶表示装置
４２１    電極
４２２    電極
４２３    配線
４２４    絶縁層
４３０    タッチセンサ
４３１    液晶
４３２    配線
４３３    絶縁層
４３４    接着層
４３５    カラーフィルタ層
４３６    封止材
４３７    スイッチング素子層
４３８    配線
４３９    接続層
４４０    センサ層
４４１    偏光板
５１１    配線
５１２    配線
５１３    配線
５１４    配線
５１５    配線
５２１    入力端子
５２２    入力端子
５２３    入力端子
５２４    入力端子
５２５    入力端子
５２６    出力端子
５２７    出力端子
５３１    電源線
５３２    電源線
５３３    電源線
５３４    電源線
５４１    トランジスタ
５４２    トランジスタ
５４３    トランジスタ
５４４    トランジスタ
５４５    トランジスタ
５４６    トランジスタ
５４７    トランジスタ
５４８    トランジスタ
５４９    トランジスタ
５５０    トランジスタ
５５１    トランジスタ
５６１    期間
５６２    期間
５６３    期間
５６４    期間
５６４＿１    期間
５６４＿３    期間
５６４＿５    期間
５６５    期間
５６６    期間
５７０    パルス信号生成回路
５７１    第１の入力信号生成回路
５７２    第２の入力信号生成回路
６００    トランジスタ
６０１    基板
６０２    ゲート電極
６０３    絶縁層
６０４    酸化物半導体層
６０５ａ    電極
６０５ｂ    電極
６０６    絶縁層
６０７    絶縁層
６０８    絶縁層
６０９    絶縁層
６１０    トランジスタ
６１２    ゲート電極
６１３    絶縁層
６１４    酸化物半導体層
６１４ａ    酸化物半導体層
６１４ｂ    酸化物半導体層
６２０    トランジスタ
６２４    酸化物半導体層
６２４ａ    酸化物半導体層
６２４ｂ    酸化物半導体層
６２４ｃ    酸化物半導体層
６３０    トランジスタ
６３４    酸化物半導体層
６３４ａ    酸化物半導体層
６３４ｂ    酸化物半導体層
６３４ｃ    酸化物半導体層
６４０    トランジスタ
６５０    トランジスタ
６５４    酸化物半導体層
６５４ａ    酸化物半導体層
６５４ｂ    酸化物半導体層
６５４ｃ    酸化物半導体層
６６０    トランジスタ
６６４    酸化物半導体層
６６４ａ    酸化物半導体層
６６４ｂ    酸化物半導体層
６６４ｃ    酸化物半導体層
６６４ｄ    側壁保護層
６７０    トランジスタ
６８０    トランジスタ
９００    携帯情報端末
９０１    筐体
９０２    表示部
９０３    操作ボタン
９１０    携帯電話機
９１１    筐体
９１２    表示部
９１３    操作ボタン
９１４    スピーカー
９１５    マイク
９２０    音楽再生装置
９２１    筐体
９２２    表示部
９２３    操作ボタン
９２４    アンテナ
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライトユニット
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリー
【図１】
2014142623.tif 000011
【図２】
2014142623.tif 000012
【図３】
2014142623.tif 000013
【図４】
2014142623.tif 000014
【図５】
2014142623.tif 000015
【図６】
2014142623.tif 000016
【図７】
2014142623.tif 000017
【図８】
2014142623.tif 000018
【図９】
2014142623.tif 000019
【図１０】
2014142623.tif 000020
【図１１】
2014142623.tif 000021
【図１２】
2014142623.tif 000022
【図１３】
2014142623.tif 000023
【図１４】
2014142623.tif 000024
【図１５】
2014142623.tif 000025
【図１６】
2014142623.tif 000026
【図１７】
2014142623.tif 000027
【図１８】
2014142623.tif 000028
【図１９】
2014142623.tif 000029
【図２０】
2014142623.tif 000030
【図２１】
2014142623.tif 000031
【図２２】
2014142623.tif 000032
【図２３】
2014142623.tif 000033
【図２４】
2014142623.tif 000034
【図２５】
2014142623.tif 000035
【図２６】
2014142623.tif 000036
【図２７】
2014142623.tif 000037
【図２９】
2014142623.tif 000038
【図３０】
2014142623.tif 000039
【図２８】
2014142623.tif 000040