(57)【要約】      （修正有）【課題】画素電極の上方に形成される絶縁膜の膜厚を小さくし、画素電極と対向電極との間で液晶層に印加される実効電圧の低下を抑制できる電気光学装置を提供する。【解決手段】ＴＦＴ３０と、ＴＦＴの上方に配置されコンタクトホール８６が形成された第１の絶縁膜４４と、第１の絶縁膜の表面の一部及びコンタクトホールの底面と側壁を覆い、コンタクトホールに対応した位置に凹部９０を有し、ＴＦＴに電気的に接続された反射性を有する画素電極９と、画素電極を覆い少なくとも一部が前記凹部内に位置する空洞９５を有する第２の絶縁膜４７と、を含み、コンタクトホールの平面形状は略矩形状または略楕円形状のいずれかであり、コンタクトホールの側壁を覆う画素電極の膜厚は、コンタクトホールの底面から第１の絶縁膜の表面に向かって大きくなっている。【選択図】図４
2014089380.tif 000002
【特許請求の範囲】
【請求項１】
画素スイッチング素子と、
前記画素スイッチング素子の上方に配置され、コンタクトホールが形成された第１の絶縁膜と、
前記第１の絶縁膜の表面の一部、及び前記コンタクトホールの底面と側壁を覆い、前記コンタクトホールに対応した位置に凹部を有し、前記画素スイッチング素子に電気的に接続された反射性を有する画素電極と、
前記画素電極を覆い、少なくとも一部が前記凹部内に位置する空洞を有する第２の絶縁膜と、
を含み、
前記コンタクトホールの平面形状は、略矩形状または略楕円形状のいずれかであり、
前記コンタクトホールの前記側壁を覆う前記画素電極の膜厚は、前記コンタクトホールの前記底面から前記第１の絶縁膜の前記表面に向かって大きくなっていることを特徴とする電気光学装置。
【請求項２】
前記画素電極と前記第２の絶縁膜との間には、前記画素電極の表面及び前記画素電極の前記凹部の底面と側壁を覆う誘電体多層膜を有し、
前記凹部の前記側壁を覆う前記誘電体多層膜の膜厚は、前記凹部の前記底面から前記画素電極の前記表面に向かって大きくなっていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置を備えていることを特徴とする電子機器。
【請求項４】
画素スイッチング素子の上方に、コンタクトホールを有する第１の絶縁膜、前記第１の絶縁膜の表面の一部及び前記コンタクトホールの底面と側壁を覆う反射性の画素電極、及び第２の絶縁膜が、この順に積層された電気光学装置の製造方法であって、
前記第１の絶縁膜に、略矩形状または略楕円形状のいずれかの平面形状を有するコンタクトホールを形成する工程と、
前記コンタクトホールの前記底面から前記第１の絶縁膜の前記表面に向かって、膜厚が大きくなるように反射性の導電膜を成膜し、前記導電膜をパターニングして前記画素電極を形成する工程と、
前記画素電極を覆い、前記コンタクトホールに対応する部分に空洞が形成されるように、前記第２の絶縁膜を形成する工程と、
前記空洞が露出しないように、前記第２の絶縁膜に平坦化処理を施す工程と、
を備えていることを特徴とする電気光学装置の製造方法。
【請求項５】
前記第２の絶縁膜に平坦化処理を施す工程は、研磨工程と、前記研磨工程の後で研磨面をエッチングする工程とを含むことを特徴とする請求項４に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、当該電気光学装置の製造方法、及び当該電気光学装置を搭載した電子機器に関する。
【背景技術】
【０００２】
電気光学装置の一例としての液晶装置は、一対の基板に液晶が挟持された構造を有し、一対の基板のうちの一方の基板は、薄膜トランジスター（Thin  Film  Transistor；以下ＴＦＴと略す）や画素電極などを備えた素子基板であり、他方の基板は、透光性を有する共通電極などを備えた対向基板である。
【０００３】
例えば、特許文献１に記載の液晶装置の素子基板では、ＴＦＴ、層間絶縁膜、画素電極、絶縁膜、及び配向膜が、この順に積層されている。ＴＦＴと画素電極とは、層間絶縁膜に形成されたコンタクトホールを介して接続されている。コンタクトホールに起因して画素電極に生じた凹部は絶縁膜で覆われている。絶縁膜は、凹部に対応する位置に密閉された空洞を有するように形成されている。そして、絶縁膜に研磨処理（平坦化処理）を施すことで、配向膜と接する面が平坦になり、凹凸に起因する配向ムラが抑制されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１６４２４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の液晶装置では、画素電極と配向膜との間に配置された絶縁膜は、画素電極と共通電極との間で液晶に印加される実効電圧を低下させるので、研磨後の絶縁膜の膜厚をより小さくする必要があるが、研磨処理で薄膜化できる膜厚に限界があった。詳しくは、絶縁膜を研磨処理で薄くしすぎると、上記空洞が露出し、空洞が露出した領域で液晶の配向状態が乱れるので、研磨処理で薄膜化できる膜厚に限界があった。すなわち、絶縁膜をより薄膜化するためには、凹部に対応する位置に形成される絶縁膜の空洞を、より小さくする必要があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置は、画素スイッチング素子と、前記画素スイッチング素子の上方に配置されコンタクトホールが形成された第１の絶縁膜と、前記第１の絶縁膜の表面の一部及び前記コンタクトホールの底面と側壁を覆い、前記コンタクトホールに対応した位置に凹部を有し、前記画素スイッチング素子に電気的に接続された反射性を有する画素電極と、前記画素電極を覆い少なくとも一部が前記凹部内に位置する空洞を有する第２の絶縁膜と、を含み、前記コンタクトホールの平面形状は略矩形状または略楕円形状のいずれかであり、前記コンタクトホールの前記側壁を覆う前記画素電極の膜厚は、前記コンタクトホールの前記底面から前記第１の絶縁膜の前記表面に向かって大きくなっていることを特徴とする。
【０００８】
第１の絶縁膜に形成されたコンタクトホールの平面形状は、略矩形状または略楕円形状であり、長手（長辺）方向と短手（短辺）方向とを有している。コンタクトホールは画素電極で覆われ、コンタクトホールと同じ平面形状を有する凹部が、コンタクトホールに対応した位置に形成される。よって、当該凹部は、短手方向に狭くなった開口領域を有している。
画素電極の膜厚は、コンタクトホールの底面（コンタクトホールの底部）から第１の絶縁膜の表面（コンタクトホールの頂部）に向かって大きくなっているので、凹部の頂部に画素電極の膜厚が大きくなった張り出し（厚膜領域）が形成される。上記短手方向に狭くなった開口領域は、当該厚膜領域によってさらに狭くなり、第２の絶縁膜によって凹部の頂部の開口部を容易に塞ぐ（密閉する）ことができる。すなわち、小さな膜厚の第２の絶縁膜を堆積することで、当該開口領域を容易に、短時間で密閉することができる。さらに、凹部は、頂部で窄んだ形状を有しているので、第２の絶縁膜によって密閉され、少なくとも一部が凹部内に位置する空洞が形成される。凹部は、小さな膜厚の第２の絶縁膜を堆積することで密閉されるので、特許文献１に比べて第２の絶縁膜内に形成される空洞を小さくし、空洞の頂点の位置を低くすることができる。
第２の絶縁膜は、空洞が露出しない程度に平坦化処理（減膜処理）が施され、画素電極上の第２の絶縁膜が薄膜化される。空洞の頂点の位置を低くすることで、画素電極上の第２の絶縁膜を特許文献１に比べてより薄膜にすることができる。その結果、画素電極から供給される表示信号の劣化（実効電圧の低下）が小さくなり、高品位な表示を提供することができる。
【０００９】
［適用例２］上記適用例に記載の電気光学装置において、前記画素電極と前記第２の絶縁膜との間には、前記画素電極の表面及び前記画素電極の前記凹部の底面と側壁を覆う誘電体多層膜を有し、前記凹部の前記側壁を覆う前記誘電体多層膜の膜厚は、前記凹部の前記底面から前記画素電極の前記表面に向かって大きくなっていることが好ましい。
【００１０】
画素電極の凹部を、凹部の底面（凹部の底部）から画素電極の表面（凹部の頂部）に向かう方向に厚くなった誘電体多層膜で覆うことによって、凹部の頂部に誘電体多層膜の張り出し（厚膜領域）が形成され、狭くなった凹部の開口領域はさらに狭くなり、第２の絶縁膜によってより密閉しやすくなる。すなわち、より小さな膜厚の第２の絶縁膜を堆積することで、当該凹部をより容易に、より短時間で密閉することができるので、第２の絶縁膜内に形成される空洞をさらに小さくし、空洞の頂点の位置をさらに低くすることができる。
【００１１】
［適用例３］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えていることを特徴とする。
【００１２】
本適用例に係る電子機器は、上記適用例に記載の表示装置を備えているので、高品位な表示機能を有する電子機器、例えば、プロジェクター、直視型テレビ、携帯電話、携帯用オーディオ機器、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、電子手帳、電卓、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどの各種電子機器を実現することができる。
【００１３】
［適用例４］本適用例に係る電気光学装置の製造方法は、画素スイッチング素子の上方に、コンタクトホールを有する第１の絶縁膜、前記第１の絶縁膜の表面の一部及び前記コンタクトホールの底面と側壁を覆う反射性の画素電極、及び第２の絶縁膜がこの順に積層された電気光学装置の製造方法であって、前記第１の絶縁膜に略矩形状または略楕円形状のいずれかの平面形状を有するコンタクトホールを形成する工程と、前記コンタクトホールの前記底面から前記第１の絶縁膜の前記表面に向かって膜厚が大きくなるように反射性の導電膜を成膜し、前記導電膜をパターニングして前記画素電極を形成する工程と、前記画素電極を覆い前記コンタクトホールに対応する部分に空洞が形成されるように前記第２の絶縁膜を形成する工程と、前記空洞が露出しないように前記第２の絶縁膜に平坦化処理を施す工程と、を備えていることを特徴とする。
【００１４】
上記適用例に記載の電気光学装置の製造方法では、第１の絶縁膜に形成されたコンタクトホールは、略矩形状または略楕円形状の平面形状、すなわち長手（長辺）方向と短手（短辺）方向とを有する平面形状に加工されている。さらに、コンタクトホールは、反射性の導電膜（画素電極）で覆われ、コンタクトホールに対応する部分に凹部が形成される。当該凹部は、コンタクトホールと同様の平面形状を有し、短手方向に狭くなった開口領域を有する。画素電極の膜厚は、コンタクトホールの底面から第１の絶縁膜の表面に向かって大きくなっているので、凹部の頂部に画素電極の膜厚が大きくなった張り出し（厚膜領域）が形成される。上記短手方向に狭くなった開口領域は、当該厚膜領域によってさらに狭くなり、第２の絶縁膜によって凹部の頂部の開口部を容易に塞ぐ（密閉する）ことができる。すなわち、小さな膜厚の第２の絶縁膜を堆積することで当該開口領域を容易に、短時間に密閉することができる。そして、凹部は、頂部で窄んだ形状を有し、第２の絶縁膜によって密閉され、少なくとも一部が凹部内に位置する空洞が形成される。凹部は、小さな膜厚の第２の絶縁膜を堆積することで密閉されるので、特許文献１に比べて第２の絶縁膜内に形成される空洞を小さくし、空洞の頂点の位置を低くすることができる。空洞の頂点の位置が低くなっているので、空洞を露出させない程度に平坦化処理を施して形成される第２の絶縁膜の膜厚を小さくできる。すなわち、画素電極の上に形成される第２の絶縁膜を特許文献１に比べて薄くできるので、画素電極から印加される表示信号の劣化（実効電圧の低下）が小さくなり、高品位な表示を提供することができる。
【００１５】
［適用例５］上記適用例に係る電気光学装置の製造方法は、前記第２の絶縁膜に平坦化処理を施す工程は、研磨工程と、前記研磨工程の後で研磨面をエッチングする工程とを含むことが好ましい。
【００１６】
上記適用例に記載の電気光学装置の製造方法は、研磨工程と研磨面をエッチングする工程とを含んでいるので、研磨工程で生じた研磨面の微小なスクラッチ傷を、エッチングで低減することができる。すなわち、第２の絶縁膜の研磨面をより平滑な面に仕上げることができる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ’線に沿った液晶装置の概略断面図。
【図２】液晶装置の電気的な構成を示す等価回路図。
【図３】相隣接する複数の画素の概略平面図。
【図４】図３のＡ−Ａ’線に沿った概略断面図。
【図５】図４の破線で囲まれた領域Ｃ（画素コンタクト領域）の模式断面図。
【図６】画素コンタクト領域を形成するための工程フロー。
【図７】画素コンタクト領域の状態を示す工程フロー毎の模式断面図。
【図８】堆積物質の入射方向と堆積物の堆積状態との関係を示す図。（ａ）は斜め方向から入射した時の堆積状態を示す図、（ｂ）は真上方向から入射した時の堆積状態を示す図。
【図９】電子機器としての３板式プロジェクターの光学系の構成を示す平面図。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施形態について説明する。係る実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の各図においては、各層や各部位を図面上で認識可能な程度の大きさとするため、各層や各部位の縮尺を実際とは異ならせしめてある。
【００１９】
（実施形態）
「電気光学装置の概要」
本実施形態に係る電気光学装置の一例である液晶装置１００は、画素スイッチング素子の一例である薄膜トランジスター（以降、ＴＦＴと称す）３０を備えた反射型液晶装置である。この液晶装置１００は、例えば後述する液晶プロジェクターの反射型光変調素子として好適に用いることができるものである。
【００２０】
まず、本実施形態に係る液晶装置１００の全体構成について、図１及び図２を参照して説明する。
図１（ａ）は液晶装置の構成を示す概略平面図、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿った液晶装置の概略断面図、図２は液晶装置の電気的な構成を示す等価回路図である。
【００２１】
図１（ａ）および図１（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０などを有している。
【００２２】
素子基板１０は、例えば透明な石英基板やガラス基板あるいは不透明なシリコン基板などで構成され、対向基板２０よりも大きい。また、素子基板１０は、対向基板２０の外周に沿って切れ目なく配置されたシール材５２を介して対向基板２０と接着されている。シール材５２によって囲まれた領域に負の誘電異方性を有する液晶が封入され、液晶層５０を構成している。
【００２３】
本実施形態における一対の基板間への液晶の封入（充填）では、一対の基板のうちの一方の基板の外周に沿ってシール材５２を配置し、シール材５２の内側に所定量の液晶を滴下し、液晶が滴下された一方の基板と他方の基板とを減圧下で貼り合わせるＯＤＦ（One  Drop  Fill）方式が採用されている。
シール材５２は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材５２には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２４】
シール材５２の内側には、画素領域Ｅを取り囲むように配置された見切り部５３が設けられている。
画素領域Ｅには、マトリックス状に画素Ｐが複数配置されている。画素領域Ｅは、表示に寄与する有効な複数の画素Ｐを囲むように配置された複数のダミー画素を含んでいてもよい。
【００２５】
素子基板１０の１辺部に沿ったシール材５２と該１辺部との間にデータ線駆動回路１０１が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材５２と画素領域Ｅとの間に検査回路１０３が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材５２と画素領域Ｅとの間に走査線駆動回路１０４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材５２と画素領域Ｅとの間には、２つの走査線駆動回路１０４を繋ぐ複数の配線１０５が設けられている。これらデータ線駆動回路１０１、走査線駆動回路１０４に繋がる配線１０５は、該１辺部に沿って配列した複数の外部接続用端子１０２に接続されている。
【００２６】
以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向、当該Ｘ方向と当該Ｙ方向とに直交し素子基板１０から対向基板２０に向かう方向をＺ方向として説明する。
【００２７】
図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた反射性を有する画素電極９、ＴＦＴ３０、及び複数の画素電極９を覆う配向膜１８などが形成されている。なお、ＴＦＴ３０は、本発明における「画素スイッチング素子」の一例である。画素Ｐの詳細は、後述する。
【００２８】
対向基板２０は、例えば石英基板やガラス基板などの透明材料で構成され、液晶層５０側の表面には、見切り部５３、見切り部５３を覆う平坦化層２２、画素領域Ｅに亘って設けられた対向電極２１、対向電極２１を覆う誘電体層１９、及び配向膜２５などが形成されている。
【００２９】
見切り部５３は、例えば遮光性の金属あるいは金属酸化物などからなり、図１（ａ）に示すように平面的に走査線駆動回路１０４、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路の誤動作を防止する役割を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
【００３０】
平坦化層２２は、例えば、透光性の無機絶縁材料である酸化シリコンを常圧または減圧ＣＶＤ法などを用いて形成することができる。対向基板２０上に見切り部５３が形成されることで生ずる表面の凹凸を緩和可能な程度の膜厚を有している。
【００３１】
対向電極２１は、ＩＴＯ（Indium Tin Oxide）などの透明材料で構成されている。対向電極２１は、対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の引き回し配線に電気的に接続している。
誘電体層１９は、例えばシリコン酸化膜などからなり、画素電極９側の仕事関数と、対向電極２１側の仕事関数とを、同程度にさせる役割を有している。また、誘電体層１９は、複数の誘電体膜で構成しても良い。
【００３２】
素子基板１０側の配向膜１８及び対向基板２０側の配向膜２５は、液晶装置１００の光学設計に基づいて設定されており、本実施形態では、酸化シリコンなどの無機材料の斜め蒸着膜（無機配向膜）で構成されている。負の誘電異方性を有する液晶分子は、配向膜面に対して所定の方向にプレチルトを有して略垂直に配向している。また、配向膜１８，２５は、ポリイミドなどの有機配向膜を使用しても良い。
【００３３】
対向基板２０は、シール材５２と平面的に重なる部分に形成された凹部２０ａを有している。凹部２０ａは対向基板２０の見切り部５３の外側から基板外周に至って形成されている。平坦化層２２、対向電極２１、誘電体層１９、及び配向膜２５は、それぞれ凹部２０ａにも形成されている。素子基板１０と対向基板２０とを液晶層５０を挟んで対向配置したときの液晶層５０の厚みをｄとすると、シール材５２には、凹部２０ａの深さを考慮して、液晶層５０の厚みｄよりも大きな径を有するスペーサー（図示省略）が含まれている。このような対向基板２０の断面構造によれば、液晶層５０の厚みｄよりも大きな径を有するスペーサーが含まれたシール材５２を用いて素子基板１０と対向基板２０とを対向配置して接着することができるので、液晶層５０の厚みばらつきを抑えることができる。
【００３４】
図２に示すように、液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線１１および複数のデータ線６ａと、走査線１１に対して平行する容量線６０とを有する。なお、容量線６０の配置はこれに限定されず、データ線６ａに対して平行するように配置してもよい。
【００３５】
走査線１１とデータ線６ａとにより区分された領域に、画素電極９と、ＴＦＴ３０と、蓄積容量７０とが設けられ、これらが画素Ｐの画素回路を構成している。
【００３６】
走査線１１はＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極９はＴＦＴ３０のドレインに電気的に接続されている。
【００３７】
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線１１は走査線駆動回路１０４（図１参照）に接続されており、走査線駆動回路１０４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０４は、走査線１１に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングで供給する。
【００３８】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極９に書き込まれる構成となっている。そして、画素電極９を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極９と液晶層５０を介して対向配置された共通電極として機能する対向電極２１との間で一定期間保持される。
【００３９】
保持された画像信号Ｄ１〜Ｄｎがリーク（劣化）するのを防止するため、画素電極９と対向電極２１との間に形成される液晶容量と並列に蓄積容量７０が接続されている。蓄積容量７０は、ＴＦＴ３０のドレインと容量線６０との間に設けられている。
【００４０】
なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。
【００４１】
このような液晶装置１００は反射型であって、電圧無印加状態で反射率が最小になるノーマリーブラックモードや、電圧無印加状態で反射率が最大になるノーマリーホワイトモードの光学設計が採用される。光学設計に応じて、光の入射側（射出側）に偏光素子が配置されて用いられる。
【００４２】
「画素の構成」
次に、上述の動作を実現する画素Ｐの具体的な構成について、図３及び図４を参照して説明する。
【００４３】
図３は、相隣接する複数の画素の概略平面図であり、図４は、図３のＡ−Ａ’線に沿った概略断面図である。図３では、説明の便宜上、画素電極９より上側に位置する部分の図示を省略している。
【００４４】
図３において、画素電極９は、素子基板１０上に、マトリックス状に複数設けられている。画素電極９の縦横の境界にそれぞれ沿って、データ線６ａ及び走査線１１が設けられている。即ち、走査線１１は、Ｘ方向に沿って延びており、データ線６ａは、走査線１１と交差するように、Ｙ方向に沿って延びている。なお、走査線１１は、下側遮光膜を兼ねる第１の走査線１１ａと、ゲート電極３ａ（ゲート）と一体的に形成された第２の走査線１１ｂとを含み、Ｘ方向に沿って二重配線されている。走査線１１及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。このように、第１の走査線１１ａ及び第２の走査線１１ｂが二重配線されているため、走査線１１の電気的な抵抗を全体的に低くすることが可能となる。また、第１の走査線１１ａ及び第２の走査線１１ｂの一方に断線などの不具合が生じても、他方を冗長的に機能させることができるため、液晶装置１００の信頼性を向上させることができる。
【００４５】
以下、素子基板１０の基材に設けられた画素Ｐの積層構造について第１層から順に、説明する。
【００４６】
第１層には、導電性ポリシリコン、高融点金属、高融点金属シリサイドなどにより、例えば２００ｎｍの膜厚で第１の走査線１１ａが設けられている。第１の走査線１１ａは、図３に示すようにＸ方向に沿って延びる部分と共に、該部分からＴＦＴ３０のチャネル領域１ａ’と重なるようにＹ方向に沿って延在する部分を有している。
【００４７】
第１の走査線１１ａは、図３に示すように、ＴＦＴ３０のチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ（ソース）及び画素電極側ソースドレイン領域１ｅ（ドレイン）に対向する領域を含むように形成される。第１の走査線１１ａは、ＴＦＴ３０のチャネル領域１ａ’を遮光しており、ＴＦＴ３０の下側に配置された遮光膜である。
【００４８】
図４において、第１層の走査線１１ａと第２層のＴＦＴ３０とは、下地絶縁膜１２によって絶縁されている。下地絶縁膜１２は、第１の走査線１１ａからＴＦＴ３０を絶縁する機能の他、素子基板１０の全面に形成されることにより、素子基板１０の表面の研磨時における荒れや、洗浄後に残る汚れなどで画素スイッチング用のＴＦＴ３０の特性の劣化を防止する機能を有する。なお、下地絶縁膜１２は、例えばＴＥＯＳ（珪酸エチル）膜を膜厚３００ｎｍ及びＨＴＯ（High Temperature Oxide）膜を膜厚５０ｎｍで積層してなる２層構造を有する。
【００４９】
第２層には、半導体膜１ａ及びゲート電極３ａを含むＴＦＴ３０が設けられている。
【００５０】
図３及び図４に示すように、半導体膜１ａは、例えばポリシリコンからなり、膜厚が５５ｎｍとして形成され、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。すなわち、ＴＦＴ３０はＬＤＤ構造を有している。
【００５１】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンプランテーション法などによって半導体膜１ａに不純物を打ち込んでなる不純物領域である。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよい。
【００５２】
図３及び図４において、ゲート電極３ａと一体的に第２の走査線１１ｂが、例えば導電性ポリシリコンとタングステンシリサイド（ＷＳｉ）とを夫々膜厚が６０ｎｍとして積層することにより形成される。第２の走査線１１ｂは、図３に示すように、平面的に見てチャネル領域１ａ’に重なってＹ方向に沿って延在する部分がゲート電極３ａとして機能すると共に、Ｙ方向に沿って延在する部分から第１の走査線１１ａに並走してＸ方向に延在する部分を有している。
【００５３】
第２の走査線１１ｂにおいて、これと一体的に形成されたゲート電極３ａは半導体膜１ａとゲート絶縁膜２によって絶縁されている。本実施形態では、図３及び図４に示すように、下地絶縁膜１２において、半導体膜１ａの脇にはコンタクトホール８１０が開口される。ゲート電極３ａは、コンタクトホール８１０内にまで連続的に形成されて第１の走査線１１ａと電気的に接続される。
【００５４】
図４において、ＴＦＴ３０より上層側には、第２層及び第３層間を層間絶縁する、層間絶縁膜４１が設けられる。層間絶縁膜４１は、例えば膜厚３００ｎｍのＴＥＯＳ膜により形成される。層間絶縁膜４１には、画素電極側ソースドレイン領域１ｅと蓄積容量７０の下部容量電極７１とを電気的に接続するためのコンタクトホール８３が開口される。また、データ線側ソースドレイン領域１ｄとデータ線６ａとを電気的に接続するためのコンタクトホール８１も、開口される。
【００５５】
層間絶縁膜４１より上層側の第３層には、下部容量電極７１、及び誘電体膜７５を介して下部容量電極７１と対向する上部容量電極６０ａを有する蓄積容量７０が形成される。蓄積容量７０は、容量を大きくするために、画素電極９の中央付近に張り出して配置されている。
【００５６】
上部容量電極６０ａは、容量線６０と一体的に形成される。容量線６０は、例えば、膜厚が５０ｎｍ及び１００ｎｍの各々の窒化チタン（ＴｉＮ）膜に、膜厚が１５０ｎｍのアルミニウム（Ａｌ）膜を挟持してなる３層構造を有する。容量線６０は、その詳細な構成については図示を省略してあるが、画素電極９が配置された表示領域Ｅからその周囲に延設され、定電位源と電気的に接続され、固定電位に維持される。容量線６０は、図３において、半導体膜１ａ上において、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃと、画素電極側ソースドレイン領域１ｅとに重なるように、Ｙ方向に沿って延在する部分と、該部分からＸ方向に沿って延在する部分とを有し、下部容量電極７１と重なる領域が、上部容量電極６０ａとなる。よって、上部容量電極６０ａは固定電位に維持される、固定電位側容量電極として機能する。
【００５７】
下部容量電極７１は、例えば膜厚が１００ｎｍとして導電性ポリシリコンより形成される。下部容量電極７１は、図３において、Ｙ方向及びＸ方向の各々に、上部容量電極６０ａと重なるように延在する部分を有する。そして、Ｙ方向に延在する部分において、画素電極側ソースドレイン領域１ｅと重なると共に、コンタクトホール８３を介して電気的に接続される。また、Ｘ方向に延在する部分において、コンタクトホール８４を介して第４層目の中継層９３と電気的に接続される。中継層９３はコンタクトホール８５を介して第５層目の中継層６７と電気的に接続される。更に、中継層６７は、コンタクトホール８６を介して画素電極９と電気的に接続される。従って、下部容量電極７１は、画素電位に維持される、画素電位側容量電極として機能する。
【００５８】
誘電体膜７５は、例えば膜厚が４ｎｍのＨＴＯ膜及び膜厚が１５ｎｍ窒化シリコン（ＳｉＮ）膜を積層してなる２層構造を有している。
【００５９】
図４において、蓄積容量７０より上層側には、第３層及び第４層間を層間絶縁する層間絶縁膜４２が、例えば膜厚が４００ｎｍのＴＥＯＳ膜により形成される。コンタクトホール８４は、層間絶縁膜４２を貫通して、下部容量電極７１の表面に達するように開口され、コンタクトホール８１は、層間絶縁膜４２及び４１、更にはゲート絶縁膜２を貫通して開口され、半導体膜１ａの表面に達する。
【００６０】
図３及び図４において、第４層には、データ線６ａ及び中継層９３が設けられる。図４において、データ線６ａは、コンタクトホール８１を介して、半導体膜１ａのデータ線側ソースドレイン領域１ｄと電気的に接続される。また、中継層９３は、コンタクトホール８４を介して下部容量電極７１と電気的に接続される。データ線６ａ及び中継層９３は、例えば膜厚が２０ｎｍのチタン（Ｔｉ）膜、膜厚が５０ｎｍのＴｉＮ膜、膜厚が３５０ｎｍのＡｌ膜、膜厚が１５０ｎｍのＴｉＮ膜がこの順に積層された４層構造を有する。
なお、コンタクトホール８４に対応する領域では、上部容量電極６０ａと誘電体膜７５とがエッチング除去（開口）され、中継層９３と上部容量電極６０ａとがショートしないようになっている。
【００６１】
図４において、データ線６ａ及び中継層９３より上層側には、第４層及び第５層間を層間絶縁する層間絶縁膜４３が、例えば膜厚が６００ｎｍのＴＥＯＳ膜により形成される。コンタクトホール８５は、層間絶縁膜４３を貫通して開口され、中継層９３の表面に達する。なお、好ましくは、層間絶縁膜４３の表面に対して、例えばＣＭＰ（化学的機械研磨）法などによる平坦化処理が行われる。
【００６２】
第５層には、シールド層６５及び中継層６７が設けられる。図３において、シールド層６５は、データ線６ａと同方向即ちＹ方向に沿って延設される。半導体膜１ａにおいてチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに対向する領域に、データ線６ａ及びシールド層６５が配線されている。よって、半導体膜１ａに対して上層側から進行する光を、データ線６ａ及びシールド層６５によって遮光することが可能となる。
【００６３】
また、図４において、中継層６７は好ましくはシールド層６５と同一膜により形成され、既に説明したように、画素電極９と電気的に接続され、画素電極９及び中継層９３間の電気的接続を中継する。シールド層６５及び中継層６７は、例えば膜厚が３５０ｎｍのＡｌ膜及び膜厚が１５０ｎｍのＴｉＮ膜を積層してなる２層構造を有する。
【００６４】
図４において、シールド層６５及び中継層６７より上層側には、第５層及び第６層間を層間絶縁する層間絶縁膜４４が、例えば膜厚が６００ｎｍのＴＥＯＳ膜及び膜厚が７５ｎｍのＢＳＧ（ボロンシリケートガラス）膜よりなる２層構造により、形成される。コンタクトホール８６は、層間絶縁膜４４を貫通して開口され、中継層６７の表面に達する。層間絶縁膜４４は、平坦な表面を有するように平坦化処理が施されている。
【００６５】
図３及び図４において、第６層には、画素電極９が形成される。図４に示すように、画素電極９は、中継層６７及び中継層９３と、下部容量電極７１とによって、コンタクトホール８３，８４，８５，８６を介して中継されつつ、半導体膜１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。
なお、層間絶縁膜４４は、本発明における「第１の絶縁膜」の一例であり、コンタクトホール８６は、本発明における「コンタクトホール」の一例であり、画素電極９は、本発明における「反射性を有する画素電極」の一例である。
【００６６】
画素電極９と画素電極側ソースドレイン領域１ｅとを接続するために設けられたコンタクトホール８３，８４，８５，８６の内、コンタクトホール８６の平面形状は、図３に示すように短辺と長辺とで囲まれた矩形状（長方形）であり、コンタクトホール８３，８４，８５（以降、他のコンタクトホールと称す）の平面形状は正方形である。コンタクトホール８６において、短辺の長さは概略０．５μｍ、長辺の長さは概略１μｍである。他のコンタクトホールの一辺の長さは、概略０．７μｍである。従って、コンタクトホール８６の開口面積（コンタクト面積）と、他のコンタクトホールの開口面積とは略同じになっている。
【００６７】
矩形状のコンタクトホール８６を構成する辺の形状は、本実施形態では直線であるが、曲線領域を有していても良い。矩形状のコンタクトホール８６は、例えば曲線の短辺と直線の長辺とで囲まれた長方形に類似した形状であっても良い。さらに、コンタクトホール８６は、曲線の短辺と曲線の長辺とで囲まれた楕円形状であっても良い。さらに、長辺の中央付近で膨らんだ楕円形状の他に、長辺の中央付近で窪んだ形状であっても良い。要は、コンタクトホール８６を構成する辺は、短辺（短手）方向の辺と長辺（長手）方向の辺とを有し、コンタクトホール８６頂部で、短手方向が、短手方向と直交する長手方向より短くなった領域を有していれば良い。
本発明における「略矩形状」には、直線の短辺と直線の長辺とで囲まれたいわゆる長方形の他に、曲線の短辺と直線の長辺とで囲まれた長方形に類似した形状なども含む。また、本発明における「略楕円形状」には、曲線で囲まれ中央付近が膨らんだいわゆる楕円形の他に、曲線の短辺と曲線の長辺とで囲まれ中央付近が膨らんだ楕円に類似した形状や、曲線の短辺と曲線の長辺とで囲まれ中央付近が窪んだ鼓形なども含む。要は、「略矩形状」及び「略楕円形状」とは、図３において、コンタクトホール８６におけるＸ方向の開口寸法、またはコンタクトホール８６のＹ方向の開口寸法のいずれかが短くなっている状態を意味し、Ｚ方向から見て、コンタクトホール８６の辺は、曲線であっても良く、さらに直線と曲線が混在しても良い。
【００６８】
コンタクトホール８６を形成するプロセスで、蓄積容量７０がダメージを受ける危険性を抑制するために、コンタクトホール８６は、蓄積容量７０と平面的に重ならない位置、すなわち画素Ｐ（画素電極９）の略中央に配置されている。なお、コンタクトホール８６は、画素電極９及び中継層６７に平面的に重なるように配置されていれば良く、例えば画素電極９の周縁部に配置されていても良い。コンタクトホール８６の長手方向は、中継層６７の延設方向と交差する方向に設けられている。
【００６９】
図４において、画素電極９は、コンタクトホール８６を覆って形成され、コンタクトホール８６に対応する位置に凹部９０が形成される。さらに、誘電体層４６は、凹部９０を覆って形成され、凹部９０に対応する位置に凹部９１が形成される。なお、誘電体層４６は、本発明における「誘電体多層膜」の一例であり、詳細は後述する。
【００７０】
誘電体層４６の表面側には、絶縁膜４７および配向膜１８がこの順に積層されている。上述したように、配向膜１８は酸化シリコンなどの無機材料の斜方蒸着膜（無機配向膜）である。絶縁膜４７は、配向膜１８に対する下地膜であり、画素電極９側の仕事関数と対向電極２１側の仕事関数とを、同程度にさせる役割を有している。さらに、絶縁膜４７は、誘電体層４６に形成された凹部９１の開口部を塞ぐ（密閉する）平坦化膜としての機能も有しており、凹部９１に対応する位置に誘電体層４６で密閉された空洞９５が形成される。絶縁膜４７は、本発明における「第２の絶縁膜」の一例であり、例えばシリコン酸化膜などから構成されている。
以降、空洞９５を備えたコンタクトホール８６が形成された領域を、画素コンタクト領域と称す。
【００７１】
「画素コンタクト領域の概要」
図５は、図４の破線で囲まれた領域Ｃに対応する模式断面図、すなわち画素コンタクト領域の状態を示す模式断面図である。図５では、コンタクトホール８６の短辺方向（Ｙ方向）に沿った模式断面図となっている。以下、図５を参照して、画素コンタクト領域の概要を説明する。
【００７２】
図５において、層間絶縁膜４４は、ＴＦＴ３０の上方に配置され、コンタクトホール８６が形成されている。
画素電極９は、層間絶縁膜４４の表面の一部、及びコンタクトホール８６の底面（中継層６７の表面）と側壁を覆い、コンタクトホール８６に対応した位置に凹部９０を有している。コンタクトホール８６の側壁を覆う画素電極９の膜厚は、コンタクトホール８６の底面から層間絶縁膜４４の表面に向かう方向、すなわちＺ方向に大きくなっている。画素電極９の上面は、反射性を有し、層間絶縁膜４４と接して配置されたチタニウムからなる第１導電膜９ａと、第１導電膜９ａに接して配置されたアルミニウムからなる第２導電膜９ｂとで構成されている。第１導電膜９ａを構成するチタニウムによって、第２導電膜９ｂを構成するアルミニウムのマイグレーションが抑制され、画素電極９の平坦性を向上させることができる。
【００７３】
誘電体層４６は、画素電極９と絶縁膜４７との間で、層間絶縁膜４４上に形成された画素電極９の表面、及び画素電極９の凹部９０の底面と側壁を覆って配置され、画素電極９の凹部９０に対応した位置に凹部９１を有している。凹部９０の側壁を覆う誘電体層４６の膜厚は、凹部９０の底面から画素電極９の表面に向かう方向、すなわちＺ方向に大きくなっている。
誘電体層４６は、屈折率が低い誘電体膜（第１誘電体膜４６ａ）と、屈折率が高い誘電体膜（第２誘電体膜４６ｂ）とが積層された誘電体多層膜である。誘電体層４６は、画素電極９の上層に形成され、画素電極９の反射光の輝度を向上させる増反射膜であり、より明るい表示を提供することができる。
【００７４】
具体的には、誘電体層４６は、画素電極９に接して形成された第１誘電体膜４６ａ、及び第１誘電体膜４６ａに接して形成された第２誘電体膜４６ｂで構成されている。第１誘電体膜４６ａは、例えばフッ化マグネシウム（屈折率＝１．３８）や酸化シリコン（屈折率＝１．４６）などを使用することができる。第２誘電体膜４６ｂは、第１誘電体膜４６ａより屈折率が高い誘電体膜であり、例えば窒化シリコン（屈折率＝２．０５）や酸化タンタル（屈折率＝２．１０）などを使用することができる。画素電極９上に形成された第１誘電体膜４６ａ（低屈折率層）及び第２誘電体膜４６ｂ（高屈折率層）の各々の光学的膜厚ｎｄ（ｎ＝屈折率、ｄ＝膜厚）が、設計の際の波長λ0の１／４倍、３／４倍…に設定されている。
【００７５】
「液晶装置の製造方法」
次に、本発明の特徴部分である画素コンタクト領域（図４の領域Ｃ）に関する液晶装置１００の製造方法を説明する。また、画素コンタクト領域以外の液晶装置１００の製造方法は、公知技術を使用しており、説明を省略する。
【００７６】
図６は、画素コンタクト領域を形成するための工程フローである。図７は、図４の領域Ｃに対応しており、図６に示す各工程を経た後の画素コンタクト領域の状態を示している。
【００７７】
図８は、図６のステップＳ２における堆積物質の入射方向（飛来方向）と堆積物の堆積状態との関係を示す模式図である。図８（ａ）は斜め方向から入射した時の堆積状態を示す図であり、図８（ｂ）は真上方向から入射した時の堆積状態を示す図である。
まず、図６と図７とを参照して、画素コンタクト領域における液晶装置の製造方法の概要を説明する。
【００７８】
図６のステップＳ１では、層間絶縁膜４４を公知技術、例えばドライエッチングでエッチングし、層間絶縁膜４４を貫く矩形状のコンタクトホール８６を形成する。上述したように、コンタクトホール８６は、略矩形状または略楕円形状のいずれかの平面形状を有するように形成されている。
【００７９】
図７（ａ）は、ステップＳ１後の状態が図示されており、図中の符号Ｌ１は、コンタクトホール８６頂部における開口寸法（Ｙ方向の長さ）を示している。上述したように、Ｌ１は概略０．５μｍである。また、コンタクトホール８６の深さ（Ｚ方向の長さ）は、概略０．７μｍである。
【００８０】
図６のステップＳ２では、層間絶縁膜４４の表面及びコンタクトホール８６の側壁と底面を覆うように反射性の導電膜を成膜し、公知技術を用いてパターニングし、画素電極９を形成する。詳しくは、概略５０ｎｍの厚さのチタニウムからなる第１導電膜９ａと、第１導電膜９ａより厚い概略１５０ｎｍの厚さのアルミニウムからなる第２導電膜９ｂとを、スパッタ法で連続成膜し、公知技術（ドライエッチング）でパターニングし、画素電極９を形成する。
【００８１】
図７（ｂ）は、ステップＳ２後の状態が図示されており、図中の符号Ｌ２は、凹部９０の頂部（開口寸法の最も小さい部分）における開口寸法（Ｙ方向の長さ）を示している。コンタクトホール８６を覆う画素電極９（第１導電膜９ａ、第２導電膜９ｂ）の膜厚は、コンタクトホール８６の寸法と比べて十分小さいので、画素電極９には、コンタクトホール８６に対応した位置に凹部９０が形成される。凹部９０は、コンタクトホール８６の形状が反映され、略矩形状または略楕円形状のいずれかの平面形状を有するように形成される。また、コンタクトホール８６の側壁を覆う画素電極９の膜厚は、コンタクトホール８６の底面から層間絶縁膜４４の上面（表面）に向かう方向、すなわちＺ方向に大きくなるように形成されている。このため、コンタクトホール８６の側壁を覆う画素電極９の膜厚は、コンタクトホール８６の頂部付近で最大となり、凹部９０の頂部に画素電極９の張り出し（厚膜領域）が形成される。本実施形態では、凹部９０の径が最小となる部分は、層間絶縁膜４４の上面より上方であり、画素電極９の最上面より下方にある。また、画素電極９の膜厚は、少なくともコンタクトホール８６の側壁を覆う部分において、上方に向かうに従って大きくなっている。その結果、凹部９０の頂部の開口寸法Ｌ２は、コンタクトホール８６の開口寸法Ｌ１よりも小さくなる。
【００８２】
図６のステップＳ３では、画素電極９の上面及び凹部９０の底面と側壁を覆って、誘電体層４６を形成する。上述したように、誘電体層４６は、第１誘電体膜４６ａと、屈折率が第１誘電体膜４６ａより高い誘電体膜（第２誘電体膜４６ｂ）とで構成され、具体的には、第１誘電体膜４６ａは酸化シリコン、及び第２誘電体膜４６ｂは窒化シリコンであり、Ｐ−ＣＶＤ（Plasma enhanced Chemical Vapor Deposition）法で形成されている。また、本実施形態では、誘電体層４６の膜厚は概略１５０ｎｍとなっている。
【００８３】
図７（ｃ）は、ステップＳ３後の状態が図示されており、図中の符号Ｌ３は、凹部９１の頂部における開口寸法（Ｙ方向の長さ）を示している。凹部９０を覆う誘電体層４６の膜厚は、凹部９０の寸法と比べて十分小さいので、凹部９０に対応した位置に凹部９１が形成される。凹部９１は、凹部９０の形状が反映され、略矩形状または略楕円形状のいずれかの平面形状を有するように形成される。また、誘電体層４６の膜厚（凹部９１の側壁に対する膜厚）は、凹部９０の底面から画素電極９の表面に向かう方向、すなわちＺ方向に大きくなるように形成されている。このために、凹部９０の側壁を覆う誘電体層４６の膜厚は、凹部９０の頂部付近で最大となり、凹部９１の頂部に誘電体層４６の張り出し（厚膜領域）が形成される。その結果、凹部９１の開口寸法Ｌ３は、凹部９０の開口寸法Ｌ２よりも小さくなる。
【００８４】
図６のステップＳ４では、誘電体層４６の上に、絶縁膜４７として酸化シリコンを堆積する。酸化シリコンはＰ−ＣＶＤ法で形成され、膜厚は概略１μｍである。
【００８５】
図７（ｄ）は、ステップＳ４後の状態が図示されている。誘電体層４６の表面及び凹部９１の底面と側壁を覆って、絶縁膜４７が形成される。絶縁膜４７は、凹部９１の頂部付近でＹ方向に張り出すように成長し、凹部９１の頂部の開口部が密閉される。その結果、絶縁膜４７には、少なくとも一部が凹部９１内に位置する空洞９５が形成される。このとき、空洞９５は、凹部９１の頂部の開口部の中央付近で盛り上がった形状となり、Ｚ方向に尖った端部（頂点）有する。
Ｚ方向において、空洞９５の頂点の位置は、層間絶縁膜４４の上面に形成された画素電極９の上面より高い位置に形成される。図中で、画素電極９の表面からＺ方向に突出した空洞９５の頂点の高さ（Ｚ方向の長さ）が、符号Ｌ４で示されている。上述したように、凹部９１の頂部には、画素電極９及び誘電体層４６がＹ方向に張り出した厚膜領域が形成され、凹部９１の頂部の開口寸法Ｌ３が、コンタクトホール８６頂部の開口寸法Ｌ１よりも小さくなり、凹部９１の頂部の開口部は絶縁膜４７によって塞がれやすくなっている。空洞９５の頂点の高さＬ４は、凹部９１の頂部の開口寸法Ｌ３に依存し、開口寸法Ｌ３が小さくなると空洞９５の高さＬ４が小さくなる。本実施形態では、空洞９５の頂点の高さＬ４は概略１００ｎｍ〜２００ｎｍとなる。
【００８６】
なお、コンタクトホール８６を他のコンタクトホール（コンタクトホール８３，８４，８５）と同じ平面形状（正方形）、すなわちコンタクトホール８６頂部の開口寸法を０．５μｍから１μｍに大きくし、コンタクトホール８６に対応する位置に形成される凹部９１頂部の開口寸法Ｌ３を、本実施形態の２倍程度の長さに設定した場合には、空洞９５の頂点の高さＬ４は概略３００ｎｍ〜４００ｎｍとなる。すなわち、コンタクトホール８６の平面形状を略矩形状または略楕円形状とし、コンタクトホール８６に対応する位置に形成される凹部９１頂部の開口寸法Ｌ３を小さくすることで、コンタクトホール８６の平面形状が正方形である場合に比べて空洞９５の頂点の高さＬ４を低くすることができる。
【００８７】
図６のステップＳ５では、絶縁膜４７に平坦化処理を施す。この平坦化処理は、研磨工程と、研磨面からエッチングして減膜する（膜厚を減少させる）エッチング工程とで構成されている。具体的には、研磨工程は、ＣＭＰ（Chemical Mechanical Polishing）によって絶縁膜４７を平坦化（減膜）する。ＣＭＰでは、研磨液に含まれる化学成分の化学的作用と、研磨剤と研磨面との相対移動による機械的作用との兼ね合いによって、高速で平坦な研磨面を得ることができる。具体的には、ＣＭＰでは、不織布、発泡ポリウレタン、多孔質フッ素樹脂等からなる研磨布（パッド）を貼り付けた定盤と、素子基板１０を保持するホルダーとを相対回転させながら、研磨を行なう。
【００８８】
ＣＭＰは機械的に研磨加工する手法であるために、どうしても研磨量に機械的な変動や、研磨面にスクラッチ傷などが発生する。このため、ＣＭＰで研磨処理を施した後に、研磨面を平滑にするエッチング処理を施している。エッチング処理は、化学的に絶縁膜４７の研磨面を減膜する処理であり、研磨処理で発生した微小なスクラッチ傷などを低減すると共に、機械的に減膜するＣＭＰと比べて減膜量を精度よく制御することができる。そのため、画素電極９上に形成された絶縁膜４７の膜厚を正確に制御でき、空洞を露出させずにかつ絶縁膜４７を薄くできる。本実施形態では、研磨面をドライエッチングによるエッチング処理を施している。このエッチング処理は、ドライエッチングの他にウエットエッチングで実施しても良い。
【００８９】
図７（ｅ）は、平坦化処理を施した後の状態を示している。平坦化処理工程で空洞９５が露出すると、配向ムラなどの表示不良となるので、絶縁膜４７の空洞９５が露出しないように、絶縁膜４７に平坦化処理（減膜処理）が施されている。上述したように、空洞９５の頂点の高さＬ４が低くなっているので、平坦化処理で絶縁膜４７をより薄膜化し、画素電極９の上に積層される絶縁層（誘電体層４６、絶縁膜４７）の膜厚をより小さくすることができる。その結果、画素電極９と対向電極２１との間で液晶層５０に印加される実効電圧の低下が小さくなり、より高品位な表示を提供することができる。
【００９０】
次に図８を参照して、本発明における特徴点、すなわちコンタクトホール８６の側壁を覆う画素電極９の膜厚が、コンタクトホール８６の底面から層間絶縁膜４４の表面に向かう方向、すなわちＺ方向に大きくなるように画素電極９を形成する製造方法に関して説明する。
図８における矢印は、堆積物質の入射方向を示している。また、素子基板１０を回転し、素子基板１０には、矢印で示す入射方向から堆積物質が入射するようになっている。
【００９１】
図８（ａ）では、堆積物質は矢印で示す斜め方向から素子基板１０に入射（飛来）している。コンタクトホール８６頂部では、堆積物質の入射を阻害する障害物がないので、層間絶縁膜４４の表面と同等に堆積物質が堆積する。コンタクトホール８６の底面では、コンタクトホール８６の底面を囲むように立設した側壁が、堆積物質の入射を阻害する障害物となり、コンタクトホール８６頂部と比べて堆積物質が入射（堆積）しにくくなっている。コンタクトホール８６側壁では、コンタクトホール８６の底面と同様に、コンタクトホール８６側壁が堆積物質の入射を阻害する障害物となり、コンタクトホール８６頂部と比べて堆積物質が堆積しにくくなっている。また、コンタクトホール８６の底面に近づくほど、堆積物質の入射を阻害する障害物の影響が大きくなり、コンタクトホール８６側壁に堆積物質が堆積しにくくなる。このため、コンタクトホール８６の側壁では、コンタクトホール８６の底面に近づくほど、堆積物の膜厚が小さくなっている。すなわち、コンタクトホール８６に対して堆積物質を斜め方向から入射させることによって、コンタクトホール８６の底面から層間絶縁膜４４の表面に向かう方向（Ｚ方向）において、コンタクトホール８６側壁に堆積する堆積物質（画素電極９）の膜厚が大きくなる。
【００９２】
図８（ｂ）では、堆積物質は矢印で示す真上方向から素子基板１０に入射するので、コンタクトホール８６頂部及びコンタクトホール８６の底面では、堆積物質の飛来を阻害する障害物がない。よって、層間絶縁膜４４の表面に堆積された画素電極９の膜厚と、コンタクトホール８６の底面に堆積された画素電極９の膜厚とは、略同等になる。コンタクトホール８６側壁では、全領域で堆積物質が堆積しにくくなっている。このため、コンタクトホール８６側壁に堆積する堆積物質（画素電極９）の膜厚は、斜めから入射する場合（図８（ａ））と比べて、小さくなっている。コンタクトホール８６側壁に堆積する堆積物質の膜厚は、コンタクトホール８６の底面から層間絶縁膜４４の表面に向かう方向（Ｚ方向）で略一定になる。
【００９３】
図６に示すステップＳ２は、堆積物質が斜め方向から入射する成膜方法で、画素電極９が形成されている。画素電極９の成膜法は、堆積物質の入射方向が所定の方向（斜め方向）に制御された成膜法が好ましいが、全ての堆積物の入射方向を制御する必要はなく、斜め方向に入射する成分を有している成膜法であれば良く、例えばスパッタ法が好ましい。
【００９４】
図６に示すステップＳ３においても、堆積物質（反応生成物）が斜め方向から入射する成膜方法、例えばシラン（ＳｉＨ4）などのシリコンを含む材料ガスを気相中で化学反応させ、酸化シリコンや窒化シリコンなどの反応生成物を堆積させる化学気相成長法（Chemical Vapor Deposition）によって、凹部９０の底面から画素電極９の表面に向かう方向、すなわちＺ方向に膜厚が大きくなった誘電体層４６を形成することができる。誘電体層４６の成膜方法としては、例えばプラズマエネルギーによって低温成膜が可能な化学気相成長法（Ｐ−ＣＶＤ法）が好ましい。
【００９５】
以上述べたように、本実施形態に係る液晶装置１００によれば、以下の効果を得ることができる。
【００９６】
（１）  画素電極９のうち、コンタクトホール８６の側壁を覆う部分は、コンタクトホール８６の底面から層間絶縁膜４４の上面に向かって膜厚が大きくなるように形成されている。画素電極９は、コンタクトホール８６の底面側の側壁に形成された部分より、コンタクトホールの８６の上面（層間絶縁膜４４の上面の縁部）に形成された部分のほうが、コンタクトホール８６の中心に向かって張り出している。同様に、凹部９０の側壁を覆う誘電体層４６は、Ｐ−ＣＶＤ法によって凹部９０の底面から画素電極９の表面に向かう方向に膜厚が大きくなるように形成され、凹部９０の頂部でＹ方向に張り出した誘電体層４６の厚膜領域が形成される。
凹部９１の平面形状は、凹部９０（コンタクトホール８６）の平面形状が反映され、短辺と長辺とで囲まれた矩形状であり、短辺方向の開口径は長辺方向の開口径より小さくなっている。開口寸法が狭くなった領域の寸法、すなわち凹部９１の頂部の開口寸法Ｌ３は、上記厚膜領域によってさらに小さくなり、凹部９１の頂部の開口部を絶縁膜４７によって容易に塞ぐ（密閉する）ことができる。
【００９７】
少なくとも一部が凹部９１内に位置するように形成された空洞９５の頂点の高さＬ４は、凹部９１頂部の開口寸法Ｌ３に比例して変化する。凹部９１頂部の開口寸法Ｌ３は、上記厚膜領域と上記平面形状（矩形状）によって小さくなっているので、空洞９５の頂点の高さＬ４を低くすることができる。
【００９８】
絶縁膜４７は、空洞９５が露出しない程度に平坦化処理（減膜処理）が施され、薄膜化されている。空洞９５の頂点の高さＬ４が低くなっているので、絶縁膜４７をより薄膜化することができ、画素電極９の上に積層される絶縁層（誘電体層４６、絶縁膜４７）の膜厚をより小さくすることができる。その結果、画素電極９と対向電極２１との間で液晶層５０に印加される実効電圧の低下が小さくなり、より高品位な表示を提供することができる。
【００９９】
（２）絶縁膜４７に施す平坦化処理は、機械的に減膜する研磨工程と化学的に減膜するエッチング工程とで構成されている。機械的に減膜する研磨工程では、どうしても研磨面に微小なスクラッチ傷が発生するので、研磨面をエッチングすることでスクラッチ傷を軽減し、より平滑な面に仕上げることができる。
【０１００】
（３）画素電極９は、屈折率が低い第１誘電体膜４６ａと、屈折率が高い第２誘電体膜４６ｂとが積層された誘電体層４６で覆われている。誘電体層４６は、画素電極９の反射光の輝度を向上させる増反射膜として機能するので、より明るい表示を提供することができる。
【０１０１】
＜電子機器＞
次に図９を参照して、上述した実施形態に係る液晶装置を搭載した電子機器の例について説明する。図９は、電子機器としての３板式プロジェクター（液晶プロジェクター）の光学系の構成を示す平面図である。
【０１０２】
本実施形態のプロジェクター１０００は、赤色（Ｒ）光、緑色（Ｇ）光、青色（Ｂ）光のそれぞれに対応した３つの反射型光変調素子３１０Ｒ，３１０Ｇ，３１０Ｂを備えており、光源６１１から射出された光束を各反射型光変調素子３１０Ｒ，３１０Ｇ，３１０Ｂで画像信号に応じて変調して画像光を形成し、その画像光をスクリーン等に拡大投写する。反射型光変調素子３１０Ｒ，３１０Ｇ，３１０Ｂには、上述した実施形態に係る液晶装置１００が搭載されている。
【０１０３】
プロジェクター１０００は、照明光学系６００と、色分離光学系２００と、平行化レンズ２５０Ｒ，２５０Ｇ，２５０Ｂと、位相差板２６０Ｒ，２６０Ｇ，２６０Ｂと、偏光ビームスプリッター３２０Ｒ，３２０Ｇ，３２０Ｂと、反射型光変調素子３１０Ｒ，３１０Ｇ，３１０Ｂと、光合成部であるクロスダイクロイックプリズム４００と、投写光学部５００とを備えている。
【０１０４】
照明光学系６００は、超高圧水銀ランプで構成される光源６１１、放物面鏡で構成されるリフレクター６１２、レンズアレイ６２０、偏光変換素子６４０などを備えている。光源６１１から射出された放射状の光束は、リフレクター６１２とレンズアレイ６２０とで複数の部分光束となり、偏光変換素子６４０によりＳ偏光光として、色分離光学系２００に射出される。
【０１０５】
色分離光学系２００は、照明光学系６００から射出された光束を、Ｒ光、Ｇ光、Ｂ光の３つの色光に分離する機能を有している。そして、色分離光学系２００は、Ｂ光反射ダイクロイックミラー２１０、ＲＧ光反射ダイクロイックミラー２２０、Ｇ光反射ダイクロイックミラー２３０、及び反射ミラー２４０，２４５を備えている。
【０１０６】
照明光学系６００から射出された光束のうち、Ｂ光成分は、Ｂ光反射ダイクロイックミラー２１０によって反射され、更に反射ミラー２４０によって反射されて平行化レンズ２５０Ｂに至る。一方、照明光学系６００から射出された光束のうち、Ｒ光、Ｇ光成分は、ＲＧ光反射ダイクロイックミラー２２０によって反射され、更に反射ミラー２４５によって反射されてＧ光反射ダイクロイックミラー２３０に至る。その中のＧ光成分は、Ｇ光反射ダイクロイックミラー２３０で反射されて平行化レンズ２５０Ｇに至り、Ｒ光成分は、Ｇ光反射ダイクロイックミラー２３０を透過して、平行化レンズ２５０Ｒに至る。
【０１０７】
平行化レンズ２５０Ｒ，２５０Ｇ，２５０Ｂは、照明光学系６００から射出された複数の部分光束を略平行な光束に変換し、対応する反射型光変調素子３１０Ｒ，３１０Ｇ，３１０Ｂを照明する。位相差板２６０Ｒ，２６０Ｇ，２６０Ｂによって、平行化レンズ２５０Ｒ，２５０Ｇ，２５０Ｂを透過したそれぞれの色光（Ｓ偏光光）が、Ｐ偏光光に変換される。
【０１０８】
偏光ビームスプリッター３２０Ｇは、位相差板２６０Ｇから射出されたＧ光（Ｐ偏光光）を透過して反射型光変調素子３１０Ｇに射出する。そして、偏光ビームスプリッター３２０Ｇは、反射型光変調素子３１０Ｇで反射されＳ偏光光に変調されたＧ光を、反射してクロスダイクロイックプリズム４００に射出する。
【０１０９】
偏光ビームスプリッター３２０Ｒ，３２０Ｂも偏光ビームスプリッター３２０Ｇと同様に形成され、同様の機能を有している。そして、偏光ビームスプリッター３２０Ｒ，３２０Ｂは、位相差板２６０Ｒ，２６０Ｂから射出されたＲ光（Ｐ偏光光）、Ｂ光（Ｐ偏光光）を透過して反射型光変調素子３１０Ｒ，３１０Ｂにそれぞれ射出し、反射型光変調素子３１０Ｒ，３１０Ｂで反射されたＲ光、Ｂ光のうち、Ｓ偏光光を反射してクロスダイクロイックプリズム４００にそれぞれ射出する。
【０１１０】
クロスダイクロイックプリズム４００は、三角柱状の４つのプリズムを貼り合わせることにより、略正方形断面の角柱状に形成されており、Ｘ字状の貼り合わせ面に沿って誘電体多層膜４１０，４２０が設けられている。誘電体多層膜４１０は、Ｇ光を透過してＲ光を反射し、誘電体多層膜４２０は、Ｇ光を透過してＢ光を反射する。そして、クロスダイクロイックプリズム４００は、偏光ビームスプリッター３２０Ｒ，３２０Ｇ，３２０Ｂから射出された各色光の変調光をそれぞれ入射面４００Ｒ，４００Ｇ，４００Ｂから入射して合成し、カラー画像を表す画像光を形成し、投写光学部５００に射出する。画像光は、投写光学部５００によって、拡大投写される。
【０１１１】
本実施形態のプロジェクター１０００は、本発明に係る液晶装置１００が適用されているので、高品位な表示を提供することができる。
【０１１２】
また、電子機器としては、プロジェクターの他に、直視型テレビ、携帯電話、携帯用オーディオ機器、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、電子手帳、電卓、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどの各種電子機器に、本発明に係る液晶装置１００を適用させることができる。
【０１１３】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置および該電気光学の製造方法ならびに該電気光学を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【０１１４】
（変形例１）
本発明の実施の形態は、反射型の液晶装置に限定されない。例えば、透過型の液晶装置にも適用可能である。また、誘電体層４６は透過型の液晶装置の透過率を高める構成であれば良い。
なお、本発明における誘電体層４６は必須でなく、本実施形態における誘電体層４６を省略し、コンタクトホール８６を画素電極９で覆う構成であっても良い。すなわち、本実施形態における誘電体層４６を省略し、コンタクトホール８６の側壁を、コンタクトホール８６の底面から層間絶縁膜４４の表面（コンタクトホール８６の頂部）に向かって厚くなった画素電極９で覆う構成であっても良い。
さらに、液晶装置１００に適用することに限定されず、例えば、有機エレクトロルミネッセンス素子を有する発光装置にも適用することができる。これによれば、コンタクトホール８６に起因する凹部によって輝度むらが生ずることを低減できる。
【符号の説明】
【０１１５】
１ａ…半導体膜、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２…ゲート絶縁膜、３ａ…ゲート電極、６ａ…データ線、９…画素電極、９ａ…第１導電膜、９ｂ…第２導電膜、１０…素子基板、１１…走査線、１２…下地絶縁膜、１８，２５…配向膜、１９…誘電体層、２０…対向基板、２０ａ…凹部、２１…対向電極、２２…平坦化層、３０…ＴＦＴ、４１，４２，４３，４４…層間絶縁膜、４６…誘電体層、４６ａ…第１誘電体膜、４６ｂ…第２誘電体膜、４７…絶縁膜、５０…液晶層、５２…シール材、５３…見切り部、６０…容量線、６０ａ…上部容量電極、６５…シールド層、６７，９３…中継層、７０…蓄積容量、７１…下部容量電極、７５…誘電体膜、８１，８４，８５，８６，８１０…コンタクトホール、９０，９１…凹部、９５…空洞、１００…液晶装置、１０１…データ線駆動回路、１０２…複数の外部接続用端子、１０３…検査回路、１０４…走査線駆動回路、１０５…配線、１０６…上下導通部、２００…色分離光学系、２１０…Ｂ光反射ダイクロイックミラー、２２０…ＲＧ光反射ダイクロイックミラー、２３０…Ｇ光反射ダイクロイックミラー、２４０，２４５…反射ミラー、２５０Ｂ，２５０Ｇ，２５０Ｒ…平行化レンズ、２６０Ｇ，２６０Ｒ…位相差板、３１０Ｇ，３１０Ｒ…反射型光変調素子、３２０Ｇ，３２０Ｒ…偏光ビームスプリッター、４００…クロスダイクロイックプリズム、４００Ｒ…入射面、４１０，４２０…誘電体多層膜、５００…投写光学部、６００…照明光学系、６１１…光源、６１２…リフレクター、６２０…レンズアレイ、６４０…偏光変換素子、１０００…プロジェクター。
【図１】
2014089380.tif 000003
【図２】
2014089380.tif 000004
【図３】
2014089380.tif 000005
【図４】
2014089380.tif 000006
【図５】
2014089380.tif 000007
【図６】
2014089380.tif 000008
【図７】
2014089380.tif 000009
【図８】
2014089380.tif 000010
【図９】
2014089380.tif 000011