(57)【要約】【課題】高速動作を維持しつつ、シャットダウン時においても耐圧未満の電圧がトランジスタに加わるようにする。【解決手段】入力回路にトランジスタＱ１Ｐ，Ｑ１ＮとダイオードＤ１Ｐ〜ＤＮＰ，Ｄ１Ｎ〜ＤＮＮを設け、出力回路にトランジスタＱ３，Ｑ５と抵抗ＲＬＰ，ＲＬＮ，ＲＱ３Ｓ，ＲＱ４ＳとダイオードＤＬ１〜ＤＬＬを設け、入力回路用定電流源回路に電流源トランジスタＱ２Ｐ，Ｑ２Ｎと抵抗ＲＳ１Ｐ，ＲＳ１Ｎとバイアス電流源ＪＢＩＡＳ１Ｐ，ＪＢＩＡＳ１ＮとスイッチＳＷ１Ｐ，ＳＷ１Ｎを設け、出力回路用定電流源回路にトランジスタＱ５と抵抗ＲＳＬとバイアス電流源ＪＢＩＡＳ２とスイッチＳＷ２を設ける。通常動作時にはスイッチＳＷ１Ｐ，ＳＷ１Ｎ，ＳＷ２は端子ＶＣＳ１Ｐ，ＶＣＳ１Ｎ，ＶＣＳ２０を選択し、シャットダウン時には端子ＶＯＦＦ１Ｐ，ＶＯＦＦ１Ｎ，ＶＯＦＦ２を選択する。【選択図】  図１
2014045112.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受ける入力回路と、
この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、
通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、
通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、
前記入力回路は、
ベースが信号入力端子に接続され、コレクタが第１の電源端子に接続された入力回路トランジスタと、
アノードが前記入力回路トランジスタのエミッタに接続された１個乃至は複数個が直列接続された入力回路ダイオードとを少なくとも備え、
前記出力回路は、
ベースが前記入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、
一端が前記出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続されたコレクタ抵抗と、
アノードが前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された１個乃至は複数個が直列接続された出力回路ダイオードとを少なくとも備え、
前記入力回路用定電流源回路は、
コレクタが前記入力回路ダイオードのうちの終端のダイオードのカソードに接続された入力回路用電流源トランジスタと、
一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用電流源抵抗と、
一端が前記入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第３の電源端子に接続された入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、
前記出力回路用定電流源回路は、
コレクタが前記出力回路ダイオードのうちの終端のダイオードのカソードに接続された出力回路用電流源トランジスタと、
一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第４の電源端子に接続された出力回路用電流源抵抗と、
一端が前記出力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第４の電源端子に接続された出力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。
【請求項２】
入力信号を受ける入力回路と、
この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、
通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、
通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、
前記入力回路は、
ベースが信号入力端子に接続され、コレクタが第１の電源端子に接続された入力回路トランジスタを少なくとも備え、
前記出力回路は、
ベースが前記入力回路トランジスタのエミッタに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、
一端が前記出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続されたコレクタ抵抗とを少なくとも備え、
前記入力回路用定電流源回路は、
ベースが入力回路用バイアス端子に接続され、コレクタが前記入力回路トランジスタのエミッタに接続された入力回路用カスコードトランジスタと、
コレクタが前記入力回路用カスコードトランジスタのエミッタに接続された入力回路用電流源トランジスタと、
一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用電流源抵抗と、
一端が前記入力回路トランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、
前記出力回路用定電流源回路は、
ベースが出力回路用バイアス端子に接続され、コレクタが前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された出力回路用カスコードトランジスタと、
コレクタが前記出力回路用カスコードトランジスタのエミッタに接続された出力回路用電流源トランジスタと、
一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第４の電源端子に接続された出力回路用電流源抵抗と、
一端が前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続され、他端が第４の電源端子に接続された出力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。
【請求項３】
入力信号を受ける入力回路と、
この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、
通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、
通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、
前記入力回路は、
ベースが信号入力端子に接続され、コレクタが第１の電源端子に接続された入力回路トランジスタを少なくとも備え、
前記出力回路は、
ベースが前記入力回路トランジスタのエミッタに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、
一端が前記出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続されたコレクタ抵抗とを少なくとも備え、
前記入力回路用定電流源回路は、
ベースが入力回路用バイアス端子に接続され、コレクタが前記入力回路トランジスタのエミッタに接続された入力回路用カスコードトランジスタと、
コレクタが前記入力回路用カスコードトランジスタのエミッタに接続された入力回路用電流源トランジスタと、
一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用電流源抵抗と、
一端が前記入力回路用カスコードトランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、
前記出力回路用定電流源回路は、
ベースが出力回路用バイアス端子に接続され、コレクタが前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された出力回路用カスコードトランジスタと、
コレクタが前記出力回路用カスコードトランジスタのエミッタに接続された出力回路用電流源トランジスタと、
一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第４の電源端子に接続された出力回路用電流源抵抗と、
一端が前記出力回路用カスコードトランジスタのエミッタに接続され、他端が第４の電源端子に接続された出力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。
【請求項４】
請求項１記載の電流切り替え型回路において、
前記入力回路は、
ベースが正相信号入力端子に接続され、コレクタが第１の電源端子に接続された第１の前記入力回路トランジスタと、
ベースが逆相信号入力端子に接続され、コレクタが第１の電源端子に接続された第２の前記入力回路トランジスタと、
アノードが前記第１の入力回路トランジスタのエミッタに接続された１個乃至は複数個が直列接続された第１の前記入力回路ダイオードと、
アノードが前記第２の入力回路トランジスタのエミッタに接続された１個乃至は複数個が直列接続された第２の前記入力回路ダイオードとを少なくとも備え、
前記出力回路は、
ベースが前記第１の入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが正相信号出力端子に接続された第１の前記出力回路トランジスタと、
ベースが前記第２の入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが逆相信号出力端子に接続された第２の前記出力回路トランジスタと、
一端が前記第１の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第１の前記コレクタ抵抗と、
一端が前記第２の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第２の前記コレクタ抵抗と、
アノードが前記第１、第２の出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された１個乃至は複数個が直列接続された前記出力回路ダイオードとを少なくとも備え、
前記入力回路用定電流源回路は、
コレクタが前記第１の入力回路ダイオードのうちの終端のダイオードのカソードに接続された第１の前記入力回路用電流源トランジスタと、
コレクタが前記第２の入力回路ダイオードのうちの終端のダイオードのカソードに接続された第２の前記入力回路用電流源トランジスタと、
一端が前記第１の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用電流源抵抗と、
一端が前記第２の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用電流源抵抗と、
一端が前記第１の入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第３の電源端子に接続された第１の前記入力回路用バイアス電流源と、
一端が前記第２の入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第３の電源端子に接続された第２の前記入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第１の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第１の入力回路用電流源トランジスタのベースに供給する第１の前記入力回路用スイッチと、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第２の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第２の入力回路用電流源トランジスタのベースに供給する第２の前記入力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。
【請求項５】
請求項２記載の電流切り替え型回路において、
前記入力回路は、
ベースが正相信号入力端子に接続され、コレクタが第１の電源端子に接続された第１の前記入力回路トランジスタと、
ベースが逆相信号入力端子に接続され、コレクタが第１の電源端子に接続された第２の前記入力回路トランジスタとを少なくとも備え、
前記出力回路は、
ベースが前記第１の入力回路トランジスタのエミッタに接続され、コレクタが正相信号出力端子に接続された第１の前記出力回路トランジスタと、
ベースが前記第２の入力回路トランジスタのエミッタに接続され、コレクタが逆相信号出力端子に接続された第２の前記出力回路トランジスタと、
一端が前記第１の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第１の前記コレクタ抵抗と、
一端が前記第２の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第２の前記コレクタ抵抗とを少なくとも備え、
前記入力回路用定電流源回路は、
ベースが第１の入力回路用バイアス端子に接続され、コレクタが前記第１の入力回路トランジスタのエミッタに接続された第１の前記入力回路用カスコードトランジスタと、
ベースが第２の入力回路用バイアス端子に接続され、コレクタが前記第２の入力回路トランジスタのエミッタに接続された第２の前記入力回路用カスコードトランジスタと、
コレクタが前記第１の入力回路用カスコードトランジスタのエミッタに接続された第１の前記入力回路用電流源トランジスタと、
コレクタが前記第２の入力回路用カスコードトランジスタのエミッタに接続された第２の前記入力回路用電流源トランジスタと、
一端が前記第１の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用電流源抵抗と、
一端が前記第２の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用電流源抵抗と、
一端が前記第１の入力回路トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用バイアス電流源と、
一端が前記第２の入力回路トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第１の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第１の入力回路用電流源トランジスタのベースに供給する第１の前記入力回路用スイッチと、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第２の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第２の入力回路用電流源トランジスタのベースに供給する第２の前記入力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。
【請求項６】
請求項３記載の電流切り替え型回路において、
前記入力回路は、
ベースが正相信号入力端子に接続され、コレクタが第１の電源端子に接続された第１の前記入力回路トランジスタと、
ベースが逆相信号入力端子に接続され、コレクタが第１の電源端子に接続された第２の前記入力回路トランジスタとを少なくとも備え、
前記出力回路は、
ベースが前記第１の入力回路トランジスタのエミッタに接続され、コレクタが正相信号出力端子に接続された第１の前記出力回路トランジスタと、
ベースが前記第２の入力回路トランジスタのエミッタに接続され、コレクタが逆相信号出力端子に接続された第２の前記出力回路トランジスタと、
一端が前記第１の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第１の前記コレクタ抵抗と、
一端が前記第２の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第２の前記コレクタ抵抗とを少なくとも備え、
前記入力回路用定電流源回路は、
ベースが第１の入力回路用バイアス端子に接続され、コレクタが前記第１の入力回路トランジスタのエミッタに接続された第１の前記入力回路用カスコードトランジスタと、
ベースが第２の入力回路用バイアス端子に接続され、コレクタが前記第２の入力回路トランジスタのエミッタに接続された第２の前記入力回路用カスコードトランジスタと、
コレクタが前記第１の入力回路用カスコードトランジスタのエミッタに接続された第１の前記入力回路用電流源トランジスタと、
コレクタが前記第２の入力回路用カスコードトランジスタのエミッタに接続された第２の前記入力回路用電流源トランジスタと、
一端が前記第１の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用電流源抵抗と、
一端が前記第２の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用電流源抵抗と、
一端が前記第１の入力回路用カスコードトランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用バイアス電流源と、
一端が前記第２の入力回路用カスコードトランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第１の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第１の入力回路用電流源トランジスタのベースに供給する第１の前記入力回路用スイッチと、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第２の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第２の入力回路用電流源トランジスタのベースに供給する第２の前記入力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。
【請求項７】
請求項１乃至６のいずれか１項に記載の電流切り替え型回路において、
さらに、回路の温度を検出する温度モニタ手段と、
第１の出力電圧調整端子に入力される調整電圧に応じて前記第１の電源端子に供給する電源電圧の調整が可能な入力回路用レギュレータと、
第２の出力電圧調整端子に入力される調整電圧に応じて前記第２の電源端子に供給する電源電圧の調整が可能な出力回路用レギュレータと、
前記温度モニタ手段の出力に応じた調整電圧を前記第１の出力電圧調整端子に供給する入力回路用調整電圧発生回路と、
前記温度モニタ手段の出力に応じた調整電圧を前記第２の出力電圧調整端子に供給する出力回路用調整電圧発生回路とを備えることを特徴とする電流切り替え型回路。
【請求項８】
請求項２、３、５、６のいずれか１項に記載の電流切り替え型回路において、
さらに、回路の温度を検出する温度モニタ手段と、
第１の出力電圧調整端子に入力される調整電圧に応じて前記入力回路用バイアス端子に供給するバイアス電圧の調整が可能な入力回路用電圧発生器と、
第２の出力電圧調整端子に入力される調整電圧に応じて前記出力回路用バイアス端子に供給するバイアス電圧の調整が可能な出力回路用電圧発生器と、
前記温度モニタ手段の出力に応じた調整電圧を前記第１の出力電圧調整端子に供給する入力回路用調整電圧発生回路と、
前記温度モニタ手段の出力に応じた調整電圧を前記第２の出力電圧調整端子に供給する出力回路用調整電圧発生回路とを備えることを特徴とする電流切り替え型回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理回路や増幅回路等の半導体集積回路に係り、特に通常動作時とシャットダウン時で電流を切り替えて省電力化を図る電流切り替え型回路に関するものである。
【背景技術】
【０００２】
図８は、従来の電流切り替え型回路であるＥＣＬ（Emitter-Coupled Logic：エミッタ結合論理回路）を用いたレーザドライバ回路（以下、ＬＤＤ）の構成例を示すブロック図である。このＬＤＤは、アノード側およびカソード側に高周波カット用のインダクタＬ１，Ｌ２が接続されたレーザダイオードＬＤと、端子ＩＮＰ，ＩＮＮから差動のバーストデータＤＡＴＡを入力してレーザダイオードＬＤにそのバーストデータに応じた変調信号を出力する変調回路１０と、レーザダイオードＬＤにバイアス電流を供給するバイアス回路２０と、レーザダイオードＬＤの出力光をモニタして変調回路１０とバイアス回路２０に制御信号ＶＣＳＭ，ＶＣＳＢを供給するＡＰＣ（Automatic Power Control）回路３０と、スイッチＳＷ１と、スイッチＳＷ３とからなる。変調回路１０およびバイアス回路２０には、送信イネーブル信号ＴＸ＿ＥＮが入力される。
【０００３】
変調回路１０は、入力するバーストデータＤＡＴＡを送信イネーブル信号ＴＸ＿ＥＮによってゲーティングするゲート回路１１と、増幅用のプリバッファ回路１２と、エミッタホロワで構成されバーストデータＤＡＴＡの振幅を大きな振幅に変換するレベル変換回路１３と、ドライブ回路としての出力バッファ回路１４とから構成される。プリバッファ回路１２、レベル変換回路１３、出力バッファ回路１４は、それぞれその電流源Ｉ１２，Ｉ１３，Ｉ１４を備えている。ＡＰＣ回路３０からバイアス回路２０に制御電圧ＶＣＳＢを伝達する経路にはスイッチＳＷ１が挿入されている。ＡＰＣ回路３０から変調回路１０のプリバッファ回路１２、レベル変換回路１３、出力バッファ回路１４の電流源Ｉ１２，Ｉ１３，Ｉ１４には共通の制御電圧ＶＣＳＭが供給されている。そして、その制御電圧ＶＣＳＭの伝達経路にスイッチＳＷ３が挿入されている。
【０００４】
スイッチＳＷ１は、送信イネーブル信号ＴＸ＿ＥＮがオンのとき制御電圧ＶＣＳＢが入力される方の接点を選択し、送信イネーブル信号ＴＸ＿ＥＮがオフのとき抵抗Ｒ１０を介してＧＮＤと接続されている方の接点を選択する。スイッチＳＷ３は、送信イネーブル信号ＴＸ＿ＥＮがオンのとき制御電圧ＶＣＳＭが入力される方の接点を選択し、送信イネーブル信号ＴＸ＿ＥＮがオフのとき抵抗Ｒ１１を介してＧＮＤと接続されている方の接点を選択する。プリバッファ回路１２、レベル変換回路１３、出力バッファ回路１４の電流源Ｉ１２，Ｉ１３，Ｉ１４にＡＰＣ回路３０からスイッチＳＷ３を介して制御電圧ＶＣＳＭが供給されることにより、レーザダイオードＬＤの出力光パワーが一定となるように制御される。同様に、バイアス回路２０にＡＰＣ回路２０からスイッチＳＷ１を介して制御電圧ＶＣＳＢが供給されることにより、レーザダイオードＬＤの出力光パワーが一定となるように制御される。
【０００５】
一方、送信イネーブル信号ＴＸ＿ＥＮがオフのときには、スイッチＳＷ１，ＳＷ３は抵抗Ｒ１０，Ｒ１１を介してＧＮＤと接続されている方の接点を選択し、制御電圧ＶＣＳＢ，ＶＣＳＭが遮断される。よって、変調回路１０の電流源Ｉ１２，Ｉ１３，Ｉ１４の遮断で、プリバッファ回路１２、レベル変換回路１３、出力バッファ回路１４のすべてが不動作となり、またバイアス回路２０がレーザダイオードＬＤへのバイアス電流の供給を遮断するので、ＬＤＤの消費電力を削減することができる。以上のようなＬＤＤは特許文献１に開示されている。
【０００６】
図８のプリバッファ回路１２の詳細構成を図９に示す。プリバッファ回路１２は、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ３，Ｑ４と、抵抗ＲＬＰ，ＲＬＮ，ＲＱ３Ｓ，ＲＱ４Ｓとから構成され、さらに定電流源Ｉ１２を備えている。定電流源Ｉ１２は、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５と、抵抗ＲＳ１Ｐ，ＲＳ１Ｎ，ＲＳＬとから構成される。図９におけるＩＮ１Ｐ，ＩＮ１Ｎはプリバッファ回路１２の信号入力端子、ＯＵＴ２Ｐ，ＯＵＴ２Ｎは信号出力端子である。この図９に示した回路は、典型的なＥＣＬ回路である。
【０００７】
図１０は、図９のＥＣＬ回路に、スイッチＳＷ３に加えてＳＷ２を用いて電流ＯＦＦ機能を付加した構成例を示す回路図である。図１０におけるＶＣＯＮＴ１，ＶＣＯＮＴ２は図８の送信イネーブル信号ＴＸ＿ＥＮに相当する信号が入力される制御端子、ＶＣＳ１０，ＶＣＳ２０は図８の制御電圧ＶＣＳＭに相当する信号が入力される入力端子、ＶＯＦＦ１，ＶＯＦＦ２は例えばＧＮＤ電位が入力される入力端子である。図１０に示した回路は、電流切り替え型回路であり、回路の未使用時にはトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ３，Ｑ４を流れる電流をＯＦＦにして省電力化するための回路である。
【０００８】
回路の超高速動作を実現するためには、微細化による高ｆＴ（transition frequency：遮断周波数）のトランジスタをＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４，Ｑ５に適用する必要があるが、微細化したトランジスタは耐圧（C-E saturation voltage、コレクタ−エミッタ間飽和電圧）が低下するという問題が生じ、耐圧確保のためｆＴが１／２以下の高耐圧トランジスタをＱ２Ｐ，Ｑ２Ｎ，Ｑ５に使わざるを得ないという事情があった。その理由は、一般的に、同一プロセスで作成する高耐圧なトランジスタは、ｆＴが半分以下になるからである。
【０００９】
しかし、図１０の端子ＯＵＴ１Ｐ，ＯＵＴ１Ｎに現れる信号は、信号入力端子ＩＮ１Ｐ，ＩＮ１Ｎの入力信号の変化に応じて電圧が変化し、容量の充放電による遅延が生じる。したがって、理想的にはトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５に対し、できるだけｆＴが大きく高速に容量を充放電できるトランジスタを適用したいという必要性があった。
【００１０】
さらに、高耐圧なトランジスタは、１個当たりの最大電流が高ｆＴのトランジスタの電流と比べて５０％以下しか流せないという欠点もあった。そのため、特に大電流を流さなくてはいけない出力回路、例えば図８の出力バッファ回路１４では、レイアウト上寄生容量が大きくなり、高速動作が可能なレイアウトが難しいという問題点があった。その理由は、高耐圧なトランジスタでは高ｆＴのトランジスタの電流と比べて５０％以下しか電流が流せないため、高ｆＴのトランジスタと同じ電流を流すには２倍の数のトランジスタを用いる必要があり、それらのトランジスタを繋ぐ配線のために寄生容量が増すからである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−２６７９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
以上のように、電流切り替え型回路の高速動作を維持しつつ、低消費電力化を実現するためには、高耐圧でない高ｆＴなトランジスタを定電流源に用いざるを得ないため、高耐圧化を実現できないという問題点があった。高耐圧化を実現するためには、通常動作時および回路電流ＯＦＦ時にもトランジスタに印加する電圧をコレクタ−エミッタ間飽和電圧以下にして耐圧を確保できる回路構成を実現する必要があった。
【００１３】
本発明は、上記課題を解決するためになされたもので、回路の高速動作を維持しつつ、シャットダウン時においても耐圧未満の電圧がトランジスタに加わるようにすることができる電流切り替え型回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の電流切り替え型回路は、入力信号を受ける入力回路と、この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、前記入力回路は、ベースが信号入力端子に接続され、コレクタが第１の電源端子に接続された入力回路トランジスタと、アノードが前記入力回路トランジスタのエミッタに接続された１個乃至は複数個が直列接続された入力回路ダイオードとを少なくとも備え、前記出力回路は、ベースが前記入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、一端が前記出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続されたコレクタ抵抗と、アノードが前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された１個乃至は複数個が直列接続された出力回路ダイオードとを少なくとも備え、前記入力回路用定電流源回路は、コレクタが前記入力回路ダイオードのうちの終端のダイオードのカソードに接続された入力回路用電流源トランジスタと、一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用電流源抵抗と、一端が前記入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第３の電源端子に接続された入力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、前記出力回路用定電流源回路は、コレクタが前記出力回路ダイオードのうちの終端のダイオードのカソードに接続された出力回路用電流源トランジスタと、一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第４の電源端子に接続された出力回路用電流源抵抗と、一端が前記出力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第４の電源端子に接続された出力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とするものである。
【００１５】
また、本発明の電流切り替え型回路は、入力信号を受ける入力回路と、この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、前記入力回路は、ベースが信号入力端子に接続され、コレクタが第１の電源端子に接続された入力回路トランジスタを少なくとも備え、前記出力回路は、ベースが前記入力回路トランジスタのエミッタに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、一端が前記出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続されたコレクタ抵抗とを少なくとも備え、前記入力回路用定電流源回路は、ベースが入力回路用バイアス端子に接続され、コレクタが前記入力回路トランジスタのエミッタに接続された入力回路用カスコードトランジスタと、コレクタが前記入力回路用カスコードトランジスタのエミッタに接続された入力回路用電流源トランジスタと、一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用電流源抵抗と、一端が前記入力回路トランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、前記出力回路用定電流源回路は、ベースが出力回路用バイアス端子に接続され、コレクタが前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された出力回路用カスコードトランジスタと、コレクタが前記出力回路用カスコードトランジスタのエミッタに接続された出力回路用電流源トランジスタと、一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第４の電源端子に接続された出力回路用電流源抵抗と、一端が前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続され、他端が第４の電源端子に接続された出力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とするものである。
【００１６】
また、本発明の電流切り替え型回路は、入力信号を受ける入力回路と、この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、前記入力回路は、ベースが信号入力端子に接続され、コレクタが第１の電源端子に接続された入力回路トランジスタを少なくとも備え、前記出力回路は、ベースが前記入力回路トランジスタのエミッタに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、一端が前記出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続されたコレクタ抵抗とを少なくとも備え、前記入力回路用定電流源回路は、ベースが入力回路用バイアス端子に接続され、コレクタが前記入力回路トランジスタのエミッタに接続された入力回路用カスコードトランジスタと、コレクタが前記入力回路用カスコードトランジスタのエミッタに接続された入力回路用電流源トランジスタと、一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用電流源抵抗と、一端が前記入力回路用カスコードトランジスタのエミッタに接続され、他端が第３の電源端子に接続された入力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、前記出力回路用定電流源回路は、ベースが出力回路用バイアス端子に接続され、コレクタが前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された出力回路用カスコードトランジスタと、コレクタが前記出力回路用カスコードトランジスタのエミッタに接続された出力回路用電流源トランジスタと、一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第４の電源端子に接続された出力回路用電流源抵抗と、一端が前記出力回路用カスコードトランジスタのエミッタに接続され、他端が第４の電源端子に接続された出力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とするものである。
【００１７】
また、本発明の電流切り替え型回路の１構成例において、前記入力回路は、ベースが正相信号入力端子に接続され、コレクタが第１の電源端子に接続された第１の前記入力回路トランジスタと、ベースが逆相信号入力端子に接続され、コレクタが第１の電源端子に接続された第２の前記入力回路トランジスタと、アノードが前記第１の入力回路トランジスタのエミッタに接続された１個乃至は複数個が直列接続された第１の前記入力回路ダイオードと、アノードが前記第２の入力回路トランジスタのエミッタに接続された１個乃至は複数個が直列接続された第２の前記入力回路ダイオードとを少なくとも備え、前記出力回路は、ベースが前記第１の入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが正相信号出力端子に接続された第１の前記出力回路トランジスタと、ベースが前記第２の入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが逆相信号出力端子に接続された第２の前記出力回路トランジスタと、一端が前記第１の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第１の前記コレクタ抵抗と、一端が前記第２の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第２の前記コレクタ抵抗と、アノードが前記第１、第２の出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された１個乃至は複数個が直列接続された前記出力回路ダイオードとを少なくとも備え、前記入力回路用定電流源回路は、コレクタが前記第１の入力回路ダイオードのうちの終端のダイオードのカソードに接続された第１の前記入力回路用電流源トランジスタと、コレクタが前記第２の入力回路ダイオードのうちの終端のダイオードのカソードに接続された第２の前記入力回路用電流源トランジスタと、一端が前記第１の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用電流源抵抗と、一端が前記第２の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用電流源抵抗と、一端が前記第１の入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第３の電源端子に接続された第１の前記入力回路用バイアス電流源と、一端が前記第２の入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第３の電源端子に接続された第２の前記入力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第１の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第１の入力回路用電流源トランジスタのベースに供給する第１の前記入力回路用スイッチと、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第２の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第２の入力回路用電流源トランジスタのベースに供給する第２の前記入力回路用スイッチとを少なくとも備えることを特徴とするものである。
【００１８】
また、本発明の電流切り替え型回路の１構成例において、前記入力回路は、ベースが正相信号入力端子に接続され、コレクタが第１の電源端子に接続された第１の前記入力回路トランジスタと、ベースが逆相信号入力端子に接続され、コレクタが第１の電源端子に接続された第２の前記入力回路トランジスタとを少なくとも備え、前記出力回路は、ベースが前記第１の入力回路トランジスタのエミッタに接続され、コレクタが正相信号出力端子に接続された第１の前記出力回路トランジスタと、ベースが前記第２の入力回路トランジスタのエミッタに接続され、コレクタが逆相信号出力端子に接続された第２の前記出力回路トランジスタと、一端が前記第１の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第１の前記コレクタ抵抗と、一端が前記第２の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第２の前記コレクタ抵抗とを少なくとも備え、前記入力回路用定電流源回路は、ベースが第１の入力回路用バイアス端子に接続され、コレクタが前記第１の入力回路トランジスタのエミッタに接続された第１の前記入力回路用カスコードトランジスタと、ベースが第２の入力回路用バイアス端子に接続され、コレクタが前記第２の入力回路トランジスタのエミッタに接続された第２の前記入力回路用カスコードトランジスタと、コレクタが前記第１の入力回路用カスコードトランジスタのエミッタに接続された第１の前記入力回路用電流源トランジスタと、コレクタが前記第２の入力回路用カスコードトランジスタのエミッタに接続された第２の前記入力回路用電流源トランジスタと、一端が前記第１の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用電流源抵抗と、一端が前記第２の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用電流源抵抗と、一端が前記第１の入力回路トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用バイアス電流源と、一端が前記第２の入力回路トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第１の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第１の入力回路用電流源トランジスタのベースに供給する第１の前記入力回路用スイッチと、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第２の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第２の入力回路用電流源トランジスタのベースに供給する第２の前記入力回路用スイッチとを少なくとも備えることを特徴とするものである。
【００１９】
また、本発明の電流切り替え型回路の１構成例において、前記入力回路は、ベースが正相信号入力端子に接続され、コレクタが第１の電源端子に接続された第１の前記入力回路トランジスタと、ベースが逆相信号入力端子に接続され、コレクタが第１の電源端子に接続された第２の前記入力回路トランジスタとを少なくとも備え、前記出力回路は、ベースが前記第１の入力回路トランジスタのエミッタに接続され、コレクタが正相信号出力端子に接続された第１の前記出力回路トランジスタと、ベースが前記第２の入力回路トランジスタのエミッタに接続され、コレクタが逆相信号出力端子に接続された第２の前記出力回路トランジスタと、一端が前記第１の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第１の前記コレクタ抵抗と、一端が前記第２の出力回路トランジスタのコレクタに接続され、他端が第２の電源端子に接続された第２の前記コレクタ抵抗とを少なくとも備え、前記入力回路用定電流源回路は、ベースが第１の入力回路用バイアス端子に接続され、コレクタが前記第１の入力回路トランジスタのエミッタに接続された第１の前記入力回路用カスコードトランジスタと、ベースが第２の入力回路用バイアス端子に接続され、コレクタが前記第２の入力回路トランジスタのエミッタに接続された第２の前記入力回路用カスコードトランジスタと、コレクタが前記第１の入力回路用カスコードトランジスタのエミッタに接続された第１の前記入力回路用電流源トランジスタと、コレクタが前記第２の入力回路用カスコードトランジスタのエミッタに接続された第２の前記入力回路用電流源トランジスタと、一端が前記第１の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用電流源抵抗と、一端が前記第２の入力回路用電流源トランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用電流源抵抗と、一端が前記第１の入力回路用カスコードトランジスタのエミッタに接続され、他端が第３の電源端子に接続された第１の前記入力回路用バイアス電流源と、一端が前記第２の入力回路用カスコードトランジスタのエミッタに接続され、他端が第３の電源端子に接続された第２の前記入力回路用バイアス電流源と、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第１の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第１の入力回路用電流源トランジスタのベースに供給する第１の前記入力回路用スイッチと、通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第２の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第２の入力回路用電流源トランジスタのベースに供給する第２の前記入力回路用スイッチとを少なくとも備えることを特徴とするものである。
【００２０】
また、本発明の電流切り替え型回路の１構成例は、さらに、回路の温度を検出する温度モニタ手段と、第１の出力電圧調整端子に入力される調整電圧に応じて前記第１の電源端子に供給する電源電圧の調整が可能な入力回路用レギュレータと、第２の出力電圧調整端子に入力される調整電圧に応じて前記第２の電源端子に供給する電源電圧の調整が可能な出力回路用レギュレータと、前記温度モニタ手段の出力に応じた調整電圧を前記第１の出力電圧調整端子に供給する入力回路用調整電圧発生回路と、前記温度モニタ手段の出力に応じた調整電圧を前記第２の出力電圧調整端子に供給する出力回路用調整電圧発生回路とを備えることを特徴とするものである。
また、本発明の電流切り替え型回路の１構成例は、さらに、回路の温度を検出する温度モニタ手段と、第１の出力電圧調整端子に入力される調整電圧に応じて前記入力回路用バイアス端子に供給するバイアス電圧の調整が可能な入力回路用電圧発生器と、第２の出力電圧調整端子に入力される調整電圧に応じて前記出力回路用バイアス端子に供給するバイアス電圧の調整が可能な出力回路用電圧発生器と、前記温度モニタ手段の出力に応じた調整電圧を前記第１の出力電圧調整端子に供給する入力回路用調整電圧発生回路と、前記温度モニタ手段の出力に応じた調整電圧を前記第２の出力電圧調整端子に供給する出力回路用調整電圧発生回路とを備えることを特徴とするものである。
【発明の効果】
【００２１】
本発明によれば、入力回路に入力回路ダイオードを設け、出力回路に出力回路ダイオードを設け、入力回路用定電流源回路に入力回路用バイアス電流源を設け、出力回路用定電流源回路に出力回路用バイアス電流源を設けることにより、電流切り替え型回路をシャットダウンした場合でも、入力回路用定電流源回路と出力回路用定電流源回路の電流源トランジスタに加わる電圧を高ｆＴのトランジスタの耐圧未満の値にすることができるので、電流源トランジスタとして高ｆＴのトランジスタを用いることができ、回路の高速動作を維持することができる。その結果、本発明では、回路の高速動作とシャットダウンによる低消費電力化とを両立させることができる。本発明では、シャットダウンにより電流切り替え型回路の消費電力を例えば８０％以上削減することができる。
【００２２】
また、本発明では、入力回路用定電流源回路に入力回路用カスコードトランジスタと入力回路用バイアス電流源を設け、出力回路用定電流源回路に出力回路用カスコードトランジスタと出力回路用バイアス電流源を設けることにより、電流切り替え型回路をシャットダウンした場合でも、入力回路用定電流源回路と出力回路用定電流源回路の電流源トランジスタに加わる電圧を高ｆＴのトランジスタの耐圧未満の値にすることができるので、電流源トランジスタとして高ｆＴのトランジスタを用いることができ、回路の高速動作を維持することができる。その結果、本発明では、回路の高速動作とシャットダウンによる低消費電力化とを両立させることができる。本発明では、シャットダウンにより電流切り替え型回路の消費電力を例えば８０％以上削減することができる。
【００２３】
また、本発明では、温度モニタ手段と入力回路用レギュレータと出力回路用レギュレータと入力回路用調整電圧発生回路と出力回路用調整電圧発生回路とを設けることにより、温度変動があっても電流切り替え型回路のトランジスタのコレクタ−エミッタ間に耐圧未満の電圧がかかるように電源電圧を安定的に供給することができる。
【００２４】
また、本発明では、温度モニタ手段と入力回路用電圧発生器と出力回路用電圧発生器と入力回路用調整電圧発生回路と出力回路用調整電圧発生回路とを設けることにより、温度変動があっても電流切り替え型回路のトランジスタのコレクタ−エミッタ間に耐圧未満の電圧がかかるようにバイアス電圧を安定的に供給することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態に係る電流切り替え型回路の構成を示す回路図である。
【図２】本発明の第２の実施の形態に係る電流切り替え型回路の構成を示す回路図である。
【図３】本発明の第３の実施の形態に係る電流切り替え型回路の構成を示す回路図である。
【図４】本発明の第４の実施の形態に係る電流切り替え型回路の構成を示す回路図である。
【図５】本発明の第５の実施の形態に係る電流切り替え型回路の構成を示す回路図である。
【図６】本発明の第６の実施の形態に係る電流切り替え型回路の構成を示す回路図である。
【図７】本発明の第７の実施の形態に係る電流切り替え型回路の構成を示す回路図である。
【図８】従来の電流切り替え型回路を用いたレーザドライバ回路の構成例を示すブロック図である。
【図９】従来の電流切り替え型回路の代表例であるＥＣＬ回路の構成を示す回路図である。
【図１０】従来の電流切り替え型回路に電流源ＯＦＦ機能を付加した場合の回路図である。
【発明を実施するための形態】
【００２６】
［発明の原理］
本発明は、定電流源用電流源にバイアス電流源を追加し、ダイオードやカスコードトランジスタを用い、かつ通常電流の１／５以下のバイアス電流を流すことにより、耐圧上厳しいシャットダウン時にもトランジスタに加わるコレクタ−エミッタ間電圧を低減し、耐圧よりも低いコレクタ−エミッタ間電圧になるようにしたため、従来不可能であった高ｆＴの微細化トランジスタを適用した低電力で超高速な電流切り替え型回路を実現することができる。
【００２７】
本発明は、シャットダウン時、すなわち図１０に示したトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５の電流が通常動作時の１／１０以下となる状態において、敢えてバイアス電流を流すことで、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ３，Ｑ４のベース−エミッタ間電圧Ｖｂｅを０．７〜０．８Ｖ下げたり、ダイオードやカスコードトランジスタにより同程度の電圧降下を生じさせたりすることにより、電力遮断時も各トランジスタのコレクタ−エミッタ間に加わる電圧が耐圧未満になるようにするものである。以下に具体的なＬＤＤに即して説明するが、本発明は、以下の具体的な回路構成に限るものではなく、ＬＤＤ以外の電流切り替え型論理回路（又は電流切り替え型増幅回路）全般に適用することができる。
【００２８】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の第１の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路１は、ベースが正相信号入力端子ＩＮ１Ｐに接続され、コレクタが電源端子ＶＣＣ１に接続された信号入力用のトランジスタＱ１Ｐと、ベースが逆相信号入力端子ＩＮ１Ｎに接続され、コレクタが電源端子ＶＣＣ１に接続された信号入力用のトランジスタＱ１Ｎと、アノードがトランジスタＱ１Ｐのエミッタに接続された１個乃至は複数個が直列接続されたダイオードＤ１Ｐ〜ＤＮＰと、アノードがトランジスタＱ１Ｎのエミッタに接続された１個乃至は複数個が直列接続されたダイオードＤ１Ｎ〜ＤＮＮと、ベースがＮ（Ｎは自然数）個のダイオードＤ１Ｐ〜ＤＮＰのうちのいずれかのダイオードのカソードに接続され、コレクタが正相信号出力端子ＯＵＴ２Ｐに接続された信号出力用のトランジスタＱ３と、ベースがＮ個のダイオードＤ１Ｎ〜ＤＮＮのうちのいずれかのダイオードのカソードに接続され、コレクタが逆相信号出力端子ＯＵＴ２Ｎに接続された信号出力用のトランジスタＱ４と、一端がトランジスタＱ３のコレクタに接続され、他端が電源端子ＶＣＣ２に接続されたコレクタ抵抗ＲＬＰと、一端がトランジスタＱ４のコレクタに接続され、他端が電源端子ＶＣＣ２に接続されたコレクタ抵抗ＲＬＮと、一端がトランジスタＱ３のエミッタに接続されたエミッタ抵抗ＲＱ３Ｓと、一端がトランジスタＱ４のエミッタに接続された抵抗ＲＱ４Ｓと、アノードがエミッタ抵抗ＲＱ３Ｓ，ＲＱ４Ｓの他端に接続された１個乃至は複数個が直列接続されたダイオードＤＬ１〜ＤＬＬと、コレクタがＮ個のダイオードＤ１Ｐ〜ＤＮＰのうちの終端のダイオードＤＮＰのカソードに接続された電流源トランジスタＱ２Ｐと、コレクタがＮ個のダイオードＤ１Ｎ〜ＤＮＮのうちの終端のダイオードＤＮＮのカソードに接続された電流源トランジスタＱ２Ｎと、コレクタがＬ（Ｌは自然数）個のダイオードＤＬ１〜ＤＬＬのうちの終端のダイオードＤＬＬのカソードに接続された電流源トランジスタＱ５と、一端がトランジスタＱ２Ｐのエミッタに接続され、他端が電源端子ＶＥＥ１に接続された抵抗ＲＳ１Ｐと、一端がトランジスタＱ２Ｎのエミッタに接続され、他端が電源端子ＶＥＥ１に接続された抵抗ＲＳ１Ｎと、一端がトランジスタＱ５のエミッタに接続され、他端が電源端子ＶＥＥ２に接続された抵抗ＲＳＬと、一端がＮ個のダイオードＤ１Ｐ〜ＤＮＰのうちの終端のダイオードＤＮＰのカソードに接続され、他端が電源端子ＶＥＥ１に接続され、トランジスタＱ１Ｐに一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ１Ｐと、一端がＮ個のダイオードＤ１Ｎ〜ＤＮＮのうちの終端のダイオードＤＮＮのカソードに接続され、他端が電源端子ＶＥＥ１に接続され、トランジスタＱ１Ｎに一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ１Ｎと、一端がＬ個のダイオードＤＬ１〜ＤＬＬのうちの終端のダイオードＤＬＬのカソードに接続され、他端が電源端子ＶＥＥ２に接続され、トランジスタＱ３，Ｑ４に一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ２と、通常動作時の信号端子ＶＣＳ１Ｐの電圧とシャットダウン時の信号端子ＶＯＦＦ１Ｐの電圧のいずれか一方を制御端子ＶＣＯＮＴ１Ｐの信号に応じて選択し、選択した電圧を出力信号ＶＣＳ１Ｐ１としてトランジスタＱ２Ｐのベースに供給するスイッチＳＷ１Ｐと、通常動作時の信号端子ＶＣＳ１Ｎの電圧とシャットダウン時の信号端子ＶＯＦＦ１Ｎの電圧のいずれか一方を制御端子ＶＣＯＮＴ１Ｎの信号に応じて選択し、選択した電圧を出力信号ＶＣＳ１Ｎ１としてトランジスタＱ２Ｎのベースに供給するスイッチＳＷ１Ｎと、通常動作時の信号端子ＶＣＳ２０の電圧とシャットダウン時の信号端子ＶＯＦＦ２の電圧のいずれか一方を制御端子ＶＣＯＮＴ２の信号に応じて選択し、選択した電圧を出力信号ＶＣＳ２としてトランジスタＱ５のベースに供給するスイッチＳＷ２とから構成される。
【００２９】
トランジスタＱ１Ｐ，Ｑ１ＮとダイオードＤ１Ｐ〜ＤＮＰ，ダイオードＤ１Ｎ〜ＤＮＮとは入力回路を構成し、トランジスタＱ３，Ｑ４とコレクタ抵抗ＲＬＰ，ＲＬＮとエミッタ抵抗ＲＱ３Ｓ，ＲＱ４ＳとダイオードＤＬ１〜ＤＬＬとは出力回路を構成し、トランジスタＱ２Ｐ，Ｑ２Ｎと抵抗ＲＳ１Ｐ，ＲＳ１Ｎとバイアス電流源ＪＢＩＡＳ１Ｐ，ＪＢＩＡＳ１ＮとスイッチＳＷ１Ｐ，ＳＷ１Ｎとは入力回路用定電流源回路を構成し、トランジスタＱ５と抵抗ＲＳＬとバイアス電流源ＪＢＩＡＳ２とスイッチＳＷ２とは出力回路用定電流源回路を構成している。
【００３０】
上記のとおり、トランジスタＱ３のベースは、Ｎ個のダイオードＤ１Ｐ〜ＤＮＰのうちのいずれかのダイオードのカソードに接続されていればよく、図１の例ではダイオードＤＪ−１Ｐ（Ｊは１〜Ｎまでのいずれかの自然数）のカソード（図１のＯＵＴＪＰ）に接続されている。同様に、トランジスタＱ４のベースは、Ｎ個のダイオードＤ１Ｎ〜ＤＮＮのうちのいずれかのダイオードのカソードに接続されていればよく、図１の例ではダイオードＤＪ−１Ｎのカソード（図１のＯＵＴＪＮ）に接続されている。
【００３１】
制御端子ＶＣＯＮＴ１Ｐ，ＶＣＯＮＴ１Ｎ，ＶＣＯＮＴ２に入力される信号は、電流切り替え型回路の通常動作時にはＯＮ（例えばＨＩＧＨ）となり、電流切り替え型回路のシャットダウン時にはＯＦＦ（例えばＬＯＷ）となる。制御端子ＶＣＯＮＴ１Ｐに入力される信号がＯＮのとき、スイッチＳＷ１Ｐは、信号端子ＶＣＳ１Ｐの電圧を選択して、選択した電圧を出力信号ＶＣＳ１Ｐ１としてトランジスタＱ２Ｐのベースに供給する。これにより、出力信号ＶＣＳ１Ｐ１に応じて決まるトランジスタＱ２Ｐの電流とバイアス電流源ＪＢＩＡＳ１Ｐを流れるバイアス電流とを足した電流が、トランジスタＱ１Ｐを流れる。
【００３２】
制御端子ＶＣＯＮＴ１Ｎに入力される信号がＯＮのとき、スイッチＳＷ１Ｎは、信号端子ＶＣＳ１Ｎの電圧を選択して、選択した電圧を出力信号ＶＣＳ１Ｎ１としてトランジスタＱ２Ｎのベースに供給する。これにより、出力信号ＶＣＳ１Ｎ１に応じて決まるトランジスタＱ２Ｎの電流とバイアス電流源ＪＢＩＡＳ１Ｎを流れるバイアス電流とを足した電流が、トランジスタＱ１Ｎを流れる。
【００３３】
制御端子ＶＣＯＮＴ２に入力される信号がＯＮのとき、スイッチＳＷ２は、信号端子ＶＣＳ２０の電圧を選択して、選択した電圧を出力信号ＶＣＳ２としてトランジスタＱ５のベースに供給する。これにより、出力信号ＶＣＳ２に応じて決まるトランジスタＱ５の電流とバイアス電流源ＪＢＩＡＳ２を流れるバイアス電流とを足した電流が、トランジスタＱ３，Ｑ４を流れる。
以上のようにして、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ３，Ｑ４に電流が流れ、電流切り替え型回路は論理回路または増幅回路として動作する。
【００３４】
一方、制御端子ＶＣＯＮＴ１Ｐに入力される信号がＯＦＦのとき、スイッチＳＷ１Ｐは、信号端子ＶＯＦＦ１Ｐの電圧を選択して、選択した電圧を出力信号ＶＣＳ１Ｐ１としてトランジスタＱ２Ｐのベースに供給する。これにより、トランジスタＱ２Ｐがオフになるので、バイアス電流源ＪＢＩＡＳ１Ｐのバイアス電流のみが、トランジスタＱ１Ｐを流れる。
【００３５】
制御端子ＶＣＯＮＴ１Ｎに入力される信号がＯＦＦのとき、スイッチＳＷ１Ｎは、信号端子ＶＯＦＦ１Ｎの電圧を選択して、選択した電圧を出力信号ＶＣＳ１Ｎ１としてトランジスタＱ２Ｎのベースに供給する。これにより、トランジスタＱ２Ｎがオフになるので、バイアス電流源ＪＢＩＡＳ１Ｎのバイアス電流のみが、トランジスタＱ１Ｎを流れる。
【００３６】
制御端子ＶＣＯＮＴ２に入力される信号がＯＦＦのとき、スイッチＳＷ２は、信号端子ＶＯＦＦ２の電圧を選択して、選択した電圧を出力信号ＶＣＳ２としてトランジスタＱ５のベースに供給する。これにより、トランジスタＱ５がオフになるので、バイアス電流源ＪＢＩＡＳ２のバイアス電流のみが、トランジスタＱ３，Ｑ４を流れる。
以上のように、シャットダウン時にはトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ３，Ｑ４にバイアス電流のみが流れるので、電流切り替え型回路の消費電力を削減することができる。
【００３７】
上記のとおり、ダイオードＤ１Ｐ〜ＤＮＰ，Ｄ１Ｎ〜ＤＮＮの個数をそれぞれＮ個、ダイオードＤＬ１〜ＤＬＬの個数をＬ個とし、各ダイオード１個当たりの電圧降下をＶＤ、トランジスタＱ３やＱ４と同様に標準的な（高耐圧用でない）トランジスタであるＱ２Ｐ，Ｑ２ＮおよびＱ５のコレクタ−エミッタ間耐圧電圧をＶｃｅ０とすると、次式を満たすように個数Ｎ，Ｌを定めればよい。
（（ＶＣＣ１−ＶＥＥ１）−Ｎ×ＶＤ）＜２×Ｖｃｅ０              ・・・（１）
（（ＶＣＣ２−ＶＥＥ２）−Ｌ×ＶＤ）＜２×Ｖｃｅ０              ・・・（２）
【００３８】
式（１）、式（２）は、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５に、それぞれの耐圧未満のコレクタ−エミッタ間電圧しか印加されないことを意味する。バイアス電流源ＪＢＩＡＳ１Ｐ，ＪＢＩＡＳ１Ｎ，ＪＢＩＡＳ２を流れるバイアス電流を通常動作時にトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５を流れる電流に対して十分小さな値、例えば１／５以下にしたとしても、シャットダウン時にはバイアス電流によって各ダイオードＤ１Ｐ〜ＤＮＰ，Ｄ１Ｎ〜ＤＮＮ，ＤＬ１〜ＤＬＬに電圧降下が生じるので、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５の電位は通常動作時とほぼ同様な値となり、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５のコレクタ−エミッタ間に加わる電圧を耐圧未満の値にすることができる。なお、一般的なシャットダウン時のバイアス電流の値はそれぞれ１ｍＡと０．１ｍＡである。したがって、高耐圧トランジスタの最大電流が１／２以下の場合、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５として通常の高ｆＴのトランジスタを使用すれば、回路の超高速動作とシャットダウンによる低消費電力化とを両立させることができる。
【００３９】
スイッチＳＷ１Ｐ，ＳＷ１Ｎ，ＳＷ２に入力される電圧ＶＣＳ１Ｐ，ＶＣＳ１Ｎ，ＶＣＳ２０は、通常動作時にトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ３，Ｑ４を流れる電流が所望の値になるように設定しておけばよい。このスイッチＳＷ１Ｐ，ＳＷ１Ｎ，ＳＷ２に入力される電圧は、ＶＣＳ１Ｐ＞ＶＯＦＦ１Ｐ、ＶＣＳ１Ｎ＞ＶＯＦＦ１Ｎ、ＶＣＳ２０＞ＶＯＦＦ２の関係にある。トランジスタのＶｂｅ（ベース−エミッタ間電圧）−Ｉｂｅ（ベース−エミッタ間電流）特性にもよるが、ＶＣＳ１Ｐ＞ＶＯＦＦ１Ｐ＋０．２、ＶＣＳ１Ｎ＞ＶＯＦＦ１Ｎ＋０．２、ＶＣＳ２０＞ＶＯＦＦ２＋０．２と設定すると、シャットダウン時にトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５に流れる電流は、通常動作時に対して１／１０以下になり、消費電力削減効果を十分に発揮できる。
【００４０】
例えば、シャットダウン時にトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５を流れる電流が通常動作時の電流に対して十分小さい電流である１／５の場合、電流増加が２０％で済み、シャットダウン時にトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５を流れる電流が通常動作時の電流の５０％だとすると、（１．２＋０．３（≦０．１＋０．２））／２＝０．７５となり、２５％の消費電力削減が得られることが分かる。ここで、十分小さい電流とは所望の消費電力削減量を実現できる電流を意味する。
例えば、通常動作時の電流を１ｍＡとし、リーク電流を０．１ｍＡとし、シャットダウン時の電流を０．１ｍＡとすれば、シャットダウン時に通常動作時の８０％の省電力が可能である。
【００４１】
なお、トランジスタＱ３のベースをＮ個のダイオードＤ１Ｐ〜ＤＮＰのうちどのダイオードのカソードと接続するか、トランジスタＱ４のベースをＮ個のダイオードＤ１Ｎ〜ＤＮＮのうちどのダイオードのカソードと接続するかは、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５の耐圧を考慮して適宜決定すればよいが、これらの接続の決定による電圧調整は、ＶＣＣ１とＶＥＥ１間の電圧差とＶＣＣ２とＶＥＥ２間の電圧差が異なる場合に特に有効である。通常は、｜ＶＣＣ２｜≧｜ＶＣＣ１｜、｜ＶＥＥ２｜≧｜ＶＥＥ１｜であり、（ＶＣＣ２−ＶＥＥ２）≧（ＶＣＣ１−ＶＥＥ１）である。例えば、ＶＣＣ２とＶＥＥ２間の電圧差がＶＣＣ１とＶＥＥ１間の電圧差より大きい程、Ｎ個のダイオードのうち終端により近い方のダイオード（ＤＪ−１Ｐ，ＤＪ−１Ｎの番号Ｊがより大きい方のダイオード）のカソードとトランジスタＱ３，Ｑ４のベースとが接続されるようにすればよい。
【００４２】
また、本実施の形態では、制御端子ＶＣＯＮＴ１Ｐ，ＶＣＯＮＴ１Ｎ，ＶＣＯＮＴ２に入力する信号を、シャットダウン時と通常動作時の切り替えの際に、どのような順番且つ時間間隔で切り替えるかは説明していないが、安全を見込むならば、シャットダウンと通常動作の切り替えと同時に制御端子ＶＣＯＮＴ１Ｐ，ＶＣＯＮＴ１Ｎ，ＶＣＯＮＴ２に入力する信号を切り替えるのではなく、通常動作からシャットダウンに切り替える前に予め制御端子ＶＣＯＮＴ１Ｐ，ＶＣＯＮＴ１Ｎ，ＶＣＯＮＴ２に入力する信号をＯＦＦにし、シャットダウンから通常動作に切り替えた後に制御端子ＶＣＯＮＴ１Ｐ，ＶＣＯＮＴ１Ｎ，ＶＣＯＮＴ２に入力する信号をオンにするようにしてもよい。このような切り替え動作は、後述の実施の形態にも適用することができる。
なお、化合物半導体ＭＥＳＦＥＴ又はＨＥＭＴにおいて、ダイオードとしてショットキーダイオードを用いれば、本実施の形態と同様な効果があることは明白である。
【００４３】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は、本発明の第２の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路１ａは、ベースが正相信号入力端子ＩＮ１Ｐに接続され、コレクタが電源端子ＶＣＣ１に接続された信号入力用のトランジスタＱ１Ｐと、ベースが逆相信号入力端子ＩＮ１Ｎに接続され、コレクタが電源端子ＶＣＣ１に接続された信号入力用のトランジスタＱ１Ｎと、ベースがトランジスタＱ１Ｐのエミッタに接続され、コレクタが正相信号出力端子ＯＵＴ２Ｐに接続された信号出力用のトランジスタＱ３と、ベースがトランジスタＱ１Ｎのエミッタに接続され、コレクタが逆相信号出力端子ＯＵＴ２Ｎに接続された信号出力用のトランジスタＱ４と、一端がトランジスタＱ３のコレクタに接続され、他端が電源端子ＶＣＣ２に接続されたコレクタ抵抗ＲＬＰと、一端がトランジスタＱ４のコレクタに接続され、他端が電源端子ＶＣＣ２に接続されたコレクタ抵抗ＲＬＮと、一端がトランジスタＱ３のエミッタに接続されたエミッタ抵抗ＲＱ３Ｓと、一端がトランジスタＱ４のエミッタに接続された抵抗ＲＱ４Ｓと、ベースがバイアス端子ＶＣＬＰに接続され、コレクタがトランジスタＱ１Ｐのエミッタに接続されたトランジスタＱ６Ｐと、ベースがバイアス端子ＶＣＬＮに接続され、コレクタがトランジスタＱ１Ｎのエミッタに接続されたトランジスタＱ６Ｎと、ベースがバイアス端子ＶＣＬＬに接続され、コレクタがエミッタ抵抗ＲＱ３Ｓ，ＲＱ４Ｓの他端に接続されたトランジスタＱ７と、コレクタがトランジスタＱ６Ｐのエミッタに接続された電流源トランジスタＱ２Ｐと、コレクタがトランジスタＱ６Ｎのエミッタに接続された電流源トランジスタＱ２Ｎと、コレクタがトランジスタＱ７のエミッタに接続された電流源トランジスタＱ５と、一端がトランジスタＱ２Ｐのエミッタに接続され、他端が電源端子ＶＥＥ１に接続された抵抗ＲＳ１Ｐと、一端がトランジスタＱ２Ｎのエミッタに接続され、他端が電源端子ＶＥＥ１に接続された抵抗ＲＳ１Ｎと、一端がトランジスタＱ５のエミッタに接続され、他端が電源端子ＶＥＥ２に接続された抵抗ＲＳＬと、一端がトランジスタＱ１Ｐのエミッタに接続され、他端が電源端子ＶＥＥ１に接続され、トランジスタＱ１Ｐに一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ１Ｐと、一端がトランジスタＱ１Ｎのエミッタに接続され、他端が電源端子ＶＥＥ１に接続され、トランジスタＱ１Ｎに一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ１Ｎと、一端がエミッタ抵抗ＲＱ３Ｓ，ＲＱ４Ｓの他端に接続され、他端が電源端子ＶＥＥ２に接続され、トランジスタＱ３，Ｑ４に一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ２と、通常動作時の信号端子ＶＣＳ１Ｐの電圧とシャットダウン時の信号端子ＶＯＦＦ１Ｐの電圧のいずれか一方を制御端子ＶＣＯＮＴ１Ｐの信号に応じて選択し、選択した電圧を出力信号ＶＣＳ１Ｐ１としてトランジスタＱ２Ｐのベースに供給するスイッチＳＷ１Ｐと、通常動作時の信号端子ＶＣＳ１Ｎの電圧とシャットダウン時の信号端子ＶＯＦＦ１Ｎの電圧のいずれか一方を制御端子ＶＣＯＮＴ１Ｎの信号に応じて選択し、選択した電圧を出力信号ＶＣＳ１Ｎ１としてトランジスタＱ２Ｎのベースに供給するスイッチＳＷ１Ｎと、通常動作時の信号端子ＶＣＳ２０の電圧とシャットダウン時の信号端子ＶＯＦＦ２の電圧のいずれか一方を制御端子ＶＣＯＮＴ２の信号に応じて選択し、選択した電圧を出力信号ＶＣＳ２としてトランジスタＱ５のベースに供給するスイッチＳＷ２とから構成される。
【００４４】
トランジスタＱ１Ｐ，Ｑ１Ｎは入力回路を構成し、トランジスタＱ３，Ｑ４とコレクタ抵抗ＲＬＰ，ＲＬＮとエミッタ抵抗ＲＱ３Ｓ，ＲＱ４Ｓとは出力回路を構成し、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ６Ｐ，Ｑ６Ｎと抵抗ＲＳ１Ｐ，ＲＳ１Ｎとバイアス電流源ＪＢＩＡＳ１Ｐ，ＪＢＩＡＳ１ＮとスイッチＳＷ１Ｐ，ＳＷ１Ｎとは入力回路用定電流源回路を構成し、トランジスタＱ５，Ｑ７と抵抗ＲＳＬとバイアス電流源ＪＢＩＡＳ２とスイッチＳＷ２とは出力回路用定電流源回路を構成している。
【００４５】
本実施の形態においても、スイッチＳＷ１Ｐ，ＳＷ１Ｎ，ＳＷ２の動作は第１の実施の形態で説明したとおりである。
バイアス端子ＶＣＬＰ，ＶＣＬＮ，ＶＣＬＬに入力するバイアス電圧は、それぞれトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５のコレクタ−エミッタ間に加わる電圧が耐圧未満になるように設定すればよい。
【００４６】
以上のように、本実施の形態では、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ３，Ｑ４とカスコード接続されたカスコードトランジスタＱ６Ｐ，Ｑ６Ｎ，Ｑ７を設けることにより、高速動作を維持しつつ、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４，Ｑ５のコレクタ−エミッタ間に加わる電圧を削減することができ、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４，Ｑ５のコレクタ−エミッタ間に加わる電圧を耐圧未満の値にすることができる。
【００４７】
なお、本実施の形態では、カスコードトランジスタＱ６Ｐ，Ｑ６Ｎ，Ｑ７をそれぞれ１個ずつとしているが、これに限るものではなく、トランジスタＱ１ＰのエミッタとトランジスタＱ２Ｐのコレクタとの間に複数個のカスコードトランジスタを挿入し、トランジスタＱ１ＮのエミッタとトランジスタＱ２Ｎのコレクタとの間に複数個のカスコードトランジスタを挿入し、抵抗ＲＱ３Ｓ，ＲＱ４Ｓの他端とトランジスタＱ５のコレクタとの間に複数個のカスコードトランジスタを挿入するようにしてもよい。このとき、カスコードトランジスタのエミッタが次段のカスコードトランジスタのコレクタと接続されるように複数個のカスコードトランジスタが直列に接続される。複数個のカスコードトランジスタを用いることにより、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４，Ｑ５のコレクタ−エミッタ間に加わる電圧を更に削減することができ、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４，Ｑ５のコレクタ−エミッタ間に加わる電圧を耐圧未満の値にすることができる。
【００４８】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図３は、本発明の第３の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路１ｂは、ベースが正相信号入力端子ＩＮ１Ｐに接続され、コレクタが電源端子ＶＣＣ１に接続された信号入力用のトランジスタＱ１Ｐと、ベースが逆相信号入力端子ＩＮ１Ｎに接続され、コレクタが電源端子ＶＣＣ１に接続された信号入力用のトランジスタＱ１Ｎと、ベースがトランジスタＱ１Ｐのエミッタに接続され、コレクタが正相信号出力端子ＯＵＴ２Ｐに接続された信号出力用のトランジスタＱ３と、ベースがトランジスタＱ１Ｎのエミッタに接続され、コレクタが逆相信号出力端子ＯＵＴ２Ｎに接続された信号出力用のトランジスタＱ４と、一端がトランジスタＱ３のコレクタに接続され、他端が電源端子ＶＣＣ２に接続されたコレクタ抵抗ＲＬＰと、一端がトランジスタＱ４のコレクタに接続され、他端が電源端子ＶＣＣ２に接続されたコレクタ抵抗ＲＬＮと、一端がトランジスタＱ３のエミッタに接続されたエミッタ抵抗ＲＱ３Ｓと、一端がトランジスタＱ４のエミッタに接続された抵抗ＲＱ４Ｓと、ベースがバイアス端子ＶＣＬＰに接続され、コレクタがトランジスタＱ１Ｐのエミッタに接続されたトランジスタＱ６Ｐと、ベースがバイアス端子ＶＣＬＮに接続され、コレクタがトランジスタＱ１Ｎのエミッタに接続されたトランジスタＱ６Ｎと、ベースがバイアス端子ＶＣＬＬに接続され、コレクタがエミッタ抵抗ＲＱ３Ｓ，ＲＱ４Ｓの他端に接続されたトランジスタＱ７と、コレクタがトランジスタＱ６Ｐのエミッタに接続された電流源トランジスタＱ２Ｐと、コレクタがトランジスタＱ６Ｎのエミッタに接続された電流源トランジスタＱ２Ｎと、コレクタがトランジスタＱ７のエミッタに接続された電流源トランジスタＱ５と、一端がトランジスタＱ２Ｐのエミッタに接続され、他端が電源端子ＶＥＥ１に接続された抵抗ＲＳ１Ｐと、一端がトランジスタＱ２Ｎのエミッタに接続され、他端が電源端子ＶＥＥ１に接続された抵抗ＲＳ１Ｎと、一端がトランジスタＱ５のエミッタに接続され、他端が電源端子ＶＥＥ２に接続された抵抗ＲＳＬと、一端がトランジスタＱ６Ｐのエミッタに接続され、他端が電源端子ＶＥＥ１に接続され、トランジスタＱ１Ｐ，Ｑ６Ｐに一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ１Ｐと、一端がトランジスタＱ６Ｎのエミッタに接続され、他端が電源端子ＶＥＥ１に接続され、トランジスタＱ１Ｎ，Ｑ６Ｎに一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ１Ｎと、一端がトランジスタＱ７のエミッタに接続され、他端が電源端子ＶＥＥ２に接続され、トランジスタＱ３，Ｑ４，Ｑ７に一定のバイアス電流を供給するバイアス電流源ＪＢＩＡＳ２と、通常動作時の信号端子ＶＣＳ１Ｐの電圧とシャットダウン時の信号端子ＶＯＦＦ１Ｐの電圧のいずれか一方を制御端子ＶＣＯＮＴ１Ｐの信号に応じて選択し、選択した電圧を出力信号ＶＣＳ１Ｐ１としてトランジスタＱ２Ｐのベースに供給するスイッチＳＷ１Ｐと、通常動作時の信号端子ＶＣＳ１Ｎの電圧とシャットダウン時の信号端子ＶＯＦＦ１Ｎの電圧のいずれか一方を制御端子ＶＣＯＮＴ１Ｎの信号に応じて選択し、選択した電圧を出力信号ＶＣＳ１Ｎ１としてトランジスタＱ２Ｎのベースに供給するスイッチＳＷ１Ｎと、通常動作時の信号端子ＶＣＳ２０の電圧とシャットダウン時の信号端子ＶＯＦＦ２の電圧のいずれか一方を制御端子ＶＣＯＮＴ２の信号に応じて選択し、選択した電圧を出力信号ＶＣＳ２としてトランジスタＱ５のベースに供給するスイッチＳＷ２とから構成される。
【００４９】
トランジスタＱ１Ｐ，Ｑ１Ｎは入力回路を構成し、トランジスタＱ３，Ｑ４とコレクタ抵抗ＲＬＰ，ＲＬＮとエミッタ抵抗ＲＱ３Ｓ，ＲＱ４Ｓとは出力回路を構成し、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ６Ｐ，Ｑ６Ｎと抵抗ＲＳ１Ｐ，ＲＳ１Ｎとバイアス電流源ＪＢＩＡＳ１Ｐ，ＪＢＩＡＳ１ＮとスイッチＳＷ１Ｐ，ＳＷ１Ｎとは入力回路用定電流源回路を構成し、トランジスタＱ５，Ｑ７と抵抗ＲＳＬとバイアス電流源ＪＢＩＡＳ２とスイッチＳＷ２とは出力回路用定電流源回路を構成している。
【００５０】
本実施の形態においても、スイッチＳＷ１Ｐ，ＳＷ１Ｎ，ＳＷ２の動作は第１の実施の形態で説明したとおりである。
本実施の形態においても、第２の実施の形態と同様の作用効果を得ることができる。つまり、カスコードトランジスタＱ６Ｐ，Ｑ６Ｎ，Ｑ７によりＱ２Ｐ，Ｑ２Ｎ，Ｑ５のコレクタ−エミッタ間に加わる電圧を削減し、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５のコレクタ−エミッタ間に加わる電圧を耐圧未満の値にすることができる。
【００５１】
本実施の形態と第２の実施の形態との相違点は、カスコードトランジスタＱ６Ｐ，Ｑ６Ｎ，Ｑ７にも第１の実施の形態と同等のバイアス電流が流れることである。このため、カスコードトランジスタＱ６Ｐ，Ｑ６Ｎ，Ｑ７のコレクタ−エミッタ間電圧は、通常動作時とシャットダウン時において差が生じ、シャットダウン時にはバイアス電流源ＪＢＩＡＳ１Ｐ，ＪＢＩＡＳ１Ｎ，ＪＢＩＡＳ２のバイアス電流によってカスコードトランジスタＱ６Ｐ，Ｑ６Ｎ，Ｑ７に電圧降下が生じるので、トランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５のコレクタ−エミッタ間に加わる電圧を耐圧未満の値にすることができる。
【００５２】
なお、第２の実施の形態で説明したとおり、トランジスタＱ１ＰのエミッタとトランジスタＱ２Ｐのコレクタとの間に複数個のカスコードトランジスタを挿入し、トランジスタＱ１ＮのエミッタとトランジスタＱ２Ｎのコレクタとの間に複数個のカスコードトランジスタを挿入し、抵抗ＲＱ３Ｓ，ＲＱ４Ｓの他端とトランジスタＱ５のコレクタとの間に複数個のカスコードトランジスタを挿入するようにしてもよい。
【００５３】
本実施の形態でトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５の耐圧を守れることを、図９に示した従来例と比較の上、例示する。図９に示した従来の電流切り替え型回路において、ＶＣＣ１，ＶＣＣ２＝３．３Ｖとする。この場合、信号入力端子ＩＮ１ＰまたはＩＮ１Ｎのどちらかの電圧はＶＣＣ１となり、端子ＯＵＴ１ＰまたはＯＵＴ１Ｎのどちらかの電圧はＶＣＣ１−Ｖｂｅｈ（ＶｂｅｈはトランジスタＱ３，Ｑ４を流れる電流に応じたトランジスタＱ１Ｐ，Ｑ１Ｎのベース−エミッタ間電圧で、０．８Ｖ程度）となり、通常、抵抗ＲＳ１Ｐ，ＲＳ１Ｎにより０．２〜０．４Ｖ電圧降下するように設計するため、最悪、３．３Ｖ−０．８Ｖ−０．２＝２．３Ｖの電圧がトランジスタＱ２Ｐ，Ｑ２Ｎのコレクタに印加されることになる。ところが、ｆＴ〜２００ＧＨｚのトランジスタでは、耐圧２Ｖ以下であり、トランジスタＱ２Ｐ，Ｑ２Ｎの耐圧を守ることができない。図１０に示した従来例の場合、図９に示した従来例よりも耐圧を確保し難いことは明らかである。
【００５４】
これに対して、本実施の形態では、バイアス電流に応じたトランジスタＱ６Ｐ，Ｑ６Ｎのベース−エミッタ間電圧Ｖｂｅｈ（０．７〜０．８Ｖ）による電圧降下があるため、バイアス端子ＶＣＬＰ，ＶＣＬＮの電圧を２．５Ｖとすると、トランジスタＱ６Ｐ，Ｑ６Ｎのエミッタ電位は２．５Ｖ−０．７Ｖ＝１．８Ｖとなり、トランジスタＱ２Ｐ，Ｑ２Ｎのコレクタ−エミッタ間に耐圧未満の電圧を印加することができる。
【００５５】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図４は、本発明の第４の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路は、図１に示した第１の実施の形態の電流切り替え型回路１に、レギュレータ２，３を加えたものである。
【００５６】
本実施の形態は、供給電圧ＶＣＣ０１，ＶＣＣ０２が変動してもその変動を打ち消すように出力電圧調整端子ＶＲＦ０１，ＶＲＦ０２を介してレギュレータ２，３を調整することで、安定な電源電圧を電源端子ＶＣＣ１，ＶＣＣ２に供給し、供給電圧ＶＣＣ０１，ＶＣＣ０２に変動がある場合でもトランジスタのコレクタ−エミッタ間に加わる電圧を耐圧未満の値にするようにしたものである。電源電圧変動は、例えば、電源にノイズが相乗した場合などに発生し、その場合±５％程度の電圧変動が発生する。
【００５７】
レギュレータ２は、電源入力端子ＶＣＣ０１および出力電圧調整端子ＶＲＦ０１を有し、電流切り替え型回路１のトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎのコレクタ−エミッタ間に耐圧未満の電圧が印加されるように、電流切り替え型回路１の電源端子ＶＣＣ１に電源電圧を供給する。レギュレータ２は、出力電圧調整端子ＶＲＦ０１に入力される電圧に応じて、電源端子ＶＣＣ１に供給する電源電圧を変化させることができる。
【００５８】
レギュレータ３は、電源入力端子ＶＣＣ０２および出力電圧調整端子ＶＲＦ０２を有し、電流切り替え型回路１のトランジスタＱ３，Ｑ４，Ｑ５のコレクタ−エミッタ間に耐圧未満の電圧が印加されるように、電流切り替え型回路１の電源端子ＶＣＣ２に電源電圧を供給する。レギュレータ３は、出力電圧調整端子ＶＲＦ０２に入力される電圧に応じて、電源端子ＶＣＣ２に供給する電源電圧を変化させることができる。
【００５９】
こうして、本実施の形態では、レギュレータ２，３の電源入力端子ＶＣＣ０１，ＶＣＣ０２に供給される電圧が変動したとしても、電流切り替え型回路１のトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４，Ｑ５のコレクタ−エミッタ間に耐圧未満の電圧がかかるように電源電圧を安定的に供給することができる。
【００６０】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図５は、本発明の第５の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路は、図２、図３に示した第２、第３の実施の形態の電流切り替え型回路１ａまたは１ｂに、レギュレータ２，３と、電圧発生器４〜６とを加えたものである。レギュレータ２，３については第４の実施の形態で説明したとおりである。
【００６１】
電圧発生器４は、電源入力端子ＶＣＣ０３および出力電圧調整端子ＶＲＦ０３を有し、電流切り替え型回路１ａ，１ｂのトランジスタＱ２Ｐのコレクタ−エミッタ間に耐圧未満の電圧が印加されるように、電流切り替え型回路１ａ，１ｂのバイアス端子ＶＣＬＰにバイアス電圧を供給する。電圧発生器４は、出力電圧調整端子ＶＲＦ０３に入力される電圧に応じて、バイアス端子ＶＣＬＰに供給するバイアス電圧を変化させることができる。
【００６２】
電圧発生器５は、電源入力端子ＶＣＣ０４および出力電圧調整端子ＶＲＦ０４を有し、電流切り替え型回路１ａ，１ｂのトランジスタＱ２Ｎのコレクタ−エミッタ間に耐圧未満の電圧が印加されるように、電流切り替え型回路１ａ，１ｂのバイアス端子ＶＣＬＮにバイアス電圧を供給する。電圧発生器５は、出力電圧調整端子ＶＲＦ０４に入力される電圧に応じて、バイアス端子ＶＣＬＮに供給するバイアス電圧を変化させることができる。
【００６３】
電圧発生器６は、電源入力端子ＶＣＣ０５および出力電圧調整端子ＶＲＦ０５を有し、電流切り替え型回路１ａ，１ｂのトランジスタＱ５のコレクタ−エミッタ間に耐圧未満の電圧が印加されるように、電流切り替え型回路１ａ，１ｂのバイアス端子ＶＣＬＬにバイアス電圧を供給する。電圧発生器６は、出力電圧調整端子ＶＲＦ０５に入力される電圧に応じて、バイアス端子ＶＣＬＬに供給するバイアス電圧を変化させることができる。
【００６４】
こうして、本実施の形態では、レギュレータ２，３を設けることにより、第４の実施の形態で説明した効果が得られると共に、電圧発生器４〜６を設けることにより、電流切り替え型回路１ａ，１ｂのトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５のコレクタ−エミッタ間に耐圧未満の電圧がかかるようにバイアス電圧を安定的に供給することができる。
【００６５】
［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図６は、本発明の第６の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態では、温度により、ダイオードのアノード−カソード間電圧や、カスコードトランジスタのコレクタ−エミッタ間Ｖｃｅが変化するので、温度に応じた電圧を供給することで、電流切り替え型回路のトランジスタのコレクタ−エミッタ間に耐圧未満の電圧がかかるように電圧を安定的に供給することを目的とする。
【００６６】
本実施の形態の電流切り替え型回路は、図１に示した第１の実施の形態の電流切り替え型回路１に図示しない温度センサ（温度モニタ手段）を設けた集積回路１ｃと、レギュレータ２，３と、調整電圧発生回路７，８とから構成される。
図６におけるＶＭは、集積回路１ｃに設けられた温度センサの温度モニタ出力端子である。調整電圧発生回路７は、温度モニタ出力を入力とし、温度に応じた最適な調整電圧をレギュレータ２の出力電圧調整端子ＶＲＦ０１に供給する。レギュレータ２は、この調整電圧に応じた電源電圧を集積回路１ｃの電源端子ＶＣＣ１に供給するので、集積回路１ｃのトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎのコレクタ−エミッタ間に耐圧未満の電圧が印加される。
【００６７】
調整電圧発生回路８は、温度モニタ出力を入力とし、温度に応じた最適な調整電圧をレギュレータ３の出力電圧調整端子ＶＲＦ０２に供給する。レギュレータ３は、この調整電圧に応じた電源電圧を集積回路１ｃの電源端子ＶＣＣ２に供給するので、集積回路１ｃのトランジスタＱ３，Ｑ４，Ｑ５のコレクタ−エミッタ間に耐圧未満の電圧が印加される。
【００６８】
こうして、本実施の形態では、フィードフォアオード制御機構を有する調整電圧発生回路７，８を設けることにより、温度変動があっても集積回路１ｃのトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４，Ｑ５のコレクタ−エミッタ間に耐圧未満の電圧がかかるように電源電圧を安定的に供給することができる。
【００６９】
［第７の実施の形態］
次に、本発明の第７の実施の形態について説明する。図７は、本発明の第７の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路は、図２、図３に示した第２、第３の実施の形態の電流切り替え型回路１ａまたは１ｂに図示しない温度センサ（温度モニタ手段）を設けた集積回路１ｄと、レギュレータ２，３と、電圧発生器４〜６と、調整電圧発生回路９〜１１とから構成される。
【００７０】
調整電圧発生回路９は、集積回路１ｄの温度モニタ出力を入力とし、温度に応じた最適な調整電圧を電圧発生器４の出力電圧調整端子ＶＲＦ０３に供給する。電圧発生器４は、この調整電圧に応じたバイアス電圧を集積回路１ｄのバイアス端子ＶＣＬＰに供給するので、集積回路１ｄのトランジスタＱ２Ｐのコレクタ−エミッタ間に耐圧未満の電圧が印加される。
【００７１】
調整電圧発生回路１０は、温度モニタ出力を入力とし、温度に応じた最適な調整電圧を電圧発生器５の出力電圧調整端子ＶＲＦ０４に供給する。電圧発生器５は、この調整電圧に応じたバイアス電圧を集積回路１ｄのバイアス端子ＶＣＬＮに供給するので、集積回路１ｄのトランジスタＱ２Ｎのコレクタ−エミッタ間に耐圧未満の電圧が印加される。
【００７２】
調整電圧発生回路１１は、温度モニタ出力を入力とし、温度に応じた最適な調整電圧を電圧発生器６の出力電圧調整端子ＶＲＦ０５に供給する。電圧発生器６は、この調整電圧に応じたバイアス電圧を集積回路１ｄのバイアス端子ＶＣＬＬに供給するので、集積回路１ｄのトランジスタＱ５のコレクタ−エミッタ間に耐圧未満の電圧が印加される。
【００７３】
こうして、本実施の形態では、フィードフォアオード制御機構を有する調整電圧発生回路９〜１１を設けることにより、温度変動があっても集積回路１ｄのトランジスタＱ２Ｐ，Ｑ２Ｎ，Ｑ５のコレクタ−エミッタ間に耐圧未満の電圧がかかるようにバイアス電圧を安定的に供給することができる。
本実施の形態においても、第６の実施の形態で説明した調整電圧発生回路７，８を設けてもよいことは言うまでもない。
【００７４】
なお、第１〜第７の実施の形態において抵抗ＲＱ３ＳおよびＲＱ４Ｓがない場合や、トランジスタＱ３とＱ４間に容量を接続し、高周波側で利得を上げて帯域特性を改善するためにピーキングを発生させる場合にも、本発明を適用できることは自明である。
また、第１の実施の形態では耐圧確保にダイオードを使用し、第２、第３の実施の形態では耐圧確保にカスコードトランジスタを使用したが、ダイオードとカスコードトランジスタの組み合わせでも同様に耐圧確保が可能である。
【産業上の利用可能性】
【００７５】
本発明は、通常動作時とシャットダウン時で電流を切り替えて省電力化を図る電流切り替え型回路に適用することができる。
【符号の説明】
【００７６】
１，１ａ，１ｂ…電流切り替え型回路、１ｃ，１ｄ…集積回路、２，３…レギュレータ、４〜６…電圧発生器、７〜１１…調整電圧発生回路、Ｑ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４，Ｑ５，Ｑ６Ｐ，Ｑ６Ｎ，Ｑ７…トランジスタ、Ｄ１Ｐ〜ＤＮＰ，Ｄ１Ｎ〜ＤＮＮ，ＤＬ１〜ＤＬＬ…ダイオード、ＲＬＰ，ＲＬＮ，ＲＱ３Ｓ，ＲＱ４Ｓ，ＲＳ１Ｐ，ＲＳ１Ｎ，ＲＳＬ…抵抗、ＪＢＩＡＳ１Ｐ，ＪＢＩＡＳ１Ｎ，ＪＢＩＡＳ２…バイアス電流源、ＳＷ１Ｐ，ＳＷ１Ｎ，ＳＷ２…スイッチ、ＩＮ１Ｐ，ＩＮ１Ｎ…信号入力端子、ＯＵＴ２Ｐ，ＯＵＴ２Ｎ…信号出力端子、ＶＣＣ１，ＶＣＣ２，ＶＥＥ１，ＶＥＥ２…電源端子、ＶＣＳ１Ｐ，ＶＣＳ１Ｎ，ＶＣＳ２０，ＶＯＦＦ１Ｐ，ＶＯＦＦ１Ｎ，ＶＯＦＦ２…信号端子、ＶＣＯＮＴ１Ｐ，ＶＣＯＮＴ１Ｎ，ＶＣＯＮＴ２…制御端子、ＶＭ…温度モニタ出力端子。
【図１】
2014045112.tif 000003
【図２】
2014045112.tif 000004
【図３】
2014045112.tif 000005
【図４】
2014045112.tif 000006
【図５】
2014045112.tif 000007
【図６】
2014045112.tif 000008
【図７】
2014045112.tif 000009
【図８】
2014045112.tif 000010
【図９】
2014045112.tif 000011
【図１０】
2014045112.tif 000012