(57)【要約】【課題】圧電デバイスに関し、結晶配向性に基づいて圧電特性を向上させながら、圧電薄膜に亀裂を生じさせることなく信頼性をも確保すること。【解決手段】  圧電ＭＥＭＳデバイス１は、半導体加工プロセスにより作製される機械要素を含む構造体２０と、構造体２０を支持する支持基板１０と、構造体２０により支持されるＰＺＴ薄膜２１と、を備えている。構造体２０は、支持基板１０の支持面１０Ｓ上に支持されるレバー基端部２２Ａと、支持面１０Ｓを超えて延在するレバー先端部２２Ｂと、を有している。ＰＺＴ薄膜２１は、構造体２０において少なくともレバー先端部２２Ｂに設けられているとともに、支持基板１０の成形後に行われる交流電圧印加処理によりｃ軸配向性が高められている。【選択図】図１
2014187362.tif 000002
【特許請求の範囲】
【請求項１】
半導体加工プロセスにより作製される機械要素を含む構造体と、
前記構造体を支持する支持基板と、
前記構造体により支持される圧電薄膜と、を備え、
前記構造体は、
前記支持基板の支持面上に支持される被支持部と、
前記支持面を超えて延在する機能部と、を一体に有し、
前記圧電薄膜は、
前記構造体において少なくとも前記機能部に設けられているとともに、
前記支持基板の成形後に行われる交流電圧印加処理によりｃ軸配向性が高められている、
ことを特徴とする圧電ＭＥＭＳデバイス。
【請求項２】
半導体加工プロセスにより作製される機械要素を含む構造体と、
前記構造体を支持する支持基板と、
前記構造体により支持される圧電薄膜と、を備え、
前記構造体は、
前記支持基板の支持面上に支持される被支持部と、
前記支持面を超えて延在する機能部と、を一体に有し、
前記圧電薄膜は、
前記構造体において少なくとも前記機能部に設けられているとともに、
前記支持基板の成形後に行われる正負のいずれか片側においてのみ変化する電圧を印加する片側電圧印加処理によりｃ軸配向性が高められている、
ことを特徴とする圧電ＭＥＭＳデバイス。
【請求項３】
前記圧電薄膜に印加される前記交流電圧または前記電圧は、
抗電界以上である、
請求項１または２に記載の圧電ＭＥＭＳデバイス。
【請求項４】
前記圧電薄膜は、正方晶を含み、テトラ組成とされるチタン酸ジルコン酸鉛からなり、
前記交流電圧印加処理または前記片側電圧印加処理で印加される電圧は、前記圧電薄膜の膜厚１μｍあたり２０Ｖ以上とされている、
請求項１から３のいずれか一項に記載の圧電ＭＥＭＳデバイス。
【請求項５】
前記圧電薄膜は、正方晶を含み、モルフォトロピック相境界組成とされるチタン酸ジルコン酸鉛、からなり、
前記片側電圧印加処理で印加される電圧は、前記圧電薄膜の膜厚１μｍあたり３０Ｖ以上とされている、
請求項１から３のいずれか一項に記載の圧電ＭＥＭＳデバイス。
【請求項６】
前記被支持部は、
前記支持面に対向する対向部と、
前記対向部に連続し、前記支持面を超えて延在するフロート部と、を有し、
前記圧電薄膜は、前記フロート部にも設けられている、
請求項１から５のいずれか一項に記載の圧電ＭＥＭＳデバイス。
【請求項７】
請求項１から６のいずれか一項に記載の圧電ＭＥＭＳデバイスを製造する方法であって、
前記支持基板を成形した後に、
前記圧電薄膜に対して交流電圧印加処理を行う、
ことを特徴とする圧電ＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電素子を備えたＭＥＭＳ（Micro Electro Mechanical Systems）デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
チタン酸ジルコン酸鉛（ＰＺＴ）に代表される圧電材料による薄膜（圧電薄膜）は、インクジェットヘッドのアクチュエータや、圧力、温度の各種のセンサなどに広く用いられている（例えば、特許文献１）。
この圧電薄膜は、高度な半導体微細加工技術を用いるＭＥＭＳに組み込まれることにより、適用分野のさらなる拡大が見込まれている。
圧電薄膜の圧電特性を向上させる手段としては、結晶配向性の向上、添加剤の使用、直流電圧を印加するポーリング等が挙げられており、生産効率、信頼性にも配慮して種々の試みがなされている。
【０００３】
ここで、結晶配向性の向上に関し、（１００）および（００１）配向ＰＺＴ薄膜が形成された強誘電体に、交流電圧を徐々に大きくしながら印加することで、強誘電ヒステリシスが二段階で飽和する報告がなされている（非特許文献１）。それに伴い、圧電定数ｄ３３が５０ｐｍ／Ｖ以下の値から２００ｐｍ／Ｖ以上に増大することが見出されている。
この非特許文献１では、Ｐｔ／Ｔｉ／ＳｉＯ２／Ｓｉ基板上に、化学気相成長法（ＣＶＤ）により膜厚２μｍの（１００）および（００１）配向ＰＺＴ薄膜を形成し、ＰＺＴ薄膜上に直径２００μｍの上部電極（白金）を形成して得られた強誘電体が用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２１４７６３号公報
【非特許文献】
【０００５】
【非特許文献１】Nakajima et al., Applied Physics Letters, vol. 97, 181907 (2010)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
交流電圧印加による圧電定数の増大は、微視的にはＰＺＴ薄膜の（１００）配向成分が（００１）配向成分に変化することによる。圧電薄膜の結晶配向性を向上させるには、（００１）配向性（ｃ軸配向性）を向上させることが重要である。
しかし、交流電圧印加により結晶配向性を変化させると、圧電薄膜は、支持基板に拘束されているために、その拘束力に対応する応力が作用する。その応力によって微小な亀裂（マイクロクラッキング）が入るおそれがある。
そこで、本発明は、圧電デバイスに関し、結晶配向性に基づいて圧電特性を向上させながら、圧電薄膜に亀裂を生じさせることなく信頼性をも確保することを目的とする。
【課題を解決するための手段】
【０００７】
圧電薄膜が基板に支持されていると、結晶配向性が変化したときに基板の拘束力により応力が作用するのは避けられない。しかし、基板は、デバイスとしての剛性を確保するのに必要である。
ところで、ＭＥＭＳは、支持基板上に、機械要素が作り込まれる構造体が積層される。その構造体上に、圧電薄膜が設けられる。そのＭＥＭＳ構造体は、例えば、走査型プローブ顕微鏡（ＳＰＭ）のプローブのマイクロカンチレバーの場合で、圧電薄膜と同等の厚みから１０倍程度の厚みである。この程度の厚みとされる構造体に圧電薄膜を支持させれば、結晶配向性の変化に伴う圧電薄膜の歪みに構造体が追従するので応力を逃がすことができる。
【０００８】
そこでなされた本発明の第１の圧電ＭＥＭＳデバイスは、半導体加工プロセスにより作製される機械要素を含む構造体と、構造体を支持する支持基板と、構造体により支持される圧電薄膜と、を備えている。
本発明は、構造体が、支持基板の支持面上に支持される被支持部と、支持面を超えて延在する機能部と、を有しており、圧電薄膜が、構造体において少なくとも機能部に設けられているとともに、支持基板の成形後に行われる交流電圧印加処理によりｃ軸配向性が高められている、ことを特徴とする。
【０００９】
また、本発明の第２の圧電ＭＥＭＳデバイスは、半導体加工プロセスにより作製される機械要素を含む構造体と、構造体を支持する支持基板と、構造体により支持される圧電薄膜と、を備えている。
本発明は、構造体が、支持基板の支持面上に支持される被支持部と、支持面を超えて延在する機能部と、を一体に有しており、圧電薄膜が、構造体において少なくとも機能部に設けられているとともに、支持基板の成形後に行われる正負のいずれか片側においてのみ変化する電圧を印加する片側電圧印加処理によりｃ軸配向性が高められている、ことを特徴とする。
【００１０】
第１、第２の発明のいずれにおいても、圧電ＭＥＭＳデバイス全体の剛性を維持するために支持基板を用いつつ、圧電薄膜の支持は構造体に委ねることにより、圧電薄膜に対する拘束力を小さくしている。
構造体の機能部の撓みにより、交流電圧印加処理時の圧電薄膜の応力が緩和されるので、圧電薄膜に亀裂を生じさせることなく、圧電特性を向上させることができる。
本発明の構造体が有する機能部は、構造体の被支持部が支持される支持基板の支持面を超えて延在する部分をいう。被支持部および機能部の形態は問わない。機能部としては、その一端が被支持部に連続し、他端まで延在する梁状のものや、枠状の被支持部の内側に延在するダイヤフラム状のものを一例として挙げられる。
【００１１】
本発明の圧電ＭＥＭＳデバイスでは、圧電薄膜に印加される交流電圧または電圧は抗電界以上であることが好ましい。
抗電界以上の電圧で交流電圧印加処理または片側電圧印加処理を行うと、抗電界未満の電圧で交流電圧印加処理または片側電圧印加処理を行った場合と比べて、短時間でより確実に圧電特性を向上させることができる。
【００１２】
本発明の圧電ＭＥＭＳデバイスでは、圧電薄膜が、正方晶を含み、テトラ組成とされるチタン酸ジルコン酸鉛からなり、交流電圧印加処理または片側電圧印加処理で印加される電圧が、圧電薄膜の膜厚１μｍあたり２０Ｖ以上とされていることが好ましい。
その電圧は、強誘電ヒステリシスにおいて残留分極値が二段階飽和する電圧以上となるので、圧電薄膜のｃ軸配向性をより確実に高めることができる。
【００１３】
本発明の圧電ＭＥＭＳデバイスでは、圧電薄膜が、正方晶を含み、モルフォトロピック相境界組成（ＭＰＢ（Morphotropic Phase Boundary）組成））とされるチタン酸ジルコン酸鉛、からなり、片側電圧印加処理で印加される電圧は、圧電薄膜の膜厚１μｍあたり３０Ｖ以上とされていることが好ましい。
【００１４】
本発明の圧電ＭＥＭＳデバイスでは、被支持部が、支持面に対向する対向部と、対向部に連続し、支持面を超えて延在するフロート部と、を有し、圧電薄膜が、フロート部にも設けられていることが好ましい。
その構造では、支持基板の一部が除去されることによってフロート部が形成されている。そのフロート部に圧電薄膜を設けることにより、支持基板による拘束をなくし、圧電薄膜に対する拘束力を最小限にできる。それにより、圧電薄膜に亀裂が生じるのをより確実に防止できる。
【００１５】
上記の圧電ＭＥＭＳデバイスを製造する本発明の製造方法は、支持基板を成形した後に、圧電薄膜に対して交流電圧印加処理を行うことを特徴とする。
支持基板の成形後に交流電圧印加処理を行えば、成形時の加熱、プラズマダメージに由来する分極のピンニングに由来する分極の凍結によって圧電特性が低下することなく、交流電圧印加処理によって高められた圧電特性を維持することができる。
【発明の効果】
【００１６】
本発明によれば、薄膜構造体を有するＭＥＭＳデバイスに交流電圧印加処理が適用されることをもって、結晶配向性に基づいて圧電特性を向上させながら、信頼性をも確保することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る圧電ＭＥＭＳデバイスを示す斜視図である。
【図２】圧電ＭＥＭＳデバイスの製造手順を示す図である。
【図３】圧電ＭＥＭＳデバイスの製造に先立ち行われる強誘電ヒステリシス測定の結果を示す図である。
【図４】支持基板のエッチング前、エッチング後、および交流電圧印加処理後の各々における圧電薄膜のＸ線回析結果および強誘電ヒステリシスを示す図である。
【図５】第１実施形態との比較例を示す図である。
【図６】駆動電圧に対するマイクロカンチレバーの先端の変位量を示す図である。
【図７】交流電圧の最適化に用いる圧電ＭＥＭＳデバイスを示す斜視図である。
【図８】交流電圧に対する（００１）配向成分の割合および格子定数を示す図である。
【図９】（ａ）は、交流電圧に対するマイクロカンチレバーの先端の変位量を示す図である。（ｂ）は、交流電圧に対するセンサ出力電圧を示す図である。先端変位量、出力電圧のいずれもピークピーク値（Peak-to-peak value）である。
【図１０】交流電圧に対する誘電損失を示す図である。
【図１１】実施形態の改良例に係る圧電ＭＥＭＳデバイスを示す斜視図である。
【図１２】ＰＺＴ薄膜に印加する電圧の正負符号を説明するための図である。
【図１３】（ａ）バイポーラポーリング、（ｂ）ユニポーラポーリング、および（ｃ）直流ポーリングのそれぞれについて説明するための図である。
【図１４】図１３に示す各ポーリングによる分極の向きを示す図である。
【図１５】図１３に示す各ポーリングを、（ａ）テトラ組成のＰＺＴ薄膜に行った場合と、（ｂ）ＭＰＢ組成のＰＺＴ薄膜に行った場合とのそれぞれについて、ポーリング電圧に対する圧電定数ｄ３１の依存性を示す図である。
【図１６】バイポーラポーリングを（ａ）１回、および（ｂ）１０回行った場合のそれぞれの圧電定数ｄ３３を示す図である。
【発明を実施するための形態】
【００１８】
以下、添付図面に示す実施形態に基づいて本発明を詳細に説明する。
〔第１実施形態〕
図１に示す第１実施形態の圧電ＭＥＭＳデバイス１は、デバイス本体２と、デバイス本体２を支持する矩形状の支持基板１０とを備えている。
以下では、図１における上下を「上」および「下」と定義して説明する。
【００１９】
支持基板１０は、Ｓｉ、ステンレス、チタン、ガラス、ポリマーなどにより形成されている。支持基板１０の厚みは、１００〜１０００μｍ程度とされている。
【００２０】
支持基板１０の一面上に設けられるデバイス本体２は、半導体微細加工プロセスにより作製される機械要素を含むＭＥＭＳ構造体２０と、ＭＥＭＳ構造体２０に設けられるＰＺＴ薄膜２１（図１にクロスハッチングで図示）とを有している。
ＭＥＭＳ構造体２０は、マイクロカンチレバー２２と、マイクロカンチレバー２２の先端に設けられる図示しない探針とを有している。ＭＥＭＳ構造体２０は、Ｓｉ、ステンレス、チタン、ガラス、ポリマーなどにより形成されている。ＭＥＭＳ構造体２０の厚みは、後述するＰＺＴ薄膜２１の厚みの０．５〜５０倍であり、例えば１〜５０μｍ程度とされている。
【００２１】
マイクロカンチレバー２２は、支持基板１０の支持面１０Ｓ上に支持される矩形状のレバー基端部（被支持部）２２Ａと、レバー基端部２２Ａから支持面１０Ｓを超えて垂直に突出するレバー先端部（機能部）２２Ｂとを有し、支持基板１０により片持ち支持されている。マイクロカンチレバー２２の寸法は、一例として、長さ１．１ｍｍ、幅０．３ｍｍ、厚さ０．０１ｍｍとされている。マイクロカンチレバー２２を含むＭＥＭＳ構造体２０は、簡略に図示しているが、複数の膜が積層された構造とされている。
レバー基端部２２Ａと支持基板１０との間には酸化膜１１が介装されている。
レバー基端部２２Ａおよびレバー先端部２２Ｂの上面全体には、酸化膜１２を介在させて下部電極１３が設けられている。
酸化膜１１，１２は、シリコン酸化膜、チタン酸化膜などとされている。
【００２２】
ＰＺＴ薄膜２１は、レバー先端部２２Ｂの全体に重なり、レバー基端部２２Ａの一部に重なる状態でＭＥＭＳ構造体２０に設けられている。ＰＺＴ薄膜２１の脇には、下部電極１３の導通面が露出する。
ＰＺＴ薄膜２１には、ＰＺＴ（チタン酸ジルコン酸鉛）が用いられている。その成膜方法は、スパッタ法、ゾルゲル法、ＭＯＤ（Metal Organic Decomposition）法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを任意に採用できる。
ＰＺＴ薄膜２１の膜厚は、０．５〜２０μｍ程度とされており、任意に決められるが、本実施形態では、１．７μｍとしている。
ＰＺＴ薄膜２１の組成としては、例えばＭＰＢ（Morphotropic Phase Boundary）組成（Ｚｒ／Ｔｉ＝５２／４８）、テトラ組成（Ｚｒ／Ｔｉ＝３０／７０）を採用することができる。それらの組成は、ここでは原子量比（モル数比）で示している。
【００２３】
ＰＺＴ薄膜２１は、支持基板１０に片持ち支持されるマイクロカンチレバー２２に支持されている。支持基板１０の支持面１０Ｓを超えて突出するレバー先端部２２Ｂでは、ＰＺＴ薄膜２１は支持基板１０に支持されていない。マイクロカンチレバー２２は、支持基板１０よりも薄いために支持基板１０よりも剛性が低い。本実施形態では、圧電ＭＥＭＳデバイス１全体の剛性を維持するために支持基板１０を用いつつ、ＰＺＴ薄膜２１の支持はマイクロカンチレバー２２に委ねている。
【００２４】
ＰＺＴ薄膜２１の上面全体には、上部電極１４が設けられている。上部電極１４と、下部電極１３とにより、ＰＺＴ薄膜２１に電圧が印加される。
上部電極１４および下部電極１３は、金、白金、イリジウムなど、金属材料のうち圧電薄膜の形成時に化学反応しない（実質的に化学反応しない場合も含む）金属材料、および酸化イリジウム、ＬａＮｉＯ３、ＳｒＲｕＯ３、ＬａＳｒＣｏＯ３などの酸化物により形成されている。その金属材料により形成された下地電極が酸化物で覆われることにより、上部電極１４および下部電極１３が形成されている。
【００２５】
次に、圧電ＭＥＭＳデバイス１の製造手順について説明する。
図２（ａ）に示すように、支持基板１０上に、酸化膜１１、構造体２０の母材２２０、酸化膜１２、下部電極１３、ＰＺＴ薄膜２１、上部電極１４を順に形成する（積層ステップ）。
次に、図２（ｂ）に示すように、上部電極１４、ＰＺＴ薄膜２１、下部電極１３、および酸化膜１２の一部をエッチングにより除去する（圧電薄膜成形ステップ）。
【００２６】
続いて、構造体２０の母材２２０に対してエッチングを施し、図２（ｃ）に示すようにマイクロカンチレバー２２を形成する（構造体成形ステップ）。
さらに、支持基板１０に対してもエッチングを施すと、図２（ｄ）に示すようにレバー先端部２２Ｂに対向する支持基板１０の部分が除去され、支持基板１０が成形される（支持基板成形ステップ）。
【００２７】
その後、ＰＺＴ薄膜２１の結晶配向性を向上させるため、ＰＺＴ薄膜２１に交流電圧を印加する交流電圧印加処理交流電圧印加処理を実施する（交流電圧印加処理ステップ）。
本実施形態では、交流電圧印加処理として、抗電界以上の８０Ｖで１ｋＨｚの交流電圧を１０サイクル分ＰＺＴ薄膜２１に印加する。例えば、図１３（ａ）に示すように、所定の時間（ここでは０．１秒）をおいて間欠的に交流電圧を印加することができる。
交流電圧の波形はここでは三角波であるが、正弦波、矩形波などであってもよい。
交流電圧印加処理時の電圧は、ＰＺＴ薄膜２１と同様の構成（材料、組成、および膜厚）を持つ試料について予め行う強誘電ヒステリシス測定に基づいて決めることができる。その際に残留分極値が二段階飽和する電圧を調べ、その電圧以上で交流電圧印加処理を行うのが好ましい。
本実施形態のＰＺＴ薄膜２１の材料（ＰＺＴ）、組成（テトラ組成）、および膜厚（１．７μｍ）の場合、図３に示すように、印加交流電圧を徐々に上げて強誘電ヒステリシスを測定すると、残留分極値（２Ｐｒ）が上昇後、一旦平坦になり、再び上昇し、再度平坦になる交流電圧（すなわち二段階飽和する交流電圧）が約８０Ｖとなる。
したがって交流電圧印加処理時の印加電圧を８０Ｖとしている。
【００２８】
上記の製造ステップを経て、圧電ＭＥＭＳデバイス１が製造される。
次に、圧電ＭＥＭＳデバイス１の圧電特性について説明する。
なお、以下で説明する図４〜図６は、上述したテトラ組成のＰＺＴ薄膜２１の特性値を示すが、ＭＰＢ組成のＰＺＴ薄膜２１の特性値も同様の傾向を示す。後述する図８〜図１０についても同様である。
図４は、圧電ＭＥＭＳデバイス１の製造ステップによって、Ｘ線回析結果および強誘電ヒステリシスが変化する様子を示している。図４の左欄は、支持基板１０のエッチング前（図２（ｃ））の圧電ＭＥＭＳデバイス中間体に対応し、中欄は、支持基板１０のエッチング後の圧電ＭＥＭＳデバイス１（図２（ｄ））に対応し、右欄は、８０Ｖでの交流電圧印加処理後の圧電ＭＥＭＳデバイス１に対応している。
【００２９】
図４の上段に示すＸ線回折図は、回折角に応じたＸ線強度分布を示している。その分布には、（２００）および（００２）の配向成分のピークが表れている。なお、本明細書における（ｎａｎｂｎｃ）は（ｎａ、ｎｂ、およびｎｃはいずれも整数）、結晶格子面を特定するミラー指数を示す。単位格子のａ軸、ｂ軸およびｃ軸に、ｎａ、ｎｂ、およびｎｃが対応する。
図４の中段には、Ｘ線回折図の（２００）および（００２）配向成分の回折角と、（２００）および（００２）配向成分のピークの面積比から換算した（１００）および（００１）の配向成分の割合の表を示す。（１００）および（００１）の配向成分の和を１００％としている。
【００３０】
図４の左欄、中欄、右欄に示すように、圧電ＭＥＭＳデバイス１の圧電特性は、支持基板１０のエッチング前、支持基板１０のエッチング後、交流電圧印加処理後と、処理毎に変化する。
ここで、交流電圧印加処理を行うと、（００１）配向成分の割合が３４％から４４％へと増加する。これは、交流電圧印加により（１００）配向成分が（００１）配向成分へと変化するためと推察される。
上記の結晶配向性の向上に伴い、電場に対する分極を示す強誘電ヒステリシスループ（図４の下段）における残留分極値Ｐｒ，−Ｐｒに基づく分極の度合（２Ｐｒ）が、２０．３から５７．５へと大幅に増加する。すなわち、交流電圧印加処理によって圧電特性が向上している。
【００３１】
上記に記載された（１００）／（００１）配向ＰＺＴ薄膜は、（１００）配向している組織と、（００１）配向している組織が混ざった状態である。このうち（１００）配向している組織は、膜厚２μｍ程度に対して２Ｖ程度電圧を印加しても圧電効果は示さない。一方、（００１）配向している組織（ｃ軸配向）は圧電効果を示す。交流電圧印加処理により、（００１）配向している組織の割合が増大すれば、圧電効果を示す組織の割合が増大することになるので、圧電定数ｄ３１が増大する。
【００３２】
図５は、本実施形態との比較のため、ＭＥＭＳ構造体２０のエッチング後（図２（ｃ））に交流電圧印加処理を行い、その後で支持基板１０のエッチングを行った場合の強誘電ヒステリシスループを示す。この比較例に示すように、ＭＥＭＳ構造体２０のエッチング処理後（図５（ａ））に、８０Ｖで交流電圧印加処理を行うと、図５（ｂ）に示すように、残留分極値Ｐｒが増加するが（図４の右欄と同様）、その残留分極値Ｐｒは、支持基板１０のエッチング後には、図５（ｃ）に示すように大幅に低下していることがわかる。その後、再度交流電圧印加処理をしても、図５（ｄ）に示すように残留分極値Ｐｒは初回の交流電圧印加処理後の状態（図５（ｂ））には回復せず、分極の対称性も失われる。
上記のように、残留分極値が低下するのは（図５（ｃ））、支持基板１０の成形時の加熱、プラズマダメージに起因する。圧電現象は、電圧に追従して分極の向きが変わること、あるいは加えられた力に対して分極の向きが変わることによって発現し、圧電特性は、c軸配向性の向上に加えて、分極の向き（イオンシフトの向き）が揃っている必要がある。
したがって、支持基板１０成形時の熱やプラズマによって電荷がＰＺＴ薄膜２１の結晶内に貼りついて、イオンシフトができなくなると（分極のピンニング）、それによって分極が凍結されるので、圧電特性が低下してしまう。
以上から、支持基板１０の成形時の加熱、プラズマダメージに由来する分極の凍結による圧電特性の低下を避けるために、交流電圧印加処理は、支持基板１０のエッチングを行って、圧電ＭＥＭＳデバイス１の成形が完了したチップ状態で行う方が良いといえる。
【００３３】
続いて、本実施形態の圧電ＭＥＭＳデバイス１の動作を確認する。図６は、ＰＺＴ薄膜２１に数Ｖ（Peak-to-peak value）の交流駆動電圧を印加したときのマイクロカンチレバー２２の先端（自由端）の変位量を示している。駆動電圧の周波数は１ｋＨｚである。
８０Ｖで交流電圧印加処理された本実施形態の圧電ＭＥＭＳデバイス１のデータは白い三角（△）でプロットし、３０Ｖで交流電圧印加処理したときのデータは黒い丸（●）でプロットしている。また、交流電圧印加処理しないときのデータを白い丸（○）でプロットしている。
【００３４】
図６に示すように、マイクロカンチレバー２２の先端の変位量は、駆動電圧の上昇に比例して大きくなる。ここで、交流電圧印加処理しないとき（○）よりも交流電圧印加処理をしたとき（●および△）の方が駆動電圧に対する変位量の増加率が大きい。変位量の増加率は、３０Ｖで交流電圧印加処理したとき（●）よりも８０Ｖで交流電圧印加処理したとき（△）の方が大きい。
【００３５】
図６に示す動作結果は、図４に示す配向特性と一致している。仮に、交流電圧印加処理によってＰＺＴ薄膜２１に亀裂（マイクロクラック）が生じているなら、配向特性が向上したとしても、亀裂に起因して、図６に示される変位がずっと小さくなる筈である。先端変位量が印加電圧の上昇に比例して大きくなることに基づいて、亀裂が生じていないと推察される。
亀裂が生じないのは、マイクロカンチレバー２２のレバー先端部２２ＢにＰＺＴ薄膜２１が設けられることにより、ＰＺＴ薄膜２１に対する拘束力が、支持基板１０によりＰＺＴ薄膜２１が支持される場合と比べて大幅に低減されるためである。マイクロカンチレバー２２の厚みは、ＰＺＴ薄膜２１の厚みの約６倍に過ぎず、その柔軟性により、主としてレバー先端部２２Ｂが、交流電圧印加処理で結晶配向性を変化させたときのＰＺＴ薄膜２１の歪みに追従して変形できる。そのため、ＰＺＴ薄膜２１には亀裂が生じない。
【００３６】
図６に示す駆動電圧に対する変位量から求められた横方向圧電定数ｄ３１の値も、交流電圧印加処理しないとき（○）は−１３ｐｍ／Ｖであるのに対し、３０Ｖで交流電圧印加処理したとき（●）は−２４ｐｍ／Ｖ、８０Ｖで交流電圧印加処理したとき（△）は−４２ｐｍ／Ｖと、その絶対値が大きくなる。この圧電定数ｄ３１は、マイクロカンチレバー２２の変位量に比例する。
以上で説明したように、駆動電圧に対する変位量増加率の増大、および圧電定数ｄ３１の増大により、マイクロカンチレバー２２の駆動性能および駆動精度を高くすることが可能となる。
【００３７】
以上より、圧電ＭＥＭＳデバイス１の動作面からも、交流電圧印加処理によって圧電特性が向上することが確認できた。
【００３８】
本実施形態によれば、ＰＺＴ薄膜２１の厚みとそれ程変わらない厚みのＭＥＭＳ構造体２０によりＰＺＴ薄膜２１を支持し、それによって交流電圧印加処理時のＰＺＴ薄膜２１の応力が緩和されることにより、ＰＺＴ薄膜２１に亀裂が生じるのを回避できる。したがって、信頼性を確保しつつ、圧電特性を向上させることができる。
なお、ＭＥＭＳ構造体２０は、その機能に応じて形態が種々に変わり、支持基板１０への支持形態も、両持ち支持や、他の支持形態をとる場合がある。そのようなＭＥＭＳ構造体２０の形態、支持形態によらず、ＭＥＭＳ構造体２０において少なくとも機能部にＰＺＴ薄膜２１が設けられることにより、上記同様に、ＰＺＴ薄膜２１に対する拘束力が低減されるので、ＰＺＴ薄膜２１に亀裂を生じさせることなく圧電特性を向上させることができる。
さらに、本実施形態のテトラ組成のＰＺＴ薄膜２１の膜厚が１．７μｍで、交流電圧印加処理時の印加電圧が８０Ｖであることにより、テトラ組成のＰＺＴ薄膜の範疇では、交流電圧印加処理時の印加電圧を膜厚１μｍあたり±５０Ｖ以上とすることにより、圧電薄膜のｃ軸配向性をより確実に高めることができる。
【００３９】
次に、交流電圧印加処理の電圧の最適化について検討する。
以下では、図７に示す圧電ＭＥＭＳデバイスとしてのセンサ・アクチュエータ集積化マイクロカンチレバー３を用いる。
なお、既に説明した構成と同様の構成には同じ符号を付している。
センサ・アクチュエータ集積化マイクロカンチレバー３は、センサ本体３Ａと、センサ本体３Ａを支持する支持基板３Ｂとを備えている。
支持基板３Ｂは、上述の支持基板１０と同様の材料、同様の厚みで、矩形状の枠体に形成されている。
【００４０】
センサ本体３Ａは、半導体微細加工プロセスにより作製される機械要素を含むＭＥＭＳ構造体としてのマイクロカンチレバー３０と、マイクロカンチレバー３０に設けられる検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２と、を備えている。これらの検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２は、互いに接触しないように間隔をおいて形成されている。
検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２の各々は、個別に上部電極１４１および下部電極１３１が設けられることで、圧電体を２枚の電極で挟んだ圧電素子構造をそれぞれ構成している。
マイクロカンチレバー３０は、支持基板３Ｂに片持ち支持されており、支持基板３Ｂの一辺に沿って支持面３Ｓ上に支持される端子部３０Ｂと、端子部３０Ｂから支持面３Ｓを超えて延在し、支持基板３Ｂ内周の矩形状の開口３Ｃ内に配置される細長い変位検知部３０Ｃとを有している。
マイクロカンチレバー３０の厚みは、検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２の厚みの０．５〜５０倍とされており、例えば１〜５０μｍ程度とされている。
端子部３０Ｂの中央には、検出用ＰＺＴ薄膜３１の上部電極１４１および下部電極１３１から電圧を取り出すための検出用端子３０１が設けられている。
端子部３０Ｂの両端には、駆動用ＰＺＴ薄膜３２の上部電極１４２および下部電極１３２に電圧を印加するための駆動用端子３０２が設けられている。
【００４１】
検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２は、上記のＰＺＴ薄膜２１と同様に形成されている。
駆動用ＰＺＴ薄膜３２は、変位検知部３０Ｃの長さ方向に沿ってＵ字状に形成されている。
検出用ＰＺＴ薄膜３１は、駆動用ＰＺＴ薄膜３２の両腕の間に配置されている。
【００４２】
センサ・アクチュエータ集積化マイクロカンチレバー３は、マイクロカンチレバー３０に生じる変位を検出用ＰＺＴ薄膜３１によって電圧として検出する。
ここで、上記の圧電ＭＥＭＳデバイス１と同様に、マイクロカンチレバー３０の変位量は、駆動用ＰＺＴ薄膜３２の圧電定数ｄ３１に比例している。また、マイクロカンチレバー３０の変位量が同じであれば、検出用ＰＺＴ薄膜３１の圧電定数ｄ３１が高いほうが高い電圧を生じさせるので、変位量に対する感度（検出精度）が高くなる。
このセンサ・アクチュエータ集積化マイクロカンチレバー３の圧電特性を確認するために、駆動用ＰＺＴ薄膜３２に電圧を印加してマイクロカンチレバー３０の全体を振動させ、そのときの振動変位を検出用ＰＺＴ薄膜３１からの出力電圧に基づいてモニタリングする。
【００４３】
センサ・アクチュエータ集積化マイクロカンチレバー３は、上記の圧電ＭＥＭＳデバイス１の製造手順と同様に、支持基板３Ｂのエッチング、マイクロカンチレバー３０の母材のエッチング、および交流電圧印加処理を経て製造される。
ここで、交流電圧印加処理の電圧を導くため、交流電圧印加処理時の印加電圧を２０Ｖ〜９０Ｖの範囲で変更して複数の試料を得る。
それらの試料に対するＸ線回析に基づいて、図８に、検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２の（００１）配向成分（ｃ軸配向成分）の割合（Ｖｃ）と、ａ軸およびｃ軸の格子定数とを示す。
（００１）配向成分の割合Ｖｃは、交流電圧が５０Ｖまではあまり変化がないが、５０Ｖ以上では増加する。Ｖｃは、５０Ｖ以上では急激に増加している。
また、ｃ軸の格子定数も５０Ｖ以上では増加する。
【００４４】
一方、図９に基づいて、センサ・アクチュエータ集積化マイクロカンチレバー３の動作を確認する。
図９には、５Ｖ、共振周波数（ここでは２．２ｋＨｚ）の正弦波駆動電圧を印加して試料（センサ・アクチュエータ集積化マイクロカンチレバー）Ａ、試料Ｂ、および試料Ｃを振動させたときのマイクロカンチレバー３０の先端変位量、および検出用ＰＺＴ薄膜３１の出力電圧が交流電圧に応じて変化する様子が示されている。なお、試料Ａ，Ｂ，Ｃおよび図１０の試料Ｄ，Ｅはすべて、同一のウエハ上から抽出されている。
図９に示す先端変位量、出力電圧は、ＰＺＴ薄膜３１，３２の結晶格子内の分極状態を反映しており、先端変位量は、駆動用ＰＺＴ薄膜３２の圧電定数ｄ３１に比例し、出力電圧は、駆動用ＰＺＴ薄膜３２の圧電定数ｄ３１および検出用ＰＺＴ薄膜３１の圧電定数ｄ３１の積に比例する。すなわち、先端変位量および出力電圧のいずれも圧電定数ｄ３１に比例する量なので、それら先端変位量および出力電圧を測定することで交流電圧印加処理の最適化に繋がる。
先端変位量および出力電圧のいずれも、交流電圧が２０Ｖと３０Ｖの間で急激に上昇し、約６０Ｖで最大となるが、それ以上の交流電圧では減少する。検出用ＰＺＴ薄膜３１の出力電圧は、６０Ｖを超えると急激に減少する。
【００４５】
図８で示したように交流電圧を大きくするほど、（００１）配向成分の割合Ｖｃが増加し続けるにも関わらず、図９に示すように、先端変位量、出力電圧のいずれも、約６０Ｖを最大として減少に転じる。
その理由は、図１０に示す誘電損失の増加が原因であると考えられる。
試料Ｄおよび試料Ｅに基づいて得られた誘電損失は、６０Ｖ以下の交流電圧では０．０２程度で、ＰＺＴ薄膜としては標準的な値であるが、交流電圧が６０Ｖと８０Ｖとの間で急激に増加する。なお、７０Ｖのときの誘電損失は図１０の欄外の正の値をとる。
【００４６】
図１０に示すように誘電損失が増加するのは、マイクロカンチレバー３０の端子部３０Ｂが支持基板１０に支持されているので、その部分の支持基板１０が検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２に与える拘束力により、交流電圧印加処理時に検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２に亀裂が生じているためと考えられる。
交流電圧印加処理時の印加電圧が小さければ、結晶配向性の変化、検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２の応力も小さいが、印加電圧の上昇により結晶配向性の変化が大きくなり、検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２の応力が大となると、圧電薄膜に対する拘束力が増して亀裂を生じる。
【００４７】
以上の検討により、本実施形態で用いた試料によると、交流電圧印加処理時の印加電圧は、約４０Ｖ〜約６０Ｖが好適である。すなわち、交流電圧印加処理では、圧電薄膜に亀裂を生じさせない限度で、できるだけ大きい交流電圧を圧電薄膜に印加するのが好ましい。それにより、信頼性を確保しながら、圧電特性を大きく向上させることができる。
【００４８】
次に、検出用ＰＺＴ薄膜３１および駆動用ＰＺＴ薄膜３２に対する支持基板１０の拘束力を極力排除できる構造を示す。
図１１（ａ）に示す圧電ＭＥＭＳデバイス４は、デバイス本体４Ａと、デバイス本体４Ａを支持する支持基板４Ｂとを備えている。
デバイス本体４Ａは、ＭＥＭＳ構造体４０と、ＰＺＴ薄膜２１とを有している。なお、既に説明した構成と同様の構成には同じ符号を付している。
【００４９】
ＭＥＭＳ構造体４０は、支持基板４Ｂの支持面４Ｓ上に支持される矩形状の端子部４１と、端子部４１から垂直に支持面４Ｓを超えて延在する構造体本体４２とを有している。構造体本体４２の全体と、端子部４１の中央部４１Ａに重なるように、ＰＺＴ薄膜２１がＭＥＭＳ構造体４０に設けられている。
端子部４１は、中央部４１Ａと、中央部４１Ａの両側に連続し、支持基板４Ｂの支持面４Ｓに対向する対向部４１Ｂ，４１Ｃとを有している。
ここで、支持基板４Ｂは、中央部４１Ａに対応する部分が厚み全体に亘りエッチングにより除去されている。端子部４１は、支持基板４Ｂの除去により形成された空間Ｓの上方で、支持基板４Ｂの空間Ｓを挟んで対向する部分Ｐ１，Ｐ２に架け渡されている。
【００５０】
上記構造によれば、電圧の印加や取り出しのためにＰＺＴ薄膜２１が端子部４１の中央部４１Ａに延出していても、その中央部４１Ａの下側には支持基板４Ｂの支持面４Ｓが存在せず、ＰＺＴ薄膜２１の全体がＭＥＭＳ構造体４０により支持される。そうすると、支持基板４Ｂによる拘束力をなくし、ＰＺＴ薄膜２１に対する拘束力を最小限にできるので、ＰＺＴ薄膜２１に亀裂が生じるのをより確実に防止できる。
【００５１】
ＭＥＭＳ構造体４０を支持基板４Ｂにより支持できる限り、支持基板４Ｂが除去される範囲、形状は任意である。
図１１（ｂ）に示す例では、端子部４１の中央部４１Ａの下側が支持基板４Ｂに接触しないように、支持基板４Ｂを支持面４Ｓから所定の深さだけ掘り下げるように除去している。この構成も、ＰＺＴ薄膜２１に対する拘束力を小さくできるので、本発明に包含される。
【００５２】
〔第２実施形態〕
次に、本発明の第２実施形態に係る圧電ＭＥＭＳデバイスおよびその製造方法について説明する。
上記の第１実施形態では、基準電位である０Ｖに対して正負に反転しながら大きさが変化する交流電圧を印加する処理（交流電圧印加処理）によりＰＺＴ薄膜のｃ軸配向性を向上させるが、第２実施形態では、基準電位に対する正負のいずれか片側において大きさが変化する電圧を印加する処理によりＰＺＴ薄膜のｃ軸配向性を向上させる。
以下では、正負いずれかの単一極の（ユニポーラ）範囲内で大きさが変化する電圧をＰＺＴ薄膜に印加する処理のことをユニポーラポーリングと称し、これに対して上記第１実施形態で行われる交流電圧印加処理（交流電圧印加処理）と同様に、正負の両極性に符号が反転する電圧を印加することをバイポーラポーリングと称する。
また、直流電圧をＰＺＴ薄膜に印加する処理のことを直流ポーリングと称する。
ポーリングは、電場を印加することにより、電場を取り去った後に残留する残留分極を与える処理をいう。
【００５３】
第２実施形態の圧電ＭＥＭＳデバイスは、交流電圧印加処理（交流電圧印加処理）に代えてユニポーラポーリングを行うことを除いて、第１実施形態の圧電ＭＥＭＳデバイス１（図１）と同様に構成されている。
つまり、第２実施形態の圧電ＭＥＭＳデバイスも、ＭＥＭＳ構造体２０およびＰＺＴ薄膜２１を有するデバイス本体２と、支持基板１０とを備えている（図１参照）。
ＰＺＴ薄膜２１の組成としては、第１実施形態と同様、例えばＭＰＢ（Morphotropic Phase Boundary）組成（Ｚｒ／Ｔｉ＝５２／４８）、テトラ組成（Ｚｒ／Ｔｉ＝３０／７０）を採用することができる。
【００５４】
また、第２実施形態の圧電ＭＥＭＳデバイスは、図２を参照して説明した製造ステップ（（ａ）積層ステップ、（ｂ）圧電薄膜成形ステップ、（ｃ）積層体成形ステップ、（ｄ）支持基板成形ステップ）により、第１実施形態の圧電ＭＥＭＳデバイス１と同様に成形される。
その後、ＰＺＴ薄膜２１に、基準電位（０Ｖ）に対して符号が反転しない範囲内で大きさが変化する電圧を印加する処理を実施することにより（ユニポーラポーリングステップ）、本実施形態の圧電ＭＥＭＳデバイスを製造することができる。
【００５５】
以下では、バイポーラポーリング、および直流ポーリングを行った場合と比較しながら、ユニポーラポーリングによる圧電特性向上の効果について説明する。
ここで、図１２（ａ）に下向きの矢印のＥｆ１で示すように、ＰＺＴ薄膜２１から支持基板１０に向かう電場を発生させる電圧を正の電圧と定義する。このとき、ＰＺＴ薄膜２１に電源として接続される電圧印加装置のグランドが下部電極１３に接続される。  一方、図１２（ｂ）に上向きの矢印のＥｆ２で示すように、支持基板１０からＰＺＴ薄膜２１に向かう電場を発生させる電圧を負の電圧と定義する。このとき、電圧印加装置のグランドが上部電極１４に接続される。
【００５６】
図１３（ａ）（ｂ）はそれぞれ、バイポーラポーリング、ユニポーラポーリングにおける電圧波形の例を示す。また、図１３（ｃ）は、直流ポーリングにおける電圧を示す。
図１３（ａ）は、第１実施形態のバイポーラポーリング（交流電圧印加処理）において印加することができる電圧の波形を示す。印加電圧は、０Ｖに対して正負に反転しながら大きさが変化する交流電圧である。
ここでは、電圧値が正の値および負の値をとり一巡する１周期が０．００１秒となる１ｋＨｚの交流電圧を１周期ずつ、所定の時間（０．１秒）をおいて１０回繰り返して印加する。このように間欠的に印加されると、波形は、短時間で急激に変化するパルス状となる。
最初のパルスの印加開始時から最後のパルスの印加終了時までの所要時間は１秒である。
印加電圧の波形は、図示した三角波に限らず、正弦波、矩形波、鋸波などであってよい。
印加電圧は、ＰＺＴ薄膜２１の膜厚を考慮して定めることができる。
【００５７】
図１３（ｂ）は、本実施形態のユニポーラポーリングにおいて印加することができる電圧波形を示す。印加電圧は、０Ｖに対して片側のみで、時間（ｔ）の経過により大きさが次第に変化する。
ここでは、図１２（ａ）に示す極性で電圧を印加することにより、正の側のみで電圧値が変化する。また、電圧値が０Ｖから漸増した後、漸減して０Ｖに戻る１周期が０．００１秒となる１ｋＨｚの電圧を１周期ずつ、所定の時間（０．１秒）をおいて１０回繰り返して印加する。このように間欠的に印加されると、波形は、短時間で急激に変化するパルス状となる。
最初のパルスの印加開始時から最後のパルスの印加終了時までの所要時間は１秒である。
印加電圧の波形は、図示した三角波に限らず、正弦波、矩形波、鋸波などであってよい。
印加電圧は、ＰＺＴ薄膜２１の分極の向きが反転するときの電場（電界）の大きさである抗電界以上にピーク値が達するように設定される。
【００５８】
図１３（ｃ）は、直流電圧を印加する直流ポーリングを示す。印加電圧は、若干変動するにせよ、定められた設定値に維持され、符号も変化しない。
ここでは、図１２（ａ）に示す極性で電圧を印加することにより、正の直流電圧を所定の時間（５分間）連続して印加する。
印加電圧は、電極間が絶縁破壊して放電することによりＰＺＴ薄膜２１を機械的に破壊させない最大の電圧値に設定される。ここでは２０Ｖである。
【００５９】
図１３（ａ）〜（ｃ）に示す各ポーリングによりＰＺＴ薄膜２１に残留する分極の向きを図１４に矢印ＰＶａ〜ＰＶｃで模式的に示す。
分極の向きは、上記で定義した電圧の向きによって定まる。
電圧が正から負へと切り替わる上記のバイポーラポーリングによれば、サイクルの最後の電圧が負であることにより、支持基板１０からＰＺＴ薄膜２１へと向かう向きの残留分極ＰＶａがＰＺＴ薄膜２１に与えられる。なお、電圧が負から正へと切り替わるバイポーラポーリングによれば、分極の向きは逆となる。  また、正の範囲で変化するパルスを印加するユニポーラポーリングによれば、ＰＺＴ薄膜２１から支持基板１０へと向かう向きの残留分極ＰＶｂがＰＺＴ薄膜２１に与えられる。
そして、正の直流電圧を印加する直流ポーリングによれば、ＰＺＴ薄膜２１から支持基板１０へと向かう向きの残留分極ＰＶｃがＰＺＴ薄膜２１に与えられる。
【００６０】
本実施形態の圧電ＭＥＭＳデバイスは、図１３（ｂ）に示すユニポーラポーリングを支持基板１０の成形後に行うことによって完成される。
ここで、本実施形態の圧電ＭＥＭＳデバイスのＰＺＴ薄膜２１がテトラ組成である場合（図１５（ａ））と、ＭＰＢ組成である場合（図１５（ｂ））とのそれぞれについて、バイポーラポーリングおよび直流ポーリングを行った場合と比較しながら、圧電ＭＥＭＳデバイスの性能を検証する。
図１５（ａ）（ｂ）は、ポーリングが完了した圧電ＭＥＭＳデバイスのＰＺＴ薄膜２１に交流駆動電圧を印加したときのマイクロカンチレバー２２の先端（自由端）の変位量と、駆動電圧との関係から求めた圧電定数ｄ３１のポーリング電圧に対する依存性を示す。駆動電圧は２Ｖ（Peak-to-peak value）で、駆動周波数は８００Ｈｚである。その駆動周波数は、圧電ＭＥＭデバイスの共振周波数（例えば１０ｋＨｚ）に対して極めて低い。
上述したように、圧電定数ｄ３１はマイクロカンチレバー２２の変位量に比例しており、圧電定数ｄ３１の値を大きくすることにより、マイクロカンチレバー２２の性能を高くすることが可能となる。
【００６１】
図１５（ａ）（ｂ）における記号を説明する。
バイポーラポーリングを行ったデバイスのデータ（ＢＰ−Ｐ）は白い丸（○）でプロットされている。
直流ポーリングを、図１２（ａ）のＥｆ１（下向き↓）に対応する正電圧で行ったデバイスのデータ（ＤＣ−Ｐ↓）は、破線でプロットされている。
直流ポーリングを、図１２（ｂ）のＥｆ２（上向き↑）に対応する負電圧で行ったデバイスのデータ（ＤＣ−Ｐ↑）は、一点鎖線でプロットされている。
ユニポーラポーリングを、図１２（ａ）のＥｆ１（下向き↓）に対応する正電圧で行ったデバイスのデータ（ＵＰ−Ｐ↓）は、白い三角（▽）でプロットされている。
ユニポーラポーリングを、図１２（ｂ）のＥｆ２（上向き↑）に対応する負電圧で行ったデバイスのデータ（ＵＰ−Ｐ↑）は、黒い三角（▲）でプロットされている。
【００６２】
まず、図１５（ａ）に示すテトラ組成の場合について説明する。
直流ポーリングにより得られるｄ３１は、正電圧印加の場合（ＤＣ−Ｐ↓）で約４０ｐｍ／Ｖ、負電圧印加の場合（ＤＣ−Ｐ↑）で約３０ｐｍ／Ｖである。ここで、直流ポーリングでは、印加電圧が大きいほど、圧電特性向上の効果が高い。そのため、上述のように、絶縁破壊により放電を生じさせない最大の電圧（２０Ｖ）を印加している。これは図１５（ｂ）に示すＭＰＢ組成の場合も同様である。
さて、バイポーラポーリング（ＢＰ−Ｐ）により得られるｄ３１の最大値は、ポーリング時の印加電圧が５０〜６０Ｖの範囲において約４０ｐｍ／Ｖであり、直流ポーリングの場合の値を上回っている。
さらに、ユニポーラポーリング（ＵＰ−Ｐ）により得られるｄ３１は、正電圧印加の場合（ＵＰ−Ｐ↓）も負電圧印加の場合（ＵＰ−Ｐ↑）も、バイポーラポーリングの場合の値を上回り、約５０ｐｍ／Ｖである。バイポーラポーリングと同様に、ｄ３１は、ポーリング時の印加電圧が５０〜６０Ｖの範囲において最大値を示す。
以上より、テトラ組成の場合、ユニポーラポーリングにより、直流ポーリングおよびバイポーラポーリングと比較して高い性能が得られること、そして、実験の範疇では、適正なユニポーラポーリング電圧は５０〜６０Ｖであることがわかる。
本実施形態において、テトラ組成のＰＺＴ薄膜２１の膜厚が１．７μｍであることにより、テトラ組成の場合、ユニポーラポーリング時の印加電圧を膜厚１μｍあたり２０〜４０Ｖの範囲にすることにより、圧電薄膜内部にクラックを形成することなくｃ軸配向性をより確実に高めることができる。
【００６３】
次に、ＭＰＢ組成の場合について説明する。
直流ポーリングにより得られるｄ３１は、正電圧印加の場合（ＤＣ−Ｐ↓）で約８０ｐｍ／Ｖ、負電圧印加の場合（ＤＣ−Ｐ↑）で約６５ｐｍ／Ｖである。
それに対して、バイポーラポーリング（ＢＰ−Ｐ）により得られるｄ３１は、ポーリング時の印加電圧が増加するほど大きくなる傾向を示すが、最大でも約５０ｐｍ／Ｖに留まる。
一方、ユニポーラポーリング（ＵＰ−Ｐ）により得られるｄ３１は、正電圧印加の場合（ＵＰ−Ｐ↓）で最大約１１０ｐｍ／Ｖ、負電圧印加の場合（ＵＰ−Ｐ↑）で最大約９０ｐｍ／Ｖにまで到達する。正電圧印加の場合も負電圧印加の場合も、ｄ３１は、ポーリング時の印加電圧が増加するほど大きくなる傾向を示す。そして、ユニポーラポーリングによるｄ３１は、バイポーラポーリングによるｄ３１をポーリング電圧の全体に亘り上回っており、直流ポーリングによるｄ３１も広い電圧範囲において上回っている。
以上より、ＭＰＢ組成の場合においても、ユニポーラポーリングにより、直流ポーリングおよびバイポーラポーリングと比較して高い性能が得られること、そして、実験の範疇では、適正なユニポーラポーリング電圧は８０〜１００Ｖであることがわかる。
本実施形態において、ＭＰＢ組成のＰＺＴ薄膜２１の膜厚が１．９μｍであることにより、ＭＰＢ組成の場合、ユニポーラポーリング時の印加電圧を膜厚１μｍあたり３０Ｖ以上とすることにより、圧電薄膜のｃ軸配向性をより確実に高めることができる。テトラ組成の場合と異なり、ＭＰＢ組成はｃ軸配向性の向上による体積変化が小さいため、印加電圧を高くしてもクラック形成はしにくい。このため、絶縁破壊しない範囲で、できるだけ印加電圧を高くすることが望ましい。
【００６４】
ここで、１００Ｖでバイポーラポーリング（ＢＰ−Ｐ）を行った後、正電圧で直流ポーリングを行うと、ｄ３１が１００ｐｍ／Ｖ弱にまで増大した。しかし、バイポーラポーリングに要する１秒に加えて、直流ポーリングに要する５分間の処理時間を必要とする。
【００６５】
したがって、本実施形態のようにユニポーラポーリングを行うことにより、直流ポーリングに要する分オーダーの時間から１秒以下にまで分極処理に要する時間を大幅に短縮しながらも、直流ポーリングを上回る圧電特性の向上を図ることができる。
【００６６】
また、本実施形態の圧電ＭＥＭＳデバイスは、第１実施形態の圧電ＭＥＭＳデバイス１と同様に、ＭＥＭＳ構造体２０によりＰＺＴ薄膜２１を支持しており、それによってユニポーラポーリング時のＰＺＴ薄膜２１の応力が緩和されるので、ＰＺＴ薄膜２１に亀裂が生じるのを回避できる。したがって、信頼性を確保しつつ、圧電特性を向上させることができる。
【００６７】
さらに、第１実施形態と同様に、支持基板１０を成形した後で、ＰＺＴ薄膜２１にポーリングを行うことにより、支持基板１０の成形時の加熱、プラズマダメージに由来する分極の凍結により圧電特性が低下することなく、ユニポーラポーリングによって高められた圧電特性を維持することができる。
【００６８】
第２実施形態に係るユニポーラポーリングは、図９を参照して説明したセンサ・アクチュエータ集積化マイクロカンチレバー３や、図１１（ａ）（ｂ）に示した圧電ＭＥＭＳデバイス４にも適用することができる。
【００６９】
第１実施形態で説明した交流電圧印加処理（バイポーラポーリングに同じ）、および第２実施形態で説明したバイポーラポーリングおよびユニポーラポーリングにおいて、印加電圧の大きさ、極性（正負）、周波数、電圧を印加する時間（周期の数）、さらに間欠的に電圧を印加する場合は、隣り合うパルスとパルスとの間の電圧が印加されない時間（電圧非印加時間）、パルスの繰り返し数などについては、任意に定めることができる。
印加電圧の周波数は、１００Ｈｚ以上であることが好ましい。ＰＺＴ薄膜２１が追従可能な周波数（例えば１０ＭＨｚ）を目処に、周波数の上限を決めることができる。
また、電圧を印加する周期の数は、１〜１００程度であることが好ましい。
例えば、１００Ｈｚの電圧を１０サイクル分、サイクル間に０．０５秒の時間をおいて印加すると、１．４５秒のポーリング所要時間を実現できる。
ここで、バイポーラポーリングおよびユニポーラポーリングにおいて、印加電圧の周期性は必ずしも必要ではない。
また、図１３（ａ）（ｂ）のようにパルス状に（間欠的に）電圧を印加するのではなく、連続した任意の波形（正弦波、三角波、矩形波、のこぎり波等）で間断なく電圧を印加することもできる。
例えば、１００Ｈｚの電圧を１０周期分、連続して印加すると、１秒のポーリング所要時間を実現できる。このように連続して電圧を印加しても、０．１秒の時間間隔をおいて電圧を印加する場合と同様の効果が得られる。
間欠的に電圧を印加する場合、上述のように一定の時間間隔で電圧を印加するのではなく、不規則な時間間隔で電圧を印加してもよい。
【００７０】
本発明の圧電薄膜としては、上記第１、第２実施形態で例示したＰＺＴの他、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、タングステン酸ナトリウム（ＮａｘＷＯ３）、酸化亜鉛（ＺｎＯ、Ｚｎ２Ｏ３）、ニオブ酸ナトリウムカリウム（(Ｋ，Ｎａ)ＮｂＯ３）、ビスマスフェライト（ＢｉＦｅＯ３）なども用いることができる。
ここで、バイポーラポーリングおよびユニポーラポーリングは、例えばビスマスフェライトのようにリーク電流が大であるために直流ポーリングが難しい圧電薄膜にも適用し易いので、幅広い応用が期待できる。
【００７１】
本発明で行う電圧印加処理は、パルスや交流電圧を印加するのであれば、直流電圧を印加するポーリングよりも高い電圧を印加しても絶縁破壊が起こらないことに基づいている。
パルスや交流電圧であれば、絶縁破壊を起こすことなく、抗電界以上の高い電圧をも印加可能となるので、圧電薄膜をより確実に、短時間でポーリングすることが可能となる。
抗電界以上の電圧を印加する場合、第１実施形態で述べた交流電圧印加処理、第２実施形態で述べたバイポーラポーリングおよびユニポーラポーリングにおいて、１回（１サイクル）限りの印加であっても、結晶構造に変化を及ぼし、圧電特性を向上させることができる。勿論、数回、あるいは１０回程度、回数を重ねることにより、効果がより確実となる。
抗電界未満の電圧を印加する場合は、効果を確実に発現させるために、例えば、１０〜５００回程度、回数を重ねることが好ましい。
【００７２】
１回（サイクル）のみポーリングした場合のデータを図１６（ａ）に示す。
ここでは、直径３００μｍのドット状テトラ組成のＰＺＴ薄膜２１の圧電定数ｄ３３について測定した。なお、圧電定数ｄ３３と上記の圧電定数ｄ３１とは基本的に比例関係にある。
図１６（ａ）の左のグラフは、４０Ｖの交流パルスにてバイポーラポーリングしたＰＺＴ薄膜２１に対して３０Ｖの交流駆動電圧を印加した際の圧電ＭＥＭＳデバイスの変位量を示す。駆動電圧が正であるときの変位量に対応する圧電定数ｄ３３＋は９２．７（単位は［pm/V］、以下同様）であり、駆動電圧が負であるときの変位量に対応する圧電定数ｄ３３−は−９５．４である。
図１６（ａ）の右のグラフは、バイポーラポーリング時のパルス電圧が６０Ｖである点だけが左のグラフと相違する。圧電定数ｄ３３＋は１６６．２であり、圧電定数ｄ３３−は−１８５．９である。
その他、５０Ｖ、７０Ｖのパルスでバイポーラポーリングした場合に、図１６（ａ）の表に示すｄ３３＋およびｄ３３−が得られた。
【００７３】
図１６（ａ）と同様のＰＺＴ薄膜２１に対して、１０回分のパルスをポーリングした場合のデータを図１６（ｂ）に示す。
図１６（ｂ）の左のグラフに示すように、４０Ｖの交流パルスにてバイポーラポーリングしたＰＺＴ薄膜２１に対して３０Ｖの交流駆動電圧を印加した際に得られた圧電定数ｄ３３＋は８９．４であり、圧電定数ｄ３３−は−１０９．３である。
図１６（ｂ）の右のグラフは、バイポーラポーリング時のパルス電圧が６０Ｖである点だけが左のグラフと相違する。圧電定数ｄ３３＋は１６８．７であり、圧電定数ｄ３３−は−２１８．０である。
その他、５０Ｖ、７０Ｖのパルスでバイポーラポーリングした場合に、図１６（ｂ）の表に示すｄ３３＋およびｄ３３−が得られた。
以上より、１回限りのパルスを印加した場合であっても（図１６（ａ））、１０回分のパルスを印加した場合（図１６（ｂ））とほぼ同様の結果が得られることがわかる。
なお、ユニポーラパルスをポーリングする場合についても、上記の図１６（ａ）および（ｂ）と同様の傾向を示す。
【００７４】
上記以外にも、本発明の主旨を逸脱しない限り、上記実施形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
【００７５】
本発明の圧電ＭＥＭＳデバイスは、例えばセンサ業界、印刷業界、無線センサ業界などの各種の産業分野において、ジャイロ、インクジェットヘッド、ＲＦ−ＭＥＭＳスイッチ、リレースイッチ、無線センサ端末起動スイッチ、振動発電素子などに広く利用できる。
その他に、データ記憶装置の書き込み／読み込みヘッドが有する強誘電体メモリの記録層の微小領域に電圧を印加するカンチレバーも、本発明の適用先として例示できる。
【符号の説明】
【００７６】
１      圧電ＭＥＭＳデバイス
２      デバイス本体
３      センサ・アクチュエータ集積化マイクロカンチレバー
３Ａ    センサ本体
３Ｂ    支持基板
３Ｃ    開口
３Ｓ    支持面
４      圧電ＭＥＭＳデバイス
４Ａ    デバイス本体
４Ｂ    支持基板
４Ｓ    支持面
１０    支持基板
１０Ｓ  支持面
１１，１２  酸化膜
１３    下部電極
１４    上部電極
２０    ＭＥＭＳ構造体
２１    ＰＺＴ薄膜（圧電薄膜）
２２    マイクロカンチレバー
２２Ａ  レバー基端部（被支持部）
２２Ｂ  レバー先端部（機能部）
３０    マイクロカンチレバー
３０Ｂ  端子部（被支持部）
３０Ｃ  変位検知部（機能部）
３１    検出用ＰＺＴ薄膜
３２    駆動用ＰＺＴ薄膜
４０    ＭＥＭＳ構造体
４１    端子部（被支持部）
４１Ａ  中央部（フロート部）
４１Ｂ，４１Ｃ  対向部
４２    構造体本体（機能部）
１３１，１３２  下部電極
１４１，１４２  上部電極
２２０  母材
３０１  検出用端子
３０２  駆動用端子
Ｐ１，Ｐ２  部分
Ｓ      空間
【図１】
2014187362.tif 000003
【図２】
2014187362.tif 000004
【図３】
2014187362.tif 000005
【図４】
2014187362.tif 000006
【図５】
2014187362.tif 000007
【図６】
2014187362.tif 000008
【図７】
2014187362.tif 000009
【図８】
2014187362.tif 000010
【図９】
2014187362.tif 000011
【図１０】
2014187362.tif 000012
【図１１】
2014187362.tif 000013
【図１２】
2014187362.tif 000014
【図１３】
2014187362.tif 000015
【図１４】
2014187362.tif 000016
【図１５】
2014187362.tif 000017
【図１６】
2014187362.tif 000018