(57)【要約】  【課題】  フライングコンデンサの使用数を低減できるチャージポンプ回路を提供する。  【解決手段】  フライングコンデンサＣｆとスイッチング回路２とを備え、スイッチング回路２が、第１相において、フライングコンデンサの第１端子に接地電位または正電位を印加し、フライングコンデンサの第２端子に第１端子より低電位の接地電位または負電位を夫々印加して、フライングコンデンサを所定の充電状態に初期化し、第２相において、第１端子に、第１相で印加した電位より低電位の接地電位または負電位を印加し、第２端子への電位印加を解除して、第２端子から負方向に昇圧された負の出力電位を出力し、第３相において、第１相の初期化を行い、第４相において、第２端子に、第３相で印加した電位より高電位の接地電位または正電位を印加し、第１端子への電位印加を解除して、第１端子から正方向に昇圧された正の出力電位を出力するように構成されている。【選択図】  図１
2014045600.tif 000002
【特許請求の範囲】
【請求項１】
フライングコンデンサと、前記フライングコンデンサの第１端子及び第２端子に各別に、所定の電位を周期的に変化させながら印加するスイッチング回路とを備え、
前記第１端子及び前記第２端子への電位印加の繰り返し周期を、順番に発生する第１相、第２相、第３相、及び、第４相の４相で形成し、
前記スイッチング回路は、
前記第１相において、前記第１端子に接地電位または正電位を印加し、前記第２端子に前記第１端子より低電位の接地電位または負電位を夫々印加して、前記フライングコンデンサを所定の充電状態に初期化する初期化動作を行い、
前記第２相において、前記第１端子に、前記第１相で印加した電位より低電位の接地電位または負電位を印加し、前記第２端子への電位印加を解除して、前記第２端子から負方向に昇圧された負の出力電位を出力する負の昇圧動作を行い、
前記第３相において、前記初期化処理を行い、
前記第４相において、前記第２端子に、前記第３相で印加した電位より高電位の接地電位または正電位を印加し、前記第１端子への電位印加を解除して、前記第１端子から正方向に昇圧された正の出力電位を出力する正の昇圧動作を行うように構成されていることを特徴とするチャージポンプ回路。
【請求項２】
前記スイッチング回路は、前記第１端子と第１出力端子間を前記正の昇圧動作時においてのみ導通させる第１出力スイッチと、前記第２端子と第２出力端子間を前記負の昇圧動作時においてのみ導通させる第２出力スイッチを備えることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記第１出力端子に出力される正の第１出力電位と、所定の第１基準電位を比較する第１比較器と、前記第２出力端子に出力される負の第２出力電位と、所定の第２基準電位を比較する第２比較器を備えることを特徴とする請求項２に記載のチャージポンプ回路。
【請求項４】
前記スイッチング回路は、前記第１比較器の判定結果に応じて、前記第４相において前記正の昇圧動作を行うか、前記正の昇圧動作を行わずに、前記第３相において行った前記初期化動作後の電位状態を維持するかの何れかを選択することを特徴とする請求項３に記載のチャージポンプ回路。
【請求項５】
前記スイッチング回路は、前記第４相において、前記正の昇圧動作を行わない場合、更に前記第２比較器の判定結果に応じて、前記第３相において行った前記初期化動作後の電位状態を維持するか、前記負の昇圧動作を行うかの何れかを選択することを特徴とする請求項４に記載のチャージポンプ回路。
【請求項６】
前記スイッチング回路は、前記第２比較器の判定結果に応じて、前記第２相において前記負の昇圧動作を行うか、前記負の昇圧動作を行わずに、前記第１相において行った前記初期化動作後の電位状態を維持するかの何れかを選択することを特徴とする請求項３〜５の何れか１項に記載のチャージポンプ回路。
【請求項７】
前記スイッチング回路は、前記第２相において、前記負の昇圧動作を行わない場合、更に前記第１比較器の判定結果に応じて、前記第１相において行った前記初期化動作後の電位状態を維持するか、前記正の昇圧動作を行うかの何れかを選択することを特徴とする請求項６に記載のチャージポンプ回路。
【請求項８】
前記スイッチング回路は、前記第１比較器及び前記第２比較器の両方の判定結果に応じて、前記第４相において、前記正の昇圧動作と、前記負の昇圧動作と、前記第３相において行った前記初期化動作後の電位状態を維持する動作の内の何れか１つの動作を選択して行うことを特徴とする請求項３に記載のチャージポンプ回路。
【請求項９】
前記スイッチング回路は、前記第１比較器及び前記第２比較器の両方の判定結果に応じて、前記第２相において、前記負の昇圧動作と、前記正の昇圧動作と、前記第１相において行った前記初期化動作後の電位状態を維持する動作の内の何れか１つの動作を選択して行うことを特徴とする請求項３または８に記載のチャージポンプ回路。
【請求項１０】
前記第２相において前記第１端子に印加する電位と前記第１相において前記第２端子に印加する電位が同じであることを特徴とする請求項１〜９の何れか１項に記載のチャージポンプ回路。
【請求項１１】
前記第４相において前記第２端子に印加する電位と前記第３相において前記第１端子に印加する電位が同じであることを特徴とする請求項１〜１０の何れか１項に記載のチャージポンプ回路。
【請求項１２】
正の入力電位を入力する第１入力端子と、負の入力電位を入力する第２入力端子と、接地電位を入力する第３入力端子の内、少なくとも前記第１入力端子と前記第２入力端子を備え、
前記スイッチング回路は、
前記第２端子と前記第１または第３入力端子間を前記正の昇圧動作時においてのみ導通させる第１スイッチと、
前記第２端子と前記第２または第３入力端子間を前記初期化動作時においてのみ導通させる第２スイッチと、
前記第１端子と前記第１または第３入力端子間を前記初期化動作時においてのみ導通させる第３スイッチと、
前記第１端子と前記第２または第３入力端子間を前記負の昇圧動作時においてのみ導通させる第４スイッチと、を備え、
前記第１スイッチの一端が前記第３入力端子と接続する場合は、前記第２スイッチの一端が前記第２入力端子と接続し、且つ、前記第３スイッチの一端が前記第１入力端子と接続し、
前記第２スイッチの一端が前記第３入力端子と接続する場合は、前記第１スイッチと前記第３スイッチの各一端が前記第１入力端子と接続し、且つ、前記第４スイッチの一端が前記第２入力端子と接続し、
前記第３スイッチの一端が前記第３入力端子と接続する場合は、前記第１スイッチの一端が前記第１入力端子と接続し、且つ、前記第２スイッチと前記第４スイッチの各一端が前記第２入力端子と接続し、
前記第４スイッチの一端が前記第３入力端子と接続する場合は、前記第２スイッチの一端が前記第２入力端子と接続し、且つ、前記第３スイッチの一端が前記第１入力端子と接続していることを特徴とする請求項１〜１１の何れか１項に記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関し、特に、負電位及び正電位を発生するチャージポンプ回路に関し、より具体的には、液晶駆動回路に正電圧及び負電圧を供給する電圧生成回路に好適なチャージポンプ回路に関する。
【背景技術】
【０００２】
ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いた液晶表示パネルを駆動する場合、画素毎に設けられているＴＦＴのゲートをオンさせるためのゲートオン電圧ＶＧＨ、ＴＦＴのゲートをオフさせるためのゲートオフ電圧ＶＧＬ、ＴＦＴのソースに印加されるデータ電圧ＶＤＤ、及び、コモン電極に印加されるコモン電圧ＶＣＯＭの各電圧が必要である。また、データ電圧ＶＤＤとして高電位のデータ電圧ＶＤＤＨと低電位のデータ電圧ＶＤＤＬが必要になる。該データ電圧ＶＤＤは、コモン電圧ＶＣＯＭをＧＮＤ電位として、低電位のデータ電圧ＶＤＤＬは、ＧＮＤ電位より低い負電圧のデータ電圧ＶＤＤＮで構成される場合がある。
【０００３】
ゲートオン電圧ＶＧＨ及びゲートオフ電圧ＶＧＬは、各行（走査線）のＴＦＴのゲートに接続される夫々のゲート線を駆動するゲートドライバに供給される。また、データ電圧ＶＤＤＨ，ＶＤＤＮは、各列のＴＦＴのソースに接続される夫々のソース線を駆動するソースドライバに供給される。
【０００４】
上述のように、液晶駆動回路は複数種類の電圧を必要とするが、各電圧を生成するために、入力電圧ＶＩＮをスイッチングレギュレータやチャージポンプで各種類の電圧を生成し、生成した電圧を液晶駆動回路における各ドライバ（駆動回路）に供給する電圧生成回路（電源回路）が用いられる。
【０００５】
一般的に、ソースドライバに供給されるデータ電圧ＶＤＤＨ，ＶＤＤＮに比べてゲートドライバに供給される電圧ＶＧＨ,ＶＧＬの消費電流が少なく、ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬはチャージポンプで生成されることが多い。また、チャージポンプ回路としては、例えば、下記の特許文献１に開示されているものがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２７１４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以下、従来の電圧生成回路の問題点を説明する。図１２は、スイッチングレギュレータ１１とチャージポンプ回路１２を用いた電圧生成回路１０が生成する各種電圧の一例を示す説明図である。図１２に示す例では、入力電圧ＶＩＮが電圧生成回路１０に入力され、スイッチングレギュレータ１１で、データ電圧ＶＤＤＨ，ＶＤＤＮが生成される。更に、チャージポンプ回路１２で電圧ＶＤＤＨを３倍に昇圧して電圧ＶＧＨを生成するとともに、電圧ＶＤＤＨを−２倍に昇圧して電圧ＶＧＬを生成する。
【０００８】
図１３は、図１２のチャージポンプ回路１２の回路図の一例である（特許文献１参照）。チャージポンプ回路１２は、９個のスイッチＳＷ１１〜ＳＷ１９と第１及び第２のフライングコンデンサＣ１，Ｃ２、第１及び第２の出力コンデンサＣＯＵＴ１，ＣＯＵＴ２で構成される。
【０００９】
初段の第１のフライングコンデンサＣ１の第１端子は、スイッチＳＷ１３とスイッチＳＷ１４の接続ノードであるノードＮ１に接続され、第１のフライングコンデンサＣ１の第２端子は、スイッチＳＷ１１とスイッチＳＷ１２の接続ノードであるノードＮ２に接続されている。
【００１０】
また、次段（最終段）の第２のフライングコンデンサＣ２の第１端子は、スイッチＳＷ１４とスイッチＳＷ１５とスイッチＳＷ１６の接続ノードであるノードＮ３に接続され、第２のフライングコンデンサＣ２の第２端子は、スイッチＳＷ１７とスイッチＳＷ１８とスイッチＳＷ１９の接続ノードであるノードＮ４に接続されている。第２のフライングコンデンサＣ２は、プラス昇圧部とマイナス昇圧部で共用されている。
【００１１】
スイッチＳＷ１１〜ＳＷ１９のオンオフの切り替えは、制御回路により制御され、スイッチＳＷ１１〜ＳＷ１９はＭＯＳトランジスタやバイポーラトランジスタで形成されている。
【００１２】
そして、第１出力端子ＯＵＴ１から正電位である３ＶＤＤＨが出力され、第２出力端子ＯＵＴ２から負電位である−２ＶＤＤＨが出力される。
【００１３】
このチャージポンプ回路の定常状態の動作について、図１４を参照して説明する。このチャージポンプ回路は、第１相、第２相、第３相、第４相の４相サイクルで周期的に動作する。尚、以下の説明では、説明の簡単のため、各ノードに寄生する容量を無視し、当該寄生容量への電荷分配に起因する電位変動の影響は考慮しない。
【００１４】
第１相において、スイッチＳＷ１１，ＳＷ１４，ＳＷ１９が夫々オンし、その他のスイッチはオフする。これにより、ノードＮ２の電位は直前の第４相の接地電位から正電位のＶＤＤＨに変化し、ノードＮ１の電位は、第１のフライングコンデンサＣ１の容量結合により直前の第４相のＶＤＤＨから２ＶＤＤＨに変化するとともに、ノードＮ４の電位は直前の第４相のＶＤＤＨから接地電位に変化し、ノードＮ３の電位は、第２のフライングコンデンサＣ２の容量結合により直前の第４相の３ＶＤＤＨから２ＶＤＤＨに変化する。同時に、ノードＮ１とノードＮ３が短絡され、ノードＮ１とノードＮ３の電位は何れも２ＶＤＤＨになる。つまり、第１のフライングコンデンサＣ１の第２端子にＶＤＤＨが印加され、第２のフライングコンデンサＣ２の第２端子が接地されるとともに、第１のフライングコンデンサＣ１の第１端子と第２のフライングコンデンサＣ２の第１端子が短絡された状態で、第２のフライングコンデンサＣ２が２ＶＤＤＨに充電される。
【００１５】
次に、第２相において、スイッチＳＷ１２，ＳＷ１３，ＳＷ１６、ＳＷ１７が夫々オンし、その他のスイッチはオフする。これにより、ノードＮ１の電位はＶＤＤＨになり、ノードＮ２の電位は接地電位になる。また、ノードＮ３は２ＶＤＤＨから接地電位に変化する。この結果、第１のフライングコンデンサＣ１はＶＤＤＨと接地電位の間に接続されて充電されるとともに、ノードＮ４の電位は第２のフライングコンデンサＣ２の容量結合により接地電位から−２ＶＤＤＨに変化する。つまり、第２のフライングコンデンサＣ２の第１端子の電位変化により、第２のフライングコンデンサＣ２の第２端子からスイッチＳＷ１７を介して、第２出力端子ＯＵＴ２に−２ＶＤＤＨの出力電位が出力される。
【００１６】
次に、第３相において、第１相と同様に、スイッチＳＷ１１，ＳＷ１４，ＳＷ１９が夫々オンし、その他のスイッチはオフする。これにより、ノードＮ２の電位は直前の第２相の接地電位からＶＤＤＨに変化し、ノードＮ１の電位は、第１のフライングコンデンサＣ１の容量結合により直前の第２相のＶＤＤＨから２ＶＤＤＨに変化するとともに、ノードＮ４の電位は直前の第２相の−２ＶＤＤＨから接地電位に変化し、ノードＮ３の電位は、第２のフライングコンデンサＣ２の容量結合により直前の第２相の接地電位から２ＶＤＤＨに変化する。同時に、ノードＮ１とノードＮ３が短絡され、ノードＮ１とノードＮ３の電位は何れも２ＶＤＤＨになる。つまり、第１のフライングコンデンサＣ１の第２端子にＶＤＤＨが印加され、第２のフライングコンデンサＣ２の第２端子が接地されるとともに、第１のフライングコンデンサＣ１の第１端子と第２のフライングコンデンサＣ２の第１端子が短絡された状態で、第２のフライングコンデンサＣ２が２ＶＤＤＨに充電される。
【００１７】
次に、第４相において、スイッチＳＷ１２，ＳＷ１３，ＳＷ１５，ＳＷ１８が夫々オンし、その他のスイッチはオフする。これにより、ノードＮ１の電位はＶＤＤＨになり、ノードＮ２の電位は接地電位になる。また、ノードＮ４は接地電位からＶＤＤＨに変化する。この結果、第１のフライングコンデンサＣ１はＶＤＤＨと接地電位の間に接続されて充電されるとともに、ノードＮ３の電位は第２のフライングコンデンサＣ２の容量結合により２ＶＤＤＨから３ＶＤＤＨに変化する。つまり、第２のフライングコンデンサＣ２の第２端子の電位変化により、第２のフライングコンデンサＣ２の第１端子からスイッチＳＷ１５を介して、第１出力端子ＯＵＴ１に３ＶＤＤＨの出力電位が出力される。
【００１８】
そして、第１相から第４相の動作が繰り返し行われることにより、第１出力端子ＯＵＴ１から３ＶＤＤＨの出力電位が、第２出力端子ＯＵＴ２から−２ＶＤＤＨの電位が安定して得られる。
【００１９】
図１３に例示されるように、正負の出力電圧を生成するチャージポンプ回路には複数のフライングコンデンサが用いられている。更に、フライングコンデンサが複数であることから、使用するスイッチの数も多くなる。従って、部品点数が多くなっているとともに、基板上の実装面積がコンデンサに大きく専有されるため基板サイズも大きくなる。その結果、電圧生成回路を組み込む液晶表示装置のコストが高くなり、また、小型化の阻害要因にもなる。
【００２０】
本発明は、上述の問題に鑑みてなされたものであり、その目的は、チャージポンプを用いて多種類の電圧値の駆動電圧を生成する、液晶駆動回路等に使用する電圧生成回路においてコンデンサの使用数を減らす点にある。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、本発明は、フライングコンデンサと、前記フライングコンデンサの第１端子及び第２端子に各別に、所定の電位を周期的に変化させながら印加するスイッチング回路とを備え、
前記第１端子及び前記第２端子への電位印加の繰り返し周期を、順番に発生する第１相、第２相、第３相、及び、第４相の４相で形成し、
前記スイッチング回路が、前記第１相において、前記第１端子に接地電位または正電位を印加し、前記第２端子に前記第１端子より低電位の接地電位または負電位を夫々印加して、前記フライングコンデンサを所定の充電状態に初期化する初期化動作を行い、前記第２相において、前記第１端子に、前記第１相で印加した電位より低電位の接地電位または負電位を印加し、前記第２端子への電位印加を解除して、前記第２端子から負方向に昇圧された負の出力電位を出力する負の昇圧動作を行い、前記第３相において、前記初期化処理を行い、前記第４相において、前記第２端子に、前記第３相で印加した電位より高電位の接地電位または正電位を印加し、前記第１端子への電位印加を解除して、前記第１端子から正方向に昇圧された正の出力電位を出力する正の昇圧動作を行うように構成されていることを第１の特徴とするチャージポンプ回路を提供する。
【００２２】
尚、本明細書においては、低電位及び高電位の判断においては、極性を考慮するものとし、負電位の場合、絶対値の大きい電位ほど低電位である。例えば、−５Ｖは−１０Ｖより高電位である。
【００２３】
更に、上記第１の特徴のチャージポンプ回路は、前記スイッチング回路が、前記第１端子と第１出力端子間を前記正の昇圧動作時においてのみ導通させる第１出力スイッチと、前記第２端子と第２出力端子間を前記負の昇圧動作時においてのみ導通させる第２出力スイッチを備えることを第２の特徴とする。
【００２４】
更に、上記第２の特徴のチャージポンプ回路は、前記第１出力端子に出力される正の第１出力電位と、所定の第１基準電位を比較する第１比較器と、前記第２出力端子に出力される負の第２出力電位と、所定の第２基準電位を比較する第２比較器を備えることを第３の特徴とする。
【００２５】
更に、上記第３の特徴のチャージポンプ回路において、前記スイッチング回路は、前記第１比較器の判定結果に応じて、前記第４相において前記正の昇圧動作を行うか、前記正の昇圧動作を行わずに、前記第３相において行った前記初期化動作後の電位状態を維持するかの何れかを選択することが好ましい。ここで、前記スイッチング回路は、前記第４相において、前記正の昇圧動作を行わない場合、更に前記第２比較器の判定結果に応じて、前記第３相において行った前記初期化動作後の電位状態を維持するか、前記負の昇圧動作を行うかの何れかを選択することが好ましい。
【００２６】
更に、上記第３の特徴のチャージポンプ回路において、前記スイッチング回路は、前記第２比較器の判定結果に応じて、前記第２相において前記負の昇圧動作を行うか、前記負の昇圧動作を行わずに、前記第１相において行った前記初期化動作後の電位状態を維持するかの何れかを選択することが好ましい。ここで、前記スイッチング回路は、前記スイッチング回路は、前記第２相において、前記負の昇圧動作を行わない場合、更に前記第１比較器の判定結果に応じて、前記第１相において行った前記初期化動作後の電位状態を維持するか、前記正の昇圧動作を行うかの何れかを選択することが好ましい。
【００２７】
更に、上記第３の特徴のチャージポンプ回路において、前記スイッチング回路は、前記第１比較器及び前記第２比較器の両方の判定結果に応じて、前記第４相において、前記正の昇圧動作と、前記負の昇圧動作と、前記第３相において行った前記初期化動作後の電位状態を維持する動作の内の何れか１つの動作を選択して行うことが好ましい。
【００２８】
更に、上記第３の特徴のチャージポンプ回路において、前記スイッチング回路は、前記第１比較器及び前記第２比較器の両方の判定結果に応じて、前記第２相において、前記負の昇圧動作と、前記正の昇圧動作と、前記第１相において行った前記初期化動作後の電位状態を維持する動作の内の何れか１つの動作を選択して行うことが好ましい。
【００２９】
更に、上記何れかの特徴のチャージポンプ回路において、前記第２相において前記第１端子に印加する電位と前記第１相において前記第２端子に印加する電位が同じであることが好ましく、更に、前記第４相において前記第２端子に印加する電位と前記第３相において前記第１端子に印加する電位が同じであることが好ましい。
【００３０】
更に、上記何れかの特徴のチャージポンプ回路において、正の入力電位を入力する第１入力端子と、負の入力電位を入力する第２入力端子と、接地電位を入力する第３入力端子の内、少なくとも前記第１入力端子と前記第２入力端子を備え、
前記スイッチング回路が、前記第２端子と前記第１または第３入力端子間を前記正の昇圧動作時においてのみ導通させる第１スイッチと、前記第２端子と前記第２または第３入力端子間を前記初期化動作時においてのみ導通させる第２スイッチと、前記第１端子と前記第１または第３入力端子間を前記初期化動作時においてのみ導通させる第３スイッチと、前記第１端子と前記第２または第３入力端子間を前記負の昇圧動作時においてのみ導通させる第４スイッチと、を備え、
前記第１スイッチの一端が前記第３入力端子と接続する場合は、前記第２スイッチの一端が前記第２入力端子と接続し、且つ、前記第３スイッチの一端が前記第１入力端子と接続し、
前記第２スイッチの一端が前記第３入力端子と接続する場合は、前記第１スイッチと前記第３スイッチの各一端が前記第１入力端子と接続し、且つ、前記第４スイッチの一端が前記第２入力端子と接続し、
前記第３スイッチの一端が前記第３入力端子と接続する場合は、前記第１スイッチの一端が前記第１入力端子と接続し、且つ、前記第２スイッチと前記第４スイッチの各一端が前記第２入力端子と接続し、
前記第４スイッチの一端が前記第３入力端子と接続する場合は、前記第２スイッチの一端が前記第２入力端子と接続し、且つ、前記第３スイッチの一端が前記第１入力端子と接続していることが好ましい。
【発明の効果】
【００３１】
上記特徴のチャージポンプ回路によれば、１つのフライングコンデンサを用いて昇圧された正電位の出力電位と、昇圧された負電位の出力電位の２種類の出力電位を得ることができるため、上記特徴のチャージポンプ回路を用いることで、多種類の駆動電圧を生成する場合に、フライングコンデンサの使用数を減らすことができる。この結果、上記特徴のチャージポンプ回路を液晶駆動回路に適用した場合、液晶駆動回路及び液晶表示装置の製造コストを低減することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係るチャージポンプ回路の第１実施形態における回路構成例を示す回路図
【図２】本発明に係るチャージポンプ回路の定常状態の動作におけるスイッチのオンオフ状態の一例を示す図
【図３】出力電位を設定した電位に制御する場合の制御回路部の回路構成例を示す回路ブロック図
【図４】図３に示す比較器の判定結果を示す出力信号の信号レベルとスイッチング回路の第１及び第２ノードの各電位の関係の一例を簡略的に示すタイミング図
【図５】図３に示す比較器の判定結果を示す出力信号の信号レベルとスイッチング回路の第１及び第２ノードの各電位の関係の他の一例を簡略的に示すタイミング図
【図６】本発明に係るチャージポンプ回路の第２実施形態における回路構成例を示す回路図
【図７】本発明に係るチャージポンプ回路の第３実施形態における回路構成例を示す回路図
【図８】本発明に係るチャージポンプ回路の第４実施形態における回路構成例を示す回路図
【図９】本発明に係るチャージポンプ回路の第５実施形態における回路構成例を示す回路図
【図１０】本発明に係るチャージポンプ回路の第６実施形態における回路構成例を示す回路図
【図１１】第１乃至第６実施形態の各チャージポンプ回路の第１及び第２出力端子から出力される昇圧された正電位と昇圧された負電位を比較表示する図
【図１２】スイッチングレギュレータとチャージポンプ回路を用いた電圧生成回路が生成する各種電圧の一例を示す説明図
【図１３】従来のチャージポンプ回路の回路構成例を示す回路図
【図１４】図１３に示すチャージポンプ回路の定常状態の動作におけるスイッチのオンオフ状態を示す図
【発明を実施するための形態】
【００３３】
以下において、本発明のチャージポンプ回路（以下、単に「チャージポンプ回路」と称す）の実施形態につき図面を参照して説明する。
【００３４】
［第１実施形態］
図１は、チャージポンプ回路の第１実施形態における回路構成例を示す回路図である。図１に示すように、第１実施形態のチャージポンプ回路１は、１つのフライングコンデンサＣｆと、フライングコンデンサＣｆの第１及び第２端子に各別に、所定の電位を周期的に変化させながら印加するスイッチング回路２を備えて構成される。
【００３５】
スイッチング回路２は、４個のスイッチＳＷ１〜ＳＷ４と２個の出力スイッチＳＷ５，ＳＷ６、第１入力端子ＶＰＰ、第２入力端子ＶＮＮ、第３入力端子ＧＮＤ、第１及び第２ノードＮＰ，ＮＮ、及び、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２を備えて構成される。
【００３６】
第１入力端子ＶＰＰは、正の入力電位ＶＰをスイッチング回路２に供給する入力端子であり、第２入力端子ＶＮＮは、負の入力電位ＶＮをスイッチング回路２に供給する入力端子であり、第３入力端子ＧＮＤは、接地電位ＶＧＮＤ（＝０Ｖ）をスイッチング回路２に供給する入力端子である。正の入力電位ＶＰと負の入力電位ＶＮは、例えば、図１２に示すデータ電圧ＶＤＤＨ，ＶＤＤＮに相当する。
【００３７】
スイッチＳＷ１（第１スイッチ）が第１入力端子ＶＰＰと第２ノードＮＮ間に介装され、スイッチＳＷ２（第２スイッチ）が第２入力端子ＶＮＮと第２ノードＮＮ間に介装され、スイッチＳＷ３（第３スイッチ）が第１入力端子ＶＰＰと第１ノードＮＰ間に介装され、スイッチＳＷ４（第４スイッチ）が第３入力端子ＧＮＤと第１ノードＮＰ間に介装され、第１出力スイッチＳＷ５が第１出力端子ＯＵＴ１と第１ノードＮＰ間に介装され、第２出力スイッチＳＷ６が第２出力端子ＯＵＴ２と第２ノードＮＮ間に介装されている。
【００３８】
第１ノードＮＰと第２ノードＮＮは、夫々スイッチング回路２外に引き出され、フライングコンデンサＣｆの第１端子が第１ノードＮＰと、フライングコンデンサＣｆの第２端子が第２ノードＮＮと、夫々接続している。また、第１出力端子ＯＵＴ１には、出力コンデンサＣＯＵＴ１の一端が、第２出力端子ＯＵＴ２には、出力コンデンサＣＯＵＴ２の一端が、夫々接続している。２つの出力コンデンサＯＵＴ１，ＣＯＵＴ２の各他端は、例えば、所定の固定電位（例えば、接地電位）に接続している。
【００３９】
本実施形態では、４個のスイッチＳＷ１〜ＳＷ４と２個の出力スイッチＳＷ５，ＳＷ６は、ＭＯＳトランジスタ或いはバイポーラトランジスタ等の半導体能動素子を用いて構成し、夫々を同一の半導体基板上にモノリシックに形成し、スイッチング回路２を半導体集積回路（ＩＣ）として構成する場合を想定しているが、スイッチング回路２の各スイッチＳＷ１〜ＳＷ６を個別のスイッチ素子で構成しても構わない。また、スイッチング回路２をＩＣとして構成する場合、フライングコンデンサＣｆを当該ＩＣに外付けしても良く、或いは、内蔵しても良い。
【００４０】
スイッチング回路２の各スイッチＳＷ１〜ＳＷ６のオンオフの制御は、不図示の制御回路により制御される。スイッチング回路２をＩＣとして構成する場合、当該制御回路を同じＩＣ基板上に構成しても良く、別のＩＣとしても良い。
【００４１】
スイッチング回路２は、図１に示す回路構成により、第１出力端子ＯＵＴ１から昇圧された正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ、第１出力電位に相当）が出力され、第２出力端子ＯＵＴ２から昇圧された負電位ＶＵＰＮ（＝ＶＮ−ＶＰ、第２出力電位に相当）が出力される。一例として、第１入力端子ＶＰＰに入力される正の入力電位ＶＰが＋５Ｖで、第２入力端子ＶＮＮに入力される負の入力電位ＶＮが−５Ｖである場合を想定すると、第１出力端子ＯＵＴ１から１５Ｖが、第２出力端子ＯＵＴ２から−１０Ｖが、夫々出力される。
【００４２】
次に、図１に示すチャージポンプ回路１の定常状態における動作について、図２を参照して説明する。チャージポンプ回路１は、第１相、第２相、第３相、及び、第４相からなる４相サイクルで動作する。つまり、当該４相で構成される動作を繰り返し実行することで、定常状態において第１及び第２出力端子ＯＵＴ１，ＯＵＴ２から上記昇圧された正電位ＶＵＰＰと負電位ＶＵＰＮが得られる。図２は、第１相〜第４相における各スイッチＳＷ１〜ＳＷ６のオンオフ状態を示している。
【００４３】
第１相において、初期化動作として、スイッチＳＷ２，ＳＷ３が夫々オンし、その他のスイッチＳＷ１，ＳＷ４〜ＳＷ６はオフする。これにより、第１ノードＮＰの電位は正電位ＶＰになり、第２ノードＮＮの電位は負電位ＶＮになり、フライングコンデンサＣｆには（ＶＰ−ＶＮ）が充電される。
【００４４】
第１相では、出力スイッチＳＷ５，ＳＷ６はオフ状態で、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２は、ノードＮＰ及びノードＮＮから夫々切り離されているので、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２に夫々接続する出力コンデンサＣＯＵＴ１，ＣＯＵＴ２には、直前の第４相及び第２相で夫々出力された正電位ＶＵＰＰと負電位ＶＵＰＮが各別に保持されている。
【００４５】
次に、第２相において、負の昇圧動作として、スイッチＳＷ４と第２出力スイッチＳＷ６が夫々オンし、その他のスイッチＳＷ１〜ＳＷ３，ＳＷ５はオフする。これにより、第１ノードＮＰの電位は第１相の正電位ＶＰから接地電位（０Ｖ）に変化し、第２ノードＮＮの電位はフライングコンデンサＣｆの容量結合により直前の第１相の負電位ＶＮから（ＶＮ−ＶＰ）に変化する。そして、第２ノードＮＮからオン状態の第２出力スイッチＳＷ６を介して、第２出力端子ＯＵＴ２に昇圧された負電位ＶＵＰＮ（＝ＶＮ−ＶＰ）が出力される。
【００４６】
第２相では、第１出力スイッチＳＷ５はオフ状態で、第１出力端子ＯＵＴ１は、第１ノードＮＰから切り離されているので、第１出力端子ＯＵＴ１に接続する出力コンデンサＣＯＵＴ１には、直前の第４相で出力された正電位ＶＵＰＰが保持されている。
【００４７】
次に、第３相において、第１相と同様に、初期化動作として、スイッチＳＷ２，ＳＷ３が夫々オンし、その他のスイッチＳＷ１，ＳＷ４〜ＳＷ６はオフする。これにより、第１ノードＮＰの電位は正電位ＶＰになり、第２ノードＮＮの電位は負電位ＶＮになり、フライングコンデンサＣｆには（ＶＰ−ＶＮ）が充電される。
【００４８】
第３相においても、第１相と同様に、出力スイッチＳＷ５，ＳＷ６はオフ状態で、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２は、第１ノードＮＰ及び第２ノードＮＮから夫々切り離されているので、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２に夫々接続する出力コンデンサＣＯＵＴ１，ＣＯＵＴ２には、直前の第４相及び第２相で夫々出力された正電位ＶＵＰＰと負電位ＶＵＰＮが各別に保持されている。
【００４９】
次に、第４相において、正の昇圧動作として、スイッチＳＷ１と第１出力スイッチＳＷ５がオンし、その他のスイッチＳＷ２〜ＳＷ４，ＳＷ６はオフする。これにより、第２ノードＮＮの電位は第３相の負電位ＶＮから正電位ＶＰに変化し、第１ノードＮＰの電位はフライングコンデンサＣｆの容量結合により直前の第３相の正電位ＶＰから（２ＶＰ−ＶＮ）に変化する。そして、ノードＮＰから第１出力スイッチＳＷ５を介して、第１出力端子ＯＵＴ１に昇圧された正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ）が出力される。
【００５０】
次に、第４相から第１相に戻り、第１相から第４相の動作（初期化動作、負の昇圧動作、初期化動作、正の昇圧動作）が繰り返し実行されることにより、第１出力端子ＯＵＴ１から昇圧された正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ）の出力電位が、第２出力端子ＯＵＴ２から昇圧された負電位ＶＵＰＮ（＝ＶＮ−ＶＰ）の出力電位が、夫々安定して得られる。
【００５１】
このように、図１に示す回路構成のチャージポンプ回路１によれば、第１相及び第３相の初期化動作におけるフライングコンデンサＣｆの充電、及び、第４相の正の昇圧動作と第２相の負の昇圧動作において、フライングコンデンサＣｆを共用しているので、フライングコンデンサを１つにすることができる。また、これに伴い、スイッチング回路２を構成するスイッチの数も、図１３に示す従来のチャージポンプ回路と比較して３つ削減することができる。
【００５２】
本実施形態においては、昇圧された正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ）と昇圧された負電位ＶＵＰＮ（＝ＶＮ−ＶＰ）を夫々出力電位として得るチャージポンプ回路について説明したが、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２の各出力電位は、正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ）と負電位ＶＵＰＮ（＝ＶＮ−ＶＰ）に限定されるものではなく、絶対値が上記各電位の絶対値以下であれば、出力電位を制御して出力することができる。
【００５３】
図３は、出力電位を設定した電位に制御する場合の制御回路部３の回路構成例を示す回路ブロック図である。図３に示すように、制御回路部３は、１対の抵抗分圧回路４，５と、１対の比較器６，７と、比較器６，７の各判定出力に基づいて、上記第１相〜第４相の４相サイクルにおける各スイッチＳＷ１〜ＳＷ６のオンオフを各別に制御する制御信号ＳＳ１〜ＳＳ６を出力する制御回路８を備えて構成される。
【００５４】
抵抗分圧回路４は、固定抵抗Ｒ１，Ｒ２の直列回路で構成され、直列回路の抵抗Ｒ１側の一端が正の基準電位ＶＲＦ１に接続し、直列回路の抵抗Ｒ２側の他端が第２出力端子ＯＵＴ２に接続し、抵抗Ｒ１と抵抗Ｒ２の接続点ＮＲ１２が、比較器６の非反転入力に接続する。比較器６の反転入力は接地されている。固定抵抗Ｒ１，Ｒ２の抵抗値をＲ１，Ｒ２とすると、接続点ＮＲ１２には、抵抗分割された電位（ＶＲＦ１・Ｒ２／（Ｒ１＋Ｒ２）＋ＶＯＵＴ２・Ｒ１／（Ｒ１＋Ｒ２））が出力され、当該電位が、比較器６において接地電位（０Ｖ）と大小比較される。尚、電位ＶＯＵＴ２は、第２出力端子ＯＵＴ２の出力電位である。抵抗分圧回路４と比較器６によって、出力電位ＶＯＵＴ２と第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）との大小比較が行われ、比較器６からその判定結果を示す信号ＳＣ６が出力される。
【００５５】
電位（ＶＲＦ１・Ｒ２／（Ｒ１＋Ｒ２）＋ＶＯＵＴ２・Ｒ１／（Ｒ１＋Ｒ２））が０Ｖより大きい場合、比較器６から当該判定結果を示す高レベルの判定信号ＳＣ６が出力され、電位（ＶＲＦ１・Ｒ２／（Ｒ１＋Ｒ２）＋ＶＯＵＴ２・Ｒ１／（Ｒ１＋Ｒ２））が０Ｖより小さい場合、比較器６から当該判定結果を示す低レベルの判定信号ＳＣ６が出力される。これを、整理すると、第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２が、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）より大きい場合、比較器６から当該判定結果を示す高レベルの判定信号ＳＣ６が出力され、出力電位ＶＯＵＴ２が、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）より小さい場合、比較器６から当該判定結果を示す低レベルの判定信号ＳＣ６が出力される。尚、出力電位ＶＯＵＴ２は負電位であり、基準電位ＶＲＦ１が正電位であるので、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）も負電位となる。
【００５６】
図１に示すチャージポンプ回路１において第１相から第４相の一連の動作が開始し、当該一連の動作が繰り返し実行されることにより、第２出力端子ＯＵＴ１の出力電位ＶＯＵＴ２が、負電位ＶＵＰＮ（＝ＶＮ−ＶＰ）に向けて低下していくと、接続点ＮＲ１２の電位（ＶＲＦ１・Ｒ２／（Ｒ１＋Ｒ２）＋ＶＯＵＴ２・Ｒ１／（Ｒ１＋Ｒ２））も低下する。当該電位が、基準電位ＶＲＦ２を下回ると、比較器６の出力信号ＳＣ６の信号レベルは、高レベルから低レベルに遷移する。
【００５７】
抵抗分圧回路５は、固定抵抗Ｒ３，Ｒ４の直列回路で構成され、直列回路の抵抗Ｒ３側の一端が第１出力端子ＯＵＴ１に接続し、直列回路の抵抗Ｒ４側の他端が接地され、抵抗Ｒ３と抵抗Ｒ４の接続点ＮＲ３４が、比較器７の反転入力に接続する。比較器７の非反転入力には基準電位ＶＲＦ２が入力している。固定抵抗Ｒ３，Ｒ４の抵抗値をＲ３，Ｒ４とすると、接続点ＮＲ３４には、抵抗分割された電位（ＶＯＵＴ１・Ｒ４／（Ｒ３＋Ｒ４））が出力され、当該電位が、比較器６において基準電位ＶＲＦ２と大小比較される。尚、電位ＶＯＵＴ１は、第１出力端子ＯＵＴ１の電位である。抵抗分圧回路５と比較器７によって、出力電位ＶＯＵＴ１と第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）との大小比較が行われ、比較器７からその判定結果を示す信号ＳＣ７が出力される。
【００５８】
基準電位ＶＲＦ２が、電位（ＶＯＵＴ１・Ｒ４／（Ｒ３＋Ｒ４））より大きい場合、比較器７から当該判定結果を示す高レベルの判定信号ＳＣ７が出力され、基準電位ＶＲＦ２が、電位（ＶＯＵＴ１・Ｒ４／（Ｒ３＋Ｒ４））より小さい場合、比較器７から当該判定結果を示す低レベルの判定信号ＳＣ７が出力される。これを、整理すると、第１出力端子ＯＵＴ２の出力電位ＶＯＵＴ１が、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）より大きい場合、比較器７から当該判定結果を示す高レベルの判定信号ＳＣ７が出力され、出力電位ＶＯＵＴ１が、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）より小さい場合、比較器７から当該判定結果を示す低レベルの判定信号ＳＣ７が出力される。
【００５９】
図１に示すチャージポンプ回路１において第１相から第４相の一連の動作が開始し、当該一連の動作が繰り返し実行されることにより、第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１が、正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ）に向けて上昇していくと、接続点ＮＲ３４の電位（ＶＯＵＴ１・Ｒ４／（Ｒ３＋Ｒ４））も上昇する。当該電位が、基準電位ＶＲＦ２を超えると、比較器７の出力信号ＳＣ７の信号レベルは、高レベルから低レベルに遷移する。
【００６０】
第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）は、抵抗Ｒ３，Ｒ４の抵抗値と基準電位ＶＲＦ２を調整することで任意の値に設定でき、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）は、抵抗Ｒ１，Ｒ２の抵抗値と基準電位ＶＲＦ１を調整することで任意の値に設定できる。
【００６１】
制御回路８は、比較器６，７の各判定結果を示す出力信号ＳＣ６，ＳＣ７の入力を受け付けて、スイッチＳＷ１〜ＳＷ６のオンオフを各別に制御する制御信号ＳＳ１〜ＳＳ６を出力する。制御回路８は、比較器６，７の出力信号レベルが夫々高レベルの場合には、第１相から第４相における各スイッチＳＷ１〜ＳＷ６のオンオフ状態が、図２に示すオンオフ状態となるように、制御信号ＳＳ１〜ＳＳ６を出力する。
【００６２】
本実施形態の第１の変形例として、第１相から第４相の一連の動作が繰り返し実行されることにより、第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１が、正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ）に向けて上昇していき、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）を超えた場合に、それ以上の出力電位ＶＯＵＴ１の上昇を抑制して、出力電位ＶＯＵＴ１を当該第１基準電位に維持する方法として、比較器７の出力信号レベルが高レベルから低レベルに遷移すると、第４相における制御信号ＳＳ１〜ＳＳ６の出力状態を第３相の出力状態と同じにして、第４相において、正の昇圧動作を行わずに、第３相の初期化動作を維持させる。これにより、比較器７の出力信号レベルが低レベルの間、正の昇圧動作が実行されないため、出力電位ＶＯＵＴ１の上昇が抑制される。ここで、出力電位ＶＯＵＴ１の上昇が抑制された結果、出力電位ＶＯＵＴ１が低下して、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）を下回ると、比較器７の出力信号レベルが低レベルから高レベルに復帰して、第４相において、正の昇圧動作が再開するため、出力電位ＶＯＵＴ１は再び上昇し、当該第１基準電位に維持される。
【００６３】
同様に、第１相から第４相の一連の動作が繰り返し実行されることにより、第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２が、負電位ＶＵＰＮ（＝ＶＮ−ＶＰ）に向けて低下していき、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）を下回った場合に、それ以上の出力電位ＶＯＵＴ２の低下を抑制して、出力電位ＶＯＵＴ２を当該第２基準電位に維持する方法として、比較器６の出力信号レベルが高レベルから低レベルに遷移すると、第２相における制御信号ＳＳ１〜ＳＳ６の出力状態を第１相の出力状態と同じにして、第２相において、負の昇圧動作を行わずに、第１相の初期化動作を維持させる。これにより、比較器６の出力信号レベルが低レベルの間、負の昇圧動作が実行されないため、出力電位ＶＯＵＴ２の低下が抑制される。ここで、出力電位ＶＯＵＴ２の低下が抑制された結果、出力電位ＶＯＵＴ２が上昇して、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）を超えると、比較器６の出力信号レベルが低レベルから高レベルに復帰して、第２相において、負の昇圧動作が再開するため、出力電位ＶＯＵＴ２は再び低下し、当該第２基準電位に維持される。
【００６４】
当該第１の変形例では、第１相から第４相の一連の動作が繰り返し実行されることにより、第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１が、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）を超え、且つ、第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２が、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）を下回った場合には、比較器６，７の出力信号レベルが何れも低レベルとなり、第４相における正の昇圧動作も第２相における負の昇圧動作も停止され、第１相から第４相を通じて初期化動作状態となり、出力電位ＶＯＵＴ１の上昇と出力電位ＶＯＵＴ２の低下が夫々抑制される。
【００６５】
図４のタイミング図に、正の入力電位ＶＰが＋５Ｖで、負の入力電位ＶＮが−５Ｖである場合の、上述の第１の変形例における、比較器６，７の出力信号ＳＣ６，ＳＣ７の信号レベルと、スイッチング回路２の第１及び第２ノードＮＰ，ＮＮの各電位の関係を簡略的に示す。図４中の“Ｐ”は正の昇圧動作を、“Ｎ”は負の昇圧動作を、“Ｉ”は初期化動作を夫々行われていることを示している。尚、図４中の比較器６，７の出力信号レベルは、当該信号レベルの４通りの組み合わせを示しているだけであり、２つの出力信号ＳＣ６，ＳＣ７の時間的な変化を示すものではない。
【００６６】
図４において、比較器６，７の出力信号レベルが夫々高レベル時には、第１相から第４相において、初期化動作、負の昇圧動作、初期化動作、正の昇圧動作が順番に繰り返し実行されている。比較器６の出力信号レベルが高レベルで、比較器７の出力信号レベルが低レベル時には、第１相から第４相において、初期化動作、負の昇圧動作、初期化動作、初期化動作が順番に繰り返し実行されている。これにより、第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１の上昇が抑制され、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）に維持される。逆に、比較器６の出力信号レベルが低レベルで、比較器７の出力信号レベルが高レベル時には、第１相から第４相において、初期化動作、初期化動作、初期化動作、正の昇圧動作が順番に繰り返し実行されている。これにより、第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２の低下が抑制され、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）に維持される。更に、比較器６，７の出力信号レベルが夫々低レベル時には、第１相から第４相の各相において、全て初期化動作が実行されている。第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１の上昇及び第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２の低下が夫々抑制される。
【００６７】
本実施形態の第２の変形例として、第１相から第４相の一連の動作が繰り返し実行されることにより、第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１が、正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ）に向けて上昇していき、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）を超えた場合に、それ以上の出力電位ＶＯＵＴ１の上昇を抑制して、出力電位ＶＯＵＴ１を当該第１基準電位に維持する方法として、比較器６の出力信号レベルが高レベル時において比較器７の出力信号レベルが高レベルから低レベルに遷移すると、第４相における制御信号ＳＳ１〜ＳＳ６の出力状態を第２相の出力状態と同じにして、第４相において、正の昇圧動作を行わずに、第２相の負の昇圧動作を実行させる。これにより、比較器６の出力信号レベルが高レベルで比較器７の出力信号レベルが低レベルの間、正の昇圧動作が実行されず、負の昇圧動作が２倍の頻度で実行されるため、出力電位ＶＯＵＴ１の上昇が抑制されるとともに、出力電位ＶＯＵＴ２の低下が促進される。ここで、出力電位ＶＯＵＴ１の上昇が抑制された結果、出力電位ＶＯＵＴ１が低下して、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）を下回ると、比較器７の出力信号レベルが低レベルから高レベルに復帰して、第４相において、正の昇圧動作が再開するため、出力電位ＶＯＵＴ１は再び上昇し、当該第１基準電位に維持される。
【００６８】
同様に、第１相から第４相の一連の動作が繰り返し実行されることにより、第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２が、負電位ＶＵＰＮ（＝ＶＮ−ＶＰ）に向けて低下していき、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）を下回った場合に、それ以上の出力電位ＶＯＵＴ２の低下を抑制して、出力電位ＶＯＵＴ２を当該第２基準電位に維持する方法として、比較器７の出力信号レベルが高レベル時において比較器６の出力信号レベルが高レベルから低レベルに遷移すると、第２相における制御信号ＳＳ１〜ＳＳ６の出力状態を第４相の出力状態と同じにして、第２相において、負の昇圧動作を行わずに、第４相の正の昇圧動作を実行させる。これにより、比較器７の出力信号レベルが高レベルで比較器６の出力信号レベルが低レベルの間、負の昇圧動作が実行されず、正の昇圧動作が２倍の頻度で実行されるため、出力電位ＶＯＵＴ２の低下が抑制されるとともに、出力電位ＶＯＵＴ１の上昇が促進される。ここで、出力電位ＶＯＵＴ２の低下が抑制された結果、出力電位ＶＯＵＴ２が上昇して、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）を超えると、比較器６の出力信号レベルが低レベルから高レベルに復帰して、第２相において、負の昇圧動作が再開するため、出力電位ＶＯＵＴ２は再び低下し、当該第２基準電位に維持される。
【００６９】
当該第２の変形例では、第１相から第４相の一連の動作が繰り返し実行されることにより、第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１が、第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）を超え、且つ、第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２が、第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）を下回った場合には、上記第１の変形例と同様に、比較器６，７の出力信号レベルが何れも低レベルとなり、第４相における正の昇圧動作も第２相における負の昇圧動作も停止され、第１相から第４相を通じて初期化動作状態となり、出力電位ＶＯＵＴ１の上昇と出力電位ＶＯＵＴ２の低下が夫々抑制される。
【００７０】
図５のタイミング図に、正の入力電位ＶＰが＋５Ｖで、負の入力電位ＶＮが−５Ｖである場合の、上述の第２の変形例における、比較器６，７の出力信号ＳＣ６，ＳＣ７の信号レベルと、スイッチング回路２の第１及び第２ノードＮＰ，ＮＮの各電位の関係を簡略的に示す。図５中の“Ｐ”は正の昇圧動作を、“Ｎ”は負の昇圧動作を、“Ｉ”は初期化動作を夫々行われていることを示している。尚、図５中の比較器６，７の出力信号レベルは、当該信号レベルの４通りの組み合わせを示しているだけであり、２つの出力信号ＳＣ６，ＳＣ７の時間的な変化を示すものではない。
【００７１】
図５において、比較器６，７の出力信号レベルが夫々高レベル時には、図４に示す第１の変形例と同様、第１相から第４相において、初期化動作、負の昇圧動作、初期化動作、正の昇圧動作が順番に繰り返し実行されている。比較器６の出力信号レベルが高レベルで、比較器７の出力信号レベルが低レベル時には、第１相から第４相において、初期化動作、負の昇圧動作、初期化動作、負の昇圧動作が順番に繰り返し実行されている。これにより、第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２の低下が促進され、第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１の上昇が抑制され、出力電位ＶＯＵＴ１は第１基準電位（ＶＲＦ２・（Ｒ３＋Ｒ４）／Ｒ４）に維持される。逆に、比較器６の出力信号レベルが低レベルで、比較器７の出力信号レベルが高レベル時には、第１相から第４相において、初期化動作、正の昇圧動作、初期化動作、正の昇圧動作が順番に繰り返し実行されている。これにより、第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１の上昇が促進され、第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２の低下が抑制され、出力電位ＶＯＵＴ２が第２基準電位（−ＶＲＦ１・Ｒ２／Ｒ１）に維持される。更に、比較器６，７の出力信号レベルが夫々低レベル時には、図４に示す第１の変形例と同様、第１相から第４相の各相において、全て初期化動作が実行されている。第１出力端子ＯＵＴ１の出力電位ＶＯＵＴ１の上昇及び第２出力端子ＯＵＴ２の出力電位ＶＯＵＴ２の低下が夫々抑制される。
【００７２】
以上、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２の各出力電位を所定の設定電位に制御する動作及び回路構成について詳細に説明した。図３に示す当該制御に使用する制御回路部３の回路構成は、一例であり、第１出力端子ＯＵＴ１の出力電位（ＶＯＵＴ１）及び第２出力端子ＯＵＴ２の出力電位（ＶＯＵＴ２）を夫々所定の基準電位と比較する回路構成は、図３に例示した、回路構成に限定されるものではない。
【００７３】
［第２実施形態］
図６は、チャージポンプ回路の第２実施形態における回路構成例を示す回路図である。図６に示すように、第２実施形態のチャージポンプ回路１ａは、１つのフライングコンデンサＣｆと、フライングコンデンサＣｆの第１及び第２端子に各別に、所定の電位を周期的に変化させながら印加するスイッチング回路２ａを備えて構成される。
【００７４】
スイッチング回路２ａは、４個のスイッチＳＷ１〜ＳＷ４と２個の出力スイッチＳＷ５，ＳＷ６、第１入力端子ＶＰＰ、第２入力端子ＶＮＮ、第１及び第２ノードＮＰ，ＮＮ、及び、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２を備えて構成される。第１実施形態のスイッチング回路２との相違点は、第３入力端子ＧＮＤを使用せず、スイッチＳＷ４が第２入力端子ＶＮＮと第１ノードＮＰ間に介装されている点である。当該相違点以外は、スイッチング回路２ａは、第１実施形態のスイッチング回路２と全く同じ回路構成である。
【００７５】
スイッチング回路２ａは、図６に示す回路構成により、第２相における第１ノードＮＰの電位変化が、第１実施形態では（−ＶＰ）であったのが、（ＶＮ−ＶＰ）と負方向に大きくなり、第１出力端子ＯＵＴ１から昇圧された正電位ＶＵＰＰ（＝２ＶＰ−ＶＮ、第１出力電位に相当）が出力され、第２出力端子ＯＵＴ２から昇圧された負電位ＶＵＰＮ（＝２ＶＮ−ＶＰ、第２出力電位に相当）が出力される。一例として、第１入力端子ＶＰＰに入力される正の入力電位ＶＰが＋５Ｖで、第２入力端子ＶＮＮに入力される負の入力電位ＶＮが−５Ｖである場合を想定すると、第１出力端子ＯＵＴ１から１５Ｖが、第２出力端子ＯＵＴ２から−１５Ｖが、夫々出力される。
【００７６】
スイッチング回路２ａの各スイッチＳＷ１〜ＳＷ６に対するオンオフ制御も、第１実施形態（第１及び第２の変形例を含む）と同じであるので、チャージポンプ回路１ａの定常状態における動作は、昇圧された負電位ＶＵＰＮが第１実施形態と異なるだけで、それ以外は第１実施形態と同じであり、重複する説明は割愛する。
【００７７】
［第３実施形態］
図７は、チャージポンプ回路の第３実施形態における回路構成例を示す回路図である。図７に示すように、第３実施形態のチャージポンプ回路１ｂは、１つのフライングコンデンサＣｆと、フライングコンデンサＣｆの第１及び第２端子に各別に、所定の電位を周期的に変化させながら印加するスイッチング回路２ｂを備えて構成される。
【００７８】
スイッチング回路２ｂは、４個のスイッチＳＷ１〜ＳＷ４と２個の出力スイッチＳＷ５，ＳＷ６、第１入力端子ＶＰＰ、第２入力端子ＶＮＮ、第３入力端子ＧＮＤ、第１及び第２ノードＮＰ，ＮＮ、及び、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２を備えて構成される。第１実施形態のスイッチング回路２との相違点は、スイッチＳＷ２が第３入力端子ＧＮＤと第２ノードＮＮ間に介装され、スイッチＳＷ４が第２入力端子ＶＮＮと第１ノードＮＰ間に介装されている点である。つまり、第１実施形態と比較して、第２入力端子ＶＮＮと第３入力端子ＧＮＤが入れ替わっている。当該相違点以外は、スイッチング回路２ｂは、第１実施形態のスイッチング回路２と全く同じ回路構成である。
【００７９】
スイッチング回路２ｂは、図７に示す回路構成により、第１相及び第３相におけるフライングコンデンサＣｆの充電電位が、第１実施形態では（ＶＰ−ＶＮ）であったのが、（ＶＰ）と小さくなり、第２相における第１ノードＮＰの電位変化が、第１実施形態では（−ＶＰ）であったのが、（ＶＮ−ＶＰ）と負方向に大きくなり、第４相における第２ノードＮＮの電位変化が、第１実施形態では（ＶＰ−ＶＮ）であったのが、（ＶＰ）と小さくなり、第１出力端子ＯＵＴ１から昇圧された正電位ＶＵＰＰ（＝２ＶＰ、第１出力電位に相当）が出力され、第２出力端子ＯＵＴ２から昇圧された負電位ＶＵＰＮ（＝ＶＮ−ＶＰ、第２出力電位に相当）が出力される。一例として、第１入力端子ＶＰＰに入力される正の入力電位ＶＰが＋５Ｖで、第２入力端子ＶＮＮに入力される負の入力電位ＶＮが−５Ｖである場合を想定すると、第１出力端子ＯＵＴ１から１０Ｖが、第２出力端子ＯＵＴ２から−１０Ｖが、夫々出力される。
【００８０】
スイッチング回路２ｂの各スイッチＳＷ１〜ＳＷ６に対するオンオフ制御も、第１実施形態（第１及び第２の変形例を含む）と同じであるので、チャージポンプ回路１ｂの定常状態における動作は、昇圧された正電位ＶＵＰＰが第１実施形態と異なるだけで、それ以外は第１実施形態と同じであり、重複する説明は割愛する。
【００８１】
［第４実施形態］
図８は、チャージポンプ回路の第４実施形態における回路構成例を示す回路図である。図８に示すように、第４実施形態のチャージポンプ回路１ｃは、１つのフライングコンデンサＣｆと、フライングコンデンサＣｆの第１及び第２端子に各別に、所定の電位を周期的に変化させながら印加するスイッチング回路２ｃを備えて構成される。
【００８２】
スイッチング回路２ｃは、４個のスイッチＳＷ１〜ＳＷ４と２個の出力スイッチＳＷ５，ＳＷ６、第１入力端子ＶＰＰ、第２入力端子ＶＮＮ、第３入力端子ＧＮＤ、第１及び第２ノードＮＰ，ＮＮ、及び、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２を備えて構成される。第１実施形態のスイッチング回路２との相違点は、スイッチＳＷ３が第３入力端子ＧＮＤと第１ノードＮＰ間に介装され、スイッチＳＷ４が第２入力端子ＶＮＮと第１ノードＮＰ間に介装されている点である。つまり、第１実施形態では、第１ノードＮＰが正の入力電位ＶＰと接地電位（０Ｖ）間で駆動されていたのが、第４実施形態では、接地電位（０Ｖ）と負の入力電位ＶＮ間で駆動されている点で相違する。当該相違点以外は、スイッチング回路２ｃは、第１実施形態のスイッチング回路２と全く同じ回路構成である。
【００８３】
スイッチング回路２ｃは、図８に示す回路構成により、第１相及び第３相におけるフライングコンデンサＣｆの充電電位が、第１実施形態では（ＶＰ−ＶＮ）であったのが、（−ＶＮ）と小さくなり、第２相における第１ノードＮＰの電位変化が、第１実施形態では（−ＶＰ）であったのが、（ＶＮ）となり、第４相における第２ノードＮＮの電位変化が、第１実施形態では（ＶＰ−ＶＮ）であったのが、（ＶＰ）と小さくなり、この結果、第１出力端子ＯＵＴ１から昇圧された正電位ＶＵＰＰ（＝ＶＰ−ＶＮ、第１出力電位に相当）が出力され、第２出力端子ＯＵＴ２から昇圧された負電位ＶＵＰＮ（＝２ＶＮ、第２出力電位に相当）が出力される。一例として、第１入力端子ＶＰＰに入力される正の入力電位ＶＰが＋５Ｖで、第２入力端子ＶＮＮに入力される負の入力電位ＶＮが−５Ｖである場合を想定すると、第１出力端子ＯＵＴ１から１０Ｖが、第２出力端子ＯＵＴ２から−１０Ｖが、夫々出力される。
【００８４】
スイッチング回路２ｃの各スイッチＳＷ１〜ＳＷ６に対するオンオフ制御も、第１実施形態（第１及び第２の変形例を含む）と同じであるので、チャージポンプ回路１ｃの定常状態における動作は、昇圧された正電位ＶＵＰＰと昇圧された負電位ＶＵＰＮが第１実施形態と異なるだけで、それ以外は第１実施形態と同じであり、重複する説明は割愛する。
【００８５】
［第５実施形態］
図９は、チャージポンプ回路の第５実施形態における回路構成例を示す回路図である。図９に示すように、第５実施形態のチャージポンプ回路１ｄは、１つのフライングコンデンサＣｆと、フライングコンデンサＣｆの第１及び第２端子に各別に、所定の電位を周期的に変化させながら印加するスイッチング回路２ｄを備えて構成される。
【００８６】
スイッチング回路２ｄは、４個のスイッチＳＷ１〜ＳＷ４と２個の出力スイッチＳＷ５，ＳＷ６、第１入力端子ＶＰＰ、第２入力端子ＶＮＮ、第３入力端子ＧＮＤ、第１及び第２ノードＮＰ，ＮＮ、及び、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２を備えて構成される。第１実施形態のスイッチング回路２との相違点は、スイッチＳＷ１が第３入力端子ＧＮＤと第２ノードＮＮ間に介装され、スイッチＳＷ４が第２入力端子ＶＮＮと第１ノードＮＰ間に介装されている点である。当該相違点以外は、スイッチング回路２ｄは、第１実施形態のスイッチング回路２と全く同じ回路構成である。
【００８７】
スイッチング回路２ｄは、図９に示す回路構成により、第２相における第１ノードＮＰの電位変化が、第１実施形態では（−ＶＰ）であったのが、（ＶＮ−ＶＰ）と負方向に大きくなり、第４相における第２ノードＮＮの電位変化が、第１実施形態では（ＶＰ−ＶＮ）であったのが、（−ＶＮ）と小さくなり、この結果、第１出力端子ＯＵＴ１から昇圧された正電位ＶＵＰＰ（＝ＶＰ−ＶＮ、第１出力電位に相当）が出力され、第２出力端子ＯＵＴ２から昇圧された負電位ＶＵＰＮ（＝２ＶＮ−ＶＰ、第２出力電位に相当）が出力される。一例として、第１入力端子ＶＰＰに入力される正の入力電位ＶＰが＋５Ｖで、第２入力端子ＶＮＮに入力される負の入力電位ＶＮが−５Ｖである場合を想定すると、第１出力端子ＯＵＴ１から１０Ｖが、第２出力端子ＯＵＴ２から−１５Ｖが、夫々出力される。
【００８８】
スイッチング回路２ｄの各スイッチＳＷ１〜ＳＷ６に対するオンオフ制御も、第１実施形態（第１及び第２の変形例を含む）と同じであるので、チャージポンプ回路１ｄの定常状態における動作は、昇圧された正電位ＶＵＰＰと昇圧された負電位ＶＵＰＮが第１実施形態と異なるだけで、それ以外は第１実施形態と同じであり、重複する説明は割愛する。
【００８９】
［第６実施形態］
図１０は、チャージポンプ回路の第５実施形態における回路構成例を示す回路図である。図１０に示すように、第５実施形態のチャージポンプ回路１ｅは、１つのフライングコンデンサＣｆと、フライングコンデンサＣｆの第１及び第２端子に各別に、所定の電位を周期的に変化させながら印加するスイッチング回路２ｅを備えて構成される。
【００９０】
スイッチング回路２ｅは、４個のスイッチＳＷ１〜ＳＷ４と２個の出力スイッチＳＷ５，ＳＷ６、第１入力端子ＶＰＰ、第２入力端子ＶＮＮ、第３入力端子ＧＮＤ、第１及び第２ノードＮＰ，ＮＮ、及び、第１及び第２出力端子ＯＵＴ１，ＯＵＴ２を備えて構成される。第１実施形態のスイッチング回路２との相違点は、スイッチＳＷ１が第３入力端子ＧＮＤと第２ノードＮＮ間に介装されている点である。当該相違点以外は、スイッチング回路２ｅは、第１実施形態のスイッチング回路２と全く同じ回路構成である。
【００９１】
スイッチング回路２ｅは、図１０に示す回路構成により、第４相における第２ノードＮＮの電位変化が、第１実施形態では（ＶＰ−ＶＮ）であったのが、（−ＶＮ）と小さくなり、この結果、第１出力端子ＯＵＴ１から昇圧された正電位ＶＵＰＰ（＝ＶＰ−ＶＮ、第１出力電位に相当）が出力され、第２出力端子ＯＵＴ２から昇圧された負電位ＶＵＰＮ（＝ＶＮ−ＶＰ、第２出力電位に相当）が出力される。一例として、第１入力端子ＶＰＰに入力される正の入力電位ＶＰが＋５Ｖで、第２入力端子ＶＮＮに入力される負の入力電位ＶＮが−５Ｖである場合を想定すると、第１出力端子ＯＵＴ１から１０Ｖが、第２出力端子ＯＵＴ２から−１０Ｖが、夫々出力される。
【００９２】
スイッチング回路２ｅの各スイッチＳＷ１〜ＳＷ６に対するオンオフ制御も、第１実施形態（第１及び第２の変形例を含む）と同じであるので、チャージポンプ回路１ｅの定常状態における動作は、昇圧された正電位ＶＵＰＰが第１実施形態と異なるだけで、それ以外は第１実施形態と同じであり、重複する説明は割愛する。
【００９３】
［第１〜第６実施形態のまとめ］
上記第１〜第６実施形態では、図１１に示すように、実施形態によって、各チャージポンプ回路１，１ａ〜１ｅの第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２から出力される昇圧された正電位ＶＵＰＰと昇圧された負電位ＶＵＰＮ（何れも、出力電位（絶対値）の最大値を示す）が異なるが、必要な昇圧電圧に対して過剰な昇圧電圧が出力される実施形態を採用すると、該実施形態で出力できる電圧でも破壊しないスイッチング素子を使用してスイッチング回路を構成する必要があり、一般的に高電圧で使用できるスイッチング素子は単位面積当たりのオン抵抗が大きいため、同じ電流供給能力のチャージポンプ回路を構成する場合に、ＩＣのチップ面積が大きくなるという弊害があるので、必要な昇圧電圧に対して適切な実施形態を選択するのが好ましい。
【００９４】
また、図１１に示すように、上記第１〜第６実施形態では、第１入力端子ＶＰＰに入力する正の入力電位ＶＰと第２入力端子ＶＮＮに入力する負の入力電位ＶＮを、必要な出力電位となるように、調整することで、種々の出力電位が選択可能である。
【００９５】
上記第１〜第６実施形態におけるスイッチＳＷ１〜ＳＷ４の各一端と第１〜第３入力端子ＶＰＰ，ＶＮＮ，ＧＮＤとの接続関係を整理すると、以下のようになる。
【００９６】
スイッチＳＷ１の一端が第３入力端子ＧＮＤと接続する場合（第５及び第６実施形態）は、スイッチＳＷ２の一端が第２入力端子ＶＮＮと接続し、且つ、スイッチＳＷ３の一端が第１入力端子ＶＰＰと接続する。
【００９７】
スイッチＳＷ２の一端が第３入力端子ＧＮＤと接続する場合（第３実施形態）は、スイッチＳＷ１とスイッチＳＷ３の各一端が第１入力端子ＶＰＰと接続し、且つ、スイッチＳＷ４の一端が第２入力端子ＶＮＮと接続する。
【００９８】
スイッチＳＷ３の一端が第３入力端子ＧＮＤと接続する場合（第４実施形態）は、スイッチＳＷ１の一端が第１入力端子ＶＰＰと接続し、且つ、スイッチＳＷ２とスイッチＳＷ４の各一端が第２入力端子ＶＮＮと接続する。
【００９９】
スイッチＳＷ４の一端が第３入力端子ＧＮＤと接続する場合（第１及び第６実施形態）は、スイッチＳＷ２の一端が第２入力端子ＶＮＮと接続し、且つ、スイッチＳＷ３の一端が第１入力端子ＶＰＰと接続する。
【０１００】
スイッチＳＷ１〜ＳＷ４の一端が第３入力端子ＧＮＤと接続しない場合（第２実施形態）は、スイッチＳＷ１とスイッチＳＷ３の各一端が第１入力端子ＶＰＰと接続し、且つ、スイッチＳＷ２とスイッチＳＷ４の各一端が第２入力端子ＶＮＮと接続する。
【産業上の利用可能性】
【０１０１】
本発明は、負電位及び正電位を発生するチャージポンプ回路に利用可能であり、特に、液晶駆動回路に正電圧及び負電圧を供給する電圧生成回路に好適に利用可能である。
【符号の説明】
【０１０２】
１，１ａ〜１ｅ：  チャージポンプ回路
２，２ａ〜２ｅ：  スイッチング回路
３：    制御回路部
４，５：  抵抗分圧回路
６，７：  比較器
８：    制御回路
１０：    電圧生成回路
１１：    スイッチングレギュレータ
１２：    従来のチャージポンプ回路
Ｃ１，Ｃ２，Ｃｆ：  フライングコンデンサ
ＣＯＵＴ１，ＣＯＵＴ２：  出力コンデンサ
ＮＰ：    第１ノード
ＮＮ：    第２ノード
ＮＲ１２，ＮＲ３４：  固定抵抗の接続点
Ｎ１〜Ｎ４：  従来のチャージポンプ回路のノード
ＯＵＴ１：  第１出力端子
ＯＵＴ２：  第２出力端子
Ｒ１〜Ｒ４：  固定抵抗
ＳＣ６，ＳＣ７：  比較器の判定結果を示す信号
ＳＳ１〜ＳＳ６：  制御信号
ＳＷ１〜ＳＷ４：  スイッチ
ＳＷ５，ＳＷ５：  出力スイッチ
ＳＷ１１〜ＳＷ１４，ＳＷ１６：  従来のチャージポンプ回路のスイッチ
ＳＷ１５，ＳＷ１７：  従来のチャージポンプ回路の出力スイッチ
ＶＰＰ：  第１入力端子
ＶＮＮ：  第２入力端子
ＧＮＤ：  第３入力端子
ＶＰ：    正の入力電位
ＶＮ：    負の入力電位
ＶＧＮＤ：  接地電位（０Ｖ）
ＶＵＰＰ：  昇圧された正電位
ＶＵＰＮ：  昇圧された負電位
ＶＲＦ１，ＶＲＦ２：  基準電位
ＶＩＮ：  スイッチングレギュレータの入力電圧
ＶＤＤＨ，ＶＤＤＮ：  スイッチングレギュレータか出力されるデータ電圧
【図１】
2014045600.tif 000003
【図２】
2014045600.tif 000004
【図３】
2014045600.tif 000005
【図４】
2014045600.tif 000006
【図５】
2014045600.tif 000007
【図６】
2014045600.tif 000008
【図７】
2014045600.tif 000009
【図８】
2014045600.tif 000010
【図９】
2014045600.tif 000011
【図１０】
2014045600.tif 000012
【図１１】
2014045600.tif 000013
【図１２】
2014045600.tif 000014
【図１３】
2014045600.tif 000015
【図１４】
2014045600.tif 000016