(57)【要約】【課題】小型で、電源線に伝搬するノイズによる誤動作の抑制された電子回路を提供する。【解決手段】実施形態の電子回路は、電源線の伸長方向に伸長し、一方の端部以外の周囲が第１のスリット部によって囲まれる第１の線状部を有する第１のＥＢＧパターンが設けられる電源線を備える。【選択図】図１
2014165424.tif 000002
【特許請求の範囲】
【請求項１】
電源線の伸長方向に伸長し、一方の端部以外の周囲が第１のスリット部によって囲まれる第１の線状部を有する第１のＥＢＧパターンが設けられる電源線を備えることを特徴とする電子回路。
【請求項２】
前記第１の線状部が、前記伸長方向に対して略垂直な方向に複数配置されることを特徴とする請求項１記載の電子回路。
【請求項３】
前記電源線が、前記第１のＥＢＧパターンを間に挟んで両側に設けられ、前記電源線の伸長方向に略垂直な方向に伸長し、前記電源線の伸長方向に略垂直な方向に配置される１対のスリットで構成される第２のスリット部を有することを特徴とする請求項１または請求項２記載の電子回路。
【請求項４】
前記第１のＥＢＧパターンと同一のＥＢＧパターンが、前記伸長方向に並べて配置されることを特徴とする請求項１ないし請求項３いずれか一項記載の電子回路。
【請求項５】
前記電源線に、電源線の伸長方向に伸長し、一方の端部以外の周囲が第３のスリット部によって囲まれ、前記第１の線状部と長さの異なる第２の線状部を有する第２のＥＢＧパターンが設けられ、前記第１のＥＢＧパターンと前記第２のＥＢＧパターンが、前記伸長方向に並べて配置されることを特徴とする請求項１ないし請求項３いずれか一項記載の電子回路。
【請求項６】
前記電源線と離間し、導体で形成されるグラウンド面をさらに備えることを特徴とする請求項１ないし請求項５いずれか一項記載の電子回路。
【請求項７】
複数の絶縁層と複数の導体層との積層構造で形成され、前記電源線が、２つの前記絶縁層に挟まれる前記導体層に形成されることを特徴とする請求項１ないし請求項６いずれか一項記載の電子回路。
【請求項８】
最上層の前記導体層に設けられる電源入力部と、最上層の前記導体層に実装される半導体チップと、前記電源入力部を前記電源線の一端に電気的に接続する第１の接続導体と、前記半導体チップを前記電源線の他端であって前記電源線の前記一端との間に前記第１のＥＢＧパターンが形成される他端に電気的に接続される第２の接続導体を備えることを特徴とする請求項７記載の電子回路。
【請求項９】
筐体と、
前記筐体内に設けられ、電源線の伸長方向に伸長し、一方の端部以外の周囲が第１のスリット部によって囲まれる第１の線状部を有する第１のＥＢＧパターンが設けられる電源線を備える電子回路と、
を備えることを特徴とする電子機器。
【請求項１０】
前記第１の線状部が、前記伸長方向に対して略垂直な方向に複数配置されることを特徴とする請求項９記載の電子機器。
【請求項１１】
前記電源線が、前記第１のＥＢＧパターンを間に挟んで両側に設けられ、前記電源線の伸長方向に略垂直な方向に伸長し、前記電源線の伸長方向に略垂直な方向に配置される１対のスリットで構成される第２のスリット部を有することを特徴とする請求項９または請求項１０記載の電子機器。
【請求項１２】
前記第１のＥＢＧパターンと同一のＥＢＧパターンが、前記伸長方向に並べて配置されることを特徴とする請求項９ないし請求項１１いずれか一項記載の電子機器。
【請求項１３】
前記電源線に、電源線の伸長方向に伸長し、一方の端部以外の周囲が第３のスリット部によって囲まれ、前記第１の線状部と長さの異なる第２の線状部を有する第２のＥＢＧパターンが設けられ、前記第１のＥＢＧパターンと前記第２のＥＢＧパターンが、前記伸長方向に並べて配置されることを特徴とする請求項９ないし請求項１１いずれか一項記載の電子機器。
【請求項１４】
前記電源線と離間し、導体で形成されるグラウンド面をさらに備えることを特徴とする請求項９ないし請求項１３いずれか一項記載の電子機器。
【請求項１５】
前記電子回路が、複数の絶縁層と複数の導体層との積層構造で形成され、前記電源線が、２つの前記絶縁層に挟まれる前記導体層に形成されることを特徴とする請求項９ないし請求項１４いずれか一項記載の電子機器。
【請求項１６】
最上層の前記導体層に設けられる電源入力部と、最上層の前記導体層に実装される半導体チップと、前記電源入力部を前記電源線の一端に電気的に接続する第１の接続導体と、前記半導体チップを前記電源線の他端であって前記電源線の前記一端との間に前記第１のＥＢＧパターンが形成される他端に電気的に接続される第２の接続導体を備えることを特徴とする請求項１５記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子回路および電子機器に関する。
【背景技術】
【０００２】
デジタル・アナログ・ＲＦ混在回路を搭載する回路基板、ＳＯＣ（ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）、擬似ＳＯＣ等では、電源線に伝播するノイズが誤動作を引き起こすという問題がある。この誤動作を防ぐために、例えば、マイクロストリップ線路を用いたフィルタや、３次元のＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）構造を設けることが考案されている。
【０００３】
もっとも、マイクロストリップ線路を用いたフィルタは、参照面となるグラウンド面を線路に近接して設けることが要求され、フィルタ配置に対する制約が大きくなる。また、特に、低周波を遮断するための小面積のフィルタパターンは確立していない。したがって、回路基板等の小型化に問題がある。
【０００４】
また、３次元のＥＢＧ構造の場合も、３次元パターンを避けて貫通ビア等の接続部を形成する必要がある。また、低周波を遮断するための小面積のＥＢＧ構造パターンは確立していない。したがって、やはり、回路基板等の小型化に問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−６０４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、小型で、電源線に伝搬するノイズによる誤動作の抑制された電子回路および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の電子回路は、電源線の伸長方向に伸長し、一方の端部以外の周囲が第１のスリット部によって囲まれる第１の線状部を有する第１のＥＢＧパターンが設けられる電源線を備えることを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の電源線に設けられるＥＢＧ構造のパターンを示す図である。
【図２】第１の実施形態のＥＢＧ構造の等価回路の説明図である。
【図３】第１の実施形態の遮断特性を示す図である。
【図４】第１の実施形態のＥＢＧ構造のパターンと遮断周波数との関係を示す図である。
【図５】第１の実施形態の電源線と参照面の距離と、遮断特性との関係を示す図である。
【図６】第２の実施形態の電源線に設けられるＥＢＧ構造のパターンを示す図である。
【図７】第３の実施形態の電源線に設けられるＥＢＧ構造のパターンを示す図である。
【図８】第３の実施形態の遮断特性を示す図である。
【図９】第３の実施形態の遮断特性の説明図である。
【図１０】第３の実施形態の作用を示す図である。
【図１１】第４の実施形態の電子機器のブロック図である。
【図１２】第４の実施形態の電子回路の断面模式図である。
【図１３】第４の実施形態の電源線とＥＢＧパターンの一例を示す図である。
【図１４】第４の実施形態の遮断特性を示す図である。
【発明を実施するための形態】
【０００９】
本明細書中、「電子回路（ｅｌｅｃｔｒｏｎｉｃ  ｃｉｒｃｕｉｔ）」とは、半導体デバイスや半導体チップに構成される回路、回路基板を用いて構成される回路のいずれも包含する概念とする。
【００１０】
本明細書中、「回路基板（ｃｉｒｃｕｉｔ  ｂｏａｒｄ）」とは、プリント配線板に電子部品が実装された状態のものを意味する。
【００１１】
（第１の実施形態）
本実施形態の電子回路は、電源線を備える。そして、電源線には、電源線の伸長方向に伸長し、一方の端部以外の周囲が第１のスリット部によって囲まれる第１の線状部を有する第１のＥＢＧパターンが設けられる。
【００１２】
図１は、本実施形態の電源線に設けられるＥＢＧ構造のパターンを示す図である。
【００１３】
電源線１０は、電子回路中の素子に電圧または電流を供給する。電源線１０は導体であり、例えば金属である。金属は、例えば、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）などの低抵抗金属である。
【００１４】
電源線１０には、第１のＥＢＧパターン１２が形成されている。第１のＥＢＧパターン１２は、一方の端部１４以外の周囲が第１のスリット部１６によって囲まれ、電源線１０の伸長方向に伸長する第１の線状部１８を備えている。電源線１０の伸長方向は、電流が流れる方向でもある。そして、第１の線状部１８が、電源線１０の伸長方向に対して略垂直な方向に複数、図１では４本配置される。なお、第１の線状部１８は４本に限られるものではない。
【００１５】
第１のＥＢＧパターン１２により、電源線１０を伝搬するノイズを遮断する。第１の線状部１８を複数本設けることでノイズの遮断量を大きくすることが可能である。
【００１６】
また、電源線１０には、第２のスリット部２０が設けられる。第２のスリット部２０は、第１のＥＢＧパターン１２を間に挟んで、第１のＥＢＧパターン１２の両側に設けられる。第２のスリット部２０は、電源線１０の伸長方向に略垂直な方向に伸長し、電源線の伸長方向に略垂直な方向に配置される１対のスリット２０ａ、２０ｂで構成される。
【００１７】
第２のスリット部２０は、第１のＥＢＧパターン１２による遮断周波数帯域を微調整するために設けられる。１対のスリット２０ａ、２０ｂのスリット幅は、第１のＥＢＧパターン１２の左右で異なっていてもかまわない。
【００１８】
図２は、本実施形態のＥＢＧ構造の等価回路の説明図である。図２（ａ）がＥＢＧ構造のパターン図、図２（ｂ）が１ユニットの等価回路図、図２（ｃ）がユニット１〜４をあわせた等価回路図である。
【００１９】
ユニット１についてみると、ＥＢＧ構造のパターンは、第１のスリット部１６の外縁によるフリンジ寄生インダクタンス成分と、第１のスリット部１６の外縁と１本の第１の線状部１８との間のフリンジ寄生キャパシタ成分とを備える。そして、図２（ｂ）に示すように、このフリンジ寄生インダクタンス成分とフリンジ寄生キャパシタ成分とが並列に接続されるＬＣ並列共振回路となっている。さらに、図２（ｃ）に示すように、ユニット１〜４をあわせた場合、４個のＬＣ並列共振回路が直列に接続される回路である。
【００２０】
上記パターンを備える第１のＥＢＧパターンにより、所望の周波数が遮断され、電源線１０にのるノイズを抑制することが可能となる。なお、第１のＥＢＧパターンによって構成される回路の共振周波数が、第１のＥＢＧパターンによる遮断周波数となる。
【００２１】
図３は、本実施形態の遮断特性を示す図である。図に示すように、３．２ＧＨｚを最大遮断周波数とする遮断特性が得られる。
【００２２】
図４は、本実施形態のＥＢＧ構造のパターンと遮断周波数との関係を示す図である。図４は、パターンの線状部の長さ（線状部長）、フリンジ長と最大遮断周波数との関係を示している。
【００２３】
ここで示す線状部長は、線状部１８の長さであり、フリンジ長は、第１のスリット１６の線状部１８をとります外縁部の長さである。線状部長とフリンジ長を最適化することにより、所望の遮断周波数を調整できる。
【００２４】
本実施形態のＥＢＧ構造は、２次元の導体である電源線１０に設けられるスリットでＬＣ共振回路を形成している。したがって、例えば、３次元的な構造によりＬＣ共振回路を形成する３次元ＥＢＧ構造と比較し、電子回路の小型化が可能となる。
【００２５】
図５は、本実施形態の電源線と参照面の距離と、遮断特性との関係を示す図である。図５に示すように、電源線とリターン電流が流れる参照面との距離を変数とし、１００μｍ〜４００μｍの間で変化させている。図５に示すように、すべての範囲で、距離に依存せず−４０ｄＢの遮断量を実現できることが確認される。なお、参照面は導体で形成されるグラウンド面である。
【００２６】
このように、本実施形態のＥＢＧ構造によれば、電源線と参照面の距離が離れていても効果的に電源線のノイズを遮断することが可能となる。したがって、例えば、多層回路基板等におけるＥＢＧ構造の配置位置の自由度が向上する。よって、この観点からも電子回路の小型化が可能となる。
【００２７】
本実施形態のＥＢＧ構造を適用することで、小型でかつ電源線に伝搬するノイズによる誤動作の抑制された電子回路が実現される。
【００２８】
（第２の実施形態）
本実施形態の電子回路は、第１のＥＢＧパターンと同一のＥＢＧパターンが、電源線の伸長方向に並べて配置されること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
【００２９】
図６は、本実施形態の電源線に設けられるＥＢＧ構造を示す図である。図６（ａ）がＥＢＧ構造のパターンを示す図、図６（ｂ）が等価回路を示す図である。
【００３０】
図６（ａ）に示すように、第１の実施形態で説明した第１のＥＢＧパターン１２が、電源線１０の伸長方向に２個並べて配置される。そして、図６（ｂ）の等価回路に示すように、４個のＬＣ並列共振回路が直列に接続される回路が、さらに並列に接続される回路構成となっている。
【００３１】
本実施形態では、第１のＥＢＧパターン１２を、電源線１０の伸長方向に２個並べて配置することにより、ノイズの遮断量を大きくすることが可能である。なお、第１のＥＢＧパターン１２を３個以上並べてもかまわない。
【００３２】
（第３の実施形態）
本実施形態の電子回路は、電源線に、電源線の伸長方向に伸長し、一方の端部以外の周囲が第３のスリット部によって囲まれ、第１の線状部と長さの異なる第２の線状部を有する第２のＥＢＧパターンが設けられ、第１のＥＢＧパターンと第２のＥＢＧパターンが、伸長方向に並べて配置されること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
【００３３】
図７は、本実施形態の電源線に設けられるＥＢＧ構造のパターンを示す図である。
【００３４】
図７に示すように、本実施形態の電源線１０は、第１の実施形態で説明した第１のＥＢＧパターン１２と、第２のＥＢＧパターン５２を備えている。第２のＥＢＧパターンは、電源線１０の伸長方向に伸長し、一方の端部５４以外の周囲が第３のスリット部５６によって囲まれ、第１の線状部１８と長さの異なる第２の線状部５８を備えている。
【００３５】
図８は、本実施形態の遮断特性を示す図である。図に示すように、３．０〜３．２ＧＨｚを最大遮断周波数とする遮断特性が得られる。
【００３６】
図９は本実施形態の遮断特性の説明図である。図９（ａ）が、第１のＥＢＧパターンのみの場合のパターン（上図）と遮断特性（下図）、図９（ｂ）が、第２のＥＢＧパターンのみの場合のパターン（上図）と遮断特性（下図）である。
【００３７】
第１のＥＢＧパターンのみの場合の遮断特性と、第２のＥＢＧパターンのみの場合の遮断特性は、それぞれ異なる遮断特性を示す。図８に示した本実施形態の遮断特性は、第１のＥＢＧパターンのみの場合の遮断特性と、第２のＥＢＧパターンのみの場合の遮断特性を足し合わせた遮断特性を示している。
【００３８】
本実施形態によれば、異なるＥＢＧパターンを並べることにより、それぞれの特性を足し合わせた遮断特性を実現できる。よって、単一のパターンでは実現できない遮断特性を実現することが可能である。
【００３９】
図１０は、本実施形態の作用を示す図である。図１０は、第２のスリット部２０の作用を示す。図１０（ａ）は第２のスリット部２０を設けた本実施形態のパターン、図１０（ｂ）は第２のスリット部２０を省いたパターン、図１０（ｃ）が両者の遮断特性を示す図である。
【００４０】
図に示すように、第２のスリット部２０を設けることにより最大遮断周波数が、約０．４ＧＨｚ低周波数側にシフトしていることがわかる。このように、第２のスリット部２０により、遮断周波数の調整を行うことが可能となる。
【００４１】
本実施形態では、例えば、ＥＢＧ構造の周囲のパターンによる寄生成分が遮断周波数のシフトをもたらすような場合、第２のスリット部２０を設けることにより、主たる第１のＥＢＧパターン１２や、第２のＥＢＧパターン５２に設計変更を行うことなく、遮断周波数の設計値への合わせこみが可能となる。
【００４２】
（第４の実施形態）
本実施形態の電子機器は、筐体と、筐体内に設けられ、電源線の伸長方向に伸長し、一方の端部以外の周囲が第１のスリット部によって囲まれる第１の線状部を有する第１のＥＢＧパターンが設けられる電源線を備える。本実施形態の電子機器は、上記第１ないし第３の実施形態の電源線を備える電子回路を、筐体内に備える。以下、第１ないし第３の実施形態と重複する内容については、記述を省略する。
【００４３】
図１１は、本実施形態の電子機器のブロック図である。本実施形態の電子回路は、例えば、無線中継器である。
【００４４】
本実施形態の電子機器は、金属または樹脂等の筐体６０に、例えば、無線送受信用の回路基板６２が設けられている。また、筐体６０外には、無線送受信用のアンテナ６４、回路基板６２に電気を供給する電源６６が設けられている。
【００４５】
図１２は、本実施形態の電子回路の模式断面図である。この電子回路は多層基板である。
【００４６】
本実施形態の電子回路は、複数の絶縁層と複数の導体層との積層構造で形成され、電源線が、２つの絶縁層に挟まれる導体層に形成される。さらに、最上層の導体層に設けられる電源入力部と、最上層の導体層に実装される半導体チップと、電源入力部を電源線の一端に電気的に接続する第１の接続導体と、半導体チップを電源線の他端であって電源線の一端との間に第１のＥＢＧパターンが形成される他端に電気的に接続される第２の接続導体を備える。
【００４７】
図１２に示すように、電子回路は、複数の絶縁層３４ａ〜３４ｆと複数の導体層３２ａ〜３２ｇとの積層構造で形成される。絶縁層３４ａ〜３４ｆは、例えば樹脂で形成される。また、導体層３２ａ〜３２ｇには、配線や参照面として用いられる金属パターンが設けられる。
【００４８】
例えば、最下層の導体層３２ａと最上層の導体層３２ｇには信号線のパターンが形成される。また、例えば、導体層３２ｂ、３２ｆは参照面ともなるグラウンド面、また、例えば、導体層３２ｃ、３２ｄ、３２ｅは電源線のパターンが形成される。
【００４９】
導体層３２ｅに形成される電源線１０には、例えば、図１で示したＥＢＧ構造が電源線に設けられる。導体層３２ｅは、絶縁層３４ｄと絶縁層３４ｅに挟まられる。
【００５０】
最上層の導体層３２ｇには、電源入力部３６が設けられる。また、最上層の導体層３２ｇには、半導体チップ３８が実装される。
【００５１】
さらに、電源入力部３６を電源線１０の一端に電気的に接続する第１の接続導体４０が設けられる。そして、半導体チップ３８を電源線１０の他端であって、電源線１０の上記一端との間に第１のＥＢＧパターンが形成される他端に電気的に接続される第２の接続導体４２が設けられる。また、グラウンド面である導電層３２ｆと半導体チップ３８とを接続する第３の接続導体４４が設けられる。第１、第２および第３の接続導体は、例えば、貫通ビアである。
【００５２】
電源入力部３６から第１の接続導体４０を介して、電源線１０の一端に、例えば、５〜５０Ｖの電源電圧が印加される。電源線１０に印加された電源電圧は、電源線１０に設けられるＥＢＧ構造、電源線１０の他端、第２の接続導体４２を介して半導体チップに印加される。
【００５３】
図１３は、本実施形態の電源線とＥＢＧパターンの一例を示す図である。例えば、図１２の導体層３２ｅに、図１３に示す電源線１０が形成される。
【００５４】
電源線１０は、一端に第１の接続導体４０のコンタクト部４０ａがあり、ＥＢＧ構造を挟んで他端に第２の接続導体４２のコンタクト部４２ａが設けられている。電源入力部３６から第１の接続導体４０、コンタクト部４０ａを介して、例えば、電源線１０に５０Ｖの電源電力が印加される。
【００５５】
図１４は、本実施形態の遮断特性を示す図である。図１３に示す電源線１０のパターンを用いている。ＥＢＧパターンの有無で遮断特性を比較している。
【００５６】
ＥＢＧパターンが無い場合（図１４中点線）、ノイズ周波数３．０５ＧＨｚ、３．６５ＧＨｚにおいて、遮断量が−２０ｄＢ、−２５ｄＢであり、この遮断量では、ノイズが伝搬するおそれがある。これに対し、本実施形態のＥＢＧパターンがある場合（図１４中実線）、ノイズ周波数３．０５ＧＨｚで遮断量が−３８．２９ｄＢ、ノイズ周波数３．６５ＧＨｚで遮断量が−４２．６ｄＢとなり、ノイズの伝搬が抑制される。
【００５７】
本実施形態によれば、小型でかつ電源線に伝搬するノイズによる誤動作の抑制された電子回路が実現される。したがって、この電子回路を搭載することにより、小型でかつ電源線に伝搬するノイズによる誤動作の抑制された電子機器が実現される。
【００５８】
以上、具体例を参照しつつ本発明の実施形態について説明した。上記、実施形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施形態の説明においては、電子回路、電子機器等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる電子回路、電子機器等に関わる要素を適宜選択して用いることができる。
【００５９】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての電子回路、電子機器が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００６０】
１０        電源線
１２        第１のＥＢＧパターン
１４        端部
１６        第１のスリット部
１８        第１の線状部
２０        第２のスリット部
３２ａ〜ｇ  導体層
３４ａ〜ｆ  絶縁層
３６        電力入力部
３８        半導体チップ
４０        第１の接続導体
４２        第２の接続導体
５２        第２のＥＢＧパターン
５４        端部
５６        第３のスリット部
５８        第２の線状部
６０        筐体
６２        回路基板
【図１】
2014165424.tif 000003
【図７】
2014165424.tif 000004
【図１１】
2014165424.tif 000005
【図１２】
2014165424.tif 000006
【図１３】
2014165424.tif 000007
【図２】
2014165424.tif 000008
【図３】
2014165424.tif 000009
【図４】
2014165424.tif 000010
【図５】
2014165424.tif 000011
【図６】
2014165424.tif 000012
【図８】
2014165424.tif 000013
【図９】
2014165424.tif 000014
【図１０】
2014165424.tif 000015
【図１４】
2014165424.tif 000016