(57)【要約】【課題】回路動作の安定性を向上させることができる光電変換装置を提供することを課題とする。【解決手段】光電変換装置は、光電変換素子（１０）と、前記光電変換素子のノードの電位を検出する検出手段（３０）と、前記検出手段からのフィードバック信号を前記光電変換素子のノードにフィードバックするフィードバック手段（４０）と、前記フィードバック手段の出力電流を増幅する電流増幅手段（５０）とを有し、前記電流増幅手段は、電流入力ノードと基準電位ノードとの間に抵抗性のインピーダンス素子を有することを特徴とする。【選択図】図１
2014045351.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、
前記光電変換素子のノードの電位を検出する検出手段と、
前記検出手段からのフィードバック信号を前記光電変換素子のノードにフィードバックするフィードバック手段と、
前記フィードバック手段の出力電流を増幅する電流増幅手段とを有し、
前記電流増幅手段は、電流入力ノードと基準電位ノードとの間に抵抗性のインピーダンス素子を有することを特徴とする光電変換装置。
【請求項２】
前記検出手段は、
ゲートが前記光電変換素子のノードに接続され、ソースが電源電圧ノードに接続された第１のＭＯＳＦＥＴと、
前記第１のＭＯＳＦＥＴを駆動する定電流源とを有し、
前記フィードバック手段は、
前記第１のＭＯＳＦＥＴと同一の極性であり、ソースが前記光電変換素子のノードに接続され、ゲートが前記第１のＭＯＳＦＥＴのドレインに接続され、ドレインから電流を出力する第２のＭＯＳＦＥＴを有することを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記電流増幅手段は、ソース接地回路であることを特徴とする請求項１又は２記載の光電変換装置。
【請求項４】
前記電流増幅手段は、
ゲートが前記電流入力ノードに接続され、ソースが前記基準電位ノードに接続された第３のＭＯＳＦＥＴと、
前記電流入力ノード及び前記第３のＭＯＳＦＥＴのソース間に接続された第１の抵抗とを有することを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
【請求項５】
前記電流増幅手段は、ソースが前記第３のＭＯＳＦＥＴのドレインに接続された第４のＭＯＳＦＥＴを有することを特徴とする請求項４記載の光電変換装置。
【請求項６】
前記電流増幅手段は、前記第３のＭＯＳＦＥＴのソース及び前記基準電位ノード間に接続された第２の抵抗を有することを特徴とする請求項４記載の光電変換装置。
【請求項７】
前記電流増幅手段は、カレントミラー回路を有することを特徴とする請求項１又は２記載の光電変換装置。
【請求項８】
前記カレントミラー回路は、
ゲート及びドレインが前記電流入力ノードに接続され、ソースが前記基準電位ノードに接続された第５のＭＯＳＦＥＴと、
ゲートが前記電流入力ノードに接続され、ソースが前記基準電位ノードに接続された第６のＭＯＳＦＥＴとを有することを特徴とする請求項７記載の光電変換装置。
【請求項９】
前記カレントミラー回路は、
ドレインが前記電流入力ノードに接続され、ソースが前記基準電位ノードに接続された第５のＭＯＳＦＥＴと、
ソースが前記基準電位ノードに接続された第６のＭＯＳＦＥＴと、
入力ノードが前記電流入力ノードに接続され、出力ノードが前記第５のＭＯＳＦＥＴのゲート及び前記第６のＭＯＳＦＥＴのゲートに接続された電圧バッファとを有することを特徴とする請求項７記載の光電変換装置。
【請求項１０】
前記電圧バッファは、
ゲートが前記電流入力ノードに接続され、ソースが前記第５のＭＯＳＦＥＴのゲート及び前記第６のＭＯＳＦＥＴのゲートに接続された第７のＭＯＳＦＥＴと、
前記第７のＭＯＳＦＥＴを駆動する電流源とを有することを特徴とする請求項９記載の光電変換装置。
【請求項１１】
前記第７のＭＯＳＦＥＴは、バックゲートノード及びソースが相互に接続されていることを特徴とする請求項１０記載の光電変換装置。
【請求項１２】
前記光電変換素子、前記検出手段、前記フィードバック手段、前記第５のＭＯＳＦＥＴ及び前記電圧バッファは、受光領域の中に設けられ、
前記第６のＭＯＳＦＥＴは、前記受光領域の外に設けられていることを特徴とする請求項９〜１１のいずれか１項に記載の光電変換装置。
【請求項１３】
前記カレントミラー回路は、
ゲートが前記電流入力ノードに接続され、ソースが前記基準電位ノードに接続された第５のＭＯＳＦＥＴと、
ゲートが前記電流入力ノードに接続され、ソースが前記基準電位ノードに接続された第６のＭＯＳＦＥＴと、
ドレインが前記電流入力ノードに接続され、ソースが前記第５のＭＯＳＦＥＴのドレインに接続された第８のＭＯＳＦＥＴと、
ゲートが前記第８のＭＯＳＦＥＴのゲートに接続され、ソースが前記第６のＭＯＳＦＥＴのドレインに接続された第９のＭＯＳＦＥＴと
を有することを特徴とする請求項７記載の光電変換装置。
【請求項１４】
前記電流増幅手段は、オペアンプを有することを特徴とする請求項１又は２記載の光電変換装置。
【請求項１５】
前記オペアンプは、正転入力ノードが前記電流入力ノードに接続され、反転入力ノード及び出力ノードが相互に接続され、
前記電流増幅手段は、
前記オペアンプの正転入力ノード及び前記基準電位ノード間に接続された第１の抵抗と、
前記オペアンプの反転入力ノード及び前記基準電位ノード間に接続された第３の抵抗とを有することを特徴とする請求項１４記載の光電変換装置。
【請求項１６】
前記電流増幅手段は、カレントコンベア回路を有することを特徴とする請求項１又は２記載の光電変換装置。
【請求項１７】
前記光電変換素子、前記検出手段、前記フィードバック手段及び前記電流増幅手段が複数設けられ、
第１導電型の光電変換領域と、前記第１導電型と逆の導電型である第２導電型の領域とを交互に複数積層することにより、前記複数の光電変換素子が深さ方向に積層されていることを特徴とする請求項１〜１６のいずれか１項に記載の光電変換装置。
【請求項１８】
前記複数の電流増幅手段は、相互に電流ゲインが異なることを特徴とする請求項１７記載の光電変換装置。
【請求項１９】
前記複数の電流増幅手段の各々は、
ドレインが前記電流入力ノードに接続され、ソースが前記基準電位ノードに接続された第５のＭＯＳＦＥＴと、
ゲートが前記第５のＭＯＳＦＥＴのゲートに接続され、ソースが前記基準電位ノードに接続された第６のＭＯＳＦＥＴとを有し、
前記複数の電流増幅手段の前記第５のＭＯＳＦＥＴは、相互にゲート長が等しいことを特徴とする請求項１７又は１８記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関する。
【背景技術】
【０００２】
特許文献１の図１は、光電変換装置を表している。同図においては、定電流源として用いているＭＯＳＦＥＴと、その定電流源によって駆動されるＭＯＳＦＥＴでソース接地回路を構成しており、その駆動されるＭＯＳＦＥＴのゲートとソース間の電圧で、フォトダイオードのアノード電位を定めている。同図において、光量が変化した際、フォトダイオードで発生する光電流が変化するので、フォトダイオードと蓄積容量間のＭＯＳＦＥＴのゲートとソース間の電圧が変化する。この時、該ＭＯＳＦＥＴのソース（つまりフォトダイオードのアノード）電位ではなく、該ＭＯＳＦＥＴのゲートが主に変動する構成となっている。これは、該ＭＯＳＦＥＴのソースから該ＭＯＳＦＥＴのゲートへ、ソース接地回路を介して、フィードバックがかかっているためである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２０３３１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、該ＭＯＳＦＥＴのドレインに蓄積容量を接続し、光電流で該容量上に信号電荷を充電していく際には、該容量上の電位が、露光時間に依存して上昇していく。よって、該ＭＯＳＦＥＴのドレイン電位が上昇していくため、露光時間が長すぎると上述のフィードバックが働かなくなってしまう。すなわち、長い露光時間が回路動作の安定性を崩す要因となってしまう。
【０００５】
本発明の目的は、回路動作の安定性を向上させることができる光電変換装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の光電変換装置は、光電変換素子と、前記光電変換素子のノードの電位を検出する検出手段と、前記検出手段からのフィードバック信号を前記光電変換素子のノードにフィードバックするフィードバック手段と、前記フィードバック手段の出力電流を増幅する電流増幅手段とを有し、前記電流増幅手段は、電流入力ノードと基準電位ノードとの間に抵抗性のインピーダンス素子を有することを特徴とする。
【発明の効果】
【０００７】
電流増幅手段の電流入力ノードの電位が露光時間に依存することを防止し、回路動作の安定性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態の構成例を示す構成図である。
【図２】本発明の第１の実施形態の構成例を示す構成図である。
【図３】本発明の第２の実施形態の構成例を示す構成図である。
【図４】本発明の第３の実施形態の構成例を示す構成図である。
【図５】本発明の第４の実施形態の構成例を示す構成図である。
【図６】本発明の第５の実施形態の構成例を示す構成図である。
【図７】本発明の第５の実施形態の構成例を示す構成図である。
【図８】本発明の第６の実施形態の構成例を示す構成図である。
【図９】本発明の第７の実施形態の構成例を示す構成図である。
【図１０】本発明の第８の実施形態の構成例を示す構成図である。
【図１１】本発明の第９の実施形態の構成例を示す構成図である。
【図１２】本発明の第１０の実施形態の構成例を示す構成図である。
【図１３】本発明の第１１の実施形態の構成例を示す構成図である。
【図１４】本発明の第１２及び第１３の実施形態の構成例を示す構成図である。
【図１５】本発明の第１２及び第１３の実施形態の説明図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る光電変換装置の構成例を示す図である。光電変換装置は、光電変換素子１０と、光電変換素子１０で発生した光電流が入力されるノード２０と、ノード２０の電位を検出する検出手段３０と、検出手段３０からのフィードバック信号をノード２０にフィードバックするフィードバック手段４０を有する。ノード２０は、光電変換素子１０のノードである。また、光電変換装置は、フィードバック手段４０の出力電流を増幅する電流増幅手段５０を有し、電流増幅手段５０は、第１の抵抗６０と、電流入力ノード６５と、電流出力ノード７０と、基準電位ノード８０を有する。すなわち、電流増幅手段５０は、電流入力ノード６５と基準電位ノード８０との間に第１の抵抗（抵抗性のインピーダンス素子）６０を有する。また、光電変換装置は、負荷容量８５及び負荷抵抗８６を有する。
【００１０】
図１において、光電流が入力されるノード２０の電位は、検出手段３０で検出され、フィードバック手段４０を用いてフィードバックをかけることによって、光電流が変化した際のノード２０の電位変動を低減する。また、フィードバック手段４０から出力される光電流は、電流増幅手段５０で増幅され、増幅した電流で後段の負荷容量８５を駆動することが可能となっており、これにより動作速度を改善することが可能となっている。また、電流入力ノード６５の電位は、基準電位ノード８０の電位と第１の抵抗６０の抵抗値と入力電流により、決まる。これにより、電流入力ノード６５の電位が露光時間に依存することを防いでおり、回路動作の安定性を向上させている。以上のように、図１の光電変換装置により、回路動作の安定性を向上し、動作速度を改善した光電変換装置を提供することができる。
【００１１】
図２は、図１の光電変換装置の構成例を示す回路図である。まず、図１と図２の対応について説明する。検出手段３０は、定電流源１００と、第１のＭＯＳＦＥＴ１１０とを有する。第１のＭＯＳＦＥＴ１１０は、ソースが電源電圧ノード１２０に接続され、ゲートがノード２０に接続される。定電流源１００は、第１のＭＯＳＦＥＴ１１０を駆動する電流源であり、第１のＭＯＳＦＥＴ１１０のドレイン及び基準電位ノード間に接続される。フィードバック手段４０は、第２のＭＯＳＦＥＴ９０を有する。第２のＭＯＳＦＥＴ９０は、第１のＭＯＳＦＥＴ１１０と同一の極性であり、ソースがノード２０に接続され、ゲートが第１のＭＯＳＦＥＴ１１０のドレインに接続され、ドレインから電流を出力する。電流増幅手段５０は、ソース接地回路であり、第１の抵抗６０と第３のＭＯＳＦＥＴ１１５とを有する。第３のＭＯＳＦＥＴ１１５は、ドレインが電流出力ノード７０に接続され、ゲートが電流入力ノード６５に接続され、ソースが基準電位ノード８０に接続される。第１の抵抗６０は、電流入力ノード６５及び第３のＭＯＳＦＥＴ１１５のソース間に接続される。また、光電変換素子１０は、例えばフォトダイオードであり、アノードがノード２０に接続され、カソードが電源電圧ノード１２０に接続される。
【００１２】
図２において、光電変換素子１０で発生した光電流は、電流増幅手段５０に流れ込む。光電流Ｉｐは、第１の抵抗６０により電圧に変換される。センサ照度が変化した際の光電流の変化量をΔＩｐとすると、第３のＭＯＳＦＥＴ１１５のゲート及びソース間電圧Ｖｇｓの変化分は、次式（１）になる。ここで、Ｒは第１の抵抗６０の抵抗値である。
【００１３】
【数１】
2014045351.tif 000003
【００１４】
また、第３のＭＯＳＦＥＴ１１５のドレイン電流は、一般的なＭＯＳＦＥＴのドレイン電流の式から、次式（２）になる。ここで、Ｖｔｈは閾値である。
【００１５】
【数２】
2014045351.tif 000004
【００１６】
また、βは、次式（３）の通りである。
【００１７】
【数３】
2014045351.tif 000005
【００１８】
ここで、μ0はキャリアの移動度、Ｃoxは第３のＭＯＳＦＥＴ１１５の単位面積当たりのゲート容量、Ｗは第３のＭＯＳＦＥＴ１１５のゲート幅、Ｌは第３のＭＯＳＦＥＴ１１５のゲート長である。式（２）より、第３のＭＯＳＦＥＴ１１５のトランスコンダクタンスｇｍは、次式（４）になる。
【００１９】
【数４】
2014045351.tif 000006
【００２０】
式（４）に式（１）を代入すると、次式（５）になる。
【００２１】
【数５】
2014045351.tif 000007
【００２２】
式（５）が電流増幅手段５０の電流増幅率となる。このように、増幅した電流で電流出力ノード７０に接続される後段の負荷容量８５を駆動することが可能となっており、これにより、動作速度を改善することが可能となっている。また、電流入力ノード６５の電位は、第１の抵抗６０の抵抗値と光電流により、決まる。これにより、電流入力ノード６５の電位が露光時間に依存することを防いでおり、回路動作の安定性を向上させている。
【００２３】
以上のように、図２の光電変換装置により、回路動作の安定性を向上し、動作速度を改善した光電変換装置を提供することができる。
【００２４】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図３においては、電流増幅手段５０は、図２に対して、さらに、第４のＭＯＳＦＥＴ１３０と電圧入力ノード１４０を有する。第４のＭＯＳＦＥＴ１３０は、ドレインが電流出力ノード７０に接続され、ゲートが電圧入力ノード１４０に接続され、ソースが第３のＭＯＳＦＥＴ１１５のドレインに接続される。第４のＭＯＳＦＥＴ１３０が、第３のＭＯＳＦＥＴ１１５のドレイン電圧の変動を抑える役割を果たすことにより、電流増幅手段５０の入力容量を低減し、動作速度を更に改善することが可能となる。
【００２５】
電流増幅手段５０の入力電流となる光電流がΔＩｐだけ変化したとき、電流出力ノード７０の電位変化ΔＶは、式（５）を用いると、次式（６）になる。
【００２６】
【数６】
2014045351.tif 000008
【００２７】
ここで、Ｒｏｕｔは、電流出力ノード７０の外に接続された負荷抵抗８６の抵抗値である。ここで、第４のＭＯＳＦＥＴ１３０のトランスコンダクタンスをｇｍ１、出力抵抗をｒ１とすると、第３のＭＯＳＦＥＴ１１５のドレイン電圧の変動ΔＶｄは、およそ１／（ｇｍ１×ｒ１）倍され、次式（７）に抑えられる。
【００２８】
【数７】
2014045351.tif 000009
【００２９】
ここで、第３のＭＯＳＦＥＴ１１５のゲート及びドレイン間容量Ｃｇｄにはミラー効果が寄与する。よって、ミラー容量は、Ａ＝−ΔＶｄ／ＲΔＩｐとして、（１＋Ａ）Ｃｇｄとなる。式（７）を用いて、Ａを消去すると、次式（８）になる。
【００３０】
【数８】
2014045351.tif 000010
【００３１】
一方、第４のＭＯＳＦＥＴ１３０がない場合は、式（６）が第３のＭＯＳＦＥＴ１１５のドレイン電圧の変動になるので、式（６）より、Ａ＝−ΔＶｄ／ＲΔＩｐ＝ｇｍ・Ｒｏｕｔとなるので、ミラー容量は式（８）よりも大きくなる。このように、第３のＭＯＳＦＥＴ１１５のドレイン電圧の変動を１／（ｇｍ１×ｒ１）倍に抑えることにより、Ｃｇｄに働くミラー効果を抑え、電流増幅手段５０の入力容量の低減を行っている。光電変換装置の動作速度には、増幅された電流による電流出力ノード７０に接続される負荷容量の充放電だけではなく、光電流による電流入力ノード６５に付随する容量の充放電も寄与する。よって、電流増幅手段５０の入力容量を低減し、動作速度を更に改善することが可能となる。
【００３２】
（第３の実施形態）
図４は、本発明の第３の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図４においては、電流増幅手段５０は、図２に対して、さらに、第２の抵抗１５０を有する。第２の抵抗１５０は、第３のＭＯＳＦＥＴ１１５のソース及び基準電位ノード８０間に接続される。これにより、基準電位変動によるＳ／Ｎの悪化を低減することが可能となる。
【００３３】
基準電位ノード８０のノード電位が、ΔＶｎだけ変動した際、第２の抵抗１５０の抵抗値Ｒ１が十分大きければ、電流出力ノード７０から出力される電流へのノイズ電流の混入は、およそΔＶｎ／Ｒ１となる。一方、図２の電流増幅手段５０においては、式（４）のｇｍを用いて、およそｇｍ×ΔＶｎとなる。よって、図４の電流増幅手段５０は、図２の電流増幅手段５０に対して、ノイズ電流を１／（ｇｍ×Ｒ１）倍に低減することができる。以上のように、基準電位変動によるＳ／Ｎの悪化を低減することが可能となる。
【００３４】
（第４の実施形態）
図５は、本発明の第４の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図５においては、電流増幅手段５０は、第５のＭＯＳＦＥＴ１６０と第６のＭＯＳＦＥＴ１７０を有する。第５のＭＯＳＦＥＴ１６０は、ドレイン及びゲートが電流入力ノード６５に接続され、ソースが基準電位ノード８０に接続される。第６のＭＯＳＦＥＴ１７０は、ドレインが電流出力ノード７０に接続され、ゲートが電流入力ノード６５に接続され、ソースが基準電位ノード８０に接続される。これらのＭＯＳＦＥＴ１６０及び１７０はカレントミラー回路を構成し、電流を増幅することで、電流ゲインのばらつき低減、電流ゲインの光量依存低減による線形性の向上、ダイナミックレンジ向上が可能となる。
【００３５】
第５のＭＯＳＦＥＴ１６０のゲート長をＬ１、ゲート幅をＷ１とし、第６のＭＯＳＦＥＴ１７０のゲート長をＬ２、ゲート幅をＷ２とすると、電流ゲインは、式（２）及び式（３）より、次式（９）が導出できる。
【００３６】
【数９】
2014045351.tif 000011
【００３７】
ここで、Ｉｏｕｔは電流出力ノード７０から出力される電流である。式（５）の電流ゲインには、ＭＯＳＦＥＴのトランスコンダクタンスｇｍが含まれており、式（４）より閾値Ｖｔｈが寄与するため、プロセスばらつきが大きくなる。よって、式（９）の方がプロセスばらつきの影響が小さいと考えられる。よって、電流ゲインのばらつきを低減することができる。
【００３８】
また、式（４）はＶｇｓを含んでおり、これは、電流増幅手段５０の入力電流、すなわち光電流に依存する。よって、式（５）の電流ゲインは光量に依存して変化してしまうため、式（９）の方が、光量依存が小さいと考えられる。よって、電流ゲインの光量依存を低減することが可能となり、線形性を向上させることができる。
【００３９】
また、図２においては、電流入力ノード６５の電位は光電流Ｉｐに対して線形で増加するのに対して、図５においては、式（２）より、平方根で増加する。よって、光電流Ｉｐの増加に対する電流入力ノード６５の電位増加が小さいため、より大きな光電流を入力することが可能となり、ダイナミックレンジ向上が可能となる。
【００４０】
以上のように、本実施形態は、カレントミラー回路で電流を増幅することで、電流ゲインのばらつき低減、電流ゲインの光量依存低減による線形性の向上、ダイナミックレンジ向上が可能となる。
【００４１】
（第５の実施形態）
図６及び図７は、本発明の第５の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第４の実施形態との相違点についてのみ説明する。図６においては、電流増幅手段５０は、図５に対して、さらに、電圧バッファ１８０を有する。電圧バッファ１８０は、入力ノードが電流入力ノード６５に接続され、出力ノードが第５のＭＯＳＦＥＴ１６０のゲート及び第６のＭＯＳＦＥＴ１７０のゲートに接続される。これにより、電流増幅手段５０の入力容量を低減し、動作速度を更に改善することが可能となる。
【００４２】
電圧バッファ１８０は、第５のＭＯＳＦＥＴ１６０のゲート及びソース間容量Ｃｇｓ１と、第６のＭＯＳＦＥＴ１７０のゲート及びソース間容量Ｃｇｓ２と、ゲート及びドレイン間容量Ｃｇｄ２を充放電する。よって、光電流で充放電される電流増幅手段５０の入力容量は、その分、低減される。一方で、電圧バッファ１８０の入力容量Ｃｉｎ分だけ増加する。よって、Ｃｉｎ＜Ｃｇｓ１＋Ｃｇｓ２＋Ｃｇｄ２となるように、電圧バッファ１８０を設計することで、電流増幅手段５０の入力容量を低減し、動作速度を更に改善することが可能となる。
【００４３】
図７に、図６の電圧バッファ１８０をソースフォロワで構成した電流増幅手段５０の例を示す。図７の電流増幅手段５０は、図５に対して、さらに、第７のＭＯＳＦＥＴ１９０と電流源２００を有する。第７のＭＯＳＦＥＴ１９０は、ドレインが電源電圧ノード１２０に接続され、ゲートが電流入力ノード６５に接続され、ソースが第５のＭＯＳＦＥＴ１６０のゲート及び第６のＭＯＳＦＥＴ１７０のゲートに接続される。電流源２００は、第７のＭＯＳＦＥＴ１９０を駆動する電流源であり、第７のＭＯＳＦＥＴ１９０のソース及び基準電位ノード８０間に接続される。第７のＭＯＳＦＥＴ１９０及び電流源２００により、ソースフォロワを構成している。
【００４４】
第７のＭＯＳＦＥＴ１９０のゲート及びソース間容量をＣｇｓ３、ゲート及びドレイン間容量をＣｇｄ３、ソースフォロワのゲインをＡとすると、ソースフォロワの入力容量Ｃｉｎは、次式（１０）になる。
【００４５】
【数１０】
2014045351.tif 000012
【００４６】
この入力容量Ｃｉｎを、上述のＣｇｓ１＋Ｃｇｓ２＋Ｃｇｄ２より小さくなるように設計することは比較的、容易である。よって、電流増幅手段５０の入力容量を低減し、動作速度を更に改善することが可能となる。
【００４７】
（第６の実施形態）
図８は、本発明の第６の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第５の実施形態との相違点についてのみ説明する。図８においては、図７に対して、電流増幅手段５０中の第７のＭＯＳＦＥＴ１９０は、バックゲートノード及びソースが相互に接続されている。これにより、式（１０）中のソースフォロワゲインＡを増加させて、式（１０）の入力容量Ｃｉｎを低減することにより、電流増幅手段５０の入力容量を更に低減し、動作速度を更に改善する。
【００４８】
（第７の実施形態）
図９は、本発明の第７の実施形態に係る光電変換装置の構成例を示す図である。但し、ここでは上述した第５の実施形態との相違点についてのみ説明する。図９においては、２１０及び２１１は単位画素領域、２２０は画素領域、２３０は周辺回路領域を表している。それぞれの単位画素領域２１０及び２１１は、それぞれの光電変換素子１０及び１１を有している。また、それぞれの単位画素領域２１０及び２１１は、それぞれの検出手段３０、３１を有しており、それぞれの定電流源１００、１０１及び、それぞれの第１のＭＯＳＦＥＴ１１０、１１１を有する。また、それぞれの単位画素領域２１０及び２１１は、それぞれのフィードバック手段４０、４１を有しており、それぞれの第２のＭＯＳＦＥＴ９０、９１を有する。単位画素領域２１０及び２１１は、それぞれの電流増幅手段５０、５１を有し、それぞれの電流入力ノード６５、６６、電流出力ノード７０、７１及び基準電位ノード８０、８１、第５のＭＯＳＦＥＴ１６０、１６１及び第６のＭＯＳＦＥＴ１７０、１７１を有する。また、それぞれの単位画素領域２１０及び２１１は、それぞれの電圧バッファ１８０、１８１を有する。第５のＭＯＳＦＥＴ１６０及び１６１を単位画素領域２１０及び２１１内に配置する一方で、第６のＭＯＳＦＥＴ１７０及び１７１を周辺回路領域２３０に配置する。これにより、単位画素領域２１０及び２１１に光電変換素子１０及び１１が占める割合を増加し、感度を向上させることが可能となる。
【００４９】
第６のＭＯＳＦＥＴ１７０及び１７１を周辺回路領域２３０に配置する場合、第５のＭＯＳＦＥＴ１６０及び１６１のそれぞれのゲートと第６のＭＯＳＦＥＴ１７０及び１７１のそれぞれのゲートを接続する配線を長い距離にわたって引き回す。そのため、寄生容量が大きくなる。しかし、該配線は光電流ではなく、電圧バッファ１８０で駆動しているため、動作速度の悪化を抑えることが可能となる。
【００５０】
以上のように、第６のＭＯＳＦＥＴ１７０及び１７１を周辺回路領域２３０に配置することにより、動作速度の悪化を抑えつつ、単位画素領域２１０及び２１１に光電変換素子１０及び１１が占める割合を増加し、感度を向上させることが可能となる。画素領域２２０は、受光領域である。光電変換素子１０，１１、検出手段３０，３１、フィードバック手段４０，４１、第５のＭＯＳＦＥＴ１６０，１６１及び電圧バッファ１８０，１８１は、画素領域２２０である受光領域の中に設けられる。これに対し、第６のＭＯＳＦＥＴ１７０及び１７１は、画素領域２２０である受光領域の外の周辺回路領域２３０に設けられる。
【００５１】
（第８の実施形態）
図１０は、本発明の第８の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第４の実施形態との相違点についてのみ説明する。図１０においては、電流増幅手段５０は、図５に対して、第８のＭＯＳＦＥＴ２４０と、第９のＭＯＳＦＥＴ２５０を有する。第８のＭＯＳＦＥＴ２４０は、ドレインが電流入力ノード６５に接続され、ゲートが電圧入力ノード２６０に接続され、ソースが第５のＭＯＳＦＥＴ１６０のドレインに接続される。第９のＭＯＳＦＥＴ２５０は、ドレインが電流出力ノード７０に接続され、ゲートが電圧入力ノード２６０に接続され、ソースが第６のＭＯＳＦＥＴ１７０のドレインに接続される。ＭＯＳＦＥＴ２４０及び２５０が、ＭＯＳＦＥＴ１６０及び１７０のドレイン電圧の変動を抑える役割を果たすことにより、電流ゲインの光量依存を低減し、線形性を向上させることが可能となる。
【００５２】
式（９）の電流ゲインを導出した際には、ドレイン電流のドレイン及びソース間電圧Ｖｄｓに対する依存性を含まない式（２）を近似的に用いた。λをチャネル長変調係数として、Ｖｄｓ依存を含めた式は、次式（１１）になる。
【００５３】
【数１１】
2014045351.tif 000013
【００５４】
式（１１）を用いて、改めて、式（９）のように電流ゲインを導出すると、次式（１２）になる。
【００５５】
【数１２】
2014045351.tif 000014
【００５６】
ここで、Ｖｄｓ１は第５のＭＯＳＦＥＴ１６０のドレイン及びソース間電圧であり、Ｖｄｓ２は第６のＭＯＳＦＥＴ１７０のドレイン及びソース間電圧である。また、λ１は第５のＭＯＳＦＥＴ１６０のチャネル長変調係数であり、λ２は第６のＭＯＳＦＥＴ１７０のチャネル長変調係数である。図５において、Ｖｄｓ１は入力電流に依存するので、光電流に依存する。また、Ｖｄｓ２も光電流に依存する。よって、式（１２）より、電流ゲインは光量に対して緩やかに依存する。図５においては、電流入力ノード６５の電位をＶｉｎ、電流出力ノード７０の電位をＶｏｕｔとして、式（１２）より、次式（１３）になる。
【００５７】
【数１３】
2014045351.tif 000015
【００５８】
それに対して、図９においては、次式（１４）になる。
【００５９】
【数１４】
2014045351.tif 000016
【００６０】
ここで、ｇｍ１とｒ１はそれぞれ、第８のＭＯＳＦＥＴ２４０のトランスコンダクタンスと出力抵抗、ｇｍ２とｒ２はそれぞれ、第９のＭＯＳＦＥＴ２５０のトランスコンダクタンスと出力抵抗である。式（１３）及び式（１４）より、ＭＯＳＦＥＴ２４０及び２５０によって、ＭＯＳＦＥＴ１６０及び１７０のドレイン電圧の変動を抑えることにより、電流ゲインの光量依存を低減し、線形性を向上させることが可能となっていることがわかる。
【００６１】
（第９の実施形態）
図１１は、本発明の第９の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図１１においては、電流増幅手段５０は、オペアンプ２８０と、抵抗６０及び２７０を有する。オペアンプ２８０は、正転入力ノードが電流入力ノード６５に接続され、反転入力ノード及び出力ノードが電流出力ノード７０に接続される。第１の抵抗６０は、オペアンプ２８０の正転入力ノード及び基準電位ノード８０間に接続される。第３の抵抗２７０は、オペアンプ２８０の反転入力ノード及び基準電位ノード８０間に接続される。オペアンプ２８０を用いた電流増幅手段５０により、電流を増幅することで、電流ゲインのばらつき低減、電流ゲインの光量依存低減による線形性の向上、が可能となる。
【００６２】
電流増幅手段５０の入力電流となる光電流がΔＩｐだけ変化したとき、オペアンプ２８０の正転入力ノードの電位変化は、第１の抵抗６０の抵抗値をＲ１とすると、Ｒ１×ΔＩｐである。このとき、反転入力ノード電位もおよそＲ１×ΔＩｐだけ変化するので、電流出力ノード７０の出力電流は、第３の抵抗２７０の抵抗値をＲ２とすると、Ｒ１×ΔＩｐ／Ｒ２だけ変化する。よって、電流ゲインはＲ１／Ｒ２となる。
【００６３】
上述のように、式（５）の電流ゲインは、Ｖｔｈばらつきによるプロセスばらつき及びＶｇｓの光量依存による光量依存を有するので、図１１の構成によって、それらを低減することが可能となる。以上のように、オペアンプ２８０を用いた電流増幅手段５０により、電流を増幅することで、電流ゲインのばらつき低減、電流ゲインの光量依存低減による線形性の向上、が可能となる。
【００６４】
（第１０の実施形態）
図１２は、本発明の第１０の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。図１２においては、電流増幅手段５０は、電流源２９０と、ＭＯＳＦＥＴ３００、３１０、３２０、３３０、３４０、３５０、３６０、３７０、３８０を有している。ＭＯＳＦＥＴ３２０は、ドレイン及びゲートが電流源２９０を介して電源電圧ノード１２０に接続される。ＭＯＳＦＥＴ３１０は、ソースがＭＯＳＦＥＴ３２０のソースに接続され、ゲート及びドレインがＭＯＳＦＥＴ３４０のゲートに接続される。ＭＯＳＦＥＴ３００は、ドレイン及びゲートがＭＯＳＦＥＴ３１０のドレインに接続され、ソースが基準電位ノード８０に接続される。ＭＯＳＦＥＴ３６０は、ソースが電源電圧ノード１２０に接続され、ゲート及びドレインがＭＯＳＦＥＴ３５０のドレインに接続される。ＭＯＳＦＥＴ３５０は、ゲートがＭＯＳＦＥＴ３２０のゲートに接続され、ソースが電流入力ノード６５に接続される。ＭＯＳＦＥＴ３４０は、ソースが電流入力ノード６５に接続される。ＭＯＳＦＥＴ３３０は、ドレイン及びゲートがＭＯＳＦＥＴ３４０のドレインに接続され、ソースが基準電位ノード８０に接続される。ＭＯＳＦＥＴ３７０は、ソースが電源電圧ノード１２０に接続され、ゲートがＭＯＳＦＥＴ３６０のゲートに接続され、ドレインが電流出力ノード７０に接続される。ＭＯＳＦＥＴ３８０は、ドレインが電流出力ノード７０に接続され、ゲートがＭＯＳＦＥＴ３３０のゲートに接続され、ソースが基準電位ノード８０に接続される。これらの素子により、カレントコンベア回路を構成し、電流を増幅することにより、電流ゲインのばらつき低減、電流ゲインの光量依存低減、が可能となる。
【００６５】
電流源２９０の電流値により、ＭＯＳＦＥＴ３００、３１０、３２０のそれぞれのゲート及びソース間の電圧が定まる。これにより、ＭＯＳＦＥＴ３１０及び３２０のゲート電位が、定まる。よって、ＭＯＳＦＥＴ３４０及び３５０のゲート電位が、定まる。電流入力ノード６５から入力される電流がゼロのとき、ＭＯＳＦＥＴ３４０及び３５０のドレイン電流は等しいが、ΔＩｐの電流を入力すると、電流入力ノード６５の電位が上昇する。これにより、ＭＯＳＦＥＴ３４０のゲート及びソース間の電圧が増加することにより、ＭＯＳＦＥＴ３４０のドレイン電流が増加する。また、ＭＯＳＦＥＴ３５０のゲート及びソース間の電圧が減少することにより、ＭＯＳＦＥＴ３５０のドレイン電流は減少する。これらにより、ＭＯＳＦＥＴ３４０及び３５０のドレイン電流の差はΔＩｐとなる。よって、ＭＯＳＦＥＴ３３０及びＭＯＳＦＥＴ３６０のドレイン電流の差もΔＩｐとなる。ここで、ＭＯＳＦＥＴ３３０、３８０、３６０、３７０のゲート長をそれぞれＬ１、Ｌ２、Ｌ３、Ｌ４とし、ＭＯＳＦＥＴ３３０、３８０、３６０、３７０のゲート幅をそれぞれＷ１、Ｗ２、Ｗ３、Ｗ４とする。また、次式（１５）とすると、電流出力ノード７０からは、−Ａ×ΔＩｐの電流が出力される。よって、電流ゲインは−Ａとなる。
【００６６】
【数１５】
2014045351.tif 000017
【００６７】
上述のように、式（５）の電流ゲインは、Ｖｔｈばらつきによるプロセスばらつき及びＶｇｓの光量依存による光量依存を有するので、図１２の構成によって、それらを低減することが可能となる。以上のように、本実施形態は、電流ゲインのばらつき低減、電流ゲインの光量依存低減による線形性の向上、が可能となる。
【００６８】
（第１１の実施形態）
図１３は、本発明の第１１の実施形態に係る光電変換装置の電流増幅手段５０の構成例を示す図である。但し、ここでは上述した第１０の実施形態との相違点についてのみ説明する。図１３においては、電流増幅手段５０は、図１２に対して、さらに、オペアンプ３９０と、電圧入力ノード４００と、ＭＯＳＦＥＴ４１０を有している。ＭＯＳＦＥＴ４１０は、図１２の電流源２９０に対応する。オペアンプ３９０は、正転入力ノードが電流入力ノード６５に接続され、反転入力ノードが電圧入力ノード４００に接続され、出力ノードがＭＯＳＦＥＴ３００のゲートに接続される。これらにより、電流入力ノード６５の電位を電圧入力ノード４００の電位とおよそ等しく保つことにより、ノード電位の入力電流依存を抑制することが可能となる。
【００６９】
図１２においては、電流入力ノード６５から入力される電流に応じて該ノード６５の電位が変化し、ＭＯＳＦＥＴ３４０及び３５０のそれぞれのソース電位が変化することにより、ＭＯＳＦＥＴ３４０及び３５０のそれぞれのゲート及びソース間電圧が変化した。図１３においては、ＭＯＳＦＥＴ３４０及び３５０のそれぞれのソースではなく主にゲート電位が変化することにより、ＭＯＳＦＥＴ３４０及び３５０のそれぞれのゲート及びソース間電圧が変化する。電流入力ノード６５から入力される電流がΔＩｐ増加すると、該ノード６５の電位が上昇しようとするが、それをオペアンプ３９０が検出し、ＭＯＳＦＥＴ３００のゲート電位を引き上げて、ドレイン電流を増加させる。これにより、ＭＯＳＦＥＴ３１０及び３２０のそれぞれのゲート電位が低下し、ＭＯＳＦＥＴ３４０及び３５０のゲート電位は低下する。よって、ＭＯＳＦＥＴ３４０のゲート及びソース間電圧は増加し、ＭＯＳＦＥＴ３５０のゲート及びソース間電圧は減少することで、ＭＯＳＦＥＴ３４０及び３５０のドレイン電流の差分がΔＩｐ増加する。よって、電流入力ノード６５のノード電位の入力電流依存を抑制することが可能となる。
【００７０】
（第１２の実施形態）
図１４は、本発明の第１２の実施形態に係る光電変換装置の構成例を示す図である。但し、ここでは上述した第４の実施形態との相違点についてのみ説明する。Ｎ+領域４２０上に、Ｎ型領域４３０、Ｐ型領域４４０、Ｎ型領域４５０、Ｐ型領域４６０、表面Ｎ+領域４７０のように、第１導電型のＮ型領域（光電変換領域）と第１導電型と逆の導電型である第２導電型のＰ型領域が交互に複数積層されている。これにより、Ｐ型領域４４０及び４６０はそれぞれ異なる深さに形成されている。シリコンに入射した光は波長の長いものほど深く侵入するので、Ｐ型領域４４０及び４６０からは異なる波長帯域の光に対する光信号を得ることができる。このように、図１４においては、Ｎ型領域４３０、Ｐ型領域４４０、Ｎ型領域４５０が光電変換素子１０を形成し、Ｎ型領域４５０、Ｐ型領域４６０、表面Ｎ+領域４７０が光電変換素子１１を形成し、深さ方向に複数の光電変換素子１０及び１１が積層されている。図１４においては、Ｐ型領域４４０及び４６０のそれぞれにコンタクト部４８０及び５００を設けて、それぞれの光電変換素子１０及び１１から光電流を読み出す構成となっている。それぞれの光電変換素子１０及び１１に対して、それぞれの読み出し回路５１０及び５１１が設けられている。それぞれの読み出し回路５１０及び５１１は、それぞれの検出手段３０、３１を有しており、それぞれの定電流源１００、１０１及び、それぞれの第１のＭＯＳＦＥＴ１１０、１１１を有する。また、それぞれの読み出し回路５１０及び５１１は、それぞれのフィードバック手段４０、４１を有しており、それぞれの第２のＭＯＳＦＥＴ９０、９１を有する。読み出し回路５１０及び５１１は、それぞれの電流増幅手段５０、５１を有し、それぞれの電流入力ノード６５、６６、電流出力ノード７０、７１、基準電位ノード８０、８１、第５のＭＯＳＦＥＴ１６０、１６１及び第６のＭＯＳＦＥＴ１７０、１７１を有する。また、図１４においては、Ｎ型領域４５０、表面Ｎ+型領域４７０中にＮ型コンタクト部４９０を設けて、電源電圧ノード１２０に接続している。このように、図１４においては、光電変換素子１０及び１１のそれぞれに対して読み出し回路５１０及び５１１を設けて、それぞれ電流増幅手段５０及び５１を設けている。これにより、それぞれの光電変換素子１０及び１１について電流増幅手段５０及び５１の電流ゲインを最適化し、動作速度を改善することが可能となる。
【００７１】
図１４において、ａはＮ型領域４５０の深さ方向の不純物プロファイルのピーク位置、ｂはＮ+領域４２０上に形成された半導体層のトータルの厚さを示している。図１４において、光電変換素子１０及び１１の分光特性は、主に、この２つのファクターにより決まる。ａとｂが、ある値の場合の分光特性シミュレーション結果を図１５に示す。図１５において、横軸が照射光の波長、縦軸がそれぞれの光電変換素子１０及び１１から得られる光電流であり、波長１強にピークを持っている特性５０１が光電変換素子１１の特性で、波長３強にピークを持っている特性５０２が光電変換素子１０の特性である。図１５のような分光特性の場合、ほとんどの分光特性の光源に対して、光電変換素子１１は、光電変換素子１０よりも小さな光電流しか得ることができない。しかし、電流増幅手段５０よりも電流増幅手段５１の電流ゲインを大きく設定することにより、電流出力ノード７１の出力電流を電流出力ノード７０と同等とすることが可能であり、動作速度を改善することが可能となる。すなわち、複数の電流増幅手段５０及び５１は、相互に電流ゲインが異なる。よって、それぞれの光電変換素子１０及び１１について、電流増幅手段５０及び５１の電流ゲインを最適化し、動作速度を改善することが可能となる。
【００７２】
（第１３の実施形態）
上記の図１４を用いて、本発明の第１３の実施形態に係る光電変換装置について説明する。但し、ここでは上述した第１２の実施形態との相違点についてのみ説明する。図１４において、第５のＭＯＳＦＥＴ１６０及び１６１のゲート長を相互に等しくすることにより、分光特性の光量依存を抑制することが可能となる。
【００７３】
電流増幅手段５０及び５１の電流ゲインは式（１３）のようになり、電流入力ノード６５及び６６の電位Ｖｉｎが光量に依存するので、それぞれのゲインは光量に対して緩やかに変化する。この際、第５のＭＯＳＦＥＴ１６０及び１６１のゲート長が異なると、チャネル長変調係数λ１が異なるために、電流ゲインは光量に対して異なる依存を示してしまう。よって、電流出力ノード７０及び７１から出力される電流の比が光量に依存してしまう。ゆえに、第５のＭＯＳＦＥＴ１６０及び１６１のゲート長を相互に等しくすることにより、分光特性の光量依存を抑制することが可能となる。
【００７４】
上記の第１〜第１３の実施形態では、光電変換素子１０及び１１としてホールを集めるタイプのものを用いた場合を例にとって説明したが、これに限られるものではない。光電変換素子１０及び１１として電子を集めるタイプのものを用いた場合でも、同様な構成をとることにより同様な効果が得られる。
【００７５】
また、上記の第１〜第１３の実施形態では、検出手段３０及び３１として、ソース接地回路を用いた場合を例にとって説明したが、これに限られるものではない。また、上記の第１〜第１３の実施形態では、フィードバック手段４０及び４１として、ＭＯＳＦＥＴを用いた場合を例にとって説明したが、これに限られるものではない。また、上記の第１〜第１３の実施形態では、電流増幅手段５０及び５１として、ソース接地回路もしくはカレントミラー回路もしくはオペアンプもしくはカレントコンベアを用いた場合を例にとって説明したが、これらに限られるものではない。
【００７６】
また、上記の第５及び第６の実施形態では、電圧バッファ１８０及び１８１として、ソースフォロワの場合を例にとって説明したが、これに限られるものではない。また、上記の第１３及び第１４の実施形態では、深さ方向に積層した光電変換素子１０及び１１の数を２の場合を例にとって説明したが、これに限られるものではない。
【００７７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００７８】
１０  光電変換素子、２０  ノード、３０  検出手段、４０  フィードバック手段、５０  電流増幅手段、６０  抵抗、６５  電流入力ノード、７０  電流出力ノード、８０  基準電位ノード
【図１】
2014045351.tif 000018
【図２】
2014045351.tif 000019
【図３】
2014045351.tif 000020
【図４】
2014045351.tif 000021
【図５】
2014045351.tif 000022
【図６】
2014045351.tif 000023
【図７】
2014045351.tif 000024
【図８】
2014045351.tif 000025
【図９】
2014045351.tif 000026
【図１０】
2014045351.tif 000027
【図１１】
2014045351.tif 000028
【図１２】
2014045351.tif 000029
【図１３】
2014045351.tif 000030
【図１４】
2014045351.tif 000031
【図１５】
2014045351.tif 000032