(57)【要約】【課題】ストレスに強い高品質の表示装置を提供する。【解決手段】表示装置は基板と、前記基板上にマトリックス形状に配列された複数の画素と、を含む。前記画素は前記基板上にトンネル状の空洞を規定するカバー層、前記トンネル状の空洞を密閉する封止膜、前記トンネル状の空洞内に配置した映像表示層、及び前記映像表示層に電界を与える１つ以上の電極を含む。前記カバー層は前記基板に接続した側壁部と、前記基板から離隔し、前記側壁部を継ぐ蓋部を含む。【選択図】図２
2014142602.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上にマトリックス形状に配列された複数の画素と、を含み、
前記複数の画素の各々は、
前記基板に接続した側壁部と、前記基板から離隔し、前記側壁部を継ぐ蓋部を含み、前記基板上にトンネル状の空洞を規定するカバー層と、
前記トンネル状の空洞を密閉する封止膜と、
前記トンネル状の空洞内に配置した映像表示層と、
前記映像表示層に電界を与える１つ以上の電極と、を含み、
平面視において、互いに隣接する前記画素の間の前記側壁部の幅は最も外側に位置した前記側壁部の幅より小さい表示装置。
【請求項２】
前記映像表示層の各々に対応して前記基板と前記映像表示層との間に配置したカラーフィルターと、前記カラーフィルターを囲むブラックマトリックスとをさらに含み、
平面視において、前記互いに隣接する画素の間の前記ブラックマトリックスの幅は前記側壁部の幅より小さいか、又は同一である請求項１に記載の表示装置。
【請求項３】
前記基板は前記画素が配列した表示領域と、前記表示領域の片側に配置した非表示領域と、を含み、前記ブラックマトリックスは前記非表示領域に延伸して配置され、前記非表示領域の少なくとも一部をカバーする請求項２に記載の表示装置。
【請求項４】
前記基板上に提供されて前記電極に接続した薄膜トランジスター、及び前記薄膜トランジスターに接続したゲートラインとデータラインとをさらに含み、前記ゲートライン及び前記データラインは前記薄膜トランジスターへ信号を供給する請求項３に記載の表示装置。
【請求項５】
前記表示領域の少なくとも片側に配置され、前記ゲートラインへゲート信号を供給するゲート駆動回路をさらに含む請求項４に記載の表示装置。
【請求項６】
前記カバー層は平面視において、前記ゲート駆動回路を覆う請求項５に記載の表示装置。
【請求項７】
前記ゲート駆動回路は非晶質シリコン半導体薄膜を含む複数の薄膜トランジスターを含む請求項６に記載の表示装置。
【請求項８】
前記ゲートラインは行方向に延伸し、前記データラインは列方向に延伸し、前記カバー層は前記行方向に延伸し、前記互いに隣接する画素の間の側壁部は前記データラインと重畳する請求項４に記載の表示装置。
【請求項９】
最初の行と最後の行に対応する前記画素において、前記カバー層は前記トンネル状の空洞の片側を覆う請求項８に記載の表示装置。
【請求項１０】
前記最初の行と最後の行に対応する前記画素はダミー画素である請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関する。
【背景技術】
【０００２】
最近、既存のＣＲＴ管を代替して液晶表示装置、電気泳動表示装置等の表示装置が多く使用されている。
【０００３】
表示装置は互いに対向する２つの基板と、２つの基板との間に介在した液晶層や電気泳動層のような映像表示層とを含む。表示装置では２つの基板が互いに対向して接着され、２つの基板の間に映像表示層が配置されるように２つの基板の間の間隔が維持される。
【０００４】
表示装置を製造するためには、２つの基板のいずれか１つの基板に、２つの基板の間の間隔を維持するためのスペーサーを形成し、接着剤を利用してスペーサーと他の１つの基板を接着する過程が必要である。
【０００５】
したがって、表示装置製造工程が複雑になり、費用が増加する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許公開第２０１２／００６２４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的はストレスに強い高品質の表示装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一実施形態による表示装置は基板と、前記基板上にマトリックス形状に配列された複数の画素と、を含む。前記複数の画素は前記基板上にトンネル状の空洞を規定するカバー層、前記トンネル状の空洞を密閉する封止膜、前記トンネル状の空洞内に配置した映像表示層、及び前記映像表示層に電界を与える１つ以上の電極を含む。前記カバー層は前記基板に接続した側壁部と、前記基板から離隔し、前記側壁部を継ぐ蓋部を含む。ここで、平面視において、互いに隣接する画素の間の前記側壁部の幅は最も外側に位置した前記側壁部の幅より小さい。
【０００９】
本発明の一実施形態において、前記表示装置は前記映像表示層の各々に対応して前記基板と前記映像表示層との間に配置したカラーフィルターと、前記カラーフィルターを囲むブラックマトリックスをさらに備えてもよく、平面視において、前記互いに隣接する画素の間の前記ブラックマトリックスの幅は前記側壁部の幅より小さいか、又は同一であってもよい。
【００１０】
本発明の一実施形態において、前記表示装置は前記基板上に配置され前記電極に接続した薄膜トランジスター、前記基板上に配置され、前記薄膜トランジスターに接続したゲートライン及びデータラインをさらに備えてもよい。また、前記表示装置は前記表示領域の少なくとも片側に配置され前記ゲートラインにゲート信号を供給するゲート駆動回路をさらに備えてもよい。前記カバー層は平面視において、前記ゲート駆動回路を覆っても良い。ここで、前記ゲート駆動回路は非晶質シリコン半導体薄膜を含む複数の薄膜トランジスターを備えてもよい。
【００１１】
前記カバー層は前記基板上に順次的に積層された複数の絶縁膜で形成してもよく、前記基板上に順次的に積層された第１無機絶縁膜、有機絶縁膜、及び第２無機絶縁膜を備えてもよい。
【発明の効果】
【００１２】
本発明の実施形態によれば、表示装置製造時又は製造後に発生するストレスでも変形されない高品質の表示装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態による表示装置の平面図である。
【図２】図１に図示された本発明の一実施形態による表示装置の一部Ｐ１を示した平面図である。
【図３Ａ】図２のＩ−Ｉ’線に沿った断面図である。
【図３Ｂ】図２のＩＩ−ＩＩ’線に沿った断面図である。
【図３Ｃ】図２のＩＩＩ−ＩＩＩ’線に沿った断面図である。
【図４】本発明の一実施形態による表示装置を製造する方法を示した順序図である。
【図５Ａ】本発明の他の実施形態による表示装置を示し、図２のＩ−Ｉ’線に対応する断面図である。
【図５Ｂ】本発明の他の実施形態による表示装置を示し、図２のＩＩ−ＩＩ’線に対応する断面図である。
【図５Ｃ】本発明の他の実施形態による表示装置を示し、図２のＩＩＩ−ＩＩＩ’線に対応する断面図である。
【図６】本発明のその他の実施形態による表示装置を示した断面図であって、図２のＩＩ−ＩＩ’線に対応する断面図をゲート駆動回路が形成された領域まで拡張した図である。
【図７】本発明の他の実施形態による表示装置を示し、１つの画素のみを示した平面図である。
【図８Ａ】図７のＩＶ−ＩＶ’線に沿った断面図である。
【図８Ｂ】図７のＶ−Ｖ’線に沿った断面図である。
【図８Ｃ】図７のＶＩ−ＶＩ’線に沿った断面図である。
【発明を実施するための形態】
【００１４】
本発明は多様な変更を加えることができ、様々な形態を有することができ、特定の実施形態を図面に例示しながら、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物又は代替物を含むものと理解しなければならない。
【００１５】
各図面において、類似の構成要素に対して類似の参照符号を使用した。添付した図面において、構造物の寸法は本発明を明確に説明するために実際より拡大して示したものもある。第１、第２等の用語は多様な構成要素を説明するために使用されるが、構成要素は用語によって限定されない。用語は１つの構成要素を他の構成要素から区別する目的のみに使用される。例えば、本発明の権利範囲を逸脱しなければ、第１構成要素は第２構成要素と称してもよく、同様に第２構成要素も第１構成要素と称してもよい。単数の表現は文脈上に明確に異なるように意味しない限り、複数の表現を含む。
【００１６】
本出願で、「包含」又は「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、又はこれらの組合せが存在することを規定するものであるが、１つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部分、又はこれらの組合せの存在又は付加可能性を予め排除しないこととして理解しなければならない。また、層、膜、領域、板等の部分が他の部分の「上に」あるとする場合、これは他の部分の「直ぐ上に」にある場合のみでなく、その間にその他の部分がある場合も含む。反対に層、膜、領域、板等の部分が他の部分の「下に」あるとする場合、これは他の部分が「直ぐ下に」にある場合のみでなく、その間にその他の部分がある場合も含む。
【００１７】
図１は本発明の一実施形態による表示装置の平面図である。図２は図１に図示された本発明の一実施形態による表示装置の一部Ｐ１を示した平面図である。図３Ａは図２のＩ−Ｉ’線に沿う断面図であり、図３Ｂは図２のＩＩ−ＩＩ’線に沿う断面図であり、図３Ｃは図２のＩＩＩ−ＩＩＩ’線に沿う断面図である。
【００１８】
図１を参照すると、本発明の実施形態による表示装置は複数の画素ＰＸＬを有することができ、画素ＰＸＬは複数の列と複数の行を有するマトリックス状に配列される。画素ＰＸＬは互いに同一な構造を有するため、以下では、説明の便宜上、画素ＰＸＬの中で一部分のみが図示され、その中で第１番目の行と第１番目の列との画素を中心に図示される。ここで、画素ＰＸＬは一方向に長く拡張された長方形状に図示したが、これに限定されるものではない。画素ＰＸＬの平面での形状はＶ字形状、Ｚ字形状等に多様に変形され得る。
【００１９】
図１、図２、図３Ａ、図３Ｂ、及び図３Ｃを参照すると、本発明の一実施形態による表示装置は基板ＢＳ、基板ＢＳ上に配置された画素ＰＸＬを含む。
【００２０】
基板ＢＳは透明又は不透明絶縁基板として、シリコン基板、ガラス基板、プラスチック基板等であってもよい。基板ＢＳは複数の画素ＰＸＬが配置される表示領域ＤＡと、表示領域ＤＡの少なくとも片側に配置される非表示領域ＮＤＡとを有する。表示領域ＤＡには画素ＰＸＬに一対一対応する画素領域が提供され、画素領域は行と列を有するマトリックス形状に配列される。
【００２１】
基板ＢＳの上には表示領域ＤＡ及び非表示領域ＮＤＡに配置され、画素ＰＸＬへ信号を伝達する配線部と画素ＰＸＬを駆動する薄膜トランジスターＴＦＴとが配置される。
【００２２】
配線部はゲートラインＧＬ、ゲート駆動回路ＧＩＣ、データラインＤＬ、共通電圧ラインＣＭＬ、及びパッド部ＰＰを含む。
【００２３】
ゲートラインＧＬは基板ＢＳの表示領域ＤＡに第１の方向Ｄ１に延長されて配置される。ゲートラインＧＬは非表示領域ＮＤＡに延長されてゲート駆動回路ＧＩＣに接続される。
【００２４】
ゲートラインＧＬを覆うように基板ＢＳの上にはゲート絶縁膜ＧＩが配置される。ゲート絶縁膜ＧＩは絶縁物質により形成することができ、例えば、シリコン窒化物やシリコン酸化物を含んでもよい。
【００２５】
データラインＤＬは、基板ＢＳの上にゲート絶縁膜ＧＩを介してゲートラインＧＬから絶縁される。データラインＤＬは第１の方向Ｄ１と交差する第２の方向Ｄ２に延長される。
【００２６】
本実施形態において、行方向を第１の方向Ｄ１、列方向を第２の方向Ｄ２として説明するが、これに限定されるものではなく、他の実施形態においては、列方向が第１の方向、行方向が第２の方向になることは勿論である。
【００２７】
共通電圧ラインＣＭＬは、表示領域ＤＡの縁の少なくとも一部に沿った非表示領域ＮＤＡに形成することができる。本発明の一実施形態では、表示領域ＤＡの第１の方向Ｄ１の両側に配置された共通電圧ラインＣＭＬを図示したが、これに限定されるものではなく、他の実施形態では表示領域ＤＡを囲む形態で配置されてもよい。本発明の一実施形態では、共通電圧ラインＣＭＬはデータラインＤＬと同一の層に同一の物質で形成することができる。しかし、これに限定されるものではなく、本発明の他の実施形態では、ゲートラインＧＬと同一の層に同一の物質で形成してもよい。
【００２８】
ゲート駆動回路ＧＩＣは表示領域の少なくとも片側に形成され、ゲートラインＧＬに接続されてゲートラインＧＬへゲート信号を提供する。ゲート駆動回路ＧＩＣは複数の薄膜トランジスターＴＦＴにより形成することができる。本発明の一実施形態において、薄膜トランジスターＴＦＴは非晶質シリコン半導体薄膜を含んでもよい。
【００２９】
パッド部ＰＰは表示領域ＤＡの少なくとも片側の非表示領域ＮＤＡに配置される。パッド部ＰＰは外部配線に電気的に接続される。ゲート駆動回路ＧＩＣ、データラインＤＬ、及び共通電圧ラインＣＭＬは、パッド部ＰＰを通じて外部配線から画素ＰＸＬを駆動するための信号を受信する。特に、データラインＤＬはパッド部ＰＰを通じてデータ駆動回路（図示せず）に接続可能であり、データ駆動回路はパッド部ＰＰを通じてデータラインＤＬへ映像信号を供給する。
【００３０】
本発明の一実施形態ではパッド部ＰＰがデータラインＤＬの一端部側に形成され、ゲートラインＧＬの一端部にはゲート駆動回路ＧＩＣが配置されたものとして図示したが、これに限定されるものではない。例えば、本発明の他の実施形態では、ゲート駆動回路又はデータ駆動回路が別のチップとして製造されて、ＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）形態で基板上に実装してもよい。本発明のその他の実施形態において、ゲート駆動回路及びデータ駆動回路はフレキシブルプリント基板上に配置され、ゲートライン及びデータラインに各々導電性接着フィルム等の接着部材を利用して付着され得る。この場合、本発明の他の実施形態ではゲートラインとデータラインとの各々の端部にゲートパッド部とデータパッド部とが配置されてもよい。
【００３１】
薄膜トランジスターＴＦＴはゲートラインＧＬとデータラインＤＬとに接続され、ゲート電極ＧＥ、半導体層ＳＭ、ソース電極ＳＥ及びドレーン電極ＤＥを含む。
【００３２】
ゲート電極ＧＥはゲートラインＧＬから突出させるか、或いはゲートラインＧＬの一部領域上に形成される。ゲートラインＧＬとゲート電極ＧＥとは金属で形成することができる。ゲート電極ＧＥはニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらを含む合金で形成することができる。ゲート電極ＧＥは金属を用いた単一の膜又は多重膜で形成することができる。例えば、ゲート電極ＧＥはモリブデン、アルミニウム、及びモリブデンが順次的に積層された三重膜であるか、或いはチタニウムと銅とが順次的に積層された二重膜であってもよい。又はチタニウムと銅との合金からなる単一の膜であってもよい。
【００３３】
ゲート絶縁膜ＧＩは基板ＢＳの全面に形成されて、ゲート電極ＧＥを覆う。
【００３４】
半導体層ＳＭは、ゲート絶縁膜ＧＩを介してゲートラインＧＬ上に配置される。ソース電極ＳＥはデータラインＤＬから分枝して形成され、半導体層ＳＭ上に重畳して形成される。ドレーン電極ＤＥは半導体層ＳＭ上にソース電極ＳＥから離隔して配置される。ここで、半導体層ＳＭはソース電極ＳＥ及びドレーン電極ＤＥの間で導電チャンネル（ｃｏｎｄｕｃｔｉｖｅ  ｃｈａｎｎｅｌ）を構成する。
【００３５】
ソース電極ＳＥとドレーン電極ＤＥとの各々は導電性物質、例えば金属により形成することができる。ソース電極ＳＥとドレーン電極ＤＥとの各々は単一の金属で形成してもよく、２種以上の金属、又は２種以上の金属の合金等で形成してもよい。例えば、ソース電極ＳＥとドレーン電極ＤＥとは、ニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらを含む合金により形成することができる。また、ソース電極ＳＥとドレーン電極ＤＥとの各々は、単一の層又は多重層で形成してもよい。例えば、ソース電極ＳＥとドレーン電極ＤＥとの各々は、チタニウムと銅からなる二重膜で形成してもよい。
【００３６】
薄膜トランジスターＴＦＴの上にはカラーフィルター部を配置することができる。カラーフィルター部は省略してもよく、又は後述する画素ＰＸＬ上に配置してもよい。カラーフィルター部はカラーフィルターＣＦとブラックマトリックスＢＭとを含む。カラーフィルターＣＦは各画素領域に対応して形成される。
【００３７】
カラーフィルターＣＦは、各画素ＰＸＬを透過する光に色を提供するためのものである。カラーフィルターＣＦは赤色カラーフィルター、緑色カラーフィルター、及び青色カラーフィルターのいずれか１つであってもよい。また、カラーフィルターＣＦはこれらの色以外にも他の色をさらに包含してもよく、例えば白色カラーフィルターをさらに包含してもよい。カラーフィルターＣＦにおいて、画素が複数提供される時、互いに隣接する画素ＰＸＬが互に異なる色を示すように互に異なる色を有するカラーフィルターＣＦが配置されてもよい。ここで、本発明の一実施形態では、図示しないが、カラーフィルターＣＦは互いに隣接する画素ＰＸＬの境界で、隣接するカラーフィルターＣＦによって一部が重畳されてもよい。
【００３８】
ブラックマトリックスＢＭは表示領域ＤＡに配置されて、映像を表示する時に、不必要な光を遮断する。ブラックマトリックスＢＭは、後述する映像表示層の縁で発生する液晶分子の異常挙動による光漏れや、カラーフィルターＣＦの縁で現れる混色を遮断する。ブラックマトリックスＢＭは、各画素の回りに対応するカラーフィルターＣＦの周囲に配置されてもよい。また、ブラックマトリックスＢＭは、配線部の中でゲートラインＧＬとデータラインＤＬとが形成された領域、薄膜トランジスターＴＦＴが形成された領域に配置されて、配線部と薄膜トランジスターＴＦＴとで発生する電界によって発生でする光漏れを遮断する。この時、ブラックマトリックスＢＭは、配線部の一部及び／又は薄膜トランジスターＴＦＴを十分に覆うことができるように、配線部及び／又は薄膜トランジスターＴＦＴが形成された領域に対応してさらに広い幅を有するように配置されてもよい。
【００３９】
本発明の一実施形態では図示しないが、カラーフィルターＣＦとブラックマトリックスＢＭとは、各画素ＰＸＬの境界に隣接する領域で互いに重畳されてもよい。ブラックマトリックスＢＭは非表示領域ＮＤＡに延伸して配置されてもよい。例えば、ブラックマトリックスＢＭは共通電圧ラインＣＭＬやゲート駆動回路ＧＩＣが形成された領域に配置されてもよい。
【００４０】
カラーフィルター部には、薄膜トランジスターＴＦＴのドレーン電極ＤＥの一部を露出する第１のコンタクトホールＣＨ１が形成されている。第１のコンタクトホールＣＨ１を通じて後述する第１の電極ＥＬ１が薄膜トランジスターＴＦＴに接続され得る。
【００４１】
図示しないが、カラーフィルター部と薄膜トランジスターＴＦＴとの間には、薄膜トランジスターＴＦＴのチャンネル部を保護する保護膜を形成してもよい。保護膜は露出された半導体層ＳＭの上部を覆うことができる。
【００４２】
画素ＰＸＬは基板ＢＳ上に、詳細にはカラーフィルター部上に形成される。画素ＰＸＬは基板ＢＳ上にトンネル状の空洞（ＴＳＣ；ｔｕｎｎｅｌ  ｓｈａｐｅｄ  ｃａｖｉｔｙ）を規定するカバー層ＣＶＬ、トンネル状の空洞ＴＳＣ内に配置される映像表示層ＤＳＰ、映像表示層ＤＳＰを制御する電極、及びトンネル状の空洞を密閉する封止膜ＳＬを含む。
【００４３】
電極は映像表示層ＤＳＰに電界を発生させる。電極は互いに絶縁されて離隔された複数の電極を含み、本発明の一実施形態では互いに絶縁された２つの電極、即ち第１の電極ＥＬ１及び第２の電極ＥＬ２を含むものとして図示した。
【００４４】
第１の電極ＥＬ１はカラーフィルター部の上に配置されてもよい。第１の電極ＥＬ１はカラーフィルター部の第１のコンタクトホールＣＨ１を通じて薄膜トランジスターＴＦＴに接続される。第１の電極ＥＬ１の上には第１の電極ＥＬ１を保護するパッシベーション層ＰＳＶが配置される。パッシベーション層ＰＳＶは省略されてもよい。パッシベーション層ＰＳＶは無機絶縁材料又は有機絶縁材料で形成することができる。第１のコンタクトホールＣＨ１はブラックマトリックスＢＭ又はカラーフィルターＣＦが形成された領域を開口することによって、第１電極ＥＬ１を薄膜トランジスターＴＦＴに接続することができる。
【００４５】
カバー層ＣＶＬは第１の電極ＥＬ１上に、実質的にはパッシベーション層ＰＳＶ上で第１の方向Ｄ１に延長される。しかし、カバー層ＣＶＬの形成方向はこれに限定されるものではなく、カバー層ＣＶＬはこの方向と異なる方向に沿って延長されてもよい。カバー層ＣＶＬは各画素ＰＸＬに対応して基板ＢＳ、即ちパッシベーション層ＰＳＶに接続した側壁部ＣＶＬ１と、基板ＢＳから離隔されて側壁部ＣＶＬ１を継ぐ蓋部ＣＶＬ２を含み、パッシベーション層ＰＳＶ上にトンネル状の空洞ＴＳＣを形成する。
【００４６】
側壁部ＣＶＬ１は各画素ＰＸＬの第２の方向Ｄ２の縁に対応して配置される。即ち、データラインＤＬが配置された領域に対応して側壁部ＣＶＬ１が配置され、互いに隣接するデータラインＤＬとデータラインＤＬとの間に対応する側壁部ＣＶＬ１を蓋部ＣＶＬ２が継ぐ。ここで、側壁部ＣＶＬ１と蓋部ＣＶＬ２とは分離されずに、一体に形成されてもよい。これによって、カバー層ＣＶＬはパッシベーション層ＰＳＶから上部方向に離隔されて所定の空間を形成し、データラインＤＬが形成された領域では第２の方向Ｄ２に沿って他の層と直接接触することによって、所定の空間を形成しない。
【００４７】
その結果、トンネル状の空洞ＴＳＣは第２の方向Ｄ２に延長された形状を有し、トンネル状の空洞ＴＳＣの両端部、即ちトンネル状の空洞ＴＳＣの第２の方向Ｄ２の端部と第２の方向Ｄ２とは反対方向の端部とはカバー層ＣＶＬが形成されないため、開口される。
【００４８】
但し、本発明の一実施形態によると、最初の行と最後の行の画素を除外した画素ＰＸＬでは、トンネル状の空洞ＴＳＣの両端部は全て開口されるが、第１番目の行及び最後の行の画素ではトンネル状の空洞ＴＳＣの両端部で最も外側に位置した端部ではカバー層ＣＶＬが配置されてトンネル状の空洞ＴＳＣの片側が閉鎖されてもよく、残る端部はカバー層ＣＶＬが形成されないため、開口となる。この場合、最初の行と最後の行の画素は実質的に映像を表示しないダミー画素であってもよい。
【００４９】
本発明の一実施形態において、最も外側画素ＰＸＬに対応する側壁部ＣＶＬ１の一部は外側方向に長く形成される。さらに詳細には画素ＰＸＬの中で最初の列の画素ＰＸＬ及び最後の列画素ＰＸＬの最も外側に位置した側壁部ＣＶＬ１は、外側方向に延長される。これによって、平面視において、互いに隣接する画素ＰＸＬの間に配置された側壁部ＣＶＬ１の第１の方向Ｄ１幅を第１の幅Ｗ１、画素ＰＸＬの中で最初の列の画素ＰＸＬ及び最後の列の画素ＰＸＬの最も外側に位置した側壁部ＣＶＬ１の第１の方向Ｄ１幅を第２の幅Ｗ２であるとすると、第２の幅Ｗ２が第１の幅Ｗより大きい。また、互いに隣接する画素ＰＸＬの間に配置されたブラックマトリックスＢＭの第１の方向Ｄ１幅を第３の幅Ｗ３であるとすると、第３の幅Ｗ３は第１の幅Ｗ１より大きいか、又は等しい。
【００５０】
例えば、第１の幅Ｗ１は１０マイクロメートル以上２５マイクロメートル以下であり、第２の幅Ｗ２は１２マイクロメートル以上の値、又は第１の幅Ｗ１の２倍以上の幅、又は１００マイクロメータ以上の値を有しもてよい。ここで、第１の幅Ｗ１の上限は限定されるものではなく、表示装置の構造にしたがって異なってもよく、例えば１０ｍｍの値を有してもよい。第３の幅Ｗ３は１６マイクロメートル以上３０マイクロメートル以下の値を有してもよい。
【００５１】
また、本発明の一実施形態において、画素ＰＸＬの中で最初の行の画素ＰＸＬ及び最後の行の最も外側に位置した側壁部ＣＶＬ１は外側方向に延長される。これによって、最初の行の画素ＰＸＬ及び最後の行の画素ＰＸＬの最も外側に位置した側壁部ＣＶＬ１の幅を第４の幅Ｗ４であるとすれば、第４の幅Ｗ４は第２の幅Ｗ２より小さく、第３の幅Ｗ３より大きいか、又は等しい。
【００５２】
上述したように、最も外側の画素ＰＸＬにおいて、側壁部ＣＶＬ１の中で最も外側に位置したことがさらに広い面積を有するように外側方向に延長されるように形成されることによって、パッシベーション層ＰＳＶとの接触面積が増える。これによって、側壁部ＣＶＬ１がパッシベーション層ＰＳＶから剥がれる又はとれる現象を減少させる。
【００５３】
第２の電極ＥＬ２はカバー層ＣＶＬの下面に沿って配置され、カバー層ＣＶＬの延長方向にしたがって延長される。第２の電極ＥＬ２はカバー層ＣＶＬの延長方向、例えば第１の方向Ｄ１へ長く延長して形成される。これによって、表示領域ＤＡでパッシベーション層ＰＳＶから上部方向に離隔される。
【００５４】
第２の電極ＥＬ２は非表示領域ＮＤＡで共通電圧ラインＳＭＬに接続される。第２の電極ＥＬ２はパッシベーション層ＰＳＶとカラーフィルター部とを貫通して共通電圧ラインＣＭＬの一部を露出する第２のコンタクトホールＣＨ２を通じて共通電圧ラインＣＭＬに接続されてもよい。ここで、共通電圧ラインＣＭＬがゲートラインＧＬと同一の層に配置される場合、第２のコンタクトホールＣＨ２はパッシベーション層ＰＳＶ、カラーフィルター部、及びゲート絶縁膜ＧＩを貫通して共通電圧ラインＣＭＬの一部を露出することができ、第２の電極ＥＬ２は第２のコンタクトホールＣＨ２を通じて共通電圧ラインＣＭＬに接続されてもよい。第２のコンタクトホールＣＨ２は共通電圧ラインＣＭＬが配置された領域の一部領域、例えば、幾つかポイントのみに共通電圧ラインＣＭＬの一部を露出する露出ホールの形態で配置することができるが、これに限定されるものではなく、共通電圧ラインＣＭＬにしたがって共通電圧ラインＣＭＬの上面を長く露出するスリット形状を有してもよい。第２の電極ＥＬ２には共通電圧ラインＣＭＬから共通電圧が印加される。
【００５５】
第１の電極ＥＬ１と第２の電極ＥＬ２との各々は透明な導電物質により形成されるか、又は不透明導電物質、例えば、金属により形成されても良い。即ち、第１の電極ＥＬ１と第２の電極ＥＬ２との各々は本発明の一実施形態による表示装置の作動モードにしたがって透明であるか、又は不透明であるように形成することができる。例えば、本発明の一実施形態による表示装置が基板ＢＳの下部にバックライトユニットが配置された透過型表示装置として作動する場合、第１の電極ＥＬ１と第２の電極ＥＬ２とは全て透明導電物質により形成されてもよく、別の光源無しの反射型表示装置として作動する場合、第１の電極ＥＬ１と第２の電極ＥＬ２との中で第１の電極ＥＬ１は不透明物質（特に反射可能な物質）で形成されてもよい。透明導電性物質はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）等の透明導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ  Ｃｏｎｄｕｃｔｉｖｅ  Ｏｘｉｄｅ）を含む。不透明導電物質はニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらを含む合金等の金属を含む。カバー層ＣＶＬを含む他の構成要素また表示装置の作動モードにしたがって、透明又は不透明物質により形成できることは勿論である。
【００５６】
映像表示層ＤＳＰはトンネル状の空洞ＴＳＣ内に配置される。本発明の一実施形態によると、映像表示層ＤＳＰは互に対向する第１の電極ＥＬ１と第２の電極ＥＬ２との間に配置され、映像表示層ＤＳＰは電界によって、制御されて映像を表示する。映像表示層ＤＳＰは電界によって映像を表示できるものであって、液相を有するものであれば、特に限定されない。例えば映像表示層ＤＳＰは電気泳動層や液晶層であってもよい。
【００５７】
映像表示層ＤＳＰが電気泳動層である時、電気泳動層は絶縁性媒質と帯電粒子を含む。絶縁性媒質は帯電粒子が分散された系で分散媒に該当する。帯電粒子は電気泳動性を示す粒子として絶縁性媒質内に分散されている。帯電粒子は電界によって、移動することによって電気泳動層を通る光を透過させるか、又は遮断して映像を表示する。
【００５８】
映像表示層ＤＳＰが液晶層である時、液晶層は、光学的異方性を有する液晶分子を含む液晶分子が電界によって、駆動されて液晶層を通る光を透過させるか、又は遮断して映像を表示する。
【００５９】
映像表示層ＤＳＰが液晶層である場合には、図示しないが、トンネル状の空洞ＴＳＣの内部のパッシベーション層ＰＳＶの上面と第２の電極ＥＬ２の下面とに配向膜（図示せず）が形成されてもよい。配向膜は液晶層をプレチルトさせるためのことである。しかし、配向膜は液晶層の種類にしたがって、又は第１の電極ＥＬ１及び第２の電極ＥＬ２の構造にしたがって省略されてもよい。例えば、第１の電極ＥＬ１及び第２の電極ＥＬ２がスリット又は突起のような配向子を有する場合、配向膜が省略されてもよい。
【００６０】
一方、本発明の一実施形態では上述したように、第１の電極と第２の電極とが映像表示層を介して互いに離隔されるように形成されるものと図示したが、これに限定されるものではなく、本発明の他の実施形態では第１の電極と第２の電極とは両方とも映像表示層の片側に位置することができる。例えば、第１の電極と第２の電極とは全て基板と映像表示層との間に配置されてもよい。これに加えて、本発明の一実施形態では第１の電極と第２の電極とがパターニングされていない板状に形成されたものとして図示したが、本発明の他の実施形態では液晶の配向子を調節するために第１の電極と第２の電極が多様な形状にパターニングされてもよい。
【００６１】
カバー層ＣＶＬの上には封止膜ＳＬが配置される。封止膜ＳＬは表示領域ＤＡを覆い、トンネル状の空洞ＴＳＣ両端の開口を防ぐため、トンネル状の空洞ＴＳＣを密閉する。即ち、空間はパッシベーション層ＰＳＶ、第２の電極ＥＬ２、及び封止膜ＳＬによって、密閉される。
【００６２】
図示しないが、映像表示層ＤＳＰが液晶層である場合、基板ＢＳの背面と封止膜ＳＬ上に偏光板（図示せず）を各々配置することもできる。基板ＢＳの背面に提供された偏光板を第１の偏光板とし、封止膜ＳＬ上に提供された偏光板を第２の偏光板とすると、第１の偏光板と第２の偏光板とを透過する光は互に垂直に偏光される。
【００６３】
本発明の一実施形態による表示装置において、ゲートラインＧＬを通じてゲート電極ＧＥにゲート信号が配置され、データラインＤＬを通じてソース電極ＳＥにデータ信号が供給されると、半導体層ＳＭに導電チャンネル（ｃｏｎｄｕｃｔｉｖｅ  ｃｈａｎｎｅｌ、ＣＨＮ：以下チャンネル）が形成される。これによって、薄膜トランジスターＴＦＴがターンオンされて映像信号が第１の電極ＥＬ１へ供給され、第１の電極ＥＬ１と共通電圧が印加された第２の電極ＥＬ２との間には電界が生じる。電界によって、液晶が駆動され、その結果、液晶層ＬＣを透過する光量にしたがって、画像が表示される。
【００６４】
図４は本発明の一実施形態による表示装置を製造する方法を示したフロー図である。本発明の一実施形態による表示装置を製造する方法を図２、図３Ａから図３Ｃ及び図４を参照して、順次的に説明すると、次の通りである。
【００６５】
先ず、基板ＢＳ上にゲート配線部が形成される。ゲート配線部はゲートラインＧＬ及びゲート電極ＧＥを含む。
【００６６】
ゲート配線部は導電性物質、例えば金属で形成することができる。例えば、ゲート配線部は基板ＢＳの全面に金属層を形成し、フォトリソグラフィー工程で金属層をパターニングして単一の工程で形成することができる。ゲート配線部は単一の金属又は合金により形成された単一の層で形成できるが、これに限定されるものではなく、２種以上の金属及び／又はこれらの合金により形成された多重層で形成してもよい。
【００６７】
ゲート配線部上にゲート絶縁膜ＧＩが形成され、ゲート絶縁膜ＧＩ上に半導体層ＳＭが形成される。半導体層ＳＭはゲート電極ＧＥの上部に提供され、平面視において、ゲート電極ＧＥの少なくとも一部と重畳して形成される。半導体層ＳＭはドーピングされるか、又はドーピングしないシリコン、又は酸化物半導体により形成することができる。
【００６８】
半導体層ＳＭ上にデータ配線部が形成される。データ配線部はデータラインＤＬ、ソース電極ＳＥ、ドレーン電極ＤＥ、共通電圧ラインＣＭＬ、及びパッド部ＰＰを含む。
【００６９】
データ配線部は導電性物質、例えば金属で形成することができる。例えば、データ配線部は基板ＢＳの全面に金属層を形成し、フォトリソグラフィー工程で金属層をパターニングして単一の工程で形成することができる。データ配線部は単一の金属又は合金により形成された単一の層で形成できるが、これに限定されるものではなく、２種以上の金属及び／又はこれらの合金により形成された多重層で形成することもできる。
【００７０】
前述の工程で形成されたゲート電極ＧＥ、ソース電極ＳＥ、ドレーン電極ＤＥ、及び半導体層ＳＭは薄膜トランジスターＴＦＴを形成する（Ｓ１１０）。
【００７１】
データ配線部が形成された基板ＢＳ上にカラーフィルター部が形成（Ｓ１２０）され、ドレーン電極ＤＥの一部を露出する第１のコンタクトホールＣＨ１が形成される。
【００７２】
カラーフィルター部はカラーフィルターＣＦとブラックマトリックスＢＭとを各々形成することによって形成される。カラーフィルターＣＦは基板ＢＳ上に赤色、緑色、青色、又はその他の色を示すカラー層を形成し、フォトリソグラフィーを利用して、カラー層をパターニングすることによって形成することができる。カラーフィルターＣＦの形成方法はこれに限定されるものではなく、本発明の他の実施形態ではフォトリソグラフィーの代わりにインクジェット方法等で形成され得ることは勿論である。ブラックマトリックスＢＭは、また基板ＢＳ上に光を吸収する遮光層を形成し、フォトリソグラフィーを利用して、遮光層をパターニングすることによって形成することができ、選択的に他の方法、例えばインクジェット法等でも形成することができる。カラーフィルターＣＦのカラー層とブラックマトリックスＢＭとは様々な順序で形成することができ、例えば、赤色、緑色、青色カラー層を形成した後、ブラックマトリックスＢＭを形成してもよく、これと異なりに、ブラックマトリックスＢＭを形成し、赤色、緑色、青色カラー層を形成することもできる。また、カラー層の形成順序は、必要によってことなることは勿論である。
【００７３】
第１のコンタクトホールＣＨ１はフォトリソグラフィー工程でゲート絶縁膜ＧＩとカラーフィルター部の一部をパターニングすることによって、形成することができる。
【００７４】
一方、図示しないが、薄膜トランジスターＴＦＴとカラーフィルター部との間には選択的に追加の絶縁膜（例えば、パッシベーション層）を配置することもできる。追加の絶縁膜は薄膜トランジスターＴＦＴのチャンネル部を保護し、同時にカラーフィルター部からの不純物が薄膜トランジスターＴＦＴへ拡散されるのを防止することができる。
【００７５】
カラーフィルター部上に第１電極ＥＬ１が形成される（Ｓ１３０）。
【００７６】
第１の電極ＥＬ１はカラーフィルター部上に導電物質で導電層を形成した後、フォトリソグラフィー工程を利用して導電層をパターニングすることによって、形成してもよい。第１の電極ＥＬ１は第１のコンタクトホールＣＨ１を通じてドレーン電極ＤＥに接続される。
【００７７】
第１の電極ＥＬ１の上には第１の電極ＥＬ１を保護するパッシベーション層ＰＳＶが形成され、共通電圧ラインＣＭＬの一部を露出する第２のコンタクトホールＣＨ２を形成してもよい。第２のコンタクトホールＣＨ２はフォトリソグラフィー工程でゲート絶縁膜ＧＩとカラーフィルター部及びパッシベーション層ＰＳＶの一部をパターニングすることによって、形成してもよい。
【００７８】
パッシベーション層ＰＳＶ上に犠牲層（図示せず）が形成される（Ｓ１４０）。
【００７９】
犠牲層は映像表示層が形成される領域を覆うように形成され、第２の方向Ｄ２に延長されるように形成される。即ち、犠牲層は画素の列に沿って延長された長い棒状に配置される。しかし、犠牲層の延長方向はこれに限定されるものではなく、選択的に、第１の方向Ｄ１に延長されるように形成してもよい。犠牲層は有機高分子物質で形成してもよい。犠牲層が感光性高分子物質で形成される場合、犠牲層はフォトリソグラフィー工程を利用してパターニングして形成することができる。
【００８０】
犠牲層は以後に除去されて、トンネル状の空洞ＴＳＣを形成するためのものとして、以後に映像表示層ＤＳＰが形成される位置に、トンネル状の空洞ＴＳＣの幅と高さに対応する幅と高さとに形成される。
【００８１】
犠牲層上に第２の電極ＥＬ２が形成される（Ｓ１５０）。第２の電極ＥＬ２は犠牲層及びパッシベーション層上に導電物質で導電層を形成した後、フォトリソグラフィー工程を利用して導電層をパターニングすることによって、形成してもよい。
【００８２】
第２の電極ＥＬ２が形成された基板ＢＳ上にカバー層ＣＶＬが形成される（Ｓ１６０）。カバー層は有機及び／又は無機絶縁物質で形成してもよい。カバー層ＣＶＬは第１の方向Ｄ１に延長され、第２の電極ＥＬ２を覆う。カバー層ＣＶＬは表示領域ＤＡの第２の方向Ｄ２の両端部には形成されない。これによって、表示領域ＤＡの第２の方向Ｄ２の端部に該当する領域の犠牲層の上面が露出される。
【００８３】
カバー層ＣＶＬにおいて、犠牲層上に形成された部分は以後に蓋部ＣＶＬ２になり、犠牲層が形成されない領域は以後に側壁部ＣＶＬ１になる。カバー層の中で最も外側の画素ＰＸＬに対応する側壁部ＣＶＬ１の一部は外側方向に長く形成される。さらに詳細には、画素ＰＸＬの中で最初の列及び最後の列の画素ＰＸＬの最も外側に位置した側壁部ＣＶＬ１は外側方向に延長される。また、本発明の一実施形態において、画素ＰＸＬの中で最初の行の及び最後の行の画素ＰＸＬの最も外側に位置した側壁部ＣＶＬ１は外側方向に延長される。
【００８４】
次に、乾式エッチング工程又は湿式エッチング工程により、犠牲層が除去されてトンネル状の空洞ＴＳＣが形成される（Ｓ１７０）。犠牲層はエッチングによって犠牲層の露出された上面から犠牲層の内部まで順次的にエッチングされる。これによって、映像表示層が形成される領域に対応するパッシベーション層ＰＳＶの上面と第２の電極ＥＬ２の下面とが露出され、パッシベーション層ＰＳＶの上面、第２の電極ＥＬ２の下面、及び表示領域ＤＡの第２の方向Ｄ２の両端部によって規定されるトンネル状の空洞ＴＳＣが形成される。エッチング工程は犠牲層を除去するためのものであって、犠牲層の材料にしたがって、多様なエッチング液及び／又はプラズマ等を使用することができる。ここで、第１番目の行及び最後の行の画素の場合、トンネル状の空洞ＴＳＣの一端部が閉鎖されるが、他の端部が開口されているので、開口された端部を通じて犠牲層を除去することができる。
【００８５】
ここで、最も外側の画素ＰＸＬにおいて、側壁部ＣＶＬ１の中で最も外側に位置したものがさらに広い面積を有するように、外側方向に延長されるように形成することによって、パッシベーション層ＰＳＶとの接触面積が増えるので、犠牲層が除去される工程で側壁部ＣＶＬ１がパッシベーション層ＰＳＶから剥がれる、又はとれる現象を減少させる。また、カバー層ＣＶＬが有機物質を含む場合、有機物質を硬化する過程で側壁部ＣＶＬ１が高温に曝されてもよく、上述したように側壁部ＣＶＬ１とパッシベーション層ＰＳＶとの接触面積が増えるため、熱によって側壁部ＣＶＬ１がパッシベーション層ＰＳＶから剥がれる、又はとれる現象を減少させる。
【００８６】
一方、第２の電極ＥＬ２を形成する前に犠牲層上に無機絶縁膜を形成することができ、また、カバー層ＣＶＬを形成する前に第２の電極ＥＬ２上に追加の無機絶縁膜を形成することもできる。無機絶縁膜は犠牲層のエッチングの時、カバー層ＣＶＬが安定的にトンネル状の空洞ＴＳＣを維持することができるように支持する。
【００８７】
トンネル状の空洞ＴＳＣ内に映像表示層ＤＳＰ、例えば、液晶層が形成される（Ｓ１８０）。液晶は流体として供給されるので、トンネル状の空洞ＴＳＣの付近に供給されると、毛細管現象によって、トンネル状の空洞ＴＳＣ内へ移動する。液晶層はマイクロピペットを利用するインクジェットを利用してトンネル状の空洞ＴＳＣの付近に提供することができる。また、液晶層は真空液晶注入装置を利用してトンネル状の空洞ＴＳＣ内へ供給することができる。真空液晶注入装置を利用する場合、トンネル状の空洞ＴＳＣが形成された基板ＢＳの一部をチャンバー内の液晶材料が入った容器に浸漬し、チャンバーの圧力を低くすれば、毛細管現象によってトンネル状の空洞ＴＳＣ内へ液晶が供給される。
【００８８】
一方、本発明の一実施形態の表示装置によると、トンネル状の空洞ＴＳＣ内に配向膜を形成することができる。配向膜は映像表示層ＤＳＰを形成する以前に配向液を利用して形成してもよい。配向液はポリイミドのような配向物質を適切な溶媒に混合したものである。液相配向物質は流体で供給されるため、トンネル状の空洞ＴＳＣの付近に供給されると、毛細管現象によって、トンネル状の空洞ＴＳＣ内へ移動する。配向液はマイクロピペットを利用するインクジェットを利用してトンネル状の空洞ＴＳＣの付近に供給するか、又は真空注入装置を利用してトンネル状の空洞ＴＳＣ内へ供給することもできる。その次に溶媒を除去する。溶媒を除去するために、基板ＢＳを室温に置くか、又は熱を加えてもよい。
【００８９】
ここで、配向膜は液晶層の種類や第１の電極ＥＬ１及び第２の電極ＥＬ２の形状によって省略してもよい。例えば、第１の電極ＥＬ１及び第２の電極ＥＬ２が特定の形状にパターニングされて別の配向を必要としない場合には、配向膜を除去してもよい。また、映像表示層ＤＳＰが反応性メソゲンを含み、反応性メソゲンを高分子化させて配向膜を形成する場合には別の配向膜形成工程を省略してもよい。
【００９０】
次に、トンネル状の空洞ＴＳＣ以外の液晶が除去され、トンネル状の空洞ＴＳＣを囲む封止層ＳＬが形成される（Ｓ１９０）。封止層ＳＬはトンネル状の空洞ＴＳＣの開口部、即ち液晶が注入された入口部分を塞ぐ。
【００９１】
封止層ＳＬは有機高分子を利用する蒸着法やコーティング等の方法で形成することができる。封止層ＳＬが形成された後、基板ＢＳの下面と封止層ＳＬの上面とに第１偏光板と第２偏光板とを各々配置してもよい。偏光板は液晶層を透過する光を偏光するためのものである。第１の偏光板と第２の偏光板との透過軸は互に直交してもよい。第１の偏光板は接着剤等を利用して基板ＢＳの背面、即ち下面に接着される。
【００９２】
上述した構造を有する表示装置は、上述したように、製造時に発生するストレスでも変形しないため、変形による欠陥が減少する。また、製造以後に発生する外力や熱によるストレスにも容易に変形しないため、高品質の表示装置を提供することができる。
【００９３】
図５Ａから図５Ｃは本発明の他の実施形態による表示装置を示した断面図であって、図５Ａは図２のＩ−Ｉ’線に対応する断面図であり、図５Ｂは図２のＩＩ−ＩＩ’線に対応する断面図であり、図５Ｃは図２のＩＩＩ−ＩＩＩ’線に対応する断面図である。以下、本発明の他の実施形態による表示装置において、説明を簡単にするため、本発明の一実施形態と異なる点を主に説明し、省略された部分は上述した本発明の実施形態にしたがう。
【００９４】
本発明の他の実施形態によると、各画素ＰＸＬをなすカバー層ＣＶＬは順次的に積層された多重絶縁膜で形成してもよい。例えば、カバー層は二重膜又は三重膜であってもよい。カバー層が三重膜である時、順次的に積層された各絶縁膜を第１の絶縁膜ＩＮＳ１から第３の絶縁膜ＩＮＳ３であるとすると、第１の絶縁膜ＩＮＳ１は無機絶縁膜、第２の絶縁膜ＩＮＳ２は有機絶縁膜、及び第３の絶縁膜ＩＮＳ３は無機絶縁膜であってもよい。第１の絶縁膜ＩＮＳ１及び第３の絶縁膜ＩＮＳ３はシリコン窒化物又はシリコン酸化物であってもよい。
【００９５】
第１の絶縁膜ＩＮＳ１から第３の絶縁膜ＩＮＳ３は全ての透明な物質により形成される。
【００９６】
ここで、第１の絶縁膜ＩＮＳ１は第２の電極ＥＬ２を覆うように形成される。第１の絶縁膜ＩＮＳ１はフォトリソグラフィー工程を利用して形成することができる。より詳細には、第２の電極ＥＬ２上に第１の絶縁物質層を形成し、フォトレジストを塗布した後、露光及び現像工程を経てフォトレジストをパターニングした後、パターニングされたフォトレジストをマスクとして第１の絶縁物質層をパターニングすることによって、形成することができる。
【００９７】
第１の絶縁膜ＩＮＳ１は第２の絶縁膜ＩＮＳ２からの不純物が第２の電極ＥＬ２側に拡散されないようにすることと共に、基板ＢＳからカバー層ＣＶＬが安定的に離隔されるように維持する。
【００９８】
第２の絶縁膜ＩＮＳ２は第１の絶縁膜ＩＮＳ１を覆うように形成される。第２の絶縁膜ＩＮＳ２は基板ＢＳからカバー層ＣＶＬが安定的に離隔されるように維持する屋根の役割を果たす。
【００９９】
第２の絶縁膜ＩＮＳ２はフォトリソグラフィー工程を利用して形成することができる。第２の絶縁膜ＩＮＳ２は有機感光性物質層を第１の絶縁膜ＩＮＳ１及びパッシベーション層ＰＳＶ上に形成した後、有機感光性物質層を露光及び現像してパターニングし、パターニングされた有機感光性物質層を硬化することによって形成することができる。ここで、第２の絶縁膜ＩＮＳ２は実質的に最も外側の画素ＰＸＬに対応する部分が外側方向に長く延長される部分である。さらに詳細には画素ＰＸＬの中で最初の列の画素ＰＸＬ及び最後の列画素ＰＸＬの最も外側に位置した第２の絶縁膜ＩＮＳ２部分は外側方向に延長されるように形成される。また、本発明の一実施形態において、画素ＰＸＬの中で最初の行及び最後の行の画素ＰＸＬの最も外側に位置した第２の絶縁膜ＩＮＳ２部分は外側方向に延長されるように形成される。第２の絶縁膜ＩＮＳ２は第１の絶縁膜ＩＮＳ１及びパッシベーション層の上面上に接触して形成される。これによって、硬化過程で第２の絶縁膜ＩＮＳ２をなす物質に熱が加えられでも、第２の絶縁膜ＩＮＳ２の剥離が防止される。
【０１００】
第３の絶縁膜ＩＮＳ３は第２の絶縁膜ＩＮＳ２を覆うように形成される。第３の絶縁膜ＩＮＳ３は第２の絶縁膜ＩＮＳ２が完全に覆われるように形成することができる。第３の絶縁膜ＩＮＳ３は基板ＢＳからカバー層ＣＶＬが安定的に離隔されるように維持する屋根の役割をすると共に、以後に犠牲層の湿式エッチングや乾式エッチング工程で第２の絶縁膜ＩＮＳ２がエッチングされないようにする。
【０１０１】
第３の絶縁膜ＩＮＳ３はフォトリソグラフィー工程を利用して形成することができる。より詳細には、第２の絶縁膜ＩＮＳ２上に第３の絶縁物質層を形成し、フォトレジストを塗布した後、露光及び現像工程を経てフォトレジストをパターニングした後、パターニングされたフォトレジストをマスクとして第３の絶縁物質層をパターニングすることによって形成することができる。
【０１０２】
図６は本発明のその他の実施形態による表示装置を示した断面図であって、図２のＩＩ−ＩＩ’線に対応する断面図をゲート駆動回路が形成された領域まで拡張したことを示したものである。本発明の他の実施形態による表示装置において、説明を簡単にするため、本発明の一実施形態と異なる点を主に説明し、省略された部分は上述した本発明の実施形態にしたがう。
【０１０３】
図６を参照すると、最も外側の画素ＰＸＬに対応する側壁部ＣＶＬ１の中で一部は外側方向に長く形成され、特に、画素ＰＸＬの中で最初の列の画素ＰＸＬの最も外側に位置した側壁部ＣＶＬ１はゲート駆動回路ＧＩＣが形成された領域まで第１の方向Ｄ１にしたがって外側方向に延長される。即ち、最初の列の画素ＰＸＬの最も外側の側壁部ＣＶＬ１はゲート駆動回路ＧＩＣをカバーする。
【０１０４】
本発明の一実施形態において、ゲート駆動回路ＧＩＣは複数の薄膜トランジスターにより構成されるが、図６では２つの薄膜トランジスターが一例として開示される。しかし、これに限定されるものではなく、ゲート駆動回路ＧＩＣはさらに多い数の薄膜トランジスターを含んでもよい。ゲート駆動回路ＧＩＣは基板ＢＳ上に形成され、ドーピングされるか、又はドーピングされていないシリコン又は酸化物半導体により形成されてもよい。又はゲート駆動回路ＧＩＣは非晶質シリコン半導体薄膜を有してもよい。ゲート駆動回路は表示領域ＤＡの各画素ＰＸＬの薄膜トランジスターＴＦＴを形成する時、共に形成されてもよい。
【０１０５】
側壁部がゲート駆動回路を覆うことによって、静電気等によって発生するゲート駆動回路の損傷が防止されるか、又は少なくとも抑制される。特に、本発明の実施形態による表示装置は一般的な表示装置とは異なり、上部基板が配置されないため、ゲート駆動回路は外部で発生する静電気に脆弱でありかもしれないが、絶縁膜からなる側壁部がゲート駆動回路を覆うことによって、ゲート駆動回路を静電気から保護する。
【０１０６】
本発明のその他の実施形態による表示装置において、画素の構造は多様な形態で提供することができる。図７は本発明の他の実施形態による表示装置を示したものであって、１つの画素のみを示した平面図である。図８Ａは図７のＩＶ−ＩＶ’線に沿う断面図であり、図８Ｂは図７のＶ−Ｖ’線に沿う断面図であり、図８Ｃは図７のＶＩ−ＶＩ’線に沿う断面図である。
【０１０７】
図７及び図８Ａから図８Ｃを参照すると、本発明の他の実施形態において、表示装置は基板ＢＳと基板ＢＳ上に配置された複数の画素ＰＸＬとを含む。
【０１０８】
基板ＢＳの上には画素ＰＸＬへ信号を伝達する配線部と画素ＰＸＬを駆動する薄膜トランジスターとが配置される。
【０１０９】
配線部はゲートライン、データライン、第１及び第２のストレージ電極部等を含むが、第１の実施形態と実質的に同一の配線部の構成要素は説明を省略する。本実施形態において、複数のゲートワードラインの中の１つの画素に隣接する２つのゲートラインを第１及び第２のゲートラインＧＬ１、ＧＬ２と称し、１つの画素に隣接する２つのデータラインを第１及び第２のデータラインＤＬ１、ＤＬ２と称する。
【０１１０】
第１及び第２のゲートラインＧＬ１、ＧＬ２は基板ＢＳ上に第１の方向Ｄ１へ互いに平行に延長される。第１及び第２のデータラインＤＬ１、ＤＬ２は第１の方向Ｄ１と交差する第２の方向Ｄ２に互いに平行に延長される。
【０１１１】
薄膜トランジスターは第１から第３の薄膜トランジスターＴｒ１、Ｔｒ２、Ｔｒ３を含む。
【０１１２】
第１の薄膜トランジスターＴｒ１は第１のデータラインＤＬ１及び第１のゲートラインＧＬ１に接続される。第１の薄膜トランジスターＴｒ１の第１のゲート電極ＧＥ１は第１のゲートラインＧＬ１から分岐し、第１のソース電極ＳＥ１は第１のデータラインＤＬ１から分岐する。
【０１１３】
第１のストレージ電極部は第１の方向Ｄ１に延長された第１のストレージラインＳＬ１と、第１のストレージラインＳＬ１から分岐して第２の方向Ｄ２に延長された第１及び第２の分岐電極ＬＳＬ１、ＲＳＬ１をさらに含む。
【０１１４】
第２の薄膜トランジスターＴｒ２の第２のゲート電極ＧＥ２は第１のゲートラインＧＬ１から分岐し、第２のソース電極ＳＥ２は第１のデータラインＤＬ１から分岐する。第２の薄膜トランジスターＴｒ２の第２のドレーン電極ＤＥ２は第２のサブ画素電極ＰＥ２と電気的に接続される。
【０１１５】
第２のストレージ電極部は第２の方向Ｄ２に延長された第２のストレージラインＳＬ２と、第２のストレージラインＳＬ２から分岐して第２の方向Ｄ２に延長された第３及び第４の分岐電極ＬＳＬ２、ＲＳＬ２とをさらに含む。
【０１１６】
第３の薄膜トランジスターＴｒ３の第３のゲート電極ＧＥ３は第２のゲートラインＧＬ２から分岐し、第３のソース電極ＳＥ３は第２のドレーン電極ＤＥ２から延長され、第３のドレーン電極ＤＥ３はカップリングキャパシターＣＣＰに接続される。カップリングキャパシターＣＣＰは第３のドレーン電極ＤＥ３に接続したカップリングキャパシター電極ＣＥ１と、カップリングキャパシター電極ＣＥ１とカップリングキャパシターＣＣＰとを形成する対向電極ＣＥ２とにより形成される。しかし、カップリングキャパシターＣＣＰの構造はこれに限定されるものではない。
【０１１７】
薄膜トランジスターＴＦＴの上にはカラーフィルター部が配置されてもよい。カラーフィルター部はカラーフィルターＣＦとブラックマトリックスＢＭとを含む。カラーフィルターＣＦは各画素領域に対応して配置される。
【０１１８】
画素ＰＸＬは基板ＢＳ上に、詳細にはカラーフィルター部上に配置される。画素ＰＸＬは基板ＢＳ上にトンネル状の空洞（ＴＳＣ；ｔｕｎｎｅｌ  ｓｈａｐｅｄ  ｃａｖｉｔｙ）を規定するカバー層ＣＶＬ、トンネル状の空洞ＴＳＣ内に配置される映像表示層ＤＳＰ、映像表示層ＤＳＰを制御する電極、及びトンネル状の空洞を密閉する封止膜ＳＬを含む。
【０１１９】
電極は映像表示層ＤＳＰに電界を生じ、互いに絶縁された電極、即ち、画素電極及び共通電極ＣＥを含む。画素電極は第１のサブ画素電極ＰＥ１と第２のサブ画素電極ＰＥ２とを含む。
【０１２０】
第１のサブ画素電極ＰＥ１は第１の薄膜トランジスターＴｒ１の第１のドレーン電極ＤＥ１は電気的に接続される。
【０１２１】
第１のサブ画素電極ＰＥ１は第１のストレージラインＳＬ１、第１及び第２の分岐電極ＬＳＬ１、ＲＳＬ１と部分的にオーバーラップして第１のストレージキャパシターを形成する。
【０１２２】
第１のサブ画素電極ＰＥ１は幹部ＰＥ１ａと幹部ＰＥ１ａから放射状に突出して延長された複数の枝部ＰＥ１ｂを含んでもよい。
【０１２３】
幹部ＰＥ１ａは十字形状に配置することもでき、この場合、第１のサブ画素電極ＰＥ１は幹部ＰＥ１ａによって複数の領域に区分される。第１のサブ画素電極ＰＥ１は幹部ＰＥ１ａによって、複数のドメインに区分されてもよい。枝部ＰＥ１Ｂは各ドメインに対応して、ドメイン毎に互に異なる方向に延長されてもよい。本発明の他の実施形態では一例として第１のサブ画素電極ＰＥ１が第１から第４ドメインＤＭ１、ＤＭ２、ＤＭ３、ＤＭ４を形成することを図示した。複数の枝部ＰＥ１ｂは互いに隣接する枝部ＰＥ１ｂと会わないように離隔され、幹部ＰＥ１ａによって区分された領域内では互いに平行な方向に延長される。枝部ＰＥ１ｂにおいて、隣接する互いに隣接する枝部ＰＥ１ｂの間はマイクロメータ単位の距離に離隔され、これは液晶層ＬＣの液晶分子を基板ＢＳと平行な平面上の特定方位角に整列させるための手段に該当する。
【０１２４】
第２のサブ画素電極ＰＥ２は第２のストレージラインＳＬ２、第３及び第４の分岐電極ＬＳＬ２、ＲＳＬ２と部分的にオーバーラップして第２のストレージキャパシターを形成する。
【０１２５】
第２のサブ画素電極ＰＥ２は、また幹部ＰＥ２ａと幹部ＰＥ２ａから放射状に突出して延長された複数の枝部ＰＥ２ｂとを含んでもよい。幹部ＰＥ２ａは十字形状に配置することもでき、この場合、第２のサブ画素電極ＰＥ２は幹部ＰＥ２ａによって複数の領域に区分される。第２のサブ画素電極ＰＥ２において、枝部ＰＥ２ｂは各ドメインに対応して、ドメイン毎に互に異なる方向に延長されてもよい。本発明の第２の実施形態では一例として第２のサブ画素電極ＰＥ２が第５から第８のドメインＤＭ５、ＤＭ６、ＤＭ７、ＤＭ８を形成するものとして図示した。複数の枝部ＰＥ２ａは互いに隣接する枝部ＰＥ２ｂと会わないように離隔され、幹部ＰＥ２ａによって区分された領域内では互いに平行な方向に延長される。ここで、枝部ＰＥ２ａは各ドメインに対応されて、ドメイン毎に互に異なる方向に延長されてもよい。枝部ＰＥ２ｂにおいて、隣接する互いに隣接する枝部ＰＥ２ａの間はマイクロメータ単位の距離に離隔され、これは液晶層ＬＣの液晶分子を基板ＢＳと平行な平面上の特定の方位角に整列させるための手段に該当する。
【０１２６】
本実施形態において、各ドメインにしたがって液晶の配向方向が異なるだけでなく、第１及び第２のサブ画素電極へ互に異なる大きさの電圧が印加することができるため、各々に対応する液晶分子の配向角度を互いに異なるように調節することができ、視野角が向上する。
【０１２７】
以上では本発明の望ましい実施形態を参照して説明したが、該当技術分野の熟練した当業者又は該当技術分野に通常の知識を有する者であれば、後述する特許請求の範囲に記載された本発明のマッピング及び技術領域から逸脱しない範囲内で本発明を多様に修正及び変形できることが理解できる。
【０１２８】
したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されることではなく、特許請求の範囲によって規定されなければならない
【符号の説明】
【０１２９】
ＢＭ・・・ブラックマトリックス
ＣＦ・・・カラーフィルター
ＣＶＬ・・・カバー層
ＤＡ・・・表示領域
ＤＬ・・・データライン
ＤＳＰ・・・映像表示層
ＥＬ１・・・第１の電極
ＥＬ２・・・第２の電極
ＧＬ・・・ゲートライン
ＳＬ・・・封止膜
ＴＦＴ・・・薄膜トランジスター
ＴＳＣ・・・トンネル状の空洞
【図１】
2014142602.tif 000003
【図２】
2014142602.tif 000004
【図３Ａ】
2014142602.tif 000005
【図３Ｂ】
2014142602.tif 000006
【図３Ｃ】
2014142602.tif 000007
【図４】
2014142602.tif 000008
【図５Ａ】
2014142602.tif 000009
【図５Ｂ】
2014142602.tif 000010
【図５Ｃ】
2014142602.tif 000011
【図６】
2014142602.tif 000012
【図７】
2014142602.tif 000013
【図８Ａ】
2014142602.tif 000014
【図８Ｂ】
2014142602.tif 000015
【図８Ｃ】
2014142602.tif 000016