(57)【要約】【課題】実施形態は、ウェーハの反りを抑制できる高耐圧の半導体装置を提供する。【解決手段】  実施形態に係る半導体装置は、第１半導体層と、前記第１半導体層の上に設けられた第２導電形の第２半導体層と、前記第１半導体層から前記第２半導体層の方向に延在する第１電極であって、前記延在方向を除いて前記第１半導体層に囲まれた第１電極と、前記第１半導体層と前記第１電極との間に設けられた第１絶縁膜と、を備える。前記第１絶縁膜は、前記第１半導体層に接する第１の層と、前記第１電極と前記第１の層との間に設けられた第２の層と、を含み、前記延在方向とは逆方向の前記第１電極の端と、前記第１半導体層と、の間の膜厚は、前記第１電極の前記延在方向に沿った側面と、前記第１半導体層と、の間の膜厚よりも厚い。さらに、前記第２半導体層に向き合う第２電極と、前記第２電極と前記第２半導体層との間に設けられた第２絶縁膜と、を備える。【選択図】図１
2014187182.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形の第１半導体層と、
前記第１半導体層の上に設けられた第２導電形の第２半導体層と、
前記第１半導体層から前記第２半導体層の方向に延在する第１電極であって、前記延在方向を除いて前記第１半導体層に囲まれた第１電極と、
前記第１半導体層と前記第１電極との間に設けられた第１絶縁膜であって、前記第１半導体層に接する第１の層と、前記第１電極と前記第１の層との間に設けられた第２の層と、を有し、前記延在方向とは逆方向の前記第１電極の端と、前記第１半導体層と、の間の膜厚は、前記第１電極の前記延在方向に沿った側面と、前記第１半導体層と、の間の膜厚よりも厚い第１絶縁膜と、
前記第１絶縁膜の前記延在方向の端の上に設けられ、前記第２半導体層に向き合う第２電極と、
前記第２電極と前記第２半導体層との間に設けられ、前記第１絶縁膜よりも膜厚が薄い第２絶縁膜と、
前記第１電極と、前記第２電極と、の間に設けられた第３絶縁膜と、
を備え、
前記第２の層は、リン（Ｐ）およびボロン（Ｂ）の少なくともいずれか１つを含有する半導体装置。
【請求項２】
第１導電形の第１半導体層と、
前記第１半導体層の上に設けられた第２導電形の第２半導体層と、
前記第１半導体層から前記第２半導体層の方向に延在する第１電極であって、前記延在方向を除いて前記第１半導体層に囲まれた第１電極と、
前記第１半導体層と前記第１電極との間に設けられた第１絶縁膜であって、前記第１半導体層に接する第１の層と、前記第１電極と前記第１の層との間に設けられた第２の層と、を有し、前記延在方向とは逆方向の前記第１電極の端と、前記第１半導体層と、の間の膜厚は、前記第１電極の前記延在方向に沿った側面と、前記第１半導体層と、の間の膜厚よりも厚い第１絶縁膜と、
前記第１絶縁膜の前記延在方向の端の上に設けられ、前記第２半導体層に向き合う第２電極と、
前記第２電極と前記第２半導体層との間に設けられ、前記第１絶縁膜よりも膜厚が薄い第２絶縁膜と、
前記第１電極と、前記第２電極と、の間に設けられた第３絶縁膜と、
を備えた半導体装置。
【請求項３】
前記第２の層は、リン（Ｐ）およびボロン（Ｂ）の少なくともいずれか１つを含有する請求項２記載の半導体装置。
【請求項４】
前記第１電極の前記側面と前記第１半導体層との間の前記第１絶縁膜の膜厚は、前記延在方向に進むにつれて薄くなる請求項２または３に記載の半導体装置。
【請求項５】
前記第１の膜は、前記第１半導体層を熱酸化した酸化膜である請求項２〜４のいずれいか１つに記載の半導体装置。
【請求項６】
前記第２電極は、前記第１電極と前記第２半導体層との間に設けられ、
前記第２絶縁膜を介して前記第２半導体層に向き合う前記第２電極の面は、前記第３絶縁膜を介して前記第１電極に向き合う前記第２電極の面よりも広い請求項２〜５のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置の１つであるパワーＭＯＳＦＥＴ（Meta Oxide Semiconductor Field Effect Transistor）には、高耐圧と低いオン抵抗が要求される。高耐圧化と低オン抵抗化は相反する要請であり、これを同時に実現するために、ゲートトレンチ内にフィールドプレート電極とを有するゲート構造が用いられる。しかしながら、半導体装置の耐圧を高くするためには、半導体層とフィールドプレート電極との間を絶縁するフィールドプレート酸化膜を厚くする必要がある。これにより、その製造過程におけるウェーハの反りが許容範囲を超える場合がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２０４３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、ウェーハの反りを抑制できる高耐圧の半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１導電形の第１半導体層と、前記第１半導体層の上に設けられた第２導電形の第２半導体層と、前記第１半導体層から前記第２半導体層の方向に延在する第１電極であって、前記延在方向を除いて前記第１半導体層に囲まれた第１電極と、前記第１半導体層と前記第１電極との間に設けられた第１絶縁膜と、を備える。前記第１絶縁膜は、前記第１半導体層に接する第１の層と、前記第１電極と前記第１の層との間に設けられた第２の層と、を含み、前記延在方向とは逆方向の前記第１電極の端と、前記第１半導体層と、の間の膜厚は、前記第１電極の前記延在方向に沿った側面と、前記第１半導体層と、の間の膜厚よりも厚い。さらに、前記第１絶縁膜の前記延在方向の端の上に設けられ、前記第２半導体層に向き合う第２電極と、前記第２電極と前記第２半導体層との間に設けられ、前記第１絶縁膜よりも膜厚が薄い第２絶縁膜と、前記第１電極と、前記第２電極と、の間に設けられた第３絶縁膜と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る半導体装置を表す模式断面図である。
【図２】第１実施形態に係る半導体装置の製造過程を表す模式断面図である。
【図３】図２に続く製造過程を表す模式断面図である。
【図４】図３に続く製造過程を表す模式断面図である。
【図５】図４に続く製造過程を表す模式断面図である。
【図６】図５に続く製造過程を表す模式断面図である。
【図７】図６に続く製造過程を表す模式断面図である。
【図８】図７に続く製造過程を表す模式断面図である。
【図９】第２実施形態に係る半導体装置を表す模式断面図である。
【図１０】比較例に係る半導体装置を表す模式断面図である。
【発明を実施するための形態】
【０００７】
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。以下の説明では、第１導電形をｎ形とし、第２導電形をｐ形として説明するがこれに限られる訳ではない。第１導電形をｐ形として、第２導電形をｎ形としても良い。
【０００８】
［第１実施形態］  
図１は、第１実施形態に係る半導体装置１を表す模式断面図である。以下、同図中に表すＸＹＸ直交座標を参照して、その構造を説明する。
【０００９】
半導体装置１は、例えば、ｎ形ドリフト層１０（第１半導体層）と、ｐ形ベース層２０（第２半導体層）を備える。ｐ形ベース層２０は、Ｚ方向において、ｎ形ドリフト層１０の上に設けられる。
【００１０】
ｐ形ベース層２０の上には、ｎ形ソース層２５（第３半導体層）と、ｐ形コンタクト層２７と、が並設される。一方、ｎ形ドリフト層１０の−Ｚ方向には、ｎ形ドレイン層１３（第４半導体層）が設けられる。
【００１１】
ｎ形ドレイン層１３のキャリア濃度は、ｎ形ドリフト層１０のキャリア濃度よりも高い。ｐ形コンタクト層２７のキャリア濃度は、ｐ形ベース層２０のキャリア濃度よりも高い。
【００１２】
ｎ形ドレイン層１３は、例えば、半導体基板の上に設けられたエピタキシャル成長層であっても良いし、半導体基板そのものであっても良い。
【００１３】
以下、各半導体層の導電形を省略して説明する。なお、この明細書で言及する「ウェーハ」は、半導体基板、半導体層が設けられた半導体基板、および、絶縁膜、電極等が設けられた半導体基板を含む。
【００１４】
半導体装置１は、ソース層２５からドリフト層１０に至る深さに設けられたトレンチ１５を有する。トレンチ１５の内部には、ドリフト層１０からベース層２０の方向に延在するフィールドプレート電極３０（第１電極）が設けられる。フィールドプレート電極３０は、その延在方向（Ｚ方向）を除いてドリフト層１０に囲まれる。そして、フィールドプレート電極３０と、ドリフト層１０と、の間にはフィールドプレート絶縁膜４０（第１絶縁膜）が設けられる。
【００１５】
フィールドプレート絶縁膜４０は、ドリフト層１０に接する第１の膜１７と、第１の膜１７とフィールドプレート電極３０との間に設けられる第２の膜１９とを有する。例えば、第１の膜１７は、シリコン酸化膜、または、シリコン窒化膜である。第２の膜１９は、例えば、リン（Ｐ）およびボロン（Ｂ）の少なくともいずれか一方を含有するシリコン酸化膜である。
【００１６】
フィールドプレート絶縁膜４０の膜厚は、−Ｚ方向におけるフィールドプレート電極３０の端３０ａとドリフト層１０の間において、Ｚ方向に沿ったフィールドプレート電極の側面と、ドリフト層１０と、の間の膜厚よりも厚い（ｄ１＞ｄ２、ｄ３）。
【００１７】
トレンチ１５の内部において、フィールドプレート絶縁膜４０のＺ方向の端の上には、ゲート電極５０（第２電極）が設けられる。ゲート電極５０は、ベース層２０に向き合う。ゲート電極５０とベース層２０の間には、ゲート絶縁膜２１（第２絶縁膜）が設けられる。ゲート絶縁膜２１の厚さは、フィールドプレート絶縁膜４０よりも薄い。
【００１８】
本実施形態では、フィールドプレート電極３０のＺ方向の端３０ｃは、ドリフト層１０の側から２つのゲート電極５０の間に延在する。すなわち、ゲート電極５０は、フィールドプレート電極３０とベース層２０の間に位置する。フィールドプレート電極３０とゲート電極５０の間には、絶縁膜２３（第３絶縁膜）が設けられる。
【００１９】
ゲート電極５０およびフィールドプレート電極３０の上には、層間絶縁膜３３が設けられる。そして、層間絶縁膜３３およびソース層２５、コンタクト層２７の上には、ソース電極３５が設けられる。ソース電極３５は、ソース層２５に電気的に接続され、コンタクト層２７を介してベース層２０に電気的に接続される。一方、ドリフト層１０の−Ｚ方向では、ドレイン層１３の裏面側にドレイン電極４３が設けられる。
【００２０】
半導体装置１では、ドレイン電極４３とソース電極３５の間を流れるドレイン電流を、ゲート電極５０により制御する。フィールドプレート電極３０は、図示しない部分において、ソース電極３５に接続される。そして、フィールドプレート電極３０は、ゲート電極５０よりも−Ｚ方向に位置するドリフト層１０の電界を制御し、ソースドレイン間の耐圧を向上させる。
【００２１】
次に、図２〜図８を参照して、本実施形態に係る半導体装置の製造方法を説明する。図２（ａ）〜図８（ｂ）は、本実施形態に係る半導体装置の製造過程を表す模式断面図である。
【００２２】
図２（ａ）に示すように、第１の膜１７と第２の膜１９とを形成する。第２の膜１９は、ドリフト層１０に設けられたトレンチ１５の内面を覆う第１の膜１７の上に形成される。
【００２３】
ドリフト層１０は、ドレイン層１３の上に形成される。ドリフト層１０は、例えば、ｎ形不純物がドープされたシリコン層であり、その濃度は、１×１０１５〜５×１０１６ｃｍ−３である。ドレイン層１３は、例えば、１×１０１７〜５×１０１７ｃｍ−３のｎ形不純物濃度を含む。ドレイン層１３は、例えば、シリコン基板、または、シリコン基板の上に形成されたエピタキシャル層である。
【００２４】
第１の膜１７は、例えば、ドリフト層１０を熱酸化して形成されるシリコン酸化膜である。また、第１の膜１７は、ＣＶＤ（Chemical Vapor Deposition）法を用いて堆積できるシリコン酸化膜もしくはシリコン窒化膜であっても良い。
【００２５】
第２の膜１７は、例えば、リン（Ｐ）およびボロン（Ｂ）の少なくともいずれか１つを含むシリコン酸化膜である。第２の膜１７は、例えば、ＣＶＤ法を用いて第１の膜１７の上に形成する。不純物を添加しない第１の膜１７の上に形成することにより、リンおよびボロンを含むシリコン酸化膜（Boron Phosphorus Silicon Glass：ＢＰＳＧ）の均質性を向上できる。すなわち、第１の膜１７は、第２の膜１９の均質性を確保できる膜厚であれば良い。そして、フィールドプレート絶縁膜４０の絶縁耐圧は、第２の膜１９を厚く形成することにより確保する。
【００２６】
例えば、第１の膜１７として、１００〜２００ｎｍの膜厚を有するシリコン熱酸化膜を形成し、第２の膜１９として、５００〜６００ｎｍの膜厚を有するＢＰＳＧ膜を形成する。
【００２７】
次に、第１の膜１７および第２の膜１９を緻密化する。具体的には、第１の膜１７および第２の膜１９を形成したウェーハに、例えば、８００〜９００℃の温度で、３０〜５０分の熱処理を施す。これにより、ＢＰＳＧ膜がリフローし変形する。
【００２８】
この結果、図２（ｂ）に表すように、ＢＰＳＧ膜は、トレンチ１５の底部に形成された第２の膜１９が厚くなり、トレンチ１５の側面に形成された第２の膜１９が薄くなるように変形する。これにより、トレンチ１５の底部における第１の膜１７と第２の膜１９を合わせた膜厚膜厚ｄ１は、トレンチ１５の側面の膜厚ｄ２およびｄ３よりも厚くなる。また、第１の膜１７と第２の膜１９を合わせた膜厚は、Ｚ方向に進むにつれて薄くなる（ｄ３＜ｄ２）。
【００２９】
次に、図３（ａ）に表すように、第２の膜１９の上に導電層４５を形成し、トレンチ１５の内部の空間１５ａを埋め込む。導電層４５は、例えば、導電性を有する多結晶シリコン（ポリシリコン）であり、ＣＶＤ法を用いて形成することができる。
【００３０】
続いて、図３（ｂ）に表すように、トレンチ１５の内部にフィールドプレート電極となる部分４５ａ（以下、フィールドプレート電極３０）を残し、第２の膜１９の上面１９ａに形成された導電層４５をエッチバックする。
【００３１】
次に、図４（ａ）〜図５（ａ）に表すように、第２の膜１９および第１の膜１７をエッチバックする。例えば、ポリシリコンに対して選択性を有するエッチング液を用いることにより、フィールドプレート電極３０をエッチングせずに第１の膜１７および第２の膜１９をエッチングする。そして、第１の膜１７のエッチング速度が第２の膜１９のエッチング速度よりも速いエッチング液を用いることが好ましい。
【００３２】
例えば、第１の膜１７をシリコン酸化膜、第２の膜１９をＢＰＳＧ膜とした場合、バッファードフッ酸（Buffered Hydrofluoric acid：ＢＨＦ）をエッチング液として用いる。これにより、第１の膜１７のエッチング速度を第２の膜１９のエッチング速度よりも早くすることができる。
【００３３】
第１の膜１７のエッチング速度が第２の膜１９のエッチング速度よりも速ければ、第２の膜１９のドリフト層１０の上面１０ａに形成された部分１９ａがエッチングされた後、第１の膜１７のエッチングが進む。その結果、図４（ｂ）に表すように、第１の膜１７の上面１７ａの位置が、−Ｚ方向において第２の膜１９の上面１９ｃよりも深くなる。
【００３４】
さらに、エッチングを進め、図５（ａ）に表すように、第１の膜１７の上面１７ａおよび第２の膜１９の上面１９ｃの位置をフィールドプレート電極３０の端３０ｃよりも−Ｚ方向に深くする。これにより、フィールドプレート絶縁膜４０が形成される。フィールドプレート絶縁膜４０は、第１の膜１７が深くエッチングされ、上面４０ａは、フィールドプレート電極３０からドリフト層１０の方向において−Ｚ方向に傾いた形状となる。
【００３５】
このように、フィールドプレート絶縁膜４０では、−Ｚ方向におけるフィールドプレート電極３０の端３０ａとドリフト層１０との間の膜厚が、Ｚ方向に沿った側面３０ｄとドリフト層１０との間の膜厚よりも厚くなる。また、側面３０ｄとドリフト層１０との間の膜厚は、Ｚ方向に進むにつれて薄くなるように形成される。
【００３６】
次に、図５（ｂ）に表すように、トレンチ１５の側面１５ｂにゲート絶縁膜２１を形成し、フィールドプレート電極３０のＺ方向の端部に絶縁膜２３を形成する。例えば、トレンチ１５の上部に露出したドリフト層１０、および、フィールドプレート絶縁膜４０から突出したフィールドプレート電極３０を熱酸化し、その表面にシリコン酸化膜を形成する。
【００３７】
次に、図６（ａ）に表すように、ドリフト層１０の上に導電層４７を形成し、トレンチ１５の上部の空間を埋め込む。導電層４７は、例えば、導電性を有するポリシリコン層であり、ＣＶＤ法を用いて形成される。
【００３８】
続いて、図６（ｂ）に表すように、フィールドプレート絶縁膜４０の上にゲート電極５０を残して導電層４７をエッチバックする。ゲート電極５０は、フィールドプレート電極３０とドリフト層１０の間に形成される。
【００３９】
次に、図７（ａ）に表すように、ドリフト層１０の上にベース層２０を形成する。例えば、ドリフト層１０の上面１０ａを通してｐ形不純物をイオン注入し、熱処理を施して活性化する。ｐ形不純物は、熱処理の過程において所定の深さにドライブされる。例えば、ベース層２０の下端は、−Ｚ方向においてゲート電極５０の下端を越えない深さに設けられる。
【００４０】
続いて、図７（ｂ）に表すように、ゲート電極５０およびフィールドプレート電極３０の上にトレンチ１５を覆う層間絶縁膜３３を形成し、ベース層２０の上のゲート絶縁膜２１を除去する。そして、ベース層２０の上にソース層２５を形成する。ソース層２５は、ゲート絶縁膜２１を介してゲート電極５０に向き合う。ソース層２５は、例えば、ベース層２０の上面２０ａを通してｎ形不純物を選択的にイオン注入し、熱処理を施して活性化させることにより形成する。
【００４１】
ソース層２５の下端は、−Ｚ方向においてゲート電極５０の上端よりも深い位置に設けられる。そして、ゲート電極５０は、ゲート絶縁膜２１を介して、ドリフト層１０と、ベース層２０と、ソース層２５と、に向き合う。
【００４２】
本実施形態では、フィールドプレート絶縁膜４０の上面４０ａは、フィールドプレート電極３０からドリフト層１０の方向において−Ｚ方向に傾いた形状に設けられる。このため、ゲート電極５０において、ゲート絶縁膜２１を介してベース層２０に向き合う面５０ａは、絶縁膜２３を介してフィールドプレート電極３０に向き合う面５０ｂよりも広くなる。
【００４３】
次に、図８（ａ）に表すように、ベース層２０の上にコンタクト層２７を形成する。コンタクト層２７は、例えば、ベース層２０の上面２０ａ（図７（ｂ）参照）を通してｐ形不純物を選択的にイオン注入することにより形成する。コンタクト層２７は、ソース層２５に並設され、ベース層２０よりも高濃度のｐ形不純物を含有する。
【００４４】
続いて、図８（ｂ）に表すように、層間絶縁膜３３を覆い、ソース層２５およびコンタクト層２７に接するソース電極３５を形成する。そして、ドレイン層１３の裏面側にドレイン電極４３を形成し、半導体装置１を完成する。
【００４５】
次に、図１０に表す比較例に係る半導体装置３を説明する。図１０は、比較例に係る半導体装置３を表す模式断面図である。
【００４６】
半導体装置３は、ｎ形ドリフト層１０と、ｎ形ドリフト層１０の上に設けられたｐ形ベース層２０を備える。ｐ形ベース層２０の上には、ｎ形ソース層２５と、ｐ形コンタクト層２７と、が並設される。ｎ形ドリフト層１０の−Ｚ方向には、ｎ形ドレイン層１３が設けられる。そして、ソース層２５からドリフト層１０に至る深さに設けられたトレンチ７１を有する。
【００４７】
トレンチ７１の内部には、Ｚ方向に延在するフィールドプレート電極６７が設けられる。そして、フィールドプレート電極６７と、ドリフト層１０と、の間にはフィールドプレート絶縁膜７３が設けられる。Ｚ方向におけるフィールドプレート絶縁膜７３の端の上には、ゲート絶縁膜２１を介してベース層２０に向き合うゲート電極７５が設けられる。
【００４８】
フィールドプレート絶縁膜７３は、例えば、ドリフト層１０に形成されたトレンチの側面を熱酸化したシリコン酸化膜である。そして、フィールドプレート絶縁膜７３の膜厚は、−Ｚ方向におけるフィールドプレート電極６７の端６７ａと、ドリフト層１０と、の間において、Ｚ方向に沿った側面６７ｂとドリフト層１０との間の膜厚よりも薄くなる。このため、フィールドプレート電極６７の端６７ａとドリフト層１０の間において、フィールドプレート絶縁膜７３の絶縁耐圧が低下する。
【００４９】
フィールドプレート絶縁膜７３の絶縁耐圧を高くするには、フィールドプレート電極６７の端６７ａとドリフト層１０との間の膜厚を厚くする必要がある。これに伴い、フィールドプレート電極６７の側面６７ｂとドリフト層１０との間のフィールドプレート絶縁膜７３の膜厚も厚くなる。その結果、フィールドプレート絶縁膜７３とドリフト層１０の間に加わる応力が増大し、ウェーハの反りが大きくなる。
【００５０】
これに対し、本実施形態では、ドリフト層１０に対する応力が熱酸化膜よりも小さいＣＶＤ膜を用いてフィールドプレート絶縁膜４０の少なくとも一部を形成する。これにより、製造過程におけるウェーハの反りを抑制することができる。
【００５１】
さらに、電界集中の生じ易いフィールドプレート電極３０の端３０ａとドリフト層１０との間においてフィールドプレート絶縁膜４０を厚くしても、フィールドプレート電極３０の側面とドリフト層１０との間のフィールドプレート絶縁膜４０は、その厚さよりも薄く形成できる。すなわち、熱酸化膜を用いてフィールドプレート絶縁膜を形成する場合よりも、トレンチ１５のＸ方向の幅を狭くすることができる。これにより、トレンチピッチを狭くしてトレンチゲートの集積度を向上させることが可能となる。その結果、チャネル幅を広げ、オン抵抗を低減することできる。
【００５２】
また、図１０に示すように、半導体装置３では、Ｚ方向におけるフィールドプレート絶縁膜７３の上面は、ベース層２０からフィールドプレート電極６７に向かう方向において−Ｚ方向に傾いて形成される。このため、ゲート電極７５において、ベース層２０に向き合う面よりも、フィールドプレート電極６７に向き合う面の方が広くなる。これに対して、本実施形態では、ゲート電極５０のフィールドプレート電極３０に向き合う面は、ベース層２０に向き合う面よりも狭い。これにより、フィールドプレート電極３０とゲート電極５０との間の寄生容量、すなわち、ゲート・ソース間容量を低減することができる。
【００５３】
さらに、図１０に示す半導体装置３では、ゲート電極７５のフィールドプレート電極６７の側の下端の形状が鋭角となる。このため、ゲート電極７５とフィールドプレート電極６７との間の電界がゲート電極７５の下端に集中し、その間の絶縁耐圧が低下する。これに対し、本実施形態では、フィールドプレート絶縁膜４０の上面は、フィールドプレート電極３０からベース層２０に向う方向において−Ｚ方向に傾いて形成される。このため、ゲート電極５０のフィールドプレート電極３０の側の下端の形状が鈍角となる。これにより、ゲート電極５０の下端における電界集中が緩和され、ゲート電極５０とフィールドプレート電極３０との間の絶縁耐圧を高くすることができる。すなわち、ゲートソース間の絶縁耐圧を向上させることが可能である。
【００５４】
このように、本実施形態に係る半導体装置１では、製造過程におけるウェーハの反りを抑制することが可能である。また、フィールドプレート電極３０とドリフト層１０との間の絶縁耐圧を向上させ、オン抵抗の低減も図ることができる。さらに、ソースゲート間の寄生容量を低減し、その間の絶縁耐圧を向上させることも可能である。
【００５５】
［第２実施形態］  
図９は、第２実施形態に係る半導体装置２を表す模式断面図である。半導体装置２は、例えば、絶縁ゲート型バイポーラトランジスタ、所謂、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
【００５６】
半導体装置２は、例えば、ｎ形ベース層５１（第１半導体層）と、ｐ形ベース層５３（第２半導体層）を備える。ｐ形ベース層５３は、ｎ形ベース層５１の上に設けられる。
【００５７】
ｐ形ベース層５３の上には、ｎ形エミッタ層５５（第３半導体層）と、ｐ形コンタクト層５７と、が並設される。一方、ｎ形ベース層５１の−Ｚ方向には、ｐ形コレクタ層６３（第４半導体層）が設けられる。そして、ｎ形エミッタ層５５からｎ形ベース層５１に至る深さに設けられたトレンチ１５を有する。
【００５８】
トレンチ７１の内部には、フィールドプレート電極３０が設けられる。そして、フィールドプレート電極３０とｎ形ベース層５１の間にはフィールドプレート絶縁膜４０が設けられる。フィールドプレート絶縁膜４０の上には、ゲート絶縁膜２１を介してｐ形ベース層５３に向き合うゲート電極５０が設けられる。さらに、ゲート電極５０およびフィールドプレート電極３０の上には、層間絶縁膜３３を介してトレンチ１５を覆うエミッタ電極６１が設けられる。エミッタ電極６１は、ｎ形エミッタ層５５およびｐ形コンタクト層５７に接する。一方、ｐ形コレクタ層６３の裏面側には、コレクタ電極６５が設けられる。
【００５９】
半導体装置２は、第１実施形態に記載した半導体装置１と同じ製造方法により製作することができる。したがって、ＩＧＢＴの製造過程におけるウェーハの反りを抑制し、エミッタコレクタ間の耐圧を向上させることが可能である。また、オン抵抗を低減することもできる。
【００６０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６１】
１、２、３・・・半導体装置、  １０・・・ドリフト層、  １３・・・ドレイン層、  １５、７１・・・トレンチ、  １７・・・第１の膜、  １９・・・第２の膜、  ２０・・・ベース層、  ２１・・・ゲート絶縁膜、  ２３・・・絶縁膜、  ２５・・・ソース層、  ２７・・・コンタクト層、  ３０、６７・・・フィールドプレート電極、  ３３・・・層間絶縁膜、  ３５・・・ソース電極、  ４０、７３・・・フィールドプレート絶縁膜、  ４３・・・ドレイン電極、  ４５、４７・・・導電層、  ５０、７５・・・ゲート電極、  ５１・・・ｎ形ベース層、  ５３・・・ｐ形ベース層、  ５５・・・ｎ形エミッタ層、  ５７・・・ｐ形コンタクト層、  ６１・・・エミッタ電極、  ６３・・・ｐ形コレクタ層、  ６５・・・コレクタ電極
【図１】
2014187182.tif 000003
【図２】
2014187182.tif 000004
【図３】
2014187182.tif 000005
【図４】
2014187182.tif 000006
【図５】
2014187182.tif 000007
【図６】
2014187182.tif 000008
【図７】
2014187182.tif 000009
【図８】
2014187182.tif 000010
【図９】
2014187182.tif 000011
【図１０】
2014187182.tif 000012