(57)【要約】【課題】歩留りが向上し生産性が高い電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、および電子機器を提供する。【解決手段】電気光学装置用基板の製造方法は、複数のプリズム基板１０を切り出すことができるマザー基板６０の表面１１ａに導電性を有するマスク層７１を形成する工程と、マスク層７１が形成されたマザー基板６０にドライエッチングを施すエッチング工程と、を有し、エッチング工程の前に、マスク層７１を複数の領域に分断することを特徴とする。【選択図】図６
2014137525.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置用基板の製造方法であって、
複数の前記電気光学装置用基板を切り出すことができるマザー基板の表面に導電性を有するマスク層を形成する工程と、
前記マスク層が形成された前記マザー基板にドライエッチングを施すエッチング工程と、を有し、
前記エッチング工程の前に、前記マスク層を複数の領域に分断することを特徴とする電気光学装置用基板の製造方法。
【請求項２】
請求項１に記載の電気光学装置用基板の製造方法であって、
前記マスク層において前記複数の領域のうちの隣り合う領域同士の境界部は、平面視で直線状でない部分を有する形状であることを特徴とする電気光学装置用基板の製造方法。
【請求項３】
請求項２に記載の電気光学装置用基板の製造方法であって、
前記境界部は、平面視で曲線状の部分を有する形状であることを特徴とする電気光学装置用基板の製造方法。
【請求項４】
請求項１から３のいずれか一項に記載の電気光学装置用基板の製造方法であって、
前記領域は、前記複数の電気光学装置用基板のうちの個々の電気光学装置用基板に対応する領域であることを特徴とする電気光学装置用基板の製造方法。
【請求項５】
請求項１から３のいずれか一項に記載の電気光学装置用基板の製造方法であって、
前記領域は、前記複数の電気光学装置用基板のうちのいくつかの前記電気光学装置用基板に対応する領域であることを特徴とする電気光学装置用基板の製造方法。
【請求項６】
基板と、
前記基板に形成された反射部と、を備え、
前記基板の周縁部に、平面視で前記基板の周縁から前記周縁と交差するように形成された溝を有することを特徴とする電気光学装置用基板。
【請求項７】
複数の画素電極と、前記複数の画素電極の各々に対応するスイッチング素子と、が設けられた第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に設けられた電気光学物質層と、を備え、
前記第１基板または前記第２基板のいずれか一方が、請求項１から５のいずれか一項に記載の電気光学装置用基板の製造方法で製造されていることを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、および電子機器に関する。
【背景技術】
【０００２】
複数の画素およびスイッチング素子が設けられた素子基板と、素子基板に対向配置された対向基板と、の間に電気光学物質（例えば、液晶など）を備えた電気光学装置が知られている。電気光学装置として、例えば、プロジェクターの液晶ライトバルブとして用いられる液晶装置などを挙げることができる。このような液晶装置においては、高い光利用効率を実現することが求められている。
【０００３】
そこで、素子基板または対向基板の一方にプリズム（反射部）を設け、液晶装置に入射した光を画素領域に効率よく導くことにより、液晶装置の実質的な開口率の向上を図る構成が提案されている（例えば、特許文献１参照）。プリズムは、基板における画素同士の間の非開口領域に、開口部の幅に対する深さの比が大きな断面Ｖ字状の溝として、ドライエッチングなどにより形成される。このようなプリズムは、溝の開口部を塞ぐことによって内部が中空となった溝の側面を反射面として、入射した光を画素領域に向けて反射する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１２８２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の技術のような開口部の幅に対する深さの比が大きな溝は、例えば、ドライエッチングにおける選択比が基板に対して格段に小さい金属や金属の化合物などをマスクに用いて形成できる。しかしながら、減圧された装置内でドライエッチングを行う際にマスクが帯電し、その帯電量が大きくなって異常放電が発生する場合がある。異常放電が発生すると、マスクや基板が損傷を受けることとなり、液晶装置の製造工程における歩留りが低下してしまうという課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置用基板の製造方法は、電気光学装置用基板の製造方法であって、複数の前記電気光学装置用基板を切り出すことができるマザー基板の表面に導電性を有するマスク層を形成する工程と、前記マスク層が形成された前記マザー基板にドライエッチングを施すエッチング工程と、を有し、前記エッチング工程の前に、前記マスク層を複数の領域に分断することを特徴とする。
【０００８】
本適用例の製造方法によれば、マザー基板上に形成した導電性を有するマスク層を介してマザー基板にドライエッチングを施すエッチング工程の前に、マスク層が複数の領域に分断される。すなわち、マスク層のうちの隣り合う領域同士の間の部分が除去される。そのため、マスク層が分断されていない場合に比べて、マスク層の総体積が小さくなるので、エッチング工程においてマスク層が帯電しても、総帯電量を小さく抑えることができる。また、マスク層が複数の領域に分断され互いに電気的に接続されていないので、マスク層の帯電量は分断された複数の領域で分散される。これにより、マスク層が分断されていない場合に比べて、異常放電の発生が抑えられ、マスク層やマザー基板の損傷が抑えられるので、電気光学装置用基板の製造工程における歩留り低下を抑え、生産性を向上させることができる。
【０００９】
［適用例２］上記適用例に係る電気光学装置用基板の製造方法であって、前記マスク層において前記複数の領域のうちの隣り合う領域同士の境界部は、平面視で直線状でない部分を有する形状であることが好ましい。
【００１０】
本適用例の製造方法によれば、マスク層における分断された領域同士の境界部は、平面視で直線状でない部分を有する形状である。境界部ではマザー基板が露出するため、エッチング工程でマザー基板の境界部と重なる部分がエッチングされる。そうすると、以降の工程において、例えば、マザー基板が製造設備に吸着固定されることや治具に接触することなどによりマザー基板に応力がかかった場合に、境界部に対応してエッチングされた部分に応力が集中し易くなる。ここで、境界部が直線状であると応力が集中してマザー基板にクラックが発生するおそれがあるが、境界部を直線状でない部分を有する形状とすることで、境界部に対応してエッチングされた部分にかかる応力を分散させることができる。これにより、製造工程中でマザー基板にクラックが発生することを抑えることができる。
【００１１】
［適用例３］上記適用例に係る電気光学装置用基板の製造方法であって、前記境界部は、平面視で曲線状の部分を有する形状であることが好ましい。
【００１２】
本適用例の製造方法によれば、マスク層における境界部が平面視で曲線状の部分を有するので、マザー基板にかかる応力をより効果的に分散させることができる。これにより、製造工程中でマザー基板にクラックが発生することをより効果的に抑えることができる。
【００１３】
［適用例４］上記適用例に係る電気光学装置用基板の製造方法であって、前記領域は、前記複数の電気光学装置用基板のうちの個々の電気光学装置用基板に対応する領域であることが好ましい。
【００１４】
本適用例の製造方法によれば、マザー基板から切り出される個々の電気光学装置用基板毎にマスク層が分断される。そのため、マスク層から除去される部分がより多くなるので、マスク層の総体積はより小さくなる。これにより、エッチング工程においてマスク層の帯電量を小さく抑えるとともに、帯電量をより分散させることができる。これにより、異常放電の発生をより効果的に抑えることができる。
【００１５】
［適用例５］上記適用例に係る電気光学装置用基板の製造方法であって、前記領域は、前記複数の電気光学装置用基板のうちのいくつかの前記電気光学装置用基板に対応する領域であることが好ましい。
【００１６】
本適用例の製造方法によれば、複数の電気光学装置用基板のうちのいくつかの電気光学装置用基板に対応する領域毎にマスク層が分断される。マスク層が分断された境界部では、エッチング工程においてマザー基板がエッチングされて溝が形成される。そのため、例えば、個々の電気光学装置用基板に対応した領域毎にマスク層を分断すると、各領域のそれぞれにおいて形成された溝と重なる位置に製造設備や治具などが接触してその部分に応力がかかる場合に、マスク層をいくつかの電気光学装置用基板に対応する領域毎に分断することで、すべての領域において応力がかかることが避けられる。
【００１７】
［適用例６］本適用例に係る電気光学装置用基板は、基板と、前記基板に形成された反射部と、を備え、前記基板の周縁部に、平面視で前記基板の周縁から前記周縁と交差するように形成された溝を有することを特徴とする。
【００１８】
本適用例の構成によれば、電気光学装置用基板は、周縁部に基板の周縁と交差するように形成された溝を有している。すなわち、電気光学装置用基板をマザー基板の状態で製造する工程において、マザー基板上に形成されたマスク層が複数の領域に分断され、マスク層を介してマザー基板にエッチング処理を施す際に形成された溝を有している。したがって、エッチング処理を施す工程における異常放電の発生が抑えられ、高い生産性で製造されているので、コスト競争力のある電気光学装置用基板を提供できる。
【００１９】
［適用例７］本適用例に係る電気光学装置は、複数の画素電極と、前記複数の画素電極の各々に対応するスイッチング素子と、が設けられた第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に設けられた電気光学物質層と、を備え、前記第１基板または前記第２基板のいずれか一方が、上記適用例に記載の電気光学装置用基板の製造方法で製造されていることを特徴とする。
【００２０】
本適用例の構成によれば、電気光学装置が備える第１基板または第２基板のいずれか一方が、上記適用例の電気光学装置用基板の製造方法で製造された電気光学装置用基板を備えている。したがって、製造工程における歩留りが高いので、コスト競争力のある電気光学装置を提供できる。
【００２１】
［適用例８］本適用例に係る電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。
【００２２】
本適用例の構成によれば、コスト競争力のある電気光学装置を備えた電子機器を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】第１の実施形態に係る液晶装置の構成を示す概略図である。
【図２】第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。
【図３】画素の配置を示す概略平面図である。
【図４】図３のＡ−Ａ’線に沿った概略断面図である。
【図５】第１の実施形態に係る電気光学装置用基板の製造方法を示す概略平面図である。
【図６】第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。
【図７】第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。
【図８】第２の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。
【図９】第２の実施形態に係る電気光学装置用基板の製造方法を示す概略平面図である。
【図１０】第３の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した実施形態について図面を参照して説明する。使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大、縮小、あるいは誇張して表示している。また、説明に必要な構成要素以外は図示を省略する場合がある。
【００２５】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２６】
（第１の実施形態）
＜電気光学装置＞
ここでは、電気光学装置として、薄膜トランジスター（Thin Film Transistor：ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２７】
まず、第１の実施形態に係る電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１は、第１の実施形態に係る液晶装置の構成を示す概略図である。詳しくは、図１（ａ）は液晶装置の構成を示す概略平面図であり、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿った概略断面図である。また、図２は、第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。
【００２８】
図１（ａ）および（ｂ）に示すように、第１の実施形態に係る液晶装置１は、第１基板としての素子基板２０と、素子基板２０に対向配置された第２基板としての対向基板３０と、素子基板２０と対向基板３０との間に配置された電気光学物質層としての液晶層４０とを備えている。本実施形態では、対向基板３０が本発明の電気光学装置用基板としてのプリズム基板１０を備えている。
【００２９】
液晶装置１は、例えば、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードで動作する。液晶装置１は、対向基板３０側から入射した光を変調して素子基板２０側に射出する透過型の液晶装置である。
【００３０】
図１（ａ）および（ｂ）に示すように、素子基板２０は対向基板３０よりも一回り大きく、両基板は、額縁状に配置されたシール材４２を介して接合されている。液晶層４０は、素子基板２０と対向基板３０とシール材４２とによって囲まれた空間に封入された、電気光学物質としての正または負の誘電異方性を有する液晶で構成されている。
【００３１】
シール材４２は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材４２には、素子基板２０と対向基板３０との間隔を一定に保持するためのスペーサー（図示省略）が混入されている。額縁状に配置されたシール材４２の内側には、対向基板３０に設けられた額縁状の遮光層３２が配置されている。遮光層３２は、例えば遮光性の金属あるいは金属酸化物などからなる。
【００３２】
遮光層３２の内側は、複数の画素Ｐが配列された表示領域Ｅとなっている。表示領域Ｅは、液晶装置１において、実質的に表示に寄与する領域である。なお、図１（ａ）および（ｂ）では図示を省略したが、表示領域Ｅ内においても、複数の画素Ｐを平面的に区画する遮光部（図３に示す非開口領域Ｄ２）が、格子状に設けられている。
【００３３】
素子基板２０の１辺部のシール材４２の外側には、１辺部に沿ってデータ線駆動回路５１および複数の外部接続端子５４が設けられている。また、その１辺部に対向する他の１辺部に沿ったシール材４２の内側には、検査回路５３が設けられている。さらに、これらの２辺部と直交し互いに対向する他の２辺部に沿ったシール材４２の内側には、走査線駆動回路５２が設けられている。
【００３４】
検査回路５３が設けられた１辺部のシール材４２の内側には、２つの走査線駆動回路５２を繋ぐ複数の配線５５が設けられている。これらデータ線駆動回路５１、走査線駆動回路５２に繋がる配線は、複数の外部接続端子５４に接続されている。また、対向基板３０の角部には、素子基板２０と対向基板３０との間で電気的導通をとるための上下導通部５６が設けられている。なお、検査回路５３の配置はこれに限定されず、データ線駆動回路５１と表示領域Ｅとの間のシール材４２の内側に沿った位置に設けてもよい。
【００３５】
以下の説明では、データ線駆動回路５１が設けられた１辺部に沿った方向をＸ方向とし、この１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向とする。図１（ａ）のＨ−Ｈ’線の方向は、Ｙ方向に沿った方向である。また、Ｘ方向およびＹ方向と直交し図１（ｂ）における上方に向かう方向をＺ方向とする。なお、本明細書では、液晶装置１の対向基板３０の表面の法線方向（Ｚ方向）から見ることを「平面視」という。
【００３６】
図１（ｂ）に示すように、素子基板２０の液晶層４０側には、画素Ｐ毎に設けられたスイッチング素子としてのＴＦＴ２４（図２参照）と、光透過性を有する画素電極２８と、信号配線（図示しない）と、画素電極２８を覆う配向膜２９とが設けられている。画素電極２８は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなる。
【００３７】
対向基板３０は、後述する反射部としてのプリズム１５（図４参照）が設けられたプリズム基板１０を備えている。対向基板３０の液晶層４０側には、遮光層３２と、層間層３３と、共通電極３４と、共通電極３４を覆う配向膜３５とが設けられている。
【００３８】
遮光層３２は、図１（ａ）および（ｂ）に示すように、平面視で走査線駆動回路５２、複数の配線５５や検査回路５３と重なる位置に額縁状に設けられている。遮光層３２は、対向基板３０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３９】
図１（ｂ）に示す層間層３３は、遮光層３２を覆うように形成されている。層間層３３は、例えばシリコン酸化膜（ＳｉＯ2）などの絶縁膜で形成され、光透過性を有している。層間層３３は、遮光層３２などに起因する凹凸を緩和し、共通電極３４が形成される液晶層４０側の面が平坦となるように設けられている。層間層３３の形成方法としては、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００４０】
共通電極３４は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなり、層間層３３を覆うとともに、図１（ａ）に示すように対向基板３０の四隅に設けられた上下導通部５６により素子基板２０側の配線に電気的に接続されている。
【００４１】
配向膜２９および配向膜３５は、液晶装置１の光学設計に基づいて選定される。配向膜２９および配向膜３５は、例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００４２】
液晶層４０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が射出される。
【００４３】
図２に示すように、表示領域Ｅには、走査線２とデータ線３とが互いに絶縁され交差するように形成されている。走査線２が延在する方向がＸ方向であり、データ線３が延在する方向がＹ方向である。画素Ｐは、走査線２とデータ線３との交差に対応して設けられている。画素Ｐのそれぞれには、画素電極２８と、スイッチング素子としてのＴＦＴ２４（Thin Film Transistor：薄膜トランジスター）とが設けられている。
【００４４】
ＴＦＴ２４のソース電極（図示しない）は、データ線駆動回路５１から延在するデータ線３に電気的に接続されている。データ線３には、データ線駆動回路５１（図１参照）から画像信号（データ信号）Ｓ１、Ｓ２、…、Ｓｎが線順次で供給される。ＴＦＴ２４のゲート電極（図示しない）は、走査線駆動回路５２から延在する走査線２の一部である。走査線２には、走査線駆動回路５２から走査信号Ｇ１、Ｇ２、…、Ｇｍが線順次で供給される。ＴＦＴ２４のドレイン電極（図示しない）は、画素電極２８に電気的に接続されている。
【００４５】
画像信号Ｓ１、Ｓ２、…、Ｓｎは、ＴＦＴ２４を一定期間だけオン状態とすることにより、データ線３を介して画素電極２８に所定のタイミングで書き込まれる。このようにして画素電極２８を介して液晶層４０に書き込まれた所定レベルの画像信号は、対向基板３０に設けられた共通電極３４（図１（ｂ）参照）との間に形成される液晶容量で一定期間保持される。
【００４６】
なお、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、データ線３に沿って平行するように形成された容量線４と画素電極２８との間に蓄積容量５が形成され、液晶容量と並列に配置されている。このように、各画素Ｐの液晶に電圧信号が印加されると、印加された電圧レベルにより液晶の配向状態が変化する。これにより、液晶層４０（図４参照）に入射した光が変調されて階調表示が可能となる。
【００４７】
次に、画素Ｐの平面的な配置とプリズム基板１０の構造について、図３および図４を参照して説明する。図３は、画素の配置を示す概略平面図である。図４は、画素およびプリズム（反射部）の構造を示す概略断面図である。詳しくは、図４は、図３のＡ−Ａ’線に沿った概略断面図である。
【００４８】
図３に示すように、画素Ｐは、表示領域Ｅに、Ｘ方向およびＹ方向にマトリックス状に配置されている。表示領域Ｅにおいて、遮光部により光が遮蔽された領域を非開口領域Ｄ２という。非開口領域Ｄ２は、Ｘ方向とＹ方向とに延在する格子状に設けられている。また、非開口領域Ｄ２に囲まれた光が透過する領域を、開口領域Ｄ１という。非開口領域Ｄ２により、平面視で四角形（略正方形）に区画された開口領域Ｄ１が、画素Ｐの領域（画素領域）である。
【００４９】
Ｘ方向に延在する非開口領域Ｄ２には、走査線２（図２参照）が設けられている。また、Ｙ方向に延在する非開口領域Ｄ２には、データ線３（図２参照）が設けられている。走査線２およびデータ線３は、遮光性の導電材料で形成されており、これらによって液晶装置１の遮光部が構成される。なお、対向基板３０の遮光層３２を、非開口領域Ｄ２に重なるように格子状に設けて、遮光部の一部としてもよい。
【００５０】
素子基板２０に設けられた画素電極２８は、平面視で四角形（略正方形）であり、外縁部が非開口領域Ｄ２に平面的に重なるように配置されている。本実施形態では、非開口領域Ｄ２の幅は、Ｘ方向およびＹ方向において同じ幅に設定されている。また、非開口領域Ｄ２には、対向基板３０に設けられた溝１２（プリズム１５）が配置されている。
【００５１】
図３においては図示を省略したが、非開口領域Ｄ２の交差部付近には、画素Ｐ毎にＴＦＴ２４が配置されている。ＴＦＴ２４を非開口領域Ｄ２に配置することにより、ＴＦＴ２４への光の入射が抑制される。
【００５２】
図４に示すように、素子基板２０は、基板２１と、走査線２と、絶縁層２３と、ＴＦＴ２４と、絶縁層２５と、データ線３と、絶縁層２７と、画素電極２８と、配向膜２９とを備えている。基板２１は、例えばガラスや石英などの光透過性を有する材料からなる。
【００５３】
走査線２は、例えば、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｃｒ（クロム）などの金属材料の少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、遮光性を有している。
【００５４】
絶縁層２３は、基板２１と走査線２とを覆うように設けられている。絶縁層２３は、例えばシリコン酸化膜（ＳｉＯ2）などの絶縁膜で形成され、光透過性を有している。ＴＦＴ２４は、絶縁層２３上に設けられている。ＴＦＴ２４は、画素電極２８を駆動するスイッチング素子である。図示を省略するが、ＴＦＴ２４は、半導体層、ゲート電極、ソース電極、およびドレイン電極で構成されている。
【００５５】
半導体層は、例えば、多結晶シリコン膜からなり、島状に形成されている。半導体層には、不純物イオンが注入されて、ソース領域、チャネル領域、およびドレイン領域が形成されている。チャネル領域とソース領域、または、チャネル領域とドレイン領域との間には、ＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。
【００５６】
ゲート電極は、素子基板２０において平面視で半導体層のチャネル領域と重なる領域に絶縁層２５の一部（ゲート絶縁膜）を介して形成されている。図示を省略するが、ゲート電極は、下層側に配置された走査線２にコンタクトホールを介して電気的に接続されており、走査信号が印加されることによってＴＦＴ２４をオン／オフ制御している。
【００５７】
なお、ＴＦＴ２４の構造としては、このような所謂トップゲート構造に限らず、絶縁層２３を介して半導体層のチャネル領域と重なり合った走査線２の部分がゲート電極として機能する、所謂ボトムゲート構造を採用してもよい。
【００５８】
絶縁層２５は、絶縁層２３とＴＦＴ２４とを覆うように設けられている。絶縁層２５は、例えばシリコン酸化膜（ＳｉＯ2）などの絶縁膜で形成され、光透過性を有している。絶縁層２５は、ＴＦＴ２４の半導体層とゲート電極との間を絶縁するゲート絶縁膜を含む。絶縁層２５により、ＴＦＴ２４によって生じる表面の凹凸が緩和される。
【００５９】
絶縁層２５上には、データ線３が設けられている。データ線３は、走査線２と同様の材料で形成され、遮光性を有している。ＴＦＴ２４は、遮光性を有する走査線２およびデータ線３との間に挟まれるように配置されている。これにより、ＴＦＴ２４の半導体層に光が入射することによりスイッチング動作が不安定になることを抑制している。なお、遮光部として、走査線２およびデータ線３の他に、遮光性の材料で形成された遮光層を、ＴＦＴ２４の下層および上層の少なくとも一方に別途設ける構成としてもよい。
【００６０】
なお、図示を省略するが、絶縁層２５上には、データ線３と配線層を異ならせて容量線４が設けられている。絶縁層２５とデータ線３と容量線４とを覆うように、絶縁層２７が設けられている。絶縁層２７は、例えばシリコン酸化膜（ＳｉＯ2）などの絶縁膜で形成され、光透過性を有している。
【００６１】
画素電極２８は、絶縁層２７上に、画素Ｐに対応して設けられている。画素電極２８は、開口領域Ｄ１に平面的に重なるように配置されている。画素電極２８は、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなる。画素電極２８は、絶縁層２５や絶縁層２７に設けられたコンタクトホール（図示しない）を介して、ＴＦＴ２４の半導体層におけるドレイン領域に電気的に接続されている。配向膜２９は、画素電極２８を覆うように設けられている。
【００６２】
対向基板３０は、上述した通り、プリズム基板１０と、遮光層３２（図１（ｂ）参照）と、層間層３３と、共通電極３４と、配向膜３５とを備えている。対向基板３０が備えるプリズム基板１０の構成について、以下に説明する。
【００６３】
＜電気光学装置用基板＞
電気光学装置用基板としてのプリズム基板１０は、基板としての基板本体１１と、基板本体１１の表面１１ａ側に設けられたプリズム（反射部）１５と、表面１１ａ上に積層された第１封止層１３および第２封止層１４とを有している。基板本体１１は、例えば石英などの光透過性を有する材料からなる。基板本体１１の材料は、ガラス、サファイアガラス、ネオセラムなどであってもよい。
【００６４】
プリズム１５は、基板本体１１の表面１１ａ側に形成された溝１２を有している。溝１２は、液晶層４０に向かって開くように、断面視でＶ字状に形成されている。溝１２の断面は、表面１１ａに開口する開口部１２ｃを底辺とし、Ｖ字状の２つの傾斜面１２ａを２辺とする略二等辺三角形形状をなしている。溝１２の内部は、中空状態の中空部１２ｂとなっている。
【００６５】
溝１２は、平面視で、非開口領域Ｄ２に重なるように形成されている。すなわち、溝１２は、格子状に形成されており、Ｘ方向においては走査線２（図２参照）に重なり、Ｙ方向においてはデータ線３（図２参照）に重なるように配置されている。
【００６６】
溝１２の略二等辺三角形形状の頂点は、非開口領域Ｄ２の幅方向の中心に位置している。溝１２の幅（略二等辺三角形形状の底辺の長さ）は、非開口領域Ｄ２の幅と同じか、あるいはやや幅広に設定されている。溝１２は、開口部１２ｃの幅に対する深さ（Ｚ方向における長さ）の比が大きく形成されている。本実施形態では、溝１２の幅は、例えば、１μｍ〜２μｍ程度である。溝１２の深さは、例えば、２０μｍ〜３０μｍ程度である。
【００６７】
第１封止層１３は、基板本体１１の表面１１ａを覆い、溝１２の開口部１２ｃを塞ぐように形成されている。第１封止層１３は、溝１２に対してオーバーハング状態であり、例えば、溝１２の開口部１２ｃから内部に入り込まないように形成されている。なお、第１封止層１３は、開口部１２ｃから僅かに（例えば、１μｍ程度まで）溝１２の内部に入り込んで形成されていてもよい。
【００６８】
第１封止層１３には、溝１２の開口部１２ｃと重なる位置に、開口部１２ｃよりも小さな開口面積で中空部１２ｂに連通する貫通孔１３ａが設けられている。貫通孔１３ａは、平面視で、格子状の非開口領域Ｄ２の交差部に配置されている（図３参照）。貫通孔１３ａの平面形状は、例えば円形であるが、他の形状であってもよい。第２封止層１４は、第１封止層１３を覆って形成され、貫通孔１３ａを塞いでいる。第１封止層１３および第２封止層１４は、シリコン酸化膜などの絶縁膜で形成され、光透過性を有している。
【００６９】
溝１２は第１封止層１３および第２封止層１４によって封止されており、溝１２の内部に中空状態の中空部１２ｂを構成している。中空部１２ｂは、例えば、真空に近い状態となっている。プリズム１５は、基板本体１１の表面１１ａとは反対側の裏面１１ｂから入射する光を、基板本体１１と溝１２との境界面（傾斜面１２ａ）において、液晶層４０側に向けて反射する。なお、中空部１２ｂは、空気層となっていてもよい。
【００７０】
ここで、第１封止層１３は、開口部１２ｃから溝１２の内部に入り込まないように形成されているか、僅かに溝１２の内部に入り込んで形成されているので、特許文献１に記載の電気光学装置用基板と比べて、プリズム１５の反射面として機能する傾斜面１２ａをより大きくできる。
【００７１】
＜電気光学装置用基板の作用＞
続いて、図４を参照して、液晶装置１に入射した光がどのように集光され射出されるかについて説明する。液晶装置１において、対向基板３０（プリズム基板１０）側から入射した光は、液晶層４０によって画素Ｐ毎に光変調された後、素子基板２０側に射出される。ここで、液晶装置１には、様々な入射角度の光が入射する。例えば、画素Ｐの領域（開口領域Ｄ１）の平面的な中心を通過する光軸に沿って入射した入射光Ｌ１は、そのまま画素Ｐの領域内で直進し、液晶層４０を通過して素子基板２０側に射出される。
【００７２】
一方、入射光Ｌ１よりも外側から入射した入射光Ｌ２は、そのまま直進した場合、画素Ｐの領域（開口領域Ｄ１）から外れて遮光部（データ線３）で遮光されてしまう。液晶装置１では、このような入射光Ｌ２を、プリズム１５で反射させることにより画素Ｐの領域に向かわせる。このように、液晶装置１では、プリズム１５により入射光を画素Ｐの領域に向けて効率よく導くので、入射光の利用効率を高めることができる。
【００７３】
プリズム１５は、入射光を基板本体１１と溝１２との境界面（傾斜面１２ａ）において全反射させる機能を有する。入射光を全反射させるため、プリズム１５の光学条件として、基板本体１１の屈折率をＲ１とし、中空部１２ｂの屈折率をＲ２とし、傾斜面１２ａの法線に対する入射光の入射角度をθとした場合、Ｒ１＞Ｒ２、かつ、ｓｉｎθ＞Ｒ２／Ｒ１を満たす必要がある。
【００７４】
例えば、基板本体１１の材料として石英を用いている場合、基板本体１１の屈折率Ｒ１は１．４６であるので、中空部１２ｂの屈折率Ｒ２は、例えば１．４以下であればよい。本実施形態では、中空部１２ｂが真空に近い状態であるので、基板本体１１の屈折率Ｒ１に対して中空部１２ｂの屈折率Ｒ２は極めて小さくなる。したがって、入射角度θの広い角度範囲に亘って、入射光を傾斜面１２ａで全反射させることができる。
【００７５】
プリズム１５の傾斜面１２ａが、基板本体１１の裏面１１ｂの法線方向となす角度の設計については、入射光の角度分布や、後述するプロジェクター１００の投射レンズ１１７（図１０参照）の取り込み角度（Ｆ値）などに基づいて決定される。本実施形態では、傾斜面１２ａが基板本体１１の裏面１１ｂの法線方向となす角度は、例えば、１°〜３°程度である。
【００７６】
なお、液晶装置１における素子基板２０や対向基板３０には、屈折率が異なる絶縁膜や導電膜などが存在し、入射光はこれらの絶縁膜や導電膜と液晶層４０とを透過する。したがって、プリズム１５の光学条件として、液晶装置１の構成において最も光の利用効率が高くなる光学条件を見出すことが望ましい。また、プリズム１５における溝１２の深さ、開口部１２ｃの幅、および傾斜面１２ａの角度は、最も光の利用効率が高くなる光学条件に基づいて決定されることが望ましい。
【００７７】
＜電気光学装置用基板の製造方法＞
次に、第１の実施形態に係る電気光学装置用基板としてのプリズム基板１０の製造方法について、図５、図６、図７、および図８を参照して説明する。図５は、第１の実施形態に係る電気光学装置用基板の製造方法を示す概略平面図である。詳しくは、図５（ａ）はマザー基板の概略平面図であり、図５（ｂ）は図５（ａ）のＢ部の拡大図である。図６、図７、および図８は、第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。なお、図６、図７、および図８の各図は、図３のＡ−Ａ’線に沿った概略断面図に相当する。
【００７８】
図５（ａ）に示すように、プリズム基板１０の製造工程では、プリズム基板１０を複数枚取りできる大型のマザー基板６０で加工が行われる。そして、最終的にそのマザー基板６０からスクライブラインＳに沿ってプリズム基板１０を切り出して個片化することにより、複数のプリズム基板１０が得られる。したがって、以下に説明する各工程では個片化する前のマザー基板６０の状態で加工が行われるが、ここでは、マザー基板６０の中の個別のプリズム基板１０に対する加工について説明する。
【００７９】
まず、図６（ａ）に示すように、石英などからなる光透過性を有する基板本体１１（マザー基板６０）の表面１１ａに、マスク層７１を形成する。マスク層７１としては、後述するエッチング工程で開口部１２ｃの幅に対する深さの比が大きな溝１２を形成するため、例えば、Ｗ（タングステン）やＷＳｉ（タングステンシリサイド）などの金属材料からなるハードマスクが好適に用いられる。マスク層７１の材料は、Ａｌ（アルミニウム）、Ｆｅ（鉄）、Ｎｉ（ニッケル）、Ｓｉ（シリコン）などであってもよい。なお、マスク層７１は、基板本体１１（マザー基板６０）の表面１１ａの略全体に亘って形成される。
【００８０】
続いて、図６（ｂ）に示すように、フォトリソグラフィ技術を用いてマスク層７１に開口部７１ａを形成する。開口部７１ａは、平面視で図３に示す非開口領域Ｄ２に対応して形成される。これにより、開口部７１ａ内に基板本体１１（マザー基板６０）の表面１１ａが露出する。なお、この開口部７１ａを形成する工程において、基板本体１１（マザー基板６０）の表面１１ａの略全体に亘って形成されたマスク層７１を、個々のプリズム基板１０に対応する領域毎に分断する。
【００８１】
次に、マスク層７１の開口部７１ａを介して、基板本体１１（マザー基板６０）にエッチング処理を施す（エッチング工程）。これにより、図６（ｃ）に示すように、基板本体１１（マザー基板６０）の表面１１ａに、開口部１２ｃと傾斜面１２ａとを有する溝１２が形成される。エッチング処理としては、例えば、高密度プラズマを形成可能なＩＣＰ（ICP-RIE／Inductive Coupled Plasma-RIE）ドライエッチング装置によるドライエッチング処理を用いる。
【００８２】
ドライエッチング処理は、ドライエッチング装置内の減圧された環境下で行われる。エッチングガスとしては、例えば、フッ素系ガスに酸素や一酸化炭素等を混合したガスを用いる。例えば、基板本体１１（マザー基板６０）とマスク層７１とのエッチング選択比を４以上：１とすると、マスク層７１の厚さに対して４倍以上の深さを有する断面Ｖ字形状の溝１２を形成できる。これにより、開口部１２ｃの幅に対する深さの比が大きな溝１２が形成される。溝１２を形成した後、基板本体１１（マザー基板６０）からマスク層７１を除去する。
【００８３】
次に、図７（ａ）に示すように、基板本体１１（マザー基板６０）の表面１１ａを覆い、溝１２の内部を埋めて開口部１２ｃを塞ぐ犠牲層７２を形成する。犠牲層７２の材料としては、例えば、シリコンを用いることができる。犠牲層７２を形成する方法としては、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。なお、犠牲層７２の材料として樹脂材料を用い、スピンコート法などにより塗布して犠牲層７２を形成してもよい。
【００８４】
次に、図７（ｂ）に示すように、犠牲層７２のうちの溝１２の内部よりも外側の部分、すなわち図７（ｂ）における表面１１ａよりも上方の部分を除去する。犠牲層７２の上方の部分を除去する方法としては、例えば、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）処理が挙げられるが、ドライエッチングを用いてもよいし、ＣＭＰ処理を施した後ドライエッチングを施すこととしてもよい。これにより、犠牲層７２のうちの、表面１１ａよりも上方の部分が除去され、溝１２の内部を埋める部分が残される。
【００８５】
なお、この工程において犠牲層７２の上方の部分を除去する際、基板本体１１（マザー基板６０）の表面１１ａが僅かに研磨またはエッチングされるまでＣＭＰ処理やドライエッチングを施すこととしてもよい。このようにすれば、溝１２の開口部１２ｃが傾斜面１２ａに対してＹ方向における外側に広がって形成されている場合に、開口部１２ｃの広がった部分を除去して溝１２の断面をＶ字形状とすることができる。
【００８６】
また、基板本体１１（マザー基板６０）の表面１１ａが僅かにエッチングされるまでドライエッチングを施す場合、図７（ｂ）に２点鎖線で示すように、溝１２の内部を埋める犠牲層７２の上面が表面１１ａよりも僅かに低く窪んで、表面１１ａと犠牲層７２との間に段差が生じてもよい。このようにすれば、表面１１ａと犠牲層７２との僅かな段差により、平面視で溝１２を視認しやすくなるので、例えば、プリズム基板１０を有する対向基板３０と素子基板２０とを貼り合わせる工程などで、溝１２を位置合わせの基準とすることができる。
【００８７】
次に、図７（ｃ）に示すように、基板本体１１（マザー基板６０）の表面１１ａおよび犠牲層７２（溝１２）を覆うように第１封止層１３を形成する。第１封止層１３は、例えば、ＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ2Ｈ5）4）を用いた減圧ＣＶＤ法や、テトラエトキシシランと酸素ガスとを用いたプラズマＣＶＤ法などにより形成したＳｉＯ2などのシリコン酸化膜で構成される。このとき、図７（ｂ）に２点鎖線で示すように、表面１１ａと犠牲層７２との間に段差があると、溝１２の開口部１２ｃにおける基板本体１１（マザー基板６０）と第１封止層１３との接触面積を大きくできる。
【００８８】
次に、図８（ａ）に示すように、第１封止層１３の犠牲層７２（溝１２）と重なる位置に、犠牲層７２に到達する貫通孔１３ａを形成する。貫通孔１３ａは、フォトリソグラフィ法などにより、その開口面積が溝１２の開口部１２ｃよりも小さくなるように形成する。より具体的には、貫通孔１３ａの開口部の径が溝１２の開口部１２ｃのＹ方向における幅よりも小さくなるように貫通孔１３ａを形成する。これにより、貫通孔１３ａ内に、犠牲層７２が露出する。
【００８９】
次に、図８（ｂ）に示すように、溝１２の内部に埋め込まれた犠牲層７２を除去する。この工程では、第１封止層１３の貫通孔１３ａを介して、例えば、三フッ化塩素（ＣｌＦ3）や二フッ化キセノン（ＸｅＦ2）などのフッ素系ガスをエッチングガスとするドライエッチング処理を施す。これにより、犠牲層７２が選択的にエッチングされて溝１２の内部から除去される。
【００９０】
次に、図８（ｃ）に示すように、第１封止層１３を覆うとともに貫通孔１３ａを塞ぐ第２封止層１４を形成する。第２封止層１４は、例えば、第１封止層と同様に減圧ＣＶＤ法などを用いてシリコン酸化膜で形成する。これにより、第１封止層１３の貫通孔１３ａが塞がれ、溝１２の内部が中空状態で封止されて中空部１２ｂが形成される。この結果、基板本体１１にプリズム１５が形成される。すなわち、マザー基板６０に複数のプリズム基板１０が形成される。
【００９１】
本実施形態では、第２封止層１４の形成が真空に近い状態に減圧された雰囲気中で行われるため、貫通孔１３ａを覆って第２封止層１４が形成されると、プリズム１５の中空部１２ｂは真空に近い状態で封止される。このように、プリズム１５の中空部１２ｂは第２封止層１４を形成する雰囲気と同じ状態となるため、第２封止層１４を空気中で形成すれば、中空部１２ｂは空気層となる。
【００９２】
その後、図５（ａ）に示すように、マザー基板６０から個々のプリズム基板１０を切り出して個片化する。マザー基板６０からプリズム基板１０を切り出す方法としては、例えば、回転刃などを用いてマザー基板６０に所定の深さまで塑性変形を生じさせて、Ｘ方向またはＹ方向に沿った直線状のスクライブラインＳを形成する。そして、スクライブラインＳに沿って応力を加えて、プリズム基板１０毎に分断する。これにより、マザー基板６０から複数のプリズム基板１０が得られる。
【００９３】
ところで、上述のエッチング工程において、減圧されたエッチング装置内で高密度プラズマを形成してエッチング処理を行う際、基板本体１１（マザー基板６０）に石英などの絶縁材料を用いていると、金属材料で形成されたマスク層７１に電荷が蓄積される。そして、マスク層７１の帯電量が大きくなると、エッチング装置内のプラズマが発生した雰囲気とマスク層７１との間で異常放電が発生する場合がある。異常放電が発生すると、マスク層７１や基板本体１１（マザー基板６０）が損傷を受けることとなり、液晶装置１の製造工程における歩留りが低下してしまうという課題がある。
【００９４】
このような課題を抑止するため、本実施形態では、エッチング工程の前にマスク層７１を複数の領域に分断する。より具体的には、図５（ｂ）に示すように、マスク層７１において、隣り合うプリズム基板１０の領域同士の間に境界部（開口部）Ｄ１を形成することにより、マスク層７１をプリズム基板１０の領域毎に分断する。境界部（開口部）Ｄ１は、図６（ｂ）に示すマスク層７１に開口部７１ａを形成する工程において、フォトリソグラフィ技術により開口部７１ａと一緒に形成される。
【００９５】
マスク層７１を境界部（開口部）Ｄ１で分断することで、マスク層７１が分断されていない場合に比べて、分断される領域同士の間で除去された分だけマスク層７１の総体積が小さくなるので、エッチング工程においてマスク層７１の帯電量を小さく抑えることができる。また、マスク層７１が境界部（開口部）Ｄ１で複数の領域に分断され互いに電気的に接続されないので、マスク層７１の帯電量は分断された複数の領域毎に分散される。
【００９６】
したがって、本実施形態に係る電気光学装置用基板の製造方法によれば、マスク層７１が分断されていない場合に比べて、エッチング工程における異常放電の発生が抑えられるので、異常放電によるマスク層７１やマザー基板６０の損傷を抑えることができる。この結果、プリズム基板１０の製造工程における歩留り低下を抑え、生産性を向上させることができる。
【００９７】
また、図５（ｂ）に示すように、隣り合うプリズム基板１０同士の間に位置するスクライブラインＳが直線状であるのに対して、境界部（開口部）Ｄ１は平面視で直線状でない部分を有している。より具体的には、境界部（開口部）Ｄ１の平面的な形状は、角部を有し、Ｘ方向に沿った直線状の部分とＹ方向に沿った直線状の部分とが角部で接続された矩形波のような形状となっている。そして、境界部（開口部）Ｄ１は、スクライブラインＳの両側に、一方のプリズム基板１０の領域と他方のプリズム基板１０の領域とに凸状に繰り返し入り込むように形成されている。境界部（開口部）Ｄ１がこのような形状で形成される理由を以下に説明する。
【００９８】
開口部７１ａを形成する工程においてマスク層７１を分断すると、境界部（開口部）Ｄ１内に基板本体１１（マザー基板６０）の表面１１ａが露出する。したがって、エッチング工程においては、開口部７１ａに対応して形成される溝１２（図６（ｃ）参照）と同様に、境界部（開口部）Ｄ１を介して基板本体１１（マザー基板６０）がエッチングされて、平面視で境界部（開口部）Ｄ１に重なる溝１６ａが形成される。
【００９９】
このような溝１６ａがあることで、以降の工程において、例えば、基板本体１１（マザー基板６０）を製造設備に吸着固定する際や治具などが接触する際に基板本体１１（マザー基板６０）に応力がかかると、その応力が溝１６ａの部分に集中し易くなる。ここで、仮に溝１６ａが平面視でスクライブラインＳのように直線状に形成されていると、溝１６ａの部分に応力が集中した際に、基板本体１１（マザー基板６０）にクラックが発生するおそれがある。
【０１００】
これに対して、本実施形態では、図５（ｂ）に示すように、溝１６ａがスクライブラインＳが形成される位置から両側に一方のプリズム基板１０の領域と他方のプリズム基板１０の領域とに凸状に繰り返し入り込むように形成されるので、基板本体１１（マザー基板６０）において溝１６ａの部分にかかる応力を分散させることができる。これにより、製造工程中で基板本体１１（マザー基板６０）にクラックが発生することを抑えることができる。
【０１０１】
境界部（開口部）Ｄ１の幅、すなわち基板本体１１（マザー基板６０）に形成される溝１６ａの幅は、例えば０．５μｍ〜２μｍ程度であり、小さい方が好ましい。境界部（開口部）Ｄ１の形状を矩形波に見立てた場合の振幅に相当する幅Ｌ１は、例えば１００μｍ〜５００μｍ程度であり、大きい方が好ましい。また、境界部（開口部）Ｄ１の形状を矩形波に見立てた場合のピッチに相当する幅Ｌ２は、例えば１００μｍ〜５００μｍ程度であり、小さい方が好ましい。
【０１０２】
溝１６ａの断面形状は、溝１２とほぼ同様の断面形状となる。溝１６ａには、例えば、犠牲層７２の材料または第２封止層１４のシリコン酸化膜が堆積され、プリズム基板１０が完成した後もそのままの状態で保持される。したがって、マザー基板６０からスクライブラインＳに沿って切り出して個片化されたプリズム基板１０の周縁部には、溝１６ａが、例えば、平面視でプリズム基板１０の周縁から内側に周縁と交差するような形状で、シリコンやシリコン酸化膜などで埋められた状態で残される。
【０１０３】
なお、マザー基板６０からプリズム基板１０を切り出して個片化する際には、スクライブラインＳに沿って加えられた応力は、溝１６ａの部分にもかかることとなる。そのため、マザー基板６０が分断される位置がスクライブラインＳからそれてしまった場合でも、スクライブラインＳからプリズム基板１０の周縁部に入り込んだ溝１６ａの部分で分断させることができる。これにより、スクライブラインＳからプリズム基板１０の内部まで到達するようなクラックの発生を抑えることができる。
【０１０４】
対向基板３０は、図４に示すように、プリズム基板１０を基材として第２封止層１４上に遮光層３２（図１参照）を形成し、第２封止層１４と遮光層３２とを覆う層間層３３を形成し、層間層３３上に共通電極３４と配向膜３５とを順次形成することで得られる。対向基板３０を製造するこれらの各工程は、公知の技術を用いることができる。なお、対向基板３０を形成する工程をマザー基板６０の状態で行った後、個々の対向基板３０に個片化してもよい。また、対向基板３０と素子基板２０との双方をマザー基板の状態で貼り合せた後、個々の液晶装置１に個片化してもよい。
【０１０５】
（第２の実施形態）
＜電気光学装置用基板の製造方法＞
次に、第２の実施形態に係る電気光学装置用基板の製造方法について、図９を参照して説明する。図９は、第２の実施形態に係る電気光学装置用基板の製造方法を示す概略平面図である。なお、図９は、図５（ａ）のＢ部の拡大図に相当する。
【０１０６】
第２の実施形態に係る電気光学装置用基板の製造方法は、第１の実施形態に対してマスク層７１を複数の領域に分断する境界部（開口部）の形状が異なっているが、その他の構成はほぼ同じである。なお、第１の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
【０１０７】
第２の実施形態では、マスク層７１を複数の領域に分断する境界部（開口部）Ｄ２が、平面視で曲線状の部分を有している。より具体的には、境界部（開口部）Ｄ２は、第１の実施形態における境界部（開口部）Ｄ１のような角部を有しておらず、スクライブラインＳの両側に、一方のプリズム基板１０の領域と他方のプリズム基板１０の領域とに略半円状に繰り返し入り込む波型のような形状で形成されている。
【０１０８】
したがって、第２の実施形態に係る境界部（開口部）Ｄ２によって基板本体１１（マザー基板６０）に形成される溝１６ｂは、向きが反対の略半円状の部分が交互に接続された波型のような形状を有するので、第１の実施形態よりも効果的に、基板本体１１（マザー基板６０）にかかる応力を分散させることができる。これにより、製造工程中で基板本体１１（マザー基板６０）にクラックが発生することをより効果的に抑えることができる。
【０１０９】
なお、第２の実施形態では、マザー基板６０からスクライブラインＳに沿って切り出して個片化されたプリズム基板１０の周縁部には、溝１６ｂが、例えば、平面視でプリズム基板１０の外形から略半円状に入り込むような形状で、シリコンやシリコン酸化膜などで埋められた状態で残される。
【０１１０】
（第３の実施形態）
＜電子機器＞
次に、第３の実施形態に係る電子機器について図１０を参照して説明する。図１０は、第３の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。
【０１１１】
図１０に示すように、第３の実施形態に係る電子機器としてのプロジェクター（投射型表示装置）１００は、偏光照明装置１１０と、光分離素子としての２つのダイクロイックミラー１０４，１０５と、３つの反射ミラー１０６，１０７，１０８と、５つのリレーレンズ１１１，１１２，１１３，１１４，１１５と、３つの液晶ライトバルブ１２１，１２２，１２３と、光合成素子としてのクロスダイクロイックプリズム１１６と、投射レンズ１１７とを備えている。
【０１１２】
偏光照明装置１１０は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とを備えている。ランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とは、システム光軸Ｌに沿って配置されている。
【０１１３】
ダイクロイックミラー１０４は、偏光照明装置１１０から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１０５は、ダイクロイックミラー１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１１４】
ダイクロイックミラー１０４で反射した赤色光（Ｒ）は、反射ミラー１０６で反射した後にリレーレンズ１１５を経由して液晶ライトバルブ１２１に入射する。ダイクロイックミラー１０５で反射した緑色光（Ｇ）は、リレーレンズ１１４を経由して液晶ライトバルブ１２２に入射する。ダイクロイックミラー１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１１１，１１２，１１３と２つの反射ミラー１０７，１０８とで構成される導光系を経由して液晶ライトバルブ１２３に入射する。
【０１１５】
光変調素子としての透過型の液晶ライトバルブ１２１，１２２，１２３は、クロスダイクロイックプリズム１１６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１，１２２，１２３に入射した色光は、映像情報（映像信号）に基づいて変調され、クロスダイクロイックプリズム１１６に向けて射出される。
【０１１６】
クロスダイクロイックプリズム１１６は、４つの直角プリズムが貼り合わされて構成されており、その内面には赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１１７によってスクリーン１３０上に投射され、画像が拡大されて表示される。
【０１１７】
液晶ライトバルブ１２１は、上述した各実施形態のプリズム基板１０を有する液晶装置１が適用されたものである。液晶ライトバルブ１２１は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２，１２３も同様である。
【０１１８】
第３の実施形態に係るプロジェクター１００の構成によれば、複数の画素Ｐが高精細に配置されていても、入射光の利用効率が向上するプリズム基板１０を有する液晶装置１を備えているので、品質が高く明るいプロジェクター１００を提供することができる。
【０１１９】
上述した実施形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。変形例としては、例えば、以下のようなものが考えられる。
【０１２０】
（変形例１）
上記実施形態に係る電気光学装置用基板の製造方法では、マスク層７１を個々のプリズム基板１０に対応する領域毎に分断する構成であったが、本発明はこのような形態に限定されない。マスク層７１を、マザー基板６０から切り出される複数のプリズム基板１０のうちのいくつかに対応する領域毎に分断する構成としてもよい。例えば、縮小投影型露光装置を用いて、マザー基板６０上のいくつかのプリズム基板１０毎に露光を行う場合に、露光を行う単位となる領域毎にマスク層７１を分断するようにしてもよい。
【０１２１】
例えば、第１の実施形態のように個々のプリズム基板１０毎に分断すると、分断された各領域のそれぞれにおいて、製造設備や治具などが境界部（開口部）Ｄ１と重なる位置に接触する場合を想定する。このような場合、個々のプリズム基板１０毎に分断された各領域のそれぞれにおいて、境界部（開口部）Ｄ１により形成された溝１６ａと重なる位置に製造設備や治具などが接触してその部分に応力がかかることとなる。そこで、マスク層７１をいくつかのプリズム基板１０に対応する領域毎に分断することで、個々のプリズム基板１０毎のすべての領域において境界部（開口部）Ｄ１と重なる位置に応力がかかることが避けられるので、応力により基板本体１１（マザー基板６０）にクラックが発生することを抑えることができる。
【０１２２】
（変形例２）
上記実施形態に係る電気光学装置用基板の製造方法では、プリズム１５の溝１２を形成するためのマスク層７１を分断する構成であったが、本発明はこのような形態に限定されない。マスク層７１以外であっても、金属材料からなるマスク層を形成してエッチングを行う場合に、そのマスク層を分断する構成としてもよい。また、プリズム基板１０以外の電気光学装置用基板の製造工程においても、絶縁材料からなる基板上に金属材料からなるマスク層を形成してエッチングを行う構成であれば、そのマスク層を分断することとしてもよい。
【０１２３】
（変形例３）
上記実施形態では、液晶装置１が対向基板３０にプリズム基板１０を備えた構成であったが、本発明はこのような形態に限定されない。液晶装置１が素子基板２０にプリズム基板１０を備えた構成であっても、上記実施形態に係る電気光学装置用基板の製造方法を適用することができる。
【０１２４】
（変形例４）
上記実施形態に係る液晶装置１は、画素電極２８および共通電極３４が光透過性を有する導電膜で形成された透過型の液晶装置であったが、本発明はこのような形態に限定されない。液晶装置１の画素電極２８または共通電極３４をアルミニウムなどの光反射性を有する導電膜で形成して、反射型の液晶装置としてもよい。画素電極２８を光反射性導電膜で形成すれば、対向基板３０側から入射した光が、素子基板２０側（画素電極２８）で反射して対向基板３０側から射出される間に光変調される。共通電極３４を光反射性導電膜で形成すれば、素子基板２０側から入射した光が、対向基板３０側（共通電極３４）で反射して素子基板２０側から射出される間に光変調される。
【０１２５】
（変形例５）
上記の実施形態の電子機器（プロジェクター１００）では、液晶装置１が適用された３枚の液晶ライトバルブ１２１，１２２，１２３を備えていたが、本発明はこのような形態に限定されない。電子機器は、２枚以下の液晶ライトバルブ（液晶装置１）を備えた構成であってもよいし、４枚以上の液晶ライトバルブ（液晶装置１）を備えた構成であってもよい。
【０１２６】
（変形例６）
上記実施形態に係る液晶装置１を適用可能な電子機器は、プロジェクター１００に限定されない。液晶装置１は、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。
【０１２７】
（変形例７）
上記実施形態では、電気光学装置用基板（プリズム基板１０）を備えた電気光学装置として、液晶装置を例に説明したが、本発明はこのような形態に限定されない。例えば、電気泳動型表示装置において、表示光量の増大を図ることを目的に電気光学装置用基板（プリズム基板１０）を備える構成としてもよい。また、有機エレクトロルミネッセンス装置のように自発光素子有する電気光学装置において、混色等を防止することなどを目的に電気光学装置用基板（プリズム基板１０）を備える構成としてもよい。
【符号の説明】
【０１２８】
１…液晶装置（電気光学装置）、１０…プリズム基板（電気光学装置用基板）、１１…基板本体（基板）、１１ａ…表面、１２，１６ａ，１６ｂ…溝、１５…プリズム（反射部）、２０…素子基板（第１基板）、２４…ＴＦＴ（スイッチング素子）、２８…画素電極、３０…対向基板（第２基板）、４０…液晶層（電気光学物質層）、６０…マザー基板、７１…マスク層、１００…プロジェクター（電子機器）。
【図１】
2014137525.tif 000003
【図２】
2014137525.tif 000004
【図３】
2014137525.tif 000005
【図４】
2014137525.tif 000006
【図５】
2014137525.tif 000007
【図６】
2014137525.tif 000008
【図７】
2014137525.tif 000009
【図８】
2014137525.tif 000010
【図９】
2014137525.tif 000011
【図１０】
2014137525.tif 000012