(57)【要約】【課題】片切スイッチオフによる入力交流電圧の遮断を検出可能な遮断検出回路を備えた電源装置を提供する。【解決手段】スイッチング制御部２００のグランドＧＮＤ１とトランス部３１０の２次側回路のグランドＧＮＤ２とを接続する橋絡コンデンサを備え、遮断検出回路１００は、入力電圧の有無に応じた検出信号１０６を出力するＡＣ遮断検出部１０２と、検出信号レベルに応じた制御信号１０８を出力するスイッチング停止部１０４とを備え、一方の電圧入力ラインはスイッチＳＷを介してＡＣ遮断検出部に接続され、スイッチング停止部は、検出信号がスイッチのオフ時の出力レベルであれば、スッチング制御を停止させるレベルに制御信号を設定し、ＡＣ遮断検出部は、スイッチのオフ時には、印加される交流電圧による、橋絡コンデンサを含む電流経路を形成しない。これにより、スイッチがオフされた場合、誤動作することなく入力交流電圧の遮断を検出可能になる。【選択図】図６
2014045601.tif 000002
【特許請求の範囲】
【請求項１】
入力される交流電圧から、スイッチング制御によりパルス電圧を生成する制御部と、
前記パルス電圧が１次側回路に供給され、２次側回路から電圧を出力するトランス部と、
前記交流電圧の入力が遮断されたことを検出する遮断検出回路と、
前記制御部のグランドと前記トランス部の前記２次側回路のグランドとを接続する橋絡コンデンサとを備える電源装置であって、
前記遮断検出回路は、
前記交流電圧が供給される２本の入力ラインが接続され、前記交流電圧の入力の有無に応じた検出信号を出力する検出部と、
入力される前記検出信号のレベルに応じた制御信号を前記制御部に供給する停止部とを備え、
２本の前入力ラインのうち一方のラインは、電源スイッチを介して前記検出部に入力され、
前記検出部は、前記電源スイッチがオンされている状態で、前記検出信号を第１レベルに設定し、前記電源スイッチがオフされたことに応じて、前記検出信号を、前記第１レベルとは異なる第２レベルに設定し、
前記停止部は、前記検出信号が前記第２レベルに設定されたことに応じて、前記制御信号を、前記制御部のスイッチング制御を停止させるレベルに設定し、
前記検出部は、前記電源スイッチがオフした状態では、２本の前記入力ラインのうち他方のラインにより印加される交流電圧により電流が流れる、前記橋絡コンデンサを含む電流経路を形成しないことを特徴とする電源装置。
【請求項２】
前記検出部は、ダイオードブリッジ及び第１スイッチ素子を備え、
前記ダイオードブリッジは、第１〜第４ダイオード及び第１〜第４接続ノードを備え、
前記第１ノードは、前記第１ダイオード及び前記第２ダイオードのカソードが相互に接続されて形成されたノードであり、
前記第２ノードは、前記第２ダイオードのアノードが前記第３ダイオードのカソードに接続されて形成されたノードであり、
前記第３ノードは、前記第３ダイオード及び前記第４ダイオードのアノードが相互に接続されて形成されたノードであり、
前記第４ノードは、前記第１ダイオードのアノードが前記第４ダイオードのカソードに接続されて形成されたノードであり、
前記第１ノードは、前記第１スイッチ素子のオン／オフを制御する制御端子に接続され、
前記第２ノードは、２本の前記入力ラインのうちの前記他方のラインに接続され、
前記第３ノードは、前記第１スイッチ素子のオン／オフにより接続又は開放される２端子のうちの一方の端子に接続され、
前記第４ノードは、前記電源スイッチを介して、２本の前記入力ラインのうちの前記一方のラインに接続され、
前記第１スイッチ素子は、前記電源スイッチがオンされたことを受けて、前記検出信号を前記第１レベルに設定し、前記電源スイッチがオフされたことを受けて、前記検出信号を前記第２レベルに設定し、
前記第１スイッチ素子は、前記停止部のグランドに直接接続されていないことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記停止部は、第２スイッチ素子を備え、
前記第２スイッチ素子は、前記検出信号のレベルに応じてオン／オフ制御され、前記検出信号が前記第２レベルに設定されたことに応じて、前記制御信号を、前記制御部のスイッチング制御を停止させるレベルに設定することを特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記第１スイッチ素子は、トランジスタであり、
前記第２スイッチ素子は、ＦＥＴであることを特徴とする請求項３に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から入力される交流電圧を直流電圧に変換して出力する電源装置に関し、特に、入力される交流電圧が遮断されたことを検出し、速やかに直流電圧の出力を停止することができる入力電圧の遮断検出回路を備えた電源装置に関する。
【背景技術】
【０００２】
電子機器である画像処理装置の１種として、多くの事業所（会社、事務所等）に、記録紙に画像を形成する画像形成装置（代表的にはコピー機）が導入されている。画像形成装置の１種である複合機（ＭＦＰ（ＭｕｌｔｉＦｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ））は、コピー機能、ファクシミリ（以下、ファクシミリをＦＡＸともいう）機能、ネットワーク対応のプリント機能、及びスキャナ機能等、複数の機能を備える。
【０００３】
画像形成装置は、動作時に多くの電力を消費する。例えば、記録紙上に画像を形成する場合、記録紙上に転写されたトナーを定着させるために、定着部（具体的にはヒートローラ）によって加圧及び加熱する。画像形成装置を、直ちに画像形成が可能な状態にしておくためには、画像形成が行なわれていない状態においても、定着部のヒータに常に通電し、定着部を所定の高温に維持しておくことが必要になる。しかし、常時このような制御を行なうと、画像形成装置の消費電力は大きくなる。
【０００４】
近年では、省エネルギーの観点から、通常の動作モードの他に省電力モードに移行する機能を有する画像形成装置が知られている。画像形成装置の電源装置では、複数のコンバータ（交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータ、及び、直流電圧レベルを変換するＤＣ／ＤＣコンバータ）を備え、画像形成装置の各構成部分に所定の電圧を供給している。画像形成装置が所定期間使用されなければ、省電力モードに移行して、不要なコンバータをオフすることによって、省電力化を図っている。
【０００５】
また、欧州ＥｕＰ規制やエナジースター認証等、画像処理装置に限らず電子機器全般の待機電力削減に対する要求も高まっている。機器が待機時に消費する電力の削減はもとより、電源自体の電力消費についても削減しなければ、要求される規制値をクリアすることができない。規制値をクリアすべく、スイッチング電源が使用されている電子機器の待機電力削減を進めると、以下のような問題が生じる。
【０００６】
通常、電子機器には、ＡＣコードを介して、コンセントから商用電力（交流電圧）が供給される。機器への電力供給が遮断される原因のひとつに、機器のＡＣコードがコンセントから抜かれることが挙げられる。一般に、機器においては、その機器が待機状態であるか、通常状態であるかをユーザに知らせるために、待機状態においてもＬＥＤ点灯等、インジケータにより最低限度の表示が行なわれている。ＡＣコードがコンセントから抜かれてＡＣ電圧の入力が遮断されても、通常、スイッチング電源からのＤＣ電圧の供給は直ちには停止しない。つまり、スイッチング電源内部の平滑用電解コンデンサには、ＡＣコードがコンセントから抜かれた直後には電荷が蓄積されているので、蓄積された電荷がある程度放電されるまで、スイッチング電源からのＤＣ出力が継続する。この継続時間は、待機電力削減を進めるほど（即ち、電気的負荷が小さくなるほど）長くなり、場合によっては数分間にも及ぶことがある。このため、インジケータの表示を見たユーザは、大きな違和感を持つ、場合によっては故障と誤解してしまう可能性がある。
【０００７】
下記特許文献１は、この問題を改善するための技術を開示している。図１は、特許文献１に開示されているＡＣ遮断検出回路を、公知のスイッチング方式の電源回路に適用した例を示す。図１の電源回路は、ＡＣ入力が遮断されたことを検出する入力電圧の遮断検出回路９００を有し、入力される交流電圧が遮断されると、速やかに外部負荷への電力供給を停止させることが可能である。
【０００８】
具体的には、図１において、入力端子ＩＮ１及びＩＮ２に外部から商用の交流電圧が供給されると、トランスＴ１の１次側巻線Ｌ１には、ダイオードブリッジＤＢ１及びコンデンサＣ１を介して全波整流及び平滑された電圧が供給される。同時に、スイッチング制御ＩＣ９０２の電源端子ＶＣＣにも、同じ電圧が供給され、スイッチング制御ＩＣ９０２は、出力端子ＯＵＴからＦＥＴ素子Ｑ１を駆動するためのパルス電圧を出力する。これによって、ＦＥＴ素子Ｑ１がスイッチング駆動され、１次側巻線Ｌ１にパルス状の電流が発生し、その周波数に応じた交流電圧が２次側巻線Ｌ２の両端に発生する。２次側巻線Ｌ２に発生した交流電圧は、ダイオードＤ５及びコンデンサＣ４により平滑されて、直流電圧として出力端子ＯＵＴ１及びＯＵＴ２から出力される。
【０００９】
スイッチング制御ＩＣとしては、例えば、富士電機株式会社製のＦＡ５５２６、ＦＡ５５２７、ＦＡ５５２８、ＦＡ５５３６、ＦＡ５５３７、ＦＡ５５３８等、種々のものが公知である。スイッチング制御ＩＣ９０２は、出力端子ＯＵＴの出力電圧をスイッチングするために、内部に電流コンパレータを備えている。電流コンパレータは、ＦＥＴ素子Ｑ１の電流を監視し、所定のスレッシュホールド電圧に達すると、出力端子ＯＵＴをローレベルにリセットする。内部の電流コンパレータのスレッシュホールド電圧は、フィードバック端子である第１制御端子ＦＢ、及びソフトスタート端子である第２制御端子ＣＳから供給される電圧等によって制御される。ソフトスタートとは、電流コンパレータのスレッシュホールド電圧を徐々に高くして、電源の出力電流を徐々に大きくする電源の起動方法である。
【００１０】
遮断検出回路９００は、トランジスタＴｒ１、ＦＥＴ素子Ｑ２、抵抗Ｒ９〜Ｒ１３、及びコンデンサＣ６〜Ｃ７により構成されている。トランジスタ（Ｎ型トランジスタ）Ｔｒ１のエミッタと、ＦＥＴ（Ｎチャネル）素子Ｑ２のソースとは、仮想グランドＧＮＤ１に接続されている。仮想グランドとは、スイッチング制御ＩＣ等を含むデジタル制御回路のグランドを意味する。トランジスタＴｒ１のコレクタは、ＦＥＴ素子Ｑ２のゲートに接続されており、ＦＥＴ素子Ｑ２のドレインは第１制御端子ＦＢに接続されている。なお、ＦＥＴ素子Ｑ２のドレインは、スイッチング制御ＩＣ９０２の内部で、抵抗を介して所定電圧に接続されている。具体的には、スイッチング制御ＩＣ９０２の、第１制御端子ＦＢに関係する内部構成は、図２に示すようになっている。スイッチング制御ＩＣ９０２の内部には、所定電圧（５Ｖ）とグランド（仮想グランド）との間に、複数のダイオード及び抵抗が直列接続されており、複数の接続ノードのうち、異なるノードに第１制御端子ＦＢ及び電流コンパレータ９０６の入力端子が接続されている。電流コンパレータ９０６は、複数の入力端子を有し、図示していないが、第２制御端子ＣＳにより設定される電圧も電流コンパレータ９０６の入力端子の１つに供給される。また、電流コンパレータ９０６の出力端と、出力端子ＯＵＴとを破線で接続しているのは、この間には、ラッチ回路等の幾つかの構成要素が接続されているからである。
【００１１】
上記の回路構成により、第１制御端子ＦＢの電圧は、トランジスタＴｒ１のオン／オフによって制御される。遮断検出回路９００は、外部から交流電圧が供給されているか否か、即ち、第１ダイオードＤ１及び第２ダイオードＤ２を介してトランジスタＴｒ１のベースに電圧が供給されるか否かに応じて、トランジスタＴｒ１及びＦＥＴ素子Ｑ２がオン／オフ制御され、第１制御端子ＦＢの電圧を制御する。具体的には、外部から交流電圧が供給されていると、トランジスタＴｒ１はオンであり、ＦＥＴ素子Ｑ２はオフ（ゲートがローレベル）であり、第１制御端子ＦＢはハイレベル（５Ｖ）である。外部からの交流電圧の供給が遮断された直後には、トランジスタＴｒ１がオフし、ＦＥＴ素子Ｑ２がオン（ゲートがハイレベル）となり、第１制御端子ＦＢは仮想グランドＧＮＤ１に接地されてローレベルになる。このように、外部から交流電圧が遮断されると、第１制御端子ＦＢの電圧が所定の電圧（ローレベル）に設定されることにより、スイッチング制御ＩＣ９０２のスイッチング動作を速やかに停止させることができる。
【００１２】
なお、フォトカプラＰＣ１、シャントレギュレータＳ、抵抗Ｒ４〜Ｒ８、及びコンデンサＣ５から構成される回路は、２次側の出力電圧を監視し、２次側の出力電圧を所定の一定電圧に制御するための回路である。トランスＴ１は、補助巻線として巻線Ｌ３を備えている。
【００１３】
下記特許文献２にも、ＡＣ入力が遮断されたことを検出する回路が開示されている。特許文献２には、ハイパスフィルタとフォトカプラを用いた図３に示すような回路が開示されている。図３の遮断検出回路９１０は、図１の遮断検出回路９００と異なり、フォトカプラＰＣ２を備えている。
【００１４】
また、下記特許文献３には、交流電力の入力が遮断されたときに、出力側の負荷状態に影響されずに複数の出力電圧をそれぞれ所定の順序で降下させるシーケンスを確実に実行することができる多出力スイッチング電源装置に使用される図４に示すような回路が開示されている。図４の遮断検出回路９２０は、ＦＥＴ素子Ｑ３、トランジスタＴｒ２〜Ｔｒ４、ダイオードＤ７〜Ｄ８、抵抗Ｒ３０〜Ｒ３５、及びコンデンサＣ２０から構成されている。これにより、スイッチング電源のスイッチングトランスＴ１の相互インダクタンスによって誘導される２次側の誘導起電力が、１次側の平滑コンデンサＣ１に保持されている電圧に比例することを利用して、ＡＣ入力の遮断を検出する。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０１１−１８２５１４号公報
【特許文献２】特開２００７−２８８９９５号公報
【特許文献３】特開２０００−１０２２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ＡＣ入力の遮断の検出に関しては、ＡＣコードを、商用電力が供給されるコンセントから抜く場合のように、ＡＣラインの２本（ＬＩＶＥ及びＮＥＵＴＲＡＬ）のラインが同時に遮断（開放）されたことを検出することはもとより、ユーザの機器使用状態によっては、ＡＣラインの２本の内、片側を切断した場合にも、同様にＡＣ入力が遮断されたことを検出できることが望ましい。しかしながら、特許文献１に開示された技術を適用したスイッチング電源については、ＡＣラインの接地極性と、機器のアース接地の接続状況によっては、ＡＣ入力の遮断を検出できない場合がある。
【００１７】
図５は、図１の回路に交流電源ＡＣ及びスイッチＳＷを追加した回路を示す。交流電源ＡＣのＬＩＶＥラインは入力端子ＩＮ１に接続され、ＮＥＵＴＲＡＬラインはスイッチＳＷを介して入力端子ＩＮ２に接続されている。図５の回路は、交流電源ＡＣのＮＥＵＴＲＡＬラインが２次側グランドＧＮＤ２に接地されており、ＮＥＵＴＲＡＬ側のみを切る（開放する）片切りスイッチにてＡＣ入力をオン／オフする回路になっている。図５の回路では、片切りスイッチＳＷをオフにしても、ＬＩＶＥラインから流れた電流は、仮想グランドＧＮＤ１と橋絡コンデンサＣ３とを通過して、ＡＣ電源のＮＥＵＴＲＡＬラインに戻る経路を流れる。即ち、ＡＣ電源のＬＩＶＥラインからの電流は、点線Ｉ１で示すように、第１ダイオードＤ１、抵抗Ｒ９、トランジスタＴｒ１、及び仮想グランドＧＮＤ１を流れる。その後、点線Ｉ２で示すように、仮想グランドＧＮＤ１から橋絡コンデンサＣ３を介して、２次側グランドＧＮＤ２に流れる。さらに、点線Ｉ３で示すように、２次側グランドＧＮＤ２からＡＣ電源のＮＥＵＴＲＡＬラインに戻る。このように、図５の回路には、仮想グランドＧＮＤ１及び２次側グランドＧＮＤ２を介して、ＡＣ電源のＬＩＶＥラインからの電流が流れる閉回路が形成される。したがって、この閉回路を流れる電流によって、遮断検出回路９００が誤動作し、スイッチＳＷのオフによる入力電圧の遮断を正しく検出できない問題がある。供給される電圧が交流であるので、交流電源ＡＣのＬＩＶＥラインが２次側グランドＧＮＤ２に接地され、ＬＩＶＥラインにスイッチＳＷが配置された場合にも、同様の問題が起こり得る。
【００１８】
特許文献２に開示されている図３の遮断検出回路９１０では、フォトカプラＰＣ２を使用しているので、図５と同様に、入力端子ＩＮ１及びＩＮ２に、スイッチＳＷ及び交流電源ＡＣのＬＩＶＥライン及びＮＥＵＴＲＡＬラインが接続された場合、スイッチＳＷがオフされたとしても、図５のように、遮断検出回路９１０に入力した電流が流れる、仮想グランドＧＮＤ１を含む閉回路は形成されない。即ち、交流電源ＡＣのＬＩＶＥラインが接続された入力端子ＩＮ１からコンデンサＣ１０方向に電流が流れる閉回路は形成されない。これは、フォトカプラＰＣ２により、２つのグランドＧＮＤ１及びＧＮＤ２が分離されているからである。したがって、図３の遮断検出回路９１０は、片切りスイッチＳＷによる交流電圧入力の遮断も検出可能である。
【００１９】
しかし、フォトカプラＰＣ２を常時動作させておくためには、入力電流が１０ｍＡ程度以上必要になる。仮に、ＡＣ入力が２００Ｖであるとすると、２．０Ｗの消費電力になるため、特許文献２に開示された技術では省エネ規制への対応が困難になる問題がある。
【００２０】
また、特許文献３に開示されている図４の回路において、図５と同様に、入力端子ＩＮ１及びＩＮ２に、スイッチＳＷ及び交流電源ＡＣのＬＩＶＥライン及びＮＥＵＴＲＡＬラインが接続された場合、スイッチＳＷがオフされたとしても、上記のように入力した電流が流れる、仮想グランドＧＮＤ１を含む閉回路は形成されない。しかし、１次側の平滑コンデンサＣ１に保持されている電荷による電圧が、交流電圧入力の遮断検出の閾値まで低下しなければ、出力停止回路が作動しないため、交流入力電圧の遮断を直ちに検出することはできない問題がある。即ち、実際の交流電圧入力の遮断から、検出可能になるまで、一定時間を要する問題がある。
【００２１】
したがって、本発明は、片切スイッチのオフによる遮断を含めて、入力される交流電圧の遮断を速やかに検出することができ、消費電力が小さい入力電圧の遮断検出回路を備えた電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明の第１の局面に係る電源装置は、入力される交流電圧から、スイッチング制御によりパルス電圧を生成する制御部と、パルス電圧が１次側回路に供給され、２次側回路から電圧を出力するトランス部と、交流電圧の入力が遮断されたことを検出する遮断検出回路と、制御部のグランドとトランス部の２次側回路のグランドとを接続する橋絡コンデンサとを備える。この遮断検出回路は、交流電圧が供給される２本の入力ラインが接続され、交流電圧の入力の有無に応じた検出信号を出力する検出部と、入力される検出信号のレベルに応じた制御信号を制御部に供給する停止部とを備え、２本の力ラインのうち一方のラインは、電源スイッチを介して検出部に入力され、検出部は、電源スイッチがオンされている状態で、検出信号を第１レベルに設定し、電源スイッチがオフされたことに応じて、検出信号を、第１レベルとは異なる第２レベルに設定し、停止部は、検出信号が第２レベルに設定されたことに応じて、制御信号を、制御部のスイッチング制御を停止させるレベルに設定し、検出部は、電源スイッチがオフした状態では、２本の入力ラインのうち他方のラインにより印加される交流電圧により電流が流れる、橋絡コンデンサを含む電流経路を形成しない。
【００２３】
好ましくは、検出部は、ダイオードブリッジ及び第１スイッチ素子を備え、ダイオードブリッジは、第１〜第４ダイオード及び第１〜第４接続ノードを備え、第１ノードは、第１ダイオード及び第２ダイオードのカソードが相互に接続されて形成されたノードであり、第２ノードは、第２ダイオードのアノードが第３ダイオードのカソードに接続されて形成されたノードであり、第３ノードは、第３ダイオード及び第４ダイオードのアノードが相互に接続されて形成されたノードであり、第４ノードは、第１ダイオードのアノードが第４ダイオードのカソードに接続されて形成されたノードであり、第１ノードは、第１スイッチ素子のオン／オフを制御する制御端子に接続され、第２ノードは、２本の入力ラインのうちの他方のラインに接続され、第３ノードは、第１スイッチ素子のオン／オフにより接続又は開放される２端子のうちの一方の端子に接続され、第４ノードは、電源スイッチを介して、２本の入力ラインのうちの一方のラインに接続され、第１スイッチ素子は、電源スイッチがオンされたことを受けて、検出信号を第１レベルに設定し、電源スイッチがオフされたことを受けて、検出信号を第２レベルに設定し、第１スイッチ素子は、停止部のグランドに直接接続されていない。
【００２４】
より好ましくは、停止部は、第２スイッチ素子を備え、第２スイッチ素子は、検出信号のレベルに応じてオン／オフ制御され、検出信号が第２レベルに設定されたことに応じて、制御信号を、制御部のスイッチング制御を停止させるレベルに設定する。
【００２５】
より好ましくは、第１スイッチ素子はトランジスタであり、第２スイッチ素子はＦＥＴである。
【発明の効果】
【００２６】
本発明によれば、片切スイッチのオフによる遮断を含めて、入力される交流電圧の遮断を速やかに検出し、電源装置の出力電圧を速やかに停止することができる。
【００２７】
また、一般に回路を絶縁するために使用されるフォトカプラの代わりに、トランジスタ又はＦＥＴを使用して遮断検出回路を構成することにより、動作に必要な入力電流を小さくできるので、消費電力を低減することができる。
【図面の簡単な説明】
【００２８】
【図１】従来の遮断検出回路を備えた電源装置を示す回路図である。
【図２】スイッチング制御ＩＣの内部構成の一部を示す図である。
【図３】図１とは別の従来の遮断検出回路を備えた電源装置を示す回路図である。
【図４】図１及び図３とは別の従来の遮断検出回路を備えた電源装置を示す回路図である。
【図５】図１の回路にスイッチ及び外部電源を追加した回路図である。
【図６】本発明の実施の形態に係る遮断検出回路を備えた電源装置を示すブロック図である。
【図７】本発明の実施の形態に係る遮断検出回路を備えた電源装置を示す回路図である。
【図８】ダイオードブリッジの構成を示す回路図である。
【図９】図７の一部を抜き出した回路図である。
【図１０】本発明の実施の形態に係る、図７とは別の遮断検出回路を備えた電源を示す回路図である。
【図１１】本発明の実施の形態に係る、図７及び図１０とは別の遮断検出回路を備えた電源装置を示す回路図である。
【発明を実施するための形態】
【００２９】
以下の実施の形態では、同一の部品には同一の参照番号を付してある。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰返さない。
【００３０】
図６を参照して、本発明の実施の形態に係る交流電圧入力の遮断検出回路１００は、ＡＣ遮断検出部１０２及びスイッチング停止部１０４を備えている。電源装置は、遮断検出回路１００に加えて、スイッチング制御部２００、電圧検出部２１０、１次側整流部３００、トランス部３１０、２次側整流部３２０、及びスイッチＳＷを備えている。この電源には、商用の交流電源ＡＣが接続されている。
【００３１】
１次側整流部３００は、スイッチＳＷがオンされると外部から入力される交流電圧を、整流及び平滑してトランス部３１０に供給する。トランス部３１０は、巻線トランスによる電圧変換機能（エネルギー変換機能）を有し、スイッチング制御部２００による制御を受けて、入力される１次側電圧からパルス電圧を生成し、それを所定レベルの２次側電圧（パルス電圧）に変換する。２次側整流部３２０は、トランス部３１０から出力されるパルス電圧を整流及び平滑して直流電圧を生成し、出力端子ＯＵＴ１及びＯＵＴ２から負荷に供給する。
【００３２】
ＡＣ遮断検出部１０２は、出力する検出信号１０６のレベルを、外部からの交流電圧の入力が遮断されたか否かに応じた所定レベルに設定する。スイッチング停止部１０４は、ＡＣ遮断検出部１０２から検出信号１０６が入力され、検出信号１０６のレベルに応じて、スイッチング制御部２００を制御するための制御信号１０８のレベルを所定レベルに設定する。電圧検出部２１０は、２次側整流部の出力電圧を監視し、所定レベルの電圧検出信号２０２をスイッチング制御部２００に入力する。スイッチング制御部２００は、入力される制御信号１０８及び電圧検出信号２０２によって、トランス部３１０のトランスの１次側巻線に流す電流のスイッチング制御を停止することができる。
【００３３】
なお、図６において、遮断検出回路１００及びスイッチング制御部２００のグランド（仮想グランドＧＮＤ１）と、装置のグランド（２次側グランドＧＮＤ２）とは必ずしも同レベルではなく、従来と同様に橋絡コンデンサＣ３（図６には図示せず）を介して分離されている。
【００３４】
図７に、本発明の実施の形態に係る交流電圧入力の遮断検出回路１００の具体的な回路図を示す。図７を参照して、遮断検出回路１００は、ダイオードブリッジＤＢ２、トランジスタ（Ｎ型トランジスタ）Ｔｒ１、ＦＥＴ（Ｎチャネル）素子Ｑ２、抵抗Ｒ９〜Ｒ１３、コンデンサＣ６〜Ｃ７から構成されている。
【００３５】
ダイオードブリッジＤＢ２は、図８に示すように、第１〜第４要素ダイオード１１２〜１１８から構成されている。ダイオードブリッジＤＢ２において、第３要素ダイオード１１６のカソードと第２要素ダイオード１１４のアノードとの接続ノード１２４は、交流電源ＡＣのＬＩＶＥラインに接続されており、第４要素ダイオード１１８のカソードと第１要素ダイオード１１２のアノードとの接続ノード１２８は、スイッチＳＷの一端に接続されている。スイッチＳＷがオンされると、接続ノード１２８は交流電源ＡＣのＮＥＵＴＲＡＬラインに接続される。また、ダイオードブリッジＤＢ２において、第１要素ダイオード１１２のカソードと第２要素ダイオード１１４のカソードとの接続ノード１２２は、抵抗Ｒ９を介してトランジスタＴｒ１のベースに接続され、第３要素ダイオード１１６のアノードと第４要素ダイオード１１８のアノードとの接続ノード１２６は、トランジスタＴｒ１のエミッタに接続されている。
【００３６】
抵抗Ｒ１０及びコンデンサＣ６は、それぞれの両端がトランジスタＴｒ１のベース及びエミッタに接続されている。トランジスタＴｒ１コレクタは、抵抗Ｒ１及びＲ１１を介して、第１ダイオードＤ１及び第２ダイオードＤ２の共通接続されたカソードに接続されている。これによって、トランジスタＴｒ１のコレクタには、全波整流及び平滑された電圧が印加される。
【００３７】
ＦＥＴ素子Ｑ２は、ゲートが、抵抗Ｒ１２を介してトランジスタＴｒ１のコレクタに接続され、ソースが仮想グランドＧＮＤ１に接続（接地）され、ドレインが、スイッチング制御ＩＣ９０２の第１制御端子ＦＢに接続されている。抵抗Ｒ１３及びコンデンサＣ７は、それぞれの両端がＦＥＴ素子Ｑ２のゲート及び仮想グランドＧＮＤ１に接続されている。
【００３８】
スイッチング制御ＩＣ９０２は、図１に示したものと同じＩＣであり、その内部構成は、図２に示したようになっている。即ち、ＦＥＴ素子Ｑ２のドレインは、図１と同様に、スイッチング制御ＩＣ９０２の内部で、抵抗を介して所定電圧に接続されている。また、遮断検出回路１００以外の回路構成は図１と同じである。したがって、ここでは必要な説明のみ行ない、それ以外の説明を繰返さない。
【００３９】
上記の回路構成により、第１制御端子ＦＢの電圧は、トランジスタＴｒ１のオン／オフによって制御される。遮断検出回路１００は、外部から交流電圧が供給されているか否か、即ち、ダイオードブリッジＤＢ２の第１要素ダイオード１１２及び第２要素ダイオード１１４を介してトランジスタＴｒ１のベースに電圧が供給されるか否かに応じて、トランジスタＴｒ１及びＦＥＴ素子Ｑ２がオン／オフ制御され、第１制御端子ＦＢの電圧を制御する。具体的には、外部から交流電圧が供給されていると、トランジスタＴｒ１はオンであり、ＦＥＴ素子Ｑ２はオフ（ゲートがローレベル）であり、第１制御端子ＦＢはハイレベル（５Ｖ）である。外部からの交流電圧の供給が停止された直後には、トランジスタＴｒ１がオフし、ＦＥＴ素子Ｑ２がオン（ゲートがハイレベル）となり、第１制御端子ＦＢは仮想グランドＧＮＤ１に接地されてローレベルになる。このように、入力される交流電圧が遮断されると、第１制御端子ＦＢの電圧が所定の電圧（ローレベル）に設定されることにより、スイッチング制御ＩＣ９０２のスイッチング動作を速やかに停止させることができる。
【００４０】
遮断検出回路１００を、図１に示した遮断検出回路９００と比較すると、遮断検出回路１００は、ダイオードブリッジＤＢ２を備え、図１のノード９０４が、２つのノード１４０及び１４２に分離されている。これにより、図７に示した電源装置は、図５に示した電源装置のように、ＡＣ電源のＬＩＶＥラインからの電流が流れる閉回路を形成して、スイッチＳＷのオフによる入力電圧の遮断を正しく検出できないという問題を生じない。具体的には、図７において、スイッチＳＷがオフされた状態で、ＡＣ電源のＬＩＶＥラインからの電流の経路は、点線Ｉ１及びＩ２で示すような経路が想定される。即ち、ダイオードブリッジＤＢ２の第２要素ダイオード１１４、抵抗Ｒ９、トランジスタＴｒ１、及びダイオードブリッジＤＢ２の第４要素ダイオード１１８の順で、ノード１３０まで流れ、その後、ノード１３０からダイオードブリッジＤＢ１の要素ダイオード１４４を流れる経路が想定される。しかし、この経路は閉回路を構成しないので、実際には電流が流れることはない。
【００４１】
また、遮断検出回路１００は、図１に示した遮断検出回路９００とは異なり、ノード１４０（トランジスタＴｒ１のエミッタ）及びノード１４２（ＦＥＴ素子Ｑ２のソース）が分離されているので、点線Ｉ３で示したような経路に電流が流れることもない。したがって、遮断検出回路１００は、誤動作することなく、スイッチＳＷのオフによる交流電圧入力の遮断を正しく検出することができる。また、スイッチＳＷがオフされると、第１制御端子ＦＢの電圧を速やかに制御することができ、スイッチング制御ＩＣ９０２のスイッチング動作を速やかに停止させることができる。
【００４２】
なお、ノード１４０とノード１４２とが分離されているが、交流電圧が入力されてトランジスタＴｒ１がオンしている間、ノード１４０とノード１４２とはほぼ同じ電位になるので、図７の電源回路は、問題なく正常に動作する。図９は、図７の回路部品の一部を抜き出し、それらの接続状態を維持し、配置のみを変更した回路図である。トランジスタＴｒ１のエミッタは、ノード１４０及びダイオードブリッジＤＢ２の第４要素ダイオード１１８を介して、ノード１３０に接続されている。一方、ＦＥＴ素子Ｑ２のソースは、ノード１４２（仮想グランドＧＮＤ１）及びダイオードブリッジＤＢ１の要素ダイオード１４６を介して、ノード１３０に接続されている。ノード１３０は、スイッチＳＷを介して２次側グランドＧＮＤ２に接地されている。したがって、スイッチＳＷがオンし、２つの要素ダイオード１１８及び１４６が共にオンしている状態では、ノード１４０とノード１４２とはほぼ同じ電位になる。
【００４３】
（第１の変形例）
上記の遮断検出回路１００では、トランジスタＴｒ１のコレクタに、第１ダイオードＤ１及び第２ダイオードＤ２のアノードから、抵抗Ｒ１及びＲ１１を介して電圧を印加する場合を説明したが、これに限定されない。図１０に示すような遮断検出回路１６０であってもよい。図１０が図７と異なる点は、図７の遮断検出回路１００の第１ダイオードＤ１及び第２ダイオードＤ２を含まない点、ダイオードブリッジＤＢ１の出力ノードＶｉｎから（抵抗Ｒ１１を介して）トランジスタＴｒ１のコレクタに電圧を供給している点、及び、ダイオードブリッジＤＢ２のノード１２２（図９参照）から（抵抗Ｒ１を介して）スイッチング制御ＩＣ９０２の電源端子ＶＣＣに電圧を供給している点である。
【００４４】
外部から交流電圧が供給されていると、トランジスタＴｒ１はオンであり、ＦＥＴ素子Ｑ２はオフ（ゲートがローレベル）であり、第１制御端子ＦＢはハイレベル（５Ｖ）である。外部からの交流電圧の供給が停止された直後には、トランジスタＴｒ１がオフし、ＦＥＴ素子Ｑ２がオン（ゲートがハイレベル）となり、第１制御端子ＦＢは仮想グランドＧＮＤ１に接地されてローレベルになる。このように、外部から交流電圧が遮断されると、第１制御端子ＦＢの電圧が所定の電圧（ローレベル）に設定されることにより、スイッチング制御ＩＣ９０２のスイッチング動作を速やかに停止させることができる。
【００４５】
遮断検出回路１６０も、遮断検出回路１００と同様に、ノード１４０及び１４２が接続されておらず、ノード１４０が、第４要素ダイオード１１８を介してスイッチに接続されている。したがって、図１０に示した回路においては、スイッチＳＷがオフのときに、ＡＣ電源のＬＩＶＥラインからの電流が流れる閉回路が形成されない。
【００４６】
このように、図１０の遮断検出回路１６０も、図７の遮断検出回路１００と同様に動作し、スイッチＳＷのオフによる遮断を含めて、交流電圧入力の遮断を正しく検出し、速やかにスイッチング制御ＩＣの動作を停止させることができる。
【００４７】
（第２の変形例）
また、図１０の遮断検出回路１１０に代えて、図１１に示すような遮断検出回路１７０を使用してもよい。図１１が図１０と異なる点は、ＦＥＴ素子Ｑ２のドレインが、スイッチング制御ＩＣ９０２の電源端子ＶＣＣに接続されている点である。
【００４８】
外部から交流電圧が供給されていると、トランジスタＴｒ１はオンであり、ＦＥＴ素子Ｑ２はオフ（ゲートがローレベル）であり、電源端子ＶＣＣには、ダイオードブリッジＤＢ２のノード１２２（図９参照）から（抵抗Ｒ１を介して）電圧が供給される。一方、外部からの交流電圧の供給が停止された直後には、トランジスタＴｒ１がオフし、ＦＥＴ素子Ｑ２がオン（ゲートがハイレベル）となり、電源端子ＶＣＣは仮想グランドＧＮＤ１に接地されてローレベルになり、スイッチング制御ＩＣ９０２は、直ちにスイッチング動作を停止する。このように、遮断検出回路１７０は、スイッチＳＷのオフによる遮断を含めて、交流電圧入力の遮断を正しく検出し、速やかにスイッチング制御ＩＣの動作を停止させることができる。
【００４９】
上記では、具体的な電源回路として、図７、図１０及び図１１を示したが、これらに限定されない。１次側整流部３００、トランス部３１０、２次側整流部３２０には、公知の種々の回路を用いることができる。スイッチング制御部２００、及び電圧検出部２１０は、トランス部３１０の１次側電圧としてパルス電圧を生成するために使用するスイッチング制御ＩＣに応じて、適宜回路を構成することができる。
【００５０】
遮断検出回路１００は、スイッチング制御部２００に使用するスイッチング制御ＩＣに応じて、そのスイッチング動作を停止させるレベルに、制御信号１０８を設定できる回路であればよい。
【００５１】
ＡＣ遮断検出部１０２は、ＡＣラインが接続されるダイオードブリッジを備え、ＡＣラインからの電力供給の有無に応じて、内部のスイッチ素子をオン／オフ制御して検出信号１０６のレベルを制御できればよい。スイッチング停止部１０４は、ＡＣラインからの電力供給がない場合に、ＡＣ遮断検出部１０２から出力される検出信号１０６のレベルに応じて、スイッチング制御部２００のスイッチング動作を停止させるレベルの制御信号１０８を出力できればよい。
【００５２】
ＡＣラインが接続されるＡＣ遮断検出部１０２は、仮想グランドＧＮＤ１に直接接続されていない回路構成であること、及び、スイッチＳＷがオンされている場合に、ＡＣラインのＬＩＶＥラインから入力される電流が、内部のスイッチ素子及び内部のダイオードスイッチを介してＮＥＵＴＲＡＬラインに戻る閉回路を構成することが好ましい。このようにすることによって、スイッチＳＷがオフされると、ＡＣラインのＬＩＶＥラインから入力される電流が流れる閉回路が形成されないので、ＡＣ遮断検出部１０２は、スイッチＳＷがオフによるＡＣ遮断を検知することができる。
【００５３】
例えば、上記では、交流電圧入力の遮断を検出したときに、スイッチング制御ＩＣの第１制御端子ＦＢの電圧、又は電源端子ＶＣＣの電圧を制御して、スイッチング制御ＩＣ９０２のスイッチング動作を停止させる場合を説明したが、これに限定されない。スイッチング制御ＩＣには、種々の保護回路（例えば、出力端子ＯＵＴを強制的にローレベルにする）が組込まれているものがある。そのようなＩＣを使用する場合には、ＦＥＴ素子Ｑ２のドレインのレベルにより、組込まれている保護回路を作動させるようにしてもよい。例えば、上記した富士電機株式会社製のＩＣであれば、第２制御端子ＣＳを強制的にローレベルにすると、ＩＣの出力端子ＯＵＴはローレベルになり、スイッチングが停止する。また、第２制御端子ＣＳを強制的にハイレベルにすると、ラッチモードになり、ＩＣの出力端子ＯＵＴはローレベルになり、スイッチングが停止する。したがって、ＦＥＴ素子Ｑ２のドレインを第２制御端子ＣＳに接続して、スイッチング制御ＩＣ９０２のスイッチング動作を停止させてもよい。
【００５４】
また、スイッチング制御ＩＣを直接制御するのではなく、その周辺回路の特定のノードの電位を強制的に所定の電位に設定して、スイッチング動作を停止させてもよい。例えば、図７の回路において、ＦＥＴ素子（Ｎチャネル）Ｑ１のソースの電位を閾値以上に上げれば、スイッチング動作を停止することができる。
【００５５】
また、トランジスタＴｒ１（Ｎ型トランジスタ）及びＦＥＴ素子（Ｎチャネル）Ｑ２の接続関係は、図７、図１０及び図１１に限定されない。例えば、トランジスタＴｒ１とＦＥＴ素子Ｑ２との間にＰ型トランジスタを接続してもよい。この場合、論理が反転するが、ＦＥＴ素子Ｑ２の後段で、再度論理を反転すれば上記と同様に動作する遮断検出回路を構成することができる。
【００５６】
上記では。トランジスタＴｒ１がＮ型トランジスタであり、ＦＥＴ素子Ｑ１及びＱ２がＮチャネルのＦＥＴ（例えば、ＮＭＯＳ−ＦＥＴ）である場合を説明したが、これに限定されない。トランジスタＴｒ１はＰ型トランジスタであってもよい。また、ＦＥＴ素子Ｑ１及びＱ２はＰチャネルのＦＥＴ（例えば、ＰＭＯＳ−ＦＥＴ）であってもよい。
【００５７】
また、トランジスタＴｒ１及びＦＥＴ素子Ｑ２とは別のスイッチ素子によって、遮断検出回路を構成することもできる。
【００５８】
また、上記では、ＡＣ電源のＮＥＵＴＲＡＬラインにのみスイッチＳＷが配置されている場合を説明したが、これに限定されない。例えば、ＬＩＶＥラインにのみスイッチが配置された場合にも、遮断検出回路１００は誤動作することなく、スイッチのオフによる遮断を検出することができる。
【００５９】
以上、実施の形態を説明することにより本発明を説明したが、上記した実施の形態は例示であって、本発明は上記した実施の形態に限定されるものではなく、種々変更して実施することができる。
【符号の説明】
【００６０】
１００、１６０、１７０    遮断検出回路
１０２    ＡＣ遮断検出部
１０４    スイッチング停止部
２００    スイッチング制御部
２１０    電圧検出部
３００    １次側整流部
３１０    トランス部
３２０    ２次側整流部
９０２    スイッチング制御ＩＣ
ＡＣ      交流電源
Ｄ１〜Ｄ５    ダイオード
ＤＢ１、ＤＢ２    ダイオードブリッジ
ＧＮＤ１    仮想グランド
ＧＮＤ２    ２次側グランド
ＰＣ１    フォトカプラ
Ｑ１、Ｑ２    ＦＥＴ素子
Ｓ    シャントレギュレータ
ＳＷ    スイッチ
Ｔ１    トランス
Ｔｒ１    トランジスタ
【図１】
2014045601.tif 000003
【図２】
2014045601.tif 000004
【図３】
2014045601.tif 000005
【図４】
2014045601.tif 000006
【図５】
2014045601.tif 000007
【図６】
2014045601.tif 000008
【図７】
2014045601.tif 000009
【図８】
2014045601.tif 000010
【図９】
2014045601.tif 000011
【図１０】
2014045601.tif 000012
【図１１】
2014045601.tif 000013