(57)【要約】  ＩＩＩ−Ｖ族化合物半導体層と下地基板とを貼り合せたＩＩＩ−Ｖ族化合物半導体貼り合せ基板用の下地基板であって、下地基板は、酸化物系焼結体を含み、下地基板の平均線熱膨張係数と、ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数とは、下地基板の３０℃から３００℃までの平均線熱膨張係数α１と、ＩＩＩ−Ｖ族化合物半導体層の３０℃から３００℃までの平均線熱膨張係数α２とが、下記式（１）：０．９５≦α１／α２≦１．０５    （１）の関係を示す、又は、下地基板の３０℃から１０００℃までの平均線熱膨張係数α３と、ＩＩＩ−Ｖ族化合物半導体層の３０℃から１０００℃までの平均線熱膨張係数α４とが、下記式（２）：０．９５≦α３／α４≦１．０５    （２）の関係を示し、下地基板のヤング率Ｅ１と、ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とは、下記式（３）：Ｅ１／Ｅ２≧１．００    （３）の関係を示す、下地基板である。
2017082197.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｖ族化合物半導体層と下地基板とを貼り合せたＩＩＩ−Ｖ族化合物半導体貼り合せ基板用の下地基板であって、
前記下地基板は、酸化物系焼結体を含み、
前記下地基板の平均線熱膨張係数と、前記ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数とは、前記下地基板の３０℃から３００℃までの平均線熱膨張係数α１と、前記ＩＩＩ−Ｖ族化合物半導体層の３０℃から３００℃までの平均線熱膨張係数α２とが、下記式（１）：
０．９５≦α１／α２≦１．０５    （１）
の関係を示す、又は、前記下地基板の３０℃から１０００℃までの平均線熱膨張係数α３と、前記ＩＩＩ−Ｖ族化合物半導体層の３０℃から１０００℃までの平均線熱膨張係数α４とが、下記式（２）：
０．９５≦α３／α４≦１．０５    （２）
の関係を示し、
前記下地基板のヤング率Ｅ１と、前記ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とは、下記式（３）：
Ｅ１／Ｅ２≧１．００    （３）
の関係を示す、
下地基板。
【請求項２】
前記酸化物系焼結体は、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、希土類酸化物、ＺｒＯ２及びＭｇ２ＡｌＯ４からなる群より選択される少なくとも１種類を含む、
請求項１に記載の下地基板。
【請求項３】
前記ＩＩＩ−Ｖ族化合物半導体層は、ＧａＡｓ層又はＧａＮ層である、
請求項１又は請求項２に記載の下地基板。
【請求項４】
ＩＩＩ−Ｖ族化合物半導体層と下地基板とを貼り合せたＩＩＩ−Ｖ族化合物半導体貼り合せ基板用の下地基板であって、
前記下地基板は、酸化物系焼結体を含み、
前記下地基板の平均線熱膨張係数と、前記ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数とは、前記下地基板の３０℃から３００℃までの平均線熱膨張係数α１と、前記ＩＩＩ−Ｖ族化合物半導体層の３０℃から３００℃までの平均線熱膨張係数α２とが、下記式（１）：
０．９５≦α１／α２≦１．０５    （１）
の関係を示す、又は、前記下地基板の３０℃から１０００℃までの平均線熱膨張係数α３と、前記ＩＩＩ−Ｖ族化合物半導体層の３０℃から１０００℃までの平均線熱膨張係数α４とが、下記式（２）：
０．９５≦α３／α４≦１．０５    （２）
の関係を示し、
前記下地基板のヤング率Ｅ１と、前記ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とは、下記式（３）：
Ｅ１／Ｅ２≧１．００    （３）
の関係を示し、
前記酸化物系焼結体は、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、希土類酸化物、ＺｒＯ２及びＭｇ２ＡｌＯ４からなる群より選択される少なくとも１種類を含み、
前記ＩＩＩ−Ｖ族化合物半導体層は、ＧａＡｓ層又はＧａＮ層である、
下地基板。
【請求項５】
請求項１〜請求項４のいずれか１項に記載の下地基板と、ＩＩＩ−Ｖ族化合物半導体層とが貼り合わされた、
ＩＩＩ−Ｖ族化合物半導体貼り合せ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、下地基板及びＩＩＩ−Ｖ族化合物半導体貼り合せ基板に関する。本出願は、２０１５年１１月９日に出願した日本特許出願である特願２０１５−２１９８０４号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
【背景技術】
【０００２】
ＧａＡｓやＧａＮに代表されるＩＩＩ−Ｖ族化合物半導体は、超高速あるいは超高周波デバイス、レーザー・光検出器等のオプトエレクトロニクスデバイス用材料として広く使用されている。【０００３】
このような半導体は、種々の方法により作製されている。例えば、ＧａＮ半導体の場合には、一つの方法として、ＧａＮと化学組成が異なるが、平均線熱膨張係数の差が小さいＳｉ、ＳｉＣ、サファイア（α−Ａｌ２Ｏ３の単結晶）などの異種基板上に、ＭＯＣＶＤ（有機金属化学堆積）法やＭＢＥ（分子線エピタキシャル）法などにより、ＧａＮエピタキシャル層を形成させる方法がある。【０００４】
たとえば、特許文献１（特開２００９−２６０３９１号公報）には、ＩＩＩ−Ｖ族化合物半導体エピタキシャル層の形成用基板として、同種のＩＩＩ−Ｖ族化合物半導体の薄い層を下地基板に貼り合わせた基板が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２６０３９１号公報
【発明の概要】
【０００６】
［１］本開示に係る下地基板は、ＩＩＩ−Ｖ族化合物半導体層と下地基板とを貼り合せたＩＩＩ−Ｖ族化合物半導体貼り合せ基板用の下地基板であって、
上記下地基板は、酸化物系焼結体を含み、
上記下地基板の平均線熱膨張係数と、上記ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数とは、上記下地基板の３０℃から３００℃までの平均線熱膨張係数α１と、上記ＩＩＩ−Ｖ族化合物半導体層の３０℃から３００℃までの平均線熱膨張係数α２とが、下記式（１）：
０．９５≦α１／α２≦１．０５    （１）
の関係を示す、又は、上記下地基板の３０℃から１０００℃までの平均線熱膨張係数α３と、上記ＩＩＩ−Ｖ族化合物半導体層の３０℃から１０００℃までの平均線熱膨張係数α４とが、下記式（２）：
０．９５≦α３／α４≦１．０５    （２）
の関係を示し、
上記下地基板のヤング率Ｅ１と、上記ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とは、下記式（３）：
Ｅ１／Ｅ２≧１．００    （３）
の関係を示す、
下地基板である。
【０００７】
［２］本開示に係るＩＩＩ−Ｖ族化合物半導体貼り合せ基板は、上記［１］に記載の下地基板と、ＩＩＩ−Ｖ族化合物半導体層とが貼り合わされた、ＩＩＩ−Ｖ族化合物半導体貼り合せ基板である。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の一態様にかかるＩＩＩ−Ｖ族化合物半導体貼り合せ基板の代表的な構成例を説明する図である。
【発明を実施するための形態】
【０００９】
[本開示が解決しようとする課題]
しかしながら、このような半導体層貼り合わせ基板においては、基板上にＩＩＩ−Ｖ族化合物半導体エピタキシャル層を形成する際の加熱により、基板に反りが発生し、ＩＩＩ−Ｖ族化合物半導体エピタキシャル層の半導体デバイス特性が低下する場合があった。
【００１０】
そこで、ＩＩＩ−Ｖ族化合物半導体層と下地基板とを貼り合せたＩＩＩ−Ｖ族化合物半導体貼り合せ基板において、貼り合せ基板上にＩＩＩ−Ｖ族化合物半導体エピタキシャル層を形成する際の反りの発生を抑制することのできる下地基板、及び、該下地基板を含むＩＩＩ−Ｖ族化合物半導体貼り合せ基板を提供することを目的とする。
[本開示の効果]
本開示によれば、ＩＩＩ−Ｖ族化合物半導体貼り合せ基板上にＩＩＩ−Ｖ族化合物半導体エピタキシャル層を形成する際に、貼り合せ基板に反りが発生することを抑制することのできる下地基板、及び、該下地基板を含むＩＩＩ−Ｖ族化合物半導体貼り合せ基板を提供することが可能となる。
【００１１】
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。
【００１２】
（１）本発明の一態様に係る下地基板は、ＩＩＩ−Ｖ族化合物半導体層と下地基板とを貼り合せたＩＩＩ−Ｖ族化合物半導体貼り合せ基板用の下地基板であって、
上記下地基板は、酸化物系焼結体を含み、
上記下地基板の平均線熱膨張係数と、上記ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数とは、上記下地基板の３０℃から３００℃までの平均線熱膨張係数α１と、上記ＩＩＩ−Ｖ族化合物半導体層の３０℃から３００℃までの平均線熱膨張係数α２とが、下記式（１）：
０．９５≦α１／α２≦１．０５    （１）
の関係を示す、又は、上記下地基板の３０℃から１０００℃までの平均線熱膨張係数α３と、上記ＩＩＩ−Ｖ族化合物半導体層の３０℃から１０００℃までの平均線熱膨張係数α４とが、下記式（２）：０．９５≦α３／α４≦１．０５    （２）
の関係を示し、
上記下地基板のヤング率Ｅ１と、上記ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とは、下記式（３）：
Ｅ１／Ｅ２≧１．００    （３）
の関係を示す、
下地基板である。
【００１３】
下地基板の３０℃から３００℃までの平均線熱膨張係数α１と、ＩＩＩ−Ｖ族化合物半導体層の３０℃から３００℃までの平均線熱膨張係数α２とが、上記式（１）の関係を示す、又は、下地基板の３０℃から１０００℃までの平均線熱膨張係数α３と、ＩＩＩ−Ｖ族化合物半導体層の３０℃から１０００℃までの平均線熱膨張係数α４とが、上記式（２）の関係を示し、さらに、下地基板のヤング率Ｅ１と、ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とが、上記式（３）の関係を示すと、該下地基板を用いて作製されたＩＩＩ−Ｖ族化合物半導体貼り合せ基板上に、ＩＩＩ−Ｖ族化合物半導体エピタキシャル層を形成する際に、貼り合せ基板に反りが発生すること抑制することができる。
【００１４】
（２）上記酸化物系焼結体は、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、希土類酸化物、ＺｒＯ２及びＭｇ２ＡｌＯ４からなる群より選択される少なくとも１種類を含むことが好ましい。これらの酸化物系焼結体を用いると、より容易に、ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数に近い平均線熱膨張係数を有する下地基板を得ることができる。
【００１５】
（３）上記ＩＩＩ−Ｖ族化合物半導体層は、ＧａＡｓ層又はＧａＮ層であることが好ましい。これらの化合物半導体は、ＩＩＩ−Ｖ族化合物半導体の内でも特性の優れた半導体であり、上記下地基板を、ＧａＡｓ半導体層又はＧａＮ半導体層との貼り合わせ用下地基板として用いて貼り合せ基板を作製し、該貼り合せ基板上にエピタキシャル層を形成することにより、特性に優れた半導体デバイスを提供することができる。
【００１６】
（４）上記下地基板は、ＩＩＩ−Ｖ族化合物半導体層と下地基板とを貼り合せたＩＩＩ−Ｖ族化合物半導体貼り合せ基板用の下地基板であって、
上記下地基板は、酸化物系焼結体を含み、
上記下地基板の平均線熱膨張係数と、上記ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数とは、上記下地基板の３０℃から３００℃までの平均線熱膨張係数α１と、上記ＩＩＩ−Ｖ族化合物半導体層の３０℃から３００℃までの平均線熱膨張係数α２とが、下記式（１）：
０．９５≦α１／α２≦１．０５    （１）
の関係を示す、又は、上記下地基板の３０℃から１０００℃までの平均線熱膨張係数α３と、上記ＩＩＩ−Ｖ族化合物半導体層の３０℃から１０００℃までの平均線熱膨張係数α４とが、下記式（２）：
０．９５≦α３／α４≦１．０５    （２）
の関係を示し、
上記下地基板のヤング率Ｅ１と、上記ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とは、下記式（３）：
Ｅ１／Ｅ２≧１．００    （３）
の関係を示し、
上記酸化物系焼結体は、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、希土類酸化物、ＺｒＯ２及びＭｇ２ＡｌＯ４からなる群より選択される少なくとも１種類を含み、
上記ＩＩＩ−Ｖ族化合物半導体層は、ＧａＡｓ層又はＧａＮ層である、下地基板であることが好ましい。上記下地基板を、ＧａＡｓ半導体層又はＧａＮ半導体層との貼り合わせ用下地基板として用いて貼り合せ基板を作製し、該貼り合せ基板上にエピタキシャル層を形成することにより、特性に優れた半導体デバイスを提供することができる。
【００１７】
（５）本発明の一態様に係るＩＩＩ−Ｖ族化合物半導体貼り合せ基板は、上記（１）〜（４）のいずれかに記載の下地基板と、ＩＩＩ−Ｖ族化合物半導体層とが貼り合わされた、ＩＩＩ−Ｖ族化合物半導体貼り合せ基板である。該ＩＩＩ−Ｖ族化合物半導体貼り合せ基板は、貼り合せ基板上にＩＩＩ−Ｖ族化合物半導体エピタキシャル層を形成する際の反りの発生を抑制することができる。
【００１８】
［本発明の実施形態の詳細］
本発明の実施形態にかかる下地基板及びＩＩＩ−Ｖ族化合物半導体貼り合せ基板の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００１９】
［ＩＩＩ−Ｖ族化合物半導体貼り合せ基板の構成］
図１は、本発明の一態様にかかるＩＩＩ−Ｖ族化合物半導体貼り合せ基板の代表的な構成例を説明する図である。図１に示されるように、ＩＩＩ−Ｖ族化合物半導体貼り合せ基板１は、下地基板２に、ＩＩＩ−Ｖ族化合物半導体からなるＩＩＩ−Ｖ族化合物半導体層３を貼り合わせて構成されている。下地基板２は、酸化物系焼結体を含む成形体である。
【００２０】
［下地基板］
下地基板２は、酸化物系焼結体を含み、上記下地基板の平均線熱膨張係数と、上記ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数とは、上記下地基板の３０℃から３００℃までの平均線熱膨張係数α１と、上記ＩＩＩ−Ｖ族化合物半導体層の３０℃から３００℃までの平均線熱膨張係数α２とが、下記式（１）：
０．９５≦α１／α２≦１．０５    （１）
の関係を示す、又は、上記下地基板の３０℃から１０００℃までの平均線熱膨張係数α３と、上記ＩＩＩ−Ｖ族化合物半導体層の３０℃から１０００℃までの平均線熱膨張係数α４とが、下記式（２）：
０．９５≦α３／α４≦１．０５    （２）
の関係を示し、
上記下地基板のヤング率Ｅ１と、上記ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とは、下記式（３）：
Ｅ１／Ｅ２≧１．００    （３）
の関係を示す。
【００２１】
本明細書中、平均線熱膨張係数とは、ＪＩＳ  Ｒ  １６１８に基づいて測定される値である。以下、平均線熱膨張係数α１又は平均線熱膨張係数α２と記載した場合は、３０℃から３００℃までの平均線熱膨張係数を意味するものとする。また、平均線熱膨張係数α３又は平均線熱膨張係数α４と記載した場合は、３０℃から１０００℃までの平均線熱膨張係数を意味するものとする。また、ヤング率とは、ＪＩＳ  Ｒ  １６０２に基づいて測定される値である。
【００２２】
下地基板の平均線熱膨張係数α１とＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数α２とが、上記式（１）の関係を示す、又は、下地基板の平均線熱膨張係数α３とＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数α４とが、上記式（２）の関係を示すと、下地基板とＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数が十分に近似しているため、下地基板とＩＩＩ−Ｖ族化合物半導体層とを貼り合わせてＩＩＩ−Ｖ族化合物半導体貼り合せ基板を作製し、該貼り合せ基板をＩＩＩ−Ｖ族化合物半導体単結晶のエピタキシャル成長用の種基板として用いた場合に、加熱に伴う貼り合わせ面での剥離やクラックの発生が減少し、結晶品質の高いエピタキシャル成長層を得ることができると考えられる。
【００２３】
しかしながら、本発明者らは、下地基板とＩＩＩ−Ｖ族化合物半導体層のそれぞれの平均線熱膨張係数が、上記式（１）又は式（２）の関係を示す場合であっても、エピタキシャル成長時に貼り合せ基板に反りが発生し、結晶品質の高いエピタキシャル成長層を得られず、半導体デバイス特性が低下することを見出した。
【００２４】
そこで、本発明者らが鋭意検討した結果、下地基板とＩＩＩ−Ｖ族化合物半導体層のそれぞれの平均線熱膨張係数の関係とともに、下地基板とＩＩＩ−Ｖ族化合物半導体層のそれぞれのヤング率の関係が、ＩＩＩ−Ｖ族化合物半導体貼り合せ基板の反りの発生に影響を与えていることを見出し、本発明を完成させた。具体的には、下地基板とＩＩＩ−Ｖ族化合物半導体層のそれぞれの平均線熱膨張係数が、上記式（１）又は式（２）の関係を示すとともに、下地基板とＩＩＩ−Ｖ族化合物半導体層のそれぞれのヤング率が、上記式（３）の関係を示す場合に、ＩＩＩ−Ｖ族化合物半導体貼り合せ基板の、ＩＩＩ−Ｖ族化合物半導体エピタキシャル成長時の加熱に伴う反りの発生を抑制できることを見出した。
【００２５】
下地基板の平均線熱膨張係数α１とＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数α２は、加熱に伴う貼り合わせ面での剥離やクラックの発生を効果的に抑制する観点から、下記式（１−２）
０．９７≦α１／α２≦１．０３    （１−２）
の関係を示すことが好ましく、下記式（１−３）
０．９８≦α１／α２≦１．０２    （１−３）
の関係を示すことがさらに好ましく、下記式（１−４）
α１／α２＝１    （１−４）
の関係を示すことが最も好ましい。
【００２６】
下地基板の平均線熱膨張係数α３とＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数α４は、加熱に伴う貼り合わせ面での剥離やクラックの発生を効果的に抑制する観点から、下記式（２−２）
０．９７≦α３／α４≦１．０３    （２−２）
の関係を示すことが好ましく、下記式（２−３）
０．９８≦α３／α４≦１．０２    （２−３）
の関係を示すことがさらに好ましく、下記式（２−４）
α３／α４＝１    （２−４）
の関係を示すことが最も好ましい。
【００２７】
下地基板の平均線熱膨張係数α１又は平均線熱膨張係数α３は、下地基板と貼り合わされるＩＩＩ−Ｖ族化合物半導体層の種類に応じて、適宜選択することができる。
【００２８】
例えば、ＩＩＩ−Ｖ族化合物半導体層としてＧａＡｓ層（平均線熱膨張係数α２：６．１ｐｐｍ／℃）を用いる場合は、下地基板の平均線熱膨張係数α１は、５．９ｐｐｍ／℃以上６．３ｐｐｍ／℃以下であることが好ましく、６．０ｐｐｍ／℃以上６．２ｐｐｍ／℃以下であることがさらに好ましく、６．１ｐｐｍ／℃であることが最も好ましい。
【００２９】
例えば、ＩＩＩ−Ｖ族化合物半導体層としてＧａＮ層（平均線熱膨張係数α２：６．０ｐｐｍ／℃）を用いる場合は、下地基板の平均線熱膨張係数α３は、５．８ｐｐｍ／℃以上６．２ｐｐｍ／℃以下であることが好ましく、５．９ｐｐｍ／℃以上６．１ｐｐｍ／℃以下であることがさらに好ましく、６．０ｐｐｍ／℃であることが最も好ましい。
【００３０】
下地基板のヤング率Ｅ１と、ＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２とは、上記式（３）の関係を満たせば、加熱に伴う貼り合せ基板の反りの発生を抑制することができる。なお、下地基板のヤング率Ｅ１及びＩＩＩ−Ｖ族化合物半導体層のヤング率Ｅ２は、上記式（３）の関係を満たす範囲において、それぞれの値が大きいほど、効果的に反りの発生を抑制することができる。
【００３１】
下地基板のヤング率Ｅ１は、下地基板と貼り合わされるＩＩＩ−Ｖ族化合物半導体層の種類に応じて、適宜選択することができる。
【００３２】
例えば、ＩＩＩ−Ｖ族化合物半導体層としてＧａＡｓ層（ヤング率Ｅ２：８０ＧＰａ）を用いる場合は、下地基板のヤング率Ｅ１は、８０ＧＰａ以上であることが好ましく、１２０ＧＰａ以上であることがさらに好ましい。
【００３３】
例えば、ＩＩＩ−Ｖ族化合物半導体層としてＧａＮ層（ヤング率Ｅ２：２００ＧＰａ）を用いる場合は、下地基板のヤング率Ｅ１は、２００ＧＰａ以上であることが好ましく、３００ＧＰａ以上であることがさらに好ましい。
【００３４】
下地基板２に含まれる酸化物系焼結体としては、Ａｌ２Ｏ３（アルミナ）、ＭｇＯ（マグネシア）、ＳｉＯ２（シリカ）、希土類酸化物(Ｙ２Ｏ３、Ｓｃ２Ｏ３、ＣｅＯ２等）
、ＺｒＯ２、Ｍｇ２ＡｌＯ４（スピネル）を挙げることができる。なお、これらの酸化物系焼結体は、単独で用いてもよいが、複数の酸化物系焼結体を組み合わせた、複合酸化物系焼結体として用いてもよい。複合酸化物系焼結体としては、ムライト、ＡｌＯＮ、サイアロン、Ｙ２ＳｉＯ５等を挙げることができる。なお、ムライトは酸化アルミニウム（アルミナ）と酸化ケイ素（シリカ）の化合物であるが、本発明においては、アルミナとシリカを３：２の割合で混合して焼結して得られたムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）を好ましく使用することができる。
【００３５】
酸化物系焼結体は、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、希土類酸化物、ＺｒＯ２及びＭｇ２ＡｌＯ４からなる群より選択される少なくとも１種類を含むことが好ましい。中でも、酸化物系焼結体として、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２及びムライトからなる群より選択される少なくとも１種類を用いると、より容易に、ＧａＡｓやＧａＮの平均線熱膨張係数に近い平均線熱膨張係数を有する下地基板を得ることができる。
【００３６】
下地基板２は、酸化物系焼結体に加えて、非酸化物系焼結体を含むことができる。これによると、よりＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数に近い平均線熱膨張係数の下地基板を得ることができる。具体的な非酸化物系焼結体としては、ＡｌＮ、ＳｉＣ、Ｓｉ３Ｎ４、ＧａＮ等を挙げることができる。なお、これらの非酸化物系焼結体も、酸化物系焼結体の場合と同様に、複数の非酸化物系焼結体を組み合わせて用いてもよい。
【００３７】
下地基板２は、主表面の面粗さＲａが０．１ｎｍ〜３．０ｎｍであることが好ましい。これにより、下地基板とＩＩＩ−Ｖ族化合物半導体層との接着性が向上する。接着性向上の観点から、下地基板の主表面は可能な限り平滑であることが好ましく、上記Ｒａは０．１ｎｍ〜２．０ｎｍであることがより好ましく、０．１ｎｍ〜１．０ｎｍであることが更に好ましい。なお、ここで主表面とは、表面のうち最も面積の大きい主要な面をいう。
【００３８】
下地基板２の厚さは特に限定されないが、ＩＩＩ−Ｖ族化合物半導体をエピタキシャル成長させる際において充分な強度を持っていることが望ましい。下地基板２の厚さは、化合物半導体層の厚さよりも大きいと、ＩＩＩ−Ｖ族化合物半導体エピタキシャル成長時の加熱に伴う反りの発生を効果的に抑制することができる。下地基板２の厚さは、厚い方が好ましいが、厚すぎると、ＩＩＩ−Ｖ族化合物半導体をエピタキシャル成長させる際において適用が困難になる可能性がある。上記の観点から下地基板の厚さは、４００μｍ〜７００μｍであることが好ましい。
【００３９】
［下地基板の製造方法］
下地基板２は、通常の焼結体の製造方法を用いて製造できる。したがって、製造に際して特別な設備などを設ける必要がなく、また、従来の製造方法の知識を活用して製造することができるため、コストの上昇を招くことなく、容易に、ＩＩＩ−Ｖ族化合物半導体層に近い平均線熱膨張係数を有する下地基板を製造することができる。下地基板２の製造方法の一例について、以下に説明する。
【００４０】
まず粉末準備工程を実施する。これは具体的には、上述した酸化物系焼結体を含む下地基板を形成する材料としての粉末を準備する工程である。該粉末準備工程では、ＩＩＩ−Ｖ族化合物半導体層の平均線熱膨張係数に近い平均線熱膨張係数を有する下地基板を得ることができるように、原料粉末の種類及び混合比率を適宜選択する。
【００４１】
次に成形工程を実施する。これは具体的には、プレス成形又はＣＩＰ（Ｃold  Ｉsostatic  Ｐressing；冷間等方圧加工法）により成形する。たとえば粉末準備工程で準備した混合粉末を、まずプレス成形により予備成形した後、ＣＩＰを行ない、成形体を得ることが好ましい。ただしここではプレス成形とＣＩＰとのいずれか一方のみを行なってもよいし、たとえばプレス成形を行なった後にＣＩＰを行なうなど、両方を行なってもよい。
【００４２】
ここでプレス成形においてはたとえば１０ＭＰａ以上３００ＭＰａ以下、特に２０ＭＰａの圧力を用いることが好ましく、ＣＩＰにおいてはたとえば１６０ＭＰａ以上２５０ＭＰａ以下、特に１８０ＭＰａ以上２３０ＭＰａ以下の圧力を用いることが好ましい。
【００４３】
次に焼結工程を実施する。焼結工程として具体的には、大気雰囲気下に成形体を載置して焼結する大気焼結法や、たとえばアルゴン雰囲気下に成形体を載置して加圧焼結するＨＩＰ（Ｈot  Ｉsostatic  Ｐressing；熱間等方加圧）を用いることが好ましい。あるいは上記方法の代わりにホットプレス法を用いてもよい。大気焼結法とＨＩＰなどとのいずれかのみを行なってもよいし、たとえば大気焼結法を行なった後にＨＩＰを行なうなど、複数を行なってもよい。さらにＨＩＰ後に再度熱処理を行なってもよい。
【００４４】
大気焼結法においては具体的には、成形体を大気雰囲気中に載置し、１４００℃以上１７００℃以下に加熱し、１時間以上３時間以下保持することが好ましい。このようにすれば、密度が９５％以上の焼結体を形成することができる。またＨＩＰにおいては、上記焼結体を（あるいはホットプレスによる焼結を行なっていない成形体を）アルゴン雰囲気中に載置し、１５０ＭＰａ以上２５０ＭＰａ以下の圧力を加えながら１５００℃以上１８００℃以下に加熱し、１時間以上３時間以下保持することにより焼結する。上述した圧力及び温度により焼結を行なえば、形成される焼結体の密度を、最終的に形成される基板に要求される条件を満たすに足りる密度とすることができる。これは加圧により焼結体の組成変形が起こるとともに、拡散機構により当該焼結体内部の空孔が外部へ除去されるためである。
【００４５】
以上により焼結がなされた焼結体に対して、加工工程を行う。これは具体的には、まず上記焼結体を所望の（下地基板２の）厚みとなるようにスライス加工により切断（切削加工）する。これにより、所望の厚みを有する下地基板２の下地が完成する。なおここで所望の厚みとは、最終的に形成したい下地基板２の厚みと、後工程における下地基板２の主表面の研磨しろ等を考慮した上で決定することが好ましい。
【００４６】
次に、上記下地基板２の下地の主表面を研磨する。具体的には、上述したように最終的に形成される下地基板２の主表面を、平均粗さＲａが所望の値となるように研磨する工程である。
【００４７】
下地基板２の主表面を、優れた平坦度を達成するために研磨する場合は、粗研磨と通常研磨と、ダイヤ砥粒を用いた研磨との３段階の研磨を順に行なうことが好ましい。具体的には、第１段階である粗研磨及び第２段階である通常研磨において、研磨機を用いて主表面を鏡面加工する。ここで粗研磨と通常研磨とでは、研磨に用いる砥粒の番手が異なる。具体的には、粗研磨においては砥粒の番手が＃８００〜＃２０００であるＧＣ砥石を、通常研磨においては砥粒の粒径が３〜５μｍであるダイヤモンド砥石を用いることが好ましい。
【００４８】
次に第３段階である仕上げ加工としての研磨は、上述したようにダイヤ砥粒を用いて行うことが好ましい。ダイヤ砥粒は硬度が非常に高く、かつ砥粒の平均粒径が０．５μｍ〜１．０μｍ程度と非常に小さいことから、高精度な鏡面加工用の砥粒として用いることに適している。当該砥粒を用いて例えば１０分間研磨加工を行なう。このようにすれば、上述した主表面の平均粗さＲａが０．１ｎｍ以上３．０ｎｍ以下である平坦性の高い主表面を実現することができる。
【００４９】
［ＩＩＩ−Ｖ族化合物半導体層］
ＩＩＩ−Ｖ族化合物半導体層３は、ＩＩＩ−Ｖ族化合物半導体からなる層であり、この主面上にエピタキシャル成長層が形成される。
【００５０】
ＩＩＩ−Ｖ族化合物半導体とは、周期律表の１３族元素と１５族元素とを用いた半導体である。１３元素としては、ホウ素（Ｂ）、アルミニウム(Ａｌ)、ガリウム(Ｇａ)、インジウム(Ｉｎ)、タリウム（Ｔｌ）が挙げられる。１５族元素としては、窒素(Ｎ)、リン(Ｐ)、ヒ素(Ａｓ)、アンチモン(Ｓｂ)、ビスマス（Ｂｉ）が挙げられる。ＩＩＩ−Ｖ族化合物半導体の具体例としては、ＧａＡｓ、ＩｎＰ、ＧａＮ等が挙げられる。
【００５１】
ＩＩＩ−Ｖ族化合物半導体層３は、ＧａＡｓ層又はＧａＮ層であることが好ましい。これらの化合物半導体は、ＩＩＩ−Ｖ族化合物半導体の内でも特性の優れた半導体であり、上記の下地基板を、ＧａＡｓ半導体層又はＧａＮ半導体層との貼り合わせ用下地基板として用いて貼り合せ基板を作製し、該貼り合せ基板上にエピタキシャル層を形成することにより、特性に優れた半導体デバイスを提供することができる。
【００５２】
［ＩＩＩ−Ｖ族化合物半導体貼り合せ基板の製造方法］
ＩＩＩ−Ｖ族化合物半導体貼り合せ基板１は、例えば、ＩＩＩ−Ｖ族化合物半導体ウエハをドライエッチングにより清浄した後、ＩＩＩ−Ｖ族化合物半導体ウエハの主表面（Ｎ面）と下地基板の主表面とを、大気中で、貼り合わせることにより作製することができる。貼り合わせ時の圧力は、例えば、５ＭＰａ（１０００ｋｇｆ／２インチウエハ）〜１０ＭＰａ（２０００ｋｇｆ／２インチウエハ）とすることができる。また、接着強度を増加させるためには、大気中で、室温（例えば２０℃〜３０℃）から２００℃〜３００℃までの温度に、数時間かけて加熱することが好ましい。
【実施例】
【００５３】
本発明を実施例によりさらに具体的に説明する。ただし、これらの実施例により本発明が限定されるものではない。【００５４】
［製造例１］
（ＩＩＩ−Ｖ族化合物半導体層の準備）
ＩＩＩ−Ｖ族化合物半導体層として、φ１００ｍｍ×厚さ２５０μｍのＧａＡｓウエハを準備した。【００５５】
（下地基板の作製）
はじめに、酸化物系焼結体の粉末として、Ａｌ２Ｏ３（アルミナ）、及び、ＭｇＯ（マグネシア）を、モル比（Ａｌ２Ｏ３／ＭｇＯ）が３．６０となるように準備した。これらの粉末を、エタノール中で、ボールミルを用いて、１２時間混合した後、乾燥した。【００５６】
乾燥粉末をプレス成形により予備成形し、続いてＣＩＰを行なって成形体を得た。プレス成形においては１０ＭＰａの圧力をかけ、ＣＩＰにおいては２００ＭＰａの圧力をかけた。【００５７】
続いて、上記成形体を大気雰囲気下に載置し、１５００℃で、９時間、保持することにより焼結を行った。更に、得られた焼結体をアルゴン雰囲気中に載置し、２００ＭＰａの圧力を加えながら１６００℃に加熱し、２時間、保持することによりＨＩＰを行った。【００５８】
上記ＨＩＰ後の焼結体を、７００μｍの厚みとなるようにダイシング加工をして下地基板を得た。続いて該下地基板の主表面の研磨を行った。研磨は、粗研磨、通常研磨、仕上げ加工の研磨の順で行った。粗研磨では♯８００のＧＣ砥石を、通常研磨では粒径が３μｍのダイヤモンド砥粒を、仕上げ加工の研磨では粒径が１μｍのダイヤモンド砥粒を用いて研磨を行った。【００５９】
（平均線熱膨張係数の測定）
作製されたＨＩＰ後の下地基板用焼結体からφ２０ｍｍ×厚さ２．５ｍｍのサンプルを切り出し、線膨張係数測定装置（理学電機製の商品名「ＴＭＡ８１４０」）を用いて窒素中で、３０〜３００℃までの平均線熱膨張係数（ＣＴＥ：coefficient  of  linear  thermal  expansion）α１を測定した。ＧａＡｓウエハについても、同様の方法で、平均線熱膨張係数α２を測定した。結果を表１に示す。【００６０】
（ヤング率の測定）
ＧａＡｇウエハ、及び、作製されたＨＩＰ後の下地基板用焼結体について、ＪＩＳ  Ｒ  １６０２に準拠して、ヤング率測定装置（ミネベア（株）社製の商品名「万能材料試験機」）を用いてヤング率Ｅ１，Ｅ２を測定した。結果を表１に示す。【００６１】
（ＩＩＩ−Ｖ族化合物半導体貼り合わせ基板の作製）
ＧａＡｓウエハをドライエッチングにより清浄した後、ＧａＡｓウエハ（サイズφ１００ｍｍ×厚み２５０μｍ）の主表面と下地基板（サイズφ１００ｍｍ×厚み５００μｍ）の主表面とを、大気中で、貼り合わせ、ＩＩＩ−Ｖ族化合物半導体貼り合わせ基板を作製した（サイズφ１００ｍｍ×厚み７５０μｍ）。貼り合わせ時の圧力は、７ＭＰａ（１４００ｋｇｆ／２インチウエハ）とした。また、接着強度を増加させるために、室温から２００℃までの温度に、３時間かけて加熱した。【００６２】
（ＩＩＩ−Ｖ族化合物半導体貼り合わせ基板の評価）
上記で得られたＩＩＩ−Ｖ族化合物半導体貼り合わせ基板を、３００℃の雰囲気下に６０分間静置した。３００℃は、貼り合せ基板上にＧａＡｓをエピタキシャル成長させる工程で用いる最高温度である。その後、該貼り合せ基板の反りの量を測定した。なお、反りの量は、非接触式反り測定機で測定された値である。反りの量が０．２０ｍｍ未満である場合を良好と判断する。結果を表１に示す。【００６３】
［製造例２〜９］
（ＩＩＩ−Ｖ族化合物半導体層の準備）
ＩＩＩ−Ｖ族化合物半導体層として、表１に示される種類の化合物半導体ウエハを準備した。【００６４】
（下地基板の作製）
表１に示される酸化物系焼結体粉末の種類及び配合割合を用いて、製造例１と同様の方法で、下地基板を作製した。【００６５】
（平均線熱膨張係数、及び、ヤング率の測定）
化合物半導体ウエハ、及び、作製されたＨＩＰ後の焼結体について、製造例１と同様の方法で、平均線熱膨張係数、及び、ヤング率を測定した。なお、製造例６では、３０〜１０００℃までの平均線熱膨張係数を測定した。結果を表１に示す。【００６６】
（ＩＩＩ−Ｖ族化合物半導体貼り合わせ基板の作製）
上記の化合物半導体ウエハ、及び、下地基板を用いて、製造例１と同様の方法で、ＩＩＩ−Ｖ族化合物半導体貼り合わせ基板を作製した。【００６７】
（ＩＩＩ−Ｖ族化合物半導体貼り合わせ基板の評価）
上記で得られたＩＩＩ−Ｖ族化合物半導体貼り合わせ基板について、製造例１と同様の方法で反りの量を測定した。なお、製造例６では、１０００℃の雰囲気下に６０分間静置した。１０００℃は、貼り合せ基板上にＧａＮをエピタキシャル成長させる工程で用いる最高温度である。反りの量が０．２０ｍｍ未満である場合を良好と判断する。結果を表１に示す。【００６８】
【表１】
2017082197.tif 000003
【００６９】
今回開示された実施の形態及び実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７０】
１  ＩＩＩ−Ｖ族化合物半導貼り合わせ基板、２  下地基板、３  ＩＩＩ−Ｖ族化合物半導体層。
【図１】
2017082197.tif 000004
【国際調査報告】
2017082197.tif 000005
2017082197.tif 000006