(57)【要約】      （修正有）【課題】内側のチップ実装領域と外郭の上部パッケージ実装領域との表面粗さを異ならせる、ソルダレジスト形成方法及びパッケージ用基板を提供する。【解決手段】第１のソルダレジスト内側領域３０’に対してレーザアブレーション工程を実施してプラグドＳＲ領域３０ａを形成するステップと、プラグドＳＲ領域３０ａが形成された第１のソルダレジスト内側領域３０’の表面に対してデスミア工程を実施して、表面粗さを変化させるステップと、該デスミア工程後、基板１０上にソルダレジスト３０を塗布、露光及び現像し、ＰＯＰパッド２１の縁部を覆う該塗布されたソルダレジスト領域を硬化させ、ＰＯＰパッド２１の内側領域及び第１のソルダレジスト内側領域３０’上に該塗布された残存ソルダレジスト領域を除去し、第２のソルダレジストＳＭＤ領域３０”を形成するステップとを含む。【選択図】図１ｇ
2014045195.tif 000002
【特許請求の範囲】
【請求項１】
上部パッケージが実装される外郭のＰＯＰパッド及び内部チップが実装される内側のチップパッドを含む回路パターンが形成された基板上に、ソルダレジストを１次塗布、露光及び現像し、前記ＰＯＰパッドが形成された前記基板の外郭領域上の前記ソルダレジストの外側部を除去し、前記チップパッドを含む内側回路パターンが形成された前記基板の内側領域上の前記ソルダレジストの内側部を硬化させ、第１のソルダレジスト内側領域を形成するステップと、
前記第１のソルダレジスト内側領域に対してレーザアブレーション工程を行って、前記チップパッドの上面全体を露出させ、前記基板を露出させないプラグドＳＲ領域を形成するステップと、
前記プラグドＳＲ領域が形成された前記第１のソルダレジスト内側領域の表面に対してデスミア工程を行って、表面粗さを変化させるステップと、
前記デスミア工程後、前記基板上にソルダレジストを塗布、露光及び現像し、前記ＰＯＰパッドの縁部を覆う該２次塗布されたソルダレジスト領域を硬化させ、前記ＰＯＰパッドの内側領域及び前記第１のソルダレジスト内側領域上に該２次塗布された残存ソルダレジスト領域を除去し、第２のソルダレジストＳＭＤ領域を形成するステップ
とを含むソルダレジスト形成方法。
【請求項２】
前記チップパッドを含む前記内側回路パターンは、前記チップパッドの周辺に形成されたバンプパッドをさらに含み、
前記第１のソルダレジスト内側領域を形成するステップは、前記チップパッド及びバンプパッドを含む前記内側回路パターンが形成された前記基板の内側領域上の前記ソルダレジストの内側部を硬化させ、前記第１のソルダレジスト内側領域を形成し、
前記プラグドＳＲ領域を形成するステップは、前記第１のソルダレジスト内側領域に対してレーザアブレーション工程を行って、前記チップパッド及びバンプパッドの上面全体を露出させ、前記基板を露出させない前記プラグドＳＲ領域を形成する、請求項１に記載のソルダレジスト形成方法。
【請求項３】
前記第１のソルダレジスト内側領域を形成するステップは、
前記基板上に１次に前記ソルダレジストを塗布するステップと、
前記チップパッドを含む内側回路パターンが形成された前記基板の内側領域上の前記第１のソルダレジスト内側領域が硬化されるように１次露光するステップと、
前記ＰＯＰパッドが形成された前記基板の外郭領域上の前記ソルダレジストの外側部を除去し、前記第１のソルダレジスト内側領域が残るように現像及び硬化工程を行うステップとを含む、請求項１に記載のソルダレジスト形成方法。
【請求項４】
前記プラグドＳＲ領域を形成するステップでは、前記チップパッドの上面高さより前記プラグドＳＲ領域の高さが低いように、前記プラグドＳＲ領域を形成する、請求項１に記載のソルダレジスト形成方法。
【請求項５】
前記第２のソルダレジストＳＭＤ領域を形成するステップは、前記デスミア工程後、前記基板上にソルダレジストを２次塗布するステップと、前記第１のソルダレジスト内側領域の縁部及び前記ＰＯＰパッドの縁部を覆う前記第２のソルダレジストＳＭＤ領域が硬化されるように２次露光するステップと、
前記ＰＯＰパッドの内側領域及び前記第１のソルダレジスト内側領域上に該２次塗布された前記残存ソルダレジスト領域を除去し、前記第２のソルダレジストＳＭＤ領域が残るように現像及び硬化工程を行うステップ
とを含む、請求項１に記載のソルダレジスト形成方法。
【請求項６】
前記第２のソルダレジストＳＭＤ領域を形成するステップは、
前記第２のソルダレジストＳＭＤ領域の表面に対してデスミア工程を行って、前記第１のソルダレジスト内側領域の表面粗さと異に、前記第２のソルダレジストＳＭＤ領域の表面粗さを改善するステップをさらに含む、請求項５に記載のソルダレジスト形成方法。
【請求項７】
前記ソルダレジストは、光硬化性樹脂、熱硬化性樹脂、光及び熱硬化性樹脂のうちのいずれか一つの材料から成る、請求項１〜６のうちのいずれか一つに記載のソルダレジスト形成方法。
【請求項８】
前記ソルダレジストは、インクタイプまたはドライフィルムタイプである、請求項１〜６のうちのいずれか一つに記載のソルダレジスト形成方法。
【請求項９】
前記１次塗布される前記ソルダレジストはインクタイプで、
前記２次塗布される前記ソルダレジストはドライフィルムタイプである、請求項８に記載のソルダレジスト形成方法。
【請求項１０】
基板と、
前記基板上に形成され、上部パッケージが実装される外郭のＰＯＰパッド及び内部チップが実装される内側のチップパッドを含む回路パターンと、
前記チップパッドを含む内側回路パターンが形成された前記基板の内側領域上に塗布によって形成され、レーザアブレーションによって前記チップパッドの上面全体を露出させ、前記基板を露出させないプラグドＳＲ領域を含み、デスミア処理によって変化された表面粗さを有する第１のソルダレジスト内側領域と、
前記第１のソルダレジスト内側領域の縁部及び前記ＰＯＰパッドの縁部を覆うように形成され、前記第１のソルダレジスト内側領域上の前記プラグドＳＲ領域の表面粗さと表面粗さとを異にする第２のソルダレジストＳＭＤ領域とを含むパッケージ用基板。
【請求項１１】
前記第１のソルダレジスト内側領域上の前記プラグドＳＲ領域の表面粗さは、前記第２のソルダレジストＳＭＤ領域の表面粗さより大きい、請求項１０に記載のパッケージ用基板。
【請求項１２】
前記チップパッドを含む前記内側回路パターンは、前記チップパッドの周辺に形成されたバンプパッドをさらに含み、
前記第１のソルダレジスト内側領域は、前記チップパッド及びバンプパッドを含む前記内側回路パターンが形成された前記基板の内側領域上に形成され、
前記プラグドＳＲ領域は、前記チップパッド及びバンプパッドの上面全体を露出させ、前記基板を露出させないように、前記レーザアブレーションによって形成される、請求項１０に記載のパッケージ用基板。
【請求項１３】
前記プラグドＳＲ領域の高さは、前記チップパッドの上面高さより低い、請求項１０に記載のパッケージ用基板。
【請求項１４】
前記第２のソルダレジストＳＭＤ領域の高さは、前記第１のソルダレジスト内側領域の高さより高い、請求項１０に記載のパッケージ用基板。
【請求項１５】
前記第１のソルダレジスト内側領域及び第２のソルダレジストＳＭＤ領域は、光硬化性樹脂、熱硬化性樹脂、光及び熱硬化性樹脂のうちのいずれか一つの材料から成る、請求項１０〜１４のうちのいずれか一つに記載のパッケージ用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソルダレジスト形成方法及びパッケージ用基板に関し、特に、内側のチップ実装領域と外郭の上部パッケージ実装領域との表面粗さを異にするソルダレジスト形成方法及びパッケージ用基板に関する。
【背景技術】
【０００２】
回路基板、例えばＰＣＢの製作時、必要によって、多くの層のソルダレジスト（ＳＲ：ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）を形成する。その代表的な例として、パッケージ−オン−パッケージ（ＰＯＰ：ｐａｃｋａｇｅ  ｏｎ  ｐａｃｋａｇｅ）基板において見られるように、フリップチップ実装領域またはＣ４領域（ｃｏｎｔｒｏｌｌｅｄ  ｃｏｌｌａｐｓｅｄ  ｃｈｉｐ  ｃｏｎｎｅｃｔ）は、ＳＲの厚さを低く、ＰｏＰ領域は高く形成されていることを見られる。Ｃ４領域を含む内側領域は、微細な周辺バンプ（Ｐｅｒｉｐｈｅｒａｌ  ｂｕｍｐ）、ＢＯＬ（Ｂｕｍｐ  ｏｎ  ｌｉｎｅ）、ＳＯＰ（Ｓｏｌｄｅｒ  ｏｎ  ｐａｄ）などの形態でＳＲオープニングをしている。ＰｏＰ領域には、Ｃ４領域のＳＯＰ大きさより大きいＳＲオープニングをしている。パッケージングを進行する時は、Ｃ４領域のチップ取り付け（Ｃｈｉｐ  ａｔｔａｃｈｉｎｇ）とＰｏＰ領域のパッケージ取り付けを各々行う。この場合、アンダーフィル（Ｕｎｄｅｒｆｉｌｌ）フローの特性が異なり、Ｃ４領域のＳＲ表面エネルギとＰｏＰ領域のＳＲ表面エネルギとを異ならせる必要がある。また、Ｃ４領域においてアンダーフィルフローを効果よくするためには、内層に至るまでＳＲをオープニングする必要がなく、回路パターンであるＣｕ高さよりやや低い位にオープニングさせる必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国公開特許第１０-２００８-００９２７８３号公報（２００８年１０月１６日公開）
【特許文献２】韓国登録特許第１０-０８１５３６１号公報（２００８年３月１９日公告）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図２ａ〜図２ｆは各々、従来のソルダレジスト形成方法を概略的に示す図面である。従来の方式によって、２ステップのソルダレジスト（ＳＲ）３１を形成する場合（図２ａ〜図２ｄ参照）、Ｃ４領域のＳＲ表面エネルギとＰｏＰ領域のＳＲ表面エネルギとを異ならせることが難しく、Ｃｕパターン間３５にＳＲを適切に満たすことは難しい。工程途中で、プラズマ処理などを挿入してＳＲ表面エネルギを異ならせることができても、Ｃｕパターン間３５にＳＲを満たす事を解決しなければならない。
【０００５】
本発明は上記の問題点に鑑みて成されたものであって、内側のチップ実装領域と外郭の上部パッケージ実装領域との表面粗さを異ならせる、ソルダレジスト形成方法及びパッケージ用基板を提供することに、その目的がある。
【課題を解決するための手段】
【０００６】
上記目的を解決するために、本発明の一実施形態によれば、上部パッケージが実装される外郭のＰＯＰパッド及び内部チップが実装される内側のチップパッドを含む回路パターンが形成された基板上に、一次にソルダレジストを塗布、露光及び現像し、ＰＯＰパッドが形成された基板の外郭領域上のソルダレジストの外側部を除去し、チップパッドを含む内側回路パターンが形成された基板の内側領域上のソルダレジストの内側部を硬化させ、第１のソルダレジスト内側領域を形成するステップと、該第１のソルダレジスト内側領域に対してレーザアブレーション工程を行ってチップパッドの上面全体を露出させ、基板を露出させないプラグドＳＲ領域を形成するステップと、該プラグドＳＲ領域が形成された第１のソルダレジスト内側領域の表面に対してデスミア工程を行って表面粗さ（ｒｏｕｇｈｎｅｓｓ）を変化させるステップと、デスミア工程後、基板上に２次にソルダレジストを塗布、露光及び現像し、ＰＯＰパッドの縁部を覆う該２次塗布されたソルダレジスト領域を硬化させ、ＰＯＰパッドの内側領域及び第１のソルダレジスト内側領域上に該２次塗布された残存ソルダレジスト領域を除去して第２のソルダレジストＳＭＤ領域を形成するステップとを含むソルダレジスト形成方法が提供される。
【０００７】
一実施形態によれば、チップパッドを含む内側回路パターンは、チップパッドの周辺に形成されたバンプパッドをさらに含み、第１のソルダレジスト内側領域を形成するステップにて、チップパッド及びバンプパッドを含む内側回路パターンが形成された基板の内側領域上のソルダレジストの内側部を硬化させて第１のソルダレジスト内側領域を形成し、プラグドＳＲ領域を形成するステップにて、第１のソルダレジスト内側領域に対してレーザアブレーション工程を行ってチップパッド及びバンプパッドの上面全体を露出させ、基板を露出させないプラグドＳＲ領域を形成する。
【０００８】
また、一実施形態によれば、第１のソルダレジスト内側領域を形成するステップは、基板上に１次にソルダレジストを塗布するステップと、チップパッドを含む内側回路パターンが形成された基板の内側領域上の第１のソルダレジスト内側領域が硬化されるように１次露光するステップと、ＰＯＰパッドが形成された基板の外郭領域上のソルダレジストの外側部を除去し、第１のソルダレジスト内側領域が残るように１次現像及び硬化工程を行うステップとを含む。
【０００９】
また、一実施形態によれば、プラグドＳＲ領域を形成するステップでは、チップパッドの上面高さよりプラグドＳＲ領域の高さが低いように、プラグドＳＲ領域を形成する。
【００１０】
また、一実施形態によれば、第２のソルダレジストＳＭＤ領域を形成するステップは、デスミア工程後、基板上にソルダレジストを２次塗布するステップと、第１のソルダレジスト内側領域の縁部及びＰＯＰパッドの縁部を覆う第２のソルダレジストＳＭＤ領域が硬化されるように２次露光するステップと、ＰＯＰパッドの内側領域及び第１のソルダレジスト内側領域上に該２次塗布された残存ソルダレジスト領域を除去し、第２のソルダレジストＳＭＤ領域が残るように２次現像及び硬化工程を行うステップとを含む。
【００１１】
また、一実施形態によれば、第２のソルダレジストＳＭＤ領域を形成するステップは、第２のソルダレジストＳＭＤ領域の表面に対してデスミア工程を行って、第１のソルダレジスト内側領域の表面粗さと異なるように第２のソルダレジストＳＭＤ領域の表面粗さを改善するステップをさらに含む。
【００１２】
また、一実施形態によれば、ソルダレジストは、光硬化性樹脂、熱硬化性樹脂、光及び熱硬化性樹脂のうちのいずれか一つの材料から成る。
【００１３】
また、一実施形態によれば、ソルダレジストは、インクタイプまたはドライフィルムタイプである。
【００１４】
一実施形態によれば、１次塗布されるソルダレジストは、インクタイプであり、２次塗布されるソルダレジストは、ドライフィルムタイプである。
【００１５】
また、上記目的を解決するために、本発明の第２の実施形態によれば、基板と、基板上に形成され、上部パッケージが実装される外郭のＰＯＰパッド及び内部チップが実装される内側のチップパッドを含む回路パターンと、チップパッドを含む内側回路パターンが形成された基板の内側領域上に塗布され形成され、レーザアブレーションによってチップパッドの上面全体を露出させ、基板を露出させないプラグドＳＲ領域を含み、デスミア処理によって変化された表面粗さを有する第１のソルダレジスト内側領域と、第１のソルダレジスト内側領域の縁部及びＰＯＰパッドの縁部を覆うように形成され、第１のソルダレジスト内側領域上のプラグドＳＲ領域の表面粗さと表面粗さとを異にする第２のソルダレジストＳＭＤ領域とを含むパッケージ用基板が提供される。
【００１６】
一実施形態によれば、第１のソルダレジスト内側領域上のプラグドＳＲ領域の表面粗さは、第２のソルダレジストＳＭＤ領域の表面粗さより大きくなる。
【００１７】
また、一実施形態によれば、チップパッドを含む内側回路パターンは、チップパッドの周辺に形成されたバンプパッドをさらに含み、第１のソルダレジスト内側領域は、チップパッド及びバンプパッドを含む内側回路パターンが形成された基板の内側領域上に形成され、プラグドＳＲ領域は、チップパッド及びバンプパッドの上面全体を露出させ、基板を露出させないようにレーザアブレーションによって形成される。
【００１８】
また、一実施形態によれば、プラグドＳＲ領域の高さは、チップパッドの上面高さより低い。
【００１９】
また、一実施形態によれば、第２のソルダレジストＳＭＤ領域の高さは、第１のソルダレジスト内側領域の高さより高い。
【００２０】
また、一実施形態によれば、第１のソルダレジスト内側領域及び第２のソルダレジストＳＭＤ領域は、光硬化性樹脂、熱硬化性樹脂、光及び熱硬化性樹脂のうちのいずれか一つの材料から成る。
【発明の効果】
【００２１】
本発明の実施形態によれば、内側のチップ実装領域と外郭の上部パッケージ実装領域との表面粗さを異にすることができる。
【００２２】
また、内側のチップ実装領域のＳＲ表面エネルギとＰｏＰ領域のＳＲ表面エネルギとを異ならせると共に、内側のチップ実装領域の回路パターン間にソルダレジストを適切に満たすことができる。
【００２３】
また、本発明の多様な実施形態によって直接的に言及されなかった多様な効果が、本発明の実施形態による多様な構成から、当技術分野において通常の知識を持つ者によって導出されることは自明である。
【図面の簡単な説明】
【００２４】
【図１ａ】本発明の一実施形態によるソルダレジスト形成方法を概略的に示す図面である
【図１ｂ】本発明の一実施形態によるソルダレジスト形成方法を概略的に示す図面である
【図１ｃ】本発明の一実施形態によるソルダレジスト形成方法を概略的に示す図面である
【図１ｄ】本発明の一実施形態によるソルダレジスト形成方法を概略的に示す図面である
【図１ｅ】本発明の一実施形態によるソルダレジスト形成方法を概略的に示す図面である
【図１ｆ】本発明の一実施形態によるソルダレジスト形成方法を概略的に示す図面である
【図１ｇ】本発明の一実施形態によるソルダレジスト形成方法を概略的に示す図面である
【図２ａ】従来のソルダレジスト形成方法を概略的に示す図面である。
【図２ｂ】従来のソルダレジスト形成方法を概略的に示す図面である。
【図２ｃ】従来のソルダレジスト形成方法を概略的に示す図面である。
【図２ｄ】従来のソルダレジスト形成方法を概略的に示す図面である。
【図２ｅ】従来のソルダレジスト形成方法を概略的に示す図面である。
【図２ｆ】従来のソルダレジスト形成方法を概略的に示す図面である。
【発明を実施するための形態】
【００２５】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく、他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることがある。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００２６】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００２７】
図１ａ〜図１ｇは、本発明の一実施形態によるソルダレジスト形成方法を概略的に示す図面である。
図１ａ〜図１ｇに示すように、一実施形態によるソルダレジスト形成方法は、第１のソルダレジスト内側領域を形成するステップ（図１ａ〜図１ｃ参照）と、プラグドＳＲ領域を形成するステップ（図１ｄ参照）と、表面粗さを変化させるステップ（図１ｅ参照）と、第２のソルダレジストＳＭＤ領域を形成するステップ（図１ｆ及び図１ｇ参照）とを含む。
【００２８】
まず、図１ａ〜図１ｃを参照して、第１のソルダレジスト内側領域を形成するステップについて詳記する。第１のソルダレジスト内側領域を形成するステップでは、上部パッケージ（図示せず）が実装される外郭のＰＯＰパッド２１及び内部チップ（図示せず）が実装される内側のチップパッド２２を含む回路パターン２０が形成された基板１０上に、１次にソルダレジスト３０を塗布、露光及び現像する。例えば、基板１０上に形成された回路パターン２０は、ＰＯＰパッド２１及びチップパッド２２のだけでなくバンプパッド２３などをさらに含む。例えば、外郭のＰＯＰパッド２１上には、上部パッケージ（図示せず）に接続されるソルダボール（図示せず）が搭載され、上部パッケージ（図示せず）が設けられ、チップパッド２２上には、例えばフリップチップ方式でＩＣチップ（図示せず）が実装されるが、これに限定するものではない。詳しくは、示されていないが、基板１０内側に、例えばフリップチップ方式でチップパッド２２上にＩＣチップが実装され、基板１０外側に形成されたＰＯＰパッド２１上にソルダボールが搭載され、上部パッケージに接続される。ＰＯＰパッド２１上にソルダボールが搭載され、上部パッケージ（図示せず）が実装され、パッケージ−オン−パッケージ基板が形成される。
【００２９】
一実施形態によれば、１次塗布されるソルダレジスト３０は、光硬化性樹脂、熱硬化性樹脂、光及び熱硬化性樹脂のうちのいずれか一つの材料から成ってもよい。
【００３０】
また、一実施形態によれば、１次塗布されるソルダレジスト３０は、インクタイプまたはドライフィルムタイプであってもよい。例えば、１次塗布されるソルダレジスト３０はインクタイプであってもよい。
【００３１】
第１のソルダレジスト内側領域を形成するステップでは、ＰＯＰパッド２１が形成された基板１０の外郭領域上のソルダレジスト３０の外側部を除去し、チップパッド２２を含む内側回路パターン２０ａが形成された基板１０の内側領域上のソルダレジスト３０の内側部を硬化させ、第１のソルダレジスト内側領域３０'を形成する。
【００３２】
図１ａ〜図１ｃに示すように、一実施形態によれば、第１のソルダレジスト内側領域を形成するステップは、ソルダレジストの１次塗布ステップ（図１ａ参照）、１次露光ステップ（図１ｂ参照）及び１次現像及び硬化ステップ（図１ｃ参照）を含む。
【００３３】
図１ａのソルダレジストの１次塗布ステップでは、上部パッケージ（図示せず）が実装される外郭のＰＯＰパッド２１及び内部チップ（図示せず）が実装される内側のチップパッド２２を含む回路パターン２０が形成された基板１０上に、１次にソルダレジスト３０を塗布する。例えば、インクタイプのソルダレジスト３０が１次塗布される。
【００３４】
例えば、１次塗布されるソルダレジスト３０の厚さは１０μｍ以下で、これに限定するものではない。これによって、第１のソルダレジスト内側領域３０'の厚さが非常に小さいため、後述するプラグドＳＲ領域３０ａを形成するにレーザアブレーションを適用しやすくなる。
【００３５】
図１ｂの１次露光ステップでは、チップパッド２２を含む内側回路パターン２０ａが形成された基板１０の内側領域上の第１のソルダレジスト内側領域３０'が硬化されるように、１次に塗布されたソルダレジスト３０を露光する。特定波長の光、熱、または光及び熱を用いて所望のソルダレジスト領域３０を硬化させることができる。例えば、フォトレジストパターンをソルダレジスト３０上に形成し、第１のソルダレジスト内側領域３０'が硬化されるように露光する。
【００３６】
図１ｃの１次現像及び硬化ステップでは、ＰＯＰパッド２１が形成された基板１０の外郭領域上のソルダレジスト３０の外側部を除去し、第１のソルダレジスト内側領域３０'が残るように１次露光されたソルダレジスト３０を現像し硬化させる。例えば、現像溶液に１次露光された基板１０を入れ、ＰＯＰパッド２１が形成された基板１０の外郭領域上のソルダレジスト３０の外側部を除去し、現像後、乾燥させて、残存している第１のソルダレジスト内側領域３０'を硬化させる。
【００３７】
また、図１ａ〜図１ｃを参照して、さらに他の例について詳記する。一実施形態によれば、チップパッド２２を含む内側回路パターン２０ａは、チップパッド２２の周辺に形成されたバンプパッド２３をさらに含む。また、一実施形態によれば、内側回路パターン２０ａは、チップパッド２２及びバンプパッド２３外にその他パターン２４をさらに含む。例えば、その他パターン２４として、配線ラインなどが挙げられる。その他パターン２４は、ソルダレジストによって露出されない回路パターンであってもよい。
【００３８】
第１のソルダレジスト内側領域を形成するステップにおいて、チップパッド２２及びバンプパッド２３を含む内側回路パターン２０ａが形成された基板１０の内側領域上のソルダレジスト３０の内側部を硬化させ、第１のソルダレジスト内側領域３０'を形成する。
【００３９】
続いて、図１ｄを参照して、プラグドＳＲ領域を形成するステップについて詳記する。このプラグドＳＲ領域を形成するステップでは、現像後残った第１のソルダレジスト内側領域３０'にレーザアブレーション工程、例えばＬＤＡ（ｌａｓｅｒ  ｄｉｒｅｃｔ  ａｂｌａｔｉｏｎ）工程を行って、チップパッド２２の上面全体を露出させ、基板１０を露出させないプラグドＳＲ領域（ｐｌｕｇｇｅｄ  ｓｏｌｄｅｒ−ｒｅｓｉｓｔ  ａｒｅａ）３０ａを形成する。すなわち、プラグドＳＲ領域３０ａは、ＮＳＭＤ（ｎｏｎ  ｓｏｌｄｅｒ  ｍａｓｋ  ｄｅｆｉｎｅｄ）領域である。
【００４０】
例えば、第１のソルダレジスト内側領域３０'の厚さが非常に小さいため、レーザアブレーション、例えばＬＤＡを適用することによって、一般的な露光工法に比べてより小さい大きさの開口、すなわちプラグドＳＲ領域３０ａを形成する。
【００４１】
一実施形態によれば、内側回路パターン２０ａがチップパッド２２の周辺に形成されたバンプパッド２３をさらに含む場合に、プラグドＳＲ領域を形成するステップにおいてレーザアブレーション工程を行って、チップパッド２２及びバンプパッド２３の上面全体を露出させ、基板１０を露出させないプラグドＳＲ領域３０ａを形成する。
【００４２】
詳しくは、図１ｄに示すように、一実施形態によれば、プラグドＳＲ領域を形成するステップでは、チップパッド２２の上面高さよりプラグドＳＲ領域３０ａの高さが低いようにプラグドＳＲ領域３０ａを形成する。すなわち、内側回路パターン２０ａの周りに形成されたプラグドＳＲ領域３０ａの高さは、該当の内側回路パターン２０ａの高さより低く形成される。例えば、バンプパッド２３の周りに形成されたプラグドＳＲ領域３０ａの高さは、バンプパッド２３の高さより低く形成される。
【００４３】
続いて、図１ｅを参照して、表面粗さを変化させるステップについて詳記する。図１ｅに示すように、このステップでは、プラグドＳＲ領域３０ａが形成された第１のソルダレジスト内側領域３０'の表面にデスミア（Ｄｅｓｍｅａｒ）工程を行って、表面粗さ（ｓｕｒｆａｃｅ  ｒｏｕｇｈｎｅｓｓ）を変化させる。該デスミア処理工程によって、表面エネルギを高めることができる。これによって、第１のソルダレジスト内側領域３０'、例えばプラグドＳＲ領域３０ａの表面粗さが、後述する第２のソルダレジストＳＭＤ領域３０”の表面粗さと異になる。すなわち、第１のソルダレジスト内側領域３０'、例えばプラグドＳＲ領域３０ａの表面３０ｂ及び第２のソルダレジストＳＭＤ領域３０”の表面の表面エネルギ、接触角、新水性、疎水性などの特徴を異にすることができる。
【００４４】
続いて、図１ｆ及び１ｇを参照して、第２のソルダレジストＳＭＤ領域を形成するステップについて詳記する。この第２のソルダレジストＳＭＤ領域を形成するステップでは、第１のソルダレジスト内側領域３０'に対してデスミア工程を行った後、基板１０上にソルダレジスト３０を２次塗布、露光及び現像する。第１のソルダレジスト内側領域３０'及びオープンされた残りの基板１０の領域上にソルダレジスト３０を２次塗布した後、露光、現像する。
【００４５】
一実施形態によれば、２次塗布されるソルダレジスト３０は、光硬化性樹脂、熱硬化性樹脂、光及び熱硬化性樹脂のうちのいずれか一つの材料から成る。
【００４６】
また、一実施形態によれば、２次塗布されるソルダレジスト３０は、インクタイプまたはドライフィルムタイプであってもよい。例えば、１次塗布されるソルダレジスト３０はインクタイプで、２次塗布されるソルダレジスト３０はドライフィルムタイプである。
【００４７】
第２のソルダレジストＳＭＤ領域を形成するステップでは、ＰＯＰパッド２１の縁部を覆う該２次塗布されたソルダレジスト３０の領域を硬化させ、ＰＯＰパッド２１の内側領域及び第１のソルダレジスト内側領域３０'上に該２次塗布された残存ソルダレジスト３０の領域を除去し、第２のソルダレジストＳＭＤ領域３０”を形成する。
【００４８】
詳しくは、図１ｆ及び１ｇに示すように、第２のソルダレジストＳＭＤ領域を形成するステップは、ソルダレジストの２次塗布ステップ、２次露光ステップ（図１ｆ参照）及び２次現像及び硬化ステップ（図１ｇ参照）を含む。
【００４９】
ソルダレジストの２次塗布ステップでは、第１のソルダレジスト内側領域３０'に対するデスミア工程後、基板１０上にソルダレジスト３０を塗布する。例えば、ドライフィルムタイプのソルダレジスト３０を用いて第１のソルダレジスト内側領域３０'及びオープンされた残りの基板１０の領域上に２次塗布する。該２次塗布されるソルダレジスト３０の厚さは、例えば略２０〜２５μｍで、これに限定するものではない。
【００５０】
図１ｆの２次露光ステップでは、第１のソルダレジスト内側領域３０'の縁部及びＰＯＰパッド２１の縁部を覆う第２のソルダレジストＳＭＤ領域３０”が硬化されるように２次露光する。特定波長の光、熱、または光及び熱を用いて所望のソルダレジスト３０の領域を硬化させる。例えば、フォトレジストパターンを２次塗布されたソルダレジスト３０上に形成し、第２のソルダレジストＳＭＤ領域３０”が硬化されるように露光する。
【００５１】
続いて、図１ｇの２次現像及び経過ステップでは、ＰＯＰパッド２１の内側領域及び第１のソルダレジスト内側領域３０'上に該２次塗布された残存ソルダレジスト残存ソルダレジスト３０の領域を除去し、第２のソルダレジストＳＭＤ領域３０”が残るように２次現像及び硬化工程を行う。例えば、現像溶液に２次露光された基板１０をつけて、ＰＯＰパッド２１の内側領域及び第１のソルダレジスト内側領域３０'上に該２次塗布された残存ソルダレジスト３０の領域を除去し、現像後、乾燥し、残っている第２のソルダレジストＳＭＤ領域３０”を硬化させる。
【００５２】
また、示されていないが、一実施形態によれば、第２のソルダレジストＳＭＤ領域を形成するステップは、第２のソルダレジストＳＭＤ領域３０”の表面粗さを改善するステップをさらに含む。第２のソルダレジストＳＭＤ領域３０”の表面粗さを改善するステップでは、２次現像及び硬化された第２のソルダレジストＳＭＤ領域３０”の表面に対してデスミア工程を行って、第１のソルダレジスト内側領域３０'の表面粗さと異に、第２のソルダレジストＳＭＤ領域３０”の表面粗さを改善する。
【００５３】
続いて、図面を参照して、本発明の第２の実施形態によるパッケージ用基板について詳記する。前述の第１の実施形態によるソルダレジスト形成方法を参照し、重複する説明は省略することにする。
【００５４】
図１ｇは、本発明の一実施形態によるパッケージ用基板を概略的に示す図面である。
【００５５】
図１ｇに示すように、一実施形態によるパッケージ用基板は、上部パッケージ（図示せず）を実装するパッケージ−オン−パッケージ基板であってもよい。一実施形態によるパッケージ用基板は、基板１０、回路パターン２０、第１のソルダレジスト内側領域３０'及び第２のソルダレジストＳＭＤ領域３０”を含む。
【００５６】
基板１０上に、回路パターン２０が形成される。この回路パターン２０は、上部パッケージ（図示せず）が実装される外郭のＰＯＰパッド２１及び内部チップ（図示せず）が実装される内側のチップパッド２２を含む。外郭のＰＯＰパッド２１上には、上部パッケージに接続されるソルダボールが搭載され、上部パッケージ（図示せず）が設けられる。チップパッド２２上には、例えばフリップチップ方式でＩＣチップ（図示せず）が実装されるが、これに限定するものではない。ＰＯＰパッド２１上に上部パッケージ（図示せず）が実装され、パッケージ−オン−パッケージ基板が形成される。
【００５７】
また、一実施形態によれば、図１ｇに示すように、チップパッド２２を含む内側回路パターン２０ａは、チップパッド２２の周辺に形成されたバンプパッド２３をさらに含む。例えば、図１ｇに示すように、一実施形態によれば、内側回路パターン２０ａは、チップパッド２２及びバンプパッド２３の他に、配線ラインなど、その他パターンをさらに含んでもよい。
【００５８】
続いて、第１のソルダレジスト内側領域３０'について詳記する。この第１のソルダレジスト内側領域３０'は、チップパッド２２を含む内側回路パターン２０ａが形成された基板１０の内側領域上に塗布され形成される。例えば、ソルダレジスト３０を基板１０上に塗布または塗布した後、露光及び現像を行って、内側回路パターン２０ａが形成された基板１０の内側領域上に硬化された第１のソルダレジスト内側領域３０'を形成する。
【００５９】
例えば、一実施形態によれば、内側回路パターン２０ａがチップパッド２２の他にバンプパッド２３を含む場合、第１のソルダレジスト内側領域３０'は、チップパッド２２及びバンプパッド２３を含む内側回路パターン２０ａが形成された基板１０の内側領域上に形成される。
【００６０】
一実施形態によれば、光硬化性樹脂、熱硬化性樹脂、光及び熱硬化性樹脂のうちのいずれか一つのソルダレジスト３０を塗布した後、露光及び現像して、硬化された第１のソルダレジスト内側領域３０'を形成する。
【００６１】
続いて、図１ｇに示すように、第１のソルダレジスト内側領域３０'は、レーザアブレーションによってチップロパッド２２の上面全体を露出させ、基板１０を露出させないプラグドＳＲ領域３０ａを含む。すなわち、プラグドＳＲ領域３０ａは、ＮＳＭＤ（ｎｏｎ  ｓｏｌｄｅｒ  ｍａｓｋ  ｄｅｆｉｎｅｄ）領域である。例えば、チップパッド２２を露出させるプラグドＳＲ領域３０ａ上にＩＣチップ（図示せず）が取り付けられ、該チップパッド２２に、例えばフリップチップ方式で実装されるが、これに限定するものではない。
【００６２】
例えば、一実施形態によれば、チップパッド２２及びバンプパッド２３を含む内側回路パターン２０ａが形成された基板１０の内側領域上に、第１のソルダレジスト内側領域３０'が形成された場合、プラグドＳＲ領域３０ａは、チップパッド２２及びバンプパッド２３の上面全体を露出させ、基板１０を露出させないようにレーザアブレーションによって形成される。
【００６３】
チップパッド２２の周りに形成されたプラグドＳＲ領域３０ａは、例えば、略１００〜２００μｍの大きさまたは直径を有し、バンプパッド２３の周りに形成されたプラグドＳＲ領域３０ａは略４０μｍの大きさまたは直径を有するが、これに限定するものではない。後述する第２のソルダレジストＳＭＤ領域３０”間で露出するＰＯＰパッド２１の露出領域は、略２００〜３００μｍの大きさまたは直径を有する。
【００６４】
一実施形態によれば、プラグドＳＲ領域３０ａの高さは、チップパッド２２の上面高さより低い。すなわち、内側回路パターン２０ａの周りに形成されたプラグドＳＲ領域３０ａの高さは、該当の内側回路パターン２０ａの高さより低い。例えば、一実施形態によれば、バンプパッド２３の周りに形成されたプラグドＳＲ領域３０ａの高さは、バンプパッド２３の高さより低い。
【００６５】
また、プラグドＳＲ領域３０ａを含む第１のソルダレジスト内側領域３０'は、デスミア処理によって変化された表面粗さを有する。これによって、プラグドＳＲ領域３０ａを含む第１のソルダレジスト内側領域３０'は、次の第２のソルダレジストＳＭＤ領域３０”と異なる表面粗さを有するようになる。
【００６６】
例えば、一実施形態によれば、第１のソルダレジスト内側領域３０'上のプラグドＳＲ領域３０ａの表面粗さは、第２のソルダレジストＳＭＤ領域３０”の表面粗さより大きくなる。
【００６７】
次に、第２のソルダレジストＳＭＤ領域３０について詳記する。この第２のソルダレジストＳＭＤ領域３０”は、第１のソルダレジスト内側領域３０'の縁部及びＰＯＰパッド２１の縁部を覆うように形成される。例えば、ソルダレジスト３０を第１のソルダレジスト内側領域３０'及びオープンされた基板１０上に２次に塗布した後、露光及び現像を行って、第１のソルダレジスト内側領域３０'の縁部及びＰＯＰパッド２１の縁部を覆う硬化された第２のソルダレジストＳＭＤ領域３０”を形成する。例えば、第２のソルダレジストＳＭＤ領域３０”によって露出するＰＯＰパッド２１の領域には、上部パッケージに接続されるソルダボールが搭載され、上部パッケージ（図示せず）が設けられる。
【００６８】
一実施形態によれば、光硬化性樹脂、熱硬化性樹脂、光及び熱硬化性樹脂のうちのいずれか一つの材料のソルダレジスト３０を２次に塗布した後、露光及び現像して、第２のソルダレジストＳＭＤ領域３０”を形成する。
【００６９】
この第２のソルダレジストＳＭＤ領域３０”は、第１のソルダレジスト内側領域３０'上のプラグドＳＲ領域３０ａの表面粗さと異なる表面粗さを有する。
【００７０】
一実施形態によれば、第２のソルダレジストＳＭＤ領域３０”の高さは、第１のソルダレジスト内側領域３０'の高さより高い。
【００７１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７２】
１０  基板
２０  回路パターン
２０ａ  内側回路パターン
２１  ＰＯＰパッド
２２  チップパッド
２３  パンプパッド
３０  ソルダレジスト
３０'  第１のソルダレジスト内側領域
３０ａ  プラグドＳＲ領域
３０ｂ  デスミア処理された表面
３０”第２のソルダレジストＳＭＤ領域
【図１ａ】
2014045195.tif 000003
【図１ｂ】
2014045195.tif 000004
【図１ｃ】
2014045195.tif 000005
【図１ｄ】
2014045195.tif 000006
【図１ｅ】
2014045195.tif 000007
【図１ｆ】
2014045195.tif 000008
【図１ｇ】
2014045195.tif 000009
【図２ａ】
2014045195.tif 000010
【図２ｂ】
2014045195.tif 000011
【図２ｃ】
2014045195.tif 000012
【図２ｄ】
2014045195.tif 000013
【図２ｅ】
2014045195.tif 000014
【図２ｆ】
2014045195.tif 000015