(57)【要約】【課題】  各画像処理部で要求される処理データ量に適応して、各画像処理部へ供給するクロックの周波数を個別に切替えて、画像処理部全体として省電力を図る。【解決手段】    入力されるクロックに基づいて設定された画像処理を行う複数の画像処理部を直列に接続して一連の画像処理を行う画像処理装置において、最初の画像処理部で処理される処理データ量を基準として、後続する画像処理部で処理される処理データ量との比率を求める（Ｓ５０３）。そして、各画像処理部で予定される処理速度と算出された処理データ量の比とから個別に割り出される異なる周波数の各クロックを各画像処理部に入力することを特徴とする。【選択図】  図５
2014045406.tif 000002
【特許請求の範囲】
【請求項１】
入力されるクロックに基づいて設定された画像処理を行う複数の画像処理部を直列に接続して一連の画像処理を行う画像処理装置であって、
最初の画像処理部で処理される処理データ量を基準として、後続する画像処理部で処理される処理データ量との比率を求める算出手段と、
各画像処理部で予定される処理速度と算出された処理データ量の比とから個別に割り出される異なる周波数の各クロックを各画像処理部に入力するクロック手段と、
を備えることを特徴とする画像処理装置。
【請求項２】
入力されるクロックに基づいて設定された画像処理を行う複数の画像処理部を直列に接続して一連の画像処理を行う画像処理装置であって、
最初の画像処理部で処理される処理データ量を基準として、後続する画像処理部で処理される処理データ量との比率を求める算出手段と、
各画像処理部で予定される処理速度と算出された処理データ量の比とから、最も周波数の高いクロックを入力すべき画像処理部を特定する特定手段と、
特定された画像処理部に入力すべきクロックの周波数を基準として、後続の各画像処理部に入力すべきクロックの周波数を決定する決定手段と、
決定された周波数のクロックを生成して各画像処理部に入力するクロック手段と、
を備えることを特徴とする画像処理装置。
【請求項３】
各画像処理部へ決定されたクロックの周波数に応じた電位の電源を個別に供給する電源生成手段を備えることを特徴とする請求項１または２記載の画像処理装置。
【請求項４】
入力されるクロックに基づいて設定された画像処理を行う複数の画像処理部を直列に接続して一連の画像処理を行う画像処理装置の制御方法であって、
最初の画像処理部で処理される処理データ量を基準として、後続する画像処理部で処理される処理データ量との比率を求める算出工程と、
各画像処理部で予定される処理速度と算出された処理データ量の比とから個別に割り出される異なる周波数の各クロックを各画像処理部にクロック手段から入力するクロック入力工程と、
を備えることを特徴とする画像処理装置の制御方法。
【請求項５】
入力されるクロックに基づいて設定された画像処理を行う複数の画像処理部を直列に接続して一連の画像処理を行う画像処理装置の制御方法であって、
最初の画像処理部で処理される処理データ量を基準として、後続する画像処理部で処理される処理データ量との比率を求める算出工程と、
各画像処理部で予定される処理速度と算出された処理データ量の比とから、最も周波数の高いクロックを入力すべき画像処理部を特定する特定工程と、
特定された画像処理部に入力すべきクロックの周波数を基準として、後続の各画像処理部に入力すべきクロックの周波数を決定する決定工程と、
決定された周波数のクロックを生成して各画像処理部にクロック手段から入力するクロック入力工程と、
を備えることを特徴とする画像処理装置の制御方法。
【請求項６】
請求項４または５に記載の画像処理装置の制御方法をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、省電力制御を行う画像形成装置、画像形成装置の制御方法、及びプログラムに関するものである。
【背景技術】
【０００２】
一般に画像処理装置は、多様な処理内容に対応するため複数の画像処理機能を有する。各画像処理機能の実装形態としてはプロセッサを用いて画像処理プログラムにより実行する形態、各画像処理機能を論理回路で構成しそれらを直列に接続することにより実行する形態がある。高速処理が要求される分野では後者が必要である。例えば、特許文献１では読取装置から出力された画像データが画像処理装置内に直列に配して構成された複数の画像処理部を通して処理され得る構成が開示されている。
【０００３】
また、従来技術において動作中の画像処理回路の消費電力を低減するために画像処理部に供給するクロックを画像データのフォーマットに基づいて、より低い周波数へ切り替えて省電力を行うものが開示されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２２５２７０号公報
【特許文献２】特許第３９４５３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように複数の画像処理部を直列に接続することにより一度に複数の画像処理を施す画像処理装置について以下の課題が有る。
【０００６】
各画像処理部が処理するデータ量は画像処理の内容に依存し、処理の内容によっては各画像処理部の処理データ量には偏りが生じる。各画像処理部がデータを処理する速度は固定なので一部の画像処理部が律速（ボトルネック）となることがある。各処理部はパイプライン処理をするので一部が律速となるとそれ以外の画像処理部は本来の処理速度より遅い処理速度に抑えられる。
上記律速部以外の画像処理部は速度が低下するが消費電力は同じ割合で低下しない。なぜならば処理するデータ数が減ってもリーク電力とクロックツリーを駆動する電力は減らないからである。
【０００７】
本発明は、上記の課題を解決するためになされたもので、本発明の目的は、複数の画像処理部を直列に接続して画像処理を行う場合でも、各画像処理部で要求される処理データ量に適応して、各画像処理部へ供給するクロックの周波数を個別に切替えて、画像処理部全体として省電力を図ることができる仕組みを提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成する本発明の画像処理装置は以下に示す構成を備える。
入力されるクロックに基づいて設定された画像処理を行う複数の画像処理部を直列に接続して一連の画像処理を行う画像処理装置であって、最初の画像処理部で処理される処理データ量を基準として、後続する画像処理部で処理される処理データ量との比率を求める算出手段と、各画像処理部で予定される処理速度と算出された処理データ量の比とから個別に割り出される異なる周波数の各クロックを各画像処理部に入力するクロック手段と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、複数の画像処理部を直列に接続して画像処理を行う場合でも、各画像処理部で要求される処理データ量に適応して、各画像処理部へ供給するクロックの周波数を個別に切替えて、画像処理部全体として省電力を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態を示す画像処理装置の構成を説明するブロック図である。
【図２】図１に示した編集用画像処理部の内部構成図を示す。
【図３】図２に示したクロック生成部の詳細を示すブロック図である。
【図４】画像処理装置の動作を説明するタイミングチャートである。
【図５】画像処理装置の制御方法を説明するフローチャートである。
【図６】画像処理のパラメータと設定周波数との関係を示す図である。
【図７】画像処理部間の詳細な信号接続状態を示すブロック図である。
【図８】図７に示した動作を説明するタイミングチャートである。
【図９】編集用画像処理部の詳細構成を説明するブロック図である。
【発明を実施するための形態】
【００１１】
次に本発明を実施するための最良の形態について図面を参照して説明する。
＜システム構成の説明＞
〔第１実施形態〕
図１は、本実施形態を示す画像処理装置の構成を説明するブロック図である。
【００１２】
図１において、画像形成装置１３０は、原稿を光学的に読み取り画像データを得る読取部１４０、得られた画像データを加工するとともに装置全体を制御するコントローラ部１００、加工されたデータをプリンタ用紙に印刷する印刷部１１７を有する。また画像形成装置１３０は、イーサネット（登録商標）規格でＬＡＮ１１４と接続可能なＬＡＮインターフェース１２０とＦＡＸ回線１１５に接続可能なＦＡＸインターフェース１１０を有する。
【００１３】
コントローラ部１００において、１０１はＣＰＵで、ＲＯＭ１０３またはＨＤＤ１１２に記憶されるソフトウェアプログラムを実行し、画像形成装置１３０全体の制御を行う。ＲＯＭ１０３には主にＯＳ（オペレーションシステム）を起動するためのプログラムが格納されている。ＨＤＤ１１２にはＯＳとＯＳ上で実行される印刷、コピー等のアプリケーションプログラムが格納されている。
【００１４】
１１１はＳＤＲＡＭでＣＰＵ１０１が画像形成装置１３０全体を制御する際に、一時的なデータを格納するワークエリアとして使用される。また、ＣＰＵ１０１が装置全体を制御するためのＯＳ、アプリケーションプログラムもＨＤＤ１１２からＳＤＲＡＭ１１１へロードされてＳＤＲＡＭ１１１上で実行される。
【００１５】
１０９はパネルで、装置の状態を表示するとともに操作者の命令を受け付けるタッチパネル、入力キーなどから構成される。１０６はパネル制御部で、ＳＤＲＡＭ１１１上に予め形成された表示画像をパネル１０９の表示部に表示する。また、パネル制御部１０６は、パネル１０９に配置された入力キーとタッチパネルの状態を取得してＣＰＵ１０１へ伝達する。
【００１６】
１０４はプリンタ制御部で、ＣＰＵ１０１からの命令に従って印刷部１１７の動作制御と状態取得を行う。１１６はスキャナ制御部で、ＣＰＵ１０１からの命令に従ってスキャナ１４０の動作制御と状態取得を行う。
【００１７】
１０８はプリンタ画像処理部で、ＳＤＲＡＭ１１１またはＨＤＤ１１２にＣＰＵ１０１が予め用意した画像データに印刷用の色空間に変換し、２値化などの画像処理を施し印刷部１１７へ処理後のデータを送出する。
【００１８】
１１３はスキャナ画像処理部で、読取部１４０によって生成された読取画像データに対して非線形補正、色空間補正等を施し正規なデータに変換しＳＤＲＡＭ１１１またはＨＤＤ１１２に送信する画像処理部である。
【００１９】
編集用画像処理部１１９は、縮小印刷時のページ割り当て処理、ＦＡＸ送受信時の画像処理、ＬＡＮ１１４への画像送信時の画像処理、印刷前のプレビュー画像生成処理などを行う画像処理部である。元データおよび処理済みデータの場所はＳＤＲＡＭ１１１またはＨＤＤ１１２である。本編集用画像処理部の詳細は後述する。
【００２０】
ＬＡＮコントローラ１０７は、ＬＡＮインターフェース１２０を制御し本装置が印刷するデータを受信しＳＤＲＡＭ１１１へ格納する。また、ＳＤＲＡＭ１１１またはＨＤＤ１１２に格納去られた画像データをＬＡＮ１１４へ送信する。
【００２１】
ＦＡＸコントローラ１０４は、ＦＡＸインターフェース１１０を制御しＳＤＲＡＭ１１１に格納された画像データをＦＡＸ回線へ送信する。また、ＦＡＸ受信時は、ＦＡＸ回線１１５から受信した画像データをＳＤＲＡＭ１１１へ格納する。
【００２２】
以上に説明した画像処理装置において、プリンタ画像処理部１０８とスキャナ画像処理部１１３または編集用画像処理部１１９はそれぞれ内部に複数の画像処理部を有し入力された画像データをパイプライン的に処理する。本発明はそのような複数の画像処理部からなる画像処理ブロックに適応可能である。本実施形態では、編集用画像処理部１１９に本発明を実施した例を説明する。
【００２３】
図２は、図１に示した編集用画像処理部１１９の内部構成図を示す。本例は、入力されるクロックに基づいて設定された画像処理を行う複数の画像処理部を直列に接続して一連の画像処理を行う画像処理装置例に対応する。本実施形態では、ＣＰＵ１０１が最初の画像処理部２１１で処理される処理データ量を基準として、後続する画像処理部２１２、２１３で処理される処理データ量との比率を求める算出処理を行う。また、各画像処理部で予定される処理速度とＣＰＵ１０１が算出した処理データ量の比とから個別に割り出される異なる周波数の各クロックを各画像処理部に入力するクロック生成部２２０を備える。
なお、各画像処理部で予定される処理速度と算出された処理データ量の比とから、最も周波数の高いクロックを入力すべき画像処理部を特定する処理と、特定された画像処理部に入力すべきクロックの周波数を基準として、後続の各画像処理部に入力すべきクロックの周波数を決定する決定処理をＣＰＵ１０１が後述するフローチャートに従い実行する構成を備える。
図２において、２０１はリードＤＭＡＣで、システムバス１２８を介してＳＤＲＡＭ１１１に対してシーケンシャルなリードアクセスを自律的に発行しＳＤＲＡＭ１１１に格納済の画像データを後段の処理部へ供給する。ＳＤＲＡＭ１１１上の読み取りアドレス、転送データ量などはＣＰＵ１０１によって予めＤＭＡＣ２０１に設定される。
２１１は画像処理部で、予めＣＰＵ１０１によって設定された設定情報により解像度変換処理を行う。設定情報は、入力データタイプ、入力画像サイズ、変倍率からなる。
２１２は画像処理部であり予めＣＰＵ１０１によって設定された設定情報により色変換処理を行う。設定情報は、入力データタイプ、出力データタイプ、入力画像サイズからなる。２１３は画像処理部で、予めＣＰＵ１０１によって設定された設定情報により２値化処理を行う。設定情報は、入力データタイプ、２値化処理タイプからなる。
【００２４】
２０５はライトＤＭＡＣで、システムバス１２８を介してＳＤＲＡＭ１１１に対してシーケンシャルなライトアクセスを自律的に発行し画像処理後の画像データをＳＤＲＡＭ１１１へ格納する。ＳＤＲＡＭ１１１上の書き込みアドレス、転送データ量などはＣＰＵ１０１によって予めＤＭＡＣ２０５に設定される。
【００２５】
リードＤＭＡＣ２０１からライトＤＭＡＣ２０５までのパスにおいて各画像処理部及びＤＭＡＣの間はバッファ２４０、バッファ２４１、バッファ２４２、バッファ２４３により接続される。これらのバッファは局所的な転送速度の変化を緩衝するためと動作周波数の異なる回路間でデータを損失なく転送するために用意される。詳細は後述する。
【００２６】
クロック制御部２１０は、画像処理部２１１、画像処理部２１２、画像処理部２１３に設定された設定情報の内、処理データ量に関する情報を入力とし各画像処理部２１１〜２１３へ供給するクロックの周波数を決定しクロック生成部２２０に周波数情報を出力する。クロック制御部２１０は、小規模のＣＰＵで実現可能である。クロック生成部２２０は、各画像処理部２１１〜２１３で予定される処理速度とＣＰＵ１０１が算出した処理データ量の比とから個別に割り出される異なる周波数の各クロックを各画像処理部２１１〜２１３に入力するクロック入力処理を行う。
【００２７】
クロック生成部２２０は、システムクロックを入力としクロック制御部２１０から与えられる周波数指定情報に従って所定のクロック３３１〜３３３を対応する画像処理部２１１、画像処理部２１２、画像処理部２１３に出力する。図1において不図示であるがシステムクロックはコントローラ部１００全体の動作クロックであり本実施形態では１００ＭＨｚとする。
図３は、図２に示したクロック生成部２２０の詳細を示すブロック図である。
図３において、本実施形態ではシステムクロック以外のクロックをＡＮＤゲート３１１、ＡＮＤゲート３１２、ＡＮＤゲート３１３で間引くことにより生成する。
【００２８】
例えば２５ＭＨｚのクロックを画像処理部２１２へ供給したいとする。その場合クロック制御部３２２は、２５ＭＨｚを指定する信号をマスク生成回路３０２へ与える。マスク生成回路３０２は、２５ＭＨｚを指定する信号を入力されたときに、図４に示すタイミングチャートに示すマスクＭ３２２を出力する。なお、マスクＭ３２２はシステムクロック１００ＭＨｚを入力としその４サイクルごとに一つのマスク信号を出力する論理回路である。当業者であれば容易に設計できるものなので説明は省略する。
【００２９】
なお、図２の編集用画像処理部１１９内において、クロックの入力が明示的に示されていない画像処理部２１１、画像処理部２１２、画像処理部２１３以外のブロックはシステムクロックが入力され動作する。以上のように構成された編集用画像処理部１１９において、本発明を適応したときの画像処理ジョブの制御フローを図５に示す。
【００３０】
図４は、本実施形態を示す画像処理装置の動作を説明するタイミングチャートである。ここで、図４の（ａ）はＧ３ＦＡＸ送信のためのタイミングを示し、図４の（ｂ）はＧ４ＦＡＸ送信のためのタイミングを示す。
図５は、本実施形態を示す画像処理装置の制御方法を説明するフローチャートである。ここで、図５の（ａ）に示す各ステップは、ＣＰＵ１０１がＲＯＭ１０３に記憶される制御プログラムを実行することで実現される。また、図５の（ｂ）の示す各ステップは、クロック制御部２１０内のＣＰＵが内部メモリに記憶された制御プログラムを実行することで実現される。本例では、画像処理ジョブとしてはＧ３ＦＡＸ送信用の画像処理とする。すなわちＧ３ＦＡＸ送信用の画像を得るために４００ｄｐｉ、ＲＧＢのカラー多値画像データからモノクロ２値データに変換するような画像処理を想定する。
【００３１】
まず、元画像データがＨＤＤ１１２に格納されていれば、ＣＰＵ１０１は、元画像データをＨＤＤ１１２からＳＤＲＡＭ１１１へ転送する（Ｓ５１１）。続いて、ＣＰＵ１０１は、画像処理のためのパラメータを画像処理部２１１、画像処理部２１２、画像処理部２１３のそれぞれのレジスタにセットする（Ｓ５１２）。設定パラメータは、図６の（ａ）に示すテーブルＴＡＢ１の１列目に示す。すなわち、画像処理部Ａとしては、例えば２００ｄｐｉの画像を得るためにｘ方向、ｙ方向ともに５０％の変倍を施し、画像処理部ＢでＲＧＢ多値カラーを単色多値に変換し、画像処理部Ｃで誤差拡散に依る２値化処理を施すためのパラメータ設定を行う。
次に、ＣＰＵ１０１はクロック制御部２１０内の図示しないパラメータセット終了フラグをセットする（Ｓ５１３）。
【００３２】
一方、クロック制御部２１０は、Ｓ５０１で、ＣＰＵ１０１セットするパラメータセット終了フラグを監視して、当該フラグがセットされることを待っている。ここで、パラメータセット終了フラグがセットされたことを確認したら、Ｓ５０２へ移行し該パラメータセット終了フラグを次のジョブのためにクリアする。
【００３３】
Ｓ５０３で、クロック制御部２１０は、各画像処理のパラメータの内データの増減に関するものから各画像処理部２１１〜２１３の処理データ量の比を検出する。すなわち、画像処理部２１１の処理データ量を「１」とすると、画像処理部２１１で縦と横とについてそれぞれ１／２変倍がなされるので、画像処理部２１１の処理データ量を「１」とすると、画像処理部２１２の処理量は１／４となる。
また、画像処理部２１２は、３色（Ｒ、Ｇ，Ｂ）から単色のみの出力となるので、画像処理部２１１の処理データ量を「１」とすると、画像処理部２１３の処理データ量は１／１２となる（図６の（ａ）のテーブルＴＡＢ１の２列目参照）。
【００３４】
次に、クロック制御部２１０は、処理データ量の比と各画像処理部の既知の処理速度から少なくとも一つの律速となる処理部を検出する（Ｓ５０４）。
まず、既知の処理速度は、図６の（ａ）のテーブルＴＡＢ１の３列目に示す。単位データを処理するためのサイクル数は列１の値を列２の値で割れば良いので、結果は画像処理部２１１が１サイクル、画像処理部２１２が１／４サイクル、画像処理部２１３が１／６サイクルとなる（図６の（ａ）のテーブルＴＡＢ１の４列目）。従って、画像処理部２１１が最もサイクルを消費するので律速部と判断する（図６の（ａ）のテーブルＴＡＢ１の５列目）。
【００３５】
次に、Ｓ５０５で、クロック制御部２１０は、律速となる処理部を最高周波数として、他の画像処理部に供給するクロックの周波数を算出する（図６の（ａ）のテーブルＴＡＢ１の６列目）。すなわち画像処理部２１１をシステムクロックと等しい１００ＭＨｚとし、画像処理部２１２と画像処理部２１３の周波数を、図６の（ａ）のテーブルＴＡＢ４の割り合いに合わせて、５ＭＨｚ、１６．７ＭＨｚに決定する。
【００３６】
次に、Ｓ５０６で、クロック制御部２１０は、算出されたクロック周波数を示す信号をクロック生成部２２０内のマスク生成回路３０１、マスク生成回路３０２、マスク生成回路３０３へ出力する。マスク生成回路３０１から３０３は入力信号に対して対応するマスク信号であるマスクＭ３２１、マスクＭ３２２、マスクＭ３２３（図４のタイミングチャート、図１参照）を生成する。
【００３７】
これにより、図４の（ａ）に示すように、マスクＭ３２１は、常にハイレベルなので、クロック３３１は１００ＭＨｚのままであり、一方、マスクＭ３２２は４サイクルに３サイクルがロウレベルとしてシステムクロックをマスクするので、疑似２５ＭＨｚのクロック３２２を画像処理部２１２に出力する。また、マスクＭ３２３は、６サイクルに５サイクルがロウレベルとしてシステムクロックをマスクするので、１６．７ＭＨｚのクロック３３３を画像処理部２１３に出力する。
次に、クロック制御部２１０は、クロック制御部２１０内部に配置された不図示の周波数設定完了フラグをセットして（Ｓ５０７）、フローの先頭に戻り次のジョブを待機する。
【００３８】
一方、ＣＰＵ１０１は、クロック制御部２１０内の画像処理パラメータセット終了フラグをセットした後（Ｓ５１３）、Ｓ５１４で、リードＤＭＡＣ２０１、ライトＤＭＡＣ２０５のパラメータ設定を行う（Ｓ５１４）。そして、ＣＰＵ１０１は、該周波数設定完了フラグをポーリングし（Ｓ５１５）、該フラグのセットを確認後、初期化のため該フラグをクリアして（Ｓ５１６）、リードＤＭＡＣ２０１、ライトＤＭＡＣ２０５を起動する（Ｓ５１７）。そして、ライトＤＭＡＣ２０５が終了をＣＰＵ１０１が検知したら（Ｓ５１８）、画像処理のジョブを終了する。
これにより、各画像処理部で要求される処理データ量に適応して、各画像処理部へ供給するクロックの周波数を個別に切替えて、画像処理部全体として省電力を図ることができる。
ここで本発明が多様な画像処理設定に対応して周波数の設定ができることを説明するため、Ｇ４ＦＡＸ送信用の画像を生成するジョブを例に差分を説明する。図６のフローにおいて元画像としては同じく４００ｄｐｉのＲＧＢカラー多値画像データとする。
【００３９】
画像処理部２１１、画像処理部２１２、画像処理部２１３への設定（Ｓ５１２）は、図６の（ｂ）の１列目に示す。すなわちＧ４ＦＡＸ送信のため４００ｄｐｉの２値モノクロ画像が必要なので画像処理部２１１は等倍設定、画像処理部２１２はＲＧＢ多値入力のモノクロ多値出力設定、画像処理２１３は誤差拡散に依るモノクロ２値変換のパラメータをセットする。
【００４０】
各画像処理部２１１から２１３の処理速度は、テーブルＴＡＢ１と等しい（図６の（ｂ）の３列目）。単位データを処理するためのサイクル数は列１の値を列２の値で割ればよく結果は画像処理部２１１が１サイクル、画像処理部２１２が１サイクル、画像処理部２１３が２／３サイクルとなる（図６の（ｂ）の４列目）。従って画像処理部Ａ２１１と画像処理部Ｂ２１２が最もサイクルを消費するので律速部と判断する（図６の（ｂ）の５列目）。
【００４１】
次に、クロック制御部２１０は、律速となる処理部を最高周波数として他の画像処理部に供給するクロックの周波数を算出する（図６の（ｂ）の６列目）。すなわち画像処理部２１１と画像処理部２１２をシステムクロックと等しい１００ＭＨｚとし、画像処理部の周波数を図６の（ｂ）の列４の割り合いに合わせて６６．７ＭＨｚと決定する。
【００４２】
次に、クロック制御部２１０は、算出されたクロック周波数を示す信号をクロック生成部２２０内のマスク生成回路３０１、マスク生成回路３０２、マスク生成回路３０３へ出力する。マスク生成回路３０１から３０３は入力信号に対して対応するマスク信号であるマスクＭ３２１、マスクＭ３２２、マスクＭ３２３（図４の（ｂ）のタイミングチャート参照）を生成する。
【００４３】
マスクＭ３２１、マスクＭ３２２は常にハイレベルなのでクロック３３１、クロック３３２は１００ＭＨｚのままであり、一方、マスクＭ３２３は３サイクルに１サイクルがロウレベルとしてシステムクロックをマスクするので６６．７ＭＨｚのクロック３３３を出力する。
以上本発明を適用した画像処理部の制御フローを説明したが、周波数の異なるブロック間のデータをバッファを介して損失なく転送する方法について説明する。
【００４４】
図７は、図１に示した編集用画像処理部１１９内の画像処理部２１２と画像処理部２１３間の詳細な信号接続状態を示すブロック図である。本例では、データはシステムクロックで動作するバッファ２４２を介して転送される。
従って１００ＭＨｚ未満の周波数で動作するブロックから１００ＭＨｚで動作するブロックへのデータ転送と、１００ＭＨｚで動作するブロックから１００ＭＨｚ未満の周波数で動作するブロックへデータを転送ができれば良い。
【００４５】
データのハンドシェークはＶＡＬＩＤ信号、ＲＥＡＤＹ信号によりなされる。データ送信側は、有効データの出力をＶＡＬＩＤ信号で示し、受信側は受信可能であることをＲＥＡＤＹ信号で示す。双方ともに自身が出力するＶＡＬＩＤまたはＲＥＡＤＹと相手側から入力するＲＥＡＤＹまたはＶＡＬＩＤ信号が自身に入力されたクロックの立ち上がり時にともにハイであればデータが転送されると判断する。
【００４６】
低周波数側から出力されるＶＡＬＩＤ信号またはＲＥＡＤＹ信号は高周波数側で誤って複数回サンプリングされないようにする必要が有る。従って、画像処理部２１２から出力されるＶＡＬＩＤ＿Ｂ信号はＡＮＤゲート７０２によってマスクされたmasked_ＶＡＬＩＤ＿Ｂとしてバッファ２４２へ入力される。
同様に画像処理部２１３から出力されるＲＥＡＤＹ＿Ｃ信号はＡＮＤゲート７０３によってマスクされたmasked_ＲＥＡＤＹ＿Ｃとしてバッファ２４２へ入力される。
【００４７】
図８は、図７に示した動作を説明するタイミングチャートである。
図８の（ａ）にタイミングチャートでは、２５ＭＨｚで動作する画像処理部２１２と１００ＭＨｚで動作するバッファ２４２間の信号波形を示す。送信側の画像処理部２１２はサイクル２から有効データの出力を開始しサイクル８で受信側のバッファ２４２がＲＥＡＤＹ＿ｂｕｆｆｅｒ２４２を返すのでサイクル９で転送条件成立を検出しサイクル１０のクロックでデータ出力を完了する。
【００４８】
受信側のバッファ２４２はサイクル８で受信用意ができＲＥＡＤＹ＿ｂｕｆｆｅｒ２４２を出力するがＶＡＬＩＤ＿Ｂがマスクされ条件が成立しないので直ぐ受信はしない。サイクル９でｍａｓｋｅｄ＿ＶＡＬＩＤ＿Ｂが有効になるのでサイクル１０のシステムクロックで受信を完了する。
【００４９】
図８の（ｂ）に示すタイミングチャートでは、１００ＭＨｚで動作するバッファ２４２と１６．７ＭＨｚで動作する画像処理部２１３間の信号波形を示す。受信側の画像処理部Ｃ２１３はサイクル２で受信用意ができ送信側のバッファ２４２はサイクル３から有効データの出力を開始するがＲＥＡＤＹ＿Ｃがマスクされ条件が成立しないので直ぐ送信はしない。サイクル７でＲＥＡＤＹ＿ｂｕｆｆｅｒ２４２が有効になりサイクルのシステムクロックで送信を完了する。
【００５０】
受信側の画像処理部２１３はサイクル２で受信用意ができＲＥＡＤＹ＿Ｃの出力を開始し、サイクル３でＶＡＬＩＤ＿ｂｕｆｆｅｒ２４２が有効になるので次のサンプリングポイントのサイクル８で受信を完了する。
【００５１】
上記の実施形態では画像処理部へ供給する動作周波数を低減させることにより省電力を行う例を説明した。一般に、ある周波数で動作する回路においてより低い周波数で動作せる場合は動作電圧を元の電圧より下げることが可能である。従って、各画像処理部ごとに電源を分離しそれぞれ電源電圧を個別制御可能に構成することによりさらなる省電力効果を得ることができる。
【００５２】
図９は、図１に示した編集用画像処理部１１９の詳細構成を説明するブロック図である。本例と、図２に示した構成との差分は、可変電圧生成部２９０でありクロック制御部２１０から出力される動作周波数を示す信号に応じて各画像処理部動作可能な最低電圧を各画像処理部へ供給するものである。
本実施形態では、各画像処理部へ決定されたクロックの周波数に応じた電位の電源を個別に供給する電源生成手段として、可変電圧生成部２９０を備える。
【００５３】
本発明の各工程は、ネットワーク又は各種記憶媒体を介して取得したソフトウエア（プログラム）をパソコン（コンピュータ）等の処理装置（ＣＰＵ、プロセッサ）にて実行することでも実現できる。
【００５４】
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形（各実施形態の有機的な組合せを含む）が可能であり、それらを本発明の範囲から除外するものではない。
【符号の説明】
【００５５】
１０１  ＣＰＵ
１０２  ＲＯＭ
１１９  編集用画像処理部
【図１】
2014045406.tif 000003
【図２】
2014045406.tif 000004
【図３】
2014045406.tif 000005
【図４】
2014045406.tif 000006
【図５】
2014045406.tif 000007
【図６】
2014045406.tif 000008
【図７】
2014045406.tif 000009
【図８】
2014045406.tif 000010
【図９】
2014045406.tif 000011