(57)【要約】【課題】活性領域を拡大することが可能な半導体装置を提供する。【解決手段】実施形態の半導体装置１は、耐圧領域Ｂの絶縁膜４上に形成されたＮ型半導体層５ａとＰ型半導体層５ｂとが交互に隣接配置されてなる過電圧保護ダイオード５を備え、過電圧保護ダイオード５は、絶縁膜４の上面の角部に配置され、角部から半導体基板２の中央部に向けて延在している。
2018061178.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、前記主電流が流れる活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記耐圧領域の絶縁膜上に形成されたＮ型半導体層とＰ型半導体層とが交互に隣接配置されてなる過電圧保護ダイオードと、
を備え、
前記過電圧保護ダイオードは、前記半導体基板上に形成された前記絶縁膜の上面の角部に配置され、前記角部から前記半導体基板の中央部に向けて延在していることを特徴とする半導体装置。
【請求項２】
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が一定であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｎ型半導体層および前記Ｐ型半導体層が、平面視して弧状または多段状に形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて長くなっていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記過電圧保護ダイオードが、平面視して台形状または弧状に形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて短くなることを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて薄くなることを特徴とする請求項４に記載の半導体装置。
【請求項８】
前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて低くなることを特徴とする請求項４に記載の半導体装置。
【請求項９】
前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していることを特徴とする請求項４に記載の半導体装置。
【請求項１０】
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて短くなることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記過電圧保護ダイオードが、平面視して弧状または多段状に形成されていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて長くなることを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて厚くなることを特徴とする請求項１０に記載の半導体装置。
【請求項１４】
前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて高くなることを特徴とする請求項１０に記載の半導体装置。
【請求項１５】
前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していることを特徴とする請求項１０に記載の半導体装置。
【請求項１６】
前記絶縁膜には前記過電圧保護ダイオードの延在方向と直交する方向に延びる溝部が設けられており、前記Ｐ型半導体層および前記Ｎ型半導体層の一方が前記溝部の底面に形成され、前記Ｐ型半導体層および前記Ｎ型半導体層の他方が前記溝部の斜面に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１７】
前記絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された１本または複数本の導体部をさらに備えることを特徴とする請求項１に記載の半導体装置。
【請求項１８】
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む拡散層を少なくとも１つ以上備え、
前記Ｎ型半導体層と前記Ｐ型半導体層の境界は、平面視して前記拡散層の外側の境界に沿っていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、より詳しくは、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有し、過電圧保護ダイオードが設けられた半導体装置に関する。
【背景技術】
【０００２】
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（ＭＯＳ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）など、いわゆるＭＯＳ構造を有する半導体装置が知られている。このようなＭＯＳ型半導体装置では、直列接続されたツェナーダイオードにより構成される過電圧保護ダイオードが過電圧保護対策として用いられる。具体的には、この過電圧保護ダイオードは、Ｎ型半導体層とＰ型半導体層とが交互に隣接配置されたものとして構成されている。ＩＧＢＴの場合、コレクタ端子とゲート端子との間や、ゲート端子とエミッタ端子との間に過電圧保護ダイオードが設けられる。【０００３】
従来の半導体装置１００では、半導体基板１２０の上面には、主電流が流れる活性領域Ａと、この活性領域Ａを取り囲む耐圧領域Ｂとが設けられている。そして、過電圧保護ダイオード１５０は、図１４に示されるように、半導体基板１２０の辺部から中央部に向けて突出するように設けられている。また、半導体基板１２０の周縁部には、耐圧領域の表面電位を安定化させるために、導電性の材料からなる導体部（フィールドプレート）１６０，１７０，１８０，１９０が設けられている。これら導体部１６０，１７０，１８０，１９０が過電圧保護ダイオード１５０の所定の部位に接続するために、図１４に示すように接続領域Ｂｃが存在する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開公報ＷＯ２０１４／１４２３３１号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように従来の過電圧保護ダイオード１５０は半導体基板１２０の辺部から中央部に向けて突出するように設けられている。このため、接続領域Ｂｃが大きく、活性領域Ａがその分だけ狭くなるという課題があった。【０００６】
そこで、本発明は、活性領域を拡大することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、
半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、前記主電流が流れる活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記耐圧領域の絶縁膜上に形成されたＮ型半導体層とＰ型半導体層とが交互に隣接配置されてなる過電圧保護ダイオードと、
を備え、
前記過電圧保護ダイオードは、前記半導体基板上に形成された前記絶縁膜の上面の角部に配置され、前記角部から前記半導体基板の中央部に向けて延在していることを特徴とする。【０００８】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が一定であってもよい。【０００９】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層が、平面視して弧状または多段状に形成されていてもよい。【００１０】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて長くなっていてもよい。【００１１】
また、前記半導体装置において、
前記過電圧保護ダイオードが、平面視して台形状または弧状に形成されていてもよい。【００１２】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて短くなるようにしてもよい。【００１３】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて薄くなるようにしてもよい。【００１４】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて低くなるようにしてもよい。【００１５】
また、前記半導体装置において、
前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していてもよい。【００１６】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて短くなるようにしてもよい。【００１７】
また、前記半導体装置において、
前記過電圧保護ダイオードが、平面視して弧状または多段状に形成されていてもよい。【００１８】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて長くなるようにしてもよい。  
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて厚くなるようにしてもよい。【００１９】
また、前記半導体装置において、
前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて高くなるようにしてもよい。【００２０】
また、前記半導体装置において、
前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していてもよい。【００２１】
また、前記半導体装置において、
前記絶縁膜には前記過電圧保護ダイオードの延在方向と直交する方向に延びる溝部が設けられており、前記Ｐ型半導体層および前記Ｎ型半導体層の一方が前記溝部の底面に形成され、前記Ｐ型半導体層および前記Ｎ型半導体層の他方が前記溝部の斜面に形成されているようにしてもよい。【００２２】
また、前記半導体装置において、
前記絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された１本または複数本の導体部をさらに備えてもよい。【００２３】
また、前記半導体装置において、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む拡散層を少なくとも１つ以上備え、
前記Ｎ型半導体層と前記Ｐ型半導体層の境界は、平面視して前記拡散層の外側の境界に沿うようにしてもよい。
【発明の効果】
【００２４】
本発明において、過電圧保護ダイオードは、半導体基板上に形成された絶縁膜の上面の角部に配置され、この角部から半導体基板の中央部に向けて延在している。これにより、本発明によれば、活性領域を拡大することができる。
【図面の簡単な説明】
【００２５】
【図１】第１の実施形態に係る半導体装置１の平面図である。
【図２】図１のＩ−Ｉ線に沿う断面図である。
【図３】図１のＩＩ−ＩＩ線に沿う断面図である。
【図４Ａ】第１の実施形態の変形例に係る半導体装置１Ａの平面図である。
【図４Ｂ】第１の実施形態の変形例に係る半導体装置１Ａ’の平面図である。
【図５】第１の実施形態の変形例に係る半導体装置１Ｂの平面図である。
【図６】第２の実施形態に係る半導体装置１Ｃの平面図である。
【図７】第２の実施形態に係る過電圧保護ダイオードの詳細構成を説明するための平面図である。
【図８】側辺がステップ状の過電圧保護ダイオードの平面図である。
【図９】第２の実施形態の変形例に係る半導体装置１Ｄの平面図である。
【図１０】第３の実施形態に係る半導体装置１Ｅの平面図である。
【図１１】第３の実施形態に係る過電圧保護ダイオードの詳細構成を説明するための平面図である。
【図１２】第３の実施形態の変形例に係る半導体装置１Ｆの平面図である。
【図１３】絶縁膜４に溝部４ａが設けられた構成を有する半導体装置の一部断面図である。
【図１４】従来の半導体装置１００の平面図である。
【図１５】第１の実施形態に係る半導体装置１と従来の半導体装置１００との間で接続領域Ｂｃの面積を比較するための平面図である。
【図１６】第３の実施形態の別の変形例に係る過電圧保護ダイオード５の平面図である。
【図１７】第３の実施形態のさらに別の変形例に係る過電圧保護ダイオード５の平面図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照しつつ本発明の実施形態に係る半導体装置について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付している。また、各図のうち半導体装置の平面図においては、導体部６，７，８，９の形状や、導体部６，７，８，９と過電圧保護ダイオード５との接続関係は模式的に図示されており、実際のものと異なる場合がある。
【００２７】
（第１の実施形態）
図１〜図３を参照して、本発明の第１の実施形態に係る半導体装置１について説明する。なお、図１は、半導体装置１の平面図であるが、絶縁膜１５、表面保護膜１６、エミッタ電極２１、ゲート電極２２、ストッパ電極２４は図示していない。
【００２８】
第１の実施形態に係る半導体装置１は、ＩＧＢＴであり、半導体基板２の上面２ａ（一方の主面）と下面２ｂ（他方の主面）との間に主電流が流れる。なお、半導体基板２は、本実施形態ではシリコン基板である。ただし、本発明はこれに限るものではなく、その他の半導体基板（例えばＳｉＣ基板、ＧａＮ基板等）であってもよい。また、半導体基板２の導電型は、本実施形態ではＮ型であるが、これに限定されない。本実施形態では、半導体基板２は、平面視で略正方形であるがこれに限らない。半導体基板２は、平面視で長方形や、その他角部を有する形状であってもよい。
【００２９】
図１に示すように、半導体基板２の上面２ａには、主電流が流れる活性領域Ａと、この活性領域Ａを取り囲む耐圧領域Ｂとが設けられている。耐圧領域Ｂは、半導体基板２の周縁部を含む。ここで、「周縁部」とは、半導体基板２の側面を含む、半導体基板２の周縁部分のことである。
【００３０】
図１〜図３に示すように、半導体装置１は、Ｐ型の拡散層３と、絶縁膜４と、過電圧保護ダイオード５と、導体部６，７，８，９と、Ｐ型のコレクタ領域１２と、Ｎ型の拡散領域１３と、Ｎ型のストッパ領域１４と、エミッタ電極２１と、ゲート電極２２と、コレクタ電極２３と、ストッパ電極２４とを備えている。なお、半導体基板２の上面２ａには、ゲートパット（図示せず）が設けられる。
【００３１】
拡散層３は、耐圧領域Ｂの上面２ａに選択的に形成されており、活性領域Ａを取り囲んでいる。この拡散層３は、Ｐ型ベース領域とも呼ばれる。なお、図１の境界Ｐ１とＰ２で囲まれた領域がＰ型ベース領域である。ここで、境界Ｐ１は拡散層３と周辺半導体領域１０間のｐｎ接合の境界であり、境界Ｐ２は活性領域Ａと耐圧領域Ｂの境界である。周辺半導体領域１０は、拡散層３の外側に位置するＮ型の半導体領域である。
【００３２】
なお、半導体装置１には、高耐圧化のために、拡散層３を取り囲むように設けられたＰ型の拡散層（ガードリング）をさらに備えてもよい。このガードリングは、耐圧領域Ｂの上面２ａに選択的に形成される。また、ガードリングの本数は、１本に限らず、２本以上であってもよい。
【００３３】
拡散層３およびガードリングの不純物濃度は、例えば１×１０１４ｃｍ−３〜１×１０１９ｃｍ−３である。拡散層３およびガードリングの深さは、例えば２μｍ〜１０μｍである。また、周辺半導体領域１０の不純物濃度は、例えば１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３である。
【００３４】
絶縁膜４は、図２に示すように、拡散層３上、および周辺半導体領域１０上に形成されている。この絶縁膜４は、例えばフィールド酸化膜である。本実施形態では、絶縁膜４はシリコン酸化膜（ＳｉＯ２膜）であり、その厚さは、例えば２００ｎｍ〜２０００ｎｍである。
【００３５】
過電圧保護ダイオード５は、複数のツェナーダイオードが直列接続されたものである。具体的には、この過電圧保護ダイオード５は、Ｎ型半導体層５ａとＰ型半導体層５ｂとが交互に隣接配置されたものとして構成されている。Ｎ型半導体層５ａおよびＰ型半導体層５ｂは、図２に示すように、耐圧領域Ｂの絶縁膜４上に形成されている。Ｎ型半導体層５ａおよびＰ型半導体層５ｂはそれぞれ、Ｎ型不純物（リン等）が導入されたポリシリコン層およびＰ型不純物（ボロン等）が導入されたポリシリコン層である。本実施形態では、過電圧保護ダイオード５は、ＩＧＢＴのコレクタ・ゲート間の過電圧保護ダイオードであるが、ＩＧＢＴのゲート・エミッタ間の過電圧保護ダイオードであってもよい。
【００３６】
過電圧保護ダイオード５は、図１に示すように、平面視して略長方形状に形成されている。この長方形状は、過電圧保護ダイオード５の破壊耐量を確保できるように長方形の幅等が決められている。
【００３７】
上記のように第１の実施形態に係る過電圧保護ダイオード５では、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が一定である。本願において、（Ｎ型またはＰ型の）半導体層の「横幅」とは、半導体層の、過電圧保護ダイオード５の延在方向と直交する方向の長さのことである。
【００３８】
図１に示すように、過電圧保護ダイオード５は、半導体基板２上に形成された絶縁膜４の上面の角部に配置され、当該角部から半導体基板２の中央部に向けて延在している。これにより、接続領域Ｂｃの面積を削減し、活性領域を拡大することができる。ここで、接続領域Ｂｃは、図１に示すように、導体部６，７，８，９が過電圧保護ダイオード５に接続するために、互いの間隔が幅広に設定された領域である。
【００３９】
導体部６，７，８，９は、絶縁膜４上に耐圧領域Ｂに沿って活性領域Ａを取り囲むように形成され、図１に示すように、過電圧保護ダイオード５の所定の部位にそれぞれ電気的に接続されている。すなわち、導体部６，７，８，９は各々の所要の電圧に基づいて過電圧保護ダイオード５の半導体層（Ｎ型半導体層５ａまたはＰ型半導体層５ｂ）に電気的に接続されている。なお、接続先の半導体層は、導体部と同じ導電型の半導体層である。導体部は、連続する２以上の半導体層に跨がって接続されてもよい。
【００４０】
本実施形態では、導体部６，７，８，９は、互いに平行に配置されており、例えばポリシリコンまたはアルミニウム等の導電性材料からなる。図３に示すように、導体部６，７は、絶縁膜４を介して拡散層３の上方に配置されており、導体部８，９は、絶縁膜４を介して周辺半導体領域１０の上方に配置されている。なお、導体部の本数は４本に限るものではなく、任意の本数でよい（１〜３本でも５本以上でもよい）。
【００４１】
拡散領域１３は、図２に示すように、拡散層３中に形成されたＮ型の半導体領域である。この拡散領域１３上にエミッタ電極２１が形成されている。なお、拡散領域１３の不純物濃度は、例えば１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３である。
【００４２】
Ｎ型のストッパ領域１４は、半導体基板２の側端における上面２ａに形成されている。ストッパ領域１４の不純物濃度は周辺半導体領域１０よりも高い。ストッパ領域１４上に、ストッパ電極２４が形成されている。このストッパ電極２４は、過電圧保護ダイオード５の他端（図２では右端）に電気的に接続されている。
【００４３】
ゲート電極２２は、絶縁膜４を介して拡散層３の上方に設けられている。このゲート電極２２は、本実施形態では、過電圧保護ダイオード５上に形成されている。より詳しくは、図２に示すように、ゲート電極２２は過電圧保護ダイオード５の活性領域Ａ側の一端（図２では左端）に電気的に接続されている。
【００４４】
Ｐ型のコレクタ領域１２は、半導体基板２の下面２ｂに形成されている。このコレクタ領域１２の不純物濃度は、例えば１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３である。図２に示すように、コレクタ領域１２上にコレクタ電極２３が形成されている。なお、コレクタ領域１２に隣接してＮ型のバッファ領域１１が設けられてもよい。このバッファ領域１１の不純物濃度は、例えば１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３である。
【００４５】
また、図２に示すように、半導体装置１は、過電圧保護ダイオード５を被覆する絶縁膜１５と、半導体装置１の上面２ａ側全体を被覆する表面保護膜１６とをさらに備えている。絶縁膜１５は例えばＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜であり、表面保護膜１６は例えばポリイミド膜またはシリコン窒化膜である。
【００４６】
上記のように、本実施形態に係る半導体装置１では、過電圧保護ダイオード５は、半導体基板２上に形成された絶縁膜４の角部に配置されている。そして、過電圧保護ダイオード５は、当該角部から半導体基板２の中央部に向けて延在するように設けられている。このように過電圧保護ダイオード５を角部に、半導体基板２の辺に対して斜めに配置することにより、活性領域Ａを拡大することができる。図１５に示すように、半導体装置１によれば、接続領域Ｂｃの面積が従来の半導体装置１００に比べて大幅に削減される。
【００４７】
さらに、本実施形態に係る半導体装置１では、過電圧保護ダイオード５は、半導体基板２の中心に対して略対称に形成されている。このため、周辺半導体領域１０に拡散層３を取り囲むガードリングを設ける場合において半導体装置１の耐圧設計を容易に行うことができる。
【００４８】
なお、ＩＧＢＴの構成は上記の半導体装置１に限らない。例えば、変形例に係る半導体装置は、Ｐ型のコレクタ領域１２に代えてＮ型のドレイン領域を有し、かつ、このドレイン領域とショットキー障壁を形成するコレクタ電極２３を有するものであってもよい。この場合、コレクタ電極２３は、白金、モリブデン等からなるバリアメタルからなる。
【００４９】
また、半導体装置１の各半導体領域の導電型は上記したものと逆であってもよい。すなわち、拡散層３がＮ型、周辺半導体領域１０がＰ型であってもよい。また、導体部６，７，８，９は、所要の信頼性等に応じて適宜省略することが可能である。
【００５０】
（第１の実施形態の変形例）
Ｎ型半導体層５ａおよびＰ型半導体層５ｂの平面形状は長方形に限らない。図４Ａは、第１の実施形態の変形例１に係る半導体装置１Ａの平面図を示している。図４Ｂは、第１の実施形態の変形例１’に係る半導体装置１Ａ’の平面図を示している。図５は、第１の実施形態の変形例２に係る半導体装置１Ｂの平面図を示している。半導体装置１Ａでは、図４Ａに示すように、Ｎ型半導体層５ａおよびＰ型半導体層５ｂが、平面視して三段状に形成されている。なお、Ｎ型半導体層５ａおよびＰ型半導体層５ｂは、図４Ｂに示すように平面視して二段状（角部側に凸のＬ字状）に形成されてもよいし、あるいは四段状以上に形成されてもよい。このように、Ｎ型半導体層５ａおよびＰ型半導体層５ｂは平面視して多段状に形成されてよい。
【００５１】
半導体装置１Ｂでは、Ｎ型半導体層５ａおよびＰ型半導体層５ｂが、平面視して角部側に凸の弧状に形成されている。このような半導体装置１Ａ，１Ｂによっても、半導体装置１と同様の作用効果を得ることができる。さらに、半導体装置１Ｂの場合は、各半導体層５ａ，５ｂが弧状であるため、過電圧保護ダイオード５に印加された電圧が局所的に集中することを防止できる。
【００５２】
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置１Ｃについて説明する。第２の実施形態と第１の実施形態との相違点の一つは、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が中央部にいくにつれて長くなる点である。以下、第１の実施形態との相違点を中心に第２の実施形態について説明する。
【００５３】
第２の実施形態に係る半導体装置１Ｃでは、図６に示すように、過電圧保護ダイオード５は平面視して台形状に形成されている。より詳しくは、過電圧保護ダイオード５は、平面視して、活性領域Ａ側の辺の方が半導体基板２の角部側の辺よりも長い台形状に形成されている。すなわち、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が中央部にいくにつれて長くなっている。これにより、第１の実施形態では存在した接続領域Ｂｃが無くなり、活性領域Ａをさらに拡大することができる。
【００５４】
図７を参照して、第２の実施形態における過電圧保護ダイオード５の、より好ましい構成について説明する。図７に示すように、Ｎ型半導体層５ａは、縦幅が半導体基板２の中央部にいくにつれて短くなるように構成されている。本願において、（Ｎ型またはＰ型の）半導体層の「縦幅」とは、半導体層の、過電圧保護ダイオード５の延在方向の長さのことである。換言すれば、横幅の短い半導体層５ａ，５ｂについては縦幅を長くする。これにより、縦断面積の小さい半導体層ほど縦幅が長くなるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
【００５５】
なお、半導体層の縦幅を増やすことにより過電圧保護ダイオード５の抵抗が増えるため、図７に示すようにキャリア濃度が比較的高いＮ型半導体層５ａについて上記構成をとることが望ましいが、本発明はこれに限られない。すなわち、Ｐ型半導体層５ｂについて、中央部にいくにつれて縦幅が短くなるように構成してもよいし、あるいは、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの両方について、中央部にいくにつれて縦幅が短くなるように構成してもよい。
【００５６】
過電圧保護ダイオード５の破壊耐量を確保するために、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの層厚（本実施形態では、ポリシリコン層の厚み）が半導体基板２の中央部にいくにつれて薄くなるようにしてもよい。換言すれば、横幅の狭い半導体層５ａ，５ｂについては厚みを厚くする。これにより、横幅の狭い半導体層５ａ，５ｂについて縦断面積が確保されるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
【００５７】
過電圧保護ダイオード５の破壊耐量を確保するために、Ｎ型半導体層５ａおよびＰ型半導体層５ｂのキャリア濃度（電子濃度、正孔濃度）が半導体基板２の中央部にいくにつれて低くなるようにしてもよい。換言すれば、横幅の狭い半導体層５ａ，５ｂについてはキャリア濃度を高くする。これにより、横幅の狭い（すなわち、縦断面積の小さい）半導体層５ａ，５ｂについて抵抗が低く抑えられるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
【００５８】
上述した半導体層の縦幅、層厚およびキャリア濃度の制御を任意に組み合わせて過電圧保護ダイオード５の破壊耐量を確保してもよい。
【００５９】
なお、過電圧保護ダイオード５が図７に示すような、側辺５ｓを有する台形状の場合、半導体装置１Ｃに逆バイアスを印加した状態において、ベベル形状の側辺５ｓに合わせて空乏層が広がることでパンチスルーが発生するおそれがある。ここで、逆バイアスを印加した状態とは、コレクタ電極２３が高電位（例えば直流電源の正極）に接続され、エミッタ電極２１が低電位（例えばアース）に接続され、ゲート電極２２にＩＧＢＴがオンしない程度の低電圧が印加された状態のことである。
【００６０】
そこで、図８に示すように、過電圧保護ダイオード５の側辺５ｓはステップ状に形成され、過電圧保護ダイオード５の延在方向の側面Ｓ１と、Ｎ型半導体層５ａおよびＰ型半導体層５ｂ間の境界Ｓ２とがほぼ直交するようにしてもよい。これにより、逆バイアスを印加した状態において、空乏層が境界Ｓ２から上下に均等に拡がり、空乏層のいびつな広がりが防止される。その結果、パンチスルーの発生が抑制され、過電圧保護ダイオード５の耐圧（すなわち、ツェナー電圧）の変動を抑制することができる。
【００６１】
また、過電圧保護ダイオード５の平面形状は、台形状に限るものではない。例えば、図９に示す半導体装置１Ｄのように、過電圧保護ダイオード５は平面視して弧状に形成されてもよい。この場合、過電圧保護ダイオード５に印加された電圧が局所的に集中することを防止できる。その他、過電圧保護ダイオード５は、複数箇所で折り曲げられた多段形状に形成されてもよい。
【００６２】
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置１Ｅについて説明する。第３の実施形態と第１の実施形態との相違点の一つは、第２の実施形態とは逆に、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が中央部にいくにつれて短くなる点である。以下、第１の実施形態との相違点を中心に第３の実施形態について説明する。
【００６３】
第３の実施形態に係る半導体装置１Ｅでは、図１０に示すように、過電圧保護ダイオード５は平面視して弧状に形成されている。より詳しくは、過電圧保護ダイオード５は、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの横幅が中央部にいくにつれて短くなっている。これにより、第１の実施形態では存在した接続領域Ｂｃが無くなり、活性領域Ａをさらに拡大することができる。さらに、各半導体層５ａ，５ｂが弧状であるため、過電圧保護ダイオード５に印加された電圧が局所的に集中することを防止できる。
【００６４】
図１１を参照して、第３の実施形態における過電圧保護ダイオード５の、より好ましい構成について説明する。図１１に示すように、Ｎ型半導体層５ａは、縦幅が半導体基板２の中央部にいくにつれて長くなるように構成されている。換言すれば、横幅（弧の長さ）の短い半導体層５ａ，５ｂについては縦幅を長くする。これにより、縦断面積の小さい半導体層ほど縦幅が長くなるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、複数のツェナーダイオードが直列接続された過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
【００６５】
なお、半導体層の縦幅を増やすことにより過電圧保護ダイオード５の抵抗が増えるため、図１１に示すようにキャリア濃度が比較的高いＮ型半導体層５ａについて上記構成をとることが望ましいが、本発明はこれに限られない。すなわち、Ｐ型半導体層５ｂについて、中央部にいくにつれて縦幅が長くなるように構成してもよいし、あるいは、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの両方について、中央部にいくにつれて縦幅が長くなるように構成してもよい。
【００６６】
過電圧保護ダイオード５の破壊耐量を確保するために、Ｎ型半導体層５ａおよびＰ型半導体層５ｂの層厚（本実施形態では、ポリシリコン層の厚み）が半導体基板２の中央部にいくにつれて厚くなるようにしてもよい。換言すれば、横幅の狭い半導体層５ａ，５ｂについては厚みを厚くする。これにより、横幅の狭い半導体層５ａ，５ｂについて縦断面積が確保されるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
【００６７】
過電圧保護ダイオード５の破壊耐量を確保するために、Ｎ型半導体層５ａおよびＰ型半導体層５ｂのキャリア濃度（電子濃度、正孔濃度）が半導体基板２の中央部にいくにつれて高くなるようにしてもよい。換言すれば、横幅の狭い半導体層５ａ，５ｂについてはキャリア濃度を高くする。これにより、横幅の狭い（すなわち、縦断面積の小さい）半導体層５ａ，５ｂについて抵抗が低く抑えられるため、過電圧保護ダイオード５の破壊耐量を十分に確保することができる。その結果、過電圧保護ダイオード５が降伏したときに永久破壊に到ることを防止できる。
【００６８】
上述した半導体層の縦幅、層厚およびキャリア濃度の制御を任意に組み合わせて過電圧保護ダイオード５の破壊耐量を確保してもよい。
【００６９】
なお、第３の実施形態に係る過電圧保護ダイオード５は、弧状に限らない。例えば、図１２に示す半導体装置１Ｆのように、過電圧保護ダイオード５は平面視して、複数箇所で折り曲げられた多段状に形成されていてもよい。図１２において過電圧保護ダイオード５は２箇所で折り曲げられた三段折れ形状であるが、これに限らず、３箇所以上で折り曲げられた四段以上の折れ形状であってもよい。
【００７０】
また、過電圧保護ダイオード５は平面視して台形状に形成されていてもよい。より詳しくは、過電圧保護ダイオード５は、平面視して、活性領域Ａ側の辺の方が半導体基板２の角部側の辺よりも短い台形状に形成されていてもよい。
【００７１】
また、図１６に示すように、第３の実施形態に係る過電圧保護ダイオード５を扇型の形状にしてもよい。
【００７２】
さらに、図１７に示すように、第２の実施形態において図８を参照して説明したのと同様に、過電圧保護ダイオード５の側辺をステップ状にしてもよい。これにより、逆バイアスを印加した状態において空乏層のいびつな広がりが防止される結果、パンチスルーの発生が抑制されて過電圧保護ダイオード５の耐圧変動を抑制することができる
以上、本発明に係る３つの実施形態について説明した。図７および図１１を参照して説明したように半導体層の縦幅を長くする場合があるが、このような場合、図１３に示すように、絶縁膜４に溝部４ａを形成し、この溝部４ａの斜面を利用してもよい。これにより、過電圧保護ダイオード５の占める平面積を低減することができる。
【００７３】
より詳しくは、図１３に示すように、絶縁膜４には、過電圧保護ダイオード５の延在方向と直交する方向（横方向）に延びる溝部４ａが設けられている。そして、Ｎ型半導体層５ａが溝部４ａの底面４ａ１に形成され、Ｐ型半導体層５ｂが溝部４ａの斜面４ａ２に形成されている。Ｎ型半導体層５ａは溝部４ａ間における絶縁膜４上にも設けられている。Ｐ型半導体層５ｂは、Ｎ型半導体層５ａよりキャリア濃度が低く、Ｎ型半導体層５ａよりも縦幅が必要であるため、溝部４ａの斜面４ａ２に配置されることが好ましい。なお、Ｎ型半導体層５ａとＰ型半導体層５ｂは入れ替えてもよい。すなわち、Ｎ型半導体層５ａを溝部４ａの斜面４ａ２に形成し、Ｐ型半導体層５ｂを溝部４ａの底面４ａ１および溝部４ａ間における絶縁膜４上に形成してもよい。また、溝部４ａの斜面にＮ型またはＰ型の半導体層を設ける構成は、上記いずれの過電圧保護ダイオード５にも適用可能である。
【００７４】
なお、上記のように本発明に係る過電圧保護ダイオードは様々な平面形状をとり得るが、いずれの平面形状をとるにしても、上述の平面図（図１、４、５、６、９、１０および１２）に示すように、Ｎ型半導体層５ａとＰ型半導体層５ｂの境界が、平面視して拡散層３の外側の境界（すなわち境界Ｐ１）に沿っていることが好ましい。これにより、過電圧保護ダイオードに印加された電圧が局所的に集中することを緩和することができる。例えば図５に示すように、Ｎ型半導体層５ａとＰ型半導体層５ｂの境界（円弧状の線）が境界Ｐ１および／または境界Ｐ２と同じ形状であることが好ましい。また、Ｎ型半導体層５ａとＰ型半導体層５ｂの境界がストッパ電極２４等の耐圧部の境界に沿うようにしてもよい。また、拡散層３を取り囲むように少なくとも１つ以上のＰ型の拡散層（ガードリング）が設けられている場合は、Ｎ型半導体層５ａとＰ型半導体層５ｂの境界は当該拡散層の外側の境界に沿っていることが好ましい。
【００７５】
上記実施形態の説明では、半導体装置がＩＧＢＴの場合について説明したが、本発明はこれに限るものではなく、縦型ＭＯＳＦＥＴ等、ＭＯＳ構造を有する他の半導体装置に適用することも可能である。
【００７６】
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
【符号の説明】
【００７７】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ  半導体装置
２  半導体基板
２ａ  上面
２ｂ  下面
３  拡散層
４  絶縁膜
４ａ  溝部
４ａ１  （溝部の）底面
４ａ２  （溝部の）斜面
５  過電圧保護ダイオード
５ａ  Ｎ型半導体層
５ｂ  Ｐ型半導体層
５ｓ  側辺
６，７，８，９  導体部
１０  周辺半導体領域
１１  バッファ領域
１２  コレクタ領域
１３  拡散領域
１４  ストッパ領域
１５  絶縁膜
１６  表面保護膜
２１  エミッタ電極
２２  ゲート電極
２３  コレクタ電極
２４  ストッパ電極
１００  半導体装置
１２０  半導体基板
１５０  過電圧保護ダイオード
１６０，１７０，１８０，１９０  導体部
Ａ  活性領域
Ｂ  耐圧領域
Ｂｃ  接続領域
Ｐ１，Ｐ２  （拡散層３の）境界
Ｓ１  （過電圧保護ダイオード５の）側面
Ｓ２  （Ｎ型半導体層５ａとＰ型半導体層５ｂの）境界
【図１】
2018061178.tif 000003
【図２】
2018061178.tif 000004
【図３】
2018061178.tif 000005
【図４Ａ】
2018061178.tif 000006
【図４Ｂ】
2018061178.tif 000007
【図５】
2018061178.tif 000008
【図６】
2018061178.tif 000009
【図７】
2018061178.tif 000010
【図８】
2018061178.tif 000011
【図９】
2018061178.tif 000012
【図１０】
2018061178.tif 000013
【図１１】
2018061178.tif 000014
【図１２】
2018061178.tif 000015
【図１３】
2018061178.tif 000016
【図１４】
2018061178.tif 000017
【図１５】
2018061178.tif 000018
【図１６】
2018061178.tif 000019
【図１７】
2018061178.tif 000020
【手続補正書】
【提出日】平成29年8月2日(2017.8.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、前記主電流が流れる活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記耐圧領域の絶縁膜上に形成されたＮ型半導体層とＰ型半導体層とが交互に隣接配置されてなる過電圧保護ダイオードと、
前記絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された１本または複数本の導体部と、
を備え、
前記過電圧保護ダイオードは、前記半導体基板上に形成された前記絶縁膜の上面の角部に配置され、前記角部から前記半導体基板の中央部に向けて延在していることを特徴とする半導体装置。
【請求項２】
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が一定であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｎ型半導体層および前記Ｐ型半導体層が、平面視して弧状または多段状に形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて長くなっていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記過電圧保護ダイオードが、平面視して台形状または弧状に形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて短くなることを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて薄くなることを特徴とする請求項４に記載の半導体装置。
【請求項８】
前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて低くなることを特徴とする請求項４に記載の半導体装置。
【請求項９】
前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していることを特徴とする請求項４に記載の半導体装置。
【請求項１０】
前記Ｎ型半導体層および前記Ｐ型半導体層の横幅が前記中央部にいくにつれて短くなることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記過電圧保護ダイオードが、平面視して弧状または多段状に形成されていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記Ｎ型半導体層および前記Ｐ型半導体層のうち少なくとも一方の縦幅が前記中央部にいくにつれて長くなることを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
前記Ｎ型半導体層および前記Ｐ型半導体層の層厚が前記中央部にいくにつれて厚くなることを特徴とする請求項１０に記載の半導体装置。
【請求項１４】
前記Ｎ型半導体層および前記Ｐ型半導体層のキャリア濃度が前記中央部にいくにつれて高くなることを特徴とする請求項１０に記載の半導体装置。
【請求項１５】
前記過電圧保護ダイオードの側辺はステップ状に形成されており、前記過電圧保護ダイオードの延在方向の側面と、前記Ｎ型半導体層および前記Ｐ型半導体層間の境界とがほぼ直交していることを特徴とする請求項１０に記載の半導体装置。
【請求項１６】
前記絶縁膜には前記過電圧保護ダイオードの延在方向と直交する方向に延びる溝部が設けられており、前記Ｐ型半導体層および前記Ｎ型半導体層の一方が前記溝部の底面に形成され、前記Ｐ型半導体層および前記Ｎ型半導体層の他方が前記溝部の斜面に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１７】
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む拡散層を少なくとも１つ以上備え、
前記Ｎ型半導体層と前記Ｐ型半導体層の境界は、平面視して前記拡散層の外側の境界に沿っていることを特徴とする請求項１に記載の半導体装置。
【国際調査報告】
2018061178.tif 000021
2018061178.tif 000022
2018061178.tif 000023
2018061178.tif 000024
2018061178.tif 000025
2018061178.tif 000026