(57)【要約】【課題】スイッチング素子Ｓ￥＃のセンス端子Ｓｔの出力信号（センス電圧Ｖｓｅ）に基づき、オフ状態への切替速度を好適に変更すること。【解決手段】スイッチング素子Ｓ￥＃のゲートには、放電用抵抗体３０および第１放電用スイッチング素子３２を介して、スイッチング素子Ｓ￥＃のエミッタが接続されている。また、スイッチング素子Ｓ￥＃のゲートには、放電用抵抗体３０よりも抵抗値が大きい放電用抵抗体３４および第２放電用スイッチング素子３６を介して、スイッチング素子Ｓ￥＃のエミッタが接続されている。操作信号ｇ￥＃がオン操作指令である期間においてセンス電圧Ｖｓｅが閾値以上となる継続時間が閾値時間以上となることで、オフ操作指令に伴って第２放電用スイッチング素子３６を利用する。閾値時間は、オン操作指令後所定期間が経過することで短縮される。【選択図】      図２
2014045598.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御形のスイッチング素子であって且つ、電流の流通経路内の電流量と相関を有する微小電流が出力される微小電流出力端子を備えるスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃）とし、
前記駆動対象スイッチング素子の操作信号がオフ操作指令となるのに伴い、該駆動対象スイッチング素子の開閉制御端子から該駆動対象スイッチング素子をオン状態とするための電荷を放電する放電手段（３０〜３６）と、
前記操作信号がオン操作指令とされる期間における前記微小電流出力端子の出力信号と閾値との大小比較に基づき、前記操作信号がオフ操作指令に切り替わった際の前記放電手段の放電速度を変更する変更手段（４０）とを備え、
前記変更手段は、前記大小比較の結果、前記駆動対象スイッチング素子の電流の方が前記閾値に対応する電流よりも大きいことを含む低下実行条件が成立する場合、前記放電速度を低下させるものであって且つ、前記低下実行条件を、前記オン操作指令への切り替わり直後においてよりも所定期間経過後において緩和されたものとなるようにする緩和手段（Ｓ１６）を備えることを特徴とする駆動対象スイッチング素子の駆動回路。
【請求項２】
前記緩和手段は、前記低下実行条件を、前記操作信号がオン操作指令とされて且つ前記所定期間経過後の期間において、前記操作信号がオフ操作指令とされているときにおけるよりも緩和されたものとなるようにすることを特徴とする請求項１記載の駆動対象スイッチング素子の駆動回路。
【請求項３】
前記低下実行条件は、前記大小比較の結果、前記駆動対象スイッチング素子の電流の方が大きい状態の継続時間が閾値時間以上となる旨の条件であり、
前記緩和手段は、前記閾値時間を短縮することで前記低下実行条件を緩和されたものとなるようにすることを特徴とする請求項１または２記載の駆動対象スイッチング素子の駆動回路。
【請求項４】
前記緩和手段は、前記低下実行条件に、前記オン操作指令への切り替わりから所定期間経過した旨の条件を含めることで、前記所定期間経過後において前記低下実行条件が緩和されたものとなるようにすることを特徴とする請求項１または２記載の駆動対象スイッチング素子の駆動回路。
【請求項５】
前記緩和手段は、前記低下実行条件に、前記操作信号がオン操作指令とされている旨の条件を含めることで、前記操作信号がオフ操作指令とされる場合と比較してそれ以前において前記低下実行条件が緩和されたものとなるようにすることを特徴とする請求項２記載の駆動対象スイッチング素子の駆動回路。
【請求項６】
前記緩和手段は、前記操作信号のオン操作指令への切り替えに伴って計時動作を開始する計時手段（Ｓ１２）を備え、該計時手段の計時結果に基づき前記所定期間経過後であるか否かを判断することを特徴とする請求項１〜５のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。
【請求項７】
前記駆動対象スイッチング素子は、前記流通経路の一方の端部である基準端部と前記開閉制御端子との電位差に応じてオン・オフ操作されるものであり、
前記緩和手段は、前記電位差の絶対値が規定値以上となることで前記所定期間経過後であると判断することを特徴とする請求項１〜５のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。
【請求項８】
前記緩和手段は、前記流通経路の両端部の電位差の絶対値と判定用閾値との大小の比較結果に基づき、前記絶対値の方が小さいと判断されることを条件に、前記所定期間経過後であると判断することを特徴とする請求項１〜５のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御形のスイッチング素子であって且つ、電流の流通経路内の電流量と相関を有する微小電流が出力される微小電流出力端子を備えるスイッチング素子を駆動対象スイッチング素子とする駆動対象スイッチング素子の駆動回路に関する。
【背景技術】
【０００２】
たとえば下記特許文献１には、スイッチング素子としてのＩＧＢＴのオフ状態への切替速度を変更することでサージ電圧の低減とスイッチング損失の低減との両立を図るものが記載されている。ここでは、ＩＧＢＴを流れる電流量と相関を有する微小電流を出力する端子（センス端子）を備えるものにおいて、センス端子から出力される電流に基づき切替速度を変更している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３３３９３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＩＧＢＴのオフ状態への切替期間において切替速度を変更することは技術的に困難である。そこで、発明者らは、サージ電圧の低減とスイッチング損失の低減との好適な両立を図るうえでのより簡易な技術として、スイッチング素子がオン状態であるときにおいてこれに流れる電流量に応じて、オフ状態への切り替えに伴う切替速度を変更するものを検討した。
【０００５】
すると、オン状態時においてセンス端子から出力される電流量を、センス端子およびエミッタ間に接続される抵抗体の電圧降下量として検出する場合、この電圧降下量が、オン状態への切り替え開始直後において、それ以降と比較して大きくなる現象が見られた。これは、ＩＧＢＴを流れる電流量が同一であったとしても、オン状態への切替直後とその後とで、電圧降下量が相違することを意味する。このため、電圧降下量と閾値との大小比較に基づき、オフ状態への切替に際しての切替速度を決定する場合、切替速度を適切な値とすることができないおそれがある。
【０００６】
本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形のスイッチング素子であって且つ、電流の流通経路内の電流量と相関を有する微小電流が出力される微小電流出力端子を備えるスイッチング素子を駆動対象スイッチング素子とするものにあって、微小電流出力端子の出力信号に基づき、オフ状態への切替速度を好適に変更することのできる駆動対象スイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【０００８】
請求項１記載の発明は、電圧制御形のスイッチング素子であって且つ、電流の流通経路内の電流量と相関を有する微小電流が出力される微小電流出力端子を備えるスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子の操作信号がオフ操作指令となるのに伴い、該駆動対象スイッチング素子の開閉制御端子から該駆動対象スイッチング素子をオン状態とするための電荷を放電する放電手段と、前記操作信号がオン操作指令とされる期間における前記微小電流出力端子の出力信号と閾値との大小比較に基づき、前記操作信号がオフ操作指令に切り替わった際の前記放電手段の放電速度を変更する変更手段とを備え、前記変更手段は、前記大小比較の結果、前記駆動対象スイッチング素子の電流の方が前記閾値に対応する電流よりも大きいことを含む低下実行条件が成立する場合、前記放電速度を低下させるものであって且つ、前記低下実行条件を、前記オン操作指令への切り替わり直後においてよりも所定期間経過後において緩和されたものとなるようにする緩和手段を備えることを特徴とする。
【０００９】
上記発明において、オン操作指令への切り替わり直後においては、所定期間経過後と比較して前記出力信号と閾値との大小比較によって、駆動対象スイッチング素子の電流の方が前記閾値に対応する電流よりも大きいと判断されやすい。このため、大小比較に関するもののみを低下実行条件としたのでは、所定期間経過後よりも経過前において低下実行条件が成立しやすくなり、ひいては、変更手段による放電速度の変更処理が不適切なものとなるおそれがある。この点、上記発明では、緩和手段を備えることで、こうした不都合を回避し、オフ状態への切替速度を好適に変更することができる。
【００１０】
なお、本発明にかかる以下の代表的な実施形態に関する概念の拡張については、代表的な実施形態の後の「その他の実施形態」の欄に記載してある。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるドライブユニットの構成を示す回路図。
【図３】同実施形態にかかる放電速度の設定処理の手順を示す流れ図。
【図４】同実施形態にかかるアクティブゲート制御の手順を示す流れ図。
【図５】同実施形態の効果を示すタイムチャート。
【図６】同実施形態の効果を示すタイムチャート。
【図７】第２の実施形態にかかる放電速度の設定処理の手順を示す流れ図。
【図８】第３の実施形態にかかる放電速度の設定処理の手順を示す流れ図。
【図９】第４の実施形態にかかる放電速度の変更条件の緩和処理を示すタイムチャート。
【図１０】第１０の実施形態にかかる放電速度の設定処理の手順を示す流れ図。
【発明を実施するための形態】
【００１２】
＜第１の実施形態＞
以下、本発明にかかるスイッチング素子の駆動装置を車載主機としての回転機に接続される電力変換回路の駆動装置に適用した第１の実施形態について、図面を参照しつつ説明する。
【００１３】
図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶおよび昇圧コンバータＣＮＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＮＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ￥＃が逆並列に接続されている。
【００１４】
制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶや昇圧コンバータＣＮＶを操作する。詳しくは、昇圧コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＮＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ￥ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ￥ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。
【００１５】
ここで、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、基準電位が相違するものである。すなわち、たとえば高電圧バッテリ１２の正極電位および負極電位の中央値を車体電位として且つ低電圧バッテリ１６の負極電位を車体電位とする等、高電圧バッテリ１２の負極電位と低電圧バッテリ１６の負極電位とが互いに相違する設定となっている。そして、これら両システム間での信号の授受は、例えばフォトカプラ等の絶縁通信手段を備えるインターフェース１４を介して行われる。
【００１６】
図２に、上記ドライブユニットＤＵの構成を示す。
【００１７】
図示されるように、たとえば低電圧バッテリ１６からフライバックコンバータを介して供給される電力による電源２０には、ＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２２）が接続されている。定電流用スイッチング素子２２は、定電流用抵抗体２４に接続されており、定電流用抵抗体２４は、スイッチング素子Ｓ￥＃の開閉制御端子（ゲート）に接続されている。
【００１８】
定電流用抵抗体２４の両端の電位差に応じた電位差Ｖｃは、１チップ化された半導体集積回路であるドライブＩＣ４０に取り込まれる。ドライブＩＣ４０では、電位差Ｖｃが目標値となるように定電流用スイッチング素子２２のゲートの電圧を操作する。これにより、定電流用抵抗体２４の電圧降下量は、一定値に操作されることとなり、ひいてはスイッチング素子Ｓ＊＃のゲートの充電電流が一定値に制御される。
【００１９】
上記スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体３０およびＮチャネルＭＯＳ電界効果トランジスタ（第１放電用スイッチング素子３２）を介して、スイッチング素子Ｓ￥＃における電流の流通経路の一対の端部の一方である基準端部（エミッタ）に接続されている。また、スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体３４およびＮチャネルＭＯＳ電界効果トランジスタ（第２放電用スイッチング素子３６）を介して、スイッチング素子Ｓ￥＃のエミッタに接続されている。
【００２０】
上記放電用抵抗体３０，３４は、いずれも線形素子であり、放電用抵抗体３０の抵抗値Ｒ１は、放電用抵抗体３４の抵抗値Ｒ２よりも小さくなっている。これは、スイッチング素子Ｓ￥＃をオフ操作すべく、オンとするための電荷（正の電荷）を放電するに際しての放電経路の抵抗値を変更するアクティブゲート制御のための構成である。抵抗値の変更は、スイッチング損失の低減とサージ電圧の抑制との好適な両立を図ることを狙いとするものである。ちなみに、本実施形態では、スイッチング素子Ｓ￥＃のオン操作については、定電流制御を採用することで、定電流用スイッチング素子２２のゲートの印加電圧を一定とするいわゆる定電圧制御を行なう場合と比較して、スイッチング損失の低減とサージ電圧の抑制との両立を良好なものとしている。
【００２１】
上記定電流用スイッチング素子２２や、第１放電用スイッチング素子３２、第２放電用スイッチング素子３６は、ドライブＩＣ４０によって操作される。すなわち、ドライブＩＣ４０では、上記操作信号ｇ￥＃に基づき、第１放電用スイッチング素子３２または第２放電用スイッチング素子３６と、定電流用スイッチング素子２２とを相補的にオン・オフすることでスイッチング素子Ｓ￥＃を駆動する。すなわち、操作信号ｇ￥＃がオン操作指令となることで、定電流用スイッチング素子２２をオンして且つ第１放電用スイッチング素子３２および第２放電用スイッチング素子３６をオフする。また、操作信号ｇ￥＃がオフ操作指令となることで、定電流用スイッチング素子２２をオフして且つ第１放電用スイッチング素子３２または第２放電用スイッチング素子３６をオンする。
【００２２】
上記スイッチング素子Ｓ￥＃は、その開閉する流通経路（コレクタおよびエミッタ間の電気経路）に流れる電流（コレクタ電流）と相関を有する微少電流を出力する微小電流出力端子（センス端子Ｓｔ）を備えている。そして、センス端子Ｓｔは、抵抗体３８を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によって抵抗体３８に電圧降下が生じるため、抵抗体３８による電圧降下量（センス電圧Ｖｓｅ）を、スイッチング素子Ｓ￥＃のコレクタ電流の検出信号とすることができる。
【００２３】
そして、ドライブＩＣ４０では、センス電圧Ｖｓｅに基づき、スイッチング素子Ｓ￥＃を流れる電流量が許容上限値を超えると判断される場合、定電流用スイッチング素子２２を強制的にオフして且つ、低電圧システム（制御装置１８）にフェール信号ＦＬを出力する。このフェール信号ＦＬによって、先の図１に示すフェール処理部１４ａでは、インバータＩＮＶやコンバータＣＮＶをシャットダウンする。ちなみに、フェール処理部１４ａの構成は、例えば特開２００９−６０３５８号公報の図３に記載のものとすればよい。なお、この際、スイッチング素子Ｓ￥＃をオフ操作するに際しては、放電用抵抗体３０，３４を備える放電経路よりも抵抗値の大きい放電経路（図示略）を用いることが望ましい。
【００２４】
本実施形態では、スイッチング素子Ｓ￥＃の通常駆動時においてスイッチング素子Ｓ￥＃をオフ状態に切り替えるに際し、それ以前にスイッチング素子Ｓ￥＃に流れていた電流に基づき、第１放電用スイッチング素子３２および第２放電用スイッチング素子３６のいずれか一方のみを選択的にオン操作する。これにより、スイッチング素子Ｓ￥＃をオンするための電荷の放電経路の抵抗値を、スイッチング素子Ｓ￥＃を流れる電流量に応じて変更することで、アクティブゲート制御を行なう。
【００２５】
図３に、本実施形態にかかるスイッチング素子Ｓ￥＃のゲートの放電速度の設定処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。
【００２６】
この一連の処理では、まずステップＳ１０において、操作信号ｇ￥＃がオフ操作指令からオン操作指令に切り替わった時点であるか否かを判断する。そして、切り替った時点であると判断される場合、ステップＳ１２において、切り替った時点からの経過時間を計時する第１カウンタＴ１をインクリメントする。この処理は、本実施形態において、計時手段を構成する。続くステップＳ１４においては、第１カウンタＴ１が第１閾値時間Ｔ１ｔｈ以上であるか否かを判断する。この処理は、後述する閾値時間Ｔ２ｔｈを短縮するか否かを判断するためのものである。ここで、第１閾値時間Ｔ１ｔｈは、コレクタ電流Ｉｃが同一である場合のセンス電圧Ｖｓｅの大きさが小さくなって安定するまでに要する時間に基づき設定される。
【００２７】
ステップＳ１４において肯定判断される場合、ステップＳ１６において閾値時間Ｔ２ｔｈを短時間側デフォルト値Ｔ２Ｓとする。一方、否定判断される場合、ステップＳ１８において閾値時間Ｔ２ｔｈを、短時間側デフォルト値Ｔ２Ｓよりも長い長時間側デフォルト値Ｔ２Ｌとする。なお、上記ステップＳ１６の処理は、本実施形態において、緩和手段を構成する。また、ステップＳ１６，Ｓ１８の処理が完了する場合、ステップＳ２０に移行する。
【００２８】
ステップＳ２０においては、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈ以上であるか否かを判断する。この処理は、スイッチング素子Ｓ￥＃のオフ操作のために第２放電用スイッチング素子３６を用いるか否かを判断するためのものである。すなわち、センス電圧Ｖｓｅが大きいほどコレクタ電流Ｉｃが大きく、コレクタ電流Ｉｃが大きい場合には、第１放電用スイッチング素子３２を用いたのではサージ電圧が過大となるおそれがあるため、第２放電用スイッチング素子３６を用いる。なお、アクティブゲート用閾値電圧Ｖａｃｔｈは、スイッチング素子Ｓ￥＃をオフ操作することで生じるサージによってスイッチング素子Ｓ￥＃の電流の流通経路の両端に印加される電圧が、耐圧を超えないように設定される。
【００２９】
ステップＳ２０において肯定判断される場合、ステップＳ２２において、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈ以上となる継続時間を計時する第２カウンタＴ２をインクリメントする。これに対し、ステップＳ２０において否定判断される場合、ステップＳ２６において、第２カウンタＴ２を初期化する。
【００３０】
上記ステップＳ２２の処理が完了する場合、ステップＳ２４においては、第２カウンタＴ２が第２閾値時間Ｔ２ｔｈ以上であるか否かを判断する。この処理は、第２放電用スイッチング素子３６を用いるか否かを判断するためのものである。
【００３１】
ここで「第２カウンタＴ２が第２閾値時間Ｔ２ｔｈ以上である」ことは、本実施形態において低下実行条件を構成する。この条件は、第２放電用スイッチング素子３６が誤って選択される事態を回避するために設けられるものである。すなわち、第１閾値時間Ｔ１ｔｈ経過後においても、ノイズによってセンス電圧Ｖｓｅが一瞬、アクティブゲート用閾値電圧Ｖａｃｔｈ以上となるおそれがある。そしてこの場合、ステップＳ２０において肯定判断されることを低下実行条件としたのでは、第２放電用スイッチング素子３６が不適切に用いられるおそれがある。また、第１閾値時間Ｔ１ｔｈ経過前においては、コレクタ電流Ｉｃが実際には大きくないにもかかわらずステップＳ２０において肯定判断されやすい。このため、ステップＳ２０において肯定判断されることを低下実行条件としたのでは、第２放電用スイッチング素子３６が不適切に用いられるおそれがある。
【００３２】
上記ステップＳ２４において否定判断される場合、ステップＳ２８において、操作信号ｇ￥＃がオン操作指令からオフ操作指令への切り替り時点であるか否かを判断する。そしてステップＳ２８において否定判断される場合、ステップＳ１２に戻る。これに対し、ステップＳ２８において肯定判断される場合、ステップＳ３２において、スイッチング素子Ｓ￥＃のオフ操作に第１放電用スイッチング素子３２を用いることを決定する。すなわち、この場合、スイッチング素子Ｓ￥＃のゲートの電荷の放電経路のインピーダンスを放電用抵抗体３０の抵抗値Ｒ１とすることを選択する。
【００３３】
一方、上記ステップＳ２４において肯定判断される場合、スイッチング素子Ｓ￥＃のオフ操作に第２放電用スイッチング素子３６を用いることを決定する。すなわち、この場合、スイッチング素子Ｓ￥＃のゲートの電荷の放電経路のインピーダンスを放電用抵抗体３４の抵抗値Ｒ２とすることを選択する。
【００３４】
なお、ステップＳ３０，Ｓ３２の処理が完了する場合や、ステップＳ１０において否定判断される場合には、ステップＳ３４において、カウンタＴ１，Ｔ２を初期化した後、この一連の処理を一旦終了する。
【００３５】
図４に、本実施形態におけるスイッチング素子Ｓ￥＃のオフ操作処理の手順を示す。この処理は、ドライブＩＣ４０によって、たとえば所定周期で繰り返し実行される。
【００３６】
この一連の処理では、まずステップＳ４０において、操作信号ｇ￥＃がオン操作指令からオフ操作指令に切り替る時点であるか否かを判断する。そして切り替る時点であると判断される場合、ステップＳ４２において、先の図３の処理によってスイッチング素子Ｓ￥＃のゲートの放電経路として、放電用抵抗体３０を備える経路が選択されたか否かを判断する。そしてステップＳ４２において肯定判断される場合、ステップＳ４４において、第１放電用スイッチング素子３２をオン操作する。これに対し、ステップＳ４２において否定判断される場合、ステップＳ４６において、第２放電用スイッチング素子３６をオン操作する。
【００３７】
なお、ステップＳ４４，Ｓ４６の処理が完了する場合や、ステップＳ４０において否定判断される場合には、この一連の処理を一旦終了する。
【００３８】
図５に、本実施形態にかかるアクティブゲート制御の態様を示す。図示されるように、操作信号ｇ￥＃がオン操作指令に切り替ることで、ゲート電圧Ｖｇｅが上昇し、これに伴ってコレクタ電流Ｉｃが増加する。なお、図には、コレクタ電流Ｉｃが急激に上昇した後、僅かに低下する現象が示されているが、これは、逆側のアームのスイッチング素子Ｓ￥ｐ（Ｓ￥ｎ）に逆並列接続されたダイオードＤ￥ｐ（Ｄ￥ｎ）のリカバリ電流に起因したものである。
【００３９】
リカバリ電流が流れる期間におけるコレクタ電流Ｉｃは、アクティブゲート制御における放電経路のインピーダンスを決定する際に参照すべき値としては適切ではない。さらに、リカバリ電流が流れなくなってからもゲート電圧Ｖｇｅが低い期間にあっては、コレクタ電流Ｉｃの割りにセンス電圧Ｖｓｅが大きくなる傾向がある。このため、本実施形態では、第２閾値時間Ｔ２ｔｈをマスク時間とする。これにより、スイッチング素子Ｓ￥＃のオン状態への切り替え処理に伴い、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈを一度超えた後、第２閾値時間Ｔ２ｔｈが経過する前に、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈ以下となるため、ゲート電圧Ｖｇｅが低いことに起因してアクティブゲート制御における放電経路のインピーダンスが不適切な値に設定される事態を回避できる。
【００４０】
その後、コレクタ電流Ｉｃの増加に伴ってセンス電圧Ｖｓｅが上昇し、アクティブゲート用閾値電圧Ｖａｃｔｈ以上となる時間が第２閾値時間Ｔ２ｔｈ以上となることで、アクティブゲート制御における放電経路のインピーダンスを高インピーダンス（放電用抵抗体３４の抵抗値Ｒ２）とすることを決定する。ここで、操作信号ｇ￥＃がオン操作指令に切り替った後、第１閾値時間Ｔ１ｔｈが経過することで、第２閾値時間Ｔ２ｔｈが短縮される。このため、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈ以上となってからまもなく操作信号ｇ￥＃がオフ操作指令に切り替わった場合であっても、放電経路のインピーダンスを適切な値とすることができる。このため、アクティブゲート用閾値電圧Ｖａｃｔｈに大きなマージンを設ける必要が生じないため、極力大きい値とすることができる。
【００４１】
図６に、本実施形態の効果を示す。
【００４２】
図６（ａ）は、コレクタ電流Ｉｃと、スイッチング素子Ｓ￥＃の耐圧Ｖｉｇｂｔと、オフ操作に伴うスイッチング素子Ｓ￥＃の印加電圧Ｖｓｕｒｇｅとの関係を示す。図中、実線は、本実施形態の場合であり、印加電圧Ｖｓｕｒｇｅが耐圧Ｖｉｇｂｔに達する直前に、印加電圧Ｖｓｕｒｇｅを低下させる。これは、放電経路のインピーダンスを増大させることで実現される。これに対し、１点鎖線は、第２閾値時間Ｔ２ｔｈを固定値とした場合を示す。この場合、コレクタ電流Ｉｃが本実施形態にかかるアクティブゲート用閾値電圧Ｖａｃｔｈに対応する電流値以上となる場合に放電経路のインピーダンスを確実に増大させるうえでは、本実施形態と比較してアクティブゲート用閾値電圧Ｖａｃｔｈを小さく設定する必要が生じる。このため、印加電圧Ｖｓｕｒｇｅが耐圧Ｖｉｇｂｔに対して余裕を有した状態でインピーダンスが増大されることとなる。そしてこれは、図６（ｂ）に示すように、スイッチング損失の低減効果が低下することを意味する。
【００４３】
以上説明した本実施形態によれば、以下の効果が得られるようになる。
【００４４】
（１）スイッチング素子Ｓ￥＃のゲートの電荷の放電速度の低下実行条件を、オン操作指令への切り替り直後においてよりも所定期間（第１閾値時間Ｔ１ｔｈ）経過後において緩和されたものとなるようにした。これにより、オン操作指令への切り替え後、ゲート電圧Ｖｇｅが十分に上昇する以前においてコレクタ電流Ｉｃの割にセンス電圧Ｖｓｅが大きくなることに起因して放電速度を低下させることを回避しつつも、放電速度の低下処理を必要に応じて確実に行うことができる。
【００４５】
（２）オフ操作指令期間におけるセンス電圧Ｖｓｅを、放電速度の設定に対して無効とした。これにより、オフ操作指令期間におけるセンス電圧Ｖｓｅに応じて放電速度が不適切な値とされる事態を回避することができる。
【００４６】
（３）第２閾値時間Ｔ２ｔｈを短縮することで低下実行条件を緩和した。これにより、低下実行条件が緩和されたものとなるようにする処理を、簡易に実現することができる。
【００４７】
（４）オン操作指令への切り替えに伴って経時動作を開始し、計時された時間（第１カウンタＴ１）が第１閾値時間Ｔ１ｔｈ以上となることで、低下実行条件を緩和した。これにより、低下実行条件の緩和タイミングを適切に定めることができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００４８】
本実施形態では、操作信号ｇ￥＃がオン操作指令であるかオフ操作指令であるかにかかわらず、低下実行条件の設定を、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈ以上となる継続時間の長短によって一元化する。
【００４９】
図７に、本実施形態にかかるスイッチング素子Ｓ￥＃のゲートの放電速度の設定処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。
【００５０】
この一連の処理では、まずステップＳ５０において、操作信号ｇ￥＃がオン操作指令からオフ操作指令に切り替ったタイミングであるか否かを判断する。そしてステップＳ５０において肯定判断される場合、ステップＳ５２において、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈ以上となるか否かを判断する。
【００５１】
そして、ステップＳ５２において肯定判断される場合、ステップＳ５４において、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈ以上となる継続時間を計時する第３カウンタＴ３をインクリメントする。これに対し、ステップＳ５２において否定判断される場合、ステップＳ５６において、第３カウンタＴ３を初期化する。
【００５２】
一方、上記ステップＳ５４の処理が完了する場合、ステップＳ５８において、第３カウンタＴ３が第３閾値時間Ｔ３ｔｈ以上であるか否かを判断する。この処理は、アクティブゲート制御のためのインピーダンスを増大させるか否かを判断するためのものである。ここで、第３閾値時間Ｔ３ｔｈは、短時間側デフォルト値Ｔ２Ｓよりも長い値である。これは、オン操作指令期間中であって且つオン操作指令への切り替えから所定期間（第１閾値時間Ｔ１ｔｈ）経過後と比較して、オフ操作指令期間における低下実行条件を厳しくするための設定である。実際には、オフ操作指令期間におけるセンス電圧Ｖｓｅに基づくアクティブゲート制御のインピーダンスの変更を無効とすることを狙っている。これは、第３閾値時間Ｔ３ｔｈを、たとえばオフ操作指令期間の想定最小時間程度に設定することで実現することができる。
【００５３】
そしてステップＳ５８において否定判断される場合や、ステップＳ５６の処理が完了する場合には、ステップＳ６０において、操作信号ｇ￥＃がオフ操作指令からオン操作指令に切り替った時点であるか否かを判断する。そして、ステップＳ６０において否定判断される場合には、ステップＳ５２に戻る。これに対し、ステップＳ５８において肯定判断される場合、ステップＳ６２において、放電経路のインピーダンスを放電用抵抗体３４の抵抗値Ｒ２に設定する。
【００５４】
なお、上記ステップＳ６２の処理が完了する場合や、ステップＳ５０の処理において否定判断される場合、さらには、ステップＳ６０の処理において肯定判断される場合には、第３カウンタＴ３を初期化した後、この一連の処理を一旦終了する。
【００５５】
こうした処理によれば、先の図３に示す処理と併せて、操作信号ｇ￥＃の値にかかわらず、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖａｃｔｈ以上となる継続時間に基づき、アクティブゲート制御のためのインピーダンスを設定することができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５６】
図８に、本実施形態にかかるスイッチング素子Ｓ￥＃のゲートの放電速度の設定処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。なお、図８に示す処理のうち、先の図３に示した処理に対応するものについては、便宜上同一のステップ番号を付している。
【００５７】
この一連の処理では、ステップＳ１０において肯定判断される場合、ステップＳ１４ａにおいて、スイッチング素子Ｓ￥＃のゲート電圧Ｖｇｅが電源２０の端子電圧Ｖｏｍよりもマージン量Δだけ小さい値以上であるか否かを判断する。これは、ゲート電圧Ｖｇｅが、スイッチング素子Ｓ￥＃のオン状態時における定常値に達するか否かの判断である。そして、ステップＳ１４ａにおいて肯定判断される場合、ステップＳ１６に移行する一方、否定判断される場合、ステップＳ１８に移行する。
【００５８】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（３）の効果に加えて、さらに以下の効果が得られるようになる。
【００５９】
（５）ゲート電圧Ｖｇｅが「Ｖｏｍ−Δ」以上となることで、低下実行条件を緩和した。これにより、コレクタ電流Ｉｃの割りにセンス電圧Ｖｓｅが大きくなる期間において低下実行条件が緩和される事態を確実に回避できる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６０】
本実施形態では、スイッチング素子Ｓ￥＃の電流の流通経路の両端部の電位差（コレクタエミッタ間電圧Ｖｃｅ）の検出値を入力として、低下実行条件を緩和する。
【００６１】
具体的には、図９に示すように、インバータＩＮＶの入力電圧ＶＨが大きい場合（ＶＨ大）には、コレクタエミッタ間電圧Ｖｃｅが判定用閾値電圧Ｖｃｔｈ以下となることで、第２閾値時間Ｔ２ｔｈを短時間側デフォルト値Ｔ２Ｓに切り替える（低下実行条件を緩和する）。これに対し、インバータＩＮＶの入力電圧ＶＨが小さい場合（ＶＨ小）には、コレクタエミッタ間電圧Ｖｃｅが判定用閾値電圧Ｖｃｔｈ以下となってから規定時間Ｔｗが経過することで、第２閾値時間Ｔ２ｔｈを短時間側デフォルト値Ｔ２Ｓに切り替える（低下実行条件を緩和する）。これは、入力電圧ＶＨが小さい場合、コレクタエミッタ間電圧Ｖｃｅが判定用閾値電圧Ｖｃｔｈ以下となるタイミングが、ゲート電圧Ｖｇｅがスイッチング素子Ｓ￥＃のオン状態時の定常値まで上昇するタイミングよりもかなり早くなりうることに鑑みたものである。すなわち、スイッチング素子Ｓ￥ｐ（Ｓ￥ｎ）をオン状態に切り替える場合、インバータＩＮＶの直流母線に流れていた電流の減少を妨げる電圧の極性が入力電圧ＶＨの極性とは逆となる。このため、オン状態への切り替え開始時には、スイッチング素子Ｓ￥＃のコレクタエミッタ間電圧Ｖｃｅが入力電圧ＶＨよりも小さくなる。特に、入力電圧ＶＨ自体が小さい場合、コレクタエミッタ間電圧Ｖｃｅは判定用閾値電圧Ｖｃｔｈを下回る。
【００６２】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（３）の効果に加えて、さらに以下の効果が得られるようになる。
【００６３】
（６）コレクタエミッタ間電圧Ｖｃｅが判定用閾値電圧Ｖｃｔｈ以下となるタイミングに基づき、低下実行条件を緩和した。ここで、コレクタエミッタ間電圧Ｖｃｅの低下は、スイッチング素子Ｓ￥＃のゲート電圧Ｖｇｅの上昇に伴って生じるものである。このため、コレクタエミッタ間電圧Ｖｃｅを参照することで、コレクタ電流Ｉｃの割りにセンス電圧Ｖｓｅが大きくなる期間において低下実行条件が緩和される事態を適切に回避できる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６４】
本実施形態では、低下実行条件に、操作信号ｇ￥＃がオン操作指令に切り替った後所定期間が経過した旨を含める。これにより、所定期間経過後においては経過前と比較して低下実行条件が緩和されたものとなるようにすることができる。
【００６５】
図１０に、本実施形態にかかるスイッチング素子Ｓ￥＃のゲートの放電速度の設定処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。なお、図１０に示す処理のうち、先の図３に示した処理に対応するものについては、便宜上同一のステップ番号を付している。
【００６６】
図示されるように、本実施形態では、ステップＳ１４において否定判断される場合、ステップＳ１２の処理に戻る。これにより、ステップＳ２０の処理へ移行するのは、オン操作指令への切り替り後、所定期間（第１閾値時間Ｔ１ｔｈ）が経過した後となる。
【００６７】
こうした処理によれば、第２閾値時間Ｔ２ｔｈを、短時間側デフォルト値Ｔ２Ｓに固定することができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００６８】
「変更手段について」
放電用スイッチング素子３２，３６のうちのいずれか一方をオン状態とするか、双方をオン状態とするかの切り替えによって、放電速度を変更するものであってもよい。
【００６９】
また、放電経路のインピーダンスを変更するものにも限らない。たとえば、放電経路として、エミッタおよびゲート間を接続する経路と、エミッタよりも電位の低い部位およびゲート間を接続する経路との一対の経路について、それらのいずれを選択するかを切り替えるものであってもよい。
【００７０】
「微小電流出力端子の出力信号について」
センス電圧Ｖｓｅに限らない。要は、ゲート電圧Ｖｇｅが大きいときと小さいときとで大きさが変動する信号であるなら、オン操作指令への切り替り直後においてよりも所定期間経過後において低下実行条件を緩和することは有効である。
【００７１】
「計時手段について」
操作信号を入力とするものに限らない。たとえば、定電流用スイッチング素子２２のゲート電圧を入力とし、この電圧が定電流用スイッチング素子２２をオン状態とするための値に移行することをトリガとして、計時動作を開始する手段であってもよい。
【００７２】
「緩和手段について」
コレクタエミッタ間電圧Ｖｃｅと判定用閾値電圧Ｖｃｔｈとの比較に基づくものとしては、上記第４の実施形態（図９）に例示したものに限らない。たとえばコレクタエミッタ間電圧Ｖｃｅが判定用閾値電圧Ｖｃｔｈ以下となってから規定時間経過することで、低下実行条件を緩和するもの（閾値時間Ｔ２ｔｈを短縮するもの）において、規定時間を、入力電圧ＶＨと、コレクタ電流Ｉｃとに基づき可変としてもよい。ここで、コレクタ電流Ｉｃは、スイッチング素子Ｓ￥＃がオン状態へと切り替わるに際して、その両端に印加される電圧を低減する側の電流変化量と相関を有するパラメータである。すなわち、オン状態への切替速度を略一定とすると、コレクタ電流Ｉｃが大きいほど電流の変化速度が大きくなる。
【００７３】
「駆動回路の駆動対象とするスイッチング素子について」
ＩＧＢＴに限らない。たとえばＭＯＳ電界効果トランジスタであってもよい。ここで、Ｎチャネルのものを用いてもよいがＰチャネルのものを用いてもよい。この場合であっても、電流の流通経路（ソースおよびドレイン間）の開閉は、流通経路の一方の端部である基準端部（ソース）に対する開閉制御端子（ゲート）の電位差の操作によってなされる。
【符号の説明】
【００７４】
３０…放電用抵抗体、３２…第１放電用スイッチング素子、３４…放電用抵抗体、３６…第２放電用スイッチング素子、Ｓ￥＃…スイッチング素子（駆動対象スイッチング素子の一実施形態）。
【図１】
2014045598.tif 000003
【図２】
2014045598.tif 000004
【図３】
2014045598.tif 000005
【図４】
2014045598.tif 000006
【図５】
2014045598.tif 000007
【図６】
2014045598.tif 000008
【図７】
2014045598.tif 000009
【図８】
2014045598.tif 000010
【図９】
2014045598.tif 000011
【図１０】
2014045598.tif 000012