(57)【要約】【課題】駆動回路のトランジスタに閾値シフトが生じた場合であっても、走査信号線への適正な出力を維持する表示装置を提供する。【解決手段】表示装置の駆動回路の回路ブロック（３１０）は、対応する走査信号線にアクティブ電位を印加する期間を含む出力期間においてアクティブ電位となる第１ノード（Ｎ１）がゲートに接続され、第１クロック信号が印加される第１クロック信号線と走査信号線との導通を制御する第１トランジスタ（Ｔ５）と、出力期間以外の期間である非出力期間にアクティブ電位となる第２ノード（Ｎ２）がゲートに接続され、第１ノードと非アクティブ電位に固定された非アクティブ電位線との導通を制御する第２トランジスタ（Ｔ２）と、第１ノードがゲートに接続され、第２ノードと出力期間の終了の際にアクティブ電位となる第１周期信号（Ｖｎ＋４）が印加された第１周期信号線との導通を制御する第３トランジスタ（Ｔ４）と、を有する。【選択図】図３
2014142457.tif 000002
【特許請求の範囲】
【請求項１】
矩形の表示領域内で前記矩形の一辺に平行に並置され、画素トランジスタを導通させる電位であるアクティブ電位が印加される複数の走査信号線と、
前記並置された前記複数の走査信号線の一方の端から順次前記アクティブ電位を印加する駆動回路と、を備え、
前記駆動回路は、前記複数の走査信号線に対し、それぞれアクティブ電位を印加する回路である複数段の回路ブロックを有し、
前記複数段の回路ブロックのうち少なくとも１つの段の回路ブロックは、
対応する前記走査信号線に前記アクティブ電位を印加する期間を含む出力期間においてアクティブ電位となる第１ノードがゲートに接続され、第１クロック信号が印加される第１クロック信号線と前記走査信号線との導通を制御する第１トランジスタと、
前記出力期間以外の期間である非出力期間にアクティブ電位となる第２ノードがゲートに接続され、前記第１ノードと非アクティブ電位に固定された非アクティブ電位線との導通を制御する第２トランジスタと、
前記第１ノードがゲートに接続され、前記第２ノードと前記出力期間の終了の際にアクティブ電位となる第１周期信号が印加された第１周期信号線との導通を制御する第３トランジスタと、を有することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記第１周期信号は、前記第１クロック信号を含む多相クロック信号のうちの前記第１クロック信号以外のクロック信号である、ことを特徴とする表示装置。
【請求項３】
請求項１又は２に記載の表示装置であって、
前記第１周期信号は、他の段の前記回路ブロックの前記走査信号線への出力である、ことを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の表示装置であって、
前記第１周期信号線は、ダイオード接続を介して、前記第３トランジスタに接続されている、ことを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の表示装置であって、
前記駆動回路は、前記複数の走査信号線の前記一方の端からの順方向、又は他方の端からの逆方向のうち選択された一の方向で順次前記アクティブ電位を印加する双方向駆動回路であり、
前記回路ブロックは、前記第１ノードがゲートに接続され、前記第２ノードと逆方向の出力期間の終了の際にアクティブ電位となる第２周期信号が印加された第２周期信号線との導通を制御する第４トランジスタを更に有している、ことを特徴とする表示装置。
【請求項６】
請求項５に記載の表示装置であって、
前記第２周期信号は、前記第１周期信号と同一の信号である、ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
情報通信端末やテレビ受像機として、液晶表示装置が広く用いられている。また、有機ＥＬ表示装置（ＯＬＥＤ）なども薄型の表示装置として知られている。
【０００３】
液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、液晶パネルを通過する光の透過度合いを制御することにより画像を表示させる装置である。このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲートは一つの信号線（以下「走査信号線」という。）に接続され、この走査信号線は、駆動回路により、各ラインに順にこの画素トランジスタを導通させるアクティブ電圧を出力するように制御されている。
【０００４】
特許文献１には、低消費電力で安定的に動作するシフトレジスタ回路について開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０９５１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した駆動回路に用いられる薄膜トランジスタは、長時間の通電によりソース及びドレインを通電させるためのゲートの閾値電圧がシフトすることが知られている。このような閾値電圧にシフトの生じたトランジスタから出力される信号は、応答時間の遅れから波形なまりとなり、駆動回路においては、走査信号線への誤出力等の動作の不具合や、使用可能な駆動周波数の低下等に繋がる恐れがある。
【０００７】
本発明は、上述の事情に鑑みてされたものであり、駆動回路のトランジスタに閾値シフトが生じた場合であっても、走査信号線への適正な出力を維持する表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の表示装置は、矩形の表示領域内で前記矩形の一辺に平行に並置され、画素トランジスタを導通させる電位であるアクティブ電位が印加される複数の走査信号線と、前記並置された前記複数の走査信号線の一方の端から順次前記アクティブ電位を印加する駆動回路と、を備え、前記駆動回路は、前記複数の走査信号線に対し、それぞれアクティブ電位を印加する回路である複数段の回路ブロックを有し、前記複数段の回路ブロックのうち少なくとも１つの段の回路ブロックは、対応する前記走査信号線に前記アクティブ電位を印加する期間を含む出力期間においてアクティブ電位となる第１ノードがゲートに接続され、第１クロック信号が印加される第１クロック信号線と前記走査信号線との導通を制御する第１トランジスタと、前記出力期間以外の期間である非出力期間にアクティブ電位となる第２ノードがゲートに接続され、前記第１ノードと非アクティブ電位に固定された非アクティブ電位線との導通を制御する第２トランジスタと、前記第１ノードがゲートに接続され、前記第２ノードと前記出力期間の終了の際にアクティブ電位となる第１周期信号が印加された第１周期信号線との導通を制御する第３トランジスタと、を有することを特徴とする表示装置である。
【０００９】
また、本発明の表示装置において、前記第１周期信号は、前記第１クロック信号を含む多相クロック信号のうちの前記第１クロック信号以外のクロック信号としてもよい。
【００１０】
また、本発明の表示装置において、前記第１周期信号は、他の段の前記回路ブロックの前記走査信号線への出力であってもよい。
【００１１】
また、本発明の表示装置において、前記第１周期信号線は、ダイオード接続を介して、前記第３トランジスタに接続されていてもよい。
【００１２】
また、本発明の表示装置において、前記駆動回路は、前記複数の走査信号線の前記一方の端からの順方向、又は他方の端からの逆方向のうち選択された一の方向で順次前記アクティブ電位を印加する双方向駆動回路であり、前記回路ブロックは、前記第１ノードがゲートに接続され、前記第２ノードと逆方向の出力期間の終了の際にアクティブ電位となる第２周期信号が印加された第２周期信号線との導通を制御する第４トランジスタを更に有していてもよく、この場合には、前記第２周期信号は、前記第１周期信号と同一の信号であってもよい。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る液晶表示装置を概略的に示す図である。
【図２】図１の液晶パネルの構成を示す図である。
【図３】図２の駆動回路を構成する回路ブロックの回路図である。
【図４】図３の回路ブロックの動作のタイミングチャートである。
【図５】トランジスタのゲート電圧及びソース・ドレイン間の電流の関係を示すグラフである。
【図６】出力期間における理想的なノードＮ１及びノードＮ２の変化について示すタイミングチャートである。
【図７】出力期間におけるトランジスタＴ２及びＴ６の閾値シフト後のノードＮ１及びノードＮ２の変化について示すタイミングチャートである。
【図８】図３の回路ブロックの第１変形例である回路ブロックの回路図である。
【図９】図３の回路ブロックの第２変形例である回路ブロックの回路図である。
【図１０】図３の回路ブロックの第３変形例である回路ブロックの回路図が示されている。
【図１１】本発明の第２実施形態に係る駆動回路を構成する回路ブロックの回路図が示されている。
【図１２】逆走査時における回路ブロックの動作のタイミングチャートである。
【図１３】図１１の回路ブロックの第１変形例である回路ブロックの回路図である。
【図１４】図１１の回路ブロックの第２変形例である回路ブロックの回路図である。
【図１５】図１４の回路ブロックの動作のタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の第１及び第２実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
［第１実施形態］
図１には、本発明の第１実施形態に係る液晶表示装置１００が概略的に示されている。この図に示されるように、液晶表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された液晶パネル２００及び不図示のバックライト装置等から構成されている。
【００１６】
図２には、図１の液晶パネル２００の構成が示されている。液晶パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２２０とカラーフィルタ基板２３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２２０は、走査信号線Ｇ１〜Ｇ４８０に対して順に、各画素のＴＦＴにソース・ドレイン間を導通させるためのアクティブ電位であるＨｉｇｈ電位を印加する駆動回路２１０と、画素領域２０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路２１０を制御する駆動ＩＣ（Integrated Circuit）２６０とを有している。
【００１７】
図３は、駆動回路２１０を構成する回路ブロック３１０の回路図である。回路ブロック３１０は駆動回路２１０内に複数配置され、各回路ブロック３１０は、走査信号線Ｇ１、Ｇ２・・・Ｇ４８０に対して順にＨｉｇｈ電位を印加する。図３には、ｎ番目の走査信号線Ｇｎに出力する回路ブロック３１０について例示的に示されている。図４は、図３の回路ブロック３１０の動作のタイミングチャートである。図３及び図４において、駆動回路２１０は、Ｖ１−Ｖ８の８相のクロック信号により動作していることとするが、４相やその他の多相クロック信号であってもよい。ＶＧＬの電位はＬｏｗ電位（非アクティブ電位）に固定されている。
【００１８】
図４のタイミングチャートを用いて、図３の回路ブロック３１０の動作について説明する。まず、出力期間以外の期間において、クロック信号Ｖｎ＋４が周期的にＨｉｇｈ電位になることにより、トランジスタＴ３でダイオード接続されたノードＮ２は充電されＨｉｇｈ電位を維持する。ノードＮ２はトランジスタＴ２のゲートに接続され、トランジスタＴ２を導通させることにより、ノードＮ１をＶＧＬに接続し、Ｌｏｗ電位を維持する。
【００１９】
前々段の出力である走査信号線Ｇｎ−２のＨｉｇｈ電位が、ダイオード接続されたトランジスタＴ１に入力されると、これに接続されたノードＮ１がＨｉｇｈ電位となる。ノードＮ１がＨｉｇｈとなることにより、トランジスタＴ４のゲートがＨｉｇｈ電位となってトランジスタＴ４が導通することによりノードＮ２は同じタイミングでＬｏｗ電位となったクロック信号Ｖｎ＋４に接続されＬｏｗ電位となる。また、ノードＮ１がＨｉｇｈ電位となることにより、トランジスタＴ５を導通状態とさせ、容量Ｃ１に電位差を生じさせる。
【００２０】
次に、クロック信号ＶｎがＨｉｇｈになると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈとなり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、走査信号線Ｇｎへの出力のＨｉｇｈ電位は確定される。走査信号線ＧｎがＨｉｇｈ電位である書込み期間に、不図示のデータ信号線に各画素の階調値に基づくデータ信号電圧が印加される。
【００２１】
クロック信号ＶｎがＬｏｗ電位となると、走査信号線Ｇｎもそれに伴ってＬｏｗ電位となるが、これを確定させるため、この時Ｈｉｇｈ電位になるクロック信号Ｖｎ＋４をダイオード接続されたトランジスタＴ３に入力し、ノードＮ２をＨｉｇｈ電位にし、Ｈｉｇｈ電位となったノードＮ２がゲートに接続されたトランジスタＴ６は、走査信号線ＧｎとＶＧＬとを導通させ、走査信号線ＧｎをＬｏｗ電位としている。走査信号線Ｇｎの立ち下がりにより、印加された階調値に基づくデータ信号電圧が画素に保持される。また、同じくノードＮ２がゲートに接続されたトランジスタＴ２は、ノードＮ１とＶＧＬとを導通させ、ノードＮ１をＬｏｗ電位としている。更に、Ｈｉｇｈ電位になった走査信号線Ｇｎ＋４をトランジスタＴ９のゲートに入力して、ノードＮ１とＶＧＬとを導通させ、ノードＮ１をＬｏｗとしている。
【００２２】
ここで、トランジスタＴ２及びＴ６の閾値電圧にシフトがある場合について考察する。図５にはトランジスタＴ２又はＴ６のゲート電圧Ｖｇｓ及びソース・ドレイン間の電流Ｉｄｓの関係を示すグラフであり、波線は長時間使用後の状態について示している。このグラフに示されるように、トランジスタＴ２及びＴ６は、長時間の使用により、閾値電圧が正側にシフトし、導通した際に流れるＯＮ電流も減少する。図６には、出力期間における理想的なノードＮ１及びノードＮ２の変化について示すタイミングチャートであり、図７には、出力期間におけるトランジスタＴ２及びＴ６の閾値シフト後のノードＮ１及びノードＮ２の変化について示すタイミングチャートである。このグラフに示されるように、ノードＮ２の立ち上がりの遅れは、ノードＮ１の立ち下がりの遅れとなり、ノードＮ１が十分に立ち下がらないまま次の信号のタイミングとなってしまった場合には、本来の出力タイミング以外での誤出力となってしまう。
【００２３】
本実施形態では、図３に示されるように、ノードＮ１がゲートに接続されたトランジスタＴ４は、クロック信号Ｖｎ＋４に接続されているため、ノードＮ１の立ち下がりが不十分なことにより、トランジスタＴ４が未だ導通している場合であっても、ノードＮ２は、出力期間の終了時に立ち上がるクロック信号Ｖｎ＋４に追従して電位が変化するため、ノードＮ２の急峻な立ち上がり実現することができる。
【００２４】
このノードＮ２の急峻な立ち上がりは、例えトランジスタＴ２及びＴ６の閾値電圧にシフトがある場合であっても、トランジスタＴ２及びＴ６の応答を早めることができるため、ノードＮ１を立ち下がり応答が改善される。したがって、走査信号線Ｇｎへの誤出力を防ぐことができるため、走査信号線Ｇｎへの適正な出力を維持し、駆動回路の安定性を高めることができる。また、回路全体としての応答速度が高まるため、駆動回路の駆動周波数を高めることができる。
【００２５】
図８には、図３の回路ブロック３１０の第１変形例である回路ブロック３２０の回路図が示されている。回路ブロック３１０との違いは、ノードＮ１がゲートに接続されたトランジスタＴ４は、クロック信号Ｖｎ＋４ではなく走査信号線Ｇｎ＋４の出力に接続されている点である。このように構成した場合であっても、走査信号線Ｇｎ＋４に印加される信号は、走査信号線Ｇｎの出力期間の終了時のみにＨｉｇｈ電位となる信号であるため、図３の回路ブロック３１０と同様の効果を得ることができる。
【００２６】
図９には、図３の回路ブロック３１０の第２変形例である回路ブロック３３０の回路図が示されている。回路ブロック３１０との違いは、トランジスタＴ４とクロック信号Ｖｎ＋４との接続の間に、ダイオード接続されたトランジスタＴ４αを有する点である。このように構成した場合であっても、回路ブロック３１０と同様の効果を有すると共に、出力期間経過後にノードＮ１の電位がＬｏｗ電位に十分下がっていない、又は出力期間以外におけるノードＮ１の電位の予期せぬ上昇があることにより、トランジスタＴ４が一部導通状態となっている場合であっても、クロック信号Ｖｎ＋４がノードＮ２と接続されることを防ぐことができる。
【００２７】
図１０には、図３の回路ブロック３１０の第３変形例である回路ブロック３４０の回路図が示されている。図９の回路ブロック３３０との違いは、トランジスタＴ４αに接続されている信号が、クロック信号Ｖｎ＋４ではなく走査信号線Ｇｎ＋４に接続されている点である。このように構成した場合であっても、図９の回路ブロック３３０と同様の効果を得ることができる。
【００２８】
［第２実施形態］
本発明の第２実施形態について説明する。第２実施形態に係る液晶表示装置の構成は、第１実施形態の図１及び図２に示される構成と同様であるため、重複する説明を省略する。ここで駆動回路２１０は、双方向の走査が可能な駆動回路となっている。
【００２９】
図１１には、駆動回路を構成する回路ブロック３５０の回路図が示されている。図１２には、図１１の回路ブロック３５０のタイミングチャートが示されている。回路ブロック３１０との違いは、逆走査が行われた際に、トリガーとなる走査信号線Ｇｎ＋２を入力するためのトランジスタＴ１Ａと、走査信号線Ｇｎ−４の信号を入力するためのトランジスタＴ９Ａと、ノードＮ１をゲートとし、走査信号線Ｇｎ−４及びノードＮ２を接続制御するトランジスタＴ４βとが配置されている点である。トランジスタＴ１Ａ及びトランジスタＴ９Ａは、それぞれ順走査時のトランジスタＴ１及びトランジスタＴ９と同じ役割を逆走査時に担うトランジスタであり、トランジスタＴ４βは順走査時のトランジスタＴ４と同じ役割を逆走査時に担うトランジスタであるため、詳細な説明は省略する。図１２には、逆走査時における回路ブロック３１０の動作のタイミングチャートが示されている。
【００３０】
本実施形態では、図１１及び図１２に示されるように、ノードＮ１がゲートに接続されたトランジスタＴ４γは、走査信号線Ｇｎ−４に接続されているため、ノードＮ１の立ち下がりが不十分なことにより、トランジスタＴ４γが未だ導通している場合であっても、ノードＮ２は走査信号線Ｇｎ−４の信号に追従して電位が変化するため、ノードＮ２の急峻な立ち上がり実現することができる。これにより双方向の走査が可能な回路ブロック３５０における逆方向の走査であっても、第１実施形態と同様の効果を得ることができる。
【００３１】
図１３には、図１１の回路ブロック３５０の第１変形例である回路ブロック３６０の回路図が示されている。回路ブロック３５０との違いは、トランジスタＴ４に接続されているのは走査信号線Ｇｎ＋４ではなく、クロック信号Ｖｎ＋４である点であり、トランジスタＴ４βがない点である。このように構成した場合には、図４及び図１２の各タイミングチャートに示されるように、順走査及び逆走査のいずれの場合であっても、クロック信号Ｖｎ＋４の信号は出力期間の後にＨｉｇｈ電位となるため、図１１の回路ブロック３５０の場合と同様の効果を得ることができる。
【００３２】
図１４には、図１１の回路ブロック３５０の変形例である回路ブロック３７０が示されている。図１３の回路ブロック３６０との違いは、１６相クロック信号を用いている点であり、この場合には、図１５のタイミングチャートに示されるように、逆走査時に出力期間直後にＨｉｇｈ電位となるクロック信号はＶｎ＋１２であるため、この信号線とノードＮ２とを接続制御するトランジスタＴ４βが配置されている。このような構成とした場合であっても、順走査時と逆走査時の両方において、図１１の回路ブロック３５０と同様の効果を得ることができる。
【００３３】
また、上述の各実施形態の液晶表示装置は、ＩＰＳ（In-Plane Switching）方式、ＶＡ（Vertically Aligned）方式及びＴＮ（Twisted Nematic）方式のいずれの方式の液晶表示装置であっても適用することができる。また、液晶表示装置に限らず、有機ＥＬ表示装置等のように各ラインに順にアクティブ電位を印加する駆動回路を用いるその他の表示装置に用いることができる。
【符号の説明】
【００３４】
１００  液晶表示装置、１１０  上フレーム、１２０  下フレーム、２００  液晶パネル、２０２  画素領域、２１０  駆動回路、２２０  ＴＦＴ基板、２３０  カラーフィルタ基板、３１０，３２０，３３０，３４０，３５０，３６０，３７０  回路ブロック。
【図１】
2014142457.tif 000003
【図２】
2014142457.tif 000004
【図３】
2014142457.tif 000005
【図４】
2014142457.tif 000006
【図５】
2014142457.tif 000007
【図６】
2014142457.tif 000008
【図７】
2014142457.tif 000009
【図８】
2014142457.tif 000010
【図９】
2014142457.tif 000011
【図１０】
2014142457.tif 000012
【図１１】
2014142457.tif 000013
【図１２】
2014142457.tif 000014
【図１３】
2014142457.tif 000015
【図１４】
2014142457.tif 000016
【図１５】
2014142457.tif 000017