(57)【要約】【課題】スピントロニクス素子や磁気読み取りヘッドの素子性能（特にＭＲ比とＲＡ値）を向上させる。【解決手段】１つまたは複数の活性層（ＡＰ１層１５０、フリー層１７０、ＳＩＬ層など）の各々のほぼ中間に、磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を挿入する。ＭＲＥＬは、バンドギャップが小さく電子移動度が高い層であり、例えばＺｎＯなどの半導体やＢｉなどの半金属からなる層が該当する。さらに、ＭＲＥＬと、それが挿入される活性層との間の界面全体にわたってオーミック接触を確保するために、ＭＲＥＬと活性層との間の界面の隙間を、銅などの高導電性金属からなる薄い層によって埋めるようにしてもよい。【選択図】図５
2014197448.tif 000002
【特許請求の範囲】
【請求項１】
シード層を供給し、その上に反強磁性（ＡＦＭ：Antiferromagnetic ）層を形成する工程と、
前記ＡＦＭ層の上にＡＰ２層を形成する工程と、
前記ＡＰ２層の上にＡＦＭ結合層を形成する工程と、
前記ＡＦＭ結合層の上に第１の強磁性層を形成する工程と、
前記第１の強磁性層の上に第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を必要に応じて形成し、前記第１のＭＲＥＬの上に第２の強磁性層を形成する工程と、
その後に、スペーサ層を形成する工程と、
前記スペーサ層の上に第１のフリー層を形成する工程と、
前記第１のフリー層の上に第２のＭＲＥＬを必要に応じて形成し、この第２のＭＲＥＬの上に任意に第２のフリー層を形成する工程と、
前記第２のフリー層の上にキャップ層を形成する工程と
を含む磁気読み取りヘッドの製造方法。
【請求項２】
前記スペーサ層を導電性とすることにより、前記磁気読み取りヘッドを、巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance）素子として構成する
請求項１記載の磁気読み取りヘッドの製造方法。
【請求項３】
前記スペーサ層を電気的絶縁性とすることにより、前記磁気読み取りヘッドを、トンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）素子として構成する
請求項１記載の磁気読み取りヘッドの製造方法。
【請求項４】
前記第１または第２のＭＲＥＬまたはその双方の上部表面および下部表面の少なくとも１つと接触する導電層を形成する工程
をさらに含む請求項１記載の磁気読み取りヘッドの製造方法。
【請求項５】
前記導電層を、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択する
請求項４記載の磁気読み取りヘッドの製造方法。
【請求項６】
前記ＭＲＥＬを、半導体および半金属からなる群より選択する
請求項１記載の磁気読み取りヘッドの製造方法。
【請求項７】
前記半導体のバンドギャップを、１ｅＶ以上６ｅＶ以下であり、電子移動度が、５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下とする
請求項６記載の磁気読み取りヘッドの製造方法。
【請求項８】
前記半導体を、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択する
請求項６記載の磁気読み取りヘッドの製造方法。
【請求項９】
前記半導体として、不純物が添加されていないものを用いるか、または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものを用いる
請求項８記載の磁気読み取りヘッドの製造方法。
【請求項１０】
前記半金属を、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択する
請求項６記載の磁気読み取りヘッドの製造方法。
【請求項１１】
シード層を供給し、その上に第１の強磁性層を形成する工程と、
前記第１の強磁性層の上に、上部表面および下部表面を有する磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を必要に応じて形成し、前記ＭＲＥＬの上に第２の強磁性層を任意に形成する工程と、
その後に、スペーサ層を形成する工程と、
前記スペーサ層の上に、第１のフリー層を形成する工程と、
前記第１のフリー層の上に、ＭＲＥＬを必要に応じて形成し、前記ＭＲＥＬの上に、第２のフリー層を任意に形成する工程と、
前記第２のフリー層の上に、キャップ層を形成する工程と、
前記上部表面と前記下部表面に対して垂直に、前記第１の強磁性層と前記第２の強磁性層とを磁化する工程と
を含むスピントロニクス素子の製造方法。
【請求項１２】
前記ＭＲＥＬの前記上部表面および前記下部表面のうちの少なくとも一方と接触する導電層を設ける工程
をさらに含む請求項１１記載のスピントロニクス素子の製造方法。
【請求項１３】
前記導電層を、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料で構成する
請求項１２記載のスピントロニクス素子の製造方法。
【請求項１４】
前記ＭＲＥＬを、半導体および半金属からなる群より選択する
請求項１１記載のスピントロニクス素子の製造方法。
【請求項１５】
前記半導体のバンドギャップを１ｅＶ以上６ｅＶ以下とし、電子移動度を５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下とする
請求項１４記載のスピントロニクス素子の製造方法。
【請求項１６】
前記半導体を、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択する
請求項１４記載のスピントロニクス素子の製造方法。
【請求項１７】
前記半導体として、不純物が添加されていないものを用いるか、または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものを用いる
請求項１６記載のスピントロニクス素子の製造方法。
【請求項１８】
前記半金属を、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択する
請求項１４記載のスピントロニクス素子の製造方法。
【請求項１９】
シード層の上に設けられ、このシード層と接触する反強磁性（ＡＦＭ：Antiferromagnetic ）層と、
前記ＡＦＭ層の上に設けられ、この前記ＡＦＭ層と接触するＡＰ２層と、
前記ＡＰ２層の上に設けられ、このＡＰ２層と接触するＡＦＭ結合層と、
前記ＡＦＭ結合層の上に設けられ、このＡＦＭ結合層と接触する第１の強磁性層と、
前記第１の強磁性層の上に必要に応じて設けられ、この第１の強磁性層と接触する任意の第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、
前記第１のＭＲＥＬの上に設けられ、この第１のＭＲＥＬと接触する任意の第２の強磁性層と、
前記第１の強磁性層を覆うスペーサ層と、
前記スペーサ層の上に設けられ、このスペーサ層と接触する第１のフリー層と、
前記第１のフリー層の上に必要に応じて設けられた第２のＭＲＥＬと、
前記第２のＭＲＥＬの上に設けられ、この第２のＭＲＥＬと接触する第２のフリー層と、
前記すべてのフリー層を覆うキャップ層と
を備えた磁気読み取りヘッド。
【請求項２０】
前記スペーサ層が導電性を有することにより、巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance）素子として構成されている
請求項１９記載の磁気読み取りヘッド。
【請求項２１】
前記スペーサ層が電気的絶縁性を有することにより、トンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）素子として構成されている
請求項１９記載の磁気読み取りヘッド。
【請求項２２】
前記第１または第２のＭＲＥＬまたはその双方の上部表面および下部表面の少なくとも１つと全面接触する導電層
をさらに備えた請求項１９記載の磁気読み取りヘッド。
【請求項２３】
前記導電層は、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料で構成されている
請求項２２記載の磁気読み取りヘッド。
【請求項２４】
前記第１または第２のＭＲＥＬは、半導体および半金属からなる群より選択された材料で構成されている
請求項１９記載の磁気読み取りヘッド。
【請求項２５】
前記半導体は、バンドギャップが、１ｅＶ以上６ｅＶ以下であり、電子移動度が、５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下である
請求項２４記載の磁気読み取りヘッド。
【請求項２６】
前記半導体は、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択される
請求項２４記載の磁気読み取りヘッド。
【請求項２７】
前記半導体として、不純物が添加されていないものが用いられ、または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものが用いられている
請求項２６記載の磁気読み取りヘッド。
【請求項２８】
前記半金属は、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択される
請求項２４記載の磁気読み取りヘッド。
【請求項２９】
シード層の上に設けられ、このシード層と接触する第１の強磁性層と、
前記第１の強磁性層の上に必要に応じて設けられ、この第１の強磁性層と接触する、上部表面および下部表面を有する任意の第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、
前記第１のＭＲＥＬの上に設けられ、この第１のＭＲＥＬと接触する任意の第２の強磁性層と、
前記第２の強磁性層を覆うスペーサ層と、
前記スペーサ層の上に設けられた第１のフリー層と、
前記第１のフリー層の上に設けられた第２のＭＲＥＬと、
前記第２のＭＲＥＬの上に設けられた第２のフリー層と、
前記第２のフリー層の上に設けられたキャップ層と
を備え、
前記第１の強磁性層および前記第２の強磁性層が、前記上部表面と前記下部表面に対して垂直に磁化されている
を備えたスピントロニクス素子。
【請求項３０】
前記第１または第２のＭＲＥＬまたはその双方の、前記上部表面および前記下部表面の少なくとも一方と接触する導電層
をさらに備えた請求項２９記載のスピントロニクス素子。
【請求項３１】
前記導電層は、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料で構成されている
請求項３０記載のスピントロニクス素子。
【請求項３２】
前記第１または第２のＭＲＥＬまたはその双方が、半導体および半金属からなる群より選択された材料で構成されている
請求項２９記載のスピントロニクス素子。
【請求項３３】
前記半導体は、バンドギャップが、１ｅＶ以上６ｅＶ以下であり、電子移動度が、５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下である
請求項３２記載のスピントロニクス素子。
【請求項３４】
前記半導体は、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択される
請求項３２記載のスピントロニクス素子。
【請求項３５】
前記半導体として、不純物が添加されていないものが用いられ、または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものが用いられている
請求項３４記載のスピントロニクス素子。
【請求項３６】
前記半金属は、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択される
請求項３２記載のスピントロニクス素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広く磁気抵抗効果（ＭＲ：Magneto-Resistance）を利用する技術に関わり、特に、優れた性能を有するスピントロニクス素子およびその製造方法、ならびに、優れた読み取り性能を有する磁気読み取りヘッドおよびその製造方法に関する。
【背景技術】
【０００２】
スピントロニクス素子の典型例として、磁気抵抗効果センサ（以下、ＭＲセンサという。）がある。図１はＭＲセンサの積層構造を模式的に表すものである。このＭＲセンサは、シード層１１と、ピンニング層としての反強磁性（ＡＦＭ：Antiferromagnetic ）層１２と、ＡＰ２（Anti-Parallel 2 ）層としての外側ピンド層１３と、例えばルテニウム等からなるＡＦＭ結合層１４と、ＡＰ１（Anti-Parallel 1 ）層としての内側ピンド層１５と、スペーサ層１６と、フリー層（ＦＬ：Free Layer）１７と、キャップ層１８とを有する。
【０００３】
スペーサ層１６が導電性である場合、ＭＲセンサは巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance）素子として機能し、スペーサ層１６が絶縁性である場合（すなわち、バリア層である場合）、ＭＲセンサはトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）素子として機能する。
【０００４】
記録密度が増加すると、デバイスのサイズはそれに応じて小さくなる。従って、十分な出力振幅を保つと共に将来の拡張性に適合するためには、センサ（または、他のスピントロニクス素子）が十分に高い抵抗変化率（ＭＲ比）と十分に低い面積抵抗値（ＲＡ値）とを保つようにしなければならない。
【０００５】
しかしながら、ＭｇＯを用いたＴＭＲ素子においては、より低いＲＡ値の領域において現在の高いＭＲ比を維持することはますます困難になっている。ＣＰＰ（Current Perpendicular to the Plane）タイプのＧＭＲ素子またはＣＣＰ（Confined Current Path ）タイプのＧＭＲ素子は、将来の読み取りヘッド技術として取って代わるだけの十分に高いＭＲ比を実現できていない。それゆえ、より高い出力振幅もしくはＭＲ比、またはその双方を有するセンサが早急に必要とされている。
【０００６】
従来の技術に関する所定の調査を行ったところ、以下のような関連技術が見つかった。
【０００７】
Kitagawaらによる特許文献１には、ＣｕおよびＺｎの少なくとも一方、またはＳｎからなる中間層を含むフリー層が示されている。（５段落５８〜６３行によれば、フリー層は記録層１２と同じものである。また、１１段落１〜１５行には、記録層に添加される材料（Ｃｕ、Ｚｎ、およびＳｎを含む材料のうち少なくとも１つ）についての記載がある。
【０００８】
Yuasa らによる特許文献２には、フリー層への挿入層が開示されている（２〜３段落によれば、挿入層は、Ｃｕ、Ｚｎ、およびＯのうち少なくとも１つの要素を含む）。また、K.Zhang らによる非特許文献１や、Y.Chenらによる非特許文献２もあげられる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第７５９６０１５明細書
【特許文献２】米国特許第７２２３４８５明細書
【非特許文献】
【００１０】
【非特許文献１】ＨＴ０６−０５５「a novel CPP device with enhanced MR ratio 」およびその中に登場する引用文献
【非特許文献２】「Spin-dependent CPP transport properties of ZnO/ferromagnet Heterostructures 」、Physics Letters A303、2002年、91-96
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、以下に詳述するように、ＭＲ比をさらに増加させることを可能とする新たな方法を開示するものである。
【００１２】
本発明の少なくとも１つの実施の形態の目的は、優れた性能を有するスピントロニクス素子および磁気読み取りヘッドを提供することにある。
【００１３】
本発明の少なくとも１つの実施の形態の目的は、そのような優れた性能を有する磁気読み取りヘッドの製造方法を提供することにある。
【００１４】
本発明の少なくとも１つの実施の形態の目的は、スピントロニクス素子を製造するための既存の方法と十分互換性のある製造方法を提供することにある。
【００１５】
本発明の少なくとも１つの実施の形態の目的は、本発明についての詳細な説明を提供することにある。
【００１６】
これらの目的は、１つまたは複数の強磁性層（ＡＰ１層、ＳＩＬ層、およびフリー層など）のほぼ中間に、１つまたは複数の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）をそれぞれ挿入することによって達成される。ＭＲＥＬは、バンドギャップが小さく電子移動度が高い層であり、例えばＺｎＯなどの半導体やＢｉなどの半金属からなる層が該当する。さらに、ＭＲＥＬと、それが挿入される強磁性層との間の界面全体にわたってオーミック接触を確保するために、ＭＲＥＬと強磁性層との間の界面の隙間を、銅などの高導電性金属からなる薄い層によって埋めるようにしてもよい。より具体的には、以下の態様により、上記目的が達成可能である。
【００１７】
本発明に係る磁気読み取りヘッドの製造方法は、シード層を供給し、その上に反強磁性（ＡＦＭ：Antiferromagnetic ）層を形成する工程と、ＡＦＭ層の上にＡＰ２層を形成する工程と、ＡＰ２層の上にＡＦＭ結合層を形成する工程と、ＡＦＭ結合層の上に第１の強磁性層を形成する工程と、第１の強磁性層の上に第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を必要に応じて形成し、第１のＭＲＥＬの上に第２の強磁性層を形成する工程と、その後に、スペーサ層を形成する工程と、スペーサ層の上に第１のフリー層を形成する工程と、第１のフリー層の上に第２のＭＲＥＬを必要に応じて形成し、この第２のＭＲＥＬの上に任意に第２のフリー層を形成する工程と、第２のフリー層の上にキャップ層を形成する工程とを含むものである。
【００１８】
本発明に係るスピントロニクス素子の製造方法は、シード層を供給し、その上に第１の強磁性層を形成する工程と、第１の強磁性層の上に、上部表面および下部表面を有する磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を必要に応じて形成し、ＭＲＥＬの上に第２の強磁性層を任意に形成する工程と、その後に、スペーサ層を形成する工程と、スペーサ層の上に、第１のフリー層を形成する工程と、第１のフリー層の上に、ＭＲＥＬを必要に応じて形成し、ＭＲＥＬの上に、第２のフリー層を任意に形成する工程と、第２のフリー層の上に、キャップ層を形成する工程と、上部表面と下部表面に対して垂直に、第１の強磁性層と第２の強磁性層とを磁化する工程とを含むものである。
【００１９】
本発明に係るスピントロニクス素子は、シード層の上に設けられ、このシード層と接触する第１の強磁性層と、第１の強磁性層の上に必要に応じて設けられ、この第１の強磁性層と接触する、上部表面および下部表面を有する任意の第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、第１のＭＲＥＬの上に設けられ、この第１のＭＲＥＬと接触する任意の第２の強磁性層と、第２の強磁性層を覆うスペーサ層と、スペーサ層の上に設けられた第１のフリー層と、第１のフリー層の上に設けられた第２のＭＲＥＬと、第２のＭＲＥＬの上に設けられた第２のフリー層と、第２のフリー層の上に設けられたキャップ層とを備え、第１の強磁性層および第２の強磁性層を、上部表面と下部表面に対して垂直に磁化するようにしたものである。
【００２０】
本発明に係る磁気読み取りヘッドは、シード層の上に設けられ、このシード層と接触する反強磁性（ＡＦＭ：Antiferromagnetic ）層と、ＡＦＭ層の上に設けられ、このＡＦＭ層と接触するＡＰ２層と、ＡＰ２層の上に設けられ、このＡＰ２層と接触するＡＦＭ結合層と、ＡＦＭ結合層の上に設けられ、このＡＦＭ結合層と接触する第１の強磁性層と、第１の強磁性層の上に必要に応じて設けられ、この第１の強磁性層と接触する任意の第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、第１のＭＲＥＬの上に設けられ、この第１のＭＲＥＬと接触する任意の第２の強磁性層と、第１の強磁性層を覆うスペーサ層と、スペーサ層の上に設けられ、このスペーサ層と接触する第１のフリー層と、第１のフリー層の上に必要に応じて設けられた第２のＭＲＥＬと、第２のＭＲＥＬの上に設けられ、この第２のＭＲＥＬと接触する第２のフリー層と、すべてのフリー層を覆うキャップ層とを備えたものである。
【発明の効果】
【００２１】
本発明のスピントロニクス素子およびその製造方法、ならびに磁気読み取りヘッドおよびその製造方法によれば、半導体および半金属からなる磁気抵抗効果増加層（ＭＲＥＬ）を、素子を構成する１つまたは複数の強磁性層に挿入するようにしたので、素子性能（特にＭＲ比とＲＡ値）を向上させることができる。
【図面の簡単な説明】
【００２２】
【図１】従来の典型的なＭＲ素子の断面図である。
【図２】従来のＭＲ素子（Ｔａ１０／Ｒｕ２０／Ｃｕ２０／［Ｃｏ２／Ｎｉ６］×１５／Ｃｕ２０／ＦｅＣｏ１５０／Ｒｕ１０／Ｔａ４０／Ｒｕ３０という構造）における垂直ＲＨ曲線を表す図である。
【図３】本発明の一実施の形態に係るＭＲ素子（図２に示した構造から、Ｔａ１０／Ｒｕ２０／Ｃｕ２０／［Ｃｏ２／Ｎｉ６］×１５／Ｃｕ２０／ＦｅＣｏ７５／Ｃｕ３／ＺｎＯ１５／Ｃｕ３／ＦｅＣｏ７５／Ｒｕ１０／Ｔａ４０／Ｒｕ３０という構造へと変形したもの）における垂直ＲＨ曲線を表す図である。
【図４】本発明において採用される典型的なＭＲＥＬを表す断面図である。
【図５】本発明のＭＲ素子の一実施の形態に係るＭＲ素子（ＡＰ１層およびフリー層の両方にＭＲＥＬを挿入した後の典型的なＭＲ素子）の断面図である。
【図６】本発明において採用されるＭＲＥＬが挿入されたＦＧＬを含むスピントルク発振器（ＳＴＯ：Spin Torque Oscillator）の３つの主要構成部を表す断面図である。
【発明を実施するための形態】
【００２３】
まず、本実施の形態の概要を説明する。
本発明者は、ＺｎＯなどのバンドギャップが小さい半導体をＣｕなどの導電性金属層の間に挟み込んで構成した３層構造（例えば、Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３；数値は各層の膜厚（ｎｍ））をスピントロニクス素子に挿入すると、そのスピントロニクス素子のＭＲ比が著しく増加することを見出した。その初期の例は、約４５×４５［ｎｍ］のサイズにパターニングされたスピントルク発振器（ＳＴＯ：Spin Torque Oscillator）を用いた実験の過程において発見された。その構造は、Ｔａ１．０／Ｒｕ２．０／Ｃｕ２．０／［Ｃｏ０．２／Ｎｉ０．６］×１５／Ｃｕ２．０／ＦｅＣｏ１５．０／Ｒｕ１．０／Ｔａ４．０／Ｒｕ３．０であった。
【００２４】
ここで、Ｔａ１．０／Ｒｕ２．０／Ｃｕ２．０はシード層、［Ｃｏ０．２／Ｎｉ０．６］×１５はスピン注入層（Spin Injection Layer；ＳＩＬ）、Ｃｕ２．０はスペーサ層、ＦｅＣｏ１５．０はフリー層、Ｒｕ１．０／Ｔａ４．０／Ｒｕ３．０はキャップ層であり、各元素記号の右側の数値はその元素からなる層の膜厚（単位ｎｍ）を示す。なお、［Ｃｏ０．２／Ｎｉ０．６］×１５は、Ｃｏ０．２／Ｎｉ０．６という単位構造を１５回繰り返し積層してえられる多層構造を示す。
【００２５】
この素子は、面内ＲＨ（抵抗vs磁界）測定において、ほとんどＭＲ比を示さなかった。しかしながら、外部印加磁界の方向が膜面に垂直な方向に近い場合（具体的には、Ｈは垂直方向から７度を示した）には、測定されたＭＲ比は概して約１．５％であり、ＲＡ値は約０．０６であった。図２は、典型的なＲＨ曲線を表す。この図で、横軸は外部磁界、縦軸は抵抗値を示す。
【００２６】
ここで、上記のスピントルク発振器構造に上記の３層構造を挿入することにより、全体構造は、Ｔａ１．０／Ｒｕ２．０／Ｃｕ２．０／［Ｃｏ０．２／Ｎｉ０．６］×１５／Ｃｕ２．０／ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５／Ｒｕ１．０／Ｔａ４．０／Ｒｕ３．０となった。
【００２７】
この構造においては、ＲＡ値はほとんど変化しなかったが、その一方、ＭＲ比が著しく増加した（約１．３％から約１７％に増加）。すなわち、挿入した３層構造（Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３）が磁気抵抗効果を増加させるように作用することが分かった。以下において、この３層構造の中間部に位置する層（この例ではＺｎＯ層）を磁気抵抗効果増加層（Magneto-Resistance Enhancing Layer；ＭＲＥＬ）と呼ぶことにする。
図３はその典型的なＲＨ曲線を表す。この測定は、外部印加磁界の方向が膜面に垂直な方向から７度離れた状態で行われた。よって、測定で用いられた外部印加磁界が膜面に対して正確に垂直となるようにされていれば、さらに高いＭＲ値が得られたと考えられる。
【００２８】
図４は、ＭＲＥＬを中間部に含む３層構造の断面を模式的に表すものである。この３層構造では、中間部のＭＲＥＬとしての半導体（または半金属）層４１が、２つの（任意の）金属層４２、４３の間に挟まれている。このような３層構造について、さらに以下のようなことがわかった。
【００２９】
第１に、Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３の３層構造全体の厚さは、その３層構造のうちの上側および下側に位置する２つの膜厚７．５ｎｍのＦｅＣｏ層が互いに強く交換結合することを確保するものでなければならない。この条件を満たしていることは、積層膜Ｔａ２．０／Ｒｕ２．０／ＩｒＭｎ７．０／ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５において測定されたＭＨループが、２つのＦｅＣｏ層に対して１つのヒステリシスループしか示さなかったことによって確認された。これは、上記の２つのＦｅＣｏ層が互いに強く結合していることを示す。
【００３０】
第２に、面内測定においては、ほとんどＭＲ比を示さなかった。これは、参照例において観察されたこととほぼ同様である。これらの事実から、高いＭＲ比は、［ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５］なる構造部分の磁気的スイッチングから得られるのではなく、［Ｃｏ０．２／Ｎｉ０．６］×１５／Ｃｕ２．０／［ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５］なる構造部分の、Ｃｕスペーサを介したスイッチングによって得られることがわかる。従って、［ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５］なる構造部分は、置き換えを行う前の元のＦｅＣｏ１５０層と同様に、単層であるかのように振る舞う。
【００３１】
これにより、Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３なる３層構造は、ＭＲ増加層（ＭＲＥＬ）として作用することがわかる。このような３層構造の挿入により、［ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５］なる構造のスピン散乱係数は著しく増加すると考えられる。これは、スピンが強磁性金属（ＦｅＣｏ）から半導体（ＺｎＯなど）に注入されるとき、スピン係数は、強磁性金属の導電率に対する半導体の導電率の比に比例するという、シュミット理論に合致する。
【００３２】
さらに、Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３なる構造は、スピンフィルタリング層としても作用し、弾道散乱システム（a ballistic scattering regime ）の下で動作する場合であっても、そのように作用し得る。このような動作の綿密な仕組みの如何を問わず、Ｃｕ／ＺｎＯ／Ｃｕ（または同様の層）を挿入した結果得られるＭＲ増加は、以下に詳述するように、多種多様な用途において実現可能である。
【００３３】
このようなＭＲＥＬの適用例を説明する前に、以下を示す。
【００３４】
一般化して言うと、ＭＲＥＬを含む構造は、Ｍ１／バンドギャップが低く移動度が大きいＮ型半導体／Ｍ２である。ここで、
（ａ）Ｍ１およびＭ２は、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェン、ナノチューブなどを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕなどの高導電性金属であるが、これに限定されるものではない。Ｍ１およびＭ２は、一般に同じ材料を用いて同じ厚さ（好ましくは０以上５．０ｎｍ以下）に形成され、例えばともに膜厚が約０．３ｎｍのＣｕとするのが望ましい。但し、本発明の効果に著しく影響しない限り、Ｍ１およびＭ２は異なる材料であってもよく、異なる厚さであってもよい。
（ｂ）さらに、ＭＲＥＬを構成するＭ１／半導体／Ｍ２という基本３層構造は、そのまま１回だけ用いてもよいし、あるいは複数回繰り返し追加的に積層するようにしてもよい。この場合、追加する各３層構造は、必ずしも、同じＭＲＥＬ内の他の３層構造とは必ずしも同じ材料および／または同一の厚さでなくてもよい。
（ｃ）ＭＲＥＬの半導体部分におけるバンドギャップは、０．３ｅＶ以上８ｅＶ以下でなければならず、１ｅＶ以上６ｅＶ以下であることが望ましい。
（ｄ）ＭＲＥＬの半導体部分における電子移動度は、１０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上２ ，０００，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下でなければならず、５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下であることが望ましい。
【００３５】
ＭＲＥＬの半導体部分を構成するものとして好ましい半導体材料は、例えば、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ（Ｘは０以上０．９９以下）、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 などであるが、これに限定されるものではない。
【００３６】
ＭＲＥＬの半導体部分は、不純物がドープされていなくてもよいし、あるいは、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物（ドーパント）をドープすることによって半導体部分の導電性を調整するようにしてもよい。
【００３７】
また、ＭＲＥＬの半導体部分は、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、またはＣｏx Ｃｒ(1-x) Ｓｉなどの半金属によって置き換えてもよい。
【００３８】
ＭＲＥＬの半導体層または半金属層の厚さは、０．１ｎｍ以上５ｎｍ以下でなければならず、０．３ｎｍ以上２ｎｍ以下であることが望ましい。
【００３９】
次に、既存のＭＲ素子の性能を向上させるためのＭＲＥＬの使用例をいくつか説明する。これらは、例えば、ＧＭＲ素子（ＣＩＰ型、ＣＰＰ型、およびＣＰＰ−ＣＣＰ型を含む）、ＴＭＲ素子、スピン注入素子（ＳＩＬ素子）、磁気抵抗メモリ（ＭＲＡＭ：Magnetic Random Access Memory ）、マイクロ波磁気記録（ＭＡＭＲ：Microwave Assisted Magnetic Recording ）素子など（以下の４項目を参照）を含むが、これらに限定されるものではない。
【００４０】
当業者であれば、上記以外のスピントロニクス素子（例えば、様々な型のセンサ（バイオセンサを含む）、熱アシスト磁気抵抗（ＴＡＭＲ：Thermally Assisted Magneto-Resistance ）素子、またはデュアルスピンバルブ素子など）についても、本発明によって開示された原理が明らかに適用可能であることが分かるであろう。
【００４１】
［１．ＧＭＲ素子］
従来のＧＭＲ素子の一般的な構造は、シード／ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１／導電性スペーサ／ＦＬ／キャップである。ここで、ＡＦＭは反強磁性（Antiferromagnetic ）層、ＡＰ２は外側ピンド（Anti-Parallel 2 ）層、Ｒｕは結合層、ＡＰ１は内側ピンド（Anti-Parallel 1 ）層、ＦＬはフリー層である。
【００４２】
一方、本発明に基づく構造（図４参照）を適用したものとしては、以下のようなものが考えられる。
（１）シード／ＡＦＭ／ＡＰ２／Ｒｕ／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／導電性スペーサ／ＦＬ／キャップ
（２）シード／ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１／導電性スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
（３）シード／ＡＦＭ／ＡＰ２／Ｒｕ／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／導電性スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
【００４３】
ここで、（１）はＡＰ１層改善型のＧＭＲ素子であり、（２）は、フリー層改善型のＧＭＲ素子である。（３）は、ＡＰ１層−フリー層改善型のＧＭＲ素子である。
【００４４】
スペーサ層は、均質な金属層（ＣＰＰ素子）であってもよく、あるいは、例えばＡｌ2 Ｏ3 内にＣｕを埋設した構造のように、絶縁体マトリックス内に埋設導体島を形成したもの（例えば、Ａｌ2 Ｏ3 層の中にＣｕを分散埋設した構造）であってもよい（ＣＰＰ−ＣＣＰ素子）。
【００４５】
［２．ＴＭＲ素子］
従来のＴＭＲ素子の構造は、シード／ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１／バリア層／ＦＬ／キャップである。
【００４６】
一方、本発明に基づく構造（図４参照）としては、以下が考えられる。
（４）シード／ＡＦＭ／ＡＰ２／Ｒｕ／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／バリア層／ＦＬ／キャップ
（５）シード／ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１／バリア層／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
（６）シード／ＡＦＭ／ＡＰ２／Ｒｕ／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／バリア層／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
【００４７】
ここで、（４）はＡＰ１層改善型のＴＭＲ素子であり、（５）は、フリー層改善型のＴＭＲ素子である。（６）は、ＡＰ１層−フリー層改善型のＴＭＲ素子である。
【００４８】
バリア層は、極薄の絶縁層であり、例えば、ＭｇＯ、ＡｌＯ、ＴｉＯ、ＺｎＯ、Ｚｎ／ＺｎＯ、またはＺｎ／ＺｎＯ／Ｚｎ等からなる。ここで、Ｚｎ／ＺｎＯ／Ｚｎは、積層構造として構成しても良いし、もしくは、化学量論的に過剰なＺｎを含むＺｎＯとして構成してもよい。
【００４９】
図５は、ＡＰ１層１５０およびフリー層１７０の両方にＭＲＥＬを挿入した場合のＧＭＲ素子またはＴＭＲ素子を表す模式図である。この素子は、シード層１１と、ピンニング層としての反強磁性（ＡＦＭ：Antiferromagnetic ）層１２と、ＡＰ２（Anti-Parallel 2 ）層としての外側ピンド層１３と、例えばルテニウム等からなるＡＦＭ結合層１４と、ＡＰ１（Anti-Parallel 1 ）層としての内側ピンド層１５０と、スペーサ層１６と、フリー層（ＦＬ：Free Layer）１７０と、キャップ層１８とを有する。ＡＰ１層１５０は、ＭＲＥＬ５１Ａによってサブ層１５Ａと１５Ｂとに分割され、フリー層１７０はＭＲＥＬ５１Ｂによってサブ層１７Ａと１７Ｂとに分割されている。
【００５０】
スペーサ層１６が導電性である場合、ＭＲセンサは巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance）素子として機能し、スペーサ層１６が絶縁性である場合（すなわち、バリア層である場合）、ＭＲセンサはトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）素子として機能する。
【００５１】
［３．スピン注入層（ＳＩＬ：Spin Injection Layer）素子］
【００５２】
このＳＩＬ素子は、ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１というピンニング・ピンド積層体を有しないで動作するものであり、その従来の素子構造は、シード／ＦＭ／スペーサ／ＦＬ／キャップ（層に垂直な磁界を含む）である。ここで、ＦＭは強磁性層であり、ＦＬはフリー層である
【００５３】
一方、本発明に基づく構造としては、以下のものが考えられる（図５参照）。
（７）シード／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／スペーサ／ＦＬ／キャップ
（８）シード／ＦＭ／スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
（９）シード／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
【００５４】
ここで、（７）は強磁性層改善型のＳＩＬ素子であり、（８）フリー層改善型のＳＩＬ素子である。（９）強磁性層−フリー層改善型のＳＩＬ素子である。
【００５５】
［４．スピントルク発振器（ＳＴＯ：Spin Torque Oscillator）］
このスピントルク発振器は、特に、磁界発生層（ＦＧＬ：Field Generating Layer）を備えるものであり、その従来の素子構造は、シード／ＳＩＬ／スペーサ／ＦＧＬ／キャップ（層に垂直な磁界を含む）である。
【００５６】
一方、本発明に基づく構造としては、以下のものが考えられる。
（１０）シード／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／スペーサ／ＦＧＬ／キャップ
（１１）シード／ＳＩＬ／スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
（１２）シード／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
【００５７】
ここで、（１０）はＳＩＬ改善型のスピントルク発振器であり、（１１）はＦＧＬ改善型のスピントルク発振器である。（１２）は、ＳＩＬ−ＦＧＬ改善型のスピントルク発振器である。
【００５８】
図６は、スピントルク発振器の３つの主要構成部を表すものである。３つの主要構成部は、ＳＩＬ６２と、スペーサとしての中間層６３と、ＭＲＥＬ５１によって上下に分割されたサブ層６４Ａおよびサブ層６４Ｂを含むＦＧＬ６４とからなる。
【００５９】
上記の４つのカテゴリーに示された例においては、シード層は、例えば、Ｔａ／Ｒｕ、Ｔａ／Ｃｕ、Ｔａ／ＮｉＦｅ、Ｔａ／ＮｉＣｒ、Ｔａ／ＮｉＦｅＣｒ、Ｔａ／Ｔｉ、Ｔａ／Ｔｉ／Ｃｕ、およびＴａ／Ｔｉ／Ｒｕ／Ｃｕ等により構成され、ＡＦＭ層は（ＡＦＭ層が存在する場合には）、例えば、ＩｒＭｎ、ＰｔＭｎ、およびＰｔＰｄＭｎ等により構成され、ＡＰ２層は（ＡＰ２層が存在する場合には）、例えば、ＣｏＦｅ、ＣｏＦｅ／ＦｅＴａ／ＣｏＦｅ、およびＣｏＦｅ／ＣｏＦｅＢ／ＣｏＦｅ等により構成される。
【００６０】
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。例えば、各実施の形態における各層を構成する材料やその膜厚は、上記したものに限定されず、種々の変更や置換が可能である。
【符号の説明】
【００６１】
１１…シード層、１２…ＡＦＭ層、１３…外側ピンド層、１４…結合層、１５０…内側ピンド層、１６…スペーサ層、１７０…フリー層、１８…キャップ層、４１…半導体（または半金属）層、４２…金属層、４３…金属層、５１，５１Ａ，５１Ｂ…ＭＲＥＬ、１５Ａ…ＡＰ１層のサブ層、１５Ｂ…ＡＰ１層のサブ層、１７Ａ…フリー層のサブ層、１７Ｂ…フリー層のサブ層、６２…ＳＩＬ、６３…中間層、６４…ＦＧＬ、６４Ａ…ＦＧＬのサブ層、６４Ｂ…ＦＧＬのサブ層。
【図１】
2014197448.tif 000003
【図２】
2014197448.tif 000004
【図３】
2014197448.tif 000005
【図４】
2014197448.tif 000006
【図５】
2014197448.tif 000007
【図６】
2014197448.tif 000008