(57)【要約】  逐次比較型のアナログデジタル変換器の消費電力を低減する。  システムは、アナログデジタル変換器と、電源電圧発生部を具備する。このアナログデジタル変換器と、電源電圧発生部を具備するシステムにおいて、アナログデジタル変換器は、アナログ信号と参照信号とを比較して当該比較回数を示す回数情報を出力する。また、システムにおいて、電源電圧発生部は、アナログデジタル変換器により出力された回数情報に基づいて電源電圧を生成してアナログデジタル変換器に供給する。
2017002431.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号と参照信号とを比較して当該比較回数を示す回数情報を出力するアナログデジタル変換器と、
前記回数情報に基づいて電源電圧を生成して前記アナログデジタル変換器に供給する電源電圧発生部と
を具備するシステム。
【請求項２】
前記アナログ信号がサンプリングされたときから前記回数情報の示す前記比較回数が一定回数に達するまでの変換時間を測定する変換時間測定部をさらに具備し、
前記電源電圧発生部は、前記測定された変換時間に応じた前記電源電圧を生成し、
前記アナログデジタル変換器は、
前記アナログ信号と前記参照信号とを比較して前記比較結果を生成する比較器と、
前記比較結果が生成されるたびに当該比較結果を保持して当該保持値を示す信号をデジタル信号として出力するデジタル信号保持部と、
前記デジタル信号に基づいて前記参照信号の値を変更して前記比較器に供給する参照信号供給部と、
前記回数情報を出力する回数情報出力部と
を備える
請求項１記載のシステム。
【請求項３】
前記回数情報出力部は、前記アナログ信号がサンプリングされたときから所定のサンプリング周期が経過するまでの期間に亘って前記回数情報を出力し、
前記変換時間測定部は、前記比較回数が前記一定回数に達する前に前記サンプリング周期が経過した場合には前記サンプリング周期内の前記比較回数と前記所定のサンプリング周期とから前記変換時間を求める
請求項２記載のシステム。
【請求項４】
前記電源電圧発生部は、前記変換時間が長いほど高い前記電源電圧を生成する
請求項２記載のシステム。
【請求項５】
前記変換時間と所定の目標時間との差分を求めて当該差分から前記電源電圧の設定値を算出する電源電圧算出部をさらに具備し、
前記電源電圧発生部は、前記設定値に従って前記電源電圧を生成する
請求項２記載のシステム。
【請求項６】
所定の電圧制御周期内において測定された前記変換時間のそれぞれを保持する変換時間保持部をさらに具備し、
前記電源電圧算出部は、前記保持された変換時間のそれぞれの統計量を前記所定の電圧制御周期が経過するたびに算出して当該統計量と前記所定の目標時間との差分を求める
請求項５記載のシステム。
【請求項７】
前記変換時間保持部は、前記変換時間のそれぞれに対応付けて前記デジタル信号をさらに保持し、
前記電源電圧算出部は、特定の値の前記デジタル信号に対して前記特定の値以外のデジタル信号より小さい重み係数を決定して当該重み係数により前記変換時間の重み付け演算を行う
請求項６記載のシステム。
【請求項８】
前記電源電圧発生部は、前記参照信号供給部以外に電源電圧を供給する
請求項２記載のシステム。
【請求項９】
前記電源電圧の値に基づいて前記変換データを補正する変換データ処理部をさらに具備する請求項８記載のシステム。
【請求項１０】
前記電源電圧発生部は、複数の前記アナログデジタル変換器のそれぞれの電源電圧を生成する
請求項２記載のシステム。
【請求項１１】
前記アナログデジタル変換器は、アナログデジタル変換チップに設けられ、
前記変換時間測定部は、制御チップに設けられる
請求項２記載のシステム。
【請求項１２】
前記アナログデジタル変換チップは、アナログデジタル変換器格納筐体に設けられ、
前記制御チップは、制御部格納筐体に設けられる
請求項１１記載のシステム。
【請求項１３】
前記アナログ信号を生成するセンサと、
前記生成されたアナログ信号をサンプリングして保持するサンプルホールド回路と
をさらに具備し、
前記サンプルホールド回路は、前記アナログデジタル変換チップに設けられ、
前記アナログデジタル変換チップは、前記センサに接続され、
前記センサは、前記アナログデジタル変換器格納筐体に設けられる
請求項１２記載のシステム。
【請求項１４】
前記デジタル信号をシリアル信号に変換して前記制御部格納筐体に送信する伝送インターフェースをさらに具備する
請求項１２記載のシステム。
【請求項１５】
前記デジタル信号を前記制御部格納筐体に非接触で送信する処理と前記電源電圧の制御量を示す制御信号を前記制御部格納筐体から非接触で受信する処理とを行う非接触伝送インターフェースをさらに具備する
請求項１２記載のシステム。
【請求項１６】
前記非接触伝送インターフェースは、前記制御部格納筐体から前記アナログデジタル変換器格納筐体の消費電力に応じた電力の交流信号を非接触で受電して前記比較器に供給する
請求項１５記載のシステム。
【請求項１７】
前記非接触伝送インターフェースは、前記制御信号が搬送波に重畳された前記交流信号を非接触で前記制御部格納筐体から受信し、前記搬送波に基づいて生成した新たな交流信号に前記デジタル信号を重畳して前記制御部格納筐体に送信する
請求項１６記載のシステム。
【請求項１８】
前記電源電圧発生部は、前記アナログ信号のサンプリングが指示されたときから前記比較回数が所定回数に達するまでの供給期間に亘って前記電源電圧を供給し、前記供給期間以外の期間において前記電源電圧の供給を停止し、
前記一定回数は前記所定回数を超えない
請求項２記載のシステム。
【請求項１９】
アナログ信号と参照信号とを比較して比較結果を生成する比較器と、
前記比較結果が生成されるたびに当該比較結果を保持して前記比較結果からなるデジタル信号を出力するデジタル信号保持部と、
前記デジタル信号に基づいて前記参照信号の値を変更して前記比較器に供給する参照信号供給部と、
前記アナログ信号が比較された回数を比較回数として示す回数情報を出力する回数情報出力部と
を具備するアナログデジタル変換器。
【請求項２０】
アナログ信号と参照信号とを比較して当該比較回数を示す回数情報を出力するアナログデジタル変換手順と、
前記回数情報に基づいて電源電圧を生成して前記アナログデジタル変換器に供給する電源電圧発生手順と
を具備するシステムの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、システム、アナログデジタル変換器、および、システムの制御方法に関する。詳しくは、アナログ信号を参照信号と逐次比較してデジタル信号に変換するシステム、アナログデジタル変換器、および、システムの制御方法に関する。
【背景技術】
【０００２】
従来より、カメラ、音響機器や計測装置などの各種の電子機器において、アナログ信号をデジタル信号に変換する目的でアナログデジタル変換器（ＡＤＣ：Analog to Digital Converter）が設けられている。このＡＤＣには様々な種類のものがあるが、特に消費電力や回路規模が小さいことから、逐次比較型ＡＤＣが広く用いられている。【０００３】
上述の逐次比較型ＡＤＣには、コンパレータ、論理回路およびＤＡＣ（Digital to Analog Converter）などが設けられる（例えば、非特許文献１参照。）。この逐次比較型ＡＤＣにおいてコンパレータは、変換対象の入力電圧ＶｉｎとＤＡＣからの参照電圧ＶＤＡＣとを比較するする。論理回路は、その比較結果に基づいてＤＡＣを制御して、参照電圧ＶＤＡＣを昇圧または降圧させる。この比較器による比較とＤＡＣによる参照電圧の調整とは、ＡＤＣの分解能と同じ回数に亘って交互に実行される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Shuo-Wei Michael Chen et al., A 6-bit 600-MS/s 5.3-mW Asynchronous ADC in 0.13-μm CMOS, IEEE JOURNAL OF SOLID STATE CIRCUITS, VOL.41.NO.12, DECEMBER 2006.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の逐次比較型ＡＤＣでは、電源電圧を低くするほど、逐次比較型ＡＤＣ内の回路の動作速度のばらつきが大きくなる。このばらつきを考慮して、逐次比較型ＡＤＣの電源電圧について一定のマージンを確保しなければならず、誤動作の生じない必要最小限の値に消費電力を低下させることが困難になるという問題がある。【０００６】
本技術はこのような状況に鑑みて生み出されたものであり、逐次比較型のアナログデジタル変換器の消費電力を低減することを目的とする。
【課題を解決するための手段】
【０００７】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、アナログ信号と参照信号とを比較して当該比較回数を示す回数情報を出力するアナログデジタル変換器と、上記回数情報に基づいて電源電圧を生成して上記アナログデジタル変換器に供給する電源電圧発生部とを具備するシステム、および、その制御方法である。これにより、回数情報に基づいて生成された電源電圧がアナログデジタル変換器に供給されるという作用をもたらす。【０００８】
また、この第１の側面において、上記アナログ信号がサンプリングされたときから上記回数情報の示す上記比較回数が一定回数に達するまでの変換時間を測定する変換時間測定部をさらに具備し、上記電源電圧発生部は、上記測定された変換時間に応じた上記電源電圧を生成し、上記アナログデジタル変換器は、上記アナログ信号と上記参照信号とを比較して上記比較結果を生成する比較器と、上記比較結果が生成されるたびに当該比較結果を保持して当該保持値を示す信号をデジタル信号として出力するデジタル信号保持部と、上記デジタル信号に基づいて上記参照信号の値を変更して上記比較器に供給する参照信号供給部と、上記回数情報を出力する回数情報出力部とを備えてもよい。これにより、測定された変換時間に応じた電源電圧が生成されるという作用をもたらす。【０００９】
また、この第１の側面において、上記回数情報出力部は、上記アナログ信号がサンプリングされたときから所定のサンプリング周期が経過するまでの期間に亘って上記回数情報を出力し、上記変換時間測定部は、上記比較回数が上記一定回数に達する前に上記サンプリング周期が経過した場合には上記サンプリング周期内の上記比較回数と上記所定のサンプリング周期とから上記変換時間を求めてもよい。これにより、比較回数が一定回数に達する前にサンプリング周期が経過した場合に比較回数とサンプリング周期とから変換時間が求められるという作用をもたらす。【００１０】
また、この第１の側面において、上記電源電圧発生部は、上記変換時間が長いほど高い上記電源電圧を生成してもよい。これにより、変換時間が長いほど高い電圧に電源電圧が生成されるという作用をもたらす。【００１１】
また、この第１の側面において、上記変換時間と所定の目標時間との差分を求めて当該差分から上記電源電圧の設定値を算出する電源電圧算出部をさらに具備し、上記電源電圧発生部は、上記設定値に従って上記電源電圧を生成してもよい。これにより、変換時間と目標時間との差分から電源電圧の設定値が算出されるという作用をもたらす。【００１２】
また、この第１の側面において、所定の電圧制御周期内において測定された上記変換時間のそれぞれを保持する変換時間保持部をさらに具備し、上記電源電圧算出部は、上記保持された変換時間のそれぞれの統計量を上記所定の電圧制御周期が経過するたびに算出して当該統計量と上記所定の目標時間との差分を求めてもよい。【００１３】
また、この第１の側面において、上記変換時間保持部は、上記変換時間のそれぞれに対応付けて上記デジタル信号をさらに保持し、上記電源電圧算出部は、特定の値の上記デジタル信号に対して上記特定の値以外のデジタル信号より小さい重み係数を決定して当該重み係数により上記変換時間の重み付け演算を行ってもよい。これにより、電源電圧が、重み付け演算された変換時間に応じた電圧に制御されるという作用をもたらす。【００１４】
また、この第１の側面において、上記電源電圧発生部は、上記参照信号供給部以外に電源電圧を供給してもよい。これにより、参照信号供給部以外に電源電圧が供給されるという作用をもたらす。【００１５】
また、この第１の側面において、上記電源電圧の値に基づいて上記変換データを補正する変換データ処理部をさらに具備してもよい。これにより、電源電圧の値に基づいて変換データが補正されるという作用をもたらす。【００１６】
また、この第１の側面において、上記電源電圧発生部は、複数の上記アナログデジタル変換器のそれぞれの電源電圧を生成してもよい。これにより、複数のアナログデジタル変換器のそれぞれの電源電圧が生成されるという作用をもたらす。【００１７】
また、この第１の側面において、上記比較器、上記デジタル信号保持部、上記参照信号供給部および上記回数情報出力部は、アナログデジタル変換チップに設けられ、上記変換時間測定部は、制御チップに設けられてもよい。これにより、アナログデジタル変換チップに設けられた比較器の電源電圧が、変換時間に応じた電圧に制御されるという作用をもたらす。【００１８】
また、この第１の側面において、上記アナログデジタル変換チップは、アナログデジタル変換器格納筐体に設けられ、上記制御チップは、制御部格納筐体に設けられてもよい。これにより、アナログデジタル変換器格納筐体に設けられた比較器の電源電圧が、変換時間に応じた電圧に制御されるという作用をもたらす。【００１９】
また、この第１の側面において、上記アナログ信号を生成するセンサと、上記生成されたアナログ信号をサンプリングして保持するサンプルホールド回路とをさらに具備し、上記サンプルホールド回路は、上記アナログデジタル変換チップに設けられ、上記アナログデジタル変換チップは、上記センサに接続され、上記センサは、上記アナログデジタル変換器格納筐体に設けられてもよい。これにより、センサにより生成されたアナログ信号がサンプリングされるという作用をもたらす。【００２０】
また、この第１の側面において、上記デジタル信号をシリアル信号に変換して上記制御部格納筐体に送信する伝送インターフェースをさらに具備してもよい。これにより、デジタル信号がシリアル信号に変換して伝送されるという作用をもたらす。【００２１】
また、この第１の側面において、上記デジタル信号を上記制御部格納筐体に非接触で送信する処理と上記電源電圧の制御量を示す制御信号を上記制御部格納筐体から非接触で受信する処理とを行う非接触伝送インターフェースをさらに具備してもよい。これにより、デジタル信号および制御信号が非接触で送受信されるという作用をもたらす。【００２２】
また、この第１の側面において、上記非接触伝送インターフェースは、上記制御部格納筐体から上記アナログデジタル変換器格納筐体の消費電力に応じた電力の交流信号を非接触で受電して上記比較器に供給してもよい。これにより、電力が非接触で受電されるという作用をもたらす。【００２３】
また、この第１の側面において、上記非接触伝送インターフェースは、上記制御信号が搬送波に重畳された上記交流信号を非接触で上記制御部格納筐体から受信し、上記搬送波に基づいて生成した新たな交流信号に上記デジタル信号を重畳して上記制御部格納筐体に送信してもよい。これにより、制御信号またはデジタル信号が重畳された交流信号が送受信されるという作用をもたらす。【００２４】
また、この第１の側面において、上記電源電圧発生部は、上記アナログ信号のサンプリングが指示されたときから上記比較回数が所定回数に達するまでの供給期間に亘って上記電源電圧を供給し、上記供給期間以外の期間において上記電源電圧の供給を停止し、上記一定回数は上記所定回数を超えなくてもよい。これにより、供給期間内に電源電圧が供給され、供給期間外の期間において電源電圧の供給が停止するという作用をもたらす。【００２５】
また、本技術の第２の側面は、アナログ信号と参照信号とを比較して比較結果を生成する比較器と、上記比較結果が生成されるたびに当該比較結果を保持して上記比較結果からなるデジタル信号を出力するデジタル信号保持部と、上記デジタル信号に基づいて上記参照信号の値を変更して上記比較器に供給する参照信号供給部と、上記アナログ信号が比較された回数を比較回数として示す回数情報を出力する回数情報出力部とを具備するアナログデジタル変換器である。これにより、アナログ信号が比較された回数を比較回数として示す回数情報がデジタル信号とともに出力されるという作用をもたらす。
【発明の効果】
【００２６】
本技術によれば、逐次比較型のアナログデジタル変換器の消費電力を低減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００２７】
【図１】第１の実施の形態における電子機器の一構成例を示すブロック図である。
【図２】第１の実施の形態におけるアナログデジタル変換器の一構成例を示すブロック図である。
【図３】第１の実施の形態における、ＥＯＣを外部出力するアナログデジタル変換器の一構成例を示すブロック図である。
【図４】第１の実施の形態における比較器の一構成例を示す回路図である。
【図５】第１の実施の形態における比較器の動作の一例を示す図である。
【図６】第１の実施の形態におけるレジスタの動作の一例を示す図である。
【図７】第１の実施の形態における変換時間測定部の動作の一例を示す図である。
【図８】第１の実施の形態におけるアナログデジタル変換器の動作の一例を示すタイミングチャートである。
【図９】第１の実施の形態における時間の経過に伴う参照電圧の調整過程の一例を示すグラフである。
【図１０】第１の実施の形態におけるアナログデジタル変換器の動作の詳細を示すタイミングチャートである。
【図１１】第１の実施の形態における電源電圧が高いときの電子機器の動作の一例を示すタイミングチャートである。
【図１２】第１の実施の形態における電源電圧が高いときの変換データの一例を示す図である。
【図１３】第１の実施の形態における計時終了タイミングを変更したときの電子機器の動作の一例を示すタイミングチャートである。
【図１４】第１の実施の形態における電源電圧が低いときの電子機器の動作の一例を示すタイミングチャートである。
【図１５】第１の実施の形態における電源電圧が低いときの変換データの一例を示す図である。
【図１６】第１の実施の形態における電子機器の動作の一例を示すフローチャートである。
【図１７】第１の実施の形態における量子化処理の一例を示すフローチャートである。
【図１８】第１の実施の形態の第１の変形例におけるアナログデジタル変換器の一構成例を示すブロック図である。
【図１９】第１の実施の形態の第２の変形例における電子機器の一構成例を示すブロック図である。
【図２０】第１の実施の形態の第２の変形例における電子機器の動作の一例を示すフローチャートである。
【図２１】第２の実施の形態における電子機器の一構成例を示すブロック図である。
【図２２】第２の実施の形態における電源電圧算出部の一構成例を示すブロック図である。
【図２３】第２の実施の形態における記憶部に保持されるデータの一例を示す図である。
【図２４】第２の実施の形態におけるアナログ信号と変換データとの間の関係の一例を示すグラフである。
【図２５】第３の実施の形態における電子機器の一構成例を示すブロック図である。
【図２６】第４の実施の形態における電子機器の一構成例を示すブロック図である。
【図２７】第５の実施の形態における電子回路システムの一構成例を示すブロック図である。
【図２８】第６の実施の形態における電子回路システムの一構成例を示すブロック図である。
【図２９】第６の実施の形態における制御部格納筐体の一構成例を示すブロック図である。
【図３０】第７の実施の形態における電子回路システムの一構成例を示すブロック図である。
【図３１】第７の実施の形態における制御部格納筐体の一構成例を示すブロック図である。
【図３２】第８の実施の形態における電子回路システムの一構成例を示すブロック図である。
【図３３】第８の実施の形態における制御部格納筐体の一構成例を示すブロック図である。
【発明を実施するための形態】
【００２８】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（変換時間に応じた電圧に制御する例）
２．第２の実施の形態（重み付け演算した変換時間に応じた電圧に制御する例）
３．第３の実施の形態（複数のＡＤＣの電源電圧を変換時間に応じて制御する例）
４．第４の実施の形態（複数のチップからなる電子機器において変換時間に応じた電圧に制御する例）
５．第５の実施の形態（複数の筐体からなる電子回路システムにおいて変換時間に応じた電圧に制御する例）
６．第６の実施の形態（センサを内蔵した筐体の電源電圧を変換時間に応じた電圧に制御する例）
７．第７の実施の形態（シリアル信号を送受信し、変換時間に応じた電圧に制御する例）
８．第８の実施の形態（電力およびデータを非接触で伝送し、変換時間に応じた電圧に制御する例）
【００２９】
＜１．第１の実施の形態＞
［電子機器の構成例］
図１は、第１の実施の形態における電子機器１００の一構成例を示すブロック図である。この電子機器１００は、電源電圧発生部１１０、電源電圧算出部１２０、記憶部１４０、変換時間測定部１５０、ＡＤＣ制御部１６０、変換データ処理部１７０およびアナログデジタル変換器２００を備える。これらの回路は、例えば、同一の半導体チップに搭載される。
【００３０】
アナログデジタル変換器２００は、入力されたアナログ信号ＡＩＮをデジタルの変換データＤＡＴＡにＡＤ（Analog to Digital）変換するものである。このアナログデジタル変換器２００は、ＡＤＣ制御部１６０から開始指示信号ＲＵＮが供給されるたびに、アナログ信号ＡＩＮをサンプリングして変換データＤＡＴＡにＡＤ変換する。このＡＤ変換において、アナログデジタル変換器２００は、サンプリングしたアナログ信号ＡＩＮと、内部で生成した参照信号とをＮ回（Ｎは整数）比較し、比較するたびに１ビットの比較結果を生成する。そして、アナログデジタル変換器２００は、それらの比較結果からなるＮビットのデータを変換データＤＡＴＡとして生成し、変換データ処理部１７０に信号線２０９を介して供給する。ここで、Ｎは、ＡＤ変換の分解能と呼ばれるものであり、ＡＤ変換されたデジタル信号のビット数を示す。
【００３１】
また、アナログデジタル変換器２００は、アナログ信号ＡＩＮと参照信号とが比較されるたびに計数値を計数する。アナログデジタル変換器２００は、その計数値を示す比較カウンタ値ＮＳＴＥＰと、そのＮＳＴＥＰを取り込むためのタイミング信号ＮＲＤＹとを生成する。アナログデジタル変換器２００は、これらを含む回数情報を変換時間測定部１５０に信号線２０８を介して供給する。
【００３２】
ＡＤＣ制御部１６０は、アナログデジタル変換器２００を制御するものである。このＡＤＣ制御部１６０は、ユーザや外部の機器によりＡＤ変換が指示されると、所定のサンプリング周期Ｔｓｐｌが経過するたびに開始指示信号ＲＵＮを生成してアナログデジタル変換器２００と変換時間測定部１５０とに信号線１６９を介して供給する。
【００３３】
変換時間測定部１５０は、アナログ信号ＡＩＮがサンプリングされたときから、アナログ信号と参照信号との比較回数が一定の設定回数Ｓに達するまでの時間を変換時間ＴＣＮＶとして測定するものである。この変換時間測定部１５０は、比較カウンタ値ＮＳＴＥＰをタイミング信号ＮＲＤＹに同期して取り込む。そして、変換時間測定部１５０は、比較カウンタ値ＮＳＴＥＰが設定回数Ｓに対応する値になるまでの時間を変換時間ＴＣＮＶとして測定し、その変換時間ＴＣＮＶを信号線１５９を介して記憶部１４０に供給する。ここで、設定回数Ｓには、アナログデジタル変換器２００の分解能（Ｎ）以下の値が設定される。例えば、分解能Ｎが１６ビットである場合、Ｓに１６が設定される。また、変換時間ＴＣＮＶの単位は、例えば、マイクロ秒（μｓ）である。
【００３４】
なお、アナログデジタル変換器２００は、計数値（ＮＳＴＥＰ）およびタイミング信号（ＮＲＤＹ）の両方を含む回数情報を出力しているが、一方のみを含む回数情報を出力する構成としてもよい。タイミング信号ＮＲＤＹのみを出力する場合には、変換時間測定部１５０が、そのタイミング信号ＮＲＤＹの出力回数を計数して比較回数を取得し、その回数が設定回数Ｓになるまでの時間を測定すればよい。
【００３５】
記憶部１４０は、一定数の変換時間ＴＣＮＶを保持するものである。なお、記憶部１４０は、特許請求の範囲に記載の変換時間保持部の一例である。
【００３６】
電源電圧算出部１２０は、変換時間ＴＣＮＶから電圧制御量ΔＶを算出するものである。この電源電圧算出部１２０は、所定の電圧制御周期が経過するたびに記憶部１４０から、その周期内で測定された変換時間ＴＣＮＶを全てまたは間引いて読み出し、それらの統計量ＴＳＴＡＴ（例えば、移動平均値）を算出する。ここで、電圧制御周期は、アナログデジタル変換器２００の電源電圧を制御する周期であり、例えば、サンプリング周期以上の値に設定される。
【００３７】
そして、電源電圧算出部１２０は、その統計量（ＴＳＴＡＴ）と所定の目標時間ＴＴＡＧとから、次の式により電圧制御量ΔＶを算出する。ここで、目標時間ＴＴＡＧは、サンプリング周期Ｔｓｐｌ以下の値であり、その単位は、例えば、マイクロ秒（μｓ）である。
ΔＴ＝ＴＳＴＡＴ―ＴＴＡＧ                                ・・・式１
ΔＶ＝ｆ（ΔＴ）                                      ・・・式２
上式において、ｆ（）はΔＴに対する積分要素と比例要素を持つ関数である。なお目標とする制御特性に応じて微分要素やむだ時間要素や非線形要素を加えて設計することも可能である。また、ｆ（）は入力値（ΔＴ）に対し負の相関で値を返す関数であり、ΔＴが正、即ち変換時間の統計量ＴＳＴＡＴが目標時間ＴＴＡＧより大きい場合にはΔＶが更新前より小さい値になるように設定される。一例として、ΔＴに対する積分要素出力が０の場合、ΔＴが＋０．１マイクロ秒であれば、ΔＶに−０．１ボルトが設定され、ΔＴが−０．１マイクロ秒であれば、ΔＶに＋０．１ボルトが設定される。電圧制御量ΔＶはシステムに設定されている初期電圧Ｖｓｕｐ０に加算され、次の式に示す電源電圧設定値ＶＤＤｓｅｔを生成する。
ＶＤＤｓｅｔ＝Ｖｓｕｐ０＋ΔＶ                            ・・・式３
電源電圧算出部１２０は電源電圧設定値ＶＤＤｓｅｔを示すデータを電源電圧発生部１１０に信号線１２９を介して供給する。
【００３８】
また、電源電圧算出部１２０は、算出した電源電圧設定値ＶＤＤｓｅｔと電源電圧の初期電圧Ｖｓｕｐ０とを示すデータを変換データ処理部１７０に信号線１２８を介して供給する。ＶＤＤｓｅｔおよびＶｓｕｐ０の単位は、例えばボルト（Ｖ）である。
【００３９】
電源電圧発生部１１０は、アナログデジタル変換器２００の電源電圧ＶＤＤを電源電圧設定値ＶＤＤｓｅｔにしたがって生成して供給する。
【００４０】
電源電圧発生部１１０に供給する大元の電源Ｖｐｓは、商用電源を整流して得た直流であってもよいし、二次電池や一次電池であってもよい。
【００４１】
式１乃至式３により、変換時間ＴＣＮＶの平均値ＴＡＶＧが長いほど、高い電圧に電源電圧ＶＤＤが制御される。この制御により、変換時間ＴＣＮＶがサンプリング周期Ｔｓｐｌ以下の値（ＴＴＡＧ）になるとき、すなわちサンプリング周期内に量子化が完了するときの電圧に電源電圧ＶＤＤが調整される。したがって、電源電圧発生部１１０は、サンプリング周期Ｔｓｐｌ内に量子化が完了する最小限の電圧に電源電圧ＶＤＤを低下させることができる。これにより、アナログデジタル変換器２００の消費電力を必要最小限に低下させることができる。
【００４２】
変換データ処理部１７０は、変換データＤＡＴＡに対して、符号化処理や、誤差の補正処理などの所定の処理を行うものである。
【００４３】
アナログデジタル変換器２００の電源電圧ＶＤＤが変動すると、一般にアナログデジタル変換器２００の変換ゲインも変動する。ここで、変換ゲインは、アナログ信号の値に対する、デジタル信号（ＤＡＴＡ）の値の比率を示す。電源電圧ＶＤＤをΔＶにより制御したときの変換ゲインＧａは、例えば、次の式により変化する。
Ｇａ＝Ｇａ０×Ｖｓｕｐ０／ＶＤＤｓｅｔ                      ・・・式４
上式において、Ｇａ０は、電源電圧ＶＤＤを制御しない場合のデフォルトの変換ゲインを示し、この例では変換ゲインは電源電圧に反比例する。
【００４４】
変換ゲインが式４に基づいて変化する場合、変換データ処理部１７０は、次の式により変換データＤＡＴＡに対して補正を行い、補正後の変換データＤＡＴＡcorrectを算出する。変換データ処理部１７０は、補正した変換データＤＡＴＡcorrectを処理結果として出力する。
ＤＡＴＡcorrect＝ＤＡＴＡ×ＶＤＤｓｅｔ／Ｖｓｕｐ０          ・・・式５
【００４５】
ここで、補正前の変換データＤＡＴＡは、アナログ信号ＡＩＮの電圧Ｖｉｎに変換ゲインＧａを乗じた値であるため、次の式が成立する。
ＤＡＴＡ＝Ｖｉｎ×Ｇａ
＝Ｖｉｎ×Ｇａ０×Ｖｓｕｐ０／ＶＤＤｓｅｔ          ・・・式６
【００４６】
式６を式５に代入すると、次の式が得られる。
ＤＡＴＡcorrect＝Ｖｉｎ×Ｇａ０                          ・・・式７
上式に示すように、補正によって、電源電圧ＶＤＤの変動に依存しない変換データＤＡＴＡcorrectが得られる。これにより、動的に電源電圧を制御した電子機器１００において、安定な変換ゲインを得ることができる。なお、変換ゲインの電源電圧依存性は式４に表される関係に限定せず任意の特性をとることができ、それに対する補償特性も式５の代わりに適切に設計可能である。
【００４７】
［アナログデジタル変換器の構成例］
図２は、第１の実施の形態におけるアナログデジタル変換器２００の一構成例を示すブロック図である。このアナログデジタル変換器２００は、サンプルホールド回路２１０、比較器２２０、ラッチ回路２３０、レジスタ２５０、ＤＡ変換器２６０、ＸＯＲ（排他的論理和）ゲート２７０、ステートマシン２８０を備える。また、ステートマシン２８０は、カウンタ２８１およびシーケンサ２８２を備える。
【００４８】
サンプルホールド回路２１０は、開始指示信号ＲＵＮが供給されるとアナログ信号ＡＩＮをサンプリングして保持するものである。このサンプルホールド回路２１０は、保持したアナログ信号ＡＩＮをサンプルホールド信号ＳＨＯＵＴとして比較器２２０の非反転入力端子（＋）に供給する。
【００４９】
比較器２２０は、比較器制御信号ＣＭＰに従ってサンプルホールド信号ＳＨＯＵＴと、ＤＡ変換器２６０からの参照信号ＤＡＯＵＴとの値（例えば、電圧値）を比較するものである。以下、サンプルホールド信号ＳＨＯＵＴの電圧を「入力電圧」と称し、参照信号ＤＡＯＵＴの電圧を「参照電圧」と称する。比較器２２０は、比較器制御信号ＣＭＰがハイレベルである場合に比較結果を示す差動信号をラッチ回路２３０およびＸＯＲゲート２７０に供給する。この差動信号は、互いに位相の異なる正相信号ＣＯＭＰＰおよび逆相信号ＣＯＭＰＮを含む。一方、比較器制御信号ＣＭＰがローレベルである場合に比較器２２０は、正相信号ＣＯＭＰＰおよび逆相信号ＣＯＭＰＮをいずれもハイレベルにして出力する。
【００５０】
ラッチ回路２３０は、比較器２２０からの差動信号の示す１ビットの情報を保持するものである。このラッチ回路２３０はセット端子Ｓ、リセット端子Ｒおよび出力端子Ｑを備える。セット端子Ｓには正相信号ＣＯＭＰＰが入力され、リセット端子Ｒには逆相信号ＣＯＭＰＮが入力される。ラッチ回路２３０は、セット端子Ｓがハイレベルでリセット端子Ｒがローレベルである場合に「１」を保持し、その保持値の値のラッチ信号ＳＲＯＵＴを出力端子Ｑからレジスタ２５０へ出力する。一方、セット端子Ｓがローレベルで、リセット端子Ｒがハイレベルである場合に、ラッチ回路２３０は、「０」のラッチ信号ＳＲＯＵＴを出力端子Ｑから出力する。また、セット端子Ｓおよびリセット端子Ｒがいずれもハイレベルである場合にラッチ回路２３０は、出力端子Ｑの状態を保持する。
【００５１】
なお、本構成例においては、比較器制御信号ＣＭＰの論理レベルに関わらず、比較器２２０の正相信号ＣＯＭＰＰおよび逆相信号ＣＯＭＰＮが共にローレベルになることはないとすると、ＸＯＲゲート２７０はＮＡＮＤゲートで置換できる。
【００５２】
また、本構成例において、比較器制御信号ＣＭＰがローレベルである場合に比較器２２０が、正相信号ＣＯＭＰＰおよび逆相信号ＣＯＭＰＮの両方をハイレベルにしているが、これらを両方ともローレベルにして、ラッチ回路２３０の入力の論理極性を逆とする構成をとることもできる。この場合に比較器制御信号ＣＭＰの論理レベルに関わらず、比較器２２０の正相信号ＣＯＭＰＰおよび逆相信号ＣＯＭＰＮが共にハイレベルになることはないとすると、ＸＯＲゲート２７０はＯＲゲートで置換できる。
【００５３】
レジスタ２５０は、ライト制御信号ｒＷＲＩＴＥおよび比較カウンタ値ＮＳＴＥＰに従ってラッチ出力信号ＳＲＯＵＴを保持するものである。このレジスタ２５０は、Ｎ個のフリップフロップを備え、それらのフリップフロップにＮビットの変換データＤＡＴＡを保持する。
【００５４】
開始指示信号ＲＵＮが供給された場合にレジスタ２５０は、保持する変換データＤＡＴＡを初期データにリセットする。例えば、変換データＤＡＴＡは、最上位ビット（ＭＳＢ：Most Significant Bit）が「１」で、残りの全ビットが「０」の初期データにリセットされる。
【００５５】
また、ライト制御信号ｒＷＲＩＴＥの立上りエッジに同期してレジスタ２５０は、変換データＤＡＴＡのうち比較カウンタ値ＮＳＴＥＰに対応する桁のビットをラッチ信号ＳＲＯＵＴにより更新する。例えば、変換データのうちＭＳＢから（Ｎ−１−ＮＳＴＥＰ）桁目のビットがラッチ出力信号ＳＲＯＵＴにより更新される。例えば、比較カウンタ値ＮＳＴＥＰが「Ｎ−１」であれば、ＭＳＢが更新される。比較カウンタ値ＮＳＴＥＰが「Ｎ−２」であれば、ＭＳＢの次のビットが更新される。
【００５６】
そして、レジスタ２５０は、変換データＤＡＴＡを更新するたびに更新後の変換データＤＡＴＡを変換データ処理部１７０とＤＡ変換器２６０とに出力する。また、ライト制御信号ｒＷＲＩＴＥの立上りエッジ以外の期間においてレジスタ２５０は、変換データＤＡＴＡの状態を保持する。なお、レジスタ２５０は、特許請求の範囲に記載のデジタル信号保持部の一例である。
【００５７】
ＤＡ変換器２６０は、レジスタ２５０から変換データＤＡＴＡが出力されるたびに、変換データＤＡＴＡに基づいて参照信号ＤＡＯＵＴの値を更新するものである。このＤＡ変換器２６０は、変換データＤＡＴＡが初期データである場合に、１／２×ＶＦＳの参照信号ＤＡＯＵＴを出力する。ここでＶＦＳは、ＤＡ変換器２６０の振幅レベルの最大である。
【００５８】
また、変換データＤＡＴＡにおいてＭＳＢからｋ（ｋは０乃至Ｎ−１の整数）ビット目が「１」に更新されると、次の式により参照信号ＤＡＯＵＴの値をＶＤＡＯＵＴ_ｋに更新する。
ＶＤＡＯＵＴ_ｋ＝ＶＤＡＯＵＴ_ｋ-1＋（１／２）ｋ＋１×ＶＦＳ        ・・・式８
上式において、ＶＤＡＯＵＴ_ｋ-1は、前回の参照電圧である。
【００５９】
一方、変換データＤＡＴＡのｋビット目が「０」に更新されると、ＤＡ変換器２６０は、次の式により参照電圧をＶＤＡＯＵＴ_ｋに更新する。なお、ＤＡ変換器２６０は、特許請求の範囲に記載の参照信号供給部の一例である。
ＶＤＡＯＵＴ_ｋ＝ＶＤＡＯＵＴ_ｋ-1−（１／２）ｋ＋１×ＶＦＳ      ・・・式９
例えば、ＭＳＢが初期データ「１」から「０」に更新されると、１／２×ＶＦＳを１／４×ＶＦＳ下降させた１／４×ＶＦＳが次の参照電圧ＶＤＡＯＵＴ_１として供給される。なお、ＤＡ変換器２６０は、特許請求の範囲に記載の参照信号供給部の一例である。
【００６０】
このように、アナログ信号を参照信号と逐次比較するアナログデジタル変換器２００は、一般に逐次比較型のＡＤＣと呼ばれる。
【００６１】
ＸＯＲゲート２７０は、正相信号ＣＯＭＰＰと逆相信号ＣＯＭＰＮとの排他的論理和の信号をステップ制御信号ＲＥＡＤＹとして生成するものである。このＸＯＲゲート２７０は、ステップ制御信号ＲＥＡＤＹをシーケンサ２８２に供給する。
【００６２】
本例では、比較器２２０は差動信号を出力し、ＸＯＲゲート２７０がステップ制御信号ＲＥＡＤＹを発生する構成をとっているが、比較器２２０がシングルエンド信号の比較結果と同時に比較完了信号を出力し、比較完了信号がステップ制御信号ＲＥＡＤＹを置き換える構成をとることも可能である。その際にはＸＯＲゲート２７０は不要または、単に遅延合わせや論理極性合わせの目的でバッファまたはインバータに置換することも可能である。
【００６３】
シーケンサ２８２は、比較器２２０、レジスタ２５０、カウンタ２８１を制御するものである。このシーケンサ２８２は、ステップ制御信号ＲＥＡＤＹをカウンタ２８１に供給して計数を制御するとともに、そのステップ制御信号ＲＥＡＤＹを反転した信号をライト制御信号ｒＷＲＩＴＥとしてレジスタ２５０に供給する。また、シーケンサ２８２は、開始指示信号ＲＵＮをサンプルホールド回路２１０およびレジスタ２５０およびカウンタ２８１に供給する。
【００６４】
また、シーケンサ２８２は、開始指示信号ＲＵＮが供給されたときから、Ｎ回の比較が完了するとき（例えば、ＮＳＴＥＰが「０」のとき）までの期間に亘って、Ｎ個のパルスを比較制御信号ＣＭＰとして生成する。この比較制御信号ＣＭＰは、パルスジェネレータなどにより開始指示信号ＲＵＮの立ち下がりエッジとステップ制御信号ＲＥＡＤＹの立ち上がりエッジに基づいて生成される。シーケンサ２８２は、比較制御信号ＣＭＰを比較器２２０に供給する。
【００６５】
カウンタ２８１は、ステップ制御信号ＲＥＡＤＹに同期して、比較カウンタ値ＮＳＴＥＰを計数するものである。この比較カウンタ値ＮＳＴＥＰは、比較器２２０において、サンプルホールド信号ＳＨＯＵＴが比較された回数を示す。また、カウンタ２８１は、開始指示信号ＲＵＮが供給されると、比較カウンタ値ＮＳＴＥＰを初期値（例えば、Ｎ）にリセットする。そして、カウンタ２８１は、ステップ制御信号ＲＥＡＤＹに同期して比較カウンタ値ＮＳＴＥＰをデクリメントして、更新した比較カウンタ値ＮＳＴＥＰをレジスタ２５０およびシーケンサ２８２に供給する。また、カウンタ２８１は、ステップ制御信号ＲＥＡＤＹに同期してタイミング信号ＮＲＤＹを生成し、比較カウンタ値ＮＳＴＥＰとともに変換時間測定部１５０に供給する。なお、カウンタ２８１は、特許請求の範囲に記載の回数情報出力部の一例である。
【００６６】
なお、カウンタ２８１は、比較カウンタ値ＮＳＴＥＰをそのまま出力しているが、符号化して符号化データを出力してもよい。この場合には、変換時間測定部１５０が、その符号化データを復号して処理すればよい。また、ステップ制御信号ＲＥＡＤＹに同期して比較カウンタ値ＮＳＴＥＰを減少させるダウンカウンタをカウンタ２８１として用いているが、ダウンカウンタの代わりに、比較カウンタ値ＮＳＴＥＰを増加させるアップカウンタを用いてもよい。
【００６７】
また、シーケンサ２８２は、図３に例示するように、Ｎ回の比較が完了したときに変換終了信号ＥＯＣをさらに外部出力してもよい。
【００６８】
上述したように、開始指示信号ＲＵＮが供給された後は、アナログデジタル変換器２００内で生成したタイミング信号（ＣＭＰ）に同期して比較器２２０が動作して変換データＤＡＴＡが生成される。このように、内部で生成したタイミング信号に同期して動作するアナログデジタル変換器２００は、自己タイミング型のＡＤＣと呼ばれる。
【００６９】
［比較器の構成例］
図４は、第１の実施の形態における比較器２２０の一構成例を示す回路図である。この比較器２２０は、トランジスタ２２１乃至２２９を備える。トランジスタ２２１乃至２２４はＰ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ、トランジスタ２２５乃至２２９はＮ型のＭＯＳトランジスタを表す。
【００７０】
トランジスタ２２１乃至２２４のソースには電源電圧ＶＤＤが印加される。トランジスタ２２１、２２４および２２９のゲートはシーケンサ２８２に接続される。また、トランジスタ２２７のゲートはサンプルホールド回路２１０に接続され、トランジスタ２２８のゲートはＤＡ変換器２６０に接続される。
【００７１】
トランジスタ２２２および２２５のゲートとトランジスタ２２３および２２４のドレインとが、トランジスタ２２６のドレインとラッチ回路２３０のセット端子Ｓに接続される。また、トランジスタ２２１および２２２のドレインとトランジスタ２２３および２２６のゲートとが、トランジスタ２２５のドレインとラッチ回路２３０のリセット端子Ｒとに接続される。トランジスタ２２５のソースはトランジスタ２２７のドレインに接続され、トランジスタ２２６のソースはトランジスタ２２８のドレインに接続される。また、トランジスタ２２７および２２８のソースは、トランジスタ２２９のドレインに接続され、トランジスタ２２９のソースは接地端子に接続される。
【００７２】
このような構成により、比較器制御信号ＣＭＰが「０」である場合に、いずれもハイレベルの正相信号ＣＯＭＰＰおよび逆相信号ＣＯＭＰＮが出力される。一方、比較器制御信号ＣＭＰが「１」であれば、サンプルホールド信号ＳＨＯＵＴと参照信号ＤＡＯＵＴとの比較結果を示す差動信号（ＣＯＭＰＰおよびＣＯＭＰＮ）が出力される。
【００７３】
［比較器の動作例］
図５は、第１の実施の形態における比較器２２０の動作の一例を示す図である。この比較器２２０は、比較器制御信号ＣＭＰが「０」である場合に、サンプルホールド信号の値に関わらずに、ハイレベルの正相信号ＣＯＭＰＰおよび逆相信号ＣＯＭＰＮを出力する。
【００７４】
また、比較器制御信号ＣＭＰが「１」である場合に比較器２２０は、サンプルホールド信号ＳＨＯＵＴの電圧（入力電圧）と参照信号ＤＡＯＵＴの電圧（参照電圧）とを比較する。入力電圧が参照電圧より高ければ、比較器２２０は、ハイレベルの正相信号ＣＯＭＰＰとローレベルの逆相信号ＣＯＭＰＮとを出力する。一方、入力電圧が参照電圧以下であれば、比較器２２０は、ローレベルの正相信号ＣＯＭＰＰとハイレベルの逆相信号ＣＯＭＰＮとを出力する。
【００７５】
図６は、第１の実施の形態におけるレジスタ２５０の動作の一例を示す図である。まずレジスタ２５０を構成するＮ個のフリップフロップは、開始指示信号ＲＵＮがハイレベルで所定の値に初期化される。
【００７６】
次に開始指示信号ＲＵＮがローレベルのとき、ライト制御信号ｒＷＲＩＴＥがローレベルからハイレベルに遷移する立ち上がりエッジにおいて、レジスタ２５０は、比較カウンタ値ＮＳＴＥＰを参照し、変換データＤＡＴＡのうちＮＳＴＥＰに対応する桁のビットをラッチ出力信号ＳＲＯＵＴにより更新する。それ以外の期間にはレジスタ２５０を構成するＮ個のフリップフロップのそれぞれの状態を保持する。
【００７７】
［変換時間測定部の動作例］
図７は、第１の実施の形態における変換時間測定部１５０の動作の一例を示す図である。この変換時間測定部１５０は、開始指示信号ＲＵＮが立ち下がったときに変換時間の計時を開始する。変換時間の計測において、変換時間測定部１５０は、例えば、一定周波数のクロック信号ＣＬＫに同期して、計測時間を示すタイマカウンタ値ＴＩＭを計数する。
【００７８】
開始指示信号ＲＵＮがローレベルで、比較カウンタ値ＮＳＴＥＰが設定回数Ｓを示す値（例えば、０）以外の値である場合に変換時間測定部１５０は、タイマカウンタ値ＴＩＭの計数（すなわち、計時）を継続する。また、比較カウンタ値ＮＳＴＥＰが設定回数Ｓを示す値（例えば、０）である場合に変換時間測定部１５０は、計時を終了し、計測時間（タイマカウンタ値ＴＩＭ）を変換時間として出力する。
【００７９】
また、開始指示信号ＲＵＮが立ち上りの際に比較カウンタ値ＮＳＴＥＰが設定回数Ｓを示す値（例えば、０）でなければ、変換時間測定部１５０は、計時を終了する。そして、変換時間測定部１５０は、直前の比較カウンタ値ＮＳＴＥＰから次の式を用いて変換時間ＴＣＮＶを算出し、出力する。
ＴＣＮＶ＝｛Ｓ／（Ｓ−ＮＳＴＥＰ）｝×Ｔｓｐｌ            ・・・式１０
上式においてＴｓｐｌは、サンプリング周期を示し、単位は、例えば、マイクロ秒（μｓ）である。
【００８０】
例えば、設定回数Ｓが分解能と同一値「１６」で、開始指示信号ＲＵＮが立ち上がったときのＮＳＴＥＰが「１」の値であった場合には、（１６／１５）×Ｔｓｐｌが変換時間ＴＣＮＶとして算出される。
【００８１】
［アナログデジタル変換器の動作例］
図８は、第１の実施の形態におけるアナログデジタル変換器２００の動作の一例を示すタイミングチャートである。タイミングｔ０において開始指示信号ＲＵＮが入力されると、サンプルホールド回路２１０は、そのアナログ信号ＡＩＮをサンプリングして保持し、サンプルホールド信号ＳＨＯＵＴを生成する。同図において、一点鎖線はアナログ信号ＡＩＮの軌跡を示し、実線はサンプルホールド信号ＳＨＯＵＴの軌跡を示す。
【００８２】
また、タイミングｔ０の直後に、比較カウンタ値ＮＳＴＥＰは初期値Ｎにリセットされ、変換データＤＡＴＡは初期データにリセットされる。
【００８３】
タイミングｔ０の後のタイミングｔ１において開始指示信号ＲＵＮが立ち下がると、比較器２２０は、入力電圧（ＳＨＯＵＴ）と参照電圧（ＤＡＯＵＴ）とを比較して、差動信号（ＣＯＭＰＰおよびＣＯＭＰＮ）を生成する。ＸＯＲゲート２７０は、差動信号からステップ制御信号ＲＥＡＤＹを生成し、ラッチ回路２３０は、差動信号の示す比較結果を保持してラッチ出力信号ＳＲＯＵＴを出力する。そして、シーケンサ２８２は、ステップ制御信号ＲＥＡＤＹを反転してライト制御信号ｒＷＲＩＴＥを生成する。
【００８４】
カウンタ２８１は、ステップ制御信号ＲＥＡＤＹに従って比較カウンタ値ＮＳＴＥＰを「Ｎ−１」に更新する。レジスタ２５０は、ライト制御信号ｒＷＲＩＴＥに従って変換データＤＡＴＡのＭＳＢをラッチ出力信号ＳＲＯＵＴによりＢＮ−１に更新する。
【００８５】
レジスタ２５０によりＭＳＢが更新されたタイミングｔ２においてＤＡ変換器２６０は、参照信号ＤＡＯＵＴを、そのＭＳＢに基づいて調整する。
【００８６】
タイミングｔ３において参照信号ＤＡＯＵＴの調整が完了すると、比較器２２０は、入力電圧（ＳＨＯＵＴ）と参照電圧（ＤＡＯＵＴ）とを比較して、差動信号を再度生成する。ＸＯＲゲート２７０は、差動信号からステップ制御信号ＲＥＡＤＹを生成し、ラッチ回路２３０は、差動信号の示す比較結果を保持してラッチ出力信号ＳＲＯＵＴを出力する。カウンタ２８１は、ステップ制御信号ＲＥＡＤＹに従って比較カウンタ値ＮＳＴＥＰを「Ｎ−２」に更新し、レジスタ２５０は、ライト制御信号ｒＷＲＩＴＥに従って変換データＤＡＴＡ内のＭＳＢの次のビットをラッチ出力信号ＳＲＯＵＴによりＢＮ−２に更新する。
【００８７】
レジスタ２５０においてＭＳＢの次のビットがＢＮ−２に更新されたタイミングｔ４においてＤＡ変換器２６０は、参照信号ＤＡＯＵＴを、そのＢＮ−２に基づいて調整する。
【００８８】
以下、同様に比較器２２０による比較と、ＤＡ変換器２６０による参照信号ＤＡＯＵＴの調整とが交互に行われる。
【００８９】
図９は、第１の実施の形態における時間の経過に伴う参照電圧の調整過程の一例を示すグラフである。同図において、縦軸はサンプルホールド信号ＳＨＯＵＴおよび参照信号ＤＡＯＵＴの電圧を示し、横軸は時間を示す。
【００９０】
タイミングｔ０において開始指示信号ＲＵＮが入力されると、変換データＤＡＴＡは初期データに初期化され、参照電圧（ＤＡＯＵＴ）は１／２ＶＦＳに初期化される。ここで、入力電圧（ＳＨＯＵＴ）が参照電圧（１／２ＶＦＳ）より低いと、タイミングｔ２において変換データＤＡＴＡのＭＳＢは「０」に更新される。また、ＤＡ変換器２６０は、更新されたＭＳＢに基づいて参照信号ＤＡＯＵＴを１／４ＶＦＳ減少させる。
【００９１】
入力電圧が、更新後の参照電圧（１／４ＶＦＳ）より高いと、タイミングｔ４においてＭＳＢから１ビット目が「１」に更新される。また、ＤＡ変換器２６０は、更新されたビット（「１」）に基づいて参照電圧を１／８ＶＦＳ増加させて３／８ＶＦＳにする。
【００９２】
そして、入力電圧が、更新後の参照電圧（３／８ＶＦＳ）より低いと、タイミングｔ４においてＭＳＢから２ビット目が「０」に更新される。また、ＤＡ変換器２６０は、更新されたビット（「０」）に基づいて参照電圧を１／１６ＶＦＳ減少させる。
【００９３】
以下、同様に入力電圧と参照電圧との比較結果に基づいて参照電圧が増減され、それらの比較結果からなる変換データＤＡＴＡが生成される。
【００９４】
図１０は、第１の実施の形態におけるアナログデジタル変換器２００の動作の詳細を示すタイミングチャートである。タイミングｔ０において開始指示信号ＲＵＮが入力されると、比較カウンタ値ＮＳＴＥＰは初期値Ｎにリセットされ、変換データＤＡＴＡは初期データにリセットされる。同図においてＤＡＴＡＮ−１は、変換データＤＡＴＡのＭＳＢを示す。
【００９５】
タイミングｔ０の後のタイミングｔ１において開始指示信号ＲＵＮが立ち下がると、比較器２２０は、差動信号（ＣＯＭＰＰおよびＣＯＭＰＮ）を生成する。ＸＯＲゲート２７０は、ｔ１からＴＣＮ−１が経過したときに差動信号からステップ制御信号ＲＥＡＤＹを生成し、ラッチ回路２３０は、差動信号の示す比較結果を保持してラッチ出力信号ＳＲＯＵＴを出力する。そして、シーケンサ２８２は、ステップ制御信号ＲＥＡＤＹを反転してライト制御信号ｒＷＲＩＴＥを生成する。ここで、ＴＣＮ−１は、比較器２２０の比較時間を表す。この比較時間は、比較器２２０の差動入力の振幅が小さいときには指数関数的に増大する成分を含む。
【００９６】
カウンタ２８１は、ステップ制御信号ＲＥＡＤＹに従って比較カウンタ値ＮＳＴＥＰを「Ｎ−１」に更新し、レジスタ２５０は、ライト制御信号ｒＷＲＩＴＥに従って変換データＤＡＴＡのＭＳＢをラッチ出力信号ＳＲＯＵＴによりＢＮ−１に更新する。
【００９７】
タイミングｔ１からＴＣＮ−１およびＴＤ１が経過したタイミングｔ２においてＤＡ変換器２６０は、参照信号ＤＡＯＵＴを、そのＭＳＢに基づいて調整する。そして、タイミングｔ２からＴＤ２が経過したｔ３において参照信号ＤＡＯＵＴの調整が完了する。ここで、ＴＤ１およびＴＤ２は、シーケンサ２８２が、遅延素子からなるディレイラインなどを用いて発生させた固定値である。
【００９８】
図１１は、第１の実施の形態における電源電圧が高いときの電子機器１００の動作の一例を示すタイミングチャートである。タイミングｔ０において開始指示信号ＲＵＮが入力されると、サンプルホールド回路２１０は、そのアナログ信号ＡＩＮをサンプルホールドする。そして、タイミングｔ１において開始指示信号ＲＵＮが立ち下がると、比較器２２０は、入力電圧（ＳＨＯＵＴ）と参照電圧（ＤＡＯＵＴ）とを比較する。その比較結果によりＭＳＢが更新されたタイミングｔ２においてＤＡ変換器２６０は、参照信号ＤＡＯＵＴを、そのＭＳＢに基づいて調整する。
【００９９】
タイミングｔ３において参照信号ＤＡＯＵＴの調整が完了すると、比較器２２０は、入力電圧（ＳＨＯＵＴ）と参照電圧（ＤＡＯＵＴ）とを再度比較する。その比較結果によりＭＳＢの次のビットが更新されたタイミングｔ４においてＤＡ変換器２６０は、参照信号ＤＡＯＵＴを、そのビットに基づいて調整する。
【０１００】
以下、同様に比較器２２０による比較と、ＤＡ変換器２６０による参照信号ＤＡＯＵＴの調整とが交互に行われる。そして、タイミングｔ０からサンプリング周期ｔｓｐｌが経過する前のタイミングｔＥＯＣにおいて比較カウンタ値ＮＳＴＥＰが「０」に更新され、ＡＤ変換が終了する。
【０１０１】
変換時間測定部１５０は、アナログ信号ＡＩＮがサンプリングされたタイミングｔ１において計時を開始する。そして、変換時間測定部１５０は、タイミング信号ＮＲＤＹに同期して比較カウンタ値ＮＳＴＥＰを取り込む。例えば、タイミング信号ＮＲＤＹがハイレベルに立ち上がったタイミングで比較カウンタ値ＮＳＴＥＰが取り込まれる。そして比較カウンタ値ＮＳＴＥＰ「０」を取り込んだタイミングｔＥＯＣにおいて計時を終了する。このように、変換時間測定部１５０は、タイミング信号ＮＲＤＹに同期して制御されたタイミングで比較カウンタ値ＮＳＴＥＰを取り込むことにより、ステートマシン２８０でＮＳＴＥＰにグリッチが発生するタイミングを避けて比較カウンタ値ＮＳＴＥＰを取り込むことができる。
【０１０２】
そして、変換時間測定部１５０は、計測した時間を変換時間ＴＣＮＶとして出力する。この変換時間ＴＣＮＶは、Ｎ回の比較のそれぞれに要した時間（ＴＣＮ−１など）と、Ｎ個のＴＤ１およびＴＤ２とからなる。前者は、図１０で前述したように比較器２２０の比較時間であり、後者はシーケンサ２８２で発生させた固定の遅延時間である。
【０１０３】
ここで、電源電圧ＶＤＤが低いほど、図４に例示した比較器２２０内のトランジスタ（２２１等）のゲート−ソース間電圧ＶＧＳが低くなり、そのＶＧＳの低下によりドレイン電流Ｉｄのばらつきが大きくなる。特に、ＶＧＳが、閾値電圧Ｖｔｈより低くなるサブスレッショルド領域において、Ｉｄの変動が非サブスレッショルド領域よりも大きくなる。このドレイン電流Ｉｄの変動により、トランジスタの動作時間が変動し、そのトランジスタを備える比較器２２０の比較時間が変動する。つまり、電源電圧ＶＤＤが低いほど、比較器２２０の比較時間のばらつきが大きくなり、その比較時間を含む変換時間ＴＣＮＶのばらつきが大きくなる。ばらついたＴＣＮＶがサンプリング周期より長くなると、ＡＤ変換がサンプリング周期内に完了せずに変換データＤＡＴＡの誤差が急激に増大する。
【０１０４】
そこで、電源電圧発生部１１０は、測定された変換時間ＴＣＮＶが長いほど高い電圧に電源電圧ＶＤＤを制御する。これにより、変換時間ＴＣＮＶのばらつきが減少して、サンプリング周期内にＡＤ変換が完了し、変換データＤＡＴＡにおいて誤差が許容値以下になる。
【０１０５】
仮に、特許文献１のように、変換時間ＴＣＮＶを測定しない場合、変換時間ＴＣＮＶのばらつきによる誤差が許容値を超えないようにアナログデジタル変換器２００の電源電圧ＶＤＤを十分に高い値にする必要がある。このため、アナログデジタル変換器２００の消費電力を、必要最小限に低減することが困難である。
【０１０６】
これに対して、電子機器１００は、変換時間ＴＣＮＶを測定し、その変換時間ＴＣＮＶに応じた電圧に電源電圧ＶＤＤを制御するため、誤差が許容値を超えない最小限の値にアナログデジタル変換器２００の消費電力を低減することができる。
【０１０７】
図１２は、第１の実施の形態における電源電圧が高いときの変換データＤＡＴＡの一例を示す図である。タイミングｔ０において開始指示信号ＲＵＮが入力されると、変換データＤＡＴＡは、左端のＭＳＢのみが「１」の初期データにリセットされる。タイミングｔ１において開始指示信号ＲＵＮが立ち下がると、比較器２２０は、入力電圧（ＳＨＯＵＴ）と参照電圧（ＤＡＯＵＴ）とを比較する。その比較結果によりＭＳＢが例えば「０」に更新される。そして、ＤＡ変換器２６０は、更新後のＭＳＢに基づいて参照信号ＤＡＯＵＴを調整する。
【０１０８】
タイミングｔ３において参照信号ＤＡＯＵＴの調整が完了すると、比較器２２０は、入力電圧（ＳＨＯＵＴ）と参照電圧（ＤＡＯＵＴ）とを再度比較する。その比較結果によりＭＳＢの次のビットが例えば「１」に更新される。そして、ＤＡ変換器２６０は、更新後のビットに基づいて参照信号ＤＡＯＵＴを調整する。
【０１０９】
電源電圧が比較的高い場合には、タイミングｔ０からサンプリング周期ｔｓｐｌが経過する前のタイミングｔＥＯＣにおいて全ビットが比較結果により更新され、ＡＤ変換が終了する。この場合、変換時間測定部１５０は、タイミングｔ１からｔＥＯＣまでの時間を計測して変換時間ＴＣＮＶとして出力し、電源電圧発生部１１０は、変換時間ＴＣＮＶに応じた電圧に電源電圧ＶＤＤを制御する。
【０１１０】
なお、変換時間測定部１５０は、アナログ信号の比較回数が分解能Ｎであるとき、すなわち比較カウンタ値ＮＳＴＥＰが「０」のとき（ｔＥＯＣ）に計時を終了しているが、この構成に限定されない。図１３に例示するように、変換時間測定部１５０は、アナログ信号の比較回数が分解能Ｎ未満の所定値（例えば、１５）であるとき、すなわち比較カウンタ値ＮＳＴＥＰが「１」のとき（ｔ３０）に計時を終了してもよい。
【０１１１】
図１４は、第１の実施の形態における電源電圧が低いときの電子機器１００の動作の一例を示すタイミングチャートである。前述したように電源電圧ＶＤＤが低いほど、比較器２２０およびＤＡ変換器２６０の動作時間のばらつきが大きくなる。このばらつきにより、タイミングｔ０からサンプリング周期Ｔｓｐｌが経過したタイミングｔｓにおいて、Ｎ回の比較が完了していないものとする。
【０１１２】
この場合に変換時間測定部１５０は、タイミングｔｓで計時を終了し、その直前の比較カウンタ値ＮＳＴＥＰから、式１０を用いて変換時間ＴＣＮＶを算出する。このようにアナログデジタル変換器２００が比較カウンタ値ＮＳＴＥＰを出力することにより、変換時間測定部１５０は、サンプリング周期内に変換が完了しない場合であってもＮＳＴＥＰから変換時間ＴＣＮＶを推定することができる。
【０１１３】
図１５は、第１の実施の形態における電源電圧が低いときの変換データＤＡＴＡの一例を示す図である。前述したように電源電圧が比較的低い場合には、変換時間ＴＣＮＶのばらつきが大きくなり、タイミングｔ０からサンプリング周期ｔｓｐｌ内にＡＤ変換が完了しないことがある。例えば、タイミングｔ０からサンプリング周期ｔｓｐｌが経過した時点（ｔｓ）においても変換データＤＡＴＡの最下位ビット（ＬＳＢ：Least Significant Bit）が更新されず、初期値のままになる。この場合に変換時間測定部１５０は、タイミングｔｓで計時を終了し、その直前の比較カウンタ値ＮＳＴＥＰから、式１０を用いて変換時間ＴＣＮＶを算出する。
【０１１４】
図１６は、第１の実施の形態における電子機器１００の動作の一例を示すフローチャートである。この動作は、電子機器１００に対してＡＤ変換が指示されたときに開始する。電子機器１００は、アナログ信号ＡＩＮを変換データＤＡＴＡに変換する量子化処理を行う（ステップＳ９１０）。また、電子機器１００は、変換時間ＴＣＮＶを測定する（ステップＳ９０１）。
【０１１５】
そして、電子機器１００は、サンプリング周期が経過したか否かを判断する（ステップＳ９０２）。サンプリング周期が経過していない場合（ステップＳ９０２：Ｎｏ）、電子機器１００は、ステップＳ９０２を繰り返す。
【０１１６】
一方、サンプリング周期が経過した場合（ステップＳ９０２：Ｙｅｓ）、電子機器１００は、電圧制御周期が経過したか否かを判断する（ステップＳ９０３）。電圧制御周期が経過した場合（ステップＳ９０３：Ｙｅｓ）、電子機器１００は、変換時間ＴＣＮＶの統計量から、電圧制御量ΔＶを算出し（ステップＳ９０４）、その電圧制御量ΔＶにより電源電圧ＶＤＤを制御する（ステップＳ９０５）。
【０１１７】
電圧制御周期が経過していない場合（ステップＳ９０３：Ｎｏ）、または、ステップＳ９０５の後に電子機器１００は、ステップＳ９１０以降を繰り返す。
【０１１８】
図１７は、第１の実施の形態における量子化処理の一例を示すフローチャートである。アナログデジタル変換器２００は、アナログ信号ＡＩＮをサンプリングして保持し（ステップＳ９１１）、入力電圧と参照電圧とを比較する（ステップＳ９１２）。アナログデジタル変換器２００は、比較カウンタ値ＮＳＴＥＰを減分し（ステップＳ９１３）、レジスタ２５０を比較結果により更新する（ステップＳ９１４）。
【０１１９】
そして、アナログデジタル変換器２００は、参照電圧を比較結果に基づいて増減し（ステップＳ９１５）、Ｎ回の比較が完了したか否かを判断する（ステップＳ９１６）。サンプリング周期が経過していない条件の下、（図１６：ステップＳ９０２：Ｎｏ）、Ｎ回の比較が完了していない場合（ステップＳ９１６：Ｎｏ）、アナログデジタル変換器２００は、ステップＳ９１２以降を繰り返す。
【０１２０】
Ｎ回の比較が完了した場合（ステップＳ９１６：Ｙｅｓ）、または、サンプリング周期が経過した場合（図１６：ステップＳ９０２：Ｙｅｓ）、アナログデジタル変換器２００は、量子化処理を終了する。
【０１２１】
このように、本技術の第１の実施の形態によれば、電子機器１００は、アナログ信号が比較された回数が一定回数に達するまでの時間を測定し、その時間に応じた電圧に電源電圧ＶＤＤを制御するため、電源電圧ＶＤＤを最小限の値に低下させることができる。これにより、アナログデジタル変換器２００の消費電力を低下させることができる。
【０１２２】
［第１の変形例］
上述の第１の実施の形態では、電源電圧発生部１１０は、アナログデジタル変換器２００内の比較器２２０やＤＡ変換器２６０などの全ての回路の電源電圧を制御していた。この内、変換時間の変動に寄与が小さい部分には別途発生する定電圧電源を利用することも可能である。この第１の変形例の電子機器１００は、アナログデジタル変換器２００内の一部の回路の電源電圧のみを制御する点において第１の実施の形態と異なる。
【０１２３】
図１８は、第１の実施の形態の第１の変形例におけるアナログデジタル変換器２００の一構成例を示すブロック図である。第１の変形例のアナログデジタル変換器２００は、電圧発生部２４０をさらに備える点において第１の実施の形態と異なる。
【０１２４】
電圧発生部２４０は、電源電圧ＶＤＤ'を発生してグランド電圧とともにＤＡ変換器２６０に供給するものである。また、第１の変形例の電源電圧発生部１１０は、アナログデジタル変換器２００内のＤＡ変換器２６０以外の回路への電源電圧ＶＤＤのみを制御する。なお、電圧発生部２４０をアナログデジタル変換器２００の内部に設けているが、外部に設けてもよい。また、電圧発生部２４０はＤＡ変換器２６０のみに電源供給しているが、それ以外にも変換時間の変動に寄与が小さい部分に電源供給してもよい。
【０１２５】
このように、第１の変形例によれば、ＤＡ変換器の電源電圧ＶＤＤ'がＶＤＤ制御に寄らず一定になり、式４に示したＶＤＤ制御に起因するアナログデジタル変換器２００の変換ゲインの変動が発生しないため、式５に示す変換ゲインの補償を不要にできる。
【０１２６】
［第２の変形例］
上述の第１の実施の形態では、電源電圧発生部１１０は、アナログデジタル変換器２００に対し、連続して電源電圧ＶＤＤを供給していた。しかし、消費電力を低減する観点から、電源電圧発生部１１０は、間欠的に電源電圧ＶＤＤを供給してもよい。この第２の変形例の電源電圧発生部は、間欠的に電源電圧ＶＤＤを供給する点において第１の実施の形態と異なる。
【０１２７】
図１９は、第１の実施の形態の第２の変形例における電子機器１００の一構成例を示すブロック図である。この第２の変形例の電子機器１００は、電源電圧発生部１１０の代わりに電源電圧発生部１１１を備える点において第１の実施の形態と異なる。
【０１２８】
また、第２の変形例のアナログデジタル変換器２００は、比較カウンタ値ＮＳＴＥＰおよびタイミング信号ＮＲＤＹを電源電圧発生部１１１にさらに供給する。第２の変形例のＡＤＣ制御部１６０は、開始指示信号ＲＵＮを電源電圧発生部１１１にさらに供給する。
【０１２９】
電源電圧発生部１１１は、開始指示信号ＲＵＮが立ち上がったときにアナログデジタル変換器２００に電源を投入する。そして、電源電圧発生部１１１は、サンプリング周期内において、比較回数が最大値Ｎになったとき、すなわち比較カウンタ値ＮＳＴＥＰが「０」に遷移したことを検出したらアナログデジタル変換器２００の電源を遮断する。ただし、サンプリング周期が経過したタイミングで比較カウンタ値ＮＳＴＥＰが「０」になっていなければ、電源供給が継続される。
【０１３０】
図２０は、第１の実施の形態の第２の変形例における電子機器１００の動作の一例を示すタイミングチャートである。タイミングｔ０において開始指示信号ＲＵＮが立ち上がると、電源電圧発生部１１１は、アナログデジタル変換器２００への電源電圧ＶＤＤの供給を開始する。そして、タイミングｔＥＯＣにおいて比較カウンタ値ＮＳＴＥＰが「０」に遷移したことを検出したら電源電圧発生部１１１は、電源電圧ＶＤＤの供給を停止する。
【０１３１】
このように、本技術の第２の変形例によれば、電源電圧発生部１１１は、タイミングｔ０から、ＮＳＴＥＰが「０」に遷移したことを検出するまでの期間において電源を供給し、その期間外は電源供給を停止するため、消費電力を低減することができる。
【０１３２】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、電源電圧算出部１２０は、変換時間ＴＣＮＶの平均値に基づいて電源電圧ＶＤＤを制御していた。しかし、変換データＤＡＴＡが許容範囲以上の誤差を含んでいる場合には、そのときに測定される変換時間ＴＣＮＶは異常に大きな値をとる可能性が高く、その値を用いると電源電圧ＶＤＤが適切な値に制御されないおそれがある。第２の実施の形態の電子機器１００は、変換時間ＴＣＮＶの異常値の影響を軽減した点において第１の実施の形態と異なる。
【０１３３】
図２１は、第２の実施の形態における電子機器１００の一構成例を示すブロック図である。この第２の実施の形態の電子機器１００は、電源電圧算出部１２０の代わりに電源電圧算出部１３０を備え、記憶部１４０の代わりに記憶部１４１を備える点において第１の実施の形態と異なる。
【０１３４】
また、第２の実施の形態の変換データ処理部１７０は、変換データＤＡＴＡを記憶部１４１にさらに供給する。記憶部１４１は、変換時間ＴＣＮＶが測定されるたびに、変換時間ＴＣＮＶと、そのときの変換データＤＡＴＡとを対応付けて保持する。
【０１３５】
電源電圧算出部１３０は、変換データＤＡＴＡに基づいて重み係数を決定し、その重み係数により変換時間ＴＣＮＶを重み付け演算して統計量（例えば、重み付け平均値）を求める。そして、電源電圧算出部１３０は、その統計量に応じた電圧制御量ΔＶを算出する。
【０１３６】
図２２は、第２の実施の形態における電源電圧算出部１３０の一構成例を示すブロック図である。この電源電圧算出部１３０は、電圧設定部１３１、重み付け平均演算部１３２および重み係数決定部１３３を備える。
【０１３７】
重み係数決定部１３３は、変換データＤＡＴＡに基づいて重み係数を決定するものである。電圧制御周期が経過するたびに重み係数決定部１３３は、その周期内に生成された変換データＤＡＴＡを記憶部１４１から読み出す。そして、重み係数決定部１３３は、変換データＤＡＴＡごとに、重み係数を決定する。
【０１３８】
ここで、一般に比較器２２０は、反転入力端子（＋）の電圧（ＳＨＯＵＴ）と反転入力端子（−）の電圧（ＤＡＯＵＴ）とが略一致した場合に出力が不定となる。この現象はメタステーブルと呼ばれる。比較器２２０でメタステーブルが発生すると、一般的なデジタル回路技術で構成する後段のラッチ回路２３０以降が誤動作して、変換データＤＡＴＡが回路構成に依存する特定の値に張り付く危険性がある。そこで、重み係数決定部１３３は、メタステーブル起因の誤動作で生じる可能性のある変換データＤＡＴＡについては、小さな重み係数を決定する。
【０１３９】
重み平均演算部１３２は、変換時間ＴＣＮＶの重み付け平均を算出するものである。この重み平均演算部１３２は、電圧制御周期が経過するたびに、その周期内に測定された変換時間ＴＣＮＶを記憶部１４１から読み出し、重み係数決定部１３３が決定した重み係数を使用してＴＣＮＶの重み付け平均を算出する。重み平均演算部１３２は、算出した重み付け平均ＴＡＶＧを電圧設定部１３１に供給する。
【０１４０】
電圧設定部１３１は、重み付け平均ＴＡＶＧから電圧制御量ΔＶを算出して電源電圧設定値ＶＤＤｓｅｔを設定するものである。この電圧設定部１３１は、式１および式２を使用して電圧制御量ΔＶを算出する。電圧設定部１３１は、そのΔＶから求めた電源電圧設定値ＶＤＤｓｅｔを示すデータを電源電圧発生部１１０に供給し、電源電圧設定値ＶＤＤｓｅｔおよび初期電圧Ｖｓｕｐ０を示すデータを電源電圧発生部１１０および変換データ処理部１７０に供給する。
【０１４１】
図２３は、第２の実施の形態における記憶部１４１に保持されるデータの一例を示す図である。記憶部１４１には、変換時間ＴＣＮＶに対応付けて、変換データＤＡＴＡが保持される。例えば、変換時間ＴＣＮＶ１が測定されたときに、変換データＤＡＴＡ１が生成された場合に、変換時間ＴＣＮＶ１に対応付けて変換データＤＡＴＡ１が保持される。また、変換時間ＴＣＮＶ２が測定されたときに、変換データＤＡＴＡ２が生成された場合に、変換時間ＴＣＮＶ２に対応付けて変換データＤＡＴＡ２が保持される。
【０１４２】
図２４は、第２の実施の形態におけるアナログ信号と変換データとの間の関係の一例を示すグラフである。同図における縦軸は、変換データＤＡＴＡの値を示し、横軸は、入力電圧Ｖinを示す。
【０１４３】
この例では、入力電圧Ｖinが、上位ビットの比較をするための参照電圧と異なる値（例えば、Ｖin1）である場合、入力電圧Ｖinは、一定の変換ゲインにより変換データＤＡＴＡ（例えば、ＤＡＴＡ1）に変換される。しかし、入力電圧Ｖinが、上位ビットの比較をするための参照電圧と略一致する場合にはメタステーブルが生じ易い。例えば、最初の比較における参照電圧Ｖｔｈ１や、２回目の比較における参照電圧Ｖｔｈ２またはＶｔｈ３などと同一の入力電圧が入力されると、メタステーブルが生じてしまう。この場合には、アナログデジタル変換器２００が誤動作して、回路構成に依存する特定の値（Ｅ１、Ｅ２等）を出力してしまう。この、誤動作が疑われる変換データＥ１やＥ２を伴う変換時間ＴＣＮＶに対しては比較的小さな重み係数を選択して、これらの重み係数により重み付け平均を行う。
【０１４４】
このように、本技術の第２の実施の形態によれば、電子機器１００は、メタステーブルによる誤動作の結果で生じた可能性をもつ変換データに対し、重み係数を小さくして変換時間の重み付け演算を行うため、メタステーブルに起因する誤差の影響を軽減することができる。
【０１４５】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、電源電圧発生部１１０は、１つのアナログデジタル変換器２００の電源電圧を制御していたが、複数のアナログデジタル変換器２００の電源電圧を制御することもできる。この第３の実施の形態の電源電圧発生部１１０は、複数のアナログデジタル変換器２００の電源電圧を制御する点において第１の実施の形態と異なる。
【０１４６】
図２５は、第３の実施の形態における電子機器１００の一構成例を示すブロック図である。この第３の実施の形態の電子機器１００は、１つのアナログデジタル変換器２００の代わりに、Ｍ個（Ｍは２以上の整数）のアナログデジタル変換器２００からなるアナログデジタル変換部２０５を備える点において第１の実施の形態と異なる。
【０１４７】
第３の実施の形態のＡＤＣ制御部１６０は、開始指示信号をＭ個のアナログデジタル変換器２００に供給してＡＤ変換を開始させる。ＡＤＣ制御部１６０は、Ｍ個のアナログデジタル変換器２００に同時にＡＤ変換を開始させてもよいし、それぞれ異なるタイミングでＡＤ変換を開始させてもよい。
【０１４８】
Ｍ個のアナログデジタル変換器２００のそれぞれは、変換データを変換データ処理部１７０に供給し、回数情報（比較カウンタ値およびタイミング信号）を変換時間測定部１５０に供給する。
【０１４９】
また、第３の実施の形態の変換時間測定部１５０は、Ｍ個の比較カウンタ値からＭ個の変換時間を算出する。変換時間測定部１５０は、これらのＭ個の変換時間の統計量（平均値や最大値）ＳＴを記憶部１４０に保持させる。
【０１５０】
第３の実施の形態の電源電圧発生部１１０は、電源電圧周期内に算出された統計量ＳＴのそれぞれの統計量（ＴＡＶＧ）を算出し、第１の実施の形態と同様の方法により電圧制御量を算出する。第３の実施の形態の電源電圧発生部１１０は、Ｍ個のアナログデジタル変換器２００の電源電圧を一括して制御する。
【０１５１】
なお、電源電圧発生部１１０は、Ｍ個のアナログデジタル変換器２００の電源電圧を一括して制御しているが、アナログデジタル変換器２００ごとに、個別に電源電圧を制御してもよい。この場合に変換時間測定部１５０は、Ｍ個の変換時間の統計量を算出せずに、それぞれの時間をアナログデジタル変換器２００ごとに記憶部１４０に保持させ、電源電圧算出部１２０は、アナログデジタル変換器２００ごとに、個別に電圧制御量を算出する。
【０１５２】
ただし、Ｍ個のアナログデジタル変換器２００が同一のチップに搭載されている場合には、プロセスおよび温度の条件が概ね同一になるため、最適な動作電圧も略同一になる。このため、同一のチップ上にＭ個のアナログデジタル変換器２００が設けられている場合には電源電圧発生部１１０が、Ｍ個のアナログデジタル変換器２００の電源電圧を一括して制御することが望ましい。
【０１５３】
このように、本技術の第３の実施の形態によれば、電源電圧発生部１１０は、複数のアナログデジタル変換器２００の電源電圧を変換時間に応じた値に制御するため、複数のアナログデジタル変換器２００の消費電力を低下させることができる。
【０１５４】
＜４．第４の実施の形態＞
上述の第１の実施の形態では、電子機器１００において、ＡＤＣ制御部１６０やアナログデジタル変換器などの各回路を同一の半導体チップに設けていたが、これらを複数の半導体チップに分散して設けてもよい。この第４の実施の形態の電子機器１００は、複数の半導体チップに分散して回路が設けられている点において第１の実施の形態と異なる。
【０１５５】
図２６は、第４の実施の形態における電子機器１００の一構成例を示すブロック図である。この電子機器１００は、ＡＤ変換チップ１０１および制御チップ１０２を備える。このＡＤ変換チップ１０１には、電源電圧発生部１１０およびアナログデジタル変換器２００が設けられる。また、制御チップ１０２には、電源電圧算出部１２０、記憶部１４０、変換時間測定部１５０、ＡＤＣ制御部１６０および変換データ処理部１７０が設けられる。また、ＡＤ変換チップ１０１および制御チップ１０２は、同一の筐体に格納される。
【０１５６】
このように、本技術の第４の実施の形態によれば、複数の半導体チップに回路を分散して設けたため、複数の半導体チップを備えた電子機器１００において消費電力を低減することができる。
【０１５７】
＜５．第５の実施の形態＞
上述の第４の実施の形態では、ＡＤ変換チップ１０１および制御チップ１０２を同一の筐体に格納していたが、これらを異なる筐体に格納してもよい。この第５の実施の形態の電子回路システムは、ＡＤ変換チップ１０１および制御チップ１０２のそれぞれを異なる筐体に格納した点において第４の実施の形態と異なる。
【０１５８】
図２７は、第５の実施の形態における電子回路システムの一構成例を示すブロック図である。この電子回路システムは、ＡＤＣ格納筐体１０３および制御部格納筐体１０４を備える。このＡＤＣ格納筐体１０３にはＡＤ変換チップ１０１が格納され、制御部格納筐体１０４には制御チップ１０２が格納される。
【０１５９】
ＡＤＣ格納筐体１０３および制御部格納筐体１０４は、信号線１２７、１６８、２０６および２０７により接続される。電源電圧算出部１２０は、信号線１２７を介して電源電圧発生部１１０に電源電圧設定値ＶＤＤｓｅｔを示すデータを送信し、アナログデジタル変換器２００は、信号線２０６を介して回数情報（ＮＳＴＥＰ等）を変換時間測定部１５０に送信する。また、ＡＤＣ制御部１６０は、信号線１６８を介してアナログデジタル変換器２００に開始指示信号ＲＵＮを送信し、アナログデジタル変換器２００は、信号線２０７を介して変換データ処理部１７０に変換データＤＡＴＡを送信する。
【０１６０】
電源電圧発生部１１０への電圧（ＶＰＳ）を供給する電源回路は、図２７において省略されている。この電源回路は、ＡＤＣ格納筐体１０３内に設けてもよいし、制御部格納筐体１０４内に設けてもよい。
【０１６１】
このように、本技術の第５の実施の形態によれば、ＡＤ変換チップ１０１および制御チップ１０２のそれぞれを異なる筐体に格納したため、複数の筐体を備える電子回路システムにおいて消費電力を低減することができる。
【０１６２】
＜６．第６の実施の形態＞
上述の第５の実施の形態では、ＡＤＣ格納筐体１０３の外部で生成されたアナログ信号をアナログデジタル変換器２００がＡＤ変換していたが、ＡＤＣ格納筐体１０３の内部で生成したアナログ信号をＡＤ変換することもできる。この第６の実施の形態の電源電圧発生部１１０は、アナログデジタル変換器２００が、ＡＤＣ格納筐体１０３の内部で生成したアナログ信号をＡＤ変換する点において第５の実施の形態と異なる。
【０１６３】
図２８は、第６の実施の形態における電子回路システムの一構成例を示すブロック図である。第６の実施の形態のＡＤＣ格納筐体１０３は、センサアレイ３０５およびＡＤ変換チップ１０１を備える。このセンサアレイ３０５は、Ｍ個のセンサ３００を備える。また、ＡＤ変換チップ１０１は、Ｍ個のアナログデジタル変換器２００を備える。これらのＭ個のアナログデジタル変換器２００は、センサ３００と１対１で接続される。なお、電子回路システムは、センサ３００およびアナログデジタル変換器２００の組をＭ組備えているが、１組のみ備える構成であってもよい。
【０１６４】
センサ３００は、温度、光量、または、音量などの所定の物理量を測定するものである。このセンサ３００は、測定値を示すアナログ信号を、対応するアナログデジタル変換器２００へ送信する。
【０１６５】
また、ＡＤＣ格納筐体１０３と制御部格納筐体１０４とは、信号線１１７、１１８、１６８、２０６および２０７により接続される。
【０１６６】
図２９は、第６の実施の形態における制御部格納筐体１０４の一構成例を示すブロック図である。この制御部格納筐体１０４には、制御チップ１０２が設けられる。第６の実施の形態の制御チップ１０２は、電源電圧発生部１１０をさらに備える点において第１の実施の形態と異なる。この電源電圧発生部１１０は、信号線１１７を介してセンサアレイ３０５に電源電圧を供給し、信号線１１８を介してＡＤ変換チップ１０１に電源電圧を供給する。
【０１６７】
なお、第６の実施の形態では電源電圧発生部１１０を制御部格納筐体１０４に設けているが、第５の実施の形態と同様に、ＡＤＣ格納筐体１０３に設けてもよい。
【０１６８】
このように、本技術の第６の実施の形態によれば、センサ３００を内蔵したＡＤＣ格納筐体１０３の電源電圧を電圧制御部１１０が制御するため、センサ３００を内蔵した筐体において消費電力を低減することができる。
【０１６９】
＜７．第７の実施の形態＞
上述の第６の実施の形態では、ＡＤＣ格納筐体１０３と制御部格納筐体１０４との間で比較カウンタ値および変換データなどの信号をパラレル形式で伝送していた。しかし、これらの信号のデータ量が多くなるほど信号線の本数が増加するおそれがある。この第７の実施の形態の電子回路システムは、筐体間の信号線の本数を削減した点において第６の実施の形態と異なる。
【０１７０】
図３０は、第７の実施の形態における電子回路システムの一構成例を示すブロック図である。この第７の実施の形態の電子回路システムは、ＡＤＣ格納筐体１０３に伝送インターフェース３１０をさらに格納した点において第１の実施の形態と異なる。
【０１７１】
伝送インターフェース３１０は、パラレル信号をシリアル信号に変換する機能と、シリアル信号をパラレル信号に変換する機能を持つ。この伝送インターフェース３１０は、変換データＤＡＴＡや比較カウンタ値ＮＳＴＥＰなどのパラレル信号をＡＤ変換チップ１０１から受け取り、そのパラレル信号をシリアル信号に変換する。そして、伝送インターフェース３１０は、そのシリアル信号を信号線３１９を介して制御部格納筐体１０４に送信する。また、伝送インターフェース３１０は、開始指示信号ＲＵＮを制御部格納筐体１０４から信号線３１９を介して受信し、ＡＤ変換チップ１０１に供給する。
【０１７２】
また、ＡＤＣ格納筐体１０３と制御部格納筐体１０４とは、信号線１１６、１１７、１１８および３１９により接続される。
【０１７３】
図３１は、第７の実施の形態における制御部格納筐体１０４の一構成例を示すブロック図である。第７の実施の形態の制御部格納筐体１０４は、伝送インターフェース１８０および制御チップ１０２を備える。
【０１７４】
伝送インターフェース１８０は、パラレル信号をシリアル信号に変換する機能と、シリアル信号をパラレル信号に変換する機能を持つ。この伝送インターフェース１８０は、ＡＤＣ格納筐体１０３から信号線３１９を介してシリアル信号を受信し、そのシリアル信号を、変換データＤＡＴＡや比較カウンタ値ＮＳＴＥＰなどのパラレル信号に変換する。伝送インターフェース１８０は、変換データＤＡＴＡ等を制御チップ１０２に供給する。また、伝送インターフェース１８０は、開始指示信号ＲＵＮを制御チップ１０２から受け取り、その信号を信号線３１９を介してＡＤＣ格納筐体１０３に送信する。
【０１７５】
また、第７の実施の形態の電源電圧発生部１１０は、信号線１１６、１１７および１１８を介して、伝送インターフェース３１０、センサアレイ３０５およびＡＤ変換チップ１０１に電源電圧を供給する。
【０１７６】
なお、第７の実施の形態では電源電圧発生部１１０を制御部格納筐体１０４に設けているが、第５の実施の形態と同様に、ＡＤＣ格納筐体１０３に設けてもよい。この場合において伝送インターフェース１８０は、電圧制御量を示すパラレルの制御信号をシリアル信号に変換してＡＤＣ格納筐体１０３に送信してもよい。
【０１７７】
このように、本技術の第７の実施の形態によれば、伝送インターフェース３１０がパラレル信号をシリアル信号に変換して制御部格納筐体１０４へ送信するため、筐体間でパラレル信号を送受信する場合よりも信号線の本数を削減することができる。
【０１７８】
＜８．第８の実施の形態＞
上述の第７の実施の形態では、ＡＤＣ格納筐体１０３および制御部格納筐体１０４は、電力およびデータを有線で送受信していたが、これらを非接触で伝送してもよい。第８の実施の形態の電子回路システムは、筐体間で電力およびデータを非接触で送受信する点において第７の実施の形態と異なる。
【０１７９】
図３２は、第８の実施の形態における電子回路システムの一構成例を示すブロック図である。第８の実施の形態のＡＤＣ格納筐体１０３は、伝送インターフェース３１０の代わりに非接触伝送インターフェース３２０を備える点において第７の実施の形態と異なる。また、第８の実施の形態のＡＤ変換チップ１０１は、電源電圧発生部１１０およびアナログデジタル変換部２０５を備える。このアナログデジタル変換部２０５には、Ｍ個のアナログデジタル変換器２００が設けられる。
【０１８０】
非接触伝送インターフェース３２０は、電力およびデータを非接触で伝送するものである。この非接触伝送インターフェース３２０は、制御信号および開始指示信号ＲＵＮが搬送波に重畳された交流信号を制御部格納筐体１０４から非接触で受信する。そして、非接触伝送インターフェース３２０は、復調により交流信号から制御信号および開始指示信号ＲＵＮを取り出し、受電した電力に応じた電圧Ｖｓｕｐ０とともにＡＤ変換チップ１０１に供給する。
【０１８１】
また、非接触伝送インターフェース３２０は、受信した交流信号から搬送波を抽出し、その搬送波に基づいて交流信号を生成する。そして、非接触伝送インターフェース３２０は、ＡＤ変換チップ１０１からの比較カウンタ値ＮＳＴＥＰ、タイミング信号ＮＲＤＹおよび変換データＤＡＴＡを、生成した交流信号に重畳して非接触で制御部格納筐体１０４に送信する。
【０１８２】
非接触伝送インターフェース３２０において非接触で電力およびデータを伝送する方式としては、電磁誘導方式、電磁界共鳴方式、電界結合方式などの各種の方式を用いることができる。また、各種の伝送方式において、Ｑｉ（登録商標）規格、ＰＭＡ（Power Matters Alliance)規格、Ａ４ＷＰ規格、ＮＦＣ（Near Field Communication）規格などの各種の規格を用いることができる。
【０１８３】
図３３は、第８の実施の形態における制御部格納筐体１０４の一構成例を示すブロック図である。第８の実施の形態の制御部格納筐体１０４は、電源電圧発生部１１０を備えず、伝送インターフェース１８０の代わりに非接触伝送インターフェース１９０を備える点において第７の実施の形態と異なる。
【０１８４】
非接触伝送インターフェース１９０は、電力およびデータを非接触で伝送するものである。この非接触伝送インターフェース１９０は、データ（ＶＤＤｓｅｔ）を重畳した交流信号をＡＤＣ格納筐体１０３に非接触で送信し、また、交流信号をＡＤＣ格納筐体１０３から非接触で受信して、比較カウンタ値ＮＳＴＥＰ等を取り出す。
【０１８５】
このように、本技術の第８の実施の形態によれば、非接触伝送インターフェース３２０が電力およびデータを非接触で制御部格納筐体１０４から受信するため、筐体間で信号線を配線する必要がなくなり、信号線を介さずに電力およびデータを伝送することができる。
【０１８６】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１８７】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【０１８８】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【０１８９】
なお、本技術は以下のような構成もとることができる。
（１）アナログ信号と参照信号とを比較して当該比較回数を示す回数情報を出力するアナログデジタル変換器と、
前記回数情報に基づいて電源電圧を生成して前記アナログデジタル変換器に供給する電源電圧発生部と
を具備するシステム。
（２）前記アナログ信号がサンプリングされたときから前記回数情報の示す前記比較回数が一定回数に達するまでの変換時間を測定する変換時間測定部をさらに具備し、
前記電源電圧発生部は、前記測定された変換時間に応じた前記電源電圧を生成し、
前記アナログデジタル変換器は、
前記アナログ信号と前記参照信号とを比較して前記比較結果を生成する比較器と、
前記比較結果が生成されるたびに当該比較結果を保持して当該保持値を示す信号をデジタル信号として出力するデジタル信号保持部と、
前記デジタル信号に基づいて前記参照信号の値を変更して前記比較器に供給する参照信号供給部と、
前記回数情報を出力する回数情報出力部と
を備える
前記（１）記載のシステム。
（３）前記回数情報出力部は、前記アナログ信号がサンプリングされたときから所定のサンプリング周期が経過するまでの期間に亘って前記回数情報を出力し、
前記変換時間測定部は、前記比較回数が前記一定回数に達する前に前記サンプリング周期が経過した場合には前記サンプリング周期内の前記比較回数と前記所定のサンプリング周期とから前記変換時間を求める
前記（２）記載のシステム。
（４）前記電源電圧発生部は、前記変換時間が長いほど高い前記電源電圧を生成する
前記（２）または（３）記載のシステム。
（５）前記変換時間と所定の目標時間との差分を求めて当該差分から前記電源電圧の設定値を算出する電源電圧算出部をさらに具備し、
前記電源電圧発生部は、前記設定値に従って前記電源電圧を生成する
前記（２）から（４）のいずれかに記載のシステム。
（６）所定の電圧制御周期内において測定された前記変換時間のそれぞれを保持する変換時間保持部をさらに具備し、
前記電源電圧算出部は、前記保持された変換時間のそれぞれの統計量を前記所定の電圧制御周期が経過するたびに算出して当該統計量と前記所定の目標時間との差分を求める
前記（５）記載のシステム。
（７）前記変換時間保持部は、前記変換時間のそれぞれに対応付けて前記デジタル信号をさらに保持し、
前記電源電圧算出部は、特定の値の前記デジタル信号に対して前記特定の値以外のデジタル信号より小さい重み係数を決定して当該重み係数により前記変換時間の重み付け演算を行う
前記（６）記載のシステム。
（８）前記電源電圧発生部は、前記参照信号供給部以外に電源電圧を供給する
前記（２）から（７）のいずれかに記載のシステム。
（９）前記電源電圧の値に基づいて前記変換データを補正する変換データ処理部をさらに具備する前記（８）記載のシステム。
（１０）前記電源電圧発生部は、複数の前記アナログデジタル変換器のそれぞれの電源電圧を生成する
前記（２）から（９）のいずれかに記載のシステム。
（１１）前記アナログデジタル変換器は、アナログデジタル変換チップに設けられ、
前記変換時間測定部は、制御チップに設けられる
前記（２）から（１０）のいずれかに記載のシステム。
（１２）前記アナログデジタル変換チップは、アナログデジタル変換器格納筐体に設けられ、
前記制御チップは、制御部格納筐体に設けられる
前記（１１）記載のシステム。
（１３）前記アナログ信号を生成するセンサと、
前記生成されたアナログ信号をサンプリングして保持するサンプルホールド回路と
をさらに具備し、
前記サンプルホールド回路は、前記アナログデジタル変換チップに設けられ、
前記アナログデジタル変換チップは、前記センサに接続され、
前記センサは、前記アナログデジタル変換器格納筐体に設けられる
前記（１２）記載のシステム。
（１４）前記デジタル信号をシリアル信号に変換して前記制御部格納筐体に送信する伝送インターフェースをさらに具備する
前記（１２）または（１３）に記載のシステム。
（１５）前記デジタル信号を前記制御部格納筐体に非接触で送信する処理と前記電源電圧の制御量を示す制御信号を前記制御部格納筐体から非接触で受信する処理とを行う非接触伝送インターフェースをさらに具備する
前記（１２）または（１３）に記載のシステム。
（１６）前記非接触伝送インターフェースは、前記制御部格納筐体から前記アナログデジタル変換器格納筐体の消費電力に応じた電力の交流信号を非接触で受電して前記比較器に供給する
前記（１５）記載のシステム。
（１７）前記非接触伝送インターフェースは、前記制御信号が搬送波に重畳された前記交流信号を非接触で前記制御部格納筐体から受信し、前記搬送波に基づいて生成した新たな交流信号に前記デジタル信号を重畳して前記制御部格納筐体に送信する
前記（１６）記載のシステム。
（１８）前記電源電圧発生部は、前記アナログ信号のサンプリングが指示されたときから前記比較回数が所定回数に達するまでの供給期間に亘って前記電源電圧を供給し、前記供給期間以外の期間において前記電源電圧の供給を停止し、
前記一定回数は前記所定回数を超えない
前記（２）から（１７）のいずれかに記載のシステム。
（１９）アナログ信号と参照信号とを比較して比較結果を生成する比較器と、
前記比較結果が生成されるたびに当該比較結果を保持して前記比較結果からなるデジタル信号を出力するデジタル信号保持部と、
前記デジタル信号に基づいて前記参照信号の値を変更して前記比較器に供給する参照信号供給部と、
前記アナログ信号が比較された回数を比較回数として示す回数情報を出力する回数情報出力部と
を具備するアナログデジタル変換器。
（２０）アナログ信号と参照信号とを比較して当該比較回数を示す回数情報を出力するアナログデジタル変換手順と、
前記回数情報に基づいて電源電圧を生成して前記アナログデジタル変換器に供給する電源電圧発生手順と
を具備するシステムの制御方法。
【符号の説明】
【０１９０】
１００  電子機器
１０１  ＡＤ変換チップ
１０２  制御チップ
１０３  ＡＤＣ格納筐体
１０４  制御部格納筐体
１１０、１１１  電源電圧発生部
１２０、１３０  電源電圧算出部
１３１  電圧設定部
１３２  重み付け平均演算部
１３３  重み係数決定部
１４０、１４１  記憶部
１５０  変換時間測定部
１６０  ＡＤＣ制御部
１７０  変換データ処理部
１８０、３１０  伝送インターフェース
１９０、３２０  非接触伝送インターフェース
２００  アナログデジタル変換器
２０５  アナログデジタル変換部
２１０  サンプルホールド回路
２２０  比較器
２２１〜２２９  トランジスタ
２３０  ラッチ回路
２４０  電圧発生部
２５０  レジスタ
２６０  ＤＡ変換器
２７０  ＸＯＲ（排他的論理和）ゲート
２８０  ステートマシン
２８１  カウンタ
２８２  シーケンサ
２８３  ＮＯＴ（否定）ゲート
２８４  変換終了信号生成部
３００  センサ
３０５  センサアレイ
【図１】
2017002431.tif 000003
【図２】
2017002431.tif 000004
【図３】
2017002431.tif 000005
【図４】
2017002431.tif 000006
【図５】
2017002431.tif 000007
【図６】
2017002431.tif 000008
【図７】
2017002431.tif 000009
【図８】
2017002431.tif 000010
【図９】
2017002431.tif 000011
【図１０】
2017002431.tif 000012
【図１１】
2017002431.tif 000013
【図１２】
2017002431.tif 000014
【図１３】
2017002431.tif 000015
【図１４】
2017002431.tif 000016
【図１５】
2017002431.tif 000017
【図１６】
2017002431.tif 000018
【図１７】
2017002431.tif 000019
【図１８】
2017002431.tif 000020
【図１９】
2017002431.tif 000021
【図２０】
2017002431.tif 000022
【図２１】
2017002431.tif 000023
【図２２】
2017002431.tif 000024
【図２３】
2017002431.tif 000025
【図２４】
2017002431.tif 000026
【図２５】
2017002431.tif 000027
【図２６】
2017002431.tif 000028
【図２７】
2017002431.tif 000029
【図２８】
2017002431.tif 000030
【図２９】
2017002431.tif 000031
【図３０】
2017002431.tif 000032
【図３１】
2017002431.tif 000033
【図３２】
2017002431.tif 000034
【図３３】
2017002431.tif 000035
【国際調査報告】
2017002431.tif 000036
2017002431.tif 000037
2017002431.tif 000038
2017002431.tif 000039