(57)【要約】【課題】本発明は小型化が可能な半導体デバイス駆動回路の提供を目的とする。【解決手段】半導体デバイス駆動回路１００は、ハイサイドスイッチング素子５をオン／オフ駆動するハイサイドドライバ３と、ローサイドスイッチング素子６をオン／オフ駆動するローサイドドライバ４と、ハイサイドスイッチング素子５のオンに連動してオンする制御用スイッチング素子１４とを備え、ローサイドドライバ４の正電位入力端子は、外部の第１の電圧源１１の正電位ＶＣＣと接続され、ローサイドドライバ４の負電位入力端子は、外部の第２の電圧源１２の負側と接続され、第２の電圧源の正側は基準電位ＧＮＤと接続され、接続点ＶＳと、ハイサイドドライバ３の負電位入力端子との間には外部の負電位用コンデンサ１８が挿入され、ハイサイドスイッチング素子５と制御用スイッチング素子１４とは、負電位用コンデンサ１８と高電圧源８とともにループを形成する。【選択図】図１
2014187825.tif 000002
【特許請求の範囲】
【請求項１】
外部の高電圧源に接続された外部のハイサイドスイッチング素子および前記ハイサイドスイッチング素子と基準電位との間に直列接続された外部のローサイドスイッチング素子をオン／オフ駆動することにより、外部の半導体デバイスを駆動する半導体デバイス駆動回路であって、
前記ハイサイドスイッチング素子をオン／オフ駆動するハイサイドドライバと、
前記ローサイドスイッチング素子をオン／オフ駆動するローサイドドライバと、
前記ハイサイドスイッチング素子のオンに連動してオンする制御用スイッチング素子と、
を備え、
前記ローサイドドライバの正電位入力端子は、外部の第１の電圧源の正電位と接続され、
前記第１の電圧源の負電位は前記基準電位と接続され、
前記ローサイドドライバの負電位入力端子は、外部の第２の電圧源の負電位と接続され、
前記第２の電圧源の正電位は前記基準電位と接続され、
前記ハイサイドドライバの正電位入力端子は、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点を基準とした正電圧を印加する外部のブートストラップ回路と接続され、
前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点と、前記ハイサイドドライバの負電位入力端子との間には外部の負電位用コンデンサが挿入され、
前記ハイサイドスイッチング素子と前記制御用スイッチング素子とは、前記負電位用コンデンサと、前記高電圧源とともにループを形成することを特徴とする、
半導体デバイス駆動回路。
【請求項２】
前記負電位用コンデンサの両端に印加される電圧が所定値を超えることを防止する電圧クランプ回路をさらに備える、
請求項１に記載の半導体デバイス駆動回路。
【請求項３】
前記ブートストラップ回路は、前記ハイサイドドライバの正電位入力端子と、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点との間に接続された正電位用コンデンサを備え、
充電電流補正回路をさらに備え、
前記充電電流補正回路は、
前記ハイサイドドライバの正電位入力端子と負電位入力端子との電位差が所定値を超えた場合、電流量を制限する電流制限回路を介して、前記正電位用コンデンサの両端を短絡させることを特徴とする、
請求項１または請求項２に記載の半導体デバイス駆動回路。
【請求項４】
前記制御用スイッチング素子がオンしてからオフするまでの時間を調整することが可能な、
請求項１〜３のいずれかに記載の半導体デバイス駆動回路。
【請求項５】
前記負電位用コンデンサの両端の電圧が所定値に達すると、当該負電位用コンデンサの充電を停止することを特徴とする、
請求項１〜４のいずれかに記載の半導体デバイス駆動回路。
【請求項６】
前記ハイサイドドライバ、前記ローサイドドライバおよび前記制御用スイッチング素子のそれぞれの前段に低圧レベルシフト回路をさらに備える、
請求項１〜５のいずれかに記載の半導体デバイス駆動回路。
【請求項７】
前記ローサイドドライバの負電位入力端子と前記第２の電圧源の負電位側との間に接続されたダイオードをさらに備え、
前記ダイオードのカソードは前記ハイサイドドライバの負電位入力端子に接続されており、
前記第２の電圧源に代えて外部コンデンサが設けられ、
前記ローサイドスイッチング素子は、前記負電位用コンデンサ、前記外部コンデンサおよび前記ダイオードとともにループを形成することを特徴とする、
請求項６に記載の半導体デバイス駆動回路。
【請求項８】
請求項１〜７のいずれかに記載の半導体デバイス駆動回路と、
前記ハイサイドスイッチング素子と、
前記ローサイドスイッチング素子と、
前記負電位用コンデンサと、
前記ブートアップ回路と、
をさらに備える、
半導体デバイス駆動装置。
【請求項９】
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子はワイドバンドギャップ半導体を含むことを特徴とする、
請求項８に記載の半導体デバイス駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイス駆動回路に関し、特に、外部の高電圧源に接続された外部のハイサイドスイッチング素子および前記ハイサイドスイッチング素子と基準電位との間に直列接続された外部のローサイドスイッチング素子をオン／オフ駆動することにより、外部の負荷を駆動する半導体デバイス駆動回路に関する。
【背景技術】
【０００２】
ゲート閾値が低いＭＯＳＦＥＴ、ＩＧＢＴ等のスイッチングデバイスを駆動する場合、ターンオフ時にデバイス基準電位（ソース電位）に対して負電位を印加する必要がある。
【０００３】
スイッチングデバイスを駆動するために、スイッチングデバイスをターンオン／オフするために、ハイサイドスイッチング素子と、ローサイドスイッチング素子が用いられる。各スイッチング素子の正電位入力端子には各スイッチング素子のソースを基準とした正電位が印加され、また、各スイッチング素子の負電位入力端子には各スイッチング素子のソースを基準とした負電位が印加される必要がある。
【０００４】
各スイッチング素子の正負の電位用に電圧源を個別に設けた場合、回路規模が増大し好ましくない。そこで、ローサイドスイッチング素子の正電位用の電圧源にブートストラップ回路を接続して、ハイサイドスイッチング素子の正電位を生成する技術が知られている。
【０００５】
また、ハイサイドスイッチング素子のソースと負電位入力端子の間にコンデンサを設け、ローサイドスイッチング素子の負電位用の電圧源によりコンデンサを充電して、ハイサイドスイッチング素子の負電位を生成する技術が知られている（例えば、特許文献１参照）。この場合、コンデンサの充放電を制御する制御用スイッチング素子が設けられる。特許文献１記載の電力変換器によれば、制御用スイッチング素子のオンは、ローサイドスイッチング素子のオンと連動しており、ローサイドスイッチング素子がオンしている間に、コンデンサの充電が行われる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−６６９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述の特許文献１に記載の電力変換器において、制御用スイッチング素子がオフの間、素子の両端には負荷（ＭＯＳＦＥＴ、ＩＧＢＴ等のスイッチングデバイス）の電源である高電圧が印加されるため、制御用スイッチング素子には高耐圧性が要求される。また、コンデンサを充電するだけの高い電流性能が要求される。よって、制御用スイッチング素子のサイズが大きくなり、回路全体として大型化する問題があった。
【０００８】
本発明は以上のような課題を解決するためになされたものであり、従来よりも小型化が可能な半導体デバイス駆動回路の提供を目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体デバイス駆動回路は、外部の高電圧源に接続された外部のハイサイドスイッチング素子およびハイサイドスイッチング素子と基準電位との間に直列接続された外部のローサイドスイッチング素子をオン／オフ駆動することにより、外部の半導体デバイスを駆動する半導体デバイス駆動回路であって、ハイサイドスイッチング素子をオン／オフ駆動するハイサイドドライバと、ローサイドスイッチング素子をオン／オフ駆動するローサイドドライバと、ハイサイドスイッチング素子のオンに連動してオンする制御用スイッチング素子と、を備え、ローサイドドライバの正電位入力端子は、外部の第１の電圧源の正電位と接続され、第１の電圧源の負電位は基準電位と接続され、ローサイドドライバの負電位入力端子は、外部の第２の電圧源の負電位と接続され、第２の電圧源の正電位は前記基準電位と接続され、ハイサイドドライバの正電位入力端子は、ハイサイドスイッチング素子とローサイドスイッチング素子との接続点を基準とした正電圧を印加する外部のブートストラップ回路と接続され、ハイサイドスイッチング素子とローサイドスイッチング素子との接続点と、ハイサイドドライバの負電位入力端子との間には外部の負電位用コンデンサが挿入され、ハイサイドスイッチング素子と制御用スイッチング素子とは、負電位用コンデンサと、高電圧源とともにループを形成することを特徴とする。
【発明の効果】
【００１０】
本発明に係る半導体デバイス駆動回路によれば、制御用スイッチング素子がオンのとき、制御用スイッチング素子のソース、ドレイン間には高電圧源によって高い電圧が印加される。つまり、制御用スイッチング素子は飽和領域で動作するため、負電位用コンデンサに十分な電流を流すことが可能である。また、制御用スイッチング素子がオフのとき、制御用スイッチング素子の両端には第２の電圧源程度の電圧しか印加されないため、制御用スイッチング素子には、高耐圧性が要求されない。よって、制御用スイッチング素子に対する高電流能力および高耐圧性の要求が緩和される。つまり、制御用スイッチング素子をより小型化することが可能である。制御用スイッチング素子の小型化が可能となることで、半導体デバイス駆動回路全体を１つのチップに、より容易に集積することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る半導体デバイス駆動回路の構成を示す図である。
【図２】実施の形態１に係る高圧レベルシフト回路の構成例を示す図である。
【図３】実施の形態１に係る電圧クランプ回路の構成例を示す図である。
【図４】実施の形態１に係る充電電流補正回路の構成例を示す図である。
【図５】実施の形態１に係る半導体デバイス駆動回路の動作シーケンスを示す図である。
【図６】実施の形態１に係る制御用スイッチング素子の動作領域を示す図である。
【図７】実施の形態２に係るスイッチング制御回路の構成例を示す図である。
【図８】実施の形態２に係る半導体デバイス駆動回路の動作シーケンスを示す図であえる。
【図９】実施の形態３に係る半導体デバイス駆動回路の構成を示す図である。
【図１０】実施の形態３に係る電圧クランプ回路の構成例を示す図である。
【図１１】実施の形態３に係る高圧逆レベルシフト回路の構成例を示す図である。
【図１２】実施の形態３に係るスイッチ制御回路の構成例を示す図である。
【図１３】実施の形態３に係る半導体デバイス駆動回路の動作シーケンスを示す図である。
【図１４】実施の形態４に係る半導体デバイス駆動回路の構成を示す図である。
【図１５】実施の形態４に係る低圧レベルシフト回路の構成例を示す図である。
【図１６】実施の形態４に係る半導体デバイス駆動回路の動作シーケンスを示す図である。
【図１７】実施の形態５に係る半導体デバイス駆動回路の構成を示す図である。
【図１８】実施の形態５に係る半導体デバイス駆動回路の動作シーケンスを示す図である。
【発明を実施するための形態】
【００１２】
＜実施の形態１＞
＜構成＞
図１に、本実施の形態における半導体デバイス駆動装置の構成を示す。本実施の形態における半導体デバイス駆動装置は、半導体デバイス駆動回路１００、後述するブートストラップ回路２０および負電位用コンデンサ１８を備える。半導体デバイス駆動装置はさらに、負荷７をオン／オフ駆動するハイサイドスイッチング素子５およびローサイドスイッチング素子６を備える。ハイサイドスイッチング素子５、ローサイドスイッチング素子６は例えばｎ型ＭＯＳＦＥＴである。
【００１３】
半導体デバイス駆動回路１００は、外部のハイサイドスイッチング素子５、ローサイドスイッチング素子６をそれぞれオン／オフ駆動するためのハイサイドドライバ３とローサイドドライバ４を備える。ハイサイドスイッチング素子５およびローサイドスイッチング素子６のオン／オフを行うことで、外部の負荷（即ち半導体デバイス）７を駆動する。
【００１４】
ハイサイドスイッチング素子５、ローサイドスイッチング素子６は直列接続されており、ローサイドスイッチング素子６のソースは基準電位ＧＮＤに接続されている。ハイサイドスイッチング素子５のドレインは外部の高電圧源８の正電位と接続され、高電圧源８の負電位側は基準電位ＧＮＤに接続されている。負荷７は、ハイサイドスイッチング素子５とローサイドスイッチング素子６との接続点ＶＳと、基準電位ＧＮＤとの間に接続されている。
【００１５】
ローサイドドライバ４の正電位入力端子は、外部の第１の電圧源１１の正電位ＶＣＣと接続されている。第１の電圧源１１の負電位は、基準電位ＧＮＤと接続されている。
【００１６】
また、ローサイドドライバ４の負電位入力端子は、外部の第２の電圧源１２の負電位と接続され、第２の電圧源１２の負電位は基準電位ＬＧＮＤと接続されている。また、第２の電圧源１２の正電位は基準電位ＧＮＤと接続されている。
【００１７】
ハイサイドドライバ３の正電位入力端子は、接続点ＶＳを基準とした正電圧を印加する外部のブートストラップ回路２０と接続されている。
【００１８】
ブートストラップ回路２０は、第１の電圧源１１と接続点ＶＳとの間に直列接続された抵抗素子９、ダイオード１０および正電位用コンデンサ１７により構成される。正電位コンデンサ１７は、ハイサイドドライバ３の正電位入力端子と接続点ＶＳの間に接続される。接続点ＶＳと、ハイサイドドライバ３の負電位入力端子との間には外部の負電位用コンデンサ１８が挿入される。
【００１９】
本実施の形態における半導体デバイス駆動回路１００は、制御用スイッチング素子１４および制御用スイッチング素子のオン／オフを制御するスイッチ制御回路１３をさらに備える。制御用スイッチング素子１４のソースは基準電位ＬＧＮＤに接続され、ドレインはハイサイドドライバ３の負電位入力端子に接続されている。
【００２０】
本実施の形態における半導体デバイス駆動回路１００は、入力回路１をさらに備える。入力回路１には、ハイサイドドライバ３のオン／オフを制御するハイサイド信号ＨＩＮと、ローサイドドライバ４のオン／オフを制御するローサイド信号ＬＩＮが入力される。
【００２１】
ハイサイドドライバ３の前段の高圧レベルシフト回路２およびスイッチ制御回路１３には、入力回路１を介して、ハイサイド信号ＨＩＮが入力される。また、ローサイドドライバ４には、入力回路１を介して、ローサイド信号ＬＩＮが入力される。
【００２２】
スイッチ制御回路１３には、ハイサイド信号ＨＩＮと同じ波形の信号ＬＳＢが入力回路１を介して入力される。また、スイッチ制御回路１３にはスイッチ用信号ＬＳＡが入力され、信号ＬＳＢとスイッチ用信号ＬＳＡの少なくとも一方がハイレベルのとき、ハイレベルの信号を接続点ＳＯＵＴに出力する。
【００２３】
高圧レベルシフト回路２の一例を図２に示す。高圧レベルシフト回路２は、入力側の正負の電位（正電位ＶＣＣ、基準電圧ＬＧＮＤ）を基準とした信号の信号レベルを、出力側の正負の電位（接続点ＶＢ，ＬＶＳ）を基準とした信号レベルに変換する機能を有する回路である。
【００２４】
なお、図１に示すように負電位用コンデンサ１８の両端に、電圧クランプ回路１６を挿入してもよい。電圧クランプ回路１６は、負電位用コンデンサ１８の両端の電圧が所定値を超えた場合は、負電位用コンデンサ１８の両端の電圧を所定値で固定する機能を有する。電圧クランプ回路１６の一例を図３に示す。
【００２５】
また、図１に示すように、接続点ＶＢ，ＶＳ，ＬＶＳに接続するように充電電流補正回路１５を追加して設けてもよい。充電電流補正回路１５の一例を図４に示す。なお、充電電流補正回路１５の機能については後述する。
【００２６】
＜動作＞
本実施の形態における半導体デバイス駆動回路１００の動作を説明する。図５に、半導体デバイス回路１００の動作シーケンスを示す。図５は、各接続点および各入力信号の電位の時間変化を表したものである。
【００２７】
まず、初期動作について説明する。最初に、第１、２の電圧源１１,１２が始動する（動作１０１，１０２）。次に、正電位用コンデンサ１７を初期充電するために、連続したパルス状のローサイド信号ＬＩＮが入力回路１に入力される（動作１０３）。すると、ローサイドスイッチング素子６がオンになり（動作１０４）、第１の電源１１によりコンデンサ１７が充電される（動作１０５）。
【００２８】
また、スイッチ制御回路１３にも連続したパルス状のスイッチ用信号ＬＳＡが入力され（動作１０６）、制御用スイッチ素子１４がオンして（動作１０７）、第２の電源１２により負電位用コンデンサ１８が初期充電される（動作１０８）。
【００２９】
続いて、高電圧源８が始動する（動作１０９）。次に、負電位用コンデンサ１８をさらに初期充電するために、入力回路１にパルス状のハイサイド信号ＨＩＮが入力される（動作１１０）。すると、ハイサイドスイッチング素子５がオンになり（動作１１１）、それに連動して制御用スイッチング素子１４もオンになるため（動作１１２）、高電圧源８と第２の電圧源１２により負電位用コンデンサ１８が充電される（動作１１３）。そして、ハイサイドスイッチング素子５がターンオフすると、負電位用コンデンサ１８の放電が行われ（動作１１４）、ハイサイドドライバ３の負電位入力端子には、接続点ＶＳを基準とした負電位が印加される。
【００３０】
次に、通常動作について説明する。入力回路１にハイレベルのローサイド信号ＬＩＮが入力されると（動作１１５）、ローサイドスイッチング素子６がオンになる（動作１１６）。ローサイドスイッチング素子６がオンの間、第１の電圧源１１により正電位用コンデンサ１７が充電されるとともに（動作１１７）、負電位用コンデンサ１８の放電によりハイサイドドライバ３の負電位入力端子には、接続点ＶＳを基準とした負電位が印加される。
【００３１】
なお、ローサイドスイッチング素子６がオフのとき、制御用スイッチング素子１４はオフであり、制御用スイッチング素子１４のソース、ドレイン間には第２の電圧源１２程度の電圧が印加されている。
【００３２】
次に、入力回路１にハイレベルのハイサイド信号ＨＩＮが入力されると（動作１１８）、ハイサイドスイッチング素子５がオンする（動作１１９）。ハイサイドスイッチング素子５がオンすると、正電位用コンデンサ１７が放電され（動作１２０）、ハイサイドドライバ３の正電位入力端子に、接続点ＶＳを基準とした正電位が印加される。
【００３３】
また、ハイサイドスイッチング素子５のオンに連動して制御用スイッチング素子１４もオンになる（動作１２１）。すると、負電位用コンデンサ１８、高電圧源８、第２の電圧源１２を含む閉ループが形成されるため、高電圧源８と第２の電圧源１２により負電位用コンデンサ１８が充電される（動作１２２）。また、同時にハイサイドドライバ３の負電位入力端子に、高電圧源８と第２の電圧源により接続点ＶＳを基準とした負電位が印加される。
【００３４】
そして、ハイサイドスイッチング素子５がターンオフすると（動作１２３）、負電位用コンデンサ１８の放電が行われ（動作１２４）、ハイサイドドライバ３の負電位入力端子には、接続点ＶＳを基準とした負電位が印加される。
【００３５】
なお、ローサイドドライバ４の正電位入力端子には、第１の電圧源１１から基準電位ＧＮＤを基準とした正電位が常時印加されている。また、ローサイドドライバ４の負電位入力端子には、第２の電圧源１２から基準電位ＧＮＤを基準とした負電位が常時印加されている。
【００３６】
次に、充電電流補正回路１５について説明する。ブートストラップ回路２０の正電位用コンデンサ１７が放電して、ハイサイドスイッチング素子５の正電位入力端子に正電位が印加されている際、ハイサイドドライバ３の正、負電位入力端子間の電位差がハイサイドドライバ３を駆動するために必要な電圧を超えると、正電位用コンデンサ１７の放電電流は負電位用コンデンサ１８の充電に利用される。このとき、負電位用コンデンサ１８の両端は、電流制限回路（例えば図４中のトランジスタ）を介して短絡される。トランジスタのソース、ドレイン間を流れる電流は、ゲートに印加される電圧により制限される。これにより、負電位用コンデンサ１８の充電電流が増大するため、負電位用コンデンサ１８の充電をより急速に行うことが可能となる。なお、図４の回路構成は一例であり、上述の機能を有する回路であればよい。
【００３７】
＜効果＞
従来は、図１の回路構成において、ローサイドスイッチング素子６のオンに連動して、制御用スイッチング素子１４をオンさせていた。つまり、制御用スイッチング素子１４がオンのとき、制御用スイッチング素子１４のソース、ドレイン間には第２の電圧源１２の程度の電圧しか印加されなかった。このとき制御用スイッチング素子１４は図６の線形領域で動作する。つまり、線形領域下で十分な電流を負電位用コンデンサ１８に流すためには、制御用スイッチング素子１４には高い電流能力が要求された。
【００３８】
一方、本実施の形態では、制御用スイッチング素子１４がオンのとき、制御用スイッチング素子１４のソース、ドレイン間には第２の電圧源１２および高電圧源８によって従来よりも高い電圧が印加される。つまり、制御用スイッチング素子１４は、図６に示す飽和領域で動作するため、負電位用コンデンサ１８に十分な電流を流すことが可能である。
【００３９】
また、従来は、制御用スイッチング素子１４がオフのとき、制御用スイッチング素子１４のソース、ドレイン間には第２の電圧源１２と高電圧源８により高い電圧が印加されたため、制御用スイッチング素子１４には高耐圧性が要求された。一方、本実施の形態では、制御用スイッチング素子１４がオフのとき、制御用スイッチング素子１４の両端には第２の電圧源１２程度の電圧しか印加されないため、制御用スイッチング素子１４には、従来の様な高耐圧性が要求されない。
【００４０】
従って、本実施の形態における半導体デバイス駆動回路１００においては、従来と比較して、制御用スイッチング素子１４に対する高電流能力および高耐圧性の要求が緩和される。よって、制御用スイッチング素子１４をより小型化することが可能である。制御用スイッチング素子１４を小型化することで、半導体デバイス駆動回路１００全体を１つのチップに、より容易に集積することが可能となる。
【００４１】
本実施の形態における半導体デバイス駆動回路１００は、外部の高電圧源８に接続された外部のハイサイドスイッチング素子５およびハイサイドスイッチング素子５と基準電位ＧＮＤとの間に直列接続された外部のローサイドスイッチング素子６をオン／オフ駆動することにより、外部の半導体デバイス７を駆動する半導体デバイス駆動回路１００であって、ハイサイドスイッチング素子５をオン／オフ駆動するハイサイドドライバ３と、ローサイドスイッチング素子６をオン／オフ駆動するローサイドドライバ４と、ハイサイドスイッチング素子５のオンに連動してオンする制御用スイッチング素子１４と、を備え、ローサイドドライバ４の正電位入力端子は、外部の第１の電圧源１１の正電位と接続され、第１の電圧源１１の負電位は基準電位ＧＮＤと接続され、ローサイドドライバ４の負電位入力端子は、外部の第２の電圧源１２の負電位と接続され、第２の電圧源１２の正電位は基準電位ＧＮＤと接続され、ハイサイドドライバ３の正電位入力端子は、ハイサイドスイッチング素子５とローサイドスイッチング素子６との接続点ＶＳを基準とした正電圧を印加する外部のブートストラップ回路２０と接続され、ハイサイドスイッチング素子５とローサイドスイッチング素子６との接続点ＶＳと、ハイサイドドライバ３の負電位入力端子との間には外部の負電位用コンデンサ１８が挿入され、ハイサイドスイッチング素子５と制御用スイッチング素子１４とは、負電位用コンデンサ１８と、高電圧源８と、第２の電圧源１２とを含む閉ループを形成することを特徴とする。
【００４２】
従って、制御用スイッチング素子１４がオンのとき、制御用スイッチング素子１４のソース、ドレイン間には高電圧源８によって高い電圧が印加される。つまり、制御用スイッチング素子１４は飽和領域で動作するため、負電位用コンデンサ１８に十分な電流を流すことが可能である。また、制御用スイッチング素子１４がオフのとき、制御用スイッチング素子１４の両端には第２の電圧源１２程度の電圧しか印加されないため、制御用スイッチング素子１４には、高耐圧性が要求されない。よって、本実施の形態における半導体デバイス駆動回路１００においては、従来と比較して、制御用スイッチング素子１４に対する高電流能力および高耐圧性の要求が緩和される。つまり、制御用スイッチング素子１４をより小型化することが可能である。制御用スイッチング素子１４の小型化が可能となることで、半導体デバイス駆動回路１００全体を１つのチップに、より容易に集積することが可能となる。
【００４３】
また、本実施の形態における半導体デバイス駆動回路１００は、負電位用コンデンサ１８の両端に印加される電圧が所定値を超えることを防止する電圧クランプ回路１６をさらに備える。従って、負電位用コンデンサ１８の過充電を防止することが可能である。過充電を防止することで、負電位用コンデンサ１８を長寿命化することが可能である。
【００４４】
また、本実施の形態における半導体デバイス駆動回路１００は充電電流補正回路１５をさらに備え、ブートストラップ回路２０は、ハイサイドドライバ３の正電位入力端子と、ハイサイドスイッチング素子５とローサイドスイッチング素子６との接続点ＶＳとの間に接続された正電位用コンデンサ１７を備え、充電電流補正回路１５は、ハイサイドドライバ３の正電位入力端子と負電位入力端子との電位差が所定値を超えた場合、電流量を制限する電流制限回路を介して、正電位用コンデンサ１７の両端を短絡することを特徴とする。
【００４５】
従って、正電位用コンデンサ１７の両端を、電流制限回路（例えば図３中のトランジスタ）を介して短絡することにより、正電位用コンデンサ１７の放電により負電位用コンデンサ１８を充電することが可能である。よって、充電電流補正回路１５を追加することにより、負電位用コンデンサ１８の充電電流をより増大させることができる。よって、負電位用コンデンサ１８の充電時間を短縮することが可能である。
【００４６】
また、本実施の形態における半導体デバイス駆動装置は、半導体デバイス駆動回路１００と、ハイサイドスイッチング素子５と、ローサイドスイッチング素子６と、負電位用コンデンサ１８と、ブートアップ回路２０とをさらに備える。
【００４７】
従って、半導体デバイス駆動回路１００にハイサイド、ローサイドのスイッチング素子等を追加して、パワーモジュールを構成する場合でも、半導体デバイス駆動回路１００の小型化によりモジュール全体を小型化することが可能である。
【００４８】
また、本実施の形態における半導体デバイス駆動装置において、ハイサイドスイッチング素子５およびローサイドスイッチング素子６はワイドバンドギャップ半導体を含むことを特徴とする。
【００４９】
従って、ハイサイドスイッチング素子５およびローサイドスイッチング素子６をＳｉＣやＧａＮなどのワイドギャップ半導体材料により構成することにより、高温下での高速なスイッチングが可能となる。
【００５０】
＜実施の形態２＞
本実施の形態における半導体デバイス駆動回路は、実施の形態１（図１）におけるスイッチ制御回路１３を、図７に示すスイッチ制御回路１３Ａで置き換えたものである。スイッチ制御回路１３Ａ以外の構成は実施の形態１（図１）と同じであるため、説明を省略する。
【００５１】
本実施の形態におけるスイッチ制御回路１３Ａは、実施の形態１におけるスイッチ制御回路１３に対して、パルス発生部１３１をさらに備える。パルス発生部１３１は、ハイレベルの信号ＬＳＢが続けて入力され続けた場合、一定の時間が経過するまでは接続点ＬＳＰにハイレベルの信号を出力し、一定時間経過後はローレベルの信号を出力する。即ち、パルス発生部１３１は、制御用スイッチング素子１４がオンしてから一定時間経過後に、制御用スイッチング素子１４をオフする機能を有する。なお、図７に示したパルス発生部１３１の構成は一例であり、上述した機能を有する構成であれば良い。
【００５２】
本実施の形態における半導体デバイス駆動回路の動作を、図８のシーケンス図を用いて説明する。実施の形態１では、制御用スイッチング素子１４は、ハイサイドスイッチング素子５のオン／オフに連動してオン／オフした。本実施の形態では、図８の動作２２１に示す様に、制御用スイッチング素子１４は、ハイサイドスイッチング素子１４のオンに連動してオンした後、一定時間後にオフする。その他の動作、即ち動作２０１〜２２０および動作２２２〜２２４は、実施の形態１の図５の動作１０１〜１２０および動作１２２〜１２４と同様なため、説明を省略する。
【００５３】
制御用スイッチング素子１４がオンしてからオフするまでの時間は、例えば図７においては、パルス発生部１３１に備わるコンデンサの容量を変化させることで調整可能である。制御用スイッチング素子１４がオンしてからオフするまでの時間は、負電位用コンデンサ１８の充電に要する時間を基準に設定すればよい。これは、負電位用コンデンサ１８の充電が完了した後は、制御用スイッチング素子１４がオン状態である必要がないためである。
【００５４】
＜効果＞
本実施の形態に係る液晶表示装置１００において、制御用スイッチング素子１４がオンしてからオフするまでの時間を調整することが可能である。
【００５５】
従って、本実施の形態では、制御用スイッチング素子１４のオンしている時間を最小限に抑えることができるため、消費電力削減の効果および通電による発熱を抑制する効果が期待される。
【００５６】
＜実施の形態３＞
＜構成＞
図９に、本実施の形態における半導体デバイス駆動回路３００の回路構成を示す。図１０に本実施の形態における電圧クランプ回路１６Ａの一例を示す。また、接続点ＶＳと接続点ＬＶＳの間には、高圧逆レベルシフト回路５１が挿入されている。高圧逆レベルシフト回路５１の一例を図１１に示す。また、本実施の形態におけるスイッチ制御回路１３Ｂの一例を図１２に示す。その他の構成は実施の形態１（図１）と同じであるため、説明を省略する。
【００５７】
＜動作＞
電圧クランプ回路１６Ａは、実施の形態１における電圧クランプ回路１６と同様、負電位用コンデンサ１８の両端の電圧が所定値を超えることを防止する回路である。本実施の形態における電圧クランプ回路１１６は、負電位用コンデンサ１８の両端の電圧（即ち、接続点ＶＳと接続点ＬＶＳ間の電圧）が所定値を超えると、ハイレベルの信号ＤＬＶＳを高圧逆レベルシフト回路５１に対して出力する機能をさらに備える。電圧クランプ回路１１６に設定する電圧の所定値を、負電位用コンデンサ１８が充電されたときの電圧とすることで、ハイレベルの信号ＤＬＶＳは、負電位用コンデンサ１８の充電完了を意味する信号となる。
【００５８】
高圧逆レベルシフト回路５１は、接続点ＬＶＳと接続点ＶＳ間の電圧を基準とする信号のレベルを、接続点ＬＧＮＤと正電源ＶＣＣ間の電圧を基準とする信号のレベルに変換して出力する機能を備えた回路である。高圧逆レベルシフト回路５１は、信号ＤＬＶＳの基準電位を変換して、信号ＬＳＣとしてスイッチ制御回路１３Ｂに出力する。
【００５９】
本実施の形態におけるスイッチ制御回路１３Ｂは、実施の形態１のスイッチ制御回路１３と比較して、信号ＬＳＣがさらに入力される。入力回路１から入力される信号ＬＳＢがハイレベルの場合であって、かつ信号ＬＳＣがハイレベルとなった場合、スイッチ制御回路１１３は、ローレベルの信号を端子ＳＯＵＴから出力する。つまり、負電位用コンデンサ１８の両端の電圧が所定値に達したことを意味するハイレベルの信号ＬＳＣが入力されると、スイッチ制御回路１１３は、制御用スイッチング素子１４をオフする。制御用スイッチング素子１４がオフされることで、負電位用コンデンサ１８の充電が停止する。その他の動作は実施の形態１と同じであるため、説明を省略する。
【００６０】
図１３のシーケンス図を用いて、本実施の形態における半導体デバイス駆動回路３００の動作を説明する。図１３の動作３１９においてハイサイドスイッチング素子５がオンになると、それに連動して制御用スイッチング素子１４もオンになり（動作３２１）、負電位用コンデンサ１８の充電が開始される（動作３２２）。
【００６１】
負電位用コンデンサ１８の充電が完了して、負電位用コンデンサ１８の両端の電圧（接続点ＶＳと接続点ＬＶＳ間の電圧）が所定値を超えると（動作３２３）、電圧クランプ回路からハイレベルの信号ＤＬＶＳが出力されるため（動作３２４）、スイッチ制御回路１１３に入力される信号ＬＳＣのレベルがローレベルからハイレベルへ切り替わる。これにより、スイッチ制御回路１１３内の接続点ＬＳＰの電位がハイレベルからローレベルへと変化するため（動作３２５）、出力ＳＯＵＴの電位がローレベルとなり、制御用スイッチング素子１４がオフされる（動作３２６）。制御用スイッチング素子１４がオフすることにより、負電位用コンデンサ１８の充電が停止される。
【００６２】
ハイサイドスイッチング素子５がターンオフすると、ハイサイドドライバ３の負電位入力端子には、負電位用コンデンサ１８が放電することにより接続点ＶＳを基準とした負電位が印加される（動作３２７）。その他の動作、即ち動作３０１〜３１８および動作３２０は、実施の形態１における図５の動作１０１〜１１８および動作１２０と同様なため、説明を省略する。
【００６３】
＜効果＞
本実施の形態における半導体デバイス駆動回路３００は、負電位用コンデンサ１８の両端の電圧が所定値に達すると、負電位用コンデンサ１８の充電を停止することを特徴とする。
【００６４】
従って、負電位用コンデンサ１８の両端の電圧が所定値に達すると、自動的に制御用スイッチング素子１４がオフされる動作が可能となるため、実施の形態２で述べた効果に加えて、サージ電圧発生時に、素早く過電圧を検知し、制御用スイッチング素子１４をオフすることで負電位用コンデンサ１８の過充電を防ぐことが可能である。
【００６５】
＜実施の形態４＞
＜構成＞
本実施の形態における半導体デバイス駆動回路４００の回路構成を図１４に示す。また、図１４中の低圧レベルシフト回路７１の一例を図１５に示す。実施の形態１（図１）においては、入力回路１に入力されるハイサイド信号ＨＩＮおよびローサイド信号ＬＩＮの基準電位は、基準電位ＬＧＮＤであった。また、高圧レベルシフト回路２の基準電位を接続点ＬＶＳとしていた。一方、本実施の形態においては、ハイサイド信号ＨＩＮおよびローサイド信号ＬＩＮの基準電位を負荷７の基準電位ＧＮＤと同じにする。また、高圧レベルシフト回路２の基準電位を接続点ＶＳとする。
【００６６】
本実施の形態においては、ハイサイドドライバ３、ローサイドドライバ４およびスイッチ制御回路１３の前段に低圧レベルシフト回路７１を設ける。低圧レベルシフト回路７１は、入出力間で信号の基準電位を変化させる機能を有する回路であり、図１４にその一例を示す。低圧レベルシフト回路７１の入力側の電源の正極、負極はそれぞれ入力信号の基準電位に接続される。また、出力側の電源の負極は、出力信号の基準電位に接続される。例えば、ローサイドドライバ４の前段に設けられる低圧レベルシフト回路７１の場合、入力側の電源の正極、負極は、正電位ＶＣＣと基準電位ＧＮＤにそれぞれ接続され、出力側の電源の負極は基準電位ＬＧＮＤに接続される。その他の構成は実施の形態１（図１）と同じであるため、説明を省略する。
【００６７】
＜動作＞
本実施の形態における半導体デバイス駆動回路の動作を図１６のシーケンス図を用いて説明する。図１６と、実施の形態１におけるシーケンス図（図５）を比較すると、ハイサイド信号ＨＩＮ、ローサイド信号ＬＩＮおよびスイッチ用信号ＬＳＡの基準電位が、基準電位ＬＧＮＤから基準電位ＧＮＤに変わっている。また、高圧レベルシフト回路２の出力側の接続点ＨＢＶＳの基準電位が、接続点ＬＶＳの電位から接続点ＶＳの電位へと変わっている。接続点ＨＢＶＳの電位の時間変化は、ハイサイド信号ＨＩＮおよび接続点ＨＯＵＴの電位の時間変化と同様の波形となる。
【００６８】
図１６において、各接続点の電位波形の変化は図５と同様である。即ち図１６の動作４０１〜４２４は、図５の動作１０１〜１２４と同様であるため、詳しい動作説明を省略する。
【００６９】
＜効果＞
本実施の形態における半導体デバイス駆動回路４００は、ハイサイドドライバ３、ローサイドドライバ４および制御用スイッチング素子１４のそれぞれの前段に低圧レベルシフト回路７１をさらに備える。
【００７０】
従って、負荷の基準電位を基準電位とする入力信号が入力される場合であっても、低圧レベルシフト回路７１によって信号の基準電位を変更することが可能であるため、実施の形態１と同様に、半導体デバイス駆動回路４００を動作させることが可能である。また、低圧レベルシフト回路７１を配置することにより、電源の安定性が求められる回路（例えば入力回路１）の基準電位を基準電位ＬＧＮＤから基準電位ＧＮＤに変更することが可能となる。よって、第２の電圧源１２を簡素化することが可能となる。
【００７１】
＜実施の形態５＞
＜構成＞
本実施の形態における半導体デバイス駆動回路５００の回路構成を図１７に示す。実施の形態４の半導体デバイス駆動回路４００においては、ローサイドドライバ４の負電位入力端子には、外部の第２の電圧源１２から負電位が印加されていた。一方、本実施の形態では、外部の電圧源１２に代えて、外部コンデンサ８１を用いる。
【００７２】
ハイサイドドライバ３の負電位入力端子、即ち接続点ＬＶＳと、基準電位ＬＧＮＤ（即ち実施の形態４における第２の電圧源１２の負電位側）の間には、カソードが接続点ＬＶＳに接続された高耐圧のダイオード８３と電流制限抵抗８４とが直列に挿入される。また、接続点ＬＶＳと制御用スイッチング素子１４のドレインとの間には、アノードが接続点ＬＶＳと接続されたダイオード８２が挿入される。また、制御用スイッチング素子１４のソースは基準電位ＧＮＤと接続される。その他の構成は、実施の形態４（図１３）と同じであるため、説明を省略する。
【００７３】
＜動作＞
ハイサイドスイッチング素子５がオンの間は、高圧電源８により、負電位用コンデンサ１８の充電とハイサイドドライバ３の負電位入力端子への負電位印加が行われる。
【００７４】
ハイサイドスイッチング素子５がオフ、ローサイドスイッチング素子６がオンになると、負電位用コンデンサ１８によりハイサイドドライバ３の負電位入力端子へ負電位印加が行われる。また、ローサイドスイッチング素子６は、負電位用コンデンサ１８、外部コンデンサ８１、電流制限抵抗８４およびダイオード８３とともにループを形成する。すると、負電位用コンデンサ１８の放電により外部コンデンサ８１が充電される。
【００７５】
次に、ハイサイドスイッチング素子５がオン、ローサイドスイッチング素子６がオフになると、外部コンデンサ８１が放電することにより、ローサイドドライバ４の負電位入力端子へ負電位印加が行われる。
【００７６】
本実施の形態では、実施の形態４における第２の電圧源１２に代えて、外部コンデンサ８１を用いてローサイドドライバ４の負電位入力端子に対して負電位の印加を行う。
【００７７】
図１８のシーケンス図を用いて、半導体デバイス駆動回路５００の動作を詳しく説明する。まず、初期動作について説明する。最初に、第１、２の電圧源１１,１２が始動する（動作５０１，５０２）。次に、正電位用コンデンサ１７を初期充電するために、連続したパルス状のローサイド信号ＬＩＮが入力回路１に入力される（動作５０２）。すると、ローサイドスイッチング素子６がオンになり（動作５０３）、第１の電源１１により正電位用コンデンサ１７が充電される（動作５０４）。
【００７８】
また、スイッチ制御回路１３にも連続したパルス状のスイッチ用信号ＬＳＡが入力され（動作５０５）、制御用スイッチ素子１４がオンするが（動作５０６）、負電位用コンデンサ１８は充電されない（動作５０７）。
【００７９】
続いて、高電圧源８が始動する（動作５０８）。次に、負電位用コンデンサ１８を初期充電するために、入力回路１にパルス状のハイサイド信号ＨＩＮが入力される（動作５０９）。すると、高圧レベルシフト回路２および低圧レベルシフト回路７１を介して信号がハイサイドドライバ３に入力されるため（動作５１０）、ハイサイドスイッチング素子５がオンになる（動作５１１）。ハイサイドスイッチング素子５のオン動作に連動して制御用スイッチング素子１４もオンになるため（動作５１２）、高電圧源８により負電位用コンデンサ１８が充電される（動作５１３）。そして、ハイサイドスイッチング素子５がターンオフすると、負電位用コンデンサ１８の放電が行われ（動作５１４）、ハイサイドドライバ３の負電位入力端子には、接続点ＶＳを基準とした負電位が印加される。
【００８０】
次に、外部コンデンサ８１を初期充電するために、連続したパルス状のローサイド信号ＬＩＮが入力回路１に入力される（動作５１５）。すると、ローサイドスイッチング素子６がオンになり（動作５１６）、負電位用コンデンサ１８の放電により外部コンデンサ８１が充電される（動作５１７）。また、ローサイドスイッチング素子６がオンの間、正電位用コンデンサ１７が第１の電圧源１１により充電される（動作５１８）。
【００８１】
次に、通常動作について説明する。入力回路１にハイレベルのローサイド信号ＬＩＮが入力されると（動作５１９）、ローサイドスイッチング素子６がオンになる（動作５２０）。このとき、ハイサイドスイッチング素子５および制御用スイッチング素子１４はオフであり、ローサイドスイッチング素子６は、負電位用コンデンサ１８、外部コンデンサ８１、電流制限抵抗８４およびダイオード８３とともにループを形成する。よって、負電位用コンデンサ１８が放電することによって（動作５２１）、外部コンデンサ８１が充電される（動作５２２）。また、同時にローサイドドライバ３の負電位入力端子には、外部コンデンサ８１の放電によって負電位が印加される。
【００８２】
ローサイドスイッチング素子６がオフすると、ローサイドドライバ３の負電位入力端子には、外部コンデンサ８１の放電によって負電位が印加される（動作５２３）。
【００８３】
次に、入力回路１にハイレベルのハイサイド信号ＨＩＮが入力されると（動作５２４）、ハイサイドスイッチング素子５がオンする（動作５２５）。ハイサイドスイッチング素子５がオンすると、コンデンサ１７が放電され（動作５２６）、ハイサイドドライバ３の正電位入力端子に、接続点ＶＳを基準とした正電位が印加される。
【００８４】
また、ハイサイドスイッチング素子５のオンに連動して制御用スイッチング素子１４もオンになる（動作５２７）。すると、負電位用コンデンサ１８と高電圧源８を含むループが形成されるため、高電圧源８により負電位用コンデンサ１８が充電される（動作５２８）。また、同時にハイサイドドライバ３の負電位入力端子に、高電圧源８により接続点ＶＳを基準とした負電位が印加される。
【００８５】
そして、ハイサイドスイッチング素子５がターンオフすると、負電位用コンデンサ１８の放電が行われ（動作５２９）、ハイサイドドライバ３の負電位入力端子には、接続点ＶＳを基準とした負電位が印加される。なお、ローサイドドライバ４の正電位入力端子には、第１の電圧源１１により、基準電位ＧＮＤを基準とした正電位が常時印加されている。
【００８６】
＜効果＞
本実施の形態における半導体デバイス駆動回路５００は、ローサイドドライバ４の負電位入力端子と第２の電圧源１２の負電位側との間に接続されたダイオード８３をさらに備え、ダイオード８３のカソードはハイサイドドライバ３の負電位入力端子に接続されており、第２の電圧源１２に代えて外部コンデンサ８１が設けられ、ローサイドスイッチング素子６は、負電位用コンデンサ１８、外部コンデンサ８１およびダイオード８３とともにループを形成することを特徴とする。
【００８７】
従って、本実施の形態では、ローサイドドライバ４の負電位入力端子に負電位を印加する電圧源として、外部の第２の電圧源１２に代えて、外部コンデンサ８１を用いる。よって、電源を１つ削減できるため、回路の簡素化が可能である。
【００８８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００８９】
１  入力回路、２  高圧レベルシフト回路、３  ハイサイドドライバ、４  ローサイドドライバ、５  ハイサイドスイッチング素子、６  ローサイドスイッチング素子、７  負荷、８  高電圧源、９  抵抗素子、１０  ダイオード、１１  第１の電圧源、１２  第２の電圧源、１３，１３Ａ，１３Ｂ  スイッチ制御回路、１４  制御用スイッチング素子、１５  充電電流補正回路、１６，１６Ａ  電圧クランプ回路、１７  正電位用コンデンサ、１８  負電位用コンデンサ、２０  ブートストラップ回路、５１  高圧逆レベルシフト回路、７１  低圧レベルシフト回路、８１  外部コンデンサ、８２，８３  ダイオード、８４  電流制限抵抗、１００，３００，４００，５００  半導体デバイス駆動回路。
【図１】
2014187825.tif 000003
【図２】
2014187825.tif 000004
【図３】
2014187825.tif 000005
【図４】
2014187825.tif 000006
【図５】
2014187825.tif 000007
【図６】
2014187825.tif 000008
【図７】
2014187825.tif 000009
【図８】
2014187825.tif 000010
【図９】
2014187825.tif 000011
【図１０】
2014187825.tif 000012
【図１１】
2014187825.tif 000013
【図１２】
2014187825.tif 000014
【図１３】
2014187825.tif 000015
【図１４】
2014187825.tif 000016
【図１５】
2014187825.tif 000017
【図１６】
2014187825.tif 000018
【図１７】
2014187825.tif 000019
【図１８】
2014187825.tif 000020