(57)【要約】【課題】画像信号に発生するノイズ障害を低減することができる固体撮像装置を提供する。【解決手段】半導体基板６１上に形成されたトランジスタ６２と、半導体基板６１上に形成された第１の層間絶縁膜６３と、第１の層間絶縁膜６３内に形成され、複数の配線層及び前記複数の配線層間を接続する配線ヴィアからなる第１の多層配線層６４と、第１の層間絶縁膜６３内であって、隣り合う前記配線層の間に形成された第１のシールド層１３と、第１の層間絶縁膜６３内であって、隣り合う前記配線ヴィアの間に形成された第２のシールド層１３と、第１の層間絶縁膜６３上に形成された第２の層間絶縁膜５４と、第２の層間絶縁膜５４内に形成された第２の多層配線層５５と、第２の層間絶縁膜５４上に形成された半導体層５１と、半導体層５１内であって、第２の層間絶縁膜５４の界面に形成された撮像素子５２と、半導体層５１上に形成されたカラーフィルタ５７とを備える。【選択図】図２
2014187261.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記半導体基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜内に形成され、複数の配線層及び前記複数の配線層間を接続する配線ヴィアからなる第１の多層配線層と、
前記第１の層間絶縁膜内であって、隣り合う前記配線層の間に形成された第１のシールド層と、
前記第１の層間絶縁膜内であって、隣り合う前記配線ヴィアの間に形成された第２のシールド層と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜内に形成された第２の多層配線層と、
前記第２の層間絶縁膜上に形成された半導体層と、
前記半導体層内であって、前記第２の層間絶縁膜の界面に形成された撮像素子と、
前記半導体層上に形成されたカラーフィルタとを備えた固体撮像装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記半導体基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜内に形成された第１の多層配線層と、
前記第１の層間絶縁膜内に形成されたシールド層と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜内に形成された第２の多層配線層と、
前記第２の層間絶縁膜上に形成された半導体層と、
前記半導体層内であって、前記第２の層間絶縁膜の界面に形成された撮像素子と、
前記半導体層上に形成されたカラーフィルタとを備えた固体撮像装置。
【請求項３】
前記第１の多層配線層は、複数の配線層及び前記複数の配線層を接続する配線ヴィアからなり、
前記シールド層は、隣り合う前記配線層の間に形成されていることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第１の多層配線層は、複数の配線層及び前記複数の配線層を接続する配線ヴィアからなり、
前記シールド層は、隣り合う前記配線ヴィアの間に形成されていることを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記半導体基板に形成されたイメージシグナルプロセッサをさらに具備し、
前記シールド層は前記撮像素子と前記イメージシグナルプロセッサとの間に配置されていることを特徴とする請求項１乃至４のいずれかに記載の固体撮像装置。
【請求項６】
前記半導体層及び前記第２の層間絶縁膜内に形成され、前記第１の多層配線層と電気的に接続された貫通電極を更に備えたことを特徴とする請求項１乃至５のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、裏面照射型の固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、裏面照射型の固体撮像装置（カメラモジュール）として、撮像素子を含むチップ（以下、画素チップと記す）とロジック回路を含むチップ（以下、ロジックチップと記す）からなる積層チップが用いられている。これは、固体撮像装置の開発において、固体撮像装置のサイズを小さくするために非常に有効な技術である。
【０００３】
ところで、ロジックチップの後段処理において、例えば高速に信号を処理する場合、処理回路から放射ノイズが発生する(ＥＭＩ:Electromagnetic Interference)。この放射ノイズは、画素チップにおける画素部分の信号処理にノイズ障害を及ぼし、画像信号に悪影響を与える。ＥＭＩの影響は、ロジック回路における配線の集積度が高くなればなるほど大きくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−９４７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像信号に発生するノイズ障害を低減することができる固体撮像装置を提供する。
【課題を解決するための手段】
【０００６】
一実施態様の固体撮像装置は、半導体基板と、トランジスタと、第１の層間絶縁膜と、第１の多層配線層と、シールド層と、第２の層間絶縁膜と、第２の多層配線層と、半導体層と、撮像素子と、カラーフィルタを備える。トランジスタは、半導体基板上に形成されている。第１の層間絶縁膜は、半導体基板上に形成されている。第１の多層配線層は、第１の層間絶縁膜内に形成されている。シールド層は、第１の層間絶縁膜内に形成されている。第２の層間絶縁膜は、第１の層間絶縁膜上に形成されている。第２の多層配線層は、第２の層間絶縁膜内に形成されている。半導体層は、第２の層間絶縁膜上に形成されている。撮像素子は、半導体層内であって、第２の層間絶縁膜の界面に形成されている。カラーフィルタは、半導体層上に形成されている。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の固体撮像装置の概要を示す図である。
【図２】第１実施形態の固体撮像装置の構造を示す断面図である。
【図３】第１実施形態の固体撮像装置の製造方法を示す断面図である。
【図４】第１実施形態の固体撮像装置の製造方法を示す断面図である。
【図５】第１実施形態の固体撮像装置の製造方法を示す断面図である。
【図６】第１実施形態の固体撮像装置の製造方法を示す断面図である。
【図７】第１実施形態の固体撮像装置の製造方法を示す断面図である。
【図８】第１実施形態の固体撮像装置におけるシールド層のレイアウトの一例を示す図である。
【図９】第１実施形態の固体撮像装置におけるシールド層のレイアウトの他の例を示す図である。
【図１０】第１実施形態の固体撮像装置におけるロジックチップの一例の断面図である。
【図１１】図１０に示した構造の製造方法を示す断面図である。
【図１２】図１０に示した構造の製造方法を示す断面図である。
【図１３】第１実施形態の変形例の固体撮像装置におけるロジックチップの断面図である。
【図１４】第１実施形態の変形例におけるシールド層とパッドを示す平面図である。
【図１５】第２実施形態の固体撮像装置の概要を示す図である。
【図１６】第３実施形態の固体撮像装置の概要を示す図である。
【図１７】第３実施形態の固体撮像装置における信号の流れを示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して実施形態の固体撮像装置（センサーチップ）について説明する。以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【０００９】
［第１実施形態］  
第１実施形態の固体撮像装置について説明する。
【００１０】
図１は、第１実施形態の固体撮像装置の概要を示す図である。図１（ａ）に固体撮像装置の断面図を示し、図１（ｂ）に画素チップの平面図を、図１（ｃ）にロジックチップの平面図を示す。図１（ａ）に示す断面図はＸ方向に沿った断面である。
【００１１】
図１（ａ）に示すように、固体撮像装置１０は、画素チップ１１とロジックチップ１２が積層された積層チップを含み形成されている。画素チップ１１とロジックチップ１２との間には、シールド層１３が配置されている。言い換えると、画素チップ１１とロジックチップ１２とが貼り合わされ、画素チップ１１とロジックチップ１２との接合面（界面）にシールド層１３が形成されている。なお、シールド層１３の配置は、接合面に限るわけではなく、接合面より内側、すなわち画素チップ１１の層間絶縁層中に配置されていてもよいし、またロジックチップ１２の層間絶縁層中に配置されていてもよい。
【００１２】
画素チップ１１は、主に、画素領域１１１とアナログ−デジタル変換回路（以下、ＡＤＣと記す）領域１１２とを含む。画素領域１１１には、入射光を電気信号に変換する撮像素子（あるいは光電変換素子）、例えばフォトダイオードが複数マトリクス状に配列されている。さらに、画素領域１１１には、撮像素子にて光電変換された信号をリードし転送する読み出し回路（例えば、リードゲートトランジスタ、アンプトランジスタなど）が形成されている。ＡＤＣ領域１１２には、読み出し回路から出力されたアナログ信号をデジタル信号に変換するアナログ−デジタル変換回路（ＡＤＣ）が形成されている。
【００１３】
また、ロジックチップ１２は、主に、ロジック回路領域１２１を含む。ロジック回路領域１２１には、ＡＤＣから出力された画像信号を処理するロジック回路が形成されている。
【００１４】
シールド層１３は、金属膜、例えばアルミニウムあるいは銅などから形成される。シールド層１３は、ロジック回路から発生する放射ノイズや電磁波を遮蔽または低減する。シールド層１３は、放射ノイズや電磁波を遮蔽または低減できるものであれば、絶縁膜、例えばシリコン化合物（シリコン酸化膜、シリコン窒化膜、有機シリコン酸化膜、炭化ケイ素）、あるいは低誘電率を有する膜(Ｌｏｗ−ｋ膜)内に金属が含まれるシート等で形成されていてもよい。
【００１５】
次に、第１実施形態の固体撮像装置、すなわち画素チップ１１とロジックチップ１２が接合された積層チップについて説明する。
【００１６】
図２は、第１実施形態の固体撮像装置の構造を示す断面図である。
【００１７】
図示するように、固体撮像装置１０は、画素チップ１１とロジックチップ１２が積層され、これらが接合された構造を持つ。
【００１８】
まず、画素チップ１１の断面構造を述べる。ｐ型シリコンエピタキシャル層５１の第１主面には、撮像素子５２と、読み出し回路を構成するリードゲートトランジスタ５３等が形成されている。エピタキシャル層５１の第１主面上には、層間絶縁膜５４が形成されている。層間絶縁膜５４中には、配線層５５が形成されている。
【００１９】
エピタキシャル層５１の第１主面と対向する第２主面上には、カラーフィルタ５７が形成されている。カラーフィルタ５７は、撮像素子５２に対応するように配置され、赤（Ｒ）または緑（Ｇ）、青（Ｂ）のフィルタから成る。カラーフィルタ５７上には、マイクロレンズ５９が形成されている。マイクロレンズ５９は、カラーフィルタ５７に対応するように配置されている。エピタキシャル層５１とカラーフィルタ５７間、カラーフィルタ５７とマイクロレンズ５９間には薄い絶縁膜が形成されていてもよい。
【００２０】
次に、ロジックチップ１２の断面構造を述べる。シリコン半導体基板６１の第１主面には、ロジック回路を構成するトランジスタ６２が形成されている。半導体基板６１の第１主面上には、層間絶縁膜６３が形成されている。層間絶縁膜６３中には、多層配線層６４が形成されている。さらに、多層配線層６４間には、シールド層１３が形成されている。シールド層１３は、画素チップ１１とロジックチップ１２とが接合された界面に配置されている。すなわち、層間絶縁膜５４と層間絶縁膜６３とを貼り合わせた界面に、シールド層１３が配置されている。また、異なる配線層に配置された多層配線層６４間には配線ヴィアが形成されているが、図２−図７では省略している。
【００２１】
また、画素チップ１１には、貫通電極ＣＨが形成されている。貫通電極ＣＨは以下のような構造を持つ。エピタキシャル層５１、及び層間絶縁膜５４に穴が空けられ、穴内に絶縁膜６５と導電膜６６が形成されている。導電膜６６は、ロジックチップ１２の多層配線層６４と電気的に接続されている。
【００２２】
貫通電極ＣＨにはワイヤ６７がボンディングされている。貫通電極ＣＨは、ロジックチップ１２の多層配線層６４とワイヤ６７とを電気的に接続する。
【００２３】
第１実施形態の固体撮像装置では、トランジスタ６２を含むロジック回路と、撮像素子５２及びリードゲートトランジスタ５３を含む読み出し回路との間にシールド層１３が配置されている。このように配置されたシールド層１３によって、ロジック回路から発生する放射ノイズや電磁波を遮蔽または低減することにより、画素チップ１１内の撮像素子５２及び読み出し回路に及ぼすノイズ障害を低減することができる。
【００２４】
次に、第１実施形態の固体撮像装置の製造方法について説明する。
【００２５】
図３〜図７は、第１実施形態の固体撮像装置の製造方法を示す断面図である。
【００２６】
図３は、貼り合せる前の画素チップとロジックチップの断面図を示す。
【００２７】
まず、図３に示すように、画素チップ１１Ａとロジックチップ１２を準備する。ロジックチップ１２の構造は、図２に示した構造と同様であるため、説明を省略する。
【００２８】
画素チップ１１Ａの断面構造を以下に記す。半導体基板７２、絶縁膜７１、エピタキシャル層５１からなるＳＯＩ基板の第１主面上に撮像素子５２やリードゲートトランジスタ５３などの素子が形成されている。また、エピタキシャル層５１上には、層間絶縁膜５４が形成され、層間絶縁膜５４内には多層配線層５５が形成されている。
【００２９】
次に、画素チップ１１Ａとロジックチップ１２とを、図４に示すように、層間絶縁層５４と層間絶縁膜６３とが対向するように貼り合せる。
【００３０】
その後、画素チップ１１Ａの半導体基板７２を、例えばＲＩＥ(Reactive Ion Etching)により除去する。さらに、ＲＩＥにより、図５に示すように、エピタキシャル層５１の第２主面上の絶縁膜７１を除去する。
【００３１】
次に、図６に示すように、エピタキシャル成長法によりエピタキシャル層５１を成長させる。さらに、エピタキシャル層５１、及び層間絶縁膜５４にコンタクト穴を形成する。
【００３２】
その後、図７に示すように、コンタクト穴に絶縁膜６５を形成し、多層配線層６４上の絶縁層を除去した後、さらにコンタクト穴に導電膜６６を堆積して貫通電極ＣＨを形成する。さらに、導電膜６６上にワイヤ６７をボンディングする。
【００３３】
次に、図２に示したように、撮像素子５２に対応するように、エピタキシャル層５１上にカラーフィルタ５７を形成する。カラーフィルタ５７上にマイクロレンズ５９を形成する。マイクロレンズ５９は、カラーフィルタ５７に対応するように配置される。
【００３４】
次に、固体撮像装置１０中に形成されるシールド層１３のレイアウトの詳細を説明する。
【００３５】
図８は、図７の８Ａ−８Ａ間を断面した平面図であり、シールド層１３が多層配線層６４の配線間に形成された例である。
【００３６】
シールド層１３は、図８に示すように、多層配線層６４間に配置される。これにより、シールド層１３は、ロジックチップ１２内のロジック回路から発生する放射ノイズや電磁波を遮蔽または低減する。
【００３７】
図９は、図７の９Ａ−９Ａを断面した平面図であり、シールド層１３が多層配線層６４の配線ヴィア間に形成された例である。
【００３８】
シールド層１３は、図９に示すように、配線ヴィア６４Ｖを除く領域に配置される。これにより、シールド層１３は、ロジックチップ１２内のロジック回路から発生する放射ノイズや電磁波を遮蔽または低減する。
【００３９】
図１０は、ロジックチップ１２の層間絶縁膜６３中の多層配線層６４の配線ヴィア間にシールド層を形成した場合の断面図である。
【００４０】
図１０に示すように、半導体基板６１にはロジック回路を構成するトランジスタ６２が形成されている。半導体基板６１上には層間絶縁膜６３が形成されている。層間絶縁膜６３中には、半導体基板６１側から順に、配線ヴィア６４Ｖ１、配線層６４１、配線ヴィア６４Ｖ２、配線層６４２、配線ヴィア６４Ｖ３、及び配線層６４３が形成されている。さらに、層間絶縁膜６３中において、半導体基板６１からの高さが配線ヴィア６４Ｖ３とほぼ同じ層にはシールド層１３が形成されている。シールド層１３は配線ヴィア６４Ｖ３を除く領域に配置されている。
【００４１】
以下に、図１０に示した構造の製造方法を述べる。
【００４２】
図１１、１２は、図１０に示した構造を製造するための工程を示す断面図である。なおここでは、配線層６４２より下の構造は省略している。さらに、層間絶縁膜６３を構成する複数の層間絶縁膜を６３１，６３２，６３３で示す。
【００４３】
まず、図１１（ａ）に示すように、層間絶縁膜６３１上に配線層６４２を形成する。続いて、図１１（ｂ）に示すように、層間絶縁膜６３１上及び配線層６４２上に層間絶縁膜６３２を形成する。
【００４４】
その後、図１１（ｃ）に示すように、フォトリソグラフィ法等により、層間絶縁膜６３２をエッチングし、シールド層１３を形成するための溝を形成する。
【００４５】
次に、図１２（ａ）に示すように、層間絶縁膜６３２の溝にシールド層１３を埋め込む。その後、図１２（ｂ）に示すように、層間絶縁膜６３２上及びシールド層１３上に層間絶縁膜６３３を形成する。次に、図１２（ｃ）に示すように、デュアルダマシン配線法などにより層間絶縁膜６３２，６３３に配線６４３、配線ヴィア６４Ｖ３を形成する。以上により、図１０に示した構造が製造できる。
【００４６】
次に、第１実施形態の変形例の固体撮像装置について説明する。
【００４７】
シールド層は固体撮像装置中に複数層形成してもよい。図１３は、第１実施形態の変形例であり、ロジックチップ１２の層間絶縁膜６３の表面と層間絶縁膜６３中にシールド層を形成した例を示す。このように、シールド層１３を複数層形成すれば、さらなる放射ノイズや電磁波の遮蔽または低減、さらに画素チップ１１に生じるクロストークを減少させることができる。
【００４８】
また、図１４に示すように、シールド層１３を接地パッド８１に接続し、シールド層１３に接地電位を供給するようにしてもよい。シールド層１３と接地パッド８１の接続は、配線により接続してもよい。
【００４９】
これにより、接地電位と配線との電位差がなくなり、誘導電流量を低減できる。さらに、ノイズ耐性が強くなり、さらなる放射ノイズや電磁波の遮蔽または低減が可能となる。この結果、画素チップ１１内の撮像素子５２及び読み出し回路に及ぼすノイズ障害を低減でき、固体撮像装置における画素特性を向上させることができる。
【００５０】
また、シールド層１３を他の電位パッドに接続し、シールド層１３に他の固定電位、例えば電源電圧ＶDD、あるいは接地電位と電源電圧ＶDDの中間の電位を供給してもよい。さらに、必要に応じて、シールド層１３に供給する電位を随時変更してもよい。
【００５１】
以上説明したように第１実施形態によれば、ロジック回路のほぼ全領域をシールド層で覆うことにより、ロジック回路から発生する放射ノイズや電磁波を遮蔽または低減させることができる。これにより、画素チップで生成する画像信号にノイズ障害が及ぶのを防止できる。
【００５２】
［第２実施形態］  
第２実施形態の固体撮像装置について説明する。第１実施形態ではロジックチップ１２１のほぼ全面にシールド層を形成したが、第２実施形態では画素領域１１１上だけにシールド層１３を形成する。第１実施形態と同一構成は同一符号を付し、説明を省略する。
【００５３】
図１５は、第２実施形態の固体撮像装置の概要を示す図である。図１５（ａ）に固体撮像装置の断面図を示し、図１５（ｂ）に画素チップの平面図を、図１５（ｃ）にロジックチップの平面図を示す。なお、図１５（ａ）に示す断面図はＸ方向に沿った断面である。
【００５４】
シールド層１３は、図１５（ａ），図１５（ｂ）及び図１５（ｃ）に示すように、ロジック回路領域１２１上の画素領域１１１に対応する領域に形成されている。すなわち、シールド層１３は、撮像素子が複数配列された画素領域１１１上だけに配置されている。このように、シールド層１３を画素領域１１１上に配置することにより、ロジック回路から発生する放射ノイズや電磁波が画素領域１１１内の撮像素子や読み出し回路にノイズ障害を及ぼすのを防止または低減することができる。
【００５５】
以上説明したように第２実施形態によれば、撮像素子及び読み出し回路が形成された画素領域をシールド層で覆うことにより、ロジック回路から発生する放射ノイズや電磁波が画素領域に悪影響を与えるのを防止することができる。すなわち、画素チップで生成する画像信号にノイズ障害が及ぶのを防止できる。その他の構成及び効果は第１実施形態と同様である。
【００５６】
［第３実施形態］  
第３実施形態の固体撮像装置について説明する。第１実施形態ではロジックチップ１２１のほぼ全面にシールド層を形成したが、第３実施形態ではロジックチップ１２内のノイズが多く発生する回路上だけにシールド層１３を形成する。第１実施形態と同一構成は同一符号を付し、説明を省略する。
【００５７】
図１６は、第３実施形態の固体撮像装置の概要を示す図である。図１６（ａ），図１６（ｄ）に固体撮像装置の断面図を示し、図１６（ｂ）に画素チップの平面図を、図１６（ｃ）にロジックチップの平面図を示す。図１６（ａ）に示す断面図はＸ方向に沿った断面であり、図１６（ｄ）に示す断面図はＹ方向の１６ｄ−１６ｄ線に沿った断面である。
【００５８】
ロジックチップ１２は、図１６（ｃ）に示すように、主に、ロジック回路領域１２１を含む。ロジック回路領域１２１には、ＡＤＣ１１２から出力された画像信号を処理するロジック回路が形成されている。
【００５９】
ロジック回路は、例えば、図１６（ｃ）に示すように、シリアル−パラレル変換回路３１、処理回路３２、イメージシグナルプロセッサ（以下、ＩＳＰ）３３、ＤＰＣＭ回路３４、ＦＩＦＯ３５、及びインタフェース３６を含む。シリアル−パラレル変換回路３１は、シリアル信号をパラレル信号に変換する。処理回路３２は、欠陥補正処理、スケーラ及びデジタルゲイン処理を行う。ＩＳＰ３３は、ホワイトバランス、ガンマ補正、及び色補正等の画像信号を処理する回路である。差分パルス符号変調（ＤＰＣＭ：Differential pulse code modulation）回路３４は、受け取った信号を差分パルス符号変調により圧縮する。ＦＩＦＯ３５は、先に到着した信号を先に出力する処理を行う。インタフェース３６は、Ｄ−ｐｈｙ（ＣＳＩ−２）またはＭ−ｐｈｙを含み、受け取った信号を外部に出力する。
【００６０】
図１７に、第３実施形態の固体撮像装置における信号の流れを示すブロック図である。
【００６１】
画素領域１１１内において、入射光は撮像素子により光電変換され、読み出し回路にて画像信号として読み出される。この画像信号は、ＡＤＣ１１２によりアナログ信号からデジタル信号へ変換される。デジタル信号に変換された画像信号は、シリアル−パラレル変換回路３１によりパラレル信号に変換され、処理回路３２に出力される。処理回路３２により欠陥補正処理、スケーラ及びデジタルゲイン処理された画像信号は、ＩＳＰ３３に出力される。ＩＳＰ３３は、受け取った画像信号にホワイトバランス、ガンマ補正、及び色補正等の画像処理を行い、ＤＰＣＭ回路３４に出力する。ＤＰＣＭ回路３４に入力された画像信号は、ＤＰＣＭ回路３４により処理された後、ＦＩＦＯ３５、インタフェース３６を介して外部に出力される。
【００６２】
シールド層１３は、図１６（ａ），図１６（ｂ），図１６（ｃ）及び図１６（ｄ）に示すように、ロジック回路領域１２１上のＩＳＰ３３が配置された領域上に形成されている。すなわち、ロジック回路領域１２１上において、放射ノイズや電磁波が強く発生する回路、ここではＩＳＰ３３上に、シールド層１３が配置されている。このように、シールド層１３をＩＳＰ３３上に配置することにより、ＩＳＰ３３から発生する放射ノイズや電磁波が画素領域１１１内の撮像素子や読み出し回路にノイズ障害を及ぼすのを防止または低減することができる。
【００６３】
なお、ここではＩＳＰ３３上だけにシールド層１３を配置したが、これに限るわけではなく、その他の高周波（例えば、１０ＭＨｚ以上）の信号処理回路、例えば、デジタルシグナルプロセッサ（以下、ＤＳＰ）等がロジック回路領域１２１内に形成されている場合は、ＤＳＰ上にシールド層を配置する。
【００６４】
以上説明したように第３実施形態によれば、高周波の信号処理回路、例えばＩＳＰまたはＤＳＰが形成された領域をシールド層で覆うことにより、ＩＳＰまたはＤＳＰから発生する放射ノイズや電磁波が画像領域に悪影響を与えるのを防止することができる。すなわち、画素チップで生成する画像信号にノイズ障害が及ぶのを防止できる。その他の構成及び効果は第１実施形態と同様である。
【００６５】
前述した第１〜第３実施形態では、画像信号に発生するノイズ障害を低減することができる固体撮像装置を提供できる。
【００６６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６７】
１０…固体撮像装置、１１…画素チップ、１２…ロジックチップ、１３…シールド層、２０，３０…固体撮像装置、３１…シリアル−パラレル変換回路、３２…処理回路、３３…イメージシグナルプロセッサ（ＩＳＰ）、３４…ＤＰＣＭ回路、３５…ＦＩＦＯ、３６…インタフェース、５１…ｐ型シリコンエピタキシャル層、５２…撮像素子、５３…リードゲートトランジスタ、５４…層間絶縁膜、５５…多層配線層、５７…カラーフィルタ、５９…マイクロレンズ、６１…シリコン半導体基板、６２…トランジスタ、６３…層間絶縁膜、６４…多層配線層、６４Ｖ，６４Ｖ１，６４Ｖ２，６４Ｖ３…配線ヴィア、６５…絶縁膜、６６…導電膜、６７…ワイヤ、７１…絶縁膜、７２…ｐ型シリコン半導体基板、８１…接地パッド、１１１…画素領域、１１２…アナログ−デジタル変換回路（ＡＤＣ）領域、１２１…ロジック回路領域、ＣＨ…貫通電極。
【図１】
2014187261.tif 000003
【図２】
2014187261.tif 000004
【図３】
2014187261.tif 000005
【図４】
2014187261.tif 000006
【図５】
2014187261.tif 000007
【図６】
2014187261.tif 000008
【図７】
2014187261.tif 000009
【図８】
2014187261.tif 000010
【図９】
2014187261.tif 000011
【図１０】
2014187261.tif 000012
【図１１】
2014187261.tif 000013
【図１２】
2014187261.tif 000014
【図１３】
2014187261.tif 000015
【図１４】
2014187261.tif 000016
【図１５】
2014187261.tif 000017
【図１６】
2014187261.tif 000018
【図１７】
2014187261.tif 000019