(57)【要約】【課題】小面積ながら良好な特性を有する保護回路を備える半導体装置、超音波撮像装置、半導体装置の製造方法及び及び超音波イメージングシステムを提供すること。【解決手段】、本技術に係る半導体装置は、結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、保護回路と、素子分離領域を具備する。上記保護回路は、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える。上記素子分離領域は、上記ＳＯＩ基板を貫通し、上記保護回路を分離する。【選択図】図１
2017056355.tif 000002
【特許請求の範囲】
【請求項１】
結晶シリコンからなるシリコン基板、前記シリコン基板に積層されたＢＯＸ（buried oxide）層及び前記ＢＯＸ層に積層されたＳＯＩ（silicon on insulator）層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、
前記集積回路を構成し、前記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、
前記ＳＯＩ基板を貫通し、前記保護回路を分離する素子分離領域と
を具備する半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記保護回路は、ダイオードである
半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記保護回路は、縦型トランジスタである
半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記素子分離領域は、シリコン酸化物、シリコン窒化物及びポリシリコンのうちいずれか１種又は２種以上からなる
半導体装置。
【請求項５】
請求項３に記載の半導体装置であって、
前記素子分離領域は、前記縦型トランジスタのゲート電極を備える
半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、
前記ＳＯＩ基板は、第１の面と、その反対側の第２の面を有し、
前記保護回路は、第１の半導体素子と第２の半導体素子を含み、
前記第１の半導体素子は、前記第１の面側であって第１の不純物型を有する第１の半導体領域と、前記第２の面側であって第２の不純物型を有する第２の半導体領域が積層されて構成され、
前記第２の半導体素子は、前記第１の面側であって前記第２の不純物型を有する第３の半導体領域と、前記第２の面側であって前記第１の不純物型を有する第４の半導体領域が積層されて構成されている
半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記半導体装置の前記第１の面に設けられ、前記第１の半導体領域及び前記第３の半導体領域に導通する接地コンタクト構造
をさらに具備する半導体装置。
【請求項８】
請求項７に記載の半導体装置であって、
前記接地コンタクト構造は、前記第１の半導体領域と前記第３の半導体領域に接続され、前記第１の半導体領域と前記第３の半導体領域の両者に共通の接地配線を含む
半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記接地コンタクト構造は、前記接地配線に接続され、前記第１の半導体領域と前記第３の半導体領域の両者に共通の接地電極を含む
半導体装置。
【請求項１０】
請求項６に記載の半導体装置であって、
前記第２の半導体領域と前記第４の半導体領域に接続され、前記第２の半導体領域と前記第４の半導体領域の両者に共通の信号配線
をさらに具備する半導体装置。
【請求項１１】
結晶シリコンからなるシリコン基板、前記シリコン基板に積層されたＢＯＸ層及び前記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、前記集積回路を構成し、前記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、前記ＳＯＩ基板を貫通し、前記保護回路を分離する素子分離領域とを備える半導体装置
を具備する超音波撮像装置。
【請求項１２】
ＳＯＩ基板上に集積回路が形成された半導体装置の製造方法であって、
結晶シリコンからなるシリコン基板、前記シリコン基板に積層されたＢＯＸ層及び前記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板を準備し、
エピタキシャル結晶成長法により、前記シリコン基板上に前記シリコン基板と同じ結晶配向を有する半導体領域を備え、前記集積回路を構成する保護回路を形成し、
前記ＳＯＩ基板を貫通し、前記保護回路を分離する素子分離領域を形成する
半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法であって、
前記保護回路を形成する工程では、前記シリコン基板を、前記半導体領域の結晶成長が進行する側の面とは反対側の面から研磨して前記半導体領域を露出させる基板研磨法を用いる
半導体装置の製造方法。
【請求項１４】
結晶シリコンからなるシリコン基板、前記シリコン基板に積層されたＢＯＸ層及び前記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、前記集積回路を構成し、前記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、前記ＳＯＩ基板を貫通し、前記保護回路を分離する素子分離領域とを備える半導体装置を搭載する超音波カテーテルを含む
超音波イメージングシステム。
【請求項１５】
結晶シリコンからなるシリコン基板、前記シリコン基板に積層されたＢＯＸ層及び前記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、前記集積回路を構成し、前記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、前記ＳＯＩ基板を貫通し、前記保護回路を分離する素子分離領域とを備える半導体装置を搭載する術中超音波プローブ又は超音波内視鏡を含む
超音波イメージングシステム。
【請求項１６】
結晶シリコンからなるシリコン基板、前記シリコン基板に積層されたＢＯＸ層及び前記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、前記集積回路を構成し、前記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、前記ＳＯＩ基板を貫通し、前記保護回路を分離する素子分離領域とを備える半導体装置を搭載する、腹腔鏡下手術で用いられる超音波イメージング機能付き手持ち器具を含む
超音波イメージングシステム。
【請求項１７】
結晶シリコンからなるシリコン基板、前記シリコン基板に積層されたＢＯＸ層及び前記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、前記集積回路を構成し、前記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、前記ＳＯＩ基板を貫通し、前記保護回路を分離する素子分離領域とを備える半導体装置を搭載する、腹腔鏡下手術で用いられる超音波イメージング機能付きロボット鉗子を含む
超音波イメージングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、保護回路を含む集積回路を備える半導体装置、超音波撮像装置、半導体装置の製造方法及び超音波イメージングシステムに関する。
【背景技術】
【０００２】
超音波イメージングは、超音波振動子から測定対象物に超音波を照射し、測定対象物において発生した反射波を超音波振動子で検知することによって超音波画像を生成することができ、超音波内視鏡や超音波カテーテルとして利用されている。【０００３】
ここで、超音波を発振させるために超音波振動子に印加される駆動電圧と、超音波の検知によって超音波振動子が生じる信号電圧は大きく異なり、例えば駆動電圧は最大数百Ｖ程度であるのに対し、信号電圧は数μＶ程度である。【０００４】
このため、信号電圧を増幅するための増幅回路が利用される。一方で、駆動電圧が増幅回路に印加されると増幅回路が故障するため、駆動電圧の増幅回路への到達を防止する保護回路も必要となる。これらの回路を一つの半導体基板に搭載することができれば、実装スペースを節約することが可能となる。【０００５】
ここで、ＳＯＩ（silicon on insulator）基板は耐電圧性に優れ、増幅回路と保護回路を共に備える半導体基板として好適である。例えば、特許文献１には、一つのＳＯＩ基板に増幅回路と保護回路を搭載した半導体装置が開示されている。この半導体装置では、ＳＯＩ基板上に増幅回路が形成され、ＳＯＩ基板に設けられた貫通孔内に保護回路が形成されている。保護回路は、貫通孔内に埋め込まれたポリシリコンからなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−５０１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ポリシリコンは一般に抵抗が高く、ポリシリコン内の欠陥により良好な漏洩電流特性を持ったダイオードが形成しにくいという問題がある。また、ＳＯＩ基板は一般に０．８ｍｍ程度の厚さを有するが、そのＳＯＩ基板に数十μｍ幅の貫通孔を形成することは製造プロセス上困難である。貫通孔の幅を大きくしてアスペクト比（開口／深さ）を緩和すると、素子面積の低減が困難となる。【０００８】
以上のような事情に鑑み、本技術の目的は、小面積ながら良好な特性を有する保護回路を備える半導体装置、超音波撮像装置、半導体装置の製造方法及び及び超音波イメージングシステムを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本技術の一形態に係る半導体装置は、結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ（buried oxide）層及び上記ＢＯＸ層に積層されたＳＯＩ（silicon on insulator）層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、保護回路と、素子分離領域を具備する。
上記保護回路は、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える。
上記素子分離領域は、上記ＳＯＩ基板を貫通し、上記保護回路を分離する。【００１０】
この構成によれば、一つのＳＯＩ基板上に保護回路を含む集積回路が形成された半導体装置を実現することが可能である。この保護回路はシリコン基板と同じ結晶配向を有する結晶シリコンからなる半導体領域を備える。結晶シリコンは、ポリシリコン等の非晶質シリコンに比べ移動度が高く、保護回路の素子面積の低減や良好な漏洩電流特性の確保が可能である。【００１１】
上記保護回路は、ダイオードであってもよい。【００１２】
この構成によれば、ダイオードによってＴＲ（transmit-receive）スイッチを形成することができ、ダイオードを保護回路として利用することが可能となる。【００１３】
上記保護回路は、縦型トランジスタであってもよい。【００１４】
この構成によれば、縦型トランジスタによってＴＲスイッチを形成することができ、縦型トランジスタを保護回路として利用することが可能となる。【００１５】
上記素子分離領域は、シリコン酸化物、シリコン窒化物及びポリシリコンのうちいずれか１種又は２種以上からなるものであってもよい。【００１６】
ＳＯＩ基板に設けられた貫通孔内にシリコン酸化膜又はシリコン窒化膜を成膜し、その内部にポリシリコンを埋め込むことによって、素子分離領域を形成することができる。【００１７】
上記素子分離領域は、上記縦型トランジスタのゲート電極を備えるものであってもよい。【００１８】
素子分離領域に埋め込まれたポリシリコンに配線を接続することにより、当該ポリシリコンを縦型トランジスタのゲート電極として利用することが可能である。【００１９】
上記ＳＯＩ基板は、第１の面と、その反対側の第２の面を有し、
上記保護回路は、第１の半導体素子と第２の半導体素子を含み、
上記第１の半導体素子は、上記第１の面側であって第１の不純物型を有する第１の半導体領域と、上記第２の面側であって第２の不純物型を有する第２の半導体領域が積層されて構成され、
上記第２の半導体素子は、上記第１の面側であって上記第２の不純物型を有する第３の半導体領域と、上記第２の面側であって上記第１の不純物型を有する第４の半導体領域が積層されて構成されていてもよい。【００２０】
この構成によれば、第１の半導体素子と第２の半導体素子によって、バックツーバックダイオードを形成することが可能である。バックツーバックダイオードは、二つのダイオードを、一方のＰ型半導体領域と他方のＮ型半導体領域が接続されるように構成したダイオードであり、高電圧素子においてはツェナーダイオード機能を有する素子として多用される。【００２１】
上記半導体装置は、上記半導体装置の上記第１の面に設けられ、上記第１の半導体領域及び上記第３の半導体領域に導通する接地コンタクト構造をさらに具備してもよい。【００２２】
これにより、バックツーバックダイオードへの配線の取り回しが容易となり、歩留まり改善や製造コスト削減、配線信頼性の向上が実現可能である。【００２３】
上記接地コンタクト構造は、上記第１の半導体領域と上記第３の半導体領域に接続され、上記第１の半導体領域と上記第３の半導体領域の両者に共通の接地配線を含んでもよい。【００２４】
バックツーバックダイオードの隣接する半導体領域（第１の半導体領域及び第３の半導体領域）は同電位となるため、共通の接地配線で両領域を接続することが可能である。【００２５】
上記接地コンタクト構造は、上記接地配線に接続され、上記第１の半導体領域と上記第３の半導体領域の両者に共通の接地電極を含んでもよい。【００２６】
この構成によれば、第１の半導体素子及び第２の半導体素子を共通する接地電極に導通させることが可能である。【００２７】
上記半導体装置は、上記第２の半導体領域と上記第４の半導体領域に接続され、上記第２の半導体領域と上記第４の半導体領域の両者に共通の信号配線をさらに具備してもよい。【００２８】
バックツーバックダイオードの隣接する半導体領域（第２の半導体領域及び第４の半導体領域）は同電位となるため、共通の信号配線で両領域を接続することが可能である【００２９】
上記目的を達成するため、本技術の一形態に係る超音波撮像装置は、半導体装置を備える。
上記半導体装置は、結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える。【００３０】
半導体装置は、超音波撮像装置が備える超音波振動子のインピーダンス整合回路として利用することが可能である。【００３１】
本技術の一形態に係る、ＳＯＩ基板上に集積回路が形成された半導体装置の製造方法は、結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板を準備する。
エピタキシャル結晶成長法により、上記シリコン基板上に上記シリコン基板と同じ結晶配向を有する半導体領域を備え、上記集積回路を構成する保護回路を形成する。
上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域を形成する。【００３２】
上記保護回路を形成する工程では、上記シリコン基板を、上記半導体領域の結晶成長が進行する側の面とは反対側の面から研磨して上記半導体領域を露出させる基板研磨法を用いてもよい。【００３３】
本技術の一形態に係る超音波イメージングシステムは、超音波カテーテルを含む。
上記超音波カテーテルは、結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置を搭載する。【００３４】
本技術の一形態に係る超音波イメージングシステムは、術中超音波プローブ又は超音波内視鏡を含む。
上記術中超音波プローブ又は上記超音波内視鏡は、結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置を搭載する。【００３５】
本技術の一形態に係る超音波イメージングシステムは、腹腔鏡下手術で用いられる超音波イメージング機能付き手持ち器具を含む。
上記超音波イメージング機能付き手持ち器具は、結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置を搭載する。【００３６】
本技術の一形態に係る超音波イメージングシステムは、腹腔鏡下手術で用いられる超音波イメージング機能付きロボット鉗子を含む。
上記超音波イメージング機能付きロボット鉗子は、結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置を搭載する。
【発明の効果】
【００３７】
以上のように、本技術によれば、小面積ながら良好な特性を有する保護回路を備える半導体装置、超音波撮像装置、半導体装置の製造方法及び超音波イメージングシステムを提供することが可能である。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００３８】
【図１】本技術の第１の実施形態に係る半導体装置の断面図である。
【図２】同半導体装置の一部構成の断面図である。
【図３】同半導体装置の作製に用いられるＳＯＩ基板の断面図である。
【図４】同半導体装置の素子分離領域の平面図である。
【図５】同半導体装置を利用したインピーダンス整合回路を示す模式図である。
【図６】同半導体装置の製造方法を示す模式図である。
【図７】同半導体装置の製造方法を示す模式図である。
【図８】同半導体装置の製造方法を示す模式図である。
【図９】同半導体装置の製造方法を示す模式図である。
【図１０】同半導体装置の製造方法を示す模式図である。
【図１１】同半導体装置の製造方法を示す模式図である。
【図１２】同半導体装置の製造方法を示す模式図である。
【図１３】第１の実施形態の第１の変形例に係る半導体装置の断面図である。
【図１４】第１の実施形態の第２の変形例に係る半導体装置の断面図である。
【図１５】本技術に係る半導体装置を利用したＩＶＵＳ（血管内超音波内視鏡）の模式図である。
【図１６】一般的構造を有するＩＶＵＳの模式図である。
【図１７】本技術の第２の実施形態に係る半導体装置の断面図である。
【図１８】同半導体装置の一部構成の断面図である。
【図１９】同半導体装置を利用したインピーダンス整合回路を示す模式図である。
【図２０】本技術に係る半導体装置を利用した術中超音波プローブの模式図である。
【図２１】一般的構造を有する術中超音波プローブの模式図である。
【図２２】本技術に係る半導体装置を利用した腹腔鏡手術用把持具の模式図である。
【図２３】一般的構造を有する腹腔鏡手術用把持具の模式図である。
【図２４】本技術に係る半導体装置を利用した腹腔鏡手術用把持具のハンドル部の模式図である。
【図２５】技術に係る半導体装置を利用した腹腔鏡手術用手術ロボットのロボット鉗子の模式図である。
【図２６】一般的構造を有する腹腔鏡手術用手術ロボットのロボット鉗子の模式図である。
【発明を実施するための形態】
【００３９】
（第１の実施形態）
本技術の第１の実施形態に係る半導体装置について説明する。
【００４０】
［半導体装置の構成］
図１は、本実施形態に係る半導体装置１００の構成を示す断面図であり、図２は、半導体装置１００の一部構成を示す断面図である。これらの図に示すように半導体装置１００は、ＬＶ（Low Voltage)回路１１０、第１ダイオード１３０及び第２ダイオード１５０、シリコン基板１７１、ＢＯＸ（buried oxide：埋め込み酸化膜）層１７２、素子分離領域１７３、下面絶縁層１７４、グランド電極１７５及び上面絶縁層１７６を備える。
【００４１】
半導体装置１００は、ＬＶ回路１１０、第１ダイオード１３０及び第２ダイオード１５０を備える集積回路であり、第１ダイオード１３０及び第２ダイオード１５０は、この集積回路の保護回路を構成する。
【００４２】
半導体装置１００は一枚のＳＯＩ基板から作製することができる。図３は、半導体装置１００を構成するＳＯＩ基板２００の模式図である。同図に示すように、ＳＯＩ基板２００は、シリコン基板２０１、ＢＯＸ層２０２及びＳＯＩ層２０３を備える。
【００４３】
シリコン基板２０１は、Ｐ型の結晶シリコンからなる。ＢＯＸ層２０２はシリコン基板２０１に積層され、ＳｉＯ２からなる。ＳＯＩ層２０３はＢＯＸ層２０２に積層され、シリコンからなる。ＳＯＩ基板２００は、ＳＩＭＯＸ(Separation by IMplantation of OXygen）法や張り合わせ法によって作製されたものとすることができる。
【００４４】
半導体装置１００は、ＳＯＩ基板２００に後述する加工プロセスを施すことによって作製される。半導体装置１００のシリコン基板１７１は、ＳＯＩ基板２００のシリコン基板２０１の一部であり、半導体装置１００のＢＯＸ層１７２は、ＳＯＩ基板２００のＢＯＸ層２０２の一部である。
【００４５】
以下、半導体装置１００のＳＯＩ基板２００を加工して形成される部分（図２の構造）のうち、ＬＶ回路１１０側の面を上面１００ａとし、その反対側の面を下面１００ｂとする。
【００４６】
ＬＶ回路１１０は、Ｎ型半導体領域１１１、Ｐ型半導体領域１１２、Ｎ＋＋型半導体領域１１３、Ｐ＋＋型半導体領域１１４、第１ゲート電極１１５、第２ゲート電極１１６、ゲート絶縁膜１１７、素子分離層１１８及び信号配線１１９を備える。
【００４７】
Ｎ型半導体領域１１１はＢＯＸ層１７２上に積層され、Ｎ型ドーパントがドープされたシリコンからなる。Ｎ型ドーパントは典型的にはリンである。Ｐ型半導体領域１１２はＢＯＸ層１７２上に積層され、Ｐ型ドーパントがドープされたシリコンからなる。Ｐ型ドーパントは典型的にはホウ素である。Ｎ型半導体領域１１１及びＰ型半導体領域１１２は、上面１００ａに面し、ＳｉＯ２からなる素子分離層１１８によって分離されている。
【００４８】
Ｎ＋＋型半導体領域１１３は、Ｎ型ドーパントが多量にドープされたシリコンからなり、Ｐ型半導体領域１１２中の２箇所に離間して形成されている。各Ｎ＋＋型半導体領域１１３は上面１００ａに面し、信号配線１１９が接続されている。
【００４９】
Ｐ＋＋型半導体領域１１４は、Ｐ型ドーパントが多量にドープされたシリコンからなり、Ｎ型半導体領域１１１中の２箇所に離間して形成されている。各Ｐ＋＋型半導体領域１１４は上面１００ａに面し、信号配線１１９が接続されている。
【００５０】
第１ゲート電極１１５は、アルミニウム等の金属又はポリシリコン等の導電性材料からなり、ゲート絶縁膜１１７を介してＮ型半導体領域１１１上に形成されている。第２ゲート電極１１６は、アルミニウム等の金属又はポリシリコン等の導電性材料からなり、ゲート絶縁膜１１７を介してＰ型半導体領域１１２上に形成されている。
【００５１】
Ｎ型半導体領域１１１、Ｐ型半導体領域１１２、Ｎ＋＋型半導体領域１１３及びＰ＋＋型半導体領域１１４は、ＳＯＩ基板２００のＳＯＩ層２０３にＰ型又はＮ型のドーパントを注入して形成した領域である。素子分離層１１８は、ＳＯＩ層２０３をＳｉＯ２に酸化して形成した領域である。
【００５２】
なお、ＬＶ回路１１０の構成は上記のものに限られず、ＳＯＩ基板２００のＳＯＩ層２０３を加工して作製可能な構成であればよい。
【００５３】
第１ダイオード１３０は、Ｎ型半導体領域１３１、Ｐ型半導体領域１３２、Ｐ＋＋型半導体領域１３３、グランド配線１３４及び信号配線１３５を備える。Ｎ型半導体領域１３１はＮ型ドーパントがドープされたシリコンからなり、Ｐ型半導体領域１３２はＰ型ドーパントがドープされたシリコンからなる。Ｐ＋＋型半導体領域１３３はＰ型ドーパントが多量にドープされたシリコンからなる。即ち、Ｎ型半導体領域１３１は第１の不純物型（Ｎ型）を有する半導体領域であり、Ｐ型半導体領域１３２及びＰ＋＋型半導体領域１３３は第２の不純物型（Ｐ型）を有する半導体領域である。
【００５４】
Ｎ型半導体領域１３１とＰ型半導体領域１３２は積層され、Ｎ型半導体領域１３１は下面１００ｂに面し、Ｐ型半導体領域１３２は上面１００ａに面する。Ｐ＋＋型半導体領域１３３は、Ｐ型半導体領域１３２中に形成され、上面１００ａに面する。
【００５５】
Ｎ型半導体領域１３１、Ｐ型半導体領域１３２及びＰ＋＋型半導体領域１３３は、結晶シリコンからなり、シリコン基板１７１と同じ結晶配向を有する。これは、これらの半導体領域がシリコン基板２０１の一部へのドーパントの注入により形成され、又はシリコン基板２０１上にエピタキシャル結晶成長法によって形成された結晶シリコンからなるためである。
【００５６】
グランド配線１３４は下面１００ｂにおいてＮ型半導体領域１３１に接続され、信号配線１３５は上面１００ａにおいてＰ＋＋型半導体領域１３３に接続されている。
【００５７】
第２ダイオード１５０は、Ｐ型半導体領域１５１、Ｎ型半導体領域１５２、Ｎ＋＋型半導体領域１５３、グランド配線１５４及び信号配線１５５を備える。Ｐ型半導体領域１５１は、Ｐ型ドーパントがドープされたシリコンからなり、Ｎ型半導体領域１５２はＮ型ドーパントがドープされたシリコンからなる。Ｎ＋＋型半導体領域１５３はＮ型ドーパントが多量にドープされたシリコンからなる。即ち、Ｐ型半導体領域１５１は第２の不純物型（Ｐ型）を有する半導体領域であり、Ｎ型半導体領域１５２及びＮ＋＋型半導体領域１５３は第１の不純物型（Ｎ型）を有する半導体領域である。
【００５８】
Ｐ型半導体領域１５１とＮ型半導体領域１５２は積層され、Ｐ型半導体領域１５１は下面１００ｂに面し、Ｎ型半導体領域１５２は上面１００ａに面する。Ｎ＋＋型半導体領域１５３は、Ｎ型半導体領域１５２中に形成され、上面１００ａに面する。
【００５９】
Ｐ型半導体領域１５１、Ｎ型半導体領域１５２及びＮ＋＋型半導体領域１５３は、結晶シリコンからなり、シリコン基板１７１と同じ結晶配向を有する。これは、これらの半導体領域がシリコン基板２０１の一部へのドーパントの注入により形成され、又はシリコン基板２０１上にエピタキシャル結晶成長法によって形成された単結晶シリコンからなるためである。
【００６０】
グランド配線１５４は下面１００ｂにおいてＰ型半導体領域１５１に接続され、信号配線１５５は上面１００ａにおいてＮ＋＋型半導体領域１５３に接続されている。
【００６１】
素子分離領域１７３は、第１ダイオード１３０と第２ダイオード１５０を分離する。素子分離領域１７３は、上面１００ａから下面１００ｂまでを貫通する。図４は、素子分離領域１７３を上面１００ａ側からみた模式図である。同図に示すように、素子分離領域１７３は、第１ダイオード１３０及び第２ダイオード１５０の周囲に形成されている。
【００６２】
素子分離領域１７３は、シリコン酸化物、シリコン窒化物又はポリシリコンのうちいずれか一種又は二種以上の材料からなる。例えば、素子分離領域１７３は、ＳＯＩ基板２００に形成された貫通孔の孔内にシリコン酸化物又はシリコン窒化物等の絶縁性材料を成膜し、孔内にポリシリコンを埋め込んだ構造とすることができる。
【００６３】
下面絶縁層１７４は、下面１００ｂに配設され、水分や不純物の拡散を防止する。下面絶縁層１７４は、例えばｐ−ＳｉＯ（プラズマ気相成長によって形成された酸化シリコン）からなる。下面絶縁層１７４は、Ｎ型半導体領域１３１及びＰ型半導体領域１５１が露出するようにパターニングされ、開口部にはグランド配線１３４及びグランド配線１５４が形成されている。
【００６４】
グランド電極１７５は、下面絶縁層１７４上に配設され、グランド配線１３４及びグランド配線１５４と接続されている。これにより、グランド電極１７５は、Ｎ型半導体領域１３１とＰ型半導体領域１５１に導通し、グランド配線１３４及びグランド配線１５４と共に第１ダイオード１３０及び第２ダイオード１５０の接地コンタクト構造を構成する。グランド電極１７５は、アルミニウム等の導電性材料からなる。
【００６５】
上面絶縁層１７６は、上面１００ａに配設され、各回路を封止する。上面絶縁層１７６はＳｉＯ２等の絶縁性材料からなる。
【００６６】
［半導体装置の利用態様］
図５は、半導体装置１００を利用することが可能な、超音波振動子３００のインピーダンス整合回路３０１の回路構成を示す模式図である。
【００６７】
同図に示すように、インピーダンス整合回路３０１は、アンプ３０２、キャパシタ３０３、第１ＴＲ（transmit-receive）スイッチ３０４、第２ＴＲスイッチ３０５及び第３ＴＲスイッチ３０６を備える。第１ＴＲスイッチ３０４、第２ＴＲスイッチ３０５及び第３ＴＲスイッチ３０６はそれぞれがバックツーバックダイオードである。バックツーバックダイオードは同図に示すように、二つのダイオードを、一方のＰ型半導体領域と他方のＮ型半導体領域が接続されるように配置したダイオードである。
【００６８】
超音波振動子３００の駆動信号は、第１ＴＲスイッチ３０４及びキャパシタ３０３を経由して超音波振動子３００に到達し、超音波振動子３００に超音波を生じさせる。駆動信号は第２ＴＲスイッチ３０５及び第３ＴＲスイッチ３０６によってアンプ３０２への到達が防止される。なお、キャパシタ３０３は求める振動子駆動に応じて短絡させてもよい。
【００６９】
超音波の反射波が超音波振動子３００に到達すると、超音波振動子３００は検知信号を発生する。検知信号は、アンプ３０２によって増幅され、出力される。
【００７０】
このように、インピーダンス整合回路３０１は、増幅回路であるアンプ３０２と、保護回路である第１ＴＲスイッチ３０４、第２ＴＲスイッチ３０５及び第３ＴＲスイッチ３０６によって構成されている。
【００７１】
半導体装置１００では、ＬＶ回路１１０をアンプ３０２として、第１ダイオード１３０及び第２ダイオード１５０をＴＲスイッチとして利用することができ、インピーダンス整合回路３０１を一つの半導体装置１００によって実現することが可能となる。
【００７２】
なお、第１ダイオード１３０及び第２ダイオード１５０は、３つのＴＲスイッチの一つを構成する。他の２つのＴＲスイッチも、第１ダイオード１３０及び第２ダイオード１５０と同様に半導体装置１００において形成することができる。
【００７３】
また、上記のように、第１ダイオード１３０と第２ダイオード１５０によってバックツーバックダイオードが構成されている。バックツーバックダイオードは高電圧素子においてはツェナーダイオード機能を有する素子として多用されている。ダイオードが一方向のみであれば、ダイオードに基板の側面から配線を接続し、又は貫通配線を形成して接続する必要があり、製造工程数による歩留り低下やコスト増大、配線信頼性の劣化が懸念される。
【００７４】
これに対し、半導体装置１００では同一のＳＯＩ基板上において、第１ダイオード１３０と第２ダイオード１５０によってバックツーバックダイオードが構成され、両ダイオードが共通のグランド電極１７５に接続されている。これにより、配線の取り回しが容易化するため、歩留り改善やコスト削減、配線信頼性の向上が可能である。
【００７５】
なお、超音波振動子のインピーダンス整合回路は、半導体装置１００の利用形態の一つであり、半導体装置１００はＳＯＩ基板上に形成され、保護回路を備える各種の回路に利用することが可能である。
【００７６】
［半導体装置の効果］
上記のように半導体装置１００は、ＬＶ回路１１０、第１ダイオード１３０及び第２ダイオード１５０を一枚のＳＯＩ基板上に形成したものである。ＳＯＩ基板２００にＢＯＸ層２０２がないチャネル領域を形成し、そこに第１ダイオード１３０及び第２ダイオード１５０を形成することにより、第１ダイオード１３０及び第２ダイオード１５０によってＴＲスイッチを形成することができ、サージ電荷を逃がしやすくなっている。
【００７７】
また、第１ダイオード１３０及び第２ダイオード１５０の素子分離領域１７３を上面１００ａから下面１００ｂまで貫通した貫通トレンチ構造とすることにより、ラッチアップ（短絡）が発生しないラッチアップフリーが実現されている。
【００７８】
さらに、第１ダイオード１３０及び第２ダイオード１５０は単結晶シリコンからなり、良好な漏洩電流特性を確保すると共に、保護回路としての機能向上が実現されている。具体的には、ポリシリコンの移動度は１〜１０ｃｍ２／Ｖｓであるのに対し、結晶シリコンの移動度は５００〜１０００ｃｍ２／Ｖｓ程度であり、空乏層領域では結晶シリコンの方が抵抗が１／１００〜１／５００程度と低い。
【００７９】
特にｉ層（Ｎ型半導体領域とＰ型半導体領域の境界に位置するドーパント濃度が低い層）での抵抗が問題となる。厚さ１μｍ、面積２５２μｍ２のｉ層（Ｐ：１×１０−１４／ｃｍ３）での抵抗は、ポリシリコンが９９８Ωであるのに対し、結晶シリコンは２Ωである。このため、順方向電流として２００Ｖで２Ａを流すダイオードを作製する場合に必要なダイオード面積は、ポリシリコンの場合には６２４２μｍ２であるのに対し、結晶シリコンの場合には１２．５μｍ２である。
【００８０】
このため、ポリシリコンからダイオードを作製すると８０μｍ□が必要な場合に、結晶シリコンからダイオードを作成すると４μｍ□でよい。一般に、ポリシリコンから作製されたダイオードを備える半導体装置では、複数の貫通トレンチにより形成されたダイオードが必要となる。これに対し、本実施形態に係る半導体装置１００では、５×５μｍ□のダイオード一つで十分であり、半導体装置１００の実装面積の削減が可能である。
【００８１】
［半導体装置の製造方法１］
半導体装置１００の製造方法について説明する。上記のように半導体装置１００は、ＳＯＩ基板２００（図３参照）から作成することができる。
【００８２】
図６乃至図１０は、半導体装置１００の製造方法を示す模式図である。図６（ａ）に示すように、ＳＯＩ基板２００のＳＯＩ層２０３上に犠牲層２０４を積層する。犠牲層２０４は例えば、ＳｉＯ２からなる。続いて、図６（ｂ）に示すように、犠牲層２０４、ＳＯＩ層２０３及びＢＯＸ層２０２をエッチング等によって除去し、シリコン基板２０１を露出させる。
【００８３】
続いて、図６（ｃ）に示すように、シリコン基板２０１上にエピタキシャル結晶成長法によって結晶シリコン２０５を成長させる。エピタキシャル結晶成長法によって、シリコン基板２０１と結晶シリコン２０５は同じ結晶配向を有する。
【００８４】
続いて、図７（ａ）に示すように、結晶シリコン２０５上に犠牲層２０４を積層し、トレンチＴを形成する。トレンチＴは結晶シリコン２０５からシリコン基板２０１まで形成し、その深さは数十μｍ程度とすることができる。トレンチＴによって、シリコン基板２０１及び結晶シリコン２０５の一部が分離され、構造体Ａ１及び構造体Ａ２が形成される。
【００８５】
続いて、図７（ｂ）に示すように犠牲層２０４上及びトレンチＴの内部に拡散防止層２０６を積層し、構造体Ａ１が露出するようにパターニングする。拡散防止層２０６は例えば、シリコン窒化物からなる。
【００８６】
続いて、図７（ｃ）に示すようにトレンチＴ内にＰＳＧ（Phosphorus Silicon Glass）２０７及びＢＳＧ（Boron Silicon Glass）２０８を埋め込む。この埋め込みには、ＨＤＰ（High Density Plasma）を用いることができる。またＨＤＰでトレンチＴ内にＢＳＧ及びＰＳＧの薄膜を成膜した後、ＣＶＤによってＢＳＧ及びＰＳＧを積層してもよい。
【００８７】
続いて、固相拡散を行い、図８（ａ）に示すように構造体Ａ１にドーパントをドープする。構造体Ａ１のうちＰＳＧ２０７に隣接する領域ではＰＳＧ２０７からリンがドープされ、Ｎ型半導体領域１３１が形成される。構造体Ａ１のうちＢＳＧ２０８に隣接する領域ではＢＳＧ２０８からホウ素がドープされ、Ｐ型半導体領域１３２が形成される。固相拡散は加熱によって行うことができる。
【００８８】
続いて、図８（ｂ）に示すように犠牲層２０４上及び素子分離トレンチＴの内部に拡散防止層２０９を積層し、構造体Ａ２が露出するようにパターニングする。拡散防止層２０９は例えば、シリコン窒化物からなる。
【００８９】
続いて、図８（ｃ）に示すようにトレンチＴ内にＢＳＧ２１０及びＰＳＧ２１１を埋め込む。この埋め込みには、上述のようにＨＤＰやＣＶＤ等を用いることができる。
【００９０】
続いて、固相拡散を行い、図９（ａ）に示すように構造体Ａ２にドーパントをドープする。構造体Ａ２のうちＢＳＧ２１０に隣接する領域ではＢＳＧ２１０からホウ素がドープされ、Ｐ型半導体領域１５１が形成される。構造体Ａ２のうちＰＳＧ２１１に隣接する領域ではＰＳＧ２１１からリンがドープされ、Ｎ型半導体領域１５２が形成される。固相拡散は加熱によって行うことができる。
【００９１】
続いて、図９（ｂ）に示すように、素子分離領域１７３を形成する。素子分離領域１７３は、シリコン酸化物、シリコン窒化物又はポリシリコンのうちいずれか一種又は二種以上の材料をトレンチＴ内に埋め込むことによって形成することができる。例えば、トレンチＴ内にシリコン酸化物又はシリコン窒化物等の絶縁性材料を成膜し、トレンチＴ内にポリシリコンを埋め込んで素子分離領域１７３を形成することができる。
【００９２】
素子分離領域１７３の形成には一般にＨＤＰが用いられるが、ＰＳＧやＢＰＳＧ（Boron Phosphorus Silicon Glass）等だけではなく、これと組み合わせてカバレッジの良いＰＳＧ／ＢＰＳＧ等の酸化膜をＣＶＤで成膜してもよい。また、ＨＤＰとポリシリコンとの組み合わせは従来からＩＧＢＴ（Insulated Gate Bipolar Transistor）等の高耐圧プロセスでも広く用いられているため、これを用いてもよい。
【００９３】
続いて、図９（ｃ）に示すように、Ｎ型半導体領域１１１、Ｐ型半導体領域１１２、Ｎ＋＋型半導体領域１１３、Ｐ＋＋型半導体領域１１４、Ｐ＋＋型半導体領域１３３及びＮ＋＋型半導体領域１５３を形成する。これらは、ＳＯＩ層２０３、Ｐ型半導体領域１３２及びＮ型半導体領域１５２にＮ型及びＰ型のドーパントをドープして形成することができる。ドーピング方法は特に限定されず、イオン注入や固相拡散等を利用することができる。また、同図に示すように、ＳＯＩ層２０３の一部を酸化させて素子分離層１１８を形成する。
【００９４】
続いて、図１０（ａ）に示すように、信号配線１３５、信号配線１５５、信号配線１１９、ゲート絶縁膜１１７、第１ゲート電極１１５及び第２ゲート電極１１６を形成する。
ゲート絶縁膜１１７は、ＳＯＩ層２０３の酸化によって形成することができ、信号配線１３５、信号配線１５５、信号配線１１９、第１ゲート電極１１５及び第２ゲート電極１１６は導電性材料のＣＶＤ成膜等によって形成することができる。
【００９５】
続いて、図１０（ｂ）に示すように、上面絶縁層１７６を形成する。上面絶縁層１７６はＣＶＤ等によって形成することができる。続いて、図１０（ｃ）に示すように、シリコン基板２０１の裏面を研磨する。研磨は、Ｎ型半導体領域１３１及びＰ型半導体領域１５１が露出するまで行う。
【００９６】
続いて、下面絶縁層１７４、グランド配線１３４、グランド配線１５４及びグランド電極１７５を形成する（図１参照）。下面絶縁層１７４は、プラズマ気相成長によってＴＥＯＳ（Tetraethyl orthosilicate）を成膜し、パターニングすることによって形成される。ＴＥＯＳは加熱によってＳｉＯ２となる。グランド配線１３４、グランド配線１５４及びグランド電極１７５はＣＶＤ等の各種メタライゼーションプロセスによって形成することができる。
【００９７】
半導体装置１００は以上のようにして作製することができる。上述のように、ＳＯＩ基板２００のシリコン基板２０１の一部が半導体装置１００のシリコン基板１７１となり、ＳＯＩ基板２００のＢＯＸ層２０２の一部が半導体装置１００のＢＯＸ層１７２となる。
【００９８】
［半導体装置の製造方法２］
半導体装置１００は、次のようにして作製することも可能である。
【００９９】
図１１及び図１２は、半導体装置１００の他の製造方法を示す模式図である。図１１（ａ）に示すように、ＳＯＩ基板２００のＳＯＩ層２０３上に犠牲層２０４を積層する。犠牲層２０４は例えば、ＳｉＯ２からなる。続いて、図１１（ｂ）に示すように、犠牲層２０４、ＳＯＩ層２０３及びＢＯＸ層２０２とシリコン基板２０１の一部をエッチング等によって除去し、シリコン基板２０１を露出させる。
【０１００】
続いて、図１１（ｃ）に示すように、Ｎ型半導体領域２１２及びＰ型半導体領域２１３を形成する。これらは、イオン注入又は固相拡散によってＮ型及びＰ型のドーパントをシリコン基板２０１にドープすることによって形成することができる。
【０１０１】
続いて、図１２（ａ）に示すように、エピタキシャル結晶成長法によって結晶シリコン２１４を成長させる。同時にイオン注入又は固相拡散によってドーパントのドープを行い、Ｎ型半導体領域２１２及びＰ型半導体領域２１３を形成する。結晶シリコン２１４の成長とドーパントのドープは、Ｎ型半導体領域２１２及びＰ型半導体領域２１３が一定の厚さになるまで行う。
【０１０２】
続いて、図１２（ｂ）に示すように、エピタキシャル結晶成長法によって結晶シリコン２１４を成長させ、同時にＰ型半導体領域２１５及びＮ型半導体領域２１６を形成する。Ｐ型半導体領域２１５はＮ型半導体領域２１２上に形成し、Ｎ型半導体領域２１６はＰ型半導体領域２１３上に形成する。Ｐ型半導体領域２１５及びＮ型半導体領域２１６はイオン注入又は固相拡散によるドーパントのドープによって形成することができる。結晶シリコン２１４の成長とドーパントのドープは、Ｐ型半導体領域２１５及びＮ型半導体領域２１６が一定の厚さになるまで行う。
【０１０３】
図１２（ｃ）は、結晶シリコン２１４の成長及びドーパントのドープが完了した状態を示す。Ｎ型半導体領域２１２は、第１ダイオード１３０のＮ型半導体領域１３１（図２参照）に、Ｐ型半導体領域２１３は第２ダイオード１５０のＰ型半導体領域１５１にそれぞれ相当する。また、Ｐ型半導体領域２１５は第１ダイオード１３０のＰ型半導体領域１３２に、Ｎ型半導体領域２１６は第２ダイオード１５０のＮ型半導体領域１５２にそれぞれ相当する。
【０１０４】
続いて、第１ダイオード１３０と第２ダイオード１５０の周囲のシリコン基板２０１を酸化させてシリコン酸化物を形成し、図９（ｂ）と同様に素子分離領域１７３を形成する。以降は上記製造方法と同様にＬＶ回路１１０や配線等を形成し、半導体装置１００を作製することが可能である。
【０１０５】
なお、半導体装置１００の製造方法は上述のものに限定されず、ＳＯＩ基板２００から半導体装置１００を製造することが可能な製造方法であればよい。
【０１０６】
［変形例］
図１３は本技術の第１の変形例に係る半導体装置４００の構成を示す断面図である。同図に示すように半導体装置４００は、グランド配線４０１を備える。半導体装置４００のその他の構成は半導体装置１００と同一である。
【０１０７】
同図に示すようにグランド配線４０１は、第１ダイオード１３０のＮ型半導体領域１３１と第２ダイオード１５０のＰ型半導体領域１５１の両方とグランド電極１７５に接続されている。図５に示すように、バックツーバックダイオードを構成する二つのダイオードのグランド電位は同電位であるため、グランド配線４０１を第１ダイオード１３０と第２ダイオード１５０の共通のグランド配線とすることが可能である。これにより、素子分離領域１７３の幅を縮小し、半導体装置４００の面積を縮小することが可能となる。
【０１０８】
図１４は本技術の第２の変形例に係る半導体装置５００の構成を示す断面図である。同図に示すように半導体装置５００は、グランド配線５０１と信号配線５０２を備える。半導体装置５００のその他の構成は半導体装置１００と同一である。
【０１０９】
同図に示すようにグランド配線５０１は、第１ダイオード１３０のＮ型半導体領域１３１と第２ダイオード１５０のＰ型半導体領域１５１の両方とグランド電極１７５に接続されている。また、信号配線５０２は、第１ダイオード１３０のＰ＋＋型半導体領域１３３と第２ダイオード１５０のＮ＋＋型半導体領域１５３の両方に接続されている。図５に示すように、バックツーバックダイオードを構成する二つのダイオードの信号配線は同電位であるため、信号配線５０２を第１ダイオード１３０と第２ダイオード１５０の共通の信号配線とすることが可能である。これにより、素子分離領域１７３の幅を縮小し、半導体装置５００の面積を縮小することが可能となる。
【０１１０】
［応用例１］
図１５は、本実施形態に係る半導体装置１００を利用することが可能なＩＶＵＳ（intravascular ultrasound：血管内超音波内視鏡）６００の構造を示す模式図である。
同図に示すように、ＩＶＵＳ６００は、カテーテル６０１、アレイ振動子６０２、及び配線６０３を備える。アレイ振動子６０２は、複数の超音波振動子モジュールから構成されたアレイであり、各超音波振動子モジュールは図５に示すように超音波振動子３００とインピーダンス整合回路３０１からなる。上記のようにインピーダンス整合回路３０１は、半導体装置１００によって実現することができる。
【０１１１】
ＩＶＵＳ６００に駆動信号が入力されると、駆動信号はインピーダンス整合回路３０１を介して超音波振動子３００に伝達され、超音波振動子３００は超音波を生成する。生成された超音波は、血管に挿入されるカテーテル６０１を介して血管壁に照射され、その反射波はカテーテル６０１を介して超音波振動子３００に入射し、検知される。検知信号はインピーダンス整合回路３０１において増幅され、配線６０３を介してＩＶＵＳ６００の制御装置に伝達される。
【０１１２】
図１６は、一般的構造を有するＩＶＵＳ７００の模式図である。同図に示すようにＩＶＵＳ７００は、カテーテル７０１、アレイ振動子７０２、信号処理チップ７０３及び配線７０４を備える。ＩＶＵＳ７００は、ＩＶＵＳ６００と同様に動作するが、インピーダンス整合回路は信号処理チップ７０３に搭載されている。
【０１１３】
一般に、ＩＶＵＳでは、駆動信号は数十Ｖ、検知信号は数十μＶ程度である。ＩＶＵＳは超音波振動子のサイズが数十μｍ程度と極めて小さく、電気インピーダンスの不整合により信号をカテーテルの外部に出力することが難しいため、通常は図１６のようにインピーダンス整合回路を含む信号処理チップが設けられている。
【０１１４】
しかしながら、インピーダンス整合回路はシリコンで構成されているため、この部分の屈曲性に欠け、ＩＶＵＳの操作性に難点があった。本技術に係る半導体装置１００を適用することにより、図１６のようにインピーダンス整合回路を超音波振動子に一体化することが可能であり、屈曲できない部位が少なくなり、ＩＶＵＳの操作性を向上させることができる。
【０１１５】
半導体装置１００はＩＶＵＳの他にもＳＯＩ基板を用いた集積回路全般に採用することが可能である。特にメリットが大きいと期待されるのが、ＥＳＤ（electrostatic discharge：静電気放電）又は意図的に形成した高電圧パルスに晒される可能性のある低電圧回路への適用である。
【０１１６】
［応用例２］
図２０は、本実施形態に係る半導体装置１００を利用することが可能な術中超音波プローブ１０００の構造を示す模式図である。術中超音波プローブ１０００は、音響レンズ１００１、アレイ振動子１００２及び配線１００３を備える。アレイ振動子１００２は、複数の超音波振動子モジュールから構成されたアレイであり、各超音波振動子モジュールは超音波振動子３００と半導体装置１００からなる。半導体装置１００は、図５に示すようにインピーダンス整合回路３０１を構成している。
【０１１７】
術中超音波プローブ１０００に駆動信号が入力されると、駆動信号はインピーダンス整合回路を介して超音波振動子３００に伝達され、超音波振動子３００は超音波を生成する。生成された超音波は、音響レンズ１００１を介して診断対象物に照射され、その反射波は音響レンズ１００１を介して超音波振動子３００に入射し、検知される。検知信号はインピーダンス整合回路において増幅され、配線１００３を介して術中超音波プローブ１０００の制御装置に伝達される。
【０１１８】
図２１は、一般的構造を有する術中超音波プローブ１１００の模式図である。同図に示すように術中超音波プローブ１１００は、音響レンズ１１０１、アレイ振動子１１０２及び配線１１０３を備える。アレイ振動子１１０２は、複数の超音波振動子モジュールから構成されたアレイであり、各超音波振動子モジュールは超音波振動子３００を備える。術中超音波プローブ１１００は、術中超音波プローブ１０００と同様に動作するが、アレイ振動子１１０２はインピーダンス整合回路を構成する半導体装置を有しない。
【０１１９】
術中超音波でも、送信に数十Ｖ、受信に最小数十μＶの信号を受信する。術中超音波プローブも一般にアレイ振動子を用いるため、超音波振動子のサイズが数十μm程度と極めて小さい。特にドロップイン型の術中超音波プローブでは、鉗子で操作しやすくするために一層の小型化が求められている。このため、電気インピーダンス不整合により信号を超音波プローブ外に出力することは難しくなってきている。
【０１２０】
本技術を適用することにより、増幅回路自体の面積が小さくなり、超音波振動子のピッチをさらに小型化できることから、図２０のようにアレイ振動子１００２の大きさを小型化しつつもインピーダンス不整合によるプローブ特性劣化を抑制することができる。なお、同種の適用を超音波内視鏡に行っても同種の効果が期待される。
【０１２１】
［応用例３］
図２２は、本実施形態に係る半導体装置１００を利用することが可能な腹腔鏡手術用把持具１２００の構造を示す模式図である。腹腔鏡手術用把持具１２００は、把持部１２０１、音響レンズ１２０２、アレイ振動子１２０３及び配線１２０４を備える。把持部１２０１は、物体を把持可能に構成されている。アレイ振動子１２０３は、複数の超音波振動子モジュールから構成されたアレイであり、把持部１２０１の内部に搭載されている。各超音波振動子モジュールは超音波振動子３００と半導体装置１００からなる。半導体装置１００は、図５に示すようにインピーダンス整合回路３０１を構成している。
【０１２２】
腹腔鏡手術用把持具１２００に駆動信号が入力されると、駆動信号はインピーダンス整合回路を介して超音波振動子３００に伝達され、超音波振動子３００は超音波を生成する。生成された超音波は、音響レンズ１２０２が接触する診断対象物に照射され、その反射波は超音波振動子３００に入射し、検知される。検知信号はインピーダンス整合回路において増幅され、配線１２０４を介して腹腔鏡手術用把持具１２００の制御装置に伝達される。
【０１２３】
図２３は、一般的構造を有する腹腔鏡手術用把持具１３００の模式図である。同図に示すように腹腔鏡手術用把持具１３００は、把持部１３０１、音響レンズ１３０２、アレイ振動子１３０３及び配線１３０４を備える。アレイ振動子１３０３は、複数の超音波振動子モジュールから構成されたアレイであり、各超音波振動子モジュールは超音波振動子３００を備える。腹腔鏡手術用把持具１３００は、腹腔鏡手術用把持具１２００と同様に動作するが、アレイ振動子１３０３はインピーダンス整合回路を構成する半導体装置を有しない。
【０１２４】
図２４は、本実施形態に係る半導体装置１００を利用することが可能な腹腔鏡手術用把持具１４００のハンドル部の構造を示す模式図である。腹腔鏡手術用把持具１４００は、同図に示すハンドル部と、図２３に示す腹腔鏡手術用把持具１３００のような把持部を備える。ハンドル部には、超音波振動子３００のインピーダンス整合回路を構成する半導体装置１００が搭載されている。各半導体装置１００は配線１４０１を介してアレイ振動子に接続されている。
【０１２５】
腹腔鏡手術用把持具の先端に超音波プローブを組み込んだ術具では、術中超音波検査の為に余分なポートを導入することなしに、術中超音波による透視が可能になる。把持具先端は２×１０ｍｍ程度と極めて小さく、特性インピーダンスが上昇するために、特性が既存の術中超音波に比べて悪化する。
【０１２６】
このため、図２２及び図２４に示すように、本技術をこのような把持具に適用すると、超音波プローブの特性を維持するのに役立つ。図２２では半導体装置１００は把持具先端に搭載されている。半導体装置１００は、理想的には超音波振動子に近い所に搭載すると効果が高いが、超音波振動子が本技術に係る半導体装置１００よりも小さい場合は図２４のように把持具のハンドル部に搭載しても良い。
【０１２７】
［応用例４］
図２５は、本実施形態に係る半導体装置１００を利用することが可能な腹腔鏡手術用手術ロボット１５００のロボット鉗子の構造を示す模式図である。腹腔鏡手術用手術ロボット１５００は、把持部１５０１、音響レンズ１５０２、アレイ振動子１５０３及び配線１５０４を備える。アレイ振動子１５０３は、複数の超音波振動子モジュールから構成されたアレイであり、各超音波振動子モジュールは超音波振動子３００と半導体装置１００からなる。半導体装置１００は、図５に示すようにインピーダンス整合回路３０１を構成している。
【０１２８】
把持部１５０１に駆動信号が入力されると、駆動信号はインピーダンス整合回路を介して超音波振動子３００に伝達され、超音波振動子３００は超音波を生成する。生成された超音波は、音響レンズ１５０２が接触する診断対象物に照射され、その反射波は超音波振動子３００に入射し、検知される。検知信号はインピーダンス整合回路において増幅され、配線１５０４を介して腹腔鏡手術用手術ロボット１５００の制御装置に伝達される。
【０１２９】
図２６は、一般的構造を有する腹腔鏡手術用手術ロボット１６００のロボット鉗子の構造を示す模式図である。同図に示すように腹腔鏡手術用手術ロボット１６００は、把持部１６０１、音響レンズ１６０２、アレイ振動子１６０３及び配線１６０４を備える。アレイ振動子１６０３は、複数の超音波振動子モジュールから構成されたアレイであり、各超音波振動子モジュールは超音波振動子３００を備える。腹腔鏡手術用手術ロボット１６００は、腹腔鏡手術用手術ロボット１５００と同様に動作するが、アレイ振動子１６０３はインピーダンス整合回路を構成する半導体装置を有しない。
【０１３０】
腹腔鏡手術用手術ロボットのロボット鉗子先端に超音波プローブを組み込んだ術具では、術中超音波検査の為に余分なポートを導入することなしに、術中超音波による透視が可能になる。把持具先端は２×１０ｍｍ程度と極めて小さく、特性インピーダンスが上昇するために、特性が既存の術中超音波に比べて悪化する。このため、図２５に示すように、本技術をこのような把持具に適用すると、超音波プローブの特性を維持するのに役立つ。
【０１３１】
上記のように半導体装置１００は、術中超音波撮像装置、超音波カテーテル、超音波内視鏡など細径・小型な医療機器に利用することができる。また、半導体装置１００は他にも、測地向け超音波エコー及びセンサー、ミリ波センサーの電力回路、自動車またはプロジェクタ向けＬＥＤ（light emitting diode）制御回路、４８Ｖ／２４Ｖ／１２Ｖテレコム／モデム向け回路の小型化実装、小型ロボット又は内視鏡等の小型メカトロニクス向け制御回路の小型化、オーディオ向けフルデジタルアンプ゜回路の縮小化、ＨＥＭＳ（home energy management system)の制御回路の小型化等に利用することができる。
【０１３２】
半導体装置１００を利用することにより、集積回路小型化による機器の小型化、増幅回路との同梱によるＳＮＲ（signal-noise ratio）向上、半導体チップに起因した硬質部の縮小に基づく、カテーテルや内視鏡等の操作性向上、半導体チップ縮小による歩留りと理論収率の増加、ひいては製造コストの低減が実現可能である。
【０１３３】
（第２の実施形態）
本技術の第２の実施形態に係る半導体装置について説明する。
【０１３４】
［半導体装置の構成］
図１７は、本実施形態に係る半導体装置８００の構成を示す断面図であり、図１８は、半導体装置８００の一部構成を示す断面図である。これらの図に示すように半導体装置８００は、ＬＶ（Low Voltage)回路８１０、第１トランジスタ８３０及び第２トランジスタ８５０、シリコン基板８７１、ＢＯＸ層８７２、素子分離領域８７３、下面絶縁層８７４、グランド電極８７５、上面絶縁層８７６を備える。
【０１３５】
半導体装置８００は、ＬＶ回路８１０、第１トランジスタ８３０及び第２トランジスタ８５０を備える集積回路であり、第１トランジスタ８３０及び第２トランジスタ８５０は、この集積回路の保護回路を構成する。
【０１３６】
半導体装置８００は第１の実施形態と同様に、一枚のＳＯＩ基板２００（図３参照）から作製することができる。半導体装置８００のシリコン基板８７１は、ＳＯＩ基板２００のシリコン基板２０１の一部であり、半導体装置８００のＢＯＸ層８７２は、ＳＯＩ基板２００のＢＯＸ層２０２の一部である。
【０１３７】
以下、半導体装置８００のうちＳＯＩ基板２００を加工して形成される部分（図１８の構造）のうち、ＬＶ回路８１０側の面を上面８００ａとし、その反対側の面を下面８００ｂとする。
【０１３８】
ＬＶ回路８１０は、Ｎ型半導体領域８１１、Ｐ型半導体領域８１２、Ｎ＋＋型半導体領域８１３、Ｐ＋＋型半導体領域８１４、第１ゲート電極８１５、第２ゲート電極８１６、ゲート絶縁膜８１７、素子分離層８１８及び信号配線８１９を備える。
【０１３９】
Ｎ型半導体領域８１１はＢＯＸ層８７２上に積層され、Ｎ型ドーパントがドープされたシリコンからなる。Ｎ型ドーパントは典型的にはリンである。Ｐ型半導体領域８１２はＢＯＸ層８７２上に積層され、Ｐ型ドーパントがドープされたシリコンからなる。Ｐ型ドーパントは典型的にはホウ素である。Ｎ型半導体領域８１１及びＰ型半導体領域８１２は、上面８００ａに面し、ＳｉＯ２からなる素子分離層８１８によって分離されている。
【０１４０】
Ｎ＋＋型半導体領域８１３は、Ｎ型ドーパントが多量にドープされたシリコンからなり、Ｐ型半導体領域８１２中の２箇所に離間して形成されている。各Ｎ＋＋型半導体領域８１３は上面８００ａに面し、信号配線８１９が接続されている。
【０１４１】
Ｐ＋＋型半導体領域８１４は、Ｐ型ドーパントが多量にドープされたシリコンからなり、Ｎ型半導体領域８１１中の２箇所に離間して形成されている。各Ｐ＋＋型半導体領域８１４は上面８００ａに面し、信号配線８１９が接続されている。
【０１４２】
第１ゲート電極８１５は、アルミニウム等の金属又はポリシリコン等の導電性材料からなり、ゲート絶縁膜８１７を介してＮ型半導体領域８１１上に形成されている。第２ゲート電極８１６は、アルミニウム等の金属又はポリシリコン等の導電性材料からなり、ゲート絶縁膜８１７を介してＰ型半導体領域８１２上に形成されている。
【０１４３】
Ｎ型半導体領域８１１、Ｐ型半導体領域８１２、Ｎ＋＋型半導体領域８１３及びＰ＋＋型半導体領域８１４は、ＳＯＩ基板２００のＳＯＩ層２０３にＰ型又はＮ型のドーパントを注入して形成した領域である。素子分離層８１８は、ＳＯＩ層２０３をＳｉＯ２に酸化して形成した領域である。
【０１４４】
なお、ＬＶ回路８１０の構成は上記のものに限られず、ＳＯＩ基板２００のＳＯＩ層２０３を加工して作製可能な構成であればよい。
【０１４５】
第１トランジスタ８３０は、縦型トランジスタであり、第１Ｐ型半導体領域８３１、Ｎ−型半導体領域８３２、第２Ｐ型半導体領域８３３、Ｐ＋＋型半導体領域８３４、ゲート電極８３５、グランド配線８３６及び信号配線８３７を備える。第１Ｐ型半導体領域８３１及び第２Ｐ型半導体領域８３３は、Ｐ型ドーパントがドープされたシリコンからなり、Ｎ−型半導体領域８３２は少量のＮ型ドーパントがドープされたシリコンからなる。Ｐ＋＋型半導体領域８３４はＰ型ドーパントが多量にドープされたシリコンからなる。
【０１４６】
第１Ｐ型半導体領域８３１、Ｎ−型半導体領域８３２及び第２Ｐ型半導体領域８３３はこの順で積層され、第１Ｐ型半導体領域８３１は下面８００ｂに面し、第２Ｐ型半導体領域８３３は上面８００ａに面する。Ｐ＋＋型半導体領域８３４は、第２Ｐ型半導体領域８３３中に形成され、上面８００ａに面する。
【０１４７】
第１Ｐ型半導体領域８３１、Ｎ−型半導体領域８３２、第２Ｐ型半導体領域８３３及びＰ＋＋型半導体領域８３４は、結晶シリコンからなり、シリコン基板８７１と同じ結晶配向を有する。これは、これらの半導体領域がシリコン基板２０１の一部へのドーパントの注入により形成され、又はシリコン基板２０１上にエピタキシャル結晶成長法によって形成された結晶シリコンからなるためである。
【０１４８】
ゲート電極８３５は、素子分離領域８７３中に埋め込まれ、第１トランジスタ８３０のゲート電極として機能する。ゲート電極８３５は、ポリシリコンからなる。素子分離領域８７３は、ＳＯＩ基板２００に形成された貫通孔の孔内にシリコン酸化物又はシリコン窒化物等の絶縁性材料を成膜し、孔内にポリシリコンを充填した構造とすることができ、このポリシリコンをゲート電極８３５として利用することができる。
【０１４９】
グランド配線８３６は下面８００ｂにおいて第１Ｐ型半導体領域８３１に接続され、信号配線８３７は上面８００ａにおいてＰ＋＋型半導体領域８３４に接続されている。
【０１５０】
第２トランジスタ８５０は、縦型トランジスタであり、Ｐ型半導体領域８５１、Ｎ型半導体領域８５２、Ｎ＋＋型半導体領域８５３、ゲート電極８５４、グランド配線８５５及び信号配線８５６を備える。Ｐ型半導体領域８５１は、Ｐ型ドーパントがドープされたシリコンからなり、Ｎ型半導体領域８５２はＮ型ドーパントがドープされたシリコンからなる。Ｎ＋＋型半導体領域８５３はＮ型ドーパントが多量にドープされたシリコンからなる。
【０１５１】
Ｐ型半導体領域８５１とＮ型半導体領域８５２は積層され、Ｐ型半導体領域８５１は下面８００ｂに面し、Ｎ型半導体領域８５２は上面８００ａに面する。Ｎ＋＋型半導体領域８５３は、Ｎ型半導体領域８５２中に形成され、上面８００ａに面する。
【０１５２】
Ｐ型半導体領域８５１、Ｎ型半導体領域８５２及びＮ＋＋型半導体領域８５３は、結晶シリコンからなり、シリコン基板２０１と同じ結晶配向を有する。これは、これらの半導体領域がシリコン基板２０１の一部へのドーパントの注入により形成され、又はシリコン基板２０１上にエピタキシャル結晶成長法によって形成された結晶シリコンからなるためである。
【０１５３】
ゲート電極８５４は、素子分離領域８７３中に埋め込まれ、第２トランジスタ８５０のゲート電極として機能する。ゲート電極８５４は、ポリシリコンからなる。素子分離領域８７３は、ＳＯＩ基板２００に形成された貫通孔の孔内にシリコン酸化物又はシリコン窒化物等の絶縁性材料を成膜し、孔内にポリシリコンを充填した構造とすることができ、このポリシリコンをゲート電極８５４として利用することができる。
【０１５４】
グランド配線８５５は下面８００ｂにおいてＰ型半導体領域８５１に接続され、信号配線８５６は上面８００ａにおいてＮ＋＋型半導体領域８５３に接続されている。
【０１５５】
素子分離領域８７３は、第１トランジスタ８３０と第２トランジスタ８５０を分離する。素子分離領域８７３は、上面８００ａから下面８００ｂまでを貫通する。素子分離領域８７３は、第１の実施形態と同様に第１トランジスタ８３０及び第２トランジスタ８５０の周囲に形成されている（図４参照）。
【０１５６】
素子分離領域８７３は、シリコン酸化物、シリコン窒化物又はポリシリコンのうちいずれか一種又は二種以上の材料からなる。例えば、素子分離領域８７３は、ＳＯＩ基板２００に形成された貫通孔の孔内にシリコン酸化物又はシリコン窒化物等の絶縁性材料を成膜し、孔内にポリシリコンを充填した構造とすることができる。上記のように、ポリシリコンはゲート電極８３５及びゲート電極８５４として利用することができる。
【０１５７】
下面絶縁層８７４は、下面８００ｂに配設され、水分や不純物の拡散を防止する。下面絶縁層８７４は、例えばｐ−ＳｉＯ（プラズマ気相成長によって形成された酸化シリコン）からなる。下面絶縁層８７４は、第１Ｐ型半導体領域８３１及びＰ型半導体領域８５１が露出するようにパターニングされ、開口部にはグランド配線８３６及びグランド配線８５５が形成されている。
【０１５８】
グランド電極８７５は、下面絶縁層８７４上に配設され、グランド配線８３６及びグランド配線８５５と接続されている。これにより、グランド電極８７５は、第１Ｐ型半導体領域８３１及びＰ型半導体領域８５１に導通し、グランド配線８３６及びグランド配線８５５と共に第１トランジスタ８３０及び第２トランジスタ８５０の接地コンタクト構造を構成する。グランド電極８７５は、アルミニウム等の導電性材料からなる。
【０１５９】
上面絶縁層８７６は、上面８００ａに配設され、各回路を封止する。上面絶縁層８７６はＳｉＯ２等の絶縁性材料からなる。
【０１６０】
［半導体装置の利用態様］
図５は、半導体装置１００を利用することが可能な、超音波振動子９００のインピーダンス整合回路９０１の回路構成を示す模式図である。
【０１６１】
同図に示すように、インピーダンス整合回路９０１は、アンプ９０２第１ＴＲ（transmit-receive）スイッチ９０３及び第２ＴＲスイッチ９０４を備える。
【０１６２】
第１ＴＲスイッチ９０３及び第２ＴＲスイッチ９０４がＯＦＦの場合に超音波振動子９００の駆動信号が入力されると、駆動信号は超音波振動子９００に到達し、超音波振動子９００に超音波を生じさせる。駆動信号は第１ＴＲスイッチ９０３及び第２ＴＲスイッチ９０４によってアンプ９０２への到達が防止される。
【０１６３】
第１ＴＲスイッチ９０３及び第２ＴＲスイッチ９０４は、駆動信号が超音波振動子９００に到達した直後にＯＮに切り替えられる。超音波の反射波が超音波振動子９００に到達すると、超音波振動子９００は検知信号を発生する。検知信号は、第１ＴＲスイッチ９０３を経由してアンプ９０２に到達し、アンプ９０２によって増幅され、第２ＴＲスイッチ９０４を介して出力される。
【０１６４】
このように、インピーダンス整合回路９０１は、増幅回路であるアンプ９０２と、保護回路である第１ＴＲスイッチ９０３及び第２ＴＲスイッチ９０４によって構成されている。
【０１６５】
半導体装置８００では、ＬＶ回路８１０をアンプ９０２として、第１トランジスタ８３０を第１ＴＲスイッチ９０３として、第２トランジスタ８５０を第２ＴＲスイッチ９０４として利用することができ、インピーダンス整合回路９０１を一つの半導体装置８００によって実現することが可能となる。
【０１６６】
なお、超音波振動子のインピーダンス整合回路は、半導体装置８００の利用形態の一つであり、半導体装置８００は増幅回路と保護回路を備える各種の回路に利用することが可能である。
【０１６７】
［半導体装置の効果］
上記のように半導体装置８００は、ＬＶ回路８１０、第１トランジスタ８３０及び第２トランジスタ８５０を一枚のＳＯＩ基板上に形成したものである。ＳＯＩ基板２００のうちＢＯＸ層２０２がないチャネル領域を形成し、そこに第１トランジスタ８３０及び第２トランジスタ８５０を形成することにより、第１トランジスタ８３０及び第２トランジスタ８５０によってＴＲスイッチを形成することができ、サージ電荷を逃がしやすくなっている。
【０１６８】
また、第１トランジスタ８３０及び第２トランジスタ８５０の素子分離領域８７３を上面８００ａから下面８００ｂまで貫通した貫通トレンチ構造とすることにより、ラッチアップフリーが実現されている。
【０１６９】
さらに、第１トランジスタ８３０及び第２トランジスタ８５０は単結晶シリコンからなり、第１の実施形態と同様に、良好な漏洩電流特性を確保すると共に、保護回路としての機能向上及び実装面積の削減が可能である。
【０１７０】
［半導体装置の製造方法］
半導体装置８００の製造方法について説明する。上記のように半導体装置８００は、ＳＯＩ基板２００（図３参照）から作成することができ、第１の実施形態に係る半導体装置１００と同様に製造することが可能である。
【０１７１】
ゲート電極８３５及びゲート電極８５４の作製については、素子分離領域８７３を作製する際に、トレンチＴ（図９（ａ）参照）にシリコン酸化物又はシリコン窒化物等の絶縁性材料を成膜し、トレンチＴ内にポリシリコンを埋め込む。このポリシリコンに配線を施し、ゲート電極８３５及びゲート電極８５４を形成することができる。
【０１７２】
［応用例］
本実施形態に係る半導体装置８００は第１の実施形態と同様に、ＩＶＵＳにおいて超音波振動子のインピーダンス整合回路として利用することができる。インピーダンス整合回路を超音波振動子に一体化させることができるため、ＩＶＵＳの操作性を向上させることが可能である。また、半導体装置８００は、第１の実施形態と同様に、術中超音波プローブ、超音波内視鏡、腹腔鏡手術用把持具及び腹腔鏡手術用手術ロボット等の各種超音波イメージングシステムにおいてインピーダンス整合回路として利用することができる。
【０１７３】
半導体装置８００は他にも第１の実施形態と同様に、ＳＯＩ基板を用いた集積回路全般に採用することが可能である。半導体装置８００を利用することにより、集積回路小型化による機器の小型化、増幅回路との同梱によるＳＮＲ（signal-noise ratio）向上、半導体チップに起因した硬質部の縮小に基づく、カテーテル、内視鏡などの操作性向上、半導体チップ縮小による歩留りと理論収率の増加、ひいては製造コストの低減が実現可能である。
【０１７４】
なお、本技術は以下のような構成もとることができる。
【０１７５】
（１）
結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ（buried oxide）層及び上記ＢＯＸ層に積層されたＳＯＩ（silicon on insulator）層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、
上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、
上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域と
を具備する半導体装置。
【０１７６】
（２）
上記（１）に記載の半導体装置であって、
上記保護回路は、ダイオードである
半導体装置。
（３）
上記（１）に記載の半導体装置であって、
上記保護回路は、縦型トランジスタである
半導体装置。
【０１７７】
（４）
上記（１）から（３）のうちいずれか一つに記載の半導体装置であって、
上記素子分離領域は、シリコン酸化物、シリコン窒化物及びポリシリコンのうちいずれか１種又は２種以上からなる
半導体装置。
【０１７８】
（５）
上記（３）に記載の半導体装置であって、
上記素子分離領域は、上記縦型トランジスタのゲート電極を備える
半導体装置。
【０１７９】
（６）
上記（１）から（５）のうちいずれか一つに記載の半導体装置であって、
上記ＳＯＩ基板は、第１の面と、その反対側の第２の面を有し、
上記保護回路は、第１の半導体素子と第２の半導体素子を含み、
上記第１の半導体素子は、上記第１の面側であって第１の不純物型を有する第１の半導体領域と、上記第２の面側であって第２の不純物型を有する第２の半導体領域が積層されて構成され、
上記第２の半導体素子は、上記第１の面側であって上記第２の不純物型を有する第３の半導体領域と、上記第２の面側であって上記第１の不純物型を有する第４の半導体領域が積層されて構成されている
半導体装置。
【０１８０】
（７）
上記（６）に記載の半導体装置であって
上記半導体装置の上記第１の面に設けられ、上記第１の半導体領域及び上記第３の半導体領域に導通する接地コンタクト構造
をさらに具備する半導体装置。
【０１８１】
（８）
上記（７）に記載の半導体装置であって
上記接地コンタクト構造は、上記第１の半導体領域と上記第３の半導体領域に接続され、上記第１の半導体領域と上記第３の半導体領域の両者に共通の接地配線を含む
半導体装置。
【０１８２】
（９）
上記（８）に記載の半導体装置であって
上記接地コンタクト構造は、上記接地配線に接続され、上記第１の半導体領域と上記第３の半導体領域の両者に共通の接地電極を含む
半導体装置。
【０１８３】
（１０）
上記（６）から（９）のうちいずれか一つに記載の半導体装置であって
上記第２の半導体領域と上記第４の半導体領域に接続され、上記第２の半導体領域と上記第４の半導体領域の両者に共通の信号配線
をさらに具備する半導体装置。
【０１８４】
（１１）
結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置
を具備する超音波撮像装置。
【０１８５】
（１２）
ＳＯＩ基板上に集積回路が形成された半導体装置の製造方法であって、
結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板を準備し、
エピタキシャル結晶成長法により、上記シリコン基板上に上記シリコン基板と同じ結晶配向を有する半導体領域を備え、上記集積回路を構成する保護回路を形成し、
上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域を形成する
半導体装置の製造方法。
【０１８６】
（１３）
上記（１２）に記載の半導体装置の製造方法であって、
上記保護回路を形成する工程では、上記シリコン基板を、上記半導体領域の結晶成長が進行する側の面とは反対側の面から研磨して上記半導体領域を露出させる基板研磨法を用いる
半導体装置の製造方法。
【０１８７】
（１４）
結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置を搭載する超音波カテーテルを含む
超音波イメージングシステム。
【０１８８】
（１５）
結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置を搭載する術中超音波プローブ又は超音波内視鏡を含む
超音波イメージングシステム。
【０１８９】
（１６）
結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置を搭載する、腹腔鏡下手術で用いられる超音波イメージング機能付き手持ち器具を含む
超音波イメージングシステム。
【０１９０】
（１７）
結晶シリコンからなるシリコン基板、上記シリコン基板に積層されたＢＯＸ層及び上記ＢＯＸ層に積層されたＳＯＩ層を備えるＳＯＩ基板上に形成された、集積回路を備える半導体装置であって、上記集積回路を構成し、上記シリコン基板と同じ結晶配向を有する半導体領域を備える保護回路と、上記ＳＯＩ基板を貫通し、上記保護回路を分離する素子分離領域とを備える半導体装置を搭載する、腹腔鏡下手術で用いられる超音波イメージング機能付きロボット鉗子を含む
超音波イメージングシステム。
【符号の説明】
【０１９１】
１００…半導体装置
１１０…ＬＶ回路
１３０…第１ダイオード
１５０…第２ダイオード
１７１…シリコン基板
１７２…ＢＯＸ層
１７３…素子分離領域
１７５…グランド電極
２００…ＳＯＩ基板
２０１…シリコン基板
２０２…ＢＯＸ層
２０３…ＳＯＩ層
８００…半導体装置
８１０…ＬＶ回路
８３０…第１トランジスタ
８５０…第２トランジスタ
８７１…シリコン基板
８７２…ＢＯＸ層
８７３…素子分離領域
８７５…グランド電極
【図１】
2017056355.tif 000003
【図２】
2017056355.tif 000004
【図３】
2017056355.tif 000005
【図４】
2017056355.tif 000006
【図５】
2017056355.tif 000007
【図６】
2017056355.tif 000008
【図７】
2017056355.tif 000009
【図８】
2017056355.tif 000010
【図９】
2017056355.tif 000011
【図１０】
2017056355.tif 000012
【図１１】
2017056355.tif 000013
【図１２】
2017056355.tif 000014
【図１３】
2017056355.tif 000015
【図１４】
2017056355.tif 000016
【図１５】
2017056355.tif 000017
【図１６】
2017056355.tif 000018
【図１７】
2017056355.tif 000019
【図１８】
2017056355.tif 000020
【図１９】
2017056355.tif 000021
【図２０】
2017056355.tif 000022
【図２１】
2017056355.tif 000023
【図２２】
2017056355.tif 000024
【図２３】
2017056355.tif 000025
【図２４】
2017056355.tif 000026
【図２５】
2017056355.tif 000027
【図２６】
2017056355.tif 000028
【国際調査報告】
2017056355.tif 000029
2017056355.tif 000030
2017056355.tif 000031
2017056355.tif 000032
2017056355.tif 000033
2017056355.tif 000034