(57)【要約】占有面積の小さい半導体装置を提供する。または、生産性の高い半導体装置を提供する。ｐチャネル型のトランジスタと、ｐチャネル型のトランジスタ上に酸化物半導体を用いたｎチャネル型トランジスタと、を形成し、集積回路を構成する。また、第１の配線、第２の配線、第３の配線、および第４の配線を有し、ｐチャネル型のトランジスタは、第１の導電体と、第２の導電体と、第３の導電体とを有し、ｎチャネル型のトランジスタは、第３の導電体と、第４の導電体と、第５の導電体とを有する。また、第１の導電体上に、第３の導電体が配置され、かつ第３の導電体上に、第１の配線が配置されており、第２の導電体上に、第２の配線が配置されており、第４の導電体上に、第４の配線が配置されており、第５の導電体上に、第３の配線が配置されている。
2016189415.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、第５の導電体と、第６の導電体と、を有し、
前記第１のトランジスタは、第１の端子、第２の端子、および第１のゲート端子を有し、
前記第２のトランジスタは、第３の端子、第４の端子、および第２のゲート端子を有し、
前記第１の端子は、前記第１の導電体、前記第３の端子、および前記第４の導電体を介して、前記第１の配線と電気的に接続し、
前記第２の端子は、前記第２の導電体、および前記第５の導電体を介して、前記第２の配線と電気的に接続し、
前記第１のゲート端子は、前記第３の導電体、前記第６の導電体、および前記第３の配線を介して、前記第２のゲート端子と電気的に接続し、
前記第１の導電体は、前記第１の端子上に配置され、
前記第３の端子は、前記第１の導電体上に配置され、
前記第４の導電体は、前記第３の端子を貫通し、前記第１の導電体上に配置され、
前記第１の配線は、前記第４の導電体上に配置され、
前記第２の導電体は、前記第２の端子上に配置され、
前記第５の導電体は、前記第２の導電体上に配置され、
前記第２の配線は、前記第５の導電体上に配置され、
前記第３の導電体は、前記第１のゲート配線上に配置され、
前記第６の導電体は、前記第３の導電体上に配置され、
前記第３の配線は、前記第６の導電体上に配置されていることを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、第５の導電体と、第６の導電体と、第１の構造体と、第２の構造体と、を有し、
前記第１のトランジスタは、第１の端子、第２の端子、および第１のゲート端子を有し、
前記第２のトランジスタは、第３の端子、第４の端子、および第２のゲート端子を有し、
前記第１の端子は、前記第１の導電体、前記第３の端子、および前記第４の導電体を介して、前記第１の配線と電気的に接続し、
前記第２の端子は、前記第２の導電体、および前記第５の導電体を介して、前記第２の配線と電気的に接続し、
前記第１のゲート端子は、前記第３の導電体、前記第６の導電体、および前記第３の配線を介して、前記第２のゲート端子と電気的に接続し、
前記第１の導電体は、前記第１の端子上に配置され、
前記第３の端子は、前記第１の導電体上に配置され、
前記第４の導電体は、前記第３の端子を貫通し、前記第１の導電体上に配置され、
前記第１の配線は、前記第４の導電体上に配置され、
前記第２の導電体は、前記第２の端子上に配置され、
前記第５の導電体は、前記第１の構造体を貫通し、前記第２の導電体上に配置され、
前記第２の配線は、前記第５の導電体および前記第１の構造体上に配置され、
前記第３の導電体は、前記第１のゲート配線上に配置され、
前記第６の導電体は、前記第２の構造体を貫通し、前記第３の導電体上に配置され、
前記第３の配線は、前記第６の導電体および前記第２の構造体上に配置されていることを特徴とする半導体装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、第５の導電体と、第６の導電体と、第１の構造体と、第２の構造体と、を有し、
前記第１のトランジスタは、第１の端子、第２の端子、および第１のゲート端子を有し、
前記第２のトランジスタは、第３の端子、第４の端子、および第２のゲート端子を有し、
前記第１の端子は、前記第１の導電体、前記第３の端子、および前記第４の導電体を介して、前記第１の配線と電気的に接続し、
前記第２の端子は、前記第２の導電体、および前記第５の導電体を介して、前記第２の配線と電気的に接続し、
前記第１のゲート端子は、前記第３の導電体、前記第６の導電体、および前記第３の配線を介して、前記第２のゲート端子と電気的に接続し、
前記第１の導電体は、前記第１の端子上に配置され、
前記第４の導電体は、前記第３の端子を貫通し、前記第１の導電体上に配置され、
前記第１の配線は、前記第４の導電体の側面と接し、
前記第２の導電体は、前記第２の端子上に配置され、
前記第５の導電体は、前記第１の構造体を貫通し、前記第２の導電体上に配置され、
前記第２の配線は、前記第５の導電体の側面と接し、
前記第２の配線は、前記第１の構造体上に配置され、
前記第３の導電体は、前記第１のゲート配線上に配置され、
前記第６の導電体は、前記第２の構造体を貫通し、前記第３の導電体上に配置され、
前記第３の配線は、前記第６の導電体の側面と接し、
前記第２の配線は、前記第２の構造体上に配置されていることを特徴とする半導体装置。
【請求項４】
請求項２または請求項３において、
前記第１の構造体は、第１の酸化物と、第６の導電体を有し、
前記第２の構造体は、第２の酸化物と、第７の導電体を有していることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項３のいずれか一において、
前記第２のトランジスタは、酸化物半導体を有していることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項３のいずれか一に記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、及びそれらの作製方法に関する。特に、本発明の一態様は、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬとも記す）現象を利用した発光装置とその作製方法に関する。特に、本発明の一態様は、電源回路に搭載されるパワーデバイス、メモリやＣＰＵなどのＬＳＩ、サイリスタ、コンバータ、およびイメージセンサなどを含む半導体集積回路を部品として搭載した電子機器に関する。【０００２】なお、本発明の一態様は、上記の技術分野に限定されない。【０００３】なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。電気光学装置、半導体回路および電子機器は半導体装置を有する場合がある。
【背景技術】
【０００４】近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。【０００５】ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。【０００６】また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。【０００７】また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタの極めて低いリーク電流が小さいという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−２５７１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】生産性の高い半導体装置を提供することを課題の一とする。または、歩留まりの高い半導体装置を提供することを課題の一とする。または、占有面積の小さい半導体装置を提供することを課題の一とする。【００１０】または、集積度の高い半導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を提供することを課題の一とする。または、消費電力の小さい半導体装置を提供することを課題の一とする。【００１１】または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。【００１２】なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１３】本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、第５の導電体と、第６の導電体と、を有し、第１のトランジスタは、第１の端子、第２の端子、および第１のゲート端子を有し、第２のトランジスタは、第３の端子、第４の端子、および第２のゲート端子を有し、第１の端子は、第１の導電体、第３の端子、および第４の導電体を介して、第１の配線と電気的に接続し、第２の端子は、第２の導電体、および第５の導電体を介して、第２の配線と電気的に接続し、第１のゲート端子は、第３の導電体、第６の導電体、および第３の配線を介して、第２のゲート端子と電気的に接続し、第１の導電体は、第１の端子上に配置され、第３の端子は、第１の導電体上に配置され、第４の導電体は、第３の端子を貫通し、第１の導電体上に配置され、第１の配線は、第４の導電体上に配置され、第２の導電体は、第２の端子上に配置され、第５の導電体は、第２の導電体上に配置され、第２の配線は、第５の導電体上に配置され、第３の導電体は、第１のゲート配線上に配置され、第６の導電体は、第３の導電体上に配置され、第３の配線は、第６の導電体上に配置されている。【００１４】本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、第５の導電体と、第６の導電体と、第１の構造体と、第２の構造体と、を有し、第１のトランジスタは、第１の端子、第２の端子、および第１のゲート端子を有し、第２のトランジスタは、第３の端子、第４の端子、および第２のゲート端子を有し、第１の端子は、第１の導電体、第３の端子、および第４の導電体を介して、第１の配線と電気的に接続し、第２の端子は、第２の導電体、および第５の導電体を介して、第２の配線と電気的に接続し、第１のゲート端子は、第３の導電体、第６の導電体、および第３の配線を介して、第２のゲート端子と電気的に接続し、第１の導電体は、第１の端子上に配置され、第３の端子は、第１の導電体上に配置され、第４の導電体は、第３の端子を貫通し、第１の導電体上に配置され、第１の配線は、第４の導電体上に配置され、第２の導電体は、第２の端子上に配置され、第５の導電体は、第１の構造体を貫通し、第２の導電体上に配置され、第２の配線は、第５の導電体および第１の構造体上に配置され、第３の導電体は、第１のゲート配線上に配置され、第６の導電体は、第２の構造体を貫通し、第３の導電体上に配置され、第３の配線は、第６の導電体および第２の構造体上に配置されている。【００１５】本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、第５の導電体と、第６の導電体と、第１の構造体と、第２の構造体と、を有し、第１のトランジスタは、第１の端子、第２の端子、および第１のゲート端子を有し、第２のトランジスタは、第３の端子、第４の端子、および第２のゲート端子を有し、第１の端子は、第１の導電体、第３の端子、および第４の導電体を介して、第１の配線と電気的に接続し、第２の端子は、第２の導電体、および第５の導電体を介して、第２の配線と電気的に接続し、第１のゲート端子は、第３の導電体、第６の導電体、および第３の配線を介して、第２のゲート端子と電気的に接続し、第１の導電体は、第１の端子上に配置され、第４の導電体は、第３の端子を貫通し、第１の導電体上に配置され、第１の配線は、第４の導電体の側面と接し、第２の導電体は、第２の端子上に配置され、第５の導電体は、第１の構造体を貫通し、第２の導電体上に配置され、第２の配線は、第５の導電体の側面と接し、第２の配線は、第１の構造体上に配置され、第３の導電体は、第１のゲート配線上に配置され、第６の導電体は、第２の構造体を貫通し、第３の導電体上に配置され、第３の配線は、第６の導電体の側面と接し、第２の配線は、第２の構造体上に配置されている。【００１６】上記構成において、第１の構造体は、第１の酸化物と、第６の導電体を有し、第２の構造体は、第２の酸化物と、第７の導電体を有している。【００１７】上記構成において、第２のトランジスタは、酸化物半導体を有している。【００１８】上記記載の半導体装置を有する電子機器。
【発明の効果】
【００１９】生産性の高い半導体装置を提供することができる。または、歩留まりの高い半導体装置を提供することができる。または、占有面積の小さい半導体装置を提供することができる。【００２０】または、集積度の高い半導体装置を提供することができる。または、動作速度の速い半導体装置を提供することができる。または、消費電力の小さい半導体装置を提供することができる。【００２１】または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。【００２２】なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２３】
【図１】半導体装置の一形態を説明する回路図。
【図２】半導体装置の一形態を説明する斜視図。
【図３】半導体装置の一形態を説明する断面図。
【図４】半導体装置の一形態を説明する断面図。
【図５】半導体装置の一形態を説明する断面図。
【図６】半導体装置の一形態を説明する断面図。
【図７】半導体装置の一形態を説明する断面図。
【図８】半導体装置の一形態を説明する断面図。
【図９】半導体装置の作製方法の一形態を説明する断面図。
【図１０】半導体装置の作製方法の一形態を説明する断面図。
【図１１】半導体装置の作製方法の一形態を説明する断面図。
【図１２】半導体装置の作製方法の一形態を説明する断面図。
【図１３】半導体装置の作製方法の一形態を説明する断面図。
【図１４】半導体装置の作製方法の一形態を説明する断面図。
【図１５】半導体装置の作製方法の一形態を説明する断面図。
【図１６】半導体装置の作製方法の一形態を説明する断面図。
【図１７】半導体装置の作製方法の一形態を説明する断面図。
【図１８】半導体装置の作製方法の一形態を説明する断面図。
【図１９】半導体装置の作製方法の一形態を説明する断面図。
【図２０】半導体装置の作製方法の一形態を説明する断面図。
【図２１】半導体装置の作製方法の一形態を説明する断面図。
【図２２】半導体装置の作製方法の一形態を説明する断面図。
【図２３】半導体装置の作製方法の一形態を説明する断面図。
【図２４】半導体装置の作製方法の一形態を説明する断面図。
【図２５】半導体装置の作製方法の一形態を説明する断面図。
【図２６】半導体装置の作製方法の一形態を説明する断面図。
【図２７】半導体装置の作製方法の一形態を説明する断面図。
【図２８】半導体装置の作製方法の一形態を説明する断面図。
【図２９】半導体装置の作製方法の一形態を説明する断面図。
【図３０】半導体装置の作製方法の一形態を説明する断面図。
【図３１】半導体装置の作製方法の一形態を説明する断面図。
【図３２】本発明の一態様に係る酸化物半導体の原子数比を説明する図。
【図３３】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図３４】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図３５】ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。
【図３６】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図３７】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図３８】本発明の一態様に係る半導体装置を示すブロック図。
【図３９】本発明の一態様に係る半導体装置を示す回路図。
【図４０】本発明の一態様に係る電子機器を示す斜視図。
【発明を実施するための形態】
【００２４】以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態および実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２５】なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２６】また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２７】「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２８】また、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００２９】また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００３０】また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
【００３１】また、酸化物半導体膜を有するトランジスタはｎチャネル型トランジスタであるため、本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、ゲート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタを、ノーマリーオン特性を有するトランジスタと定義する。
【００３２】なお、チャネル長とは、例えば、トランジスタの上面図において、酸化物半導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３３】チャネル幅とは、例えば、酸化物半導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３４】なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅とよぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅とよぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、酸化物半導体膜の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３５】ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、酸化物半導体膜の形状が既知という仮定が必要である。したがって、酸化物半導体膜の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００３６】そこで、本明細書では、トランジスタの上面図において、酸化物半導体膜とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」とよぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００３７】なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００３８】（実施の形態１）
本実施の形態では、半導体装置の構造および作製方法について説明する。
【００３９】＜ＣＭＯＳインバータ＞
図１に示す回路図は、ｐチャネル型のトランジスタ２００とｎチャネル型のトランジスタ１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータの構成を示している。
【００４０】ＣＭＯＳインバータは、図中点線で示す階層２９９、階層１９９、階層３９９の積層構造を有する。階層２９９にはｐチャネル型のトランジスタ２００が設けられ、階層１９９にはｎチャネル型のトランジスタ１００が設けられ、階層３９９は配線３１０、配線３２０、および配線３３０が設けられている。
【００４１】＜半導体装置の構造１＞
図３は、図１に対応する半導体装置の断面図である。図２に示す半導体装置は、階層２９９と、階層１９９と、階層３９９とを有する。図３に示す半導体装置は、階層２９９に設けられたトランジスタ２００と、階層１９９に設けられたトランジスタ１００と、階層３９９に設けられた配線３１０、配線３２０、および配線３３０を有する。また、トランジスタ１００は、トランジスタ２００の上方に配置する。
【００４２】また、階層と階層の間には、配線を含む積層構造を有していてもよい。例えば、図３に示すように、階層２９９と階層１９９の間には、絶縁体２８１、および絶縁体２８２と、導電体３１２、配線３４０、導電体３３２、および導電体３５２、を有する積層構造が設けられている。また、階層１９９と階層３９９の間には、絶縁体１８１、および絶縁体１８２を有する積層構造が設けられている。
【００４３】図２は、図３の階層３９９、階層２９９、階層１９９、階層３９９と階層１９９の間の積層構造、および階層１９９と階層２９９の間の積層構造のそれぞれの上面図の重なりを表した斜視図である。なお、図３（Ａ）は、図２において面Ｘ１−Ｘ２−Ｘ３−Ｘ４の断面図を示す。また、図３（Ｂ）は、図２において面Ｙ１−Ｙ２−Ｙ３−Ｙ４の断面図を示す。
【００４４】トランジスタ２００と、トランジスタ１００との構成の一部は、導電体により接続される。ここで、導電体３３３、導電体３３２、導電体３３１、および配線３３０は一点破線Ｂ１−Ｂ２上に重畳して配置する。そのため、配線３３０が、絶縁体１８２、絶縁体１８１、絶縁体１８０、絶縁体１２０、絶縁体１１２、絶縁体１１１、絶縁体１１０、およびトランジスタ１００の構成要素である酸化物１３０ａ、酸化物１３０ｂ、および導電体１４０ｂを貫通して形成する。
【００４５】また、導電体３５３、導電体３５２、導電体３５１、および配線３５０は一点破線Ｃ１−Ｃ２上に重畳して配置する。さらに、導電体３１３、導電体３１２、導電体３１１、および配線３１０は、それぞれの一部が、一点破線Ａ１−Ａ２上で重畳するように配置する。つまり、一点破線Ａ１−Ａ２、一点破線Ｂ１−Ｂ２、および一点破線Ｃ１−Ｃ２を外縁とする領域（空間）において、トランジスタ２００、およびトランジスタ１００のそれぞれ一部または全部が重なる配置とすることが可能である。
【００４６】ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【００４７】さらに、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタが異なる層に形成されている。このため、トランジスタの電気特性が向上するように、トランジスタの導電型にあわせて、ゲート導電体、ゲート絶縁膜の材料として、それぞれ異なる材料を選択することが可能である。
【００４８】≪階層２９９≫
図３に示すように、階層２９９は、トランジスタ２００と、領域２１０と、導電体３１３と、導電体３３３と、導電体３５３と、絶縁体２８０と、を有する。なお、トランジスタ２００は、領域２１０などによって隣接するトランジスタと分離される。領域２１０は、絶縁性を有する領域である。また、トランジスタ２００は、導電体３１３、導電体３３３、または導電体３５３を介し、トランジスタ１００、配線３１０、または配線３３０と電気的に接続する。
【００４９】また、階層２９９に設けられたトランジスタ２００は、半導体基板２０１を用いたトランジスタである。トランジスタ２００は、半導体基板２０１中の領域２４０ａと、半導体基板２０１中の領域２４０ｂと、絶縁体２５０、絶縁体２５５、および絶縁体２８０と、導電体２６０と、を有する。
【００５０】トランジスタ２００において、領域２４０ａおよび領域２４０ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体２５０は、ゲート絶縁体としての機能を有する。また、導電体２６０は、ゲート電極としての機能を有する。したがって、導電体２６０に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体２６０に印加する電位によって、領域２４０ａと領域２４０ｂとの間の導通・非導通を制御することができる。
【００５１】半導体基板２０１としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板２０１として単結晶シリコン基板を用いる。
【００５２】半導体基板２０１は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板２０１として、ｐ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ２００となる領域には、ｎ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板２０１がｉ型であっても構わない。
【００５３】半導体基板２０１の上面は、（１１０）面を有することが好ましい。こうすることで、トランジスタ２００のオン特性を向上させることができる。
【００５４】領域２４０ａおよび領域２４０ｂは、ｐ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ２００はｐチャネル型トランジスタを構成する。なお、トランジスタ２００はｐチャネル型トランジスタであれば、どのような構造を用いてもよい。
【００５５】また、図３に示すように、階層２９９上に、絶縁体２８１および絶縁体２８２が設けられている。絶縁体２８１および絶縁体２８２は、導電体３１３と導電体３１１に達する導電体３１２が埋め込まれている。また、導電体１６５に達する配線３４０が埋め込まれている。また、導電体３３３と導電体３３１に達する導電体３３２が埋め込まれている。さらに、導電体３５３と導電体３５１に達する導電体３５２が埋め込まれている。
【００５６】絶縁体２８１、および絶縁体２８２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【００５７】また、絶縁体２８１、および絶縁体２８２の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ１００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ１００の電気特性を安定にすることができる。
【００５８】水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【００５９】導電体３１２、配線３４０、および導電体３３２としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【００６０】≪階層１９９≫
図３に示すように、絶縁体２８２上に、階層１９９が設けられている。階層１９９は、トランジスタ１００と、導電体３１１と、および導電体３３１とを有する。なお、トランジスタ１００は、導電体３３１、導電体３５１を介し、トランジスタ２００と電気的に接続する。
【００６１】階層１９９に設けられたトランジスタ１００は、導電体１６５が埋め込まれた絶縁体１１０と、ゲート電極として機能する導電体１６５と、ゲート絶縁体として機能する絶縁体１１１、絶縁体１１２、および絶縁体１２０と、チャネルが形成される領域を有する酸化物１３０と、ソースまたはドレインの一方として機能する導電体１４０ａと、ソースまたはドレインの他方として機能する導電体１４０ｂと、ゲート電極として機能する導電体１６０と、ゲート絶縁体として機能する絶縁体１５０と、絶縁体１８０と、を有する。
【００６２】なお、導電体１６５は、例えば、配線３４０を介して、導電体１６５に一定の電位を印加することで、トランジスタ１００のしきい値電圧などの電気特性を制御する。または、例えば、導電体１６５を、導電体３５１等と電気的に接続させることで、導電体１６５とトランジスタ１００のゲート電極としての機能を有する導電体１６０とを電気的に接続しても構わない。こうすることで、トランジスタ１００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ１００の飽和領域における電気特性を安定にすることができる。その場合、配線３４０は必ずしも形成しなくてもよい。
【００６３】また、絶縁体１１１、絶縁体１１２、絶縁体１２０には、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂを通って、導電体３３１に達する配線３３０と、導電体３１１に達する配線３１０と、導電体３５１に達する配線３５０と、が貫通している。なお、例えば、絶縁体１１１において、導電体３３１に達する開口部に配線３３０が埋め込まれている状態、つまり、配線３３０の底面と、絶縁体１１１の底面とで、基板からの高さが等しい状態においても、貫通しているとする。また、導電体３２１に達する開口部、導電体３１１に達する開口部、および導電体３５１に達する開口部に、おいても同様とする。
【００６４】絶縁体１１１、絶縁体１１２、絶縁体１２０は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。なお、絶縁体１２０として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物１３０に接して設けることにより、酸化物１３０中の酸素欠損を補償することができる。
【００６５】また、酸化物１３０は、酸化物１３０ａと、酸化物１３０ａ上の酸化物１３０ｂと、酸化物１３０ｂ上の酸化物１３０ｃと、を有する。
【００６６】なお、酸化物１３０を構成する酸化物は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物膜が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。
【００６７】また、適用可能な酸化物としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
【００６８】ここで、酸化物１３０が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。ここで、元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。酸化物１３０が有するインジウム、元素Ｍ及び亜鉛の原子数の比、ｘ：ｙ：ｚの好ましい範囲について、図３２（Ａ）および図３２（Ｂ）を用いて説明する。
【００６９】図３２（Ａ）および図３２（Ｂ）は、酸化物１３０が有するインジウム、元素Ｍ及び亜鉛の原子数の比の範囲について示している。ここで図３２（Ａ）および図３２（Ｂ）では、元素ＭがＧａの例を示している。なお、酸素の原子数比については図３２（Ａ）および図３２（Ｂ）には記載しない。
【００７０】例えば、インジウム、元素Ｍ及び亜鉛を有する酸化物では、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは自然数）で表されるホモロガス相（ホモロガスシリーズ）が存在することが知られている。ここで、例として元素ＭがＧａである場合を考える。図３２に太い直線で示した領域は、例えばＩｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合に、単一相の固溶域をとり得ることが知られている組成である。また、図３２に四角のシンボルで示す座標は、スピネル型の結晶構造が混在しやすいことが知られている組成である。
【００７１】例えば、スピネル型の結晶構造を有する化合物として、ＺｎＧａ２Ｏ４などのＺｎＭ２Ｏ４で表される化合物が知られている。また、図３２（Ａ）および図３２（Ｂ）に示すようにＺｎＧａ２Ｏ４の近傍の組成、つまりｘ，ｙ及びｚが（ｘ：ｙ：ｚ）＝（０：２：１）に近い値を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすい。
【００７２】ここで、酸化物１３０はＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であることが好ましい。また、ＣＡＡＣ−ＯＳ膜は、特にスピネル型の結晶構造が含まれないことが好ましい。また、キャリア移動度を高めるためにはＩｎの含有率を高めることが好ましい。インジウム、元素Ｍ及び亜鉛を有する酸化物１３０では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、酸化物１３０にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【００７３】よって、酸化物１３０の有するインジウム、元素Ｍ及び亜鉛の原子数の比、ｘ：ｙ：ｚは、例えば図３２（Ｂ）に示す領域１１の範囲であることが好ましい。ここで、領域１１は、第１の座標Ｋ（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標Ｌ（ｘ：ｙ：ｚ＝２：５：７）と、第３の座標Ｍ（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第４の座標Ｎ（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第５の座標Ｏ（ｘ：ｙ：ｚ＝０：２：１１）と、第６の座標Ｐ（ｘ：ｙ：ｚ＝０：０：１）と、第７の座標Ｑ（ｘ：ｙ：ｚ＝１：０：０）とを、順番に線分で結んだ範囲内の原子数の比を有する領域である。なお、領域１１には、直線上の座標も含む。
【００７４】ｘ：ｙ：ｚを図３２（Ｂ）に示す領域１１とすることにより、ナノビーム解析においてスピネル型の結晶構造が観測される割合をなくすことができる、または極めて低くすることができる。よって、優れたＣＡＡＣ−ＯＳ膜を得ることができる。また、ＣＡＡＣ構造とスピネル型の結晶構造の境界におけるキャリア散乱等を減少させることができるため、酸化物１３０をトランジスタに用いた場合に、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【００７５】また、酸化物１３０中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物１３０中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物１３０のキャリア密度は、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物とすることが好ましい。また、酸化物１３０中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
【００７６】また、酸化物１３０中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物１３０の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００７７】また、酸化物１３０中に水素が含まれると、キャリア密度を増大させてしまう場合がある。さらに、酸化物１３０おいて、不純物として含まれる水素は、酸化物表面に移動すると、表面近くの酸素と結合し、水分子となって脱離することがある。その際、水分子として脱離したＯの位置に酸素欠損ＶＯが形成される。そのため、酸化物１３０の水素濃度は十分に低減されていることが望ましい。したがって、酸化物１３０は、ＴＤＳ分析（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：昇温脱離ガス分光法）の水分子数換算にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、１．０×１０２１個／ｃｍ３（１．０個／ｎｍ３）以下、好ましくは１．０×１０２０個／ｃｍ３（０．１個／ｎｍ３）以下の水分子として観測できるものとする。
【００７８】ここで、ＴＤＳ分析を用いた水の放出量の測定方法について、以下に説明する。
【００７９】測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【００８０】例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＨ２Ｏ）は、下に示す式で求めることができる。ここでは、ＴＤＳ分析で得られる質量電荷比１８で検出されるガスの全てが水分子由来と仮定する。ＣＨ４の質量電荷比は１８であるが、存在する可能性が低いものとしてここでは考慮しない。また、水素の同位体である質量数２および質量数３の水素分子を含む水分子と、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む水分子とについても、自然界における存在比率が極微量であるため考慮しない。
【００８１】
【数１】
2016189415.tif 000003
【００８２】ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＨ２Ｏは、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上記式の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定した。
【００８３】なお、ＮＨ２Ｏは水分子の放出量である。水素原子に換算したときの放出量は、水分子の放出量の２倍となる。
【００８４】なお、酸化物中の不純物としての水素は、水素原子、水素イオン、水素分子、ヒドロキシ基、水酸化物イオンなどの状態となっており、水分子として存在することは難しい。
【００８５】水素濃度が十分に低減された結晶を有する酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。つまり、電気特性の変動を抑制すると共に、信頼性を向上させることができる。また、消費電力が低減された半導体装置を提供することができる。
【００８６】また、図２に示す半導体装置において、酸化物１３０と導電体１６０の間に、絶縁体１５０の他にバリア膜を設けてもよい。もしくは、酸化物１３０ｃにバリア性があるものを用いてよい。
【００８７】なお、バリア膜としては、酸素や水素に対してバリア性のある絶縁膜を用いることが望ましい。このような絶縁体としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどを用いることができる。このような材料を用いて形成した場合、バリア膜は酸化物１３０からの酸素の放出や絶縁体１２０から酸化物１３０以外への酸素の拡散を抑え、また、外部からの水素等の不純物の侵入を防ぐ層として機能する。
【００８８】過剰酸素を含む絶縁膜を酸化物１３０に接して設け、さらにバリア膜で包み込むことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、酸化物１３０への水素等の不純物の侵入を防ぐことができる。
【００８９】また、導電体１４０ａおよび導電体１４０ｂは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００９０】また、導電体１６０、導電体１６５は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いるとよい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００９１】なお、導電体１６５を形成するさいに、導電体３１１、導電体３３１、および導電体３５１を同時に形成するとよい。従って、導電体３１１、導電体３３１、および導電体３５１は導電体１６０および導電体１６５と同様の材料を用いることができる。
【００９２】また、絶縁体１８０には、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂを通って、導電体３３１に達する配線３３０と、トランジスタ１００のソースまたはドレインの他方である導電体１０４ａに達する配線３２０と、導電体３５１に達する配線３５０と、が貫通している。また、絶縁体１８０には、トランジスタ１００のゲート電極である導電体１６０、ゲート絶縁体である絶縁体１５０、酸化物１３０が埋め込まれている。
【００９３】なお、絶縁体１２０として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物１３０に接して設けることにより、酸化物１３０中の酸素欠損を補償することができる。
【００９４】また、図３に示すように、階層１９９上に、絶縁体１８１、および絶縁体１８２が設けられている。また、絶縁体１８１、および絶縁体１８２には、配線３１０、配線３２０、および配線３３０が貫通している。
【００９５】絶縁体１８１、および絶縁体１８２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【００９６】また、絶縁体１８１、および絶縁体１８２の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ１００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ１００の電気特性を安定にすることができる。
【００９７】水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【００９８】≪階層３９９≫
図３に示すように、絶縁体１８２上に、階層３９９が設けられている。階層３９９は、配線３１０、配線３２０、および配線３３０と、配線３１０、配線３２０、および配線３３０が埋め込まれた絶縁体３６０を有する。
【００９９】また、絶縁体３６０は、導電体３１１に達する配線３１０と、導電体１４０ａに達する配線３２０と、導電体３３１に達する配線３３０と、導電体３５１に達する配線３５０とが貫通している。
【０１００】絶縁体３６０としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０１０１】配線３１０、配線３２０、および配線３３０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１０２】＜半導体装置の構造２＞
なお、図４に示す半導体装置は、図１、図２、図３に示した半導体装置のトランジスタ２００の構造のみが異なる半導体装置である。よって、図４に示す半導体装置については、図１、図２、図３に示した半導体装置の記載を参酌する。具体的には、図４に示す半導体装置は、トランジスタ２００がＦｉｎ型である場合を示している。トランジスタ２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ２００のオン特性を向上させることができる。また、ゲート導電体の電界の寄与を高くすることができるため、トランジスタ２００のオフ特性を向上させることができる。
【０１０３】本実施の形態により、ｎチャネル型Ｓｉトランジスタを、複雑なドープ工程がない酸化物半導体トランジスタに置き換える事で、少ないマスク枚数でＣＭＯＳインバータを作製することができる。従って、生産性、歩留まりを高くすることができる。また、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【０１０４】さらに、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタが異なる層に形成されている。このため、トランジスタの電気特性が向上するように、トランジスタの導電型にあわせて、ゲート導電体、ゲート絶縁膜の材料として、それぞれ異なる材料を選択することが可能である。
【０１０５】（実施の形態２）
本実施の形態では、トランジスタ１００の変形例について、図５を用いて説明する。なお、実施の形態１に示す構造と同符号を付記した構成要素は、実施の形態１に示す半導体装置を参酌することができる。特に、階層２９９、階層２９９と階層１９９の間の積層構造は実施の形態１と同様の構造であるため、実施の形態１に示す半導体装置を参酌することができる。
【０１０６】＜半導体装置の構造３＞
図５は、実施の形態１とは異なる半導体装置の断面図を示す。図５に示す半導体装置は、階層２９９と、階層１９９と、階層３９９とを有する。なお、図５に示す半導体装置は、実施の形態１に示す半導体装置とは、階層２９９および階層３９９の構成が異なる。図５に示す半導体装置は、階層２９９に設けられたトランジスタ２００と、階層１９９に設けられたトランジスタ１００、構造体１０１、および構造体１０２と、階層３９９に設けられた配線３１０、配線３２０、および配線３３０を有する。また、トランジスタ１００は、トランジスタ２００の上方に配置する。また、階層と階層の間には、配線を含む積層構造を有していてもよい。
【０１０７】トランジスタ２００と、トランジスタ１００との構成の一部は、導電体により接続される。ここで、導電体３３３、導電体３３２、導電体３３１、導電体３３６、および配線３３０は一点破線Ｂ１−Ｂ２上に重畳して配置する。そのため、導電体３３６が、絶縁体１８２、絶縁体１８１、絶縁体１８０、絶縁体１２０、絶縁体１１２、絶縁体１１１、絶縁体１１０、およびトランジスタ１００の構成要素である酸化物１３０ａ、酸化物１３０ｂ、および導電体１４０ｂを貫通して形成する。
【０１０８】また、導電体３５３、導電体３５２、導電体３５１、構造体１０２、および配線３５０は一点破線Ｃ１−Ｃ２上に重畳して配置する。さらに、導電体３１３、導電体３１２、導電体３１１、構造体１０１および配線３１０は、それぞれの一部が、一点破線Ａ１−Ａ２上で重畳するように配置する。つまり、一点破線Ａ１−Ａ２、一点破線Ｂ１−Ｂ２、および一点破線Ｃ１−Ｃ２を外縁とする領域（空間）において、トランジスタ２００、およびトランジスタ１００のそれぞれ一部または全部が重なる配置とすることが可能である。
【０１０９】ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【０１１０】さらに、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタが異なる層に形成されている。このため、トランジスタの電気特性が向上するように、トランジスタの導電型にあわせて、ゲート導電体、ゲート絶縁膜の材料として、それぞれ異なる材料を選択することが可能である。
【０１１１】≪階層１９９≫
図５に示すように、絶縁体２８２上に、階層１９９が設けられている。階層１９９は、トランジスタ１００と、導電体３１１、および導電体３３１と、構造体１０１、および構造体１０２と、を有する。なお、トランジスタ１００は、構造体１０１、および導電体３３１を介し、トランジスタ２００と電気的に接続する。また、トランジスタ１００は、構造体１０２、および導電体３５１を介し、トランジスタ２００と電気的に接続する。
【０１１２】階層１９９に設けられたトランジスタ１００は、導電体１６５が埋め込まれた絶縁体１１０と、ゲート電極として機能する導電体１６５と、ゲート絶縁体として機能する絶縁体１１１、絶縁体１１２、および絶縁体１２０と、チャネルが形成される領域を有する酸化物１３０と、ソースまたはドレインの一方として機能する導電体１４０ａと、ソースまたはドレインの他方として機能する導電体１４０ｂと、ゲート電極として機能する導電体１６０と、ゲート絶縁体として機能する絶縁体１５０と、絶縁体１８０と、を有する。
【０１１３】なお、導電体１６５は、例えば、配線３４０を介して、導電体１６５に一定の電位を印加することで、トランジスタ１００のしきい値電圧などの電気特性を制御する。または、例えば、導電体１６５を、導電体３５１等と電気的に接続させることで、導電体１６５とトランジスタ１００のゲート電極としての機能を有する導電体１６０とを電気的に接続しても構わない。こうすることで、トランジスタ１００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ１００の飽和領域における電気特性を安定にすることができる。その場合、配線３４０は必ずしも形成しなくてもよい。
【０１１４】階層１９９に設けられた構造体１０１は、酸化物１３１ａ、酸化物１３１ｂ、導電体１４１の積層構造を有する。また、構造体１０１には、導電体３１１に達する導電体３１６が貫通している。
【０１１５】また、階層１９９に設けられた構造体１０２は、酸化物１３２ａ、酸化物１３２ｂ、導電体１４２の積層構造を有する。また、構造体１０１には、導電体３１１に達する導電体３５６が貫通している。
【０１１６】また、絶縁体１１１、絶縁体１１２、絶縁体１２０には、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂを通って、導電体３３１に達する導電体３３６と、導電体３５１に達する導電体３５６と、導電体３１１に達する導電体３１６とが貫通している。
【０１１７】また、絶縁体１８０には、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂを通って、導電体３３１に達する導電体３３６と、トランジスタ１００のソースまたはドレインの他方である導電体１０４ａに達する配線３２０と、導電体３５１に達する導電体３５６と、が貫通している。また、絶縁体１８０には、トランジスタ１００のゲート電極である導電体１６０、ゲート絶縁体である絶縁体１５０、酸化物１３０が埋め込まれている。
【０１１８】また、導電体３３６は、絶縁体１８０、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂ、酸化物１３０、絶縁体１２０、絶縁体１１２、および絶縁体１１１を貫通し、配線３３０と導電体３３１とを、接続している。本構成において、導電体３３６は、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂと、側面だけでなく、上面とも接する。従って、導電体３３６と導電体１４０ｂとの接触面積を十分に確保し、導電体１４０ｂに安定した電圧を印加できるため、電気特性の高い半導体装置を提供することができる。
【０１１９】また、本構成は、導電体３３６の上面の面積が、導電体３３６と配線３３０と接する面積よりも大きいため、後に形成する配線３３０との位置合わせも容易となる。従って、生産性の高い半導体装置を提供することができる。または、歩留まりの高い半導体装置を提供することができる。
【０１２０】また、導電体３１６は、および導電体３５６は、構造体１０１、および構造体１０２を貫通し、配線３１０、および配線３５０とそれぞれ接続している。従って、導電体３１６の上面、および導電体３５６の上面が、導電体３１６と配線３１０との接する面、導電体３５６と配線３５０とが接する面よりも、大きくできるため、後に形成する配線３１０、および配線３５０との位置合わせも容易である。従って、生産性の高い半導体装置を提供することができる。または、歩留まりの高い半導体装置を提供することができる。
【０１２１】また、図５に示すように、階層１９９上に、開口部を有する絶縁体１８１、および絶縁体１８２が設けられている。また、開口部にはそれぞれ配線３１０、配線３２０、および配線３３０の一部が埋め込まれている。
【０１２２】≪階層３９９≫
図５に示すように、絶縁体１８２上に、階層３９９が設けられている。階層３９９は、配線３１０、配線３２０、および配線３３０と、配線３１０、配線３２０、および配線３３０が埋め込まれた絶縁体３６０を有する。
【０１２３】また、絶縁体３６０は、導電体３１１に達する配線３１０と、導電体１４０ａに達する配線３２０と、導電体３３１に達する配線３３０と、導電体３５１に達する配線３５０とが貫通している。
【０１２４】＜半導体装置の構造４＞
なお、図６に示す半導体装置は、図５に示した半導体装置のトランジスタ２００の構造のみが異なる半導体装置である。よって、図６に示す半導体装置については、図５に示した半導体装置の記載を参酌する。具体的には、図６に示す半導体装置は、トランジスタ２００がＦｉｎ型である場合を示している。トランジスタ２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ２００のオン特性を向上させることができる。また、ゲート導電体の電界の寄与を高くすることができるため、トランジスタ２００のオフ特性を向上させることができる。
【０１２５】ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【０１２６】さらに、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタが異なる層に形成されている。このため、トランジスタの電気特性が向上するように、トランジスタの導電型にあわせて、ゲート導電体、ゲート絶縁膜の材料として、それぞれ異なる材料を選択することが可能である。
【０１２７】（実施の形態３）
本実施の形態では、トランジスタ１００の変形例について、図７を用いて説明する。なお、実施の形態１に示す構造と同符号を付記した構成要素は、実施の形態１に示す半導体装置を参酌することができる。特に、階層２９９、階層２９９と階層１９９の間の積層構造は実施の形態１と同様の構造であるため、実施の形態１に示す半導体装置を参酌することができる。
【０１２８】＜半導体装置の構造５＞
図７は、実施の形態１とは異なる半導体装置の断面図である。図７に示す半導体装置は、階層２９９と、階層１９９と、階層３９９とを有する。図７に示す半導体装置は、実施の形態１とは半導体装置とは、階層２９９および階層３９９の構成が異なる。図７示す半導体装置は、階層２９９に設けられたトランジスタ２００と、階層１９９に設けられたトランジスタ１００、構造体１０１、および構造体１０２と、階層３９９に設けられた配線３１０、配線３２０、および配線３３０を有する。また、トランジスタ１００は、トランジスタ２００の上方に配置する。
【０１２９】また、階層と階層の間には、配線を含む積層構造を有していてもよい。例えば、図７に示すように、階層２９９と階層１９９の間には、絶縁体２８１、および絶縁体２８２と、導電体３１２、配線３４０、および導電体３３２、を有する積層構造が設けられている。また、階層１９９と階層３９９の間には、絶縁体１８１が設けられている。
【０１３０】トランジスタ２００と、トランジスタ１００との構成の一部は、導電体により接続される。ここで、導電体３３３、導電体３３２、導電体３３１、導電体３３６、および配線３３０は一点破線Ｂ１−Ｂ２上に重畳して配置する。そのため、導電体３３６が、絶縁体１８１、絶縁体１８０、絶縁体１２０、絶縁体１１２、絶縁体１１１、絶縁体１１０、およびトランジスタ１００の構成要素である酸化物１３０ａ、酸化物１３０ｂ、および導電体１４０ｂを貫通して形成する。
【０１３１】また、導電体３５３、導電体３５２、導電体３５１、構造体１０２、および配線３５０は一点破線Ｃ１−Ｃ２上に重畳して配置する。さらに、導電体３１３、導電体３１２、導電体３１１、構造体１０１および配線３１０は、それぞれの一部が、一点破線Ａ１−Ａ２上で重畳するように配置する。つまり、一点破線Ａ１−Ａ２、一点破線Ｂ１−Ｂ２、および一点破線Ｃ１−Ｃ２を外縁とする領域（空間）において、トランジスタ２００、およびトランジスタ１００のそれぞれ一部または全部が重なる配置とすることが可能である。
【０１３２】ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【０１３３】さらに、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタが異なる層に形成されている。このため、トランジスタの電気特性が向上するように、トランジスタの導電型にあわせて、ゲート導電体、ゲート絶縁膜の材料として、それぞれ異なる材料を選択することが可能である。
【０１３４】≪階層１９９≫
図７に示すように、絶縁体２８２上に、階層１９９が設けられている。階層１９９は、トランジスタ１００と、導電体３１１、および導電体３３１と、構造体１０１、および構造体１０２と、を有する。なお、トランジスタ１００は、構造体１０１、および導電体３３１を介し、トランジスタ２００と電気的に接続する。また、トランジスタ１００は、構造体１０２、および導電体３５１を介し、トランジスタ２００と電気的に接続する。
【０１３５】階層１９９に設けられたトランジスタ１００は、導電体１６５が埋め込まれた絶縁体１１０と、ゲート電極として機能する導電体１６５と、ゲート絶縁体として機能する絶縁体１１１、絶縁体１１２、および絶縁体１２０と、チャネルが形成される領域を有する酸化物１３０と、ソースまたはドレインの一方として機能する導電体１４０ａと、ソースまたはドレインの他方として機能する導電体１４０ｂと、ゲート電極として機能する導電体１６０と、ゲート絶縁体として機能する絶縁体１５０と、絶縁体１８０と、を有する。
【０１３６】なお、導電体１６５は、例えば、配線３４０を介して、導電体１６５に一定の電位を印加することで、トランジスタ１００のしきい値電圧などの電気特性を制御する。または、例えば、導電体１６５を、導電体３５１等と電気的に接続させることで、導電体１６５とトランジスタ１００のゲート電極としての機能を有する導電体１６０とを電気的に接続しても構わない。こうすることで、トランジスタ１００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ１００の飽和領域における電気特性を安定にすることができる。その場合、配線３４０は必ずしも形成しなくてもよい。
【０１３７】階層１９９に設けられた構造体１０１は、酸化物１３１ａ、酸化物１３１ｂ、導電体１４１の積層構造を有する。また、構造体１０１には、導電体３１１に達する導電体３１６が貫通している。
【０１３８】また、階層１９９に設けられた構造体１０２は、酸化物１３２ａ、酸化物１３２ｂ、導電体１４２の積層構造を有する。また、構造体１０１には、導電体３１１に達する導電体１５６が貫通している。
【０１３９】また、絶縁体１１１、絶縁体１１２、絶縁体１２０には、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂを通って、導電体３３１に達する導電体３３６と、導電体３１１に達する導電体３１６と、導電体３５１に達する導電体３５６とが貫通している。
【０１４０】また、絶縁体１８０には、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂを通って、導電体３３１に達する導電体３３６と、トランジスタ１００のソースまたはドレインの他方である導電体１０４ａに達する配線３２０と、導電体３５１に達する導電体３５６と、が貫通している。また、絶縁体１８０には、トランジスタ１００のゲート電極である導電体１６０、ゲート絶縁体である絶縁体１５０、酸化物１３０が埋め込まれている。
【０１４１】また、導電体３３６は、絶縁体１８０、トランジスタ１００のソースまたはドレインの一方である導電体１４０ｂ、酸化物１３０、絶縁体１２０、絶縁体１１２、および絶縁体１１１を貫通し、配線３３０と導電体３３１とを、接続している。本構成において、配線３３０は、導電体１４０ａの上面とも接するため、導電体１０４ａと配線３３０との接触面積を十分に確保できる従って、導電体１４０ｂに安定した電圧を印加できるため、電気特性の高い半導体装置を提供することができる。
【０１４２】また、図７に示すように、階層１９９上に、開口部を有する絶縁体１８１が設けられている。また、開口部にはそれぞれ配線３１０、配線３２０、および配線３３０の一部が埋め込まれている。
【０１４３】≪階層３９９≫
図７に示すように、絶縁体１８１上に、階層３９９が設けられている。階層３９９は、配線３１０、配線３２０、および配線３３０と、配線３１０、配線３２０、および配線３３０が埋め込まれた絶縁体３６０を有する。
【０１４４】また、絶縁体３６０は、導電体３１１に達する配線３１０と、導電体１４０ａに達する配線３２０と、導電体３３１に達する配線３３０と、導電体３５１に達する配線３５０とが貫通している。
【０１４５】＜半導体装置の構造６＞
なお、図８に示す半導体装置は、図７に示した半導体装置のトランジスタ２００の構造のみが異なる半導体装置である。よって、図８に示す半導体装置については、図７に示した半導体装置の記載を参酌する。具体的には、図８に示す半導体装置は、トランジスタ２００がＦｉｎ型である場合を示している。トランジスタ２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ２００のオン特性を向上させることができる。また、ゲート導電体の電界の寄与を高くすることができるため、トランジスタ２００のオフ特性を向上させることができる。
【０１４６】本実施の形態により、ｎチャネル型Ｓｉトランジスタを、複雑なドープ工程がない酸化物半導体トランジスタに置き換える事で、少ないマスク枚数でＣＭＯＳインバータを作製することができる。従って、生産性、歩留まりを高くすることができる。また、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【０１４７】さらに、ｐチャネル型のトランジスタと、ｎチャネル型のトランジスタが異なる層に形成されている。このため、トランジスタの電気特性が向上するように、トランジスタの導電型にあわせて、ゲート導電体、ゲート絶縁膜の材料として、それぞれ異なる材料を選択することが可能である。
【０１４８】（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置の作製方法について、図９乃至図１８を用いて説明する。なお、実施の形態１に示す構造と同符号を付記した構成要素は、実施の形態１に示す半導体装置を参酌することができる。
【０１４９】図３に示す半導体装置の作製方法について、図９乃至図１８を用いて説明する。ここでは階層２９９よりも上方の階層の作製方法について説明する。
【０１５０】まず、Ｐチャネル型のトランジスタ２００上に絶縁体２８０を成膜する。なお、本実施の形態において、絶縁体２８０は単層構造としたが、２層以上の積層構造としてもよい。
【０１５１】絶縁体２８０は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を含む）、分子エピキタシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはＡＬＤ法等によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜を用いることもできる。
【０１５２】続いて、絶縁体２８０上にマスク２９１を形成する（図９（Ａ）参照）。マスク２９１は、例えばレジストを用いてリソグラフィ法により作製してもよい。また、無機膜または金属膜からなるハードマスクを形成してもよい。
【０１５３】次に、マスク２９１を用いて絶縁体２８０の一部をエッチングし、開口部を形成する（図９（Ｂ）参照。）。次に、マスク２９１を除去し、その後、該開口部内および絶縁体２８０上に導電体３０１および導電体３０２を成膜する（図９（Ｃ）参照。）。
【０１５４】次に、導電体３０１および導電体３０２を、平坦化処理（図中矢印）により、部分的に除去し、絶縁体２８０を露出することで、導電体３１１、導電体３３１、および導電体３５１を形成する（図９（Ｄ）参照。）。導電体３０１および導電体３０２の除去には、例えば化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法などの研磨法を用いることが好ましい。あるいは、ドライエッチングを用いてもよい。例えば、エッチバックなどの手法を用いればよい。ＣＭＰ法などの研磨法を用いる場合には、導電体３０１および導電体３０２の研磨速度は、試料の面内で分布を有する場合がある。この場合に、研磨速度が速い箇所においては、絶縁体２８０の露出時間が長くなる場合がある。従って、導電体３０１および導電体３０２の研磨速度と比較して絶縁体２８０の研磨速度は遅いことが好ましい。絶縁体２８０の研磨速度が遅いことにより、導電体３０１および導電体３０２の研磨工程において、絶縁体２８０は、研磨のストッパー膜としての役割を果たすことができる。また、絶縁体２８０の表面の平坦性を高めることができる。
【０１５５】ここで、ＣＭＰ法とは、被加工物の表面を化学的・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
【０１５６】ＣＭＰ法において、研磨布としては、例えば発砲ポリウレタン、不織布、スウェード等を用いることができる。また、砥粒としては、例えばシリカ（酸化シリコン）や、酸化セリウム、酸化マンガン、酸化アルミニウム等を用いることができる。また、シリカとして例えばフュームドシリカや、コロイダルシリカを用いることができる。
【０１５７】ＣＭＰ法に用いるスラリーは、被加工物の除去しやすさや、スラリー溶液の安定性の観点で、ｐＨの調整を行う場合がある。例えば、酸性のスラリーを用いる場合には、ストッパー膜となる絶縁体２８０は酸に対する耐性が高いことが好ましい。また、アルカリ性のスラリーを用いる場合には、絶縁体２８０はアルカリに対する耐性が高いことが好ましい。
【０１５８】また、スラリーに酸化剤として、例えば過酸化水素などを用いてもよい。
【０１５９】ここで一例として、導電体３０１および導電体３０２の少なくともどちらか一方が、タングステンを有し、絶縁体２８０が酸化シリコンを有する場合について説明する。スラリーとしては、例えば砥粒にフュームドシリカや、コロイダルシリカを用いることが好ましい。また、例えば酸性のスラリーを用いることが好ましく、例えば酸化剤として過酸化水素水を用いることが好ましい。
【０１６０】次に、絶縁体２８０、導電体３１１、導電体３３１、および導電体３５１上に絶縁体２８１を成膜し、配線３４０、導電体３１２、導電体３３２、および導電体３５２を形成する（図１０（Ａ）参照。）。なお、絶縁体２８１の作製方法は、絶縁体２８０を参照することができる。また、配線３４０、導電体３１２、導電体３３２、および導電体３５２の作製方法は、導電体３１１、導電体３３１、および導電体３５１を参照することができる。
【０１６１】次に、絶縁体２８１、配線３４０、導電体３１２、導電体３３２、および導電体３５２上に絶縁体２８２、絶縁体１１０を成膜する。続いて、絶縁体１１０上にマスク１９１を形成する（図１０（Ｂ）参照。）。
【０１６２】次に、絶縁体２８２、および絶縁体１１０および絶縁体１２０に開口部を形成する（図１０（Ｃ）参照。）。その後、マスク１９１を除去した後、マスク１９２を形成する（図１１（Ａ））。マスク１９２を用いて、絶縁体１１０の開口部を広げる（図１１（Ｂ））。続いて、導電体３０３および導電体３０４を成膜する（図１１（Ｃ））。次に、該導電体の表面を平坦化するように除去し、導電体１６５、導電体３１３、導電体３３３、導電体３５３を形成する（図１２（Ａ）参照。）。ここで一例として、導電体３０３、導電体３０４等としてタングステンを有する層を用い、絶縁体１１０として酸化シリコンを有する層を用いることにより、ＣＭＰ法を用いて導電体３０３、導電体３０４を除去する際に、絶縁体１１０のエッチング速度を小さく抑えることができる場合がある。よって、絶縁体１１０の表面の平坦性を向上できる場合がある。また、導電体３１３の高さのばらつきを小さくすることができる場合がある。
【０１６３】次に、絶縁体１２０上にトランジスタ１００を形成する。まず、絶縁体１１１、絶縁体１１２、および絶縁体１２０を成膜する。なお、絶縁体１２０は、過剰酸素を含む絶縁体であることが好ましい。過剰酸素を含む絶縁体を形成する方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、酸化シリコン膜や酸化窒化シリコン膜を形成した後、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加してもよい。
【０１６４】続いて、酸化物１３０Ａおよび酸化物１３０Ｂを成膜する。また、本実施例において、酸化物１３０Ａ、および酸化物１３０Ｂの２層構造としたが、単一層であってもよい。また、ｎ層（ｎは３以上）からなる積層構造によって形成されていてもよい。
【０１６５】例えば、不純物を低減した第１の半導体上に、第２の半導体を形成することで、第２の半導体は、第１の半導体よりもさらに不純物が少なく形成され、かつ、下層からの不純物の拡散を防止ことができる。また、後の工程で、酸化物半導体上にさらに積層を行う場合、第２の半導体上に第３の半導体を薄く形成しておくことで、酸化物半導体の上層から、第２の半導体への不純物拡散も抑制することができる。不純物が低減された第２の半導体をチャネル領域となるようにトランジスタを形成することで、信頼性の高い半導体装置を提供することができる。
【０１６６】また、酸化物半導体の厚さは、例えば１ｎｍ以上５００ｎｍ以下、好ましくは１ｎｍ以上、３００ｎｍ以下とするとよい。
【０１６７】酸化物１３０Ａ、および酸化物１３０Ｂを成膜後、熱処理を行うことが好ましい。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理は、不活性ガス雰囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの加熱処理によって、酸化物１３０Ａ、および酸化物１３０Ｂから水素や水などの不純物を除去することができる。また、この加熱処理により絶縁体１２０から酸化物１３０Ａ、および酸化物１３０Ｂに酸素を供給することができる。この際、絶縁体１２０が過剰酸素を含んでいると酸化物半導体に効率よく酸素を供給することができるので好適である。
【０１６８】続いて、酸化物１３０Ｂ上に導電体１４０Ａを形成する。なお、ここでは単層構造を示しているが、導電体１４０Ａは、単層構造としてもよいし、２層以上の積層構造としてもよい。
【０１６９】導電体１４０Ａには、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、導電体１４０Ａとしてリン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイド膜を用いてもよい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコン膜を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。例えば、チタン膜５ｎｍと窒化チタン膜１０ｎｍ、タングステン膜１００ｎｍの積層とすることができる。
【０１７０】導電体１４０Ａは、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。
【０１７１】続いて、マスク１９３を形成し、導電体１４０Ａを加工し、導電体１４０Ｂを形成する。その後、導電体１４０Ｂをハードマスクとして用いて酸化物１３０Ａおよび酸化物１３０Ｂを加工し、酸化物１３０ａ、および酸化物１３０ｂを形成する（図１３（Ａ）、図１３（Ｂ））。加工には例えばドライエッチング等を用いればよい。
【０１７２】次に、絶縁体１８０を成膜し、マスク１９４を形成する（図１４（Ａ））。続いて、絶縁体１８０に開口部を形成する。加工には例えばドライエッチング等を用いればよい。なお、絶縁体１８０Ａは、過剰酸素を含む絶縁体であることが好ましい。過剰酸素を含む絶縁体を形成する方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、酸化シリコン膜や酸化窒化シリコン膜を形成した後、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加してもよい。
【０１７３】続いて、絶縁体１８０をマスクとして、導電体１４０の一部を除去することで導電体１４０ａ、および導電体１４０ｂを形成すると同時に、開口部を形成する（図１４（Ｂ））。
【０１７４】次に、酸化物１３０Ｃ、絶縁体１５０Ａ、および導電体１６０Ａを成膜する（図１５（Ａ））。
【０１７５】酸化物１３０Ｃは、酸化物１３０Ａ、および酸化物１３０Ｂと同様に形成することができる。なお、トランジスタのオン電流を高くするためには、酸化物１３０Ｃの厚さは小さいほど好ましい。例えば、２０ｎｍ未満、好ましくは１０ｎｍ以下、さらに好ましくは５ｎｍ以下の領域を有する酸化物１３０Ｃとすればよい。一方、酸化物１３０Ｃは、チャネルの形成される酸化物１３０ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物１３０Ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する酸化物１３０Ｃとすればよい。また、酸化物１３０Ｃは、絶縁体１１０、または絶縁体１１０と酸化物１３０Ｂとの間に介在する絶縁体などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【０１７６】また、絶縁体１５０Ａの膜厚は、例えば１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、絶縁体１５０Ａは、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。また、ＭＯＣＶＤ法を用いてもよい。例えば、ＭＯＣＶＤ法を用いて成膜した酸化ガリウム膜を、絶縁体１５０Ａとして用いることができる。
【０１７７】絶縁体１５０Ａの材料としては、酸化シリコン膜、酸化ガリウム膜、酸化ガリウム亜鉛膜、酸化亜鉛膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。絶縁体１５０Ａは、酸化物１３０Ｂと接する部分において酸素を含むことが好ましい。特に、絶縁体１５０Ａは、膜中（バルク中）に少なくとも化学量論的組成を超える量の酸素（過剰酸素）が存在することが好ましく、本実施の形態では、絶縁体１５０ＡとしてＣＶＤ法で形成する酸化窒化シリコン膜を用いる。過剰酸素を含む酸化窒化シリコン膜を絶縁体１５０Ａして用いると、酸化物１３０Ｂに酸素を供給することができ、特性を良好にすることができる。さらに、絶縁体１５０Ａは、後の工程で絶縁体１５０に加工されることから、作製するトランジスタのサイズなどを考慮して形成することが好ましい。
【０１７８】さらに、絶縁体１５０Ａの材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮＺ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることもできる。なお、絶縁体１５０Ａは、単層構造としてもよいし、積層構造としてもよい。
【０１７９】また、導電体１６０Ａは、スパッタリング法、蒸着法、ＣＶＤ法などを用いて形成する。なお、導電体１６０Ａは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、導電体１６０Ａとしてリン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコン酸化物を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。例えば、チタン膜５ｎｍと窒化チタン膜１０ｎｍ、タングステン膜１００ｎｍの積層とすることができる。
【０１８０】続いて、ＣＭＰ処理などにより、絶縁体１８０が露出するまで、導電体１６０Ａ、絶縁体１５０Ａ、酸化物１３０Ｃの一部を除去し、酸化物１３０ｃ、絶縁体１５０、導電体１６０を形成する（図１５（Ｂ））。この際、絶縁体１８０をストッパー層として使用することもでき、絶縁体１８０の厚さが減少する場合がある。
【０１８１】なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、研磨表面の平坦性をさらに向上させることができる。
【０１８２】次に、トランジスタ１００上に絶縁体１８１、絶縁体１８２、絶縁体３６０を成膜する。絶縁体１８１、絶縁体１８２、絶縁体３６０の作製方法は、絶縁体２８０を参照することができる。
【０１８３】次に、絶縁体３６０上にマスク１９５を形成する（図１６（Ａ）。）。その後、絶縁体３６０、絶縁体１８２、絶縁体１８１、絶縁体１８０、絶縁体１２０、絶縁体１１２および絶縁体１１１に開口部を設ける（図１６（Ｂ）。）。続いて、マスク１９５を除去した後、マスク１９６を形成する（図１７（Ａ）。）。マスク１９６を用いて、絶縁体３６０に開口部を設ける（図１７（Ｂ））。
【０１８４】次に、導電体３０７および導電体３０８を成膜する（図１８（Ａ））。導電体３０７および導電体３０８の作製方法は、導電体３０１および導電体３０２を参照することができる。
【０１８５】次に、該導電体の表面を平坦化するように除去し、配線３１０、配線３２０、配線３３０、配線３５０を形成する（図１８（Ｂ）参照。）。ここで一例として、導電体３０７、および導電体３０８としてタングステンを有する層を用い、絶縁体３６０として酸化シリコンを有する層を用いることにより、ＣＭＰ法を用い導電体３０７、および導電体３０８を除去する際に、絶縁体３６０のエッチング速度を小さく抑えることができる場合がある。よって、絶縁体３６０の表面の平坦性を向上できる場合がある。また、配線３１０等の高さのばらつきを小さくすることができる場合がある。
【０１８６】本実施の形態により、ｎチャネル型Ｓｉトランジスタを、複雑なドープ工程がない酸化物半導体トランジスタに置き換える事で、少ないマスク枚数でＣＭＯＳインバータを作製することができる。従って、生産性、歩留まりを高くすることができる。また、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【０１８７】以上より、微細な構造であっても、安定した電気特性を有し、動作速度の高いトランジスタを提供することができる。また、該トランジスタを用いることで、トランジスタ間のばらつきが小さく、集積度の高い半導体装置を提供することができる。
【０１８８】以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１８９】（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置の作製方法について、図１９乃至図２５を用いて説明する。なお、実施の形態１に示す構造と同符号を付記した構成要素は、実施の形態１に示す半導体装置を参酌することができる。
【０１９０】図５に示す半導体装置の作製方法について、図１９乃至図２５を用いて説明する。ここでは階層１９９以上の階層の作製方法について説明する。
【０１９１】まず、導電体１４０Ａを成膜する工程まで、実施の形態４を参照することができる。その後、マスク１９３を形成する（図１９（Ａ））。続いて、マスク１９３を用いて、導電体１４０Ａを加工し、導電体１４１、導電体１４２、および導電体１４０Ｂを形成する。その後、導電体１４１、導電体１４２、および導電体１４０Ｂをハードマスクとして用いて酸化物１３０Ａおよび酸化物１３０Ｂを加工し、酸化物１３０ａ、酸化物１３１ａ、および酸化物１３２ａ、および酸化物１３０ｂ、酸化物１３１ｂ、および酸化物１３２ｂを形成する（図１９（Ｂ））。加工には例えばドライエッチング等を用いればよい。
【０１９２】次に、絶縁体１８０を成膜し、マスク１９４を形成する（図２０（Ａ））。続いて、絶縁体１８０に開口部を形成する。加工には例えばドライエッチング等を用いればよい。
【０１９３】続いて、絶縁体１８０をマスクとして、導電体１４０の一部を除去することで導電体１４０ａ、および導電体１４０ｂを形成すると同時に、開口部を形成する（図２０（Ｂ））。
【０１９４】次に、酸化物１３０Ｃ、絶縁体１５０Ａ、および導電体１６０Ａを成膜する（図２１（Ａ））。続いて、ＣＭＰ処理などにより、絶縁体１８０が露出するまで、導電体１６０Ａ、絶縁体１５０Ａ、酸化物１３０Ｃの一部を除去し、酸化物１３０ｃ、絶縁体１５０、導電体１６０を形成する（図２１（Ｂ））。この際、絶縁体１８０をストッパー層として使用することもでき、絶縁体１８０の厚さが減少する場合がある。
【０１９５】次に、マスク１９５を形成する（図２２（Ａ））。続いて、絶縁体１８０、導電体１４１、導電体１４２、酸化物１３１ａ、酸化物１３２ａ、酸化物１３１ｂ、および酸化物１３２ｂに開口部を形成し、導電体３１３、導電体３３３、導電体３５３を露出する（図２２（Ｂ））。加工には例えばドライエッチング等を用いればよい。
【０１９６】その後、マスク１９５を除去した後、マスク１９６を形成する（図２３（Ａ））。マスク１９６を用いて、絶縁体１８０の開口部を広げる（図２３（Ｂ））。続いて、導電体３０７および導電体３０８を成膜する（図２４（Ａ））。次に、該導電体の表面を平坦化するように除去し、導電体３１６、導電体３３６、および導電体３５６を形成する（図２４（Ｂ）参照。）。
【０１９７】次に、トランジスタ１００上に絶縁体１８１、絶縁体１８２、絶縁体３６０を成膜した後、マスク１９７を形成する（図２５（Ａ）。）。絶縁体１８１、絶縁体１８２、絶縁体３６０の作製方法は、絶縁体２８０を参照することができる。
【０１９８】次に、マスク１９７を用いて、絶縁体３６０、絶縁体１８２、および絶縁体１８１に開口部を設ける。続いて、マスク１９７を除去した後、別途マスクを形成し、該マスクを用いて、絶縁体３６０に開口部を設ける。次に、導電体を成膜し、該導電体の表面を平坦化するように除去することで、配線３１０、配線３２０、配線３３０、配線３５０を形成する（図２５（Ｂ）参照。）。
【０１９９】本実施の形態により、ｎチャネル型Ｓｉトランジスタを、複雑なドープ工程がない酸化物半導体トランジスタに置き換える事で、少ないマスク枚数でＣＭＯＳインバータを作製することができる。従って、生産性、歩留まりを高くすることができる。また、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【０２００】以上より、微細な構造であっても、安定した電気特性を有し、動作速度の高いトランジスタを提供することができる。また、該トランジスタを用いることで、トランジスタ間のばらつきが小さく、集積度の高い半導体装置を提供することができる。
【０２０１】以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２０２】（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置の作製方法について、図２６乃至図３１を用いて説明する。なお、実施の形態１に示す構造と同符号を付記した構成要素は、実施の形態１に示す半導体装置を参酌することができる。
【０２０３】図５に示す半導体装置の作製方法について、図２６乃至図３１を用いて説明する。ここでは階層１９９以上の階層の作製方法について説明する。
【０２０４】まず、導電体１４０Ａを成膜する工程まで、実施の形態４を参照することができる。その後、マスク１９３を形成する（図２６（Ａ））。続いて、マスク１９３を用いて、導電体１４０Ａを加工し、導電体１４１、導電体１４２、および導電体１４０Ｂを形成する。その後、導電体１４１、導電体１４２、および導電体１４０Ｂをハードマスクとして用いて酸化物１３０Ａおよび酸化物１３０Ｂを加工し、酸化物１３０ａ、酸化物１３１ａ、および酸化物１３２ａ、および酸化物１３０ｂ、酸化物１３１ｂ、および酸化物１３２ｂを形成する（図２６（Ｂ））。加工には例えばドライエッチング等を用いればよい。
【０２０５】次に、絶縁体１８０を成膜し、マスク１９４を形成する（図２７（Ａ））。続いて、絶縁体１８０に開口部を形成する。加工には例えばドライエッチング等を用いればよい。
【０２０６】続いて、絶縁体１８０をマスクとして、導電体１４０、および導電体１４２の一部を除去することで導電体１４０ａ、および導電体１４０ｂを形成すると同時に、開口部を形成する（図２７（Ｂ））。
【０２０７】次に、酸化物１３０Ｃ、絶縁体１５０Ａ、および導電体１６０Ａを成膜する（図２８（Ａ））。続いて、ＣＭＰ処理などにより、絶縁体１８０が露出するまで、導電体１６０Ａ、絶縁体１５０Ａ、酸化物１３０Ｃの一部を除去し、酸化物１３０ｃ、絶縁体１５０、導電体１６０を形成する（図２８（Ｂ））。この際、絶縁体１８０をストッパー層として使用することもでき、絶縁体１８０の厚さが減少する場合がある。
【０２０８】次に、マスク１９５を形成する（図２９（Ａ））。続いて、絶縁体１８０、導電体１４１、導電体１４２、酸化物１３１ａ、酸化物１３２ａ、酸化物１３１ｂ、および酸化物１３２ｂに開口部を形成し、導電体３１３、導電体３３３、導電体３５３を露出する（図２９（Ｂ））。加工には例えばドライエッチング等を用いればよい。
【０２０９】続いて、次に、導電体３１６、導電体３３６、および導電体３５６となる導電体を成膜し、該導電体の表面を平坦化するように除去することで、導電体３１６、導電体３３６、および導電体３５６を形成する（図３０（Ａ）参照。）。
【０２１０】次に、トランジスタ１００上に絶縁体１８１、絶縁体３６０を成膜した後、マスク１９６を形成する（図３０（Ｂ）。）。絶縁体１８１、絶縁体３６０の作製方法は、絶縁体２８０を参照することができる。
【０２１１】次に、マスク１９６を用いて、絶縁体３６０、絶縁体１８１、および絶縁体１８０に開口部を設ける。ここで絶縁体３６０、絶縁体１８１、および絶縁体１８０に開口部を形成する際に、ドライエッチングやウェットエッチング等を用いることができる。また、同時に、絶縁体１５０の一部を除去してもよい。さらに、エッチング後に洗浄などを用いて、酸化物１３０ｃの一部を除去してもよい。
【０２１２】なお、開口部の形成の際に、絶縁体１８０のエッチング速度と比較して導電体３１６、導電体３３６、および導電体３５６のエッチング速度が遅い場合には、図３１（Ａ）に示すように、導電体３１６、導電体３３６、および導電体３５６は、開口部内に凸部を形成する。
【０２１３】次に、マスク１９６を除去した後、配線３１０、配線３２０、および配線３５０となる導電体を成膜し、該導電体の表面を平坦化するように除去し、配線３１０、配線３２０、および配線３５０を形成する（図３１（Ｂ）参照。）。
【０２１４】本実施の形態により、マスク枚数を増やすことなく、コンタクト特性の良い半導体装置を作成することができる。従って、生産性の高い半導体装置を提供することができる。
【０２１５】また、ｎチャネル型Ｓｉトランジスタを、複雑なドープ工程がない酸化物半導体トランジスタに置き換える事で、少ないマスク枚数でＣＭＯＳインバータを作製することができる。従って、生産性、歩留まりを高くすることができる。また、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで半導体装置の集積度を高くすることができる。さらに、ｎチャネル型トランジスタをｐチャネル型トランジスタの上方に作ることで配線引き回し距離を短くすることができ、寄生容量の低減、抵抗の低減により高速動作が実現できる。
【０２１６】以上より、微細な構造であっても、安定した電気特性を有し、動作速度の高いトランジスタを提供することができる。また、該トランジスタを用いることで、トランジスタ間のばらつきが小さく、集積度の高い半導体装置を提供することができる。
【０２１７】以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２１８】（実施の形態７）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０２１９】酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２２０】また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０２２１】非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０２２２】即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０２２３】＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２２４】ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０２２５】ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３３（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０２２６】一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３３（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３３（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２２７】次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３３（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３３（Ｅ）に示す。図３３（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３３（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３３（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０２２８】また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２２９】図３４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０２３０】図３４（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２３１】また、図３４（Ｂ）および図３４（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３４（Ｄ）および図３４（Ｅ）は、それぞれ図３４（Ｂ）および図３４（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３４（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０２３２】図３４（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０２３３】図３４（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０２３４】以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）と称することもできる。
【０２３５】ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２３６】なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０２３７】酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０２３８】不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０２３９】＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０２４０】ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０２４１】また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３５（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３５（Ｂ）に示す。図３５（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０２４２】また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３５（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０２４３】図３５（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０２４４】このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２４５】なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２４６】ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２４７】＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０２４８】図３６に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３６（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３６（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３６（Ａ）および図３６（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
【０２４９】鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０２５０】試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０２５１】まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０２５２】なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２５３】図３７は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３７より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３７より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３７より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０２５４】このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０２５５】また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０２５６】例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０２５７】なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０２５８】以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０２５９】（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵの一例について説明する。
【０２６０】＜ＣＰＵの構成＞
図３８は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
【０２６１】図３８に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３８に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３８に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０２６２】バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０２６３】ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０２６４】また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
【０２６５】図３８に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
【０２６６】図３８に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０２６７】図３９は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
【０２６８】ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
【０２６９】スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０２７０】トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
【０２７１】なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
【０２７２】トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
【０２７３】トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図３９では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
【０２７４】なお、図３９では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
【０２７５】また、図３９において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
【０２７６】図３９における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
【０２７７】本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
【０２７８】また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
【０２７９】また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
【０２８０】また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
【０２８１】このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
【０２８２】記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ等のＬＳＩ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ  ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。
【０２８３】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２８４】（実施の形態９）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器について説明する。
【０２８５】＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４０に示す。
【０２８６】図４０（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図４０（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２８７】図４０（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０２８８】図４０（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
【０２８９】図４０（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
【０２９０】図４０（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。
【０２９１】図４０（Ｆ）は乗用車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
【０２９２】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２９３】なお、以上の実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソース領域、ドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、酸化物半導体を有していなくてもよい。
【符号の説明】
【０２９４】１    構造
２    構造
３    構造
４    構造
５    構造
６    構造
９    計
１１    領域
１００    トランジスタ
１０１    構造体
１０２    構造体
１０４ａ    導電体
１１０    絶縁体
１１１    絶縁体
１１２    絶縁体
１２０    絶縁体
１３０    酸化物
１３０ａ    酸化物
１３０Ａ    酸化物
１３０ｂ    酸化物
１３０Ｂ    酸化物
１３０ｃ    酸化物
１３０Ｃ    酸化物
１３１ａ    酸化物
１３１ｂ    酸化物
１３２ａ    酸化物
１３２ｂ    酸化物
１４０    導電体
１４０ａ    導電体
１４０Ａ    導電体
１４０ｂ    導電体
１４０Ｂ    導電体
１４１    導電体
１４２    導電体
１５０    絶縁体
１５０Ａ    絶縁体
１５６    導電体
１６０    導電体
１６０Ａ    導電体
１６５    導電体
１８０    絶縁体
１８０Ａ    絶縁体
１８１    絶縁体
１８２    絶縁体
１９１    マスク
１９２    マスク
１９３    マスク
１９４    マスク
１９５    マスク
１９６    マスク
１９７    マスク
１９９    階層
２００    トランジスタ
２０１    半導体基板
２１０    領域
２４０ａ    領域
２４０ｂ    領域
２５０    絶縁体
２５５    絶縁体
２６０    導電体
２８０    絶縁体
２８１    絶縁体
２８２    絶縁体
２９１    マスク
２９９    階層
３０１    導電体
３０２    導電体
３０３    導電体
３０４    導電体
３０７    導電体
３０８    導電体
３１０    配線
３１１    導電体
３１２    導電体
３１３    導電体
３１６    導電体
３２０    配線
３２１    導電体
３３０    配線
３３１    導電体
３３２    導電体
３３３    導電体
３３６    導電体
３４０    配線
３５０    配線
３５１    導電体
３５２    導電体
３５３    導電体
３５６    導電体
３６０    絶縁体
３９９    階層
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
【図１】
2016189415.tif 000004
【図２】
2016189415.tif 000005
【図３】
2016189415.tif 000006
【図４】
2016189415.tif 000007
【図５】
2016189415.tif 000008
【図６】
2016189415.tif 000009
【図７】
2016189415.tif 000010
【図８】
2016189415.tif 000011
【図９】
2016189415.tif 000012
【図１０】
2016189415.tif 000013
【図１１】
2016189415.tif 000014
【図１２】
2016189415.tif 000015
【図１３】
2016189415.tif 000016
【図１４】
2016189415.tif 000017
【図１５】
2016189415.tif 000018
【図１６】
2016189415.tif 000019
【図１７】
2016189415.tif 000020
【図１８】
2016189415.tif 000021
【図１９】
2016189415.tif 000022
【図２０】
2016189415.tif 000023
【図２１】
2016189415.tif 000024
【図２２】
2016189415.tif 000025
【図２３】
2016189415.tif 000026
【図２４】
2016189415.tif 000027
【図２５】
2016189415.tif 000028
【図２６】
2016189415.tif 000029
【図２７】
2016189415.tif 000030
【図２８】
2016189415.tif 000031
【図２９】
2016189415.tif 000032
【図３０】
2016189415.tif 000033
【図３１】
2016189415.tif 000034
【図３２】
2016189415.tif 000035
【図３３】
2016189415.tif 000036
【図３４】
2016189415.tif 000037
【図３５】
2016189415.tif 000038
【図３６】
2016189415.tif 000039
【図３７】
2016189415.tif 000040
【図３８】
2016189415.tif 000041
【図３９】
2016189415.tif 000042
【図４０】
2016189415.tif 000043
【国際調査報告】
2016189415.tif 000044
2016189415.tif 000045
2016189415.tif 000046
2016189415.tif 000047