(57)【要約】【課題】回路を追加することなく電源回路の出力電圧を安定化させることが可能な画像形成装置及び電圧制御システムを提供することを目的としている。【解決手段】画像形成位置の補正に用いる所定画像の位置検出手段の出力電圧又は前記複数の出力電圧が入力されるＡ／Ｄ変換回路を有し、Ａ／Ｄ変換部に複数の出力電圧が入力されたとき、複数の出力電圧に基づき前記トランスへの交流電圧の供給／遮断を制御して、電源回路の複数の出力電圧を制御する。【選択図】図１
2014054139.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧が供給される一つのトランスから直流の複数の出力電圧を出力する多出力方式の電源回路と、前記電源回路の前記複数の出力電圧を制御する制御回路と、を有し、前記複数の出力電圧の少なくとも一部が供給される画像形成部により画像を形成する画像形成装置であって、
前記制御回路は、
画像形成位置の補正に用いる所定画像の位置検出手段の出力電圧又は前記複数の出力電圧が入力されるＡ／Ｄ変換回路を有し、
前記Ａ／Ｄ変換部に前記複数の出力電圧が入力されたとき、前記複数の出力電圧に基づき前記トランスへの前記交流電圧の供給／遮断を制御して、前記電源回路の前記複数の出力電圧を制御する画像形成装置。
【請求項２】
前記制御回路は、
当該画像形成装置の動作状態に応じた前記複数の出力電圧の設定値が格納されるレジスタを有し、
前記設定値に基づき前記複数の出力電圧を制御する請求項１記載の画像形成装置。
【請求項３】
前記設定値は、
前記複数の出力電圧のうち少なくとも一つの出力電圧について予め設定された許容範囲の上限値又は下限値である請求項２記載の画像形成装置。
【請求項４】
前記設定値は、
前記複数の出力電圧のうち第一の出力電圧の負荷への供給が停止された場合において前記第一の出力電圧以外の第二の出力電圧について予め設定された許容範囲の下限値である請求項３記載の画像形成装置。
【請求項５】
前記第二の出力電圧から前記第二の出力電圧より低い所定電圧を生成するレギュレータを有し、
前記動作状態が前記所定電圧のみを使用する動作状態であるとき、前記設定値を前記第二の出力電圧の前記下限値以下とする請求項３又は４記載の画像形成装置。
【請求項６】
前記複数の出力電圧のうち何れか一つの出力電圧が上限値を超えたか否かを判断し、前記上限値を超えたとき、前記制御回路を介さずに前記トランスへの前記交流電圧の供給を遮断させる外部回路を有する請求項３記載の画像形成装置。
【請求項７】
前記制御回路は、
前記画像形成部による画像形成に係る画像処理を行う第一の制御回路と、
当該画像形成装置の動作を制御する第二の制御回路と、を有し、
前記Ａ／Ｄ変換回路は、前記第一の制御回路に設けられている請求項１ないし６の何れか一項に記載の画像形成装置。
【請求項８】
交流電圧が供給される一つのトランスから直流の複数の出力電圧を出力する多出力方式の電源回路と、前記電源回路の前記複数の出力電圧を制御する制御回路と、を有する電源制御システムであって、
前記制御回路は、
前記複数の出力電圧の少なくとも一部が供給される画像形成部により形成される画像の形成位置の補正に用いる所定画像の位置検出手段の出力電圧又は前記複数の出力電圧が入力されるＡ／Ｄ変換回路を有し、
前記Ａ／Ｄ変換部に前記複数の出力電圧が入力されたとき、前記複数の出力電圧に基づき前記トランスへの前記交流電圧の供給／遮断を制御して、前記電源回路の前記複数の出力電圧を制御する電圧制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電圧が供給される一つのトランスから直流の複数の出力電圧を出力する多出力方式の電源回路と、前記電源回路の前記複数の出力電圧を制御する制御回路と、を有する画像形成装置及び電源制御システムに関する。
【背景技術】
【０００２】
従来の画像形成装置に用いられる低電圧電源では、その機能として、定着器に用いるヒータへの電力供給と通電制御(AC(Alternating Current)部)と、制御基板やモータ等の二次側への電力供給(DC(Direct Current)部）が求められる場合がある。
【０００３】
二次側へ供給する電力の生成は、交流をダイオードブリッジにより整流した電圧をコンデンサにより平滑化してコンバータ部により二次側電圧に変換し、さらにダイオードで整流後にコンデンサで平滑化して生成される。コンバータ部は一般的にトランスとMOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor)又はトランジスタと周辺部品とで構成されており、MOSFET又はトランスジスタを用いてトランスへの通電を制御（スイッチング制御）している。
【０００４】
このスイッチング制御方式として、フライバック方式、フォワード方式、ハーフブリッジ方式等の方式がある。
【０００５】
またトランスは、１つのトランスで複数電圧を出力する方式（多出力方式）がある。複数の電圧には、例えば電装品の電源等として使用されるパワー系電圧と、ＣＰＵ(Central Processing Unit)等の制御系に使用する制御系電圧とが含まれる。
【０００６】
多出力方式は、回路構成が簡素化できるため、主に二次側出力の小さい機器や設置スペースが限られている機器で用いられている。また多出力方式の場合、制御系電圧を電圧検出回路にて検出して、一次側にフィードバックし、制御系電圧が一定の電圧になるようにスイッチング制御することが多い。そのためパワー系電圧は、制御系電圧の出力よりも変動が大きく、制御系の負荷に応じて電圧が変動する。またパワー系電圧が変動した場合には、負荷に応じて大きく電圧が変動してしまうという問題がある。
【０００７】
例えば特許文献１には、１つのトランスからパワー系と制御系の電圧を生成し、制御系の電圧を検出してスイッチング制御する構成の場合、パワー系にも電圧検出回路を搭載し、所定電圧以上になった場合にダミー負荷に電流を流すことで、パワー系の電圧の上昇を抑制することが記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したパワー系電圧の変動を抑え、パワー系の電圧を所定の範囲に納めるためには、追加回路が必要となり、回路規模が増大する。追加回路とは、例えばパワー系電圧が所定以上になった時に抵抗に電流を流す回路や、パワー系電圧が所定以上になった場合に、スイッチ回路で出力を遮断し、出力が所定以下になると出力を再開させる回路等である。
【０００９】
本発明は、上記事情を鑑みてこれを解決すべくなされたものであり、回路を追加することなく電源回路の出力電圧を安定化させることが可能な画像形成装置及び電源制御システムを提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は、上記目的を達成すべく以下の如き構成を採用した。
【００１１】
本発明は、交流電圧が供給される一つのトランスから直流の複数の出力電圧を出力する多出力方式の電源回路と、前記電源回路の前記複数の出力電圧を制御する制御回路と、を有し、前記複数の出力電圧の少なくとも一部が供給される画像形成部により画像を形成する画像形成装置であって、前記制御回路は、画像形成位置の補正に用いる所定画像の位置検出手段の出力電圧又は前記複数の出力電圧が入力されるＡ／Ｄ変換回路を有し、前記Ａ／Ｄ変換部に前記複数の出力電圧が入力されたとき、前記複数の出力電圧に基づき前記トランスへの前記交流電圧の供給／遮断を制御して、前記電源回路の前記複数の出力電圧を制御する。
【発明の効果】
【００１２】
本発明によれば、回路を追加することなく電源回路の出力電圧を安定化させることができる。
【図面の簡単な説明】
【００１３】
【図１】第一の実施形態の画像形成装置を説明する図である。
【図２】第一の実施形態のＡＳＩＣを説明する図である。
【図３】第一の実施形態における電源回路の電圧制御を説明する図である。
【図４】第一の実施形態と従来の技術を比較するための参考例を示す図である。
【図５】第二の実施形態のＡ／Ｄ制御部を説明する図である。
【図６】第三の実施形態の画像形成装置を説明する図である。
【発明を実施するための形態】
【００１４】
（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図１は、第一の実施形態の画像形成装置を説明する図である。
【００１５】
本実施形態の画像形成装置１００は、電源回路１１０、制御回路１２０、ハロゲンヒータ１３０、電装品１４０、センサ１５０、ＬＥＤＡ(Light Emitting Diode Array)１６０、位置検知センサ１６１、転写ベルト１６２、感光体１６３を有する。
【００１６】
本実施形態の電源回路１１０は、主電源よりＤＣ(Direct Current)電圧を生成し、制御基１２０に供給する。また電源回路１１０は、ハロゲンヒータ１３０にＡＣ(Alternating Current)電圧を供給している。電源回路１１０には、インレット１１１より主電源が入力される。
【００１７】
電源回路１１０は、ノイズフイルタ１１２、ダイオードブリッジ１１３、アルミ電解コンデンサ１１４、トランス１１５、スイッチング用のＦＥＴ(Field Effect Transistor)１１６、ＦＥＴ１１６のスイッチングを制御するＩＣ(Integrated Circuit)１１７を有する。
【００１８】
本実施形態のトランス１１５は、第一の出力電圧と、第一の出力電圧よりも低い第二の出力電圧とを出力する多出力用トランスである。トランス１１５は、電源回路１１０で生成された２つの電圧は、制御回路１２０へ供給される。本実施形態では、第一の出力電圧を例えば２４Ｖとし、第二の出力電圧を５Ｖとした。
【００１９】
制御回路１２０に供給された電圧は、電装品１４０やセンサ１５０に供給される。本実施形態では、第一の出力電圧は電装品１４０へ供給され、第二の出力電圧はセンサ１５０等へ供給される。
【００２０】
本実施形態の制御回路１２０は、ＡＳＩＣ（Application Specific Integrated Circuit）１２１、レギュレータ１２２、ＣＰＵ(Central Processing Unit)１２３を有する。本実施形態のレギュレータ１２２は、電源回路１１０から供給された第二の出力電圧から制御用電圧交差範囲内の電圧を生成し、ＡＳＩＣ１２１及びＣＰＵ１２３へ供給する。本実施形態では、３．３Ｖとした。
【００２１】
本実施形態のＡＳＩＣ１２１は、画像形成装置１００において画像データに基づき画像形成を行う際に実行される画像処理用のＡＩＳＣであり、ＬＥＤＡ１６０の発光制御を行う。尚ＡＳＩＣ１２１はＬＤ（Laser Diode）、ＬＤＡ（Laser Diode Array）、有機ＥＬ(Electroluminescence)の制御用ＡＳＩＣであっても良い。本実施形態のＡＳＩＳ１２１は、Ａ／Ｄ制御部１２４を有する。
【００２２】
本実施形態の画像形成装置１００は、ＬＥＤＡ１６０の発光により、感光体１６３上にトナー像が形成され、トナー像は転写ベルト１６２上に転写される。その後転写ベルト１６２上のトナー像は、用紙に転写され、次に用紙上のトナー像は図示しない定着装置により用紙に熱定着され、用紙が排出される。本実施他形態では、ＬＥＤＡ１６０、位置検知センサ１６１、転写ベルト１６２、感光体１６３を含む画像形成動作を行う手段を画像形成部と呼ぶ。
【００２３】
本実施形態のＡＳＩＣ１２１は、複数の色のトナー像が一致するように、画像の書き出し位置を調整する機能を備えている。この調整のためにＡＳＩＣ１２１は、所定のパターンが転写ベルト１６２上に形成されるようにＬＥＤＡ１６０を制御する。
【００２４】
本実施形態の位置検出センサ１６１は、転写ベルト１６２に対して発光し、反射してくる発光量を検出することで、転写ベルト１６２上に形成されたパターンを読み取り、検出された信号をＡＳＩＣ１２１のＡ／Ｄ(Analog/Digital)制御部１２４に入力する。
【００２５】
本実施形態のＡＳＩＣ１２１は、この構成により各色の所定のパターンのトナー像を検出し、書き出し位置の調整を行う。
【００２６】
本実施形態では、このＡＳＩＣ１２１の有するＡ／Ｄ制御部１２４を電源回路１１０の制御に用いることで、回路を追加することなく電源回路１１０の出力電圧を安定化させる。
【００２７】
本実施形態のＡＳＩＣ１２１は、画像処理用ＡＳＩＣである。画像処理用ＡＳＩＣには速い処理能力が要求される。以下に本実施形態の画像形成装置１００の線速が１５０ｍｍ／ｓ、解像度が１２００ｄｐｉ、印刷範囲がＡ４縦（２１０ｍｍ×２９７ｍｍ）の場合について説明する。この場合、解像度が１２００ｄｐｉであるから１ドットの大きさは、２１．７μｍとなる。よって、Ａ４サイズにおける１ラインのドット数は９９２１ドットとなる。また線速１５０ｍｍ／ｓ、１ドットの大きさが２１．７μｍであるから、１ラインを形成する時間は１４１μｓとなる。したがって、１ラインあたりのドット数÷１ラインを形成する時間により、１ドットを形成する時間は、０．１４μｓとなる。よってこの場合、少なくとも７０．３ＭＨｚの周波数以上で画像処理をする必要がある。
【００２８】
ＡＤ制御部１２４は、転写ベルト１６２上の所定パターンのトナー像を読み取った位置検出センサ１６１の信号を検出し、検出値により各色の副走査方向の位置ずれを補正する。画像形成装置１００の線速が１５０ｍｍ／ｓ、解像度が１２００ｄｐｉの場合、１ドットの大きさは２１．７μｍである。画像形成装置１００において、トナー像を１ドット単位で読み取るためには、１４５μｓに１回トナー像を読み取る必要がある。また所定パターンが転写ベルト１６２の左右に２つある場合には、７２μｓに１回トナー像を読み取る必要がある。さらにＬＥＤＡ１６０では１μｍ単位の高精度補正が可能であり、この高精度補正を行う場合には３．３μｓに１回の速度でトナー像を読み取る必要がある。また本実施形態Ａ／Ｄ制御部１２４では、検出精度を高めるために１０ｂｉｔ程度の高い分解能も必要となる。
【００２９】
以上のことから、ＡＳＩＣ１２１とＡ／Ｄ制御部１２４は、速い処理能力と分解能を備えている。本実施形態では、この点に着目し、ＡＳＩＣ１２１とＡ／Ｄ制御部１２４を出力電圧の制御に用いる。本実施形態では、このことにより、電源回路１１０の出力電圧を高い精度で検出でき、出力電圧の検出結果を制御信号ＣＯＮＴにより短時間で電源回路１１０にフィードバックできるため、安定的な電源制御が可能になる。
【００３０】
本実施形態においてＡＳＩＣ１２１のＡ／Ｄ制御部１２４を電源回路１１０の制御に使用するメリットとして、以下の３つがある。１つ目は、書込み制御には安定した電源電圧を供給する必要があるが、この電圧を書き込み制御しているＡＳＩＣ１２１で直接電源回路１１０の出力電圧を監視できることである。２つ目は、ＡＳＩＣ１２１が位置検出センサ１６１により書き出し位置の調整を行うのは電源オン時や一定時間経過後など限定的で場合であるため、ＡＳＩＣ１２１の動作中の大部分を電源回路１１０の制御に占有できることである。３つ目は、ＡＳＩＣは設計時に余裕をもったＡ／Ｄポート数を確保していることが多いため、電源制御用に特別にＡ／Ｄポートを設ける必要がないことである。さらに画像形成装置１００がモノクロ機の場合、位置検出センサ１６１はないためカラー機で位置検出センサ１６１に使用しているＡ／Ｄポートを電源回路１１０の電圧制御に使用できる。
【００３１】
以下に図２を参照して本実施形態のＡＳＩＣ１２１について説明する。図２は、第一の実施形態のＡＳＩＣを説明する図である。
【００３２】
本実施形態のＡＳＩＣ１２１は、Ａ／Ｄポート（入力ポート）であるＡＮ０〜ＡＮ７を有する。本実施形態では、８チャンネルの入力ポートＡＮ０〜ＡＮ７のうち、入力ポートＡＮ０，ＡＮ１が位置検出サンサ１６１と接続されており、入力ポートＡＮ６，ＡＮ７が電源回路１１０と接続されている。本実施形態では、入力ポートＡＮ６には電源回路１１０から出力される第一の出力電圧が供給され、入力ポートＡＮ７には電源回路１１０から出力される５Ｖの電圧が供給される。
【００３３】
また本実施形態のＡ／Ｄ制御部１２４は、Ａ／Ｄ変換回路２００、レジスタ２１０、コンパレータ２２０，２３０、ＯＲ回路２４０、スイッチＳＷ０〜ＳＷ７を有する。本実施形態のスイッチＳＷ０〜ＳＷ７は、入力ポートＡＮ０〜ＡＮ７とＡ／Ｄ変換回路２００との接続を制御する。Ａ／Ｄ変換回路２００は、入力されたアナログ値をデジタル値へ変換し、その結果をレジスタ２１０へ格納する。
【００３４】
レジスタ２１０は、入力ポートＡＮ０〜ＡＮ７と対応したレジスタ２０〜２７と、レジスタ２１１，２１２を有する。
【００３５】
コンパレータ２２０は、入力ポートＡＮ６と対応したレジスタ２６の値とレジスタ２１１の値とを比較した結果を出力する。コンパレータ２３０は、入力ポートＡＮ７と対応したレジスタ２７の値とレジスタ２１２の値とを比較した結果を出力する。コンパレータ２２０，２３０のそれぞれの出力は、ＯＲ回路２４０へ入力される。ＯＲ回路２４０の出力は、制御信号ＣＯＮＴとして電源回路１１０へフィードバックされる。電源回路１１０では、制御信号ＣＯＮＴにより、ＩＣ１１７が制御され、ＦＥＴ１１６のスイッチングが制御される。
【００３６】
本実施形態では、入力ポートＡＮ０〜ＡＮ７の１チャネルずつ順次Ａ／Ｄ変換を実施していき、各入力ポートに対応した値がレジスタ２０〜２７へ格納される。具体的に本実施形態では、スイッチＳＷ０からスイッチＳＷ７までを順番にオン／オフさせ、入力ポートＡＮ０〜ＡＮ７を順番にＡ／Ｄ変換回路２００へ接続させ、入力ポートＡＮ０〜ＡＮ７の値をデジタル値とする。Ａ／Ｄ変換回路２００により変換されたデジタル値は、対応するレジスタ２０〜２７へ格納される。
【００３７】
本実施形態では、入力ポートのチャンネルの使用及び未使用は設定でき、未使用の入力ポートのＡ／Ｄ変換は実施しない。本実施形態のＡ／Ｄ変換速度の最大は、１μｓ／チャネンルである。図２の例では、１チャネルは４μｓに１回Ａ／Ｄ変換される。
【００３８】
本実施形態における位置ずれの補正は、電源オン時や一定時間経過後など限定的に行われるため、動作中の大部分において、電源回路１１０へのフィードバックは２μｓに１回されることになる。
【００３９】
本実施形態のＣＰＵ１２３は、レジスタ２１１，２１２を設定する。本実施形態では、レジスタ２１１，２１２に入力ポートＡＮ６及びＡＮ７のそれぞれの入力値と比較する値が設定される。具体的にはレジスタ２１１，２１２には、例えば電源回路１１０から出力される第一の出力電圧及び第二の出力電圧が電圧公差範囲内の上限値を超えないような値が設定される。
【００４０】
本実施形態において、例えば第一の出力電圧及び第二の出力電圧のどちらかが電圧公差範囲内の上限値に達した時に制御信号ＣＯＮＴはローレベル（以下Ｌレベル）になり、電源回路１１０のスイッチングを停止させる。その後、第一の出力電圧及び第二の出力電圧が低下すれば制御信号ＣＯＮＴはハイレベル（以下Ｈレベル）になり、電源回路１１０のスイッチングは再開される。尚本実施形態では、第一及び第二の出力電圧を判定するコンパレータ２２０，２３０からの出力をＯＲ回路２４０に入力しているが、このＯＲ回路２４０は、ＡＮＤ回路であっても良い。またコンパレータ２２０，２３０、ＯＲ回路２４０等はＡＳＩＣ１２１の外部にあっても良い。
【００４１】
図３は、第一の実施形態における電源回路の電圧制御を説明する図である。
【００４２】
図３の例では、画像形成装置１００の動作状態を印刷動作中、待機中、省エネモード中の３つとした。印刷動作中とは、画像形成装置１００が画像データに基づき画像形成を行う動作を実行している状態である。待機中とは、画像形成装置１００による印刷動作が可能な状態である。省エネモード中とは、画像形成装置１００が一定期間画像形成動作を行わない場合に消費電力を抑制する状態である。
【００４３】
また印刷動作中の負荷電流は、第一の出力電圧（２４Ｖ）に対して３Ａ、第二の出力電圧（５Ｖ）に対して１．５Ａである。待機中の負荷電流は、第一の出力電圧（２４Ｖ）に対して０．２Ａ、第二の出力電圧（５Ｖ）に対して１．２Ａである。省エネモードの負荷電流は、第一の出力電圧（２４Ｖ）に対して０Ａ、第二の出力電圧（５Ｖ）に対して０．５Ａである。ここで電圧公差は、２４Ｖ±１０％、５Ｖ±５％とする。
【００４４】
本実施形態の電源回路１１０は、一つのトランス１１５から複数の電圧を生成する方式である。この方式において例えば第二の出力電圧（５Ｖ）の負荷を固定した場合、負荷が大きいほど第一の出力電圧（２４Ｖ）は電圧降下し、負荷が小さくなると逆に第一の出力電圧が上昇する。
【００４５】
よって本実施形態では、制御信号ＣＯＮＴにより、以下に説明する電圧制御を行う。
【００４６】
本実施形態では、画像形成装置１００の印刷動作中は、第二の出力電圧（５Ｖ）が上限値（５．５Ｖ）になるように設定し、第一の出力電圧（２４Ｖ）は電圧公差の範囲内であれば良いとする。すなわち本実施形態では、レジスタ２１２の値を第二の出力電圧の上限値に設定する。
【００４７】
ここで第二の出力電圧を上昇させると、第一の出力電圧も上昇する。よって本実施形態では、第二の出力電圧が上限値になる前に、第一の出力電圧が電圧公差の範囲内の上限値になった場合、この時点の第二の出力電圧を第二の出力電圧値とする。
【００４８】
本実施形態の画像形成装置１００において、待機中は、第一の出力電圧の負荷が低減する。よって第一の出力電圧は、第二の出力電圧を一定とした際の印刷動作中と比べて電圧値が高くなる。そこで本実施形態では、待機中は、レジスタ２１２の値を第二の出力電圧を電圧公差範囲内の下限値（４．５Ｖ）に設定し、第一の出力電圧の上昇を抑制する。
【００４９】
本実施形態において、待機中に第二の出力電圧が下限値になる前に、第一の出力電圧が電圧公差範囲内の下限値（２１．６Ｖ）になった場合は、その時点の第一の出力電圧の電圧を第一の出力電圧値とする。
【００５０】
省エネモード中は、第一の出力電圧は使用されないため、消費電力が小さくなるようにレジスタ２１２の値を第二の出力電圧を電圧公差範囲内の下限値（４．５Ｖ）に設定する。また第二の出力電圧から生成した制御用電圧（３．３Ｖ）のみを使用するような場合、制御用電圧の出力が可能な範囲でさらに第二の出力電圧を下げても良い。
【００５１】
本実施形態では、以上のように電圧制御を行うことにより、第一の出力電圧と第二の出力電圧とを所定範囲内に収めることができる。
【００５２】
尚本実施形態では、レジスタ２１２のみに第二の出力電圧の上限値又は下限値を設定する例を説明したが、これに限定されない。本実施形態では、第一の出力電圧及び第二の出力電圧が電圧公差範囲内に収まればよく、例えばレジスタ２１１のみに第一の出力電圧の上限値又は下限値を設定しても良い。
【００５３】
本実施形態では、図３に示す動作状態は、画像形成装置１００の状態からＣＰＵ１２３により判断される。例えば本実施形態のＣＰＵ１２３は、画像形成装置１００の動作状態が印刷動作中であると判断した場合、図２で説明した値をレジスタ２１２に設定する。ＣＰＵ１２３が動作状態を待機中や省エネモード中と判断した場合も同様である。
【００５４】
また本実施形態では、ＣＰＵ１２３が図２に示すような画像形成装置１００の動作状態と、動作状態に対応したレジスタ２１２の設定値とを対応付けたテーブルを保持していても良い。ＣＰＵ１２３は、画像形成装置１００の動作状態を判断すると、このテーブルを参照して動作状態と対応した値をレジスタ２１２に設定しても良い。尚このテーブルは、例えば制御基板１２０上に設けられた図示しないメモリ等に格納さけていても良い。また本実施形態では、例えば画像形成装置１００の動作状態と、レジスタ２１１の設定値とが対応付けられたテーブルを有していても良い。
【００５５】
また本実施形態では、ＡＳＩＣ１２１において書き出し位置の補正処理を開始する際には、Ａ／Ｄ制御部１２４に補正処理を行うように指示し、書き出し位置の補正処理が終了した際にＡ／Ｄ制御部１２４に電源回路１１０の電圧制御を行うように指示しても良い。
【００５６】
例えば本実施形態のＡ／Ｄ制御部１２４は、書き出し位置補正から電源制御に処理を切り替える場合に、ＣＰＵ１２３の指示に従ってレジスタ２１０内の値を再設定しても良い。具体的には例えばＣＰＵ１２３は、Ａ／Ｄ制御部１２４に対して書き出し位置補正から電源制御に処理を切り替えさせる際に、画像形成装置１００の動作状態を判断し、動作状態に対応したレジスタ２１１の設定値をテーブルから取得する。そして取得した設定値をレジスタ２１１に格納しても良い。
【００５７】
尚ＣＰＵ１２３は、レジスタ２１０が有するレジスタ２０〜２７，２１１，２１２のうち、電源制御に使用するレジスタのみ、書き出し位置補正に用いた設定値を削除し、電源制御に用いる設定値を上書きしても良い。
【００５８】
また本実施形態のＡ／Ｄ制御部１２４は、書き出し位置補正から電源制御に処理を切り替える場合に、スイッチＳＷ０〜ＳＷ７の切り替えにより処理の切り替えを行っても良い。例えば書き出し位置補正の処理の場合にはスイッチＳＷ０，ＳＷ１を使用し、電源制御の処理の場合にはスイッチＳＷ６，ＳＷ７を使用しても良い。この場合書き出し位置補正の処理においては、スイッチＳＷ０，ＳＷ１のみをオンとし、電源制御の処理においてはスイッチＳＷ６，ＳＷ７のみをオンとする。
【００５９】
以下に図４を参照して本実施形態の効果について説明する。図４は、第一の実施形態と従来の技術を比較するための参考例を示す図である。
【００６０】
図４に示す画像形成装置１００Ａの電源回路１１０Ａは、過電圧回路１７１、電圧検出回路１７２を有する。
【００６１】
電源回路１１０Ａにおいて、出力電圧の制御は、電圧検出回路１７２による第二の出力電圧（５Ｖ）により行う。電圧検出回路１７２は、検出電圧値を設定する抵抗及びシャントレギュレータで構成されている。電源回路１１０Ａでは、検出電圧を５Ｖとした場合、第二の出力電圧が５Ｖ以上の電圧になった場合に、制御信号ＣＯＮによりＩＣ１１７のスイッチングを停止させる。また電源回路１１０Ａは、その後に第二の出力電圧が５Ｖ以下になると、制御信号ＣＯＮによりＩＣ１１７のスイッチングを再開する。電源回路１１０Ａでは、これにより第二の出力電圧が５Ｖに保たれる。
【００６２】
一方第一の出力電圧（２４Ｖ）は、第二の出力電圧の変動や第一の出力電圧が供給される負荷の変動の影響をうける。第二の出力電圧が大きい時は、第一の出力電圧が大きくなり、出第二の出力電圧が小さい時は、第一の出力電圧が小さくなる。
【００６３】
しかしながら図４の例では、例えばモータ起動時等、第二の出力電圧の負荷が大きい時でも第一の出力電圧が一定の場合はスイッチングは変化しない。よって第一の出力電圧は降下する。このため第一の出力電圧が供給される負荷が小さく、第二の出力電圧が供給される負荷が大きい場合でも、第一の出力電圧が下限値を下回らないように考慮する必要があった。
【００６４】
また例えば省エネモード等のように、第一の出力電圧が供給される負荷が小さくなる場合、第一の出力電圧がほとんど使用されず、第二の出力電圧が上昇するという問題が生じていた。
【００６５】
従来では、このような問題に対する対策として、ツェナーダイオード等を使用した過電圧回路１７１を実装し、第一の出力電圧が所定値以上の出力にならないようにしている。例えば、第一の出力電圧の出力範囲を２４Ｖ＋１０％としている場合、過電圧回路１７１を用いて、第一の出力電圧が２６．４Ｖになるように設定する。
【００６６】
過電圧回路１７１を設ける以外の方法の場合、省エネモード時に第二の出力電圧をMOSFET等で遮断する方法やダミー抵抗に電流を流し、第二の出力電圧が供給される負荷を大きくすることにより電圧降下させる方法がある。
【００６７】
以上のように従来の多出力方式の電源回路では、電源回路が搭載された本体装置の状態により第一及び第二の出力電圧が供給される負荷が変動する中で、出力電圧を狙いの範囲内に収めるような設計が必要であった。
【００６８】
これに対し本実施形態では、画像処理用のＡＳＩＣ１２１における書き出し位置の補正処理を実行する機会が限定されている点と、補正処理に使用されるＡ／Ｄ制御部１２４の処理能力が高いことに着目し、補正処理を行わない間にＡ／Ｄ制御部１２４を用いて電源回路１１０の電圧を制御する。よって本実施形態では、電源回路１１０から出力される第一及び第二の出力電圧のそれぞれを所定範囲に収めるための設計を必要とせず、回路を追加することなく多出力方式の電源回路１１０の出力電圧を安定させることができる。
【００６９】
尚本実施形態では、画像形成装置１００の動作状態に応じてレジスタ２１１の設定値を切り替える際に、電圧変動を小さくするために現在の設定値から次の設定値まで段階的に設定してもよい。
【００７０】
さらに本実施形態の画像形成装置１００では、印刷動作の開始時にはモータ起動により負荷が急激に変化し、大きな電圧降下が発生する。このとき本実施形態では、モータ駆動開始前にモータ駆動に使用している出力電圧の設定電圧を上限値に設定しても良い。こうすることで、モータに供給される出力電圧が電圧公差範囲の下限値を下回らないようすることができる。
【００７１】
また本実施形態では、ＡＳＩＣ１２１とＣＰＵ１２３とを有する構成としたが、これに限定されない。例えばＡＳＩＣ１２１とＣＰＵ１２３とは一体の制御回路であっても良く、この制御回路と電源回路１１０とで電源制御システムを構成しても良い。
【００７２】
（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態は、Ａ／Ｄ制御部の構成が第一の実施形態と相違する。よって以下の第二の実施形態の説明では、第一の実施形態と同様の構成を有するものには第一の実施形態の説明で用いた符号を付与し、その説明を省略する。
【００７３】
図５は、第二の実施形態のＡ／Ｄ制御部を説明する図である。
【００７４】
本実施形態では、ＣＰＵ１２３が電源回路１１０に対して制御信号ＣＯＮＴを出力する。本実施形態のＡＳＩＣ１２１Ａは、ＳＷ０〜ＳＷ７と、Ａ／Ｄ変換回路２００と、レジスタ２１０Ａと、を有する。本実施形態のレジスタ２１０Ａは、レジスタ２１１，２１２を含まない。
【００７５】
本実施形態のＣＰＵ１２３は、一定間隔でＡＤ制御部１２４Ａのレジスタ２１０Ａをリードし、電源回路１１０の第一の出力値と第二の出力電圧値とを把握する。続いてＣＰＵ１２３は、画像形成装置１００の動作状態毎に予め設定されている電圧値を基準とし、制御信号ＣＯＮＴを電源回路１１０に対して出力する。電源回路１１０は、制御信号ＣＯＮＴにより、スイッチングを制御することで、第一の実施形態と同様の効果を得ることができる。
【００７６】
（第三の実施形態）
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態は、第一の実施形態のＡＳＩＣの外部回路を設けた点が第一の実施形態と相違する。よって以下の第三の実施形態の説明では、第一の実施形態と同様の構成を有するものには第一の実施形態の説明で用いた符号を付与し、その説明を省略する。
【００７７】
図６は、第三の実施形態の画像形成装置を説明する図である。
【００７８】
図６の制御基板１２０Ａは、ＡＳＩＣ１２１の外部に設けられた外部回路３００と、ＡＮＤ回路３４０を有する。
【００７９】
外部回路３００は、コンパレータ３１０，３２０と、ＯＲ回路３３０と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を有する。コンパレータ３１０の一方の入力端子には、３．３Ｖを抵抗Ｒ１，Ｒ２で分圧した電圧が入力され、他方の入力端子には第二の出力電圧が入力される。コンパレータ３２０の一方の入力端子には、３．３Ｖを抵抗Ｒ３，Ｒ４で分圧した電圧が入力され、他方の入力端子には第一の出力電圧が入力される。
【００８０】
コンパレータ３１０，３２０のそれぞれの出力は、ＯＲ回路３３０に入力され、ＯＲ回路３３０の出力は、ＡＮＤ回路３４０の一方の入力端子へ入力される。ＡＮＤ回路３４０の他方の入力端子には、制御信号ＣＯＮＴが入力される。
【００８１】
本実施形態では、制御信号ＣＯＮＴがＨレベルのとき、電源回路１１０のＦＥＴ１１６スイッチングが継続されるものとした。本実施形態てば、例えばＣＰＵ１２３がハングアップした場合や入力ポートが故障した場合に、外部回路３００によりＣＰＵ１２３やＡＳＩＣ１２１の介在なしにスイッチングを停止させることができる。
【００８２】
本実施形態の外部回路３００では、抵抗Ｒ１，Ｒ２で第一の出力電圧（２４Ｖ）の上限値（３０Ｖ）を設定し、抵抗Ｒ３，Ｒ４で第二の出力電圧（５Ｖ）の上限値（８Ｖ）を設定している。
【００８３】
本実施形態において、制御信号ＣＯＮＴがＨレベルの状態を継続すると、出力電圧は上昇し、第一又は第二の出力電圧が上限値を超えると、コンパレータ３１０又はコンパレータ３２０がＬレベルを出力する。すると電源回路１１０への制御信号ＣＯＮＴはＬレベルになり、ＦＥＴ１１６のスイッチングは停止する。
【００８４】
本実施形態では、これによりＣＰＵ１２３やＡＳＩＣ１２１が制御不能な状態になった場合も、第一及び第二の出力電圧が一定以上の電圧に上昇することを防ぐことができる。
【００８５】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【符号の説明】
【００８６】
１００  画像形成装置
１１０  電源回路
１２０，１２０Ａ  制御基板
１２１  ＡＳＩＣ
１２３  ＣＰＵ
１２４  Ａ／Ｄ制御部
１６１  位置検出センサ
２００  Ａ／Ｄ変換回路
２１０  レジスタ
３００  外部回路
【先行技術文献】
【特許文献】
【００８７】
【特許文献１】特開２００１−２６８９０８号公報
【図１】
2014054139.tif 000003
【図２】
2014054139.tif 000004
【図３】
2014054139.tif 000005
【図４】
2014054139.tif 000006
【図５】
2014054139.tif 000007
【図６】
2014054139.tif 000008