(57)【要約】【課題】連続的にリアクタンス値を変更することができる可動部のない可変リアクタンス素子を提供する。【解決手段】可変リアクタンス素子１は、インダクタＬとスイッチ回路１０１の直列回路、その直列回路に印加される交流電圧ｖを検出する電圧検出器１０２、スイッチ回路１０１内のスイッチング素子Ｑ1，Ｑ2の駆動信号ＳC1を生成するスイッチ駆動回路１０３、及びスイッチ駆動回路１０３の駆動信号ＳC1の生成を制御するための制御信号を生成する制御部１０４を含む。制御部１０４が交流電圧ｖの各周期におけるスイッチング素子Ｑ1，Ｑ2のオン開始点とオン時間を制御することによりインダクタＬを流れるインダクタ電流ｉLを制御して可変リアクタンス素子１のインピーダンス値を変化させる。【選択図】図１
2014187678.tif 000002
【特許請求の範囲】
【請求項１】
インダクタと、
前記インダクタに直列に接続されたスイッチ手段と、
前記インダクタと前記スイッチ手段の直列回路に印加される交流電圧を検出する電圧検出手段と、
前記交流電圧の極性が負から正に変化する電圧零点からＴ／４（Ｔ：前記交流電圧の周期）が経過した基準時点が検出される毎に、各基準時点からの前記スイッチ手段をオンにするオン開始点とそのオン開始点からのオン時間を制御する制御手段と、
を備え、前記制御手段で前記インダクタを流れる電流を制御することによりインピーダンスが変化することを特徴とする可変リアクタンス素子。
【請求項２】
前記スイッチ手段は、第１の整流素子と第１のスイッチング素子を直列に接続した第１の直列回路と、前記第１の整流素子とは極性を逆にした第２の整流素子と第２のスイッチング素子を直列に接続した第２の直列回路との並列回路で構成され、
前記制御手段は、各基準時点からＴ／２が経過するまでの第１の期間では前記第１の直列回路を導通させ、（各基準時点＋Ｔ／２）からＴ／２が経過するまでの第２の期間では前記第２の直列回路を導通させるように、前記スイッチ手段を制御する、請求項１に記載の可変リアクタンス素子。
【請求項３】
前記制御手段は、前記オン時間をＴ／２の固定値で制御する、請求項２に記載の可変リアクタンス素子。
【請求項４】
前記第１のスイッチング素子と前記第２のスイッチング素子は、互いに異なるタイプの半導体スイッチ素子である、請求項２又は３に記載の可変リアクタンス素子。
【請求項５】
前記第１のスイッチング素子と前記第２のスイッチング素子は、同一タイプの半導体スイッチ素子である、請求項２又は３に記載の可変リアクタンス素子。
【請求項６】
前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加される、請求項１乃至５のいずれかに記載の可変リアクタンス素子。
【請求項７】
前記スイッチ手段は、同一タイプの２個の半導体スイッチ素子を極性を逆向きに直列接続した回路若しくは互いに異なるタイプの２個の半導体スイッチ素子を直列接続した回路で構成され、
前記制御手段は、前記２個の半導体スイッチ素子のオン開始点及びオン時間が同期するように制御する、請求項１に記載の可変リアクタンス素子。
【請求項８】
前記スイッチ手段は、２つの同一タイプの半導体スイッチ素子を極性を逆向きに接続した直列回路を２個直列に接続した回路若しくは２つの互いに異なるタイプの半導体スイッチ素子を直列に接続した直列回路を２個直列に接続した回路で構成され、
前記制御手段は、前記直列に接続した２つの回路が同期してオン状態となるように制御する、請求項１に記載の可変リアクタンス素子。
【請求項９】
前記制御手段は、各基準時点から前記オン開始点までの遅れ時間をΔｔsとすると、前記オン時間を（Ｔ／２−２・Δｔs）に制御する、請求項７又は８に記載の可変リアクタンス素子。
【請求項１０】
前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加される、請求項７乃至９のいずれかに記載の可変リアクタンス素子。
【請求項１１】
高周波電源と負荷との間に設けられ、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、
請求項１乃至１０のいずれかに記載の可変リアクタンス素子を含む、少なくとも１つのリアクタンス電流可変回路を備えたインピーダンス整合回路を有し、
前記可変リアクタンス素子内のインダクタを流れる電流を変化させることにより前記リアクタンス電流可変回路のインピーダンス値を変化させて前記高周波電源と前記負荷とのインピーダンス整合を行うことを特徴とするインピーダンス整合装置。
【請求項１２】
前記インピーダンス整合回路は、
前記高周波電源が接続される入力ポートに並列に接続される第１のリアクタンス電流可変回路と、
前記負荷が接続される出力ポートに並列に接続される第２のリアクタンス電流可変回路と、
前記第１のリアクタンス電流可変回路と前記第２のリアクタンス電流可変回路との間に接続されるインダクタと、
を含む、請求項１１に記載のインピーダンス整合装置。
【請求項１３】
前記リアクタンス電流可変回路には、当該リアクタンス電流可変回路のインピーダンス値の可変点として複数のオン開始点が予め設定されており、
前記インピーダンス整合装置のＴパラメータに関する情報が予め前記リアクタンス電流可変回路の可変点毎に取得され、各Ｔパラメータに関する情報が前記インピーダンス可変回路の可変点に対応付けて記憶されたＴパラメータ記憶手段と、
前記インピーダンス整合装置の前記高周波電源が接続される入力ポートにおいて、前記高周波電源から前記負荷側に進行する進行波と前記負荷から前記高周波電源側に進行する反射波を含む入力側高周波情報を検出する高周波情報検出手段と、
前記高周波情報検出手段で検出された入力側高周波情報と、前記Ｔパラメータ記憶手段に記憶された、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するＴパラメータに関する情報とを用いて、所定の第１の演算処理により、前記インピーダンス整合装置の前記負荷が接続される出力ポートにおける進行波と反射波とを含む出力側高周波情報を算出する高周波情報算出手段と、
前記高周波情報算出手段で算出される前記出力側高周波情報と、前記Ｔパラメータ記憶手段に記憶された全てのＴパラメータに関する情報とを用いて、所定の第２の演算処理により、前記リアクタンス電流可変回路を各Ｔパラメータに関する情報に対応する可変点に調整したと仮定した場合の前記入力ポートにおける入力側反射係数を算出する反射係数算出手段と、
前記反射係数算出手段で算出された複数の入力側反射係数のうち、予め設定された目標値に最も近い入力側反射係数を抽出し、その入力側反射係数に対応する前記リアクタンス電流可変回路の可変点に関する情報をインピーダンス整合の調整点として特定するインピーダンス調整点特定手段と、
前記インピーダンス調整点特定手段により特定された前記リアクタンス電流可変回路の可変点に関する情報に基づいて、前記リアクタンス電流可変回路のインピーダンス値を調整するインピーダンス調整手段と、
を更に備える、請求項１１又は１２に記載のインピーダンス整合装置。
【請求項１４】
前記入力側高周波情報に含まれる進行波と反射波はそれぞれ入力側進行波電圧と入力側反射波電圧であり、
前記出力側高周波情報に含まれる進行波と反射波はそれぞれ出力側進行波電圧と出力側反射波電圧であり、
前記第１の演算処理は、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するＴパラメータに関する情報を用いて、前記高周波情報検出手段で検出された入力側進行波電圧と入力側反射波電圧をそれぞれ前記出力側進行波電圧と前記出力側反射波電圧に変換する演算処理であり、
前記第２の演算処理は、前記Ｔパラメータ記憶手段に記憶された各Ｔパラメータに関する情報を用いて、前記高周波情報算出手段で算出された前記出力側進行波電圧と前記出力側反射波電圧を前記インピーダンス整合装置の入力ポートにおける進行波電圧と反射波電圧に変換した後、当該反射波電圧を当該進行波電圧で除して前記入力側反射係数を算出する演算処理である、請求項１３に記載のインピーダンス整合装置。
【請求項１５】
前記Ｔパラメータ記憶手段に記憶されたＴパラメータに関する情報は、実測した前記インピーダンス整合装置のＳパラメータのデータと前記Ｓパラメータの実測値をＴパラメータに変換する変換プログラムのデータ、若しくは実測した前記インピーダンス整合装置のＳパラメータを所定の変換式によりＴパラメータに変換したデータである、請求項１３又は１４に記載のインピーダンス整合装置。
【請求項１６】
前記負荷は、プラズマ処理装置である、請求項１１乃至１５のいずれかに記載のインピーダンス整合装置。
【請求項１７】
請求項１１乃至１６のいずれかに記載のインピーダンス整合装置が内蔵された高周波電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変リアクタンス素子、その可変リアクタンス素子を用いて高周波電源と負荷とのインピーダンス整合を行うインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源に関する。
【背景技術】
【０００２】
高周波電源からプラズマ処理装置に高周波電力を供給してプラズマ処理装置内にプラズマを発生させ、そのプラズマを用いて半導体ウェハの薄膜形成やエッチング処理などを行うプラズマ処理システムが知られている。そのプラズマ処理システムでは、プラズマ処理中に高周波電源からプラズマ処理装置に効率良く高周波電力を供給するため、高周波電源とプラズマ処理装置との間に高周波電源と負荷とのインピーダンス整合を自動的に行うインピーダンス整合装置が設けられている。
【０００３】
従来、プラズマ処理システムに用いられるインピーダンス整合装置として、図２３，図２４に示す構成のインピーダンス整合装置が提案されている。図２３，図２４は、それぞれ特許第３１８３９１４号、米国特許第５６５４６７９号の各公報に提案されているインピーダンス整合装置である。
【０００４】
図２３に示すインピーダンス整合装置１００は、装置内の入力端子対と出力端子対との間に、インダクタＬ１とバリアブルコンデンサＣ１のＬ型回路からなる二端子対回路と、信号ライン上にインダクタＬ２とバリアブルコンデンサＣ２を直列接続した回路からなる二端子対回路とを縦続接続した可変リアクタンス回路を内蔵する。
【０００５】
バリアブルコンデンサＣ１，Ｃ２は、互いに対向している一対の電極の一方をそれぞれモータＭ1，Ｍ2によって回転させることにより電極対向面積を変化させ、それにより容量値を変化させるタイプのバリアブルコンデンサである。インピーダンス整合装置１００は、バリアブルコンデンサＣ１とバリアブルコンデンサＣ２の容量値を変化させて高周波電源とプラズマ処理装置とのインピーダンス整合を行う。
【０００６】
図２４に示すインピーダンス整合装置２００は、装置内の入力端子対と出力端子対との間に、コンデンサＣｎ（ｎ＝１，２，…Ｎ）とスイッチ回路ＳＷｎ（ｎ＝１，２，…Ｎ）の直列回路を並列に複数個接続した二端子対回路２０１と、信号ライン上にインダクタ２０２とコンデンサ２０３を直列接続した二端子対回路とを縦続接続した可変リアクタンス回路を内蔵する。
【０００７】
インピーダンス整合装置２００は、スイッチ回路ＳＷｎによって信号ラインと接地ラインとの間に並列に接続されるコンデンサＣｎの個数を制御することによりコンデンサＣｎの合成容量値Ｃsumを変化させて高周波電源とプラズマ処理装置とのインピーダンス整合を行う。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３１８３９１４号公報
【特許文献２】米国特許第５６５４６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図２３に示すインピーダンス整合装置１００では、モータＭ1，Ｍ2によって一方の電極を回転させて電極対向面積を変化させる（容量値を変化させる）タイプのバリアブルコンデンサＣ１，Ｃ２を用いているので、長期間の使用によってバリアブルコンデンサＣ１，Ｃ２の可動部が劣化し、これによりインピーダンス整合装置１００が損傷するという問題がある。
【００１０】
図２４に示すインピーダンス整合装置２００では、コンデンサＣ１，Ｃ２，…Ｃｎに可動部がないので、上記の経時劣化の問題は少ないが、周波数が固定の場合、合成容量値Ｃsumが離散的に変化するので、微調整を可能にしようとすると、非常に多くのコンデンサＣｎとスイッチ回路ＳＷｎの直列回路が必要になるという問題がある。従って、設計上の理由などでコンデンサＣｎとスイッチ回路ＳＷｎの直列回路の数が制限されると、インピーダンス整合ができない場合が生じる。
【００１１】
本発明は、リアクタンス値を変化させるための可動部がなく、周波数が固定であっても確実にインピーダンス整合を行うことができる可変リアクタンス素子、その可変リアクタンス素子を用いたインピーダンス整合装置及びそのインピーダンス整合装置を内蔵した高周波電源を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１３】
本発明の第１の側面によって提供される可変リアクタンス素子は、インダクタと、前記インダクタに直列に接続されたスイッチ手段と、前記インダクタと前記スイッチ手段の直列回路に印加される交流電圧を検出する電圧検出手段と、前記交流電圧の極性が負から正に変化する電圧零点からＴ／４（Ｔ：前記交流電圧の周期）が経過した基準時点が検出される毎に、各基準時点からの前記スイッチ手段をオンにするオン開始点とそのオン開始点からのオン時間を制御する制御手段と、を備え、前記制御手段で前記インダクタを流れる電流を制御することによりインピーダンスが変化することを特徴とする（請求項１）。
【００１４】
好ましい実施の形態によれば、前記スイッチ手段は、第１の整流素子と第１のスイッチング素子を直列に接続した第１の直列回路と、前記第１の整流素子とは極性を逆にした第２の整流素子と第２のスイッチング素子を直列に接続した第２の直列回路との並列回路で構成され、前記制御手段は、各基準時点からＴ／２が経過するまでの第１の期間では前記第１の直列回路を導通させ、（各基準時点＋Ｔ／２）からＴ／２が経過するまでの第２の期間では前記第２の直列回路を導通させるように、前記スイッチ手段を制御する（請求項２）。この実施の形態の場合、前記制御手段は、前記オン時間をＴ／２の固定値で制御するとよい（請求項３）。
【００１５】
また、前記第１のスイッチング素子と前記第２のスイッチング素子は、互いに異なるタイプの半導体スイッチ素子であるとよい（請求項４）。或いは、前記第１のスイッチング素子と前記第２のスイッチング素子は、同一タイプの半導体スイッチ素子であるとよい（請求項５）。
【００１６】
また、前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加されるとよい（請求項６）。
【００１７】
好ましい他の実施の形態によれば、前記スイッチ手段は、同一タイプの２個の半導体スイッチ素子を極性を逆向きに直列接続した回路若しくは互いに異なるタイプの２個の半導体スイッチ素子を直列接続した回路で構成され、前記制御手段は、前記２個の半導体スイッチ素子のオン開始点及びオン時間が同期するように制御する（請求項７）。
【００１８】
更に、他の実施の形態によれば、前記スイッチ手段は、２つの同一タイプの半導体スイッチ素子を極性を逆向きに接続した直列回路を２個直列に接続した回路若しくは２つの互いに異なるタイプの半導体スイッチ素子を直列に接続した直列回路を２個直列に接続した回路で構成され、前記制御手段は、前記直列に接続した２つの回路が同期してオン状態となるように制御する（請求項８）。
【００１９】
他の実施の形態において、前記制御手段は、各基準時点から前記オン開始点までの遅れ時間をΔｔsとすると、前記オン時間を（Ｔ／２−２・Δｔs）に制御するとよい（請求項９）。また、前記交流電圧を降圧するトランスを更に備え、前記インダクタと前記スイッチ手段の直列回路に前記トランスで降圧された前記交流電圧が印加されるとよい（請求項１０）。
【００２０】
本発明の第２の側面によって提供されるインピーダンス整合装置は、高周波電源と負荷との間に設けられ、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、請求項１乃至１０のいずれかに記載の可変リアクタンス素子を含む、少なくとも１つのリアクタンス電流可変回路を備えたインピーダンス整合回路を有し、前記可変リアクタンス素子内のインダクタを流れる電流を変化させることにより前記リアクタンス電流可変回路のインピーダンス値を変化させて前記高周波電源と前記負荷とのインピーダンス整合を行うことを特徴とする（請求項１１）。
【００２１】
好ましい実施の形態によれば、前記インピーダンス整合回路は、前記高周波電源が接続される入力ポートに並列に接続される第１のリアクタンス電流可変回路と、前記負荷が接続される出力ポートに並列に接続される第２のリアクタンス電流可変回路と、前記第１のリアクタンス電流可変回路と前記第２のリアクタンス電流可変回路との間に接続されるインダクタと、を含むとよい（請求項１２）。
【００２２】
好ましい他の実施の形態によれば、前記リアクタンス電流可変回路には、当該リアクタンス電流可変回路のインピーダンス値の可変点として複数のオン開始点が予め設定されており、前記インピーダンス整合装置のＴパラメータに関する情報が予め前記リアクタンス電流可変回路の可変点毎に取得され、各Ｔパラメータに関する情報が前記インピーダンス可変回路の可変点に対応付けて記憶されたＴパラメータ記憶手段と、前記インピーダンス整合装置の前記高周波電源が接続される入力ポートにおいて、前記高周波電源から前記負荷側に進行する進行波と前記負荷から前記高周波電源側に進行する反射波を含む入力側高周波情報を検出する高周波情報検出手段と、前記高周波情報検出手段で検出された入力側高周波情報と、前記Ｔパラメータ記憶手段に記憶された、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するＴパラメータに関する情報とを用いて、所定の第１の演算処理により、前記インピーダンス整合装置の前記負荷が接続される出力ポートにおける進行波と反射波とを含む出力側高周波情報を算出する高周波情報算出手段と、前記高周波情報算出手段で算出される前記出力側高周波情報と、前記Ｔパラメータ記憶手段に記憶された全てのＴパラメータに関する情報とを用いて、所定の第２の演算処理により、前記リアクタンス電流可変回路を各Ｔパラメータに関する情報に対応する可変点に調整したと仮定した場合の前記入力ポートにおける入力側反射係数を算出する反射係数算出手段と、前記反射係数算出手段で算出された複数の入力側反射係数のうち、予め設定された目標値に最も近い入力側反射係数を抽出し、その入力側反射係数に対応する前記リアクタンス電流可変回路の可変点に関する情報をインピーダンス整合の調整点として特定するインピーダンス調整点特定手段と、前記インピーダンス調整点特定手段により特定された前記リアクタンス電流可変回路の可変点に関する情報に基づいて、前記リアクタンス電流可変回路のインピーダンス値を調整するインピーダンス調整手段と、を更に備えるとよい（請求項１３）。
【００２３】
また、前記入力側高周波情報に含まれる進行波と反射波はそれぞれ入力側進行波電圧と入力側反射波電圧であり、前記出力側高周波情報に含まれる進行波と反射波はそれぞれ出力側進行波電圧と出力側反射波電圧であり、前記第１の演算処理は、前記入力側高周波情報の検出時に設定されている前記リアクタンス電流可変回路の可変点に対応するＴパラメータに関する情報を用いて、前記高周波情報検出手段で検出された入力側進行波電圧と入力側反射波電圧をそれぞれ前記出力側進行波電圧と前記出力側反射波電圧に変換する演算処理であり、前記第２の演算処理は、前記Ｔパラメータ記憶手段に記憶された各Ｔパラメータに関する情報を用いて、前記高周波情報算出手段で算出された前記出力側進行波電圧と前記出力側反射波電圧を前記インピーダンス整合装置の入力ポートにおける進行波電圧と反射波電圧に変換した後、当該反射波電圧を当該進行波電圧で除して前記入力側反射係数を算出する演算処理であるとよい（請求項１４）。
【００２４】
また、前記Ｔパラメータ記憶手段に記憶されたＴパラメータに関する情報は、実測した前記インピーダンス整合装置のＳパラメータのデータと前記Ｓパラメータの実測値をＴパラメータに変換する変換プログラムのデータ、若しくは実測した前記インピーダンス整合装置のＳパラメータを所定の変換式によりＴパラメータに変換したデータであるとよい（請求項１５）。更に、前記負荷は、プラズマ処理装置であるとよい（請求項１６）。
【００２５】
本発明の第３の側面によって提供される高周波電源は、本発明の第２の側面によって提供されるインピーダンス整合装置を内蔵したことを特徴とする（請求項１７）。
【発明の効果】
【００２６】
本発明によれば、可変リアクタンス素子をインダクタとスイッチ手段の直列回路で構成し、基準時点（直列回路に印加される交流電圧の極性が負から正に変化する電圧零点からＴ／４（Ｔ：交流電圧の周期）が経過した時点）が検出される毎に、その基準時点からのオン開始点とそのオン開始点からのオン時間を制御してインダクタを流れる電流を変化させ、これにより可変リアクタンス素子のインピーダンスを変化させるので、可変リアクタンス素子のインピーダンスを変化させるための可動部の劣化に起因する可変リアクタンス素子の損傷等が生じことがない。
【００２７】
また、スイッチ手段の各基準時点からのオン開始点をほぼ連続的に変化させることによって可変リアクタンス素子のインダクタを流れる電流をほぼ連続的に変化させることができるので、高周波電源と負荷とのインピーダンス整合を行うインピーダンス整合装置に適用した場合、高周波電源から出力される高周波電力の周波数が固定であっても任意の負荷インピーダンスに対して確実にインピーダンス整合を行うことができる。
【図面の簡単な説明】
【００２８】
【図１】本発明に係る可変リアクタンス素子の第１の実施形態の回路構成を示す図である。
【図２】第１の実施形態に係る可変リアクタンス素子内のスイッチング素子のオン開始点を基準時点に設定した場合の交流電圧、インダクタ電流、駆動信号の関係を示す波形図である。
【図３】第１の実施形態に係る可変リアクタンス素子内のスイッチング素子のオン開始点を基準時点から遅らせた場合の交流電圧、インダクタ電流、駆動信号の関係を示す波形図である。
【図４】第１の実施形態に係る可変リアクタンス素子のスイッチ回路の他の回路構成を示す図である。
【図５】第１の実施形態に係る可変リアクタンス素子のスイッチ回路に掛かる電圧が高い場合の回路構成の一例を示す図である。
【図６】本発明に係る可変リアクタンス素子の第２の実施形態の回路構成を示す図である。
【図７】第２の実施形態に係る可変リアクタンス素子内のスイッチング素子のオン開始点を基準時点に設定した場合の交流電圧、インダクタ電流、駆動信号の関係を示す波形図である。
【図８】第２の実施形態に係る可変リアクタンス素子内のスイッチング素子のオン開始点を基準時点から遅らせた場合の交流電圧、駆動信号、インダクタ電流の関係を示す図である。
【図９】第２の実施形態に係る可変リアクタンス素子のスイッチ回路の他の回路構成を示す図である。
【図１０】第２の実施形態に係る可変リアクタンス素子のスイッチ回路に掛かる電圧が高い場合の回路構成の一例を示す図である。
【図１１】第２の実施形態に係る可変リアクタンス素子のスイッチ回路に掛かる電圧が高い場合の他の回路構成を示す図である。
【図１２】第１の実施形態に係る可変リアクタンス素子を用いたインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。
【図１３】第２の実施形態に係る可変リアクタンス素子を用いたインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。
【図１４】Ｔパラメータに関する情報を記憶する不揮発メモリの記憶領域のイメージ図である。
【図１５】４端子回路網のＴパラメータを説明するための図である。
【図１６】インピーダンス整合装置のＳパラメータＳ11，Ｓ21を測定するときの構成図である。
【図１７】インピーダンス整合装置のＳパラメータＳ12，Ｓ22を測定するときの構成図である。
【図１８】プラズマ処理中のインピーダンス整合装置のインピーダンス整合動作を示すフローチャートである。
【図１９】本実施形態に係るインピーダンス整合装置のインピーダンス整合動作をシミュレーションした一例を示す波形図である。
【図２０】図１９のシミュレーションに用いた回路構成を示す図である。
【図２１】第１の実施形態に係るインピーダンス整合装置を内蔵した可変高周波電源の一例を示す図である。
【図２２】第２の実施形態に係るインピーダンス整合装置を内蔵した可変高周波電源の他の例を示す図である。
【図２３】従来のインピーダンス整合装置の回路構成の一例を示す図である。
【図２４】従来のインピーダンス整合装置の回路構成の他の例を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００３０】
図１は、本発明に係る可変リアクタンス素子の第１の実施形態の回路構成を示す図である。
【００３１】
第１の実施形態に係る可変リアクタンス素子１は、インダクタＬと、インダクタＬに直列に接続されたスイッチ回路１０１Ａと、インダクタＬとスイッチ回路１０１Ａの直列回路に印加される交流電圧ｖを検出する電圧検出器１０２と、スイッチ回路１０１内のスイッチング素子Ｑ1，Ｑ2の駆動信号ＳC1，ＳC2を生成し、スイッチ回路１０１Ａに出力するスイッチ駆動回路１０３と、スイッチ駆動回路１０３の駆動信号ＳC1，ＳC2の生成を制御するための制御信号を生成し、スイッチ駆動回路１０３に出力する制御回路１０４を含む。
【００３２】
なお、図１では、インダクタＬ以外にスイッチ回路１０１Ａ、電圧検出器１０２、スイッチ駆動回路１０３および制御回路１０４を含むが、スイッチ回路１０１Ａ乃至制御回路１０４は、後述するように、インダクタＬを流れる電流を制御することにより当該インダクタＬのインピーダンスを変化させる働きをする回路であるから、可変リアクタンス素子１全体が電子制御による可変インダクタ若しくはバリアブルインダクタとなっている。
【００３３】
スイッチ回路１０１Ａは、整流素子Ｄ1とスイッチング素子Ｑ1を直列に接続した第１のスイッチ回路と、整流素子Ｄ1とは極性を逆にした整流素子Ｄ2とスイッチング素子Ｑ2を直列に接続した第２のスイッチ回路を並列に接続した回路である。本実施形態では、スイッチング素子Ｑ1にＮチャネル型のＭＯＳＦＥＴを用い、スイッチング素子Ｑ2にＰチャネル型のＭＯＳＦＥＴを用い、整流素子Ｄ1，Ｄ2にダイオードを用いている。スイッチング素子Ｑ1，Ｑ2のスイッチング特性は略同一であり、整流素子Ｄ1，Ｄ2の整流特性も略同一である。
【００３４】
第１のスイッチ回路は、ダイオードＤ1のカソードとＭＯＳＦＥＴ（Ｑ1）のドレインを接続した回路である。ダイオードＤ1のアノードはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ1）のソースはグランドに接続されている。一方、第２のスイッチ回路は、ダイオードＤ2のアノードとＭＯＳＦＥＴ（Ｑ2）のドレインを接続した回路である。ダイオードＤ2のカソードはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ2）のソースはグランドに接続されている。
【００３５】
第１のスイッチ回路は、インダクタＬの信号線側からグランド側に流れる電流（以下、「正方向インダクタ電流ｉL+」という。）を制御する回路であり、第２のスイッチ回路は、インダクタＬのグランド側から信号線側に流れる電流（以下、「負方向インダクタ電流ｉL-」という。）を制御する回路である。
【００３６】
可変リアクタンス素子１は、交流電圧ｖの極性が負から正に変化する電圧零点からＴ／４（Ｔ：交流電圧ｖの周期）が経過した時点を基準時点とし、制御回路１０４が、基準時点毎に基準時点からのスイッチング素子Ｑ1，Ｑ2のオン開始点とそのオン開始点からのオン時間を制御することによりインダクタＬを流れる正方向インダクタ電流ｉL+と負方向インダクタ電流ｉL-を変化させ、これにより可変リアクタンス素子１のインピーダンスが可変となる素子である。
【００３７】
インダクタＬにＡ・sin(２πf・t)（Ａ：交流電圧ｖの振幅、ｆ：交流電圧ｖの周波数［ＭＨｚ］）の交流電圧ｖを印加とすると、図２（ａ）に示すように、インダクタＬには、交流電圧ｖに対してπ／２だけ位相が遅れたインダクタ電流ｉL＝Ｂ・sin(２πf・t−π／２)＝−Ｂ・cos(２πf・t)（Ｂ：電流ｉLの振幅）が流れる。このインダクタ電流ｉLは、各基準時点ｔrから（ｔr＋Ｔ）の時点までの各期間（以下、「［ｔr〜（ｔr＋Ｔ）］の期間」と表記する。）において、ｔrから（ｔr＋Ｔ／２）の期間には正方向インダクタ電流ｉL+が流れ、（ｔr＋Ｔ／２）から（ｔr＋Ｔ）（次のｔr）の期間には負方向インダクタ電流ｉL-が流れる電流である。
【００３８】
各［ｔr〜（ｔr＋Ｔ）］の期間において、基準時点ｔrからのスイッチング素子Ｑ1のオン開始点ｔs1をΔｔs（但し、０≦Δｔs≦Ｔ／４）、基準時点ｔrからのスイッチング素子Ｑ2のオン開始点ｔs2を（Δｔs＋Ｔ／２）とすると、Δｔs＝０に設定すると、インダクタＬには、図２（ｂ）に示すように、図２（ａ）に示すインダクタ電流ｉLと同一の波形のインダクタ電流ｉLが流れる。
【００３９】
一方、Δｔsを０＜Δｔs＜Ｔ／４に設定すると、インダクタＬには、図３（ｂ）に示すように、［ｔr〜（ｔr＋Ｔ／２）］の期間には（ｔr＋Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔs）の期間だけ山形の正方向インダクタ電流ｉL+が流れ、［（ｔr＋Ｔ／２）〜（ｔr＋Ｔ）］の期間には（ｔr＋３・Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔs）の期間だけ谷形の負方向インダクタ電流ｉL-が流れる。このインダクタ電流ｉLは、正方向インダクタ電流ｉL+と負方向インダクタ電流ｉL-が２・Δｔs（≠０）の時間間隔で交互に流れる電流である。
【００４０】
Δｔsを増大すると、時間間隔２・Δｔsが大きくなるとともに、正方向インダクタ電流ｉL+と負方向インダクタ電流ｉL-がそれぞれ減少するので、各周期のインダクタ電流ｉLは減少する。そして、Δｔs＝Ｔ／４に設定すると、正方向インダクタ電流ｉL+及び負方向インダクタ電流ｉL-の流れる期間（Ｔ／２−２・Δｔs）はゼロになるので、インダクタ電流ｉLはゼロとなる。従って、Δｔsを０からＴ／４まで変化させると、インダクタ電流ｉLの実効値をＢ／［√(２)］からゼロまで変化させることができる。
【００４１】
インダクタＬを流れるインダクタ電流ｉLが変化すると、交流電圧ｖは変化しないから、ｖ＝Ｚm・ｉLよりインダクタＬのインピーダンス値Ｚmは恰も変化したように動作する。従って、インダクタ電流ｉLを制御することによって可変リアクタンス素子１のインピーダンス値Ｚmを制御することができる。
【００４２】
第１の実施形態では、［ｔr〜（ｔr＋Ｔ／４）］の期間を（Ｎ−１）等分してＮ個（例えば、１００個）のオン開始点ｔs1を設定するとともに、［（ｔr＋Ｔ／２）〜（ｔr＋３・Ｔ／４）］の期間を（Ｎ−１）等分してＮ個のオン開始点ｔs2を設定し、制御部１０４によってオン開始点ｔs1，オン開始点ｔs2を［ｔs1，ｔs2］＝［ｔs1，ｔs1＋Ｔ／２］の関係で制御することにより可変リアクタン素子１のインピーダンス値（リアクタンス値）をＮ種類変更できるようになっている。
【００４３】
オン開始点ｔs1，オン開始点ｔs2を変化させると、図２（ｂ），図３（ｂ）に示すように、正方向インダクタ電流ｉL+が流れる時間Ｔa1と負方向インダクタ電流ｉL-が流れる時間Ｔa2が変化する。このため、オン開始点ｔs1，オン開始点ｔs2が変化するのに応じてスイッチング素子Ｑ1のオン時間Ｔs1とスイッチング素子Ｑ2のオン時間Ｔs2をそれぞれ時間Ｔa1と時間Ｔa2に合わせるようにしてもよいが、この方法は制御が複雑になる。正方向インダクタ電流ｉL+が流れる時間Ｔa1と負方向インダクタ電流ｉL-が流れる時間Ｔa2は、Δｔs＝０でＴ／２となり、Δｔsを増大すのに応じて小さくなるから、第１の実施形態では、オン時間Ｔs1，オン時間Ｔs2をＴ／２に固定してオン時間Ｔs1，オン時間Ｔs2の制御を簡単にしている。
【００４４】
制御部１０４は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）含むマイクロコンピュータで構成される。制御部１０４は、マイクロコンピュータに代えてＦＰＧＡ（Field Programmable Gate Array）で実現することも可能である。制御部１０４には、可変リアクタンス素子１のリアクタンス可変点Ｘn（ｎは、オン開始点ｔs1,ｔs2の組に付した識別番号。ｎ＝１，…Ｎ）のデータとして、オン開始点ｔs1，オン開始点ｔs2を［ｔs1，ｔs1＋Ｔ／２］の関係で制御するためのＮ個のデータが記憶されたメモリ１０５（例えば、ＥＥＰＲＯＭ等の不揮発メモリ）が設けられている。図１ではメモリ１０５を制御部１０４内に設けた構成にしているが、メモリ１０５を制御部１０４に外部接続する構成でもよい。
【００４５】
基準時点ｔrからの遅れ時間のピッチをΔｔ＝（Ｔ／４）÷（Ｎ−１）とすると、ｎ番目のリアクタンス可変点Ｘnのオン開始点ｔs1(n)，ｔs2(n)（(n)は、ｎ番目のリアクタンス可変点Ｘnの値であることを示す。以下、同じ。）は、ｔs1(n)＝（ｎ−１）・Δｔ、ｔs2(n)＝（ｎ−１）・Δｔ＋Ｔ／２で表わされる。１番目のリアクタンス可変点Ｘ1は、ｔs1(1)＝０、ｔs2(1)＝Ｔ／２であるから、インダクタ電流ｉLが最大となる可変点である。また、Ｎ番目のリアクタンス可変点Ｘ1は、ｔs1(N)＝Ｔ／４、ｔs2(N)＝３・Ｔ／４であるから、インダクタ電流ｉLがゼロとなる可変点である。
【００４６】
メモリ１０５には、リアクタンス可変点Ｘnに対応したアドレスｎの記憶領域にオン開始点ｔs1(n)，ｔs2(n)の組のデータ［（ｎ−１）・Δｔ，（ｎ−１）・Δｔ＋Ｔ／２］が記憶されている。
【００４７】
制御部１０４では、ＣＰＵがＲＯＭに記憶された処理プログラムを実行することにより可変リアクタンス素子１のリアクタンス可変点Ｘnを変更する制御が行われる。制御部１０４は、可変リアクタンス素子１のリアクタンス値をｋ番目のリアクタンス可変点Ｘkの値に設定する場合、メモリ１０５からリアクタンス可変点Ｘkのデータ［（ｋ−１）・Δｔ，（ｋ−１）・Δｔ＋Ｔ／２］を読み出す。制御部１０４は、電圧検出器１０２から出力される交流電圧ｖから極性が負から正に変わる電圧零点を検出する。
【００４８】
制御部１０４は、電圧零点を検出する毎に、その検出時点から（Ｔ／４＋（ｋ−１）・Δｔ）が経過した時点（基準時点ｔrから（ｋ−１）・Δｔだけ遅れた時点）をオン開始点ｔs1(k)として検出し、その検出信号をスイッチ駆動回路１０３に出力する。また、制御部１０４は、電圧零点の検出時点から（３・Ｔ／４＋（ｋ−１）・Δｔ）が経過した時点（基準時点ｔrから（（ｋ−１）・Δｔ＋Ｔ／２）だけ遅れた時点）をオン開始点ｔs2(k)として検出し、その検出信号をスイッチ駆動回路１０３に出力する。これらの検出信号は、スイッチ駆動回路１０３にスイッチング素子Ｑ1の駆動を制御する駆動信号ＳC1とスイッチング素子Ｑ2の駆動を制御する駆動信号ＳC2を生成させるための制御信号である。
【００４９】
スイッチ駆動回路１０３は、制御部１０４から入力されるオン開始点ｔs1(k)（＝Ｔ／４＋（ｋ−１）・Δｔ）の検出信号に基づき、オン開始点ｔs1(k)でスイッチング素子Ｑ1をオン状態にし、オン開始点ｔs1(k)からオン時間Ｔs1＝Ｔ／２が経過した時点でスイッチング素子Ｑ1をオフ状態にする駆動信号ＳC1を生成し、スイッチ回路１０１Ａに出力する。また、制御部１０４から入力されるオン開始点ｔs2(k)（＝３・Ｔ／４＋（ｋ−１）・Δｔ）の検出信号に基づき、オン開始点ｔs2(k)でスイッチング素子Ｑ2をオン状態にし、オン開始点ｔs2(k)からオン時間Ｔs2＝Ｔ／２が経過した時点でスイッチング素子Ｑ2をオン状態にする駆動信号ＳC2を生成し、スイッチ回路１０１Ａに出力する。
【００５０】
図１では、スイッチング素子Ｑ1にＮチャネル型ＭＯＳＦＥＴを用い、スイッチング素子Ｑ2にＰチャネル型のＭＯＳＦＥＴを用い、スイッチング素子Ｑ1のオン時間Ｔs1とスイッチング素子Ｑ2のオン時間Ｔs2のオン時間Ｔs2をＴ／２に設定しているので、駆動信号ＳC1と駆動信号ＳC2の矩形波は、図２（ｃ）（ｄ），図３（ｃ），（ｄ）に示すように、同一の矩形波となる。このため、図１では、スイッチ駆動回路１０３が駆動信号ＳC1のみを生成し、スイッチング素子Ｑ1，Ｑ2の両方のゲートに入力している。
【００５１】
図２（ｃ），図３（ｃ）において、駆動信号Ｓc1の各立ち上り時点がスイッチング素子Ｑ1のオン開始点ｔs1に相当し、駆動信号Ｓc1の各立ち下がり時点がスイッチング素子Ｑ2のオン開始点ｔs2に相当する。また、駆動信号Ｓc1のハイレベル期間は、スイッチング素子Ｑ1のオン時間Ｔs1に相当し、駆動信号Ｓc1のローレベル期間は、スイッチング素子Ｑ2のオン時間Ｔs2に相当する。図２は、可変リアクタンス素子１をリアクタンス可変点Ｘ1に制御したときの波形図であるから、オン開始点ｔs1とオン開始点ｔs2はそれぞれｔrと（ｔr＋Ｔ／２）に制御されている。図３は、可変リアクタンス素子１をリアクタンス可変点Ｘk（０＜ｋ＜Ｎ）に制御したときの波形図であるから、オン開始点ｔs1とオン開始点ｔs2はそれぞれ（ｔr＋Δｔs）（但し、Δｔs＝（ｋ−１）・Δｔ）と（ｔr＋Ｔ／２＋Δｔs）に制御されている。
【００５２】
スイッチ回路１０１Ａでは、スイッチ駆動回路１０３から入力される駆動信号ＳC1でＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）がオン・オフ駆動される。これにより、インダクタＬには、図２（ｂ），図３（ｂ）に示したようなインダクタ電流ｉLが流れる。
【００５３】
交流電圧ｖの周波数ｆがプラズマ処理システムで規定されている、例えば、１３．５６［ＭＨｚ］の場合、周期Ｔは、０．０７４［μ秒］である。例えば、Ｎ＝１００に設定すると、オン開始点ｔs1，ｔs2の切換ステップΔｔは、Δｔ＝（Ｔ／４）÷Ｎ＝０．０７４／４００＝０．１８５［ｎ秒］となり、可変リアクタンス素子１のリアクタンス値をほぼ連続的に変化させることができる。
【００５４】
なお、スイッチ回路１０１Ａに代えて、図４に示すように、スイッチング素子Ｑ2をＮチャネル型のＭＯＳＦＥＴで構成したスイッチ回路１０１Ｂにしてもよい。この場合は、スイッチ駆動回路１０３’からスイッチング素子Ｑ2のゲートに駆動信号ＳC1のレベルを反転した駆動信号ＳC2が入力される。
【００５５】
また、可変リアクタンス素子１をプラズマ処理システムのインピーダンス整合装置に適用した場合、インピーダンス整合装置には数百ボルトの高周波電圧が入力され、可変リアクタンス素子１に非常に高い交流電圧ｖが掛かるので、スイッチング素子Ｑ1及びスイッチング素子Ｑ２の耐圧が問題となる。
【００５６】
この場合は、図５に示すように、可変リアクタンス素子１を高周波電圧ｖが流れる信号線にトランスＴを介して接続するとよい。可変リアクタンス素子１には高周波電圧ｖのレベルがトランスＴによって減圧されて印加されるので、トランスＴの巻線比を調節することにより可変リアクタンス素子１に印加される電圧ｖ’をスイッチング素子Ｑ1及びスイッチング素子Ｑ２の耐圧を満たすようにすることができる。
【００５７】
図６は、本発明に係る可変リアクタンス素子の第２の実施形態の回路構成を示す図である。
【００５８】
第２の実施形態に係る可変リアクタンス素子１’は、第１の実施形態に係る可変リアクタンス素子１に対して、スイッチ回路１０１Ａを同一特性のＮチャネル型ＭＯＳＦＥＴからなる２つのスイッチング素子Ｑ1，Ｑ2を極性逆向きにして直列接続したスイッチ回路１０１Ｃ若しくはスイッチ回路１０１Ｄに変更したものである。
【００５９】
図６（ａ）に示すスイッチ回路１０１Ｃは、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のソース同士が接続され、ＭＯＳＦＥＴ（Ｑ1）のドレインはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ2）のドレインはグランドに接続されている。一方、図６（ｂ）に示すスイッチ回路１０１Ｄは、スイッチ回路１０１Ｃに対してＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の接続順を入れ替えたものである。スイッチ回路１０１Ｄでは、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のドレイン同士が接続され、ＭＯＳＦＥＴ（Ｑ2）のソースはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ1）のソースはグランドに接続されている。
【００６０】
スイッチ回路１０１Ｃ，１０１Ｄは、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の両ゲートに正電圧が印加されると、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）が共にオン状態になり、インダクタＬに電流が流れるようになる。図３で説明したように、［ｔｒ〜（ｔｒ＋Ｔ／２）］の期間には（ｔｒ＋Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけ正方向インダクタ電流ｉL+が流れ、［（ｔｒ＋Ｔ／２）〜（ｔｒ＋Ｔ）］の期間には（ｔｒ＋３・Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけ負方向インダクタ電流ｉL-が流れるので、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の各ゲートには、（ｔｒ＋Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけハイレベルとなり、（ｔｒ＋３・Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけハイレベルとなる駆動信号Ｓc1と駆動信号Ｓc2が入力される。
【００６１】
従って、第１の実施形態に係る可変リアクタンス素子１では、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のオン開始点ｔa1，ｔa2に関係なくＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のオン時間Ｔs1，Ｔs2をＴ／２に固定していたが、第２の実施形態に係る可変リアクタンス素子１’では、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のオン時間Ｔs1，Ｔs2は、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のオン開始点ｔa1(k)，ｔa2(k)に連動して(Ｔ／２−２・（ｋ−１）・Δｔ)に制御される。
【００６２】
図７，図８は、可変リアクタンス素子１’の交流電圧ｖ、駆動信号ＳC1，ＳC2、インダクタ電流ｉLの関係を示す波形図である。図７は、可変リアクタンス素子１をリアクタンス可変点Ｘ1に制御したときの波形図で、図２に対応する波形図である。また、図８は、可変リアクタンス素子１をリアクタンス可変点Ｘk（０＜ｋ＜Ｔ／４）に制御したときの波形図で、図３に対応する波形図である。
【００６３】
可変リアクタンス素子１’では、可変リアクタンス素子１をリアクタンス可変点Ｘ1に制御した場合、［ｔr〜（ｔr＋Ｔ／２）］と［（ｔr＋Ｔ／２）〜（ｔr＋Ｔ）］の両期間は駆動信号ＳC1，ＳC2をハイレベルにしなければならないので、駆動信号ＳC1，ＳC2は、図７（ｃ），（ｄ）に示されるように、基準時点ｔrと（ｔr＋Ｔ／２）の各時点で瞬時的にローレベルになるパルス信号となる。この場合は、スイッチング素子Ｑ1，Ｑ2が実質的に常時オン状態となるから、インダクタ電流ｉLはｉL＝−Ｂ・cos(２πf・t)となる。
【００６４】
一方、可変リアクタンス素子１をリアクタンス可変点Ｘk（０＜ｋ＜Ｔ／４）に制御した場合、スイッチング素子Ｑ1，Ｑ2のオン時間Ｔs1，Ｔs2を電流が流れている時間Ｔa1，Ｔa2に制御するために、駆動信号ＳC1，ＳC2は、図８（ｃ），（ｄ）に示されるように、ハイレベル期間が（Ｔ／２−２・Δｔs）（但し、Δｔs＝（ｋ−１）・Δｔ）となるパルス信号となる。従って、Ｎ番目のリアクタンス可変点ＸNでは、Δｔs＝（Ｎ−１）・Δｔ＝Ｔ／４となり、駆動信号ＳC1，ＳC2はローレベルの信号となるので、スイッチング素子Ｑ1，Ｑ2はオフ状態、インダクタ電流ｉLは０となる。
【００６５】
第２の実施形態に係る可変リアクタンス素子１’も第１の実施形態に係る可変リアクタンス素子１と同様に、駆動信号ＳC1と駆動信号ＳC2は同一波形となり、図６（ａ）では、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のソース電位が共通になるので、スイッチ駆動回路１０３では駆動信号ＳC1のみが生成され、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の両ゲートに入力される。一方、図６（ｂ）では、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のソース電位が共通ではないので、スイッチ駆動回路１０３で駆動信号Ｓc1と当該駆動信号Ｓc1とはローレベル電位が異なる駆動信号Ｓc2が生成され、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のゲートにそれぞれ入力される。
【００６６】
図６では、第２の実施形態に係る可変リアクタンス素子１’として、２つのＮチャネル型のＭＯＳＦＥＴを逆直列接続したスイッチ回路１０１Ｃ若しくはスイッチ回路１０１Ｄを用いる例を示したが、図９に示すＮチャネル型のＭＯＳＦＥＴとＰチャネル型のＭＯＳＦＥＴを直列接続したスイッチ回路１０１Ｅ若しくはスイッチ回路１０１Ｆを用いてもよい。
【００６７】
図９（ａ）に示すスイッチ回路１０１Ｅは、Ｎチャネル型のＭＯＳＦＥＴ（Ｑ1）のソースとＰチャネル型のＭＯＳＦＥＴ（Ｑ2）のドレインが接続され、ＭＯＳＦＥＴ（Ｑ1）のドレインはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ2）のソースはグランドに接続されている。一方、図９（ｂ）に示すスイッチ回路１０１Ｆは、スイッチ回路１０１Ｅに対してＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の接続順を入れ替えたものである。スイッチ回路１０１Ｆでは、Ｐチャネル型のＭＯＳＦＥＴ（Ｑ2）のソースとＮチャネル型のＭＯＳＦＥＴ（Ｑ1）のドレインが接続され、ＭＯＳＦＥＴ（Ｑ2）のドレインはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ1）のソースはグランドに接続されている。
【００６８】
図９に示すスイッチ回路１０１Ｅ，１０１ＦでもＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の各ゲートに、（ｔｒ＋Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけオン状態にし、（ｔｒ＋３・Ｔ／４）の時点を中心に（Ｔ／２−２・Δｔｓ）の期間だけオン状態にする駆動信号Ｓc1と駆動信号Ｓc2が入力される。スイッチ回路１０１Ｅ，１０１Ｆでは、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のチャネルタイプが異なるので、駆動信号Ｓc2の波形は、駆動信号Ｓc1のレベルを反転した波形となる。
【００６９】
可変リアクタンス素子１”における制御部１０４及びスイッチ駆動回路１０３，１０３’によるインピーダンス値Ｚmの変更制御は、上述した可変リアクタンス素子１における制御部１０４及びスイッチ駆動回路１０３，１０３’によるインピーダンス値Ｚmの変更制御と同じである。従って、可変リアクタンス素子１”のリアクタンス可変点Ｘnの変更動作の説明は省略する。
【００７０】
可変リアクタンス素子１’でもスイッチング素子Ｑ1及びスイッチング素子Ｑ２の耐圧が問題となる場合は、図１０に示すように、可変リアクタンス素子１’を高周波電圧ｖが流れる信号線にトランスＴを介して接続するようにすれば、可変リアクタンス素子１’に印加される電圧ｖ’をスイッチング素子Ｑ1及びスイッチング素子Ｑ２の耐圧を満たすようにすることができる。
【００７１】
また、スイッチング素子Ｑ1及びスイッチング素子Ｑ２の耐圧対策として、図１１に示す回路のスイッチ回路１０１Ｇを用いてもよい。スイッチ回路１０１Ｇは、スイッチ回路１０１Ｃを２個以上直列接続したもので、図１１はスイッチ回路１０１Ｃを２個、直列接続したものである。また、スイッチ回路１０１Ｃ内の極性を逆向きに接続するＭＯＳＦＥＴの数は、２個に限定されるものではない。
【００７２】
複数のＭＯＳＦＥＴを直列に接続した回路または極性を逆向きに接続した回路の耐圧は、１個のＭＯＳＦＥＴの耐圧よりも高くなるので、スイッチ回路１０１Ｇの耐圧をスイッチ回路１０１Ｃよりも高くすることができる。
【００７３】
ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）をそれぞれ同一チャネル型の複数個のＭＯＳＦＥＴの直列回路に置き換える方法は、図１、図４に示したスイッチ回路１０１Ａ，１０１Ｂや図６、図９に示したスイッチ回路１０１Ｄ、スイッチ回路１０１Ｅ及びスイッチ回路１０１Ｆにも適用することができる。また、上述したトランスＴを用いる耐圧対策と第１，第２のスイッチング素子Ｑ1，Ｑ2を複数個のＭＯＳＦＥＴの直列回路で構成する耐圧対策を組み合わせるようにしてもよい。
【００７４】
上記の実施形態では、スイッチング素子としてＭＯＳＦＥＴを用いた例を説明しているが、ＭＯＳＦＥＴ以外の半導体スイッチ素子を用いてもよい。
【００７５】
図１２は、第１の実施形態に係る可変リアクタンス素子１を用いたインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。
【００７６】
図１２に示すプラズマ処理システムは、高周波電源２と、第１の実施形態に係る可変リアクタンス素子１を用いたインピーダンス整合装置３と、プラズマ処理装置４を含む。高周波電源２とインピーダンス整合装置３の間は、所定の特性インピーダンスＺo（例えば、５０［Ω］）の伝送線路５で接続され、プラズマ処理装置４は、インピーダンス整合装置３の出力ポートＰ2に直結されている。本実施形態では特性インピーダンスＺoを５０［Ω］としているが、特性インピーダンスＺoは５０［Ω］に限定されるものではない。
【００７７】
プラズマ処理装置４は、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をチャンバー内に封入し、そのチャンバー内に高周波電力を供給してプラズマを発生させ、そのプラズマを用いて被加工物に薄膜形成処理やエッチング処理を行う装置である。プラズマ処理装置４は、図示は省略しているが、ガスや被加工物を封入する密閉可能なチャンバーと、チャンバー内のガス圧を調整する減圧ポンプと、チャンバー内で供給された高周波電力を放電させる一対の電極を備える。
【００７８】
高周波電源２は、プラズマ処理装置４に所定の高周波（例えば、２．０［ＭＨｚ］、１３．５６［ＭＨｚ］、４０［ＭＨｚ］等）の電力を供給する装置である。プラズマ処理システムでは、プラズマ処理における高周波電源２の出力電力のプロファイルが予め設定される。高周波電源２は、出力電力を制御する機能を備え、プラズマ処理では予め設定されたプロファイルに基づいて制御した高周波電力を出力する。高周波電源２は、図示は省略しているが、内部に高周波信号（電圧信号）を発生する高周波信号発生回路と、高周波信号発生回路で発生した高周波信号をを増幅するＤ級アンプ等で構成されるパワーアンプと、このパワーアンプに直流電圧を供給するＤＣ−ＤＣコンバータとを備え、予め設定されたプロファイルに基づきパワーアンプに入力する直流電圧を制御することによってパワーアンプから出力される高周波電力を制御する。
【００７９】
インピーダンス整合装置３は、プラズマ処理中に高周波電源２とプラズマ処理装置４とのインピーダンス整合を自動的に行って高周波電源２から出力される電力を効率良くプラズマ処理装置４に供給する機能を果たす。プラズマ処理装置４は、プラズマ処理中に被加工物の状態が変化するのに応じて一対の電極間の通電状態が変化するため、インピーダンス整合装置３の出力ポートＰ2からプラズマ処理装置４側を見たインピーダンスＺL（以下、「負荷インピーダンスＺL」という。）が変化する。負荷インピーダンスＺLが変化するのに応じてインピーダンス整合装置３の入力ポートＰ1のインピーダンスＺin（入力ポートＰ1からプラズマ処理装置４側を見たインピーダンス。以下、「インピーダンス整合装置３の入力インピーダンスＺin」という。）も変化する。
【００８０】
インピーダンス整合装置３内には、図１に示す回路構成の可変リアクタンス素子１を用いたリアクタンス電流可変回路３０２ａ，３０２ｂが設けられており、インピーダンス整合装置３は、そのリアクタンス電流可変回路３０２ａ，３０２ｂのリアクタンス電流を変化させることによって入力インピーダンスＺinが入力ポートＰ1から高周波電源２側を見たインピーダンス（特性インピーダンスＺo）に最も近い値になるように制御する。
【００８１】
インピーダンス整合装置３には、方向性結合器３０１と、リアクタンス電流可変回路３０２ａ，３０２ｂを含むインピーダンス整合回路３０２と、リアクタンス電流可変回路３０２ａ，３０２ｂの各リアクタンス電流を制御する制御部３０３とが含まれる。方向性結合器３０１は、入力ポートＰ1とインピーダンス整合回路３０２の間に配設され、入力ポートＰ1における進行波電圧ｖfinと反射波電圧ｖrinを分離して制御部３０３に出力する機能を果たす。進行波電圧ｖfinは、入力ポートＰ1からインピーダンス整合回路３０２に進行する交流電圧であり、反射波電圧ｖrinは、インピーダンス整合回路３０２から入力ポートＰ1に進行する交流電圧である。
【００８２】
制御部３０３は、後述するように、入力ポートＰ1の反射係数Γinを検出する機能と、反射係数Γinの検出値に基づいてリアクタンス電流可変回路３０２ａ，３０２ｂの各インピーダンス値を変化させ、高周波電源２とプラズマ処理装置４とのインピーダンス整合を自動的に行う機能とを備える。
【００８３】
制御部３０３は、方向性結合器３０１から入力される進行波電圧ｖfinと反射波電圧ｖrinを用いてｖrin／ｖfinを演算することにより反射係数Γinを算出する。方向性結合器３０１に代えて、入力ポートＰ1における高周波電圧ｖin、高周波電流ｉin及び高周波電圧ｖinと高周波電流ｉinの位相差θを検出する高周波検出器を設けてもよい。この場合は、Γin＝（Ｚin−Ｚo）／（Ｚin＋Ｚo）であるから、制御部３０３は、高周波電圧ｖin、高周波電流ｉin及び位相差θからインピーダンス整合装置３の入力インピーダンスＺinを演算し、その入力インピーダンスＺinと特性インピーダンスＺoを用いて上記の式より反射係数Γinを算出する。
【００８４】
インピーダンス整合回路３０２は、リアクタンス電流可変回路３０２ａ、インダクタＬC及びリアクタンス電流可変回路３０２ｂのπ型回路によって構成される。リアクタンス電流可変回路３０２ａとリアクタンス電流可変回路３０２ｂは、図１に示す可変リアクタンス素子１のインダクタＬとスイッチ回路１０１の接続点にキャパシタＣを並列に接続した回路である。可変リアクタンス素子１はインピーダンス可変のインダクタＬと等価であるから、リアクタンス電流可変回路３０２ａとリアクタンス電流可変回路３０２ｂは、インピーダンス可変のインダクタＬとキャパシタＣの並列回路である。従って、リアクタンス電流可変回路３０２ａとリアクタンス電流可変回路３０２ｂは、インダクタＬのインピーダンスを電子制御により変化させることにより、インダクタＬとキャパシタＣの並列回路のインピーダンスが可変の回路である。
【００８５】
なお、リアクタンス電流可変回路３０２ａ内の素子とリアクタンス電流可変回路３０２ｂ内の素子とを区別するため、リアクタンス電流可変回路３０２ａ内の素子の符号には「ａ」の添え字を付し、リアクタンス電流可変回路３０２ｂ内の素子の符号には「ｂ」の添え字を付している。
【００８６】
また、図１２では、リアクタンス電流可変回路３０２ａ内の可変リアクタンス素子１の制御部１０４とリアクタンス電流可変回路３０２ｂ内の可変リアクタンス素子１の制御部１０４を１つの制御部３０３に纏めている。制御部３０３に内蔵されるメモリ３０４（ＥＥＰＲＯＭ）は、リアクタンス電流可変回路３０２ａのリアクタンス可変点Ｘn（０≦ｎ≦Ｎ）とリアクタンス電流可変回路３０２ｂのリアクタンス可変点Ｘm（０≦ｍ≦Ｍ）のデータを含むインピーダンス整合に必要な各種のデータを記憶するメモリである。
【００８７】
図１３は、第２の実施形態に係る可変リアクタンス素子１’を用いたインピーダンス整合装置の回路ブロックとそのインピーダンス整合装置をプラズマ処理システムに適用した場合の構成を示す図である。
【００８８】
図１３に示すプラズマ処理システムは、図１２に示すプラズマ処理システムに対してインピーダンス整合装置３’内のインピーダンス整合回路３０２’のスイッチ回路３０２ａ’，３０２ｂ’に第２の実施形態に係る可変リアクタンス素子１’を用いている点が異なる。
【００８９】
図１２，図１３に示すプラズマ処理システムでのインピーダンス整合装置３，３’によるインピーダンス整合方法としては、例えば、特許第４９７５２９１号に記載されたインピーダンス整合方法を用いることができる。
【００９０】
特許第４９７５２９１号には、インピーダンス整合装置の全てのインピーダンス調整点について、負荷を特性インピーダンスＺoとした場合のインピーダンス整合装置のＴパラメータを予め取得しておき、そのＴパラメータを用いてインピーダンス整合装置のインピーダンス調整点を変化させた場合の当該インピーダンス整合装置の入力ポートにおける反射係数Γin（推定値）を演算し、その演算結果から反射係数Γinが最小となるインピーダンス調整点をインピーダンス整合点として整合動作を行う。
【００９１】
特許第４９７５２９１号に記載のインピーダンス整合方法（以下、「第１のインピーダンス整合方法」という。）は、以下の考え方に基づく方法である。
【００９２】
図１５に示す４端子回路網Ｈにおいて、入力ポートＰ1側の４端子回路網Ｈに入って行く電圧ａ1及び４端子回路網Ｈから出てくる電圧ｂ1と出力ポートＰ2側の４端子回路網Ｈに入って行く電圧ａ2及び４端子回路網Ｈから出てくる電圧ｂ2との間には、Ｔパラメータ（Transmission Parameter）（Ｔ11，Ｔ12，Ｔ21，Ｔ22）を用いて、
【数１】
2014187678.tif 000003
の関係がある。
【００９３】
インピーダンス整合装置３，３’の入力ポートＰ1と出力ポートＰ2は、それぞれ図１５の入力ポートＰ1、出力ポートＰ2に対応し、インピーダンス整合装置３，３’の入力ポートＰ1における進行波電圧ｖfin（インピーダンス整合装置３，３’に入射する電圧）と反射波電圧ｖrin（インピーダンス整合装置３，３’で反射した電圧）は、図１５の入力ポートＰ1における電圧ａ1と電圧ｂ1にそれぞれ対応する。また、インピーダンス整合装置３，３’の出力ポートＰ2における進行波電圧ｖfout（プラズマ処理装置４に入射する電圧）と反射波電圧ｖrout（プラズマ処理装置４で反射した電圧）は、図１５の出力ポートＰ2における電圧ｂ2と電圧ａ2にそれぞれ対応する。
【００９４】
インピーダンス整合装置３，３’が整合動作を開始する時（以下、この時を「整合動作開始時」という。）のインピーダンス調整点をＰ(i,j)とし、入力ポートＰ1における進行波電圧と反射波電圧をそれぞれｖfin(i,j)、ｖrin(i,j)（(i,j)はインピーダンス調整点Ｐ(i,j)での値であることを示す。）、出力ポートＰ2における進行波電圧と反射波電圧をそれぞれｖfout(i,j)、ｖrout(i,j)とすると、進行波電圧ｖfin(i,j)と反射波電圧ｖrin(i,j)を実測し、その測定値を（１）式に代入して、
【数２】
2014187678.tif 000004
但し、Ｔ11(i，j)，Ｔ12(i，j)，Ｔ21(i，j)，Ｔ22(i，j)はインピーダンス調整点Ｐ(i,j)でのＴパラメータ
の演算を行うと、出力ポートＰ2における進行波電圧ｖfout(i,j)と反射波電圧ｖrout(i,j)が得られる。
【００９５】
そして、進行波電圧ｖfout(i,j)と反射波電圧ｖrout(i,j)を（２）式に代入して、
【数３】
2014187678.tif 000005
の演算を行うと、全てのインピーダンス調整点Ｐ(n,m)について入力ポートＰ1側の進行波電圧ｖfin(n,m)と反射波電圧ｖrin(n,m)（ｎ＝１，２，…Ｎ、ｍ＝１，２，…Ｍ）の推定値が得られ、ｖrin(n,m)／ｖfin(n,m)を演算することにより各インピーダンス調整点Ｐ(n,m)の反射係数Γin(n,m)が得られる。
【００９６】
Ｎ×Ｍ個の反射係数Γin(n,m)の算出値のうち、最小値となる反射係数Γin(p,q)のインピーダンス調整点Ｐ(p,q)は、高周波電源２とプラズマ処理装置４のインピーダンス整合を最良の状態にするインピーダンス整合点と考えられるから、インピーダンス整合装置３の現在のインピーダンス整合点Ｐ(i,j)をインピーダンス整合点Ｐ(p,q)に変更する。
【００９７】
第１のインピーダンス整合方法は、所定の周期で全てのインピーダンス調整点Ｐ(n,m)の中からインピーダンス整合点Ｐ(p,q)を算出し、インピーダンス整合装置３，３’のインピーダンス調整点をそのインピーダンス整合点Ｐ(p,q)に変更するので、負荷インピーダンスＺLの変動に対する追従性に優れる。
【００９８】
第１のインピーダンス整合方法を図１２，図１３に示すプラズマ処理システムでのインピーダンス整合装置３，３’に適用した場合は、インピーダンス整合装置３若しくはインピーダンス整合装置３’の全てのインピーダンス調整点Ｐ(n，m)（ｎ＝１，２，…Ｎ、ｍ＝１，２，…Ｍ）について、予めＳパラメータ（Scattering Parameter）Ｓ11，Ｓ12，Ｓ21，Ｓ22が測定され、
【数４】
2014187678.tif 000006
の変換式でＴパラメータＴ11，Ｔ12，Ｔ21，Ｔ22に変換されてメモリ３０４に記憶されている。図１４に示したように、メモリ３０４には、調整番号ｓに対応するアドレスに、対応する組合せのリアクタンス可変点Ｘａnとリアクタンス可変点Ｘｂmのデータが記憶されるが、第１のインピーダンス整合方法を適用する場合は、そのデータに加えて（５）式で算出されたＴパラメータＴ11，Ｔ12，Ｔ21，Ｔ22のデータが記憶されている。
【００９９】
図１６，図１７は、インピーダンス整合装置３のＴパラメータを求めるための計測システムの構成図である。インピーダンス整合装置３’のＴパラメータも同様の計測システムで測定することができる。
【０１００】
図１６，図１７に示す計測システムは、４ポートタイプのネットワーク・アナライザー６を用いてインピーダンス整合装置３のＳパラメータ（Scattering Parameter）Ｓ11，Ｓ12，Ｓ21，Ｓ22を測定し、その測定値Ｓ11，Ｓ12，Ｓ21，Ｓ22を上記の（５）式でＴパラメータＴ11，Ｔ12，Ｔ21，Ｔ22に変換してメモリ３０４に記憶するシステムである。図１６は、ＳパラメータＳ11，Ｓ21を測定するための接続図を示し、図１７は、ＳパラメータＳ12，Ｓ22を測定するための接続図を示している。
【０１０１】
図１６では、ネットワーク・アナライザー６の計測用信号Ｖmを出力する出力ポートＰAとインピーダンス整合装置３の入力ポートＰ1との間にプリアンプ７と方向性結合器８とがシリーズに接続され、方向性結合器８の進行波出力端と反射波出力端とインピーダンス整合装置３の出力ポートＰ2と、がネットワーク・アナライザー６の３つの入力ポートＰB，ＰC，ＰDにそれぞれ５０Ω系の伝送線路で接続されている。また、ネットワーク・アナライザー６とインピーダンス整合装置２の制御部３０３が制御信号を伝送する所定の信号線で接続されている。
【０１０２】
プリアンプ７は、ネットワーク・アナライザー６から出力される計測用信号Ｖmのレベルをインピーダンス整合装置３内のスイッチ回路１０１ａ，１０１ｂが確実にオン・オフ動作するレベルに増幅するために設けられている。ネットワーク・アナライザー６からは計測用信号Ｖmとしてプラズマ処理で使用される周波数（例えば、２ＭＨｚや１３．５６ＭＨｚ）の正弦波信号が出力される。プリアンプ７から出力される計測用信号Ｖm’は、方向性結合器８を介してインピーダンス整合装置２の入力ポートＰ1に入力されるとともに、進行波出力端を経由しアッテネータＡＴＴ１を介してネットワーク・アナライザー６の入力ポートＰBに入力される。なお、アッテネータＡＴＴ１，ＡＴＴ２，ＡＴＴ３は、ネットワーク・アナライザー６が損傷しないように、入力される信号のレベルを低減するために設けられている。
【０１０３】
インピーダンス整合装置３の入力ポートＰ1に入力された計測用信号Ｖm’の一部は反射され、残りがインピーダンス整合装置３を透過して出力ポートＰ2から出力される。インピーダンス整合装置３の入力ポートＰ1で反射した信号Ｖm”は、方向性結合器８の反射波出力端を経由しアッテネータＡＴＴ２を介してネットワーク・アナライザー６の入力ポートＰCに入力される。また、インピーダンス整合装置２の出力ポートＰ2から出力される信号（Ｖm’−Ｖm”）は、伝送線路とアッテネータＡＴＴ３を介して入力ポートＰDに入力される。
【０１０４】
インピーダンス整合装置３を図１５に示す４端子回路Ｈと考えると、入力ポートＰB，ＰC，ＰDからネットワーク・アナライザー６に入力される信号Ｖm’、信号Ｖm”、信号（Ｖm’−Ｖm”）は、それぞれ信号ａ1、信号ｂ1、信号ｂ2に対応する。ＳパラメータＳ11，Ｓ12，Ｓ21，Ｓ22は、Ｓ11＝ｂ1／ａ1、Ｓ12＝ｂ1／ａ2、Ｓ21＝ｂ2／ａ1、Ｓ22＝ｂ2／ａ2で表わされるから、ネットワーク・アナライザー６は、入力ポートＰB，ＰC，ＰDから入力される信号Ｖm’、信号Ｖm”、信号（Ｖm’−Ｖm”）を用いてｂ1／ａ1＝Ｖm”／Ｖm’とｂ2／ａ1＝（Ｖm’−Ｖm”）／Ｖm’を演算することにより、Ｓパラメータの要素Ｓ11と要素Ｓ21を算出する。この算出結果は信号線を介して制御部３０３に入力され、制御部３０３は、算出結果Ｓ11，Ｓ21を一旦、ＲＡＭに保存する。
【０１０５】
ＳパラメータＳ11，Ｓ21の測定では、制御部３０３は、所定の周期でインピーダンス調整点Ｐ(n,m)を調整番号ｓの順番で変化させ、インピーダンス調整点Ｐ(n,m)を変化させる毎にネットワーク・アナライザー６により算出されるＳパラメータの要素Ｓ11(n,m)，Ｓ21(n,m)をＲＡＭに保存する。
【０１０６】
制御部３０３は、ＳパラメータＳ11，Ｓ21の測定を開始すると、所定の周期でリアクタンス電流可変回路３０２ａ，３０２ｂに対する調整番号１、２、…Ｎ×Ｍに対応するインピーダンス調整点Ｐ(1,1)、Ｐ(1,2)，…Ｐ(N,M)の情報（リアクタンス可変点Ｘａn，Ｘｂmの情報）をメモリ３０４から読み出す。制御部３０３は、電圧ｖaとリアクタンス可変点Ｘａnの情報からオン開始点ｔSaを検出し、電圧ｖbとリアクタンス可変点Ｘｂmの情報からオン開始点ｔSbを検出し、各検出信号をそれぞれスイッチ駆動回路１０３ａとスイッチ駆動回路１０３ｂに出力する。スイッチ駆動回路１０３ａは、オン開始点ｔSaからＴ／２だけオンになる駆動信号ＳCaを生成し、スイッチ駆動回路１０３ｂは、オン開始点ｔSbからＴ／２だけオンになる駆動信号ＳCbを生成する。そして、スイッチ駆動回路１０３ａは駆動信号ＳCaをリアクタンス電流可変回路３０２ａに出力し、スイッチ駆動回路１０３ｂは駆動信号ＳCbをリアクタンス電流可変回路３０２ｂに出力して両リアクタンス電流可変回路３０２ａ，３０２ｂのリアクタンス電流を変更する。制御部３０３は、リアクタンス電流可変回路３０２ａ，３０２ｂのリアクタンス電流を変更する毎にネットワーク・アナライザー６から入力されるＳパラメータＳ11，Ｓ21の測定結果をＲＡＭの調整番号ｓに対応するアドレスの記憶領域に保存する。
【０１０７】
図１７は、図１６の接続構成に対してインピーダンス整合装置３の入力ポートＰ1と出力ポートＰ2の接続位置を逆にしたものである。図１６では、インピーダンス整合装置３の出力ポートＰ2が方向性結合器８の出力端に接続され、入力ポートＰ1がアッテネータＡＴＴ３を介してネットワーク・アナライザー６の入力ポートＰDに接続されている。図１７の接続では、ネットワーク・アナライザー６の入力ポートＰB，ＰC，ＰDからそれぞれ入力される信号Ｖm’，Ｖm”，（Ｖm’−Ｖm”）は、図１５に示す４端子回路Ｈの信号ａ2、信号ｂ2、信号ｂ1にそれぞれ対応する。
【０１０８】
従って、図１７では、ネットワーク・アナライザー６で入力ポートＰB，ＰC，ＰDからそれぞれ入力される信号Ｖm’，Ｖm”，（Ｖm’−Ｖm”）を用いてｂ2／ａ2＝Ｖm”／Ｖm’とｂ1／ａ2＝（Ｖm’−Ｖm”）／Ｖm’を演算することにより、Ｓパラメータの要素Ｓ22と要素Ｓ12が算出される。ＳパラメータＳ22，Ｓ12の測定でも、制御部３０３はＳパラメータＳ11，Ｓ21の測定と同様の処理を行い、リアクタンス電流可変回路３０２ａ，３０２ｂのリアクタンス電流を変更する毎にネットワーク・アナライザー６から入力されるＳパラメータＳ22，Ｓ12の測定結果をＲＡＭの調整番号ｓに対応するアドレスの記憶領域に保存する。
【０１０９】
制御部３０３は、Ｓパラメータの測定が終了すると、インピーダンス調整点Ｐ(n,m)毎に測定したＳパラメータＳ11(n,m)，Ｓ12(n,m)，Ｓ21(n,m)，Ｓ22(n,m)を（５）式によりＴパラメータＴ11(n,m)，Ｔ12(n,m)，Ｔ21(n,m)，Ｔ22(n,m)に変換し、その変換値をメモリ３０４に保存する。
【０１１０】
なお、メモリ３０４に変換式（５）の演算プログラムを記憶するとともに、ＳパラメータＳ11，Ｓ12，Ｓ21，Ｓ22の実測値を記憶しておき、インピーダンス整合処理において、制御部３０３がメモリ３０４から読み出したＳパラメータＳ11，Ｓ12，Ｓ21，Ｓ22を（５）式の演算によってＴパラメータＴ11，Ｔ12，Ｔ21，Ｔ22に変換するようにしてもよい。
【０１１１】
図１８は、インピーダンス整合装置３，３’の第１のインピーダンス整合方法を用いたインピーダンス整合動作の処理手順を示すフローチャートである。インピーダンス整合装置３，３’のインピーダンス整合動作の処理手順は、同一であるので、以下では、インピーダンス整合装置３について説明する。
【０１１２】
プラズマ処理が開始されると、制御部３０３は、図１８に示すフローチャートの処理手順を所定の周期で繰り返し、高周波電源２とプラズマ処理装置４のインピーダンス整合を行う。
【０１１３】
制御部３０３は、方向性結合器３０１から入力される進行波電圧ｖfin(i,j)と反射波電圧ｖrin(i,j)を読み込み（Ｓ１）、入力ポートＰ1における反射係数Γin(i,j)＝ｖrin(i,j)／ｖfin(i,j)を算出する（Ｓ２）。
【０１１４】
続いて、制御部３０３は、反射係数Γin(i,j)を予め設定された閾値Γthと比較し(Ｓ３）、Γin(i,j)≦Γthであれば（Ｓ３：ＹＥＳ）、ステップＳ１に戻る。一方、Γin(i,j)＞Γthであれば（Ｓ３：ＮＯ）、制御部３０３は、メモリ３０４からインピーダンス調整点Ｐ(i,j)に対応するＴパラメータＴ11(i,j)，Ｔ12(i,j)，Ｔ21(i,j)，Ｔ22(i,j)（以下、これらの成分を纏めて「Ｔ(i,j)」と表記する。また、Ｔパラメータの逆行列Ｔ-1の成分についても同様に「Ｔ-1(i,j)」と表記する。）を読み出し（Ｓ４）、（３）式により出力ポートＰ2における進行波電圧ｖfout(i,j)と反射波電圧ｖrout(i,j)を算出し、ＲＡＭに記憶する（Ｓ５）。
【０１１５】
続いて、制御部３０３は、メモリ３０４から予め定められた順番の調整番号ｓに対応するＴパラメータＴ(n,m)を読み出し（Ｓ６）、
【数５】
2014187678.tif 000007
の演算式によりそのＴパラメータＴ(n,m)の逆行列Ｔ-1(n,m)を演算する（Ｓ７）。
【０１１６】
そして、制御部３０３は、その逆行列Ｔ-1(n,m)と進行波電圧ｖfout(i,j)と反射波電圧ｖrout(i,j)を用いて（４）式により、リアクタンス電流可変回路３０２ａ，３０２ｂをインピーダンス調整点Ｐ(n,m)に調整したと仮定した場合の入力ポートＰ1における進行波電圧ｖfin(n,m)と反射波電圧ｖrin(n,m)を算出し、更に入力ポートＰ1における反射係数Γin(n,m)を算出してＲＡＭに記憶する（Ｓ８）。
【０１１７】
制御部３０３は、ステップＳ６〜Ｓ８の処理を繰り返して全てのインピーダンス調整点Ｐ(n,m)の反射係数Γin(n,m)を算出すると（Ｓ９：ＹＥＳ）、ソート処理によりＮ×Ｍ個（本実施形態では、１００×１００個）の中から最小となる反射係数Γin(p,q)を抽出する（Ｓ１０）。続いて、制御部３０３は、反射係数Γin(p,q)に対応するインピーダンス調整点Ｐ(p,q)の情報を用いて、電圧検出器１０２ａで検出される電圧ｖaからオン開始点ｔsaを検出し、その検出信号をスイッチ駆動回路１０３ａに出力するとともに、電圧検出器１０２ｂで検出される電圧ｖbからオン開始点ｔsbを検出し、その検出信号をスイッチ駆動回路１０３ｂに出力して（Ｓ１１）、ステップＳ１に戻る。
【０１１８】
図１２のインピーダンス整合装置３では、スイッチ駆動回路１０３ａは、電圧ｖaの各周期においてオン開始点ｔsaからｔsa＋Ｔ／２までリアクタンス電流可変回路３０２ａの半導体スイッチＱ1をオンにする矩形波の駆動信号ＳCaを生成してスイッチ回路１０１ａに出力する。また、スイッチ駆動回路１０３ｂは、電圧ｖbの各周期においてオン開始点ｔsbからｔsb＋Ｔ／２までリアクタンス電流可変回路３０２ｂの半導体スイッチＱ1をオンにする矩形波の駆動信号ＳCbを生成してスイッチ回路１０１ｂに出力する。これにより、インピーダンス整合回路３０２のインピーダンス値は、インピーダンス調整点Ｐ(p,q)のインピーダンス値に変化する。
【０１１９】
図１３のインピーダンス整合装置３では、スイッチ駆動回路１０３ａは、電圧ｖaの各周期においてオン開始点ｔsa(p)から（Ｔ／２−２・（ｐ−１）・Δｔ）の時間、リアクタンス電流可変回路３０２ａ’の半導体スイッチＱ1、Ｑ２をオンにする矩形波の駆動信号ＳCaを生成してスイッチ回路１０１ａ’に出力する。また、スイッチ駆動回路１０３ｂは、電圧ｖbの各周期においてオン開始点ｔsb(q)から（Ｔ／２−２・（q−１）・Δｔ）の時間、リアクタンス電流可変回路３０２ｂ’の半導体スイッチＱ1、Ｑ２をオンにする矩形波の駆動信号ＳCbを生成してスイッチ回路１０１ｂ’に出力する。これにより、インピーダンス整合回路３０２のインピーダンス値は、インピーダンス調整点Ｐ(p,q)のインピーダンス値に変化する。
【０１２０】
従って、ステップＳ１に戻り、次にインピーダンス整合動作をする時には、入力ポートＰ1の反射係数Γin(i,j)は、反射係数Γin(p,q)に変化するので、ステップＳ３でΓin(i,j)≦Γthであれば（Ｓ３：ＹＥＳ）、そのときの高周波電源２とプラズマ処理装置４のインピーダンス整合状態が保持され、ステップＳ３でΓin(i,j)＞Γthであれば（Ｓ３：ＮＯ）、再度ステップＳ４〜Ｓ１１の処理が行われて高周波電源２とプラズマ処理装置４のインピーダンス整合が行われる。
【０１２１】
図１９は、本実施形態に係るインピーダンス整合装置３のインピーダンス整合動作をシミュレーションした一例を示す波形図であり、図２０は、シミュレーションに用いた回路構成を示す図である。図２０では、方向性結合器３０１、電圧検出器１０２ａ，１０２ｂは、省かれている。
【０１２２】
図１９は、インピーダンス整合装置３のリアクタンス電流可変回路３０２ａ内のＮチャネル型ＭＯＳＦＥＴとＰチャネル型ＭＯＳＦＥＴのゲートに入力する駆動信号ＳCaのオン開始点ｔsaとリアクタンス電流可変回路３０２ｂ内のＮチャネル型ＭＯＳＦＥＴとＰチャネル型ＭＯＳＦＥＴのゲートに入力する駆動信号ＳCbのオン開始点ｔsbを調整してインピーダンス整合がとれたときの波形を示している。
【０１２３】
（ａ）は、インピーダンス整合装置３の入力ポートＰ1に入力される高周波電圧ｖinの波形を示している。（ｂ）は、接続点ａの電圧ｖaの波形と駆動信号ＳCaの波形を示し、（ｃ）は、インダクタＬaに流れる電流ｉLaを示している。（ｄ）は、接続点ｂの電圧ｖbの波形と駆動信号ＳCbの波形を示し、（ｅ）は、インダクタＬbに流れる電流ｉLbを示している。（ｆ）は、負荷に流れる電流ｉzの波形を示し、（ｇ）は、負荷で消費される電力Ｐzを示している。
【０１２４】
接続点ａは、シミュレーションの回路上ではインピーダンス整合装置３の入力ポートＰ1と同一点であるので、電圧ｖaは高周波電圧ｖinと同一の波形となっている。接続点ｂは、インダクタＬCがあるために電圧ｖaと位相が異なっている。図１９によれば、電圧ＶaのＴ／４＋（ｋ−１）・ＴのタイミングからΔｔ1だけ遅れたタイミングにオン開始点ｔsaを設定した駆動信号ＳCaによってリアクタンス電流可変回路３０２ａのリアクタンス電流を調整し、電圧ｖbのＴ／４＋（ｋ−１）・ＴのタイミングからΔｔ2だけ遅れたタイミングにオン開始点ｔsbを設定した駆動信号ＳCbによってリアクタンス電流可変回路３０２ｂのリアクタンス電流を調整したときに、インピーダンス整合装置２の入力ポートＰ1に入力した高周波電力（進行波電力）が全て負荷で消費される（インピーダンス整合が取れる）ことが確認できた。
【０１２５】
なお、全てのインピーダンス調整点Ｐ(n,m)について、ＴパラメータＴ(n,m)の逆行列Ｔ-1(n,m)を求めてメモリ３０４に記憶しておき、ステップＳ６では、メモリ３０４からＴパラメータＴ(n,m)の逆行列Ｔ-1(n,m)を読み出すようにしてもよい。この構成によれば、ステップＳ７の演算処理が不要になる利点がある。
【０１２６】
上記の実施形態では、リアクタンス電流可変回路３０２ａ，３０２ｂの全てのインピーダンス調整点Ｐ(n,m)について、入力ポートＰ1における反射係数Γin(n,m)を推定し、その中から最小値を抽出していたが、予め設定した整合判定用の反射係数Γthに最も近い反射係数Γin(p’,q’)を抽出し、その反射係数Γin(p’,q’)に対応するインピーダンス調整点Ｐ(p’,q’)をインピーダンス整合点としてもよい。この場合は、反射係数Γthを作業者が任意に設定できるようにするとよい。
【０１２７】
なお、反射係数Γinの大きさは０〜１の値であるから、閾値Γthを０に設定すると、閾値Γthに最も近い値の反射係数Γin(p,q)の抽出処理は、全ての反射係数Γin(n,m)の算出値の中から最小値を抽出する処理と等価になる。
【０１２８】
また、全てのインピーダンス調整点Ｐ(n,m)を複数個のグループに分け、グループ単位で反射係数Γin(n,m)を求めてΓin(n,m)≦Γthを満たすインピーダンス調整点Ｐ(p,q)を探索し、あるグループでΓin(n,m)≦Γthを満たすインピーダンス調整点Ｐ(p,q)が見つかると、そのインピーダンス調整点Ｐ(p,q)をインピーダンス整合の調整点としてもよい。この場合は、全てのインピーダンス調整点Ｐ(n,m)について反射係数Γin(n,m)を求める処理をしないので、処理速度を速くできる利点がある。
【０１２９】
なお、図１２，図１３に示すプラズマ処理システムにおいて、方向性結合器３０１をＲＦセンサに変更すれば、特許第３１８３９１４号に記載のインピーダンス整合方法（以下、「第２のインピーダンス整合方法」という。）を適用することができる。
【０１３０】
第２のインピーダンス整合方法は、ＲＦセンサによってインピーダンス整合装置３，３’の入力ポートＰ1における高周波電圧ｖin、高周波電流ｉin及び高周波電圧ｖinと高周波電流ｉinの位相差θを検出し、それらの検出値と検出時のインピーダンス整合装置３，３’のリアクタンス電流可変回路３０２ａ，３０２ｂのインピーダンス値とインピーダンス整合装置３，３’内の他の回路定数（既知の値）とから当該インピーダンス整合装置３，３’の出力ポートＰ1からプラズマ処理装置４側を見たインピーダンス（負荷インピーダンスＺL）を算出し、その算出値を用いて所定の条件式により当該インピーダンス整合装置３，３’の入力インピーダンスＺinを入力ポートＰ1から高周波電源２側を見たインピーダンス（伝送線路５の特性インピーダンス）一致させる電流可変回路３０２ａ，３０２ｂのインピーダンス調整点Ｐ(p,q)をインピーダンス整合点として求める方法である。
【０１３１】
上記のように、本実施形態に係る可変リアクタンス素子１，１’によれば、インダクタＬとスイッチ回路１０１Ａ〜１０１Ｇの直列回路に印加される電圧ｖの各周期におけるインダクタ電流ｉLの流れる時間（オン開始点ｔs1，ｔs2とオン時間Ｔa1，Ｔa2）を制御することにより、可変リアクタンス素子１，１’のインピーダンス値を変化させるようにしているので、インピーダンス値を変化させるための可動部の劣化に起因するインピーダンス整合装置３，３’の損傷等をなくすことができる。
【０１３２】
また、可変リアクタンス素子１，１’内のスイッチ回路１０１Ａ〜１０１Ｇの駆動を制御する駆動信号ＳC1，ＳC2のオン開始点ｔs1、ｔs2を略連続的に変化させることによって可変リアクタンス素子１，１’のリアクタンス電流を略連続的に変化させることができるので、インピーダンス整合装置３，３’に可変リアクタンス素子１，１’を用いた場合でもインピーダンス整合ができないインピーダンス調整点Ｐ(n,ｍ)をなくすことができる。従って、高周波電力の周波数が固定であっても可変リアクタンス素子１，１’を用いたインピーダンス整合装置３，３’により高周波電源２とプラズマ処理装置４とのインピーダンス整合を確実に行うことができる。
【０１３３】
また、第１のインピーダンス整合方法を用いたインピーダンス整合装置３，３’では、リアクタンス電流可変回路３０２ａ，３０２ｂの調整可能な範囲について、インピーダンス整合装置３，３’のＴパラメータを取得しておき、そのＴパラメータを用いた所定の演算処理によってインピーダンス整合を行うので、高い精度でインピーダンス整合を行うことができる。すなわち、Ｔパラメータは、インピーダンス整合装置２内部における部品とケース間の浮遊容量や配線のインダクタンス成分等を含んだ整合回路に対する伝送特性を示すものであるから、その浮遊容量やインダクタンス成分等によるインピーダンス整合のずれを抑制することができ、正確かつ精度よくインピーダンス整合を行うことができる。
【０１３４】
また、第２のインピーダンス整合方法ではインピーダンス整合装置内の整合回路の構成が異なると、回路構成に応じてインピーダンスの演算方法を変更する必要性があるが、第１のインピーダンス整合方法を用いた場合は、インピーダンス整合装置３，３’全体のＴパラメータを用いてインピーダンス整合を行うので、インピーダンス整合装置３，３’内の整合回路の構成要素が異なっても演算方法を変更する必要がないという利点がある。
【０１３５】
図１２，図１３に示す構成では、インピーダンス整合装置３，３’と高周波電源２を別体としているが、インピーダンス整合装置３，３’を高周波電源２に内蔵してもよい。
【０１３６】
図２１は、図１２に示すインピーダンス整合装置３を内蔵した周波数可変の高周波電源の一例を示す図である。また、図２２は、図１３に示すインピーダンス整合装置３’を内蔵した周波数可変の高周波電源の一例を示す図である。
【０１３７】
図２１に示す高周波電源２’は、インピーダンス整合装置３内のリアクタンス電流可変回路３０２ｂを結合用のキャパシタＣ３に置き換えて周波数可変高周波電源２ａの出力段と高周波電源２’の出力ポートＰ2’との間に接続したものである。図２２に示す高周波電源２’は、インピーダンス整合装置３’内のリアクタンス電流可変回路３０２ｂ’を結合用のキャパシタＣ３に置き換えて周波数可変高周波電源２ａの出力段と高周波電源２’の出力ポートＰ2’との間に接続したものである。
【０１３８】
図２１，図２２では、構成を簡単にするためにリアクタンス電流可変回路３０２ｂ，３０２ｂ’を除いているが、インピーダンス整合装置３，３’と同一の構成を高周波電源２’に内蔵してもよい。
【０１３９】
高周波電源２’では、出力周波数ｆが所定のステップ周波数δｆでｆo±Δｆ（ｆoは、例えば、１３．５６ＭＨｚ、Δｆは、ｆoの１０％程度）の範囲を変動するように制御される。このため、第２のインピーダンス整合方法を用いて高周波電源２’とプラズマ処理装置４とのインピーダンス整合を行う場合は、周波数ｆがステップ的に変動する全ての周波数ｆo±ｎ・δｆ（但し、ｎ＝０，１，…Δｆ／δｆ）について予めＴパラメータが測定され、その測定値がメモリ３０４に記憶されている。Ｔパラメータの測定方法や各周波数でのインピーダンス整合動作は、図１２のプラズマ処理システムについて説明した内容と同様である。
【０１４０】
制御部３０３は、可変高周波電源２ａの出力周波数ｆをステップ周波数δｆでｆo−Δｆからｆo＋Δｆの範囲で往復変動させるために周波数制御信号Ｓfを可変高周波電源２ａに出力する。可変高周波電源２ａは、周波数制御信号Ｓfで指定された周波数ｆの高周波電圧ｖaを出力する。
【０１４１】
制御部３０３は、電圧検出器１０２ａから出力される電圧ｖaの極性が負から正に変化する電圧零点を検出するとともに、可変高周波電源２ａから入力される出力周波数ｆに対応するオン開始点ｔsaの情報（Δｔsa）をメモリ３０４から読み出し、その電圧零点から（Ｔ／４＋Δｔsa）が経過したオン開始点ｔsaの検出信号をスイッチ駆動回路１０３ａに出力する。スイッチ駆動回路１０３ａにオン開始点ｔsaの検出信号を出力する周期は、可変高周波電源２ａが出力周波数ｆをステップ周波数δｆで変化させる周期よりも短い。従って、高周波電源２’では、出力周波数ｆが変動する毎にリアクタンス電流可変回路３０２ａのリアクタンス値を変化させてインピーダンス整合動作が行われる。
【０１４２】
図２１，図２２に示す高周波電源２’はインピーダンス整合装置３，３’を内蔵するので、プラズマ処理システムをコンパクトに構成することができる利点がある。
【０１４３】
本発明の範囲は上述した実施の形態に限定されるものではない。例えば、上記実施形態では、端子回路網の特性パラメータとしてＳパラメータをＴパラメーに変換する例を説明したが、例えば、ＺパラメータやＹパラメータをＴパラメータに変換してインピーダンス整合処理に用いるようにしてもよい。
【０１４４】
また、上記実施形態では、リアクタンス電流可変回路３０２ａ，３０２ｂの回路をキャパシタとインダクタの並列回路で構成したが、他の回路構成でもよい。
【符号の説明】
【０１４５】
１，１’  可変リアクタンス素子
１０１Ａ〜１０１Ｇ，１０１ａ，１０１ｂ，１０１ａ’，１０１ｂ’  スイッチ回路（スイッチ手段）
１０２，１０２ａ，１０２ｂ  電圧検出器（電圧検出手段）
１０３，１０３ａ，１０３ｂ，１０３’  スイッチ駆動回路
１０４  制御回路（制御手段）
１０５  メモリ
２，２’  高周波電源
３，３’  インピーダンス整合装置
３０１  方向性結合器（高周波情報検出手段、検出手段の要素）
３０２，３０２’  インピーダンス整合回路
３０２ａ，３０２ｂ  リアクタンス電流可変回路（第１，第２のリアクタンス電流可変回路）
３０３  制御部（制御手段、検出手段、高周波情報検出手段、高周波情報算出手段、出力側電圧算出手段、反射係数算出手段、インピーダンス調整点特定手段、インピーダンス調整手段）
３０４  メモリ（Ｔパラメータ記憶手段）
４  プラズマ処理装置（負荷）
５  伝送線路
６  ネットワーク・アナライザー
７  プリアンプ
８  方向性結合器
ＡＴＴ１〜ＡＴＴ３  アッテネータ
Ｃa，Ｃb，Ｃ３  キャパシタ
Ｄ1  整流素子（第１の整流素子）
Ｄ2  整流素子（第２の整流素子）
Ｐ1  入力ポート
Ｐ2  出力ポート
Ｌ，Ｌa，Ｌb，Ｌc  インダクタ
Ｑ1  スイッチング素子（第１のスイッチング素子）
Ｑ2  スイッチング素子（第２のスイッチング素子）
Ｔ  トランス
【図１】
2014187678.tif 000008
【図２】
2014187678.tif 000009
【図３】
2014187678.tif 000010
【図４】
2014187678.tif 000011
【図５】
2014187678.tif 000012
【図６】
2014187678.tif 000013
【図７】
2014187678.tif 000014
【図８】
2014187678.tif 000015
【図９】
2014187678.tif 000016
【図１０】
2014187678.tif 000017
【図１１】
2014187678.tif 000018
【図１２】
2014187678.tif 000019
【図１３】
2014187678.tif 000020
【図１４】
2014187678.tif 000021
【図１５】
2014187678.tif 000022
【図１６】
2014187678.tif 000023
【図１７】
2014187678.tif 000024
【図１８】
2014187678.tif 000025
【図１９】
2014187678.tif 000026
【図２０】
2014187678.tif 000027
【図２１】
2014187678.tif 000028
【図２２】
2014187678.tif 000029
【図２３】
2014187678.tif 000030
【図２４】
2014187678.tif 000031