(57)【要約】第１電源電圧Ｖ１に基づいて動作する第１回路部１０に操作信号発生部１１とリセット部１２が含まれており、操作信号発生部１１の操作信号Ｓｉに応じたリセット信号Ｓｒがリセット部１２からレギュレータ２０に出力されることにより、第２電源電圧Ｖ２の出力動作が停止される。そのため、従来の技術のように電源ラインを遮断するための大きなトランジスタが不要になるため、機器サイズを小型化できる。【選択図】図１
2017064971.tif 000002
【特許請求の範囲】
【請求項１】
入力される第１電源電圧に基づいて第２電源電圧を出力し、リセット信号に応じて前記第２電源電圧の出力動作を停止可能なレギュレータと、
前記第１電源電圧に基づいて動作する第１回路部と、
前記第２電源電圧に基づいて動作する第２回路部と、
前記第１回路部から前記第２回路部へ信号を伝達する信号伝達部とを有し、
前記第１回路部は、
所定の入力操作に応じた操作信号を発生する操作信号発生部と、
前記操作信号に応じた前記リセット信号を出力するリセット部とを含み、
前記第２回路部は、
制御信号に応じた処理を実行する処理部を含み、
前記信号伝達部は、前記操作信号を前記制御信号として前記処理部に伝達するとともに、前記第１回路部から前記第２回路部へ流入する電流を阻止する、
電子機器。
【請求項２】
前記信号伝達部は、前記操作信号に応じて、前記処理部の前記制御信号の入力ノードからグランドへ流れる前記制御信号の電流を導通又は遮断する、
請求項１に記載の電子機器。
【請求項３】
前記信号伝達部は、前記操作信号発生部の前記操作信号の出力ノードと前記処理部の前記制御信号の入力ノードとの間の経路に設けられ、前記操作信号の出力ノードから前記制御信号の入力ノードへ流れる電流を阻止する第１ダイオードを含む、
請求項２に記載の電子機器。
【請求項４】
前記信号伝達部は、前記処理部の前記制御信号の入力ノードと前記グランドとの間の経路に設けられ、前記操作信号に応じて導通又は遮断するトランジスタを含む、
請求項２に記載の電子機器。
【請求項５】
前記操作信号発生部は、前記所定の操作に応じて、前記操作信号のレベルを第１レベル又は第２レベルに設定し、
前記信号伝達部は、前記操作信号のレベルが前記第１レベル及び前記第２レベルの一方である場合、前記制御信号の電流を導通し、前記操作信号のレベルが前記第１レベル及び前記第２レベルの他方である場合、前記制御信号の電流を遮断し、
前記処理部は、前記制御信号の電流の導通と遮断に基づいて、前記操作信号の前記第１レベルの保持時間が所定の時間範囲に含まれるか否かを判定し、前記保持時間が前記所定の範囲に含まれる場合に所定の処理を実行し、
前記リセット部は、前記保持時間が前記所定の時間範囲における最長の時間よりも長い所定の時間に達した場合、前記第２電源電圧の出力動作を停止させる前記リセット信号を出力する、
請求項２乃至４の何れか一項に記載の電子機器。
【請求項６】
前記第２回路部は、
アナログ信号を発生するアナログ信号発生部と、
前記アナログ信号のレベルが前記第２電源電圧を超過した場合に、当該超過分の電圧を所定の電圧範囲内に制限するレベル制限部とを含み、
前記処理部は、前記アナログ信号に所定の信号処理を施す、
請求項１乃至５の何れか一項に記載の電子機器。
【請求項７】
前記レベル制限部は、前記アナログ信号発生部における前記アナログ信号の出力ノードと前記第２電源電圧の電源ラインとの間の経路に設けられ、前記アナログ信号の前記超過分の電圧が所定の電圧に達すると、前記アナログ信号の出力ノードから前記電源ラインへ順電流を流す第２ダイオードを含む、
請求項６に記載の電子機器。
【請求項８】
それぞれ前記第２電源電圧を出力する複数の前記レギュレータと、
それぞれ異なる前記レギュレータが出力する前記第２電源電圧に基づいて動作する複数の前記第２回路部とを有し、
前記処理部と前記アナログ信号発生部は異なる前記第２回路部に属する、
請求項６又は７に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作状態のリセットが可能な電子機器に関するものである。
【背景技術】
【０００２】
コンピュータは、静電気放電（ＥＳＤ）などの様々な要因で誤動作を起こし、暴走状態となる場合がある。軽度な誤動作であれば、コンピュータに所定のリセット信号を与えることで動作状態をリセットすることも可能であるが、制御不能の暴走状態に陥っている場合には、リセット信号を受け付けることもできないことがある。下記の特許文献に記載される電源遮断装置は、マイコンの暴走が検出された場合、マイコンに電源を供給する経路をトランジスタのスイッチによって強制的に遮断する。電源を遮断することで、マイコンが制御不能の暴走状態であっても、確実にマイコンの動作状態をリセットできる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２７８６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載される方法では、比較的大きな電流が流れる電源ラインをトランジスタのスイッチによって直接的に遮断するため、オン抵抗が小さくサイズの大きなトランジスタを追加する必要があり、機器サイズが大きくなるという問題がある。【０００５】
本発明はかかる事情に鑑みてなされたものであり、その目的は、機器サイズの小型化を図りつつ確実に動作状態をリセットできる電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る電子機器は、入力される第１電源電圧に基づいて第２電源電圧を出力し、リセット信号に応じて前記第２電源電圧の出力動作を停止可能なレギュレータと、前記第１電源電圧に基づいて動作する第１回路部と、前記第２電源電圧に基づいて動作する第２回路部と、前記第１回路部から前記第２回路部へ信号を伝達する信号伝達部とを有する。前記第１回路部は、所定の入力操作に応じた操作信号を発生する操作信号発生部と、前記操作信号に応じた前記リセット信号を出力するリセット部とを含む。前記第２回路部は、制御信号に応じた処理を実行する処理部を含む。前記信号伝達部は、前記操作信号を前記制御信号として前記処理部に伝達するとともに、前記第１回路部から前記第２回路部へ流入する電流を阻止する。【０００７】
上記の構成によれば、前記第１電源電圧に基づいて動作する前記第１回路部に、前記操作信号発生部と前記リセット部が含まれる。前記操作信号発生部の前記操作信号に応じた前記リセット信号が前記リセット部から前記レギュレータに出力されることにより、前記第２電源電圧の出力動作が停止される。そのため、電源ラインを遮断するためのトランジスタが不要になる。
また、前記操作信号発生部の前記操作信号は、前記信号伝達部を介して前記第２回路部の前記処理部に前記制御信号として伝達され、その制御信号に応じた処理が前記処理部において実行される。従って、前記処理部に入力する前記制御信号を発生するために専用の回路や入力スイッチ等を設ける必要がない。
更に、前記リセット部の前記リセット信号に応じて前記レギュレータの前記第２電源電圧の出力動作が停止された場合、前記第１回路部には前記第１電源電圧が供給され続ける一方で、前記第２回路部には前記第２電源電圧が供給されなくなる。この場合、前記信号伝達部によって前記第１回路部から前記第２回路部へ流入する電流が阻止される。そのため、当該電流による消費電力の増大や前記第２回路部の劣化が防止される。【０００８】
好適に、前記信号伝達部は、前記操作信号に応じて、前記処理部の前記制御信号の入力ノードからグランドへ流れる前記制御信号の電流を導通又は遮断してよい。
例えば、前記信号伝達部は、前記操作信号発生部の前記操作信号の出力ノードと前記処理部の前記制御信号の入力ノードとの間の経路に設けられ、前記操作信号の出力ノードから前記制御信号の入力ノードへ流れる電流を阻止する第１ダイオードを含んでよい。
また例えば、前記信号伝達部は、前記処理部の前記制御信号の入力ノードと前記グランドとの間の経路に設けられ、前記操作信号に応じて導通又は遮断するトランジスタを含んでよい。【０００９】
好適に、前記操作信号発生部は、前記所定の操作に応じて、前記操作信号のレベルを第１レベル又は第２レベルに設定してよい。前記信号伝達部は、前記操作信号のレベルが前記第１レベル及び前記第２レベルの一方である場合、前記制御信号の電流を導通し、前記操作信号のレベルが前記第１レベル及び前記第２レベルの他方である場合、前記制御信号の電流を遮断してよい。前記処理部は、前記制御信号の電流の導通と遮断に基づいて、前記操作信号の前記第１レベルの保持時間が所定の時間範囲に含まれるか否かを判定し、前記保持時間が前記所定の範囲に含まれる場合に所定の処理を実行してよい。前記リセット部は、前記保持時間が前記所定の時間範囲における最長の時間よりも長い所定の時間に達した場合、前記第２電源電圧の出力動作を停止させる前記リセット信号を出力してよい。【００１０】
上記の構成によれば、前記操作信号の前記第１レベルを前記所定の時間範囲内だけ保持するように前記所定の入力操作が行われた場合、前記処理部において前記所定の処理が実行される。他方、前記操作信号の前記第１レベルを前記所定の時間範囲内における最長の時間よりも長い前記所定の時間以上保持するように前記所定の入力操作が行われた場合は、前記リセット部から前記レギュレータへ前記リセット信号が出力され、前記第２電源電圧の出力動作が停止される。従って、前記操作信号の信号レベルの保持時間に応じて、前記処理部における前記所定の処理の実行と、前記レギュレータにおける前記第２電源電圧の出力動作の停止とが選択される。【００１１】
好適に、前記第２回路部は、アナログ信号を発生するアナログ信号発生部と、前記アナログ信号のレベルが前記第２電源電圧を超過した場合に、当該超過分の電圧を所定の電圧範囲内に制限するレベル制限部とを含んでよい。前記処理部は、前記アナログ信号に所定の信号処理を施してよい。【００１２】
上記の構成によれば、前記レギュレータにおける前記第２電源電圧の出力動作が停止することによって前記アナログ信号のレベルが前記第２電源電圧を超過した場合、前記第２電源電圧に対する前記アナログ信号の超過分の電圧が、前記所定の電圧範囲内に制限される。これにより、電源電圧の供給が停止された状態の前記処理部に対して、前記アナログ信号が過大な電圧とならない。【００１３】
好適に、前記レベル制限部は、前記アナログ信号発生部における前記アナログ信号の出力ノードと前記第２電源電圧の電源ラインとの間の経路に設けられ、前記アナログ信号の前記超過分の電圧が所定の電圧に達すると、前記アナログ信号の出力ノードから前記電源ラインへ順電流を流す第２ダイオードを含んでよい。【００１４】
好適に、上記電子機器は、それぞれ前記第２電源電圧を出力する複数の前記レギュレータと、それぞれ異なる前記レギュレータが出力する前記第２電源電圧に基づいて動作する複数の前記第２回路部とを有してよい。前記処理部と前記アナログ信号発生部は異なる前記第２回路部に属してよい。【００１５】
上記の構成によれば、異なる前記レギュレータから前記処理部と前記アナログ信号発生部へ独立に前記第２電源電圧が供給されるため、前記処理部で発生したデジタル信号のノイズが前記アナログ信号発生部へ伝わり難くなる。
【発明の効果】
【００１６】
本発明によれば、機器サイズの小型化を図りつつ確実に動作状態をリセットできる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係る電子機器の構成の一例を示す図である。
【図２】図１に示す電子機器において処理部に制御信号を入力する回路の一例を示す図である。
【図３】本発明の第２の実施形態に係る電子機器の構成の一例を示す図である。
【図４】図２に示す電子機器において処理部に制御信号を入力する回路の一例を示す図である。
【図５】本発明の第３の実施形態に係る電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施形態に係る電子機器について説明する。
＜第１の実施形態＞
図１は、第１の実施形態に係る電子機器の構成の一例を示す図である。図１に示す電子機器は、第１回路部１０と、レギュレータ２０と、第２回路部３０と、信号伝達部４０を備える。
【００１９】
本実施形態に係る電子機器は、例えばウェアラブル機器や携帯端末装置などの比較的小型の電子機器であり、ユーザの入力操作に応じて動作状態をリセットする機能を備える。機器サイズが小型になるほど、電子回路のグランドパターンの面積が小さくなり、グランド電位が変動し易くなるため、動作状態の異常が生じた場合のリセット機能が必要となる。
【００２０】
レギュレータ２０は、電子機器に内蔵される不図示のバッテリや外部の電源装置から供給される第１電源電圧Ｖ１に基づいて、第２電源電圧Ｖ２を出力する。レギュレータ２０の回路方式は、ドロッパ型でもよいしスイッチング型でもよい。例えばレギュレータ２０は、第１電源電圧Ｖ１より低い所定の目標電圧と等しくなるように第２電源電圧Ｖ２を制御する。
【００２１】
レギュレータ２０は、後述するリセット部１２のリセット信号Ｓｒに応じて、第２電源電圧Ｖ２の出力動作を停止する。例えばドロッパ型の場合、レギュレータ２０は、電圧降下を生じる主トランジスタをカットオフ状態とする。またスイッチング型の場合、レギュレータ２０は、スイッチング素子のオンオフ動作を停止して、入力から出力への電力の伝送を止める。
【００２２】
第１回路部１０は、不図示のバッテリ等から供給される第１電源電圧Ｖ１に基づいて動作する回路であり、図１の例において、操作信号発生部１１とリセット部１２を含む。
【００２３】
操作信号発生部１１は、ユーザによる所定の入力操作に応じた操作信号Ｓｉを発生する。例えば操作信号発生部１１は、第１電源電圧Ｖ１とグランドとの間の経路に直列に設けられた抵抗Ｒ１とスイッチＳＷ１を有する。抵抗Ｒ１は、操作信号Ｓｉの出力ノードＮ１と第１電源電圧Ｖ１の電源ラインとの間の経路に設けられる。スイッチＳＷ１は、出力ノードＮ１とグランドとの間の経路に設けられる。
【００２４】
リセット部１２は、操作信号Ｓｉに応じたリセット信号Ｓｒをレギュレータ２０に出力する。例えばリセット部１２は、操作信号Ｓｉのローレベル（スイッチＳＷ１をオンにした状態）が所定の時間以上続いた場合、すなわち、スイッチＳＷ１が比較的長い時間オン状態に保たれた場合、第２電源電圧Ｖ２の出力動作を停止させるリセット信号Ｓｒを出力する。
【００２５】
第２回路部３０は、レギュレータ２０から供給される第２電源電圧Ｖ２に基づいて動作する回路であり、図１の例において、処理部３１と通信部３２を含む。
【００２６】
処理部３１は、入力される制御信号Ｓｃに応じた所定の処理を実行する回路であり、例えば、メモリに格納されたプログラムの命令コードに基づいて処理を実行するコンピュータや、特定の処理を実行するように構成された専用のロジック回路を含んで構成される。
【００２７】
通信部３２は、処理部３１の制御に従って外部機器との通信を行う回路であり、例えばブルートゥース（登録商標）などの通信機能を備える。
【００２８】
信号伝達部４０は、第１回路部１０から第２回路部３０へ信号を伝達する回路であり、具体的には、操作信号発生部１１の操作信号Ｓｉを制御信号Ｓｃとして処理部３１に伝達する。また、信号伝達部４０は、第１回路部１０から第２回路部３０へ流入する電流を阻止するように構成されており、図１の例ではダイオードＤ１を含む。ダイオードＤ１は、操作信号発生部１１における操作信号Ｓｉの出力ノードＮ１と処理部３１における制御信号Ｓｃの入力ノードＮ２との間の電流経路に設けられており、出力ノードＮ１から入力ノードＮ２へ流れる電流を阻止する。
【００２９】
図２は、図１に示す電子機器において処理部３１に制御信号Ｓｃを入力する回路の一例を示す図である。
処理部３１は、例えば図２において示すように、入力ノードＮ２と第２電源電圧Ｖ２の電源ラインとの間の経路に設けられた抵抗Ｒ５と、入力バッファ３１１を有する。抵抗Ｒ５は、入力ノードＮ２の電圧を第２電源電圧Ｖ２へプルアップする。入力バッファ３１１は、入力ノードＮ２の電圧レベルに応じた信号を図示しない内部回路に出力する。
【００３０】
ここで、上述した構成を有する本実施形態に係る電子機器の動作を説明する。
【００３１】
操作信号Ｓｉのレベルは、スイッチＳＷ１の操作に応じてハイレベル又はローレベルとなる。すなわち、スイッチＳＷ１がオフの場合、出力ノードＮ１が抵抗Ｒ１を介して第１電源電圧Ｖ１の電源ラインに接続されるため、操作信号Ｓｉはハイレベルとなる。スイッチＳＷ１がオンの場合、出力ノードＮ１がスイッチＳＷ１によってグランドに接続されるため、操作信号Ｓｉはローレベルになる。
【００３２】
操作信号Ｓｉがハイレベルの場合、ダイオードＤ１のカソードには抵抗Ｒ１を介して第１電源電圧Ｖ１が印加される一方、ダイオードＤ１のアノードには抵抗Ｒ５を介して第２電源電圧Ｖ２が印加される。この場合、第１電源電圧Ｖ１は第２電源電圧Ｖ２に比べて高いため、ダイオードＤ１はオフ状態となる。ダイオードＤ１がオフ状態になると、入力ノードＮ２からグランドに流れる電流（以下、「制御信号Ｓｃの電流」と記す。）がダイオードＤ１によって遮断される。入力ノードＮ２の電圧（以下、「制御信号Ｓｃの電圧」と記す。）は、第２電源電圧Ｖ２とほぼ等しいレベル（ハイレベル）となる。
【００３３】
他方、操作信号Ｓｉがローレベルの場合、出力ノードＮ１がグランドに接続されることにより、ダイオードＤ１のアノードがカソードより高電位となり、ダイオードＤ１がオン状態となる。ダイオードＤ１がオン状態になると、入力ノードＮ２から出力ノードＮ１へ制御信号Ｓｃの電流が流れる。入力ノードＮ２における制御信号Ｓｃの電圧は、ダイオードＤ１の順方向電圧とほぼ等しいレベル（ローレベル）となる。
【００３４】
このように、信号伝達部４０のダイオードＤ１は、操作信号Ｓｉのレベルに応じて、入力ノードＮ２からグランドへ流れる制御信号Ｓｃの電流を導通又は遮断する。
【００３５】
処理部３１は、第２電源電圧Ｖ２を供給されて正常に動作している場合、信号伝達部４０における制御信号Ｓｃの電流の導通と遮断に基づいて（制御信号Ｓｃの電圧がハイレベルか又はローレベルかに基づいて）、所定の処理を実行する。すなわち、処理部３１は、制御信号Ｓｃの電流の導通と遮断に基づいて、操作信号Ｓｉのローレベルの保持時間（スイッチＳＷ１のオン状態の保持時間）が所定の時間範囲（Ｔ１〜Ｔ２）に含まれるか否かを判定する。保持時間が所定の時間範囲（Ｔ１〜Ｔ２）に含まれる場合、処理部３１は、所定の処理を実行する。例えば、処理部３１は、ブルートゥース（登録商標）通信におけるペアリング動作を行うように通信部３２を制御する。
【００３６】
他方、リセット部１２も、操作信号Ｓｉのローレベルの保持時間（スイッチＳＷ１のオン状態の保持時間）を監視しており、この保持時間が所定の時間Ｔ３に達した場合、レギュレータ２０における第２電源電圧Ｖ２の出力動作を停止させるリセット信号Ｓｒを出力する。この所定の時間Ｔ３は、処理部３１において所定の処理を実行するか否かの判定基準となる所定の時間範囲（Ｔ１〜Ｔ２）の最長時間Ｔ２よりも長い（Ｔ３＞Ｔ２）。従って、スイッチＳＷ１のオン状態の保持時間が比較的短い場合は、処理部３１において所定の処理（ペアリング動作など）が実行され、この保持時間が比較的長い場合は、レギュレータ２０における第２電源電圧Ｖ２の出力動作が停止し、処理部３１の動作状態が強制的にリセットされる。
【００３７】
レギュレータ２０において第２電源電圧Ｖ２の出力動作が停止した場合、処理部３１の入力ノードＮ２の電圧は常にゼロになる一方、操作信号発生部１１の出力ノードＮ１の電圧はスイッチＳＷ１をオフすることで第１電源電圧Ｖ１とほぼ等しくなる。しかしながら、出力ノードＮ１が入力ノードＮ２に比べて高電位になると、信号伝達部４０のダイオードＤ１がオフ状態となるため、出力ノードＮ１から入力ノードＮ２へ電流が流入することはない。
【００３８】
以上説明したように、本実施形態に係る電子機器によれば、第１電源電圧Ｖ１に基づいて動作する第１回路部１０に操作信号発生部１１とリセット部１２が含まれており、操作信号発生部１１の操作信号Ｓｉに応じたリセット信号Ｓｒがリセット部１２からレギュレータ２０に出力されることにより、第２電源電圧Ｖ２の出力動作が停止される。そのため、従来の技術のように電源ラインを遮断するための大きなトランジスタが不要になるため、機器サイズを小型化できる。
【００３９】
また、本実施形態に係る電子機器によれば、操作信号発生部１１において発生する操作信号Ｓｉが、リセット部１２へ入力されるとともに、信号伝達部４０を介して第２回路部３０の処理部３１に制御信号Ｓｃとして伝達され、その制御信号Ｓｃに応じた所定の処理が処理部３１において実行される。そのため、リセット部１２に入力する操作信号Ｓｉと、処理部３１に入力する制御信号Ｓｃとを、共通の操作信号発生部１１を用いて発生させることができる。従って、それぞれに専用の回路や入力スイッチ等を設ける場合に比べて、機器サイズを小型化できる。
【００４０】
更に、本実施形態に係る電子機器によれば、リセット部１２のリセット信号Ｓｒに応じてレギュレータ２０の第２電源電圧Ｖ２の出力動作が停止された場合、第１回路部１０には第１電源電圧Ｖ１が供給され続ける一方で、第２回路部３０には第２電源電圧Ｖ２が供給されなくなる。しかしながら、この場合、信号伝達部４０によって第１回路部１０から第２回路部３０へ流入する電流が阻止されるため、当該電流による消費電力の増大を防止できるとともに、処理部３１の回路の性能劣化を防止できる。
【００４１】
＜第２の実施形態＞
次に、本発明の第２の実施形態について、図３及び図４を参照して説明する。
図３は、第２の実施形態に係る電子機器の構成の一例を示す図である。図４は、図３に示す電子機器において処理部３１に制御信号Ｓｃを入力する回路の一例を示す図である。図３，図４に示す電子機器は、図１に示す電子機器における第１回路部１０の操作信号発生部１１及びリセット部１２をそれぞれ操作信号発生部１１Ａ及びリセット部１２Ａに置き換え、信号伝達部４０を信号伝達部４０Ａに置き換えたものである。図３に示す電子機器の他の構成は、図１に示す電子機器と同じである。
【００４２】
操作信号発生部１１Ａは、図３において示すように、第１電源電圧Ｖ１とグランドとの間の経路に直列に設けられたスイッチＳＷ２と抵抗Ｒ２を有する。スイッチＳＷ２は、出力ノードＮ１と第１電源電圧Ｖ１の電源ラインとの間の経路に設けられる。抵抗Ｒ２は、出力ノードＮ１とグランドとの間の経路に設けられる。
【００４３】
リセット部１２Ａは、操作信号Ｓｉのハイレベル（スイッチＳＷ２をオンにした状態）が所定の時間以上続いた場合、すなわち、スイッチＳＷ２が比較的長い時間オン状態に保たれた場合、第２電源電圧Ｖ２の出力動作を停止させるリセット信号Ｓｒを出力する。
【００４４】
信号伝達部４０Ａは、図３において示すように、トランジスタＱ１を含む。図３の例においてトランジスタＱ１はＮＰＮ型のＭＯＳＦＥＴであるが、本発明の他の実施形態では別の種類のトランジスタ（例えばバイポーラトランジスタ）でもよい。
【００４５】
トランジスタＱ１は、処理部３１の制御信号Ｓｃの入力ノードＮ２とグランドとの間の経路に設けられており、操作信号Ｓｉに応じて導通又は遮断する。トランジスタＱ１のドレインが入力ノードＮ２に接続され、そのソースがグランドに接続され、そのゲートに操作信号Ｓｉが入力される。
【００４６】
ここで、上述した構成を有する本実施形態に係る電子機器の動作を説明する。
【００４７】
スイッチＳＷ２がオフの場合、出力ノードＮ１が抵抗Ｒ２を介してグランドに接続されるため、操作信号Ｓｉはローレベルになる。スイッチＳＷ２がオンの場合、出力ノードＮ１がスイッチＳＷ２によって第２電源電圧Ｖ２の電源ラインに接続されるため、操作信号Ｓｉはハイレベルになる。
【００４８】
操作信号Ｓｉがローレベルの場合、トランジスタＱ１のゲートの電圧がほぼゼロになるため、トランジスタＱ１はオフ状態となる。トランジスタＱ１がオフ状態になると、入力ノードＮ２からグランドに流れる制御信号Ｓｃの電流がトランジスタＱ１によって遮断される。入力ノードＮ２における制御信号Ｓｃの電圧は、第２電源電圧Ｖ２とほぼ等しいレベル（ハイレベル）となる。
【００４９】
他方、操作信号Ｓｉがハイレベルの場合、出力ノードＮ１が第１電源電圧Ｖ１の電源ラインに接続されることにより、トランジスタＱ１のゲートに第１電源電圧Ｖ１が印加され、トランジスタＱ１はオン状態となる。トランジスタＱ１がオン状態になると、入力ノードＮ２から出力ノードＮ１へ制御信号Ｓｃの電流が流れる。トランジスタＱ１のオン抵抗が十分に小さいものとすると、入力ノードＮ２における制御信号Ｓｃの電圧はほぼゼロになる。
【００５０】
このように、信号伝達部４０のトランジスタＱ１は、操作信号Ｓｉのレベルに応じて、入力ノードＮ２からグランドへ流れる制御信号Ｓｃの電流を導通又は遮断する。
【００５１】
制御信号Ｓｃに応じた処理部３１の動作は、既に説明した図１に示す電子機器と同じである。処理部３１は、制御信号Ｓｃの電流の導通と遮断に基づいて（制御信号Ｓｃの電圧がハイレベルかローレベルかに基づいて）、操作信号Ｓｉのハイレベルの保持時間が所定の時間範囲（Ｔ１〜Ｔ２）に含まれるか否かを判定する。保持時間が所定の時間範囲（Ｔ１〜Ｔ２）に含まれる場合、処理部３１は、ペアリング動作等の所定の処理を実行する。
【００５２】
リセット部１２Ａは、操作信号Ｓｉのハイレベルの保持時間（スイッチＳＷ２のオン状態の保持時間）を監視しており、この保持時間が所定の時間Ｔ３に達した場合、レギュレータ２０における第２電源電圧Ｖ２の出力動作を停止させるリセット信号Ｓｒを出力する。この所定の時間Ｔ３は、処理部３１において所定の処理を実行するか否かの判定基準となる所定の時間範囲（Ｔ１〜Ｔ２）の最長時間Ｔ２よりも長い（Ｔ３＞Ｔ２）。従って、スイッチＳＷ２のオン状態の保持時間が比較的短い場合は、処理部３１において所定の処理（ペアリング動作など）が実行され、この保持時間が比較的長い場合は、レギュレータ２０における第２電源電圧Ｖ２の出力動作が停止し、処理部３１の動作状態が強制的にリセットされる。
【００５３】
レギュレータ２０において第２電源電圧Ｖ２の出力動作が停止した場合、処理部３１の入力ノードＮ２の電圧は常にゼロになる一方、操作信号発生部１１の出力ノードＮ１の電圧はスイッチＳＷ２をオンすることで第２電源電圧Ｖ２とほぼ等しくなる。しかしながら、出力ノードＮ１の電圧はトランジスタＱ１のゲートに印加されるため、出力ノードＮ１から入力ノードＮ２へ電流が流入することはない。
【００５４】
以上説明したように、本実施形態に係る電子機器においても、既に説明した図１に示す電子機器と同様の効果を奏することができる。
【００５５】
また、本実施形態に係る電子機器によれば、トランジスタＱ１がオン状態の場合に入力ノードＮ２の電圧がほぼゼロになる。そのため、入力ノードＮ２における制御信号Ｓｃのローレベルの電圧を、図１に示す電子機器に比べて低くすることができる。これにより、第２電源電圧Ｖ２を低電圧化し易くなる。
【００５６】
＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。
図５は、第３の実施形態に係る電子機器の構成の一例を示す図である。図５に示す電子機器は、図１に示す電子機器と同様の構成を有するとともに、レギュレータ２０Ａと第２回路部３０Ａを有する。
【００５７】
レギュレータ２０Ａは、第１電源電圧Ｖ１に基づいて第２電源電圧Ｖ２Ａを出力する回路であり、例えば、レギュレータ２０の第２電源電圧Ｖ２とほぼ等しくなるように第２電源電圧Ｖ２Ａを制御する。レギュレータ２０Ａは、レギュレータ２０と同様に、リセット部１２のリセット信号Ｓｒに応じて第２電源電圧Ｖ２Ａの出力動作を停止する。レギュレータ２０Ａの回路方式はドロッパ型でもスイッチング型でもよいが、後述する第２回路部３０Ａが低ノイズを要求される回路の場合、ノイズの小さい回路方式であることが望ましい。
【００５８】
第２回路部３０Ａは、レギュレータ２０Ａから供給される第２電源電圧Ｖ２Ａに基づいて動作する回路であり、図５の例において、アナログ信号発生部３５とレベル制限部３６を含む。
【００５９】
アナログ信号発生部３５は、例えばセンサの信号を増幅するアンプ回路など、アナログ信号Ｓａを発生する回路である。本実施形態に係る電子機器において、処理部３１は、このアナログ信号発生部３５からのアナログ信号Ｓａを入力し、所定の信号処理を施す。例えば処理部３１は、アナログ−デジタル変換器を備えており、アナログ信号Ｓａをデジタル値の信号に変換する。処理部３１は、変換したデジタル値の信号に対して種々の信号処理を施す。
【００６０】
レベル制限部３６は、アナログ信号Ｓａのレベルが第２電源電圧Ｖ２Ａを超過した場合に、この超過分の電圧を所定の電圧範囲内に制限する。レベル制限部３６は、例えば図５において示すように、ダイオードＤ２を含む。ダイオードＤ２は、アナログ信号発生部３５におけるアナログ信号Ｓａの出力ノードＮ３と第２電源電圧Ｖ２Ａの電源ラインとの間の経路に設けられる。ダイオードＤ２のアノードが出力ノードＮ３側に接続され、カソードが電源ライン側に接続される。第２電源電圧Ｖ２Ａに対するアナログ信号Ｓａの超過分の電圧が所定の電圧、すなわち、ダイオードＤ２がオンする順電圧に達すると、ダイオードＤ２は、アナログ信号Ｓａの出力ノードＮ３から第２電源電圧Ｖ２の電源ラインへ順電流を流す。
【００６１】
アナログ信号発生部３５の出力ノードＮ３に例えばローパスフィルタなどのキャパシタを含んだ回路が接続されている場合、レギュレータ２０Ａの第２電源電圧Ｖ２Ａがゼロに低下した後も、アナログ信号Ｓａの電圧がゼロより高い状態になる可能性がある。そうすると、第２電源電圧Ｖ２Ａの供給が停止された状態のアナログ信号発生部３５や、第２電源電圧Ｖ２の供給が停止された状態の処理部３１に対して、アナログ信号Ｓａが過大な電圧となり、これらの回路の性能を劣化させる原因になる。そこで、図３に示す電子機器では、レギュレータ２０Ａにおける第２電源電圧Ｖ２Ａの出力動作が停止することによってアナログ信号Ｓａのレベルが第２電源電圧Ｖ２Ａを超過した場合、第２電源電圧Ｖ２Ａに対するアナログ信号Ｓａの超過分の電圧が、所定の電圧範囲内（ダイオードＤ２の順電圧以下の範囲内）に制限される。これにより、電源電圧（Ｖ２，Ｖ２Ａ）の供給が停止された状態の処理部３１やアナログ信号発生部３５に対してアナログ信号Ｓａが過大な電圧にならないため、これらの回路の性能劣化を有効に防止できる。
【００６２】
以上、本発明の種々の実施形態について説明したが、本発明は上述した実施形態に限定されない。すなわち、当業者は、本発明の技術的範囲又はその均等の範囲内において、上述した実施形態の構成に関し、様々な変更、コンビネーション、並びに代替を行ってもよい。
【００６３】
例えば、図５に示す電子機器は、図１に示す電子機器にレギュレータ２０Ａと第２回路部３０Ａを追加したものであるが、本発明の他の実施形態に係る電子機器は、図３に示す電子機器にレギュレータ２０Ａと第２回路部３０Ａを追加したものでもよい。
【００６４】
図５に示す電子機器は、２つのレギュレータ（２０，２０Ａ）と２つの第２回路部（３０，３０Ａ）を備えているが、本発明の他の実施形態に係る電子機器は、３以上のレギュレータと３以上の第２回路部を備えてもよい。
【符号の説明】
【００６５】
１０…第１回路部、１１，１１Ａ…操作信号発生部、１２…リセット部、２０，２０Ａ…レギュレータ、３０，３０Ａ…第２回路部、３１…処理部、３２…通信部、３５…アナログ信号発生部、３６…レベル制限部、４０，４０Ａ…信号伝達部、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｑ１…トランジスタ、ＳＷ１，ＳＷ２…スイッチ、Ｒ１，Ｒ２…抵抗、Ｓｉ…操作信号、Ｓｒ…リセット信号、Ｓｃ…制御信号、Ｓａ…アナログ信号、Ｖ１…第１電源電圧、Ｖ２，Ｖ２Ａ…第２電源電圧、Ｎ１，Ｎ３…出力ノード、Ｎ２…入力ノード
【図１】
2017064971.tif 000003
【図２】
2017064971.tif 000004
【図３】
2017064971.tif 000005
【図４】
2017064971.tif 000006
【図５】
2017064971.tif 000007
【国際調査報告】
2017064971.tif 000008
2017064971.tif 000009