(57)【要約】【課題】アンダーフィル剤の流出を小唄的に抑制するとともに、接続端子間におけるボイドの発生を効果的に抑制できる配線基板を提供すること。【解決手段】本発明に係る配線基板は、絶縁層及び導体層が積層された積層体上に、半導体チップとの接続端子が複数形成された配線基板であって、前記半導体チップの実装領域を取り囲む位置に外縁を有する第１の開口と、前記実装領域内において前記接続端子を露出させるとともに、前記接続端子の上端よりも低い位置に底面を形成する第２の開口とが形成されたソルダーレジスト層を、前記積層体上に備えることを特徴とする。【選択図】図３
2014089996.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層及び導体層が積層された積層体上に、半導体チップとの接続端子が複数形成された配線基板であって、
前記半導体チップの実装領域を取り囲む位置に外縁を有する第１の開口と、前記実装領域内において前記接続端子を露出させるとともに、前記接続端子の上端よりも低い位置に底面を形成する第２の開口とが形成されたソルダーレジスト層を、前記積層体上に備えることを特徴とする配線基板。
【請求項２】
前記ソルダーレジスト層は、前記第１の開口を画定する壁面及び底面の表面粗さが、前記第１の開口の外側の表面粗さよりも粗いことを特徴とする請求項１に記載の配線基板。
【請求項３】
前記第１の開口を画定する壁面及び底面の表面粗さと、前記第２の開口を画定する壁面及び底面の表面粗さとが略同じであることを特徴とする請求項１又は請求項２に記載の配線基板。
【請求項４】
前記ソルダーレジスト層は、前記第１の開口の外側の表面粗さ（Ｒａ）が、０．０２μｍ〜０．２５μｍであることを特徴とする請求項１乃至請求項３のいずれか１項に記載の配線基板。
【請求項５】
前記ソルダーレジスト層は、前記第１の開口を画定する壁面及び底面の表面粗さ（Ｒａ）が、０．０６μｍ〜０．８μｍであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主面に半導体チップを接続するための複数の接続端子が形成された配線基板に関する。
【背景技術】
【０００２】
配線基板に半導体チップ（ダイともいう）を実装する場合、半導体チップは、半田ボール等によって配線基板上の電極と接続される。しかしながら、実装後に温度サイクルや衝撃、折り曲げ等の応力が加わったときに、半導体チップと配線基板との接続信頼性を担保できない場合がある。その防止策として、半導体チップと配線基板との隙間に封止樹脂（アンダーフィル剤）を入れて、応力の緩和、脱落防止の補強を行っている。
【０００３】
ところで、アンダーフィル剤には、半導体チップと配線基板との間に隙間なく充填するために流動性が高い液状の組成物が多く使用されている。しかしながら、アンダーフィル剤の流動性が高いと、アンダーフィル剤が半導体チップの周囲近傍から流れだし、半導体チップの周囲近傍に配設された導体回路に付着する虞がある。
【０００４】
そこで、アンダーフィル剤が半導体チップの周囲近傍から流れ出すことを防止するため、半導体チップが実装される個所と、その外縁の外側近傍にわたってアンダーフィル剤の広がりを防止する段差が形成することを提案するものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２４４３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、近年では、この接続端子の高密度化が進んでおり、配置される接続端子の間隔（ピッチ）が狭くなっている。このため、複数の接続端子をソルダーレジストの同一開口内に配置したＮＳＭＤ（ノン・ソルダー・マスク・ディファインド）を採用した配線基板が提案されている。そして、複数の接続端子を狭ピッチで同一開口内に配置した場合、接続端子表面にコートされた半田が隣接する接続端子に流出し、接続端子間が短絡（ショート）する虞がある。
【０００７】
しかしながら、特許文献１に開示される発明では、アンダーフィル剤が流出するのを防止することはできるものの、接続端子間におけるボイドの発生を防止することは難しい。また、接続端子にコートされた半田が隣接する接続端子に流出するのを防止することはできない。
【０００８】
本発明は、上記の事情に対処してなされたものであり、アンダーフィル剤の流出を効果的に抑制するとともに、接続端子間におけるボイドの発生を効果的に抑制できる配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明の発明基板は、
絶縁層及び導体層が積層された積層体上に、半導体チップとの接続端子が複数形成された配線基板であって、前記半導体チップの実装領域を取り囲む位置に外縁を有する第１の開口と、前記実装領域内において前記接続端子を露出させるとともに、前記接続端子の上端よりも低い位置に底面を形成する第２の開口とが形成されたソルダーレジスト層を、前記積層体上に備えることを特徴とする。
【００１０】
本発明によれば、ソルダーレジスト層に、半導体チップの実装領域を取り囲む位置に外縁を有する第１の開口が形成されているので、アンダーフィル剤が半導体チップの実装領域外に流出するのを抑制することができる。また、ソルダーレジスト層に、実装領域内において接続端子を露出させるとともに、接続端子の上端よりも低い位置に底面を形成する第２の開口が形成されているので、配線基板を半導体チップと接続した際に、半導体チップと配線基板との隙間に充填されることとなるアンダーフィル剤の接続端子間におけるボイドの発生を抑制することができる。さらに、接続端子にコートされた半田が隣接する接続端子に流出することを抑制し、接続端子間のショートを抑制することができる。
【００１１】
なお、本発明の一態様においては、
前記ソルダーレジスト層は、前記第１の開口を画定する壁面及び底面の表面粗さが、前記第１の開口の外側の表面粗さよりも粗いことを特徴とする。
【００１２】
本発明の一態様によれば、第１の開口を画定する壁面及び底面の表面粗さが、第１の開口の外側の表面粗さよりも粗い。このため、第１の開口の内側では、アンダーフィル剤が広がりやすく、第１の開口の外側では、アンダーフィル剤は、広がりにくい。その結果、配線基板と半導体チップとの隙間にアンダーフィル剤が充填されやすくなり、ボイドの発生を抑制することができる。また、アンダーフィル剤が半導体チップの実装領域外に流出するのをより効果的に抑制することができる。
【００１３】
また、本発明の他の態様においては、
前記第１の開口を画定する壁面及び底面の表面粗さと、前記第２の開口を画定する壁面及び底面の表面粗さとが略同じであることを特徴とする。
【００１４】
本発明の他の態様によれば、第１の開口を画定する壁面及び底面の表面粗さと、第２の開口を画定する壁面及び底面の表面粗さとが略同じであるため、第２の開口の内側においてもアンダーフィル剤が広がりやすい。このため、接続端子間の隙間にもアンダーフィル剤が充填されやすくなり、接続端子間におけるボイドの発生をより効果的に抑制することができる。
【００１５】
本発明の他の態様においては、
前記ソルダーレジスト層は、前記第１の開口の外側の表面粗さ（Ｒａ）が、０．０２μｍ〜０．２５μｍであることを特徴とする。
【００１６】
ソルダーレジスト層の第１の開口の外側の表面粗さ（Ｒａ）を０．０２μｍ〜０．２５μｍとすることで、アンダーフィル剤がソルダーレジスト層の第１の開口から外側へ流れ出すことをより効率的に抑制することができる。
【００１７】
本発明の他の態様においては、
前記ソルダーレジスト層は、前記第１の開口を画定する壁面及び底面の表面粗さ（Ｒａ）が、０．０６μｍ〜０．８μｍであることを特徴とする。
【００１８】
ソルダーレジスト層の第１の開口の内側の表面粗さ（Ｒａ）を、０．０６μｍ〜０．８μｍとすることで、アンダーフィル剤の流れ性がより向上する。このため、配線基板と半導体チップとの隙間にアンダーフィル剤が充填されやすくなり、ボイドの発生をより効果的に抑制することができる。
【発明の効果】
【００１９】
以上説明したように、本発明によれば、アンダーフィル剤の流出を抑制するとともに、接続端子間におけるボイドの発生を効果的に抑制できる配線基板を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】実施形態に係る配線基板の平面図（表面側）。
【図２】実施形態に係る配線基板の一部断面図。
【図３】実施形態に係る配線基板の表面側の接続端子部分の拡大断面図。
【図４】実施形態に係る配線基板の製造工程図（コア基板工程）。
【図５】実施形態に係る配線基板の製造工程図（ビルドアップ工程）。
【図６】実施形態に係る配線基板の製造工程図（ビルドアップ工程）。
【図７】実施形態に係る配線基板の製造工程図（ソルダーレジスト層工程（表面側））。
【図８】実施形態に係る配線基板のソルダーレジスト層の形成方法。
【図９】実施形態に係る配線基板のソルダーレジスト層の形成方法。
【図１０】実施形態に係る配線基板の製造工程図（ソルダーレジスト層工程（裏面側））。
【図１１】実施形態に係る配線基板の製造工程図（めっき工程）。
【図１２】実施形態に係る配線基板に半導体チップを実装した一部断面図。
【図１３】その他の実施形態に係る配線基板の接続端子部分の拡大断面図。
【図１４】実施例に係る実施例に係る配線基板表面の画像。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、コア基板上にビルドアップ層を形成した配線基板を例に、本発明の実施形態を説明するが、上面及び側面が露出してなる複数の接続端子が形成された配線基板であればよく、例えば、コア基板を有しない配線基板であってもよい。
【００２２】
（実施形態）
図１は、実施形態における配線基板１００の平面図（表面側）である。図２は、図１の線分Ｉ−Ｉにおける配線基板１００の一部断面図である。図３は、実施形態に係る配線基板の表面側の接続端子部分の拡大断面図である。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側とする。
【００２３】
（配線基板１００の構成）
図１〜３に示す配線基板１００は、コア基板２と、半導体チップ（不図示）との接続端子Ｔ１が複数形成され、コア基板２の表面側に積層されるビルドアップ層３（表面側）と、ビルドアップ層３に積層され、半導体チップの実装領域を取り囲む位置に外縁を有する開口４ａ（第１の開口）と、前記実装領域内において接続端子Ｔ１を露出させるとともに、接続端子Ｔ１の上端Ｚよりも低い位置に底面Ｆ３を形成する開口４ｂ（第２の開口）とが形成されたソルダーレジスト層４と、マザーボード等（不図示）との接続端子Ｔ１１が複数形成され、コア基板２の裏面側に積層されるビルドアップ層１３（裏面側）と、ビルドアップ層１３に積層され、接続端子Ｔ１１の少なくとも一部を露出する開口１４ａが形成されたソルダーレジスト層１４と、を備える。
【００２４】
コア基板２は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２の表面及び裏面には、金属配線Ｌ１，Ｌ１１をなすコア導体層２１，２２がそれぞれ形成されている。また、コア基板２には、ドリル等により穿設されたスルーホール２３が形成され、その内壁面にはコア導体層２１，２２を互いに導通させるスルーホール導体２４が形成されている。さらに、スルーホール２３は、エポキシ樹脂等の樹脂製穴埋め材２５により充填されている。
【００２５】
（表面側の構成）
ビルドアップ層３は、コア基板２の表面側に積層された樹脂絶縁層３１，３３及び導体層３２，３４からなる。樹脂絶縁層３１は、熱硬化性樹脂組成物からなり、表面に金属配線Ｌ２をなす導体層３２が形成されている。また、樹脂絶縁層３１には、コア導体層２１と導体層３２とを電気的に接続するビア３５が形成されている。樹脂絶縁層３３は、熱硬化性樹脂組成物からなり、表層に複数の接続端子Ｔ１を有する導体層３４が形成されている。また、樹脂絶縁層３３には、導体層３２と導体層３４とを電気的に接続するビア３６が形成されている。ここで、樹脂絶縁層３１，３３及び導体層３２は積層体を構成する。
【００２６】
ビア３５，３６は、それぞれ、ビアホール３７ａとその内周面に設けられたビア導体３７ｂと、底面側にてビア導体３７ｂと導通するように設けられたビアパッド３７ｃと、ビアパッド３７ｃと反対側にてビア導体３７ｂの開口周縁から外向きに張り出すビアランド３７ｄとを有している。
【００２７】
接続端子Ｔ１は、半導体チップと接続するための接続端子である。接続端子Ｔ１は、半導体チップの実装領域の内周に沿って配置された、いわゆるペリフェラル型の接続端子である。半導体チップは、この接続端子Ｔ１と電気的に接続されることにより配線基板１００に実装される。各接続端子Ｔ１は、後述するソルダーレジスト層４との接着性を向上させるために、その表面が粗化されている。
【００２８】
また、各接続端子Ｔ１の露出面には、金属めっき層Ｍが形成されている。半導体チップを配線基板１００に実装する際には、半導体チップの接続端子にコートされた半田をリフローすることで半導体チップの接続端子と接続端子Ｔ１とが電気的に接続される。なお、金属めっき層Ｍは、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層（例えば、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層）で構成される。
【００２９】
また、金属めっき層Ｍの代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。また、接続端子Ｔ１の露出面に半田をコートしてもよく、さらに、接続端子Ｔ１の露出面を金属めっき層Ｍで覆った後、この金属めっき層Ｍに半田をコートしてもよい。
【００３０】
ソルダーレジスト層４は、フィルム状をなし、ソルダーレジストとして機能する感光性の絶縁性樹脂をビルドアップ層３の表面上に積層して形成されている。ソルダーレジスト層４は、ビルドアップ層３に積層され、半導体チップの実装領域を取り囲む位置に外縁を有する開口４ａ（第１の開口）と、前記実装領域内において接続端子Ｔ１を露出させるとともに、接続端子Ｔ１の上端Ｚよりも低い位置に底面Ｆ３を形成する開口４ｂ（第２の開口）とが形成されている。ソルダーレジスト層４の開口４ｂは、同一開口内に複数の接続端子Ｔ１を配置するＮＳＭＤ形状となっている
【００３１】
図３に示すように、ソルダーレジスト層４は、開口４ａを画定する壁面Ｓ１及び底面Ｆ２の表面粗さが、開口４ａの外側Ｆ１の表面粗さよりも粗くなっている。さらに、ソルダーレジスト層４は、開口４ａを画定する壁面Ｓ１及び底面Ｆ２の表面粗さと、開口４ｂを画定する壁面Ｓ２及び底面Ｆ３の表面粗さとが略同じとなっている。
【００３２】
なお、ソルダーレジスト層４は、開口４ａの外側Ｆ１の表面粗さ（Ｒａ）が、０．０２μｍ〜０．２５μｍであることが好ましく、開口４ａを画定する壁面Ｓ１及び底面Ｆ２の表面粗さ（Ｒａ）が、０．０６μｍ〜０．８μｍであることが好ましい。なお、開口４ｂを画定する壁面Ｓ２及び底面Ｆ３の表面粗さ（Ｒａ）についても、０．０６μｍ〜０．８μｍであることが好ましい。
【００３３】
（裏面側の構成）
ビルドアップ層１３は、コア基板２の裏面側に積層された樹脂絶縁層１３１，１３３及び導体層１３２，１３４からなる。樹脂絶縁層１３１は、熱硬化性樹脂組成物からなり、裏面に金属配線Ｌ１２をなす導体層１３２が形成されている。また、樹脂絶縁層１３１には、コア導体層２２と導体層１３２とを電気的に接続するビア１３５が形成されている。樹脂絶縁層１３３は、熱硬化性樹脂組成物からなり、表層に１以上の接続端子Ｔ１１を有する導体層１３４が形成されている。また、樹脂絶縁層１３３には、導体層１３２と導体層１３４とを電気的に接続するビア１３６が形成されている。
【００３４】
ビア１３５，１３６は、それぞれ、ビアホール１３７ａとその内周面に設けられたビア導体１３７ｂと、底面側にてビア導体１３７ｂと導通するように設けられたビアパッド１３７ｃと、ビアパッド１３７ｃと反対側にてビア導体１３７ｂの開口周縁から外向きに張り出すビアランド１３７ｄとを有している。
【００３５】
接続端子Ｔ１１は、配線基板１００をマザーボード等に接続するための裏面ランド（ＰＧＡパッド、ＢＧＡパッド）として利用されるものであり、配線基板１００の略中心部を除く外周領域に形成され、前記略中央部を囲むようにして矩形状に配列されている。また、接続端子Ｔ１１の表面の少なくとも一部は、金属めっき層Ｍにより覆われている。
【００３６】
ソルダーレジスト層１４は、フィルム状をなし、ソルダーレジストとして機能する感光性の絶縁性樹脂をビルドアップ層１３の表面上に積層して形成されている。ソルダーレジスト層１４には、各接続端子Ｔ１１の表面の一部を露出させる開口１４ａが形成されている。このため、各接続端子Ｔ１１は、表面の一部が開口１４ａによりソルダーレジスト層１４から露出した状態となっている。つまり、ソルダーレジスト層１４の開口１４ａは、各接続端子Ｔ１１の表面の一部を露出したＳＭＤ（ソルダー・マスク・ディファインド）形状となっている。なお、ソルダーレジスト層４の開口４ｂとは異なり、ソルダーレジスト層１４の開口１４ａは、接続端子Ｔ１１毎に形成されている。
【００３７】
開口１４ａ内には、たとえばＳｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｓｂなど実質的にＰｂを含有しない半田からなる半田ボールＢが、金属めっき層Ｍを介して接続端子Ｔ１１と電気的に接続するようにして形成されている。なお、配線基板１００をマザーボード等に実装する際は、配線基板１００の半田ボールＢをリフローすることで、接続端子Ｔ１１をマザーボード等の接続端子に電気的に接続する。
【００３８】
（配線基板の製造方法）
図２、図４〜図１１は、実施形態に係る配線基板１００の製造工程を示す図である。以下、図２、図４〜図１１を参照して、配線基板１００の製造方法について説明する。
【００３９】
（コア基板工程：図４）
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２３となる貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２３内壁にスルーホール導体２４を形成し、銅張積層板の両面に銅めっき層を形成する（図４（ａ）参照）。
【００４０】
その後、スルーホール導体２４内をエポキシ樹脂等の樹脂穴埋め材２５で充填する。さらに、銅張積層板の両面の銅箔上に形成された銅めっきを所望の形状にエッチングして銅張積層板の表面及び裏面に金属配線Ｌ１，Ｌ１１をなすコア導体層２１，２２をそれぞれ形成し、コア基板２を得る（図４（ｂ）参照）。なお、スルーホール２３形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
【００４１】
（ビルドアップ工程：図５〜図６）
コア基板２の表面及び裏面に、樹脂絶縁層３１，１３１となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３１，１３１にビアホール３７ａ，１３７ａをそれぞれ形成する（図５（ａ）参照）。
【００４２】
続いて、樹脂絶縁層３１，１３１の表面を粗化した後、無電解めっきを行い、ビアホール３７ａ，１３７ａの内壁を含む樹脂絶縁層３１，１３１上に無電解銅めっき層を形成する。次にフォトレジストを樹脂絶縁層３１，１３１上に形成された無電解銅めっき層上にラミネートして、露光・現像を行い、所望の形状にめっきレジストを形成する。
【００４３】
その後、このめっきレジストをマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る。次に、めっきレジストを剥離して、めっきレジスト下に存在していた無電解銅めっき層を除去して、金属配線Ｌ２，Ｌ１２をなす導体層３２，１３２を形成する。また、この際に、ビア導体３７ｂ，１３７ｂ、ビアパッド３７ｃ，１３７ｃ及びビアランド３７ｄ，１３７ｄからなるビア３５，１３５も形成される（図５ｂ参照）。
【００４４】
次に、導体層３２，１３２上に、樹脂絶縁層３３，１３３となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。  次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３３，１３３にビアホール３７ａ，１３７ａをそれぞれ形成する（図６（ａ）参照）。
【００４５】
続いて、導体層３２，１３２を形成した時と同様にして、ビアホール３７ａ，１３７ａが形成された樹脂絶縁層３３，１３３に、接続端子Ｔ１，Ｔ１１を有する導体層３４，１３４及びビア３６，１３６をそれぞれ形成する（図６（ｂ）参照）。
【００４６】
（ソルダーレジスト層工程（表面側）：図７）
次に、ソルダーレジスト層４となるフィルム状の感光性の絶縁性樹脂をビルドアップ層３上にプレスして積層する。次に、積層した絶縁性樹脂に、半導体チップの実装領域を取り囲む位置に外縁を有する開口４ａ（第１の開口）と、前記実装領域内において接続端子Ｔ１を露出させるとともに、接続端子Ｔ１の上端Ｚよりも低い位置に底面Ｆ３を形成する開口４ｂ（第２の開口）とを形成し、ソルダーレジスト層４を得る。
【００４７】
なお、ソルダーレジスト層４となる絶縁性樹脂をビルドアップ層３上にプレスして積層する前に、接続端子Ｔ１の表面（特に、側面）を粗化しておくことが好ましい。接続端子Ｔ１の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。
【００４８】
（開口の形成方法：図８、図９）
次に、図８及び図９を参照して、ソルダーレジスト層４に開口４ａ、４ｂを形成する方法について説明する。なお、ソルダーレジスト層４となる絶縁性樹脂をコートする方法として、印刷、ラミネート、ロールコート、スピンコート等種々の手法を用いることができる。
【００４９】
初めに、ビルドアップ層３の表面上に、ソルダーレジスト層４となる感光性の絶縁性樹脂をコートした後（図８（ａ）参照）、ソルダーレジスト層４の開口４ａとなるべき領域の内側領域（半導体チップの実装領域）をマスクして絶縁性樹脂を露光・現像し、開口４ａの外側領域となるべき絶縁性樹脂を光硬化させる（図８（ｂ）参照）。
【００５０】
次に、炭酸ナトリウム水溶液（濃度１重量％）に、この製造途中の配線基板１００を短時間（未感光部の絶縁性樹脂表面が若干膨潤する程度の時間）浸漬する（図８（ｃ）参照）。その後、水洗して膨潤した絶縁性樹脂を乳化させる（図８（ｄ）参照）。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板１００から除去する（図９（ａ）参照）。
【００５１】
光硬化していない絶縁性樹脂の上端の位置が、所定の位置となるまで上記浸漬及び水洗を、それぞれ１回、又はそれぞれ数回繰り返す。
【００５２】
次に、後にソルダーレジスト層４の開口４ｂとなるべき領域の内側領域をマスクして絶縁性樹脂を露光・現像し、開口４ｂの外側領域となるべき絶縁性樹脂を光硬化させる（図９（ｂ）参照）。
【００５３】
次に、炭酸ナトリウム水溶液（濃度１重量％）に、この製造途中の配線基板１００を短時間（未感光部の絶縁性樹脂表面が若干膨潤する程度の時間）浸漬する（図９（ｃ）参照）。その後、水洗して膨潤した絶縁性樹脂を乳化させる（図９（ｄ）参照）。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板１００から除去する（図９（ｅ）参照）。
【００５４】
光硬化していない絶縁性樹脂の上端の位置が、各配線導体Ｔ１の上端より低い位置となるまで上記浸漬及び水洗を、それぞれ１回、又はそれぞれ数回繰り返す。その後、熱または紫外線により絶縁性樹脂を硬化させる。
【００５５】
なお、ビルドアップ層３の表面に、ソルダーレジスト層４となる熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂を研磨することで、ソルダーレジスト層４の開口４ａ、４ｂを形成するようにしてもよい。また、絶縁性樹脂を溶融する溶剤を使用して開口４a、４ｂを形成した後、熱硬化させることでソルダーレジスト層４を得るようにしてもよい。さらに、ビルドアップ層３の表面に熱硬化性の絶縁性樹脂をコートして熱硬化させた後、ＲＩＥ（Reactive Ion Etching）等によりドライエッチングすることで、開口４ａ、４ｂを形成するようにしてもよい。
【００５６】
（ソルダーレジスト層工程（裏面側）：図１０）
次に、ソルダーレジスト層１４となる感光性の絶縁性樹脂をビルドアップ層１３上にプレスして積層する。積層した絶縁性樹脂を露光・現像して、各接続端子Ｔ１１の表面の一部を露出させるＳＭＤ形状の開口１４ａが形成されたソルダーレジスト層１４を得る。
【００５７】
（めっき工程：図１１）
次に、接続端子Ｔ１の露出面を過硫酸ナトリウム等によりエッチングして、接続端子Ｔ１表面の酸化膜等の不純物を除去する。その後、還元剤を用いた無電解還元めっきにより、接続端子Ｔ１，Ｔ１１の露出面に金属めっき層Ｍを形成する。無電解置換めっきにより接続端子Ｔ１の露出面に金属めっき層Ｍを形成する場合は、接続端子Ｔ１の露出面の金属が置換されて金属めっき層Ｍが形成される。
【００５８】
（バックエンド工程：図２）
接続端子Ｔ１１上に形成された金属めっき層Ｍ上に半田ボールを載置しリフローを行うことで、接続端子Ｔ１１に半田ボールＢが接合される。
【００５９】
図１２は、実施形態に係る配線基板１００に半導体チップＣを実装した一部断面図である。実施形態に係る配線基板１００は、半導体チップＣの実装領域を取り囲む位置に外縁を有する開口４ａ（第１の開口）と、実装領域内において接続端子Ｔ１を露出させるとともに、接続端子Ｔ１の上端よりも低い位置に底面Ｆ３を形成する開口４ｂ（第２の開口）とが形成されたソルダーレジスト層４を備えている。
【００６０】
このため、図１２に示すように、アンダーフィル剤Ｕが半導体チップＣの実装領域外（開口４ａ外）に流出するのを抑制することができる。また、ソルダーレジスト層４には、開口４ｂ（第２の開口）が形成されているので、配線基板１００を半導体チップＣと接続した際に、半導体チップＣと配線基板１００との隙間に充填されることとなるアンダーフィル剤Ｕの接続端子Ｔ１間におけるボイドの発生を抑制することができる。さらに、接続端子Ｔ１にコートされる半田が、隣接する接続端子Ｔ１に流出するのを抑制し、接続端子Ｔ１間のショートを抑制することができる。
【００６１】
また、開口４ａを画定する壁面Ｓ１及び底面Ｆ２の表面粗さが、開口４ａの外側Ｆ１の表面粗さよりも粗い。このため、開口４ａの内側では、アンダーフィル剤Ｕが広がりやすく、開口４ｂの外側では、アンダーフィル剤Ｕは、広がりにくい。その結果、配線基板１００と半導体チップＣとの隙間にアンダーフィル剤Ｕが充填されやすくなり、ボイドの発生を抑制することができる。また、アンダーフィル剤Ｕが半導体チップＣの実装領域外（開口４ａ外）に流出するのをより効果的に抑制することができる。
【００６２】
また、配線基板１００のソルダーレジスト層４に形成された開口４ａ（第1の開口）を画定する壁面Ｓ１及び底面Ｆ２の表面粗さと、開口４ｂ（第２の開口）を画定する壁面Ｓ２及び底面Ｆ３の表面粗さとが略同じであるため、開口４ｂ（第２の開口）の内側においてもアンダーフィル剤Ｕが広がりやすい。このため、接続端子Ｔ１間の隙間にもアンダーフィル剤Ｕが充填されやすくなり、接続端子Ｔ１間におけるボイドの発生をより効果的に抑制することができる。
【００６３】
さらに、ソルダーレジスト層４の開口４ａ（第１の開口）の外側の表面粗さ（Ｒａ）が、０．０２μｍ〜０．２５μｍであるため、アンダーフィル剤Ｕがソルダーレジスト層４の開口４ａ（第１の開口）から外側へ流れ出すことをより効率的に抑制することができる。
【００６４】
また、ソルダーレジスト層４の開口４ａ（第１の開口）を画定する壁面Ｓ１及び底面Ｆ２の表面粗さ（Ｒａ）が、０．０６μｍ〜０．８μｍであるため、アンダーフィル剤Ｕの流れ性がより向上する。このため、配線基板１００と半導体チップとの隙間にアンダーフィル剤Ｕが充填されやすくなり、ボイドの発生をより効果的に抑制することができる。
【００６５】
（その他の実施形態）
図１〜図１２を参照して説明した配線基板１００では、接続端子Ｔ１間に充填されるソルダーレジスト層４の上面Ｆ３は、平坦（フラット）となっていたが、接続端子Ｔ１間に充填されるソルダーレジスト層４の開口４ｂの底面Ｆ３は、必ずしも平坦（フラット）である必要はなく、例えば、図１３に示すように、ソルダーレジスト層４の開口４ｂの底面Ｆ３が丸みを帯びた、いわゆるフィレット形状となっていても、同様の効果を得ることができる。
【００６６】
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記具体例では、配線基板１００が半田ボールＢを介してマザーボード等と接続するＢＧＡ基板である形態について説明しているが、半田ボールＢの代わりにピンもしくはランドを設けた、いわゆるＰＧＡ（Pin Grid Array）基板もしくはＬＧＡ（Land Grid Array）基板として配線基板１００をマザーボード等と接続するようにしてもよい。
【実施例】
【００６７】
発明者らは、図１〜図１２を参照して説明した配線基板１００の作製方法により、２つの配線基板Ａ，Ｂを作製した。なお、配線基板１００のソルダーレジスト層４は、図８、図９を参照して説明した方法により作成した。配線基板Ａと配線基板Ｂとは、ソルダーレジスト層４に異なる材料を使用した点が異なる。発明者らは、配線基板Ａ，Ｂを作製した後、半導体チップを実装してアンダーフィル剤の流れ性を確認した。
【００６８】
図１４は、実施例に係る配線基板の表面を拡大した画像である。図１４（ａ）は、配線基板Ａのソルダーレジスト層４の開口４ａの底面Ｆ２の拡大画像である。図１４（ｂ）は、配線基板Ａのソルダーレジスト層４の開口４ａの外側Ｆ１の拡大画像である。
【００６９】
次に、発明者らは、作製した配線基板Ａ，Ｂの表面粗さを測定した。表１に、配線基板Ａ，Ｂの表面粗さ（Ｒａ）を、表２に配線基板Ａ，Ｂの表面粗さ（Ｒｚ）を、それぞれ示す。なお、Ｒａ，Ｒｚは、それぞれ１８点測定した値を平均している。以下の表１，表２の測定結果からは、配線基板Ａ，Ｂのどちらも、ソルダーレジスト層４の開口４ａの底面Ｆ２の表面粗さ（Ｒａ，Ｒｚ）がソルダーレジスト層４の開口４ａの外側Ｆ１の表面粗さ（Ｒａ，Ｒｚ）よりも粗いことがわかる。
【００７０】
【表１】
2014089996.tif 000003
【表２】
2014089996.tif 000004
【００７１】
次に発明者らは、作製した配線基板Ａ，Ｂに半導体チップを実装し、アンダーフィル剤の流れ性に問題がないことを確認した。また、アンダーフィル剤がソルダーレジスト層４の開口４ａから外側に流れ出さないことを確認した。
【符号の説明】
【００７２】
１００…配線基板、２…コア基板、３…ビルドアップ層、４…ソルダーレジスト層、４ａ，４ｂ…開口、１３…ビルドアップ層、１４…ソルダーレジスト層、１４ａ…開口、２１，２２…コア導体層、２３…スルーホール、２４…スルーホール導体、２５…樹脂製穴埋め材、３１，３３…樹脂絶縁層、３２，３４…導体層、３５，３６…ビア、３７ａ…ビアホール、３７ｂ…ビア導体、３７ｃ…ビアパッド、３７ｄ…ビアランド、１３１，１３３…樹脂絶縁層、１３２，１３４…導体層、１３５，１３６…ビア、１３７ａ…ビアホール、１３７ｂ…ビア導体、１３７ｃ…ビアパッド、１３７ｄ…ビアランド、Ｂ…半田ボール、Ｌ１，Ｌ２…金属配線、Ｌ１１，Ｌ１２…金属配線、Ｍ…金属めっき層、Ｔ１，Ｔ１１…接続端子。
【図１】
2014089996.tif 000005
【図２】
2014089996.tif 000006
【図３】
2014089996.tif 000007
【図４】
2014089996.tif 000008
【図５】
2014089996.tif 000009
【図６】
2014089996.tif 000010
【図７】
2014089996.tif 000011
【図８】
2014089996.tif 000012
【図９】
2014089996.tif 000013
【図１０】
2014089996.tif 000014
【図１１】
2014089996.tif 000015
【図１２】
2014089996.tif 000016
【図１３】
2014089996.tif 000017
【図１４】
2014089996.tif 000018