(57)【要約】【課題】本発明は、簡単な回路構成で、ゲート電流を細かく制御できるパワーデバイス装置を提供する。【解決手段】パワーデバイス１０５を備えたパワーデバイス装置１であって、可変電圧を発生する可変電圧源１０７と、可変電圧源１０７から発生する電圧に応じて、ソース端子の電圧にゲート端子がオン動作するときのオン電圧またはオフ動作するときのオフ電圧を重畳するレベルシフト回路１０３と、レベルシフト回路１０３から出力される電圧に応じてゲート電流を出力する電流ゲートドライバ１０４と、電流ゲートドライバ１０４の出力端に設けられた電流制御端子１１４と、電流制御端子１１４を介して、可変電圧源１０７の出力電圧に応じてゲート電流を変化させるゲート電流設定部１０８とを備える。【選択図】図１
2014089487.tif 000002
【特許請求の範囲】
【請求項１】
ソース端子と、ドレイン端子と、ゲート端子とを備え、前記ゲート端子に印加されたゲート電流によりオンオフ動作するパワーデバイスを備えたパワーデバイス装置であって、
可変電圧を発生する可変電圧源と、
前記可変電圧源から発生する電圧に応じて、前記ソース端子の電圧に、前記ゲート端子がオン動作するときのオン電圧またはオフ動作するときのオフ電圧を重畳するレベルシフト回路と、
前記レベルシフト回路から出力される電圧に応じて前記ゲート電流を出力する電流ゲートドライバと、
前記電流ゲートドライバの出力端に設けられた電流制御端子と、
前記電流制御端子を介して、前記可変電圧源の出力電圧に応じて前記ゲート電流を変化させるゲート電流設定部とを備える
パワーデバイス装置。
【請求項２】
前記ゲート電流設定部は、Ｖ／Ｉ変換回路であり、
前記Ｖ／Ｉ変換回路は、前記可変電圧源の出力電圧に比例して前記ゲート電流を設定する
請求項１に記載のパワーデバイス装置。
【請求項３】
前記ゲート電流設定部は、Ｖ／Ｉ変換回路であり、
前記Ｖ／Ｉ変換回路は、電流自乗回路を備える
請求項１に記載のパワーデバイス装置。
【請求項４】
前記可変電圧源の代わりに、前記ゲート端子のゲート電圧に所定の電圧を重畳するためのブートストラップ電源回路を備える
請求項１に記載のパワーデバイス装置。
【請求項５】
前記ゲート電流設定部の直前に、電圧サンプルホールド回路を備える
請求項１に記載のパワーデバイス装置。
【請求項６】
前記ゲート電流設定部の直後に、電流サンプルホールド回路を備える
請求項１に記載のパワーデバイス装置。
【請求項７】
前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部の代わりに、前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部とが一体となったフォトカプラ・ドライバを備え、
前記フォトカプラ・ドライバと前記パワーデバイスのゲート端子との間に、前記ゲート電流設定部としてゲート電流設定抵抗を備える
請求項１に記載のパワーデバイス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータシステム等の上アームのパワーデバイスにおいて、ゲート電流値を制御するために専用の制御線を増やすことなく、上アームの制御電源電圧値を利用し、ゲート電流を細かく制御することを可能にするパワーデバイス装置に関する。
【背景技術】
【０００２】
従来、インバータシステム等のパワーデバイスは、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が使われ、定電圧駆動方式のゲートドライバにより、パワーデバイスの駆動が制御されることが多かった。
【０００３】
近年、オン抵抗が低く高速で動作する次世代のパワーデバイスとして、ＧａＮ・ＧＩＴデバイスが登場している。ＧａＮ・ＧＩＴデバイスの駆動を制御するためのゲートドライバとしては、定電流駆動方式が注目されている。具体的には、定電流を発生する定電流回路により、ＧａＮ・ＧＩＴデバイスのゲートに定電流を印加する、または、印加しないことによって、ＧａＮ・ＧＩＴデバイスがオンオフ動作をする。定電流回路は、通常はリニア回路のバイアス電流として使われていることが多い。オンオフ動作と定電流回路の組合せは、発振回路などに使われている（例えば、特許文献１）。
【０００４】
特許文献１には、オンオフ動作と定電流回路の組合せからなる発振回路が開示され、この発振回路は、電源電圧に比例した定電流回路を備えている。この定電流回路は、電源電圧が高くなると、発振周波数が高くなる従来技術のＦ／Ｖ変換回路（周波数／電圧変換回路）である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−１３３１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来技術に示された回路では、パワーデバイス装置のゲート電流を細かく制御するためにゲート制御線とフォトカプラなどの回路を増やす必要がある。また、逆に回路を単純にすると、パワーデバイス装置のゲート電流の細かい制御が難しいという課題があった。
【０００７】
前記課題に鑑み、本発明は、簡単な回路構成で、ゲート電流を細かく制御できるパワーデバイス装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一形態に係るパワーデバイス装置は、ソース端子と、ドレイン端子と、ゲート端子とを備え、前記ゲート端子に印加されたゲート電流によりオンオフ動作するパワーデバイスを備えたパワーデバイス装置であって、可変電圧を発生する可変電圧源と、前記可変電圧源から発生する電圧をゲートのオン電圧（または、後に説明するＩ／Ｖ変換回路によりオン電圧を電流に変換したオン電流）とし、前記ソ−ス端子の電圧を基準にオン電圧（またはオン電流）を重畳できるような構成を持ち、かつ０Ｖまたは負電圧のオフ電圧を前記ソ−ス端子の電圧を基準にオフ電圧を重畳できるような構成を持つレベルシフト回路と、前記レベルシフト回路から出力される電圧に応じて前記ゲート電流を出力する電流ゲートドライバ（または、後に説明するゲート電流設定抵抗）を備える。また、前記電流ゲートドライバは、前記ゲートドライバの出力端に設けられた電流制御端子と、前記電流制御端子を介して、前記可変電圧源の出力電圧に応じて前記ゲート電流を変化させるゲート電流設定部とを備え、例えば、ゲート電流設定抵抗だけの場合と比べ、高精度の定電流のオン電流を設定可能である。
【０００９】
この構成によれば、大電流負荷の時、絶縁型可変ＤＣＤＣコンバータの電源電圧を高くすることでゲート電流を増やし、小電流負荷の時、絶縁型可変ＤＣＤＣコンバータの電源電圧を低くすることでゲート電流を減らすことで最適のゲート電流に設定できる。これにより、回路構成を複雑にすることなく、ゲート電流を細かく制御することができる。
【００１０】
また、前記ゲート電流設定部は、Ｖ／Ｉ変換回路であり、前記Ｖ／Ｉ変換回路は、前記可変電圧源の出力電圧に比例して前記ゲート電流を設定することが好ましい。
【００１１】
この構成によれば、Ｖ／Ｉ変換回路により絶縁型可変ＤＣＤＣコンバータの出力電圧に比例してゲート電流を変化させることで、ゲート電流を精度よく制御することができる。
【００１２】
また、前記ゲート電流設定部は、Ｖ／Ｉ変換回路であり、前記Ｖ／Ｉ変換回路は、電流自乗回路を備えることが好ましい。
【００１３】
この構成によれば、ゲート電流をより精度よく制御することができる。
【００１４】
また、前記可変電圧源の代わりに、前記ゲート端子のゲート電圧に所定の電圧を重畳するためのブートストラップ電源回路を備えることが好ましい。
【００１５】
この構成によれば、ゲート電流をより精度よく制御することができる。
【００１６】
また、前記ゲート電流設定部の直前に、電圧サンプルホールド回路を備えることが好ましい。
【００１７】
また、前記ゲート電流設定部の直後に、電流サンプルホールド回路を備えることが好ましい。
【００１８】
この構成によれば、電源電圧をＶ／Ｉ変換回路で電流に変換し、サンプルホールド回路によりその電流を取り込むタイミングを固定し、次の取り込みまで電流をホールドすることができる。これにより、ＧａＮ・ＧＩＴデバイスのドレイン電流に合わせて最適のゲート電流を設定することが可能である。
【００１９】
また、前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部の代わりに、前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部とが一体となったフォトカプラ・ドライバを備え、前記フォトカプラ・ドライバと前記パワーデバイスのゲート端子との間に、前記ゲート電流設定部としてゲート電流設定抵抗を備えることが好ましい。
【００２０】
この構成によれば、パワーデバイスのソースまたはドレインとゲートとの間に電位差を変化させることにより、ゲート電流を制御することができる。
【発明の効果】
【００２１】
本発明によると、簡単な回路構成で、ゲート電流を細かく制御できるパワーデバイス装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係るパワーデバイス装置の構成図である。
【図２】パワーデバイス装置に含まれるＶ／Ｉ変換回路の第１の構成図である。
【図３】パワーデバイス装置に含まれるＶ／Ｉ変換回路の第２の構成図である。
【図４】パワーデバイス装置に含まれるＶ／Ｉ変換回路の第３の構成図である。
【図５】Ｖ／Ｉ変換回路に含まれる電流自乗回路の構成図である。
【図６】ブートストラップ電源回路とその周辺回路の構成図である。
【図７】Ｖ／Ｉ変換回路の第１の構成における入出力電流電圧特性を示す図である。
【図８】Ｖ／Ｉ変換回路の第２の構成における入出力電流電圧特性を示す図である。
【図９】Ｖ／Ｉ変換回路の第３の構成における入出力電流電圧特性を示す図である。
【図１０】本発明の第２の実施形態に係るパワーデバイス装置の構成図である。
【図１１】電圧Ｓ／Ｈ（サンプルホールド）回路の構成図である。
【図１２】本発明の第３の実施形態に係るパワーデバイス装置の構成図である。
【図１３】電流Ｓ／Ｈ（サンプルホールド）回路の構成図である。
【図１４】本発明の第４の実施形態に係るパワーデバイス装置の構成図である。
【図１５】本発明の実施形態の比較例に係るパワーデバイス装置の構成図である。
【発明を実施するための形態】
【００２３】
（第１の実施形態）
以下、本発明の実施例におけるパワーデバイス装置について、図面を参照しながら説明する。
【００２４】
図１は、第１の実施形態に係るパワーデバイス装置の構成図である。
【００２５】
図１に示すように、本実施の形態に係るパワーデバイス装置１は、レベルシフト回路の一種であるフォトカプラ１０３と、電流ゲートドライバ１０４と、電流制御端子１１４と、ＧａＮ・ＧＩＴデバイス１０５と、ＣＰＵ（または制御ロジック）１０６と、絶縁型可変ＤＣＤＣコンバータ１０７と、Ｖ／Ｉ変換回路（電圧／電流変換回路）１０８と、主回路正電源１０９とを備えている。なお、ＣＰＵ（または制御ロジック）１０６は、以下、ＣＰＵ１０６を例として説明するが、ＣＰＵに限定されるものではなく、制御ロジックであってもよい。
【００２６】
ＧａＮ・ＧＩＴデバイス１０５は、ＧａＮ基板に形成されたゲートインジェクショントランジスタであり、本発明の実施形態におけるパワーデバイスに相当する。ＧａＮ・ＧＩＴデバイス１０５は、オン抵抗が低く高速でオンオフ動作（スイッチ動作）するパワーデバイスとして機能する。
【００２７】
電流ゲートドライバ１０４は、ＧａＮ・ＧＩＴデバイス１０５のゲートに定電流のオン電流を印加するか、０Ｖまたは負電圧のオフ電圧を印加し、ＧａＮ・ＧＩＴデバイス１０５のオンオフ動作を制御する。なお、電流ゲートドライバに代えて、例えば、ゲート電流設定抵抗を用いてもよい。
【００２８】
絶縁型可変ＤＣＤＣコンバータ１０７は、絶縁された可変電圧源であり、本発明の実施形態における可変電圧源に相当する。
【００２９】
フォトカプラ１０３は、本発明におけるレベルシフト回路であり、上アームにおいて、数百ボルトの電圧遷移があるにもかかわらず、ＣＰＵ（または制御ロジック）１０６からの電流オンオフ信号（例えば、ＨまたはＬ）を伝達できる。
【００３０】
Ｖ／Ｉ変換回路１０８は、本発明の実施形態におけるゲート電流設定部であり、電流ゲートドライバ１０４の出力端に設けられた電流制御端子１１４を介して、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧に応じてゲート電流を変化させる。
【００３１】
ＣＰＵ（または制御ロジック）１０６は、フォトカプラ１０３へ電流オンオフ信号を送ることで、フォトカプラ１０３の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させる。また、ＣＰＵ１０６は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧が所望の値になるよう、絶縁型可変ＤＣＤＣコンバータ１０７の制御端子に信号を出力する。
【００３２】
図１に示すように、レベルシフト回路の一種であるフォトカプラ１０３の２次側の正の電源端子と、電流ゲートドライバ１０４の正の電源端子と、Ｖ／Ｉ変換回路１０８の入力端子と、絶縁型可変ＤＣＤＣコンバータ１０７の正の電源端子とが、便宜上のノード１００と接続されている。また、フォトカプラ１０３の２次側の負の電源端子と、電流ゲートドライバ１０４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１０７の負の電源端子とが、便宜上のノード１１０と接続されている。また、フォトカプラ１０３の２次側の出力端子と、電流ゲートドライバ１０４の入力端子とが、便宜上のノード１０１と接続されている。また、電流ゲートドライバ１０４の出力端子は、ＧａＮ・ＧＩＴデバイス１０５のゲート端子１１１と電流制御端子１１４を介して接続されている。また、Ｖ／Ｉ変換回路１０８の出力端子は、電流ゲートドライバ１０４の電流制御端子１１４と接続されている。また、ＧａＮ・ＧＩＴデバイス１０５のドレイン端子は、主回路正電源１０９と接続されている。また、ＣＰＵ（または制御ロジック）１０６は、フォトカプラ１０３の１次側のアノード端子１１２とカソード端子１１３とそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１０６は、絶縁型可変ＤＣＤＣコンバータ１０７の制御端子１１６と接続される構成を有する。
【００３３】
なお、ＧａＮ・ＧＩＴデバイス１０５は、ＧａＮ基板に形成したゲートインジェクショントランジスタを用いたパワーデバイスである。
【００３４】
図２は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の第１の構成図である。
【００３５】
図２に示すように、本構成におけるＶ／Ｉ変換回路２において、電圧入力端子２００は、上側の分圧抵抗２０１の一端に接続され、上側の分圧抵抗（ｒ１）２０１の他端と、下側の分圧抵抗（ｒ２）２０３の一端と、オペアンプ２０４の正入力端子２０２とが接続されている。また、下側の分圧抵抗（ｒ２）２０３の他端と、Ｖ／Ｉ変換回路２のグランド端子２１０とが接続され、オペアンプ２０４の出力端子２０５と、ＮＰＮトランジスタ２０６のベース端子とが接続されている。また、オペアンプ２０４の負入力端子２０８と、ＮＰＮトランジスタ２０６のエミッタ端子と、ｇｍ設定抵抗２０９の一端とが接続されている。また、ｇｍ設定抵抗（Ｒ）２０９の他端と、Ｖ／Ｉ変換回路２のグランド端子２１０とが接続され、ＮＰＮトランジスタ２０６のコレクタ端子と、電流出力端子２０７とが接続される構成を有する。
【００３６】
また、図３は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の別の構成（第２の構成）図である。
【００３７】
図３に示すように、本構成におけるＶ／Ｉ変換回路３において、電圧入力端子３００は、上側の分圧抵抗（ｒ１）３０１の一端に接続され、上側の分圧抵抗（ｒ１）３０１の他端と下側の分圧抵抗（ｒ２）３０３の一端と、オペアンプ３０４の正入力端子３０２が接続され、下側の分圧抵抗（ｒ２）３０３の他端と、Ｖ／Ｉ変換回路３のグランド端子３１０が接続されている。また、オペアンプ３０４の出力端子３０５と、ＮＰＮトランジスタ３０６のベース端子とが接続され、オペアンプ３０４の負入力端子３０８と、ＮＰＮトランジスタ３０６のエミッタ端子と、ｇｍ設定抵抗（Ｒ１）３０９の一端とが接続されている。また、ｇｍ設定抵抗（Ｒ１）３０９の他端と、Ｖ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、バンドギャップ基準電圧回路３１１の出力と、オペアンプ３１３の正入力端子３１２とが接続され、バンドギャップ基準電圧回路３１１のグランド端子と、Ｖ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、オペアンプ３１３の出力端子３１５と、ＮＰＮトランジスタ３１６のベース端子とが接続され、オペアンプ３１３の負入力端子３１７と、ＮＰＮトランジスタ３１６のエミッタ端子と、ｇｍ設定抵抗（Ｒ２）３１８の一端が接続され、ｇｍ設定抵抗（Ｒ２）３１８の他端とＶ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、ＮＰＮトランジスタ３１６のコレクタ端子と、ＰＮＰトランジスタ３２２のコレクタ端子とベース端子と、ＰＮＰトランジスタ３２２のベース端子とが接続されている。また、ＰＮＰトランジスタ３２０のエミッタ端子と、ＰＮＰトランジスタ３２１のエミッタ端子が接続され、ＮＰＮトランジスタ３０６のコレクタ端子と、ＰＮＰトランジスタ３２１のコレクタ端子と、電流出力端子３０７とが接続されている。
【００３８】
図４は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の別の構成（第３の構成）図である。
【００３９】
図４に示すように、本構成におけるＶ／Ｉ変換回路４は、図３で示したＶ／Ｉ変換回路３と、入力された電流を自乗する電流自乗回路４０１とからなり、Ｖ／Ｉ変換回路３によって入力電圧を電流に変換させ、電流自乗回路４０１によって入力電流を自乗した出力電流を作り出す構成を有する。
【００４０】
さらに、図５は、図４のＶ／Ｉ変換回路４に含まれる電流自乗回路４０１の構成図である。
【００４１】
図５に示すように、電流自乗回路４０１は、電流入力端子５００と、ダイオード５０１のアノード端子と、ＮＰＮトランジスタ５０５のベース端子とが接続されている。また、ダイオード５０１のカソード端子と、ダイオード５０２のアノード端子とが接続され、ダイオード５０２のカソード端子と電流自乗回路４０１のグランド端子５０３とが接続されている。また、ＮＰＮトランジスタ５０５のコレクタ端子と、電流自乗回路４０１の電源端子とが接続され、ＮＰＮトランジスタ５０５のエミッタ端子と、ＮＰＮトランジスタ５０８のベース端子と、定電流源５０７と、便宜上のノード５０６とが接続されている。また、ＮＰＮトランジスタ５０８のエミッタ端子と、電流自乗回路４０１のグランド端子５０３とが接続され、ＮＰＮトランジスタ５０８のコレクタ端子と、電流出力端子５０９とが接続されている。すなわち、電流入力端子５００に入力された電流は、自乗され、ＮＰＮトランジスタ５０８のコレクタに流れ、電流出力端子５０９にシンク電流として出力される。これにより、ゲート電流をより細かく制御することができる。
【００４２】
次に、図６は、本実施形態に係る上アームの制御回路の電源として使われているブートストラップ電源回路とその周辺回路の構成図である。パワーデバイス装置１は、絶縁型可変ＤＣＤＣコンバータ１０７の代わりに、図６に示すような、ゲート端子のゲート電圧に所定の電圧を重畳するためのＧａＮ・ＧＩＴデバイス６０６、６０７およびブートストラップ電源回路６１１を備えてもよい。
【００４３】
ここで、上アームとは、直流電源のプラス側に配置された回路、下アームとは、直流電源のマイナス側に配置された回路をいう。詳細には、上アームとは、直流電源のプラス側に上アームのスイッチ動作を行うパワーデバイス（例えば、図１におけるＧａＮ・ＧＩＴデバイス１０５）の一端が接続され、前記パワーデバイスの他端から負荷回路と下アームのスイッチ動作を行うパワーデバイスの一端が接続された回路である。下アームとは、前記負荷回路と前記上アームのスイッチ動作を行うパワーデバイスの他端と下アームのスイッチ動作を行うパワーデバイスの一端に接続され、直流電源のマイナス側に下アームのスイッチ動作を行うパワーデバイスの他端が接続された回路のことをいう。本実施形態では、主回路正電源電圧端子６０５側とＧａＮ・ＧＩＴデバイス６０６が接続された回路を上アーム、ＧａＮ・ＧＩＴデバイス６０７と負電源電圧端子６０８と接続された回路を下アームとしている。従って、ＧａＮ・ＧＩＴデバイス６０６は上アーム制御回路として機能し、ＧａＮ・ＧＩＴデバイス６０７は下アーム制御回路として機能する。
【００４４】
ブートストラップ電源回路６１１は、ＧａＮ・ＧＩＴデバイス６０６のゲート電圧を発生させるために、通常、０Ｖ−３００Ｖの振幅の矩形波となるソース出力（上アーム制御回路の負電源電圧端子）６０４に対し、下アーム制御回路の正電源電圧端子６００で与えられた電圧、例えば５Ｖの電圧だけ高い電圧を上アーム制御回路の正電源電圧端子６０３から発生させる機能を有する。
【００４５】
図６に示すように、ブートストラップ電源回路６１１において、下アーム制御回路の正電源電圧端子６００と、ダイオード６０１のアノード端子が接続され、ダイオード６０１のカソード端子と、コンデンサ６０２の一端が上アーム制御回路の正電源電圧端子６０３に接続されている。また、上アーム用ＧａＮ・ＧＩＴデバイス６０６のソース端子と、下アーム用ＧａＮ・ＧＩＴデバイス６０７のドレイン端子と、コンデンサ６０２の他端とが、上アーム制御回路の負電源電圧端子６０４に接続されている。また、上アーム用ＧａＮ・ＧＩＴデバイス６０６のドレイン端子が主回路正電源電圧端子６０５に接続され、下アーム用ＧａＮ・ＧＩＴデバイス６０７のソース端子が、主回路グランド端子かつ下アーム制御回路の負電源電圧端子６０８に接続されている。また、上アーム用ＧａＮ・ＧＩＴデバイス６０６のゲート端子６０９が、上アーム用電流ゲートドライバに接続され、下アーム用ＧａＮ・ＧＩＴデバイス６０７のゲート端子６１０が上アーム用電流ゲートドライバに接続されている。また、ブートストラップ電源回路６１１は、コンデンサ６０２の両端を電源端子とする構成を有する。このような構成により、パワーデバイス装置１において、絶縁型可変ＤＣＤＣコンバータ１０７を使用しなくても、ゲート電圧に所定の電圧を重畳することができる。ここで、所定の電圧とは、例えば、０−１０Ｖの電圧であり、この場合、上アーム制御回路の正電源電圧端子６０３と上アーム制御回路の負電源電圧端子（ソース出力）６０４の電圧差を０−１０Ｖとすることができる。
【００４６】
以上が、本発明の第１の実施形態に係るパワーデバイス装置１の装置構成である。
【００４７】
次に、図面を用いて、本実施形態に係るパワーデバイス装置１の動作について説明する。
【００４８】
まず、図１より、ＣＰＵ（または制御ロジック）１０６は、通常のシステム同様、ＰＷＭ変調を利用し、パワーデバイスであるＧａＮ・ＧＩＴデバイス１０５をオンオフ動作させることでリニアな動作領域を使うことなく、駆動ロスを減らす。具体的には、ＣＰＵ１０６からフォトカプラ１０３の一次入力側のアノード端子１１２とカソード端子１１３へ電流オンオフ信号を送ることで、フォトカプラ１０３の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。フォトカプラ１０３の２次側出力端子は、電流ゲートドライバ１０４の入力端子に接続され、電流ゲートドライバ１０４の出力端子は、電流制御端子１１４を介してＧａＮ・ＧＩＴデバイス１０５のゲート端子１１１に接続されている。このような構成により、ＧａＮ・ＧＩＴデバイス１０５をオンオフ動作させることができる。
【００４９】
また、ＣＰＵ（または制御ロジック）１０６は、ＧａＮ・ＧＩＴデバイス１０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１０５にモーターが接続されている場合、ＧａＮ・ＧＩＴデバイス１０５接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１０５のドレイン端子に流れるドレイン電流を５０Ａ、最小回転運転をしているときのドレイン電流を１Ａとすると、ＧａＮ・ＧＩＴデバイス１０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すために必要なゲート電流は１ｍＡである。
【００５０】
モーターの最大回転運転時に、電流ゲートドライバ１０４がこれらのゲート電流を発生するように、ＣＰＵ（または制御ロジック）１０６は、絶縁型可変ＤＣＤＣコンバータ１０７に１０Ｖの電圧が出力されるよう、絶縁型可変ＤＣＤＣコンバータの制御端子１１６に信号を出す。また、ＣＰＵ（または制御ロジック）１０６は、モーターの最小回転運転時に、絶縁型可変ＤＣＤＣコンバータ１０７に５Ｖの電圧が出力されるよう、絶縁型可変ＤＣＤＣコンバータの制御端子１１６に信号を出す。
【００５１】
Ｖ／Ｉ変換回路１０８は、絶縁型可変ＤＣＤＣコンバータ１０７の電源電圧を入力とし、電流出力を行う。
【００５２】
この電流を電流ゲートドライバ１０４の電流制御端子１１４に入力することで、ＧａＮ・ＧＩＴデバイス１０５にとって必要十分なゲート電流に制御することができる。このような、電流制御を行っても、ＧａＮ・ＧＩＴデバイス１０５は、リニアな動作領域に入ることなくオンオフ動作をするため、損失が増えることはない。
【００５３】
また、図２を用いて説明したように、第１の構成であるＶ／Ｉ変換回路２では、絶縁型可変ＤＣＤＣコンバータ１０７の電源電圧ＶＣＣは、電圧入力端子２００とＶ／Ｉ変換回路２のグランド端子２１０間の電位差と等しい。第１の分圧抵抗（ｒ１）２０１と第２の分圧抵抗（ｒ２）２０３によって分圧された正入力端子２０２に係る電圧は、オペアンプ２０４の正側に入力される。オペアンプ２０４の負入力には、ｇｍ設定抵抗（Ｒ）２０９が接続されている。オペアンプ２０４は、正負の入力電圧が等しくなるように動作することから、ＮＰＮトランジスタ２０６のコレクタ電流、つまり第１の構成であるＶ／Ｉ変換回路２の出力電流は以下の（式１）のようになる。
【００５４】
【数１】
2014089487.tif 000003
【００５５】
上記（式１）より、本構成におけるＶ／Ｉ変換回路２は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧に比例してＧａＮ・ＧＩＴデバイス１０５のゲート電流を変化させる。
【００５６】
図７は、この式をグラフにしたＶ／Ｉ変換回路の第１の構成における入出力電流電圧特性を示す図である。
【００５７】
関数としては、原点を通る１次関数となっている。
【００５８】
仮に、ｒ１＝１００ｋΩ、ｒ２＝１００ｋΩ、Ｒ＝１００Ωとし、前記の説明を使うと、
ＶＣＣ＝１０Ｖのとき、Ｉ（ＶＣＣ）＝５０ｍＡ
ＶＣＣ＝５Ｖのとき、Ｉ（ＶＣＣ）＝２５ｍＡ
となる。
【００５９】
通常、電流ゲートドライバ１０４で用いられる半導体プロセスの電源電圧定格は、例えば５Ｖ〜１０Ｖ、または１０Ｖ〜３０Ｖが多い。従って、電源電圧の可変範囲の比は１〜３程度である。前記説明の中で、ゲート電流の必要な範囲を例えば１ｍＡ〜５０ｍＡとしたが、図２に示した第１のＶ／Ｉ変換回路２では、ゲート電流の比を１〜３にしかできない。
【００６０】
これに対し、図３を用いて説明したように、第２の構成におけるＶ／Ｉ変換回路３では、絶縁型可変ＤＣＤＣコンバータ１０７の電源電圧ＶＣＣは、入力端子３００とＶ／Ｉ変換回路のグランド端子３１０間の電位差と等しい。第１の分圧抵抗（ｒ１）３０１と第２の分圧抵抗（ｒ２）３０３によって分圧された電圧３０２は、オペアンプ３０４の正側に入力される。オペアンプ３０４の負入力には、ｇｍ設定抵抗（Ｒ１）３０９が接続されている。オペアンプの正負の入力電圧が等しくなるように動作することから、ＮＰＮトランジスタ３０６のコレクタ電流は、以下の（式２）のようになる。
【００６１】
【数２】
2014089487.tif 000004
【００６２】
また、バンドギャップ基準電圧３１１は、オペアンプ３１３の正側に入力され、オペアンプ３１３の負入力には、ｇｍ設定抵抗（Ｒ２）３１８が接続されている。オペアンプ３１３の正負の入力電圧が等しくなるように動作し、ＮＰＮトランジスタ３１６のコレクタ電流は、ＰＮＰトランジスタ３２２と３２１によって構成されるミラー回路に入力されるので、ＰＮＰトランジスタ３２１のコレクタ電流は、以下の（式３）のようになる。
【００６３】
【数３】
2014089487.tif 000005
【００６４】
従って、Ｖ／Ｉ変換回路の出力電流は、以下の（式４）のようになる。
【００６５】
【数４】
2014089487.tif 000006
【００６６】
上記（式４）より、本構成におけるＶ／Ｉ変換回路２は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧に比例してＧａＮ・ＧＩＴデバイス１０５のゲート電流を変化させる。
【００６７】
図８は、この式をグラフにしたＶ／Ｉ変換回路の第２の構成における入出力電流電圧特性を示す図である。
【００６８】
関数としては、Ｙ切片が−ＶＢＧ／Ｒ２となる１次関数となっている。
【００６９】
もし、ｒ１＝１００ｋΩ、ｒ２＝１００ｋΩ、Ｒ＝５５．５５Ω、ＶＢＧ＝１．２５Ｖ、Ｒ２＝３１．２５Ωとし、前記の説明を使うと、
ＶＣＣ＝１０Ｖのとき、Ｉ（ＶＣＣ）＝５０ｍＡ
ＶＣＣ＝５Ｖのとき、Ｉ（ＶＣＣ）＝５ｍＡ
となる。
【００７０】
従って、第２の構成におけるＶ／Ｉ変換回路３では、半導体プロセスの電源電圧の可変範囲の比が２（例えば、５〜１０Ｖ）であっても、ゲート電流の範囲を、例えば５ｍＡ〜５０ｍＡにすることができる。
【００７１】
次に、図４を用いて説明したように、図１に含まれるＶ／Ｉ変換回路１０８の第３の構成では、電流自乗回路４０１により、ＶＣＣの変化に対しＩ（ＶＣＣ）は以下の（式５）のように、急な変化を持たせることが可能である。
【００７２】
【数５】
2014089487.tif 000007
【００７３】
図９は、この式をグラフにしたＶ／Ｉ変換回路の第３の構成における入出力電流電圧特性を示す図である。図８に示す第２の構成におけるＶ／Ｉ変換回路３の電流電圧特性は１次関数で示されるものであり、図９に示す第３の構成におけるＶ／Ｉ変換回路４の電流電圧特性は２次関数で示されるものであることから、Ｖ／Ｉ変換回路４では電流に急な変化を持たせることが可能であり、パワーデバイスに合わせたパワーデバイス装置の設計が可能である。
【００７４】
以上説明したように、第１の構成から第３の構成までのいずれかのＶ／Ｉ変換回路２、３、４を備える本発明の第１の実施形態に係るパワーデバイス装置１は、ＧａＮ・ＧＩＴデバイス１０５のドレイン電流に合わせ、高い精度でゲート電流を設定することができる。
【００７５】
なお、図１の絶縁型可変ＤＣＤＣコンバータ１０７は、図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１は同様の動作を行う。また、図１のフォトカプラ１０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置１は同様の動作を行う。
【００７６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１の実施形態におけるパワーデバイス装置と異なる点は、Ｖ／Ｉ変換回路の入力側の端子に電圧サンプルホールド回路が配置されている点である。
【００７７】
図１０は、第２の実施形態に係るパワーデバイス装置の構成図である。
【００７８】
電圧サンプルホールド回路１０１５は、電源電圧を取り込むタイミングを固定し、次の取り込みまで電流をホールドする機能を有する。これにより、ＧａＮ・ＧＩＴデバイス１００５のドレイン電流に合わせて最適のゲート電流を設定することが可能である。
【００７９】
図１０に示すように、本実施形態に係るパワーデバイス装置１０は、フォトカプラ１００３の２次側の正の電源端子と、電流ゲートドライバ１００４の正の電源端子と、電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の入力端子と、絶縁型可変ＤＣＤＣコンバータ１００７の正の電源端子とが、便宜上のノード１０００と接続されている。また、フォトカプラ１００３の２次側の負の電源端子と、電流ゲートドライバ１００４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１００５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１００７の負の電源端子とが、便宜上のノード１０１０と接続されている。また、フォトカプラ１００３の２次側の出力端子と、電流ゲートドライバ１００４の入力端子とが、便宜上のノード１００１と接続されている。また、電流ゲートドライバ１００４の出力端子と、ＧａＮ・ＧＩＴデバイス１００５のゲート端子１０１１とが電流制御端子１０１４を介して接続され、電圧Ｓ／Ｈ回路１０１５の出力端子１０１７と、Ｖ／Ｉ変換回路１００８の入力端子とが接続され、Ｖ／Ｉ変換回路１００８の出力端子と、電流ゲートドライバ１００４の電流制御端子１０１４とが接続されている。また、ＧａＮ・ＧＩＴデバイス１００５のドレイン端子が、主回路正電源１００９と接続されている。また、ＣＰＵ（または制御ロジック）１００６は、フォトカプラ１００３の１次側のアノード端子１０１２とカソード端子１０１３にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１００６は、絶縁型可変ＤＣＤＣコンバータ１００７の制御端子１０１６へ接続されている。
【００８０】
図１１は、図１０に含まれる電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の構成図である。電圧入力端子１１００は、スイッチ１１０１の一端に接続される。また、スイッチ１１０１の他端と、コンデンサ１１０３の一端と、オペアンプ１１０５の正入力端子１１０２とが接続されている。また、コンデンサ１１０３の他端と、電圧Ｓ／Ｈ（サンプルホールド）回路のグランド端子１１０４が接続され、スイッチ制御端子１１０７がスイッチ１１０１の制御入力端子に接続されている。また、オペアンプ１１０５の負入力端子とオペアンプ１１０５の出力端子と電圧Ｓ／Ｈ（サンプルホールド）回路の電圧出力端子１１０６が接続される構成を有する。
【００８１】
以上のように構成されたパワーデバイス装置１において、第１の実施形態との差分を
中心に、以下、その動作を説明する。
【００８２】
図１０に示す本実施形態に係るパワーデバイス装置１０は、図１のパワーデバイス装置１におけるＶ／Ｉ変換回路１０８に相当するＶ／Ｉ変換回路１００８の直前に、電圧Ｓ／Ｈ回路１０１５を設けたところが差分である。
【００８３】
絶縁型可変ＤＣＤＣコンバータ１００７は、上アームに使われるが、主回路のグランドレベルから数百ボルトの電位差まで、短時間で変化するため、電源ノイズが多いことがある。従って、図１０におけるＣＰＵ（および制御ロジック）１００６を任意の電源電圧に設定したい場合でも、電源ノイズにより、所望の電圧にならないことがある。そのため、フォトカプラ１００３の出力端子を電圧Ｓ／Ｈ回路１０１５の制御端子に接続し、電源電圧１０００を取り込むタイミングを固定し、次の取り込みまで電圧をホールドする。その後は、図１で説明したパワーデバイス装置１と同じ動作を行う。なお、Ｖ／Ｉ変換回路１００８は、図２〜図９で説明したものをそのまま使用できる。
【００８４】
以上に説明したように、本発明の第２の実施形態に係るパワーデバイス装置１０は、ＧａＮ・ＧＩＴデバイス１０１５のドレイン電流に合わせ、最適のゲート電流を設定することが可能であり、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。
【００８５】
なお、図１０の絶縁型可変ＤＣＤＣコンバータ１００７を図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１０は上記した動作と同様の動作を行う。ブートストラップ電源回路６１１を使用した場合、特に電源電圧の変動が大きく、電源電圧１０００を取り込むタイミングを固定した第２の実施形態に係るパワーデバイス装置１０は、特に有効である。また、図１０のフォトカプラ１００３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。
【００８６】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１および第２の実施形態におけるパワーデバイス装置と異なる点は、パワーデバイス装置において、Ｖ／Ｉ変換回路の出力側の端子に電圧サンプルホールド回路が配置されている点である。
【００８７】
図１２は、第３の実施形態に係るパワーデバイス装置の構成図である。
【００８８】
図１２に示すように、パワーデバイス装置１２は、フォトカプラ１２０３の２次側の正の電源端子と、電流ゲートドライバ１２０４の正の電源端子と、Ｖ／Ｉ変換回路１２０８の入力端子と、絶縁型可変ＤＣＤＣコンバータ１２０７の正の電源端子とが、便宜上のノード１２００と接続されている。また、フォトカプラ１２０３の２次側の負の電源端子と、電流ゲートドライバ１２０４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１２０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１２０７の負の電源端子とが、便宜上のノード１２１０と接続されている。また、フォトカプラ１２０３の２次側の出力端子と、電流ゲートドライバ１２０４の入力端子とが、便宜上のノード１２０１と接続されている。また、電流ゲートドライバ１２０４の出力端子と、ＧａＮ・ＧＩＴデバイス１２０５のゲート端子１２１１とが電流制御端子１２１４を介して接続され、Ｖ／Ｉ変換回路１２０８の出力端子と、電流Ｓ／Ｈ回路１２１５の入力端子１２１７とが接続されている。また、電流Ｓ／Ｈ回路１２１５の出力端子と、電流ゲートドライバ１２０４の電流制御端子１２１４とが接続されている。また、ＧａＮ・ＧＩＴデバイス１２０５のドレイン端子は、主回路正電源１２０９と接続されている。また、ＣＰＵ（または制御ロジック）１２０６は、フォトカプラ１２０３の１次側のアノード端子１２１２とカソード端子１２１３にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１２０６は、絶縁型可変ＤＣＤＣコンバータ１２０７の制御端子１２１６へ接続されている。
【００８９】
図１３は、図１２に含まれる電流Ｓ／Ｈ回路１２１５の構成図である。
【００９０】
電流Ｓ／Ｈ回路１２１５の電流入力端子１３００は、スイッチ１３０１の一端と、ＮｃｈＭＯＳトランジスタ１３０２のドレイン端子とに接続されている。また、スイッチ１３０１の他端と、ＮｃｈＭＯＳトランジスタ１３０２のゲート端子と、ＮｃｈＭＯＳトランジスタ１３０４のゲート端子とが接続されている。また、ＮｃｈＭＯＳトランジスタ１３０２のソース端子と、ＮｃｈＭＯＳトランジスタ１３０４のソース端子と、電流Ｓ／Ｈ（サンプルホールド）回路のグランド端子１３０６とが接続されている。また、スイッチ制御端子１３０７は、スイッチ１３０１の制御入力端子に接続され、ＮｃｈＭＯＳトランジスタ１３０４のドレイン端子と電流Ｓ／Ｈ回路の電流出力端子１３０５が接続されている。
【００９１】
以上のように構成されたパワーデバイス装置１２において、第１の実施形態との差分を
中心に以下、その動作を説明する。
【００９２】
図１２に示す本実施形態に係るパワーデバイス装置１２は、図１のパワーデバイス装置１におけるＶ／Ｉ変換回路１０８に相当するＶ／Ｉ変換回路１００８の直後に、電流Ｓ／Ｈ回路１２１５を設けたところが差分である。
【００９３】
図１０の説明と同様に、絶縁型可変ＤＣＤＣコンバータ１２０７は、上アームに使われるが、主回路のグランドレベルから数百ボルトの電位差まで、短時間で変化するため、電源ノイズが多いことがある。従って、図１２におけるＣＰＵ（および制御ロジック）１２０６が任意の電源電圧に設定したい場合でも、電源ノイズにより、所望の電圧にならないことがある。そのため、フォトカプラ１２０３の出力端子を電流Ｓ／Ｈ回路１２１５の制御端子に接続し、電源電圧１２００をＶ／Ｉ変換回路１２０８で電流に変換し、その電流を取り込むタイミングを固定し、次の取り込みまで電流をホールドする。その後は、図１で説明したパワーデバイス装置１と同じ動作を行う。なお、Ｖ／Ｉ変換回路は、図２〜図９で説明したものをそのまま使用できる。
【００９４】
以上に説明したように、本発明の第３の実施形態に係るパワーデバイス装置１２は、ＧａＮ・ＧＩＴデバイス１２０５のドレイン電流に合わせ、最適のゲート電流を設定することが可能であり、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。
【００９５】
なお、図１２の絶縁型可変ＤＣＤＣコンバータ１２０７を図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１２は上記した動作と同様の動作を行う。ブートストラップ電源回路６１１を使用した場合、特に電源電圧の変動が大きく、電源電圧１２００を取り込むタイミングを固定した第３の実施形態に係るパワーデバイス装置１２は、特に有効である。また、図１２のフォトカプラ１２０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。
【００９６】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１の実施形態におけるパワーデバイス装置と異なる点は、フォトカプラ１０３と電流ゲートドライバ１０４とＶ／Ｉ変換回路１０７の代わりに、フォトカプラ１０３と電流ゲートドライバ１０４とＶ／Ｉ変換回路１０７とが一体となったフォトカプラ・ドライバ１４０３を備え、フォトカプラ・ドライバ１４０３とＧａＮ・ＧＩＴデバイス１０５のゲートとの間に、ゲート電流設定部としてゲート電流設定抵抗１４０４を備える点である。
【００９７】
図１４は、第４の実施形態に係るパワーデバイス装置の構成図である。
【００９８】
フォトカプラ１４０３の２次側の正の電源端子１４００は、絶縁型可変ＤＣＤＣコンバータ１４０７の正の電源端子に接続されている。また、フォトカプラ１４０３の２次側の負の電源端子１４０２と、ＧａＮ・ＧＩＴデバイス１４０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１４０７の負の電源端子とが便宜上のノード１４１０と接続されている。また、フォトカプラ１４０３の２次側の出力端子と、ゲート電流設定抵抗１４０４の一端とが接続され、ゲート電流設定抵抗１４０４の他端と、ＧａＮ・ＧＩＴデバイス１４０５のゲート端子に接続される便宜上のノード１４１１とが接続されている。また、ＧａＮ・ＧＩＴデバイス１４０５のドレイン端子は、主回路正電源１４０９と接続されている。また、ＣＰＵ（または制御ロジック）１４０６は、フォトカプラ１４０３の１次側のアノード端子１１２とカソード端子１１３にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１４０６から絶縁型可変ＤＣＤＣコンバータ１４０７の制御端子１４１６へ接続される構成を有する。
【００９９】
以上のように構成されたパワーデバイス装置１４において、以下、その動作を説明する。
【０１００】
図１４において、ＣＰＵ（または制御ロジック）１４０６は、通常のシステム同様、ＰＷＭ変調を利用し、パワーデバイスをオンオフ動作させることで、リニアな動作領域を使うことなく駆動ロスを減らす。具体的には、フォトカプラ１４０３のアノード端子１４１２とカソード端子１４１３へ電流オンオフ信号を送ることで、フォトカプラ１４０３の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。フォトカプラ１４０３の２次側出力端子１４０１は、ゲート電流設定抵抗１４０４の一端に接続され、ゲート電流設定抵抗１４０４の他端からＧａＮ・ＧＩＴデバイス１４０５のゲート端子１４１１へゲート電流を供給する。ノード１４１１とノード１４１０の電位差をＶＦと定義すると、ゲート電流Ｉ（ＶＣＣ）は以下の（式６）で表される。
【０１０１】
【数６】
2014089487.tif 000008
【０１０２】
ＶＦは、ＧａＮ・ＧＩＴデバイス１４０５のＶＧＳであるが、ゲート−ソース間にダイオードが接続されたものと同じ式で等価的に表せることから、順方向電圧をあらわすＶＦと表記している。
【０１０３】
（式６）に示すように、パワーデバイス装置１４において、一般的なシステムと同じように、ＧａＮ・ＧＩＴデバイス１４０５をオンオフ動作させることができる。一般的にＣＰＵ（または制御ロジック）１４０６は、ＧａＮ・ＧＩＴデバイス１４０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１０５にモーターが接続されている場合、ＧａＮ・ＧＩＴデバイス１０５接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１０５のドレイン端子に流れるドレイン電流を５０Ａ、最小回転運転をしているときのドレイン電流を１Ａとすると、ＧａＮ・ＧＩＴデバイス１４０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すために必要なゲート電流は１ｍＡである。
【０１０４】
モーターの最大回転運転時に、電流ゲートドライバ１４０４がこれらのゲート電流を発生するように、ＣＰＵ（または制御ロジック）１４０６は、絶縁型可変ＤＣＤＣコンバータ１４０７に１０Ｖの電圧が出力されるよう、絶縁型可変ＤＣＤＣコンバータ１４１６の制御端子１２１６に信号を出す。また、モーターの最小回転運転時に、ＣＰＵ（または制御ロジック）１４０６は、絶縁型可変ＤＣＤＣコンバータ１４０７に５Ｖの電圧が出力されるになるよう、絶縁型可変ＤＣＤＣコンバータの制御端子１４１６に信号を出す。ゲート電流設定抵抗１４０４は、上記、ゲート電流Ｉ（ＶＣＣ）の式に従って電流を流すので、ＶＦが一定値３Ｖとすると、Ｒ＝１４０Ωとなる。
【０１０５】
つまり、ＶＦ＝３Ｖ、Ｒ＝１４０Ωとすると、
ＶＣＣ＝１０Ｖの時、ゲート電流Ｉ（ＶＣＣ）＝５０ｍＡ、
ＶＣＣ＝５Ｖの時、ゲート電流Ｉ（ＶＣＣ）＝１４ｍＡ
となる。これは、図１の第１の実施形態かつ図３のＶ／Ｉ変換回路１２０８を使った場合とほぼ同じ挙動となる。また、電流電圧特性は、図８とほぼ同じであり、Ｙ切片を−ＶＦ／Ｒに置き換えたものと等価である。
【０１０６】
以上に説明したように、本発明の第４の実施形態に係るパワーデバイス装置１４は、ＧａＮ・ＧＩＴデバイス１４０５のドレイン電流に合わせ、最適のゲート電流を設定することが可能であり、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。
【０１０７】
なお、図１４の絶縁型可変ＤＣＤＣコンバータ１４０７は、図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１４は上記した動作と同様の動作を行う。また、図１４のフォトカプラ１４０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。
【０１０８】
（比較例）
図１５は、本発明の実施形態の比較例に係るパワーデバイス装置の構成図である。
【０１０９】
図１５より、フォトカプラ１５０３の２次側の正の電源端子１５００と、フォトカプラ１５０８の２次側の正の電源端子１５００とは、絶縁型ＤＣＤＣコンバータ１５０７の正の電源端子に接続されている。また、フォトカプラ１５０３の２次側の負の電源端子１５０２と、フォトカプラ１５０８の２次側の負の電源端子１５０２とは、ＧａＮ・ＧＩＴデバイス１５０５のソース端子１５１０と、絶縁型ＤＣＤＣコンバータ１５０７の負の電源端子とに接続されている。また、フォトカプラ１５０３の２次側の出力端子１５０１と、ゲート電流設定抵抗１５０４の一端とが接続され、フォトカプラ１５０８の２次側の出力端子１５１７と、ゲート電流設定抵抗１５１２の一端とが接続され、ゲート電流設定抵抗１５０４の他端と、ゲート電流設定抵抗１５１２の他端と、ＧａＮ・ＧＩＴデバイス１５０５のゲート端子１５１１とが接続されている。また、ＧａＮ・ＧＩＴデバイス１５０５のドレイン端子は、主回路正電源１５０９に接続され、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３の１次側のアノード端子１５１３とカソード端子１５１５にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１５０６からフォトカプラ１５０８の１次側のアノード端子１５１６とカソード端子１５１５にそれぞれ接続されている。
【０１１０】
以上のように構成されたパワーデバイス装置において、以下、その動作を説明する。
【０１１１】
図１５において、ＣＰＵ（または制御ロジック）１５０６は、ＰＷＭ変調を利用し、パワーデバイスをオンオフ動作させることで、リニアな動作領域を使うことなく駆動ロスを減らす。具体的には、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１５へ電流オンまたはオフ信号を送り、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オンオフ信号を送ることで、フォトカプラ１５０３とフォトカプラ１５０８の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。説明の便宜上、ゲート電流設定抵抗１５１２は、ゲート電流設定抵抗１５０４の２倍の抵抗値とする。
【０１１２】
ゲート電流Ｉ（ＶＣＣ）は、以下の（式７）で表される。
【０１１３】
【数７】
2014089487.tif 000009
【０１１４】
（式７）のＶＦは、ＧａＮ・ＧＩＴデバイス１５０５のＶＧＳであるが、ゲート−ソース間にダイオードが接続されたものと同じ式で等価的に表せることから、順方向電圧をあらわすＶＦと表記している。
【０１１５】
また、ゲート設定抵抗Ｒは、ゲート電流設定抵抗Ｒ１１５１２、ゲート電流設定抵抗Ｒ２１５０４の並列合成抵抗値であり、フォトカプラ１５０３と１５０８のオンまたはオフの組合せにより以下の（式８）に示す値を有する。
【０１１６】
【数８】
2014089487.tif 000010
【０１１７】
ここで、具体的数値として、
ゲート電流設定抵抗１５１２：Ｒ１＝２００Ω、
ゲート電流設定抵抗１５０４：Ｒ２＝１００Ω、
絶縁型ＤＣＤＣコンバータ１５０７の電源電圧：ＶＣＣ＝１０Ｖ、
ＧａＮ・ＧＩＴデバイス１５０５のゲート−ソース間順方向電圧：ＶＦ＝３Ｖ
とする。
【０１１８】
一般的に、ＣＰＵ（または制御ロジック）１５０６は、ＧａＮ・ＧＩＴデバイス１５０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１５０５にモーターが接続されている場合、ＧａＮ・ＧＩＴデバイス１５０５接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１５０５のドレイン端子に流れるドレイン電流を５０Ａ、最小回転運転をしているときのドレイン電流を１Ａとすると、ＧａＮ・ＧＩＴデバイス１５０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すのに必要なゲート電流は１ｍＡである。
【０１１９】
モーターの最大回転運転時に、電流ゲートドライバ１５０４がこれらのゲート電流を発生するように、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１５へ電流オン信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オン信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝５２．５ｍＡとなる。
【０１２０】
また、モーターの最小回転運転時に、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１５へ電流オフ信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オン信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝１７．５ｍＡとなる。
【０１２１】
また、モーターの中回転運転時に、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１５へ電流オン信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オフ信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝３５ｍＡとなる。
【０１２２】
このように、ゲート電流を３値で送るために、図１５に示すように、パワーデバイス装置にはフォトカプラ１５０３、１５０８の２系統が必要となり、複雑さが増し、コストが増大し、信頼性は落ちるという問題が発生する。
【０１２３】
すなわち、フォトカプラ（レベルシフト回路）１５０３、１５０８をｎ個使うことで（２のｎ乗−１）値のゲート電流を切り替えることが可能であるが、フォトカプラを１２系統とすると、ゲート電流は１値となり細かい電流設定が難しいという問題が発生する。
【０１２４】
なお、本発明は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【０１２５】
例えば、上記した実施形態において、絶縁型可変ＤＣＤＣコンバータをブートストラップ電源回路に置き換えてもよい。また、上記した実施形態において、フォトカプラを高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えてもよい。
【０１２６】
また、本発明に係るパワーデバイス装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施形態や、実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係るパワーデバイス装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係るパワーデバイス装置を備えたエアコンなどのインバータシステムも本発明に含まれる。
【産業上の利用可能性】
【０１２７】
本発明は、エアコンなどのインバータシステム、ハーフブリッジ回路、フルブリッジ回路において、低出力時の消費電力の大幅削減を実現でき、省エネ性能の改善に大きく貢献することが可能なパワーデバイス装置である。
【符号の説明】
【０１２８】
１、１０、１２、１４  パワーデバイス装置
３、１０８、１００８、１２０８  Ｖ／Ｉ変換回路（ゲート電流設定部）
１０３、１００３、１２０３、１４０３、１５０３、１５０８  フォトカプラ（レベルシフト回路、フォトカプラドライバ）
１０４、１００４、１２０４  電流ゲートドライバ
１０５、１００５、１２０５、１４０５、１５０５  ＧａＮ・ＧＩＴデバイス（パワーデバイス）
１０６、１００６、１２０６、１４０６、１５０６  ＣＰＵ（または制御ロジック）
１０７、１００７、１２０７、１４０７  絶縁型可変ＤＣＤＣコンバータ（可変電圧源）
１１４、１０１４、１２１４  電流制御端子
４０１  電流自乗回路（Ｖ／Ｉ変換回路）
６０３  上アーム制御回路の正電源電圧端子（ブートストラップ電源回路）
６０４  上アーム制御回路の負電源電圧端子（ブートストラップ電源回路）
６０６  上アーム用ＧａＮ・ＧＩＴデバイス（パワーデバイス）
６０７  下アーム用ＧａＮ・ＧＩＴデバイス（パワーデバイス）
６１１  ブートストラップ電源回路
１０１５  電圧Ｓ／Ｈ（サンプルホールド）回路
１２１５  電流Ｓ／Ｈ（サンプルホールド）回路
１４０４、１５０４、１５１２  ゲート電流設定抵抗（ゲート電流設定部）
１５０７  絶縁型ＤＣＤＣコンバータ（可変電圧源）
【図１】
2014089487.tif 000011
【図２】
2014089487.tif 000012
【図３】
2014089487.tif 000013
【図４】
2014089487.tif 000014
【図５】
2014089487.tif 000015
【図６】
2014089487.tif 000016
【図７】
2014089487.tif 000017
【図８】
2014089487.tif 000018
【図９】
2014089487.tif 000019
【図１０】
2014089487.tif 000020
【図１１】
2014089487.tif 000021
【図１２】
2014089487.tif 000022
【図１３】
2014089487.tif 000023
【図１４】
2014089487.tif 000024
【図１５】
2014089487.tif 000025