(57)【要約】【課題】  小型化及び製造コストの低減を図る。【解決手段】  回路基板に接合されるスティフナーと、スティフナーの回路基板に接合される面と反対の面上に複数の絶縁層と複数の配線層とが積層されて形成された積層体とを備え、積層体の積層方向における両面に配線層に接続され電子部品の端子部が接続される端子接続部がそれぞれ形成され、スティフナーに、積層体の一方の面に形成された端子接続部が位置され電子部品が配置される部品配置孔と、回路基板との接続用のスルーホールとが形成された。【選択図】        図１
2014045026.tif 000002
【特許請求の範囲】
【請求項１】
回路基板に接合されるスティフナーと、
前記スティフナーの前記回路基板に接合される面と反対の面上に複数の絶縁層と複数の配線層とが積層されて形成された積層体とを備え、
前記積層体の積層方向における両面に前記配線層に接続され電子部品の端子部が接続される端子接続部がそれぞれ形成され、
前記スティフナーに、前記積層体の一方の面に形成された前記端子接続部が位置され前記電子部品が配置される部品配置孔と、前記回路基板との接続用のスルーホールとが形成された
配線基板。
【請求項２】
前記スティフナーが枠状に形成された
請求項１に記載の配線基板。
【請求項３】
回路基板との接続用のスルーホールがそれぞれ形成された二つのスティフナーを接合材を挟んで接合するスティフナー接合工程と、
前記各スティフナーの接合された面と反対側の面にそれぞれ複数の絶縁層と複数の配線層とを積層し積層方向における両面に前記配線層に接続され電子部品の端子部が接続される端子接続部をそれぞれ有する積層体を形成する積層体形成工程と、
二つの前記スティフナーを分離し前記接合材を除去する分離工程と、
前記スティフナーを切断して一部を積層体から剥離し前記電子部品が配置される部品配置孔を形成する配置孔形成工程とを備えた
配線基板の製造方法。
【請求項４】
前記スティフナーが枠状に形成された
請求項３に記載の配線基板の製造方法。
【請求項５】
前記スティフナーにおける前記部品配置孔の形成時に切断される切断箇所の一部に切り込みが形成された
請求項３に記載の配線基板の製造方法。
【請求項６】
前記接合材として熱可塑性のフィルムが用いられた
請求項３に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は配線基板及び配線基板の製造方法についての技術分野に関する。詳しくは、電子部品が配置される部品配置孔と回路基板との接続用のスルーホールとが形成されたスティフナー上に積層体を形成して小型化及び製造コストの低減を図る技術分野に関する。
【背景技術】
【０００２】
コンピュータ−のマイクロプロセッサ等として使用される電子部品（ＩＣ（Integrated Circuit）チップ）は、近年、益々高速化及び高機能化されており、これに付随して端子数が増え、端子間のピッチも狭くなる傾向にある。通常、ＩＣチップの底面には多数の端子部がアレイ状に設けられている。
【０００３】
このようなＩＣチップの端子部はマザーボードと称される回路基板に形成される接続端子に対してピッチに大きな差があるため、ＩＣチップをマザーボードに実装することが困難である。
【０００４】
そこで、ＩＣチップをマザーボードに接続するために、半導体パッケージと称される配線基板を形成し、この配線基板にＩＣチップを実装（接続）し、配線基板をマザーボードに実装（接続）することにより、ＩＣチップを配線基板を介してマザーボードに接続することが行われている。
【０００５】
上記のような配線基板には、例えば、コア基板の両面にビルドアップ法によって複数の絶縁層と複数の配線層とを積層して形成した本体部と、電子部品を配置する部品配置孔を有する枠状の枠部とが半田によって接合された所謂キャビティ基板と称される配線基板がある（例えば、特許文献１及び特許文献２参照）。
【０００６】
このようなキャビティ基板にあっては、部品配置孔に電子部品を配置して本体部に実装することが可能になり、本体部の両面に電子部品を実装することにより積層方向に直交する方向における小型化を図ることができる。
【０００７】
【特許文献１】特開２０１１−１７６０２０号公報
【特許文献２】特開２０１１−１５１３４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上記した従来のキャビティ基板においては、本体部と枠部が半田によって接合され、半田が塗布される本体部のパッドの周囲にソルダーレジストが形成され、半田が塗布される枠部のパッドの周囲にもソルダーレジストが形成される。
【０００９】
従って、本体部と枠部にそれぞれソルダーレジストを形成することにより、その分、厚みが厚くなり、配線基板の小型化が阻害される。
【００１０】
また、本体部と枠部にそれぞれソルダーレジストを形成する工程が必要となる他、本体部と枠部を半田により接合する工程も必要であり、その分、製造コストが高くなってしまうと言う問題がある。
【００１１】
そこで、本技術配線基板及び配線基板の製造方法は、上記した問題点を克服し、小型化及び製造コストの低減を図ることを課題とする。
【課題を解決するための手段】
【００１２】
第１に、配線基板は、上記した課題を解決するために、回路基板に接合されるスティフナーと、前記スティフナーの前記回路基板に接合される面と反対の面上に複数の絶縁層と複数の配線層とが積層されて形成された積層体とを備え、前記積層体の積層方向における両面に前記配線層に接続され電子部品の端子部が接続される端子接続部がそれぞれ形成され、前記スティフナーに、前記積層体の一方の面に形成された前記端子接続部が位置され前記電子部品が配置される部品配置孔と、前記回路基板との接続用のスルーホールとが形成されたものである。
【００１３】
従って、配線基板にあっては、部品配置孔とスルーホールを有するスティフナー上に絶縁層と配線層が積層された積層体が形成される。
【００１４】
第２に、上記した配線基板においては、前記スティフナーが枠状に形成されることが望ましい。
【００１５】
スティフナーが枠状に形成されることにより、部品配置孔に配置される電子部品がスティフナーによって外周側から保護される。
【００１６】
第１に、配線基板の製造方法は、上記した課題を解決するために、回路基板との接続用のスルーホールがそれぞれ形成された二つのスティフナーを接合材を挟んで接合するスティフナー接合工程と、前記各スティフナーの接合された面と反対側の面にそれぞれ複数の絶縁層と複数の配線層とを積層し積層方向における両面に前記配線層に接続され電子部品の端子部が接続される端子接続部をそれぞれ有する積層体を形成する積層体形成工程と、二つの前記スティフナーを分離し前記接合材を除去する分離工程と、前記スティフナーを切断して一部を積層体から剥離し前記電子部品が配置される部品配置孔を形成する配置孔形成工程とを備えたものである。
【００１７】
従って、配線基板の製造方法にあっては、部品配置孔とスルーホールを有するスティフナー上に絶縁層と配線層が積層された積層体が形成される。
【００１８】
第２に、上記した配線基板の製造方法においては、前記スティフナーが枠状に形成されることが望ましい。
【００１９】
スティフナーが枠状に形成されることにより、部品配置孔に配置される電子部品がスティフナーによって外周側から保護される。
【００２０】
第３に、上記した配線基板の製造方法においては、前記スティフナーにおける前記部品配置孔の形成時に切断される切断箇所の一部に切り込みが形成されることが望ましい。
【００２１】
スティフナーにおける部品配置孔の形成時に切断される切断箇所の一部に切り込みが形成されることにより、切り込みがスティフナーの切断位置に繋がる位置に形成される。
【００２２】
第４に、上記した配線基板の製造方法においては、前記接合材として熱可塑性のフィルムが用いられることが望ましい。
【００２３】
接合材として熱可塑性のフィルムが用いられることにより、二つのスティフナーの損傷や傷付きがフィルムによって防止される。
【発明の効果】
【００２４】
本技術配線基板は、回路基板に接合されるスティフナーと、前記スティフナーの前記回路基板に接合される面と反対の面上に複数の絶縁層と複数の配線層とが積層されて形成された積層体とを備え、前記積層体の積層方向における両面に前記配線層に接続され電子部品の端子部が接続される端子接続部がそれぞれ形成され、前記スティフナーに、前記積層体の一方の面に形成された前記端子接続部が位置され前記電子部品が配置される部品配置孔と、前記回路基板との接続用のスルーホールとが形成されている。
【００２５】
従って、積層体とスティフナーを各別に形成して両者を接合する必要がなく、その分、両者の間に半田やソルダーレジストが存在しないため、配線基板の小型化を図ることができる。
【００２６】
また、積層体とスティフナーの間にソルダーレジストを形成する工程が不要になり、積層体とスティフナーを半田により接合する工程も必要なく、その分、製造コストの低減を図ることができる。
【００２７】
請求項２に記載した技術にあっては、前記スティフナーが枠状に形成されている。
【００２８】
従って、部品配置孔に配置される電子部品がスティフナーによって外周側から保護され、配線基板の動作の信頼性の向上を図ることができる。
【００２９】
本技術配線基板の製造方法は、回路基板との接続用のスルーホールがそれぞれ形成された二つのスティフナーを接合材を挟んで接合するスティフナー接合工程と、前記各スティフナーの接合された面と反対側の面にそれぞれ複数の絶縁層と複数の配線層とを積層し積層方向における両面に前記配線層に接続され電子部品の端子部が接続される端子接続部をそれぞれ有する積層体を形成する積層体形成工程と、二つの前記スティフナーを分離し前記接合材を除去する分離工程と、前記スティフナーを切断して一部を積層体から剥離し前記電子部品が配置される部品配置孔を形成する配置孔形成工程とを備えている。
【００３０】
従って、積層体とスティフナーを各別に形成して両者を接合する必要がなく、その分、両者の間に半田やソルダーレジストが存在しないため、配線基板の小型化を図ることができる。
【００３１】
また、積層体とスティフナーの間にソルダーレジストを形成する工程が不要になり、積層体とスティフナーを半田により接合する工程も必要なく、その分、製造コストの低減を図ることができる。
【００３２】
請求項４に記載した技術にあっては、前記スティフナーが枠状に形成されている。
【００３３】
従って、部品配置孔に配置される電子部品がスティフナーによって外周側から保護され、配線基板の動作の信頼性の向上を図ることができる。
【００３４】
請求項５に記載した技術にあっては、前記スティフナーにおける前記部品配置孔の形成時に切断される切断箇所の一部に切り込みが形成されている。
【００３５】
従って、切り込みがスティフナーの切断位置に繋がる位置に形成され、スティフナーの切断を容易かつ確実に行うことができる。
【００３６】
請求項６に記載した技術にあっては、前記接合材として熱可塑性のフィルムが用いられている。
【００３７】
従って、二つのスティフナーの損傷や傷付きを防止した上で両者の良好な接合性を確保することができると共に加熱した状態におけるプレス成形によって二つのスティフナーを容易に接合することができる。
【発明を実施するための最良の形態】
【００３８】
以下に、本技術配線基板及び配線基板の製造方法を実施するための最良の形態を添付図面に従って説明する。
【００３９】
配線基板は積層された複数の層構造を有する所謂半導体パッケージと称される配線基板である。
【００４０】
以下の説明にあっては、配線基板における各部の積層方向を上下方向として前後上下左右の方向を示すものとする。
【００４１】
尚、以下に示す前後上下左右の方向は説明の便宜上のものであり、本技術の実施に関しては、これらの方向に限定されることはない。
【００４２】
［配線基板の構成］
以下に、配線基板１の構成について説明する（図１参照）。
【００４３】
配線基板１は積層体２と積層体２の下面が接合されたスティフナー３とを有している。
【００４４】
積層体２は、複数の絶縁層４、４、・・・と複数の配線層５、５、・・・とが積層されて形成されている。絶縁層４の材料としては、例えば、エポキシ樹脂が用いられ、配線層５の材料としては、例えば、銅が用いられている。配線層５、５、・・・は上層から下層まで所定の経路で接続されている。
【００４５】
最上層の絶縁層４の上面には第１の端子接続部（端子パッド）６、６、・・・が形成され、最下層の絶縁層４の下面には第２の端子接続部（端子パッド）７、７、・・・が形成されている。第１の端子接続部６、６、・・・と第２の端子接続部７、７、・・・はそれぞれ配線層５、５、・・・に接続され、それぞれ後述する電子部品の接続端子と接続される。第２の端子接続部７、７、・・・は最下層の絶縁層４の中央側の部分に形成されている。
【００４６】
絶縁層４にはビアホール４ａが形成され、ビアホール４ａに導電材料（銅）が充填されて配線層５、５等が接続されている。ビアホール４ａは、例えば、絶縁層４にＹＡＧ（Yttrium Aluminum Garnet）レーザーや炭酸ガスレーザー等が照射されることにより形成されている。
【００４７】
スティフナー３は最下層の絶縁層４の下面に接した状態とされ、例えば、銅等の剛性の高い金属材料によって形成され、絶縁層４より厚くされている。尚、スティフナー３の材料としては、例えば、セラミックス材料の他、ガラス繊維や炭素繊維等が含有された樹脂材料を用いることも可能である。
【００４８】
積層体２の上面には第１の端子接続部６、６、・・・の外周部を覆うようにソルダーレジスト８が形成されている。
【００４９】
スティフナー３は矩形の枠状に形成され、中央部に上下に貫通された部品配置孔３ａを有している。部品配置孔３ａには第２の端子接続部７、７、・・・が位置されている。
【００５０】
スティフナー３には回路基板（マザーボード）１００との接続用のスルーホール９、９、・・・が形成されている。スルーホール９には銅等により円筒状の導電部９ａが形成されている。導電部９ａ、９ａ、・・・は最下層の絶縁層４に形成された配線層５、５、・・・に接続されている。
【００５１】
スルーホール９には導電部９ａの内側に充填用樹脂１０が充填されている。
【００５２】
スティフナー３の下面には接続パッド１１、１１、・・・が形成されている。接続パッド１１、１１、・・・はそれぞれスルーホール９、９、・・・に形成された導電部９ａ、９ａ、・・・に導通されている。
【００５３】
スティフナー３の下面には接続パッド１１、１１、・・・の外周部を覆うようにソルダーレジスト１２が形成されている。
【００５４】
積層体２の上面には電子部品１３が実装される。電子部品１３としては、例えば、ＩＣチップ、ＤＤＲ（double data rate）モードを有するＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）、メモリー、コンデンサー等が用いられる。
【００５５】
電子部品１３は下面に設けられた端子部１３ａ、１３ａ、・・・が半田１４、１４、・・・によって第１の端子接続部６、６、・・・に接合され、フリップチップ接続により積層体２に接続される。
【００５６】
スティフナー３の部品配置孔３ａには電子部品１５が配置される。電子部品１５としては、例えば、ＩＣチップが用いられる。
【００５７】
電子部品１５は上面に設けられた端子部１５ａ、１５ａ、・・・が半田１６、１６、・・・によって第２の端子接続部７、７、・・・に接合され、フリップチップ接続により積層体２に接続される。
【００５８】
上記のように電子部品１３と電子部品１５が実装された配線基板１は、スティフナー３に形成された接続パッド１１、１１、・・・が回路基板１００の接続端子１００ａ、１００ａ、・・・に半田１７、１７、・・・によって接合される。
【００５９】
電子部品１３は第１の端子接続部６、６、・・・、配線層５、５、・・・、導電層９ａ、９ａ、・・・及び接続パッド１１、１１、・・・を介して回路基板１００に形成された所定の各回路に電気的に接続される。また、電子部品１５は第２の端子接続部７、７、・・・、配線層５、５、・・・、導電層９ａ、９ａ、・・・及び接続パッド１１、１１、・・・を介して回路基板１００に形成された所定の各回路に電気的に接続される。
【００６０】
尚、配線基板１においては、電子部品１３の下面と積層体２の上面との間及び電子部品１５の上面と積層体２の下面との間にそれぞれ第１の端子接続部６、６、・・・と第２の端子接続部７、７、・・・を覆う図示しないアンダーフィル材が充填されている。また、電子部品１３の上面には、例えば、ＴＩＭ（Thermal Interface Material）等の熱伝達物質層を介して図示しない放熱板が配置され、電子部品１３において発生する熱が放熱板から放出される。
【００６１】
［配線基板の製造方法］
次に、上記した配線基板１の製造方法について説明する（図２乃至図１１参照）。
【００６２】
尚、配線基板１、１、・・・は、図２に示すように、複数の製品部２０、２０、・・・からそれぞれルーティングによって切り離されて形成される。一つの製品部２０からは、例えば、４８個の配線基板１、１、・・・が形成され、複数の製品部２０、２０、・・・は成形体３０から切り出されて形成される。成形体３０は外周部と製品部２０、２０、・・・間の部分とが接着部３０ａ、３０ａ、・・・（図に梨子地で示す部分）として形成されている。
【００６３】
このように、大型のサイズの成形体３０を形成して配線基板１、１、・・・を形成することにより、接着部３０ａ、３０ａ、・・・の十分なスペースを確保することが可能になり、配線基板１、１、・・・の製造コストの低減を図ることができる。
【００６４】
上記のように配線基板１は、各部（各層）が積層されて形成された成形体３０から切り出された製品部２０から切り離されて形成されるが、以下には、成形体３０の全体の製造を省略し、配線基板１として形成される部分のみの製造について説明する。
【００６５】
先ず、スティフナー３、３が用意される（図３参照）。スティフナー３にはスルーホール９、９、・・・が形成され、スルーホール９、９、・・・にはそれぞれ導電部９ａ、９ａ、・・・が形成されている。また、スティフナー３の一方の面には、例えば、低融点半田１８に接合された第２の端子接続部７、７、・・・が形成されている。
【００６６】
スティフナー３には低融点半田１８の外周が位置する部分に切り込み３ｂが形成されている。
【００６７】
尚、スルーホール９、９、・・・は、例えば、ドリルによって掘削されてスティフナー３に形成される。
【００６８】
スティフナー３、３は第２の端子接続部７、７、・・・が形成された面と反対側の面が向き合うように配置される。
【００６９】
次に、熱可塑性のフィルム等の接合材１９を挟んでスティフナー３、３が接合される（スティフナー接合工程）（図４参照）。スティフナー３、３の接合材１９を挟んでの接合は、プレス成形（熱圧着）によって行われる。
【００７０】
接合材１９として熱可塑性のフィルムを用いることにより、スティフナー３、３の損傷や傷付きを防止した上で両者の良好な接合性を確保することができると共に加熱した状態におけるプレス成形によってスティフナー３、３を容易に接合することができる。
【００７１】
次いで、スティフナー３、３の接合された面と反対側の面にそれぞれビルドアップ法によって複数の絶縁層４、４、・・・と複数の配線層５、５、・・・とを順次積層して積層体２、２を形成する（積層体形成工程）（図５及び図６参照）。
【００７２】
このときスティフナー３、３と積層体２、２の線膨張差によって反りが発生する可能性があるが、上側の積層体２と下側の積層体２の反りの発生方向が反対方向であるため、全体として反りの発生が抑制される。
【００７３】
上記のように、積層体２、２の形成は接合されたスティフナー３、３上に各層が積層されて行われるため、スティフナー３、３を有する分、剛性が高く、常温時における初期の反りを抑制することができる。
【００７４】
次いで、スティフナー３、３を引き剥がして分離し接合材１９を除去する（分離工程）（図７参照）。
【００７５】
続いて、スティフナー３、３にソルダーレジスト８、８をそれぞれ第１の端子接続部６、６、・・・の外周部を覆うように形成すると共にスティフナー３、３にソルダーレジスト１２、１２をそれぞれ第２の端子接続部７、７、・・・の外周部を覆うように形成する（図８参照）。
【００７６】
次に、スティフナー３、３をそれぞれルーター２００、２００によって切断する（図９参照）。このとき、予めスティフナー３、３に形成された切り込み３ｂ、３ｂがルーター２００、２００によるスティフナー３、３の切断位置に繋がる位置に形成されているため、スティフナー３、３のルーター２００、２００による切断を容易かつ確実に行うことができる。
【００７７】
ルーター２００、２００によるスティフナー３、３の切断時には、高温にして低融点半田１８、１８を溶融しスティフナー３、３の一部を積層体２から剥離して部品配置孔３ａ、３ａを形成する（配置孔形成工程）（図１０参照）。部品配置孔３ａ、３ａが形成されることにより、端子接続部７、７、・・・が露出される。
【００７８】
このように低融点半田１８、１８を溶融しスティフナー３、３の一部を積層体２から剥離して部品配置孔３ａ、３ａを形成して端子接続部７、７、・・・が露出されることにより配線基板１、１が製造される。
【００７９】
尚、上記には、低融点半田１８を溶融してスティフナー３の一部を積層体２から剥離して部品配置孔３ａを形成する例を示したが、例えば、スティフナー３の表面にＳｎＢｉやＡｕＳｎ等の脆い合金層を形成し、ルーター２００によるスティフナー３の切断時にこの合金層を破壊することによりスティフナー３の一部を積層体２から剥離することも可能である。
【００８０】
また、スティフナー３の表面にフッ素やシリコン等の元素による部分的な処理面を形成し、ルーター２００によるスティフナー３の切断時にこの処理面においてスティフナー３の一部を積層体２から剥離することも可能である。
【００８１】
次に、スティフナー３の第１の端子接続部６、６、・・・に電子部品１３の端子部１３ａ、１３ａ、・・・を半田１４、１４、・・・によって接続し、スティフナー３の部品配置孔３ａに電子部品１５を配置し端子部１５ａ、１５ａ、・・・をそれぞれ半田１６、１６、・・・によって第２の端子接続部７、７、・・・に接続する（図１１参照）。
【００８２】
配線基板１、１はスティフナー３、３に形成された接続パッド１１、１１、・・・がそれぞれ回路基板１００の接続端子１００ａ、１００ａ、・・・に半田１７、１７、・・・によって接合される。
【００８３】
尚、配線基板１においては、電子部品１３の下面と積層体２の上面との間及び電子部品１５の上面と積層体２の下面との間にそれぞれ第１の端子接続部６、６、・・・と第２の端子接続部７、７、・・・を覆う図示しないアンダーフィル材が充填される。また、電子部品１３の上面には、例えば、ＴＩＭ等の熱伝達物質層を介して図示しない放熱板が配置され、電子部品１３において発生する熱が放熱板から放出される。
【００８４】
配線基板１は、上記したように、二つのスティフナー３、３が接合され接合されたスティフナー３、３上に積層体２、２が形成される方法によって製造される。従って、製造工程において反りの発生を抑制することができると共に一度の製造において複数の配線基板１、１、・・・を製造することが可能になり製造コストの低減を図ることができる。
【００８５】
［他の例］
上記には、電子部品１３、１５が積層体２の第１の端子接続部６、６、・・・と第２の端子接続部７、７、・・・に接続された例を示したが、配線基板１は、以下のような構成にされていてもよい。
【００８６】
例えば、積層体２の第１の端子接続部６、６、・・・と第２の端子接続部７、７、・・・にそれぞれ複数の電子部品１３、１３、・・・、１５、１５、・・・が接続されていてもよい（図１２参照）。また、電子部品１３、１３、・・・、１５、１５、・・・がケース等に収納されて一体化されたパッケージ部品５０が、第１の端子接続部６、６、・・・や第２の端子接続部７、７、・・・に接続されていてもよい。
【００８７】
また、例えば、積層体２の第１の端子接続部６、６、・・・と第２の端子接続部７、７、・・・にそれぞれ単一又は複数の電子部品１３、１３、・・・、１５、１５、・・・がワイヤーボンディングによって接続されていてもよい（図１３参照）。この場合に、電子部品１３、１３、・・・、１５、１５、・・・は複数がチップオンチップやＴＳＶ（シリコン貫通電極：Through Silicon Via）によって接続されていてもよい。さらに、これらの電子部品１３、１３、・・・、１５、１５、・・・が封止樹脂５１、５１によって封止されていてもよい。
【００８８】
［まとめ］
以上に記載した通り、配線基板１にあっては、スティフナー３上に複数の絶縁層４、４、・・・と複数の配線層５、５、・・・とが積層された積層体２が形成されている。
【００８９】
従って、積層体２とスティフナー３を各別に形成して両者を接合する必要がなく、その分、両者の間に半田やソルダーレジストが存在しないため、配線基板１の小型化（薄型化）を図ることができる。
【００９０】
また、積層体２とスティフナー３の間にソルダーレジストを形成する工程が不要になり、積層体２とスティフナー３を半田により接合する工程も必要なく、その分、製造コストの低減を図ることができる。
【００９１】
さらに、電子部品１３と電子部品１５がコアを有さないコアレスタイプの積層体２の上下両面に接続されているため、電子部品１３と電子部品１５の間の高速伝送化を図ることができる。
【００９２】
さらにまた、積層体２とスティフナー３において半田を介さず配線層５と導電層９ａが接続されているため、低抵抗化及び電圧損失の低減を図ることができる。
【００９３】
加えて、積層体２がスティフナー３上に積層されて形成され半田を介さずに結合されているため、強度の向上及び信頼性の向上を図ることができる。
【００９４】
また、スティフナー３が枠状に形成されているため、部品配置孔３ａに配置される電子部品１５がスティフナー３によって外周側から保護され、配線基板１の動作の信頼性の向上を図ることができる。
【００９５】
さらに、スティフナー３に回路基板１００との接続用のスルーホール９、９、・・・が形成されているため、積層体２と回路基板１００との接続を簡単かつ確実に行うことができる。
【００９６】
尚、回路基板１００の接続端子１００ａ、１００ａ、・・・は電子部品１３側の端子部（第１の端子接続部６）に比して数が少なく、スルーホール９、９、・・・の大きさも大きくすることが可能であり数も少なくて済むため、ドリルによるスルーホール９、９、・・・の形成を低コストで行うことができる。
【００９７】
また、スルーホール９、９、・・・の数が少なくて済むため、その分、配線基板１の小型化を図ることも可能である。
【００９８】
さらに、スルーホール９、９、・・・の大きさが大きいため、その分、導電部９ａ、９ａ、・・・の大きさも大きくすることが可能になり、電子部品１３、１５と回路基板１００の間の伝送速度の遅延を避けることが可能になり、電気的特性の低減を抑制することができる。
【００９９】
また、コアレス基板は剛性の高い支持体上に絶縁層と配線層が積層され製造後に支持体を廃棄する方法によって形成されるが、配線基板１においては、製品として製造された状態においても支持体として機能するスティフナー３を有しているため、廃棄による資源ロス及び工程ロスを削減することができる。
【０１００】
［本技術］
本技術は、以下のような構成にすることもできる。
【０１０１】
（１）回路基板に接合されるスティフナーと、前記スティフナーの前記回路基板に接合される面と反対の面上に複数の絶縁層と複数の配線層とが積層されて形成された積層体とを備え、前記積層体の積層方向における両面に前記配線層に接続され電子部品の端子部が接続される端子接続部がそれぞれ形成され、前記スティフナーに、前記積層体の一方の面に形成された前記端子接続部が位置され前記電子部品が配置される部品配置孔と、前記回路基板との接続用のスルーホールとが形成された配線基板。
【０１０２】
（２）前記スティフナーが枠状に形成された前記（１）に記載の配線基板。
【０１０３】
（３）回路基板との接続用のスルーホールがそれぞれ形成された二つのスティフナーを接合材を挟んで接合するスティフナー接合工程と、前記各スティフナーの接合された面と反対側の面にそれぞれ複数の絶縁層と複数の配線層とを積層し積層方向における両面に前記配線層に接続され電子部品の端子部が接続される端子接続部をそれぞれ有する積層体を形成する積層体形成工程と、二つの前記スティフナーを分離し前記接合材を除去する分離工程と、前記スティフナーを切断して一部を積層体から剥離し前記電子部品が配置される部品配置孔を形成する配置孔形成工程とを備えた配線基板の製造方法。
【０１０４】
（４）前記スティフナーが枠状に形成された前記（３）に記載の配線基板の製造方法。
【０１０５】
（５）前記スティフナーにおける前記部品配置孔の形成時に切断される切断箇所の一部に切り込みが形成された前記（３）又は前記（４）に記載の配線基板の製造方法。
【０１０６】
（６）前記接合材として熱可塑性のフィルムが用いられた前記（３）から前記（５）の何れかに記載の配線基板の製造方法。
【０１０７】
上記した技術を実施するための最良の形態において示した各部の具体的な形状及び構造は、何れも本技術を実施する際の具体化のほんの一例を示したものにすぎず、これらによって本技術の技術的範囲が限定的に解釈されることがあってはならないものである。
【図面の簡単な説明】
【０１０８】
【図１】図２乃至図１３と共に本技術配線基板及び配線基板の製造方法の最良の形態を示すものであり、本図は、マザーボードに接続された状態で示す配線基板の拡大断面図である。
【図２】図３乃至図１１と共に配線基板の製造方法を示すものであり、本図は、成形体を示す概念図である。
【図３】二つのスティフナーが用意された状態を示す拡大断面図である。
【図４】接合材を挟んでスティフナーが接合された状態を示す拡大断面図である。
【図５】各スティフナー上にそれぞれ積層体の一部が形成された状態を示す拡大断面図である。
【図６】各スティフナー上にそれぞれ積層体が形成された状態を示す拡大断面図である。
【図７】スティフナーを引き剥がして分離し接合材を除去した状態を示す拡大断面図である。
【図８】スティフナーにソルダーレジストが形成された状態を示す拡大断面図である。
【図９】スティフナーが切断されている状態を示す拡大断面図である。
【図１０】スティフナーの一部が積層体から剥離され配置孔が形成されて配線基板が形成された状態を示す拡大断面図である。
【図１１】電子部品が配線基板に実装された状態を示す拡大断面図である。
【図１２】第１の端子接続部と第２の端子接続部にそれぞれ複数の電子部品が接続された例を示す拡大断面図である。
【図１３】第１の端子接続部と第２の端子接続部にそれぞれワイヤーボンディングによって電子部品が接続された例を示す拡大断面図である。
【符号の説明】
【０１０９】
１…配線基板、２…積層体、３…スティフナー、３ａ…部品配置孔、４…絶縁層、５…配線層、６…第１の端子接続部、７…第２の端子接続部、９…スルーホール、１１…接続パッド、１３…電子部品、１３ａ…端子部、１５…電子部品、１５ａ…端子部、３ｂ…切り込み、１９…接合材、１００…回路基板
【図１】
2014045026.tif 000003
【図２】
2014045026.tif 000004
【図３】
2014045026.tif 000005
【図４】
2014045026.tif 000006
【図５】
2014045026.tif 000007
【図６】
2014045026.tif 000008
【図７】
2014045026.tif 000009
【図８】
2014045026.tif 000010
【図９】
2014045026.tif 000011
【図１０】
2014045026.tif 000012
【図１１】
2014045026.tif 000013
【図１２】
2014045026.tif 000014
【図１３】
2014045026.tif 000015