(57)【要約】【課題】変調信号のＤＣオフセットを精度良く補償すること。【解決手段】変調装置１００は、送信側の回路では、送信対象になる信号を、ＤＡＣによってアナログ変換し、ＱＭＯＤによって直交変調して、送信するとともに、フィードバック側の回路に入力する。変調装置１００は、フィードバック側の回路では、信号を、第１の複素乗算器によって位相回転してから、ＱＤＥＭによって直交復調し、ＡＤＣによってディジタル変換した後、第２の複素乗算器によって第１の複素乗算器とは逆方向に位相回転して、フィードバックする。そして、変調装置１００は、フィードバック信号において、変調部オフセットと復調部オフセットとの各々の周波数が異なることに基づいて、変調部オフセットと復調部オフセットとを分離して、変調部オフセットを特定する。【選択図】図１
2014187514.tif 000002
【特許請求の範囲】
【請求項１】
ディジタルの信号を入力する入力部と、
前記入力部によって入力された信号をアナログ変換する第１の変換部と、
前記第１の変換部によって変換された信号を直交変調する変調部と、
前記変調部によって直交変調された信号を出力する出力部と、
周期的に変化する位相量でローカル信号を位相回転する移相部と、
前記移相部によって位相回転されたローカル信号を用いて、前記変調部によって直交変調された信号を直交復調する復調部と、
前記復調部によって直交復調された信号をディジタル変換する第２の変換部と、
前記入力部によって入力された信号と前記第２の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出する算出部と、
前記算出部によって算出された直流オフセットの量に基づいて、前記入力部と前記出力部との間で前記信号を補正する補正部と、
を有することを特徴とする変調装置。
【請求項２】
前記移相部（以下、「第１の移相部」と称する。）と、
前記第２の変換部によって変換された信号を、前記第１の移相部による位相回転の方向とは逆方向に前記位相量で位相回転する第２の移相部と、を有し、
前記算出部は、前記入力部によって入力された信号と前記第２の移相部によって位相回転された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする請求項１に記載の変調装置。
【請求項３】
前記変調部によって直交変調された信号を増幅する増幅部を有し、
前記出力部は、前記増幅部によって増幅された信号を出力し、
前記復調部は、前記増幅部によって増幅された信号を直交復調し、
前記算出部は、前記入力部によって入力された信号と前記第２の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量と前記増幅部において前記信号に発生する歪に応じた補正係数とを算出し、
前記補正部は、前記算出部によって算出された直流オフセットの量と補正係数とに基づいて、前記入力部と前記出力部との間で前記信号を補正することを特徴とする請求項１または２に記載の変調装置。
【請求項４】
ディジタルの信号を入力する入力部と、
前記入力部によって入力された信号をアナログ変換する第１の変換部と、
前記第１の変換部によって変換された信号を直交変調する変調部と、
前記変調部によって直交変調された信号を出力する出力部と、
前記変調部によって直交変調された信号を、周期的に変化する位相量で位相回転する移相部と、
前記移相部によって位相回転された信号を直交復調する復調部と、
前記復調部によって直交復調された信号をディジタル変換する第２の変換部と、
前記入力部によって入力された信号と前記第２の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出する算出部と、
前記算出部によって算出された直流オフセットの量に基づいて、前記入力部と前記出力部との間で前記信号を補正する補正部と、
を有することを特徴とする変調装置。
【請求項５】
前記移相部（以下、「第１の移相部」と称する。）と、
前記第２の変換部によって変換された信号を、前記第１の移相部による位相回転の方向とは逆方向に前記位相量で位相回転する第２の移相部と、を有し、
前記算出部は、前記入力部によって入力された信号と前記第２の移相部によって位相回転された信号とを用いて、前記信号が前記入力部に入力されてから前記第１の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする請求項４に記載の変調装置。
【請求項６】
前記変調部によって直交変調された信号を増幅する増幅部を有し、
前記出力部は、前記増幅部によって増幅された信号を出力し、
前記復調部は、前記増幅部によって増幅された信号を直交復調し、
前記算出部は、前記入力部によって入力された信号と前記第２の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記第１の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量と前記増幅部において前記信号に発生する歪に応じた補正係数とを算出し、
前記補正部は、前記算出部によって算出された直流オフセットの量と補正係数とに基づいて、前記入力部と前記出力部との間で前記信号を補正することを特徴とする請求項４または５に記載の変調装置。
【請求項７】
コンピュータが、
ディジタルの信号を入力し、
入力した信号をアナログ変換し、
変換した信号を直交変調し、
直交変調した信号を出力し、
周期的に変化する位相量でローカル信号を位相回転し、
位相回転したローカル信号を用いて、直交変調した信号を直交復調し、
直交復調した信号をディジタル変換し、
入力した信号と変換した信号とを用いて、前記信号が入力されてから直交復調されるまでの間で前記信号に発生した直流オフセットの量を算出し、
算出した直流オフセットの量に基づいて、前記信号が入力されてから出力されるまでの間で前記信号を補正する、
処理を実行することを特徴とする変調方法。
【請求項８】
コンピュータが、
ディジタルの信号を入力し、
入力した信号をアナログ変換し、
変換した信号を直交変調し、
直交変調した信号を出力し、
直交変調した信号を、周期的に変化する位相量で位相回転し、
位相回転した信号を直交復調し、
直交復調した信号をディジタル変換し、
入力した信号と変換した信号とを用いて、前記信号が入力されてから位相回転されるまでの間で前記信号に発生した直流オフセットの量を算出し、
算出した直流オフセットの量に基づいて、前記信号が入力されてから出力されるまでの間で前記信号を補正する、
処理を実行することを特徴とする変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調装置、および変調方法に関する。
【背景技術】
【０００２】
従来、無線信号により通信を行う無線通信装置は、送信対象の信号の入力を受けると、搬送波となるローカル信号を直交変調回路を用いて直交変調することにより、ローカル信号を入力された送信対象の信号を示す変調信号に変換して送信する。直交変調を行う場合における変調方式は、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）などが用いられる。しかしながら、上述した直交変調回路では、素子の不完全性によりノイズとしてＤＣオフセットが発生して、変調信号にＤＣオフセットが加算されてしまう。
【０００３】
このため、例えば、変調信号を直交復調回路により直交復調してフィードバックするフィードバック回路を有し、フィードバック回路への変調信号の入力および非入力を切り替えることにより、直交変調回路のＤＣオフセットを算出する技術がある。（例えば、下記特許文献１参照）。また、変調信号を周波数変換回路を用いてＩＦ信号に変換し、ＡＤＣを用いてディジタル変換してフィードバックさせることにより、直交変調回路のＤＣオフセットを算出する技術がある（例えば、下記特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−７９６９３号公報
【特許文献２】特開２００２−７７２８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来技術では、直交変調回路で発生したＤＣオフセットを精度よく検出することができず、変調信号のＤＣオフセットを精度良く補償することができない場合がある。
【０００６】
１つの側面では、本発明は、変調信号のＤＣオフセットを精度良く補償することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面によれば、ディジタルの信号を入力する入力部と、入力部によって入力された信号をアナログ変換する第１の変換部と、第１の変換部によって変換された信号を直交変調する変調部と、変調部によって直交変調された信号を出力する出力部と、周期的に変化する位相量でローカル信号を位相回転する移相部と、移相部によって位相回転されたローカル信号を用いて、変調部によって直交変調された信号を直交復調する復調部と、復調部によって直交復調された信号をディジタル変換する第２の変換部と、入力部によって入力された信号と第２の変換部によって変換された信号とを用いて、信号が入力部に入力されてから復調部に入力されるまでの間で信号に発生した直流オフセットの量を算出する算出部と、算出部によって算出された直流オフセットの量に基づいて、入力部と出力部との間で信号を補正する補正部と、を有する変調装置、および変調方法が提案される。
【０００８】
また、本発明の一側面によれば、ディジタルの信号を入力する入力部と、入力部によって入力された信号をアナログ変換する第１の変換部と、第１の変換部によって変換された信号を直交変調する変調部と、変調部によって直交変調された信号を出力する出力部と、変調部によって直交変調された信号を、周期的に変化する位相量で位相回転する移相部と、移相部によって位相回転された信号を直交復調する復調部と、復調部によって直交復調された信号をディジタル変換する第２の変換部と、入力部によって入力された信号と第２の変換部によって変換された信号とを用いて、信号が入力部に入力されてから移相部に入力されるまでの間で信号に発生した直流オフセットの量を算出する算出部と、算出部によって算出された直流オフセットの量に基づいて、入力部と出力部との間で信号を補正する補正部と、を有する変調装置、および変調方法が提案される。
【発明の効果】
【０００９】
本発明の一態様によれば、変調信号のＤＣオフセットを精度良く補償することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施の形態にかかる変調装置１００のベースバンドモデルを示す説明図である。
【図２】図２は、変調装置１００の機能的構成を示すブロック図である。
【図３】図３は、変調装置１００の第１の実施例を示す説明図である。
【図４】図４は、第１の実施例における信号の補正を示す説明図である。
【図５】図５は、変調装置１００の第２の実施例を示す説明図である。
【図６】図６は、変調装置１００の第３の実施例を示す説明図である。
【図７】図７は、第３の実施例における信号の補正を示す説明図である。
【図８】図８は、変調装置１００の第４の実施例を示す説明図である。
【図９】図９は、変調装置１００の第５の実施例を示す説明図である。
【図１０】図１０は、第５の実施例における信号の補正を示す説明図である。
【図１１】図１１は、変調装置１００の第６の実施例を示す説明図である。
【図１２】図１２は、変調装置１００の第７の実施例を示す説明図である。
【図１３】図１３は、第７の実施例における信号の補正を示す説明図である。
【図１４】図１４は、変調装置１００の第８の実施例を示す説明図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、本発明にかかる変調装置、および変調方法の実施の形態を詳細に説明する。
【００１２】
（実施の形態にかかる変調装置１００のベースバンドモデル）
図１は、実施の形態にかかる変調装置１００のベースバンドモデルを示す説明図である。変調装置１００は、入力されたディジタルの信号をアナログ変換して直交変調して送信する装置である。図１の例では、ディジタルの信号とは、例えば、実数部と虚数部とを有する複素数表現された信号である。また、変調装置１００は、送信する信号を、直交復調してディジタル変換してフィードバックする。
【００１３】
図１において、変調装置１００は、例えば、送信側の回路として、ＤＡＣと、ＱＭＯＤと、を有する。また、変調装置１００は、例えば、フィードバック側の回路として、第１の複素乗算器と、ＡＤＣと、ＱＤＥＭと、第２の複素乗算器と、を有する。
【００１４】
ＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）は、信号をアナログ変換する回路である。ＱＭＯＤ（Ｑｕａｄｒａｔｕｒｅ  Ｍｏｄｕｌａｔｏｒ）は、信号を直交変調する回路である。
【００１５】
第１の複素乗算器は、信号を周期的に変化する移相量で位相回転する回路である。ＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）は、信号をディジタル変換する回路である。ＱＤＥＭ（Ｑｕａｄｒａｔｕｒｅ  Ｄｅｍｏｄｕｌａｔｏｒ）は、信号を直交復調する回路である。第２の複素乗算器は、第１の複素乗算器とは逆方向に、第１の複素乗算器と同一の移相量で、信号を位相回転する回路である。
【００１６】
図１において、送信側の回路では、送信対象になるディジタルの信号ｘは、ＤＡＣに入力され、ＤＡＣによってアナログ変換される。次に、ＤＡＣによってアナログ変換された信号ｘは、ＱＭＯＤに入力され、ＱＭＯＤによって直交変調される。ＤＡＣおよびＱＭＯＤによって処理された際に、信号ｘに、ＤＡＣおよびＱＭＯＤにおいて発生したＤＣオフセットｂが加算される。
【００１７】
ここで、ＤＣオフセットとは、例えば、直流成分のノイズであって、ＤＡＣ、ＱＭＯＤ、ＱＤＥＭ、およびＡＤＣなどの回路に含まれる回路素子の製造ばらつきや経年劣化などによって実際の回路特性が理想特性からずれることにより生じるノイズである。以下の説明では、ＤＡＣおよびＱＤＥＭにおいて発生したＤＣオフセットを合わせて「変調部オフセットｂ」と表記する場合がある。
【００１８】
換言すれば、送信側の回路では、ディジタルの信号ｘは、符号１０１に示すようにアナログ変換され、符号１０２に示すように変調部オフセットｂが加算されて、変調信号ｘ＋ｂになって、送信されるとともに、フィードバック側の回路に入力される。
【００１９】
図１において、フィードバック側の回路では、変調信号ｘ＋ｂは、第１の複素乗算器に入力され、第１の複素乗算器によってθ（ｔ）で位相回転される。ここで、θ（ｔ）とは、例えば、角速度ｗと時間ｔとを乗算したｗｔで表現される。次に、第１の複素乗算器によって位相回転された信号（ｘ＋ｂ）×ｅｘｐ（θ（ｔ））は、ＱＤＥＭに入力され、ＱＤＥＭによって直交復調される。そして、ＱＤＥＭによって直交復調された信号（ｘ＋ｂ）×ｅｘｐ（θ（ｔ））は、ＡＤＣに入力され、ＡＤＣによってディジタル変換される。
【００２０】
ＱＤＥＭおよびＡＤＣによって処理された際に、信号（ｘ＋ｂ）×ｅｘｐ（θ（ｔ））に、ＱＤＥＭおよびＡＤＣにおいて発生したＤＣオフセットｃが加算される。以下の説明では、ＱＭＯＤおよびＡＤＣにおいて発生したＤＣオフセットを合わせて「復調部オフセットｃ」と表記する場合がある。次に、復調部オフセットｃが加算された信号（ｘ＋ｂ）×ｅｘｐ（θ（ｔ））＋ｃは、第２の複素乗算器に入力され、第２の複素乗算器によってθ（ｔ）*だけ位相回転される。*は、コンジュゲート（複素共役）を示す記号である。
【００２１】
換言すれば、フィードバック側の回路では、変調信号ｘ＋ｂは、符号１０３に示すように、符号１０４のθ（ｔ）で位相回転する信号を用いて、位相回転される。また、変調信号ｘ＋ｂは、符号１０５に示すように復調部オフセットｃが加算され、符号１０６に示すようにディジタル変換される。また、変調信号ｘ＋ｂは、符号１０７に示すように、符号１０４のθ（ｔ）で位相回転する信号を用いて、符号１０３とは逆方向に位相回転される。結果として、変調信号ｘ＋ｂは、フィードバック信号ｙ＝｛（ｘ＋ｂ）×ｅｘｐ（θ（ｔ））＋ｃ｝×ｅｘｐ（θ（ｔ））*＝ｘ＋ｂ＋ｃ×ｅｘｐ（θ（ｔ））*になり、フィードバックされる。
【００２２】
このように、フィードバック側の回路において、送信される信号ｘ＋ｂを、直交復調する前後で、位相回転しながらフィードバックすることにより、フィードバック信号ｙ＝ｘ＋ｂ＋ｃ×ｅｘｐ（θ（ｔ））*が得られる。フィードバック信号ｙにおいて、送信側の回路において発生した変調部オフセットｂと、フィードバック側の回路において発生した復調部オフセットｃと、は各々、周波数が異なる要素になる。
【００２３】
そのため、変調装置１００は、各々の周波数が異なる要素であることに基づいて、送信側の回路において発生した変調部オフセットｂと、フィードバック側の回路において発生した復調部オフセットｃと、を分離して、変調部オフセットｂを特定することができる。そして、変調装置１００は、特定した変調部オフセットｂを、変調部オフセットｂの補償値ｂ’として、送信側の回路に入力し、送信側の回路において、変調信号ｘ＋ｂから補償値ｂ’を減算して、変調部オフセットｂを除去する。これにより、変調装置１００は、変調部オフセットが除去された、精度のよい変調信号を送信することができる。
【００２４】
（変調装置１００の機能的構成例）
次に、図２を用いて、変調装置１００の機能的構成例について説明する。
【００２５】
図２は、変調装置１００の機能的構成を示すブロック図である。変調装置１００は、入力部２０１と、第１の変換部２０２と、変調部２０３と、増幅部２０４と、出力部２０５と、第１の移相部２０６と、復調部２０７と、第２の変換部２０８と、第２の移相部２０９と、算出部２１０と、補正部２１１と、を含む。
【００２６】
＜送信側の機能の一例＞
まずは、変調装置１００の送信側の機能の一例について説明する。入力部２０１は、ディジタルの信号を入力する。ディジタルの信号とは、例えば、送信対象の情報を示す２つのベースバンド信号を含む。２つのベースバンド信号とは、例えば、送信対象の情報の実数部を示すＩ（Ｉｎ−ｐｈａｓｅ）信号と、送信対象の情報の虚数部を示すＱ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）信号と、である。以下の説明では、２つのベースバンド信号を合わせて「１つの複素数表現された信号」として表現する場合がある。これにより、第１の変換部２０２は、入力部２０１によって入力された信号をアナログ変換することができる。
【００２７】
第１の変換部２０２は、入力部２０１によって入力された信号をアナログ変換する。第１の変換部２０２は、例えば、ＤＡＣにより、入力部２０１によって入力されたＩ信号とＱ信号とを各々、アナログ変換する。ここで、入力部２０１によって入力されたＩ信号とＱ信号とは、第１の変換部２０２において発生したＤＣオフセットが加算される。これにより、変調部２０３は、第１の変換部２０２によってアナログ変換された信号を直交変調することができる。
【００２８】
変調部２０３は、第１の変換部２０２によって変換された信号を直交変調する。変調部２０３は、例えば、ＱＭＯＤにより、直交する２つの搬送波を直交変調して、第１の変換部２０２によって変換されたＩ信号とＱ信号とを示す１つの変調波を生成する。これにより、変調部２０３は、アンテナから送信する変調波を生成することができる。
【００２９】
増幅部２０４は、変調部２０３によって直交変調された信号を増幅する。増幅部２０４は、例えば、アンプリファイアにより、変調部２０３によって直交変調された変調波を増幅する。増幅部２０４は、アンテナから送信する変調波を増幅することができる。
【００３０】
出力部２０５は、変調部２０３によって直交変調された信号を出力する。出力部２０５は、例えば、アンテナにより、変調部２０３によって直交変調された変調波を送信する。また、出力部２０５は、増幅部２０４によって増幅された信号を出力してもよい。出力部２０５は、例えば、アンテナにより、増幅部２０４によって増幅された変調波を送信する。これにより、変調装置１００は、信号を送信することができる。
【００３１】
＜フィードバック側の機能の一例＞
次に、フィードバック側の機能の第１の例について説明する。第１の移相部２０６は、周期的に変化する位相量でローカル信号を位相回転する。第１の移相部２０６は、例えば、複素乗算器により、搬送波となるローカル信号を位相回転する。これにより、復調部２０７は、変調波を位相回転することができる。
【００３２】
この場合、復調部２０７は、第１の移相部２０６によって位相回転されたローカル信号を用いて、変調部２０３によって直交変調された信号を直交復調する。復調部２０７は、例えば、ＱＤＥＭにより、位相回転された搬送波を用いて、変調波を復調することにより、位相回転された直交する２つの信号を生成する。また、復調部２０７は、増幅部２０４によって増幅された信号を直交復調してもよい。これにより、第２の変換部２０８は、復調部２０７によって生成された２つの信号をディジタル変換することができる。
【００３３】
また、第１の移相部２０６は、変調部２０３によって直交変調された信号を、周期的に変化する位相量で位相回転してもよい。第１の移相部２０６は、例えば、複素乗算器により、変調波を位相回転する。また、第１の移相部２０６は、増幅部２０４によって増幅された信号を、周期的に変化する移相量で位相回転してもよい。これにより、第１の移相部２０６は、変調波を位相回転することができる。
【００３４】
この場合、復調部２０７は、第１の移相部２０６によって位相回転された信号を直交復調する。復調部２０７は、例えば、ＱＤＥＭにより、変調波を直交復調することにより、直交する２つの信号を生成する。これにより、第２の変換部２０８は、復調部２０７によって生成された２つの信号をディジタル変換することができる。
【００３５】
第２の変換部２０８は、復調部２０７によって直交復調された信号をディジタル変換する。第２の変換部２０８は、例えば、ＡＤＣにより、復調部２０７によって生成された２つの信号を、各々ディジタル変換する。これにより、第２の移相部２０９は、第２の変換部２０８によってディジタル変換された信号を位相回転することができる。
【００３６】
第２の移相部２０９は、第２の変換部２０８によって変換された信号を、第１の移相部２０６による位相回転の方向とは逆方向に位相量で位相回転する。第２の移相部２０９は、例えば、複素乗算器により、第１の移相部２０６による位相回転の方向とは逆方向に、第１の移相部２０６による位相回転の移相量と同一の移相量で、位相回転する。これにより、第２の移相部２０９は、変調部オフセットｂと復調部オフセットｃとを、異なる周波数の要素にすることができる。
【００３７】
算出部２１０は、入力部２０１によって入力された信号と第２の変換部２０８によって変換された信号とを用いて、信号が入力部２０１に入力されてから復調部２０７に入力されるまでの間で信号に発生した直流オフセットの量を算出する。また、算出部２１０は、入力部２０１によって入力された信号と第２の移相部２０９によって位相回転された信号とを用いて、信号が入力部２０１に入力されてから復調部２０７に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。
【００３８】
また、算出部２１０は、入力部２０１によって入力された信号と第２の変換部２０８によって変換された信号とを用いて、信号が入力部２０１に入力されてから移相部に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。また、算出部２１０は、入力部２０１によって入力された信号と第２の移相部２０９によって位相回転された信号とを用いて、信号が入力部２０１に入力されてから第１の移相部２０６に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。
【００３９】
算出部２１０は、例えば、入力部２０１によって入力された信号と、信号が入力部２０１に入力されてから復調部２０７に入力されるまでの間で信号に発生した直流オフセットと、信号が復調部２０７に入力されてから算出部２１０に入力されるまでの間で信号に発生した直流オフセットと、第２の変換部２０８によって変換された信号と、の関係を示す情報を取得する。次に、算出部２１０は、複数の時点で取得した入力部２０１によって入力された信号の値と、複数の時点で取得した第２の変換部２０８によって変換された信号の値と、を取得する。そして、算出部２１０は、取得した情報と、取得した信号の値と、を用いて、信号が入力部２０１に入力されてから復調部２０７に入力されるまでの間で信号に発生した直流オフセットの量を算出する。
【００４０】
また、算出部２１０は、例えば、位相量の変化の周期の倍数分の期間における、入力部２０１によって入力された信号と第２の変換部２０８によって変換された信号との差分の積分結果を倍数分の期間で除算して得られる値を算出してもよい。これにより、算出部２１０は、信号が入力部２０１に入力されてから復調部２０７に入力されるまでの間で信号に発生した直流オフセットの量を算出する。
【００４１】
また、算出部２１０は、入力部２０１によって入力された信号と第２の変換部２０８によって変換された信号とを用いて、信号が入力部２０１に入力されてから復調部２０７に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。さらに、算出部２１０は、入力部２０１によって入力された信号と第２の変換部２０８によって変換された信号とを用いて、増幅部２０４において信号に発生する歪に応じた補正係数とを算出してもよい。算出部２１０は、例えば、ＦＰＧＡにより、その機能を実現する。
【００４２】
補正部２１１は、算出部２１０によって算出された直流オフセットの量に基づいて、入力部２０１と出力部２０５との間で信号を補正する。補正部２１１は、例えば、減算器により、入力部２０１に入力される信号から、算出部２１０によって算出された直流オフセットの量を減算することにより、入力部２０１に入力される信号を補正する。
【００４３】
また、補正部２１１は、算出部２１０によって算出された直流オフセットの量と補正係数とに基づいて、入力部２０１と出力部２０５との間で信号を補正してもよい。補正部２１１は、例えば、ＤＰＤおよび減算器により、入力部２０１に入力される信号を補正する。これにより、補正部２１１は、出力部２０５に精度の良い信号を出力させることができる。
【００４４】
また、フィードバック側の機能の第２の例について説明する。第２の例において、第２の変換部２０８と第２の移相部２０９と補正部２１１との動作は、上述した第１の例と同様であるため、説明を省略する。
【００４５】
第１の移相部２０６は、変調部２０３によって直交変調された信号を、周期的に変化する位相量で位相回転してもよい。第１の移相部２０６は、例えば、複素乗算器により、変調波を位相回転する。また、第１の移相部２０６は、増幅部２０４によって増幅された信号を、周期的に変化する移相量で位相回転してもよい。これにより、第１の移相部２０６は、変調波を位相回転することができる。
【００４６】
復調部２０７は、第１の移相部２０６によって位相回転された信号を直交復調する。復調部２０７は、例えば、ＱＤＥＭにより、変調波を直交復調することにより、直交する２つの信号を生成する。これにより、第２の変換部２０８は、復調部２０７によって生成された２つの信号をディジタル変換することができる。
【００４７】
算出部２１０は、入力部２０１によって入力された信号と、信号が入力部２０１に入力されてから第１の移相部２０６に入力されるまでの間で信号に発生した直流オフセットと、信号が第１の移相部２０６に入力されてから算出部２１０に入力されるまでの間で信号に発生した直流オフセットと、第２の変換部２０８によって変換された信号と、の関係を示す情報と、複数の時点で取得した入力部２０１によって入力された信号の値と、複数の時点で取得した第２の変換部２０８によって変換された信号の値とを用いて、信号が入力部２０１に入力されてから第１の移相部２０６に入力されるまでの間で信号に発生した直流オフセットの量を算出する。
【００４８】
また、算出部２１０は、位相量の変化の周期の倍数分の期間における、入力部２０１によって入力された信号と第２の変換部２０８によって変換された信号との差分の積分結果を倍数分の期間で除算して得られる値を算出することにより、信号が入力部２０１に入力されてから第１の移相部２０６に入力されるまでの間で信号に発生した直流オフセットの量を算出してもよい。
【００４９】
また、算出部２１０は、入力部２０１によって入力された信号と第２の変換部２０８によって変換された信号とを用いて、信号が入力部２０１に入力されてから第１の移相部２０６に入力されるまでの間で信号に発生した直流オフセットの量と増幅部２０４において信号に発生する歪に応じた補正係数とを算出してもよい。
【００５０】
（変調装置１００の第１の実施例）
図３は、変調装置１００の第１の実施例を示す説明図である。図３に示すように、変調装置１００は、２つの減算器３０１と、ＤＡＣ３０２と、ＱＭＯＤ３０３と、第１の発振器３０４と、増幅器３０５と、アナログＥＰＳ３０６と、第２の発振器３０７と、ＱＤＥＭ３０８と、ＡＤＣ３０９と、ディジタルＥＰＳ３１０と、ＤＣオフセット検出部３１１と、を有する。以下の説明では、Ｉ信号とＱ信号とのうちのＩ信号の処理の流れについて説明する。Ｑ信号の処理の流れは、Ｉ信号の処理の流れと同様のため説明を省略する。
【００５１】
２つの減算器３０１の各々は、２入力１出力の回路であり、一方の入力信号から他方の入力信号を減算した減算結果を、出力信号として出力する回路である。図３の例では、一方の減算器３０１には、送信対象となるディジタルの信号であるＩ信号を入力する信号線と、ＤＣオフセット検出部３１１からのＩ信号を補正するための信号を入力する信号線と、ＤＡＣ３０２に信号を出力する信号線と、が接続される。また、他方の減算器３０１には、送信対象となるディジタルの信号であるＱ信号を入力する信号線と、ＤＣオフセット検出部３１１からのＱ信号を補正するための信号を入力する信号線と、ＤＡＣ３０２に信号を出力する信号線と、が接続される。図３において、減算器３０１は、入力された送信対象となるＩ信号ｘから、ＤＣオフセット検出部３１１から入力された変調部オフセットｂの補償値ｂ’を減算し、ＤＡＣ３０２に減算結果ｕ＝ｘ−ｂ’を出力する。
【００５２】
ＤＡＣ３０２は、２入力２出力の回路であり、入力信号である２つのディジタルの信号の各々をアナログ変換して、２つの出力信号として出力する回路である。図３の例では、ＤＡＣ３０２には、減算器３０１からの２つのディジタルの信号を入力する信号線と、ＱＭＯＤ３０３に２つの信号を出力する信号線と、が接続される。図３において、ＤＡＣ３０２は、入力されたディジタルの信号ｕをアナログ変換して、ＱＭＯＤ３０３に出力する。以下の説明では、アナログ変換された信号も、ディジタルの信号と同様に「ｕ」と表記する場合がある。
【００５３】
ＱＭＯＤ３０３は、３入力１出力の回路であり、２つの入力信号であるアナログの信号を、残りの入力信号であるローカル信号を用いて直交変調して、出力信号として出力する回路である。図３の例では、ＱＭＯＤ３０３には、ＤＡＣ３０２からの２つのアナログの信号の各々を入力する２つの信号線と、第１の発振器３０４からのローカル信号を入力する信号線と、増幅器３０５に信号を出力する信号線と、が接続される。図３において、ＱＭＯＤ３０３は、入力された信号ｕを、第１の発振器３０４のローカル信号を用いて直交変調して、増幅器３０５に出力する。信号ｕは、ＤＡＣ３０２とＱＭＯＤ３０３とを経由したことにより、変調部オフセットｂが加算され、信号ｕ＋ｂになる。
【００５４】
第１の発振器３０４は、１出力の回路であり、ローカル信号を出力信号として出力する回路である。図３の例では、第１の発振器３０４には、ＱＭＯＤ３０３にローカル信号を出力する信号線と、アナログＥＰＳ３０６にローカル信号を出力する信号線と、が接続される。図３において、第１の発振器３０４は、１出力のローカル信号を分岐してＱＭＯＤ３０３とアナログＥＰＳ３０６とに出力する。
【００５５】
増幅器３０５は、１入力１出力の回路であり、入力信号であるアナログの信号を増幅して、出力信号として出力する回路である。図３の例では、増幅器３０５には、第１の発振器３０４からのアナログの信号を入力する信号線と、ＱＤＥＭ３０８に信号を出力する信号線と、アンテナに信号を出力する信号線と、が接続される。図３において、増幅器３０５は、直交変調された信号を増幅した１出力の信号を、分岐してＱＤＥＭ３０８に出力するとともに、アンテナに出力する。ここでは、簡単のため、増幅器３０５は、信号を１倍に増幅したとする。
【００５６】
アナログＥＰＳ３０６は、２入力１出力の回路であり、一方の入力信号であるローカル信号を、他方の入力信号である周期的に変化する移相量で位相回転する信号を用いて位相回転し、出力信号として出力する回路である。以下の説明では、周期的に変化する移相量で位相回転する信号を「移相信号」と表記する場合がある。図３の例では、アナログＥＰＳ３０６には、第１の発振器３０４からのローカル信号を入力する信号線と、第２の発振器３０７からの移相信号を入力する信号線と、ＱＤＥＭ３０８に信号を出力する信号線と、が接続される。図３において、アナログＥＰＳ３０６は、第１の発振器３０４からのローカル信号を、移相信号を用いて位相回転して、ＱＤＥＭ３０８に出力する。
【００５７】
第２の発振器３０７は、１出力の回路であって、移相信号を出力信号として出力する回路である。図３の例では、第２の発振器３０７には、アナログＥＰＳ３０６に移相信号を出力する信号線と、ディジタルＥＰＳ３１０に移相信号を出力する信号線と、が接続される。図３において、第２の発振器３０７は、１出力の移相信号を、分岐してアナログＥＰＳ３０６に出力するとともに、ディジタルＥＰＳ３１０に出力する。
【００５８】
ＱＤＥＭ３０８は、２入力２出力の回路であって、一方の入力信号であるアナログの信号を、他方の入力信号である移相信号により位相回転されたローカル信号を用いて直交復調して、出力信号として出力する回路である。図３の例では、ＱＤＥＭ３０８には、増幅器３０５からの信号を入力する信号線と、アナログＥＰＳ３０６からの信号を入力する信号線と、ＡＤＣ３０９に信号を出力する信号線と、が接続される。図３において、ＱＤＥＭ３０８は、増幅器３０５からのアナログの信号を、アナログＥＰＳ３０６からの信号を用いて直交復調して、ＡＤＣ３０９に信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）を出力する。
【００５９】
ＡＤＣ３０９は、２入力２出力の回路であって、入力信号である２つのアナログの信号の各々をディジタル変換して、２つの出力信号として出力する回路である。図３の例では、ＡＤＣ３０９には、ＱＤＥＭ３０８からの２つの信号を入力する信号線と、ディジタルＥＰＳ３１０に信号を出力する信号線と、が接続される。図３において、ＡＤＣ３０９は、入力されたＱＤＥＭ３０８からの信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）をディジタル変換して、ディジタルＥＰＳ３１０に出力する。信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）は、ＱＤＥＭ３０８とＡＤＣ３０９とを経由したことにより、復調部オフセットｃが加算され、信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）＋ｃになる。
【００６０】
ディジタルＥＰＳ３１０は、３入力２出力の回路であって、入力信号である２つの信号を、残りの入力信号である移相信号を用いて位相回転して、出力信号として出力する回路である。図３の例では、ディジタルＥＰＳ３１０には、ＡＤＣ３０９からの２つの信号を入力する信号線と、第２の発振器３０７からの移相信号を入力する信号線と、ＤＣオフセット検出部３１１に信号を出力する信号線と、が接続される。図３において、ディジタルＥＰＳ３１０は、入力された２つの信号の各々を、第２の発振器３０７からの移相信号を用いて、アナログＥＰＳ３０６による位相回転と同一の移相量で、アナログＥＰＳ３０６による位相回転と逆方向に位相回転する。そして、ディジタルＥＰＳ３１０は、位相回転した信号（ｕ＋ｂ）＋ｃ＊ＥＸＰ（ｊｗｔ）*を、フィードバック信号ｙとしてＤＣオフセット検出部３１１に出力する。
【００６１】
ＤＣオフセット検出部３１１は、４入力２出力の回路であって、入力信号である２つのフィードバック信号と、入力信号である送信対象となるディジタルの２つの信号と、を用いて、変調部オフセットｂの補償値ｂ’の信号を出力する回路である。図３の例では、ＤＣオフセット検出部３１１には、ディジタルＥＰＳ３１０からの２つのフィードバック信号を入力する信号線と、送信対象となるディジタルの２つの信号を入力する信号線と、信号を減算器３０１に出力する信号線と、が接続される。図３において、ＤＣオフセット検出部３１１は、図４を用いて後述するように、送信対象となるディジタルの２つの信号の各々を補正するための変調部オフセットｂの補償値ｂ’の信号を生成して、２つの減算器３０１の各々に出力する。
【００６２】
これにより、ＤＣオフセット検出部３１１が変調部オフセットｂと同一の値になる補償値ｂ’を減算器３０１に入力することにより、増幅器３０５に入力される信号は、信号ｕ＋ｂ＝ｕ−ｂ’＋ｂ≒ｕとなる。したがって、変調装置１００は、増幅器３０５によって増幅されて送信される信号から変調部オフセットｂを除去して、精度の良い信号を送信することができる。
【００６３】
（第１の実施例における信号の補正）
図４は、第１の実施例における信号の補正を示す説明図である。図４は、図３の回路において、信号ｘiがフィードバック信号ｙiになるまでの流れを示す。
【００６４】
図３の回路では、信号ｘiは、符号４０１に示すように変調部オフセットｂの補償値ｂ’が減算され、符号４０２に示すように変調部オフセットｂが加算される。また、信号ｘiは、符号４０３に示すように符号４０４に示す移相信号を用いて位相回転され、符号４０５に示すように復調部オフセットｃが加算される。また、信号ｘiは、符号４０６に示すように符号４０４に示す移相信号を用いて符号４０３に示した場合とは逆方向に位相回転される。
【００６５】
結果として、信号ｘiは、フィードバック信号ｙiとしてフィードバックされる。ここで、信号ｕi＝ｘi−ｂ’とする。したがって、図３の回路において、信号ｕiから理論的に算出されるフィードバック信号ｙiと、実際に計測されたフィードバック信号ｙiと、の誤差εiは、下記式（１）により表現される。ここで、ｉは、１〜ｎの自然数である。ａは、増幅器３０５による信号ｕiの増幅度合いを示す係数である。ｂは、変調部オフセットを示す。ｃは、復調部オフセットを示す。ｅ-jwtは、位相回転を示す。
【００６６】
【数１】
2014187514.tif 000003
【００６７】
ＤＣオフセット検出部３１１は、ｅ-jwtの１周期分の期間ｌにおける信号ｘiとフィードバック信号ｙiとを用いて、上記式（１）に最小二乗法を適用することにより、変調部オフセットｂの補償値ｂ’の信号を生成する。ここで、ＤＣオフセット検出部３１１は、上記式（１）に最小二乗法を適用して、下記式（２）の誤差εiが最も小さくなる場合の係数「ａ」、係数「ｂ」、および係数「ｃ」を算出する。
【００６８】
【数２】
2014187514.tif 000004
【００６９】
上記式（２）の誤差εiが最も小さくなる場合とは、上記式（２）を微分した数式である下記式（３）〜（５）が０になる場合である。
【００７０】
【数３】
2014187514.tif 000005
【００７１】
【数４】
2014187514.tif 000006
【００７２】
【数５】
2014187514.tif 000007
【００７３】
上記式（３）〜（５）を行列表記すると、下記式（６）になる。
【００７４】
【数６】
2014187514.tif 000008
【００７５】
上記式（６）を変形すると、下記式（７）になる。
【００７６】
【数７】
2014187514.tif 000009
【００７７】
ここで、ＤＣオフセット検出部３１１は、１周期分の期間ｌにおける送信対象であるディジタルの信号ｘiから算出される信号ｕiと、１周期分の期間ｌにおけるフィードバック信号ｙiと、を上記式（７）に代入することにより、変調部オフセットｂを算出する。そして、ＤＣオフセット検出部３１１は、算出した変調部オフセットｂを、変調部オフセットｂの補償値ｂ’として、減算器３０１に出力する。
【００７８】
ＤＣオフセット検出部３１１は、算出した変調部オフセットｂが増幅器３０５によって増幅された値である場合には、変調部オフセットｂを増幅器３０５の増幅度合いａで除算した値を、補償値ｂ’として出力してもよい。
【００７９】
また、図３の回路において、信号ｕiから理論的に算出されるフィードバック信号ｙiと、実際に計測されたフィードバック信号ｙiと、の誤差εiは、下記式（８）により表現される。したがって、ＤＣオフセット検出部３１１は、ｅ-jwtの１周期分の期間ｌにおける信号ｘiから算出される信号ｕiと、１周期分の期間ｌにおけるフィードバック信号ｙiとを用いて、積分演算によって変調部オフセットｂを算出してもよい。
【００８０】
【数８】
2014187514.tif 000010
【００８１】
上記式（８）を積分すると、下記式（９）になる。
【００８２】
【数９】
2014187514.tif 000011
【００８３】
上記式（９）を展開すると、下記式（１０）になる。
【００８４】
【数１０】
2014187514.tif 000012
【００８５】
上記式（１０）を、下記式（１１）〜（１３）を用いて置き換えると、下記式（１４）になる。
【００８６】
【数１１】
2014187514.tif 000013
【００８７】
【数１２】
2014187514.tif 000014
【００８８】
【数１３】
2014187514.tif 000015
【００８９】
【数１４】
2014187514.tif 000016
【００９０】
ここで、ＤＣオフセット検出部３１１は、上記式（１４）に最小二乗法を適用して、下記式（１５）の誤差Ｅiが最も小さくなる場合の係数「ａ」、および係数「ｂ」を算出する。
【００９１】
【数１５】
2014187514.tif 000017
【００９２】
上記式（１５）の誤差が最も小さくなる場合とは、上記式（１５）を微分した数式である下記式（１６），（１７）が０になる場合である。
【００９３】
【数１６】
2014187514.tif 000018
【００９４】
【数１７】
2014187514.tif 000019
【００９５】
上記式（１６），（１７）を、行列表記すると下記式（１８）になる。
【００９６】
【数１８】
2014187514.tif 000020
【００９７】
上記式（１８）を変形すると下記式（１９）になる。
【００９８】
【数１９】
2014187514.tif 000021
【００９９】
ここで、ＤＣオフセット検出部３１１は、送信対象であるディジタルの信号ｕiと、入力されたフィードバック信号ｙiと、を上記式（１９）に代入することにより、変調部オフセットｂを算出する。そして、ＤＣオフセット検出部３１１は、算出した変調部オフセットｂを、変調部オフセットｂの補償値ｂ’として、減算器３０１に出力する。
【０１００】
（変調装置１００の第２の実施例）
図５は、変調装置１００の第２の実施例を示す説明図である。図５に示すように、変調装置１００は、図３と同様に、２つの減算器５０１と、ＤＡＣ５０２と、ＱＭＯＤ５０３と、第１の発振器５０４と、増幅器５０５と、アナログＥＰＳ５０６と、第２の発振器５０７と、ＱＤＥＭ５０８と、ＡＤＣ５０９と、ディジタルＥＰＳ５１０と、ＤＣオフセット検出部５１１と、を有する。以下の説明では、Ｉ信号とＱ信号とのうちＩ信号の処理の流れについて説明する。Ｑ信号の処理の流れは、Ｉ信号の処理の流れと同様のため説明を省略する。
【０１０１】
２つの減算器５０１の各々は、図３に示した２つの減算器３０１の各々と同様の回路であるため、説明を省略する。ＤＡＣ５０２は、図３に示したＤＡＣ３０２と同様の回路であるため、説明を省略する。ＱＭＯＤ５０３は、図３に示したＱＭＯＤ３０３と同様の回路であるため、説明を省略する。信号ｕは、ＤＡＣ３０２とＱＭＯＤ３０３とを経由したことにより、変調部オフセットｂが加算され、信号ｕ＋ｂになる。
【０１０２】
第１の発振器５０４は、１出力の回路であり、ローカル信号を出力信号として出力する回路である。図５の例では、第１の発振器５０４には、ＱＭＯＤ５０３にローカル信号を出力する信号線と、ＱＤＥＭ５０８にローカル信号を出力する信号線と、が接続される。図５において、第１の発振器５０４は、１出力のローカル信号を分岐してＱＭＯＤ５０３とＱＤＥＭ５０８とに出力する。
【０１０３】
増幅器５０５は、１入力１出力の回路であり、入力信号であるアナログの信号を増幅して、出力信号として出力する回路である。図５の例では、増幅器５０５には、第１の発信器５０４からのアナログの信号を入力する信号線と、アナログＥＰＳ５０６に信号を出力する信号線と、アンテナに信号を出力する信号線と、が接続される。図５において、増幅器５０５は、直交変調された信号を増幅した１出力の信号を分岐して、アナログＥＰＳ５０６に出力するとともに、アンテナに出力する。
【０１０４】
アナログＥＰＳ５０６は、２入力１出力の回路であり、一方の入力信号である増幅器５０５からの信号を、他方の入力信号である第２の発振器５０７からの移相信号を用いて位相回転し、出力信号として出力する回路である。図５の例では、アナログＥＰＳ５０６には、増幅器５０５からの信号を入力する信号線と、第２の発振器５０７からの移相信号を入力する信号線と、ＱＤＥＭ５０８に信号を出力する信号線と、が接続される。図５において、アナログＥＰＳ３０６は、増幅器５０５からの信号を、移相信号を用いて位相回転して、ＱＤＥＭ３０８に出力する。第２の発振器５０７は、図３に示した第２の発振器３０７と同様の回路であるため、説明を省略する。
【０１０５】
ＱＤＥＭ５０８は、２入力２出力の回路であって、一方の入力信号であるアナログの信号を、他方の入力信号であるローカル信号を用いて直交復調して、出力信号として出力する回路である。図５の例では、ＱＤＥＭ５０８には、アナログＥＰＳ５０６からの信号を入力する信号線と、第１の発振器５０４からのローカル信号を入力する信号線と、ＡＤＣ５０９に信号を出力する信号線と、が接続される。図５において、ＱＤＥＭ５０８は、アナログＥＰＳ５０６からのアナログの信号を、第１の発信器５０４からのローカル信号を用いて直交復調して、ＡＤＣ５０９に信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）を出力する。
【０１０６】
ＡＤＣ５０９は、図３に示したＡＤＣ３０９と同様の回路であるため、説明を省略する。信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）は、ＱＤＥＭ３０８とＡＤＣ３０９とを経由したことにより、復調部オフセットｃが加算され、信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）＋ｃになる。ディジタルＥＰＳ５１０は、図３に示したディジタルＥＰＳ３１０と同様の回路であるため、説明を省略する。ＤＣオフセット検出部５１１は、図３に示したＤＣオフセット検出部３１１と同様の回路であるため、説明を省略する。
【０１０７】
これにより、ＤＣオフセット検出部５１１が変調部オフセットｂと同一の値になる補償値ｂ’を減算器５０１に入力することにより、増幅器５０５に入力される信号は、信号ｕ＋ｂ＝ｕ−ｂ’＋ｂ≒ｕとなる。したがって、変調装置１００は、増幅器５０５によって増幅されて送信される信号から変調部オフセットｂを除去して、精度の良い信号を送信することができる。
【０１０８】
（第２の実施例における信号の補正）
図５の回路では、信号ｘiは、図４と同様に、変調部オフセットｂの補償値ｂ’が減算され、変調部オフセットｂが加算され、位相回転され、復調部オフセットｃが加算され、逆方向に位相回転され、フィードバック信号ｙiとしてフィードバックされる。したがって、図５の回路において、ＤＣオフセット検出部５１１は、図４と同様に、変調部オフセットｂを算出して、変調部オフセットｂの補償値ｂ’として、減算器５０１に出力する。
【０１０９】
（変調装置１００の第３の実施例）
図６は、変調装置１００の第３の実施例を示す説明図である。第３の実施例は、第１の実施例の変形例である。
【０１１０】
図６に示すように、変調装置１００は、２つの減算器６０１と、ＤＡＣ６０２と、ＱＭＯＤ６０３と、第１の発振器６０４と、増幅器６０５と、アナログＥＰＳ６０６と、第２の発振器６０７と、ＱＤＥＭ６０８と、ＡＤＣ６０９と、ディジタルＥＰＳ６１０と、ＤＣオフセット検出部６１１と、を有する。以下の説明では、Ｉ信号とＱ信号とのうちＩ信号の処理の流れについて説明する。Ｑ信号の処理の流れは、Ｉ信号の処理の流れと同様のため説明を省略する。
【０１１１】
２つの減算器６０１の各々は、２入力１出力の回路であり、一方の入力信号から他方の入力信号を減算した減算結果を、出力信号として出力する回路である。図６の例では、一方の減算器６０１には、送信対象となるディジタルの信号であるＩ信号を入力する信号線と、ＤＣオフセット検出部６１１からのＩ信号を補正するための信号を入力する信号線と、が接続される。また、一方の減算器６０１には、ＤＡＣ６０２とＤＣオフセット検出部６１１とに信号を出力する信号線が接続される。
【０１１２】
他方の減算器６０１には、送信対象となるディジタルの信号であるＱ信号を入力する信号線と、ＤＣオフセット検出部６１１からのＱ信号を補正するための信号を入力する信号線と、が接続される。また、他方の減算器６０１には、ＤＡＣ６０２とＤＣオフセット検出部６１１とに信号を出力する信号線が接続される。図６において、減算器６０１は、入力された送信対象となるＩ信号ｘから、ＤＣオフセット検出部６１１から入力された変調部オフセットｂの補償値ｂ’を減算し、ＤＡＣ６０２とＤＣオフセット検出部６１１とに１出力の減算結果ｕ＝ｘ−ｂ’を分岐して出力する。
【０１１３】
ＤＡＣ６０２は、図３に示したＤＡＣ３０２と同様の回路であるため、説明を省略する。ＱＭＯＤ６０３は、図３に示したＱＭＯＤ３０３と同様の回路であるため、説明を省略する。第１の発振器６０４は、図３に示した第１の発振器３０４と同様の回路であるため、説明を省略する。増幅器６０５は、図３に示した増幅器３０５と同様の回路であるため、説明を省略する。アナログＥＰＳ６０６は、図３に示したアナログＥＰＳ３０６と同様の回路であるため、説明を省略する。
【０１１４】
第２の発振器６０７は、図３に示した第２の発振器３０７と同様の回路であるため、説明を省略する。ＱＤＥＭ６０８は、図３に示したＱＤＥＭ３０８と同様の回路であるため、説明を省略する。ＡＤＣ６０９は、図３に示したＡＤＣ３０９と同様の回路であるため、説明を省略する。ディジタルＥＰＳ６１０は、図３に示したディジタルＥＰＳ３１０と同様の回路であるため、説明を省略する。
【０１１５】
ＤＣオフセット検出部６１１は、４入力２出力の回路であって、入力信号であるディジタルＥＰＳ６１０からの２つのフィードバック信号と入力信号である減算器６０１からの２つの信号とを用いて、変調部オフセットｂの補償値ｂ’の信号を出力する回路である。図６の例では、ＤＣオフセット検出部６１１には、ディジタルＥＰＳ６１０からの２つのフィードバック信号を入力する信号線と、減算器６０１からのディジタルの２つの信号を入力する信号線と、信号を減算器６０１に出力する信号線と、が接続される。図６において、ＤＣオフセット検出部６１１は、図７を用いて後述するように、送信対象となるディジタルの２つの信号の各々を補正するため、変調部オフセットｂの補償値ｂ’の信号を生成して、２つの減算器６０１の各々に出力する。
【０１１６】
これにより、ＤＣオフセット検出部６１１が変調部オフセットｂと同一の値になる補償値ｂ’を減算器６０１に入力することにより、増幅器６０５に入力される信号は、信号ｕ＋ｂ＝ｕ−ｂ’＋ｂ≒ｕとなる。したがって、変調装置１００は、増幅器６０５によって増幅されて送信される信号から変調部オフセットｂを除去して、精度の良い信号を送信することができる。
【０１１７】
（第３の実施例における信号の補正）
図７は、第３の実施例における信号の補正を示す説明図である。図７は、図６の回路において、信号の流れを逆に辿って、フィードバック信号ｙiが信号ｘiに戻るまでの流れを示す。
【０１１８】
図６の回路では、フィードバック信号ｙiは、符号７０１に示すように符号７０２に示す移相信号を用いて位相回転され、符号７０３に示すように復調部オフセットｃが減算される。また、フィードバック信号ｙiは、符号７０４に示すように符号７０２に示す移相信号を用いて符号７０１に示した場合とは逆方向に位相回転され、符号７０５に示すように変調部オフセットｂが減算される。結果として、フィードバック信号ｙiは、信号ｕiに戻る。したがって、図６の回路において、フィードバック信号ｙiから理論的に算出される信号ｕiと、実際に計測された信号ｕiと、の誤差εiは、下記式（２０）により表現される。
【０１１９】
【数２０】
2014187514.tif 000022
【０１２０】
ＤＣオフセット検出部６１１は、ｅ-jwtの１周期分の期間ｌにおける信号ｘiとフィードバック信号ｙiとを用いて、上記式（２０）に最小二乗法を適用することにより、変調部オフセットｂの補償値ｂ’の信号を生成する。ここで、ＤＣオフセット検出部６１１は、上記式（２０）に最小二乗法を適用して、下記式（２１）の誤差εiが最も小さくなる場合の係数「ａ」、係数「ｂ」、および係数「ｃ」を算出する。
【０１２１】
【数２１】
2014187514.tif 000023
【０１２２】
上記式（２１）の誤差εiが最も小さくなる場合とは、上記式（２１）を微分した数式である下記式（２２）〜（２４）が０になる場合である。
【０１２３】
【数２２】
2014187514.tif 000024
【０１２４】
【数２３】
2014187514.tif 000025
【０１２５】
【数２４】
2014187514.tif 000026
【０１２６】
上記式（２２）〜（２４）を行列表記すると、下記式（２５）になる。
【０１２７】
【数２５】
2014187514.tif 000027
【０１２８】
上記式（２５）を変形すると、下記式（２６）になる。
【０１２９】
【数２６】
2014187514.tif 000028
【０１３０】
ここで、ＤＣオフセット検出部６１１は、１周期分の期間ｌにおけるディジタルの信号ｕiと、１周期分の期間ｌにおけるフィードバック信号ｙiと、を上記式（２６）に代入することにより、変調部オフセットｂを算出する。そして、ＤＣオフセット検出部６１１は、算出した変調部オフセットｂを、変調部オフセットｂの補償値ｂ’として、減算器６０１に出力する。
【０１３１】
（変調装置１００の第４の実施例）
図８は、変調装置１００の第４の実施例を示す説明図である。第４の実施例は、第２の実施例の変形例である。
【０１３２】
図８に示すように、変調装置１００は、図５と同様に、２つの減算器８０１と、ＤＡＣ８０２と、ＱＭＯＤ８０３と、第１の発振器８０４と、増幅器８０５と、アナログＥＰＳ８０６と、第２の発振器８０７と、ＱＤＥＭ８０８と、ＡＤＣ８０９と、ディジタルＥＰＳ８１０と、ＤＣオフセット検出部８１１と、を有する。以下の説明では、Ｉ信号とＱ信号とのうちＩ信号の処理の流れについて説明する。Ｑ信号の処理の流れは、Ｉ信号の処理の流れと同様のため説明を省略する。
【０１３３】
２つの減算器８０１の各々は、２入力１出力の回路であり、一方の入力信号から他方の入力信号を減算した減算結果を、出力信号として出力する回路である。図８の例では、一方の減算器８０１には、送信対象となるディジタルの信号であるＩ信号を入力する信号線と、ＤＣオフセット検出部８１１からのＩ信号を補正するための信号を入力する信号線と、が接続される。また、一方の減算器８０１には、ＤＡＣ８０２とＤＣオフセット検出部８１１とに信号を出力する信号線が接続される。
【０１３４】
他方の減算器８０１には、送信対象となるディジタルの信号であるＱ信号を入力する信号線と、ＤＣオフセット検出部８１１からのＱ信号を補正するための信号を入力する信号線と、が接続される。また、他方の減算器８０１には、ＤＡＣ８０２とＤＣオフセット検出部８１１とに信号を出力する信号線が接続される。図８において、減算器８０１は、入力された送信対象となるＩ信号ｘから、ＤＣオフセット検出部８１１から入力された変調部オフセットｂの補償値ｂ’を減算し、ＤＡＣ８０２とＤＣオフセット検出部８１１とに１出力の減算結果ｕ＝ｘ−ｂ’を分岐して出力する。
【０１３５】
ＤＡＣ８０２は、図５に示したＤＡＣ５０２と同様の回路であるため、説明を省略する。ＱＭＯＤ８０３は、図５に示したＱＭＯＤ５０３と同様の回路であるため、説明を省略する。第１の発振器８０４は、図５に示した第１の発振器５０４と同様の回路であるため、説明を省略する。増幅器８０５は、図５に示した増幅器５０５と同様の回路であるため、説明を省略する。アナログＥＰＳ８０６は、図５に示したアナログＥＰＳ５０６と同様の回路であるため、説明を省略する。
【０１３６】
第２の発振器８０７は、図５に示した第２の発振器５０７と同様の回路であるため、説明を省略する。ＱＤＥＭ８０８は、図５に示したＱＤＥＭ５０８と同様の回路であるため、説明を省略する。ＡＤＣ８０９は、図５に示したＡＤＣ５０９と同様の回路であるため、説明を省略する。ディジタルＥＰＳ８１０は、図５に示したディジタルＥＰＳ５１０と同様の回路であるため、説明を省略する。ＤＣオフセット検出部８１１は、図６に示したＤＣオフセット検出部６１１と同様の回路であるため、説明を省略する。
【０１３７】
これにより、ＤＣオフセット検出部８１１が変調部オフセットｂと同一の値になる補償値ｂ’を減算器８０１に入力することにより、増幅器８０５に入力される信号は、信号ｕ＋ｂ＝ｕ−ｂ’＋ｂ≒ｕとなる。したがって、変調装置１００は、増幅器８０５によって増幅されて送信される信号から変調部オフセットｂを除去して、精度の良い信号を送信することができる。
【０１３８】
（第４の実施例における信号の補正）
図８の回路では、図７と同様に、フィードバック信号ｙiは、位相回転され、復調部オフセットｃが加算され、逆方向に位相回転され、変調部オフセットｂが加算されると、信号ｕiに戻る。したがって、図８の回路において、ＤＣオフセット検出部８１１は、図７と同様に、変調部オフセットｂを算出して、変調部オフセットｂの補償値ｂ’として、減算器８０１に出力する。
【０１３９】
（変調装置１００の第５の実施例）
図９は、変調装置１００の第５の実施例を示す説明図である。第５の実施例は、第１の実施例の変形例である。
【０１４０】
図９に示すように、変調装置１００は、２つの減算器９０１と、ＤＡＣ９０２と、ＱＭＯＤ９０３と、第１の発振器９０４と、増幅器９０５と、アナログＥＰＳ９０６と、第２の発振器９０７と、ＱＤＥＭ９０８と、ＡＤＣ９０９と、ディジタルＥＰＳ９１０と、ＤＣオフセット検出部９１１と、を有する。以下の説明では、Ｉ信号とＱ信号とのうちＩ信号の処理の流れについて説明する。Ｑ信号の処理の流れは、Ｉ信号の処理の流れと同様のため説明を省略する。
【０１４１】
２つの減算器９０１の各々は、図３に示した２つの減算器３０１の各々と同様の回路であるため、説明を省略する。ＤＡＣ９０２は、図３に示したＤＡＣ３０２と同様の回路であるため、説明を省略する。ＱＭＯＤ９０３は、図３に示したＱＭＯＤ３０３と同様の回路であるため、説明を省略する。第１の発振器９０４は、図３に示した第１の発振器３０４と同様の回路であるため、説明を省略する。増幅器９０５は、図３に示した増幅器３０５と同様の回路であるため、説明を省略する。アナログＥＰＳ９０６は、図３に示したアナログＥＰＳ３０６と同様の回路であるため、説明を省略する。
【０１４２】
第２の発振器９０７は、図３に示した第２の発振器３０７と同様の回路であるため、説明を省略する。ＱＤＥＭ９０８は、図３に示したＱＤＥＭ３０８と同様の回路であるため、説明を省略する。ＡＤＣ９０９は、図３に示したＡＤＣ３０９と同様の回路であるため、説明を省略する。
【０１４３】
ＤＣオフセット検出部９１１は、４入力２出力の回路であって、入力信号であるＡＤＣ９０９からの２つの信号と、入力信号であるディジタルＥＰＳ９１０からの２つの信号と、を用いて、変調部オフセットｂの補償値ｂ’の信号を出力する回路である。図９の例では、ＤＣオフセット検出部９１１には、ＡＤＣ９０９からのディジタルの２つの信号を入力する信号線と、ディジタルＥＰＳ９１０からの２つの信号を入力する信号線と、信号を減算器９０１に出力する信号線と、が接続される。図９において、ＤＣオフセット検出部９１１は、図１０を用いて後述するように、送信対象となるディジタルの２つの信号の各々を補正するための変調部オフセットｂの補償値ｂ’の信号を生成して、２つの減算器９０１の各々に出力する。
【０１４４】
ディジタルＥＰＳ９１０は、３入力２出力の回路であって、入力信号である２つの信号を、残りの入力信号である移相信号を用いて位相回転して、出力信号として出力する回路である。図９の例では、ディジタルＥＰＳ９１０には、送信対象となるディジタルの２つの信号を入力する信号線と、第２の発振器９０７からの移相信号を入力する信号線と、ＤＣオフセット検出部９１１に信号を出力する信号線と、が接続される。図９において、ディジタルＥＰＳ９１０は、入力された２つの信号の各々を、アナログＥＰＳ９０６による位相回転と同一の移相量で逆方向に位相回転して、ＤＣオフセット検出部９１１に出力する。
【０１４５】
これにより、ＤＣオフセット検出部９１１が変調部オフセットｂと同一の値になる補償値ｂ’を減算器９０１に入力することにより、増幅器９０５に入力される信号は、信号ｕ＋ｂ＝ｕ−ｂ’＋ｂ≒ｕとなる。したがって、変調装置１００は、増幅器９０５によって増幅されて送信される信号から変調部オフセットｂを除去して、精度の良い信号を送信することができる。
【０１４６】
（第５の実施例における信号の補正）
図１０は、第５の実施例における信号の補正を示す説明図である。図１０は、図９の回路において、信号ｘiがフィードバック信号ｙiになるまでの流れを示す。
【０１４７】
図９の回路では、信号ｘiは、符号１００１に示すように変調部オフセットｂの補償値ｂ’が減算され、符号１００２に示すように変調部オフセットｂが加算される。また、信号ｘiは、符号１００３に示すように符号１００４の移相信号を用いて位相回転され、符号１００５に示すように復調部オフセットｃが加算される。結果として、信号ｘiは、信号ｙiとしてフィードバックされる。したがって、図９の回路において、信号ｕiから理論的に算出される信号ｙiと、実際に計測された信号ｙiと、の誤差εiは、下記式（２７）により表現される。
【０１４８】
【数２７】
2014187514.tif 000029
【０１４９】
上記式（２７）を展開すると、下記式（２８）になる。
【０１５０】
【数２８】
2014187514.tif 000030
【０１５１】
上記式（２８）を変形すると、下記式（２９）になる。
【０１５２】
【数２９】
2014187514.tif 000031
【０１５３】
ＤＣオフセット検出部９１１は、ｅ-jwtの１周期分の期間ｌにおける信号ｘiとフィードバック信号ｙiとを用いて、上記式（２９）に最小二乗法を適用することにより、変調部オフセットｂの補償値ｂ’の信号を生成する。ここで、ＤＣオフセット検出部９１１は、上記式（２９）に最小二乗法を適用して、下記式（３０）の誤差εiが最も小さくなる場合の係数「ａ」、係数「ｂ」、および係数「ｃ」を算出する。
【０１５４】
【数３０】
2014187514.tif 000032
【０１５５】
以降の処理は、図４を用いて説明した処理と同様のため、説明を省略する。
【０１５６】
（変調装置１００の第６の実施例）
図１１は、変調装置１００の第６の実施例を示す説明図である。第６の実施例は、第２の実施例の変形例である。
【０１５７】
図１１に示すように、変調装置１００は、２つの減算器１１０１と、ＤＡＣ１１０２と、ＱＭＯＤ１１０３と、第１の発振器１１０４と、増幅器１１０５と、アナログＥＰＳ１１０６と、第２の発信器１１０７と、ＱＤＥＭ１１０８と、ＡＤＣ１１０９と、ディジタルＥＰＳ１１１０と、ＤＣオフセット検出部１１１１と、を有する。以下の説明では、Ｉ信号とＱ信号とのうちＩ信号の処理の流れについて説明する。Ｑ信号の処理の流れは、Ｉ信号の処理の流れと同様のため説明を省略する。
【０１５８】
２つの減算器１１０１の各々は、図５に示した２つの減算器５０１の各々と同様の回路であるため、説明を省略する。ＤＡＣ１１０２は、図５に示したＤＡＣ５０２と同様の回路であるため、説明を省略する。ＱＭＯＤ１１０３は、図５に示したＱＭＯＤ５０３と同様の回路であるため、説明を省略する。第１の発振器１１０４は、図５に示した第１の発振器５０４と同様の回路であるため、説明を省略する。増幅器１１０５は、図５に示した増幅器５０５と同様の回路であるため、説明を省略する。アナログＥＰＳ１１０６は、図５に示したアナログＥＰＳ５０６と同様の回路であるため、説明を省略する。
【０１５９】
第２の発振器１１０７は、図５に示した第２の発振器５０７と同様の回路であるため、説明を省略する。ＱＤＥＭ１１０８は、図５に示したＱＤＥＭ５０８と同様の回路であるため、説明を省略する。ＡＤＣ１１０９は、図５に示したＡＤＣ５０９と同様の回路であるため、説明を省略する。ディジタルＥＰＳ１１１０は、図９に示したディジタルＥＰＳ９１０と同様の回路であるため、説明を省略する。ＤＣオフセット検出部１１１１は、図９に示したＤＣオフセット検出部９１１と同様の回路であるため、説明を省略する。
【０１６０】
これにより、ＤＣオフセット検出部１１１１が変調部オフセットｂと同一の値になる補償値ｂ’を減算器１１０１に入力することにより、増幅器１１０５に入力される信号は、信号ｕ＋ｂ＝ｕ−ｂ’＋ｂ≒ｕとなる。したがって、変調装置１００は、増幅器１１０５によって増幅されて送信される信号から変調部オフセットｂを除去して、精度の良い信号を送信することができる。
【０１６１】
（第６の実施例における信号の補正）
図１１の回路では、図１０と同様に、信号ｘiは、変調部オフセットｂの補償値ｂ’が減算され、変調部オフセットｂが加算され、位相回転され、復調部オフセットｃが加算され、信号ｙiとしてフィードバックされる。したがって、図１１の回路において、ＤＣオフセット検出部１１１１は、図１０と同様に、変調部オフセットｂを算出して、変調部オフセットｂの補償値ｂ’として、減算器１１０１に出力する。
【０１６２】
（変調装置１００の第７の実施例）
図１２は、変調装置１００の第７の実施例を示す説明図である。第７の実施例は、第１の実施例にかかる変調装置１００に、さらに、増幅器においてアナログ信号に発生する歪みを補償する機能を加えた場合の実施例である。
【０１６３】
図１２に示すように、変調装置１００は、ＤＰＤ（Ｄｉｇｉｔａｌ  Ｐｒｅ  Ｄｉｓｔｏｒｔｉｏｎ）１２０１と、加算器１２０２と、ＤＡＣ１２０３と、ＱＭＯＤ１２０４と、第１の発振器１２０５と、増幅器１２０６と、アナログＥＰＳ１２０７と、第２の発振器１２０８と、ＱＤＥＭ１２０９と、ＡＤＣ１２１０と、ディジタルＥＰＳ１２１１と、同定部１２１２と、減算器１２１３と、を有する。以下の説明では、信号ｘは、Ｉ信号とＱ信号とを合わせた複素数表現された信号として説明する。
【０１６４】
ＤＰＤ１２０１は、２入力１出力の回路であり、一方の入力信号である送信対象の信号を、他方の入力信号である増幅器１２０６においてアナログ信号に発生する歪みを補償するための信号を用いて補償して、出力信号として出力する回路である。図１２の例では、ＤＰＤ１２０１には、送信対象となるディジタルの信号を入力する信号線と、同定部１２１２からの増幅器１２０６においてアナログ信号に発生する歪みを補償するための信号を入力する信号線と、が接続される。また、ＤＰＤ１２０１には、加算器１２０２に信号を出力する信号線が接続される。図１２において、ＤＰＤ１２０１は、入力された送信対象となる信号ｘを、増幅器１２０６においてアナログ信号に発生する歪みを補償するための信号となる同定部１２１２から入力された非線形逆特性の値ａ１，ａ３を用いて補償する。そして、ＤＰＤ１２０１は、補償結果ｘ’を加算器１２０２に出力する。
【０１６５】
加算器１２０２は、２入力１出力の回路であり、一方の入力信号に他方の入力信号を加算した加算結果を、出力信号として出力する回路である。図１２の例では、加算器１２０２には、ＤＰＤ１２０１からの信号を入力する信号線と、同定部１２１２からのＤＣオフセットを補正するための変調部オフセットｂの補償値−ｂ’の信号を入力する信号線と、が接続される。また、加算器１２０２には、ＤＡＣ１２０３と減算器１２１３とに信号を出力する信号線が接続される。図１２において、加算器１２０２は、信号ｘ’から、同定部１２１２から入力された変調部オフセットｂの補償値ｂ’を加算し、ＤＡＣ１２０３と減算器１２１３とに、１出力の加算結果ｕ＝ｘ’＋ｂ’を分岐して出力する。
【０１６６】
ＤＡＣ１２０３は、１入力１出力の回路であり、入力信号であるディジタルの信号をアナログ変換して、出力信号として出力する回路である。図１２の例では、ＤＡＣ１２０３には、加算器１２０２からのディジタルの信号を入力する信号線と、ＱＭＯＤ１２０４に信号を出力する信号線と、が接続される。図１２において、ＤＡＣ１２０３は、入力されたディジタルの信号ｕをアナログ変換してＱＭＯＤ１２０４に出力する。以下の説明では、アナログ変換された信号も、ディジタルの信号と同様に「ｕ」と表記する場合がある。
【０１６７】
ＱＭＯＤ１２０４は、２入力１出力の回路であり、入力信号であるアナログの信号を、残りの入力信号であるローカル信号を用いて直交変調して、出力信号として出力する回路である。図１２の例では、ＱＭＯＤ１２０４には、ＤＡＣ１２０３からのアナログの信号を入力する信号線と、第１の発振器１２０５からのローカル信号を入力する信号線と、増幅器１２０６に信号を出力する信号線と、が接続される。図１２において、ＱＭＯＤ１２０４は、入力された信号ｕを、第１の発信器１２０５のローカル信号を用いて直交変調して、増幅器１２０６に出力する。信号ｕは、ＤＡＣ３０２とＱＭＯＤ３０３とを経由したことにより、変調部オフセットｂが加算され、信号ｕ＋ｂになる。
【０１６８】
第１の発振器１２０５は、図３に示した第１の発振器３０４と同様の回路であるため、説明を省略する。増幅器１２０６は、図３に示した増幅器３０５と同様の回路であるため、説明を省略する。アナログＥＰＳ１２０７は、図３に示したアナログＥＰＳ３０６と同様の回路であるため、説明を省略する。第２の発振器１２０８は、図３に示した第２の発振器３０７と同様の回路であるため、説明を省略する。
【０１６９】
ＱＤＥＭ１２０９は、２入力１出力の回路であって、一方の入力信号であるアナログの信号を、他方の入力信号である移相信号により位相回転されたローカル信号を用いて直交復調して、出力信号として出力する回路である。図１２の例では、ＱＤＥＭ１２０９には、増幅器１２０６からの信号を入力する信号線と、アナログＥＰＳ１２０７からの信号を入力する信号線と、ＡＤＣ１２１０に信号を出力する信号線と、が接続される。図１２において、ＱＤＥＭ１２０９は、増幅器１２０６からのアナログの信号を、アナログＥＰＳ１２０７からの信号を用いて直交復調して、ＡＤＣ１２１０に信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）を出力する。
【０１７０】
ＡＤＣ１２１０は、１入力１出力の回路であって、入力信号であるアナログの信号をディジタル変換して、出力信号として出力する回路である。図１２の例では、ＡＤＣ１２１０には、ＱＤＥＭ１２０９からの信号を入力する信号線と、ディジタルＥＰＳ１２１１に信号を出力する信号線と、が接続される。図１２において、ＡＤＣ１２１０は、入力されたＱＤＥＭ１２０９からの信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）をディジタル変換して、ディジタルＥＰＳ１２１１に出力する。信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）は、ＱＤＥＭ３０８とＡＤＣ３０９とを経由したことにより、復調部オフセットｃが加算され、信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）＋ｃになる。
【０１７１】
ディジタルＥＰＳ１２１１は、２入力１出力の回路であって、一方の入力信号である信号を、残りの入力信号である移相信号を用いて位相回転して、出力信号として出力する回路である。図１２の例では、ディジタルＥＰＳ１２１１には、ＡＤＣ１２１０からの信号を入力する信号線と、第２の発振器１２０８からの移相信号を入力する信号線と、同定部１２１２に信号を出力する信号線と、が接続される。図１２において、ディジタルＥＰＳ１２１１は、入力された信号を、第２の発振器１２０８からの移相信号を用いて、アナログＥＰＳ１２０７による位相回転と同一の移相量で逆方向に位相回転して、同定部１２１２に出力する。
【０１７２】
同定部１２１２は、２入力３出力の回路であって、入力信号であるディジタルＥＰＳ１２１１からの信号と、入力信号である減算器１２１３からの信号と、を用いて、非線形逆特性の値ａ１，ａ３と変調部オフセットｂの補償値ｂ’の信号を出力する回路である。図１２の例では、同定部１２１２には、ディジタルＥＰＳ１２１１からの信号を入力する信号線と、減算器１２１３からの信号を入力する信号線と、信号をＤＰＤ１２０１と加算器１２０２と減算器１２１３に出力する信号線と、が接続される。図１２において、同定部１２１２は、図１３を用いて後述するように、増幅器１２０６においてアナログ信号に発生する歪みを補償するための非線形逆特性の値ａ１，ａ３の信号を生成して、ＤＰＤ１２０１に出力する。また、同定部１２１２は、図１３を用いて後述するように、送信対象となるディジタルの信号を補正するための変調部オフセットｂの補償値ｂ’の信号を生成して、加算器１２０２と減算器１２１３とに出力する。
【０１７３】
減算器１２１３は、２入力１出力の回路であり、一方の入力信号から他方の入力信号を減算した減算結果を、出力信号として出力する回路である。図１２の例では、減算器には、加算器１２０２からの信号を入力する信号線と、同定部１２１２からの信号を入力する信号線と、同定部１２１２に信号を出力する信号線と、が接続される。図１２において、減算器は、入力された加算器１２０２からの信号ｕから、同定部１２１２から入力された信号を減算し、同定部１２１２に減算結果を出力する。これにより、変調装置１００は、増幅器１２０６における信号の歪みと、変調部オフセットｂと、を補償して、精度の良い信号を送信することができる。
【０１７４】
（第７の実施例における信号の補正）
図１３は、第７の実施例における信号の補正を示す説明図である。
【０１７５】
図１２の回路では、フィードバック信号ｙiは、符号１３０１に示すように符号１３０２に示す移相信号を用いて位相回転され、符号１３０３に示すように復調部オフセットｃが減算される。また、フィードバック信号ｙiは、符号１３０４に示すように符号１３０２の移相信号を用いて符号１３０１に示した場合とは逆方向に位相回転され、符号１３０５に示すように負方向に増幅され、符号１３０６に示すように変調部オフセットｂが減算される。結果として、フィードバック信号ｙiは、信号ｕiに戻る。したがって、図１２の回路において、フィードバック信号ｙiから理論的に算出される信号ｕiと、実際に計測された信号ｕiと、の誤差εiは、下記式（３１）により表現される。
【０１７６】
【数３１】
2014187514.tif 000033
【０１７７】
オフセットは信号に対して小さい値であるため、上記式（３１）を下記式（３２）に近似する。
【０１７８】
【数３２】
2014187514.tif 000034
【０１７９】
同定部１２１２は、上記式（３２）に最小二乗法を適用することにより、送信対象となるディジタルの２つの信号の各々を補正するための信号を生成する。ここで、同定部１２１２は、上記式（３２）に最小二乗法を適用して、下記式（３３）の誤差εiが最も小さくなる場合の係数「ａ1」、係数「ａ3」、係数「ｂ」、および係数「ｃ」を算出する。
【０１８０】
【数３３】
2014187514.tif 000035
【０１８１】
上記式（３３）の誤差εiが最も小さくなる場合とは、上記式（３３）を微分した数式である下記式（３４）〜（３７）が０になる場合である。
【０１８２】
【数３４】
2014187514.tif 000036
【０１８３】
【数３５】
2014187514.tif 000037
【０１８４】
【数３６】
2014187514.tif 000038
【０１８５】
【数３７】
2014187514.tif 000039
【０１８６】
上記式（３４）〜（３７）を行列表記すると、下記式（３８）になる。
【０１８７】
【数３８】
2014187514.tif 000040
【０１８８】
上記式（３８）を変形すると、下記式（３９）になる。
【０１８９】
【数３９】
2014187514.tif 000041
【０１９０】
ここで、係数ｃは、下記式（４０）によって導出することができる。
【０１９１】
【数４０】
2014187514.tif 000042
【０１９２】
ここで、同定部１２１２は、１周期分の期間ｌにおける送信対象であるディジタルの信号ｕiと、１周期分の期間ｌにおけるフィードバック信号ｙiと、を上記式（３９）に代入することにより、係数ａ1、ａ3、変調部オフセットｂの補償値ｂ’を算出する。そして、同定部１２１２は、算出した係数ａ1、ａ3をＤＰＤ１２０１に出力するとともに、算出した変調部オフセットｂの補償値ｂ’を加算器１２０２に出力する。また、図１２と同様にして、第３の実施例および第５の実施例にかかる変調装置１００に、さらに、増幅器１２０６においてアナログ信号に発生する歪みを補償する機能を加えてもよい。
【０１９３】
（変調装置１００の第８の実施例）
図１４は、変調装置１００の第８の実施例を示す説明図である。第８の実施例は、第２の実施例にかかる変調装置１００に、さらに、増幅器においてアナログ信号に発生する歪みを補償する機能を加えた場合の実施例である。
【０１９４】
図１４に示すように、変調装置１００は、ＤＰＤ１４０１と、加算器１４０２と、ＤＡＣ１４０３と、ＱＭＯＤ１４０４と、第１の発振器１４０５と、増幅器１４０６と、アナログＥＰＳ１４０７と、第２の発振器１４０８と、ＱＤＥＭ１４０９と、ＡＤＣ１４１０と、ディジタルＥＰＳ１４１１と、同定部１４１２と、減算器１４１３と、を有する。以下の説明では、信号ｘは、Ｉ信号とＱ信号とを合わせた複素数表現された信号として説明する。
【０１９５】
ＤＰＤ１４０１は、図１２に示したＤＰＤ１２０１と同様の回路であるため、説明を省略する。加算器１４０２は、図１２に示した加算器１２０２と同様の回路であるため、説明を省略する。ＤＡＣ１４０３は、図１２に示したＤＡＣ１２０３と同様の回路であるため、説明を省略する。ＱＭＯＤ１４０４は、図１２に示したＱＭＯＤ１２０４と同様の回路であるため、説明を省略する。
【０１９６】
第１の発振器１４０５は、図５に示した第１の発振器５０４と同様の回路であるため、説明を省略する。増幅器１４０６は、図５に示した増幅器５０５と同様の回路であるため、説明を省略する。アナログＥＰＳ１４０７は、図５に示したアナログＥＰＳ５０６と同様の回路であるため、説明を省略する。第２の発振器１４０８は、図５に示した第２の発振器５０７と同様の回路であるため、説明を省略する。
【０１９７】
ＱＤＥＭ１４０９は、２入力１出力の回路であって、一方の入力信号であるアナログの信号を、他方の入力信号であるローカル信号を用いて直交復調して、出力信号として出力する回路である。図１４の例では、ＱＤＥＭ１４０９には、アナログＥＰＳ１４０７からの信号を入力する信号線と、第１の発振器１４０５からのローカル信号を入力する信号線と、ＡＤＣ１４１０に信号を出力する信号線と、が接続される。図１４において、ＱＤＥＭ１４０９は、アナログＥＰＳ１４０７からのアナログの信号を、第１の発振器１４０５からのローカル信号を用いて直交復調して、ＡＤＣ１４１０に信号（ｕ＋ｂ）＊ＥＸＰ（ｊｗｔ）を出力する。
【０１９８】
ＡＤＣ１４１０は、図１２に示したＡＤＣ１２１０と同様の回路であるため、説明を省略する。ディジタルＥＰＳ１４１１は、図１２に示したディジタルＥＰＳ１２１１と同様の回路であるため、説明を省略する。同定部１４１２は、図１２に示した同定部１２１２と同様の回路であるため、説明を省略する。減算器１４１３は、図１２に示した減算器１２１３と同様の回路であるため、説明を省略する。これにより、変調装置１００は、増幅器１４０６における信号の歪みと、変調部オフセットｂと、を補償して、精度の良い信号を送信することができる。
【０１９９】
（第８の実施例における信号の補正）
図１４の回路では、フィードバック信号ｙiは、図１３と同様に、位相回転され、復調部オフセットｃが減算され、逆方向に位相回転され、負方向に増幅され、変調部オフセットｂが減算されると、信号ｕiに戻る。したがって、図１４の回路において、同定部１４１２は、図１３と同様に、係数ａ1、ａ3を算出してＤＰＤ１４０１に出力するとともに、変調部オフセットｂの補償値ｂ’を算出して加算器１４０２に出力する。
【０２００】
以上説明したように、本発明にかかる変調装置１００によれば、変調信号を位相回転させながらフィードバックして、送信対象の信号とフィードバックした信号とに基づいて、直交変調回路で発生したＤＣオフセットを算出することができる。これにより、本発明にかかる変調装置１００は、算出したＤＣオフセットを、変調信号から除外して、精度の良い変調信号を送信することができる。
【０２０１】
また、本発明にかかる変調装置１００によれば、変調信号を位相回転させて、復調して、逆方向に位相回転させて、フィードバックして、送信対象の信号とフィードバックした信号とに基づいて、直交変調回路で発生したＤＣオフセットを算出することができる。これにより、本発明にかかる変調装置１００によれば、変調部オフセットを直流の要素にして、復調部オフセットを周期変化する要素にして、変調部オフセットの算出処理にかかる時間を低減することができる。また、本発明にかかる変調装置１００によれば、増幅器において変調信号に発生した歪みを補償する係数を算出することができる。これにより、本発明にかかる変調装置１００は、算出した係数を用いて、変調信号を補償して、精度の良い変調信号を送信することができる。
【０２０２】
また、例えば、従来の変調装置が、変調信号を直交復調回路により直交復調してフィードバックするフィードバック回路を有する場合が考えられる。この場合、従来の変調装置は、フィードバック回路へ変調信号を入力して、入力の時間内の変調部オフセットと復調部オフセットとの和の平均値を算出する。また、従来の変調装置は、フィードバック回路へ変調信号を非入力にして、非入力の時間内の復調部オフセットの平均値を算出する。そして、従来の変調装置は、変調部オフセットと復調部オフセットとの和の平均値から復調部オフセットの平均値を減算して、変調部オフセットを算出する。しかしながら、変調信号を補償する時点において、実際の変調部オフセットと、算出した変調部オフセットと、が異なり、算出した変調部オフセットの精度が悪い場合がある。一方で、本発明にかかる圧縮装置１００によれば、連続的に変調部オフセットを算出することができ、変調部オフセットの精度を向上させることができる。
【０２０３】
また、従来の変調装置が、変調信号を周波数変換回路を用いてＩＦ信号に変換し、ＡＤＣを用いてディジタル変換してフィードバックさせることにより、変調部オフセットを算出する場合が考えられる。しかしながら、この場合、従来の変調装置は、高速なＡＤＣとディジタル信号処理で実現した直交復調回路を使用することになり、コストが増大してしまい、消費電力が増大してしまう。一方で、本発明にかかる圧縮装置１００によれば、高速なＡＤＣとディジタル信号処理で実現した直交復調回路を使用する場合に比べて、コストを低減し、消費電力を低減することができる。
【０２０４】
上述した実施の形態に関し、さらに以下の付記を開示する。
【０２０５】
（付記１）ディジタルの信号を入力する入力部と、
前記入力部によって入力された信号をアナログ変換する第１の変換部と、
前記第１の変換部によって変換された信号を直交変調する変調部と、
前記変調部によって直交変調された信号を出力する出力部と、
周期的に変化する位相量でローカル信号を位相回転する移相部と、
前記移相部によって位相回転されたローカル信号を用いて、前記変調部によって直交変調された信号を直交復調する復調部と、
前記復調部によって直交復調された信号をディジタル変換する第２の変換部と、
前記入力部によって入力された信号と前記第２の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出する算出部と、
前記算出部によって算出された直流オフセットの量に基づいて、前記入力部と前記出力部との間で前記信号を補正する補正部と、
を有することを特徴とする変調装置。
【０２０６】
（付記２）前記移相部（以下、「第１の移相部」と称する。）と、
前記第２の変換部によって変換された信号を、前記第１の移相部による位相回転の方向とは逆方向に前記位相量で位相回転する第２の移相部と、を有し、
前記算出部は、前記入力部によって入力された信号と前記第２の移相部によって位相回転された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記１に記載の変調装置。
【０２０７】
（付記３）前記算出部は、
前記入力部によって入力された信号と、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットと、前記信号が前記復調部に入力されてから前記算出部に入力されるまでの間で前記信号に発生した直流オフセットと、前記第２の変換部によって変換された信号と、の関係を示す情報と、
複数の時点で取得した前記入力部によって入力された信号の値と、
前記複数の時点で取得した前記第２の変換部によって変換された信号の値とを用いて、
前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記１または２に記載の変調装置。
【０２０８】
（付記４）前記算出部は、前記位相量の変化の周期の倍数分の期間における、前記入力部によって入力された信号と前記第２の変換部によって変換された信号との差分の積分結果を前記倍数分の期間で除算して得られる値を算出することにより、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記１または２に記載の変調装置。
【０２０９】
（付記５）前記変調部によって直交変調された信号を増幅する増幅部を有し、
前記出力部は、前記増幅部によって増幅された信号を出力し、
前記復調部は、前記増幅部によって増幅された信号を直交復調し、
前記算出部は、前記入力部によって入力された信号と前記第２の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記復調部に入力されるまでの間で前記信号に発生した直流オフセットの量と前記増幅部において前記信号に発生する歪に応じた補正係数とを算出し、
前記補正部は、前記算出部によって算出された直流オフセットの量と補正係数とに基づいて、前記入力部と前記出力部との間で前記信号を補正することを特徴とする付記１〜４のいずれか一つに記載の変調装置。
【０２１０】
（付記６）ディジタルの信号を入力する入力部と、
前記入力部によって入力された信号をアナログ変換する第１の変換部と、
前記第１の変換部によって変換された信号を直交変調する変調部と、
前記変調部によって直交変調された信号を出力する出力部と、
前記変調部によって直交変調された信号を、周期的に変化する位相量で位相回転する移相部と、
前記移相部によって位相回転された信号を直交復調する復調部と、
前記復調部によって直交復調された信号をディジタル変換する第２の変換部と、
前記入力部によって入力された信号と前記第２の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出する算出部と、
前記算出部によって算出された直流オフセットの量に基づいて、前記入力部と前記出力部との間で前記信号を補正する補正部と、
を有することを特徴とする変調装置。
【０２１１】
（付記７）前記移相部（以下、「第１の移相部」と称する。）と、
前記第２の変換部によって変換された信号を、前記第１の移相部による位相回転の方向とは逆方向に前記位相量で位相回転する第２の移相部と、を有し、
前記算出部は、前記入力部によって入力された信号と前記第２の移相部によって位相回転された信号とを用いて、前記信号が前記入力部に入力されてから前記第１の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記６に記載の変調装置。
【０２１２】
（付記８）前記算出部は、
前記入力部によって入力された信号と、前記信号が前記入力部に入力されてから前記第１の移相部に入力されるまでの間で前記信号に発生した直流オフセットと、前記信号が前記第１の移相部に入力されてから前記算出部に入力されるまでの間で前記信号に発生した直流オフセットと、前記第２の変換部によって変換された信号と、の関係を示す情報と、
複数の時点で取得した前記入力部によって入力された信号の値と、
前記複数の時点で取得した前記第２の変換部によって変換された信号の値とを用いて、
前記信号が前記入力部に入力されてから前記第１の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記６または７に記載の変調装置。
【０２１３】
（付記９）前記算出部は、前記位相量の変化の周期の倍数分の期間における、前記入力部によって入力された信号と前記第２の変換部によって変換された信号との差分の積分結果を前記倍数分の期間で除算して得られる値を算出することにより、前記信号が前記入力部に入力されてから前記第１の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量を算出することを特徴とする付記６または７に記載の変調装置。
【０２１４】
（付記１０）前記変調部によって直交変調された信号を増幅する増幅部を有し、
前記出力部は、前記増幅部によって増幅された信号を出力し、
前記復調部は、前記増幅部によって増幅された信号を直交復調し、
前記算出部は、前記入力部によって入力された信号と前記第２の変換部によって変換された信号とを用いて、前記信号が前記入力部に入力されてから前記第１の移相部に入力されるまでの間で前記信号に発生した直流オフセットの量と前記増幅部において前記信号に発生する歪に応じた補正係数とを算出し、
前記補正部は、前記算出部によって算出された直流オフセットの量と補正係数とに基づいて、前記入力部と前記出力部との間で前記信号を補正することを特徴とする付記６〜９のいずれか一つに記載の変調装置。
【０２１５】
（付記１１）コンピュータが、
ディジタルの信号を入力し、
入力した信号をアナログ変換し、
変換した信号を直交変調し、
直交変調した信号を出力し、
周期的に変化する位相量でローカル信号を位相回転し、
位相回転したローカル信号を用いて、直交変調した信号を直交復調し、
直交復調した信号をディジタル変換し、
入力した信号と変換した信号とを用いて、前記信号が入力されてから直交復調されるまでの間で前記信号に発生した直流オフセットの量を算出し、
算出した直流オフセットの量に基づいて、前記信号が入力されてから出力されるまでの間で前記信号を補正する、
処理を実行することを特徴とする変調方法。
【０２１６】
（付記１２）コンピュータが、
ディジタルの信号を入力し、
入力した信号をアナログ変換し、
変換した信号を直交変調し、
直交変調した信号を出力し、
直交変調した信号を、周期的に変化する位相量で位相回転し、
位相回転した信号を直交復調し、
直交復調した信号をディジタル変換し、
入力した信号と変換した信号とを用いて、前記信号が入力されてから位相回転されるまでの間で前記信号に発生した直流オフセットの量を算出し、
算出した直流オフセットの量に基づいて、前記信号が入力されてから出力されるまでの間で前記信号を補正する、
処理を実行することを特徴とする変調方法。
【符号の説明】
【０２１７】
１００  変調装置
２０１  入力部
２０２  第１の変換部
２０３  変調部
２０４  増幅部
２０５  出力部
２０６  第１の移相部
２０７  復調部
２０８  第２の変換部
２０９  第２の移相部
２１０  算出部
２１１  補正部
【図１】
2014187514.tif 000043
【図２】
2014187514.tif 000044
【図３】
2014187514.tif 000045
【図４】
2014187514.tif 000046
【図５】
2014187514.tif 000047
【図６】
2014187514.tif 000048
【図７】
2014187514.tif 000049
【図８】
2014187514.tif 000050
【図９】
2014187514.tif 000051
【図１０】
2014187514.tif 000052
【図１１】
2014187514.tif 000053
【図１２】
2014187514.tif 000054
【図１３】
2014187514.tif 000055
【図１４】
2014187514.tif 000056