(57)【要約】【課題】設計上の自由度が向上するとともに、占有面積のコンパクト化が図れる配線板を提供する。【解決手段】配線板１０は、第１基材２０と、第１基材２０の第１主面Ｆ側と、第２主面Ｓ側とに積層された第１絶縁層５１、５２と、を備える。第１基材２０には、信号を伝送する信号用配線回路として機能する第１スルーホール導体２２を有するビア導体構造体３０が埋設されている。第１基材２０において、ビア導体構造体３０が埋設されている領域以外の領域には、電源又はグランド用配線回路として機能し、第１基材２０を貫通する第２スルーホール導体４０が形成されている。第１スルーホール導体２２の配線間の間隔は、第２スルーホール導体４０の配線間の間隔よりも小さい。【選択図】図１Ｂ
2014165218.tif 000002
【特許請求の範囲】
【請求項１】
第１基材と、前記第１基材の第１主面側と、前記第１主面と反対側の第２主面側とに積層された第１絶縁層と、を備え、
前記第１基材には、第２基材と、前記第２基材に貫通形成される第１スルーホール導体と、を有するビア導体構造体が埋設され、
前記第１基材において、前記ビア導体構造体が埋設されている領域以外の領域には、前記第１基材を貫通する第２スルーホール導体が形成されており、
前記第１スルーホール導体の配線密度が、前記第２スルーホール導体の配線密度よりも大きい配線板。
【請求項２】
絶縁材からなるコア基板と、前記コア基板の第１主面側と、前記第１主面と反対側の第２主面側に積層された第１絶縁層と、を備え、
前記コア基板には、第２基材と、前記第２基材に貫通形成される第１スルーホール導体と、を有するビア導体構造体が配置されるキャビティが形成され、
前記コア基板において、前記キャビティ以外の領域には、前記コア基板及び前記第１絶縁層を貫通する第２スルーホール導体が形成されており、
前記第１スルーホール導体の配線密度が、前記第２スルーホール導体の配線密度よりも大きい配線板。
【請求項３】
前記第１スルーホール導体が、信号を伝送する信号用配線回路として機能し、前記第２スルーホール導体が、電源又はグランドに接続される電源用配線回路として機能する請求項１又は２に記載の配線板。
【請求項４】
前記ビア導体構造体に形成される配線のラインスペースＬ／Ｓが３μｍ／３μｍ〜１５μｍ／１５μｍである請求項１乃至３のいずれか１項に記載の配線板。
【請求項５】
前記第１スルーホール導体の一部が、グランドに接続されており、グランドに接続されていない前記第１スルーホール導体のその他の一部が、グランドに接続されている前記第１スルーホール導体の一部に囲まれている請求項１乃至４のいずれか１項に記載の配線板。
【請求項６】
前記ビア導体構造体が、ガラス、シリコン、セラミック、又は有機材料からなる前記第２基材と、信号を伝送する信号用配線回路として機能する第１スルーホール導体と、を有する請求項１乃至５のいずれか１項に記載の配線板。
【請求項７】
信号を伝送する信号用配線回路として機能する第１スルーホール導体が貫通形成されているビア導体構造体を絶縁材に埋設し、前記ビア導体構造体を含む第１基材を形成することと、
前記第１基材の第１主面側と、前記第１主面側と反対側の第２主面側と、に第１絶縁層を形成することと、
前記第１絶縁層に前記ビア導体構造体に至る第１貫通孔を形成することと、
前記第１基材及び前記第１絶縁層を貫通する第２貫通孔を形成することと、
前記第１貫通孔内に導電材を形成し、第１ビア導体を形成することと、
前記第２貫通孔内に導電材を形成し、電源又はグランドに接続される電源用配線回路として機能する第２スルーホール導体を形成することと、
前記第１絶縁層の第１主面側と、前記第１主面側と反対側の第２主面側と、に第２絶縁層を積層することと、
前記第２絶縁層に第３貫通孔を形成し、前記第３貫通孔に導電材を形成し、第２ビア導体を形成することと、
前記第２スルーホール導体と、前記第２ビア導体と、を含む前記電源用配線回路を形成することと、
前記第１スルーホール導体と、前記第１ビア導体と、前記第２ビア導体と、を含む前記信号用配線回路を形成することと、を備え、
前記第１スルーホール導体の配線密度を前記第２スルーホール導体の配線密度よりも大きくする配線板の製造方法。
【請求項８】
前記第１基材を形成するにあたり、前記ビア導体構造体とともに、電子部品、を前記絶縁材に埋設する請求項７に記載の配線板の製造方法。
【請求項９】
絶縁材からなり、キャビティを有するコア基板を用意することと、
前記キャビティ内に、信号を伝送する信号用配線回路として機能する第１スルーホール導体が貫通形成されているビア導体構造体を配置することと、
前記コア基板の第１主面側と、前記第１主面側と反対側の第２主面側に第１絶縁層を積層することと、
前記第１絶縁層に前記ビア導体構造体に至る第１貫通孔を形成することと、
前記コア基板及び前記第１絶縁層を貫通する第２貫通孔を形成することと、
前記第１貫通孔内に導電材を形成し、第１ビア導体を形成することと、
前記第２貫通孔内に導電材を形成し、電源又はグランドに接続される電源用配線回路を構成する第２スルーホール導体を形成することと、
前記第１絶縁層の第１主面側と、前記第１主面側と反対側の第２主面側と、に第２絶縁層を形成することと、
前記第２絶縁層に第３貫通孔を形成し、前記第３貫通孔に導電材を形成し、第２ビア導体を形成することと、
前記第２スルーホール導体と、前記第２ビア導体と、を含む前記電源用配線回路を形成することと、
前記第１スルーホール導体と、前記第１ビア導体と、前記第２ビア導体と、を含む前記信号用配線回路を形成することと、を備え、
前記信号用配線回路の配線密度を前記電源用配線回路の配線密度よりも大きくする配線板の製造方法。
【請求項１０】
前記ビア導体構造体を、
ガラス、シリコン、セラミック、又は有機材料からなる第２基材に貫通孔を形成することと、
前記貫通孔の内壁及び前記第２基材の表面に絶縁膜を形成することと、
前記貫通孔の内壁及び前記第２基材の表面に前記絶縁膜を介して無電解めっき膜を形成することと、
前記第２基材の表面に前記無電解めっき膜を介してめっきレジストパターンを形成することと、
前記めっきレジストパターンが形成されていない第２基材の表面及び前記貫通孔の内壁に、前記無電解めっき膜を介して電解めっき膜を形成することで、信号を伝送する信号用配線回路を構成する第１スルーホール導体を形成することと、
を含む方法によって製造する請求項７乃至９のいずれか１項に記載の配線板の製造方法。
【請求項１１】
前記ビア導体構造体を、一方向に延びるストライプ状の配線が形成された絶縁層を複数積層して積層体を作製することと、前記一方向とは直交する方向に沿って前記積層体を切断することと、を含む方法によって製造する請求項７乃至９のいずれか１項に記載の配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板、及び、配線板の製造方法に関する。
【背景技術】
【０００２】
ＩＣチップ（半導体素子）を実装するためのパッケージ基板として、スルーホール導体を有する樹脂製のコア基板上に絶縁層と導体層を交互に積層し、導体層間をビアホール導体で接続する配線板が知られている（例えば、特許文献１を参照）。
【０００３】
近年のＩＣチップの微細化、高集積化に伴い、パッケージ基板の最上層に形成されるパッド数が増大し、パッド数の増大によってパッドのファインピッチ化（４０〜５０μｍピッチ）が進行している。これに伴い、パッケージ基板の配線密度も小さくなりつつある。
【０００４】
以上のようなパッドのファインピッチ化に伴い、多層構成のパッケージ基板においては、水平方向の配線密度（Ｌ／Ｓ（ラインスペース））について、既に１０μｍ／１０μｍ又はそれ未満が実現されており、さらに小さくなる傾向にある。
【０００５】
また、縦（厚さ）方向の配線密度について、特にコア基板において、ますます、ビアを形成するための貫通孔（ＴＨ）寸法の小径化と、それによる、縦方向の貫通孔のピッチ（間隔）の微細化が要求されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３３３０７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、現状では、貫通孔の寸法は、依然として大きく、縦方向の貫通孔のピッチの微細化が充分に実現されていない。そしてこれにより、パッケージ基板全体として、貫通孔のピッチの微細化が妨げられている。
【０００８】
また、このようなパッケージ基板においては、信号系及び電源系の配線が存在するところ、現状のパッケージ基板では、信号系及び電源系の配線に同じ製造プロセス及び材料を使用している。これにより、パッケージ基板において、信号系及び電源系の配線の統合化を行うにあたり、設計上の自由が阻害される結果となっていた。
【０００９】
本発明は、上記実情に鑑みてなされたものであり、設計上の自由度が向上する配線板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の観点に係る配線板は、
第１基材と、前記第１基材の第１主面側と、前記第１主面と反対側の第２主面側とに積層された第１絶縁層と、を備え、
前記第１基材には、第２基材と、前記第２基材に貫通形成される第１スルーホール導体と、を有するビア導体構造体が埋設され、
前記第１基材において、前記ビア導体構造体が埋設されている領域以外の領域には、前記第１基材を貫通する第２スルーホール導体が形成されており、
前記第１スルーホール導体の配線密度が、前記第２スルーホール導体の配線密度よりも大きい。
【００１１】
本発明の第２の観点に係る配線板は、
絶縁材からなるコア基板と、前記コア基板の第１主面側と、前記第１主面と反対側の第２主面側に積層された第１絶縁層と、を備え、
前記コア基板には、第２基材と、前記第２基材に貫通形成される第１スルーホール導体と、を有するビア導体構造体が配置されるキャビティが形成され、
前記コア基板において、前記キャビティ以外の領域には、前記コア基板及び前記第１絶縁層を貫通する第２スルーホール導体が形成されており、
前記第１スルーホール導体の配線密度が、前記第２スルーホール導体の配線密度よりも大きい。
【００１２】
前記第１スルーホール導体が、信号を伝送する信号用配線回路として機能し、前記第２スルーホール導体が、電源又はグランドに接続される電源用配線回路として機能する、ことが好ましい。
前記ビア導体構造体に形成される配線のラインスペースＬ／Ｓが３μｍ／３μｍ〜１５μｍ／１５μｍである、ことが好ましい。
前記第１スルーホール導体の配線ピッチが２００μｍ以下であり、かつ、前記第１スルーホール導体の直径が７０μｍ以下である、ことが好ましい。
前記ビア導体構造体の熱膨張係数が、前記第１基材又は前記コア基板の熱膨張係数と等しいか、又はそれよりも小さい、ことが好ましい。
前記第１スルーホール導体の一部が、グランドに接続されており、グランドに接続されていない前記第１スルーホール導体のその他の一部が、グランドに接続されている前記第１スルーホール導体の一部に囲まれている、ことが好ましい。
【００１３】
前記ビア導体構造体が、ガラス、シリコン、セラミック、又は有機材料からなる前記第２基材と、信号を伝送する信号用配線回路として機能する第１スルーホール導体と、を有する、ことが好ましい。
【００１４】
前記第１及び前記第２絶縁層が、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂、イミド樹脂、フェノール樹脂、又はアリル化フェニレンエーテル樹脂からなる、ことが好ましい。
【００１５】
本発明の第３の観点に係る配線板の製造方法は、
信号を伝送する信号用配線回路として機能する第１スルーホール導体が貫通形成されているビア導体構造体を絶縁材に埋設し、前記ビア導体構造体を含む第１基材を形成することと、
前記第１基材の第１主面側と、前記第１主面側と反対側の第２主面側と、に第１絶縁層を形成することと、
前記第１絶縁層に前記ビア導体構造体に至る第１貫通孔を形成することと、
前記第１基材及び前記第１絶縁層を貫通する第２貫通孔を形成することと、
前記第１貫通孔内に導電材を形成し、第１ビア導体を形成することと、
前記第２貫通孔内に導電材を形成し、電源又はグランドに接続される電源用配線回路として機能する第２スルーホール導体を形成することと、
前記第１絶縁層の第１主面側と、前記第１主面側と反対側の第２主面側と、に第２絶縁層を積層することと、
前記第２絶縁層に第３貫通孔を形成し、前記第３貫通孔に導電材を形成し、第２ビア導体を形成することと、
前記第２スルーホール導体と、前記第２ビア導体と、を含む前記電源用配線回路を形成することと、
前記第１スルーホール導体と、前記第１ビア導体と、前記第２ビア導体と、を含む前記信号用配線回路を形成することと、を備え、
前記第１スルーホール導体の配線密度を前記第２スルーホール導体の配線密度よりも大きくする。
【００１６】
前記第１基材を形成するにあたり、前記ビア導体構造体とともに、電子部品、を前記絶縁材に埋設することが好ましい。
【００１７】
本発明の第４の観点に係る配線板の製造方法は、
絶縁材からなり、キャビティを有するコア基板を用意することと、
前記キャビティ内に、信号を伝送する信号用配線回路として機能する第１スルーホール導体が貫通形成されているビア導体構造体を配置することと、
前記コア基板の第１主面側と、前記第１主面側と反対側の第２主面側に第１絶縁層を積層することと、
前記第１絶縁層に前記ビア導体構造体に至る第１貫通孔を形成することと、
前記コア基板及び前記第１絶縁層を貫通する第２貫通孔を形成することと、
前記第１貫通孔内に導電材を形成し、第１ビア導体を形成することと、
前記第２貫通孔内に導電材を形成し、電源又はグランドに接続される電源用配線回路を構成する第２スルーホール導体を形成することと、
前記第１絶縁層の第１主面側と、前記第１主面側と反対側の第２主面側と、に第２絶縁層を形成することと、
前記第２絶縁層に第３貫通孔を形成し、前記第３貫通孔に導電材を形成し、第２ビア導体を形成することと、
前記第２スルーホール導体と、前記第２ビア導体と、を含む前記電源用配線回路を形成することと、
前記第１スルーホール導体と、前記第１ビア導体と、前記第２ビア導体と、を含む前記信号用配線回路を形成することと、を備え、
前記信号用配線回路の配線密度を前記電源用配線回路の配線密度よりも大きくする。
【００１８】
前記ビア導体構造体を、
ガラス、シリコン、セラミック、又は有機材料からなる第２基材の第１主面側に有底孔を形成することと、
前記有底孔の内壁に絶縁膜を形成することと、
前記有底孔の内部を前記絶縁膜を介して導電材で埋め込むことと、
前記第２基材の前記第１主面側とは反対側の第２主面から研削し、前記導電材を前記第２基材の表面から露出させることで、信号を伝送する信号用配線回路として機能する第１スルーホール導体を形成することと、
を含む方法によって製造する、ことが好ましい。
【００１９】
前記ビア導体構造体を、
ガラス、シリコン、セラミック、又は有機材料からなる第２基材に貫通孔を形成することと、
前記貫通孔の内壁及び前記第２基材の表面に絶縁膜を形成することと、
前記貫通孔の内壁及び前記第２基材の表面に前記絶縁膜を介して無電解めっき膜を形成することと、
前記第２基材の表面に前記無電解めっき膜を介してめっきレジストパターンを形成することと、
前記めっきレジストパターンが形成されていない第２基材の表面及び前記貫通孔の内壁に、前記無電解めっき膜を介して電解めっき膜を形成することで、信号を伝送する信号用配線回路を構成する第１スルーホール導体を形成することと、
を含む方法によって製造する、ことが好ましい。
【００２０】
前記ビア導体構造体を、一方向に延びるストライプ状の配線が形成された絶縁層を複数積層して積層体を作製することと、前記一方向とは直交する方向に沿って前記積層体を切断することと、を含む方法によって製造する、ことが好ましい。
【発明の効果】
【００２１】
本発明によれば、設計上の自由度が向上するとともに、占有面積のコンパクト化が図れる配線板を提供することができる。
【図面の簡単な説明】
【００２２】
【図１Ａ】本発明の実施形態に係る配線板の模式断面図であり、領域Ａはビア導体構造体が内蔵されている領域を示す。
【図１Ｂ】実施形態に係る配線板の断面図である。
【図２】実施形態に係るビア導体構造体の寸法を示す断面図である。
【図３】（Ａ）〜（Ｆ）は、第１実施形態に係るビア導体構造体の製造方法を説明する模式断面図である。
【図４】（Ａ）〜（Ｅ）は、第１実施形態に係るビア導体構造体の別の製造方法を説明する模式断面図である。
【図５Ａ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｂ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｃ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｄ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｅ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｆ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｇ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｈ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｉ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｊ】第１実施形態に係るビア導体構造体のさらに別の製造方法を説明する断面図である。
【図５Ｋ】さらに別の製造方法で製造された、第１実施形態に係るビア導体構造体のＺ１−Ｚ２方向に垂直な断面図である。
【図６Ａ】第１実施形態に係る配線板の製造方法を説明する断面図である。
【図６Ｂ】第１実施形態に係る配線板の製造方法を説明する断面図である。
【図６Ｃ】第１実施形態に係る配線板の製造方法を説明する断面図である。
【図６Ｄ】第１実施形態に係る配線板の製造方法を説明する断面図である。
【図６Ｅ】第１実施形態に係る配線板の製造方法を説明する断面図である。
【図６Ｆ】第１実施形態に係る配線板の製造方法を説明する断面図である。
【図６Ｇ】第１実施形態に係る配線板の製造方法を説明する断面図である。
【図７Ａ】本発明の第２実施形態に係る配線板の製造方法を説明する断面図である。
【図７Ｂ】第２実施形態に係る配線板の製造方法を説明する断面図である。
【図７Ｃ】第２実施形態に係る配線板の製造方法を説明する断面図である。
【図７Ｄ】第２実施形態に係る配線板の製造方法を説明する断面図である。
【図７Ｅ】第２実施形態に係る配線板の製造方法を説明する断面図である。
【図７Ｆ】第２実施形態に係る配線板の製造方法を説明する断面図である。
【図７Ｇ】第２実施形態に係る配線板の製造方法を説明する断面図である。
【図８Ａ】本発明の第３実施形態に係る配線板の製造方法を説明する断面図である。
【図８Ｂ】第３実施形態に係る配線板の製造方法を説明する断面図である。
【図８Ｃ】第３実施形態に係る配線板の製造方法を説明する断面図である。
【図８Ｄ】第３実施形態に係る配線板の製造方法を説明する断面図である。
【図８Ｅ】第３実施形態に係る配線板の製造方法を説明する断面図である。
【図８Ｆ】第３実施形態に係る配線板の製造方法を説明する断面図である。
【図８Ｇ】第３実施形態に係る配線板の製造方法を説明する断面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態に係る配線板、ビア導体構造体及びそれらの製造方法について、図面を参照しながら説明する。
図中、矢印Ｚ１、Ｚ２は、それぞれ配線板及びビア導体構造体の主面（表裏面）の法線方向に相当する絶縁層の積層方向（又は配線板の厚さ方向）を指す。一方、矢印Ｘ１、Ｘ２及びＹ１、Ｙ２は、それぞれ絶縁層の積層方向に直交する方向（又は各層の側方）を指す。配線板及びビア導体構造体の主面は、Ｘ−Ｙ平面となる。また、配線板及びビア導体構造体の側面は、Ｘ−Ｚ平面又はＹ−Ｚ平面となる。
【００２４】
相反する法線方向を向いた２つの主面を、第１主面Ｆ（Ｚ１側の面）、第２主面Ｓ（Ｚ２側の面）という。絶縁層の積層方向において、基材に近い側を下層（又は内層側）、基材から遠い側を上層（又は外層側）という。
【００２５】
本発明の実施形態においては、孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、スルーホール及び貫通孔が含まれる。以下、スルーホール内（内壁）に形成される導体をスルーホール導体又はビア導体といい、貫通孔内（内壁又は底面）に形成される導体をビア導体という。
【００２６】
また、めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）をいう。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００２７】
＜第１実施形態＞
（配線板及びビア導体構造体）
図１Ａに示されるように、配線板１０は、第１主面Ｆと、この第１主面Ｆとは反対側の第２主面Ｓとを有する第１基材２０と、第１基材２０の第１主面Ｆ上に形成されるビルドアップ層１１と、第１基材２０の第２主面Ｓ上に形成されるビルドアップ層１２とからなる。第１基材２０は、例えば、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）などから形成される。
【００２８】
ビルドアップ層１１、ビルドアップ層１２の表面には、それぞれ、配線パターンを形成する導体層４１、４２が形成される。ビルドアップ層１１及びビルドアップ層１２と、第１基材２０との間には、それぞれ、配線パターンを形成する第１導体パターン１０１が形成される。
【００２９】
第１基材２０の内部には、第２基材２１と、この第２基材２１に貫通形成された複数の第１スルーホール導体２２と、を備えるビア導体構造体３０が配置されている。第１スルーホール導体２２は、例えば銅めっきなどから形成され、第２基材２１上の第１導体パターン１０１と一体化されている（図２参照）。第２基材２１は、例えば、ガラス、シリコン、アクリル樹脂などの有機材料から形成される。
【００３０】
詳しくは、図１Ｂに示されるように、ビルドアップ層１１は、第１基材２０の第１主面Ｆ上に、第１導体パターン１０１を介在させて形成されている第１絶縁層５１と、第１絶縁層５１上に形成されている第２導体パターン１０２と、第２導体パターン１０２を覆うように第１絶縁層５１上に形成されている第２絶縁層５３と、第２絶縁層５３上に形成されている第３導体パターン１０３と、第３導体パターン１０３を覆うように第２絶縁層５３上に形成されているソルダーレジスト層６１と、を有する。
【００３１】
また、ビルドアップ層１２は、第１基材２０の第２主面Ｓ上に、第１導体パターン１０１を介在させて形成されている第１絶縁層５２と、第１絶縁層５２上に形成されている第２導体パターン１０２と、第２導体パターン１０２を覆うように第１絶縁層５２上に形成されている第２絶縁層５４と、第２絶縁層５４上に形成されている第３導体パターン１０３と、第３導体パターン１０３を覆うように第２絶縁層５４上に形成されているソルダーレジスト層６２と、を有する。
【００３２】
第１導体パターン１０１、第２導体パターン１０２、第３導体パターン１０３のそれぞれは、厚さが５μｍ以上１５μｍ以下の配線パターンであり、所定の配線形状にパターニングされている。
【００３３】
第１絶縁層５１、第１絶縁層５２、第２絶縁層５３、第２絶縁層５４は、例えば硬化したプリプレグからなる。このうち、第１絶縁層５１は、第１基材２０上に形成された第１導体パターン１０１と、この第１絶縁層５１上に形成された第２導体パターン１０２とを電気的に絶縁する。その他の第１絶縁層５２、第２絶縁層５３、第２絶縁層５４も、それらの絶縁層を間に挟み、異なる層に形成された導体パターン同士を電気的に絶縁している。
なお、図１Ｂに示す配線板１０では、第１基材２０を構成する絶縁材は、第１絶縁層５１、５２を構成する樹脂材料と一体化されている。
【００３４】
上記プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。
【００３５】
なお、図１Ａ及び図１Ｂに示す配線板１０では、第１絶縁層５１、第２絶縁層５３、第１絶縁層５２、第２絶縁層５４の厚みは、いずれも１０μｍ以上３０μｍ以下の範囲内である。
【００３６】
ソルダーレジスト層６１、６２は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。
【００３７】
ソルダーレジスト層６１、６２には、それぞれ、第３導体パターン１０３の一部を露出するように形成された開口部７１ａ、７２ａが形成されている。開口部７１ａ、７２ａ内には、第３導体パターン１０３に電気的に接続されるバンプ７１、７２が配置されている。
【００３８】
開口部７１ａ、７２ａの内部には、第３導体パターン１０３の一部表面を被覆する、ニッケルめっき膜とパラジウムめっき膜と金メッキ膜とからなる接続層（図示せず）が形成されている。配線板１０に実装されるＩＣチップ（図示せず）などの電子部品の端子は、この接続層に搭載されるバンプ７１、７２を介して配線板１０と接続される。
【００３９】
第１絶縁層５１の内部には、複数の貫通孔３１ａが形成されている。貫通孔３１ａの内部には、銅などの導電材が充填されてビア導体３１が形成されている。ビア導体３１は、第１導体パターン１０１と電気的に接続され、第２導体パターン１０２と一体化されている。また、第２絶縁層５３の内部には、複数の貫通孔３２ａが形成されている。貫通孔３２ａの内部には、銅などの導電材が充填されてビア導体３２が形成されている。ビア導体３２は、第２導体パターン１０２と電気的に接続され、第３導体パターン１０３と一体化されている。ビア導体３１、３２は、例えば銅めっきからなる。
【００４０】
第１絶縁層５２の内部には、複数の貫通孔３３ａが形成されている。貫通孔３３ａの内部には、銅などの導電材が充填されてビア導体３３が形成されている。ビア導体３３は、第２導体パターン１０２と電気的に接続され、第３導体パターン１０３と一体化されている。また、第２絶縁層５４の内部には、複数の貫通孔３４ａが形成されている。貫通孔３４ａの内部には、銅などの導電材が充填されてビア導体３４が形成されている。ビア導体３４は、第２導体パターン１０２と電気的に接続され、第３導体パターン１０３と一体化されている。ビア導体３３、３４は、例えば銅めっきからなる。
【００４１】
第１基材２０の第１主面Ｆ側において、第１導体パターン１０１、第２導体パターン１０２、第３導体パターン１０３は、それぞれ、ビア導体３１、３３を介して電気的に接続されている。一方、第１基材２０の第２主面Ｓ側において、第１導体パターン１０１、第２導体パターン１０２、第３導体パターン１０３は、それぞれ、ビア導体３２、３４を介して電気的に接続されている。
【００４２】
また、第１基材２０の第１主面Ｆ側及び第２主面Ｓ側に形成された第３導体パターン１０３同士は、ビア導体構造体３０と、第１基材２０の第１主面Ｆ側及び第２主面Ｓ側に形成されたビア導体３３を介して電気的に接続されている。
【００４３】
第１スルーホール導体２２、及び、第１スルーホール導体２２に接続されるビア導体３１、３２、３３、３４は、ソルダーレジスト層６１、６２に形成されたバンプ７１、７２を介して、例えば外部のＩＣチップ、マザーボード（図示せず）などとの間で信号の伝送を行う信号用配線回路として機能している。
【００４４】
図１Ｂに示されるように、第１基材２０には、スルーホール導体用の２つの第１貫通孔４０ａが形成されている。これら第１貫通孔４０ａの内部には、例えば銅めっきなどからなる導電材が充填され、第２スルーホール導体４０が形成されている。
【００４５】
第２スルーホール導体４０、及び、第２スルーホール導体４０に接続されるビア導体３１、３２、３３、３４は、ソルダーレジスト層６１、６２に形成されたバンプ７１、７２を介して、例えば、配線板１０に接続される外部のＩＣチップや、配線板１０が実装されるマザーボード（図示せず）に電源を供給したり、グランドに接続される電源用配線回路として機能している。
【００４６】
なお、図１Ａ、図１Ｂに示す配線板１０では、ビルドアップ層１１、１２は、それぞれ２層の絶縁層を有しているが、１層のみの絶縁層を有していてもよいし、３層以上の絶縁層を有していてもよい。また、ビルドアップ層１１、１２で絶縁層の層数が異なっていてもよい。
【００４７】
図２を参照して、ビア導体構造体３０において、第１スルーホール導体２２の長さＤ１（μｍ）（ビア導体構造体３０の厚み）は、約１００μｍ程度（５０μｍ以上１５０μｍ以下）であり、第１スルーホール導体２２同士の間隔ｄ１（μｍ）（貫通スルーホール導体ピッチ）は、約５０μｍ程度（３０μｍ以上２００μｍ以下）である。また、第１スルーホール導体２２の直径Ｒ１（μｍ）は、約１０μｍ（５μｍ以上７０μｍ以下）である。
【００４８】
一方、配線板１０において、ビア導体構造体３０以外の領域における、ビア導体３１、３２、３３、３４、第２スルーホール導体４０の貫通スルーホールピッチ（配線パターン１０１、１０２、１０３の間隔）は、通常の配線ルールと同レベルであり、約２２０μｍ程度、ビア導体３１、３３等の直径は約７５μｍである。
また、ビア導体構造体３０に形成される配線のラインスペースＬ／Ｓは、３μｍ／３μｍ以上１５μｍ／１５μｍ以下、好ましくは、３μｍ／３μｍ以上１０μｍ／１０μｍ以下であり、配線板１０において、ビア導体構造体３０以外に形成される配線のラインスペースＬ／Ｓは、１５μｍ／１５μｍ以上２５μｍ／２５μｍ以下である。ここで、配線とは、第１スルーホール導体２２、第２スルーホール導体４０などのスルーホールと接続され、ビア導体構造体３０や、第１絶縁層５１、第２絶縁層５３、第１絶縁層５２、第２絶縁層５４の表面に形成されている配線をいう。例えば、図１Ｂを参照すると、第１、第２、第３導体パターン１０１、１０２、１０３が該当する。
【００４９】
このように、ビア導体構造体３０は、配線板１０において、ビア導体構造体３０が配置されている領域以外の領域における配線と比べ、ファインピッチ（微細な配線構造）となっている。即ち、信号用配線回路として機能する第１スルーホール導体２２の配線密度が、電源用配線回路として機能する第２スルーホール導体４０の配線密度よりも大きい状態となっている。そして、このような配線密度の大きいビア導体構造体３０は、第１スルーホール導体２２をグランドと接続した場合に、電磁波シールドの効果を発揮するので、ＥＭＩ（Electro-Magnetic Interference［電磁妨害］）シールド製品に応用することもできる。
【００５０】
本実施形態の配線板１０によれば、ビア導体構造体３０の信号用配線回路において、貫通孔の寸法が小さくなり、縦（厚さ）方向の貫通孔のピッチの微細化が実現されるようになる。この結果、さらにＩＣチップを含むパッケージ基板全体として、貫通孔のピッチの微細化が実現されるようになる。
【００５１】
本実施形態の配線板１０では、信号系及び電源系の配線を、それぞれの配線に適するように形成している。これにより、ビア導体構造体３０に形成され、微細な配線ピッチ（配線同士の間隔）を有する信号用配線と、ビア導体構造体３０とは異なる領域に形成され、ビア導体構造体３０の信号用配線の配線ピッチよりも粗い配線ピッチの電源用配線と、を有する配線板１０が容易に得られる。さらに、高密度な信号用配線が形成される領域（ビア導体構造体３０）と、それ以外の低密度な電源用配線が形成される領域とを、配線板１０の用途に応じて、自在に設定できるようになる。例えば、信号用配線が形成される領域のみに限定して、製造コストを要するビア導体構造体３０を配置することができる。この結果、例えば、配線板１０が使用されるパッケージ基板において、信号系及び電源系の配線の統合化を行うにあたり、設計上の自由が高められるようになる。また、信号系及び電源系の配線を同じ工程で製造する場合と比較して、コストダウンを図ることができるようにもなる。
【００５２】
（ビア導体構造体の製造方法）
以下、本実施形態に係るビア導体構造体３０の製造方法について説明する。この方法は、第２基材２１がシリコン（Ｓｉ）からなる場合に好適に使用できる。
まず、図３（Ａ）に示されるように、シリコンからなる第２基材２１を用意し、その第１主面Ｆ側から、例えばＣＯ２レーザによって、第１スルーホール導体２２が形成される所定の複数位置に開口（有底孔）２２ｄを形成する。
【００５３】
このとき、開口２２ｄは、第１スルーホール導体２２同士の間隔ｄ１（μｍ）（貫通スルーホール導体ピッチ）が、３０μｍ以上２００μｍ以下、第１スルーホール導体２２の直径Ｒ１（μｍ）が、５μｍ以上７０μｍ以下のファインピッチになるように形成する。
【００５４】
続いて、図３（Ｂ）に示されるように、シリコン（Ｓｉ）からなる第２基材２１表面を熱酸化法により酸化処理することによって、開口２２ｄ内に、絶縁膜（ＳｉＯ２）２２ｂを形成する。その後、第２基材２１の表面（第１主面Ｆ）を適宜研磨する。
【００５５】
続いて、図３（Ｃ）に示されるように、絶縁膜２２ｂが表面に形成された開口２２ｄ内に、めっきなどの方法によって、第１スルーホール導体２２となる、銅などの導電材を埋め込む。その後、第２基材２１の表面（第１主面Ｆ）を適宜研磨する。
【００５６】
続いて、図３（Ｄ）に示されるように、第２基材２１の第１主面Ｆ側に支持板８０を接着剤を介して貼り付け、第２基材２１を支持板８０で支持させる。
続いて、図３（Ｅ）に示されるように、支持板８０で支持された第２基材２１を第２主面Ｓ側から、開口２２ｄに埋め込んだ導電材（第１スルーホール導体２２）が露出するまで化学機械研磨法（ＣＭＰ）法などにより研磨する。
【００５７】
続いて、図３（Ｆ）に示されるように、第２基材２１から支持板８０を剥離する。その後、例えばセミアディティブ（ＳＡＰ）法により、第２基材２１の表面（第１主面Ｆ、第２主面Ｓ）に配線パターン１０１を形成する。これにより、本実施形態に係るビア導体構造体３０が得られる。
【００５８】
（ビア導体構造体の別の製造方法）
本実施形態に係るビア導体構造体３０は、上記に限られず、以下の方法によっても製造することができる。この方法は、第２基材２１がガラスや、アクリルなどの有機材料からなる場合に好適に使用できる。
【００５９】
まず、図４（Ａ）に示されるように、ガラスからなる第２基材２１を用意する。
続いて、図４（Ｂ）に示されるように、その第１主面Ｆ側から、例えばＣＯ２レーザによって、第２基材２１の、第１スルーホール導体２２が形成される所定の複数位置に、ビア導体構造体３０の貫通孔２２ａを形成する。
【００６０】
このとき、貫通孔２２ａは、第１スルーホール導体２２同士の間隔ｄ１（μｍ）（貫通スルーホール導体ピッチ）（図２参照）が、３０μｍ以上２００μｍ以下、第１スルーホール導体２２の直径Ｒ１（μｍ）（図２参照）が、５μｍ以上７０μｍ以下と、ファインピッチになるように形成する。
【００６１】
続いて、図４（Ｃ）に示されるように、ガラスからなる第２基材２１の表面及び貫通孔２２ａ内に、化学的気相成長法（ＣＶＤ法）によって、絶縁膜（ＳｉＯ２）２２ｂを形成する。
【００６２】
続いて、図４（Ｄ）に示されるように、第２基材２１の表面及び貫通孔２２ａ内に、触媒を用いる公知の方法で、無電解銅めっき膜２２ｃを形成する。
続いて、第２基材２１の表面の所定の領域に、めっきレジスト２３を形成し、次に、めっきレジスト２３を水洗いし、乾燥させる。そして、めっきレジスト２３の開口から露出する無電解銅めっき膜２２ｃ上に電解銅めっきを施す。
【００６３】
これにより、図４（Ｅ）に示されるように、貫通孔２２ａ内を含むめっきレジスト２３から露出した領域に、銅などからなる第１スルーホール導体２２が形成される。その後、めっきレジスト２３を除去することにより、本実施形態に係るビア導体構造体３０が得られる。
【００６４】
（ビア導体構造体のさらに別の製造方法）
本実施形態に係るビア導体構造体３０は、以下の方法によっても製造することができる。この方法では、リソグラフィー技術などの半導体微細加工プロセスを応用する。
【００６５】
まず、図５（Ａ）に示されるように、用意した支持板９０上に、約２０μｍ程度の厚みの薄い絶縁フィルム２５を貼り付ける。その後、約３μｍ以上１５μｍ以下程度の幅の複数の、Ｚ１−Ｚ２方向に延びる線状の部位が、約３μｍ以上１５μｍ以下程度の間隔で互いに平行（ストライプ状）とされた線状のレジスト２３ａを形成し、隣接するレジスト２３ａの間から露出する絶縁フィルム２５をエッチングで除去する。これにより、図５（Ｂ）に示されるように、支持板９０上に、Ｚ１−Ｚ２方向に延び、約３μｍ以上１５μｍ以下程度の幅の複数の線状の部位が、約３μｍ以上１５μｍ以下程度の間隔で互いに平行（ストライプ状）とされた、複数の絶縁層が形成される。その後、レジスト２３ａを除去する。
【００６６】
続いて、図５（Ｃ）に示されるように、支持板９０及び絶縁フィルム２５上から、シード層となる無電解銅めっき膜（図示せず）を形成し、その無電解銅めっき膜上に電解銅めっき膜２４を形成する。その後、表面を化学機械研磨法（ＣＭＰ法）により平坦化する。これにより、図５Ｄに示されるように、支持板９０上に、Ｚ１−Ｚ２方向に延び、約３μｍ以上１５μｍ以下程度の幅の複数の線状の部位が、約３〜１５μｍ程度の間隔で互いに平行（ストライプ状）とされた、複数の銅配線２６が形成される。また、隣接する銅配線２６の間は、絶縁フィルム２５（絶縁層）で埋め込まれた状態となる。
【００６７】
続いて、図５（Ｅ）に示されるように、得られた積層体上に、約１０μｍ程度の厚みの薄い絶縁フィルム２７を貼り付ける。これにより、Ｚ方向（Ｚ１−Ｚ２方向）に延びる、ストライプ状とされた複数の銅配線２６が絶縁フィルム２７で覆われた状態となる（図５Ｆ参照）。
【００６８】
これにより、図５（Ｆ）に示されるように、支持板９０上に、ストライプ状とされた複数の銅配線２６が絶縁フィルム２７で覆われ、かつ、隣接する銅配線２６の間が絶縁フィルム２５（絶縁層）で埋め込まれたユニット構造体２８が形成される。
【００６９】
続いて、図５（Ｇ）、図５（Ｈ）に示されるように、ユニット構造体２８上から上述と同様の作成工程を繰り返す。これにより、図５（Ｉ）に示されるように、支持板９０上に、複数のユニット構造体２８が多層に積層され、Ｚ方向（Ｚ１−Ｚ２方向）に延びる多層構造体２９が形成される。
【００７０】
続いて、図５（Ｊ）に示されるように、多層構造体２９をＸ方向（Ｘ１−Ｘ２方向）から、例えばダイシングカッタ等を用いて約１００μｍ間隔で切断する。これにより、本実施形態に係るビア導体構造体３０が複数個得られる。
なお、ビア導体構造体３０は、信号用配線として機能する第１スルーホール導体２２の一部を構成する銅配線２６ｂが、グランドに接続されていてもよい。
詳しくは、図５Ｋでは、グランドに接続されていない第１スルーホール導体２２のその他の一部を構成する銅配線２６ａが、グランドに接続されている第１スルーホール導体２２の一部を構成する銅配線２６ｂに囲まれている。換言すれば、グランドに接続されていない銅配線２６ａが、グランドに接続されている銅配線２６ｂと、互い違い形成されている。この構成によれば、グランドに接続されていない信号用の第１スルーホール導体２２が、グランドに接続されている第１スルーホール導体２２に挟まれた状態となる。このため、ストリップラインやマイクロストリップラインの配線構造が第１スルーホール導体２２自体によって実現される。この結果、第１スルーホール導体２２間で生じるノイズ、クロストークなどの不具合が低減され、第１スルーホール導体２２において高速信号伝送が実現される。
【００７１】
この製造方法によれば、リソグラフィー技術などの半導体微細加工プロセスを応用するので、ビア導体構造体３０の基材に貫通孔を形成することなく、ファインピッチ（高密度）の配線パターンを歩留まりよく形成することが可能となる。
【００７２】
（配線板の製造方法）
次に、上述した配線板１０の製造方法の一例について説明する。
まず、図６Ａに示されるように、用意した支持板９１上の所定の複数位置（図６Ａでは２箇所）に、本実施形態に係るビア導体構造体３０を載置する。
【００７３】
続いて、図６Ｂに示されるように、ビア導体構造体３０の上面を銅箔４５を有するプリプレグ２０ａで覆い、圧着することで、プリプレグ２０ａを構成する絶縁材で、隣接するビア導体構造体３０の間が埋め込まれるようにする。
【００７４】
続いて、図６Ｃに示されるように、プリプレグ２０ａの下面に、銅箔４５を有するプリプレグ２０ｂを貼り付ける。これにより、第１基材２０を構成する絶縁材は、第１絶縁層５１、５２を構成する樹脂材料と一体化される。
これにより、図６Ｄに示されるように、ビア導体構造体３０が、プリプレグ２０ａ及びプリプレグ２０ｂに由来する絶縁材（第１基材２０、第１絶縁層５１、５２）で覆われ、上下の表面に銅箔４５が形成された積層体が得られる。
【００７５】
プリプレグ（以下、同様）２０ａ、２０ｂは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。
【００７６】
続いて、図６Ｅに示されるように、第１基材２０及び第１絶縁層５１、５２の所定の位置に、例えばＣＯ２レーザや、ドライエッチング技術を用いて、２つの貫通孔４０ａ及び８つの貫通孔３１ａを形成する。
【００７７】
これにより、２つの貫通孔４０ａにより、第１基材２０及び第１絶縁層５１、５２が貫通されるとともに、８つの貫通孔３１ａを通して、第１スルーホール導体２２の表面が露出される。その後、貫通孔４０ａ、貫通孔３１ａの内部に残留するスミアを除去するためのデスミア処理を行う。
【００７８】
続いて、図６Ｅを参照して、例えば、パラジウム（Ｐｄ）を主成分とする触媒を第１絶縁層５１、５２の表面、貫通孔４０ａの内壁、及び、貫通孔３１ａの内壁に付与する。その後、第１基材２０及び第１絶縁層５１、５２に、無電解銅めっきを施す。これにより、第１絶縁層５１、５２の表面、貫通孔４０ａ及び貫通孔３１ａの内壁に、シード層としての無電解銅めっき膜が形成される。
【００７９】
続いて、図６Ｆを参照して、無電解銅めっき膜が形成された第１基材２０及び第１絶縁層５１、５２に、電解銅めっきを施す。これにより、第１絶縁層５１、５２の表面に、第１導体パターン１０２となる銅めっき膜が形成され、貫通孔４０ａの内部に第２スルーホール導体４０が形成され、貫通孔３１ａの内部にビア導体３１が形成される。その後、テンティング法などにより、銅めっき膜をパターニングする。これにより、銅めっき膜からなる第１導体パターン１０２が形成される。
【００８０】
続いて、図６Ｇに示されるように、第１絶縁層５１上に、第２絶縁層５３となるプリプレグを配置し、ラミネート処理により、第１絶縁層５１にこのプリプレグを圧着する。これにより、第１絶縁層５１上に、第２絶縁層５３が形成される。また、第１絶縁層５２上に、第２絶縁層５４となるプリプレグを配置し、ラミネート処理により、第１絶縁層５２にこのプリプレグを圧着する。これにより、第１絶縁層５２上に、第２絶縁層５４が形成される。
【００８１】
続いて、第２絶縁層５３、５４にレーザ光を照射して、図６Ｇに示されるように、貫通孔３３ａ、３４ａを形成する。そして、貫通孔３３ａ、３４ａの内部に残留するスミアを除去するためのデスミア処理を行う。
【００８２】
続いて、図６Ｅ、図６Ｆに示される工程と同様な工程を経ることにより、貫通孔３３ａ、３４ａの内部にビア導体３３、３４が形成され、第２絶縁層５３、５４上に第３導体パターン１０３が形成される。その後、第２絶縁層５３上に第３導体パターン１０３を覆うように、ソルダーレジスト層６１を形成する。また、第２絶縁層５４上に第３導体パターン１０３を覆うように、ソルダーレジスト層６２を形成する。ソルダーレジスト層６１、６２は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等を用いて形成する。
【００８３】
続いて、ソルダーレジスト層６１に開口部７１ａを形成し、第３導体パターン１０３の一部を露出させる。また、ソルダーレジスト層６２に開口部７１ｂを形成し、第３導体パターン１０３の一部を露出させる。
【００８４】
続いて、開口部７１ａから露出する第３導体パターン１０３の表面と、開口部７１ｂから露出する第３導体パターン１０３の表面に、無電解Ｎｉ／Ｐｄ／Ａｕめっき処理を施す。これにより、ソルダーレジスト層６１、６２の開口部７１ａ、７２ａから露出する第３導体パターン１０３の表面に、接続層が形成される。その後、ＩＣチップ（半導体素子）を実装するためのバンプ７１、バンプ７１を対応する接続層上に形成する。これにより、図１Ｂに示される本実施形態の配線板１０が得られる。
【００８５】
このように、ビア導体構造体３０の第２基材２１に、配線板１０の各絶縁層に使用される、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）とは異なる、ガラス、シリコン、セラミック、アクリル樹脂を使用することにより、信号用配線に適した５μｍ以上１５μｍ以下、好ましくは、８μｍ以上１２μｍ以下の微細な配線構造を形成することが容易となる。そしてこのようなビア導体構造体３０を、より配線ピッチの大きな電源用配線を有する配線板１０に内蔵することで、ビア導体構造体３０に形成された信号用配線と、この信号用配線と区分され、ビア導体構造体３０とは異なる領域に形成された電源用配線とを有する配線板１０が得られる。
【００８６】
本実施形態の配線板１０では、信号系及び電源系の配線を形成するにあたり、それぞれ異なる製造プロセス及び材料を使用している。これにより、ビア導体構造体３０に形成され、微細な配線ピッチを有する信号用配線と、ビア導体構造体３０とは異なる領域に形成され、ビア導体構造体３０の信号用配線の配線ピッチよりも粗い配線ピッチを有する電源用配線と、を有する配線板１０が容易に得られる。この結果、例えば、配線板１０が使用されるパッケージ基板において、信号系及び電源系の配線の統合化を行うにあたり、設計上の自由が高められるようになる。
【００８７】
（配線板の別の製造方法）
次に、上述した配線板１０の別の製造方法について説明する。ただし、本例では、配線板１０の中央には、第１基材２０に代えて、コア基板２００が配置される。
ここで製造される配線板１０は、図７Ａに示されるように、図６Ａにおいて、支持板９１上にコア基板２００を載置し、コア基板２００に形成したキャビティ２００ａ内にビア導体構造体３０を配置する以外は、図６Ａ〜図６Ｇに示される配線板１０の製造方法と同様にして製造される。即ち、図７Ａ〜図７Ｇで示される各工程が、それぞれ、図６Ａ〜図６Ｇで示される各工程に対応する。
【００８８】
以上の製造方法によっても、ビア導体構造体３０に形成され、微細な配線ピッチを有する信号用配線と、ビア導体構造体３０とは異なる領域に形成され、ビア導体構造体３０の信号用配線の配線ピッチよりも粗い配線ピッチを有する電源用配線と、を有する配線板１０が容易に得られる。この結果、例えば、配線板１０が使用されるパッケージ基板において、信号系及び電源系の配線の統合化を行うにあたり、設計上の自由が高められるようになる。
【００８９】
（配線板のさらに別の製造方法）
次に、上述した配線板１０のさらに別の製造方法について説明する。
ここで製造される配線板１０は、図８Ａに示されるように、図６Ａにおいて、支持板９１上において、ビア導体構造体３０以外に、所定の位置に電子部品３００を配置する以外は、図６Ａ〜図６Ｇに示される配線板１０の製造方法と同様にして製造される。即ち、図８Ａ〜図８Ｇで示される各工程が、それぞれ、図６Ａ〜図６Ｇで示される各工程に対応する。
【００９０】
以上の製造方法によっても、ビア導体構造体３０に形成され、微細な配線ピッチを有する信号用配線と、ビア導体構造体３０とは異なる領域に形成され、ビア導体構造体３０の信号用配線の配線ピッチよりも粗い配線ピッチを有する電源用配線と、を有する配線板１０が容易に得られる。この結果、例えば、配線板１０が使用されるパッケージ基板において、信号系及び電源系の配線の統合化を行うにあたり、設計上の自由が高められるようになる。
【００９１】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。
【００９２】
上記実施形態では、第１基材２０の第１主面Ｆ側に、第１導体パターン１０１、第２導体パターン１０２、第３導体パターン１０３、第１絶縁層５１、第２絶縁層５３からなるビルドアップ層１１が形成され、第１基材２０の第２主面Ｓ側に、第１導体パターン１０１、第２導体パターン１０２、第３導体パターン１０３、第１絶縁層５２、第２絶縁層５４からなるビルドアップ層１２が形成される場合について説明した。これに限らず、第１基材２０上に形成されるビルドアップ層は、３以上の導体パターン、及び３以上の絶縁層からなるものでもよい。
【００９３】
第１基材２０、第１絶縁層５１、５２、第２絶縁層５３、５４、ソルダーレジスト層６１、６２を構成する材料は、配線板１０の使用目的等に応じて任意に選択することができる。例えば、第１絶縁層５１、５２、第２絶縁層５３、５４は、プリプレグの他、ガラス繊維等の補強材を含まない熱硬化性樹脂や、それらの混合物、さらにはＲＣＦ（Resin Coated copper Foil）から構成されていてもよい。また、第１絶縁層５１、５２には、プリプレグの他、モールド樹脂塗布を用いることもできる。
【００９４】
無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、ＰＶＤ膜やＣＶＤ膜を用いることもできる。ＰＶＤ膜やＣＶＤ膜の場合、触媒は不要である。
また、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。
【００９５】
また、第１導体パターン１０１、第２導体パターン１０２、第３導体パターン１０３の形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などから、配線板１０の用途に応じて適宜選択することができる。
【００９６】
配線板１０の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の要旨を逸脱しない範囲において任意に変更することができる。
【００９７】
例えば、配線板１０におけるスルーホール導体又は各ビア導体は、フィルド導体としたが、これに限られず、例えばコンフォーマル導体であってもよい。
【００９８】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
【００９９】
上記実施形態や変形例等は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことができる。また、必要に応じ、上記各実施形態及び変形例における構成要素の一部を削除することも可能である。
【０１００】
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「特許請求の範囲」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
【産業上の利用可能性】
【０１０１】
本発明に係る配線板は、例えばマイクロプロセッサなどのＩＣチップ（半導体素子）を有するパッケージ基板に適している。本発明に係る配線板の製造方法は、そのようなパッケージ基板の製造に適している。
【符号の説明】
【０１０２】
１０  配線板
１１  ビルドアップ層
１２  ビルドアップ層
２０  第１基材
２０ａ  プリプレグ
２０ｂ  プリプレグ
２１  第２基材
２２  第１スルーホール導体
２２ａ  貫通孔
２２ｂ  絶縁膜（ＳｉＯ２）
２２ｃ  無電解銅めっき膜
２２ｄ  開口（有底孔）
２３  めっきレジスト
２３ａ  レジスト
２４  電解銅めっき膜
２５  絶縁層
２６  銅配線
２６ａ  銅配線
２６ｂ  銅配線
２７  絶縁フィルム
２８  ユニット構造体
２９  多層構造体
３０  ビア導体構造体
３１  ビア導体
３１ａ  貫通孔
３２  ビア導体
３２ａ  貫通孔
３３  ビア導体
３３ａ  貫通孔
３４  ビア導体
３４ａ  貫通孔
４０  第２スルーホール導体
４０ａ  貫通孔
４１  導体層
４２  導体層
４３  導体層
４４  導体層
４５  銅箔
５１  第１絶縁層
５２  第１絶縁層
５３  第２絶縁層
５４  第２絶縁層
６１  ソルダーレジスト層
６２  ソルダーレジスト層
７１  バンプ
７１ａ  開口部
７２  バンプ
７２ａ  開口部
８０  支持板
９０  支持板
９１  支持板
１０１  第１導体パターン
１０２  第２導体パターン
１０３  第３導体パターン
２００  コア基板
Ｆ  第１主面
Ｓ  第２主面
【図１Ａ】
2014165218.tif 000003
【図１Ｂ】
2014165218.tif 000004
【図２】
2014165218.tif 000005
【図３】
2014165218.tif 000006
【図４】
2014165218.tif 000007
【図５Ａ】
2014165218.tif 000008
【図５Ｂ】
2014165218.tif 000009
【図５Ｃ】
2014165218.tif 000010
【図５Ｄ】
2014165218.tif 000011
【図５Ｅ】
2014165218.tif 000012
【図５Ｆ】
2014165218.tif 000013
【図５Ｇ】
2014165218.tif 000014
【図５Ｈ】
2014165218.tif 000015
【図５Ｉ】
2014165218.tif 000016
【図５Ｊ】
2014165218.tif 000017
【図５Ｋ】
2014165218.tif 000018
【図６Ａ】
2014165218.tif 000019
【図６Ｂ】
2014165218.tif 000020
【図６Ｃ】
2014165218.tif 000021
【図６Ｄ】
2014165218.tif 000022
【図６Ｅ】
2014165218.tif 000023
【図６Ｆ】
2014165218.tif 000024
【図６Ｇ】
2014165218.tif 000025
【図７Ａ】
2014165218.tif 000026
【図７Ｂ】
2014165218.tif 000027
【図７Ｃ】
2014165218.tif 000028
【図７Ｄ】
2014165218.tif 000029
【図７Ｅ】
2014165218.tif 000030
【図７Ｆ】
2014165218.tif 000031
【図７Ｇ】
2014165218.tif 000032
【図８Ａ】
2014165218.tif 000033
【図８Ｂ】
2014165218.tif 000034
【図８Ｃ】
2014165218.tif 000035
【図８Ｄ】
2014165218.tif 000036
【図８Ｅ】
2014165218.tif 000037
【図８Ｆ】
2014165218.tif 000038
【図８Ｇ】
2014165218.tif 000039