(57)【要約】【課題】直流入力電圧Ｖinの変動に拘わることなく第１および第２のスイッチング素子のターンオン・タイミングを適切に設定してゼロ電圧スイッチングを実現し、変換効率の低下を防止することのできる簡易な構成のスイッチング電源装置を提供する。【解決手段】出力制御信号を受けて前記第１および第２のスイッチング素子を共にオフする時間幅を規定するデッドタイム信号を生成するデッドタイム回路と、前記出力制御信号と前記デッドタイム信号とに従って前記第１および第２のスイッチング素子のオン時間をそれぞれ規定する第１および第２の出力信号をそれぞれ生成する出力信号生成回路と、前記直流入力電力の電圧の変化または前記コンデンサの出力電圧の変化に応じて前記デッドタイム信号の時間幅を変化させて前記第１および第２のスイッチング素子のターンオン・タイミングを調整するデッドタイム調整回路とを具備する。【選択図】      図３
2014045595.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子により直流入力電力をスイッチングしてインダクタに蓄え、第２のスイッチング素子により上記インダクタに蓄えた電力を該インダクタの共振を利用して出力コンデンサに転送して直流出力電力を得る共振型電力変換装置本体と、
前記第１および第２のスイッチング素子を交互にオン・オフ駆動して前記インダクタを共振させる駆動制御回路と、
前記出力コンデンサの出力電圧を検出し、その検出情報を前記駆動制御回路に帰還して該駆動制御回路の動作を制御するフィードバック回路とを具備し、
前記駆動制御回路は、前記フィードバック回路から帰還される検出情報に応じたパルス幅の出力制御信号を生成する出力制御回路と、
出力制御信号に基づいて前記第１および第２のスイッチング素子の一方のターンオフ・タイミングを基準として、他方のスイッチング素子のターンオン・タイミングを規定するデッドタイム信号を生成するデッドタイム回路と、
前記出力制御信号と前記デッドタイム信号とに従って前記第１および第２のスイッチング素子のオン時間をそれぞれ規定する第１および第２の出力信号をそれぞれ生成する出力信号生成回路と、
前記直流入力電力の電圧または前記コンデンサの出力電圧に応じて前記デッドタイム信号の時間幅を変化させて前記第１および第２のスイッチング素子のターンオン・タイミングを調整するデッドタイム調整回路と
を具備したことを特徴とするスイッチング電源装置。
【請求項２】
前記共振型電力変換装置本体は、直流電圧源にコンデンサを介して絶縁トランスの一次巻線を接続して該絶縁トランスのリーケージインダクタンスと前記コンデンサとにより形成した直列共振回路と、
前記駆動制御回路により駆動され、オン時に前記直流入力電圧源からの入力電圧を前記直列共振回路に印加する第１のスイッチング素子と、
前記直列共振回路に並列接続され、前記第１のスイッチング素子のオフ時に前記駆動制御回路によりオン駆動されて前記直列共振回路の電流路を形成する第２のスイッチング素子と、
前記絶縁トランスの二次巻線側に生起された電力を整流するダイオード、およびこのダイオードを介して整流された電力を平滑化して出力する出力コンデンサとを備えた共振型コンバータからなる請求項１に記載のスイッチング電源装置。
【請求項３】
前記共振型電力変換装置本体は、直流電圧源に共振用リアクトルを介して接続され、前記駆動制御回路により駆動されてオン時に前記直流電圧源からの入力電圧を共振用リアクトルに印加する第１のスイッチング素子と、
この第１のスイッチング素子のオフ時に前記駆動制御回路によりオン駆動されて前記共振用リアクトルに蓄積された電力エネルギーを出力コンデンサに転送する第２のスイッチング素子とを備えた同期整流昇圧型コンバータからなる請求項１に記載のスイッチング電源装置。
【請求項４】
前記出力信号生成回路は、前記出力制御信号がオフであるときに前記デッドタイム信号の立下りをオントリガーとし、前記出力制御信号の立ち上がりをオフトリガーとするパルス幅の第１の出力信号を生成すると共に、前記出力制御信号がオンであるときに前記デッドタイム信号の立下りをオントリガーとし、前記出力制御信号の立上がりをオフトリガーとするパルス幅の第２の出力信号を生成するものである請求項１に記載のスイッチング電源装置。
【請求項５】
前記デッドタイム回路は、前記出力制御信号がオフであるときに充電されるコンデンサの充電電圧を比較基準電圧と比較する比較器を備え、前記出力制御信号の立ち下がりタイミングから前記比較器の出力信号が反転するまでの期間に亘るパルス幅のデッドタイム信号を生成するものであって、
前記デッドタイム調整回路は、前記入力電圧または前記出力電圧に応じて前記コンデンサの充電電流を調整して前記デッドタイム信号のパルス幅を変化させるものである請求項１に記載のスイッチング電源装置。
【請求項６】
前記デッドタイム調整回路は、前記入力電圧が高いときには前記コンデンサの充電電流を減らして前記デッドタイム信号のパルス幅を長く設定し、前記入力電圧が低いときには前記コンデンサの充電電流を増やして前記デッドタイム信号のパルス幅を短く設定するものである請求項５に記載のスイッチング電源装置。
【請求項７】
前記デッドタイム調整回路は、前記出力電圧が高いときには前記コンデンサの充電電流を増やして前記デッドタイム信号のパルス幅を短く設定し、前記出力電圧が低いときには前記コンデンサの充電電流を減らして前記デッドタイム信号のパルス幅を長く設定するものである請求項５に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換効率の向上を図ったスイッチング電源装置に関する。
【背景技術】
【０００２】
各種電子機器用のスイッチング電源装置として、共振型コンバータが知られている。このコンバータは、直流電圧源にコンデンサを介して絶縁トランスの一次巻線が接続される。この絶縁トランスのリーケージインダクタンスと前記コンデンサとにより直流共振回路が形成される。そして相補的にオン・オフ駆動される第１および第２のスイッチング素子を用いて前記直列共振回路に流れる共振電流を制御し、前記絶縁トランスの二次巻線側から昇降圧された直流電圧を得る。
【０００３】
またこの種のスイッチング電源装置において前記第１および第２のスイッチング素子に加わる電圧が零（０）とき、或いはインダクタンスに流れる電流が零（０）のときに前記第１および第２のスイッチング素子をターンオンすることで、各スイッチング素子での損失を大きく低減する、いわゆるソフトスイッチング技術も提唱されている（例えば特許文献１,２を参照）。
【０００４】
この共振型のスイッチング電源装置１は、概略的には、例えば図１１に示すように直流電圧源ＢにコンデンサＣを介して絶縁トランスＴの一次巻線Ｐ１を接続し、該絶縁トランスＴのリーケージインダクタンス（漏れインダクタンス）と前記コンデンサＣとにより形成した直列共振回路を主体として構成される。前記絶縁トランスＴの一次巻線Ｐ１に直列に接続された第１のスイッチング素子Ｑ１は、他励発振動作する駆動制御回路（電源ＩＣ）Ａによりオン駆動されて前記直流入力電圧源Ｂからの入力電圧Ｖinを前記直列共振回路に印加する。また前記直列共振回路に並列接続された第２のスイッチング素子Ｑ２は、前記第１のスイッチング素子Ｑ１のオフ時に前記駆動制御回路Ａによりオン駆動されて前記直列共振回路の共振電流路を形成する。これらの第１および第２のスイッチング素子Ｑ１,Ｑ２は、例えば高耐圧のｎ型ＭＯＳ-ＦＥＴからなる。
【０００５】
そして前記絶縁トランスＴの二次巻線Ｓ１,Ｓ２に生起された電力は、ダイオードＤ１,Ｄ２および出力コンデンサＣoutからなる出力回路を介して整流・平滑化され、出力電圧Ｖoutとして負荷（図示せず）に供給される。これらの回路部によって共振型電力変換装置本体が構築される。そして前記出力電圧Ｖout、具体的には該出力電圧Ｖoutと出力電圧設定値との偏差は出力電圧検出回路ＶＳにて検出され、フォトカプラＰＣを介してＦＢ電圧として前記駆動制御回路Ａにフィードバックされる。
【０００６】
この駆動制御回路ＡにフィードバックされるＦＢ電圧は、前記第１および第２のスイッチング素子Ｑ１,Ｑ２をオン・オフ駆動する出力制御信号のパルス幅変調に供され、これによって前記出力電圧Ｖoutが安定化（一定化）される。尚、直流電圧源Ｂから供給される直流電力は、一般的には入力コンデンサＣinを介してフィルタリングされた後、入力電圧Ｖinとして当該スイッチング電源装置に給電される。
【０００７】
ここで前記駆動制御回路Ａは、例えば図１２にその概略構成を示すように出力制御回路（ＰＷＭ制御回路）２、デッドタイム回路３、および駆動信号生成回路４を主体として構成される。前記出力制御回路２は、前述したように出力電圧検出回路ＶＳからフィードバックされるＦＢ電圧に応じたパルス幅の出力制御信号（ＰＷＭ信号）を生成する。尚、前記出力制御回路２については、前記ＰＷＭ信号に代えて、ＦＢ電圧に応じた周波数のパルス信号（ＰＦＭ信号）を出力制御信号として生成するものであっても良い。
【０００８】
また前記デッドタイム回路３は、前記第１および第２のスイッチング素子Ｑ１,Ｑ２に加わる電圧が零（０）ときに該第１および第２のスイッチング素子Ｑ１,Ｑ２をターンオンする為のデッドタイム信号を、前記出力制御信号を受けて生成する。そして前記駆動信号生成回路４は、前記デッドタイム信号と前記出力制御信号とに従って前記第１および第２のスイッチング素子Ｑ１,Ｑ２をそれぞれ導通駆動する為のパルス幅制御された駆動信号を生成する。
【０００９】
尚、図１２において５は前記駆動信号生成回路４が出力する駆動信号に従ってローサイド側の前記第１のスイッチング素子Ｑ１を駆動するＬＯ端子出力を生成するドライブ回路（駆動アンプ）である。また６は前記駆動信号生成回路４が出力する駆動信号をレベルシフト回路７を介して入力して、ハイサイド側の前記第２のスイッチング素子Ｑ２を駆動するＨＯ端子出力を生成するドライブ回路（駆動アンプ）である。更に８は該駆動制御回路Ａに加えられる駆動電圧ＶCCから前記出力制御回路２、前記デッドタイム回路３および前記駆動信号生成回路４の動作に必要な電圧ＶDDを生成する内部電源回路である。
【００１０】
ここで上記構成のスイッチング電源装置（共振型コンバータ）の動作を簡単に説明すると、第２のスイッチング素子Ｑ２がオフ状態にあるとき、第１のスイッチング素子Ｑ１をオンすると前述した直列共振回路に電流が流れ込む。この状態で第１のスイッチング素子Ｑ１をオフすると、前記直列共振回路（インダクタンス）に流れていた電流によって第１のスイッチング素子Ｑ１の寄生容量（図示せず）が充電されると共に、第２のスイッチング素子Ｑ２の寄生容量（図示せず）が放電される。
【００１１】
そして第１のスイッチング素子Ｑ１の寄生容量の充電電圧が前記入力電圧Ｖinに達したとき、前記第２のスイッチング素子Ｑ２をターンオンすることにより該第２のスイッチング素子Ｑ２のゼロ電圧スイッチングが実現される。すると今度は前記コンデンサＣに蓄えられた電力エネルギーが第２のスイッチング素子Ｑ２を介して流れ、前記直列共振回路（インダクタンス）に流れる電流が反転する。
【００１２】
その後、第２のスイッチング素子Ｑ２をオフすると、上述した如く反転した電流（共振電流）によって前記第２のスイッチング素子Ｑ２の寄生容量が充電されると共に前記第１のスイッチング素子Ｑ１の寄生容量が放電される。そして第２のスイッチング素子Ｑ２の寄生容量に充電された電圧が零（０）電圧に達したとき、第１のスイッチング素子Ｑ１をターンオンすることにより前記第１のスイッチング素子Ｑ１のゼロ電圧スイッチングが実現される。そして前記第１のスイッチング素子Ｑ１をターンオンに伴い、再び前記直列共振回路の電流が反転して前記第１のスイッチング素子Ｑ１を介して流れる。
【００１３】
前述したデッドタイム信号は、このような第１および第２のスイッチング素子Ｑ１,Ｑ２の一方のターンオフ・タイミングを基準として、他方のスイッチング素子Ｑ２,Ｑ１のターンオン・タイミングを規定する為に用いられる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】米国特許第５８８６８８４号明細書
【特許文献２】米国特許第７３９１１９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１５】
ところで前記デッドタイム回路３は、例えば図１３に示すように充電スイッチＱchgを介して定電流源Ｉchgによって充電される充放電コンデンサＣdtと、この充放電コンデンサＣdtに充電された電荷を放電する放電スイッチＱdisを備える。これらの充電スイッチＱchgおよび放電スイッチＱdisは、前記出力制御回路２から出力される前記出力制御信号により相補的にオン・オフ制御されるｐ型ＭＯＳ-ＦＥＴおよびｎ型ＭＯＳ-ＦＥＴからなる。そしてデッドタイム回路３は、比較器ＣＰにおいて上記充放電コンデンサＣdtの充放電電圧Ｖcdと予め設定した閾値電圧Ｖdtとを比較し、その出力と前記出力制御信号とをノア回路ＮＯＲにて論理処理することで前述したデッドタイム信号を生成するように構成される。
【００１６】
具体的にはデッドタイム回路３は、図１４にその動作波形を示すように、例えば前記出力制御信号が［Ｌ］のときに前記充放電コンデンサＣdtを充電し、その充放電電圧Ｖcdが閾値電圧Ｖdtを超えたときに前記比較器ＣＰの出力を［Ｈ］に反転する。そして前記出力制御信号が［Ｈ］のときに前記充放電コンデンサＣdtに充電された電荷を放電し、前記充放電コンデンサＣdtの充放電電圧Ｖcdが閾値電圧Ｖdtよりも低下したとき、前記比較器ＣＰの出力を［Ｌ］に反転する。このような充放電コンデンサＣdtの充放電に伴う前記比較器ＣＰの出力と前記出力制御信号とを前記ノア回路ＮＯＲにて論理処理することで一定のパルス幅Ｔdtのデッドタイム信号が生成される。
【００１７】
ここで前記スイッチング素子Ｑ１（Ｑ２）がターンオフした後、前記スイッチング素子Ｑ２（Ｑ１）の加わる電圧が零（０）となるまでの遅れ時間は、専ら、前記スイッチング素子Ｑ１,Ｑ２の寄生容量および入力電圧Ｖinに依存する。これに対して前記デッドタイム信号のパルス幅Ｔdtは、前記充放電コンデンサＣdtの容量と、該充放電コンデンサＣdtの充電電流および前記比較器ＣＰに設定される閾値電圧Ｖdtとによって固定的に決定される。
【００１８】
しかしスイッチング電源装置を構成する部品の経年変化や特性のバラつき等に起因して入力電圧Ｖinが変化したり、またこれに伴って出力電圧Ｖoutが変化し、ひいては前記ＦＢ電圧が変化することがある。従ってデッドタイム信号のパルス幅Ｔdtを決定する場合には、装置構成部品のバラつき等に起因する入力電圧Ｖinの変動幅を見込んで設定することが必要である。しかし実際には直流入力電圧Ｖinに依存する前記スイッチング素子Ｑ１,Ｑ２の寄生容量の充放電時間と、前述した如く固定的に設定される前記デッドタイム信号のパルス幅Ｔdtとの間にずれが生じることが否めない。
【００１９】
例えば入力電圧Ｖinが仕様に定められた電圧よりも低いと、これに伴って前記スイッチング素子Ｑ１,Ｑ２の寄生容量の充放電時間が短くなる。すると、例えば図１５に示すように前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）となるタイミングよりも遅れて前記スイッチング素子Ｑ１,Ｑ２がオン駆動される。この結果、電力変換の無効時間が増えるので電流ピークが延び、またスイッチング素子Ｑ１,Ｑ２での損失が増加して電力変換効率が低下する。
【００２０】
逆に入力電圧Ｖinが仕様に定められた電圧よりも高いと、これに伴って前記スイッチング素子Ｑ１,Ｑ２の寄生容量の充放電時間が長くなる。すると、例えば図１６に示すように前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）に至る前にデッドタイム信号が消失して前記スイッチング素子Ｑ１,Ｑ２がオン駆動される。この結果、ゼロ電圧スイッチングができなくなる上、スイッチング素子Ｑ１,Ｑ２での損失が増加して電力変換効率が低下する。
【００２１】
また同様に出力電圧Ｖoutが仕様に定められた電圧よりも高いと、これに伴って前記駆動制御回路ＡにフィードバックされるＦＢ電圧が仕様よりも高くなり、前記出力制御回路２が生成する出力制御信号のパルス幅が広くなる。すると、例えば図１７に示すように前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）となるタイミングにおいてもデッドタイム信号の出力が継続しているので、電圧が零（０）となるタイミングよりも遅れて前記スイッチング素子Ｑ１,Ｑ２がオン駆動される。この結果、電力変換の無効時間が増えて電流ピークが延び、またスイッチング素子Ｑ１,Ｑ２での損失が増加して電力変換効率が低下する。
【００２２】
逆に出力電圧Ｖoutが仕様に定められた電圧よりも低いと、これに伴って前記ＦＢ電圧が仕様よりも低くなり、前記出力制御回路２が生成する出力制御信号のパルス幅が狭くなる。すると、例えば図１８に示すように前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）に至る前に前記デッドタイム信号が消失して前記スイッチング素子Ｑ１,Ｑ２がオン駆動される。この結果、ゼロ電圧スイッチングができなくなる上、スイッチング素子Ｑ１,Ｑ２での損失が増加して電力変換効率が低下する。
【００２３】
本発明はこのような事情を考慮してなされたもので、その目的は、直流入力電圧Ｖinの変動に拘わることなく第１および第２のスイッチング素子のターンオン・タイミングを適切に設定してゼロ電圧スイッチングを実現し、変換効率の低下を防止することのできる簡易な構成のスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００２４】
上述した目的を達成するべく本発明に係るスイッチング電源装置は、第１のスイッチング素子により直流入力電力をスイッチングしてインダクタに蓄え、第２のスイッチング素子により上記インダクタに蓄えた電力を該インダクタの共振を利用して出力コンデンサに転送して直流出力電力を得る共振型電力変換装置本体と、前記第１および第２のスイッチング素子を交互にオン・オフ駆動して前記インダクタを共振させる駆動制御回路と、前記出力コンデンサの出力電圧を検出し、その検出情報を前記駆動制御回路に帰還して該駆動制御回路の動作を制御するフィードバック回路とを備えて構成され、
特に前記駆動制御回路を、
前記フィードバック回路から帰還される前記検出情報に応じたパルス幅の出力制御信号を生成する出力制御回路と、
前記出力制御信号に基づいて前記第１および第２のスイッチング素子の一方のターンオフ・タイミングを基準として、他方のスイッチング素子のターンオン・タイミングを規定するデッドタイム信号を生成するデッドタイム回路と、
前記出力制御信号と前記デッドタイム信号とに従って前記第１および第２のスイッチング素子のオン時間をそれぞれ規定する第１および第２の出力信号をそれぞれ生成する出力信号生成回路と、
前記直流入力電力の電圧の変化または前記コンデンサの出力電圧の変化に応じて前記デッドタイム信号の時間幅を変化させて前記第１および第２のスイッチング素子のターンオン・タイミングを調整するデッドタイム調整回路と
を具備した構成としたことを特徴としている。
【００２５】
ここで前記共振型電力変換装置本体は、例えば直流電圧源にコンデンサを介して絶縁トランスの一次巻線を接続して該絶縁トランスのリーケージインダクタンスと前記コンデンサとにより形成した直列共振回路と、前記駆動制御回路により駆動され、オン時に前記直流入力電圧源からの入力電圧を前記直列共振回路に印加する第１のスイッチング素子と、前記直列共振回路に並列接続され、前記第１のスイッチング素子のオフ時に前記駆動制御回路によりオン駆動されて前記直列共振回路の電流路を形成する第２のスイッチング素子と、前記絶縁トランスの二次巻線側に生起された電力を整流するダイオード、およびこのダイオードを介して整流された電力を平滑化して出力する出力コンデンサとを備えた共振型コンバータからなる。
【００２６】
或いは前記共振型電力変換装置本体は、例えば直流電圧源に共振用リアクトルを介して接続され、前記駆動制御回路により駆動されてオン時に前記直流電圧源からの入力電圧を共振用リアクトルに印加する第１のスイッチング素子と、この第１のスイッチング素子のオフ時に前記駆動制御回路によりオン駆動されて前記共振用リアクトルに蓄積された電力エネルギーを出力コンデンサに転送する第２のスイッチング素子とを備えた同期整流昇圧型コンバータからなる。
【００２７】
好ましくは前記出力信号生成回路は、前記出力制御信号がオフであるときに前記デッドタイム信号の立下りをオントリガーとし、前記出力制御信号の立ち上がりをオフトリガーとするパルス幅の第１の出力信号を生成すると共に、前記出力制御信号がオンであるときに前記デッドタイム信号の立下がりをオントリガーとし、前記出力制御信号の立ち上がりをオフトリガーとするパルス幅の第２の出力信号を生成するように構成される。
【００２８】
また前記デッドタイム回路は、好ましくは前記出力制御信号がオフであるときに充電されるコンデンサの充電電圧を比較基準電圧と比較する比較器を備え、前記出力制御信号の立ち下がりタイミングから前記比較器の出力信号が反転するまでの期間に亘るパルス幅のデッドタイム信号を生成するものであって、前記デッドタイム調整回路は、前記入力電圧の変化または前記出力電圧の変化に応じて前記コンデンサの充電電流を調整して前記デッドタイム信号のパルス幅を変化させるように構成される。
【００２９】
具体的には前記デッドタイム調整回路は、前記入力電圧が高いときには前記コンデンサの充電電流を減らして前記デッドタイム信号のパルス幅を長く設定し、前記入力電圧が低いときには前記コンデンサの充電電流を増やして前記デッドタイム信号のパルス幅を短く設定するように構成される。或いは前記デッドタイム調整回路は、前記出力電圧が高く、これに伴ってＦＢ電圧が高くなったときには前記コンデンサの充電電流を増やして前記デッドタイム信号のパルス幅を短く設定し、前記出力電圧が低く、これに伴ってＦＢ電圧が低くなったときには前記コンデンサの充電電流を減らして前記デッドタイム信号のパルス幅を長く設定するように構成される。
【発明の効果】
【００３０】
上記構成のスイッチング電源装置によれば、仮に装置構成部品の経年変化や特性のバラつき等に起因して入力電圧が変化したり、またこれに伴って出力電圧が、ひいてはＦＢ電圧が変化しても、デッドタイム回路が生成するデッドタイム信号のパルス幅が、入力電圧の変化または出力電圧の変化に応じてデッドタイム調整回路により調整される。従って入力電圧や出力電圧の変化に拘わることなく、第１および第２のスイッチング素子に加わる電圧が零（０）となるタイミングで該スイッチング素子をターンオンすることが可能となる。
【００３１】
故に、簡易にして効果的にスイッチング素子のゼロ電圧スイッチングを実現し、変換効率の低下を防止することができる。特に装置構成部品の温度依存性や経年変化、また部品のバラつきに起因して電力変換の無効時間が増えて電流ピークが延びたり、スイッチング素子での損失が増加して電力変換効率が低下する等の不具合を招来することがない。またデッドタイム調整回路を備えることで、入力電圧の変動幅を考慮したデッドタイム時間の設計の容易化を図ることが可能となる等の効果が奏せられる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態に係る共振型コンバータを構築したスイッチング装置の概略構成図。
【図２】図１に示すスイッチング電源装置における駆動制御回路の概略構成図。
【図３】図２に示す駆動制御回路におけるデッドタイム回路の構成例を示す図。
【図４】図３に示すデッドタイム回路の動作を説明する為の信号波形図。
【図５】図１に示すスイッチング電源装置の動作を説明する為の信号波形図。
【図６】本発明の第２の実施形態に係るスイッチング装置に組み込まれる駆動制御回路の概略構成図。
【図７】図６に示す駆動制御回路におけるデッドタイム回路の構成例を示す図。
【図８】図７に示すデッドタイム回路の動作を説明する為の信号波形図。
【図９】図６に示す駆動制御回路を備えたスイッチング電源装置の動作を説明する為の信号波形図。
【図１０】本発明の第３の実施形態に係る同期整流昇圧型コンバータを構築したスイッチング電源装置の概略構成図。
【図１１】従来一般的な共振型のスイッチング電源装置の概略構成図。
【図１２】図１１に示すスイッチング電源装置における駆動制御回路の概略構成図。
【図１３】図１２に示す駆動制御回路におけるデッドタイム回路の構成例を示す図。
【図１４】図１３に示すデッドタイム回路の動作を説明する為の信号波形図。
【図１５】入力電圧が低くなった場合の問題点を説明する為の信号波形図。
【図１６】入力電圧が高くなった場合の問題点を説明する為の信号波形図。
【図１７】ＦＢ電圧が高くなった場合の問題点を説明する為の信号波形図。
【図１８】ＦＢ電圧が低くなった場合の問題点を説明する為の信号波形図。
【発明を実施するための形態】
【００３３】
以下、図面を参照して本発明に係るスイッチング電源装置の実施形態を説明する。
図１は本発明の第１の実施形態に係る共振型コンバータを構築したスイッチング電源装置１の概略構成図である。尚、図１は、先に説明した図１１に示す従来のスイッチング電源装置１と同一部分には同一符号を付して示している。従って従来装置と同一部分の構成とその作用については、徒な繰り返し説明を省略する。
【００３４】
この第１の実施形態に係るスイッチング電源装置１が特徴とするところは、分圧抵抗Ｒ１,Ｒ２を用いて入力電圧Ｖinを分圧して検出し、これをＢＯ電圧として前記駆動制御回路Ａに入力するように構成した点にある。そして駆動制御回路Ａにおいては、上記ＢＯ電圧に基づいて前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを調整するように構成した点にある。
【００３５】
即ち、この実施形態に係る駆動制御回路Ａは、図２にその概略構成を示すように前記デッドタイム回路３に付属させてデッドタイム調整回路９を設け、このデッドタイム調整回路９において前記ＢＯ電圧の変化に応じて、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを調整するように構成される。尚、この図２においても前述した図１２に示す駆動制御回路Ａと同一部分には同一符号を付して示しており、同一構成部分についての繰り返し説明は省略する。
【００３６】
具体的には前記デッドタイム回路３およびデッドタイム調整回路９は、例えば図３に示すように構成される。図３においてデッドタイム調整回路９は、エミッタ抵抗Ｒdtを備えてエミッタホロア回路を形成したトランジスタＱdtと、前記エミッタ抵抗Ｒdtに生じるエミッタ電圧と前記ＢＯ電圧との差に応じて前記トランジスタＱdtを駆動し、エミッタ電圧よりもＢＯ電圧が低いときには前記トランジスタＱdtに流れる電流を増大させ、逆にエミッタ電圧よりもＢＯ電圧が高いときには前記トランジスタＱdtに流れる電流を減少させる差動増幅器ＯＰとを備える。
【００３７】
また前記トランジスタＱdtのコレクタには、一対のトランジスタＭ１,Ｍ２により構成されたカレントミラー回路が設けられており、このカレントミラー回路を介して前記トランジスタＱdtに流れる電流に比例する電流が出力される。更にこのカレントミラー回路の出力側（トランジスタＭ２）には、一対のトランジスタＭ３,Ｍ４により構成された第２のカレントミラー回路が設けられており、この第２のカレントミラー回路の出力側（トランジスタＭ２）は前記デッドタイム回路３の定電流源Ｉchgに接続されている。この第２のカレントミラー回路は、前記トランジスタＱdtに流れる電流に比例する電流を前記定電流源Ｉchgから分流させることで、該定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を減らす役割を担う。
【００３８】
このように構成されたデッドタイム調整回路９によれば、前記トランジスタＱdtのエミッタ電圧に比較して前記ＢＯ電圧が高いときには前記差動増幅器ＯＰは、該トランジスタＱdtに流れる電流を増大させ、これによって前記定電流源Ｉchgから分流する電流量を大きく増加させる。すると前記充放電コンデンサＣdtに対する充電電流が小さく設定され、図４のタイミングｔ1に示すように該充放電コンデンサＣdtの充電電圧Ｖcdは緩やかに増大する。そしてタイミングｔ2に示すように該充電電圧Ｖcdが前記閾値電圧Ｖdtに達するまでの時間が長くなる。この結果、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtが広く（長く）なる。
【００３９】
これに対して前記トランジスタＱdtのエミッタ電圧に比較して前記ＢＯ電圧が低いときには前記差動増幅器ＯＰは、該トランジスタＱdtに流れる電流を減少させ、これによって前記定電流源Ｉchgから分流する電流量を減少させる。すると前記充放電コンデンサＣdtに対する充電電流が、前述したＢＯ電圧が高い場合よりも多く設定され、図４のタイミングｔ3に示すように該充放電コンデンサＣdtの充電電圧Ｖcdは急速に増大する。そしてタイミングｔ4に示すように前記充電電圧Ｖcdが前記閾値電圧Ｖdtに達するまでの時間が短くなる。この結果、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtが狭く（短く）なる。
【００４０】
換言すれば上述した如く構成されたデッドタイム調整回路９の差動増幅器ＯＰと、該差動増幅器ＯＰにより駆動されるトランジスタＱdtは、前記ＢＯ電圧に応じて該トランジスタＱdtに流れる電流を調整する。そしてデッドタイム調整回路９は、前記ＢＯ電圧が高いときには出力電流を増大させて前記定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を減らし、逆に前記ＢＯ電圧が高いときには出力電流を減少させて前記定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を増やす役割を担う。
【００４１】
かくして上述したデッドタイム調整回路９を備え、デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを前記入力電圧Ｖinに応じて、具体的には入力電圧Ｖinを分圧して検出した前記ＢＯ電圧に応じて調整するように構成したスイッチング電源装置によれば、従来のスイッチング電源装置に見られた不具合を招来することがない。即ち、図５にその動作波形図を示すように、入力電圧Ｖin（ＢＯ電圧）に応じてデッドタイム信号のパルス幅Ｔdtが調整されるので、パルス幅Ｔdtが固定されたデッドタイム信号を用いる従来のスイッチング電源装置のように、前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）となるタイミングよりも遅れて該スイッチング素子Ｑ１,Ｑ２がオン駆動されたり、逆に前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）に至る前に該スイッチング素子Ｑ１,Ｑ２がオン駆動される等の不具合が生じることがない。
【００４２】
従ってこの実施形態に係るスイッチング電源装置によれば、その構成部品の経年変化や特性のバラつきに拘わることなく前記スイッチング素子Ｑ１,Ｑ２での電力変換の無効時間を極力抑えることができ、更には該スイッチング素子Ｑ１,Ｑ２での損失を低減して電力変換効率を高めることができる。しかもＢＯ電圧に応じてデッドタイム信号のパルス幅Ｔdtを調整すると言う簡易な構成にて電力変換効率を高めることができる上、デッドタイム調整回路９の構成も前述したように簡素である。従って該デッドタイム調整回路９を含む駆動制御回路Ａの集積回路化が容易であり、その実用的利点が多大である。更にはスイッチング周波数の高周波数化に伴う前記デッドタイム信号の設計仕様も大幅に緩和することができる等の効果が奏せられる。
【００４３】
ところで上述した第１の実施形態に係るスイッチング電源装置は、入力電圧Ｖin（ＢＯ電圧）の変化に応じてデッドタイム信号のパルス幅Ｔdtを調整するように構成したが、入力電圧Ｖinの変化に伴う出力電圧Ｖoutの変化、ひいてはＦＢ電圧の変化に応じてデッドタイム信号のパルス幅Ｔdtを調整することも可能である。
【００４４】
図６はＦＢ電圧の変化に応じて前記デッドタイム信号のパルス幅Ｔdtを調整するように構成した第２の実施形態に係るスイッチング電源装置の駆動制御回路Ａの概略構成図である。この駆動制御回路Ａは、前記デッドタイム回路３に付属させてデッドタイム調整回路９ａを設け、このデッドタイム調整回路９ａにおいて前記ＦＢ電圧の変化に応じて、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを調整するように構成される。尚、この図６においても前述した図１２に示す駆動制御回路Ａと同一部分には同一符号を付して示しており、同一構成部分についての繰り返し説明は省略する。
【００４５】
具体的には前記デッドタイム回路３およびデッドタイム調整回路９ａは、例えば図７に示すように構成される。このデッドタイム調整回路９ａは、図３に示したデッドタイム調整回路９と同様に、エミッタ抵抗Ｒdtを備えてエミッタホロア回路を形成したトランジスタＱdtと、前記エミッタ抵抗Ｒdtに生じるエミッタ電圧と前記ＦＢ電圧との差に応じて前記トランジスタＱdtを駆動し、エミッタ電圧よりもＢＯ電圧が低いときには前記トランジスタＱdtに流れる電流を増大させ、逆にエミッタ電圧よりもＦＢ電圧が高いときには前記トランジスタＱdtに流れる電流を減少させる差動増幅器ＯＰとを備える。
【００４６】
また前記トランジスタＱdtのコレクタには、一対のトランジスタＭ１,Ｍ２により構成されたカレントミラー回路が設けられており、このカレントミラー回路を介して前記トランジスタＱdtに流れる電流に比例する電流を前記トランジスタＭ２から得る。そしてこのカレントミラー回路のトランジスタＭ２を、前記デッドタイム回路３の定電流源Ｉchgと並列に設けられる電流源として用いることを特徴としている。即ち、デッドタイム調整回路９ａのカレントミラー回路は、前記トランジスタＱdtに流れる電流に比例する電流を前記定電流源Ｉchgに加えることで、前記充放電コンデンサＣdtに対する充電電流を増やす役割を担う。
【００４７】
このように構成されたデッドタイム調整回路９ａによれば、前記トランジスタＱdtのエミッタ電圧に比較して前記ＦＢ電圧が高いときには前記差動増幅器ＯＰは、該トランジスタＱdtに流れる電流を増大させ、これによって前記定電流源Ｉchgから供給される電流に加える電流量を大きく増加させる。すると前記充放電コンデンサＣdtに対する充電電流が多く設定され、図８のタイミングｔ11に示すように該充放電コンデンサＣdtの充電電圧Ｖcdは急激に増大する。そしてタイミングｔ12に示すように該充電電圧Ｖcdが前記閾値電圧Ｖdtに達するまでの時間が短くなる。この結果、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtが狭く（短く）なる。
【００４８】
これに対して前記トランジスタＱdtのエミッタ電圧に比較して前記ＦＢ電圧が低いときには前記差動増幅器ＯＰは、該トランジスタＱdtに流れる電流を減少させ、これによって前記定電流源Ｉchgから供給される電流に加える電流量を減少させる。すると前記充放電コンデンサＣdtに対する充電電流が、前述したＦＢ電圧が高い場合よりも少なく設定され、図４のタイミングｔ13に示すように該充放電コンデンサＣdtの充電電圧Ｖcdは緩やかに増大する。そしてタイミングｔ14に示すように前記充電電圧Ｖcdが前記閾値電圧Ｖdtに達するまでの時間が長くなる。この結果、前記デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtが広く（長く）なる。
【００４９】
換言すれば上述した如く構成されたデッドタイム調整回路９の差動増幅器ＯＰと、該差動増幅器ＯＰにより駆動されるトランジスタＱdtは、前記ＦＢ電圧に応じて該トランジスタＱdtに流れる電流を調整する。そしてデッドタイム調整回路９は、前記ＦＢ電圧が高いときには出力電流を増大させて前記定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を増やし、逆に前記ＦＢ電圧が高いときには出力電流を減少させて前記定電流源Ｉchgによる前記充放電コンデンサＣdtの充電電流を減らす役割を担う。
【００５０】
このようなデッドタイム調整回路９ａを備え、デッドタイム回路３が生成するデッドタイム信号のパルス幅Ｔdtを前記出力電圧Ｖoutに応じて、具体的には前記ＦＢ電圧に応じて調整するように構成したスイッチング電源装置によれば、従来のスイッチング電源装置に見られた不具合を招来することがない。即ち、図９にその動作波形図を示すように、出力電圧Ｖout（ＦＢ電圧）に応じてデッドタイム信号のパルス幅Ｔdtが調整されるので、パルス幅Ｔdtが固定されたデッドタイム信号を用いる従来のスイッチング電源装置のように、前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）となるタイミングよりも遅れて該スイッチング素子Ｑ１,Ｑ２がオン駆動されたり、逆に前記スイッチング素子Ｑ１,Ｑ２に加わっている電圧が零（０）に至る前に該スイッチング素子Ｑ１,Ｑ２がオン駆動される等の不具合が生じることがない。
【００５１】
従ってこの第２の実施形態に係るスイッチング電源装置においても、先の実施形態と同様にその構成部品の経年変化や特性のバラつきに拘わることなく前記スイッチング素子Ｑ１,Ｑ２での電力変換の無効時間を極力抑えることができ、更には該スイッチング素子Ｑ１,Ｑ２での損失を低減して電力変換効率を高めることができる。しかもＦＢ電圧に応じてデッドタイム信号のパルス幅Ｔdtを調整すると言う簡易な構成にて電力変換効率を高めることができる上、デッドタイム調整回路９ａの構成も前述したように簡素である。従って該デッドタイム調整回路９ａを含む駆動制御回路Ａの集積回路化が容易であり、その実用的利点が多大である。更にはスイッチング周波数の高周波数化に伴う前記デッドタイム信号の設計仕様も大幅に緩和することができる等の効果が奏せられる。
【００５２】
ところで上述した第１および第２の実施形態は、共振型コンバータを構築したスイッチング電源装置に適用したものであるが、本発明は同期整流昇圧型コンバータを構築したスイッチング電源装置にも同様に適用することができる。
【００５３】
図１０は本発明の第３の実施形態に係るスイッチング電源装置の概略構成図であり、該スイッチング電源装置は同期整流昇圧型コンバータにより構築されている。この同期整流昇圧型コンバータは、直流電圧源にインダクタＬを介して接続されてオン動作により前記インダクタＬに電力を蓄える第１のスイッチング素子Ｑ１と、この第１のスイッチング素子Ｑ１のオフ時にオン動作して前記インダクタＬに蓄えられた電力を該インダクタＬの共振を利用して出力コンデンサＣoutに転送して出力電圧Ｖoutを得る第２のスイッチング素子Ｑ２を備えて構成される。
【００５４】
これらの第１および第２のスイッチング素子Ｑ１,Ｑ２は、前述した各実施形態と同様に前記駆動制御回路Ａにより交互にオン・オフ駆動される。尚、図１０に示す同期整流昇圧型コンバータにおいては、分圧抵抗Ｒａ,Ｒｂを介して出力電圧Ｖoutを分圧して検出し、例えばフォトカプラからなるフィードバック回路Ｆを介して前記駆動制御回路Ａにフィードバックする前記ＦＢ電圧を生成するように構成されている。また前記駆動制御回路Ａには、例えば前述した各実施形態と同様に、分圧抵抗Ｒ１,Ｒ２を用いて入力電圧Ｖinを分圧して検出したＢＯ電圧が入力される。
【００５５】
このように同期整流昇圧型コンバータを構築したスイッチング電源装置においても、スイッチング素子Ｑ１,Ｑ２を最適なタイミングでオン・オフ駆動して電力変換効率を高める上で、前述したデッドタイム信号のパルス幅Ｔdtを最適化する必要があることは、前述した共振型コンバータを構築するスイッチング電源装置と同様である。従ってこの実施形態における駆動制御回路Ａもまた、前記各実施形態と同様に、図３または図７に示すように構成されたデッドタイム回路３およびデッドタイム調整回路９,９ａを備えて実現される。
【００５６】
そして前記デッドタイム回路３およびデッドタイム調整回路９,９ａを備えた駆動制御回路Ａにより前記各スイッチング素子Ｑ１,Ｑ２をオン・オフ駆動することで、該スイッチング素子Ｑ１,Ｑ２での電力変換の無効時間を極力抑え、更には該スイッチング素子Ｑ１,Ｑ２での損失を低減して電力変換効率を高めることが可能となる。従って先の各実施形態と同様な効果を奏することができる。
【００５７】
尚、本発明は上述した各実施形態に限定されるものではない。例えば前記駆動制御回路Ａにより、ローサイド側の第１のスイッチング素子Ｑ１とハイサイド側の第２のスイッチング素子Ｑ２を交互にオン・オフ駆動して電圧制御出力を得るスイッチング回路であれば、本発明を同様に適用することができる。具体的には電動機を駆動するインバータや昇降圧チョッパ回路、更にはインバータ形蛍光灯の駆動回路部や無停電電源装置（ＵＰＳ）における充電・放電回路部等の駆動制御回路として幅広く適用することができる。
【００５８】
またＢＯ電圧に基づいてデッドタイム信号のパルス幅Ｔdtを調整するか、或いはＢＦＦＢ電圧に基づいてデッドタイム信号のパルス幅Ｔdtを調整するかは、その仕様に応じて決定すれば良いものであり、更には上記パルス幅Ｔdtの調整幅についてもスイッチング素子Ｑ１,Ｑ２の特性等に応じて決定すれば良いものである。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００５９】
Ｑ１  第１のスイッチング素子
Ｑ２  第２のスイッチング素子
Ａ  駆動制御回路
Ｃout  出力コンデンサ
１  スイッチング電源装置
２  出力制御回路
３デッドタイム回路
４  駆動信号生成回路
７  レベルシフト回路
９,９ａ  デッドタイム調整回路
ＣＰ  比較器
Ｉchg  定電流源
Ｃdt  充放電コンデンサ
Ｑchg  充電スイッチ
Ｑdis  放電スイッチ
ＮＯＲ  ノア回路
ＯＰ  差動増幅器
Ｑdt  トランジスタ
Ｍ１,Ｍ２,Ｍ３,Ｍ４  トランジスタ（カレントミラー回路）
【図１】
2014045595.tif 000003
【図２】
2014045595.tif 000004
【図３】
2014045595.tif 000005
【図４】
2014045595.tif 000006
【図５】
2014045595.tif 000007
【図６】
2014045595.tif 000008
【図７】
2014045595.tif 000009
【図８】
2014045595.tif 000010
【図９】
2014045595.tif 000011
【図１０】
2014045595.tif 000012
【図１１】
2014045595.tif 000013
【図１２】
2014045595.tif 000014
【図１３】
2014045595.tif 000015
【図１４】
2014045595.tif 000016
【図１５】
2014045595.tif 000017
【図１６】
2014045595.tif 000018
【図１７】
2014045595.tif 000019
【図１８】
2014045595.tif 000020