(57)【要約】  複数の画素が、半導体基板上に二次元配置されている。各画素（１００）は、各々光電変換により電荷を生成する２つのフォトダイオード（ＰＤ１，ＰＤ２）と、各々断面にて２つのフォトダイオード（ＰＤ１，ＰＤ２）に挟まれた領域に互いに離して形成された第１及び第２のメモリ部（ＭＥＭ１，ＭＥＭ２）と、２つのフォトダイオード（ＰＤ１，ＰＤ２）から第１のメモリ部（ＭＥＭ１）へ電荷を読み出すための第１の読み出しゲート（ＲＧ１）と、２つのフォトダイオード（ＰＤ１，ＰＤ２）から第２のメモリ部（ＭＥＭ２）へ電荷を読み出すための第２の読み出しゲート（ＲＧ２）とを有する。
2017056346.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に二次元配置された複数の画素を備えた固体撮像装置であって、
前記複数の画素の各々は、
各々光電変換により電荷を生成する２つのフォトダイオードと、
各々断面にて前記２つのフォトダイオードに挟まれた領域に互いに離して形成された第１及び第２のメモリ部と、
前記２つのフォトダイオードから前記第１のメモリ部へ電荷を読み出すための第１の読み出しゲートと、
前記２つのフォトダイオードから前記第２のメモリ部へ電荷を読み出すための第２の読み出しゲートとを有することを特徴とする固体撮像装置。
【請求項２】
請求項１記載の固体撮像装置において、
前記複数の画素は、前記半導体基板上にて千鳥状に配置されたことを特徴とする固体撮像装置。
【請求項３】
請求項１又は２に記載の固体撮像装置において、
前記第１の読み出しゲートは、前記２つのフォトダイオードと前記第１のメモリ部とに跨がるように形成され、かつ、
前記第２の読み出しゲートは、前記２つのフォトダイオードと前記第２のメモリ部とに跨がるように形成されたことを特徴とする固体撮像装置。
【請求項４】
請求項１又は２に記載の固体撮像装置において、
前記複数の画素の各々は、
前記第１及び第２のメモリ部に隣接してそれぞれ形成された第１及び第２のフローティングディフュージョン部と、
前記第１のメモリ部から前記第１のフローティングディフュージョン部へ電荷を転送するための第１の転送ゲートと、
前記第２のメモリ部から前記第２のフローティングディフュージョン部へ電荷を転送するための第２の転送ゲートと、
前記第１及び第２のフローティングディフュージョン部に共通に接続された増幅トランジスタとを更に有することを特徴とする固体撮像装置。
【請求項５】
請求項１又は２に記載の固体撮像装置において、
前記２つのフォトダイオードは、前記第１及び第２のメモリ部の下部に延伸して配置されていることを特徴とする固体撮像装置。
【請求項６】
請求項１又は２に記載の固体撮像装置において、
前記２つのフォトダイオードは、前記第１及び第２のメモリ部の下部を通じて互いに接続されていることを特徴とする固体撮像装置。
【請求項７】
請求項２記載の固体撮像装置において、
前記複数の画素の各々は、
前記第１及び第２のメモリ部に隣接してそれぞれ形成された第１及び第２のフローティングディフュージョン部と、
前記第１のメモリ部から前記第１のフローティングディフュージョン部へ電荷を転送するための第１の転送ゲートと、
前記第２のメモリ部から前記第２のフローティングディフュージョン部へ電荷を転送するための第２の転送ゲートとを更に有し、
千鳥状に配置された前記複数の画素のうち互いに隣接する２つの画素の各々の前記第１又は第２のフローティングディフュージョン部に共通に接続された増幅トランジスタを更に備えたことを特徴とする固体撮像装置。
【請求項８】
請求項１又は２に記載の固体撮像装置において、
前記複数の画素の各々は、
前記２つのフォトダイオードのうちの一方から前記第２のメモリ部への電荷の読み出しを妨げるようにポテンシャルバリアとして形成された第１のバリア部と、
前記２つのフォトダイオードのうちの他方から前記第１のメモリ部への電荷の読み出しを妨げるようにポテンシャルバリアとして形成された第２のバリア部とを更に有することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、距離測定に利用できる固体撮像装置に関するものである。
【背景技術】
【０００２】
従来、距離測定に光飛行時間（ＴＯＦ：time of flight）法を採用した固体撮像装置が知られている。発光ダイオード（ＬＥＤ：light emitting diode）からパルス状の光が対象物に照射され、当該対象物からの反射光による画像を固体撮像装置で検出して、照射光に対する反射光の遅延時間をもとに距離情報を取得するものである。【０００３】
具体的には、例えば電荷振り分け方式と呼ばれる画素構造が採用される。これは、光電変換により電荷を生成する１つのフォトダイオードに複数の容量を接続し、ＬＥＤの発光に同期してフォトダイオードから異なるタイミングで各容量に電荷を読み出して分離蓄積し、各容量に蓄積された電荷の量をもとに対象物までの距離を計算するものである（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−８９３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記電荷振り分け方式による従来の画素構造では、フォトダイオードが大きいため、フォトダイオードから電荷を読み出すための電界を効果的に形成することができなかった。また、フォトダイオードからの電荷移動距離が大きかった。したがって、ＴＯＦに対して十分に短い時間のうちにフォトダイオードから電荷を読み出すことが困難であった。【０００６】
本発明の目的は、固体撮像装置におけるフォトダイオードからの電荷の読み出し速度を向上させることにある。
【課題を解決するための手段】
【０００７】
本発明は、１つの画素を構成するフォトダイオードを複数の小フォトダイオードに分割し、その間に電荷蓄積のための複数のメモリ部を配置することとしたものである。【０００８】
本発明の１つの側面による固体撮像装置は、半導体基板上に二次元配置された複数の画素を備えた固体撮像装置であって、複数の画素の各々は、各々光電変換により電荷を生成する２つのフォトダイオードと、各々断面にて当該２つのフォトダイオードに挟まれた領域に互いに離して形成された第１及び第２のメモリ部と、当該２つのフォトダイオードから第１のメモリ部へ電荷を読み出すための第１の読み出しゲートと、当該２つのフォトダイオードから第２のメモリ部へ電荷を読み出すための第２の読み出しゲートとを有することを特徴とする。【０００９】
２つのフォトダイオードの各々で生成された電荷のうちの一部は、第１の読み出しゲートを駆動することにより、２つのフォトダイオードに挟まれた第１のメモリ部へ高速に読み出される。２つのフォトダイオードの各々で生成された電荷のうちの他の一部は、第１の読み出しゲートとは別のタイミングで第２の読み出しゲートを駆動することにより、２つのフォトダイオードに挟まれた第２のメモリ部へ高速に読み出される。
【発明の効果】
【００１０】
本発明によれば、１つの画素を構成するフォトダイオードを複数の小フォトダイオードに分割し、その間に電荷蓄積のための複数のメモリ部を配置することとしたので、フォトダイオードからメモリ部への電荷移動距離が短縮される結果、固体撮像装置におけるフォトダイオードからの電荷の読み出し速度を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る固体撮像装置における画素構造を示す平面図である。
【図２】図１のＩＩ−ＩＩ断面図である。
【図３】図１のＩＩＩ−ＩＩＩ断面図である。
【図４】図１のＩＶ−ＩＶ断面図である。
【図５】図１の固体撮像装置中の１つの画素の回路図である。
【図６】図１の固体撮像装置における対象物までの距離測定の原理を説明するためのタイミング図である。
【図７】図１の固体撮像装置の動作を説明するためのタイミング図である。
【図８】図３の変形例を示す断面図である。
【図９】図３の他の変形例を示す断面図である。
【図１０】図１の変形例を示す平面図である。
【図１１】図１の他の変形例を示す平面図である。
【図１２】図１の画素と図１１の画素とを混在させた撮像領域の例を示す平面図である。
【発明を実施するための形態】
【００１２】
図１は、本発明の実施形態に係る固体撮像装置における画素構造を示す平面図である。図１の固体撮像装置は、半導体基板上に二次元配置された複数の画素を備える。図１には、縦：横の寸法比がほぼ１：２の矩形に形成された１つの画素１００と、その周辺に千鳥状に配置された他の画素とが示されている。当該他の画素も、図１に詳細を示した画素１００と同様の形状及び構造を備えている。
【００１３】
各画素１００は、第１及び第２のフォトダイオードＰＤ１，ＰＤ２と、第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２と、第１及び第２の読み出しゲートＲＧ１，ＲＧ２と、オーバーフロードレインＯＦＤと、第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２と、第１及び第２の転送ゲートＴＧ１，ＴＧ２と、リセットトランジスタＲＳと、ソースフォロワ（増幅トランジスタ）ＳＦとを有する。第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２と、リセットトランジスタＲＳのドレインと、ソースフォロワＳＦのゲートとは、メタル配線５により互いに接続されている。
【００１４】
第１及び第２のフォトダイオードＰＤ１，ＰＤ２は、各々光電変換により電荷を生成する素子であって、互いに離して形成されている。第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２は、各々断面にて第１及び第２のフォトダイオードＰＤ１，ＰＤ２に挟まれた領域に、互いに離して形成されている。第１の読み出しゲートＲＧ１は、第１及び第２のフォトダイオードＰＤ１，ＰＤ２から第１のメモリ部ＭＥＭ１へ電荷を読み出すように第１及び第２のフォトダイオードＰＤ１，ＰＤ２と第１のメモリ部ＭＥＭ１とに跨がるようにポリシリコン層で形成されたゲートである。第２の読み出しゲートＲＧ２は、第１及び第２のフォトダイオードＰＤ１，ＰＤ２から第２のメモリ部ＭＥＭ２へ電荷を読み出すように第１及び第２のフォトダイオードＰＤ１，ＰＤ２と第２のメモリ部ＭＥＭ２とに跨がるようにポリシリコン層で形成されたゲートである。オーバーフロードレインＯＦＤは、第１及び第２のフォトダイオードＰＤ１，ＰＤ２から過剰電荷を排出するためのドレインであって、第１及び第２のフォトダイオードＰＤ１，ＰＤ２の各々にて第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２とは反対側に設けられている。
【００１５】
第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２は、第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２に隣接してそれぞれ形成されている。第１の転送ゲートＴＧ１は、第１のメモリ部ＭＥＭ１から第１のフローティングディフュージョン部ＦＤ１へ電荷を転送するためのポリシリコン層からなるゲートである。第２の転送ゲートＴＧ２は、第２のメモリ部ＭＥＭ２から第２のフローティングディフュージョン部ＦＤ２へ電荷を転送するためのポリシリコン層からなるゲートである。
【００１６】
リセットトランジスタＲＳは、第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２の蓄積電荷をリセットするためのトランジスタである。ソースフォロワＳＦは、第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２の蓄積電荷に応じた電圧信号を出力するためのトランジスタである。図１中のＰＷは、ｎ型の半導体基板に設けられたｐウェルへのコンタクトを表している。
【００１７】
図２は、図１のＩＩ−ＩＩ断面図である。シリコンからなる半導体基板９の表面にて、ＳＴＩ（shallow trench isolation）からなる素子分離部１０を挟んで第１及び第２のフォトダイオードＰＤ１，ＰＤ２が形成されている。第１及び第２のフォトダイオードＰＤ１，ＰＤ２の外側には、それぞれオーバーフロードレインＯＦＤをなす拡散層が形成されている。半導体基板９の表面上には、各種ゲートをなすポリシリコン層１１と、メタル配線層１２とが順次形成されている。更に、図１では不図示のレンズ１３が、第１及び第２のフォトダイオードＰＤ１，ＰＤ２への効果的な集光のために設けられている。
【００１８】
図３は、図１のＩＩＩ−ＩＩＩ断面図である。図３に示すように、第１のメモリ部ＭＥＭ１は、断面にて第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２とに挟まれた領域に形成されている。第１の読み出しゲートＲＧ１は、第１及び第２のフォトダイオードＰＤ１，ＰＤ２と第１のメモリ部ＭＥＭ１とに跨がるポリシリコン層１１として形成されている。更に、第１のメモリ部ＭＥＭ１への光の侵入を防ぐために、図１では不図示の遮光膜１４が、例えばタングステン又はタングステンナイトライドを用いて、第１の読み出しゲートＲＧ１の上面及び側面を覆うように形成されている。図３に示された２つの「ＦＤ」は、それぞれ隣接画素のフローティングディフュージョン部である。
【００１９】
図４は、図１のＩＶ−ＩＶ断面図である。半導体基板９の表面にて、ＳＴＩからなる素子分離部１０を挟んで第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２が形成されている。第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２は、第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２に隣接してそれぞれ形成されている。第１の転送ゲートＴＧ１は、第１のメモリ部ＭＥＭ１から第１のフローティングディフュージョン部ＦＤ１へ電荷を転送するためのポリシリコン層１１からなるゲートである。第２の転送ゲートＴＧ２は、第２のメモリ部ＭＥＭ２から第２のフローティングディフュージョン部ＦＤ２へ電荷を転送するためのポリシリコン層１１からなるゲートである。
【００２０】
図５は、図１の固体撮像装置中の１つの画素１００の回路図である。第１及び第２のフォトダイオードＰＤ１，ＰＤ２は、それぞれオーバーフロードレインＯＦＤを介して電源ＶＤＤに接続されている。また、第１及び第２のフォトダイオードＰＤ１，ＰＤ２は、第１の読み出しゲートＲＧ１を介して第１のメモリ部ＭＥＭ１に、第２の読み出しゲートＲＧ２を介して第２のメモリ部ＭＥＭ２にそれぞれ接続されている。そして、第１のメモリ部ＭＥＭ１は第１の転送ゲートＴＧ１を介して第１のフローティングディフュージョン部ＦＤ１に、第２のメモリ部ＭＥＭ２は第２の転送ゲートＴＧ２を介して第２のフローティングディフュージョン部ＦＤ２にそれぞれ接続されている。ここで、前述のように第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２はメタル配線５により互いに接続されているので、図５では単一のフローティングディフュージョン部ＦＤ１／ＦＤ２として表示されている。このフローティングディフュージョン部ＦＤ１／ＦＤ２は、リセットトランジスタＲＳを介して電源ＶＤＤＣに接続されるとともに、ソースフォロワＳＦのゲートにも接続されている。ソースフォロワＳＦは、電源ＶＤＤと信号線ＳＩＧとの間に介在したトランジスタである。
【００２１】
図６は、図１の固体撮像装置における対象物までの距離測定の原理を説明するためのタイミング図である。ここでは、ＬＥＤからパルス状の光が照射される対象物までの距離をＬとし、時刻ｔ１１から時刻ｔ１３までのＬＥＤの点灯時間をＴｐとする。照射光が対象物で反射されて固体撮像装置へ戻ってくるまでに、光は速度ｃ（＝３．０×１０８ｍ／ｓ）で距離２Ｌだけ進む。したがって、照射光に対する受信光の遅延時間をΔｔとすると、
Ｌ＝ｃ×（Δｔ／２）    …（１）
が成り立つ。受信光は、時刻ｔ１１から時間Δｔだけ経過した時刻ｔ１２に立ち上がり、時刻ｔ１３から時間Δｔだけ経過した時刻ｔ１４に立ち下がる。したがって、第１及び第２のフォトダイオードＰＤ１，ＰＤ２は、時刻ｔ１２から時刻ｔ１４までの間だけ光電変換により電荷を生成する。
【００２２】
一方、第１の読み出しゲートＲＧ１は時刻ｔ１１から時刻ｔ１３までの時間Ｔｐだけ開かれ、第２の読み出しゲートＲＧ２は時刻ｔ１３から始まる時間Ｔｐだけ開かれる。ここで、第１の読み出しゲートＲＧ１により第１のメモリ部ＭＥＭ１に読み出された電荷の量をＳ１とし、第２の読み出しゲートＲＧ２により第２のメモリ部ＭＥＭ２に読み出された電荷の量をＳ２とすると、
Δｔ／Ｔｐ＝Ｓ２／（Ｓ１＋Ｓ２）    …（２）
の関係が成立する。式（１）、（２）から、
Ｌ＝（ｃ×Ｔｐ）／２  ×  Ｓ２／（Ｓ１＋Ｓ２）    …（３）
が成り立つ。つまり、第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２に振り分けられた電荷の量Ｓ１，Ｓ２をもとに、対象物までの距離Ｌを求めることができる。
【００２３】
図７は、図１の固体撮像装置の動作を説明するためのタイミング図である。時刻ｔ０までをリセット期間Ｔ０とし、時刻ｔ０から時刻ｔ１までを信号蓄積期間Ｔ１とし、時刻ｔ１から信号読み出し期間Ｔ２が始まるものとする。
【００２４】
リセット期間Ｔ０では、オーバーフロードレインＯＦＤはオフであり、第１及び第２の転送ゲートＴＧ１，ＴＧ２はオンであり、電源ＶＤＤＣはオンであり、リセットトランジスタＲＳはオンである。次に、ＬＥＤを点滅させるとともに、第１及び第２の読み出しゲートＲＧ１，ＲＧ２を互い違いにパルス駆動する。このとき、第１及び第２のフォトダイオードＰＤ１，ＰＤ２で生成された電荷は第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２に流れるが第１及び第２の転送ゲートＴＧ１，ＴＧ２がオン状態のため、電荷は第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２に蓄積されずにリセットトランジスタＲＳを通して電源ＶＤＤに流れていく。
【００２５】
次に、第１及び第２の転送ゲートＴＧ１，ＴＧ２、電源ＶＤＤＣ、リセットトランジスタＲＳをいずれもオフにする。ここから信号蓄積期間Ｔ１が始まる。信号蓄積期間Ｔ１ではＬＥＤが点滅しており、その反射光が第１及び第２のフォトダイオードＰＤ１，ＰＤ２で光電変換される。このとき、第１及び第２の読み出しゲートＲＧ１，ＲＧ２は互い違いにパルス駆動されているため、第１及び第２のフォトダイオードＰＤ１，ＰＤ２で生成された電荷は、上述の遅延時間Δｔの長さに応じて、第１のメモリ部ＭＥＭ１と第２のメモリ部ＭＥＭ２とに振り分けられる。この電荷振り分け動作は、好ましくは複数回繰り返される。その結果、第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２にそれぞれ所要の信号電荷Ｓ１，Ｓ２が蓄積される。
【００２６】
次に、第１及び第２の読み出しゲートＲＧ１，ＲＧ２のパルス駆動を止め、オーバーフロードレインＯＦＤをオンにする。ここから信号読み出し期間Ｔ２が始まる。信号読み出し期間Ｔ２では、フローティングディフュージョン部ＦＤ１／ＦＤ２への選択的な電荷転送が第１及び第２の転送ゲートＴＧ１，ＴＧ２の制御により達成される。つまり、第１の転送ゲートＴＧ１を開くと第１のメモリ部ＭＥＭ１の蓄積電荷がフローティングディフュージョン部ＦＤ１／ＦＤ２へ転送され、第２の転送ゲートＴＧ２を開くと第２のメモリ部ＭＥＭ２の蓄積電荷がフローティングディフュージョン部ＦＤ１／ＦＤ２へ転送されるのである。この信号読み出し期間Ｔ２における駆動の詳細な説明は省略する。
【００２７】
以上のように、本実施形態によれば、１つの画素１００を構成するフォトダイオードを２つの小フォトダイオードＰＤ１，ＰＤ２に分割し、その間に電荷蓄積のための２つのメモリ部ＭＥＭ１，ＭＥＭ２を配置することとしたので、フォトダイオードＰＤ１，ＰＤ２からメモリ部ＭＥＭ１，ＭＥＭ２への電荷移動距離が短縮される結果、フォトダイオードＰＤ１，ＰＤ２からの電荷の読み出し速度が向上する。
【００２８】
また、複数の画素の配置を千鳥状とすることで面積効率が向上するので、フォトダイオードＰＤ１，ＰＤ２及びメモリ部ＭＥＭ１，ＭＥＭ２に大きい面積を確保することが可能となり、より多くの信号電荷を扱うことが可能となる。
【００２９】
また、２つの転送ゲートＴＧ１，ＴＧ２により選択的に信号電荷を転送される第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２をメタル配線５で接続し、信号出力のための増幅トランジスタであるソースフォロワＳＦを第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２に共通に接続することで、出力信号のばらつきを抑制することが可能となり、より精度の高い距離測定が可能となる。
【００３０】
なお、本実施形態ではメモリ部ＭＥＭ１，ＭＥＭ２の上部全面にそれぞれ読み出しゲートＲＧ１，ＲＧ２を配置しているが、フォトダイオードＰＤ１，ＰＤ２とメモリ部ＭＥＭ１，ＭＥＭ２との境界にのみ読み出しゲートＲＧ１，ＲＧ２を配置してもよい。
【００３１】
また、素子分離部１０にＳＴＩを使用しているが、注入による素子分離を採用してもよい。また、半導体基板９はｎ型基板に限らず、ｐ型基板でもよい。
【００３２】
また、オンチップのカラーフィルタ層を、メタル配線層１２の開口部へ埋め込む構造、あるいはメタル配線層１２とレンズ１３との間に有する構造、あるいはレンズ１３の上部に有する構造としてもよい。
【００３３】
図８は、図３の変形例を示す断面図である。図８に示すように、各フォトダイオードＰＤ１，ＰＤ２がメモリ部ＭＥＭ１，ＭＥＭ２の下部に延伸して配置されていてもよい。このような構成とすることで、フォトダイオードＰＤ１，ＰＤ２の面積をより大きく形成することが可能となる。
【００３４】
図９は、図３の他の変形例を示す断面図である。図９の例では、２つのフォトダイオードＰＤ１，ＰＤ２がメモリ部ＭＥＭ１，ＭＥＭ２の下部を通じて互いに接続されている。このような構成とすることで、フォトダイオードＰＤ１，ＰＤ２の面積を更に大きく形成することが可能となる。
【００３５】
図１０は、図１の変形例を示す平面図である。図１０の中央に示された画素２００は、図１中の画素１００と同様に、第１及び第２のフォトダイオードＰＤ１，ＰＤ２と、第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２と、第１及び第２の読み出しゲートＲＧ１，ＲＧ２と、オーバーフロードレインＯＦＤと、第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２と、第１及び第２の転送ゲートＴＧ１，ＴＧ２とを有する。図１０では、当該画素２００の第１のフローティングディフュージョン部ＦＤ１と、その周囲に千鳥状に配置された複数の画素のうち図面上で左上に隣接する画素の第１のフローティングディフュージョン部ＦＤ１と、リセットトランジスタＲＳのドレインと、ソースフォロワＳＦのゲートとが、メタル配線５により互いに接続されている。また、当該画素２００の第２のフローティングディフュージョン部ＦＤ２と、その周囲に千鳥状に配置された複数の画素のうち図面上で左下に隣接する画素の第２のフローティングディフュージョン部ＦＤ２と、ソースフォロワＳＦのゲートとが、メタル配線６により互いに接続されている。
【００３６】
図１０の構成によれば、信号出力のための増幅トランジスタであるソースフォロワＳＦを互いに隣接する２つの画素の各々の第１又は第２のフローティングディフュージョン部ＦＤ１，ＦＤ２に共通に接続することで、例えば画素２００の第１及び第２のフローティングディフュージョン部ＦＤ１，ＦＤ２の各々の蓄積電荷の信号を同時に出力することが可能となる。したがって、後段の演算回路にてデータ一時記憶のためのメモリを省略できるという効果がある。
【００３７】
図１１は、図１の他の変形例を示す平面図である。図１１は、図１中の１つの画素１００を互いに独立した２つの画素３００に分割した例を示している。図１１中のＢＡＲ１は、第１のフォトダイオードＰＤ１から第２のメモリ部ＭＥＭ２への電荷の読み出しを妨げるようにイオン注入によりポテンシャルバリアとして形成された第１のバリア部である。また、ＢＡＲ２は、第２のフォトダイオードＰＤ２から第１のメモリ部ＭＥＭ１への電荷の読み出しを妨げるようにイオン注入によりポテンシャルバリアとして形成された第２のバリア部である。
【００３８】
図１１の構成によれば、第１のフォトダイオードＰＤ１で光電変換により生成された電荷は第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２のうち第１のメモリ部ＭＥＭ１のみへ、第２のフォトダイオードＰＤ２で光電変換により生成された電荷は第１及び第２のメモリ部ＭＥＭ１，ＭＥＭ２のうち第２のメモリ部ＭＥＭ２のみへそれぞれ読み出しが可能である。したがって、図１１の画素３００は、通常の画像を取得するための互いに独立した２つの画素として動作する。しかも、図１の画素１００と図１１の画素３００とは、第１及び第２のバリア部ＢＡＲ１，ＢＡＲ２の有無のみで簡単に作り分けることができる。
【００３９】
図１２は、図１の画素１００と図１１の画素３００とを混在させた撮像領域の例を示す平面図である。図１２の撮像領域２０は、行列状に二次元配置された複数の画素を備える。この撮像領域２０のうち奇数番目の行Ｒ１，Ｒ３，Ｒ５は、通常の画像取得のための図１１の画素３００を並べて構成される。一方、偶数番目の行Ｒ２，Ｒ４，Ｒ６は、距離測定のための図１の画素１００を並べて構成される。つまり、１つの半導体基板上に２種類の画素が混載されており、固体撮像装置の利用範囲が広がる。
【００４０】
図１の画素１００と図１１の画素３００との並びは、図１２に示すような例に制限されるものではない。例えば、図１の画素１００を多く配置することも、反対に図１１の画素３００を多く配置することも可能である。また、行毎に限らず、列毎に画素を作り分けることも可能である。更に、特殊な規則性を持って画素を並べることも可能であり、その配置は自由である。
【産業上の利用可能性】
【００４１】
以上説明してきたように、本発明に係る固体撮像装置は、フォトダイオードからの電荷の読み出し速度を向上させることができる効果を有し、距離測定に利用できる固体撮像装置として有用である。
【符号の説明】
【００４２】
５，６  メタル配線
９  半導体基板
１０  素子分離部
１１  ポリシリコン層
１２  メタル配線層
１３  レンズ
１４  遮光膜
２０  撮像領域
１００，２００，３００  画素
ＦＤ１，ＦＤ２  フローティングディフュージョン部
ＭＥＭ１，ＭＥＭ２  メモリ部
ＯＦＤ  オーバーフロードレイン
ＰＤ１，ＰＤ２  フォトダイオード
ＰＷ  ｐウェル
ＲＧ１，ＲＧ２  （フォトダイオードからメモリ部への）読み出しゲート
ＲＳ  リセットトランジスタ
ＳＦ  ソースフォロワ（増幅トランジスタ）
ＳＩＧ  信号線
ＴＧ１，ＴＧ２  （メモリ部からフローティングディフュージョン部への）転送ゲート
ＶＤＤ，ＶＤＤＣ  電源
【図１】
2017056346.tif 000003
【図２】
2017056346.tif 000004
【図３】
2017056346.tif 000005
【図４】
2017056346.tif 000006
【図５】
2017056346.tif 000007
【図６】
2017056346.tif 000008
【図７】
2017056346.tif 000009
【図８】
2017056346.tif 000010
【図９】
2017056346.tif 000011
【図１０】
2017056346.tif 000012
【図１１】
2017056346.tif 000013
【図１２】
2017056346.tif 000014
【国際調査報告】
2017056346.tif 000015
2017056346.tif 000016
2017056346.tif 000017
2017056346.tif 000018