(57)【要約】  本発明は、ソフトウェアプログラムを制御単位かつ同一の内容で二重化し、ＲＯＭ（００５）の故障を検出した場合においても、ＲＯＭ（００５）の故障部位にある制御の代替制御として、通常の運転と同じ制御を行う車両用変速器（０１３,０１４等）の制御装置に関する。本発明は、これにより、ＲＯＭ（００５）の故障を検出した場合、車両用変速機（０１３,０１４等）の機能を制限することなく、車両用変速機（０１３,０１４等）の安全状態を確保し、ドライバビリティ低下を避けることが可能となる。
2017002577.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する記憶部と、前記記憶部が格納しているデータを用いて処理を実施する制御部と、を備えた車両用変速機の制御装置において、  前記記憶部には前記車両用変速機の複数の制御処理が記憶され、前記複数の制御処理のうち、少なくともイグニッションＳＷのモニタ処理、ソレノイドコイルのリレー制御処理の何れかが二重化して記憶されることを特徴とする車両用変速機の制御装置。
【請求項２】
データを記憶する記憶部と、前記記憶部が格納しているデータを用いて処理を実施する制御部と、を備えた車両用変速機の制御装置において、  前記記憶部には前記車両用変速機の複数の制御処理が記憶され、前記複数の制御処理のうち、その制御処理を行えなくなった場合に前記車両用変速機の制御不能を招く制御処理について二重化して記憶されることを特徴とする車両用変速機の制御装置。
【請求項３】
請求項２に記載の車両用変速機の制御装置において、前記した前記車両用変速機の制御不能を招く制御処理は、たとえばイグニッションＳＷのモニタ処理、又はソレノイドコイルのリレー制御処理であることを特徴とする車両用変速機の制御装置。
【請求項４】
請求項１又は３に記載の車両用変速機の制御装置において、前記制御部は前記リレー制御処理により、前記ソレノイドコイルの制御ＩＣへの電源供給をオン又はオフさせるリレーの開閉を制御することを特徴とする車両用変速機の制御装置。
【請求項５】
請求項１又は３に記載の車両用変速機の制御装置において、前記制御部はイグニッションＳＷの状態をモニタ処理により検出し、イグニッションＳＷがオフの状態となってから所定の終了処理を実施したのち、マイコンへの電源供給をオフとすることを特徴とする車両用変速機の制御装置。
【請求項６】
請求項１又は３に記載の車両用変速機の制御装置において、前記制御部は、前記イグニッションＳＷのモニタ処理、ソレノイドコイルのリレー制御処理の何れかに対応する前記記憶部の異常アドレスを検出した場合に、前記記憶部に二重化して記憶された同一の内容により、前記イグニッションＳＷのモニタ処理、ソレノイドコイルのリレー制御処理を行うことを特徴とする車両用変速機の制御装置。
【請求項７】
請求項１又は３に記載の車両用変速機の制御装置において、前記記憶部は、前記複数の制御処理のうち、少なくともソレノイドコイル制御におけるリレー制御部を二重化することを特徴とする車両用変速機の制御装置。
【請求項８】
請求項１又は３に記載の車両用変速機の制御装置において、前記記憶部は、前記複数の制御処理のうち、少なくともマイコン電源供給をオフとする制御系のうち、イグニッションＳＷのモニタ処理を二重化することを特徴とする車両用変速機の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は車両用変速機の制御装置に関する。
【背景技術】
【０００２】  機能安全に関する国際標準としてＩＥＣ６１５０８やＩＳＯ２６２６２等が制定され、自動車の安全性能へのニーズが高まっている。【０００３】  安全性能へのニーズに対応すべく、車両用変速機に搭載されているマイクロプロセッサでは、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）故障検出機能の高性能化等、安全状態を常時監視できる機能が備わってきている。一方で、マイクロプロセッサの技術向上によりＲＯＭ記憶容量が急増しており、ＲＯＭ故障率は高くなる傾向がある。【０００４】  ＲＯＭ故障を含む車両用変速機の制御装置の故障が発生した場合、フェールセーフ状態へ移行する技術が公開されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４１６０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  特許文献１では、ＲＯＭ故障時に車両の安全状態を確保するため、車両用変速機の機能を制限し、ドライバビリティが著しく低下してしまう問題点があった。【０００７】  本発明は、上記課題に鑑みてなされたものであり、その目的は、ＲＯＭ故障を検出した場合において、車両用変速機の機能を制限することなく、車両用変速機の安全状態を確保し、ドライバビリティ低下を避ける方法を提供することにある。
【課題を解決するための手段】
【０００８】  上記目的を達成するため、本発明は以下の手段を有することを特徴とする。  マイクロプロセッサに搭載されているＲＯＭを、データを記憶する記憶部と、データを用いてソフトウェアプログラムを実施する制御部で構成する。  制御部は車両用変速機に取り付けられたセンサ情報や他のＥＣＵから取得した情報を基に、車両用変速機のアクチュエータを制御するソフトウェアプログラム群で構成し、制御単位でＲＯＭに配置する。【０００９】  制御単位かつ同一の内容で二重化する。二重化する制御の選定はＲＯＭ容量に依存し、ドライバビリティ低下を回避できる機能を優先的に二重化する。以下、二重化したソフトウェアプログラムを代替制御と称する。  マイクロプロセッサ機能によりＲＯＭ故障を監視し、ＲＯＭ故障が発生時は故障部位のアドレス情報を取得する。  ＲＯＭ故障部位のアドレス情報と、故障部位特定用データテーブルにより故障部位にある制御を特定する。  ＲＯＭ故障部位にある制御の代替制御にて、通常の運転と同じ制御を行う。  通常の制御と代替制御の両方でＲＯＭ故障が発生した場合は、従来技術のフェールセーフ状態とし、車両用変速機の機能に制限を与え、安全を確保する。
【発明の効果】
【００１０】  本発明によれば、ＲＯＭ故障が発生しても、代替制御を行うことにより、車両用変速機の制御を制限する必要はなく、ドライバビリティ低下を避けることができる。
【図面の簡単な説明】
【００１１】
【図１】ソレノイドリレー制御に関する本発明の実施形態の一例を示す。
【図２】ソレノイドリレー制御に関するＲＯＭ故障部位を検出する制御のフローチャートである。
【図３】ソレノイドリレー制御に関するＲＯＭ故障部位を回避する制御のフローチャートである。
【図４】イグニッションＳＷモニタ制御に関する本発明の実施形態の一例を示す。
【図５】イグニッションＳＷモニタ制御に関するＲＯＭ故障部位を検出する制御のフローチャートである。
【図６】イグニッションＳＷモニタ制御に関するＲＯＭ故障部位を回避する制御のフローチャートである。
【図７】車両用変速機の制御装置に関するシステム概要の一例を示す。
【発明を実施するための形態】
【００１２】  以下、本発明の実施の形態を図面に基づき詳細に説明する。
【実施例１】
【００１３】  図７を用いて，車両用変速機の制御装置に関するシステム概要の一例について説明する。  車両用変速機には、エンジン６０９からの駆動力を受けるプライマリプーリー６０２、ファイナルギア６１０へ駆動力を出力するセカンダリプーリー６０４、プライマリプーリー６０２とセカンダリプーリー６０４を接続するベルト６０３を備える。プライマリプーリー６０２とセカンダリプーリー６０４は、油圧により溝幅を変化させ、変速比を変えることができる。【００１４】  また、プライマリプーリー６０２とセカンダリプーリー６０４へ油を供給するオイルポンプ６０５、油の供給量を調整するプライマリソレノイドバルブ６０７、セカンダリソレノイドバルブ６０８を備える。【００１５】  車両用変速機の制御装置であるＡＴＣＵ(Ａｕｔｏｍａｔｉｃ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）６０１では、プライマリソレノイドバルブ６０７、セカンダリソレノイドバルブ６０８を開閉することで、プライマリプーリー６０２とセカンダリプーリー６０４の油圧を制御し、結果として車両用変速機の変速比を制御している。【００１６】  図１から３を用いて本発明の第一の実施例について説明する。    図１は、ソレノイドリレー制御に関する本実施例を示す。ＡＴＣＵ００１内には、マイクロプロセッサ００２、マイクロプロセッサ００２からの目標電流値を受けソレノイドバルブ０１６を制御するソレノイド制御ＩＣ０１４、バッテリ０１５からソレノイド制御ＩＣ０１４への電源供給を制御するソレノイドリレー回路０１３を備える。【００１７】  マイクロプロセッサ００２内には、データを記憶するＲＯＭデータ記憶部００５、ソフトウェアプログラムを記憶するＲＯＭ制御部００４、ＲＯＭ故障アドレスを検出できるＲＯＭ故障検出器００３を備える。【００１８】  ＲＯＭ故障検出器００３内には、ＲＯＭ故障が発生有無の情報を格納するＲＯＭ故障通知レジスタ０１７、ＲＯＭ故障発生したアドレスｎ個を格納するＲＯＭ故障アドレス格納レジスタ０１８を備える。ＲＯＭ故障検出器００３はマイクロプロセッサ００２に搭載されている機能であり、マイクロプロセッサが起動してから停止するまでの間、ＲＯＭ故障を監視する。【００１９】  ＲＯＭ制御部００４内には、ＲＯＭ故障検出器００３から取得したＲＯＭ故障通知レジスタ０１７とＲＯＭ故障アドレス格納レジスタ０１８の情報により制御部の故障部位を特定するソフトウェアプログラムであるＲＯＭ故障部位検出制御００６を有する。ＲＯＭ故障部位回避制御００７は、ＲＯＭ故障部位検出制御００６により制御部の故障部位を回避するためのソフトウェアプログラムである。ソレノイドリレー制御００８は、ソレノイドリレー回路０１３のＯＮ／ＯＦＦを制御するソフトウェアプログラムである。ソレノイド制御０１１は、ソレノイド制御ＩＣ０１４へ目標指示電流を与えるソフトウェアプログラムである。ソレノイドリレー代替制御００９は、ＲＯＭ故障時に行う代替制御としてソレノイドリレー制御００８と同じ内容のソフトウェアプログラムである。ＲＯＭ故障時制御０１０は、ソレノイドリレー制御００８とソレノイドリレー代替制御００９の両方でＲＯＭ故障となった場合に行われる。【００２０】  ���ＯＭデータ記憶部内００５には、ＲＯＭ故障部位を特定するための故障部位判定用データテーブル０１２を備える。故障部位判定用データテーブル０１２には、ソレノイドリレー制御００８、およびソレノイドリレー代替制御００９の先頭アドレスと終了アドレスを備える。【００２１】  図２、図３は、ソレノイドリレー制御に関する本実施例のソフトウェア処理の一例を示す。マイクロプロセッサ００２が起動してから終了するまでの間、一定周期で図２、図３の順に繰返しソフトウェア処理を行う。【００２２】  図２は、ソレノイドリレー制御００８に関するＲＯＭ故障部位を検出する制御のフローチャートである。ＲＯＭ故障検出器００３のＲＯＭ故障通知レジスタ０１７により、ＲＯＭ故障の発生有無を判定する（１０１）。ＲＯＭ故障と判定した場合、ＲＯＭ故障検出器００３のＲＯＭ故障アドレス格納レジスタ０１８よりＲＯＭ故障アドレス情報を取得する（１０２）。【００２３】  故障アドレス情報（１０２）と、故障部位判定用データテーブル０１２に備えられているソレノイドリレー制御の先頭アドレスまたは終了アドレスとを比較する（１０３）。この時、故障アドレス情報（１０２）が、ソレノイドリレー制御の先頭アドレスから終了アドレス内にある場合は、ソレノイドリレー制御のＲＯＭ故障と判定する（１０４）。【００２４】  次に、故障アドレス情報（１０２）と、故障部位判定用データテーブル０１２に備えられているソレノイドリレー代替制御の先頭アドレスまたは終了アドレスとを比較する（１０５）。この時、故障アドレス情報（１０２）が、ソレノイドリレー代替制御の先頭アドレスから終了アドレス内にある場合は、ソレノイドリレー代替制御のＲＯＭ故障と判定する（１０６）。【００２５】  ソレノイドリレー制御００８のＲＯＭ故障有無、あるいはソレノイドリレー代替制御００９のＲＯＭ故障有無の情報は、ＲＯＭ故障部位回避制御００７にて参照され、ＲＯＭ故障部位の回避制御が行われる。【００２６】  図３は、ソレノイドリレー制御００８に関するＲＯＭ故障部位を回避する制御のフローチャートである。ＲＯＭ故障部位検出制御００６のソレノイドリレー制御ＲＯＭ故障判定（１０４）により、ソレノイドリレー制御を回避するか否かを判定する（２０１）。ソレノイドリレー制御のＲＯＭ故障と判定されていない場合は、ソレノイドリレー制御（２０２）を行う。【００２７】  ソレノイドリレー制御のＲＯＭ故障と判定している場合は、ＲＯＭ故障部位検出制御００６のソレノイドリレー代替制御ＲＯＭ故障判定（１０６）により、ソレノイドリレー代替制御を回避するか否かを判定する（２０３）。ソレノイドリレー代替制御のＲＯＭ故障と判定されていない場合は、ソレノイドリレー代替制御（２０４）を行う。【００２８】  ソレノイドリレー制御とソレノイドリレー代替制御の両方がＲＯＭ故障と判定された場合は、ＲＯＭ故障時制御０１０（２０５）を行う。例えば、ＲＯＭ故障時制御０１０を実施した場合、ソフトウェアでは車両用変速機の各アクチュエータの制御を止める。この場合、車両用変速機のハードウェア的な制御により変速比を固定とし安全を確保しているが、ドライバビリティを著しく低下させる。【００２９】  従来の車両用変���機の制御装置では、ソレノイドリレー制御でＲＯＭ故障と判定された場合、ＲＯＭ故障時制御０１０を実施していたが、本実施例によれば、ソレノイドリレー代替制御を行うことで、ＲＯＭ故障時制御０１０を回避することができ、結果としてドライバビリティの低下を回避できる。【００３０】  以上に説明したように本実施例の車両用変速機の制御装置は、データを記憶するＲＯＭデータ記憶部００５と、ＲＯＭデータ記憶部００５が格納しているデータを用いて処理を実施するＲＯＭ制御部００４と、を備える。そして、ＲＯＭ制御部００４には車両用変速機の複数の制御処理が記憶され、複数の制御処理のうち、その制御処理を行えなくなった場合に車両用変速機の制御不能を招く制御処理について二重化して記憶されるものである。【００３１】  ここでいう車両用変速機の制御不能を招く制御処理とは、上記したソレノイドコイルのリレー制御処理、又は実施例２で説明するイグニッションＳＷのモニタ処理などが考えられる。これらはＲＯＭ故障時にＡＴＣＵ００１として最低限制御しなければならないアクチュエータに関する。逆に、ＲＯＭ故障時に制御しなくても良いアクチュエータであればソフトウェアプログラムを二重化しなくても問題はないが、これに限らない。【００３２】  すなわち、ＲＯＭ制御部００４に記憶される全ての制御処理について二重化すれば、ある制御処理についての記憶領域に故障が生じた場合に、二重化された制御処理で代替制御が可能となる。しかしながら、全ての制御処理について二重化するのは、ＲＯＭ制御部００４の記憶容量の問題から現実的でない。【００３３】  そこで、本実施例においては、特定の制御処理に絞ってＲＯＭ制御部００４に二重化するようにしたものである。上記したソレノイドコイルのリレー制御処理を記憶した記憶領域において故障が生じた場合、仮に二重化していなかったとすると、制御装置としては、変速機の制御をすることができないと判断する。しかしながら、この場合、車両用変速機の変速比を固定とすることで安全を確保することになるため、ドライバビリティを著しく低下させることになる。【００３４】  これに対して本実施例においては、たとえば、ソレノイドコイルのリレー制御処理等の車両用変速機の制御不能を招く制御処理について、ＲＯＭ制御部００４に二重化して記憶するようにしている。これによりソレノイドコイルのリレー制御処理の記憶領域に故障が生じた場合であっても、ＲＯＭ制御部００４は、二重化して記憶した制御内容により代替制御を行うことができ、通常の制御を継続して行うことが可能となる。【００３５】  したがって、ＲＯＭ制御部００４の容量を極めて大きくする必要がなく、コストの増加を抑制しつつ、かつ、車両用変速機の変速比を固定とすることでドライバビリティの著しい低下を抑制することが可能となる。
【実施例２】
【００３６】  図４から６を用いて本発明の第二の実施例について説明する。    図４は、イグニッションＳＷモニタ制御に関する本発明の実施形態の一例を示す。ＡＴＣＵ３０１内には、マイクロプロセッサ３０２、マイクロプロセッサ３０２への電源供給を行う電源ＩＣ３１５を備える。電源ＩＣ３１５内には、バッテリ３２０から電源を受けるＶｉｎ３１８、マイクロプロセッサへの電源供給を行うＶｏｕｔ３１７、Ｖｏｕｔ３１７の出力許可を行うＶｏｕｔ出力許可判定装置３１６を備える。Ｖｏｕｔ出力許可判定装置３１６へはイグニッションＳＷ３１９とマイクロプロセッサ電源供給制御３１３からの信号が入力され、入力のいずれかがＯＮ状態のときＶｏｕｔ３１６の出力許可となる。【００３７】  マイクロプロセッサ３０２内には、データを記憶するＲＯＭデータ記憶部３０５、ソフトウェアプログラムを記憶するＲＯＭ制御部３０４、ＲＯＭ故障アドレスを検出できるＲＯＭ故障検出器３０３を備える。【００３８】  ＲＯＭ故障検出器３０３内には、ＲＯＭ故障が発生有無の情報を格納するＲＯＭ故障通知レジスタ３２１、ＲＯＭ故障発生したアドレスｎ個を格納するＲＯＭ故障アドレス格納レジスタ３２２を備える。ＲＯＭ故障検出器００３はマイクロプロセッサ００２に搭載されている機能であり、マイクロプロセッサが起動してから停止するまでの間、ＲＯＭ故障を監視する。【００３９】  ＲＯＭ制御部３０４内には、ＲＯＭ故障検出器３０３から取得したＲＯＭ故障通知レジスタ０１７とＲＯＭ故障アドレス格納レジスタ０１８の情報により制御部の故障部位を特定するソフトウェアプログラムであるＲＯＭ故障部位検出制御３０６を有する。ＲＯＭ故障部位回避制御３０７は、ＲＯＭ故障部位検出制御３０６により制御部の故障部位を回避するためのソフトウェアプログラムである。イグニッションＳＷモニタ制御３０８は、イグニッションＳＷ３１９の電圧をモニタする。イグニッションＳＷモニタ代替制御３０９は、ＲＯＭ故障時に行う代替制御としてイグニッションＳＷモニタ制御３０８と同じ内容のソフトウェアプログラムである。ＡＴＣＵ終了制御３１０は、車両用変速機やＡＴＣＵ３０１の故障を回避するための処理が行われる。イグニッションＳＷ監視処理３１１は、イグニッションＳＷ３１９のＯＮ、ＯＦＦを常時監視する。終了処理３１２は、イグニッションＳＷがＯＦＦときに行われ、マイクロプロセッサ３０２の初期化処理等、ＡＴＣＵ３０１の故障を回避するための処理が行われる。マイクロプロセッサ電源供給制御３１３は、電源ＩＣ３１５によりマイクロプロセッサ３０２への電源供給を制御する。【００４０】  ＲＯＭデータ記憶部内３０５には、ＲＯＭ故障部位を特定するための故障部位判定用データテーブル３１４を備える。故障部位判定用データテーブル３１４には、イグニッションＳＷモニタ制御３０８、およびイグニッションＳＷモニタ代替制御３０９の先頭アドレスと終了アドレスを備える。【００４１】  図５、図６は、イグニッションＳＷモニタ制御に関する本実施例のソフトウェア処理の一例を示す。マイクロプロセッサ３０２が起動してから終了するまでの間、一定周期で図５、図６の順に繰返しソフトウェア処理を行う。【００４２】  図５は、イグニッションＳＷモニタ制御３０８に関するＲＯＭ故障部位を検出する制御のフローチャートである。ＲＯＭ故障検出器３０３のＲＯＭ故障通知レジスタ３２１により、ＲＯＭ故障の発生有無を判定する（１０１）。ＲＯＭ故障と判定した場合、ＲＯＭ故障検出器３０３のＲＯＭ故障アドレス格納レジスタ３２２よりＲＯＭ故障アドレス情報を取得する（４０２）。【００４３】  故障アドレス情報（４０２）と、故障部位判定用データテーブル３１４に備えられているイグニッションＳＷモニタ制御の先頭アドレスまたは終了アドレスとを比較する（４０３）。この時、故障アドレス情報（４０２）が、イグニッションＳＷモニタ制御の先頭アドレスから終了アドレス内にある場合は、イグニッションＳＷモニタ制御のＲＯＭ故障と判定する（４０４）。【００４４】  次に、故障アドレス情報（４０２）と、故障部位判定用データテーブル３１４に備えられているイグニッションＳＷモニタ代替制御の先頭アドレスまたは終了アドレスとを比較する（４０５）。この時、故障アドレス情報が、イグニッションＳＷモニタ代替制御の先頭アドレスから終了アドレス内にある場合は、イグニッションＳＷモニタ代替制御のＲＯＭ故障と判定する（４０６）。【００４５】  イグニッションＳＷモニタ制御３０８のＲＯＭ故障有無、あるいはイグニッションＳＷモニタ代替制御３０９のＲＯＭ故障有無の情報は、ＲＯＭ故障部位回避制御３０７にて参照され、ＲＯＭ故障部位の回避制御が行われる。【００４６】  図６は、イグニッションＳＷモニタ制御３０８に関するＲＯＭ故障部位を回避する制御のフローチャートである。ＲＯＭ故障部位検出制御３０６のイグニッションＳＷモニタ制御ＲＯＭ故障判定（４０４）により、イグニッションＳＷモニタ制御を回避するか否かを判定する（５０１）。イグニッションＳＷモニタ制御のＲＯＭ故障と判定されていない場合は、イグニッションＳＷモニタ制御（５０２）を行う。【００４７】  イグニッションＳＷモニタ制御のＲＯＭ故障と判定された場合は、ＲＯＭ故障部位検出制御００６のイグニッションＳＷモニタ代替制御ＲＯＭ故障判定（４０６）により、イグニッションＳＷモニタ代替制御を回避するか否かを判定する（５０３）。イグニッションＳＷモニタ代替制御のＲＯＭ故障と判定されていない場合は、イグニッションＳＷモニタ代替制御（５０４）を行う。【００４８】  イグニッションＳＷモニタ制御とイグニッションＳＷモニタ代替制御の両方がＲＯＭ故障と判定された場合は、ＡＴＣＵ終了制御３０５のイグニッションＳＷ監視処理３１１（５０５）、終了処理３１２（５０６）を行わない。【００４９】  例えば、イグニッションＳＷモニタ制御とイグニッションＳＷモニタ代替制御の両方がＲＯＭ故障と判定された場合は、ＡＴＣＵを安全に終了する制御を行わないため、ＡＴＣＵの故障を引き起こす可能性がある。ＡＴＣＵが故障した場合、車両用変速機の各アクチュエータを制御できなくなる。この場合、車両用変速機のハードウェア的な制御により変速比を固定とし安全を確保しているが、ドライバビリティを著しく低下させる。【００５０】  一方、イグニッションＳＷモニタ制御とイグニッションＳＷモニタ代替制御のいずれかがＲＯＭ故障ではない��判定された場合は、ＡＴＣＵ終了制御３０５のイグニッションＳＷ監視処理３１１（５０５）、終了処理３１２（５０６）を行い、ＡＴＣＵを安全に終了する。【００５１】  従来の車両用変速機の制御装置では、イグニッションＳＷモニタ制御でＲＯＭ故障と判定された場合、ＡＴＣＵ終了制御３０５を実施できなかったが、本発明によれば、イグニッションＳＷモニタ代替制御を行うことで、ＡＴＣＵ終了制御３０５を実施できるようになり、結果としてＡＴＣＵ故障を防ぎ、ドライバビリティの低下を回避できる。【００５２】  本実施例においては、特定の制御処理に絞ってＲＯＭ制御部３０４に二重化するようにしたものである。上記したイグニッションＳＷモニタ制御処理を記憶した記憶領域において故障が生じた場合、仮に二重化していなかったとすると、ＡＴＣＵ３０１を安全に終了する制御を行わないため、ＡＴＣＵ３０１の故障を引き起こす可能性がある。ＡＴＣＵ３０１が故障した場合、車両用変速機の制御をすることができない。しかしながら、この場合、車両用変速機の変速比を固定とすることで安全を確保することになるため、ドライバビリティを著しく低下させることになる。【００５３】  これに対して本実施例においては、たとえば、イグニッションＳＷモニタ制御処理等の車両用変速機の制御不能を招く制御処理について、ＲＯＭ制御部００４に二重化して記憶するようにしている。これによりイグニッションＳＷモニタ制御処理の記憶領域に故障が生じた場合であっても、ＲＯＭ制御部００４は、二重化して記憶した制御内容により代替制御を行うことができ、通常の制御を継続して行うことが可能となる。【００５４】  したがって、ＲＯＭ制御部００４の容量を極めて大きくする必要がなく、コストの増加を抑制しつつ、かつ、車両用変速機の変速比を固定とすることでドライバビリティの著しい低下を抑制することが可能となる。
【符号の説明】
【００５５】  ００２…マイクロプロセッサ、００３…ＲＯＭ故障検出器、００４…ＲＯＭ制御部、００５…ＲＯＭデータ記憶部、００７…ＲＯＭ故障部位回避制御、００８…ソレノイドリレー制御、００９…ソレノイドリレー代替制御、０１３…ソレノイドリレー回路、０１４…ソレノイド制御ＩＣ、０１５…バッテリ、０１６…ソレノイドバルブ、０１７…ＲＯＭ故障通知レジスタ、０１８…ＲＯＭ故障アドレス格納レジスタ、６０１…ＡＴＣＵ(Ａｕｔｏｍａｔｉｃ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）、６０２…プライマリプーリー、６０４…セカンダリプーリー、６０７…プライマリソレノイドバルブ、６０８…セカンダリソレノイドバルブ。
【図１】
2017002577.tif 000003
【図２】
2017002577.tif 000004
【図３】
2017002577.tif 000005
【図４】
2017002577.tif 000006
【図５】
2017002577.tif 000007
【図６】
2017002577.tif 000008
【図７】
2017002577.tif 000009
【国際調査報告】
2017002577.tif 000010
2017002577.tif 000011
2017002577.tif 000012
2017002577.tif 000013