(57)【要約】【課題】抵抗変化素子を、半導体基板上の配線層内に設ける際、抵抗変化素子の上部電極とコンタクトプラグ間のショート（短絡）の発生を効果的に防止可能であり、多層配線層内に高密度で配置することが可能な抵抗変化素子を提供する。【解決手段】半導体基板上の配線層内に抵抗変化素子を設ける構造において、少なくとも電極および抵抗変化膜を具える抵抗変化素子を有し、抵抗変化素子の側面に保護絶縁膜が形成され、前記電極の上部と、保護絶縁膜の上部を覆うように、第一の層間絶縁膜が形成されており、前記第一の層間絶縁膜に形成されているビアホール内に、第一のコンタクトプラグが形成されており、前記保護絶縁膜の側面に、第一のコンタクトプラグの側壁部が接している構造を選択する。【選択図】図１
2014038984.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の配線層内に設けられる抵抗変化素子であって、
前記配線層は、第一の層間絶縁膜を有し、
前記抵抗変化素子は、
抵抗変化膜と、
該抵抗変化膜の上面に接して形成されている第一の電極を具えており、
前記抵抗変化膜と第一の電極を具える、該抵抗変化素子の側面を被覆する保護絶縁膜が形成されており、
少なくとも、前記抵抗変化素子の第一の電極の上部と、保護絶縁膜の上部を覆うように、第一の層間絶縁膜が形成されており、
前記第一の層間絶縁膜に形成されているビアホール内に、第一のコンタクトプラグが形成されており、
前記保護絶縁膜の側面に、第一のコンタクトプラグの側壁部が接している
ことを特徴とする抵抗変化素子。
【請求項２】
前記保護絶縁膜は、ＳｉＮ膜で形成されている
ことを特徴とする請求項１に記載の抵抗変化素子。
【請求項３】
前記ビアホール内に形成されている、第一のコンタクトプラグは、
銅を主成分とする金属で形成されるプラグ部と、該プラグ部の周囲を覆うバリアメタル層とで構成されている
ことを特徴とする請求項１に記載の抵抗変化素子。
【請求項４】
前記抵抗変化素子の抵抗変化膜は、下層の銅配線の上面を被覆する、絶縁性バリア膜上に形成されており、
前記下層の銅配線の上面を被覆する、絶縁性バリア膜は、開口部を有し、
該開口部を介して、抵抗変化素子の抵抗変化膜の下面に、前記下層の銅配線の上面が接触している
ことを特徴とする請求項１に記載の抵抗変化素子。
【請求項５】
前記下層の銅配線の上面を被覆する、絶縁性バリア膜は、ＳｉＮ膜、あるいはＳｉＣＮ膜である
ことを特徴とする請求項４に記載の抵抗変化素子。
【請求項６】
前記抵抗変化素子の抵抗変化膜は、下層の銅配線の上面を被覆する、絶縁性バリア膜上に形成されており、
前記第一のコンタクトプラグは、前記絶縁性バリア膜を貫通して、該貫通部の下に位置する下層の銅配線の上面に接触している
ことを特徴とする請求項１〜５のいずれか一項に記載の抵抗変化素子。
【請求項７】
前記第一の電極は、Ｒｕを主成分とする金属で形成されており、
前記抵抗変化膜は、固体電解質からなる膜である
ことを特徴とする請求項６に記載の抵抗変化素子。
【請求項８】
前記抵抗変化膜は、酸化物を含む
ことを特徴とする請求項１または２に記載の抵抗変化素子。
【請求項９】
前記配線層は、前記第一の層間絶縁膜上に形成される、第二の層間絶縁膜を有し、
前記第二の層間絶縁膜内に、上層の銅配線が形成されており、
前記第一の層間絶縁膜内に形成される前記第一のコンタクトプラグは、前記第二の層間絶縁膜内に形成される前記上層の銅配線と一体化して、形成されている
ことを特徴とする請求項１〜６のいずれか一項に記載の抵抗変化素子。
【請求項１０】
前記第一の電極の上面に、上面保護膜が形成されており、
前記保護絶縁膜は、抵抗変化膜、第一の電極、上面保護膜の側面を被覆している
ことを特徴とする請求項１または２に記載の抵抗変化素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化型不揮発性スイッチング素子（以下では、「抵抗変化素子」と称する）およびその製造方法に関する。特には、多層配線層の内部に形成される抵抗変化素子、該多層配線層の内部に形成される抵抗変化素子により構成されるメモリ、ならびに、多層配線層の内部に形成される抵抗変化素子を利用して構成される、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ；ＦＰＧＡ）を搭載した半導体装置と、抵抗変化素子を多層配線層の内部に形成する方法と関する。
【背景技術】
【０００２】
シリコンデバイスを含む半導体デバイスは、「Ｍｏｏｒｅの法則」として知られる、スケーリング則に基づく微細化によって、デバイスの集積化・低電力化が進められてきた。これまで、「３年で４倍の集積化を図る」というペースで、高集積デバイスの開発が進められてきた。近年、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート長Ｌｇは２０ｎｍ以下となり、リソグラフィプロセスの高騰、およびデバイス寸法の物理的限界により、さらなるデバイスの集積化・低電力化には、スケーリング則に基づく微細化とは異なるアプローチが必要となっている。すなわち、スケーリングに則基づく微細化とは異なる手法を利用して、高集積デバイスにおける、デバイス性能の改善を図ることが求められている。
【０００３】
リソグラフィプロセスの高騰の要因には、製造装置価格およびマスクセット価格の高騰が挙げられる。また、デバイス寸法の物理的限界を決定する要因として、デバイス寸法の微細化に起因する動作限界、ならびに、寸法ばらつき限界が挙げられる。
【０００４】
近年、「スケーリング則に基づく微細化」に依らず、デバイス性能の改善を図る手法として、「バックエンド・デバイス」を用いることが期待されている。「バックエンド・デバイス」とは、ＵＬＳＩの多層配線層内に搭載される能動素子であり、特に、低消費電力で不揮発性の抵抗変化型スイッチング素子を利用する記憶装置として、ＭＲＡＭ（マグネティック・ランダム・アクセス・メモリ）、ＰＲＡＭ（フェイズチェンジ・ランダム・アクセス・メモリ）、ＲｅＲＡＭ（レジスティブ・ランダム・アクセス・メモリ）などがある。従来のＣＭＯＳ半導体装置上に搭載することで、抵抗変化型スイッチング素子で構成される「バックエンド・デバイス」を不揮発性メモリとして用いたり、不揮発性スイッチとして用いたりすることで、メモリやスイッチの状態維持に要する電力を省き、半導体装置の低消費電力化を実現する手段として、期待されている。
【０００５】
「バックエンド・デバイス」、例えば、ＭＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭのような抵抗変化素子で構成される不揮発性メモリは、半導体装置の小型化および大記憶容量化の傾向に伴って、搭載容量を増大させることが期待されている。
【０００６】
一方、「ゲートアレイ」と「スタンダードセル」の中間的な位置付けの「ロジックデバイス」として、「ＦＰＧＡ」と呼ばれる、再書き換え可能なプログラマブルロジックデバイスがある。ＦＰＧＡは、「ロジックデバイス」チップの製造後、「スイッチング素子の切り替え」を行い、顧客自身が任意の回路構成を選択することを可能としている。このようなＦＰＧＡにおける「論理回路の切り替え」を、多層配線層内に搭載した抵抗変化素子を、抵抗変化型不揮発性スイッチング素子として利用して、行うことが期待されている。多層配線層内に搭載することが可能な抵抗変化素子を用いてＦＰＧＡを構成すると、回路の自由度を向上させつつ、低消費電力化を行うことができるようになる。
【０００７】
ＦＰＧＡにおける「論理回路の切り替え」スイッチの用途に適する、抵抗変化型不揮発性スイッチング素子（抵抗変化素子）としては、ＲｅＲＡＭを構成している、イオン伝導体を用いた抵抗変化素子、すなわち、ＮａｎｏＢｒｉｄｇｅ（ＮＥＣ社の登録商標）などがある。前記抵抗変化素子で利用される、イオン伝導体は、印加された電界によって、イオンが自由に動くことのできる固体電解質である。
【０００８】
不揮発性の抵抗変化型スイッチング素子を利用する記憶装置である、ＭＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭにおいて、それぞれ利用される抵抗変化型スイッチング素子の動作原理を以下に説明する。図９、図１０、図１２に、ＭＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭの構成の一例を示す。加えて、図１１に、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）の構成の一例を示す。
【０００９】
ＭＲＡＭは、外部から印加される磁場によって強磁性体内に発生した磁化が、外部磁場を取り除いた後にも強磁性体内に残留する特性を利用する。ＭＲＡＭセルでは、絶縁体を間に挟んで２つの磁性体層を積層する構造が用いられる。２つの強磁性体層のうち、一方の磁性体層（固定層）の磁化方向を参照磁化方向とし、他方の磁性体層（自由層）の磁化方向を、記憶データに応じて変更する。２つの強磁性体層間における、磁化方向の一致／不一致に応じて、磁気抵抗が異なる。磁気抵抗の相違に応じて、この記憶素子部を介して流れる電流値が異なることを利用して、データを記憶する。
【００１０】
従って、データ書き込み時には、記憶したいデータに従って、データ記憶用の磁性体層（自由層）の磁化方向を設定し、該データ記憶用の磁性体層（自由層）に外部から印加される磁場の方向を決定する。
【００１１】
ＭＲＡＭセルに対するデータ書き込み方法として、メモリセルとは別途に設けられた「書き込み配線」に電流を流し、該「書き込み配線」を流れる電流によって発生する磁場を、該データ記憶用の磁性体層（自由層）に印加する方法がある。該「書き込み配線」を流れる電流の方向を反転させると、発生する磁場の方向も反転し、その結果、該データ記憶用の磁性体層（自由層）の磁化方向を反転させることができる。この「書き込み配線」を流れる電流により発生する磁場を利用する方式は、電流磁場書き込み方式と呼ばれる。
【００１２】
絶縁膜を間に挟んで２つの磁性体層を積層する構造に、直接電流を流すことで、磁化不変層（固定層）から注入されたスピントルクにより、磁化自由層（自由層）の磁化方向を反転させる方式、「スピン注入磁化反転方式」も利用されている。
【００１３】
ＰＲＡＭは、外部から印加された電流によって、相変化材料が、結晶状態（低抵抗化）、あるいは非晶質状態（高抵抗化）に変化する結果、抵抗値が変化する特性を利用する。ＰＲＡＭセルでは、２つの電極の間に挟まれた相変化層を有する構造が用いられる。相変化材料からなる「抵抗変化素子膜」の結晶／非晶質の二つの相の違いに応じて、抵抗率が大きく異なる。該結晶／非晶質の二つの相間の抵抗率の差異に伴って、この記憶素子を介して流れる電流が異なることを利用してデータを記憶する。データ書き込みは、記憶したいデータに従って、「低抵抗な結晶状態」から「高抵抗な非晶質状態」への相変化、あるいは、「高抵抗な非晶質状態」から「低抵抗な結晶状態」への相変化を引き起こす、電流値とパルス幅を決定し、「低抵抗な結晶状態」、「高抵抗な非晶質状態」のいずれかに設定する。
【００１４】
代表的な相変化物質は、カルコゲナイド合金をあげることができるが、ゲルマニウム、アンチモン、テルルからなるカルコゲナイド合金（Ｇｅ2Ｓｂ2Ｔｅ5）が代表的であり、一般に、該相変化物質（Ｇｅ2Ｓｂ2Ｔｅ5）は、“ＧＳＴ”と記述される。
【００１５】
「低抵抗な結晶状態」のＧＳＴを、６００℃を超える高温に加熱すると、その結晶性を喪失し、その後、冷却すると、「高抵抗な非晶質状態」へと相変化する。一方、「高抵抗な非晶質状態」のＧＳＴを、結晶化温度以上、但し、融点未満の温度に加熱し、その加熱状態に保持すると、再「結晶化」が進行し、「低抵抗な結晶状態」に復する。
【００１６】
ＰＲＡＭでは、相変化物質（ＧＳＴ）が「低抵抗な結晶状態」である時、「１」を表し、「セット状態」と呼び、相変化物質（ＧＳＴ）が「高抵抗な非晶質状態」である時、「０」を表し、「リセット状態」と呼ぶ。
【００１７】
「リセット状態」から「セット状態」への書き換え、すなわち、「高抵抗な非晶質状態」から「低抵抗な結晶状態」への相変化を引き起こす際には、セットプログラミング電流パルスとして、相対的に小さな電流を長い時間流す。「高抵抗な非晶質状態」では、大きな抵抗値を示すため、「小さな電流」でも、結晶化温度以上への加熱に必要なジュール熱を発生することができ、その状態に保持することで、再「結晶化」が進行し、「低抵抗な結晶状態」に復する。
【００１８】
「セット状態」から「リセット状態」への書き換え、すなわち、「低抵抗な結晶状態」から「高抵抗な非晶質状態」への相変化を引き起こす際には、リセットプログラミング電流パルスとして、相対的に大きな電流を短時間流す。「低抵抗な結晶状態」では、小さな抵抗値を示すため、「大きな電流」を流すことで、６００℃を超える高温への加熱に要するジュール熱を発生させる。６００℃を超える高温に達すると、「高抵抗な非晶質状態」への相変化が進行するため、抵抗値が急激に上昇し、発生するジュール熱が急激に増加する状態を回避するため、電流パルスの幅は、短時間に設定される。
【００１９】
ＰＲＡＭでは、データ書き込み時、記憶素子に、前記セットプログラミング電流パルスまたはリセットプログラミング電流パルスを印加することで、「リセット状態」から「セット状態」への書き換えと、「セット状態」から「リセット状態」への書き換えを可逆的に行う。
【００２０】
ＲｅＲＡＭは、外部から印加する電圧と電流に因って、抵抗変化素子膜内部に導電性パスを形成して、「ＯＮ」状態とする、逆に、抵抗変化素子膜内部に形成されている導電性パスを消失させ、「ＯＦＦ」状態とするかに依って、抵抗値が変化する特性を利用する。ＲｅＲＡＭセルでは、２つの電極の間に挟まれた抵抗変化素子膜を有する構造が用いられる。電界誘起巨大抵抗変化効果（Colosal Electro-Resistance）を利用して、例えば、電界を印加して、金属酸化物からなる抵抗変化素子膜内部において、フィラメントを生成し、あるいは、二つの電極間に導電性パスを形成して、「ＯＮ」状態とする。一方、その後、逆方向に電界を印加することで、フィラメントを消失させ、あるいは、二つの電極間に形成されている導電性パスを消失させ、「ＯＦＦ」状態とする。印加する電界の方向を反転させることで、二つの電極間の抵抗値が大きく異なる、「ＯＮ」状態と「ＯＦＦ」状態との間のスイッチングがなされる。前記「ＯＮ」状態と「ＯＦＦ」状態との間における抵抗値の相違に応じて、この記憶素子を介して流れる電流が異なることを利用して、データを記憶する。データ書き込み時は、記憶したいデータに従って、「ＯＦＦ」状態から「ＯＮ」状態への遷移、「ＯＮ」状態から「ＯＦＦ」状態への遷移を引き起こす、電圧値と電流値とパルス幅を選択し、データ記憶用のフィラメントの生成、または消失、あるいは、導電性パスの形成、または、消失を行う。
【００２１】
ＲｅＲＡＭの構成に利用される、抵抗変化型不揮発性スイッチング素子の一種として、ＲｅＲＡＭの「メモリセル」の構成に利用する「回路」の自由度を向上させる可能性の高い、抵抗変化素子として、イオン伝導体中における金属イオン移動と、電気化学反応による「金属イオンの還元による金属の析出」と「金属の酸化による金属イオンの生成」を利用して、抵抗変化素子膜を挟む電極間の抵抗値を可逆的に変化させ、スイッチングを行う、不揮発性スイッチング素子が、非特許文献１に開示されている。非特許文献１に開示される不揮発性スイッチング素子は、イオン伝導体からなる「イオン伝導層」と、「イオン伝導層」の２つの面のそれぞれに接して設けられた「第１電極」および「第２電極」とで構成される。該不揮発性スイッチング素子を構成する、「第１電極」を構成する「第１の金属」と、「第２電極」を構成する「第２の金属」は、金属を酸化し、金属イオンを生成する過程の標準生成ギブズエネルギーΔＧが相違している。
【００２２】
非特許文献１に開示される不揮発性スイッチング素子では、「第１電極」を構成する「第１の金属」と、「第２電極」を構成する「第２の金属」は、それぞれ、下記の選択がなされている。
【００２３】
「ＯＦＦ」状態から「ＯＮ」状態への遷移を引き起こす「バイアス電圧」を「第１電極」と「第２電極」の間に印加する際、「第１電極」と「イオン伝導層」との界面において、「第１電極」を構成する「第１の金属」には、印加される「バイアス電圧」で誘起される電気化学反応によって、金属が酸化され、金属イオンを生成し、「イオン伝導層」に金属イオンを供給可能な、金属が採用される。
【００２４】
「ＯＮ」状態から「ＯＦＦ」状態への遷移を引き起こす「バイアス電圧」を「第１電極」と「第２電極」の間に印加する際、該「第２電極」の表面に「第１の金属」が析出している場合、「第２電極」の表面に析出している「第１の金属」は、印加される「バイアス電圧」で誘起される電気化学反応によって、金属が酸化され、金属イオンを生成し、「イオン伝導層」に金属イオンとして、溶解するが、「第２電極」を構成する「第２の金属」には、印加される「バイアス電圧」によっては、金属が酸化され、金属イオンを生成する過程は誘起されない、金属が採用される。
【００２５】
「金属架橋構造の形成」と「金属架橋構造の溶解」によって、「ＯＮ」状態と「ＯＦＦ」状態を達成する、金属架橋型抵抗変化素子における、スイッチング動作を簡単に説明する。
【００２６】
「ＯＦＦ」状態から「ＯＮ」状態への遷移過程（セット過程）では、第１電極を接地して、第２電極に負電圧を印加すると、第１電極とイオン伝導層の界面では、第１電極の金属が金属イオンになってイオン伝導層に溶解する。一方、第２電極側では、第２電極から供給される電子を利用して、イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出する。イオン伝導層中に析出した金属により、金属架橋構造が形成され、最終的に、第１電極と第２電極を接続する金属架橋が形成される。金属架橋で、第１電極と第２電極を電気的に接続することで、スイッチが「ＯＮ」状態になる。
【００２７】
一方、「ＯＮ」状態から「ＯＦＦ」状態への遷移過程（リセット過程）では、「ＯＮ」状態のスイッチに対して、第１電極を接地して第２電極に正電圧を印加すると、金属架橋を構成している、金属が金属イオンになってイオン伝導層に溶解する。溶解が進行すると、金属架橋を構成している「金属架橋構造」の一部が切れる。最終的に、第１電極と第２電極を接続する金属架橋が切断されると、電気的接続が切れ、スイッチが「ＯＦＦ」状態になる。
【００２８】
なお、金属の溶解が進行すると、導通経路を構成している「金属架橋構造」は細くなり、第１電極および第２電極間の抵抗が大きくなったり、また、第１電極とイオン伝導層の界面では、溶解している金属イオンが還元され、金属として析出するため、「イオン伝導層」中に含まれる金属イオン濃度が減少し、比誘電率が変化することに伴い、電極間容量が変化したりするなど、電気的接続が完全に切れる前の段階から電気特性が変化し、最終的に電気的接続が切れる。
【００２９】
また、「ＯＦＦ」状態へと遷移させた（リセットした）金属架橋型抵抗変化素子に、再び、第１電極を接地して第２電極に負電圧を印加すると、「ＯＦＦ」状態から「ＯＮ」状態への遷移過程（セット過程）が進行する。すなわち、該金属架橋型抵抗変化素子では、「ＯＦＦ」状態から「ＯＮ」状態への遷移過程（セット過程）と、「ＯＮ」状態から「ＯＦＦ」状態への遷移過程（リセット過程）を、可逆的に行うことが可能である。
【００３０】
加えて、「ＯＦＦ」状態から「ＯＮ」状態への遷移過程（セット過程）は、第２電極を接地して、第１電極に正電圧を印加し、一方、「ＯＮ」状態から「ＯＦＦ」状態への遷移過程（リセット過程）は、「ＯＮ」状態のスイッチに対して、第２電極を接地して第１電極に負電圧を印加する手順を採用して、図８に示すように、可逆的なスイッチング動作を行うこともできる。
【００３１】
また、非特許文献１では、イオン伝導体を介して２個の電極が配置され、２個の電極の間の導通状態を制御する、２端子型スイッチング素子の構成、およびそのスイッチング動作が開示されている。
【００３２】
以上に説明する抵抗変化素子を応用する、２端子型スイッチング素子は、ＭＯＳＦＥＴなどの半導体スイッチよりもサイズが小さく、「ＯＮ」状態の抵抗が小さいという特徴を具えている。この特徴から、プログラマブルロジックデバイスへの適用に、有望であると考えられている。また、抵抗変化型スイッチング素子においては、セット操作、リセット操作後、セット操作、リセット操作に用いた電圧を印加しなくても、導通状態（「ＯＮ」状態または［ＯＦＦ］状態）がそのまま維持される。従って、抵抗変化型スイッチング素子は、不揮発性メモリ素子を構成するスイッチング素子としての応用も考えられる。
【００３３】
不揮発性メモリ素子を構成する際には、例えば、基本単位として、トランジスタなどの選択素子１個とスイッチング素子１個とでメモリセルを構成する。このメモリセルを、縦方向と横方向にそれぞれ複数配列し、「セル・マトリックス」とする。メモリセルをマトリックス状に配列することで、ワード線およびビット線で、マトリックス状に配列されている、複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通状態（「ＯＮ」状態または［ＯＦＦ］状態）をセンスし、スイッチング素子の「ＯＮ」状態または［ＯＦＦ］状態に基づき、情報「１」または「０」のいずれが格納されているかを読み取ることが可能である。不揮発性メモリを実現できる。
【００３４】
非特許文献１には、イオン伝導体（印加された電界に従って、イオンが移動できる固体電解質）中における金属イオン移動と、電気化学反応、すなわち、金属の酸化による金属イオンの生成（酸化反応）と金属イオンの還元による金属の析出（還元反応）に因る、「金属架橋の形成」と、「金属架橋の溶解」を利用したスイッチング素子（固体電解質スイッチ）が開示されている。非特許文献１に開示されたスイッチング素子は、イオン伝導層と、イオン伝導層を挟んで対向して設けられた第１電極（活性電極）および第２電極（不活性電極）で構成されている。「金属架橋の形成」過程において、第１電極は、イオン伝導層に金属イオンを供給する役割を果たしている。一方、「金属架橋の溶解」過程において、第２電極を構成する金属の酸化による金属イオンの生成（酸化反応）は生じず、金属架橋を構成する金属の酸化による金属イオンの生成が進行する。
【先行技術文献】
【非特許文献】
【００３５】
【非特許文献１】M. Tada, K. Okamoto, T. Sakamoto, M. Miyamura, N. Banno, and H. Hada, "Polymer Solid-Electrolyte (PSE) Switch Embedded on CMOS for Nonvolatile Crossbar Switch", IEEE TRANSACTION ON ELECTRON DEVICES, Vol. 58, No. 12, pp.4398-4405, (2011).
【発明の概要】
【発明が解決しようとする課題】
【００３６】
上述する抵抗変化素子は、不揮発性メモリ素子を構成する際、基本単位である、1T1R(1 transistor-1 resistor)構成の「メモリセル」で採用する「スイッチング素子」として機能する。1T1R(1 transistor-1 resistor)構成の「メモリセル」をマトリックス状に配置して、高密度な「セル・マトリックス」を構築する場合、選択素子として使用するトランジスタが作製されている半導体基板上の多層配線層内に設けられる「抵抗変化素子」を高密度で配置する必要がある。２端子型スイッチング素子として機能する「抵抗変化素子」をスイッチングする際、各「抵抗変化素子」の二つの電極間に「セット電圧」、または「リセット電圧」を印加する。多層配線層内に設けられる「抵抗変化素子」においては、「上層の配線層」から「コンタクトプラグ」を介して、下層に設ける、「抵抗変化素子」の下部電極に、前記「セット電圧」、または「リセット電圧」を印加する。
【００３７】
各「抵抗変化素子」において、その下部電極と「上層の配線層」を電気的に接続する、「コンタクトプラグ」を近接して配置することで、多層配線層内に設けられる「抵抗変化素子」をより高い密度で配置することが可能となることに、本発明者らは想到した。「抵抗変化素子」の下部電極と「上層の配線層」を電気的に接続する、「コンタクトプラグ」は、層間絶縁膜を上下に貫通するビアホール内に形成される。そのため、エッチング・マスク形成時の位置合わせ精度は高くとも、層間絶縁膜の異方性エッチング加工により、ビアホールを作製する工程、例えば、「サイド・エッチング量の制御」等のエッチング・ステップにおける「プロセス条件のバラツキ」は、「抵抗変化素子」の上部電極と「コンタクトプラグ」との間でショート（短絡）を生じさせる要因となることを、本発明者らは見出した。
【００３８】
多層配線層内に設ける「抵抗変化素子」自体を微細化し、「抵抗変化素子」ならびに「コンタクトプラグ」のレイアウトに要する「面積」をできるだけ小さくし、「抵抗変化素子」の配置密度の、より高密度化が望まれている。しかしながら、より微細な「抵抗変化素子」を形成する場合には、「抵抗変化素子」の上部電極と「コンタクトプラグ」間のショート（短絡）が発生し易く、高密度な素子レイアウトを進める上で、障害となっているという課題を、本発明者らは見出した。
【００３９】
本発明は、上述する、更なる高密度化を進める上での課題を解決するものである。本発明の目的は、「抵抗変化素子」の上部電極と「コンタクトプラグ」間のショート（短絡）の発生を効果的に防止可能な、新規な構成を採用し、多層配線層内に高密度で素子を配置することを可能とする「抵抗変化素子」、該「抵抗変化素子」を利用する半導体装置、および該「抵抗変化素子」の形成方法を提供することにある。
【課題を解決するための手段】
【００４０】
本発明者らは、まず、多層配線層内に設ける「抵抗変化素子」の信頼性を高めるため、、耐酸化性、耐湿性の向上を図るパッシベーション膜（保護絶縁膜）によって、「抵抗変化素子」の側面を被覆する構成を採用することが有効であることを見出した。この「抵抗変化素子」の側面を被覆するパッシベーション膜（保護絶縁膜）を形成した後、「抵抗変化素子」の上部電極（第一の電極）と、パッシベーション膜（保護絶縁膜）の上部を覆うように、第一の層間絶縁膜を形成する。前記第一の層間絶縁膜に形成されているビアホール内に、第一のコンタクトプラグを形成する。その際、前記パッシベーション膜（保護絶縁膜）の側面に、第一のコンタクトプラグの側壁部が接するように、第一のコンタクトプラグの配置を選択すると、「抵抗変化素子」の上部電極（第一の電極）の側面と、第一のコンタクトプラグの側壁部との間に、パッシベーション膜（保護絶縁膜）が挿入され、両者を電気的に分離された状態に保てることを見出した。
【００４１】
前記の第一のコンタクトプラグの配置を選択すると、「抵抗変化素子」の上部電極と「コンタクトプラグ」間のショート（短絡）の発生を効果的に防止でき、同時に、「抵抗変化素子」ならびに「コンタクトプラグ」のレイアウトに要する「面積」を低減することができ、多層配線層内に高密度で素子を配置することが可能となることも見出した。
【００４２】
本願発明者らは、自らが見出した課題に対して、以上に述べた知見に基づき、本発明を完成させ、課題の解決を図った。
【００４３】
すなわち、本発明にかかる抵抗変化素子は、
半導体基板上の配線層内に設けられる抵抗変化素子であって、
前記配線層は、第一の層間絶縁膜を有し、
前記抵抗変化素子は、
抵抗変化膜と、
該抵抗変化膜の上面に接して形成されている第一の電極を具えており、
前記抵抗変化膜と第一の電極を具える、該抵抗変化素子の側面を被覆する保護絶縁膜が形成されており、
少なくとも、前記抵抗変化素子の第一の電極の上部と、保護絶縁膜の上部を覆うように、第一の層間絶縁膜が形成されており、
前記第一の層間絶縁膜に形成されているビアホール内に、第一のコンタクトプラグが形成されており、
前記保護絶縁膜の側面に、第一のコンタクトプラグの側壁部が接している
ことを特徴とする抵抗変化素子である。
【００４４】
前記保護絶縁膜は、ＳｉＮ膜で形成されている場合、本発明の効果が顕著となる。
【００４５】
また、前記ビアホール内に形成されている、第一のコンタクトプラグは、
銅を主成分とする金属で形成されるプラグ部と、該プラグ部の周囲を覆うバリアメタル層とで構成されていることが好ましい。
【００４６】
加えて、
前記抵抗変化素子の抵抗変化膜は、下層の銅配線の上面を被覆する、絶縁性バリア膜上に形成されており、
前記下層の銅配線の上面を被覆する、絶縁性バリア膜は、開口部を有し、
該開口部を介して、抵抗変化素子の抵抗変化膜の下面に、前記下層の銅配線の上面が接触していることが好ましい。
【００４７】
その際、
前記下層の銅配線の上面を被覆する、絶縁性バリア膜は、ＳｉＮ膜、あるいはＳｉＣＮ膜であることが好ましい。
【００４８】
前記抵抗変化素子の抵抗変化膜は、下層の銅配線の上面を被覆する、絶縁性バリア膜上に形成されており、
前記第一のコンタクトプラグは、前記絶縁性バリア膜を貫通して、該貫通部の下に位置する下層の銅配線の上面に接触している構成を採用することができる。
【００４９】
前記第一の電極は、Ｒｕを主成分とする金属で形成されており、
前記抵抗変化膜は、固体電解質からなる膜である構成を採用することができる。
【００５０】
あるいは、本発明にかかる抵抗変化素子では、
前記抵抗変化膜は、酸化物を含む構成を採用することもできる。
【００５１】
前記配線層は、前記第一の層間絶縁膜上に形成される、第二の層間絶縁膜を有し、
前記第二の層間絶縁膜内に、上層の銅配線が形成されており、
前記第一の層間絶縁膜内に形成される前記第一のコンタクトプラグは、前記第二の層間絶縁膜内に形成される前記上層の銅配線と一体化して、形成されている形態を選択することができる。
【００５２】
特には、前記第一の電極の上面に、上面保護膜が形成されており、
前記保護絶縁膜は、抵抗変化膜、第一の電極、上面保護膜の側面を被覆している構成を選択することが望ましい。
【００５３】
前記の構成を選択すると、抵抗変化膜、第一の電極は、その側面は、保護絶縁膜により保護され、さらに、上面は、上面保護膜により保護されており、耐酸化性、耐湿性の向上の効果が増す。
【発明の効果】
【００５４】
本発明にかかる抵抗変化素子の構成を採用することで、半導体基板上の配線層内に設けられる、該抵抗変化素子の信頼性を高く維持したまま、多層配線層を構成する、上下の配線層間を電気的に連結するコンタクトプラグを、抵抗変化素子に対して、最近接する配置に作製することが可能となり、その結果、抵抗変化素子の配置密度の高密度化が容易となり、該抵抗変化素子を利用するメモリセルにより構成される「セル・マトリックス」の大容量化を容易とし、また、製造歩留りの低下を回避することができる。
【図面の簡単な説明】
【００５５】
【図１】図１は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第１の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【図２】図２は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第２の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【図３】図３は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第３の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【図４】図４は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第４の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【図５】図５は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第５の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【図６】図６は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第６の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【図７Ａ】図７Ａは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第７の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第７の実施形態の抵抗変化素子の製造プロセスの一連の工程中、ステップＡ１を模式的に示す断面図である。
【図７Ｂ】図７Ｂは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第７の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第７の実施形態の抵抗変化素子の製造プロセスの一連の工程中、ステップＡ２を模式的に示す断面図である。
【図７Ｃ】図７Ｃは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第３の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第５の実施態様の抵抗変化素子の製造プロセスの一連の工程中、ステップＡ３を模式的に示す断面図である。
【図７Ｄ】図１２Ｄは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第３の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第５の実施態様の抵抗変化素子の製造プロセスの一連の工程中、ステップＡ４を模式的に示す断面図である。
【図７Ｅ】図１２Ｅは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第３の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第５の実施態様の抵抗変化素子の製造プロセスの一連の工程中、ステップＡ５を模式的に示す断面図である。
【図７Ｆ】図１２Ｆは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第３の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第５の実施態様の抵抗変化素子の製造プロセスの一連の工程中、ステップＡ６を模式的に示す断面図である。
【図７Ｇ】図７Ｇは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第７の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第７の実施形態の抵抗変化素子の製造プロセスの一連の工程中、ステップＡ７を模式的に示す断面図である。
【図７Ｈ】図７Ｈは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第７の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第７の実施形態の抵抗変化素子の製造プロセスの一連の工程中、ステップＡ８を模式的に示す断面図である。
【図８】図１３は、銅フィラメント型抵抗変化素子におけるスイッチング過程を説明する図であり、上段は、「ＯＦＦ」状態から「ＯＮ」状態への遷移過程（セット過程）を、下段は、「ＯＮ」状態から「ＯＦＦ」状態への遷移過程（リセット過程）を、それぞれ説明する図である。
【図９】図９は、ＭＲＡＭ（Ｍａｇｎｉｔｉｃ  ＲＡＭ）の構成の一例を模式的に示す図である。
【図１０】図１０は、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  ＲＡＭ）の構成の一例を模式的に示す図である。
【図１１】図１１は、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）の構成の一例を模式的に示す図である。
【図１２】図１２は、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ）の構成の一例を模式的に示す図である。
【図１３】図１３は、「３端子スイッチ」の構成を採用するスイッチング素子の一例を示し、２つの「２端子スイッチ」の「第２電極」を一体化した構造を模式的に示す図である。
【発明を実施するための形態】
【００５６】
以下に、本発明をより詳しく説明する。
【００５７】
（第１の実施形態）
本発明の第１の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図１は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第１の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【００５８】
図１に示すように、第１の実施形態に係る抵抗変化素子９９は、半導体基板上の配線層内に形成される（図示せず）。該抵抗変化素子９９が設けられる配線層は、第一の層間絶縁膜９８を有する。抵抗変化素子９９は、第一の電極１０２と抵抗変化膜１０１を具えている。抵抗変化素子９９のうち、第一の電極１０２と抵抗変化膜１０１の側面は、保護絶縁膜１０３によって覆われている。
【００５９】
第一の層間絶縁膜９８は、抵抗変化素子９９のうち、第一の電極１０２の上面、ならびに、第一の電極１０２と抵抗変化膜１０１の側面を被覆する保護絶縁膜１０３を覆うように形成されている。加えて、第一の層間絶縁膜９８中に、第一のコンタクトプラグ１０４が形成されている。第一のコンタクトプラグ１０４の側壁面と、保護絶縁膜１０３の側面とは接している。但し、第一の電極１０２の側面と、第一のコンタクトプラグ１０４の側壁面とは、保護絶縁膜１０３によって、電気的に分離されている。
【００６０】
第１の実施形態に係る抵抗変化素子９９は、抵抗変化膜１０１と、該抵抗変化膜１０１を挟む二つの電極；「第１電極」と「第２電極」とで構成される。
【００６１】
例えば、第１の実施形態に係る抵抗変化素子９９を、
固体電解質からなる膜を利用して、抵抗変化膜１０１を形成し、「イオン伝導層」として使用し；
「下層の銅配線」（図示せず）を、電気化学反応によって、銅イオンを生成し、「イオン伝導層」中に供給する「イオン供給層」として機能する「第１電極」として使用し；
抵抗変化膜１０１の上面に接する、第一の電極１０２を、「第２電極」として使用すると、固体電解質膜を利用する、銅フィラメント析出型の抵抗変化素子に構成することができる。
【００６２】
その際、「第２電極」として使用する、第一の電極１０２は、銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギーΔＧの絶対値が小さい金属を含む電極である。銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギーΔＧの絶対値が小さい金属として、ＲｕやＰｔなどを用いることができる。例えば、第一の電極１０２として、Ｒｕ（下層）／Ｔａ（上層）の積層構造を用いてもよい。  一方、「イオン伝導層」として機能する、抵抗変化膜１０１を構成する固体電解質として、ＴａＯ、ＴａＳｉＯ、ＳｉＯ2、ＺｒＯ2、ＨｆＯ2、ＴｉＯ2、Ａｌ2Ｏ3、有機ポリマー膜、ＳｉＯを含む有機ポリマー膜などを用いることができる。
【００６３】
固体電解質膜を利用して形成される、抵抗変化膜１０１と、第一の電極１０２の側面を被覆する、保護絶縁膜１０３は、ＳｉＮ膜を用いて形成することができる。
【００６４】
第１の実施形態に係る抵抗変化素子９９が、前記の構成を有する「銅フィラメント析出型の抵抗変化素子」である場合、第一の層間絶縁膜９８は、「第２電極」として使用される、第一の電極１０２の上面と保護絶縁膜１０３には、直接接するが、抵抗変化膜１０１とは、直接接しない形態となる。その場合、第一の層間絶縁膜９８を、ＳｉＯ2膜、ＳｉＯＣ膜、あるいはそれらの積層膜で構成することができる。
【００６５】
ＳｉＮ膜を用いて、該保護絶縁膜１０３を形成することにより、第一の層間絶縁膜９８を形成する際、第一の電極１０２の側面から酸化が進行し、抵抗変化膜１０１と接する第一の電極１０２の下面に金属酸化物が生成する事態を防ぐことができる。
【００６６】
また、抵抗変化膜１０１の側面から、固体電解質内に水分が侵入すると、抵抗変化素子９９が「高抵抗状態」にある際、侵入した水分が、「リーク電流」の発生要因となる。
【００６７】
加えて、抵抗変化膜１０１の側面から、固体電解質内に水分が侵入すると、侵入した水分（Ｈ2Ｏ）は、抵抗変化膜１０１内部に形成されている銅フィラメントの酸化、抵抗変化膜１０１と接する下層の配線層（銅配線層）の上面の酸化、あるいは、抵抗変化膜１０１と接する第一の電極１０２の下面の酸化を引き起こす。すなわち、侵入した水分（Ｈ2Ｏ）に起因する酸化は、抵抗変化素子９９の抵抗状態を変動させてしまう不良の発生の要因の一つとなる。ＳｉＮ膜を用いて、保護絶縁膜１０３を形成することにより、抵抗変化膜１０１の側面から、固体電解質内への水分の侵入を抑制することができ、前記不良の発生を抑制することができる。
【００６８】
保護絶縁膜１０３の形成に使用するＳｉＮ膜の形成方法として、抵抗変化素子の抵抗変化特性を劣化させることのない成膜手法を選択することが好ましい。第一の電極１０２と抵抗変化膜１０１の側面を被覆するため、ステップ・カバレッジ特性に優れる等方的な堆積法、例えば、プラズマＣＶＤ法や、プラズマＡＬＤ法などを用いる。第一の電極１０２と抵抗変化膜１０１の側面上に堆積するＳｉＮ膜の膜厚は、１０ｎｍ以上５０ｎｍ以下の範囲に選択することが好ましい。
【００６９】
等方的な堆積法を採用する結果、第一の電極１０２と抵抗変化膜１０１の側面に加えて、第一の電極１０２の上面にも、ＳｉＮ膜が堆積する。異方性ドライ・エッチング法を採用して、第一の電極１０２の上面に堆積したＳｉＮ膜を選択的にエッチング除去すると、第一の電極１０２と抵抗変化膜１０１の側面上に堆積するＳｉＮ膜が残る。結果的に、該ＳｉＮ膜を用いて、保護絶縁膜１０３が形成される。
【００７０】
第１の実施形態に係る抵抗変化素子９９が、「下層の配線層」、抵抗変化膜１０１、第一の電極１０２の積層構造で構成される、「銅フィラメント析出型の抵抗変化素子」である場合、「下層の配線層」と第一の電極１０２の間に所定のプログラミング電圧を印加することで、プログラミング（スイッチング）を行うことができる。
【００７１】
第一の層間絶縁膜９８の形成を終えた後、抵抗変化素子９９の保護絶縁膜１０３に対して、最近接して配置される、第一のコンタクトプラグ１０４の作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第一の層間絶縁膜９８の上面から第一の層間絶縁膜９８の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜９８を構成する絶縁材料の異方性エッチングを行う。該第一の層間絶縁膜９８を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）の異方性エッチング条件には、保護絶縁膜１０３を構成するＳｉＮ膜に対して、選択性を有する条件を選択する。
【００７２】
第一の層間絶縁膜９８の上面から第一の層間絶縁膜９８の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。
【００７３】
仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜９８の下面における、ビアホールの側壁の外縁は、保護絶縁膜１０３の底部に最近接しているが、「点接触」するように、抵抗変化素子９９の保護絶縁膜１０３と、レジスト・マスクの開口部の位置合わせがなされている。
【００７４】
実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜９８の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜１０３の側面が部分的に露呈している状態となる。第一の層間絶縁膜９８を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）の異方性エッチング条件は、保護絶縁膜１０３を構成するＳｉＮ膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜１０３の側面への「サイド・エッチング」は実質的に進行しない。
【００７５】
形成されるビアホールの側壁面に、保護絶縁膜１０３の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ１０４を作製すると、図１に示すように、保護絶縁膜１０３の側面に、形成された第一のコンタクトプラグ１０４の側壁面が接触した状態となる。
【００７６】
第一のコンタクトプラグ１０４には、バリアメタルで覆われた銅プラグを用いることができる。バリアメタルには、Ｔａ、ＴａＮ、あるいはその積層構造を用いることができる。
【００７７】
第１の実施形態に係る抵抗変化素子では、その側面をＳｉＮ膜からなる保護絶縁膜によって被覆する構成を採用するので、抵抗変化素子９９に隣接する位置に第一のコンタクトプラグ１０４を形成した際、保護絶縁膜１０３が存在するため、抵抗変化素子９９の第一の電極１０２と第一のコンタクトプラグ１０４が、電気的に短絡することを防ぐことができる。
【００７８】
（第２の実施形態）
本発明の第２の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図２は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第２の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【００７９】
図２に示すように、第２の実施形態に係る抵抗変化素子２９９は、半導体基板上の配線層内に形成される（図示せず）。該抵抗変化素子２９９が設けられる配線層は、第一の層間絶縁膜２１１を有する。抵抗変化素子２９９は、第一の電極２０２、抵抗変化膜２０１、第二の電極２０５を具えている。抵抗変化素子２９９のうち、第一の電極２０２と抵抗変化膜２０１の側面は、保護絶縁膜２０３によって覆われている。
【００８０】
第一の層間絶縁膜２１１は、抵抗変化素子２９９のうち、第一の電極２０２、第二の電極２０５、ならびに、第一の電極２０２と抵抗変化膜２０１の側面を被覆する保護絶縁膜２０３を覆うように形成されている。加えて、第一の層間絶縁膜２１１中に、第一のコンタクトプラグ２０４が形成されている。第一のコンタクトプラグ２０４の側壁面と、保護絶縁膜２０３の側面とは接している。但し、第一の電極２０２の側面と、第一のコンタクトプラグ２０４の側壁面とは、保護絶縁膜２０３によって、電気的に分離されている。
【００８１】
第一のコンタクトプラグ２０４の底部は、第二の電極２０５の上面と接しており、第二の電極２０５は第一のコンタクトプラグ２０４と電気的に接続されている。
【００８２】
第２の実施形態に係る抵抗変化素子２９９は、抵抗変化膜２０１と、該抵抗変化膜２０１を挟む二つの電極；第一の電極２０２と第二の電極２０５とで構成される。
【００８３】
第２の実施形態に係る抵抗変化素子２９９として、酸素欠損型の抵抗変化素子の構成を選択する際には、抵抗変化膜２０３は、酸化物で構成される。抵抗変化膜２０３は、ＴａＯ、ＴａＳｉＯ、ＺｒＯ2、ＨｆＯ2、ＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3や、それらの積層構造などを用いて、形成することができる。抵抗変化膜２０３の上面と接する第一の電極２０４と、抵抗変化膜２０３の下面と接する第二の電極２０５は、例えば、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｗや、それらの窒素化合物を用いて、形成することができる。
【００８４】
第２の実施形態に係る抵抗変化素子２９９が、酸素欠損型の抵抗変化素子である場合、保護絶縁膜２０３は、ＳｉＮ膜、ＳｉＣＮ膜で形成する。一方、第一の層間絶縁膜２１１は、ＳｉＯ2膜、あるいはＳｉＯＣ膜で形成する。
【００８５】
保護絶縁膜２０３を、ＳｉＮ膜、ＳｉＣＮ膜を用いて形成することで、第一の層間絶縁膜２１１を形成する際、第一の電極２０３の側面から酸化が進行し、抵抗変化膜２０１の上面と接する第一の電極２０３の下面に、金属酸化物が生成する事態を防ぐことができる。
【００８６】
また、抵抗変化膜２０１の側面から、酸化物内に水分が侵入すると、抵抗変化素子２９９が「高抵抗状態」にある際、侵入した水分が、「リーク電流」の発生要因となる。
【００８７】
さらには、保護絶縁膜２０３による側面の被覆が無い場合、第一の層間絶縁膜２１１を形成する際、抵抗変化膜２０１を構成する、酸化物の膜の側面から、酸素が脱離すると、酸化物の膜の側面近傍の平均酸化数が、酸化物の膜の平均酸化数から変移する状態となる。その結果、抵抗変化素子２９９のの抵抗状態を変動させてしまう不良の発生を引き起こす要因の一つとなる。保護絶縁膜２０３による側面の被覆を行うことで、前記不良の発生をを抑制することができる。
【００８８】
抵抗変化素子２９９が、第二の電極２０５、抵抗変化膜２０１、第一の電極２０２の積層構造で構成される、酸素欠損型の抵抗変化素子である場合、第二の電極２０５と第一の電極２０２の間に所定のプログラミング電圧を印加することで、プログラミング（スイッチング）を行うことができる。例えば、第二の電極２０５を接地した上で、第一の電極２０２に所定の電圧を印加することで、酸素欠損型の抵抗変化素子のスイッチング動作、「高抵抗状態」から「低抵抗状態」への「セット動作」、「低抵抗状態」から「高抵抗状態」への「リセット動作」を行うことができる。
【００８９】
第一の層間絶縁膜２１１の形成を終えた後、抵抗変化素子２９９の保護絶縁膜１０３に対して、最近接して配置される、第一のコンタクトプラグ２０４の作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第一の層間絶縁膜２１１の上面から第一の層間絶縁膜２１１の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜２１１を構成する絶縁材料の異方性エッチングを行う。該第一の層間絶縁膜２１１を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）の異方性エッチング条件には、保護絶縁膜１０３を構成するＳｉＮ膜に対して、選択性を有する条件を選択する。
【００９０】
第一の層間絶縁膜２１１の上面から第一の層間絶縁膜１９８の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。
【００９１】
仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜２１１の下面における、ビアホールの側壁の外縁は、保護絶縁膜２０３の底部に最近接しているが、「点接触」するように、抵抗変化素子２９９の保護絶縁膜２０３と、レジスト・マスクの開口部の位置合わせがなされている。
【００９２】
実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜２１１の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜２０３の側面が部分的に露呈している状態となる。第一の層間絶縁膜２１１を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）の異方性エッチング条件は、保護絶縁膜２０３を構成するＳｉＮ膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜２０３の側面への「サイド・エッチング」は実質的に進行しない。
【００９３】
形成されるビアホールの側壁面に、保護絶縁膜２０３の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ２０４を作製すると、図２に示すように、保護絶縁膜２０３の側面に、形成された第一のコンタクトプラグ２０４の側壁面が接触した状態となる。
【００９４】
第一のコンタクトプラグ２０４には、バリアメタルで覆われた銅プラグを用いることができる。バリアメタルには、Ｔａ、ＴａＮ、あるいはその積層構造を用いることができる。
【００９５】
第２の実施形態に係る抵抗変化素子でも、その側面をＳｉＮ膜からなる保護絶縁膜によって被覆する構成を採用するので、抵抗変化素子２９９に隣接する位置に第一のコンタクトプラグ２０４を形成した際、保護絶縁膜２０３が存在するため、抵抗変化素子２９９の第一の電極２０２と第一のコンタクトプラグ２０４が、電気的に短絡することを防ぐことができる。
【００９６】
図２に示す構成を選択することで、第二の電極２０５を、第一のコンタクトプラグ２０４を介して、上層の銅配線と電気的に接続し、接地することが可能である。
【００９７】
（第３の実施形態）
本発明の第３の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図３は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第３の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【００９８】
図３に示すように、第３の実施形態に係る抵抗変化素子３９９は、半導体基板上の配線層内に形成される（図示せず）。該抵抗変化素子３９９が設けられる配線層は、第一の層間絶縁膜３１１を有する。抵抗変化素子３９９は、第一の電極３０２、抵抗変化膜３０１、第二の電極３１５を具えている。抵抗変化素子３９９が具える、第一の電極３０２、抵抗変化膜３０１、第二の電極３１５は積層構造を構成しており、その側面は、保護絶縁膜３０３によって覆われている。
【００９９】
抵抗変化素子３９９は、下層の銅配線３０７と下層の層間絶縁膜３１０の上面の上に形成されている。第二の電極３１５の一部は、下層の銅配線３０７の上面に接触し、電気的に接続されている。また、積層構造の一側面を被覆している、保護絶縁膜３０３も、その底面が下層の銅配線３０７の上面に接する位置に形成されている。
【０１００】
第一の層間絶縁膜３１１は、抵抗変化素子３９９のうち、第一の電極３０２、ならびに、第一の電極３０２、抵抗変化膜３０１、第二の電極３１５からなる積層構造の側面を被覆する保護絶縁膜３０３を覆うように形成されている。加えて、第一の層間絶縁膜３１１は、下層の銅配線３０７と下層の層間絶縁膜３１０の上面をも覆うように形成されている。
【０１０１】
第一の層間絶縁膜３１１中に、第一のコンタクトプラグ３０４が形成されている。第一のコンタクトプラグ３０４の側壁面と、保護絶縁膜３０３の側面とは接している。但し、第一の電極３０２の側面と、第一のコンタクトプラグ３０４の側壁面とは、保護絶縁膜３０３によって、電気的に分離されている。
【０１０２】
第一のコンタクトプラグ３０４の底部は、下層の銅配線３０７の上面と接しており、従って、下層の銅配線３０７を介して、第二の電極３１５は第一のコンタクトプラグ３０４と電気的に接続されている。
【０１０３】
第３の実施形態に係る抵抗変化素子３９９は、抵抗変化膜３０１と、該抵抗変化膜３０１を挟む二つの電極；第一の電極３０２と第二の電極３１５とで構成される。
【０１０４】
第３の実施形態に係る抵抗変化素子３９９として、酸素欠損型の抵抗変化素子の構成を選択する際には、抵抗変化膜３０１は、酸化物で構成される。抵抗変化膜３０１は、ＴａＯ、ＴａＳｉＯ、ＺｒＯ2、ＨｆＯ2、ＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3や、それらの積層構造などを用いて、形成することができる。抵抗変化膜３０１の上面と接する第一の電極３０２と、抵抗変化膜３０１の下面と接する第二の電極３１５は、例えば、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｗや、それらの窒素化合物を用いて、形成することができる。
【０１０５】
第３の実施形態に係る抵抗変化素子３９９が、酸素欠損型の抵抗変化素子である場合、保護絶縁膜３０３は、ＳｉＮ膜、ＳｉＣＮ膜で形成する。一方、第一の層間絶縁膜３１１は、ＳｉＯ2膜、あるいはＳｉＯＣ膜で形成する。また、下層の層間絶縁膜３１０も、ＳｉＯ2膜、あるいはＳｉＯＣ膜で形成する。
【０１０６】
下層の層間絶縁膜３１０に形成される、下層の銅配線用の配線溝に、バリアメタル３０９を介して、下層の銅配線３０７の金属３０８が埋め込まれている。下層の銅配線３０７の金属３０８が、銅を主成分とする金属材料である場合、配線溝の側面と底面を被覆する、バリアメタル３０９は、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル３０９には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１０７】
抵抗変化膜３０１の下面と接する第二の電極３１５も、銅の拡散に対して、バリア性を有する導電性膜であるため、下層の銅配線３０７の金属３０８が、銅を主成分とする金属材料である場合、抵抗変化膜３０１を構成する酸化物中への銅イオンの拡散も防止されている。
【０１０８】
第一のコンタクトプラグ３０４には、バリアメタル３０６で覆われた銅プラグ３０５を用いることができる。バリアメタル３０６には、Ｔａ、ＴａＮ、あるいはその積層構造を用いることができる。
【０１０９】
保護絶縁膜３０３を、ＳｉＮ膜、ＳｉＣＮ膜を用いて形成することで、第一の層間絶縁膜３１１を形成する際、第一の電極３０３の側面、第二の電極３１５の側面から酸化が進行し、抵抗変化膜３０１の上面と接する第一の電極３０３の下面、抵抗変化膜３０１の上面と接する第一の電極３１５の上面に、金属酸化物が生成する事態を防ぐことができる。
【０１１０】
また、抵抗変化膜３０１の側面から、酸化物内に水分が侵入すると、抵抗変化素子３９９が「高抵抗状態」にある際、侵入した水分が、「リーク電流」の発生要因となる。
【０１１１】
さらには、保護絶縁膜３０３による側面の被覆が無い場合、第一の層間絶縁膜３１１を形成する際、抵抗変化膜３０１を構成する、酸化物の膜の側面から、酸素が脱離すると、酸化物の膜の側面近傍の平均酸化数が、酸化物の膜の平均酸化数から変移する状態となる。その結果、抵抗変化素子３９９のの抵抗状態を変動させてしまう不良の発生を引き起こす要因の一つとなる。保護絶縁膜３０３による側面の被覆を行うことで、前記不良の発生をを抑制することができる。
【０１１２】
抵抗変化素子３９９が、第二の電極３１５、抵抗変化膜３０１、第一の電極３０２の積層構造で構成される、酸素欠損型の抵抗変化素子である場合、第二の電極３１５と第一の電極３０２の間に所定のプログラミング電圧を印加することで、プログラミング（スイッチング）を行うことができる。例えば、第二の電極３１５を接地した上で、第一の電極３０２に所定の電圧を印加することで、酸素欠損型の抵抗変化素子のスイッチング動作、「高抵抗状態」から「低抵抗状態」への「セット動作」、「低抵抗状態」から「高抵抗状態」への「リセット動作」を行うことができる。
【０１１３】
第一の層間絶縁膜３１１の形成を終えた後、抵抗変化素子３９９の保護絶縁膜３０３に対して、最近接して配置される、第一のコンタクトプラグ３０４の作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第一の層間絶縁膜３１１の上面から第一の層間絶縁膜３１１の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜３１１を構成する絶縁材料の異方性エッチングを行う。該第一の層間絶縁膜３１１を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）の異方性エッチング条件には、保護絶縁膜３０３を構成するＳｉＮ膜に対して、選択性を有する条件を選択する。その際、第一の層間絶縁膜３１１を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）の異方性エッチング条件は、下層の銅配線３０７の金属３０８、銅を主成分とする金属材料に対して、選択性を有する条件ともなっている。
【０１１４】
第一の層間絶縁膜３１１の上面から第一の層間絶縁膜３１１の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。
【０１１５】
仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜３１１の下面における、ビアホールの側壁の外縁は、保護絶縁膜３０３の底部に最近接しているが、「点接触」するように、抵抗変化素子３９９の保護絶縁膜３０３と、レジスト・マスクの開口部の位置合わせがなされている。
【０１１６】
実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜３１１の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜３０３の側面が部分的に露呈している状態となる。第一の層間絶縁膜３１１を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）の異方性エッチング条件は、保護絶縁膜３０３を構成するＳｉＮ膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜３０３の側面への「サイド・エッチング」は実質的に進行しない。
【０１１７】
形成されるビアホールの側壁面に、保護絶縁膜３０３の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ３０４を作製すると、図３に示すように、保護絶縁膜３０３の側面に、形成された第一のコンタクトプラグ３０４の側壁面が接触した状態となる。
【０１１８】
抵抗変化素子３９９の形成に使用される、第一の電極３０２、抵抗変化膜３０１、第二の電極３１５からなる積層構造をパターニングする過程において、第二の電極３１５を選択的にエッチングする条件は、下層の銅配線３０７の金属３０８、銅を主成分とする金属材料、ならびに、下層の銅配線３０７のバリアメタル３０９に利用するＴａ、ＴａＮに対して、選択性を有する条件であることが望ましい。同時に、第二の電極３１５を選択的にエッチングする条件は、下層の層間絶縁膜３１０を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）に対して、選択性を有する条件であることが望ましい。
【０１１９】
前記条件を満たす、選択的なエッチング条件を採用することで、下層の銅配線３０７のバリアメタル３０９、下層の銅配線３０７の金属３０８、ならびに、下層の層間絶縁膜３１０を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）をエッチング・ストッパに利用して、第二の電極３１５のパターニングを実施することができる。
【０１２０】
第一の層間絶縁膜３１１を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）を堆積する工程時には、下層の銅配線３０７のバリアメタル３０９、下層の銅配線３０７の金属３０８の上面に、例えば、プラズマＣＶＤ法を使用して、ＳｉＯ2膜またはＳｉＯＣ膜が堆積される。その際、下層の銅配線３０７の金属３０８、銅を主成分とする金属材料の表面が、若干酸化される可能性がある。第一の層間絶縁膜３１１中にビアホールを形成する過程において、第一の層間絶縁膜３１１を構成する絶縁材料（例えば、ＳｉＯ2膜、ＳｉＯＣ膜）をエッチングする条件は、下層の銅配線３０７の金属３０８の表面に存在する銅の酸化被膜のエッチング除去は可能であるが、銅を主成分とする金属材料に対しては、選択性を有する条件であることが望ましい。
【０１２１】
下層の銅配線３０７の金属３０８の表面に存在する銅の酸化被膜のエッチング除去がなされているため、第一のコンタクトプラグ３０４の底面と、下層の銅配線３０７の金属３０８の表面が接する部位は、銅／（Ｔａ、ＴａＮ、あるいはその積層構造）／銅で示されえる、バリアメタル３０６を介して、「金属間接合」が形成されている。該「金属間接合」は、「オーミック接続」として機能し、第一のコンタクトプラグ３０４の底面の径が、１００ｎｍφである場合には、第一のコンタクトプラグ３０４と下層の銅配線３０７との間は、コンタクト抵抗：１〜５Ω程度で接続される。
【０１２２】
複数の抵抗変化素子を、その第一の電極３０２、抵抗変化膜３０１、第二の電極３１５からなる積層構造が、下層の銅配線３０７の金属３０８の表面に接するように配置すると、電極抵抗を低減しつつ、複数の抵抗変化素子の第二の電極３１５を共通する電位に接続する構成を達成することができる。
【０１２３】
（第４の実施形態）
本発明の第４の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図４は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第４の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【０１２４】
図４に示すように、第４の実施形態に係る抵抗変化素子４９９は、半導体基板上に形成される銅配線層内に搭載されている。該抵抗変化素子４９９が設けられる多層配線層は、第一の層間絶縁膜４９８と、第一の層間絶縁膜４９８の上部に位置する第二の層間絶縁膜４１６とを有する。また、第４の実施形態に係る抵抗変化素子４９９は、、第一の電極４０２、抵抗変化膜４０１を具えている。抵抗変化素子４９９が具える、第一の電極４０２、抵抗変化膜４０１は、積層構造を構成しており、下層の銅配線層４０７の表面を被覆する第一の絶縁性バリア膜４１１上に形成されている。第一の電極４０２、抵抗変化膜４０１の積層構造の側面は、保護絶縁膜４０３によって覆われている。
【０１２５】
抵抗変化膜４０１は、第一の絶縁性バリア膜４１１に開口されたホールを介して、下層の銅配線層４０７の金属４０８の表面に接している。従って、開口されたホール部分では、抵抗変化膜４０１の下面は、下層の銅配線層４０７の金属４０８の表面と接し、抵抗変化膜４０１の上面は、第一の電極４０２と接する構成となっている。
【０１２６】
下層の層間絶縁膜４１０に形成される、下層の銅配線用の配線溝に、バリアメタル４０９を介して、下層の銅配線４０７の金属４０８が埋め込まれている。下層の銅配線４０７の金属４０８は、銅を主成分とする金属材料であり、配線溝の側面と底面を被覆する、バリアメタル４０９は、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル４０９には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１２７】
下層の銅配線層４０７の表面を被覆する第一の絶縁性バリア膜４１１は、下層の銅配線層４０７の表面から銅の拡散を防止するため、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜など、あるいは、それらの積層構造で形成される。保護絶縁膜４０３は、ＳｉＮ膜を利用して、形成されている。
【０１２８】
第４の実施形態に係る抵抗変化素子４９９は、銅フィラメント析出型の抵抗変化素子を構成している。銅を主成分とする金属材料で構成される、下層の銅配線４０７の金属４０８は、電気化学反応によって、銅イオンを生成し、抵抗変化膜４０１中に供給する「イオン供給層」として機能する。その際、下層の銅配線４０７の金属４０８を形成している「銅」中には、不純物として、Ａｌ、Ｔｉ、スズ（Ｓｎ）、Ｍｇなどの金属が含有されていてもよい。
【０１２９】
抵抗変化膜４０１は、銅イオンの伝導が可能な固体電解質で形成し、「イオン伝導層」として利用される。銅イオンの伝導が可能な固体電解質として、ＴａＯ、ＴａＳｉＯ、ＳｉＯ2、ＺｒＯ2、ＨｆＯ2、ＴｉＯ2、Ａｌ2Ｏ3、有機ポリマー膜、ＳｉＯを含む有機ポリマー膜などを用いることができる。
【０１３０】
第一の電極４０２は、銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギーΔＧの絶対値が小さい金属を含む電極である。銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギーΔＧの絶対値が小さい金属として、ＲｕやＰｔなどを用いることができる。第一の電極４０２は、抵抗変化膜４０１と接する、下層部分と、該下層部分に積層される上層部分とからなる積層構造を構成してもよく、その際、下層部分は、銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギーΔＧの絶対値が小さい金属で形成する。例えば、第一の電極４０２として、Ｒｕ（下層）／Ｔａ（上層）の積層構造を用いてもよい。
【０１３１】
すなわち、固体電解質からなる抵抗変化膜４０１を「イオン伝導層」とし、下層の銅配線層４０７の銅配線４０８を「イオン供給層」として機能する「第１電極」、第一の電極４０２を「第２電極」とする、銅フィラメント析出型の抵抗変化素子が構成されている。
【０１３２】
なお、図４に示す構成では、第一の絶縁性バリア膜４１１に開口されたホールの側壁面は、テーパが無く、該開口の形成は、異方性エッチング法を利用している。また、第一の絶縁性バリア膜４１１に開口されたホール内に形成されている、抵抗変化膜４０１の膜厚ｔ2は、その周囲の第一の絶縁性バリア膜４１１の上面に形成されている、抵抗変化膜４０１の膜厚ｔ1より、厚くなっている。結果的に、抵抗変化膜４０１の上面は、開口されたホール内と、その周囲の第一の絶縁性バリア膜４１１の上面の領域の間で、実質的な段差が無い状態となっている。換言すると、開口されたホールの深さは、第一の絶縁性バリア膜４１１の膜厚ｔ3に対応しており、ｔ2＝（ｔ1＋ｔ3）の関係を満たす、「埋め込み成長」が達成されている。
【０１３３】
第一の電極４０２は、実質的に「平坦化」がなされている、抵抗変化膜４０１の上面に、等方的な堆積法、例えば、スパッタ法を使用して、均一な膜厚に形成することが可能となっている。
【０１３４】
第一の層間絶縁膜４９８は、抵抗変化素子４９９のうち、第一の電極４０２、ならびに、第一の電極４０２、抵抗変化膜４０１からなる積層構造の側面を被覆する保護絶縁膜４０３を覆うように形成されている。加えて、第一の層間絶縁膜４９８は、下層の銅配線４０７と下層の層間絶縁膜４１０の上面を覆っている、第１の絶縁性バリア膜４１１の上面をも被覆するように形成されている。形成された第一の層間絶縁膜４９８の上面を平坦化した後、平坦化された第一の層間絶縁膜４９８を覆う、第二の層間絶縁膜４１６が形成されている。
【０１３５】
第一の層間絶縁膜４９８は、ＳｉＯ2膜を利用して形成し、第二の層間絶縁膜４１６は、ＳｉＯＣ膜を利用して形成する。
【０１３６】
第二の層間絶縁膜４１６中に、上層の銅配線層の形成用の配線溝、第一の層間絶縁膜４９８中に、第一のコンタクトプラグ４０４の形成用のビアホールが、一体化されて形成されている。その際、第一のコンタクトプラグ４０４の形成用のビアホールの底は、第一の絶縁性バリア膜４１１を貫通して、下層の銅配線層４０７の金属４０８の表面に開通している。
【０１３７】
第二の層間絶縁膜４１６中に、上層の銅配線層の形成用の配線溝を作製する際、第二の層間絶縁膜４１６を構成するＳｉＯＣ膜のエッチング条件を、第一の層間絶縁膜４９８を構成するＳｉＯ2膜に対して、選択性を有する条件とする。その結果、第一の層間絶縁膜４９８を構成するＳｉＯ2膜をエッチング・ストッパとして利用でき、形成される上層の銅配線層の形成用の配線溝の底面は、第二の層間絶縁膜４１６と第一の層間絶縁膜４９８との界面に位置する。一方、上層の銅配線層の形成用の配線溝の作製に先立ち、第二の層間絶縁膜４１６、第一の層間絶縁膜４９８、第一の絶縁性バリア膜４１１を順次、選択的に異方性エッチングすることで、ビアホールの形成がなされる。
【０１３８】
第二の層間絶縁膜４１６の形成を終えた後、抵抗変化素子４９９の保護絶縁膜４０３に対して、最近接して配置される、第一のコンタクトプラグ４０４の作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第二の層間絶縁膜４１６、第一の層間絶縁膜４９８、第一の絶縁性バリア膜４１１を順次、選択的に異方性エッチングする。その際、第一の層間絶縁膜４９８の上面から第一の層間絶縁膜４９８の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜４９８を構成する絶縁材料、ＳｉＯ2膜を、選択的に異方性エッチングを行う。該第一の層間絶縁膜４９８を構成する絶縁材料、ＳｉＯ2膜の選択的な異方性エッチング条件は、保護絶縁膜４０３を構成するＳｉＮ膜に対して、選択性を有する条件が選択されている。
【０１３９】
第一の層間絶縁膜４９８の上面から第一の層間絶縁膜４９８の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。
【０１４０】
仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜４９８の下面における、ビアホールの側壁の外縁は、保護絶縁膜４０３の底部に最近接しているが、「点接触」するように、抵抗変化素子４９９の保護絶縁膜４０３と、レジスト・マスクの開口部の位置合わせがなされている。
【０１４１】
実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜４９８の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜４０３の側面が部分的に露呈している状態となる。第一の層間絶縁膜４９８を構成する絶縁材料、ＳｉＯ2膜の選択的な異方性エッチング条件は、保護絶縁膜４０３を構成するＳｉＮ膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜４０３の側面への「サイド・エッチング」は実質的に進行しない。最終的に、ＳｉＣＮ膜で形成される第一の絶縁性バリア膜４１１を、選択的に異方性エッチングするが、ビアホールの側壁面に露呈する、ＳｉＮ膜で形成される保護絶縁膜４０３の側面への「サイド・エッチング」は極僅かに進行するのみである。
【０１４２】
形成されるビアホールの側壁面に、保護絶縁膜４０３の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ４０４を作製すると、図４に示すように、保護絶縁膜４０３の側面に、形成された第一のコンタクトプラグ４０４の側壁面が接触した状態となる。但し、第一の電極４０２の側面と、第一のコンタクトプラグ４０４の側壁面とは、保護絶縁膜４０３によって、電気的に分離されている。
【０１４３】
一体に形成されている、上層の銅配線層の形成用の配線溝と、第一のコンタクトプラグ４０４の形成用のビアホールに、バリアメタル４０６を介して、第一のコンタクトプラグ４０４の金属４０５が埋め込まれ、上層の銅配線と一体化された第一のコンタクトプラグ４０４が形成されている。第一のコンタクトプラグ４０４の金属４０５は、銅を主成分とする金属材料であり、配線溝、ビアホールの側面と底面を被覆する、バリアメタル４０６は、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル４０６には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１４４】
作製された上層の銅配線層と、第二の層間絶縁膜４１６の上面を、平坦化した後、第二の絶縁性バリア膜４１３により被覆している。上層の銅配線層の表面を被覆する第二の絶縁性バリア膜４１３は、上層の銅配線層の表面から銅の拡散を防止するため、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜など、あるいは、それらの積層構造で形成される。
【０１４５】
図４に示す構成を選択すると、上層の銅配線層と一体化する第一のコンタクトプラグ４０４は、抵抗変化膜４０１の保護絶縁膜４０３に接するように、最近接する位置に形成される。その際、下層の銅配線層４０７の表面は、第一の絶縁性バリア膜４１１で被覆されており、銅の拡散を防止がなされている。また、銅フィラメント析出型の抵抗変化素子４９９の「第１電極」に利用される、下層の銅配線層４０７に対して、上層の銅配線層と一体化する第一のコンタクトプラグ４０４を介して、スイッチング時の電位する際、上層の銅配線層のレイアウト面積の縮小に効果を有する。
【０１４６】
（第５の実施形態）
本発明の第５の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図５は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第５の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【０１４７】
図５に示すように、第５の実施形態に係る抵抗変化素子５９９は、半導体基板上に形成される銅配線層内に搭載されている。該抵抗変化素子５９９が設けられる多層配線層は、第一の層間絶縁膜５１２と、第一の層間絶縁膜５１２の上部に位置する第二の層間絶縁膜５１６とを有する。また、第５の実施形態に係る抵抗変化素子５９９は、、第一の電極５０２、抵抗変化膜５０１を具えている。抵抗変化素子５９９が具える、第一の電極５０２、抵抗変化膜５０１は、積層構造を構成しており、下層の銅配線層５０７ａ、５０７ｂの表面を被覆する第一の絶縁性バリア膜５１１上に形成されている。第一の電極５０２、抵抗変化膜５０１の積層構造の側面は、保護絶縁膜５０３によって覆われている。
【０１４８】
抵抗変化膜５０１は、第一の絶縁性バリア膜５１１に開口されたホールを介して、下層の銅配線層５０７ｂの金属５０８ｂの表面に接している。従って、開口されたホール部分では、抵抗変化膜５０１の下面は、下層の銅配線層５０７ｂの金属５０８ｂの表面と接し、抵抗変化膜５０１の上面は、第一の電極５０２と接する構成となっている。
【０１４９】
下層の層間絶縁膜５１０中には、下層の銅配線層５０７ｂと分離して、下層の銅配線層５０７ａが形成されている。上層の銅配線層と一体に形成されている、第一のコンタクトプラグ５０４の底面は、第一の絶縁性バリア膜５１１に形成される開口を介して、下層の銅配線層５０７ａの金属５０８ａの表面に接している。
【０１５０】
下層の層間絶縁膜５１０に形成される、分離されている下層の銅配線用の配線溝に、それぞれ、バリアメタル５０９ｂを介して、下層の銅配線５０７ｂの金属５０８ｂが埋め込まれ、バリアメタル５０９ａを介して、下層の銅配線５０７ａの金属５０８ａが埋め込まれている。下層の銅配線５０７ｂの金属５０８ｂは、銅を主成分とする金属材料であり、配線溝の側面と底面を被覆する、バリアメタル５０９ｂは、銅の拡散に対して、バリア性を有する導電性膜である。また、下層の銅配線５０７ａの金属５０８ａは、銅を主成分とする金属材料であり、配線溝の側面と底面を被覆する、バリアメタル５０９ａは、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル５０９ｂ、バリアメタル５０９ａには、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１５１】
下層の銅配線層５０７ｂ、５０７ａの表面を被覆する第一の絶縁性バリア膜５１１は、下層の銅配線層５０７ｂ、５０７ａの表面から銅の拡散を防止するため、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜など、あるいは、それらの積層構造で形成される。保護絶縁膜４０３は、ＳｉＮ膜を利用して、形成されている。
【０１５２】
第５の実施形態に係る抵抗変化素子５９９は、銅フィラメント析出型の抵抗変化素子を構成している。銅を主成分とする金属材料で構成される、下層の銅配線５０７ｂの金属５０８ｂは、電気化学反応によって、銅イオンを生成し、抵抗変化膜５０１中に供給する「イオン供給層」として機能する。その際、下層の銅配線５０７ｂの金属５０８ｂを形成している「銅」中には、不純物として、Ａｌ、Ｔｉ、スズ（Ｓｎ）、Ｍｇなどの金属が含有されていてもよい。
【０１５３】
抵抗変化膜５０１は、銅イオンの伝導が可能な固体電解質で形成し、「イオン伝導層」として利用される。銅イオンの伝導が可能な固体電解質として、ＴａＯ、ＴａＳｉＯ、ＳｉＯ2、ＺｒＯ2、ＨｆＯ2、ＴｉＯ2、Ａｌ2Ｏ3、有機ポリマー膜、ＳｉＯを含む有機ポリマー膜などを用いることができる。
【０１５４】
第一の電極５０２は、銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギーΔＧの絶対値が小さい金属を含む電極である。銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギーΔＧの絶対値が小さい金属として、ＲｕやＰｔなどを用いることができる。第一の電極５０２は、抵抗変化膜５０１と接する、下層部分と、該下層部分に積層される上層部分とからなる積層構造を構成してもよく、その際、下層部分は、銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギーΔＧの絶対値が小さい金属で形成する。例えば、第一の電極５０２として、Ｒｕ（下層）／Ｔａ（上層）の積層構造を用いてもよい。
【０１５５】
すなわち、固体電解質からなる抵抗変化膜５０１を「イオン伝導層」とし、下層の銅配線層５０７ｂの銅配線５０８ｂを「イオン供給層」として機能する「第１電極」、第一の電極５０２を「第２電極」とする、銅フィラメント析出型の抵抗変化素子が構成されている。
【０１５６】
なお、図５に示す構成では、下層の銅配線層５０７ｂの上面を被覆する第一の絶縁性バリア膜５１１に開口されたホールの側壁面は、テーパが無く、該開口の形成は、異方性エッチング法を利用している。また、第一の絶縁性バリア膜５１１に開口されたホール内に形成されている、抵抗変化膜５０１の膜厚ｔ2は、その周囲の第一の絶縁性バリア膜５１１の上面に形成されている、抵抗変化膜５０１の膜厚ｔ1より、厚くなっている。結果的に、抵抗変化膜５０１の上面は、開口されたホール内と、その周囲の第一の絶縁性バリア膜５１１の上面の領域の間で、実質的な段差が無い状態となっている。換言すると、開口されたホールの深さは、第一の絶縁性バリア膜５１１の膜厚ｔ3に対応しており、ｔ2＝（ｔ1＋ｔ3）の関係を満たす、「埋め込み成長」が達成されている。
【０１５７】
第一の電極５０２は、実質的に「平坦化」がなされている、抵抗変化膜５０１の上面に、等方的な堆積法、例えば、スパッタ法を使用して、均一な膜厚に形成することが可能となっている。
【０１５８】
第一の層間絶縁膜５１２は、抵抗変化素子５９９のうち、第一の電極５０２、ならびに、第一の電極５０２、抵抗変化膜５０１からなる積層構造の側面を被覆する保護絶縁膜５０３を覆うように形成されている。加えて、第一の層間絶縁膜５１２は、下層の銅配線層５０７ａと下層の層間絶縁膜５１０の上面を覆っている、第１の絶縁性バリア膜５１１の上面をも被覆するように形成されている。形成された第一の層間絶縁膜５１２の上面を平坦化した後、平坦化された第一の層間絶縁膜５１２を覆う、第二の層間絶縁膜５１６が形成されている。
【０１５９】
第一の層間絶縁膜５１２は、ＳｉＯ2膜を利用して形成し、第二の層間絶縁膜５１６は、ＳｉＯＣ膜を利用して形成する。
【０１６０】
第二の層間絶縁膜５１６中に、上層の銅配線層の形成用の配線溝、第一の層間絶縁膜５１２中に、第一のコンタクトプラグ５０４の形成用のビアホールが、一体化されて形成されている。その際、第一のコンタクトプラグ５０４の形成用のビアホールの底は、第一の絶縁性バリア膜５１１を貫通して、下層の銅配線層５０７ａの金属５０８ａの表面に開通している。
【０１６１】
第二の層間絶縁膜５１６中に、上層の銅配線層の形成用の配線溝を作製する際、第二の層間絶縁膜５１６を構成するＳｉＯＣ膜のエッチング条件を、第一の層間絶縁膜５１２を構成するＳｉＯ2膜に対して、選択性を有する条件とする。その結果、第一の層間絶縁膜５１２を構成するＳｉＯ2膜をエッチング・ストッパとして利用でき、形成される上層の銅配線層の形成用の配線溝の底面は、第二の層間絶縁膜５１６と第一の層間絶縁膜５１２との界面に位置する。一方、上層の銅配線層の形成用の配線溝の作製に先立ち、第二の層間絶縁膜５１６、第一の層間絶縁膜５１２、第一の絶縁性バリア膜５１１を順次、選択的に異方性エッチングすることで、ビアホールの形成がなされる。
【０１６２】
第二の層間絶縁膜５１６の形成を終えた後、抵抗変化素子５９９の保護絶縁膜５０３に対して、近接して配置される、下層の銅配線層５０７ａの金属５０８ａの表面に達する、第一のコンタクトプラグ４０４の作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第二の層間絶縁膜５１６、第一の層間絶縁膜５１２、第一の絶縁性バリア膜５１１を順次、選択的に異方性エッチングする。その際、第一の層間絶縁膜５１２の上面から第一の層間絶縁膜５１２の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜５１２を構成する絶縁材料、ＳｉＯ2膜を、選択的に異方性エッチングを行う。該第一の層間絶縁膜５１２を構成する絶縁材料、ＳｉＯ2膜の選択的な異方性エッチング条件は、保護絶縁膜５０３を構成するＳｉＮ膜に対して、選択性を有する条件が選択されている。
【０１６３】
第一の層間絶縁膜５１２の上面から第一の層間絶縁膜５１２の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。
【０１６４】
仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜５１２の下面における、ビアホールの側壁の外縁は、保護絶縁膜５０３の底部に最近接しているが、「点接触」するように、抵抗変化素子５９９の保護絶縁膜５０３と、レジスト・マスクの開口部の位置合わせがなされている。
【０１６５】
実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜５１２の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜５０３の側面が部分的に露呈している状態となる。第一の層間絶縁膜５１２を構成する絶縁材料、ＳｉＯ2膜の選択的な異方性エッチング条件は、保護絶縁膜５０３を構成するＳｉＮ膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜５０３の側面への「サイド・エッチング」は実質的に進行しない。最終的に、ＳｉＣＮ膜で形成される第一の絶縁性バリア膜５１１を、選択的に異方性エッチングするが、ビアホールの側壁面に露呈する、ＳｉＮ膜で形成される保護絶縁膜５０３の側面への「サイド・エッチング」は極僅かに進行するのみである。
【０１６６】
形成されるビアホールの側壁面に、保護絶縁膜５０３の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ５０４を作製すると、図５に示すように、保護絶縁膜５０３の側面に、形成された第一のコンタクトプラグ５０４の側壁面が接触した状態となる。但し、第一の電極５０２の側面と、第一のコンタクトプラグ５０４の側壁面とは、保護絶縁膜５０３によって、電気的に分離されている。
【０１６７】
一体に形成されている、上層の銅配線層の形成用の配線溝と、第一のコンタクトプラグ５０４の形成用のビアホールに、バリアメタル５０６を介して、第一のコンタクトプラグ５０４の金属５０５が埋め込まれ、上層の銅配線と一体化された第一のコンタクトプラグ５０４が形成されている。第一のコンタクトプラグ５０４の金属５０５は、銅を主成分とする金属材料であり、配線溝、ビアホールの側面と底面を被覆する、バリアメタル５０６は、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル５０６には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１６８】
作製された上層の銅配線層と、第二の層間絶縁膜５１６の上面を、平坦化した後、第二の絶縁性バリア膜５１３により被覆している。上層の銅配線層の表面を被覆する第二の絶縁性バリア膜５１３は、上層の銅配線層の表面から銅の拡散を防止するため、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜など、あるいは、それらの積層構造で形成される。
【０１６９】
図５に示す構成を選択すると、上層の銅配線層と一体化する第一のコンタクトプラグ５０４は、抵抗変化膜５０１の保護絶縁膜５０３に接するように、最近接する位置に形成される。その際、下層の銅配線層５０７ｂと、下層の銅配線層５０７ａは、分離して形成されており、第一のコンタクトプラグ５０４を介して、上層の銅配線層と下層の銅配線層５０７ａが電気的に接続されている。
【０１７０】
また、図５に示す構成では、上層の銅配線層を、銅フィラメント析出型の抵抗変化素子５９９の「第２電極」として利用される、第一の電極５０２の上部を覆う配置に作製されている。銅フィラメント析出型の抵抗変化素子５９９に対する、上層の銅配線層のレイアウト位置の自由度を増す効果を有する。
【０１７１】
（第６の実施形態）
本発明の第６の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図６は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第６の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。
【０１７２】
図６に示す、第６の実施形態に係る抵抗変化素子は、３端子固体電解質スイッチの形態に構成されている。具体的には、固体電解質からなる抵抗変化膜を利用する、銅フィラメント析出型の抵抗変化素子二つを、共通の「第２電極」を介して、図１３に模式的に示す形態で連結することで構成され、３端子固体電解質スイッチとして機能する。
【０１７３】
図６に示す、抵抗変化素子６９９は、下層の銅配線層６１０ａの銅配線６０８ａ、下層の銅配線層６１０ｂの銅配線６０８ｂの二つの銅配線を、それぞれ、「イオン供給層」として機能する「第１電極」として利用し、３端子固体電解質スイッチを構成している。抵抗変化膜６０３は、固体電解質により形成され、「イオン伝導層」として機能する。該抵抗変化膜６０３の上面に接する「第１の電極」６０４は、第１上部電極６０４ａと第２上部電極６０４ｂからなる積層構造となっている。「第１の電極」６０４のうち、第１上部電極６０４ａが、抵抗変化膜６０３の上面に接している。「第１の電極」６０４の上面、すなわち、第２上部電極６０４ｂの上面には、上面保護膜６０７が設けられている。
【０１７４】
抵抗変化素子６９９の抵抗変化膜６０３と「第１の電極」６０４は、第一の絶縁性バリア膜６０１の上面に形成されている。
【０１７５】
抵抗変化膜６０３は、第一の絶縁性バリア膜６０１に開口されたホールを介して、下層の銅配線層６１０ａの銅配線６０８ａの表面、ならびに、下層の銅配線層６１０ｂの銅配線６０８ｂの表面に接している。従って、開口されたホール部分では、抵抗変化膜６０３の下面は、「イオン供給層」として機能する「第１電極」、すなわち、下層の銅配線層６１０ａの銅配線６０８ａ、ならびに、下層の銅配線層６１０ｂの銅配線６０８ｂと接し、抵抗変化膜６０３の上面は、「第２電極」として機能する第一の電極６０４と接する構成となっている。従って、抵抗変化素子６９９は、二つの「銅フィラメント析出型抵抗変化素子」が「第２電極」を介して並列に連結されている構成の、３端子固体電解質スイッチとなっている。
【０１７６】
抵抗変化膜６０３、第１上部電極６０４ａと第２上部電極６０４ｂ、上面保護膜６０７の側面は、保護絶縁膜６０５で被覆されている。その結果、少なくとも、抵抗変化膜６０３、第１上部電極６０４ａと第２上部電極６０４ｂの側面は保護絶縁膜６０５で被覆され、第２上部電極６０４ｂの上面は、上面保護膜６０７で被覆される形態となっている。
【０１７７】
例えば、抵抗変化膜６０３の形成に用いる固体電解質として、ＳｉＯを含む有機ポリマー膜を選択することが好ましい。また、第１上部電極６０４ａは、Ｒｕを用いて、第２上部電極６０４ｂは、Ｔａ、あるいはＴａＮを用いて、それぞれ形成することができる。
【０１７８】
上面保護膜６０７は、保護絶縁膜６０５と同一材料を用いて、形成することが好ましい。保護絶縁膜６０５、上面保護膜６０７は、第一の層間絶縁膜６０２を形成する過程で、抵抗変化膜６０３、第１上部電極６０４ａと第２上部電極６０４ｂが、酸素による酸化を受けることを防止し、また、水分の侵入を防止する機能を有する、絶縁膜で形成する。さらには、抵抗変化膜６０３を形成する固体電解質として、イオン伝導性を示す酸化膜を採用する際には、保護絶縁膜６０５は、該固体電解質からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜６０５、上面保護膜６０７は、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いて、形成することが好ましい。
【０１７９】
下層の銅配線層６１０ａは、下層の層間絶縁膜６１１に形成された第１の配線溝に、バリアメタル６０９ａを介して埋め込まれた銅配線６０８ａからなる。下層の銅配線層６１０ｂは、下層の層間絶縁膜６１１に形成された第２の配線溝に、バリアメタル６０９ｂを介して埋め込まれた銅配線６０８ｂからなる。下層の銅配線層６１０ａ、下層の銅配線層９１０ｂの上面には、第一の絶縁性バリア膜６０１が形成されている。該第一の絶縁性バリア膜６０１は、下層の銅配線層６１０ａ、下層の銅配線層６１０ｂ上面から銅の拡散を防止するバリア膜として機能する。第一の絶縁性バリア膜６０１の形成には、ＳｉＮ膜、ＳｉＣＮ膜などを用いることが好ましい。
【０１８０】
第一の層間絶縁膜６０２は、第一の絶縁性バリア膜６０１の上面を被覆している。さらに、第一の層間絶縁膜６０２の上部に、第二の層間絶縁膜６１６が形成されている。その際、第三の層間絶縁膜６１６は、第一の層間絶縁膜６０２の平坦化された上面の上に形成されている。
【０１８１】
第二の層間絶縁膜６１６中には、上層の銅配線層６１５ａ、上層の銅配線層６１５ｂが形成されている。第二の層間絶縁膜６１６に形成される上層の銅配線層６１５ａ、上層の銅配線層６１５ｂは、それぞれ、第一の層間絶縁膜６０２と第一の絶縁性バリア膜６０１を貫通して形成される、第一のコンタクトプラグ６２５ａ、６２５ｂと一体に形成されている。
【０１８２】
上層の銅配線層６１５ａと第一のコンタクトプラグ６２５ａは、第二の層間絶縁膜６１６に形成される配線溝と、第二の層間絶縁膜６０２と第一の絶縁性バリア膜６０１を貫通して形成されるビアホールに、バリアメタル９１３ａを介して埋め込まれた銅配線６１４ａからなる。上層の銅配線層６１５ａ用の配線溝と一体化されて形成される、第一のコンタクトプラグ６２５ａ用のビアホールは、第一の絶縁性バリア膜６０１に形成された開口を介して、下層の銅配線層６１０ａの銅配線６０８ａの表面に開通されている。
【０１８３】
上層の銅配線層６１５ｂと第一のコンタクトプラグ６２５ｂは、第二の層間絶縁膜６１６に形成される配線溝と、第二の層間絶縁膜６０２と第一の絶縁性バリア膜６０１を貫通して形成されるビアホールに、バリアメタル６１３ｂを介して埋め込まれた銅配線６１４ｂからなる。上層の銅配線層６１５ｂ用の配線溝と一体化されて形成される、第一のコンタクトプラグ６２５ｂ用のビアホールは、第一の絶縁性バリア膜６０１に形成された開口を介して、下層の銅配線層６１０ｂの銅配線６０８ｂの表面に開通されている。
【０１８４】
上層の銅配線層６１５ａ、上層の銅配線層６１５ｂの表面は、該上層の銅配線層６１５ａの銅配線６１４ａ、上層の銅配線層６１５ｂの銅配線９１４ｂから銅の拡散を防止するため、第二の絶縁性バリア膜６１２で被覆されている。第二の絶縁性バリア膜６０１と同様に、該第二の絶縁性バリア膜６１２の形成には、ＳｉＮ膜、ＳｉＣＮ膜などを用いることが好ましい。
【０１８５】
下層の銅配線層６１０ａのバリアメタル６０９ａは、下層の銅配線層６１０ａの銅配線６０８ａの主成分である銅が、下層の層間絶縁膜６１１中に拡散することを防止するために、銅配線６０８ａの側面および底面を被覆する、バリア性を有する導電性膜である。下層の銅配線層６１０ｂのバリアメタル６０９ｂは、下層の銅配線層６１０ｂの銅配線６０８ｂの主成分である銅が、下層の層間絶縁膜６１１中に拡散することを防止するために、銅配線６０８ｂの側面および底面を被覆する、バリア性を有する導電性膜である。
【０１８６】
同様に、上層の銅配線層６１５ａのバリアメタル６１３ａは、上層の銅配線層６１５ａの銅配線６１４ａの主成分である銅が、第二の層間絶縁膜６１６中、第一の層間絶縁膜６０２中に拡散することを防止するために、銅配線６１４ａの側面および底面を被覆する、バリア性を有する導電性膜である。上層の銅配線層６１５ｂのバリアメタル６１３ｂは、上層の銅配線層６１５ｂの銅配線６１４ｂの主成分である銅が、第二の層間絶縁膜６１６中、第一の層間絶縁膜６０２中に拡散することを防止するために、銅配線６１４ｂの側面および底面を被覆する、バリア性を有する導電性膜である。
【０１８７】
下層の銅配線層６１０ａのバリアメタル６０９ａ、下層の銅配線層６１０ｂのバリアメタル６０９ｂ、上層の銅配線層６１５ａのバリアメタル６１３ａ、上層の銅配線層６１５ｂのバリアメタル６１３ｂには、銅の拡散に対するバリア性を有する導電性膜、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、あるいは、それらの積層膜が用いられる。
【０１８８】
図６に示す、第６の実施形態に係る抵抗変化素子では、第一の層間絶縁膜６０２と第二の層間絶縁膜６１６は、異なる絶縁材料で形成される。第一の層間絶縁膜６０２の形成には、ＳｉＯ2膜を用い、第二の層間絶縁膜６１６の形成には、ＳｉＯＣ膜またはＳｉＯＣＨ膜を用いる。
【０１８９】
また、下層の層間絶縁膜６１１の形成には、ＳｉＯ2膜、あるいは、ＳｉＯＣ膜、ＳｉＯＣＨ膜を用いることができる。
【０１９０】
図６に示すように、第一の絶縁性バリア膜６０１に開口されたホール領域には、下層の銅配線層６１０ａ、下層の銅配線層６１０ｂに加えて、下層の層間絶縁膜６１１も露呈している。第一の絶縁性バリア膜６０１にホールを開口する工程において、ＳｉＣＮ膜のエッチング条件では、露呈している下層の層間絶縁膜６１１の一部もエッチング除去され、凹部が形成されている。該凹部を埋め込むように、抵抗変化膜６０３が形成されている。
【０１９１】
該凹部に形成される抵抗変化膜６０３は、下層の銅配線層６１０ａのバリアメタル６０９ａ、あるいは、下層の銅配線層６１０ｂのバリアメタル６０９ｂと接する。その際、抵抗変化膜６０３が、「第２電極」として機能する第一の電極６０４と、下層の銅配線層６１０ａのバリアメタル６０９ａ、あるいは、下層の銅配線層６１０ｂのバリアメタル６０９ｂにより挟まれる構成は、金属フィラメント析出型の抵抗変化素子として機能しない。
【０１９２】
従って、抵抗変化膜６０３が、「第２電極」として機能する第一の電極６０４と、下層の銅配線層６１０ａの銅配線６０８ａにより挟まれる構成と、抵抗変化膜６０３が、「第２電極」として機能する第一の電極６０４と、下層の銅配線層６１０ｂの銅配線６０８ｂにより挟まれる構成のみが、それぞれ、独立した「銅フィラメント析出型抵抗変化素子」として機能する。図６に例示するように、抵抗変化膜６０３が、「第２電極」として機能する第一の電極６０４と、下層の銅配線層６１０ａの銅配線６０８ａにより挟まれる部位の面積Ｓａと、抵抗変化膜６０３が、「第２電極」として機能する第一の電極６０４と、下層の銅配線層６１０ｂの銅配線６０８ｂにより挟まれる部位の面積Ｓｂは、それぞれ、独立に設定することが可能である。換言すると、抵抗変化膜６０３が、「第２電極」として機能する第一の電極６０４と、下層の銅配線層（第１の銅配線）６１０ａの銅配線６０８ａにより挟まれる部位からなる「銅フィラメント析出型抵抗変化素子」の「ＯＮ」状態の抵抗値と、抵抗変化膜６０３が、「第２電極」として機能する第一の電極６０４と、下層の銅配線層（第１の銅配線）６１０ｂの銅配線６０８ｂにより挟まれる部位からなる「銅フィラメント析出型抵抗変化素子」の「ＯＮ」状態の抵抗値は、それぞれ、独立に設定することが可能である。
【０１９３】
ホールの開口部において、第一の絶縁性バリア膜６０１の側壁面は、テーパを示している。該テーパ形状の側壁面を形成するため、第一の絶縁性バリア膜６０１のエッチングは、等方的なエッチング法、例えば、反応性ドライ・エッチング法を利用して実施される。第一の絶縁性バリア膜６０１の等方的なエッチングに利用される、反応性ドライ・エッチングの条件には、銅配線６０８ａとバリアメタル６０９ａ、銅配線６０８ｂとバリアメタル６０９ｂに対して、選択性を有する条件が選択される。一方、選択される反応性ドライ・エッチングの条件では、下層の層間絶縁膜６１１を構成する、例えば、ＳｉＯ2膜も若干エッチングされる。結果的に、下層の層間絶縁膜６１１の一部もエッチング除去され、凹部が形成されている。
【０１９４】
形成される凹部の側壁面、ならびに、第一の絶縁性バリア膜６０１のテーパ形状の側壁面を含め、ホールの開口部と、その周囲の第一の絶縁性バリア膜６０１の上面に、抵抗変化膜６０３の形成に使用する、固体電解質膜を均一な膜厚で堆積する。従って、抵抗変化膜６０３の形成に使用する、固体電解質膜は、ステップ・カバレージ性に優れる、等方的な堆積法、例えば、プラズマＣＶＤ法やスパッタ法を利用して堆積される。凹部の側壁面に露呈する、下層の銅配線層６１０ａのバリアメタル６０９ａ、下層の銅配線層６１０ｂのバリアメタル６０９ｂは、逆テーパ形状であるが、該逆テーパ形状の側壁面も、固体電解質膜で被覆される。
【０１９５】
抵抗変化膜６０３の上面に、第１上部電極６０４ａの形成に使用するＲｕを均一な膜厚で堆積する。従って、第１上部電極６０４ａの形成に使用するＲｕは、ステップ・カバレージ性に優れる、等方的な堆積法、例えば、スパッタ法を利用して堆積される。第１上部電極６０４ａの上面に、第２上部電極６０４ｂの形成に使用するＴａＮを均一な膜厚で堆積する。従って、第２上部電極６０４ｂの形成に使用するＴａＮは、ステップ・カバレージ性に優れる、等方的な堆積法、例えば、スパッタ法、プラズマＣＶＤ法を利用して堆積される。
【０１９６】
ホールの開口部に形成されている凹部は、抵抗変化膜６０３の形成に使用する、固体電解質膜、第１上部電極６０４ａの形成に使用するＲｕ、第２上部電極６０４ｂの形成に使用するＴａＮを順次、等方的な堆積法を使用して堆積する過程で、逆テーパ形状の「鋭角的な隅部」は、次第に「埋め込まれた」状態となる。
【０１９７】
図６に示す、第６の実施形態に係る抵抗変化素子では、第２上部電極６０４ｂの形成に使用するＴａＮの堆積を終了した時点では、堆積されたＴａＮ膜の上面には、凹部は残るものの、その側壁部の形状は滑かな曲面となっている。第２上部電極６０４ｂの上面に、上面保護膜６０７の形成に使用するＳｉＮ膜を均一な膜厚で堆積する。従って、上面保護膜６０７の形成に使用するＳｉＮ膜は、ステップ・カバレージ性に優れる、等方的な堆積法、例えば、プラズマＣＶＤ法、スパッタ法を利用して堆積される。
【０１９８】
第一の絶縁性バリア膜６０１の上面に堆積された、抵抗変化膜６０３、第１上部電極６０４ａと第２上部電極６０４ｂ、上面保護膜６０７からなる積層構造は、パターニングされ、その後、該積層構造の側面を被覆する、絶縁保護膜６０５が形成される。絶縁保護膜６０５の形成には、ＳｉＮ膜が利用されている。
【０１９９】
ＳｉＮ膜で形成される、上面保護膜６０７と絶縁保護膜６０５、ならびに、ＳｉＣＮ膜で形成される第一の絶縁性バリア膜６０１の上面を被覆する、第一の層間絶縁膜６０２の形成に利用する、ＳｉＯ2膜は、ステップ・カバレージ性に優れる、等方的な堆積法、例えば、プラズマＣＶＤ法、スパッタ法を利用して堆積される。
【０２００】
その際、第一の層間絶縁膜６０２の形成に利用する、ＳｉＯ2膜の上面中、上面保護膜６０７と絶縁保護膜６０５によって覆われている、積層構造の上部に対応する部分は、第一の絶縁性バリア膜６０１の上面の上部に相当する領域と比較すると、凸部を形成している。第二の層間絶縁膜６１６の作製に先立ち、第一の層間絶縁膜６０２の形成に利用する、ＳｉＯ2膜の平坦化を行う。具体的には、堆積されたＳｉＯ2膜の上面に、例えば、ＣＭＰ法を利用して、研磨処理を施し、平坦化する。
【０２０１】
平坦化がなされた、第一の層間絶縁膜６０２の上面に、第二の層間絶縁膜６１６の形成に利用する、ＳｉＯＣ膜を、等方的な堆積法、例えば、プラズマＣＶＤ法を利用して堆積する。堆積されるＳｉＯＣ膜の膜厚は均一であり、その上面は平坦となっており、第二の層間絶縁膜６１６として使用される。
【０２０２】
第二の層間絶縁膜６１６中に、上層の銅配線層の形成用の配線溝を作製する際、第二の層間絶縁膜６１６を構成するＳｉＯＣ膜のエッチング条件を、第一の層間絶縁膜６０２を構成するＳｉＯ2膜に対して、選択性を有する条件とする。その結果、第一の層間絶縁膜６１２を構成するＳｉＯ2膜をエッチング・ストッパとして利用でき、形成される上層の銅配線層の形成用の配線溝の底面は、第二の層間絶縁膜６１６と第一の層間絶縁膜６０２との界面に位置する。一方、上層の銅配線層の形成用の配線溝の作製に先立ち、第二の層間絶縁膜６１６、第一の層間絶縁膜６０２、第一の絶縁性バリア膜６０１を順次、選択的に異方性エッチングすることで、ビアホールの形成がなされる。
【０２０３】
第二の層間絶縁膜６１６の形成を終えた後、抵抗変化素子６９９の保護絶縁膜６０５に対して、近接して配置される、下層の銅配線層６１０ａの金属６０８ａの表面、下層の銅配線層６１０ｂの金属６０８ｂの表面にそれぞれ達する、第一のコンタクトプラグ６２５ａ、第一のコンタクトプラグ６２５ｂの作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第二の層間絶縁膜６１６、第一の層間絶縁膜６０２、第一の絶縁性バリア膜６０１を順次、選択的に異方性エッチングする。その際、第一の層間絶縁膜６０２の上面から第一の層間絶縁膜６０２の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜６０２を構成する絶縁材料、ＳｉＯ2膜を、選択的に異方性エッチングを行う。該第一の層間絶縁膜６０２を構成する絶縁材料、ＳｉＯ2膜の選択的な異方性エッチング条件は、保護絶縁膜６０５を構成するＳｉＮ膜に対して、選択性を有する条件が選択されている。
【０２０４】
第一の層間絶縁膜６０２の上面から第一の層間絶縁膜６０２の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。
【０２０５】
仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜６０２の下面における、ビアホールの側壁の外縁は、保護絶縁膜６０５の底部に最近接しているが、「点接触」するように、抵抗変化素子６９９の保護絶縁膜６０５と、レジスト・マスクの開口部の位置合わせがなされている。
【０２０６】
実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜６０２の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜６０５の側面が部分的に露呈している状態となる。第一の層間絶縁膜６０２を構成する絶縁材料、ＳｉＯ2膜の選択的な異方性エッチング条件は、保護絶縁膜６０５を構成するＳｉＮ膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜６０５の側面への「サイド・エッチング」は実質的に進行しない。最終的に、ＳｉＣＮ膜で形成される第一の絶縁性バリア膜６０１を、選択的に異方性エッチングするが、ビアホールの側壁面に露呈する、ＳｉＮ膜で形成される保護絶縁膜６０５の側面への「サイド・エッチング」は極僅かに進行するのみである。
【０２０７】
形成されるビアホールの側壁面に、保護絶縁膜６０５の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ６２５ａ、第一のコンタクトプラグ６２５ｂを作製すると、図６に示すように、保護絶縁膜６０５の側面に、形成された第一のコンタクトプラグ６２５ａ、第一のコンタクトプラグ６２５ｂの側壁面が接触した状態となる。但し、第一の電極６０４を構成する、第１上部電極６０４ａと第２上部電極６０４ｂの側面と、第一のコンタクトプラグ６２５ａ、第一のコンタクトプラグ６２５ｂの側壁面とは、保護絶縁膜６０５によって、電気的に分離されている。
【０２０８】
図６に示す、第６の実施形態に係る抵抗変化素子は、３端子固体電解質スイッチの形態に構成されている。具体的には、固体電解質からなる抵抗変化膜を利用する、銅フィラメント析出型の抵抗変化素子二つを、共通の「第２電極」を介して、図１３に模式的に示す形態で連結することで構成され、３端子固体電解質スイッチとして機能する。
【０２０９】
図６に示す、第６の実施形態に係る抵抗変化素子６９９は、第１上部電極６０４ａと第２上部電極６０４ｂで構成される、第一の電極６０４を、共通の「第２電極」として利用し、下層の銅配線層６１０ａの銅配線６０８ａ、下層の銅配線層６１０ｂの銅配線６０８ｂの二つの銅配線を、それぞれ、「イオン供給層」として機能する「第１電極」として利用する、二つの「銅フィラメント析出型抵抗変化素子」を構成している。その際、二つの「銅フィラメント析出型抵抗変化素子」は、図１３に模式的に示す形態で連結されており、３端子固体電解質スイッチを構成している。二つの「銅フィラメント析出型抵抗変化素子」の「第１電極」、すなわち、下層の銅配線層６１０ａの銅配線６０８ａ、下層の銅配線層６１０ｂの銅配線６０８ｂの二つの銅配線は、それぞれ、第一のコンタクトプラグ６２５ａ、第一のコンタクトプラグ６２５ｂを介して、上層の銅配線層６１５ａ、上層銅配線層６１５ｂと電気的に接続されている。従って、上層の銅配線層６１５ａ、上層銅配線層６１５ｂの面積レイアウトを小さく維持した、３端子固体電解質スイッチが形成できている。
【０２１０】
（第７の実施形態）
本発明の第７の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図７Ａ〜図７Ｈは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第７の実施形態に係る抵抗変化素子の一構成例と、その製造プロセスを模式的に示す断面図である。
【０２１１】
図７Ａ〜図７Ｈに、その製造プロセスを示す、第７の実施形態に係る抵抗変化素子は、２端子固体電解質スイッチの形態に構成されている。図７Ａ〜図７Ｈに例示される製造プロセスにおいては、半導体装置自体を構成する半導体素子（図示せず）は、多層配線層の作製に先立ち、半導体基板の表面に形成されている。
【０２１２】
図７Ａ〜図７Ｈを参照して、その表面に半導体素子が形成されている、半導体デバイス基板１上に、多層配線層と、該多層配線層中に設ける不揮発性スイッチング素子として利用する、第７の実施形態に係る抵抗変化素子の製造プロセスの工程、ステップＡ１〜ステップＡ８を説明する。
【０２１３】
（ステップＡ１）
ステップＡ１は、図７Ａに示す、下層の配線層に相当する「第１配線」の作製と、抵抗変化素子の作製に際し、「イオン供給層」として機能する「第１電極」として利用する「第１配線」の表面を被覆する絶縁性バリア膜７に、開口部を形成する工程である。
【０２１４】
まず、半導体デバイス基板１上に、層間絶縁膜２、バリア絶縁膜３および層間絶縁膜４を順に形成する。例えば、「層間絶縁膜２の形成に使用する絶縁材料」として、膜厚３００ｎｍのシリコン酸化膜を、「バリア絶縁膜３の形成に使用する絶縁材料」として、膜厚５０ｎｍのＳｉＮ膜を、「層間絶縁膜４の形成に使用する絶縁材料」として、膜厚２００ｎｍのＳｉＯ2膜を、それぞれ選択する。
【０２１５】
続いて、層間絶縁膜４、バリア絶縁膜３、および層間絶縁膜２に、「第１配線」を作製する配線溝を形成する。配線溝の形成工程は、
フォトリソグラフィ法を用いて、層間絶縁膜４の上に所定のパターンの開口を有する、レジスト・マスクを形成する、レジスト・マスク形成処理ステップ；
レジスト・マスクをエッチング・マスク層として利用し、ドライエッチング法により、積層された膜に異方性エッチングを施す、エッチング処理ステップ；および、
異方性エッチングにより配線溝を形成した後、レジスト・マスクを除去する、レジスト除去処理ステップを含む。
【０２１６】
その後、配線溝にバリアメタル６を介して金属５を埋め込んで、「第１配線」を形成する。「第１配線」の金属５は、「イオン供給層」として使用する。そのため、銅を主成分とする金属材料、例えば、銅を使用する。バリアメタル６は、金属５に使用する銅の拡散を防止する。従って、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）の積層構造を、バリアメタル６として使用する。
【０２１７】
ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）の積層構造からなるバリアメタル６を、配線溝の底部と側壁部に均一な膜厚で被覆する。そのため、等方的な堆積法、例えば、ＲＦスパッタ法を利用して、該積層構造からなる堆積膜を、層間絶縁膜４の上面と配線溝の底部と側壁部に形成する。金属５に使用する銅は、バリアメタル６を下地層として使用し、例えば、メッキ法を利用して、配線溝の内部を埋め込むように形成する。その後、例えば、ＣＭＰ（Chemical-Mechanical Polishing）法を利用し、層間絶縁膜４の上面に形成されている、銅とＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）の積層構造を除去し、配線溝に形成される「第１配線」の上面の平坦化を行う。
【０２１８】
続いて、「第１配線」の上面、ならびに、層間絶縁膜４の上面を被覆する、絶縁性バリア膜７を形成する。絶縁性バリア膜７は、「第１配線」の金属５に使用する銅の拡散を防止する。そのため、「絶縁性バリア膜７の形成に使用する絶縁材料」として、例えば、膜厚３０ｎｍのＳｉＣＮ膜を選択する。
【０２１９】
下層の配線層に相当する「第１配線」のうち、抵抗変化素子の作製に際し、「イオン供給層」として機能する「第１電極」として利用する「第１配線」に対して、該「第１配線」の金属５の表面を覆う、絶縁性バリア膜７に開口部を形成する。
【０２２０】
なお、抵抗変化素子の作製に使用しない、他の「第１配線」の表面を被覆する絶縁性バリア膜７には開口部は形成されない。従って、ステップＡ１を終了した時点では、抵抗変化素子の作製に使用される、一部の「第１配線」を除き、下層の配線層に相当する「第１配線」は、絶縁性バリア膜７で被覆された状態に保持されている。
【０２２１】
「第１配線」の金属５の表面を覆う、絶縁性バリア膜７に開口部を形成する工程では、開口を有するレジスト・マスクを利用して、該レジスト・マスクの開口に露呈している、絶縁性バリア膜７に、等方的ドライエッチング法、例えば、反応性ドライエッチング法を使用して、等方的エッチングを施す。
【０２２２】
絶縁性バリア膜７として使用する、ＳｉＣＮ膜の等方的エッチング工程では、反応性ドライエッチングの条件として、ＣＦ4／Ａｒのガス流量＝２５：５０ｓｃｃｍ、圧力０．５３［Ｐａ］、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件を採用することができる。
【０２２３】
反応性ドライエッチング法を使用することで、ＳｉＣＮ膜に形成される開口部の側壁面のエッチングが進行する。従って、レジスト・マスクの開口の周囲、レジスト・マスクにより被覆されている、ＳｉＣＮ膜の上部のサイド・エッチングが進行し、形成される開口部の側壁面はテーパ形状となる。その際、ソースパワーを低下させ、または、基板バイアスパワーを大きくする条件を採用することで、エッチング時の「イオン性」を向上させ、「反応性イオン・エッチング」過程の寄与を増すと、「テーパ形状」の側壁面の「テーパ角度」を小さくすることができる。
【０２２４】
形成される開口部の側壁面へのサイド・エッチングを利用して、「テーパ形状」側壁面の「テーパ角度」を小さくするため、膜厚３０ｎｍのＳｉＣＮ膜をエッチングする際、エッチング時間を、ＳｉＣＮ膜を３５ｎｍエッチング可能な時間に設定することができる。すなわち、エッチング時間を、「オーバー・エッチング」が進行する時間に設定し、ＳｉＣＮ膜の上部のサイド・エッチング量を増すことで、「テーパ形状」側壁面の「テーパ角度」を小さくすることができる。
【０２２５】
「テーパ形状」側壁面の「テーパ角度」を小さくする「オーバー・エッチング処理」は、「エッチ・バック」の手法を利用して行うこともできる。
【０２２６】
例えば、スパッタリング装置に付設されている、「エッチ・バック」機能を利用し、減圧雰囲気下、基板を３５０℃に加熱して、形成される開口部の側壁面に露呈するＳｉＣＮ膜の「エッチ・バック」を行うことが可能である。具体的には、スパッタリング装置内に搭載されている、ヒートチャンバにおいて、減圧雰囲気下、加熱処理を施し、目的の「エッチ・バック」を施すことができる。
【０２２７】
また、非反応性ガスを用いたＲＦエッチング法を利用して、形成される開口部の側壁面に露呈するＳｉＣＮ膜の「エッチ・バック」を行うことも可能である。具体的には、非反応性ガスを用いたＲＦエッチングは、ＲＦエッチングチャンバにて、非反応性ガスとして、Ａｒガスを使用し、Ａｒガス流量＝３０ｓｃｃｍ、圧力１．３［Ｐａ］、ソースパワー２９０Ｗ、基板バイアスパワー１３０Ｗの条件で行うことができる。その際、ＲＦエッチング時間を、プラズマＣＶＤ法により形成したＳｉＯ2膜のＲＦエッチングを行った場合、２ｎｍのＳｉＯ2膜をエッチング可能な時間に設定することで、所望のＳｉＣＮ膜の「エッチ・バック」が達成される。
【０２２８】
ＳｉＣＮ膜に形成される開口部の側壁面を、「テーパ角度」の小さな「テーパ形状」とすることで、次のステップＡ２において、該開口部に、金属Ｔｉ膜、固体電解質膜９、第１上部電極１０、第２上部電極１１からなる積層構造を形成する際、開口部の側壁面上の「ステップ・カバレージ」を向上することができる。
【０２２９】
（ステップＡ２）
ステップＡ２は、図７Ｂに示す、抵抗変化素子の作製に際し、「第１配線」の金属（銅配線）５表面の酸化を防止する酸化チタン膜８、「イオン伝導層」として利用する固体電解質膜９、「第２電極」として機能する第一の電極を構成する、第１上部電極１０、第２上部電極１１を、絶縁性バリア膜７の上面と、形成した開口部に、順次形成する工程である。
【０２３０】
絶縁性バリア膜７に形成した開口部に露呈されている、「第１配線」の金属（銅）５の表面、開口部の「テーパ形状」側壁面、ならびに、絶縁性バリア膜７の上面に、膜厚１ｎｍの金属Ｔｉ膜をＤＣスパッタリング法によって堆積する。該金属Ｔｉ膜は、固体電解質膜９を形成する工程時、「第１配線」の金属（銅）５の表面の酸化を防止する、「酸化犠牲層」として機能する。
【０２３１】
第７の実施形態に係る抵抗変化素子では、「イオン伝導層」として利用する固体電解質膜９を、シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」を利用して、形成している。シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」は、例えば、国際公開第２０１１／０５８９４７号に開示される、環状シロキサン型の有機モノマーを原料として、ＲＦプラズマ法によって、該有機モノマーの「ポリメリゼーション反応」によって、堆積される。該ＲＦプラズマ法による、有機モノマーの「ポリメリゼーション反応」の過程では、有機モノマーの分解に起因して、酸素プラズマが発生する。発生する酸素プラズマは、金属Ｔｉ膜に作用し、酸化チタン膜８へと変換する。
【０２３２】
結果的に、金属Ｔｉ膜から変換される酸化チタン膜８上に、シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」が堆積される。ＲＦプラズマＣＶＤ法による「多孔質高分子膜」の堆積工程では、その堆積条件は、ＲＦ電力５０〜３００Ｗ、温度３５０℃、Ｈｅとの混合ガス、圧力１．０〜６．０［Ｔｏｒｒ］の範囲から選択することができる。
【０２３３】
第７の実施形態に係る抵抗変化素子の作製に際して、具体的には、１２インチ用プラズマＣＶＤリアクターを利用する場合、Ｈｅガス流量＝５００ｓｃｃｍ、圧力４００［Ｐａ］、ＲＦ電力８０Ｗの条件を選択し、「多孔質高分子膜」を形成することができる。前記堆積条件を採用し、環状シロキサン型の有機モノマーを原料として、膜厚５ｎｍの「多孔質高分子膜」を堆積し、固体電解質膜９の形成に使用している。
【０２３４】
実際に、前記堆積条件を採用し、環状シロキサン型の有機モノマーを原料として、膜厚５ｎｍの「多孔質高分子膜」を堆積した後、断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ；透過型電子顕微鏡）観察を行ったところ、膜厚１ｎｍの金属Ｔｉ膜から、膜厚２．０ｎｍの酸化チタン膜が形成されていることが確認された。なお、金属Ｔｉの密度は、４．５０６ｇ／ｃｍ3であるが、結晶性の酸化チタン（ＩＶ）、例えば、アナターゼ構造のＴｉＯ2の密度は、３．８４ｇ／ｃｍ3、ルチル構造のＴｉＯ2の密度は、４．２６ｇ／ｃｍ3である。その点を考慮すると、膜厚１ｎｍの金属Ｔｉ膜から形成された、膜厚２．０ｎｍの酸化チタン膜は、アナターゼ型の酸化チタン（ＩＶ）の膜であると、推断される。
【０２３５】
なお、使用するＲＦプラズマＣＶＤ装置の装置構成、また、堆積条件によっては、酸素プラズマによる酸化力が、上記の堆積条件における酸化力を超える場合もある。その際には、「酸化犠牲層」として機能する、金属Ｔｉ膜の膜厚を厚くすることで、「第１配線」の金属（銅）５の表面の酸化を回避することができる。
【０２３６】
逆に、酸素プラズマの発生が抑制される堆積条件、例えば、ＲＦ電力を下げたり、原料流量を増加させると、原料有機モノマーの分解に伴う、酸素プラズマの発生が抑制される。その場合、「酸化犠牲層」として機能する、金属Ｔｉ膜の膜厚を薄くしても、「第１配線」の金属（銅）５の表面の酸化を抑えることもできる。
【０２３７】
更には、酸素プラズマの発生が十分に抑制される堆積条件を選択できる場合、金属Ｔｉ膜の堆積を省いても、「多孔質高分子膜」の堆積工程中、「第１配線」の金属（銅）５の表面の酸化が実質的に進行しない。すなわち、「第１配線」の金属（銅）５の表面の酸化が実質的に進行しない間に、「多孔質高分子膜」の薄膜によって、金属（銅）５の表面が被覆されると、酸素プラズマは最早金属（銅）５の表面に作用することができなくなる。結果的に、金属Ｔｉ膜の堆積を省いても、「多孔質高分子膜」の堆積工程中、「第１配線」の金属（銅）５の表面の酸化が実質的に進行しない。
【０２３８】
「多孔質高分子膜」の堆積工程を終え、酸化チタン膜９と固体電解質膜９の形成を行った後、固体電解質膜９の上に、第１上部電極１０および第２上部電極１１を、この順に形成する。固体電解質膜９の上面に接する、第１上部電極１０は、抵抗変化素子の「第２電極」として機能する。例えば、第１上部電極１０の作製には、膜厚１０ｎｍのＲｕ膜を使用する。第２上部電極１１は、第１上部電極１０の上面を被覆し、後述するビアホールの形成工程における、上面保護膜１２の形成に用いるＳｉＮ膜にホール形成するエッチング工程において、「エッチング・ストップ層」として機能する。そのため、例えば、第２上部電極１１の作製には、膜厚２５ｎｍのＴａ膜を使用する。
【０２３９】
固体電解質膜９として使用する、シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」は、減圧下、高温に保持すると、含有されている酸素の脱離が誘起される場合がある。脱離した酸素が、第１上部電極１０の形成に使用されるＲｕと反応すると、第１上部電極１０と固体電解質膜９の界面に、「ＲｕＯ2」の界面被膜層が形成される。
【０２４０】
銅フィラメント析出型の抵抗変化素子の「第２電極」として機能する、第１上部電極１０と、「イオン伝導層」として機能する、固体電解質膜９の界面に、「ＲｕＯ2」の界面被膜層が形成されと、「銅原子の析出」を阻害する。従って、シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」中に含有されている、酸素の脱離が誘起されない、堆積条件を選択して、膜厚１０ｎｍのＲｕ膜の堆積を行う。例えば、ＤＣスパッタリング法を適用し、Ｒｕをターゲットとして、ＤＣパワー０．２ｋＷ、Ａｒガス、圧力０．２７［Ｐａ］の条件を選択し、室温で、Ｒｕ膜の堆積を行う。第２上部電極１１の作製に使用するＴａ膜の堆積も、例えば、ＤＣスパッタリング法を適用し、Ｔａをターゲットとして、ＤＣパワー０．２ｋＷ、Ａｒガス、圧力０．２７［Ｐａ］の条件を選択し、室温で行う。
【０２４１】
膜厚２．０ｎｍの酸化チタン膜８、膜厚５ｎｍの固体電解質膜９、膜厚１０ｎｍの第１上部電極１０、膜厚２５ｎｍの第２上部電極１１の形成工程では、何れも、等方的な堆積法を採用している。従って、図７Ｂに示すように、膜厚３０ｎｍの絶縁性バリア膜７に形成した開口部の底面、該開口部の「テーパ形状」側壁面、ならびに、絶縁性バリア膜７の上面を覆うように、合計膜厚４２ｎｍの積層構造が均一に形成されている。
【０２４２】
（ステップＡ３）
ステップＡ３は、図７Ｃに示す、抵抗変化素子の作製に際し、「第２電極」として機能する第一の電極を構成する、第１上部電極１０、第２上部電極１１のうち、第２上部電極１１の上面に設ける、上面保護膜１２の形成に利用される、ＳｉＮ膜の堆積工程と、酸化チタン膜８、固体電解質膜９、第１上部電極１０、第２上部電極１１、上面保護膜１２のパターニング工程において、ハードマスクとして利用する、ＳｉＯ2膜（ハードマスク膜）１３の堆積工程からなる。
【０２４３】
第２上部電極１１の作製に利用される、Ｔａ膜の上面に、上面保護膜１２の形成に利用される、膜厚３０ｎｍのＳｉＮ膜を堆積する。その後、パターニング工程において、ハードマスクとして利用する、膜厚２００ｎｍのＳｉＯ2膜（ハードマスク膜）１３を堆積する。
【０２４４】
上面保護膜１２の形成に利用される、膜厚３０ｎｍのＳｉＮ膜は、ＳｉＨ4とＮ2を原料ガスとし、プラズマＣＶＤ法を用いて、堆積することができる。その際、プラズマＣＶＤ法における成膜温度は、２００℃〜４００℃の範囲を選択することが可能であるが、２００℃に選択し、高密度プラズマを用いて、該ＳｉＮ膜の形成を行っている。この堆積条件を選択する結果、等方的な堆積がなされ、開口部の底面、該開口部の「テーパ形状」側壁面、ならびに、絶縁性バリア膜７の上方に堆積される、ＳｉＮ膜の膜厚は、実質的に等しくなっている。
【０２４５】
ハードマスク膜として利用する、膜厚２００ｎｍのＳｉＯ2膜（ハードマスク膜）１３も、プラズマＣＶＤ法を用いて堆積する。成長温度は２００℃に選択しているが、堆積する膜厚は、２００ｎｍと、開口部の底面領域と絶縁性バリア膜７の上方領域の段差３０ｎｍよりも格段に厚いため、図１２Ｃに示すように、該段差の埋め込みが進み、開口部の底面領域の膜厚は、絶縁性バリア膜７の上方領域の膜厚より厚くなっている。
【０２４６】
（ステップＡ４）
ステップＡ４は、ＳｉＯ2膜（ハードマスク膜）１３からなるハードマスクを利用して、上面保護膜１２、第２上部電極１１、第１上部電極１０、固体電解質膜９、酸化チタン膜８を、順次選択エッチングし、パターニングを行う工程と、その後、ハードマスクとして利用する、ＳｉＯ2膜（ハードマスク膜）１３を選択的にエッチング除去する工程からなる。最終的に、上面保護膜１２、第２上部電極１１、第１上部電極１０、固体電解質膜９、酸化チタン膜８のパターニングを完了すると、図７Ｄに示す積層構造が、抵抗変化素子の作製を行う、開口部領域に形成される。
【０２４７】
ＳｉＯ2膜（ハードマスク膜）１３からなるハードマスク上に、抵抗変化素子部のパターニング形状に合わせた、フォトレジスト・マスク（不図示）を形成する。該フォトレジスト・マスクを利用して、上面保護膜１２の形成に利用されるＳｉＮ膜の表面が現れるまで、ＳｉＯ2膜（ハードマスク膜）１３をドライエッチングする。その後、酸素プラズマアッシングと有機剥離の処理を行い、フォトレジスト・マスクを除去する。抵抗変化素子部のパターニング形状に合わせてパターニングされた、ＳｉＯ2膜（ハードマスク膜）１３は、以降のパターニング工程において、ハードマスクとして利用する。
【０２４８】
ＳｉＯ2膜（ハードマスク膜）１３のドライエッチング工程では、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。例えば、ＳｉＯ2膜（ハードマスク膜）１３のドライエッチング工程には、一般的な平行平板型のドライエッチング装置を使用することができる。その際、ＳｉＯ2膜（ハードマスク膜）１３のドライエッチング条件には、上面保護膜１２の形成に利用されるＳｉＮ膜に対して、選択性を有する条件が選択される。例えば、ＳｉＯ2膜（ハードマスク膜）１３のドライエッチングは、ＣＦ4のガス流量＝１４０ｓｃｃｍ、圧力６．６［Ｐａ］、ソースパワー１２００Ｗ、基板バイアスパワー７００Ｗの条件で実施する。膜厚２００ｎｍのＳｉＯ2膜（ハードマスク膜）１３のドライエッチングの終了時点は、膜厚３０ｎｍのＳｉＮ膜の上面でエッチングが停止していることが好ましい。なお、ＳｉＯ2膜（ハードマスク膜）１３の残留を回避するため、膜厚３０ｎｍのＳｉＮ膜の一部もエッチングされるエッチング時間を選択することもできる。
【０２４９】
フォトレジスト・マスクを除去する際、酸素プラズマアッシング法を使用するが、ＳｉＮ膜１２によって、上面が被覆される、第２上部電極１１、第１上部電極１０、イオン伝導層９は、酸素プラズマに曝されることはない。
【０２５０】
フォトレジスト・マスクの除去後、パターニングされたＳｉＯ2膜（ハードマスク膜）１３を、ハードマスクとして利用して、上面保護膜１２、第２上部電極１１、第１上部電極１０、固体電解質膜９、酸化チタン膜８を、順次選択エッチングし、パターニングを行う。
【０２５１】
上面保護膜１２の形成に使用する、膜厚３０ｎｍのＳｉＮ膜のドライエッチング工程でも、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。また、第２上部電極１１の形成に使用する、膜厚２５ｎｍの金属Ｔａ膜に対して、選択性を有するエッチング条件を選択する。例えば、平行平板型のドライエッチング装置を使用し、ＳｉＮ膜１２のドライエッチングは、ＣＦ4／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３［Ｐａ］、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件で行うことができる。
【０２５２】
第２上部電極１１の形成に使用する、膜厚２５ｎｍの金属Ｔａ膜のドライエッチング工程でも、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。また、第１上部電極１０の形成に使用する、膜厚１０ｎｍの金属Ｒｕ膜に対して、選択性を有するエッチング条件を選択する。例えば、平行平板型のドライエッチング装置を使用し、膜厚２５ｎｍの金属Ｔａ膜のドライエッチングは、Ｃｌ2ガス流量＝５０ｓｃｃｍにて圧力０．５３［Ｐａ］、ソースパワー４００Ｗ、基板バイアスパワー６０Ｗの条件で行うことができる。
【０２５３】
第１上部電極１０の形成に使用する、膜厚１０ｎｍの金属Ｒｕ膜のドライエッチング工程でも、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。また、固体電解質膜９の形成に使用する、膜厚５ｎｍの「多孔質高分子膜」に対して、選択性を有するエッチング条件を選択する。例えば、平行平板型のドライエッチング装置を使用し、膜厚１０ｎｍの金属Ｒｕ膜のドライエッチングは、Ｃｌ2／Ｏ2のガス流量＝５／４０ｓｃｃｍにて圧力０．５３［Ｐａ］、ソースパワー９００Ｗ、基板バイアスパワー１００Ｗの条件で行うことができる。
【０２５４】
固体電解質膜９の形成に使用する、膜厚５ｎｍの「多孔質高分子膜」のドライエッチング工程、ならびに、膜厚２．０ｎｍの酸化チタン膜８のドライエッチング工程でも、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。また、下層の絶縁性バリア膜７の形成に利用している、膜厚３０ｎｍのＳｉＣＮ膜に対して、選択性を有するエッチング条件を選択する。例えば、平行平板型のドライエッチング装置を使用し、膜厚５ｎｍの「多孔質高分子膜」のドライエッチングは、Ｃｌ2／ＣＦ4／Ａｒのガス流量＝４５／１５／１５ｓｃｃｍ、圧力１．３［Ｐａ］、ソースパワー８００Ｗ、基板バイアスパワー６０Ｗの条件で行うことができる。膜厚２．０ｎｍの酸化チタン膜８のドライエッチングは、Ｃｌ2／Ｏ2のガス流量＝２０／１６０ｓｃｃｍ、圧力０．５［Ｐａ］、ソースパワー６００Ｗ、基板バイアスパワー１６０Ｗの条件で行うことができる。すなわち、塩素ガス（Ｃｌ2）を意図的に用いることで、下層の絶縁性バリア膜７の形成に利用している、膜厚３０ｎｍのＳｉＣＮ膜に対する選択性を高くすることで、サブトレンチなどの発生を抑制している。「イオン伝導層」を構成する、固体電解質膜９と酸化チタン膜８のパターニングを終了した時点で、抵抗変化素子形成領域を除く、絶縁性バリア膜７の上面には、膜厚５ｎｍの「多孔質高分子膜」と膜厚２．０ｎｍの酸化チタン膜８は残留していない。
【０２５５】
上記の一連のパターニング工程が終了した後、ハードマスクとして使用した、パターニングされたＳｉＯ2膜（ハードマスク膜）１３を選択的にエッチング除去する。パターニングされたＳｉＯ2膜（ハードマスク膜）１３の膜厚は、抵抗変化素子形成領域、特に、開口部の中央領域の膜厚は、その周囲の領域の膜厚より若干厚くなっている。ＳｉＯ2膜（ハードマスク膜）１３の選択的エッチングは、露呈している絶縁性バリア膜７の形成に利用している、ＳｉＣＮ膜に対して、高い選択性を有する条件で実施される。
【０２５６】
その際、絶縁性バリア膜７の上面が露呈している領域において、絶縁性バリア膜７の形成に利用している、ＳｉＣＮ膜は、若干のエッチングを受けていてもよいが、露呈しているＳｉＣＮ膜の膜厚は、２０〜３０ｎｍの範囲となるように、ＳｉＯ2膜（ハードマスク膜）１３の選択的エッチングの条件を選択する。
【０２５７】
パターニングされたＳｉＯ2膜（ハードマスク膜）１３の膜厚は、抵抗変化素子形成領域、特に、開口部の中央領域の膜厚は、その周囲の領域の膜厚より若干厚くなっている。そのため、開口部の中央領域のＳｉＯ2膜（ハードマスク膜）１３をエッチング除去する間、その周囲の領域では、上面保護膜１２の形成に使用する、ＳｉＮ膜の表面が一定時間露呈した状態になる。その際、一定時間露呈されているＳｉＮ膜は、若干のエッチングを受けていてもよいが、エッチングを受けたＳｉＮ膜の膜厚は、少なくとも、２０〜３０ｎｍの範囲となるように、ＳｉＯ2膜（ハードマスク膜）１３の選択的エッチングの条件を選択する。
【０２５８】
ＳｉＣＮ膜、ＳｉＮ膜に対する選択性を高く保持するため、例えば、ＳｉＯ2膜（ハードマスク膜）１３の選択的エッチングは、ＣＦ4のガス流量＝１４０ｓｃｃｍ、圧力６．６［Ｐａ］、ソースパワー１２００Ｗ、基板バイアスパワー７００Ｗの条件で行うことができる。
【０２５９】
ハードマスクとして使用した、ＳｉＯ2膜（ハードマスク膜）１３の選択的エッチングが完了すると、図７Ｄに示す、パターニングされた上面保護膜１２、第２上部電極１１、第１上部電極１０、固体電解質膜９、酸化チタン膜８からなる積層構造が、抵抗変化素子の作製を行う、開口部領域に形成される。該積層構造の側壁面と、その下層の絶縁性バリア膜７の上面とのなす角は、略９０°となっている。
【０２６０】
（ステップＡ５）
ステップＡ５は、図７Ｅに示すように、パターニングされた上面保護膜１２、第２上部電極１１、第１上部電極１０、固体電解質膜９、酸化チタン膜８からなる積層構造の上面と側壁面、ならびに、その周囲に露呈している絶縁性バリア膜７の上面を被覆する、保護絶縁膜１４を堆積する工程である。保護絶縁膜１４として、例えば、膜厚３０ｎｍのＳｉＮ膜が利用される。
【０２６１】
保護絶縁膜１４は、積層構造の上面と側壁面、ならびに、その周囲に露呈している絶縁性バリア膜７の上面を均一な膜厚で被覆するように、等方的な堆積法を使用して、堆積される。例えば、保護絶縁膜１４として利用される、膜厚３０ｎｍのＳｉＮ膜は、プラズマＣＶＤ法を用い、ＳｉＨ4とＮ2を原料ガスとし、基板温度２００℃にて、高密度プラズマを用いて形成することができる。ＮＨ3やＨ2などの還元系のガスを用いないため、成膜直前の成膜ガス安定化工程において、固体電解質膜９として利用する、シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」中に含有される、酸素（Ｏ）にＨが作用し、Ｈ2Ｏに変換される反応の発生を回避できる。
【０２６２】
保護絶縁膜１４として利用される、ＳｉＮ膜は、絶縁性バリア膜７として利用されるＳｉＣＮ膜、ならびに、上面保護膜１２として利用されるＳｉＮ膜との密着性に優れている。具体的には、絶縁性バリア膜７として利用されるＳｉＣＮ膜の表面に堆積される、ＳｉＮ膜との界面では、Ｓｉ−Ｎ結合が形成され、両者の一体化がなさえる。また、上面保護膜１２として利用されるＳｉＮ膜の上面と端面に堆積される、ＳｉＮ膜との界面でも、Ｓｉ−Ｎ結合が形成され、両者の一体化がなされる。
【０２６３】
従って、積層構造の側壁面を被覆している、保護絶縁膜１４は、絶縁性バリア膜７として利用されるＳｉＣＮ膜、ならびに、上面保護膜１２として利用されるＳｉＮ膜と一体となって、積層構造の側壁面に対する、湿度の侵入、酸素の侵入、あるいは、酸素の離脱を効果的に防止する。従って、最終的に作製される、抵抗変化素子の歩留まりと信頼性を向上することができる。
【０２６４】
（ステップＡ６）
ステップＡ６は、図７Ｆに示すように、積層構造の側壁面を被覆している、保護絶縁膜１４を残し、上面保護膜１２の上面、ならびに、該積層構造の周囲の絶縁性バリア膜７の上面を覆っている、ＳｉＮ膜をエッチング除去する工程である。
【０２６５】
その際、積層構造の側壁面を被覆しているＳｉＮ膜のエッチングは進行せず、上面保護膜１２の上面、ならびに、該積層構造の周囲の絶縁性バリア膜７の上面を覆っている、ＳｉＮ膜のみを選択的にエッチングするため、異方的なドライエッチング法を採用する。上面保護膜１２の上面、ならびに、該積層構造の周囲の絶縁性バリア膜７の上面を覆っている、ＳｉＮ膜の異方的なドライエッチングは、平行平板型のドライエッチング装置を用い、例えば、ＣＦ4／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３［Ｐａ］、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件で行うことができる。
【０２６６】
前記の「異方的なドライエッチング」法に代えて、「異方的なエッチバック」法を採用して、上面保護膜１２の上面、ならびに、該積層構造の周囲の絶縁性バリア膜７の上面を覆っている、ＳｉＮ膜を選択的にエッチバックし、積層構造の側壁面を被覆しているＳｉＮ膜を残す手法を利用することも可能である。
【０２６７】
例えば、プラズマＣＶＤ装置を利用して、成長リアクター中に、Ａｒガスを導入し、基板バイアスをかけることで、エッチバックを行うことが可能である。その際、「異方的なエッチバック」が進行する条件を設定することが可能であれば、上面保護膜１２の上面、ならびに、該積層構造の周囲の絶縁性バリア膜７の上面を覆っている、ＳｉＮ膜を選択的にエッチバックし、積層構造の側壁面を被覆しているＳｉＮ膜を残すことが可能である。
【０２６８】
後述するステップＡ７においては、図７Ｆに示すように、積層構造の側壁面を被覆しているＳｉＮ膜を除き、ＳｉＮ膜を除去した後、プラズマＣＶＤ法を利用して、第２の層間絶縁膜の作製に利用するＳｉＯ2膜を堆積する。仮に、該ＳｉＯ2膜の堆積に用いるプラズマＣＶＤ装置を利用して、成長リアクター中に、Ａｒガスを導入し、基板バイアスをかけることで、「異方的なエッチバック」を行うことが可能であれば、ＳｉＯ2膜の堆積に先立ち、「異方的なエッチバック」処理を施すことで、図７Ｆに示す形態とすることが可能である。その場合、ステップＡ６の「異方的なドライエッチング」工程に使用する、専用の「平行平板型のドライエッチング装置」の購入の必要がなく、抵抗変化素子の作製に要する製造設備の費用の低減に貢献する。また、抵抗変化素子を搭載した半導体装置の製品原価の低減に貢献する。
【０２６９】
（ステップＡ７）
ステップＡ７は、図７Ｇに示すように、積層構造の上面保護膜１２、積層構造の側壁面を被覆する保護絶縁膜１４、ならびに、該積層構造の周囲の絶縁性バリア膜７の上面を覆い、平坦化処理を施された第一の層間絶縁膜１５を形成する工程である。第一の層間絶縁膜１５は、絶縁性バリア膜７と直接接する形態とされている。
【０２７０】
第７の実施形態に係る抵抗変化素子は、積層構造の上面保護膜１２、積層構造の側壁面を被覆する保護絶縁膜１４は、ＳｉＮ膜を利用して形成し、絶縁性バリア膜７は、ＳｉＣＮ膜を利用して形成しており、一方、第一の層間絶縁膜１５は、シリコン酸化（ＳｉＯ2）膜を利用して形成している。
【０２７１】
積層構造の上面保護膜１２、積層構造の側壁面を被覆する保護絶縁膜１４、ならびに、該積層構造の周囲の絶縁性バリア膜７の上面を被覆するように、等方的な堆積法であるプラズマＣＶＤ法を用いて、シリコン酸化膜を堆積する（図示せず）。絶縁性バリア膜７の上面に形成されている、積層構造の外縁部分は、絶縁性バリア膜７の上面に対して、（２．０ｎｍ＋５ｎｍ＋１０ｎｍ＋２０ｎｍ＋３０ｎｍ）＝６７．０ｎｍの段差Δｈ1を有している。開口部に形成されている、積層構造の中央部分は、絶縁性バリア膜７の上面を基準として、（２．０ｎｍ＋５ｎｍ＋１０ｎｍ＋２０ｎｍ＋３０ｎｍ−３０ｎｍ）＝３７．０ｎｍの高さΔｈ2となっている。高さに差異を有する、積層構造の中央部分と積層構造の外縁部分、ならびに、その周囲の絶縁性バリア膜７の上面に堆積する、シリコン酸化膜の膜厚は、前記段差Δｈ1の少なくとも５倍、例えば、約４５０ｎｍに選択する。その際、前記段差は堆積する膜厚が増すととも、徐々に埋め込みが進むため、堆積されるシリコン酸化膜の上面に残される高さの相違（段差）は、低減されるが、平坦化は完了していない。
【０２７２】
そのため、堆積されたシリコン酸化膜の表面に平坦化処理、例えば、ＣＭＰ法を用いた研磨処理を施す。
【０２７３】
プラズマＣＶＤ法を用いて、膜厚約４５０ｎｍのシリコン酸化膜を堆積する際、例えば、ステップＡ３において、ＳｉＯ2膜（ハードマスク膜）１３の堆積に利用した条件を採用することができる。
【０２７４】
堆積されたシリコン酸化膜の表面に平坦化処理、例えば、ＣＭＰ法を用いた研磨処理では、膜厚約４５０ｎｍのシリコン酸化膜に対して、研磨量を約３００ｎｍに設定し、研磨処理後のシリコン酸化膜の膜厚を、絶縁性バリア膜７の上面部分において、１５０ｎｍに調整することができる。
【０２７５】
ＣＭＰ法を用いた、シリコン酸化膜の研磨処理では、研磨剤として、一般的な、コロイダルシリカ、あるいはセリア系のスラリーを用いて、研磨することができる。
【０２７６】
（ステップＡ８）
ステップＡ８は、図７Ｈに示すように、平坦化処理を施したシリコン酸化膜からなる第一の層間絶縁膜１５の上面に、第二の層間絶縁膜１６ならびに第三の層間絶縁膜１７を形成する工程と、第一の層間絶縁膜１５上に積層される、第二の層間絶縁膜１６と第三の層間絶縁膜１７中に形成される、上層の配線層に相当する「第２配線」、ならびに、第一の層間絶縁膜１５中に形成される、「第２配線」と一体化された「プラグ」を作製する工程とで構成される。
【０２７７】
第７の実施形態に係る抵抗変化素子では、第一の層間絶縁膜１５には、膜厚１５０ｎｍのシリコン酸化（ＳｉＯ2）膜を採用しており、一方、第二の層間絶縁膜１６には、例えば、膜厚１５０ｎｍのＳｉＯＣ膜を、第三の層間絶縁膜１７には、膜厚１００ｎｍのＳｉＯ2膜を採用している。
【０２７８】
第二の層間絶縁膜１６の形成に使用されるＳｉＯＣ膜、ならびに、第三の層間絶縁膜１７の形成に使用されるＳｉＯ2膜は、いずれも、プラズマＣＶＤ法を用いて堆積することができる。
【０２７９】
プラズマＣＶＤ法を用いて、ＳｉＯＣ膜を堆積する際、例えば、特開２００４−２２１２７５号公報に開示する堆積条件を採用することができる。プラズマＣＶＤ法を用いて、ＳｉＯ2膜を堆積する際、例えば、ステップＡ３において、ＳｉＯ2膜（ハードマスク膜）１３の堆積に利用した条件を採用することができる。
【０２８０】
「第２配線」と一体化された「プラグ」は、絶縁性バリア膜７に設ける開口を介して、「第１配線」の銅配線５の上面と接し、「第２配線」と、抵抗変化素子の「第１電極」として機能する「第１配線」との間を電気的に連結している。
【０２８１】
「第２配線」と一体化された「プラグ」の作製には、デュアルダマシン法のビアファースト法を適用している。
【０２８２】
まず、下層の配線層に相当する「第１配線」の金属（銅配線）の上面、抵抗変化素子の保護絶縁膜１４に近接する、電気的接触部位の上部に相当する位置に、「プラグ」の形成に使用するビアホールの底面の穴形状に相当する開口部を有する、レジスト・マスクを、第三の層間絶縁膜１７の上面に形成する。該レジスト・マスクを使用して、第三の層間絶縁膜１７、第二の層間絶縁膜１６、第一の層間絶縁膜１５を順次ドライ・エッチング法により、異方性エッチングし、第三の層間絶縁膜１７、第二の層間絶縁膜１６、第一の層間絶縁膜１５を貫通し、「第１配線」の金属（銅配線）５の表面を被覆する絶縁性バリア膜７の上面に達するビアホールを形成する。
【０２８３】
ビアホールの形成に使用した、レジスト・マスクを除去した後、「第２配線」を形成する配線溝のパターンに相当する開口部を有する、レジスト・マスクを、第三の層間絶縁膜１７の上面に形成する。該レジスト・マスクを使用して、第三の層間絶縁膜１７と、第二の層間絶縁膜１６を、段階的にドライ・エッチング法により、異方性エッチングを施す。「段階的ドライ・エッチング」においては、第二の層間絶縁膜１６を形成しているＳｉＯＣ膜のエッチング条件には、ＳｉＯ2膜に対して、選択性を有する条件を選択する。その結果、ＳｉＯ2膜からなる第一の層間絶縁膜１５は、第二の層間絶縁膜１６を形成しているＳｉＯＣ膜のエッチング工程において、エッチング・ストッパー層として機能する。また、第二の層間絶縁膜１６を形成しているＳｉＯＣ膜のエッチング工程において、ＳｉＯ2膜からなる第三の層間絶縁膜１７の側壁面に対するサイド・エッチングの進行が抑制されている。結果として、第三の層間絶縁膜１７と、第二の層間絶縁膜１６の「段階的ドライ・エッチング」により、「第２配線」１８を形成する配線溝が形成される。
【０２８４】
該配線溝の形成に使用した、レジスト・マスクを除去する。その後、ＳｉＯＣ膜、ＳｉＯ2膜に対して選択性を有する条件を選択し、ビアホールの底に露呈している、ＳｉＣＮ膜からなる絶縁性バリア膜７をドライ・エッチングし、ビアホールの底に、「第１配線」の金属（銅配線）５の表面を露呈させる。
【０２８５】
形成された配線溝と一体化されているビアホールに、バリアメタル１８ｂを介して、金属１８ａを埋め込んで、「第２配線」と一体化された「プラグ」を形成する。上層の配線層に相当する、「第２配線」と一体化された「プラグ」の形成に使用する金属１８ａには、銅を主成分とする金属材料、例えば、銅を使用する。バリアメタル１８ｂは、銅の拡散を防止する。従って、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）の積層構造を、バリアメタル１８ｂとして使用する。
【０２８６】
ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）の積層構造からなるバリアメタル１８ｂを、配線溝と一体化されているビアホールの側壁部と底部に均一な膜厚で被覆する。そのため、等方的な堆積法、例えば、ＲＦスパッタ法を利用して、該積層構造からなる堆積膜を、第三の層間絶縁膜１７の上面と、配線溝と一体化されているビアホールの側壁部と底部に形成する。金属１８ａに使用する銅は、バリアメタル１８ｂを下地層として使用し、例えば、メッキ法を利用して、配線溝と一体化されているビアホールの内部を埋め込むように形成する。その後、例えば、ＣＭＰ（Chemical-Mechanical Polishing）法を利用し、第三の層間絶縁膜１７の上面に形成されている、銅とＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）の積層構造を除去し、配線溝に形成される「第２配線」の上面の平坦化を行う。
【０２８７】
第三の層間絶縁膜１７の形成を終えた後、「プラグ」の作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第三の層間絶縁膜１７、第二の層間絶縁膜１６、第一の層間絶縁膜１５を順次、選択的に異方性エッチングする。その際、第一の層間絶縁膜１５の上面から第一の層間絶縁膜１５の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜１５を構成する絶縁材料、ＳｉＯ2膜を、選択的に異方性エッチングを行う。該第一の層間絶縁膜１５を構成する絶縁材料、ＳｉＯ2膜の選択的な異方性エッチング条件は、保護絶縁膜１４を構成するＳｉＮ膜に対して、選択性を有する条件が選択されている。
【０２８８】
第一の層間絶縁膜１５の上面から第一の層間絶縁膜１５の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。
【０２８９】
その後、「第２配線」を形成する配線溝を作製するため、第三の層間絶縁膜１７と、第二の層間絶縁膜１６の「段階的ドライ・エッチング」を施す際、ＳｉＯ2膜からなる第三の層間絶縁膜１７のドライ・エッチング工程においても、ビアホールの側壁に対して、僅かながらサイド・エッチングが進行する。
【０２９０】
仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜１５の下面における、ビアホールの側壁の外縁は、保護絶縁膜１４の底部に最近接しているが、「点接触」するように、保護絶縁膜１４と、レジスト・マスクの開口部の位置合わせがなされている。
【０２９１】
実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜１５の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜１４の側面が部分的に露呈している状態となる。第一の層間絶縁膜１５、第三の層間絶縁膜１７を構成する絶縁材料、ＳｉＯ2膜の選択的な異方性エッチング条件、ならびに、第二の層間絶縁膜１７を構成する絶縁材料、ＳｉＯＣ膜の選択的な異方性エッチング条件は、保護絶縁膜１４を構成するＳｉＮ膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜１４の側面への「サイド・エッチング」は実質的に進行しない。最終的に、ＳｉＣＮ膜で形成される第一の絶縁性バリア膜７を、選択的に異方性エッチングするが、ビアホールの側壁面に露呈する、ＳｉＮ膜で形成される保護絶縁膜１４の側面への「サイド・エッチング」は極僅かに進行するのみである。
【０２９２】
形成されるビアホールの側壁面に、保護絶縁膜１４の側面が部分的に露呈している状態であるため、該ビアホール内部に「プラグ」を作製すると、図７Ｈに示すように、保護絶縁膜１４の側面に、形成された「プラグ」の側壁面が接触した状態となる。但し、第一の電極を構成する、第１上部電極１０と第２上部電極１１の側面と、「プラグ」の側壁面とは、保護絶縁膜１４によって、電気的に分離されている。
【０２９３】
なお、製造後の状態から、本発明にかかる抵抗変化素子で採用する保護絶縁膜の形成方法を確認することができる。具体的には、抵抗変化素子を採用している製品のデバイスの断面をＴＥＭ観察し、多層配線層内に抵抗変化素子が形成されていることを確認する。さらに、抵抗変化素子を構成する抵抗変化膜、もしくは電極の側面に保護絶縁膜が形成されていることを、断面ＴＥＭ観察により確認する。さらに、その保護絶縁膜が水平方向に延在していないことを確認し、層間絶縁膜として用いられていないことを確認する。さらにＴＥＭに加えて、ＥＤＸ（Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；エネルギー分散型Ｘ線分光法）、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ  Ｅｎｅｒｇｙ−Ｌｏｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；電子エネルギー損失分光法）などの組成分析を行うことで、保護絶縁膜として使用されている絶縁材料の確認をすることができる。
【０２９４】
具体的には、銅配線上に形成された抵抗変化素子が、固体電解質からなる抵抗変化膜を用いたスイッチング素子である場合には、「イオン伝導層」として機能する固体電解質膜が、酸素、あるいは炭素を含む膜であるかを特定することができる。抵抗変化素子を構成する抵抗変化膜が、相変化膜である場合、あるいは、磁性体材料を利用した抵抗変化素子である場合には、本明細書中に記載の材料が用いられているかを素子断面の組成分析を行うことで判断する。加えて、保護絶縁膜が抵抗変化素子を構成する積層構造の側面に形成されていることを確認し、ＳｉＮ膜であるかを同定する場合には、上記組成分析を面分析で行うことが好ましい。さらに、第一の層間絶縁膜と、第一の層間絶縁膜の上部に位置する第二の層間絶縁膜とを有し、それらが直接接していることを断面構造から同定することができる。
【０２９５】
なお、上記の好ましい実施形態、実施態様では、抵抗変化膜に固体電解質層を採用する「銅フィラメント析出型抵抗変化素子」を利用するＲｅＲＡＭや、金属酸化物からなる抵抗変化膜を採用する、酸素欠損型ＲｅＲＡＭを構成する場合について、本発明を詳細に説明している。前記の構成に代えて、抵抗変化膜として、固体電解質や金属酸化物以外の膜を採用する抵抗変化素子、例えば、磁性体を利用する抵抗変化素子を利用する、ＭＲＡＭまたはスピン素子、あるいは、相変化型抵抗変化層（ＧＳＴ）を採用するＰＲＡＭなどを構成する形態に、本発明を応用してもよい。
【０２９６】
好適な実施形態、ならびに、実施態様を例示して、本発明にかかる抵抗変化素子、ならびに、抵抗変化素子の製造方法を説明したが、これら実施形態、ならびに、実施態様は、本発明の技術的原理を具体的に説明する目的で選択された一例であって、本発明の技術的範囲は、これら具体例に限定されることを意味するものではない。
【０２９７】
例えば、本発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ回路を有する半導体装置に適用する技術に関して詳しく説明し、半導体基板上の銅配線上部に抵抗変化素子を形成する形態について説明した。本発明の技術思想は、「半導体基板上の銅配線上部に抵抗変化素子を形成する形態」に限定されるものではない。本発明の技術思想は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ  Ｅｌｅｃｔｒｃ  ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセサなどの論理回路を有する半導体製品、あるいはそれらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。
【０２９８】
また、本発明にかかる抵抗変化素子をその内部に形成している多層配線層を、半導体装置に対する、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Micro Electro Mechanical Systems）などの接合にも適用することができる。また、本発明にかかる抵抗変化素子に関して、そのスイッチ機能を使用する事例を中心に説明したが、本発明にかかる抵抗変化素子は、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。
【０２９９】
以上、代表的な実施形態および実施態様を例示して、本願発明を説明したが、本願発明の技術的範囲は、上記代表的な実施形態および実施態様に限定されるものではない。本願発明の実施に際して、本願発明のスコープ（技術的範囲）内で、当業者が理解し得る様々な変更を加えることができる。
【産業上の利用可能性】
【０３００】
本発明に係る抵抗変化素子は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用できる。
【図８】
2014038984.tif 000003
【図１３】
2014038984.tif 000004
【図１】
2014038984.tif 000005
【図２】
2014038984.tif 000006
【図３】
2014038984.tif 000007
【図４】
2014038984.tif 000008
【図５】
2014038984.tif 000009
【図６】
2014038984.tif 000010
【図７Ａ】
2014038984.tif 000011
【図７Ｂ】
2014038984.tif 000012
【図７Ｃ】
2014038984.tif 000013
【図７Ｄ】
2014038984.tif 000014
【図７Ｅ】
2014038984.tif 000015
【図７Ｆ】
2014038984.tif 000016
【図７Ｇ】
2014038984.tif 000017
【図７Ｈ】
2014038984.tif 000018
【図９】
2014038984.tif 000019
【図１０】
2014038984.tif 000020
【図１１】
2014038984.tif 000021
【図１２】
2014038984.tif 000022