(57)【要約】  対向する一対の端面１ａおよび４つの側面１ｂを有する直方体状のセラミックスよりなる電子部品本体１と、該電子部品本体１の端面１ａおよび端面１ａ近傍の側面１ｂを覆う端子電極３とを備えており、該端子電極３は、電子部品本体１の側面１ｂに接合した接合部３ｃと、側面１ｂから離れた非接合部３ｃとを有する。【選択図】図１
2017002495.tif 000002
【特許請求の範囲】
【請求項１】
対向する一対の端面および４つの側面を有する直方体状のセラミックスよりなる電子部品本体と、該電子部品本体の前記端面および該端面近傍の側面を覆う端子電極とを備えており、該端子電極は、前記電子部品本体の前記側面に接合した接合部と、前記側面から離れた非接合部とを有することを特徴とするチップ型セラミック電子部品。
【請求項２】
前記非接合部は、前記端子電極の末端に存在することを特徴とする請求項１に記載のチップ型セラミック電子部品。
【請求項３】
前記非接合部は、前記接合部よりも厚みが薄いことを特徴とする請求項１または２に記載のチップ型セラミック電子部品。
【請求項４】
前記非接合部と前記側面との間隔は、前記末端よりも前記端面側が広いことを特徴とする請求項２または３に記載のチップ型セラミック電子部品。
【請求項５】
前記非接合部は、前記側面における前記端子電極の末端から前記端面に向けて所定間隔をおいて複数存在していることを特徴とする請求項１乃至３のうちいずれかに記載のチップ型セラミック電子部品。
【請求項６】
前記端子電極は、下地電極の表面にめっき膜を設けて構成されており、該めっき膜は、前記下地電極の末端を覆っていることを特徴とする請求項１乃至５のうちいずれかに記載のチップ型セラミック電子部品。
【請求項７】
前記めっき膜が前記非接合部を覆っていることを特徴とする請求項６に記載のチップ型セラミック電子部品。
【請求項８】
前記めっき膜がニッケルのめっき膜であることを特徴とする請求項６または７に記載のチップ型セラミック電子部品。
【請求項９】
前記めっき膜が、前記下地電極側に形成された前記ニッケルのめっきと、該ニッケルのめっき膜の表面に形成された錫のめっき膜との積層膜であることを特徴とする請求項６乃至８のうちいずれかに記載のチップ型セラミック電子部品。
【請求項１０】
前記ニッケルのめっき膜は、厚みが前記錫のめっき膜の厚みよりも厚いことを特徴とする請求項９に記載のチップ型セラミック電子部品。
【請求項１１】
前記電子部品本体が、前記端面に露出する内部電極を有していることを特徴とする請求項１乃至１０のうちいずれかに記載のチップ型セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、チップ型セラミック電子部品に関する。
【背景技術】
【０００２】
図１１は、従来のチップ型セラミック電子部品を表す断面模式図である。この場合、従来のチップ型セラミック電子部品の一例として積層コンデンサを挙げている。【０００３】
積層コンデンサ１００では、誘電体セラミックスを母体とする直方体状の電子部品本体１０１の内部に複数の内部電極１０３がセラミック層１０５を介して厚み方向に重なるように配置されている。内部電極１０３は電子部品本体１０１の対向する端面１０１ａに積層方向に交互に引き出されている。また、この電子部品本体１０１の端部には端子電極１０９が設けられている。端子電極１０９は下地電極１０９ａとその表面に形成されためっき膜１０９ｂとからなる。これにより積層コンデンサ１００は、プリント回路基板に実装する際の半田付けが容易になる。【０００４】
ここで、電子部品本体１０１の端部とは、図１１において符号１０８として示しており、端面１０１ａおよびこの端面１０１ａに略直角な面である側面１０１ｂを含む部位のことを言う。【０００５】
このようなチップ型セラミック電子部品については、近年、携帯電話に代表されるモバイル電子機器の普及、拡大に伴ってますます利用分野が拡大している。【０００６】
チップ型セラミック電子部品は、小型化、薄型化の進展とともに、耐湿信頼性を確保することがますます重要になっている。このため、チップ型セラミック電子部品では、電子部品本体１０１の端面１０１ａ付近からの水分の浸入を抑えるために、例えば、下地電極１０９ａやその表面に形成されるめっき膜１０９ｂの厚みを厚くする場合がある（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１５−４３４４８号公報
【発明の概要】
【０００８】
本開示のチップ型セラミック電子部品は、対向する一対の端面および４つの側面を有する直方体状のセラミックスよりなる電子部品本体と、該電子部品本体の前記端面および該端面近傍の側面を覆う端子電極とを備えており、該端子電極は、前記電子部品本体の前記側面に接合した接合部と、前記側面から離れた非接合部とを有するものである。
【図面の簡単な説明】
【０００９】
【図１】（ａ）は、本開示のチップ型セラミック電子部品の一実施形態を示す断面模式図であり、（ｂ）は、（ａ）における○部の拡大図である。
【図２】非接合部の形状が図１とは異なる端子電極の拡大模式図である。
【図３】非接合部のさらに他の形状を示すものであり、非接合部が複数存在している構造を示す拡大模式図である。
【図４】下地電極の表面にめっき膜が設けられた端子電極を示すものであり、めっき膜が側面における下地電極の末端を覆っている状態の断面模式図である。
【図５】（ａ）は、本開示のチップ型セラミック電子部品の他の態様を示すものであり、電子部品本体が内部電極を有する場合を示す断面模式図、（ｂ）は、（ａ）における○部の拡大図である。
【図６】（ａ）は、チップ型セラミック電子部品が電子部品本体の内部に複数の内部電極を有し、さらに、下地電極の表面にめっき膜が形成されている状態を示す断面模式図であり、（ｂ）は、（ａ）の○部の拡大図である。
【図７】（ａ）は、図６に示すチップ型セラミック電子部品の他の態様を示すものであり、めっき膜が下地電極の末端を覆うように形成された状態を示す断面模式図であり、（ｂ）は、（ａ）の○部の拡大図である。
【図８】（ａ）は、図７に示すチップ型セラミック電子部品の他の態様を示すものであり、めっき膜が２層の場合を示す断面模式図であり、（ｂ）は、（ａ）の○部の拡大図である。
【図９】ニッケルめっき膜の表面に半田が付着した状態を示す断面模式図である。
【図１０】本実施形態のチップ型セラミック電子部品の製造方法を示す工程図である。
【図１１】従来のチップ型セラミック電子部品を表す断面模式図である。
【発明を実施するための形態】
【００１０】
図１（ａ）は、本開示のチップ型セラミック電子部品の一実施形態を示す断面模式図であり、（ｂ）は、（ａ）における○部の拡大図である。
【００１１】
本実施形態のチップ型セラミック電子部品は、対向する一対の端面１ａおよび４つの側面１ｂを有する直方体状の電子部品本体１を有している。ここでは、電子部品本体１の対向する端面１ａおよびその端面１ａに略直角な側面１ｂに至る部位を、以下、端部２という場合がある。
【００１２】
電子部品本体１は端部２に端子電極３を有している。この場合、端子電極３のうち、電子部品本体１の端面１ａを覆う部位を端面被覆部３ａとする。また、電子部品本体１の側面１ｂおよび該側面１ｂを端面被覆部３ａの方に延長して、その端面被覆部３ａの外側に隣接する部位を側面被覆部３ｂとする。
【００１３】
電子部品本体１は絶縁性のセラミックスを母体とする。端子電極３は端面被覆部３ａおよび側面被覆部３ｂの中で、側面被覆部３ｂの端部３ｂｂに、電子部品本体１の側面１ｂから離れた非接合部３ｃを有している。
【００１４】
ここで、端子電極３が非接合部３ｃを有する状態というのは、例えば、電子部品本体１の側面１ｂと端子電極３の側面被覆部３ｂとの間に０．２μｍ以上の幅の空隙３ｅが見られるものを言う。この場合、端子電極３の側面被覆部３ｂのうち、非接合部３ｃ以外の部位を接合部３ｄとする。
【００１５】
本実施形態のチップ型セラミック電子部品によれば、端子電極３に非接合部３ｃが設けられていることから、端子電極３が熱膨張または熱収縮したときにも電子部品本体１との間の応力を軽減させることができる。これによりチップ型セラミック電子部品の側面１ｂにクラックが発生するのを抑えることができる。その結果、チップ型セラミック電子部品の耐湿負荷信頼性を高めることができる。
【００１６】
本実施形態のチップ型セラミック電子部品の場合、上記のように、端子電極３の端部３ｂｂに非接合部３ｃを有している。この非接続部３ｃは電子部品本体１の側面１ｂに接着していない分だけ接合部３ｄよりも変形しやすい。このため本実施形態のチップ型セラミック電子部品では、端子電極３の電子部品本体１に対する拘束力が低くなる。その結果、本実施形態のチップ型セラミック電子部品は、電子部品本体１および端子電極３が熱膨張または熱収縮した際に発生する応力が小さくなり、電子部品本体１にクラックが発生し難くなる。
【００１７】
これに対し、従来のチップ型セラミック電子部品は、端子電極３の全体が電子部品本体１の端面１ａおよび側面１ｂの全域にわたって接着した状態にある。このため、電子部品本体１の端部２に端子電極３が形成されている場合、図１１に示しているように、電子部品本体１の側面１ｂが隠れる端子電極３の際（言い換えれば、縁）の付近にクラックが発生しやすい。
【００１８】
つまり、従来のチップ型セラミック電子部品では、電子部品本体１の側面１ｂに面している端子電極３の全体が電子部品本体１に接着しており、端子電極３がいわゆる非接合部３ｃを有していない。このため、従来のチップ型セラミック電子部品は、端子電極３による電子部品本体１の側面１ｂへの拘束力が依然として大きい。このため電子部品本体１にクラックが発生しやすい。
【００１９】
このように、本実施形態のチップ型セラミック電子部品は、端子電極３の端部３ｂｂに非接合部３ｃを有しているため、高い耐熱衝撃性を示すものとなる。
【００２０】
また、本実施形態のチップ型セラミック電子部品では、非接合部３ｃは、図１（ｂ）に示しているように、電子部品本体１の側面１ｂにおける端子電極３の末端３ｂｅに存在しているのが良い。この場合、端子電極３の末端３ｂｅは、電子部品本体１の側面１ｂからめくれたように見える状態であっても良い。端子電極３の末端３ｂｅが電子部品本体１の側面１ｂからめくれたように見える状態というのは、非接合部３ｃの電子部品本体１の側面１ｂから離れた間隔ｄが接合部３ｄ側から末端３ｂｅ側にかけて次第に大きくなっている状態のことである。
【００２１】
この場合、非接合部３ｃは接合部３ｄよりも厚みが薄くなっているのが良い。つまり、接合部３ｄの厚みをｔ０、非接合部３ｃの厚みをｔ１としたときに、ｔ０＞ｔ１の関係を有するのが良い。ここで、非接合部３ｃの厚みｔ１とは、非接合部３ｃの側面１ｂに沿った方向（長手方向）における中央の厚みである。具体的には、非接合部３ｃの厚みｔ１は、図１ｂにおいて、ｔ１の幅で示している範囲である。
【００２２】
非接合部３ｃが上記のような形状およびサイズの関係であると、非接合部３ｃにおけるヤング率が接合部３ｄ側よりも小さくなる。このため、端子電極３の電子部品本体１に対する拘束力をより小さくすることができる。
【００２３】
この場合、非接合部３ｃは、電子部品本体１の４つの側面１ｂ上に存在しているのが良い。このとき、非接合部３ｃによって形成される空隙３ｅが、電子部品本体１の４つの側面１ｂ上でつながった状態であると、電子部品本体１のどの側面１ｂにおいてもクラックが発生する可能性を低くすることができる。
【００２４】
一方、非接合部３ｃが、電子部品本体１の４つの側面１ｂに不連続に形成されている場合には、チップ型セラミック電子部品の内部に水分などの湿気が浸入し難いため、耐湿性を維持できる。この場合、各非接合部３ｃの大きさ（図１に示す断面における対向する端面１ａの方向の長さＬ）としては１〜５μｍであるのが良い。さらに、非接合部３ｃの側面被覆部３ｂの末端３ｂｅからのトータルの長さとしては５〜３０μｍであるの良い。このとき、チップ型セラミック電子部品のサイズ（体積）としては、０．００２〜２ｍｍ３であるのが良い。
【００２５】
図２は、非接合部３ｃの形状が図１とは異なる端子電極３の拡大模式図である。図３は、非接合部３ｃが複数存在している端子電極３の拡大模式図である。チップ型セラミック電子部品としては、図１に示した非接合部３ｃの形状に限らず、図２および図３に示す形状であっても良い。
【００２６】
図２に示しているように、チップ型セラミック電子部品の他の態様としては、空隙３ｅの幅が端子電極３の末端３ｂｅよりも末端３ｂｅから端面１ａ側の接続部３ｄ側に入った部位の方が広くなっているのが良い。言い換えると、図２に示したチップ型セラミック電子部品は、非接合部３ｃと側面１ｂとの間隔ｄが末端３ｂｅ側よりも接続部３ｄ側に入った部位の方が大きいものである。
【００２７】
図３に示したチップ型セラミック電子部品は、非接合部３ｃが側面被覆部３ｂ内の長手方向（対向する端面１ａ方向）に複数存在するというものである。
【００２８】
これらの場合には、電子部品本体１に対する端子電極３からの拘束力をより小さくすることができる。
【００２９】
図４は、下地電極４の表面４ａにめっき膜５が設けられた端子電極３を示すものであり、めっき膜５が側面１ｂにおける下地電極４の末端３ｂｅを覆っていること示す模式図である。図４には、図１に示した端子電極３の非接合部３ｃの形状の例として示している。この場合、非接合部３ｃの形状は、図２および図３に示した形状についても同様に適用できる。
【００３０】
下地電極４の表面４ａにめっき膜５が形成されると、下地電極４による熱膨張（熱収縮）に加えて、めっき膜５による熱膨張（熱収縮）が加わる。この場合、電子部品本体１は端子電極３からさらに高い拘束力を受けるようになる。つまり、下地電極４の表面４ａにめっき膜５を有するチップ型セラミック電子部品が、例えば、半田リフローなどにより加熱された際には、下地電極４の表面４ａにめっき膜５が形成されていない場合に比較して、電子部品本体１と端子電極３との間により大きな応力がはたらくことになる。
【００３１】
これに対して、図４に示したチップ型セラミック電子部品では、下地電極４の表面４ａにめっき膜５が形成されても、依然として、端子電極３を構成する側面被覆部３ｂの末端３ｂｅが開口した状態となっていることから、端子電極３の電子部品本体１に対する拘束力を小さくすることができる。この場合、めっき膜５が電子部品本体１の側面１ｂにおける下地電極４の末端４ｅまで覆っているのが良い。めっき膜５が下地電極４の末端４ｅを覆っていると、端子電極３の熱膨張係数が大きくなり、電子部品本体１の熱膨張係数との差が大きくなる。その結果、側面被覆部３ｂは、電子部品本体１の端面１ａの方向に熱膨張または熱収縮する傾向がより強くなる。このような場合に、側面被覆部３ｂの末端３ｂｅを開口した状態とし、この部分を非接合部３ｃとすることで、下地電極４およびめっき膜５による電子部品本体１への拘束力を小さくすることができる。こうして、下地電極４の表面４ａにめっき膜５が形成された構造であっても電子部品本体１にクラックが発生するのを抑えることができる。その結果、耐湿負荷寿命の良いチップ型セラミック電子部品を得ることができる。
【００３２】
図５（ａ）は、本開示のチップ型セラミック電子部品の他の態様を示すものであり、電子部品本体１が複数の内部電極７を有する場合を示す断面模式図、（ｂ）は、（ａ）における○部の拡大図である。図５（ａ）（ｂ）に示すように、電子部品本体１を構成するセラミックス中に金属製の内部電極７が存在すると、電子部品本体１は内部電極７を有しない場合に比べて熱膨張量が大きくなる。これは電子部品本体１を構成しているセラミックスに比較して、内部電極７を構成している金属の方が、熱膨張量が大きいためである。このような現象は、チップ型セラミック電子部品が半田リフローなどにより加熱される場合に起きやすい。この場合、端子電極３は、図５（ａ）（ｂ）に矢印で示しているように、電子部品本体１の端面１ａから離れようとする方向の力を受けるため、電子部品本体１と端子電極３の側面被覆部３ｂとの界面（側面１ｂ）には、電子部品本体１が内部電極７を有しない構造（図１）のときよりも高い応力が発生しやすくなる。
【００３３】
このため、電子部品本体１中に内部電極７を有するチップ型セラミック電子部品は、端子電極３の覆われた部分に、よりクラックが発生しやすい状態となる。この場合、クラックは特に側面被覆部３ｂの末端３ｂｅ付近に発生しやすい。
【００３４】
これに対し、図５（ｂ）に示すように、端子電極３を構成する側面被覆部３ｂの末端３ｂｅが非接合部３ｃとなるように開口した状態であると、端子電極３による電子部品本体１へ拘束力が小さくなり、これらの間に発生する応力を小さくすることができる。こうして電子部品本体１の側面１ｂにクラックが発生するのを抑えることができる。
【００３５】
図６（ａ）は、チップ型セラミック電子部品が電子部品本体１の内部に複数の内部電極７を有し、さらに、下地電極４の表面４ａにめっき膜５が形成されている状態を示す断面模式図であり、（ｂ）は、（ａ）の○部の拡大図である。この場合も、図４に示した態様の場合と同様に、端子電極３を構成する側面被覆部３ｂの末端３ｂｅが非接合部３ｃとなるように、開口した状態が維持されているのが良い。この態様のチップ型セラミック電子部品においても、端子電極３による電子部品本体１への拘束力が小さくなり、端子電極３と電子部品本体１との間に発生する応力を小さくすることができる。こうして電子部品本体１の側面１ｂにクラックが発生するのを抑えることができる。
【００３６】
図７（ａ）は、図６に示すチップ型セラミック電子部品の他の態様を示すものであり、めっき膜５が下地電極４の末端４ｅを覆うように形成された状態を示す断面模式図であり、（ｂ）は、（ａ）の○部の拡大図である。図７（ｂ）に示すように、チップ型セラミック電子部品としては、端子電極３を構成している非接続部３ｃの電子部品本体１の側面１ｂ側の表面４ｂ側にもめっき膜５が形成されていても良い。このような構造においても、電子部品本体１の側面１ｂと下地電極４の当該表面４ｂとの間が開口した状態となっている場合には、図６（ａ）（ｂ）に示したチップ型セラミック電子部品と同様に、電子部品本体１の端子電極３に覆われた側面１ｂにクラックが発生するのを抑えることができる。なお、図７（ａ）（ｂ）に示すチップ型セラミック電子部品の場合には、めっき膜５が電子部品本体１と下地電極４との間の隙間に入り込んでいるため耐湿負荷寿命をさらに高めることができる。
【００３７】
図８（ａ）は、図７に示すチップ型セラミック電子部品の他の態様を示すものであり、めっき膜５が２層の場合を示す断面模式図であり、（ｂ）は、（ａ）の○部の拡大図である。図９は、ニッケルめっき膜５ａの表面に半田６が付着した状態を示す断面模式図である。下地電極４の表面４ａにめっき膜５が２層形成されている場合には、下地電極４側に形成されためっき膜５ａが非接合部３ｃを覆っていれば良い。つまり、めっき膜５ａの表面に形成されためっき膜５ｂは、開口した側のめっき膜５ａを覆うように回り込むのではなく、非接続端３ｃの末端３ｅ付近に止まる状態が良い。この場合、最表層のめっき膜５ｂは、電子部品本体１の側面１ｂと非接続端３ｃとの間に空隙３ｅを残すことのできる状態であれば、めっき膜５ｂは非接続端３ｃの末端３ｅから電子部品本体１の側面１ｂ側へ突き出た形状を有していても良い。
【００３８】
このとき、最表層の錫のめっき膜５ｂは、図８（ｂ）に示しているように、ニッケルのめっき膜５ａの一部が露出する状態で形成されていても良い。
【００３９】
つまり、錫のめっき膜５ｂが非接続端３ｃの末端３ｅ付近に止まり、ニッケルのめっき膜５ａを覆っていない状態となっている場合には、図９に示すように、リフロー時に付着させる半田６が非接続端３ｃの末端３ｅ付近に止まりやすくなる。このため、下地電極４の表面４ａにめっき膜５が２層形成されている場合にも、図７（ａ）（ｂ）に示したチップ型電子部品と同等の特性（クラック発生率、耐湿負荷寿命）を維持することができる。この場合、ニッケルのめっき膜５ａが酸化しやすいという点から、ニッケルのめっき膜５ａの厚みは錫のめっき膜５ｂの厚みよりも薄い方が良い。
【００４０】
これに対し、ニッケルのめっき膜５ａの厚みが錫のめっき膜５ｂの厚みよりも厚い場合には、高温高湿の保存下においても、錫のめっき膜５ｂおよびニッケルのめっき膜５ａの酸化が抑えられ、これにより端子電極３が半田のヌレ性を維持することができる。また、リフロー時のチップ立ち（マンハッタン現象）を抑えることができる。
【００４１】
このように、下地電極４の表面４ａにめっき膜５が２層形成されている場合、ニッケルのめっき膜５ａおよび錫のめっき膜５ｂのそれぞれの厚みは、いずれも１〜１０μｍであるのが良い。また、ニッケルのめっき膜５ａおよび錫のめっき膜５ｂの厚みの合計厚みは２０μｍ以下が良い。ニッケルのめっき膜５ａおよび錫のめっき膜５ｂの合計厚みが２０μｍ以下であると、チップ型セラミック電子部品の規格寸法内において、機能部となる電子部品本体１の体積を大きくすることが可能になる。これにより小型でも高い機能を発現するチップ型セラミック電子部品を得ることができる。
【００４２】
なお、めっきを行う場合、電流密度を低くして、時間をかけて行う条件では、めっき膜５ｂが、非接続端３ｃの末端３ｅを回り込み、非接続端３ｃの空隙３ｅ側に形成されためっき膜５ａの表面の全面を覆う形状になりやすい。このような場合には、半田リフロー時に電子部品本体１の側面１ｂにクラックが発生する場合がある。
【００４３】
そのため、本実施形態のチップ型セラミック電子部品を作製する場合には、上記しためっき条件の電流密度よりも電流密度を１．１〜２倍程度高くして、その分時間を短くする条件にて形成するのが良い。
【００４４】
チップ型セラミック電子部品を構成する電子部品本体１としては、絶縁性、誘電性、圧電性および磁気特性等を示すセラミック材料の群から選ばれる少なくとも一つが好適なものとなる。
【００４５】
下地電極４および内部電極７の材料としては、貴金属、卑金属、遷移金属、アルミニウムおよびその他の稀少金属の群から選ばれる少なくとも１種を適用することができる。
【００４６】
めっき膜５の材料としては、銅、ニッケルなどの卑金属、金、銀、白金、パラジウムなどの貴金属、錫、鉛などの低融点金属などの群から選ばれる金属材料が適用される。
【００４７】
次に、本実施形態のチップ型セラミック電子部品の製造方法について、図１０を用いて説明する。
【００４８】
まず、図１０（ａ）に示すように、セラミック材料を焼結させて作製した電子部品本体１を用意する。
【００４９】
次に、図１０（ｂ）に示すように、電子部品本体１の側面１ｂ上、端子電極３の側面被覆部３ｂの末端３ｂｅ付近となる箇所に有機樹脂９を部分的に塗布する。この後に、図１０（ｃ）に示すように、有機樹脂９を塗布した部位を含む電子部品本体１の端部２に下地電極４となる導電性ペーストを塗布し、所定の温度条件にて焼付け処理を行う。
【００５０】
電子部品本体１の端部２に有機樹脂９を部分的に塗布しておくと、導電性ペーストを焼き付けする際に有機樹脂９が飛散する。これにより、下地電極４は、電子部品本体１の側面１ｂに接着していない非接合部３ｃを有するものとなる。
【００５１】
下地電極３における非接合部３ｃのサイズ、割合、頻度等は塗布する有機樹脂９の粘度、塗布する厚みや面積などを変化させることによって調整する。
【００５２】
電子部品本体１の端部２に形成した下地電極４の表面にめっき膜５が必要な場合には、電子部品本体１の端部２に下地電極４を形成した後に、バレルめっき法などの方法を用いてめっき膜５を形成する。めっき膜５が側面１ｂにおける下地電極４の末端３ｂｅを覆っている形状にする場合には、めっきを行う際の電流密度と時間とを調整する。
【００５３】
なお、電子部品本体１として、内部電極７を有するものを形成する場合には、セラミックグリーンシート上に内部電極パターンを形成したパターンシートを作製し、これを複数層積層する工法を用いる。
【実施例】
【００５４】
本発明による効果を評価する試料としてアルミナ製の抵抗体およびチタン酸バリウム製の積層コンデンサ（内部電極有り）を作製し、評価した。【００５５】
まず、電子部品本体のサイズは０．６ｍｍ×０．３ｍｍ×０．３ｍｍ（０．０５４ｍｍ３）とした。積層コンデンサは誘電体層の積層数を３００層とした。【００５６】
次に、電子部品本体の側面上、端子電極の側面被覆部の末端付近に有機樹脂（エチルセルロース）を部分的に塗布し、この後に、有機樹脂を塗布した部位を含む電子部品本体の端部に下地電極となる導電性ペーストを塗布し、所定の温度条件にて焼付け処理を行った。なお、非接合部を有しない試料は、有機樹脂を塗布しない方法により作製した。また、下地電極の表面にめっき膜を形成した試料も作製した。下地電極用の導電性ペーストとしては、銅を主成分とする導電性ペーストを用いた。抵抗体用の下地電極には銀・パラジウムを主成分とする導電性ペーストを用いた。下地電極の厚みは焼き付け後に平均厚みが１０μｍとなるようにした。めっき膜としては、表１に示すように、下地電極側にニッケルのめっき膜を形成し、その表面に錫のめっき膜を形成した。試料Ｎｏ．１、６、１０および１１については、めっき膜がいずれも図８（ｂ）に示した状態で被覆されていた。つまり、電子部品本体の側面と非接続端との間に空隙を残した状態であった。この場合、ニッケルのめっき膜は非接続部を覆うように形成されていた。一方、錫のめっき膜は非接続端の末端から電子部品本体の側面側へわずかに１μｍほど突き出た形状を有していた。【００５７】
作製したチップ型セラミック電子部品について、非接合部の割合を求めた。その方法としては、チップ型セラミック電子部品の断面を図１（ａ）に示すように露出させた後、電子部品本体の端面から端子電極の側面被覆部の末端までの長さを１００として、非接合部について同じ方向の長さの割合を求めた。断面研磨したチップ型セラミック電子部品の上面側および下面側の両方に非接合部が存在していた場合には、各面から求めた割合の平均値を求めた。【００５８】
作製した試料の評価としては、まず、電子部品本体の端部に形成した端子電極の側面側に発生したクラックの発生割合を評価した。クラックの確認は、断面研磨した試料を実体顕微鏡観察することにより行った。【００５９】
作製したチップ型セラミック電子部品について湿中負荷試験を行った。試験条件は、温度：１２５℃、湿度：８５％ＲＨ、電圧：２ＶＤＣ（抵抗体の場合は１０％定格パワー）とし、７２時間および１４４時間後に短絡（抵抗体の場合は抵抗値の上昇が２桁以上）した個数の割合を求めた。表１の試料Ｎｏ．６は、端子電極が非接合部を有しないもの（図１１の構造）であり、試料Ｎｏ．１は、図１１の構造で内部電極を有しない構造である。【００６０】
また、作製したチップ型セラミック電子部品をプリント回路基板に実装し、リフロー後のチップ立ち不良を評価した。この場合、リフロー後にチップ型セラミック電子部品の一方の端子電極がプリント回路基板から離れている状態が見られたものを不良とした。プリント基板としては、チップ型セラミック電子部品が１００個実装できるＦＲ−４基板（銅配線）を用意し、また、接合部材としては、錫―銀―銅系の半田（融点：約２１０℃）を使用した。リフロー温度は２５０℃に設定した。【００６１】
【表１】
2017002495.tif 000003
【００６２】
表１の結果から明らかなように、チップ型セラミック電子部品の端子電極が非接合部を有する試料（試料Ｎｏ．２〜５、７〜１２）は、端子電極に非接合部を有しない試料（試料Ｎｏ．１、６）に比較して、クラックの発生割合および湿中負荷試験での不良の発生割合がともに低かった。この中で、下地電極の表面にめっき膜を設けた試料（試料Ｎｏ．５、１０〜１２）においても、クラックの発生割合および湿中負荷試験での不良の発生割合を低くできることがわかった。【００６３】
さらに、端子電極に２層のめっき膜を形成した試料（試料Ｎｏ．１１、１２）の中で、ニッケルのめっき膜の厚みを錫のめっき膜の厚みよりも厚くした試料（試料Ｎｏ．１２）は、錫のめっき膜の厚みをニッケルのめっき膜の厚みよりも厚くした試料（試料Ｎｏ．１１）に比べて、リフロー後のチップ型セラミックチップ部品のチップ立ちの不良数が少なかった。
【符号の説明】
【００６４】
１・・・電子部品本体
１ａ・・（電子部品本体の）端面
１ｂ・・（電子部品本体の）側面
２・・・端部
３・・・端子電極
３ａ・・端面被覆部
３ｂ・・側面被覆部
３ｂｂ・（側面被覆部の）端部
３ｂｅ・（側面被覆部の）末端
３ｃ・・非接合部
３ｄ・・接合部
３ｅ・・空隙
４・・・下地電極
５・・・めっき膜
６・・・半田
７・・・内部電極
９・・・有機樹脂
【図１】
2017002495.tif 000004
【図２】
2017002495.tif 000005
【図３】
2017002495.tif 000006
【図４】
2017002495.tif 000007
【図５】
2017002495.tif 000008
【図６】
2017002495.tif 000009
【図７】
2017002495.tif 000010
【図８】
2017002495.tif 000011
【図９】
2017002495.tif 000012
【図１０】
2017002495.tif 000013
【図１１】
2017002495.tif 000014
【国際調査報告】
2017002495.tif 000015
2017002495.tif 000016
2017002495.tif 000017