(57)【要約】【課題】下層に金属製のシード層を含む金属パターンの付け根の過剰エッチングを抑制することができる工程を含む電子デバイスの製造方法を提供する。【解決手段】下地層３の上方に金属を含む初期状態のシード層６を形成し、シード層６の金属を微結晶化し、微結晶化された前記金属を含むシード層６をアニールすることにより前記金属を再結晶化処理し、アニールされたシード層６の上に金属膜８を電解めっき法により形成する工程を含む。【選択図】図２
2014187247.tif 000002
【特許請求の範囲】
【請求項１】
下地層の上方に金属を含む初期状態のシード層を形成する工程と、
前記シード層の前記金属を微結晶化する工程と、
微結晶化された前記金属を含む前記シード層をアニールすることにより前記金属を再結晶化処理する工程と、
再結晶化処理された前記シード層の上に金属膜を電解めっき法により形成する工程と、
を有する電子デバイスの製造方法。
【請求項２】
前記金属膜を前記シード層の上に形成する前に、前記シード層の上に、開口部を有するマスクを形成する工程と、
前記開口部内で前記シード層の上に前記金属膜を形成する工程と、
前記マスクを除去する工程と、
前記金属膜をマスクにして前記シード層をエッチングする工程と、
を有することを特徴とする請求項１に記載の電子デバイスの製造方法。
【請求項３】
前記シード層は、形成初期状態では柱状結晶を有し、前記アニール処理の後には前記柱状結晶よりも粒径が大きな結晶を有することを特徴とする請求項１又は請求項２に記載の電子デバイスの製造方法。
【請求項４】
前記シード層の前記金属の微結晶化は、前記シード層にダメージを与えることにより行われることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子デバイスの製造方法。
【請求項５】
前記下地層のうち前記開口部の下には電極端子が形成され、前記電極端子の上に形成される前記金属膜は、前記開口部内で金属ポスト層とはんだ層を有するピラーバンプとして形成されることを特徴とする請求項２乃至請求項４のいずれか１項に記載の電子デバイスの製造方法。
【請求項６】
前記金属膜は前記開口部内で配線として形成されることを特徴とする請求項２乃至請求項４のいずれか１項に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体装置のテクノロジーノードの微細化によりトランジスタの集積密度が高くなり、接合端子数がより多く求められるようになってくると、接続端を微細化する必要が生じる。半導体装置同士、または半導体装置と回路基板、または回路基板同士の接合端子として、金スタッドバンプや金マイクロバンプが用いられている。しかし、これらは小さいものでも直径が約３０μｍあって微細化に限界があり、端子同士の間隔が狭くなって接続時の信頼性低下が懸念される。
【０００３】
そこで、半導体素子の接合端子として、銅（Ｃｕ）やタングステン（Ｗ）などからなるアスペクト比の高い柱状の金属ポストの上に錫銀（Ｓｎ―Ａｇ）などのはんだを形成するピラー端子が現在開発されてきている。ピラー端子はピラーバンプとも呼ばれ、フォトリソグラフィ工程とめっき工程を組み合わせることで、直径１０μｍ以下の微細な端子を形成することが可能になる。ピラーバンプは電解めっきにより形成されが、この場合、その下にめっき用電極として銅のシード層が形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２４５２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ピラーバンプ形成での課題として、金属ポストに覆われない領域の金属製のシード層をウエットエッチングする際にシード層が過剰エッチングされてしまい、ピラーバンプとその下地導電膜との接続面積が低下し接続の信頼性が損なわれるので、これを解決することが挙げられる。シード層はピラーバンプの付け根部分となるので、バンプ径が小さくなるほど接続面積の割合が大きく低下することになるため、接続抵抗の増加などの悪い影響を及ぼす。このため、シード層エッチング時のピラーバンプの面積低下を抑制することは非常に重要である。
【０００６】
同様に、シード層を使用して線幅の狭い金属配線を形成する場合においても、製造時に根本のシード層の幅が狭くなると、配線抵抗が増し、さらに下地に対する接触面積が低下して金属配線が不安定になるおそれもある。
【０００７】
本発明の目的は、下層に金属製のシード層を含む金属パターンの付け根の過剰エッチングを抑制することができる工程を含む電子デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本実施形態の１つの観点によれば、下地層の上方に金属を含む初期状態のシード層を形成する工程と、前記シード層の前記金属を微結晶化する工程と、微結晶化された前記金属を含む前記シード層をアニールすることにより前記金属を再結晶化処理する工程と、アニールされた前記シード層の上に金属膜を電解めっき法により形成する工程と、を有する電子デバイスの製造方法が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
【発明の効果】
【０００９】
本実施形態によれば、シード層の結晶粒を初期状態よりも大きくすることができるので、ウエットエッチングによるシード層とその上の金属膜とのエッチングレートの差を従来よりも小さくすることができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）〜（ｃ）は、第１実施形態に係る電子デバイスの製造方法の一例を示す断面図である。
【図２】図２（ａ）〜（ｃ）は、第１実施形態に係る電子デバイスの製造方法の一例を示す断面図である。
【図３】図３（ａ）〜（ｃ）は、第１実施形態に係る電子デバイスの製造方法の一例を示す断面図である。
【図４】図４（ａ）〜（ｃ）は、比較例に係る電子デバイスの製造方法の一例を示す断面図である。
【図５】図５（ａ）〜（ｄ）は、第２実施形態に係る電子デバイスの製造方法の一例を示す断面図である。
【図６】図６（ａ）〜（ｄ）は、第２実施形態に係る電子デバイスの製造方法の一例を示す断面図である。
【図７】図７（ａ）〜（ｃ）は、第１、第２の実施形態に係る電子デバイスの製造方法に使用されるシード層の形成方法の他の例を示す断面図である。
【図８】図８（ａ）、（ｂ）は、第１、第２の実施形態に係る電子デバイスの製造方法に使用されるシード層の形成方法の別の例を示す断面図である。
【図９】図９（ａ）〜（ｃ）は、第１、第２の実施形態に係る電子デバイスの製造方法に使用されるシード層の形成方法のさらに別の例を示す断面図である。
【発明を実施するための形態】
【００１１】
以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
【００１２】
図１、図２及び図３は、第１実施形態に係る電子デバイスの製造方法として半導体装置におけるバンプの形成工程の一例を示す断面図である。
【００１３】
まず、図１（ａ）に示すように、半導体基板として例えばシリコン基板１を用意し、その上方に絶縁膜２として例えば酸化シリコン膜を形成する。絶縁膜２は、シリコン基板１の上に直接形成する構造を示しているが、絶縁膜と配線を交互に形成した構造、即ち多層配線構造の最上の絶縁膜であってもよい。なお、絶縁膜２を形成する前に、素子分離絶縁膜、トランジスタ等（不図示）がシリコン基板１に形成されてもよい。
【００１４】
その後に、絶縁膜２の上に複数の電極端子３と複数の配線（不図示）を形成した後に、絶縁膜２、電極端子３等の上に、絶縁性の保護膜４として窒化シリコン膜、酸化シリコン膜等を形成する。電極端子３、配線（不図示）は、例えば銅、銅合金、アルミニウム、アルミニウム合金等の金属を用いて形成される。さらに、フォトリソグラフィ技術とエッチング技術を用いて保護膜４をパターニングすることにより、電極端子３を露出させる開口部４ａを保護膜５に形成する。電極端子３は、例えば１辺が１５μｍ〜３０μｍ程度の四角或いは円形の平面形状を有している。
【００１５】
次に、図１（ｂ）に示すように、保護膜４と電極端子３の上に、第１の金属シード層としてチタン（Ｔｉ）シード層５を例えばスパッタ法により例えば約１００ｎｍの厚さに形成する。この場合、Ｔｉシード層５におけるＴｉ結晶の粒径は平均で２０ｎｍ〜５０ｎｍ程度となる。その後に、Ｔｉシード層５の上に、第２の金属シード層としてＣｕシード膜６を例えばスパッタ法により形成する。Ｃｕシード層６は、最終的に要求される値よりも厚く、例えば約１０００ｎｍ又はそれ以下の厚さに形成される。成膜初期状態のＣｕシード層６はＣｕ結晶が縦長の柱状結晶構造を有し、その粒径は例えば０．２μｍ〜０．５μｍ程度の幅を有している。
【００１６】
次に、図１（ｃ）に示すように、切削機１０を使用してＣｕシード層６の上層部を切削することにより、Ｃｕシード層６全体を薄膜化するとともに層全体にダメージを与える。切削機１０として例えばダイアモンドバイトを使用する。この場合、ウエーハ状のシリコン基板１を回転させながら、Ｃｕシード層６の上層部を切削機１０で切削してもよい。
【００１７】
これにより、図２（ａ）に示すように、Ｃｕシード層６の厚さは、最終的に例えば２５０ｎｍ〜５００ｎｍと薄くなるように調整される。さらに、Ｃｕシード層６におけるＣｕの結晶構造は、切削機１０により受けるダメージにより柱状結晶構造が破壊され、粒径が平均で例えば約０．１μｍと小さくなって微細結晶構造に変化する。
【００１８】
そのような切削処理の後にシリコン基板１を加熱装置に入れ、その中で、図２（ｂ）に示すように、例えば温度約１００℃〜１５０℃、時間約３０分〜１８０分の条件でＣｕシード層６をアニールする。
【００１９】
これにより、Ｃｕシード層６における微結晶を再結晶化し、その中のＣｕ結晶の粒径を成膜初期状態よりも大きくする。この場合の粒径は、例えば１μｍ〜３μｍのように切削前の結晶粒径より大きくなる。このアニール処理では、Ｃｕシード層６の酸化を防止するために、水素、窒素、アルゴン、ヘリウム等の不活性ガス雰囲気内でアニールすることが好ましい。
【００２０】
次に、図２（ｃ）に示すように、Ｃｕシード層６の上にレジストを例えば数十μｍの厚さに塗布し、これを露光、現像等を施すことにより、電極端子３の上方に開口部７ａを有するレジストパターン（マスク）７を形成する。開口部７ａを形成した後に、レジストパターン７を酸素プラズマ雰囲気に置くことにより、開口部７ａの表面にＯＨ基を付けて親水性を高めてもよい。
【００２１】
その後に、図３（ａ）に示すように、Ｔｉシード層５、Ｃｕシード層６を電極に使用する電解めっき法によりレジストパターン７の開口部７ａの中にＣｕポスト層８を例えば２０μｍ〜５０μｍの高さに形成する。さらに、Ｃｕポスト層８の上に、Ｓｎ−Ａｇのようなはんだキャップ層９を電解めっき法により例えば約１０μｍの厚さに形成する。これにより、電極端子３の上に形成されたＣｕポスト層８、はんだキャップ層９をピラーバンプ１１として使用する。この場合、Ｃｕポスト層８の下層部におけるＣｕ結晶は、Ｃｕシード層６の結晶構造を受け継いで成長するので０．５μｍより大きくなる。なお、Ｃｕポスト層８の代わりにタングステンポスト層を形成してもよい。
【００２２】
次に、図３（ｂ）に示すように、レジストパターン７を除去する。その後に、図３（ｃ）に示すように、はんだキャップ層９とＣｕポスト層８をマスクに使用してＣｕシード層６とＴｉシード層５をエッチングする。この場合、Ｃｕシード層６のエッチングは、例えば過酸化水素、硫酸を含むエッチング溶液を使用するウエットエッチング法が用いられる。また、Ｔｉシード層５のエッチングは、例えば過酸化水素水とアルカリ塩を含むエッチング溶液を使用するウエットエッチング法が用いられる。
【００２３】
その後に、はんだキャップ層９をリフローし、さらにピラーバンプ１１を除く領域を樹脂で覆うなどの被覆処理を行ってもよい。
【００２４】
以上の実施形態では、Ｃｕシード層６を形成した後に、Ｃｕシード層６の上層部を切削機で切削してダメージを与え、残されたＣｕシード層６内のＣｕ柱状結晶を壊すとともにその結晶粒径を微粒子化し、さらにアニールにより初期状態よりも粒径を大きくしている。これにより、Ｃｕシード層６のウエットエッチングによる横方向のエッチングレートが従来よりも遅くなるのでＣｕシード層６の側方の過剰エッチングを防止し、Ｃｕポスト層９に対する横方向の細りを防止することができる。
【００２５】
ところで、比較例として、図４（ａ）、（ｂ）に示すように、粒径が０．２μｍ〜０．５μｍと小さな柱状結晶のＣｕシード層６の結晶性を変えずにその上にレジストパターン７を形成し、その後、レジストパターン７の開口部７ａ内にピラーバンプ１１を形成する方法を採用する。このような方法によれば、ピラーバンプ１１のＣｕポスト層８の下層部は、その下のＣｕシード層６の結晶の影響を受けて結晶が微細化する。このため、図４（ｃ）に示すように、レジストパターン７を除去した後にＣｕシード層６をエッチングすると、Ｃｕシード層６の下層部がその上層部に比べてエッチング速度が速くなり、過剰にエッチングされ、その下のＣｕシード層６も横方向で過剰にエッチングされる。この結果、Ｃｕポスト層８の根本の側部が例えば約３μｍ細くなる。これは、金属膜のエッチングレートは、結晶粒が小さいほど速くなり、大きいほど遅くなるからである。
【００２６】
従って、上述した実施形態によれば、ピラーバンプ１１の根本に過剰なエッチングが生じることが防止されるので、ピラーバンプ１１と電極端子３のコンタクト抵抗の増加が防止できる。しかも、ピラーバンプ１１と電極端子３の接続面積の減少が防止でき接続強度を増すことができる。
【００２７】
図５、図６は、第２実施形態に係る電子デバイスの製造方法としてプリント基板における配線形成の一例を示す断面図である。
【００２８】
まず、図５（ａ）に示すように、ガラスエポキシ、ガラス繊維などから形成された基板（不図示）の上方に絶縁層２１を形成する。絶縁層２１は、基板の上に複数で積層される場合にはそのうちの１層であり、例えばポリイミドフィルムをラミネートすることにより形成される。その後に、絶縁層２１にビアホール（不図示）を形成し、さらに絶縁層１１の上に、第１の金属シード層としてＴｉシード層２２を例えばスパッタ法により例えば約１００ｎｍの厚さに形成する。この場合、Ｔｉシード層２２におけるＴｉ結晶の粒径は２０ｎｍ〜５０ｎｍ程度となる。
【００２９】
その後に、Ｔｉシード層２２の上に、第２の金属シード層としてＣｕシード膜２３を例えばスパッタ法により形成する。Ｃｕシード層２３は、最終的に要求される値よりも厚く、例えば約１０００ｎｍの厚さに形成される。成膜当初のＣｕシード層２３ではＣｕ結晶が縦長の柱状結晶構造を有し、その粒径は例えば０．２μｍ〜０．５μｍ程度の幅を有している。なお、Ｔｉシード層２２とＣｕシード層２３はビアホール（不図示）内にも形成される。
【００３０】
次に、図５（ｂ）に示すように、切削機１０によりＣｕシード層２３の表層を切削して薄膜化する。これにより、図５（ｃ）に示すように、Ｃｕシード層２３の厚さは、最終的に例えば２５０ｎｍ〜５００ｎｍと薄くなるように調整される。Ｃｕシード層２３におけるＣｕの結晶構造は、切削機１０による切削処理により縦長の結晶構造が破壊され、粒径が平均で約０．１μｍと小さくなって微結晶化する。
【００３１】
そのようなダメージ処理の後にシリコン基板１を加熱装置に入れ、その中で、図５（ｄ）に示すように、例えば温度約１００℃〜１５０℃、時間約３０分〜１８０分の条件でＣｕシード層２３をアニールする。
【００３２】
これにより、Ｃｕシード層２３における微結晶を再結晶化し、その中のＣｕ結晶の粒径を成膜初期の粒径よりも大きくする。この場合の粒径は、例えば０．７μｍ、１．０μｍ、２．０μｍのように０．５μｍよりも大きくなる。このアニール処理ではＣｕシード層２３の酸化を防止することが好ましく、不活性ガス雰囲気内でアニールすることが好ましい。
【００３３】
次に、図６（ａ）に示すように、Ｃｕシード層２３の上に、例えば約２５μｍの厚さを有するドライフィルムレジスト（マスク）２４をラミネートした後に、ドライフィルムレジスト２４に露光、現像等の処理を施すことにより配線形成用溝２４ａを形成する。配線形成用溝２４ａの幅は例えば約２０μｍ〜５０μｍに形成される。
【００３４】
この後に、図６（ｂ）に示すように、Ｃｕシード層２３、Ｔｉシード層２２をめっき用電極として使用し、配線形成用溝２４ａの中に金属配線２５となる銅膜又は銅合金を電解めっき法により形成する。続いて、図６（ｃ）に示すように、ドライフィルムレジスト２４を除去する。
【００３５】
次に、図６（ｄ）に示すように、金属配線２５をマスクに使用してＣｕシード層２３とＴｉシード層２２をエッチングする。この場合のエッチングは、例えば第１実施形態と同じ条件のウエットエッチング法が用いられる。
【００３６】
絶縁層２１が多層配線構造の最上の絶縁層である場合には、上記の金属配線２５に繋がる金属パッド（不図示）の上に金バンプが形成されることがあるので、金属パッドの上と金属配線２５の上に金シード層を電解めっきにより形成してもよい。
【００３７】
以上の実施形態では、Ｃｕシード層２３を形成した後に、Ｃｕシード層２３の上層部を切削することにより、残されたＣｕシード層２３内のＣｕ結晶を微細化し、その後に再結晶化により初期状態よりも結晶粒を大きくしている。これにより、Ｃｕ配線２５の下層部のＣｕ結晶もＣｕシード層２３の結晶性を反映して大きく形成される。従って、Ｃｕシード層２３とその上のＣｕ配線２５の根本の横方向のエッチングレートを遅くすることができ、金属配線２５の根本からＣｕシード層２３までの細りを防止することができる。
【００３８】
これにより、Ｃｕ配線２５の底部の細りによる電気抵抗の増加を防止できる。さらに、Ｃｕ配線２５とその下の絶縁層２１との密着性を向上して接続強度を増すことができるので、細線化されたＣｕ配線２５のウエット処理における変形を防止できる。
【００３９】
ところで、上記の実施形態に示したＣｕシード層６、２３の結晶を成長初期より微細化し、さらにアニールで再結晶化処理するために、次のような方法を採用してもよい。
【００４０】
その方法の１つとして、まず、図７（ａ）に示すように、下地層３１の上にＴｉシード層３２、Ｃｕシード層３３をスパッタ法により順に形成する。この場合の下地層３１は、具体的には第１実施形態に示した電極端子３を含む構造であってもよいし、第２実施形態に示した絶縁層２１であってもよい。
【００４１】
次に、図７（ｂ）に示すように、Ｃｕシード層３２のうち微結晶化したい部分、或いは全面にレーザ光を照射してダメージを与え、その中の結晶を微細化する。レーザ光として、例えば、スポット径を小さくできる波長１０ｎｍ〜４００ｎｍの紫外線レーザを使用する。その後に、図７（ｃ）に示すように、Ｃｕシード層３２を上記の条件でアニールすると、上記の実施形態と同様に、Ｃｕシード層３２の結晶の粒径が成膜初期よりも大きくなる。
【００４２】
別の方法として、まず、図７（ａ）に示したと同様に、下地層３１の上にＴｉシード層３２、Ｃｕシード層３３をスパッタ法により形成する。続いて、図８（ａ）に示すように、Ｃｕシード層３３のうち微結晶化したい部分、あるいは全面を加圧機３０により加圧してダメージを与える。その加圧力は、単位面積当たり例えば約３００ＭＰａとする。これにより、Ｃｕシード層３３における結晶粒は微細化される。その後に、図８（ｂ）に示すように、Ｃｕシード層３３を上記の条件でアニールすると、上記の実施形態と同様に、Ｃｕシード層３３の結晶の粒径が成膜初期よりも大きくなる。
【００４３】
さらに別の方法として、まず、図９（ａ）に示すように、下地層３１の上にＴｉシード層３２をスパッタ法により形成した後に、その上に、ＣｕＯ、Ｃｕ２Ｏのような酸化金属シード層３３ａを反応性スパッタ法により例えば約１μｍ以下、例えば１００ｎｍの厚さに形成する。酸化金属シード層３３ａの結晶粒の大きさは、例えば、１０ｎｍ程度である。
【００４４】
続いて、図９（ｂ）に示すように、酸化金属シード層３３ａに還元処理を施す。還元処理方法として、還元性を有するガス、例えば蟻酸（ＨＣＯＯＨ）などの有機酸のガスを含む雰囲気中に酸化金属シード層３３ａを曝しながら酸化金属シード層３３ａを例えば１００℃以上で加熱する。加熱処理の代わりに、波長１０ｎｍ〜４００ｎｍの紫外線を酸化金属シード層３３ａに照射する方法を採用してもよい。この場合、有機酸の使用によりＣｕシード層３３に有機酸塩が残存することがあるが、有機酸塩は加熱処理、或いはレーザ照射により除去することができる。
【００４５】
そのような方法により酸化金属層３３ａの酸素成分を除去すると、酸化金属シード層３３ａは微結晶化されて平均約１０ｎｍほどの結晶粒からなるＣｕシード層３３となる。この後に、図９（ｃ）に示すように、例えば１５０℃の温度で３０分間の条件でＣｕシード層３３をアニールすると、Ｃｕ微結晶が再結晶し、結晶粒の大きさが約１μｍ〜３μｍ、例えば２μｍの大きさとなる。従って、上記の実施形態と同様に、Ｃｕシード層３３の結晶の粒径が成膜初期の金属酸化シード層３３ａより大きくなる。
【００４６】
なお、上述した第１の金属シード層として窒化タングステン、窒化チタン等の金属を使用してもよい。また、第２の金属シード層としてニッケル等の金属を形成してもよい。
【００４７】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。
【００４８】
次に、実施形態について付記する。
（付記１）下地層の上方に金属を含む初期状態のシード層を形成する工程と、前記シード層の前記金属を微結晶化する工程と、微結晶化された前記金属を含む前記シード層をアニールすることにより前記金属を再結晶化処理する工程と、アニールされた前記シード層の上に金属膜を電解めっき法により形成する工程と、を有する電子デバイスの製造方法。
（付記２）前記金属膜を前記シード層の上に形成する前に、前記シード層の上に、開口部を有するマスクを形成する工程と、前記開口部内で前記シード層の上に前記金属膜を形成する工程と、前記マスクを除去する工程と、前記金属膜をマスクにして前記シード層をエッチングする工程と、を有することを特徴とする付記１に記載の電子デバイスの製造方法。
（付記３）前記シード層は、形成初期状態では柱状結晶を有し、前記アニール処理の後には前記柱状結晶よりも粒径が大きな結晶を有することを特徴とする付記１又は付記２に記載の電子デバイスの製造方法。
（付記４）前記シード層の前記金属の微結晶化は、前記シード層にダメージを与えることにより行われることを特徴とする付記１乃至付記３のいずれか１つに記載の電子デバイスの製造方法。
（付記５）前記ダメージは、前記シード層を切削することにより与えられることを特徴とする付記４に記載の電子デバイスの製造方法。
（付記６）前記ダメージは、前記シード層にレーザを照射することにより与えられることを特徴とする付記４に記載の電子デバイスの製造方法。
（付記７）前記ダメージは、前記シード層を加圧することにより与えられることを特徴とする付記４に記載の電子デバイスの製造方法。
（付記８）前記初期状態の前記シード層として酸化金属層を形成し、前記シード層の前記金属の微結晶化は前記酸化金属層を還元処理することにより達成することを特徴とする付記１乃至付記３のいずれか１つに記載の電子デバイスの製造方法。
（付記９）前記還元処理は、有機酸ガス雰囲気中に前記酸化金属層を曝して行うことを特徴とする付記８に記載の電子デバイスの製造方法。
（付記１０）前記有機酸ガス雰囲気中で前記還元処理を行って前記酸化金属層を前記金属のシード層にした後に、前記シード層に形成された有機酸塩を過熱か紫外線照射のいずれかにより分解する工程を有することを特徴とする付記９に記載の電子デバイスの製造方法。
（付記１１）前記下地層のうち前記開口部の下には電極端子が形成され、前記電極端子の上に形成される前記金属膜は、前記開口内で金属ポスト層とはんだ層を有するピラーバンプとして形成されることを特徴とする付記２乃至付記１０のいずれか１つに記載の電子デバイスの製造方法。
（付記１２）前記金属膜は前記開口部内で配線として形成されることを特徴とする付記２乃至付記１０のいずれか１つに記載の電子デバイスの製造方法。
【符号の説明】
【００４９】
１  シリコン基板
２  絶縁膜
３  電極端子
４  保護膜
５  Ｔｉシード層
６  Ｃｕシード層
７  レジストパターン
８  Ｃｕポスト層
９  はんだキャップ層
１０  切削機
１１  ピラーバンプ
２１  絶縁層
２２  Ｔｉシード層
２３  Ｃｕシード層
２４  ドライフィルムレジスト
２５  配線
３０  加圧機
３１  下地層
３２  Ｔｉシード層
３３  Ｃｕシード層
３３ａ  酸化金属シード層
【図１】
2014187247.tif 000003
【図２】
2014187247.tif 000004
【図３】
2014187247.tif 000005
【図４】
2014187247.tif 000006
【図５】
2014187247.tif 000007
【図６】
2014187247.tif 000008
【図７】
2014187247.tif 000009
【図８】
2014187247.tif 000010
【図９】
2014187247.tif 000011