(57)【要約】【課題】より自由度の高い分割画素を形成する。【解決手段】画素アレイ部は、複数の光電変換素子と、複数の光電変換素子からの電荷を蓄積するフローティングディフュージョンとを備える画素が２次元に配列されてなる。フローティングディフュージョンは、少なくとも２以上の光電変換素子に共有され、複数の光電変換素子の一部は、隣接する光電変換素子との間で電荷を転送する転送ゲートを有する。本技術は、例えばCMOS固体撮像装置に適用することができる。【選択図】図４
2014187270.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子と、
複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンと
を備える画素が２次元に配列されてなる画素アレイ部を備え、
前記フローティングディフュージョンは、少なくとも２以上の前記光電変換素子に共有され、
複数の前記光電変換素子の一部は、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを有する
固体撮像装置。
【請求項２】
複数の前記光電変換素子のうちの、前記フローティングディフュージョンを共有している前記光電変換素子を除いた前記光電変換素子は、前記転送ゲートを有し、
前記転送ゲートは、隣接する前記光電変換素子との間に形成される分離領域上に形成される
請求項１に記載の固体撮像装置。
【請求項３】
前記分離領域における不純物濃度は、断面高さが高いほど低い
請求項２に記載の固体撮像装置。
【請求項４】
前記転送ゲートの少なくとも一部は、前記分離領域に形成されたトレンチに埋め込まれるように形成される
請求項２に記載の固体撮像装置。
【請求項５】
前記光電変換素子の不純物濃度は、前記光電変換素子と前記フローティングディフュージョンとの距離が近いほど高い
請求項２に記載の固体撮像装置。
【請求項６】
前記転送ゲートは、前記光電変換素子の集まりである光電変換素子群ごとに形成される
請求項２に記載の固体撮像装置。
【請求項７】
前記転送ゲートを駆動する駆動信号は、撮像モードに応じて、前記光電変換素子群ごとの前記転送ゲートに供給される
請求項６に記載の固体撮像装置。
【請求項８】
前記転送ゲートを駆動する駆動信号は、撮像環境に応じて、前記光電変換素子群ごとの前記転送ゲートに供給される
請求項６に記載の固体撮像装置。
【請求項９】
複数の光電変換素子と、
複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンと
を備える画素が２次元に配列されてなる画素アレイ部を備える固体撮像装置の製造方法において、
少なくとも２以上の前記光電変換素子に共有される前記フローティングディフュージョンを形成するステップと、
複数の前記光電変換素子の一部に対して、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを形成するステップと
を含む固体撮像装置の製造方法。
【請求項１０】
複数の光電変換素子と、
複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンと
を備える画素が２次元に配列されてなる画素アレイ部を備え、
前記フローティングディフュージョンは、少なくとも２以上の前記光電変換素子に共有され、
複数の前記光電変換素子の一部は、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを有する固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、より自由度の高い分割画素を形成することができるようにする固体撮像装置およびその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来、固体撮像装置を構成する複数画素のうちの一部または全部の画素の光電変換素子が複数に分割されたものがある。
【０００３】
例えば、１つの画素の光電変換素子を２×２の４分割し、それぞれに同一色のカラーフィルタを設けるようにした固体撮像装置が提案されている（特許文献１参照）。
【０００４】
このような構成により、それぞれの光電変換素子で蓄積時間を変え、得られる信号を合成することで、ダイナミックレンジの広い画像を得ることができる他、分割されていない光電変換素子と比べて電荷の読み出しが容易となったり、断面横方向でのPN接合面積の増加により、より多くの飽和信号量を得ることができるようになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１５２２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、複数に分割された光電変換素子を備える画素（以下、分割画素ともいう）において、光電変換素子の分割数を際限なく増やすことはできなかった。
【０００７】
例えば、光電変換素子が２×２の４分割されている場合、平面上、その中心にフローティングディフュージョン（以下、FDという）が配置され、各光電変換素子との間に転送ゲートが設けられる。
【０００８】
一方、光電変換素子が３×３の９分割される場合、平面上、その中心となる光電変換素子の位置にFDが配置され、１画素に８個の光電変換素子を備える構成となるが、光電変換素子毎にFDとの位置関係（距離）が異なるため、電荷転送特性にばらつきが生じてしまう。
【０００９】
さらに、光電変換素子が４×４の１６分割される場合、平面上、その中心にFDが配置される構成となるが、そのFDと、外側に配置される１２個の光電変換素子との間に転送ゲートを設けることは、設計上難易度が高い。
【００１０】
本技術は、このような状況に鑑みてなされたものであり、より自由度の高い分割画素を形成することができるようにするものである。
【課題を解決するための手段】
【００１１】
本技術の一側面の固体撮像装置は、複数の光電変換素子と、複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンとを備える画素が２次元に配列されてなる画素アレイ部を備え、前記フローティングディフュージョンは、少なくとも２以上の前記光電変換素子に共有され、複数の前記光電変換素子の一部は、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを有する。
【００１２】
複数の前記光電変換素子のうちの、前記フローティングディフュージョンを共有している前記光電変換素子を除いた前記光電変換素子には、前記転送ゲートを設け、前記転送ゲートは、隣接する前記光電変換素子との間に形成される分離領域上に形成されるようにすることができる。
【００１３】
前記分離領域における不純物濃度は、断面高さが高いほど低くすることができる。
【００１４】
前記転送ゲートの少なくとも一部は、前記分離領域に形成されたトレンチに埋め込まれるように形成されるようにすることができる。
【００１５】
前記光電変換素子の不純物濃度は、前記光電変換素子と前記フローティングディフュージョンとの距離が近いほど高くすることができる。
【００１６】
前記転送ゲートは、前記光電変換素子の集まりである光電変換素子群ごとに形成されるようにすることができる。
【００１７】
前記転送ゲートを駆動する駆動信号は、撮像モードに応じて、前記光電変換素子群ごとの前記転送ゲートに供給されるようにすることができる。
【００１８】
前記転送ゲートを駆動する駆動信号は、撮像環境に応じて、前記光電変換素子群ごとの前記転送ゲートに供給されるようにすることができる。
【００１９】
本技術の一側面の固体撮像装置の製造方法は、複数の光電変換素子と、複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンとを備える画素が２次元に配列されてなる画素アレイ部を備える固体撮像装置の製造方法であって、少なくとも２以上の前記光電変換素子に共有される前記フローティングディフュージョンを形成するステップと、複数の前記光電変換素子の一部に対して、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを形成するステップとを含む。
【００２０】
本技術の一側面の電子機器は、複数の光電変換素子と、複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンとを備える画素が２次元に配列されてなる画素アレイ部を備え、前記フローティングディフュージョンは、少なくとも２以上の前記光電変換素子に共有され、複数の前記光電変換素子の一部は、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを有する固体撮像装置を備える。
【００２１】
本技術の一側面においては、フローティングディフュージョンは、少なくとも２以上の光電変換素子に共有され、複数の光電変換素子の一部には、隣接する光電変換素子との間で電荷を転送する転送ゲートが設けられる。
【発明の効果】
【００２２】
本技術の一側面によれば、より自由度の高い分割画素を形成することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本技術を適用した固体撮像装置の一実施の形態の構成例を示すブロック図である。
【図２】画素アレイ部の画素および周辺回路の構成例を示すブロック図である。
【図３】画素の駆動タイミングの例を示すタイミングチャートである。
【図４】画素の平面的および断面的な構造の例を示す図である。
【図５】画素の断面的な構造の変形例を示す図である。
【図６】画素の断面的な構造の変形例を示す図である。
【図７】画素の平面的および断面的な構造の変形例を示す図である。
【図８】画素の平面的な構造の変形例を示す図である。
【図９】図８の画素の駆動タイミングの例を示すタイミングチャートである。
【図１０】画素の平面的な構造の変形例を示す図である。
【図１１】図１０の画素の駆動タイミングの例を示すタイミングチャートである。
【図１２】画素の形成処理について説明するフローチャートである。
【図１３】画素の形成の工程を示す図である。
【図１４】画素の形成の工程を示す図である。
【図１５】画素の形成の工程を示す図である。
【図１６】画素の形成の工程を示す図である。
【図１７】画素の形成の工程を示す図である。
【図１８】画素の形成の工程を示す図である。
【図１９】画素の平面的な構造の他の例を示す図である。
【図２０】画素の平面的な構造のさらに他の例を示す図である。
【図２１】本技術を適用した電子機器の一実施の形態の構成例を示すブロック図である。
【発明を実施するための形態】
【００２４】
以下、本技術の実施の形態について図を参照して説明する。
【００２５】
[固体撮像装置の構成例]
図１は、本技術を適用した固体撮像装置の一実施の形態の構成例を示すブロック図である。
【００２６】
図１に示される固体撮像装置１１は、CMOS（Complementary Metal Oxide Semiconductor）型固体撮像装置として構成される。固体撮像装置１１は、画素アレイ部１２、垂直駆動回路１３、シャッタ駆動回路１４、CDS(Correlated Double Sampling)回路１５、水平駆動回路１６、AGC（Automatic Gain Controller）１７、A/D（Analog/Digital）変換部１８、およびタイミングジェネレータ１９を備えている。
【００２７】
画素アレイ部１２は、２次元状に配置された複数の画素（例えば、図２の画素２１）を有しており、各画素は、１または複数の光電変換素子を有している。また、画素アレイ部１２には、垂直駆動回路１３からの信号を各画素に供給するための複数の信号配線が行毎に接続されるとともに、各画素からの画素信号をCDS回路１５に出力するための複数の信号配線が列毎に接続されている。
【００２８】
垂直駆動回路１３は、画素アレイ部１２が有する複数の画素を行毎に選択する信号を、信号配線を介して順次供給する。
【００２９】
シャッタ駆動回路１４は、シャッタ駆動を行うための駆動信号を、画素アレイ部１２が有する複数の画素の行毎に順次供給する。例えば、シャッタ駆動回路１４から出力される駆動信号と、垂直駆動回路１３から出力される信号との間隔を調整することで、画素の露光時間（電荷蓄積時間）を調整することができる。
【００３０】
CDS回路１５は、垂直駆動回路１３からの信号によって選択された行の画素から画素信号を読み出して、CDS処理を行う。すなわち、CDS回路１５は、各画素に蓄積された電荷に応じたレベルの画素信号と、各画素のリセットレベルの画素信号との差を取る処理を行うことにより、画素毎の固定パターンノイズを除去した画素値を示す信号を取得する。そして、CDS回路１５は、水平駆動回路１６からの駆動信号に従って、取得した画素値を示す信号を順次、AGC１７に出力する。
【００３１】
水平駆動回路１６は、画素アレイ部１２が有する画素を列方向に順番に選択して、画素値を示す信号を出力させる駆動信号をCDS回路１５に出力する。
【００３２】
AGC１７は、CDS回路１５から供給される画素値を示す信号を、適切なゲインで増幅して、A/D変換部１８に出力する。
【００３３】
A/D変換部１８は、AGC１７から供給されたアナログの信号をデジタルな数値に変換し、得られた画素データを、固体撮像装置１１の外部に出力する。
【００３４】
タイミングジェネレータ１９は、所定の周波数のクロック信号に基づいて、固体撮像装置１１の各ブロックの駆動に必要なタイミングを示す信号を生成して、それぞれのブロックに供給する。
【００３５】
なお、図１は、固体撮像装置１１の構成の一例を示すものであり、例えば、A/D変換部１８を固体撮像装置１１の内部に備えない構成や、画素の列毎にA/D変換部を備える構成等を採ることができる。また、固体撮像装置１１は、１つ以上のCDS回路１５を備えたり、複数のAGC１７およびA/D変換部１８を設けたりすることで、複数の出力系統を有する構成としてもよい。
【００３６】
[画素アレイ部の画素および周辺回路]
次に、図２を参照して、画素アレイ部１２の画素および周辺回路について説明する。
【００３７】
上述したように、画素アレイ部１２には、２次元状に複数の画素が配置されているが、図２においては、それらの中の１つの画素２１が図示されており、その他の画素は簡略化のため図示が省略されている。また、図２に示されるように、画素アレイ部１２の周辺回路は、画素２１の行毎に配置されるアンド素子２２乃至２４、画素２１の列毎に配置されるトランジスタ２５、および定電位源２６を有して構成されている。
【００３８】
画素２１は、フォトダイオード（PD）３１、転送ゲート３２、フローティングディフュージョン（FD）３３、増幅トランジスタ３４、選択トランジスタ３５、リセットトランジスタ３６、PD３７、および転送ゲート３８を有する。画素２１は、複数に分割された光電変換素子として、複数のPD３１およびPD３７を備える分割画素として構成される。
【００３９】
また、画素２１には、行方向に並ぶ画素２１で共通する信号を供給する転送信号配線４１、リセット信号配線４２、および選択信号配線４３が接続されるとともに、CDS回路１５に画素信号を出力する画素出力配線４４が接続される。また、画素２１には、電源電位供給配線４５を介して、所定の電源電位が供給される。
【００４０】
PD３１は、画素２１に照射される光を光電変換して電荷を発生し、その電荷を蓄積する光電変換素子であり、１つの画素２１に複数設けられる。
【００４１】
転送ゲート３２は、転送信号配線４１を介して供給される転送信号に従って、PD３１に蓄積されている電荷を、FD３３に転送する。転送ゲート３２は、PD３１の数に応じて複数設けられる。
【００４２】
FD３３は、複数の転送ゲート３２と増幅トランジスタ３４のゲート電極との接続点に形成される浮遊拡散領域であり、転送ゲート３２を介してPD３１から転送された電荷を一時的に蓄積する。すなわち、FD３３に蓄積される電荷に応じて、増幅トランジスタ３４のゲート電極の電位が増加する。
【００４３】
増幅トランジスタ３４は、そのドレインが電源電位供給配線４５に接続されており、FD３３に蓄積されている電荷を、その電位に応じたレベルの画素信号に変換して出力する。
【００４４】
選択トランジスタ３５には、画素信号を出力する画素２１を選択する選択信号が選択信号配線４３を介して供給され、選択トランジスタ３５は、その選択信号に従って、増幅トランジスタ３４を画素出力配線４４に接続する。
【００４５】
リセットトランジスタ３６は、そのドレインが電源電位供給配線４５に接続されており、リセット信号配線４２を介して供給されるリセット信号に従って、FD３３に蓄積されている電荷をリセットする。
【００４６】
PD３７は、PD３１と同様、画素２１に照射される光を光電変換して電荷を発生し、その電荷を蓄積する光電変換素子であり、１つの画素２１に複数設けられる。
【００４７】
転送ゲート３８は、転送ゲート３２と同様、転送信号配線４１を介して供給される転送信号に従って、複数のPD３７に蓄積されている電荷を、PD３１に転送する。転送ゲート３８もまた、PD３１の数に応じて複数設けられる。
【００４８】
このように、画素２１は、分割画素として複数のPDを備え、そのうちのPD３１は、転送ゲート３２を介してFD３３を共有し、PD３７は、転送ゲート３８を介してPD３１に電荷を転送する構成を有する。なお、図示はしないが、画素２１は、複数のPD３７のうちの一部が、転送ゲート３８を介して隣接するPD３７に電荷を転送する構成を有することもできる。
【００４９】
トランジスタ２５は、画素出力配線４４に定電流を供給する。すなわち、画素信号の出力が選択された画素２１の増幅トランジスタ３４にトランジスタ２５から定電流が供給されることにより、増幅トランジスタ３４がソースフォロアとして動作する。これにより、増幅トランジスタ３４のゲート電位と、所定の一定の電圧差を持つ電位が、画素出力配線４４に表れるように構成されている。
【００５０】
定電位源２６は、トランジスタ２５が定電流を供給するために飽和領域動作をするように、定電位供給配線４６を介して、トランジスタ２５のゲート電極に一定の電位を供給する。
【００５１】
アンド素子２２は、出力端子が転送信号配線４１を介して転送ゲート３２および転送ゲート３８のゲート電極に接続されている。また、アンド素子２２は、一方の入力端子が、信号配線５１を介して垂直駆動回路１３の出力端子に接続されるとともに、他方の入力端子が、信号配線５２を介して、駆動タイミングに従ってパルス状の転送信号を出力する端子に接続されている。
【００５２】
アンド素子２３は、出力端子がリセット信号配線４２を介してリセットトランジスタ３６のゲート電極に接続されている。また、アンド素子２３は、一方の入力端子が、信号配線５１を介して垂直駆動回路１３の出力端子に接続されるとともに、他方の入力端子が、信号配線５３を介して、駆動タイミングに従ってパルス状のリセット信号を出力する端子に接続されている。
【００５３】
アンド素子２４は、出力端子が選択信号配線４３を介して選択トランジスタ３５のゲート電極に接続されている。また、アンド素子２４は、一方の入力端子が、信号配線５１を介して垂直駆動回路１３の出力端子に接続されるとともに、他方の入力端子が、信号配線５４を介して、駆動タイミングに従ってパルス状の選択信号を出力する端子に接続されている。
【００５４】
このような構成により、固体撮像装置１１においては、垂直駆動回路１３によって選択された行に配置されている画素２１に、転送信号配線４１、リセット信号配線４２、および選択信号配線４３を介して、転送信号、リセット信号、および選択信号がそれぞれ供給される。
【００５５】
[画素の駆動タイミングについて]
次に、図３を参照して、画素２１に供給される駆動信号について説明する。
【００５６】
図３に示される選択信号は、選択信号配線４３を介して選択トランジスタ３５に供給され、リセット信号は、リセット信号配線４２を介してリセットトランジスタ３６に供給され、転送信号は、転送信号配線４１を介して転送ゲート３２および転送ゲート３８に供給される。
【００５７】
画素２１から画素信号を読み出す読み出し期間が開始されるタイミングになると、選択信号がＨ（High）レベルとなり、選択トランジスタ３５が導通状態となることで、画素２１の信号が画素出力配線４４を介してCDS回路１５に出力することができる状態になる。
【００５８】
その後、リセット信号がＨレベルとなり、リセットトランジスタ３６が導通状態となることで、FD３３に蓄積されていた電荷がリセットされる。そして、リセット信号がＬ（Low）レベルになることによりリセットトランジスタ３６が非導通状態となってリセットが完了した後、リセットレベルの画素信号がCDS回路１５に読み出される。
【００５９】
次に、転送信号がＨレベルになることにより、転送ゲート３２および転送ゲート３８が導通状態となり、PD３７およびに蓄積されていた電荷がPD３１に転送されるとともに、PD３１に蓄積されていた電荷がFD３３に転送される。そして、転送信号がＬレベルになることによって転送ゲート３２および転送ゲート３８が非導通状態となり電荷の転送が完了した後、FD３３に蓄積されている電荷に応じたレベルの画素信号がCDS回路１５に読み出される。
【００６０】
このようにして、固体撮像装置１１においては、リセットレベルの画素信号と、FD３３に蓄積されている電荷に応じたレベルの画素信号とがCDS回路１５に読み出される。そして、CDS回路１５が、CDS処理を行うことにより、画素２１毎の増幅トランジスタ３４の閾値電圧のばらつきなどによって発生する固定的なパターンノイズがキャンセルされる。
【００６１】
また、CDS回路１５は、水平駆動回路１６によって選択された列の画素２１の画素値を示す信号を、水平信号配線４７を通して、図１のAGC１７に出力する。
【００６２】
[画素の構造について]
ここで、図４を参照して、画素２１の構造について説明する。図４左側には、画素２１の平面的な構造の例が示されており、図４右側には、画素２１の断面的な構造の例が示されている。
【００６３】
図４左側に示されるように、画素２１は、４×４の１６分割された（１６個の）PDを有し、その中心にFD３３が配置されてなる。図４に示される画素２１においては、１６個のPDのうちの内側４個のPD３１が、転送ゲート３２を介してFD３３に電荷を転送するようになされている。
【００６４】
また、画素２１においては、１６個のPDのうちの外側１２個のPD３７が隣接するPD３７やPD３１との間で電荷を転送するための転送ゲート３８が、格子状に配置されている。この転送ゲート３８は、図４右側に示されるように、隣接するPD３７やPD３１との間に形成される素子分離領域６１上に形成されている。素子分離領域６１は、イオン注入により形成されるものとする。
【００６５】
なお、画素２１においては、PDの不純物濃度（リン、ヒ素、ボロン等）は、PDとFD３３との距離が近いほど高くなるようになされている。具体的には、画素２１において、外側１２個のPD３７に比べてFD３３により近い内側４個のPD３１の不純物濃度が、外側１２個のPD３７の不純物濃度より高くなるようになされている。
【００６６】
以上の構造によれば、画素２１において、PD３７からの電荷は、転送ゲート３８を介してPD３１に転送され、PD３１からの電荷は、転送ゲート３２を介してFD３３に転送されるようになる。すなわち、光電変換素子が２×２の４分割より多く分割される場合であっても、光電変換素子毎の電荷転送先との位置関係を均一にすることができ、電荷転送特性のばらつきを抑制することができる。また、分割画素の構成においては、断面横方向でのPN接合面積を増加させることができるので、より多くの飽和信号量を得ることができる。このように、分割画素において、光電変換素子の分割数を際限なく増やすことができ、設計上容易に、より自由度の高い分割画素を形成することができるので、上述した効果を奏することが可能となる。
【００６７】
また、画素２１においては、PDの不純物濃度が、PDとFD３３との距離が近いほど高くなるようになされているので、PD３７からPD３１への電荷転送と、PD３１からFD３３への電荷転送とを制御することが可能となる。なお、このような濃度勾配は、セルサイズや転送ゲートのレイアウトによっては設けなくともよい。
【００６８】
[素子分離領域の不純物濃度]
ところで、図４を参照して説明した構造においては、素子分離領域６１を転送ゲート３８により変調してPD間で電荷を転送させるようにしているが、通常のMOSプロセスと同等の濃度の素子分離条件で素子分離領域６１を形成した場合、転送ゲート３８がオン時（転送信号をＨレベルにしたとき）に、十分な反転特性が得られない可能性がある。
【００６９】
そこで、イオン注入により素子分離領域６１を形成する際に、素子分離領域６１における不純物濃度を、断面高さが高いほど低くなるようにする。具体的には、図５に示されるように、素子分離領域において、断面高さが低い領域６１ａの不純物濃度より、断面高さが高い領域６１ｂの不純物濃度を低くする。これにより、転送ゲート３８がオン時に、素子分離領域６１において電荷転送の経路となる部分の反転特性を向上させることができるようになる。
【００７０】
[埋め込み型の転送ゲート]
また、転送ゲート３８を、素子分離領域６１に形成されたトレンチに埋め込まれるように形成するようにしてもよい。
【００７１】
具体的には、図６に示されるように、転送ゲート３８に代えて、素子分離領域６１に形成されたトレンチに埋め込まれるように形成される転送ゲート７１を設けるようにしてもよい。素子分離領域６１において、転送ゲート７１が埋め込まれるトレンチは、図４において転送ゲート３８が配置されている格子状の領域全体に形成される。すなわち、転送ゲート７１は、格子状に形成されている全体にわたって、トレンチに埋め込まれている部分（埋め込み部分）を有する。この構造において、素子分離領域６１における電荷転送の経路は、図６の矢印で示されるように、転送ゲート７１の埋め込み部分の下側となる。
【００７２】
このような構造により、素子分離領域６１が変調される部分が増えるので、転送ゲート７１に印加する電圧に対する素子分離領域６１のチャネル電位の変化の割合（変調度）を高めることができ、転送ゲート７１がオフ時の素子分離状態と、転送ゲート７１がオン時の電荷転送状態との切り替えを確実に行うことができる。
【００７３】
なお、図６の例では、転送ゲートが、格子状に形成されている全体にわたって埋め込み部分を有するものとしたが、格子状に形成されている一部のみに埋め込み部分を有するようにしてもよい。具体的には、図７左側に示されるように、格子状に形成されている転送ゲート７２の一部に、図中黒丸で示される埋め込み部分７２'を設けるようにしてもよい。
【００７４】
このような構造により、素子分離領域６１における電荷転送の経路は、図７右側の矢印で示されるように、転送ゲート７２の埋め込み部分の下側および横側となり、図６の構造と比べて電荷転送特性を向上させることが可能となる。
【００７５】
[PD群毎の転送ゲートの例]
以上においては、転送ゲートは、画素２１におけるPD全体の電荷を同じタイミングで転送するように形成されるものとしたが、PDの集まりであるPD群毎に電荷を転送するように形成されてもよい。
【００７６】
例えば、図８に示されるように、１６（＝４×４）個のPD（PD３１，３７）を、左上４個、右上４個、左下４個、右下４個のPDからなるPD群に分け、PD群毎に、転送ゲート８１−１乃至８１−４，８２−１乃至８２−４を形成するようにしてもよい。この場合、例えば左上４個のPD群からの電荷は、PD３７から転送ゲート８２−１を介してPD３１に転送され、さらに、PD３１から転送ゲート８１−１を介してFD３３に転送されるようになる。他のPD群についても同様にして電荷が転送される。
【００７７】
このような構成によれば、撮像モードや撮像環境に応じて、PD群毎に電荷転送のタイミングを制御することができるようになる。
【００７８】
例えば、図９に示される転送信号１を、左上および右上のPD群の転送ゲート８１−１，８１−２，８２−１，８２−２に供給し、転送信号２を、左下および右下のPD群の転送ゲート８１−３，８１−４，８２−３，８２−４に供給するようにする。このような電荷転送のタイミングにより、蓄積時間の短い信号と、蓄積時間の長い信号とを得ることができ、これらを後段で合成することにより、ダイナミックレンジの広い画像を得ることができるようになる。
【００７９】
また、図１０に示されるように、１６（＝４×４）個のPD（PD３１，３７）を、内側４個のPDからなるPD群と、１６個全部のPDからなるPD群とに分け、PD群毎に、転送ゲート９１，９２を形成するようにしてもよい。
【００８０】
このような構成においても、撮像モードや撮像環境に応じて、PD群毎に電荷転送のタイミングを制御することができる。
【００８１】
例えば、図１１に示される転送信号１を、転送ゲート９１に供給し、転送信号２を、転送ゲート９２に供給するようにする。これにより、明るいシーンでは、転送ゲート９１のみが駆動することで、内側４個のPD（PD３１）からの電荷のみがFD３３に転送されるので、感度を下げて信号を読み出すことができ、暗いシーンでは、転送ゲート９１および転送ゲート９２が駆動することで、１６個全部のPDからの電荷がFD３３に転送され、感度を上げて信号を読み出すことができる。すなわち、シーンに応じた画像を得ることができるようになる。
【００８２】
以上のように、撮像モードや撮像環境に応じて、PD群毎に駆動タイミングを制御することで、蓄積時間や信号量を制御することができ、撮像モードや撮像環境に合った画像を得ることが可能となる。なお、PD群を構成するPDの組み合わせ方は、上述したものに限らず、他の組み合わせ方を適用することができる。
【００８３】
[固体撮像装置の製造処理]
次に、図１２乃至図１９を参照して、画素２１の形成処理について説明する。図１２は、画素２１の形成処理について説明するフローチャートであり、図１３乃至図１９は、形成の工程における画素２１の平面図および断面図を示している。図１３乃至図１９において、右側に示される断面図は、左側に示される平面図のＡ−Ａ’線上に沿った画素２１の断面を表している。なお、以下においては、図７を参照して説明した画素２１の形成処理について説明する。
【００８４】
まず、ステップＳ１１において、図１３に示されるように、半導体基板の画素領域を形成すべき領域で、PDが形成されるPD領域にレジストパターン１１１を形成し、素子分離領域６１にイオン注入を行う。
【００８５】
ステップＳ１２において、図１４に示されるように、素子分離領域６１にレジストパターン１１２を形成し、PD領域にイオン注入を行う。
【００８６】
ステップＳ１３において、図１５に示されるように、不純物濃度の高いPD３１のPD領域以外の領域にレジストパターン１１３を形成し、PD３１のPD領域にイオン注入を行う。
【００８７】
ステップＳ１４において、図１６に示されるように、レジストパターン１１４を形成し、転送ゲート７２の埋め込み部分７２'を埋め込むためのトレンチＨを形成する。トレンチＨの上面から見た形状は、円形であってもよいし矩形であってもよい。
【００８８】
ステップＳ１５において、画素領域の全面に、転送ゲート７２の電極材料をデポジッションし、図１７に示されるように、転送ゲート７２を形成する領域にレジストパターン１１５を形成してポリエッチすることで、転送ゲート７２を形成する。
【００８９】
ステップＳ１６において、図１８に示されるように、FD３３が形成されるFD領域以外の領域にレジストパターン１１６を形成し、FD領域にイオン注入を行う。このようにして、図７に示される画素２１が形成される。
【００９０】
以上の処理によれば、分割画素において、光電変換素子の分割数を際限なく増やすことができ、設計上容易に、より自由度の高い分割画素を形成することが可能となる。
【００９１】
なお、画素２１の形成処理において、素子分離領域６１へのイオン注入や、PD領域へのイオン注入等の各処理は、上述した手順で行われる必要はなく、その他の手順で行われるようにしてもよい。
【００９２】
[画素の平面的な構造の他の例]
以上においては、４×４の１６分割されたPDを有する画素について説明したが、本技術は、図１９に示される、２×２の４分割されたPDを有する画素や、図２０に示される、１×２の２分割されたPDを有する画素に適用することももちろん可能である。
【００９３】
図１９に示される画素は、２×２の４分割された（４個の）PD１３１を有し、その中心にFD１３３が配置されてなる。図１９の画素においては、４個のPD１３１が、転送ゲート１３２を介してFD１３３に電荷を転送するようになされている。また、図１９の画素においては、隣接するPD１３１との間に形成される素子分離領域１３４上に、隣接するPD１３１との間で電荷を転送するための転送ゲート１３５が形成されている。
【００９４】
図２０に示される画素は、１×２の２分割された（２個の）PD１６１を有し、その中心にFD１６３が配置されてなる。図２０の画素においては、２個のPD１６１が、転送ゲート１６２を介してFD１６３に電荷を転送するようになされている。また、図２０の画素においては、隣接するPD１６１との間に形成される素子分離領域１６４上に、隣接するPD１６１との間で電荷を転送するための転送ゲート１６５が形成されている。
【００９５】
また、本技術は、５×５の２５分割やそれ以上の数に分割されたPDを有する画素や、マトリクス状に限らず、その他の配置となるように分割されたPDを有する画素等に適用することももちろん可能である。
【００９６】
[電子機器の構成例]
本技術の固体撮像装置１１は、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置の他、携帯電話機やパーソナルコンピュータ等の様々な電子機器に搭載することができる。
【００９７】
図２１は、電子機器の構成例を示すブロック図である。
【００９８】
図２１に示されるように、電子機器３０１は、光学系３０２、撮像素子３０３、信号処理回路３０４、モニタ３０５、およびメモリ３０６を備え、静止画像や動画像を撮像する機能を有する。
【００９９】
光学系３０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子３０３に導き、撮像素子３０３の受光面に結像させる。
【０１００】
撮像素子３０３としては、上述した構成の画素２１を備える固体撮像装置１１が適用される。撮像素子３０３には、光学系３０２を介して受光面に結像される像に応じて、一定期間、電荷が蓄積される。そして、撮像素子３０３に蓄積された電荷に応じた信号が信号処理回路３０４に供給される。
【０１０１】
信号処理回路３０４は、撮像素子３０３から出力された信号電荷に対して各種の信号処理を施す。信号処理回路３０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ３０５に供給されて表示されたり、メモリ３０６に供給されて記憶（記録）される。
【０１０２】
このように構成される電子機器３０１においては、撮像素子３０３として、上述したような構成の画素２１を備える固体撮像装置１１を適用することにより、電荷転送特性のばらつきを抑制することができ、画質を向上させることができる。
【０１０３】
また、本技術の固体撮像装置１１は、裏面照射型や表面照射型のCMOS型固体撮像装置の他、CCD型固体撮像装置等に採用することができる。
【０１０４】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１０５】
さらに、本技術は以下のような構成をとることができる。
（１）
複数の光電変換素子と、
複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンと
を備える画素が２次元に配列されてなる画素アレイ部を備え、
前記フローティングディフュージョンは、少なくとも２以上の前記光電変換素子に共有され、
複数の前記光電変換素子の一部は、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを有する
固体撮像装置。
（２）
複数の前記光電変換素子のうちの、前記フローティングディフュージョンを共有している前記光電変換素子を除いた前記光電変換素子は、前記転送ゲートを有し、
前記転送ゲートは、隣接する前記光電変換素子との間に形成される分離領域上に形成される
（１）に記載の固体撮像装置。
（３）
前記分離領域における不純物濃度は、断面高さが高いほど低い
（２）に記載の固体撮像装置。
（４）
前記転送ゲートの少なくとも一部は、前記分離領域に形成されたトレンチに埋め込まれるように形成される
（２）に記載の固体撮像装置。
（５）
前記光電変換素子の不純物濃度は、前記光電変換素子と前記フローティングディフュージョンとの距離が近いほど高い
（２）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記転送ゲートは、前記光電変換素子の集まりである光電変換素子群ごとに形成される
（２）に記載の固体撮像装置。
（７）
前記転送ゲートを駆動する駆動信号は、撮像モードに応じて、前記光電変換素子群ごとの前記転送ゲートに供給される
（６）に記載の固体撮像装置。
（８）
前記転送ゲートを駆動する駆動信号は、撮像環境に応じて、前記光電変換素子群ごとの前記転送ゲートに供給される
（６）に記載の固体撮像装置。
（９）
複数の光電変換素子と、
複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンと
を備える画素が２次元に配列されてなる画素アレイ部を備える固体撮像装置の製造方法において、
少なくとも２以上の前記光電変換素子に共有される前記フローティングディフュージョンを形成するステップと、
複数の前記光電変換素子の一部に対して、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを形成するステップと
を含む固体撮像装置の製造方法。
（１０）
複数の光電変換素子と、
複数の前記光電変換素子からの電荷を蓄積するフローティングディフュージョンと
を備える画素が２次元に配列されてなる画素アレイ部を備え、
前記フローティングディフュージョンは、少なくとも２以上の前記光電変換素子に共有され、
複数の前記光電変換素子の一部は、隣接する前記光電変換素子との間で電荷を転送する転送ゲートを有する固体撮像装置
を備える電子機器。
【符号の説明】
【０１０６】
１１  固体撮像装置，  １２  画素アレイ部，  ３１  PD，  ３２  転送ゲート，  ３３  FD，  ３７  PD，  ３８  転送ゲート，  ６１  素子分離領域，  ７１  転送ゲート，  ７２  転送ゲート，  ８１−１乃至８１−４，８２−１乃至８２−４  転送ゲート，  ９１，９２  転送ゲート
【図１】
2014187270.tif 000003
【図２】
2014187270.tif 000004
【図３】
2014187270.tif 000005
【図４】
2014187270.tif 000006
【図５】
2014187270.tif 000007
【図６】
2014187270.tif 000008
【図７】
2014187270.tif 000009
【図８】
2014187270.tif 000010
【図９】
2014187270.tif 000011
【図１０】
2014187270.tif 000012
【図１１】
2014187270.tif 000013
【図１２】
2014187270.tif 000014
【図１３】
2014187270.tif 000015
【図１４】
2014187270.tif 000016
【図１５】
2014187270.tif 000017
【図１６】
2014187270.tif 000018
【図１７】
2014187270.tif 000019
【図１８】
2014187270.tif 000020
【図１９】
2014187270.tif 000021
【図２０】
2014187270.tif 000022
【図２１】
2014187270.tif 000023