(57)【要約】【課題】制御対象の制御の実施中であっても、配線基板の割れを検出して制御対象をフェールセーフ動作に移行させることができる半導体装置を提供する。【解決手段】半導体装置１は、配線基板１１と、該配線基板１１に実装されたＣＰＵ１２と、該ＣＰＵ１２に電気的に接続されて配線基板１１に設けられた割れ検出回路と、樹脂封止部１６とを備え、ＣＰＵ１２によりシャッタ２２を制御する。割れ検出回路は、配線基板１１に実装された抵抗Ｒ１〜Ｒ４と、配線基板１１に配線されて抵抗Ｒ１〜Ｒ４の両端子間に外部電圧を供給可能な検出用配線パターン３０とを備え、ＣＰＵ１２は、抵抗Ｒ１〜Ｒ４による外部電圧の分圧を監視するとともに、該分圧に異常が発生した場合にシャッタ２２がフェールセーフ動作に移行するように制御する。【選択図】図２
2014045084.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、該配線基板に実装されたＣＰＵと、該ＣＰＵに電気的に接続されて前記配線基板に設けられた割れ検出回路と、前記配線基板、前記ＣＰＵ及び前記割れ検出回路を封止する樹脂封止部とを備え、前記ＣＰＵにより制御対象を制御する半導体装置において、
前記割れ検出回路は、前記配線基板に実装された抵抗と、前記配線基板に配線されて前記抵抗の両端子間に外部電圧を供給可能な検出用配線パターンとを備え、
前記ＣＰＵは、前記抵抗による前記外部電圧の分圧を監視するとともに、該分圧に異常が発生した場合に前記制御対象がフェールセーフ動作に移行するように制御することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記検出用配線パターンは、前記配線基板の縁部又は前記ＣＰＵの周囲に沿うように前記配線基板に配線されていることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記割れ検出回路は、前記配線基板に分散配置されて複数配設されていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置において、
前記検出用配線パターンの少なくとも一部は、その延在方向とは異なる方向かつ前記配線基板の面と平行な方向に前記配線基板上を凹凸するように成形されていることを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置において、
前記ＣＰＵは、前記分圧に異常が発生したときの情報を記憶するダイアグ機能を有し、
前記ＣＰＵと電気的に接続されて、前記記憶された異常発生時の情報を外部出力するモニタ用端子を備えたことを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置において、
前記配線基板に配線され、両端子が前記ＣＰＵにそれぞれ電気的に接続されて閉回路を構成する第２の検出用配線パターンを備え、
前記第２の検出用配線パターンの少なくとも一部は、その延在方向とは異なる方向に前記配線基板上を凹凸するように成形されており、
前記ＣＰＵは、前記第２の検出用配線パターンの抵抗値を監視するとともに、該抵抗値に異常が発生した場合に前記制御対象がフェールセーフ動作に移行するように制御することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板が樹脂封止部により封止された半導体装置に係り、より詳しくは配線基板の割れの検出機能を備えた半導体装置に関するものである。
【背景技術】
【０００２】
従来、こうした半導体装置としては、例えば特許文献１に記載されたものが知られている。図７に示すように、この半導体装置９０は、配線パターンを有する配線基板９１と、該配線基板９１が搭載されるヒートシンク９２と、配線パターンと電気的に接続される外部接続用端子９３と、ヒートシンク９２の少なくとも一部、外部接続用端子９３と配線パターンとの接続部及び配線基板９１を封止する樹脂封止部９４とを備える。そして、配線基板９１は、その縁部に沿う外周に、配線パターンとして、電気的な接続機能を提供せず、配線基板９１の割れ（クラック）を検出するための検出用配線パターン９５を有する。
【０００３】
検出用配線パターン９５は、一側（図示左側）に開口する略Ｃ字形状を呈している。そして、検出用配線パターン９５は、両開口端がワイヤＷを介して外部接続用端子９３の検出用端子９３ａ，９３ｂにそれぞれ電気的に接続されるとともに、反対側（図示右側）の中心部がワイヤＷを介して外部接続用端子９３の検出用端子９３ｃに電気的に接続されている。
【０００４】
検出用配線パターン９５は、ワイヤＷを介した検出用端子９３ｃとの接続部及び検出用端子９３ａとの接続部間の抵抗領域で割れ検出用配線パターン９５ａを形成する。また、検出用配線パターン９５は、ワイヤＷを介した検出用端子９３ｃとの接続部及び検出用端子９３ｂとの接続部間の抵抗領域で割れ検出用配線パターン９５ｂを形成する。
【０００５】
このような構成にあって、例えば検出用端子９３ａ，９３ｃに外部の検出装置を接続してそれらの間の抵抗値、即ち検出用配線パターン９５ａの抵抗値を測定することで、該検出用配線パターン９５ａ周辺での配線基板９１の割れが検出される。あるいは、検出用端子９３ｂ，９３ｃ間の抵抗値、即ち検出用配線パターン９５ｂの抵抗値を同様に測定することで、該検出用配線パターン９５ｂ周辺での配線基板９１の割れが検出される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１１７４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１の半導体装置９０は、外部の検出装置との接続を前提に配線基板９１の割れを検出しており、それ自体では配線基板９１の割れを検出できない。従って、例えば半導体装置９０（例えばその搭載するＣＰＵ（マイコン））により制御対象を制御している場合には、当該制御の実施中に配線基板９１の割れが発生したとしても、制御対象をフェールセーフ動作に移行させることはできない。
【０００８】
本発明の目的は、制御対象の制御の実施中であっても、配線基板の割れを検出して制御対象をフェールセーフ動作に移行させることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記問題点を解決するために、請求項１に記載の発明は、配線基板と、該配線基板に実装されたＣＰＵと、該ＣＰＵに電気的に接続されて前記配線基板に設けられた割れ検出回路と、前記配線基板、前記ＣＰＵ及び前記割れ検出回路を封止する樹脂封止部とを備え、前記ＣＰＵにより制御対象を制御する半導体装置において、前記割れ検出回路は、前記配線基板に実装された抵抗と、前記配線基板に配線されて前記抵抗の両端子間に外部電圧を供給可能な検出用配線パターンとを備え、前記ＣＰＵは、前記抵抗による前記外部電圧の分圧を監視するとともに、該分圧に異常が発生した場合に前記制御対象がフェールセーフ動作に移行するように制御することを要旨とする。
【００１０】
同構成によれば、前記割れ検出回路は、前記検出用配線パターンにより前記抵抗の両端子間に前記外部電圧を供給可能である。そして、前記抵抗の両端子間に前記外部電圧が供給されると、前記抵抗は、その抵抗値及び前記検出用配線パターンの抵抗値に応じて前記外部電圧を分圧する。従って、通常、前記抵抗による前記外部電圧の分圧は、予め確認されている一定電圧となる。しかしながら、例えば前記検出用配線パターン又はその近傍で前記配線基板に割れが発生すると、前記検出用配線パターンの抵抗値が増加して前記抵抗による前記外部電圧の分圧が変動する。前記ＣＰＵは、このような特性を有する前記外部電圧の分圧を監視することで、前記制御対象の制御の実施中であっても、前記分圧に異常が発生した場合に前記制御対象を制御して該制御対象をフェールセーフ動作に移行させることができる。
【００１１】
請求項２に記載の発明は、請求項１に記載の半導体装置において、前記検出用配線パターンは、前記配線基板の縁部又は前記ＣＰＵの周囲に沿うように前記配線基板に配線されていることを要旨とする。
【００１２】
同構成によれば、前記検出用配線パターンが前記配線基板の縁部に沿うように該配線基板に配線されている場合には、相対的に強度が弱く割れの発生しやすい前記配線基板の縁部を利用して、前記ＣＰＵにより前記配線基板の割れを好適に検出することができる。また、前記検出用配線パターンが前記ＣＰＵの周囲に沿うように前記配線基板に配線されている場合には、該配線基板とは異なる材質（例えばベアチップ実装におけるシリコンなどの半導体）であることによる線膨張係数の相違に起因して割れの発生しやすい前記ＣＰＵの周囲を利用して、前記ＣＰＵにより前記配線基板の割れを好適に検出することができる。
【００１３】
請求項３に記載の発明は、請求項１又は２に記載の半導体装置において、前記割れ検出回路は、前記配線基板に分散配置されて複数配設されていることを要旨とする。
同構成によれば、前記配線基板に分散配置された前記複数の割れ検出回路により、前記配線基板のより広い範囲で該配線基板の割れを検出することができる。
【００１４】
請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の半導体装置において、前記検出用配線パターンの少なくとも一部は、その延在方向とは異なる方向かつ前記配線基板の面と平行な方向に前記配線基板上を凹凸するように成形されていることを要旨とする。
【００１５】
同構成によれば、前記検出用配線パターンの少なくとも一部は、その延在方向とは異なる方向に前記配線基板上を凹凸することで、前記配線基板の割れが当該延在方向に沿って発生していたとしても、前記検出用配線パターン又はその近傍であれば、前記ＣＰＵにより検出することができる。
【００１６】
請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の半導体装置において、前記ＣＰＵは、前記分圧に異常が発生したときの情報を記憶するダイアグ機能を有し、前記ＣＰＵと電気的に接続されて、前記記憶された異常発生時の情報を外部出力するモニタ用端子を備えたことを要旨とする。
【００１７】
同構成によれば、前記モニタ用端子を通じて前記ＣＰＵにアクセスすることで、前記記憶された異常発生時の情報を取得することができ、異常解析をより簡易に行うことができる。特に、請求項３に記載の構成にこの構成が適用されることで、前記複数の割れ検出回路のいずれかで前記分圧に異常が発生した場合、当該異常の発生した該当の割れ検出回路を特定することで、前記配線基板の割れの発生部位を概略特定することができるといった作用効果も得られるようになる。この場合、例えば原因究明のために前記樹脂封止部を除去するなどの物理解析を行う場合には、前記特定された割れの発生部位に絞って作業ができる分、異常解析をいっそう簡易に行うことができる。
【００１８】
請求項６に記載の発明は、請求項１〜５のいずれか一項に記載の半導体装置において、前記配線基板に配線され、両端子が前記ＣＰＵにそれぞれ電気的に接続されて閉回路を構成する第２の検出用配線パターンを備え、前記第２の検出用配線パターンの少なくとも一部は、その延在方向とは異なる方向に前記配線基板上を凹凸するように成形されており、前記ＣＰＵは、前記第２の検出用配線パターンの抵抗値を監視するとともに、該抵抗値に異常が発生した場合に前記制御対象がフェールセーフ動作に移行するように制御することを要旨とする。
【００１９】
通常、前記第２の検出用配線パターンの抵抗値は、予め確認されている所定の抵抗値となる。しかしながら、例えば第２の前記検出用配線パターン又はその近傍で前記配線基板に割れが発生すると、前記第２の検出用配線パターンの抵抗値が増加する。同構成によれば、前記ＣＰＵは、このような特性を有する前記第２の検出用配線パターンの抵抗値を監視することで、前記制御対象の制御の実施中であっても、前記抵抗値に異常が発生した場合に前記制御対象を制御して該制御対象をフェールセーフ動作に移行させることができる。特に、前記第２の検出用配線パターンの少なくとも一部は、その延在方向とは異なる方向に前記配線基板上を凹凸することで、前記配線基板の割れが当該延在方向に沿って発生していたとしても、前記第２の検出用配線パターン又はその近傍であれば、前記ＣＰＵにより検出することができる。
【発明の効果】
【００２０】
本発明では、制御対象の制御の実施中であっても、配線基板の割れを検出して制御対象をフェールセーフ動作に移行させることができる半導体装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態を示す斜視図。
【図２】同実施形態をそのレイアウトに合わせて描画した回路図。
【図３】配線基板の割れ度合いと検出電圧との関係を示すマップ。
【図４】同実施形態の制御態様を示すフローチャート。
【図５】本発明の変形形態をそのレイアウトに合わせて描画した回路図。
【図６】本発明が適用されるシートをその調整方向と共に描画した模式図。
【図７】従来形態を示す斜視図。
【発明を実施するための形態】
【００２２】
図１〜図４を参照して本発明を車両の可動グリル装置におけるシャッタの開閉駆動などに用いられる半導体装置に適用した一実施形態について説明する。なお、可動グリル装置は、基本的に水温センサにより検出された水温が設定温度（例えば８０°Ｃ）以下のときはシャッタを閉じることでエンジンルーム内への空気の導入を阻止し、エンジンの暖機性能を向上させるものである。あるいは、可動グリル装置は、水温センサにより検出された水温が設定温度（例えば９０°Ｃ）以上のときはシャッタを開くことで多量の空気をエンジンルーム内に導入し、ラジエター内を循環する冷却水の冷却性能、即ちエンジンの冷却性能を向上させるものである。また、高速走行時にシャッタを閉じることにより、空力抵抗を改善し、燃費を向上させるものである。
【００２３】
図１に示すように、本実施形態の半導体装置１は、略四角板状の配線基板１１を備える。この配線基板１１は、例えばガラスエポキシ樹脂やセラミックスなどの絶縁板上に銅箔などの導電体で配線パターンを描いたものである。また、半導体装置１は、配線基板１１の中央部に実装される略四角板状のＣＰＵ１２と、該ＣＰＵ１２の三辺を包囲するように配線基板１１に実装される適宜の周辺部品１３と、該周辺部品１３よりも外側（図示右側）寄りで配線基板１１に実装（例えばベアチップ実装）される複数（４つ）のスイッチング素子１４と、配線基板１１（配線パターン）にワイヤＷを介して電気的に接続される複数（１２つ）のリードフレーム１５と、これらリードフレーム１５とワイヤＷとの接続部、配線基板１１、ＣＰＵ１２、周辺部品１３及び全てのスイッチング素子１４を封止する略直方体状の樹脂封止部１６とを備える。なお、周辺部品１３は、配線基板１１に実装されるＣＰＵ１２及び複数のスイッチング素子１４以外の複数の電気部品（例えばバスバーなどの金属構造体、抵抗、コンデンサ等）をまとめたもので、その外形はこれらの電気部品を内包するように概略的に描いたものである。
【００２４】
図２に示すように、周辺部品１３を構成するモータ駆動回路１３ａは、配線パターンを介して、ＣＰＵ１２に電気的に接続されるとともに４つのスイッチング素子１４にそれぞれ電気的に接続されている。すなわち、４つのスイッチング素子１４は、ｐＭＯＳトランジスタからなる２つのスイッチング素子１４Ａ，１４Ｂと、ｎＭＯＳトランジスタからなる２つのスイッチング素子１４Ｃ，１４Ｄとの組み合わせとなっている。
【００２５】
スイッチング素子１４Ａは、そのソースがリードフレーム１５（端子）を介して外部のバッテリ電源ＶＢに接続されるとともに、ドレインがスイッチング素子１４Ｃのドレインに接続され、更にゲートがモータ駆動回路１３ａに接続されている。同様に、スイッチング素子１４Ｂは、そのソースがバッテリ電源ＶＢに接続されるとともに、ドレインがスイッチング素子１４Ｄのドレインに接続され、更にゲートがモータ駆動回路１３ａに接続されている。
【００２６】
一方、スイッチング素子１４Ｃは、そのソースがリードフレーム１５（端子）を介して接地されるとともに、ゲートがモータ駆動回路１３ａに接続されている。そして、スイッチング素子１４Ｃのドレイン（及びスイッチング素子１４Ａのドレイン）は、リードフレーム１５（端子）を介して、例えばＤＣモータからなるモータ２１の一側端子に接続されている。同様に、スイッチング素子１４Ｄは、そのソースが接地されるとともに、ゲートがモータ駆動回路１３ａに接続されている。そして、スイッチング素子１４Ｄのドレイン（及びスイッチング素子１４Ｂのドレイン）は、リードフレーム１５（端子）を介して、モータ２１の他側端子に接続されている。
【００２７】
モータ駆動回路１３ａは、ＣＰＵ１２からの制御信号を入力することで、該制御信号に応じたパルス状の駆動信号をスイッチング素子１４Ａ〜１４Ｄのゲートにそれぞれ出力する。そして、各スイッチング素子１４Ａ〜１４Ｄは、モータ駆動回路１３ａからの駆動信号に応じてスイッチング動作することで、該当の極性でモータ２１の両端子間にバッテリ電源ＶＢを印加する。モータ２１は、両端子間に印加されるバッテリ電源ＶＢにより、その極性に応じて正回転又は逆回転する。このモータ２１は、制御対象としての可動グリル装置のシャッタ２２に機械的に連係されており、例えば正回転に伴ってシャッタ２２を開作動させるとともに、逆回転に伴ってシャッタ２２を閉作動させる。
【００２８】
ここで、配線基板１１には、その配線パターンとして、割れ検出用配線パターン３０が設けられている。この割れ検出用配線パターン３０は、一端がワイヤＷ及びリードフレーム１５（端子）を介して外部電圧の正極（例えば５［Ｖ］）に接続されたプラス側検出用配線パターン３１を有する。すなわち、プラス側検出用配線パターン３１は、ＣＰＵ１２の図示左上側でワイヤＷに接続されて配線基板１１の図示上側の縁部に沿って延在する検出用配線パターン部３２と、該検出用配線パターン部３２に接続されてＣＰＵ１２の図示左側の辺に沿って延在する検出用配線パターン部３３と、該検出用配線パターン部３３に接続されてＣＰＵ１２の図示下側の辺に沿って延在する検出用配線パターン部３４と、該検出用配線パターン部３４に接続されてモータ駆動回路１３ａとの間でＣＰＵ１２の図示右側の辺に沿って延在する検出用配線パターン部３５とを有する。
【００２９】
また、検出用配線パターン３０は、一端の接地された複数（４つ）のマイナス側検出用配線パターン３６，３７，３８，３９を有する。なお、マイナス側検出用配線パターン３９の一端は、ワイヤＷ及びリードフレーム１５（端子）を介して外部電圧の負極（例えば０［Ｖ］）に接続されることでその接地電位が設定されている。他のマイナス側検出用配線パターン３６〜３８についても同様である。
【００３０】
マイナス側検出用配線パターン３６は、ＣＰＵ１２の図示下側で接地されており、配線基板１１の図示下側の縁部に沿って延在する検出用配線パターン部３６ａと、該検出用配線パターン部３６ａに接続されて配線基板１１の図示左側の縁部に沿って延在する検出用配線パターン部３６ｂと、該検出用配線パターン部３６ｂに接続されて検出用配線パターン部３２，３６ａの中間部でそれらと略平行に延在する検出用配線パターン部３６ｃとを有する。そして、検出用配線パターン部３６ｃの先端（マイナス側検出用配線パターン３６の他端）は、検出用配線パターン部３２に一端の接続された抵抗Ｒ１の他端に接続されている。この抵抗Ｒ１は、配線基板１１に実装されている。また、検出用配線パターン部３６ｃ及び抵抗Ｒ１の接続点Ｃ１は、ＣＰＵ１２に接続されている。プラス側検出用配線パターン３１の検出用配線パターン部３２及びマイナス側検出用配線パターン３６は、検出用配線パターンを構成するとともに、抵抗Ｒ１と共に割れ検出回路を構成する。
【００３１】
マイナス側検出用配線パターン３７は、モータ駆動回路１３ａの図示下側であってＣＰＵ１２の図示右下側で接地されており、前記検出用配線パターン部３５及びモータ駆動回路１３ａ間で検出用配線パターン部３５と略平行に延在する検出用配線パターン部３７ａと、該検出用配線パターン部３７ａに接続されて配線基板１１の図示下側の縁部に沿って延在する検出用配線パターン部３７ｂと、該検出用配線パターン部３７ｂに接続されて前記検出用配線パターン部３３，３５の中間部でそれらと略平行に延在する検出用配線パターン部３７ｃとを有する。そして、検出用配線パターン部３７ｃの先端（マイナス側検出用配線パターン３７の他端）は、前記検出用配線パターン部３３に一端の接続された抵抗Ｒ２の他端に接続されている。この抵抗Ｒ２は、配線基板１１に実装されている。また、検出用配線パターン部３７ｃ及び抵抗Ｒ２の接続点Ｃ２は、ＣＰＵ１２に接続されている。プラス側検出用配線パターン３１の検出用配線パターン部３２，３３及びマイナス側検出用配線パターン３７は、検出用配線パターンを構成するとともに、抵抗Ｒ２と共に割れ検出回路を構成する。
【００３２】
マイナス側検出用配線パターン３８は、ＣＰＵ１２の図示上側で接地されており、配線基板１１の図示上側の縁部に沿って延在する検出用配線パターン部３８ａと、該検出用配線パターン部３８ａに接続されて前記検出用配線パターン部３５及びモータ駆動回路１３ａ間で検出用配線パターン部３５と略平行に延在する検出用配線パターン部３８ｂと、該検出用配線パターン部３８ｂに接続されて検出用配線パターン部３４，３８ａの中間部でそれらと略平行に延在する検出用配線パターン部３８ｃとを有する。そして、検出用配線パターン部３８ｃの先端（マイナス側検出用配線パターン３８の他端）は、前記検出用配線パターン部３４に一端の接続された抵抗Ｒ３の他端に接続されている。この抵抗Ｒ３は、配線基板１１に実装されている。また、検出用配線パターン部３８ｃ及び抵抗Ｒ３の接続点Ｃ３は、ＣＰＵ１２に接続されている。プラス側検出用配線パターン３１の検出用配線パターン部３２〜３４及びマイナス側検出用配線パターン３８は、検出用配線パターンを構成するとともに、抵抗Ｒ３と共に割れ検出回路を構成する。
【００３３】
マイナス側検出用配線パターン３９は、検出用配線パターン部３６ｂの図示上側で接地されており、配線基板１１の図示左側の縁部に沿って延在する検出用配線パターン部３９ａと、該検出用配線パターン部３９ａに接続されて配線基板１１の図示上側の縁部に沿って延在する検出用配線パターン部３９ｂと、該検出用配線パターン部３９ｂに接続されて前記検出用配線パターン部３３，３５間でそれらと略平行に延在する検出用配線パターン部３９ｃとを有する。そして、検出用配線パターン部３９ｃの先端（マイナス側検出用配線パターン３９の他端）は、前記検出用配線パターン部３５に一端の接続された抵抗Ｒ４の他端に接続されている。この抵抗Ｒ４は、配線基板１１に実装されている。また、検出用配線パターン部３９ｃ及び抵抗Ｒ４の接続点Ｃ４は、ＣＰＵ１２に接続されている。プラス側検出用配線パターン３１の検出用配線パターン部３２〜３５及びマイナス側検出用配線パターン３９は、検出用配線パターンを構成するとともに、抵抗Ｒ４と共に割れ検出回路を構成する。
【００３４】
配線基板１１には、その配線パターンとして、マイナス側検出用配線パターン３６の検出用配線パターン部３６ａ，３６ｃ間でそれらと略平行に延在する略四角環状の第２の検出用配線パターン４１が設けられている。この第２の検出用配線パターン４１は、検出用配線パターン部３６ａ，３６ｃと略平行に延在する略直線状の検出用配線パターン部４２と、該検出用配線パターン部４２に接続部４３を介して接続されて全体として検出用配線パターン部３６ａ，３６ｃと略平行に延在する検出用配線パターン部４４とを有する。
【００３５】
そして、第２の検出用配線パターン４１は、両端子がＣＰＵ１２にそれぞれ電気的に接続されて閉回路を構成する。なお、検出用配線パターン部４４の接続部４３側の端部には、検出用配線パターン部４４の延在方向に略直交する方向（延在方向とは異なる方向）に配線基板１１上を凹凸、即ち二次元的に凹凸する複数の略矩形状の凹凸部４４ａが形成されている。
【００３６】
次に、本実施形態の作用について説明する。
抵抗Ｒ１は、プラス側検出用配線パターン３１（検出用配線パターン部３２）等を介して外部電圧の正極に接続されるとともに、マイナス側検出用配線パターン３６等を介して外部電圧の負極に接続されることで、ＣＰＵ１２には、抵抗Ｒ１による外部電圧の分圧が入力される。
【００３７】
通常、プラス側検出用配線パターン３１及びマイナス側検出用配線パターン３６の抵抗値は、抵抗Ｒ１の抵抗値に比べて僅少であることで、ＣＰＵ１２には、図３に示すように、抵抗Ｒ１により略全体が降下された外部電圧、即ち略０［Ｖ］が検出電圧Ｖｓとして印加される。
【００３８】
一方、マイナス側検出用配線パターン３６又はその近傍で配線基板１１に割れが発生してマイナス側検出用配線パターン３６の抵抗値が増加すると、図３に示すように、これに伴って増加する抵抗Ｒ１による外部電圧の分圧が検出電圧Ｖｓとして印加される。この検出電圧Ｖｓは、配線基板１１に発生する割れの度合いが著しいほど増加する。
【００３９】
従って、ＣＰＵ１２は、検出電圧Ｖｓ（抵抗Ｒ１による外部電圧の分圧）を監視するとともに、該検出電圧Ｖｓが所定の判定閾値Ｖｔｈを超えたときに異常が発生、即ちマイナス側検出用配線パターン３６又はその近傍で配線基板１１に割れが発生したと判断する。判定閾値Ｖｔｈは、マイナス側検出用配線パターン３６又はその近傍で配線基板１１に割れが発生したことを判断し得る好適な値に設定されている。
【００４０】
同様に、抵抗Ｒ２は、プラス側検出用配線パターン３１（検出用配線パターン部３２，３３）等を介して外部電圧の正極に接続されるとともに、マイナス側検出用配線パターン３７等を介して外部電圧の負極に接続されることで、ＣＰＵ１２には、抵抗Ｒ２による外部電圧の分圧が入力される。この場合であっても、ＣＰＵ１２は、検出電圧Ｖｓ（抵抗Ｒ２による外部電圧の分圧）を監視するとともに、該検出電圧Ｖｓが所定の判定閾値Ｖｔｈを超えたときに異常が発生、即ちマイナス側検出用配線パターン３７又はその近傍で配線基板１１に割れが発生したと判断する。
【００４１】
同様に、抵抗Ｒ３は、プラス側検出用配線パターン３１（検出用配線パターン部３２〜３４）等を介して外部電圧の正極に接続されるとともに、マイナス側検出用配線パターン３８等を介して外部電圧の負極に接続されることで、ＣＰＵ１２には、抵抗Ｒ３による外部電圧の分圧が入力される。この場合であっても、ＣＰＵ１２は、検出電圧Ｖｓ（抵抗Ｒ３による外部電圧の分圧）を監視するとともに、該検出電圧Ｖｓが所定の判定閾値Ｖｔｈを超えたときに異常が発生、即ちマイナス側検出用配線パターン３８又はその近傍で配線基板１１に割れが発生したと判断する。
【００４２】
同様に、抵抗Ｒ４は、プラス側検出用配線パターン３１（検出用配線パターン部３２〜３５）等を介して外部電圧の正極に接続されるとともに、マイナス側検出用配線パターン３９等を介して外部電圧の負極に接続されることで、ＣＰＵ１２には、抵抗Ｒ４による外部電圧の分圧が入力される。この場合であっても、ＣＰＵ１２は、検出電圧Ｖｓ（抵抗Ｒ４による外部電圧の分圧）を監視するとともに、該検出電圧Ｖｓが所定の判定閾値Ｖｔｈを超えたときに異常が発生、即ちマイナス側検出用配線パターン３９又はその近傍で配線基板１１に割れが発生したと判断する。
【００４３】
以上により、マイナス側検出用配線パターン３６〜３９又はその近傍で発生した配線基板１１の割れが検出される。特に、検出用配線パターン部３６ａ，３７ｂ，３８ａ，３９ｂは、配線基板１１の縁部に沿うように該配線基板１１に配線されていることで、相対的に強度が弱く割れの発生しやすい配線基板１１の縁部を利用して該配線基板の割れが好適に検出される。
【００４４】
なお、いずれかの抵抗Ｒ１〜Ｒ４による外部電圧の分圧（検出電圧Ｖｓ）に異常が発生した場合には、ＣＰＵ１２は、前記シャッタ２２がフェールセーフ動作に移行するようにモータ２１を駆動制御する。具体的には、前記異常が発生した場合には、ＣＰＵ１２は、少なくともエンジンの冷却性能が損なわれることを回避すべく、シャッタ２２が全開停止するようにモータ２１を駆動制御する。
【００４５】
加えて、ＣＰＵ１２は、例えば第２の検出用配線パターン４１の両端子間に一定電圧を印加することで、そのときの電流値に基づいて第２の検出用配線パターン４１の抵抗値を監視する。
【００４６】
通常、第２の検出用配線パターン４１の抵抗値は、予め確認されている所定の抵抗値となる。しかしながら、例えば第２の検出用配線パターン４１又はその近傍で配線基板１１に割れが発生すると、第２の検出用配線パターン４１の抵抗値が増加する。この第２の検出用配線パターン４１の抵抗値は、配線基板１１に発生する割れの度合いが著しいほど増加する。
【００４７】
従って、ＣＰＵ１２は、第２の検出用配線パターン４１の抵抗値を監視するとともに、該抵抗値が所定の判定閾値Ｒｔｈを超えたときに異常が発生、即ち第２の検出用配線パターン４１又はその近傍で配線基板１１に割れが発生したと判断する。特に、第２の検出用配線パターン４１の検出用配線パターン部４４は、その延在方向とは異なる方向に配線基板１１上を凹凸する複数の凹凸部４４ａを有することで、配線基板１１の割れが当該延在方向に沿って発生していたとしても、第２の検出用配線パターン４１（検出用配線パターン部４４）又はその近傍であれば、ＣＰＵ１２により検出される。なお、第２の検出用配線パターン４１の抵抗値に異常が発生した場合には、ＣＰＵ１２は、前記シャッタ２２が前述のフェールセーフ動作に移行するようにモータ２１を駆動制御する。
【００４８】
次に、ＣＰＵ１２による異常検出時の制御態様について総括的に説明する。
図４に示すように、ＣＰＵ１２は、マイナス側検出用配線パターン３６〜３９、第２の検出用配線パターン４１及びその近傍で配線基板１１に割れが発生することに起因する異常が検出されているか否かを判断する（Ｓ１）。そして、ＣＰＵ１２は、異常が検出されていないと判断されるとＳ１に戻って同様の処理を繰り返し、異常が検出されていると判断されるとＳ２に移行してシャッタ２２が全開停止するようにモータ２１を駆動制御する。
【００４９】
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、ＣＰＵ１２は、抵抗Ｒ１〜Ｒ４による外部電圧の分圧（検出電圧Ｖｓ）を監視することで、配線基板１１の割れを常時監視することができる。そして、シャッタ２２の制御の実施中であっても、前記分圧に異常が発生した場合にシャッタ２２を制御してこれをフェールセーフ動作に移行させることができる。
【００５０】
（２）本実施形態では、検出用配線パターン部３６ａ，３７ｂ，３８ａ，３９ｂ（検出用配線パターン）は、配線基板１１の縁部に沿うように該配線基板１１に配線されていることで、相対的に強度が弱く割れの発生しやすい配線基板１１の縁部を利用して該配線基板１１の割れを好適に検出することができる。
【００５１】
（３）本実施形態では、プラス側検出用配線パターン３１、マイナス側検出用配線パターン３６〜３９及び抵抗Ｒ１〜Ｒ４で構成される複数（４つ）の割れ検出回路を配線基板１１に分散配置したことで、配線基板１１のより広い範囲でその割れを検出することができる。
【００５２】
（４）本実施形態では、ＣＰＵ１２は、第２の検出用配線パターン４１の抵抗値を監視することで、シャッタ２２の制御の実施中であっても、前記抵抗値に異常が発生した場合にシャッタ２２を制御してこれをフェールセーフ動作に移行させることができる。特に、第２の検出用配線パターン４１の一部（検出用配線パターン部４４）は、その延在方向とは異なる方向に配線基板１１上を凹凸する複数の凹凸部４４ａを有することで、配線基板１１の割れが当該延在方向に沿って発生していたとしても、第２の検出用配線パターン４１（検出用配線パターン部４４）又はその近傍であれば、ＣＰＵ１２により検出することができる。
【００５３】
（５）本実施形態では、配線基板１１の割れを該配線基板１１に実装されたＣＰＵ１２自体で検出できるため、特許文献１のように外部の検出装置に頼ることなく常に配線基板１１の割れを検出できる。
【００５４】
（６）本実施形態では、抵抗Ｒ１〜Ｒ４の変更により、設計上の配線基板１１の割れの検出感度を簡易に調整することができる。例えば抵抗Ｒ１〜Ｒ４の抵抗値を小さく設定して検出感度を高くしておくことで、配線基板１１の歪みも検出可能となる。この場合、例えば工場出荷時の検査工程で、配線基板１１の割れの発生リスクとして検出し、半導体装置１を選別することができる。
【００５５】
（７）本実施形態では、第２の検出用配線パターン４１は、両端子がＣＰＵ１２に接続可能であれば、基本的に配線基板１１の任意の位置に局所的に配置可能である。従って、配線基板１１に応力がかかると予想される箇所が局所的である場合には、当該箇所に合わせて第２の検出用配線パターン４１を配置することで、配線基板１１の割れを効率的に検出することができる。特に、第２の検出用配線パターン４１は、外部電圧との接続を行う必要のないことから、コンパクトな配線が可能である。
【００５６】
（８）本実施形態では、配線基板１１の進行性の割れを速やかに検出することができる。
なお、上記実施形態は以下のように変更してもよい。
【００５７】
・図５に示すように、ＣＰＵ１２は、抵抗Ｒ１〜Ｒ４による外部電圧の分圧（検出電圧Ｖｓ）に異常が発生したときの情報をその内蔵するメモリ１２ａに記憶するダイアグ機能を有していてもよい。そして、ＣＰＵ１２と電気的に接続されて、前記記憶された異常発生時の情報を外部出力するモニタ用端子４６，４７を備えていてもよい。
【００５８】
この場合、モニタ用端子４６，４７を通じてＣＰＵ１２のメモリ１２ａにアクセスすることで、前記記憶された異常発生時の情報を取得することができ、異常解析をより簡易に行うことができる。また、抵抗Ｒ１〜Ｒ４による外部電圧の分圧のいずれかに異常が発生した場合、当該異常の発生した該当の割れ検出回路（マイナス側検出用配線パターン３６〜３９）を特定することで、配線基板１１の割れの発生部位を概略特定することができる。これにより、例えば原因究明のために樹脂封止部１６を除去するなどの物理解析を行う場合には、前記特定された割れの発生部位に絞って作業ができる分、異常解析をいっそう簡易に行うことができる。そして、異常解析時のサンプル破壊のリスクを低減することができる。
【００５９】
・図６に示すように、ＣＰＵ１２による制御対象として、車両のパワーシート装置に搭載される電動式の各種調整機構を採用してもよい。すなわち、車両フロアに対してシート５１全体をその前後方向に移動させるシートスライド機構、車両フロアに対してシート５１全体を昇降させるシートリフト機構、シートクッション５２に対してシートバック５３をその前後方向に傾動させるシートリクライニング機構、乗員の腰の脊椎付近に合わせてシートバック５３を出没させるランバーサポート機構、シートバック５３に対してシートクッション５２をその前後方向に移動させて座面の奥行きを調整する座面調整機構、シートバック５３の両サイドサポート部分５３ａを開閉作動させるサイドサポート調整機構、シートバック５３に対してヘッドレスト５４を昇降させるヘッドレストリフト機構などを採用してもよい。通常、電動式のこれらの調整機構では、予め登録された所定位置に自動的に復帰させるメモリ機能を備えている。従って、ＣＰＵ１２による前記異常の検出時には、これらの調整機構のフェールセーフ動作として、メモリ機能を無効化して操作スイッチの手動操作によるマニュアル動作のみを許可するようにすればよい。
【００６０】
・前記実施形態において、マイナス側検出用配線パターン３６〜３９の少なくとも一部は、その延在方向とは異なる方向に配線基板１１上を凹凸、即ち二次元状に凹凸するように成形されていてもよい。すなわち、マイナス側検出用配線パターン３６〜３９の少なくとも一部に、配線基板１１上を凹凸する任意の個数の凹凸部を形成してもよい。この凹凸部は、前記凹凸部４４ａに準じた略矩形状であってもよいし、波形状や三角形状であってもよい。このように変更することで、配線基板１１の割れがマイナス側検出用配線パターン３６〜３９の延在方向に沿って発生していたとしても、該マイナス側検出用配線パターン３６〜３９又はその近傍であれば、ＣＰＵ１２により検出することができる。
【００６１】
・前記実施形態において、一部がＣＰＵ１２の周囲に沿うように配線基板１１に配線されたマイナス側検出用配線パターン（３６〜３９）を採用してもよい。この場合、配線基板１１とは異なる材質（例えばベアチップ実装におけるシリコンなどの半導体）であることによる線膨張係数の相違に起因して割れの発生しやすいＣＰＵ１２の周囲を利用して、該ＣＰＵ１２により配線基板１１の割れを好適に検出することができる。
【００６２】
・前記実施形態において、一部がバスバーなどの金属構造体の積層部位に合わせて配線基板１１に配線されたマイナス側検出用配線パターン（３６〜３９）を採用してもよい。この場合、配線基板１１とは異なる材質（金属）であることによる線膨張係数の相違に起因して割れの発生しやすい金属構造体の積層部位を利用して、ＣＰＵ１２により配線基板１１の割れを好適に検出することができる。
【００６３】
・前記実施形態において、割れ検出回路の個数及び配置は任意である。
・前記実施形態において、検出用配線パターン部４４（第２の検出用配線パターン４１）の凹凸部４４ａの個数は任意である。
【００６４】
・前記実施形態において、凹凸部４４ａに代えて、若しくは加えて、第２の検出用配線パターン４１の検出用配線パターン部４２に任意の個数の凹凸部を設けてもよい。
・前記実施形態において、第２の検出用配線パターンの凹凸部（４４ａ）は、配線基板１１に応力がかかると予想される箇所、例えば該配線基板１１とは異なる材質からなる電気部品（周辺部品１３）の周囲に沿う適宜位置に配線することがより好ましい。あるいは、第２の検出用配線パターンの凹凸部（４４ａ）は、配線基板１１に割れが発生することにより機能が損なわれると影響が大きい適宜の配線パターンの近傍に配線することがより好ましい。
【００６５】
・前記実施形態において、第２の検出用配線パターン４１の個数及び配置は任意である。
・前記実施形態において、第２の検出用配線パターン４１を割愛してもよい。
【００６６】
・前記実施形態においては、プラス側検出用配線パターン３１又はその近傍で配線基板１１に割れが発生していないことを前提に、マイナス側検出用配線パターン３６〜３９又はその近傍で発生した配線基板１１の割れを検出した。しかしながら、プラス側検出用配線パターン３１又はその近傍で配線基板１１に割れが発生した場合、見かけ上、抵抗Ｒ１〜Ｒ４による外部電圧の分圧（検出電圧Ｖｓ）に異常が発生しないことから、配線基板１１の割れが検出不能である。この場合、例えばプラス側検出用配線パターン３１（検出用配線パターン部３５）の先端をＣＰＵ１２の電源端子に接続して、外部電圧をＣＰＵ１２の電源として利用すればよい。これにより、プラス側検出用配線パターン３１又はその近傍で配線基板１１に割れが発生すれば、ＣＰＵ１２への電力供給に影響を及ぼすことで、少なくとも何らかの異常が発生したことを速やかに認識できるようになる。
【符号の説明】
【００６７】
Ｒ１〜Ｒ４…抵抗（割れ検出回路）、１…半導体装置、１１…配線基板、１２…ＣＰＵ、１２ａ…メモリ、１６…樹脂封止部、２２…シャッタ（制御対象）、３０…検出用配線パターン（割れ検出回路）、３１…プラス側検出用配線パターン、３６〜３９…マイナス側検出用配線パターン、４１…第２の検出用配線パターン、４４ａ…凹凸部、４６，４７…モニタ用端子。
【図１】
2014045084.tif 000003
【図２】
2014045084.tif 000004
【図３】
2014045084.tif 000005
【図４】
2014045084.tif 000006
【図５】
2014045084.tif 000007
【図６】
2014045084.tif 000008
【図７】
2014045084.tif 000009