(57)【要約】【課題】過大入力を未然に防止する、デルタシグマＡ／Ｄ変換器に用いるリミッタ回路と、このリミッタ回路を用いるテレビジョン受像機を提供する。【解決手段】入力信号をΔΣＡ／Ｄ変換器の許容電圧である参照電圧源と比較して、入力信号が参照電圧を超える場合は、入力信号に代えて定電流源をΔΣＡ／Ｄ変換器の入力端子に接続する。こうすることで、ΔΣＡ／Ｄ変換器の誤動作を未然に防ぐ。【選択図】図２
2014045360.tif 000002
【特許請求の範囲】
【請求項１】
デルタシグマＡ／Ｄ変換器の許容入力電圧と等しい参照電圧を出力する参照電圧源と、
前記参照電圧源の参照電圧と入力信号の電圧を比較して、前記入力信号の電圧が前記参照電圧を超えた時、論理を転換させるコンパレータと、
前記入力信号の電圧が前記参照電圧を超えたと前記コンパレータが判定したことを受けて、前記デルタシグマＡ／Ｄ変換器の入力端子に前記参照電圧と等しいレベルの信号を与えるスイッチ回路と
を具備するリミッタ回路。
【請求項２】
前記参照電圧源は、
前記デルタシグマＡ／Ｄ変換器の正相入力端子の許容入力電圧と等しい第一参照電圧を出力する第一参照電圧源と、
前記デルタシグマＡ／Ｄ変換器の逆相入力端子の許容入力電圧と等しい第二参照電圧を出力する第二参照電圧源と
を具備し、
前記コンパレータは、
差動アナログ信号である前記入力信号の正相入力信号の電圧と前記第一参照電圧とを比較する第一コンパレータと、
前記入力信号の逆相入力信号の電圧と前記第二参照電圧とを比較する第二コンパレータと
を具備し、
前記スイッチ回路は、
前記正相入力信号の電圧が前記第一参照電圧を超えたと前記第一コンパレータが判定したことを受けて、前記デルタシグマＡ／Ｄ変換器の前記正相入力端子に前記第一参照電圧と等しいレベルの電流源を接続する第一スイッチ回路と、
前記逆相入力信号の電圧が前記第二参照電圧を超えたと前記第二コンパレータが判定したことを受けて、前記デルタシグマＡ／Ｄ変換器の前記逆相入力端子に前記第二参照電圧と等しいレベルの電流源を接続する第二スイッチ回路と
を具備する、請求項１記載のリミッタ回路。
【請求項３】
前記デルタシグマＡ／Ｄ変換器は三段以上の積分器を備える、請求項２記載のリミッタ回路。
【請求項４】
アンテナから受信した電波を増幅するＲＦアンプと、
局部発振器と、
前記局部発振器が出力する信号の位相を９０°移相させる９０°移相器と、
前記ＲＦアンプと前記局部発振器とに接続され、中間周波数信号であるＩチャネル信号を出力する第一ミキサと、
前記ＲＦアンプと前記９０°移相器とに接続され、中間周波数信号であるＱチャネル信号を出力する第二ミキサと、
第一デルタシグマＡ／Ｄ変換器と、
前記Ｉチャネル信号の電圧が前記第一デルタシグマＡ／Ｄ変換器の許容入力電圧を超えた場合に、前記第一デルタシグマＡ／Ｄ変換器の入力端子に前記許容入力電圧と等しいレベルの信号を与える第一リミッタ回路と、
第二デルタシグマＡ／Ｄ変換器と、
前記Ｑチャネル信号の電圧が前記第一デルタシグマＡ／Ｄ変換器の許容入力電圧を超えた場合に、前記第二デルタシグマＡ／Ｄ変換器の入力端子に前記許容入力電圧と等しいレベルの信号を与える第二リミッタ回路と、
前記第一デルタシグマＡ／Ｄ変換器から出力されるデジタル化Ｉチャネル信号と、前記第二デルタシグマＡ／Ｄ変換器から出力されるデジタル化Ｑチャネル信号とを受けて、所定のフィルタ処理及び復調処理を行うデジタル信号処理部と
を具備するテレビジョン受像機。
【請求項５】
前記第一リミッタ回路は、
前記第一デルタシグマＡ／Ｄ変換器の正相入力端子の許容入力電圧と等しい第一参照電圧を出力する第一参照電圧源と、
前記第一デルタシグマＡ／Ｄ変換器の逆相入力端子の許容入力電圧と等しい第二参照電圧を出力する第二参照電圧源と、
差動アナログ信号である前記Ｉチャネル信号の正相入力信号の電圧と前記第一参照電圧とを比較する第一コンパレータと、
前記Ｉチャネル信号の逆相入力信号の電圧と前記第二参照電圧とを比較する第二コンパレータと、
前記Ｉチャネル信号の正相入力信号の電圧が前記第一参照電圧を超えたと前記第一コンパレータが判定したことを受けて、前記第一デルタシグマＡ／Ｄ変換器の前記正相入力端子に前記第一参照電圧と等しいレベルの電流源を接続する第一スイッチ回路と、
前記Ｉチャネル信号の逆相入力信号の電圧が前記第二参照電圧を超えたと前記第二コンパレータが判定したことを受けて、前記第一デルタシグマＡ／Ｄ変換器の前記逆相入力端子に前記第二参照電圧と等しいレベルの電流源を接続する第二スイッチ回路と
を具備し、
前記第二リミッタ回路は、
前記第二デルタシグマＡ／Ｄ変換器の正相入力端子の許容入力電圧と等しい第三参照電圧を出力する第三参照電圧源と、
前記第二デルタシグマＡ／Ｄ変換器の逆相入力端子の許容入力電圧と等しい第四参照電圧を出力する第四参照電圧源と、
差動アナログ信号である前記Ｑチャネル信号の正相入力信号の電圧と前記第三参照電圧とを比較する第三コンパレータと、
前記Ｑチャネル信号の逆相入力信号の電圧と前記第四参照電圧とを比較する第四コンパレータと、
前記Ｑチャネル信号の正相入力信号の電圧が前記第三参照電圧を超えたと前記第三コンパレータが判定したことを受けて、前記第二デルタシグマＡ／Ｄ変換器の前記正相入力端子に前記第三参照電圧と等しいレベルの電流源を接続する第三スイッチ回路と、
前記Ｑチャネル信号の逆相入力信号の電圧が前記第四参照電圧を超えたと前記第四コンパレータが判定したことを受けて、前記第二デルタシグマＡ／Ｄ変換器の前記逆相入力端子に前記第四参照電圧と等しいレベルの電流源を接続する第四スイッチ回路と
を具備する、請求項４記載のテレビジョン受像機。
【請求項６】
前記第一デルタシグマＡ／Ｄ変換器及び前記第二デルタシグマＡ／Ｄ変換器は、三段以上の積分器を備える、請求項５記載のテレビジョン受像機。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、デルタシグマＡ／Ｄ変換器に用いるリミッタ回路と、このリミッタ回路を用いるテレビジョン受像機に関する。
【背景技術】
【０００２】
周知のように、現在の我が国のテレビジョン放送はデジタル放送である。テレビジョン受像機もデジタル放送を高品位な信号に復調するために、復調回路のデジタル化が進められている。
図８は、従来技術によるテレビジョン受像機８０１のブロック図である。
アンテナ１０２で受信した電波に応じた高周波信号は、高周波増幅器（以下「ＲＦアンプ」と略）１０３によって増幅された後、二つの混合器（「ミキサ」と略）に入力される。
第一ミキサ１０４には周知の局部発振器であるＰＬＬ（Phase Locked Loop）１０５から局部発振信号が入力され、中間周波数信号（以下「ＩＦ」と略）のＩチャネル信号が出力される。
第二ミキサ１０６にはＰＬＬ１０５の局部発振信号が９０°移相器１０７によって位相が９０°ずれた局部発振信号が入力され、ＩＦのＱチャネル信号が出力される。
Ｉチャネル信号とＱチャネル信号はポリフェーズフィルタ８０２に入力され、妨害波を除去された後、ナイキスト型Ａ／Ｄ変換器８０３によってデジタル信号に変換されてから、復調部８０４に入力される。復調部８０４はデジタル信号から映像信号と音声信号を復調して、ディスプレイ１１４に映像信号を、スピーカ１１５に音声信号を供給する。
【０００３】
なお、本開示に類似すると思われる技術が開示されている先行技術文献を、特許文献１に示す。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２６３４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
テレビジョン信号の復調処理をデジタル化するには、ＩＦの周波数をできる限り低く抑える必要がある。現在の技術動向では、ＩＦの周波数は概ね５乃至６ＭＨｚが選択される。周波数が低いＩＦを用いるテレビジョン受像機を実現する際、本来受信したい電波、すなわち所望のチャネルに隣接するチャネルの電波は、ミキサによってＩＦに変換すると、そのままイメージ信号として同様に変換され、混信とノイズの原因となる。低ＩＦ受信機を実現する、最も難しい課題の一つが、このイメージ除去である。
テレビジョン受像機は、所望のチャネルを支障なく復調できるために必要なイメージ除去比として６０ｄＢを要求する。アナログ回路でこのような大きなＣ／Ｎ比を実現するには、ポリフェーズフィルタやＰＬＬを構成する回路素子の精度を高める必要がある。通常、回路素子のミスマッチは１％前後であるが、この程度のミスマッチではイメージ除去比を４０ｄＢ程度しか確保することができない。このため、従来技術では回路素子のミスマッチを高めるために回路レイアウトを工夫したり回路素子の選定を厳密にする等、多大な労力を要していた。また、このような理由により、テレビジョン受像機の歩留まりは悪化していた。
【０００６】
このように、アナログ回路で十分なイメージ除去性能を得るポリフェーズフィルタを実現することが困難であることから、出願人及び発明者は、ポリフェーズフィルタの前の段階で受信した信号をデジタルに変換し、その後デジタル化したポリフェーズフィルタでイメージ除去性能を得ることを研究している。
ナイキスト型Ａ／Ｄ変換器に代わり、ダイナミックレンジの大きなデルタシグマＡ／Ｄ変換器（以下「ΔΣＡ／Ｄ変換器」）を採用することで、イメージ信号も含めて信号をデジタル化できるので、ポリフェーズフィルタをデジタル化することが可能になる。特に、ΔΣＡ／Ｄ変換器は構成要素である積分器を多段化することで、通過周波数帯域内のダイナミックレンジが大きくなり、量子化雑音が通過周波数帯域外に退避される。また、ΔΣＡ／Ｄ変換器は高い線形性を備えるので、テレビジョン受像機に採用すれば、高品位な受信性能を実現できる。
【０００７】
しかし、多段化されたΔΣＡ／Ｄ変換器には、ナイキスト型Ａ／Ｄ変換器にはない本質的な欠点として、過大入力に弱い、という特性がある。ΔΣＡ／Ｄ変換器はフィードバックループを内包するため、過大入力が入った途端、出力が発散してしまう。つまり、発振して、これ以降正常に動作しない。
従来技術のテレビジョン受像機には、過大入力を防ぐために、復調部から過大入力を検出したらＲＦアンプの増幅率を制限する、周知のＡＧＣが存在する。しかし、復調部で検出する、ということは、ΔΣＡ／Ｄ変換器には既に過大入力が入ってしまっていることを意味するので、このようなＡＧＣでは本質的にΔΣＡ／Ｄ変換器に対する過大入力を防ぐことはできない。
【０００８】
本開示は係る状況に鑑みてなされたものであり、過大入力を未然に防止する、デルタシグマＡ／Ｄ変換器に用いるリミッタ回路と、このリミッタ回路を用いるテレビジョン受像機を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本開示のリミッタ回路は、デルタシグマＡ／Ｄ変換器の許容入力電圧と等しい参照電圧を出力する参照電圧源と、参照電圧源の参照電圧と入力信号の電圧を比較して、入力信号の電圧が参照電圧を超えた時、論理を転換させるコンパレータと、入力信号の電圧が参照電圧を超えたとコンパレータが判定したことを受けて、デルタシグマＡ／Ｄ変換器の入力端子に参照電圧と等しいレベルの信号を与えるスイッチ回路とを具備する。
【００１０】
また、上記課題を解決するために、本開示のテレビジョン受像機は、アンテナから受信した電波を増幅するＲＦアンプと、局部発振器と、局部発振器が出力する信号の位相を９０°移相させる９０°移相器と、ＲＦアンプと局部発振器とに接続され、中間周波数信号であるＩチャネル信号を出力する第一ミキサと、ＲＦアンプと９０°移相器とに接続され、中間周波数信号であるＱチャネル信号を出力する第二ミキサと、第一デルタシグマＡ／Ｄ変換器と、第二デルタシグマＡ／Ｄ変換器とを具備する。
そして第一リミッタ回路は、Ｉチャネル信号の電圧が第一デルタシグマＡ／Ｄ変換器の許容入力電圧を超えた場合に、第一デルタシグマＡ／Ｄ変換器の入力端子に許容入力電圧と等しいレベルの信号を与える。
そして第二リミッタ回路は、Ｑチャネル信号の電圧が第一デルタシグマＡ／Ｄ変換器の許容入力電圧を超えた場合に、第二デルタシグマＡ／Ｄ変換器の入力端子に許容入力電圧と等しいレベルの信号を与える。
そしてデジタル信号処理部は、第一デルタシグマＡ／Ｄ変換器から出力されるデジタル化Ｉチャネル信号と、第二デルタシグマＡ／Ｄ変換器から出力されるデジタル化Ｑチャネル信号とを受けて、所定のフィルタ処理及び復調処理を行う。
【発明の効果】
【００１１】
本開示により、過大入力を未然に防止する、デルタシグマＡ／Ｄ変換器に用いるリミッタ回路と、このリミッタ回路を用いるテレビジョン受像機を提供できる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１２】
【図１】本開示の実施形態に関わる、テレビジョン受像機のブロック図である。
【図２】第一の実施形態に係る、リミッタ回路とΔΣＡ／Ｄ変換器の回路図である。
【図３】入力端子のピーク電圧が参照電圧を超えない状態における、リミッタ回路の動作状態を示す概略図である。
【図４】入力端子のホット側ラインのピーク電圧が参照電圧を超えた状態における、リミッタ回路の動作状態を示す概略図である。
【図５】入力端子のコールド側ラインのピーク電圧が参照電圧を超えた状態における、リミッタ回路の動作状態を示す概略図である。
【図６】第二の実施形態に係るリミッタ回路の回路図である。
【図７】第三の実施形態に係るリミッタ回路の回路図である。
【図８】従来技術によるテレビジョン受像機のブロック図である。
【発明を実施するための形態】
【００１３】
［テレビジョン受像機の全体構成］
図１は、本開示の実施形態に関わる、テレビジョン受像機のブロック図である。
アンテナ１０２で受信した電波に応じた高周波信号は、ＲＦアンプ１０３によって増幅された後、二つのミキサに入力される。
第一ミキサ１０４には周知の局部発振器であるＰＬＬ１０５から局部発振信号が入力され、ＩＦのＩチャネル信号が出力される。
第二ミキサ１０６にはＰＬＬ１０５の局部発振信号が９０°移相器１０７によって位相が９０°ずれた局部発振信号が入力され、ＩＦのＱチャネル信号が出力される。
Ｉチャネル信号は第一リミッタ１０８を通じて、第一ΔΣＡ／Ｄ変換器１０９に入力される。Ｑチャネル信号もＩチャネル信号と同様に第二リミッタ１１０を通じて、第二ΔΣＡ／Ｄ変換器１１１に入力される。なお、第一ΔΣＡ／Ｄ変換器１０９と第二ΔΣＡ／Ｄ変換器１１１は全く同じ構成である。
第一ΔΣＡ／Ｄ変換器１０９によってデジタル化されたＩチャネル信号と、第二ΔΣＡ／Ｄ変換器１１１によってデジタル化されたＱチャネル信号は、それぞれイメージ除去及びポリフェーズフィルタ１１２に入力され、ノイズ及び混信の原因となるイメージ信号成分が除去される。そして、復調部１１３はデジタル化されたＩチャネル信号とＱチャネル信号から映像信号と音声信号を復調し、ディスプレイ１１４に映像信号を、スピーカ１１５に音声信号を供給する。
イメージ除去及びポリフェーズフィルタ１１２と復調部１１３は共にデジタル回路であり、集積回路上にデジタル信号処理部１１６を構成する。
【００１４】
図１を見て判るように、第一リミッタ１０８と第二リミッタ１１０は全く同じ構成である。
入力される信号（Ｉチャネル信号又はＱチャネル信号）は、コンパレータ１１７によって参照電圧源１１８の参照電圧と比較され、信号の電圧が参照電圧を超えている時に、コンパレータ１１７は論理の真（高電位）を出力する。すると、コンパレータ１１７の制御によって切替スイッチ１１９は出力端子を参照電圧源１１８の側に切り替える。したがって、切替スイッチ１１９を経て出力される電圧は参照電圧源１１８の参照電圧を超えない。
【００１５】
［第一の実施形態：リミッタ回路の回路構成］
図１に示したブロック図はあくまでも原理を示すための図であり、実際のΔΣＡ／Ｄ変換器に組み込む際には、回路上の工夫が必要になる。
図２は、第一の実施形態に係る、リミッタ回路とΔΣＡ／Ｄ変換器の回路図である。
【００１６】
先ず、リミッタ回路２０１の構成を説明する。
差動アナログ信号の形態であるＩチャネル信号又はＱチャネル信号（以下「入力アナログ信号」と略）が入力される、リミッタ回路２０１の入力端子２０２の正相入力端子２０２ａには、第一コンパレータ２０３のプラス側入力端子が接続され、正相入力信号が入力される。第一コンパレータ２０３のマイナス側入力端子には参照電圧源１１８ａが接続されており、第一コンパレータ２０３は入力アナログ信号の正相入力端子２０２ａの電位が参照電圧源１１８ａが供給する参照電圧を超えている場合に論理の真を出力する。
入力端子２０２の逆相入力端子２０２ｂには、第二コンパレータ２０４のプラス側入力端子が接続され、逆相入力信号が入力される。第二コンパレータ２０４のマイナス側入力端子には参照電圧源１１８ｂが接続されており、第二コンパレータ２０４は入力端子２０２の逆相入力端子２０２ｂの電位が参照電圧源１１８ｂが供給する参照電圧を超えている場合に論理の真を出力する。
【００１７】
第一コンパレータ２０３の出力信号線と第二コンパレータ２０４の出力信号線はＯＲゲート２０５に入力される。ＯＲゲート２０５の出力は第一スイッチ２０６と第二スイッチ２０７をオン／オフ制御する。
【００１８】
入力端子２０２の正相入力端子２０２ａには、抵抗Ｒ２０８が接続されている。抵抗Ｒ２０８の他端には第一スイッチ２０６を介して抵抗Ｒ２０９が接続されている。抵抗Ｒ２０９の他端は入力アナログ信号の逆相入力端子２０２ｂに接続されている。
入力端子２０２の逆相入力端子２０２ｂには、抵抗Ｒ２１０が接続されている。抵抗Ｒ２１０の他端には第二スイッチ２０７を介して抵抗Ｒ２１１が接続されている。抵抗Ｒ２１１の他端は入力アナログ信号の正相入力端子２０２ａに接続されている。
抵抗Ｒ２０８、Ｒ２０９、Ｒ２１０及びＲ２１１は全て同じ抵抗値である。
【００１９】
ＯＲゲート２０５が論理の真を出力すると、第一スイッチ２０６と第二スイッチ２０７がそれぞれオン状態になる。すると、入力端子２０２の正相入力端子２０２ａと逆相入力端子２０２ｂは、それぞれ抵抗Ｒ２０８とＲ２０９の直列接続と、抵抗Ｒ２１０とＲ２１１の直列接続とが並列接続される。
先に説明したように、抵抗Ｒ２０８、Ｒ２０９、Ｒ２１０及びＲ２１１は全て同じ抵抗値であるので、正相入力端子２０２ａに繋がる、抵抗Ｒ２０８と第一スイッチ２０６との接続点Ｐ２１２と、逆相入力端子２０２ｂに繋がる、抵抗Ｒ２１０と第二スイッチ２０７との接続点Ｐ２１３の電位差は、それぞれ中点電圧に等しくなる。つまり、接地電位にほぼ等しくなる。
一方、接続点Ｐ２１２と接続点Ｐ２１３は第一アンプ２３６の入力端子である。これらは周知の仮想接地のため、理想的には電位が変化せず、電流が変化する。
したがって、入力端子２０２の正相入力端子２０２ａの電位が参照電圧源１１８ａの参照電圧を超えた場合、又は逆相入力端子２０２ｂの電位が参照電圧源１１８ｂの参照電圧を超えた場合、第一スイッチ２０６と第二スイッチ２０７がオン制御されることによって、接続点Ｐ２１２と接続点Ｐ２１３に流れ込む電流が急激に０になる。
【００２０】
第一アンプ２３６に流れる電流が０になってしまうと、入力端子２０２から見た入力電圧信号が０になるように見えてしまう。この現象は、信号に大きな歪を生じることとなるので、大変都合が悪い。そこで、ΔΣＡ／Ｄ変換器２３１の許容電圧まで、接続点Ｐ２１２と接続点Ｐ２１３の電位を上昇、或は下降させる。但し、ΔΣＡ／Ｄ変換器２３１の入力端子２０２は電流入力である。そこで、参照電圧源１１８ａ及び１１８ｂをそのまま接続するのではなく、定電流源を接続する。
接続点Ｐ２１２には、第三スイッチ２１４を介して第一定電流源２１５が、また第四スイッチ２１６を介して第二定電流源２１７が接続されている。
接続点Ｐ２１３には、第五スイッチ２１８を介して第三定電流源２１９が、また第六スイッチ２２０を介して第四定電流源２２１が接続されている。
第一定電流源２１５と第三定電流源２１９は電源から一定の電流を流し込む。
第二定電流源２１７と第四定電流源２２１は接地へ一定の電流を流し出す。
【００２１】
［第一の実施形態：リミッタ回路２０１の動作］
これ以降は、リミッタ回路２０１の動作を、図を参照して説明する。
図３は、入力端子２０２のピーク電圧が参照電圧を超えない状態における、リミッタ回路２０１の動作状態を示す概略図である。
入力端子２０２の正相入力端子２０２ａと逆相入力端子２０２ｂがそれぞれ参照電圧を超えない状態では、図３に示すように、第一スイッチ２０６、第二スイッチ２０７、第三スイッチ２１４、第四スイッチ２１６、第五スイッチ２１８及び第六スイッチ２２０は全てオフ状態であり、正相入力端子２０２ａと逆相入力端子２０２ｂの電位はそのままΔΣＡ／Ｄ変換器２３１の入力端子であるＰ２１２及びＰ２１３に入力される。
【００２２】
図４は、入力端子２０２の正相入力端子２０２ａのピーク電圧が参照電圧を超えた状態における、リミッタ回路２０１の動作状態を示す概略図である。
入力端子２０２の正相入力端子２０２ａが参照電圧を超えた状態では、第一コンパレータ２０３は論理の真を出力する。すると、ＯＲゲート２０５は論理の真を出力するので、第一スイッチ２０６と第二スイッチ２０７がそれぞれオン制御される。
そして、第一コンパレータ２０３によって第三スイッチ２１４と第六スイッチ２２０がオン制御されるので、接続点Ｐ２１２には第一定電流源２１５が、接続点Ｐ２１３には第四定電流源２２１が、それぞれ接続される。このため、接続点Ｐ２１２はΔΣＡ／Ｄ変換器２３１のプラス側許容電圧に、接続点Ｐ２１３はΔΣＡ／Ｄ変換器２３１のマイナス側許容電圧に、維持される。
【００２３】
図５は、入力端子２０２の逆相入力端子２０２ｂのピーク電圧が参照電圧を超えた状態における、リミッタ回路２０１の動作状態を示す概略図である。
入力端子２０２の逆相入力端子２０２ｂが参照電圧を超えた状態では、第二コンパレータ２０４は論理の真を出力する。すると、ＯＲゲート２０５は論理の真を出力するので、第一スイッチ２０６と第二スイッチ２０７がそれぞれオン制御される。
そして、第二コンパレータ２０４によって第四スイッチ２１６と第五スイッチ２１８がオン制御されるので、接続点Ｐ２１２には第二定電流源２１７が、接続点Ｐ２１３には第三定電流源２１９が、それぞれ接続される。このため、接続点Ｐ２１２はΔΣＡ／Ｄ変換器２３１のマイナス側許容電圧に、接続点Ｐ２１３はΔΣＡ／Ｄ変換器２３１のプラス側許容電圧に、維持される。
【００２４】
［第一の実施形態：ΔΣＡ／Ｄ変換器２３１の回路構成］
再び図２に戻って、ΔΣＡ／Ｄ変換器２３１について簡単に説明する。
ΔΣＡ／Ｄ変換器２３１は、完全差動アンプにて構成される四つの積分器と、３ビットの量子化器２３２と、電圧Ｄ／Ａコンバータ（以下「ＶＤＡＣ」と略）２３３と、線形性改善部（data-weighted averaging：以下「ＤＷＡ」と略）２３４と、電流Ｄ／Ａコンバータ（以下「ＩＤＡＣ」と略）２３５とよりなる。
第一アンプ２３６のプラス側入力端子とマイナス側出力端子の間には可変容量コンデンサＣ２３７が接続されている。
第一アンプ２３６のマイナス側入力端子とプラス側出力端子の間には可変容量コンデンサＣ２３８が接続されている。
接続点Ｐ２１２は第一アンプ２３６のプラス側入力端子に接続される。接続点Ｐ２１３は第一アンプ２３６のマイナス側入力端子に接続される。第一アンプ２３６は積分器としての機能の他、微弱な電流を電圧信号に変換するため、電流電圧変換器を兼用している。
【００２５】
第一アンプ２３６のプラス側出力端子は抵抗Ｒ２３９を介して第二アンプ２４０のプラス側入力端子が接続される。
第一アンプ２３６のマイナス側出力端子は抵抗Ｒ２４１を介して第二アンプ２４０のマイナス側入力端子が接続される。
第二アンプ２４０のプラス側入力端子とマイナス側出力端子の間には可変容量コンデンサＣ２４２が接続されている。
第二アンプ２４０のマイナス側入力端子とプラス側出力端子の間には可変容量コンデンサＣ２４３が接続されている。
したがって、第二アンプ２４０は積分器として機能する。
第二アンプ２４０のプラス側出力端子と第一アンプ２３６のマイナス側入力端子との間には、フィードバック制御ラインとして、抵抗Ｒ２４４が接続されている。
第二アンプ２４０のマイナス側出力端子と第一アンプ２３６のプラス側入力端子との間には、フィードバック制御ラインとして、抵抗Ｒ２４５が接続されている。
【００２６】
第二アンプ２４０のプラス側出力端子は抵抗Ｒ２４６を介して第三アンプ２４７のプラス側入力端子が接続される。
第二アンプ２４０のマイナス側出力端子は抵抗Ｒ２４８を介して第三アンプ２４７のマイナス側入力端子が接続される。
第三アンプ２４７のプラス側入力端子とマイナス側出力端子の間には可変容量コンデンサＣ２４９が接続されている。
第三アンプ２４７のマイナス側入力端子とプラス側出力端子の間には可変容量コンデンサＣ２５０が接続されている。
したがって、第三アンプ２４７は積分器として機能する。
【００２７】
第三アンプ２４７のプラス側出力端子は抵抗Ｒ２５１を介して第四アンプ２５２のプラス側入力端子が接続される。
第三アンプ２４７のマイナス側出力端子は抵抗Ｒ２５３を介して第四アンプ２５２のマイナス側入力端子が接続される。
第四アンプ２５２のプラス側入力端子とマイナス側出力端子の間には抵抗Ｒ２５４と可変容量コンデンサＣ２５５が直列接続されている。
第四アンプ２５２のマイナス側入力端子とプラス側出力端子の間には抵抗Ｒ２５６と可変容量コンデンサＣ２５７が直列接続されている。
したがって、第四アンプ２５２は積分器として機能する。
第四アンプ２５２のプラス側出力端子と第三アンプ２４７のマイナス側入力端子との間には、フィードバック制御ラインとして、抵抗Ｒ２５８が接続されている。
第四アンプ２５２のマイナス側出力端子と第三アンプ２４７のプラス側入力端子との間には、フィードバック制御ラインとして、抵抗Ｒ２５９が接続されている。
【００２８】
第一アンプ２３６のプラス側出力端子と第四アンプ２５２のプラス側入力端子との間には、フィードフォワード制御ラインとして、抵抗Ｒ２６０が接続されている。
第一アンプ２３６のマイナス側出力端子と第四アンプ２５２のマイナス側入力端子との間には、フィードフォワード制御ラインとして、抵抗Ｒ２６１が接続されている。
第二アンプ２４０のプラス側出力端子と第四アンプ２５２のプラス側入力端子との間には、フィードフォワード制御ラインとして、抵抗Ｒ２６２が接続されている。
第二アンプ２４０のマイナス側出力端子と第四アンプ２５２のマイナス側入力端子との間には、フィードフォワード制御ラインとして、抵抗Ｒ２６３が接続されている。
リミッタ回路２０１の入力端子２０２の正相入力端子２０２ａと第四アンプ２５２のプラス側入力端子との間には、フィードフォワード制御ラインとして、微分要素としての可変容量コンデンサＣ２６４と抵抗Ｒ２６５が直列接続されている。
リミッタ回路２０１の入力端子２０２の逆相入力端子２０２ｂと第四アンプ２５２のマイナス側入力端子との間には、フィードフォワード制御ラインとして、微分要素としての可変容量コンデンサＣ２６６と抵抗Ｒ２６７が直列接続されている。
【００２９】
第四アンプ２５２の出力端子はそれぞれ量子化器２３２に接続され、量子化処理がなされる。３ビット量子化されたデジタル信号は、ＶＤＡＣ２３３に入力される。
ＶＤＡＣ２３３と第四アンプ２５２のプラス側入力端子との間には、フィードバック制御ラインとして、可変抵抗Ｒ２６８と微分要素としてのコンデンサＣ２６９が直列接続されている。
ＶＤＡＣ２３３と第四アンプ２５２のマイナス側入力端子との間には、フィードバック制御ラインとして、可変抵抗Ｒ２７０と微分要素としてのコンデンサＣ２７１が直列接続されている。
第四アンプ２５２は積分器として機能する他、リミッタ回路２０１の入力端子２０２、第一アンプ２３６の出力端子及び第二アンプ２４０の出力端子のフィードフォワード制御ラインと、ＶＤＡＣ２３３のフィードバック制御ラインとの加算器としても機能する。
【００３０】
量子化器２３２によって３ビット量子化されたデジタル信号は、ＤＷＡ２３４によって線形性を改善されて、後段のデジタル信号処理部１１６に入力される。
一方、ＤＷＡ２３４の出力信号はＩＤＡＣ２３５にも入力される。ＩＤＡＣ２３５の出力端子はフィードバック制御ラインとして第一アンプ２３６の各入力端子に接続される。
【００３１】
以上に説明したように、ΔΣＡ／Ｄ変換器２３１は四段の積分器と量子化器２３２と、フィードバック制御ラインとフィードフォワード制御ラインよりなる。
【００３２】
［第二の実施形態：リミッタ回路２０１の回路構成］
第一の実施形態にて説明したΔΣＡ／Ｄ変換器２３１は、電流入力型のＡ／Ｄ変換器である。このようなΔΣＡ／Ｄ変換器２３１に適用するリミッタ回路２０１は、以下の条件を満足すれば良い。
（１）過大入力を検出したら、入力側の正相入力端子２０２ａ及び逆相入力端子２０２ｂを中点電位に落とし込む。
（２）過大入力を検出したら、出力側のＰ２１２及びＰ２１３に定電流源を接続する。
以上の条件を満たしつつ、使用するデバイスの特性を考慮して、回路を設計する必要がある。
【００３３】
第一の実施形態に示したリミッタ回路２０１は、通常動作時にトランジスタスイッチが信号経路上に介在しないので、トランジスタスイッチの歪率が問題となる場合に適した回路である。その一方で、正相入力端子２０２ａと逆相入力端子２０２ｂをたすきがけ接続する各々の抵抗の抵抗値を揃える必要がある。トランジスタスイッチのオン抵抗は完全にゼロではないので、正相入力端子２０２ａと逆相入力端子２０２ｂを接続する抵抗は、トランジスタスイッチのオン抵抗との合成抵抗を考慮して、相互の合成抵抗値を揃える必要がある。抵抗値が揃わないと、正相入力端子２０２ａと逆相入力端子２０２ｂの電位に偏りが生じ、結果としてΔΣＡ／Ｄ変換器２３１の出力信号の線形性が悪化する。
【００３４】
図６は第二の実施形態に係るリミッタ回路６０１の回路図である。なお、第一の実施形態のリミッタ回路２０１と共通する回路要素については、同一の符号を付して説明を省略する。また、リミッタ回路６０１に後続するΔΣＡ／Ｄ変換器２３１は第一の実施形態と同じなので図示及び説明を割愛する。
正相入力端子２０２ａには抵抗Ｒ６０２とＲ６０３が直列接続されており、逆相入力端子２０２ｂには抵抗Ｒ６０４とＲ６０５が直列接続されている。抵抗Ｒ６０２とＲ６０４は同じ抵抗値であり、抵抗Ｒ６０３とＲ６０５も同じ抵抗値である。
抵抗Ｒ６０２とＲ６０３の接続点と、抵抗Ｒ６０４とＲ６０５の接続点との間には、第七スイッチ６０６が接続されている。
通常動作時においては、この第七スイッチ６０６がオフであり、第一コンパレータ２０３及び第二コンパレータ２０４の何れかが過大入力を検出した時は、第七スイッチ６０６がオン制御される。
第三スイッチ２１４、第四スイッチ２１６、第五スイッチ２１８及び第六スイッチ２２０の動作については、第一の実施形態と同じなので説明は割愛する。
【００３５】
図６に示す第二の実施形態に示したリミッタ回路６０１も、第一の実施形態と同様に、通常動作時にトランジスタスイッチが信号経路上に介在しないので、トランジスタスイッチの歪率が問題となる場合に適した回路である。
そして、第二の実施形態に係るリミッタ回路６０１の場合、第一の実施形態とは異なり、正相入力端子２０２ａと逆相入力端子２０２ｂをたすきがけ接続しないので、抵抗値を揃える作業が不要になる。しかしながら、第七スイッチ６０６のオン抵抗は、抵抗Ｒ６０３及びＲ６０５よりも十分に小さくする必要がある。
この第二の実施形態に係るリミッタ回路６０１の場合、第一の実施形態のリミッタ回路２０１よりもリミッタ回路６０１のオン／オフ動作に伴う入力インピーダンスの変化がより小さくなるので、インピーダンスマッチングのための設計を考慮する必要がなくなる。したがって、リミッタ回路６０１自体の設計工数を更に低減できる。
【００３６】
［第三の実施形態：リミッタ回路２０１の回路構成］
図７は第三の実施形態に係るリミッタ回路７０１の回路図である。なお、第一の実施形態のリミッタ回路２０１と共通する回路要素については、同一の符号を付して説明を省略する。また、リミッタ回路７０１に後続するΔΣＡ／Ｄ変換器２３１は第一の実施形態と同じなので図示及び説明を割愛する。
正相入力端子２０２ａには抵抗Ｒ７０２と第八スイッチ７０３が直列接続されており、逆相入力端子２０２ｂには抵抗Ｒ７０４と第九スイッチ７０５が直列接続されている。
抵抗Ｒ７０２と第八スイッチ７０３の接続点と、抵抗Ｒ７０４と第九スイッチ７０５の接続点との間には、第十スイッチ７０６が接続されている。
第十スイッチ７０６はＯＲゲート２０５の出力信号でオン／オフ動作する一方、第八スイッチ７０３と第九スイッチ７０５はＯＲゲート２０５の論理をＮＯＴゲート７０７で論理を反転した信号によってオン／オフ動作する。
通常動作時、第八スイッチ７０３と第九スイッチ７０５はオン状態であり、第十スイッチ７０６はオフ状態である。
第一コンパレータ２０３及び第二コンパレータ２０４の何れかが過大入力を検出した時は、第八スイッチ７０３と第九スイッチ７０５はオフ状態に転化し、第十スイッチ７０６はオン状態に転化する。
【００３７】
第三の実施形態に係るリミッタ回路７０１の場合、入力端子２０２とΔΣＡ／Ｄ変換器２３１との接続が完全に切れるので、第一の実施形態や第二の実施形態のように、正相入力端子２０２ａと逆相入力端子２０２ｂを接続する抵抗値を考慮する必要がなくなる。しかしながら、通常動作時にトランジスタスイッチが信号経路上に介在する。したがって、トランジスタスイッチの歪率が問題となる場合には適さない回路である。
第一の実施形態、第二の実施形態、そして第三の実施形態の何れの回路を選択するかは、抵抗のばらつきをどの程度抑え込むことができるか、トランジスタスイッチが生じる歪の歪率が信号にどの程度影響を与えるかを考慮して、最適な回路を選択することになる。
【００３８】
以上説明した実施形態には、以下に記す応用例が可能である。
（１）上述したリミッタ回路２０１、６０１及び７０１は、ΔΣＡ／Ｄ変換器２３１の前段に設けることで、ΔΣＡ／Ｄ変換器２３１の誤動作を未然に防ぐ。ΔΣＡ／Ｄ変換器２３１は極めて汎用性が高い回路であるので、ΔΣＡ／Ｄ変換器を採用する全ての電子機器に対して、本実施形態のリミッタ回路が適用可能である。適用範囲はテレビジョン受像機に限らず、例えば携帯型無線端末や、オーディオ機器、種々の制御機器等、様々な適用対象が考えられる。
【００３９】
（２）上述したリミッタ回路２０１、６０１及び７０１の場合は、ΔΣＡ／Ｄ変換器２３１の入力が電流入力であったので、リミッタ回路が動作する際には定電流源を用いていた。もし、ΔΣＡ／Ｄ変換器が高インピーダンスの電圧入力の場合は、図１に示されるように、定電流源に代えて定電圧源を適用すればよい。
【００４０】
（３）  本開示は、以下の様な構成を採ることもできる。
＜１＞デルタシグマＡ／Ｄ変換器の許容入力電圧と等しい参照電圧を出力する参照電圧源と、
前記参照電圧源と入力信号の電圧を比較して、前記入力信号が前記参照電圧を超えた時、論理を転換させるコンパレータと、
前記入力信号が前記参照電圧を超えたと前記コンパレータが判定したことを受けて、前記デルタシグマＡ／Ｄ変換器の入力端子に前記参照電圧と等しいレベルの信号を与えるスイッチ回路と
を具備するリミッタ回路。
＜２＞前記参照電圧源は、
前記デルタシグマＡ／Ｄ変換器の正相入力端子の許容入力電圧と等しい第一参照電圧を出力する第一参照電圧源と、
前記デルタシグマＡ／Ｄ変換器の逆相入力端子の許容入力電圧と等しい第二参照電圧を出力する第二参照電圧源と
を具備し、
前記コンパレータは、
差動アナログ信号である前記入力信号の正相入力信号と前記第一参照電圧とを比較する第一コンパレータと、
前記入力信号の逆相入力信号と前記第二参照電圧とを比較する第二コンパレータと
を具備し、
前記スイッチ回路は、
前記正相入力信号が前記第一参照電圧を超えたと前記第一コンパレータが判定したことを受けて、前記デルタシグマＡ／Ｄ変換器の前記正相入力端子に前記第一参照電圧と等しいレベルの電流源を接続する第一スイッチ回路と、
前記逆相入力信号が前記第二参照電圧を超えたと前記第二コンパレータが判定したことを受けて、前記デルタシグマＡ／Ｄ変換器の前記逆相入力端子に前記第二参照電圧と等しいレベルの電流源を接続する第二スイッチ回路と
を具備する、＜１＞記載のリミッタ回路。
＜３＞前記デルタシグマＡ／Ｄ変換器は三段以上の積分器を備える、＜１＞又は＜２＞記載のリミッタ回路。
＜４＞アンテナから受信した電波を増幅するＲＦアンプと、
局部発振器と、
前記局部発振器が出力する信号の位相を９０°移相させる９０°移相器と、
前記ＲＦアンプと前記局部発振器とに接続され、中間周波数信号であるＩチャネル信号を出力する第一ミキサと、
前記ＲＦアンプと前記９０°移相器とに接続され、中間周波数信号であるＱチャネル信号を出力する第二ミキサと、
第一デルタシグマＡ／Ｄ変換器と、
前記Ｉチャネル信号が前記第一デルタシグマＡ／Ｄ変換器の許容入力電圧を超えた場合に、前記第一デルタシグマＡ／Ｄ変換器の入力端子に前記許容入力電圧と等しいレベルの信号を与える第一リミッタ回路と、
第二デルタシグマＡ／Ｄ変換器と、
前記Ｑチャネル信号が前記第一デルタシグマＡ／Ｄ変換器の許容入力電圧を超えた場合に、前記第二デルタシグマＡ／Ｄ変換器の入力端子に前記許容入力電圧と等しいレベルの信号を与える第二リミッタ回路と、
前記第一デルタシグマＡ／Ｄ変換器から出力されるデジタル化Ｉチャネル信号と、前記第二デルタシグマＡ／Ｄ変換器から出力されるデジタル化Ｑチャネル信号とを受けて、所定のフィルタ処理及び復調処理を行うデジタル信号処理部と
を具備するテレビジョン受像機。
＜５＞前記第一リミッタ回路は、
前記第一デルタシグマＡ／Ｄ変換器の正相入力端子の許容入力電圧と等しい第一参照電圧を出力する第一参照電圧源と、
前記第一デルタシグマＡ／Ｄ変換器の逆相入力端子の許容入力電圧と等しい第二参照電圧を出力する第二参照電圧源と、
差動アナログ信号である前記Ｉチャネル信号の正相入力信号と前記第一参照電圧とを比較する第一コンパレータと、
前記Ｉチャネル信号の逆相入力信号と前記第二参照電圧とを比較する第二コンパレータと、
前記Ｉチャネル信号の正相入力信号が前記第一参照電圧を超えたと前記第一コンパレータが判定したことを受けて、前記第一デルタシグマＡ／Ｄ変換器の前記正相入力端子に前記第一参照電圧と等しいレベルの電流源を接続する第一スイッチ回路と、
前記Ｉチャネル信号の逆相入力信号が前記第二参照電圧を超えたと前記第二コンパレータが判定したことを受けて、前記第一デルタシグマＡ／Ｄ変換器の前記逆相入力端子に前記第二参照電圧と等しいレベルの電流源を接続する第二スイッチ回路と
を具備し、
前記第二リミッタ回路は、
前記第二デルタシグマＡ／Ｄ変換器の正相入力端子の許容入力電圧と等しい第三参照電圧を出力する第三参照電圧源と、
前記第二デルタシグマＡ／Ｄ変換器の逆相入力端子の許容入力電圧と等しい第四参照電圧を出力する第四参照電圧源と、
差動アナログ信号である前記Ｑチャネル信号の正相入力信号と前記第三参照電圧とを比較する第三コンパレータと、
前記Ｑチャネル信号の逆相入力信号と前記第四参照電圧とを比較する第四コンパレータと、
前記Ｑチャネル信号の正相入力信号が前記第三参照電圧を超えたと前記第三コンパレータが判定したことを受けて、前記第二デルタシグマＡ／Ｄ変換器の前記正相入力端子に前記第三参照電圧と等しいレベルの電流源を接続する第三スイッチ回路と、
前記Ｑチャネル信号の逆相入力信号が前記第四参照電圧を超えたと前記第四コンパレータが判定したことを受けて、前記第二デルタシグマＡ／Ｄ変換器の前記逆相入力端子に前記第四参照電圧と等しいレベルの電流源を接続する第四スイッチ回路と
を具備する、＜４＞記載のテレビジョン受像機。
＜６＞
前記第一デルタシグマＡ／Ｄ変換器及び前記第二デルタシグマＡ／Ｄ変換器は、三段以上の積分器を備える、＜４＞又は＜５＞記載のテレビジョン受像機。
【００４１】
本実施形態では、テレビジョン受像機１０１と、これに用いられるΔΣＡ／Ｄ変換器２３１に適用されるリミッタ回路２０１を開示した。
入力信号をΔΣＡ／Ｄ変換器の許容電圧である参照電圧源の参照電圧と比較して、入力信号が参照電圧を超える場合は、入力信号に代えて定電流源をΔΣＡ／Ｄ変換器２３１の入力端子に接続する。こうすることで、ΔΣＡ／Ｄ変換器２３１の誤動作を未然に防ぐ。
【００４２】
本実施形態で開示したリミッタ回路によって、これまで使用されていたナイキスト型Ａ／Ｄ変換器を容易にΔΣＡ／Ｄ変換器に置換できる。このリミッタ回路の存在により、多段化されたΔΣＡ／Ｄ変換器を用いても、回路設計の際に入力信号のダイナミックレンジやΔΣＡ／Ｄ変換器が誤動作を起こした場合の迅速な復旧策等を考慮する必要がなくなるので、電子機器を設計する技術者にとって福音をもたらす。
【００４３】
以上、本開示の実施形態例について説明したが、本開示は上記実施形態例に限定されるものではなく、特許請求の範囲に記載した本開示の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
例えば、上記した実施形態例は本開示をわかりやすく説明するために装置及びシステムの構成を詳細且つ具体的に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることは可能であり、更にはある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
また、上記の各構成、機能、処理部等は、それらの一部又は全部を、例えば集積回路で設計するなどによりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の揮発性或は不揮発性のストレージ、または、ＩＣカード、光ディスク等の記録媒体に保持することができる。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【００４４】
１０１…テレビジョン受像機、１０２…アンテナ、１０３…ＲＦアンプ、１０４…第一ミキサ、１０５…ＰＬＬ、１０６…第二ミキサ、１０７…移相器、１０８…第一リミッタ、１０９…第一ΔΣＡ／Ｄ変換器、１１０…第二リミッタ、１１１…第二ΔΣＡ／Ｄ変換器、１１２…ポリフェーズフィルタ、１１３…復調部、１１４…ディスプレイ、１１５…スピーカ、１１６…デジタル信号処理部、１１７…コンパレータ、１１８…参照電圧源、１１９…切替スイッチ、２０１…リミッタ回路、２０２…入力端子、２０３…第一コンパレータ、２０４…第二コンパレータ、２０５…ＯＲゲート、２０６…第一スイッチ、２０７…第二スイッチ、２１４…第三スイッチ、２１５…第一定電流源、２１６…第四スイッチ、２１７…第二定電流源、２１８…第五スイッチ、２１９…第三定電流源、２２０…第六スイッチ、２２１…第四定電流源、２３１…ΔΣＡ／Ｄ変換器、２３２…量子化器、２３３…ＶＤＡＣ、２３４…ＤＷＡ、２３５…ＩＤＡＣ、２３６…第一アンプ、２４０…第二アンプ、２４７…第三アンプ、２５２…第四アンプ、６０１…リミッタ回路、６０６…第七スイッチ、７０１…リミッタ回路、７０３…第八スイッチ、７０５…第九スイッチ、７０６…第十スイッチ、７０７…ＮＯＴゲート、８０２…ポリフェーズフィルタ、８０３…ナイキスト型Ａ／Ｄ変換器、８０４…復調部、Ｃ２３７、Ｃ２３８、Ｃ２４２、Ｃ２４３、Ｃ２４９、Ｃ２５０、Ｃ２５５、Ｃ２５７、Ｃ２６４、Ｃ２６６…可変容量コンデンサ、Ｃ２６９、Ｃ２７１…コンデンサ、Ｒ２０７、Ｒ２０９、Ｒ２１０、Ｒ２１１、Ｒ２３９、Ｒ２４１、Ｒ２４４、Ｒ２４５、Ｒ２４６、Ｒ２４８、Ｒ２５１、Ｒ２５３、Ｒ２５４、Ｒ２５６、Ｒ２５８、Ｒ２５９、Ｒ２６０、Ｒ２６１、Ｒ２６２、Ｒ２６３、Ｒ２６５、Ｒ２６７、Ｒ６０２、Ｒ６０３、Ｒ６０４、Ｒ７０２、Ｒ７０４…抵抗、Ｒ２６８、Ｒ２７０…可変抵抗
【図１】
2014045360.tif 000003
【図２】
2014045360.tif 000004
【図３】
2014045360.tif 000005
【図４】
2014045360.tif 000006
【図５】
2014045360.tif 000007
【図６】
2014045360.tif 000008
【図７】
2014045360.tif 000009
【図８】
2014045360.tif 000010