(57)【要約】【課題】ＭＯＳＴ規格に準拠した車載用光トランシーバにおいて、比較的に容易にファームウェアの変更などを可能にする。【解決手段】ＭＯＳＴ規格の光トランシーバ１は、ＬＤＤ３ｂ、ＴＩＡ４ｂ、レジスタ装置５、／ＲＳＴ端子２ｃ、Ｓｔａｔｕｓ端子２ｄ等を備え、ＬＤＤ３ｂは／ＲＳＴ端子２ｃに入力する信号が第１のレベルの場合にオンとなり第１のレベルに満たない場合にオフとなり、レジスタ装置５は、／ＲＳＴ端子２ｃに入力する信号が第１のレベルよりも低い第２のレベルの場合にオンとなり第２のレベルを超える場合にオフとなり、レジスタ装置５がオンの場合、データ読み書き装置７からＳｔａｔｕｓ端子２ｄに入力しＬＤＤ３ｂ及びＴＩＡ４ｂの少なくとも一方を制御するための制御信号をＬＤＤ３ｂ及びＴＩＡ４ｂの少なくとも一方に出力する。【選択図】図１
2014045280.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＴ規格（Media  Oriented  System  Transport）に準拠した光トランシーバであって、
発光素子に駆動信号を出力する駆動回路と、
受光素子からの出力信号を増幅する増幅回路と、
第１の信号線を介して前記駆動回路の制御用端子に接続された第１の端子と、
第２の信号線を介して前記増幅回路のモニタ用端子に接続された第２の端子と、
第３の信号線を介して前記第１の端子に接続され、第４の信号線を介して前記第２の端子に接続されたレジスタ装置と、
を備え、
前記第１の端子及び前記第２の端子は、外部機器に接続可能であり、
前記制御用端子は、前記駆動回路の動作を制御可能な信号を、前記第１の端子を介して外部装置から受け、
前記モニタ用端子は、前記出力信号の有無を示す信号を、前記第２の端子を介して外部装置に伝え、
前記レジスタ装置は、クロック端子とデータ端子とを有し、
前記第３の信号線は、前記第１の端子と前記クロック端子とを接続し、
前記第４の信号線は、前記第２の端子と前記データ端子とを接続し、
前記駆動回路は、前記第１の端子に入力する信号が第１のレベルの場合にオンとなり、前記第１の端子に入力する信号が第１のレベルに満たない場合にオフとなり、
前記レジスタ装置は、前記第１の端子に入力する信号が第２のレベルの場合にオンとなり、前記第１の端子に入力する信号が前記第２のレベルを超える場合にオフとなり、当該レジスタ装置がオンの場合には、外部装置から前記第２の端子に入力し前記駆動回路及び前記増幅回路の少なくとも一方を制御するための制御信号を、前記駆動回路及び前記増幅回路の少なくとも一方に出力可能であり、
前記第１のレベルは、前記第２のレベルよりも高い、
光トランシーバ。
【請求項２】
前記駆動回路は、前記レジスタ装置を搭載し、
前記レジスタ装置は、当該レジスタ装置がオンの場合には、外部装置から前記第２の端子に入力する前記制御信号を、前記駆動回路に出力する、
ことを特徴とする請求項１に記載の光トランシーバ。
【請求項３】
前記増幅回路は、前記レジスタ装置を搭載し、
前記レジスタ装置は、当該レジスタ装置がオンの場合には、外部装置から前記第２の端子に入力する前記制御信号を、前記増幅回路に出力する、
ことを特徴とする請求項１に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光トランシーバに関する。
【背景技術】
【０００２】
近年、乗用車等に搭載される車載ネットワークは、エンジン、トランスミッション、エアコン、シートなどを制御するための制御系のネットワークと、カー・ナビゲーション、モニタカメラ、マルチディスプレイ、オーディオ装置などを相互に連携させるための情報系のネットワークとを有する。情報系のネットワークの規格として、ＭＯＳＴ規格（Media  Oriented  Systems  Transport）がある。ＭＯＳＴ規格の伝送速度は、１Ｇｂｐｓを超える。このような伝送速度に対応するために、車載ネットワークに光トランシーバが用いられる。ＭＯＳＴ規格に準拠する車載用の光トランシーバは、ＣＰＵを有さず、外部機器と接続する端子（ピン）の数も限られている。ＭＯＳＴ規格に準拠する車載用の光トランシーバは、四つの端子（ＴｘＤ端子、ＲｘＤ端子、／ＲＳＴ端子、Ｓｔａｔｕｓ端子）を具備する。
【０００３】
一方、特許文献１には、光送受信器に搭載されたファームウェアまたは初期値を変更する場合に、光送受信器の本体または部品を取り外したり本体に専用端子を設けたりする必要が無いようにするための技術が開示されている。特許文献１の光送信器は、駆動増幅器と、発光素子と、制御回路とを備える。駆動増幅器は、入力電気信号を受信し、増幅して出力する。発光素子は、増幅された入力電気信号を受信し、光信号に変換して伝送路光ファイバに出力する。制御回路は、ファームウェアまたは初期値を保持し、ファームウェアまたは初期値を用いて駆動増幅器および発光素子の動作を制御し、伝送路光ファイバ上の光信号に外部から重畳された書き込み光信号に応じて、ファームウェアまたは初期値を、書き込む、または、書き換える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０９４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術は、上述のように、受信した光信号を電気信号に変換することによって、光送受信器を分解すること無く、および、光送受信器に新たにコネクタを取り付けること無く、ファームウェアまたは初期値の変更を可能にすることを目的としている。従って、端子の数が限られているＭＯＳＴ規格に準拠の車載用光トランシーバに対しファームウェアまたは初期値を変更する場合に、特許文献１の技術の適用が考えられる。しかし、特許文献１の技術では、ファームウェアまたは初期値の変更を指示するための信号は光信号なので、光信号を電気信号に変換しフィルタを通し検波する、といった回路や、変更の完了を通知するための電気信号を光信号に変換する回路などが必要となるので、回路が複雑となり、回路の規模が比較的に大きくなり、作製コストが増大する。そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、ＭＯＳＴ規格に準拠した車載用光トランシーバにおいて、比較的に容易にファームウェアの変更などを可能にすることである。
【課題を解決するための手段】
【０００６】
本発明に係る光トランシーバは、ＭＯＳＴ規格（Media  Oriented  System  Transport）に準拠しており、発光素子に駆動信号を出力する駆動回路と、受光素子からの出力信号を増幅する増幅回路と、第１の信号線を介して前記駆動回路の制御用端子に接続された第１の端子と、第２の信号線を介して前記増幅回路のモニタ用端子に接続された第２の端子と、第３の信号線を介して前記第１の端子に接続され、第４の信号線を介して前記第２の端子に接続されたレジスタ装置と、を備え、前記第１の端子及び前記第２の端子は、外部機器に接続可能であり、前記制御用端子は、前記駆動回路の動作を制御可能な信号を、前記第１の端子を介して外部装置から受け、前記モニタ用端子は、前記出力信号の有無を示す信号を、前記第２の端子を介して外部装置に伝え、前記レジスタ装置は、クロック端子とデータ端子とを有し、前記第３の信号線は、前記第１の端子と前記クロック端子とを接続し、前記第４の信号線は、前記第２の端子と前記データ端子とを接続し、前記駆動回路は、前記第１の端子に入力する信号が第１のレベルの場合にオンとなり、前記第１の端子に入力する信号が第１のレベルに満たない場合にオフとなり、前記レジスタ装置は、前記第１の端子に入力する信号が第２のレベルの場合にオンとなり、前記第１の端子に入力する信号が前記第２のレベルを超える場合にオフとなり、当該レジスタ装置がオンの場合には、外部装置から前記第２の端子に入力し前記駆動回路及び前記増幅回路の少なくとも一方を制御するための制御信号を、前記駆動回路及び前記増幅回路の少なくとも一方に出力可能であり、前記第１のレベルは、前記第２のレベルよりも高い、ことを特徴とする。本発明に係る光トランシーバによれば、駆動回路の制御用端子に接続された第１の端子を用いてレジスタ装置のオン・オフの制御を外部装置が行え、更に、増幅回路のモニタ用端子に接続された第２の端子を用いて、第２の端子に入力する信号（例えば、駆動回路および増幅回路の少なくとも一方を制御するための制御信号）を、駆動回路および増幅回路の少なくとも一方に対しレジスタ装置に出力させることを外部装置が行える。従って、外部装置に接続するための端子を増設せずに、駆動回路及び増幅回路の各々に対し既に設けられている第１の端子と第２の端子とを用いて、駆動回路および増幅回路が、外部装置によって制御可能となる。
【０００７】
本発明に係る光トランシーバにおいて、前記駆動回路は、前記レジスタ装置を搭載し、前記レジスタ装置は、当該レジスタ装置がオンの場合には、外部装置から前記第２の端子に入力する前記制御信号を、前記駆動回路に出力する、ことを特徴とする。従って、レジスタ装置を搭載する駆動回路を用いるので、他のレジスタ装置を光トランシーバに更に設けることなく、駆動回路が外部装置によって制御可能となる。
【０００８】
本発明に係る光トランシーバにおいて、前記増幅回路は、前記レジスタ装置を搭載し、前記レジスタ装置は、当該レジスタ装置がオンの場合には、外部装置から前記第２の端子に入力する前記制御信号を、前記増幅回路に出力する、ことを特徴とする。従って、レジスタ装置を搭載する増幅回路を用いるので、他のレジスタ装置を光トランシーバに更に設けることなく、増幅回路が外部装置によって制御可能となる。
【発明の効果】
【０００９】
本発明によれば、ＭＯＳＴ規格に準拠した車載用光トランシーバにおいて、比較的に容易にファームウェアの変更などが可能となる。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係る光トランシーバの構成を示す図である。
【図２】実施形態に係る光トランシーバが外部装置のデータ読み書き装置に接続された場合の構成を示す図である。
【図３】実施形態に係る光トランシーバが外部装置の光通信装置に接続された場合の構成を示す図である。
【図４】実施形態に係る光トランシーバがデータ読み書き装置に接続された場合において、光トランシーバに対する制御が停止している場合の信号の流れを示す図である。
【図５】実施形態に係る光トランシーバがデータ読み書き装置に接続された場合において、光トランシーバに対する制御が行われている場合の信号の流れを示す図である。
【図６】実施形態に係る光トランシーバが光通信装置に接続された場合において、光通信が停止している場合の信号の流れを示す図である。
【図７】実施形態に係る光トランシーバが光通信装置に接続された場合において、光通信が行われている場合の信号の流れを示す図である。
【図８】実施形態に係る光トランシーバの構成の変形例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、実施形態に係る光トランシーバ１の構成を説明するための図である。光トランシーバ１は、ＭＯＳＴ規格（Media  Oriented  System  Transport）に準拠した車載用の光トランシーバの構成を有する。光トランシーバ１は、ＴｘＤ端子２ａ、ＲｘＤ端子２ｂ、／ＲＳＴ端子２ｃ、Ｓｔａｔｕｓ端子２ｄ、ＬＤ３ａ（発光素子）、ＬＤＤ３ｂ（駆動回路）、ＰＤ４ａ（受光素子）、ＴＩＡ４ｂ（増幅回路）、レジスタ装置５、プルダウン抵抗素子６、信号線Ｌ１、信号線Ｌ２（第１の信号線）、信号線Ｌ３、信号線Ｌ４（第２の信号線）、信号線Ｌ５（第３の信号線）、信号線Ｌ６（第４の信号線）、信号線Ｌ７、信号線Ｌ８を備える。ＬＤＤ３ｂは、信号端子３ｃ１、制御用端子３ｃ２を有する。ＴＩＡ４ｂは、信号端子４ｃ１、モニタ用端子４ｃ２を有する。レジスタ装置５は、レジスタ本体５ａ、クロック端子５ａ１、データ端子５ａ２を有する。クロック端子５ａ１は、インバータ回路５ｂを含む。ＴｘＤ端子２ａ、ＲｘＤ端子２ｂ、／ＲＳＴ端子２ｃ、Ｓｔａｔｕｓ端子２ｄは、ＭＯＳＴ規格に準拠した端子である。
【００１２】
信号線Ｌ１は、ＴｘＤ端子２ａと信号端子３ｃ１とを接続する。信号線Ｌ２は、／ＲＳＴ端子２ｃと制御用端子３ｃ２とを接続する。／ＲＳＴ端子２ｃは、信号線Ｌ２を介して制御用端子３ｃ２に接続されている。信号線Ｌ２は、プルダウン抵抗素子６に接続されている。制御用端子３ｃ２と／ＲＳＴ端子２ｃとは、プルダウン抵抗素子６に接続されている。信号線Ｌ３は、ＲｘＤ端子２ｂと信号端子４ｃ１とを接続する。信号線Ｌ４は、Ｓｔａｔｕｓ端子２ｄとモニタ用端子４ｃ２とを接続する。Ｓｔａｔｕｓ端子２ｄは、信号線Ｌ４を介してモニタ用端子４ｃ２に接続されている。信号線Ｌ５は、／ＲＳＴ端子２ｃとクロック端子５ａ１とを接続する。信号線Ｌ６は、Ｓｔａｔｕｓ端子２ｄとデータ端子５ａ２とを接続する。信号線Ｌ７は、ＬＤＤ３ｂとレジスタ本体５ａとを接続する。信号線Ｌ８は、ＴＩＡ４ｂとレジスタ本体５ａとを接続する。ＴｘＤ端子２ａ及びＲｘＤ端子２ｂは、光通信装置８に接続可能である。／ＲＳＴ端子２ｃ及びＳｔａｔｕｓ端子２ｄは、外部機器（図２に示すデータ読み書き装置７や、図３に示す光通信装置８など。以下同様。）に接続可能である。
【００１３】
ＬＤ３ａは、レーザダイオードである。ＬＤ３ａは、ＬＤＤ３ｂから供給される駆動信号に応じた光信号を発する。ＬＤＤ３ｂは、ＴｘＤ端子２ａ、信号線Ｌ１、信号端子３ｃ１を介して、外部装置から供給される電気的な送信信号に基づいて、ＬＤ３ａに駆動信号を供給する駆動回路である。制御用端子３ｃ２は、外部装置が光トランシーバ１に接続されている場合、ＬＤＤ３ｂの動作を制御可能な信号を、／ＲＳＴ端子２ｃを介して、光通信装置８から受けることができる。ＬＤＤ３ｂは、／ＲＳＴ端子２ｃ、信号線Ｌ２、制御用端子３ｃ２を介して、外部装置から入力される信号に基づいて、オン・オフする。ＬＤＤ３ｂがオンの場合、ＬＤＤ３ｂは、ＬＤ３ａに対し駆動信号を供給できる。ＬＤＤ３ｂがオフの場合、ＬＤＤ３ｂは、ＬＤ３ａに駆動信号を供給しない。ＬＤＤ３ｂは、／ＲＳＴ端子２ｃ及び制御用端子３ｃ２に入力する信号が予め設定されたレベル（第１のレベル）の場合にオンとなり、／ＲＳＴ端子２ｃ及び制御用端子３ｃ２に入力する信号が第１のレベルに満たない場合にオフとなる。
【００１４】
ＰＤ４ａは、フォトダイオードである。ＰＤ４ａは、受光した光信号に応じて電気的な信号をＴＩＡ４ｂに出力する。ＴＩＡ４ｂは、トランスインピーダンスアンプである。ＴＩＡ４ｂは、ＰＤ４ａからの出力信号を増幅する。ＴＩＡ４ｂは、光通信装置８が光トランシーバ１に接続されている場合、ＰＤ４ａからの出力信号を増幅し、電気的な受信信号として、信号端子４ｃ１、信号線Ｌ３、ＲｘＤ端子２ｂを介して、図３に示す光通信装置８に出力する。モニタ用端子４ｃ２は、光通信装置８が光トランシーバ１に接続されている場合、ＰＤ４ａからの出力信号の有無を示す信号を、Ｓｔａｔｕｓ端子２ｄを介して、光通信装置８に伝える。ＴＩＡ４ｂは、光通信装置８が光トランシーバ１に接続されている場合、ＰＤ４ａからの出力信号の有無を示す信号を、モニタ用端子４ｃ２、信号線Ｌ４、Ｓｔａｔｕｓ端子２ｄを介して、光通信装置８に出力できる。
【００１５】
レジスタ装置５は、Ｉ２Ｃ規格に準拠した二線式シリアルインターフェースを有するＩ２Ｃレシーバである。レジスタ装置５は、レジスタ本体５ａ、クロック端子５ａ１、データ端子５ａ２を有する。レジスタ装置５は、信号線Ｌ５を介して／ＲＳＴ端子２ｃに接続され、信号線Ｌ６を介してＳｔａｔｕｓ端子２ｄに接続されている。クロック端子５ａ１は、インバータ回路５ｂを有する。インバータ回路５ｂの入力端子５ｂ１は、／ＲＳＴ端子２ｃに接続されている。インバータ回路５ｂの出力端子５ｂ２は、レジスタ本体５ａに接続されている。インバータ回路５ｂは、入力端子５ｂ１に信号が入力すると、この信号のレベルを反転させて、出力端子５ｂ２からレジスタ本体５ａに出力する。すなわち、インバータ回路５ｂは、入力端子５ｂ１に入力する信号が例えばＨｉｇｈレベルの場合には、出力端子５ｂ２からはＬｏｗレベルの信号を出力し、入力端子５ｂ１に入力する信号が例えばＬｏｗレベルの場合には、出力端子５ｂ２からはＨｉｇｈレベルの信号を出力する。
【００１６】
レジスタ装置５は、／ＲＳＴ端子２ｃに入力する信号が、第１のレベルよりも低い第２のレベルの場合にオン（すなわち、レジスタ本体５ａがオン）となり、／ＲＳＴ端子２ｃに入力する信号が第２のレベルを超える場合にオフ（すなわち、レジスタ本体５ａがオフ）となる。より詳細に説明する。／ＲＳＴ端子２ｃに入力し、インバータ回路５ｂの入力端子５ｂ１に入力する信号が、第１のレベルよりも低い第２のレベルの場合には、インバータ回路５ｂの出力端子５ｂ２からレジスタ本体５ａに出力される信号は、レジスタ本体５ａによって、Ｈｉｇｈレベルと判定され、レジスタ本体５ａは、オンとなる。／ＲＳＴ端子２ｃに入力し、インバータ回路５ｂの入力端子５ｂ１に入力する信号が、第２のレベルを超える場合には、インバータ回路５ｂの出力端子５ｂ２からレジスタ本体５ａに出力される信号は、レジスタ本体５ａによって、Ｌｏｗレベルと判定され、レジスタ本体５ａは、オフとなる。
【００１７】
レジスタ本体５ａは、外部装置が光トランシーバ１に接続されており、レジスタ本体５ａがオンの場合には、外部装置からＳｔａｔｕｓ端子２ｄ及びデータ端子５ａ２を介して入力する信号（ＬＤＤ３ｂ及びＴＩＡ４ｂの少なくとも一方に対しファームウェアや初期値の変更を指示する制御信号）を、信号線Ｌ７、信号線Ｌ８を介して、ＬＤＤ３ｂ及びＴＩＡ４ｂの少なくとも一方に出力可能である。レジスタ本体５ａは、外部装置が光トランシーバ１に接続されており、外部装置からＳｔａｔｕｓ端子２ｄ及びデータ端子５ａ２を介して入力する制御信号をＬＤＤ３ｂに出力する場合、この制御信号を、信号線Ｌ７を介してＬＤＤ３ｂに出力可能である。レジスタ本体５ａは、外部装置が光トランシーバ１に接続されており、外部装置からＳｔａｔｕｓ端子２ｄ及びデータ端子５ａ２を介して入力する制御信号をＴＩＡ４ｂに出力する場合、この制御信号を、信号線Ｌ８を介してＴＩＡ４ｂに出力可能である。より詳細には、レジスタ本体５ａは、オンの場合（外部装置から／ＲＳＴ端子２ｃに入力する信号が第２のレベルの場合）であって、更に、データ端子５ａ２に入力する信号がＩ２Ｃ規格に準拠してＨｉｇｈからＬｏｗに変化すると、この変化が契機となって、データ端子５ａ２から受けた信号（ファームウェアや初期値の変更を指示する制御信号）を、信号線Ｌ７、信号線Ｌ８を介して、ＬＤＤ３ｂ及びＴＩＡ４ｂの少なくとも一方に出力する。レジスタ本体５ａは、外部装置から／ＲＳＴ端子２ｃに入力する信号が第２のレベルの場合（レジスタ本体５ａがオンの場合）であっても、Ｓｔａｔｕｓ端子２ｄの信号のレベルが予め設定された基準範囲（Ｉ２Ｃ規格に準拠してＨｉｇｈからＬｏｗに変化したとレジスタ本体５ａが判定し得ない範囲であり、例えば、ＨｉｇｈレベルおよびＬｏｗレベル等、一定のレベルであることができる。）に維持されていれば、外部装置からＳｔａｔｕｓ端子２ｄに入力する制御信号を出力しない。
【００１８】
図２は、光トランシーバ１にデータ読み書き装置７が接続されている場合の構成を示す。データ読み書き装置７は、ＬＤＤ３ｂ及びＴＩＡ４ｂに対し、ファームウェアの変更や、初期値の変更を行うための装置である。データ読み書き装置７は、コントローラ７ａ、インバータ回路７ｂ、プルアップ抵抗素子７ｃ、電源７ｄを備える。コントローラ７ａは、クロック端子７ａ１、データ端子７ａ２を有する。コントローラ７ａは、ＣＰＵ、ＲＯＭ、ＲＡＭなどを更に有し、ＲＯＭに格納されたコンピュータプログラムをＣＰＵが実行することによって動作する。
【００１９】
クロック端子７ａ１は、インバータ回路７ｂの入力端子に接続されている。インバータ回路７ｂの出力端子は、プルアップ抵抗素子７ｃの一端に接続されている。プルアップ抵抗素子７ｃの他端は、電源７ｄに接続されている。データ読み書き装置７が光トランシーバ１に接続されている場合、インバータ回路７ｂの出力端子は、／ＲＳＴ端子２ｃに接続される。データ端子７ａ２は、データ読み書き装置７が光トランシーバ１に接続されている場合、Ｓｔａｔｕｓ端子２ｄに接続される。インバータ回路７ｂは、例えばＨｉｇｈレベルの信号が入力すると、Ｌｏｗレベルの信号を出力する。インバータ回路７ｂは、例えばＬｏｗレベルの信号が入力すると、Ｈｉｇｈレベルの信号を出力する。
【００２０】
データ読み書き装置７は、光トランシーバ１に接続されている場合、レジスタ装置５の動作（すなわち、実質的にはレジスタ本体５ａの動作）を制御可能な信号を、クロック端子７ａ１、インバータ回路７ｂ、／ＲＳＴ端子２ｃ、信号線Ｌ５、クロック端子５ａ１を介して、レジスタ本体５ａに出力する。データ読み書き装置７が例えばＨｉｇｈレベルの信号をクロック端子７ａ１から出力する場合、／ＲＳＴ端子２ｃにはＬｏｗレベルの信号が入力し、インバータ回路５ｂの出力端子５ｂ２からはＨｉｇｈレベルの信号が出力される。データ読み書き装置７が例えばＬｏｗレベルの信号をクロック端子７ａ１から出力する場合、／ＲＳＴ端子２ｃにはＨｉｇｈレベルの信号が入力し、インバータ回路５ｂの出力端子５ｂ２からはＬｏｗレベルの信号が出力される。
【００２１】
データ読み書き装置７は、光トランシーバ１に接続されている場合、ＬＤＤ３ｂやＴＩＡ４ｂを制御するための制御信号（ファームウェアや初期値の変更を指示するための制御信号）を、データ端子７ａ２、Ｓｔａｔｕｓ端子２ｄ、信号線Ｌ６、データ端子５ａ２を介してレジスタ本体５ａに出力する。
【００２２】
図３は、光トランシーバ１に光通信装置８が接続されている場合の構成を示す。光通信装置８は、ＬＤＤ３ｂに対し電気的な送信信号を出力し、ＴＩＡ４ｂから出力される電気的な受信信号が入力する装置である。光通信装置８は、ＰＨＹ−ＩＣ８ａ、プルアップ抵抗素子８ｂ、電源８ｃを備える。ＰＨＹ−ＩＣ８ａは、送信信号端子８ａ１、受信信号端子８ａ２、クロック端子８ａ３、データ端子８ａ４を有する。ＰＨＹ−ＩＣ８ａは、ＣＰＵ、ＲＯＭ、ＲＡＭなどを更に有し、ＲＯＭに格納されているコンピュータプログラムをＣＰＵが実行することによって動作する。
【００２３】
送信信号端子８ａ１は、光通信装置８が光トランシーバ１に接続されている場合、ＴｘＤ端子２ａに接続される。受信信号端子８ａ２は、光通信装置８が光トランシーバ１に接続されている場合、ＲｘＤ端子２ｂに接続される。クロック端子８ａ３は、プルアップ抵抗素子８ｂの一端に接続されている。プルアップ抵抗素子８ｂの他端は、電源８ｃに接続されている。クロック端子８ａ３は、光通信装置８が光トランシーバ１に接続されている場合、／ＲＳＴ端子２ｃに接続される。データ端子８ａ４は、光通信装置８が光トランシーバ１に接続されている場合、Ｓｔａｔｕｓ端子２ｄに接続される。
【００２４】
ＰＨＹ−ＩＣ８ａは、光通信装置８が光トランシーバ１に接続されている場合、送信信号端子８ａ１、ＴｘＤ端子２ａ、信号線Ｌ１、信号端子３ｃ１を介して、電気的な送信信号をＬＤＤ３ｂに出力する。ＰＨＹ−ＩＣ８ａは、光通信装置８が光トランシーバ１に接続されている場合、信号端子４ｃ１、信号線Ｌ３、ＲｘＤ端子２ｂ、受信信号端子８ａ２を介して、ＴＩＡ４ｂから出力される電気的な受信信号を受ける。ＰＨＹ−ＩＣ８ａは、光通信装置８が光トランシーバ１に接続されている場合、クロック端子８ａ３、／ＲＳＴ端子２ｃ、信号線Ｌ２、制御用端子３ｃ２を介して、ＬＤＤ３ｂの動作を制御可能な信号を、ＬＤＤ３ｂに出力する。ＰＨＹ−ＩＣ８ａは、光通信装置８が光トランシーバ１に接続されている場合、ＰＤ４ａからの出力信号の有無を示す信号を、モニタ用端子４ｃ２、信号線Ｌ４、Ｓｔａｔｕｓ端子２ｄ、データ端子８ａ４を介して、ＴＩＡ４ｂから受ける。
【００２５】
図４〜図７を参照して、光トランシーバ１の動作を説明する。まず、図４，５を参照して、データ読み書き装置７が光トランシーバ１に接続されている場合における光トランシーバ１の動作を説明する。
【００２６】
図４には、光トランシーバ１がＬＤＤ３ｂ、ＴＩＡ４ｂに対する制御（ファームウェアや初期値の変更を行う制御）を停止している場合の信号の流れが示されている。コントローラ７ａは、クロック端子７ａ１から、略グラウンドレベルの信号（Ｌｏｗ）を、インバータ回路７ｂの入力端子に出力する。インバータ回路７ｂの出力端子から出力される信号（ｖ１（第３のレベル）の値を有する信号）は、／ＲＳＴ端子２ｃに入力し、更に、／ＲＳＴ端子２ｃを介して、インバータ回路５ｂの入力端子５ｂ１に入力し、ＬＤＤ３ｂの制御用端子３ｃ２に入力する。／ＲＳＴ端子２ｃ、入力端子５ｂ１、制御用端子３ｃ２には、ｖ１の値の信号が入力する。ｖ１は、式１によって表される。式１：ｖ１＝（ｖ０１×ｒ２）／（ｒ１＋ｒ２）。ｖ０１は、電源７ｄから印加される電圧値（Ｖ）であり、３．０Ｖ〜３．６Ｖ程度の値である。ｒ１は、プルアップ抵抗素子７ｃの抵抗値（Ω）であり、８．７５ｋΩ程度の値である。ｒ２は、プルダウン抵抗素子６の抵抗値（Ω）であり、５ｋΩ未満の値である。ｖ１は、ｖｈよりも小さい。すなわち、ｖ１＜ｖｈという不等式が成立する。ＬＤＤ３ｂは、制御用端子３ｃ２に入力する信号を、ｖｈ以上の値（第１のレベル）の場合にＨｉｇｈレベルであると判定し、ｖｈ未満の値の場合にＬｏｗレベルであると判定する。図４に示す場合、制御用端子３ｃ２に入力する信号が、ｖｈ未満であるｖ１の値を有するので、ＬＤＤ３ｂは、制御用端子３ｃ２に入力する信号をＬｏｗレベルと判定し、オフとなる。ｖ１の値の信号がインバータ回路５ｂの入力端子５ｂ１に入力すると、インバータ回路５ｂは、出力端子５ｂ２を介して、レジスタ本体５ａがＬｏｗレベルであると判定するレベル（レジスタ本体５ａがオフとなるレベル）の信号を出力する。このように、ｖ１の値に対応する第３のレベルは、第１のレベルと第２のレベルの間にあり（第１のレベルよりも小さく第２のレベルよりも大きい）、第３のレベルの信号が／ＲＳＴ端子２ｃに入力されると、ＬＤＤ３ｂとレジスタ本体５ａとが共にオフとなる。レジスタ本体５ａがオフの場合、データ端子５ａ２にＳｔａｔｕｓ端子２ｄを介してどのような信号が入力しても、この信号は、信号線Ｌ７、信号線Ｌ８を介して、ＬＤＤ３ｂ、ＴＩＡ４ｂに出力されない。
【００２７】
図５には、光トランシーバ１が、ＬＤＤ３ｂ、ＴＩＡ４ｂに対する制御（ファームウェアや初期値の変更を行う制御）を実行している場合の信号の流れが示されている。コントローラ７ａは、クロック端子７ａ１から、比較的に高いレベルの信号（Ｈｉｇｈ）を、インバータ回路７ｂの入力端子に出力する。インバータ回路７ｂの出力端子から出力される信号（ｖ１の値に満たない略グラウンドレベルの信号）は、／ＲＳＴ端子２ｃに入力し、更に、／ＲＳＴ端子２ｃを介して、インバータ回路５ｂの入力端子５ｂ１に入力し、ＬＤＤ３ｂの制御用端子３ｃ２に入力する。ＬＤＤ３ｂの制御用端子３ｃ２に入力される信号はｖ１に満たないレベルの信号なので、ＬＤＤ３ｂは、オフとなるが、インバータ回路５ｂの出力端子５ｂ２から出力される信号は、レジスタ本体５ａによってＨｉｇｈレベルと判定される値を有し、よって、レジスタ５ａはオンとなる。すなわち、／ＲＳＴ端子２ｃには、第２のレベルの信号が入力している。コントローラ７ａは、クロック端子７ａ１から、比較的に高いレベルの信号をインバータ回路７ｂの入力端子に出力し、これにより、レジスタ本体５ａがオンになると、Ｉ２Ｃ規格に準拠してＨｉｇｈからＬｏｗに変化したとレジスタ本体５ａによって判定される信号を、データ端子７ａ２からＳｔａｔｕｓ端子２ｄ及びデータ端子５ａ２を介してレジスタ本体５ａに出力する。レジスタ本体５ａは、データ端子５ａ２に入力する信号のレベルがＩ２Ｃ規格に準拠してＨｉｇｈからＬｏｗに変化したと判定すると、ＬＤＤ３ｂ、ＴＩＡ４ｂに対する制御（ファームウェアや初期値の変更を行う制御）を開始し、データ端子５ａ２に入力する制御信号（ファームウェアや初期値の変更を指示する制御信号）を、信号線Ｌ７、信号線Ｌ８を介して、ＬＤＤ３ｂ、ＴＩＡ４ｂに出力する。
【００２８】
次に、図６，７を参照して、光通信装置８が光トランシーバ１に接続されている場合における光トランシーバ１の動作を説明する。図６には、光トランシーバ１が光信号の送受を停止している場合の信号の流れが示されている。ＰＨＹ−ＩＣ８ａは、クロック端子８ａ３から、ｖｈの値に満たない略グラウンドレベルの信号（Ｌｏｗ）を／ＲＳＴ端子２ｃに出力する。ＬＤＤ３ｂの制御用端子３ｃ２には、第１のレベルを下回る値の信号が入力するので、ＬＤＤ３ｂは、オフとなる。インバータ回路５ｂの出力端子５ｂ２から出力される信号のレベルは、レジスタ本体５ａがＨｉｇｈレベルであると判定するレベルであり、レジスタ本体５ａは、オンとなる。すなわち、／ＲＳＴ端子２ｃには、第２のレベルの信号が入力している。ＰＨＹ−ＩＣ８ａは、クロック端子８ａ３からｖｈの値に満たない略グラウンドレベルの信号（Ｌｏｗ）を出力している間、データ端子８ａ４から出力する信号のレベルを、一定に（例えば、ＨｉｇｈおよびＬｏｗ等、一定のレベルに）維持する（少なくとも、Ｉ２Ｃ規格に準拠してＨｉｇｈからＬｏｗに変化したとレジスタ本体５ａが判定し得ない範囲に、維持する。）。従って、レジスタ本体５ａは、レジスタ本体５ａがオンの場合であっても、Ｓｔａｔｕｓ端子２ｄ及びデータ端子５ａ２に入力した信号を、信号線Ｌ７、信号線Ｌ８を介して、ＬＤＤ３ｂ、ＴＩＡ４ｂに出力しない。
【００２９】
図７には、光トランシーバ１が光信号を送受している場合の信号の流れが示されている。ＰＨＹ−ＩＣ８ａは、クロック端子８ａ３から、ｖ２の値を有する比較的に高いレベルの信号（Ｈｉｇｈ）を、／ＲＳＴ端子２ｃに出力する。／ＲＳＴ端子２ｃ、入力端子５ｂ１、制御用端子３ｃ２には、ｖ２の値の信号が入力する。ｖ２は、式２によって表される。式２：ｖ２＝（ｖ０２×ｒ２）／（ｒ３＋ｒ２）。ｖ０２は、電源８ｃから印加される電圧値（Ｖ）であり、３．０Ｖ〜３．６Ｖ程度の値である。ｒ３は、プルアップ抵抗素子８ｂの抵抗値（Ω）であり、１０ｋΩ程度の値である。ｖ２は、ｖｈよりも大きい。すなわち、ｖｈ＜ｖ２という不等式が成立し、ｖ２の値は、第１のレベルに属する。このように、／ＲＳＴ端子２ｃには、第１のレベルの信号が入力している。制御用端子３ｃ２に入力する信号が、第１のレベルに属するので、ＬＤＤ３ｂは、制御用端子３ｃ２に入力する信号をＨｉｇｈレベルと判定し、オンとなる。第１のレベルの信号がインバータ回路５ｂの入力端子５ｂ１に入力すると、インバータ回路５ｂは、出力端子５ｂ２を介して、レジスタ本体５ａがＬｏｗレベルであると判定するレベル（レジスタ５ａがオフとなるレベル）の信号を出力する。このように、第１のレベルに属するｖ２の値の信号が／ＲＳＴ端子２ｃに入力されると、ＬＤＤ３ｂはオンとなり、レジスタ本体５ａはオフとなる。レジスタ本体５ａがオフの場合、レジスタ本体５ａのデータ端子５ａ２にＳｔａｔｕｓ端子２ｄを介してどのような信号が入力しても、この信号は、信号線Ｌ７、信号線Ｌ８を介して、ＬＤＤ３ｂ、ＴＩＡ４ｂに出力されない。
【００３０】
なお、上記したように、／ＲＳＴ端子２ｃに入力する信号のレベルが第１のレベル（例えば、ｖ２の値）の場合、ＬＤＤ３ｂはオンとなり、レジスタ本体５ａはオフとなる。／ＲＳＴ端子２ｃに入力する信号のレベルが、第２のレベル（例えば、略グラウンドレベル）の場合、ＬＤＤ３ｂはオフとなり、レジスタ本体５ａはオンとなる。／ＲＳＴ端子２ｃに入力する信号のレベルが、第１のレベルと第２のレベルの間にある第３のレベル（例えば、ｖ１の値）の場合、ＬＤＤ３ｂとレジスタ本体５ａとは、共に、オフとなる。
【００３１】
以上説明したように、光トランシーバ１によれば、ＬＤＤ３ｂの制御用端子３ｃ２に接続された／ＲＳＴ端子２ｃを用いて、レジスタ装置５のオン・オフの制御を、データ読み書き装置７及び光通信装置８が行え、更に、ＴＩＡ４ｂのモニタ用端子４ｃ２に接続されたＳｔａｔｕｓ端子２ｄを用いて、ＬＤＤ３ｂおよびＴＩＡ４ｂに対しＳｔａｔｕｓ端子２ｄに入力する信号（例えば、ＬＤＤ３ｂおよびＴＩＡ４ｂを制御するための信号）をレジスタ装置５に出力させることをデータ読み書き装置７が行える。従って、ＴｘＤ端子２ａ〜Ｓｔａｔｕｓ端子２ｄの他に、更に、外部装置に接続するための端子を光トランシーバ１に増設せずに、ＬＤＤ３ｂ及びＴＩＡ４ｂの各々に対し既に設けられておりＭＯＳＴ規格に準拠した／ＲＳＴ端子２ｃとＳｔａｔｕｓ端子２ｄとを用いて、ＬＤＤ３ｂおよびＴＩＡ４ｂが、データ読み書き装置７によって制御可能となる。
【００３２】
図８は、本実施形態の変形例である光トランシーバ１ａが示されている。光トランシーバ１ａは、光トランシーバ１のＬＤＤ３ｂがＬＤＤ３ｄに替えられており、光トランシーバ１のＴＩＡ４ｂがＴＩＡ４ｄに替えられている。ＬＤＤ３ｄは、レジスタ装置３ｅを有し、レジスタ装置３ｅは、レジスタ装置５と同様の機能を有する。ＴＩＡ４ｄは、レジスタ装置４ｅを有し、レジスタ装置４ｅは、レジスタ装置５と同様の機能を有する。
【００３３】
レジスタ装置３ｅは、レジスタ本体３１ｅ、クロック端子３ｅ１、データ端子３ｅ２を有し、レジスタ本体３１ｅ、クロック端子３ｅ１、データ端子３ｅ２の各々は、レジスタ本体５ａ、クロック端子５ａ１、データ端子５ａ２の各々に対応している。クロック端子３ｅ１は、インバータ回路３ｆを有する。インバータ回路３ｆは、入力端子３ｆ１と出力端子３ｆ２とを含む。インバータ回路３ｆは、インバータ回路５ｂに対応している。入力端子３ｆ１は、入力端子５ｂ１に対応している。出力端子３ｆ２は、出力端子５ｂ２に対応している。
【００３４】
レジスタ装置４ｅは、レジスタ本体４１ｅ、クロック端子４ｅ１、データ端子４ｅ２を有し、レジスタ本体４１ｅ、クロック端子４ｅ１、データ端子４ｅ２の各々は、レジスタ本体５ａ、クロック端子５ａ１、データ端子５ａ２の各々に対応している。クロック端子４ｅ１は、インバータ回路４ｆを有する。インバータ回路４ｆは、入力端子４ｆ１と出力端子４ｆ２とを含む。インバータ回路４ｆは、インバータ回路５ｂに対応している。入力端子４ｆ１は、入力端子５ｂ１に対応している。出力端子４ｆ２は、出力端子５ｂ２に対応している。
【００３５】
クロック端子３ｅ１と／ＲＳＴ端子２ｃとは、信号線Ｌ５ａ（第３の信号線）によって接続されている。信号線Ｌ５ａは、信号線Ｌ５に対応している。信号線Ｌ５ａは、インバータ回路３ｆの入力端子３ｆ１に接続され、インバータ回路３ｆの出力端子３ｆ２はレジスタ本体３１ｅに接続されている。データ端子３ｅ２とＳｔａｔｕｓ端子２ｄとは、信号線Ｌ６ａ（第４の信号線）によって接続されている。信号線Ｌ６ａは、信号線Ｌ６に対応している。
【００３６】
クロック端子４ｅ１と／ＲＳＴ端子２ｃとは、信号線Ｌ５ｂ（第３の信号線）によって接続されている。信号線Ｌ５ｂは、信号線Ｌ５に対応している。信号線Ｌ５ｂは、インバータ回路４ｆの入力端子４ｆ１に接続され、インバータ回路４ｆの出力端子４ｆ２はレジスタ本体４１ｅに接続されている。データ端子４ｅ２とＳｔａｔｕｓ端子２ｄとは、信号線Ｌ６ｂ（第４の信号線）によって接続されている。信号線Ｌ６ｂは、信号線Ｌ６に対応している。
【００３７】
レジスタ装置３ｅとレジスタ装置４ｅとは、図４〜図７に示すレジスタ装置５の動作と同様の動作をする。ＬＤＤ３ｄに搭載されているレジスタ装置３ｅは、ＬＤＤ３ｄに対する制御（ＬＤＤ３ｄのファームウェアまたは初期値を変更する等の制御）を行うための装置であり、ＴＩＡ４ｄに搭載されているレジスタ装置４ｅは、ＴＩＡ４ｄに対する制御（ＴＩＡ４ｄのファームウェアまたは初期値を変更する等の制御）を行うための装置である。また、光トランシーバ１ａは、信号線Ｌ７，Ｌ８を有しておらず、光トランシーバ１ａのレジスタ装置５は、ＬＤＤ３ｄ、ＴＩＡ４ｄ以外の他の素子に接続されており、当該他の素子を制御する信号を、当該他の素子に出力する。
【００３８】
ＬＤＤ３ｄは、レジスタ装置３ｅを搭載しているので、他のレジスタ装置を光トランシーバ１ａに更に設けることなく、ＬＤＤ３ｄがデータ読み書き装置７によって制御可能となる。ＴＩＡ４ｄは、レジスタ装置４ｅを搭載しているので、他のレジスタ装置を光トランシーバ１ａに更に設けることなく、ＴＩＡ４ｄがデータ読み書き装置７によって制御可能となる。
【００３９】
なお、本実施形態に係る光トランシーバの変形例としては、ＬＤＤ３ｄ及びＴＩＡ４ｄを備える光トランシーバ１ａの他に、ＬＤＤ３ｄ及びＴＩＡ４ｂを備える構成であることもできるし、ＬＤＤ３ｂ及びＴＩＡ４ｄを備える構成であることもできるし、また、レジスタ装置５を有さない構成であることもできる。
【００４０】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００４１】
１，１ａ…光トランシーバ、２ａ…ＴｘＤ端子、２ｂ…ＲｘＤ端子、２ｃ…／ＲＳＴ端子（第１の端子）、２ｄ…Ｓｔａｔｕｓ端子（第２の端子）、３１ｅ，４１ｅ，５ａ…レジスタ本体、３ａ…ＬＤ（発光素子）、３ｂ，３ｄ…ＬＤＤ（駆動回路）、３ｃ１，４ｃ１…信号端子、３ｃ２…制御用端子、３ｅ，４ｅ，５…レジスタ装置、３ｅ１，４ｅ１，５ａ１，７ａ１，８ａ３…クロック端子、３ｅ２，４ｅ２，５ａ２，７ａ２，８ａ４…データ端子、３ｆ，４ｆ，５ｂ，７ｂ…インバータ回路、３ｆ１，４ｆ１，５ｂ１…入力端子、３ｆ２，４ｆ２，５ｂ２…出力端子、４ａ…ＰＤ（受光素子）、４ｂ，４ｄ…ＴＩＡ（増幅回路）、４ｃ２…モニタ用端子、６…プルダウン抵抗素子、７…データ読み書き装置、７ａ…コントローラ、７ｃ，８ｂ…プルアップ抵抗素子、７ｄ，８ｃ…電源、８…光通信装置、８ａ…ＰＨＹ−ＩＣ、８ａ１…送信信号端子、８ａ２…受信信号端子、Ｌ１，Ｌ３，Ｌ７，Ｌ８…信号線、Ｌ２…信号線（第１の信号線）、Ｌ４…信号線（第２の信号線）、Ｌ５，Ｌ５ａ，Ｌ５ｂ…信号線（第３の信号線）、Ｌ６，Ｌ６ａ，Ｌ６ｂ…信号線（第４の信号線）。
【図１】
2014045280.tif 000003
【図２】
2014045280.tif 000004
【図３】
2014045280.tif 000005
【図４】
2014045280.tif 000006
【図５】
2014045280.tif 000007
【図６】
2014045280.tif 000008
【図７】
2014045280.tif 000009
【図８】
2014045280.tif 000010