(57)【要約】【課題】不要片を分断できる貼り合わせ基板の製造方法を提供することができる。【解決手段】半導体ウエハとガラス基板とをシール材によって貼り合わせ、半導体ウエハを切込み溝に沿って切断して、半導体基板を半導体ウエハから分離する。ガラス基板を第１の溝に沿って分断して、対向基板と対向基板に連なる周辺領域とをガラス基板から分離する。対向基板を吸着した状態で分断する分断用具を用いて対向基板と周辺領域とを第２の溝に沿って分断し、周辺領域を対向基板から分断する。【選択図】図１
2014089295.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１の基板部を有する第１のマザー基板と複数の第２の基板部を有する第２のマザー基板とを用いて、前記第１の基板部と前記第２の基板部とが貼り合わせられた貼り合わせ基板を製造する製造方法において、
前記第１の基板部に端子を形成するステップと、
前記第１の基板部、及び前記第２の基板部の少なくとも一方に接着材を設けるステップと、
前記端子が形成された前記第１のマザー基板の面が前記第２のマザー基板と対向し、前記第１のマザー基板と前記第２のマザー基板とを前記接着材によって貼り合わせるステップと、
前記第１の基板部を前記第１のマザー基板から分離するための切込み溝を形成するステップと、
前記第２のマザー基板の前記第１のマザー基板と対向する面と反対側の面に、前記第２の基板部と、前記第２の基板部と連なる前記第２の基板部の周辺領域とを、前記第２のマザー基板から分離するための第１の溝を前記第２の基板部の厚さ方向に形成するステップと、
前記第２のマザー基板の前記反対側の面の、前記第１のマザー基板に形成された前記切込み溝に対応する位置に、前記第２の基板部の周辺領域を前記第２の基板部から分離するための第２の溝を前記第２の基板部の厚さ方向に形成するステップと、
前記第１のマザー基板を前記切込み溝に沿って切断し、前記第１の基板部を前記第１のマザー基板から分離するステップと、
前記第２のマザー基板を前記第１の溝に沿って分断して、前記第２の基板部と前記第２の基板部の周辺領域とを、前記第２のマザー基板から分離するステップと、
前記第２の基板部を吸着した状態で分断する分断用具を用いて、前記第２の基板部と前記第２の基板部の周辺領域とを前記第２の溝に沿って分断して、前記第２の基板部の周辺領域を前記第２の基板部から分離するステップとを備える貼り合わせ基板の製造方法。
【請求項２】
前記第２の溝の深さは、前記第１の溝の深さより浅いことを特徴とする請求項１記載の貼り合わせ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貼り合わせ基板の製造方法に関し、特に詳しくは、接着材によって第１の基板と第２の基板とが貼り合わされた貼り合わせ基板の製造方法に関する。
【背景技術】
【０００２】
液晶表示素子は、シール材によって貼り合わされた第１の基板と第２の基板との間に液晶が挟持された構造を有している。液晶表示素子の製造方法の一つに、複数の第１の基板が形成された第１のマザー基板と、複数の第２の基板が形成された第２のマザー基板とを貼り合わせ、第１のマザー基板と第２のマザー基板からそれぞれ第１の基板と第２の基板とを分断し、個々の液晶表示素子とする方法がある。
【０００３】
特許文献１には、貼り合わされた一対の大板から、貼り合わされた一対のＴＦＴ基板及び対向基板を組毎に分断する電気光学装置の製造方法、電気光学装置、電子機器が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２６６６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
第１のマザー基板と第２のマザー基板とを切断して得られた、第１の基板と第２の基板とが貼り合わされた液晶表示素子は、第１の基板における平行な２辺（例えば、短辺である２辺）と第２の基板においてこれに対応する平行な２辺とが、位置が揃わない状態で第１の基板と第２の基板が対向している。すなわち第１の基板は第２の基板と対向しない領域を有し、第２の基板は第１の基板と対向しない領域を有する。これは、一方の基板上に形成された外部から電圧が供給されたり、画像信号を送受信する端子群を露出させるためである。端子群は一方の基板が他方の基板と対向しない領域に形成されている。他方の基板の一方の基板と対向しない領域は、液晶表示素子に不要な部分である。この不要な部分を他方の基板から分断する必要があるが、基板は非常に小さいため不要な部分の分断が難しく、また対向する一方の基板や端子群を破損せずに分断することも難しいという問題があった。
【０００６】
本発明は、上記問題に鑑み、不要片を分断できる貼り合わせ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様にかかる製造方法は、複数の第１の基板部を有する第１のマザー基板と複数の第２の基板部を有する第２のマザー基板とを用いて、前記第１の基板部と前記第２の基板部とが貼り合わせられた貼り合わせ基板を製造する製造方法において、前記第１の基板部に端子を形成するステップと、前記第１の基板部、及び前記第２の基板部の少なくとも一方に接着材を設けるステップと、前記端子が形成された前記第１のマザー基板の面が前記第２のマザー基板と対向し、前記第１のマザー基板と前記第２のマザー基板とを前記接着材によって貼り合わせるステップと、前記第１の基板部を前記第１のマザー基板から分離するための切込み溝を形成するステップと、前記第２のマザー基板の前記第１のマザー基板と対向する面と反対側の面に、前記第２の基板部と、前記第２の基板部と連なる前記第２の基板部の周辺領域とを、前記第２のマザー基板から分離するための第１の溝を前記第２の基板部の厚さ方向に形成するステップと、前記第２のマザー基板の前記反対側の面の、前記第１のマザー基板に形成された前記切込み溝に対応する位置に、前記第２の基板部の周辺領域を前記第２の基板部から分離するための第２の溝を前記第２の基板部の厚さ方向に形成するステップと、前記第１のマザー基板を前記切込み溝に沿って切断し、前記第１の基板部を前記第１のマザー基板から分離するステップと、前記第２のマザー基板を前記第１の溝に沿って分断して、前記第２の基板部と前記第２の基板部の周辺領域とを、前記第２のマザー基板から分離するステップと、前記第２の基板部を吸着した状態で分断する分断用具を用いて、前記第２の基板部と前記第２の基板部の周辺領域とを前記第２の溝に沿って分断して、前記第２の基板部の周辺領域を前記第２の基板部から分離するステップとを備えるものである。
【発明の効果】
【０００８】
本発明によれば、不要片を分断できる貼り合わせ基板の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態にかかる貼り合わせ基板の製造方法を示すフローチャートである。
【図２】半導体基板が複数形成された半導体ウエハを示す平面図である。
【図３】本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。
【図４】本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。
【図５】図４に示す貼り合わせ構造体から分断される前の一つの素子Ｄの構造を強調した断面図である。
【図６】本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。
【図７】本実施の形態にかかる製造方法における不要片の分断工程を説明する図である。
【図８】本実施の形態にかかる製造方法における不要片の分断工程を説明する図である。
【図９】本実施の形態にかかる製造方法における不要片の分断工程を説明する図である。
【図１０】本実施の形態にかかる製造方法において製造される表示素子を示す図である。
【図１１】本実施の形態にかかる製造方法における第２の溝の深さと分断の関係を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の説明では、本実施の形態にかかる貼り合わせ基板が、液晶表示素子であるとして説明する。もちろん、本実施の形態にかかる貼り合わせ基板は、液晶表示素子以外の表示素子、光学素子、半導体基板などであってもよく、これら以外のものであってもよい。すなわち、第１の基板と第２の基板とが接着材によって貼り合わされた構造を有する貼り合わせ基板を製造する方法に適用することができる。第１の基板と第２の基板の材質は特に限定されるものではないが、一方の基板をスクライブブレイクによって分断する貼り合わせ基板に好適である。
【００１１】
第１の基板部である半導体基板を複数有する半導体ウエハを用意する。アクティブマトリクス型液晶表示素子の場合、半導体基板はＴＦＴアレイ基板となる。反射型の液晶表示素子を製造する場合、半導体ウエハとしてシリコンウエハを用いることができる。そして、半導体ウエハには、アルミニウム膜などの反射画素電極が設けられている。
また、第２の基板部である対向基板を複数有するガラス基板を用意する。
【００１２】
本実施の形態では、第１のマザー基板である半導体ウエハと第２のマザー基板であるガラス基板とを貼り合わせた後に、半導体ウエハを素子サイズに切断する。半導体ウエハを切断することで、半導体ウエハに設けられた複数の半導体基板が個片に分離される。半導体ウエハを切断した後、ガラス基板を分断する。ガラス基板を分断することで、ガラス基板に設けられた複数の対向基板が個片に分離される。ガラス基板の分断は例えばスクライブブレイクで行う。これにより、半導体基板と対向基板とを備えた液晶表示素子を製造することができる。
第１のマザー基板と第２のマザー基板、個々の半導体基板と対向基板に切断される前、の状態でシール材の硬化、液晶の滴下等を行うことができるため、液晶表示素子の生産性を向上することができる。
【００１３】
本実施の形態にかかる貼り合わせ基板の製造方法について、図を参照して説明する。図１は、製造方法を示すフローチャートである。適宜、図２〜図１１を参照しつつ、図１に示した製造フローを説明する。なお、図２は、複数の半導体基板１を有する半導体ウエハを示す平面図であり、図３〜図１０は、それぞれ製造途中における貼り合わせ基板の断面図である。なお、以下に示す製造工程の順番は、適宜変更することができる。
【００１４】
＜ステップＳ１：駆動回路形成工程＞
まず、図２に示す第１のマザー基板である半導体ウエハ１１０を用いた製造工程について説明する。半導体ウエハ１１０は、例えば、８インチのシリコンウエハである。半導体ウエハ１１０は、マトリクス状に配列された複数の半導体基板１を有する。所定の半導体プロセスを用いて、半導体基板１に駆動回路を形成する。駆動回路は、液晶を駆動するための回路であり、ＴＦＴなどを有する。液晶表示素子は一つの半導体基板１を備える。
後述する工程で、半導体ウエハ１１０を分割ライン３２、３３に沿って切断することで、半導体基板１が個片に分断される。
【００１５】
＜ステップＳ２：画素電極及び端子群形成工程＞
半導体ウエハ１１０の表面に、マトリクス状に複数配置された画素電極と、端子とを形成する。各半導体基板１は、複数の画素電極及び端子を備える。
各半導体基板１において、画素電極が設けられた領域が表示領域となる。画素電極は、複数の画素のそれぞれに設けられている。端子は外部と接続される接続端子であり、表示領域の外側の周辺領域に形成される。入力する信号数などに応じて端子を複数設けることが好ましい。さらに端子からは各種配線が延在している。端子は通常、半導体基板１の端辺に沿って配列される。
【００１６】
ここで、半導体ウエハ１１０、及び半導体基板１の画素電極及び端子が形成された面を表面とし、その反対側の面を裏面とする。すなわち、画素電極及び端子が形成された第１の面が表面となり、第１の面の反対側の第２の面が裏面となる。
【００１７】
本実施形態では、スパッタ法によって、所定の厚さのアルミニウム膜を形成した後、フォトリソグラフィ法を用いてレジストパターンを形成する。レジストパターンをマスクとして、アルミニウム膜をエッチングすることにより、画素電極及び端子となる導電膜のパターンを形成する。画素電極は光を反射する反射画素電極である。
【００１８】
＜ステップＳ３：加工基準ライン形成工程＞
図２に示すように、半導体ウエハ１１０に加工基準ライン３０、３１を形成する。半導体ウエハ１１０におけるパターン領域の左端からオフセット量Ｘａの位置を切断する。この切断により、Ｙ方向に沿った加工基準ライン３０を形成することができる。同様に、パターン領域の上端からオフセット量Ｙａの位置を切断する。この切断により、Ｘ方向に沿った加工基準ライン３１を形成することができる。なお、パターン領域は、半導体ウエハ１１０の表面のパターンが形成される領域であり、加工基準ライン３０に平行な複数のライン３２と、加工基準ライン３１に平行な複数のライン３３が形成されている。隣接するライン３２と隣接するライン３３とで囲まれる１領域が半導体基板１が形成されている領域となる。
【００１９】
加工基準ライン３０、３１は、後の工程（ステップＳ９）で、半導体ウエハ１１０を加工する際のアラインメントに使用される基準ラインとなる。加工基準ライン３０と加工基準ライン３１を形成する順番は特に限定されるものではない。また、半導体ウエハ１１０の左右両端に加工基準ライン３０を形成し、半導体ウエハ１１０の上下両端に加工基準ライン３１を形成してもよい。
【００２０】
＜ステップＳ４：反射画素電極側配向膜形成工程＞
次に、反射画素電極側の配向膜を形成する。まず、半導体ウエハ１１０を超純水によって、超音波洗浄する。洗浄後、ステップＳ２で形成した画素電極を覆うように、加工基準ライン３０及び加工基準ライン３１を基準にして半導体基板１ごとに配向膜を形成する。配向膜は、少なくとも後述する表示領域に形成される。
【００２１】
配向膜は、ＳｉＯ2を用いた斜方蒸着法によって所定の厚みで形成する。このとき、配向膜がステップＳ２で形成した端子を覆わないように、端子をマスクした状態で配向膜を蒸着する。これにより、端子が配向膜で覆われるのを防ぐことができる。なお、画素電極及び端子を形成する際に、配向膜を位置合わせ形成するための位置合わせパターンを形成しておいてもよい。
【００２２】
＜ステップＳ５：シールパターン及び液晶層の形成工程＞
次にシール材のパターンと、液晶層を形成する。そのため、まず、上述のステップＳ１〜Ｓ４を経た半導体ウエハ１１０の表面に、シール材を塗布する。シール材は、各半導体基板１の画素電極を囲うように、枠状に形成される。シール材で囲われた領域が表示領域となる。例えば、表示領域が矩形の場合、シール材は矩形枠状に塗布される。半導体基板１において端子は、シール材で囲われた領域の外側の周辺領域に形成されている。
【００２３】
シール材は所定の直径を有する球状のスペーサが樹脂に分散したものである。例えば、スペーサの粒径は液晶層の厚みに合わせて１μｍ〜３μｍとすることができる。スペーサの直径によって半導体基板１と半導体基板１に対向して設けられる対向基板とのギャップが規定される。樹脂は、光硬化性樹脂、又は熱硬化性樹脂である。
【００２４】
次に、液晶をシール材で囲われた領域内に滴下し、液晶層を形成する。すなわち、半導体基板１毎に、画素電極が形成されている表示領域に、液晶が滴下される。液晶は、配向膜によって所定の方向に配向する。シール材と液晶層は、半導体ウエハ１１０側ではなく、後述するガラス基板側に形成してもよい。すなわち、第１マザー基板及び第２マザー基板の少なくとも一方に、シール材を形成して、シール材で囲まれた領域に液晶を滴下すればよい。
【００２５】
＜ステップＳ６：透明電極及び反射防止膜形成工程＞
次に、第２のマザー基板であるガラス基板を用いた製造工程について説明する。ガラス基板を用いた製造工程は、上述したステップＳ１〜ステップＳ５の製造工程と並行して行ってもよい。まず、半導体ウエハ１１０と同程度の大きさを有する円形状の、透明なガラス基板を用意する。ガラス基板はマトリクス状に配列された複数の対向基板を有する。ガラス基板の一面側に透明電極を形成し、他面側に反射防止膜を形成する。
本実施形態では、所定の厚さのＩＴＯ膜を透明電極として用いた。ＩＴＯ膜は、スパッタリング法を用いて、ガラス基板の一面側に形成される。ガラス基板の他面側には、所定の厚さのＮｂ2Ｏ2とＳｉＯ2の積層膜を、真空蒸着法を用いて形成して反射防止膜を設けた。
【００２６】
＜ステップＳ７：透明電極側配向膜形成工程＞
次に、透明電極側の配向膜を形成する。そのため、まず、ガラス基板を超純水によって超音波洗浄する。洗浄後、透明電極上に配向膜を形成する。ここでは、ステップＳ４と同様の方法により配向膜を形成することができる。マスクを用いて、ＳｉＯ2を用いた斜方蒸着法によって０．１μｍの厚みで形成する。
【００２７】
＜ステップＳ８：貼り合わせ構造体形成工程＞
半導体ウエハ１１０とガラス基板とを貼り合わせて、貼り合わせ構造体を作製する。減圧環境下で、半導体ウエハ１１０の端子と配向膜を形成した面とガラス基板の配向膜を形成した面とを配向膜が互いに向き合うようにして配置する。さらに、半導体基板１００とガラス基板との相対位置を位置合わせした後、半導体ウエハ１１０とガラス基板とをシール材により所定の間隙を有した状態で貼り合わせ、シール材にＵＶ照射及び熱を加えて硬化させ接着させる。半導体基板１と対向基板は、シール材が接着材となって貼り合わされる。半導体基板１と対向基板とシール材とで形成された空間に液晶が充填されている。
本実施形態では、一対の半導体基板１と対向基板毎にシール材が設けられているため、半導体基板１のそれぞれが対向基板と貼り合わせられる。ステップＳ１〜ステップＳ８により半導体ウエハ１１０とガラス基板とが貼り合わされた貼り合わせ構造体を得ることができる。
【００２８】
＜ステップＳ９：半導体基板毎に分断する工程＞
半導体ウエハ１１０を素子サイズ、すなわち半導体基板１毎、に分断する。分断を行うために、半導体ウエハ１１０にダイシングブレードを用いて切込み溝１２を形成する。切込み溝１２を形成する際のアラインメントは、図２に示す加工基準ライン３０、３１を基準とする。加工基準ライン３０を基準にして、加工基準ライン３０と平行な複数の分割ライン３２上に切込み溝１２を形成する。また、加工基準ライン３１を基準にして、加工基準ライン３１と平行な複数の分割ライン３３上に切込み溝１２を形成する。
図３に、ステップＳ９の処理が施された貼り合わせ構造体を示す。各半導体基板１はシール材３と液晶層４とを介してガラス基板２０と対向し、半導体基板１上には端子５が形成されている。端子５は上述したとおり、複数形成してもよいが、ここでは図示の簡略のため各半導体基板１に一つの端子５を示した。隣接する半導体基板１が切込み溝１２により互いに分断される。半導体基板１はシール材３によって対向基板（ガラス基板２０）に固定されているため、半導体ウエハ１１０をフルカットしても個々の半導体基板１が脱落することはない。
【００２９】
＜ステップＳ１０：ガラス基板から対向基板と周辺領域とを分断する工程＞
図４は、図３に示す貼り合わせ構造体に、本ステップＳ１０にて第１の溝及び第２の溝を形成した貼り合わせ構造体を示す。図５は、説明のために図４の貼り合わせ構造体から個々の素子Ｄに分断される前の一つの素子Ｄの構造を強調した図を示す。素子Ｄは、一対の半導体基板１と対向基板２とを備え、半導体基板１と対向基板２との間にはシール材３、液晶層４が形成され、半導体基板１上には端子５が形成されている。対向基板２の一辺側には対向基板２の周辺領域２Ｕとなるガラス基板が、対向基板２と連なっている。
ステップＳ１０では、図３に示す貼り合わせ構造体のガラス基板２０から、図４に示す一組の対向基板２と周辺領域２Ｕ毎に分断する。ガラス基板２０、透明電極、反射防止膜，及び配向膜はいずれも透明なので、貼り合わせ構造体の状態でも、ガラス基板２０を介して半導体ウエハ１１０に形成された切込み溝１２の位置を検出できる。ガラス基板２０の半導体基板１（半導体ウエハ１１０）に対向する面と反対側の面に第１の溝２１を形成する。第１の溝２１は、半導体ウエハ１１０の切込み溝１２を基準として、形成する位置を決定する。
【００３０】
図５に示すように、半導体基板１は、端子５が形成されている側の端部で、端子５が形成されている面に直交する半導体基板１の一面である端部１Ａと、端部１Ａに平行な一面である端部１Ｂとを有する。対向基板２と対向基板２の周辺領域２Ｕは連なっており、周辺領域２Ｕが連なる対向基板２の一辺に平行な対向基板２の一面である端部２Ａと、端部２Ａと平行な周辺領域２Ｕの一面である端部２Ｂとをそれぞれ有する。半導体基板１の端部１Ａ側に対向基板２の端部２Ａが位置し、半導体基板１の端部１Ｂ側に周辺領域２Ｕの端部２Ｂとが位置する。端部１Ａと端部２Ａ、端部１Ｂと端部２Ｂとはそれぞれ平行である。図５に示す素子Ｄの断面視では、半導体基板１の端部１Ａと対向基板２の端部２Ａとはその位置が揃っておらず、半導体基板１の端部１Ｂと周辺領域２Ｕの端部２Ｂとはその位置が揃っていない。この状態の半導体基板１と対向基板２の関係を、オフセットした位置に位置するとした。
対向基板２は、端部２Ａが半導体基板１の端子５が形成されている領域側の端部１Ａからシール材３方向にオフセットした位置に位置するよう、半導体基板１と対向する。半導体基板１の端子５が形成されている領域は、後に端子５を露出するため、素子Ｄ単位では半導体基板１と対向基板２とが対向しない。一方、周辺領域２Ｕの端部２Ｂは、破線でしめす別の素子の半導体基板１と対向する。周辺領域２Ｕの端部２Ｂは、半導体基板１の端部１Ｂからシール材３とは離れる方向にオフセットした位置に位置する。
【００３１】
対向基板２の端部２Ａとなる第１の溝２１は、切込み溝１２によって形成された半導体基板１の端部１Ａからシール材３方向にオフセットした位置に形成する。周辺領域２Ｕの端部２Ｂは、隣接する他の素子Ｄの対向基板２における端部２Ａの形成と同時に形成される。従って対向基板２の第１の溝２１は、一対の半導体基板１と対向基板２とを備える素子Ｄにおいて、半導体基板１の端部１Ａからシール材３方向にオフセットした位置に形成する。第１の溝２１は端子５と半導体基板１の端部１Ａ側のシール材３との間に形成することが望ましい。本実施形態では対向基板２の端部２Ａ、または第１の溝２１、の半導体基板１の端部１Ａからのオフセット量は０．７ｍｍ〜１．５ｍｍとした。第１の溝２１は、対向基板２の厚さ方向に、対向基板２の厚みと同じ深さとなるよう形成する。
【００３２】
次に、後述するステップＳ１１における対向基板２から周辺領域２Ｕ（以下、不要片２Ｕ）の除去のために、図５に示す第２の溝２２をガラス基板２０に形成する。第２の溝２２は、ガラス基板２０の切込み溝１２に対応する位置に、対向基板２の厚さ方向に、第１の溝２１の深さより浅く形成する。第２の溝２２を第１の溝２１の深さより浅く形成することで、本ステップＳ１０において対向基板２から不要片２Ｕが分断されることなく、ガラス基板２０から対向基板２と不要片２Ｕとを分断することが可能となる。本ステップＳ１０中でガラス基板２０が第２の溝２２からへき開して対向基板２から不要片２Ｕが分断されると、不要片が端子５等を破損するおそれがあり望ましくない。本実施形態において不要片２Ｕとは、図５の端部２Ｂから第２の溝２２までの対向基板２の周辺に連なるガラス基板である。
本実施形態では、ガラス基板２０への第１の溝２１、第２の溝２２の形成は焼結ダイヤモンド製のスクライブホイールを用いる。第１の溝２１、第２の溝２２の深さの制御は、ホイールの切り込み圧力、送り速度、刃の形状、刃の角度、刃の溝の数、刃の溝の深さにより行う。
なお、図５に示す素子Ｄにおいて、図の左右方向をＸ方向、図の奥行き方向をＹ方向とすると、Ｙ方向に形成される第１の溝２１は、切込み溝１２の位置からＸ方向にオフセットしている。素子ＤのＸ方向の辺で、対向基板２及び周辺領域２Ｕの端部２Ａと端部２Ｂと直交する両辺には、半導体基板１に形成された切込み溝１２と同じ位置に対向基板２の厚さ方向に、対向基板２の厚みと同じ深さを有する分断溝を形成する。分断溝は、第１の溝２１と同様の溝である。以降の図６〜図１０についても、図のＸ、Ｙ方向は図５と同じである。
【００３３】
ガラス基板２０に第１の溝２１、第２の溝２２、分断溝を形成した貼り合わせ構造体を、分断用ステージに真空吸着固定する。本実施形態では、第１の溝２１、第２の溝２２が形成されたガラス基板２０の面が、分断用ステージに接するよう、貼り合わせ構造体を分断用ステージ上に載置する。分断用ステージは、変形可能な材料、例えば硬質のウレタン、によって形成されている。
【００３４】
分断用ステージにガラス基板２０が下になるよう載置された貼り合わせ構造体の、複数の半導体基板１（半導体ウエハ１１０）上に粘着シートを貼る。粘着シートは、例えばアクリル系等の粘着剤を用い、０．０８ｍｍ程度の薄いポリ塩化ビニル等を基材とするシートである。半導体基板１に形成された切込み溝１２の位置に合わせて、分断用具、例えばブレーカスキージ、の先端を当接させ、所定の押込み量と下降速度で対向基板２側に押し込む。粘着シートは極めて薄く伸縮性があるため、切込み溝１２上の粘着シートを介してもブレーカスキージを切込み溝１２に充分に押し込むことができる。これにより、第１の溝２１からガラス基板２０がへき開し、一組の対向基板２と周辺領域２Ｕ毎に分断される。図６に半導体ウエハ１１０とガラス基板２０の貼り合わせ構造体から分断された、一対の半導体基板１と対向基板２を有する素子Ｄを示す。上述したように、第１の溝２１と第２の溝２２の深さを、ガラス基板２０が第１の溝２１からへき開し、第２の溝２２からへき開しないよう決定したので、図６に示す素子Ｄが得られる。ただし、ステップＳ１０を完了した時点では、半導体基板１が粘着シートに貼り付けられているため、複数の素子Ｄは一つずつの素子Ｄに分離されず、ガラス基板２０の分断前と同様の位置で互いに近接した集合状態にある。
【００３５】
ブレーカスキージはＶ形状の先端を有し、先端角度を１３５度とすると好ましい。ブレーカスキージの先端の角度を切込み溝１２の角度より大きくすることで、ブレーカスキージの先端を切込み溝１２に当接したときに、半導体基板１同士が互いに離れる方向に力が加わる。半導体基板１が互いに離れると、半導体基板１にシール材３で接着されている対向基板２にも同方向の力が加わる。これは第１の溝２１が開く方向のため、ガラス基板２０が縦方向にたわむ量を抑えることができる。ブレーカスキージの押し込み量が小さくなるよう切込み溝１２を形成することで、分断用ステージの変形量を小さくすることができる。
分断用ステージの変形量が小さくできると、隣り合う半導体基板１同士が接触すること、及び半導体基板１と対向基板２とが接触することを抑制できる利点がある。基板欠けの量を低減することができ、回路不良や端子の接触不良を抑制することができる。歩留まりを改善することができ、生産性を向上することができる。
【００３６】
＜ステップＳ１１：不要片の除去工程＞
続いて、図６に示す素子Ｄから対向基板２の不要片２Ｕを第２の溝２２を利用して除去する。図７〜図９を用いて除去の一例を説明する。不要片２Ｕの除去は、集合状態にある複数の素子Ｄから素子Ｄを一つずつピックアップし、洗浄用のトレーまたはカセットに収納する間に行う。複数の素子Ｄは半導体基板１が粘着シート６Ｓに貼り付けられたまま、図７に示すように互いに近接した集合状態でピックアップ用ステージ６２に載せられる。粘着シート６Ｓは、固定リング６１でピックアップ用ステージ６２に固定されている。
図８には、説明のために図７に示す粘着シート６Ｓ上の一つの素子Ｄを示す。隣接する素子Ｄは図示を省略する。図８に示すように対向基板２に吸着用具６３、例えば吸着コレット、を真空吸着させる。吸着コレット６３で真空吸着した素子Ｄを図の矢印で示す上方に持ち上げ、粘着シート６Ｓから剥がす。この時、粘着シート６Ｓを伸ばして広げることで、素子Ｄが隣り合う素子Ｄと接触しないように吸着コレット６３が素子Ｄをピックアップできる。
【００３７】
粘着シート６Ｓから剥がした素子Ｄは、図９に示すように吸着コレット６３で吸着したまま、不要片２Ｕを分断するための分断用具６４、本実施形態では棒状の分断バー、に当てる。分断バー６４は、対向基板２の一辺、特に図のＹ方向の一辺、の長さより充分に長いものを用いればよい。
分断バー６４は、素子Ｄの上方で、不要片２Ｕに当たるよう対向基板２に対して配置する。分断バー６４の不要片２Ｕ側の分断面は、対向基板２の吸着コレット６３で吸着されている面と一続きである、不要片２Ｕの上面に対して傾斜している。分断面の傾斜は、不要片２Ｕの端部２Ｂ側と分断バー６４とが最初に当たるような傾斜である。分断バー６４の分断面が不要片２Ｕの上面に対してこのように傾斜していると、端部２Ｂから第２の溝２２までの不要片２Ｕのうち、対向基板２から最も離れた領域に先に分断バー６４が当たる。分断バー６４が対向基板２から最も離れた不要片２Ｕの領域に当たることで、小さい力で不要片２Ｕを対向基板２から分断できる。
吸着コレット６３で吸着した素子Ｄを図９の矢印で示す上方、すなわち分断バー６４の位置する方向、に移動させることで、不要片２Ｕが分断バー６４に当たり、第２の溝２２からへき開して不要片２Ｕが分断される。不要片２Ｕが対向基板２から分断されると、対向基板２に続く半導体基板１は、分断バー６４に当たることなく移動させることができる。分断バー６４を用いて不要片２Ｕが除去できると、図１０に示す液晶表示素子Ｄ１が得られる。液晶表示素子Ｄ１は、洗浄用のトレー等に収納される。収納前に液晶表示素子Ｄ１の良、不良を判断して良判断のものだけ収納してもよい。なお、不要片２Ｕの分断は、ピックアップ用ステージ６２から離れて行うことが好ましく、分断した不要片２Ｕが他の素子Ｄ上に落ちて他の素子Ｄを傷付けることを防ぐことができる。
【００３８】
第２の溝２２の深さは、先のステップＳ１０で不要片２Ｕが対向基板２から分断されず、かつ本ステップＳ１１において不要片２Ｕを対向基板２から分断しやすい深さとした。図１１に第２の溝２２の深さと分断の関係を示す。
第２の溝２２を、対向基板２の厚みの３０％以下の深さで形成した場合、分断が困難であった。第２の溝２２を、対向基板２の厚みの３０％から７０％未満の深さで形成した場合、対向基板２から不要片２Ｕを分断するのに、対向基板２を強い力で分断バー６４に当てる必要があり、その力は吸着コレット６３が素子Ｄを吸着する力を上回った。第２の溝２２を、対向基板２の厚みの７０％から９０％以下の深さで形成した場合、吸着コレット６３が素子Ｄを吸着する力より小さい力で分断バー６４に対向基板２を当てても不要片２Ｕが分断できた。第２の溝２２を、対向基板２の厚みの９０％より深く形成した場合、先のステップＳ１０中など、本ステップＳ１１以外の工程で不要片２Ｕが対向基板２から分断された。従って、第２の溝２２は、対向基板２の厚みに対して７０％から９０％以下の深さで対向基板２に形成することが好ましい。
不要片２Ｕの除去は、第２の溝２２の深さが対向基板２の厚みと同じになるまで、素子Ｄの加熱と冷却を繰り返すことでも実現できる。
【００３９】
なお、ステップＳ９にて半導体ウエハ１１０から半導体基板１を分断するために切込み溝１２を形成したが、半導体ウエハ１１０に以下の工程を通じて溝を形成し、切込み溝を形成してもよい。その場合、半導体ウエハ１１０の一面に溝を形成する工程は、図１のステップＳ３からステップＳ５の間に追加し、半導体ウエハ１１０の他の面に溝を形成する工程は、図１のステップＳ８とステップＳ９の間に追加すればよい。
【００４０】
＜半導体ウエハ１１０の一面に溝を形成する工程＞
図２に示す半導体ウエハ１１０の画素電極及び端子が形成された表面に形成されたライン３２、３３上に、第１の溝を形成する。第１の溝は所定のピッチで格子状に形成される。第１の溝は、ステップＳ８の貼り合わせ構造体を形成する工程までに形成する。第１の溝は、図３に示す隣接する一方の半導体基板１の端子５と他方の半導体基板１の図示しない画素電極との間に形成される。
第１の溝は、表面側が最も幅広になっており、深くなるにつれて幅狭になる断面形状を有する。第１の溝は、断面Ｖ字形状のＶ溝であり、Ｖ溝の底部の角度は例えば６０度以上９０度以下である。また第１の溝のカーフ幅は８０μｍ〜２００μｍである。カーフ幅とは、半導体ウエハ１１０の表面における第１の溝の幅を示し、カーフ幅が第１の溝の最大幅となる。第１の溝が図３に示す端子５に達しないように、第１の溝の角度、及び深さを制御する。第１の溝の形状は使用するダイシングブレードの形状と切込み深さでコントロールすればよい。なお、第１の溝の形状はステップＳ９の半導体ウエハ１１０を半導体基板１毎に分断する工程において、半導体ウエハ１１０の端面がガラス基板２０に接触しない形状である。
【００４１】
第１の溝を形成した場合、ステップＳ９では半導体ウエハ１１０の裏面の第１の溝に対応する位置から切込みが行われ、個片の半導体基板１に分断される。半導体ウエハ１１０を分断した後は、第１の溝が半導体基板１の表面側の面取部となる。
第１の溝の底部を更に半導体ウエハ１１０の厚み方向にダイシングブレードで切り込み、第１の溝のカーフ幅よりも狭い幅を有する第１の切込み溝を形成してもよい。第１の溝とこれに続く第１の切込み溝とで、半導体ウエハ１１０はハーフカットされる。
【００４２】
＜半導体ウエハ１１０の他の面に溝を形成する工程＞
半導体ウエハ１１０の裏面に第２の溝を形成してもよい。表面に第１の溝を形成した工程と同様の工程で第２の溝を形成すればよく、詳細な説明は省略する。なお、第２の溝を形成する場合は、カーフ幅は７０μｍ〜１８０μｍとすることが好ましく、１６０μｍ〜１８０μｍとすることがより好ましい。第２の溝を形成した場合、第２の溝が半導体基板１の裏面側の面取部となる。
【００４３】
第１の溝と第２の溝とが形成されると、半導体基板１はその側端面の角が面取りされたテーパ面を有する。半導体基板１の角部が面取りされると、ステップＳ１０にて対向基板２毎に分断する時に、半導体基板１と対向基板２、または隣接する半導体基板１の角部が互いに当たるのを防ぐことができる。半導体基板１や対向基板２の角部が互いに当たらないと、角部が欠けてできた破片が、端子５やその周辺の回路などを損傷するのを防ぐことができ、好ましい。更には、接続不良や回路不良の発生を抑制することができ、歩留まりを改善することができる。従って生産性を向上することができる。
【００４４】
上記のように製造された一対の半導体基板１と対向基板２を有する貼り合わせ基板が、図１０に示す液晶表示素子Ｄ１となる。端子５に外部の制御装置などをワイヤボンディングや異方性導電膜などによって接続する。これにより、画素電極に供給された電圧に応じて、液晶層４が駆動する。対向基板２及び液晶層４を通過した光は、画素電極で反射される。液晶層４の状態に応じて、画素電極で反射されて外部に出射する光の光量が変化する。外部制御装置からの制御信号に応じて所望の画像を表示することができる。このような反射型の液晶表示素子は、画像を投影するプロジェクタに好適であり、さらには、自動車などの乗り物に搭載されるヘッドアップディスプレイに利用することが可能である。
【００４５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限られたものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。反射型の液晶表示素子以外の透過型の液晶表示素子などについても適用可能であり、対向配置された一対の基板のうち、一方の基板に分断溝を形成し分断する、いわゆるスクライブブレイクする構成であればよい。
【符号の説明】
【００４６】
１  半導体基板
２  対向基板
２Ｕ  周辺領域、不要片
３  シール材
４  液晶層
５  端子
１２  切込み溝
２０  ガラス基板
２１  第１の溝
２２  第２の溝  ６３  吸着用具
６４  分断用具
１１０  半導体ウエハ
【図１】
2014089295.tif 000003
【図２】
2014089295.tif 000004
【図３】
2014089295.tif 000005
【図４】
2014089295.tif 000006
【図５】
2014089295.tif 000007
【図６】
2014089295.tif 000008
【図７】
2014089295.tif 000009
【図８】
2014089295.tif 000010
【図９】
2014089295.tif 000011
【図１０】
2014089295.tif 000012
【図１１】
2014089295.tif 000013