(57)【要約】  高周波回路基板と、それぞれ前記高周波回路基板上に形成された、１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路とを有する入力分配回路部と、第１の高周波トランジスタで前記第１の入力信号を増幅するキャリア増幅器と、第２の高周波トランジスタで前記第２の入力信号を増幅するピーク増幅器と、前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路とを有する出力合成回路部と、を備え、前記キャリア増幅器および前記ピーク増幅器が、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続された、負荷変調増幅器。
2017145258.tif 000002
【特許請求の範囲】
【請求項１】
高周波回路基板と、
それぞれ前記高周波回路基板上に形成された、
１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、
第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、
第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、
前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、
を備え、
前記キャリア増幅器および前記ピーク増幅器が、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続された、負荷変調増幅器。
【請求項２】
高周波回路基板と、
それぞれ前記高周波回路基板上に形成された、
１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、
第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、
第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、
前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、
を備え、
前記キャリア増幅器は、前記第１の高周波トランジスタの寄生容量と共振する第１の共振回路を有し、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続され、
前記ピーク増幅器は、前記第２の高周波トランジスタの寄生容量と共振する第２の共振回路を有し、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続されている、負荷変調増幅器。
【請求項３】
前記第１の共振回路および前記第２の共振回路はそれぞれ、信号線路に対し並列に接続されたインダクタンス素子を含む、請求項２に記載の負荷変調増幅器。
【請求項４】
前記負荷変調増幅器がモノリシック集積回路であり、前記出力合成回路部の前記９０度位相遅延回路が前記高周波回路基板上の信号線路で構成されている、請求項１から３までのいずれか１項に記載の負荷変調増幅器。
【請求項５】
前記負荷変調増幅器がモノリシック集積回路であり、前記出力合成回路部の前記９０度位相遅延回路がＨＰＦ型またはＬＰＦ型の回路素子で構成されている、請求項１から３までのいずれか１項に記載の負荷変調増幅器。
【請求項６】
前記負荷変調増幅器がモノリシック集積回路であり、前記入力分配回路部の前記位相遅延回路が前記高周波回路基板上の信号線路で構成されている、請求項４または５に記載の負荷変調増幅器。
【請求項７】
前記負荷変調増幅器がモノリシック集積回路であり、前記入力分配回路部の前記位相遅延回路がＨＰＦ型またはＬＰＦ型の回路素子で構成されている、請求項４または５に記載の負荷変調増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、地上マイクロ波通信、移動体通信等に使用される負荷変調増幅器に関するものである。
【背景技術】
【０００２】
近年の地上マイクロ波通信や移動体通信では、ピーク電力と平均電力の差が大きな信号が用いられることが多い。その場合、信号を増幅する増幅器の飽和出力電力と信号のピーク電力との差が増加するため、信号歪みが増加し増幅器の動作効率が低下する。そこで増幅器を高効率に動作させるために、例えば下記特許文献１に開示されているようなドハティ増幅器に代表される負荷変調増幅器が用いられることがある。【０００３】
ドハティ増幅器は概略、入力した高周波入力信号を２つの信号に分配する。分配された信号の一方はキャリア増幅器に入力され、他方は９０度すなわち１／４λの位相遅延が与えられてピーク増幅器に入力される。キャリア増幅器とピーク増幅器は共に、入力側と出力側にインピーダンス整合のための整合回路をそれぞれ有する。キャリア増幅器は例えばＡ級またはＡＢ級バイアスで動作し入力信号を常に増幅する。一方、ピーク増幅器はＣ級バイアスで動作し所定の電力以上の入力信号を増幅する。２つの増幅器を通過した信号は合成回路部においてそれぞれインピーダンスの変換部を介した後に合成される。合成回路部はさらに、合成前にキャリア増幅器側の出力に９０度の位相遅延を与える１／４波長位相遅延線路を有する。そして合成された信号は、インピーダンスの変換部を介して出力される。【０００４】
ドハティ増幅器ではドレイン効率が最大となる出力電力が理想的には２ヶ所あるため、ドレイン効率が高い出力電力範囲を広くすることができる。そのためピーク電力と平均電力の差が大きな信号が用いられるシステムにおいて、ドハティ増幅器は高効率特性を実現する有効な手法の一つであるといえる。
なお、ドハティ増幅器に関しては後で詳しく述べる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５０６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のドハティ増幅器すなわち負荷変調増幅器においては、
高周波入力信号の周波数が変化した場合、１／４波長位相遅延線路のインピーダンスの周波数依存性、キャリア増幅器およびピーク増幅器を構成する高周波トランジスタンの寄生容量成分による特性の変動、により広帯域に亘って所望の高周波特性が得られない、
増幅器の出力整合回路やピーク増幅器のオフ時のインピーダンスを高めるための補正線路のため、増幅器のサイズが大きくなってしまう、
等の課題があった。【０００７】
この発明は上記のような課題を解決するためになされたもので、ピーク電力と平均電力の差が大きな信号を処理するシステムで活用されるドハティ増幅器のような負荷変調増幅器において、より小型で且つ広帯域に亘って高効率特性を実現することを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、高周波回路基板と、それぞれ前記高周波回路基板上に形成された、１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、を備え、前記キャリア増幅器および前記ピーク増幅器が、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続された、負荷変調増幅器等にある。
【発明の効果】
【０００９】
この発明では、より小型で且つ広帯域に亘って高効率特性を実現した負荷変調増幅器を提供できる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１による負荷変調増幅器の概略的な回路構成図である。
【図２】図１の各増幅器と出力合成回路部の間の回路構成の一例を説明するための図である。
【図３】この発明の実施の形態１による負荷変調増幅器の効果を説明するための図である。
【図４】この発明の実施の形態２による負荷変調増幅器の概略的な回路構成図である。
【図５】図４の各増幅器と出力合成回路部の間の回路構成の一例を説明するための図である。
【図６】図４の各増幅器と出力合成回路部の間の回路構成の別の例を説明するための図である。
【図７】この発明の実施の形態３による負荷変調増幅器の概略的な回路構成図である。
【図８】この発明の実施の形態３による負荷変調増幅器の変形例を説明するための図である。
【図９】この発明の実施の形態３による負荷変調増幅器の別の例の概略的な回路構成図である。
【図１０】一般的な負荷変調増幅器であるドハティ増幅器の一例の概略的な回路構成図である。
【図１１】図１０の一般的な負荷変調増幅器の特性を説明するための図である。
【発明を実施するための形態】
【００１１】
最初に一般的な負荷変調増幅器についてより詳細に説明する。図１０は例えば上記特許文献１等にも開示されているような一般的な負荷変調増幅器であるドハティ増幅器の一例の概略的な回路構成図である。ドハティ増幅器１０００は、キャリア増幅器１０１、ピーク増幅器１０２、入力分配回路部１０３、出力合成回路部１０４が、高周波回路基板ＣＢ上に形成されてなる。
【００１２】
入力分配回路部１０３は、高周波入力端子１０５に入力された高周波入力信号を、例えば電力が均等になるように分配器１０３ａにより２つの信号に分配する。分配された信号の一方はキャリア増幅器１０１に入力され、他方は９０度の位相遅延を与える１／４波長位相遅延線路１０３ｂを介してピーク増幅器１０２に入力される。
【００１３】
キャリア増幅器１０１は、キャリア増幅素子１０１ｂと、その入力側と出力側に入力整合回路１０１ａ、出力整合回路１０１ｃをそれぞれ備えている。
ピーク増幅器１０２は、ピーク増幅素子１０２ｂと、その入力側と出力側に入力整合回路１０２ａと出力整合回路１０２ｃをそれぞれ備えている。
キャリア増幅素子１０１ｂは例えばＡ級またはＡＢ級バイアスで動作し入力信号を常に増幅する。一方、ピーク増幅素子１０２ｂはＣ級バイアスで動作し所定の電力以上の入力信号を増幅する。
【００１４】
それぞれの増幅器を通過した２つの信号は出力合成回路部１０４で合成される。出力合成回路部１０４は、キャリア増幅器側にオフセット線路１０４ａおよび９０度の位相遅延を与える１／４波長位相遅延線路１０４ｂを備える。また、ピーク増幅器側にオフセット線路１０４ｄを備える。そしてさらに、合成器１０４ｃとインピーダンス変換回路１０４ｅを備える。インピーダンス変換回路１０４ｅは負荷変調増幅器の出力を高周波出力端子１０６から出力する。
【００１５】
ここで例えばキャリア増幅素子１０１ｂと接続する出力整合回路１０１ｃは、キャリア増幅素子１０１ｂを構成する高周波トランジスタの出力インピーダンスを、１／４波長位相遅延線路１０４ｂの特性インピーダンス（例えば５０Ω）に整合させる。すなわち高周波トランジスタの出力インピーダンスが５Ωの場合、１／４波長位相遅延線路１０４ｂの特性インピーダンス５０Ωに整合させる。
【００１６】
１／４波長位相遅延線路１０４ｂは、キャリア増幅器１０１の出力側で９０度の位相遅延を与える。これにより、キャリア増幅器１０１およびピーク増幅器１０２の出力は、キャリア増幅器１０１およびピーク増幅器１０２の飽和動作時に合成点で位相が一致した状態で合成される。
【００１７】
オフセット線路１０４ａの電気長はバックオフ動作時における合成点からみたピーク増幅器１０２のインピーダンスを高い値、理想的には開放状態になるよう設定する。なおオフセット線路１０４ａの電気長はオフセット線路１０４ｄの電気長と同一とする。
合成器１０４ｃにおいて合成された信号は、インピーダンス変換回路１０４ｅにより出力インピーダンスを変換し、高周波出力端子１０６から出力される。
なお、図１０に示すドハティ増幅器１０００の各回路は高周波信号線路ＳＬにより接続されている。
【００１８】
図１１は、上記の一般的なドハティ増幅器の出力電圧に対するドレイン効率を示す図である。図１１に示す通り、出力電力が飽和出力である場合は、キャリア増幅器１０１とピーク増幅器１０２がともに飽和電力となるためドレイン効率が最大となる。一方、出力電力が飽和電力から６ｄＢバックオフした出力レベルでは、キャリア増幅器１０１のみが飽和電力となりピーク増幅器１０２は信号を増幅しておらず、この場合もドレイン効率は最大となる。すなわち、キャリア増幅器１０１のみ動作の場合は、キャリア増幅器１０１とピーク増幅器１０２がともに動作している場合に比べ負荷が２倍となる。これにより、キャリア増幅器１０１のみ動作の場合は、キャリア増幅器１０１とピーク増幅器１０２がともに動作している場合に比べ電流が１／２、出力電力は１／４となるため、キャリア増幅器１０１のみ動作の場合は６ｄＢバックオフした出力でドレイン効率が最大となる。
【００１９】
以上のように、ドハティ増幅器ではドレイン効率が最大となる出力電力が理想的には２ヶ所あるため、ドレイン効率が高い出力電力範囲を広くすることができる。そのためピーク電力と平均電力の差が大きな信号が用いられるシステムにおいて、ドハティ増幅器は高効率特性を実現する有効な手法の一つであるといえる。
【００２０】
しかしながら、図１０に示すドハティ増幅器においては上述のように、特に出力合成回路部側において、高周波入力信号の周波数が変化した場合、１／４波長位相遅延線路のリアクタンス成分が大きいためインピーダンスの周波数依存性が無視できず、所望の高周波特性が得られないという問題が生じる。
また同様に、高周波入力信号の周波数が変化した場合、キャリア増幅器およびピーク増幅器を構成する例えばＦＥＴのような高周波トランジスタンの寄生容量成分により、高周波トランジスタの真性ノードにおいて出力電力に依存した負荷変調が正しく行われず、広帯域に高効率な特性が得られないという問題が生じる。
またピーク増幅器の出力側に出力側整合回路を接続しているため、バックオフ動作時における合成点からみたピーク増幅器のインピーダンスを十分に高めることは困難であり、バックオフ動作時の効率を劣化させてしまう可能性がある。
さらに１／４波長位相遅延線路は長いため、増幅器サイズが大きくなってしまうという問題がある。
【００２１】
以下に上記のような問題を解消する、この発明による負荷変調増幅器を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、また重複する説明は省略する。
【００２２】
実施の形態１．
図１はこの発明の実施の形態１による負荷変調増幅器であるドハティ増幅器の概略的な回路構成図である。ドハティ増幅器２０００は、キャリア増幅器１、ピーク増幅器２、入力分配回路部３、出力合成回路部４が、高周波回路基板ＣＢ上に形成されてなる。ドハティ増幅器２０００の各回路およびその構成素子は、例えば高周波回路基板ＣＢ上に形成されたマイクロストリップライン等からなる高周波信号線路ＳＬにより接続され、また一部は高周波信号線路ＳＬにより構成されている。
【００２３】
入力分配回路部３は、高周波入力端子５に入力した高周波入力信号を例えば電力が均等になるように分配器３ａにより、第１および第２の入力信号からなる２つの信号に分配する。分配された信号の一方、ここでは第１の入力信号、はキャリア増幅器１に入力され、他方、ここでは第２の入力信号、は位相遅延回路３ｂを介してピーク増幅器２に入力される。なお、位相遅延回路３ｂは例えば高周波信号線路ＳＬで形成された位相遅延線路でも構成できる。
【００２４】
キャリア増幅器１は、例えばＦＥＴ(Field effect transistor)からなる第１の高周波トランジスタ１ａと入力整合回路１ｂから成り、出力側に整合回路などのインピーダンス変換回路を有しない。
また、ピーク増幅器２は、例えばＦＥＴからなる第２の高周波トランジスタ２ａと入力整合回路２ｂから成り、同様に出力側に整合回路などのインピーダンス変換回路を有しない。
ここで、キャリア増幅器１は例えばＡ級またはＡＢ級バイアスで動作し入力信号を常に増幅する。ピーク増幅器２はＣ級バイアスで動作し所定の電力以上の入力信号を増幅する。
【００２５】
２つの増幅器１，２を通過した各信号は出力合成回路部４で合成される。出力合成回路部４は、キャリア増幅器１と直接接続する９０度位相遅延回路４ａ、９０度位相遅延回路４ａの出力信号とピーク増幅器２の出力信号を合成する合成器４ｂ、出力インピーダンスを変換するインピーダンス変換回路４ｃから成る。キャリア増幅器１およびピーク増幅器２の信号は、９０度位相遅延回路４ａにより、飽和動作時に合成点すなわち合成器４ｂにおいて、位相が一致した状態で合成される。合成された信号は、インピーダンス変換回路４ｃを介し、高周波出力端子６から出力される。
【００２６】
図２は、図１のキャリア増幅器１の第１の高周波トランジスタ１ａ、ピーク増幅器２の第２の高周波トランジスタ２ａ、出力合成回路部４の９０度位相遅延回路４ａの回路構成の一例を説明するための図である。ここで９０度位相遅延回路４ａは、例えば信号線路ＳＬからなる位相遅延線路で構成することを想定する。位相遅延線路は等価的に、例えば後述する図７の９０度位相遅延回路４ａで示されているように、並列容量成分と直列インダクタ成分で表されるものとする。既に示したようにドハティ増幅器においては、高周波増幅素子を構成する例えばＦＥＴのような高周波トランジスタの寄生容量成分に起因し、高周波トランジスタの真性ノードにおいて出力電力に依存した負荷変調が正しく行われない課題がある。そこで図２に示すように、キャリア増幅器１およびピーク増幅器２を構成する各高周波トランジスタの寄生容量成分を、９０度位相遅延回路４ａを構成する位相遅延線路の並列容量成分として用いることで、ドハティ増幅器の負荷変調を正常に実現し、高効率な特性を実現することができる。
【００２７】
図３は、ドハティ増幅器の出力電力バックオフ量に対するドレイン効率の周波数特性を示す図である。図３において
周波数は、
Ｘ１で示す基本周波数
Ｘ２で示す基本周波数×１．３
の２点とした。
また各周波数において、
高周波トランジスタの寄生容量がない理想的な場合をＡ(条件１)、
寄生容量を位相遅延線路に吸収させている、すなわち寄生容量を位相遅延線路で使用する場合をＢ(条件２：この発明の実施の形態１)、
寄生容量があり出力整合回路を接続した場合をＣ，Ｄ(条件３，４：従来の構成)
でそれぞれ示している。
Ａ(条件１)が一点鎖線、Ｂ(条件２)が実線、Ｃ(条件３)が破線、Ｄ(条件４)が点線、で示されている。
【００２８】
条件３，４は異なる出力整合回路損失を想定した。図３に示す通り、基本周波数(Ｘ１)においては理想的な場合(Ａ)とこの発明の実施の形態１に示す構成(Ｂ)では同等の高効率特性を実現するが、従来の構成(Ｃ，Ｄ)では出力整合回路の損失に応じて効率特性が劣化することが分かる。
また周波数が変わり基本周波数×１．３となった場合(Ｘ２)にも、この発明の実施の形態１に示す構成(Ｂ)を採用することにより、従来構成(Ｃ，Ｄ)と比較し１０ポイント程度効率を改善できることが分かる。
【００２９】
以上の通り、図１に示す負荷変調増幅器であるドハティ増幅器においては、キャリア増幅器１の第１の高周波トランジスタ１ａ、ピーク増幅器２の第２の高周波トランジスタ２ａの寄生容量成分を、出力合成回路部４の９０度位相遅延回路４ａに吸収させることにより、ドハティ増幅器の負荷変調を正常に実現し、高効率な特性を実現することができる。
すなわち９０度位相遅延回路４ａは、第１および第２の高周波トランジスタ１ａ、２ａの寄生容量成分が組み入れた回路定数を有する。
さらに、キャリア増幅器１およびピーク増幅器２には整合回路などのインピーダンス変換回路を備えることなく出力合成回路部４と接続しているため、増幅器サイズの小形化を実現できる。また、整合回路に起因する損失は生じないために高効率化を実現できるとともに、バックオフ動作時における合成点からみたピーク増幅器２のインピーダンスを高めることが可能となり、バックオフ動作時の高効率化もまた実現することができる。
【００３０】
実施の形態２．
図４はこの発明の実施の形態２による負荷変調増幅器であるドハティ増幅器の概略的な回路構成図である。ドハティ増幅器２０００は、キャリア増幅器１、ピーク増幅器２、入力分配回路部３、出力合成回路部４が、高周波回路基板ＣＢ上に形成されてなる。
【００３１】
キャリア増幅器１は、第１の高周波トランジスタ１ａと、第１の高周波トランジスタ１ａの寄生容量と共振する第１の共振回路１ｃと、入力整合回路１ｂから成り、出力側に整合回路などのインピーダンス変換回路を有しない。
また、ピーク増幅器２は、第２の高周波トランジスタ２ａと、第２の高周波トランジスタ２ａの寄生容量と共振する第２の共振回路２ｃと、入力整合回路２ｂから成り、同様に出力側に整合回路などのインピーダンス変換回路を有しない。
ここで、キャリア増幅器１は例えばＡ級またはＡＢ級バイアスで動作し入力信号を常に増幅する。ピーク増幅器２はＣ級バイアスで動作し所定の電力以上の入力信号を増幅する。
【００３２】
図５は、図４のキャリア増幅器１の第１の高周波トランジスタ１ａと共振回路１ｃ、ピーク増幅器２の第２の高周波トランジスタ２ａと共振回路２ｃ、出力合成回路部４の９０度位相遅延回路４ａの回路構成の一例を説明するための図である。既に示したようにドハティ増幅器においては、高周波増幅素子を構成する例えばＦＥＴのような高周波トランジスタの寄生容量成分に起因し、高周波トランジスタの真性ノードにおいて出力電力に依存した負荷変調が正しく行われない課題がある。そこで図５に示すように、キャリア増幅器１およびピーク増幅器２を構成する各高周波トランジスタの寄生容量成分を、共振回路１ｃ，２ｃで打ち消すことにより、ドハティ増幅器の負荷変調を正常に実現し、高効率な特性を実現する。その場合のドハティ増幅器の出力電力バックオフ量に対するドレイン効率の周波数特性は、図３とほぼ同様となる。
【００３３】
なお、キャリア増幅器１およびピーク増幅器２を構成する各高周波トランジスタのサイズが異なる場合には、接続する共振回路１ｃ，２ｃも異なることもある。また図６に示すように各高周波トランジスタの寄生容量成分の一部を共振回路１ｃ，２ｃで打消し、残りの寄生容量成分を、実施の形態１のように位相遅延線路で構成される９０度位相遅延回路４ａに吸収させることによっても同様な高効率特性を実現することもできる。
なお図５，図６において共振回路１ｃ、共振回路２ｃを、一例として信号線路ＳＬに対して並列に接続されたインダクタンス素子からなるものとして示したが、共振回路の構成はこれに限定されるものではない。
【００３４】
以上の通り、図４に示す負荷変調増幅器であるドハティ増幅器においては、高周波トランジスタであるキャリア増幅器１の第１の高周波トランジスタ１ａ、ピーク増幅器２の第２の高周波トランジスタ２ａの寄生容量成分を、共振回路１ｃ，２ｃで打ち消すことにより、また一部打ち消して残りの容量成分を９０度位相遅延回路４ａに吸収させることにより、ドハティ増幅器の負荷変調を正常に実現し、高効率な特性を実現することができる。
すなわち、共振回路１ｃ，２ｃは高周波トランジスタ１ａ、２ａの寄生容量成分の全部または一部を打ち消す回路定数を有し、９０度位相遅延回路４ａは一部打ち消した残りの容量成分が組み入れた回路定数を有する。
【００３５】
さらに、上記実施の形態１と同様に、キャリア増幅器１およびピーク増幅器２には整合回路などのインピーダンス変換回路を備えることなく出力合成回路部４と接続しているため、増幅器サイズの小形化を実現できる。また、整合回路に起因する損失は生じないために高効率化を実現できるとともに、バックオフ動作時における合成点からみたピーク増幅器２のインピーダンスを高めることが可能となり、バックオフ動作時の高効率化もまた実現することができる。
【００３６】
実施の形態３．
図７はこの発明の実施の形態３による負荷変調増幅器であるドハティ増幅器の概略的な回路構成図である。ドハティ増幅器２０００は、キャリア増幅器１、ピーク増幅器２、入力分配回路部３、出力合成回路部４が、カリウムヒ素(ＧａＡｓ)などの半導体基板を用いてモノリシック集積回路として形成されてなる。図７では、モノリシック集積回路の半導体基板を半導体基板ＳＣＢとして示す。
【００３７】
キャリア増幅器１は、第１の高周波トランジスタ１ａと、入力整合回路１ｂから成り、出力側に整合回路などのインピーダンス変換回路を有しない。
ＦＥＴからなる第１の高周波トランジスタ１ａのドレインバイアス線路は、半導体基板ＳＣＢ上に設けた線路ＳＬ１またはインダクタンス素子１ｄｄにより構成し、第１の高周波トランジスタ１ａの寄生容量成分を打ち消す共振回路を兼ねることで、ドハティ増幅器の高効率化に加えサイズの小形化も実現する。
また、ピーク増幅器２は、第２の高周波トランジスタ２ａと、入力整合回路２ｂから成り、同様に出力側に整合回路などのインピーダンス変換回路を有しない。
ＦＥＴからなる第２の高周波トランジスタ２ａのドレインバイアス線路は、半導体基板ＳＣＢ上に設けた線路ＳＬ２またはインダクタンス素子２ｄｄにより構成し、第２の高周波トランジスタ２ａの寄生容量成分を打ち消す共振回路を兼ねることで、キャリア増幅器１の場合と同様の効果を実現する。
【００３８】
キャリア増幅器１およびピーク増幅器２の出力は、整合回路などのインピーダンス変換回路と接続することなく直接、出力合成回路部４と接続する。すなわち、キャリア増幅器１の出力は、９０度位相遅延回路４ａであるＬＰＦ(ローパスフィルタ)型である回路素子を通り、その後、線路で構成される合成器４ｂにおいて、ピーク増幅器２の出力と同相合成されることになる。ここで図７ではキャリア増幅器１の出力がＬＰＦ型である回路素子またはＬＰＦ型である回路素子群の回路に入力されることを想定したが、図８に示すＨＰＦ(ハイパスフィルタ)型である回路素子またはＨＰＦ型である回路素子群の回路に入力される場合であっても問題ない。
【００３９】
キャリア増幅器１の出力インピーダンスは高周波トランジスタ１ａのサイズによるが、数百ミリワットのピーク出力電力が必要となる場合、２０Ω程度となる。従って、図７の９０度位相遅延回路４ａの特性インピーダンスは２０Ω程度に設定する。例えば、ＧａＡｓ半導体基板上に設けた線路を用い特性インピーダンスが２０Ωである１／４波長位相遅延すなわち９０度位相遅延の遅延線路を実現する場合、線路幅は２００ｕｍを超え、増幅器のチップレイアウトが困難となるとともに増幅器サイズの大型化が懸念される。このような場合、ＬＰＦ型またはＨＰＦ型の回路素子を用いることは有効となる。
すなわち、９０度位相遅延回路４ａは、ＧａＡｓの半導体基板ＳＣＢ上の線路で構成されてもよく、また回路素子で構成されていてもよい。９０度位相遅延回路４ａが回路素子で構成される場合、回路素子または回路素子群はＬＰＦ型でもＨＰＦ型でもよい。
【００４０】
出力合成後、合成器４ｂの出力はインピーダンス変換回路４ｃに接続されている。キャリア増幅器１およびピーク増幅器２の出力インピーダンスが２０Ωの場合、飽和動作時において出力合成後の出力インピーダンスは１０Ωとなるため、インピーダンス変換回路４ｃは１０Ωから負荷インピーダンスである５０Ωへの変換を行うことになる。インピーダンス変換回路４ｃは図７では、ＬＰＦ型の回路素子または回路素子群を用いている。またインピーダンス変換回路４ｃは９０度位相遅延回路４ａと同様に、ＧａＡｓの半導体基板ＳＣＢ上に設けた線路ＳＬで実現することもでき、さらに図８に示すＨＰＦ型の回路素子または回路素子群を用いることもできる。
【００４１】
移動体通信など高い通信品質が求められるシステムにおいて送信増幅器を用いる場合、通常出力側にＬＰＦなどの高調波を抑圧する回路を装荷する。その結果、送信機全体のサイズが大きくなるとともにコストが高くなることがある。しかしながら、図７に示すように９０度位相遅延回路４ａおよびインピーダンス変換回路４ｃをＬＰＦ型の回路素子または回路素子群を用いて構成することによって、ドハティ増幅器出力での高調波レベルを抑圧し、通常増幅器の出力側に接続するＬＰＦを削除またはフィルタ次数を低減し、送信機全体の小形化および低コスト化にも寄与することができる。
【００４２】
なお、９０度位相遅延回路４ａ、インピーダンス変換回路４ｃと同様に、入力分配回路部３の位相遅延回路３ｂに関しても、図９に示すように、ＧａＡｓの半導体基板ＳＣＢ上の線路で構成されてもよく、また回路素子で構成されていてもよい。位相遅延回路３ｂが回路素子で構成される場合、回路素子または回路素子群はＬＰＦ型でも図８に示したＨＰＦ型でもよい。
【００４３】
なおこの発明は上記各実施の形態に限定されるものではなく、これらの可能な組み合わせを全て含む。
【産業上の利用の可能性】
【００４４】
この発明は、種々の分野の通信装置の負荷変調増幅器に適用可能である。
【図１】
2017145258.tif 000003
【図２】
2017145258.tif 000004
【図３】
2017145258.tif 000005
【図４】
2017145258.tif 000006
【図５】
2017145258.tif 000007
【図６】
2017145258.tif 000008
【図７】
2017145258.tif 000009
【図８】
2017145258.tif 000010
【図９】
2017145258.tif 000011
【図１０】
2017145258.tif 000012
【図１１】
2017145258.tif 000013
【手続補正書】
【提出日】平成28年6月9日(2016.6.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この発明は、高周波回路基板と、それぞれ前記高周波回路基板上に形成された、１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、を備え、前記キャリア増幅器を構成する第１の高周波トランジスタのドレイン端子、および前記ピーク増幅器を構成する第２の高周波トランジスタのドレイン端子が、出力インピーダンス変換回路を介することなく直接、前記出力合成回路部と接続された、負荷変調増幅器等にある。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高周波回路基板と、
それぞれ前記高周波回路基板上に形成された、
１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、
第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、
第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、
前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、
を備え、
前記キャリア増幅器を構成する第１の高周波トランジスタのドレイン端子、および前記ピーク増幅器を構成する第２の高周波トランジスタのドレイン端子が、出力インピーダンス変換回路を介することなく直接、前記出力合成回路部と接続された、負荷変調増幅器。
【請求項２】
高周波回路基板と、
それぞれ前記高周波回路基板上に形成された、
１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、
第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、
第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、
前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、
を備え、
前記キャリア増幅器は、前記第１の高周波トランジスタの寄生容量と共振する第１の共振回路を有し、前記第１の高周波トランジスタのドレイン端子が出力インピーダンス変換回路を介することなく直接、前記出力合成回路部と接続され、
前記ピーク増幅器は、前記第２の高周波トランジスタの寄生容量と共振する第２の共振回路を有し、前記第２の高周波トランジスタのドレイン端子が出力インピーダンス変換回路を介することなく直接、前記出力合成回路部と接続されている、負荷変調増幅器。
【請求項３】
前記第１の共振回路および前記第２の共振回路はそれぞれ、信号線路に対し並列に接続されたインダクタンス素子を含む、請求項２に記載の負荷変調増幅器。
【請求項４】
前記負荷変調増幅器がモノリシック集積回路であり、前記出力合成回路部の前記９０度位相遅延回路が前記高周波回路基板上の信号線路で構成されている、請求項１から３までのいずれか１項に記載の負荷変調増幅器。
【請求項５】
前記負荷変調増幅器がモノリシック集積回路であり、前記出力合成回路部の前記９０度位相遅延回路がＨＰＦ型またはＬＰＦ型の回路素子で構成されている、請求項１から３までのいずれか１項に記載の負荷変調増幅器。
【請求項６】
前記負荷変調増幅器がモノリシック集積回路であり、前記入力分配回路部の前記位相遅延回路が前記高周波回路基板上の信号線路で構成されている、請求項４または５に記載の負荷変調増幅器。
【請求項７】
前記負荷変調増幅器がモノリシック集積回路であり、前記入力分配回路部の前記位相遅延回路がＨＰＦ型またはＬＰＦ型の回路素子で構成されている、請求項４または５に記載の負荷変調増幅器。
【国際調査報告】
2017145258.tif 000014
2017145258.tif 000015
2017145258.tif 000016
2017145258.tif 000017