(57)【要約】【課題】より正確に所望のフレームレートを実現することができるようにする。【解決手段】本技術の信号処理装置は、画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部とを備える。本技術は、例えば、撮像素子や撮像装置に適用することができる。【選択図】図６
2014165798.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、
前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部と
を備える信号処理装置。
【請求項２】
前記タイミング調整部は、各行の露光時間が一定となるように前記タイミングを調整する
請求項１に記載の信号処理装置。
【請求項３】
前記同期信号制御部は、１フレーム分の同期信号の長さを所望のフレームレートに合わせるように、前記所定の行の同期信号の長さを、１行分の同期信号の長さよりも短い範囲で制御する
請求項１に記載の信号処理装置。
【請求項４】
前記同期信号制御部は、前記所定の行をブランキング期間内に設定する
請求項１に記載の信号処理装置。
【請求項５】
前記同期信号制御部による制御が反映された状態における各行の露光時間を判定する露光時間判定部をさらに備え、
前記タイミング調整部は、前記露光時間判定部により判定された露光時間に応じて、前記タイミングを調整する
請求項１に記載の信号処理装置。
【請求項６】
前記同期信号制御部による制御が反映された同期信号を生成する同期信号生成部をさらに備え、
前記タイミング調整部は、前記同期信号生成部により生成された前記所定の行の同期信号の長さに応じて、前記タイミングを調整する
請求項１に記載の信号処理装置。
【請求項７】
前記同期信号制御部による制御が反映された同期信号に基づいて、前記タイミング調整部により調整されたタイミングで前記電子シャッタ動作を行うように制御するシャッタ制御部と、
前記同期信号制御部による制御が反映された同期信号に基づいて、単位画素の電荷読み出し動作を制御する読み出し制御部と
をさらに備える請求項１に記載の信号処理装置。
【請求項８】
画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御し、
前記所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングを調整する
信号処理方法。
【請求項９】
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
前記画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、
前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、前記単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部と
を備える撮像素子。
【請求項１０】
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
前記画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、
前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、前記単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部と
を備える撮像装置。
【請求項１１】
画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、
前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部と
を備える信号処理装置。
【請求項１２】
前記計測部は、ブランキング期間内の所定の行の、前記外部クロックを基準とする前記水平同期信号の長さを計測する
請求項１１に記載の信号処理装置。
【請求項１３】
前記計測部は、前記ブランキング期間内の１行の、前記外部クロックを基準とする前記水平同期信号の長さを計測することにより前記パラメータを生成する
請求項１２に記載の信号処理装置。
【請求項１４】
前記計測部は、前記ブランキング期間内の複数行の、前記外部クロックを基準とする前記水平同期信号の長さを計測し、各行の計測結果から前記パラメータを生成する
請求項１２に記載の信号処理装置。
【請求項１５】
前記外部クロックを基準とする前記水平同期信号を生成する外部クロック基準水平同期信号生成部をさらに備え、
前記計測部は、前記外部クロック基準水平同期信号生成部により生成された前記外部クロックを基準とする前記水平同期信号の長さを計測する
請求項１１に記載の信号処理装置。
【請求項１６】
前記外部クロックを用いて前記内部クロックを生成する内部クロック生成部をさらに備え、
前記計測部は、前記内部クロック生成部により生成された前記内部クロックを用いて、前記外部クロックを基準とする前記水平同期信号の長さを計測し、
前記水平同期信号生成部は、前記計測部により決定された前記パラメータと、前記内部クロック生成部により生成された前記内部クロックとを用いて、前記内部クロックを基準とする前記水平同期信号を生成する
請求項１１に記載の信号処理装置。
【請求項１７】
前記内部クロック生成部は、前記計測部が計測する前記水平同期信号の基準となる外部クロックとは独立した他の外部クロックを用いて前記内部クロックを生成する
請求項１６に記載の信号処理装置。
【請求項１８】
画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成し、
決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する
信号処理方法。
【請求項１９】
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
前記画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、
前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部と
を備える撮像素子。
【請求項２０】
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
前記画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、
前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部と
を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、信号処理装置および方法、撮像素子、並びに、撮像装置に関し、特に、より正確に所望のフレームレートを実現することができるようにした信号処理装置および方法、撮像素子、並びに、撮像装置に関する。
【背景技術】
【０００２】
従来、一般的なイメージセンサでは、受光部（フォトダイオード）に蓄積した電荷が、信号電圧として読み出され、A/D（Analog / Digital）変換されていた。アレイ状に配置された各単位画素の受光部から読み出された電荷は、列毎に用意されたA/D変換器（ADC（Analog Digital Converter）とも称する）によりA/D変換される。各A/D変換器は、担当する列の、各行の単位画素から読み出された電荷を、順次処理する。つまり、画素アレイの各単位画素から読み出された電荷は、１行ずつ処理される。
【０００３】
つまり、各単位画素からの電荷の読み出しは、前記画素アレイの行毎に行われる。この各行の読み出しに関する処理のタイミングは、水平同期信号を基準として制御される。つまり、画素アレイの行数とブランキング期間の行数分の水平同期信号の長さが１フレーム分の処理時間となる。すなわち、この水平同期信号の長さを制御することにより、フレームレートを制御することができる。
【０００４】
この水平同期信号は、例えば、外部から供給されるクロックを逓倍・分周して生成された内部クロックを基準として生成される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４６５５５００号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の方法では、各行の水平同期信号の長さを所望のフレームレートに正確に対応させることは困難であった。したがって、水平同期間隔が均一の場合、所望のフレームレートを正確に実現することが困難であった。所望のフレームレートを正確に実現するため、部分的に水平同期間隔を変更した場合、画質が低減する恐れがあった。
【０００７】
本技術は、このような状況に鑑みて提案されたものであり、より正確に所望のフレームレートを実現することを目的とする。
【課題を解決するための手段】
【０００８】
本技術の一側面は、画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部とを備える信号処理装置である。
【０００９】
前記タイミング調整部は、各行の露光時間が一定となるように前記タイミングを調整することができる。
【００１０】
前記同期信号制御部は、１フレーム分の同期信号の長さを所望のフレームレートに合わせるように、前記所定の行の同期信号の長さを、１行分の同期信号の長さよりも短い範囲で制御することができる。
【００１１】
前記同期信号制御部は、前記所定の行をブランキング期間内に設定することができる。
【００１２】
前記同期信号制御部による制御が反映された状態における各行の露光時間を判定する露光時間判定部をさらに備え、前記タイミング調整部は、前記露光時間判定部により判定された露光時間に応じて、前記タイミングを調整することができる。
【００１３】
前記同期信号制御部による制御が反映された同期信号を生成する同期信号生成部をさらに備え、前記タイミング調整部は、前記同期信号生成部により生成された前記所定の行の同期信号の長さに応じて、前記タイミングを調整することができる。
【００１４】
前記同期信号制御部による制御が反映された同期信号に基づいて、前記タイミング調整部により調整されたタイミングで前記電子シャッタ動作を行うように制御するシャッタ制御部と、前記同期信号制御部による制御が反映された同期信号に基づいて、単位画素の電荷読み出し動作を制御する読み出し制御部とをさらに備えることができる。
【００１５】
本技術の一側面は、また、画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御し、前記所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングを調整する信号処理方法である。
【００１６】
本技術の一側面は、さらに、入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、前記画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、前記単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部とを備える撮像素子である。
【００１７】
本技術の一側面は、また、被写体を撮像する撮像部と、前記撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、前記撮像部は、入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、前記画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、前記単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部とを備える撮像装置である。
【００１８】
本技術の他の側面は、画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部とを備える信号処理装置である。
【００１９】
前記計測部は、ブランキング期間内の所定の行の、前記外部クロックを基準とする前記水平同期信号の長さを計測することができる。
【００２０】
前記計測部は、前記ブランキング期間内の１行の、前記外部クロックを基準とする前記水平同期信号の長さを計測することにより前記パラメータを生成することができる。
【００２１】
前記計測部は、前記ブランキング期間内の複数行の、前記外部クロックを基準とする前記水平同期信号の長さを計測し、各行の計測結果から前記パラメータを生成することができる。
【００２２】
前記外部クロックを基準とする前記水平同期信号を生成する外部クロック基準水平同期信号生成部をさらに備え、前記計測部は、前記外部クロック基準水平同期信号生成部により生成された前記外部クロックを基準とする前記水平同期信号の長さを計測することができる。
【００２３】
前記外部クロックを用いて前記内部クロックを生成する内部クロック生成部をさらに備え、前記計測部は、前記内部クロック生成部により生成された前記内部クロックを用いて、前記外部クロックを基準とする前記水平同期信号の長さを計測し、前記水平同期信号生成部は、前記計測部により決定された前記パラメータと、前記内部クロック生成部により生成された前記内部クロックとを用いて、前記内部クロックを基準とする前記水平同期信号を生成することができる。
【００２４】
前記内部クロック生成部は、前記計測部が計測する前記水平同期信号の基準となる外部クロックとは独立した他の外部クロックを用いて前記内部クロックを生成することができる。
【００２５】
本技術の他の側面は、また、画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成し、決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する信号処理方法である。
【００２６】
本技術の他の側面は、さらに、入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、前記画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部とを備える撮像素子である。
【００２７】
本技術の他の側面は、また、被写体を撮像する撮像部と、前記撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、前記撮像部は、入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、前記画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部とを備える撮像装置である。
【００２８】
本技術の一側面においては、画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さが制御され、その所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングが調整される。
【００２９】
本技術の他の側面においては、画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする水平同期信号の長さが、その外部クロックとは非同期の内部クロックを用いて計測されることにより、内部クロックを基準として１行の処理時間を決定するパラメータが生成され、決定されたパラメータを用いて、内部クロックを基準とする水平同期信号が生成される。
【発明の効果】
【００３０】
本技術によれば、信号を処理することが出来る。特に、より正確に所望のフレームレートを実現することができる。
【図面の簡単な説明】
【００３１】
【図１】１フレーム分の信号処理の例を示す図である。
【図２】フレームレートの微調整の例を示す図である。
【図３】フレームレート微調整による露光時間への影響の例を示す図である。
【図４】CMOSイメージセンサの主な構成例を示す図である。
【図５】単位画素の主な構成例を示す図である。
【図６】タイミング制御部の主な構成例を示す図である。
【図７】タイミング制御処理の流れの例を説明するフローチャートである。
【図８】電子シャッタタイミング調整の様子の例を示す図である。
【図９】タイミング制御部の他の構成例を示す図である。
【図１０】タイミング制御処理の流れの、他の例を説明するフローチャートである。
【図１１】同期信号生成部の主な構成例を示す図である。
【図１２】同期信号生成部の他の構成例を示す図である。
【図１３】水平同期信号生成の様子の例を説明する図である。
【図１４】同期信号制御処理の流れの例を説明するフローチャートである。
【図１５】同期信号生成部のさらに他の構成例を示す図である。
【図１６】同期信号制御処理の流れの、他の例を説明するフローチャートである。
【図１７】同期信号生成部のさらに他の構成例を示す図である。
【図１８】同期信号制御処理の流れの、さらに他の例を説明するフローチャートである。
【図１９】撮像装置の主な構成例を示す図である。
【図２０】コンピュータの主な構成例を示すブロック図である。
【発明を実施するための形態】
【００３２】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（CMOSイメージセンサ）
２．第２の実施の形態（CMOSイメージセンサ）
３．第３の実施の形態（撮像装置）
４．第４の実施の形態（コンピュータ）
【００３３】
＜１．第１の実施の形態＞
＜１フレームの処理時間＞
従来、一般的なイメージセンサでは、受光部（フォトダイオード）を有する単位画素がアレイ状に配置されている。各単位画素（受光部）に蓄積した電荷は、水平同期信号に従って画素アレイの１行ずつ信号電圧として読み出され、画素アレイの列毎に用意されたA/D変換器（ADC（Analog Digital Converter）とも称する）によりA/D変換される。
【００３４】
図１は、１フレーム分の信号処理の例を示す図である。図１の例の場合、イメージャは画素データを１行毎にＳＹＮＣ  Ｃｏｄｅ等の特殊データを付加して出力する。また、一行出力するたびにブランキングと呼ばれるデータが無い期間（ブランキング期間とも称する）が存在する。さらに、全行の画素データを出力した後にもブランキング期間が設けられる。つまり、画素データや特殊データの処理時間に、これらのブランキング期間を加えた時間が、１フレーム分の処理時間となる。
【００３５】
例えば図１の例のように、（PV lines）行x（PH pixels）画素のデータを出力するイメージャの場合、ＳＹＮＣ  Ｃｏｄｅとブランキングを付加して、（FV lines）行x（FH pixels）画素分のデータを出力する時間が１フレームを出力する時間となる。つまり、１フレームの処理時間（tF）は、１行の処理時間（tH）と、（ブランキングを含む）行数（FVlines）とを用いて、以下の式（１）のように表される。
【００３６】
【数１】
2014165798.tif 000003
【００３７】
また、１行の処理時間（tH）は、１ピクセル（Pixel）（すなわち、１画素）のデータを処理する基準クロックの長さ（基準クロック期間とも称する）（PCKtime）と、（ブランキングを含む）１行の処理クロック数（FH pixels）を用いて以下の式（２）のように表される。
【００３８】
【数２】
2014165798.tif 000004
【００３９】
したがって、１フレームの処理時間（tF）は、以下の式（３）のように表すこともできる。
【００４０】
【数３】
2014165798.tif 000005
【００４１】
＜１フレームの処理時間の微調整＞
上述したように電荷の読み出しに関する処理は行単位で行われる。つまり、各単位画素に対する電子シャッタ処理や電荷読み出し処理は、画素アレイの行毎に行われる。この電子シャッタ処理が行われてから電荷読み出し処理が行われるまでの時間が露光時間となるが、この各行の露光時間が不均一であると、出力画像において段差が見える等の画質劣化が生じる恐れがある。
【００４２】
そこで、出力画像の画質の低減を抑制するためには、各行の露光時間を均一化するように、各行の処理時間をほぼ同一とする必要があった。しかしながら、所望のフレームレートに対応する１フレーム分の処理時間が、必ず、上述した１行の処理時間（tH）の整数倍になるとは限らない。このような処理時間のずれは、処理されるフレーム数が増える毎に蓄積されるので、いずれ無視できない時間となり、出力画像の画質を低減させる恐れがあった。そのため、このようなズレを抑制するように、イメージセンサから出力される出力画像のフレームレートを再調整する必要があり、そのために処理時間やコストを増大させる恐れがあった。
【００４３】
図２は、フレームレートの微調整の例を示す図である。例えば図２のように、図１の例の所定の行に、他の１行よりも短い（（RH pixels）画素分の）端数調整行を追加することにより、１フレームの処理時間（すなわちフレームレート）を微調整（１行の処理時間（tH）よりも短い時間調整）することができる。つまりこの場合、１フレームの処理時間（tF）は、以下の式（４）のように表される。
【００４４】
【数４】
2014165798.tif 000006
【００４５】
つまり、この場合、１フレーム分の水平同期信号の長さを所望のフレームレートに合わせるように、所定の行の水平同期信号の長さが、１行分の水平同期信号の長さよりも短い範囲で制御されている。
【００４６】
＜端数調整行の追加と露光時間＞
ただしこの場合、処理時間が他と異なる行が発生し、フレーム内において１行の処理時間（tH）が不均一となってしまう。図３は、この場合のフレームレート微調整による露光時間への影響の例を示す図である。図３に示される水平同期信号（HSYNC）のように、他の行の処理時間が（tH）であるのに対し、端数調整行が追加された行の処理時間は、その端数調整行の処理時間（tR）分だけ長くなり、（tH + tR）となる。そのため、この水平同期信号（HSYNC）を基準として、各行の電子シャッタ処理および電荷読み出し処理を行うと、各行の露光時間が、この端数調整行が追加された行の水平同期期間を含む行と含まない行とで、異なる長さとなってしまう。
【００４７】
図３の例の場合、第０行乃至第V1行の露光時間は、端数調整行が追加された行の水平同期期間を含んでおり、第V1 + 1行乃至第Vmax行の露光時間は、端数調整行が追加された行の水平同期期間を含まない。
【００４８】
そのため、図３に示されるように、読み出し処理のタイミング（RD）の直線１２−１乃至直線１２−３のように、端数調整前は直線であった電子シャッタ処理のタイミング（SHR）が曲線１１−１乃至曲線１１−３のように、曲線となってしまっている。これにより、電子シャッタ処理のタイミング（SHR）から読み出し処理のタイミング（RD）までの時間（露光時間）が全行で均一とならない。
【００４９】
つまり、１行の処理時間（tH）、端数調整行の処理時間（端数調整時間とも称する）（tR）、露光時間設定（ITL）を用いると、第０行乃至第V1行の各行の露光時間ExposureTime1は、以下の式（５）のように表すことができ、第V1 + 1行乃至第Vmax行の各行の露光時間ExposureTime2は、以下の式（６）のように表すことができる。
【００５０】
【数５】
2014165798.tif 000007
【００５１】
つまり、このように、端数調整することにより、フレーム内に複数の露光時間が存在する（フレーム内で露光時間が不均一となる）恐れがあった。そのため、上述したように出力画像において段差が見える等の画質劣化が生じる恐れがあった。そのため、このような画質の低減を抑制するように（つまり、出力画像において見える段差を抑制するように）、イメージセンサから出力される出力画像に対して画像処理を行う必要があり、そのために処理時間やコストを増大させる恐れがあった。
【００５２】
＜電子シャッタタイミングの調整＞
そこで、端数調整により生じる露光時間の変化を抑制してフレーム内の各行の露光時間を均一化する（一定となる）ように、電子シャッタタイミングを調整するようにする。
【００５３】
例えば、図３の例の場合、第０行乃至第V1行の露光時間中に端数調整行が存在し、端数調整時間（tR）分、露光時間が長くなっている。そこでこれらの行については、電子シャッタタイミングを、初期値から端数調整時間（tR）分遅らせるようにする。
【００５４】
これに対して、第V1 + 1行乃至第Vmax行の露光時間中には端数調整行が存在しない。そのため露光時間は長くなっていない。そこでこれらの行については、電子シャッタタイミングを初期値のままとするようにする。
【００５５】
より具体的に説明する。図３の例のように、端数調整を行わない状態において、各行の露光時間がフレーム内で均一であり、端数調整行を追加したことにより、各行の露光時間がフレーム内で不均一となったとする。この場合、電子シャッタタイミング（SHR）を水平同期信号（HSYNC）からの時間Sstaとし、その初期値を「０」とする。露光時間中に端数調整行が存在する行については、この時間Sstaは、以下の式（７）のように表すことができる。また、露光時間中に端数調整行が存在しない行については、この時間Sstaは、以下の式（８）のように表すことができる。
【００５６】
【数６】
2014165798.tif 000008
【００５７】
このように電子シャッタタイミングを調整することにより、フレーム内において露光時間を均一とすることができる。すなわち、出力画像の画質の低減を抑制しながら、フレームレートを微調整することができる。このようなフレームレートの微調整による出力画像の画質の低減は好ましく無く、許容できない場合も多い。そのため、実質的には、上述したような本技術を適用する（上述したように電子シャッタタイミングを調整する）ことにより、フレームレートの微調整を実現することができる。換言するに、上述したような本技術を適用することにより、より正確に所望のフレームレートを実現することができる。
【００５８】
なお、例えば図２の画素データやSYNC Codeは、A/D変換される。このA/D変換処理も水平同期信号を基準として行われる。つまり、これらを含む行において端数調整を行うと、その行の水平同期信号の長さが変化するので、その行のA/D変換処理結果にも影響を及ぼす恐れがある。そのため、端数調整は、A/D変換が行われない行（例えば、図２のブランキング期間の行）において行うのが望ましい。つまり、端数調整が、A/D変換が行われない行において行う（若しくは、端数調整可能な行をA/D変換が行われない行に制限する）ようにしてもよい。換言するに、A/D変換が行われる行においては、端数調整を禁止するようにしてもよい。
【００５９】
また、以上においては、端数調整として、所定の行の処理時間に端数調整時間（tR）を追加する場合について説明したが、これに限らず、所定の行の処理時間から端数調整時間（tR）を削減するようにしてもよい。その際も、上述した端数調整時間を追加する場合と同様に、端数調整時間の削減により生じる露光時間の変化を抑制してフレーム内の露光時間を均一化するように、電子シャッタタイミングを調整するようにすればよい。すなわち、この場合、電子シャッタタイミングを、露光時間が影響を受ける端数調整時間分、早めるようにすればよい。換言するに、上述した式（７）における端数調整時間（tR）の値を負の値としてもよい。
【００６０】
さらに、端数調整は、フレーム内の複数行に分けて行うようにしてもよい。例えば、フレーム内の所定のN行について端数調整を行う場合、１行当たりtR/Nの端数調整時間を調整すればよい。また、各行の端数調整時間は均一でなくてもよい。また、端数調整を行う各行は連続していなくても良い。
【００６１】
端数調整をフレーム内の所定の１行において行う場合、上述した式（５）および式（６）のように、露光時間の長さは２種類となる。これに対して、端数調整を複数行に分けて行う場合、露光時間の長さの種類は３種類以上に増大する可能性もある。その場合も、各行について、上述した式（７）および式（８）の場合と同様にして、露光時間が影響を受ける端数調整時間分、電子シャッタタイミングを調整するようにすればよい。
【００６２】
＜CMOSイメージセンサ＞
図４は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサの主な構成例を示す図である。図４に示されるCMOSイメージセンサ１００は、CMOSを用いた撮像素子。若しくは、画素領域で得られた画像信号を処理する信号処理装置の一例である。図４に示されるように、CMOSイメージセンサ１００は、画素アレイ１１０において入射された光を光電変換し、得られたアナログ信号をA/D変換部１１１によりA/D変換し、得られた、入射光に対応する画像に対応するデジタルデータを出力する。
【００６３】
画素アレイ１１０は、図中四角で示される、光電変換素子を含む単位画素１１０−００乃至単位画素１１０−ｎｍが、ｎ行ｍ列のアレイ状（行列状）に配置される。なお、図４においては、一部の単位画素のみ示してある。画素アレイ１１０の画素数は任意である。もちろん、行数および列数も任意である。
【００６４】
A/D変換部１１１は、画素アレイ１１０の各列に対して設けられるADC１１１−０乃至ADC１１１−ｍ（カラムADCとも称する）よりなる。ADC１１１−０乃至ADC１１１−ｍは、それぞれ、自身が対応する列の各単位画素から読み出されるアナログの画素信号をA/D変換する。
【００６５】
CMOSイメージセンサ１００は、また、信号処理装置の一例としてのタイミング制御部１１２、行走査部１１３、列走査部１１４、および出力インタフェース（出力I/F）１１５を有する。
【００６６】
タイミング制御部１１２は、画素アレイ１１０の各単位画素の動作、各単位画素からの画素信号の読み出しに関する処理、読み出した画素信号のA/D変換処理や転送処理等の各種処理のタイミングを制御する。
【００６７】
例えば、タイミング制御部１１２は、画素アレイ１１０から行毎の電荷読み出し処理の基準とする水平同期信号の、フレーム内の所定の行についての長さを制御し、その所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングを調整する。
【００６８】
タイミング制御部１１２は、例えば、行走査部１１３や列走査部１１４を制御することにより、このような各処理の制御を行う。
【００６９】
行走査部１１３は、水平信号線１２１−０乃至水平信号線１２１−ｎにより、画素アレイ１１０の各単位画素と接続されている。以下において、水平信号線１２１−０乃至水平信号線１２１−ｎを互いに区別して説明する必要が無い場合、単に水平信号線１２１と称することもある。行走査部１１３は、この水平信号線１２１を介して、タイミング制御部１１２により制御されたタイミングに従って、画素アレイ１１０の各単位画素の、電子シャッタ処理や電荷読み出し処理等の動作を制御する。
【００７０】
列走査部１１４は、タイミング制御部１１２により制御されたタイミングに従って、A/D変換部１１１の各カラムADCの動作を制御し、それぞれに各行の画素信号を順次A/D変換させる。なお、ADC１１１−０乃至ADC１１１−ｍは、垂直信号線１２２−０乃至垂直信号線１２２−ｍを介して、画素アレイ１１０の、自身が対応する列の各単位画素と接続されており、その垂直信号線１２２−０乃至垂直信号線１２２−ｍを介して、各単位画素から読み出された画素信号が供給される。以下において、垂直信号線１２２−０乃至垂直信号線１２２−ｍを互いに区別して説明する必要が無い場合、単に垂直信号線１２２と称することもある。
【００７１】
出力インタフェース（出力I/F）１１５は、A/D変換部１１１の各カラムADCから供給される画素信号のデジタルデータ（A/D変換された画素信号）を、CMOSイメージセンサ１００の外部（例えば、CMOSイメージセンサ１００に接続される他の装置（例えば画像処理装置等））に出力する。
【００７２】
＜単位画素＞
次に、図４の単位画素１１０−００について説明する。図５は、単位画素１１０−００の主な構成例を示す図である。図５に示されるように、単位画素１１０−００は、フォトダイオード１３１、転送トランジスタ１３２、リセットトランジスタ１３３、増幅トランジスタ１３４、および選択トランジスタ１３５を有する。また、単位画素１１０−００は、垂直信号線１２２−００に接続される。
【００７３】
光電変換素子の一例であるフォトダイオード１３１で発生した光電荷は、転送トランジスタ１３２のゲートの制御信号TRGによってノードFDの寄生容量に転送され、電荷電圧変換される。この電圧は増幅トランジスタ１３４のゲートに接続され、選択トランジスタ１３５のゲートの制御信号SELによって画素が選択されたとき、画素信号として垂直信号線１３６に出力される。また、ノードFDはリセットトランジスタ１３３のゲートの制御信号RSTによって所定電圧Vrstに設定され、増幅トランジスタ１３４等のばらつき成分を示す画素信号として出力することができる。
【００７４】
各制御信号は、水平信号線１２１を介して行走査部１１３から供給される。つまり、これらの制御信号のオン・オフにより、各単位画素の電子シャッタ処理や読み出し処理が制御される。
【００７５】
なお、図５においては、単位画素１１０−００の構成について説明したが、その他の単位画素の構成も、この単位画素１１０−００と同様である。
【００７６】
＜タイミング制御部＞
図６は、図４のタイミング制御部１１２の主な構成例を示すブロック図である。図６に示されるように、タイミング制御部１１２は、外部インタフェース（I/F）１５１、動作設定部１５２、同期信号生成部１５３、タイミング調整部１５４、読み出し制御部１５５、およびシャッタ制御部１５６を有する。
【００７７】
外部インタフェース１５１は、例えばカメラシステムのマスタ等の、CMOSイメージセンサ１００の外部から供給される設定情報（または設定コマンド）を受け取り、動作設定部１５２に供給する（矢印１６１）。
【００７８】
動作設定部１５２は、外部インタフェース１５１から供給された設定情報を復号（デコード）し、その情報に基づいてフレーム内の所定の行の水平同期信号の長さを制御する。つまり、動作設定部１５２は、供給された設定情報に基づいて、同期信号の生成および端数調整を指示する制御情報を同期信号生成部１５３に供給する（矢印１６２）。
【００７９】
ここで、端数調整の調整量および端数調整を行う行は、動作設定部１５２が決定するようにしてもよいし、外部から供給される設定情報に含まれているようにしてもよい。
【００８０】
動作設定部１５２がこれらのパラメータを決定する場合、動作設定部１５２は、外部から供給される設定情報において指定される水平同期信号の周期に関する情報から１フレーム分の水平同期信号の長さを求め、その長さと、設定において指定される所望のフレームレートに対応する１フレーム分の処理時間との差を求める。そして、動作設定部１５２は、その差を低減させるように、水平同期信号の長さから求められるフレームレートの微調整を行う。つまり、動作設定部１５２は、所定の行の水平同期信号の長さを、１行分の水平同期信号の長さよりも短い範囲で制御し、端数調整を行う。そして、動作設定部１５２は、例えば、ブランキング期間内の所定行を、この端数調整の対象行として指定する。
【００８１】
また、動作設定部１５２は、その端数調整を行った水平同期信号を基準として読み出し処理を制御するように指示する制御情報を読み出し制御部１５５に供給する（矢印１６３）。
【００８２】
さらに、動作設定部１５２は、電子シャッタタイミングの調整を行うように指示する制御情報をタイミング調整部１５４に供給する（矢印１６４）。どの行の電子シャッタタイミングをどの程度調整するかは、例えば、外部から供給された設定情報により指定されるようにしてもよい。
【００８３】
また、動作設定部１５２は、電子シャッタ処理を制御するように指示する制御情報をシャッタ制御部１５６に供給する（矢印１６５）。
【００８４】
同期信号生成部１５３は、動作設定部１５２から供給される制御情報に従って、端数調整が行われた同期信号（水平同期信号および垂直同期信号）を生成する。同期信号生成部１５３は、生成した同期信号を、読み出し制御部１５５およびタイミング調整部１５４に供給する（矢印１６６および矢印１６７）。
【００８５】
タイミング調整部１５４は、動作設定部１５２から供給される制御情報に従って、＜電子シャッタタイミングの調整＞において上述したように、同期信号生成部１５３から供給される端数調整が行われた同期信号を基準とする電子シャッタタイミングを調整する。すなわち、タイミング調整部１５４は、端数調整により生じる露光時間の変化を抑制してフレーム内の各行の露光時間を均一化する（一定となる）ように、電子シャッタタイミングを調整する。例えば、図３のような例の場合、式（７）や式（８）のような電子シャッタタイミングの調整を行う。
【００８６】
タイミング調整部１５４は、端数調整量に応じて調整した電子シャッタタイミングに関する情報と、端数調整が行われた同期信号をシャッタ制御部１５６に供給する（矢印１６８）。
【００８７】
読み出し制御部１５５は、動作設定部１５２から供給される制御コマンドに基づいて、同期信号生成部１５３から供給される同期信号を基準とするタイミングにおいて、行走査部１１３を制御し、画素アレイ１１０の単位画素からの電荷読み出し処理を実行させる（矢印１６９）。
【００８８】
シャッタ制御部１５６は、動作設定部１５２から供給される制御コマンドに基づいて、同期信号生成部１５３から供給される同期信号を基準とする、同期信号生成部１５３から供給される情報により指定されるタイミングにおいて、行走査部１１３を制御し、画素アレイ１１０の単位画素からの電子シャッタ処理を実行させる（矢印１７０）。
【００８９】
＜タイミング制御処理の流れ＞
次に、このタイミング制御部１１２により実行されるタイミング制御処理の流れの例を、図７のフローチャートを参照して説明する。
【００９０】
タイミング制御処理が開始されると、ステップＳ１０１において、外部インタフェース１５１は、外部から供給される設定情報を受け取る。
【００９１】
ステップＳ１０２において、動作設定部１５２は、ステップＳ１０１において受け取られた設定を復号し、フレーム内の所定の行の水平同期信号の長さを制御し、その制御を反映させた制御情報を各処理部に配信する。つまり、フレームレートの微調整が行われる。
【００９２】
ステップＳ１０３において、同期信号生成部１５３は、ステップＳ１０２の処理結果に基づいて、端数調整が行われた同期信号を生成する。
【００９３】
ステップＳ１０４において、タイミング調整部１５４は、露光時間が、ステップＳ１０２において行われた端数調整の影響を受ける所定の行の電子シャッタタイミング（シャッタ制御タイミングとも称する）を調整する。
【００９４】
ステップＳ１０５において、シャッタ制御部１５６は、ステップＳ１０２において端数調整が行われた同期信号を基準とする、ステップＳ１０４において調整された電子シャッタタイミングで、電子シャッタ処理を制御する。
【００９５】
ステップＳ１０６において、読み出し制御部１５５は、ステップＳ１０２において端数調整が行われた同期信号を基準とするタイミングで、電荷読み出し処理を制御する。
【００９６】
ステップＳ１０６の処理が終了すると、タイミング制御処理が終了する。
【００９７】
以上のように、タイミング制御処理が実行されることにより、図８に示される直線１８１−１乃至直線１８１−３のように、各行の電子シャッタタイミング（SHR）が直線となる。また、読み出し処理のタイミング（RD）は、直線１８２−１乃至直線１８２−３のように、図３の場合と同様、直線のままである。すなわち、フレーム内の各行の露光時間が均一（一定）となる。
【００９８】
つまり、タイミング制御部１１２は、フレーム内において露光時間を均一とするように、フレームレートの微調整に応じて電子シャッタタイミングを調整する。したがって、タイミング制御部１１２は、より正確に所望のフレームレートを実現することができる。つまり、CMOSイメージセンサ１００は、出力画像の画質の低減を抑制しながら、フレームレートを微調整することができる。
【００９９】
＜タイミング制御部の他の例＞
なお、タイミング調整部１５４がどの行の電子シャッタタイミングをどの程度調整するかは、動作設定部１５２が、デコードした設定情報に基づいて、各行の露光時間を判定し、その判定結果に基づいて決定するようにしてもよい。
【０１００】
図９は、その場合のタイミング制御部１１２の主な構成例を示すブロック図である。図９に示される例の場合、タイミング制御部１１２は、図６の例の構成に加え、露光時間判定部１９１を有する。
【０１０１】
動作設定部１５２は、端数調整が行われた同期信号に関する情報を露光時間判定部１９１に供給する（矢印１９２）。例えば、動作設定部１５２は、同期信号の、端数調整を行った行、およびその調整量に関する情報を、端数調整が行われた同期信号に関する情報として、露光時間判定部１９１に供給する。
【０１０２】
露光時間判定部１９１は、動作設定部１５２から供給された情報に基づいて、各行の露光時間を算出する。そして、露光時間判定部１９１は、算出された各行の露光時間が均一になるように、各行の電子シャッタタイミング調整量を決定する。露光時間判定部１９１は、その各行の電子シャッタタイミング調整量を示す情報をタイミング調整部１５４に供給する（矢印１９３）。タイミング調整部１５４は、供給されたその情報に基づいて、各行の電子シャッタタイミングを調整する。
【０１０３】
＜タイミング制御処理の流れ＞
次に、この場合のタイミング制御部１１２により実行されるタイミング制御処理の流れの例を、図１０のフローチャートを参照して説明する。
【０１０４】
タイミング制御処理が開始されると、ステップＳ１２１において、外部インタフェース１５１は、外部から供給される設定情報を受け取る。
【０１０５】
ステップＳ１２２において、動作設定部１５２は、ステップＳ１２１において受け取られた設定を復号し、フレーム内の所定の行の水平同期信号の長さを制御し、その制御を反映させた制御情報を各処理部に配信する。つまり、フレームレートの微調整が行われる。
【０１０６】
ステップＳ１２３において、露光時間判定部１９１は、各行の露光時間を判定する。
【０１０７】
ステップＳ１２４において、同期信号生成部１５３は、ステップＳ１２２の処理結果に基づいて、端数調整が行われた同期信号を生成する。
【０１０８】
ステップＳ１２５において、タイミング調整部１５４は、ステップＳ１２３において判定された露光時間に応じて、端数調整の影響を受ける所定の行のシャッタ制御タイミングを調整する。
【０１０９】
ステップＳ１２６において、シャッタ制御部１５６は、ステップＳ１２２において端数調整が行われた同期信号を基準とする、ステップＳ１２５において調整された電子シャッタタイミングで、電子シャッタ処理を制御する。
【０１１０】
ステップＳ１２７において、読み出し制御部１５５は、ステップＳ１２２において端数調整が行われた同期信号を基準とするタイミングで、電荷読み出し処理を制御する。
【０１１１】
ステップＳ１２７の処理が終了すると、タイミング制御処理が終了する。
【０１１２】
このようにすることにより、タイミング制御部１１２は、フレーム内において露光時間を均一とするように、フレームレートの微調整に応じて電子シャッタタイミングを調整する。したがって、タイミング制御部１１２は、より正確に所望のフレームレートを実現することができる。つまり、CMOSイメージセンサ１００は、出力画像の画質の低減を抑制しながら、フレームレートを微調整することができる。
【０１１３】
なお、このように、タイミング制御部１１２の内部において露光時間を判定することができるようにすることにより、タイミング制御部１１２は、内部（例えば動作設定部１５２）において同期信号の端数調整の調整量や端数調整を行う行を決定する場合であっても、フレーム内において露光時間を均一とするように、フレームレートの微調整に応じて電子シャッタタイミングを調整することができる。つまり、例えばタイミング制御部１１２（CMOSイメージセンサ１００）の外部から、設定情報によって、同期信号の端数調整の調整量や端数調整を行う行を指定する必要がなく、設計がより容易になる。
【０１１４】
なお、例えば、図２の例のように、端数調整を１行で行う場合、露光時間の長さは、式（５）や式（６）に示されるように、２種類となる。そこで、露光時間判定部１９１は、その露光時間の長さが異なる種類となる行（変化点）を判定するようにしてもよい。図３の例の場合、この変化点はV1である。つまり、この場合、この変化点を特定することにより、実質的に各行の露光時間を判定するのと同等の処理結果を得ることができる。つまり、タイミング制御処理をより容易にすることができる。
【０１１５】
＜２．第２の実施の形態＞
＜同期信号の生成＞
ところで、例えばCMOSイメージセンサのような、一般的な撮像素子においては、撮像素子の外部から入力される外部クロックと非同期となる、撮像素子内部において生成される内部クロックを用いて、撮像素子内部において実行される処理の基準となる同期信号が生成される。
【０１１６】
この内部クロックは、外部クロックを用いて生成される。そのため、外部（Host）から指定されるフレームレートをより正確に実現するためには、外部クロックと内部クロックの比率を考慮して１行の処理時間を考慮する必要があった。
【０１１７】
例えば、１フレームの処理時間（tF）は、１フレームの行数（FV lines）と１行の処理時間（tH）を用いて、以下の式（９）のように表すことができる。また、１行の処理時間（tH）は、外部クロックの周期ECKと、外部クロック基準において１行の処理時間を決定するパラメータ（cE）を用いて、以下の式（１０）のように表すことができる。
【０１１８】
【数７】
2014165798.tif 000009
【０１１９】
例えば、外部クロックの周期（ECK）と、内部クロックの周期（ICK）との関係を以下の式（１１）のようにする。
【０１２０】
【数８】
2014165798.tif 000010
【０１２１】
この場合、内部クロック基準では１行の処理時間（tH）は、以下の式（１２）のように表すことができる。
【０１２２】
【数９】
2014165798.tif 000011
【０１２３】
この時に式（１２）の（1/k x（cE））が割り切れる数であれば問題はないが、割り切れない場合は剰余でフレームの行数（FV lines）を割り切れる値にする必要がある。この条件が満たせない場合、第１の実施の形態において説明したように、フレーム毎に時間的な誤差が発生し、複数フレームで誤差が蓄積することでフレームのずれが発生する恐れがあった。
【０１２４】
＜水平同期信号の計測＞
そこで、画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする水平同期信号の長さを、外部クロックとは非同期の内部クロックを用いて計測することにより、内部クロックを基準として１行の処理時間を決定するパラメータを生成し、決定されたパラメータを用いて、内部クロックを基準とする水平同期信号を生成するようにする。
【０１２５】
このように、外部クロック基準の水平同期信号を内部クロックを基準として計測することにより、どのようなパラメータでもより正確に内部クロック基準に換算することができる。したがって、外部クロックと内部クロックとの比によらず、より正確に所望のフレームレートを実現することができる。
【０１２６】
＜CMOSイメージセンサ＞
以下に、本技術について、より具体的な例を用いて説明する。以上に説明した本技術は、例えば、図４に示されるCMOSイメージセンサ１００のタイミング制御部１１２の同期信号生成部１５３に適用することができる。ただし、同期信号生成部１５３以外の構成は任意であり、図４に示される構成が省略されていても良いし、図４に示される以外の構成が設けられていても良い。
【０１２７】
＜従来の同期信号生成＞
図１１は、従来の同期信号生成部１５３の主な構成例を示すブロック図である。
【０１２８】
図１１に示されるように、同期信号生成部１５３は、PLL３１１、分周器３１２、パラメータ変換部３１３、水平方向カウント部３１４、水平同期デコーダ３１５、垂直方向カウント部３１６、並びに垂直方向デコーダ３１７を有する。
【０１２９】
PLL３１１には、同期信号生成部１５３の外部から、外部クロック（ECK）が供給される（矢印３２１）。PLL３１１は、供給された外部クロック（ECK）を逓倍率（n/m）で逓倍し、その逓倍されたクロックを分周器３１２に供給する（矢印３２２）。
【０１３０】
分周器３１２は、PLL３１１から供給される、逓倍されたクロックを分周比（a/b）で分周し、その分周されたクロックを、内部クロックとして、水平方向カウント部３１４乃至垂直同期デコーダ３１７に供給する（矢印３２３）。
【０１３１】
つまり、内部クロックの周期（ICK）は、以下の式（１３）のように表すことができる。
【０１３２】
【数１０】
2014165798.tif 000012
【０１３３】
また、パラメータ変換部３１３には、同期信号生成部１５３の外部から指定される１行の処理時間（tH）を設定する、外部クロック基準のパラメータが、その外部から供給される（矢印３２４）。
【０１３４】
パラメータ変換部３１３は、この外部クロック基準のパラメータを内部クロック基準に換算する（ICK換算に変換する）。パラメータ変換部３１３は、変換後のパラメータを水平方向カウント部３１４に供給する（矢印３２５）。外部クロック基準のパラメータは（tH/ECK）であるので、変換後のパラメータPICKは、以下の式（１４）のように表すことができる。
【０１３５】
【数１１】
2014165798.tif 000013
【０１３６】
水平方向カウント部３１４は、変換後のパラメータを用いて、内部クロック（ICK）を基準として、１行の処理時間をカウントする。水平方向カウント部３１４は、得られた水平カウント値を水平同期デコーダ３１５に供給する（矢印３２６）。
【０１３７】
水平同期デコーダ３１５は、内部クロック（ICK）を基準として、供給された水平カウント値から、内部クロックを基準とする水平同期信号を生成する。水平同期デコーダ３１５は、生成した水平同期信号を、その水平同期信号を基準として動作するCMOSイメージセンサ１００の各処理部に供給する（矢印３２７）。また、水平同期デコーダ３１５は、生成した水平同期信号を、垂直方向カウント部３１６にも供給する（矢印３２７）。
【０１３８】
つまり、水平方向カウント部３１４および水平同期デコーダ３１５は、内部クロック換算のパラメータから、内部クロックを基準とする水平同期信号を生成する。
【０１３９】
垂直方向カウント部３１６は、水平同期デコーダ３１５から供給された内部クロックを基準とする水平同期信号を基準として、フレーム中の行数をカウントする。垂直方向カウント部３１６は、得られた垂直カウント値を垂直同期デコーダ３１７に供給する（矢印３２８）。
【０１４０】
垂直同期デコーダ３１７は、内部クロック（ICK）を基準として、供給された垂直カウント値から、内部クロックを基準とする垂直同期信号を生成する。垂直同期デコーダ３１７は、生成した垂直同期信号を、その垂直同期信号を基準として動作するCMOSイメージセンサ１００の各処理部に供給する（矢印３２９）。
【０１４１】
つまり、垂直方向カウント部３１６および垂直同期デコーダ３１７は、内部クロックを基準とする水平同期信号から、内部クロックを基準とする垂直同期信号を生成する。
【０１４２】
この時、（n/m）x（a/b）が割り切れる数字でない場合、１フレーム分の水平信号の長さが、目標とするフレームレートに対応する１フレームの処理時間に対して誤差が生じる恐れがあった。また（n/m）x（a/b）が割り切れる場合であっても設定するパラメータ次第でパラメータ変換部の規模が大きく変動する恐れがあった。
【０１４３】
＜本技術を適用した同期信号生成＞
そこで、本技術を適用することにより、同期信号生成部１５３の主な構成を、図１２に示される例のようにする。
【０１４４】
図１２に示される例の場合、同期信号生成部１５３は、図１１に示される例の構成の、パラメータ変換部３１３の代わりに、水平方向カウント部３３１、水平同期デコーダ３３２、および水平方向計測カウント部３３３を有する。
【０１４５】
水平方向カウント部３３１には、同期信号生成部１５３の外部から、外部クロック（ECK）と（矢印３４１）、同期信号生成部１５３の外部から指定される１行の処理時間（tH）を設定する、外部クロック基準のパラメータとが供給される（矢印３２４）。水平方向カウント部３３１は、その外部クロックを基準とし、外部クロック基準のパラメータを用いて、１行の処理時間をカウントし、外部クロックを基準とする水平カウント値を生成する。水平方向カウント部３３１は、生成した水平カウント値を水平同期デコーダ３３２に供給する（矢印３４２）。
【０１４６】
水平同期デコーダ３３２には、また、外部クロックが供給される（矢印３４１）。水平同期デコーダ３３２は、その外部クロックを基準として、供給された水平カウント値から、外部クロックを基準とする計測用の水平同期信号を生成する。水平同期デコーダ３３２は、生成した計測用の水平同期信号を、水平方向計測カウント部３３３に供給する（矢印３４３）。
【０１４７】
つまり、水平方向カウント部３３１および水平同期デコーダ３３２は、外部クロックを基準とする計測用の水平同期信号を生成する。
【０１４８】
水平方向計測カウント部３３３には、また、分周器３１２から内部クロックが供給される（矢印３２３）。さらに、水平方向計測カウント部３３３には、垂直同期デコーダ３１７から、内部クロックを基準とする垂直同期信号が供給される（矢印３４４）。
【０１４９】
水平方向計測カウント部３３３は、水平同期デコーダ３３２から供給される計測用の水平同期信号を、内部クロックを基準として計測することにより、１行の処理時間（tH）を設定する外部クロック基準のパラメータを、ICK換算に変換する。
【０１５０】
水平方向計測カウント部３３３は、ICK換算に変換されたパラメータを水平方向カウント部３１４に供給する（矢印３２５）。
【０１５１】
このようにすることにより、同期信号生成部１５３は、外部クロック（ECK）から内部クロック（ICK）の換算を、演算回路を用いずに、計測回路（カウンタ）のみを使用して実現することができる。したがって、同期信号生成部１５３は、回路構成をより簡易かつ低コストに実現することができ、かつ、より多様なパラメータに対応することができる。したがって、タイミング制御部１１２は、より正確に所望のフレームレートを実現することができる。
【０１５２】
したがって、CMOSイメージセンサ１００は、フレームレート基準生成部のタイミング基準クロック（外部クロック）とイメージャ駆動基準生成部のタイミング基準（内部クロック）が非同期であっても、フレームレートの誤差を抑制し、より正確に所望のフレームレートを実現することができる。
【０１５３】
＜水平同期信号の生成＞
以上のように水平同期信号を生成する様子の例を図１３に示す。
【０１５４】
計測用の水平同期信号は、外部クロック（ECK）基準にて（フレーム#1のECK基準のパラメータを（cE1）とする）パラメータ分をカウントした結果の特定の位置をデコードした信号となる。図１３の例では負論理の同期を示す信号となり、信号間隔は１行の処理時間（tH）となる。
【０１５５】
上述したように、計測用の水平同期信号を水平方向計測カウント部３３３にて計測することでパラメータがICK換算に変換される（フレーム#1でICK換算されたパラメータを（cI1）とする）。行単位でA/D変換を行うカラムADC搭載のイメージャは、行単位でA/D変換処理を行うため、各行の処理時間が均一でないとA/D変換の特性に問題を起こす恐れがあった。
【０１５６】
そこで、水平方向計測カウント部３３３が行う１行当たりの処理時間の計測を、１フレーム中に１回に制限するようにしても良い。また、例えば、水平方向計測カウント部３３３が、複数行において、１行当たりの処理時間の計測を行い、それらの平均を算出するようにしてもよい。
【０１５７】
また、上述したように、A/D変換が行われる行においては、各行の処理時間が均一である必要がある。そこで、水平方向計測カウント部３３３が計測を行う行を、A/D変換が行われない行、例えばブランキング期間等に制限するようにしてもよい。換言するに、A/D変換が行われる行においては、水平方向計測カウント部３３３の計測を禁止するようにしてもよい。
【０１５８】
水平方向計測カウント部３３３は、計測結果を１フレーム中に決定し、当該フレームの処理の間、その決定した値を計測カウンタ結果として保持し、その値で１フレーム動作させるようにする。このようにすることにより、フレーム内において１行の処理時間が不均一になる現象を抑制することができる。
【０１５９】
PLL３１１、分周器３１２、並びに、水平方向カウント部３１４乃至垂直同期デコーダ３１７は、基本的に、図１１の例の場合と同様に処理を行う。ただし、好き直同期デコーダ３１７は、垂直同期信号を、水平方向計測カウント部３３３にも供給する。水平方向計測カウント部３３３は、この垂直同期信号を基に、計測する行のフレーム内における位置（行番号）を把握することができる。
【０１６０】
＜同期信号制御処理の流れ＞
以上のような同期信号生成部１５３により実行される同期信号制御処理の流れの例を、図１４のフローチャートを参照して説明する。
【０１６１】
同期信号生成処理が開始されると、水平方向カウント部３３１は、ステップＳ３０１において、外部から供給されるパラメータを用いて、外部から供給されるクロックECKについて、１行分の処理時間をカウントする。
【０１６２】
ステップＳ３０２において、水平同期デコーダ３３２は、ステップＳ３０１において算出された水平カウント値を用いて、外部から供給されるクロックECKから計測用水平同期信号を生成する。
【０１６３】
ステップＳ３０３において、PLL３１１および分周器３１２は、外部から供給されるクロックECKを、内部駆動用クロックICKに変換する。
【０１６４】
ステップＳ３０４において、水平方向計測カウント部３３３は、ステップＳ３０３において生成された内部駆動用クロックICKと、その内部駆動用クロックICKを基準とする垂直同期信号とを用いて、計測用水平同期信号を計測することにより、外部から供給されるパラメータをICK換算する。
【０１６５】
ステップＳ３０５において、水平方向カウント部３１４は、ステップＳ３０４において得られた変換後のパラメータを用いて、内部駆動用クロックICKについて１行分の処理時間をカウントする。
【０１６６】
ステップＳ３０６において、水平同期デコーダ３１５は、ステップＳ３０５において得られた水平カウント値を用いて、内部駆動用クロックICKを基準とする水平同期信号を生成する。
【０１６７】
ステップＳ３０７において、垂直方向カウント部３１６は、ステップＳ３０６において得られた水平同期信号について、１フレーム分の行数をカウントする。
【０１６８】
ステップＳ３０８において、垂直同期デコーダ３１７は、垂直カウント値を用いて、内部駆動用クロックICKを基準とする垂直同期信号を生成する。
【０１６９】
ステップＳ３０８の処理が終了すると、同期信号制御処理が終了する。
【０１７０】
以上のように同期信号制御処理を実行することにより、同期信号生成部１５３は、より正確に所望のフレームレートを実現することができる。
【０１７１】
＜同期信号生成部の他の例＞
なお、計測用の水平同期信号が、内部クロックを生成する外部クロックとは独立した他の外部クロックを基準として生成されるようにしてもよい。
【０１７２】
その場合の、同期信号生成部１５３の主な構成例を、図１５に示す。図１５の例の同期信号生成部１５３は、図１２の例の場合の処理部と同様の処理部を有する。ただし、図１５の例の場合、水平方向カウント部３３１および水平同期デコーダ３３２には、PLL３１１に供給される外部クロックECK1とは独立した他の外部クロックECK2が供給される。
【０１７３】
例えば、外部クロックECK1と外部クロックECK2は、互いに非同期であってもよい。その場合であっても、水平方向計測カウント部３３３は、計測においてこれらの外部クロック同士が非同期であることを吸収することができ、パラメータをICK換算に変換することができる。
【０１７４】
したがって、この場合も、このように変換されたパラメータを用いて、水平方向カウント部３１４乃至垂直同期デコーダ３１７は、図１２の例の場合と同様に処理を行い、所望のフレームレートにより正確に対応した、内部クロックを基準とする水平同期信号および垂直同期信号を生成することができる。
【０１７５】
つまり、フレームレート基準生成部のタイミング基準クロックとイメージャ駆動基準生成部のタイミング基準が無関係であっても、同期信号生成部１５３は、フレームレートに誤差を生じさせずに、より正確に所望のフレームレートを実現することができる。
【０１７６】
＜同期信号制御処理の流れ＞
以上のような図１５の例の同期信号生成部１５３により実行される同期信号制御処理の流れの例を、図１６のフローチャートを参照して説明する。
【０１７７】
同期信号生成処理が開始されると、水平方向カウント部３３１は、ステップＳ３２１において、外部から供給されるパラメータを用いて、外部から供給されるクロックECK1について、１行分の処理時間をカウントする。
【０１７８】
ステップＳ３２２において、水平同期デコーダ３３２は、ステップＳ３２１において算出された水平カウント値を用いて、外部から供給されるクロックECK1から計測用水平同期信号を生成する。
【０１７９】
ステップＳ３２３において、PLL３１１および分周器３１２は、外部から供給されるクロックECK2を、内部駆動用クロックICKに変換する。
【０１８０】
ステップＳ３２４乃至ステップＳ３２８の各処理は、図１４のステップＳ３０４乃至ステップＳ３０８の各処理と同様に実行される。
【０１８１】
ステップＳ３２８の処理が終了すると、同期信号制御処理が終了する。
【０１８２】
以上のように同期信号制御処理を実行することにより、同期信号生成部１５３は、計測用の水平同期信号の基準となる外部クロックと、内部クロックの基準となる外部クロックとが非同期であっても、より正確に所望のフレームレートを実現することができる。
【０１８３】
＜同期信号生成部のさらに他の例＞
なお、外部から計測用の水平同期信号が供給されるようにしてもよい。
【０１８４】
その場合の、同期信号生成部１５３の主な構成例を、図１７に示す。図１７の例の同期信号生成部１５３は、図１２の例の場合の構成から水平方向カウント部３３１および水平同期デコーダ３３２が省略され、水平方向計測カウント部３３３には、同期信号生成部１５３の外部から水平同期信号が供給される（矢印３６１）。この水平同期信号は外部クロックを基準とする信号である。
【０１８５】
水平方向計測カウント部３３３は、この外部から供給される水平同期信号を、計測用の水平同期信号として、図１２や図１５の例の場合と同様に計測を行い、パラメータをICK換算に変換する。水平方向計測カウント部３３３は、変換後のパラメータを水平方向カウント部３１４に供給する（矢印３２５）。
【０１８６】
図１７の例のPLL３１１、分周器３１２、並びに、水平方向カウント部３１４乃至垂直同期デコーダ３１７は、図１２や図１５の例の場合と同様の処理を行う。
【０１８７】
したがって、この場合も、水平方向カウント部３１４乃至垂直同期デコーダ３１７は、所望のフレームレートにより正確に対応した、内部クロックを基準とする水平同期信号および垂直同期信号を生成することができる。
【０１８８】
つまり、外部からの水平同期信号とイメージャ駆動基準生成部のタイミング基準が無関係であっても、同期信号生成部１５３は、フレームレートに誤差を生じさせずに、より正確に所望のフレームレートを実現することができる。
【０１８９】
＜同期信号制御処理の流れ＞
以上のような図１７の同期信号生成部１５３により実行される同期信号制御処理の流れの例を、図１８のフローチャートを参照して説明する。
【０１９０】
同期信号生成処理が開始されると、PLL３１１および分周器３１２は、ステップＳ３４１において、外部から供給されるクロックECKを、内部駆動用クロックICKに変換する。
【０１９１】
ステップＳ３４２において、水平方向計測カウント部３３３は、ステップＳ３４１において生成された内部駆動用クロックICKと、その内部駆動用クロックICKを基準とする垂直同期信号とを用いて、外部から供給される水平同期信号を計測することによりパラメータをICK換算する。
【０１９２】
ステップＳ３４３乃至ステップＳ３４６の各処理は、図１４のステップＳ３０５乃至ステップＳ３０８の各処理と同様に実行される。
【０１９３】
ステップＳ３４６の処理が終了すると、同期信号制御処理が終了する。
【０１９４】
以上のように同期信号制御処理を実行することにより、同期信号生成部１５３は、より正確に所望のフレームレートを実現することができる。
【０１９５】
＜３．第３の実施の形態＞
＜撮像装置＞
図１９は、上述した信号処理装置を用いた撮像装置の主な構成例を示すブロック図である。図１９に示される撮像装置８００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
【０１９６】
図１９に示されるように撮像装置８００は、光学部８１１、CMOSセンサ８１２、A/D変換器８１３、操作部８１４、制御部８１５、画像処理部８１６、表示部８１７、コーデック処理部８１８、および記録部８１９を有する。
【０１９７】
光学部８１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部８１１は、被写体からの光（入射光）を透過し、CMOSセンサ８１２に供給する。
【０１９８】
CMOSセンサ８１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換器８１３に供給する。
【０１９９】
A/D変換器８１３は、CMOSセンサ８１２から、所定のタイミングで供給された画素信号を、デジタルデータ（画像データ）に変換し、所定のタイミングで順次、画像処理部８１６に供給する。
【０２００】
操作部８１４は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部８１５に供給する。
【０２０１】
制御部８１５は、操作部８１４により入力されたユーザの操作入力に対応する信号に基づいて、光学部８１１、CMOSセンサ８１２、A/D変換器８１３、画像処理部８１６、表示部８１７、コーデック処理部８１８、および記録部８１９の駆動を制御し、各部に撮像に関する処理を行わせる。
【０２０２】
画像処理部８１６は、A/D変換器８１３から供給された画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部８１６は、画像処理を施した画像データを表示部８１７およびコーデック処理部８１８に供給する。
【０２０３】
表示部８１７は、例えば、液晶ディスプレイ等として構成され、画像処理部８１６から供給された画像データに基づいて、被写体の画像を表示する。
【０２０４】
コーデック処理部８１８は、画像処理部８１６から供給された画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記録部８１９に供給する。
【０２０５】
記録部８１９は、コーデック処理部８１８からの符号化データを記録する。記録部８１９に記録された符号化データは、必要に応じて画像処理部８１６に読み出されて復号される。復号処理により得られた画像データは、表示部８１７に供給され、対応する画像が表示される。
【０２０６】
以上のような撮像装置８００のCMOSセンサ８１２およびA/D変換器８１３を含む処理部として、上述した本技術を適用する。すなわち、CMOSセンサ８１２として、各実施の形態において上述したCMOSイメージセンサ１００を適用するようにする。これにより、CMOSセンサ８１２は、より正確に所望のフレームレートを実現することができる。したがって撮像装置８００は、被写体を撮像することにより、より高画質な画像を得ることができる。
【０２０７】
なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、CMOSセンサ８１２の代わりに、本技術を適用したCCDイメージセンサを用いるようにしてもよい。また、例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールであってもよい。
【０２０８】
＜４．第４の実施の形態＞
＜コンピュータ＞
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。
【０２０９】
例えば、図４のCMOSイメージセンサ１００において、タイミング制御部１１２が行う各種処理（例えば、上述したタイミング制御処理や同期信号制御処理等）を、ソフトウエアにより実行するようにすることもできる。もちろん、タイミング制御部１１２以外の処理部が行う任意の処理に対しても同様にソフトウエアを適用することもできる。
【０２１０】
一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここでコンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等が含まれる。
【０２１１】
図２０は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
【０２１２】
図２０に示されるコンピュータ９００において、CPU（Central Processing Unit）９０１、ROM（Read Only Memory）９０２、RAM（Random Access Memory）９０３は、バス９０４を介して相互に接続されている。
【０２１３】
バス９０４にはまた、入出力インタフェース９１０も接続されている。入出力インタフェース９１０には、入力部９１１、出力部９１２、記憶部９１３、通信部９１４、およびドライブ９１５が接続されている。
【０２１４】
入力部９１１は、例えば、キーボード、マウス、マイクロホン、タッチパネル、入力端子などよりなる。出力部９１２は、例えば、ディスプレイ、スピーカ、出力端子などよりなる。記憶部９１３は、例えば、ハードディスク、RAMディスク、不揮発性のメモリなどよりなる。通信部９１４は、例えば、ネットワークインタフェースよりなる。ドライブ９１５は、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア９２１を駆動する。
【０２１５】
以上のように構成されるコンピュータでは、CPU９０１が、例えば、記憶部９１３に記憶されているプログラムを、入出力インタフェース９１０およびバス９０４を介して、RAM９０３にロードして実行することにより、上述した一連の処理が行われる。RAM９０３にはまた、CPU９０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０２１６】
コンピュータ（CPU９０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア９２１に記録して適用することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。
【０２１７】
コンピュータでは、プログラムは、そのプログラムが記録されたリムーバブルメディア９２１をドライブ９１５に装着することにより、入出力インタフェース９１０を介して、記憶部９１３にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部９１４で受信し、記憶部９１３にインストールすることができる。その他、プログラムは、ROM９０２や記憶部９１３に、あらかじめインストールしておくことができる。
【０２１８】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０２１９】
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０２２０】
また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
【０２２１】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
【０２２２】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０２２３】
例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
【０２２４】
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０２２５】
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０２２６】
なお、本技術は以下のような構成も取ることができる。
（１）  画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、
前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部と
を備える信号処理装置。
（２）  前記タイミング調整部は、各行の露光時間が一定となるように前記タイミングを調整する
（１）、（３）乃至（７）のいずれかに記載の信号処理装置。
（３）  前記同期信号制御部は、１フレーム分の同期信号の長さを所望のフレームレートに合わせるように、前記所定の行の同期信号の長さを、１行分の同期信号の長さよりも短い範囲で制御する
（１）、（２）、（４）乃至（７）のいずれかに記載の信号処理装置。
（４）  前記同期信号制御部は、前記所定の行をブランキング期間内に設定する
（１）乃至（３）、（５）乃至（７）のいずれかに記載の信号処理装置。
（５）  前記同期信号制御部による制御が反映された状態における各行の露光時間を判定する露光時間判定部をさらに備え、
前記タイミング調整部は、前記露光時間判定部により判定された露光時間に応じて、前記タイミングを調整する
（１）乃至（４）、（６）、（７）のいずれかに記載の信号処理装置。
（６）  前記同期信号制御部による制御が反映された同期信号を生成する同期信号生成部をさらに備え、
前記タイミング調整部は、前記同期信号生成部により生成された前記所定の行の同期信号の長さに応じて、前記タイミングを調整する
（１）乃至（５）、（７）のいずれかに記載の信号処理装置。
（７）  前記同期信号制御部による制御が反映された同期信号に基づいて、前記タイミング調整部により調整されたタイミングで前記電子シャッタ動作を行うように制御するシャッタ制御部と、
前記同期信号制御部による制御が反映された同期信号に基づいて、単位画素の電荷読み出し動作を制御する読み出し制御部と
をさらに備える（１）乃至（６）のいずれかに記載の信号処理装置。
（８）  画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御し、
前記所定の行の同期信号の長さに応じて、単位画素の電子シャッタ動作のタイミングを調整する
信号処理方法。
（９）  入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
前記画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、
前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、前記単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部と
を備える撮像素子。
（１０）  被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
前記画素アレイから行毎の電荷読み出し処理の基準とする同期信号の、フレーム内の所定の行についての長さを制御する同期信号制御部と、
前記同期信号制御部により制御される前記所定の行の同期信号の長さに応じて、前記単位画素の電子シャッタ動作のタイミングを調整するタイミング調整部と
を備える撮像装置。
（１１）  画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、
前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部と
を備える信号処理装置。
（１２）  前記計測部は、ブランキング期間内の所定の行の、前記外部クロックを基準とする前記水平同期信号の長さを計測する
（１１）、（１３）乃至（１７）のいずれかに記載の信号処理装置。
（１３）  前記計測部は、前記ブランキング期間内の１行の、前記外部クロックを基準とする前記水平同期信号の長さを計測することにより前記パラメータを生成する
（１１）、（１２）、（１４）乃至（１７）のいずれかに記載の信号処理装置。
（１４）  前記計測部は、前記ブランキング期間内の複数行の、前記外部クロックを基準とする前記水平同期信号の長さを計測し、各行の計測結果から前記パラメータを生成する
（１１）乃至（１３）、（１５）乃至（１７）のいずれかに記載の信号処理装置。
（１５）  前記外部クロックを基準とする前記水平同期信号を生成する外部クロック基準水平同期信号生成部をさらに備え、
前記計測部は、前記外部クロック基準水平同期信号生成部により生成された前記外部クロックを基準とする前記水平同期信号の長さを計測する
（１１）乃至（１４）、（１６）、（１７）のいずれかに記載の信号処理装置。
（１６）  前記外部クロックを用いて前記内部クロックを生成する内部クロック生成部をさらに備え、
前記計測部は、前記内部クロック生成部により生成された前記内部クロックを用いて、前記外部クロックを基準とする前記水平同期信号の長さを計測し、
前記水平同期信号生成部は、前記計測部により決定された前記パラメータと、前記内部クロック生成部により生成された前記内部クロックとを用いて、前記内部クロックを基準とする前記水平同期信号を生成する
（１１）乃至（１５）、（１７）のいずれかに記載の信号処理装置。
（１７）  前記内部クロック生成部は、前記計測部が計測する前記水平同期信号の基準となる外部クロックとは独立した他の外部クロックを用いて前記内部クロックを生成する
（１１）乃至（１６）のいずれかに記載の信号処理装置。
（１８）  画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成し、
決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する
信号処理方法。
（１９）  入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
前記画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、
前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部と
を備える撮像素子。
（２０）  被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
前記画素アレイから行毎の電荷読み出し処理の基準とする水平同期信号であって、外部クロックを基準とする前記水平同期信号の長さを、前記外部クロックとは非同期の内部クロックを用いて計測することにより、前記内部クロックを基準として１行の処理時間を決定するパラメータを生成する計測部と、
前記計測部により決定された前記パラメータを用いて、前記内部クロックを基準とする前記水平同期信号を生成する水平同期信号生成部と
を備える撮像装置。
【符号の説明】
【０２２７】
１００  CMOSイメージセンサ，  １１０  画素アレイ，  １１２  タイミング制御部，  １１３  行走査部，  １５１  外部インタフェース，  １５２  動作設定部，  １５３  同期信号生成部，  １５４  タイミング調整部，  １５５  読み出し制御部，  １５６  シャッタ制御部，  １９１  露光時間判定部，  ３１１  PLL，  ３１２  分周器，  ３１３  パラメータ変換部，  ３１４  水平方向カウント部，  ３１５  水平同期デコーダ，  ３１６  垂直方向カウント部，  ３１７  垂直同期デコーダ，  ３３１  水平方向カウント部，  ３３２  水平同期デコーダ，  ３３３  水平方向計測カウント部，  ８００  撮像装置，  ８１２  CMOSセンサ
【図１】
2014165798.tif 000014
【図２】
2014165798.tif 000015
【図３】
2014165798.tif 000016
【図４】
2014165798.tif 000017
【図５】
2014165798.tif 000018
【図６】
2014165798.tif 000019
【図７】
2014165798.tif 000020
【図８】
2014165798.tif 000021
【図９】
2014165798.tif 000022
【図１０】
2014165798.tif 000023
【図１１】
2014165798.tif 000024
【図１２】
2014165798.tif 000025
【図１３】
2014165798.tif 000026
【図１４】
2014165798.tif 000027
【図１５】
2014165798.tif 000028
【図１６】
2014165798.tif 000029
【図１７】
2014165798.tif 000030
【図１８】
2014165798.tif 000031
【図１９】
2014165798.tif 000032
【図２０】
2014165798.tif 000033