(57)【要約】【課題】  反りの発生を抑制すると共にチッピングの発生を防止する。【解決手段】  一方の面が回路基板に接合される第１のスティフナーと、電子部品が配置される配置孔を有する第２のスティフナーと、第１のスティフナーの他方の面と第２のスティフナーの一方の面との間で複数の絶縁層と複数の配線層とが積層されて形成されると共に配線層に接続され配置孔に位置されて電子部品の端子部が接続される端子接続部を有する積層体とを備えた。  これにより第１のスティフナーと第２のスティフナーの間に積層体が位置されるため、反りの発生を抑制すると共にチッピングの発生を防止することができる。【選択図】        図１
2014045025.tif 000002
【特許請求の範囲】
【請求項１】
一方の面が回路基板に接合される第１のスティフナーと、
電子部品が配置される配置孔を有する第２のスティフナーと、
前記第１のスティフナーの他方の面と前記第２のスティフナーの一方の面との間で複数の絶縁層と複数の配線層とが積層されて形成されると共に前記配線層に接続され前記配置孔に位置されて電子部品の端子部が接続される端子接続部を有する積層体とを備えた
配線基板。
【請求項２】
前記第１のスティフナーに前記回路基板との接続用のスルーホールが形成された
請求項１に記載の配線基板。
【請求項３】
二つの第１のスティフナーを接合材を挟んで接合するスティフナー接合工程と、
前記各第１のスティフナーの接合された面と反対側の面にそれぞれ複数の絶縁層と複数の配線層とを積層し前記配線層に接続された端子接続部を有する積層体を形成する積層体形成工程と、
前記端子接続部に接続される電子部品が配置される配置孔を有する第２のスティフナーを前記各積層体の前記第１のスティフナー側と反対側の面にそれぞれ形成するスティフナー形成工程と、
二つの前記第１のスティフナーを分離し前記接合材を除去する分離工程とを備えた
配線基板の製造方法。
【請求項４】
前記第１のスティフナーに前記回路基板との接続用のスルーホールが形成された
請求項３に記載の配線基板の製造方法。
【請求項５】
前記接合材として熱可塑性のフィルムが用いられた
請求項３に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は配線基板及び配線基板の製造方法についての技術分野に関する。詳しくは、第１のスティフナーと第２のスティフナーの間に複数の絶縁層と複数の配線層とを積層して積層体を形成し反りの発生を抑制することによるフリップチップ接続性の改善と共にＩＣ（Integrated Circuit）チップのチッピングの発生を防止する技術分野に関する。
【背景技術】
【０００２】
コンピュータ−のマイクロプロセッサ等として使用される電子部品（ＩＣチップ）は、近年、益々高速化及び高機能化されており、これに付随して端子数が増え、端子間のピッチも狭くなる傾向にある。通常、ＩＣチップの底面には多数の端子部がアレイ状に設けられている。
【０００３】
このようなＩＣチップの端子部はマザーボードと称される回路基板に形成される接続端子に対してピッチに大きな差があるため、ＩＣチップをマザーボードに実装することが困難である。
【０００４】
そこで、ＩＣチップをマザーボードに接続するために、半導体パッケージと称される配線基板を形成し、この配線基板にＩＣチップを実装（接続）し、配線基板をマザーボードに実装（接続）することにより、ＩＣチップを配線基板を介してマザーボードに接続することが行われている。
【０００５】
上記のような配線基板には、例えば、ビルドアップ法によって複数の絶縁層と複数の配線層とを積層した積層体によって構成された所謂コアレスタイプの配線基板がある（例えば、特許文献１参照）。このようなコアレスタイプの配線基板にあっては、コア基板を省略することにより、全体の配線長が短縮化され、高周波信号の伝送ロスが低減されてＩＣチップを高速で動作させることが可能になる。
【０００６】
ところが、コアレスタイプの配線基板にあっては、コア基板を有さないため厚みが薄く高い剛性を確保することが困難であり、反りが生じ易くなってしまう。
【０００７】
一方、配線基板には、コア基板の両面に複数の絶縁層と複数の配線層とを積層してそれぞれ積層体を形成し、コア基板と積層体とが一体化されて構成されたコアタイプの配線基板がある（例えば、特許文献２参照）。このようなコアタイプの配線基板にあっては、コア基板を有する分、コアレスタイプの配線基板と比較して全体の剛性が高くなり反りが低減されると言う長所を有している。
【０００８】
【特許文献１】特開２００２−２６１７１号公報
【特許文献２】特開２００８−１２４１２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところが、上記したコアレスタイプ及びコアタイプの何れの配線基板においても、積層体が表面に露出されるため、衝撃や振動等に起因する外力が付与されたときに、特に、端部の欠けや割れが生じ易くチッピングが発生するおそれがある。
【００１０】
このようなチッピングの程度によっては配線層が露出する可能性もあり、製造に関する歩留まりの悪化や信頼性の低下を来たすおそれがある。
【００１１】
また、コアレスタイプの配線基板にあっては、上記したように、全体の剛性が低いため、反りが生じ易くフリップチップ接続不良を起こすことがある。
【００１２】
特に、ＩＣチップのフリップチップ接続において、接合に用いられた半田が冷却される際に、ＩＣチップの材料と配線基板の材料との間の熱膨張係数の差に起因する熱応力の影響を受け配線基板がＩＣチップが配線基板側に引張応力を受けける。この応力が強いと、ＩＣチップの接合部分にクラックが生じ、オープン不良等が生じる可能性もあり、製造に関する高い歩留まりや信頼性を実現できなくなってしまう。
【００１３】
また、配線基板には、積層体のＩＣチップが接続される側の面に剛性の高いスティフナーを接合して全体の剛性を高めるようにしたタイプが提案されているが、このようなタイプの配線基板においては、積層体とスティフナーの線膨張率に大きな差があり反りが発生し易いと共にフリップチップ接続後の応力が大きくチッピングが発生する可能性もある。
【００１４】
そこで、本技術配線基板及び配線基板の製造方法は、上記した問題点を克服し、反りの発生を抑制すると共にチッピングの発生を防止することを課題とする。
【課題を解決するための手段】
【００１５】
第１に、配線基板は、上記した課題を解決するために、一方の面が回路基板に接合される第１のスティフナーと、電子部品が配置される配置孔を有する第２のスティフナーと、前記第１のスティフナーの他方の面と前記第２のスティフナーの一方の面との間で複数の絶縁層と複数の配線層とが積層されて形成されると共に前記配線層に接続され前記配置孔に位置されて電子部品の端子部が接続される端子接続部を有する積層体とを備えたものである。
【００１６】
従って、配線基板にあっては、第１のスティフナーと第２のスティフナーの間に積層体が位置される。
【００１７】
第２に、上記した配線基板においては、前記第１のスティフナーに前記回路基板との接続用のスルーホールが形成されることが望ましい。
【００１８】
第１のスティフナーに回路基板との接続用のスルーホールが形成されることにより、スルーホールを介して配線基板と回路基板が接続される。
【００１９】
第１に、配線基板の製造方法は、上記した課題を解決するために、二つの第１のスティフナーを接合材を挟んで接合するスティフナー接合工程と、前記各第１のスティフナーの接合された面と反対側の面にそれぞれ複数の絶縁層と複数の配線層とを積層し前記配線層に接続された端子接続部を有する積層体を形成する積層体形成工程と、前記端子接続部に接続される電子部品が配置される配置孔を有する第２のスティフナーを前記各積層体の前記第１のスティフナー側と反対側の面にそれぞれ形成するスティフナー形成工程と、二つの前記第１のスティフナーを分離し前記接合材を除去する分離工程とを備えたものである。
【００２０】
従って、配線基板の製造方法にあっては、第１のスティフナーと第２のスティフナーの間に積層体が位置される。
【００２１】
第２に、上記した配線基板の製造方法においては、前記第１のスティフナーに前記回路基板との接続用のスルーホールが形成されることが望ましい。
【００２２】
第１のスティフナーに回路基板との接続用のスルーホールが形成されることにより、スルーホールを介して配線基板と回路基板が接続される。
【００２３】
第３に、上記した配線基板の製造方法においては、前記接合材として熱可塑性のフィルムが用いられることが望ましい。
【００２４】
接合材として熱可塑性のフィルムが用いられることにより、第１のスティフナーの損傷や傷付きがフィルムによって防止される。
【発明の効果】
【００２５】
本技術配線基板は、一方の面が回路基板に接合される第１のスティフナーと、電子部品が配置される配置孔を有する第２のスティフナーと、前記第１のスティフナーの他方の面と前記第２のスティフナーの一方の面との間で複数の絶縁層と複数の配線層とが積層されて形成されると共に前記配線層に接続され前記配置孔に位置されて電子部品の端子部が接続される端子接続部を有する積層体とを備えている。
【００２６】
従って、第１のスティフナーと第２のスティフナーの間に積層体が位置されているため、全体の剛性が高く積層方向における両側の線膨張差が低減されて反りの発生が抑制されると共に積層体が露出されないためチッピングの発生を防止することができる。
【００２７】
請求項２に記載した技術にあっては、前記第１のスティフナーに前記回路基板との接続用のスルーホールが形成されている。
【００２８】
従って、積層体と回路基板の接続を簡単かつ確実に行うことができる。
【００２９】
本技術配線基板の製造方法は、二つの第１のスティフナーを接合材を挟んで接合するスティフナー接合工程と、前記各第１のスティフナーの接合された面と反対側の面にそれぞれ複数の絶縁層と複数の配線層とを積層し前記配線層に接続された端子接続部を有する積層体を形成する積層体形成工程と、前記端子接続部に接続される電子部品が配置される配置孔を有する第２のスティフナーを前記各積層体の前記第１のスティフナー側と反対側の面にそれぞれ形成するスティフナー形成工程と、二つの前記第１のスティフナーを分離し前記接合材を除去する分離工程とを備えている。
【００３０】
従って、第１のスティフナーと第２のスティフナーの間に積層体が位置されるため、全体の剛性が高く積層方向における両側の線膨張差が低減されて反りの発生が抑制されると共に積層体が露出されないためチッピングの発生を防止することができる。
【００３１】
請求項４に記載した技術にあっては、前記第１のスティフナーに前記回路基板との接続用のスルーホールが形成されている。
【００３２】
従って、積層体と回路基板の接続を簡単かつ確実に行うことができる。
【００３３】
請求項５に記載した技術にあっては、前記接合材として熱可塑性のフィルムが用いられている。
【００３４】
従って、第１のスティフナーの損傷や傷付きを防止した上で両者の良好な接合性を確保することができると共に加熱した状態におけるプレス成形によって二つの第１のスティフナーを容易に接合することができる。
【発明を実施するための最良の形態】
【００３５】
以下に、本技術配線基板及び配線基板の製造方法を実施するための最良の形態を添付図面に従って説明する。
【００３６】
配線基板は積層された複数の層構造を有する所謂半導体パッケージと称される配線基板である。
【００３７】
以下の説明にあっては、配線基板における各部の積層方向を上下方向として前後上下左右の方向を示すものとする。
【００３８】
尚、以下に示す前後上下左右の方向は説明の便宜上のものであり、本技術の実施に関しては、これらの方向に限定されることはない。
【００３９】
［配線基板の構成］
以下に、配線基板１の構成について説明する（図１参照）。
【００４０】
配線基板１は積層体２と積層体２の下側に位置された第１のスティフナー３と積層体２の上側に位置された第２のスティフナー４とを有している。
【００４１】
積層体２は、複数の絶縁層５、５、・・・と複数の配線層６、６、・・・とが積層されて形成されている。絶縁層５の材料としては、例えば、エポキシ樹脂が用いられ、配線層６の材料としては、例えば、銅が用いられている。配線層６、６、・・・は上層から下層まで所定の経路で接続されている。
【００４２】
最上層の絶縁層５の上面には端子接続部（端子パッド）７、７、・・・が形成されている。端子接続部７、７、・・・は配線層６、６、・・・に接続され、後述する電子部品の端子部と接続される。
【００４３】
絶縁層５にはビアホール５ａが形成され、ビアホール５ａには導電材料（銅）が充填されて配線層６、６等が接続されている。ビアホール５ａは、例えば、絶縁層５にＹＡＧ（Yttrium Aluminum Garnet）レーザーや炭酸ガスレーザー等が照射されることにより円錐台形状に形成されている。
【００４４】
第１のスティフナー３は最下層の絶縁層５の下面に接した状態とされ、例えば、銅等の剛性の高い金属材料によって形成され、絶縁層５より厚くされている。尚、第１のスティフナー３の材料としては、例えば、セラミックス材料の他、ガラス繊維や炭素繊維等が含有された樹脂材料を用いることも可能である。
【００４５】
第１のスティフナー３には回路基板（マザーボード）１００との接続用のスルーホール８、８、・・・が形成されている。スルーホール８には銅等により円筒状の導電部８ａが形成されている。導電部８ａ、８ａ、・・・は最下層の絶縁層５に形成された配線層６、６、・・・に接続されている。
【００４６】
スルーホール８には導電部８ａの内側に充填用樹脂９が充填されている。
【００４７】
第１のスティフナー３の下面には接続パッド１０、１０、・・・が形成されている。接続パッド１０、１０、・・・はそれぞれスルーホール８、８、・・・に形成された導電部８ａ、８ａ、・・・に導通されている。
【００４８】
第１のスティフナー３の下面には接続パッド１０、１０、・・・の外周部を覆うようにソルダーレジスト１１が形成されている。
【００４９】
第２のスティフナー４は最上層の絶縁層５の上面に接した状態とされ、第１のスティフナー３と同じ材料、例えば、銅等の剛性の高い金属材料によって形成され、絶縁層５より厚くされている。尚、第２のスティフナー４の材料としても、例えば、セラミックス材料の他、ガラス繊維や炭素繊維等が含有された樹脂材料を用いることも可能である。
【００５０】
第２のスティフナー４には電子部品を配置するための配置孔４ａ、４ａ、・・・が形成されている。配置孔４ａ、４ａ、・・・には最上層の絶縁層５上に形成された端子接続部７、７、・・・が位置されている。
【００５１】
第２のスティフナー４の配置孔４ａ、４ａ、・・・にはそれぞれ電子部品１２、１２、・・・が配置される。電子部品１２、１２、・・・としては、例えば、ＩＣチップ、ＤＤＲ（double data rate）モードを有するＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）、メモリー、コンデンサー等が用いられる。
【００５２】
電子部品１２は下面に設けられた端子部１２ａ、１２ａ、・・・が半田１３、１３、・・・によって端子接続部７、７、・・・に接合され、フリップチップ接続により積層体２に接続される。
【００５３】
上記のように電子部品１２、１２、・・・が実装された配線基板１は、第１のスティフナー３に形成された接続パッド１０、１０、・・・が回路基板１００の接続端子１００ａ、１００ａ、・・・に半田１４、１４、・・・によって接合される。
【００５４】
電子部品１２、１２、・・・は端子接続部７、７、・・・、配線層６、６、・・・、導電層８ａ、８ａ、・・・及び接続パッド１０、１０、・・・を介して回路基板１００に形成された所定の各回路に電気的に接続される。
【００５５】
尚、配線基板１においては、電子部品１２、１２、・・・の下面と積層体２の上面との間には端子接続部７、７、・・・と接続パッド１０、１０、・・・を覆う図示しないアンダーフィル材が充填されている。また、電子部品１２、１２、・・・の上面には、例えば、ＴＩＭ（Thermal Interface Material）等の熱伝達物質層を介して図示しない放熱板が配置され、電子部品１２、１２、・・・において発生する熱が放熱板から放出される。
【００５６】
［配線基板の製造方法］
次に、上記した配線基板１の製造方法について説明する（図２乃至図９参照）。
【００５７】
尚、配線基板１、１、・・・は、図２に示すように、複数の製品部２０、２０、・・・からそれぞれルーティングによって切り離されて形成される。一つの製品部２０からは、例えば、４８個の配線基板１、１、・・・が形成され、複数の製品部２０、２０、・・・は成形体３０から切り出されて形成される。成形体３０は外周部と製品部２０、２０、・・・間の部分とが接着部３０ａ、３０ａ、・・・（図に梨子地で示す部分）として形成されている。
【００５８】
このように、大型のサイズの成形体３０を形成して配線基板１、１、・・・を形成することにより、接着部３０ａ、３０ａ、・・・の十分なスペースを確保することが可能になり、配線基板１、１、・・・の製造コストの低減を図ることができる。
【００５９】
上記のように配線基板１は、各部（各層）が積層されて形成された成形体３０から切り出された製品部２０から切り離されて形成されるが、以下には、成形体３０の全体の製造を省略し、配線基板１として形成される部分のみの製造について説明する。
【００６０】
先ず、第１のスティフナー３、３が用意される（図３参照）。第１のスティフナー３にはスルーホール８、８、・・・が形成され、スルーホール８、８、・・・にはそれぞれ導電部８ａ、８ａ、・・・が形成されている。また、第１のスティフナー３の一方の面には接続パッド１０、１０、・・・が形成されている。
【００６１】
尚、スルーホール８、８、・・・は、例えば、ドリルによって掘削されて第１のスティフナー３に形成される。
【００６２】
第１のスティフナー３、３は接続パッド１０、１０、・・・が形成された面が向き合うように配置される。
【００６３】
次に、熱可塑性のフィルム等の接合材１５を挟んで第１のスティフナー３、３が接合される（スティフナー接合工程）（図４参照）。第１のスティフナー３、３の接合材１５を挟んでの接合は、プレス成形（熱圧着）によって行われる。
【００６４】
接合材１５として熱可塑性のフィルムを用いることにより、第１のスティフナー３、３の損傷や傷付きを防止した上で両者の良好な接合性を確保することができると共に加熱した状態におけるプレス成形によって第１のスティフナー３、３を容易に接合することができる。
【００６５】
次いで、第１のスティフナー３、３の接合された面と反対側の面にそれぞれビルドアップ法によって複数の絶縁層５、５、・・・と複数の配線層６、６、・・・とを順次積層して積層体２、２を形成する（積層体形成工程）（図５参照）。
【００６６】
このとき第１のスティフナー３、３と積層体２、２の線膨張差によって反りが発生する可能性があるが、上側の積層体２と下側の積層体２の反りの発生方向が反対方向であるため、全体として反りの発生が抑制される。
【００６７】
上記のように、積層体２、２の形成は接合された第１のスティフナー３、３上に各層が積層されて行われるため、第１のスティフナー３、３を有する分、剛性が高く、常温時における初期の反りを抑制することができる。
【００６８】
次に、積層体２、２の端子接続部７、７、・・・が形成された面に第２のスティフナー４、４をそれぞれ形成する（スティフナー形成工程）（図６参照）。第２のスティフナー４には予め配置孔４ａ、４ａ、・・・が形成されている。第２のスティフナー４、４は配置孔４ａ、４ａ、・・・に端子接続部７、７、・・・が位置される状態で積層体２、２上に形成される。
【００６９】
次いで、第１のスティフナー３、３を引き剥がして分離し接合材１５を除去する（分離工程）（図７参照）。
【００７０】
続いて、第１のスティフナー３、３にそれぞれソルダーレジスト１１、１１を接続パッド１０、１０、・・・の外周部を覆うように形成する（図８参照）。第１のスティフナー３、３の下面にそれぞれソルダーレジスト１１、１１を形成することにより配線基板１、１が製造される。
【００７１】
次に、第２のスティフナー４、４の配置孔４ａ、４ａ、・・・にそれぞれ電子部品１２、１２、・・・を配置し、端子部１２ａ、１２ａ、・・・をそれぞれ半田１３、１３、・・・によって接続パッド１０、１０、・・・に接続する（図９参照）。
【００７２】
配線基板１、１は第１のスティフナー３、３に形成された接続パッド１０、１０、・・・がそれぞれ回路基板１００の接続端子１００ａ、１００ａ、・・・に半田１４、１４、・・・によって接合される。
【００７３】
尚、配線基板１においては、電子部品１２、１２、・・・の下面と積層体２の上面との間に端子接続部７、７、・・・と接続パッド１０、１０、・・・を覆う図示しないアンダーフィル材が充填される。また、配置孔４ａ、４ａ、・・・には図示しない封止樹脂が充填され、電子部品１２、１２、・・・の周囲が封止樹脂によって封止される。さらに、電子部品１２、１２、・・・の上面には、例えば、ＴＩＭ等の熱伝達物質層を介して図示しない放熱板が配置され、電子部品１２、１２、・・・において発生する熱が放熱板から放出される。
【００７４】
配線基板１は、上記したように、二つの第１のスティフナー３、３が接合され接合された第１のスティフナー３、３上に積層体２、２が形成される方法によって製造される。従って、製造工程において反りの発生を抑制することができると共に一度の製造において複数の配線基板１、１、・・・を製造することが可能になり製造コストの低減を図ることができる。
【００７５】
［測定結果］
以下に、配線基板１と従来の配線基板に関し、各温度における反り量を測定した結果について説明する（図１０参照）。
【００７６】
測定は、本技術に係る配線基板１と積層体の上面にのみスティフナーが取り付けられた従来の配線基板ａと積層体のみによって構成されたコアレスタイプの従来の配線基板ｂとについて行い、配線基板１、ａ、ｂを最高２５０°Ｃまで加熱して行った。
【００７７】
図１０において、横軸は温度であり最高２５０°Ｃまで加熱し、その後、加熱を停止して冷却したことを示し、縦軸は反り量（垂直方向）である。
【００７８】
図１０に示すように、配線基板ａにおいては２００°Ｃまで加熱したところで大きな反りにより破壊が生じた（図１０の×点）。
【００７９】
配線基板ｂにおいては温度が低い状態においても反り量が大きく、低温から１５０°Ｃ程度までは反り量が次第に小さくなっていくが、１５０°Ｃ以上に加熱していくと次第に反り量が大きくなっていった。
【００８０】
一方、配線基板１にあっては、温度分布の略全体において配線基板ａ、ｂに比して反り量が小さく、低温においては十分に反り量が小さく、高温においても製品として十分に耐用可能な反り量であった。
【００８１】
［まとめ］
以上に記載した通り、配線基板１にあっては、第１のスティフナー３と第２のスティフナー４の間に積層体２が位置されている
従って、配線基板１の全体の剛性が高く積層方向における両側の線膨張差が低減され、反りの発生が抑制され、製造に関する歩留まりの向上及び信頼性の向上を図ることができる。
【００８２】
特に、第１のスティフナー３と第２のスティフナー４の間に積層体２が形成された状態で電子部品１２、１２、・・・が実装されるため、電子部品１２、１２、・・・をフリップチップによって積層体２に接合する際の加熱時における反りの発生を効果的に抑制することができる。
【００８３】
また、第１のスティフナー３と第２のスティフナー４によって積層体２が両側から覆われており積層体２が露出されないため、積層体２におけるチッピングの発生を防止することができる。
【００８４】
さらに、第１のスティフナー３に回路基板１００との接続用のスルーホール８、８、・・・が形成されているため、積層体２と回路基板１００との接続を簡単かつ確実に行うことができる。
【００８５】
尚、回路基板１００の接続端子１００ａ、１００ａ、・・・は電子部品１２側の端子部（端子接続部７）に比して数が少なく、スルーホール８、８、・・・の大きさも大きくすることが可能であり数も少なくて済むため、ドリルによるスルーホール８、８、・・・の形成を低コストで行うことができる。
【００８６】
また、スルーホール８、８、・・・の数が少なくて済むため、その分、配線基板１の小型化を図ることも可能である。
【００８７】
さらに、スルーホール８、８、・・・の大きさが大きいため、その分、導電部８ａ、８ａ、・・・の大きさも大きくすることが可能になり、電子部品１２、１２、・・・と回路基板１００の間の伝送速度の遅延を避けることが可能になり、電気的特性の低減を抑制することができる。
【００８８】
尚、コアレス基板は積層方向に直交する方向における線膨張率が大きいため、電子部品（チップ部品）の接合時等において内部の絶縁膜にひび割れが生じる所謂ホワイトバンプが発生し易いが、配線基板１においては、積層方向に直交する方向における線膨張率も小さいため、ホワイトバンプの発生も低減することができる。
【００８９】
また、コアレス基板は剛性の高い支持体上に絶縁層と配線層が積層され製造後に支持体を廃棄する方法によって形成されるが、配線基板１においては、製品として製造された状態においても支持体として機能する第１のスティフナー３と第２のスティフナー４を有しているため、廃棄による資源ロス及び工程ロスを削減することができる。
【００９０】
さらに、反りの発生し易い配線基板にあっては、製造工程や搬送工程において平面度を確保するために専用のクランパーによってクランプする必要が生じる場合があるが、配線基板１は反りが発生し難いため、安価な保持装置（フィクスチャー）によって保持すればよく、その分、保持装置の開発費及び製造費の低減による製造コストの低減を図ることができる。
【００９１】
［本技術］
本技術は、以下のような構成にすることもできる。
【００９２】
（１）一方の面が回路基板に接合される第１のスティフナーと、電子部品が配置される配置孔を有する第２のスティフナーと、前記第１のスティフナーの他方の面と前記第２のスティフナーの一方の面との間で複数の絶縁層と複数の配線層とが積層されて形成されると共に前記配線層に接続され前記配置孔に位置されて電子部品の端子部が接続される端子接続部を有する積層体とを備えた配線基板。
【００９３】
（２）前記第１のスティフナーに前記回路基板との接続用のスルーホールが形成された前記（１）に記載の配線基板。
【００９４】
（３）二つの第１のスティフナーを接合材を挟んで接合するスティフナー接合工程と、前記各第１のスティフナーの接合された面と反対側の面にそれぞれ複数の絶縁層と複数の配線層とを積層し前記配線層に接続された端子接続部を有する積層体を形成する積層体形成工程と、前記端子接続部に接続される電子部品が配置される配置孔を有する第２のスティフナーを前記各積層体の前記第１のスティフナー側と反対側の面にそれぞれ形成するスティフナー形成工程と、二つの前記第１のスティフナーを分離し前記接合材を除去する分離工程とを備えた配線基板の製造方法。
【００９５】
（４）前記第１のスティフナーに前記回路基板との接続用のスルーホールが形成された前記（３）に記載の配線基板の製造方法。
【００９６】
（５）前記接合材として熱可塑性のフィルムが用いられた前記（３）又は前記（４）に記載の配線基板の製造方法。
【００９７】
上記した技術を実施するための最良の形態において示した各部の具体的な形状及び構造は、何れも本技術を実施する際の具体化のほんの一例を示したものにすぎず、これらによって本技術の技術的範囲が限定的に解釈されることがあってはならないものである。
【図面の簡単な説明】
【００９８】
【図１】図２乃至図１０と共に本技術配線基板及び配線基板の製造方法の最良の形態を示すものであり、本図は、マザーボードに接続された状態で示す配線基板の拡大断面図である。
【図２】図３乃至図９と共に配線基板の製造方法を示すものであり、本図は、成形体を示す概念図である。
【図３】二つの第１のスティフナーが用意された状態を示す拡大断面図である。
【図４】接合材を挟んで二つの第１のスティフナーが接合された状態を示す拡大断面図である。
【図５】各第１のスティフナー上にそれぞれ積層体が形成された状態を示す拡大断面図である。
【図６】各積層体上にそれぞれ第２のスティフナーが形成された状態を示す拡大断面図である。
【図７】第１のスティフナーを引き剥がして分離し接合材を除去した状態を示す拡大断面図である。
【図８】第１のスティフナーにソルダーレジストを形成し配線基板が製造された状態を示す拡大断面図である。
【図９】電子部品が配線基板に実装された状態を示す拡大断面図である。
【図１０】配線基板に関し、各温度における反り量を測定した結果を示すグラフ図である。
【符号の説明】
【００９９】
１…配線基板、２…積層体、３…第１のスティフナー、４…第２のスティフナー、４ａ…配置孔、５…絶縁層、６…配線層、７…端子接続部、８…スルーホール、１０…接続パッド、１２…電子部品、１２ａ…端子部、１００…回路基板
【図１】
2014045025.tif 000003
【図２】
2014045025.tif 000004
【図３】
2014045025.tif 000005
【図４】
2014045025.tif 000006
【図５】
2014045025.tif 000007
【図６】
2014045025.tif 000008
【図７】
2014045025.tif 000009
【図８】
2014045025.tif 000010
【図９】
2014045025.tif 000011
【図１０】
2014045025.tif 000012