(57)【要約】  給電装置（１０）のコイル（Ｌ１）と結合するコイル（Ｌ２）と、コイル（Ｌ２）に接続される入力部（Ｉｎ１，Ｉｎ２）、及び負荷回路（２４）に接続される出力部（Ｏｕｔ１，Ｏｕｔ２）を有する整流平滑回路（２１）と、整流平滑回路（２１）の入力部（Ｉｎ１，Ｉｎ２）に接続されているフィルタ回路（２３）とを備える。フィルタ回路（２３）は、コイル（Ｌ２）から視て、整流平滑回路（２１）に対して並列に接続されている、キャパシタ（Ｃａ）と抵抗（Ｒａ）との直列回路（２３１）を有する。
2017183393.tif 000002
【特許請求の範囲】
【請求項１】
給電装置の給電結合部と結合する受電結合部と、
前記受電結合部に接続される入力部、及び負荷に接続される出力部を有する整流回路と、
前記整流回路の前記入力部に接続されているノイズフィルタ回路と、
を備え、
前記ノイズフィルタ回路は、前記受電結合部から視て、前記整流回路の前記入力部に対して並列に接続されている、第１キャパシタと抵抗との第１直列回路を有する、
受電装置。
【請求項２】
前記ノイズフィルタ回路は、
前記第１直列回路及び前記整流回路の第１並列回路に対して、前記受電結合部から視て、直列接続されているインダクタと、
前記第１並列回路と前記インダクタとの第２直列回路に対して、並列に接続されている第２キャパシタと、
を有する、請求項１に記載の受電装置。
【請求項３】
前記第１キャパシタのキャパシタンスをＣout、前記第２キャパシタのキャパシタンスをＣinで表すと、Ｃin≧Ｃoutである、
請求項２に記載の受電装置。
【請求項４】
前記第２キャパシタは、直列接続された複数のキャパシタを有し、
前記第２キャパシタの前記複数のキャパシタの接続点は、基準電位に接続されている、
請求項２又は請求項３に記載の受電装置。
【請求項５】
前記受電結合部と前記整流回路の入力部とは、第１線路と第２線路とで構成される差動線路で接続され、
前記ノイズフィルタ回路は前記差動線路に設けられ、
前記インダクタは、前記第１線路に設けられる第１インダクタ、及び前記第２線路に設けられる第２インダクタを有し、
前記第１インダクタ及び前記第２インダクタは、複合インダクタで構成される、
請求項２から請求項４の何れかに記載の受電装置。
【請求項６】
前記第１インダクタ及び前記第２インダクタの結合係数は、絶対値で０．９以下に設定されている請求項５に記載の受電装置。
【請求項７】
前記インダクタは、フェライト多層基板内部に構成されている、
請求項２から請求項６の何れかに記載の受電装置。
【請求項８】
前記第１直列回路、及び前記整流回路の入力部を遮蔽する遮蔽導体、
を備える、請求項１から請求項７の何れかに記載の受電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、給電装置から電力を受電する受電装置に関する。
【背景技術】
【０００２】
特許文献１には、磁界、電界、又は双方の共鳴結合を利用して電力供給を行う電力供給システムが開示されている。このシステムは、給電装置と受電装置との双方にＬＣ共振回路に設けている。そして、２つのＬＣ共振回路を共鳴させることで、送電コイルと受電コイルとを共鳴結合させて、給電装置から受電装置への電力供給を行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１４／５７９５９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の受電装置は、給電装置から供給される電力を整流する整流回路を備えている。この整流回路からは、整流素子によるノイズが発生する場合がある。そして、特許文献１の受電装置では、受電コイルがノイズの放射アンテナとして作用し、整流回路で生じたノイズが受電コイルを介して外部に放射される場合がある。【０００５】
そこで、本発明の目的は、放射ノイズを抑制する受電装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る受電装置は、給電装置の給電結合部と結合する受電結合部と、前記受電結合部に接続される入力部、及び負荷に接続される出力部を有する整流回路と、前記整流回路の前記入力部に接続されているノイズフィルタ回路と、を備え、前記ノイズフィルタ回路は、前記受電結合部から視て、前記整流回路の前記入力部に対して並列に接続されている、第１キャパシタと抵抗との第１直列回路を有することを特徴とする。【０００７】
この構成では、整流回路の入力側に設けられる第１キャパシタと抵抗との第１直列回路により、整流回路で発生する高周波ノイズ電圧が減衰する。このため、高周波ノイズ成分が受電結合部に流れ込み、受電結合部からノイズが放射されることを抑制できる。【０００８】
前記ノイズフィルタ回路は、前記第１直列回路及び前記整流回路の第１並列回路に対して、前記受電結合部から視て、直列接続されているインダクタと、前記第１並列回路と前記インダクタとの第２直列回路に対して、並列に接続されている第２キャパシタと、を有してもよい。【０００９】
この構成では、インダクタと第２キャパシタとでローパスフィルタが構成される。このローパスフィルタにより、第１直列回路から漏れ出たノイズ成分をさらに減衰できる。このため、受電結合部からの放射ノイズをさらに抑制できる。【００１０】
前記第１キャパシタのキャパシタンスをＣout、前記第２キャパシタのキャパシタンスをＣinで表すと、Ｃin≧Ｃoutであることが好ましい。【００１１】
この構成では、ノイズフィルタ回路を設けても、給電装置から供給され、整流回路へ搬送される電力（搬送波の周波数帯）への影響を軽減できる。【００１２】
前記第２キャパシタは、直列接続された複数のキャパシタを有し、前記第２キャパシタの前記複数のキャパシタの接続点は、基準電位に接続されていてもよい。【００１３】
この構成では、受電結合部に重畳する高周波ノイズ成分（コモンモードノイズ）を低減できる。【００１４】
前記受電結合部と前記整流回路の入力部とは、第１線路と第２線路とで構成される差動線路で接続され、前記ノイズフィルタ回路は前記差動線路に設けられ、前記インダクタは、前記第１線路に設けられる第１インダクタ、及び前記第２線路に設けられる第２インダクタを有し、前記第１インダクタ及び前記第２インダクタは、複合インダクタで構成されてもよい。【００１５】
この構成では、２つのインダクタを複合インダクタで構成することで、部品点数を削減でき、小型化を実現できる。【００１６】
前記第１インダクタ及び前記第２インダクタの結合係数は、絶対値で０．９以下に設定されていることが好ましい。【００１７】
この構成では、２つのインダクタを複合インダクタで構成することで、部品点数を削減でき、小型化を実現できる。【００１８】
前記インダクタは、フェライト多層基板内部に構成されていてもよい。【００１９】
この構成では、多層基板とすることで、インダクタの小型化を実現できる。【００２０】
前記受電装置は、前記第１直列回路、及び前記整流回路の入力部を遮蔽する遮蔽導体、を備えてもよい。【００２１】
この構成では、ノイズ生成部となる整流回路から周囲へのノイズ輻射を遮蔽することができる。
【発明の効果】
【００２２】
本発明によれば、整流回路で発生する高周波ノイズ成分を減衰させ、受電結合部からの放射ノイズを抑制できる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本実施形態に係る電力供給システムの回路図である。
【図２】図２（Ａ）は、フィルタ回路を設けない場合の、コイルの端部の電位の周波数成分を示す図、図２（Ｂ）は、フィルタ回路を設ける場合の、コイルの端部の電位の周波数成分を示す図である。
【図３】図３は、実施形態２に係る受電装置の回路図である。
【図４】図４（Ａ）は、キャパシタの接続点を基準電位に接続しない場合の、コイルの端部の電位の周波数成分を示す図、図４（Ｂ）は、キャパシタの接続点を基準電位に接続する場合の、コイルの端部の電位の周波数成分を示す図である。
【図５】図５（Ａ）は、実施形態３に係る受電装置の回路図、図５（Ｂ）は、受電装置の側面図である。
【図６】図６は、実施形態４に係る受電装置の回路図である。
【図７】図７は、複合インダクタを示す断面図である。
【図８】図８は図１に示した受電装置２０の変形例である。
【図９】図９（Ａ）、図９（Ｂ）は、図１等に示した直列回路２３１の変形例である。
【図１０】図１０は図１に示した受電装置２０の変形例である。
【図１１】図１１（Ａ）、図１１（Ｂ）は図１に示した受電装置２０の変形例である。
【発明を実施するための形態】
【００２４】
（実施形態１）
図１は、本実施形態に係る電力供給システム１の回路図である。
【００２５】
電力供給システム１は、給電装置１０と受電装置２０とを備えている。電力供給システム１では、給電装置１０と受電装置２０とが磁界結合し、給電装置１０から受電装置２０とへ電力が磁界結合（電磁誘導）によりワイヤレスで供給される。また、電力供給システム１では、給電装置１０と受電装置２０それぞれにおいて、共振することで伝送効率を高めている。
【００２６】
給電装置１０は、インバータ回路１１及び共振回路１２を備えている。インバータ回路１１は、直流電源Ｖｉｎから入力される直流電圧を交流電圧に変換して出力する。共振回路１２は、キャパシタＣ１１，Ｃ１２及びコイルＬ１から構成されている。共振回路１２の共振周波数は、駆動周波数（例えば、６．７８ＭＨｚ）に設定されている。共振回路１２は、インバータ回路１１の出力側に接続され、インバータ回路１１から出力される交流電圧（差動電圧）が印加される。
【００２７】
受電装置２０は、整流平滑回路２１、共振回路２２、フィルタ回路２３及び負荷回路２４を備えている。
【００２８】
共振回路２２は、キャパシタＣ２１，Ｃ２２及びコイルＬ２から構成されている。このコイルＬ２と、給電装置１０のコイルＬ１とが磁界結合することで、給電装置１０から受電装置２０へ電力が供給される。コイルＬ１は本発明の「送電結合部」の一例である。コイルＬ２は本発明の「受電結合部」の一例である。共振回路２２の共振周波数は、給電装置１０の共振回路１２の共振周波数と同じに設定されている。これにより、効率良く電力供給を行うことができる。
【００２９】
整流平滑回路２１は、入力部Ｉｎ１，Ｉｎ２と出力部Ｏｕｔ１，Ｏｕｔ２とを有している。入力部Ｉｎ１，Ｉｎ２は、後述のフィルタ回路２３を介して共振回路２２に接続されている。出力部Ｏｕｔ１，Ｏｕｔ２は負荷回路２４に接続されている。整流平滑回路２１は、共振回路２２のコイルＬ２に誘起された電圧に起因した電圧及び電流を整流及び平滑し、負荷回路２４へ供給する。負荷回路２４は、例えば、充電回路及び二次電池等である。整流平滑回路２１は、本発明に係る「整流回路」の一例である。整流平滑回路２１は、ダイオードブリッジ回路であってもよいし、同期整流回路であってもよい。また、全波整流回路であってもよいし、半波整流回路であってもよい。整流平滑回路２１は、ダイオード、又はＦＥＴ等のスイッチ素子で構成される。
【００３０】
整流平滑回路２１の入力部Ｉｎ１，Ｉｎ２と共振回路２２とを接続する線路は差動線路である。以下では、入力部Ｉｎ１に接続される線路を差動線路２４Ａ、入力部Ｉｎ２に接続される線路を差動線路２４Ｂとする。差動線路２４Ａは、本発明に係る「第１線路」の一例である。差動線路２４Ｂは、本発明に係る「第２線路」の一例である。
【００３１】
フィルタ回路２３は、共振回路２２と整流平滑回路２１との間に接続されている。フィルタ回路２３は、キャパシタＣｃ、インダクタＬｓ１，Ｌｓ２、及び、キャパシタＣａと抵抗Ｒａとの直列回路２３１を有している。直列回路２３１は、本発明に係る「第１直列回路」の一例である。フィルタ回路２３は、本発明に係る「ノイズフィルタ回路」の一例である。キャパシタＣａは、本発明に係る「第１キャパシタ」の一例である。
【００３２】
直列回路２３１は、差動線路２４Ａ，２４Ｂ間に接続されている。直列回路２３１は、フィルタ回路２３が有する他の素子よりも、整流平滑回路２１の入力部Ｉｎ１，Ｉｎ２の直近に設けられる。これにより、直列回路２３１と整流平滑回路２１とは並列接続される構成となる。換言すれば、直列回路２３１は、コイルＬ２から視て、整流平滑回路２１の入力部Ｉｎ１，Ｉｎ２に対して並列に接続されている。なお、直列回路２３１は、整流平滑回路２１により近づけて設けることが好ましい。直列回路２３１と整流平滑回路２１との並列回路は、本発明に係る「第１並列回路」の一例である。
【００３３】
インダクタＬｓ１は差動線路２４Ａ上に設けられる。つまり、インダクタＬｓ１は差動線路２４Ａに直列接続されている。インダクタＬｓ２は差動線路２４Ｂ上に設けられる。つまり、インダクタＬｓ２は差動線路２４Ｂに直列接続されている。インダクタＬｓ１，Ｌｓ２は、直列回路２３１よりも、共振回路２２側に設けられる。これにより、インダクタＬｓ１，Ｌｓ２は、直列回路２３１と整流平滑回路２１との並列回路に対し、コイルＬ２側から視て、直列接続される構成となる。インダクタＬｓ１，Ｌｓ２は、例えばフェライトコアに巻線したコイルであってもよいし、空芯コイルやフェライトビーズであってもよい。この並列回路と、インダクタＬｓ１，Ｌｓ２との直列回路は、本発明に係る「第２直列回路」の一例である。
【００３４】
キャパシタＣｃは、インダクタＬｓ１，Ｌｓ２よりも共振回路２２側の位置で、差動線路２４Ａ，２４Ｂ間に接続されている。これにより、キャパシタＣｃは、共振回路２２に対して、並列に接続される構成となる。
【００３５】
後述するが、差動線路２４Ａ，２４Ｂには、整流平滑回路２１で発生する高周波ノイズ成分が流れる。インダクタＬｓ１とキャパシタＣｃとは、差動線路２４Ａ上を流れる高周波ノイズ成分を減衰するローパスフィルタを構成している。同様に、インダクタＬｓ２とキャパシタＣｃとは、差動線路２４Ｂ上を流れる高周波ノイズ成分を減衰するローパスフィルタを構成している。ローパスフィルタは例えば３０ＭＨｚ以上の周波数帯域のノイズ成分を低減するように設定する。
【００３６】
次に、フィルタ回路２３の機能について説明する。
【００３７】
整流平滑回路２１では、給電装置１０のスイッチングに起因する電圧の過渡応答（高周波ノイズ成分）が発生する。具体的には、整流平滑回路２１の入力部に印加される交流電圧の極性が反転した際に起こる整流回路のリカバリー特性により交流電圧が歪む。また、整流平滑後の直流電圧で入力部に印加される交流電圧がクリップされ、その波形は台形状になる。この交流電圧のひずみ波形が高周波ノイズ成分を有している。整流平滑回路２１で発生する高周波ノイズ成分は、入力部Ｉｎ１，Ｉｎ２から差動線路２４Ａ，２４Ｂを流れ、共振回路２２から放射される。差動線路２４Ａ，２４Ｂ間に接続される直列回路２３１は、高周波ノイズ成分を減衰させる。
【００３８】
直列回路２３１により減衰されたノイズ成分は、インダクタＬｓ１，Ｌｓ２とキャパシタＣｃとのローパスフィルタで、さらに減衰される。これにより、差動線路２４Ａ，２４Ｂを流れるノイズ成分がコイルＬ２へ流入することを防止できる。その結果、コイルＬ２からのノイズ放射を防止でき、放射ノイズの少ない電力給電システムを実現できる。
【００３９】
このフィルタ回路２３において、キャパシタＣｃのキャパシタンスをＣin、キャパシタＣａのキャパシタンスをＣoutで表すと、以下の理由により、Ｃin≧Ｃoutの関係となることが好ましい。
【００４０】
インダクタＬｓ１，Ｌｓ２は、スイッチングに起因する高周波ノイズ成分（例えば７０ＭＨｚ以上）に対してインピーダンスが高く、駆動周波数でのインピーダンスが低い。駆動周波数において、インダクタＬｓ１、Ｌｓ２のインピーダンスは低く、簡単のためインダクタＬｓ１、Ｌｓ２のインピーダンスを無視すると、キャパシタＣｃ，Ｃａは並列接続されている。そして、給電装置１０からの給電（例えば、駆動周波数６．７８ＭＨｚ）を考慮すると、並列接続されるキャパシタＣｃ，Ｃａの合成キャパシタンスは小さい方が、負荷回路２４への給電効率への影響が小さい。一方、整流平滑回路２１から出力されるノイズ成分を減衰させるフィルタとしては、並列接続されるキャパシタＣｃ，Ｃａの合成キャパシタンスは大きい方がよい。したがって、キャパシタＣｃ，Ｃａの合成キャパシタンス（Ｃｃ＋Ｃａ）には制限が設けられる。
【００４１】
また、キャパシタＣａのキャパシタンスＣoutを大きくすると共振回路２２から整流平滑回路２１への給電電力が、抵抗Ｒａにより消費される。このため、キャパシタＣａのキャパシタンスＣoutは小さい方が好ましい。さらに、ローパスフィルタで高周波成分をさらに減衰する必要があるため、キャパシタＣｃのキャパシタンスＣinは大きい方が好ましい。以上の理由により、Ｃin≧Ｃoutの関係となることが好ましい。
【００４２】
図２（Ａ）は、フィルタ回路２３を設けない場合の、コイルＬ２の端部の電位の周波数成分を示す図、図２（Ｂ）は、フィルタ回路２３を設ける場合の、コイルＬ２の端部の電位の周波数成分を示す図である。図２（Ａ）と図２（Ｂ）とを比較すると、特に約４００ＭＨｚ付近（図中の円内）でのノイズレベルが下がっていることが読み取れる。
【００４３】
（実施形態２）
実施形態２では、受電装置が備えるフィルタ回路の構成が、実施形態１と相違する。
【００４４】
図３は、実施形態２に係る受電装置２０Ａの回路図である。
【００４５】
フィルタ回路２３Ａは、直列回路２３１、インダクタＬｓ１，Ｌｓ２、及びキャパシタＣｃ１，Ｃｃ２を有している。直列回路２３１、及びインダクタＬｓ１，Ｌｓ２は、実施形態１と同じである。キャパシタＣｃ１，Ｃｃ２は直列に接続されている。
【００４６】
キャパシタＣｃ１，Ｃｃ２は、インダクタＬｓ１，Ｌｓ２よりも共振回路２２側の位置で、差動線路２４Ａ，２４Ｂ間に接続されている。キャパシタＣｃ１，Ｃｃ２の接続点は、受電装置２０Ａの基準電位に接続されている。ここで、基準電位は、受電装置の回路のグランド電位であり、例えば、受電装置２０Ａの筐体に含まれる導電部分、シールドケース、回路基板に面状に広がる導体パターン等も基準電位に接続される。キャパシタＣｃ１，Ｃｃ２は同じキャパシタンスを有している。キャパシタＣｃ２は、本発明に係る「第３キャパシタ」の一例である。
【００４７】
インダクタＬｓ１，Ｌｓ２とキャパシタＣｃ１とは、差動線路２４Ａ，２４Ｂ上を流れる高周波ノイズ成分を減衰するローパスフィルタを構成している。
【００４８】
前記のように、キャパシタＣｃ１，Ｃｃ２の中点は基準電位に接続されている。これにより、高周波ノイズ成分をコイルＬ２に入力する手前でキャパシタＣｃ１，Ｃｃ２を経由して受電装置２０Ａの基準電位に戻すことができる。その結果、コモンモード信号（ノイズ）がコイルＬ２から外部へ放射されることを低減できる。
【００４９】
図４（Ａ）は、キャパシタＣｃ１，Ｃｃ２の接続点を基準電位に接続しない場合の、コイルＬ２の端部の電位の周波数成分を示す図、図４（Ｂ）は、キャパシタＣｃ１，Ｃｃ２の接続点を基準電位に接続する場合の、コイルＬ２の端部の電位の周波数成分を示す図である。図４（Ａ）と図４（Ｂ）とを比較すると、特に約１００ＭＨｚ以上の帯域（図中の円内）でのノイズレベルが約５ｄＢ以上減衰している。
【００５０】
（実施形態３）
実施形態３に係る受電装置は、シールド導体を備える点で、実施形態２と相違する。
【００５１】
図５（Ａ）は、実施形態３に係る受電装置２０Ｂの回路図、図５（Ｂ）は、受電装置２０Ｂの側面図である。
【００５２】
受電装置２０Ｂの回路構成は、実施形態２に係る受電装置２０Ａと同じであり、受電装置２０Ｂは、図３に示す受電装置２０Ａにシールド導体３０を設けた構成である。受電装置２０Ｂは基板１００を備えている。基板１００の一方主面には、コイルＬ２、キャパシタＣ２１，Ｃ２２等の各素子が実装されている。基板１００の他方主面には、基準電位となるグランド導体１０１が形成されている。キャパシタＣｃ１，Ｃｃ２の接続点は、このグランド導体１０１に接続されている。
【００５３】
シールド導体３０は、少なくとも高周波ノイズ電圧が重畳する部分、例えば、整流平滑回路２１、直列回路２３１、及びインダクタＬｓ１，Ｌｓ２を囲うように、基板１００の一方主面に設けられている。シールド導体３０は、グランド導体１０１（整流平滑回路２１の出力部Ｏｕｔ２）に接続されている。
【００５４】
シールド導体３０は、高周波電圧が重畳するインダクタＬｓ１，Ｌｓ２の周辺の電圧変動に起因するノイズ電流が周囲に漏れないようにすればよく、図５（Ｂ）に示すようにインダクタＬｓ１，Ｌｓ２を全て覆わなくてもよいし、全て覆っていてもよい。なお、インダクタＬｓ１，Ｌｓ２の磁路が開磁型の場合、インダクタＬｓ１，Ｌｓ２の周囲に磁界が漏れるので、インダクタＬｓ１，Ｌｓ２の電気特性（インダクタンス，レジスタンス）はシールド導体３０の影響を受ける場合がある。その場合には、シールド導体３０をインダクタＬｓ１，Ｌｓ２から遠ざけるとよい。シールド導体３０とインダクタＬｓ１，Ｌｓ２を物理的に離すことによって、シールド導体３０における漏れ磁界の強度を低減し、インダクタＬｓ１，Ｌｓ２の電気特性への影響を軽減できるからである。
【００５５】
この構成では、高周波ノイズ電圧が重畳する部分からノイズ成分が輻射されても、シールド導体３０（グランド導体１０１）により遮蔽し、ノイズ電流を基準電位に短い経路で戻すことができる。これにより、周囲の導体（例えば、筐体内の金属部、他の回路基板のグランド、バッテリーの外装などの導体）への不要な電磁界結合を軽減することができ、コモンモードノイズを低減することができ、ＥＭＩ（Electro Magnetic Interference）を抑制できる。
【００５６】
なお、シールド導体３０は、受電装置２０Ｂを構成する全ての素子を覆うように基板１００の一方主面に設けられてもよい。
【００５７】
（実施形態４）
実施形態４に係る受電装置は、実施形態１に係る受電装置、又は、実施形態２，３に係る受電装置と同じ回路構成である。この回路構成において、インダクタＬｓ１，Ｌｓ２（例えば、図１参照）を、複合インダクタで構成したものを用いている。
【００５８】
図６は、実施形態４に係る受電装置２０Ｃの回路図である。
【００５９】
受電装置２０Ｃの回路構成は、実施形態２に係る受電装置２０Ａと同じである。本実施形態では、インダクタＬｓ１，Ｌｓ２は、一つの複合インダクタ４０で構成されている。
【００６０】
図７は、複合インダクタ４０を示す断面図である。
【００６１】
複合インダクタ４０は積層体４１を備えている。積層体４１は、複数のフェライトシートが積層され、焼結されてなる絶縁体である。積層体４１は、本発明に係る「フェライト多層基板」の一例である。
【００６２】
積層体４１は、磁性体層４２、非磁性体層４３、磁性体層４４、非磁性体層４５、磁性体層４６の順に積層されている。非磁性体層４３，４５は、磁性体層４２，４４，４６に比べて低透磁率を有している。
【００６３】
非磁性体層４３，４５には、巻回軸が一致するように、インダクタＬｓ１，Ｌｓ２が形成されている。詳しくは、インダクタＬｓ１は、非磁性体層４３の各層に形成される、開ループ状の導体パターンが不図示のビア導体で接続されて形成される。同様に、インダクタＬｓ２は、非磁性体層４５の各層に形成される、開ループ状の導体パターンが不図示のビア導体で接続されて形成される。
【００６４】
インダクタＬｓ１，Ｌｓ２を低透磁率の非磁性体層４３内に形成することで、インダクタＬｓ１，Ｌｓ２の磁気飽和を防止できる。このため、インダクタＬｓ１，Ｌｓ２のインダクタンスの低下を防止できる。
【００６５】
また、インダクタＬｓ１，Ｌｓ２が形成される非磁性体層４３，４５を挟むようにして、磁性体層４２，４４，４６が積層されている。インダクタＬｓ１，Ｌｓ２の間に磁性体層４４が設けられることにより、インダクタＬｓ１，Ｌｓ２の結合度を弱くできる。このインダクタＬｓ１，Ｌｓ２の結合係数は、絶対値で０以上０．９以下に設定されていることが好ましい。
【００６６】
インダクタＬｓ１，Ｌｓ２の結合度を弱くすることで、複合インダクタ４０を用いても、インダクタＬｓ１，Ｌｓ２は、コモンモード信号（ノイズ）及び差動モード信号（ノイズ）の何れに対しても、インダクタンスを持つようになる。このため、インダクタＬｓ１，Ｌｓ２それぞれに巻線コイル等を用いる場合と比べて、部品点数を削減することができ、また、小型化できる。
【００６７】
積層体４１の主面（磁性体層４６の主面）には、インダクタＬ２１，Ｌｓ２が接続される実装電極４７Ａ，４７Ｄ以外に、複数のダミー電極４７Ｂ，４７Ｃが設けられる。このダミー電極４７Ｂ，４７Ｃを基板に実装することで、複合インダクタ４０の発熱を実装基板に放熱することができる。
【００６８】
上述の実施形態では、磁界結合を利用した磁界型の非接触電力伝送システムについて説明し、送電結合部及び受電結合部が磁束を放射しやすい、又は集めやすいコイルである場合について説明した。しかし、電力供給システムは磁界型の非接触電力伝送システムに限らず、電界結合を利用した電界結合型の非接触電力伝送システムにも適応することができる。この場合、送電結合部及び受電結合部は面状導体となる。この場合であっても、上述の実施形態のフィルタ回路を受電装置内に組み込むことにより、受電結合部である面状導体からノイズが放射されることを抑制できる。なお、電界及び磁界の両方を利用した電磁界結合型の非接触電力伝送システムにも適応できる。
【００６９】
また、上述の実施形態では、主に受電装置内の整流平滑回路に起因するノイズがコイル（受電結合部）から放射されるのを抑制するためのフィルタ回路について説明した。しかし、受電装置内で負荷に供給する電力を変換するＤＣ−ＤＣコンバータ等、受電結合部に接続される他のノイズ発生源起因のノイズに対しても、前記のフィルタ回路を適用して、受電結合部からのノイズの発生を抑制できる。
【００７０】
（他の実施形態）
図１に示した共振回路１２は、コイルＬ１の両端にキャパシタＣ１１，Ｃ１２を直列接続した直列共振回路を構成しているが、共振回路１２はこの構成に限らない。例えば並列共振回路であってもよいし、コイルＬ１の一方端にキャパシタを接続した直列共振回路であってもよい。
【００７１】
また、図１、図３、図５（Ａ）、図６に示した共振回路２２は、コイルＬ２の両端にキャパシタＣ２１，Ｃ２２を直列接続した直列共振回路を構成しているが、共振回路２２はこの構成に限らない。例えば、図８は図１に示した受電装置２０の変形例である。この図８に示すように、コイルＬ２の一方の端にキャパシタＣ２１を接続した直列共振回路で共振回路２２Ａを構成してもよい。また、並列共振回路であってもよい。
【００７２】
また、以上に示した各実施形態では、「第１直列回路」の例として、単一のキャパシタＣａと単一の抵抗Ｒａとの直列回路２３１を示したが、この直列回路２３１はこの構成に限らない。例えば図９（Ａ）に示すように、複数の抵抗ＲａとキャパシタＣａとの組み合わせで直列回路２３１Ａを構成してもよいし、図９（Ｂ）に示すように、複数のキャパシタＣａと抵抗Ｒａとの組み合わせで直列回路２３１Ｂを構成してもよい。
【００７３】
また、図１、図３、図５（Ａ）、図６に示したフィルタ回路２３，２３Ａは、差動線路に挿入されたインダクタＬｓ１，Ｌｓ２を備えているが、フィルタ回路２３，２３Ａはこの構成に限らない。例えば、図１０は図１に示した受電装置２０の変形例である。図１０に示す例では、インダクタＬｓ１，Ｌｓ２にキャパシタＣｂ１，Ｃｂ２をそれぞれ並列接続した並列共振回路を有するフィルタ回路２３Ｂを構成している。これら並列共振回路は、その共振周波数を、除去すべき特定高周波ノイズの周波数帯に合わせる。この構成により、並列共振回路は、その共振周波数でインピーダンスが高くなって、特定高周波ノイズが効果的に除去される。
【００７４】
また、図１、図３、図５（Ａ）、図６に示したフィルタ回路２３，２３Ａは、差動線路に挿入されたインダクタＬｓ１，Ｌｓ２を備えているが、フィルタ回路２３，２３Ａはこの構成に限らない。例えば、図１１（Ａ）（Ｂ）はいずれも図１に示した受電装置２０の変形例である。図１１（Ａ）（Ｂ）において、フィルタ回路２３Ｃは、一方の線路にのみ素子を接続した不平衡回路を構成している。特に、図１１（Ｂ）に示す例では、共振回路２２Ａについても、コイルＬ２の一方の端にキャパシタＣ２１を接続した直列共振回路を構成している。このように、受電装置を不平衡回路で構成してもよい。
【００７５】
なお、フィルタ回路は、図１に示したフィルタ回路２３において、インダクタＬｓ２を残し、インダクタＬｓ１を無くしてもよい。また、共振回路は、図１に示した共振回路２２において、キャパシタＣ２２を残し、キャパシタＣ２１を無くしてもよい。
【００７６】
これらの構成によれば、素子数が削減され、小型化、低コスト化が図れる。
【符号の説明】
【００７７】
Ｃ１１，Ｃ１２…キャパシタ
Ｃ２１，Ｃ２２…キャパシタ
Ｃａ…キャパシタ（第１キャパシタ）
Ｃｃ…キャパシタ（第２キャパシタ）
Ｃｃ１…キャパシタ（第２キャパシタ）
Ｃｃ２…キャパシタ（第３キャパシタ）
Ｃin…キャパシタンス
Ｃout…キャパシタンス
Ｉｎ１，Ｉｎ２…入力部
Ｌ１…コイル（給電結合部）
Ｌ２…コイル（受電結合部）
Ｌｓ１…インダクタ（第１インダクタ）
Ｌｓ２…インダクタ（第２インダクタ）
Ｏｕｔ１，Ｏｕｔ２…出力部
Ｒａ…抵抗
Ｖｉｎ…直流電源
１…電力供給システム
１０…給電装置
１１…インバータ回路
１２…共振回路
２０，２０Ａ，２０Ｂ，２０Ｃ…受電装置
２１…整流平滑回路（整流回路）
２２，２２Ａ…共振回路
２３，２３Ａ，２３Ｂ，２３Ｃ…フィルタ回路（ノイズフィルタ回路）
２４…負荷回路
２４Ａ…差動線路（第１線路）
２４Ｂ…差動線路（第２線路）
３０…シールド導体（遮蔽導体）
４０…複合インダクタ
４１…積層体
４２，４４，４６…磁性体層
４３…非磁性体層
４３，４５…非磁性体層
４７Ａ，４７Ｄ…実装電極
４７Ｂ，４７Ｃ…ダミー電極
１００…基板
１０１…グランド導体
２３１，２３１Ａ，２３１Ｂ…直列回路（第１直列回路）
【図１】
2017183393.tif 000003
【図２】
2017183393.tif 000004
【図３】
2017183393.tif 000005
【図４】
2017183393.tif 000006
【図５】
2017183393.tif 000007
【図６】
2017183393.tif 000008
【図７】
2017183393.tif 000009
【図８】
2017183393.tif 000010
【図９】
2017183393.tif 000011
【図１０】
2017183393.tif 000012
【図１１】
2017183393.tif 000013
【国際調査報告】
2017183393.tif 000014
2017183393.tif 000015
2017183393.tif 000016
2017183393.tif 000017