(57)【要約】【課題】半導体素子に形成されるダイオードの順方向電圧を低減することを目的とする。【解決手段】ＭＯＳ構造５５形成領域と異なるＰ型拡散層３の表面にトレンチ９を形成し、トレンチ９をボディ電極８と導通させることにより、ボディ電極８とＰ型拡散層３との接触面積が増大し、半導体素子に形成されるダイオード１２，１３の順方向電圧を低減することができる。【選択図】図１
2014187080.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型半導体基板と、
前記第一導電型半導体基板の表面に形成される第一導電型エピタキシャル層と、
前記第一導電型エピタキシャル層の表面に形成される第二導電型拡散層と、
前記第二導電型拡散層の表面のＭＯＳ構造形成領域に形成される第一導電型拡散層と、
前記第一導電型拡散層の表面から前記第一導電型エピタキシャル層にわたって互いに離間して形成される複数のゲートトレンチと、
前記ＭＯＳ構造領域外の前記第二導電型拡散層の表面から前記第二導電型拡散層内に形成されて導電性を有する１または複数のトレンチと、
前記第一導電型拡散層と前記第二導電型拡散層との界面をＰＮ接合面として形成される第１の寄生ダイオードと、
前記第一導電型エピタキシャル層と前記第二導電型拡散層との界面をＰＮ接合面として形成される第２の寄生ダイオードと、
前記第一導電型半導体基板の表面に前記第一導電型拡散層のみと導通して形成されるソース電極と、
前記第一導電型半導体基板の表面に前記第二導電型拡散層及び前記トレンチのみと導通して形成されるボディ電極と、
前記第一導電型半導体基板の前記第一導電型エピタキシャル層が形成される表面に対する裏面に形成されるドレイン電極と
を有し、前記第１の寄生ダイオードのアノードと前記第２の寄生ダイオードのアノードとが前記第二導電型拡散層で共通接続され、前記ＭＯＳ構造形成領域外の前記第二導電型拡散層で前記ゲートトレンチ間の前記第二導電型拡散層と前記ボディ電極下部の前記第二導電型拡散層とが導通することを特徴とする半導体素子。
【請求項２】
前記トレンチが、ストライプ状若しくはハニカム形状からなることを特徴とする請求項１記載の半導体素子。
【請求項３】
前記トレンチが前記第一導電型拡散層の深さより深いことを特徴とする請求項１又は請求項２のいずれかに記載の半導体素子。
【請求項４】
前記ボディ電極が前記ソース電極の周囲を囲んで形成されることを特徴とする請求項１〜請求項３のいずれか１項に記載の半導体素子。
【請求項５】
前記トレンチが前記ボディ電極の構成材料と同一の導電材料で形成されることを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体素子。
【請求項６】
請求項１〜請求項５のいずれか１項に記載の半導体素子と、
前記半導体素子が搭載されるリードフレームと、
前記半導体素子の電極と前記リードフレームの端子とを電気的に接続する導電材と、
前記半導体素子及び前記導電材を封止する封止樹脂と
を有することを特徴とする半導体装置。
【請求項７】
請求項１〜請求項５のいずれか１項に記載の半導体素子と、
コントロールＩＣチップと、
前記半導体素子及び前記コントロールＩＣチップが搭載されるリードフレームと、
前記半導体素子の電極，前記コントロールＩＣチップの電極及び前記リードフレームの端子を互いに電気的に接続する導電材と、
前記半導体素子，前記コントロールＩＣチップ及び前記導電材を封止する封止樹脂と
を有することを特徴とする複合モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯機器の電池パック等に使用される充電式の二次電池の過充電時に、二次電池を保護する保護装置を構成する複合モジュール及びこれらに使用する半導体素子、半導体装置に関するものである。
【背景技術】
【０００２】
従来の充電式の二次電池の保護装置に用いる半導体素子は、１つのＭＯＳＦＥＴ構造と、そのＰＮ接合面に形成される逆向きの２つの寄生ダイオードとにより構成される場合があった。
【０００３】
図１０は従来の半導体素子の構成を説明する概略断面図である。
図１０に示すように、従来の半導体素子は以下のような構成である。Ｎ＋型半導体基板１の表面にＮ−型エピタキシャル層２、チャネルとなるＰ型拡散層３が順にが形成される。Ｎ＋型半導体基板１の表面のＭＯＳ構造５５形成領域にはＮ型拡散層４が形成され、Ｎ型拡散層４からＰ型拡散層３を貫通してＮ−型エピタキシャル層２に至るゲートトレンチ７が互いに導通しながら複数形成される。また、Ｎ型拡散層４と接してＮ＋型半導体基板１上にソース電極６が形成され、ＭＯＳ構造５５周囲において、Ｐ型拡散層３と接するボディ電極８が形成される。また、Ｎ型拡散層４とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１１及びＮ−型エピタキシャル層２とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１２が形成される。ここで、寄生ダイオード１１，１２はＰ型拡散層３で共通アノード接続される。さらに、Ｐ型拡散層３はＭＯＳ構造５５の外部でボディ電極８と接続され、寄生ダイオード１１，１２の共通アノードはボディ電極８と導通する構造である。
【０００４】
従来、このような構成の半導体素子を用いて充電式の二次電池の保護装置を構成していた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０９−１０２６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の半導体素子では、寄生ダイオード１２の順方向電圧が高くなるという問題点があった。そのため、例えば、半導体素子の発熱量が上昇するという問題点があった。
【０００７】
本発明は、上記問題点を解決するために、半導体素子に形成されるダイオードの順方向電圧を低減することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の半導体素子は、第一導電型半導体基板と、前記第一導電型半導体基板の表面に形成される第一導電型エピタキシャル層と、前記第一導電型エピタキシャル層の表面に形成される第二導電型拡散層と、前記第二導電型拡散層の表面のＭＯＳ構造形成領域に形成される第一導電型拡散層と、前記第一導電型拡散層の表面から前記第一導電型エピタキシャル層にわたって互いに離間して形成される複数のゲートトレンチと、前記ＭＯＳ構造領域外の前記第二導電型拡散層の表面から前記第二導電型拡散層内に形成されて導電性を有する１または複数のトレンチと、前記第一導電型拡散層と前記第二導電型拡散層との界面をＰＮ接合面として形成される第１の寄生ダイオードと、前記第一導電型エピタキシャル層と前記第二導電型拡散層との界面をＰＮ接合面として形成される第２の寄生ダイオードと、前記第一導電型半導体基板の表面に前記第一導電型拡散層のみと導通して形成されるソース電極と、前記第一導電型半導体基板の表面に前記第二導電型拡散層及び前記トレンチのみと導通して形成されるボディ電極と、前記第一導電型半導体基板の前記第一導電型エピタキシャル層が形成される表面に対する裏面に形成されるドレイン電極とを有し、前記第１の寄生ダイオードのアノードと前記第２の寄生ダイオードのアノードとが前記第二導電型拡散層で共通接続され、前記ＭＯＳ構造形成領域外の前記第二導電型拡散層で前記ゲートトレンチ間の前記第二導電型拡散層と前記ボディ電極下部の前記第二導電型拡散層とが導通することを特徴とする。
【０００９】
また、前記トレンチが、ストライプ状若しくはハニカム形状からなっても良い。
また、前記トレンチが前記第一導電型拡散層の深さより深いことが好ましい。
また、前記ボディ電極が前記ソース電極の周囲を囲んで形成されても良い。
【００１０】
また、前記トレンチが前記ボディ電極の構成材料と同一の導電材料で形成されることが好ましい。
本発明の半導体装置は、前記半導体素子と、前記半導体素子が搭載されるリードフレームと、前記半導体素子の電極と前記リードフレームの端子とを電気的に接続する導電材と、前記半導体素子及び前記導電材を封止する封止樹脂とを有することを特徴とする。
【００１１】
本発明の複合モジュールは、前記半導体素子と、コントロールＩＣチップと、前記半導体素子及び前記コントロールＩＣチップが搭載されるリードフレームと、前記半導体素子の電極，前記コントロールＩＣチップの電極及び前記リードフレームの端子を互いに電気的に接続する導電材と、前記半導体素子，前記コントロールＩＣチップ及び前記導電材を封止する封止樹脂とを有することを特徴とする。
【発明の効果】
【００１２】
以上のように、ＭＯＳ構造形成領域と異なるＰ型拡散層の表面にトレンチを形成し、トレンチをボディ電極と導通させることにより、ボディ電極とＰ型拡散層との接触面積が増大し、半導体素子に形成されるダイオードの順方向電圧を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の半導体素子の構造図
【図２】トレンチ溝のピッチ寸法と順方向電圧の関係を示す図
【図３】本発明の半導体素子の構成を例示する要部第一主面図
【図４】本発明の半導体素子の構成を例示する要部第一主面図
【図５】本発明の半導体装置の透視図
【図６】本発明の保護回路の充電時の動作を説明する図
【図７】本発明の保護回路の放電時の動作を説明する図
【図８】本発明の保護回路の充放電禁止時の動作を説明する図
【図９】本発明の樹脂封止型複合モジュールの透視図
【図１０】従来の半導体素子の構成を説明する概略断面図
【発明を実施するための形態】
【００１４】
以下本発明の実施の形態について、図面を参照しながら説明する。
まず、図１，図３，図４を用いて本発明の半導体素子の構成について説明する。
図１は、双方向特性を有する縦型のＭＯＳＦＥＴからなるディスクリート半導体素子の要部断面図であり、図３におけるＸ−Ｘ’部分の概略断面と要部の構造を示し、説明のために一部の構成要素を省略、透明化して表している。図３，図４は本発明の半導体素子表面の構成を例示する要部第一主面図である。
【００１５】
本発明の充電池の過充電を防止する回路に用いる半導体素子は、以下のような構成を有する。Ｎ＋型半導体基板１の表面にＮ−型エピタキシャル層２が形成される。Ｎ−型エピタキシャル層２が形成されたＮ＋型半導体基板１の表面の一部にチャネルとなるＰ型拡散層３が形成され、そのＰ型拡散層３の一部表面にＮ型拡散層４が形成される。Ｎ＋型半導体基板１上の前記Ｎ型拡散層４が形成された領域を含む領域に、Ｎ型拡散層４のみと導通するソース電極６が配置される。前記ソース電極６の下部領域にＮ型拡散層４からＮ−型エピタキシャル層２に到達し、Ｎ型拡散層４，Ｐ型拡散層３，Ｎ−型エピタキシャル層２とでＭＯＳ構造５５を構成するゲートトレンチ７が互いに離間しながら複数形成される。さらに、前記Ｎ型拡散層４が形成されてＭＯＳ構造５５を構成する領域を囲む領域に、前記Ｐ型拡散層３の表面に複数のトレンチ９を形成し、少なくともその上部にトレンチ９と導通するボディ電極８が配置される。トレンチ９はＰ型拡散層３の表面に形成された溝に導電材料が充填された構成であり、導電材料はボディ電極８の構成材料でも良いし、他の導電材料でも良い。また、ボディ電極８はＮ型拡散層４及びゲートトレンチ７が形成されたＭＯＳ構造５５の領域外で露出されるＰ型拡散層３と電気的に導通され、ソース電極６とは絶縁される構成である。ボディ電極８はソース電極６の周囲を完全に囲むように形成しても良いし、Ｐ型拡散層３と十分に導通していれば一部が途切れていても良い。また、Ｎ＋型半導体基板１のソース電極６が形成される表面に対する裏面にドレイン電極１０が形成される。以上の構成において、本発明の半導体素子は、Ｎ型拡散層４とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１１，ＭＯＳ構造５５内でＮ−型エピタキシャル層２とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１２及びＭＯＳ構造５５外の領域でＮ−型エピタキシャル層２とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１３が形成され、Ｐ型拡散層３を寄生ダイオード１１，１２，１３のアノード共通領域として外部接続する構成とする。そして、本発明では、ＭＯＳ構造５５を構成する領域を囲むように複数のトレンチ９を形成することが特徴である。尚、寄生ダイオード１２，１３は、いずれもＮ−型エピタキシャル層２とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオードであり、全体として１つのダイオードとして機能するが、図では、便宜上形成領域を区別して表示している。
【００１６】
また、ボディ電極８はボディ電極部２４とボディ引き出し部１８，ボディ連結部１９とから構成され、ソース電極６が形成されるソース部２０を囲むように、ソース部２０と離間して形成される。Ｎ型拡散層４及びゲートトレンチ７はＭＯＳ構造５５となるソース部２０下部にのみ形成され、Ｐ型拡散層３はソース部２０の周囲にてＮ＋型半導体基板１の表面に露出する。ボディ電極部２４とボディ連結部１９はこの領域にてＰ型拡散層３と導通する。そのため、Ｐ型拡散層３はボディ電極８と電気的に導通している。さらに、本発明では、ボディ電極部２４及び、ボディ引き出し部１８のゲートトレンチ部１６の間の領域にトレンチ９が形成される。トレンチ９はボディ電極８の構成材料と同一の材料あるいは他の導電材で形成され、ボディ電極８とＰ型拡散層３との導通は、ボディ電極８とＰ型拡散層３との界面、あるいはトレンチ９を介して行われる。そのため、トレンチ９の表面積の分だけボディ電極８とＰ型拡散層３との接合面積が増大する。ゲートトレンチ７上にはソース電極６とは導通せず、ゲートトレンチ７と導通するゲートトレンチ部１６（図１では省略）が形成される。ゲートトレンチ７とゲートトレンチ部１６（図１では省略）とは、ソース電極８内の一部に形成された、周囲に絶縁体が設けられたコンタクトにより導通する。また、ゲートトレンチ部１６（図１では省略）は、ソース部２０の周囲にソース電極６と離間して形成されるゲート引き出し部１５（図１では省略）と接続され、ゲート引き出し部１５（図１では省略）を介してゲート電極部１４（図１，図３では省略）と接続される。また、互いに離間して形成されたゲートトレンチ７は、ゲート引き出し部１５を介して互いに導通する。
【００１７】
かかる構成によれば、Ｐ型拡散層３を寄生ダイオード１１，１２，１３のアノード共通領域とし、Ｎ型拡散層４及びＮ−型エピタキシャル層２をカソードとする２個の寄生ダイオード１１及び１２，１３を双方向に構成する事で、１個のＭＯＳＦＥＴで双方向のスイッチング動作が可能となる。つまり、アノード共通領域であるＰ型拡散層３の電位により、寄生ダイオード１１及び１２，１３の導通を制御することができる。その結果、動作時のＭＯＳＦＥＴのジャンクション温度は、順方向・逆方向それぞれに１個のＭＯＳＦＥＴ、計２個のＭＯＳＦＥＴを用いた保護回路の場合と比較して発熱・表面温度を低く抑制でき、放熱板の小型化が可能になるといった効果を有する。
【００１８】
これと同時に、ボディ電極８とＰ型拡散層３との接合部に、トレンチ９を設けることにより、ボディ電極８とＰ型拡散層３との接合面積が増大し、ボディ電極８とＰ型拡散層３との間の接続抵抗が低減される。そのため、寄生ダイオード１２，１３に流れる電流量が増大し、寄生ダイオード１２，１３の順方向電圧を低減することができる。また、寄生ダイオード１２，１３の順方向電圧が低減されるため、寄生ダイオード１２，１３における半導体素子の発熱量が低減される。それにより、半導体素子に設ける放熱板の小型化が可能になる。
【００１９】
図２は、Ｐ型拡散層３の表面に複数のトレンチ９を形成し、少なくともその上部にボディ電極８を配置した半導体素子において、前記Ｐ型拡散層３とＮ−型エピタキシャル層２の間で製造工程中に設けられる寄生ダイオード１３の順方向電圧値を縦軸に、前記Ｐ型拡散層３の表面に設けられた複数のトレンチ９のピッチを横軸に示した図であり、ピッチの距離と順方向電圧との関係を模式的に示したものである。
【００２０】
一般的に、トレンチ９を多く，深く形成した方がトレンチ９の合計の表面積が大きくなり、寄生ダイオード１２，１３の順方向電圧が低減される。そのため、トレンチ９はＰ型拡散層３を突き抜けない範囲でできるだけ深くすることが好ましい。例えば、Ｎ型拡散層４よりも深くする。ただし、トレンチ９を多くし、トレンチ９間の距離であるピッチを狭くしすぎると、トレンチ９間を電子が移動することを妨げてしまう。そのため、ピッチは一定以上の距離を確保しながら、トレンチ９を多く形成することが好ましい。
【００２１】
前記トレンチ９は、所定の特性を有する為に最適化された深さ、幅、本数、順方向定格電流とし、形状もストライプ状若しくはハニカム形状等の形状である。このような場合、例えば図２に示すように、トレンチ９間のピッチの距離が０．５μｍよりも長い場合には、トレンチ９が無いとき若しくはピッチが狭い時と比べて順方向電圧は大幅に低くなることがわかる。
【００２２】
図３は、双方向特性を有する縦型のＭＯＳＦＥＴからなるディスクリート半導体素子の要部第一主面図である。
ソース部２０と接しない領域にボディ電極部２４と接続されるボディ連結部１９を有し、ボディ連結部１９は、環状のボディ引き出し部１８と連結される。
【００２３】
また、ゲート引き出し部１５は、ボディ引き出し部１８の外周部よりも外縁側に沿って、ボディ引き出し部１８と離間して配置された構成である。
図４は、図３に対する他の実施例である。
【００２４】
ボディ引き出し部１８は半導体素子の外縁に、ゲート引き出し部１５はボディ引き出し部１８よりも内側に配置する事でゲート引き出し部１５は、ボディ引き出し部１８と重ならず、導通しないことを特徴とするパターンレイアウトである。
【００２５】
図４は、図３に対し、ボディ領域の面積を広範囲かつストライプ状もしくはハニカム形状からなるトレンチ９のピッチを自由に変更可能であるなど更なる特徴を有するものである。
【００２６】
尚、図３において、ボディ連結部１９とゲートトレンチ１６とは直線として平行に図示しているがこれに限定する訳ではなく、層間絶縁膜を配置し交差部を設ける形態も含む。
尚、使用する半導体材料はＳｉに限定するものではなく、パワー製品に適したＳｉＣやＧａＮなどの化合物半導体材料を使用することもできる。
【００２７】
図５は、前記双方向特性を有する縦型のＭＯＳＦＥＴからなるディスクリート半導体素子２７をリードフレームのダイパッド３１上に搭載し、半導体素子２７の各電極と対応するリードフレームの各端子３３との間を金属ワイヤ３２もしくは金属クリップリード３０，あるいは面実装の接続材等の導電材で接続し、かつ外装を外装樹脂３８で封止した樹脂封止型半導体装置の透視図である。
【００２８】
これにより、半導体素子２７を樹脂封止しているため、外部環境の変化によって、信頼性が低下することを抑制出来る。
図６から図８は、図１のＭＯＳＦＥＴを双方向スイッチング素子として用いた場合の携帯機器の電池パック等に使用される二次電池の保護回路を示す回路例である。図６から図８において、図１，図３，図４に示す双方向性スイッチング素子である１個のＭＯＳＦＥＴ４４とコントロールＩＣ４３からなる。
【００２９】
ＭＯＳＦＥＴ４４は、ソースＳを介して例えばリチウムイオン電池等の二次電池４５と直列に接続され、前記リチウムイオン電池等の二次電池４５の充電および放電を行う。即ち、ＭＯＳＦＥＴ４４には、双方向の電流経路が形成される。
【００３０】
一方、コントロールＩＣ４３は、ＭＯＳＦＥＴ４４のゲートＧにＯＮもしくはＯＦＦの制御信号を印加し、ＭＯＳＦＥＴ４４のボディＢに接続されることを特徴とする。即ち、ＭＯＳＦＥＴ４４には、ボディＢから寄生ダイオード１１を介してソースＳの方向に流れる電流経路と、ボディＢから寄生ダイオード１２，１３を介してドレインＤの方向に流れる電流経路とからなる双方向の電流経路が形成される。
【００３１】
動作事例としては、図６が充放電動作時、図７が放電動作時、図８が充放電オフ時の場合を示す。
図６は、充放電時の電流経路を示す図である。ＭＯＳＦＥＴ４４のゲートＧをコントロールＩＣ４３によりＯＮ状態に切り替え、ＭＯＳＦＥＴ４４のソースＳ及びドレインＤの電位が二次電池４５の所定電圧と同一の時、充電方向（電流の向きを示す矢印が右から左への方向）及び放電方向（電流の向きを示す矢印が左から右への方向）に電流が流れて充放電動作が行なわれる。
【００３２】
図７は放電時の電流経路を示す図である。ＭＯＳＦＥＴ４４のゲートＧをコントロールＩＣ４３によりＯＦＦ状態に切り替える事で、充電方向（電流の向きを示す矢印が右から左への方向）には電流は流れない。反対に、二次電池４５側のソースＳの電位がドレインＤの電位よりも高い場合、ソースＳからコントロールＩＣ４３を経由してＭＯＳＦＥＴ４４のボディＢ、ＭＯＳＦＥＴ４４に内蔵されている寄生ダイオード１２，１３を通じてドレインＤの方向に向って放電電流が流れる。
【００３３】
図８は、充電から放電への切り替え時、若しくは過充電時など充電状態等で充放電を行わない場合の電流経路を示す図である。ＭＯＳＦＥＴ４４のゲートＧをコントロールＩＣ４３によりＯＦＦ状態に切り替え、かつ、コントロールＩＣ４３によってＭＯＳＦＥＴ４４のボディＢをショート状態、即ち電位を０Ｖとする。これにより、充電方向（電流の向きを示す矢印が右から左への方向）及び放電方向（電流の向きを示す矢印が左から右への方向）に電流が流れないので充放電動作はされない。
【００３４】
図９は、図１，図３，図４で示した双方向特性を有する１個のＭＯＳＦＥＴ素子４９と保護回路としてのＭＯＳＦＥＴ素子４９の動作を制御するコントロールＩＣ素子４８からなる樹脂封止型複合モジュールを示す透視図である。
【００３５】
樹脂封止型複合モジュールは、所定のリードフレーム上のダイパッド５２，５３に双方向特性を有する１個のＭＯＳＦＥＴ素子４９とコントロールＩＣ素子４８をそれぞれ搭載し、図６から図８に示す保護回路を構成する様に、ＭＯＳＦＥＴ素子４９の電極とコントロールＩＣ素子４８の電極、及びＭＯＳＦＥＴ素子４９，コントロールＩＣ素子４８の電極とリードフレームの端子部５６とを金ワイヤ５０や金属クリップ５１等の導電材を用いて回路配線した後にエポキシ等による外装樹脂５４を設けられた構成である。
【００３６】
外装樹脂５４から突出された前記金属フレームの端子部５６はリチウムイオン電池等の二次電池４５（図６参照）やプラス端子４６（図６参照）やマイナス端子４７（図６参照）と共にプリント基板に実装されて図６から図８の回路形態を形成する事ができる。
【００３７】
従来、プリント基板上に複数個のＭＯＳＦＥＴとコントロールＩＣをそれぞれ実装し、プリント基板上に配線して保護回路を設けていたが、この樹脂封止型複合モジュールを使う事でプリント基板の小型化が図れる他、放熱性に優れているため、表面温度が低い電池パックを得る事が出来るなど更に好適である。
【産業上の利用可能性】
【００３８】
本発明は、半導体素子に形成されるダイオードの順方向電圧を低減することができ、携帯機器の電池パック等に使用される充電式の二次電池の過充電時に、二次電池を保護する保護装置を構成する複合モジュール及びこれらに使用する半導体素子、半導体装置等に有用である。
【符号の説明】
【００３９】
１    Ｎ＋型半導体基板
２    Ｎ−型エピタキシャル層
３    Ｐ型拡散層
４    Ｎ型拡散層
６    ソース電極
７    ゲートトレンチ
８    ボディ電極
９    トレンチ
１０    ドレイン電極
１１    寄生ダイオード
１２    寄生ダイオード
１３    寄生ダイオード
１４    ゲート電極部
１５    ゲート引き出し部
１６    ゲートトレンチ部
１８    ボディ引き出し部
１９    ボディ連結部
２０    ソース部
２４    ボディ電極部
２７    半導体素子
３０    金属クリップ
３１    ダイパッド
３２    金属ワイヤ
３３    端子
３８    外装樹脂
４３    コントロールＩＣ
４４    ＭＯＳＦＥＴ
４５    二次電池
４６    プラス端子
４７    マイナス端子
４８    コントロールＩＣ素子
４９    ＭＯＳＦＥＴ素子
５０    金ワイヤ
５１    金属クリップ
５２    ダイパッド
５３    ダイパッド
５４    外装樹脂
５５    ＭＯＳ構造
５６    端子部
Ｓ    ソース
Ｄ    ドレイン
Ｇ    ゲート
Ｂ    ボディ
【図１】
2014187080.tif 000003
【図２】
2014187080.tif 000004
【図３】
2014187080.tif 000005
【図４】
2014187080.tif 000006
【図５】
2014187080.tif 000007
【図６】
2014187080.tif 000008
【図７】
2014187080.tif 000009
【図８】
2014187080.tif 000010
【図９】
2014187080.tif 000011
【図１０】
2014187080.tif 000012