(57)【要約】  複数の画素を有する表示部（７）に入力される階調画素データを検出する信号検出部（８１）と、前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出部（８２）と、前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力部と、を有する表示装置である。  これにより、電流データと信号データとを比較することが可能になり、これに基づいて映像信号が表示画面に正しく表示されたか否かを把握することができる。
2017183183.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する表示部に入力される階調画素データを検出する信号検出工程と、  前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出工程と、  前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力工程と、  を有する映像監視方法。
【請求項２】
前記電流データ及び前記信号データを用いて、前記階調画素データの映像が表示されたか否かを判定する判定工程を有する、  請求項１に記載の映像監視方法。
【請求項３】
前記判定工程において、前記電流データと前記信号データとが一致している場合に、前記階調画素データの映像が表示されたと判定する、請求項２に記載の映像監視方法。
【請求項４】
前記一部の画素は、前記複数の画素のうち一列に並んだ画素である、  請求項１から請求項３のいずれか一項に記載の映像監視方法。
【請求項５】
前記電流データは、前記電流を正規化したデータである、  請求項１から請求項４のいずれか一項に記載の映像監視方法。
【請求項６】
前記信号データは、前記階調画素データと、１フレーム遅延させた前記階調画素データと、を加算したデータに対応する、  請求項１から請求項５のいずれか一項に記載の映像監視方法。
【請求項７】
前記信号データは、前記加算したデータを正規化したデータである、  請求項６に記載の映像監視方法。
【請求項８】
前記電流検出工程は、  前記階調画素データの検出対象フレームに含まれる所定期間に応じて電流を検出する工程であり、  前記信号検出工程は、  前記検出対象フレームと、当該検出対象フレームに対応した参照先フレームとの前記所定期間に対応した画素に基づいて信号レベルの変化量を検出する工程である、  請求項１から請求項７いずれか一項に記載の映像監視方法。
【請求項９】
前記表示部を備えた映像表示装置に映像信号が入力される工程と、  前記映像信号の画素データに基づいて、前記階調画素データを生成する工程と、  をさらに有し、  前記所定期間は前記映像信号の水平期間である、  請求項８に記載の映像監視方法。
【請求項１０】
前記表示部を備えた映像表示装置に入力される映像信号の状況が、入力された映像信号の状況と一致するか否かを判定する映像信号一致判定工程を有する、  請求項１から請求項９いずれか一項に記載の映像監視方法。
【請求項１１】
前記出力工程は記憶領域への書き込みである、  請求項１から請求項１０のいずれか一項に記載の映像監視方法。
【請求項１２】
前記電流は、前記階調画素データに応じた表示を行うための消費電流である、  請求項１から請求項１１いずれか一項に記載の映像監視方法。
【請求項１３】
バックライト部の点灯状況が正しいか否かを判定する点灯状況判定工程を有する、  請求項１から請求項１２いずれか一項に記載の映像監視方法。
【請求項１４】
複数の画素を有する表示部に入力される階調画素データを検出する信号検出部と、  前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出部と、  前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力部と、  を有する表示装置。
【請求項１５】
映像信号を出力する映像送出部と、  複数の画素を有する表示部に入力される前記映像信号に含まれる階調画素データを検出する信号検出部と、  前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出部と、  前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力部と、  を有する表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、映像監視方法、表示装置及び表示システムに関する。
【背景技術】
【０００２】  従来の印刷媒体を用いた広告手段から別の広告手段への置き換えを進めるため、大型の表示装置において、広告コンテンツの映像を表示する広告表示装置の開発が行われている。この広告表示装置で広告コンテンツを表示する際、意図したコンテンツが希望通り表示できていることを確認することは、広告コンテンツを供給し広告費を払っている広告提供側及び媒体を表示する広告表示側にとって非常に重要なことである。【０００３】  これらの確認に対応するために、表示装置の外部にカメラを備え、表示装置に表示される広告コンテンツを当該カメラにて撮影し、録画することで、意図したコンテンツが希望通り表示できている状況を確認する表示装置が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−９５８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】  しかしながら、特許文献１に記載の表示装置では、表示装置から一定距離離れた外部にカメラを設置する場所を確保することが必要となり、また、そのカメラが高価格であるため、表示システムの製造コストが高くなるという問題がある。  すなわち、本願の課題は、映像信号が表示画面に正しく表示されていることを証明できる映像監視方法等を低コストで提供することにある。
【課題を解決するための手段】
【０００６】  本発明は、複数の画素を有する表示部に入力される階調画素データを検出する信号検出工程と、前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出工程と、前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力工程と、を有する映像監視方法である。【０００７】  本発明は、複数の画素を有する表示部に入力される階調画素データを検出する信号検出部と、前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出部と、前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力部と、を有する表示装置である。【０００８】  本発明は、映像信号を出力する映像送出部と、複数の画素を有する表示部に入力される前記映像信号に含まれる階調画素データを検出する信号検出部と、前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出部と、前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力部と、を有する表示システムである。
【発明の効果】
【０００９】  本発明によれば、複数の画素を有する表示部に入力される階調画素データを検出する信号検出工程と、前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出工程と、前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力工程と、を有する。これにより、電流データと信号データとを比較することが可能になり、これに基づいて映像信号が表示画面に正しく表示されたか否かを把握することができる。また、コストも抑制される。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態における表示システムの構成を示す概略ブロック図である。
【図２】図１に示すタイミングコントロール部、信号検出部、電源部、電流検出部、液晶表示部の構成を示す概略ブロック図である。
【図３】図１に示すパネル部の画素電極、液晶分子、共通電極の構成を示す概略ブロック図である。
【図４】パネル部における各画素電極が交流電圧(データ信号源電圧)を印加されるときのコモン電圧とデータ信号源電圧の関係、データ信号源電圧の信号周期を示す図である。
【図５】パネル部における各画素に印加されるデータ信号源電圧の極性を示す図である。
【図６】パネル部７２における１つの画素１１０の画素電極、蓄積キャパシター、ＴＦＴ側基板、液晶層、共通電極の関係を示している。また、コモン電圧よりデータ信号源電圧が高い画素の液晶分子の向きを示している。
【図７】パネル部７２における１つの画素１１０の画素電極、蓄積キャパシター、ＴＦＴ側基板、液晶層、共通電極の関係を示している。また、コモン電圧よりデータ信号源電圧が低い画素の液晶分子の向きを示している。
【図８】図１に示す電流検出部の構成を示す概略ブロック図である。
【図９】図１に示す信号検出部の構成を示す概略ブロック図である。
【図１０】本発明の第１の実施形態における表示システムの制御方法を示すフローチャートである。
【図１１】本発明の第２の実施形態における表示システムの構成を示す概略ブロック図である。
【図１２】本発明の第２の実施形態における表示システムの制御方法を示すフローチャートである。
【図１３】本願の発明の特徴的部分を説明するための図である。
【発明を実施するための形態】
【００１１】  ［第１の実施例］  以下、本発明の一実施形態による表示システムについて図面を参照して説明する。図１は、本発明の第１の実施形態における表示システムの構成を示す概略ブロック図である。  表示システム１０は、映像送出部１と、映像表示装置１００（映像信号監視装置）と、表示状態記録部１２と、を含んで構成されている。  映像表示装置１００（表示装置）は、入力部２と、信号処理部３と、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４（判定部）と、通信部５と、タイミングコントロール部６１と、電源部６２と、液晶表示部７と、信号検出部８１（出力部）と、電流検出部８２（出力部）と、バックライト部９と、を含んで構成されている。  入力部２は、映像表示装置１００の外部にある映像送出部１が送信する映像信号を、信号処理部３へ出力する。  信号処理部３は、１フレーム周期ごとに、入力部２に入力される映像信号に含まれる複数の画素データＤＩに基づいて、タイミングコントロール部６１がパネル部７２における複数の液晶画素に表示させるための階調画素データＤＯに変換する（階調画素データを生成する）処理を行う。複数の画素データＤＩは、例えば、１フレーム周期ごとに更新される。
【００１２】  タイミングコントロール部６１は、階調画素データＤＯとともに、複数の制御信号（水平同期信号ＨＳＴＢ、垂直同期信号ＶＳＴＢ）を駆動回路部７１へ送信する。これにより、駆動回路部７１は、階調画素データＤＯに応じたデータ信号源電圧を、パネル部７２における複数の液晶画素各々のデータ線に出力する。  電源部６２は、駆動回路部７１が階調画素データＤＯに応じたデータ信号源電圧を出力するための電力を駆動回路部７１に対して供給する。  信号検出部８１は、タイミングコントロール部６１と駆動回路部７１との間に設置され、映像信号の水平期間（所定期間）における階調画素データを検出する（詳細後述）。  電流検出部８２は、電源部６２と駆動回路部７１との間に設置され、水平期間における電流を検出する（詳細後述）。
【００１３】  ＣＰＵ４は、入力部２および信号処理部３が出力する信号ステータス（状況）に応じて、入力端子と表示端子とが同一の端子であるか否かを判定する。ＣＰＵ４は、この判定結果（判定結果１とする）を、通信部５を制御して、映像表示装置１００の外部にある表示状態記録部１２に対して送信させる。  また、ＣＰＵ４は、バックライト部９が出力する点灯ステータスに応じて、バックライトが点灯しているか否かを判定する。ＣＰＵ４は、この判定結果（判定結果２とする）を、通信部５を制御して、表示状態記録部１２に対して送信させる。  また、ＣＰＵ４は、信号検出部８１が検出する映像信号の水平期間における信号レベルの変化量と、電流検出部８２が検出する水平期間における電流データ（階調画素データに応じた表示を行うための消費電流）が、１フレームに対して、全て所定の判定範囲において一致するか否かを判定する。ＣＰＵ４は、この判定結果（判定結果３とする）を、通信部５を制御して、表示状態記録部１２に対して送信させる。  表示状態記録部１２は、各ステータスの状況である判定結果１〜３を、所定の時間間隔（例えば、１分）で保存する。表示状態記録部１２は、ＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カードのような映像表示装置１００に接続可能なメモリ（記憶領域）であってもよいし、映像送出部１と同様にＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）であってもよいし、映像送出部１に含まれるものであってもよい。ユーザ（広告主）は、表示状態記録部１２が保存する各ステータスの状況である判定結果１〜３に基づいて、映像信号が正しい時刻に所定時間だけ液晶表示部７に表示されているか否かを確認することができる。
【００１４】  図２は、図１に示すパネル部の画素電極、液晶分子、共通電極の構成を示す概略ブロック図である。  液晶表示部７は、ソースドライバー７０と、パネル部７２と、ゲートドライバー７３と、を含んで構成されている。  パネル部７２は、マトリックス状に配列されている複数の画素１１０を備えている。複数の画素１１０は、それぞれが同一の構成を有する。パネル部７２には、各ゲート線（走査線）が図２のＸ方向に延びるようにｍ（ｍは２以上の整数）本のゲート線Ｘ１〜Ｘｍが配列される。  また、パネル部７２には、各データ線が図２のＹ方向に延びるように、３列毎にグループ化された３ｎ（ｎは２以上の整数）列のデータ線Ｙ１〜Ｙ３ｎが配列される。  そして、ｍ行のゲート線と３ｎ列のデータ線との交差に対応して、画素１１０が設けられる。１本のゲート線と同一グループの３列のデータ線との交差に対応した３つの画素１１０は、それぞれＲ（赤）、Ｇ（緑）、及びＢ（青）の画素に対応し、カラー画像を構成する画素の１ドットを表現する。
【００１５】  ゲートドライバー７３は、タイミングコントロール部６１から送られてくる一フレーム分の画素データの取り込み開始タイミングを制御する垂直同期信号ＶＳＴＢの制御により１フレーム期間において複数のゲート線Ｘ１〜Ｘｍを階調表示用に順次選択する。ゲートドライバー７３は、各行のＴＦＴを１水平期間だけ導通させる駆動信号としてオン電圧を、選択されたゲート線Ｘに供給する。
【００１６】  ソースドライバー７０は、タイミングコントロール部６１から送られてくる一行分の画素データの取り込み開始タイミングを制御する水平同期信号ＨＳＴＢの制御により、一行期間において複数のソース線Ｙ１〜Ｙ３ｎを介して画素へデータ信号源電圧に応じた電流を供給する。
【００１７】  図３は、図１に示すパネル部７２の画素電極、液晶分子、共通電極の構成を示す概略ブロック図である。図３に示すように、画素電極と共通電極の電圧の差、液晶分子の特性である配向分極により液晶分子の向きが変化する。
【００１８】パネル部７２における画素１１０は、直流駆動すると寿命が短くなるため、フレーム周期でコモン電圧Ｖｃｏｍを中心として交流電圧を印加する交流電圧駆動が行われている。
【００１９】  図４は、パネル部における各画素電極が交流電圧(データ信号源電圧)を印加されるときのコモン電圧とデータ信号源電圧の関係、データ信号源電圧の信号周期を示す図である。図４に示す様に、パネル部７２における画素１１０は、１フレーム目にコモン電圧Ｖｃｏｍより高いデータ信号源電圧が印加されると、フレームの変化点で示される２フレーム目においてはコモン電圧Ｖｃｏｍより低いデータ信号源電圧が印加される。画素電極と共通電極の電圧の差、液晶分子の特性である配向分極により液晶分子の向きが変化する（図６、図７参照）。
【００２０】  図５は、パネル部における各画素に印加されるデータ信号源電圧の極性を示す図である。図５においては、Ｘ軸方向に、同じ水平期間にデータ信号源電圧が印加される１行の各画素に印加されるデータ信号源電圧の極性を示している。ここで、１行とは図２に示すゲート線Ｘ１〜Ｘｍの１本が対応し、図５においてはゲート線Ｘ１〜Ｘｍが上から順番に並んでいる。また、１行の各画素については、データ線Ｙ１に接続される画素１１０からデータ線Ｙ３ｎに接続される画素１１０が、図５においては、左から右に順番に並んでいる。  なお、各画素に印加されるデータ信号源電圧の極性は、コモン電圧Ｖｃｏｍより高いデータ信号源電圧が印加される場合、〇印の中に「＋」を記載した印（以下「＋」ということがある）で示している。また、各画素に印加されるデータ信号源電圧の極性は、コモン電圧Ｖｃｏｍより低いデータ信号源電圧が印加される場合、〇印の中に「−」を記載した印（以下、「−」ということがある）で示している。  また、図５は、交流電圧駆動の方法がパターン１〜パターン４あることを示している。
【００２１】  図５に示す様に、駆動回路部７１が、１フレームごとにプラスとマイナスを交互に出力し、各画素に書き込みを行う。これにより、１水平期間ＴＦＴがオンになり、各画素にパターン１〜パターン４に対応する交流電圧を印加することができる。
【００２２】  図６は、パネル部７２における１つの画素１１０の画素電極、蓄積キャパシター、ＴＦＴ側基板、液晶層、共通電極の関係を示している。また、コモン電圧よりデータ信号源電圧が高い画素の液晶分子の向きを示している。  １つの画素１１０の画素電極は、ＴＦＴと、画素電極と、蓄積キャパシターと、液晶層と、共通電極と、を含んで構成されている。  ＴＦＴのゲートは、ゲートドライバー７３へ、ソースはソースドライバー７０へ、ドレインは画素電極及び蓄積キャパシターへそれぞれ接続されている。  蓄積キャパシターは画素電極の電圧を１フレームの間維持するためのものである。  また、画素１１０をマイナス駆動からプラス駆動に変化させる場合は、オン状態となっている画素１１０のＴＦＴを介して、画素１１０の容量へ電流が流れるので駆動回路部７１のＶＤＤに電流Ｉ（ｉｎ）が流入する。  電流検出部８２はソースドライバー７０からソース線を介して画素電極及び蓄積キャパシターへ流入する電流Ｉ（ｉｎ）の変化量を検出している。
【００２３】  図７は、パネル部７２における１つの画素１１０の画素電極、蓄積キャパシター、ＴＦＴ側基板、液晶層、共通電極の関係を示している。また、コモン電圧よりデータ信号源電圧が高い画素の液晶分子の向きを示している。  １つの画素１１０の画素電極は、ＴＦＴと、画素電極と、蓄積キャパシターと、液晶層と、共通電極と、を含んで構成されている。  ＴＦＴのゲートは、ゲートドライバー７３へ、ソースはソースドライバー７０へ、ドレインは画素電極及び蓄積キャパシターへそれぞれ接続されている。  蓄積キャパシターは画素電極の電圧を１フレームの間維持するためのものである。  また、画素１１０をプラス駆動からマイナス駆動に変化させる場合は、オン状態となっている画素１１０のＴＦＴを介して、画素１１０の容量にチャージされた電流が駆動回路部７１のＧＮＤに電流Ｉ（ｏｕｔ）が流出する。  電流Ｉ（ｏｕｔ）は、画素１１０と駆動回路部７１のＧＮＤ間を流れるため、電流検出部８２にて検出することはできない。
【００２４】  パネル部７２における１ラインの画素は、図２に示すように水平方向に３ｎ個の画素１１０から構成され、１ライン（１ワード線）の画素全てに対して水平同期信号ＨＳＴＢのタイミングで同時にＴＦＴがオン（ＯＮ）して駆動電圧が印加される。よって、１ラインの映像の状態に対応した電流ΣＩ（ｉｎ）が流れる。
【００２５】  図１に戻って、映像表示装置１００内のタイミングコントロール部６１と液晶表示部７との間に信号検出部８１を、電源部６２と液晶表示部７との間に電流検出部８２を設置し、それぞれの部分に保存される情報をもとに、入力されている映像が液晶表示部７へ正しく表示されているかの判定を行う。  図８は、図１に示す電流検出部の構成を示す概略ブロック図である。  電流検出部８２は、センサー部８２１と、増幅部８２２と、Ａ／Ｄ部８２３と、計算部８２４と、全白時データ格納部８２５と、正規化部８２６と、メモリ部８２７（記憶領域）と、を含んで構成されている。  電流検出部８２は、駆動回路部７１へ供給する電源（ＶＤＤ）に対して、センサー部８２１（電流センサー）を配置し、その信号を増幅部８２２により増幅した後、増幅したデータをＡ／Ｄ部８２３によりＡ／Ｄ変換を行い、計算部８２４において水平期間の電流の和を求める。水平期間の電流の和を、あらかじめ全白信号で測定を行い全白時データ格納部８２５に格納している水平期間の電流データの和に対して正規化部８２６において正規化を行う。そして、正規化を行ったデータをメモリ部８２７に保存する。保存の際、水平のライン番号と対応する形で正規化されたデータを保存する。
【００２６】  センサー部８２１は、電源部６２から液晶表示部７へ送られる電流値を検出する。ここで、センサー部８２１で検出できるのは、プラスの書き込みを行う画素の電流値のみである（図６および図７参照）。  増幅部８２２は、センサー部８２１が検出した電流値を増幅する。  Ａ／Ｄ部８２３は、増幅部８２２が増幅した電流値をアナログ値からデジタル値へ変換する。  計算部８２４は、１水平期間の電流値の和を求める。計算部８２４は、電流値の和を、図６に示す電流Ｉ（ｉｎ）を加算することにより求める。  全白時データ格納部８２５は、水平期間の電流の和を、あらかじめ全白信号で測定を行い格納している。  正規化部８２６は、計算部８２４で求めた１水平期間の電流値の和を、全白時データ格納部８２５が格納する全白時データに対して正規化する。  １水平期間ごとに、全白時データ格納部８２５と正規化部８２６は、上述の動作を行い、１フレーム（検出対象フレーム）分のデータをメモリ部へ保存する。この保存の際、水平のライン番号（１〜ｍ）と対応する形で正規化されたデータを保存する。例えば、解像度１９２０×１０８０のパネル部の場合、１フレームで１０８０個（＝ｍ）の正規化されたデータが得られる。
【００２７】  図９は、図１に示す信号検出部の構成を示す概略ブロック図である。  信号検出部８１は、センサー部８１０と、遅延部８１１と、加算部８１２と、第１計算部８１３と、第２計算部８１４と、全白時データ格納部８１５と、正規化部８１６と、メモリ部８１７（記憶領域）と、を含んで構成されている。  信号検出部８１は、タイミングコントロール部６１から出力される信号（階調画素データＤＯ）に対して、１フレーム遅延させる遅延部８１１を有して、（ｎ−１）フレーム（参照先フレーム）とｎフレーム（検出対象フレーム）の信号の加算を行う。なお、ｎは、２以上の自然数である。  図６を用いて説明した通り、（ｎ−１）フレームとｎフレームでは、極性が異なるため、（＋）の極性の画素が階調変更に必要な電流Ｉ（ｉｎ）は、（ｎ−１）フレーム目とｎフレーム目の電流値の和となる。つまり、電流検出部８２で検出できる電流データは（ｎ−１）フレーム目の電流値とｎフレーム目の電流値の合計値である。  よって、信号検出部の遅延部８１１と加算部８１２では、（ｎ−１）フレームとｎフレームの階調の加算を行う。すなわち、信号データに対応した信号レベルの変化量は（ｎ−１）フレームとｎフレームの信号の和となる。
【００２８】  また、図５に示すパターン４のように、パネル部７２には、先頭画素（Ｙ＝１）がプラス、２画素目（Ｙ＝２）はマイナスの書き込みを行うライン（Ｘ＝１）と、先頭画素（Ｙ＝１）がマイナス、２画素目（Ｙ＝２）はプラスとして書き込みを行うライン（Ｘ＝２）がある。  つまり、パネル部７２には、奇数ドット（Ｙ＝１、３、５、・・・）にプラスの書き込みを行うライン（Ｘ＝１）と偶数ドット（Ｙ＝２、４、６、・・・）にプラスの書き込みを行うライン（Ｘ＝２）がある。  以上の特性から、１ラインにおいてプラスの書き込みを行う画素の信号データの総和が駆動回路に流入する電流と相関を持つことを意味する。
【００２９】  そこで、第１計算部８１３では、先頭画素がプラスの時の画素の階調を、第２計算部８１４では先頭画素がマイナスの時の画素の階調の計算を行う。それぞれの計算部では、１水平期間の階調の和を求める。  全白時データ格納部８２５は、１水平期間の階調の和を、あらかじめ全白信号で測定を行い格納している。  正規化部８１６は、第１計算部８１３で求めた１水平期間の階調の和のうち、マイナスの書き込みを行った奇数ドットの階調およびマイナスの書き込みを行った偶数ドットの階調を差し引き、１ラインにおいてプラスの書き込みを行う画素の信号データの総和を算出する。そして、正規化部８１６は、全白時データ格納部８１５が格納する全白時データに対して正規化し、正規化を行ったデータをメモリ部８１７に保存する。  また、正規化部８１６は、第２計算部８１４で求めた１水平期間の階調の和のうち、マイナスの書き込みを行った奇数ドットの階調およびマイナスの書き込みを行った偶数ドットの階調を差し引き、１ラインにおいてプラスの書き込みを行う画素の信号データの総和を算出する。そして、正規化部８１６は、全白時データ格納部８１５が格納する全白時データに対して正規化し、正規化を行ったデータをメモリ部８１７に保存する。  これらの正規化を行ったデータをメモリ部８１７に保存する際、水平のライン番号（１〜ｍ）と対応する形で正規化されたデータを保存する。
【００３０】  ＣＰＵ４は、電流検出部８２のメモリ部８２７および信号検出部８１のメモリ部８１７に保存されたライン数データ（水平のライン番号１〜ｍ）と正規化データを垂直周期で取得する。ＣＰＵ４は、信号検出部８１から得られた正規化データを基準として、電流検出部８２から得られた正規化データとの比較を行い、一致している場合はパネルに入力された信号が正常に表示されていると判定する。ここで、ＣＰＵ４は、各ラインの正規化データを比較し、すべてのラインにおいて一致している場合、正常に画像が表示されていると判定する。  この判定においては、電流検出部８２が検出した電流に関しては、装置の性能による測定誤差を含むことから、予め判定範囲を設定することにより判定の誤動作を防ぐ。以上の判定工程を毎垂直周期の間隔で実施し、表示状況を更新する。なお、比較するフレームがｎ番目である場合、ｎを３以上とし、複数回連続させて映像信号が表示されている有無を判定する構成としてもよい。
【００３１】  図１０は、本発明の第１の実施形態における表示システムの制御方法を示すフローチャートである。  映像送出部１は映像表示装置１００へ映像信号を入力する（ステップＳＴ１）。  入力部２、信号処理部３は、信号ステータスをＣＰＵ４へ送信する（ステップＳＴ２）。  バックライト部９は、点灯ステータスをＣＰＵ４へ送信する（ステップＳＴ３）。  電流検出部８２は、電流データ（正規化した電流データ）をＣＰＵ４へ送信する（ステップＳＴ４）。  信号検出部８１は、信号データ（正規化した信号データ）をＣＰＵ４へ送信する（ステップＳＴ５）。
【００３２】  ＣＰＵ４は、入力部２および信号処理部３が出力する信号ステータスに応じて、入力端子と表示端子とが同一の端子であるか否かを判定する（ステップＳＴ６）。  ＣＰＵ４は、入力端子と表示端子とが同一の端子である場合（ステップＳＴ６−ＹＥＳ）、ステップＳＴ７へ進む。一方、ＣＰＵ４は、入力端子と表示端子とが同一の端子でない場合（ステップＳＴ６−ＮＯ）、ステップＳＴ１０へ進む。  ＣＰＵ４は、バックライト部９が出力する点灯ステータスに応じて、バックライトが点灯しているか否かを判定する（ステップＳＴ７）。  ＣＰＵ４は、バックライト部９が点灯している場合（ステップＳＴ７−ＹＥＳ）、ステップＳＴ８へ進む。一方、ＣＰＵ４は、バックライト部９が点灯していない場合（ステップＳＴ７−ＮＯ）、ステップＳＴ１０へ進む。
【００３３】  ＣＰＵ４は、電流データと信号データとが一致するか否かを判定する（ステップＳＴ８）。  ＣＰＵ４は、電流データと信号データとが一致する場合（ステップＳＴ８−ＹＥＳ）、ステップＳＴ９へ進む。一方、ＣＰＵ４は、電流データと信号データとが一致しない場合（ステップＳＴ８−ＮＯ）、ステップＳＴ１０へ進む。  ステップＳＴ９において、ＣＰＵ４は、入力信号と表示されている映像は同じものであり、映像は正しく表示されていると判定する。また、ステップＳＴ１０において、ＣＰＵ４は、映像は正しく表示されていないと判定する。  ＣＰＵ４は、ＳＴ６〜ＳＴ８における判定結果（判定結果１〜３）を、通信部５を制御して、表示状態記録部１２に対して送信させる。  表示状態記録部１２は、各ステータスの状況である判定結果１〜３を、所定の時間間隔で保存する。ユーザ（広告主）は、表示状態記録部１２が保存する各ステータスの状況である判定結果１〜３に基づいて、映像信号が正しい時刻に所定時間だけ液晶表示部７に表示されているか否かを確認することができる。
【００３４】  ［第２の実施例］  図１１は、本発明の第２の実施形態における表示システムの構成を示す概略ブロック図である。  表示システム１０ａは、映像送出部１と、映像表示装置１００ａ（映像信号監視装置）と、表示状態記録部１２ａ（判定部）と、を含んで構成されている。  映像表示装置１００ａ（表示装置）は、入力部２と、信号処理部３と、ＣＰＵ４ａ（出力部）と、通信部５と、タイミングコントロール部６１と、電源部６２と、液晶表示部７と、信号検出部８１と、電流検出部８２と、バックライト部９と、を含んで構成されている。  なお、図１１において、図１と同じ部分には同一の符号を付し、その説明については適宜省略する。  図１に示す表示システム１０では、ＣＰＵ４は、電流検出部８２のメモリ部８２７および信号検出部８１のメモリ部８１７に保存されたライン数データ（水平のライン番号１〜ｍ）と正規化データを垂直周期で取得する。ＣＰＵ４は、信号検出部８１から得られた正規化データを基準として、電流検出部８２から得られた正規化データとの比較を行い、一致している場合はパネルに入力された信号が正常に表示されていると判定する。これに対して、表示システム１０ａでは、ＣＰＵ４ａは、垂直周期で取得した信号検出部８１から得られた正規化データと、電流検出部８２から得られた正規化データとを、通信部５を制御して、表示状態記録部１２ａに対して送信させる。  これにより、表示状態記録部１２ａは、信号検出部８１が検出する映像信号の水平期間における信号データと、電流検出部８２が検出する水平期間における電流データとが、１フレームに対して、全て所定の判定範囲において一致するか否かを判定する。ＣＰＵ４は、この判定結果を、判定結果３ａとする。  また、表示状態記録部１２ａは、映像送出部１が出力する映像信号が直接入力される。表示状態記録部１２ａは、映像送出部１から直接入力される映像信号に、映像表示装置１００ａ内の信号検出部８１と同様の処理を行い、正規化データを取得する。  これにより、表示状態記録部１２ａは、映像表示装置１００ａへの映像信号の信号データと、表示状態記録部１２ａへの映像信号の信号データとが一致しているか否かを判定する。これにより、表示状態記録部１２ａは、入力された映像信号が液晶表示部７へ到達していることを、映像送出部１が出力する信号ステータスに応じて、判定することができる。なお、この判定結果を判定結果１ａとする。  また、ＣＰＵ４ａは、バックライト部９から送信されてくる点灯ステータスを、通信部５を制御して、表示状態記録部１２ａに対して送信させる。  これにより、表示状態記録部１２ａは、バックライト部９が出力する点灯ステータスに応じて、バックライトが点灯しているか否かを判定する。この判定結果を判定結果２ａとする。  表示状態記録部１２ａは、各ステータスの状況である判定結果１ａ〜３ａを、所定の時間間隔（例えば、１分）で保存する。表示状態記録部１２ａは、ＳＤカードのような保存するメモリであってもよいし、映像送出部１と同様にＰＣであってもよいし、映像送出部１に含まれるものであってもよい。ユーザ（広告主）は、表示状態記録部１２ａが保存する各ステータスの状況である判定結果１ａ〜３ａに基づいて、映像信号が正しい時刻に所定時間だけ液晶表示部７に表示されているか否かを確認することができる。
【００３５】  図１２は、本発明の第２の実施形態における表示システムの制御方法を示すフローチャートである。  映像送出部１は映像表示装置１００へ映像信号（以下、映像信号１とする）を入力する（ステップＳＴ１）。  また、映像送出部１は表示状態記録部１２ａへ映像信号（以下、映像信号２とする）を入力する（ステップＳＴ１Ａ）。表示状態記録部１２ａは、映像送出部１から直接入力される映像信号２に、映像表示装置１００ａ内の信号検出部８１と同様の処理を行い、正規化データを取得する。  バックライト部９は、点灯ステータスをＣＰＵ４ａへ送信する（ステップＳＴ３）。  電流検出部８２は、電流データ（正規化した電流データ）をＣＰＵ４ａへ送信する（ステップＳＴ４）。  信号検出部８１は、信号データ（正規化した信号データ）をＣＰＵ４ａへ送信する（ステップＳＴ５）。  ＣＰＵ４ａは、バックライト部９の点灯状況、電流データ、信号データを表示状態記録部１２ａへ送信する（ステップ５Ａ）。
【００３６】  表示状態記録部１２ａは、映像表示装置１００ａへの映像信号１の信号データと、表示状態記録部１２ａへの映像信号２の信号データとが一致しているか否かを判定する（ステップＳＴ６Ａ）。  表示状態記録部１２ａは、映像信号１の信号データと、映像信号２の信号データとが一致している場合（ステップＳＴ６Ａ−ＹＥＳ）、ステップＳＴ７Ａへ進む。一方、表示状態記録部１２ａは、映像信号１の信号データと、映像信号２の信号データとが一致していない場合（ステップＳＴ６Ａ−ＮＯ）、ステップＳＴ１０へ進む。  表示状態記録部１２ａは、ＣＰＵ４ａが出力する点灯ステータスに応じて、バックライト部９が点灯しているか否かを判定する（ステップＳＴ７Ａ）。  表示状態記録部１２ａは、バックライト部９が点灯している場合（ステップＳＴ７Ａ−ＹＥＳ）、ステップＳＴ８Ａへ進む。一方、表示状態記録部１２ａは、バックライト部９が点灯していない場合（ステップＳＴ７Ａ−ＮＯ）、ステップＳＴ１０Ａへ進む。
【００３７】  表示状態記録部１２ａは、電流データと信号データとが一致するか否かを判定する（ステップＳＴ８Ａ）。  表示状態記録部１２ａは、電流データと信号データとが一致する場合（ステップＳＴ８Ａ−ＹＥＳ）、ステップＳＴ９Ａへ進む。一方、表示状態記録部１２ａは、電流データと信号データとが一致しない場合（ステップＳＴ８Ａ−ＮＯ）、ステップＳＴ１０Ａへ進む。  ステップＳＴ９Ａにおいて、表示状態記録部１２ａは、入力信号と表示されている映像は同じものであり、映像は正しく表示されていると判定する。また、ステップＳＴ１０Ａにおいて、表示状態記録部１２ａは、映像は正しく表示されていないと判定する。  表示状態記録部１２ａは、ＳＴ６Ａ〜ＳＴ８Ａにおける判定結果（判定結果１ａ〜３ａ）を、所定の時間間隔で保存する。ユーザ（広告主）は、表示状態記録部１２が保存する各ステータスの状況である判定結果１ａ〜３ａに基づいて、映像信号１が正しい時刻に所定時間だけ液晶表示部７に表示されているか否かを確認することができる。  また、ＣＰＵ４よりも負荷の少ないＣＰＵ４ａを用いて、判定結果１ａ〜３ａを得ることができる。
【００３８】  図１３は、本願の発明の特徴的部分を説明するための図である。  信号検出部８１は、信号検出工程において、複数の画素を有する表示部に入力される階調画素データＤＯを検出する。  電流検出部８２は、電流検出工程において、複数の画素に含まれる少なくとも一部の画素（一列に並んだ画素）に供給される電流Ｉ（ｉｎ）を検出する。  出力部からの出力を受けた装置（ＣＰＵ４、または表示状態記録部１２）において、電流Ｉ（ｉｎ）に対応する電流データΣＩ（ｉｎ）と階調画素データＤＯに対応する信号データとを比較することで判定が可能になる。
【００３９】  以上説明したように、本発明は、複数の画素を有する表示部に入力される階調画素データを検出する信号検出工程と、前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出工程と、前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力工程と、を有する。
【００４０】  これにより、本発明によれば、映像信号が表示画面に正しく表示されていることを証明できる映像監視方法等を、カメラを用いた方法よりも低コストで提供することができる。
【００４１】  以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【００４２】  例えば、上述した第１の実施形態および第２の実施形態における信号検出部８１および電流検出部８２の実装する箇所として、以下に説明するような１０通りの組合せが可能である。  信号検出部８１の実装箇所としては、タイミングコントロール部６１に内蔵する、駆動回路部７１に内蔵する、タイミングコントロール部６１と駆動回路部７１との間に信号検出部８１を単独で設置する、という３パターンが可能である。  電流検出部８２の実装箇所としては、電源部６２に内蔵する、駆動回路部７１に内蔵する、電源部６２と駆動回路部７１との間に電流検出部８２を単独で設置する、という３パターンが可能である。  つまり、信号検出部８１と電流検出部８２の実装には９通りの組み合わせがある。  また、信号検出部８１と電流検出部８２とを同一の基板上に実装するパターンも考えられる。  以上より、信号検出部８１の実装箇所が３パターン、電流検出部８２の実装箇所が３パターンの９通りの組み合わせに加え、信号検出部８１と電流検出部８２とを同一の基板上に実装する方法を考えると、実装する際は１０通りの組み合わせが可能である。
【００４３】  また、映像表示装置１００、映像表示装置１００ａの機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをＣＰＵ４、ＣＰＵ４ａに読み込ませ、実行することにより、電流検出部８２が行う電流検出工程と、信号検出部８１が行う信号検出工程と、を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。  また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。  また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。＜付記＞複数の画素を有する表示部に入力される階調画素データを検出する信号検出処理と、前記複数の画素に含まれる少なくとも一部の画素に供給される電流を検出する電流検出処理と、前記一部の画素に供給される前記電流に対応する電流データと、前記一部の画素に用いられる前記階調画素データに対応する信号データとを出力する出力処理と、をコンピュータに実行させるための、映像信号監視プログラムとしてもよい。
【産業上の利用可能性】
【００４４】  上記各態様の映像監視方法等によれば、映像信号が表示画面に正しく表示されていることを証明できる映像監視方法等を、カメラを用いた方法よりも低コストで提供することができる。
【符号の説明】
【００４５】  １  映像送出部  ２  入力部  ３  信号処理部  ４，４ａ  ＣＰＵ  ５  通信部  ７  液晶表示部  ９  バックライト部  １０，１０ａ  表示システム  １２，１２ａ  表示状態記録部  ６１  タイミングコントロール部  ６２  電源部  ８１  信号検出部  ８２  電流検出部  １００，１００ａ  映像表示装置
【図１】
2017183183.tif 000003
【図２】
2017183183.tif 000004
【図３】
2017183183.tif 000005
【図４】
2017183183.tif 000006
【図５】
2017183183.tif 000007
【図６】
2017183183.tif 000008
【図７】
2017183183.tif 000009
【図８】
2017183183.tif 000010
【図９】
2017183183.tif 000011
【図１０】
2017183183.tif 000012
【図１１】
2017183183.tif 000013
【図１２】
2017183183.tif 000014
【図１３】
2017183183.tif 000015
【国際調査報告】
2017183183.tif 000016
2017183183.tif 000017
2017183183.tif 000018
2017183183.tif 000019