(57)【要約】【課題】  ４端子コンデンサを用いてより効果的にノイズを低減することが可能なＤＣ−ＤＣコンバータ回路を提供することを目的とする。【解決手段】  ＤＣ−ＤＣコンバータ回路２０は、インダクタ素子２１と、導通期間にインダクタ素子２１を介して高電位側配線３２から基準電位配線３１に電流を流すスイッチング素子２２と、スイッチング素子２２が非導通の期間に、インダクタ素子２１に蓄えられた電力を出力配線３３を介してＬＥＤ２に供給する整流素子２３と、一方の電極２４１を共有する第１の一対のリード線２４ａ，２４ｂ及び他方の電極２４２を共有する第２の一対のリード線２４ｃ，２４ｄを有する４端子コンデンサ２４とを備える。整流素子２３と出力配線３３とは４端子コンデンサ２４の第１の一対のリード線２４ａ，２４ｂを介して接続され、スイッチング素子２２と基準電位配線３１とは第２の一対のリード線２４ｃ，２４ｄを介して接続されている。【選択図】  図１
2014054131.tif 000002
【特許請求の範囲】
【請求項１】
一方の電極を共有する第１の一対のリード線及び他方の電極を共有する第２の一対のリード線を有する４端子コンデンサを備え、入力配線から入力される直流電圧を変圧し、出力配線を介して負荷に供給するコンデンサ回路であって、
一端が前記入力配線に接続されたインダクタ素子と、
入力端子が前記インダクタ素子の他端に接続され、導通期間に前記インダクタ素子を介して前記入力配線から基準電位配線に電流を流すスイッチング素子と、
一端が前記インダクタ素子の他端に接続され、前記スイッチング素子が非導通の期間に、前記インダクタ素子に蓄えられた電力を前記出力配線を介して負荷に供給する整流素子と、を備え、
前記整流素子の他端と前記出力配線とは前記４端子コンデンサの第１の一対のリード線を介して接続され、前記スイッチング素子の出力端子と前記基準電位配線とは前記４端子コンデンサの第２の一対のリード線を介して接続されていることを特徴とするコンデンサ回路。
【請求項２】
入力配線から入力される直流電圧を変圧し、出力配線を介して負荷に供給するＤＣ−ＤＣコンバータ回路であって、
インダクタ素子と、
導通期間に前記インダクタ素子を介して前記入力配線から基準電位配線に電流を流すスイッチング素子と、
前記スイッチング素子が非導通の期間に、前記インダクタ素子に蓄えられた電力を前記出力配線を介して負荷に供給する整流素子と、
一方の電極を共有する第１の一対のリード線及び他方の電極を共有する第２の一対のリード線を有する４端子コンデンサと、を備え、
前記整流素子と前記出力配線とは前記４端子コンデンサの第１の一対のリード線を介して接続され、前記スイッチング素子と前記基準電位配線とは前記４端子コンデンサの第２の一対のリード線を介して接続されていることを特徴とするＤＣ−ＤＣコンバータ回路。
【請求項３】
前記インダクタ素子は一端が前記入力配線に接続されたチョークコイルであり、
前記整流素子はダイオードであり、
前記スイッチング素子の入力端子及び前記ダイオードのアノード端子は前記チョークコイルの他端に接続され、
前記ダイオードのカソード端子と前記出力配線とは前記４端子コンデンサの第１の一対のリード線を介して接続され、前記スイッチング素子の出力端子と前記基準電位配線とは前記４端子コンデンサの第２の一対のリード線を介して接続されていることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ回路。
【請求項４】
前記インダクタ素子は一次巻線の一端が前記入力配線に接続されたトランスであり、
前記整流素子はダイオードであり、
前記スイッチング素子の入力端子は前記トランスの一次巻線の他端に接続され、
前記ダイオードのアノード端子は前記トランスの二次巻線の一端に接続され、
前記ダイオードのカソード端子と前記出力配線とは前記４端子コンデンサの第１の一対のリード線を介して接続され、前記スイッチング素子の出力端子と前記基準電位配線とは前記４端子コンデンサの第２の一対のリード線を介して接続されていることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ回路。
【請求項５】
交流入力電圧を整流して前記入力配線に直流電圧を供給する入力回路と、
請求項２〜４のいずれか１項に記載のＤＣ−ＤＣコンバータ回路と、を備えることを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４端子コンデンサを用いたコンデンサ回路、ＤＣ−ＤＣコンバータ回路、及び直流電源装置に関する。
【背景技術】
【０００２】
従来から、ノイズ対策部品として４端子コンデンサが用いられている。例えば特許文献１には、４端子コンデンサを用いたノイズフィルタが開示されている。このノイズフィルタ（４端子コンデンサ）は、交流入力部分の基準側配線とホット側配線との間に挿入される。すなわち、基準側配線が４端子コンデンサの一方の電極を共有する一対のリード線を介して配線され、ホット側配線が４端子コンデンサの他方の電極を共有する一対のリード線を介して配線される。さらに、４端子コンデンサのリード部分にフェライトビーズが設けられ、４端子コンデンサを含む回路にインダクタ成分が付与されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭５９−１７４７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、例えばＬＥＤ等の直流負荷を駆動するためのスイッチング電源装置として、ＡＣ電源入力を直流化する回路の後段に、直流化された電圧を所望の電圧に昇圧又は降圧するＤＣ−ＤＣコンバータ回路が搭載されたものが普及している。このようなスイッチング電源装置においては、より効果的にノイズ対策を施すことが望まれる。しかしながら、ＤＣ−ＤＣコンバータ回路を含むスイッチング電源装置において、特許文献１に開示されているように４端子コンデンサを接続したとしても所望のノイズ低減効果を得ることが困難であることが分かってきた。そのため、４端子コンデンサを用いてより効果的にノイズを低減できる技術が望まれていた。
【０００５】
本発明は上記問題点を解消するためになされたものであり、４端子コンデンサを用いてより効果的にノイズを低減することが可能なコンデンサ回路、ＤＣ−ＤＣコンバータ回路、及び直流電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るコンデンサ回路は、一方の電極を共有する第１の一対のリード線及び他方の電極を共有する第２の一対のリード線を有する４端子コンデンサを備え、入力配線から入力される直流電圧を変圧し、出力配線を介して負荷に供給するコンデンサ回路であって、一端が入力配線に接続されたインダクタ素子と、入力端子がインダクタ素子の他端に接続され、導通期間にインダクタ素子を介して入力配線から基準電位配線に電流を流すスイッチング素子と、一端がインダクタ素子の他端に接続され、スイッチング素子が非導通の期間に、インダクタ素子に蓄えられた電力を出力配線を介して負荷に供給する整流素子とを備え、整流素子の他端と出力配線とが４端子コンデンサの第１の一対のリード線を介して接続され、スイッチング素子の出力端子と基準電位配線とが４端子コンデンサの第２の一対のリード線を介して接続されていることを特徴とする。
【０００７】
本発明に係るコンデンサ回路によれば、スイッチング素子の非道通状態時に、電流が４端子コンデンサの第１の一対のリード線を通って負荷側に流れる。その際に、４端子コンデンサによれば、上記リード線のＥＳＬ（等価直列インダクタ）が低減されるため、挿入損失をより増大することができる。よって、４端子コンデンサによるノイズ低減作用を効果的に発揮させることが可能となる。また、この場合には、整流素子の後段に４端子コンデンサが接続されているため、スイッチング素子がスイッチング動作する際に瞬間的に発生する大電流を抑制することができる。
【０００８】
本発明に係るＤＣ−ＤＣコンバータ回路は、入力配線から入力される直流電圧を変圧し、出力配線を介して負荷に供給するＤＣ−ＤＣコンバータ回路であって、インダクタ素子と、導通期間にインダクタ素子を介して入力配線から基準電位配線に電流を流すスイッチング素子と、スイッチング素子が非導通の期間に、インダクタ素子に蓄えられた電力を出力配線を介して負荷に供給する整流素子と、一方の電極を共有する第１の一対のリード線及び他方の電極を共有する第２の一対のリード線を有する４端子コンデンサとを備え、整流素子と出力配線とが４端子コンデンサの第１の一対のリード線を介して接続され、スイッチング素子と基準電位配線とが４端子コンデンサの第２の一対のリード線を介して接続されていることを特徴とする。
【０００９】
本発明に係るＤＣ−ＤＣコンバータ回路によれば、スイッチング素子の非道通状態時に、電流が４端子コンデンサの第１の一対のリード線を通って負荷側に流れる。その際に、４端子コンデンサによれば、リード線のＥＳＬ（等価直列インダクタ）が低減されるため、挿入損失をより増大することができる。よって、４端子コンデンサによるノイズ低減作用を効果的に発揮させることが可能となる。また、この場合には、整流素子の後段に４端子コンデンサが接続されているため、スイッチング素子がスイッチング動作する際に瞬間的に発生する大電流を抑制することができる。
【００１０】
本発明に係るＤＣ−ＤＣコンバータ回路では、インダクタ素子が、一端が入力配線に接続されたチョークコイルであり、整流素子がダイオードであり、スイッチング素子の入力端子及びダイオードのアノード端子がチョークコイルの他端に接続され、ダイオードのカソード端子と出力配線とが４端子コンデンサの第１の一対のリード線を介して接続され、スイッチング素子の出力端子と基準電位配線とが４端子コンデンサの第２の一対のリード線を介して接続されていることが好ましい。
【００１１】
このようにすれば、非絶縁型ＤＣ−ＤＣコンバータの小型な特性を維持しつつ、昇圧型等の回路構成においてノイズ低減効果を得ることが可能となる。
【００１２】
本発明に係るＤＣ−ＤＣコンバータ回路では、インダクタ素子が、一次巻線の一端が入力配線に接続されたトランスであり、整流素子がダイオードであり、スイッチング素子の入力端子がトランスの一次巻線の他端に接続され、ダイオードのアノード端子がトランスの二次巻線の一端に接続され、ダイオードのカソード端子と出力配線とが４端子コンデンサの第１の一対のリード線を介して接続され、スイッチング素子の出力端子と基準電位配線とが４端子コンデンサの第２の一対のリード線を介して接続されていることが好ましい。
【００１３】
このようにすれば、昇圧又は降圧可能で汎用性の高い絶縁型フライバックコンバータにおいてもノイズ低減効果を得ることが可能となる。
【００１４】
本発明に係る直流電源装置は、交流入力電圧を整流して入力配線に直流電圧を供給する入力回路と、上記いずれかのＤＣ−ＤＣコンバータ回路とを備えることを特徴とする。
【００１５】
本発明に係る直流電源装置によれば、上記いずれかのＤＣ−ＤＣコンバータ回路を備えているため、ノイズレベルの低い直流電源装置を提供することが可能となる。
【発明の効果】
【００１６】
本発明によれば、４端子コンデンサを用いてより効果的にノイズを低減することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】実施形態に係るＤＣ−ＤＣコンバータ回路を含む直流電源装置の回路図である。
【図２】４端子コンデンサを説明する図である。
【図３】図１のＤＣ−ＤＣコンバータ回路の動作を説明するための図である。
【図４】図１のＤＣ−ＤＣコンバータ回路の動作を説明するための図である。
【図５】実施形態及び第３の比較例のコンデンサの挿入損失特性を示すグラフである。
【図６】第１の比較例に係る直流電源装置の回路図である。
【図７】第２の比較例に係る直流電源装置の回路図である。
【図８】第３の比較例に係る直流電源装置の回路図である。
【図９】第４の比較例に係る直流電源装置の回路図である。
【図１０】実施形態、第１の比較例、及び第３の比較例の輻射ノイズレベルを示すグラフである。
【図１１】第４の比較例を構成するスイッチング素子に流れる電流を示すグラフである。
【図１２】第１の変形例に係る直流電源装置の回路図である。
【図１３】第２の変形例に係る直流電源装置の回路図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。
【００１９】
まず、図１を用いて、実施形態に係るコンデンサ回路を含む直流電源装置１の構成について説明する。図１は、直流電源装置１の回路図である。直流電源装置１は、入力交流電圧を整流して直流化する入力回路１０、及び入力回路１０からの入力電圧を降圧して負荷２に供給するＤＣ−ＤＣコンバータ回路２０を含む。なお、本実施形態では負荷２としてＬＥＤを用いたが、負荷２は直流駆動される負荷であればどのような負荷であってもよい。
【００２０】
入力回路１０は、全波整流器１１、平滑コンデンサ１２、フィルタコイル１３、及びフィルタコンデンサ１４を含む。全波整流器１１は入力端子Ｔ１及びＴ２から入力されるＡＣ入力電圧を全波整流し、平滑コンデンサ１２がその全波整流出力を平滑する。すなわち、全波整流器１１及び平滑コンデンサ１２によって入力ＡＣ電源が直流化され、基準電位配線３１（グランド）及び高電位側配線（入力配線）３２に直流電圧が供給される。フィルタコイル１３及びフィルタコンデンサ１４はノイズフィルタを形成し、主にノーマルモードノイズを減衰させる。
【００２１】
なお、平滑コンデンサ１２の代わりに、フィルタコイル１３及びフィルタコンデンサ１４とのπ型フィルタの形成のためのコンデンサを接続してもよい。また、入力電源が直流電源である場合は入力回路１０は不要であり、直流電源が直接ＤＣ−ＤＣコンバータ回路２０に接続されるようにすればよい。
【００２２】
ＤＣ−ＤＣコンバータ回路２０はチョークコイル２１（インダクタ素子）、スイッチング素子２２、整流素子２３、４端子コンデンサ２４、コンデンサ２５、抵抗２６、及びドライバ２７等を含んで構成されている。チョークコイル２１の一端は高電位側配線３２に接続され、他端は、例えばＭＯＳ  ＦＥＴからなるスイッチング素子２２のドレイン端子（特許請求の範囲に記載の入力端子に相当）に接続される。また、チョークコイル２１の他端及びスイッチング素子２２のドレイン端子には、ダイオードからなる整流素子２３のアノード端子が接続される。
【００２３】
スイッチング素子２２のソース端子（特許請求の範囲に記載の出力端子に相当）及び整流素子２３のカソード端子はそれぞれ４端子コンデンサ２４のリード線２４ｃ及び２４ａに接続され、４端子コンデンサ２４のリード線２４ｄ及び２４ｂはそれぞれ基準電位配線３１及び出力配線３３に接続される。即ち、整流素子２３のカソード端子と出力配線３３が一対のリード線２４ａ及び２４ｂを介して接続され、スイッチング素子２２のソース端子と基準電位配線３１が一対のリード線２４ｃ及び２４ｄを介して接続される。
【００２４】
ここで、図２に、本実施形態で用いた４端子コンデンサ２４の構成を示す。４端子コンデンサ２４はセラミックコンデンサからなる本体部２４０、電極２４１、電極２４２、電極２４１に接続されてヘアピン状に屈曲されたリード線２４ａ及び２４ｂ、並びに電極２４２に接続されてヘアピン状に屈曲されたリード線２４ｃ及び２４ｄからなる。本体部２４０のセラミックコンデンサは、矩形に形成された複数の誘電体層と、矩形の薄膜状に形成された内部電極とが交互に積層されて形成される。上記誘電体層は、ＢａＴｉＯ３、ＣａＴｉＯ３、ＣａＺｒＯ３等を主成分とする誘電体セラミックからなる。また、この誘電体層において、上記主成分に対してＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物等の副成分が添加されていてもよい。
【００２５】
なお、一般に、現実のコンデンサには、容量成分（ＥＳＣ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｃａｐａｃｉｔａｎｃｅ））の他、等価直列インダクタンス（ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ）や等価直列抵抗（ＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ））が存在する。そのため、インピーダンスは、共振周波数を境にして、低周波側では、ＥＳＣの影響により、周波数が高くなるに従って低くなるが、高周波側では、ＥＳＬの影響により、周波数が高くなるほど高くなる傾向を示す。特に、リード線付きコンデンサではＥＳＬが比較的大きいため、高周波帯域でのインピーダンスが増大する。４端子コンデンサは、このようなＥＳＬを低減するため、コンデンサの対向電極それぞれに２本のリード線を取り付け、これらのリード線を入力側と出力側とに分離することにより、コンデンサに直列に挿入されるインダクタンス成分（ＥＳＬ）をなくすものである。
【００２６】
図１に戻り、コンデンサ２５は整流素子２３からの出力を必要に応じて平滑する。本実施形態においては、負荷２がＬＥＤであり、光出力のリップルを低減するためにコンデンサ２５が挿入されることが望ましいが、負荷２において出力リップルが問題とならない場合にはコンデンサ２５は小容量のものとするか省略してもよい。抵抗２６は、ＤＣ−ＤＣコンバータ回路２０の動作終了時にコンデンサ２５に残存する電圧（ＬＥＤの合計Ｖｆ以下の電圧）を放電し、負荷２の取り外し時に出力端子Ｔ３−Ｔ４間に電圧が発生しないようにするためのものである。
【００２７】
次に、図３及び図４を参照して、ＤＣ−ＤＣコンバータ回路２の動作について説明する。なお、スイッチング素子２２のゲート端子にはドライバ２７が接続されている。該ドライバ２７は、スイッチング素子２２を適切なオン幅及び駆動周波数（例えば数１０ｋ〜数１００ｋＨｚ）でＰＷＭ制御する。
【００２８】
まず、図３に示すように、スイッチング素子２２の導通期間においては、主電流が、高電位側配線３２→チョークコイル２１→スイッチング素子２２→４端子コンデンサ２４のリード線２４ｃ→電極２４２（図２参照）→リード線２４ｄ→基準電位配線３１に流れる。すなわち、この期間において、チョークコイル２１を介して高電位側配線３２から基準電位配線３１に向けて電流が流れてチョークコイル２１にエネルギーが蓄積される。なお、この期間においては、整流素子２３は非導通状態となっている。
【００２９】
次に図４に示すように、スイッチング素子２２が非導通の期間においては、主電流が、チョークコイル２１に蓄えられたエネルギーを電源として、チョークコイル２１→整流素子２３→４端子コンデンサ２４のリード線２４ａ→電極２４１（図２参照）→リード線２４ｂ→出力配線３３→負荷２→チョークコイル２１に流れる。これにより、昇圧された直流電力が負荷２に供給される。図３及び図４の動作がドライバ２７による駆動周波数で反復される。
【００３０】
上述したように、スイッチング素子２２の導通期間においては、４端子コンデンサ２４の一対のリード線２４ｃ及び２４ｄに電流経路が形成される。また、スイッチング素子２２の非導通期間においては、４端子コンデンサ２４の一対のリード線２４ａ及び２４ｂに電流経路が形成される。これにより、４端子コンデンサ２４のリード線２４ａ〜２４ｄに起因するＥＳＬを低減して、インピーダンスを下げることができる。そのため、出力配線３３と基準電位配線３１との間に４端子コンデンサ２４を接続することによるノイズ低減効果をより発揮することが可能となる。
【００３１】
ここで、４端子コンデンサ２４を用いた場合、及び図８に示される２端子コンデンサ１２４（比較例）を用いた場合それぞれのＳ２１を図５に示す。図５に示されたグラフの横軸は周波数（ＭＨｚ）であり、縦軸はＳパラメータのＳ２１（ｄＢ）である。なお、Ｓ２１は、実施形態（図１）及び比較例（図８）において、Ａ点（ｐｏｒｔ１）に信号を入力したときにＢ点（ｐｏｒｔ２）に伝達される割合、すなわち順方向の伝達係数である。よって、このＳ２１が小さいほど、挿入損失が大きく、ノイズ対策効果が大きいと評価することができる。
【００３２】
図５に示すように、図８における２端子コンデンサ１２４のＳ２１の共振点が１０ＭＨｚ弱であるのに対し、本実施形態に係る４端子コンデンサ２４のＳ２１の共振点は２０ＭＨｚに上昇した。また、Ｓ２１の共振点から高周波側では、同一周波数におけるＳ２１の大きさは、図８における２端子コンデンサ１２４よりも本実施形態に係る４端子コンデンサ２４の方が１０ｄＢ以上小さい（すなわち挿入損失が大きい）ことが確認された。ここで、ＬＥＤ照明の輻射ノイズが観測されやすい周波数帯は３０〜３００ＭＨｚであるので、上記の共振点の上昇、及び共振点から高周波側におけるＳ２１の低減は、輻射ノイズの低減において好ましいものとなる。
【００３３】
上述したように、本実施形態に係る４端子コンデンサ２４の接続形態によると、ＤＣ−ＤＣコンバータ回路２０におけるノイズ低減効果を確実に得ることができる。
【００３４】
続いて、比較例の回路を用いて本実施形態のノイズ低減効果を確認した。図６〜図９それぞれに第１〜第４の比較例に係る直流電源装置を示す。図６に示すように、第１の比較例の直流電源装置１０１は、４端子コンデンサ（及び２端子コンデンサ）を有しない回路構成となっている。また、図７に示すように、第２の比較例に係る直流電源装置１０２では、ＤＣ−ＤＣコンバータ回路１２２の前段の入力回路１１０に、より具体的には全波整流器１１の出力端に４端子コンデンサ２４が接続される。
【００３５】
図８に示すように、第３の比較例に係る直流電源装置１０３では、図１の回路（本実施形態）の４端子コンデンサ２４の代わりに２端子コンデンサ１２４が接続されている。また、図９に示すように、第４の比較例の直流電源装置１０４では、整流素子２３の入力側に４端子コンデンサ２４が挿入されている。即ち、チョークコイル２１とスイッチング素子２２のドレイン端子との接続点と、整流素子２３のアノード端子とが、リード線２４ａ及び２４ｂを介して接続されている。
【００３６】
本実施形態、第１の比較例（図６）、及び第３の比較例（図８）の輻射ノイズを測定した結果を図１０に示す。図１０に示すグラフの横軸は周波数（ＭＨｚ）であり、縦軸はノイズレベル（ｄＢμＶ／ｍ）である。また、図１０のグラフでは、本実施形態の測定結果をＰ、第１の比較例の測定結果をＣ１、第３の比較例の測定結果をＣ３で示す。なお、図示を省略しているが、第２の比較例（図７）の輻射ノイズは、後述する第１の比較例の輻射ノイズ（測定結果Ｃ１）と同等であった。
【００３７】
出力配線３３と基準電位配線３１の間に２端子コンデンサ１２４が接続されたことにより、測定結果Ｃ３のノイズレベルは、測定周波数のほぼ全域にわたって測定結果Ｃ１のノイズレベルよりも低減した。また、２端子コンデンサ１２４の代わりに４端子コンデンサ２４を接続してコンデンサのＥＳＬを低減したことにより、測定結果Ｐのノイズレベルは、測定周波数のほぼ全域にわたって測定結果Ｃ３のノイズレベルよりも低減した。結果として、測定結果Ｐのノイズレベルは、測定周波数のほぼ全域にわたって測定結果Ｃ１のノイズレベルよりも大幅に低減することが確認された。
【００３８】
また、第４の比較例（図９）については、ノイズ特性以前にスイッチング動作上の問題があることが確認された。ここで、図１１に、本比較例におけるスイッチング素子２２のドレイン−ソース間に流れる電流の波形を示す。図１１に示すグラフの横軸は時間（ｍｓ）であり、縦軸は電流（ｍＡ）である。図１１中に破線で囲った部分Ｘに示されるように、本比較例では、瞬時的なスパイク電流がスイッチング素子２２の導通開始毎に発生する。このスパイク電流はスイッチング素子２２を破壊することがあるため、第４の比較例（図９）は採用することができない。
【００３９】
上述したように、ＤＣ−ＤＣコンバータ回路２０において、整流素子２３のカソード端子と出力配線３３とが４端子コンデンサ２４の一対のリード線２４ａ及び２４ｂを介して接続され、スイッチング素子２２のソース端子と基準電位配線３１とが一対のリード線２４ｃ及び２４ｄを介して接続されることによって、大幅なノイズ低減効果を得られることが確認された。このように、本実施形態によれば、４端子コンデンサ２４をＤＣ−ＤＣコンバータ回路２０において有効に機能させるコンデンサ回路を得ることができ、４端子コンデンサ２４の追加のみでＤＣ−ＤＣコンバータ回路２０の大幅なノイズ低減効果を得ることが可能となった。
【００４０】
なお、本発明の構成は、種々の方式のＤＣ−ＤＣコンバータ回路に適用することができる。例えば、第１の変形例として、昇圧型のＤＣ−ＤＣコンバータ回路に本発明を適用して、図１２に示すような回路構成とすることもできる。同図に示す回路においては、スイッチング素子２２の導通期間においては、主電流が高電位側配線３２→チョークコイル２１→リード線２４ｃ→電極２４２（図２参照）→リード線２４ｄ→基準電位配線３１に流れる。一方、スイッチング素子２２の非導通期間においては、主電流が、チョークコイル２１に蓄えられたエネルギーを電源として、チョークコイル２１→整流素子２３→リード線２４ａ→電極２４１（図２参照）→リード線２４ｂ→出力配線３３→負荷２→基準電位配線３１に流れる。これにより、チョークコイル２１に発生するピーク電圧を高電位側配線と基準電位配線の電位差に加えた電圧が出力される。これにより、昇圧型コンバータにおいてもノイズ低減効果を得ることが可能となる。
【００４１】
また、第２の変形例として、絶縁型のフライバック型ＤＣ−ＤＣコンバータ回路に本発明を適用して、図１３に示すような回路構成とすることもできる。同図に示す回路においては、スイッチング素子２２の導通期間においては、主電流が高電位側配線３２→トランス２８（インダクタ素子）の一次巻線２８ａ→リード線２４ｃ→電極２４２（図２参照）→リード線２４ｄ→基準電位配線３１に流れる。一方、スイッチング素子２２の非導通期間においては、主電流が、トランス２８に蓄えられたエネルギーを電源として、トランス２８の二次巻線２８ｂ→整流素子２３→リード線２４ａ→電極２４１（図２参照）→リード線２４ｂ→出力配線３３→負荷２→二次巻線２８ｂに流れる（このとき、二次側には電流は流れず整流素子２３は非導通状態である）。なお、本変形例は、トランス２８の一次巻線２８ａと二次巻線２８ｂの巻数比によって昇圧型又は降圧型となる。このように、昇降圧可能で汎用性の高い絶縁型フライバックコンバータにおいてもノイズ低減効果を得ることが可能となる。
【００４２】
いずれの変形例においても、上記実施形態と同様に、４端子コンデンサ２４（リード線２４ａ〜２４ｄ）のＥＳＬの低減によってインピーダンスを下げることができる。これにより、出力配線３３と基準電位配線３１との間に４端子コンデンサ２４を接続することによるノイズ低減効果をより発揮することが可能となる。
【００４３】
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態ではスイッチング素子２２としてＭＯＳ  ＦＥＴを用いたが、例えばバイポーラトランジスタ等を用いてもよい。なお、スイッチング素子２２としてバイポーラトランジスタを用いる場合には、コレクタ端子が入力端子に相当し、エミッタ端子が出力端子に相当し、ベース端子が制御端子となる。
【符号の説明】
【００４４】
１  直流電源装置
１０  入力回路 
２０  ＤＣ−ＤＣコンバータ回路
２１  チョークコイル（インダクタ素子）
２２  スイッチング素子
２３  整流素子
２４  ４端子コンデンサ
２４ａ、２４ｂ、２４ｃ、２４ｄ  リード線
２４１、２４２  電極
２８  トランス（インダクタ素子）
３１  基準電位配線
３２  高電位側配線（入力配線）
３３  出力配線
【図１】
2014054131.tif 000003
【図２】
2014054131.tif 000004
【図３】
2014054131.tif 000005
【図４】
2014054131.tif 000006
【図５】
2014054131.tif 000007
【図６】
2014054131.tif 000008
【図７】
2014054131.tif 000009
【図８】
2014054131.tif 000010
【図９】
2014054131.tif 000011
【図１０】
2014054131.tif 000012
【図１１】
2014054131.tif 000013
【図１２】
2014054131.tif 000014
【図１３】
2014054131.tif 000015