(57)【要約】【課題】交流出力電圧の直流成分を高い精度で除去することができるインバータ装置を提供する。【解決手段】本発明に係るインバータ装置１は、交流検出信号Ｓ１および接地電圧の大小関係に基づいてゼロクロス信号Ｓ１０を生成するゼロクロス信号生成部（７０，７１）と、ゼロクロス信号Ｓ１０に基づいて交流検出信号Ｓ１が正となる時間である第１半周期時間Ｔ１および交流検出信号Ｓ１が負となる時間である第２半周期時間Ｔ２をそれぞれ求める半周期時間検出部（７２，７３）と、第１半周期時間Ｔ１および第２半周期時間Ｔ２が一致するように交流検出信号Ｓ５を補正する補正処理部（７４，７５，７６）とを有する補正部７を備える。制御部５は、補正部７により補正された後の交流検出信号Ｓ６が基準波形信号Ｓ９に一致するようにブリッジ回路部２を制御する。【選択図】図１
2014187742.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される直流入力電圧を交流出力電圧に変換する変換部と、前記交流出力電圧の電圧値を検出するとともに該電圧値に応じた交流検出信号を生成する検出部と、前記交流検出信号が基準波形信号に一致するように前記変換部を制御する制御部とを備えたインバータ装置であって、
前記交流検出信号および接地電圧の大小関係に基づいてゼロクロス信号を生成するゼロクロス信号生成部と、
前記ゼロクロス信号に基づいて前記交流検出信号が正となる時間である第１半周期時間および前記交流検出信号が負となる時間である第２半周期時間をそれぞれ求める半周期時間検出部と、
前記第１半周期時間および前記第２半周期時間が一致するように前記交流検出信号を補正する補正処理部をさらに備え、
前記制御部は、前記補正処理部により補正された後の交流検出信号が前記基準波形信号に一致するように前記変換部を制御する
ことを特徴とするインバータ装置。
【請求項２】
前記補正処理部は、（１）前記第１半周期時間から前記第２半周期時間を減じた時間に対応した補正値を前記交流検出信号に加算することにより該交流検出信号を補正するか、または、（２）前記第２半周期時間から前記第１半周期時間を減じた時間に対応した補正値を前記交流検出信号から減算することにより該交流検出信号を補正する
ことを特徴とする請求項１に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、商用系統と連携しつつ一般家庭用負荷等に交流電力を供給するインバータ装置に関し、特に、太陽電池、蓄電池等から出力される直流電力を交流電力に変換するブリッジ回路を備えたインバータ装置に関する。
【背景技術】
【０００２】
インバータ装置は、直流入力電圧を交流出力電圧に変換するブリッジ回路部と、該変換によって得られた交流出力電圧に含まれるリップルを除去するフィルタ部と、基準正弦波信号生成回路を含む制御部とからなる。このインバータ装置では、通常、交流出力電圧の電圧値に関する交流検出信号と基準正弦波信号生成回路で生成された基準正弦波信号との誤差に基づいてブリッジ回路部がフィードバック制御される。これにより、インバータ装置は、負荷が変動しても該負荷に対して安定した交流出力電圧を出力することができる。
【０００３】
ところで、このインバータ装置は、交流出力電圧の電圧値を検出する系において直流オフセットが重畳された場合に、交流出力電圧に直流成分が含まれ、その結果、負荷としての変圧器が偏磁現象により加熱されたり、負荷としての家庭用電化製品が破損するおそれがあるという問題を抱えている。
【０００４】
この問題に対する対策を施した従来のインバータ装置として、例えば、特許文献１に記載のものが知られている。この従来のインバータ装置は、交流出力信号の正側の面積と負側の面積とをそれぞれ積算した後、両者の面積差がゼロになるようにブリッジ回路をフィードバック制御することで、交流出力電圧に直流成分が含まれるのを防いでいる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３２４９７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のインバータ装置は、面積を算出する際に電流検出を必要とするが、この電流検出系において直流オフセットが重畳されることを考慮していない。つまり、このインバータ装置は、直流オフセットの重畳に対する対策が不十分であり、他の従来のインバータ装置と同様、交流出力電圧に直流成分が含まれてしまうおそれがある。
【０００７】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、交流出力電圧の直流成分を高い精度で除去することができるインバータ装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係るインバータ装置は、外部から入力される直流入力電圧を交流出力電圧に変換する変換部と、交流出力電圧の電圧値を検出するとともに該電圧値に応じた交流検出信号を生成する検出部と、交流検出信号が基準波形信号に一致するように変換部を制御する制御部とを備えたインバータ装置であって、交流検出信号および接地電圧の大小関係に基づいてゼロクロス信号を生成するゼロクロス信号生成部と、ゼロクロス信号に基づいて交流検出信号が正となる時間である第１半周期時間および交流検出信号が負となる時間である第２半周期時間をそれぞれ求める半周期時間検出部と、第１半周期時間および第２半周期時間が一致するように交流検出信号を補正する補正処理部をさらに備え、制御部は、補正処理部により補正された後の交流検出信号が基準波形信号に一致するように変換部を制御することを特徴とする。
【０００９】
この構成では、直流オフセットが重畳している可能性のある交流検出信号と直流オフセットの重畳に対して強い接地電圧との大小関係を示すゼロクロス信号に基づいて第１半周期時間および第２半周期時間が検出され、第１半周期時間および第２半周期時間が一致するように交流検出信号が補正される。つまり、この構成では、第１半周期時間および第２半周期時間の差が、交流検出信号に重畳している直流オフセットの量を高い精度で反映したものとなる。したがって、この構成によれば、第１半周期時間および第２半周期時間が一致するように交流検出信号を補正することにより、交流出力電圧の直流成分を高い精度で除去することができる。したがって、交流検出信号（交流出力電圧の検出系）に直流成分が含まれていても、比較的簡易な構成により、交流出力電圧から直流成分を除去することが可能なインバータ装置を提供することができる。
【００１０】
上記インバータ装置の補正処理部が行う補正としては、例えば、（１）第１半周期時間から第２半周期時間を減じた時間に対応した補正値（補正信号）を交流検出信号に加算する補正と、（２）第２半周期時間から第１半周期時間を減じた時間に対応した補正値（補正信号）を交流検出信号から減算する補正とが考えられる。
【発明の効果】
【００１１】
本発明によれば、交流出力電圧の直流成分を高い精度で除去することができるインバータ装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係るインバータ装置の回路図である。
【図２】本発明に係るインバータ装置の各部の波形図であって、（Ａ）は交流出力電圧に正の直流成分が含まれる場合の波形図、（Ｂ）は交流出力電圧に負の直流成分が含まれる場合の波形図である。
【図３】本発明の第１変形例に係るインバータ装置の回路図である。
【図４】本発明の第２変形例に係るインバータ装置の回路図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら、本発明に係るインバータ装置の実施形態について説明する。
【００１４】
図１に、本発明の一実施形態に係るインバータ装置を示す。インバータ装置１は、太陽電池、蓄電池等から出力される直流入力電圧Ｖｄｃから生成した交流出力電圧Ｖａｃを不図示の負荷（例えば、一般家庭用負荷）に向けて出力するものである。同図に示すように、本実施形態に係るインバータ装置１は、ブリッジ回路部２、フィルタ部３、検出部４、制御部５、駆動部６および補正部７を備えている。これらのうち、ブリッジ回路部２およびフィルタ部３は、本発明の「変換部」を構成する。また、検出部４、制御部５、駆動部６および補正部７は、交流出力電圧Ｖａｃの状態に応じて変換部のブリッジ回路部２をフィードバック制御する制御系を構成する。
【００１５】
まず初めに、本発明の理解を容易にするために、補正部７が存在しない場合、つまり、後述する信号Ｓ５がそのまま実効電圧算出部５２等に入力される場合について説明する。
【００１６】
ブリッジ回路部２は、主に４つのスイッチング素子ＳＷＡ〜ＳＷＤを有している。本実施形態では、スイッチング素子ＳＷＡ〜ＳＷＤとして、駆動部６の制御下でＯＮ状態またはＯＦＦ状態となるＭＯＳＦＥＴを使用しているが、これに代えて、ＩＧＢＴ等の任意のスイッチング素子を使用することもできる。駆動部６の制御下でスイッチング素子ＳＷＡおよびＳＷＤがＯＮ状態となり、他がＯＦＦ状態となるとき、交流出力電圧Ｖａｃは正となる。一方、スイッチング素子ＳＷＢおよびＳＷＣがＯＮ状態となり、他がＯＦＦ状態となるとき、交流出力電圧Ｖａｃは負となる。本実施形態では、スイッチング素子ＳＷＡ〜ＳＷＤのうちの２つがＯＮ状態となる時間が駆動部６によって調整されることにより、交流出力電圧Ｖａｃの電圧値が調整される。
【００１７】
フィルタ部３は、コンデンサＣと２つのコイルＬとを有している。フィルタ部３は、ブリッジ回路部２の出力電圧に含まれるリップルを除去する。これにより、リップルを含まない交流出力電圧Ｖａｃが得られる。交流出力電圧Ｖａｃは、負荷の種類に応じて例えばＡＣ１００ＶまたはＡＣ２２０Ｖとされる。なお、本発明では、出力端子Ｎを基準としたときの出力端子Ｐの電圧を交流出力電圧Ｖａｃとする。
【００１８】
検出部４は、分圧抵抗部４０、第１差動アンプ部４１、絶縁アンプ部４２、バイアス部４３および第２差動アンプ部４４を有している。検出部４は、交流出力電圧Ｖａｃの電圧値を検出し、最終的に、アナログ入力端子５１の入力許容電圧範囲（０［Ｖ］〜Ｄ５［Ｖ］）におさまるように調整された第２差動アンプ出力信号Ｓ４を生成する。
【００１９】
より詳しくは、第１差動アンプ部４１が、分圧抵抗部４０による分圧で得た分圧信号Ｓ１およびＳ２の差（Ｓ１−Ｓ２）に基づいて第１差動アンプ出力信号Ｓ３を生成し、その後、第２差動アンプ部４４が、絶縁アンプ部４２を通じて入力される第１差動アンプ出力信号Ｓ３とバイアス部４３で生成されたバイアス電圧ＶＢ（本実施例では、ＶＢ＝Ｄ５［Ｖ］／２）とに基づいて第２差動アンプ出力信号Ｓ４を生成する。第１差動アンプ部４１のゲイン、第２差動アンプ部４４のゲインおよびバイアス電圧ＶＢは、第２差動アンプ出力信号Ｓ４がアナログ入力端子５１の入力許容電圧範囲内におさまるように調整されている。
【００２０】
分圧信号Ｓ１、分圧信号Ｓ２、第１差動アンプ出力信号Ｓ３、第２差動アンプ出力信号Ｓ４および後述する信号Ｓ５は、いずれも交流出力電圧Ｖａｃの電圧値に応じて変化する。本発明では、これら５つの信号を総称して「交流検出信号」と呼ぶこととする。なお、出力端子Ｐの電圧を分圧することにより得た分圧信号Ｓ１は、交流出力電圧Ｖａｃと同相で変化する。一方、出力端子Ｎの電圧を分圧することにより得た分圧信号Ｓ１は、交流出力電圧Ｖａｃと逆相で変化する。その他の交流検出信号Ｓ３〜Ｓ５は、いずれも交流出力電圧Ｖａｃと同相で変化する。
【００２１】
制御部５は、例えばマイコンからなる。図１に示すように、制御部５は、アナログ入力端子５１に接続されたＡＤ変換器５０を有している。ＡＤ変換器５０は、アナログ入力端子５１を通じて入力される第２差動アンプ出力信号（交流検出信号）Ｓ４をディジタル信号である交流検出信号Ｓ５に変換する。補正部７が存在しない場合、交流検出信号Ｓ５はそのまま実効電圧算出部５２等に入力される。
【００２２】
実効電圧算出部５２は、交流検出信号Ｓ５に基づいて交流出力電圧Ｖａｃの実効電圧値を算出する。ＰＩ演算器５４は、算出された実効電圧値と記憶部５３に予め格納されている実効電圧指示値（例えば、１００［Ｖ］、１２０［Ｖ］、２４０［Ｖ］等）との誤差信号に基づいてＰＩ制御補償を行い、実効電圧誤差信号Ｓ７を生成する。実効電圧誤差信号Ｓ７は、正弦波信号生成部５５によって生成される５０［Ｈｚ］または６０［Ｈｚ］の正弦波信号Ｓ８と乗算され、基準波形信号Ｓ９となる。
【００２３】
ＰＩ演算器５６は、基準波形信号Ｓ９と交流検出信号Ｓ５との誤差信号に基づいてＰＩ制御補償を行い、ＰＷＭ制御信号ＳＰＷＭを生成する。つまり、ＰＩ演算器５６は、基準波形信号Ｓ９と交流検出信号Ｓ５とを一致させることができるＰＷＭ制御信号ＳＰＷＭを生成する。その後、ＰＷＭ制御信号ＳＰＷＭは、ＰＷＭ信号生成部５７においてブリッジ回路部２の各スイッチング素子ＳＷＡ〜ＳＷＤに対応する複数のＰＷＭ制御信号ＳＰＷＭＡ〜ＳＰＷＭＤに変換される。
【００２４】
駆動部６は、ＰＷＭ制御信号ＳＰＷＭＡ〜ＳＰＷＭＤに基づいて各スイッチング素子ＳＷＡ〜ＳＷＤの制御端子（本実施形態では、ＭＯＳＦＥＴのゲート端子）にＨｉｇｈレベルまたはＬｏｗレベルの電圧を印加し、これにより各スイッチング素子ＳＷＡ〜ＳＷＤをＯＮ状態またはＯＦＦ状態とする。
【００２５】
補正部７が存在しないインバータ装置では、検出部４において交流検出信号Ｓ３またはＳ４に直流オフセットが重畳した場合に、本来存在しない交流出力電圧Ｖａｃの直流オフセットを除去するように制御部５がフィードバック制御を行い、その結果、交流出力電圧Ｖａｃに直流成分が含まれることになる。例えば、交流検出信号Ｓ３またはＳ４に正の直流オフセットが重畳すると、制御部５が交流出力電圧Ｖａｃの電圧値を下げようとし、その結果、交流出力電圧Ｖａｃに負の直流成分が含まれてしまう。一方、交流検出信号Ｓ３またはＳ４に負の直流オフセットが重畳すると、制御部５が交流出力電圧Ｖａｃの電圧値を上げようとし、その結果、交流出力電圧Ｖａｃに正の直流成分が含まれてしまう。インバータ装置１は、補正部７を備えたことにより、かかる問題を解決している。
【００２６】
図１に示すように、補正部７は、コンパレータ部７０、フォトカプラ部７１、第１半周期時間検出部７２、第２半周期時間検出部７３、減算器７４、ＰＩ演算器７５および補正処理用加算器７６を有している。これらのうち、コンパレータ部７０およびフォトカプラ部７１は、本発明の「ゼロクロス信号生成部」を構成し、減算器７４、ＰＩ演算器７５および補正処理用加算器７６は、本発明の「補正処理部」を構成する。同図に示すように、第１半周期時間検出部７２、第２半周期時間検出部７３および補正処理部を構成する各部７４、７５、７６の機能は、マイコンにより実現されている。
【００２７】
コンパレータ部７０は、交流出力電圧Ｖａｃと同相で変化する交流検出信号（分圧信号）Ｓ１と接地電圧（０［Ｖ］）とを比較し、その結果に応じた信号を出力する。具体的には、交流検出信号Ｓ１が接地電圧よりも高い場合（Ｓ１＞０［Ｖ］）、コンパレータ部７０はＨｉｇｈレベル（≒Ｐ５［Ｖ］）の信号を出力する。一方、交流検出信号Ｓ１が接地電圧以下場合（Ｓ１≦０［Ｖ］）、コンパレータ部７０はＬｏｗレベル（≒０［Ｖ］）の信号を出力する。コンパレータ部７０は、ヒステリシス付きのものであることが好ましい。コンパレータ部７０がヒステリシス幅２×ΔＶを有する場合、コンパレータ部７０は、交流検出信号Ｓ１が上昇してＳ１＞ΔＶになるとＨｉｇｈレベルの信号を出力する一方、交流検出信号Ｓ１が下降してＳ１≦−ΔＶになるとＬｏｗレベルの信号を出力する。
【００２８】
フォトカプラ部７１は、コンパレータ部７０の出力信号がＬｏｗレベルである場合にのみ発光する発光素子と、発光素子の発光を検出する受光素子とを含んでいる。フォトカプラ部７１の受光素子は、発光素子の発光に同期してＬｏｗレベル（≒０［Ｖ］）またはＨｉｇｈレベル（≒Ｄ５［Ｖ］）となるゼロクロス信号Ｓ１０を出力する。具体的には、交流検出信号Ｓ１が接地電圧よりも高く、コンパレータ部７０の出力信号がＨｉｇｈレベルである場合は、ゼロクロス信号Ｓ１０もＨｉｇｈレベルとなる。一方、交流検出信号Ｓ１が接地電圧よりも低く、コンパレータ部７０の出力信号がＬｏｗレベルである場合は、ゼロクロス信号Ｓ１０もＬｏｗレベルとなる。なお、フォトカプラ部７１は、コンパレータ部７０の出力を絶縁する役割を担っている。
【００２９】
第１半周期時間検出部７２は、ゼロクロス信号Ｓ１０の立ち上がりから立ち下がりまでの時間である第１半周期時間Ｔ１を検出するとともに、検出した第１半周期時間Ｔ１に応じた信号を出力する。また、第２半周期時間検出部７３は、ゼロクロス信号Ｓ１０の立ち下がりから立ち上がりまでの時間である第２半周期時間Ｔ２を検出するとともに、検出した第２半周期時間Ｔ２に応じた信号を出力する。
【００３０】
ＰＩ演算器７５は、減算器７４から出力される第１半周期時間Ｔ１に応じた信号と第２半周期時間Ｔ２に応じた信号との誤差信号、すなわち、式“Ｔ１−Ｔ２”で求められるΔＴに応じた誤差信号のＰＩ制御補償を行い、補正値に関する補正信号Ｓ１１を出力する。なお、ΔＴに応じた誤差信号をｘとし、さらに予め定められた正の定数をα、βとしたとき、ＰＩ演算器７５から出力される補正信号Ｓ１１は、式（１）に示すように、αおよびｘの積と、βおよびｘを累積加算したものの積とを足し合わせた値となる。定数αおよびβは、ＰＩ制御補償の応答時間や外乱に対するロバスト性を考慮することにより決定される。
Ｓ１１＝α×ｘ＋β×Σｘ      ・・・（１）
【００３１】
補正処理用加算器７６は、補正信号Ｓ１１を加算することにより交流検出信号Ｓ５を補正し、交流検出信号Ｓ６を出力する。その後、交流検出信号Ｓ６に基づいて生成された基準波形信号Ｓ９と該交流検出信号Ｓ６とが一致するように、ブリッジ回路部２がフィードバック制御される。
【００３２】
ここで、実効電圧算出部５２は、上記のように交流検出信号Ｓ５から直流成分を除去した後に実効電圧値を算出しているので、マイコンの負荷を軽減することができる。すなわち、実効電圧値算出の基になる信号（交流検出信号）に直流成分が含まれている場合には、該直流成分を除去するための平均値演算を含む比較的負荷の大きな演算が必要となるが、本発明によればこのような演算をすることなく、実効電圧値を算出することができる。
【００３３】
交流出力電圧Ｖａｃに正の直流成分が含まれている場合、本実施形態に係るインバータ装置１の制御系は下記ステップ１Ａ〜ステップ６Ａの各動作を行うことにより、交流出力電圧Ｖａｃの直流成分を除去する（図２（Ａ）参照）。
【００３４】
（ステップ１Ａ）分圧抵抗部４０が、接地電圧（０［Ｖ］）に対して正方向にΔｅだけオフセットした分圧信号（交流検出信号）Ｓ１を出力する。
（ステップ２Ａ）フォトカプラ部７１が、第２半周期時間Ｔ２よりも第１半周期時間Ｔ１が長いゼロクロス信号Ｓ１０信号を出力する。
（ステップ３Ａ）減算器７４が、ΔＴ（＝Ｔ１−Ｔ２）に応じた誤差信号を出力する。
（ステップ４Ａ）ＰＩ演算器７５が正の補正信号Ｓ１１を出力する。
（ステップ５Ａ）補正処理用加算器７６が、交流検出信号Ｓ５に正の補正信号Ｓ１１を加算し、補正後の交流検出信号Ｓ６を補正前の交流検出信号Ｓ５よりも大きくする。
（ステップ６Ａ）ＰＩ演算器５６が、交流出力電圧Ｖａｃの電圧値を従前よりも低下させるようなＰＷＭ制御信号ＳＰＷＭを出力する。
【００３５】
一方、交流出力電圧Ｖａｃに負の直流成分が含まれている場合、本実施形態に係るインバータ装置１の制御系は下記ステップ１Ｂ〜ステップ６Ｂの各動作を行うことにより、交流出力電圧Ｖａｃの直流成分を除去する（図２（Ｂ）参照）。
【００３６】
（ステップ１Ｂ）分圧抵抗部４０が、接地電圧（０［Ｖ］）に対して負方向にΔｅだけオフセットした分圧信号（交流検出信号）Ｓ１を出力する。
（ステップ２Ｂ）フォトカプラ部７１が、第２半周期時間Ｔ２よりも第１半周期時間Ｔ１が短いゼロクロス信号Ｓ１０信号を出力する。
（ステップ３Ｂ）減算器７４が、ΔＴ（＝Ｔ１−Ｔ２）に応じた誤差信号を出力する。
（ステップ４Ｂ）ＰＩ演算器７５が負の補正信号Ｓ１１を出力する。
（ステップ５Ｂ）補正処理用加算器７６が、交流検出信号Ｓ５に負の補正信号Ｓ１１を加算し、補正後の交流検出信号Ｓ６を補正前の交流検出信号Ｓ５よりも小さくする。
（ステップ６Ｂ）ＰＩ演算器５６が、交流出力電圧Ｖａｃの電圧値を従前よりも増加させるようなＰＷＭ制御信号ＳＰＷＭを出力する。
【００３７】
このようにして、本実施形態に係るインバータ装置１では、交流出力電圧Ｖａｃの直流成分が除去される。
【００３８】
以上、本発明に係るインバータ装置の一実施形態について説明してきたが、本発明の構成はこの実施形態に限定されない。
【００３９】
例えば、図３に示す第１変形例に係るインバータ装置１’のように、ΔＴ（＝Ｔ２−Ｔ１）に応じた誤差信号に基づいて補正信号Ｓ１１を生成し、補正信号Ｓ１１を減算することにより交流検出信号Ｓ５の補正を行ってもよい。この場合も、全く同じ作用効果が得られる。なお、インバータ装置１’は、補正部７の代わりに補正部７’を備えている。補正部７’は、第１半周期時間検出部７２および第２半周期時間検出部７３の位置が入れ替わっている点、および補正処理用加算器７６の代わりに補正処理用減算器７６’を備えている点において、補正部７と相違している。
【００４０】
また、図４に示す第２変形例に係るインバータ装置１”のように、交流出力電圧Ｖａｃと逆相で変化する交流検出信号（分圧信号）Ｓ２に基づいてゼロクロス信号Ｓ１０を生成してもよい。
【００４１】
また、基準波形信号Ｓ９を生成するための構成、および補正後の交流検出信号Ｓ６と基準波形信号Ｓ９とを一致させるための構成は、適宜変更することができる。
【符号の説明】
【００４２】
１、１’、１”    インバータ装置
２      ブリッジ回路部
３      フィルタ部
４      検出部
４０    分圧抵抗部
４１    第１差動アンプ部
４２    絶縁アンプ部
４３    バイアス部
４４    第２差動アンプ部
５      制御部
５０    ＡＤ変換器
５１    アナログ入力端子
５２    実効電圧算出部
５３    記憶部
５４    ＰＩ演算器
５５    正弦波信号生成部
５６    ＰＩ演算器
５７    ＰＷＭ信号生成部
６      駆動部
７、７’    補正部
７０    コンパレータ部
７１    フォトカプラ部
７２    第１半周期時間検出部
７３    第２半周期時間検出部
７４    減算器
７５    ＰＩ演算器
７６    補正処理用加算器
７６’    補正処理用減算器
【図１】
2014187742.tif 000003
【図２】
2014187742.tif 000004
【図３】
2014187742.tif 000005
【図４】
2014187742.tif 000006