(57)【要約】  積層帯域通過フィルタは、複数の誘電体層を積層した積層体の内部に複数のＬＣ並列共振器（２０）を含むものであって、第１ＬＣ並列共振器（２０ａ）と第２ＬＣ並列共振器（２０ｂ）との間に、接地電極（１０）および線路電極（９）が積層方向（９０）に延在する層間接続導体（６）を以て閉ループ形状に電気的に接続されつつ、この閉ループ形状の巻回軸（９５）が第１方向（９１）となるように配置されたものであるＧＮＤループインダクタ（３０）が配置されており、第１方向（９１）から見たときに、第１ＬＣ並列共振器（２０ａ）によって囲まれる領域と第２ＬＣ並列共振器（２０ｂ）によって囲まれる領域とが重なり合う領域に対して、ＧＮＤループインダクタ（３０）によって囲まれる領域の少なくとも一部が重なっている。
2017056620.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層した積層体の内部に複数のＬＣ並列共振器を含む積層帯域通過フィルタであって、
前記複数のＬＣ並列共振器のうちの互いに隣接する２つを第１ＬＣ並列共振器および第２ＬＣ並列共振器とすると、
前記第１ＬＣ並列共振器は、巻回軸が前記積層体の内部で前記積層方向とは垂直な第１方向に平行になるように配置されたループ形状であり、
前記第１ＬＣ並列共振器は、前記複数の誘電体層のいずれかの表面に配置された接地電極、第１キャパシタ電極および第１インダクタ線路電極が、前記積層体の積層方向に延在する複数の層間接続導体を以て前記接地電極−前記第１インダクタ線路電極−前記第１キャパシタ電極という順に電気的に接続された部分を含み、
前記第１ＬＣ並列共振器は、前記接地電極の一部と前記第１キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含み、
前記接地電極と前記第１キャパシタ電極とは異なる層に配置されており、
前記第２ＬＣ並列共振器は、巻回軸が前記第１方向に平行となるように配置されたループ形状であり、
前記第２ＬＣ並列共振器は、前記接地電極、前記複数の誘電体層のいずれかの表面に配置された第２キャパシタ電極および第２インダクタ線路電極が、前記積層体の積層方向に延在する複数の層間接続導体を以て前記接地電極−前記第２インダクタ線路電極−前記第２キャパシタ電極という順に電気的に接続された部分を含み、
前記第２ＬＣ並列共振器は、前記接地電極の一部と前記第２キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含み、
前記接地電極と前記第２キャパシタ電極とは異なる層に配置されており、
前記第１方向から見たときに、前記第１ＬＣ並列共振器によって囲まれる領域と前記第２ＬＣ並列共振器によって囲まれる領域とが、少なくとも一部において互いに重なっており、
前記第１ＬＣ並列共振器と前記第２ＬＣ並列共振器との間に、前記接地電極および、前記複数の誘電体層のいずれかの表面に配置された線路電極が、前記積層体の積層方向に延在する層間接続導体を以て前記接地電極−前記線路電極−前記接地電極という順の閉ループ形状に電気的に接続されつつ、この閉ループ形状の巻回軸が前記第１方向に平行となるように配置されたものであるＧＮＤループインダクタが配置されており、
前記第１方向から見たときに、前記第１ＬＣ並列共振器によって囲まれる領域と前記第２ＬＣ並列共振器によって囲まれる領域とが重なり合う領域に対して、前記ＧＮＤループインダクタによって囲まれる領域の少なくとも一部が重なっている、積層帯域通過フィルタ。
【請求項２】
前記積層体は、前記複数のＬＣ並列共振器のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、
前記第１共振器間間隙にあるＧＮＤループインダクタにおける前記線路電極を通る区間の長さと、
前記第２共振器間間隙にあるＧＮＤループインダクタにおける前記線路電極を通る区間の長さとが異なる、請求項１に記載の積層帯域通過フィルタ。
【請求項３】
前記積層体は、前記複数のＬＣ並列共振器のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、
前記第１共振器間間隙にあるＧＮＤループインダクタにおける前記接地電極に対する前記線路電極の高さと、
前記第２共振器間間隙にあるＧＮＤループインダクタにおける前記接地電極に対する前記線路電極の高さとが異なる、請求項１に記載の積層帯域通過フィルタ。
【請求項４】
前記第１共振器間間隙にあるＧＮＤループインダクタにおける前記接地電極に対する前記線路電極の高さと、
前記第２共振器間間隙にあるＧＮＤループインダクタにおける前記接地電極に対する前記線路電極の高さとが異なる、請求項２に記載の積層帯域通過フィルタ。
【請求項５】
前記積層体に含まれる前記複数のＬＣ並列共振器の並びの一方の端を入力側とし、他方の端を出力側としたとき、前記入力側と前記出力側とは磁気的結合状態が対称となっている、請求項１から４のいずれかに記載の積層帯域通過フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層帯域通過フィルタに関するものである。
【背景技術】
【０００２】
従来、小型化、低コスト化に適した高周波の帯域通過フィルタとして、積層帯域通過フィルタが知られている。積層帯域通過フィルタの一例が国際公開第２００７／１１９３５６号パンフレット（特許文献１）に記載されている。この積層帯域通過フィルタは、複数の誘電体層が積層された積層体の内部に複数のＬＣ並列共振器を備えるものである。各ＬＣ並列共振器においては、キャパシタ電極と線路電極とが導体ビアによって接続されてループ形状のインダクタ構造体を構成している。このループ形状のインダクタ構造体によって取り囲まれた有限の平面的領域を「ループ面」という。積層帯域通過フィルタにおいては、各ＬＣ並列共振器のループ面同士が重なっている。このような積層帯域通過フィルタでは、ループ面同士が重なっているので、隣接するＬＣ並列共振器間の結合度を高くすることができ、広帯域化を図ることができる。ところで、複数のＬＣ並列共振器からなる帯域通過フィルタを備えている電子部品では、所望の特性を得るためにＬＣ並列共振器間の結合度を高くするだけでなく、逆に低くすることが求められる場合もあり、ＬＣ並列共振器間の結合度はフィルタの通過帯域特性のインピーダンスを決定する重要な設計パラメータとなっている。【０００３】
上述の積層帯域通過フィルタにおいては、複数のＬＣ並列共振器は積層体内で１列に並んでいるが、互いに隣接するＬＣ並列共振器同士の間の結合状態を調整するためには、ＬＣ並列共振器のループ面同士の間の距離を調整するという方法、ＬＣ並列共振器のループ面同士の重なり状態を調整するという方法などがある。しかし、これらの方法で設計しようとすると、ＬＣ並列共振器同士の物理的距離を調整する必要があるので、積層体全体のサイズにも影響する。すなわち、所望の結合状態を実現するためには、積層体のサイズを大きくする必要が生じる場合もあり、その場合、積層帯域通過フィルタの小型化が阻害されることとなる。これを防ぐために、インダクタ構造体間に面状に空隙部を設け、ＬＣ並列共振器間の結合を調整する構造も考えられるが、この構造では、コイルのＱ値を劣化させることとなるので、フィルタとしての挿入損失が悪化する原因となる。【０００４】
ＬＣ並列共振器のループ面の角度を調整することによって結合度を調整することが、国際公開第２０１２／１３３１６７号パンフレット（特許文献２）に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００７／１１９３５６号パンフレット
【特許文献２】国際公開第２０１２／１３３１６７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ループ面の角度を調整することによって結合度を調整するとしても、角度を調整した結果、ループ面同士の間に大きなスペースが生じてしまう場合がある。このような場合には、積層体の限られたスペース内に無駄なスペースを作り出してしまうので、積層体の小型化、集積化には不向きである。【０００７】
そこで、本発明は、積層体全体の小型化、集積化に不利とならず、かつ、特性劣化もあまりさせずにＬＣ並列共振器同士の結合度を調整することができる積層帯域通過フィルタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に基づく積層帯域通過フィルタは、複数の誘電体層を積層した積層体の内部に複数のＬＣ並列共振器を含む積層帯域通過フィルタであって、上記複数のＬＣ並列共振器のうちの互いに隣接する２つを第１ＬＣ並列共振器および第２ＬＣ並列共振器とすると、上記第１ＬＣ並列共振器は、巻回軸が上記積層体の内部で上記積層方向とは垂直な第１方向に平行になるように配置されたループ形状である。上記第１ＬＣ並列共振器は、上記複数の誘電体層のいずれかの表面に配置された接地電極、第１キャパシタ電極および第１インダクタ線路電極が、上記積層体の積層方向に延在する複数の層間接続導体を以て上記接地電極−上記第１インダクタ線路電極−上記第１キャパシタ電極という順に電気的に接続された部分を含む。上記第１ＬＣ並列共振器は、上記接地電極の一部と上記第１キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含む。上記接地電極と上記第１キャパシタ電極とは異なる層に配置されている。上記第２ＬＣ並列共振器は、巻回軸が上記第１方向に平行となるように配置されたループ形状である。上記第２ＬＣ並列共振器は、上記接地電極、上記複数の誘電体層のいずれかの表面に配置された第２キャパシタ電極および第２インダクタ線路電極が、上記積層体の積層方向に延在する複数の層間接続導体を以て上記接地電極−上記第２インダクタ線路電極−上記第２キャパシタ電極という順に電気的に接続された部分を含む。上記第２ＬＣ並列共振器は、上記接地電極の一部と上記第２キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含む。上記接地電極と上記第２キャパシタ電極とは異なる層に配置されている。上記第１方向から見たときに、上記第１ＬＣ並列共振器によって囲まれる領域と上記第２ＬＣ並列共振器によって囲まれる領域とが、少なくとも一部において互いに重なっている。上記第１ＬＣ並列共振器と上記第２ＬＣ並列共振器との間に、上記接地電極および、上記複数の誘電体層のいずれかの表面に配置された線路電極が、上記積層体の積層方向に延在する層間接続導体を以て上記接地電極−上記線路電極−上記接地電極という順の閉ループ形状に電気的に接続されつつ、この閉ループ形状の巻回軸が上記第１方向に平行となるように配置されたものであるＧＮＤループインダクタが配置されている。上記第１方向から見たときに、上記第１ＬＣ並列共振器によって囲まれる領域と上記第２ＬＣ並列共振器によって囲まれる領域とが重なり合う領域に対して、上記ＧＮＤループインダクタによって囲まれる領域の少なくとも一部が重なっている。
【発明の効果】
【０００９】
本発明に基づく積層帯域通過フィルタでは、積層体全体の小型化、集積化に不利とならずにＬＣ並列共振器同士の結合度を調整することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に基づく実施の形態１における積層帯域通過フィルタの斜視図である。
【図２】本発明に基づく実施の形態１における積層帯域通過フィルタの内部に配置された導電性構造物の主要部の斜視図である。
【図３】図２のうちの一部の拡大図である。
【図４】図３におけるＩＶ−ＩＶ線に関する矢視断面図である。
【図５】図３におけるＶ−Ｖ線に関する矢視断面図である。
【図６】囲まれる領域の位置関係を模式的に示す斜視図である。
【図７】本発明に基づく実施の形態１における積層帯域通過フィルタの等価回路図である。
【図８】試料１−１の内部の構造体の斜視図である。
【図９】試料１−１に基づくシミュレーションで得られたＳパラメータのグラフである。
【図１０】試料１−２の内部の構造体の斜視図である。
【図１１】本発明に基づく実施の形態２における積層帯域通過フィルタの内部に配置されたＧＮＤループインダクタの第１の例の説明図である。
【図１２】本発明に基づく実施の形態２における積層帯域通過フィルタの内部に配置されたＧＮＤループインダクタの第２の例の説明図である。
【図１３】本発明に基づく実施の形態２における積層帯域通過フィルタに含まれる各層を個別に平面図に示したものである。
【図１４】試料２−１に基づくシミュレーションで得られたＳパラメータのグラフである。
【図１５】試料２−２に基づくシミュレーションで得られたＳパラメータのグラフである。
【図１６】試料２−３に基づくシミュレーションで得られたＳパラメータのグラフである。
【図１７】比較例１の各層を個別に平面図に示したものである。
【図１８】比較例１に基づくシミュレーションで得られたＳパラメータのグラフである。
【図１９】本発明に基づく実施の形態３における積層帯域通過フィルタの内部に配置されたＧＮＤループインダクタの第１の例の説明図である。
【図２０】本発明に基づく実施の形態３における積層帯域通過フィルタの内部の構造体の斜視図である。
【図２１】試料３−１に基づくシミュレーションで得られたＳパラメータのグラフである。
【図２２】試料３−２に基づくシミュレーションで得られたＳパラメータのグラフである。
【図２３】試料３−３に基づくシミュレーションで得られたＳパラメータのグラフである。
【図２４】試料３−４に基づくシミュレーションで得られたＳパラメータのグラフである。
【図２５】本発明に基づく実施の形態４における試料４−１に含まれる各層を個別に平面図に示したものである。
【図２６】本発明に基づく実施の形態４における試料４−２に含まれる各層を個別に平面図に示したものである。
【図２７】本発明に基づく実施の形態４における積層帯域通過フィルタの内部の構造体の斜視図である。
【図２８】試料４−３に基づくシミュレーションで得られたＳパラメータのグラフである。
【図２９】試料４−３に基づくシミュレーションで得られたＳパラメータのスミスチャートである。
【図３０】試料４−４に基づくシミュレーションで得られたＳパラメータのグラフである。
【図３１】試料４−４に基づくシミュレーションで得られたＳパラメータのスミスチャートである。
【図３２】試料４−５に基づくシミュレーションで得られたＳパラメータのグラフである。
【図３３】試料４−５に基づくシミュレーションで得られたＳパラメータのスミスチャートである。
【図３４】試料４−６に基づくシミュレーションで得られたＳパラメータのグラフである。
【図３５】試料４−６に基づくシミュレーションで得られたＳパラメータのスミスチャートである。
【図３６】試料４−７に基づくシミュレーションで得られたＳパラメータのグラフである。
【図３７】試料４−７に基づくシミュレーションで得られたＳパラメータのスミスチャートである。
【図３８】試料４−８に基づくシミュレーションで得られたＳパラメータのグラフである。
【図３９】試料４−８に基づくシミュレーションで得られたＳパラメータのスミスチャートである。
【図４０】試料４−９に基づくシミュレーションで得られたＳパラメータのグラフである。
【図４１】試料４−９に基づくシミュレーションで得られたＳパラメータのスミスチャートである。
【発明を実施するための形態】
【００１１】
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。
【００１２】
以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するものではなく、図示された姿勢の中での相対的な上または下を意味するものである。
【００１３】
（実施の形態１）
図１〜図７を参照して、本発明に基づく実施の形態１における積層帯域通過フィルタ１０１について説明する。
【００１４】
本実施の形態における積層帯域通過フィルタ１０１の外観の一例を図１に示す。積層帯域通過フィルタ１０１の外形は、ほぼ直方体である。積層帯域通過フィルタ１０１は、複数の誘電体層２を積層した積層体１を備える。積層体１の側面に必要な電極が設けられている。図１に示した例では、積層体１は平面視したときに長方形であり、平面視したときに短辺となる互いに対向する側面に入出力電極１７ａ，１７ｂが設けられている。平面視したときに長辺となる互いに対向する側面には外部接地電極１８ａ，１８ｂが設けられている。なお、ここで図示したものはあくまで一例であって、入出力電極１７ａ，１７ｂ、外部接地電極１８ａ，１８ｂの位置、形状は、このとおりとは限らない。
【００１５】
本実施の形態における積層帯域通過フィルタ１０１では、積層体１の内部にいくつもの導体パターン、層間接続導体などが配置されている。導体パターンは、誘電体層２の表面に予め形成されていた導体箔をパターニングしたものであってよい。導体箔は銅箔であってもよい。所望の導体パターンが表面に配置された誘電体層２を得るには、片面銅箔付き樹脂シートを用いて所望の領域のみに銅箔を残すように銅箔をパターニングしてもよい。積層帯域通過フィルタ１０１においては、導体パターンを表面に備えた誘電体層２を積み重ねて積層体１とすることによって、積層体１の内部に、複数のＬＣ並列共振器を含む所望の導電性構造物を実現している。
【００１６】
積層体１の内部に配置された導電性構造物の主要部を図２に示す。接地電極１０もいずれかの誘電体層２の表面に形成された導体パターンを利用して設けられたものである。接地電極１０は、ここでは単純な１枚の長方形の導体パターンとして示しているが、実際にはより複雑な形状を有していてもよい。接地電極１０は、部分的または全体的にたとえば二重構造となっていてもよい。積層体１の内部には、複数のＬＣ並列共振器２０が一列に並ぶように配置されている。図２に示した例では、たとえば４個のＬＣ並列共振器２０が配列されている。ＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されている。図２に示したのはあくまで主要部のみであって、積層体１の内部には、図２に示した以外にも導電体による構造物が適宜配置されていてもよい。
【００１７】
図２に示した構造のうちの一部分に注目して拡大したところを図３に示す。説明の便宜のため、図３では図２に比べて一部の寸法を誇張拡大して表示している。図２および図３では、各層間接続導体６は上下方向に延在する棒のように表示しているが、実際には各層間接続導体６は複数の誘電体層２のうちの少なくとも一部において厚み方向に貫通するように貫通孔を形成し、この貫通孔の内部に導体を配置して形成したものを上下方向に連ねたものであってよい。したがって、各層間接続導体６は、一体的な棒状部材とは限らず１層ごとに個別に形成された層間接続導体を複数層にわたって厚み方向に接続したものであってよい。
【００１８】
図３におけるＩＶ−ＩＶ線に関する矢視断面図を図４に示し、Ｖ−Ｖ線に関する矢視断面図を図５に示す。これらの構造の周囲は誘電体層２で満たされているが、誘電体層２は図示省略されている。
【００１９】
積層帯域通過フィルタ１０１は、複数の誘電体層２を積層した積層体１の内部に複数のＬＣ並列共振器２０を含む積層帯域通過フィルタである。図３に示すように、複数のＬＣ並列共振器２０のうちの互いに隣接する２つを第１ＬＣ並列共振器２０ａおよび第２ＬＣ並列共振器２０ｂとすると、第１ＬＣ並列共振器２０ａは、巻回軸９３が積層体１の内部で積層方向９０とは垂直な第１方向９１に平行になるように配置されたループ形状である。第１ＬＣ並列共振器２０ａは、複数の誘電体層２のいずれかの表面に配置された接地電極１０、第１キャパシタ電極７ａおよび第１インダクタ線路電極８ａが、積層体１の積層方向９０に延在する複数の層間接続導体６を以て接地電極１０−第１インダクタ線路電極８ａ−第１キャパシタ電極７ａという順に電気的に接続された部分を含む。第１ＬＣ並列共振器２０ａは、接地電極１０の一部と第１キャパシタ電極７ａの少なくとも一部とが互いに対向して容量を形成する部分を含む（図４参照）。接地電極１０と第１キャパシタ電極７ａとは異なる層に配置されている。
【００２０】
第２ＬＣ並列共振器２０ｂは、巻回軸９４が第１方向９１に平行となるように配置されたループ形状である。第２ＬＣ並列共振器２０ｂは、接地電極１０、複数の誘電体層２のいずれかの表面に配置された第２キャパシタ電極７ｂおよび第２インダクタ線路電極８ｂが、積層体１の積層方向９０に延在する複数の層間接続導体６を以て接地電極１０−第２インダクタ線路電極８ｂ−第２キャパシタ電極７ｂという順に電気的に接続された部分を含む。第２ＬＣ並列共振器２０ｂは、接地電極１０の一部と第２キャパシタ電極７ｂの少なくとも一部とが互いに対向して容量を形成する部分を含む。接地電極１０と第２キャパシタ電極７ｂとは異なる層に配置されている。
【００２１】
第１方向９１から見たときに、第１ＬＣ並列共振器２０ａによって囲まれる領域と第２ＬＣ並列共振器２０ｂによって囲まれる領域とが、少なくとも一部において互いに重なっている。
【００２２】
第１ＬＣ並列共振器２０ａと第２ＬＣ並列共振器２０ｂとの間に、ＧＮＤループインダクタ３０が配置されている。ＧＮＤループインダクタ３０は、接地電極１０および、複数の誘電体層２のいずれかの表面に配置された線路電極９が、積層体１の積層方向９０に延在する層間接続導体６を以て接地電極１０−線路電極９−接地電極１０という順の閉ループ形状に電気的に接続されたものである（図５参照）。ＧＮＤループインダクタ３０は、この閉ループ形状の巻回軸９５が第１方向９１に平行となるように配置されている（図３参照）。
【００２３】
図３に示した第１ＬＣ並列共振器２０ａ、第２ＬＣ並列共振器２０ｂ、およびＧＮＤループインダクタ３０の各々によって囲まれる領域の位置関係を模式的に斜視図で表したものを図６に示す。図６では、各領域をスクリーンのように模式的に表示している。各領域は略長方形である。図６に示すように、第１方向９１から見たときに、第１ＬＣ並列共振器２０ａによって囲まれる領域２０ａｒと第２ＬＣ並列共振器２０ｂによって囲まれる領域２０ｂｒとが重なり合う領域に対して、ＧＮＤループインダクタ３０によって囲まれる領域３０ｒの少なくとも一部が重なっている。この例では、第１方向９１から見たときに、領域２０ａｒと領域２０ｂｒとは一致して完全に重なっている。領域３０ｒは、領域２０ａｒ，２０ｂｒに比べて面積が小さい。領域３０ｒは、領域２０ａｒ，２０ｂｒが重なり合う領域の一部に対して重なっている。
【００２４】
積層帯域通過フィルタ１０１の全体の等価回路図を図７に示す。互いに隣接するＬＣ並列共振器同士の間の誘導結合はＭ１，Ｍ２，Ｍ３として表されている。ＧＮＤループインダクタはＧ１，Ｇ２，Ｇ３として示されている。ＬＣ並列共振器とＧＮＤループインダクタとの間の誘導結合はＭＧ１１，ＭＧ２１，ＭＧ２２，ＭＧ３２，ＭＧ３３，ＭＧ４３として示されている。
【００２５】
本実施の形態における積層帯域通過フィルタでは、ＬＣ並列共振器２０同士の間にＧＮＤループインダクタ３０を配置することによって、ＬＣ並列共振器２０から発生する磁束をＧＮＤループインダクタ３０が妨げる形になり、その結果、ＬＣ並列共振器２０同士の結合を抑制する形となる。したがって、ＧＮＤループインダクタ３０の配置の仕方によって、ＬＣ並列共振器２０同士の誘導結合を調整することができる。ＧＮＤループインダクタ３０の閉ループ形状は任意に設定可能であるので、共振器間結合の設計自由度が向上する。その結果、所望の周波数特性を実現しやすくなる。本実施の形態では、特に、磁界を遮るような電極を配置しない構造であるので、インダクタのＱ値劣化の度合いを小さく抑えることができ、挿入損失を小さく抑えることができる。
【００２６】
本実施の形態では、ＬＣ並列共振器２０同士の間にＧＮＤループインダクタ３０を挿入した形に配置するものであって、ＧＮＤループインダクタ３０は巻回軸方向にはあまり大きなスペースを要さないので、積層体１のサイズをむやみに大きくすることなく実現することができる。積層体１ひいては積層帯域通過フィルタ１０１の小型化を妨げない。したがって、本実施の形態における積層帯域通過フィルタでは、積層体全体の小型化、集積化に不利とならず、かつ、ＬＣ並列共振器間の距離を小さく抑えつつＬＣ並列共振器同士の結合度を調整することができる。
【００２７】
（試料１−１）
図８に斜視図で示したような構造体を積層体１の内部に備える積層帯域通過フィルタを試料１−１として想定した。図８では、図２とは異なり、周辺の他の導電体も表示している。４つのＬＣ並列共振器２０が１列に並べられており、互いに隣接するＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されている。図８では、３ヶ所に設けられたＧＮＤループインダクタ３０のうち中央の１つのみが層間接続導体間の長さが長い形状のものとして表示されているが、正しくは、３ヶ所に設けられたＧＮＤループインダクタ３０はいずれも層間接続導体間の長さが同じで同じ形状である。試料１−１では、接地電極１０に対するＬＣ並列共振器２０の高さは０．４５ｍｍ、ＧＮＤループインダクタ３０の高さは０．２５ｍｍとした。１つのＧＮＤループインダクタ３０の中での層間接続導体６間の長さは０．７ｍｍとした。下側に配置された接地電極１０に対するＧＮＤループインダクタ３０の高さは、接地電極１０に対するＬＣ並列共振器２０の高さより小さくなっている。すなわち、積層体１の内部において線路電極９はインダクタ線路電極８より低い位置にある。
【００２８】
試料１−１において、シミュレーションによりＳパラメータを算出した。すなわち、各周波数におけるＳ１１、Ｓ２１およびＳ２２を算出した。その結果を図９に示す。図中では、Ｓ１１、Ｓ２１およびＳ２２のことをＳ（１，１）、Ｓ（２，１）、Ｓ（２，２）とそれぞれ表記している。シミュレーション結果を示す以下の図においても同様である。図９に示すように、試料１−１では、所望の周波数帯域を通過させる帯域通過フィルタとなりうる特性が得られている。この周波数特性では、通過帯域の反射特性の最も悪い値は−１５．１ｄＢである。
【００２９】
（試料１−２）
図１０に斜視図で示したような構造体を積層体１の内部に備える積層帯域通過フィルタを試料１−２として想定した。この実施例においても、３ヶ所に設けられたＧＮＤループインダクタ３０はいずれも同じ形状である。試料１−１とは異なり、接地電極１０に対するＧＮＤループインダクタ３０の高さは、接地電極１０に対するＬＣ並列共振器２０の高さより大きくなっている。すなわち、積層体１の内部において線路電極９はインダクタ線路電極８より高い位置にある。図１０に示すように、ＧＮＤループインダクタ３０の高さをＬＣ並列共振器２０の高さより大きくすることによって、ＬＣ並列共振器同士の結合を調整してもよい。
【００３０】
実施の形態１では、ＧＮＤループインダクタ３０の高さは、ＬＣ並列共振器２０のインダクタ線路電極８より高くても低くてもよいことを示した。積層体１の低背化を図ることを考慮すれば、ＧＮＤループインダクタ３０の高さは、ＬＣ並列共振器２０のインダクタ線路電極８より低いことが好ましい。すなわち、試料１−２のような構成よりも試料１−１のような構成の方が現実的には好ましい。
【００３１】
ＧＮＤループインダクタ３０の高さに限らず層間接続導体間の長さも変化させてもよい。１つの積層体の中に複数のＧＮＤループインダクタが配置されている場合は、個別のＧＮＤループインダクタごとに高さまたは層間接続導体間の長さを変化させてもよい。高さと層間接続導体間の長さとを同時に変化させてもよい。
【００３２】
（実施の形態２）
図１１〜図１６を参照して、本発明に基づく実施の形態２における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体１の内部には、複数のＬＣ並列共振器２０が一列に並ぶように配置され、ＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されているという点は、実施の形態１と同様である。ただし、本実施の形態では、積層体１の内部で、図１１および図１２に例示するようにＧＮＤループインダクタ３０における層間接続導体６間の長さＷが一定ではない。ここでは層間接続導体６の中心間距離を長さＷとしている。本実施の形態では、１つの積層体１の内部に長さＷが異なる複数のＧＮＤループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。
【００３３】
本実施の形態における積層帯域通過フィルタにおいては、積層体１は、複数のＬＣ並列共振器２０のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、前記第１共振器間間隙にあるＧＮＤループインダクタ３０における線路電極９を通る区間の長さと、前記第２共振器間間隙にあるＧＮＤループインダクタにおける線路電極９を通る区間の長さとが異なる。
【００３４】
本実施の形態における積層帯域通過フィルタの各層を個別に平面図に示したものを図１３に示す。
【００３５】
図１３においては、ＧＮＤループインダクタの線路電極が上から３層目に表れている。３つあるＧＮＤループインダクタのうち２番目のもの、すなわち、中央のもののみ層間接続導体間の長さが長くなっている。このとき、１番目および３番目のＧＮＤループインダクタの層間接続導体間の長さＷを０．７５ｍｍに固定し、この２番目のＧＮＤループインダクタにおける層間接続導体間の長さＷ１を以下のように変化させてシミュレーションを行なった。
【００３６】
（試料２−１）
長さＷ１を１．１ｍｍとした積層帯域通過フィルタを想定し、試料２−１とした。
【００３７】
試料２−１において、シミュレーションによりＳパラメータを算出した。その結果を図１４に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−２６．７ｄＢである。
【００３８】
（試料２−２）
長さＷ１を１．３ｍｍとした積層帯域通過フィルタを想定し、試料２−２とした。
【００３９】
試料２−２において、シミュレーションによりＳパラメータを算出した。その結果を図１５に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−３０．９ｄＢである。
【００４０】
（試料２−３）
長さＷ１を０．９ｍｍとした積層帯域通過フィルタを想定し、試料２−３とした。
【００４１】
試料２−３において、シミュレーションによりＳパラメータを算出した。その結果を図１６に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１９．６ｄＢである。
【００４２】
以上のことから、試料２−１〜試料２−３のように長さＷを調整することで、Ｓ１１の特性を調整することができることが分かる（図１４〜図１６参照）。
【００４３】
（比較例）
比較例として、ＧＮＤループインダクタが備わっていない構成の試料を想定した。これを比較例１とする。
【００４４】
比較例１の各層を個別に平面図に示したものを図１７に示す。比較例１において、シミュレーションによりＳパラメータを算出した。その結果を図１８に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１６．０ｄＢである。
【００４５】
この結果からは、ＧＮＤループインダクタ３０の有無により、帯域通過フィルタの特性（Ｓ１１，Ｓ２１）が変化していることが分かる。これに加えて、ＧＮＤループインダクタ３０の層間接続導体間の長さＷを調整することで、通過帯域の反射特性を改善することができる。この場合、長さＷを１．３ｍｍとすることで、最も良い特性が得られることが分かった。
【００４６】
（実施の形態３）
図１９〜図２４を参照して、本発明に基づく実施の形態３における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体１の内部には、複数のＬＣ並列共振器２０が一列に並ぶように配置され、ＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されているという点は、実施の形態１と同様である。ただし、本実施の形態では、以下の点で異なる。図１９に示すようにＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さをＨとすると、本実施の形態では、１つの積層体１の内部で、高さＨが一定ではない。本実施の形態では、１つの積層体１の内部に高さＨが異なる複数のＧＮＤループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。
【００４７】
本実施の形態における積層帯域通過フィルタにおいては、積層体１は、複数のＬＣ並列共振器２０のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、前記第１共振器間間隙にあるＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さと、前記第２共振器間間隙にあるＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さとが異なる。
【００４８】
本実施の形態における積層帯域通過フィルタにおいて積層体１の内部に備えられる構造の斜視図を図２０に示す。４つのＬＣ並列共振器２０が一列に並ぶように配置され、ＬＣ並列共振器２０同士の間には順にＧＮＤループインダクタ３１，３２，３３がそれぞれ配置されている。ＧＮＤループインダクタ３１，３３は層間接続導体間の長さが同じであり、ＧＮＤループインダクタ３２のみ層間接続導体間の長さが大きくなっている。これら３つのＧＮＤループインダクタ３１，３２，３３の高さはいずれもＨ１であるものとして、高さＨ１を以下のように変化させてシミュレーションを行なった。
【００４９】
（試料３−１）
高さＨ１を０．２５ｍｍとした積層帯域通過フィルタを想定し、試料３−１とした。
【００５０】
試料３−１において、シミュレーションによりＳパラメータを算出した。その結果を図２１に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−２６．７ｄＢである。
【００５１】
（試料３−２）
高さＨ１を０．２０ｍｍとした積層帯域通過フィルタを想定し、試料３−２とした。
【００５２】
試料３−２において、シミュレーションによりＳパラメータを算出した。その結果を図２２に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１７．１ｄＢである。
【００５３】
（試料３−３）
高さＨ１を０．１５ｍｍとした積層帯域通過フィルタを想定し、試料３−３とした。
【００５４】
試料３−３において、シミュレーションによりＳパラメータを算出した。その結果を図２３に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１４．６ｄＢである。
【００５５】
（試料３−４）
高さＨ１を０．１０ｍｍとした積層帯域通過フィルタを想定し、試料３−４とした。
【００５６】
試料３−４において、シミュレーションによりＳパラメータを算出した。その結果を図２４に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１３．７ｄＢである。
【００５７】
以上の結果より、ＧＮＤループインダクタを形成し、ＧＮＤループインダクタの高さを変化させることで、最適インピーダンス特性を調整することができることが分かった。ＧＮＤループインダクタの高さを小さくするほど、通過帯域の低域側の反射特性が悪化し、通過帯域の中央の反射特性が改善していることが分かる。しかしながら、通過帯域の全体の反射特性が良いことが重要であることから、本シミュレーションの結果では、高さを０．２５ｍｍとすることで、最も良い特性が得られることが分かった。
【００５８】
（実施の形態４）
図２５〜図４１を参照して、本発明に基づく実施の形態４における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体１の内部には、複数のＬＣ並列共振器２０が一列に並ぶように配置され、ＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されているという点は、実施の形態１と同様である。ただし、本実施の形態では、以下の点で異なる。本実施の形態では、１つの積層体１の内部で、高さＨ、長さＷとも変化させている。本実施の形態では、１つの積層体１の内部に高さＨ、長さＷが異なる複数のＧＮＤループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。
【００５９】
本実施の形態における積層帯域通過フィルタにおいては、積層体１は、前記複数のＬＣ並列共振器のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、前記第１共振器間間隙にあるＧＮＤループインダクタ３０における線路電極９を通る区間の長さと、前記第２共振器間間隙にあるＧＮＤループインダクタ３０における線路電極９を通る区間の長さとが異なる。
【００６０】
さらに本実施の形態における積層帯域通過フィルタにおいては、前記第１共振器間間隙にあるＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さと、前記第２共振器間間隙にあるＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さとが異なる。
【００６１】
本実施の形態における積層帯域通過フィルタとしては、試料４−１と試料４−２とを想定した。
【００６２】
（試料４−１）
試料４−１の各層を個別に平面図に示したものを図２５に示す。この積層帯域通過フィルタに含まれる誘電体層は上から順にＬａｙ１〜Ｌａｙ９で示される。
【００６３】
（試料４−２）
試料４−２の各層を個別に平面図に示したものを図２６に示す。
【００６４】
本実施の形態における積層帯域通過フィルタにおいて積層体１の内部に備えられる構造の斜視図を図２７に示す。
【００６５】
図２７においては、３つのＧＮＤループインダクタ３１，３２，３３の高さがＡ，Ｂ，Ａであるものとした。すなわち、ＧＮＤループインダクタ３１，３３は同じ高さＡであり、ＧＮＤループインダクタ３２のみが異なる高さＢであるものとした。まず、高さＡを固定して高さＢを変化させた。
【００６６】
（試料４−３）
高さＡを０．２５ｍｍとし、高さＢを０．１５ｍｍとした積層帯域通過フィルタを想定し、試料４−３とした。
【００６７】
試料４−３において、シミュレーションによりＳパラメータを算出した。その結果を図２８および図２９に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−９．９ｄＢである。また、通過帯域のインピーダンスの偏差はΔ６３．８Ωとなる。
【００６８】
（試料４−４）
高さＡを０．２５ｍｍとし、高さＢを０．２０ｍｍとした積層帯域通過フィルタを想定し、試料４−４とした。
【００６９】
試料４−４において、シミュレーションによりＳパラメータを算出した。その結果を図３０および図３１に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１４．０ｄＢである。また、通過帯域のインピーダンスの偏差はΔ３５．１Ωとなる。
【００７０】
（試料４−５）
高さＡを０．２５ｍｍとし、高さＢを０．２５ｍｍとした積層帯域通過フィルタを想定し、試料４−５とした。
【００７１】
試料４−５において、シミュレーションによりＳパラメータを算出した。その結果を図３２および図３３に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−２０．５ｄＢである。また、通過帯域のインピーダンスの偏差はΔ１．７Ωとなる。
【００７２】
（試料４−６）
高さＡを０．２５ｍｍとし、高さＢを０．３ｍｍとした積層帯域通過フィルタを想定し、試料４−６とした。
【００７３】
試料４−６において、シミュレーションによりＳパラメータを算出した。その結果を図３４および図３５に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１７．０ｄＢである。また、通過帯域のインピーダンスの偏差はΔ１．７Ωとなる。
【００７４】
高さＡを固定して高さＢを変化させたものに相当する試料４−３〜試料４−６の結果を比較すると、高さＢが０．２５ｍｍであるとき、Ｓ１１の値が最大となり、スミスチャートでは曲線が中央に集まっていることが分かる（図３３参照）。このことから、通過帯域内の入出力のインピーダンスが一定となり、反射特性の値が改善されていることが分かる。
【００７５】
次に、高さＢを固定して高さＡを変化させた。
（試料４−７）
高さＡを０．２０ｍｍとし、高さＢを０．２５ｍｍとした積層帯域通過フィルタを想定し、試料４−７とした。
【００７６】
試料４−７において、シミュレーションによりＳパラメータを算出した。その結果を図３６および図３７に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−２２．１ｄＢである。また、通過帯域のインピーダンスの偏差はΔ８．７Ωとなる。
【００７７】
（試料４−８）
高さＡを０．１５ｍｍとし、高さＢを０．２５ｍｍとした積層帯域通過フィルタを想定し、試料４−８とした。
【００７８】
試料４−８において、シミュレーションによりＳパラメータを算出した。その結果を図３８および図３９に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１４．０ｄＢである。また、通過帯域のインピーダンスの偏差はΔ１９．４Ωとなる。
【００７９】
（試料４−９）
高さＡを０．１０ｍｍとし、高さＢを０．２５ｍｍとした積層帯域通過フィルタを想定し、試料４−９とした。
【００８０】
試料４−９において、シミュレーションによりＳパラメータを算出した。その結果を図４０および図４１に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−１１．４ｄＢである。また、通過帯域のインピーダンスの偏差はΔ３１．２Ωとなる。
【００８１】
高さＢを固定して高さＡを変化させたものに相当する試料４−５、試料４−７〜試料４−９の結果を比較すると、高さＡが低くなるにつれてＳ１１の値が悪化し、高さＡの値が０．２５ｍｍであるときに通過帯域のインピーダンス偏差が小さい結果であることが分かる（図３３参照）。
【００８２】
以上の結果より、ＧＮＤループインダクタを形成し、ＧＮＤループインダクタの形状を変化させることで、各共振器の結合を微調整可能となることが分かった。これにより、所望の通過帯域特性をが実現することができる。
【００８３】
（実施の形態５）
本発明に基づく実施の形態５における積層帯域通過フィルタについて説明する。
【００８４】
本実施の形態における積層帯域通過フィルタでは、積層体１に含まれる複数のＬＣ並列共振器２０の並びの一方の端を入力側とし、他方の端を出力側としたとき、前記入力側と前記出力側とは磁気的結合状態が対称となっている。これまでの実施の形態においてもこの条件を備えているものもあったが、入出力インピーダンスが同一の設計の場合、このように入力側と出力側とは磁気的結合状態が対称となっていることが好ましい。
【００８５】
なお、上記各実施の形態では、１つの積層体の中に４つのＬＣ並列共振器が配列され、これらのＬＣ並列共振器同士の間にＧＮＤループインダクタが１つずつ配置されることによって合計３つのＧＮＤループインダクタが配列されている例を示したが、ＬＣ並列共振器の個数、ＧＮＤループインダクタの個数はここで示したものに限らない。２つ以上のＬＣ並列共振器が配列されている場合であれば、これらの各々の間にＧＮＤループインダクタを配置することによりそれぞれ同一の効果が期待できる。１つの積層体の中に複数のＬＣ並列共振器が配列されている場合、そのＬＣ並列共振器間の間隙の全てにＧＮＤループインダクタを配置しなければならないわけではない。一部の間隙にのみＧＮＤループインダクタを配置することとしてもよい。なお、１つのＧＮＤループインダクタにおいて、線路電極は１本に限らず複数本にしてもよい。たとえば１つのＧＮＤループインダクタにおいて線路電極を２層以上の並列構造としてもよい。１つのＧＮＤループインダクタにおいて、線路電極に接続される層間接続導体の数は２に限らず他の数であってもよい。線路電極に接続される層間接続導体間の長さについては、複数通りの長さを混在させてもよい。
【００８６】
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【００８７】
１  積層体、２  誘電体層、６  層間接続導体、７  キャパシタ電極、７ａ  第１キャパシタ電極、７ｂ  第２キャパシタ電極、８  インダクタ線路電極、８ａ  第１インダクタ線路電極、８ｂ  第２インダクタ線路電極、９  線路電極、１０  接地電極、１７ａ，１７ｂ  入出力電極、１８ａ，１８ｂ  外部接地電極、２０  ＬＣ並列共振器、２０ａ  第１ＬＣ並列共振器、２０ａｒ，２０ｂｒ，３０ｒ  領域、２０ｂ  第２ＬＣ並列共振器、３０  ＧＮＤループインダクタ、９０  積層方向、９１  第１方向、９３，９４，９５  巻回軸、１０１  積層帯域通過フィルタ。
【図１】
2017056620.tif 000003
【図２】
2017056620.tif 000004
【図３】
2017056620.tif 000005
【図４】
2017056620.tif 000006
【図５】
2017056620.tif 000007
【図６】
2017056620.tif 000008
【図７】
2017056620.tif 000009
【図８】
2017056620.tif 000010
【図９】
2017056620.tif 000011
【図１０】
2017056620.tif 000012
【図１１】
2017056620.tif 000013
【図１２】
2017056620.tif 000014
【図１３】
2017056620.tif 000015
【図１４】
2017056620.tif 000016
【図１５】
2017056620.tif 000017
【図１６】
2017056620.tif 000018
【図１７】
2017056620.tif 000019
【図１８】
2017056620.tif 000020
【図１９】
2017056620.tif 000021
【図２０】
2017056620.tif 000022
【図２１】
2017056620.tif 000023
【図２２】
2017056620.tif 000024
【図２３】
2017056620.tif 000025
【図２４】
2017056620.tif 000026
【図２５】
2017056620.tif 000027
【図２６】
2017056620.tif 000028
【図２７】
2017056620.tif 000029
【図２８】
2017056620.tif 000030
【図２９】
2017056620.tif 000031
【図３０】
2017056620.tif 000032
【図３１】
2017056620.tif 000033
【図３２】
2017056620.tif 000034
【図３３】
2017056620.tif 000035
【図３４】
2017056620.tif 000036
【図３５】
2017056620.tif 000037
【図３６】
2017056620.tif 000038
【図３７】
2017056620.tif 000039
【図３８】
2017056620.tif 000040
【図３９】
2017056620.tif 000041
【図４０】
2017056620.tif 000042
【図４１】
2017056620.tif 000043
【国際調査報告】
2017056620.tif 000044
2017056620.tif 000045
2017056620.tif 000046
2017056620.tif 000047