(57)【要約】【課題】低電圧側及び高電圧側の双方における検出精度を高めることができる電圧検出回路の提供。【解決手段】電圧検出回路は、バッテリの正極側と負極側との間に接続される分圧抵抗と、前記分圧抵抗で分圧された電圧を測定する差動増幅回路と、前記分圧抵抗の中点に前記差動増幅回路の出力電圧の１／２の電圧を与える回路部とを備える。【選択図】図１
2014190765.tif 000002
【特許請求の範囲】
【請求項１】
バッテリの正極側と負極側との間に接続される分圧抵抗と、
前記分圧抵抗で分圧された電圧を測定する差動増幅回路と、
前記分圧抵抗の中点に前記差動増幅回路の出力電圧の１／２の電圧を与える回路部とを備える、電圧検出回路。
【請求項２】
前記分圧抵抗は、前記バッテリの正極側から負極側に向かって順に第１抵抗、第２抵抗、第４抵抗及び第３抵抗を含み、
前記第１抵抗及び前記第２抵抗の接続点と前記差動増幅回路の第１入力端子との間に接続される第５抵抗と、
前記差動増幅回路の第１入力端子及び前記第５抵抗の接続点とグランドとの間に接続される第６抵抗と、
前記第３抵抗及び前記第４抵抗の接続点と前記差動増幅回路の第２入力端子との間に接続される第７抵抗と、
前記差動増幅回路の第２入力端子及び前記第７抵抗の接続点と前記差動増幅回路の出力端子との間に接続される第８抵抗とを更に備え、
前記回路部は、差動増幅回路の出力端子及び前記第８抵抗の接続点と、前記第２抵抗及び前記第４抵抗の接続点との間に接続される、請求項１に記載の電圧検出回路。
【請求項３】
前記差動増幅回路の出力端子及び前記第８抵抗の接続点とグランドとの間に直列に接続される第９抵抗及び第１０抵抗を更に備え、
前記回路部は、ボルテージフォロア回路を含み
前記ボルテージフォロア回路を形成するオペアンプの出力端子は、前記第２抵抗及び前記第４抵抗の接続点に接続され、
前記オペアンプの非反転入力端子は、前記第９抵抗及び前記第１０抵抗の接続点に接続される、請求項２に記載の電圧検出回路。
【請求項４】
前記差動増幅回路の出力端子及び前記第８抵抗の接続点とグランドとの間に直列に接続される第９抵抗及び第１０抵抗を更に備え、
前記回路部は、非反転増幅回路を含み、
前記非反転増幅回路を形成するオペアンプの出力端子は、前記第２抵抗及び前記第４抵抗の接続点に接続され、
前記オペアンプの非反転入力端子は、前記第９抵抗及び前記第１０抵抗の接続点に接続され、
前記非反転増幅回路の増幅度は、前記差動増幅回路の出力電圧の１／２が前記第２抵抗及び前記第４抵抗の接続点に与えられるように、前記第９抵抗及び前記第１０抵抗の抵抗比に応じて決定される、請求項１に記載の電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電圧検出回路に関する。
【背景技術】
【０００２】
従来から、組電池の＋端子と−端子との間に接続された分圧抵抗の中点に一定電位を与え、分圧抵抗で分圧された電圧を差動増幅回路を介して測定する組電池の総電圧検出回路が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９‐２３６７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の特許文献１に記載の構成では、分圧抵抗の中点に与えられる電位が一定である構成であるため、測定精度が悪くなるという問題がある。例えば、分圧抵抗の中点に与えられる電位がグランド電位である場合（上記の特許文献１の図５参照）は、高電圧側の測定精度が悪くなる一方、分圧抵抗の中点に与えられる電位が作動電源の１／２である場合（上記の特許文献１の図１参照）は、低電圧側の測定精度が悪くなるという問題がある。
【０００５】
そこで、本開示は、低電圧側及び高電圧側の双方における検出精度を高めることができる電圧検出回路の提供を目的とする。
【課題を解決するための手段】
【０００６】
本開示の一局面によれば、バッテリの正極側と負極側との間に接続される分圧抵抗と、
前記分圧抵抗で分圧された電圧を測定する差動増幅回路と、
前記分圧抵抗の中点に前記差動増幅回路の出力電圧の１／２の電圧を与える回路部とを備える、電圧検出回路が提供される。
【発明の効果】
【０００７】
本開示によれば、低電圧側及び高電圧側の双方における検出精度を高めることができる電圧検出回路が得られる。
【図面の簡単な説明】
【０００８】
【図１】電圧検出回路１の一実施例を示す図である。
【図２】第１比較例による電圧検出回路１００を示す図である。
【図３】第２比較例による電圧検出回路２００を示す図である。
【図４】本実施例と第１比較例及び第２比較例との間における回路の動作上の相違の説明図である。
【図５】本実施例と第１比較例との間における出力電圧精度の特性の比較を示す図である。
【図６】本実施例と第２比較例との間における出力電圧精度の特性の比較を示す図である。
【図７】他の実施例による電圧検出回路２を示す図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら各実施例について詳細に説明する。
【００１０】
図１は、電圧検出回路１の一実施例を示す図である。電圧検出回路１は、図１に示すように、バッテリ１０に接続され、バッテリ１０の両端電圧を検出する。
【００１１】
バッテリ１０は、ニッケル水素電池やリチウムイオン電池といった任意の二次電池であってよい。また、バッテリ１０は、二次電池の代わりに、電気二重層キャパシタ（コンデンサ）であってもよい。また、バッテリ１０は、複数の単電池を組み合わせた電池スタックから形成されてもよい。この場合、単電池の数は、要求出力等に基づいて、適宜決定されてよい。バッテリ１０の電圧Ｖｐｎの定格値は、一般的に高電圧であれば任意であり、例えば１００Ｖ以上であり、例えば６５０Ｖであってよい。
【００１２】
バッテリ１０は、典型的には、車両に搭載される。車両としては、ハイブリッド自動車や電気自動車がある。ハイブリッド自動車は、車両を走行させるための動力源として、電気モータ及び内燃機関を備える車両である。電気自動車は、車両の動力源として電気モータのみを備える車両である。いずれの場合も、バッテリ１０は、車両走行用モータの電力源として使用されてよい。この場合、バッテリ１０は、インバータを介して車両走行用モータ（３相モータ）に接続される。この際、インバータは、バッテリ１０の正極側と負極側との間に、ＤＣ／ＤＣコンバータや平滑化コンデンサ等を介して接続されてよい。インバータは、バッテリ１０の正極ラインと負極ラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームから形成されてよい。
【００１３】
電圧検出回路１は、図１に示すように、分圧抵抗２０と、差動増幅回路３０と、ボルテージフォロア４０とを備える。電圧検出回路１は、バッテリ１０の電圧Ｖｐｎを低電圧に分圧して検出する。例えば、電圧検出回路１は、バッテリ１０の電圧Ｖｐｎを分圧抵抗２０で１／１００に分圧し、分圧抵抗２０で分圧された電圧を差動増幅回路３０を介して検出する。
【００１４】
電圧検出回路１は、例えば、車両走行用モータを駆動するために設けられるインバータ（図示せず）に組み込まれてよい。この場合、電圧検出回路１は、インバータの正極側と負極側の間の電圧（例えば、平滑コンデンサの両端電圧）を検出する。
【００１５】
分圧抵抗２０は、バッテリ１０の正極側と負極側との間に接続される。分圧抵抗２０は、バッテリ１０の正極側から負極側に向かって順に第１抵抗Ｒ１、第２抵抗Ｒ２、第４抵抗Ｒ４及び第３抵抗Ｒ３を含む。第１抵抗Ｒ１、第２抵抗Ｒ２、第４抵抗Ｒ４及び第３抵抗Ｒ３は、バッテリ１０の正極側と負極側との間に直列に接続される。第１抵抗及び第３抵抗Ｒ３は、比較的高い抵抗であり、バッテリ１０の電圧Ｖｐｎを低電圧に分圧するために設けられる。第２抵抗Ｒ２及び第４抵抗Ｒ４は、電圧測定用の分圧を行うために設けられる。第１抵抗Ｒ１及び第３抵抗Ｒ３は、理想状態では互いに等しい抵抗値を持つ（但し、実際には、所定の許容誤差範囲内でばらつく）。同様に、第２抵抗Ｒ２及び第４抵抗Ｒ４は、理想状態では互いに等しい抵抗値を持つ（但し、実際には、所定の許容誤差範囲内でばらつく）。尚、例えば、第２抵抗Ｒ２及び第４抵抗Ｒ４は、１０ｋΩのオーダーであってよく、第１抵抗Ｒ１及び第３抵抗Ｒ３は、例えば１０ｍｅｇΩのオーダーであってよい。
【００１６】
差動増幅回路３０は、分圧抵抗２０で分圧された電圧を測定する。差動増幅回路３０は、図１に示すように、オペアンプにより形成されてよい。差動増幅回路３０は、バッテリ１０の電圧Ｖｐｎに応じた出力電圧Ｖｏｕｔを出力する。これにより、差動増幅回路３０の出力電圧Ｖｏｕｔに基づいてバッテリ１０の電圧Ｖｐｎを検出することができる。尚、図１に示す例では、差動増幅回路３０は、単電源（作動電源Ｖｄｄ）で動作しているが、両電源で動作してもよい。
【００１７】
ボルテージフォロア４０は、オペアンプにより形成されてよい。尚、図１に示す例では、ボルテージフォロア４０は、単電源（Ｖｄｄ）で動作しているが、両電源で動作してもよい。尚、ボルテージフォロア４０のオペアンプと差動増幅回路３０のオペアンプとは、電圧検出回路１全体としての小型化を図るために、オペアンプ２個入りのパッケージ（８ピン）により構成されてもよい。
【００１８】
ボルテージフォロア４０の非反転入力端子には、差動増幅回路３０の出力電圧Ｖｏｕｔの１／２の電位が付与される。ボルテージフォロア４０の出力端子は、分圧抵抗２０の中点Ｍに接続される。これにより、ボルテージフォロア４０は、分圧抵抗２０の中点Ｍに差動増幅回路３０の出力電圧Ｖｏｕｔの１／２の電圧を与える。
【００１９】
図１に示す例では、電圧検出回路１は、第５抵抗Ｒ５と、第６抵抗Ｒ６と、第７抵抗Ｒ７と、第８抵抗Ｒ８と、第９抵抗Ｒ９と、第１０抵抗Ｒ１０とを含む。
【００２０】
第５抵抗Ｒ５は、第１抵抗Ｒ１及び第２抵抗Ｒ２の接続点Ｐ１と差動増幅回路３０の非反転入力端子との間に接続される。
【００２１】
第６抵抗Ｒ６は、差動増幅回路３０の非反転入力端子及び第５抵抗Ｒ５の接続点Ｐ２とグランドとの間に接続される。
【００２２】
第７抵抗Ｒ７は、第３抵抗Ｒ３及び第４抵抗Ｒ４の接続点Ｐ３と差動増幅回路３０の反転入力端子との間に接続される。
【００２３】
第８抵抗Ｒ８は、差動増幅回路３０の反転入力端子及び第７抵抗Ｒ７の接続点Ｐ４と差動増幅回路３０の出力端子との間に接続される。
【００２４】
第９抵抗Ｒ９及び第１０抵抗Ｒ１０は、差動増幅回路３０の出力端子及び第８抵抗Ｒ８の接続点Ｐ５とグランドとの間に直列に接続される。
【００２５】
第５抵抗及び第７抵抗Ｒ７は、理想状態では互いに等しい抵抗値を持つ（但し、実際には、所定の許容誤差範囲内でばらつく）。同様に、第６抵抗Ｒ６及び第８抵抗Ｒ８は、理想状態では互いに等しい抵抗値を持つ（但し、実際には、所定の許容誤差範囲内でばらつく）。同様に、第９抵抗Ｒ９及び第１０抵抗Ｒ１０は、理想状態では互いに等しい抵抗値を持つ（但し、実際には、所定の許容誤差範囲内でばらつく）。
【００２６】
第９抵抗Ｒ９及び第１０抵抗Ｒ１０の接続点Ｐ６は、ボルテージフォロア４０の非反転入力端子に接続される。これにより、差動増幅回路３０の出力電圧Ｖｏｕｔの分圧値（第９抵抗Ｒ９及び第１０抵抗Ｒ１０の抵抗値が実質的に等しいので、出力電圧Ｖｏｕｔの１／２）がボルテージフォロア４０の非反転入力端子に与えられる。
【００２７】
図２は、第１比較例による電圧検出回路１００を示す図であり、図３は、第２比較例による電圧検出回路２００を示す図である。
【００２８】
図２に示す第１比較例による電圧検出回路１００は、図１を参照して説明した本実施例の電圧検出回路１に対して、分圧抵抗の中点Ｍ（Ｒ２とＲ４の中点Ｍ）に作動電源Ｖｄｄ１／２の電圧が与えられている点が、主に異なる。尚、抵抗Ｒ１１０と抵抗Ｒ１２０とは抵抗値が実質的に同じとされる。尚、第１比較例では、第１抵抗Ｒ１乃至第８抵抗Ｒ８の各抵抗値は、本実施例の電圧検出回路１における第１抵抗Ｒ１乃至第８抵抗Ｒ８の各抵抗値とそれぞれ同じであるとする。
【００２９】
図３に示す第２比較例による電圧検出回路２００は、図１を参照して説明した本実施例の電圧検出回路１に対して、分圧抵抗の中点Ｍ（Ｒ２とＲ４の中点Ｍ）にグランドが接続されている点が、主に異なる。尚、第２比較例では、第１抵抗Ｒ１乃至第８抵抗Ｒ８の各抵抗値は、本実施例の電圧検出回路１における第１抵抗Ｒ１乃至第８抵抗Ｒ８の各抵抗値とそれぞれ同じであるとする。
【００３０】
本実施例と、第１比較例及び第２比較例を比較するに、本実施例の場合、オペアンプを理想オペアンプとみなしたとき、出力電圧Ｖｏｕｔは、次の式で表される。
【００３１】
【数１】
2014190765.tif 000003
【００３２】
尚、ここでは、各抵抗の抵抗値は、「Ｒ＊」で表し、＊は、各抵抗のＲの後に付された数字に対応する。
【００３３】
他方、第１比較例の場合、オペアンプを理想オペアンプとみなしたとき、出力電圧Ｖｏｕｔは、次の式で表される。
【００３４】
【数２】
2014190765.tif 000004
【００３５】
また、第２比較例の場合、オペアンプを理想オペアンプとみなしたとき、出力電圧Ｖｏｕｔは、次の式で表される。
【００３６】
【数３】
2014190765.tif 000005
【００３７】
第１比較例の場合、数２の式から分かるように、分子にはＲ８を含んだ項が存在する（また、Ｒ６，Ｒ８に対称性がある）一方、分母には、Ｒ８を含んだ項は全く表れない。第２比較例の場合も同様に、数３の式から分かるように、分子にはＲ８を含んだ項が存在する（また、Ｒ６，Ｒ８に対称性がある）一方、分母には、Ｒ８を含んだ項は全く表れない。これは、Ｒ８の公差の影響は、分子側のみ現れ、出力電圧Ｖｏｕｔの誤差に結びつきやすいことを意味する。
【００３８】
これに対して、本実施例の場合、数１の式から分かるように、分子にはＲ８を含んだ項が存在する（また、Ｒ６，Ｒ８に対称性がある）し、分母にもＲ８を含んだ項（また、Ｒ６，Ｒ８に対称性がある）。これは、Ｒ８の公差の影響は、分子及び分母の双方に現れ、少なくとも部分的な相殺によって出力電圧Ｖｏｕｔの誤差に結びつき難いことを意味する。従って、本実施例によれば、第８抵抗Ｒ８の公差に起因した出力電圧Ｖｏｕｔの誤差を低減することができる。
【００３９】
また、第１比較例の場合、数２の式から分かるように、分母に、（Ｖｄｄ／２）で括られた項が存在する。これは、Ｖｐｎが低いとき（低電圧側であるとき）でも出力電圧Ｖｏｕｔの誤差が生じやすいことを意味する。即ち、Ｖｐｎが低いときは、（Ｖｄｄ／２）で括られた項の影響を受けやすくなり、出力電圧Ｖｏｕｔの誤差が生じやすくなる。
【００４０】
これに対して、本実施例の場合、数１の式から分かるように、分母には、Ｖｐｎで括られた項しか存在しない。即ち、分母には、（Ｖｄｄ／２）で括られた項等が存在しない。これは、Ｖｐｎが低いとき（低電圧側であるとき）に出力電圧Ｖｏｕｔの誤差が生じ難いことを意味する。従って、本実施例によれば、Ｖｐｎが低いときにおける出力電圧Ｖｏｕｔの誤差を低減することができる。
【００４１】
図４は、本実施例と第１比較例及び第２比較例との間における回路の動作上の相違の説明図であり、（Ａ）は本実施例の場合を示し、（Ｂ）は第１比較例の場合を示し、（Ｃ）は第２比較例の場合を示す。図４においては、差動増幅回路（オペアンプ）３０の入力インピーダンスが∞であることに基づいて回路が簡略化して表現されている。
【００４２】
第１比較例の場合、図４（Ｂ）に示すように、差動増幅回路３０の出力端子（Ｖｏｕｔ）と中点Ｍとの間の電位差は、（Ｖｏｕｔ−Ｖｄｄ／２）である。また、第６抵抗Ｒ６のグランド側と中点Ｍとの間の電位差は、Ｖｄｄ／２である。基本的には（Ｖｏｕｔ−Ｖｄｄ／２）≠Ｖｄｄ／２であるので、回路動作は上下（中点Ｍに対して上側と下側）で対称とならない。即ち、Ｖｏｕｔ＝Ｖｄｄであるとき以外は、回路動作は上下で対称とならない。尚、接続点Ｐ２と接続点Ｐ４は、オペアンプの動作（イマジナリショート）により同電位となる。
【００４３】
第２比較例の場合、図４（Ｃ）に示すように、差動増幅回路３０の出力端子（Ｖｏｕｔ）と中点Ｍとの間の電位差は、Ｖｏｕｔである。また、第６抵抗Ｒ６のグランド側と中点Ｍとの間の電位差は、０である。基本的にはＶｏｕｔ≠０であるので、回路動作は上下で対称とならない。即ち、Ｖｏｕｔ＝０であるとき以外は、回路動作は上下で対称とならない。
【００４４】
これに対して、本実施例の場合、図４（Ａ）に示すように、差動増幅回路３０の出力端子（Ｖｏｕｔ）と中点Ｍとの間の電位差は、常に出力電圧Ｖｏｕｔの１／２である。また、第６抵抗Ｒ６のグランド側と中点Ｍとの間の電位差は、常に出力電圧Ｖｏｕｔの１／２である。これは、上述の如く、中点Ｍには出力電圧Ｖｏｕｔの１／２が常に与えられているためである。従って、本実施例の場合は、回路動作は常に（Ｖｏｕｔの如何に拘らず）上下で対称となる。これは、抵抗Ｒ８の公差の影響は少なくとも部分的な相殺によって出力電圧Ｖｏｕｔの誤差に結びつき難いことを意味する。従って、本実施例によれば、抵抗Ｒ８の公差に起因した出力電圧Ｖｏｕｔの誤差を低減することができる。
【００４５】
図５は、本実施例と第１比較例との間における出力電圧精度の特性の比較を示す図である。ここでは、理想状態の抵抗値をそれぞれＲ１＝１０ｍｅｇΩ、Ｒ３＝１０ｍｅｇΩ、Ｒ２＝３０ｋΩ、Ｒ４＝３０ｋΩ、Ｒ５＝３ｋΩ、Ｒ７＝３ｋΩ、Ｒ６＝１１０．０３ｋΩ、Ｒ８＝１１０．０３ｋΩとする。そして、各抵抗値の抵抗許容差±５％として、モンテカルロ法にて、バッテリ１０の電圧Ｖｐｎの各値に対して出力電圧Ｖｏｕｔの取りうるばらつき（誤差）の上限ラインと下限ラインを算出すると、図５に示すグラフのような特性となる。尚、実際には、出力電圧Ｖｏｕｔの範囲は、差動増幅回路３０の作動電源の範囲に規定されるが、ここでは、かかる規制がないものとしている。
【００４６】
第１比較例の場合、上述の如く、図５に示すように、Ｖｐｎが低いとき（低電圧側であるとき）出力電圧Ｖｏｕｔの誤差が大きく現れている。これに対して、本実施例の場合は、Ｖｐｎが低いときの出力電圧Ｖｏｕｔの誤差が低減されていることが分かる。尚、本実施例の場合、第９抵抗Ｒ９及び第１０抵抗Ｒ１０が存在するため、第９抵抗Ｒ９及び第１０抵抗Ｒ１０の誤差が出力電圧Ｖｏｕｔの誤差要因となりうる。しかしながら、第９抵抗Ｒ９及び第１０抵抗Ｒ１０の誤差が例えば同等の抵抗許容差±５％であるとき、上記の条件下では出力電圧Ｖｏｕｔの最大誤差に影響しないことが計算上確認された。
【００４７】
図６は、本実施例と第２比較例との間における出力電圧精度の特性の比較を示す図である。同様に、ここでも、理想状態の抵抗値をそれぞれＲ１＝１０ｍｅｇΩ、Ｒ３＝１０ｍｅｇΩ、Ｒ２＝３０ｋΩ、Ｒ４＝３０ｋΩ、Ｒ５＝３ｋΩ、Ｒ７＝３ｋΩ、Ｒ６＝１１０．０３ｋΩ、Ｒ８＝１１０．０３ｋΩとする。そして、各抵抗値の抵抗許容差±５％として、モンテカルロ法にて、バッテリ１０の電圧Ｖｐｎの各値に対して出力電圧Ｖｏｕｔの取りうるばらつき（誤差）の上限ラインと下限ラインを算出すると、図６に示すグラフのような特性となる。尚、実際には、出力電圧Ｖｏｕｔの範囲は、差動増幅回路３０の作動電源の範囲に規定されるが、ここでは、かかる規制がないものとしている。
【００４８】
第２比較例の場合、図５に示すように、Ｖｐｎが高いとき（高電圧側であるとき）出力電圧Ｖｏｕｔの誤差が大きく現れている。これに対して、本実施例の場合は、Ｖｐｎが高いときの出力電圧Ｖｏｕｔの誤差が低減されていることが分かる。
【００４９】
このように本実施例によれば、バッテリ１０の電圧Ｖｐｎが低電圧である場合でも高電圧である場合でも高い精度で出力電圧Ｖｏｕｔを検出することができる。即ち、本実施例によれば、基準電位（中点Ｍの電位）が出力電圧Ｖｏｕｔに応じて変化する結果、バッテリ１０の電圧Ｖｐｎの値の取りうる範囲（検出電圧範囲）の全体に亘って回路が対称的に動作するので、高精度な電圧検出回路１を実現することができる。
【００５０】
また、本実施例によれば、追加部品も少なく低コストで高精度な電圧検出回路１を実現することができる。これにより、電圧検出回路１がインバータに組み込まれる場合は、インバータの小型化に寄与することができる。また、上述の如く高い精度で出力電圧Ｖｏｕｔを検出することができるため、電圧検出回路１の後段に過電圧保護回路が接続される場合は、過電圧保護回路の過電圧検出レベルもバラツキを低減することができる。これにより、高い信頼性でインバータのパワー素子（例えば、ＩＧＢＴ：Insulated  Gate  Bipolar  Transistor）や平滑コンデンサを保護することが可能となる。或いは、低耐圧の素子を使用することも可能となる。
【００５１】
図７は、他の実施例による電圧検出回路２を示す図である。
【００５２】
本実施例の電圧検出回路２は、図１に示した電圧検出回路１に対して、ボルテージフォロア４０が非反転増幅回路４２に置換された点が主に異なる。これに伴い、第９抵抗Ｒ９及び第１０抵抗Ｒ１０は、理想状態では互いに異なる抵抗値をもつ。ここでは、一例として、Ｒ９：Ｒ１０＝３：１であるとする。
【００５３】
非反転増幅回路４２は、オペアンプにより形成されてよい。尚、図７に示す例では、非反転増幅回路４２は、単電源（Ｖｄｄ）で動作しているが、両電源で動作してもよい。尚、非反転増幅回路４２のオペアンプと差動増幅回路３０のオペアンプとは、全体としての小型化を図るために、オペアンプ２個入りのパッケージ（８ピン）により構成されてもよい。
【００５４】
非反転増幅回路４２の反転入力端子には、負帰還、即ち非反転増幅回路４２の出力電圧を抵抗Ｒ１１と抵抗Ｒ１２によって分圧された電圧が与えられる。抵抗Ｒ１１及び抵抗Ｒ１２は互いに等しい。即ちＲ１１：Ｒ１２＝１：１である。これにより、出力電圧Ｖｏｕｔは、第９抵抗Ｒ９及び第１０抵抗Ｒ１０により１／４に分圧された後、非反転増幅回路４２により２倍増幅される。この結果、図１に示した電圧検出回路１と同様、分圧抵抗２０の中点Ｍには、差動増幅回路３０の出力電圧Ｖｏｕｔの１／２の電圧が与えられる。
【００５５】
図７に示す電圧検出回路２によれば、図１に示した電圧検出回路１と実質的に同様の効果を得ることができる。尚、図７に示す例では、第９抵抗Ｒ９及び第１０抵抗Ｒ１０は、Ｒ９：Ｒ１０＝３：１であったが、他の抵抗比であってもよい。例えば、Ｒ９：Ｒ１０＝７：１であれば、非反転増幅回路４２の増幅度を４にすればよい。
【００５６】
以上、各実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。また、前述した実施例の構成要素を全部又は複数を組み合わせることも可能である。
【００５７】
例えば、上述した実施例では、電圧検出回路１、２は、インバータに組み込まれているが、インバータの外部に設けられてもよいし、他の装置内に組み込まれてもよい。
【００５８】
また、上述した実施例では、電圧検出回路１、２は、接続点Ｐ１と第５抵抗Ｒ５との間にバッファを備えておらず、また、接続点Ｐ３と第７抵抗Ｒ７との間にバッファを備えていない。しかしながら、電圧検出回路１、２は、接続点Ｐ１と第５抵抗Ｒ５との間にバッファを備えると共に、接続点Ｐ３と第７抵抗Ｒ７との間にバッファを備えてもよい。
【符号の説明】
【００５９】
１，２    電圧検出回路
１０    バッテリ
２０    分圧抵抗
３０    差動増幅回路
４０    ボルテージフォロア
４２    非反転増幅回路
【図１】
2014190765.tif 000006
【図２】
2014190765.tif 000007
【図３】
2014190765.tif 000008
【図４】
2014190765.tif 000009
【図５】
2014190765.tif 000010
【図６】
2014190765.tif 000011
【図７】
2014190765.tif 000012