(57)【要約】  半導体装置は、半導体基板ＳＢと、半導体基板ＳＢの主面上に形成された配線構造とを有している。配線構造が含む複数の配線層のうちの最上の第１配線層はパッドＰＤを含んでおり、パッドＰＤは、銅ワイヤを接合するための第１領域と、プローブを接触させるための第２領域とを有している。配線構造が含む複数の配線層のうちの第１配線層よりも１つ下の第２配線層は、パッドＰＤの直下に配置された配線Ｍ６を含んでおり、配線Ｍ６は、パッドＰＤの第１領域以外の領域の直下に配置され、パッドＰＤの第１領域の直下には、配線Ｍ６と同層の導体パターンは形成されていない。
2017145256.tif 000002
【特許請求の範囲】
【請求項１】
パッドを有する半導体チップと、
前記半導体チップの前記パッドに電気的に接続された銅ワイヤと、
前記半導体チップおよび前記銅ワイヤを封止する封止樹脂部と、
を有する半導体装置であって、
前記半導体チップは、
半導体基板と、
前記半導体基板の主面上に形成された、複数の絶縁膜と複数の配線層とを含む配線構造と、
を有し、
前記複数の配線層のうちの最上の第１配線層は、前記パッドを含み、
前記パッドは、前記銅ワイヤを接合するための第１領域と、プローブを接触させるための第２領域とを有し、
前記複数の配線層のうちの前記第１配線層より１つ下の第２配線層は、前記パッドの直下に配置された第１配線を含み、
前記第１配線は、前記パッドの前記第１領域以外の領域の直下に配置されており、
前記パッドの前記第１領域の直下には、前記第１配線と同層の導体パターンは形成されていない、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１配線は、前記パッドの前記第２領域の直下に配置されている、半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記複数の配線層のうちの前記第２配線層より１つ下の第３配線層は、前記パッドの直下に配置された第２配線および第３配線を含み、
前記第２配線は、前記パッドの前記第１領域の直下に配置されており、
前記第３配線は、前記パッドの前記第１領域以外の領域の直下に配置されている、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第３配線は、前記パッドの前記第２領域の直下に配置されている、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第１配線は、電源配線またはグランド配線である、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記半導体チップでは、前記半導体チップの上面の第１の辺に沿って前記パッドが複数配列しており、
前記第１配線は、前記複数のパッドの下を延在している、半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記複数のパッドの前記第２領域同士は、前記第１の辺に沿う方向に一列に並んでおり、
前記第１配線は、前記複数のパッドの前記第２領域の下を直線的に延在している、半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記複数のパッドの前記第１領域同士は、前記第１の辺に沿う方向に一列に並んでいる、半導体装置。
【請求項９】
請求項７記載の半導体装置において、
前記複数のパッドには、前記第２領域よりも前記第１領域が前記第１の辺に近い第１パッドと、前記第１領域よりも前記第２領域が前記第１の辺に近い第２パッドとが混在しており、
前記第２パッドと前記第１の辺との間の距離は、前記第１パッドと前記第１の辺との間の距離よりも大きい、半導体装置。
【請求項１０】
請求項６記載の半導体装置において、
前記複数のパッドには、前記第２領域よりも前記第１領域が前記第１の辺に近い第１パッドと、前記第１領域よりも前記第２領域が前記第１の辺に近い第２パッドとが混在している、半導体装置。
【請求項１１】
半導体基板と、
前記半導体基板の主面上に形成された、複数の絶縁膜と複数の配線層とを含む配線構造と、
を有する半導体装置であって、
前記複数の配線層のうちの最上の第１配線層は、パッドを含み、
前記パッドは、銅ワイヤを接合するための第１領域と、プローブを接触させるための第２領域とを有し、
前記複数の配線層のうちの前記第１配線層より１つ下の第２配線層は、前記パッドの直下に配置された第１配線を含み、
前記第１配線は、前記パッドの前記第１領域以外の領域の直下に配置されており、
前記パッドの前記第１領域の直下には、前記第１配線と同層の導体パターンは形成されていない、半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記第１配線は、前記パッドの前記第２領域の直下に配置されている、半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記複数の配線層のうちの前記第２配線層より１つ下の第３配線層は、前記パッドの直下に配置された第２配線および第３配線を含み、
前記第２配線は、前記パッドの前記第１領域の直下に配置されており、
前記第３配線は、前記パッドの前記第１領域以外の領域の直下に配置されている、半導体装置。
【請求項１４】
請求項１３記載の半導体装置において、
前記第３配線は、前記パッドの前記第２領域の直下に配置されている、半導体装置。
【請求項１５】
請求項１１記載の半導体装置において、
前記配線構造は、前記パッドの前記第１領域および前記第２領域を露出するような開口部を有する第１絶縁膜を有している、半導体装置。
【請求項１６】
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板の主面上に、複数の絶縁膜と複数の配線層とを含む配線構造を形成する工程、
（ｃ）前記複数の配線層のうちの最上の第１配線層に含まれるパッドにプローブを接触させてプローブ検査を行う工程、
（ｄ）前記パッドに銅ワイヤを電気的に接続する工程、
を有する半導体装置の製造方法であって、
前記パッドは、前記銅ワイヤを接合するための第１領域と、前記プローブを接触させるための第２領域とを有し、
前記複数の配線層のうちの前記第１配線層より１つ下の第２配線層は、前記パッドの直下に配置された第１配線を含み、
前記第１配線は、前記パッドの前記第１領域以外の領域の直下に配置され、
前記パッドの前記第１領域の直下には、前記第１配線と同層の導体パターンは形成されない、半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、
前記第１配線は、前記パッドの前記第２領域の直下に配置される、半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記複数の配線層のうちの前記第２配線層より１つ下の第３配線層は、前記パッドの直下に配置された第２配線および第３配線を含み、
前記第２配線は、前記パッドの前記第１領域の直下に配置され、
前記第３配線は、前記パッドの前記第１領域以外の領域の直下に配置される、半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、
前記第３配線は、前記パッドの前記第２領域の直下に配置される、半導体装置の製造方法。
【請求項２０】
請求項１６記載の半導体装置の製造方法において、
前記（ｃ）工程では、垂直型プローブカードが用いられる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば、銅ワイヤを接続する半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【０００２】
半導体チップのパッドには、ワイヤが接続される。パッドに接続するワイヤとしては、金ワイヤがあるが、近年、銅ワイヤを用いることが検討されてきている。【０００３】
特開２０１４−１４３２３６号公報（特許文献１）には、銅ワイヤボンディングに適用可能な半導体装置に関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１４３２３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
銅ワイヤを接続する半導体装置において、信頼性を向上させることが望まれる。【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、パッドを有する半導体チップと、前記半導体チップの前記パッドに電気的に接続された銅ワイヤと、前記半導体チップおよび前記銅ワイヤを封止する封止樹脂部と、を有している。前記半導体チップにおいて、前記パッドは、前記銅ワイヤを接合するための第１領域と、プローブを接触させるための第２領域とを有している。前記半導体チップにおいて、前記パッドよりも１つ下の配線層は、前記パッドの直下に配置された第１配線を含んでおり、前記第１配線は、前記パッドの前記第１領域以外の領域の直下に配置され、前記パッドの前記第１領域の直下には、前記第１配線と同層の導体パターンは形成されていない。【０００８】
一実施の形態によれば、半導体装置は、半導体基板と、前記半導体基板の主面上に形成された配線構造とを有している。前記配線構造が含む複数の配線層のうちの最上の第１配線層はパッドを含み、前記パッドは、銅ワイヤを接合するための第１領域と、プローブを接触させるための第２領域とを有している。前記配線構造が含む前記複数の配線層のうちの前記第１配線層よりも１つ下の第２配線層は、前記パッドの直下に配置された第１配線を含んでおり、前記第１配線は、前記パッドの前記第１領域以外の領域の直下に配置され、前記パッドの前記第１領域の直下には、前記第１配線と同層の導体パターンは形成されていない。【０００９】
一実施の形態によれば、半導体装置の製造工程は、（ａ）半導体基板を準備する工程と、（ｂ）前記半導体基板の主面上に配線構造を形成する工程と、（ｃ）前記配線構造が含む複数の配線層のうちの最上の第１配線層に含まれるパッドにプローブを接触させてプローブ検査を行う工程と、（ｄ）前記パッドに銅ワイヤを電気的に接続する工程と、を有している。前記パッドは、前記銅ワイヤを接合するための第１領域と、前記プローブを接触させるための第２領域とを有している。  前記複数の配線層のうちの前記第１配線層より１つ下の第２配線層は、前記パッドの直下に配置された第１配線を含んでおり、前記第１配線は、前記パッドの前記第１領域以外の領域の直下に配置され、前記パッドの前記第１領域の直下には、前記第１配線と同層の導体パターンは形成されていない。
【発明の効果】
【００１０】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】一実施の形態の半導体装置の全体平面図である。
【図２】図１の半導体装置（半導体チップ）をパッケージ化した半導体装置（半導体パッケージ）の一例を示す断面図である。
【図３】図１の半導体装置（半導体チップ）をパッケージ化した半導体装置（半導体パッケージ）の他の一例を示す断面図である。
【図４】図２に示される半導体装置の製造工程を示すプロセスフロー図である。
【図５】図３に示される半導体装置の製造工程を示すプロセスフロー図である。
【図６】一実施の形態の半導体装置の要部断面図である。
【図７】一実施の形態の半導体装置の要部断面図である。
【図８】図７に示されるパッドにワイヤが電気的に接続された状態を示す断面図である。
【図９】一実施の形態の半導体装置の要部平面図である。
【図１０】一実施の形態の半導体装置の要部平面図である。
【図１１】プローブ検査時にパッドにプローブを接触させる様子を示す断面図である。
【図１２】一実施の形態の半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中の要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中の要部断面図である。
【図２０】第１検討例の半導体装置の要部断面図である。
【図２１】図２０に示されるパッドに銅ワイヤが電気的に接続された状態を示す断面図である。
【図２２】第２検討例の半導体装置の要部断面図である。
【図２３】図２２に示されるパッドに銅ワイヤが電気的に接続された状態を示す断面図である。
【図２４】一実施の形態の半導体装置の要部平面図である。
【図２５】一実施の形態の半導体装置の要部平面図である。
【図２６】一実施の形態の半導体装置の要部平面図である。
【図２７】一実施の形態の半導体装置の要部平面図である。
【図２８】一実施の形態の半導体装置の要部平面図である。
【図２９】一実施の形態の半導体装置の要部平面図である。
【図３０】一実施の形態の半導体装置の要部平面図である。
【図３１】一実施の形態の半導体装置の要部平面図である。
【図３２】パッド領域の配列の例を示す平面図である。
【図３３】パッド領域の配列の例を示す平面図である。
【発明を実施するための形態】
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１４】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１５】
（実施の形態）
＜半導体チップの全体構造について＞
本実施の形態の半導体装置を、図面を参照して説明する。
【００１６】
図１は、本実施の形態の半導体装置（半導体チップ）ＣＰの全体平面図であり、図１は、半導体装置ＣＰの上面側の全体平面図が示されている。
【００１７】
本実施の形態の半導体装置（半導体チップ）ＣＰは、一方の主面である上面と、上面とは反対側の主面である裏面（下面）とを有しており、図１には、半導体装置ＣＰの上面が示されている。なお、半導体装置ＣＰにおいて、パッドＰＤが形成された側の主面を、半導体装置ＣＰの上面と呼び、パッドＰＤが形成された側の主面（すなわち上面）とは反対側の主面を、半導体装置ＣＰの裏面と呼ぶものとする。
【００１８】
半導体装置ＣＰは、図１に示されるように、上面側に、複数のパッド（パッド電極、電極パッド、ボンディングパッド）ＰＤを有している。パッドＰＤは、半導体装置ＣＰの外部接続用の端子として機能する。パッドＰＤは、ワイヤボンディング用のパッドであり、半導体装置ＣＰを用いて半導体パッケージなどを製造する際には、パッドＰＤにワイヤ（後述のワイヤＢＷに対応）が電気的に接続される。
【００１９】
半導体装置ＣＰの平面形状は、四角形状であり、より特定的には、矩形状であるが、矩形の角に丸みを持たせることもできる。図１に示されるように、半導体装置ＣＰの上面において、複数のパッドＰＤが外周に沿って並んで配置されている。図１の場合は、半導体装置ＣＰの上面において、四辺に沿って、複数のパッドＰＤが配置（配列）されているが、これに限定されず、三辺、二辺または一辺に沿って複数のパッドＰＤが配置（配列）される場合もあり得る。また、図１の場合は、パッドは１列に配列しているが、これに限定されず、例えば２列に配列することもでき、また、いわゆる千鳥配列に配列することもできる。また、半導体装置ＣＰが備えるパッドＰＤの数は、必要に応じて変更可能である。
【００２０】
＜半導体パッケージ構造について＞
図２は、本実施の形態の半導体装置（半導体チップ）ＣＰをパッケージ化した半導体装置（半導体パッケージ）ＰＫＧの一例を模式的に示す断面図であり、図３は、他の一例を示す断面図である。なお、図２に示される半導体装置ＰＫＧを、符号ＰＫＧ１を付して半導体装置ＰＫＧ１と称し、図３に示される半導体装置ＰＫＧを、符号ＰＫＧ２を付して半導体装置ＰＫＧ２と称することとする。
【００２１】
図２に示される半導体装置（半導体パッケージ）ＰＫＧ１は、リードフレームを用いて製造した半導体パッケージである。半導体装置ＰＫＧ１は、半導体装置（半導体チップ）ＣＰと、半導体装置ＣＰを支持または搭載するダイパッド（チップ搭載部）ＤＰと、複数のリードＬＤと、複数のリードＬＤと半導体装置ＣＰの上面の複数のパッドＰＤとをそれぞれ電気的に接続する複数のワイヤ（ボンディングワイヤ）ＢＷと、これらを封止する封止部ＭＲ１とを有している。
【００２２】
封止部（封止樹脂部）ＭＲ１は、封止樹脂部であり、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。封止部ＭＲ１により、半導体装置ＣＰ、複数のリードＬＤおよび複数のワイヤＢＷが封止され、電気的および機械的に保護される。
【００２３】
半導体装置ＣＰは、半導体装置ＣＰの上面が上方を向くようにダイパッドＤＰの上面上に搭載（配置）され、半導体装置ＣＰの裏面がダイパッドＤＰの上面に接合材（ダイボンド材、接着材）ＢＤ１を介して接合されて固定されている。また、半導体装置ＣＰは、封止部ＭＲ１内に封止されており、封止部ＭＲ１から露出されない。
【００２４】
リード（リード部）ＬＤは、導電体からなり、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。各リードＬＤは、リードＬＤのうちの封止部ＭＲ１内に位置する部分であるインナリード部と、リードＬＤのうちの封止部ＭＲ１外に位置する部分であるアウタリード部とからなり、アウタリード部は、封止部ＭＲ１の側面から封止部ＭＲ１外に突出している。
【００２５】
各リードＬＤのアウタリード部は、アウタリード部の端部近傍の下面が封止部ＭＲ１の下面よりも若干下に位置するように折り曲げ加工されている。リードＬＤのアウタリード部は、半導体装置ＰＫＧ１の外部端子として機能する。
【００２６】
半導体装置ＣＰの上面の各パッドＰＤは、各リードＬＤのインナリード部に、導電性接続部材であるワイヤ（ボンディングワイヤ）ＢＷを介して電気的に接続されている。すなわち、各ワイヤＢＷの両端のうち、一方の端部は、半導体装置ＣＰの各パッドＰＤに接続され、他方の端部は、各リードＬＤのインナリード部の上面に接続されている。ワイヤＢＷは、導電性を有しており、具体的には、銅（Ｃｕ）を主成分とする銅（Ｃｕ）ワイヤである。ワイヤＢＷは、封止部ＭＲ１内に封止されており、封止部ＭＲ１から露出されない。
【００２７】
なお、ここでは、半導体装置ＰＫＧ１がＱＦＰ（Quad Flat Package）型の半導体パッケージである場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばＱＦＮ（Quad Flat Non-leaded package）構成、ＳＯＰ（Small Out-line Package）構成等のような別のパッケージ構成としてもよい。
【００２８】
図３に示される半導体装置（半導体パッケージ）ＰＫＧ２は、配線基板を用いて製造した半導体パッケージである。半導体装置ＰＫＧ２は、半導体装置（半導体チップ）ＣＰと、半導体装置ＣＰを搭載（支持）する配線基板ＰＣと、半導体装置ＣＰの上面の複数のパッドＰＤとこれに対応する配線基板ＰＣの複数の接続端子ＢＬＤとを電気的に接続する複数のワイヤＢＷと、半導体装置ＣＰおよびワイヤＢＷを含む配線基板ＰＣの上面を覆う封止部ＭＲ２と、を有している。半導体装置ＰＫＧ２は、更に、配線基板ＰＣの下面に外部端子としてエリアアレイ配置で設けられた複数の半田ボールＢＬを有している。
【００２９】
配線基板ＰＣは、互いに反対側の主面である上面および下面を有しており、半導体装置ＣＰは、半導体装置ＣＰの上面が上方を向くように配線基板ＰＣの上面上に搭載（配置）され、半導体装置ＣＰの裏面が配線基板ＰＣの上面に接合材（ダイボンド材、接着材）ＢＤ２を介して接合されて固定されている。半導体装置ＣＰは、封止部ＭＲ２内に封止されており、封止部ＭＲ２から露出されない。
【００３０】
配線基板ＰＣの上面には、複数の接続端子（ボンディングリード）ＢＬＤが設けられ、配線基板ＰＣの下面には、複数の導電性ランドＤＬが設けられている。配線基板ＰＣの上面の複数の接続端子ＢＬＤは、配線基板ＰＣの配線を介して、配線基板ＰＣの下面の複数の導電性ランドＤＬと、それぞれ電気的に接続されている。配線基板ＰＣの配線としては、配線基板ＰＣの上面の配線、配線基板ＰＣのビア配線、配線基板ＰＣの内部配線、および配線基板ＰＣの下面の配線などがある。各導電性ランドＤＬには突起電極として、半田ボールＢＬが接続（形成）されている。このため、配線基板ＰＣの下面には、複数の半田ボールＢＬがアレイ状に配置されており、それら複数の半田ボールＢＬは、半導体装置ＰＫＧ２の外部端子として機能することができる。
【００３１】
半導体装置ＣＰの上面の各パッドＰＤは、配線基板ＰＣの上面の各接続端子ＢＬＤに、導電性接続部材であるワイヤ（ボンディングワイヤ）ＢＷを介して電気的に接続されている。すなわち、各ワイヤＢＷの両端のうち、一方の端部は、半導体装置ＣＰの各パッドＰＤに接続され、他方の端部は、各接続端子ＢＬＤに接続されている。上述のように、ワイヤＢＷは、銅（Ｃｕ）を主成分とする銅（Ｃｕ）ワイヤである。ワイヤＢＷは、封止部ＭＲ２内に封止されており、封止部ＭＲ２から露出されない。
【００３２】
上記封止部ＭＲ１と同様に、封止部（封止樹脂部）ＭＲ２は、封止樹脂部であり、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。封止部ＭＲ２により、半導体装置ＣＰおよび複数のワイヤＢＷが封止され、電気的および機械的に保護される。
【００３３】
なお、ここでは、半導体装置ＰＫＧ２がＢＧＡ（Ball Grid Array）型の半導体パッケージである場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばＬＧＡ（Land Grid Array）構成等のような別のパッケージ構成としてもよい。
【００３４】
次に、図２に示される半導体装置ＰＫＧ１の製造工程と、図３に示される半導体装置ＰＫＧ２の製造工程について説明する。図４は、図２に示される半導体装置ＰＫＧ１の製造工程を示すプロセスフロー図であり、図５は、図３に示される半導体装置ＰＫＧ２の製造工程を示すプロセスフロー図である。
【００３５】
まず、図２に示される半導体装置ＰＫＧ１の製造工程について、図２および図４を参照しながら説明する。
【００３６】
半導体装置ＰＫＧ１を製造するには、まず、リードフレームおよび半導体装置（半導体チップ）ＣＰを準備する（図４のステップＳ１）。リードフレームは、フレーム枠と、フレーム枠に連結された複数のリードＬＤと、フレーム枠に複数の吊りリードを介して連結されたダイパッドＤＰとを、一体的に有している。ステップＳ１では、リードフレームを先に準備してから半導体装置ＣＰを準備しても、半導体装置ＣＰを先に準備してからリードフレームを準備しても、あるいはリードフレームと半導体装置ＣＰとを同時に準備してもよい。
【００３７】
なお、図４にも示されるように、リードフレームを作製（製造）することにより、リードフレームを準備することができ、また、半導体装置ＣＰを製造することにより、半導体装置ＣＰを準備することができる。半導体装置ＣＰの製造工程は、ウエハ・プロセスと、その後のプローブ検査（ウエハテスト）工程と、その後の裏面研削（バックグラインド）工程およびダイシング工程とにより行われるが、詳細は、後述の図１２〜図１９を参照して後で説明する。なお、ダイシング工程は、裏面研削工程の後に行われるが、裏面研削工程を行わずにダイシング工程を行う場合もあり得る。
【００３８】
次に、ダイボンディング工程を行って、リードフレームのダイパッドＤＰ上に半導体装置ＣＰを接合材ＢＤ１を介して搭載して接合する（図４のステップＳ２）。
【００３９】
次に、ワイヤボンディング工程を行って、半導体装置ＣＰの複数のパッドＰＤとリードフレームの複数のリードＬＤ（のインナリード部）とを複数のワイヤＢＷを介してそれぞれ電気的に接続する（図４のステップＳ３）。各ワイヤＢＷの一方の端部は、半導体装置ＣＰの各パッドＰＤに接続され、他方の端部は、各リードＬＤのインナリード部の上面に接続される。ワイヤボンディングの際は、半導体装置ＣＰは所定の温度に加熱される。
【００４０】
次に、モールド工程（樹脂成形工程）による樹脂封止を行って、半導体装置ＣＰおよびそれに接続された複数のワイヤＢＷを封止部（封止樹脂部）ＭＲ１によって封止する（図４のステップＳ４）。このステップＳ４のモールド工程によって、半導体装置ＣＰ、ダイパッドＤＰ、複数のリードＬＤのインナリード部、複数のワイヤＢＷおよび吊りリードを封止する封止部ＭＲ１が形成される。
【００４１】
次に、封止部ＭＲ１から露出しているリードＬＤのアウタリード部に必要に応じてめっき処理を施してから、封止部ＭＲ１の外部において、リードＬＤおよび吊りリードを所定の位置で切断して、リードフレームのフレーム枠から分離する（図４のステップＳ５）。
【００４２】
次に、封止部ＭＲ１から突出するリードＬＤのアウタリード部を折り曲げ加工（リード加工、リード成形）する（図４のステップＳ６）。
【００４３】
このようにして、図２に示される半導体装置ＰＫＧ１が製造される。
【００４４】
次に、図３に示される半導体装置ＰＫＧ２の製造工程について、図３および図５を参照しながら説明する。
【００４５】
半導体装置ＰＫＧ２を製造するには、まず、配線基板ＰＣおよび半導体装置（半導体チップ）ＣＰを準備する（図５のステップＳ１１）。この段階では、複数の配線基板ＰＣがアレイ状に一体的に繋がっていてもよい。ステップＳ１１では、配線基板ＰＣを先に準備してから半導体装置ＣＰを準備しても、半導体装置ＣＰを先に準備してから配線基板ＰＣを準備しても、あるいは配線基板ＰＣと半導体装置ＣＰとを同時に準備してもよい。
【００４６】
次に、ダイボンディング工程を行って、配線基板ＰＣ上に、半導体装置（半導体チップ）ＣＰを接合材ＢＤ２を介して搭載して接合する（図５のステップＳ１２）。
【００４７】
次に、ワイヤボンディング工程を行って、半導体装置ＣＰの複数のパッドＰＤとその半導体装置ＣＰが搭載された配線基板ＰＣの複数の接続端子ＢＬＤとを、複数のワイヤＢＷを介してそれぞれ電気的に接続する（図５のステップＳ１３）。各ワイヤＢＷの一方の端部は、半導体装置ＣＰの各パッドＰＤに接続され、他方の端部は、各接続端子ＢＬＤに接続される。ワイヤボンディングの際は、半導体装置ＣＰは所定の温度に加熱される。
【００４８】
次に、モールド工程（樹脂成形工程）による樹脂封止を行って、配線基板ＰＣの上面上に半導体装置ＣＰおよびワイヤＢＷを覆うように封止部（封止樹脂部）ＭＲ２を形成し、半導体装置ＣＰおよびワイヤＢＷを封止部ＭＲ２によって封止する（図５のステップＳ１４）。
【００４９】
次に、配線基板ＰＣの下面の各導電性ランドＤＬに半田ボールＢＬを接続する（図５のステップＳ１５）。
【００５０】
その後、複数の配線基板ＰＣがアレイ状に一体的に繋がっている状態の場合は、複数の配線基板ＰＣがアレイ状に一体的に繋がった配線基板母体を、切断（ダイシング）することにより、個々の配線基板ＰＣに分割する（図５のステップＳ１６）。この際、配線基板母体とともに、封止部ＭＲ２も一緒に切断される場合もあり得る。
【００５１】
このようにして、図３に示される半導体装置ＰＫＧ２が製造される。
【００５２】
＜半導体チップの内部構造について＞
図６は、本実施の形態の半導体装置（半導体チップ）ＣＰの要部断面図である。また、図７も、本実施の形態の半導体装置ＣＰの要部断面図であり、図６と同じ断面が示されているが、図７では、層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。
【００５３】
本実施の形態の半導体装置ＣＰは、半導体基板ＳＢの主面にＭＩＳＦＥＴなどの半導体素子が形成され、その半導体基板ＳＢ上に、複数の配線層を含む多層配線構造が形成されている。以下に、本実施の形態の半導体装置の構成例について具体的に説明する。
【００５４】
図６に示されるように、本実施の形態の半導体装置を構成する単結晶シリコンなどからなる半導体基板ＳＢには、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor)などの半導体素子が形成されている。
【００５５】
半導体基板ＳＢの主面には、ＳＴＩ（Shallow Trench Isolation）法などにより素子分離領域ＳＴが形成されており、半導体基板ＳＢにおいて、この素子分離領域ＳＴにより規定された活性領域に、ＭＩＳＦＥＴ１が形成されている。素子分離領域ＳＴは、半導体基板ＳＢに形成された溝に埋め込まれた絶縁膜からなる。
【００５６】
ＭＩＳＦＥＴ１は、半導体基板ＳＢの主面上にゲート絶縁膜を介して形成されたゲート電極ＧＥと、ゲート電極ＧＥの両側の半導体基板ＳＢ内に形成されたソース・ドレイン領域（ソースまたはドレイン用の半導体領域）ＳＤと、を有している。ソース・ドレイン領域ＳＤは、ＬＤＤ（Lightly doped Drain）構造とすることもでき、その場合、ゲート電極ＧＥの側壁上には、サイドウォールスペーサとも称される側壁絶縁膜（図示せず）が形成される。ＭＩＳＦＥＴ１としては、ｎチャネル型のＭＩＳＦＥＴまたはｐチャネル型のＭＩＳＦＥＴ、あるいは、ｎチャネル型のＭＩＳＦＥＴとｐチャネル型のＭＩＳＦＥＴとの両方を形成することができる。なお、ｎチャネル型のＭＩＳＦＥＴのソース・ドレイン領域ＳＤは、半導体基板ＳＢのｐ型ウエル（図示せず）内に形成され、ｐチャネル型のＭＩＳＦＥＴのソース・ドレイン領域ＳＤは、半導体基板ＳＢのｎ型ウエル（図示せず）内に形成される。
【００５７】
なお、ここでは、半導体基板ＳＢに形成する半導体素子として、ＭＩＳＦＥＴを例に挙げて説明しているが、この他、容量素子、抵抗素子、メモリ素子、または他の構成のトランジスタなどを形成してもよい。
【００５８】
また、ここでは、半導体基板ＳＢとして単結晶シリコン基板を例に挙げて説明しているが、他の形態として、半導体基板ＳＢとして、ＳＯＩ（Silicon On Insulator）基板などを用いることもできる。
【００５９】
半導体基板ＳＢ上には、複数の絶縁膜（層間絶縁膜）と複数の配線層とを含む配線構造（多層配線構造）が形成されている。
【００６０】
すなわち、半導体基板ＳＢ上に、複数の層間絶縁膜（絶縁膜）ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６，ＩＬ７が形成され、この複数の層間絶縁膜ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６，ＩＬ７に、プラグＶ１、ビア部Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６および配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６が形成されている。そして、層間絶縁膜ＩＬ７上に層間絶縁膜ＩＬ８が形成され、この層間絶縁膜ＩＬ８上にパッドＰＤが形成されている。なお、層間絶縁膜ＩＬ８上に、パッドＰＤと同層の配線（図示せず）を形成することもできる。
【００６１】
具体的には、半導体基板ＳＢ上に、上記ＭＩＳＦＥＴ１を覆うように、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に導電性のプラグＶ１が埋め込まれ、プラグＶ１が埋め込まれた層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２が形成され、この層間絶縁膜ＩＬ２に配線Ｍ１が埋め込まれている。そして、配線Ｍ１が埋め込まれた層間絶縁膜ＩＬ２上に、層間絶縁膜ＩＬ３が形成され、この層間絶縁膜ＩＬ３に配線Ｍ２が埋め込まれ、配線Ｍ２が埋め込まれた層間絶縁膜ＩＬ３上に、層間絶縁膜ＩＬ４が形成され、この層間絶縁膜ＩＬ４に配線Ｍ３が埋め込まれている。そして、配線Ｍ３が埋め込まれた層間絶縁膜ＩＬ４上に、層間絶縁膜ＩＬ５が形成され、この層間絶縁膜ＩＬ５に配線Ｍ４が埋め込まれ、配線Ｍ４が埋め込まれた層間絶縁膜ＩＬ５上に、層間絶縁膜ＩＬ６が形成され、この層間絶縁膜ＩＬ６に配線Ｍ５が埋め込まれている。そして、配線Ｍ５が埋め込まれた層間絶縁膜ＩＬ６上に、層間絶縁膜ＩＬ７が形成され、この層間絶縁膜ＩＬ７に配線Ｍ６が埋め込まれ、配線Ｍ６が埋め込まれた層間絶縁膜ＩＬ７上に、層間絶縁膜ＩＬ８が形成され、この層間絶縁膜ＩＬ８上にパッドＰＤが形成されている。層間絶縁膜ＩＬ１〜ＩＬ８のそれぞれは、単層の絶縁膜（例えば酸化シリコン膜）、または複数の絶縁膜の積層膜とすることができる。そして、層間絶縁膜ＩＬ８上に、パッドＰＤを覆うように絶縁膜ＰＶが形成され、この絶縁膜ＰＶには、パッドＰＤの一部を露出する開口部ＯＰが形成されている。
【００６２】
プラグＶ１は、導電体からなり、配線Ｍ１の下に配置されている。プラグＶ１は、配線Ｍ１と、半導体基板ＳＢに形成された種々の半導体領域（例えばソース・ドレイン領域ＳＤ）やゲート電極ＧＥなどとを、電気的に接続している。
【００６３】
ビア部Ｖ２は、導電体からなり、配線Ｍ２と一体的に形成されており、配線Ｍ２と配線Ｍ１との間に配置されて、配線Ｍ２と配線Ｍ１とを電気的に接続している。すなわち、層間絶縁膜ＩＬ３には、デュアルダマシン法を用いることにより、配線Ｍ２と、配線Ｍ２と一体的に形成されたビア部Ｖ２とが埋め込まれている。他の形態として、シングルダマシン法を用いることにより、ビア部Ｖ２と配線Ｍ２とを別々に形成することも可能であり、これは、ビア部Ｖ３，Ｖ４，Ｖ５，Ｖ６，Ｖ７についても同様である。
【００６４】
ビア部Ｖ３は、導電体からなり、配線Ｍ３と一体的に形成されており、配線Ｍ３と配線Ｍ２との間に配置されて、配線Ｍ３と配線Ｍ２とを電気的に接続している。すなわち、層間絶縁膜ＩＬ４には、デュアルダマシン法を用いることにより、配線Ｍ３と、配線Ｍ３と一体的に形成されたビア部Ｖ３とが埋め込まれている。
【００６５】
ビア部Ｖ４は、導電体からなり、配線Ｍ４と一体的に形成されており、配線Ｍ４と配線Ｍ３との間に配置されて、配線Ｍ４と配線Ｍ３とを電気的に接続している。すなわち、層間絶縁膜ＩＬ５には、デュアルダマシン法を用いることにより、配線Ｍ４と、配線Ｍ４と一体的に形成されたビア部Ｖ４とが埋め込まれている。
【００６６】
ビア部Ｖ５は、導電体からなり、配線Ｍ５と一体的に形成されており、配線Ｍ５と配線Ｍ４との間に配置されて、配線Ｍ５と配線Ｍ４とを電気的に接続している。すなわち、層間絶縁膜ＩＬ６には、デュアルダマシン法を用いることにより、配線Ｍ５と、配線Ｍ５と一体的に形成されたビア部Ｖ５とが埋め込まれている。
【００６７】
ビア部Ｖ６は、導電体からなり、配線Ｍ６と一体的に形成されており、配線Ｍ６と配線Ｍ５との間に配置されて、配線Ｍ６と配線Ｍ５とを電気的に接続している。すなわち、層間絶縁膜ＩＬ７には、デュアルダマシン法を用いることにより、配線Ｍ６と、配線Ｍ６と一体的に形成されたビア部Ｖ６とが埋め込まれている。
【００６８】
また、ここでは、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、ダマシン法で形成したダマシン配線（埋込配線）として図示および説明したが、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばアルミニウム配線とすることもできる。
【００６９】
図６および図７に示されるように、層間絶縁膜ＩＬ８において、パッドＰＤと平面視で重なる位置に開口部（スルーホール、貫通孔）ＳＨが形成されており、開口部ＳＨ内には、ビア部Ｖ７が形成されている（埋め込まれている）。ビア部Ｖ７は、導電体からなり、パッドＰＤと配線Ｍ６との間に配置されて、パッドＰＤと配線Ｍ６とを電気的に接続している。すなわち、層間絶縁膜ＩＬ６には、シングルダマシン法を用いることにより、ビア部Ｖ７が埋め込まれている。
【００７０】
なお、本実施の形態では、ビア部Ｖ７とパッドＰＤとを別々に形成しているが、他の形態として、ビア部Ｖ７をパッドＰＤと一体的に形成することも可能である。ビア部Ｖ７をパッドＰＤと一体的に形成する場合は、パッドＰＤの一部が層間絶縁膜ＩＬ８の開口部ＳＨ内を埋め込むことにより、ビア部Ｖ７が形成される。
【００７１】
半導体基板ＳＢ上には、複数の絶縁膜（層間絶縁膜）と複数の配線層とを含む配線構造（多層配線構造）が形成されているが、配線Ｍ１は、半導体基板ＳＢ上に形成された配線構造に含まれる複数の配線層のうちの、最下の配線層の配線である。また、配線Ｍ２は、配線構造に含まれる複数の配線層のうちの、最下の配線層よりも１つ上の配線層の配線である。また、配線Ｍ３は、配線構造に含まれる複数の配線層のうちの、最下の配線層よりも２つ上の配線層の配線である。また、配線Ｍ４は、配線構造に含まれる複数の配線層のうちの、最下の配線層よりも３つ上の配線層の配線である。また、配線Ｍ５は、配線構造に含まれる複数の配線層のうちの、最下の配線層よりも４つ上の配線層の配線である。また、配線Ｍ６は、配線構造に含まれる複数の配線層のうちの、最下の配線層よりも５つ上の配線層の配線である。また、パッドＰＤは、配線構造に含まれる複数の配線層のうちの、最下の配線層よりも６つ上の配線層（すなわち最上の配線層）に形成されている。
【００７２】
別の見方をすると、パッドＰＤは、半導体基板ＳＢ上に形成された配線構造に含まれる複数の配線層のうちの、最上の配線層に含まれている。また、配線Ｍ６は、配線構造に含まれる複数の配線層のうちの、最上の配線層よりも１つ下の配線層の配線である。また、配線Ｍ５は、配線構造に含まれる複数の配線層のうちの、最上の配線層よりも２つ下の配線層の配線である。また、配線Ｍ４は、配線構造に含まれる複数の配線層のうちの、最上の配線層よりも３つ下の配線層の配線である。また、配線Ｍ３は、配線構造に含まれる複数の配線層のうちの、最上の配線層よりも４つ下の配線層の配線である。また、配線Ｍ２は、配線構造に含まれる複数の配線層のうちの、最上の配線層よりも５つ下の配線層の配線である。また、配線Ｍ１は、配線構造に含まれる複数の配線層のうちの、最上の配線層よりも６つ下の配線層（すなわち最下の配線層）の配線である。
【００７３】
配線Ｍ６の厚みは、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の各厚みよりも厚い。また、パッドＰＤの厚みは、配線Ｍ６の厚みよりも厚い。また、配線Ｍ６の幅は、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の各幅よりも大きい。また、パッドＰＤの幅は、配線Ｍ６の幅よりも大きい。なお、配線の幅は、半導体基板ＳＢの主面に略平行で、かつ、その配線の延在方向に略垂直な方向の幅（寸法）に対応している。また、パッドＰＤの幅は、パッドＰＤの短辺方向の寸法（図９における縦方向の寸法）に対応している。また、層間絶縁膜ＩＬ７，ＩＬ８の各厚みは、層間絶縁膜ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６の各厚みよりも厚い。
【００７４】
厚みの一例を以下に記載するが、これに限定されるものではない。パッドＰＤの厚み（主としてＡｌ含有導電膜ＡＭ１の厚み）は、例えば１０００〜２０００ｎｍ程度であり、配線Ｍ６の厚みは、例えば５００〜１０００ｎｍ程度であり、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の各厚みは、例えば５０〜２００ｎｍ程度である。また、層間絶縁膜ＩＬ８の厚みは、例えば５００〜１０００ｎｍ程度であり、層間絶縁膜ＩＬ７の厚みは、例えば１０００〜２０００ｎｍ程度であり、層間絶縁膜ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６の各厚みは、例えば１００〜４００ｎｍ程度であり、層間絶縁膜ＩＬ２の厚みは、例えば５０〜２００ｎｍ程度である。層間絶縁膜ＩＬ１の厚みは、例えば１００〜５００ｎｍ程度である。
【００７５】
なお、ここでは、半導体基板ＳＢ上に形成された配線構造に含まれる配線層の数が、パッドＰＤが形成された配線層を含めて合計７層の場合について説明したが、これに限定されず、半導体基板ＳＢ上に形成された配線構造に含まれる配線層の数は、種々変更可能である。但し、半導体基板ＳＢ上に形成された配線構造には、複数の配線層が含まれており、その複数の配線層のうちの最上の配線層に、パッドＰＤが含まれている。
【００７６】
図８は、パッドＰＤにワイヤ（ボンディングワイヤ）ＢＷが電気的に接続された状態を示す断面図であり、上記図７に対応する断面図が示されている。図７と同様に、図８においても、層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。また、上記図２および図３の半導体装置ＰＫＧ１，ＰＫＧ２においては、図８のようにパッドＰＤにワイヤＢＷが電気的に接続されているが、図８では、封止樹脂（上記封止部ＭＲ１，ＭＲ２に対応）の図示は省略している。
【００７７】
図８に示されるように、パッドＰＤには、接続用部材として、ワイヤＢＷが電気的に接続される。ワイヤＢＷは、銅（Ｃｕ）を主成分とする銅（Ｃｕ）ワイヤである。ワイヤＢＷとしては、全体が銅（Ｃｕ）からなる銅（Ｃｕ）ワイヤだけでなく、表面をパラジウム（Ｐｄ）膜などで被覆した銅（Ｃｕ）ワイヤを用いることもできる。ワイヤＢＷは、絶縁膜ＰＶの開口部ＯＰから露出するパッドＰＤに接合されて電気的に接続される。なお、ワイヤＢＷは、パッドＰＤのワイヤ接合領域ＷＡ（図６および図７参照）に接合される。
【００７８】
ワイヤＢＷは、銅（Ｃｕ）ワイヤであり、硬い素材であるため、機械的な圧力を加えてワイヤＢＷをパッドＰＤに対して圧着することで、高い接合強度を得ることができる。また、銅（Ｃｕ）ワイヤは、金（Ａｕ）ワイヤに比べて安価であるため、コストを低減できるという利点がある。
【００７９】
＜パッドの構成について＞
上記図７および上記図８と図９〜図１１とを参照して、パッドＰＤの構成について更に説明する。
【００８０】
図９および図１０は、本実施の形態の半導体装置（半導体チップ）ＣＰの要部平面図であり、パッドＰＤ形成領域の平面図が示されている。上記図７の断面図は、図９のＡ１−Ａ１線の位置での断面図にほぼ対応している。
【００８１】
なお、図９では、パッドＰＤを実線で示し、絶縁膜ＰＶの開口部ＯＰを二点鎖線で示し、ワイヤ接合領域ＷＡおよびプローブ接触領域ＰＡを点線（破線）で示してあり、図９には、配線Ｍ６は図示されていない。一方、図１０は、図９と同じ平面領域が示されているが、図１０では、図９の構成に加えて、更に配線Ｍ６とビア部Ｖ７も示してある。すなわち、図１０では、配線Ｍ６を実線で示し、パッドＰＤを一点鎖線で示し、絶縁膜ＰＶの開口部ＯＰを二点鎖線で示し、ワイヤ接合領域ＷＡおよびプローブ接触領域ＰＡを点線（破線）で示してあり、また、ビア部Ｖ７（開口部ＳＨ）の形成位置も図示されている。
【００８２】
また、図１１は、プローブ検査時にパッドＰＤにプローブ（プローブ針、探針）ＰＲＢを接触させる様子を示す断面図であり、上記図７に対応する断面図が示されている。図７と同様に、図１１においても、層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。
【００８３】
図７に示されるように、パッドＰＤは、層間絶縁膜ＩＬ８上に形成されており、層間絶縁膜ＩＬ８上に、パッドＰＤの一部を覆うように、絶縁膜ＰＶが形成されており、パッドＰＤの一部は、絶縁膜ＰＶに設けられた開口部ＯＰから露出されている。すなわち、図７および図９に示されるように、開口部ＯＰは、パッドＰＤ用の開口部であり、平面視でパッドＰＤに内包されるように形成されている。このため、開口部ＯＰの平面寸法（平面積）は、パッドＰＤの平面寸法（平面積）よりも小さく、パッドＰＤは、開口部ＯＰから露出される部分（すなわち平面視で開口部ＯＰと重なる部分）と、絶縁膜ＰＶで覆われる部分（すなわち平面視で開口部ＯＰと重ならない部分）とを有している。パッドＰＤの上面のうち、外周部（開口部ＯＰと平面視で重ならない部分）は絶縁膜ＰＶで覆われており、中央部（開口部ＯＰと平面視で重なる部分）は、絶縁膜ＰＶで覆われずに露出されている。
【００８４】
絶縁膜ＰＶは、半導体装置（半導体チップ）ＣＰの最上層の膜であり、表面保護膜として機能することができる。すなわち、絶縁膜ＰＶは、パッシベーション膜である。パッドＰＤと開口部ＯＰのそれぞれの平面形状は、例えば四角形状（より特定的には矩形状）である。絶縁膜ＰＶとしては、単層の絶縁膜、または複数の絶縁膜を積層した積層絶縁膜を用いることができる。また、他の形態として、絶縁膜ＰＶ上に更に他の絶縁膜を設けることもできるが、そのような場合でも、開口部ＯＰからパッドＰＤの一部が露出される状態は維持される。
【００８５】
パッドＰＤの上面において開口部ＯＰから露出する領域は、例えばボンディングワイヤ（上記ワイヤＢＷに対応）およびプローブのような外部部材がパッドＰＤに接触することが可能な領域である。
【００８６】
本実施の形態においては、開口部ＯＰから露出するパッドＰＤの上面において、半導体チップ（またはダイシング前のチップ領域）の電気的特性試験（プローブ検査）時にプローブ（プローブ針、探針）が接触する領域を、プローブ接触領域ＰＡと称することとする。プローブ検査においては、パッドＰＤのプローブ接触領域ＰＡにプローブが接触してプローブ痕が形成される。このため、プローブ検査を行う前の段階では、プローブ接触領域ＰＡは、プローブ検査でプローブが接触する予定の領域とみなすこともでき、また、プローブ検査中は、プローブ接触領域ＰＡは、プローブが接触する領域とみなすこともでき、また、プローブ検査を行った後は、プローブ接触領域ＰＡは、プローブ痕が形成されている領域とみなすこともできる。
【００８７】
図１１には、プローブ検査時にパッドＰＤにプローブＰＲＢを接触させる様子が示されており、パッドＰＤの上面のプローブ接触領域ＰＡ（図６、図７、図９および図１０参照）にプローブＰＲＢを接触させて、電気的試験（プローブ検査）を行うことができる。
【００８８】
また、本実施の形態においては、開口部ＯＰから露出するパッドＰＤの上面において、ワイヤ（上記ワイヤＢＷに対応）が接合（接続）される領域を、ワイヤ接合領域（ワイヤ接続領域）ＷＡと称することとする。半導体パッケージを製造する際のワイヤボンディング工程（上記ステップＳ３，Ｓ１３に対応）では、パッドＰＤのワイヤ接合領域ＷＡにワイヤ（ＢＷ）が接合（接続）され、製造された半導体パッケージ（上記半導体装置ＰＫＧに対応）においては、パッドＰＤのワイヤ接合領域ＷＡにワイヤ（ＢＷ）が接合（接続）された状態となっている。このため、パッドＰＤにワイヤを接合する前の段階では、ワイヤ接合領域ＷＡは、ワイヤが接合される予定の領域とみなすこともでき、パッドＰＤにワイヤを接合した後の段階では、ワイヤ接合領域ＷＡは、ワイヤが接合された領域とみなすこともできる。
【００８９】
上記図８には、パッドＰＤにワイヤＢＷが電気的に接続された状態が示されており、ワイヤＢＷは、パッドＰＤの上面のワイヤ接合領域ＷＡ（図６、図７、図９および図１０参照）に接合されて電気的に接続される。
【００９０】
プローブ接触領域ＰＡおよびワイヤ接合領域ＷＡは、図６、図７、図９および図１０に示されている。プローブ接触領域ＰＡとワイヤ接合領域ＷＡとは、互いに異なる平面領域であり、平面視において重なっていない。このため、プローブ検査においては、パッドＰＤのプローブ接触領域ＰＡにプローブが接触してプローブ痕が形成されるが、パッドＰＤのワイヤ接合領域ＷＡには、プローブは接触せず、プローブ痕は形成されない。また、ワイヤボンディング工程（上記ステップＳ３，Ｓ１３に対応）においては、パッドＰＤのワイヤ接合領域ＷＡにワイヤ（上記ワイヤＢＷに対応）が接合されるが、パッドＰＤのプローブ接触領域ＰＡには、ワイヤ（上記ワイヤＢＷに対応）は接合されない。プローブ接触領域ＰＡの平面寸法（平面積）は、開口部ＯＰの平面寸法（平面積）よりも小さく、また、ワイヤ接合領域ＷＡの平面寸法（平面積）は、開口部ＯＰの平面寸法（平面積）よりも小さく、平面視において、プローブ接触領域ＰＡおよびワイヤ接合領域ＷＡは、開口部ＯＰに内包されている。
【００９１】
なお、プローブ接触領域ＰＡとワイヤ接合領域ＷＡとを互いに異なる平面領域にしたのは、次のような理由からである。すなわち、プローブ検査では、パッドＰＤ上面のプローブ接触領域ＰＡにプローブ（プローブ針、探針）押し当てて、電気的な検査を行う。このため、プローブ検査を行うと、パッドＰＤのプローブ接触領域ＰＡにプローブ痕が形成されることになる。パッドＰＤの上面において、プローブ痕が形成された領域は、平坦性が低下している。このため、パッドＰＤの上面においてプローブ痕が形成されている領域にワイヤボンディング工程でワイヤ（ＢＷ）を接合しようとすると、ワイヤ（ＢＷ）の接合強度が低下する虞がある。このため、ワイヤ（ＢＷ）は、パッドＰＤの上面においてプローブ痕が形成されていない領域に接合することが望ましく、それを可能とするために、本実施の形態では、プローブ接触領域ＰＡとワイヤ接合領域ＷＡとを互いに異なる平面領域としている。これにより、プローブ検査では、パッドＰＤのプローブ接触領域ＰＡにプローブが接触してプローブ痕が形成されるが、ワイヤボンディング工程では、プローブ痕が形成されていないワイヤ接合領域ＷＡにワイヤ（ＢＷ）を接合することができる。従って、ワイヤ（ＢＷ）の接合強度を向上させることができるため、ワイヤ（ＢＷ）の接続の信頼性を向上させることができ、ひいては半導体パッケージの信頼性を向上させることができる。
【００９２】
パッドＰＤは、主としてアルミニウム（Ａｌ）により形成されたアルミニウムパッドである。具体的には、パッドＰＤは、バリア導体膜（バリア導電膜）ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ（アルミニウム）含有導電膜ＡＭ１と、Ａｌ含有導電膜ＡＭ１上のバリア導体膜（バリア導電膜）ＢＲ２とを有する積層膜により形成されている。なお、パッドＰＤのうち、絶縁膜ＰＶで覆われた部分（絶縁膜ＰＶの下に位置する部分）では、Ａｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２が形成されているが、パッドＰＤのうち、絶縁膜ＰＶで覆われずに絶縁膜ＰＶの開口部ＯＰから露出された部分では、Ａｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２は形成されていない。これは、絶縁膜ＰＶの開口部ＯＰから露出された部分のバリア導体膜ＢＲ２を除去したためである。
【００９３】
Ａｌ含有導電膜ＡＭ１は、Ａｌ（アルミニウム）を含有する導電膜であるが、好ましくは、アルミニウム（Ａｌ）を主成分（主体）とする導電材料膜（但し金属伝導を示す導電材料膜）からなる。Ａｌ含有導電膜ＡＭ１としては、アルミニウム膜（純アルミニウム膜）を用いることができるが、これに限定されず、アルミニウム（Ａｌ）を主成分（主体）とする化合物膜または合金膜を用いることもできる。例えば、Ａｌ（アルミニウム）とＳｉ（シリコン）との化合物膜または合金膜、あるいは、Ａｌ（アルミニウム）とＣｕ（銅）との化合物膜または合金膜、あるいは、Ａｌ（アルミニウム）とＳｉ（シリコン）とＣｕ（銅）との化合物膜または合金膜を、Ａｌ含有導電膜ＡＭ１として好適に用いることができる。Ａｌ含有導電膜ＡＭ１におけるＡｌ（アルミニウム）の組成比（含有率）は５０原子％より大きい（すなわちＡｌリッチである）が、９８原子％以上であれば、より好ましい。
【００９４】
バリア導体膜ＢＲ１とバリア導体膜ＢＲ２とは、いずれも導電膜（好ましくは金属伝導を示す導電膜）である。このうち、バリア導体膜ＢＲ１は、下地（例えば層間絶縁膜ＩＬ８）に対する密着性を向上させ、剥がれを防止する機能を有している。このため、バリア導体膜ＢＲ１は、下地（例えば層間絶縁膜ＩＬ８）に対する密着性と、バリア導体膜ＢＲ１上に形成するＡｌ含有導電膜ＡＭ１に対する密着性とに優れていることが望ましい。バリア導体膜ＢＲ１としては、例えば、下から順にチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜とチタン（Ｔｉ）膜との積層膜を好適に用いることができるが、それ以外にも、例えば、チタン（Ｔｉ）膜の単体膜、窒化チタン（ＴｉＮ）膜の単体膜、あるいは、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜などを、バリア導体膜ＢＲ１として用いることができる。
【００９５】
バリア導体膜ＢＲ２は、絶縁膜ＰＶに対する密着性を向上させ、剥がれを防止する機能を有している。このため、バリア導体膜ＢＲ２は、下地のＡｌ含有導電膜ＡＭ１に対する密着性と、バリア導体膜ＢＲ２上に形成する絶縁膜ＰＶに対する密着性とに優れていることが望ましい。また、バリア導体膜ＢＲ２は、フォトリソグラフィ工程における反射防止膜として機能することもできる。バリア導体膜ＢＲ２としては、窒化チタン（ＴｉＮ）膜を好適に用いることができるが、それ以外にも、例えば、チタン（Ｔｉ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、タングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜、チタンタングステン（ＴｉＷ）膜またはタンタルタングステン（ＴａＷ）膜を、バリア導体膜ＢＲ２として用いることができる。
【００９６】
Ａｌ含有導電膜ＡＭ１は、パッドＰＤの主導体膜として機能することができる。Ａｌ含有導電膜ＡＭ１の厚みは、バリア導体膜ＢＲ１，ＢＲ２の各厚みよりも大きい（厚い）。パッドＰＤは、主としてＡｌ含有導電膜ＡＭ１により形成されているため、アルミニウムパッドとみなすことができる。
【００９７】
なお、図７の場合は、パッドＰＤのＡｌ含有導電膜ＡＭ１が絶縁膜ＰＶの開口部ＯＰから露出されている。このため、パッドＰＤにワイヤＢＷを接合する際には、上記図８に示されるように、パッドＰＤのＡｌ含有導電膜ＡＭ１に対してワイヤＢＷが直接的に接合されることになる。
【００９８】
他の形態として、絶縁膜ＰＶの開口部ＯＰから露出するパッドＰＤのＡｌ含有導電膜ＡＭ１上に金属膜（例えばパラジウム膜など）を形成することもできる。この場合、パッドＰＤにワイヤＢＷを接合する際には、パッドＰＤのＡｌ含有導電膜ＡＭ１上に形成された金属膜（例えばパラジウム膜など）に対してワイヤＢＷが接合されることになる。この場合、ワイヤＢＷとパッドＰＤのＡｌ含有導電膜ＡＭ１との間にはこの金属膜が介在し、ワイヤＢＷは、この金属膜を介してパッドＰＤのＡｌ含有導電膜ＡＭ１に電気的に接続されることになる。この場合、パッドＰＤのＡｌ含有導電膜ＡＭ１上に形成されたこの金属膜も、パッドＰＤの一部とみなすこともできる。
【００９９】
いずれにしても、パッドＰＤに対してワイヤボンディングを行うと、ワイヤＢＷは、パッドＰＤに電気的に接続される。
【０１００】
パッドＰＤは、ビア部Ｖ７を介してパッドＰＤよりも下層の配線Ｍ６と電気的に接続されている。ビア部Ｖ７は、平面視において、パッドＰＤと重なるが、開口部ＯＰとは重ならない位置に形成されていることが好ましい。すなわち、ビア部Ｖ７は、絶縁膜ＰＶで覆われている部分のパッドＰＤの下に配置されていることが好ましい。
【０１０１】
他の形態として、パッドＰＤに対してパッドＰＤと同層の配線を一体的に接続し、その配線を、ビア部Ｖ７と同層のビア部（層間絶縁膜ＩＬ８に埋め込まれた導電性のビア部）を介して下層の配線Ｍ６に電気的に接続することもできる。その場合、パッドＰＤの下にビア部Ｖ７を設ける必要はなく、また、パッドＰＤに接続されるパッドＰＤと同層の配線は、そのパッドＰＤと一体的に形成され、その配線の下に、ビア部Ｖ７と同層のビア部を配置すればよい。
【０１０２】
図９および図１０の場合、パッドＰＤの平面形状と開口部ＯＰの平面形状は、それぞれ略長方形状である。開口部ＯＰの平面寸法（平面積）はパッドＰＤの平面寸法（平面積）よりも若干小さく、平面視において開口部ＯＰはパッドＰＤに内包されており、また、プローブ接触領域ＰＡおよびワイヤ接合領域ＷＡは、平面視において開口部ＯＰに内包されている。パッドＰＤの長辺方向（図９および図１０の横方向）に、プローブ接触領域ＰＡとワイヤ接合領域ＷＡとが並んでいる。パッドＰＤの長辺方向は、例えば、半導体装置ＣＰの上面に略平行で、かつ後述のチップ辺ＣＨに略垂直な方向である。パッドＰＤのうち、平面視において開口部ＯＰと重なる部分が、言い換えると開口部ＯＰから露出される部分が、実質的なパッド（パッド電極、ボンディングパッド）として機能することができる。
【０１０３】
寸法の一例を以下に記載するが、これに限定されるものではない。開口部ＯＰの長辺は、例えば８０〜１６０μｍであり、開口部ＯＰの短辺は、例えば４０〜８０μｍ程度である。また、図９および図１０の場合、パッドＰＤにおいて、ワイヤ接合領域ＷＡが配置されている側のパッドＰＤの幅（図９における縦方向の寸法）を、プローブ接触領域ＰＡが配置されている側のパッドＰＤの幅（図９における縦方向の寸法）よりも若干（例えば２〜１０μｍ程度）大きくしている。同様に、図９および図１０の場合、開口部ＯＰにおいて、ワイヤ接合領域ＷＡが配置されている側の開口部ＯＰの幅（図９における縦方向の寸法）を、プローブ接触領域ＰＡが配置されている側の開口部ＯＰの幅（図９における縦方向の寸法）よりも若干（例えば２〜１０μｍ程度）大きくしている。ワイヤ接合領域ＷＡは、例えば直径３０〜５０μｍの略円形状の領域であり、プローブ接触領域ＰＡは、例えば直径８〜１５μｍ程度の略円形状の領域である。また、プローブ検査で用いるプローブの形状によっては、プローブ接触領域ＰＡの平面形状は、円形状以外にもなり得る。
【０１０４】
また、本実施の形態では、パッドＰＤの下の配線について工夫しており、これについて、図６、図７、図９および図１０を参照して説明する。
【０１０５】
半導体基板ＳＢ上に形成された配線構造には、複数の配線層が含まれており、その複数の配線層のうちの最上の配線層にパッドＰＤが形成され、その最上の配線層より１つ下の配線層に、配線Ｍ６が形成されている。すなわち、配線Ｍ６は、パッドＰＤが形成された配線層よりも１つ下の配線層の配線である。従って、配線Ｍ６よりも上層でかつパッドＰＤよりも下層の配線は、存在していない。
【０１０６】
本実施の形態においては、平面視においてパッドＰＤと重なる位置に配線Ｍ６を配置することができ、また、平面視においてパッドＰＤと重ならない位置に配線Ｍ６を配置することができる。すなわち、パッドＰＤが形成された配線層よりも１つ下の配線層の配線Ｍ６には、平面視においてパッドＰＤと重なる位置に配置された配線Ｍ６と、平面視においてパッドＰＤと重ならない位置に配置された配線Ｍ６とがあり得る。
【０１０７】
但し、配線Ｍ６は、どのような位置にも配置できるわけではなく、パッドＰＤのワイヤ接合領域ＷＡの直下の領域を、すなわち、平面視においてワイヤ接合領域ＷＡと重なる領域を、配線Ｍ６の配置禁止領域（配線Ｍ６の配置が禁止された領域）としている。そして、パッドＰＤのワイヤ接合領域ＷＡの直下以外の領域は、すなわち、平面視においてワイヤ接合領域ＷＡと重ならない領域は、配線Ｍ６の配置可能領域（配線Ｍ６を配置すること可能な領域）としている。
【０１０８】
そして、本実施の形態では、パッドＰＤのプローブ接触領域ＰＡの直下の領域、すなわち、平面視においてプローブ接触領域ＰＡと重なる領域も、配線Ｍ６の配置可能領域としている。つまり、本実施の形態では、パッドＰＤの直下の領域のうち、ワイヤ接合領域ＷＡの直下の領域は配線Ｍ６の配置禁止領域であるが、ワイヤ接合領域ＷＡの直下以外の領域は、配線Ｍ６の配置可能領域であり、パッドＰＤのプローブ接触領域ＰＡの直下の領域も、配線Ｍ６の配置可能領域となっている。言い換えると、平面視においてパッドＰＤと重なる領域のうち、ワイヤ接合領域ＷＡと重なる領域は配線Ｍ６の配置禁止領域であるが、ワイヤ接合領域ＷＡと重ならない領域は、配線Ｍ６の配置可能領域であり、プローブ接触領域ＰＡと重なる領域も、配線Ｍ６の配置可能領域となっている。
【０１０９】
このため、本実施の形態においては、図６、図７、図９および図１０にも示されるように、パッドＰＤの直下に配線Ｍ６が配置されおり、従って絶縁膜ＰＶの開口部ＯＰと平面視において重なる領域に配線Ｍ６が配置されているが、そのパッドＰＤの直下に配置された配線Ｍ６は、ワイヤ接合領域ＷＡを避けた位置に配置されている。すなわち、平面視においてパッドＰＤと重なる位置に配線Ｍ６が配置されているが、その配線Ｍ６は、平面視においてワイヤ接合領域ＷＡと重ならない位置に配置されている。このため、パッドＰＤのワイヤ接合領域ＷＡの直下には配線Ｍ６が配置されておらず、言い換えると、平面視においてパッドＰＤのワイヤ接合領域ＷＡと重なる領域には、配線Ｍ６が配置されていない。パッドＰＤのワイヤ接合領域ＷＡの直下には、配線Ｍ６が配置されていないため、パッドＰＤのワイヤ接合領域ＷＡの直下には、ビア部Ｖ７も配置されていない。そして、平面視においてプローブ接触領域ＰＡと重なる領域は配線Ｍ６の配置可能領域としているため、パッドＰＤのプローブ接触領域ＰＡの直下にも配線Ｍ６が配置されており、言い換えると、平面視においてパッドＰＤのプローブ接触領域ＰＡと重なる領域にも配線Ｍ６が配置されている。
【０１１０】
なお、本実施の形態では、パッドＰＤのワイヤ接合領域ＷＡの直下には、配線Ｍ６が配置されていないが、これを言い換えると、パッドＰＤのワイヤ接合領域ＷＡの直下には、配線Ｍ６と同層の導体パターン（金属パターン）が形成されていないことになる。
【０１１１】
図１０の構成について、より具体的に説明する。図１０の場合は、パッドＰＤの延在方向（図１０の横方向）に略垂直な方向（図１０の縦方向）に延在する複数本の配線Ｍ６（図１０で符号Ｍ６ａを付した配線Ｍ６ａに対応）が、パッドＰＤの下を通過（延在）している。この複数の配線Ｍ６ａの延在方向は、例えばチップ辺（後述のチップ辺ＣＨに対応）に沿った方向である。なお、チップ辺とは、半導体装置ＣＰの上面の外周を構成する四辺のうちの一辺に対応している。
【０１１２】
図１０に示される複数の配線Ｍ６ａは、パッドＰＤの下を通過しているが、ワイヤ接合領域ＷＡの直下の領域は通過しておらず、ワイヤ接合領域ＷＡと平面視において重ならない位置に配置されている。そして、平面視において、パッドＰＤと重なる領域のうち、ワイヤ接合領域ＷＡを含まずにプローブ接触領域ＰＡを含む領域を、複数の配線Ｍ６ａが通過している。このため、平面視において、少なくとも１本の配線Ｍ６ａがプローブ接触領域ＰＡと重なっており、言い換えると、少なくとも１本の配線Ｍ６ａが、プローブ接触領域ＰＡの直下の領域を通過している。
【０１１３】
図１０に示される複数の配線Ｍ６ａは、パッドＰＤの下を通過しているが、そのパッドＰＤと複数の配線Ｍ６ａとの間にビア部Ｖ７は配置されていない。このため、図１０に示されるパッドＰＤの下を通過する配線Ｍ６ａとそのパッドＰＤとは、電気的に接続されてはいない。一方、図１０に示される配線Ｍ６ｂは、ビア部Ｖ７を介してパッドＰＤと電気的に接続されている。この配線Ｍ６ｂとビア部Ｖ７も、ワイヤ接合領域ＷＡと平面視において重ならない位置に配置されている。なお、配線Ｍ６ａ，Ｍ６ｂは、パッドよりも１つ下の配線層の配線（Ｍ６）である。
【０１１４】
図１０の場合は、６本の配線Ｍ６ａがパッドＰＤの下を通過しているが、パッドＰＤの下を通過する配線Ｍ６ａの数は６本に限定されず、種々変更可能である。パッドＰＤの下を通過する配線Ｍ６ａとしては、例えば電源配線またはグランド配線を用いることができる。また、パッドＰＤの下を通過する複数の配線Ｍ６ａが、電源配線とグランド配線との両方を含んでいてもよい。なお、電源配線は、電源電位が供給される配線であり、グランド配線は、グランド電位が供給される配線である。配線Ｍ６の厚みは、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の各厚みよりも厚いため、配線Ｍ６の抵抗（配線抵抗）は、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のそれぞれの抵抗（配線抵抗）よりも低くすることが可能である。このため、電源配線またはグランド配線あるいはその両方に配線Ｍ６を用いることで、電源配線またはグランド配線あるいはその両方の抵抗（配線抵抗）を低減することができる。
【０１１５】
また、パッドＰＤよりも１つ下の配線層において、パッドＰＤの下に幅が広い１本の配線（Ｍ６）を通過させた場合よりも、比較的幅が狭い複数の配線（Ｍ６）を通過させた場合の方が、パッドＰＤに外力が印加された時にパッドＰＤと配線（Ｍ６）とで挟まれた層間絶縁膜ＩＬ８に生じるダメージを抑制しやすいため、半導体装置の信頼性を向上させる上で有利である。このため、図１０において、複数の配線Ｍ６ａを一体的に連結したものを、幅広の電源配線または幅広のグランド配線として用いることもできるが、それよりも、図１０のように、複数の比較的幅が狭い複数の配線Ｍ６ａを電源配線またはグランド配線として用いた方が、より好ましい。
【０１１６】
＜半導体装置の製造工程について＞
本実施の形態の半導体装置ＣＰの製造工程について、図１２〜図１９を参照して説明する。図１２〜図１９は、本実施の形態の半導体装置ＣＰの製造工程中の要部断面図である。
【０１１７】
まず、単結晶シリコンなどからなる半導体基板（半導体ウエハ）ＳＢを準備してから、半導体基板ＳＢに、周知の半導体製造技術を用いて、ＭＩＳＦＥＴなどの半導体素子を形成する。例えば、図１２に示されるように、半導体基板ＳＢにＳＴＩ法を用いて素子分離領域ＳＴを形成し、半導体基板ＳＢにイオン注入法を用いてウエル領域（図示せず）を形成し、半導体基板ＳＢ（ウエル領域）上にゲート絶縁膜を介してゲート電極ＧＥを形成し、半導体基板ＳＢ（ウエル領域）にイオン注入法を用いてソース・ドレイン領域ＳＤを形成する。これにより、半導体基板ＳＢにＭＩＳＦＥＴ１が形成される。
【０１１８】
次に、図１３に示されるように、半導体基板ＳＢ上に、ＭＩＳＦＥＴ１を覆うように、層間絶縁膜ＩＬ１を形成し、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁膜ＩＬ１にコンタクトホールを形成し、そのコンタクトホール内に導電膜を埋め込むことでプラグＶ１を形成する。
【０１１９】
次に、図１４に示されるように、プラグＶ１が埋め込まれた層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２を形成してから、層間絶縁膜ＩＬ２にシングルダマシン技術を用いて配線Ｍ１を埋め込む。それから、配線Ｍ１が埋め込まれた層間絶縁膜ＩＬ２上に層間絶縁膜ＩＬ３を形成してから、層間絶縁膜ＩＬ３にデュアルダマシン技術を用いて配線Ｍ２およびビア部Ｖ２を埋め込む。それから、配線Ｍ２が埋め込まれた層間絶縁膜ＩＬ３上に層間絶縁膜ＩＬ４を形成してから、層間絶縁膜ＩＬ４にデュアルダマシン技術を用いて配線Ｍ３およびビア部Ｖ３を埋め込む。それから、配線Ｍ３が埋め込まれた層間絶縁膜ＩＬ４上に層間絶縁膜ＩＬ５を形成してから、層間絶縁膜ＩＬ５にデュアルダマシン技術を用いて配線Ｍ４およびビア部Ｖ４を埋め込む。それから、配線Ｍ４が埋め込まれた層間絶縁膜ＩＬ５上に層間絶縁膜ＩＬ６を形成してから、層間絶縁膜ＩＬ６にデュアルダマシン技術を用いて配線Ｍ５およびビア部Ｖ５を埋め込む。それから、配線Ｍ５が埋め込まれた層間絶縁膜ＩＬ６上に層間絶縁膜ＩＬ７を形成してから、層間絶縁膜ＩＬ７にデュアルダマシン技術を用いて配線Ｍ６およびビア部Ｖ６を埋め込む。
【０１２０】
層間絶縁膜ＩＬ７と層間絶縁膜ＩＬ７に埋め込まれた配線Ｍ６およびビア部Ｖ６とをデュアルダマシン技術を用いて形成した後、図１５に示されるように、配線Ｍ６が埋め込まれた層間絶縁膜ＩＬ７上に、層間絶縁膜ＩＬ８を形成する。なお、図１５および後述の図１６〜１９においては、図面の簡略化のために、層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。
【０１２１】
次に、フォトリソグラフィ技術およびエッチング技術を用いて、層間絶縁膜ＩＬ８に開口部ＳＨを形成する。層間絶縁膜ＩＬ８に開口部ＳＨを形成すると、開口部ＳＨの底部では、配線Ｍ６の上面が露出される。
【０１２２】
次に、層間絶縁膜ＩＬ８上に、開口部ＳＨ内を埋めるようにビア部Ｖ７用の導電膜を形成してから、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法またはエッチバック法などを用いて開口部ＳＨの外部の導電膜（ビア部Ｖ７用の導電膜）を除去し、開口部ＳＨ内に導電膜（ビア部Ｖ７用の導電膜）を残す。これにより、開口部ＳＨ内に埋め込まれた導電膜（ビア部Ｖ７用の導電膜）からなるビア部Ｖ７を形成することができる。
【０１２３】
層間絶縁膜ＩＬ２〜ＩＬ６としては、例えば酸化シリコン膜などを用いることもできるが、低誘電率膜（Ｌｏｗ−ｋ膜）を用いれば、配線間の寄生容量を低減できるので、より好ましい。ここで、低誘電率膜は、その比誘電率が酸化シリコン（ＳｉＯ２）の比誘電率（＝３．８〜４．３）よりも低い絶縁膜をいい、特に、比誘電率が３．３よりも低い絶縁膜をいう。低誘電率膜の具体的な材料としては、例えば、ＳｉＯＣ膜（炭素含有の酸化シリコン）、ＳｉＯＦ膜（フッ素含有の酸化シリコン膜）、あるいはＳｉＣＮ膜（炭窒化シリコン膜）などを例示できる。
【０１２４】
層間絶縁膜ＩＬ７，ＩＬ８としては、例えば酸化シリコン膜などを用いることができる。酸化シリコン膜としては、ＴＥＯＳ（tetraethoxysilane）酸化膜またはＢＰＳＧ膜などを用いることも可能である。また、配線Ｍ６を含む配線層における隣接配線間隔は、それよりも下層の配線層における隣接配線間隔よりも大きく、また、層間絶縁膜ＩＬ７，ＩＬ８の各厚みは、層間絶縁膜ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６の各厚みよりも厚いため、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５に比べて、配線Ｍ６については、寄生容量が生じにくい。このため、層間絶縁膜ＩＬ７，ＩＬ８として低誘電率膜を用いることもできるが、層間絶縁膜ＩＬ７，ＩＬ８として低誘電率膜を用いなくとも、寄生容量の増加をほぼ招かないで済む。
【０１２５】
次に、ビア部Ｖ７が埋め込まれた層間絶縁膜ＩＬ８上に、図１６に示されるように、バリア導体膜ＢＲ１と、Ａｌ含有導電膜ＡＭ１と、バリア導体膜ＢＲ２とを順に形成することにより、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１と、Ａｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２との積層膜ＳＭを形成する。バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とは、それぞれスパッタリング法などを用いて形成することができる。
【０１２６】
次に、図１７に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて、積層膜ＳＭをパターニングすることにより、パッドＰＤを形成する。すなわち、積層膜ＳＭ上にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成してから、そのフォトレジストパターンをエッチングマスクとして用いて積層膜ＳＭをエッチングすることにより、積層膜ＳＭがパターニングされて、パターニングされた積層膜ＳＭからなるパッドＰＤが形成される。その後、そのフォトレジストパターンは除去し、図１７にはこの段階が示されている。この段階では、パッドＰＤ全体が、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１と、Ａｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２との積層膜からなる。なお、ステップＳ２２で積層膜ＳＭをパターニングする際に、パッドＰＤだけでなく、パッドＰＤと同層の配線を形成することもでき、その場合、パッドＰＤと同層の配線は、層間絶縁膜ＩＬ８上に形成される。
【０１２７】
また、ここでは、ビア部Ｖ７とパッドＰＤとを別々に形成する場合について図示および説明したが、他の形態として、ビア部Ｖ７をパッドＰＤと一体的に形成することも可能である。その場合は、ビア部Ｖ７を形成していない状態で、開口部ＳＨ内を含む層間絶縁膜ＩＬ８上に積層膜ＳＭを形成してから、フォトリソグラフィ技術およびエッチング技術を用いて、積層膜ＳＭをパターニングすることにより、パッドＰＤを形成する。これにより、パターニングされた積層膜ＳＭにより、パッドＰＤとビア部Ｖ７とが一体的に形成されることになる。
【０１２８】
次に、図１８に示されるように、層間絶縁膜ＩＬ８上に、パッドＰＤを覆うように、絶縁膜ＰＶを形成する。絶縁膜ＰＶとしては、単層の絶縁膜、または複数の絶縁膜を積層した積層絶縁膜を用いることができる。例えば、酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜（例えば酸化シリコン膜と該酸化シリコン膜上の窒化シリコン膜との積層膜）を、絶縁膜ＰＶとして用いることができる。また、絶縁膜ＰＶとして、ポリイミド樹脂などのような樹脂膜（有機系絶縁膜）を用いることもできる。
【０１２９】
次に、図１９に示されるように、絶縁膜ＰＶに開口部ＯＰを形成する。例えば、絶縁膜ＰＶ上に、フォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成してから、そのフォトレジストパターンをエッチングマスクとして用いて、絶縁膜ＰＶをエッチングすることにより、絶縁膜ＰＶに開口部ＯＰを形成することができる。その後、フォトレジストパターンは除去し、図１９には、この段階が示されている。
【０１３０】
絶縁膜ＰＶに開口部ＯＰを形成するエッチング工程においては、絶縁膜ＰＶをエッチングして絶縁膜ＰＶに開口部ＯＰを形成して開口部ＯＰからパッドＰＤのバリア導体膜ＢＲ２を露出させてから、更に、開口部ＯＰから露出するバリア導体膜ＢＲ２をエッチングによって除去し、開口部ＯＰからパッドＰＤのＡｌ含有導電膜ＡＭ１を露出させることができる。つまり、開口部ＯＰに平面視で重なる領域では、絶縁膜ＰＶだけでなく、パッドＰＤを構成していたバリア導体膜ＢＲ２もエッチングされて除去されるため、パッドＰＤを構成するＡｌ含有導電膜ＡＭ１の上面が露出されることになる。一方、開口部ＯＰを形成した後も絶縁膜ＰＶで覆われている領域では、バリア導体膜ＢＲ２は除去されずに、残存している。
【０１３１】
その後、必要に応じて、開口部ＯＰから露出するパッドＰＤ（Ａｌ含有導電膜ＡＭ１）上に金属膜（図示せず）を形成することもできる。この金属膜としては、例えばパラジウム膜などを用いることができる。例えば、開口部ＯＰの側壁上と開口部ＯＰから露出されるパッドＰＤ（Ａｌ含有導電膜ＡＭ１）上とを含む絶縁膜ＰＶ上に、金属膜（例えばパラジウム膜など）を形成してから、この金属膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングする。これにより、開口部ＯＰから露出するパッドＰＤ（Ａｌ含有導電膜ＡＭ１）上に金属膜（例えばパラジウム膜など）が形成された構造が得られる。
【０１３２】
このように、図１２〜図１９のようにして、半導体基板ＳＢに対してウエハ・プロセスを施す。ウエハ・プロセスは、前工程とも呼ばれる。ここでウエハ・プロセスは、一般的に、半導体ウエハ（半導体基板ＳＢ）の主面上に種々の素子（ＭＩＳＦＥＴなど）や配線層（ここでは配線Ｍ１〜Ｍ６）およびパッド電極（ここではパッドＰＤ）を形成し、表面保護膜（ここでは絶縁膜ＰＶ）を形成した後、半導体ウエハに形成された複数のチップ領域の各々の電気的試験をプローブ等により行える状態にするまでの工程を言う。半導体ウエハの各チップ領域は、半導体ウエハにおいて、そこから１つの半導体チップ（ここでは半導体装置ＣＰ）が取得される領域に対応している。
【０１３３】
次に、開口部ＯＰから露出するパッドＰＤを利用して、プローブ検査（プローブテスト、ウエハテスト）を行うことにより、半導体ウエハ（半導体基板ＳＢ）の各チップ領域の電気的試験を行う。具体的には、半導体ウエハ（半導体基板ＳＢ）の各チップ領域において、上記図１１に示されるように、開口部ＯＰから露出されたパッドＰＤのプローブ接触領域ＰＡに検査（テスト）用のプローブＰＲＢを当てて各チップ領域の電気的検査（電気的試験）を行う。このプローブ検査の結果により、半導体ウエハ（半導体基板ＳＢ）の各チップ領域が良品であるか不良品であるかを選別したり、あるいは、プローブ検査の測定結果のデータを各製造工程にフィードバックすることにより、歩留まり向上や信頼性向上に役立てることができる。なお、半導体ウエハの各チップ領域は、半導体ウエハにおいて、そこから１つの半導体チップ（半導体装置ＣＰに相当する半導体チップ）が取得される領域に対応している。
【０１３４】
その後、必要に応じて半導体基板ＳＢの裏面側を研削または研磨して半導体基板ＳＢの厚みを薄くしてから（裏面研削工程）、半導体基板ＳＢを半導体基板ＳＢ上の積層構造体とともに、ダイシング（切断）する（ダイシング工程）。この際、半導体基板ＳＢと半導体基板ＳＢ上の積層構造体は、スクライブ領域に沿ってダイシング（切断）される。これにより、半導体基板ＳＢと半導体基板ＳＢ上の積層構造体は、複数の半導体チップに分割（個片化）される。
【０１３５】
このようにして、半導体装置（半導体チップ）ＣＰを製造することができる。
【０１３６】
＜検討例について＞
図２０は、本発明者が検討した第１検討例の半導体装置（半導体チップ）ＣＰ１０１の要部断面図であり、本実施の形態の上記図７に相当するものである。図２１は、第１検討例の半導体装置ＣＰ１０１のパッドＰＤ１０１に銅ワイヤＢＷ１０１が電気的に接続された状態を示す断面図であり、本実施の形態の上記図８に相当するものである。
【０１３７】
図２０および図２１に示される第１検討例の半導体装置ＣＰ１０１においては、パッドＰＤ１０１の直下の領域のほぼ全体が、配線Ｍ６の配置禁止領域となっている。すなわち、パッドＰＤ１０１を露出する開口部ＯＰと平面視で重なる領域全体が、配線Ｍ６の配置禁止領域となっている。このため、第１検討例の半導体装置ＣＰ１０１においては、パッドＰＤ１０１の直下のほぼ全体に配線Ｍ６が配置されておらず、ワイヤ接合領域ＷＡ１０１直下にも、プローブ接触領域ＰＡ１０１の直下にも、配線Ｍ６は配置されていない。ここで、パッドＰＤ１０１の上面において、上記プローブ接触領域ＰＡに相当する領域を、プローブ接触領域ＰＡ１０１と称し、ワイヤ接合領域ＷＡに相当する領域を、ワイヤ接合領域ＷＡ１０１と称することとする。
【０１３８】
図２０および図２１に示される第１検討例の場合、パッドＰＤ１０１の直下の領域のほぼ全体が、配線Ｍ６の配置禁止領域となっていることで、配線Ｍ６のレイアウトの自由度が低くなり、半導体装置ＣＰ１０１の配線設計が難しくなる。また、パッドＰＤ１０１の直下の領域を避けて配線Ｍ６を配置する必要があるため、半導体装置ＣＰ１０１の小型化に不利となり、半導体装置ＣＰ１０１の平面寸法の増大を招いてしまう。
【０１３９】
図２２は、本発明者が検討した第２検討例の半導体装置（半導体チップ）ＣＰ２０１の要部断面図であり、本実施の形態の上記図７に相当するものである。図２３は、第２検討例の半導体装置ＣＰ２０１のパッドＰＤ２０１に銅ワイヤＢＷ２０１が電気的に接続された状態を示す断面図であり、本実施の形態の上記図８に相当するものである。
【０１４０】
図２２および図２３に示される第２検討例の半導体装置ＣＰ２０１においては、パッドＰＤ１０１の直下の領域全体が、配線Ｍ６の配置可能領域となっている。このため、図２２および図２３に示される第２検討例の場合は、プローブ接触領域ＰＡ２０１の直下に配線Ｍ６が配置され、また、ワイヤ接合領域ＷＡ２０１直下にも配線Ｍ６が配置されている。言換えると、第２検討例の場合は、平面視において、プローブ接触領域ＰＡ２０１と重なる領域にも、配線Ｍ６が配置され、かつ、ワイヤ接合領域ＷＡ２０１と重なる領域にも、配線Ｍ６が配置されている。ここで、パッドＰＤ２０１の上面において、上記プローブ接触領域ＰＡに相当する領域を、プローブ接触領域ＰＡ２０１と称し、ワイヤ接合領域ＷＡに相当する領域を、ワイヤ接合領域ＷＡ２０１と称することとする。
【０１４１】
本発明者は、半導体チップのパッドに対して銅ワイヤを接続することを検討しており、図２２および図２３に示される第２検討例の場合、次のような課題が発生することが分かった。
【０１４２】
銅（Ｃｕ）ワイヤは、金（Ａｕ）ワイヤに比べて硬い素材である。このため、半導体チップのパッドに対して銅ワイヤを接続するワイヤボンディング工程においては、半導体チップのパッドのワイヤ接合領域（ＷＡ，ＷＡ１０１，ＷＡ２０１）に強い外力（圧力）が印加されてしまう。すなわち、銅ワイヤを使用する場合と金ワイヤを使用する場合とを比べると、ワイヤボンディング工程において半導体チップのパッドのワイヤ接合領域（ＷＡ，ＷＡ１０１，ＷＡ２０１）に印加される外力（圧力）は、金ワイヤを使用する場合よりも銅ワイヤを使用する場合の方が、大きくなる。ワイヤボンディング工程においては、銅ワイヤの先端のボール部が半導体チップのパッドに押し付けられて圧着されるが、銅ワイヤを用いる場合は、銅（Ｃｕ）の硬度が高いことから、圧着圧力を大きくしないと、銅ワイヤの先端のボール部を半導体チップのパッドに上手く圧着することができない。このため、銅ワイヤを用いるワイヤボンディング工程においては、半導体チップのパッドにおいて、銅ワイヤが接続されるワイヤ接合領域（ＷＡ，ＷＡ１０１，ＷＡ２０１）に大きな外力（圧着圧力）が印加されてしまうのである。
【０１４３】
図２２および図２３に示される第２検討例の半導体装置ＣＰ２０１においては、銅ワイヤを用いたことに伴い、ワイヤボンディング工程における圧着圧力を大きくすると、パッドＰＤ２０１の下の絶縁膜（ここでは層間絶縁膜ＩＬ８）にクラックが生じる虞がある。
【０１４４】
具体的に説明すると、銅ワイヤを用いたワイヤボンディング工程において、パッドＰＤ２０１のワイヤ接合領域ＷＡ２０１に強い外力が印加されることで、ワイヤ接合領域ＷＡ２０１のパッドＰＤ２０１と、ワイヤ接合領域ＷＡ２０１の下方に位置する配線Ｍ６とで上下に挟まれた絶縁膜（ここでは層間絶縁膜ＩＬ８）に強い応力が加わってクラックＣＲが発生してしまう（図２３参照）。
【０１４５】
パッドＰＤ２０１の下の絶縁膜（ここでは層間絶縁膜ＩＬ８）にクラックＣＲが生じてしまうと、そのクラックＣＲから水分が侵入するなどして、半導体装置の信頼性を低下させる虞がある。また、半導体パッケージを製造した後の熱ストレスにより、クラックＣＲを起点としてパッドＰＤ２０１が剥離するなどして、半導体装置の信頼性を低下させる虞がある。このため、半導体装置の信頼性を向上させるためには、銅ワイヤを用いたワイヤボンディング工程においても、パッドの下の絶縁膜にクラックが生じないようにすることが望まれる。
【０１４６】
＜主要な特徴と効果について＞
本実施の形態の主要な特徴のうちの一つは、半導体装置ＣＰにおいて、パッドＰＤは銅ワイヤ接続用のパッドであり、パッドＰＤの下に配線Ｍ６が配置されているが、その配線Ｍ６は、パッドＰＤのワイヤ接合領域ＷＡ以外の領域の直下に配置されており、パッドＰＤのワイヤ接合領域ＷＡの直下には、配線Ｍ６と同層の導体パターンは形成されていないことである。
【０１４７】
本実施の形態とは異なり、ワイヤ接合領域ＷＡの直下に配線Ｍ６が配置されている場合、すなわち、平面視においてワイヤ接合領域ＷＡと重なる領域に配線Ｍ６が配置されている場合には、上記第１検討例で説明したように、パッドＰＤの下の絶縁膜（ここでは層間絶縁膜ＩＬ８）にクラックが生じてしまう虞がある。なぜなら、銅ワイヤを用いたワイヤボンディング工程において、パッドＰＤのワイヤ接合領域ＷＡに強い外力（圧着圧力）が印加されることで、ワイヤ接合領域ＷＡのパッドＰＤと、ワイヤ接合領域ＷＡの下方に位置する配線Ｍ６とで上下に挟まれた絶縁膜（ここでは層間絶縁膜ＩＬ８）に強い応力が加わって、クラックが発生してしまうからである。
【０１４８】
それに対して、本実施の形態では、平面視においてワイヤ接合領域ＷＡと重なる領域には配線Ｍ６が配置されておらず、すなわち、ワイヤ接合領域ＷＡの直下には配線Ｍ６は配置されていない。そして、ワイヤボンディング工程において、強い外力（圧着圧力）が印加されるのは、パッドＰＤのワイヤ接合領域ＷＡである。このため、ワイヤ接合領域ＷＡの直下に配線Ｍ６が配置されていなければ、ワイヤボンディング工程において、強い外力が印加されたワイヤ接合領域ＷＡのパッドＰＤと、その下方に位置する配線Ｍ６とで絶縁膜（ＩＬ８）が上下に挟まれた状態にならずに済み、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックが発生するのを抑制または防止することができる。
【０１４９】
つまり、パッドＰＤの下に配線Ｍ６を配置すると、パッドＰＤとその下の配線Ｍ６とで絶縁膜（ここでは層間絶縁膜ＩＬ８）が上下に挟まれた状態（構造）になる。この状態で、パッドＰＤの上面に対して強い外力（ここではワイヤボンディング時の圧着圧力）が印加されると、その外力に起因して、パッドＰＤとその下の配線Ｍ６とで上下に挟まれた絶縁膜（ＩＬ８）に強い応力が発生して、その絶縁膜（ＩＬ８）にクラックが発生する虞がある。このクラックは、強い外力が印加された部分のパッドＰＤとその下の配線Ｍ６とで上下に挟まれた絶縁膜（ＩＬ８）に対して、パッドＰＤに印加した外力に起因して応力が加わることで、発生する。このため、パッドＰＤの下の絶縁膜（ＩＬ８）のクラックを防ぐためには、パッドＰＤのうち、強い外力（ここではワイヤボンディング時の圧着圧力）が印加される領域の下方には、配線Ｍ６を配置しないことが有効である。すなわち、パッドＰＤの下の絶縁膜（ＩＬ８）のクラックを防ぐためには、本実施の形態のように、パッドＰＤのうち、ワイヤボンディング時に強い外力が印加されるワイヤ接合領域ＷＡの下方には、配線Ｍ６を配置しないことが有効である。そうすることで、パッドＰＤの上面に対して強い外力（ワイヤボンディング時の圧着圧力）が印加されても、強い外力が印加された部分（ワイヤ接合領域ＷＡ）の下方には配線Ｍ６が存在しないため、強い外力が印加された部分のパッドＰＤとその下の配線Ｍ６とで絶縁膜（ＩＬ８）を挟んだ状態にならずに済み、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックが生じるのを抑制または防止できる。
【０１５０】
なお、本実施の形態では、パッドＰＤのワイヤ接合領域ＷＡの直下には、配線Ｍ６が配置されていないが、これを言い換えると、パッドＰＤのワイヤ接合領域ＷＡの直下には、配線Ｍ６と同層の導体パターン（配線）が形成されていない。
【０１５１】
また、本実施の形態では、パッドＰＤの直下の領域全体を配線Ｍ６の配置禁止領域とするのではなく、パッドＰＤの直下の領域のうち、ワイヤ接合領域ＷＡの直下の領域を配線Ｍ６の配置禁止領域とする一方で、パッドＰＤの直下の領域のうち、ワイヤ接合領域ＷＡの直下の領域以外の領域を、配線Ｍ６の配置可能領域としている。このため、本実施の形態では、パッドＰＤの直下の領域のうち、ワイヤ接合領域ＷＡの直下の領域以外の領域に、配線Ｍ６を配置している。すなわち、パッドＰＤの直下に配置されている配線Ｍ６は、パッドＰＤのワイヤ接合領域ＷＡ以外の領域の直下に配置されている。つまり、平面視において、パッドＰＤと重なるが、ワイヤ接合領域ＷＡとは重ならない領域に、配線Ｍ６が配置されている。このように、本実施の形態では、パッドＰＤの下にも配線Ｍ６が配置されており、絶縁膜ＰＶの開口部ＯＰと平面視において重なる領域に配線Ｍ６が配置されているが、ワイヤ接合領域ＷＡの直下の領域は配線Ｍ６の配置禁止領域となっているため、ワイヤ接合領域ＷＡの直下を避けて、配線Ｍ６が配置されている。
【０１５２】
本実施の形態では、ワイヤ接合領域ＷＡを除くパッドＰＤの直下に配線Ｍ６を配置できることで、上記第１検討例の場合に比べて、配線Ｍ６のレイアウトの自由度が高くなり、半導体装置ＣＰの配線設計が容易になる。また、ワイヤ接合領域ＷＡを除くパッドＰＤの直下に配線Ｍ６を配置できることで、半導体装置ＣＰの小型化に有利となり、半導体装置ＣＰの平面寸法（平面積）の縮小を図ることができる。
【０１５３】
本実施の形態の主要な特徴のうちの他の一つは、本実施の形態では、ワイヤ接合領域ＷＡの直下の領域は配線Ｍ６の配置禁止領域となっているが、プローブ接触領域ＰＡの直下の領域は、配線Ｍ６の配置可能領域となっており、ワイヤ接合領域ＷＡの直下には配線Ｍ６は配置されていないが、プローブ接触領域ＰＡの直下には、配線Ｍ６が配置されていることである。すなわち、本実施の形態では、平面視においてワイヤ接合領域ＷＡと重なる領域には、配線Ｍ６が配置されていないが、平面視においてプローブ接触領域ＰＡと重なる領域には、配線Ｍ６が配置されている。
【０１５４】
パッドＰＤの上面には、プローブ検査工程とワイヤボンディング工程で、外力（圧力）が印加される。このため、パッドＰＤの上面において、半導体パッケージが完成するまでに比較的大きな外力が印加され得る領域としては、プローブ接触領域ＰＡとワイヤ接合領域ＷＡとがある。パッドに外力が印加される場合、その外力が大きければ、その外力に起因してパッドＰＤの下の絶縁膜（ＩＬ８）にクラックが発生する可能性があるが、そのクラックは、外力が印加された部分のパッドとその下の配線Ｍ６とで絶縁膜（ＩＬ８）が挟まれた場合に発生しやすい。このため、ワイヤボンディング工程で強い外力が印加されるワイヤ接合領域ＷＡの直下には、本実施の形態のように配線Ｍ６を配置しないことで、ワイヤボンディング工程でパッドＰＤのワイヤ接合領域ＷＡに強い外力が印加されても、その外力に起因してパッドＰＤの下の絶縁膜（ＩＬ８）にクラックが発生するのを抑制または防止することができる。それに対して、プローブ接触領域ＰＡに印加される外力（プローブ検査工程での外力）は、ワイヤ接合領域ＷＡに印加される外力（ワイヤボンディング工程での外力）に比べて相対的に小さいため、ワイヤボンディング工程で絶縁膜（ＩＬ８）にクラックが発生する可能性（リスク）に比べて、プローブ検査工程で絶縁膜（ＩＬ８）にクラックが発生する可能性（リスク）は低くなる。
【０１５５】
このため、本実施の形態では、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックを発生させる可能性（リスク）が相対的に高いワイヤボンディング工程に対しては、その可能性を低減させるために、ワイヤボンディング工程で外力が印加されるパッドＰＤのワイヤ接合領域ＷＡの直下に配線Ｍ６を配置しないようにしている。そして、ワイヤボンディング工程に比べてプローブ検査工程ではパッドＰＤの下の絶縁膜（ＩＬ８）にクラックを発生させる可能性（リスク）が相対的に低いことから、プローブ検査工程で外力が印加されるパッドＰＤのプローブ接触領域ＰＡの直下には、配線Ｍ６を配置している。このため、本実施の形態では、ワイヤ接合領域ＷＡの直下の領域は、配線Ｍ６の配置禁止領域となっており、ワイヤ接合領域ＷＡの直下には配線Ｍ６は配置されていないが、プローブ接触領域ＰＡの直下の領域は、配線Ｍ６の配置可能領域となっており、プローブ接触領域ＰＡの直下には、配線Ｍ６が配置されている。
【０１５６】
ここで、プローブ接触領域ＰＡに印加される外力（プローブ検査工程での外力）が、ワイヤ接合領域ＷＡに印加される外力（ワイヤボンディング工程での外力）に比べて相対的に小さくなるのは、パッドＰＤに接続するワイヤ（ＢＷ）が銅（Ｃｕ）ワイヤだからである。銅（Ｃｕ）ワイヤは、金（Ａｕ）ワイヤなどに比べて、ワイヤボンディング時の圧着圧力を大きくする必要があるため、半導体装置ＣＰのパッドＰＤに対して銅ワイヤ（ＢＷ）を接続するワイヤボンディング工程においては、必然的に、パッドＰＤのワイヤ接合領域ＷＡに強い外力が印加されてしまう。一方、パッドＰＤのプローブ接触領域ＰＡにおいては、プローブ検査時にプローブが押し当てられるため、プローブによる外力（圧力）が加わる。しかしながら、パッドＰＤに接続するワイヤＢＷとして銅ワイヤを採用すると、ワイヤボンディング時の圧着圧力を大きくすることが必要となることから、ワイヤボンディング工程でパッドＰＤのワイヤ接合領域ＷＡに印加される外力は、プローブ検査時にパッドＰＤのプローブ接触領域ＰＡに印加される外力よりも、大きくなる。言い換えると、プローブ検査時にパッドＰＤのプローブ接触領域ＰＡに印加される外力は、ワイヤボンディング工程でパッドＰＤのワイヤ接合領域ＷＡに印加される外力よりも、小さくなる。つまり、パッドＰＤに接続するワイヤＢＷとして銅ワイヤを採用した場合、ワイヤボンディング時の圧着圧力を大きくする必要があるため、必然的に、プローブ接触領域ＰＡに印加される外力（プローブ検査工程での外力）が、ワイヤ接合領域ＷＡに印加される外力（ワイヤボンディング工程での外力）に比べて相対的に小さくなる。
【０１５７】
このため、本実施の形態では、印加される外力が大きなワイヤ接合領域ＷＡに対しては、ワイヤ接合領域ＷＡの直下の領域を配線Ｍ６の配置禁止領域に設定して配線Ｍ６が配置されないようにする。そして、ワイヤ接合領域ＷＡに比べて印加される外力が小さいプローブ接触領域ＰＡに対しては、プローブ接触領域ＰＡの直下の領域を配線Ｍ６の配置可能領域に設定して配線Ｍ６を配置している。これにより、パッドに印加される外力に起因してパッドＰＤの下の絶縁膜（ＩＬ８）にクラックが発生するのを効率的に抑制または防止しながら、配線Ｍ６の配置禁止領域を制限して配線Ｍ６の配置可能領域を増やすことができるため、配線Ｍ６のレイアウトの自由度が高くなり、半導体装置ＣＰの配線設計が容易になる。また、半導体装置ＣＰの小型化に有利となり、半導体装置ＣＰの平面寸法（平面積）の縮小を図ることができる。
【０１５８】
本実施の形態では、プローブ接触領域ＰＡの直下に配線Ｍ６を配置しているため、プローブ検査工程において、パッドＰＤのプローブ接触領域ＰＡにプローブが押し当てられて外力が印加されると、プローブ接触領域ＰＡのパッドＰＤとプローブ接触領域ＰＡの下方に位置する配線Ｍ６とで上下に挟まれた絶縁膜（ここでは層間絶縁膜ＩＬ８）に応力が加わることになる。しかしながら、上述したように、プローブ検査工程において、パッドＰＤのプローブ接触領域ＰＡに印加される外力は、ワイヤボンディング工程でパッドＰＤのワイヤ接合領域ＷＡに印加される外力よりも小さい。このため、上記第２検討例の場合にワイヤボンディング工程でパッドＰＤ２０１に印加される外力に起因して層間絶縁膜ＩＬ８にクラックが発生する可能性に比べて、本実施の形態の場合にプローブ検査工程でパッドＰＤに印加される外力に起因して層間絶縁膜ＩＬ８にクラックが発生する可能性の方が低くなる。また、本実施の形態では、ワイヤ接合領域ＷＡの直下に配線Ｍ６を配置していないことで、上記第２検討例の場合にワイヤボンディング工程でパッドＰＤ２０１に印加される外力に起因して層間絶縁膜ＩＬ８にクラックが発生する可能性に比べて、本実施の形態の場合にワイヤボンディング工程でパッドＰＤに印加される外力に起因して層間絶縁膜ＩＬ８にクラックが発生する可能性の方が低くなる。従って、パッドに印加される外力に起因してパッドの下の層間絶縁膜ＩＬ８にクラックが発生する可能性は、上記第２検討例よりも本実施の形態の方が低くなる。これにより、本実施の形態では、パッドの下の層間絶縁膜ＩＬ８にクラックが発生するのを抑制または防止できるため、半導体装置の信頼性を向上させることができる。また、半導体装置の製造歩留まりを向上させることができる。
【０１５９】
本実施の形態とは異なり、ワイヤ接合領域ＷＡの直下に配線Ｍ６を配置し、かつ、プローブ接触領域ＰＡの直下には配線Ｍ６を配置しない構造を仮定する。この構造は、パッドに接続するワイヤが金ワイヤの場合は有効であるが、パッドに接続するワイヤが銅ワイヤの場合は、上記第２検討例の場合と同様に、ワイヤボンディング工程でパッドの下の絶縁膜にクラックが発生する虞がある。その理由は、次の通りである。すなわち、パッドに接続するワイヤが金ワイヤの場合は、ワイヤボンディング工程でパッドに印加される外力が小さいため、ワイヤ接合領域ＷＡの直下に配線Ｍ６を配置しても、パッドの下の絶縁膜にクラックは発生しにくい。しかしながら、パッドに接続するワイヤが銅ワイヤの場合は、ワイヤボンディング工程でパッドに印加される外力が大きいため、ワイヤ接合領域ＷＡの直下に配線Ｍ６を配置してしまうと、パッドの下の絶縁膜にクラックが発生しやすくなるからである。このため、本実施の形態とは異なり、ワイヤ接合領域ＷＡの直下に配線Ｍ６を配置し、かつ、プローブ接触領域ＰＡの直下には配線Ｍ６を配置しない構造では、上記第２検討例の場合と同様に、ワイヤボンディング工程でパッドの下の絶縁膜にクラックが発生する虞がある。
【０１６０】
このため、本実施の形態のように、ワイヤ接合領域ＷＡの直下には配線Ｍ６を配置せず、かつ、プローブ接触領域ＰＡの直下に配線Ｍ６を配置する構造は、パッドＰＤに接続するワイヤ（ＢＷ）が銅ワイヤである場合に有効となる構造である。従って、銅ワイヤを採用することを検討し、銅ワイヤを用いた場合はワイヤボンディング時の圧着圧力が大きくなることから、パッドの下の絶縁膜にクラックが発生しやすくなるという課題を見出したからこそ、本実施の形態のように、ワイヤ接合領域ＷＡの直下には配線Ｍ６を配置せず、かつ、プローブ接触領域ＰＡの直下に配線Ｍ６を配置する構造に至ったものと言える。
【０１６１】
また、本実施の形態では、プローブ接触領域ＰＡの直下に配線Ｍ６を配置しているため、プローブ検査工程において、パッドＰＤのプローブ接触領域ＰＡにプローブが押し当てられて外力（圧力）が印加されると、プローブ接触領域ＰＡのパッドＰＤとプローブ接触領域ＰＡの下方に位置する配線Ｍ６とで上下に挟まれた絶縁膜（ＩＬ８）に応力が加わることになる。このため、プローブ検査工程において、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックが発生する可能性（リスク）を完全に無くすことは難しい。このため、プローブ検査工程を工夫することで、プローブ検査工程においても、パッドＰＤの下の絶縁膜（ＩＬ８）にできるだけクラックが発生しないようにすることが望ましい。この観点で、プローブ検査工程では、カンチレバー方式のプローブカードではなく、垂直型プローブカード（垂直プローブカード）を用いることが好ましい。
【０１６２】
カンチレバー方式のプローブカードを用いた場合には、カンチレバー方式のプローブがパッドＰＤのプローブ接触領域ＰＡに押し当てられることになる。この場合、プローブの先端は、パッドＰＤの上面に押し当てられるとともに、パッドＰＤの上面を横方向（パッドＰＤの上面に略平行な方向）に引っかくような動き（力）を生じる。
【０１６３】
上記図１１は、垂直型プローブカードを用いた場合が示されており、図１１に示されるプローブＰＲＢは、垂直型プローブカードのプローブに対応している。垂直型プローブカードを用いた場合には、パッドＰＤの上面に略垂直な方向（パッドＰＤの上面の法線方向）に延びるプローブＰＲＢが、パッドＰＤの上面に略垂直な方向で、パッドＰＤの上面のプローブ接触領域ＰＡに押し当てられる。この際、プローブＰＲＢの先端がパッドＰＤのプローブ接触領域ＰＡに押し当てられた状態で、プローブＰＲＢの先端が横方向に動くことはない。このため、垂直型プローブカードを用いた場合には、プローブＰＲＢの先端は、パッドＰＤの上面に押し当てられて、パッドＰＤの上面に対して略垂直な方向の外力を印加するが、パッドＰＤの上面を横方向（パッドＰＤの上面に略平行な方向）に引っかくような動き（力）は生じない。
【０１６４】
プローブ検査工程において、パッドＰＤのプローブ接触領域ＰＡにプローブが押し当てられて外力が印加されることに起因して、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックが発生しやすいのは、カンチレバー方式のプローブカードを用いた場合であり、それに比べると、垂直型プローブカードを用いた場合は、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックは発生しにくい。なぜなら、プローブ検査工程において、パッドＰＤのプローブ接触領域ＰＡに印加される外力がパッドＰＤの上面に対して略垂直な方向の外力だけであれば、プローブ接触領域ＰＡのパッドＰＤとプローブ接触領域ＰＡの下方に位置する配線Ｍ６とで上下に挟まれた絶縁膜（ＩＬ８）に応力が加わっても、その絶縁膜（ＩＬ８）にはクラックは発生しにくいからである。これは、垂直型プローブカードを用いた場合に対応する。
【０１６５】
一方、カンチレバー方式のプローブカードを用いた場合には、プローブの先端がパッドＰＤの上面を横方向に引っかくような動き（力）を生じるが、この動きは、プローブ接触領域ＰＡのパッドＰＤとプローブ接触領域ＰＡの下方に位置する配線Ｍ６とで上下に挟まれた絶縁膜（ＩＬ８）に、クラックに結びつきやすい応力を生じさせ、その絶縁膜（ＩＬ８）にクラックを発生させやすくなる。すなわち、プローブの先端がパッドＰＤの上面を横方向に引っかくような動き（力）は、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックを発生させやすくする虞があるため、プローブ検査工程においては、プローブの先端がパッドＰＤの上面を横方向に引っかくような動き（力）が生じないようにすることが望ましい。
【０１６６】
このため、本実施の形態では、プローブ検査では、垂直型プローブカードを用いることが好ましい。これにより、プローブ接触領域ＰＡの直下に配線Ｍ６を配置しても、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックが発生する可能性をより低減させることができ、パッドＰＤの下の絶縁膜（ＩＬ８）にクラックが発生するのを、より的確に抑制または防止できるようになる。従って、半導体装置の信頼性を、より向上させることができる。
【０１６７】
このように、本実施の形態では、プローブ検査で好ましくは垂直型プローブカードを用いることで、プローブによってパッドに印加される外力に起因した絶縁膜（ＩＬ８）のクラックを生じにくくし、それによって、プローブ接触領域ＰＡの直下に配線Ｍ６を配置可能とする。一方、ワイヤボンディングに銅ワイヤを用いたことで、ワイヤボンディング時にパッドに印加される外力が大きくならざるを得ないことから、ワイヤ接合領域ＷＡの直下には配線Ｍ６を配置しないことで、ワイヤボンディング時にパッドに印加される外力に起因した絶縁膜（ＩＬ８）のクラックを生じにくくする。これにより、パッドに外力が印加され得るプローブ検査工程とワイヤボンディング工程とにおいて、パッドに印加される外力に起因して絶縁膜（ＩＬ８）にクラックが生じるのを、抑制または防止することができ、半導体装置の信頼性を向上させることができる。また、プローブ接触領域ＰＡの直下に配線Ｍ６を配置することができるため、配線Ｍ６のレイアウトの自由度が高くなり、半導体装置の配線設計が容易になる。また、半導体装置の小型化に有利となり、半導体装置の平面寸法（平面積）の縮小を図ることができる。
【０１６８】
次に、配線Ｍ６よりも下層の配線について説明する。
【０１６９】
配線Ｍ６よりも下層の配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は、パッドＰＤの直下の領域に配置することができる。すなわち、パッドＰＤの直下の領域全体が、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の配置可能領域となっている。このため、ワイヤ接合領域ＷＡの直下には、配線Ｍ６は配置できないが、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は、ワイヤ接合領域ＷＡの直下に配置することができる。言い換えると、平面視において、ワイヤ接合領域ＷＡと重なる領域には、配線Ｍ６は配置されていないが、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は、平面視においてワイヤ接合領域ＷＡと重なる領域にも配置することができる。つまり、ワイヤ接合領域ＷＡの直下の領域は、配線Ｍ６の配置禁止領域であるが、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の配置可能領域である。また、プローブ接触領域ＰＡの直下の領域は、配線Ｍ６の配置可能領域であるとともに、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の配置可能領域でもある。このため、プローブ接触領域ＰＡの直下には、配線Ｍ６を配置することができ、また、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５も、プローブ接触領域ＰＡの直下に配置することができる。つまり、パッドＰＤの直下の領域のうち、ワイヤ接合領域ＷＡの直下には、配線Ｍ６は配置できないが、配線Ｍ６よりも下層の配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は配置でき、プローブ接触領域ＰＡの直下には、配線Ｍ６を配置できるだけでなく、配線Ｍ６よりも下層の配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５も配置できる。
【０１７０】
つまり、パッドＰＤが形成された配線層よりも１つ下の配線層（配線Ｍ６を含む配線層）においては、パッドＰＤの下に配線Ｍ６を配置するとともに、そのパッドＰＤの下の配線Ｍ６については、ワイヤ接合領域ＷＡの直下を避けて配置し、プローブ接触領域ＰＡの直下の領域にも配置することができる。一方、パッドＰＤが形成された配線層よりも２つ下の配線層（配線Ｍ５を含む配線層）においては、パッドＰＤの下に配線Ｍ５を配置するとともに、そのパッドＰＤの下の配線Ｍ５については、ワイヤ接合領域ＷＡの直下に配置することができ、また、ワイヤ接合領域ＷＡ以外の領域の直下にも配置することができ、従って、プローブ接触領域ＰＡの直下の領域にも配置することができる。
【０１７１】
このため、上記図６および図７の場合は、パッドＰＤの下に複数の配線Ｍ５が配置されており、パッドＰＤの下に配置された複数の配線Ｍ５は、パッドＰＤのワイヤ接合領域ＷＡの直下に配置された配線Ｍ５と、パッドＰＤのワイヤ接合領域ＷＡ以外の領域の直下に配置された配線Ｍ５とを含んでいる。また、プローブ接触領域ＰＡの直下の領域は、配線Ｍ５の配置可能領域であるため、上記図６および図７の場合は、パッドＰＤの下に配置された複数の配線Ｍ５は、パッドＰＤのプローブ接触領域ＰＡの直下に配置された配線Ｍ５を含んでいる。これにより、配線Ｍ５のレイアウトの自由度を高めることができ、半導体装置の配線設計が容易になる。また、半導体装置の小型化に有利となり、半導体装置の平面寸法（平面積）の縮小を図ることができる。配線Ｍ１，Ｍ２，Ｍ３，Ｍ４の配置についても、配線Ｍ５と同様である。
【０１７２】
なお、パッドＰＤの直下の領域全体が、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の配置可能領域であるため、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のうちの任意の配線を、パッドＰＤの直下に配置することができる。このため、パッドＰＤの直下に配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のいずれもが配置されている場合だけでなく、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のうちの任意の配線がパッドＰＤの直下に配置され、かつ、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のうちの任意の配線がパッドＰＤの直下に配置されない場合もあり得る。例えば、パッドＰＤの直下に、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の全てが配置される場合や、パッドＰＤの直下に、配線Ｍ１，Ｍ３，Ｍ５は配置されるが配線Ｍ２，Ｍ４は配置されない場合などもあり得る。従って、ワイヤ接合領域ＷＡの直下に配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のいずれもが配置されている場合もあり得るが、そのような場合だけではなく、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のうちの任意の配線がワイヤ接合領域ＷＡの直下に配置され、かつ、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のうちの任意の配線がワイヤ接合領域ＷＡの直下に配置されない場合もあり得る。同様に、プローブ接触領域ＰＡの直下に配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のいずれもが配置されている場合もあり得るが、そのような場合だけではなく、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のうちの任意の配線がプローブ接触領域ＰＡの直下に配置され、かつ、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のうちの任意の配線がプローブ接触領域ＰＡの直下に配置されない場合もあり得る。
【０１７３】
ワイヤ接合領域ＷＡの直下に、配線Ｍ６は配置できないが、配線Ｍ５は配置できる理由は、次の通りである。
【０１７４】
ワイヤ接合領域ＷＡの直下にもしも配線Ｍ６を配置した場合には、銅ワイヤを用いたワイヤボンディング工程において、パッドＰＤのワイヤ接合領域ＷＡに強い外力が印加されることで、ワイヤ接合領域ＷＡのパッドＰＤと、ワイヤ接合領域ＷＡの下方に位置する配線Ｍ６とで上下に挟まれた絶縁膜（ＩＬ８）に強い応力が加わり、その絶縁膜（ＩＬ８）にクラックが発生する虞がある。このため、ワイヤ接合領域ＷＡの直下には、配線Ｍ６を配置しないようにする。一方、ワイヤ接合領域ＷＡの直下に配線Ｍ５を配置した場合には、銅ワイヤを用いたワイヤボンディング工程において、パッドＰＤのワイヤ接合領域ＷＡに強い外力が印加されることで、ワイヤ接合領域ＷＡのパッドＰＤと、ワイヤ接合領域ＷＡの下方に位置する配線Ｍ５とで上下に挟まれた絶縁膜（ここでは層間絶縁膜ＩＬ７，ＩＬ８）に応力が加わる。しかしながら、パッドＰＤと配線Ｍ５との間の距離が大きいため、ワイヤボンディング工程において、ワイヤ接合領域ＷＡのパッドＰＤと、ワイヤ接合領域ＷＡの下方に位置する配線Ｍ５とで上下に挟まれた絶縁膜（ＩＬ７，ＩＬ８）に応力が加わったとしても、その応力の影響は大きくはなく、絶縁膜（ＩＬ７，ＩＬ８）のクラックには至らずに済む。このため、ワイヤ接合領域ＷＡの直下に配線Ｍ５を配置しても、それに起因してワイヤボンディング時に絶縁膜（ＩＬ７，ＩＬ８）にクラックが発生せずにすむ。このため、ワイヤ接合領域ＷＡの直下に配線Ｍ５を配置することで、層間絶縁膜のクラックを抑制または防止しながら、配線Ｍ５のレイアウトの自由度を高めることができ、半導体装置の配線設計が容易になる。また、半導体装置の小型化に有利となり、半導体装置の平面寸法（平面積）の縮小を図ることができる。
【０１７５】
ワイヤ接合領域ＷＡの直下に配線Ｍ１，Ｍ２，Ｍ３，Ｍ４を配置できる理由も、ワイヤ接合領域ＷＡの直下に配線Ｍ５を配置できる理由とほぼ同様である。すなわち、パッドＰＤと配線Ｍ１，Ｍ２，Ｍ３，Ｍ４との間の距離が大きいため、ワイヤボンディング工程において、ワイヤ接合領域ＷＡのパッドＰＤと、ワイヤ接合領域ＷＡの下方に位置するＭ１，Ｍ２，Ｍ３，Ｍ４とで上下に挟まれた層間絶縁膜に応力が加わったとしても、その応力の影響は大きくはなく、層間絶縁膜のクラックには至らずに済む。このため、ワイヤ接合領域ＷＡの直下に配線Ｍ１，Ｍ２，Ｍ３，Ｍ４のうちの任意の配線を配置することで、層間絶縁膜のクラックを抑制または防止しながら、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４のレイアウトの自由度を高めることができ、半導体装置の配線設計が容易になる。また、半導体装置の小型化に有利となり、半導体装置の平面寸法（平面積）の縮小を図ることができる。
【０１７６】
このように、パッドＰＤよりも下層の配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６のうち、最も上層の配線Ｍ６については、パッドＰＤとの間の距離が小さいため、ワイヤボンディング工程でパッドＰＤと配線Ｍ６との間に挟まれた絶縁膜（ＩＬ８）にクラックが発生しないように、ワイヤ接合領域ＷＡの直下に配線Ｍ６を配置しないようにする。一方、配線Ｍ６よりも下層の配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５については、パッドＰＤとの間の距離が大きいため、ワイヤ接合領域ＷＡの直下に配置しても絶縁膜のクラックを招かずに済む。このため、ワイヤ接合領域ＷＡの直下の領域を配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の配置可能領域とすることで、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のレイアウトの自由度を高めることができ、半導体装置の配線設計が容易になる。また、半導体装置の小型化に有利となり、半導体装置の平面寸法（平面積）の縮小を図ることができる。
【０１７７】
また、半導体基板ＳＢに形成する半導体素子（例えばＭＩＳＦＥＴ１など）は、パッドＰＤから離れているため、パッドＰＤの直下に配置することができる。すなわち、半導体基板ＳＢに形成する半導体素子（例えばＭＩＳＦＥＴ１など）は、ワイヤ接合領域ＷＡの直下に配置でき、また、プローブ接触領域ＰＡにも配置することができる。これにより、半導体基板ＳＢに形成する半導体素子（例えばＭＩＳＦＥＴ１など）のレイアウトの自由度を高めることができ、半導体装置の設計が容易になる。また、半導体装置の小型化に有利となり、半導体装置の平面寸法（平面積）の縮小を図ることができる。
【０１７８】
＜パッドＰＤと配線Ｍ６のレイアウト例について＞
次に、パッドＰＤと配線Ｍ６のレイアウトの例について説明する。
【０１７９】
以下に説明する第１のレイアウト例（図２４および図２５）、第２のレイアウト例（図２６および図２７）、第３のレイアウト例（図２８および図２９）、および第４のレイアウト例（図３０および図３１）のいずれの場合も、半導体装置ＣＰのチップ辺ＣＨに沿って複数のパッドＰＤが配列し、それら複数のパッドＰＤの下を配線Ｍ６（Ｍ６ａ）が延在している。
【０１８０】
まず、図２４および図２５を参照して、第１のレイアウト例について説明する。
【０１８１】
図２４および図２５は、本実施の形態の半導体装置ＣＰの要部平面図であり、パッドＰＤと配線Ｍ６の第１のレイアウト例が示されている。
【０１８２】
図２４には、半導体装置ＣＰのチップ辺ＣＨに沿って配列する複数のパッドＰＤが示されており、配線Ｍ６は図示していない。また、図２５は、図２４と同じ平面領域が示されており、半導体装置ＣＰのチップ辺ＣＨに沿って配列する複数のパッドＰＤと、それら複数のパッドＰＤの下を通過する複数の配線Ｍ６ａとが示されている。図２４および図２５において、符号ＣＨで示されているのは、半導体装置ＣＰの上面の外周を構成する四辺のうちの一辺であり、チップ辺ＣＨと称することとする。また、図２４〜図３１に示されるＸ方向およびＹ方向は、半導体装置ＣＰの上面に平行な方向であるが、Ｙ方向は、チップ辺ＣＨに沿う方向、すなわちチップ辺ＣＨに平行な方向であり、Ｘ方向は、Ｙ方向に交差する方向、より特定的にはＹ方向に垂直な方向である。
【０１８３】
図２４および図２５の場合は、半導体装置ＣＰの上面側において、チップ辺ＣＨに沿って複数のパッドＰＤが配置（配列）されている。チップ辺ＣＨに沿って並ぶ複数のパッドＰＤは、互いに向きが同じであり、ワイヤ接合領域ＷＡがチップ辺ＣＨ側（チップ辺ＣＨに近い側）にあり、それとは反対側（チップ辺ＣＨから遠い側）にプローブ接触領域ＰＡがある。このため、図２４および図２５の場合は、複数のパッドＰＤのワイヤ接合領域ＷＡ同士が、Ｙ方向に一列に（直線的に）並び、また、複数のパッドＰＤのプローブ接触領域ＰＡ同士が、Ｙ方向に一列に（直線的に）並んだ状態になっている。
【０１８４】
また、図２４および図２５の場合は、チップ辺ＣＨに沿って複数の配線Ｍ６ａがＹ方向に延在しており、それら複数の配線Ｍ６ａは、Ｘ方向に並んでいる。すなわち、複数の配線Ｍ６ａが、チップ辺ＣＨに沿って並走しており、この複数の配線Ｍ６ａのそれぞれは、チップ辺ＣＨに沿って直線的に延在している。この複数の配線Ｍ６ａは、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤの下を通過（延在）しているが、各パッドＰＤのワイヤ接合領域ＷＡの直下には延在していない。
【０１８５】
図２４および図２５の場合も、各パッドＰＤのワイヤ接合領域ＷＡの直下の領域は、配線Ｍ６の配置禁止領域となっており、また、各パッドＰＤのプローブ接触領域ＰＡの直下の領域は、配線Ｍ６の配置可能領域となっており、これは、後述の図２６〜図３１においても共通である。このため、図２４〜図３１のいずれにおいても、各パッドＰＤのワイヤ接合領域ＷＡの直下には、配線Ｍ６は配置されていない。
【０１８６】
図２４および図２５の場合は、平面視において、各パッドＰＤにおけるワイヤ接合領域ＷＡを含まずかつプローブ接触領域ＰＡを含む領域を、複数の配線Ｍ６ａが通過している。別の見方をすると、図２４および図２５の場合は、複数のパッドＰＤのワイヤ接合領域ＷＡ同士が、チップ辺ＣＨに沿って一列に並んでいるが、その一列に並んだワイヤ接合領域ＷＡよりもプローブ接触領域ＰＡ側の位置で、複数の配線Ｍ６ａがチップ辺ＣＨに沿って直線的に延在（並走）している。このため、各パッドＰＤのプローブ接触領域ＰＡの直下にも、配線Ｍ６ａが配置されている。
【０１８７】
次に、図２６および図２７を参照して、第２のレイアウト例について説明する。
【０１８８】
図２６および図２７は、本実施の形態の半導体装置ＣＰの要部平面図であり、パッドＰＤと配線Ｍ６の第２のレイアウト例が示されている。図２６および図２７は、上記図２４および図２５にそれぞれ相当するものである。
【０１８９】
図２６および図２７の第２のレイアウト例が図２４および図２５の第１のレイアウト例と主として相違しているのは、パッドＰＤの向きが逆になっていることである。すなわち、図２６および図２７の場合は、半導体装置ＣＰの上面側において、チップ辺ＣＨに沿って複数のパッドＰＤが配置（配列）されており、各パッドＰＤの向きは互いに同じであるが、プローブ接触領域ＰＡがチップ辺ＣＨ側にあり、それとは反対側にワイヤ接合領域ＷＡがある。このため、図２６および図２７の場合も、複数のパッドＰＤのワイヤ接合領域ＷＡ同士が、Ｙ方向に一列に（直線的に）並び、また、複数のパッドＰＤのプローブ接触領域ＰＡ同士が、Ｙ方向に一列に（直線的に）並んだ状態になっている。但し、上記図２４および図２５の場合は、ワイヤ接合領域ＷＡがチップ辺ＣＨに近い側にあり、プローブ接触領域ＰＡがチップ辺ＣＨから遠い側にあったが、図２６および図２７の場合は、プローブ接触領域ＰＡがチップ辺ＣＨに近い側にあり、ワイヤ接合領域ＷＡがチップ辺ＣＨから遠い側にある。
【０１９０】
また、図２６および図２７の場合も、チップ辺ＣＨに沿って複数の配線Ｍ６ａがＹ方向に延在しており、それら複数の配線Ｍ６ａは、Ｘ方向に並んでいる。すなわち、複数の配線Ｍ６ａが、チップ辺ＣＨに沿って並走しており、この複数の配線Ｍ６ａのそれぞれは、チップ辺ＣＨに沿って直線的に延在している。この複数の配線Ｍ６ａは、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤの下を通過（延在）しているが、各パッドＰＤのワイヤ接合領域ＷＡの直下には延在していない。
【０１９１】
図２６および図２７の場合も、平面視において、各パッドＰＤにおけるワイヤ接合領域ＷＡを含まずかつプローブ接触領域ＰＡを含む領域を、複数の配線Ｍ６ａが通過している。別の見方をすると、図２６および図２７の場合も、複数のパッドＰＤのワイヤ接合領域ＷＡ同士が、チップ辺ＣＨに沿って一列に並んでいるが、その一列に並んだワイヤ接合領域ＷＡよりもプローブ接触領域ＰＡ側の位置で、複数の配線Ｍ６ａがチップ辺ＣＨに沿って直線的に延在（並走）している。このため、各パッドＰＤのプローブ接触領域ＰＡの直下にも、配線Ｍ６ａが配置されている。
【０１９２】
図２４および図２５の第１のレイアウト例と図２６および図２７の第２のレイアウト例においては、パッドＰＤの下を通過する複数の配線Ｍ６ａが、チップ辺ＣＨに沿って直線的に延在しているため、配線Ｍ６ａの抵抗を低減することができる。例えば、パッドＰＤの下を通過する配線Ｍ６ａが蛇行している場合に比べて、パッドＰＤの下を通過する配線Ｍ６ａが直線的に延在している第１のレイアウト例（図２４および図２５）や第２のレイアウト例（図２６および図２７）の方が、配線Ｍ６ａの抵抗を低減することができる。これにより、半導体装置の性能向上を図ることができる。
【０１９３】
次に、図２８および図２９を参照して、第３のレイアウト例について説明する。
【０１９４】
図２８および図２９は、本実施の形態の半導体装置ＣＰの要部平面図であり、パッドＰＤと配線Ｍ６の第３のレイアウト例が示されている。図２８および図２９は、上記図２４および図２５にそれぞれ相当するものである。
【０１９５】
図２８および図２９の第３のレイアウト例が、上記図２４および図２５の第１のレイアウト例や上記図２６および図２７の第２のレイアウト例と主として相違しているのは、パッドＰＤの向きである。すなわち、図２８および図２９の場合は、半導体装置ＣＰの上面側において、チップ辺ＣＨに沿って複数のパッドＰＤが配置（配列）されているが、各パッドＰＤの向きは互いに同じではなく、向きが互いに反対の２種類のパッドＰＤ１，ＰＤ２が混在している。すなわち、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤには、ワイヤ接合領域ＷＡがチップ辺ＣＨ側にあり、それとは反対側にプローブ接触領域ＰＡがあるパッドＰＤ１と、プローブ接触領域ＰＡがチップ辺ＣＨ側にあり、それとは反対側にワイヤ接合領域ＷＡがあるパッドＰＤ２とが、混在している。例えば、チップ辺ＣＨに沿ってパッドＰＤ１とパッドＰＤ２とが交互に並んでいる。
【０１９６】
ここで、ワイヤ接合領域ＷＡがチップ辺ＣＨに近い側にあり、プローブ接触領域ＰＡがチップ辺ＣＨから遠い側にあるパッドＰＤを、符号ＰＤ１を付してパッドＰＤ１と称することとする。また、プローブ接触領域ＰＡがチップ辺ＣＨに近い側にあり、ワイヤ接合領域ＷＡがチップ辺ＣＨから遠い側にあるパッドＰＤを、符号ＰＤ２を付してパッドＰＤ２と称することとする。
【０１９７】
図２８および図２９の場合は、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤには、プローブ接触領域ＰＡよりもワイヤ接合領域ＷＡがチップ辺ＣＨに近いパッドＰＤ１と、ワイヤ接合領域ＷＡよりもプローブ接触領域ＰＡがチップ辺ＣＨに近いパッドＰＤ２とが混在している。一方、上記図２４および図２５の場合は、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤは、全てパッドＰＤ１であり、また、上記図２６および図２７の場合は、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤは、全てパッドＰＤ２である。
【０１９８】
図２８および図２９の場合、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤのうちのパッドＰＤ１のワイヤ接合領域ＷＡとパッドＰＤ２のプローブ接触領域ＰＡとが、Ｙ方向に一列に（直線的に）並んでいる。また、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤのうちのパッドＰＤ１のプローブ接触領域ＰＡとパッドＰＤ２のワイヤ接合領域ＷＡとが、Ｙ方向に一列に（直線的に）並んでいる。但し、パッドＰＤ１のワイヤ接合領域ＷＡとパッドＰＤ２のプローブ接触領域ＰＡとが並ぶ列が、チップ辺ＣＨに近い側にあり、パッドＰＤ１のプローブ接触領域ＰＡとパッドＰＤ２のワイヤ接合領域ＷＡとが並ぶ列が、チップ辺ＣＨから遠い側にある。このため、図２８および図２９の場合は、複数のパッドＰＤのワイヤ接合領域ＷＡが、チップ辺ＣＨに沿って二列に並び、また、その二列に、複数のパッドＰＤのプローブ接触領域ＰＡも並んだ状態になっている。
【０１９９】
また、図２８および図２９の場合、チップ辺ＣＨに沿って複数の配線Ｍ６ａが延在（並走）しているが、この複数の配線Ｍ６ａは、チップ辺ＣＨに沿って直線的に延在しているのではなく、蛇行するように延在している。なぜなら、複数のパッドＰＤのワイヤ接合領域ＷＡは、チップ辺ＣＨに沿って二列に並んでいるため、ワイヤ接合領域ＷＡを避けながらパッドＰＤの下に配線Ｍ６ａを延在させるためには、配線Ｍ６を図２９のように蛇行させる必要があるからである。具体的には、複数の配線Ｍ６ａは、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤの下を延在（通過）しているが、各パッドＰＤのワイヤ接合領域ＷＡの直下には延在しておらず、平面視において、各パッドＰＤのワイヤ接合領域ＷＡを避けるように蛇行している。なお、各パッドＰＤのプローブ接触領域ＰＡの直下にも、配線Ｍ６ａが配置されている。
【０２００】
図２８および図２９の場合は、パッドＰＤの下を通過する複数の配線Ｍ６ａが、直線的に延在してはいないため、配線Ｍ６ａの抵抗を低減する観点では、図２８および図２９の場合よりも、上記図２４および図２５の場合や上記図２６および図２７の場合の方が有利である。一方、上記図２４および図２５の場合や上記図２６および図２７の場合は、複数のパッドＰＤのワイヤ接合領域ＷＡが一列に並んでいるのに対して、図２８および図２９の場合は、複数のパッドＰＤのワイヤ接合領域ＷＡが二列に並んでいる。このため、上記図２４および図２５の場合や上記図２６および図２７の場合よりも、図２８および図２９の場合の方が、複数のパッドＰＤにそれぞれワイヤ（ＢＷ）を接続する際に、各ワイヤ（ＢＷ）の間隔を大きくすることができるため、ワイヤボンディング工程を行いやすくなり、また、隣り合うワイヤ（ＢＷ）同士の短絡を防止しやすくなる。
【０２０１】
次に、図３０および図３１を参照して、第４のレイアウト例について説明する。
【０２０２】
図３０および図３１は、本実施の形態の半導体装置ＣＰの要部平面図であり、パッドＰＤと配線Ｍ６の第４のレイアウト例が示されている。図３０および図３１は、上記図２４および図２５にそれぞれ相当するものである。
【０２０３】
上記図２８および図２９の場合と同様に、図３０および図３１の場合も、半導体装置ＣＰの上面側において、チップ辺ＣＨに沿って複数のパッドＰＤが配置（配列）されており、各パッドＰＤの向きは互いに同じではなく、向きが互いに反対の２種類のパッドＰＤ１，ＰＤ２が混在している。すなわち、図３０および図３１の場合も、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤには、プローブ接触領域ＰＡよりもワイヤ接合領域ＷＡがチップ辺ＣＨに近いパッドＰＤ１と、ワイヤ接合領域ＷＡよりもプローブ接触領域ＰＡがチップ辺ＣＨに近いパッドＰＤ２とが混在している。
【０２０４】
但し、図３０および図３１の場合、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤのうちのパッドＰＤ１のプローブ接触領域ＰＡとパッドＰＤ２のプローブ接触領域ＰＡとが、Ｙ方向に一列に（直線的に）並んでいる。このため、図３０および図３１の場合、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤのプローブ接触領域ＰＡが、Ｙ方向に一列に（直線的に）並んでいる。また、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤのうちのパッドＰＤ１のワイヤ接合領域ＷＡは、Ｙ方向に一列に（直線的に）並んでいる。また、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤのうちのパッドＰＤ２のワイヤ接合領域ＷＡは、Ｙ方向に一列に（直線的に）並んでいる。このため、図３０および図３１の場合は、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤのワイヤ接合領域ＷＡは二列に並んでいる。なお、図３０および図３１の場合、パッドＰＤ１のワイヤ接合領域ＷＡが並ぶ列は、パッドＰＤ１のプローブ接触領域ＰＡとパッドＰＤ２のプローブ接触領域ＰＡとが並ぶ列よりもチップ辺ＣＨに近い側にあり、パッドＰＤ２のワイヤ接合領域ＷＡが並ぶ列は、パッドＰＤ１のプローブ接触領域ＰＡとパッドＰＤ２のプローブ接触領域ＰＡとが並ぶ列よりもチップ辺ＣＨから遠い側にある。
【０２０５】
このため、図３０および図３１の場合は、パッドＰＤ１とパッドＰＤ２とは、チップ辺ＣＨからの距離が相違しており、チップ辺ＣＨからパッドＰＤ１までの距離（間隔）よりも、チップ辺ＣＨからパッドＰＤ２までの距離（間隔）の方が大きくなっている。つまり、図３０および図３１の場合、平面視において、パッドＰＤ１とパッドＰＤ２とは、Ｘ方向にずれている。
【０２０６】
このように、上記図２８および図２９の場合は、パッドＰＤ１とチップ辺ＣＨとの間の距離と、パッドＰＤ２とチップ辺との間の距離とは、互いにほぼ同じであったが、図３０および図３１の場合は、パッドＰＤ２とチップ辺ＣＨとの間の距離は、パッドＰＤ１とチップ辺ＣＨとの間の距離よりも大きくなっている。
【０２０７】
また、図３０および図３１の場合も、チップ辺ＣＨに沿って複数の配線Ｍ６ａがＹ方向に延在しており、それら複数の配線Ｍ６ａは、Ｘ方向に並んでいる。すなわち、複数の配線Ｍ６ａが、チップ辺ＣＨに沿って並走しており、この複数の配線Ｍ６ａのそれぞれは、チップ辺ＣＨに沿って直線的に延在している。この複数の配線Ｍ６ａは、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤの下を通過（延在）しているが、各パッドＰＤのワイヤ接合領域ＷＡの直下には延在していない。
【０２０８】
図３０および図３１の場合も、平面視において、各パッドＰＤにおけるワイヤ接合領域ＷＡを含まずかつプローブ接触領域ＰＡを含む領域を、複数の配線Ｍ６ａが通過している。別の見方をすると、図３０および図３１の場合は、複数のパッドＰＤのプローブ接触領域ＰＡ同士が、チップ辺ＣＨに沿って一列に並んでいるが、その一列に並んだプローブ接触領域ＰＡの下を通過するように、複数の配線Ｍ６ａがチップ辺ＣＨに沿って直線的に延在している。このため、各パッドＰＤのプローブ接触領域ＰＡの直下にも、配線Ｍ６ａが配置されている。
【０２０９】
上記図２４および図２５の場合（第１のレイアウト例）や上記図２６および図２７の場合（第２のレイアウト例）と同様に、図３０および図３１の場合（第４のレイアウト例）も、パッドＰＤの下を通過する複数の配線Ｍ６ａのそれぞれが、チップ辺ＣＨに沿って直線的に延在しているため、配線Ｍ６ａの抵抗を低減することができる。これにより、半導体装置の性能向上を図ることができる。
【０２１０】
すなわち、第１、第２および第４のレイアウト例の場合は、チップ辺ＣＨに沿って配列する複数のパッドＰＤのプローブ接触領域ＰＡ同士が、チップ辺ＣＨに沿う方向（すなわちＹ方向）に一列に並んでいるため、それら複数のパッドのプローブ接触領域ＰＡの下に配線Ｍ６ａを直線的に延在させることができ、それによって、配線Ｍ６ａの抵抗を低減することができる。
【０２１１】
また、図３０および図３１の場合は、チップ辺ＣＨに沿って並ぶ複数のパッドＰＤのワイヤ接合領域ＷＡは二列に並んでいる。このため、上記図２４および図２５の場合や上記図２６および図２７の場合よりも、図３０および図３１の場合の方が、複数のパッドＰＤにそれぞれワイヤ（ＢＷ）を接続する際に、各ワイヤ（ＢＷ）の間隔を大きくすることができるため、ワイヤボンディング工程を行いやすくなり、また、隣り合うワイヤ（ＢＷ）同士の短絡を防止しやすくなる。
【０２１２】
このように、図３０および図３１の第４のレイアウト例は、上記第１〜第３のレイアウト例の利点を得ることができる。
【０２１３】
但し、図３０および図３１の第４のレイアウト例は、上記第１〜第３のレイアウト例に比べて、チップ辺ＣＨに沿って複数のパッドＰＤを配置するのに要する面積が大きくなる。このため、半導体装置の平面寸法（面積）をできるだけ小さくするという観点では、図３０および図３１の第４のレイアウト例よりも、上記第１〜第３のレイアウト例の方が有利である。
【０２１４】
また、上記第１のレイアウト例、上記第２のレイアウト例および上記第３のレイアウト例のように、パッドＰＤの下を通過する複数の配線Ｍ６ａのそれぞれが、チップ辺ＣＨに沿って直線的に延在している場合には、配線Ｍ６ａの抵抗を低減することができるが、これに伴って得られる付随的な効果について、図３２および図３３を参照して説明する。
【０２１５】
図３２および図３３は、パッド領域の配列の例を示す平面図である。図３２および図３３には、信号用パッド領域ＰＤＳと電源用パッド領域ＰＤＤの配列例が示されている。なお、図３２は、平面図であるが、理解を簡単にするために、電源用パッド領域ＰＤＤにハッチングを付し、信号用パッド領域ＰＤＳにはハッチングを付していない。
【０２１６】
ここで、信号用パッド領域ＰＤＳは、信号用パッド（ＰＤ）と、その信号用パッドに電気的に接続された入出力回路（ＩＯ回路）とが形成された領域に対応している。また、電源用パッド領域ＰＤＤは、電源用パッド（ＰＤ）と、その電源用パッドに電気的に接続された入出力回路（ＩＯ回路）とが形成された領域に対応している。信号用パッド領域ＰＤＳのパッド（信号用パッド）から半導体チップ内に信号が入力されたり、あるいは、信号用パッド領域ＰＤＳのパッド（信号用パッド）から半導体チップ外に信号が出力される。また、電源用パッド領域ＰＤＤのパッド（電源用パッド）から半導体チップ内に電源電位が供給される。
【０２１７】
図３２の場合と図３３の場合との両方において、信号用パッド領域ＰＤＳおよび電源用パッド領域ＰＤＤが、半導体チップのチップ辺ＣＨに沿って複数配列しており、所定数の信号用パッド領域ＰＤＳが配列する毎に、電源用パッド領域ＰＤＤが配置されている。例えば、図３２の場合は、信号用パッド領域ＰＤＳが３つ配列する毎に電源用パッド領域ＰＤＤが配置され、図３３の場合は、信号用パッド領域ＰＤＳが６つ配列する毎に電源用パッド領域ＰＤＤが配置されている。なお、図３２の配列と図３３の配列は、一例であり、これに限定されものではないが、重要なのは、図３２において電源用パッド領域ＰＤＤ間に配置された信号用パッド領域ＰＤＳの数（図３２では３つ）よりも、図３３において電源用パッド領域ＰＤＤ間に配置された信号用パッド領域ＰＤＳの数（図３３では６つ）の方が多いことである。
【０２１８】
電源用パッド領域ＰＤＤのパッド（電源用パッド）同士は、半導体チップのチップ辺ＣＨに沿って延在する電源用配線を介して互いに電気的に接続されている。ＥＳＤ（electro-static discharge：静電気放電）基準に伴い、隣り合う電源用パッドの間の抵抗（電気抵抗）は、所定の抵抗値（例えば２Ω）以下に設計する必要がある。このため、電源配線の抵抗（配線抵抗）が大きい場合は、隣り合う電源用パッドの間隔を小さくして、隣り合う電源用パッド同士を電気的に接続する電源配線の距離を短くする必要がある。
【０２１９】
一方、電源配線の抵抗（配線）が小さい場合は、隣り合う電源用パッド同士を電気的に接続する電源配線の距離を長くしてもよいため、隣り合う電源用パッドの間隔を大きくすることができる。このため、電源配線の抵抗を小さくすることは、隣り合う電源用パッドの間隔を大きくすることができることにつながる。
【０２２０】
本実施の形態では、上述のように、パッドＰＤに下に配線Ｍ６を延在させることができるため、電源配線として配線Ｍ６を用いることが可能になる。配線Ｍ６の厚みは、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の各厚みより厚いため、電源配線として配線Ｍ６を用いれば、電源配線の抵抗（配線抵抗）を低減することができる。このため、本実施の形態を適用してパッドＰＤに下に配線Ｍ６（Ｍ６ａ）を延在させるとともに、そのパッドＰＤの下を延在する配線Ｍ６（Ｍ６ａ）を電源配線として用いることで、電源配線の抵抗を低減することができ、隣り合う電源用パッドの間隔を大きくすることができる。例えば、電源配線として配線Ｍ６を用いずに配線Ｍ５を用いた場合には、図３２のように、隣り合う電源用パッドの間隔を小さくして、信号用パッド領域ＰＤＳが３つ配列する毎に電源用パッド領域ＰＤＤを配置する必要があった。それに対して、電源配線として配線Ｍ６を用いた場合には、図３３のように、隣り合う電源用パッドの間隔を大きくして、信号用パッド領域ＰＤＳが６つ配列する毎に電源用パッド領域ＰＤＤを配置してもよくなる。このため、本実施の形態を適用してパッドＰＤに下に配線Ｍ６（Ｍ６ａ）を延在させるとともに、そのパッドＰＤの下を延在する配線Ｍ６（Ｍ６ａ）を電源配線として用いることで、電源用パッドの数を減らすことができ、それに伴い、信号用パッドの数を増やすことができる。これにより、半導体チップにおける信号用パッドの数を増やすことができ、多端子化に対応することができる。また、必要な電源用パッドの数を減らすことができることで、半導体チップの平面寸法（平面積）を縮小することも可能になる。
【０２２１】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０２２２】
１  ＭＩＳＦＥＴ
ＡＭ１  Ａｌ含有導電膜
ＢＤ１，ＢＤ２  接合材
ＢＬ  半田ボール
ＢＬＤ  接続端子
ＢＲ１，ＢＲ２  バリア導体膜
ＢＷ  ワイヤ
ＢＷ１０１，ＢＷ２０１  銅ワイヤ
ＣＨ  チップ辺
ＣＲ  クラック
ＣＰ，ＣＰ１０１，ＣＰ２０１  半導体装置
ＤＬ  導電性ランド
ＤＰ  ダイパッド
ＧＥ  ゲート電極
ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６，ＩＬ７，ＩＬ８  層間絶縁膜
ＬＤ  リード
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ４，Ｍ５，Ｍ６，Ｍ６ａ，Ｍ６ｂ  配線
ＭＲ１，ＭＲ２  封止部
ＯＰ  開口部
ＰＡ，ＰＡ１０１，ＰＡ２０１  プローブ接触領域
ＰＶ  絶縁膜
ＰＣ  配線基板
ＰＤ，ＰＤ１，ＰＤ２，ＰＤ１０１，ＰＤ２０１  パッド
ＰＫＧ，ＰＫＧ１，ＰＫＧ２  半導体装置
ＳＢ  半導体基板
ＳＤ  ソース・ドレイン領域
ＳＨ  開口部
ＳＴ  素子分離領域
Ｖ１  プラグ
Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６，Ｖ７  ビア部
ＷＡ，ＷＡ１０１，ＷＡ２０１  ワイヤ接合領域
【図１】
2017145256.tif 000003
【図２】
2017145256.tif 000004
【図３】
2017145256.tif 000005
【図４】
2017145256.tif 000006
【図５】
2017145256.tif 000007
【図６】
2017145256.tif 000008
【図７】
2017145256.tif 000009
【図８】
2017145256.tif 000010
【図９】
2017145256.tif 000011
【図１０】
2017145256.tif 000012
【図１１】
2017145256.tif 000013
【図１２】
2017145256.tif 000014
【図１３】
2017145256.tif 000015
【図１４】
2017145256.tif 000016
【図１５】
2017145256.tif 000017
【図１６】
2017145256.tif 000018
【図１７】
2017145256.tif 000019
【図１８】
2017145256.tif 000020
【図１９】
2017145256.tif 000021
【図２０】
2017145256.tif 000022
【図２１】
2017145256.tif 000023
【図２２】
2017145256.tif 000024
【図２３】
2017145256.tif 000025
【図２４】
2017145256.tif 000026
【図２５】
2017145256.tif 000027
【図２６】
2017145256.tif 000028
【図２７】
2017145256.tif 000029
【図２８】
2017145256.tif 000030
【図２９】
2017145256.tif 000031
【図３０】
2017145256.tif 000032
【図３１】
2017145256.tif 000033
【図３２】
2017145256.tif 000034
【図３３】
2017145256.tif 000035
【国際調査報告】
2017145256.tif 000036
2017145256.tif 000037
2017145256.tif 000038
2017145256.tif 000039