(57)【要約】  共振型電力変換装置（１）は、入力側に設けられる直列接続されたフィルタコンデンサ（Ｃ１，Ｃ２）、トランス（ＴＲ１，ＴＲ２）、フィルタコンデンサ（Ｃ１）とトランス（ＴＲ１）の一次側との間に設けられる電力変換回路（１１）、およびフィルタコンデンサ（Ｃ２）とトランス（ＴＲ２）の一次側との間に設けられる電力変換回路（１２）を備える。共振型電力変換装置（１）は、フィルタコンデンサ（Ｃ１，Ｃ２）の電圧差に応じてスイッチング素子（Ｕ１，Ｘ１）またはスイッチング素子（Ｕ２，Ｘ２）に対する制御信号のパルスの立ち上がりの遅延時間を示す調節量を算出する調節量算出部（２）、および調節量に応じてスイッチング素子（Ｕ１，Ｘ１）またはスイッチング素子（Ｕ２，Ｘ２）に対する制御信号のパルスの立ち上がりを遅らせ、制御信号をスイッチング素子（Ｕ１，Ｘ１，Ｕ２，Ｘ２）に出力する制御部（３）を備える。
2018020570.tif 000002
【特許請求の範囲】
【請求項１】
入力側に設けられる直列接続された複数のフィルタコンデンサと、
二次側が互いに直列接続される、前記複数のフィルタコンデンサと同数のトランスと、
それぞれが共振コンデンサおよびスイッチング素子を有し、前記フィルタコンデンサに印加された電圧を入力電圧として、直流電圧から交流電圧への変換を行い、前記トランスの一次側に、該交流電圧を出力する、前記複数のフィルタコンデンサと同数の電力変換回路と、
パルス信号である制御信号を前記スイッチング素子に出力することで前記スイッチング素子のオンオフを切り替える制御部と、
前記フィルタコンデンサの電圧差に応じて、一部の前記電力変換回路が有する前記スイッチング素子に対する前記制御信号のパルスの立ち上がりの遅延時間を示す調節量を算出する調節量算出部と、
を備え、
前記制御部は、前記調節量に応じて前記一部の電力変換回路が有する前記スイッチング素子に対する前記制御信号のパルスの立ち上がりを遅らせる、
共振型電力変換装置。
【請求項２】
前記調節量算出部は、前記スイッチング素子の電流の共振周期に応じて定められた上限値以下の範囲で前記調節量を算出する請求項１に記載の共振型電力変換装置。
【請求項３】
前記調節量算出部は、前記フィルタコンデンサの電圧差の比例積分制御を行うことで、該電圧差に応じた前記調節量を算出する請求項１または２に記載の共振型電力変換装置。
【請求項４】
２つの前記フィルタコンデンサ、２つの共振トランス、および２つの前記電力変換回路を備え、
前記電力変換回路は、前記フィルタコンデンサに並列に接続される、直列接続された２つの前記共振コンデンサおよび直列接続された２つの前記スイッチング素子、を有するハーフブリッジ回路であり、
前記トランスの一次側の一端は前記２つの共振コンデンサの接続点に接続され、他端は前記２つのスイッチング素子の接続点に接続され、
前記制御部は、前記２つのフィルタコンデンサの電圧差が生じる場合に、電圧が小さい方の前記フィルタコンデンサに並列に接続される前記電力変換回路が有する前記スイッチング素子に対する前記制御信号のパルスの立ち上がりを前記調節量に応じて遅らせる、
請求項１から３のいずれか１項に記載の共振型電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、共振回路を有する共振型電力変換装置に関する。
【背景技術】
【０００２】
入力側に設けられる直列接続された複数のフィルタコンデンサ、フィルタコンデンサと同数のトランス、およびフィルタコンデンサに印加される電圧を入力電圧として直流電圧から交流電圧への変換を行い、トランスの一次側に該交流電圧を出力するフィルタコンデンサと同数の電力変換回路を備える電力変換装置において、電力変換回路の出力電圧に差が生じることがある。電力変換回路の出力電圧の差により、電力変換装置の出力電流が増加または減少し、過電流が生じることがある。【０００３】
特許文献１に開示されるアーク溶接用等の電源装置は、トランスの一次側に設けられるインバータの出力不均等またはインバータのスイッチング素子の導通幅の不均等に起因する入力側のフィルタコンデンサの端子間電圧のアンバランスを抑制する。具体的には、該電源装置は、各フィルタコンデンサの端子間電圧を検出して基準信号との差電圧を検出し、端子間電圧が低いときは時間軸で狭くなるようにパルスタイミングを補正する。【０００４】
特許文献２に開示されるＤＣ−ＤＣコンバータにおいては、それぞれが一対の変換回路部および一対のトランスを有する単位ユニットが直流電源に対してｎ群設けられる。単位ユニットにおける一方のトランスの二次側をｎ群間で直列に接続すると共に、他方のトランスの二次側をｎ群間で直列に接続することで、電力変換装置の出力電流の増加または減少を抑制する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９９３８１号公報
【特許文献２】特開２００４−８８８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電力変換装置の構造を簡易化するため、トランスの二次側を直列接続すると、トランスの素子のばらつきによる漏れインダクタンスの違いにより、フィルタコンデンサの電圧に差が生じることがある。フィルタコンデンサの電圧に差が生じている状態で、スイッチング素子に同じタイミングで同じ幅のパルスを印加すると、スイッチング素子の損失に差が生じる。電力変換装置が電気鉄道車両に搭載される場合には、入力電圧が１０００Ｖ程度の高電圧である。入力電圧が増大するにつれて、フィルタコンデンサの電圧差に起因するスイッチング素子の損失の差も拡大し、スイッチング素子の寿命の差が拡大する。フィルタコンデンサの電圧差を低減するために、フィルタコンデンサに並列に抵抗を設けることが考えられるが、上述のように入力電圧が高電圧である場合、抵抗値はｍΩオーダーとする必要があり、抵抗における発熱量が増大する。発熱量に応じてヒートシンクのサイズを拡大させる必要があり、その結果、製造コストが増大し、電力変換装置における抵抗の占有スペースが増大してしまう。【０００７】
本発明は上述の事情に鑑みてなされたものであり、トランスの二次側が直列接続された電力変換装置の入力側に設けられる直列接続された複数のフィルタコンデンサの電圧差を低減することが目的である。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の共振型電力変換装置は、入力側に設けられる直列接続された複数のフィルタコンデンサ、二次側が互いに直列接続される、複数のフィルタコンデンサと同数のトランス、複数のフィルタコンデンサと同数の電力変換回路、制御部および調節量算出部を有する。電力変換回路のそれぞれは、共振コンデンサおよびスイッチング素子を有する。電力変換回路は、フィルタコンデンサに印加された電圧を入力電圧として、直流電圧から交流電圧への変換を行い、トランスの一次側に、該交流電圧を出力する。制御部は、パルス信号である制御信号をスイッチング素子に出力することでスイッチング素子のオンオフを切り替える。調節量算出部は、フィルタコンデンサの電圧差に応じて、一部の電力変換回路が有するスイッチング素子に対する制御信号のパルスの立ち上がりの遅延時間を示す調節量を算出する。制御部は、調節量に応じて一部の電力変換回路が有するスイッチング素子に対する制御信号のパルスの立ち上がりを遅らせる。
【発明の効果】
【０００９】
本発明によれば、複数のフィルタコンデンサの電圧差に応じて、電力変換回路のスイッチング素子に対する制御信号のパルスの立ち上がりを遅らせることで、複数のフィルタコンデンサの電圧差を低減することが可能である。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る共振型電力変換装置の構成例を示すブロック図
【図２】実施の形態における制御信号およびスイッチング素子の電流の例を示す図
【図３】実施の形態に係る共振型電力変換装置の主回路の等価回路の例を示す図
【図４】実施の形態に係る共振型電力変換装置の主回路の等価回路の例を示す図
【図５】実施の形態に係る調節量算出部および制御部の構成例を示すブロック図
【図６】実施の形態における制御信号およびスイッチング素子の電流の例を示す図
【図７】実施の形態における制御信号およびスイッチング素子の電流の例を示す図
【図８】実施の形態に係る共振型電力変換装置の他の構成例を示すブロック図
【図９】実施の形態に係る共振型電力変換装置の他の構成例を示すブロック図
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお図中、同一または同等の部分には同一の符号を付す。
【００１２】
図１は、本発明の実施の形態に係る共振型電力変換装置の構成例を示すブロック図である。図１の例では、共振型電力変換装置１は、共振型インバータ装置である。共振型電力変換装置１は、入力側に設けられる直列接続されたフィルタコンデンサＣ１，Ｃ２、二次側が互いに直列接続されるトランスＴＲ１，ＴＲ２、フィルタコンデンサＣ１とトランスＴＲ１の一次側との間に設けられる電力変換回路１１、およびフィルタコンデンサＣ２とトランスＴＲ２の一次側との間に設けられる電力変換回路１２を備える。トランスＴＲ１，ＴＲ２の二次側は直列に接続されている。トランスＴＲ１，ＴＲ２の二次側を直列接続することで、トランスＴＲ１，ＴＲ２の二次側に設けられる回路構成が簡易化される。トランスＴＲ１，ＴＲ２の二次側には、直列接続されたダイオードＤ１，Ｄ２、直列接続されたＤ３，Ｄ４およびフィルタコンデンサＣ７が互いに並列に接続される。トランスＴＲ１，ＴＲ２の二次側は直列に接続され、トランスＴＲ１の二次側の一端はダイオードＤ１，Ｄ２の接続点に接続される。トランスＴＲ２の二次側の一端はダイオードＤ３，Ｄ４の接続点に接続される。
【００１３】
共振型電力変換装置１はさらに、後述するように、フィルタコンデンサＣ１，Ｃ２の電圧差に応じて電力変換回路１１が有するスイッチング素子Ｕ１，Ｘ１または電力変換回路１２が有するスイッチング素子Ｕ２，Ｘ２に対する制御信号のパルスの立ち上がりの遅延時間を示す調節量を算出する調節量算出部２、および調節量に応じてスイッチング素子Ｕ１，Ｘ１またはスイッチング素子Ｕ２，Ｘ２に対する制御信号のパルスの立ち上がりを遅らせ、制御信号をスイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２に出力する制御部３を備える。調節量に応じてスイッチング素子Ｕ１，Ｘ１またはスイッチング素子Ｕ２，Ｘ２に対する制御信号のパルスの立ち上がりを遅らせることで、共振型電力変換装置１は、フィルタコンデンサＣ１，Ｃ２の電圧差を低減する。
【００１４】
図１の例では、電力変換回路１１，１２はハーフブリッジ回路である。電力変換回路１１は、フィルタコンデンサＣ１に並列に接続される、直列接続された共振コンデンサＣ３，Ｃ４および直列接続されたスイッチング素子Ｕ１，Ｘ１、を備える。トランスＴＲ１の一次側の一端は、共振コンデンサＣ３，Ｃ４の接続点に接続され、他端はスイッチング素子Ｕ１，Ｘ１の接続点に接続される。電力変換回路１２は、フィルタコンデンサＣ２に並列に接続される、直列接続された共振コンデンサＣ５，Ｃ６および直列接続されたスイッチング素子Ｕ２，Ｘ２、を備える。トランスＴＲ２の一次側の一端は、共振コンデンサＣ５，Ｃ６の接続点に接続され、他端はスイッチング素子Ｕ２，Ｘ２の接続点に接続される。スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２は任意のスイッチング素子であり、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。
【００１５】
スイッチング素子Ｕ１，Ｘ１には、共振コンデンサＣ３，Ｃ４の静電容量およびトランスＴＲ１の一次側漏れインダクタンスで決定される周期τ１の正弦半波の電流が通電される。共振コンデンサＣ３，Ｃ４のそれぞれの静電容量をＣ３，Ｃ４とし、トランスＴＲ１の一次側漏れインダクタンスをＬ１１とすると、周期τ１は、下記（１）式で表される。
【００１６】
【数１】
2018020570.tif 000003
【００１７】
同様に、スイッチング素子Ｕ２，Ｘ２には、共振コンデンサＣ５，Ｃ６の静電容量およびトランスＴＲ２の一次側漏れインダクタンスで決定される周期τ２の正弦半波の電流が通電される。共振コンデンサＣ５，Ｃ６のそれぞれの静電容量をＣ５，Ｃ６とし、トランスＴＲ２の一次側漏れインダクタンスをＬ２１とすると、周期τ２は、下記（２）式で表される。
【００１８】
【数２】
2018020570.tif 000004
【００１９】
スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２における損失を等しくするためには、上述の周期τ１と周期τ２を一致させる必要がある。そのためには、共振コンデンサＣ３，Ｃ４，Ｃ５，Ｃ６の静電容量を一致させること、およびトランスＴＲ１の一次側漏れインダクタンスＬ１１とトランスＴＲ２の一次側漏れインダクタンスＬ２１を一致させることが必要である。
【００２０】
しかしながら、製品のばらつきにより、トランスＴＲ１の相互インダクタンスとトランスＴＲ２の相互インダクタンスとは一致しない。そのため、周期τ１と周期τ２は一致しない。またトランスＴＲ１の相互インダクタンスとトランスＴＲ２の相互インダクタンスとが一致しないために、フィルタコンデンサＣ１，Ｃ２の電圧に差が生じる。
【００２１】
調節量算出部２は、図示しない電圧検出器が検出したフィルタコンデンサＣ１，Ｃ２の電圧を監視する。フィルタコンデンサＣ１，Ｃ２の電圧差が十分に小さく、フィルタコンデンサＣ１，Ｃ２の電圧差が生じていないとみなせる場合の共振型電力変換装置１の動作について説明する。図２は、実施の形態における制御信号およびスイッチング素子の電流の例を示す図である。スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２のそれぞれにおいて、上段が制御信号であり、下段がスイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２の電流である。制御部３は、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２のそれぞれに、制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を送る。制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４はパルス信号である。スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２のそれぞれに電流Ｉ１，Ｉ２，Ｉ３，Ｉ４が流れる。制御部３は、スイッチング素子Ｕ１，Ｘ１が交互にオン状態となり、スイッチング素子Ｕ２，Ｘ２が交互にオン状態となり、かつ、スイッチング素子Ｕ１，Ｕ２が同じタイミングでオン状態となり、スイッチング素子Ｘ１，Ｘ２が同じタイミングでオン状態となるように、制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を出力する。制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４の周波数をｆ、制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４のデッドタイムをＴｄとすると、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２のパルス幅Ｔｇは、下記（３）式で表される。
【００２２】
【数３】
2018020570.tif 000005
【００２３】
図２の例では、スイッチング素子Ｕ１，Ｕ２に対する制御信号Ｓ１，Ｓ３が時刻Ｔ１において立ち上がり、時刻Ｔ１からＴｇ経過した時刻Ｔ２において立ち下がる。スイッチング素子Ｘ１，Ｘ２に対する制御信号Ｓ２，Ｓ４は、時刻Ｔ２からデッドタイムＴｄ経過後の時刻Ｔ３において立ち上がり、時刻Ｔ３からＴｇ経過した時刻Ｔ４において立ち下がる。制御信号Ｓ１，Ｓ３は、時刻Ｔ４からデッドタイムＴｄ経過後の時刻Ｔ５において立ち上がり、時刻Ｔ５からＴｇ経過した時刻Ｔ６において立ち下がる。制御部３は、上述のように変化するパルス信号である制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を出力し、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２のオンオフを切り替える。デッドタイムＴｄは、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２のスイッチング速度に応じて予め定められる。
【００２４】
トランスＴＲ１，ＴＲ２の相互インダクタンスの不一致に起因するフィルタコンデンサＣ１，Ｃ２の電圧差が生じた場合の共振型電力変換装置１の動作について説明する。図３は、実施の形態に係る共振型電力変換装置の主回路の等価回路の例を示す図である。図３は、スイッチング素子Ｕ１，Ｕ２がオン状態である場合の共振型電力変換装置１の主回路の等価回路である。トランスＴＲ１の相互インダクタンスがＭ１であり、トランスＴＲ２の相互インダクタンスがＭ２である。トランスＴＲ１の二次側漏れインダクタンスがＬ１２、トランスＴＲ２の二次側漏れインダクタンスがＬ２２である。図３に示す等価回路から、共振型電力変換装置１の入力電圧が相互インダクタンスＭ１，Ｍ２によって分圧されて、フィルタコンデンサＣ１，Ｃ２に印加されることがわかる。例えば、共振型電力変換装置１の入力電圧が１０００Ｖであり、Ｍ１＝４００μＨ、Ｍ２＝６００μＨの場合を例にして説明する。この場合に、フィルタコンデンサＣ１の電圧ＶＣ１は、下記（４）式で表されるように、４００Ｖである。またフィルタコンデンサＣ２の電圧ＶＣ２は、下記（５）式で表されるように、６００Ｖである。
【００２５】
【数４】
2018020570.tif 000006
【００２６】
【数５】
2018020570.tif 000007
【００２７】
上述のように、スイッチング素子Ｕ１の電流のピーク値は、スイッチング素子Ｕ２の電流のピーク値の１．５倍であり、スイッチング素子Ｕ１，Ｕ２における損失に差が生じ、スイッチング素子Ｕ１，Ｕ２の寿命に差が生じてしまう。同様に、スイッチング素子Ｘ１，Ｘ２においても損失に差が生じ、スイッチング素子Ｘ１，Ｘ２の寿命に差が生じてしまう。
【００２８】
フィルタコンデンサＣ１，Ｃ２の電圧差を低減する共振型電力変換装置１の動作について説明する。調節量算出部２は、相互インダクタンスＭ１，Ｍ２の差に起因するフィルタコンデンサＣ１，Ｃ２の電圧差に応じて、制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４のパルスの立ち上がりの遅延時間を示す調節量を算出する。制御部３は、調節量に応じて制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４のパルスの立ち上がりを遅延させ、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２に出力する。図４は、実施の形態に係る共振型電力変換装置の主回路の等価回路の例を示す図である。図の見方は、図３と同様である。共振型電力変換装置１の入力電源を電源Ｅ１，Ｅ２で表す。フィルタコンデンサＣ１の電圧がフィルタコンデンサＣ２の電圧より大きい場合、図４に示す回路において、スイッチング素子Ｕ１をオンにし、スイッチング素子Ｕ２をオフにする。スイッチング素子Ｕ２がオフの状態になると、電源Ｅ２によってフィルタコンデンサＣ２が充電され、フィルタコンデンサＣ１，Ｃ２の電圧差が低減される。調節量算出部２が、スイッチング素子Ｕ１への制御信号Ｓ１の立ち上がりに対する、スイッチング素子Ｕ２への制御信号Ｓ３の立ち上がりの遅延時間を示す調節量を算出し、制御部３が調節量に応じて制御信号Ｓ１，Ｓ３を生成して出力することで、フィルタコンデンサＣ１，Ｃ２の電圧差が低減される。同様に、スイッチング素子Ｘ２に対する制御信号Ｓ４の立ち上がりをスイッチング素子Ｘ１に対する制御信号Ｓ２の立ち上がりより遅らせることで、フィルタコンデンサＣ１，Ｃ２の電圧差が低減される。
【００２９】
フィルタコンデンサＣ１の電圧がフィルタコンデンサＣ２の電圧より小さい場合、図４に示す回路において、スイッチング素子Ｕ１をオフにし、スイッチング素子Ｕ２をオンにする。スイッチング素子Ｕ１がオフの状態になると、電源Ｅ１によってフィルタコンデンサＣ１が充電され、フィルタコンデンサＣ１，Ｃ２の電圧差が低減される。調節量算出部２が、スイッチング素子Ｕ２への制御信号Ｓ３の立ち上がりに対する、スイッチング素子Ｕ１への制御信号Ｓ１の立ち上がりの遅延時間を示す調節量を算出し、制御部３が調節量に応じて制御信号Ｓ１，Ｓ３を生成して出力することで、フィルタコンデンサＣ１，Ｃ２の電圧差が低減される。同様に、スイッチング素子Ｘ１に対する制御信号Ｓ２の立ち上がりをスイッチング素子Ｘ２に対する制御信号Ｓ４の立ち上がりより遅らせることで、フィルタコンデンサＣ１，Ｃ２の電圧差が低減される。
【００３０】
図５は、実施の形態に係る調節量算出部および制御部の構成例を示すブロック図である。調節量算出部２は、フィルタコンデンサＣ１の電圧ＶＣ１とフィルタコンデンサＣ２の電圧ＶＣ２との差のＰＩ（Proportional-Integral：比例積分）制御を行うことで、調節量を算出する。調節量算出部２が有する減算器には、電圧ＶＣ１，ＶＣ２が入力される。減算器２１は、電圧ＶＣ１，ＶＣ２の差分ＶＣ１−ＶＣ２を算出し、比例器２２および積分器２３に出力する。比例器２２は、比例ゲインに基づき減算器２１の出力に対して比例制御を行った結果を出力する。積分器２３は、積分時定数および積分ゲインに基づき減算器２１の出力に対して積分制御を行った結果を出力する。加算器２４は、比例器２２の出力と積分器２３の出力とを加算する。変換部２５は、例えばランプ関数であり、入力される加算器２４の出力に応じた、調節量Ｔｈを出力する。比例ゲイン、積分時定数、積分ゲインおよびランプ関数は、実機を用いた試験またはシミュレーションにより適宜設定される。ＶＣ１＞ＶＣ２の場合には、調節量Ｔｈは正数であり、ＶＣ１＜ＶＣ２の場合には、調節量Ｔｈは負数である。
【００３１】
制御部３は、調節量算出部２が出力する調節量に応じてデッドタイムを設定するデッドタイム設定部３１、ならびに図示しない基準信号生成部から取得した基準信号およびデッドタイム設定部３１で設定されたデッドタイムに応じて制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を生成し、出力するパルス信号出力部３２を備える。デッドタイム設定部３１が有する絶対値算出部３３は、調節量Ｔｈの絶対値を出力する。スイッチ３４が有する２つの入力端子のそれぞれには、絶対値算出部３３の出力および値が０の定電圧が入力される。調節量Ｔｈが０または正数、すなわち電圧ＶＣ１が電圧ＶＣ２以上である場合には、定電圧が加算器３５に入力される。調節量Ｔｈが負数、すなわち電圧ＶＣ１が電圧ＶＣ２未満である場合には、絶対値算出部３３の出力が加算器３５に入力されるようにスイッチ３４が切り替わる。加算器３５は、スイッチング素子Ｕ１，Ｘ１に対する制御信号Ｓ１，Ｓ２のデッドタイムの初期値Ｔｄ１に、スイッチ３４の出力を加算し、パルス信号出力部３２に出力する。すなわち電圧ＶＣ１が電圧ＶＣ２以上である場合には、制御信号Ｓ１，Ｓ２のデッドタイムの初期値Ｔｄ１がパルス信号出力部３２に入力される。電圧ＶＣ１が電圧ＶＣ２未満である場合には、制御信号Ｓ１，Ｓ２のデッドタイムの初期値Ｔｄ１に調節量Ｔｈの絶対値を加算した値がパルス信号出力部３２に入力される。
【００３２】
スイッチ３６が有する２つの入力端子のそれぞれには、絶対値算出部３３の出力および値が０の定電圧が入力される。調節量算出部２の出力が０または負数、すなわち電圧ＶＣ２が電圧ＶＣ１以上である場合には、定電圧が加算器３７に入力される。調節量Ｔｈが正数、すなわち電圧ＶＣ２が電圧ＶＣ１未満である場合には、絶対値算出部３３の出力が加算器３７に入力されるようにスイッチ３６が切り替わる。加算器３７は、スイッチング素子Ｕ２，Ｘ２に対する制御信号Ｓ３，Ｓ４のデッドタイムの初期値Ｔｄ２に、スイッチ３６の出力を加算し、パルス信号出力部３２に出力する。すなわち電圧ＶＣ２が電圧ＶＣ１以上である場合には、制御信号Ｓ３，Ｓ４のデッドタイムの初期値Ｔｄ２がパルス信号出力部３２に入力される。電圧ＶＣ２が電圧ＶＣ１未満である場合には、制御信号Ｓ３，Ｓ４のデッドタイムの初期値Ｔｄ２に調節量Ｔｈの絶対値を加算した値がパルス信号出力部３２に入力される。
【００３３】
パルス信号出力部３２は、基準信号およびデッドタイム設定部３１で設定されたデッドタイムに応じて制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を生成し、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２に出力する。電圧ＶＣ１が電圧ＶＣ２より小さい場合には、パルス信号出力部３２は、フィルタコンデンサＣ１に並列に接続される電力変換回路１１が有するスイッチング素子Ｕ１，Ｘ１に対する制御信号Ｓ１，Ｓ２のパルスの立ち上がりを遅らせる。すなわち、制御信号Ｓ１のパルスの立ち上がりは、制御信号Ｓ３のパルスの立ち上がりより遅くなる。また制御信号Ｓ２のパルスの立ち上がりは、制御信号Ｓ４のパルスの立ち上がりより遅くなる。電圧ＶＣ１が電圧ＶＣ２より大きい場合には、パルス信号出力部３２は、フィルタコンデンサＣ２に並列に接続される電力変換回路１２が有するスイッチング素子Ｕ２，Ｘ２に対する制御信号Ｓ３，Ｓ４のパルスの立ち上がりを遅らせる。すなわち、制御信号Ｓ３のパルスの立ち上がりは、制御信号Ｓ１のパルスの立ち上がりより遅くなる。また制御信号Ｓ４のパルスの立ち上がりは、制御信号Ｓ２のパルスの立ち上がりより遅くなる。
【００３４】
図６は、実施の形態における制御信号およびスイッチング素子の電流の例を示す図である。図６は、電圧ＶＣ１が電圧ＶＣ２より大きい場合の制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４およびスイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２の電流の例を示す。図５の例では、スイッチング素子Ｕ１に対する制御信号Ｓ１が時刻Ｔ１において立ち上がり、時刻Ｔ１からＴｇ１経過した時刻Ｔ２において立ち下がる。スイッチング素子Ｕ２に対する制御信号Ｓ３は時刻Ｔ１から調節量Ｔｈ経過した時刻Ｔ１’において立ち上がり、時刻Ｔ１’からＴｇ２経過した時刻Ｔ２において立ち下がる。制御信号Ｓ１，Ｓ３のパルスの立ち下がりのタイミングは同じである。スイッチング素子Ｘ１に対する制御信号Ｓ２は、時刻Ｔ２からデッドタイムＴｄ１経過後の時刻Ｔ３において立ち上がり、時刻Ｔ３からＴｇ１経過した時刻Ｔ４において立ち下がる。スイッチング素子Ｘ２に対する制御信号Ｓ４は、時刻Ｔ３から調節量Ｔｈ経過した時刻Ｔ３’において立ち上がり、時刻Ｔ３’からＴｇ２経過した時刻Ｔ４において立ち下がる。制御信号Ｓ２，Ｓ４のパルスの立ち下がりのタイミングは同じである。制御信号Ｓ１は、時刻Ｔ４からデッドタイムＴｄ１経過後の時刻Ｔ５において立ち上がり、時刻Ｔ５からＴｇ１経過した時刻Ｔ６において立ち下がる。制御信号Ｓ３は、時刻Ｔ５から調節量Ｔｈ経過、すなわち時刻Ｔ４からデッドタイムＴｄ２経過後の時刻Ｔ５’において立ち上がり、時刻Ｔ５’からＴｇ２経過した時刻Ｔ６において立ち下がる。制御部３は、上述のように変化するパルス信号である制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を出力する。上述のように制御信号Ｓ２，Ｓ４のパルスの立ち上がりを制御信号Ｓ１，Ｓ３のパルスの立ち上がりより遅らせることで、調節量Ｔｈの間、フィルタコンデンサＣ２が充電され、フィルタコンデンサＣ１，Ｃ２の電圧差が低減される。
【００３５】
図７は、実施の形態における制御信号およびスイッチング素子の電流の例を示す図である。図７は、電圧ＶＣ１が電圧ＶＣ２より小さい場合の制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４およびスイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２の電流の例を示す。図７の例では、スイッチング素子Ｕ２に対する制御信号Ｓ３が時刻Ｔ１において立ち上がり、時刻Ｔ１からＴｇ２経過した時刻Ｔ２において立ち下がる。スイッチング素子Ｕ１に対する制御信号Ｓ１は時刻Ｔ１から調節量Ｔｈ経過した時刻Ｔ１’において立ち上がり、時刻Ｔ１’からＴｇ１経過した時刻Ｔ２において立ち下がる。制御信号Ｓ１，Ｓ３のパルスの立ち下がりのタイミングは同じである。スイッチング素子Ｘ２に対する制御信号Ｓ４は、時刻Ｔ２からデッドタイムＴｄ２経過後の時刻Ｔ３において立ち上がり、時刻Ｔ３からＴｇ２経過した時刻Ｔ４において立ち下がる。スイッチング素子Ｘ１に対する制御信号Ｓ２は、時刻Ｔ３から調節量Ｔｈ経過した時刻Ｔ３’において立ち上がり、時刻Ｔ３’からＴｇ１経過した時刻Ｔ４において立ち下がる。制御信号Ｓ２，Ｓ４のパルスの立ち下がりのタイミングは同じである。制御信号Ｓ３は、時刻Ｔ４からデッドタイムＴｄ２経過後の時刻Ｔ５において立ち上がり、時刻Ｔ５からＴｇ２経過した時刻Ｔ６において立ち下がる。制御信号Ｓ１は、時刻Ｔ５から調節量Ｔｈ経過、すなわち時刻Ｔ４からデッドタイムＴｄ１経過後の時刻Ｔ６において立ち下がる。制御部３は、上述のように変化するパルス信号である制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を出力する。上述のように制御信号Ｓ１，Ｓ３のパルスの立ち上がりを制御信号Ｓ２，Ｓ４のパルスの立ち上がりより遅らせることで、調節量Ｔｈの間、フィルタコンデンサＣ１が充電され、フィルタコンデンサＣ１，Ｃ２の電圧差が低減される。
【００３６】
調節量算出部２は、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２の電流の共振周期に応じて定められた上限値以下の範囲で調節量を算出してもよい。上限値は、実機を用いた試験またはシミュレーションにより、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２の電流の波形を検出し、検出した電流波形に応じて決めることができる。検出した電流波形の共振周期に応じて、例えば、上限値の分だけ制御信号Ｓ１のパルスの立ち上がりが遅れた場合のスイッチング素子Ｕ１の電流の立ち下がるタイミングが、制御信号Ｓ１のパルスの立ち下がりのタイミングよりも早くなるように、上限値が定められる。この場合に、上限値以下の範囲で制御信号Ｓ１に対する調節量を決定することで、制御信号Ｓ１が立ち下がる際にスイッチング素子Ｕ１の電流は０とみなせる程度に小さいため、ゼロカレントスイッチングが可能である。
【００３７】
以上説明したとおり、本発明の実施の形態に係る共振型電力変換装置１によれば、フィルタコンデンサＣ１，Ｃ２の電圧差に応じて、制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４のパルスの立ち上がりを遅らせることで、フィルタコンデンサＣ１，Ｃ２の電圧差を低減することが可能である。フィルタコンデンサＣ１，Ｃ２の電圧差を低減することで、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２における損失を等しくさせることが可能であり、スイッチング素子Ｕ１，Ｘ１，Ｕ２，Ｘ２の寿命が等しくなる。またトランスＴＲ１，ＴＲ２における損失を等しくさせることが可能である。
【００３８】
本発明は、上述の実施の形態に限られない。上述の共振型電力変換装置１の構成は一例である。図８は、実施の形態に係る共振型電力変換装置の他の構成例を示すブロック図である。共振型電力変換装置１は、２以上の任意の数のフィルタコンデンサ、電力変換回路およびトランスを備えることができる。図８に示す共振型電力変換装置１は、フィルタコンデンサＣ１，Ｃ２，Ｃ８、電力変換回路１１，１２，１３、およびトランスＴＲ１，ＴＲ２，ＴＲ３を備える。電力変換回路１３の構成は、電力変換回路１１，１２と同様である。電力変換回路１３は、フィルタコンデンサＣ８に並列に接続される、直列接続されたコンデンサＣ９，Ｃ１０および直列接続されたスイッチング素子Ｕ３，Ｘ３、を備える。トランスＴＲ３の一次側の一端は共振コンデンサＣ９，Ｃ１０の接続点に接続され、他端はスイッチング素子Ｕ３，Ｘ３の接続点に接続される。トランスＴＲ１，ＴＲ２，ＴＲ３の二次側は直列接続される。トランスＴＲ１の一端はダイオードＤ１，Ｄ２の接続点に接続される。トランスＴＲ３の一端はダイオードＤ３，Ｄ４の接続点に接続される。
【００３９】
フィルタコンデンサＣ１の電圧ＶＣ１、フィルタコンデンサＣ２の電圧ＶＣ２、フィルタコンデンサＣ８の電圧ＶＣ３に差が生じる場合、例えばＶＣ１およびＶＣ２がそれぞれＶＣ３未満である場合を例にして説明する。調節量算出部２は、例えば、ＶＣ１とＶＣ３の差に応じて、スイッチング素子Ｕ１，Ｘ１に対する制御信号のパルスの立ち上がりの遅延時間を示す遅延量を算出する。また調節量算出部２は、ＶＣ２とＶＣ３の差に応じて、スイッチング素子Ｕ２，Ｘ２に対する制御信号のパルスの立ち上がりの遅延時間を示す遅延量を算出する。制御部３は、上記遅延量に応じてスイッチング素子Ｕ１，Ｘ１に対する制御信号およびスイッチング素子Ｕ２，Ｘ２に対する制御信号のそれぞれのパルスの立ち上がりを、スイッチング素子Ｕ３，Ｘ３に対する制御信号のパルスの立ち上がりより遅らせる。
【００４０】
図９は、実施の形態に係る共振型電力変換装置の他の構成例を示すブロック図である。電力変換回路１１，１２は、ハーフブリッジ回路に限られず、任意の共振回路である。図９の例では、電力変換回路１１，１２はフルブリッジ回路である。図９において、電力変換回路１１は、フィルタコンデンサＣ１に並列に接続される、直列接続されたスイッチング素子Ｘ１，Ｕ１および直列接続されたスイッチング素子Ｕ１’，Ｘ１’、を備える。トランスＴＲ１の一端は共振コンデンサＣ１１を介して、スイッチング素子Ｘ１，Ｕ１の接続点に接続され、他端はスイッチング素子Ｕ１’，Ｘ１’の接続点に接続される。スイッチング素子Ｘ１，Ｘ１’は同じタイミングでオンオフが切り替えられる。同様に、スイッチング素子Ｕ１，Ｕ１’は同じタイミングでオンオフが切り替えられる。
【００４１】
図９において、電力変換回路１２の構成は電力変換回路１１と同じ構成である。電力変換回路１２は、フィルタコンデンサＣ２に並列に接続される、直列接続されたスイッチング素子Ｘ２，Ｕ２および直列接続されたスイッチング素子Ｕ２’，Ｘ２’、を備える。トランスＴＲ２の一端は共振コンデンサＣ１２を介して、スイッチング素子Ｘ２，Ｕ２の接続点に接続され、他端はスイッチング素子Ｕ２’，Ｘ２’の接続点に接続される。スイッチング素子Ｘ２，Ｘ２’は同じタイミングでオンオフが切り替えられる。同様に、スイッチング素子Ｕ２，Ｕ２’は同じタイミングでオンオフが切り替えられる。
【００４２】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。
【符号の説明】
【００４３】
１  共振型電力変換装置、２  調節量算出部、３  制御部、１１，１２，１３  電力変換回路、２１  減算器、２２  比例器、２３  積分器、２４，３５，３７  加算器、２５  変換部、３１  デッドタイム設定部、３２  パルス信号出力部、３３  絶対値算出部、３４，３６  スイッチ、Ｃ１，Ｃ２，Ｃ７，Ｃ８  フィルタコンデンサ、Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ９，Ｃ１０，Ｃ１１，Ｃ１２  共振コンデンサ、Ｄ１，Ｄ２，Ｄ３，Ｄ４  ダイオード、Ｅ１，Ｅ２  電源、Ｉ１，Ｉ２，Ｉ３，Ｉ４  電流、Ｌ１１，Ｌ２１  一次側漏れインダクタンス、Ｌ１２，Ｌ２２  二次側漏れインダクタンス、Ｍ１，Ｍ２  相互インダクタンス、Ｓ１，Ｓ２，Ｓ３，Ｓ４  制御信号、ＴＲ１，ＴＲ２，ＴＲ３  トランス、Ｕ１，Ｕ１’，Ｕ２，Ｕ２’，Ｕ３，Ｘ１，Ｘ１’，Ｘ２，Ｘ２’，Ｘ３  スイッチング素子。
【図１】
2018020570.tif 000008
【図２】
2018020570.tif 000009
【図３】
2018020570.tif 000010
【図４】
2018020570.tif 000011
【図５】
2018020570.tif 000012
【図６】
2018020570.tif 000013
【図７】
2018020570.tif 000014
【図８】
2018020570.tif 000015
【図９】
2018020570.tif 000016
【手続補正書】
【提出日】平成29年9月22日(2017.9.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するために、本発明の共振型電力変換装置は、入力側に設けられる直列接続された複数のフィルタコンデンサ、二次側が互いに直列接続される、複数のフィルタコンデンサと同数のトランス、複数のフィルタコンデンサと同数の電力変換回路、制御部および調節量算出部を有する。電力変換回路のそれぞれは、共振コンデンサおよびスイッチング素子を有する。電力変換回路は、フィルタコンデンサに印加された電圧を入力電圧として、直流電圧から交流電圧への変換を行い、トランスの一次側に、該交流電圧を出力する。制御部は、パルス信号である制御信号をスイッチング素子に出力することでスイッチング素子のオンオフを切り替える。調節量算出部は、フィルタコンデンサの電圧差に応じて、一部の電力変換回路が有するスイッチング素子に対する制御信号のパルスの立ち上がりの遅延時間を示す調節量を算出する。フィルタコンデンサの電圧差は、電圧検出器が検出した複数のフィルタコンデンサの電圧値の差である。制御部は、調節量に応じて一部の電力変換回路が有するスイッチング素子に対する制御信号のパルスの立ち上がりを遅らせる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
入力側に設けられる直列接続された複数のフィルタコンデンサと、
二次側が互いに直列接続される、前記複数のフィルタコンデンサと同数のトランスと、
それぞれが共振コンデンサおよびスイッチング素子を有し、前記フィルタコンデンサに印加された電圧を入力電圧として、直流電圧から交流電圧への変換を行い、前記トランスの一次側に、該交流電圧を出力する、前記複数のフィルタコンデンサと同数の電力変換回路と、
パルス信号である制御信号を前記スイッチング素子に出力することで前記スイッチング素子のオンオフを切り替える制御部と、
前記フィルタコンデンサの電圧差に応じて、一部の前記電力変換回路が有する前記スイッチング素子に対する前記制御信号のパルスの立ち上がりの遅延時間を示す調節量を算出する調節量算出部と、
を備え、
前記フィルタコンデンサの電圧差は、電圧検出器が検出した前記複数のフィルタコンデンサの電圧値の差であり、
前記制御部は、前記調節量に応じて前記一部の電力変換回路が有する前記スイッチング素子に対する前記制御信号のパルスの立ち上がりを遅らせる、
共振型電力変換装置。
【手続補正書】
【提出日】平成29年12月13日(2017.12.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するために、本発明の共振型電力変換装置は、入力側に設けられる直列接続された複数のフィルタコンデンサ、二次側が互いに直列接続される、複数のフィルタコンデンサと同数のトランス、複数のフィルタコンデンサと同数の電力変換回路、制御部および調節量算出部を有する。電力変換回路のそれぞれは、共振コンデンサおよびスイッチング素子を有する。電力変換回路は、フィルタコンデンサに印加された電圧を入力電圧として、直流電圧から交流電圧への変換を行い、トランスの一次側に、該交流電圧を出力する。制御部は、パルス信号である制御信号をスイッチング素子に出力することでスイッチング素子のオンオフを切り替える。調節量算出部は、フィルタコンデンサの電圧差に応じて、一部の電力変換回路が有するスイッチング素子に対する制御信号のパルスの立ち上がりの遅延時間を示す調節量を算出する。フィルタコンデンサの電圧差は、二次側が互いに直列接続されたトランスの相互インダクタンスの不一致に起因して生じた、電圧検出器が検出した複数のフィルタコンデンサの電圧値の差である。制御部は、調節量に応じて一部の電力変換回路が有するスイッチング素子に対する制御信号のパルスの立ち上がりを遅らせる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
入力側に設けられる直列接続された複数のフィルタコンデンサと、
二次側が互いに直列接続される、前記複数のフィルタコンデンサと同数のトランスと、
それぞれが共振コンデンサおよびスイッチング素子を有し、前記フィルタコンデンサに印加された電圧を入力電圧として、直流電圧から交流電圧への変換を行い、前記トランスの一次側に、該交流電圧を出力する、前記複数のフィルタコンデンサと同数の電力変換回路と、
パルス信号である制御信号を前記スイッチング素子に出力することで前記スイッチング素子のオンオフを切り替える制御部と、
前記フィルタコンデンサの電圧差に応じて、一部の前記電力変換回路が有する前記スイッチング素子に対する前記制御信号のパルスの立ち上がりの遅延時間を示す調節量を算出する調節量算出部と、
を備え、
前記フィルタコンデンサの電圧差は、二次側が互いに直列接続された前記トランスの相互インダクタンスの不一致に起因して生じた、電圧検出器が検出した前記複数のフィルタコンデンサの電圧値の差であり、
前記制御部は、前記調節量に応じて前記一部の電力変換回路が有する前記スイッチング素子に対する前記制御信号のパルスの立ち上がりを遅らせる、
共振型電力変換装置。
【国際調査報告】
2018020570.tif 000017
2018020570.tif 000018