(57)【要約】【課題】大きい振幅の駆動信号を生成する表示装置を得る。【解決手段】ゲートと、ドレインと、ソースとを有する第１のトランジスタと、第１の端子と、第１のトランジスタのドレインまたはソースに接続された第２の端子とを有する第１の容量素子と、第２の端子の電圧に基づいて駆動される単位画素とを備える。【選択図】図４
2014137398.tif 000002
【特許請求の範囲】
【請求項１】
ゲートと、ドレインと、ソースとを有する第１のトランジスタと、
第１の端子と、前記第１のトランジスタのドレインまたはソースに接続された第２の端子とを有する第１の容量素子と、
前記第２の端子の電圧に基づいて駆動される単位画素と
を備えた表示装置。
【請求項２】
ドレインおよびソースを有する第２のトランジスタと、
第３の端子と、前記第２のトランジスタのドレインまたはソース、および前記第１のトランジスタのゲートに接続された第４の端子とを有する第２の容量素子と
をさらに備えた
請求項１に記載の表示装置。
【請求項３】
ドレインと、ソースと、前記第３の端子に接続されたゲートとを有する第３のトランジスタをさらに備えた
請求項２に記載の表示装置。
【請求項４】
前記第１のトランジスタのドレインおよびソースのうちの、前記第２の端子に接続された端子とは異なる端子には第１のパルス信号が印加され、
前記第２のトランジスタのドレインおよびソースのうちの、前記第４の端子に接続された端子とは異なる端子には第２のパルス信号が印加され、
前記第３の端子には第３のパルス信号が印加され、
前記第３のトランジスタのドレインおよびソースのうちの、前記第１の端子に接続された端子とは異なる端子には第４のパルス信号が印加される
請求項３に記載の表示装置。
【請求項５】
前記第２のパルス信号は、前記第１のパルス信号が第１の極性の遷移をした後に前記第１の極性の遷移をし、
前記第３のパルス信号は、前記第２のパルス信号が前記第１の極性の遷移をした後に前記第１の極性の遷移をし、
前記第４のパルス信号は、前記第３のパルス信号が前記第１の極性の遷移をした後に前記第１の極性の遷移をする
請求項４に記載の表示装置。
【請求項６】
前記第１のパルス信号、前記第２のパルス信号、前記第３のパルス信号、および前記第４のパルス信号を生成するシフトレジスタをさらに備えた
請求項４に記載の表示装置。
【請求項７】
前記第２の端子の電圧に基づいて、直流信号が印加される第５の端子と前記単位画素に接続された第６の端子との間をオンオフ制御するスイッチと、
前記第２の端子と前記第６の端子との間に挿設された非線形素子と
をさらに備えた
請求項１に記載の表示装置。
【請求項８】
前記非線形性素子は、前記第２の端子に接続されたソースと、前記第６の端子に接続されたドレインおよびゲートとを有する第４のトランジスタである
請求項７に記載の表示装置。
【請求項９】
前記単位画素は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタとを有し、
前記スイッチは、前記駆動トランジスタに前記駆動電流を供給する
請求項１に記載の表示装置。
【請求項１０】
ゲートと、ドレインと、ソースとを有する第１のトランジスタと、
第１の端子と、前記第１のトランジスタのドレインまたはソースに接続された第２の端子とを有する第１の容量素子と
を備えた表示駆動装置。
【請求項１１】
第１のトランジスタのドレインまたはソースにパルス信号を印加し、
第１の端子と、前記第１のトランジスタのドレインおよびソースのうちの前記パルス信号が印加された端子とは異なる端子に接続された第２の端子とを有する第１の容量素子の、前記第１の端子に他のパルス信号を印加し、
前記第２の端子の電圧に基づいて単位画素を駆動する
駆動方法。
【請求項１２】
表示装置と
前記表示装置に対して動作制御を行う制御部と
を備え、
前記表示装置は、
ゲートと、ドレインと、ソースとを有する第１のトランジスタと、
第１の端子と、前記第１のトランジスタのドレインまたはソースに接続された第２の端子を有する第１の容量素子と、
前記第２の端子の電圧に基づいて駆動される単位画素と
を含む
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電流駆動型の表示素子を有する表示装置、そのような表示装置に用いられる表示駆動装置および駆動方法、ならびにそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、光源（バックライト）が必要ない。そのため、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。
【０００３】
表示装置では、マトリックス状に配置された画素に対して駆動回路が制御を行う。例えば、特許文献１には、シフトレジスタと、そのシフトレジスタの各出力端子に接続されたインバータとを有するドライブスキャナとを備えた表示パネルが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許２００８―５８８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、画素を駆動する際、その駆動信号は、しばしば大きい振幅であることが要求される。よって、駆動回路は、そのような大きい振幅の駆動信号を生成することが望まれる。
【０００６】
本開示はかかる問題点に鑑みてなされたもので、その目的は、大きい振幅の駆動信号を生成することができる表示装置、表示駆動装置、駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の表示装置は、第１のトランジスタと、第１の容量素子と、単位画素とを備えている。第１のトランジスタは、ゲートと、ドレインと、ソースとを有するものである。第１の容量素子は、第１の端子と、第１のトランジスタのドレインまたはソースに接続された第２の端子とを有するものである。単位画素は、第２の端子の電圧に基づいて駆動されるものである。
【０００８】
本開示の表示駆動装置は、第１のトランジスタと、第１の容量素子とを備えている。第１のトランジスタは、ゲートと、ドレインと、ソースとを有するものである。第１の容量素子は、第１の端子と、第１のトランジスタのドレインまたはソースに接続された第２の端子とを有するものである。
【０００９】
本開示の駆動方法は、第１のトランジスタのドレインまたはソースにパルス信号を印加し、第１の端子と、第１のトランジスタのドレインおよびソースのうちのパルス信号が印加された端子とは異なる端子に接続された第２の端子とを有する第１の容量素子の、第１の端子に他のパルス信号を印加し、第２の端子の電圧に基づいて単位画素を駆動するものである。
【００１０】
本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。
【００１１】
本開示の表示装置、表示駆動装置、駆動方法、および電子機器では、第１のトランジスタのドレインまたはソースに、第１の容量素子の第２の端子が接続され、その第２の端子の電圧に基づいて単位画素が駆動される。その際、第１のトランジスタのドレインおよびソースのうちの第１の容量素子が接続された端子とは異なる端子にパルス信号が印加されるとともに、第１の容量素子の第１の端子に他のパルス信号が印加される。
【発明の効果】
【００１２】
本開示の表示装置、表示駆動装置、駆動方法、および電子機器によれば、第１のトランジスタと、第１のトランジスタのドレインまたはソースに接続された第１の容量素子とを設けるようにしたので、大きい振幅の駆動信号を生成することができる。
【図面の簡単な説明】
【００１３】
【図１】本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図２】図１に示したサブ画素の一構成例を表す回路図である。
【図３】図１に示した電源線駆動部の一構成例を表すブロック図である。
【図４】図３に示したチャージポンプ回路および駆動回路の一構成例を表す回路図である。
【図５】表示装置における電源線駆動部の配置を表す説明図である。
【図６】図１に示した駆動部の一動作例を表すタイミング波形図である。
【図７】図１に示したサブ画素の一動作例を表すタイミング波形図である。
【図８】図４に示したチャージポンプ回路および駆動回路の一動作例を表すタイミング波形図である。
【図９】変形例に係るチャージポンプ回路の一構成例を表す回路図である。
【図１０】他の変形例に係る電源線駆動部の一構成例を表すブロック図である。
【図１１】図１０に示したチャージポンプ回路の一構成例を表す回路図である。
【図１２】実施の形態に係る表示装置が適用されたテレビジョン装置の外観構成を表す斜視図である。
【図１３】他の変形例に係るサブ画素の一構成例を表す回路図である。
【発明を実施するための形態】
【００１４】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．適用例
【００１５】
＜１．実施の形態＞
［構成例］
図１は、実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、有機ＥＬ素子を用いた、アクティブマトリックス方式の表示装置である。なお、本開示の実施の形態に係る駆動装置、駆動方法は、本実施の形態により具現化されるので、併せて説明する。この表示装置１は、表示部１０および駆動部２０を備えている。
【００１６】
表示部１０は、複数の画素Ｐixがマトリックス状に配置されたものである。各画素Ｐixは、赤色、緑色、青色のサブ画素１１を有している。表示部１０は、行方向に延伸する複数の走査線ＷＳＬおよび複数の電源線ＰＬと、列方向に延伸する複数のデータ線ＤＴＬとを有している。これらの走査線ＷＳＬ、電源線ＰＬ、およびデータ線ＤＴＬの一端は、駆動部２０に接続されている。上記した各サブ画素１１は、走査線ＷＳＬとデータ線ＤＴＬとの交差部に配置されている。
【００１７】
図２は、サブ画素１１の回路構成の一例を表すものである。サブ画素１１は、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、有機ＥＬ素子ＯＬＥＤと、容量素子Ｃｓ，Ｃsubとを備えている。すなわち、この例では、サブ画素１１は、２つのトランジスタ（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ）および２つの容量素子Ｃｓ，Ｃsubを用いて構成される、いわゆる「２Ｔｒ２Ｃ」の構成を有するものである。
【００１８】
書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒは、例えば、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）により構成されるものである。書込トランジスタＷＳＴｒは、ゲートが走査線ＷＳＬに接続され、ソースがデータ線ＤＴＬに接続され、ドレインが駆動トランジスタＤＲＴｒのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒは、ゲートが書込トランジスタＷＳＴｒのドレインおよび容量素子Ｃｓの一端に接続され、ドレインが電源線ＰＬに接続され、ソースが容量素子Ｃｓの他端および有機ＥＬ素子ＯＬＥＤのアノード等に接続されている。
【００１９】
容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲート等に接続され、他端は駆動トランジスタＤＲＴｒのソース等に接続されている。容量素子Ｃsubは、一端が有機ＥＬ素子ＯＬＥＤのアノードに接続され、他端が有機ＥＬ素子ＯＬＥＤのカソードに接続されている。すなわち、この例では、容量素子Ｃsubは、有機ＥＬ素子ＯＬＥＤと並列に接続されている。有機ＥＬ素子ＯＬＥＤは、各サブ画素１１に対応する色（赤色、緑色、青色）の光を射出する発光素子であり、アノードが駆動トランジスタＤＲＴｒのソース等に接続され、カソードには、駆動部２０によりカソード電圧Ｖcathが供給されている。
【００２０】
駆動部２０は、外部から供給される映像信号Ｓdispおよび同期信号Ｓsyncに基づいて、表示部１０を駆動するものである。この駆動部２０は、図１に示したように、映像信号処理部２１と、タイミング生成部２２と、走査線駆動部２３と、電源線駆動部２６と、データ線駆動部２７とを備えている。
【００２１】
映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の信号処理を行い、映像信号Ｓdisp2を生成するものである。この所定の信号処理としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００２２】
タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６、およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。
【００２３】
走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、行ごとにサブ画素１１を順次選択するものである。
【００２４】
電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、行ごとにサブ画素１１の発光動作および消光動作の制御を行うものである。電源信号ＤＳは、電圧Ｖccpと電圧Ｖiniとの間で遷移するものである。後述するように、電圧Ｖiniは、サブ画素１１を初期化するための電圧であり、電圧Ｖccpは、駆動トランジスタＤＲＴｒに電流Ｉdsを流して有機ＥＬ素子ＯＬＥＤを発光させるための電圧である。
【００２５】
図３は、電源線駆動部２６の一構成例を表すものである。電源線駆動部２６は、シフトレジスタ３１と、複数のチャージポンプ回路３２と、電圧生成部３３と、複数の駆動回路３４とを有している。
【００２６】
シフトレジスタ３１は、タイミング生成部２２から供給される制御信号（図示せず）に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号Ｓｓ（…，Ｓｓ（ｎ−１），Ｓｓ（ｎ），Ｓｓ（ｎ＋１），Ｓｓ（ｎ＋２），Ｓｓ（ｎ＋３），…）を生成するものである。各走査信号Ｓｓは、４つのチャーチポンプ回路３２に供給される。具体的には、例えば、走査信号Ｓｓ（ｎ＋１）は、４つのチャージポンプ回路３２（ｋ−１），３２（ｋ），３２（ｋ＋１），３２（ｋ＋２）に供給されるようになっている。各走査信号Ｓｓは、高レベル電圧ＶＨと低レベル電圧ＶＬとの間で遷移する信号である。高レベル電圧ＶＨは、電圧Ｖccpよりも低い電圧であり、低レベル電圧ＶＬは、電圧Ｖiniと同程度の電圧である。
【００２７】
各チャージポンプ回路３２は、４つの走査信号Ｓｓに基づいて、これらの走査信号Ｓｓの振幅よりも大きい振幅の信号Ｓｔを生成するものである。具体的には、例えば、チャージポンプ回路３２（ｋ）は、４つの走査信号Ｓｓ（ｎ−１），Ｓｓ（ｎ），Ｓｓ（ｎ＋１），Ｓｓ（ｎ＋２）に基づいて信号Ｓｔ（ｋ）を生成する。各チャージポンプ回路３２は、４つの走査信号Ｓｓが入力される入力端子ＳＲ１〜ＳＲ４と、信号Ｓｔを出力する出力端子Ｏutを有する。例えば、チャージポンプ回路３２（ｋ）の入力端子ＳＲ１には走査信号Ｓｓ（ｎ−１）が入力され、入力端子ＳＲ２には走査信号Ｓｓ（ｎ）が入力され、入力端子ＳＲ３には走査信号Ｓｓ（ｎ＋１）が入力され、入力端子ＳＲ４には走査信号Ｓｓ（ｎ＋２）が入力される。各チャージポンプ回路３２は、表示部１０における各画素ラインに対応して設けられている。具体的には、例えば、ｋ番目のチャージポンプ回路３２（ｋ）は、ｋライン目の画素ラインに対応して設けられている。
【００２８】
電圧生成部３３は、電圧Ｖccpを生成し、この電圧Ｖccpを各駆動回路３４に供給するものである。
【００２９】
各駆動回路３４は、電圧生成部３３から供給された電圧Ｖccp、チャージポンプ回路３２から供給された信号Ｓｔに基づいて、電源信号ＤＳを生成するものである。各駆動回路３４は、電圧Ｖccpが入力される入力端子ＩｎＨと、信号Ｓｔが入力される入力端子Ｉｎと、電源信号ＤＳを出力する出力端子Ｏutを有する。各駆動回路３４は、表示部１０における各画素ラインに対応して設けられている。具体的には、例えば、ｋ番目の駆動回路３４（ｋ）は、電圧生成部３３から供給された電圧Ｖccp、およびチャージポンプ回路３２（ｋ）から供給された信号Ｓｔ（ｋ）に基づいて、ｋ番目の電源信号ＤＳ（ｋ）を生成する。そして、駆動回路３４（ｋ）は、その電源信号ＤＳ（ｋ）を、ｋライン目の画素ラインに係る電源線ＰＬ（ｋ）に印加するようになっている。
【００３０】
図４は、チャージポンプ回路３２および駆動回路３４の一構成例を表すものである。チャージポンプ回路３２は、トランジスタＴｒ１〜Ｔｒ３と、容量素子Ｃ１，Ｃ２とを有している。駆動回路３４は、トランジスタＴｒ４，Ｔｒ５を有している。トランジスタＴｒ１〜Ｔｒ５は、例えば、ＮチャネルＭＯＳ型のＴＦＴにより構成されるものである。
【００３１】
チャージポンプ回路３２において、トランジスタＴｒ１のゲートには、直流の電圧ＶＧ１が供給され、ドレインは入力端子ＳＲ２と接続され、ソースは容量素子Ｃ１の一端およびトランジスタＴｒ２のゲートに接続されている。この電圧ＶＧ１は、低レベル電圧ＶＬよりも高く、かつ高レベル電圧ＶＨよりも低いものである（ＶＨ＞ＶＧ１＞ＶＬ）。トランジスタＴｒ２のゲートは、トランジスタＴｒ１のソースおよび容量素子Ｃ１の一端に接続され、ドレインは入力端子ＳＲ１に接続され、ソースは容量素子Ｃ２の一端に接続されるとともに出力端子Ｏutに接続されている。トランジスタＴｒ３のゲートは、容量素子Ｃ１の他端に接続されるとともに入力端子ＳＲ３に接続され、ドレインは入力端子ＳＲ４に接続され、ソースは容量素子Ｃ２の他端に接続されている。なお、これらのトランジスタＴｒ１〜Ｔｒ３は、ドレインとソースとが入れ替わっていてもよい。容量素子Ｃ１の一端は、トランジスタＴｒ１のソースおよびトランジスタＴｒ２のゲートに接続され、他端はトランジスタＴｒ３のゲートに接続されるとともに入力端子ＳＲ３に接続されている。容量素子Ｃ２の一端は、トランジスタＴｒ２のソースに接続されるとともに出力端子Ｏutに接続され、他端はトランジスタＴｒ３のソースに接続されている。
【００３２】
駆動回路３４において、トランジスタＴｒ４のゲートは、トランジスタＴｒ５のソースに接続されるとともに入力端子Ｉｎに接続され、ドレインは入力端子ＩｎＨに接続され、ソースはトランジスタＴｒ５のゲートおよびドレインに接続されるとともに出力端子Ｏutに接続されている。トランジスタＴｒ５のゲートは、トランジスタＴｒ５のドレインおよびトランジスタＴｒ４のソースに接続されるとともに出力端子Ｏutに接続され、ソースはトランジスタＴｒ４のゲートに接続されるとともに入力端子Ｉｎに接続されている。
【００３３】
この構成により、チャージポンプ回路３２および駆動回路３４は、後述するように、走査信号Ｓｓの振幅（ＶＨ−ＶＬ）よりも大きい振幅（Ｖccp−Ｖini）の電源信号ＤＳを生成するようになっている。
【００３４】
図５は、表示装置１における各ブロックの配置を表すものである。この例では、基板３０のうちの、表示部１０が形成された領域の左側の額縁領域に走査線駆動部２３が配置され、右側の額縁領域に電源線駆動部２６が配置されている。すなわち、電源線駆動部２６は、表示部１０や走査線駆動部２３と同様に、基板３０上に形成されている。
【００３５】
図１において、データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsig、および後述するＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。
【００３６】
この構成により、駆動部２０は、後述するように、サブ画素１１に対して、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるための補正（Ｖth補正）を行う。その後に、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともに、上述したＶth補正とは異なるμ（移動度）補正を行う。そして、その後に、サブ画素１１の有機ＥＬ素子ＯＬＥＤが、書き込まれた画素電圧Ｖsigに応じた輝度で発光するようになっている。
【００３７】
ここで、トランジスタＴｒ２は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＴｒ１は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＴｒ３は、本開示における「第３のトランジスタ」の一具体例に対応する。容量素子Ｃ２は、本開示における「第１の容量素子」の一具体例に対応する。容量素子Ｃ１は、本開示における「第２の容量素子」の一具体例に対応する。トランジスタＴｒ４は、本開示における「スイッチ」の一具体例に対応する。トランジスタＴｒ５は、本開示における「非線形素子」の一具体例に対応する。サブ画素１１は、本開示における「単位画素」の一具体例に対応する。
【００３８】
［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。
【００３９】
（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の信号処理を行い、映像信号Ｓdisp2を生成する。タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、行ごとにサブ画素１１を順次選択する。電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、行ごとにサブ画素１１の発光動作および消光動作の制御を行う。データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsig、およびＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加する。表示部１０は、駆動部２０から供給された走査信号ＷＳ、電源信号ＤＳ、および信号Ｓigに基づいて表示を行う。
【００４０】
（詳細動作）
図６は、駆動部２０の動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示す。図６（Ａ）において、走査信号ＷＳ（ｋ）は、ｋライン目のサブ画素１１を駆動する走査信号ＷＳであり、同様に、走査信号ＷＳ（ｋ＋１），ＷＳ（ｋ＋２），ＷＳ（Ｋ＋３）は、それぞれ、（ｋ＋１）ライン目、（ｋ＋２）ライン目、（ｋ＋３）ライン目のサブ画素１１を駆動する走査信号ＷＳである。電源信号ＤＳ（図６（Ｂ））についても同様である。
【００４１】
駆動部２０の走査線駆動部２３は、走査線ＷＳＬに対して、２つのパルスＰＰ１，ＰＰ２を有する走査信号ＷＳを順次印加する（図６（Ａ））。その際、走査線駆動部２３は、１水平期間（１Ｈ）において、１つの走査線ＷＳＬに対して、２つのパルスＰＰ１，ＰＰ２を印加する。電源線駆動部２６は、電源線ＰＬに対して、パルスＰＰ１の開始タイミング（例えばタイミングｔ１）を含む所定期間（例えばタイミングｔ０〜ｔ２の期間）だけ電圧Ｖiniになり、その他の期間は電圧Ｖccpになる電源信号ＤＳを印加する（図６（Ｂ））。データ線駆動部２７は、データ線ＤＴＬに対して、パルスＰＰ２を含む所定期間（例えばタイミングｔ４〜ｔ７の期間）に画素電圧Ｖsigを印加し、その他の期間に電圧Ｖofsを印加する（図６（Ｃ））。
【００４２】
このようにして、駆動部２０は、１水平期間（例えばタイミングｔ１〜ｔ７）において、ｋライン目のサブ画素１１を駆動し、次の水平期間（例えばタイミングｔ７〜ｔ８）において、（ｋ＋１）ライン目のサブ画素１１を駆動する。そして、駆動部２０は、１フレーム期間において、表示部１０の全てのサブ画素１１を駆動する。
【００４３】
図７は、タイミングｔ０〜ｔ７の期間におけるサブ画素１１の動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。図７（Ｂ）〜（Ｅ）では、同じ電圧軸を用いて各波形を示している。
【００４４】
駆動部２０は、１水平期間（１Ｈ）内において、サブ画素１１の初期化を行い（初期化期間Ｐ１）、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるためのＶth補正を行い（Ｖth補正期間Ｐ２）、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともに、μ補正を行う（書込・μ補正期間Ｐ３）。そして、その後に、サブ画素１１の有機ＥＬ素子ＯＬＥＤが、書き込まれた画素電圧Ｖsigに応じた輝度で発光する（発光期間Ｐ４）。以下に、その詳細を説明する。
【００４５】
まず、電源線駆動部２６は、初期化期間Ｐ１に先立つタイミングｔ０において、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図７（Ｂ））。これにより、駆動トランジスタＤＲＴｒがオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、電圧Ｖiniに設定される（図７（Ｅ））。
【００４６】
次に、駆動部２０は、タイミングｔ１〜ｔ２の期間（初期化期間Ｐ１）において、サブ画素１１を初期化する。具体的には、タイミングｔ１において、データ線駆動部２７が、信号Ｓigを電圧Ｖofsに設定し（図７（Ｃ））、走査線駆動部２３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが電圧Ｖofsに設定される（図７（Ｄ））。このようにして、サブ画素１１は、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖofs−Ｖini）が、駆動トランジスタＤＲＴｒの閾値電圧Ｖthよりも大きい電圧に設定されることにより、初期化される。
【００４７】
次に、駆動部２０は、タイミングｔ２〜ｔ３の期間（Ｖth補正期間Ｐ２）において、Ｖth補正を行う。具体的には、電源線駆動部２６が、タイミングｔ２において、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図７（Ｂ））。これにより、駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsが流れる。この電流Ｉdsにより、ソース電圧Ｖｓが上昇する（図７（Ｅ））。その際、ソース電圧Ｖｓは有機ＥＬ素子ＯＬＥＤのカソードの電圧Ｖcathよりも低いため、有機ＥＬ素子ＯＬＥＤは逆バイアス状態を維持し、有機ＥＬ素子ＯＬＥＤには電流は流れない。このようにソース電圧Ｖｓが上昇することにより、ゲート・ソース間電圧Ｖgsが低下するため、電流Ｉdsは低下する。この負帰還動作により、電流Ｉdsは“０”（ゼロ）に向かって収束していく。言い換えれば、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、駆動トランジスタＤＲＴｒの閾値電圧Ｖthと等しくなる（Ｖgs＝Ｖth）ように収束していく。
【００４８】
次に、走査線駆動部２３は、タイミングｔ３において、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒはオフ状態になる。そして、データ線駆動部２７は、タイミングｔ４において、信号Ｓigを画素電圧Ｖsigに設定する（図７（Ｃ））。
【００４９】
次に、駆動部２０は、タイミングｔ５〜ｔ６の期間（書込・μ補正期間Ｐ３）において、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３が、タイミングｔ５において、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒはオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが、電圧Ｖofsから画素電圧Ｖsigに上昇する（図７（Ｄ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが閾値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレインからソースへ電流Ｉdsが流れるため、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇する（図７（Ｅ））。このような負帰還動作により、駆動トランジスタＤＲＴｒの素子ばらつきの影響が抑えられ（μ（移動度）補正）、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、画素電圧Ｖsigに応じた電圧Ｖemiに設定される。
【００５０】
次に、駆動部２０は、タイミングｔ６以降の期間（発光期間Ｐ４）において、サブ画素１１を発光させる。具体的には、タイミングｔ６において、走査線駆動部２３は、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒがオフ状態になり、駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。そして、駆動トランジスタＤＲＴｒに電流Ｉdsが流れるにつれ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇し（図７（Ｅ））、これに伴って駆動トランジスタＤＲＴｒのゲート電圧Ｖｇも上昇する（図７（Ｄ））。そして、このようなブートストラップ動作により、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも大きくなると、有機ＥＬ素子ＯＬＥＤのアノード・カソード間に電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。すなわち、有機ＥＬ素子ＯＬＥＤの素子ばらつきに応じてソース電圧Ｖｓが上昇し、有機ＥＬ素子ＯＬＥＤが発光する。
【００５１】
その後、表示装置１では、所定の期間（１フレーム期間）が経過したのち、発光期間Ｐ４から初期化期間Ｐ１に移行する。駆動部２０は、この一連の動作を繰り返すように駆動する。
【００５２】
このように、表示装置１では、Ｖth補正およびμ補正の両方を行うようにしたので、駆動トランジスタＤＲＴｒの素子ばらつきに起因する画質の低下を抑えることができる。また、表示装置１では、発光期間Ｐ４において、有機ＥＬ素子ＯＬＥＤの素子ばらつきに応じてソース電圧Ｖｓが上昇するようにしたので、有機ＥＬ素子ＯＬＥＤの素子ばらつきに起因する画質の低下を抑えることができる。
【００５３】
（チャージポンプ回路３２および駆動回路３４の動作）
次に、チャージポンプ回路３２および駆動回路３４の詳細動作について説明する。チャージポンプ回路３２は、シフトレジスタ３１から供給された４つの走査信号Ｓｓに基づいて、信号Ｓｔを生成する。そして、駆動回路３４は、電圧生成部３３から供給された電圧Ｖccp、およびチャージポンプ回路３２から供給された信号Ｓｔに基づいて、電源信号ＤＳを生成する。
【００５４】
図８は、チャージポンプ回路３２および駆動回路３４の動作のタイミング図を表すものであり、（Ａ）〜（Ｄ）は、チャージポンプ回路３２の入力端子ＳＲ１〜ＳＲ４に印加される信号ＳＳＲ１〜ＳＳＲ４の波形をそれぞれ示し、（Ｅ）はトランジスタＴｒ１のソースにおけるノード電圧ＶＮ１の波形を示し、（Ｆ）はトランジスタＴｒ３のソースにおけるノード電圧ＶＮ２の波形を示し、（Ｇ）は信号Ｓｔの波形を示し、（Ｈ）は電源信号ＤＳの波形を示す。
【００５５】
シフトレジスタ３１は、チャージポンプ回路３２に対して、互いに位相がずれた信号ＳＳＲ１〜ＳＳＲ４を供給する。チャージポンプ回路３２は、信号ＳＳＲ１〜ＳＳＲ４に基づいて、信号ＳＳＲ１〜ＳＳＲ４の振幅よりも大きい振幅の信号Ｓｔを生成する。駆動回路３４は、信号Ｓｔおよび電圧Ｖccpに基づいて、電源信号ＤＳを生成する。以下に、その詳細を説明する。
【００５６】
まず、タイミングｔ１１において、信号ＳＳＲ１の電圧が低レベル電圧ＶＬから高レベル電圧ＶＨに変化する（図８（Ａ））。このとき、トランジスタＴｒ２のゲート電圧（ノード電圧ＶＮ１）およびソース電圧（信号Ｓｔ）はともに電圧ＶＬである（図８（Ｅ），（Ｇ））。つまり、トランジスタＴｒ２のゲート・ソース間電圧Ｖgsは０Ｖであり、トランジスタＴｒ２はオフ状態になっている。
【００５７】
次に、タイミングｔ１２において、信号ＳＳＲ２の電圧が低レベル電圧ＶＬから高レベル電圧ＶＨに変化する（図８（Ｂ））。これにより、トランジスタＴｒ１が過渡的にオン状態になり、トランジスタＴｒ１のソース電圧（ノード電圧ＶＮ１）が電圧Ｖ１に変化する（図８（Ｅ））。この電圧Ｖ１は次式で表される。
Ｖ１ ＝ ＶＧ１−Ｖth1  ・・・（１）
ここで、Ｖth1は、トランジスタＴｒ１の閾値電圧である。すなわち、電圧Ｖ１は、トランジスタＴｒ１のゲート電圧（電圧ＶＧ１）よりも、トランジスタＴｒ１の閾値電圧Ｖth1だけ低い電圧である。つまり、トランジスタＴｒ１のゲート・ソース間電圧Ｖgsは、トランジスタＴｒ１の閾値電圧Ｖth1と等しくなる。
【００５８】
さらに、このノード電圧ＶＮ１の変化に応じて、トランジスタＴｒ２が過渡的にオン状態になり、トランジスタＴｒ２のソース電圧（信号Ｓｔ）が電圧Ｖ２に変化する（図８（Ｇ））。この電圧Ｖ２は次式で表される。
Ｖ２ ＝ Ｖ１−Ｖth2
＝ ＶＧ１−Ｖth1−Ｖth2  ・・・（２）
ここで、Ｖth2は、トランジスタＴｒ２の閾値電圧である。すなわち、電圧Ｖ２は、トランジスタＴｒ２のゲート電圧（電圧Ｖ１）よりも、トランジスタＴｒ２の閾値電圧Ｖth2だけ低い電圧である。つまり、トランジスタＴｒ２のゲート・ソース間電圧Ｖgsは、トランジスタＴｒ２の閾値電圧Ｖth2と等しくなる。
【００５９】
このように、信号Ｓｔの電圧レベルが低いため、駆動回路３４では、トランジスタＴｒ４，Ｔｒ５はオフ状態を維持する。よって、電源信号ＤＳの電圧は維持される（図８（Ｈ））。
【００６０】
次に、タイミングｔ１３において、信号ＳＳＲ３の電圧が低レベル電圧ＶＬから高レベル電圧ＶＨに変化する（図８（Ｃ））。これにより、この電圧変化が容量素子Ｃ１を介してトランジスタＴｒ１のソースに伝わり、トランジスタＴｒ１のソース電圧（ノード電圧ＶＮ１）が電圧Ｖ３に変化する（図８（Ｅ））。この電圧Ｖ３は次式で表される。
Ｖ３ ＝ Ｖ１＋（ＶＨ−ＶＬ）×Ｇain1
＝ ＶＧ１−Ｖth1＋（ＶＨ−ＶＬ）×Ｇain1  ・・・（３）
ここで、Ｇain1は、容量素子Ｃ１の一端における電圧変化と、容量素子Ｃ１の他端における電圧変化との比を表すゲインであり、容量素子Ｃ１の容量値や、トランジスタＴｒ１，Ｔｒ２の寄生容量などにより定まるものである。このようにして、トランジスタＴｒ１のソース電圧が高くなることにより、トランジスタＴｒ１のゲート・ソース間電圧Ｖgsは、トランジスタＴｒ１の閾値電圧Ｖth1よりも低くなり、トランジスタＴｒ１はオフ状態になる。
【００６１】
さらに、このノード電圧ＶＮ１の変化に応じて、トランジスタＴｒ２が過渡的にオン状態になり、トランジスタＴｒ２のソース電圧（信号Ｓｔ）が電圧Ｖ４に変化する（図８（Ｇ））。この電圧Ｖ４は次式で表される。
Ｖ４ ＝ Ｖ３−Ｖth2
＝ ＶＧ１−Ｖth1−Ｖth2＋（ＶＨ−ＶＬ）×Ｇain1  ・・・（４）
すなわち、電圧Ｖ４は、トランジスタＴｒ２のゲート電圧（電圧Ｖ３）よりも、トランジスタＴｒ２の閾値電圧Ｖth2だけ低い電圧である。つまり、トランジスタＴｒ２のゲート・ソース間電圧Ｖgsは、トランジスタＴｒ２の閾値電圧Ｖth2と等しくなる。
【００６２】
このように、信号Ｓｔの電圧が高くなることにより、電源信号ＤＳが立ち上がる（図８（Ｈ））。具体的には、駆動回路３４において、トランジスタＴｒ４がオン状態になるとともに、トランジスタＴｒ５がオフ状態になり、電源信号ＤＳが電圧Ｖccpに向かって立ち上がる。この例では、トランジスタＴｒ４のオン抵抗が十分に低くなっていないため、電源信号ＤＳの電圧は、電圧Ｖccpよりもやや低いレベルになる。
【００６３】
また、信号ＳＳＲ３の変化に応じて、チャージポンプ回路３２では、トランジスタＴｒ３がオン状態になり、トランジスタＴｒ３のソース電圧（ノード電圧ＶＮ２）が電圧ＶＬに変化する（図８（Ｆ））。
【００６４】
次に、タイミングｔ１４において、信号ＳＳＲ４の電圧が低レベル電圧ＶＬから高レベル電圧ＶＨに変化する（図８（Ｄ））。これにより、トランジスタＴｒ３が過渡的にオン状態になり、トランジスタＴｒ３のソース電圧（ノード電圧ＶＮ２）が電圧Ｖ５に変化する（図８（Ｆ））。この電圧Ｖ５は次式で表される。
Ｖ５ ＝ ＶＨ−Ｖth3  ・・・（５）
ここで、Ｖth3は、トランジスタＴｒ３の閾値電圧である。すなわち、電圧Ｖ５は、トランジスタＴｒ３のゲート電圧（電圧ＶＨ）よりも、トランジスタＴｒ３の閾値電圧Ｖth3だけ低い電圧である。つまり、トランジスタＴｒ３のゲート・ソース間電圧Ｖgsは、トランジスタＴｒ３の閾値電圧Ｖth3と等しくなる。
【００６５】
さらに、このノード電圧ＶＮ２の変化に応じて、この電圧変化が容量素子Ｃ２を介してトランジスタＴｒ２のソースに伝わり、トランジスタＴｒ２のソース電圧（信号Ｓｔ）が、電圧ＶＨよりも高い電圧Ｖ６に変化する（図８（Ｇ））。この電圧Ｖ６は次式で表される。
Ｖ６ ＝ Ｖ４＋（Ｖ５−ＶＬ）×Ｇain2
＝ ＶＧ１−Ｖth1−Ｖth2＋（ＶＨ−ＶＬ）×Ｇain1
＋（ＶＨ−ＶＬ−Ｖth3）×Ｇain2  ・・・（６）
ここで、Ｇain2は、容量素子Ｃ２の一端における電圧変化と、容量素子Ｃ２の他端における電圧変化との比を表すゲインであり、容量素子Ｃ２の容量値や、トランジスタＴｒ２，Ｔｒ４，Ｔｒ５の寄生容量などにより定まるものである。この例では、ゲインＧain1，Ｇain2は、電圧Ｖ６が電圧ＶＨよりも高い電圧になるように設定されている。このようにして、トランジスタＴｒ２のソース電圧が高くなることにより、トランジスタＴｒ２のゲート・ソース間電圧Ｖgsは、トランジスタＴｒ２の閾値電圧Ｖth2よりも低くなり、トランジスタＴｒ２はオフ状態になる。
【００６６】
このようにして、信号Ｓｔが電圧ＶＨよりも高い電圧Ｖ６になることにより、駆動回路３４のトランジスタＴｒ４のオン抵抗が十分に低くなり、電源信号ＤＳが電圧Ｖccpになる（図８（Ｈ））。
【００６７】
次に、タイミングｔ１５において、信号ＳＳＲ１の電圧が高レベル電圧ＶＨから低レベル電圧ＶＬに変化する（図８（Ａ））。これにより、トランジスタＴｒ２がオン状態になり、トランジスタＴｒ２のソース電圧（信号Ｓｔ）が電圧ＶＬに変化する（図８（Ｇ））。
【００６８】
さらに、この信号Ｓｔの電圧の変化に応じて、電源信号ＤＳが立ち下がる（図８（Ｈ））。具体的には、駆動回路３４において、トランジスタＴｒ４がオフ状態になるとともに、トランジスタＴｒ５が過渡的にオン状態になり、電源信号ＤＳが電圧Ｖiniに変化する。ここで電圧Ｖiniは次式で表される。
Ｖini ＝ ＶＬ＋Ｖth5  ・・・（７）
ここで、Ｖth5は、トランジスタＴｒ５の閾値電圧である。すなわち、電圧Ｖiniは、トランジスタＴｒ５のソース電圧（電圧ＶＬ）よりも、トランジスタＴｒ５の閾値電圧Ｖth5だけ高い電圧である。つまり、トランジスタＴｒ５のゲート・ソース間電圧Ｖgsは、トランジスタＴｒ５の閾値電圧Ｖth5と等しくなる。
【００６９】
次に、タイミングｔ１６において、信号ＳＳＲ２の電圧が高レベル電圧ＶＨから低レベル電圧ＶＬに変化する（図８（Ｂ））。これにより、トランジスタＴｒ１がオン状態になり、トランジスタＴｒ１のソース電圧（ノード電圧ＶＮ１）が電圧ＶＬに変化する（図８（Ｅ））。
【００７０】
次に、タイミングｔ１７において、信号ＳＳＲ３の電圧が高レベル電圧ＶＨから低レベル電圧ＶＬに変化する（図８（Ｃ））。これにより、この電圧変化が容量素子Ｃ１を介してトランジスタＴｒ１のソース（ノード電圧ＶＮ１）に伝わることにより、ノード電圧ＶＮ１が電圧ＶＬから過渡的に変化する（図８（Ｅ））。しかしながら、トランジスタＴｒ１はオン状態であるため、このノード電圧ＶＮ１は、再び電圧ＶＬに収束する。
【００７１】
また、信号ＳＳＲ３の電圧が低レベル電圧ＶＬに変化することにより、トランジスタＴｒ３がオフ状態になり、トランジスタＴｒ３のソースはハイインピーダンスになる。これにより、トランジスタＴｒ３のソース電圧（ノード電圧ＶＮ２）が維持される（図８（Ｆ））。
【００７２】
次に、タイミングｔ１８において、信号ＳＳＲ４の電圧が高レベル電圧ＶＨから低レベル電圧ＶＬに変化する（図８（Ｄ））。このとき、トランジスタＴｒ３はオフ状態を維持するため、トランジスタＴｒ３のソース電圧（ノード電圧ＶＮ２）が維持され（図８（Ｆ））、トランジスタＴｒ２のソース電圧（信号Ｓｔ）もまた維持される（図８（Ｇ））。
【００７３】
チャージポンプ回路３２および駆動回路３４は、以上の動作を繰り返すことにより、電源信号ＤＳを引き続き生成する。
【００７４】
このように、表示装置１では、チャージポンプ回路３２を設けるようにしたので、信号Ｓｔの電圧を高レベル電圧ＶＨよりも高い電圧Ｖ６にまで昇圧することができ、駆動回路３４に、大きい振幅の信号Ｓｔを供給することができる。これにより、駆動回路３４が電圧Ｖccpを電源信号ＤＳとして出力する際、電圧Ｖccpが高い場合でもトランジスタＴｒ４のオン抵抗を十分に低くすることができる。すなわち、駆動回路３４は、大きい振幅の電源信号ＤＳを生成することができる。
【００７５】
また、このように、チャージポンプ３２および駆動回路３４が、振幅の小さい走査信号Ｓｓに基づいて、振幅の大きい電源信号ＤＳを生成することができるため、例えば、シフトレジスタ３１などの電源電圧を下げることができ、表示装置１の消費電力を低減することができる。
【００７６】
また、チャージポンプ回路３２では、２つの容量素子Ｃ１，Ｃ２を設けるようにしたので、より大きい振幅の信号Ｓｔを生成することができる。すなわち、チャージポンプ回路３２では、タイミングｔ１３において、容量素子Ｃ１を用いて信号Ｓｔの電圧を昇圧し、タイミング１４において、容量素子Ｃ２を用いて信号Ｓｔの電圧を再度昇圧するようにしたので、１回昇圧する場合に比べて、信号Ｓｔの電圧をより高いレベルにまで昇圧することができ、大きい振幅の信号Ｓｔを生成することができる。
【００７７】
また、チャージポンプ回路３２では、トランジスタＴｒ３を設け、タイミングｔ１７においてトランジスタＴｒ３をオフ状態にしたので、タイミングｔ１８における信号ＳＳＲ４の立ち下がりに起因して信号Ｓｔが変化しないようにすることができる。これにより、電源信号ＤＳの波形の乱れを低減することができるため、表示装置１の画質が低下するおそれを低減することができる。
【００７８】
［効果］
以上のように本実施の形態では、チャージポンプ回路を設けるようにしたので、大きい振幅の電源信号ＤＳを生成することができる。
【００７９】
本実施の形態では、チャージポンプ回路において２つの容量素子を設けるようにしたので、大きい振幅の信号Ｓｔを生成することができる。
【００８０】
本実施の形態では、チャージポンプ回路においてトランジスタＴｒ３を設けるようにしたので、電源信号の波形の乱れを低減することができ、表示装置の画質が低下するおそれを低減することができる。
【００８１】
［変形例１］
上記実施の形態では、チャージポンプ回路３２にトランジスタＴｒ３を設けたが、これに限定されるものではなく、これに代えて、例えば、図９に示したように、トランジスタＴｒ３を省いてもよい。このチャージポンプ回路３２Ｂでは、容量素子Ｃ１の他端は、入力端子ＳＲ３に接続されている。また、容量素子Ｃ２の他端は、入力端子ＳＲ４に接続されている。この場合には、入力端子ＳＲ４に入力された信号ＳＳＲ４の遷移に応じて、信号Ｓｔに過渡的変化し、電源信号ＤＳもまた過渡的に変化するおそれがあるが、そのような変化が許容される場合には、この構成を適用することができる。
【００８２】
［変形例２］
上記実施の形態では、チャージポンプ回路３２は、４つの走査信号Ｓｓに基づいて信号Ｓｔを生成したが、これに限定されるものではなく、これに代えて、３つ以下もしくは５つ以上の走査信号Ｓｓに基づいて信号Ｓｔを生成してもよい。以下に、一例として、２つの走査信号Ｓｓに基づいて信号Ｓｔを生成する場合について詳細に説明する
【００８３】
図１０は、本変形例に係る電源線駆動部２６Ｃの一構成例を表すものである。電源線駆動部２６Ｃは、シフトレジスタ３１Ｃと、複数のチャージポンプ回路３２Ｃとを有している。シフトレジスタ３１Ｃは、上記実施の形態におけるシフトレジスタ３１と同様の機能を有するものである。各チャージポンプ３２Ｃは、２つの走査信号Ｓｓに基づいて、これらの走査信号Ｓｓの振幅よりも大きい振幅の信号Ｓｔを生成するものである。具体的には、例えば、チャージポンプ回路３２Ｃ（ｋ）は、２つの走査信号Ｓｓ（ｎ），Ｓｓ（ｎ＋１）に基づいて信号Ｓｔ（ｋ）を生成する。同様に、チャージポンプ回路３２Ｃ（ｋ＋１）は、２つの走査信号Ｓｓ（ｎ＋１），Ｓｓ（ｎ＋２）に基づいて信号Ｓｔ（ｋ＋１）を生成する。各チャージポンプ回路３２Ｃは、２つの走査信号Ｓｓが入力される入力端子ＳＲ１，ＳＲ２と、信号Ｓｔを出力する出力端子Ｏutを有する。例えば、チャージポンプ回路３２Ｃ（ｋ）の入力端子ＳＲ１には走査信号Ｓｓ（ｎ）が入力され、入力端子ＳＲ２には走査信号Ｓｓ（ｎ＋１）が入力される。
【００８４】
図１１は、チャージポンプ回路３２Ｃの一構成例を表すものである。チャージポンプ回路３２Ｃは、トランジスタＴｒ７，Ｔｒ８と、容量素子Ｃ４とを有している。トランジスタＴｒ７，Ｔｒ８は、例えば、ＮチャネルＭＯＳ型のＴＦＴにより構成されるものである。トランジスタＴｒ７のゲートには、直流の電圧ＶＧ１が供給され、ドレインは入力端子ＳＲ１と接続され、ソースは容量素子Ｃ４の一端に接続されるとともに出力端子Ｏutに接続されている。トランジスタＴｒ８のゲートは、入力端子ＳＲ１に接続され、ドレインは入力端子ＳＲ２に接続され、ソースは容量素子Ｃ４の他端に接続されている。容量素子Ｃ４の一端は、トランジスタＴｒ７のソースに接続されるとともに出力端子Ｏutに接続され、他端はトランジスタＴｒ８のソースに接続されている。
【００８５】
本変形例に係るチャージポンプ回路３２Ｃでも、上記実施の形態に係るチャージポンプ回路３２と同様に、大きい振幅の信号Ｓｔを供給することができる。
【００８６】
［変形例３］
上記実施の形態では、チャージポンプ回路３２を用いて電源線駆動部２６を構成したが、これに限定されるものではなく、これに代えて、もしくはこれに加え、チャージポンプ回路３２を用いて走査線駆動部２３を構成してもよい。
【００８７】
［変形例４］
上記実施の形態では、本技術を、有機ＥＬ素子を用いた表示装置に適用したが、これに限定されるものではなく、これに代えて、例えば、液晶表示素子を用いた表示装置に適用してもよい。具体的には、例えば、画素電圧を書き込む画素を選択する回路（上記実施の形態における走査駆動部２３に相当）に適用することができる。
【００８８】
＜２．適用例＞
次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。
【００８９】
図１２は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０は、上記実施の形態等に係る表示装置により構成されている。
【００９０】
上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。
【００９１】
以上、実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【００９２】
例えば、上記の各実施の形態では、サブ画素１１において容量素子Ｃsubを設けたが、これに限定されるものではなく、これに代えて、例えば、図１３に示したように、サブ画素１１Ｃにおいて容量素子Ｃsubを設けなくてもよい。すなわち、この例では、サブ画素１１Ｃは、２つのトランジスタ（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ）および１つの容量素子Ｃｓを用いて構成される、いわゆる「２Ｔｒ１Ｃ」の構成を有するものである。
【００９３】
なお、本技術は以下のような構成とすることができる。
【００９４】
（１）ゲートと、ドレインと、ソースとを有する第１のトランジスタと、
第１の端子と、前記第１のトランジスタのドレインまたはソースに接続された第２の端子とを有する第１の容量素子と、
前記第２の端子の電圧に基づいて駆動される単位画素と
を備えた表示装置。
【００９５】
（２）ドレインおよびソースを有する第２のトランジスタと、
第３の端子と、前記第２のトランジスタのドレインまたはソース、および前記第１のトランジスタのゲートに接続された第４の端子とを有する第２の容量素子と
をさらに備えた
前記（１）に記載の表示装置。
【００９６】
（３）ドレインと、ソースと、前記第３の端子に接続されたゲートとを有する第３のトランジスタをさらに備えた
前記（２）に記載の表示装置。
【００９７】
（４）前記第１のトランジスタのドレインおよびソースのうちの、前記第２の端子に接続された端子とは異なる端子には第１のパルス信号が印加され、
前記第２のトランジスタのドレインおよびソースのうちの、前記第４の端子に接続された端子とは異なる端子には第２のパルス信号が印加され、
前記第３の端子には第３のパルス信号が印加され、
前記第３のトランジスタのドレインおよびソースのうちの、前記第１の端子に接続された端子とは異なる端子には第４のパルス信号が印加される
前記（３）に記載の表示装置。
【００９８】
（５）前記第２のパルス信号は、前記第１のパルス信号が第１の極性の遷移をした後に前記第１の極性の遷移をし、
前記第３のパルス信号は、前記第２のパルス信号が前記第１の極性の遷移をした後に前記第１の極性の遷移をし、
前記第４のパルス信号は、前記第３のパルス信号が前記第１の極性の遷移をした後に前記第１の極性の遷移をする
前記（４）に記載の表示装置。
【００９９】
（６）前記第１のパルス信号、前記第２のパルス信号、前記第３のパルス信号、および前記第４のパルス信号を生成するシフトレジスタをさらに備えた
前記（４）に記載の表示装置。
【０１００】
（７）前記第２の端子の電圧に基づいて、直流信号が印加される第５の端子と前記単位画素に接続された第６の端子との間をオンオフ制御するスイッチと、
前記第２の端子と前記第６の端子との間に挿設された非線形素子と
をさらに備えた
前記（１）から（６）のいずれかに記載の表示装置。
【０１０１】
（８）前記非線形性素子は、前記第２の端子に接続されたソースと、前記第６の端子に接続されたドレインおよびゲートとを有する第４のトランジスタである
前記（７）に記載の表示装置。
【０１０２】
（９）前記単位画素は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタとを有し、
前記スイッチは、前記駆動トランジスタに前記駆動電流を供給する
前記（１）から（８）のいずれかに記載の表示装置。
【０１０３】
（１０）ゲートと、ドレインと、ソースとを有する第１のトランジスタと、
第１の端子と、前記第１のトランジスタのドレインまたはソースに接続された第２の端子とを有する第１の容量素子と
を備えた表示駆動装置。
【０１０４】
（１１）第１のトランジスタのドレインまたはソースにパルス信号を印加し、
第１の端子と、前記第１のトランジスタのドレインおよびソースのうちの前記パルス信号が印加された端子とは異なる端子に接続された第２の端子とを有する第１の容量素子の、前記第１の端子に他のパルス信号を印加し、
前記第２の端子の電圧に基づいて単位画素を駆動する
駆動方法。
【０１０５】
（１２）表示装置と
前記表示装置に対して動作制御を行う制御部と
を備え、
前記表示装置は、
ゲートと、ドレインと、ソースとを有する第１のトランジスタと、
第１の端子と、前記第１のトランジスタのドレインまたはソースに接続された第２の端子を有する第１の容量素子と、
前記第２の端子の電圧に基づいて駆動される単位画素と
を含む
電子機器。
【符号の説明】
【０１０６】
１…表示装置、１０…表示部、１１，１１Ｄ…サブ画素、２０…駆動部、２１…映像信号処理部、２２…タイミング生成部、２３…走査線駆動部、２６，２６Ｃ…電源線駆動部、２７…データ線駆動部、３０…基板、３１，３１Ｃ…シフトレジスタ、３２，３２Ｂ，３２Ｃ…チャージポンプ回路、３３…電圧生成部、３４…駆動回路，Ｔｒ１〜Ｔｒ５，Ｔｒ７，Ｔｒ８…トランジスタ、Ｃｓ，Ｃsub…容量素子、ＤＲＴｒ…駆動トランジスタ、ＤＳ…電源信号、ＤＴＬ…データ線、ＯＬＥＤ…有機ＥＬ素子、Ｏut…出力端子、Ｐix…画素、ＰＬ…電源線、ＰＰ１，ＰＰ２…パルス、Ｐ１…初期化期間、Ｐ２…Ｖth補正期間、Ｐ３…書込・μ補正期間、Ｐ４…発光期間、Ｓdisp，Ｓdisp2…映像信号、Ｓig…信号、Ｓｓ…走査信号、Ｓsync…同期信号、ＳＲ１〜ＳＲ４…入力端子、Ｓｔ…信号、Ｖini，Ｖofs…電圧、ＶＮ１，ＶＮ２…ノード電圧、Ｖsig…画素電圧、ＷＳ…走査信号、ＷＳＬ…走査線、ＷＳＴｒ…書込トランジスタ。
【図１】
2014137398.tif 000003
【図２】
2014137398.tif 000004
【図３】
2014137398.tif 000005
【図４】
2014137398.tif 000006
【図５】
2014137398.tif 000007
【図６】
2014137398.tif 000008
【図７】
2014137398.tif 000009
【図８】
2014137398.tif 000010
【図９】
2014137398.tif 000011
【図１０】
2014137398.tif 000012
【図１１】
2014137398.tif 000013
【図１２】
2014137398.tif 000014
【図１３】
2014137398.tif 000015