(57)【要約】      （修正有）【課題】効率向上を目的とし、単一の半導体パッケージ内に設置した同期式昇圧コンバータを提供する。【解決手段】昇圧コンバータ１００は、順に制御スイッチ１２０、同期スイッチ１１０及びドライバ段１０２を含む電力段１２５を含む。ドライバ段１０２はダイ１０４内に形成されるが、制御スイッチ１２０はIII−Ｖ族ダイ１０８内に形成され、同期スイッチ１１０はIII−Ｖ族ダイ１０６内に形成される。昇圧コンバータ１００は入力インダクタ１０５及び出力キャパシタ１０７も含み、両素子は電力段１２５に結合される。昇圧コンバータ１００は入力電圧ＶINを昇圧コンバータ１００の入力１０３で受け取り、変換された電圧、高い「昇圧」電圧Ｖｏｕｔを昇圧コンバータ１００の出力端子１０９に供給する。【選択図】図１
2014054173.tif 000002
【特許請求の範囲】
【請求項１】
第２のIII−Ｖ族トランジスタを含む同期スイッチに結合された第１のIII−Ｖ族トランジスタを含む制御スイッチと、
ドライバ段と、
を備える電力段であって、
前記電力段の前記ドライバ段、前記制御スイッチ及び前記同期スイッチが単一の半導体パッケージ内に設置されている、
ことを特徴とする電力段。
【請求項２】
前記ドライバ段が前記制御スイッチ及び前記同期スイッチの両方を駆動するように構成されている、請求項１記載の電力段。
【請求項３】
前記ドライバ段が前記制御スイッチ及び前記同期スイッチの１つを駆動するように構成され、別の駆動段が前記制御スイッチ及び前記同期スイッチの他の１つを駆動するように構成されている、請求項１記載の電力段。
【請求項４】
前記制御スイッチ及び前記同期スイッチが単一の半導体ダイ内に集積化されている、請求項１記載の電力段。
【請求項５】
前記ドライバ段がIII−Ｖ族半導体ダイ内に形成されている、請求項１記載の電力段。
【請求項６】
前記ドライバ段、前記制御スイッチ及び前記同期スイッチが単一の半導体ダイ内に集積化されている、請求項１記載の電力段。
【請求項７】
前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つがデプレッションモード（ノーマリオン）のIII−Ｖ族トランジスタである、請求項１記載の電力段。
【請求項８】
前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つがエンハンスメントモード（ノーマリオフ）のIII−Ｖ族トランジスタである、請求項１記載の電力段。
【請求項９】
前記制御スイッチ及び前記同期スイッチの少なくとも１つが複合スイッチであり、前記複合スイッチは、低電圧（ＬＶ）のIV族トランジスタとカスコード接続された前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタのそれぞれ１つを含む、請求項１記載の電力段。
【請求項１０】
前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つ及び前記低電圧（ＬＶ）のIV族トランジスタの少なくとも１つがモノリシックに集積されている、請求項９記載の電力段。
【請求項１１】
前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つ及び前記低電圧（ＬＶ）のIV族トランジスタの少なくとも１つがダイ積層化集積されている、請求項９記載の電力段。
【請求項１２】
入力インダクタ及び出力キャパシタが前記単一の半導体パッケージ内に設置されている、請求項１記載の電力段。
【請求項１３】
前記単一の半導体パッケージがクワッドフラットノーリード（ＱＦＮ）パッケージよりなる、請求項１記載の電力段。
【請求項１４】
前記単一の半導体パッケージがラミネートパッケージよりなる、請求項１記載の電力段。
【請求項１５】
前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つが双方向デュアルゲートIII−Ｖ族トランジスタである、請求項１記載の電力段。
【請求項１６】
前記制御スイッチ及び前記同期スイッチが複合スイッチであり、前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタが共通のダイに形成されている、請求項１記載の電力段。
【請求項１７】
前記ドライバ段の少なくとも１つのゲートドライブが前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つと集積化されている、請求項１記載の電力段。
【請求項１８】
前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つがIV族基板の上に形成されている、請求項１記載の電力段。
【請求項１９】
前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つが組成的に傾斜したIII族窒化物層の上に形成されている、請求項１記載の電力段。
【請求項２０】
前記第１のIII−Ｖ族トランジスタ及び前記第２のIII−Ｖ族トランジスタの少なくとも１つがアモルファス歪み吸収層の上に形成されている、請求項１記載の電力段。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１２年９月７日に出願された「III-N Synchronous Boost Converter」という名称の継続中の仮出願第６１／６９８，４９９号の優先権の利益を主張する。本出願は、２０１２年１０月８日に出願された「III-N Synchronous Boost Converter」という名称の継続中の仮出願第６１／７１０，８５９号の優先権の利益も主張する。これらの継続中の仮出願の開示内容は参照することによりそっくり本出願に組み込まれる。
【０００２】
定義
本明細書で使用される、語句「III−Ｖ族」は少なくとも１つのIII族元素と少なくとも１つのＶ族元素を含む化合物半導体を指す。一例として、III−Ｖ族半導体はIII族窒化物半導体の形を取ることができる。語句「III族窒化物」又は「III族Ｎ」は窒素とアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びボロン（Ｂ）などの少なくとも一つのIII族元素を含む化合物半導体を言い、例えば窒化アルミニウムガリウム（ＡｌｘＧａ(1-x)Ｎ、窒化インジウムガリウムＩｎｙＧａ(1-y)Ｎ、窒化アルミニウムインジウムガリウムＡｌxＩｎｙＧａ(1-x-y)Ｎ、砒化リン化窒化ガリウム（ＧａＡｓａＰｂＮ(1-a-b)）、及び砒化リン化窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ(1-x-y)ＡｓａＰｂＮ(1-a-b)）などの合金を含むが、それらに限定されない。また、III族窒化物は一般に、Ｇａ極性、Ｎ極性、半極性又は無極性の結晶方位を含む任意の極性も指すが、それらに限定されない。また、III族窒化物材料はウルツ鉱、閃亜鉛鉱又は混晶ポリタイプも含み、単結晶、単結晶構造、多結晶構造又は非晶質構造も含むことができる。本明細書で使用される窒化ガリウム又はＧＡＮは、III族元素として若干量又は相当量のガリウムを含むが、ガリウムに加えて他のIII族元素も含むことができるIII族窒化物化合物半導体も指す。また、III−Ｖ族又はＧａＮトランジスタは、III−Ｖ族又はＧａＮトランジスタを低電圧のIV族トランジスタとカスコード接続してなる複合高電圧エンハンスメントモードトランジスタも指す。
【０００３】
また、本明細書で使用される、語句「IV族」はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）などの少なくとも一つのIV族の元素を含む半導体を指し、例えばシリコンゲルマニウム（ＳｉＧｅ）及び炭化シリコン（ＳｉＣ）などの化合物半導体も含むことができる。また、IV族は歪IV族材料を生成するためにIV族元素の複数の層又はIV族元素のドーピングを含む半導体材料も指し、例えばシリコンオンインシュレータ（ＳＯＩ）、酸素注入分離プロセス（ＳＩＭＯＸ）基板及びシリコンオンサファイヤ（ＳＯＳ）などのIV族ベースの複合基板も含むことができる。
【０００４】
本明細書においてトランジスタ又はスイッチと関連して使用される語句「低電圧」又は「ＬＶ」は最大約５０ボルト（５０Ｖ）までの電圧範囲を有するトランジスタ又はスイッチを表す点に留意されたい。更に、語句「中間電圧」又は「ＭＶ」は約５０ボルトから約３００ボルト（約５０Ｖ−３００Ｖ）の電圧範囲を指す点に留意されたい。更に、用語「高電圧」又は「ＨＶ」は約３００ボルトから約１２００ボルト（約３００Ｖ−１２００Ｖ）の電圧範囲を指す点に留意されたい。
【背景技術】
【０００５】
電力コンバータは様々な電子回路及びシステムに使用されている。例えば、多くの照明及び自動車用途において、直流（ＤＣ）電圧を異なるＤＣ電圧に変換することが要求される。電力コンバータは一般に電力段（電力スイッチ及びドライバ段を含む）、制御回路、及び少なくとも１つのエネルギー蓄積素子又は負荷、例えばインダクタ、キャパシタ及びそれらの組み合わせ等、で構成される。例えば、昇圧コンバータは低電圧ＤＣ入力を高電圧ＤＣ出力に変換する電圧調整器として利用することができる。
【０００６】
基本的な昇圧コンバータ電力段内のスイッチは一般にダイオード及びトランジスタを含む。従来の技術では、基本的な昇圧コンバータはシリコンダイオード及びシリコントランジスタを用いて実装できる。しかしながら、シリコンダイオードは不所望に大きな逆回復損失を示し得る。さらに、シリコンダイオードは、概して約１ボルトから約１．５ボルト（約１．０Ｖ−１．５Ｖ）の順方向電圧降下を示す。さらに、高価な炭化シリコン（ＳｉＣ）ベースのショットキダイオードは、高速のスイッチングが可能であるが、概して約１．５ボルトから約２．５ボルト（約１．５Ｖ−２．５Ｖ）の順方向電圧降下を示す。その結果、これらの従来の実装は変換損失を生じ、シリコンベースコンバータの性能を所望より雑音が多く、効率が低く且つ又高価なものにしてしまう。
【０００７】
もっと高い効率が望ましい場合には、ダイオードを第２のトランジスタで置き換えた同期式昇圧コンバータとして知られる改良型コンバータ及び電力段の設計を使用できる。同期式昇圧コンバータは、コンバータの効率を向上させるために、一般に制御及び同期電力スイッチとして低損失のために選択した電力トランジスタを使用する。この場合、同期式電力段は電力トランジスタのためのゲートドライバ等の追加の素子を含む。
【発明の概要】
【０００８】
本発明は、少なくとも１つの図に示され且つ又少なくとも１つの図と関連して十分に説明され且つ特許請求の範囲により完全に特定される、集積III−Ｖ族電力段を提供するものである。
【図面の簡単な説明】
【０００９】
【図１】一つの例示的な実施形態による、集積III−Ｖ族同期式昇圧コンバータを含む半導体パッケージの平面図を示す。
【図２】別の例示的な実施形態による、集積III−Ｖ族同期式昇圧コンバータを含む半導体パッケージの平面図を示す。
【図３Ａ】一つの例示的な実施形態による、複合電力スイッチを有する集積III−Ｖ族同期式昇圧コンバータを含む半導体パッケージの平面図を示す。
【図３Ｂ】別の例示的な実施形態による、複合電力スイッチを有する集積III−Ｖ族同期式昇圧コンバータを含む半導体パッケージの平面図を示す。
【図３Ｃ】一つの例示的な実施形態による、２つの複合電力スイッチを有する集積III−Ｖ族同期式昇圧コンバータを含む半導体パッケージの平面図を示す。
【図４】一つの例示的な実施形態による、集積III−Ｖ族同期式昇圧コンバータのための電力段を含む半導体パッケージの平面図を示す。
【図５】さらに別の例示的な実施形態による、集積III−Ｖ族同期式昇圧コンバータを含む半導体パッケージの平面図を示す。
【発明を実施するための形態】
【００１０】
以下の説明には本発明の実施形態に関連する具体的な情報が含まれる。当業者に明らかなように、本発明は本明細書に具体的に記載される態様と異なる態様で実施することができる。本願の添付図面及びそれらの詳細な説明は模範的な実施形態を対象にしているにすぎない。特に断らない限り、図中の同等もしくは対応する構成要素は同等もしくは対応する参照番号で示されている。更に、本願の図面及び説明図は一般に正しい寸法比で示されておらず、実際の相対寸法に対応するものではない。
【００１１】
上述したように、同期式昇圧コンバータは、一般に制御及び同期電力スイッチとして電力トランジスタを使用するとともに、これらの電力スイッチのためのドライバを含む。さらに上述したように、従来技術では、同期式昇圧コンバータは制御及び同期スイッチにシリコントランジスタを用いて実装できる。しかしながら、シリコンベースの同期式昇圧コンバータは過大なスイッチング損失を生じ得る。スイッチング損失はいくつかの形をとり得る。例えば、スイッチング損失はスイッチング遷移時の電流／電圧の重複並びにスイッチキャパシタンスの充放電に起因する損失を含む。スイッチング損失は、例えばシリコンベースの金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の本体ダイオードが順バイアスから逆バイアスになるときに本体ダイオードを流れる負電流に起因する逆回復損失も含む。その結果、従来のシリコンベースの同期式昇圧コンバータは、シリコンベースの同期式昇圧コンバータの性能を所望より低い効率にしてしまうスイッチング損失を生じ得る。
【００１２】
本出願はIII−Ｖ族駆動回路及び／又はIII−Ｖ族電力トランジスタを含む制御及び同期スイッチを使用するIII−Ｖ族同期式昇圧コンバータを開示する。III−Ｖ族トランジスタ及び駆動回路は様々な方法で集積化でき、単一の半導体パッケージ内に設置することができる。例えば、III族窒化物ベースのトランジスタのようなIII−Ｖ族トランジスタを含む制御及び同期スイッチを使用することによって、制御及び同期スイッチのスイッチング損失を従来のシリコンベースの実施形態に対して低減することができる。その結果、高電圧（即ち約１７５−１３００Ｖ又はそれ以上）の同期式昇圧コンバータを実装するためにIII族窒化物又は他のIII−Ｖ族半導体を使用することによって、スイッチング損失を有利に低減し動作効率を向上させることができる。
【００１３】
説明を容易に及び簡潔にするために、本発明の原理を場合により１以上の窒化ガリウム（ＧａＮ）ベースのトランジスタを含む特定の実施形態について説明する。しかしながら、このような実施形態は単なる例示であって、ここに開示される本発明の原理はIII族窒化物材料又は他のIII−Ｖ族半導体ベースのトランジスタを用いて実施される広範囲の応用例に広く適用可能であることが強調される。
【００１４】
図１は一つの例示的な実施形態による、集積III−Ｖ族同期式昇圧コンバータ１００の平面図を示す。昇圧コンバータ１００は、順に制御スイッチ１２０、同期スイッチ１１０及びドライバ段１０２を含む電力段１２５を含む。ドライバ段１０２はダイ１０４内に形成されるが、制御スイッチ１２０はIII−Ｖ族ダイ１０８内に形成され、同期スイッチ１１０はIII−Ｖ族ダイ１０６内に形成される。昇圧コンバータ１００は入力インダクタ１０５及び出力キャパシタ１０７も含み、両素子は電力段１２５に結合される。半導体パッケージ１０１も図１に示されている。
【００１５】
図１に示すように、昇圧コンバータ１００は入力電圧ＶINを昇圧コンバータ１００の入力１０３で受け取り、変換された電圧、高い「昇圧」電圧ＶOUTを昇圧コンバータ１００の出力端子１０９に供給する。図１に示されていないいくつかの実施形態において、昇圧コンバータ１００は、コントローラ又は他のコンバータ素子、例えばＤＣイネーブルスイッチ、ＰＷＭ回路、レベルシフト回路、温度センサ及びコントローラ、変調器、比較器、増幅器、及び論理及び保護回路等も含むことができる。
【００１６】
図１に示す例示的実施形態によれば、ドライバ段１０２を提供するダイ１０４、制御スイッチ１２０を提供するIII−Ｖ族ダイ１０８及び同期スイッチ１１０を提供するIII−Ｖ族ダイ１０６は半導体パッケージ１０１内に設置される。従って、本例示的実施形態によれば、半導体パッケージ１０１は３つのダイ、即ちダイ１０４及びIII−Ｖ族ダイ１０６及び１０８を含むように構成されたマルチチップモジュール（ＭＣＭ）の形態にすることができる。加えて、図１でさらに示すように、いくつかの実施形態において、入力インダクタ１０５及び出力キャパシタ１０７も半導体パッケージ１０１内に設置することができる。さらに、図１で示される平面図は、概念明瞭化のために、入力インダクタ１０５、ドライバ段１０２、制御スイッチ１２０、同期スイッチ１１０及び出力キャパシタ１０７が半導体パッケージ１０１で与えられる覆いを通して見えるように示されていることに留意されたい。
【００１７】
ダイ１０４はシリコン又は他のIV族ダイとして実装することができる。しかしながら、いくつかの実施形態において、ダイ１０４はIII−Ｖ族ダイ、例えばIII族窒化物ダイとして実装するのが有利もしくは望ましい。これらの後者の実施形態において、ダイ１０４は例えばＧａＮを含む１つ以上の層を有するように形成することができる。図１に示すように、ドライバ段１０２はダイ１０４内に形成することができる。その結果、ドライバ段１０２はIV族又はIII−Ｖ族ベースの回路を用いて実装することができる。例えば、一実施形態において、ドライバ段１０２は制御スイッチ１２０及び同期スイッチ１１０を駆動するためのIII族窒化物又は他のIII−Ｖ族ドライバ及び／又はプリドライバトランジスタを含むことができる（ドライバ／プリドライバトランジスタは図１に明示されていない）。
【００１８】
同様に図１に明示されていないが、ドライバ段１０２は一般に追加の素子、例えばレベルシフト回路及び論理及び保護回路を含み、パルス幅変調（ＰＷＭ）回路も含むことができ、それらのいずれもダイ１０４にモノリシックに集積化することができる。この実施形態によれば、ダイ１０４内のドライバ段１０２はダイ１０８内の制御スイッチ１２０及びダイ１０６内の同期スイッチ１１０を制御する。従って、制御スイッチ１２０及び同期スイッチ１１０は個別スイッチとすることができる。別の実施形態において、同期式昇圧コンバータ１００は、２０１０年９月２８日に発行された「Self-Driven synchronous Rectified Boost converter with Inrush Current Protection Using Bidirectional Normal-On-Device」という名称の米国特許第ＲＥ４１，７６６号明細書に開示されているように、突入電流保護及び短絡保護を備えた構成にすることができる。この特許文献は参照することにより本明細書にそっくり組み込まれる。従って、例えば、制御スイッチ１２０及び同期スイッチ１１０の一方もしくは両方を双方向デュアルゲートIII族窒化物又は他のIII−Ｖ族トランジスタとすることができる。
【００１９】
制御スイッチ１２０及び同期スイッチ１１０はそれぞれIII−Ｖ族ダイ１０８及び１０６内に形成され、これらのダイは例えば１つ以上のＧａＮベース層を含むIII族窒化物ダイとして形成することができる。一実施形態において、III−Ｖ族ダイ１０６及び１０８は、シリコン基板等のIV族基板の上に形成されたIII−Ｖ族アクティブダイを含むことができる。従って、１つ以上のIII族窒化物又は他のIII−Ｖ族層に加えて、III−Ｖ族ダイ１０６及び１０８は１つ以上のシリコン又は他のIV族層も含むことができる。
【００２０】
別の方法として、制御スイッチ１２０及び同期スイッチ１１０は共通のIII−Ｖ族ダイ（図１には示されていない）にモノリシックに集積化することができ、この場合には制御スイッチ１２０及び同期スイッチ１１０の集積化に使用されるいくつかの特徴部を共通のIII−Ｖ族ダイに含まれるIV族基板又はIV族デバイス層内に形成することができる。いくつかの実施形態において、ドライバ段１０２並びに制御スイッチ１２０及び同期スイッチ１１０は、２０１１年１月４日に発行された「Monolithically Integrated III-Nitride Power Converter」という名称の米国特許第７，８６３，８７７号明細書に開示されているように、モノリシック構成を採用することができる。この参考特許文献は参照することにより本明細書にそっくり組み込まれる。
【００２１】
制御スイッチ１２０及び同期スイッチ１１０の各々は、少なくとも１つのIII−Ｖ族トランジスタを含み、例えばIII族窒化物高電子移動度トランジスタ（ＨＥＭＴ）等のIII−Ｖ族へテロ構造ＦＥＴ（ＨＦＥＴ）として実装することができる。制御スイッチ１２０及び同期スイッチ１１０はデプレッションモード（ノーマリオン）又はエンハンスメントモード（ノーマリオフ）トランジスタとすることができる。いくつかの実施形態において、制御スイッチ１２０及び同期スイッチ１１０の１つはエンハンスメントモードトランジスタとして実装し、他の１つはデプレッションモードトランジスタとして実装することができる。いくつかの実施形態において、以下に詳細に記載するように、制御スイッチ１２０及び同期スイッチ１１０の一方もしくは両方をカスコード接続のIII−Ｖ族トランジスタ及びIV族トランジスタを含む複合スイッチの形にすることができる。さらに、いくつかの実施形態において、制御スイッチ１２０及び同期スイッチ１１０は、２０１２年８月１４日に発行された「HEMT/GaN Half Bridge Circuit」という名称の米国特許第８，２４３，４７６号明細書及び２００８年９月２２日に出願された「Individually Controlled Multiple III-Nitride Half Bridges」という名称の米国特出願第１２／２３４，８２９号に開示されているように、ハーフブリッジとして構成することができる。
【００２２】
半導体パッケージ１０１は、例えばクワッドフラットノーリード（ＱＦＮ）パッケージ設計を用いて実装することができる。半導体パッケージ１０１は、リードフレームパッケージとすることができ、また当該技術分野で知られているラミネート技術を用いてパッケージ基板上に形成することもできる。従って、いくつかの実施形態において、半導体パッケージ１０１はラミネートパッケージとすることができる。ドライバ段１０２を提供するダイ１０４及びスイッチ１１０及び１２０を提供するIII−Ｖ族ダイ１０６及び１０８はそれぞれ半導体パッケージ１０１のパッケージ基板又はリードフレームに、フェースアップマウントし、ワイヤボンド接続、リボンボンド接続又は銅（Ｃｕ）クリップ接続することができ、またフリップチップマウントすることもできる。
【００２３】
いくつかの実施形態において、電力スイッチ１１０，１２０及びドライバ段１０２は、例えば図１に示すように、半導体パッケージ１０１のパッケージ基板又はリードフレームを通じて互いに電気接続を形成するように構成することができる。本明細書において使用される語句「パッケージ基板」はパッケージされる半導体デバイスを構成する様々なマイクロ電子コンポーネントが一般にマウント又は取り付けられるパッケージの構造基部を指す。パッケージ基板は導電性又は非導電性にすることができる。パッケージ基板は、例えば金属、プラスチック、ラミネート、セラミック、ダイレクトボンド銅（ＤＢＣ）のようなセラミックベース又はプリント回路基板（ＰＣＢ）とすることができる。いくつかの実施形態において、パッケージ基板は、特にボールグリッドアレイ（ＢＧＡ）、ランドグリッドアレイ（ＬＧＡ）等のグリッドアレイアセンブリに一般に使用されているインターポーザとすることができる。
【００２４】
図２に移り説明すると、図２は別の例示的な実施形態による、集積III−Ｖ族同期式昇圧コンバータ２００を含む半導体パッケージ２０１の平面図を示す。昇圧コンバータ２００は電力段２２５を含み、電力段２２５はさらにドライバ段２０２及び同期スイッチ２１０に結合された制御スイッチ２２０を含む。制御スイッチ２２０、同期スイッチ２１０及びドライバ段２０２を含む電力段２２５は共通のIII−Ｖ族ダイ２０８内に形成される。即ち、制御スイッチ２２０、同期スイッチ２１０及びドライバ段２０２は単一の半導体ダイ内に形成される。昇圧コンバータ２００はともに電力段２２５に結合された入力インダクタ２０５及び出力キャパシタ２０７も含む。図２に示すように、昇圧コンバータ２００は入力電圧ＶINを昇圧コンバータ２００の入力２０３で受け取り、変換された電圧、例えば高い「昇圧」電圧ＶOUTを昇圧コンバータ２００の出力２０９に供給する。
【００２５】
図２に示す例示的な実施形態によれば、ドライバ段２０２、制御スイッチ２２０及び同期スイッチ２１０を含む電力段２２５を提供するIII−Ｖ族ダイ２０８は半導体パッケージ２０１内に設置される。従って、この例示的実施形態によれば、半導体パッケージ２０１は単一のハウジングダイ、即ちIII−Ｖ族ダイ２０８を含むように構成される。加えて、図２でさらに示されるように、いくつかの実施形態において、入力インダクタ２０５及び出力キャパシタ２０７も半導体パッケージ２０１内に設置される。さらに、図２で示される平面図は、概念明瞭化のために、入力インダクタ２０５、ドライバ段２０２、制御スイッチ２２０、同期スイッチ２１０及び出力キャパシタ２０７が半導体パッケージ２０１により与えられる覆いを通して見えるように示されていることに留意されたい。
【００２６】
入力インダクタ２０５、出力キャパシタ２０７、及びドライバ段２０２、制御スイッチ２２０及び同期スイッチ２１０を含む電力段２２５は、図１の入力インダクタ１０５、出力キャパシタ１０７、及びドライバ段１０２、制御スイッチ１２０及び同期スイッチ１１０を含む電力段１２５にそれぞれ対応し、上記のそれらの対応する特徴に帰属する任意の特性を共有することができる。図２に示すように、本実施形態によれば、ドライバ段２０２はIII−Ｖ族ダイ２０８内に形成することができる。その結果、ドライバ段２０２はIII−Ｖ族回路を用いて実装でき、例えば制御スイッチ１２０及び同期スイッチ１１０を駆動するIII族窒化物又は他のIII−Ｖ族ドライバ及び／又はプリドライバトランジスタ（ここでは「ゲートドライブ」とも呼ぶドライバトランジスタ）を用いて実装できる（ドライバ／プリドライバトランジスタは図２には明示されていない）。従って、いくつかの実施形態において、ドライバ段２０２の少なくとも１つのゲートドライブは制御スイッチ２２０及び同期スイッチ２１０の少なくとも１つと一緒に集積化される。
【００２７】
同様に図２に明確に示されていないが、ドライバ段２０２は一般に追加の素子、例えばレベルシフト回路及び論理及び保護回路を含み、パルス幅変調（ＰＷＭ）回路も含むことができ、それらのいずれもIII−Ｖ族ダイ２０８にモノリシックに集積化することができる。図２に示すように、本実施形態によれば、ドライバ段２０２は電力段２２５の制御スイッチ２２０及び同期スイッチ２１０の両方を駆動するように構成される。
【００２８】
III−Ｖ族ダイ２０８は、例えば１つ以上のＧａＮベースの層を含むIII族窒化物ダイとして形成することができる。一実施形態において、III−Ｖ族ダイ２０８はシリコン基板などのIV族基板上に形成されたIII−Ｖ族アクティブダイを含むことができる。従って、III−Ｖ族ダイ２０８は、１つ以上のIII族窒化物又は他のIII−Ｖ族層に加えて、１つ以上のシリコン又は他のIV族層も含むことができる。組成的に傾斜したIII族窒化物転移層及びアモルファス歪み吸収層を用いてシリコン基板上にIII族窒化物層を形成するいくつかの例は、２００３年１１月１８日に発行された「Gallium Nitride Materials and Methods」という名称の米国特許第６，６４９，２８７号明細書及び２００８年３月４日に発行された「Gallium Nitride Materials and Methods Associated with the Same」という名称の米国特許第７３３９，２０５号明細書に開示されている。これらの特許文献は参照することによりそっくり本明細書に組み込まれる。
【００２９】
従って、制御スイッチ２２０及び同期スイッチ２１０の一方もしくは両方を組成的に傾斜したIII族窒化物層及び／又はアモルファス歪み吸収層上に形成することができる。さらに、III族窒化物層がシリコン基板上に形成される特定の実施形態において、電力コンバータの他の素子及び関連回路はシリコン基板内にモノリシックに形成することができる。
【００３０】
半導体パッケージ２０１は、例えばＱＦＮパッケージ設計を使用して実装することができる。半導体パッケージ２０１はリードフレームパッケージとすることができ、また当該技術分野で知られているラミネート技術を用いてパッケージ基板上に形成することができる。電力段２２５を提供するIII−Ｖ族ダイ２０８は、半導体パッケージ２０１のパッケージ基板又はリードフレームに、フェースアップマウントし、ワイヤボンド接続、リボンボンド接続又は銅（Ｃｕ）クリップ接続することができ、またフリップチップマウントすることもできる。
【００３１】
上述したように、図１及び図２のそれぞれの制御スイッチ１２０／２２０及び／又は同期スイッチ１１０／２１０はIII族窒化物又は他のIII−Ｖ族ＨＥＭＴとして実装することができる。III−Ｖ族ＨＥＭＴ、例えばＧａＮ又は他のIII族窒化物材料ベースのＨＥＭＴは、一般にピエゾ電気分極電界を利用して動作し、２次元の電子ガス（２ＤＥＧ）を発生して低い抵抗損失で高い電流密度を可能にする。２ＤＥＧはＨＥＭＴを形成するIII族窒化物又は他のIII−Ｖ族材料のヘテロ接合界面に自然発生し得るため、III−Ｖ族ＨＥＭＴは一般にゲート電圧なしで導通する。すなわち、III族窒化物及び他のIII−Ｖ族ＨＥＭＴはデプレッションモード（即ちノーマリオン）トランジスタになる傾向がある。
【００３２】
しかしながら、ノーマリオン特性のIII−Ｖ族ＨＥＭＴは、このようなデプレッションモードトランジスタを電力スイッチとして使用するとき問題を生じ得る。例えば、電力用途においては、一般に制御回路が完全に給電され動作可能になる前に、III−Ｖ族ＨＥＭＴを経て電流が流れないことが望ましい。その結果、電力管理用途においては、エンハンスメントモード（即ちノーマリオフ）特性の電力スイッチが望ましく、デプレッションモードのIII窒化物又は他のIII−Ｖ族トランジスタは、ノーマリオフの複合スイッチを生成するために、シリコン又は他のIV族エンハンスメントモードトランジスタとカスコード接続することができる。
【００３３】
図３Ａを参照すると、図３Ａは、一つの例示的な実施形態による、複合電力スイッチを有する集積III−Ｖ族同期式昇圧コンバータ３００Ａを含む半導体パッケージ３０１の平面図を示す。昇圧コンバータ３００Ａは電力段３２５を含み、電力段３２５はダイ３０４内のドライバ段３０２及び同期スイッチ３１０に結合された複合制御スイッチ３２０Ａをさらに含む。昇圧コンバータ３００Ａはともに電力段３２５に結合される入力インダクタ３０５及び出力キャパシタ３０７も含む。図３Ａに示すように、昇圧コンバータ３００Ａは入力電圧ＶINを昇圧コンバータ３００Ａの入力３０３で受け取り、変換された電圧、例えば高い「昇圧」電圧ＶOUTを昇圧コンバータ３００Ａの出力３０９に供給する。
【００３４】
図３Ａに示す例示的な実施形態によれば、電力段３２５は半導体パッケージ３０１内に設置される。加えて、図３でさらに示されるように、いくつかの実施形態において、入力インダクタ３０５及び出力キャパシタ３０７も半導体パッケージ３０１内に設置される。半導体パッケージ３０１、入力インダクタ３０５、出力キャパシタ３０７、ダイ３０４及びドライバ段３０２は、図１の半導体パッケージ１０１、入力インダクタ１０５、出力キャパシタ１０７、ダイ１０４及びドライバ段１０２にそれぞれ対応し、上記のそれらの対応する特徴に帰属する特性のいずれかを共有することができる。さらに、図３の同期スイッチ３１０及びダイ３０６は図１の同期スイッチ１１０及びダイ１０６にそれぞれ対応し、上記のそれらの対応する特徴に帰属する特性のいずれかを共有することができる。
【００３５】
いくつかの実施形態において、電力段の制御スイッチ及び同期スイッチの一方又は両方を複合スイッチとして実装することができる。さらに、電力段の制御スイッチ及び同期スイッチの一方又は両方をデプレッションモード、エンハンスメントモード、双方向、デュアルゲート、又はカスコード接続の複合スイッチとして実装することができる。図３Ａに示す実施形態によれば、例えば電力段３２５は複合制御スイッチ３２０Ａを含む。図３Ａに示すように、複合制御スイッチ３２０ＡはIII−Ｖ族トランジスタ３４０及びIV族トランジスタ３６０を含む。
【００３６】
III−V族トランジスタ３４０はＧａＮ又は他のIII族窒化物ベースのデプレッションモードＨＥＭＴとすることができる。III−Ｖ族トランジスタ３４０は、ソース３４２、ドレイン３４４及びゲート３４６を含む。IV族トランジスタ３６０は、例えば低電圧（ＬＶ）のシリコンベースＭＯＳＦＥＴなどの低電圧（ＬＶ）のIV族トランジスタとして実装することができる。IV族トランジスタ３６０はソース３６２、ドレイン３６４及びゲート３６６を含む。図３ＡにはIV族トランジスタ３６０の任意選択の本体ダイオード３６８も示されている。
【００３７】
図３Ａに示すように、III−Ｖ族トランジスタ３４０は複合制御スイッチ３２０Ａを生成するためにIV族トランジスタ３６０とカスコード接続される。即ち、III−Ｖ族トランジスタ３４０のソース３４２がIV族トランジスタ３６０のドレイン３６４に結合され、IV族トランジスタ３６０のソース３６２が複合制御スイッチ３２０Ａの複合ソースを提供し、IV族トランジスタ３６０のゲート３６６が複合制御スイッチ３２０Ａの複合ゲートを提供する。さらに、III−Ｖ族トランジスタ３４０のドレイン３４４が複合制御スイッチ３２０Ａの複合ドレインを提供し、III−Ｖ族トランジスタ３４０のゲート３４６がIV族トランジスタ３６０のソース３６２に結合される。
【００３８】
いくつかの実施形態において、複合制御スイッチ３２０Ａは、２０１１年９月１３日に発行された「Hybrid Semiconductor Device」という名称の米国特許第８，０１７，９７８号明細書、２０１１年１２月２７日に発行された「GaN-based Device Cascoded with an Integrated FET/Schottky Diode Device」という名称の米国特許第８，０８４，７８３号明細書、２０１２年３月８日に出願された「Composite Semiconductor Device with Turn-On Prevention Control」という名称の米国特許出願第１３／４１５，７７９号、２０１２年３月９日に出願された「High Voltage Composite Semiconductor Device with Protection for Low Voltage Device」という名称の米国特許第１３／４１６，２５２号、及び２０１２年３月９日に出願された「Composite Semiconductor Device with Active Oscillation Prevention」という名称の米国特許第１３／４１７，１４３号に開示されたカスコード接続構成を採用することができる。これらの特許文献は参照することによりそっくり本明細書に組み込まれる。
【００３９】
更に他の実施形態において、IV族トランジスタ３６０はｎチャネルトランジスタ、ｐチャネルトランジスタ、ラテラルＦＥＴ又はバーチカルＦＥＴとすることができる。いくつかの実施形態（図示せず）において、IV族トランジスタ３６０はエンハンスメントモードのIII−Ｖ族又はIII族窒化物ＦＥＴと置き換えることができる。
【００４０】
ここで、IV族トランジスタ３６０の使用により複合制御スイッチ３２０Ａがノーマリオフスイッチとして動作することを簡単に説明する。電圧がデプレッションモードのIII−Ｖ族トランジスタ３４０のドレイン３４４に供給されるとき、IV族トランジスタ３６０のゲート電圧がIV族トランジスタ３６０の閾値電圧より低い間（即ちIV族トランジスタ３６０がオフの間）、IV族トランジスタ３６０の本体ダイオード３６８を逆バイアスする電圧がその両端間に発生する。この電圧は反転されてデプレッションモードのIII−Ｖ族トランジスタ３４０のゲートに供給される。III−Ｖ族トランジスタ３４０のゲート３４６への供給電圧はIII−Ｖ族トランジスタ３４０の（負の）ピンチオフ電圧より下に増大するので、III−Ｖ族トランジスタ３４０はターンオフする。IV族トランジスタ３６０及びデプレッションモードのIII−V族トランジスタ３４０が、本体ダイオード３６８を含むIV族トランジスタ３６０がデプレッションモードのIII−V族トランジスタ３４０のピンチオフ電圧を超える電圧を阻止できるように適切に選択されているものと仮定すると、デプレッションモードのIII−Ｖ族トランジスタ３４０はターンオフし、ドレイン３４４の電圧の如何なる追加の電圧増大もIII−Ｖ族トランジスタ３４０の両端間に維持される。
【００４１】
IV族トランジスタ３６０のゲート３６６に供給される電圧がIV族トランジスタ３６０の閾値電圧より大きいとき、IV族トランジスタ３６０のゲート３６６に供給される電圧がIII−Ｖ族トランジスタ３４０のピンチオフ電圧より遥かに低くなり、IV族トランジスタ及びIII−Ｖ族トランジスタの両方が低い抵抗値になり、その結果、複合制御スイッチ３２０Ａはオン状態になる。従って、複合制御スイッチ３２０Ａはドライバ段３０２によりIV族トランジスタ３６０のゲート３６６に供給されるゲート電圧に基づいて選択的にターンオン又はオフし得るエンハンスメントモード（ノーマリオフ）スイッチとして動作する。
【００４２】
いくつかの実施形態において、複合制御スイッチ３２０ＡのデプレッションモードのIII−Ｖ族トランジスタ３４０及びIV族トランジスタ３６０は個別の半導体ダイ内に形成することができる（図３Ａには個別の半導体ダイは示されていない）。例えば、III−Ｖ族トランジスタ３４０はIII−Ｖ族ダイ内に形成することができ、このダイはIV族基板上に形成されたIII−V族アクティブダイを含むものとし得るが、IV族トランジスタ３６０は別個のIV族ダイ内に形成することができる。これらの実施形態においては、III−Ｖ族トランジスタ３４０を提供するIII−Ｖ族ダイを、IV族トランジスタ３６０を提供するIV族ダイの上に又は上方にマウントするのが有利もしくは望ましい。このようなダイマウント構成の例は、２０１２年３月２９日に出願された「Stacked Composite Device Including a Group III-V Transistor and a Group IV Lateral Transistor」という名称の米国特許出願第１３／４３３／８６４号、２０１２年３月２９日に出願された「Stacked Composite Device Including a Group III-V Transistor and a Group IV Vertical Transistor」という名称の米国特許出願第１３／４３４，４１２号明細書に開示されている。これらの特許文献は参照することによりそっくり本明細書に組み込まれる。
【００４３】
また、いくつかの実施形態においては、IV族トランジスタ３６０を提供するIV族ダイを、III−Ｖ族トランジスタ３４０を提供するIII−Ｖ族ダイの上又は上方にマウントするのが有利もしくは望ましい。従って、いくつかの実施形態において、III−Ｖ族トランジスタ３４０及びIV族トランジスタ３６０をダイ積層化集積することができる。
【００４４】
さらに、一実施形態において、III−Ｖ族トランジスタ３４０は同期スイッチ３１０と一緒に、IV族トランジスタ３６０の形成に使用されるIV族ダイと別個の共通のIII−Ｖ族ダイ上に集積化することができる。このようなダイマウント構成の例は、２０１１年３月２２日に出願された「III-Nitride Transistor Stacked with FET in a Package」という名称の米国特許出願第１３／０５３，５５６号に開示されている。この特許文献は参照することによりそっくり本明細書に組み込まれる。
【００４５】
電力段３２５を実装するために使用するダイは、半導体パッケージ３０１のパッケージ基板又はリードフレームに、フェースアップマウントし、ワイヤボンド接続、リボンボンド接続又は銅（Ｃｕ）クリップ接続することができ、またフリップチップマウントすることもできる。いくつかの実施形態において、ドライバ段３０２を提供するダイ３０４を含め、電力段３２５を実装するために使用するダイは、半導体パッケージ３０１のパッケージ基板又はリードフレームを通じて互いに電気接続を形成するように構成することができる。
【００４６】
さらに、いくつかの実施形態において、複合制御スイッチ３２０Ａは、２０１１年３月２９日に発行された「Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for fabricating Same」という名称の米国特許第７、９１５，６４５号明細書、２００９年１２月１０日に出願された「Monolithic Integrated Composite Group III-V and Group IV Semiconductor Device and Method for fabricating Same」という名称の米国特許出願第１２／６５３，２３６号、及び２０１０年１２月３日に出願された「Monolithic Integration of Silicon and Group III-V Devices」という名称の米国特許出願第１２／９２８，１０３号に開示されているように、モノリシックに集積化することができる。これらの特許文献は参照することによりそっくり本明細書に組み込まれる。
【００４７】
続いて図３Ｂにつき説明すると、図３Ｂは、別の例示的な実施形態による、複合電力スイッチを含む集積III−Ｖ族同期式昇圧コンバータ３００Ｂの平面図を示す。昇圧コンバータ３００Ｂは概して図３Ａの昇圧コンバータ３００Ａに対応する。しかしながら、図３Ｂに示す実施形態によれば、電力段３２５は複合同期スイッチ３１０Ｂを含むが、制御スイッチ３２０は図１の制御スイッチ１２０に対応するように実装され、上記の制御スイッチ１２０に対応する特徴に帰属する任意の特性を共有することができる。
【００４８】
図３Ｂに示すように、複合同期スイッチ３１０ＢはIII−Ｖ族トランジスタ３３０及びIV族トランジスタ３５０を含む。III−V族トランジスタ３３０はＧａＮ又は他のIII族窒化物ベースのデプレッションモードＨＥＭＴとすることができる。III−Ｖ族トランジスタ３３０は、ソース３３２、ドレイン３３４及びゲート３３６を含む。IV族トランジスタ３５０は、例えばＬＶのシリコンベースＭＯＳＦＥＴなどのＬＶのIV族トランジスタとして実装することができる。IV族トランジスタ３５０はソース３５２、ドレイン３５４及びゲート３５６を含む。図３ＢにはIV族トランジスタ３５０の任意選択の本体ダイオード３５８も示されている。
【００４９】
III−Ｖ族トランジスタ３３０は複合同期スイッチ３１０Ｂを生成するためにIV族トランジスタ３５０とカスコード接続される。即ち、III−Ｖ族トランジスタ３３０のソース３３２がIV族トランジスタ３５０のドレイン３５４に結合され、IV族トランジスタ３５０のソース３５２が複合同期スイッチ３１０Ｂの複合ソースを提供し、IV族トランジスタ３５０のゲートが複合同期スイッチ３１０Ｂの複合ゲートを提供する。さらに、III−Ｖ族トランジスタ３３０のドレイン３３４が複合同期スイッチ３１０Ｂの複合ドレインを提供し、III−Ｖ族トランジスタ３３０のゲート３３６がIV族トランジスタ３５０のソース３５２に結合される。
【００５０】
複合同期スイッチ３１０ＢがIV族トランジスタ３５０の使用によりエンハンスメントモードスイッチとして動作するのは図３Ａにおいて複合制御スイッチ３２０Ａについて前述したとおりであり、ここではこれ以上説明しない。複合同期スイッチ３１０Ｂは、ドライバ段３０２によりIV族トランジスタ３５０のゲート３５６に供給されるゲート電圧に基づいて選択的にターンオンし得るエンハンスメントモードスイッチとして動作するといえば十分である。
【００５１】
いくつかの実施形態において、複合同期スイッチ３１０Ｂは、２０１１年９月１３日に発行された「Hybrid Semiconductor Device」という名称の米国特許第８，０１７，９７８号明細書、２０１１年１２月２７日に発行された「GaN-based Device Cascoded with an Integrated FET/Schottky Diode Device」という名称の米国特許第８，０８４，７８３号明細書、２０１２年３月８日に出願された「Composite Semiconductor Device with Turn-On Prevention Control」という名称の米国特許出願第１３／４１５，７７９号、２０１２年３月９日に出願された「High Voltage Composite Semiconductor Device with Protection for Low Voltage Device」という名称の米国特許第１３／４１６，２５２号、及び２０１２年３月９日に出願された「Composite Semiconductor Device with Active Oscillation Prevention」という名称の米国特許第１３／４１７，１４３号に開示されたカスコード接続構成を採用することができる。これらの特許文献は参照することによりそっくり本明細書に組み込まれる。
【００５２】
いくつかの実施形態において、複合同期スイッチ３１０ＢのデプレッションモードのIII−Ｖ族トランジスタ３３０及びIV族トランジスタ３５０は個別の半導体ダイ内に形成することができる（図３Ｂには個別の半導体ダイは示されていない）。例えば、III−Ｖ族トランジスタ３３０はIII−Ｖ族ダイ内に形成することができ、このダイはIV族基板上に形成されたIII−V族アクティブダイを含むものとし得るが、IV族トランジスタ３５０は別個のIV族ダイ内に形成することができる。これらの実施形態においては、III−Ｖ族トランジスタ３３０を提供するIII−Ｖ族ダイを、IV族トランジスタ３５０を提供するIV族ダイの上に又は上方にマウントするのが有利もしくは望ましい。このようなダイ積層化集積及びマウント構成の例は、２０１２年３月２９日に出願された「Stacked Composite Device Including a Group III-V Transistor and a Group IV Lateral Transistor」という名称の米国特許出願第１３／４３３／８６４号、２０１２年３月２９日に出願された「Stacked Composite Device Including a Group III-V Transistor and a Group IV Vertical Transistor」という名称の米国特許出願第１３／４３４，４１２号明細書に開示されている。これらの特許文献は参照することによりそっくり本明細書に組み込まれる。
【００５３】
また、いくつかの他のダイ積層化集積の実施形態においては、IV族トランジスタ３５０を提供するIV族ダイを、III−Ｖ族トランジスタ３３０を提供するIII−Ｖ族ダイの上又は上方にマウントするのが有利もしくは望ましい。このようなダイマウント構成の例は、２０１１年３月２２日に出願された「III-Nitride Transistor Stacked with FET in a Package」という名称の米国特許出願第１３／０５３，５５６号に開示されている。この特許文献は参照することによりそっくり本明細書に組み込まれる。
【００５４】
一実施形態において、III−Ｖ族トランジスタ３３０はIV族トランジスタ３５０の形成に使用されるIV族ダイと別の共通III−Ｖ族ダイ上に制御スイッチ３２０と一緒に集積化することができる点に留意されたい。
【００５５】
電力段３２５を実装するために使用するダイは、半導体パッケージ３０１のパッケージ基板又はリードフレームに、フェースアップマウントし、ワイヤボンド接続、リボンボンド接続又は銅（Ｃｕ）クリップ接続することができ、またフリップチップマウントすることもできる。いくつかの実施形態において、ドライバ段３０２を提供するダイ３０４を含めて、電力段３２５を実装するために使用されるダイは、半導体パッケージ３０１のパッケージ基板又はリードフレームを通じて互いに電気接続を形成するように構成することができる。
【００５６】
さらに、いくつかの実施形態において、複合同期スイッチ３１０Ｂは、２０１１年３月２９日に発行された「Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for fabricating Same」という名称の米国特許第７、９１５，６４５号明細書、２００９年１２月１０日に出願された「Monolithic Integrated Composite Group III-V and Group IV Semiconductor Device and Method for fabricating Same」という名称の米国特許出願第１２／６５３，２３６号、及び２０１０年１２月３日に出願された「Monolithic Integration of Silicon and Group III-V Devices」という名称の米国特許出願第１２／９２８，１０３号に開示されているように、モノリシックに集積化することができる。これらの特許文献は参照することによりそっくり本明細書に組み込まれる。
【００５７】
図３Ｃに移り説明すると、図３Ｃは一つの例示的実施形態による、２つの複合電力スイッチを含む集積III−Ｖ族同期式昇圧コンバータ３００Ｃの平面図を示す。昇圧コンバータ３００Ｃは概して図３Ａ及び図３Ｂのそれぞれの昇圧コンバータ３００Ａ及び３００Ｂに対応する。しかしながら、図３Ｃに示す実施形態によれば、電力段３２５は複合制御スイッチ３２０Ａ及び複合同期スイッチ３１０Ｂを含み、これらの複合スイッチの各々は上述のように実装することができる。いくつかの実施形態において、複合制御スイッチ３２０Ａ及び複合同期スイッチ３１０Ｂは、上で引用され、参照することによりそっくり本明細書に組み込まれる米国特許第８，２４３，４６７号明細書に開示されているように、ハーフブリッジとして構成することができる。また、いくつかの実施形態において、昇圧コンバータ３００Ｃの構成要素の一部分はモノリシック集積する、ダイ積層化集積する、又は両形態の集積を含むように構成することができることにも留意されたい。例えば、III−Ｖ族トランジスタ３３０及びIII−Ｖ族トランジスタ３４０は共通のIII−Ｖ族ダイに形成することができる。しかしながら、IV族トランジスタ３５０及びIV族トランジスタ３６０は別個のダイに形成された個別のトランジスタとし、それぞれIII−Ｖ族トランジスタ３３０及びIII−Ｖ族トランジスタ３４０と一緒にダイ積層化集積することができる。特定の実施形態において、ダイ積層化と共通モノリシックIII−Ｖ族トランジスタダイを使用して、１つのIV族トランジスタを共通モノリシックIII−Ｖ族ダイの下に積層し、他のIV族ダイを共通III−Ｖ族ダイの上に積層することができる（３つのダイの積層化集積）。さらに別の実施形態において、IV族トランジスタの１つを共通III−Ｖ族トランジスタダイと一緒にモノリシック集積するが、他のIV族トランジスタを共通III−Ｖ族ダイのIII−Ｖ族トランジスタの１つと一緒にダイ積層化集積することもできる。
【００５８】
次に図４につき説明すると、図４は、一つの例示的実施形態による、集積III−Ｖ族同期式昇圧コンバータのための電力スイッチモジュール４１５を含む半導体パッケージの平面図を示す。電力スイッチモジュール４１５は半導体パッケージ４０１内に位置し、同期スイッチ４１０に結合された制御スイッチ４２０を含む。図４に示されるように、制御スイッチ４２０及び同期スイッチ４１０の各々又は両方は個別の複合スイッチとして実装することができる。図４に示す実施形態によれば、制御スイッチ４２０は、ソース４４２、ドレイン４４４及びゲート４４６を有するIII−Ｖ族トランジスタ４４０及びソース４６２、ドレイン４６４及びゲート４６６を有するIV族トランジスタ４６０を含む。さらに、同期スイッチ４１０は、ソース４３２、ドレイン４３４及びゲート４３６を有するIII−Ｖ族トランジスタ４３０及びソース４５２、ドレイン４５４及びゲート４５６を有するIV族トランジスタ４５０を含む。
【００５９】
半導体パッケージ４０１は入力インダクタ４０５及び出力キャパシタ４０７も含み、両方とも図に示されるように電力スイッチモジュール４１５の制御スイッチ４２０及び同期スイッチ４１０に結合される。図４に示されるように、電力スイッチモジュール４１５は入力電圧ＶINを入力４０３で受け取り、変換された電圧、例えば高い「昇圧」電圧ＶOUTを出力４０９に供給する。図４には、制御及び同期スイッチ４２０及び４１０のそれぞれを駆動する１以上のドライバ段からのドライバ入力４０２も示されている。
【００６０】
制御及び同期スイッチ４２０及び４１０は概して図３Ａ，３Ｂ及び３Ｃのそれぞれの制御及び同期スイッチ３２０／３２０Ａ及び３１０／３１０Ｂに対応する。即ち、IV族トランジスタ４６０とカスコード接続されたIII−Ｖ族トランジスタ４４０を含む制御スイッチ４２０は、図３Ａ及び３Ｃにつき記載した、IV族トランジスタ３６０とカスコード接続されたIII−Ｖ族トランジスタ３４０を含む複合制御スイッチ３２０Ａに対応する。さらに、IV族トランジスタ４５０とカスコード接続されたIII−Ｖ族トランジスタ４３０を含む同期スイッチ４１０は、図３Ｂ及び３Ｃにつき記載した、IV族トランジスタ３５０とカスコード接続されたIII−Ｖ族トランジスタ３３０を含む複合同期スイッチ３１０Ｂに対応する。さらに、半導体パッケージ４０１は概して図１の半導体パッケージ１０１に対応し、上記の対応する特徴に帰属する任意の特性を共有するものとし得る。
【００６１】
引き続き図５につき説明すると、図５は、さらに別の実施形態による、集積III−Ｖ族同期式昇圧コンバータ５００の平面図を示す。昇圧コンバータ５００は電力段５２５を含み、電力段５２５はさらにそれぞれのダイ５０４Ａ及び５０４Ｂ内にドライバ段５０２ａ及び５０２ｂを含むとともに同期スイッチ５１０に結合された制御スイッチ５２０を含む。図５に示されるように、制御スイッチ５２０及び同期スイッチ５１０の一方又は両方を個別の複合スイッチとして実装することができる。図５に示す実施形態において、制御スイッチ５２０はソース５４２、ドレイン５４４及びゲート５４６を有するIII−Ｖ族トランジスタ５４０及びソース５６２、ドレイン５６４及びゲート５６６を有するIV族トランジスタ５６０を含む。さらに、同期スイッチ５１０は、ソース５３２、ドレイン５３４及びゲート５３６を有するIII−Ｖ族トランジスタ５３０及びソース５５２、ドレイン５５４及びゲート５５６を有するIV族トランジスタ５５０を含む。図５には半導体パッケージ５０１も示されている。
【００６２】
昇圧コンバータ５００は入力インダクタ５０５及び出力キャパシタ５０７も含み、両方とも電力段５２５に結合される。図５に示されるように、昇圧コンバータ５００は入力電圧ＶINを入力５０３で受け取り、変換された電圧、例えば高い「昇圧」電圧ＶOUTを昇圧コンバータ５００の出力５０９に供給する。
【００６３】
図５に示す例示的実施形態によれば、制御スイッチ５２０、同期スイッチ５１０及び個別のドライバ段５０２ａ及び５０２ｂを提供するダイ５０４ａ及び５０４ｂの一方又は両方を半導体パッケージ５０１内に置くことができる。従って、この例示的実施形態によれば、半導体パッケージ５０１はＭＣＭの形態にすることができる。加えて、さらに図５に示すように、いくつかの実施形態において、半導体パッケージ５０１が入力インダクタ５０５及び出力キャパシタ５０７も含むことができる。
【００６４】
入力インダクタ５０５、出力キャパシタ５０７及び電力段５２５は図３Ａ，３Ｂ及び３Ｃの入力インダクタ３０５、出力キャパシタ３０７及び電力段３２５にそれぞれ対応し、上記のそれらの対応する特徴に帰属する任意の特性を共有することができる。個別のダイ５０４ａ及び５０４ｂ内に形成されるドライバ段５０２ａ及び５０２ｂのいずれか一方又は両方はダイ１０４内のドライバ段１０２に対応させることができ、上記のダイ１０４に帰属する任意の特性を共有させることができる。言い換えれば、ダイ５０４ａ及び５０４ｂはシリコン又は他のIV族ダイとして、又はIII族窒化物ダイなどのIII−Ｖ族ダイとして実装することができる。従って、いくつかの実施形態において、ドライバ段５０２ａ及び５０２ｂは個別のIII−Ｖ族ダイ５０４ａ及び５０４ｂ内に実装することができ、III族窒化物又は他のIII−Ｖ族ドライバ及び／又はプリドライバトランジスタ等のIII−Ｖ族回路を含むことができる。
【００６５】
しかしながら、制御スイッチ１２０及び同期スイッチ１１０の両方を駆動するように構成されるドライバ段１０２と異なり、ドライバ段５０２ａ及び５０２ｂはそれぞれ単一の電力スイッチ、即ち制御スイッチ５２０及び同期スイッチ５１０を駆動するように構成される。図５はドライバ段５０２ａ及び５０２ｂを個別のダイ５０４ａ及び５０４ｂ内に個別に形成されるものとして示しているが、別の実施形態において、ドライバ段５０２ａ及び５０２ｂは図１のダイ１０４に対応する単一の半導体ダイに集積化することができる。
【００６６】
半導体パッケージ５０１は、例えばＱＦＮパッケージ設計を使用して実装することができる。半導体パッケージ５０１はリードフレームパッケージとすることができ、また当該技術分野で知られているラミネート技術を用いて形成することができる。図１、図２及び図３Ａ−３Ｃに示される昇圧コンバータ１００，２００及び３００と同様に、及び図４の電力スイッチモジュール４１５と同様に、図５に示す昇圧コンバータ５００はいくつかの所望の特徴を含む。例えば、実質的に無リードパッケージ設計の半導体パッケージ１０１／２０１／３０１／４０１／５０１の使用によって、昇圧コンバータ１００／２００／３００Ａ／３００Ｂ／３００Ｃ／５００の寄生インダクタンス及びキャパシタンスを有利に低減することができる。さらに、本明細書に開示した様々なパッケージレイアウト及び集積化技術の使用によって、パッケージサイズを低減しながら、寄生インダクタンス及びキャパシタンスの更に低減することが可能になる。さらに、ドライバ回路及び／又は制御及び同期スイッチをIII−Ｖ族トランジスタを含むように実装することによって、本願が開示する集積同期式昇圧コンバータは、従来のシリコンベースの昇圧コンバータよりスイッチング損失が低減され、より高い効率で動作することができる。
【００６７】
以上の記載から明らかなように、本願に記載の発明の概念は、本発明の概念の範囲を逸脱することなく種々の技術を用いて実施することができる。更に、特に幾つかの実施形態について本発明の概念を説明したが、当業者であれば、それらの形態及び細部に本発明の概念の精神及び範囲を逸脱することなく種々な変更を加えることができることは理解されよう。従って、上述した実施形態はあらゆる点において例示的なものであり、限定的なものではないと考慮されたい。更に、本発明は上述した特定の実施形態に限定されず、本発明の範囲から逸脱することなしに、本発明に多くの再配置、変形及び置換を行い得ることを理解されたい。
【図１】
2014054173.tif 000003
【図２】
2014054173.tif 000004
【図３Ａ】
2014054173.tif 000005
【図３Ｂ】
2014054173.tif 000006
【図３Ｃ】
2014054173.tif 000007
【図４】
2014054173.tif 000008
【図５】
2014054173.tif 000009
【外国語明細書】
2014054173000001.pdf