(57)【要約】【課題】  本発明の実施態様によって，ＤＣバイアス電圧印加による静電容量が大きく変化するとともに，ＤＣバイアス電圧を継続して印加した場合の容量値の時間変動が小さな可変容量コンデンサ素子を提供する。【解決手段】  本発明の一実施形態に係る可変容量コンデンサ素子５０は，支持基板５１と，当該支持基板５１上に設けられた第１電極層５９と，前記第１電極層と対向するように設けられた第２電極層６０と，第１電極層５９と第２電極層６０との間に配置された誘電体層６１とを備える。一態様において，誘電体層６１は、主成分が組成式Ba1-xSrxTiO3（ただし，0.5<x<0.8）で表され、膜厚が200nm以下である。【選択図】  図３
2014187396.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と，
当該支持基板上に設けられた第１電極層と，
前記第１電極層と対向するように設けられた第２電極層と，
前記第１電極層と前記第２電極層との間に配置された第１薄膜誘電体層と，
を備え，
前記第１薄膜誘電体層の主成分が，組成式Ba1-xSrxTiO3（ただし，0.5<x<0.8）で表さ
れ，
かつ前記第１薄膜誘電体層の膜厚が200nm以下である，
可変容量コンデンサ素子。
【請求項２】
前記第１薄膜誘電体層の膜厚が30nm〜150nmである請求項１に記載の可変容量コンデン
サ素子。
【請求項３】
前記第１薄膜誘電体層がMn又はNbのうちの1種以上を添加物として含む請求項１又は２
に記載の可変容量コンデンサ素子。
【請求項４】
前記第１電極層と対向するように設けられた第３電極層と，
前記第１電極層と前記第３電極層との間に配置された第２薄膜誘電体層と，
をさらに備え，
前記第２薄膜誘電体層の主成分が，組成式Ba1-xSrxTiO3（ただし，0.5<x<0.8）で表さ
れ、かつ前記第２薄膜誘電体層の膜厚が200nm以下である請求項１〜３のいずれか１項に
記載の可変容量コンデンサ素子。
【請求項５】
アンテナコイルを含むアンテナ回路と，
当該アンテナ回路に電気的に接続された請求項１〜４のいずれか１項に記載の可変容量コンデンサ素子と，
を備える共振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，可変容量コンデンサ素子に関し，特にＮＦＣ準拠の共振回路とともに用いられる薄膜可変容量コンデンサ素子に関する。
【背景技術】
【０００２】
１３ＭＨｚ付近の周波数を利用するＮＦＣ（Near Field Communication，又は，近距離無線通信）は，アンテナコイルを備えた回路同士を電磁結合することで，１０ｃｍ以内の近距離で無線通信を行う方式の一つである。ＮＦＣに準拠した回路は，様々な媒体に搭載可能であり，例えば，カード，タグ，携帯電話機等の電子機器に搭載して用いられる。
【０００３】
ＮＦＣ準拠の回路は，通常，アンテナコイルを備えたアンテナ回路と，ＩＣチップとを備えており，内蔵電池から動作電圧が供給される。ＩＣチップには，チップ固有のＩＤ番号や送受信用データを記憶するメモリ，及び，信号の送受信処理やデータの書き込み／読み出し等を制御するＣＰＵが備えられる。このようなＩＣチップを搭載したカードは，近距離にあるリーダ／ライタ装置と接触することなくデータを送受信できるので，非接触ＩＣカードと呼ばれる。
【０００４】
非接触ＩＣカードのＩＣチップは，アンテナ回路からの出力によって動作電圧が供給される。具体的には，アンテナ回路はアンテナコイルとそれと共振するコンデンサから構成され，その共振周波数において効率良く動作する。この共振周波数は，リーダ／ライタ装置から送信される搬送波の周波数である13.56MHzに設定されている。非接触ＩＣカードをリーダ／ライタ装置にかざしたときに，この搬送波がアンテナ回路によって受信され，この受信した搬送波の電力を整流して，ＩＣチップに動作電圧が供給される。これにより，リーダ／ライタ装置との間でのデータ送受信等の処理を電池等の電源から動作電圧の供給を受けずに行うことができる。したがって，ＩＣチップに安定的に動作電圧を供給するためには，共振回路の共振周波数が搬送波の周波数に正しく調整されている必要がある。また，非接触ＩＣカードのＩＣチップが携帯電話等の電池を内蔵している電子機器に搭載される場合には，当該電子機器の内蔵電池から当該ＩＣチップへ電力が供給される。この場合には，リーダ／ライタ装置との送受信処理を感度良く行うために，共振回路の共振周波数が搬送波の周波数に正しく調整されている必要がある。
【０００５】
しかし，実際の製造工程においては，アンテナコイルやコンデンサの電気特性が設計値からばらついたり，素子配置が所定位置からずれることにより，共振周波数が設計値である13.56MHzから外れることがある。したがって，製造後に共振周波数を搬送波周波数に調整することが必要になる。
【０００６】
製造後に共振周波数を調整する手法についての開示例がある。例えば，特開２００９−２００７４８号公報（特許文献１）に記載の非接触ＩＣカード用アンテナ装置は，共振回路のリアクタンス素子同士を接続する配線の一部をレーザー等を用いて切断することにより，共振回路の共振周波数を離散的に調整するものである。
【０００７】
また，本出願人は，バイアス電圧によって容量値が変動する可変容量コンデンサ素子を用いることにより，配線パターンに機械的な変更を加えずに共振周波数を調整可能な共振回路を提案している（特願2011-073607参照）。
【０００８】
可変容量コンデンサ素子については，様々な開示例がある。例えば，特開２０１１−１１９４８２号公報や特開２０１０−０５５５７０号公報には，複数の誘電体層及び電極層
を積層して構成された可変容量コンデンサが開示されている。また，特開２００６−３０３３８９号公報は，電極層及び誘電体層を薄膜化した薄膜可変容量コンデンサ素子を開示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−２００７４８号公報
【特許文献２】特開２０１１−１１９４８２号公報
【特許文献３】特開２０１０−０５５５７０号公報
【特許文献４】特開２００６−３０３３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
可変容量コンデンサ素子を用いて共振周波数を調整する際には，可変容量コンデンサ素子に印可されたＤＣバイアス電圧と可変容量コンデンサ素子の静電容量との関係を示す静電容量変化特性（例えば，特許文献３の図１１（ｂ）参照）に基づいて，共振周波数の所望の変化量に対応するバイアス電圧が決定され，その決定されたバイアス電圧が印可される。バイアス電圧に対する静電容量の変化特性は，可変容量コンデンサを構成する誘電体の材料等によって異なる。共振周波数を十分に広い周波数領域にわたって調整するためには，印可されたバイアス電圧に対する静電容量の変化率が大きい誘電体材料を用いることが望まれる。
【００１１】
しかしながら，可変容量コンデンサ素子にＤＣバイアス電圧を継続して印加すると，時間の経過に伴って当該可変容量コンデンサの静電容量が次第に低下するＤＣエージングと呼ばれる現象が発生する。ＤＣエージングが発生すると，可変容量コンデンサの静電容量が，容量変化特性から定められる容量値から外れてしまい，その結果，共振周波数の調整が精度良く行えなくなる。
【００１２】
このように，ＤＣバイアス電圧の印加によって静電容量が大きく変化するとともに，ＤＣバイアス電圧を継続して印加した場合の容量値の時間変動が小さな可変容量コンデンサ素子が求められている。本発明は，その様々な実施形態によって，かかる可変容量コンデンサを提供することを目的とする。本発明のその他の課題は，本明細書及び添付図面の記載等から理解される。
【課題を解決するための手段】
【００１３】
本発明の一実施形態に係る可変容量コンデンサ素子は，支持基板と，当該支持基板上に設けられた第１電極層と，前記第１電極層と対向するように設けられた第２電極層と，前記第１電極層と前記第２電極層との間に配置された第１薄膜誘電体層と，を備える。一態様において，この第１薄膜誘電体層の主成分は，組成式Ba1-xSrxTiO3（ただし，0.5<x<0.8）で表され、かつ膜厚が200nm以下である。
【００１４】
本発明の様々な実施態様によって，ＤＣバイアス電圧の印加によって静電容量が大きく変化するとともに，ＤＣバイアス電圧を継続して印加した場合の容量値の時間変動が小さな可変容量コンデンサ素子が提供される。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る可変容量コンデンサを備える共振回路を示す回路図
【図２】本発明の一実施形態に係る可変容量コンデンサの概略図
【図３】図２に示した可変容量コンデンサのＡ−Ａ断面図
【図４】可変容量コンデンサに印加したＤＣバイアス電圧と静電容量の変化率との関係を示すグラフ
【図５】一定のＤＣバイアス電圧の印可時間と静電容量の変動率との関係を示すグラフ
【発明を実施するための形態】
【００１６】
本発明の様々な実施形態について添付図面を参照して説明する。各実施形態において，類似の構成要素には類似の参照符号を付して，詳細な説明は適宜省略する。各図面は，説明の便宜上，必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。
【００１７】
図１は，本発明の一実施形態に係る可変容量コンデンサを備える共振回路１０を示す回路図である。一実施形態における共振回路１０は，不図示のＩＣと電気的に接続され，このＩＣとともに携帯電話等の電子機器に搭載される。
【００１８】
共振回路１０は，アンテナ回路２０と周波数調整回路４０とを備え，所定の共振周波数を有する。この共振回路１０をＮＦＣに準拠したチップに組み込む場合には，共振周波数がISO 18092等で定められたＮＦＣの使用周波数である13.56MHzとなるように，アンテナ
回路２０及び周波数調整回路４０が構成される。
【００１９】
アンテナ回路２０は，接続端子１２と接続端子１４との間に互いに並列に配置されたアンテナコイル２２とコンデンサ２４とを備える。一実施形態においては，不図示のリーダ／ライタ装置から送信された13.56MHzの搬送波が，当該リーダ／ライタ装置のアンテナコイルと電磁結合したアンテナコイル２２を介して受信され，受信信号が接続端子１２及び１４から後段のＩＣ（不図示）に入力される。
【００２０】
一実施形態において，周波数調整回路４０は直列接続された２つの可変容量コンデンサ３１，３２を備える可変容量コンデンサ３０と３つのＤＣ除去用抵抗４１，４３，４５で構成される。一態様において，可変容量コンデンサ３１は，抵抗４１が直列接続された電源接続端子４２と抵抗４３が接続された接地用端子４４との間に配置され，可変容量コンデンサ３２は，抵抗４１が直列接続された電源接続端子４２と抵抗４５が直列接続された接地用端子４６との間に配置される。可変容量コンデンサ３１，３２は，電源接続端子４２と接地用端子４４ならびに接地用端子４６間に印加されるＤＣバイアス電圧に応じてその静電容量が変化するように構成される。この可変容量コンデンサ３１，３２の容量値を変化させることにより，共振回路１０の製造後であっても共振回路１０の共振周波数を調整することができる。印可されるバイアス電圧は，共振回路１０が携帯電話に搭載される場合には，通常，０Ｖ〜３Ｖの間で定められる。図１には、ＤＣ除去用抵抗４１，４３，４５が可変容量コンデンサ回路３０の外部に備えられる例を示したが，本発明はこれに限定されず，可変容量コンデンサ回路３０がＤＣ除去用抵抗４１，４３，４５を備えても良い。
【００２１】
図２及び図３に，本発明の一実施形態に係る可変容量コンデンサ素子５０の構造を概略的に示す。この可変容量コンデンサ素子５０は，図１における可変容量コンデンサ回路３０に対応する。図示の通り，可変容量コンデンサ素子５０は，支持基板５１と，支持基板５１の上に形成された第１の絶縁層５２と，この第１の絶縁層５２の上に形成された第２の絶縁層５３と，第２の絶縁層５３の上に形成された第３の絶縁層５４とを積層して構成される。第３の絶縁層５４には複数（図３では３つ）の貫通孔が形成される。第３の絶縁層５４の上面及び貫通孔内周面には，シード層５８が形成され，このシード層５８の上に，無電解めっき等により端子電極５５，５６，５７が形成される。
【００２２】
端子電極５６の下端と第２の絶縁層５２との間には，下部電極層５９（第１電極層），薄膜誘電体層６１（第１薄膜誘電体層），上部電極層６０（第２電極層）を支持基板５１側からこの順に積層して成るＭＩＭ（Metal-Insulator-Metal，金属・絶縁体・金属）構
造の容量発生部Ｃ１が設けられる。同様に，内部電極５７の下端と第２の絶縁層５２との間には，容量発生部Ｃ１と同様に下部電極層５９（第１電極層），薄膜誘電体層６１（第２薄膜誘電体層），上部電極層６０（第３電極層）を支持基板５１側からこの順に積層して成る容量発生部Ｃ２が設けられる。内部電極５５，５６，５７は，それぞれ図１の電源接続端子４２，接地用端子４４，接地用端子４６に対応する。また，容量発生部Ｃ１は，可変容量コンデンサ３１に対応し，容量発生部Ｃ２は，可変容量コンデンサ３２に対応する。
【００２３】
支持基板５１は，例えば，Siから成る支持基板である。支持基板５１は，任意の材料から形成することができ，例えば，石英，アルミナ，サファイア，ガラス等の絶縁性支持基板，又は，Si等の導電性支持基板から形成される。支持基板５１として導電性支持基板を用いる場合には，当該支持基板５１は高抵抗支持基板であることが望ましい。支持基板５１上に形成される第１の絶縁膜５２は，例えば，SiO2の熱酸化膜である。
【００２４】
第２の絶縁層５３は，例えば，Al2O3を第１の絶縁層５２の表面に成膜して構成される
。第２の絶縁層５３は，任意の絶縁材料から形成することができ，例えば，Al2O3，SiN，Ta2O5，もしくはSrTiO3を成膜して得られる単層である。第２の絶縁層５３は，これらの
単層を積層して構成することもできる。
【００２５】
第３の絶縁層５４は，例えば，ポリイミドを第２の絶縁層５３上に成膜して構成される。第３の絶縁層５４として，SiO2やSiN等任意の無機絶縁膜，又は，ポリイミド樹脂やBCB樹脂等の任意の有機絶縁膜を用いることができる。
【００２６】
シード層５８は、例えば，TaN/Ta層である。このTaN/Ta層は，例えば，スパッタリング法により，まずＴａＮを第３の絶縁層５４に被着させ、次いで、このＴａＮ層の上にＴａを被着させることにより形成される。TaNに代えて，様々な材料，例えば，TiN，TaN、TiSiN、TaSiN等の窒化物又はSrRuO3、IrO2等の酸化物を用いることができる。
【００２７】
端子電極５５，５６，５７は，Cu、Ni、Co、Cr、Ag、Au、Pd、Fe、Sn、Pt等の任意の導電性材料又はこれらの合金から成る。端子電極５５，５６，５７は，これらの金属又は合金を，例えば，電解めっき法により，シード層５８上に析出させることで構成される。
【００２８】
容量発生部Ｃ１の下部電極層５９及び上部電極層６０は，Pt，Ir，Ru等の貴金属又はSrRuO3，RuO2，IrO2等の導電性酸化物等の様々な電極材料から成る。下部電極層５９は，第１の絶縁膜５２の表面に，例えば，スパッタリング法により形成される。下部電極層５９は，第１の絶縁膜５２の表面に直接形成されてもよく，第１の絶縁膜５２の表面に形成されたTi又はTiO2の密着層の上に形成されてもよい。
【００２９】
この下部電極層５９の上面には，スパッタ法，CVD法，パルスレーザーデポジション法
等の薄膜堆積法を用いて，基板から結晶成長させることにより薄膜誘電体層６１が形成される。基板から結晶成長して得られる薄膜誘電体層６１は，バルクの結晶に比べて基板拘束の影響を受けやすいので，温度特性が改善される。したがって，薄膜誘電体層６１は，上述した以外にも，CSD法やゾルゲル法を用いて，基板から結晶成長させることにより形
成されてもよい。一実施形態において，薄膜誘電体層６１は，組成式Ba1-xSrxTiO3（ただし，0.5<x<0.8）で表されるセラミック組成物から成る。薄膜誘電体層６１は，膜厚が200nm以下、好ましくは60nm以上150nm以下となるように形成されることが望ましい。また，
薄膜誘電体層６１は，MnやNbを添加物として含むことができる。本発明者らは，Mn及びNb
の一方又は両方を添加することで信頼性がさらに向上すること確認した。また、Mnは密着性向上のために用いることができ，Nbは耐湿性向上のために用いることができる。添加量はTi比で１０at%以下であることが望ましい。
薄膜誘電体層６１の上面には，下部電極層５９と同様の材料及び製法により，上部電極層６０が形成される。このような構造を有する積層体を所定温度で焼成することにより，本発明の一実施形態に係る可変容量コンデンサ素子が得られる。
【００３０】
組成式Ba1-xSrxTiO3で表されるセラミック組成物は，BaのSrに対する含有比率に応じて，ＤＣバイアス電圧を印可した場合の静電容量の変化特性が変化する。この変化特性の例を図４に示す。図４は，図３に示す可変容量コンデンサ素子５０と同様の構成を有する試料について，印可されたＤＣバイアス電圧に対する静電容量の変化を測定した測定結果を示すグラフである。試料は，図３の可変容量コンデンサ素子５０と同様に，Siの支持基板５１の上に，厚さ100nmのＰｔの下部電極層５９，主成分が組成式Ba1-xSrxTiO3で表され
る薄膜誘電体層６１，厚さ100nmのＰｔの上部電極層６０をこの順で積層して構成した。
【００３１】
薄膜誘電体層６１は，スパッタ法により，成膜温度600℃，Ar/O2流量比1:1、成膜圧力0.1Paの条件下で，RFパワー１５０W印加させ，下部電極層５９の上に150nmの厚さまで堆積させることにより得られた。薄膜誘電体層６１は，組成式Ba1-xSrxTiO3で表される主成分がx=0, 0.2,
0.4, 0.5, 0.6, 0.8, 1.0となるものをそれぞれ準備し，これらの７種類の薄膜誘電体層
６１を備える可変容量コンデンサ素子を作製した。図４は，これらの７種類の可変容量コンデンサ素子のそれぞれについて静電容量の変化特性を測定した結果を示す。
【００３２】
図４の横軸は，下部電極層５９と上部電極層６０との間に印可されたＤＣバイアス電圧を電界強度（MV/cm）で表す。縦軸は，ＤＣバイアス電圧を印可しない場合の静電容量を
基準とした可変容量コンデンサの静電容量の変化率（本明細書において単に「容量変化率」と称されることがある。）を示し，具体的には，OSC LEVEL 100mV，10kHzにおいて，電界強度が0 MV/cm〜0.5 MV/cmの範囲でＤＣバイアス電圧を印可した際の以下の式１で表される値を静電容量の変化率として表している。
（ＤＣバイアス電圧印可時の静電容量−ＤＣバイアス電圧非印可時の静電容量）／ＤＣバイアス電圧非印可時の静電容量  ・・・  （式１）
【００３３】
図４から，作製された可変容量コンデンサの容量変化率は，x=0.2〜0.6の範囲にピークを有することが分かる。
【００３４】
続いて，上述した７種類の可変容量コンデンサ素子について，一定のＤＣバイアス電圧を２０００秒間継続して印可し，この間の静電容量の変化を測定した。図５は，上記の７種類の可変容量コンデンサに，1.0MV/cmのＤＣバイアス電圧を２０００秒間継続して印可した場合における各可変容量コンデンサの静電容量の変動を示す。図５の横軸は，バイアス電圧の印可時間を秒単位で示し，縦軸は，ＤＣバイアス電圧の印可開始時の静電容量を基準として，可変容量コンデンサの静電容量の変動率を示す。
【００３５】
図５から明らかなように，Baの含有比率が高くなるほど（誘電体層の主成分の組成式においてｘが小さくなる），所定時間ＤＣバイアス電圧を印可した場合の静電容量の変動率が大きい。
【００３６】
ＮＦＣ準拠の共振回路においては，一般に，13.56MHzの周辺の周波数領域において，700kHzの幅に亘って100kHz単位で共振周波数を調整できることが望まれる。図１に示す共振回路１０において700kHzの幅で共振周波数を調整するためには，可変容量コンデンサ３１，３２の容量が，所定の電圧のＤＣバイアス電圧を印可した場合に，大きく変動すること
が望ましい。図１に示す共振回路１０においては，多くの電子機器で利用可能な３ＶのＤＣバイアス電圧を用いる場合，可変容量コンデンサ回路３０の静電容量（可変容量コンデンサ３１と３２の合成容量）が３３％以上変化すれば，700kHzの幅にわたって共振周波数を調整することができる。図４の測定結果から，組成式Ba1-xSrxTiO3において，誘電体厚みが150nm以下で且つ0.2<x<0.8であれば，容量変化率は３３％以上になると考えられる。なお，誘電体組成をx=0.5に限れば、誘電体厚みは200nm以下でも容量変化率は３３％以上になる。
【００３７】
一方，共振周波数を100kHz単位で調整するためには，ＤＣバイアス電圧を継続して印可した場合の静電容量の変化に起因する共振周波数の変動が100kHzよりも小さくなければならない。図１に示す共振回路１０においては，可変容量コンデンサ回路３０の静電容量（可変容量コンデンサ３１と３２の合成容量）が４％以上変化すると，共振周波数が１００ｋＨｚ以上変動する。またＤＣバイアス電圧を継続して印可した場合の静電容量の変化率は電界強度が大きいほど顕著に変動する。多くの電子機器で利用可能な３ＶのＤＣバイアス電圧を用いる場合，1.0MV/cm以下の電界強度がかかる誘電体厚みは30nm以上となる。図５の測定結果から，組成式Ba1-xSrxTiO3において，0.5 <xで且つ誘電体厚みが30nm以上であれば，可変容量コンデンサ回路３０の静電容量の変動が４％よりも小さくなることが分かる。
【００３８】
したがって，可変容量コンデンサ素子５０において，容量発生部Ｃ１及びＣ２の薄膜誘電体層６１の主成分を，組成式Ba1-xSrxTiO3（ただし，0.5<x<0.8）で表されるセラミッ
ク組成物とすることで，ＤＣバイアス電圧の印加によって静電容量が大きく変化するとともにＤＣバイアス電圧を継続して印加した場合でも容量値の時間変動が小さな可変容量コンデンサ素子５０を提供することができる。この可変容量コンデンサ素子５０においては，特に，ＮＦＣ準拠の共振回路において，700kHzに亘る周波数領域において100kHz単位で共振周波数を調整できる。
【００３９】
本発明の実施形態は，以上明示的に述べた態様に限られず，様々な変更を行うことができる。例えば，可変容量コンデンサ３１，３２の接続方法は，直列接続に限らず並列接続であってもよい。可変容量コンデンサ３１，３２を並列接続とする場合には，図３に示す容量発生部Ｃ１，Ｃ２と端子電極５５〜５７の配置が，容量発生部Ｃ１，Ｃ２が並列に接続されるように変更される。また，図３においては，容量発生部Ｃ１，Ｃ２が単一のＭＩＭ構造から成る例を示したが，容量発生部Ｃ１，Ｃ２は，２つ以上のＭＩＭ構造を直列に接続することによって構成することもできる。
【符号の説明】
【００４０】
１０  共振回路
３０  可変容量コンデンサ回路
３１，３２  可変容量コンデンサ
５０  可変容量コンデンサ素子
Ｃ１，Ｃ２  容量発生部
【図１】
2014187396.tif 000003
【図２】
2014187396.tif 000004
【図３】
2014187396.tif 000005
【図４】
2014187396.tif 000006
【図５】
2014187396.tif 000007