(57)【要約】【課題】低消費電力モードにおける更なる低消費電力化を図りながら、低消費電力モード移行時又は通常動作モード移行時において対象回路の誤動作を防止できるようにした電源回路を提供する。【解決手段】低消費電力モードから通常動作モードに移行するとき、ＥＣＵ１はウェイクアップ信号WKUPBを受付ける。ラッチ回路１２がウェイクアップ信号WKUPを出力すると、まず基準電圧生成回路９の動作が有効化され、基準電圧生成回路９が基準電圧Ｖ１を生成する。基準電圧生成回路９の出力電圧が所定電圧に達した後にレギュレータ回路８にウェイクアップ信号WKUPを入力させ、レギュレータ回路８を起動する。レギュレータ回路８が起動し、その出力電圧がパワーオンリセット電圧VPORに上昇するまでの間、ＰＯＲ回路１０はパワーオンリセット信号PORBを制御ロジック回路６のリセット端子RSNに出力する。【選択図】図１
2014137729.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電圧生成回路（９）と、
前記基準電圧生成回路の生成電圧に応じて生成される電源電圧を対象回路（６）に出力するメイン電源回路（８）と、
前記基準電圧生成回路の生成電圧および前記メイン電源回路の出力電圧に応じて生成される電圧の高低に応じてパワーオンリセット信号を生成し前記対象回路に出力するパワーオンリセット回路（１０）と、を備え、
通常動作モードにおいて前記メイン電源回路は前記基準電圧生成回路の基準電圧に応じて生成されるメイン電源電圧を前記対象回路に供給し、低消費電力モードにおいて前記メイン電源回路および前記基準電圧生成回路の動作を停止する電源回路であって、
前記低消費電力モードにおいてウェイクアップイベントが受付けられると、前記基準電圧生成回路の動作を有効化し、当該基準電圧生成回路の出力電圧が低消費電力モードにおける初期値から基準電圧の通常動作時における所定電圧に達した後に前記メイン電源回路を起動する起動指示回路（Ｇ１及びＧ２、Ｇ２及び３１）を備えることを特徴とする電源回路。
【請求項２】
請求項１記載の電源回路において、
前記起動指示回路（Ｇ１及びＧ２）は、
前記メイン電源回路にウェイクアップ信号を送信することで当該メイン電源回路を起動指示する回路であり、
前記基準電圧生成回路の出力電圧が前記所定電圧に達するまで前記メイン電源回路に送信される前記ウェイクアップ信号を遮断する第１デジタルゲート回路（Ｇ１）を備えることを特徴とする電源回路。
【請求項３】
請求項１記載の電源回路において、
前記起動指示回路（Ｇ２及び３１）は、
前記メイン電源回路がメイン電源電圧の生成元とする前記基準電圧生成回路の生成電圧の出力を遅延させる遅延回路（３１）を備えることを特徴とする電源回路。
【請求項４】
請求項１から３の何れか一項に記載の電源回路において、
通常動作モードから低消費電力モードに移行されるとき、前記パワーオンリセット回路（１０）が動作不定となる電圧に達する前、または、当該電圧にマージンを加味した電圧に達する前にリセット信号を前記パワーオンリセット回路（１０）の代わりに前記対象回路に出力する代替リセット回路（１１，１１ａ〜１１ｃ）を備え、
通常動作モードにおいて低消費電力モードに移行されると前記メイン電源回路の動作を停止させ、前記代替リセット回路がリセット信号を出力するタイミングにおいて前記基準電圧生成回路の動作を停止させる停止指示回路（Ｇ１及びＧ２）をさらに備えることを特徴とする電源回路。
【請求項５】
請求項４記載の電源回路において、
前記代替リセット回路（１１，１１ａ〜１１ｃ）は、トランジスタを備えて構成され、前記メイン電源回路の出力電圧が前記トランジスタの閾値電圧の１又は２倍の電圧未満となるときにパワーオンリセット信号を前記対象回路に出力することを特徴とする電源回路。
【請求項６】
請求項４または５記載の電源回路において、
前記停止指示回路（Ｇ１及びＧ２）は、前記基準電圧生成回路にスタンバイ信号を送信することで当該基準電圧生成回路を停止指示する回路であり、
前記代替リセット回路（１１，１１ａ〜１１ｃ）がリセット信号を出力するタイミングまで、前記基準電圧生成回路に送信される前記スタンバイ信号を遮断する第２デジタルゲート回路（Ｇ２）を備えることを特徴とする電源回路。
【請求項７】
請求項４から６の何れか一項に記載の電源回路において、
前記代替リセット回路（１１ａ）は、
ダイオード接続された第１ＮＭＯＳトランジスタ（Ｍｎ５）と、
前記メイン電源回路の出力端子と前記第１ＮＭＯＳトランジスタのドレインとの間に接続される第１抵抗（Ｒ１３）と、
ゲートが前記第１抵抗および前記第１ＮＭＯＳトランジスタの共通接続ノードに接続される第１ＰＭＯＳトランジスタ（Ｍｐ２）と、
前記第１ＰＭＯＳトランジスタのドレインソースと直列接続され、グランドにプルダウンされた第２抵抗（Ｒ１４）と、を備え、
前記第１ＰＭＯＳトランジスタと第２抵抗との間の共通接続ノードを判定結果の出力とすることを特徴とする電源回路。
【請求項８】
請求項４から６の何れか一項に記載の電源回路において、
前記代替リセット回路（１１ｂ）は、
前記メイン電源回路の出力端子とグランドとの間にゲートソース間が接続される第２ＮＭＯＳトランジスタ（Ｍｎ６）と、
前記第２ＮＭＯＳトランジスタの通電電流を入力電流とする第１カレントミラー回路（Ｍ１）と、
前記第１カレントミラー回路の出力電流を通電する第３抵抗（Ｒ１６）と、を備え、
前記第３抵抗と前記第１カレントミラー回路の共通接続点を判定結果の出力とすることを特徴とする電源回路。
【請求項９】
請求項４から６の何れか一項に記載の電源回路において、
前記代替リセット回路（１１ｃ）は、
前記メイン電源回路の出力端子とグランドとの間に接続される２以上の電圧出力を備える分圧抵抗（Ｒ１７〜Ｒ１９）と、
前記分圧抵抗の第１電圧出力をゲートに入力する第３ＮＭＯＳトランジスタ（Ｍｎ７）と、
前記分圧抵抗の第２電圧出力をゲートに入力する第２ＰＭＯＳトランジスタ（Ｍｐ５）と、
前記第３ＮＭＯＳトランジスタと前記第２ＰＭＯＳトランジスタの通電電流を入力電流とする第２カレントミラー回路（Ｍ２）と、
前記第２カレントミラー回路の出力電流を通電する第４抵抗（Ｒ２１）と、を備え、
前記第４抵抗と前記第２カレントミラー回路の共通接続点を判定結果の出力とすることを特徴とする電源回路。
【請求項１０】
請求項１から３の何れか一項に記載の電源回路において、
通常動作モードから低消費電力モードに移行されるとき、前記パワーオンリセット回路が動作不定となる電圧に達する前、または、当該電圧にマージンを加味した電圧に達する前にリセット信号をパワーオンリセット回路（１０）の代わりに前記対象回路に出力する代替リセット回路（１１，１１ａ〜１１ｃ）を備え、
前記基準電圧生成回路は、通常動作モードにおいて前記メイン電源回路の出力電圧が低下したとき、前記代替リセット回路がリセット信号を出力しない間、通常時の基準電圧を出力し続けることを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力モードおよび通常動作モードを備えた電源回路に関する。
【背景技術】
【０００２】
電源回路は、起動直後などにロジック回路等の動作が不安定とならないようにパワーオンリセット回路（以下、ＰＯＲ回路）を付加しているものがある。ＰＯＲ回路は、電源回路の出力電圧が安定する前に対象回路にリセット信号を出力し、電源電圧が安定した後にリセット信号を解除する。
【０００３】
他方、電源回路は、ロジック回路等を常時動作させると電力消費が大きいため、低消費電力モードを設け、必要なときにロジック回路を動作させると共に、不要なときには当該回路の一部の供給電力を断電するように構成している（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３０３５７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、特許文献１記載の技術によれば、ＲＡＭの供給電源を常時供給しており、この内部のＣＰＵに供給する電源を遮断している。しかしながら、特許文献１記載の回路構成では、ＢＧＲ回路に常時通電しているため暗電流が大きくなってしまい、低消費電力化の観点では改善度が低い。
【０００６】
また、外付けキャパシタなど大容量のキャパシタが付加されていると、外部電源回路は放電に時間がかかる。例えば回路構成上においてＢＧＲ回路の出力電圧が外部電源回路の電圧出力より先に低下してしまうと、このＢＧＲ回路を基準電圧としたＰＯＲ回路が正常に動作しない虞がある。すると、メイン電源回路の出力電圧が、対象回路の動作保証下限電圧より低下したときに誤動作してしまう。
【０００７】
本発明の目的は、低消費電力モードにおける更なる低消費電力化を図りながら、低消費電力モード移行時又は通常動作モード移行時において対象回路の誤動作を防止できるようにしたパワーオンリセット機能付き電源回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の発明によれば、低消費電力モードではメイン電源回路および基準電圧生成回路は動作を停止する。ここで、ウェイクアップイベントが受け付けられると、起動指示回路は基準電圧生成回路の動作を有効化する。すると、基準電圧生成回路は出力電圧を徐々に上昇させ、その出力電圧が、低消費電力モードの初期値から基準電圧の通常動作時における所定電圧に達した後、起動指示回路はメイン電源回路を起動する。
【０００９】
パワーオンリセット回路は、基準電圧生成回路の生成電圧およびメイン電源回路の出力電圧に応じて生成される電圧の高低に応じてパワーオンリセット信号を生成し対象回路に出力するため、基準電圧生成回路の生成電圧が所定電圧に達した後にメイン電源回路が起動されると、このメイン電源回路の出力電圧が通常のメイン電源電圧に近づくまでパワーオンリセット信号が対象回路に出力されることになる。
【００１０】
これにより、対象回路が動作不定となる間、パワーオンリセット信号が与えられることになり、当該対象回路の誤動作を防止できる。また、低消費電力モードにおいてメイン電源回路および基準電圧生成回路の動作を停止しているため、低消費電力化を図ることができる。
【００１１】
また、請求項４記載の発明によれば、通常動作モードにおいてメイン電源回路は基準電圧生成回路の基準電圧に応じて生成されるメイン電源電圧を対象回路に供給している。ここで、通常動作モードから低消費電力モードに移行されると、停止指示回路は、メイン電源回路の動作を停止させる。パワーオンリセット回路は基準電圧生成回路の生成電圧およびメイン電源回路の出力電圧に応じて生成される電圧の高低に応じてパワーオンリセット信号を生成し対象回路に出力するため、メイン電源回路の出力電圧がメイン電源電圧から初期値に近づいたときにパワーオンリセット信号が対象回路に出力されることになる。
【００１２】
この後、代替リセット回路は、パワーオンリセット回路が動作不定となる電圧に達する前、または、当該電圧にマージンを加味した電圧に達する前にリセット信号をパワーオンリセット回路の代わりに対象回路に出力する。これにより、パワーオンリセット回路が動作不定になったとしても、代替リセット回路が対象回路にリセット信号を出力しているため、対象回路をリセットし続けることができる。そして、代替リセット回路が対象回路にリセット信号を出力するタイミングにおいて停止指示回路は基準電圧生成回路の動作を停止させる。すなわち、パワーオンリセット回路が動作不定となったとしても、リセット信号は対象回路に出力され続けることになる。これにより、対象回路の誤動作を防止できる。また、低消費電力モードにおいてメイン電源回路および基準電圧生成回路の動作を停止しているため、低消費電力化を図ることができる。
【００１３】
また、請求項１０記載の発明によれば、基準電圧生成回路は、通常動作モードにおいてメイン電源回路の出力電圧が低下したとき、代替リセット回路がリセット信号を出力しない間、通常時の基準電圧を出力し続ける。このため、メイン電源回路の出力電圧が低下したときであっても、リセット信号は対象回路に正常出力され対象回路はリセットされ続ける。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態について電気的構成を概略的に示す回路ブロック図
【図２】レギュレータ回路の具体例を示す電気的構成図
【図３】基準電圧生成回路の具体例を示す電気的構成図
【図４】パワーオンリセット回路の具体例を示す電気的構成図
【図５】Ｖｔパワーオンリセット回路の具体例を示す電気的構成図（その１）
【図６】Ｖｔパワーオンリセット回路の具体例を示す電気的構成図（その２）
【図７】Ｖｔパワーオンリセット回路の具体例を示す電気的構成図（その３）
【図８】各ノードの信号の時間的変化を概略的に示すタイミングチャート
【図９】対策前の回路例を示す電気的構成図
【図１０】図９の回路例を適用した場合の各ノードの信号の時間的変化を概略的に示すタイミングチャート
【図１１】本発明の第２実施形態について電気的構成を概略的に示す回路ブロック図
【図１２】本発明の第３実施形態について、図９に示す回路を適用した場合の瞬間断電時の動作を概略的に示すタイミングチャート（その１）
【図１３】図１に示す回路を適用した場合の瞬間断電時の動作を概略的に示すタイミングチャート（その１）
【図１４】図９に示す回路を適用した場合の瞬間断電時の動作を概略的に示すタイミングチャート（その２）
【図１５】図１に示す回路を適用した場合の瞬間断電時の動作を概略的に示すタイミングチャート（その２）
【発明を実施するための形態】
【００１５】
以下では幾つかの実施形態を説明する。各実施形態間における構成要素が同一又は類似部分については同一又は類似符号を付して説明を必要に応じて省略し、各実施形態の特徴部分を中心に説明する。
【００１６】
（第１実施形態）
以下、車両用モータの制御ロジック回路に電源供給するための電源回路に適用した本発明の第１実施形態について図１〜図１０を参照しながら説明する。
【００１７】
本実施形態が対象とする車両用のＥＣＵ（Electronic Control Unit）１は半導体集積回路装置Ａを搭載するもので、この半導体集積回路装置Ａは指令信号を出力するマイコンチップ２と、電源回路および各種回路を内蔵した制御用チップ３とを内蔵している。
【００１８】
マイコンチップ２はＭＣＵ（Micro Controller Unit）４を主体として備える。またマイコンチップ２内には、レギュレータ回路、基準電圧生成回路、レベルシフト回路、パワーオンリセット回路（何れも図示せず）、Ｉ／Ｏ５などが構成される。マイコンチップ２はスタンバイ信号を指令信号として制御用チップ３に送信すると、制御用チップ３はその電力消費モードを通常動作モードから低消費電力モードとする。この詳細は後述する。
【００１９】
制御用チップ３内には、モータ制御用の制御ロジック回路６が構成され、その他、常時電源回路７、例えば直流５Ｖ出力のレギュレータ回路（メイン電源回路相当）８、基準電圧生成回路９、パワーオンリセット回路（以下、ＰＯＲ回路）１０、Ｖｔパワーオンリセット回路（以下、ＶｔＰＯＲ回路）１１、ラッチ回路１２など、電源制御系の回路が構成されている。
【００２０】
常時電源回路７は、バッテリ電源＋Ｂについて逆流防止ダイオードＤ１を通じ端子IBを通じて電源IGINとして入力し、この電源IGINに応じてスタンバイ電源電圧CVCC_STBを生成し、低消費電力モードでも通常動作モードでも動作する回路（例えば、ラッチ回路１２、スタンバイパワーオンリセット回路１３、各種ゲート回路Ｇ１〜Ｇ７、等）にスタンバイ電源電圧CVCC_STBを供給する。
【００２１】
レギュレータ回路８は、バッテリ電源＋ＢについてダイオードＤ１を通じて入力し、通常例えば直流５Ｖのメイン電源電圧CVCCを生成するもので、基準電圧生成回路９により生成される基準電圧Ｖ１に応じて通常動作モードにおいて動作する回路（例えば、マイコンチップ２内の回路４及び５、制御ロジック回路（対象回路相当）６、ＰＯＲ回路１０、ＶｔＰＯＲ回路１１など）に電圧安定性の高いメイン電源電圧CVCCを供給する。
【００２２】
図２にレギュレータ回路８の具体例を示すように、レギュレータ回路８は、電流源１４、オペアンプ１５、抵抗Ｒ１〜Ｒ３、ＮＭＯＳトランジスタＭｎ１、および、ＰＭＯＳトランジスタＭｐ１を図示形態に接続した安定化電源回路であり、電源IGINを入力し基準電圧生成回路９の基準電圧Ｖ１の変化に応じてメイン電源電圧CVCCを変動出力する。
【００２３】
また、レギュレータ回路８は、電源IGINの電源供給経路にＮＭＯＳトランジスタＭｎ１を接続して構成され、ＮＭＯＳトランジスタＭｎ１のゲートにウェイクアップ／スタンバイ信号WKUP/STBBを入力することにより、メイン電源電圧CVCCの出力のオン／オフ（有効／無効）を切換可能になっている。すなわち、ウェイクアップ信号WKUPがＮＭＯＳトランジスタＭｎ１のゲートに与えられると、ＮＭＯＳトランジスタＭｎ１がオンし、オペアンプ１５の電源が電流源１４を通じて供給される。
【００２４】
スタンバイ信号STBBがＮＭＯＳトランジスタＭｎ１のゲートに与えられると、ＮＭＯＳトランジスタＭｎ１がオフし、オペアンプ１５に対する電流源１４による電源供給経路が断たれることになり、ＰＭＯＳトランジスタＭｐ１がオフし、メイン電源電圧CVCCの出力を停止する。
【００２５】
図３に具体例を示す基準電圧生成回路９は、電源IGINを入力して基準電圧Ｖ１を出力する回路であり、所謂バンドギャップ基準電圧回路を主として構成される。この基準電圧生成回路９は、定電流発生回路１６と、定電圧発生回路１７と、基準電圧発生回路１８とを組み合わせて構成される。
【００２６】
定電流発生回路１６は、例えば抵抗Ｒ４〜Ｒ７、ＰＮＰトランジスタＴｐ１〜Ｔｐ４、ＮＰＮトランジスタＴｎ１〜Ｔｎ２、ＮＭＯＳトランジスタＭｎ２、を図示形態で組み合わせて構成され、ＮＰＮトランジスタＴｎ２のベースエミッタ電圧を基準とした電流源１９を初段に構成すると共に、その後段にカレントミラー回路２０を接続して所定電流を出力する。
【００２７】
電流源１９は、抵抗Ｒ４、トランジスタＴｐ１，Ｔｎ１，Ｔｎ２，抵抗Ｒ５、及びトランジスタＭｎ２を備えて構成される。カレントミラー回路２０は、入力側にトランジスタＴｐ１を接続すると共に、出力側にトランジスタＴｐ３およびＴｐ４を接続して構成される。
【００２８】
定電流発生回路１６は、初段の電流源１９による電流の生成をオンオフスイッチングするＮＭＯＳトランジスタＭｎ２を電源IGINの供給経路に接続して構成され、ＮＭＯＳトランジスタＭｎ２のゲートにウェイクアップ／スタンバイ信号WKUP/STBBを入力することにより、定電流出力のオン／オフ（有効／無効）を切換可能になっている。定電流発生回路１６は、カレントミラー回路２０の出力電流を定電圧発生回路１７及び基準電圧発生回路１８に出力する。
【００２９】
定電圧発生回路１７は、例えばＮＰＮトランジスタＴｎ３，Ｔｎ４と、例えばツェナー電圧Ｖｚ＝５ＶのツェナーダイオードＤｚとを組み合わせて構成されている。この定電圧発生回路１７は、定電流発生回路１６の定電流を入力しツェナーダイオードＤｚに応じた定電圧を生成し、基準電圧発生回路１８に出力する。なお、定電流発生回路１６がウェイクアップ／スタンバイ信号WKUP/STBBの印加に応じて動作のオン／オフが切換えられると、定電圧発生回路１７による定電圧出力のオン／オフも同時に切換えられる。
【００３０】
基準電圧発生回路１８は、ＮＰＮ，ＰＮＰトランジスタＴｎ５〜Ｔｎ６，Ｔｐ５〜Ｔｐ８を組み合わせた複数のカレントミラー回路２１，２２と、オペアンプ２３，抵抗Ｒ８〜Ｒ１０，ＮＰＮトランジスタＴｎ７〜Ｔｎ９，並びにＮＭＯＳトランジスタＭｎ３を図示接続したバンドギャップ基準電圧回路２４とを備える。
【００３１】
定電圧発生回路１７の出力ノードＮｏとグランドとの間には、トランジスタＴｎ９と抵抗Ｒ８とダイオード接続されたＮＰＮトランジスタＴｎ７とが接続されている。そして、オペアンプ２３の非反転入力端子には抵抗Ｒ８とトランジスタＴｎ７のコレクタとの共通接続ノードが接続されている。基準電圧Ｖ１の出力ノードＮＶ１はトランジスタＴｎ９のエミッタと抵抗Ｒ８との共通接続点に設定されている。
【００３２】
また、この出力ノードＮＶ１とグランドとの間には抵抗Ｒ９とトランジスタＴｎ８のコレクタエミッタ間と抵抗Ｒ１０とが直列接続されている。そして、オペアンプ２３の反転入力端子には抵抗Ｒ９とトランジスタＴｎ８のコレクタとの共通接続ノードが接続されている。このバンドギャップ基準電圧回路２４は、オペアンプ２３の出力にＮＭＯＳトランジスタＭｎ３のゲートを接続して構成され、このＮＭＯＳトランジスタＭｎ３の出力をトランジスタＴｎ９にフィードバックし、出力ノードＮＶ１から基準電圧Ｖ１を安定化出力する。
【００３３】
このバンドギャップ基準電圧回路２４の出力側には、このＮＭＯＳトランジスタＭｎ３の出力電流をミラーするＮＭＯＳトランジスタＭｎ４が接続されている。また、このＮＭＯＳトランジスタＭｎ４のドレインソース間にはコンデンサＣ１が接続されている。
【００３４】
図１に示すＰＯＲ回路１０は、主に低消費電力モードから通常動作モードに起動する間、通常動作モードから低消費電力モードに移行する間の一部、に制御ロジック回路６の動作不定を防ぐため、パワーオンリセット信号PORB（ロウアクティブ）を制御ロジック回路６に出力する。
【００３５】
図４にＰＯＲ回路１０の具体例を示すように、ＰＯＲ回路１０は、電流源２５、コンパレータ２６、分圧抵抗Ｒ１１及びＲ１２を組み合わせて構成され、基準電圧生成回路９により生成される基準電圧Ｖ１をコンパレータ２６の反転入力端子に入力すると共に、メイン電源電圧CVCCの分圧抵抗Ｒ１１及びＲ１２による分圧電圧を非反転入力端子に入力し、当該電圧の比較結果を出力する。したがって、メイン電源電圧CVCCが基準電圧Ｖ１の所定比に対応したＰＯＲ電圧VPORより低下すると、パワーオンリセット信号PORBをＡＮＤゲートＧ７（図１参照）を通じて制御ロジック回路６に出力する。
【００３６】
また、ＶｔＰＯＲ回路１１は、主にＰＯＲ回路１０が動作不定となる電源電圧で動作中に、リセット信号を代わりに制御ロジック回路６に出力することで当該制御ロジック回路６の動作不定を防ぐために設けられている。このＶｔＰＯＲ回路１１はリセット信号POR2B（ロウアクティブ）についてＡＮＤゲートＧ７を通じて制御ロジック回路６に出力可能になっている。
【００３７】
図５〜図７にＶｔＰＯＲ回路１１の具体例について符号１１ａ〜１１ｃをそれぞれ付して示す。図５に示すＶｔＰＯＲ回路１１ａは、メイン電源電圧CVCCの出力ノードＮａとグランドとの間に抵抗Ｒ１３とダイオード接続されたＮＭＯＳトランジスタＭｎ５とが接続されており、これらの抵抗Ｒ１３とＮＭＯＳトランジスタＭｎ５のドレインとの共通接続ノードにＰＭＯＳトランジスタＭｐ２のゲートが接続されている。また、メイン電源電圧CVCCの出力ノードＮａとグランドとの間には、ＰＭＯＳトランジスタＭｐ２のソースドレイン間と抵抗Ｒ１４とが直列接続されており、この共通接続ノードの信号をリセット信号POR2Bとして出力する。
【００３８】
すなわち、レギュレータ回路８がメイン電源電圧CVCCを５Ｖ程度で通常供給している間、ＮＭＯＳトランジスタＭｎ５はオンし、電流が抵抗Ｒ１３に流れるため、ＰＭＯＳトランジスタＭｐ２のゲートソース間電圧も閾値電圧Ｖtpを超えることになり、当該ＰＭＯＳトランジスタはオンする。そして、ＶｔＰＯＲ回路１１は、メイン電源電圧CVCCと同程度の電圧レベルを出力する。すなわち、レギュレータ回路８がメイン電源電圧CVCCを５Ｖ程度のレベルで出力していれば、「Ｈ」レベルと見做せる電圧を出力できる。
【００３９】
レギュレータ回路８の出力電圧が低下すると、当該出力電圧がトランジスタＭｎ５の閾値電圧Ｖtn以上であるときにはＮＭＯＳトランジスタＭｎ５はオンするものの、抵抗Ｒ１３の通電電流が少なくなる。このため、ＰＭＯＳトランジスタＭｐ２のゲートソース間電圧が低下するが、この電圧がＰＭＯＳトランジスタＭｐ２の閾値電圧Ｖtp未満になると当該ＰＭＯＳトランジスタＭｐ２はオフする。ＰＭＯＳトランジスタＭｐ２がオフすると、当該ＰＭＯＳトランジスタＭｐ２のドレインソース間電流が極小になるため、ほぼ０Ｖ（「Ｌ」レベル）を出力する。
【００４０】
したがって、図５に示すＶｔＰＯＲ回路１１ａは、レギュレータ回路８の出力電圧がＰＭＯＳトランジスタＭｐ２の閾値電圧ＶtpとＮＭＯＳトランジスタＭｎ５の閾値電圧Ｖtnとを加算した加算電圧Ｖtp＋Ｖtn未満となったときに「Ｌ」レベルを出力する。
【００４１】
図６に示すＶｔＰＯＲ回路１１ｂは、メイン電源電圧CVCCの出力ノードＮａとグランドとの間に、ＰＭＯＳトランジスタＭｐ３のソースドレイン間、抵抗Ｒ１５、ＮＭＯＳトランジスタＭｎ６のドレインソース間が直列接続されており、ＰＭＯＳトランジスタＭｐ３のゲートドレイン間が互いに共通接続されている。
【００４２】
また、ＮＭＯＳトランジスタＭｎ６のゲートはレギュレータ回路８の出力電圧の出力ノードＮａに接続されている。２つのＰＭＯＳトランジスタＭｐ３及びＭｐ４のゲートは共通接続されており、出力ノードＮａとグランドとの間にはＰＭＯＳトランジスタＭｐ４のソースドレイン間と抵抗Ｒ１６とが直列接続されている。ＰＭＯＳトランジスタＭｐ３及びＭｐ４はカレントミラー回路Ｍ１を構成し、ＰＭＯＳトランジスタＭｐ４と抵抗Ｒ１６との共通接続ノードの電圧をリセット信号POR2Bとして出力する。
【００４３】
すなわち、レギュレータ回路８がメイン電源電圧CVCCを通常５Ｖ程度で出力するときには、ＮＭＯＳトランジスタＭｎ６、ＰＭＯＳトランジスタＭｐ３は共にオンし、これらの通電経路に接続される抵抗Ｒ１５の通電電流をミラーした電流を抵抗Ｒ１６に流すことができる。すると、抵抗Ｒ１６の端子電圧は上昇し、メイン電源電圧CVCCと同程度の電圧レベルを出力する。すなわち、レギュレータ回路８がメイン電源電圧CVCCを通常５Ｖ出力すれば、ＶｔＰＯＲ回路１１ｂは「Ｈ」レベルと見做せる電圧を出力することになる。
【００４４】
すなわち、このＶｔＰＯＲ回路１１ｂは、レギュレータ回路８の出力電圧が低下し、閾値電圧Ｖtn，Ｖtpのうち何れか高い方の閾値電圧より低下すると、最終出力のＰＭＯＳトランジスタＭｐ４がオフすることで、ほぼ０Ｖ（「Ｌ」レベル）を出力する。
【００４５】
例えば、ＮＭＯＳトランジスタＭｎ６の閾値電圧Ｖtnが０．８［Ｖ］、ＰＭＯＳトランジスタＭｐ３，Ｍｐ４の閾値電圧Ｖtpが１．５［Ｖ］であったときに、レギュレータ回路８の出力電圧が１．５［Ｖ］以上であれば、ＶｔＰＯＲ回路１１ｂは、レギュレータ回路８の出力電圧と同等レベルの電圧を出力するが、レギュレータ回路８の出力電圧が１．５Ｖ未満になるとＰＭＯＳトランジスタＭｐ３がオフするため、ＶｔＰＯＲ回路１１ｂの出力は「Ｌ」レベルになる。
【００４６】
逆に、ＮＭＯＳトランジスタＭｎ６の閾値電圧Ｖtnが１．５［Ｖ］、ＰＭＯＳトランジスタＭｐ４の閾値電圧Ｖtpが０．８［Ｖ］であったときに、レギュレータ回路８の出力電圧が１．５［Ｖ］より低下すると、ＮＭＯＳトランジスタＭｎ６がオフするため、ＶｔＰＯＲ回路１１ｂはほぼ０［Ｖ］（「Ｌ」レベル）を出力する。
【００４７】
図７に示すＶｔＰＯＲ回路１１ｃは、レギュレータ回路８の出力ノードＮａとグランドとの間に３以上の複数の分圧抵抗Ｒ１７〜Ｒ１９が直列接続されている。また、出力ノードＮａとグランドとの間には、ＰＭＯＳトランジスタＭｐ５のソースドレイン間、ダイオード接続されたＰＭＯＳトランジスタＭｐ６、抵抗Ｒ２０、ＮＭＯＳトランジスタＭｎ７のドレインソース間、が接続されている。
【００４８】
また、２つのＰＭＯＳトランジスタＭｐ５及びＭｐ６の共通接続ノードＮｂとグランドとの間には、ＰＭＯＳトランジスタＭｐ７のソースドレイン間及び抵抗Ｒ２１が直列接続されている。そして、ＶｔＰＯＲ回路１１ｃは、これらのトランジスタＭｐ７と抵抗Ｒ２１との共通接続ノードの電圧をリセット信号POR2Bとして出力する。ＰＭＯＳトランジスタＭｐ６及びＭｐ７はカレントミラー回路Ｍ２を構成する。
【００４９】
これらの分圧抵抗Ｒ１７〜Ｒ１９の高圧側の分圧ノードＮａ１は、ＮＭＯＳトランジスタＭｎ７のゲートに接続され、分圧抵抗Ｒ１７〜Ｒ１９の低圧側の分圧ノードＮａ２はＰＭＯＳトランジスタＭｐ５のゲートに接続されている。
【００５０】
したがって、分圧抵抗Ｒ１７〜Ｒ１９の分圧比に応じたマージンを見込んで、それぞれ、ＰＭＯＳトランジスタＭｐ５およびＮＭＯＳトランジスタＭｎ７の閾値電圧（αVtp，βVtn：但しα＞１、β＞１）を設定でき、レギュレータ回路８の出力電圧がこれらの閾値電圧の何れか高い電圧よりも低くなったときに、ほぼ０Ｖ（「Ｌ」レベル）となるリセット信号POR2Bを出力する回路となっている。図１に示すＶｔＰＯＲ回路１１は、これらの図５〜図７に示すＶｔＰＯＲ回路１１ａ〜１１ｃのうち何れの回路を適用しても良い。
【００５１】
さて、図１に示すように、制御ロジック回路６は、例えばモータ制御機能が内部に構成されているが、レギュレータ回路８から通常５Ｖのメイン電源電圧CVCCが供給されることにより動作する。この制御ロジック回路６は、リセット端子RSNを備えており、マイコンチップ２のＭＣＵ４、ＰＯＲ回路１０、ＶｔＰＯＲ回路１１からそれぞれリセット信号RSTB，PORB，POR2BについてＡＮＤゲートＧ７を通じて入力する。なお、マイコンチップ２のリセット出力は抵抗Ｒ２２によりプルダウンされている。
【００５２】
本実施形態では電源供給系の回路に特徴を備えるため、制御ロジック回路６の内部詳細説明は省略するが、マイコンチップ２のスタンバイエントリー信号STB_ENTを入力すると、Ｄフリップフロップ（レジスタ）２７、レベルシフト回路２８を通じて出力する。
【００５３】
ＥＣＵ１は、ダイオードＤ１を通じてバッテリ電圧＋Ｂを端子ＩＢを通じて入力する。また、ＥＣＵ１の入力端子ＩＮ１はダイオードＤ２およびＤ１並びに抵抗Ｒ２３を通じてバッテリ電圧＋Ｂにプルアップされており、他のＥＣＵ（図示せず）から入力端子ＩＮ１を通じてバッテリレベルで動作するウェイクアップ信号WKUPBをロウアクティブで受信することに応じて、制御用チップ３はその電力消費モードを低消費電力モードから通常動作モードに起動する。
【００５４】
制御ロジック回路６が出力するスタンバイエントリー信号STB_ENTは、各種ゲート回路（遅延ゲート含む）Ｇ６を通じてラッチ回路１２に入力される。ラッチ回路１２は、スタンバイエントリー信号STB_ENTが与えられると、スタンバイ信号STBB（ロウアクティブ）をＱ端子から出力する。
【００５５】
また、ラッチ回路１２はリセット端子RSTを備えている。リセット端子RSTには、外部のＥＣＵからウェイクアップ信号WKUPB、スタンバイパワーオンリセット回路１３のパワーオンリセット信号VtPORSTB、各種の異常信号（例えば過電圧検出信号）が各種ゲート（遅延ゲート含む）Ｇ３〜Ｇ５を通じて入力されるようになっている。
【００５６】
外部のＥＣＵからウェイクアップ信号WKUPBをバッテリ電圧レベルで入力すると、レベルシフト回路２９を通じて動作電圧レベルを調整し、ＡＮＤゲートＧ４及びＧ５を通じてラッチ回路１２のリセット端子RSTに与えられる。すると、ラッチ回路１２はウェイクアップ信号WKUP（ハイアクティブ）をＱ端子から出力する。
【００５７】
ラッチ回路１２のＱ出力は、ＯＲゲートＧ２を通じて基準電圧生成回路９のウェイクアップ／スタンバイ端子WKUP/STBに与えられている。またラッチ回路１２のＱ出力はＡＮＤゲートＧ１を通じてレギュレータ回路８のウェイクアップ／スタンバイ端子WKUP/STBに与えられている。
【００５８】
基準電圧生成回路９の出力側のＮＭＯＳトランジスタＭｎ４のドレイン出力およびコンデンサＣ１の端子電圧出力は、抵抗Ｒ２４によりスタンバイ電源電圧CVCC_STBにプルアップされた状態でＡＮＤゲートＧ１の否定入力に与えられる。
【００５９】
これにより、半導体集積回路装置Ａが低消費電力モードから通常動作モードに移行する起動時において、基準電圧生成回路９の出力電圧Ｖ１が通常動作時における予め定められた所定電圧Ｖ１ｏに上昇するまで、レギュレータ回路８に与えられるウェイクアップ信号WKUPをＡＮＤゲート（有効化回路：デジタルゲート回路）Ｇ１により遮断している。この詳細な作用は後述する。
【００６０】
他方、ＶｔＰＯＲ回路１１の出力POR2Bは、ＮＭＯＳトランジスタＭｎ８のゲートに印加され、このトランジスタＭｎ８のドレイン出力は抵抗Ｒ２５によりスタンバイ電源電圧CVCC_STBにプルアップされた状態でＯＲゲートＧ２の否定入力に与えられている。
【００６１】
これにより、半導体集積回路装置Ａが通常動作モードから低消費電力モードに移行するときに、レギュレータ回路８の出力電圧が、ＶｔＰＯＲ回路１１のＶｔパワーオンリセット（ＶｔＰＯＲ）電圧に達するまで、基準電圧生成回路９に与えられるスタンバイ信号STBをＯＲゲートＧ２（無効化回路：デジタルゲート回路）により遮断する。ここで、ＶｔＰＯＲ電圧は、ＰＯＲ回路１０が通常動作可能となるレギュレータ回路８の出力電圧の下限電圧又はそのマージンを加味（加算）した電圧であり、前述したＶｔＰＯＲ回路１１ａ〜１１ｃに回路例を示したように、トランジスタの１又は２の閾値電圧程度の電圧に設定される。この詳細な作用は後述する。
【００６２】
ＶｔＰＯＲ回路１１の出力POR2Bは、ＡＮＤゲートＧ７を通じて制御ロジック回路６に与えられているが、これは、レギュレータ回路８の出力電圧がＰＯＲ回路１０の動作不定となる電源電圧に低下する前に、ＰＯＲ回路１０の代わりにＶｔＰＯＲ回路１１がリセット信号POR2Bを制御ロジック回路６に出力するためである。
【００６３】
前述構成の作用について説明する。まず、通常動作モードの動作状態を説明する。常時電源回路７は、モードの状態（通常動作モード、低消費電力モード）に関わらず、ラッチ回路１２、スタンバイパワーオンリセット回路１３、各種ゲートＧ１〜Ｇ７にスタンバイ電源電圧CVCC_STBを与える。
【００６４】
通常動作モードでは、ラッチ回路１２は「Ｌ」レベルをＱ出力するため、ＡＮＤゲートＧ１及びＯＲゲートＧ２の入力には「Ｈ」レベルが与えられる。この出力の「Ｈ」レベルはＯＲゲートＧ２を通じて基準電圧生成回路９のウェイクアップ／スタンバイ端子WKUP/STBに与えられる。このため、図３に示す基準電圧生成回路９内のＮＭＯＳトランジスタＭｎ２はオンし、定電流発生回路１６、定電圧発生回路１７、基準電圧発生回路１８は共に通常動作し、基準電圧Ｖ１を出力する。
【００６５】
このとき、基準電圧発生回路１８内のオペアンプ２３は出力ＮＭＯＳトランジスタＭｎ３をドライブするため、このＮＭＯＳトランジスタＭｎ３のドレイン出力電流に比例した電流がＮＭＯＳトランジスタＭｎ４のドレインソースに流れる。すると、プルアップされているコンデンサＣ１の端子に蓄積された電荷が放電される。
【００６６】
コンデンサＣ１が放電すると、ＡＮＤゲートＧ１の否定入力は「Ｌ」レベルになり、ＡＮＤゲートＧ１は、ラッチ回路１２のＱ出力の「Ｈ」レベルをウェイクアップ信号WKUPとして、レギュレータ回路８のウェイクアップ／スタンバイ端子WKUP/STBに通過する。レギュレータ回路８は起動を開始し、レギュレータ回路８は基準電圧生成回路９の出力電圧Ｖ１に応じた電圧を出力する。通常動作モードでは、レギュレータ回路８は、通常、マイコンチップ２、制御ロジック回路６、ＰＯＲ回路１０及びＶｔＰＯＲ回路１１にメイン電源電圧CVCC（＝５Ｖ）を出力する。
【００６７】
図４に示すＰＯＲ回路１０は、レギュレータ回路８の出力電圧（メイン電源電圧CVCC）を分圧抵抗に応じて分圧した電圧をＰＯＲ電圧VPORとし、このＰＯＲ電圧VPORを基準電圧生成回路９の出力電圧Ｖ１と比較した結果を出力する。また、ＶｔＰＯＲ回路１１は、前述したように各種ＭＯＳトランジスタを使用した回路の所定電圧（例えばトランジスタの閾値電圧の１倍又は２倍、若しくはマージンを見込んだ電圧（Vtn+Vtp、MAX(Vtn,Vtp)、MAX（αVtn,βVtp）））と比較した結果を出力する。
【００６８】
＜通常動作モードから低消費電力モードに移行＞
図８の左欄を参照しながら通常動作モードから低消費電力モードに移行するときの動作について説明する。
【００６９】
マイコンチップ２のＭＣＵ４がスタンバイエントリー信号STB_ENTを出力すると、制御ロジック回路６のＤＦＦ２７がスタンバイエントリーSTB_ENTを「Ｈ」レベルに立ち上げる。制御ロジック回路６はレベルシフト回路２８によりレベルシフトし、ＡＮＤゲートＧ６を通じてスタンバイエントリー信号STB_ENTをラッチ回路１２に出力する。すると、ラッチ回路１２はスタンバイ信号STBB（ロウアクティブ）をレギュレータ回路８の前段のＡＮＤゲートＧ１、基準電圧生成回路９の前段のＯＲゲートＧ２に出力する。
【００７０】
すると、レギュレータ回路８のウェイクアップ／スタンバイ端子WKUP/STBにはスタンバイ信号STBBが与えられ、レギュレータ回路８のＮＭＯＳトランジスタＭｎ１がオフし、レギュレータ回路８はメイン電源電圧CVCCの出力を停止する。制御用チップ３の外部には、電源電圧安定用のコンデンサＣ２が外付けされているため、レギュレータ回路８が出力をオフしてもコンデンサＣ２の蓄積電荷が完全に放電されるまで、レギュレータ回路８の出力電圧は徐々に低下する（図８の（１）のタイミング以降参照）。
【００７１】
ＰＯＲ回路１０は、基準電圧生成回路９の出力電圧Ｖ１とレギュレータ回路６の出力電圧の比例電圧とを比較し、この結果に応じてパワーオンリセット信号PORBを出力する。すなわち、レギュレータ回路８の出力電圧がＰＯＲ電圧VPORを下回ると、ＰＯＲ回路１０がパワーオンリセット信号PORBを出力する（図８の（２）のタイミング参照）。
【００７２】
他方、ラッチ回路１２がスタンバイ信号STBBを図８の（１）のタイミングにおいて基準電圧生成回路９の前段のＯＲゲートＧ２に出力したとしても、ＶｔＰＯＲ回路１１を通じてＯＲゲートＧ２の否定入力に与えられる「Ｌ」レベルの影響により、スタンバイ信号STBBは無効化され、基準電圧生成回路９は出力を電圧Ｖ１に保持する。
【００７３】
すなわち、この間、基準電圧生成回路９の出力電圧Ｖ１は安定出力されているため、ＰＯＲ回路１０は正常に動作し、パワーオンリセット信号PORBが正常出力されることになる。これにより制御ロジック回路６が確実にリセットされる。レギュレータ回路８の出力電圧は低下し続けるが、ＶｔＰＯＲ回路１１がリセット信号POR2B（ロウアクティブ）を出力するまでこの状態が継続する（図８の（３）期間参照）。
【００７４】
レギュレータ回路８の出力電圧がＶｔＰＯＲ電圧VtPORに達すると、ＶｔＰＯＲ回路１１がリセット信号POR2BについてＡＮＤゲートＧ７を通じて制御ロジック回路６に出力する。これにより、たとえこの後ＰＯＲ回路１０が不定動作したとしてもこの影響が制御ロジック回路６に及ぼされることがなくなり、制御ロジック回路６は正常にリセットされ続ける。
【００７５】
ＶｔＰＯＲ回路１１が出力する「Ｌ」レベルの信号は、ＮＭＯＳトランジスタＭｎ８のゲートにも同時に与えられる。するとＮＭＯＳトランジスタＭｎ８はオフする。ＮＭＯＳトランジスタＭｎ８がオフすると、ＮＭＯＳトランジスタＭｎ８のドレインがプルアップされているため、ＯＲゲートＧ２の否定入力には「Ｈ」レベルが入力され、事前にＯＲゲートＧ２に与えられていたスタンバイ信号STBBが有効化される。これにより、スタンバイ信号STBBが基準電圧生成回路９のウェイクアップ／スタンバイ端子WKUP/STBに入力される。スタンバイ信号STBBが基準電圧生成回路９に与えられると、基準電圧生成回路９は出力電圧Ｖ１を０［Ｖ］にする（図８の（４）期間参照）。
【００７６】
このとき、基準電圧生成回路９内のオペアンプ２３が出力ＮＭＯＳトランジスタＭｎ３の駆動を徐々に停止し、オペアンプ２３の出力が反転すると、ＮＭＯＳトランジスタＭｎ３もオフする。このオペアンプ２３の出力ＥＮＯはレギュレータ回路８の動作指示信号となる。このとき同時にＮＭＯＳトランジスタＭｎ４がオフする。コンデンサＣ１には、電流がプルアップ抵抗Ｒ２４を通じて供給されるようになり、ＡＮＤゲートＧ１の否定入力には「Ｈ」レベルが与えられる。すると、ＡＮＤゲートＧ１の出力が無効化される。
【００７７】
なお、ＡＮＤゲートＧ１の出力が無効化されたとしても、レギュレータ回路８のウェイクアップ／スタンバイ端子WKUP/STBには「Ｌ」レベルが与え続けられるため、レギュレータ回路８は起動を開始することなく低下し続け該出力電圧を０［Ｖ］にする。スタンバイ移行時には、ＯＲゲートＧ２とＡＮＤゲートＧ１は停止指示回路３０を構成する。
【００７８】
＜低消費電力モード→通常動作モードへの復帰＞
図８の右欄を参照しながら、低消費電力モードから通常動作モードに復帰するときの動作について説明する。
低消費電力モードに移行すると、マイコンチップ２、制御ロジック回路６、ＰＯＲ回路１０、ＶｔＰＯＲ回路１１には、レギュレータ回路８からメイン電源電圧CVCCが供給されなくなる。しかし、常時電源回路７はスタンバイ電源電圧CVCC_STBを各種ゲート回路Ｇ１〜Ｇ７やラッチ回路１２に供給し続けている。
【００７９】
この後、外部のＥＣＵがウェイクアップイベントとしてウェイクアップ信号WKUPB（ロウアクティブ）を出力する（図８の（５）のタイミング参照）。このウェイクアップ信号WKUPBがＥＣＵ１のラッチ回路１２に受付けられると、ラッチ回路１２は、Ｑ出力としてウェイクアップ信号WKUP（「Ｈ」：ハイアクティブ）をレギュレータ回路８の前段のＡＮＤゲートＧ１、基準電圧生成回路９の前段のＯＲゲートＧ２に出力する。
【００８０】
すると、基準電圧生成回路９のウェイクアップ／スタンバイ端子WKUP/STBにはウェイクアップ信号WKUPが与えられることになり、基準電圧生成回路９内のＮＭＯＳトランジスタＭｎ２がオンする。すると、基準電圧生成回路９は標準的な基準電圧Ｖ１を出力するようになるが、これに伴い、基準電圧発生回路１８のオペアンプ２３がＮＭＯＳトランジスタＭｎ３をドライブするため、ＮＭＯＳトランジスタＭｎ４のドレインソース間に通電されコンデンサＣ１の蓄積電荷が徐々に放電される。
【００８１】
基準電圧生成回路９の出力電圧が所定電圧Ｖ１ｏに達すると、コンデンサＣ１の出力は電圧Ｖ１の上昇に応じて低下し０［Ｖ］（「Ｌ」レベル）になる（図８のコンデンサＣ１の端子電圧ＥＮＯ１参照）。
【００８２】
ＡＮＤゲートＧ１の否定入力には「Ｌ」レベルが与えられるため、ＡＮＤゲートＧ１はウェイクアップ信号WKUPを有効化し、レギュレータ回路８のウェイクアップ／スタンバイ端子WKUP/STBに「Ｈ」レベルを与える。すると、レギュレータ回路８は起動を開始することになり、レギュレータ回路８は出力電圧を上昇させる。
【００８３】
このとき、外付けコンデンサＣ２の充電に時間を要するため、レギュレータ回路８の出力電圧は徐々に上昇する。レギュレータ回路８の起動タイミングにおいて、ＶｔＰＯＲ回路１１は制御ロジック回路６にリセット信号POR2Bを与え続けているため、制御ロジック回路６はリセットされ続けている。また、ＰＯＲ回路１０は、レギュレータ回路８の出力電圧が当該ＰＯＲ回路１０の動作保証の下限電圧を超える電圧に達すると不定動作する虞がなくなる。このとき、ＰＯＲ回路１０は基準電圧生成回路９から電圧Ｖ１をコンパレータ２６の反転入力端子に入力するため、ＡＮＤゲートＧ７を通じて「Ｌ」レベルをリセット信号PORBとして制御ロジック回路６に与えるようになる。
【００８４】
レギュレータ回路８の出力電圧が上昇してもＰＯＲ回路１０はパワーオンリセット信号PORBを制御ロジック回路６に出力し続けるため、制御ロジック回路６はリセットされ続ける（図８の（６）期間参照）。
【００８５】
この後も、レギュレータ回路８の出力電圧は上昇し続けるがＰＯＲ電圧VPORに達すると、ＰＯＲ回路１０はパワーオンリセット信号PORBの出力を停止し、制御ロジック回路６のリセット端子RSNに対するリセット入力が解除される。これに伴い、制御ロジック回路６は起動する。起動時において、ＯＲゲートＧ２とＡＮＤゲートＧ１は起動指示回路３０を構成する。
【００８６】
図９及び図１０は比較例となる回路構成とその動作を示している。図９に示す類似構成要素には前述と類似する符号を付しているが、この回路構成の場合、ラッチ回路１２が出力するウェイクアップ／スタンバイ信号WKUP/STBBが、レギュレータ回路８、基準電圧生成回路９のウェイクアップ／スタンバイ端子WKUP/STBに直接与えられているため、当該レギュレータ回路８及び基準電圧生成回路９は同時に起動してしまう。
【００８７】
レギュレータ回路８は、基準電圧生成回路９の電圧Ｖ１に応じて電源電圧を出力するため、図１０にタイミングチャートを示すように、基準電圧生成回路９の出力電圧Ｖ１とレギュレータ回路８の出力電圧の関係によっては、ＰＯＲ回路１０が正常にパワーオンリセット信号PORBを通常のロウアクティブ信号として安定的に出力せず、制御ロジック回路８が正常にリセットされず不安定な動作状態となる懸念を生じる（図１０の（７）期間参照）。
【００８８】
本実施形態によれば、低消費電力モードから通常動作モードに移行するときには、ウェイクアップ信号WKUPBが受付けられると、ラッチ回路１２がウェイクアップ信号WKUPをハイアクティブで出力し、基準電圧生成回路９の動作が有効化される。そして、基準電圧生成回路９が基準電圧Ｖ１を生成し、基準電圧生成回路９の出力電圧が低消費電力モードにおける初期値（０Ｖ）から基準電圧Ｖ１の通常動作時における予め定められた所定電圧（規定電圧）Ｖ１ｏに達した後にレギュレータ回路８にウェイクアップ信号WKUPを入力させ、レギュレータ回路８の起動を開始している。
【００８９】
すると、レギュレータ回路８が起動し、その出力電圧がＰＯＲ電圧VPORに上昇するまでの間、ＰＯＲ回路１０は制御ロジック回路６のリセット端子RSNにリセット信号PORBを出力し続け、制御ロジック回路６は正常にリセットされる。これにより、制御ロジック回路６の誤動作を防止できる。そして、レギュレータ回路８が、ＶＰＯＲ電圧VPOR以上のメイン電源電圧CVCCを通常出力すると、制御ロジック回路６は通常動作できる。
【００９０】
また、デジタルゲート回路としてのＡＮＤゲートＧ１は、基準電圧生成回路９の出力電圧が所定電圧Ｖ１ｏに達するまで、レギュレータ回路８に送信されるウェイクアップ信号WKUPを遮断している。これにより、デジタルゲート回路を用いてシーケンス動作させることができ確実にリセットできる。
【００９１】
また、本実施形態によれば、通常動作モードから低消費電力モードに移行するときには、制御用チップ３はスタンバイエントリー信号STB_ENTをマイコンチップ２から受信しスタンバイモード（低消費電力モード）に移行する。ラッチ回路１２がスタンバイ信号STBBをロウアクティブで出力すると、まずレギュレータ回路８の動作が無効化されレギュレータ回路８の出力電圧を低下させる。
【００９２】
レギュレータ回路８の出力電圧がＰＯＲ電圧VPOR未満になると、ＰＯＲ回路１０はパワーオンリセット信号PORBを出力し、制御ロジック回路６はリセット端子RSNにリセット信号として受付ける。これにより、制御ロジック回路６は正常にリセットされる。
【００９３】
この後、レギュレータ回路８の出力電圧がＶｔＰＯＲ電圧VtPORに達すると、ＶｔＰＯＲ回路１１は、ＡＮＤゲートＧ７を通じて制御ロジック回路６のリセット端子RSNにリセット信号POR2Bを出力する。これは、レギュレータ回路８の出力電圧が低下しＰＯＲ回路１０が動作不定となったとしても制御ロジック回路６を正常にリセットし続けるためである。
【００９４】
ＶｔＰＯＲ回路１１がリセット信号POR2Bを出力すると、ＯＲゲートＧ２がスタンバイ信号STBBを有効化し基準電圧生成回路９の動作を停止させる。低消費電力モードでは、レギュレータ回路８及び基準電圧生成回路９の動作を停止させているため低消費電力化を図ることができる。さらに、低消費電力モードでは、制御ロジック回路６、マイコンチップ２にも断電されるため、さらに低消費電力化を図ることができる。
【００９５】
また、デジタルゲート回路としてのＯＲゲートＧ２は、ＶｔＰＯＲ回路１１がリセット信号POR2Bを出力するまで、基準電圧生成回路９に送信されるスタンバイ信号STBBを遮断する。これにより、デジタルゲート回路を用いてシーケンス動作させることができ、レギュレータ回路８の出力電圧が低下するまでリセット信号を制御ロジック回路６に確実に与え続けることができる。
【００９６】
図５に示すＶｔＰＯＲ回路１１ａは、ＶｔＰＯＲ電圧として、ＰＭＯＳトランジスタＭｐ２の閾値電圧ＶtpとＮＭＯＳトランジスタＭｎ５の閾値電圧Ｖtnとを加算した加算電圧Ｖtp＋Ｖtnを採用している。また、図６に示すＶｔＰＯＲ回路１１ｂは、ＶｔＰＯＲ電圧として、ＰＭＯＳトランジスタＭｐ４の閾値電圧ＶtpとＮＭＯＳトランジスタＭｎ６の閾値電圧Ｖtnの何れか高い電圧を採用している。また、図７に示すＶｔＰＯＲ回路１１ｃは、ＶｔＰＯＲ電圧として、αVtp又はβVtnの何れか高い電圧を採用している。これにより、ＰＯＲ回路１０の構成に合わせてＶｔＰＯＲ電圧を適宜選定でき、柔軟に対応できる。
【００９７】
（第２実施形態）
図１１は、第２実施形態を示すもので、前述実施形態と異なるところは、基準電圧生成回路９とレギュレータ回路８との間に遅延回路３１を設けて、起動指示回路および停止指示回路を構成したところにある。
【００９８】
本実施形態では、図１のＡＮＤゲートＧ１、ＮＭＯＳトランジスタＭｎ４、コンデンサＣ１、プルアップ抵抗Ｒ２４に代えて、図１１に示すように基準電圧生成回路９の出力電圧Ｖ１について遅延回路３１を介してレギュレータ回路８に与えている。
【００９９】
すなわち、このような構成においても、基準電圧生成回路９の出力電圧Ｖ１はレギュレータ回路８より先に起動することになるため、レギュレータ回路８は出力電圧を遅延出力でき、前述実施形態とほぼ同様の作用効果が得られる。
遅延回路３１は、ＣＲ遅延回路などのアナログ回路により構成しても良いし、タイマなどのデジタル回路により構成しても良い。
【０１００】
（第３実施形態）
図１２〜図１５は、第３実施形態の説明を示す。この第３実施形態では瞬間断電（瞬断）時の動作を説明する。
図１２は、図９に示した回路を適用したとき、レギュレータ回路８の出力電圧がＶＰＯＲ電圧VPOR付近まで低下したときの動作をタイミングチャートにより示している。図９に示した回路を適用したときには、レギュレータ回路８の出力電圧が低下し始めると基準電圧生成回路９の出力電圧が直ぐに低下してしまう。このため、レギュレータ回路８の出力電圧はＰＯＲ電圧VPOR未満まで低下し続ける。
【０１０１】
このとき、レギュレータ回路８の出力電圧がＰＯＲ電圧VPORを下回るときには、既に基準電圧生成回路９の出力電圧が低下しているため、ＰＯＲ回路１０がリセット信号PORBを出力できない（図１２の（８）期間参照）。これにより、制御ロジック回路６はその動作が不定になる虞がある。
【０１０２】
図１３は、第１実施形態で説明した回路（図１）を適用したとき、レギュレータ回路８の出力電圧がＶＰＯＲ電圧VPOR付近まで低下したときの動作をタイミングチャートにより示している。レギュレータ回路８の出力電圧がたとえ瞬間的に断電したとしてもＶＰＯＲ電圧VPOR以上となっているときには、基準電圧生成回路９が標準的な基準電圧Ｖ１を一定出力し続ける（図１３の（１０）期間参照）。したがって正常な動作を維持できる。
【０１０３】
また、図１４は、図９に示した回路を適用し、レギュレータ回路８の出力電圧がＶＰＯＲ電圧VPOR未満のＶｔＰＯＲ電圧VtPOR付近まで低下したときの動作をタイミングチャートにより示している。図９に示した回路を適用したときには、レギュレータ回路８の出力電圧が低下し始めると基準電圧生成回路９の出力電圧が直ぐに低下する（図１４の（１１）期間参照）。
【０１０４】
レギュレータ回路８の出力電圧がＰＯＲ電圧VPORを下回るときには、基準電圧生成回路９の出力電圧が既に低下しているため、ＰＯＲ回路１０の出力電圧は徐々に下がり続けることになり、ＰＯＲ回路１０がパワーオンリセット信号PORB（「Ｌ」レベル）を出力しない（図１４の（１２）期間参照）。これにより、制御ロジック回路６は動作が不定となる虞がある。
【０１０５】
なお、レギュレータ回路８の出力電圧がＶｔＰＯＲ電圧VtPOR付近まで低下したとき、基準電圧生成回路９が起動していないため、レギュレータ回路８の出力電圧はＶｔＰＯＲ電圧VtPOR未満まで低下し続ける。その後、電源復帰したときにはＰＯＲ回路１０の出力電圧が反転上昇するため、ＰＯＲ回路１０によりパワーオンリセット信号PORBが出力されず電源復帰してしまうことになる。
【０１０６】
図１５は、第１実施形態で説明した回路（図１）を適用したとき、レギュレータ回路８の出力電圧がＶＰＯＲ電圧VPOR付近まで低下したときの動作をタイミングチャートにより示している。レギュレータ回路８の出力電圧が瞬間的に断電され、該出力電圧がＶＰＯＲ電圧VPOR未満となるとき、ＰＯＲ回路１０がパワーオンリセット信号PORBを出力する。すると、制御ロジック回路６のリセット端子RSNにリセット信号が与えられるため、制御ロジック回路６はこの間リセットされる（図１５の（１３）期間参照）。
【０１０７】
しかし、レギュレータ回路８の出力電圧がＶｔＰＯＲ電圧VtPOR以上となっていれば、基準電圧生成回路９は標準的な基準電圧（規定電圧）Ｖ１を一定出力し続けるため、基準電圧生成回路９は正常に動作し続ける。その後、レギュレータ回路８の出力電圧がＶｔＰＯＲ電圧VtPOR未満にならない状態で、ウェイクアップ信号WKUPが受付けられると、レギュレータ回路８は電源復帰する（図１５の（１４）参照）。
【０１０８】
レギュレータ回路８の出力電圧がＶＰＯＲ電圧VPORを超えない限り、パワーオンリセット信号PORBが出力され続けることになり、この間、制御ロジック回路６を正常にリセットできる（図１５の（１５）参照）。
【０１０９】
すなわち、前述実施形態の構成によれば、瞬間的に電源が遮断されたとしても、レギュレータ回路８の出力電圧がＶｔＰＯＲ電圧VtPOR以上となっていれば、基準電圧生成回路６は通常の標準的な基準電圧Ｖ１を出力し続ける。このため、レギュレータ回路８の出力電圧がＶＰＯＲ電圧VPORを下回るときに制御ロジック回路６にリセット信号を正常に与えることができる。これにより、レギュレータ回路８が電源復帰したときに、制御ロジック回路６は動作復帰でき、前述実施形態とほぼ同様の作用効果が得られる。
【０１１０】
（他の実施形態）
本発明は、前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
正電源電圧を出力するレギュレータ回路８、基準電圧生成回路９を適用した実施形態を示したが、これらのレギュレータ回路８、基準電圧生成回路９は負電源電圧を出力する回路としても良い。
【符号の説明】
【０１１１】
図面中、８はレギュレータ回路（メイン電源回路）、９は基準電圧生成回路、１０はパワーオンリセット回路、１１，１１ａ〜１１ｃはＶｔパワーオンリセット回路（代替リセット回路）、３１は遅延回路、
Ｇ１はＡＮＤゲート（第１デジタルゲート回路）、Ｇ２はＯＲゲート（第２デジタルゲート回路）、Ｇ１及びＧ２は停止指示回路及び起動指示回路、Ｇ２及び３１は停止指示回路及び起動指示回路を示す。
【図１】
2014137729.tif 000003
【図２】
2014137729.tif 000004
【図３】
2014137729.tif 000005
【図４】
2014137729.tif 000006
【図５】
2014137729.tif 000007
【図６】
2014137729.tif 000008
【図７】
2014137729.tif 000009
【図８】
2014137729.tif 000010
【図９】
2014137729.tif 000011
【図１０】
2014137729.tif 000012
【図１１】
2014137729.tif 000013
【図１２】
2014137729.tif 000014
【図１３】
2014137729.tif 000015
【図１４】
2014137729.tif 000016
【図１５】
2014137729.tif 000017