(57)【要約】【課題】絶縁膜に第１のコンタクトプラグを形成した後に該絶縁膜に第２のコンタクトプラグを形成するプロセスを含む半導体装置の製造方法において、第１のコンタクトプラグの形成時のエロージョンの発生を低減する。【解決手段】半導体装置の製造方法は、半導体基板の上に形成された絶縁膜に、電気信号の伝達のための第１のコンタクトプラグを形成する第１工程と、前記第１工程に次いで、前記絶縁膜に、電気信号の伝達のための第２のコンタクトプラグを形成する第２工程と、を含み、前記第１工程において、前記絶縁膜に、電気信号の伝達には寄与しないダミーコンタクトプラグを形成する、ことを特徴とする半導体装置の製造方法。【選択図】図４
2014045088.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体基板の上に形成された絶縁膜に、電気信号の伝達のための第１のコンタクトプラグを形成する第１工程と、
前記第１工程に次いで、前記絶縁膜に、電気信号の伝達のための第２のコンタクトプラグを形成する第２工程と、を含み、
前記第１工程において、前記絶縁膜に、電気信号の伝達には寄与しないダミーコンタクトプラグを形成する、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体装置は、画素領域および周辺回路領域を有する固体撮像装置であり、
前記第１工程では、前記画素領域に配置された素子に接続されるように前記第１のコンタクトプラグを形成し、
前記第２工程では、前記周辺回路領域に配置された素子に接続されるように前記第２のコンタクトプラグを形成する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体装置は、画素領域および周辺回路領域を有する固体撮像装置であり、
前記第１工程では、前記周辺回路領域に配置された素子に接続されるように前記第１のコンタクトプラグを形成し、
前記第２工程では、前記画素領域に配置された素子に接続されるように前記第２のコンタクトプラグを形成する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記ダミーコンタクトプラグは、前記画素領域を取り囲むように配列される、
ことを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記周辺回路領域のＭＯＳトランジスタは高融点金属化合物層を有し、前記画素領域のＭＯＳトランジスタは高融点金属化合物層を有しない、
ことを特徴とする請求項２乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第１工程では、前記半導体基板の半導体領域に接続されるように前記第１のコンタクトプラグを形成し、
前記第２工程では、前記半導体基板の上に配置されたゲート電極に接続されるように前記第２のコンタクトプラグを形成する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記第１工程では、前記半導体基板の上に配置されたゲート電極に接続されるように前記第１のコンタクトプラグを形成し、
前記第２工程では、前記半導体基板の半導体領域に接続されるように前記第２のコンタクトプラグを形成する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第１工程では、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの一方に接続されるように前記第１のコンタクトプラグを形成し、
前記第２工程では、前記ＰＭＯＳトランジスタおよび前記ＮＭＯＳトランジスタの他方に接続されるように前記第２のコンタクトプラグを形成する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、半導体基板の上に絶縁膜を有し、該絶縁膜には、複数のコンタクトプラグが形成されうる。特許文献１−３には、複数のコンタクトプラグの一部と他の一部とを別個の工程で形成する技術が開示されている。
【０００３】
特許文献１には、Ｎチャネル領域のコンタクトホールとＰチャネル領域のコンタクトホールとを別個の工程で形成し、コンタクト抵抗を低くする方法が開示されている。特許文献２には、画素領域と周辺回路領域とを有する固体撮像素子の製造方法が開示されている。特許文献２の固体撮像素子では、周辺回路領域のＭＯＳトランジスタのソース・ドレインおよびゲート電極上には、高融点金属層が形成されているが、画素領域には、リーク電流が増大を防ぐためにシリサイド層が形成されていない。特許文献２に開示された製造方法では、画素領域のコンタクトホールと周辺回路領域のコンタクトホールとを別個の工程で形成し、これにより画素領域のコンタクトホール内やフォトダイオードが高融点金属で汚染されることを防止する。特許文献３は、画素領域のゲート電極上の層間絶縁膜は薄く、半導体基板上の層間絶縁膜は厚い固体撮像装置の製造方法が開示されている。特許文献３に開示された製造方法では、画素領域のゲート電極上のコンタクトホールと半導体基板上のコンタクトホールとを別個の工程で形成し、これにより画素領域のトランジスタのノイズを低減する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２０９８５号公報
【特許文献２】特開２０１１−２９６０４号公報
【特許文献３】特開２００８−２２７３５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
１つの絶縁膜を貫通する複数のコンタクトプラグを２回に分けて形成する方法は、第１工程とそれに続く第２工程とを含む。第１工程では、第１のコンタクトホールを形成し、その第１のコンタクトホールにＣＶＤ法などによって金属を充填し、ＣＭＰ法などにより余分な金属を除去することで、第１のコンタクトプラグを形成する。第２工程では、第２のコンタクトホールを形成し、その第２のコンタクトホールにＣＶＤ法などによって金属を充填し、ＣＭＰ法などにより余分な金属を除去することで、第２のコンタクトプラグを形成する。
【０００６】
以上のような方法では、第１のコンタクトホールに金属を充填し余分な金属をＣＭＰ法によって除去する際に、第１のコンタクトホールの密度が高い領域と低い領域とが生じ、これによりエロージョンが誘発されやすい。ここで、エロージョンとは、ＣＭＰ法などの方法で金属を除去するときに発生する凹凸を意味する。例えば、絶縁膜よりもそれに形成されたコンタクトホールに充填された金属の方が研磨され易い条件では、コンタクトホールの密度の高い領域は、コンタクトホールの密度が低い領域よりも、絶縁膜が窪むことになる。逆に、絶縁膜よりもそれに形成されたコンタクトホールに充填された金属の方が研磨され難い条件では、コンタクトホールの密度の高い領域は、コンタクトホールの密度が低い領域よりも、絶縁膜がもり上がることになる。
【０００７】
なお、第２のコンタクトホールに金属を充填し余分な金属をＣＭＰ法によって除去する際は、既に第１のコンタクトプラグが存在する。よって、第２のコンタクトプラグの形成時における第１のコンタクトプラグと第２のコンタクトプラグとを総合したコンタクトプラグの密度は、第１のコンタクトプラグの形成時よりも一様化され易く、エロージョンの問題は小さくなる。
【０００８】
本発明は、絶縁膜に第１のコンタクトプラグを形成した後に該絶縁膜に第２のコンタクトプラグを形成するプロセスを含む半導体装置の製造方法において、第１のコンタクトプラグの形成時のエロージョンの発生を低減することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の側面は、半導体装置の製造方法に係り、前記製造方法は、半導体基板の上に形成された絶縁膜に、電気信号の伝達のための第１のコンタクトプラグを形成する第１工程と、前記第１工程に次いで、前記絶縁膜に、電気信号の伝達のための第２のコンタクトプラグを形成する第２工程と、を含み、前記第１工程において、前記絶縁膜に、電気信号の伝達には寄与しないダミーコンタクトプラグを形成する、ことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、絶縁膜に第１のコンタクトプラグを形成した後に該絶縁膜に第２のコンタクトプラグを形成するプロセスを含む半導体装置の製造方法において、第１のコンタクトプラグの形成時のエロージョンの発生が低減されうる。
【図面の簡単な説明】
【００１１】
【図１】半導体装置の一例としての固体撮像装置の構成を例示する平面図。
【図２】本発明の第１実施形態の製造方法を説明する断面図。
【図３】本発明の第１実施形態の製造方法を説明する断面図。
【図４】本発明の第１実施形態の製造方法を説明する断面図。
【図５】本発明の第２実施形態の製造方法を説明する断面図。
【図６】本発明の第２実施形態の製造方法を説明する断面図。
【図７】本発明の第３実施形態の製造方法を説明する断面図。
【図８】本発明の第３実施形態の製造方法を説明する断面図。
【図９】本発明の第４実施形態の製造方法を説明する断面図。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照しながら本発明の実施形態を説明する。
【００１３】
図１を参照しながら半導体装置の一例としての固体撮像装置の構成を例示的に説明する。固体撮像装置１００は、例えば、ＣＭＯＳ固体撮像装置でありうる。固体撮像装置１００は、例えば、画素アレイ１０１と、垂直走査回路１０２と、２つの読み出し回路１０３と、２つの水平走査回路１０４と、２つの出力アンプ１０５とを備えうる。ここで、画素アレイ１０１が配置された領域を画素領域と呼び、画素アレイ１０１の回路以外の回路（ここでは、垂直走査回路１０２、読み出し回路１０３、水平走査回路１０４、出力アンプ１０５）が配置された領域を周辺回路領域と呼ぶことができる。
【００１４】
画素アレイ１０１は、複数の画素が２次元状に配列されて構成される。各画素は、少なくとも光電変換素子を含む。各画素は、その他、読み出しのためのトランジスタを含みうる。読み出し回路１０３は、例えば、列アンプ、ＣＤＳ（Correlated Double Sampling）回路、保持回路、加算回路等を含みうる。読み出し回路１０３は、垂直走査回路１０２によって選択された行の画素から垂直信号線に出力された信号を増幅し保持しうる。読み出し回路１０３はまた、複数の画素の信号を加算回路によって加算しうる。列アンプ、ＣＤＳ回路、加算回路等は、例えば、１又は複数の画素列毎に配置されうる。水平走査回路１０４は、読み出し回路１０３によって読み出された信号を順番に読み出すための信号を生成する。出力アンプ１０５は、水平走査回路１０４によって選択された列の信号を増幅して出力する。図１に示す例では、読み出し回路１０３、水平走査回路１０４および出力アンプ１０５は、２系統の出力経路を構成していて、画素アレイ１０１を挟んで上下に１つずつ配置されている。しかし、出力経路は３つ以上設けられていてもよい。
【００１５】
以上の構成は、固体撮像装置の一つの構成例に過ぎず、本発明に係る製造方法によって製造される固体撮像装置は、上記の構成に限定されるものではない。例えば、固体撮像装置１００はＣＣＤ型であってもよい。また、本発明に係る製造方法によって製造される半導体装置は、固体撮像装置に限定されず、例えば、メモリ回路領域と論理回路領域とを含む半導体装置、デジタル回路とアナログ回路とを含む半導体装置などのような他の半導体装置であってもよい。
【００１６】
良く知られているように、半導体装置は、回路素子が形成された半導体基板と、該半導体基板の上に電気信号の伝達のために配置された配線網とを有する。配線網は、積層配線構造によって実現されうる。より具体的には、半導体基板の上には、絶縁膜を介して第１配線層（第１層の配線層）が配置される。そして、第１配線層に配置された配線パターンと半導体基板中の半導体領域および／または半導体基板の上にゲート絶縁膜を介して配置されたゲート電極とがコンタクトプラグによって接続される。第１配線層の上には、層間絶縁膜を介して第２配線層（第２層の配線層）が配置されうる。そして、第２配線層に配置された配線パターンと第１配線層に配置された配線パターンとがビアプラグによって接続されうる。半導体装置は、更に１又は複数の配線層を、層間絶縁膜を介して有しうる。
【００１７】
図２〜図４を参照しながら本発明の第１実施形態の製造方法を説明する。第１実施形態の製造方法は、図１に例示されるような固体撮像装置の製造に有用な製造方法である。まず、図２（ａ）に例示されるような構造体を準備する。該構造体は、半導体基板２００に形成された回路素子（光電変換素子、トランジスタ）と、半導体基板２００の上に配置された絶縁膜２１７とを含む。
【００１８】
固体撮像装置は、画素領域２０１と周辺回路領域２０２とを含む。画素領域２０１と周辺回路領域２０２は、半導体基板２００にＣＭＯＳ製造プロセスによって製造することができる。半導体基板２００は、例えば、表面にＰ型半導体領域を有するシリコン単結晶基板でありうる。半導体基板２００には、素子分離２０４が形成されている。画素領域２０１は、Ｎ型半導体よりなる電荷蓄積領域２０５と、電荷蓄積領域２０５の上に配置されたＰ型半導体領域（表面領域）２０６とを含む光電変換素子を有する。画素領域２０１はまた、Ｎ型半導体領域よりなるフローティングディフュージョン２０３と、電荷蓄積領域２０５に蓄積された電荷をフローティングディフュージョン２０３に転送するチャネルを形成するゲート電極２０７とを有しうる。ゲート電極２０７は、ゲート絶縁膜を介して半導体基板２００の上に配置されている。画素領域２０１は、その他、フローティングディフュージョン２０３の電位に応じた信号を垂直信号線（列信号線）に出力する増幅ＭＯＳトランジスタ、フローティングディフュージョン２０３の電位をリセットするリセットＭＯＳトランジスタを含みうる。画素領域２０１において、光電変換素子およびＭＯＳトランジスタは、シリコン酸化膜２１３およびシリコン窒化膜２１４によって覆われている。シリコン窒化膜２１４の上が、更にシリコン酸化膜に覆われていてもよい。
【００１９】
周辺回路領域２０２は、複数のＭＯＳトランジスタを有する。各ＭＯＳトランジスタは、拡散領域（ソース領域、ドレイン領域）２０９、２１０と、ゲート絶縁膜を介して半導体基板２００の上に配置されたゲート電極２０８とを含みうる。ゲート電極２０８の側面にはサイドスペーサが形成されうる。サイドスペーサは、例えば、シリコン酸化膜２１１およびシリコン窒化膜２１２で構成されうる。周辺回路領域２０２のＭＯＳトランジスタの拡散領域２０９、２１０およびゲート電極２０８の表面には、高融点金属をシリサイド化して得られるシリサイド層（高融点金属化合物層）２１６が設けられている。周辺回路領域２０２のＭＯＳトランジスタは、絶縁膜２１５で覆われている。絶縁膜２１５は、例えば、シリコン酸化膜またはシリコン窒化膜でありうる。
【００２０】
周辺回路領域２０２には、ダミーパターン領域２１８が設けられている。ダミーパターン領域２１８には、ゲート電極のダミーパターン２１９が配置されている。ここで、ダミーパターン２１９は、回路を構成しないパターンである。ダミーパターン２１９は、シリコン酸化膜２１３およびシリコン窒化膜２１４によって覆われている。
【００２１】
画素領域２０１および周辺回路領域２０２の回路素子は、絶縁膜２１７によって覆われている。絶縁膜２１７は、例えば、シリコン酸化膜、または、ボロンおよびリンを含んだシリコン酸化膜（ＢＰＳＧ）で構成されうる。
【００２２】
図２（ａ）に示す工程に次いで、図２（ｂ）に示す工程が実施される。図２（ｂ）に示す工程では、画素領域２０１における絶縁膜２１７を貫通するように第１のコンタクトホール（第１の開口）２２０を形成する。また、これと同時に、周辺回路領域２０２のダミーパターン領域２１８における絶縁膜２１７を貫通するようにダミーコンタクトホール（ダミー開口）２２１を形成する。第１のコンタクトホール２２０およびダミーコンタクトホール２２１は、絶縁膜２１７の上にフォトリソグラフィー工程によってエッチングマスクを形成し、その後、該エッチマスクの開口を通して絶縁膜２１７をエッチングすることによって形成されうる。
【００２３】
ここで、周辺回路領域２０２のＭＯＳトランジスタの拡散領域２０９およびゲート電極２０８には、それらの表面にシリサイド層２１６が形成されている。コンタクトホールの形成によって画素領域２０１の拡散領域とゲート電極および周辺回路領域２０２のシリサイド層２１６とを同時に露出させると、画素領域２０１のＭＯＳトランジスタの拡散領域が高融点金属で汚染されうる。そこで、図２（ｂ）に示す工程では、周辺回路領域２０２のＭＯＳトランジスタのためのコンタクトホールは形成されない。
【００２４】
よって、ダミーコンタクトホール２２１を形成しない場合には、画素領域２０１には、第１のコンタクトホール２２０が形成される一方で周辺回路領域２０２にはコンタクトホールが形成されないことになる。これは、第１のコンタクトホール２２０に金属を充填した後に余分な金属をＣＭＰ法などの方法で除去する際にエロージョンを引き起こす原因となる。そこで、画素領域２０１における絶縁膜２１７に第１のコンタクトホール２２０を形成する際に、周辺回路領域２０２のダミーパターン領域２１８における絶縁膜２１７にダミーコンタクトホール２２１が形成される。
【００２５】
ダミーパターン領域１０６は、図１に模式的に示されているように、画素アレイ１０１が配置された画素領域を取り囲むように配列されうる。これにより、画素アレイ１０１が配置された画素領域と周辺回路領域との境界付近におけるエロージョンを低減し、例えば、画素アレイ１０１における周辺部の画素と中央部の画素との特定の違いを低減することができる。
【００２６】
ダミーコンタクトホール２２１の配置密度は、第１のコンタクトホール２２０の配置密度の５０パーセントから１２５パーセントの範囲内であることが好ましい。また、ダミーコンタクトホール２２１は、等間隔で配置されることが好ましい。例えば、固体撮像装置のチップサイズが１２．７ｍｍ×１１．８ｍｍ、画素領域が７．８ｍｍ×５．９ｍｍであり、ダミーコンタクトホール２２１がない場合において、画素領域の端から内側方向へ１ｍｍ程度の領域内でエロージョンが確認された。そこで、ダミーパターン領域１０６は、画素領域の端から外側方向へ１ｍｍ程度の領域の中に設けられることが好ましい。ダミーコンタクトホール２２１（ダミーコンタクトプラグ２２３）を配列する領域は、以上の例に限られるものではなく、エロージョンに対する許容度に応じて定められうる。
【００２７】
図２（ｂ）に示す工程に次いで、図３（ａ）に示す工程では、第１のコンタクトホール２２０およびダミーコンタクトホール２２１に金属を充填し、余分な金属をＣＭＰ法などの方法によって除去する。これによって、第１のコンタクトプラグ２２２およびダミーコンタクトプラグ２２３が形成される。このとき、ダミーコンタクトホール２２１が設けられていることによって、エロージョンが低減される。また、ダミーコンタクトプラグ２２３は、画素領域２０１からの迷光が周辺回路領域２０２の回路素子に入射し、これによって電気信号にノイズが混入することを防止する機能も有しうる。第１のコンタクトプラグ２２２は、電気信号の伝達のためのコンタクトプラグであり、ダミーコンタクトプラグ２２３は、電気信号の伝達には寄与しないコンタクトプラグである。
【００２８】
図３（ａ）に示す工程に次いで、図３（ｂ）に示す工程では、周辺回路領域２０２における絶縁膜２１７を貫通するように第２のコンタクトホール（第２の開口）２２４を形成する。第２のコンタクトホール２２４は、絶縁膜２１７の上にフォトリソグラフィー工程によってエッチングマスクを形成し、その後、該エッチマスクの開口を通して絶縁膜２１７をエッチングすることによって形成されうる。
【００２９】
図３（ｂ）に示す工程に次いで、図４に示す工程では、第２のコンタクトホール２２４に金属を充填し、余分な金属をＣＭＰ法などの方法によって除去することによって、第２のコンタクトプラグ２２５を形成する。ここで、第２のコンタクトプラグ２２５を形成するために余分な金属をＣＭＰ法などの方法によって除去する際、第１のコンタクトプラグ２２２およびダミーコンタクトプラグ２２３が存在するので、エロージョンは発生しにくい。第２のコンタクトプラグ２２５は、電気信号の伝達のためのコンタクトプラグである。
【００３０】
以降の工程では、絶縁膜２１７の上に複数の配線層を含む積層配線構造が構成され、その上に、必要に応じて、カラーフィルタ層および／またはマイクロレンズアレイが配置されうる。
【００３１】
上記の実施形態では、画素領域のためのコンタクトプラグを形成した後に周辺回路領域のためのコンタクトプラグを形成するが、これとは逆に、周辺回路領域のためのコンタクトプラグを形成した後に画素領域のためのコンタクトプラグを形成してもよい。この場合、周辺回路領域のためのコンタクトプラグを形成する際にダミーコンタクトプラグが形成される。周辺回路領域のためのコンタクトプラグとともに形成されるダミーコンタクトプラグは、周辺回路領域に形成されてもよいし、画素領域に形成されてもよいが、画素の高密度化の観点では周辺回路領域に形成されることが好ましい。
【００３２】
以下、図５、図６を参照しながら本発明の第２実施形態の製造方法を説明する。なお、第２実施形態として言及しない事項は、第１実施形態に従いうる。第２実施形態の製造方法は、図１に例示されるような固体撮像装置の製造方法である。第２実施形態では、半導体基板２００の半導体領域（拡散領域）に接続されるコンタクトプラグと半導体基板２００の上にゲート絶縁膜を介して配置されたゲート電極２０７に接続されるコンタクトプラグとを別箇の工程で形成する。ダミーコンタクトプラグは、先に形成されるコンタクトプラグとともに形成される。
【００３３】
まず、図５（ａ）に示す工程では、図２（ａ）に例示されるような構造体を準備する。そして、画素領域２０１の半導体領域（拡散領域）および周辺回路領域２０２の半導体領域（拡散領域）のための第１のコンタクトホール３０１を、絶縁膜２１７を貫通するように形成する。また、第１のコンタクトホール３０１とともに、ダミーパターン領域２１８における絶縁膜２１７を貫通するようにダミーコンタクトホール３０２を形成する。ここで、画素領域２０１の半導体領域（拡散領域）は、例えば、フローティングディフュージョン２０３や、画素を構成するＭＯＳトランジスタの拡散領域でありうる。第１のコンタクトホール３０１およびダミーコンタクトホール３０２は、絶縁膜２１７の上にフォトリソグラフィー工程によってエッチングマスクを形成し、その後、該エッチマスクの開口を通して絶縁膜２１７をエッチングすることによって形成されうる。
【００３４】
第１のコンタクトホール３０１およびダミーコンタクトホール３０２を形成する条件は、第１のコンタクトホール３０１の底に半導体領域（拡散領域）を露出させることができるように決定される。ダミーコンタクトホール３０２が連通するダミーパターン２１９はゲート電極と同様の形状を有し、その表面が半導体基板２００の表面よりも高い位置に存在する。したがって、第１のコンタクトホール３０１の底に半導体領域（拡散領域）が露出する前にダミーコンタクトホール３０２の底にダミーパターン２１９が露出し、そのためにダミーパターン２１９が過剰にエッチングされうる。しかしながら、ダミーパターン２１９は回路を構成する素子ではないので、ダミーパターン２１９の過剰エッチングによる問題はない。もちろん、ダミーパターン２１９は存在しなくてもよい。
【００３５】
図５（ａ）に示す工程に次いで、図５（ｂ）に示す工程では、第１のコンタクトホール３０１およびダミーコンタクトホール３０２に金属を充填し、余分な金属をＣＭＰ法などの方法によって除去する。これによって、第１のコンタクトプラグ３０３およびダミーコンタクトプラグ３０４が形成される。このとき、ダミーコンタクトホール３０２が設けられていることによって、エロージョンが低減される。第１のコンタクトプラグ３０３は、電気信号の伝達のためのコンタクトプラグであり、ダミーコンタクトプラグ３０４は、電気信号の伝達には寄与しないコンタクトプラグである。
【００３６】
図５（ｂ）に示す工程に次いで、図６（ａ）に示す工程では、画素領域２０１のゲート電極２０７および周辺回路領域２０２のゲート電極２０８のための第２のコンタクトホール３０５を、絶縁膜２１７を貫通するように形成する。第２のコンタクトホール３０５は、絶縁膜２１７の上にフォトリソグラフィー工程によってエッチングマスクを形成し、その後、該エッチマスクの開口を通して絶縁膜２１７をエッチングすることによって形成されうる。第２のコンタクトホール３０５を形成する条件は、第２のコンタクトホール３０５の底にゲート電極２０７およびゲート電極２０８（シリサイド層２１６が存在する場合にはシリサイド層２１６）が露出するように決定される。
【００３７】
図６（ａ）に示す工程に次いで、図６（ｂ）に示す工程では、第２のコンタクトホール３０５に金属を充填し、余分な金属をＣＭＰ法などの方法によって除去することによって、第２のコンタクトプラグ３０６を形成する。ここで、第２のコンタクトプラグ３０６を形成するために余分な金属をＣＭＰ法などの方法によって除去する際、第１のコンタクトプラグ３０３およびダミーコンタクトプラグ３０４が存在するので、エロージョンは発生しにくい。第２のコンタクトプラグ３０６は、電気信号の伝達のためのコンタクトプラグである。
【００３８】
以降の工程では、絶縁膜２１７の上に複数の配線層を含む積層配線構造が構成され、その上に、必要に応じて、カラーフィルタ層および／またはマイクロレンズアレイが配置されうる。
【００３９】
上記の実施形態では、半導体基板の半導体領域に接続されるコンタクトプラグを形成した後にゲート電極に接続されるコンタクトプラグを形成する。これとは逆に、ゲート電極に接続されるコンタクトプラグを形成した後に半導体領域に接続されるコンタクトプラグを形成してもよい。この場合、ゲート電極に接続されるコンタクトプラグが形成される際にダミーコンタクトプラグが形成される。
【００４０】
以下、図７−図９を参照しながら本発明の第３実施形態の製造方法を説明する。なお、第３実施形態として言及しない事項は、第１又は第２実施形態に従いうる。第３実施形態の製造方法は、図１に例示されるような固体撮像装置の製造にも適用されうるし、固体撮像装置以外の半導体装置にも適用されうる。第３実施形態では、ＰＭＯＳトランジスタの半導体領域（拡散領域）に接続されるコンタクトプラグとＮＭＯＳトランジスタの半導体領域（拡散領域）に接続されるコンタクトプラグとを別個の工程で形成する。ダミーコンタクトプラグは、先に形成されるコンタクトプラグとともに形成される。即ち、第３実施形態では、第１工程では、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの一方に接続されるように第１のコンタクトプラグを形成する。そして、第１工程の後に実施される第２程では、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの他方に接続されるように第２のコンタクトプラグを形成する。
【００４１】
ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのゲート電極に接続されるコンタクトプラグは、ＰＭＯＳトランジスタの半導体領域に接続されるコンタクトプラグまたはＮＭＯＳトランジスタの半導体領域に接続されるコンタクトプラグの形成時に形成されうる。あるいは、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのゲート電極に接続されるコンタクトプラグの形成工程が追加で設けられてもよい。
【００４２】
半導体装置は、ＮＭＯＳトランジスタ領域４０１、ＰＭＯＳトランジスタ領域４０２およびダミーパターン領域４１１を有する。図７−図９に示す例では、半導体基板２００は、表面にＮ型半導体領域を有するシリコン単結晶基板であり、ＮＭＯＳトランジスタ領域４０１には、Ｐ型ウエル４１９が形成されている。半導体基板２００には、素子分離２０４が形成されている。
【００４３】
ＮＭＯＳトランジスタ領域４０１に配置されたＮＭＯＳトランジスタは、拡散領域（ソース領域、ドレイン領域）４０４、４０５と、ゲート絶縁膜を介して半導体基板２００の上に配置されたゲート電極４０３とを含みうる。ゲート電極４０３の側面にはサイドスペーサが形成されうる。サイドスペーサは、例えば、シリコン酸化膜４０８およびシリコン窒化膜４０９で構成されうる。
【００４４】
ＰＭＯＳトランジスタ領域４０２に配置されたＰＭＯＳトランジスタは、拡散領域（ソース領域、ドレイン領域）４０６、４０７と、ゲート絶縁膜を介して半導体基板２００の上に配置されたゲート電極４０３とを含みうる。ゲート電極４０３の側面にはサイドスペーサが形成されうる。サイドスペーサは、例えば、シリコン酸化膜４０８およびシリコン窒化膜４０９で構成されうる。ダミーパターン領域４１１には、ゲート電極のダミーパターン４１２が配置されている。ここで、ダミーパターン４１２は、回路を構成しないパターンである。
【００４５】
ＮＭＯＳトランジスタ領域４０１のＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ領域４０２のＰＭＯＳトランジスタおよびダミーパターン領域４１１のダミーパターン４１２は、絶縁膜２１７によって覆われている。絶縁膜２１７は、例えば、シリコン酸化膜、または、ボロンおよびリンを含んだシリコン酸化膜（ＢＰＳＧ）で構成されうる。
【００４６】
図７（ａ）に示す工程に次いで図７（ｂ）に示す工程が実施される。図７（ｂ）に示す工程では、ＮＭＯＳトランジスタ領域４０１の半導体領域（拡散領域）４０４に通じる第１のコンタクトホール４１３を形成するとともに、ダミーパターン領域４１１に通じるダミーコンタクトホール４１４を形成する。次いで、第１のコンタクトホール４１３を通して、オーミックコンタクトを形成するための不純物を半導体領域（拡散領域）４０４に注入する。この際に、ダミーコンタクトホール４１４を通してダミーパターン４１２にも不純物が注入されてもよい。
【００４７】
図７（ｂ）に示す工程に次いで、図８（ａ）に示す工程では、第１のコンタクトホール４１３およびダミーコンタクトホール４１４に金属を充填し、余分な金属をＣＭＰ法などの方法によって除去する。これによって、第１のコンタクトプラグ４１５およびダミーコンタクトプラグ４１６が形成される。このとき、ダミーコンタクトプラグ４１６が設けられていることによって、エロージョンが低減される。第１のコンタクトプラグ４１５は、電気信号の伝達のためのコンタクトプラグであり、ダミーコンタクトプラグ４１６は、電気信号の伝達には寄与しないコンタクトプラグである。
【００４８】
図８（ａ）に示す工程に次いで、図８（ｂ）に示す工程では、ＰＭＯＳトランジスタ領域４０２の半導体領域（拡散領域）４０６における絶縁膜２１７に第２のコンタクトホール４１７を形成する。次いで、第２のコンタクトホール４１７を通して、オーミックコンタクトを形成するための不純物を半導体領域（拡散領域）４０６に注入する。
【００４９】
図８（ｂ）に示す工程に次いで、図９に示す工程では、第２のコンタクトホール４１７に金属を充填し、余分な金属をＣＭＰ法などの方法によって除去することによって、第２のコンタクトプラグ４１８を形成する。ここで、第２のコンタクトプラグ４１８を形成するために余分な金属をＣＭＰ法などの方法によって除去する際、第１のコンタクトプラグ４１５およびダミーコンタクトプラグ４１６が存在するので、エロージョンは発生しにくい。第２のコンタクトプラグ４１８は、電気信号の伝達のためのコンタクトプラグである。
【００５０】
以降の工程では、絶縁膜２１７の上に複数の配線層を含む積層配線構造が構成される。
【００５１】
上記の実施形態では、ＮＭＯＳトランジスタのためのコンタクトプラグを形成した後にＰＭＯＳトランジスタのためのコンタクトプラグを形成する。これとは逆に、ＰＭＯＳトランジスタのためのコンタクトプラグを形成した後にＮＭＯＳトランジスタのためのコンタクトプラグを形成してもよい。この場合、ＰＭＯＳトランジスタのためのコンタクトプラグを形成する際にダミーコンタクトプラグが形成される。
【図１】
2014045088.tif 000003
【図２】
2014045088.tif 000004
【図３】
2014045088.tif 000005
【図４】
2014045088.tif 000006
【図５】
2014045088.tif 000007
【図６】
2014045088.tif 000008
【図７】
2014045088.tif 000009
【図８】
2014045088.tif 000010
【図９】
2014045088.tif 000011