(57)【要約】【課題】ＥＬ素子の寿命を延ばすことが可能なＥＬ表示装置。【解決手段】第１のトランジスタ、第２のトランジスタ、及び有機ＥＬ素子をそれぞれ含む複数の画素を有する表示装置であって、表示装置は有機ＥＬ素子の発光する時間を制御することで階調表示を行い、有機ＥＬ素子は画素電極と対向電極とをそれぞれ有しており、有機ＥＬ素子には、逆の極性のＥＬ駆動電圧がかかる期間がある。【選択図】図３
2014197204.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタ、第２のトランジスタ、及び有機ＥＬ素子を含む画素を複数有し、
前記第１のトランジスタのゲート電極はゲート信号線に電気的に接続され、前記第１のトランジスタのソース及びドレインの一方はソース信号線に電気的に接続され、前記第１のトランジスタのソース及びドレインの他方は前記第２のトランジスタのゲート電極に電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は電源供給線に電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は前記有機ＥＬ素子の画素電極に電気的に接続され、
前記有機ＥＬ素子の対向電極は電源に電気的に接続され、
前記有機ＥＬ素子には、一定期間ごとに逆の極性のＥＬ駆動電圧がかかることを特徴とするＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成されたＥ
Ｌディスプレイ（表示装置）に関する。特に半導体素子（半導体薄膜を用いた素子）を用
いたＥＬディスプレイに関する。またＥＬディスプレイを表示部に用いた電子機器に関す
る。
【背景技術】
【０００２】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型表示装
置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモ
ルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高い
ので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制
御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り
込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減
など、様々な利点が得られる。
【０００４】
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型ＥＬディ
スプレイの研究が活発化している。ＥＬディスプレイは有機ＥＬディスプレイ（ＯＥＬＤ
：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic 
Light Emitting Diode）とも呼ばれている。
【０００５】
ＥＬディスプレイは、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極間
にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的
には、イーストマン・コダック・カンパニーのTangらが提案した「正孔輸送層／発光層／
電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研
究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【０００６】
また他にも、画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔
注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発
光層に対して蛍光性色素等をドーピングしても良い。
【０００７】
本明細書において一対の電極間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって
上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に
含まれる。
【０００８】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層
においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光す
ることを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で
形成される発光素子をＥＬ素子と呼ぶ。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＥＬディスプレイを実用化する上で問題となっているのが、ＥＬ層の劣化によるＥＬ素
子の寿命の短さであった。ＥＬ層の寿命の長さを左右する要因として、ＥＬディスプレイ
を駆動するデバイスの構造、ＥＬ層を構成する有機ＥＬ材料の特性、電極の材料、作成行
程における条件等が挙げられる。
【００１０】
そして上述した要因の他に、ＥＬ層の寿命の長さを左右する要因として最近注目されて
いるのが、ＥＬディスプレイの駆動方法である。
【００１１】
ＥＬ素子を発光させるために、ＥＬ層を挟んだ陽極と陰極の２つの電極に、直流の電流
をかける方法が、従来一般的に用いられてきた。従来のデジタル方式の時分割階調表示に
ついて、図１６を用いて説明する。ここではｎビットデジタル駆動方式により２n階調の
フルカラー表示を行う場合について説明する。
【００１２】
図１５にＥＬディスプレイの画素部の構造を示す。ゲート信号が入力されるゲート信号線
（Ｇ１〜Ｇｎ）は、各画素が有するスイッチング用ＴＦＴ１５０１のゲート電極に接続さ
れている。また各画素の有するスイッチング用ＴＦＴ１５０１のソース領域とドレイン領
域は、一方がデジタルデータ信号を入力するソース信号線（データ信号線ともいう）（Ｓ
１〜Ｓｎ）に、もう一方が各画素が有するＥＬ駆動用ＴＦＴ１５０４のゲート電極及び各
画素が有するコンデンサ１５０８にそれぞれ接続されている。
【００１３】
各画素が有するＥＬ駆動用ＴＦＴ１５０４のソース領域とドレイン領域は、それぞれ一方
は電源供給線（Ｖ１〜Ｖｎ）に、もう一方はＥＬ素子１５０６に接続されている。電源供
給線（Ｖ１〜Ｖｎ）の電位を電源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｎ）は、各画素
が有するコンデンサ１５０８に接続されている。なおデジタルデータ信号とは、デジタル
のビデオ信号を意味する。
【００１４】
ＥＬ素子１５０６は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。
陽極がＥＬ駆動用ＴＦＴ１５０４のソース領域またはドレイン領域と接続している場合、
言い換えると陽極が画素電極の場合、対向電極である陰極は一定の電位に保たれる。逆に
陰極がＥＬ駆動用ＴＦＴ１５０４のソース領域またはドレイン領域と接続している場合、
言い換えると陰極が画素電極の場合、対向電極である陽極は一定の電位に保たれる。
【００１５】
また本明細書において、対向電極の電位を定常電位と呼ぶ。なお対向電極に定常電位を与
える電源を定常電源と呼ぶ。陽極の電位は陰極にかかる電位よりも高いことが望ましい。
そのため定常電位は、対向電極が陽極か陰極かによって変わってくる。例えば対向電極が
陽極の場合、定常電位は電源電位よりも高くすることが望ましい。逆に対向電極が陰極の
場合、定常電位は電源電位よりも低くすることが望ましい。
【００１６】
対向電極の定常電位と画素電極の電源電位との電位差がＥＬ駆動電圧であり、このＥＬ駆
動電圧がＥＬ層にかかる。
【００１７】
図１６に従来のＥＬディスプレイのデジタル方式の直流駆動におけるタイミングチャー
トを示す。まず、１フレーム期間をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割す
る。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼
ぶ。通常のＥＬディスプレイでは発振周波数は６０Ｈｚ以上、即ち１秒間に６０以上のフ
レーム期間が設けられており、１秒間に６０以上の画像が表示されている。１秒間に表示
される画像の数が６０より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち
始める。なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。
階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動
しなければならない。
【００１８】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けら
れる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する
時間であり、サステイン期間（点灯期間とも呼ぶ）とは、ＥＬ素子を発光させる期間を示
している。
【００１９】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜
Ｔａｎ）の長さは全て同じである。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔ
ｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【００２０】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0
：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを
出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調の
うち所望の階調表示を行うことができる。
【００２１】
まずアドレス期間において、電源供給線（Ｖ１〜Ｖｎ）は定常電位と同じ高さの電源電
位に保たれている。本明細書において、デジタル駆動のアドレス期間における電源電位を
オフの電源電位と呼ぶ。なおオフの電源電位の高さは、ＥＬ素子１５０６が発光しない範
囲で、定常電位の高さと同じであれば良い。なおこのときのＥＬ駆動電圧をオフのＥＬ駆
動電圧と呼ぶ。理想的にはオフのＥＬ駆動電圧は０Ｖであることが望ましいが、ＥＬ素子
１５０６が発光しない程度の大きさであれば良い。
【００２２】
そしてゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１にゲート電極が接続
されているスイッチング用ＴＦＴ１５０１が、全てＯＮの状態になる。
【００２３】
そしてゲート信号線Ｇ１にゲート電極が接続されているスイッチング用ＴＦＴ１５０１
がＯＮの状態で、ソース信号線（Ｓ１〜Ｓｎ）に順にデジタルデータ信号が入力される。
デジタルデータ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタ
ルデータ信号がそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味している。
そしてソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オン（ＯＮ）の
状態のスイッチング用ＴＦＴ１５０１を介してＥＬ駆動用ＴＦＴ１５０４のゲート電極に
入力される。またコンデンサ１５０８にもデジタルデータ信号が入力され保持される。
【００２４】
次にゲート信号線Ｇ２にゲート信号が入力され、ゲート信号線Ｇ２にゲート電極が接続
されているスイッチング用ＴＦＴ１５０１全てがＯＮの状態になる。そしてゲート信号線
Ｇ２にゲート電極が接続されているスイッチング用ＴＦＴ１５０１をＯＮにした状態で、
ソース信号線（Ｓ１〜Ｓｎ）に順にデジタルデータ信号が入力される。ソース信号線（Ｓ
１〜Ｓｎ）に入力されたデジタルデータ信号は、スイッチング用ＴＦＴ１５０１を介して
ＥＬ駆動用ＴＦＴ１５０４のゲート電極に入力される。またコンデンサ１５０８にもデジ
タルデータ信号が入力され保持される。
【００２５】
上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力される。全ての画素に
デジタルデータ信号が入力されるまでの期間がアドレス期間である。
【００２６】
アドレス期間が終了と同時にサステイン期間となる。サステイン期間になると、電源供
給線（Ｖ１〜Ｖｎ）の電位は、オフの電源電位からオンの電源電位に変わる。本明細書に
おいて、デジタル駆動の場合、サステイン期間における電源電位をオンの電源電位と呼ぶ
。オンの電源電位は、ＥＬ素子が発光する程度に定常電位との間に電位差を有していれば
よい。なおこの電位差をオンのＥＬ駆動電圧と呼ぶ。なおオフの電源電位とオンの電源電
位とを総称して電源電位と呼ぶ。またオンのＥＬ駆動電圧とオフのＥＬ駆動電圧を総称し
てＥＬ駆動電圧と呼ぶ。
【００２７】
サステイン期間において、スイッチング用ＴＦＴ１５０１はオフ状態となる。そしてコン
デンサ１５０８において保持されたデジタルデータ信号が、ＥＬ駆動用ＴＦＴ１５０４の
ゲート電極に入力される。
【００２８】
デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１５０４はオ
フ状態となり、ＥＬ素子１５０６の画素電極はオフの電源電位に保たれたままである。そ
の結果、「０」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子１
５０６は発光しない。
【００２９】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１５０４はオン状態となり、
ＥＬ素子１５０６の画素電極はオンの電源電位になる。その結果、「１」の情報を有する
デジタルデータ信号が印加された画素が有するＥＬ素子１５０６は発光する。
【００３０】
全てのスイッチング用ＴＦＴ１５０１がオフ状態である期間がサステイン期間である。
【００３１】
ＥＬ素子は、Ｔｓ１〜Ｔｓｎまでのいずれかの期間において発光する。Ｔｓｎの期間に
おいて、所定のＥＬ素子を発光（所定の画素を点灯）させたとする。
【００３２】
次に、再びアドレス期間が出現し、全画素にデジタルデータ信号を入力した後、サステ
イン期間が出現する。このときはＴｓ１〜Ｔｓ（ｎ−１）のいずれかのサステイン期間が
出現する。ここではＴｓ（ｎ−１）が出現し、Ｔｓ（ｎ−１）
の期間において、所定の画素を点灯させたとする。
【００３３】
以下、残りのｎ−２個のサブフレームにおいても同様の動作を繰り返し、順次Ｔｓ（ｎ
−２）、Ｔｓ（ｎ−３）…Ｔｓ１とサステイン期間が出現し、それぞれのサブフレームに
おいて所定の画素を点灯させたとする。
【００３４】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、
１フレーム期間内に画素が点灯していたサステイン期間、言い換えると「１」の情報を有
するデジタルデータ信号が画素に印加されたアドレス期間の直後のサステイン期間の長さ
を積算することによって、その画素の階調がきまる。
例えば、ｎ＝８のとき、全部のサステイン期間で画素が発光した場合の輝度を１００％と
すると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ
３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【００３５】
このように従来ＥＬディスプレイは直流駆動されており、ＥＬ層に加えられるＥＬ駆動
電圧は常に同じ極性を有していた。
【００３６】
しかし「TSUTSUI T, JPN J Appl Phys Part 2 VOL. 37, NO. 11B PAGE. L1406-L1408 199
8」において紹介されているように、ＥＬ素子に一定期間ごとに逆の極性のＥＬ駆動電圧
をかけることによって、ＥＬ素子の電流―電圧特性の劣化が改善されることが見いだされ
ている。
【００３７】
しかし、ＥＬ素子に一定期間ごとに逆の極性のＥＬ駆動電圧をかけることによって、Ｅ
Ｌ素子の電流―電圧特性の劣化が改善されることを利用したＥＬディスプレイの駆動方法
、及び前記駆動方法を利用したＥＬディスプレイは、具体的には提案されていなかった。
【００３８】
そこで、ＥＬ素子の寿命を延ばすために、ＥＬ素子に一定期間ごとに逆の極性のＥＬ駆
動電圧をかけて表示を行うＥＬディスプレイの駆動方法（以下、本明細書において交流駆
動と呼ぶ）の提案、及び前記駆動方法を用いたＥＬディスプレイの作製が切望されていた
。特に交流駆動により表示を行うアクティブマトリクス型ＥＬディスプレイの作製が切望
されていた。
【課題を解決するための手段】
【００３９】
本願発明は、ＥＬディスプレイの駆動において、ＥＬ素子が有する第１の電極を一定の
電位（定常電位）に保ち、第２の電極を電源供給線の電位（電源電位）
に保つ。そして一定期間ごとに、定常電位と電源電位の差であるＥＬ駆動電圧の極性が逆
になるように、定常電位を固定し、電源電位の高さを変える。例えばある期間において定
常電位がＶT、電源電位がＶD、ＥＬ駆動電圧がＶT−ＶD＝ΔＶだったとすると、次の期間
において定常電位がＶT、電源電位がＶD’、ＥＬ駆動電圧がＶT−ＶD’＝−ΔＶとなる。
【００４０】
デジタル方式の駆動回路による時分割階調表示の場合、１フレーム期間ごとにＥＬ駆動
電圧の極性を逆に変化させても良いし、１サブフレーム期間ごとにＥＬ駆動電圧の極性を
逆に変化させても良い。
【００４１】
アナログ方式の駆動回路の場合、１フレーム期間ごとにＥＬ駆動電圧を逆の極性に変化
させる。
【００４２】
なお、ＥＬ素子はダイオードであるため、ある極性をもつＥＬ駆動電圧を加えてＥＬ素子
が発光した場合、逆の極性を有するＥＬ駆動電圧加えてもＥＬ素子は発光しない。
【００４３】
上記構成によって、ＥＬ素子に一定期間ごとに逆の極性のＥＬ駆動電圧がかかる。よっ
て、ＥＬ素子の電流―電圧特性の劣化が改善され、ＥＬ素子の寿命を従来の駆動方式に比
べて長くすることが可能になる。
【００４４】
また上述したように、交流駆動において、１フレーム期間ごとに画像の表示を行う場合
、観察者の目にフリッカとしてちらつきが生じてしまう。
【００４５】
そのため本願発明では、直流駆動において観察者の目にフリッカが生じない周波数の倍
以上の周波数でＥＬディスプレイを交流駆動するのが好ましい。つまり１秒間に１２０以
上のフレーム期間を設け、６０以上の画像を表示するのが好ましい。上記構成によって、
交流駆動によるフリッカを防ぐ。
【００４６】
また本願発明の交流駆動は、アクティブマトリクス型のＥＬ表示装置だけではなく、パ
ッシブ型のＥＬ表示装置にも適用可能である。
【００４７】
以下に、本願発明の構成を示す。
【００４８】
本願発明によって、  複数のＥＬ素子を含む複数の画素を有する表示装置であって、  
前記表示装置は１フレーム期間における前記複数のＥＬ素子の発光する時間を制御するこ
とで階調表示を行い、  前記複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有し
ており、  前記第１の電極は一定の電位に保たれており、  前記第２の電極の電位は、前
記第１の電極にかかる電位と、前記第２の電極にかかる電位の差であるＥＬ駆動電圧の極
性が１フレーム期間ごとに逆になるように変化していることを特徴とする表示装置が提供
される。
【００４９】
本願発明によって、  複数のＥＬ素子を含む複数の画素を有する表示装置であって、  
前記表示装置は、１フレーム期間に含まれる複数のサブフレーム期間のうち、前記複数の
ＥＬ素子が発光したサブフレーム期間の長さの和を制御することによって階調表示を行い
、  前記複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有しており、  前記第１
の電極は一定の電位に保たれており、  前記第２の電極の電位は、前記第１の電極にかか
る電位と、前記第２の電極にかかる電位の差であるＥＬ駆動電圧の極性が前記サブフレー
ム期間ごとに逆になるように変化していることを特徴とする表示装置が提供される。
【００５０】
本願発明によって、  複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御す
る複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複
数のスイッチング用ＴＦＴと、を含む複数の画素を有する表示装置であって、  前記表示
装置は１フレーム期間における前記複数のＥＬ素子の発光する時間を制御することで階調
表示を行い、  前記複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有しており、
前記第１の電極は一定の電位に保たれており、  前記第２の電極の電位は、前記第１の
電極にかかる電位と、前記第２の電極にかかる電位の差であるＥＬ駆動電圧の極性が１フ
レーム期間ごとに逆になるように変化していることを特徴とする表示装置が提供される。
【００５１】
本願発明によって、  複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御す
る複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複
数のスイッチング用ＴＦＴと、を含む複数の画素を有する表示装置であって、  前記表示
装置は、１フレーム期間に含まれる複数のサブフレーム期間のうち、前記複数のＥＬ素子
が発光したサブフレーム期間の長さの和を制御することによって階調表示を行い、  前記
複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有しており、  前記第１の電極は
一定の電位に保たれており、  前記第２の電極の電位は、前記第１の電極にかかる電位と
、前記第２の電極にかかる電位の差であるＥＬ駆動電圧の極性が前記各フレーム期間ごと
に逆になるように変化していることを特徴とする表示装置が提供される。
【００５２】
本願発明によって、  複数のＥＬ素子を含む複数の画素を有する表示装置であって、  
前記表示装置は１フレーム期間における前記複数のＥＬ素子の発光する時間を制御するこ
とで階調表示を行い、  前記複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有し
ており、  前記第１の電極は一定の電位に保たれており、  前記第２の電極の電位は、前
記第１の電極にかかる電位と、前記第２の電極にかかる電位の差であるＥＬ駆動電圧の極
性が１フレーム期間ごとに逆になるように変化しており、  前記複数の画素のうち、隣り
合う画素同士で、前記第２の電極にかかる電圧を供給する電源供給線を共有していること
を特徴とする表示装置が提供される。
【００５３】
本願発明によって、  複数のＥＬ素子を含む複数の画素を有する表示装置であって、  
前記表示装置は、１フレーム期間に含まれる複数のサブフレーム期間のうち、前記複数の
ＥＬ素子が発光したサブフレーム期間の長さの和を制御することによって階調表示を行い
、  前記複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有しており、  前記第１
の電極は一定の電位に保たれており、  前記第２の電極の電位は、前記第１の電極にかか
る電位と、前記第２の電極にかかる電位の差であるＥＬ駆動電圧の極性が前記フレーム期
間ごとに逆になるように変化しており、  前記複数の画素のうち、隣り合う画素同士で、
前記第２の電極にかかる電圧を供給する電源供給線を共有していることを特徴とする表示
装置が提供される。
【００５４】
本願発明によって、  複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御す
る複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複
数のスイッチング用ＴＦＴと、を含む複数の画素を有する表示装置であって、  前記表示
装置は１フレーム期間における前記複数のＥＬ素子の発光する時間を制御することで階調
表示を行い、  前記複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有しており、
前記第１の電極は一定の電位に保たれており、  前記第２の電極の電位は、前記第１の
電極にかかる電位と、前記第２の電極にかかる電位の差であるＥＬ駆動電圧の極性が１フ
レーム期間ごとに逆になるように変化しており、  前記複数の画素のうち、隣り合う画素
同士で、前記第２の電極にかかる電圧を供給する電源供給線を共有していることを特徴と
する表示装置が提供される。
【００５５】
本願発明によって、  複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御す
る複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複
数のスイッチング用ＴＦＴと、を含む複数の画素を有する表示装置であって、  前記表示
装置は、１フレーム期間に含まれる複数のサブフレーム期間のうち、前記複数のＥＬ素子
が発光したサブフレーム期間の長さの和を制御することによって階調表示を行い、  前記
複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有しており、  前記第１の電極は
一定の電位に保たれており、  前記第２の電極の電位は、前記第１の電極にかかる電位と
、前記第２の電極にかかる電位の差であるＥＬ駆動電圧の極性が前記サブフレーム期間ご
とに逆になるように変化しており、  前記複数の画素のうち、隣り合う画素同士で、前記
第２の電極にかかる電圧を供給する電源供給線を共有していることを特徴とする表示装置
が提供される。
【００５６】
前記ＥＬ駆動用ＴＦＴと前記スイッチング用ＴＦＴとは、ｎチャネル型ＴＦＴまたはｐ
チャネル型ＴＦＴである。
【００５７】
前記複数のＥＬ素子の発光は、スイッチング用ＴＦＴに入力されるデジタルデータ信号
によって制御されていても良い。
【００５８】
前記１フレーム期間とは１／１２０ｓ以下であれば良い。
【００５９】
本願発明によって、  複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御す
る複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複
数のスイッチング用ＴＦＴと、を含む複数の画素を有する表示装置であって、  前記表示
装置は、スイッチング用ＴＦＴのソース領域にアナログのビデオ信号を入力することで階
調表示を行い、  前記複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有しており
、  前記第１の電極は一定の電位に保たれており、  前記第２の電極は、１フレーム期間
ごとに第１の電極にかかる電圧を基準として逆の極性を有する電圧に保たれていることを
特徴とする表示装置が提供される。
【００６０】
本願発明によって、  複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御す
る複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複
数のスイッチング用ＴＦＴと、を含む複数の画素を有する表示装置であって、  前記表示
装置は、スイッチング用ＴＦＴのソース領域にアナログのビデオ信号を入力することで階
調表示を行い、  前記複数のＥＬ素子は第１の電極と第２の電極とをそれぞれ有しており
、  前記第１の電極は一定の電位に保たれており、  前記第２の電極は、１フレーム期間
ごとに第１の電極にかかる電圧を基準として逆の極性を有する電圧に保たれており、  前
記複数の画素のうち、隣り合う画素同士で、前記第２の電極にかかる電圧を供給する電源
供給線を共有していることを特徴とする表示装置が提供される。
【００６１】
前記ＥＬ駆動用ＴＦＴと前記スイッチング用ＴＦＴとは、ｎチャネル型ＴＦＴまたはｐ
チャネル型ＴＦＴである。
【００６２】
前記１フレーム期間とは１／１２０ｓ以下であれば良い。
【００６３】
前記複数のＥＬ素子が有するＥＬ層は低分子系有機物質またはポリマー系有機物質であ
っても良い。
【００６４】
前記低分子系有機物質は、Ａｌｑ3（トリス−８−キノリライト−アルミニウム）また
はＴＰＤ（トリフェニルアミン誘導体）からなっていても良い。
【００６５】
前記ポリマー系有機物質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニル
カルバゾール）またはポリカーボネートからなっていても良い。
【００６６】
前記表示装置を用いることを特徴とするコンピュータ。
【００６７】
前記表示装置を用いることを特徴とするビデオカメラ。
【００６８】
前記表示装置を用いることを特徴とするＤＶＤプレーヤー。
【発明の効果】
【００６９】
上記構成によって、ＥＬ素子に一定期間ごとに逆の極性のＥＬ駆動電圧がかかる。よっ
て、ＥＬ素子の電流―電圧特性の劣化が改善され、ＥＬ素子の寿命を従来の駆動方式に比
べて長くすることが可能になる。
【００７０】
また上述したように、交流駆動において、１フレーム期間ごとに画像の表示を行う場合
、観察者の目にフリッカとしてちらつきが生じてしまう。
【００７１】
そのため本願発明では、直流駆動において観察者の目にフリッカが生じない周波数の倍
以上の周波数でＥＬディスプレイを交流駆動するのが好ましい。つまり１２０Ｈｚ以上の
周波数で画像を表示するのが好ましい。上記構成によって、交流駆動によるフリッカを防
ぐ。
【図面の簡単な説明】
【００７２】
【図１】本願発明のＥＬディスプレイの構成を示す図。
【図２】本願発明の画素部の回路図。
【図３】本願発明のデジタル方式の交流駆動のタイミングチャート。
【図４】本願発明のアナログ方式の交流駆動のタイミングチャート。
【図５】本願発明のデジタル方式の交流駆動のタイミングチャート。
【図６】本願発明のＥＬディスプレイの画素部の回路図と上面図。
【図７】本願発明のＥＬディスプレイの断面構造を示す図。
【図８】ＥＬディスプレイの作製工程を示す図。
【図９】ＥＬディスプレイの作製工程を示す図。
【図１０】ＥＬディスプレイの作製工程を示す図。
【図１１】ＥＬディスプレイの作製工程を示す図。
【図１２】ＥＬモジュールの外観を示す図。
【図１３】ＥＬモジュールの外観を示す図。
【図１４】電子機器の具体例を示す図。
【図１５】従来のＥＬディスプレイの画素部の回路図。
【図１６】従来のデジタル方式の交流駆動のタイミングチャート。
【図１７】本願発明のＥＬディスプレイの画素部の回路図。
【図１８】本願発明のＥＬディスプレイの画素部の回路図。
【図１９】本願発明のＥＬディスプレイの画素部の回路図。
【図２０】本願発明のＥＬディスプレイの画素部の回路図。
【図２１】本願発明のＥＬディスプレイの断面構造を示す図。
【発明を実施するための形態】
【００７３】
本願発明の構成を、デジタル駆動方式の時分割階調表示を行うＥＬディスプレイの例を
用いて説明する。図１に本願発明の回路構成の一例を示す。
【００７４】
図１のＥＬディスプレイは、基板上に形成されたＴＦＴによって画素部１０１、画素部
の周辺に配置されたソース信号側駆動回路１０２及びゲート信号側駆動回路１０３を有し
ている。なお、本実施の形態でＥＬディスプレイはソース信号側駆動回路とゲート信号側
駆動回路とを１つずつ有しているが、本願発明においてソース信号側駆動回路は２つあっ
てもよい。またゲート信号側駆動回路も２つあってもよい。
【００７５】
ソース信号側駆動回路１０２は基本的にシフトレジスタ１０２a、ラッチ（Ａ）１０２b
、ラッチ（Ｂ）１０２cを含む。また、シフトレジスタ１０２aにはクロック信号（ＣＫ）
及びスタートパルス（ＳＰ）が入力され、ラッチ（Ａ）１０２bにはデジタルデータ信号
（Digital Data Signals）が入力され、ラッチ（Ｂ）１０２cにはラッチ信号（Latch Sig
nals）が入力される。
【００７６】
また図示しないが、ゲート信号側駆動回路１０３はシフトレジスタ、バッファを有する
。バッファの出力側にマルチプレクサを設けても良い。
【００７７】
画素部１０１に入力されるデジタルデータ信号は、時分割階調データ信号発生回路１１
４にて形成される。この回路ではアナログ信号又はデジタル信号でなるビデオ信号（画像
情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時
分割階調表示を行うために必要なタイミングパルス等を発生させる回路である。
【００７８】
典型的には、時分割階調データ信号発生回路１１４には、１フレーム期間をｎビット（
ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら
複数のサブフレーム期間においてアドレス期間及びサステイン期間を選択する手段と、そ
のサステイン期間の長さをＴｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ(n-１)：Ｔｓ(n)＝２0：２
-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する手段とが含まれる。
【００７９】
この時分割階調データ信号発生回路１１４は、本願発明のＥＬディスプレイの外部に設
けられても良い。その場合、そこで形成されたデジタルデータ信号が本願発明のＥＬディ
スプレイに入力される構成となる。この場合、本願発明のＥＬディスプレイを表示ディス
プレイとして有する電子機器（ＥＬ表示装置）は、本願発明のＥＬディスプレイと時分割
階調データ信号発生回路を別の部品として含むことになる。
【００８０】
また、時分割階調データ信号発生回路１１４をＩＣチップなどの形で本願発明のＥＬデ
ィスプレイに実装しても良い。その場合、そのＩＣチップで形成されたデジタルデータ信
号が本願発明のＥＬディスプレイに入力される構成となる。この場合、本願発明のＥＬデ
ィスプレイをディスプレイとして有する電子機器は、時分割階調データ信号発生回路を含
むＩＣチップを実装した本願発明のＥＬディスプレイを部品として含むことになる。
【００８１】
また最終的には、時分割階調データ信号発生回路１１４を画素部１０１、ソース信号側
駆動回路１０２及びゲート信号側駆動回路１０３と同一の基板上にＴＦＴでもって形成し
うる。この場合、ＥＬディスプレイに画像情報を含むビデオ信号を入力すれば全て基板上
で処理することができる。この場合の時分割階調データ信号発生回路はポリシリコン膜を
活性層とするＴＦＴで形成しても良い。また、この場合、本願発明のＥＬディスプレイを
ディスプレイとして有する電子機器は、時分割階調データ信号発生回路がＥＬディスプレ
イ自体に内蔵されており、電子機器の小型化を図ることが可能である。
【００８２】
画素部１０１にはマトリクス状に複数の画素１０４が配列される。画素１０４の拡大図
を図２（Ａ）に示す。図２（Ａ）において、１０５はスイッチング用ＴＦＴである。スイ
ッチング用ＴＦＴ１０５のゲート電極は、ゲート信号を入力するゲート信号線１０６に接
続されている。スイッチング用ＴＦＴ１０５のソース領域とドレイン領域は、一方がデジ
タルデータ信号を入力するソース信号線１０７に、もう一方がＥＬ駆動用ＴＦＴ１０８の
ゲート電極及び各画素が有するコンデンサ１１３にそれぞれ接続されている。
【００８３】
また、ＥＬ駆動用ＴＦＴ１０８のソース領域とドレイン領域は、一方が電源供給線１１
１に接続され、もう一方はＥＬ素子１１０に接続される。電源供給線１１１はコンデンサ
１１３に接続されている。コンデンサ１１３はスイッチング用ＴＦＴ１０５が非選択状態
（オフ状態）にある時、ＥＬ駆動用ＴＦＴ１０８のゲート電圧を保持するために設けられ
ている。
【００８４】
ＥＬ素子１１０は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽
極がＥＬ駆動用ＴＦＴ１１０のソース領域またはドレイン領域と接続している場合、言い
換えると陽極が画素電極の場合、陰極は対向電極である。逆に陰極がＥＬ駆動用ＴＦＴ１
１０のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極
の場合、陽極は対向電極である。
【００８５】
電源供給線１１１は電源電位に保たれている。本実施の形態において、電源電位は常に
一定の電位に保たれる
【００８６】
なお、ＥＬ駆動用ＴＦＴ１０８のドレイン領域またはソース領域と、ＥＬ素子１１０と
の間に抵抗体を設けても良い。抵抗体を設けることによって、ＥＬ駆動用ＴＦＴからＥＬ
素子へ供給される電流量を制御し、ＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐこと
が可能になる。抵抗体はＥＬ駆動用ＴＦＴ１０８のオン抵抗よりも十分に大きい抵抗値を
示す素子であれば良いため構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオン状態
の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵
抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好まし
くは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層
を用いると形成が容易であり好ましい。
【００８７】
次に本願発明の交流駆動について、図２（Ｂ）及び図３を用いて説明する。ここではｎ
ビットデジタル駆動方式により２n階調のフルカラーの時分割階調表示を行う場合につい
て説明する。
【００８８】
図２（Ｂ）に本願発明のＥＬディスプレイの画素部の構造を示す。ゲート信号線（Ｇ１
〜Ｇｎ）は各画素が有するスイッチング用ＴＦＴのゲート電極に接続されている。各画素
の有するスイッチング用ＴＦＴのソース領域とドレイン領域は、一方がソース信号線（Ｓ
１〜Ｓｎ）に、もう一方がＥＬ駆動用ＴＦＴのゲート電極とコンデンサとに接続されてい
る。またＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方が電源供給線（Ｖ１〜Ｖ
ｎ）に、もう一方が各画素が有するＥＬ素子に接続されている。電源供給線（Ｖ１〜Ｖｎ
）は各画素が有するコンデンサとも接続されている。
【００８９】
図２（Ａ）に示したＥＬディスプレイにおけるタイミングチャートを、図３に示す。ま
ず、１フレーム期間（Ｆ）をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。な
お、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間と呼ぶ。本願発明
のＥＬディスプレイでは１秒間に１２０以上のフレーム期間が設けられており、結果的に
１秒間に６０以上の画像が表示されるようにするのが好ましい。
【００９０】
１秒間に表示される画像の数が１２０より少なくなると、視覚的にフリッカ等の画像のち
らつきが目立ち始める。
【００９１】
なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。
階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動
しなければならない。
【００９２】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けら
れる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する
時間であり、サステイン期間（点灯期間とも呼ぶ）とは、表示を行う期間を示している。
【００９３】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜
Ｔａｎ）の長さは全て同じである。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔ
ｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【００９４】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0
：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを
出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調の
うち所望の階調表示を行うことができる。
【００９５】
まずアドレス期間において、対向電極は電源電位と同じ高さの定常電位に保たれている
。本明細書において、デジタル駆動のアドレス期間における定常電位をオフの定常電位と
呼ぶ。なおオフの定常電位の高さは、ＥＬ素子が発光しない範囲で、電源電位の高さと同
じであれば良い。なおこのときのＥＬ駆動電圧をオフのＥＬ駆動電圧と呼ぶ。理想的には
オフのＥＬ駆動電圧は０Ｖであることが望ましいが、ＥＬ素子が発光しない程度の大きさ
であれば良い。
【００９６】
そしてゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１にゲート電極が接続
されているスイッチング用ＴＦＴ全てがＯＮの状態になる。
【００９７】
ゲート信号線Ｇ１にゲート電極が接続されているスイッチング用ＴＦＴがＯＮの状態で
、全てのソース信号線（Ｓ１〜Ｓｎ）に同時にデジタルデータ信号が入力される。デジタ
ルデータ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルデー
タ信号がそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味している。そして
ソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オン（ＯＮ）の状態の
スイッチング用ＴＦＴを介してＥＬ駆動用ＴＦＴのゲート電極に入力される。またコンデ
ンサにもデジタルデータ信号が入力され保持される。
【００９８】
次にゲート信号線Ｇ２にゲート信号が入力され、ゲート信号線Ｇ２にゲート電極が接続
されているスイッチング用ＴＦＴ全てがＯＮの状態になる。そしてゲート信号線Ｇ２にゲ
ート電極が接続されているスイッチング用ＴＦＴをＯＮにした状態で、全てのソース信号
線（Ｓ１〜Ｓｎ）に同時にデジタルデータ信号が入力される。ソース信号線（Ｓ１〜Ｓｎ
）に入力されたデジタルデータ信号は、スイッチング用ＴＦＴを介してＥＬ駆動用ＴＦＴ
のゲート電極に入力される。またコンデンサにもデジタルデータ信号が入力され保持され
る。
【００９９】
上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力される。全ての画素に
デジタルデータ信号が入力されるまでの期間がアドレス期間である。
【０１００】
アドレス期間が終了すると同時にサステイン期間となる。サステイン期間になると、対
向電極の電位は、オフの定常電位からオンの定常電位に変わる。本明細書において、デジ
タル駆動のサステイン期間における定常電位をオンの定常電位と呼ぶ。オンの定常電位は
、ＥＬ素子が発光する程度に電源電位との間に電位差を有していればよい。なおこの電位
差をオンのＥＬ駆動電圧と呼ぶ。
【０１０１】
そしてスイッチング用ＴＦＴがオフ状態になり、コンデンサにおいて保持されたデジタ
ルデータ信号が、ＥＬ駆動用ＴＦＴのゲート電極に入力される。
【０１０２】
本実施の形態において、デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆
動用ＴＦＴはオフ状態となり、ＥＬ素子の画素電極はオフの定常電位に保たれたままであ
る。その結果、「０」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ
素子は発光しない。
【０１０３】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴはオン状態となり、ＥＬ素子
の画素電極に電源電位が与えられる。その結果、「１」の情報を有するデジタルデータ信
号が印加された画素が有するＥＬ素子は発光する。
【０１０４】
全てのスイッチング用ＴＦＴがオフ状態である期間がサステイン期間である。
【０１０５】
ＥＬ素子を発光させる（画素を点灯させる）期間はＴｓ１〜Ｔｓｎまでのいずれかの期
間である。ここではＴｓｎの期間、所定の画素を点灯させたとする。
【０１０６】
次に、再びアドレス期間が出現し、全画素にデータ信号を入力したらサステイン期間が
出現する。このときはＴｓ１〜Ｔｓ（ｎ−１）のいずれかのサステイン期間が出現する。
ここではＴｓ（ｎ−１）の期間、所定の画素を点灯させたとする。
【０１０７】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ（ｎ−
２）、Ｔｓ（ｎ−３）…Ｔｓ１とサステイン期間を設定し、それぞれのサブフレームで所
定の画素を点灯させたとする。
【０１０８】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、
１フレーム期間内に画素が点灯していたサステイン期間、言い換えると「１」の情報を有
するデジタルデータ信号が画素に印加されたアドレス期間の直後のサステイン期間の長さ
を積算することによって、その画素の階調がきまる。
例えば、ｎ＝８のとき、全部のサステイン期間で画素が発光した場合の輝度を１００％と
すると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ
３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【０１０９】
１フレーム期間が終了すると、次のフレーム期間において電源電位とオンの定常電位の
差でであるオンのＥＬ駆動電圧の極性が逆になるように、オンの定常電位の高さを変える
。そして、先のフレーム期間と同じ、上述した動作を行う。しかしこのフレーム期間にお
けるオンのＥＬ駆動電圧は、先のフレーム期間におけるオンのＥＬ駆動電圧の逆の極性を
有していることから、全てのＥＬ素子は発光しない。本明細書において、ＥＬ素子が画像
を表示するフレーム期間を表示フレーム期間と呼ぶ。また逆に全てのＥＬ素子が発光せず
に画像を表示しないフレーム期間を非表示フレーム期間と呼ぶ。
【０１１０】
非表示フレーム期間が終了すると、次に別の表示フレーム期間となり、オンのＥＬ駆動
電圧は、非表示フレーム期間におけるオンのＥＬ駆動電圧の逆の極性を有する電圧に変わ
る。
【０１１１】
このように表示フレーム期間と非表示フレーム期間を交互に繰り返すことによって、画
像の表示を行う。本願発明は上記構成を有することで、ＥＬ素子が有するＥＬ層に、一定
期間ごとに逆の極性のＥＬ駆動電圧がかかる。よって、ＥＬ素子の電流―電圧特性の劣化
が改善され、ＥＬ素子の寿命を従来の駆動方式に比べて長くすることが可能になる。
【０１１２】
また上述したように、交流駆動において、１フレーム期間ごとに画像の表示を行う場合
、観察者の目にフリッカとしてちらつきが生じてしまう。
【０１１３】
そのため本願発明では、直流駆動において観察者の目にフリッカが生じない周波数の倍
以上の周波数でＥＬディスプレイを交流駆動する。つまり１秒間に１２０以上のフレーム
期間が設けられており、結果的に１秒間に６０以上の画像が表示されている。上記構成に
よって、交流駆動によるフリッカを防ぐ。
【０１１４】
なお本実施の形態で示したＥＬディスプレイの駆動方法において、電源電位を常に一定
に保ち、対向電位をアドレス期間とサステイン期間とで変化させることにより、ＥＬ駆動
電圧の大きさを変え、ＥＬ素子の発光を制御していた。しかし本願発明はこの構成に限定
されない。本願発明のＥＬディスプレイは、対向電位を常に一定に保ち、画素電極の電位
を変化させても良い。つまり実施の形態の場合とは逆に、対向電極の電位を常に一定に保
ち、電源電位をアドレス期間とサステイン期間とで変化させＥＬ駆動電圧の大きさを変え
ることにより、ＥＬ素子の発光を制御しても良い。
【０１１５】
また本実施の形態では、アドレス期間において対向電極の電位と電源電位とを同じ電位
に保っていたため、ＥＬ素子は発光しなかった。しかし本願発明はこの構成に限定されな
い。ＥＬ素子が発光する程度の電位差を、対向電位と電源電位との間に常に設けることで
、アドレス期間においても表示期間と同様に表示を行うようにしても良い。ただしこの場
合、サブフレーム期間全体が実際に発光する期間となるので、サブフレーム期間の長さを
、ＳＦ１：ＳＦ２：ＳＦ３：…：ＳＦ（ｎ−１）：ＳＦｎ＝２0：２-1：２-2：…：２-(n
-2)：２-(n-1)となるように設定する。上記構成により、アドレス期間を発光させない駆
動方法に比べて、高い輝度の画像が得られる。
【０１１６】
次に図１、図２に示した本願発明のＥＬディスプレイの、アナログ方式で交流駆動させ
る駆動方法について説明する。なおタイミングチャートは図４を参照する。
【０１１７】
アナログ方式で交流駆動するＥＬディスプレイの画素部の構造は、デジタル方式で交流
駆動するＥＬディスプレイと同じであり、ゲート信号線（Ｇ１〜Ｇｎ）
は各画素が有するスイッチング用ＴＦＴのゲート電極に接続されている。各画素の有する
スイッチング用ＴＦＴのソース領域とドレイン領域は、一方がソース信号線（Ｓ１〜Ｓｎ
）に、もう一方がＥＬ駆動用ＴＦＴのゲート電極とコンデンサとに接続されている。また
ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方が電源供給線（Ｖ１〜Ｖｎ）に、
もう一方が各画素が有するＥＬ素子に接続されている。電源供給線（Ｖ１〜Ｖｎ）は各画
素が有するコンデンサとも接続されている。
【０１１８】
ＥＬディスプレイをアナログ方式で交流駆動させた場合のタイミングチャートを、図４
に示す。１つのゲート信号線が選択されている期間を１ライン期間と呼ぶ。また全てのゲ
ート信号線の選択が終了するまでの期間が１フレーム期間に相当する。本実施の形態の場
合、ゲート信号線はｎ本あるので、１フレーム期間中に、ｎ個のライン期間が設けられて
いる。
【０１１９】
なお、本願発明のＥＬディスプレイでは、１秒間に１２０以上のフレーム期間を設けるこ
とが好ましく、１秒間に６０以上の画像が表示されていることが望ましい。１秒間に表示
される画像の数が６０より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち
始める。
【０１２０】
階調数が多くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周
波数で駆動しなければならなくなる。
【０１２１】
まず電源電圧線（Ｖ１〜Ｖｎ）がオフの電源電位に保たれている。なおアナログ方式の交
流駆動の場合、オフの電源電位の高さは、ＥＬ素子が発光しない範囲で、定常電位の高さ
と同じであれば良い。なおこのときのＥＬ駆動電圧をオフのＥＬ駆動電圧と呼ぶ。理想的
にはオフのＥＬ駆動電圧は０Ｖであることが望ましいが、ＥＬ素子１５０６が発光しない
程度の大きさであれば良い。
【０１２２】
第１のライン期間（Ｌ１）において、ソース信号線（Ｓ１〜Ｓｎ）に順にアナログのビ
デオ信号が入力される。第１のライン期間（Ｌ１）においてゲート信号線Ｇ１にはゲート
信号が入力されている。そのためスイッチング用ＴＦＴ（１，１）はオン状態（オン）に
なるので、ソース信号線Ｓ１に入力されたアナログのビデオ信号は、スイッチング用ＴＦ
Ｔ（１，１）を介してＥＬ駆動用ＴＦＴ（１，１）のゲート電極に入力される。
【０１２３】
そして電源供給線Ｖ１の電位がオフの電源電位から飽和電源電位に変化する。
なお本明細書において、飽和電源電位とはアナログ駆動においてＥＬ素子が発光する程度
に定常電位との間に電位差を有している電位である。
【０１２４】
ＥＬ駆動用ＴＦＴのチャネル形成領域を流れる電流の量は、そのゲート電極に入力され
るアナログのビデオ信号の電圧の大きさによって制御される。アナログ駆動の場合、ＥＬ
駆動用ＴＦＴのゲート電極にアナログのビデオ信号を入力し、ソース領域とドレイン領域
のいずれか一方を飽和電源電位に保った時、もう一方の電位をオンの電源電位とする。な
おこのときのＥＬ駆動電圧をオンのＥＬ駆動電圧と呼ぶ。
【０１２５】
ＥＬ駆動用ＴＦＴ（１，１）のゲート電極に印加されるアナログのビデオ信号によって大
きさが制御されたオンのＥＬ駆動電圧が、ＥＬ素子に加えられる。
【０１２６】
次に、同様にソース信号線Ｓ２にアナログのビデオ信号が入力され、スイッチング用Ｔ
ＦＴ（２，１）がオン状態になる。よってソース信号線Ｓ２に入力されたアナログのビデ
オ信号は、スイッチング用ＴＦＴ（２，１）を介してＥＬ駆動用ＴＦＴ（２，１）のゲー
ト電極に入力される。
【０１２７】
よってＥＬ駆動用ＴＦＴ（２，１）はオン状態となる。そして電源供給線Ｖ２の電位が
オフの電源電位から飽和電源電位に変化する。よってＥＬ駆動用ＴＦＴ（２，１）のゲー
ト電極に印加されるアナログのビデオ信号によって大きさが制御されたオンのＥＬ駆動電
圧がＥＬ素子に印加される。
【０１２８】
上述した動作を繰り返し、にソース信号線（Ｓ１〜Ｓｎ）へのアナログのビデオ信号の
入力が終了すると、第１のライン期間（Ｌ１）が終了する。そして次に第２のライン期間
（Ｌ２）となりゲート信号線Ｇ２にゲート信号が入力される。
そして第１のライン期間（Ｌ１）と同様にソース信号線（Ｓ１〜Ｓｎ）に順にアナログの
ビデオ信号が入力される。
【０１２９】
ソース信号線Ｓ１にアナログのビデオ信号が入力される。スイッチング用ＴＦＴ（１，
２）はオンになるので、ソース信号線Ｓ１に入力されたアナログのビデオ信号は、スイッ
チング用ＴＦＴ（１，２）を介してＥＬ駆動用ＴＦＴ（１，２）のゲート電極に入力され
る。
【０１３０】
よってＥＬ駆動用ＴＦＴ（１，２）はオン状態となる。そして電源供給線Ｖ１の電位が
オフの電源電位から飽和電源電位に変化する。よってＥＬ駆動用ＴＦＴ（１，２）のゲー
ト電極に印加されるアナログのビデオ信号によって大きさが制御されたＥＬ駆動電圧がＥ
Ｌ素子に印加される。
【０１３１】
上述した動作を繰り返し、にソース信号線（Ｓ１〜Ｓｎ）へのアナログのビデオ信号の
入力が終了すると、第２のライン期間（Ｌ２）が終了する。そして次に第３のライン期間
（Ｌ３）となりゲート信号線Ｇ３にゲート信号が入力される。
そして順にゲート信号線（Ｇ１〜Ｇｎ）にゲート信号が入力され、１フレーム期間が終了
する。
【０１３２】
このフレーム期間が終了すると、次のフレーム期間において飽和電源電位が変化するこ
とにより、オンの電源電位が変化する。そしてオンのＥＬ駆動電圧は逆の極性を有する電
圧に変わる。そして、先のフレーム期間と同じ、上述した動作を行う。しかしこのフレー
ム期間におけるオンのＥＬ駆動電圧は、先のフレーム期間におけるオンのＥＬ駆動電圧の
逆の極性を有している。そのため全てのＥＬ素子には先のフレーム期間とは逆の極性を有
するオンのＥＬ駆動電圧が加えられ、ＥＬ素子は発光しない。本明細書において、ＥＬ素
子が画像を表示するフレーム期間を表示フレーム期間、また逆に全てのＥＬ素子が発光せ
ずに画像を表示しないフレーム期間を非表示フレーム期間と呼ぶ。
【０１３３】
非表示フレーム期間が終了すると、次に別の表示フレーム期間となり、ＥＬ駆動電圧は
、非表示フレーム期間におけるＥＬ駆動電圧の逆の極性を有する電圧に変わる。
【０１３４】
このように表示フレーム期間と非表示フレーム期間を交互に繰り返すことによって、画
像の表示を行う。本願発明は上記構成を有することで、ＥＬ素子に一定期間ごとに逆の極
性のオンのＥＬ駆動電圧がかかる。よって、ＥＬ素子の電流―電圧特性の劣化が改善され
、ＥＬ素子の寿命を従来の駆動方式に比べて長くすることが可能になる。
【０１３５】
また本実施の形態ではノン・インターレース走査で駆動した例について説明したが、本
願発明はインターレースで駆動することも可能である。
【０１３６】
以下に、本願発明の実施例を説明する。
【実施例１】
【０１３７】
本実施例ではデジタル方式の交流駆動で時分割階調表示を行う場合において、サブフレ
ーム期間ごとにオンのＥＬ駆動電圧が逆の極性に変わる例について説明する。ここではｎ
ビットデジタル駆動方式により２n階調のフルカラーの時分割階調表示を行う場合につい
て説明する。
【０１３８】
本実施例におけるＥＬディスプレイの画素部の構造は、図２（Ｂ）において示した構造と
同じであり、ゲート信号線（Ｇ１〜Ｇｎ）は各画素が有するスイッチング用ＴＦＴのゲー
ト電極に接続されている。各画素の有するスイッチング用ＴＦＴのソース領域とドレイン
領域は、一方がソース信号線（Ｓ１〜Ｓｎ）に、もう一方がＥＬ駆動用ＴＦＴのゲート電
極とコンデンサとに接続されている。またＥＬ駆動用ＴＦＴのソース領域とドレイン領域
は、一方が電源供給線（Ｖ１〜Ｖｎ）に、もう一方が各画素が有するＥＬ素子に接続され
ている。電源供給線（Ｖ１〜Ｖｎ）は各画素が有するコンデンサとも接続されている。
【０１３９】
図５に本実施例の駆動方法のタイミングチャートを示す。まず、１フレーム期間をｎ個
のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の全ての画素が１つの
画像を表示する期間を１フレーム期間と呼ぶ。
【０１４０】
なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。
階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動
しなければならない。
【０１４１】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けら
れる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する
時間であり、サステイン期間（点灯期間とも呼ぶ）とは、ＥＬ素子を発光させる期間を示
している。
【０１４２】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜
Ｔａｎ）の長さは全て同じである。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔ
ｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【０１４３】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0
：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを
出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調の
うち所望の階調表示を行うことができる。
【０１４４】
まず、対向電極がオフの定常電位に保たれる。そしてゲート信号線Ｇ１にゲート信号が
入力され、ゲート信号線Ｇ１にゲート電極が接続されているスイッチング用ＴＦＴ全てが
ＯＮの状態になる。
【０１４５】
そしてゲート信号線Ｇ１にゲート電極が接続されているスイッチング用ＴＦＴがＯＮの
状態で、全てのソース信号線（Ｓ１〜Ｓｎ）に同時にデジタルデータ信号が入力される。
そしてソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オン（ＯＮ）の
状態のスイッチング用ＴＦＴを介してＥＬ駆動用ＴＦＴのゲート電極に入力される。また
コンデンサにもデジタルデータ信号が入力され保持される。
【０１４６】
上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力される。全ての画素に
デジタルデータ信号が入力されるまでの期間がアドレス期間である。
【０１４７】
アドレス期間が終了すると同時にサステイン期間となる。サステイン期間になると、対
向電極の電位がオフの定常電位からオンの定常電位に変わる。そしてスイッチング用ＴＦ
Ｔがオフ状態になり、コンデンサにおいて保持されたデジタルデータ信号が、ＥＬ駆動用
ＴＦＴのゲート電極に入力される。
【０１４８】
本実施例において、オンの定常電位と電源電位の差であるオンのＥＬ駆動電圧の極性は
、オンの定常電位の高さを変えることによって、サブフレーム期間ごとに逆になる。よっ
てサブフレーム期間ごとにオンのＥＬ駆動電圧の極性を逆にすることで、ＥＬディスプレ
イは表示と非表示を繰り返す。表示を行うサブフレーム期間を表示サブフレーム期間と呼
び、表示を行わないサブフレーム期間を非表示サブフレーム期間と呼ぶ。
【０１４９】
例えば第１のフレーム期間において、第１のサブフレーム期間は表示期間だとしたら、第
２のサブフレーム期間は非表示期間であり、第３のフレーム期間は再び表示期間となる。
そして全てのサブフレーム期間が出現し第１のフレーム期間が終了したら、第２のフレー
ム期間となる。第２のフレーム期間における第１のサブフレーム期間では、第１のフレー
ム期間内の第１のサブフレーム期間においてＥＬ素子に加えられたＥＬ駆動電圧とは逆の
極性を有するＥＬ駆動電圧が、ＥＬ素子のＥＬ層に加えられるので、非表示期間となる。
そして次に第２のサブフレーム期間は表示期間となり、サブフレーム期間ごとに交互に表
示期間と非表示期間となる。
【０１５０】
なお、本明細書において、ＥＬ駆動電圧の極性が逆になることで表示と非表示とが切り
替わるとき、表示しているときの期間を表示期間と呼ぶ。また逆に表示していないときの
期間を非表示期間と呼ぶ。よって本明細書において、表示フレーム期間と、表示サブフレ
ーム期間を総称して表示期間と呼ぶ。また逆に非表示フレーム期間と、非表示サブフレー
ム期間を総称して非表示期間と呼ぶ。
【０１５１】
本実施例においてデジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用Ｔ
ＦＴはオフ状態となり、ＥＬ素子の画素電極はオフの定常電位に保たれたままである。そ
の結果、「０」の情報を有するデジタルデータ信号が加えられた画素が有するＥＬ素子は
発光しない。
【０１５２】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴはオン状態となり、ＥＬ素子
の画素電極に電源電位が与えられる。その結果、「１」の情報を有するデジタルデータ信
号が入力された画素が有するＥＬ素子は発光する。
【０１５３】
全てのスイッチング用ＴＦＴがオフ状態である期間がサステイン期間である。
【０１５４】
ＥＬ素子を発光させる（画素を点灯させる）期間はＴｓ１〜Ｔｓｎまでのいずれかの期
間である。ここではＴｓｎの期間、所定の画素を点灯させたとする。
【０１５５】
次に、再びアドレス期間に入り、全画素にデジタルデータ信号を入力したらサステイン
期間に入る。このときはＴｓ１〜Ｔｓ（ｎ−１）のいずれかの期間がサステイン期間とな
る。ここではＴｓ（ｎ−１）の期間、所定の画素を点灯させたとする。
【０１５６】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ（ｎ−
２）、Ｔｓ（ｎ−３）…Ｔｓ１とサステイン期間を設定し、それぞれのサブフレームで所
定の画素を点灯させたとする。
【０１５７】
このように、交流駆動の時分割階調表示において、サブフレームごとに逆の極性を有す
るＥＬ駆動電圧をＥＬ素子に加える場合、２つのフレーム期間で１つの階調表示を行う。
２つの隣り合うフレーム期間において、画素が点灯していたサステイン期間、言い換える
と「１」の情報を有するデジタルデータ信号が画素に入力されたアドレス期間の直後のサ
ステイン期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８
のとき、全部のサステイン期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ１
とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴ
ｓ８を選択した場合には１６％の輝度が表現できる。
【０１５８】
本願発明は上記構成を有することで、ＥＬ素子が有するＥＬ層に、サブフレーム期間ご
とに逆の極性のＥＬ駆動電圧がかかる。よって、ＥＬ素子の電流―電圧特性の劣化が改善
され、ＥＬ素子の寿命を従来の駆動方式に比べて長くすることが可能になる。
【０１５９】
本実施例では、実施の形態で示したフレーム期間ごとに交流駆動するデジタル方式のＥ
Ｌディスプレイに比べてフリッカが起こりにくいという効果が得られる。
【実施例２】
【０１６０】
本実施例では、図２（Ａ）で示した本願発明のＥＬディスプレイの画素部とは別の例を
示す。
【０１６１】
図６（Ａ）に本実施例のＥＬディスプレイの画素部の拡大図の一例を回路図で示す。画
素部にはマトリクス状に複数の画素が配列される。画素６０３と画素６０４とが隣接して
設けられている。図６（Ａ）において、６０５及び６２５はスイッチング用ＴＦＴである
。スイッチング用ＴＦＴ６０５及び６２５のゲート電極は、ゲート信号を入力するゲート
信号線６０６に接続されている。スイッチング用ＴＦＴ６０５及び６２５のソース領域と
ドレイン領域は、一方はデジタルデータ信号を入力するデータ信号線（ソース信号線とも
いう）６０７と６２７とに、もう一方はＥＬ駆動用ＴＦＴのゲート電極及びコンデンサ６
１３と６２３にそれぞれ接続されている。
【０１６２】
そして、ＥＬ駆動用ＴＦＴ６０８及び６２８のソース領域は共通の電源供給線６１１に
接続され、ドレイン領域はＥＬ素子６１０及び６３０が有する画素電極にそれぞれ接続さ
れる。このように本実施例では隣り合う２つの画素で電源供給線を共有している。
【０１６３】
ＥＬ素子６１０及び６３０はそれぞれ陽極（本実施例では画素電極）と、陰極（本実施
例では対向電極）と、陽極と陰極との間に設けられたＥＬ層とでなる。
本実施例において、ＥＬ駆動用ＴＦＴ６０８及び６２８のドレイン領域は陽極に接続され
ている。陰極は定常電源６１２、６２２に接続されており、定常電位に保たれている。本
願発明はこの構成に限定されず、ＥＬ駆動用ＴＦＴ６０８及び６２８のドレイン領域が陰
極に接続されていても良い。
【０１６４】
なお、ＥＬ駆動用ＴＦＴ６０８及び６２８のドレイン領域と、ＥＬ素子６１０及び６３
０がそれぞれ有する陽極（画素電極）との間に抵抗体をそれぞれ設けても良い。抵抗体を
設けることによって、ＥＬ駆動用ＴＦＴからＥＬ素子へ供給される電流量を制御し、ＥＬ
駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体はＥＬ駆動用ＴＦ
Ｔ６０８及び６２８のオン抵抗よりも十分に大きい抵抗値を示す素子であれば良いため構
造等に限定はない。なお、オン抵抗とは、ＴＦＴがオン状態の時に、ＴＦＴのドレイン電
圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ
〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範
囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり
好ましい。
【０１６５】
また、スイッチング用ＴＦＴ６０５及び６２５が非選択状態（オフ状態）にある時、Ｅ
Ｌ駆動用ＴＦＴ６０８及び６２８のゲート電圧を保持するためにコンデンサ６１３及び６
３３が設けられる。このコンデンサ６１３及び６３３が有する２つの電極は、一方はスイ
ッチング用ＴＦＴ６０５及び６２５のドレイン領域に、もう一方は電源供給線６１１に接
続されている。なおコンデンサ６１３及び６３３は必ずしも設けなくとも良い。
【０１６６】
図６（Ｂ）に図６（Ａ）で示した回路図の具体的な構成図を示す。ソース信号線６０７
及び６２７と、ゲート信号線６０６及び６１６と、電源供給線６１１とに囲まれた領域に
、画素６０３及び画素６０４が設けられている。画素６０３及び画素６０４がそれぞれ有
するＥＬ駆動用ＴＦＴ６０８及び６２８のソース領域は、両方とも電源供給線６１１に接
続されている。このように本実施例では隣り合う２つの画素で電源供給線を共有している
。これにより、図２（Ａ）で示した構成に比べて、画素部全体に対する配線の割合を小さ
くすることができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向
に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１６７】
本実施例において示した構成は、実施例１と自由に組み合わせて実施することが可能で
ある。
【実施例３】
【０１６８】
本実施例では、本願発明のＥＬディスプレイの断面構造の概略について、図７を用いて
説明する。
【０１６９】
図７において、１１は基板、１２は下地となる絶縁膜（以下、下地膜という）
である。基板１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミ
ックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高
処理温度に耐えるものでなくてはならない。
【０１７０】
また、下地膜１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有
効であるが、石英基板には設けなくても構わない。下地膜１２としては、珪素（シリコン
）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具
体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは任意
の整数、で示される）など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜
を指す。
【０１７１】
２０１はスイッチング用ＴＦＴ、２０２はＥＬ駆動用ＴＦＴであり、それぞれｎチャネ
ル型ＴＦＴ、ｐチャネル型ＴＦＴで形成されている。ＥＬの発光方向が基板の下面（ＴＦ
Ｔ及びＥＬ層が設けられていない面）の場合、上記構成であることが好ましい。しかし本
願発明はこの構成に限定されない。スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴは、ｎチャ
ネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも構わない。
【０１７２】
スイッチング用ＴＦＴ２０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５
a〜１５d、分離領域１６及びチャネル形成領域１７a、１７bを含む活性層と、ゲート絶縁
膜１８と、ゲート電極１９a、１９bと、第１層間絶縁膜２０と、ソース信号線２１と、ド
レイン配線２２とを有している。なお、ゲート絶縁膜１８又は第１層間絶縁膜２０は基板
上の全ＴＦＴに共通であっても良いし、回路又は素子に応じて異ならせても良い。
【０１７３】
また、図７に示すスイッチング用ＴＦＴ２０１はゲート電極１９a、１９bが電気的に接
続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけで
なく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上の
チャネル形成領域を有する活性層を含む構造）であっても良い。
【０１７４】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用ＴＦＴ
のオフ電流を十分に低くすれば、それだけＥＬ駆動用ＴＦＴ２０２のゲート電極に接続さ
れたコンデンサが必要とする最低限の容量を抑えることができる。即ち、コンデンサの面
積を小さくすることができるので、マルチゲート構造とすることはＥＬ素子の有効発光面
積を広げる上でも有効である。
【０１７５】
さらに、スイッチング用ＴＦＴ２０１においては、ＬＤＤ領域１５a〜１５dは、ゲート
絶縁膜１８を介してゲート電極１９a、１９bと重ならないように設ける。このような構造
はオフ電流を低減する上で非常に効果的である。また、ＬＤＤ領域１５a〜１５dの長さ（
幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１７６】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同
一組成の半導体層でなり、ゲート電圧が加えられない領域）を設けることはオフ電流を下
げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合
、チャネル形成領域の間に設けられた分離領域１６（ソース領域又はドレイン領域と同一
の濃度で同一の不純物元素が添加された領域）がオフ電流の低減に効果的である。
【０１７７】
次に、ＥＬ駆動用ＴＦＴ２０２は、ソース領域２６、ドレイン領域２７及びチャネル形
成領域２９を含む活性層と、ゲート絶縁膜１８と、ゲート電極３０と、第１層間絶縁膜２
０と、ソース信号線３１並びにドレイン配線３２を有して形成される。本実施例において
ＥＬ駆動用ＴＦＴ２０２はｐチャネル型ＴＦＴである。
【０１７８】
また、スイッチング用ＴＦＴ２０１のドレイン領域１４はＥＬ駆動用ＴＦＴ２０２のゲ
ート３０に接続されている。図示してはいないが、具体的にはＥＬ駆動用ＴＦＴ２０２の
ゲート電極３０はスイッチング用ＴＦＴ２０１のドレイン領域１４とドレイン配線（接続
配線とも言える）２２を介して電気的に接続されている。なお、ゲート電極３０はシング
ルゲート構造となっているが、マルチゲート構造であっても良い。また、ＥＬ駆動用ＴＦ
Ｔ２０２のソース信号線３１は電源供給線（図示せず）に接続される。
【０１７９】
ＥＬ駆動用ＴＦＴ２０２はＥＬ素子に注入される電流量を制御するための素子であり、
比較的多くの電流が流れる。そのため、チャネル幅（Ｗ）はスイッチング用ＴＦＴのチャ
ネル幅よりも大きく設計することが好ましい。また、ＥＬ駆動用ＴＦＴ２０２に過剰な電
流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一
画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【０１８０】
またさらに、ＥＬ駆動用ＴＦＴ２０２の活性層（特にチャネル形成領域）の膜厚を厚く
する（好ましくは５０〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）ことによって、
ＴＦＴの劣化を抑えてもよい。逆に、スイッチング用ＴＦＴ２０１の場合はオフ電流を小
さくするという観点から見れば、活性層（特にチャネル形成領域）の膜厚を薄くする（好
ましくは２０〜５０ｎｍ、さらに好ましくは２５〜４０ｎｍ）ことも有効である。
【０１８１】
以上は画素内に設けられたＴＦＴの構造について説明したが、このとき同時に駆動回路
も形成される。図７には駆動回路を形成する基本単位となるＣＭＯＳ回路が図示されてい
る。
【０１８２】
図７においては極力動作速度を落とさないようにしつつホットキャリア注入を低減させ
る構造を有するＴＦＴをＣＭＯＳ回路のｎチャネル型ＴＦＴ２０４として用いる。なお、
ここでいう駆動回路としては、ソース信号側駆動回路、ゲート信号側駆動回路を指す。勿
論、他の論理回路（レベルシフタ、Ａ／Ｄコンバータ、信号分割回路等）を形成すること
も可能である。
【０１８３】
ＣＭＯＳ回路のｎチャネル型ＴＦＴ２０４の活性層は、ソース領域３５、ドレイン領域
３６、ＬＤＤ領域３７及びチャネル形成領域３８を含み、ＬＤＤ領域３７はゲート絶縁膜
１８を介してゲート電極３９と重なっている。
【０１８４】
ドレイン領域３６側のみにＬＤＤ領域３７を形成しているのは、動作速度を落とさない
ための配慮である。また、このｎチャネル型ＴＦＴ２０４はオフ電流値をあまり気にする
必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域３７は完全に
ゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆる
オフセットはなくした方がよい。
【０１８５】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ２０５は、ホットキャリア注入による劣化が
殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。従って活性層はソース領域
４０、ドレイン領域４１及びチャネル形成領域４２を含み、その上にはゲート絶縁膜１８
とゲート電極４３が設けられる。勿論、ｎチャネル型ＴＦＴ２０４と同様にＬＤＤ領域を
設け、ホットキャリア対策を講じることも可能である。
【０１８６】
また、ｎチャネル型ＴＦＴ２０４及びｐチャネル型ＴＦＴ２０５はそれぞれソース領域
上に第１層間絶縁膜２０を間に介して、ソース信号線４４、４５を有している。また、ド
レイン配線４６によってｎチャネル型ＴＦＴ２０４とｐチャネル型ＴＦＴ２０５とのドレ
イン領域は互いに電気的に接続される。
【０１８７】
次に、４７は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２
００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素
膜又は窒化珪素膜が好ましい）を用いることができる。このパッシベーション膜４７は形
成されたＴＦＴをアルカリ金属や水分から保護する役割金属を有する。最終的にＴＦＴ（
特にＥＬ駆動用ＴＦＴ）の上方に設けられるＥＬ層にはナトリウム等のアルカリ金属が含
まれている。即ち、第１パッシベーション膜４７はこれらのアルカリ金属（可動イオン）
をＴＦＴ側に侵入させない保護層としても働く。
【０１８８】
また、４８は第２層間絶縁膜であり、ＴＦＴによってできる段差の平坦化を行う平坦化
膜としての機能を有する。第２層間絶縁膜４８としては、有機樹脂膜が好ましく、ポリイ
ミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）
等を用いると良い。これらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低い
という利点を有する。ＥＬ層は凹凸に非常に敏感であるため、ＴＦＴによる段差は第２層
間絶縁膜４８で殆ど吸収してしまうことが望ましい。また、ゲート信号線やデータ信号線
とＥＬ素子の陰極との間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚
く設けておくことが望ましい。従って、膜厚は０．５〜５μm（好ましくは１．５〜２．
５μm）が好ましい。
【０１８９】
また、４９は透明導電膜でなる画素電極（ＥＬ素子の陽極）であり、第２層間絶縁膜４
８及び第１パッシベーション膜４７にコンタクトホール（開孔）を開けた後、形成された
開孔部においてＥＬ駆動用ＴＦＴ２０２のドレイン配線３２に接続されるように形成され
る。なお、図７のように画素電極４９とドレイン領域２７とが直接接続されないようにし
ておくと、ＥＬ層のアルカリ金属が画素電極を経由して活性層へ侵入することを防ぐこと
ができる。
【０１９０】
画素電極４９の上には酸化珪素膜、窒化酸化珪素膜または有機樹脂膜でなる第３層間絶
縁膜５０が０．３〜１μmの厚さに設けられる。この第３層間絶縁膜５０は画素電極４９
の上にエッチングにより開口部が設けられ、その開口部の縁はテーパー形状となるように
エッチングする。テーパーの角度は１０〜６０°（好ましくは３０〜５０°）とすると良
い。
【０１９１】
第３層間絶縁膜５０の上にはＥＬ層５１が設けられる。ＥＬ層５１は単層又は積層構造
で用いられるが、積層構造で用いた方が発光効率は良い。一般的には画素電極上に正孔注
入層／正孔輸送層／発光層／電子輸送層の順に形成されるが、正孔輸送層／発光層／電子
輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層のような構造
でも良い。本願発明では公知のいずれの構造を用いても良いし、ＥＬ層に対して蛍光性色
素等をドーピングしても良い。
【０１９２】
有機ＥＬ材料としては、例えば、以下の米国特許又は公開公報に開示された材料を用い
ることができる。米国特許第４，３５６，４２９号、  米国特許第４，５３９，５０７号
、  米国特許第４，７２０，４３２号、  米国特許第４，７６９，２９２号、  米国特許
第４，８８５，２１１号、  米国特許第４，９５０，９５０号、  米国特許第５，０５９
，８６１号、  米国特許第５，０４７，６８７号、  米国特許第５，０７３，４４６号、
米国特許第５，０５９，８６２号、  米国特許第５，０６１，６１７号、  米国特許第
５，１５１，６２９号、  米国特許第５，２９４，８６９号、  米国特許第５，２９４，
８７０号、特開平１０−１８９５２５号公報、特開平８−２４１０４８号公報、特開平８
−７８１５９号公報。
【０１９３】
なお、ＥＬディスプレイには大きく分けて四つのカラー化表示方式があり、Ｒ（赤）Ｇ
（緑）Ｂ（青）に対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラ
ーフィルターを組み合わせた方式、青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変
換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに
対応したＥＬ素子を重ねる方式、がある。
【０１９４】
図２の構造はＲＧＢに対応した三種類のＥＬ素子を形成する方式を用いた場合の例であ
る。なお、図７には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青の
それぞれの色に対応して形成され、これによりカラー表示を行うことができる。
【０１９５】
本願発明は発光方式に関わらず実施することが可能であり、上記四つの全ての方式を本
願発明に用いることができる。しかし、蛍光体はＥＬに比べて応答速度が遅く残光が問題
となりうるので、蛍光体を用いない方式が望ましい。また、発光輝度を落とす要因となる
カラーフィルターもなるべく使わない方が望ましいと言える。
【０１９６】
ＥＬ層５１の上にはＥＬ素子の陰極５２が設けられる。陰極５２としては、仕事関数の
小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料
を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）で
なる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ電
極が挙げられる。
【０１９７】
なお、画素電極（陽極）４９、ＥＬ層５１及び陰極５２によってＥＬ素子２０６が形成
される。
【０１９８】
ＥＬ層５１と陰極５２とでなる積層体は、各画素で個別に形成する必要があるが、ＥＬ
層５１は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない
。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズ
マＣＶＤ法等の気相法で選択的に形成することが好ましい。
【０１９９】
なお、ＥＬ層を選択的に形成する方法として、インクジェット法、スクリーン印刷法又
はスピンコート法等を用いることも可能であるが、これらは現状では陰極の連続形成がで
きないので、上述の方法の方が好ましいと言える。
【０２００】
また、５３は保護電極であり、陰極５２を外部の水分等から保護すると同時に、各画素
の陰極５２を接続するための電極である。保護電極５３としては、アルミニウム（Ａｌ）
、銅（Ｃｕ）若しくは銀（Ａｇ）を含む低抵抗な材料を用いることが好ましい。この保護
電極５３にはＥＬ層の発熱を緩和する放熱効果も期待できる。
【０２０１】
また、５４は第２パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２
００〜５００ｎｍ）とすれば良い。第２パッシベーション膜５４を設ける目的は、ＥＬ層
５１を水分から保護する目的が主であるが、放熱効果をもたせることも有効である。但し
、上述のようにＥＬ層は熱に弱いので、なるべく低温（好ましくは室温から１２０℃まで
の温度範囲）で成膜するのが望ましい。従って、プラズマＣＶＤ法、スパッタ法、真空蒸
着法、イオンプレーティング法又は溶液塗布法（スピンコーティング法）が望ましい成膜
方法と言える。
【０２０２】
なお、図７に図示されたＴＦＴは全て、本願発明で用いるポリシリコン膜を活性層とし
て有していても良いことは言うまでもない。
【０２０３】
本願発明は、図７のＥＬディスプレイの構造に限定されるものではなく、図７の構造は
本願発明を実施する上での好ましい形態の一つに過ぎない。
【０２０４】
本実施例において示した構成は、実施例１または実施例２と自由に組み合わせて実施す
ることが可能である。
【実施例４】
【０２０５】
本実施例では、本願発明のＥＬディスプレイの断面構造の概略について、図７とは別の
例を図２１を用いて説明する。本実施例ではＴＦＴにボトムゲート型の薄膜トランジスタ
を用いた例について説明する。
【０２０６】
図２１において、８１１は基板、８１２は下地となる絶縁膜（以下、下地膜という）で
ある。基板８１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミ
ックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高
処理温度に耐えるものでなくてはならない。
【０２０７】
また、下地膜８１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に
有効であるが、石英基板には設けなくても構わない。下地膜８１２としては、珪素（シリ
コン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは
、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは
任意の整数、で示される）など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶
縁膜を指す。
【０２０８】
８２０１はスイッチング用ＴＦＴ、８２０２はＥＬ駆動用ＴＦＴであり、それぞれｎチ
ャネル型ＴＦＴ、ｐチャネル型ＴＦＴで形成されている。ＥＬの発光方向が基板の下面（
ＴＦＴ及びＥＬ層が設けられていない面）の場合、上記構成であることが好ましい。しか
し本願発明はこの構成に限定されない。スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴは、ｎ
チャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも構わない。
【０２０９】
スイッチング用ＴＦＴ８２０１は、ソース領域８１３、ドレイン領域８１４、ＬＤＤ領
域８１５a〜８１５d、分離領域８１６及びチャネル形成領域８６３a、８６４bを含む活性
層と、ゲート絶縁膜８１８と、ゲート電極８１９a、８１９bと、第１層間絶縁膜８２０と
、ソース信号線８２１と、ドレイン配線８２２とを有している。なお、ゲート絶縁膜８１
８又は第１層間絶縁膜８２０は基板上の全ＴＦＴに共通であっても良いし、回路又は素子
に応じて異ならせても良い。
【０２１０】
また、図２１に示すスイッチング用ＴＦＴ８２０１はゲート電極８１９a、８１９bが電
気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構
造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二
つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。
【０２１１】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用ＴＦＴ
のオフ電流を十分に低くすれば、それだけＥＬ駆動用ＴＦＴ８２０２のゲート電極に接続
されたコンデンサが必要とする最低限の容量を抑えることができる。即ち、コンデンサの
面積を小さくすることができるので、マルチゲート構造とすることはＥＬ素子の有効発光
面積を広げる上でも有効である。
【０２１２】
さらに、スイッチング用ＴＦＴ８２０１においては、ＬＤＤ領域８１５a〜８１５dは、
ゲート絶縁膜８１８を介してゲート電極８１９a、８１９bと重ならないように設ける。こ
のような構造はオフ電流を低減する上で非常に効果的である。また、ＬＤＤ領域８１５a
〜８１５dの長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば
良い。
【０２１３】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同
一組成の半導体層でなり、ゲート電圧が加えられない領域）を設けることはオフ電流を下
げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合
、チャネル形成領域の間に設けられた分離領域８１６（ソース領域又はドレイン領域と同
一の濃度で同一の不純物元素が添加された領域）がオフ電流の低減に効果的である。
【０２１４】
次に、ＥＬ駆動用ＴＦＴ８２０２は、ソース領域８２６、ドレイン領域８２７及びチャ
ネル形成領域８０５を含む活性層と、ゲート絶縁膜８１８と、ゲート電極８３０と、第１
層間絶縁膜８２０と、ソース信号線８３１並びにドレイン配線８３２を有して形成される
。本実施例においてＥＬ駆動用ＴＦＴ８２０２はｐチャネル型ＴＦＴである。
【０２１５】
また、スイッチング用ＴＦＴ８２０１のドレイン領域８１４はＥＬ駆動用ＴＦＴ８２０
２のゲート８３０に接続されている。図示してはいないが、具体的にはＥＬ駆動用ＴＦＴ
８２０２のゲート電極８３０はスイッチング用ＴＦＴ８２０１のドレイン領域８１４とド
レイン配線（接続配線とも言える）８２２を介して電気的に接続されている。なお、ゲー
ト電極８３０はシングルゲート構造となっているが、マルチゲート構造であっても良い。
また、ＥＬ駆動用ＴＦＴ８２０２のソース信号線８３１は電源供給線（図示せず）に接続
される。
【０２１６】
ＥＬ駆動用ＴＦＴ８２０２はＥＬ素子に注入される電流量を制御するための素子であり
、比較的多くの電流が流れる。そのため、チャネル幅（Ｗ）はスイッチング用ＴＦＴのチ
ャネル幅よりも大きく設計することが好ましい。また、ＥＬ駆動用ＴＦＴ８２０２に過剰
な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましく
は一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【０２１７】
またさらに、ＥＬ駆動用ＴＦＴ８２０２の活性層（特にチャネル形成領域）の膜厚を厚
くする（好ましくは５０〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）ことによって
、ＴＦＴの劣化を抑えてもよい。逆に、スイッチング用ＴＦＴ８２０１の場合はオフ電流
を小さくするという観点から見れば、活性層（特にチャネル形成領域）の膜厚を薄くする
（好ましくは２０〜５０ｎｍ、さらに好ましくは２５〜４０ｎｍ）ことも有効である。
【０２１８】
以上は画素内に設けられたＴＦＴの構造について説明したが、このとき同時に駆動回路
も形成される。図２１には駆動回路を形成する基本単位となるＣＭＯＳ回路が図示されて
いる。
【０２１９】
図２１においては極力動作速度を落とさないようにしつつホットキャリア注入を低減さ
せる構造を有するＴＦＴをＣＭＯＳ回路のｎチャネル型ＴＦＴ８２０４として用いる。な
お、ここでいう駆動回路としては、ソース信号側駆動回路、ゲート信号側駆動回路を指す
。勿論、他の論理回路（レベルシフタ、Ａ／Ｄコンバータ、信号分割回路等）を形成する
ことも可能である。
【０２２０】
ＣＭＯＳ回路のｎチャネル型ＴＦＴ８２０４の活性層は、ソース領域８３５、ドレイン
領域８３６、ＬＤＤ領域８３７及びチャネル形成領域８６２を含み、ＬＤＤ領域８３７は
ゲート絶縁膜８１８を介してゲート電極８３９と重なっている。
【０２２１】
ドレイン領域８３６側のみにＬＤＤ領域８３７を形成しているのは、動作速度を落とさ
ないための配慮である。また、このｎチャネル型ＴＦＴ８２０４はオフ電流値をあまり気
にする必要はなく、それよりも動作速度を重視した方が良い。
従って、ＬＤＤ領域８３７は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくす
ることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【０２２２】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ８２０５は、ホットキャリア注入による劣化
が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。従って活性層はソース領
域８４０、ドレイン領域８４１及びチャネル形成領域８６１を含み、その上にはゲート絶
縁膜８１８とゲート電極８４３が設けられる。勿論、ｎチャネル型ＴＦＴ８２０４と同様
にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０２２３】
なお８１７ａ、８１７ｂ、８２９、８３８、８４２はチャネル形成領域８６１、８６２
、８６３、８６４、８０５を形成するためのマスクである。
【０２２４】
また、ｎチャネル型ＴＦＴ８２０４及びｐチャネル型ＴＦＴ８２０５はそれぞれソース
領域上に第１層間絶縁膜８２０を間に介して、ソース信号線８４４、８４５を有している
。また、ドレイン配線８４６によってｎチャネル型ＴＦＴ８２０４とｐチャネル型ＴＦＴ
８２０５とのドレイン領域は互いに電気的に接続される。
【０２２５】
次に、８４７は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは
２００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪
素膜又は窒化珪素膜が好ましい）を用いることができる。このパッシベーション膜８４７
は形成されたＴＦＴをアルカリ金属や水分から保護する役割金属を有する。最終的にＴＦ
Ｔ（特にＥＬ駆動用ＴＦＴ）の上方に設けられるＥＬ層にはナトリウム等のアルカリ金属
が含まれている。即ち、第１パッシベーション膜８４７はこれらのアルカリ金属（可動イ
オン）をＴＦＴ側に侵入させない保護層としても働く。
【０２２６】
また、８４８は第２層間絶縁膜であり、ＴＦＴによってできる段差の平坦化を行う平坦
化膜としての機能を有する。第２層間絶縁膜８４８としては、有機樹脂膜が好ましく、ポ
リイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。こ
れらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低いという利点を有する。
ＥＬ層は凹凸に非常に敏感であるため、ＴＦＴによる段差は第２層間絶縁膜８４８で殆ど
吸収してしまうことが望ましい。また、ゲート信号線やデータ信号線とＥＬ素子の陰極と
の間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚く設けておくことが
望ましい。従って、膜厚は０．５〜５μm（好ましくは１．５〜２．５μm）が好ましい。
【０２２７】
また、８４９は透明導電膜でなる画素電極（ＥＬ素子の陽極）であり、第２層間絶縁膜
８４８及び第１パッシベーション膜８４７にコンタクトホール（開孔）
を開けた後、形成された開孔部においてＥＬ駆動用ＴＦＴ８２０２のドレイン配線８３２
に接続されるように形成される。なお、図２１のように画素電極８４９とドレイン領域８
２７とが直接接続されないようにしておくと、ＥＬ層のアルカリ金属が画素電極を経由し
て活性層へ侵入することを防ぐことができる。
【０２２８】
画素電極８４９の上には酸化珪素膜、窒化酸化珪素膜または有機樹脂膜でなる第３層間
絶縁膜８５０が０．３〜１μmの厚さに設けられる。この第３層間絶縁膜８５０は画素電
極８４９の上にエッチングにより開口部が設けられ、その開口部の縁はテーパー形状とな
るようにエッチングする。テーパーの角度は１０〜６０°（好ましくは３０〜５０°）と
すると良い。
【０２２９】
第３層間絶縁膜８５０の上にはＥＬ層８５１が設けられる。ＥＬ層８５１は単層又は積
層構造で用いられるが、積層構造で用いた方が発光効率は良い。一般的には画素電極上に
正孔注入層／正孔輸送層／発光層／電子輸送層の順に形成されるが、正孔輸送層／発光層
／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層のよう
な構造でも良い。本願発明では公知のいずれの構造を用いても良いし、ＥＬ層に対して蛍
光性色素等をドーピングしても良い。
【０２３０】
図２１の構造はＲＧＢに対応した三種類のＥＬ素子を形成する方式を用いた場合の例で
ある。なお、図２１には一つの画素しか図示していないが、同一構造の画素が赤、緑又は
青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。本願
発明は発光方式に関わらず実施することが可能である。
【０２３１】
ＥＬ層８５１の上にはＥＬ素子の陰極８５２が設けられる。陰極８５２としては、仕事
関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含
む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材
料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦ
Ａｌ電極が挙げられる。
【０２３２】
なお、画素電極（陽極）８４９、ＥＬ層８５１及び陰極８５２によってＥＬ素子８２０
６が形成される。
【０２３３】
ＥＬ層８５１と陰極８５２とでなる積層体は、各画素で個別に形成する必要があるが、
ＥＬ層８５１は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることがで
きない。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、
プラズマＣＶＤ法等の気相法で選択的に形成することが好ましい。
【０２３４】
なお、ＥＬ層を選択的に形成する方法として、インクジェット法、スクリーン印刷法又
はスピンコート法等を用いることも可能であるが、これらは現状では陰極の連続形成がで
きないので、上述の方法の方が好ましいと言える。
【０２３５】
また、８５３は保護電極であり、陰極８５２を外部の水分等から保護すると同時に、各
画素の陰極８５２を接続するための電極である。保護電極８５３としては、アルミニウム
（Ａｌ）、銅（Ｃｕ）若しくは銀（Ａｇ）を含む低抵抗な材料を用いることが好ましい。
この保護電極８５３にはＥＬ層の発熱を緩和する放熱効果も期待できる。
【０２３６】
また、８５４は第２パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは
２００〜５００ｎｍ）とすれば良い。第２パッシベーション膜８５４を設ける目的は、Ｅ
Ｌ層８５１を水分から保護する目的が主であるが、放熱効果をもたせることも有効である
。但し、上述のようにＥＬ層は熱に弱いので、なるべく低温（好ましくは室温から１２０
℃までの温度範囲）で成膜するのが望ましい。従って、プラズマＣＶＤ法、スパッタ法、
真空蒸着法、イオンプレーティング法又は溶液塗布法（スピンコーティング法）が望まし
い成膜方法と言える。
【０２３７】
なお、図２１に図示されたＴＦＴは全て、本願発明で用いるポリシリコン膜を活性層と
して有していても良いことは言うまでもない。
【０２３８】
本願発明は、図２１のＥＬディスプレイの構造に限定されるものではなく、図２１の構
造は本願発明を実施する上での好ましい形態の一つに過ぎない。
【０２３９】
本実施例において示した構成は、実施例１または実施例２と自由に組み合わせて実施す
ることが可能である。
【実施例５】
【０２４０】
本実施例では、画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方
法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であ
るＣＭＯＳ回路を図示することとする。
【０２４１】
まず、図８（Ａ）に示すように、下地膜（図示せず）を表面に設けた基板５０１を用意
する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２０
０ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の
窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直
接素子を形成しても良い。
【０２４２】
次に基板５０１の上に４５ｎｍの厚さのアモルファスシリコン膜５０２を公知の成膜法
で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半
導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜な
どの非晶質構造を含む化合物半導体膜でも良い。
【０２４３】
ここから図８（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完
全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶
化方法に関する技術を開示している。
【０２４４】
まず、開口部５０３a、５０３bを有する保護膜５０４を形成する。本実施例では１５０
ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケ
ル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関し
ては、前記公報を参考にすれば良い。
【０２４５】
次に、図８（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え
、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ
添加領域という）５０６a、５０６bを起点として、基板と概略平行に結晶化が進行し、棒
状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【０２４６】
次に、図８（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する
元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。
こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８b
が形成される。
【０２４７】
次に、図８（Ｃ）に示すように、不活性雰囲気中で６００℃１２時間の加熱処理を加え
る。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど
全て矢印が示すようにリン添加領域５０８a、５０８bに捕獲されてしまう。これはリンに
よる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０２４８】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン
分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体
にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪
影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるの
で、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０２４９】
こうして触媒を用いた結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレ
ベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５
０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。また、この
時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン
膜を用いて形成すると良い。（図８（Ｄ））
【０２５０】
次に、図８（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法
により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を
行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気で
も良い。
【０２５１】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５
ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち
、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱
酸化工程によって３０ｎｍとなる。
【０２５２】
次に、図９（Ａ）に示すように、レジストマスク５１５を形成し、ゲート絶縁膜５１４
を介して活性層５１１〜５１３にｐ型を付与する不純物元素（以下、ｐ型不純物元素とい
う）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的には
ボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）は
ＴＦＴのしきい値電圧を制御するための工程である。
【０２５３】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンド
ープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用い
ても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜
５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６〜５１８が形成される。
【０２５４】
次に、図９（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶
縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加す
る。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又
は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離し
ないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃
度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０２５５】
この工程により形成されるｎ型不純物領域５２０、５２１には、ｎ型不純物元素が２×
１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で
含まれるようにドーズ量を調節する。
【０２５６】
次に、図９（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性
化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられてい
るので電熱炉を用いたファーネスアニール処理が好ましい。また、図９（Ａ）の工程でチ
ャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている
可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０２５７】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００
℃１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして
熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０２５８】
この工程によりｎ型不純物領域５２０、５２１の端部、即ち、ｎ型不純物領域５２０、
５２１の周囲に存在するｎ型不純物元素を添加していない領域（図９（Ａ）の工程で形成
されたｐ型不純物領域）との境界部（接合部）が明確になる。
このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非
常に良好な接合部を形成しうることを意味する。
【０２５９】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２２〜
５２５を形成する。このゲート電極５２２〜５２５の線幅によって各ＴＦＴのチャネル長
の長さが決定する。
【０２６０】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることが
できる。具体的には、アルミ（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素で
なる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステ
ン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金
、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイ
ド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用い
ても良い。
【０２６１】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングス
テン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパ
ッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力によ
る膜はがれを防止することができる。
【０２６２】
またこの時、ゲート電極５２３、５２５はそれぞれｎ型不純物領域５２０、５２１の一
部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート
電極と重なったＬＤＤ領域となる。なお、ゲート電極５２４a、５２４bは断面では二つに
見えるが、実際は電気的に接続されている。
【０２６３】
次に、図１０（Ａ）に示すように、ゲート電極５２２〜５２５をマスクとして自己整合
的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５
２７〜５３３にはｎ型不純物領域５２０、５２１の１／２〜１／１０（代表的には１／３
〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１
０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０２６４】
次に、図１０（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３４a〜
５３４dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む
不純物領域５３５〜５４１を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオン
ドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的に
は２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０２６５】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される
が、スイッチング用ＴＦＴは、図１０（Ａ）の工程で形成したｎ型不純物領域５３０〜５
３２の一部を残す。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域に対応する
。
【０２６６】
次に、図１０（Ｃ）に示すように、レジストマスク５３４a〜５３４cを除去し、新たに
レジストマスク５４３を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添
加し、高濃度にボロンを含む不純物領域５４４、５４５を形成する。ここではジボラン（
Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には
５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
【０２６７】
なお、不純物領域５４４、５４５には既に１×１０20〜１×１０21atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添
加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型
の不純物領域として機能する。
【０２６８】
次に、図１０（Ｄ）に示すように、レジストマスク５４３を除去した後、第１層間絶縁
膜５４６を形成する。第１層間絶縁膜５４６としては、珪素を含む絶縁膜を単層で用いる
か、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μm
とすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化
珪素膜を積層した構造とする。
【０２６９】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化
手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲
気中、５５０℃、４時間の熱処理を行う。
【０２７０】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
【０２７１】
なお、水素化処理は第１層間絶縁膜５４６を形成する間に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０２７２】
次に、図１１（Ａ）に示すように、第１層間絶縁膜５４６に対してコンタクトホールを
形成し、ソース信号線５４７〜５５０と、ドレイン配線５５１〜５５３を形成する。なお
、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎ
ｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の
導電膜でも良い。
【０２７３】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜５５４を形成する。本実施例では第１パッシベーション膜５５４として３００ｎｍ
厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０２７４】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプ
ラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜
５４６に供給され、熱処理を行うことで、第１パッシベーション膜５５４の膜質が改善さ
れる。それと同時に、第１層間絶縁膜５４６に添加された水素が下層側に拡散するため、
効果的に活性層を水素化することができる。
【０２７５】
次に、図１１（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５５を形成する
。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことができる。特に、第２層間絶縁膜５５５はＴＦＴが形成する段差を平坦化する必要が
あるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアク
リル膜を形成する。
【０２７６】
次に、第２層間絶縁膜５５５、第１パッシベーション膜５５４にドレイン配線５５３に
達するコンタクトホールを形成し、次に保護電極５５６を形成する。保護電極５５６とし
てはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５５６は真空蒸着法で
形成すれば良い。
【０２７７】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画
素電極となる部分に対応する位置に開口部を形成して第３層間絶縁膜５５７を形成する。
開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁と
することができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化
が顕著な問題となってしまう。
【０２７８】
次にＥＬ素子の陰極である対向電極（ＭｇＡｇ電極）５５８を形成する。ＭｇＡｇ電極
５５８は真空蒸着法を用いて、厚さが１８０〜３００ｎｍ（典型的には２００〜２５０ｎ
ｍ）になるように形成する。
【０２７９】
次に、ＥＬ層５５９を、真空蒸着法を用いて大気解放しないで形成する。なお、ＥＬ層
５５９の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、画素電極（陽極）
５６０を１１０ｎｍの厚さとすれば良い。
【０２８０】
本実施例におけるの工程では、赤色に対応する画素、緑色に対応する画素及び青色に対
応する画素に対して順次ＥＬ層及び画素電極（陽極）を形成する。但し、ＥＬ層は溶液に
対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはな
らない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ
層及び画素電極（陽極）を形成するのが好ましい。
【０２８１】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光のＥＬ層及び画素電極（陽極）を選択的に形成する。次いで、緑色に対応する画
素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び画素電極
（陽極）を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスク
をセットし、そのマスクを用いて青色発光のＥＬ層及び画素電極（陽極）を選択的に形成
する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使
いまわしても構わない。また、全画素にＥＬ層及び画素電極（陽極）を形成するまで真空
を破らずに処理することが好ましい。
【０２８２】
なお、ＥＬ層５５９としては公知の材料を用いることができる。公知の材料としては、
駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、
発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。
また、本実施例ではＥＬ素子の画素電極（陽極）５６０として酸化インジウム・スズ（Ｉ
ＴＯ）膜を形成する。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合し
た透明導電膜を用いても良いし、公知の他の材料であっても良い。
【０２８３】
最後に、窒化珪素膜でなる第２パッシベーション膜５６１を３００ｎｍの厚さに形成す
る。
【０２８４】
こうして図１１（Ｃ）に示すような構造のＥＬディスプレイが完成する。なお、実際に
は、図１１（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィ
ルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカ
ンなどのハウジング材でパッケージング（封入）することが好ましい。その際、ハウジン
グ材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置す
ることでＥＬ層の信頼性（寿命）が向上する。
【０２８５】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は
回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブル
プリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる
状態にまでしたＥＬディスプレイを本明細書中ではＥＬモジュールという。
【０２８６】
本実施例において示した構成は、実施例１または実施例２と自由に組み合わせて実施す
ることが可能である。
【実施例６】
【０２８７】
本実施例では本願発明のＥＬディスプレイの構成を図１２の斜視図を用いて説明する。
【０２８８】
本実施例のＥＬディスプレイは、ガラス基板３２０１上に形成された、画素部３２０２
と、ゲート信号側駆動回路３２０３と、ソース側駆動回路３２０４とで構成される。画素
部３２０２のスイッチング用ＴＦＴ３２０５はｎチャネル型ＴＦＴであり、ゲート信号側
駆動回路３２０３に接続されたゲート信号線３２０６、ソース側駆動回路３２０４に接続
されたソース信号線３２０７の交点に配置されている。また、スイッチング用ＴＦＴ３２
０５のドレイン領域はＥＬ駆動用ＴＦＴ３２０８のゲートに接続されている。
【０２８９】
さらに、ＥＬ駆動用ＴＦＴ３２０８のソース領域は電源供給線３２０９に接続される。
またＥＬ駆動用ＴＦＴ３２０８のゲート領域と電源供給線３２０９とに接続されたコンデ
ンサ３２１６が設けられている。本実施例では、電源供給線３２０９には電源電位が加え
られている。また、このＥＬ素子３２１１の対向電極（本実施例では陰極）は定常電位（
本実施例では０Ｖ）に保たれている。
【０２９０】
そして、外部入出力端子となるＦＰＣ３２１２には駆動回路まで信号を伝達するための
入出力配線（接続配線）３２１３、３２１４、及び電源供給線３２０９に接続された入出
力配線３２１５が設けられている。
【０２９１】
さらに、ハウジング材をも含めた本実施例のＥＬモジュールについて図１３（Ａ）、（
Ｂ）を用いて説明する。なお、必要に応じて図１２で用いた符号を引用することにする。
【０２９２】
ガラス基板３２０１上には画素部３２０２、ゲート信号側駆動回路３２０３、ソース信
号側駆動回路３２０４が形成されている。それぞれの駆動回路からの各種配線は、入出力
配線３２１３〜３２１５を経てＦＰＣ３２１２に至り外部機器へと接続される。
【０２９３】
このとき少なくとも画素部３２０２、好ましくは駆動回路３２０３、３２０４及び画素
部３２０２を囲むようにしてハウジング材３３０４を設ける。なお、ハウジング材３３０
４はＥＬ素子の外寸よりも内寸が大きい凹部を有する形状又はシート形状であり、接着剤
３３０５によって、ガラス基板３２０１と共同して密閉空間を形成するようにしてガラス
基板３２０１に固着される。このとき、ＥＬ素子は完全に前記密閉空間に封入された状態
となり、外気から完全に遮断される。なお、ハウジング材３３０４は複数設けても構わな
い。
【０２９４】
また、ハウジング材３３０４の材質はガラス、ポリマー等の絶縁性物質が好ましい。例
えば、非晶質ガラス（硼硅酸塩ガラス、石英等）、結晶化ガラス、セラミックスガラス、
有機系樹脂（アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹
脂等）、シリコーン系樹脂が挙げられる。また、セラミックスを用いても良い。また、接
着剤３３０５が絶縁性物質であるならステンレス合金等の金属材料を用いることも可能で
ある。
【０２９５】
また、接着剤３３０５の材質は、エポキシ系樹脂、アクリレート系樹脂等の接着剤を用
いることが可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接着剤として用いること
もできる。但し、可能な限り酸素、水分を透過しない材質であることが必要である。
【０２９６】
さらに、ハウジング材３３０４とガラス基板３２０１との間の空隙３３０６は不活性ガ
ス（アルゴン、ヘリウム、窒素等）を充填しておくことが望ましい。また、ガスに限らず
不活性液体（パーフルオロアルカンに代表されるの液状フッ素化炭素等）を用いることも
可能である。不活性液体に関しては特開平８−７８５１９号で用いられているような材料
で良い。
【０２９７】
また、空隙３３０６に乾燥剤を設けておくことも有効である。乾燥剤としては特開平９
−１４８０６６号公報に記載されているような材料を用いることができる。一般的には酸
化バリウムが用いられている。
【０２９８】
また、図１３（Ｂ）に示すように、画素部には個々に孤立したＥＬ素子を有する複数の
画素が設けられ、それらは全て保護電極３３０７を共通電極として有している。本実施例
では、ＥＬ層、陰極（ＭｇＡｇ電極）及び保護電極を大気解放しないで連続形成すること
が好ましいとしたが、ＥＬ層と陰極とを同じマスク材を用いて形成しても良い。
【０２９９】
このとき、ＥＬ層と陰極は画素部の上にのみ設ければよく、駆動回路の上に設ける必要
はない。勿論、駆動回路上に設けられていても問題とはならないが、ＥＬ層にアルカリ金
属が含まれていることを考慮すると設けない方が好ましい。
【０３００】
なお、保護電極３３０７は３３０８で示される領域において、画素電極と同一材料でな
る接続配線３３０９を介して入出力配線３３１０に接続される。入出力配線３３１０は保
護電極３３０７に電源電位を加えるための電源供給線であり、導電性ペースト材料３３１
１を介してＦＰＣ３２１２に接続される。
【０３０１】
本実施例において示した構成は、実施例１と自由に組み合わせて実施することが可能で
ある。
【実施例７】
【０３０２】
本実施例では、本願発明におけるＥＬディスプレイの画素の構成について説明する。
【０３０３】
本願発明におけるＥＬディスプレイの画素部には、マトリクス状に複数の画素が配列さ
れている。画素の回路図の一例を図１７（Ａ）に示す。図１７（Ａ）において、画素１０
００の中にスイッチング用ＴＦＴ１００１が設けられている。
なお本願発明において、スイッチング用ＴＦＴ１００１はｎチャネル型ＴＦＴでもｐチャ
ネル型ＴＦＴでも、どちらでも用いることが可能である。図１７（Ａ）
において、スイッチング用ＴＦＴ１００１にはｎチャネル型ＴＦＴを用いる。スイッチン
グ用ＴＦＴ１００１のゲート電極は、ゲート信号を入力するゲート信号線１００２に接続
されている。スイッチング用ＴＦＴ１００１のソース領域とドレイン領域は、一方はアナ
ログまたはデジタルのビデオ信号を入力するデータ信号線（ソース信号線ともいう）１０
０３に接続されている。またもう一方はＥＬ駆動用ＴＦＴ１００４のゲート電極に接続さ
れる。
【０３０４】
ＥＬ駆動用ＴＦＴ１００４のソース領域とドレイン領域は、一方は電源供給線１００５
に接続され、もう一方はドレイン領域はＥＬ素子１００６に接続される。
【０３０５】
ＥＬ素子１００６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とでなる。
なお本願発明において、陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１０
０４のソース領域またはドレイン領域は、ＥＬ素子１００６の陽極に接続される。逆に陽
極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１００４のソース領域またはド
レイン領域は、ＥＬ素子１００６の陰極に接続される。なおＥＬ駆動用ＴＦＴ１００４は
ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、
ＥＬ素子１００６の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１００４
はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１００６の陽極が対向電
極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１００４はｎチャネル型ＴＦＴであること
が好ましい。図１７（Ａ）ではＥＬ駆動用ＴＦＴ１００４にｐチャネル型ＴＦＴを用いて
おり、ＥＬ素子１００６の陰極は定常電源１００７に接続されている。
【０３０６】
またＥＬ駆動用ＴＦＴ１００４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極
とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦ
Ｔ１００４が特にｎチャネル型ＴＦＴの場合、活性層のドレイン領域側にＬｏｖ領域を形
成することでオン電流を増加させることができ、またＥＬ駆動用ＴＦＴ１００４のゲート
電極とＬｏｖ領域との間に容量を形成することができる。
【０３０７】
また、スイッチング用ＴＦＴ１００１が非選択状態（オフの状態）にある時、ＥＬ駆動
用ＴＦＴ１００４のゲート電圧を保持するためにコンデンサを設けても良い。コンデンサ
を設ける場合、スイッチング用ＴＦＴ１００１のソース領域とドレイン領域のソース信号
線に接続されていない方と、電源供給線１００５との間にコンデンサを接続するようにす
る。図１７（Ａ）に示した回路図において、電源供給線１００５はソース信号線１００３
と平行に並んでいる。
【０３０８】
ＥＬ駆動用ＴＦＴのＬｏｖ領域をＥＬ駆動用ＴＦＴ１００４のゲート電圧を保持するた
めのコンデンサとして用いるには、例えば画素のサイズが２２μｍ×２２μｍ、ゲート絶
縁膜の厚さが８００Å、ゲート絶縁膜の比誘電率が４．１であった場合約１９．８ｆＦの
容量値が必要である。よってＬｏｖ領域の面積（ＬＤＤ領域とゲート電極とがゲート絶縁
膜を介して重なる面積）は、約６６μｍ2必要となる。
【０３０９】
なお図１７（Ａ）に示した回路図において、スイッチング用ＴＦＴ１００１またはＥＬ
駆動用ＴＦＴ１００４をマルチゲート構造（直列に接続された二つ以上のチャネル形成領
域を有する活性層を含む構造）としても良い。図１７（Ａ）に示した画素のスイッチング
用ＴＦＴ１００１をマルチゲート構造とした画素の回路図を図１８（Ａ）に示す。
【０３１０】
スイッチング用ＴＦＴ１１０１ａとスイッチング用ＴＦＴ１１０１ｂとが直列に接続して
設けられている。スイッチング用ＴＦＴ１１０１ａ、１１０１ｂ以外は図１７（Ａ）に示
した回路図と構成が同じである。スイッチング用ＴＦＴをマルチゲート構造にすることに
よって、オフ電流を下げることができる。なお図１８（Ａ）ではダブルゲート構造とした
が、本実施例はダブルゲートに限定されることはなく、マルチゲート構造であれば良い。
【０３１１】
また図には示してはいないが、ＥＬ駆動用ＴＦＴをマルチゲート構造にした場合、熱によ
るＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【０３１２】
次に本願発明の画素の回路図の別の一例を図１７（Ｂ）に示す。図１７（Ｂ）において、
画素１１００の中にスイッチング用ＴＦＴ１１０１が設けられている。
なお本願発明において、スイッチング用ＴＦＴ１１０１はｎチャネル型ＴＦＴでもｐチャ
ネル型ＴＦＴでも、どちらでも用いることが可能である。図１７（Ｂ）
において、スイッチング用ＴＦＴ１１０１にはｎチャネル型ＴＦＴを用いる。スイッチン
グ用ＴＦＴ１１０１のゲート電極は、ゲート信号を入力するゲート信号線１１０２に接続
されている。スイッチング用ＴＦＴ１１０１のソース領域とドレイン領域のいずれか一方
はアナログまたはデジタルのビデオ信号を入力するデータ信号線（ソース信号線ともいう
）１１０３に接続されている。またもう一方はＥＬ駆動用ＴＦＴ１１０４のゲート電極に
接続される。
【０３１３】
そして、ＥＬ駆動用ＴＦＴ１１０４のソース領域とドレイン領域は、一方は電源供給線
１１０５に接続され、もう一方はＥＬ素子１１０６に接続される。
【０３１４】
ＥＬ素子１１０６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とでなる。
なお本願発明において、陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１１
０４のソース領域またはドレイン領域は、ＥＬ素子１１０６の陽極に接続される。逆に陽
極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１１０４のソース領域またはド
レイン領域は、ＥＬ素子１１０６の陰極に接続される。なおＥＬ駆動用ＴＦＴ１１０４は
ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、
ＥＬ素子１１０６の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１１０４
はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１１０６の陽極が対向電
極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１１０４はｎチャネル型ＴＦＴであること
が好ましい。図１７（Ｂ）ではＥＬ駆動用ＴＦＴ１１０４にｐチャネル型ＴＦＴを用いて
おり、ＥＬ素子１１０６の陰極は定常電源１１０７に接続されている。
【０３１５】
またＥＬ駆動用ＴＦＴ１１０４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極
とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦ
Ｔ１１０４が特にｎチャネル型ＴＦＴの場合、活性層のドレイン領域側にＬｏｖ領域を形
成することでオン電流を増加させることができ、またＥＬ駆動用ＴＦＴ１１０４のゲート
電極とＬｏｖ領域との間に容量を形成することができる。
【０３１６】
また、スイッチング用ＴＦＴ１１０１が非選択状態（オフの状態）にある時、ＥＬ駆動
用ＴＦＴ１１０４のゲート電圧を保持するためにコンデンサを設けても良い。コンデンサ
を設ける場合、スイッチング用ＴＦＴ１１０１のソース領域とドレイン領域のソース信号
線に接続されていない方と、電源供給線１１０５との間にコンデンサを接続するようにす
る。図１７（Ｂ）に示した回路図において、電源供給線１１０５はゲート信号線１１０２
と平行に並んでいる。
【０３１７】
なお図１７（Ｂ）に示した回路図において、スイッチング用ＴＦＴ１１０１またはＥＬ
駆動用ＴＦＴ１１０４をマルチゲート構造としても良い。図１７（Ｂ）
に示した画素のスイッチング用ＴＦＴ１１０１をマルチゲート構造とした画素の回路図を
図１８（Ｂ）に示す。
【０３１８】
スイッチング用ＴＦＴ１１０１ａとスイッチング用ＴＦＴ１１０１ｂとが直列に接続して
設けられている。スイッチング用ＴＦＴ１１０１ａ、１１０１ｂ以外は図１７（Ｂ）に示
した回路図と構成が同じである。スイッチング用ＴＦＴをマルチゲート構造にすることに
よって、オフ電流を下げることができる。なお図１８（Ｂ）ではダブルゲート構造とした
が、本実施例はダブルゲートに限定されることはなく、マルチゲート構造であれば良い。
【０３１９】
また図には示してはいないが、ＥＬ駆動用ＴＦＴをマルチゲート構造にした場合、熱によ
るＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【０３２０】
次に本願発明の画素の回路図の別の一例を図１９（Ａ）に示す。図１９（Ａ）
において、画素１２００と画素１２１０とが隣接して設けられている。図１９（Ａ）にお
いて、１２０１及び１２１１はスイッチング用ＴＦＴである。なお本願発明において、ス
イッチング用ＴＦＴ１２０１及び１２１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴ
でも、どちらでも用いることが可能である。図１９（Ａ）において、スイッチング用ＴＦ
Ｔ１２０１及び１２１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１２０
１及び１２１１のゲート電極は、ゲート信号を入力するゲート信号線１２０２に接続され
ている。スイッチング用ＴＦＴ１２０１及び１２１１のソース領域とドレイン領域は、一
方はアナログまたはデジタルのビデオ信号を入力するデータ信号線（ソース信号線ともい
う）１２０３と１２０４とにそれぞれ接続されている。またもう一方はＥＬ駆動用ＴＦＴ
１２０４及び１２１４のゲート電極にそれぞれ接続される。
【０３２１】
そして、ＥＬ駆動用ＴＦＴ１２０４及び１２１４のソース領域とドレイン領域の一方は
電源供給線１２２０に接続され、もう一方はＥＬ素子１２０５及び１２１５にそれぞれ接
続される。このように本実施例では隣り合う２つの画素で１つの電源供給線１２２０を共
有している。これにより、図１７及び図１８で示した構成に比べて、電源供給線の数を減
らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に
配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０３２２】
ＥＬ素子１２０５及び１２１５はそれぞれ陽極と、陰極と、陽極と陰極との間に設けら
れたＥＬ層とでなる。なお本願発明において、陽極が画素電極で陰極が対向電極の場合、
ＥＬ駆動用ＴＦＴ１２０４及び１２１４のソース領域またはドレイン領域は、ＥＬ素子１
２０５及び１２１５の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、
ＥＬ駆動用ＴＦＴ１２０４及び１２１４のソース領域またはドレイン領域は、ＥＬ素子１
２０５及び１２１５の陰極に接続される。なおＥＬ駆動用ＴＦＴ１２０４及び１２１４は
ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、
ＥＬ素子１２０５及び１２１５の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用Ｔ
ＦＴ１２０４及び１２１４はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素
子１２０５及び１２１５の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１
２０４及び１２１４はｎチャネル型ＴＦＴであることが好ましい。図１９（Ａ）ではＥＬ
駆動用ＴＦＴ１２０４及び１２１４にｐチャネル型ＴＦＴを用いており、ＥＬ素子１２０
５及び１２１５の陰極は定常電源１２０６及び１２１６に接続されている。
【０３２３】
またＥＬ駆動用ＴＦＴ１２０４及び１２１４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域
とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。Ｅ
Ｌ駆動用ＴＦＴ１２０４が特にｎチャネル型ＴＦＴの場合、活性層のドレイン領域側にＬ
ｏｖ領域を形成することでオン電流を増加させることができ、またＥＬ駆動用ＴＦＴ１２
０４のゲート電極とＬｏｖ領域との間に容量を形成することができる。
【０３２４】
また、スイッチング用ＴＦＴ１２０１及び１２１１が非選択状態（オフの状態）にある
時、ＥＬ駆動用ＴＦＴ１２０４及び１２１４のゲート電圧を保持するためにコンデンサを
設けても良い。コンデンサを設ける場合、スイッチング用ＴＦＴ１２０１のソース領域と
ドレイン領域のソース信号線に接続されていない方と、電源供給線１２２０との間にコン
デンサを接続するようにする。
【０３２５】
なお図１９（Ａ）に示した回路図において、スイッチング用ＴＦＴ１２０１、１２１１
またはＥＬ駆動用ＴＦＴ１２０４、１２１４をマルチゲート構造としても良い。図１９（
Ａ）に示した画素のスイッチング用ＴＦＴ１２０１、１２１１をマルチゲート構造とした
画素の回路図を図２０（Ａ）に示す。
【０３２６】
スイッチング用ＴＦＴ１２０１ａとスイッチング用ＴＦＴ１２０１ｂとが直列に接続して
設けられている。またスイッチング用ＴＦＴ１２１１ａとスイッチング用ＴＦＴ１２１１
ｂとが直列に接続して設けられている。スイッチング用ＴＦＴ１２０１ａ、１２０１ｂ及
びスイッチング用ＴＦＴ１２１１ａ及び１２１１ｂ以外は図１９（Ａ）に示した回路図と
構成が同じである。スイッチング用ＴＦＴをマルチゲート構造にすることによって、オフ
電流を下げることができる。なお図２０（Ａ）ではダブルゲート構造としたが、本実施例
はダブルゲートに限定されることはなく、マルチゲート構造であれば良い。
【０３２７】
また図には示してはいないが、ＥＬ駆動用ＴＦＴをマルチゲート構造にした場合、熱によ
るＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【０３２８】
次に本願発明の画素の回路図の別の一例を図１９（Ｂ）に示す。図１９（Ｂ）
において、画素１３００と画素１３１０とが隣接して設けられている。図１９（Ｂ）にお
いて、１３０１及び１３１１はスイッチング用ＴＦＴである。なお本願発明において、ス
イッチング用ＴＦＴ１３０１及び１３１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴ
でも、どちらでも用いることが可能である。図１９（Ｂ）において、スイッチング用ＴＦ
Ｔ１３０１及び１３１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１３０
１及び１３１１のゲート電極は、ゲート信号を入力するゲート信号線１３０２及び１３１
２にそれぞれ接続されている。スイッチング用ＴＦＴ１３０１及び１３１１のソース領域
とドレイン領域は、一方はアナログまたはデジタルのビデオ信号を入力するデータ信号線
（ソース信号線ともいう）１３０３にそれぞれ接続されている。またもう一方はＥＬ駆動
用ＴＦＴ１３０４及び１３１４のゲート電極にそれぞれ接続される。
【０３２９】
そして、ＥＬ駆動用ＴＦＴ１３０４及び１３１４のソース領域とドレイン領域は、一方
は電源供給線１３２０に接続され、もう一方はＥＬ素子１３０５及び１３１５にそれぞれ
接続される。このように本実施例では隣り合う２つの画素で１つの電源供給線１３２０を
共有している。これにより、図１７及び図１８で示した構成に比べて、電源供給線の数を
減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向
に配線が設けられている場合において、配線による光の遮蔽が抑えられる。そして図２０
（Ｂ）に示した回路図において、電源供給線１３２０はゲート信号線１３０２、１３１２
と平行に並んでいる。
【０３３０】
ＥＬ素子１３０５及び１３１５はそれぞれ陽極と、陰極と、陽極と陰極との間に設けら
れたＥＬ層とでなる。なお本願発明において、陽極が画素電極で陰極が対向電極の場合、
ＥＬ駆動用ＴＦＴ１３０４及び１３１４のソース領域またはドレイン領域は、ＥＬ素子１
３０５及び１３１５の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、
ＥＬ駆動用ＴＦＴ１３０４及び１３１４のソース領域またはドレイン領域は、ＥＬ素子１
３０５及び１３１５の陰極に接続される。なおＥＬ駆動用１３０４及び１３１４はｎチャ
ネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素
子１３０５及び１３１５の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１
３０４及び１３１４はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１３
０５及び１３１５の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１３０４
及び１３１４はｎチャネル型ＴＦＴであることが好ましい。図１９（Ｂ）ではＥＬ駆動用
ＴＦＴ１３０４及び１３１４にｐチャネル型ＴＦＴを用いており、ＥＬ素子１３０５及び
１３１５の陰極は定常電源１３０６及び１３１６に接続されている。
【０３３１】
またＥＬ駆動用ＴＦＴ１３０４及び１３１４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域
とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。Ｅ
Ｌ駆動用ＴＦＴ１３０４及び１３１４が特にｎチャネル型ＴＦＴの場合、活性層のドレイ
ン領域側にＬｏｖ領域を形成することでオン電流を増加させることができ、またＥＬ駆動
用ＴＦＴ１３０４及び１３１４のゲート電極とＬｏｖ領域との間に容量を形成することが
できる。
【０３３２】
また、スイッチング用ＴＦＴ１３０１及び１３１１が非選択状態（オフの状態）にある
時、ＥＬ駆動用ＴＦＴ１３０４及び１３１４のゲート電圧を保持するためにコンデンサを
設けても良い。コンデンサを設ける場合、スイッチング用ＴＦＴ１３０１、１３１１のソ
ース領域とドレイン領域のソース信号線に接続されていない方と、電源供給線１３２０と
の間にコンデンサを接続するようにする。
【０３３３】
なお図１９（Ｂ）に示した回路図において、スイッチング用ＴＦＴ１３０１、１３１１
またはＥＬ駆動用ＴＦＴ１３０４、１３１４をマルチゲート構造としても良い。図１９（
Ｂ）に示した画素のスイッチング用ＴＦＴ１３０１、１３１１をマルチゲート構造とした
画素の回路図を図２０（Ｂ）に示す。
【０３３４】
スイッチング用ＴＦＴ１３０１ａとスイッチング用ＴＦＴ１３０１ｂとが直列に接続して
設けられている。またスイッチング用ＴＦＴ１３１１ａとスイッチング用ＴＦＴ１３１１
ｂとが直列に接続して設けられている。スイッチング用ＴＦＴ１３０１ａ、１３０１ｂ及
びスイッチング用ＴＦＴ１３１１ａ及び１３１１ｂ以外は図１９（Ｂ）に示した回路図と
構成が同じである。スイッチング用ＴＦＴをマルチゲート構造にすることによって、オフ
電流を下げることができる。なお図２０（Ｂ）ではダブルゲート構造としたが、本実施例
はダブルゲートに限定されることはなく、マルチゲート構造であれば良い。
【０３３５】
また図には示してはいないが、ＥＬ駆動用ＴＦＴをマルチゲート構造にした場合、熱によ
るＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【０３３６】
なお本実施例において、ＥＬ駆動用ＴＦＴのドレイン領域とＥＬ素子が有する画素電極
との間に抵抗体を設けても良い。抵抗体を設けることによって、ＥＬ駆動用ＴＦＴからＥ
Ｌ素子へ供給される電流量を制御し、ＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐこ
とが可能になる。抵抗体はＥＬ駆動用ＴＦＴのオン抵抗よりも十分に大きい抵抗値を示す
素子であれば良いため構造等に限定はない。
なお、オン抵抗とは、ＴＦＴがオンの状態の時に、ＴＦＴのドレイン電圧をその時に流れ
ているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ま
しくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば
良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【０３３７】
本実施例において示した構成は、実施例１、３、４、５または６と自由に組み合わせて
実施することが可能である。
【実施例８】
【０３３８】
本願発明は有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。
但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる
耐圧特性を有するＴＦＴを用いなければならない。
【０３３９】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本願発明に適用
することは可能である。
【０３４０】
また、本実施例の構成は、実施例１〜７のいずれの構成とも自由に組み合わせることが
可能である。
【実施例９】
【０３４１】
本願発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマ
ー系（高分子系）有機物質であっても良い。低分子系有機物質はＡｌｑ3（トリス−８−
キノリライト−アルミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材
料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。
代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、
ポリカーボネート等が挙げられる。
【０３４２】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、デ
ィッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法
で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０３４３】
また本願発明のＥＬディスプレイが有するＥＬ素子において、そのＥＬ素子が有するＥＬ
層が、電子輸送層と生孔輸送層とを有している場合、電子輸送層と生孔輸送層とを無機の
材料、例えば非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い
。
【０３４４】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面
において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させることが
できるとともに、高輝度化を図ることもできる。
【０３４５】
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させて
も良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、
キナクリドン等が挙げられる。
【０３４６】
また、本実施例の構成は、実施例１〜７のいずれの構成とも自由に組み合わせることが
可能である。
【実施例１０】
【０３４７】
次に図１、図２に示した本願発明のＥＬディスプレイの、別の駆動方法について説明す
る。ここではｎビットデジタル駆動方式により２n階調のフルカラー表示を行う場合につ
いて説明する。なおタイミングチャートは実施の形態で示した場合と同じであるので、図
３を参照する。
【０３４８】
画素部１０１にはマトリクス状に複数の画素１０４が配列される。画素１０４の拡大図
を図２（Ａ）に示す。図２（Ａ）において、１０５はスイッチング用ＴＦＴである。スイ
ッチング用ＴＦＴ１０５のゲート電極は、ゲート信号を入力するゲート信号線１０６に接
続されている。スイッチング用ＴＦＴ１０５のソース領域とドレイン領域は、一方がデジ
タルデータ信号を入力するソース信号線１０７に、もう一方がＥＬ駆動用ＴＦＴ１０８の
ゲート電極及び各画素が有するコンデンサ１１３にそれぞれ接続されている。
【０３４９】
また、ＥＬ駆動用ＴＦＴ１０８のソース領域とドレイン領域は、一方が電源供給線１１
１に接続され、もう一方はＥＬ素子１１０に接続される。電源供給線１１１はコンデンサ
１１３に接続されている。コンデンサ１１３はスイッチング用ＴＦＴ１０５が非選択状態
（オフ状態）にある時、ＥＬ駆動用ＴＦＴ１０８のゲート電圧を保持するために設けられ
ている。
【０３５０】
ＥＬ素子１１０は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽
極がＥＬ駆動用ＴＦＴ１１０のソース領域またはドレイン領域と接続している場合、言い
換えると陽極が画素電極の場合、対向電極である陰極は一定の電位に保たれる。逆に陰極
がＥＬ駆動用ＴＦＴ１１０のソース領域またはドレイン領域と接続している場合、言い換
えると陰極が画素電極の場合、対向電極である陽極は一定の電位に保たれる。
【０３５１】
電源供給線１１１は電源電位に保たれている。
【０３５２】
なお、ＥＬ駆動用ＴＦＴ１０８のドレイン領域またはソース領域と、ＥＬ素子１１０と
の間に抵抗体を設けても良い。抵抗体を設けることによって、ＥＬ駆動用ＴＦＴからＥＬ
素子へ供給される電流量を制御し、ＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐこと
が可能になる。抵抗体はＥＬ駆動用ＴＦＴ１０８のオン抵抗よりも十分に大きい抵抗値を
示す素子であれば良いため構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオン状態
の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵
抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好まし
くは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層
を用いると形成が容易であり好ましい。
【０３５３】
図２（Ｂ）に本願発明のＥＬディスプレイの画素部の構造を示す。ゲート信号線（Ｇ１
〜Ｇｎ）は各画素が有するスイッチング用ＴＦＴのゲート電極に接続されている。各画素
の有するスイッチング用ＴＦＴのソース領域とドレイン領域は、一方がソース信号線（Ｓ
１〜Ｓｎ）に、もう一方がＥＬ駆動用ＴＦＴのゲート電極とコンデンサとに接続されてい
る。またＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方が電源供給線（Ｖ１〜Ｖ
ｎ）に、もう一方が各画素が有するＥＬ素子に接続されている。電源供給線（Ｖ１〜Ｖｎ
）は各画素が有するコンデンサとも接続されている。
【０３５４】
図２（Ａ）に示したＥＬディスプレイにおけるタイミングチャートを、図３に示す。ま
ず、１フレーム期間（Ｆ）をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。な
お、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間と呼ぶ。本願発明
のＥＬディスプレイでは１秒間に１２０以上のフレーム期間が設けられており、結果的に
１秒間に６０以上の画像が表示されている。
【０３５５】
１秒間に表示される画像の数が１２０より少なくなると、視覚的にフリッカ等の画像のち
らつきが目立ち始める。
【０３５６】
なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。
階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動
しなければならない。
【０３５７】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けら
れる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する
時間であり、サステイン期間（点灯期間とも呼ぶ）とは、表示を行う期間を示している。
【０３５８】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜
Ｔａｎ）の長さは全て同じである。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔ
ｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【０３５９】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0
：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを
出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調の
うち所望の階調表示を行うことができる。
【０３６０】
まずアドレス期間において、電源供給線（Ｖ１〜Ｖｎ）は定常電位と同じ高さの電源電
位に保たれている。本明細書において、デジタル駆動のアドレス期間における電源電位を
オフの電源電位と呼ぶ。なおオフの電源電位の高さは、ＥＬ素子が発光しない範囲で、定
常電位の高さと同じであれば良い。なおこのときのＥＬ駆動電圧をオフのＥＬ駆動電圧と
呼ぶ。理想的にはオフのＥＬ駆動電圧は０Ｖであることが望ましいが、ＥＬ素子が発光し
ない程度の大きさであれば良い。
【０３６１】
そしてゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１にゲート電極が接続
されているスイッチング用ＴＦＴ全てがＯＮの状態になる。
【０３６２】
ゲート信号線Ｇ１にゲート電極が接続されているスイッチング用ＴＦＴがＯＮの状態で
、ソース信号線（Ｓ１〜Ｓｎ）に順にデジタルデータ信号が入力される。デジタルデータ
信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルデータ信号が
それぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味している。そしてソース信
号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オン（ＯＮ）の状態のスイッチ
ング用ＴＦＴを介してＥＬ駆動用ＴＦＴのゲート電極に入力される。またコンデンサにも
デジタルデータ信号が入力され保持される。
【０３６３】
次にゲート信号線Ｇ２にゲート信号が入力され、ゲート信号線Ｇ２にゲート電極が接続
されているスイッチング用ＴＦＴ全てがＯＮの状態になる。そしてゲート信号線Ｇ２にゲ
ート電極が接続されているスイッチング用ＴＦＴをＯＮにした状態で、ソース信号線（Ｓ
１〜Ｓｎ）に順にデジタルデータ信号が入力される。
ソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、スイッチング用ＴＦＴ
を介してＥＬ駆動用ＴＦＴのゲート電極に入力される。またコンデンサにもデジタルデー
タ信号が入力され保持される。
【０３６４】
上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力される。全ての画素に
デジタルデータ信号が入力されるまでの期間がアドレス期間である。
【０３６５】
アドレス期間が終了すると同時にサステイン期間となる。サステイン期間になると、電
源供給線（Ｖ１〜Ｖｎ）の電位は、オフの電源電位からオンの電源電位に変わる。本明細
書において、デジタル駆動のサステイン期間における電源電位をオンの電源電位と呼ぶ。
オンの電源電位は、ＥＬ素子が発光する程度に定常電位との間に電位差を有していればよ
い。なおこの電位差をオンのＥＬ駆動電圧と呼ぶ。
【０３６６】
そしてスイッチング用ＴＦＴがオフ状態になり、コンデンサにおいて保持されたデジタ
ルデータ信号が、ＥＬ駆動用ＴＦＴのゲート電極に入力される。
【０３６７】
本実施例において、デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用
ＴＦＴはオフ状態となり、ＥＬ素子の画素電極はオフの電源電位に保たれたままである。
その結果、「０」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子
は発光しない。
【０３６８】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴはオン状態となり、ＥＬ素子
の画素電極はオンの電源電位になる。その結果、「１」の情報を有するデジタルデータ信
号が印加された画素が有するＥＬ素子は発光する。
【０３６９】
全てのスイッチング用ＴＦＴがオフ状態である期間がサステイン期間である。
【０３７０】
ＥＬ素子を発光させる（画素を点灯させる）期間はＴｓ１〜Ｔｓｎまでのいずれかの期
間である。ここではＴｓｎの期間、所定の画素を点灯させたとする。
【０３７１】
次に、再びアドレス期間に入り、全画素にデータ信号を入力したらサステイン期間に入
る。このときはＴｓ１〜Ｔｓ（ｎ−１）のいずれかの期間がサステイン期間となる。ここ
ではＴｓ（ｎ−１）の期間、所定の画素を点灯させたとする。
【０３７２】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ（ｎ−
２）、Ｔｓ（ｎ−３）…Ｔｓ１とサステイン期間を設定し、それぞれのサブフレームで所
定の画素を点灯させたとする。
【０３７３】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、
画素が点灯していたサステイン期間、言い換えると「１」の情報を有するデジタルデータ
信号が画素に印加されたアドレス期間の直後のサステイン期間の長さを積算することによ
って、その画素の階調がきまる。例えば、ｎ＝８のとき、全部のサステイン期間で画素が
発光した場合の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合に
は７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が
表現できる。
【０３７４】
１フレーム期間が終了すると、次のフレーム期間において定常電位とオンの電源電位の
差であるオンのＥＬ駆動電圧の極性が逆になるように、オンの電源電位の高さを変える。
そして、先のフレーム期間と同じ、上述した動作を行う。しかしこのフレーム期間におけ
るオンのＥＬ駆動電圧は、先のフレーム期間におけるオンのＥＬ駆動電圧の逆の極性を有
していることから、全てのＥＬ素子は発光しない。本明細書において、ＥＬ素子が画像を
表示するフレーム期間を表示フレーム期間と呼ぶ。また逆に全てのＥＬ素子が発光せずに
画像を表示しないフレーム期間を非表示フレーム期間と呼ぶ。
【０３７５】
非表示フレーム期間が終了すると、次に別の表示フレーム期間となり、オンのＥＬ駆動
電圧は、非表示フレーム期間におけるオンのＥＬ駆動電圧の逆の極性を有する電圧に変わ
る。
【０３７６】
このように表示フレーム期間と非表示フレーム期間を交互に繰り返すことによって、画
像の表示を行う。本願発明は上記構成を有することで、ＥＬ素子が有するＥＬ層に、一定
期間ごとに逆の極性のＥＬ駆動電圧がかかる。よって、ＥＬ素子の電流―電圧特性の劣化
が改善され、ＥＬ素子の寿命を従来の駆動方式に比べて長くすることが可能になる。
【０３７７】
また上述したように、交流駆動において、１フレーム期間ごとに画像の表示を行う場合
、観察者の目にフリッカとしてちらつきが生じてしまう。
【０３７８】
そのため本願発明では、直流駆動において観察者の目にフリッカが生じない周波数の倍
以上の周波数でＥＬディスプレイを交流駆動する。つまり１秒間に１２０以上のフレーム
期間が設けられており、結果的に１秒間に６０以上の画像が表示されている。上記構成に
よって、交流駆動によるフリッカを防ぐ。
【０３７９】
本実施例において示した構成は、実施例２〜９と自由に組み合わせて実施することが可
能である。
【実施例１１】
【０３８０】
本実施例ではデジタル方式の交流駆動で時分割階調表示を行う場合において、サブフレ
ーム期間ごとにオンのＥＬ駆動電圧が逆の極性に変わる、実施例１とは別の例について説
明する。ここではｎビットデジタル駆動方式により２n階調のフルカラーの時分割階調表
示を行う場合について説明する。なおタイミングチャートは実施例１で示した場合と同じ
であるので、図５を参照する。
【０３８１】
本実施例におけるＥＬディスプレイの画素部の構造は、図２（Ｂ）において示した構造と
同じであり、ゲート信号線（Ｇ１〜Ｇｎ）は各画素が有するスイッチング用ＴＦＴのゲー
ト電極に接続されている。各画素の有するスイッチング用ＴＦＴのソース領域とドレイン
領域は、一方がソース信号線（Ｓ１〜Ｓｎ）に、もう一方がＥＬ駆動用ＴＦＴのゲート電
極とコンデンサとに接続されている。またＥＬ駆動用ＴＦＴのソース領域とドレイン領域
は、一方が電源供給線（Ｖ１〜Ｖｎ）に、もう一方が各画素が有するＥＬ素子に接続され
ている。電源供給線（Ｖ１〜Ｖｎ）は各画素が有するコンデンサとも接続されている。
【０３８２】
図５に本実施例の駆動方法のタイミングチャートを示す。まず、１フレーム期間をｎ個
のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の全ての画素が１つの
画像を表示する期間を１フレーム期間と呼ぶ。
【０３８３】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けら
れる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する
時間であり、サステイン期間（点灯期間とも呼ぶ）とは、ＥＬ素子を発光させる期間を示
している。
【０３８４】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜
Ｔａｎ）の長さは全て同じである。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔ
ｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【０３８５】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0
：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを
出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調の
うち所望の階調表示を行うことができる。
【０３８６】
まず、電源供給線（Ｖ１〜Ｖｎ）がオフの電源電位に保たれる。そしてゲート信号線Ｇ
１にゲート信号が入力され、ゲート信号線Ｇ１にゲート電極が接続されているスイッチン
グ用ＴＦＴ全てがＯＮの状態になる。
【０３８７】
そしてゲート信号線Ｇ１にゲート電極が接続されているスイッチング用ＴＦＴがＯＮの
状態で、ソース信号線（Ｓ１〜Ｓｎ）に順にデジタルデータ信号が入力される。そしてソ
ース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オン（ＯＮ）の状態のス
イッチング用ＴＦＴを介してＥＬ駆動用ＴＦＴのゲート電極に入力される。またコンデン
サにもデジタルデータ信号が入力され保持される。
【０３８８】
上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力される。全ての画素に
デジタルデータ信号が入力されるまでの期間がアドレス期間である。
【０３８９】
アドレス期間が終了すると同時にサステイン期間となる。サステイン期間になると、電
源供給線（Ｖ１〜Ｖｎ）の電位がオフの電源電位からオンの電源電位に変わる。そしてス
イッチング用ＴＦＴがオフ状態になり、コンデンサにおいて保持されたデジタルデータ信
号が、ＥＬ駆動用ＴＦＴのゲート電極に入力される。
【０３９０】
本実施例において、オンの電源電位と定常電位の差であるオンのＥＬ駆動電圧の極性は
、電源電位の高さを変えることによって、サブフレーム期間ごとに逆になる。よってサブ
フレーム期間ごとにオンのＥＬ駆動電圧の極性を逆にすることで、ＥＬディスプレイは表
示と非表示を繰り返す。表示を行うサブフレーム期間を表示サブフレーム期間と呼び、表
示を行わないサブフレーム期間を非表示サブフレーム期間と呼ぶ。
【０３９１】
例えば第１のフレーム期間において、第１のサブフレーム期間は表示期間だとしたら、第
２のサブフレーム期間は非表示期間であり、第３のフレーム期間は再び表示期間となる。
そして全てのサブフレーム期間が出現し第１のフレーム期間が終了したら、第２のフレー
ム期間となる。第２のフレーム期間における第１のサブフレーム期間では、第１のフレー
ム期間内の第１のサブフレーム期間においてＥＬ素子に加えられたＥＬ駆動電圧とは逆の
極性を有するＥＬ駆動電圧が、ＥＬ素子のＥＬ層に加えられるので、非表示期間となる。
そして次に第２のサブフレーム期間は表示期間となり、サブフレーム期間ごとに交互に表
示期間と非表示期間となる。
【０３９２】
なお、本明細書において、ＥＬ駆動電圧の極性が逆になることで表示と非表示とが切り
替わるとき、表示しているときの期間を表示期間と呼ぶ。また逆に表示していないときの
期間を非表示期間と呼ぶ。よって本明細書において、表示フレーム期間と、表示サブフレ
ーム期間を総称して表示期間と呼ぶ。また逆に非表示フレーム期間と、非表示サブフレー
ム期間を総称して非表示期間と呼ぶ。
【０３９３】
本実施例においてデジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用Ｔ
ＦＴはオフ状態となり、ＥＬ素子の画素電極はオフの電源電位に保たれたままである。そ
の結果、「０」の情報を有するデジタルデータ信号が加えられた画素が有するＥＬ素子は
発光しない。
【０３９４】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴはオン状態となり、ＥＬ素子
の画素電極はオンの電源電位になる。その結果、「１」の情報を有するデジタルデータ信
号が入力された画素が有するＥＬ素子は発光する。
【０３９５】
全てのスイッチング用ＴＦＴがオフ状態である期間がサステイン期間である。
【０３９６】
ＥＬ素子を発光させる（画素を点灯させる）期間はＴｓ１〜Ｔｓｎまでのいずれかの期
間である。ここではＴｓｎの期間、所定の画素を点灯させたとする。
【０３９７】
次に、再びアドレス期間に入り、全画素にデータ信号を入力したらサステイン期間に入
る。このときはＴｓ１〜Ｔｓ（ｎ−１）のいずれかの期間がサステイン期間となる。ここ
ではＴｓ（ｎ−１）の期間、所定の画素を点灯させたとする。
【０３９８】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ（ｎ−
２）、Ｔｓ（ｎ−３）…Ｔｓ１とサステイン期間を設定し、それぞれのサブフレームで所
定の画素を点灯させたとする。
【０３９９】
このように、交流駆動の時分割階調表示において、サブフレームごとに逆の極性を有す
るＥＬ駆動電圧をＥＬ素子に加える場合、２つのフレーム期間で１つの階調表示を行う。
２つの隣り合うフレーム期間において、画素が点灯していたサステイン期間、言い換える
と「１」の情報を有するデジタルデータ信号が画素に入力されたアドレス期間の直後のサ
ステイン期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８
のとき、全部のサステイン期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ１
とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴ
ｓ８を選択した場合には１６％の輝度が表現できる。
【０４００】
本願発明は上記構成を有することで、ＥＬ素子が有するＥＬ層に、サブフレーム期間ご
とに逆の極性のＥＬ駆動電圧がかかる。よって、ＥＬ素子の電流―電圧特性の劣化が改善
され、ＥＬ素子の寿命を従来の駆動方式に比べて長くすることが可能になる。
【０４０１】
本実施例では、実施の形態で示したフレーム期間ごとに交流駆動するデジタル方式のＥ
Ｌディスプレイに比べてフリッカが起こりにくいという効果が得られる。
【０４０２】
本実施例において示した構成は、実施例２〜９と自由に組み合わせて実施することが可
能である。
【実施例１２】
【０４０３】
本願発明を実施して形成されたＥＬディスプレイ（ＥＬモジュール）は、自発光型であ
るため液晶表示装置に比べて明るい場所での視認性に優れている。そのため本願発明は直
視型のＥＬディスプレイ（ＥＬモジュールを組み込んだ表示ディスプレイを指す）に対し
て実施することが可能である。ＥＬディスプレイとしてはパソコンモニタ、ＴＶ放送受信
用モニタ、広告表示モニタ等が挙げられる。
【０４０４】
また、本願発明は上述のＥＬディスプレイも含めて、表示ディスプレイを部品として含
むあらゆる電子機器に対して実施することが可能である。
【０４０５】
そのような電子機器としては、ＥＬ表示装置、ビデオカメラ、デジタルカメラ、頭部取
り付け型ディスプレイ（ヘッドマウントディスプレイ等）、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）
、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーデ
ィスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像
を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の例を図１
４に示す。
【０４０６】
図１４（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、ＥＬデ
ィスプレイ２００３、キーボード２００４等を含む。本願発明のＥＬディスプレイ２００
３はパーソナルコンピュータの表示部に用いることができる。
【０４０７】
図１４（Ｂ）はビデオカメラであり、本体２１０１、ＥＬディスプレイ２１０２、音声
入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む
。本願発明のＥＬディスプレイ２１０２はビデオカメラの表示部に用いることができる。
【０４０８】
図１４（Ｃ）は頭部取り付け型のＥＬ表示装置の一部（右片側）であり、本体２３０１
、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０
５、ＥＬディスプレイ２３０６等を含む。本願発明のＥＬディスプレイ２３０６はＥＬ表
示装置の表示部に用いることができる。
【０４０９】
図１４（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ
２４０３、ＥＬディスプレイ（ａ）２４０４、ＥＬディスプレイ（ｂ）
２４０５等を含む。ＥＬディスプレイ（ａ）は主として画像情報を表示し、ＥＬディスプ
レイ（ｂ）は主として文字情報を表示するが、本願発明のこれらＥＬディスプレイ（ａ）
、（ｂ）は記録媒体を備えた画像再生装置の表示部に用いることができる。なお、記録媒
体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本願発明を用いるこ
とができる。
【０４１０】
図１４（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５
０２、受像部２５０３、操作スイッチ２５０４、ＥＬディスプレイ２５０５等を含む。本
願発明のＥＬディスプレイ２５０５は携帯型（モバイル）コンピュータの表示部に用いる
ことができる。
【０４１１】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジ
ェクターに用いることも可能となる。
【０４１２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜１１のどのような組み合わせか
らなる構成を用いても実現することができる。
【符号の説明】
【０４１３】
１０１  画素部
１０２  ソース信号側駆動回路
１０３  ゲート信号側駆動回路
１０４  画素
１０５  スイッチング用ＴＦＴ
１０６  ゲート信号線
１０７  ソース信号線
１０８  ＥＬ駆動用ＴＦＴ
１１０  ＥＬ素子
１１１  電源供給線
１１２  定常電源
１１３  コンデンサ
１１４  時分割階調データ信号発生回路
【図１】
2014197204.tif 000003
【図２】
2014197204.tif 000004
【図３】
2014197204.tif 000005
【図４】
2014197204.tif 000006
【図５】
2014197204.tif 000007
【図６】
2014197204.tif 000008
【図７】
2014197204.tif 000009
【図８】
2014197204.tif 000010
【図９】
2014197204.tif 000011
【図１０】
2014197204.tif 000012
【図１１】
2014197204.tif 000013
【図１２】
2014197204.tif 000014
【図１３】
2014197204.tif 000015
【図１４】
2014197204.tif 000016
【図１５】
2014197204.tif 000017
【図１６】
2014197204.tif 000018
【図１７】
2014197204.tif 000019
【図１８】
2014197204.tif 000020
【図１９】
2014197204.tif 000021
【図２０】
2014197204.tif 000022
【図２１】
2014197204.tif 000023