(57)【要約】【課題】本構成を有しない場合と比較して、駆動電圧が抑えられた発光素子、光源ヘッド、及び画像形成装置を提供する。【解決手段】発光素子１００では、発光層１２６のバンドギャップが、アノード層１２２、ｎ型ゲート層１２４、ｐ型ゲート層１２８、及びカソード層１３０のバンドギャップよりも小さく、キャリアが再結合するための再結合層として機能する。また、結合ダイオード１０６は、ｐ型ゲート層１２８とｎ型ゲート層１２４との間で形成されている。従って、結合ダイオード１０６の拡散電位が小さく、発光素子１００の駆動電圧を抑えられる。【選択図】図７
2014038934.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のアノード層上の第１領域に形成された第２導電型の第１ゲート層、当該第１ゲート層上に形成された前記第１ゲート層よりもバンドギャップが小さい発光層、当該発光層上に形成された前記発光層よりもバンドギャップが大きい第１導電型の第２ゲート層、当該第２ゲート層上に形成された第２導電型の第１カソード層、当該第１カソード層上に形成された第２導電型の第１コンタクト層、及び当該第１コンタクト層上に形成された第１カソード電極を有する発光部と、
前記アノード層上の第２領域に形成された前記第１ゲート層、当該ゲート層上に形成された前記発光層、当該発光層上に形成された前記第２ゲート層、当該第２ゲート層上に形成された第２導電型の第２カソード層、当該第２カソード層上に形成された第２導電型の第２コンタクト層、及び当該第２コンタクト層上に形成された第２カソード電極を有する転送部と、
前記アノード層上の第３領域に形成された前記第１ゲート層、当該第１ゲート層上に形成された第２導電型の第１ゲート電極、当該第１ゲート層上に形成された前記発光層、当該発光層上に形成された前記第２ゲート層、及び当該第２ゲート層上に形成された第１導電型の第２ゲート電極を有する結合部と、
を備えた発光素子。
【請求項２】
前記第１領域及び前記第２領域は連続して設けられており、前記第１領域及び前記第２領域と、前記第３領域と、が離間して設けられている、
請求項１に記載の発光素子。
【請求項３】
前記第１領域と、前記第２領域と、前記第３領域と、が連続して設けられている、
請求項１に記載の発光素子。
【請求項４】
光源として、前記請求項１から前記請求項３のいずれか１項に記載の発光素子を複数個備え、前記発光素子の結合部は、当該発光素子の転送部と他の前記発光素子の転送部とを電気的に結合させる、光源ヘッド。
【請求項５】
感光体と、
前記感光体表面を帯電する帯電手段と、
前記請求項４に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、光源ヘッド、及び画像形成装置に関する。
【背景技術】
【０００２】
特許文献１には、ａ．しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、ｂ．各発光素子から発生する光の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、ｃ．各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイが記載されている。
【０００３】
特許文献２には、ａ．しきい電圧もしくはしきい電流が外部から制御可能な制御電極をそれぞれ有する発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、ｂ．各発光素子の制御電極を近傍に位置する少なくとも２つの発光素子の制御電極と互いに電気的手段にて接続したネットワーク配線を形成し、ｃ．各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイにおいて、該電気的手段として、該電気的手段における降下電圧が該電気的手段に流れるいずれの方向に電流量にも依存せず一定となるような結合素子を用いた事を特徴とする発光素子アレイが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０１−２３８９６２号公報
【０００５】
【特許文献２】特開平０３−２５６３７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、本構成を有しない場合と比較して、駆動電圧が抑えられた発光素子、光源ヘッド、及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の発光素子は、第１導電型のアノード層上の第１領域に形成された第２導電型の第１ゲート層、当該第１ゲート層上に形成された前記第１ゲート層よりもバンドギャップが小さい発光層、当該発光層上に形成された前記発光層よりもバンドギャップが大きい第１導電型の第２ゲート層、当該第２ゲート層上に形成された第２導電型の第１カソード層、当該第１カソード層上に形成された第２導電型の第１コンタクト層、及び当該第１コンタクト層上に形成された第１カソード電極を有する発光部と、前記アノード層上の第２領域に形成された前記第１ゲート層、当該ゲート層上に形成された前記発光層、当該発光層上に形成された前記第２ゲート層、当該第２ゲート層上に形成された第２導電型の第２カソード層、当該第２カソード層上に形成された第２導電型の第２コンタクト層、及び当該第２コンタクト層上に形成された第２カソード電極を有する転送部と、前記アノード層上の第３領域に形成された前記第１ゲート層、当該第１ゲート層上に形成された第２導電型の第１ゲート電極、当該第１ゲート層上に形成された前記発光層、当該発光層上に形成された前記第２ゲート層、及び当該第２ゲート層上に形成された第１導電型の第２ゲート電極を有する結合部と、を備える。
【０００８】
また、本発明の発光素子は、前記第１領域及び前記第２領域は連続して設けられており、前記第１領域及び前記第２領域と、前記第３領域と、が離間して設けられていてもよい。
【０００９】
また、本発明の発光素子は、前記第１領域と、前記第２領域と、前記第３領域と、が連続して設けられていてもよい。
【００１０】
本発明の光源ヘッドは、光源として、本発明の発光素子を複数個備え、前記発光素子の結合部は、当該発光素子の転送部と他の前記発光素子の転送部とを電気的に結合させるものである。
【００１１】
本発明の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、本発明の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。
【発明の効果】
【００１２】
請求項１、請求項４、及び請求項５に記載の発明によれば、本構成を有しない場合と比較して、駆動電圧が抑えられる。
【００１３】
請求項２に記載の発明によれば、本構成を有しない場合と比較して、発光部及び転送部と結合部とが電気的に相互干渉するのを抑制する。
【００１４】
請求項３に記載の発明によれば、本構成を有しない場合と比較して、製造プロセスが容易になる。
【図面の簡単な説明】
【００１５】
【図１】本実施の形態に係る画像形成装置の一例の概略を示す概略構成図である。
【図２】本実施の形態に係る光源ヘッドの一例の内部構成を示す概略断面図である。
【図３】本実施の形態に係る半導体発光素子アレイの一例の外観を示す斜視図である。
【図４】本実施の形態のチップの一例を示す模式図である。
【図５】本実施の形態のチップの一例を示す等価回路図である。
【図６】第１の実施の形態の発光素子を複数備えた発光素子アレイの一例の概略構成を示す上面図である。
【図７】図６に示した発光素子アレイのＸ−Ｘ’断面を示す断面図である。
【図８】図６に示した発光素子アレイのＹ−Ｙ’断面を示す断面図である。
【図９】第１の実施の形態の発光素子の各層のＡｌ組成及び膜厚の具体的一例を示す説明図である。
【図１０】第２の実施の形態の発光素子を複数備えた発光素子アレイの一例の概略構成を示す上面図である。
【図１１】図１０に示した発光素子アレイのＸ−Ｘ’断面を示す断面図である。
【図１２】従来の発光サイリスタの一例の概略構成を示す断面図である。
【図１３】図１２に示した従来の発光サイリスタを発光部に用いた発光素子の一例の断面を示す断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
【００１７】
図１に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図２に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図３に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。
【００１８】
本実施形態に係る画像形成装置１０は、図１に示すように、矢印Ａ方向に定速回転する感光体１２を備えている。
【００１９】
この感光体１２の周囲には、感光体１２の回転方向に沿って、感光体１２表面を帯電する帯電器１４、帯電器１４により帯電された感光体１２表面に静電潜像を形成するために露光するための光源ヘッド１６（露光手段）、トナー像を形成するために静電潜像を現像剤により現像する現像器１８（現像手段）、トナー像を用紙２８（記録媒体）に転写する転写体２０（転写手段）、転写後に感光体１２の残存した残トナーを除去するためのクリーナ２２、感光体１２を除電し電位を均一化するイレーズランプ２４が順に配設されている。
【００２０】
すなわち、感光体１２は、帯電器１４によって表面が帯電された後、光源ヘッド１６によって光ビームが照射されて、感光体１２上に潜像が形成される。なお、光源ヘッド１６は駆動部（不図示）と接続されており、駆動部によって発光素子１００（発光部１０２）の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。
【００２１】
形成された潜像には、現像器１８によってトナーが供給されて、感光体１２上にトナー像が形成される。感光体１２上のトナー像は、転写体２０によって、搬送されてきた用紙２８に転写される。転写後に感光体１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電されて、同様の処理を繰り返す。
【００２２】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂからなる定着器３０（定着手段）に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙２８上に所望の画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００２３】
次に、本実施の形態の光源ヘッド１６の構成を詳細に説明する。本実施の形態の光源ヘッド１６は、ＳＬＥＤ（Ｓｅｌｆ−ｓｃａｎｎｉｎｇ  ＬＥＤ：自己走査型ＬＥＤ）を用いている。ＳＬＥＤは、ＬＥＤアレイとその駆動部分を一体化したものであり、サイリスタ構造を有する発光部１０２（詳細後述）を有する複数の発光素子１００を備えている。図２に示すように、発光素子アレイ５０と、発光素子アレイ５０を支持するとともに、発光素子アレイ５０の駆動を制御する各種信号を供給するための回路（不図示）とが実装された実装基板５２と、セルフォックスレンズアレイ等の（セルフォックは、日本板硝子（株）の登録商標）ロッドレンズアレイ５４と、を備えている。
【００２４】
実装基板５２は、発光素子アレイ５０の取り付け面を感光体１２に対向させて、ハウジング５６内に配設され、板バネ５８によって支持されている。
【００２５】
発光素子アレイ５０は、図３に示すように、例えば、感光体１２の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光素子１００が配列されて構成されたチップ６２が、さらに複数個直列に配列して構成されており、感光体１２の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。
【００２６】
なお、本実施の形態では、チップ６２が複数個直列に１次元状に配列された例を示したが、これに限らず、複数列に分けて２次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ６２は、感光体１２の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ６２単位に分けられていても、複数の発光素子１００の各々は、互いに隣接する２つの発光素子１００の感光体１２の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。
【００２７】
ロッドレンズアレイ５４は、図２に示すように、ホルダー６４によって支持されており、各発光素子１００の発光部１０２から出射された光ビームを感光体１２上に結像させる。
【００２８】
チップ６２の一例の模式図を図４に示す。また、チップ６２の一例の等価回路図を図５に示す。チップ６２上には、発光サイリスタよりなる発光部１０２と、転送サイリスタよりなる転送部１０４と、隣接するビットの転送部１０４同士を電気的に結合させる結合ダイオード１０６と、発光部１０２のゲート電極及び転送部１０４のゲート電極を基準電位線Ｖｇに接続させるゲート抵抗１０８と、が各ビット毎に備えられている。
【００２９】
詳細は後述するが、発光部１０２及び転送部１０４のアノード電極は、チップ６２上の基板に接続されている。また、ゲート電極はゲート抵抗１０８を介して基準電位線Ｖｇに接続されている。発光部１０２のカソード電極は、転送信号線φＩに接続されている。一方、転送部１０４は、転送信号線φ１にカソード電極が接続された転送部１０４と、転送信号線φ２にカソード電極が接続された転送部１０４とが、交互に配置されている。
【００３０】
ここで、本実施の形態の発光素子１００について詳細に説明する前に、まず、本実施の形態との比較のために、従来の発光素子１００について説明する。
【００３１】
ＡｌｘＧａ１−ｘＡｓ系半導体層を用いたダブルへテロ構造の発光サイリスタでは、一般的に、バリヤ層として機能するゲート層のＡｌ組成を発光層より高くしてバンドギャップを発光層よりも広げる必要がある。このようなダブルへテロ構造の発光サイリスタの一例の概略構成の断面図を図１２に示す。なお、ここでは一例として、基板側からＰＮＰＮ型の発光サイリスタを示している。また、図１２に示した発光サイリスタを発光部として用いた従来の発光素子の一例の概略構成の断面図を図１３に示す。
【００３２】
図１２に示した従来の発光サイリスタ（発光部）１１０２は、ｐ型ＧａＡｓ系の基板１１２０上に、ｐ型ＡｌＧａＡｓ系のアノード層１１２２、ｎ型ＡｌＧａＡｓ系のゲート層１１２４、発光層１１２６、ｐ型ＡｌＧａＡｓ系のゲート層１１２８、ｎ型ＡｌＧａＡｓ系のカソード層１１３０、及びｎ型ＧａＡｓ系のコンタクト層１１３２が順次積層されている。
【００３３】
コンタクト層１１３２上には、カソード電極１１４０が形成されている。また、カソード層１１３０を除去して表面の一部を露出させたｐ型のゲート層１１２８上にｐ型ゲート電極１１４２が形成されている。また、基板１１２０の裏面（アノード層１１２２が設けられていない面）にアノード電極１１４６が形成されている。さらに、カソード電極１０２２及びゲート電極１０２０が設けられた発光面の出射領域に絶縁膜１１３４が形成されている。
【００３４】
発光層１１２６のＡｌ組成とｎ型ゲート層１１２４及びｐ型ゲート層１１２８のＡｌ組成の差が大きいほど、発光層１１２６へのキャリアの閉じこめが強まり、光出力が高くなる。
【００３５】
このようなダブルへテロ構造を用いた発光サイリスタ（発光部）１１０２を用いた従来の発光素子１１００では、ｐ型ゲート層１１２８のＡｌ組成を高くすると、ゲート抵抗が高くなることに加え、結合ダイオード１１０６の動作電圧が高くなる。ゲート抵抗（図４、図５、ゲート抵抗１０８参照）の高抵抗化や結合ダイオード１１０６の動作電圧の上昇により、当該発光素子１１００を供えた発光素子アレイを動作させるための駆動電圧が高くなる。
【００３６】
次に、本実施の形態の発光素子１００について詳細に説明する。以下、本実施の形態の発光素子１００の例として、発光部１０２及び転送部１０４と、結合ダイオード（結合部）１０６とが離間して設けられている場合（第１の実施の形態）と、発光部１０２、転送部１０４、及び結合ダイオード（結合部）１０６とが連続して設けられている場合（第２の実施の形態）について説明する。
【００３７】
［第１の実施の形態］
【００３８】
本実施の形態では、発光素子１００の発光部１０２及び転送部１０４と、結合ダイオード（結合部）１０６とが離間して設けられている場合について説明する。具体的には、本実施の形態は、アノード層１２２上の発光部１０２が設けられた領域（第１領域）と転送部１０４が設けられた領域（第２領域）とが連続しており、結合ダイオード１０６が設けられた領域（第３領域）は、離間している。
【００３９】
図６に、本実施の形態の発光素子１００を複数備えた、発光素子アレイ５０（チップ６２）の一例の概略構成の上面図を示す。また、図７に、図６に示した発光素子アレイ５０のＸ−Ｘ’断面図を示す。更に、図８に、図６に示した発光素子アレイ５０のＹ−Ｙ’断面図を示す。なお、本実施の形態では、発光素子１００を、ＡｌｘＧａ１−ｘＡｓ系の、基板側からＰＮＰＮ型とした場合を示している。
【００４０】
本実施の形態の発光素子１００は、ｐ型ＧａＡｓ系の基板１２０と、ｐ型ＡｌＧａＡｓ系のアノード層１２２と、ｎ型ＡｌＧａＡｓ系のｎ型ゲート層１２４（１２４Ａ、１２４Ｂ）と、アンドープのＡｌＧａＡｓ系の発光層１２６（１２６Ａ、１２６Ｂ）と、ｐ型ＡｌＧａＡｓ系のｐ型ゲート層１２８（１２８Ａ、１２８Ｂ）と、ｎ型ＡｌＧａＡｓ系のカソード層１３０（１３０Ａ、１３０Ｂ）と、ｎ型ＧａＡｓ系のコンタクト層１３２（１３２Ａ、１３２Ｂ）と、が積層されている。
【００４１】
また、本実施の形態の発光素子１００は、カソード電極１４０（１４０Ａ、１４０Ｂ）と、ｐ型ゲート電極１４２（１４２Ａ、１４２Ｂ、１４２Ｃ）と、ｎ型ゲート電極１４４と、アノード電極１４６と、を備えている。アノード電極１４６は、基板１２０の裏面（アノード層１２２が積層されている側と対向する側の面）に設けられている。
【００４２】
具体的には、ｎ型ゲート層１２４Ａ、及びｎ型ゲート層１２４Ｂは、アノード層１２２上に、離間して設けられている。発光層１２６Ａは、ｎ型ゲート層１２４Ａ上に設けられており、ｐ型ゲート層１２８Ａは、発光層１２６Ａ上に設けられている。また、ｐ型ゲート層１２８Ａ上には、カソード層１３０Ａ、及びカソード層１３０Ｂが離間して設けられていると共に、ｐ型ゲート電極１４２Ａが設けられている。カソード層１３０Ａ上には、コンタクト層１３２Ａが設けられており、コンタクト層１３２Ａ上には、カソード電極１４０Ａが設けられている。また、カソード層１３０Ｂ上には、コンタクト層１３２Ｂが設けられており、コンタクト層１３２Ｂ上には、カソード電極１４０Ｂが設けられている。
【００４３】
一方、ｎ型ゲート層１２４Ｂ上には、発光層１２６Ｂ及びｎ型ゲート電極１４４が設けられている。発光層１２６Ｂ上には、ｐ型ゲート層１２８Ｂが設けられており、ｐ型ゲート層１２８Ｂ上には、ｐ型ゲート電極１４２Ｂ及びｐ型ゲート電極１４２Ｃが設けられている。
【００４４】
カソード電極１４０、ｐ型ゲート電極１４２、ｎ型ゲート電極１４４、及びアノード電極１４６の材料は、接触する半導体層または基板１２０との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金（Ａｕ）や、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）等が挙げられる。
【００４５】
また、本実施の形態の発光素子１００の表面は、カソード電極１４０（１４０Ａ、１４０Ｂ）、ｐ型ゲート電極１４２（１４２Ａ、１４２Ｂ）、及びｎ型ゲート電極１４４が形成されている以外の領域に、絶縁膜１３４が設けられている。絶縁膜１３４は、光の反射を防止する機能を有する反射防止膜である。絶縁膜１３４の例としては、例えば、ＳｉＮｘ等が挙げられる。
【００４６】
なお、本実施の形態において、アノード層１２２のバンドギャップをＥｇ１、ｎ型ゲート層１２４（１２４Ａ、１２４Ｂ）のバンドギャップをＥｇ２、発光層１２６（１２６Ａ、１２６Ｂ）のバンドギャップをＥｇ３、ｐ型ゲート層１２８（１２８Ａ、１２８Ｂ）のバンドギャップをＥｇ４、カソード層１３０（１３０Ａ、１３０Ｂ）のバンドギャップをＥｇ５とした場合、以下の（１）及び（２）の関係が満たされている。
【００４７】
Ｅｇ３＜Ｅｇ２≦Ｅｇ１    ・・・（１）
【００４８】
Ｅｇ３＜Ｅｇ２≦Ｅｇ５    ・・・（２）
【００４９】
すなわち、本実施の形態の発光素子１００では、発光層１２６のバンドギャップＥｇ３が、ｎ型ゲート層１２４のバンドギャップＥｇ２、ｐ型ゲート層１２８のバンドギャップＥｇ４、カソード層１３０のバンドギャップＥｇ５のいずれよりも小さくなっている。
【００５０】
本実施の形態の発光素子１００では、バンドギャップの値は、各層のＡｌの組成で定まる。ＡｌＧａＡｓ系で構成する場合は、Ａｌ組成が大きいほど、バンドギャップは大きくなる。発光層１２６のＡｌ組成ｘとしては、０＜ｘ＜０．２、ｎ型ゲート層１２４及び発光層１２６のＡｌ組成ｘとしては、０．２＜ｘ＜０．３５が代表的な値として用いられる。また、発光部１０２から出射される光の波長は、発光層１２６のバンドギャップの値により定まる。本実施の形態の様にＡｌＧａＡｓ系で構成する場合は、発光層１２６のＡｌ組成が０．１２〜０．１３程度で、７８０ｎｍ付近にピークを有する波長の光が得られる。
【００５１】
このようなバンドギャップを有する本実施の形態の発光素子１００の各層のＡｌ組成及び膜圧の具体的一例を図９に示す。なお、本実施の形態の発光素子１００では、一例として、ｐ型の場合は、ドーパントとしてＺｎを用いており、ｎ型の場合は、ドーパントとしてＳｉを用いている。
【００５２】
また、本実施の形態の発光素子１００は、上述したように、発光部１０２、転送部１０４、及び結合ダイオード（結合部）１０６を備えている。各部について詳細に説明する。
【００５３】
発光部１０２は、発光サイリスタとして機能し、基板１２０上に形成されたアノード層１２２、ｎ型ゲート層１２４Ａ、発光層１２６Ａ、ｐ型ゲート層１２８Ａ、カソード層１３０Ａ、コンタクト層１３２Ａ、及びカソード電極１４０Ａを有している。各ビットの発光部１０２のカソード電極１４０Ａ同士は、配線電極１５０Ａにより接続されている。
【００５４】
本実施の形態の発光部１０２は、発光層１２６をダブルへテロ構造とすることによりキャリア（電子・正孔）の閉じ込めを強め、キャリアの再結合確率を高めることにより光り出力の高出力化を実現する。
【００５５】
転送部１０４は、転送サイリスタとして機能し、基板１２０上に形成されたアノード層１２２、ｎ型ゲート層１２４Ａ、発光層１２６Ａ、ｐ型ゲート層１２８Ａ、カソード層１３０Ｂ、コンタクト層１３２Ｂ、及びカソード電極１４０Ｂを有している。このように、本実施の形態では、発光部１０２と転送部１０４とでは、ｎ型ゲート層１２４Ａ、発光層１２６Ａ、及びｐ型ゲート層１２８Ａが共通している。
【００５６】
本実施の形態では、交互に各ビットの転送部１０４のカソード電極１４０Ｂ同士が配線電極１５０Ｂ（上記の転送信号線φ２に対応）または、配線電極１５０Ｃ（上記の転送信号線φ１に対応）により接続されている。
【００５７】
結合部として機能する結合ダイオード１０６は、アノード層１２２上に形成されたｎ型ゲート層１２４Ｂ、発光層１２６Ｂ、ｐ型ゲート層１２８Ｂ、ｐ型ゲート電極１４２Ｂ、ｐ型ゲート電極１４２Ｃ、及びｎ型ゲート電極１４４を有している。各ビットの結合ダイオード１０６のｐ型ゲート電極１４２Ｂ同士は、配線電極１５０Ｆ（上記の基準電位線Ｖｇに対応）により接続されている。また、ｐ型ゲート電極１４２Ａ及びｐ型ゲート電極１４２Ｃは、一方の側に隣接するビットのｎ型ゲート電極１４４と、配線電極１５０Ｄ及び配線電極１５０Ｅにより接続されている。
【００５８】
本実施の形態の発光素子１００の形成方法の一例について説明する。
【００５９】
まず、基板１２０上に、アノード層１２２、ｎ型ゲート層１２４、発光層１２６、ｐ型ゲート層１２８、カソード層１３０、及びコンタクト層１３２を順次、形成する。なお、各層の結晶成長には、例えば、ＭＯＣＶＤ（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法を適用すればよい。
【００６０】
次に、コンタクト層１３２上に、カソード電極１４０（１４０Ａ、１４０Ｂ）を形成する。さらに、コンタクト層１３２、カソード層１３０、ｐ型ゲート層１２８の一部をエッチングして除去することでｐ型ゲート層１２８の表面の一部を露出させて、ｐ型ゲート層１２８上にｐ型ゲート電極１４２（１４２Ａ、１４２Ｂ、１４２Ｃ）を形成する。
【００６１】
次に、ｐ型ゲート層１２８と発光層１２６とｎ型ゲート層１２４の一部を除去することでｎ型ゲート層１２４の表面の一部を露出させてｎ型ゲート層１２４上にｎ型ゲート電極１４４を形成する。さらに、基板１２０下部にアノード電極１４６を形成する。
【００６２】
その後、カソード電極１４０（１４０Ａ、１４０Ｂ）、ｐ型ゲート電極１４２（１４２Ａ、１４２Ｂ）、及びｎ型ゲート電極１４４が形成されている側の基板１２０上全面を絶縁膜１３４で覆う。さらに、カソード電極１４０Ａ、カソード電極１４０Ｂ、ｐ型ゲート電極１４２Ａ、ｐ型ゲート電極１４２Ｂ、ｐ型ゲート電極１４２Ｃ、及びｎ型ゲート電極１４４上の絶縁膜１３４に開口部を設け、各電極と外からの信号線が接続される電極パッド（図示省略）との間を結ぶ配線電極１５０（１５０Ａ、１５０Ｂ、１５０Ｃ、１５０Ｄ、１５０Ｅ、１５０Ｆ）を形成する。さらに、その上に、発光素子１００の表面を保護する保護膜（図示省略）を形成する。
【００６３】
このようにして形成された本実施の形態の発光素子１００では、発光層１２６のバンドギャップが最も小さく、また、結合ダイオード１０６は、ｐ型ゲート層１２８Ｂとｎ型ゲート層１２４Ｂとの間で形成されている。
【００６４】
ｐ型ゲート電極１４２及びｎ型ゲート電極１４４に信号（電圧）を印加し、ｐ型ゲート電極１４２及びｎ型ゲート電極１４４からカソード電極１４０へゲート電流を流すことにより、アノード電極１４６とカソード電極１４０との間を導通させる。これにより、バンドギャップが小さい発光層１２６内でキャリア（電子及び正孔）が再結合する。これにより、結合ダイオード１０６の接合領域のバンドギャップが小さくなり、これに伴ってキャリアの拡散電位も小さくなる。すなわち図１２及び図１３に示したカソード層１１３０Ｃとｐ型ゲート層１１２８との間で構成されていた従来の発光素子１１００の結合ダイオード１１０６に比べて、拡散電位が小さくなる。このように拡散電位が小さくなると、結合ダイオード１０６内を実効的な電流が流れる閾値電圧が下がる。従って、発光素子１００の駆動電圧が抑えられる。
【００６５】
また、本実施の形態の発光素子１００では、発光部１０２及び転送部１０４と、結合ダイオード１０６とが、離間してアノード層１２２上に設けられているため、両者が相互に電気的に干渉するのを抑制する。
【００６６】
［第２の実施の形態］
【００６７】
本実施の形態では、発光素子１００の発光部１０２と、転送部１０４と、結合ダイオード（結合部）１０６とが連続して設けられている場合について説明する。具体的には、本実施の形態は、アノード層１２２上の発光部１０２が設けられた領域（第１領域）と、転送部１０４が設けられた領域（第２領域）と、結合ダイオード１０６が設けられた領域（第３領域）と、が連続している。
【００６８】
図１０に、本実施の形態の発光素子１００を複数備えた、発光素子アレイ５０（チップ６２）の一例の概略構成の上面図を示す。また、図１１に、図１０に示した発光素子アレイ５０のＸ−Ｘ’断面図を示す。
【００６９】
本実施の形態の発光素子１００では、発光部１０２及び転送部１０４は、第１の実施の形態と略同様の構成となっている。一方、結合ダイオード１０６は、第１の実施の形態と構成が異なっている。そのため、本実施の形態の結合ダイオード１０６について詳細に説明する。
【００７０】
本実施の形態の結合ダイオード１０６は、アノード層１２２上に形成されたｎ型ゲート層１２４、発光層１２６、ｐ型ゲート層１２８、ｐ型ゲート電極１４２、及びｎ型ゲート電極１４４を有している。本実施の形態では、発光部１０２と転送部１０４と結合ダイオード１０６では、ｎ型ゲート層１２４、発光層１２６、及びｐ型ゲート層１２８が共通している。
【００７１】
各ビットの結合ダイオード１０６のｐ型ゲート電極１４２同士は、配線電極１５０Ｆ（上記の基準電位線Ｖｇに対応）により接続されている。また、ｐ型ゲート電極１４２は、一方の側に隣接するビットのｎ型ゲート電極１４４と、配線電極１５０Ｄ及び配線電極１５０Ｅにより接続されている。
【００７２】
本実施の形態の発光素子１００の形成方法の一例について説明する。
【００７３】
まず、基板１２０上に、アノード層１２２、ｎ型ゲート層１２４、発光層１２６、ｐ型ゲート層１２８、カソード層１３０、及びコンタクト層１３２を順次、形成する。なお、各層の結晶成長には、例えば、ＭＯＣＶＤ（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法を適用すればよい。
【００７４】
次に、コンタクト層１３２上に、カソード電極１４０（１４０Ａ、１４０Ｂ）を形成する。さらに、コンタクト層１３２、カソード層１３０、ｐ型ゲート層１２８の一部をエッチングして除去することでｐ型ゲート層１２８の表面の一部を露出させて、ｐ型ゲート層１２８上にｐ型ゲート電極１４２を形成する。
【００７５】
次に、ｐ型ゲート層１２８と発光層１２６とｎ型ゲート層１２４の一部を除去することでｎ型ゲート層１２４の表面の一部を露出させてｎ型ゲート層１２４上にｎ型ゲート電極１４４を形成する。さらに、基板１２０下部にアノード電極１４６を形成する。
【００７６】
その後、カソード電極１４０、ｐ型ゲート電極１４２、及びｎ型ゲート電極１４４が形成されている側の基板１２０上全面を絶縁膜１３４で覆う。さらに、カソード電極１４０Ａ、カソード電極１４０Ｂ、ｐ型ゲート電極１４２、及びｎ型ゲート電極１４４上の絶縁膜１３４に開口部を設け、各電極と外からの信号線が接続される電極パッド（図示省略）との間を結ぶ配線電極１５０（１５０Ａ、１５０Ｂ、１５０Ｃ、１５０Ｄ、１５０Ｅ、１５０Ｆ）を形成する。さらに、その上に、発光素子１００の表面を保護する保護膜（図示省略）を形成する。
【００７７】
このようにして形成された本実施の形態の発光素子１００では、発光層１２６のバンドギャップが最も小さく、また、結合ダイオード１０６は、ｐ型ゲート層１２８とｎ型ゲート層１２４との間で形成されている。
【００７８】
第１の実施の形態と同様に、バンドギャップが最も小さい発光層１２６内でキャリア（電子及び正孔）が再結合するため、結合ダイオード１０６の接合領域のバンドギャップが小さくなり、これに伴ってキャリアの拡散電位も小さくなる。拡散電位が小さくなると、結合ダイオード１０６内を実効的な電流が流れる閾値電圧が下がる。従って、第１の実施の形態と同様に、発光素子１００の駆動電圧が抑えられる。
【００７９】
また、本実施の形態の発光素子１００では、発光部１０２と、転送部１０４と、結合ダイオード１０６とが連続してアノード層１２２上に設けられているため、製造プロセスが容易になる。
【００８０】
以上説明したように、上記各実施の形態の発光素子１００では、発光層１２６のバンドギャップが、アノード層１２２、ｎ型ゲート層１２４、ｐ型ゲート層１２８、及びカソード層１３０のバンドギャップよりも小さく、キャリアが再結合するための再結合層として機能する。また、結合ダイオード１０６は、ｐ型ゲート層１２８とｎ型ゲート層１２４との間で形成されている。
【００８１】
従って、結合ダイオード１０６の拡散電位が小さく、発光素子１００の駆動電圧を抑えられる。
【００８２】
また、発光部１０２の発光サイリスタの構造としては、標準的なダブルへテロ構造となっているため、カソード層１３０から注入された電子は、ｐ型ゲート電極１４２に引き寄せられる過程で一部の電子がｎ型ゲート層１２４に到達し、サイリスタ動作を行う際に、ｐ型ゲート層１２８内で電子をトラップするような構造となっていないため、サイリスタ特性に変動を生じさせることなく、発光素子１００の駆動電圧を抑えられる。
【００８３】
なお、上記各実施の形態で説明したように、転送部１０４及び結合ダイオード１０６も発光層１２６を有しているため、発光するが、転送部１０４及び結合ダイオード１０６での発光量は、発光部１０２における発光量に比べて微量である。また、転送部１０４及び結合ダイオード１０６の表面（光が出射される面）を覆い、発光した光を遮蔽するように構成してもよいため、発光部１０２から出射される光に与える影響が問題となることはない。
【００８４】
なお、上記各実施の形態は、本発明の一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。
【００８５】
例えば、発光層１２６は、上記各実施の形態、実施例に示したように、アンドープであってもよいし、ｐ型、ｎ型、いずれでもよい。なお、正孔は、電子に比べて移動度が小さいため、空間的な広がり（厚み方向及び層の面内方向の広がり）が小さく発光効率が高いため、ｐ型またはアンドープとすることが好ましい。
【００８６】
また、発光素子１００は、上述したようにＰＮＰＮ型でもよいし、ＮＰＮＰ型でもよい。
【００８７】
また、本実施の形態では、具体的一例として、ＡｌＧａＡｓ系材料を用いた発光素子１００について説明したがこれに限られず、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、ＩｎＧａＮ／ＧａＮ系材料等を用いた発光素子１００に対して適用してもよい。
【００８８】
また、本実施の形態では、自己走査型の電子写真式の画像形成装置１０の光源ヘッド１６に適用した場合について説明したがこれに限らず、本実施の形態の発光素子１００を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光素子１００を、例えば、スキャナ等、他の装置の光源に適用してもよい。
【符号の説明】
【００８９】
１０  画像形成装置
１６  光源ヘッド
６２  チップ
１００  発光素子
１０２  発光部（発光サイリスタ）
１０４  転送部（転送サイリスタ）
１０６  結合ダイオード（結合部）
【図１】
2014038934.tif 000003
【図２】
2014038934.tif 000004
【図３】
2014038934.tif 000005
【図４】
2014038934.tif 000006
【図５】
2014038934.tif 000007
【図６】
2014038934.tif 000008
【図７】
2014038934.tif 000009
【図８】
2014038934.tif 000010
【図９】
2014038934.tif 000011
【図１０】
2014038934.tif 000012
【図１１】
2014038934.tif 000013
【図１２】
2014038934.tif 000014
【図１３】
2014038934.tif 000015