(57)【要約】  本発明は、出発基板上に、出発基板と格子整合系の材料で第一半導体層、活性層、第二半導体層、緩衝層とを順次エピタキシャル成長により成長させて形成し、緩衝層の上に出発基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成し、出発基板を除去し、第一半導体層上に第一オーミック電極を形成し、第二半導体層、緩衝層もしくは窓層兼支持基板を露出させた除去部を一部に形成して段差を設け、除去部に第二オーミック電極を形成し、第一及び第二オーミック電極が形成された発光素子を分離して発光素子チップを作製し、発光素子チップの第一及び第二オーミック電極が形成された側が実装基板側となるようにして、実装基板にフリップ実装する発光素子の実装方法である。これにより、第一及び第二オーミック電極の段差が大きい場合であっても容易に発光素子チップの実装を行うことができる発光素子の実装方法が提供される。
2017047011.tif 000002
【特許請求の範囲】
【請求項１】
出発基板上に、該出発基板と格子整合系の材料で第一半導体層、活性層、第二半導体層、緩衝層とを順次エピタキシャル成長により成長させて形成する工程と、前記緩衝層の上に前記出発基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記出発基板を除去する工程と、前記第一半導体層上に第一オーミック電極を形成する工程と、前記第二半導体層、前記緩衝層もしくは前記窓層兼支持基板を露出させた除去部を一部に形成して段差を設ける工程と、前記除去部に第二オーミック電極を形成する工程と、前記第一及び第二オーミック電極が形成された発光素子を分離して発光素子チップを作製する工程と、前記発光素子チップの前記第一及び第二オーミック電極が形成された側が実装基板側となるようにして、該実装基板にフリップ実装する工程とを有することを特徴とする発光素子の実装方法。
【請求項２】
前記第一半導体層、前記活性層及び前記第二半導体層を、ＡｌＧａＩｎＰまたはＡｌＧａＡｓとすることを特徴とする請求項１に記載の発光素子の実装方法。
【請求項３】
前記窓層兼支持基板をＧａＰまたはＧａＡｓＰとすることを特徴とする請求項１又は請求項２に記載の発光素子の実装方法。
【請求項４】
前記第一オーミック電極と前記第二オーミック電極の段差を３μｍ以上１１μｍ以下とすることを特徴とする請求項１から請求項３のいずれか一項に記載の発光素子の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の実装方法に関し、特に発光素子チップを実装基板にフリップ実装する発光素子の実装方法に関する。
【背景技術】
【０００２】
チップオンボード（ＣＯＢ）などの製品は、ＬＥＤ素子からの放熱性に優れ、照明等の用途において、採用されるＬＥＤチップ実装方法である。ＣＯＢなどにＬＥＤを実装する場合、チップを直接ボードに接合するフリップ実装が必須である。ＬＥＤ素子をフリップ実装する場合、超音波によるＡｕ−Ａｕ接合、合金による共晶半田などの方法がある。【０００３】
黄色〜赤色ＬＥＤでフリップチップを作製する場合、発光層にはＡｌＧａＩｎＰ系の材料が用いられる。ＡｌＧａＩｎＰ系材料はバルク結晶が存在せず、エピタキシャル法でＬＥＤ部は形成されるため、出発基板はＡｌＧａＩｎＰとは異なる材料が選択される。出発基板はＧａＡｓやＧｅが選択される場合が多く、これらの基板は可視光に対して光吸収の特性を有するため、フリップチップを作製する場合、出発基板は除去される。【０００４】
しかし、発光層を形成するエピタキシャル層は極薄膜のため、出発基板除去後に自立することができない。したがって、発光層に発光波長に対して略透明で窓層としての機能を有し、自立させるために十分の厚さを有する支持基板としての機能を有する材料・構成で、出発基板と置換する必要がある。【０００５】
前述したようにＡｌＧａＩｎＰ系材料はバルク結晶が存在しないため、前述の窓層兼支持基板の機能を有する材料として、ＧａＰ、ＧａＡｓＰ、サファイアなどが選択される。いずれの材料を選択しても、ＡｌＧａＩｎＰ系材料と異なるため、熱膨張係数やヤング率などの機械的特性はＡｌＧａＩｎＰ系とは異なる。【０００６】
超音波によるＡｕ−Ａｕ接合は非特許文献１に記載されるように、チップを傾きなく保持することが難しいこと、チップに効率よく超音波が伝播できないこと、超音波伝播時にチップが破損すること、などの問題がある。【０００７】
以上の問題を解決するため、ＡｕＳｎ共晶バンプを形成し、熱溶融（リフロー温度２１１〜２８０℃）によって基板との接合を行う技術が開示されている。共晶方式は超音波方式と比べて、超音波伝播に伴う物理的な破壊は起こりにくい。しかし、共晶半田が溶融し、固化する過程で、共晶金属自体が熱収縮する。その結果、共晶金属とＬＥＤを接合している半導体側界面付近で応力が生じ、この応力でチップ破壊が引き起こされることが問題となっている。【０００８】
また、窓層兼支持基板の材料とＡｌＧａＩｎＰ発光層との材料差異に起因する熱膨張係数の差異も、上記の熱溶融工程で生じる問題を大きくする。すなわち、ＡｌＧａＩｎＰ系材料の線膨脹係数５．４Ｅ−６［／ｋ］に対して、ＧａＰの線膨脹係数は４．５Ｅ−６［／ｋ］、サファイアの線膨脹係数は７．０Ｅ−６［／ｋ］である。したがって、熱溶融プロセスで実装した場合、窓層兼支持基板がＧａＰの場合はＡｌＧａＩｎＰ発光層には圧縮応力が、窓層兼支持基板には引っ張り応力が生じる。ＡｌＧａＩｎＰ発光層にサファイアの場合、ＡｌＧａＩｎＰ発光層には引っ張り応力が、窓層兼支持基板には圧縮応力が生じる。この応力によってもチップ破壊が引き起こされる。【０００９】
フリップ実装時は、発光素子チップに形成された第一及び第二オーミック電極側の面を実装基板側に圧迫する。このとき、発光素子チップの圧迫によって、実装面側の金属部が変形するため、発光素子チップは実装面側に沈み込むが、この変形は大きなものではない。そのため、実装面に設けられる発光素子チップ上の第一オーミック電極と第二オーミック電極の段差が大きい場合、実装面の第一オーミック電極に接する金属の変形量が足りず、第一オーミック電極表面は実装面に十分に接触するが、第二オーミック電極が実装面に接触しない現象が生じる。この結果、短絡してしまい、このままでは実装ができないという問題がある。そのため、電極での変形量が大きくなるように第一オーミック電極及び第二オーミック電極上にバンプを設けるのが一般的である。しかし、バンプは鍍金法なども用いてＡｕ（金）などを厚く形成する必要があり、材料費が非常に高価になってしまう。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】日経エレクトロニクス、日経ＢＰ社、２００８年０２月１１日号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は前述のような問題に鑑みてなされたもので、超音波を用いたフリップ実装に伴う破損、及び、共晶半田を用いたフリップ実装における熱収縮による応力破壊を抑制することができ、さらに、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても容易に発光素子チップの実装を行うことができる発光素子の実装方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明によれば、出発基板上に、該出発基板と格子整合系の材料で第一半導体層、活性層、第二半導体層、緩衝層とを順次エピタキシャル成長により成長させて形成する工程と、前記緩衝層の上に前記出発基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記出発基板を除去する工程と、前記第一半導体層上に第一オーミック電極を形成する工程と、前記第二半導体層、前記緩衝層もしくは前記窓層兼支持基板を露出させた除去部を一部に形成して段差を設ける工程と、前記除去部に第二オーミック電極を形成する工程と、前記第一及び第二オーミック電極が形成された発光素子を分離して発光素子チップを作製する工程と、前記発光素子チップの前記第一及び第二オーミック電極が形成された側が実装基板側となるようにして、該実装基板にフリップ実装する工程とを有することを特徴とする発光素子の実装方法を提供する。【００１３】
このようにすれば、窓層兼支持基板をエピタキシャル成長により形成することで窓層兼支持基板には多くの転位が挿入されるので、超音波実装時においては、チップに圧力を加えることによるストレスを受けた際、窓層兼支持基板が転位面に沿って変形することで、チップの応力破壊を抑制することができる。また、共晶金属を利用したフリップ実装においては、加熱による膨張、室温に戻す時の収縮において、転位面に沿って窓層兼支持基板が変形することで、チップの応力破壊を抑制することができる。さらに、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても、フリップ実装の際の発光素子の破損を防止しつつ、容易に発光素子チップの実装を行うことができる。【００１４】
このとき、前記第一半導体層、前記活性層及び前記第二半導体層を、ＡｌＧａＩｎＰまたはＡｌＧａＡｓとすることが好ましい。【００１５】
このように、第一半導体層、活性層及び第二半導体層として、上記のような材料を好適に用いることができる。【００１６】
またこのとき、前記窓層兼支持基板をＧａＰまたはＧａＡｓＰとすることが好ましい。【００１７】
このように、窓層兼支持基板として、上記のような材料を用いれば、窓層として好適であるとともに、確実にフリップ実装時にチップの応力破壊を抑制することができる。【００１８】
またこのとき、前記第一オーミック電極と前記第二オーミック電極の段差を３μｍ以上１１μｍ以下とすることができる。【００１９】
このように、第一オーミック電極と第二オーミック電極の段差が上記のように大きくても、十分に効果を発揮することができる。
【発明の効果】
【００２０】
本発明の発光素子の実装方法であれば、窓層兼支持基板をエピタキシャル成長により形成することで窓層兼支持基板には多くの転位が挿入されるので、超音波実装時においては、チップに圧力を加えることによるストレスを受けた際、窓層兼支持基板が転位面に沿って変形することで、チップの応力破壊を抑制することができ、共晶金属を利用したフリップ実装においては、加熱による膨張、室温に戻す時の収縮において、転位面に沿って窓層兼支持基板が変形することで、チップの応力破壊を抑制することができる。さらに、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても、フリップ実装の際の発光素子の破損を防止しつつ、容易に発光素子チップの実装を行うことができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の発光素子の実装方法の一例を示した工程図である。
【図２】本発明の発光素子の実装方法における出発基板上に選択エッチング層と発光部と窓層兼支持基板を成長させたエピタキシャル基板を示す概略図である。
【図３】本発明の発光素子の実装方法におけるエピタキシャル基板から出発基板及び第二選択エッチング層を除去した発光素子基板を示す概略図である。
【図４】本発明の発光素子の実装方法における第一オーミック電極が形成された発光素子基板を示す概略図である。
【図５】本発明の発光素子の実装方法における第一粗面化処理が行われた発光素子基板を示す概略図である。
【図６】本発明の発光素子の実装方法における除去部・段差形成工程を行った発光素子基板を示す概略図である。
【図７】本発明の発光素子の実装方法における第二オーミック電極を形成し、絶縁保護膜を形成した発光素子基板を示す概略図である。
【図８】本発明の発光素子の実装方法における発光素子を分離して作製した発光素子チップを示す概略図である。
【図９】実施例における第一粗面化処理が行われた発光素子基板を示す概略図である。
【図１０】実施例における除去部・段差形成工程を行った発光素子基板を示す概略図である。
【図１１】実施例における第二オーミック電極を形成し、絶縁保護膜を形成した発光素子基板を示す概略図である。
【図１２】実施例における発光素子を分離して作製した発光素子チップを示す概略図である。
【図１３】比較例における出発基板上に選択エッチング層と発光部と窓層兼支持基板を成長させたエピタキシャル基板を示す概略図である。
【図１４】比較例におけるエピタキシャル基板にＧａＰ単結晶基板を接合した基板を示す概略図である。
【図１５】比較例におけるエピタキシャル基板から出発基板及び第二選択エッチング層を除去した接合基板を示す概略図である。
【図１６】比較例における第一オーミック電極が形成された接合基板を示す概略図である。
【図１７】比較例における第一粗面化処理が行われた接合基板を示す概略図である。
【図１８】比較例における除去部・段差形成工程を行い、第二オーミック電極を形成した接合基板を示す概略図である。
【図１９】比較例における絶縁保護膜を形成した接合基板を示す概略図である。
【図２０】比較例における発光素子を分離して作製した発光素子チップを示す概略図である。
【図２１】実施例及び比較例において、超音波を用いた実装を行った際の不良発生率を示したグラフである。
【図２２】実施例及び比較例において、共晶金属層を用いた実装を行った際の不良発生率を示したグラフである。
【図２３】実施例及び比較例において第一オーミック電極と第二オーミック電極の段差を変化させた時の歩留との関係を示したグラフである。
【発明を実施するための形態】
【００２２】
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上述したように、フリップ実装の際に発光素子チップの破壊が引き起こされるという問題があった。そこで、本発明者らはこのような問題を解決すべく鋭意検討を重ねた。その結果、窓層兼支持基板を出発基板に対して非格子整合系の材料でエピタキシャル成長することで、窓層兼支持基板には多くの転位が挿入されることを発見した。これにより、超音波実装時及び共晶金属を利用したフリップ実装において、チップの破壊を抑制することができ、さらに、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても、フリップ実装の際の発光素子の破損を防止しつつ、容易に発光素子チップの実装を行うことができることを見出した。
【００２３】
以下、本発明の発光素子の実装方法について、図１〜図８を参照して説明する。
【００２４】
まず、図２に示すように出発基板１０１を用意する（図１のＳＰ１）。
出発基板１０１として、結晶軸が［００１］方向より［１１０］方向に傾斜した出発基板１０１を用いることが好ましい。また、出発基板１０１としては、ＧａＡｓまたはＧｅを好適に用いることができる。このようにすれば、後述する活性層１０４の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層１０４の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。
【００２５】
次に、出発基板１０１の上に選択エッチング層１０２を形成してもよい（図１のＳＰ２）。
選択エッチング層１０２は、出発基板１０１の上に、例えばＭＯＶＰＥ法（有機金属気相成長法）やＭＢＥ（分子線エピタキシー法）、ＣＢＥ（化学線エピタキシー法）により形成することができる。
【００２６】
選択エッチング層１０２は、二層以上の層構造から成り、出発基板１０１に接する第二選択エッチング層１０２Ａと、後述する第一半導体層１０３に接する第一選択エッチング層１０２Ｂを少なくとも有することが好ましい。第二選択エッチング層１０２Ａと第一選択エッチング層１０２Ｂは異なる材料あるいは組成から構成しても良い。
【００２７】
次に、出発基板１０１と格子整合系の第一導電型の第一半導体層１０３、活性層１０４、第二導電型の第二半導体層１０５から成る発光部１０８及び緩衝層１０６を順次エピタキシャル成長により成長させて形成する（図１のＳＰ３）。
【００２８】
第一半導体層１０３、活性層１０４及び第二半導体層１０５を、ＡｌＧａＩｎＰまたはＡｌＧａＡｓとすることが好ましい。
このように、第一半導体層、活性層及び第二半導体層として、上記のような材料を好適に用いることができる。
【００２９】
また、緩衝層１０６はＩｎＧａＰで形成することが好ましい。
【００３０】
第一半導体層１０３あるいは第二半導体層１０５は特性向上のため、各層内には複数層が含まれるのが一般的であり、第一半導体層１０３あるいは第二半導体層１０５が単一層であることに限定されないことは言うまでもない。
【００３１】
このとき、第一半導体層１０３は二層以上の構造からなるものとすることができる。第一半導体層１０３の後述する粗面化処理が施される側の低Ａｌ組成層１０３Ａが、活性層側の高Ａｌ組成層１０３Ｂに比べ、Ａｌ組成が少ない材料からなるもので形成することができる。
【００３２】
このようにすれば、クラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得る発光素子を製造することができる。
【００３３】
次に、緩衝層１０６の上に出発基板１０１に対して非格子整合系の材料で窓層兼支持基板１０７をエピタキシャル成長により形成して、エピタキシャル基板１０９を作製する（図１のＳＰ４）。
窓層兼支持基板１０７としては、ＧａＰまたはＧａＡｓＰとすることが好ましい。
【００３４】
次に、エピタキシャル基板１０９から出発基板１０１及び第二選択エッチング層１０２Ａを除去して、図３に示すように発光素子基板１１０の第一半導体層１０３の表面に第一選択エッチング層１０２Ｂのみを残留させる（図１のＳＰ５）。
具体的には、エピタキシャル基板１０９から第二選択エッチング層１０２Ａを用いてウェットエッチング法により出発基板１０１を除去することで、第一半導体層１０３の表面に第一選択エッチング層１０２Ｂのみを残留させることができる。
【００３５】
次に、図４に示すように、第一半導体層１０３上の第一選択エッチング層１０２Ｂの表面に、発光素子へ電位を供給するための第一オーミック電極１２１を形成する（図１のＳＰ６）。
【００３６】
次に、図４に示すように、第一オーミック電極１２１の下部以外の領域の第一選択エッチング層１０２Ｂを除去する（図１のＳＰ７）。
具体的には、第一オーミック電極１２１をエッチングマスクとし、第一オーミック電極１２１の下部以外の領域の第一選択エッチング層１０２Ｂを、エッチングにより除去することができる。
【００３７】
次に、図５に示すように第一半導体層１０３の表面上の第一オーミック電極１２１の形成部以外の少なくとも一部を粗面化する第一粗面化処理工程を行うことができる（図１のＳＰ８）。
【００３８】
具体的には、例えば、無機酸と有機酸の混合液からなる第一粗面液にて、第一半導体層１０３の表面上の第一オーミック電極１２１の形成部を除いた部分に第一粗面化処理を行うことができる。
【００３９】
次に、図６に示すように、第二半導体層、緩衝層もしくは窓層兼支持基板を露出させた除去部１７０を一部に形成して段差を設ける工程（除去部・段差形成工程）を行う（図１のＳＰ９）。図６に示すように、除去部１７０と、それ以外の非除去部１８０との間に段差が設けられる。
【００４０】
具体的には、例えば、材料選択性の低いＩＣＰドライエッチング法にて領域１４０の第一半導体層から窓層兼支持基板の一部までエッチングすることができる。このようにして、図６に示すような窓層兼支持基板１０７を露出させた部分（除去部１７０）を形成することができる。除去部１７０は第一粗面化処理工程で形成した粗面パターンを踏襲するため、粗面パターンを有する。
【００４１】
次に、図７に示すように、除去部１７０の窓層兼支持基板１０７の表面上に第二オーミック電極１２２を形成する（図１のＳＰ１０）。
このように、第一オーミック電極１２１と第二オーミック電極１２２の間は段差を持って形成される。本発明では、例えば、第一オーミック電極１２１と第二オーミック電極１２２の段差を３μｍ以上１１μｍ以下とすることができる。このように、第一オーミック電極と第二オーミック電極の段差が大きくても、後述するように、フリップ実装の際の発光素子の破損を防止しつつ、容易に発光素子チップの実装を行うことができる。
【００４２】
次に、図７に示すように、第一半導体層１０３の表面及び発光部１０８の側面の少なくとも一部を絶縁保護膜１５０で被覆することができる（図１のＳＰ１１）。
絶縁保護膜１５０は透明で絶縁性を有する材料であれば、どのような材料でも可能である。絶縁保護膜１５０としては、例えばＳｉＯ２もしくはＳｉＮｘを用いることが好適である。このようなものであれば、フォトリソグラフィー法と弗酸を含有したエッチング液によって、第一オーミック電極１２１及び第二オーミック電極１２２の上部を開口する加工を容易に行うことができる。
【００４３】
次に、第一及び第二オーミック電極１２１、１２２が形成された発光素子を分離して発光素子チップを作製する工程を行う（図１のＳＰ１２）。
具体的には、スクライブ領域１４２（図７参照）に沿ってスクライブ線をけがき、ブレーキングを行うことで発光素子を分離して、発光素子チップ１（ダイス）を作製することができる。
【００４４】
次に、図８に示すように、窓層兼支持基板１０７の側面及び裏面を第二粗面液にて粗面化する第二粗面化処理工程を行うことができる（図１のＳＰ１３）。
なお、第二粗面化処理を行うことで配光角が広がるため、配光角を広げたくない場合は処理を行わなくてもよい。
【００４５】
次に、発光素子チップ１の第一及び第二オーミック電極が形成された側が実装基板（不図示）側となるようにして、該実装基板にフリップ実装する工程（図１のＳＰ１４）を行う。
【００４６】
（第一の実施の形態）
上記のフリップ実装する工程（ＳＰ１４）において、第一の実施の形態では、実装基板（実装ボード）へのダイアタッチ後、超音波接合によりフリップ実装を行うことができる。この際、第一オーミック電極の実装接合部はチップ端部に設けられる。
【００４７】
第一の実施形態において、超音波実装の際、超音波伝播は滑り面（貫通転位面）以外の単結晶部を伝播するため、効率よく行われる一方、チップを上部より押しつける際、窓層兼支持基板部が滑り面に沿って変形しやすいため、破損しにくい。
【００４８】
（第二の実施の形態）
上記のフリップ実装する工程（ＳＰ１４）において、第二の実施の形態では、第一オーミック電極上及び第二オーミック電極上に共晶金属を更に積層した構造として、ダイボンド後、加熱・冷却プロセスを経ることでフリップ実装を行うことができる。
【００４９】
第一オーミック電極上及び第二オーミック電極上には低融点のＡｕＳｎなどの共晶半田層を有し、窓層兼支持基板は高密度の貫通転位を有するフリップチップ構造とする。第二の実施形態において、共晶半田の熱収縮の際、窓層兼支持基板には引張応力がかかるが、滑り面（貫通転位面）を有するため、単結晶と比べて大きく変形するため、応力が集中せず、チップ破損を回避できる。
【００５０】
このように、窓層兼支持基板を出発基板に対して非格子整合系の材料でエピタキシャル成長することで、窓層兼支持基板には多くの転位（転位密度１０個／ｃｍ２以上）が挿入されている。窓層兼支持基板が高密度の転位を有することで、超音波を利用したフリップ実装時（第一の実施形態）においては、チップに圧力を加えることによるストレスを受けた際、窓層兼支持基板が転位面に沿って変形することで、チップの破損を抑制することができる。また、共晶金属を利用したフリップ実装（第二の実施形態）においては、加熱による膨張、室温に戻す時の収縮において、転位面に沿って窓層兼支持基板が変形することで、チップの破損を抑制することができる。
【００５１】
さらに、本発明のように除去部を形成して段差を設けるため、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても、フリップ実装時の発光素子チップ圧迫時に、発光素子チップが変形するため、フリップ実装の際の発光素子の破損を防止することができる。特に、窓層兼支持基板が滑り面を有するため、発光素子チップ圧迫に対して容易に変形し、第一オーミック電極１２１が実装面に接触すると共に、第二オーミック電極１２２も実装面に接触するので、フリップ実装においてバンプを必ずしも必要としない。これにより、容易に発光素子チップの実装を行うことができる。
【００５２】
具体的には、第一オーミック電極と第二オーミック電極の段差を上記したように、３μｍ以上１１μｍ以下とすることができる。このように、第一オーミック電極と第二オーミック電極の段差が大きくても、本発明は十分に効果を発揮することができる。
【実施例】
【００５３】
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。【００５４】
（実施例）
結晶軸が［００１］方向より［１１０］方向に１５°傾斜した厚さ２８０μｍのｎ型ＧａＡｓからなる出発基板１０１上にＭＯＶＰＥ法（有機金属気相成長法）によりｎ型ＧａＡｓバッファ層（不図示）を０．５μｍ、ｎ型ＡｌＩｎＰ層からなる第二選択エッチング層１０２Ａを１μｍ、ｎ型ＧａＡｓ層から成る第一選択エッチング層１０２Ｂを１μｍ成長させた後、ＡｌＧａＩｎＰから成るｎ型クラッド層（第一半導体層１０３）、活性層１０４、ｐ型クラッド層（第二半導体層１０５）で構成される発光部１０８を５．５μｍ形成し、その上に、ｐ型ＧａＩｎＰからなる緩衝層１０６を０．３μｍ形成し、ｐ型ＧａＰからなる窓層兼支持基板１０７の一部を１．０μｍ成長させた。次に、ＨＶＰＥ炉に移してｐ型ＧａＰからなる窓層兼支持基板１０７を１２０μｍ成長させ、エピタキシャル基板１０９を得た（図２参照）。【００５５】
次に、エピタキシャル基板１０９から、出発基板１０１、ＧａＡｓバッファ層および第二選択エッチング層１０２Ａをエッチング除去して、第一選択エッチング層１０２Ｂのみを残留させた発光素子基板１１０を作製した（図３参照）。具体的には、エピタキシャル基板１０９から、第二選択エッチング層１０２Ａを選択エッチング層としてウェットエッチング法を用いて出発基板１０１を除去し、発光素子基板１１０とした。【００５６】
次に、発光素子への電位供給用電極である第一オーミック電極１２１を形成した。具体的には、図４に示すように、発光素子基板１１０の第一選択エッチング層１０２Ｂ上へ第一オーミック電極１２１を形成した。そして、第一オーミック電極１２１をマスクとし、第一オーミック電極１２１以外の領域の第一選択エッチング層１０２Ｂを、エッチングにより除去した。【００５７】
次に、図９に示すようにフォトリソグラフィー法により、第二オーミック電極形成予定領域１２２ａにレジストマスク１２３を設け、第一粗面液にて、第一粗面化処理を行った。第一粗面液は、酢酸と塩酸の混合液を作製し、常温で１分エッチングすることで粗面化を行った。【００５８】
次に、フォトリソグラフィー法により、領域１４０（図９参照）を開口させたパターンを形成し、塩酸ガス含有のＩＣＰプラズマエッチング法にて除去部・段差形成工程を実施し、発光部１０８及び緩衝層１０６を除去して窓層兼支持基板１０７が露出した除去部１７０と、それ以外の非除去部１８０を形成した（図１０参照）。このとき、除去部１７０は第一粗面化処理工程で形成した粗面パターンを踏襲するが、第二オーミック電極の形成部１４１の部分は、第一粗面化処理工程で粗面を形成しておらず、粗面パターンと成らずに平坦な面が形成される。【００５９】
次に、図１０の第二オーミック電極の形成部１４１に第二オーミック電極１２２を形成した（図１１参照）。次に、ＳｉＯ２からなる絶縁保護膜１５０を積層し、第一半導体層１０３表面及び発光部１０８の側面を被覆するＳｉＯ２からなる絶縁保護膜１５０を形成した。【００６０】
次に、スクライブ領域１４２に沿ってスクライブ線をけがき、スクライブ線に沿ってクラック線を伸ばし、その後、ブレーキングを行うことで素子を分離し、発光素子チップ１１を形成した。【００６１】
発光素子チップ１１形成後、第一オーミック電極１２１が設けられている面がテープ面側になるように保持テープに発光素子チップ１１を転写し、その後、窓層兼支持基板１０７の側面及び裏面を第二粗面液で粗面化する第二粗面化処理工程を実施した（図１２参照）。第二粗面液として、酢酸と弗酸、沃素の混合液を作製した。そして、常温で１分エッチングすることで第二粗面化処理を行った。【００６２】
（比較例）
結晶軸が［００１］方向より［１１０］方向に１５°傾斜した厚さ２８０μｍのｎ型ＧａＡｓからなる出発基板３０１上にＭＯＶＰＥ法によりｎ型ＧａＡｓバッファ層（不図示）を０．５μｍ、ｎ型ＡｌＩｎＰ層からなる第二選択エッチング層３０２Ａを１μｍ、ｎ型ＧａＡｓ層から成る第一選択エッチング層３０２Ｂを１μｍ成長させた後、この第二選択エッチング層３０２Ａ及び第一選択エッチング層３０２Ｂを有する選択エッチング層３０２上に、ＡｌＧａＩｎＰから成るｎ型クラッド層（第一半導体層３０３）、活性層３０４、ｐ型クラッド層（第二半導体層３０５）で構成される発光部３０８を５．５μｍ形成し、その上に、ｐ型ＧａＩｎＰからなる緩衝層３０６を０．３μｍ形成し、電流拡散層３０７を１．０μｍエピタキシャル成長することでエピタキシャル基板３０９を作製した（図１３参照）。【００６３】
次に、図１４に示すように、エピタキシャル基板３０９に、厚さ３００μｍのＧａＰ単結晶基板３１０を接合した。エピタキシャル基板３０９とＧａＰ単結晶基板３１０との接合には、エピタキシャル基板３０９とＧａＰ単結晶基板３１０の両者をアルカリ系の溶液で洗浄し、ＢＣＢ接着剤を用いて接合した。【００６４】
次に、エピタキシャル基板３０９から、出発基板３０１、ＧａＡｓバッファ層および第二選択エッチング層３０２Ａをエッチング除去して、第一選択エッチング層３０２Ｂのみを残留させた接合基板３１１を作製した（図１５参照）。具体的には、エピタキシャル基板３０９から、第二選択エッチング層３０２Ａを選択エッチング層としてウェットエッチング法を用いて出発基板３０１を除去し、接合基板３１１とした。【００６５】
次に、発光素子への電位供給用電極である第一オーミック電極３２１を形成した。具体的には、図１６に示すように、接合基板３１１の第一選択エッチング層３０２Ｂ上へ第一オーミック電極３２１を形成した。そして、第一オーミック電極３２１をマスクとし、第一オーミック電極３２１以外の領域の第一選択エッチング層３０２Ｂを、エッチングにより除去した。【００６６】
次に、図１７に示すように第一粗面液にて、第一粗面化処理を行った。第一粗面液は、酢酸と塩酸の混合液を作製し、常温で１分エッチングすることで粗面化を行った。【００６７】
次に、フォトリソグラフィー法により、領域３４０（図１７参照）を開口させたパターンを形成し、塩酸ガス含有のＩＣＰプラズマエッチング法にて除去部・段差形成工程を実施し、領域３４０の層をエッチングし、電流拡散層３０７が露出した除去部３７０と、それ以外の非除去部３８０を形成した（図１８参照）。【００６８】
次に、図１８に示すように第二オーミック電極３２２を形成した。次に、図１９に示すように、ＳｉＯ２からなる絶縁保護膜３５０を積層し、第一半導体層３０３表面及び発光部３０８の側面を被覆するＳｉＯ２からなる絶縁保護膜３５０を形成した。【００６９】
次に、スクライブ領域３４２（図１９参照）に沿ってスクライブ線をけがき、スクライブ線に沿ってクラック線を伸ばし、その後、ブレーキングを行うことで素子を分離し、図２０に示すように発光素子チップ２０１を形成した。【００７０】
発光素子チップ２０１形成後、第一オーミック電極３２１が設けられている面がテープ面側になるように保持テープに発光素子チップ２０１を転写し、その後、ＧａＰ単結晶基板３１０の側面及び裏面を第二粗面液で粗面化する第二粗面化処理工程を実施した（図２０参照）。第二粗面液として、酢酸と弗酸、沃素の混合液を作製した。そして、常温で１分エッチングすることで第二粗面化処理を行った。【００７１】
実施例及び比較例で製造した発光素子チップを、それぞれ１００個ずつＡｕ−Ａｕ超音波実装を行って比較を行った結果を図２１に示した。比較例において、チップ圧着、あるいは超音波印加時の振動が原因と考えられる破損が発生し、不良率が上昇した。一方、実施例において、比較例に比べて同様の原因に起因するチップ破損の発生率は少なくなっている。【００７２】
次に、実施例及び比較例で製造した発光素子チップそれぞれ１００個ずつの電極上及び実装基板上にＡｕＳｎ層を設け、熱溶融（２２０℃以上）を行って実装を行い、比較した結果を図２２に示した。比較例及び実施例において、熱溶融後のＡｕＳｎの熱収縮に起因すると思われる破損が発生しているが、図２２に示すように、実施例における破損率は、比較例に比べて少なくなっている。【００７３】
実施例において、窓層兼支持基板１０７はエピタキシャル成長で形成されるため、６００〜８００℃程度の温度域で形成される。線膨張係数は、ＧａＰよりＡｌＧａＩｎＰの方が大きく、成長後、室温に降温した際には、膨張係数差異により基板除去面に対して凹形状の反りが発生する。またＡｌＧａＩｎＰ／ＧａＰ間には格子定数差が３．７％存在し、この格子定数差も反りを大きくする。一方、格子定数差により窓層兼支持基板には高密度の転位が存在する。このように、実施例の窓層兼支持基板には高密度の貫通転位を有している。転位面は結晶に力が加わった際に滑りを発生させる特性を有しているため、振動や圧着時のストレスが結晶に加わった際に、結晶を破壊する前に滑り面に沿って結晶が滑ることで実装時のストレスを逃がしており、その結果、チップ破損率が低下したと考えられる。【００７４】
一方、比較例においては、線膨張差異により実施例と同様な反りは発生するものの、接合温度は３５０℃と実施例の場合と比べて比較的低温であるため、実施例に比べて反りは１／１０以下であった。【００７５】
次に、実施例及び比較例において、第一オーミック電極と第二オーミック電極の段差を変化させて発光素子チップを製造し、製造した発光素子チップをバンプを設けずに、フリップ実装した際の歩留の測定を行った。このときの結果を図２３に示した。図２３において、横軸に実施例及び比較例における第一オーミック電極と第二オーミック電極の段差をとり、縦軸に実装時に実装できたチップ数の歩留を示した。【００７６】
フリップ実装時、発光素子チップを実装面に圧迫する。発光素子チップの圧迫によって、実装面側の金属部が変形するため、発光素子チップは実装面側に沈み込むが、この変形は大きなものではない。そのため、比較例では、図２３に示したように、実装面に設けられる発光素子チップ上の第一オーミック電極３２１と第二オーミック電極３２２の段差が３μｍ以上あると、実装面の第一オーミック電極３２１に接する金属の変形量が足りず、第一オーミック電極３２１表面は実装面に十分に接触するが、第二オーミック電極３２２が実装面に接触しない現象が生じる。この結果、短絡してしまい、実装ができない。そのため、電極での変形量が大きくなるように第一オーミック電極３２１及び第二オーミック電極３２２上にバンプを設けるのが一般的である。しかし、バンプは鍍金法なども用いてＡｕ（金）などを厚く形成する必要があり、材料費が非常に高価になる。【００７７】
一方、実施例では、窓層兼支持基板が滑り面を有し、その結果として形状が可変であることは別の効果を発揮する。具体的には、フリップ実装時の発光素子チップ圧迫時に、発光素子チップが変形するため、フリップ実装においてバンプを必ずしも必要としない。すなわち、窓層兼支持基板が滑り面を有するため、発光素子チップ圧迫に対して容易に変形し、第一オーミック電極１２１が実装面に接触すると共に、第二オーミック電極１２２も実装面に接触するからである。第一オーミック電極１２１及び第二オーミック電極１２２両者が実装面に接触するため、超音波接合法等により、実装面と電極間で強固な接合を形成しうる。そのため、図２３に示したように、実施例では第一オーミック電極と第二オーミック電極の段差が３μｍ以上１１μｍ以下の領域においても、高価なバンプを用いずに、歩留まり良くフリップ実装を行うことができた。【００７８】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図１】
2017047011.tif 000003
【図２】
2017047011.tif 000004
【図３】
2017047011.tif 000005
【図４】
2017047011.tif 000006
【図５】
2017047011.tif 000007
【図６】
2017047011.tif 000008
【図７】
2017047011.tif 000009
【図８】
2017047011.tif 000010
【図９】
2017047011.tif 000011
【図１０】
2017047011.tif 000012
【図１１】
2017047011.tif 000013
【図１２】
2017047011.tif 000014
【図１３】
2017047011.tif 000015
【図１４】
2017047011.tif 000016
【図１５】
2017047011.tif 000017
【図１６】
2017047011.tif 000018
【図１７】
2017047011.tif 000019
【図１８】
2017047011.tif 000020
【図１９】
2017047011.tif 000021
【図２０】
2017047011.tif 000022
【図２１】
2017047011.tif 000023
【図２２】
2017047011.tif 000024
【図２３】
2017047011.tif 000025
【国際調査報告】
2017047011.tif 000026
2017047011.tif 000027
2017047011.tif 000028
2017047011.tif 000029