(57)【要約】【課題】回路の試験の効率化を図ること。【解決手段】試験支援装置１００は、第１周期のクロックによって回路に試験用動作を実行させた場合における回路内の信号のタイミング解析結果１０１に基づいて、回路が試験用動作を実行可能な第１周期より短いクロックの第２周期を導出する。試験支援装置１００は、第１周期のクロックによって回路に試験用動作を実行させた場合における回路の消費電流量の解析結果１０２に基づいて、回路の消費電流量の上限値１０３を超えず第１周期より短いクロックの第３周期を導出する。試験支援装置１００は、導出した第２周期および第３周期のうち長い方の周期以上であり第１周期より短い第４周期を導出する。【選択図】図１
2014142253.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータが、
第１周期の第１クロックによって回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記試験用動作を実行可能な前記第１周期より短い第２クロックの第２周期を導出し、
前記第１周期の前記第１クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理を実行することを特徴とする試験支援方法。
【請求項２】
前記試験用動作は、前記回路内の試験用のフリップフロップによるシフト動作であることを特徴とする請求項１に記載の試験支援方法。
【請求項３】
前記試験用動作は、前記回路内のフリップフロップのキャプチャ動作であることを特徴とする請求項１に記載の試験支援方法。
【請求項４】
前記コンピュータが、
さらに、前記第１周期の前記第１クロックによって前記試験用動作（以下、「第１試験用動作」と称する。）と異なる前記回路の第２試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記第２試験用動作を実行可能な前記第１周期より短い第５クロックの第５周期を導出する、
処理を実行し、
前記第４周期を導出する処理では、
導出した前記第２周期と前記第３周期と前記第５周期とのうち最も長い周期以上の前記第４周期を導出することを特徴とする請求項１に記載の試験支援方法。
【請求項５】
前記第１試験用動作は、前記回路内のフリップフロップによるシフト動作であり、前記第２試験用動作は、前記回路内のフリップフロップのキャプチャ動作であることを特徴とする請求項４に記載の試験支援方法。
【請求項６】
コンピュータが、
回路内の素子と前記素子間の配線を示す第１回路情報によるタイミング解析結果であって、第１周期の第１クロックによって前記回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路内の一部の信号が前記試験用動作通りとなる前記第１周期より短い第２クロックの第２周期を導出し、
導出した前記第２周期によって前記回路の試験用動作を実行させた場合に前記回路内の全信号が前記試験用動作通りとなる、前記素子または前記配線の位置関係が前記第１回路情報と異なる第２回路情報を生成し、
生成した前記第２回路情報による前記回路の消費電流量の解析結果であって、前記第２周期の前記第２クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理を実行することを特徴とする試験支援方法。
【請求項７】
コンピュータに、
第１周期の第１クロックによって回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記試験用動作を実行可能な前記第１周期より短い第２クロックの第２周期を導出し、
前記第１周期の前記第１クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理を実行させることを特徴とする試験支援プログラム。
【請求項８】
コンピュータに、
回路内の素子と前記素子間の配線を示す第１回路情報によるタイミング解析結果であって、第１周期の第１クロックによって前記回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路内の一部の信号が前記試験用動作通りとなる前記第１周期より短い第２クロックの第２周期を導出し、
導出した前記第２周期によって前記回路の試験用動作を実行させた場合に前記回路内の全信号が前記試験用動作通りとなる、前記素子または前記配線の位置関係が前記第１回路情報と異なる第２回路情報を生成し、
生成した前記第２回路情報による前記回路の消費電流量の解析結果であって、前記第２周期の前記第２クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理を実行させることを特徴とする試験支援プログラム。
【請求項９】
第１周期の第１クロックによって回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記試験用動作を実行可能な前記第１周期より短い第２クロックの第２周期を導出する第１導出部と、
前記第１周期の前記第１クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出する第２導出部と、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する第３導出部と、
を有することを特徴とする試験支援装置。
【請求項１０】
回路内の素子と前記素子間の配線を示す第１回路情報によるタイミング解析結果であって、第１周期の第１クロックによって前記回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路内の一部の信号が前記試験用動作通りとなる前記第１周期より短い第２クロックの第２周期を導出する第１導出部と、
前記第１導出部によって導出された前記第２周期によって前記回路の試験用動作を実行させた場合に前記回路内の全信号が前記試験用動作通りとなる、前記素子または前記配線の位置関係が前記第１回路情報と異なる第２回路情報を生成する生成部と、
前記生成部によって生成された前記第２回路情報による前記回路の消費電流量の解析結果であって、前記第２周期の前記第２クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出する第２導出部と、
前記第２周期および前記第２導出部によって導出された前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する第３導出部と、
を有することを特徴とする試験支援装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験支援方法、試験支援プログラム、および試験支援装置に関する。
【背景技術】
【０００２】
従来、回路は、出荷後の動作以外に試験用動作を実行することができるように設計される。また、たとえば、回路の遅延特性を、回路の設計時のシミュレーションと回路内のテスト回路の検査によって保証させる技術がある（たとえば、下記特許文献１を参照。）。また、回路の論理シミュレーションによって、各テスタに対応したハイインピーダンス用のテストパターンについてのクロックの周期が求められる技術がある（たとえば、下記特許文献２を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−３４８７７４号公報
【特許文献２】特開２０００−１３２５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、回路の試験用動作時のクロックの周期が速いと試験用動作通りにならない場合があり、試験用動作時のクロックの周期が遅いと試験時間が長くなる。このため、試験を効率よく行うことができないという問題がある。
【０００５】
１つの側面では、本発明は、回路の試験の効率化を図ることができる試験支援方法、試験支援プログラム、および試験支援装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面によれば、第１周期の第１クロックによって回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記試験用動作を実行可能な前記第１周期より短い第２クロックの第２周期を導出し、前記第１周期の前記第１クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する試験支援方法、試験支援プログラム、および試験支援装置が提案される。
【発明の効果】
【０００７】
本発明の一態様によれば、回路の試験の効率化を図ることができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施の形態１によってタイミングの余裕度が改善される例を示す説明図である。
【図２】図２は、回路例を示す説明図である。
【図３】図３は、タイミング解析例を示す説明図である。
【図４】図４は、キャプチャ動作例を示す説明図である。
【図５】図５は、シフト動作例を示す説明図である。
【図６】図６は、実施の形態１にかかる試験支援装置のハードウェア構成例を示すブロック図である。
【図７】図７は、実施の形態１にかかる試験支援装置の機能的構成例を示すブロック図である。
【図８】図８は、タイミング制約情報の一例を示す説明図である。
【図９】図９は、タイミング解析結果の一例を示す説明図である。
【図１０】図１０は、実施の形態１にかかる第２周期の導出例を示す説明図である。
【図１１】図１１は、実施の形態１にかかる第２周期の導出結果例を示す説明図である。
【図１２】図１２は、消費電流量の解析結果例を示す説明図である。
【図１３】図１３は、実施の形態１にかかる第３周期の導出例を示す説明図である。
【図１４】図１４は、実施の形態１にかかる第３周期の導出結果例を示す説明図である。
【図１５】図１５は、実施の形態１にかかる試験支援装置が行う処理手順例を示すフローチャートである。
【図１６】図１６は、実施の形態１にかかる試験プログラム生成処理手順例を示すフローチャートである。
【図１７】図１７は、実施の形態２にかかる試験支援装置の機能的構成例を示すブロック図である。
【図１８】図１８は、実施の形態２にかかる余裕度の変化例を示す説明図である。
【図１９】図１９は、実施の形態２にかかる第２周期の導出結果例を示す説明図である。
【図２０】図２０は、実施の形態２にかかる試験支援装置が行う処理手順例を示すフローチャートである。
【図２１】図２１は、実施の形態２にかかる試験プログラム生成処理手順例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、本発明にかかる試験支援方法、試験支援プログラム、および試験支援装置の実施の形態を詳細に説明する。本実施の形態については、実施の形態１と実施の形態２とに分けて説明する。実施の形態１では、第１周期のクロックによる回路の試験用動作での電流量および信号のタイミングの解析結果から、電流量および信号のタイミングの条件を満たす該第１周期より早い周期を導出する。実施の形態２では、第１周期のクロックによる回路の試験用動作での信号タイミングの解析結果によって一部の信号タイミングが条件を満たすようにレイアウトを変更した後の電流量の解析結果に基づいて、電流量の条件を満たす該第１周期より早い周期を導出する。
【００１０】
（実施の形態１）
図１は、実施の形態１によってタイミングの余裕度が改善される例を示す説明図である。試験支援装置１００は、回路の試験用動作に最適なクロックの周期を決定するコンピュータである。たとえば、回路の試験用動作は、キャプチャ動作やスキャン動作が挙げられる。回路と、キャプチャ動作と、スキャン動作と、の詳細例については後述する。
【００１１】
まず、試験支援装置１００は、第１周期のクロックによって回路に試験用動作を実行させた場合における回路内の信号のタイミング解析結果１０１に基づいて、回路が試験用動作を実行可能な第１周期より短いクロックの第２周期を導出する。第２周期の詳細な導出例は、図１０と図１１を用いて後述する。第１周期は、回路の設計者などによって予め定められたクロックの周波数の逆数である。第１周期については、試験支援装置１００がアクセス可能な記憶装置に予め記憶される。実施の形態１では、第１周期は、図８によって後述するタイミング制約情報に含まれる。
【００１２】
つぎに、試験支援装置１００は、第１周期のクロックによって回路に試験用動作を実行させた場合における回路の消費電流量の解析結果１０２に基づいて、回路の消費電流量の上限値１０３を超えず第１周期より短いクロックの第３周期を導出する。第３周期の詳細な導出例は、図１３と図１４を用いて後述する。たとえば、上限値１０３については、試験支援装置１００がアクセス可能な記憶装置に予め記憶される。また、たとえば、上限値１０３については、回路の消費電流量が上限値１０３を超えると、回路が異常な動作となったり、回路と接続関係のある他の回路が異常な動作となるような消費電流量であって、予め回路の設計者などによって定められる。
【００１３】
そして、試験支援装置１００は、導出した第２周期および第３周期のうち長い方の周期以上であり第１周期より短い第４周期を導出する。たとえば、試験支援装置１００は、第２周期と第３周期のうち長い方の周期をそのまま第４周期としてもよいし、第２周期と第３周期のうち長い方の周期にマージンを加えた値を第４周期としてもよい。そして、試験支援装置１００は、テスタに与える試験用動作についての試験プログラムを、第４周期をクロックの周期として生成する。
【００１４】
これにより、試験用動作通りとなるクロックの周期の中で、より早いクロックの周期が試験用動作時に利用される。したがって、試験用動作時のクロックの周期を最適化させることができ、回路の試験の効率化を図ることができる。図１の例のグラフｇ１１は第１周期におけるタイミング解析結果を示し、グラフｇ１２は、導出した第４周期によるタイミング解析結果を示す。クロックの周期を最適化することによって、クロックの周期に対して各信号のタイミング変化がどの程度余裕があるかを示す余裕度を０に近づけることができる。具体的に余裕度は、第１周期からパスの信号の遅延時間を引いた時間である。
【００１５】
ここで、試験支援装置１００による詳細な説明の前に、回路と、タイミング解析と、回路の試験用動作とについて図２から図５を用いて簡単に説明する。
【００１６】
図２は、回路例を示す説明図である。たとえば、回路２００は、複数のフリップフロップと、組み合わせ回路と、を含む。フリップフロップは、以下ＦＦ（Ｆｌｉｐ  Ｆｌｏｐ）と称する。ＦＦは、回路２００の外部端子を介して外部回路とのやり取りを行う。また、ＦＦ間では、直接または組み合わせ回路を介してデータのやり取りを行う。
【００１７】
タイミング解析では、２つのＦＦ間のデータの受け渡しにおけるタイミングのずれが素子の種類や配線の容量などに基づいて推定される。タイミングのずれは、たとえば、素子や配線によって生じる各パスの信号の遅延量である。ここで、パスとは、回路２００の外部入力端子からＦＦまでの経路と、ＦＦからＦＦまでの経路と、ＦＦから回路２００の外部出力端子までの経路と、を示す。また、タイミング解析では、各パスの信号が第１周期のクロックによってセットアップタイムやホールドタイムを遵守するか否かの解析が行われる。これにより、パスごとにパスの信号がセットアップタイムやホールドタイムを遵守可能な範囲で第１周期に対してどの程度余裕があるかを示す余裕度が導出される。
【００１８】
図３は、タイミング解析例を示す説明図である。たとえば、ＦＦ間を結ぶパス上に組み合わせ回路が多く含まれるほど、指定された周期のクロックにおけるタイミングに対する余裕度が無くなる。
【００１９】
図４は、キャプチャ動作例を示す説明図である。キャプチャ動作とは、回路２００のスキャンテスト時に回路２００内のスキャンテスト用のＦＦにテストデータを取り込む動作を示す。
【００２０】
図５は、シフト動作例を示す説明図である。シフト動作とは、スキャンテスト時にテストデータをＦＦからつぎのＦＦにシフトさせる動作を示す。スキャンテスト用のＦＦ間の接続関係は、スキャンテスト用にＦＦ間を接続する。スキャン・パスの接続順序は、回路２００の論理と無関係に決定されてもよい。大規模な回路２００のスキャン・パスを接続するとき、レイアウト上において遠いＦＦ同士を接続するよりも、なるべく近くのＦＦ同士を接続したほうが、スキャン・パスの配線長が短くなる。ただし、遠いＦＦ同士が接続されてしまう可能性もある。
【００２１】
また、製品動作とキャプチャ動作とスキャン動作とでは、接続関係のあるＦＦ同士が異なるため、タイミング解析結果１０１も動作ごとに異なる。そのため、動作ごとに異なる周期のクロックによって試験が行われてもよい。ここで、製品動作とは、利用者によって使用される際の動作を示す。
【００２２】
（試験支援装置１００のハードウェア構成例）
図６は、実施の形態１にかかる試験支援装置のハードウェア構成例を示すブロック図である。図６において、試験支援装置１００は、ＣＰＵ６０１と、ＲＯＭ６０２と、ＲＡＭ６０３と、ディスクドライブ６０４と、ディスク６０５と、を有する。試験支援装置１００は、Ｉ／Ｆ６０６と、入力装置６０７と、出力装置６０８と、を有する。また、各部はバス６００によってそれぞれ接続される。
【００２３】
ここで、ＣＰＵ６０１は、試験支援装置１００の全体の制御を司る。ＲＯＭ６０２は、ブートプログラムなどのプログラムを記憶する。ＲＡＭ６０３は、ＣＰＵ６０１のワークエリアとして使用される。ディスクドライブ６０４は、ＣＰＵ６０１の制御にしたがってディスク６０５に対するデータのリード／ライトを制御する。ディスク６０５は、ディスクドライブ６０４の制御で書き込まれたデータを記憶する。ディスク６０５としては、磁気ディスクや光ディスクなどが挙げられる。
【００２４】
Ｉ／Ｆ６０６は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークＮＥＴに接続され、このネットワークＮＥＴを介して他の装置に接続される。そして、Ｉ／Ｆ６０６は、ネットワークＮＥＴと内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ６０６には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
【００２５】
入力装置６０７は、キーボード、マウス、タッチパネルなど利用者の操作により、各種データの入力を行うインターフェースである。また、入力装置６０７は、カメラから画像や動画を取り込むこともできる。また、入力装置６０７は、マイクから音声を取り込むこともできる。出力装置６０８は、ＣＰＵ６０１の指示により、データを出力するインターフェースである。出力装置６０８には、ディスプレイやプリンタが挙げられる。
【００２６】
（実施の形態１にかかる試験支援装置１００の機能的構成例）
図７は、実施の形態１にかかる試験支援装置の機能的構成例を示すブロック図である。試験支援装置１００は、タイミング解析部７０１と、消費電流量解析部７０２と、第１導出部７０３と、第２導出部７０４と、第３導出部７０５と、第４導出部７０６と、を含む。各部の処理は、たとえば、ＣＰＵ６０１がアクセス可能な記憶装置に記憶された試験支援プログラムにコーディングされる。そして、ＣＰＵ６０１が記憶装置から試験支援プログラムを読み出して、試験支援プログラムにコーディングされている処理を実行する。これにより、各部の処理が実現される。また、各部の処理結果は、たとえば、ＲＡＭ６０３、ディスク６０５などの記憶装置に記憶される。
【００２７】
タイミング解析部７０１は、第１周期のクロックによって回路２００に試験用動作を実行させた場合における回路２００内の信号のタイミング変化を解析する。具体的には、タイミング解析部７０１は、回路２００の素子間の接続関係を示すネットリストと、レイアウトデータ７１０に基づく配線容量と、に基づいて解析する。第１周期は、回路２００の設計者や検証者などによって定められ、タイミング制約情報７１１として、ディスク６０５などの記憶装置に記憶されていてもよいし、入力装置６０７を介して入力されてもよい。
【００２８】
図８は、タイミング制約情報の一例を示す説明図である。タイミング制約情報７１１は、回路２００の動作ごとに定められたクロックの周期を有するテーブルである。タイミング制約情報７１１は、動作、および周期のフィールドを有し、各フィールドに情報が設定されることによって、レコードとして記憶される。タイミング制約情報７１１は、たとえば、ＲＡＭ６０３やディスク６０５などの記憶装置に記憶される。
【００２９】
たとえば、シフト動作の場合、クロックの周期は１００［ｎｓ］であり、キャプチャ動作の場合、クロックの周期は１０［ｎｓ］であり、製品動作Ａの場合、クロックの周期は５［ｎｓ］であり、製品動作Ｂの場合、クロックの周期は２［ｎｓ］である。
【００３０】
また、上述したように、タイミング解析では、２つのＦＦ間のデータの受け渡しにおけるタイミングのずれが素子の種類や配線の容量などに基づいて推定される。また、上述したように、タイミング解析では、各パスの信号が第１周期のクロックによってセットアップタイムやホールドタイムを遵守するか否かの解析が行われる。これにより、パスごとにパスの信号がセットアップタイムやホールドタイムを遵守可能な範囲で第１周期に対してどの程度余裕があるかを示す余裕度が導出される。また、各パスの信号が第１周期のクロックによってセットアップタイムやホールドタイムを遵守しない場合には、遵守しないと判定された信号のパスを示す配線やパスの接続先の素子などの位置関係が変更されたレイアウトデータ７１０が生成される。そして、変更されたレイアウトデータ７１０に基づいてタイミング解析部７０１によるタイミング解析が再度行われる。
【００３１】
図９は、タイミング解析結果の一例を示す説明図である。タイミング解析結果１０１には、動作ごとに、回路２００内のパスの信号の余裕度が含まれる。図９では、動作ごとに、回路２００内のパスの信号の余裕度のうち最短の余裕度を示す。タイミング解析結果１０１は、たとえば、ＲＯＭ６０２、ＲＡＭ６０３やディスク６０５などの記憶装置に記憶される。
【００３２】
たとえば、シフト動作の場合、余裕度は５０［ｎｓ］であり、キャプチャ動作の場合、余裕度は１［ｎｓ］であり、製品動作Ａの場合、余裕度は０．０２［ｎｓ］であり、製品動作Ｂの場合、余裕度は０．０１［ｎｓ］である。
【００３３】
第１導出部７０３は、第１周期のクロックによって回路２００に試験用動作を実行させた場合における回路２００内のパスの信号のタイミング解析結果１０１に基づいて、回路２００が試験用動作を実行可能な第１周期より短いクロックの第２周期を導出する。試験用動作としては、上述したように、回路２００内のフリップフロップによるスキャン動作、回路２００内のフリップフロップのキャプチャ動作が挙げられる。
【００３４】
図１０は、実施の形態１にかかる第２周期の導出例を示す説明図である。図１１は、実施の形態１にかかる第２周期の導出結果例を示す説明図である。図１０に示すように、回路２００内の信号の余裕度のうち最短の余裕度だけ、周期を短くすることができる。そのため、第１導出部７０３は、以下式（１）によって第２周期を導出する。
【００３５】
第２周期＝タイミング制約情報７１１の周期−タイミング解析結果１０１に含まれる最短の余裕度・・・（１）
【００３６】
図１１の例では、第２周期は、「１００［ｎｓ］−５０［ｎｓ］」であり、５０［ｎｓ］である。
【００３７】
消費電流量解析部７０２は、レイアウトデータ７１０に基づいて、第１周期のクロックによって回路２００に試験用動作を実行させた場合における回路２００の消費電流量の解析を行う。消費電流量解析部７０２による消費電流量の解析は、たとえば、電流解析ツールによって行われる。
【００３８】
つぎに、第２導出部７０４は、第１周期のクロックによって回路２００に試験用動作を実行させた場合における回路２００の消費電流量の解析結果１０２に基づいて、上限値１０３を超えず第１周期より短いクロックの第３周期を導出する。上述したように、上限値１０３については、製品の仕様などに基づいて定められ、ＲＯＭ６０２、ＲＡＭ６０３やディスク６０５などの記憶装置に予め記憶される。
【００３９】
図１２は、消費電流量の解析結果例を示す説明図である。消費電流量の解析結果１０２には、動作ごとに、回路２００内の該動作に関する部分の消費電流量と、回路２００内の該動作以外の部分の消費電流量と、が含まれる。図１２の消費電流量の解析結果１０２には、回路２００の静止電流と、回路２００内のシフト動作に関する回路２００についての消費電流量と、回路２００内のシフト動作以外の回路２００についての消費電流量と、が含まれる。消費電流量の解析結果１０２は、上述したように、たとえば、ＲＯＭ６０２、ＲＡＭ６０３やディスク６０５などの記憶装置に記憶される。
【００４０】
たとえば、静止電流は１００［ｍＡ］であり、シフト動作に関するシフト対象回路の電流量は７０［ｍＡ］である。また、たとえば、シフト動作以外のシフト対象外回路の動作電流量が少ない回路２００を想定して、ここでは、シフト対象外回路の動作電流量は０［ｍＡ］とする。
【００４１】
図１３は、実施の形態１にかかる第３周期の導出例を示す説明図である。図１４は、実施の形態１にかかる第３周期の導出結果例を示す説明図である。図１３に示すように、シフト動作の動作電流量が増加した場合に上限値１０３を超えないようにする。そのため、第２導出部７０４は、以下式（２）によって第３周期を算出する。
【００４２】
第３周期＝タイミング制約の周期／（（上限値１０３−静止電流量−シフト動作以外の回路２００の電流量）／シフト動作の動作電流量）・・・（２）
【００４３】
図１４の例では、第３周期は、「１００［ｎｓ］／（（２００［ｍＡ］−１００［ｍＡ］−０［ｍＡ］）／７０［ｍＡ］）」であり、約７０［ｎｓ］である。
【００４４】
第３導出部７０５は、導出した第２周期および第３周期のうち長い方の周期以上であり第１周期より短い第４周期を導出する。たとえば、第３導出部７０５は、導出した第２周期と、導出した第３周期と、のうち、長い方を第４周期とする。第２周期は、５０［ｎｓ］であり、第３周期は、７０［ｎｓ］であるため、第４周期は、７０［ｎｓ］となる。
【００４５】
または、たとえば、第３導出部７０５は、導出した第２周期と、導出した第３周期と、のうち、長い方の周期に、第１周期を超えない範囲でマージンを加えた周期を第４周期としてもよい。第２周期は、５０［ｎｓ］であり、第３周期は、７０［ｎｓ］であるため、マージンを５［ｎｓ］として、第４周期は、７５［ｎｓ］としてもよい。
【００４６】
また、上述例では、シフト動作を例に挙げたが、キャプチャ動作を同様に行ってもよい。そして、シフト動作とキャプチャ動作とでクロックの周期が異なっていてもよい。
【００４７】
また、シフト動作とキャプチャ動作とでクロックの周期を同一とする場合について説明する。ここで、たとえば、第１試験用動作をシフト動作とし、第２試験用動作をキャプチャ動作とする。シフト動作についてのクロックの周期の導出については、上述した第２周期と第３周期である。第４導出部７０６は、キャプチャ動作を実行させた場合における回路２００内の信号のタイミング解析結果１０１に基づいて、回路２００がキャプチャ動作を実行可能な第１周期より短いクロックの第５周期を導出する。たとえば、第５周期は、「１０［ｎｓ］−１［ｎｓ］」であり、９［ｎｓ］である。
【００４８】
そして、第３導出部７０５は、導出した第２周期と第３周期と第５周期とのうち最も長い周期以上であり第１周期より短い第４周期を導出する。たとえば、第３導出部７０５は、導出した第２周期と、導出した第３周期と、導出した第５周期と、のうち、最も長い周期を第４周期とする。上述したように、シフト動作における第２周期は、５０［ｎｓ］であり、シフト動作における第３周期は、７０［ｎｓ］であり、キャプチャ動作における第５周期は９［ｎｓ］である。そのため、たとえば、第４周期は、７０［ｎｓ］となる。
【００４９】
または、たとえば、第３導出部７０５は、導出した第２周期と、導出した第３周期と、導出した第５周期とのうち、最も長い周期に、第１周期を超えない範囲でマージンを加えた周期を第４周期としてもよい。たとえば、マージンを５［ｎｓ］として、第４周期は、７５［ｎｓ］としてもよい。
【００５０】
（実施の形態１にかかる試験支援装置１００が行う処理手順例）
図１５は、実施の形態１にかかる試験支援装置が行う処理手順例を示すフローチャートである。試験支援装置１００は、ネットリスト１５０１と、レイアウトデータ７１０と、配線構成仕様情報１５０２と、に基づいて、容量抽出を行う（ステップＳ１５０１）。ネットリスト１５０１は、回路２００内の素子の接続関係を示す情報であり、たとえば、ＶｅｒｉｌｏｇやＶＨＤＬ（Ｖｅｒｙ  ｈｉｇｈ  ｓｐｅｅｄ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ  Ｈａｒｄｗａｒｅ  Ｄｅｓｃｒｉｐｔｉｏｎ  Ｌａｎｇｕａｇｅ）などのハードウェア記述言語やシステム記述言語によって記述される。配線構成仕様情報１５０２は、レイアウトデータ７１０で利用される配線層についての情報や配線間のピッチなどのレイアウト設計におけるルールなどが含まれる。
【００５１】
つぎに、試験支援装置１００は、配線容量情報１５０３と、ＩＰライブラリ１５０４と、ネットリスト１５０１と、に基づいて、遅延計算を行う（ステップＳ１５０２）。そして、試験支援装置１００は、遅延計算結果である配線遅延情報１５０５と、タイミング制約情報７１１と、試験プログラム１５０６と、に基づいて、タイミング解析を行う（ステップＳ１５０３）。試験支援装置１００は、タイミング解析結果１０１がタイミング制約を満たすか否かを判断する（ステップＳ１５０４）。たとえば、回路２００内の全信号についての余裕度が０以上であれば、タイミング制約を満たすと判断される。
【００５２】
タイミング解析結果１０１がタイミング制約を満たさない場合（ステップＳ１５０４：Ｎｏ）、試験支援装置１００は、レイアウト修正を行い（ステップＳ１５０５）、ステップＳ１５０１へ戻る。タイミング解析結果１０１がタイミング制約を満たす場合（ステップＳ１５０４：Ｙｅｓ）、ステップＳ１５０６とステップＳ１５０７へ移行する。ステップＳ１５０４のＹｅｓの場合のつぎに、試験支援装置１００は、物理検証を行い（ステップＳ１５０６）、一連の処理を終了する。
【００５３】
また、ステップＳ１５０４のＹｅｓの場合のつぎに、試験支援装置１００は、試験プログラム生成処理を行い（ステップＳ１５０７）、一連の処理を終了する。そして、試験プログラム生成処理によって生成された試験プログラム１５０７をテスタに与えて、回路２００のテストが行われる。
【００５４】
図１６は、実施の形態１にかかる試験プログラム生成処理手順例を示すフローチャートである。試験支援装置１００は、タイミング解析結果１０１とタイミング制約情報７１１とに基づいて、第２周期を導出し（ステップＳ１６０１）、ステップＳ１６０６へ移行する。たとえば、ステップＳ１６０１では、試験支援装置１００は、「第２周期＝シフト動作時の第１周期−シフト動作時の余裕度」を行う。
【００５５】
また、試験支援装置１００は、試験プログラム１５０６と、ＩＰライブラリ１５０４と、ネットリスト１５０１と、に基づいて、論理シミュレーションを行う（ステップＳ１６０２）。そして、試験支援装置１００は、論理シミュレーションによって得られる回路動作情報と、上述した容量抽出によって得られた配線容量情報１５０３と、に基づいて、消費電流量の解析を行う（ステップＳ１６０３）。試験支援装置１００は、消費電流量の解析結果１０２とタイミング制約情報７１１とに基づいて、第３周期を導出し（ステップＳ１６０４）、ステップＳ１６０６へ移行する。たとえば、ステップＳ１６０４では、試験支援装置１００は、「第３周期＝タイミング制約の周期／（（上限値１０３−静止電流量−シフト動作以外の回路２００の動作電流量）／シフト動作の動作電流量）」を行う。
【００５６】
また、試験支援装置１００は、タイミング解析結果１０１とタイミング制約情報７１１とに基づいて、第５周期を導出し（ステップＳ１６０５）、ステップＳ１６０６へ移行する。たとえば、ステップＳ１６０５では、試験支援装置１００は、「第５周期＝キャプチャ動作時の第１周期−キャプチャ動作時の余裕度」を行う。
【００５７】
そして、ステップＳ１６０１、ステップ１６０４、およびステップＳ１６０５のつぎに、試験支援装置１００は、第２周期と第３周期と第５周期とのうち、最も長い周期以上の第４周期を導出する（ステップＳ１６０６）。そして、試験支援装置１００は、第４周期を出力し（ステップＳ１６０７）、第４周期をＡＴＰＧに与えて試験プログラム１５０７を生成する（ステップＳ１６０８）。
【００５８】
以上実施の形態１で説明した試験支援装置１００によれば、第１周期のクロックによる回路の試験用動作での消費電力量および信号のタイミングの解析結果によって、消費電力量と信号のタイミングとの条件を満たす当該第１周期よりも早い周期を導出する。これにより、試験用動作通りとなるクロックの周期の中で、より早いクロックの周期が試験用動作時に利用される。したがって、試験用動作時のクロックの周期を最適化させることができ、回路の試験の効率化を図ることができる。
【００５９】
また、試験用動作はシフト動作またはキャプチャ動作である。これにより、試験用動作ごとにクロックの周期が最適化される。
【００６０】
また、第１試験用動作における消費電力量および信号のタイミングの解析結果と、第２試験用動作における信号のタイミング解析結果と、によって、複数の試験用動作での消費電力量と信号のタイミングとを満たす周期を導出する。これにより、複数の試験用動作のいずれも動作可能であるクロックの周期の中で、より早いクロックの周期が試験用動作時に利用される。したがって、回路の試験の効率化を図ることができる。
【００６１】
また、第１試験用動作がシフト動作であり、第２試験用動作がキャプチャ動作であることによって、消費電力量が多いと推定されるシフト動作についての消費電力量を満たす周期を導出することができる。
【００６２】
（実施の形態２）
実施の形態２では、予め定められたクロックの周期によるタイミング解析結果１０１に基づいて、クロックの周期を厳しい条件に修正し、その修正されたクロックの周期を満たすようなレイアウトデータを生成する。そして、実施の形態２では、生成したレイアウトデータによる消費電流量の解析結果１０２に基づいて、消費電流量が上限値１０３を超えないようなクロックの周期を算出することによって、試験用動作のクロックの周期を最適化する。また、実施の形態２では、実施の形態１において説明した箇所と同様の箇所については、同一符号を付して図示および説明を省略する。
【００６３】
（実施の形態２にかかる試験支援装置の機能的構成例）
図１７は、実施の形態２にかかる試験支援装置の機能的構成例を示すブロック図である。試験支援装置１７００は、タイミング解析部１７０１と、消費電流量解析部１７０２と、生成部１７０４と、第１導出部１７０３と、第２導出部１７０５と、第３導出部１７０６と、を有する。各部の処理は、たとえば、ＣＰＵ６０１がアクセス可能な記憶装置に記憶された試験支援プログラムにコーディングされる。そして、ＣＰＵ６０１が記憶装置から試験支援プログラムを読み出して、試験支援プログラムにコーディングされている処理を実行する。これにより、各部の処理が実現される。また、各部の処理結果は、たとえば、ＲＡＭ６０３、ディスク６０５などの記憶装置に記憶される。
【００６４】
タイミング解析部１７０１は、第１レイアウトデータ７１０によるタイミング解析を行う。第１導出部１７０３は、タイミング解析結果１０１に基づいて、回路２００内の一部の信号が試験用動作通りとなる第１周期より短いクロックの第２周期を導出する。実施の形態２におけるタイミング解析結果１０１は、第１レイアウトデータ７１０によるタイミング解析結果１０１であって、第１周期のクロックによって回路２００に試験用動作を実行させた場合における回路２００内の信号のタイミング解析結果１０１である。
【００６５】
図１８は、実施の形態２にかかる余裕度の変化例を示す説明図である。グラフ１８００は、第１周期のクロックによって回路２００に試験用動作を実行させた場合における回路２００内の信号の余裕度についての分布を示す。縦軸が信号のパス数であり、横軸が余裕度である。
【００６６】
ここでは、たとえば、各パスの信号の余裕度についてのグラフ１８０１に示す分布において９０［％］のパス数が含まれる余裕度よりも短い余裕度であるパスと当該パスに接続される素子をレイアウト修正の対象にする。第１導出部１７０３は、分布において９０［％］の信号数を含む余裕度が０となるような第２周期を導出する。第１導出部１７０３は、たとえば、第２周期を以下式（３）によって導出する。
【００６７】
第２周期＝タイミング制約の周期−分布において９０［％］の信号数を含む余裕度・・・（３）
【００６８】
図１９は、実施の形態２による第２周期の導出結果例を示す説明図である。図１９の例では、第２周期は３０［ｎｓ］であり、第１導出部１７０３は、タイミング制約情報７１１内のシフト動作に対応する周期を３０［ｎｓ］に変更する。
【００６９】
つぎに、生成部１７０４は、第２周期のクロックによって回路２００の試験用動作を実行させた場合に回路２００内の全信号が試験用動作通りとなる、素子または配線の位置関係が第１レイアウトデータ７１０と異なる第２レイアウトデータ１７１０を生成する。生成部１７０４は、第１レイアウトデータ７１０に基づいて、第２レイアウトデータ１７１０を生成する。図１８に示すグラフ１８０２は、第２レイアウトデータ１７１０に基づいて、第２周期のクロックによって回路２００の試験用動作を実行させた場合の回路２００内の信号の余裕度を示す。レイアウト修正前よりもレイアウト修正後では、余裕度が０となる位置が分布に近づく。
【００７０】
消費電流量解析部１７０２は、第２レイアウトデータ１７１０に基づいて、第２周期のクロックによって回路２００に試験用動作を実行させた場合における回路２００の消費電流量の解析を行う。消費電流量解析部１７０２による消費電流量の解析は、電流解析ツールによって行われる。
【００７１】
第２導出部１７０５は、消費電流量解析部１７０２による解析結果に基づいて、回路２００の消費電流量の上限値１０３を超えず第１周期より短いクロックの第３周期を導出する。
【００７２】
第３周期＝第２周期／（（上限値１０３−静止電流量−シフト動作以外の回路２００の電流量）／シフト動作の動作電流量）・・・（４）
【００７３】
第３導出部１７０６は、導出した第２周期および第３周期のうち長い方の周期以上の第４周期を導出する。第３導出部１７０６の具体例は、実施の形態１の第３導出部７０５と同様であるため、詳細な説明を省略する。
【００７４】
（実施の形態２にかかる試験支援装置１７００が行う処理手順例）
図２０は、実施の形態２にかかる試験支援装置が行う処理手順例を示すフローチャートである。試験支援装置１７００は、ネットリスト１５０１と、第１レイアウトデータ７１０と、配線構成仕様情報１５０２と、に基づいて、容量抽出を行う（ステップＳ２００１）。つぎに、試験支援装置１７００は、配線容量情報１５０３と、ＩＰライブラリ１５０４と、ネットリスト１５０１と、に基づいて、遅延計算を行い（ステップＳ２００２）、配線遅延情報１５０５に基づいて、タイミング解析が行われる（ステップＳ２００３）。
【００７５】
試験支援装置１７００は、タイミング解析が１回目であるか否かを判断する（ステップＳ２００４）。１回目である場合（ステップＳ２００４：Ｙｅｓ）、試験支援装置１７００は、第２周期を導出してタイミング制約情報を更新し（ステップＳ２００５）、ステップＳ２００７へ移行する。
【００７６】
１回目でない場合（ステップＳ２００４：Ｎｏ）、試験支援装置１７００は、タイミング解析結果１０１がタイミング制約を満たすか否かを判断する（ステップＳ２００６）。タイミング解析結果１０１がタイミング制約を満たさない場合（ステップＳ２００６：Ｎｏ）、試験支援装置１７００は、レイアウト修正を行い（ステップＳ２００７）、ステップＳ２００１へ戻る。ステップＳ２００７によって第２レイアウトデータ１７１０が生成される。
【００７７】
タイミング解析結果１０１がタイミング制約を満たす場合（ステップＳ２００６：Ｙｅｓ）、ステップＳ２００８とステップＳ２００９へ移行する。たとえば、回路２００内の全信号について、第１周期よりも信号の遅延時間の方が短ければ、タイミング制約を満たすと判断される。ステップＳ２００６のＹｅｓの場合のつぎに、試験支援装置１７００は、物理検証を行い（ステップＳ２００８）、一連の処理を終了する。
【００７８】
また、ステップＳ２００６のＹｅｓの場合のつぎに、試験支援装置１７００は、試験プログラム生成処理を行い（ステップＳ２００９）、一連の処理を終了する。そして、試験プログラム生成処理によって生成された試験プログラムをテスタに与えて、回路２００のテストが行われる。
【００７９】
図２１は、実施の形態２にかかる試験プログラム生成処理手順例を示すフローチャートである。試験支援装置１７００は、試験プログラム１５０６と、ＩＰライブラリ１５０４と、ネットリスト１５０１と、に基づいて、論理シミュレーションを行う（ステップＳ２１０１）。そして、試験支援装置１７００は、論理シミュレーションによって得られる回路２００動作情報と、上述した容量抽出によって得られる配線容量情報１５０３と、に基づいて、消費電流量の解析を行い（ステップＳ２１０２）、消費電流量の解析結果１０２に基づいて、第３周期を導出する（ステップＳ２１０３）。
【００８０】
そして、試験支援装置１７００は、第２周期と第３周期とのうち、長い方の周期以上の第４周期を導出する（ステップＳ２１０４）。そして、試験支援装置１７００は、第４周期を出力し（ステップＳ２１０５）、第４周期をＡＴＰＧに与えて試験プログラムを生成する（ステップＳ２１０６）。ステップＳ２１０５における第４周期の出力形式としては、たとえば、ＲＡＭ６０３やディスク６０５などの記憶装置に出力したり、Ｉ／Ｆ６０６を用いてネットワークＮＥＴを介して他の装置へ出力してもよいし、出力装置６０８へ出力してもよい。
【００８１】
以上実施の形態２で説明した試験支援装置によれば、回路内の一部の信号が試験用動作通りとなる所定周期より短いクロックの第１周期を導出し、導出した第１周期のクロックによって回路内の全信号が回路の試験用動作通りとなるレイアウトデータを生成する。そして、試験支援装置によれば、生成したレイアウトデータに基づく消費電流量の解析結果に基づいて第２周期を導出し、第１周期と第２周期とのいずれよりも長い第３周期を導出する。これにより、一部の信号のタイミングが修正され、試験用動作通りとなるクロックの周期の中で、より早いクロックの周期が試験用動作時に利用される。したがって、試験用動作時のクロックの周期を最適化させることができ、回路の試験の効率化を図ることができる。
【００８２】
なお、本実施の形態１、２で説明した試験支援方法は、予め用意された試験支援プログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本試験支援プログラムは、磁気ディスク、光ディスク、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）フラッシュメモリなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、試験支援プログラムは、インターネット等のネットワークを介して配布してもよい。
【００８３】
上述した実施の形態１、２に関し、さらに以下の付記を開示する。
【００８４】
（付記１）コンピュータが、
第１周期の第１クロックによって回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記試験用動作を実行可能な前記第１周期より短い第２クロックの第２周期を導出し、
前記第１周期の前記第１クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理を実行することを特徴とする試験支援方法。
【００８５】
（付記２）前記試験用動作は、前記回路内の試験用のフリップフロップによるシフト動作であることを特徴とする付記１に記載の試験支援方法。
【００８６】
（付記３）前記試験用動作は、前記回路内のフリップフロップのキャプチャ動作であることを特徴とする付記１に記載の試験支援方法。
【００８７】
（付記４）前記コンピュータが、
さらに、前記第１周期の前記第１クロックによって前記試験用動作（以下、「第１試験用動作」と称する。）と異なる前記回路の第２試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記第２試験用動作を実行可能な前記第１周期より短い第５クロックの第５周期を導出する、
処理を実行し、
前記第４周期を導出する処理では、
導出した前記第２周期と前記第３周期と前記第５周期とのうち最も長い周期以上の前記第４周期を導出することを特徴とする付記１に記載の試験支援方法。
【００８８】
（付記５）前記第１試験用動作は、前記回路内のフリップフロップによるシフト動作であり、前記第２試験用動作は、前記回路内のフリップフロップのキャプチャ動作であることを特徴とする付記４に記載の試験支援方法。
【００８９】
（付記６）コンピュータが、
回路内の素子と前記素子間の配線を示す第１回路情報によるタイミング解析結果であって、第１周期の第１クロックによって前記回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路内の一部の信号が前記試験用動作通りとなる前記第１周期より短い第２クロックの第２周期を導出し、
導出した前記第２周期によって前記回路の試験用動作を実行させた場合に前記回路内の全信号が前記試験用動作通りとなる、前記素子または前記配線の位置関係が前記第１回路情報と異なる第２回路情報を生成し、
生成した前記第２回路情報による前記回路の消費電流量の解析結果であって、前記第２周期の前記第２クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理を実行することを特徴とする試験支援方法。
【００９０】
（付記７）コンピュータに、
第１周期の第１クロックによって回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記試験用動作を実行可能な前記第１周期より短い第２クロックの第２周期を導出し、
前記第１周期の前記第１クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上第４クロックの第４周期を導出する、
処理を実行させることを特徴とする試験支援プログラム。
【００９１】
（付記８）コンピュータに、
回路内の素子と前記素子間の配線を示す第１回路情報によるタイミング解析結果であって、第１周期の第１クロックによって前記回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路内の一部の信号が前記試験用動作通りとなる前記第１周期より短い第２クロックの第２周期を導出し、
導出した前記第２周期によって前記回路の試験用動作を実行させた場合に前記回路内の全信号が前記試験用動作通りとなる、前記素子または前記配線の位置関係が前記第１回路情報と異なる第２回路情報を生成し、
生成した前記第２回路情報による前記回路の消費電流量の解析結果であって、前記第２周期の前記第２クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理を実行させることを特徴とする試験支援プログラム。
【００９２】
（付記９）第１周期の第１クロックによって回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記試験用動作を実行可能な前記第１周期より短い第２クロックの第２周期を導出する第１導出部と、
前記第１周期の前記第１クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出する第２導出部と、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する第３導出部と、
を有することを特徴とする試験支援装置。
【００９３】
（付記１０）回路内の素子と前記素子間の配線を示す第１回路情報によるタイミング解析結果であって、第１周期の第１クロックによって前記回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路内の一部の信号が前記試験用動作通りとなる前記第１周期より短い第２クロックの第２周期を導出する第１導出部と、
前記第１導出部によって導出された前記第２周期によって前記回路の試験用動作を実行させた場合に前記回路内の全信号が前記試験用動作通りとなる、前記素子または前記配線の位置関係が前記第１回路情報と異なる第２回路情報を生成する生成部と、
前記生成部によって生成された前記第２回路情報による前記回路の消費電流量の解析結果であって、前記第２周期の前記第２クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出する第２導出部と、
前記第２周期および前記第２導出部によって導出された前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する第３導出部と、
を有することを特徴とする試験支援装置。
【００９４】
（付記１１）第１周期の第１クロックによって回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路が前記試験用動作を実行可能な前記第１周期より短い第２クロックの第２周期を導出し、
前記第１周期の前記第１クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理をコンピュータに実行させる試験支援プログラムを記録したことを特徴とする記録媒体。
【００９５】
（付記１２）回路内の素子と前記素子間の配線を示す第１回路情報によるタイミング解析結果であって、第１周期の第１クロックによって前記回路に試験用動作を実行させた場合における前記回路内の信号のタイミング解析結果に基づいて、前記回路内の一部の信号が前記試験用動作通りとなる前記第１周期より短い第２クロックの第２周期を導出し、
導出した前記第２周期によって前記回路の試験用動作を実行させた場合に前記回路内の全信号が前記試験用動作通りとなる、前記素子または前記配線の位置関係が前記第１回路情報と異なる第２回路情報を生成し、
生成した前記第２回路情報による前記回路の消費電流量の解析結果であって、前記第２周期の前記第２クロックによって前記回路に前記試験用動作を実行させた場合における前記回路の消費電流量の解析結果に基づいて、前記回路の消費電流量の上限値を超えず前記第１周期より短い第３クロックの第３周期を導出し、
導出した前記第２周期および前記第３周期のうち長い方の周期以上の第４クロックの第４周期を導出する、
処理をコンピュータに実行させる試験支援プログラムを記録したことを特徴とする記録媒体。
【符号の説明】
【００９６】
１００，１７００  試験支援装置
１０１  タイミング解析結果
１０２  消費電流量の解析結果
１０３  上限値
２００  回路
６０１  ＣＰＵ
７０３，１７０３  第１導出部
７０４，１７０５  第２導出部
７０５，１７０６  第３導出部
１７０４  生成部
【図１】
2014142253.tif 000003
【図２】
2014142253.tif 000004
【図３】
2014142253.tif 000005
【図４】
2014142253.tif 000006
【図５】
2014142253.tif 000007
【図６】
2014142253.tif 000008
【図７】
2014142253.tif 000009
【図８】
2014142253.tif 000010
【図９】
2014142253.tif 000011
【図１０】
2014142253.tif 000012
【図１１】
2014142253.tif 000013
【図１２】
2014142253.tif 000014
【図１３】
2014142253.tif 000015
【図１４】
2014142253.tif 000016
【図１５】
2014142253.tif 000017
【図１６】
2014142253.tif 000018
【図１７】
2014142253.tif 000019
【図１８】
2014142253.tif 000020
【図１９】
2014142253.tif 000021
【図２０】
2014142253.tif 000022
【図２１】
2014142253.tif 000023