(57)【要約】  光受信器（１）は、光パケットとして間欠的に受信される光信号を電流信号に変換する受光素子（１１）と、外部から入力され、光パケットの先頭を前記受光素子が受信する時刻を示す情報と光パケットの伝送レートを示す情報とが重畳された制御信号を、リセット信号と、レートセレクト信号とに分離し、リセット信号およびレートセレクト信号を出力する分離回路（１３）と、電流信号を電圧信号に変換し、リセット信号に応じて時定数を切替え、レートセレクト信号に応じて周波数応答特性を切替える受信器（１２）と、を備える。
2017090207.tif 000002
【特許請求の範囲】
【請求項１】
光パケットとして間欠的に受信される光信号を電流信号に変換する受光素子と、
外部から入力され、前記光パケットの先頭を前記受光素子が受信する時刻を示す情報と前記光パケットの伝送レートを示す情報とが重畳された制御信号を、前記光パケットの先頭を受信する時刻を示す第１の信号と、前記光パケットの伝送レートを示す第２の信号とに分離し、前記第１の信号および前記第２の信号を出力する分離回路と、
前記電流信号を電圧信号に変換し、前記第１の信号に応じて時定数を切替え、前記第２の信号に応じて周波数応答特性を切替える受信器と、
を備えることを特徴とする光受信器。
【請求項２】
前記光パケットは、プリアンブルおよびデータで構成され、
前記制御信号は、立ち上がりエッジおよび立ち下がりエッジのうち少なくとも一方のエッジが前記光パケットの先頭を前記受光素子が受信する時刻に対応する信号であり、前記光パケットの先頭を受信する時刻以降かつ前記データの受信を開始する前の時刻を含む期間であるレート指示期間では、前記光パケットの伝送レートを示す値を有し、
前記分離回路は、
前記制御信号の前記光パケットの先頭を受信する時刻に対応する前記エッジを検出するエッジ検出回路、
を備え、
前記エッジ検出回路から出力される信号を前記第１の信号とし、前記レート指示期間における前記制御信号の値に基づいて前記第２の信号を生成することを特徴とする請求項１に記載の光受信器。
【請求項３】
前記エッジ検出回路は、
前記制御信号が入力されるローパスフィルタと、
正相の入力部に前記制御信号が入力され、逆相の入力部に前記ローパスフィルタを通過した後の前記制御信号が入力される演算増幅器と、
を備えることを特徴とする請求項２に記載の光受信器。
【請求項４】
前記エッジ検出回路は、
前記制御信号が入力されるローパスフィルタと、
逆相の入力部に前記制御信号が入力され、正相の入力部に前記ローパスフィルタを通過した後の前記制御信号が入力される演算増幅器と、
を備えることを特徴とする請求項２に記載の光受信器。
【請求項５】
前記エッジ検出回路は、
前記制御信号が入力される第１のローパスフィルタと、
逆相の入力部に前記制御信号が入力され、正相の入力部に前記第１のローパスフィルタを通過した後の前記制御信号が入力される第１の演算増幅器と、
前記制御信号が入力される第２のローパスフィルタと、
正相の入力部に前記制御信号が入力され、逆相の入力部に前記第２のローパスフィルタを通過した後の前記制御信号が入力される第２の演算増幅器と、
前記第１の演算増幅器から出力される信号と、前記第２の演算増幅器から出力される信号との論理和を演算する論理和回路と、
を備えることを特徴とする請求項２に記載の光受信器。
【請求項６】
前記光パケットは、プリアンブルおよびデータで構成され、
前記受光素子が前記光パケットの受信を終了してから該光パケットの次の前記光パケットの受信開始までの間には、前記光パケットを受信しない期間であるガードタイムが設けられ、
前記光パケットは、第１の伝送レートまたは前記第１の伝送レートより高い伝送レートである第２の伝送レートで送信された光パケットであり、
前記制御信号は、前記第１の伝送レートまたは前記第２の伝送レートを示す２値信号であり、前記ガードタイムでは、該ガードタイムの直後に受信する前記光パケットの伝送レートを示す値とは異なる値を有し、前記光パケットの受信中は該光パケットの伝送レートを示す値を有することを特徴とする請求項５に記載の光受信器。
【請求項７】
前記光パケットは、プリアンブルおよびデータで構成され、
前記制御信号は、パルス信号であり、前記光パケットごとに前記光パケットの前記データを受信するまでの間に前記光パケットの伝送レートに応じた数のパルスを有し、前記光パケットごとの前記パルスのうちの１つである先頭パルスは前記光パケットの先頭を前記受光素子が受信する時刻を示し、
前記分離回路は、
前記先頭パルスに基づいて前記第１の信号を生成し、前記光パケットごとの前記パルスの数に基づいて前記第２の信号を生成することを特徴とする請求項１に記載の光受信器。
【請求項８】
前記光パケットは、第１の伝送レートまたは前記第１の伝送レートより高い伝送レートである第２の伝送レートで送信された光パケットであり、
前記分離回路は、
一方の入力部に前記制御信号が入力される論理和回路と、
前記論理和回路から出力される信号がクロック入力部に入力され、自身の逆相の出力信号がＤ入力部に入力される第１の遅延型フリップフロップ回路と、
前記第１の遅延型フリップフロップ回路の正相の出力信号が入力されるローパスフィルタと、
前記ローパスフィルタから出力される信号が入力されるヒステリシス回路と、
前記ヒステリシス回路から出力される信号がＤ入力部に入力され、クロック入力部に前記制御信号が入力される第２の遅延型フリップフロップ回路と、
を備え、
前記論理和回路の他方の入力部には前記ローパスフィルタから出力される信号が入力され、
前記制御信号を、前記第１の信号として出力し、
前記第２の遅延型フリップフロップ回路の正相の出力信号を前記第２の信号として出力することを特徴とする請求項７に記載の光受信器。
【請求項９】
前記光パケットは、第１の伝送レートまたは前記第１の伝送レートより高い伝送レートである第２の伝送レートで送信された光パケットであり、
前記分離回路は、
一方の入力部に前記制御信号が入力される論理和回路と、
前記論理和回路から出力される信号がクロック入力部に入力され、自身の逆相の出力信号がＤ入力部に入力される第１の遅延型フリップフロップ回路と、
前記第１の遅延型フリップフロップ回路の正相の出力信号が入力されるローパスフィルタと、
前記ローパスフィルタから出力される信号が入力されるヒステリシス回路と、
前記ヒステリシス回路から出力される信号がＤ入力部に入力され、クロック入力部に前記制御信号が入力される第２の遅延型フリップフロップ回路と、
前記制御信号の前記先頭パルス以外のパルスをマスクして前記第１の信号として出力するマスク回路と、
を備え、
前記論理和回路の他方の入力部には前記ローパスフィルタから出力される信号が入力され、
前記第２の遅延型フリップフロップ回路の正相の出力信号を前記第２の信号として出力することを特徴とする請求項７に記載の光受信器。
【請求項１０】
光パケットの伝送レートを示す情報と前記光パケットの先頭を受信する時刻を示す情報とが重畳された制御信号を生成する制御部と、
光パケットとして間欠的に受信される光信号を受信し、前記制御信号が入力される光受信器と、
を備え、
前記光受信器は、
前記光信号を電流信号に変換する受光素子と、
前記制御信号を、前記光パケットの先頭を受信する時刻を示す第１の信号と、前記光パケットの伝送レートを示す第２の信号とに分離し、前記第１の信号および前記第２の信号を出力する分離回路と、
前記電流信号を電圧信号に変換し、前記第１の信号に応じて時定数を切替え、前記第２の信号に応じて周波数応答特性を切替える受信器と、
を備えることを特徴とする光通信装置。
【請求項１１】
光パケットとして間欠的に受信される光信号を受信する光受信器における制御方法であって、
前記光信号を電流信号に変換する第１のステップと、
外部から入力され、光パケットの伝送レートを示す情報と前記光パケットの先頭を受信する時刻を示す情報とが重畳された制御信号を、前記光パケットの先頭を受信する時刻を示す第１の信号と、前記光パケットの伝送レートを示す第２の信号とに分離し、前記第１の信号および前記第２の信号を出力する第２のステップと、
前記電流信号を電圧信号に変換し、前記第１の信号に応じて時定数を切替え、前記第２の信号に応じて周波数応答特性を切替える第３のステップと、
を含むことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システムにおける光受信器、光通信装置および光受信器における制御方法に関する。
【背景技術】
【０００２】
近年、光通信システムでは伝送レートの高速化が進んでいる。一方で、高速化されていない既存のシステムも継続して使用することが望まれており、高速化された新システムと既存のシステムである旧システムとを共存させることが必要となっている。その際、光アクセスシステムにおける基地局であるＯＬＴ（Optical  Line  Terminal）の光送受信器には、新旧システムを収容するためのマルチレート化が要求されるとともに、どのような受光レベルの信号に対しても高速応答と高い同符号連続耐力との両方を有することが要求される。【０００３】
特許文献１には、前置増幅器の内部帰還抵抗値を外部信号であるレート切替信号により切り替えることで、異なる伝送レートに対してそれぞれ最適な周波数応答特性を実現することができる発明が開示されている。【０００４】
また、光通信システムでは、ＯＬＴは、各ＯＮＵ（Optical  Network  Unit）から送信されたパケットを間欠的すなわちバースト的に受信する。このため、ＯＬＴの光受信器１では、安定した制御が望まれるとともにパケットの受信開始時の高速応答が望まれる。特許文献２では、制御が収束した場合には低速な時定数を用いることにより高い同符号連続耐力を実現し、外部からリセット信号が入力されると高速な時定数に切り換えることで高速応答を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６６２１６号公報
【特許文献２】国際公開第２０１２／１３７２９９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記従来の技術を用いて、マルチレート化と高速応答との両方を実現する場合、伝送レートを切り替えるためのレート切替信号と高速な時定数に切り換えるためのリセット信号との両方が必要となる。一方で、近年では、光アクセスシステムのコストを削減するために、光送受信器の実装密度を上げて光送受信器を小型化することが求められている。光送受信器が基板に実装される光モジュールとして実装される場合、光送受信器の小型化のためには、基板および光モジュールを小型化するとともに、光モジュールと外部のインターフェース基板とを接続するコネクタ部の入出力ピン数を削減することも大きな課題となる。したがって、光受信器には、ハードウェア規模の大型を回避しつつ、マルチレート化と高速応答との両方を実現することが要求される。【０００７】
本発明は、上記に鑑みてなされたものであって、ハードウェアの大型化を回避しつつ、バースト信号に対する高速応答と複数の伝送レートへの対応とを実現可能な光受信器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明にかかる光受信器は、光パケットとして間欠的に受信される光信号を電流信号に変換する受光素子と、外部から入力される制御信号を、光パケットの先頭を受信する時刻を示す第１の信号と、光パケットの伝送レートを示す第２の信号とに分離し、第１の信号および第２の信号を出力する分離回路と、を備える。制御信号は、光パケットの先頭を受光素子が受信する時刻を示す情報と光パケットの伝送レートを示す情報とが重畳された信号である。また、本発明にかかる光受信器は、電流信号を電圧信号に変換し、第１の信号に応じて時定数を切替え、第２の信号に応じて周波数応答特性を切替える受信器と、を備える。
【発明の効果】
【０００９】
本発明にかかる光受信器は、ハードウェアの大型化を回避しつつ、バースト信号に対する高速応答と複数の伝送レートへの対応とを実現可能となるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる光受信器の構成例を示す図
【図２】実施の形態１の受信器の構成例を示す図
【図３】実施の形態１の利得制御回路の構成例を示す図
【図４】実施の形態１の光通信システムの構成例を示す図
【図５】実施の形態１の処理回路の構成例を示す図
【図６】実施の形態１の制御回路の構成例を示す図
【図７】実施の形態１の光受信器における各信号の一例を示すタイミングチャート図
【図８】実施の形態２の光受信器の分離回路の構成例を示す図
【図９】実施の形態２の制御信号、レートセレクト信号およびリセット信号の一例を示すタイミングチャート図
【図１０】実施の形態２の制御信号の生成手順の一例を示すフローチャート
【図１１】エッジ検出回路を立ち上がりエッジ検出回路とした場合のエッジ検出回路の回路構成例を示す図
【図１２】エッジ検出回路を立ち下がりエッジ検出回路とした場合のエッジ検出回路の回路構成例を示す図
【図１３】エッジ検出回路を両エッジ検出回路とした場合のエッジ検出回路の回路構成例を示す図
【図１４】実施の形態２のエッジ検出回路におけるオペアンプへの入力信号とエッジ検出回路から出力される信号の一例を示す図
【図１５】実施の形態２のエッジ検出回路として立ち下がり検出回路を用いる場合の各信号の一例を示すタイミングチャート図
【図１６】実施の形態２のエッジ検出回路として両エッジ検出回路を用いる場合の各信号の一例を示すタイミングチャート図
【図１７】実施の形態３の光受信器における各信号の一例を示すタイミングチャート図
【図１８】実施の形態３の制御信号の生成手順の一例を示すフローチャート
【図１９】実施の形態４の光受信器における各信号の一例を示すタイミングチャート図
【図２０】実施の形態４の分離回路の構成例を示す図
【図２１】実施の形態４の分離回路における各信号の一例を示すタイミングチャート図
【図２２】リセット信号に対する２回目のパルスをマスクする回路を追加した実施の形態４の分離回路の構成例を示す図
【発明を実施するための形態】
【００１１】
以下に、本発明の実施の形態にかかる光受信器１、光通信装置および制御方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかる光受信器１の構成例を示す図である。図１に示すように、実施の形態１の光受信器１は、受光素子１１、受信器１２および分離回路１３を備える。実施の形態１の光受信器１は、光パケットをバースト的に受信する光受信器１である。実施の形態１の光受信器１は、後述するように、例えば、光通信装置であるＯＬＴに搭載される。
【００１３】
受光素子１１は、受信した光信号、すなわち受光信号を電流信号に変換して出力する素子であり、例えばＡＰＤ（Avalanche  Photo  Diode）またはＰＤ（Photo  Diode）である。受信器１２は、受光素子１１から出力される電流信号を電圧信号に変換する。
【００１４】
分離回路１３は、外部から入力される後述する制御信号を、受信器１２において時定数の切り替えに用いられる第１の信号であるリセット信号と受信器１２において周波数応答特性の切り替えに用いられる第２の信号であるレートセレクト信号とに分離し、リセット信号およびレートセレクト信号を受信器１２に入力する。制御信号は、光パケットの先頭を光受信器１が受信する時刻、すなわち光パケットの先頭を受光素子１１が受信する時刻を示す情報と光パケットの伝送レートを示す情報とが重畳された信号である。リセット信号は、光受信器１が受信する光パケットの先頭を受信する時刻を示す信号である。
【００１５】
レートセレクト信号は、光受信器１が受光する光信号の伝送レート、すなわち受信器１２に入力される信号の伝送レートを示す信号である。実施の形態１では、光受信器１が受光する光信号の伝送レートは、第１の伝送レートであるビットレート＃１と、第１の伝送レートより高い第２の伝送レートであるビットレート＃２との２種類を含むこととする。したがって、レートセレクト信号は、例えば、ビットレート＃１であることを示す値とビットレート＃２を示す値とのいずれかを示す２値信号である。
【００１６】
リセット信号は、分離回路１３から入力される信号であり、光受信器１の初期化すなわちリセットを指示する信号である。リセット信号は、例えば、光パケットの受信の開始ごとにリセットを指示する値となる。
【００１７】
制御信号は、制御信号からリセット信号とレートセレクト信号とを分離可能なように生成されていればよく、制御信号の具体的な形式は特に制約はない。制御信号の具体例については、実施の形態２以降で説明する。制御信号は、例えば、光受信器１がＯＬＴに搭載される場合、ＯＬＴにおけるＯＮＵを制御する制御部から光受信器１へ入力される。
【００１８】
受信器１２は、増幅器と増幅器を制御する制御回路とを備え、受信器１２内の増幅器における制御パラメータを、リセット信号およびレートセレクト信号に応じて変更可能なように構成されている。制御パラメータには、受信器１２の周波数応答特性に対応するパラメータである周波数特性パラメータと、受信器１２における制御回路の時定数とを含む。周波数特性パラメータは、例えば、特許文献１に記載されている帰還抵抗値およびオープンループ利得であり、レートセレクト信号に応じて変更される。また、受信器１２の制御回路は、例えば、特許文献２に記載されている方法により、リセット信号に応じて時定数を変更することができる。
【００１９】
受信器１２に入力される信号の伝送レートにより、受信器１２の動作における最適な周波数応答特性が異なる。受信器１２は、上述したように周波数応答パラメータを変更可能であり、ビットレート＃１に対して最適な周波数応答特性を実現するための周波数応答パラメータである第１の周波数応答パラメータと、ビットレート＃２に対して最適な周波数応答特性を実現するための周波数応答パラメータである第２の周波数応答パラメータとを設定可能であるとする。
【００２０】
図２は、実施の形態１の受信器１２の構成例を示す図である。図２に示す受信器１２は、利得可変型の反転増幅器である反転増幅器１２１と、第１の抵抗である抵抗１２２と、第２の抵抗である抵抗１２３と、ＭＯＳ（Metal  Oxide  Semiconductor）トランジスタ１２４と、利得制御回路１２５と、収束判定回路１２６とを備える。利得制御回路１２５は、反転増幅器１２１に対して自動利得制御を行う。収束判定回路１２６は、利得制御回路１２５による制御の収束を判定する。図２に示す受信器１２のＭＯＳトランジスタ１２４は、受信器１２に入力される信号の伝送レートを示す信号であるレートセレクト信号に応じてオンまたはオフとなる。
【００２１】
抵抗１２２、抵抗１２３およびＭＯＳトランジスタ１２４は、帰還抵抗部を構成する。帰還抵抗部の抵抗値、すなわち帰還抵抗値は、スイッチとなるＭＯＳトランジスタ１２４のオンオフの状態に応じて変化する。周波数応答特性は帰還抵抗値に依存する。また、上述したように、受信器１２に入力される信号の伝送レートにより、受信器１２の動作における最適な周波数応答特性が異なる。したがって、受信器１２に入力される信号の伝送レートにより最適な帰還抵抗値が異なる。図２に示す受信器１２では、抵抗１２２および抵抗１２３の抵抗値とＭＯＳトランジスタ１２４の抵抗値とは、ＭＯＳトランジスタ１２４がオンの場合の帰還抵抗部の抵抗値がビットレート＃２に対して最適となり、かつＭＯＳトランジスタ１２４がオフの場合の帰還抵抗部の抵抗値がビットレート＃１に対して最適となる値としておく。レートセレクト信号の値がビットレート＃２を示す値である場合にＭＯＳトランジスタ１２４がオンとなり、レートセレクト信号の値がビットレート＃１を示す値である場合ＭＯＳトランジスタ１２４がオフとなるように動作することで、伝送レートに応じて最適な帰還抵抗値を用いることができる。これにより伝送レートに応じて最適な周波数応答特性を実現することができる。
【００２２】
図３は、実施の形態１の利得制御回路１２５の構成例を示す図である。図３に示した利得制御回路１２５は、高速時定数回路１２７、低速時定数回路１２８、スイッチ１２９、演算回路１３０およびＤ−フリップフロップであるロジック回路１３１を備える。高速時定数回路１２７は、反転増幅器１２１から出力される信号を第１の時定数で平均化する回路である。低速時定数回路１２８は、反転増幅器１２１から出力される信号を、第１の時定数より長い第２の時定数で平均化する回路である。スイッチ１２９は、リセット信号および収束判定信号に基づいて高速時定数回路１２７から出力される信号と低速時定数回路１２８から出力される信号とのうちの一方を演算回路１３０に出力する。演算回路１３０は、スイッチ１２９から出力された信号に基づいて、反転増幅器１２１の利得を自動制御するためのあらかじめ定められた制御ロジックにしたがって利得制御信号を生成し、生成した利得制御信号を反転増幅器１２１へ出力する。
【００２３】
収束判定回路１２６は、利得制御回路１２５から出力される信号に基づいて自動利得制御の収束を検出し、収束を検出したか否かを示す信号である収束判定信号を生成して、生成した収束判定信号をロジック回路１３１へ入力する。収束判定回路１２６としては、例えば、特許文献２に記載の収束判定回路からロジック回路を除いた回路を用いることができる。
【００２４】
ロジック回路１３１は、リセット信号と収束判定信号とに基づいて、スイッチ１２９が選択する時定数回路を切替えるための時定数切替信号を生成し、生成した時定数切替信号をスイッチ１２９へ出力する。ロジック回路１３１は、リセット信号がリセットを指示する値となった場合に、時定数切替信号を、高速時定数回路１２７を選択することを指示する値に設定する。また、ロジック回路１３１は、収束判定信号が収束検出を指示する値となった場合に、時定数切替信号を、低速時定数回路１２８を選択することを指示する値に設定する。以上の動作により、光受信器１が、光パケットの受信開始時には、高速時定数である第１の時定数が設定され、制御が収束すると、低速時定数である第２の時定数が設定される。これにより、受信器１２は、高い同符号連続耐力と高速応答を実現することができる。
【００２５】
なお、図２および図３の構成例は一例であり、受信器１２の構成は、図２の例に限定されない。受信器１２は、レートセレクト信号に基づく周波数応答特性の切り替えと、リセット信号に基づく動作とを実施する受信器１２であればよい。例えば、受信器１２は、前置増幅器の自動オフセット制御を行う機能を有し、自動オフセット制御における時定数をリセット信号に基づいて切替えるようにしてもよい。また、図２および図３の例では、リセット信号を、時定数が切替え可能な場合に、光パケットの受信開始時に適した時定数、すなわち高速時定数をも設定するために用いる例を説明した。光パケットの受信開始時に適した時定数を設定する動作は受信器１２における初期化動作ということができる。リセット信号は、時定数の切替えに限定されず、受信器１２における動作を初期化するための動作であればよい。また、図２では、レートセレクト信号により帰還抵抗値およびオープンループ利得を変更する例を説明したが、レートセレクト信号に基づいて変更する制御パラメータはこれらに限定されない。
【００２６】
分離回路１３は、外部から入力される後述する制御信号を、リセット信号とレートセレクト信号とに分離し、リセット信号およびレートセレクト信号を受信器１２に入力する。リセット信号は、光受信器１が受信する光パケットの先頭を示す信号である。レートセレクト信号は、受信器１２に対して、周波数応答パラメータとして第１の周波数応答パラメータを設定するか第２の周波数応答パラメータを設定するかを指示する信号である。制御信号は、制御信号からリセット信号とレートセレクト信号とを分離可能なように生成される。
【００２７】
実施の形態１の光受信器１は、例えば、光通信システムにおけるＯＬＴに搭載される。図４は、実施の形態１の光通信システムの構成例を示す図である。図４に示すように、実施の形態１の光通信システム６０は、ＯＬＴ５０と、ＯＮＵ５１，５２，５３と、を備える。ＯＬＴ５０は、光スターカプラ、および伝送路である光ファイバを介して、ＯＮＵ５１，５２，５３と接続している。図４では、ＯＮＵの数を３つとしているが、ＯＮＵの数はこれに限定されない。
【００２８】
ＯＬＴ５０は、ＯＮＵ５１，５２，５３に対して上り通信の帯域割当てを行っており、各ＯＮＵから送信される光パケットの受信時刻を把握している。ＯＬＴ５０とＯＮＵ５１，５２，５３は、ＰＯＮ（Passive  Optical  Network）システムにおけるプロトコル（以下、ＰＯＮプトロコルという）に従って動作する。なお、ＰＯＮプトロコルとしては、例えばＩＥＥＥ（Institute  of  Electrical  and  Electronics  Engineers）のＧＥ−ＰＯＮの規格またはＩＴＵ−Ｔ（International  Telecommunication  Union  Telecommunication  Standardization  Sector）のＧ−ＰＯＮの規格に従ったプトロコルを用いることができる。
【００２９】
ＯＬＴ５０は、実施の形態１の光受信器１と、光送信器２と、制御部３とを備える。光受信器１は、光ファイバを介して各ＯＮＵから受信した光信号、すなわち受光信号を電圧信号に変換して制御部３へ出力する。光送信器２は、制御部３により生成された各ＯＮＵへ送信する送信信号を光信号に変換して、光ファイバを介して各ＯＮＵへ送信する。
【００３０】
制御部３は、ＰＯＮプロトコルに従って各ＯＮＵへ送信する送信信号を生成して、光送信器２へ出力し、また、光受信器１を介して各ＯＮＵから受信した信号に対してＰＯＮプロトコルに従った処理を実施する。また、制御部３は、各ＯＮＵに対応する上り方向の伝送レート、すなわち各ＯＮＵが送信する光パケットの伝送レートをＧＥ−ＰＯＮにおけるディスカバリ処理などにより取得し、ＯＮＵごとの伝送レートを保持している。また、制御部３は、各ＯＮＵに対して上り帯域を割当てる。ＰＯＮシステムでは、上り帯域は、各ＯＮＵから送信された信号が重複しないように時分割多重による割当てが行われる。制御部３は、時分割多重により各ＯＮＵへ上り帯域、すなわち各ＯＮＵからＯＬＴ５０への送信を許可する時間帯を割当て、割当て結果を各ＯＮＵへ光送信器２経由で送信する。各ＯＮＵは、ＯＬＴ５０から受信した割当て結果に従って、ＯＬＴ５０へ光信号を送信する。このように、ＰＯＮシステムでは時分割多重で各ＯＮＵからＯＬＴ５０への送信が行われるため、ＯＬＴ５０は、バースト的に、すなわち間欠的に、各ＯＮＵから送信された光信号を受信する。以下、バースト的に送信されるひとかたまりの信号を光パケットと呼ぶ。光パケットは、プリアンプルと呼ばれる予め定められたビット列とデータとで構成される。
【００３１】
以上のように、制御部３は、各ＯＮＵへ上り帯域を割当てているため、各ＯＮＵから光信号を受信する時間を把握している。このため、制御部３は、光受信器１が、ＯＮＵから送信された光パケットの受信を開始する時刻を求めることができる。したがって、制御部３は、上述した光受信器１に入力されるリセット信号を生成することができる。また、制御部３は、各ＯＮＵの上りの伝送レートを把握しているため、次に受信する光パケットがどの伝送レートの光信号に基づいてレートセレクト信号を生成することもできる。レートセレクト信号は、上述したように、光受信器１の受信器１２において、周波数応答特性の切替えに用いられる。このため、レートセレクト信号は、光パケットごとに、該光パケットに対応する伝送レートを示す値となる。なお、光パケットのプリアンブル部分では、同期処理等が行われるため、伝送レートに適した周波数応答特性となっていなくてもよく、光受信器１が光パケットのデータ部分を受信する前までに、レートセレクト信号の値が対応する伝送レートを示す値となっていればよい。
【００３２】
制御部３は、光受信器１において用いられるレートセレクト信号およびリセット信号を生成可能であるが、レートセレクト信号とリセット信号とをそれぞれ光受信器１に入力する構成とすると、光受信器１が実装される光モジュールには２つの信号入力ピンが必要となる。近年、ハードウェアの小型化が望まれており、入力ピンも少ない方が望ましい。そこで、本実施の形態では、制御部３から光受信器１に対して１つの入力ピンを介して制御信号が入力される構成とし、光受信器１の分離回路１３が制御信号からレートセレクト信号とリセット信号とを分離する。制御信号は、リセット信号によりリセットが指示されるタイミングと、レートセレクト信号の値が変化するタイミングとをずらすことにより、リセット信号とレートセレクト信号が多重されたものであってもよいし、その他の方法により多重されたものであってもよい。制御信号の具体的は実施の形態２以降で述べる。
【００３３】
次に、制御部３のハードウェア構成について説明する。制御部３は、処理回路により実現される。この処理回路は、専用のハードウェアであっても、メモリとメモリに格納されるプログラムを実行するＣＰＵ（Central  Processing  Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰ（Digital  Signal  Processor）ともいう）とを備える制御回路であってもよい。ここで、メモリとは、例えば、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、フラッシュメモリー、ＥＰＲＯＭ（Erasable  Programmable  Read  Only  Memory）、ＥＥＰＲＯＭ（Electrically  Erasable  Programmable  Read  Only  Memory）等の、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Digital  Versatile  Disk）等が該当する。
【００３４】
制御部３が、専用のハードウェアで実現される場合、図５に示す処理回路１００により実現される。処理回路１００は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application  Specific  Integrated  Circuit）、ＦＰＧＡ（Field  Programmable  Gate  Array）、またはこれらを組み合わせたものである。
【００３５】
制御部３がＣＰＵを備える制御回路で実現される場合、この制御回路は例えば図６に示す構成の制御回路２００である。図６に示すように制御回路２００は、ＣＰＵであるプロセッサ２０１と、メモリ２０２とを備える。制御部３が制御回路２００により実現される場合、プロセッサ２０１がメモリ２０２に記憶された、制御部３の処理に対応するプログラムを読み出して実行することにより実現される。また、メモリ２０２は、プロセッサ２０１が実施する各処理における一時メモリとしても使用される。
【００３６】
次に、本実施の光受信器１における動作について説明する。図７は、実施の形態１の光受信器１における各信号の一例を示すタイミングチャート図である。図７の横軸は、時間を示す。図７の１段目には、光受信器１が受光する光信号の一例を示し、図７の２段目にはレートセレクト信号の一例を示し、図７の３段目にはリセット信号の一例を示している。図７の１段目に示すように、光受信器１では、光パケットをバースト的に受信する。各光パケットは、上述したようにプリアンブルとデータとで構成される。すなわち、光受信器１の光信号は、光パケットとして間欠的に受信される光信号である。図７の例では、左側に示した光パケットは、ビットレート＃１の伝送レートで送信され、左側に示した光パケットは、ビットレート＃２の伝送レートで送信されている。
【００３７】
光受信器１には、外部から、光パケットと同期した制御信号が入力される。制御信号は、レートセレクト信号とリセット信号とに分離可能な任意の信号である。分離回路１３は、制御信号をレートセレクト信号とリセット信号とに分離する。レートセレクト信号とリセット信号とは、受信器１２に入力される。レートセレクト信号とリセット信号が入力された場合の受信器１２の動作は、前述したとおりであり、受信器１２はレートセレクト信号に応じた周波数応答特性で動作し、リセット信号により受信器１２の動作をリセットする。すなわち、本実施の形態の光受信器１は、光信号を電流信号に変換する第１のステップと、外部から入力された制御信号を、リセット信号と、レートセレクト信号とに分離し、リセット信号およびレートセレクト信号を出力する第２のステップと、電流信号を電圧信号に変換し、リセット信号に応じて時定数を切替え、レートセレクト信号に応じて周波数応答特性を切替える第３のステップとを実施する。
【００３８】
図７の例では、レートセレクト信号は、ハイおよびローの２値信号であり、ハイはビットレート＃１を示し、ローはビットレート＃２を示す。したがって、レートセレクト信号がハイの間は、受信器１２はビットレート＃１に適した周波数応答特性で動作し、レートセレクト信号がローの間は、受信器１２はビットレート＃２に適した周波数応答特性で動作する。なお、レートセレクト信号の値とビットレートとの対応は、この例に限定されず、ローがビットレート＃１を示し、ハイがビットレート＃２を示すようにしてもよい。
【００３９】
また、図７の例では、リセット信号は、ハイおよびローの２値信号であり、ハイはリセットが有意であるすなわちリセットが指示されたことを示し、ローはリセットが有意でないすなわちリセットが指示されていないことを示す。リセット信号は、一般に、図７の例に示すように、リセットするタイミングを示すパルス状の信号となる。受信器１２は、リセット信号が、リセットを示す値すなわちリセットが有意であることを示す値となると、前述のように、時定数を第１の時定数、すなわち高速応答の時定数に切り換える。また、リセット信号に応じてその他の初期化動作を行ってもよい。なお、リセット信号の値とリセットが有意であるか否かとの対応は、この例に限定されず、ローはリセットが有意であることを示し、ハイはリセットが有意でないことを示すようにしてもよい。
【００４０】
以上のように、本実施の形態の光受信器１では、１つの信号入力ピンにより入力された制御信号を、分離回路１３でリセット信号とレートセレクト信号とに分離する。これにより、１つの信号入力ピンを用いて、伝送レートに応じて周波数応答特性を切り替えることができるとともにバースト的に受信する光パケットに対する高速応答を実現することができる。この結果、伝送レートに応じて周波数応答特性を切り替えることができるとともにバースト的に受信する光パケットに対する高速応答を実現しつつ、ハードウェアを小型化することができる。
【００４１】
実施の形態２．
図８は、本発明にかかる実施の形態２の光受信器１の分離回路の構成例を示す図である。実施の形態２では、実施の形態１で述べた光受信器１における分離回路１３の構成例と制御信号の一例を説明する。
【００４２】
実施の形態２の分離回路１３は、図８に示すように、エッジ検出回路１４で構成される。エッジ検出回路１４は、立ち上がりを検出する立ち上がりエッジ検出回路、立ち下がりを検出する立ち下りエッジ検出回路、または立ち上がりおよび立ち下がりの両エッジを検出する両エッジ検出回路を用いる。
【００４３】
図９は、実施の形態２の制御信号、レートセレクト信号およびリセット信号の一例を示すタイミングチャート図である。図９では、エッジ検出回路１４として立ち上がり検出回路を用いる例を示している。図９に示す例では、制御信号は、リセット信号がローからハイとなるタイミング、すなわちリセットが有意でないことを示す値からリセットが有意であることを示す値に変化するタイミングで、ローからハイに変化する。その後、制御信号は、一定時間経過後、光受信器１が受信する光パケットの伝送レートに応じた値となる。このように、本実施の形態の制御信号は、光パケットの先頭以降データ部分を受信する前の時点を含むレート指示期間の間、光受信器１が受信する光パケットの伝送レートに応じた値を示す。図９の例では、レート指示期間は、リセット信号がローからハイになってから一定時間経過後から光パケットの受信を終了するまでの間である。図９の例では、制御信号がハイの場合にビットレート＃１を示し、制御信号がローの場合にビットレート＃２を示す。
【００４４】
図１０は、実施の形態２の制御信号の生成手順の一例を示すフローチャートである。図９に示す制御信号は、実施の形態１で述べたように、光受信器１が搭載されるＯＬＴ５０の制御部３により生成される。ここでは、制御信号は制御部３により生成されるとして説明する。
【００４５】
制御部３は、各ＯＮＵへ割当てた上り帯域の情報を保持しておき、保持しているＯＮＵごとの上り帯域の情報に基づいて、光パケットの受信開始タイミングになったか否かを判断する（ステップＳ１）。制御部３は、光パケットの受信開始タイミングになったと判断した場合（ステップＳ１  Ｙｅｓ）、制御信号の値をハイとする（ステップＳ２）。制御部３は、光パケットの受信開始タイミングでないと判断した場合（ステップＳ１  Ｎｏ）、ステップＳ１を繰り返す。
【００４６】
ステップＳ２の後、制御部３は、光パケット、すなわち受信する光パケットの伝送レートはビットレート＃１であるか否かを判断する（ステップＳ３）。光パケットの伝送レートはビットレート＃１である場合（ステップＳ３  Ｙｅｓ）、制御部３は、光パケットの受信終了タイミングであるか否かを判断する（ステップＳ４）。光パケットの受信終了タイミングである場合（ステップＳ４  Ｙｅｓ）、制御部３は、光受信器１へ出力する制御信号の値をローとする（ステップＳ５）。
【００４７】
ステップＳ３で、光パケットの伝送レートはビットレート＃１でない場合（ステップＳ３  Ｎｏ）、制御部３は制御信号の値をハイとしてから一定時間経過したか否かを判断する（ステップＳ６）。一定時間経過した場合（ステップＳ６  Ｙｅｓ）、ステップＳ５へ進み、一定時間経過していない場合（ステップＳ６  Ｎｏ）、ステップＳ６を繰り返す。ステップＳ４で、光パケットの受信終了タイミングでない場合（ステップＳ４  Ｎｏ）、ステップＳ４を繰り返す。以上の処理により、制御部３は、図９に示した制御信号を生成することができる。なお、図１０に示した処理手順は一例であり、制御信号を生成する具体的な処理手順は図１０の例に限定されない。
【００４８】
図９の説明に戻り、エッジ検出回路１４は、図９の２段目に示すように、制御信号の立ち上がりエッジを検出すると、パルス状のリセット信号を生成し、生成したリセット信号を受信器１２に出力する。また、光受信器１の分離回路１３は、入力された制御信号をそのままレートセレクト信号として受信器１２に出力する。受信器１２は、光パケットのデータ部分を受信する前に光パケットの伝送レートに応じた周波数応答特性が設定されていればよい。このため、上述した図９の処理における一定時間は、プリアンブルに対応する時間帯内であればよい。
【００４９】
図１１は、エッジ検出回路１４を立ち上がりエッジ検出回路とした場合のエッジ検出回路１４の回路構成例を示す図である。図１１に示したエッジ検出回路１４は、抵抗１５とコンデンサ２０とオペアンプ（演算増幅器：operational  amplifier）２４とで構成される。制御信号は２つに分岐され、分岐された信号のうち一方はオペアンプ２４の正相に入力され、他方は抵抗１５とコンデンサ２０で構成されるローパスフィルタ１５１を介してオペアンプ２４の逆相に入力される。ここでは、オペアンプ２４を、正相の入力電圧が逆相の入力電圧より高くなった時にハイの値の信号を出力する回路として用いられる。ローパスフィルタ１５１を介してオペアンプ２４に入力される信号はエッジが鈍った信号となる。したがって、制御信号の立ち上がりエッジの付近で、正相に入力された信号が逆相に入力された信号より大きくなる。正相に入力された信号と逆相に入力された信号との差がオペアンプ２４により増幅されることにより立ち上がりエッジ付近でパルス状となる。
【００５０】
図１２は、エッジ検出回路１４を立ち下がりエッジ検出回路とした場合のエッジ検出回路１４の回路構成例を示す図である。この場合、制御信号は、例えば、図９に示した制御信号を反転させたものを用いることができる。図１２に示したエッジ検出回路１４は、抵抗１６とコンデンサ２１とオペアンプ２５とで構成される。図１２に示したエッジ検出回路１４では、制御信号がオペアンプ２５の逆相に入力されるとともに、抵抗１６とコンデンサ２１とで構成されるローパスフィルタ１５２を経由した制御信号がオペアンプ２５の正相に入力される。これにより、オペアンプ２５から出力される信号は、制御信号の立ち下りエッジ付近でパルス状となる。
【００５１】
図１３は、エッジ検出回路１４を両エッジ検出回路とした場合のエッジ検出回路１４の回路構成例を示す図である。図１３に示したエッジ検出回路１４は、抵抗１７、コンデンサ２２および第１の演算増幅器であるオペアンプ２６で構成される立ち下り検出回路と、抵抗１８、コンデンサ２３および第２の演算増幅器であるオペアンプ２７で構成される立ち上がり検出回路と、ＯＲ回路２８とで構成される。立ち下り検出回路は、図１１のエッジ検出回路１４と同様であり、立ち上がり検出回路は、図１２のエッジ検出回路１４と同様である。抵抗１７およびコンデンサ２２は第１のローパスフィルタ１５３を構成し、抵抗１８およびコンデンサ２３は第２のローパスフィルタ１５４を構成する。ＯＲ回路（論理和回路）２８は、立ち下り検出回路から出力される信号と立ち上がり検出回路から出力される信号とのＯＲ（論理和）を出力する。
【００５２】
図１４は、実施の形態２のエッジ検出回路１４におけるオペアンプへの入力信号、およびエッジ検出回路１４から出力される信号の一例を示す図である。図１４の１段目には、オペアンプへの入力信号を示しており、実線は、図１１で示したオペアンプ２４および図１３に示したオペアンプ２７の正相、および図１２で示したオペアンプ２５および図１３に示したオペアンプ２６の逆相への入力信号を示している。すなわち、図１４の１段目の実線は、エッジ検出回路１４へ入力される制御信号を示している。また、図１４の１段目の点線は、図１１で示したオペアンプ２４および図１３に示したオペアンプ２７の逆相、および図１２で示したオペアンプ２５および図１３に示したオペアンプ２６の正相への入力信号を示している。
【００５３】
図１４の２段目は、図１１に示したエッジ検出回路１４から出力される信号を示しており、図１４の３段目は、図１２に示したエッジ検出回路１４から出力される信号を示しており、図１４の４段目は、図１３に示した立ち上がりエッジ検出回路１４から出力される信号を示している。
【００５４】
図９では、エッジ検出回路１４として立ち上がり検出回路を用いて場合の各信号を示したが、エッジ検出回路１４として立ち上がり検出回路または両エッジ検出回路を用いる場合には、タイミングチャートは図９の例とは一部異なる。
【００５５】
エッジ検出回路１４として立ち下がり検出回路を用いる場合、制御信号の論理を反転させ、レートセレクト信号の値とビットレートとの対応を反転させればよい。または、次の図１５に示すような制御信号を生成してもよい。図１５は、エッジ検出回路１４として立ち下がり検出回路を用いる場合の各信号の一例を示すタイミングチャート図である。エッジ検出回路１４として立ち下がり検出回路を用いる場合、制御信号の立ち下がり時にリセット信号の値がハイとなるため、制御信号の立下りがリセットを指示するタイミングとなるよう生成される。
【００５６】
図１５の例では、制御信号は、光パケットの受信開始タイミングでは制御信号の値がハイからローとなるように生成される。また、制御信号は、ビットレート＃１が１の光パケットを受信する場合、光パケットの受信開始タイミングから一定時間後に制御信号の値がローからハイとなり次の光パケットの受信開始タイミングまでハイを維持して次の光パケットの受信開始タイミングでローに変化するよう生成される。また、制御信号は、ビットレート＃１が１の光パケットを受信する場合、光パケットの受信開始タイミングでローとなってからローを維持し、次のパケットの受信開示タイミングより一定時間前にローからハイに変化するよう生成される。
【００５７】
図１６は、エッジ検出回路１４として両エッジ検出回路を用いる場合の各信号の一例を示すタイミングチャート図である。エッジ検出回路１４として両エッジ検出回路を用いる場合、制御信号の立ち下がりおよび立ち下がり時が、リセットを指示するタイミングとなるよう生成される。したがって、例えば、制御信号は、ビットレートが同一の光パケットを連続して受信する場合には、図９の例と同様に制御信号を生成し、前のパケットと異なるビットレートの光パケットを受信する場合には、図１６に示すように、次の光パケットの開始タイミングまで前の光パケットの伝送レートに対応する値を維持するようにしてもよい。
【００５８】
以上、実施の形態２では、いくつかの分離回路１３の構成例および制御信号の例を説明したが、本実施の形態の制御信号は、立ち上がりエッジおよび立ち下がりエッジのうち少なくとも一方のエッジが光パケットの先頭を受光素子１１すなわち光受信器１が受信する時刻に対応する信号であり、光パケットの先頭を受信する時刻以降かつデータの受信を開始する前の時刻を含む期間であるレート指示期間では、光パケットの伝送レートを示す値を有するように構成されていればよい。そして、分離回路１３は、制御信号の光パケットの先頭を受信する時刻に対応するエッジを検出するエッジ検出回路１４、を備え、エッジ検出回路１４から出力される信号をリセット信号とし、レート指示期間における制御信号の値に基づいてレートセレクト信号を生成するように構成されていればよい。
【００５９】
以上のように、本実施の形態では、実施の形態１の効果を実現することができる分離回路１３としてエッジ検出回路を用いた例を説明した。実施の形態１で述べたように、この分離回路１３を用いることにより、制御信号とレートセレクト信号とリセット信号とを分離するようにした。このため、伝送レートに応じて周波数応答特性を切り替えることができるとともにバースト的に受信する光パケットに対する高速応答を実現しつつ、ハードウェアを小型化することができる。
【００６０】
実施の形態３．
図１７は、本発明にかかる実施の形態３の光受信器１における各信号の一例を示すタイミングチャート図である。本実施の形態の光受信器１の構成は実施の形態１と同様であり、分離回路１３の構成は実施の形態２の図８に示した構成を用いることができ、エッジ検出回路１４としては図１３に示した構成を用いることができる。以下、実施の形態１および実施の形態２と異なる部分を説明する。
【００６１】
実施の形態１で述べたように、レートセレクト信号に基づく周波数応答特性の切替えは光パケットのデータ部分を受信する前に行われればよいが、光パケットの受信中にこの切り替えが行われると不具合が生じる可能性がある。このため、プリアンブルの部分を受信する前に周波数応答特性を切替える方がより望ましい。実施の形態３では、光パケット間にガードタイムが挿入される場合に、光パケットの受信中に周波数応答特性の切替えを生じさせないようにする動作について説明する。
【００６２】
図１７に示すように、本実施の形態ではパケット間にガードタイムと呼ばれる無信号区間が挿入されることを前提としている。制御信号は、光パケットの受信中は、伝送レートにより定める値に固定される。そして、ガードタイムの期間中は、ガードタイムの直後の光パケットの伝送レートで決まる信号レベルを反転した信号を入力する。ここでは、制御信号は２値信号であるとし、伝送レートを示す値を反転した値とは、２値のうち伝送レートを示す値ではない方の値、伝送レートを示す値とは異なる値のことを示す。これにより、光パケットの先頭部分、すなわち受信開始時に、制御信号の立ち上がりまたは立ち下がりエッジが生じる。したがって、実施の形態２で述べた両エッジ検出回路によりリセット信号を生成することができる。また、光パケットの受信中はレートセレクト信号の切り替わりが発生しない。
【００６３】
図１８は、実施の形態３の制御信号の生成手順の一例を示すフローチャートである。制御信号は、実施の形態１で述べたように光受信器１が搭載されるＯＬＴ５０の制御部３により生成される。図１８に示すように、制御部３は、ガードタイムの開始タイミングであるか否かを判断する（ステップＳ２１）。ガードタイムの開始タイミングでない場合（ステップＳ２１  Ｎｏ）、ステップＳ２１を繰り返す。ガードタイムの開始タイミングである場合（ステップＳ２１  Ｙｅｓ）、制御部３は、制御信号の値を次の光パケットの伝送レートに対応するレートセレクト信号の値、すなわち伝送レートを示す値を反転させた値とする（ステップＳ２２）。そして、制御部３は、ガードタイムが終了したか否かを判断する（ステップＳ２３）。ガードタイムが終了していない場合（ステップＳ２３  Ｎｏ）、ステップＳ２３を繰り返す。
【００６４】
ガードタイムが終了した場合（ステップＳ２３  Ｙｅｓ）、制御部３は、制御信号の値を光パケットの伝送レートに対応するレートセレクト信号の値とし（ステップＳ２４）、ステップＳ２１へ戻る。
【００６５】
以上のように、本実施の形態では、ガードタイムでは、制御信号の値を次の光パケットの伝送レートに対応するレートセレクト信号の値を反転させた値とし、光パケットの受信中は、制御信号の値を光パケットの伝送レートに対応するレートセレクト信号の値とする。そして、光受信器１の分離回路１３では、両エッジ検出回路を用いてリセット信号を生成するようにした。このため、実施の形態１で述べた効果を奏するとともに、光パケットの受信中にレートセレクト信号が切り替わるのを防ぐことができ、レートセレクト信号の切替えに起因する不具合を防ぐことが可能となる。
【００６６】
実施の形態４．
図１９は、本発明にかかる実施の形態４の光受信器１における各信号の一例を示すタイミングチャート図である。実施の形態４では、実施の形態１で述べた制御信号と分離回路１３の具体例として、実施の形態２および実施の形態３と異なる例を説明する。光受信器１の構成は、実施の形態１と同様である。本実施の形態では、制御信号をパルス信号として生成する。
【００６７】
図１９に示すように、制御信号は、光パケットごとに、先頭すなわち受信開始時にパルス状にローからハイとなる。この受信開始時のパルスを先頭パルスまたは１回目のパルスと呼ぶ。その後、光パケットの伝送レートがビットレート＃１の場合には、２回目のパルスが制御信号として入力される。一方、光パケットの伝送レートがビットレート＃２の場合には、２回目のパルスは入力されず、制御信号はローのままである。このように、実施の形態４の制御信号では、パルスが入力される回数によりビットレートを示している。すなわち、実施の形態４の制御信号は、パルス信号であり、光パケットごとに光パケットのデータ部分を受信するまでの間に光パケットの伝送レートに応じた数のパルスを有し、光パケットごとのパルスのうちの１つである先頭パルスは光パケットの先頭を受光素子が受信する時刻を示す。
【００６８】
本実施の形態では、光パケットの先頭でパルスが入力されるため、光受信器１は、制御信号をリセット信号としてそのまま使用することができる。また、光受信器１は、光パケットごとのパルスの数に応じてレートセレクト信号を生成することができる。
【００６９】
本実施の形態の制御信号は、実施の形態１で述べたように、例えば、ＯＬＴ５０の制御部３により生成される。制御部３は、制御信号を、各光パケットの先頭において、１回目のパルスが含まれ、かつ光パケットの伝送レートがビットレート＃１の場合には、１回目のパルスの後に２回目のパルスが含まれるように生成する。
【００７０】
図２０は、本実施の形態の分離回路１３の構成例を示す図である。図２０に示すように、本実施の形態の分離回路１３は、第１の遅延型フリップフロップ回路であるＤ−フリップフロップ回路３０と、第２の遅延型フリップフロップ回路であるＤ−フリップフロップ回路３１と、ヒステリシス回路３２と、抵抗３３と、コンデンサ３４と、ＯＲ回路３５とを備える。抵抗３３およびコンデンサ３４は、ローパスフィルタ１５５を形成している。
【００７１】
図２０に示すように、ＯＲ回路３５の一方の入力部に制御信号が入力され、ＯＲ回路３５から出力される信号がＤ−フリップフロップ回路３０のクロック入力部に入力され、Ｄ−フリップフロップ回路３０の逆相の出力信号がＤ−フリップフロップ回路３０のＤ入力部に入力される。また、Ｄ−フリップフロップ回路３０の正相の出力信号が抵抗３３およびコンデンサ３４で構成されるローパスフィルタ１５５に入力され、ローパスフィルタ１５５から出力される信号がヒステリシス回路３２に入力される。ヒステリシス回路３２から出力される信号がＤ−フリップフロップ回路３１のＤ入力部に入力され、Ｄ−フリップフロップ回路３１のクロック入力部に制御信号が入力される。ＯＲ回路３５の他方の入力部には、ローパスフィルタ１５５から出力される信号が入力される。
【００７２】
図２１は、実施の形態４の分離回路１３における各信号の一例を示すタイミングチャート図である。図２１の１段目には、制御信号を示し、図２１の２段目の実線は、実施の形態４の分離回路１３により生成されたリセット信号を示し、図２１の２段目の点線は、実施の形態４の分離回路１３により生成されたレートセレクト信号を示している。図２１の３段目の実線は、図２０に示した信号線Ａにおける信号すなわち信号Ａを示し、図２１の３段目の点線は、図２０に示した信号線Ｂにおける信号すなわち信号Ｂを示す。図２１の４段目の実線は、図２０に示した信号線Ｃにおける信号すなわち信号Ｃを示し、図２１の４段目の点線は、図２０に示した信号線Ｄにおける信号すなわち信号Ｄを示す。図２１の５段目の実線は、図２０に示した信号線Ｅにおける信号すなわち信号Ｅを示す。
【００７３】
初期状態、すなわち制御信号が入力される前では、信号Ａと、信号Ｃ，Ｄ，Ｅ，Ｆとはローであり、信号Ｂはハイである。このとき、レートセレクト信号はハイであってもローであってもどちらでも問題はない。制御信号は、ＯＲ回路３５とＤ−フリップフロップ回路３１のクロック入力部とに入力されるとともに、リセット信号としてそのまま出力される。信号Ｅは初期状態ではローであり、制御信号として１回目のパルスが入力されると、Ｄ−フリップフロップ回路３１の正相の出力はリセット信号に同期してローとなる。Ｄ−フリップフロップ回路３１の正相の出力信号はレートセレクト信号となる。
【００７４】
また、ＯＲ回路３５に入力された制御信号は、ＯＲ回路３５を経由して、Ｄ−フリップフロップ回路３０のクロック入力部に入力される。Ｄ−フリップフロップ回路３０は、分周回路を形成しており、クロック入力部に入力された信号に同期して出力信号のレベルが切り替わる。したがって、制御信号として１回目のパルスが入力されることにより、Ｄ−フリップフロップ回路３０の逆相の出力信号である信号Ｂは、ハイからローへ切り替わり、Ｄ−フリップフロップ回路３０の正相の出力信号である信号Ｃは、ローからハイとなる。
【００７５】
信号Ｃは、抵抗３３とコンデンサ３４で形成されるローパスフィルタおよびヒステリシス回路３２に入力され、フィルタ時定数に応じた遅延を持った信号である信号Ｄとしてヒステリシス回路３２から出力される。すなわち、ヒステリシス回路３２から出力される信号である信号Ｅは、図２１に示すように、制御信号の１回目のパルスの立ち上がりから遅延して立ち上がる。ヒステリシス回路３２から出力された信号は、ＯＲ回路３５に入力された後に、Ｄ−フリップフロップ回路３０のクロック入力部に入力される。これにより、Ｄ−フリップフロップ回路３０の正相の出力信号である信号Ｃはローとなり、Ｄ−フリップフロップ回路３０の逆相の出力信号である信号Ｂはハイとなる。これらの動作に同期して、信号Ａはハイからローに遷移し、信号Ｄは、ローパスフィルタの時定数に準じてハイからローへなだらかに遷移していく。このため、信号Ｅは信号Ｄの変化に依存した時間ハイを維持した後にローへ変化する。信号Ｅがハイとなっている間は、２回目のパルスが制御信号として入力されてもＯＲ回路３５によりＤ−フリップフロップ回路３０への入力は変化しない。一方、Ｄ−フリップフロップ回路３１には、制御信号の２回目のパルスがそのまま入力されるため、２回目のパルスが入力されるとＤ−フリップフロップ回路３１から出力される信号であるレートセレクト信号はハイに変化する。
【００７６】
以上の動作により、実施の形態４の分離回路１３に、２回連続してパルスが入力された場合には、レートセレクト信号がハイとなり、１回だけパルスが入力される場合には、レートセレクト信号がローとなる。これにより、実施の形態４の分離回路１３は、制御信号から、リセット信号とレートセレクト信号との分離が可能となる。
【００７７】
また、図２０に示した構成に、リセット信号に対する２回目のパルスをマスクする回路を追加してもよい。図２２は、リセット信号に対する２回目のパルスをマスクする回路を追加した実施の形態４の分離回路１３の構成例を示す図である。図２２に示す分離回路１３は、図２０に示した分離回路１３に対して、バッファ回路４０およびＡＮＤ回路（論理積回路）４１で構成されるマスク回路４２を追加している。これにより、リセット信号として出力される信号に対して、２回目のパルスをマスクすることができ、リセット信号としては光パケットあたり１回のパルスが出力されることになる。これにより、受信器１２に２回連続でリセット信号が入力されることに起因する不具合を防止することが可能となる。
【００７８】
以上のように、本実施の形態では、実施の形態１の効果を実現することができる制御信号としてパルスの回数により伝送レートを示す信号を用いる例を説明した。このため、伝送レートに応じて周波数応答特性を切り替えることができるとともにバースト的に受信する光パケットに対する高速応答を実現しつつ、ハードウェアを小型化することができる。
【００７９】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００８０】
１  光受信器、２  光送信器、３  制御部、１１  受光素子、１２  受信器、１３  分離回路、１４  エッジ検出回路、５０  ＯＬＴ、５１，５２，５３  ＯＮＵ、１５，１６，１７，１８，３３  抵抗、２０，２１，２２，２３，３４  コンデンサ、２４，２５，２６，２７  オペアンプ、２８  ＯＲ回路、３０，３１  Ｄ−フリップフロップ回路、３２  ヒステリシス回路、４０  バッファ回路、４１  ＡＮＤ回路、４２  マスク回路、１５１〜１５５  ローパスフィルタ。
【図１】
2017090207.tif 000003
【図２】
2017090207.tif 000004
【図３】
2017090207.tif 000005
【図４】
2017090207.tif 000006
【図５】
2017090207.tif 000007
【図６】
2017090207.tif 000008
【図７】
2017090207.tif 000009
【図８】
2017090207.tif 000010
【図９】
2017090207.tif 000011
【図１０】
2017090207.tif 000012
【図１１】
2017090207.tif 000013
【図１２】
2017090207.tif 000014
【図１３】
2017090207.tif 000015
【図１４】
2017090207.tif 000016
【図１５】
2017090207.tif 000017
【図１６】
2017090207.tif 000018
【図１７】
2017090207.tif 000019
【図１８】
2017090207.tif 000020
【図１９】
2017090207.tif 000021
【図２０】
2017090207.tif 000022
【図２１】
2017090207.tif 000023
【図２２】
2017090207.tif 000024
【国際調査報告】
2017090207.tif 000025
2017090207.tif 000026
2017090207.tif 000027
2017090207.tif 000028