(57)【要約】【課題】安定した転流特性によって負荷を直接制御できると共に、歩留まりよくかつ高効率に生産できる安価な双方向フォトサイリスタチップを提供する。【解決手段】第１の導電型の基板(１１)の表面に形成された第２の導電型の第１拡散層(１２)と、第１の導電型の基板(１１)の表面に第１拡散層(１２)に対向するように形成された第２の導電型の第２拡散層(１３)と、第２拡散層(１３)内に第１拡散層(１２)に対向して形成された第１の導電型の第３拡散層(１４)とを夫々含む一対のフォトサイリスタ部(９,１０)を備える。上記フォトサイリスタ部(９,１０)であるＰＮＰＮ部を構成するＰＮＰトランジスタの電流増幅率およびＮＰＮトランジスタの電流増幅率に基づくフォトサイリスタ部(９,１０)の保持電流が目標値になるように、第１の導電型の基板(１１)の厚さが設定されている。【選択図】図１
2014187280.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の基板の表面に形成された第２の導電型の第１拡散層と、上記第１の導電型の基板の表面に上記第１拡散層に対向するように形成された上記第２の導電型の第２拡散層と、上記第２拡散層内に上記第１拡散層に対向して形成された上記第１の導電型の第３拡散層とを夫々含む一対のフォトサイリスタ部を備え、
上記フォトサイリスタ部であるＰＮＰＮ部を構成するＰＮＰトランジスタのベースが、上記フォトサイリスタ部であるＰＮＰＮ部を構成するＮＰＮトランジスタのコレクタに接続される一方、上記ＰＮＰトランジスタのコレクタが上記ＮＰＮトランジスタのベースに接続されていると共に、
上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づく上記フォトサイリスタ部の保持電流が目標値になるように、上記第１の導電型の基板の厚さが設定されていることを特徴とする双方向フォトサイリスタチップ。
【請求項２】
第１の導電型の基板の表面に形成された第２の導電型の第１拡散層と、上記第１の導電型の基板の表面に上記第１拡散層に対向するように形成された上記第２の導電型の第２拡散層と、上記第２拡散層内に上記第１拡散層に対向して形成された上記第１の導電型の第３拡散層とを夫々含む一対のフォトサイリスタ部とを備えた双方向フォトサイリスタチップの製造方法であって、
上記フォトサイリスタ部であるＰＮＰＮ部を構成するＰＮＰトランジスタのベースが、上記フォトサイリスタ部であるＰＮＰＮ部を構成するＮＰＮトランジスタのコレクタに接続される一方、上記ＰＮＰトランジスタのコレクタが上記ＮＰＮトランジスタのベースに接続されており、
上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づく上記フォトサイリスタ部の保持電流が目標値になるように、上記第１の導電型の基板の裏面研磨により上記第１の導電型の基板の厚さを薄くする裏面研磨工程を有することを特徴とする双方向フォトサイリスタチップの製造方法。
【請求項３】
請求項２に記載の双方向フォトサイリスタチップの製造方法において、
上記裏面研磨工程の前に、上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率を測定する測定工程を有し、
上記裏面研磨工程において、上記測定工程で測定された上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づいて、上記フォトサイリスタ部の保持電流が上記目標値になるように、上記第１の導電型の基板の裏面研磨により上記第１の導電型の基板の厚さを薄くすることを特徴とする双方向フォトサイリスタチップの製造方法。
【請求項４】
請求項３に記載の双方向フォトサイリスタチップの製造方法において、
上記測定工程において測定された上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づいて、上記フォトサイリスタ部の保持電流が上記目標値となる上記第１の導電型の基板の厚さを算出する厚さ算出工程を有し、
上記裏面研磨工程において、上記厚さ算出工程で算出された上記第１の導電型の基板の厚さになるように、上記第１の導電型の基板の裏面を研磨することを特徴とする双方向フォトサイリスタチップの製造方法。
【請求項５】
請求項２に記載の双方向フォトサイリスタチップの製造方法において、
上記裏面研磨工程は、複数対の双方向フォトサイリスタが形成されたウエハの裏面を研磨する工程であり、
上記裏面研磨工程の前に、上記複数対の双方向フォトサイリスタのうちの少なくとも１つの上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率を測定する測定工程と、
上記測定工程において測定された上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づいて、上記フォトサイリスタ部の保持電流が上記目標値となるウエハ厚さを算出する厚さ算出工程と
を有し、
上記裏面研磨工程は、
上記厚さ算出工程で算出された上記ウエハ厚さになるように、同時に製造されたウエハ群のうちの１枚のウエハの裏面を研磨する第１裏面研磨ステップと、
上記第１裏面研磨ステップで裏面研磨された上記１枚のウエハについて、上記フォトサイリスタ部の保持電流が上記目標値になっているか確認する第２裏面研磨ステップと、
上記厚さ算出工程で上記１枚のウエハの上記フォトサイリスタ部の保持電流が上記目標値になっていると確認した後、上記ウエハ群のうちの残りのウエハに対して上記第１裏面研磨ステップで算出した上記ウエハ厚さになるように上記ウエハの裏面を研磨する第３裏面研磨ステップとを有することを特徴とする双方向フォトサイリスタチップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、双方向フォトサイリスタチップおよび双方向フォトサイリスタチップの製造方法に関する。
【背景技術】
【０００２】
従来より、交流で使用するソリッドステートリレー(以下、ＳＳＲと略称する)として、図６に示すような回路構成を有するものがある(例えば、特開２００４−２０７６８４号公報(特許文献１)参照)。このＳＳＲ８は、ＬＥＤ(発光ダイオード)等の発光素子１と点弧用の双方向フォトサイリスタチップ２とから成る光点弧カプラ３と、負荷を実制御するための双方向サイリスタ４(以下、メインサイリスタという)と、抵抗器５や容量６からなるスナバ回路７で構成されている。
【０００３】
また、上記ＳＳＲ８を構成する光点弧カプラ３の等価回路図は、図７に示す通りである。双方向フォトサイリスタチップ２は、ＣＨ(チャネル)１のフォトサイリスタ部９とＣＨ２のフォトサイリスタ部１０とで構成されている。そして、ＣＨ１のフォトサイリスタ部９は、ＰＮＰトランジスタＱ１のベースをＮＰＮトランジスタＱ２のコレクタに接続する一方、ＰＮＰトランジスタＱ１のコレクタをＮＰＮトランジスタＱ２のベースに接続して構成されている。同様に、ＣＨ２のフォトサイリスタ部１０は、ＰＮＰトランジスタＱ３のベースをＮＰＮトランジスタＱ４のコレクタに接続する一方、ＰＮＰトランジスタＱ３のコレクタをＮＰＮトランジスタＱ４のベースに接続して構成されている。
【０００４】
さらに、上記ＣＨ１側においては、ＰＮＰトランジスタＱ１のエミッタが直接電極Ｔ１に接続されている。一方、ＮＰＮトランジスタＱ２のエミッタは直接電極Ｔ１に接続されている。また、ＮＰＮトランジスタＱ２のベースは、ゲート抵抗１１を介して電極Ｔ２に接続されている。同様に、ＣＨ２側においては、ＰＮＰトランジスタＱ３のエミッタが直接電極Ｔ２に接続されている。一方、ＮＰＮトランジスタＱ４のエミッタは直接電極Ｔ２に接続されている。また、ＮＰＮトランジスタＱ４のベースは、ゲート抵抗１２を介して電極Ｔ１に接続されている。
【０００５】
図８は、図７における双方向フォトサイリスタチップ２の概略パターンレイアウトである。また、図９,図１０は図８におけるIX−IX矢視断面概略図である。なお、図９は光オン時の状態を示し、図１０は光オフ時の電圧反転時(転流時)の状態を示す。
【０００６】
この双方向フォトサイリスタチップ２は、図８に示すように、Ｎ型シリコン基板２１の表面側に、２つのＰ型アノード拡散領域２２と、このＰ型アノード拡散領域２２に対向する２つのＰゲート拡散領域(Ｐ型)２３とを、夫々図において左右反対の状態で備えている。そして、上記各Ｐゲート拡散領域２３内におけるＰ型アノード拡散領域２２とは反対側に、Ｎ型カソード拡散領域２４が設けられている。こうして、図中右側のＰ型アノード拡散領域２２から左側のＮ型カソード拡散領域２４に向かって、図７に示すＣＨ１のフォトサイリスタ部９を構成するＰＮＰＮ部が形成されている。また、図中左側のＰ型アノード拡散領域２２から右側のＮ型カソード拡散領域２４に向かって、図７に示すＣＨ２のフォトサイリスタ部１０を構成するＰＮＰＮ部が形成されている。
【０００７】
すなわち、上記右側のＰ型アノード拡散領域２２とＮ型シリコン基板２１と左側のＰゲート拡散領域２３とでＣＨ１側のＰＮＰトランジスタＱ１(図７に示す)を構成し、左側のＮ型カソード拡散領域２４およびＰゲート拡散領域２３とＮ型シリコン基板２１とでＣＨ１側のＮＰＮトランジスタＱ２(図７に示す)を構成している。一方、左側のＰ型アノード拡散領域２２とＮ型シリコン基板２１と右側のＰゲート拡散領域２３とでＣＨ２側のＰＮＰトランジスタＱ３(図７に示す)を構成し、右側のＮ型カソード拡散領域２４およびＰゲート拡散領域２３とＮ型シリコン基板２１とでＣＨ２側のＮＰＮトランジスタＱ４(図７に示す)を構成しているのである。
【０００８】
なお、右側のＰ型アノード拡散領域２２と電極Ｔ１とはＡuワイヤ２５aで接続される一方、Ｎ型カソード拡散領域２４と電極Ｔ１とは右側のＡl電極２６を介してチップ内で接続されている。また、左側のＰ型アノード拡散領域２２と電極Ｔ２とはＡuワイヤ２５bで接続される一方、Ｎ型カソード拡散領域２４と電極Ｔ２とは左側のＡl電極２６を介してチップ内で接続されている。
【０００９】
上記構成を有する双方向フォトサイリスタチップ２は以下のように動作する。すなわち、図７〜図１０において、電極Ｔ１−電極Ｔ２間に素子のオン電圧(約１.５Ｖ)よりも高い電圧の電源電圧がバイアスされている条件下で、先ず、電極Ｔ１側が電極Ｔ２側よりも正電位にある場合は、ＬＥＤ１からの光信号を双方向フォトサイリスタチップ２が受光すると、ＣＨ１側のＮＰＮトランジスタＱ２がオン状態となる。そうすると、ＣＨ１側のＰＮＰトランジスタＱ１のベース電流が引き出されることになり、このＰＮＰトランジスタＱ１がオンする。続いて、ＰＮＰトランジスタＱ１のコレクタ電流によってＣＨ１側のＮＰＮトランジスタＱ２にベース電流が供給され、正帰還によってＣＨ１側のＰＮＰＮ部がオンして、電極Ｔ１から電極Ｔ２へ交流回路の負荷に応じたオン電流が流れる。その場合、ＣＨ２側では、バイアス印加の向きが逆であるからＰＮＰＮ部の正帰還が起こらず、１次光電流のみが流れる。
【００１０】
一方、上記電極Ｔ２側が電極Ｔ１側よりも正電位にある場合は、ＣＨ２側のＰＮＰＮ部が、上述の場合と全く同様に正帰還動作してオンし、ＣＨ１側では１次光電流のみが流れる。
【００１１】
こうして、上記ＣＨ１側のＰＮＰＮ部またはＣＨ２側のＰＮＰＮ部がオン動作すると、この電流がメインサイリスタ４のゲートに流れ込み、メインサイリスタ４をオンさせるのである。なお、上述したような光点弧カプラに用いられる双方向フォトサイリスタに関する先行技術文献としては、例えば、特許文献１等がある。
【００１２】
ところで、図６に示すＳＳＲ８の回路構成において、実際に負荷電流を制御するのはメインサイリスタ４であり、双方向フォトサイリスタチップ２は、メインサイリスタ４を光で点弧するために用いられる。そして、上記回路構成を有するＳＳＲ８は、電気的に絶縁されている特徴を有している。
【００１３】
一般的なＳＳＲデバイス設計においては、点弧用の双方向フォトサイリスタチップ２は、ＬＥＤ１からの光を受光し、その時に発生する約１０μＡ程度の光励起電流によって動作するようにする。一方、メインサイリスタ４は、双方向フォトサイリスタチップ２の動作電流である２０ｍＡ程度のゲートトリガ電流で動作する。したがって、ＬＥＤ１の光励起電流では、メインサイリスタ４はオンできない。
【００１４】
ところで、上述したような、１チップ内に双方向のチャネルＣＨ１,ＣＨ２を有して交流回路のスイッチとして用いられる素子の場合には、転流特性(後で詳述する)が重要な評価基準となっている。この転流特性によって、メインサイリスタ４は、制御したい電流値以上の実力がないと負荷を制御(オフ動作)できなくなって、誤動作に至ってしまう。同様に、双方向フォトサイリスタチップ２も、メインサイリスタ４のトリガ電流以上の実力がないと、上記転流特性によって誤動作することになり、そのトリガ電流値はおよそ５０ｍＡ程度である。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００４−２０７６８４号公報公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
近年、電子業界を取り巻く経済環境は益々厳しくなってきており、電子機器のコストの削減や軽便性の向上が益々強く望まれるようになってきている。このような要求に対応するために、図６に示すような構成を有する従来のＳＳＲにおいて、例えば、部品点数を削減するため、メインサイリスタ４を省略して、双方向フォトサイリスタのみでダイレクトに負荷を制御する試みがなされている。
【００１７】
その場合、上記双方向フォトサイリスタチップ２として、図８に示すような双方向フォトサイリスタを用いた場合には、この双方向フォトサイリスタの転流特性が最も問題となる。この転流特性は重要な設計パラメ−タであり、制御できる負荷電流はこの転流特性で決まるのである。
【００１８】
ここで、上記転流特性について説明する。転流特性とは、正常動作の場合においては、図９に示すように、ＣＨ１がオンしている交流の半サイクル期間中に光入射が無くなった場合は、この半サイクル期間中は上記ＰＮＰＮ部の電流保持特性によってオン状態が継続する。そして、図１０に示すごとく、次の半サイクルに移行すると、光入射が無い限りＣＨ２はオンしない。しかしながら、スイッチングする交流回路にＬ負荷が存在する場合には、電極Ｔ１−電極Ｔ２間に印加される交流電圧の位相よりもオン電圧の位相が遅れるため、ＣＨ１がオフする時点においては既に電極Ｔ１−電極Ｔ２間には逆位相の交流電圧が印加されている。したがって、ＣＨ１がオフした時点でＣＨ２側に急峻な立ち上がりを示す逆位相の電圧が印加されることになる。
【００１９】
そのために、上記双方向フォトサイリスタチップ２のＮ型シリコン基板２１中に残存している正孔２７が、消滅する前に矢印Ｒに示すように右側のＰゲート拡散領域２３へ移動して、光入射が無いにも拘わらずＣＨ２側のＰＮＰトランジスタＱ３(図７に示す)をオンすると共にＣＨ２側の正帰還作用を促して、ＣＨ２がオンするという誤動作(転流失敗)を招くのである。
【００２０】
つまり、上記「転流特性」とは、上述したような転流失敗を起こさずに制御可能な最大の動作電流値Icomを表す特性である。
【００２１】
ところで、図６に示すような構成を有する従来のＳＳＲにおいて、メインサイリスタ４を省略して双方向フォトサイリスタチップ２のみでダイレクトに負荷を制御する場合には、双方向フォトサイリスタチップ２の能力としては０.２Ａ程度の負荷電流に耐え得るだけの能力が必要である。ところが、その場合に双方向フォトサイリスタチップ２に要求される転流特性の最大動作電流値Icomは約２００ｍＡrms以上であり、通常この１/５程度の転流特性の最大動作電流値Icomを呈する図８に示す双方向フォトサイリスタチップ２では上記転流失敗による誤動作が生ずるため、メインサイリスタ４を省略することができないという問題がある。
【００２２】
そこで、この発明の目的は、安定した転流特性によって負荷を直接制御できる双方向フォトサイリスタチップおよび双方向フォトサイリスタチップの製造方法を提供することにある。
【課題を解決するための手段】
【００２３】
上記課題を解決するため、この発明の双方向フォトサイリスタチップは、
第１の導電型の基板の表面に形成された第２の導電型の第１拡散層と、上記第１の導電型の基板の表面に上記第１拡散層に対向するように形成された上記第２の導電型の第２拡散層と、上記第２拡散層内に上記第１拡散層に対向して形成された上記第１の導電型の第３拡散層とを夫々含む一対のフォトサイリスタ部を備え、
上記フォトサイリスタ部であるＰＮＰＮ部を構成するＰＮＰトランジスタのベースが、上記フォトサイリスタ部であるＰＮＰＮ部を構成するＮＰＮトランジスタのコレクタに接続される一方、上記ＰＮＰトランジスタのコレクタが上記ＮＰＮトランジスタのベースに接続されていると共に、
上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づく上記フォトサイリスタ部の保持電流が目標値になるように、上記第１の導電型の基板の厚さが設定されていることを特徴とする。
【００２４】
また、この発明の双方向フォトサイリスタチップの製造方法は、
第１の導電型の基板の表面に形成された第２の導電型の第１拡散層と、上記第１の導電型の基板の表面に上記第１拡散層に対向するように形成された上記第２の導電型の第２拡散層と、上記第２拡散層内に上記第１拡散層に対向して形成された上記第１の導電型の第３拡散層とを夫々含む一対のフォトサイリスタ部とを備えた双方向フォトサイリスタチップの製造方法であって、
上記フォトサイリスタ部であるＰＮＰＮ部を構成するＰＮＰトランジスタのベースが、上記フォトサイリスタ部であるＰＮＰＮ部を構成するＮＰＮトランジスタのコレクタに接続される一方、上記ＰＮＰトランジスタのコレクタが上記ＮＰＮトランジスタのベースに接続されており、
上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づく上記フォトサイリスタ部の保持電流が目標値になるように、上記第１の導電型の基板の裏面研磨により上記第１の導電型の基板の厚さを薄くする裏面研磨工程を有することを特徴とする。
【００２５】
また、一実施形態の双方向フォトサイリスタチップの製造方法では、
上記裏面研磨工程の前に、上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率を測定する測定工程を有し、
上記裏面研磨工程において、上記測定工程で測定された上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づいて、上記フォトサイリスタ部の保持電流が上記目標値になるように、上記第１の導電型の基板の裏面研磨により上記第１の導電型の基板の厚さを薄くする。
【００２６】
また、一実施形態の双方向フォトサイリスタチップの製造方法では、
上記測定工程において測定された上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づいて、上記フォトサイリスタ部の保持電流が上記目標値となる上記第１の導電型の基板の厚さを算出する厚さ算出工程を有し、
上記裏面研磨工程において、上記厚さ算出工程で算出された上記第１の導電型の基板の厚さになるように、上記第１の導電型の基板の裏面を研磨する。
【００２７】
また、一実施形態の双方向フォトサイリスタチップの製造方法では、
上記裏面研磨工程は、複数対の双方向フォトサイリスタが形成されたウエハの裏面を研磨する工程であり、
上記裏面研磨工程の前に、上記複数対の双方向フォトサイリスタのうちの少なくとも１つの上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率を測定する測定工程と、
上記測定工程において測定された上記ＰＮＰトランジスタの電流増幅率および上記ＮＰＮトランジスタの電流増幅率に基づいて、上記フォトサイリスタ部の保持電流が上記目標値となるウエハ厚さを算出する厚さ算出工程と
を有し、
上記裏面研磨工程は、
上記厚さ算出工程で算出された上記ウエハ厚さになるように、同時に製造されたウエハ群のうちの１枚のウエハの裏面を研磨する第１裏面研磨ステップと、
上記第１裏面研磨ステップで裏面研磨された上記１枚のウエハについて、上記フォトサイリスタ部の保持電流が上記目標値になっているか確認する第２裏面研磨ステップと、
上記厚さ算出工程で上記１枚のウエハの上記フォトサイリスタ部の保持電流が上記目標値になっていると確認した後、上記ウエハ群のうちの残りのウエハに対して上記第１裏面研磨ステップで算出した上記ウエハ厚さになるように上記ウエハの裏面を研磨する第３裏面研磨ステップとを有する。
【発明の効果】
【００２８】
以上より明らかなように、この発明によれば、基板(またはウエハ)の裏面研磨により基板(またはウエハ)の厚さを制御することで、フォトサイリスタ部であるＰＮＰＮ部を構成するＰＮＰトランジスタの電流増幅率を制御し、負荷を直接制御できる所望の転流特性を有する双方向フォトサイリスタチップを提供することができる。
【００２９】
また、精度良く、また効率良く(製造歩留まりが高い)双方向フォトサイリスタチップを製造することが可能となり、これによって安価な双方向フォトサイリスタチップを製造することが可能となるのである。
【図面の簡単な説明】
【００３０】
【図１】図１はこの発明の実施の一形態の双方向フォトサイリスタチップの概略パターンレイアウトを示す図である。
【図２】図２は図１におけるII‐II矢視断面図である。
【図３】図３は上記双方向フォトサイリスタチップの製造方法を説明する工程図である。
【図４】図４は上記双方向フォトサイリスタチップにおける保持電流ＩＨとＮＰＮトランジスタ,ＰＮＰトランジスタの電流増幅率の積との関係を示す図である。
【図５】図５は上記双方向フォトサイリスタチップにおけるＰＮＰトランジスタの電流増幅率とウエハ厚さの関係を示す図である。
【図６】図６は従来の双方向フォトサイリスタチップの回路構成を示す図である。
【図７】図７は図６における光点弧カプラの等価回路図である。
【図８】図８は図７における双方向フォトサイリスタの概略パターンレイアウトを示す図である。
【図９】図９は図８におけるIX‐IX矢視断面図である。
【図１０】図１０は図８におけるIX‐IX矢視断面図である。
【発明を実施するための形態】
【００３１】
以下、この発明の双方向フォトサイリスタチップおよび双方向フォトサイリスタチップの製造方法を図示の実施の形態により詳細に説明する。なお、この実施の形態では、第１の導電型をＮ型とし、第２の導電型をＰ型としているが、導電型は逆でもよい。
【００３２】
図１はこの発明の実施の一形態の双方向フォトサイリスタチップ１００の概略パターンレイアウトを示し、図２は図１におけるII‐II矢視断面図を示している。なお、この実施の形態の双方向フォトサイリスタチップ１００は、図７に示す光点弧カプラの双方向フォトサイリスタチップ２と等価回路が同一であり、参照番号「２」を「１００」に読み替えて図７を援用する。
【００３３】
この双方向フォトサイリスタチップ２は、図１,図２に示すように、厚さＴのＮ型シリコン基板１１の表面側に、２つのＰ型アノード拡散領域１２(第１拡散層)と、このＰ型アノード拡散領域１２に対向する２つのＰゲート拡散領域１３(第２拡散層)とを、夫々図において左右反対の状態で備えている。そして、上記各Ｐゲート拡散領域１３内におけるＰ型アノード拡散領域１２とは反対側に、Ｎ型カソード拡散領域(第３拡散層)が設けられている。こうして、図１の右側のＰ型アノード拡散領域１２から左側のＮ型カソード拡散領域１４に向かって、ＣＨ１のフォトサイリスタ部９を構成するＰＮＰＮ部が形成されている。また、図１の左側のＰ型アノード拡散領域１２から右側のＮ型カソード拡散領域１４に向かって、ＣＨ２のフォトサイリスタ部１０を構成するＰＮＰＮ部が形成されている。
【００３４】
すなわち、上記右側のＰ型アノード拡散領域１２とＮ型シリコン基板１１と左側のＰゲート拡散領域１３とでＣＨ１側のＰＮＰトランジスタＱ１(図７に示す)を構成し、左側のＮ型カソード拡散領域１４およびＰゲート拡散領域１３とＮ型シリコン基板１１とでＣＨ１側のＮＰＮトランジスタＱ２(図７に示す)を構成している。一方、左側のＰ型アノード拡散領域１２とＮ型シリコン基板１１と右側のＰゲート拡散領域１３とでＣＨ２側のＰＮＰトランジスタＱ３(図７に示す)を構成し、右側のＮ型カソード拡散領域１４およびＰゲート拡散領域１３とＮ型シリコン基板１１とでＣＨ２側のＮＰＮトランジスタＱ４(図７に示す)を構成している。
【００３５】
なお、右側のＰ型アノード拡散領域１２と電極Ｔ１とは、Ａuワイヤ１５aで接続される一方、Ｎ型カソード拡散領域１４と電極Ｔ１とは、右側のＡl電極１６を介してチップ内で接続されている。また、左側のＰ型アノード拡散領域１２と電極Ｔ２とは、Ａuワイヤ１５bで接続される一方、Ｎ型カソード拡散領域１４と電極Ｔ２とは、左側のＡl電極１６を介してチップ内で接続されている。
【００３６】
上記構成を有する双方向フォトサイリスタチップ１００は以下のように動作する。すなわち、電極Ｔ１−電極Ｔ２間に素子のオン電圧(約１.５Ｖ)よりも高い電圧の電源電圧がバイアスされている条件下で、先ず、電極Ｔ１側が電極Ｔ２側よりも正電位にある場合は、ＬＥＤ１(図７に示す)からの光信号を双方向フォトサイリスタチップ１００が受光すると、ＣＨ１側のＮＰＮトランジスタＱ２がオン状態となる。そうすると、ＣＨ１側のＰＮＰトランジスタＱ１のベース電流が引き出されることになり、このＰＮＰトランジスタＱ１がオンする。続いて、ＰＮＰトランジスタＱ１のコレクタ電流によってＣＨ１側のＮＰＮトランジスタＱ２にベース電流が供給され、正帰還によってＣＨ１側のＰＮＰＮ部がオンして、電極Ｔ１から電極Ｔ２へ交流回路の負荷に応じたオン電流が流れる。その場合、ＣＨ２側では、バイアス印加の向きが逆であるからＰＮＰＮ部の正帰還が起こらず、１次光電流のみが流れる。
【００３７】
一方、上記電極Ｔ２側が電極Ｔ１側よりも正電位にある場合は、ＣＨ２側のＰＮＰＮ部が、上述の場合と全く同様に正帰還動作してオンし、ＣＨ１側では１次光電流のみが流れる。
【００３８】
次に、図３に示す工程図に従って上記双方向フォトサイリスタチップの製造方法を説明する。
【００３９】
まず、前工程として、Ｎ型シリコンからなるウエハ上に、２つのＰ型アノード拡散領域１２(第１拡散層)と、このＰ型アノード拡散領域１２に対向する２つのＰゲート拡散領域１３(第２拡散層)と、Ｐゲート拡散領域１３内におけるＰ型アノード拡散領域１２とは反対側に、Ｎ型カソード拡散領域(第３拡散層)が設けられた一対のフォトサイリスタ部を複数形成する。この工程において、複数のウエハを同一工程で同時に製造する。
【００４０】
そして、図３に示すステップＳ１の測定工程で、ウエハ群のうちの１枚のウエハに対して、ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率とＮＰＮトランジスタＱ２,Ｑ４の電流増幅率を測定する。
【００４１】
次に、ステップＳ２の厚さ算出工程に進み、ステップＳ１で測定されたＰＮＰトランジスタＱ１,Ｑ３の電流増幅率とＮＰＮトランジスタＱ２,Ｑ４の電流増幅率に基づいて、フォトサイリスタ部の保持電流が最適となるウエハ厚さを算出する。
【００４２】
次に、ステップＳ３(裏面研磨工程の第１裏面研磨ステップ)に進み、ステップＳ２で算出されたウエハ厚さになるようにウエハ裏面を研磨する。
【００４３】
次に、ステップＳ４(裏面研磨工程の第２裏面研磨ステップ)に進み、ウエハの保持電流を確認する。
【００４４】
次に、ステップＳ５(裏面研磨工程の第３裏面研磨ステップ)に進み、ウエハ群の残りのウエハに対して、ステップＳ２で算出したウエハ厚さになるようにウエハの裏面を研磨して終了する。
【００４５】
図４は、この実施の形態の双方向フォトサイリスタチップ１００における保持電流ＩＨと、ＩＨ特性に影響を与えるＮＰＮトランジスタの電流増幅率ｈＦＥとＰＮＰトランジスタの電流増幅率ｈＦＥの積との関係を示すグラフである。
【００４６】
図４に示すように、保持電流ＩＨの値が大きいほど転流失敗を発生しにくくなるため、ＩＨは大きいことが望ましく、その保持電流ＩＨの値は、ＮＰＮトランジスタの電流増幅率ｈＦＥとＰＮＰトランジスタの電流増幅率ｈＦＥの積と反比例の関係にある。双方向フォトサイリスタチップでは、ＮＰＮトランジスタ,ＰＮＰトランジスタのいずれであっても、電流増幅率ｈＦＥの値は小さいほど、保持電流ＩＨは大きくなる関係にある。
【００４７】
しかし、ＮＰＮトランジスタＱ２,Ｑ４は、Ｐゲート拡散領域１３とＮ型カソード拡散領域１４でエミッタ−ベース接合を形成しており、それぞれの拡散を形成する際の不純物の注入量のばらつき、拡散温度の揺らぎ、拡散時のガス流量の揺らぎ、拡散時の炉内のセットする位置などでばらつきがあり、ｈＦＥ値を変動させている。
【００４８】
一方、ＰＮＰトランジスタＱ１,Ｑ３は、Ｐ型アノード拡散領域１２とＮ型シリコン基板１１と左側のＰゲート拡散領域１３で形成されており、ＮＰＮトランジスタＱ２,Ｑ４のような２重拡散構造でないことから、その電流増幅率ｈＦＥは、比較的、再現性がよく安定して形成することができる。
【００４９】
従って、保持電流ＩＨは大きいほうが望ましいのではあるが、ＮＰＮトランジスタの製造上のばらつきにより、ＮＰＮトランジスタの電流増幅率ｈＦＥが大きい方にばらつくと保持電流ＩＨが小さくなり、転流特性としては望ましくない状態を引き起こしてしまう。
【００５０】
図５は、本実施の形態の双方向フォトサイリスタチップにおけるＰＮＰトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥと、ウエハ厚さの関係を示すグラフである。図５から明らかなように、ウエハ厚さが薄くなるほど、ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥ値は小さくなる関係があり、ウエハの厚さを制御することでＰＮＰトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥ値をコントロールできることを示唆している。この現象は、ＰＮＰトランジスタＱ１,Ｑ３のコレクタ電流の減少に起因している。
【００５１】
以上のことより、製造上のばらつきにより、ＮＰＮトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥがばらついたとしても、そのｈＦＥ値を、裏面研磨を実施する前に把握することで、最適なＩＨ値となるようにＰＮＰトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥを制御すべくウエハの研磨厚さをコントロールすることによって、良好な保持電流特性を有する双方向フォトサイリスタチップを安定的に且つ、良品率の高い生産が可能となる。
【００５２】
例えば、ＮＰＮトランジスタのｈＦＥが、所望の値に対して１０％程度大きな値となった場合、ＰＮＰトランジスタの電流増幅率ｈＦＥを１０％程度小さくなるように制御すればよく、例えば、図５によれば、ＮＰＮトランジスタのｈＦＥが所望の値通りになっている時のＰＮＰトランジスタのｈＦＥのターゲット値が０.１６であったとするならば、当初の予定のウエハ厚さ２５５μｍから裏面研磨後の厚さが２２５μｍとなるように、すなわち、厚さ２５５μｍから約３０μｍ薄くなるように裏面研磨を調整すれば、所望の転流特性を有する双方向フォトサイリスタチップを製造することが可能となるのである。
【００５３】
上記構成の双方向フォトサイリスタチップ１００によれば、転流特性を決定するＰＮＰトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥは、ウエハ製造段階の最終段階である裏面研磨の厚さによって制御できるため、フォトサイリスタにとって重要な評価項目である転流特性を安定して制御できる。したがって、安定した転流特性によって負荷を直接制御することができる。
【００５４】
また、上記双方向フォトサイリスタチップ１００の製造方法によれば、転流特性を決定するＰＮＰトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥは、ウエハ製造段階の最終段階である裏面研磨の厚さによって制御できるため、フォトサイリスタにとって重要な評価項目である転流特性を安定して制御できる。したがって、安定した転流特性によって負荷を直接制御できる双方向フォトサイリスタチップ１００を製造できる。
【００５５】
また、上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率とＮＰＮトランジスタＱ２,Ｑ４の電流増幅率とを予め測定することで、そのＰＮＰトランジスタＱ１,Ｑ３,ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率ばらつきを確認し、その情報をもとに裏面研磨の厚さを制御できるため、良好な転流特性が確実に得られ、歩留まりよくかつ高効率に生産できる安価な双方向フォトサイリスタチップ１００を実現することができる。
【００５６】
また、上記測定工程において測定されたＰＮＰトランジスタＱ１,Ｑ３の電流増幅率およびＮＰＮトランジスタＱ２,Ｑ４の電流増幅率に基づいて、フォトサイリスタ部の保持電流が上記目標値となる第１の導電型のＮ型シリコン基板１１の厚さＴを厚さ算出工程で算出することにより、算出されたＮ型シリコン基板１１の厚さＴになるように第１の導電型のＮ型シリコン基板１１の裏面を研磨するだけでよいので、研磨しながらＰＮＰトランジスタＱ１,Ｑ３, ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率を逐次測定する必要がなく、より効率よく生産できる。
【００５７】
また、上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率とＮＰＮトランジスタＱ２,Ｑ４の電流増幅率とを、先行した１枚のウエハから裏面研磨後の最終状態での保持電流を確認した後で、ウエハ群の残りのウエハを処理するため、良好な転流特性を示す双方向フォトサイリスタを、より一層、安定して生産することが可能となり、良品率が向上する。
【００５８】
上記実施の形態では、図１に示す概略パターンレイアウトの双方向フォトサイリスタチップ１００について説明したが、双方向フォトサイリスタチップのパターンレイアウトはこれに限らず、第１の導電型の基板の表面に形成された第２の導電型の第１拡散層と、第１の導電型の基板の表面に第１拡散層に対向するように形成された第２の導電型の第２拡散層と、第２拡散層内に第１拡散層に対向して形成された第１の導電型の第３拡散層とを夫々含む一対のフォトサイリスタ部を備えた双方向フォトサイリスタチップに適用できる。
【００５９】
この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。例えば、各半導体の導電型は、上記各実施の形態とは逆であっても差し支えない。また、半導体の材料も、上述した機能や効果を奏する範囲内で適宜選択してもよい。
【００６０】
この発明の双方向フォトサイリスタチップは、
第１の導電型の基板１１の表面に形成された第２の導電型の第１拡散層１２と、上記第１の導電型の基板１１の表面に上記第１拡散層１２に対向するように形成された上記第２の導電型の第２拡散層１３と、上記第２拡散層１３内に上記第１拡散層１２に対向して形成された上記第１の導電型の第３拡散層１４とを夫々含む一対のフォトサイリスタ部９,１０を備え、
上記フォトサイリスタ部９,１０であるＰＮＰＮ部を構成するＰＮＰトランジスタＱ１,Ｑ３ベースが、上記フォトサイリスタ部９,１０であるＰＮＰＮ部を構成するＮＰＮトランジスタＱ２,Ｑ４のコレクタに接続される一方、上記ＰＮＰトランジスタＱ１,Ｑ３のコレクタが上記ＮＰＮトランジスタＱ２,Ｑ４のベースに接続されていると共に、
上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率および上記ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率に基づく上記フォトサイリスタ部９,１０の保持電流が目標値になるように、上記第１の導電型の基板１１の厚さが設定されていることを特徴とする。
【００６１】
上記構成によれば、転流特性を決定するＰＮＰトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥは、ウエハ製造段階の最終段階である裏面研磨の厚さによって制御できるため、フォトサイリスタにとって重要な評価項目である転流特性を安定して制御できる。したがって、安定した転流特性によって負荷を直接制御できる双方向フォトサイリスタチップを提供することを可能にする。
【００６２】
ここで、「転流特性」とは、転流失敗を起こさずに制御可能な最大の動作電流値を表す特性である。また、「保持電流」とは、オン状態を維持するために必要な順方向電流である。
【００６３】
また、この発明の双方向フォトサイリスタチップの製造方法は、
第１の導電型の基板１１の表面に形成された第２の導電型の第１拡散層１２と、上記第１の導電型の基板１１の表面に上記第１拡散層１２に対向するように形成された上記第２の導電型の第２拡散層１３と、上記第２拡散層１３内に上記第１拡散層１２に対向して形成された上記第１の導電型の第３拡散層１４とを夫々含む一対のフォトサイリスタ部９,１０とを備えた双方向フォトサイリスタチップの製造方法であって、
上記フォトサイリスタ部９,１０であるＰＮＰＮ部を構成するＰＮＰトランジスタＱ１,Ｑ３のベースが、上記フォトサイリスタ部９,１０であるＰＮＰＮ部を構成するＮＰＮトランジスタＱ２,Ｑ４のコレクタに接続される一方、上記ＰＮＰトランジスタＱ１,Ｑ３のコレクタが上記ＮＰＮトランジスタＱ２,Ｑ４のベースに接続されており、
上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率および上記ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率に基づく上記フォトサイリスタ部９,１０の保持電流が目標値になるように、上記第１の導電型の基板１１の裏面研磨により上記第１の導電型の基板１１の厚さを薄くする裏面研磨工程を有することを特徴とする。
【００６４】
上記構成によれば、転流特性を決定するＰＮＰトランジスタＱ１,Ｑ３の電流増幅率ｈＦＥは、ウエハ製造段階の最終段階である裏面研磨の厚さによって制御できるため、フォトサイリスタにとって重要な評価項目である転流特性を安定して制御できる。したがって、安定した転流特性によって負荷を直接制御できる双方向フォトサイリスタチップを製造できる。
【００６５】
また、一実施形態の双方向フォトサイリスタチップの製造方法では、
上記裏面研磨工程の前に、上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率および上記ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率を測定する測定工程を有し、
上記裏面研磨工程において、上記測定工程で測定された上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率および上記ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率に基づいて、上記フォトサイリスタ部９,１０の保持電流が上記目標値になるように、上記第１の導電型の基板１１の裏面研磨により上記第１の導電型の基板１１の厚さを薄くする。
【００６６】
上記実施形態によれば、ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率とＰＮＰトランジスタＱ１,Ｑ３の電流増幅率を予め測定することで、そのＮＰＮトランジスタＱ２,Ｑ４, ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率のばらつきを確認し、その情報をもとに裏面研磨の厚さを制御できるため、良好な転流特性が確実に得られ、歩留まりよくかつ高効率に生産できる安価な双方向フォトサイリスタチップが得られる。
【００６７】
また、一実施形態の双方向フォトサイリスタチップの製造方法では、
上記測定工程において測定された上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率および上記ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率に基づいて、上記フォトサイリスタ部９,１０の保持電流が上記目標値となる上記第１の導電型の基板１１の厚さを算出する厚さ算出工程を有し、
上記裏面研磨工程において、上記厚さ算出工程で算出された上記第１の導電型の基板１１の厚さになるように、上記第１の導電型の基板１１の裏面を研磨する。
【００６８】
上記実施形態によれば、測定工程において測定されたＰＮＰトランジスタＱ１,Ｑ３の電流増幅率およびＮＰＮトランジスタＱ２,Ｑ４の電流増幅率に基づいて、フォトサイリスタ部９,１０の保持電流が上記目標値となる第１の導電型の基板１１の厚さを厚さ算出工程で算出することにより、算出された基板１１の厚さになるように第１の導電型の基板１１の裏面を研磨するだけでよいので、研磨しながらＰＮＰトランジスタＱ１,Ｑ３, ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率を逐次測定する必要がなく、より効率よく生産できる。
【００６９】
また、一実施形態の双方向フォトサイリスタチップの製造方法では、
上記裏面研磨工程は、複数対の双方向フォトサイリスタが形成されたウエハの裏面を研磨する工程であり、
上記裏面研磨工程の前に、上記複数対の双方向フォトサイリスタのうちの少なくとも１つの上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率および上記ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率を測定する測定工程と、
上記測定工程において測定された上記ＰＮＰトランジスタＱ１,Ｑ３の電流増幅率および上記ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率に基づいて、上記フォトサイリスタ部９,１０の保持電流が上記目標値となるウエハ厚さを算出する厚さ算出工程と
を有し、
上記裏面研磨工程は、
上記厚さ算出工程で算出された上記ウエハ厚さになるように、同時に製造されたウエハ群のうちの１枚のウエハの裏面を研磨する第１裏面研磨ステップと、
上記第１裏面研磨ステップで裏面研磨された上記１枚のウエハについて、上記フォトサイリスタ部９,１０の保持電流が上記目標値になっているか確認する第２裏面研磨ステップと、
上記厚さ算出工程で上記１枚のウエハの上記フォトサイリスタ部９,１０の保持電流が上記目標値になっていると確認した後、上記ウエハ群のうちの残りのウエハに対して上記第１裏面研磨ステップで算出した上記ウエハ厚さになるように上記ウエハの裏面を研磨する第３裏面研磨ステップとを有する。
【００７０】
上記実施形態によれば、ＮＰＮトランジスタＱ２,Ｑ４の電流増幅率とＰＮＰトランジスタＱ１,Ｑ３の電流増幅率を、先行した１枚のウエハから裏面研磨後の最終状態での保持電流を確認した後で、ウエハ群の残りのウエハを処理するため、良好な転流特性を示す双方向フォトサイリスタを、より一層、安定して生産することが可能となり、良品率が向上する。
【符号の説明】
【００７１】
９,１０…フォトサイリスタ部
１１…Ｎ型シリコン基板
１２…Ｐ型アノード拡散領域
１３…Ｐゲート拡散領域
１４…Ｎ型カソード拡散領域
１５a,１５b…Ａuワイヤ
１６…Ａl電極
１００…双方向フォトサイリスタチップ
Ｑ１,Ｑ３…ＰＮＰトランジスタ
Ｑ２,Ｑ４…ＮＰＮトランジスタ
Ｔ１,Ｔ２…電極
【図１】
2014187280.tif 000003
【図２】
2014187280.tif 000004
【図３】
2014187280.tif 000005
【図４】
2014187280.tif 000006
【図５】
2014187280.tif 000007
【図６】
2014187280.tif 000008
【図７】
2014187280.tif 000009
【図８】
2014187280.tif 000010
【図９】
2014187280.tif 000011
【図１０】
2014187280.tif 000012