(57)【要約】【課題】インバータブリッジ回路におけるスイッチング素子とＰＷＭ制御部との間に介装されるゲートドライバについて、スイッチング素子のゲートにそのまま印加すれば無効あるいは非有効なパルスとなってスイッチング素子での電力損失や発熱昂進を招くという問題を解決する。【解決手段】ゲートドライバＡは、ＰＷＭ制御部４０とスイッチング素子Ｑとの間に介装され、内蔵の信号伝達素子５０はＰＷＭ制御部４０からのＰＷＭ制御信号Ｓ１を中継してスイッチング素子のゲートに伝達する。さらに、信号伝達素子５０に対して直列に設けられたパルス通過制御部６０は、ＰＷＭ制御信号のパルス幅Ｔｐとパルス電圧Ｖｐとを検出し、検出パルス幅Ｔｐがパルス幅規定値Ｔｐth以上でかつ検出パルス電圧Ｖｐがパルス電圧規定値Ｖｐth以上の場合に限りＰＷＭ制御信号のパルスＰ２の通過を許容し、それ以外の場合にはパルスＰ２の通過を遮断する。【選択図】図２
2014197944.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ制御部とスイッチング素子との間に介装されて、前記ＰＷＭ制御部からのＰＷＭ制御信号を中継して前記スイッチング素子のゲートに伝達するゲートドライバであって、
前記ＰＷＭ制御部からのＰＷＭ制御信号の入力端子と前記スイッチング素子のゲートへの出力端子との間に挿入された信号伝達素子と、
前記信号伝達素子に直列に挿入されて、前記ＰＷＭ制御信号のパルス幅とパルス電圧とを検出し、その検出パルス幅がパルス幅規定値以上でかつ検出パルス電圧がパルス電圧規定値以上の場合に限り前記ＰＷＭ制御信号のパルスの通過を許容し、それ以外の場合にはパルスの通過を遮断するパルス通過制御部とを備えたゲートドライバ。
【請求項２】
前記信号伝達素子は、前記ＰＷＭ制御部からのＰＷＭ制御信号を電気的絶縁状態で前記スイッチング素子のゲートに伝達する電気絶縁型の信号伝達素子である請求項１に記載のゲートドライバ。
【請求項３】
前記パルス通過制御部は、前記信号伝達素子から入力されてくるＰＷＭ制御信号のパルス電圧を検出し、その検出パルス電圧がパルス電圧規定値以上であるかのパルス電圧判定を行い、パルス電圧規定値以上であれば前記ＰＷＭ制御信号の通過を許容し、パルス電圧規定値未満であれば前記ＰＷＭ制御信号の通過を遮断するパルス電圧判定部と、前記信号伝達素子から入力されてくるＰＷＭ制御信号のパルス幅を検出し、その検出パルス幅がパルス幅規定値以上であるかのパルス幅判定を行い、パルス幅規定値以上であれば前記ＰＷＭ制御信号の通過を許容し、パルス幅規定値未満であれば前記ＰＷＭ制御信号の通過を遮断するパルス幅判定部とを備えている請求項１または請求項２に記載のゲートドライバ。
【請求項４】
前記パルス通過制御部は、前記パルス電圧判定部が前記信号伝達素子の後段にあり、前記パルス幅判定部が前記パルス電圧判定部の後段にある請求項２または請求項３に記載のゲートドライバ。
【請求項５】
前記パルス通過制御部は、前記パルス幅判定部が前記信号伝達素子の後段にあり、前記パルス電圧判定部が前記パルス幅判定部の後段にある請求項２または請求項３に記載のゲートドライバ。
【請求項６】
前記パルス通過制御部は、前記信号伝達素子からのＰＷＭ制御信号の通過の許容と遮断とを切り替えるゲート部と、前記信号伝達素子からのＰＷＭ制御信号の検出パルス電圧がパルス電圧規定値以上であるかのパルス電圧判定を行ってその判定信号を前記ゲート部に送出するパルス電圧判定部と、前記信号伝達素子からのＰＷＭ制御信号の検出パルス幅がパルス幅規定値以上であるかのパルス幅判定を行ってその判定信号を前記ゲート部に送出するパルス幅判定部とを備え、前記ゲート部は前記パルス電圧判定部からの判定信号と前記パルス幅判定部からの判定信号との論理積をもって前記ＰＷＭ制御信号の通過を許容するように構成されている請求項２に記載のゲートドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーコンディショナのインバータブリッジ回路等におけるスイッチング素子とＰＷＭ（パルス幅変調）制御部との間に介装されて、ＰＷＭ制御部からのＰＷＭ制御信号を中継的にスイッチング素子のゲートに伝達するゲートドライバに関する。
【背景技術】
【０００２】
図８は従来技術のパワーコンディショナにおけるインバータの概略構成を示す回路図である。この種のインバータ１００は、発電された直流電圧を昇圧するコンバータ部１０と、コンバータ部１０で昇圧された直流電圧を商用電力系統と同期のとれた交流電圧に変換するインバータ部２０を備えている。
【０００３】
図８において、１０は直流電圧（ＤＣ）を入力して昇圧し、より大きい直流出力に変換するコンバータ部、２０はコンバータ部１０で生成された直流を交流（ＡＣ）に変換するインバータ部、３０はインバータ部２０からの交流出力に含まれる不要な高調波成分をカットして波形整形を行うローパスフィルタ、４０はコンバータ部１０およびインバータ部２０を制御するマイコン（マイクロコンピュータ）などで代表されるＰＷＭ制御部、５０はＰＷＭ制御部４０からコンバータ部１０やインバータ部２０のスイッチング素子ＱへＰＷＭ制御信号Ｓ１，Ｓ２を電気絶縁的に伝達するためのフォトカプラや電磁リレーなどの電気絶縁型の信号伝達素子、Ａは複数の信号伝達素子５０を備えたゲートドライバである。
【０００４】
コンバータ部１０の構成要素として、Ｌ１はコンバータ部１０のチョークコイル、Ｑ１１，Ｑ１２はハーフブリッジ型に接続されたＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などのパワー半導体による電圧駆動型のスイッチング素子、Ｄ１１，Ｄ１２はスイッチング素子Ｑ１１，Ｑ１２にそれぞれ逆並列に接続された還流ダイオードである。
【０００５】
インバータ部２０の構成要素として、Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４はフルブリッジ型に接続されたＩＧＢＴなどの電圧駆動型のスイッチング素子、Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４はスイッチング素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４にそれぞれ逆並列に接続された還流ダイオードである。
【０００６】
インバータ部２０の出力段側のローパスフィルタ３０は、一対のリアクトルＬ２，Ｌ３と相間コンデンサＣ１で構成されている。
【０００７】
ＰＷＭ制御部４０におけるＰＷＭ制御信号Ｓ１の出力ポートと各スイッチング素子Ｑのゲートとの間に電気絶縁型の信号伝達素子５０を介在させているのは、インバータ１００の２次側から１次側への信号伝達において、電力回帰による乱れを回避するためである。
【０００８】
コンバータ部１０においては、２つのスイッチング素子Ｑ１１，Ｑ１２をゲートドライバＡからのＰＷＭ制御信号Ｓ２によって交互にオン／オフ制御することにより、チョークコイルＬ１に蓄積された電磁エネルギーを調整して昇圧を行う。
【０００９】
上アームのスイッチング素子Ｑ１１のオフ状態で下アームのスイッチング素子Ｑ１２をオンすると、図外の直流電源（蓄電池）からの電流がチョークコイルＬ１→スイッチング素子Ｑ１２の経路で流れ、チョークコイルＬ１に電磁エネルギーが蓄積される。次に、下アームのスイッチング素子Ｑ１２がオフに反転されると、チョークコイルＬ１に蓄積されていたエネルギーが解放され、電流がスイッチング素子Ｑ１１に逆並列の還流ダイオードＤ１１を通ってインバータ部２０に流れ込む。以上の動作を交互に繰り返すことにより、直流電源の電圧が昇圧されてインバータ部２０に供給される。
【００１０】
インバータ部２０においては、上アーム・下アームそれぞれ１つずつの対角位置にある第１のペアのスイッチング素子Ｑ２１，Ｑ２４と、同様の第２のペアのスイッチング素子Ｑ２３，Ｑ２２とをＰＷＭ制御信号Ｓ２により交互にオン／オフ制御する。第１のペアのスイッチング素子Ｑ２１，Ｑ２４は互いに同時的にオン／オフ制御され、また、第２のペアのスイッチング素子Ｑ２３，Ｑ２２も互いに同時的にオン／オフ制御される。第１のペアのスイッチング素子Ｑ２１，Ｑ２４のオフ動作（オン動作）と第２のペアのスイッチング素子Ｑ２３，Ｑ２２のオン動作（オフ動作）とは互いにタイミングを合わせて行われる。
【００１１】
（１）第１のペアのスイッチング素子Ｑ２１，Ｑ２４がともにオン動作すると（このとき第２のペアのスイッチング素子Ｑ２３，Ｑ２２はオフ状態にある）、コンバータ部１０からの電流がスイッチング素子Ｑ２１→ローパスフィルタ３０のリアクトルＬ２→ＡＣ端に接続された負荷（図示せず）→リアクトルＬ３→スイッチング素子Ｑ２４の経路で流れる。これで、正の半波の交流電流が得られる。
【００１２】
（２）次に、第２のペアのスイッチング素子Ｑ２３，Ｑ２２ともにオン動作すると（このとき第１のペアのスイッチング素子Ｑ２１，Ｑ２４はオフ状態にある）、コンバータ部１０からの電流がスイッチング素子Ｑ２３→リアクトルＬ３→ＡＣ端に接続された負荷（図示せず）→リアクトルＬ２→スイッチング素子Ｑ２２の経路で流れる。これで、負の半波の交流電流が得られる。
【００１３】
以上の（１），（２）の動作を交互に繰り返すことにより、全波の交流電流がローパスフィルタ３０の次段へと出力される。
【００１４】
ＰＷＭ制御部４０から出力されたＰＷＭ制御信号Ｓ１は電気絶縁型の信号伝達素子５０であるフォトカプラの２次側における発光素子（発光ダイオード）を駆動し、発光素子からの光信号が１次側の受光素子（フォトトランジスタ）に入射され、受光素子にＰＷＭ制御信号Ｓ２を電気的絶縁状態で伝える。受光素子から出力されるＰＷＭ制御信号Ｓ２は各スイッチング素子Ｑのゲートに印加され、スイッチング素子Ｑをオン／オフ制御する。
【００１５】
なお、パワーコンディショナは、商用電力系統からインバータ部２０→コンバータ部１０の経路で直流電源（蓄電池）に電力供給を行う潮流動作と、直流電源（蓄電池）からコンバータ部１０→インバータ部２０の経路で商用電力系統に電力供給を行う逆潮流動作との、２つの主要なモードをもっている。ここでは、発明の主旨から外れるため、これ以上の詳しい説明は省略する。
【００１６】
図９は従来技術のパワーコンディショナにおけるゲートドライバの動作を説明する波形図である。図９の（ｂ）は、スイッチング素子Ｑに対してＰＷＭ制御部４０から出力されているＰＷＭ制御信号Ｓ１の概略の波形を示す。図９の（ａ）は（ｂ）にタイミングが対応した波形図で、（ｂ）のＰＷＭ制御信号Ｓ１に基づき電気絶縁型の信号伝達素子５０から出力されるＰＷＭ制御信号Ｓ２がスイッチング素子Ｑのゲートに印加されているときのインバータ部２０からの正弦波出力波形を示す。図９の（ｃ）は（ａ）の４分の１周期相当の期間Ｔ１でのＰＷＭ制御信号Ｓ１のパルスＰ１の詳しい波形を示す。これはＰＷＭ制御部４０から電気絶縁型の信号伝達素子５０に向けて出力されるＰＷＭ制御信号Ｓ１である。
【００１７】
スイッチング素子Ｑのオン／オフ制御のためにＰＷＭ制御部４０から出力されるＰＷＭ制御信号Ｓ１はパルス状の矩形波であり、等価正弦波（近似正弦波不等幅）ＰＷＭ方式の場合には、パルス幅（“Ｈ”レベル区間の時間幅）が時系列的に変化するパルス波形となっている。それは、正弦波の半周期相当期間において、中央側が広幅、両端側が狭幅で、中央から両端にかけて順次にパルス幅が縮小していく波形である。この方式の場合には、インバータ部での直流−交流変換によって生成される交流波形が等価的に高精度な正弦波となる利点がある。また、一定のパルス幅の繰り返しパターンとなる矩形波ＰＷＭ方式に比べて、騒音・振動、効率、トルク脈動において性能が優れている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００９−１２４８２４号公報
【特許文献２】特開２０１２−３４４９０号公報
【特許文献３】特許第４４１７００５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
上記の従来技術の等価正弦波ＰＷＭ方式のゲートドライバにあっては、スイッチング素子における電力損失の問題がある。以下、この問題について説明する。
【００２０】
図９の（ｄ）は（ｃ）にタイミングが対応した波形図であり、電気絶縁型の信号伝達素子５０からスイッチング素子Ｑに出力されるＰＷＭ制御信号Ｓ２のパルスＰ２の波形である。
【００２１】
図示のように、インバータ部２０から出力される交流電圧の正弦波のゼロクロス点の付近でＰＷＭ制御信号Ｓ１のパルス幅が相当に小さくなる。電気絶縁型の信号伝達素子５０においては、その発光素子にパルス幅の小さいＰＷＭ制御信号Ｓ１が入力された場合、発光素子から受光素子への光信号の減衰のために、受光素子から出力されるパルスＰ２には波高値（電圧振幅）の低下が生じる。図９の（ｄ）はその様子を示す。
【００２２】
図９の（ｃ），（ｄ）に示すように、正弦波のゼロクロス点付近ではＰＷＭ制御信号Ｓ１の個々のパルスＰ１のパルス幅（時間幅）がかなり小さい。そのため、これを受けて電気絶縁型の信号伝達素子５０が出力するＰＷＭ制御信号Ｓ２の個々のパルスＰ２については、そのパルス電圧がゼロに、つまり無出力となってしまう可能性がある。あるいは、パルス電圧が電圧駆動型のスイッチング素子Ｑの導通閾値レベルＶthを下回ってしまう可能性がある。
【００２３】
一例として、１つ目の入力パルスＰ１１に対して出力パルスＰ２１はそのパルス電圧が大幅に減少してゼロとなり、２つ目の入力パルスＰ１２に対して出力パルスＰ２２はそのパルス電圧が減少して導通閾値レベルＶth未満となり、３つ目の出力パルスＰ２３はそのパルス電圧が導通閾値レベルＶthより大きいが元の入力パルスＰ１３に対してかなり減少している。
【００２４】
パルス電圧が導通閾値レベルＶth未満のパルスは、これをスイッチング素子Ｑのゲートに印加しても、そのスイッチング素子Ｑは反転動作することがない。また、パルス電圧が導通閾値レベルＶthを超えてはいるものの本来の規定のパルス電圧よりかなり低いレベルのパルスについては、これをスイッチング素子Ｑのゲートに印加しても、そのスイッチング素子Ｑの反転動作は不安定なものであるか、あるいは反転動作しない。
【００２５】
すなわち、スイッチング素子Ｑのゲートに対して無効なパルスあるいは非有効なパルスとなっており、このようなパルスを繰り返し印加することはスイッチング素子における電力損失の増加を招く。また、スイッチング素子の発熱昂進の問題も引き起こす。
【００２６】
パワーコンディショナ等の電力変換装置であるインバータではその変換効率の向上が重要な課題とされる。このような状況下では、変換効率が少しでも低下することは省エネルギー対応において大きな問題となる。
【００２７】
そしてさらに、パルス幅がパルス幅規定値以上あったとしても、電気絶縁型の信号伝達素子を通過する際にパルス電圧がスイッチング素子の導通閾値レベル未満になってしまうことがある。従来技術ではいずれもこのような観点からの対応はほとんどできないでいるのが実情である。
【００２８】
本発明は、このような事情に鑑みて創作したものであり、ＰＷＭ制御信号のパルス幅が小さい期間に生じる電圧駆動型のスイッチング素子の電力損失について、この電力損失を軽減し、インバータ等の負荷装置の電力効率の低下を抑制できるようにすることを目的としている。
【００２９】
なお、信号伝達素子については、必ずしも絶縁型の信号伝達素子とする必要はない。それは、次の理由による。すなわち、スイッチング素子を反転動作させるためのパルスをスイッチング素子のゲートに送出するにおいて、無効あるいは非有効なパルスの印加に起因する電力損失の軽減するための対策としては、必ずしも信号伝達素子が電気絶縁型であることを前提とする必要がないからである。
【課題を解決するための手段】
【００３０】
本発明は、信号伝達素子からスイッチング素子に向けて出力されるＰＷＭ制御信号の個々のパルスにつき、そのパルス波形がスイッチング素子の反転動作に支障を来すような不正常なものであると想定される場合には、その不正常なパルスの出力を制御することを通じて電圧駆動型のスイッチング素子の電力損失の課題を解決しようとするものである。
【００３１】
本発明によるゲートドライバは、ＰＷＭ制御部とスイッチング素子との間に介装されるものであって、ＰＷＭ制御部からのＰＷＭ制御信号を中継してスイッチング素子のゲートに伝達するものである。ＰＷＭ制御部からのＰＷＭ制御信号の入力端子とスイッチング素子のゲートへの出力端子との間には信号伝達素子が挿入されている。
【００３２】
このようなゲートドライバにおいて、本発明では、前記の信号伝達素子に対して直列にパルス通過制御部を挿入している。そのパルス通過制御部は、前記のＰＷＭ制御信号のパルス幅とパルス電圧とを検出し、その検出パルス幅がパルス幅規定値以上でかつ検出パルス電圧がパルス電圧規定値以上の場合に限り前記のＰＷＭ制御信号のパルスの通過を許容し、それ以外の場合にはパルスの通過を遮断するものとして構成されている。
【００３３】
上記構成の本発明のゲートドライバにおいては、パルス通過制御部においてパルス電圧のみならずパルス幅をもチェックするようにし、パルス電圧判定とパルス幅判定との２要素の論理積をもってＰＷＭ制御信号のパルス波形の正常・異常を判別することとしたので、スイッチング素子のゲートに対し反転動作上無駄になるパルス印加を生じさせないですむ。
【発明の効果】
【００３４】
本発明によれば、ＰＷＭ制御部からスイッチング素子までの信号伝達素子を介するＰＷＭ制御信号の信号伝達経路中にパルス通過制御部を介在させ、パルス電圧判定とパルス幅判定との２要素の論理積をもってＰＷＭ制御信号のパルス波形の正常・異常を判別するように構成している。そして、パルス電圧とパルス幅がともに条件を満たすパルスに限って通過を許容することとしてあるので、スイッチング素子のゲートには反転動作上無駄になるパルスを印加させないですむ。以上の結果として、電圧駆動型のスイッチング素子の電力損失を軽減し、スイッチング素子の発熱抑制とともにインバータ等の負荷装置の電力効率を改善することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態にかかわるゲートドライバが適用されるパワーコンディショナの概略構成図
【図２】本発明の実施の形態にかかわるゲートドライバの構成図
【図３】本発明の実施の形態にかかわるゲートドライバの動作説明図
【図４】本発明の実施の形態にかかわるゲートドライバの構成図
【図５】本発明の実施の形態にかかわるゲートドライバの構成図
【図６】本発明にかかわる実施例のゲートドライバの回路構成図
【図７】本発明にかかわる実施例のゲートドライバの動作を説明する波形図
【図８】従来技術のパワーコンディショナにおけるインバータの概略構成を示す回路図
【図９】従来技術のパワーコンディショナにおけるゲートドライバの動作を説明する波形図
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態にかかわるゲートドライバについて説明する。本発明によるゲートドライバは、主としてパワーコンディショナ等のインバータにおけるインバータ部での電力変換用またはコンバータ部での直流での昇圧用のブリッジ回路におけるスイッチング素子とＰＷＭ制御部との間に介装される。
【００３７】
パワーコンディショナなどにおけるインバータ（これは直流での昇圧用のコンバータ部と直流−交流変換用のインバータ部とからなる）のブリッジ回路を構成している複数のスイッチング素子のそれぞれに対して、それをオン／オフ制御するためのパルス列からなるＰＷＭ制御信号がＰＷＭ制御部から出力される。このＰＷＭ制御部とスイッチング素子との間をフィードバック的に中継してＰＷＭ制御信号を伝達するのがゲートドライバの役割である。ＰＷＭ制御部は２次側にあり、１次側のブリッジ回路に対するフィードバック制御のためには、２次側と１次側とを電気的に絶縁する必要があり、ＰＷＭ制御部とスイッチング素子との間のゲートドライバには電気絶縁型の信号伝達素子が設けられる。この信号伝達素子は、ＰＷＭ制御部からのＰＷＭ制御信号の入力端子とスイッチング素子のゲートへの出力端子との間に挿入される。電気絶縁型の信号伝達素子としては発光素子（発光ダイオード）と受光素子（フォトトランジスタ）からなるフォトカプラが好適例であるが、必ずしもそれのみに限定されるものではなく、電磁リレーや絶縁トランスなどであってもよい。ブリッジ回路については、フルブリッジ回路でもよいし、ハーフブリッジ回路でもよい。スイッチング素子としては電圧駆動型のものであって、パワー半導体のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が好適例であるが、必ずしもそれのみに限定されるものではなく、ＭＯＳＦＥＴなどであってもよい。
【００３８】
当該のゲートドライバにあっては、前記の電気絶縁型の信号伝達素子のほかに新たな構成要素としてパルス通過制御部を備えている。このパルス通過制御部は電気絶縁型の信号伝達素子に直列に挿入されている。パルス通過制御部は、入力されてくるＰＷＭ制御信号のパルス幅とパルス電圧とを検出し、その検出パルス幅がパルス幅規定値以上であるかのパルス幅判定と、検出パルス電圧がパルス電圧規定値以上であるかのパルス電圧判定とを行う。そして、パルス幅判定において検出パルス幅が規定値以上であり、かつ、パルス電圧判定において検出パルス電圧が規定値以上であれば、そのときに限ってＰＷＭ制御信号のパルスの通過を許容するが、それ以外の場合にはパルスの通過を遮断するという機能を備えている。
【００３９】
ゲートドライバの入力端子と出力端子との間のＰＷＭ制御信号の信号伝達経路中に介在させたパルス通過制御部は、そこを通過しようとするＰＷＭ制御信号のパルスにつき、そのパルス幅とパルス電圧とを検出する。そして、検出パルス幅をパルス幅規定値と比較し、検出パルス電圧をパルス電圧規定値と比較する。
【００４０】
（１）検出パルス幅がパルス幅規定値以上であり、かつ、検出パルス電圧がパルス電圧規定値以上である場合には、パルス通過制御部はＰＷＭ制御信号のパルスを通過させ、スイッチング素子のゲートへと送出する。
【００４１】
（２）検出パルス幅がパルス幅規定値以上であっても、検出パルス電圧がパルス電圧規定値未満である場合には、パルス通過制御部はＰＷＭ制御信号のパルスの通過を遮断する。
【００４２】
（３）検出パルス電圧がパルス電圧規定値以上であっても、検出パルス幅がパルス幅規定値未満である場合には、パルス通過制御部はＰＷＭ制御信号のパルスの通過を遮断する。
【００４３】
（４）検出パルス幅がパルス幅規定値未満で、かつ、検出パルス電圧がパルス電圧規定値未満の場合、これは上記の（２）または（３）に含まれるもので、当然に、パルス通過制御部はＰＷＭ制御信号のパルスの通過を遮断する。
【００４４】
ＰＷＭ制御信号のパルス幅がパルス幅規定値以上であって、一応、パルス電圧がパルス電圧規定値以上であると想定されるとしても、そのパルスはパルス通過制御部を通過したのちスイッチング素子のゲートに到達するまでの間に電圧振幅減衰を受けて、パルス電圧がパルス電圧規定値を下回る結果を招く可能性がある。そこで、本発明ではこの不都合をも避けるべく、パルス通過制御部においてパルス電圧をもチェックし、検出パルス電圧がパルス電圧規定値以上であればパルスの通過を許容するが、規定値未満であればスイッチング素子の反転動作に支障のおそれがあるものとして、パルスの通過を遮断することとしている。
【００４５】
一方、ＰＷＭ制御信号のパルス電圧がパルス電圧規定値以上であるとしても、そのパルスはパルス通過制御部を通過したのちスイッチング素子のゲートに到達するまでの間にパルス幅減衰を受けて、パルス幅がパルス幅規定値を下回る結果を招いたり、外乱ノイズ等の影響で波形乱れを受ける可能性がある。そこで、本発明ではこの不都合をも避けるべく、パルス通過制御部においてパルス電圧のみならずパルス幅をもチェックし、検出パルス幅がパルス幅規定値以上であればパルスの通過を許容するが、規定値未満であればスイッチング素子の反転動作に支障のおそれがあるものとして、パルスの通過を遮断することとしている。
【００４６】
以上のパルス電圧判定とパルス幅判定との２要素の論理積をもってＰＷＭ制御信号のパルス波形の正常・異常を判別することとしたので、スイッチング素子のゲートには反転動作上無駄になるパルス印加が発生しない。その結果、電圧駆動型のスイッチング素子の電力損失を軽減することが可能となり、インバータ等の負荷装置の電力効率の低下を抑制することができる。
【００４７】
以下、本発明の好ましい実施の形態のゲートドライバを図面を用いて説明する。
【００４８】
図１の（ａ）はパワーコンディショナの全体的な概略構成を示す。図１において、１は直流電源部（蓄電池）、２は系統連系保護装置、３は外部電力系統（商用交流電源）、１００はインバータ、１０はコンバータ部、２０はインバータ部、３０はローパスフィルタ、４０はマイコンの機能の一部として構成されるＰＷＭ制御部、Ａはゲートドライバである。例えばローパスフィルタ３０と系統連系保護装置２との間で電圧波形を監視し、ＰＷＭ制御部４０からゲートドライバＡを介してのフィードバック制御により波形を安定化させる。
【００４９】
図１の（ｂ）はゲートドライバＡの概略構成を示し、５０は電気絶縁型の信号伝達素子、６０はパルス通過制御部である。
【００５０】
図２はパルス通過制御部のより詳しい構成を表したゲートドライバＡの構成図である。図２の（ａ），（ｂ）は互いに異なる２つの態様を示している。６１はパルス通過制御部６０におけるパルス電圧判定部、６２はパルス通過制御部６０におけるパルス幅判定部、６３はゲートドライバＡの入力端子、６４は出力端子、６５は入力端子６３から出力端子６４に至る信号伝達経路である。
【００５１】
図２の（ａ），（ｂ）の場合、パルス通過制御部６０は、パルス電圧判定部６１とパルス幅判定部６２とを有している。パルス電圧判定部６１とパルス幅判定部６２とは信号伝達経路６５に直列に挿入されている。
【００５２】
図２の（ａ）の場合、パルス電圧判定部６１がパルス幅判定部６２よりも前段に位置している。
【００５３】
図２の（ｂ）の場合、上記とは逆に、パルス幅判定部６２がパルス電圧判定部６１よりも前段に位置している。
【００５４】
図２の（ａ）の場合のゲートドライバＡの詳しい動作は次のとおりである。図３の（ａ）を用いて説明する。
【００５５】
パルス通過制御部６０におけるパルス電圧判定部６１は、電気絶縁型の信号伝達素子５０から入力されてくるＰＷＭ制御信号Ｓ２のパルスＰ２のパルス電圧Ｖｐを検出し、その検出パルス電圧Ｖｐがパルス電圧規定値Ｖｐth以上であるかのパルス電圧判定を行う。そして、検出パルス電圧Ｖｐがパルス電圧規定値Ｖｐth以上であればパルスＰ２をそのまま通過させてパルス幅判定部６２へと出力する。
【００５６】
パルス通過制御部６０におけるパルス幅判定部６２は、パルス電圧判定部６１から入力されてくるＰＷＭ制御信号Ｓ２のパルスＰ２のパルス幅Ｔｐを検出し、その検出パルス幅Ｔｐがパルス幅規定値Ｔｐth以上であるかのパルス幅判定を行う。そして、検出パルス幅Ｔｐがパルス幅規定値Ｔｐth以上であればパルスＰ２をそのまま通過させて出力端子６４へと出力する。
【００５７】
具体例で説明すると、次のようになる。
【００５８】
図３の（ａ）に示すように、ＰＷＭ制御信号Ｓ２のパルスＰ２につき、そのパルス電圧Ｖｐがパルス電圧規定値Ｖｐth以上であれば、パルス電圧判定部６１はそのパルスＰ２を通過させる（上段の図（イ）参照）。
【００５９】
しかし、そのパルス電圧Ｖｐがパルス電圧規定値Ｖｐth未満であれば、パルス電圧判定部６１はそのパルスＰ２を遮断する（下段の図（ロ）参照）。
【００６０】
パルス電圧Ｖｐがパルス電圧規定値Ｖｐth以上であることからパルス電圧判定部６１を通過してパルス幅判定部６２に入力したパルスＰ２は、ここでパルス幅判定を受ける。そのパルス幅Ｔｐがパルス幅規定値Ｔｐth以上であれば、パルス幅判定部６２はそのパルスＰ２を通過させる（図（ハ）参照）。
【００６１】
しかし、そのパルス幅Ｔｐがパルス幅規定値Ｔｐth未満であれば、パルス幅判定部６２はそのパルスＰ２を遮断する（図（ニ）参照）。
【００６２】
図２の（ｂ）の場合のゲートドライバＡの詳しい動作は次のとおりである。図３の（ｂ）を用いて説明する。
【００６３】
パルス通過制御部６０におけるパルス幅判定部６２は、電気絶縁型の信号伝達素子５０から入力されてくるＰＷＭ制御信号Ｓ２のパルスＰ２のパルス幅Ｔｐを検出し、その検出パルス幅Ｔｐがパルス幅規定値Ｔｐth以上であるかのパルス幅判定を行う。そして、検出パルス幅Ｔｐがパルス幅規定値Ｔｐth以上であればパルスＰ２をそのまま通過させてパルス電圧判定部６１へと出力する。
【００６４】
パルス通過制御部６０におけるパルス電圧判定部６１は、パルス幅判定部６２から入力されてくるＰＷＭ制御信号Ｓ２のパルスＰ２のパルス電圧Ｖｐを検出し、その検出パルス電圧Ｖｐがパルス電圧規定値Ｖｐth以上であるかのパルス電圧判定を行う。そして、検出パルス電圧Ｖｐがパルス電圧規定値Ｖｐth以上であればパルスＰ２をそのまま通過させて出力端子６４へと出力する。
【００６５】
具体例で説明すると、次のようになる。
【００６６】
図３の（ｂ）に示すように、ＰＷＭ制御信号Ｓ２のパルスＰ２につき、そのパルス幅Ｔｐがパルス幅規定値Ｔｐth以上であれば、パルス幅判定部６２はそのパルスＰ２を通過させる（上段の図（イ）参照）。
【００６７】
しかし、そのパルス幅Ｔｐがパルス幅規定値Ｔｐth未満であれば、パルス幅判定部６２はそのパルスＰ２を遮断する（下段の図（ロ）参照）。
【００６８】
パルス幅Ｔｐがパルス幅規定値Ｔｐth以上であることからパルス幅判定部６２を通過してパルス電圧判定部６１に入力したパルスＰ２は、ここでパルス電圧判定を受ける。そのパルス電圧Ｖｐがパルス電圧規定値Ｖｐth以上であれば、パルス電圧判定部６１はそのパルスＰ２を通過させる（図（ハ）参照）。
【００６９】
しかし、そのパルス電圧Ｖｐがパルス電圧規定値Ｖｐthであれば、パルス電圧判定部６１はそのパルスＰ２を遮断する（図（ニ）参照）。
【００７０】
図４は別の実施の形態を示す。図４の場合、パルス通過制御部６０は、パルス電圧判定部６１とパルス幅判定部６２とゲート部６６とから構成されている。ゲート部６６が信号伝達経路６５に直列に挿入され、電気絶縁型の信号伝達素子５０とゲート部６６との間で信号伝達経路６５からパルス電圧判定部６１とパルス幅判定部６２とが分岐されている。
【００７１】
図４の場合、パルス電圧判定部６１とパルス幅判定部６２とは前段・後段の関係ではなく、並列的な関係となっている。電気絶縁型の信号伝達素子５０からの出力をゲート部６６に入力すると、ゲート部６６はパルス電圧判定部６１の出力とパルス幅判定部６２の出力との論理積で通過の許容／遮断を制御する。
【００７２】
図４の場合のゲートドライバＡの詳しい動作は次のとおりである。電気絶縁型の信号伝達素子５０からのＰＷＭ制御信号Ｓ２のパルスＰ２は、信号伝達経路６５で分岐してパルス電圧判定部６１とパルス幅判定部６２とに入力され、それぞれにおいてパルス電圧判定とパルス幅判定とを受ける。それぞれの判定信号Ｓ６１，Ｓ６２はゲート部６６に入力される。ゲート部６６は２つの判定信号Ｓ６１，Ｓ６２の論理積をもって信号伝達素子５０からのパルスＰ２の通過／遮断を制御する。すなわち、パルス電圧判定部６１からの判定信号Ｓ６１とパルス電圧判定部６１からの判定信号Ｓ６２とがともにアサート（有効）状態であれば、ゲート部６６はパルスＰ２を通過させる。それ以外の場合はパルスＰ２を遮断する。
【００７３】
本発明の好ましい一態様として、図５に示すものもある。図５に示すように、パルス通過制御部６０においては、パルス電圧判定部６１が電気絶縁型の信号伝達素子５０の後段に挿入されているのに対して、パルス幅判定部６２は電気絶縁型の信号伝達素子５０の前段に挿入されている。パルス電圧判定部６１が判定対象とするのは図２の場合と同様に信号伝達素子５０から入力されてくるパルスＰ２であるが、パルス幅判定部６２が判定対象とするのは図２とは異なり、信号伝達素子５０に入力される前のＰＷＭ制御部４０からのＰＷＭ制御信号Ｓ１のパルスＰ１である。この実施の形態は、パルス電圧Ｖｐは電気絶縁型の信号伝達素子５０の通過の前後で低下する傾向があるのに対して、パルス幅Ｔｐは電気絶縁型の信号伝達素子５０の通過の前後でほとんど変わらないとの知見に基づいたものである。
【００７４】
なお、図示は省略するが、図５の構成の考え方を図４の構成に適用してもよい。すなわち、図４においてパルス幅判定部６２の位置を変えて電気絶縁型の信号伝達素子５０の前段に移した構成である。
【００７５】
以上、複数の形態について説明してきたが、いずれにしても、ＰＷＭ制御部４０からスイッチング素子Ｑまでの電気絶縁型の信号伝達素子５０を介するＰＷＭ制御信号の信号伝達経路６５中にパルス通過制御部６０を介在させ、パルス電圧判定とパルス幅判定との２要素の論理積をもってＰＷＭ制御信号のパルス波形の正常・異常を判別するように構成している。そして、パルス通過制御部６０はパルス電圧とパルス幅がともに条件を満たすパルスに限って通過を許容することとしてあるので、スイッチング素子Ｑのゲートには反転動作上無駄になるパルスを印加させないですむ。以上の結果として、電圧駆動型のスイッチング素子Ｑの電力損失を軽減し、スイッチング素子Ｑの発熱抑制とともにインバータ１００の電力変換効率を改善することができる。
【００７６】
なお、ブリッジ回路としては、インバータにおける直流−交流変換用のインバータ部でのブリッジ回路を対象としてもよいし、あるいは、インバータにおける直流での昇圧用のコンバータ部（ＤＣ−ＤＣコンバータ）でのブリッジ回路を対象としてもよい。また、ブリッジ回路としては、フルブリッジ回路を対象としてもよいし、あるいは、ハーフブリッジ回路を対象としてもよい。
【実施例】
【００７７】
以下、本発明にかかわるゲートドライバの実施例を、図面を参照して詳細に説明する。本実施例においては、従来技術の説明で用いた図８の構成が踏襲される。ただし、本実施例ではゲートドライバＡの構成が従来技術とは相違する。
【００７８】
図６は本発明にかかわる実施例のゲートドライバの構成を示す概略の回路構成図である。図６に示すように、ＰＷＭ制御部４０としてのマイコン（マイコンピュータ）とインバータ部２０における各スイッチング素子Ｑのゲートとの間に介装されるゲートドライバＡは、電気絶縁型の信号伝達素子５０としてのフォトカプラ５１、増幅用のオペアンプ５２、パルス電圧判定部６１、パルス幅判定部６２、増幅兼波形整形用のバッファ５３を備えている。フォトカプラ５１は空間を隔てて対向配置された発光ダイオード５１ａとフォトトランジスタ５１ｂで構成されている。バッファ５３はＮＰＮ型トランジスタＱ１とＰＮＰ型トランジスタＱ２のコンプリメンタリ（相補）接続となっている。スイッチング素子Ｑとしては、パワー半導体のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が用いられている。
【００７９】
図７は本実施例のゲートドライバの動作波形図である。図７の（ａ），（ｂ），（ｃ）は従来技術の場合の図９の（ａ），（ｂ），（ｃ）と同じ内容であるので、その説明を省略する。本実施例の場合、図７の（ｄ）に示すように、パルス通過制御部６０は、ＰＷＭ制御信号Ｓ１のパルス幅が相当に小さくなる交流電圧の正弦波のゼロクロス点の付近において、パルス幅Ｔｐがパルス幅規定値Ｔｐthよりも小さいパルスおよびパルス電圧Ｖｐがパルス電圧規定値Ｖｐthよりも低いパルス（Ｐ２１，Ｐ２２，Ｐ２３）に対しては、その通過を遮断する。
【００８０】
従来技術の場合、これらのパルスＰ２１，Ｐ２２，Ｐ２３はスイッチング素子Ｑの反転動作に無効なものであるにもかかわらず通過させてスイッチング素子Ｑのゲートに印加していたため、スイッチング素子Ｑにおける電力損失を招いていた。これに対して本実施例の場合は、その不都合が回避されることになる。その結果、電圧駆動型のスイッチング素子Ｑの電力損失を軽減することが可能となり、インバータの電力変換効率の低下を抑制することができる。
【００８１】
なお、電気絶縁型の信号伝達素子５０としてはトランスタイプも用いることができる。また、絶縁機能がないゲートドライバにも応用できる。
【産業上の利用可能性】
【００８２】
本発明は、パワーコンディショナなどのインバータブリッジ回路におけるスイッチング素子とＰＷＭ制御部との間に介装されるゲートドライバにおいて、そのまま出力してスイッチング素子のゲートに印加すれば無効あるいは非有効なパルスとなってしまう場合でも、そのようなパルスの通過を遮断し、もって、スイッチング素子における電力損失や発熱昂進の問題を解決する技術として有用である。
【符号の説明】
【００８３】
４０  ＰＷＭ制御部（マイコン）
５０  電気絶縁型の信号伝達素子（フォトカプラ）
６０  パルス通過制御部
６１  パルス電圧判定部
６２  パルス幅判定部
６３  入力端子
６４  出力端子
６５  信号伝達経路
６６  ゲート部
１００  インバータ（負荷装置）
Ａ  ゲートドライバ
Ｑ１１，Ｑ１２  スイッチング素子（ＩＧＢＴ）
Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４  スイッチング素子（ＩＧＢＴ）
Ｓ１  ＰＷＭ制御部から出力されるＰＷＭ制御信号
Ｓ２  電気絶縁型の信号伝達素子を通過したＰＷＭ制御信号
Ｓ６１，Ｓ６２  判定信号
Ｐ１  ＰＷＭ制御部から出力されるＰＷＭ制御信号のパルス
Ｐ２  電気絶縁型の信号伝達素子を通過したＰＷＭ制御信号のパルス
Ｖｐ  パルス電圧
Ｖｐth  パルス電圧規定値
Ｔｐ  パルス幅
Ｖｐth  パルス電圧規定値
【図１】
2014197944.tif 000003
【図２】
2014197944.tif 000004
【図３】
2014197944.tif 000005
【図４】
2014197944.tif 000006
【図５】
2014197944.tif 000007
【図６】
2014197944.tif 000008
【図７】
2014197944.tif 000009
【図８】
2014197944.tif 000010
【図９】
2014197944.tif 000011