(57)【要約】【課題】ＷＬＣＳＰと配線基板との間の電気抵抗を小さくすることが可能な半導体装置の製造方法を提供する。【解決手段】半導体チップを有する半導体基板の一面に形成した配線部上に、前記半導体チップの厚さ方向に立設する銅または銅合金からなる柱状電極を形成するとともに、前記配線部を覆い、かつ前記柱状電極の電極面を露出させるように前記半導体基板に絶縁層を形成する工程と、前記柱状電極の前記電極面に酸化銅（ＩＩ）からなる酸化層を形成する工程と、前記半導体基板から前記半導体チップごとに切り出してなる半導体装置を配線基板に実装する際に、前記酸化層を還元させて前記電極面を金属面としてから、前記柱状電極を前記配線基板の端子部に接合させる工程と、を有する。【選択図】図１
2014165442.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを有する半導体基板の一面に形成した配線部上に、前記半導体チップの厚さ方向に立設する銅または銅合金からなる柱状電極を形成するとともに、前記配線部を覆い、かつ前記柱状電極の電極面を露出させるように前記半導体基板に絶縁層を形成する工程と、
前記柱状電極の前記電極面に酸化銅（ＩＩ）からなる酸化層を形成する工程と、
前記半導体基板から前記半導体チップごとに切り出してなる半導体装置を配線基板に実装する際に、前記酸化層を還元させて前記電極面を金属面としてから、前記柱状電極を前記配線基板の端子部に接合させる工程と、
を具備してなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＷＬＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）は、半導体基板に形成した多数の半導体チップを切り出す前に、半導体チップの一面上に、配線部や電極部を形成し、配線部や電極部を封止する絶縁層を形成してから半導体基板から切り出して製造したものである。
近年では、ＷＬＣＳＰを回路基板に埋め込むＥＷＬＰ（Ｅｍｂｅｄｄｅｄ  Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）等の技術が進展している。
【０００３】
上述のＷＬＣＳＰにおいては、半導体チップの一面上に形成された配線部に金属または合金からなる柱状電極を立設させ、この柱状電極上に半田ボールを形成するか、あるいは柱状電極をそのまま端子としている。
例えば、特許文献１には、半導体素子の主面に選択的に形成されたポリイミド等の有機絶縁膜と、該有機絶縁膜が形成されていない箇所に形成された複数の導電部と、該導電部上に設けられた凸状の外部接続端子を備えた基板が開示されている。特許文献１の基板の外部接続端子は、例えば金で形成されている。
【０００４】
また、特許文献２には、第１半導体チップの主表面と側壁面と不載置面の上に、絶縁膜及び再配線層等を覆う封止層が設けられた基板が開示されている。該基板の封止部は、ポスト部の周囲を埋め込んでおり、該ポスト部の電極面となる球状端面を露出させている。特許文献２のポスト部は、銅で形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２１２１４６号公報
【特許文献２】特開２００５−１０８８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＷＬＣＳＰを製造する際に、従来のように半導体チップの柱状電極を高価な金で形成するか、あるいは銅からなる柱状電極に金めっきを施したものとすると、製造コストが増大してしまう。また、銅からなる柱状電極を用いた場合、柱状電極形成工程の終了後から配線基板への実装工程までの間に、柱状電極の露出面（電極面）の銅が自然酸化され、さらに空気中の硫黄酸化物等と反応することによって、電極面に塩基性硫酸銅や塩基性炭酸銅の混合物が形成される。その結果、ＷＬＣＳＰと配線基板との電気抵抗が増大する問題がある。
【０００７】
この発明は、上述した事情に鑑みてなされたものであって、ＷＬＣＳＰと配線基板との間の電気抵抗を小さくすることが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、半導体チップを有する半導体基板の一面に形成した配線部上に、前記半導体チップの厚さ方向に立設する銅または銅合金からなる柱状電極を形成するとともに、前記配線部を覆い、かつ前記柱状電極の電極面を露出させるように前記半導体基板に絶縁層を形成する工程と、前記柱状電極の前記電極面に酸化銅（ＩＩ）からなる酸化層を形成する工程と、前記半導体基板から前記半導体チップ毎に切り出してなる半導体装置を配線基板に実装する際に、前記酸化層を還元させて前記電極面を金属面としてから、前記柱状電極を前記配線基板の端子部に接合させる工程と、を具備してなることを特徴とする半導体装置の製造方法を提案している。
【０００９】
本発明によれば、絶縁層の形成工程の後に柱状電極の電極面に酸化銅（ＩＩ）からなる酸化層を形成し、その後、半導体装置としたものを配線基板に実装する際に酸化層を還元して金属面とした電極面とするので、電極面を金属面としたままで配線基板に実装でき、半導体装置と配線基板との電気抵抗が小さくなる。
【発明の効果】
【００１０】
本発明によれば、ＷＬＣＳＰと配線基板との間の電気抵抗を小さくすることが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る半導体装置の概略構成を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図５】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図６】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図８】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図９】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１０】本発明の実施形態に係る半導体装置を組み込んだ基板の製造工程を示す断面図である。
【図１１】本発明の実施形態に係る半導体装置を組み込んだ基板の製造工程を示す断面図である。
【図１２】本発明の実施形態に係る半導体装置を組み込んだ基板の製造工程を示す断面図である。
【図１３】本発明の実施形態に係る半導体装置を組み込んだ基板の製造工程を示す断面図である。
【図１４】本発明の実施形態に係る半導体装置を組み込んだ基板の製造工程を示す断面図である。
【図１５】本発明の実施形態に係る半導体装置を組み込んだ基板の製造工程を示す断面図である。
【図１６】本発明の実施形態に係る半導体装置を組み込んだ基板の製造工程を示す断面図である。
【図１７】本発明の実施形態に係る半導体装置を組み込んだ基板の製造工程を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明を適用した半導体装置の製造方法について、図１〜図１７を参照して説明する。また、図１〜図１７においては、同一の構成要素には同一の符号を付し、説明を省略する。なお、以下の説明で用いる図面は模式的なものであり、長さ、幅及び厚みの比率等は実際のものと同一とは限らない。
【００１３】
図１は本発明に係る一実施形態であるＷＬＣＳＰ１（半導体装置）の断面図を示している。
ＷＬＣＳＰ１は、半導体チップ３と、パッド電極２７と、パッシベーション膜５と、配線部１５（配線部）と、柱状電極４５と、絶縁層１７（絶縁層）と、酸化層７を備えている。
【００１４】
半導体チップ３は、例えばシリコンからなる基板の表面にトランジスタ等の各種半導体素子からなる半導体回路が形成されて構成されている。なお、本実施形態の半導体チップ３は、シリコンウエハ（半導体基板）に複数の半導体回路が形成され、その後、半導体回路ごとに半導体基板が切り出されてなるものである。なお、図１〜図１７には、半導体基板内の１つの半導体チップ３を図示している。
半導体チップ３は、一般の半導体装置に使用する従来の半導体チップと同様に構成されているため、その説明を省略する。
【００１５】
図１に示すように、パッド電極２７は、例えばアルミニウムから形成され、半導体チップ３の主面（一面）３ａ側に埋め込まれて形成されている。パッド電極２７は、半導体チップ３やパッド電極２７に接続する回路等の動作に応じて、電源用、接地用または信号用の端子として用いられる。
【００１６】
半導体チップ３には、パッド電極２７を避けて主面３ａを被覆するパッシベーション膜５が形成されている。パッシベーション膜５には、パッド電極２７が露出するように、開口部５ｂが形成されている。パッシベーション膜５は、例えば二酸化シリコンからなる絶縁膜と、窒化シリコンからなる薄膜状の絶縁膜とを順次重ねて形成したものであり、高い耐熱性及び電気絶縁性を有している。図１〜図９に示す５ａは、パッシベーション膜５の表面を示す。
【００１７】
配線部１５は、開口部５ｂを埋めるようにして、パッド電極２７に接続されている。また、配線部１５はパッド電極２７からパッシベーション膜５の上に延在している。パッド電極２７及び配線部１５は、単数形成されるとしてもよく、図１に示すように、複数形成されるとしてもよい。図１に例示したように配線部１５が複数の配線１５Ａ〜１５Ｇから構成される場合には、複数のパッド電極２７にそれぞれ配線１５Ａ〜１５Ｇを接続させることができる。なお、図１では配線１５Ｂ〜１５Ｆに接続されるパッド電極２７の図示を省略している。図１及び図３〜図９に示す５４は、配線部１５の開口部を示す。
【００１８】
柱状電極４５は、配線部１５の表面１５ａから絶縁層１７の表面１７ａに向けて、半導体チップ３の厚さ方向に立設されている。柱状電極４５の形状は、例えば円柱状でもよい。前述のように、配線部１５が複数の配線１５Ａ〜１５Ｇから構成される場合は、それぞれの配線１５Ａ〜１５Ｇに柱状電極４５Ａ〜４５Ｇがそれぞれ接続されている。柱状電極４５は、銅または銅合金から形成されており、その上端の電極面４５ａが絶縁層１７の表面１７ａと共に略同一平面を形成している。
【００１９】
酸化層７は、柱状電極４５の電極面４５ａに設けられており、酸化銅（ＩＩ）により構成されている。後のＷＬＣＳＰ１の製造方法で説明するように、酸化層７は、柱状電極４５の形成直後から、ＷＬＣＳＰ１が実装される配線基板の配線に柱状電極４５が接合される直前まで酸化銅（ＩＩ）であって、配線６に柱状電極４５が接合される直前に還元されて金属銅となる。
【００２０】
絶縁層１７は、樹脂モールド等の絶縁材料から形成されており、パッシベーション膜５及び配線部１５を覆い、かつ柱状電極４５の電極面４５ａを露出させるように設けられている。
【００２１】
次に、ＷＬＣＳＰ１の製造方法について説明する。
先ず、図２に示すように、パッド電極２７上に開口部５ｂが位置するように半導体チップ３の主面３ａにパッシベーション膜５を形成する。
【００２２】
次いで、図３に示すように、配線部１５を形成する部分を除くパッシベーション膜５の表面５ａにレジスト層５５を形成する。レジスト層５５の形成領域は、配線部１５の開口部５４を形成する領域を含んでいる。続いて、レジスト層５５が形成されていない部分、すなわち、パッシベーション膜５が露出している部分を例えば銅で埋めて配線部１５を形成する。このとき、配線部１５の表面１５ａは、レジスト層５５の表面５５ａよりも若干低く形成される。
【００２３】
配線部１５の形成後には、図４に示すように、レジスト層５５を除去する。本工程により、半導体チップ３の主面３ａ上に複数の配線１５Ａ〜１５Ｇからなる配線部１５が形成される。
【００２４】
次に、柱状電極４５を形成する部分を除く配線部１５の表面１５ａ及び配線部１５の開口部５４にレジスト層５７を形成する。この状態においては、配線部１５の表面１５ａが露出する。
続いて、図５に示すように、レジスト層５７が形成されていない部分、すなわち、配線部１５が露出している部分を銅または銅合金で埋めて柱状電極４５を形成する。この柱状電極４５の形成後には、図６に示すように、レジスト層５７を除去する。本工程により、複数の配線１５Ａ〜１５Ｇに接続する柱状電極４５Ａ〜４５Ｇが形成される。
【００２５】
次に、図７に示すように、パッシベーション膜５及び配線部１５の露出している表面５ａ，１５ａを覆うとともに柱状電極４５の上端の電極面４５ａを露出させるようにして、配線部１５及び柱状電極４５を絶縁層１７により封止する。
【００２６】
次に、図８に示すように、露出している柱状電極４５の電極面４５ａに、酸化銅（ＩＩ）からなる酸化層７を形成する。酸化層７の形成方法としては、例えばオゾン酸化法、プラズマ酸化法、ＭＯＣＶＤ法による酸化銅（ＩＩ）薄膜の形成等を用いることができる。
【００２７】
オゾン酸化法により酸化層７を形成する場合は、例えば柱状電極４５を形成した半導体チップ３をスパッタ装置に取り付け、スパッタ装置の真空チャンバを１．０×１０−７Ｔｏｒｒ以下になるように真空排気した後、４ｍＴｏｒｒのアルゴンガスを真空チャンバに導入する。無声放電式のオゾン発生器に純度が９９．９９９９％程度の酸素を導入し、例えば５分間放置し、柱状電極４５の電極面４５ａの酸化処理を行う。これにより、柱状電極４５の電極面４５ａに酸化銅（ＩＩ）からなる酸化層７が形成される。
【００２８】
プラズマ酸化法により酸化層７を形成する場合は、オゾン酸化法と同様に、例えば柱状電極４５を形成した半導体チップ３をスパッタ装置に取り付け、スパッタ装置の真空チャンバを１．０×１０−７Ｔｏｒｒ以下になるように真空排気した後、４ｍＴｏｒｒのアルゴンガスを真空チャンバに導入する。そして、４ｍＴｏｒｒのアルゴンガス雰囲気下及び５０Ｔｏｒｒの酸素雰囲気下において、５０Ｗの高周波プラズマにより柱状電極４５の電極面４５ａに対して約２分間の酸化処理を実施する。これにより、柱状電極４５の電極面４５ａに酸化銅（ＩＩ）からなる酸化層７が形成される。
【００２９】
また、ＭＯＣＶＤ法により酸化層７を形成する場合は、例えば真空状態で柱状電極４５を形成後、銅（ＩＩ）２，４−ペンタンジオナートを原料として柱状電極４５の電極面４５ａに酸化銅（ＩＩ）を成膜してもよい。
なお、酸化銅（ＩＩ）からなる酸化層７を形成できれば、酸化層７の形成方法は上記方法に限定されない。
【００３０】
その後、シリコンウエハを半導体チップ３ごとに切り出すことで、図８に示すような半導体チップ３と配線層１５と柱状電極４５と絶縁層１７を少なくとも備えた半導体装置１とする。この半導体装置１は、図８に示すごとく、柱状電極４５の電極面４５ａに酸化層７が形成された状態になっている。
【００３１】
次に半導体装置１を配線基板３１に実装する。配線基板３１には、従来から部品内蔵基板に使用されている配線基板を用いることができる。このような配線基板３１としては、例えば、ガラス繊維を補強材とし、エポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂等からなる基板が挙げられる。また、配線基板３１には、その上面及び下面を貫通するように複数の配線６が設けられている。配線６には、図１０に示すように配線基板３１に実装する半導体装置１の柱状電極４５に接合可能な端子部６ａが設けられている。配線６は、例えば、銅または銅合金から形成されている。
【００３２】
次に、図９に示すように、柱状電極４５の酸化層７を還元する。酸化層７の還元方法は、水素等との加熱処理等の還元方法を用いればよい。具体的には、例えば半導体装置１を水素または一酸化炭素気流中で２５０℃に加熱する。酸化銅（ＩＩ）は塩基性酸化物であるため、このような加熱処理により、酸化層７は下記のように酸と反応して塩を作り、金属銅に還元される。
ＣｕＯ＋Ｈ２→Ｃｕ＋Ｈ２Ｏ、
ＣｕＯ＋ＣＯ→Ｃｕ＋ＣＯ２、
２ＣｕＯ＋Ｃ→２Ｃｕ＋ＣＯ２
【００３３】
上記のように、一度酸化した電極面４５ａを還元することで、電極面４５ａがやや粗面化し、その後の接合工程において、端子部６ａとの接合強度が向上する。また、酸化層７を還元することで電極面４５ａが絶縁層１７の上面１７ａの位置から後退することがなく、端子部６ａと柱状電極４５を接合する際にギャップが生じるおそれがない。
なお、酸化銅には酸化銅（Ｉ）もあるが、酸化銅（Ｉ）は簡易な手段で金属銅に還元できないので、本発明では酸化銅（ＩＩ）を用いることが好ましい。
【００３４】
酸化層７の還元後直ちに、図１０に示すように、配線基板３１の配線６と、半導体装置１の柱状電極４５とを対向させて、半導体装置１を配線基板３１上に降下させる。
次に、図１１に示すように、配線基板３１の配線６に、半導体チップをフェイスダウン状態で実装する。実装方法としては、熱圧着法、超音波接合法等の既存の技術を用いることができる。
上記工程により、柱状電極４５の電極面４５ａが、半導体装置１の配線基板３１への実装前に自然酸化してしまうことを確実に防止できる。
【００３５】
この後、配線基板３１と半導体装置１との接続を補強するために必要に応じて、図１２に示すように、ディスペンサ（図示略）を用いてノズル２０から、ペースト状のアンダーフィル材８を注入し、硬化させる。なお、前工程において半導体装置１の配線基板３１への実装方法として、熱圧着法を用いる場合は、アンダーフィル材８を配線基板３１と半導体装置１との間隙に注入した後、半導体装置１を配線基板３１上に実装し、アンダーフィル材８を硬化収縮させる。
【００３６】
次に、図１３に示すように、半導体装置１の幅方向両側に強化樹脂３３´を設置し、これらの構造体を厚さ方向両側から２枚のプリプレグ４で挟む。強化樹脂３３´の材質には、例えば既存のカーボン繊維材を用いることができる。また、プリプレグ４の材質には、例えばガラス繊維を補強材とするとともにエポキシ樹脂をマトリックス樹脂とするガラス繊維強化樹脂を用いることができる。
この後、例えば１８０〜２５０℃の温度で加熱すると共に、約１．７〜５．０ＭＰａの圧力で強化樹脂３３´とプリプレグ４を加圧し、硬化させる。このとき、半導体装置１の側面及び下面付近には、硬化後の強化樹脂３３においてカーボン繊維材を包容する樹脂３３ａ（図１４）、あるいは上面のプリプレグ４におけるガラス繊維を包容する樹脂材料がはみ出る。
【００３７】
次に、配線基板３１上に実装された半導体装置１の両側面よりも外側、即ち、半導体装置１の実装領域よりも外側に、例えばドリル加工により、プリプレグ４、強化樹脂３３、配線基板３１を貫通するスルーホール３９を形成する。続いて、例えば印刷法等により、図１５に示すように、スルーホール３９内にエポキシ樹脂等から成る絶縁性樹脂１１を充填し、スルーホール３９内を穴埋めする。この後、スルーホール３９の形成に用いた方法と同様の方法等により、スルーホール３９内に充填された絶縁性樹脂１１に対し、スルーホール３９よりも径の小さい径を有する孔が貫通形成される。本工程により、後工程においてスルーホール３９内に形成される強化樹脂３３と後述する配線部３５との絶縁性を確保することができる。
【００３８】
この後、例えばスルーホール３９の内壁面に設けられた絶縁性樹脂１１の粗化を図るデスミア処理を行い、スルーホール３９内における絶縁性樹脂１１上及びプリプレグ４上に、無電解めっき及び電気めっきを行って、銅膜を形成する。
次に、図１６に示すように、プリプレグ４上に形成された銅膜をパターニングし、エッチング処理により、銅からなる配線部３５を形成する。
【００３９】
次に、図１７に示すように、プリプレグ４上に設けられた配線部３５及びプリプレグ４上に、絶縁層１２を選択的に形成する。その後、絶縁層１２が設けられておらず露出している配線部３５の表面に表面処理を施してもよい。これにより、半導体装置１を組み込んだ半導体モジュール５０が形成される。
【００４０】
本実施形態の半導体装置１の製造方法によれば、半導体装置１の柱状電極４５の電極面４５ａに、安定した酸化銅（ＩＩ）からなる酸化層７を形成する。そして、半導体装置１を配線基板３１に実装する際に、酸化層７を還元または除去し、露出した銅からなる柱状電極４５の電極面４５ａが自然酸化する前に、配線基板３１の配線６の端子部６ａと接合する。これにより、半導体装置１の柱状電極４５の形成工程から半導体装置１の配線基板３１への実装工程までの間における、柱状電極４５の電極面４５ａの自然酸化を確実に防止できる。また、酸化層７の材質を塩基性酸化物である酸化銅（ＩＩ）とすることにより、酸化層７の還元または除去を容易に行うことができる。更に、電極面４５ａの自然酸化を防ぐために、柱状電極４５の材質として高価な金等の金属材料を選択する、あるいは電極面４５ａに金等の金属めっきを施す必要がなく、半導体装置１の製造コスト増大を回避できる。
【００４１】
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４２】
１…半導体装置、３…半導体チップ、３ａ，５ａ，１５ａ，１７ａ，４５ａ，５５ａ…表面、４…プリプレグ、５…パッシベーション膜、５ｂ，５４…開口部、６，１５Ａ，１５Ｂ，１５Ｃ，１５Ｄ，１５Ｅ，１５Ｆ，１５Ｇ…配線、６ａ…端子部、７…酸化層、１２…絶縁層、１５…配線部（配線部）、１７…絶縁層（絶縁層）、２０…ノズル、２７…パッド電極、３１…配線基板、３３，３３´…強化樹脂、３５…配線部、３９…スルーホール、４５，４５Ａ，４５Ｂ，４５Ｃ，４５Ｄ，４５Ｅ，４５Ｆ，４５Ｇ…柱状電極、４５ａ…電極面、５０…半導体モジュール、５５，５７…レジスト層
【図１】
2014165442.tif 000003
【図２】
2014165442.tif 000004
【図３】
2014165442.tif 000005
【図４】
2014165442.tif 000006
【図５】
2014165442.tif 000007
【図６】
2014165442.tif 000008
【図７】
2014165442.tif 000009
【図８】
2014165442.tif 000010
【図９】
2014165442.tif 000011
【図１０】
2014165442.tif 000012
【図１１】
2014165442.tif 000013
【図１２】
2014165442.tif 000014
【図１３】
2014165442.tif 000015
【図１４】
2014165442.tif 000016
【図１５】
2014165442.tif 000017
【図１６】
2014165442.tif 000018
【図１７】
2014165442.tif 000019