(57)【要約】【課題】入力電圧範囲または出力電圧可変範囲によらずスイッチング電源の電源特性の劣化を抑制すること。【解決手段】ＬＬＣ共振回路およびスイッチ素子Ｑ１、Ｑ２を有するスイッチング電源１は、出力電圧の電圧値と、基準電圧源Ｖｒｅｆの電源電圧により定まる出力電圧の目標値と、の誤差を検出し、検出結果に応じた電流をフォトトランジスタＰＣ２に流す。また、制御回路１０により、スイッチング電源１の発振周波数に応じて比例ゲインを制御し、制御した比例ゲインと、端子Ｐ１の電圧と、に基づいてスイッチ素子Ｑ１、Ｑ２のオン・オフの周波数を制御する。【選択図】図１
2014054038.tif 000002
【特許請求の範囲】
【請求項１】
共振回路およびスイッチ素子を有するスイッチング電源であって、
前記スイッチング電源の発振周波数に応じて比例ゲインを制御する制御手段を備えることを特徴とするスイッチング電源。
【請求項２】
前記制御手段は、
出力電圧または出力電圧に応じた電圧に基づいて、前記スイッチング電源の発振周波数を求める発振周波数算出手段と、
前記発振周波数算出手段により求められた発振周波数に応じて比例ゲインを制御する補正手段と、
前記出力電圧または出力電圧に応じた電圧と、前記補正手段により制御された比例ゲインと、に基づいて前記スイッチ素子のオン・オフの周波数を制御するスイッチ素子制御手段と、を備えることを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記発振周波数算出手段は、
前記発振周波数と、比例ゲインと、の関係を示す情報を予め保持しており、
前記情報を用いて、前記発振周波数に応じた比例ゲインの値を求めることを特徴とする請求項２に記載のスイッチング電源。
【請求項４】
前記発振周波数算出手段が予め情報を保持する前記発振周波数と、比例ゲインと、の関係は、線形または非線形であることを特徴とする請求項３に記載のスイッチング電源。
【請求項５】
前記出力電圧または出力電圧に応じた電圧は、出力電圧の電圧値と、当該出力電圧の目標値と、の誤差電圧であることを特徴とする請求項２から４のいずれかに記載のスイッチング電源。
【請求項６】
前記制御手段は、前記スイッチング電源の１次側に設けられ、
前記出力電圧または出力電圧に応じた電圧を、前記スイッチング電源の２次側から１次側に信号伝達する伝達手段を備えることを特徴とする請求項２から５のいずれかに記載のスイッチング電源。
【請求項７】
前記制御手段は、前記スイッチング電源の２次側に設けられ、前記スイッチ素子のオン・オフの周波数を制御する制御信号を、当該スイッチング電源の２次側から１次側に信号伝達する伝達手段を介して、前記スイッチ素子に伝達することを特徴とする請求項２から５のいずれかに記載のスイッチング電源。
【請求項８】
前記制御手段は、入力電圧が予め定められた閾値以下である場合に、前記比例ゲインを制御することを特徴とする請求項１または７のいずれかに記載のスイッチング電源。
【請求項９】
請求項１から８のいずれかに記載のスイッチング電源において、
前記スイッチング電源の入力部に力率改善回路を備えることを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
従来、共振回路を有するスイッチング電源が提案されている（例えば、特許文献１、２参照）。
【０００３】
［スイッチング電源１００の構成］
図７は、従来例に係るスイッチング電源１００の回路図である。スイッチング電源１００は、トランスＴと、トランスＴの１次巻線Ｗ１に接続された１次側回路と、トランスＴの２次巻線Ｗ２、Ｗ３に接続された２次側回路と、を備える。
【０００４】
まず、１次側回路について説明する。１次側回路は、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２と、制御回路１１０と、キャパシタＣ１と、インダクタＬと、フォトトランジスタＰＣ２と、を備える。
【０００５】
スイッチ素子Ｑ１、Ｑ２はハーフブリッジ回路を形成しており、スイッチ素子Ｑ１のドレインには、入力端子ＩＮが接続される。スイッチ素子Ｑ２のソースには、基準電位源に接続された入力端子ＧＮＤが接続される。スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ２のドレインとには、キャパシタＣ１およびインダクタＬを介して、１次巻線Ｗ１の一端が接続される。キャパシタＣ１とインダクタＬと１次巻線Ｗ１とは、ＬＬＣ共振回路を形成する。１次巻線Ｗ１の他端には、入力端子ＧＮＤが接続される。
【０００６】
スイッチ素子Ｑ１のゲートには、制御回路１１０の端子Ｐ２が接続され、スイッチ素子Ｑ２のゲートには、制御回路１１０の端子Ｐ３が接続される。この制御回路１１０には、入力端子ＧＮＤが接続されるとともに、端子Ｐ１においてフォトトランジスタＰＣ２のコレクタが接続される。フォトトランジスタＰＣ２のエミッタには、入力端子ＧＮＤが接続される。
【０００７】
次に、２次側回路について説明する。２次側回路は、ダイオードＤ１、Ｄ２と、キャパシタＣ２、Ｃ３と、抵抗Ｒ１〜Ｒ４と、基準電圧源Ｖｒｅｆと、誤差増幅器ＡＭＰと、フォトダイオードＰＣ１と、を備える。
【０００８】
ダイオードＤ１のアノードには、２次巻線Ｗ２の一端が接続され、ダイオードＤ２のアノードには、２次巻線Ｗ３の他端が接続される。ダイオードＤ１のカソードと、ダイオードＤ２のカソードとには、出力端子ＯＵＴ１が接続される。２次巻線Ｗ２の他端と、２次巻線Ｗ３の一端とには、出力端子ＯＵＴ２が接続される。出力端子ＯＵＴ１と出力端子ＯＵＴ２とは、キャパシタＣ２を介して接続されるとともに、抵抗Ｒ３、Ｒ４を介して接続される。
【０００９】
抵抗Ｒ３の一端には、出力端子ＯＵＴ１が接続され、抵抗Ｒ３の他端には、抵抗Ｒ４の一端が接続され、抵抗Ｒ４の他端には、出力端子ＯＵＴ２が接続される。抵抗Ｒ３の他端と、抵抗Ｒ４の一端とには、誤差増幅器ＡＭＰの反転入力端子が接続されるとともに、キャパシタＣ３および抵抗Ｒ２を介して誤差増幅器ＡＭＰの出力端子が接続される。誤差増幅器ＡＭＰの非反転入力端子には、基準電圧源Ｖｒｅｆの正極が接続され、基準電圧源Ｖｒｅｆの負極には、出力端子ＯＵＴ２が接続される。
【００１０】
誤差増幅器ＡＭＰの出力端子には、フォトダイオードＰＣ１のカソードが接続され、フォトダイオードＰＣ１のアノードには、抵抗Ｒ１を介して出力端子ＯＵＴ１が接続される。このフォトダイオードＰＣ１は、フォトトランジスタＰＣ２と対に設けられており、フォトダイオードＰＣ１およびフォトトランジスタＰＣ２は、フォトカプラを構成する。
【００１１】
［スイッチング電源１００の動作］
以上の構成を備えるスイッチング電源１００は、端子Ｐ１の電圧に応じて制御回路１１０によりスイッチ素子Ｑ１、Ｑ２のオン・オフの周波数を制御して、入力端子ＩＮ、ＧＮＤから入力された入力電圧を所定の電圧に変換して、出力電圧として出力端子ＯＵＴ１、ＯＵＴ２から出力する。
【００１２】
端子Ｐ１の電圧は、出力電圧に応じて変化する。具体的には、出力電圧の電圧値と、基準電圧源Ｖｒｅｆの電源電圧により定まる出力電圧の目標値と、の誤差である誤差電圧を誤差増幅器ＡＭＰにより検出し、検出結果に応じた光量の光をフォトダイオードＰＣ１からフォトトランジスタＰＣ２に出射する。フォトトランジスタＰＣ２は、フォトダイオードＰＣ１から受光した光量に応じた電流を、制御回路１１０から入力端子ＧＮＤに向かって流す。これによれば、誤差電圧に応じて、端子Ｐ１の電圧が変化することになる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−３４３８５５号公報
【特許文献２】特開２００７−２５２１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図８は、スイッチング電源１００のゲイン位相特性を示す図である。図８において、縦軸は、ゲインまたは位相を示し、横軸は、スイッチング電源１００の応答周波数を示す。
【００１５】
スイッチング電源１００のように共振回路を有するスイッチング電源では、比例ゲインは、図８に示すように入力電圧の下限で最大になる。このため、出力電圧を安定させるために、入力電圧の下限で負帰還制御定数が設定される。しかしながら、入力電圧範囲が広いと、通常動作時や入力電圧の上限時に、図８に示すように比例ゲインが低下してしまうため、電源特性が劣化してしまう場合があった。
【００１６】
そこで、上述の電源特性の劣化を抑制するために、力率改善回路（昇圧コンバータ）を設け、入力電圧範囲を狭くするといった対策を施すことが考えられる。しかしながら、この対策を施した場合でも、停電時には、昇圧コンバータの効果がなくなるため、上述の電源特性の劣化を抑制できない。
【００１７】
また、別の課題として、入力電圧変動と同様に出力電圧を可変させた場合にも、比例ゲインの変動が発生する。この場合、比例ゲインは、出力電圧の上限で最大になる。しかしながら、この場合にも、出力電圧の可変範囲が広いと、入力電圧の上限で負帰還制御定数が設定されると同様に、通常動作時や出力電圧の下限時に比例ゲインが低下してしまうため、電源特性が劣化してしまう場合があった。
【００１８】
上述の課題を鑑み、本発明は、入力電圧範囲または出力電圧可変範囲によらずスイッチング電源の電源特性の劣化を抑制することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）  本発明は、共振回路（例えば、図１のキャパシタＣ１とインダクタＬと１次巻線Ｗ１とで形成されるＬＬＣ共振回路に相当）およびスイッチ素子（例えば、図１のスイッチ素子Ｑ１、Ｑ２に相当）を有するスイッチング電源（例えば、図１のスイッチング電源１に相当）であって、前記スイッチング電源の発振周波数に応じて比例ゲインを制御する制御手段（例えば、図１の制御回路１０に相当）を備えることを特徴とするスイッチング電源を提案している。
【００２０】
この発明によれば、共振回路およびスイッチ素子を有するスイッチング電源に、スイッチング電源の発振周波数に応じて比例ゲインを制御する制御手段を設けた。このため、スイッチング電源の発振周波数に応じて比例ゲインを制御することで、入力電圧または出力電圧に応じて比例ゲインを制御することができる。したがって、入力電圧または出力電圧の変動に応じて比例ゲインが変動してしまうのを抑制でき、入力電圧範囲または出力電圧可変範囲によらず、スイッチング電源の電源特性の劣化を抑制することができる。
【００２１】
（２）  本発明は、（１）のスイッチング電源について、前記制御手段は、出力電圧または出力電圧に応じた電圧（例えば、図１の端子Ｐ１の電圧に相当）に基づいて、前記スイッチング電源の発振周波数を求める発振周波数算出手段（例えば、図２の発振周波数算出部１１に相当）と、前記発振周波数算出手段により求められた発振周波数に応じて比例ゲインを制御する補正手段（例えば、図２の補正部１２に相当）と、前記出力電圧または出力電圧に応じた電圧と、前記補正手段により制御された比例ゲインと、に基づいて前記スイッチ素子のオン・オフの周波数を制御するスイッチ素子制御手段（例えば、図２のスイッチ素子制御部１３に相当）と、を備えることを特徴とするスイッチング電源を提案している。
【００２２】
この発明によれば、（１）のスイッチング電源において、制御手段に、発振周波数算出手段、補正手段、およびスイッチ素子制御手段を設けた。そして、発振周波数算出手段により、出力電圧または出力電圧に応じた電圧に基づいて、スイッチング電源の発振周波数を求め、補正手段により、発振周波数算出手段により求められた発振周波数に応じて比例ゲインを制御することとした。また、スイッチ素子制御手段により、出力電圧または出力電圧に応じた電圧と、補正手段により制御された比例ゲインと、に基づいてスイッチ素子のオン・オフの周波数を制御することとした。このため、スイッチング電源の発振周波数に応じて比例ゲインを制御することができ、上述した効果と同様の効果を奏することができる。
【００２３】
（３）  本発明は、（２）のスイッチング電源について、前記発振周波数算出手段は、前記発振周波数と、比例ゲインと、の関係を示す情報を予め保持しており、前記情報を用いて、前記発振周波数に応じた比例ゲインの値を求めることを特徴とするスイッチング電源を提案している。
【００２４】
この発明によれば、（２）のスイッチング電源において、発振周波数算出手段に、スイッチング電源の発振周波数と、比例ゲインと、の関係を示す情報を予め保持させておき、この情報を用いて、スイッチング電源の発振周波数に応じた比例ゲインの値を求めることとした。このため、スイッチング電源の発振周波数に応じて比例ゲインを制御することができる。したがって、上述した効果と同様の効果を奏することができる。
【００２５】
（４）  本発明は、（３）のスイッチング電源について、前記発振周波数算出手段が予め情報を保持する前記発振周波数と、比例ゲインと、の関係は、線形または非線形であることを特徴とするスイッチング電源を提案している。
【００２６】
この発明によれば、（３）のスイッチング電源において、発振周波数算出手段が予め情報を保持するスイッチング電源の発振周波数と、比例ゲインと、の関係は、線形または非線形であることとした。このため、スイッチング電源の発振周波数に対して、線形または非線形に比例ゲインを変化させることができ、上述した効果と同様の効果を奏することができる。
【００２７】
（５）  本発明は、（２）〜（４）のいずれかのスイッチング電源について、前記出力電圧または出力電圧に応じた電圧は、出力電圧の電圧値と、当該出力電圧の目標値と、の誤差電圧であることを特徴とするスイッチング電源を提案している。
【００２８】
この発明によれば、（２）〜（４）のいずれかのスイッチング電源に、出力電圧または出力電圧に応じた電圧は、出力電圧の電圧値と、出力電圧の目標値と、の誤差電圧であるものとした。このため、出力電圧の電圧値と目標値との誤差に基づいて、スイッチング電源の発振周波数を求めることができ、上述した効果と同様の効果を奏することができる。
【００２９】
（６）  本発明は、（２）〜（５）のいずれかのスイッチング電源について、前記制御手段は、前記スイッチング電源の１次側に設けられ、前記出力電圧または出力電圧に応じた電圧を、前記スイッチング電源の２次側から１次側に信号伝達する伝達手段（例えば、図１のフォトダイオードＰＣ１およびフォトトランジスタＰＣ２に相当）を備えることを特徴とするスイッチング電源を提案している。
【００３０】
この発明によれば、（２）〜（５）のいずれかのスイッチング電源において、制御手段をスイッチング電源の１次側に設け、出力電圧または出力電圧に応じた電圧を、スイッチング電源の２次側から１次側に信号伝達する伝達手段を設けた。このため、制御手段がスイッチング電源の１次側にある場合であっても、出力電圧または出力電圧に応じた電圧を制御手段に伝達することができ、上述した効果と同様の効果を奏することができる。
【００３１】
（７）  本発明は、（２）〜（５）のいずれかのスイッチング電源について、前記制御手段は、前記スイッチング電源の２次側に設けられ、前記スイッチ素子のオン・オフの周波数を制御する制御信号を、当該スイッチング電源の２次側から１次側に信号伝達する伝達手段（例えば、図６の絶縁回路３１に相当）を介して、前記スイッチ素子に伝達することを特徴とするスイッチング電源を提案している。
【００３２】
この発明によれば、（２）〜（５）のいずれかのスイッチング電源において、制御手段をスイッチング電源の２次側に設け、この制御手段により、スイッチ素子のオン・オフの周波数を制御する制御信号を、スイッチング電源の２次側から１次側に信号伝達する伝達手段を介して、スイッチ素子に伝達することとした。このため、制御手段がスイッチング電源の２次側にある場合であっても、スイッチ素子のオン・オフの周波数を制御手段により制御することができ、上述した効果と同様の効果を奏することができる。
【００３３】
（８）  本発明は、（２）〜（５）のいずれかのスイッチング電源について、前記制御手段は、入力電圧が予め定められた閾値以下である場合に、前記比例ゲインを制御することを特徴とするスイッチング電源を提案している。
【００３４】
この発明によれば、（２）〜（５）のいずれかのスイッチング電源において、制御手段により、入力電圧が予め定められた閾値以下である場合に、比例ゲインを制御することとした。このため、入力電圧が予め定められた閾値以下である場合に、上述した効果と同様の効果を奏することができる。
【００３５】
（９）  本発明は、（１）〜（８）のいずれかのスイッチング電源について、前記スイッチング電源の入力部に力率改善回路（例えば、図５の力率改善回路２０に相当）を備えることを特徴とするスイッチング電源を提案している。
【００３６】
この発明によれば、（１）〜（８）のいずれかのスイッチング電源において、スイッチング電源の入力部に力率改善回路を設けた。このため、力率改善回路に電力が供給されている期間では、力率改善回路により、スイッチング電源の電源特性の劣化を抑制できる。
【発明の効果】
【００３７】
本発明によれば、入力電圧範囲または出力電圧可変範囲によらずスイッチング電源の電源特性の劣化を抑制することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施形態に係るスイッチング電源の回路図である。
【図２】前記スイッチング電源が備える制御回路のブロック図である。
【図３】前記スイッチング電源のゲイン位相特性を示す図である。
【図４】本発明の第２実施形態に係るスイッチング電源の回路図である。
【図５】本発明の第３実施形態に係るスイッチング電源の回路図である。
【図６】本発明の第４実施形態に係るスイッチング電源の回路図である。
【図７】従来例に係るスイッチング電源の回路図である。
【図８】前記スイッチング電源のゲイン位相特性を示す図である。
【発明を実施するための形態】
【００３９】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００４０】
＜第１実施形態＞
［スイッチング電源１の構成］
図１は、本発明の第１実施形態に係るスイッチング電源１の回路図である。スイッチング電源１は、図７に示した従来例に係るスイッチング電源１００とは、制御回路１１０の代わりに制御回路１０を備える点が異なる。なお、スイッチング電源１において、スイッチング電源１００と同一構成要件については、同一符号を付し、その説明を省略する。
【００４１】
図２は、制御回路１０のブロック図である。制御回路１０は、発振周波数算出部１１、補正部１２、およびスイッチ素子制御部１３を備える。
【００４２】
［スイッチング電源１の動作］
スイッチング電源１において、制御回路１０は、スイッチング電源１の発振周波数に応じて比例ゲインを制御し、制御した比例ゲインと、端子Ｐ１の電圧と、に基づいてスイッチ素子Ｑ１、Ｑ２のオン・オフの周波数を制御する。
【００４３】
具体的には、制御回路１０は、まず、発振周波数算出部１１により、端子Ｐ１の電圧に基づいて、すなわち出力電圧の電圧値と、基準電圧源Ｖｒｅｆの電源電圧により定まる出力電圧の目標値と、の誤差である誤差電圧に基づいて、スイッチング電源１の発振周波数を求める。
【００４４】
制御回路１０は、次に、補正部１２により、発振周波数算出部１１により求めたスイッチング電源１の発振周波数に応じて比例ゲインを制御する。具体的には、補正部１２は、スイッチング電源１の発振周波数と、比例ゲインと、の関係を示す計算式を予め記憶している。そして、この計算式に、スイッチング電源１の発振周波数を代入して、スイッチング電源１の発振周波数に応じた比例ゲインの値を求め、求めた値に比例ゲインを制御する。
【００４５】
制御回路１０は、次に、スイッチ素子制御部１３により、補正部１２により制御した比例ゲインと、端子Ｐ１の電圧と、に基づいてスイッチ素子Ｑ１、Ｑ２のオン・オフの周波数を制御する。
【００４６】
なお、上述の計算式とは、スイッチング電源１の発振周波数と、比例ゲインと、の関係が線形または非線形となる数式のことであり、例えば、Ｐ制御や、ＰＩ制御や、ＰＩＤ制御に用いられる数式のことである。
【００４７】
スイッチング電源１の発振周波数と、比例ゲインと、の関係が線形である場合には、例えば、スイッチング電源１の発振周波数が高くなるに従ってリニアに、比例ゲインを低下させる。
【００４８】
また、スイッチング電源１の発振周波数と、比例ゲインと、の関係が非線形である場合には、例えば、スイッチング電源１の発振周波数が予め定められた閾値未満であれば、比例ゲインを第１の値にする。一方、スイッチング電源１の発振周波数が予め定められた閾値以上であれば、比例ゲインを、第１の値より小さい第２の値にする。これによれば、スイッチング電源１の発振周波数が、上述の閾値以上である場合に、上述の閾値未満である場合と比べて、比例ゲインが低下することになる。すなわち、スイッチング電源１の発振周波数が上述の閾値以上であるか否かを境にして、比例ゲインが非線形に変化することになる。
【００４９】
ここで、スイッチング電源１の発振周波数と入力電圧との間には、相関関係がある。このため、スイッチング電源１の発振周波数に応じて比例ゲインを制御することで、入力電圧に応じて比例ゲインを制御することができる。
【００５０】
図３は、スイッチング電源１のゲイン位相特性を示す図である。図３において、縦軸は、ゲインまたは位相を示し、横軸は、スイッチング電源１の応答周波数を示す。
【００５１】
上述のようにスイッチング電源１の発振周波数に応じて比例ゲインを制御すると、入力電圧に応じて比例ゲインを制御することができ、その結果、図３に示すように、入力電圧の下限時に対する入力電圧の上限時における比例ゲインの低下が、図８に示した場合と比べて抑制される。
【００５２】
以上のスイッチング電源１によれば、以下の効果を奏することができる。
【００５３】
スイッチング電源１は、スイッチング電源１の発振周波数に応じて比例ゲインを制御する。このため、入力電圧の変動に応じて比例ゲインが変動してしまうのを抑制でき、負荷急変特性やレギュレーション特性などのスイッチング電源１の電源特性について、入力電圧範囲による劣化を抑制することができる。これによれば、キャパシタＣ２の容量を低減することもできる。
【００５４】
＜第２実施形態＞
［スイッチング電源１Ａの構成］
図４は、本発明の第２実施形態に係るスイッチング電源１Ａの回路図である。スイッチング電源１Ａは、図１に示した本発明の第１実施形態に係るスイッチング電源１とは、フォトトランジスタＰＣ２の接続が異なる。なお、スイッチング電源１Ａにおいて、スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００５５】
フォトトランジスタＰＣ２のコレクタには、電圧源Ｖ１が接続され、フォトトランジスタＰＣ２のエミッタには、制御回路１０の端子Ｐ１が接続される。
【００５６】
以上のスイッチング電源１Ａによれば、スイッチング電源１が奏することのできる上述の効果と同様の効果を奏することができる。
【００５７】
＜第３実施形態＞
［スイッチング電源１Ｂの構成］
図５は、本発明の第３実施形態に係るスイッチング電源１Ｂの回路図である。スイッチング電源１Ｂは、図１に示した本発明の第１実施形態に係るスイッチング電源１とは、入力部に力率改善回路２０を設けられている点が異なる。なお、スイッチング電源１Ｂにおいて、スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００５８】
力率改善回路２０は、昇圧コンバータを構成し、スイッチング電源１Ｂの入力電圧が予め定められた閾値より高い場合に動作する。一方、制御回路１０は、スイッチング電源１Ｂの入力電圧が閾値以下である場合には、上述のようにスイッチング電源１Ｂの発振周波数に応じて比例ゲインを制御し、スイッチング電源１Ｂの入力電圧が閾値より高い場合には、上述のスイッチング電源１Ｂの発振周波数に応じた比例ゲインの制御を停止する。
【００５９】
このため、入力電圧が閾値より高い場合には、力率改善回路２０が入力電圧を昇圧して、入力電圧範囲を狭くする。一方、入力電圧が閾値以下である場合（例えば、停電時など）には、力率改善回路２０は動作しないが、制御回路１０が、スイッチング電源１Ｂの発振周波数に応じて比例ゲインを制御する。
【００６０】
以上のスイッチング電源１Ｂによれば、スイッチング電源１が奏することのできる上述の効果に加えて、以下の効果を奏することができる。
【００６１】
スイッチング電源１Ｂは、入力電圧が閾値より高い場合に、力率改善回路２０により入力電圧範囲を狭くして、スイッチング電源１Ｂの電源特性の劣化を抑制できる。
【００６２】
＜第４実施形態＞
［スイッチング電源１Ｃの構成］
図６は、本発明の第４実施形態に係るスイッチング電源１Ｃの回路図である。スイッチング電源１Ｃは、図１に示した本発明の第１実施形態に係るスイッチング電源１とは、制御回路１０、フォトトランジスタＰＣ２、フォトダイオードＰＣ１、および抵抗Ｒ１の代わりに、制御回路１０Ａおよび絶縁回路３１を備える点が異なる。なお、スイッチング電源１Ｃにおいて、スイッチング電源１と同一構成要件については、同一符号を付し、その説明を省略する。
【００６３】
制御回路１０Ａは、スイッチング電源１Ｃの２次側に設けられている。具体的には、制御回路１０Ａは、誤差増幅器ＡＭＰの出力端子に直接接続されている。また、制御回路１０Ａは、絶縁回路３１を介して、スイッチ素子Ｑ１のゲートと、スイッチ素子Ｑ２のゲートと、に接続される。
【００６４】
［スイッチング電源１Ｃの動作］
スイッチング電源１Ｃにおいて、制御回路１０Ａは、制御回路１０と同様に、スイッチング電源１Ｃの発振周波数に応じて比例ゲインを制御する。そして、制御した比例ゲインと、端子Ｐ１の電圧と、に応じた制御信号を、絶縁回路３１を介してスイッチ素子Ｑ１、Ｑ２に送信して、スイッチ素子Ｑ１、Ｑ２のオン・オフの周波数を制御する。
【００６５】
以上のスイッチング電源１Ｃによれば、スイッチング電源１が奏することのできる上述の効果と同様の効果を奏することができる。
【００６６】
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００６７】
例えば、上述の各実施形態では、１次側回路にはハーフブリッジ回路が設けられるものとしたが、これに限らず、例えばフルブリッジ回路が設けられるものであってもよい。
【００６８】
また、上述の各実施形態では、トランスＴはいわゆるセンタタップを有するものとしたが、これに限らない。
【００６９】
また、上述の各実施形態では、１次側回路には共振回路としてＬＬＣ共振回路が設けられるものとしたが、これに限らない。
【００７０】
また、上述の全ての実施形態では、入力電圧が変動するのに伴い発振周波数に応じて、比例ゲインを制御するものとした。しかしながら、これに限らず、例えば、出力電圧を可変させた場合も、発振周波数に応じて比例ゲインを制御することができる。この場合、出力電圧の変動に応じて比例ゲインが変動してしまうのを抑制でき、出力電圧可変範囲によらず、スイッチング電源の電源特性の劣化を抑制できる。
【００７１】
また、上述の第３実施形態において、力率改善回路２０を設けた例を説明したが、他の実施形態においても、力率改善回路２０を設けることができる。
【符号の説明】
【００７２】
１、１Ａ、１Ｂ、１Ｃ、１００；スイッチング電源
１０、１０Ａ、１１０；制御回路
１１；発振周波数算出部
１２；補正部
１３；スイッチ素子制御部
２０；力率改善回路
３１；絶縁回路
ＡＭＰ；誤差増幅器
ＰＣ１；フォトダイオード
ＰＣ２；フォトトランジスタ
Ｑ１、Ｑ２；スイッチ素子
Ｔ；トランス
【図１】
2014054038.tif 000003
【図２】
2014054038.tif 000004
【図３】
2014054038.tif 000005
【図４】
2014054038.tif 000006
【図５】
2014054038.tif 000007
【図６】
2014054038.tif 000008
【図７】
2014054038.tif 000009
【図８】
2014054038.tif 000010