(57)【要約】【課題】マルチフェーズＤＣ／ＤＣコンバータの軽負荷状態における効率を改善する。【解決手段】ＤＣ／ＤＣコンバータ２は、チャンネルごとのインダクタＬ１と、チャンネルごとのスイッチング回路１４と、負荷４に流れる負荷電流ＩＯＵＴの量に応じて、アクティブとするチャンネルの数Ｋを変化させるとともに、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢが所定の目標電圧ＶＲＥＦと一致するように、アクティブなチャンネルに対応するスイッチング回路ＣＨ１〜ＣＨＫを制御する。コントローラ１６は、最軽負荷状態において、単一のチャンネルＣＨ１のみアクティブとする。チャンネルＣＨ１に設けられたインダクタＬ１のインダクタンスＬ１は、最軽負荷状態において高い効率が得られるように、その他のチャンネルのインダクタＬ１のインダクタンスとは異なる値に設定される。【選択図】図１
2014226026.tif 000002
【特許請求の範囲】
【請求項１】
マルチフェーズＤＣ／ＤＣコンバータであって、
負荷が接続される出力ラインと、
前記出力ラインに接続される出力キャパシタと、
チャンネルごとに設けられ、それぞれの一端が出力ラインと接続された複数のインダクタと、
チャンネルごとに設けられ、それぞれの出力端子が対応するインダクタの他端に接続された複数のスイッチング回路と、
前記負荷に流れる負荷電流の量に応じて、アクティブとするチャンネルの数を変化させ、前記出力ラインの出力電圧に応じたフィードバック電圧が所定の目標電圧と一致するようにアクティブなチャンネルに対応するスイッチング回路を制御するよう構成されたコントローラと、
を備え、
単一のチャンネルのみがアクティブとなる最軽負荷状態において、その単一のチャンネルに設けられたインダクタのインダクタンスが、前記最軽負荷状態において高い効率が得られるように、その他のチャンネルのインダクタのインダクタンスとは異なる値に設定されたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記その他のチャンネルのインダクタのインダクタンスはすべて等しい値を有することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記その他のチャンネルのインダクタのインダクタンスは、重負荷状態において高い効率が得られるように定められることを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記コントローラは、
前記フィードバック電圧と前記目標電圧の誤差を増幅し、誤差電圧を生成する誤差増幅器と、
チャンネルごとに設けられ、それぞれが、対応するチャンネルのインダクタに流れるコイル電流の平均値が前記誤差電圧に応じた電流値に近づくようにデューティ比が調節されるパルス信号を生成する複数のパルス変調器と、
を含むことを特徴とする請求項１から３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記複数のパルス変調器はそれぞれ、
対応するコイル電流を検出し、コイル電流に応じた検出信号を生成する電流検出回路と、
前記検出信号の高周波成分を除去するフィルタと、
前記検出信号にスロープ信号を重畳するスロープ補償器と、
前記スロープ補償器の出力と前記誤差電圧を比較し、リセット信号を生成するコンパレータと、
前記リセット信号と所定の周期のクロック信号に応じてレベルが遷移するパルス信号を生成するパルス発生器と、
を含むことを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【請求項６】
マルチフェーズＤＣ／ＤＣコンバータであって、
負荷が接続される出力ラインと、
前記出力ラインに接続される出力キャパシタと、
チャンネルごとに設けられ、それぞれの一端が出力ラインと接続された複数のインダクタと、
チャンネルごとに設けられ、それぞれの出力端子が対応するインダクタの他端に接続された複数のスイッチング回路と、
前記負荷に流れる負荷電流の量に応じて、アクティブとするチャンネルの数を変化させ、前記出力ラインの出力電圧に応じたフィードバック電圧が所定の目標電圧と一致するようにアクティブなチャンネルに対応するスイッチング回路を制御するよう構成されたコントローラと、
を備え、
単一のチャンネルのみがアクティブとなる最軽負荷状態において、その単一のチャンネルに設けられたインダクタのインダクタンスは、その他のチャンネルのインダクタのインダクタンスよりも高い値を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項７】
前記その他のチャンネルのインダクタのインダクタンスはすべて等しい値を有することを特徴とする請求項６に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記その他のチャンネルのインダクタのインダクタンスは、重負荷状態において高い効率が得られるように定められることを特徴とする請求項６または７に記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記コントローラは、
前記フィードバック電圧と前記目標電圧の誤差を増幅し、誤差電圧を生成する誤差増幅器と、
チャンネルごとに設けられ、それぞれが、対応するチャンネルのインダクタに流れるコイル電流の平均値が前記誤差電圧に応じた電流値に近づくようにデューティ比が調節されるパルス信号を生成する複数のパルス変調器と、
を含むことを特徴とする請求項６から８のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記複数のパルス変調器はそれぞれ、
対応するコイル電流を検出し、コイル電流に応じた検出信号を生成する電流検出回路と、
前記検出信号の高周波成分を除去するフィルタと、
前記検出信号にスロープ信号を重畳するスロープ補償器と、
前記スロープ補償器の出力と前記誤差電圧を比較し、リセット信号を生成するコンパレータと、
前記リセット信号と所定の周期のクロック信号に応じてレベルが遷移するパルス信号を生成するパルス発生器と、
を含むことを特徴とする請求項９に記載のＤＣ／ＤＣコンバータ。
【請求項１１】
プロセッサと、
前記プロセッサに電源電圧を供給する請求項１から１０のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
半導体テクノロジーの進歩にともない、半導体デバイスの動作電圧が低下の一途をたどっている。ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）には、電源電圧１．５Ｖで動作するものも開発されている。こうした半導体デバイスに、たとえば３Ｖ程度の電源電圧を直接供給すると、電力損失が大きくなる。このような場合に、３Ｖの電圧を１．５Ｖに降圧するＤＣ／ＤＣコンバータが利用される。
【０００３】
ここで、ＣＰＵ、ＧＰＵ、ＤＳＰは、スタンバイ状態において動作電流が実質的にゼロレベルまで低下し、動作状態では、信号処理量が大きくなるにしたがい、動作電流が増大する。つまり、ＤＣ／ＤＣコンバータの出力電流（負荷電流）は、数ｍＡ〜数Ａの範囲でダイナミックに変動する。
【０００４】
このように大きな負荷電流のダイナミックレンジに対応するために、マルチフェーズＤＣ／ＤＣコンバータが利用される（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２１１７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
マルチフェーズＤＣ／ＤＣコンバータは、複数チャンネルを有し、チャンネルごとに設けられた複数のインダクタを備える。従来においては、複数のチャンネルのインダクタのインダクタンスはすべて等しく設計されていた。具体的には、負荷電流が大きな重負荷状態において、高効率が得られるように、すべてのインダクタのインダクタンスが等しく決められていた。
【０００７】
しかしながら、近年の省エネ化の要請により、ＤＣ／ＤＣコンバータにはさらなる低消費電力化が求められるようになっている。特に、負荷であるＣＰＵ等がスタンバイ状態となる軽負荷状態においては、ＤＣ／ＤＣコンバータの消費電力も極力低減し、システム全体としての消費電力を低減することが要求される。
【０００８】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、軽負荷状態における効率を改善したマルチフェーズＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、マルチフェーズＤＣ／ＤＣコンバータに関する。このＤＣ／ＤＣコンバータは、負荷が接続される出力ラインと、出力ラインに接続される出力キャパシタと、チャンネルごとに設けられ、それぞれの一端が出力ラインと接続された複数のインダクタと、チャンネルごとに設けられ、それぞれの出力端子が対応するインダクタの他端に接続された複数のスイッチング回路と、負荷に流れる負荷電流の量に応じて、アクティブとするチャンネルの数を変化させ、出力ラインの出力電圧に応じたフィードバック電圧が所定の目標電圧と一致するようにアクティブなチャンネルに対応するスイッチング回路を制御するよう構成されたコントローラと、を備える。
単一のチャンネルのみがアクティブとなる最軽負荷状態において、その単一のチャンネルに設けられたインダクタのインダクタンスは、最軽負荷状態において高い効率が得られるように、その他のチャンネルのインダクタのインダクタンスとは異なる値に設定される。
【００１０】
この態様によると、負荷電流が最小となる最軽負荷状態においてアクティブとなるチャンネルについては、重負荷状態における効率ではなく、最軽負荷状態の効率を重視して、インダクタのインダクタンスを定めることにより、軽負荷状態の効率を改善することができる。
【００１１】
その他のチャンネルのインダクタのインダクタンスはすべて等しい値を有してもよい。
また、その他のチャンネルのインダクタのインダクタンスは、重負荷状態において高い効率が得られるように定められてもよい。
【００１２】
コントローラは、フィードバック電圧と目標電圧の誤差を増幅し、誤差電圧を生成する誤差増幅器と、チャンネルごとに設けられ、それぞれが、対応するチャンネルのインダクタに流れるコイル電流の平均値が誤差電圧に応じた電流値に近づくようにデューティ比が調節されるパルス信号を生成する複数のパルス変調器と、を含んでもよい。
これにより、複数チャンネルのインダクタに流れる電流の平均値を揃えることができる。
【００１３】
複数のパルス変調器はそれぞれ、対応するコイル電流を検出し、コイル電流に応じた検出信号を生成する電流検出回路と、検出信号の高周波成分を除去するフィルタと、検出信号にスロープ信号を重畳するスロープ補償器と、スロープ補償器の出力と誤差電圧を比較し、リセット信号を生成するコンパレータと、リセット信号と所定の周期のクロック信号に応じてレベルが遷移するパルス信号を生成するパルス発生器と、を含んでもよい。
【００１４】
本発明の別の態様もまた、マルチフェーズＤＣ／ＤＣコンバータに関する。
このＤＣ／ＤＣコンバータは、負荷が接続される出力ラインと、出力ラインに接続される出力キャパシタと、チャンネルごとに設けられ、それぞれの一端が出力ラインと接続された複数のインダクタと、チャンネルごとに設けられ、それぞれの出力端子が対応するインダクタの他端に接続された複数のスイッチング回路と、負荷に流れる負荷電流の量に応じて、アクティブとするチャンネルの数を変化させ、出力ラインの出力電圧に応じたフィードバック電圧が所定の目標電圧と一致するようにアクティブなチャンネルに対応するスイッチング回路を制御するよう構成されたコントローラと、を備える。最軽負荷状態においてアクティブとなるひとつのチャンネルに設けられたインダクタのインダクタンスは、その他のチャンネルのインダクタのインダクタンスよりも高い値を有する。
【００１５】
この態様によると、軽負荷状態におけるコイル電流のピーク値を小さくできる。これにより、スイッチング回路のスイッチング素子のオン抵抗による損失の低減量が、スイッチング周波数の上昇にともなう損失の増大分を上回るため、全体としての効率を改善することができる。
【００１６】
その他のチャンネルのインダクタのインダクタンスはすべて等しい値を有してもよい。
また、その他のチャンネルのインダクタのインダクタンスは、重負荷状態において高い効率が得られるように定められてもよい。
【００１７】
コントローラは、フィードバック電圧と目標電圧の誤差を増幅し、誤差電圧を生成する誤差増幅器と、チャンネルごとに設けられ、それぞれが、対応するチャンネルのインダクタに流れるコイル電流の平均値が誤差電圧に応じた電流値に近づくようにデューティ比が調節されるパルス信号を生成する複数のパルス変調器と、を含んでもよい。
これにより、複数チャンネルのインダクタに流れる電流の平均値を揃えることができる。
【００１８】
複数のパルス変調器はそれぞれ、対応するコイル電流を検出し、コイル電流に応じた検出信号を生成する電流検出回路と、検出信号の高周波成分を除去するフィルタと、検出信号にスロープ信号を重畳するスロープ補償器と、スロープ補償器の出力と誤差電圧を比較し、リセット信号を生成するコンパレータと、リセット信号と所定の周期のクロック信号に応じてレベルが遷移するパルス信号を生成するパルス発生器と、を含んでもよい。
【００１９】
本発明の別の態様は、電子機器に関する。電子機器は、プロセッサと、プロセッサに電源電圧を供給する上述のいずれかに記載のＤＣ／ＤＣコンバータと、を備えてもよい。
【００２０】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明のある態様によれば、軽負荷状態における効率を改善できる。
【図面の簡単な説明】
【００２２】
【図１】実施の形態に係るマルチフェーズ型ＤＣ／ＤＣコンバータを備える電子機器の構成を示すブロック図である。
【図２】最軽負荷状態におけるＤＣ／ＤＣコンバータの動作波形図である。
【図３】第１チャンネルのインダクタのインダクタンスと、最軽負荷状態におけるＤＣ／ＤＣコンバータの効率との関係を示す図である。
【図４】図４（ａ）、（ｂ）は、重負荷状態φＮおよび最軽負荷状態φ１における効率を示す図である。
【図５】第１変形例に係るＤＣ／ＤＣコンバータの回路図である。
【図６】図５のＤＣ／ＤＣコンバータの重負荷状態φＮの動作波形図である。
【発明を実施するための形態】
【００２３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２４】
本明細書において、「部材Ａが部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２５】
図１は、実施の形態に係るマルチフェーズ（チャンネル数Ｎが２以上）型のＤＣ／ＤＣコンバータ２を備える電子機器１００の構成を示すブロック図である。
【００２６】
電子機器１００は、ＤＣ／ＤＣコンバータ２および負荷４を備える。たとえば電子機器１００は、ノート型ＰＣ、テレビやディスプレイ装置、レコーダ機器、ゲーム機器である。負荷４は、たとえばＣＰＵ、ＧＰＵ、ＤＳＰである。
【００２７】
ＤＣ／ＤＣコンバータ２は、入力ライン１０、出力ライン１２、複数のスイッチング回路１４＿１〜１４＿Ｎ、複数のインダクタＬ１＿１〜Ｌ１＿Ｎおよびコントローラ１６を備える。
【００２８】
入力ライン１０には、直流の入力電圧ＶＩＮが供給される。入力電圧ＶＩＮは、電池からの電池電圧であってもよいし、商用交流電圧を平滑整流して得られる電圧であってもよい。
【００２９】
出力ライン１２には、ＣＰＵやＤＰＳをはじめとして、その動作電流がダイナミックに変動する負荷４が接続される。出力キャパシタＣ１は、出力ライン１２と接地ラインの間に設けられる。
複数（Ｎ個）のインダクタＬ１＿１〜Ｌ１＿Ｎは、チャンネルごとに設けられ、それぞれの一端が出力ライン１２と接続される。
複数のスイッチング回路１４＿１〜１４＿Ｎは、チャンネルごとに設けられ、それぞれの出力端子ＬＸが対応するインダクタＬ１＿１〜Ｌ１＿Ｎの他端に接続される。
【００３０】
コントローラ１６は、負荷４に流れる負荷電流ＩＯＵＴの量に応じて、アクティブとするチャンネルの数Ｋ（１≦Ｋ≦Ｎ）を変化させる。そしてコントローラ１６は、出力ライン１２の出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢが所定の目標電圧ＶＲＥＦと一致するように、アクティブなチャンネルＣＨ１〜ＣＨＫに対応するスイッチング回路１４＿１〜１４＿Ｋをスイッチング制御し、非アクティブなチャンネルＣＨ（Ｋ＋１）〜ＣＨＮについてはスイッチングを停止する。コントローラ１６は、アクティブなチャンネルＣＨ１〜ＣＨＫのスイッチング回路１４＿１〜１４＿Ｋを、（３６０／Ｎ）°の位相差でスイッチングしてもよい。
【００３１】
具体的には、負荷電流ＩＯＵＴが大きな重負荷状態φＮでは、Ｋ＝Ｎであり、すべてのチャンネルＣＨ１〜ＣＨＮがアクティブとなる。負荷電流ＩＯＵＴが非常に小さく、あるいは実質的にゼロとなる最軽負荷状態φ１では、Ｋ＝１であり、単一のチャンネルＣＨ１のみがアクティブとなる。負荷電流ＩＯＵＴが重負荷状態φＮと最軽負荷状態φ１の間の中間的な値をとるとき、Ｋ＝２、Ｋ＝３、…、Ｋ＝Ｎ−１となる状態φ２〜φＮ−１が存在してもよい。
【００３２】
コントローラ１６は、チャンネル制御部２０、誤差増幅器２２、パルス変調器２４、複数のドライバ２６＿１〜２６＿Ｎを備える。
チャンネル制御部２０は、負荷電流ＩＯＵＴに応じて、アクティブなチャンネル数Ｋを制御する。たとえばＤＣ／ＤＣコンバータ２は、負荷電流ＩＯＵＴを検出する電流センサを備えてもよい。この場合、チャンネル制御部２０は、電流センサの検出値にもとづいて、アクティブなチャンネル数Ｋを決定してもよい。
【００３３】
あるいは負荷４が、（i）自らの状態から負荷電流ＩＯＵＴの量を推定可能であったり、（ii）電流センサを内蔵し、負荷電流ＩＯＵＴの量を測定可能な場合もある。これらの場合には、チャンネル制御部２０は、負荷４からの制御信号にもとづいて、アクティブなチャンネル数Ｋを決定してもよい。
【００３４】
誤差増幅器２２は、フィードバック電圧ＶＦＢと所定の基準電圧ＶＲＥＦの誤差を増幅し、誤差電圧ＶＥＲＲを生成する。パルス変調器２４は、誤差電圧ＶＥＲＲおよびアクティブなチャンネル数Ｋにもとづいて、アクティブなチャンネルＣＨ１〜ＣＨＫそれぞれに対して、パルス変調されたパルス信号Ｓ１＿１〜Ｓ１＿Ｋを生成する。誤差増幅器２２は、パルス幅変調（ＰＷＭ）あるいはパルス周波数変調（ＰＦＭ）によって、パルス信号Ｓ１＿１〜Ｓ１＿Ｋのデューティ比を調節する。パルス変調器２４は、たとえば電圧モードの変調器であってもよいし、電流モードの変調器であってもよく、その構成は特に限定されない。
【００３５】
複数のドライバ２６＿１〜２６＿ＮはチャンネルＣＨ１〜ＣＨＮごとに設けられる。アクティブなチャンネルＣＨ１〜ＣＨＫのドライバ２６＿１〜２６＿Ｋは、対応するパルス信号Ｓ１＿１〜Ｓ１＿Ｋに応じて、対応するスイッチング回路１４＿１〜１４＿Ｋをスイッチングする。
【００３６】
続いて、複数のインダクタＬ１＿１〜Ｌ１＿Ｎの決め方について説明する。
【００３７】
本実施の形態においては、単一のチャンネルＣＨ１のみがアクティブとなる最軽負荷状態φ１において、その単一のチャンネルＣＨ１に設けられたインダクタＬ１のインダクタンス（Ｌ１＿１と記す）は、最軽負荷状態φ１において高い効率が得られるように、その他のチャンネルのインダクタのインダクタンス（Ｌ１＿２〜Ｌ１＿Ｎと記す）とは異なる値に設定される。
【００３８】
図２は、最軽負荷状態におけるＤＣ／ＤＣコンバータ２の動作波形図である。最軽負荷状態において、コントローラ１６は、いわゆるＰＦＭモードで動作する。ＰＦＭモードでは、オン区間ＴＯＮ、オフ区間ＴＯＦＦ、ハイインピーダンス区間ＴＨｉＺが繰り返される。図２には、インダクタＬ１＿１の異なるインダクタンスに対する波形（i）、(ii)が示される。
【００３９】
具体的には、あるオン期間ＴＯＮの間、スイッチング回路１４＿１のハイサイド側のトランジスタがオンし、その出力ＬＸがハイレベル電圧ＶＩＮとなる。このとき、インダクタＬ１＿１の両端間には、電圧（ＶＩＮ−ＶＯＵＴ）が印加されることになるから、インダクタＬ１に流れる電流ＩＬＸは、（ＶＩＮ−ＶＯＵＴ）／Ｌ１＿１に比例した傾きで上昇し、インダクタＬ１＿１に蓄えられるエネルギーが増大する。
【００４０】
たとえばパルス変調器２４は、オン区間ＴＯＮを所定の時間に固定してもよい。
あるいはパルス変調器２４は、オン区間ＴＯＮにおけるコイル電流ＩＬＸを検出し、コイル電流ＩＬＸが所定のピーク値に達すると、次のオフ区間ＴＯＦＦに遷移してもよい。
【００４１】
続くオフ期間ＴＯＦＦの間、スイッチング回路１４＿１のローサイド側のトランジスタがオンし、その出力ＬＸがローレベル電圧（接地電圧ＶＧＮＤ）となる。オフ期間ＴＯＦＦの間、インダクタＬ１の両端間には、電圧ＶＯＵＴが印加され、インダクタＬ１＿１に流れる電流ＩＬＸは、傾きＶＯＵＴ／Ｌ１＿１の傾きで減少していく。
【００４２】
たとえばパルス変調器２４は、オフ区間ＴＯＦＦにおけるコイル電流ＩＬＸを検出し、その電流値が実質的にゼロとなると、次のハイインピーダンス区間ＴＨｉＺに遷移してもよい。
【００４３】
オン期間ＴＯＮおよびオフ期間ＴＯＦＦにおいて、インダクタＬ１＿１に流れる電流ＩＬＸによって、出力キャパシタＣ１が充電され、出力電圧ＶＯＵＴが上昇する。
【００４４】
続くハイインピーダンス区間ＴＨｉＺの間、スイッチング回路１４＿１のハイサイド側、ローサイド側のトランジスタの両方がオフとなり、スイッチング端子ＬＸがハイインピーダンスとなる。これにより、インダクタＬ１から出力キャパシタＣ１への電流供給が停止する。ハイインピーダンス区間ＴＨｉＺの間、出力キャパシタＣ１が負荷電流ＩＯＵＴにより放電され、出力電圧ＶＯＵＴが時間とともに低下していく。
【００４５】
たとえばパルス変調器２４は、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢを所定の基準電圧ＶＲＥＦと比較し、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦまで低下すると、オン区間ＴＯＮに遷移する。
【００４６】
オン区間ＴＯＮの前、オフ区間ＴＯＦＦの前には、スイッチング回路１４のハイサイドトランジスタ、ローサイドトランジスタが両方オフとなるデッドタイムＴＤＴが挿入されてもよい。オン区間ＴＯＮの前のデッドタイムＴＤＴの間は、インダクタＬ１に流れる電流は、ハイサイドトランジスタのボディダイオードを経由して流れるため、スイッチング端子の電圧ＶＬＸは、ＶＩＮ＋ＶＦとなる。ＶＦは、ボディダイオードの順方向電圧である。また、オフ区間ＴＯＦＦの前のデッドタイムＴＤＴの間は、インダクタＬ１に流れる電流は、ローサイドトランジスタのボディダイオードを経由して流れるため、スイッチング端子の電圧ＶＬＸは、−ＶＦとなる。ＶＦは、ボディダイオードの順方向電圧である。
【００４７】
このＰＦＭ制御によれば、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦをボトムレベルとして安定化される。
【００４８】
図３は、第１チャンネルＣＨ１のインダクタＬ１＿１のインダクタンスと、最軽負荷状態におけるＤＣ／ＤＣコンバータ２の効率との関係を示す図である。図３に示す効率は、Ｎ＝５チャンネルのＤＣ／ＤＣコンバータ２を設計したときに、シミュレーションにより計算したものである。なお、縦軸は、全電力ＰＴＯＴＡＬが１００％となるように正規化されている。
【００４９】
ＤＣ／ＤＣコンバータ２の効率は、負荷４に供給される電力ＰＬＯＡＤと、ＤＣ／ＤＣコンバータ２に投入された全電力ＰＴＯＴＡＬの比で与えられる。負荷４に供給される電力ＰＬＯＡＤは、以下の式（１）で与えられる。
ＰＬＯＡＤ＝（ＰＴＯＴＡＬ−ＰＬＯＳＳ）    …（１）
ＰＬＯＳＳは、負荷４以外で消費される電力損失であり、以下の式で与えられる。
ＰＬＯＳＳ＝（ＰＩＣ＋ＰＳＷ＋ＰＰＭＯＳ＋ＰＮＭＯＳ）    …（２）
ＰＩＣは、コントローラ１６のコア部分（２２，２０，２４等）の消費電力を、ＰＳＷは、スイッチング回路１４のハイサイドトランジスタ、ローサイドトランジスタのゲート容量の充放電にともなう消費電力、ＰＰＭＯＳは、ハイサイドトランジスタのオン抵抗による電力損失、ＰＮＭＯＳは、ローサイドトランジスタのオン抵抗による電力損失、を表す。ＰＬＯＳＳにはそのほか、インダクタＬ１や出力キャパシタＣ１の寄生抵抗（ＥＳＲ）による電力損失も含まれるが、ここでは省略している。
【００５０】
図２に示すように、オン時間ＴＯＮが一定の条件下では、ＰＦＭモードの１サイクル、つまり１回のオン区間ＴＯＮおよびオフ区間ＴＯＦＦにおいて、出力キャパシタＣ１に供給されるコイル電流ＩＬＸの積分値（つまり出力電圧ＶＯＵＴの上昇幅）は、インダクタＬ１＿１のインダクタンス値に応じている。
【００５１】
具体的には、（i）に示すようにインダクタンス値が小さいほど、コイル電流ＩＬＸの積分値が大きくなり、１サイクルでの出力電圧ＶＯＵＴの上昇幅は大きくなる。反対に、（ii）に示すようにインダクタンス値が大きいほど、コイル電流ＩＬＸの積分値が小さくなり、したがって１サイクルでの出力電圧ＶＯＵＴの上昇幅は小さくなる。
つまりは、（i）に示すように、インダクタンス値が小さいほど、ＰＦＭモードにおけるスイッチング周波数ｆ１は低くなり、（ii）に示すように、インダクタンス値が大きいほど、スイッチング周波数ｆ２は高くなる。
【００５２】
図３に示すように、コア部分の消費電力ＰＩＣ、スイッチング回路１４のゲート容量の充放電に要する電力ＰＳＷは、スイッチング周波数が高いほど、つまりインダクタンス値が大きいほど、大きくなる。
一方、ハイサイドトランジスタ、ローサイドトランジスタそれぞれのオン抵抗における電力損失は、コイル電流ＩＬＸのピーク値が大きいほど、つまりインダクタンスが小さいほど大きくなる。
【００５３】
図３を参照すると、最軽負荷状態φ１における損失ＰＬＯＳＳを最小とする、言い換えれば効率を最大とするインダクタンス値は、１ｎＨとなる。したがって、第１チャンネルＣＨ１のインダクタＬ１のインダクタンス値は、１ｎＨに設定される。
【００５４】
その他のチャンネルＣＨ２〜ＣＨＮのインダクタンスＬ１＿２〜Ｌ１＿Ｎについては、従来のマルチフェーズＤＣ／ＤＣコンバータと同様に、重負荷状態φＮにおける効率が最大となるように定めればよく、図３と同じ条件下で計算した場合、その最適値は０．４７ｎＨとなる。
【００５５】
以上がＤＣ／ＤＣコンバータ２の構成である。続いてその効果を説明する。
図４（ａ）、（ｂ）は、重負荷状態φＮおよび最軽負荷状態φ１における効率を示す図である。横軸は負荷電流ＩＯＵＴを示す。図４（ａ）、（ｂ）にはそれぞれ、第１チャンネルＣＨ１のインダクタンスを１μＨとし、その他のチャンネルを０．４７μＨとした実施の形態に係るＤＣ／ＤＣコンバータ２の効率（i）と、全チャンネルのインダクタンスを０．４７μＨとする従来技術における効率(ii)が示される。
【００５６】
実施の形態に係るＤＣ／ＤＣコンバータ２によれば、第１チャンネルＣＨ１のインダクタンスを、最軽負荷状態φ１の効率を重視して定めることにより、図４（ｂ）に示すように、従来技術に比べて、効率を５％程度改善することができる。
【００５７】
一方、図４（ａ）を参照すると、最も負荷電流ＩＯＵＴが大きな領域（ＩＯＵＴ≒８０００ｍＡ）において、実施の形態に係るＤＣ／ＤＣコンバータ２の効率は、１．３％程度悪化している。これは、第１チャンネルＣＨ１のインダクタンスＬ１＿１が大きくなったことにより、その直流抵抗成分が増大し、第１チャンネルにおける損失が増大したことに起因する。しかしながら、最軽負荷状態φ１における大きな効率の改善は、重負荷状態における効率のわずかな悪化を補って余りあるものである。
【００５８】
負荷４に供給される負荷電流ＩＯＵＴは、時々刻々とダイナミックに変動する。ＤＣ／ＤＣコンバータ２および負荷４を含むシステム全体の消費電力量Ｐ［Ｗｈ］は、以下の式で与えられる。
Ｐ＝（Ｔ１×Ｐ１＋Ｔ２×Ｐ２＋・・・＋ＴＮ×ＰＮ）＝（Σｉ＝１：ＫＴｉＰｉ）  …（３）
Ｔｉは、ｉ個のチャンネルがアクティブとなる時間を、Ｐｉはそのときの消費電力を示す。
【００５９】
負荷４の種類によっては、単一のチャンネルのみがアクティブとなる最軽負荷状態の消費電力Ｔ１×Ｐ１が、その他の状態の消費電力よりも大きい場合や、その他の状態の消費電力に比べて無視し得ない場合がある。たとえば、ノートＰＣ、タブレットＰＣ、テレビやレコーダ機器、ゲーム機器などの電子機器に搭載される場合、Ｔ１は、電子機器がスタンバイ状態となる時間に相当する。この場合、スタンバイ状態の時間Ｔ１は、電子機器が実使用／実動作する時間Ｔ２、Ｔ３、…ＴＮよりも長くなる場合があり、式（３）において、Ｔ１×Ｐ１の項が支配的となる場合がある。
【００６０】
かかる状況においては、実施の形態に係るＤＣ／ＤＣコンバータ２を用いて、最軽負荷状態φ１の効率が高くなるように、インダクタＬ１＿１のインダクタンス値を決定することにより、消費電力量を低減することができる。
【００６１】
別の観点から見ると、最軽負荷状態φ１においてアクティブとなる単一のチャンネルＣＨ１に設けられたインダクタＬ１＿１のインダクタンスは、その他のチャンネルＣＨ２〜ＣＨＮのインダクタＬ１＿１〜Ｌ１＿Ｎのインダクタンスよりも高い値を有する。
これにより、最軽負荷状態φ１におけるコイル電流ＩＬＸのピーク値を小さくできる。これにより、スイッチング回路１２のスイッチング素子（ハイサイドトランジスタ、ローサイドトランジスタ）のオン抵抗による損失の低減量が、スイッチング周波数の上昇にともなう損失の増大分を上回るため、全体としての効率を改善することができる。
【００６２】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６３】
（第１変形例）
実施の形態に係るＤＣ／ＤＣコンバータ２では、複数チャンネルのインダクタＬ１＿１〜Ｌ１＿Ｎのインダクタンスが異なる値に設計されるため、各チャンネルのスイッチング回路１４を同じデューティ比でスイッチングすると、コイル電流ＩＬＸに偏りが生ずる恐れがある。また各チャンネルのスイッチング回路１４を構成するパワートランジスタのオン抵抗にばらつきがあると、コイル電流ＩＬＸに偏りが生ずる恐れがある。あるチャンネルＣＨｉのインダクタＬ１＿ｉに電流が大きく流れると、そのインダクタＬ１＿ｉの劣化が促進されてしまう。第１変形例では、電流の偏りを抑制可能なＤＣ／ＤＣコンバータ２ａの具体的な構成を説明する。
【００６４】
図５は、第１変形例に係るＤＣ／ＤＣコンバータ２ａの回路図である。
コントローラ１６ａは、誤差増幅器２２、チャンネルごとのパルス変調器２４＿１〜２４＿Ｎ、チャンネルごとのドライバ２６＿１〜２６＿Ｎを備える。パルス変調器２４＿１〜２４＿Ｎは同じ構成を有するため、第１チャンネルのみを説明する。
【００６５】
パルス変調器２４＿１は、いわゆる平均電流モードのパルス幅変調器である。パルス変調器２４＿１は、対応するチャンネルのインダクタＬ１＿１に流れる電流ＩＬＸ１を検出し、その平均電流ＩＬＸ１＿ＡＶＥが誤差電圧ＶＥＲＲに応じた電流レベルと一致するようにデューティ比が調節されるパルス信号Ｓ１＿１を生成する。
【００６６】
パルス変調器２４＿１は、電流検出回路３０、フィルタ４０、スロープ補償器４２、ＰＷＭコンパレータ４８、パルス発生器５０を備える。電流検出回路３０は、対応するスイッチング回路１４＿１のローサイドトランジスタＭＬの、オン状態における電圧降下（ドレインソース間電圧）にもとづいて、コイル電流ＩＬＸ１を検出する。
【００６７】
たとえば電流検出回路３０は、誤差増幅器３２、第１トランジスタ３４、第２トランジスタ３６を含む。第２トランジスタ３６は、ローサイドトランジスタＭＬと同じＮチャンネルＭＯＳＦＥＴであり、そのゲートには、ローサイドトランジスタＭＬがオン状態と同じ電圧ＶＩＮが入力される。第１トランジスタ３４のソースは、第２トランジスタ３６のドレインと接続される。誤差増幅器３２の非反転入力端子には、ローサイドトランジスタＭＬのドレイン電圧ＶＬＸ、つまりオン状態におけるローサイドトランジスタＭＬのドレインソース間電圧ＶＤＳが入力される。誤差増幅器３２の反転入力端子は、第２トランジスタ３６のドレインと接続される。誤差増幅器３２のフィードバックにより、第２トランジスタ３６のドレイン電圧は、ローサイドトランジスタＭＬのドレイン電圧ＶＬＸと等しくなる。したがって、第２トランジスタ３６とローサイドトランジスタＭＬは、ドレイン電圧同士、ゲート電圧同士、ソース電圧同士が等しくなり、第２トランジスタ３６には、ローサイドトランジスタＭＬに流れるコイル電流ＩＬＸ１に比例した検出電流ＩＬＸ１’が流れる。
【００６８】
なお、電流検出回路３０の構成は図５のそれには限定されず、公知の別の回路を用いてもよい。
【００６９】
フィルタ４０は、検出電流ＩＬＸ’の高周波成分を除去し、電圧の検出信号に変換する。スロープ補償器４２は、スロープ信号を生成するスロープ発生器４４と、スロープ信号をフィルタ４０の出力に重畳する加算器４６を含む。ＰＷＭコンパレータ４８は、誤差電圧ＶＥＲＲとスロープ補償器４２の出力を比較し、スロープ補償器４２の出力の方が大きくなると、すなわちコイル電流ＩＬＸ１が、誤差電圧ＶＥＲＲに応じた電流レベルを超えると、リセット信号ＳＲＳＴをアサート（ハイレベル）する。
【００７０】
パルス発生器５０は、オシレータ５２、フリップフロップ５４を含む。オシレータ５２は、パルス幅変調の周期Ｔｓを有するクロック信号ＣＫを生成する。フリップフロップ５４のセット端子にはクロック信号ＣＫが、リセット端子にはリセット信号ＳＲＳＴが入力される。フリップフロップ５４の出力Ｓ１＿１は、クロック信号ＣＫのポジティブエッジに応答して、周期Ｔｓごとにハイレベルに遷移し、リセット信号ＳＲＳＴがアサートされると、ローレベルに遷移する。
【００７１】
ＤＣ／ＤＣコンバータ２ａの構成である。続いてその動作を説明する。図６は、図５のＤＣ／ＤＣコンバータ２ａの重負荷状態φＮの動作波形図である。各チャンネルＣＨにおいて、コイル電流ＩＬＸは、共通の誤差電圧ＶＥＲＲに応じた平均電流ＩＡＶＥに安定化される。Ｎ個のチャンネルがアクティブであるとき、平均電流ＩＡＶＥは、ＩＯＵＴ／Ｎとなる。
【００７２】
このように、第１変形例に係るＤＣ／ＤＣコンバータ２ａによれば、複数チャンネルのインダクタのインダクタンスの不均一性にかかわらず、コイル電流ＩＬＸの平均値を揃えることができ、コイル電流の偏りを抑制できる。
【００７３】
（第２変形例）
実施の形態では、降圧型のＤＣ／ＤＣコンバータについて説明したが、本発明はそれには限定されず、昇圧型、あるいは昇降圧型のＤＣ／ＤＣコンバータにも適用しうる。
【００７４】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。
【符号の説明】
【００７５】
２…ＤＣ／ＤＣコンバータ、４…負荷、１０…入力ライン、１２…出力ライン、１４…スイッチング回路、１６…コントローラ、２０…チャンネル制御部、２２…誤差増幅器、２４…パルス変調器、２６…ドライバ、３０…電流検出回路、３２…誤差増幅器、３４…第１トランジスタ、３６…第２トランジスタ、４０…フィルタ、４２…スロープ補償器、４４…スロープ発生器、４６…加算器、４８…ＰＷＭコンパレータ、５０…パルス発生器、５２…オシレータ、５４…フリップフロップ、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、１００…電子機器。
【図１】
2014226026.tif 000003
【図２】
2014226026.tif 000004
【図３】
2014226026.tif 000005
【図４】
2014226026.tif 000006
【図５】
2014226026.tif 000007
【図６】
2014226026.tif 000008