(57)【要約】  信号伝送回路は、インピーダンス変換回路と電流−電圧変換回路とを有する。第１の電流が前記インピーダンス変換回路に入力される。前記インピーダンス変換回路は、前記第１の電流に応じた第２の電流を出力する。前記電流−電圧変換回路は、前記インピーダンス変換回路から出力される前記第２の電流を電圧に変換する。前記インピーダンス変換回路は、第１の電流源と電流出力回路とを有する。前記第１の電流源は、基準電流を生成する。前記電流出力回路は、前記第１の電流と前記基準電流との差分または和に応じた前記第２の電流を出力する。
2017056146.tif 000002
【特許請求の範囲】
【請求項１】
第１の電流が入力され、かつ前記第１の電流に応じた第２の電流を出力するインピーダンス変換回路と、
前記インピーダンス変換回路から出力される前記第２の電流を電圧に変換する電流−電圧変換回路と、
を有し、
前記インピーダンス変換回路は、
基準電流を生成する第１の電流源と、
前記第１の電流と前記基準電流との差分または和に応じた前記第２の電流を出力する電流出力回路と、
を有する
信号伝送回路。
【請求項２】
前記インピーダンス変換回路と前記電流−電圧変換回路との間に配置され、かつ前記インピーダンス変換回路と前記電流−電圧変換回路との電気的接続のオンとオフとを切り替えるスイッチをさらに有し、
前記インピーダンス変換回路は、前記スイッチがオフであるときに前記インピーダンス変換回路に入力された前記第１の電流を前記基準電流に変換し、
前記第１の電流源は、前記スイッチがオフであるときに前記基準電流を保持し、
前記インピーダンス変換回路は、前記スイッチがオンであるときに前記第２の電流を出力する
請求項１に記載の信号伝送回路。
【請求項３】
前記インピーダンス変換回路は、第１のトランジスタと第２のトランジスタとをさらに有し、
前記第１のトランジスタと前記第２のトランジスタとは、カレントミラーを構成し、
第１の電源と第２の電源との間に、前記第１の電流源と、前記第２のトランジスタとが直列に接続され、
前記第１の電流は、前記第１のトランジスタに入力され、
前記第２のトランジスタは、前記スイッチに接続される
請求項２に記載の信号伝送回路。
【請求項４】
前記電流出力回路は、トランジスタと第２の電流源とをさらに有し、
第１の電源と第２の電源との間に、前記第１の電流源と、前記トランジスタと、前記第２の電流源とが直列に接続され、
前記トランジスタは、第１の端子と第２の端子と制御端子とを有し、
前記第１の端子と前記第２の端子とのいずれか１つは前記スイッチに接続され、かつ前記制御端子は第３の電源に接続され、
前記第１の電流源は、前記第１の端子と前記第２の端子とのうち、前記スイッチと接続される端子に接続され、
前記第２の電流源は、前記第１の端子と前記第２の端子とのうち、前記第１の電流源が接続される端子と異なる端子に接続され、
前記第１の端子と前記第２の端子とのうち、前記第１の電流源が接続される端子と異なる端子に前記第１の電流が入力される
請求項２に記載の信号伝送回路。
【請求項５】
撮像信号を出力する撮像素子と、
前記撮像素子の内部または外部に配置され、かつ前記撮像信号に基づく前記第１の電流を出力する伝送バッファと、
を有する内視鏡スコープと、
前記伝送バッファに接続された請求項１から請求項４のいずれか一項に記載の信号伝送回路と、
を有する内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送回路および内視鏡システムに関する。
【背景技術】
【０００２】
図９は、従来技術の信号伝送回路１１００の構成を示している。信号伝送回路１１００は、従来技術の第１の例である。信号伝送回路１１００は、インピーダンス変換回路１１２０と電流−電圧変換回路１１３０とを有する。信号伝送回路１１００の入力側にドライブ回路１１１０が配置されている。【０００３】
ドライブ回路１１１０は、トランジスタＭ１０を有する。トランジスタＭ１０は、ＮＭＯＳトランジスタである。トランジスタＭ１０のドレイン端子は、電源ＶＤＤに接続されている。トランジスタＭ１０のソース端子は、伝送ケーブルＣＢ１１に接続されている。入力信号ＶＩＮがトランジスタＭ１０のゲート端子に入力される。ドライブ回路１１１０は、入力信号ＶＩＮをトランジスタＭ１０の相互コンダクタンスｇｍにより電流に変換する。ドライブ回路１１１０によって生成された電流値は、ＩＩＮである。ドライブ回路１１１０によって生成された電流は、伝送ケーブルＣＢ１１と、インピーダンスマッチング用のマッチング素子Ｚ１１とを介してインピーダンス変換回路１１２０に入力される。【０００４】
インピーダンス変換回路１１２０は、電流出力回路１１５０を有する。電流出力回路１１５０は、カレントミラーを構成するトランジスタＭ１１とトランジスタＭ１２とを有する。トランジスタＭ１１とトランジスタＭ１２とは、ＮＭＯＳトランジスタである。トランジスタＭ１１のドレイン端子は、入力端子Ｔｉｎに接続されている。トランジスタＭ１１のソース端子は、グランドＧＮＤに接続されている。トランジスタＭ１１のゲート端子は、トランジスタＭ１１のドレイン端子に接続されている。トランジスタＭ１２のドレイン端子は、出力端子Ｔｏｕｔに接続されている。トランジスタＭ１２のソース端子は、グランドＧＮＤに接続されている。トランジスタＭ１２のゲート端子は、トランジスタＭ１１のゲート端子に接続されている。【０００５】
ドライブ回路１１１０によって生成された電流が入力端子Ｔｉｎに入力される。この電流は、トランジスタＭ１１のドレイン端子とソース端子との間に流れる。トランジスタＭ１１とトランジスタＭ１２とのミラー比に応じた電流がトランジスタＭ１２のドレイン端子とソース端子との間に流れる。トランジスタＭ１１とトランジスタＭ１２とのＷ／Ｌ比が同じであると仮定する。トランジスタＭ１１の係数がｍであり、トランジスタＭ１２の係数がｎである場合、トランジスタＭ１２に流れる電流の電流値は（ｎ／ｍ）×ＩＩＮである。トランジスタＭ１１とトランジスタＭ１２との係数が同一である場合、トランジスタＭ１１とトランジスタＭ１２とに流れる電流は同一である。インピーダンス変換回路１１２０は、電流値がＩＯＵＴである電流を出力端子Ｔｏｕｔから出力する。インピーダンス変換回路１１２０は、低入力インピーダンスかつ高出力インピーダンスの電流変換回路である。【０００６】
電流−電圧変換回路１１３０は、帰還抵抗Ｒ１２とオペアンプＯＰ１１とを有する。帰還抵抗Ｒ１２の第１の端子は、オペアンプＯＰ１１の反転入力端子に接続されている。帰還抵抗Ｒ１２の第２の端子は、オペアンプＯＰ１１の出力端子に接続されている。オペアンプＯＰ１１の反転入力端子は、インピーダンス変換回路１１２０に接続されている。オペアンプＯＰ１１の非反転入力端子は、基準電圧ＶＲＥＦを出力する電源に接続されている。【０００７】
インピーダンス変換回路１１２０から出力された電流が電流−電圧変換回路１１３０に入力される。電流−電圧変換回路１１３０は、電流を電圧に変換し、かつ電圧を出力信号ＶＯＵＴとして出力する。【０００８】
図１０は、従来技術の信号伝送回路１１０１の構成を示している。信号伝送回路１１０１は、従来技術の第２の例である。信号伝送回路１１０１は、インピーダンス変換回路１１２１と電流−電圧変換回路１１３０とを有する。信号伝送回路１１０１の入力側にドライブ回路１１１０が配置されている。【０００９】
ドライブ回路１１１０と電流−電圧変換回路１１３０との各々は、図９におけるドライブ回路１１１０と電流−電圧変換回路１１３０との各々と同一である。このため、ドライブ回路１１１０と電流−電圧変換回路１１３０とについての説明を省略する。【００１０】
インピーダンス変換回路１１２１は、トランジスタＭ１３と、電流源ＣＳ１１と、電流源ＣＳ１２とを有する。トランジスタＭ１３は、ＮＭＯＳトランジスタである。トランジスタＭ１３は、ゲート接地型のトランジスタである。トランジスタＭ１３のソース端子は、入力端子Ｔｉｎに接続されている。トランジスタＭ１３のドレイン端子は、出力端子Ｔｏｕｔに接続されている。トランジスタＭ１３のゲート端子は、電源Ｖ１１に接続されている。【００１１】
電流源ＣＳ１１の第１の端子は、電源ＶＤＤに接続されている。電流源ＣＳ１１の第２の端子は、出力端子Ｔｏｕｔに接続されている。電流源ＣＳ１２の第１の端子は、入力端子Ｔｉｎに接続されている。電流源ＣＳ１２の第２の端子は、グランドＧＮＤに接続されている。電源ＶＤＤとグランドＧＮＤとの間に、電流源ＣＳ１１と、トランジスタＭ１３と、電流源ＣＳ１２とが直列に接続されている。【００１２】
ドライブ回路１１１０によって生成された電流が入力端子Ｔｉｎに入力される。電流値がＩ１である定電流が電流源ＣＳ１２に流れる。電流値がＩ２である定電流が電流源ＣＳ１１に流れる。インピーダンス変換回路１１２１は、電流値がＩＯＵＴである電流を出力端子Ｔｏｕｔから出力する。インピーダンス変換回路１１２１は、低入力インピーダンスかつ高出力インピーダンスの電流変換回路である。【００１３】
信号伝送回路１１００および信号伝送回路１１０１と同等の回路が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】日本国特開２００４−２３１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
信号伝送回路１１００の問題点について説明する。帰還抵抗Ｒ１２の抵抗値Ｒは１［ＫΩ］であると仮定する。入力信号ＶＩＮの電圧値ＶＩＮの最大値ＶＩＮ＿ＭＡＸは２．０［Ｖ］であり、かつ入力信号ＶＩＮの電圧値ＶＩＮの最小値ＶＩＮ＿ＭＩＮは１．０［Ｖ］であると仮定する。インピーダンス変換回路１１２０に入力される電流値ＩＩＮの最大値ＩＩＮ＿ＭＡＸは２．０［ｍＡ］であり、かつその電流値ＩＩＮの最小値ＩＩＮ＿ＭＩＮは１．０［ｍＡ］であると仮定する。入力信号ＶＩＮの電圧値ＶＩＮが最大値ＶＩＮ＿ＭＡＸであるとき、電流値ＩＩＮは最大値ＩＩＮ＿ＭＡＸである。入力信号ＶＩＮの電圧値ＶＩＮが最小値ＶＩＮ＿ＭＩＮであるとき、電流値ＩＩＮは最小値ＩＩＮ＿ＭＩＮである。インピーダンス変換回路１１２０から出力される電流値ＩＯＵＴは、式（２１）で表される。
ＩＯＵＴ＝−ＩＩＮ  ・・・（２１）【００１６】
出力信号ＶＯＵＴの電圧値ＶＯＵＴは、式（２２）で表される。式（２２）において、ＶＲＥＦは基準電圧の電圧値である。式（２２）において、Ｒは帰還抵抗Ｒ１２の抵抗値である。
ＶＯＵＴ＝ＶＲＥＦ−Ｒ×ＩＯＵＴ  ・・・（２２）【００１７】
基準電圧の電圧値ＶＲＥＦが１．０［Ｖ］である場合、式（２１）と式（２２）とにより、出力信号ＶＯＵＴの電圧値ＶＯＵＴの最大値ＶＯＵＴ＿ＭＡＸは３．０［Ｖ］であり、かつ出力信号ＶＯＵＴの電圧値ＶＯＵＴの最小値ＶＯＵＴ＿ＭＩＮは２．０［Ｖ］である。入力信号ＶＩＮの電圧値ＶＩＮが最大値ＶＩＮ＿ＭＡＸであるとき、電圧値ＶＯＵＴは最大値ＶＯＵＴ＿ＭＡＸである。入力信号ＶＩＮの電圧値ＶＩＮが最小値ＶＩＮ＿ＭＩＮであるとき、電圧値ＶＯＵＴは最小値ＶＯＵＴ＿ＭＩＮである。【００１８】
上記のように、出力信号ＶＯＵＴの電圧値ＶＯＵＴは２．０［Ｖ］から３．０［Ｖ］である。基準電圧の電圧値ＶＲＥＦが１．０［Ｖ］であるため、電流−電圧変換回路１１３０は、１．０［Ｖ］から３．０［Ｖ］の範囲において線形な出力特性を必要とする。このように、電流−電圧変換回路１１３０は、出力信号ＶＯＵＴの電圧値の範囲ではない１．０［Ｖ］から２．０［Ｖ］の範囲においても線形な出力特性を必要とする。これは、入力信号ＶＩＮの電圧値ＶＩＮの最小値ＶＩＮ＿ＭＩＮに相当するオフセット電圧（１．０［Ｖ］）によるオフセット電流（１．０［ｍＡ］）がインピーダンス変換回路１１２０から出力されるためである。後段の回路において、上記の範囲と同一の範囲において線形な入力特性を必要とする。例えば、後段の回路は、ＡＤ変換回路である。【００１９】
信号伝送回路１１０１においても、電流源ＣＳ１１に流れる定電流（Ｉ２）と電流源ＣＳ１２に流れる定電流（Ｉ１）とによっては、上記と同様の問題がある。【００２０】
本発明は、入力信号のオフセット電圧に基づくオフセット電流を低減することができる信号伝送回路および内視鏡システムを提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の第１の態様によれば、信号伝送回路は、インピーダンス変換回路と電流−電圧変換回路とを有する。第１の電流が前記インピーダンス変換回路に入力される。前記インピーダンス変換回路は、前記第１の電流に応じた第２の電流を出力する。前記電流−電圧変換回路は、前記インピーダンス変換回路から出力される前記第２の電流を電圧に変換する。前記インピーダンス変換回路は、第１の電流源と電流出力回路とを有する。前記第１の電流源は、基準電流を生成する。前記電流出力回路は、前記第１の電流と前記基準電流との差分または和に応じた前記第２の電流を出力する。【００２２】
本発明の第２の態様によれば、第１の態様において、前記信号伝送回路は、前記インピーダンス変換回路と前記電流−電圧変換回路との間に配置され、かつ前記インピーダンス変換回路と前記電流−電圧変換回路との電気的接続のオンとオフとを切り替えるスイッチをさらに有してもよい。前記インピーダンス変換回路は、前記スイッチがオフであるときに前記インピーダンス変換回路に入力された前記第１の電流を前記基準電流に変換してもよい。前記第１の電流源は、前記スイッチがオフであるときに前記基準電流を保持してもよい。前記インピーダンス変換回路は、前記スイッチがオンであるときに前記第２の電流を出力してもよい。【００２３】
本発明の第３の態様によれば、第２の態様において、前記インピーダンス変換回路は、第１のトランジスタと第２のトランジスタとをさらに有してもよい。前記第１のトランジスタと前記第２のトランジスタとは、カレントミラーを構成してもよい。第１の電源と第２の電源との間に、前記第１の電流源と、前記第２のトランジスタとが直列に接続されてもよい。前記第１の電流は、前記第１のトランジスタに入力されてもよい。前記第２のトランジスタは、前記スイッチに接続されてもよい。【００２４】
本発明の第４の態様によれば、第２の態様において、前記電流出力回路は、トランジスタと第２の電流源とをさらに有してもよい。第１の電源と第２の電源との間に、前記第１の電流源と、前記トランジスタと、前記第２の電流源とが直列に接続されてもよい。前記トランジスタは、第１の端子と第２の端子と制御端子とを有してもよい。前記第１の端子と前記第２の端子とのいずれか１つは前記スイッチに接続され、かつ前記制御端子は第３の電源に接続されてもよい。前記第１の電流源は、前記第１の端子と前記第２の端子とのうち、前記スイッチと接続される端子に接続されてもよい。前記第２の電流源は、前記第１の端子と前記第２の端子とのうち、前記第１の電流源が接続される端子と異なる端子に接続されてもよい。前記第１の端子と前記第２の端子とのうち、前記第１の電流源が接続される端子と異なる端子に前記第１の電流が入力されてもよい。【００２５】
本発明の第５の態様によれば、内視鏡システムは、内視鏡スコープと、前記信号伝送回路とを有する。前記内視鏡スコープは、撮像素子と、伝送バッファとを有する。前記撮像素子は、撮像信号を出力する。前記伝送バッファは、前記撮像素子の内部または外部に配置され、かつ前記撮像信号に基づく前記第１の電流を出力する。前記信号伝送回路は、前記伝送バッファに接続されている。
【発明の効果】
【００２６】
上記の各態様によれば、電流出力回路は、第１の電流と基準電流との差分または和に応じた第２の電流を出力する。このため、信号伝送回路および内視鏡システムは、入力信号のオフセット電圧に基づくオフセット電流を低減することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態の信号伝送回路の構成を示す回路図である。
【図２】本発明の第１の実施形態の変形例の信号伝送回路の構成を示す回路図である。
【図３】本発明の第２の実施形態の信号伝送回路の構成を示す回路図である。
【図４】本発明の第２の実施形態の第１の変形例の信号伝送回路の構成を示す回路図である。
【図５】本発明の第２の実施形態の第２の変形例の信号伝送回路の構成を示す回路図である。
【図６】本発明の第３の実施形態の信号伝送回路の構成を示す回路図である。
【図７】本発明の第４の実施形態の内視鏡システムの構成を示す模式図である。
【図８】本発明の第４の実施形態の内視鏡システムの構成を示すブロック図である。
【図９】従来技術の信号伝送回路の構成を示す回路図である。
【図１０】従来技術の信号伝送回路の構成を示す回路図である。
【発明を実施するための形態】
【００２８】
図面を参照し、本発明の実施形態を説明する。
【００２９】
（第１の実施形態）
図１は、本発明の第１の実施形態の信号伝送回路１００の構成を示している。図１に示すように、信号伝送回路１００は、インピーダンス変換回路１２０と電流−電圧変換回路１３０とを有する。インピーダンス変換回路１２０と電流−電圧変換回路１３０とは、信号処理回路を構成する。信号伝送回路１００の入力側にドライブ回路１１０が配置されている。
【００３０】
ドライブ回路１１０は、トランジスタＭ０を有する。トランジスタＭ０は、ＮＭＯＳトランジスタである。トランジスタＭ０は、ソース端子と、ドレイン端子と、ゲート端子とを有する。トランジスタＭ０のドレイン端子は、電源ＶＤＤに接続されている。トランジスタＭ０のソース端子は、伝送ケーブルＣＢ１に接続されている。入力信号ＶＩＮがトランジスタＭ０のゲート端子に入力される。ドライブ回路１１０は、入力信号ＶＩＮをトランジスタＭ０の相互コンダクタンスｇｍにより第１の電流に変換する。第１の電流の電流値は、ＩＩＮである。ドライブ回路１１０によって生成された第１の電流は、伝送ケーブルＣＢ１と、インピーダンスマッチング用のマッチング素子Ｚ１とを介してインピーダンス変換回路１２０に入力される。
【００３１】
図１においてマッチング素子Ｚ１は、伝送ケーブルＣＢ１とインピーダンス変換回路１２０との間に配置されている。マッチング素子Ｚ１は、ドライブ回路１１０と伝送ケーブルＣＢ１との間に配置されてもよい。マッチング素子Ｚ１は、ドライブ回路１１０と伝送ケーブルＣＢ１との間および伝送ケーブルＣＢ１とインピーダンス変換回路１２０との間に配置されてもよい。
【００３２】
ドライブ回路１１０によって生成された第１の電流がインピーダンス変換回路１２０に入力される。インピーダンス変換回路１２０は、第１の電流に応じた第２の電流を出力する。インピーダンス変換回路１２０は、低入力インピーダンスかつ高出力インピーダンスの電流変換回路である。インピーダンス変換回路１２０は、電流源１４０と、電流出力回路１５０とを有する。
【００３３】
電流源１４０は、定電流源である。電流源１４０は、基準電流を生成する。電流源１４０が出力する電流値は、制御信号φＣＴＲＬによって制御される。電流出力回路１５０は、第１の電流と基準電流との差分に応じた第２の電流を出力する。
【００３４】
インピーダンス変換回路１２０に入力される第１の電流の電流値はＩＩＮであり、かつ基準電流の電流値はＩ２である。インピーダンス変換回路１２０から出力される電流値ＩＯＵＴは、式（１）で表される。
ＩＯＵＴ＝Ｉ２−ＩＩＮ  ・・・（１）
【００３５】
インピーダンス変換回路１２０から出力された第２の電流が電流−電圧変換回路１３０に入力される。電流−電圧変換回路１３０は、第２の電流を電圧に変換し、かつ電圧を出力信号ＶＯＵＴとして出力する。
【００３６】
出力信号ＶＯＵＴの電圧値ＶＯＵＴは、式（２）で表される。式（２）において、ＶＲＥＦは、電流−電圧変換回路１３０の基準電圧の電圧値である。式（２）において、Ｒは電流−電圧変換回路１３０の内部抵抗の抵抗値である。
ＶＯＵＴ＝ＶＲＥＦ−Ｒ×ＩＯＵＴ  ・・・（２）
【００３７】
電流−電圧変換回路１３０の内部抵抗の抵抗値Ｒは１［ＫΩ］であると仮定する。入力信号ＶＩＮの電圧値ＶＩＮの最大値ＶＩＮ＿ＭＡＸは２．０［Ｖ］であり、かつ入力信号ＶＩＮの電圧値ＶＩＮの最小値ＶＩＮ＿ＭＩＮは１．０［Ｖ］であると仮定する。インピーダンス変換回路１２０に入力される電流値ＩＩＮの最大値ＩＩＮ＿ＭＡＸは２．０［ｍＡ］であり、かつその電流値ＩＩＮの最小値ＩＩＮ＿ＭＩＮは１．０［ｍＡ］であると仮定する。入力信号ＶＩＮの電圧値ＶＩＮが最大値ＶＩＮ＿ＭＡＸであるとき、電流値ＩＩＮは最大値ＩＩＮ＿ＭＡＸである。入力信号ＶＩＮの電圧値ＶＩＮが最小値ＶＩＮ＿ＭＩＮであるとき、電流値ＩＩＮは最小値ＩＩＮ＿ＭＩＮである。
【００３８】
基準電流の電流値Ｉ２は、基準レベルの入力信号ＶＩＮが信号伝送回路１００に入力されたときにインピーダンス変換回路１２０に入力される電流値と同一になるように制御される。基準レベルの入力信号ＶＩＮの電圧値ＶＩＮは、最大値ＶＩＮ＿ＭＡＸと同一である。このとき、インピーダンス変換回路１２０に入力される電流値は、最大値ＩＩＮ＿ＭＡＸである。このため、インピーダンス変換回路１２０から出力される電流値ＩＯＵＴは、式（１）により式（３）で表される。
ＩＯＵＴ＝ＩＩＮ＿ＭＡＸ−ＩＩＮ  ・・・（３）
【００３９】
電流値ＩＩＮが１．０［ｍＡ］から２．０［ｍＡ］であり、かつ電流値ＩＩＮ＿ＭＡＸが２．０［ｍＡ］である場合、インピーダンス変換回路１２０から出力される電流値ＩＯＵＴは、式（３）により式（４）で表される。
０≦ＩＯＵＴ≦ＩＩＮ＿ＭＡＸ−ＩＩＮ＿ＭＩＮ  ・・・（４）
【００４０】
式（４）に示すように、最大値ＶＩＮ＿ＭＡＸの入力信号ＶＩＮが信号伝送回路１００に入力されたとき、インピーダンス変換回路１２０から出力される電流値ＩＯＵＴはゼロである。このため、インピーダンス変換回路１２０から出力される電流値ＩＯＵＴはオフセット電流を含まない。
【００４１】
基準電圧の電圧値ＶＲＥＦが１．０［Ｖ］である場合、式（２）と式（４）とにより、出力信号ＶＯＵＴの電圧値ＶＯＵＴの最大値ＶＯＵＴ＿ＭＡＸは１．０［Ｖ］であり、かつ出力信号ＶＯＵＴの電圧値ＶＯＵＴの最小値ＶＯＵＴ＿ＭＩＮは０［Ｖ］である。つまり、電流−電圧変換回路１３０は、０［Ｖ］から１．０［Ｖ］の範囲において線形な出力特性を必要とする。したがって、従来技術と比較して、電流−電圧変換回路１３０において線形な出力特性を必要とする電圧の範囲が縮小する。この結果、電流−電圧変換回路１３０の設計が容易になる。
【００４２】
電流出力回路１５０は、第１の電流と基準電流との和に応じた第２の電流を出力してもよい。基準電流は、定電流成分を含んでもよい。第２の電流は、第１の電流と基準電流との和から定電流成分を除いた電流であってもよい。
【００４３】
上記のように、信号伝送回路１００は、インピーダンス変換回路１２０と電流−電圧変換回路１３０とを有する。第１の電流がインピーダンス変換回路１２０に入力される。インピーダンス変換回路１２０は、第１の電流に応じた第２の電流を出力する。電流−電圧変換回路１３０は、インピーダンス変換回路１２０から出力される第２の電流を電圧に変換する。インピーダンス変換回路１２０は、電流源１４０（第１の電流源）と電流出力回路１５０とを有する。電流源１４０は、基準電流を生成する。電流出力回路１５０は、第１の電流と基準電流との差分または和に応じた第２の電流を出力する。
【００４４】
本発明の各態様の信号伝送回路は、ドライブ回路１１０と、伝送ケーブルＣＢ１と、マッチング素子Ｚ１との少なくとも１つに対応する構成を有していなくてもよい。
【００４５】
第１の実施形態では、電流出力回路１５０は、第１の電流と基準電流との差分または和に応じた第２の電流を出力する。このため、信号伝送回路１００は、入力信号のオフセット電圧に基づくオフセット電流を低減することができる。
【００４６】
（第１の実施形態の変形例）
図２は、第１の実施形態の変形例の信号伝送回路１０１の構成を示している。図２に示すように、信号伝送回路１０１は、インピーダンス変換回路１２０と電流−電圧変換回路１３０とを有する。信号伝送回路１０１は、図１に示す信号伝送回路１００と同一である。図２に示す構成について、図１に示す構成と異なる点を説明する。
【００４７】
信号伝送回路１０１の入力側にドライブ回路１１１が配置されている。ドライブ回路１１１は、トランジスタＭ０ａと抵抗Ｒ１とを有する。抵抗Ｒ１は、第１の端子と第２の端子とを有する。抵抗Ｒ１の第１の端子は、電源ＶＤＤに接続されている。トランジスタＭ０ａは、ＰＭＯＳトランジスタである。トランジスタＭ０ａは、ソース端子と、ドレイン端子と、ゲート端子とを有する。トランジスタＭ０ａのソース端子は、抵抗Ｒ１の第２の端子に接続されている。トランジスタＭ０ａのドレイン端子は、伝送ケーブルＣＢ１に接続されている。入力信号ＶＩＮがトランジスタＭ０ａのゲート端子に入力される。ドライブ回路１１１は、入力信号ＶＩＮの電圧と抵抗Ｒ１の抵抗値とに応じた電流を出力する。
【００４８】
上記以外の点については、図２に示す構成は、図１に示す構成と同様である。
【００４９】
ドライブ回路１１１は、抵抗Ｒ１の抵抗値に応じた電流を出力する。このため、ドライブ回路１１１が出力する電流値の設計が容易である。
【００５０】
（第２の実施形態）
図３は、本発明の第２の実施形態の信号伝送回路１０２の構成を示している。図３に示すように、信号伝送回路１０２は、インピーダンス変換回路１２２と、電流−電圧変換回路１３２と、スイッチＳＷ１とを有する。インピーダンス変換回路１２２と電流−電圧変換回路１３２とは、信号処理回路を構成する。図３に示す構成について、図１に示す構成と異なる点を説明する。
【００５１】
インピーダンス変換回路１２２は、電流源１４２と電流出力回路１５２とを有する。電流源１４２は、トランジスタＭｒと、スイッチＳＷ２と、容量素子Ｃ１とを有する。例えば、トランジスタＭｒは、ＰＭＯＳトランジスタである。トランジスタＭｒは、ソース端子と、ドレイン端子と、ゲート端子とを有する。
【００５２】
トランジスタＭｒのソース端子は、電源ＶＤＤに接続されている。トランジスタＭｒのドレイン端子は、出力端子Ｔｏｕｔに接続されている。トランジスタＭｒのゲート端子は、容量素子Ｃ１に接続されている。容量素子Ｃ１の電圧に応じた電流がトランジスタＭｒのソース端子とトランジスタＭｒのドレイン端子との間に流れる。
【００５３】
スイッチＳＷ２は、第１の端子と第２の端子とを有する。スイッチＳＷ２の第１の端子は、トランジスタＭｒのゲート端子に接続されている。スイッチＳＷ２の第２の端子は、トランジスタＭｒのドレイン端子に接続されている。
【００５４】
スイッチＳＷ２は、オンとオフとを切り替えることができる素子である。スイッチＳＷ２がオンである場合、容量素子Ｃ１の第１の端子は、出力端子Ｔｏｕｔに電気的に接続される。
【００５５】
容量素子Ｃ１は、第１の端子と第２の端子とを有する。容量素子Ｃ１の第１の端子は、トランジスタＭｒのゲート端子とスイッチＳＷ２の第１の端子とに接続されている。容量素子Ｃ１の第２の端子は、電源ＶＤＤに接続されている。
【００５６】
スイッチＳＷ２と容量素子Ｃ１とは、サンプルホールド回路を構成する。スイッチＳＷ２は、出力端子Ｔｏｕｔの電圧をサンプリングする。容量素子Ｃ１は、スイッチＳＷ２によってサンプリングされた電圧を保持する。つまり、容量素子Ｃ１は、サンプリング容量である。
【００５７】
電流源１４２は、定電流源である。電流源１４２が出力する電流の電流値はＩ２である。
【００５８】
電流出力回路１５２は、カレントミラーを構成するトランジスタＭ１とトランジスタＭ２とを有する。トランジスタＭ１とトランジスタＭ２とは、ＮＭＯＳトランジスタである。トランジスタＭ１とトランジスタＭ２とは、ソース端子と、ドレイン端子と、ゲート端子とを有する。トランジスタＭ１のドレイン端子は、入力端子Ｔｉｎに接続されている。トランジスタＭ１のソース端子は、グランドＧＮＤに接続されている。トランジスタＭ１のゲート端子は、トランジスタＭ１のドレイン端子に接続されている。トランジスタＭ２のドレイン端子は、出力端子Ｔｏｕｔに接続されている。トランジスタＭ２のソース端子は、グランドＧＮＤに接続されている。トランジスタＭ２のゲート端子は、トランジスタＭ１のゲート端子に接続されている。トランジスタＭ２は、出力端子Ｔｏｕｔを介してスイッチＳＷ１に接続されている。電源ＶＤＤとグランドＧＮＤとの間に、電流源１４２とトランジスタＭ２とが直列に接続されている。
【００５９】
ドライブ回路１１０によって生成された第１の電流が入力端子Ｔｉｎに入力される。第１の電流は、入力端子Ｔｉｎを介してトランジスタＭ１に入力される。第１の電流は、トランジスタＭ１のドレイン端子とソース端子との間に流れる。トランジスタＭ１とトランジスタＭ２とのミラー比に応じた電流がトランジスタＭ２のドレイン端子とソース端子との間に流れる。トランジスタＭ１とトランジスタＭ２とのＷ／Ｌ比が同じであると仮定する。トランジスタＭ１の係数がｍであり、トランジスタＭ２の係数がｎである場合、トランジスタＭ２に流れる電流の電流値は（ｎ／ｍ）×ＩＩＮである。トランジスタＭ１とトランジスタＭ２との係数が同一である場合、トランジスタＭ１とトランジスタＭ２とに流れる電流は同一である。インピーダンス変換回路１２２は、電流値がＩＯＵＴである電流を出力端子Ｔｏｕｔから出力する。インピーダンス変換回路１２２は、低入力インピーダンスかつ高出力インピーダンスの電流変換回路である。
【００６０】
スイッチＳＷ１は、インピーダンス変換回路１２２と電流−電圧変換回路１３２との間に配置されている。スイッチＳＷ１は、第１の端子と第２の端子とを有する。スイッチＳＷ１の第１の端子は、インピーダンス変換回路１２２に接続されている。スイッチＳＷ１の第２の端子は、電流−電圧変換回路１３２に接続されている。
【００６１】
スイッチＳＷ１は、インピーダンス変換回路１２２と電流−電圧変換回路１３２との電気的接続のオンとオフとを切り替える。スイッチＳＷ１がオンである場合、インピーダンス変換回路１２２と電流−電圧変換回路１３２とは電気的に接続される。スイッチＳＷ１がオフである場合、インピーダンス変換回路１２２と電流−電圧変換回路１３２とは、電気的に絶縁される。
【００６２】
電流−電圧変換回路１３２は、帰還抵抗Ｒ２とオペアンプＯＰ１とを有する。帰還抵抗Ｒ２は、第１の端子と第２の端子とを有する。オペアンプＯＰ１は、非反転入力端子と、反転入力端子と、出力端子とを有する。帰還抵抗Ｒ２の第１の端子は、オペアンプＯＰ１の反転入力端子に接続されている。帰還抵抗Ｒ２の第２の端子は、オペアンプＯＰ１の出力端子に接続されている。オペアンプＯＰ１の反転入力端子は、スイッチＳＷ１の第２の端子に接続されている。オペアンプＯＰ１の非反転入力端子は、基準電圧ＶＲＥＦを出力する電源に接続されている。
【００６３】
インピーダンス変換回路１２２から出力された電流が電流−電圧変換回路１３２に入力される。電流−電圧変換回路１３２は、電流を電圧に変換し、かつ電圧を出力信号ＶＯＵＴとして出力する。
【００６４】
上記以外の点については、図３に示す構成は、図１に示す構成と同様である。
【００６５】
信号伝送回路１０２の動作を説明する。説明を容易にするために、トランジスタＭ１とトランジスタＭ２とのミラー比は１であると仮定する。入力信号ＶＩＮとして、基準レベルと信号レベルとの各々の信号が信号伝送回路１０２に入力される。信号レベルの入力信号ＶＩＮの電圧値ＶＩＮが最大値ＶＩＮ＿ＭＡＸであるとき、電流値ＩＩＮは最大値ＩＩＮ＿ＭＡＸである。信号レベルの入力信号ＶＩＮの電圧値ＶＩＮが最小値ＶＩＮ＿ＭＩＮであるとき、電流値ＩＩＮは最小値ＩＩＮ＿ＭＩＮである。入力信号ＶＩＮの電圧値ＶＩＮの最大値ＶＩＮ＿ＭＡＸと入力信号ＶＩＮの電圧値ＶＩＮの最小値ＶＩＮ＿ＭＩＮとは、既知である。基準レベルの入力信号ＶＩＮの電圧値ＶＩＮは、入力信号ＶＩＮの電圧値ＶＩＮの最大値ＶＩＮ＿ＭＡＸと同一である。
【００６６】
第１の期間において、スイッチＳＷ１はオフに制御され、かつスイッチＳＷ２はオンに制御される。これによって、インピーダンス変換回路１２２と電流−電圧変換回路１３２とは、電気的に絶縁される。基準レベルの入力信号ＶＩＮが信号伝送回路１０２に入力される。
【００６７】
基準レベルの入力信号ＶＩＮが信号伝送回路１０２に入力されたとき、インピーダンス変換回路１２２に入力される第１の電流の電流値ＩＩＮは、ＩＩＮ＿ＭＡＸである。第１の電流は、トランジスタＭ１に入力される。トランジスタＭ２は、第１の電流と電流値が同一である基準電流を出力する。スイッチＳＷ１がオフであるため、トランジスタＭ２に流れる電流と同一の電流がトランジスタＭｒに流れる。つまり、基準電流がトランジスタＭｒに流れる。トランジスタＭｒに基準電流が流れるのに必要な電圧がスイッチＳＷ２によって容量素子Ｃ１にサンプリングされる。容量素子Ｃ１は、サンプリングされた電圧を保持する。
【００６８】
第１の期間よりも後の第２の期間において、スイッチＳＷ１はオンに制御され、かつスイッチＳＷ２はオフに制御される。これによって、インピーダンス変換回路１２２と電流−電圧変換回路１３２とは、電気的に接続される。また、トランジスタＭｒに流れる電流の電流値Ｉ２はＩＩＮ＿ＭＡＸに固定される。
【００６９】
その後、信号レベルの入力信号ＶＩＮが信号伝送回路１０２に入力される。電流出力回路１５２は、第１の電流と基準電流との差分に応じた第２の電流を出力する。第２の電流の電流値ＩＯＵＴは、式（５）で表される。
ＩＯＵＴ＝ＩＩＮ＿ＭＡＸ−ＩＩＮ  ・・・（５）
【００７０】
出力信号ＶＯＵＴの電圧値ＶＯＵＴは、第１の実施形態に示す式（２）で表される。
【００７１】
電流−電圧変換回路１３２の内部抵抗の抵抗値Ｒは１［ＫΩ］であると仮定する。入力信号ＶＩＮの電圧値ＶＩＮの最大値ＶＩＮ＿ＭＡＸは２．０［Ｖ］であり、かつ入力信号ＶＩＮの電圧値ＶＩＮの最小値ＶＩＮ＿ＭＩＮは１．０［Ｖ］であると仮定する。インピーダンス変換回路１２２に入力される電流値ＩＩＮの最大値ＩＩＮ＿ＭＡＸは２．０［ｍＡ］であり、かつその電流値ＩＩＮの最小値ＩＩＮ＿ＭＩＮは１．０［ｍＡ］であると仮定する。
【００７２】
電流値ＩＩＮが１．０［ｍＡ］から２．０［ｍＡ］であり、かつ電流値ＩＩＮ＿ＭＡＸが２．０［ｍＡ］である場合、インピーダンス変換回路１２２から出力される電流値ＩＯＵＴは、式（５）により式（６）で表される。
０≦ＩＯＵＴ≦ＩＩＮ＿ＭＡＸ−ＩＩＮ＿ＭＩＮ  ・・・（６）
【００７３】
式（６）に示すように、最大値ＶＩＮ＿ＭＡＸの入力信号ＶＩＮが信号伝送回路１０２に入力されたとき、インピーダンス変換回路１２２から出力される電流値ＩＯＵＴはゼロである。このため、インピーダンス変換回路１２２から出力される電流値ＩＯＵＴはオフセット電流を含まない。
【００７４】
式（６）により、第２の電流の電流値ＩＯＵＴは、０［ｍＡ］から１．０［ｍＡ］である。基準電圧の電圧値ＶＲＥＦが１．０［Ｖ］である場合、式（２）により、出力信号ＶＯＵＴの電圧値ＶＯＵＴの最大値ＶＯＵＴ＿ＭＡＸは１．０［Ｖ］であり、かつ出力信号ＶＯＵＴの電圧値ＶＯＵＴの最小値ＶＯＵＴ＿ＭＩＮは０［Ｖ］である。つまり、電流−電圧変換回路１３２は、０［Ｖ］から１．０［Ｖ］の範囲において線形な出力特性を必要とする。したがって、従来技術と比較して、電流−電圧変換回路１３２において線形な出力特性を必要とする電圧の範囲が縮小する。この結果、電流−電圧変換回路１３２の設計が容易になる。
【００７５】
信号伝送回路１０２に使用される各トランジスタの導電型は、上記の導電型と逆であってもよい。信号伝送回路１０２においてＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが使用されているが、バイポーラトランジスタが使用されてもよい。
【００７６】
上記のように、信号伝送回路１０２は、スイッチＳＷ１を有する。スイッチＳＷ１は、インピーダンス変換回路１２２と電流−電圧変換回路１３２との間に配置され、かつインピーダンス変換回路１２２と電流−電圧変換回路１３２との電気的接続のオンとオフとを切り替える。インピーダンス変換回路１２２は、スイッチＳＷ１がオフであるときにインピーダンス変換回路１２２に入力された第１の電流を基準電流に変換する。電流源１４２（第１の電流源）は、スイッチＳＷ１がオフであるときに基準電流を保持する。インピーダンス変換回路１２２は、スイッチＳＷ１がオンであるときに第２の電流を出力する。
【００７７】
インピーダンス変換回路１２２は、トランジスタＭ１（第１のトランジスタ）とトランジスタＭ２（第２のトランジスタ）とを有する。トランジスタＭ１とトランジスタＭ２とは、カレントミラーを構成する。第１の電源（電源ＶＤＤ）と第２の電源（グランドＧＮＤ）との間に、電流源１４２と、トランジスタＭ２とが直列に接続される。第１の電流は、トランジスタＭ１に入力される。トランジスタＭ２は、スイッチＳＷ１に接続される。
【００７８】
第２の実施形態では、第１の実施形態と同様に、信号伝送回路１０２は、入力信号のオフセット電圧に基づくオフセット電流を低減することができる。
【００７９】
（第１の変形例）
図４は、第２の実施形態の第１の変形例の信号伝送回路１０３の構成を示している。図４に示すように、信号伝送回路１０３は、インピーダンス変換回路１２２と、電流−電圧変換回路１３３と、スイッチＳＷ１とを有する。インピーダンス変換回路１２２と電流−電圧変換回路１３３とは、信号処理回路を構成する。図４に示す構成について、図３に示す構成と異なる点を説明する。
【００８０】
信号伝送回路１０３において、図３に示す電流−電圧変換回路１３２が電流−電圧変換回路１３３に変更される。電流−電圧変換回路１３３は、抵抗Ｒ３を有する。抵抗Ｒ３は、第１の端子と第２の端子とを有する。抵抗Ｒ３の第１の端子は、スイッチＳＷ１の第２の端子に接続されている。抵抗Ｒ３の第２の端子は、グランドＧＮＤに接続されている。
【００８１】
上記以外の点については、図４に示す構成は、図３に示す構成と同様である。
【００８２】
（第２の変形例）
図５は、第２の実施形態の第２の変形例の信号伝送回路１０４の構成を示している。図５に示すように、信号伝送回路１０４は、インピーダンス変換回路１２４と、電流−電圧変換回路１３２と、スイッチＳＷ１とを有する。インピーダンス変換回路１２４と電流−電圧変換回路１３２とは、信号処理回路を構成する。図５に示す構成について、図３に示す構成と異なる点を説明する。
【００８３】
信号伝送回路１０４において、図３に示すインピーダンス変換回路１２２がインピーダンス変換回路１２４に変更される。インピーダンス変換回路１２４は、電流源１４２と、電流出力回路１５２と、電流源ＣＳ１とを有する。
【００８４】
電流源ＣＳ１は、第１の端子と第２の端子とを有する。電流源ＣＳ１の第１の端子は、電源ＶＤＤに接続されている。電流源ＣＳ１の第２の端子は、入力端子Ｔｉｎに接続されている。電流源ＣＳ１は、定電流源である。電流源ＣＳ１が出力する電流の電流値はＩ１である。
【００８５】
上記以外の点については、図５に示す構成は、図３に示す構成と同様である。
【００８６】
インピーダンス変換回路１２４に入力された電流（ＩＩＮ）と、電流源ＣＳ１が出力する電流（Ｉ１）との和（ＩＭ１）がトランジスタＭ１に流れる。電流源ＣＳ１が出力する電流に応じて、トランジスタＭ１に流れる電流を変更することができる。このため、電流出力回路１５２の設計の自由度が大きくなる。
【００８７】
（第３の実施形態）
図６は、本発明の第３の実施形態の信号伝送回路１０５の構成を示している。図６に示すように、信号伝送回路１０５は、インピーダンス変換回路１２５と、電流−電圧変換回路１３２と、スイッチＳＷ１とを有する。インピーダンス変換回路１２５と電流−電圧変換回路１３２とは、信号処理回路を構成する。図６に示す構成について、図３に示す構成と異なる点を説明する。
【００８８】
信号伝送回路１０５において、図３に示すインピーダンス変換回路１２２がインピーダンス変換回路１２５に変更される。インピーダンス変換回路１２５は、電流源１４２と電流出力回路１５５とを有する。電流出力回路１５５は、トランジスタＭ３と電流源ＣＳ２とを有する。
【００８９】
トランジスタＭ３は、ＮＭＯＳトランジスタである。トランジスタＭ３は、ゲート接地型のトランジスタである。トランジスタＭ３は、ソース端子と、ドレイン端子と、ゲート端子とを有する。トランジスタＭ３のソース端子は、入力端子Ｔｉｎに接続されている。トランジスタＭ３のドレイン端子は、出力端子Ｔｏｕｔに接続されている。したがって、トランジスタＭ３のドレイン端子は、出力端子Ｔｏｕｔを介してスイッチＳＷ１と電流源１４２とに接続されている。トランジスタＭ３のゲート端子は、電源Ｖ１に接続されている。電源Ｖ１は、電源ＶＤＤと同一であってもよい。
【００９０】
電流源ＣＳ２は、第１の端子と第２の端子とを有する。電流源ＣＳ２の第１の端子は、入力端子Ｔｉｎに接続されている。電流源ＣＳ２の第２の端子は、グランドＧＮＤに接続されている。電流源ＣＳ２は、定電流源である。電流源ＣＳ２が出力する電流の電流値はＩ１である。電源ＶＤＤとグランドＧＮＤとの間に、電流源１４２と、トランジスタＭ３と、電流源ＣＳ２とが直列に接続されている。
【００９１】
ドライブ回路１１０によって生成された第１の電流が入力端子Ｔｉｎに入力される。第１の電流は、入力端子Ｔｉｎを介してトランジスタＭ３のソース端子に入力される。インピーダンス変換回路１２５に入力される電流値ＩＩＮと、電流源１４２に流れる電流値Ｉ２との和は、電流源ＣＳ２に流れる電流値Ｉ１と、出力端子Ｔｏｕｔから出力される電流値ＩＯＵＴとの和と同一である。つまり、式（７）が満たされる。
ＩＩＮ＋Ｉ２＝Ｉ１＋ＩＯＵＴ  ・・・（７）
【００９２】
インピーダンス変換回路１２５は、電流値がＩＯＵＴである電流を出力端子Ｔｏｕｔから出力する。インピーダンス変換回路１２５は、低入力インピーダンスかつ高出力インピーダンスの電流変換回路である。
【００９３】
上記以外の点については、図６に示す構成は、図３に示す構成と同様である。
【００９４】
信号伝送回路１０５の動作を説明する。入力信号ＶＩＮとして、基準レベルと信号レベルとの各々の信号が信号伝送回路１０５に入力される。信号レベルの入力信号ＶＩＮの電圧値ＶＩＮが最大値ＶＩＮ＿ＭＡＸであるとき、電流値ＩＩＮは最大値ＩＩＮ＿ＭＡＸである。信号レベルの入力信号ＶＩＮの電圧値ＶＩＮが最小値ＶＩＮ＿ＭＩＮであるとき、電流値ＩＩＮは最小値ＩＩＮ＿ＭＩＮである。入力信号ＶＩＮの電圧値ＶＩＮの最大値ＶＩＮ＿ＭＡＸと入力信号ＶＩＮの電圧値ＶＩＮの最小値ＶＩＮ＿ＭＩＮとは、既知である。基準レベルの入力信号ＶＩＮの電圧値ＶＩＮは、入力信号ＶＩＮの電圧値ＶＩＮの最大値ＶＩＮ＿ＭＡＸと同一である。
【００９５】
第１の期間において、スイッチＳＷ１はオフに制御され、かつスイッチＳＷ２はオンに制御される。これによって、インピーダンス変換回路１２５と電流−電圧変換回路１３２とは、電気的に絶縁される。基準レベルの入力信号ＶＩＮが信号伝送回路１０５に入力される。
【００９６】
基準レベルの入力信号ＶＩＮが信号伝送回路１０５に入力されたとき、インピーダンス変換回路１２５に入力される第１の電流の電流値ＩＩＮは、ＩＩＮ＿ＭＡＸである。スイッチＳＷ１がオフであるため、式（７）においてＩＯＵＴはゼロである。このため、式（８）が満たされる。
ＩＩＮ＿ＭＡＸ＋Ｉ２＝Ｉ１  ・・・（８）
【００９７】
式（８）を満たす電流値Ｉ２を有する電流がトランジスタＭｒに流れる。つまり、基準電流がトランジスタＭｒに流れる。トランジスタＭｒに基準電流が流れるのに必要な電圧がスイッチＳＷ２によって容量素子Ｃ１にサンプリングされる。容量素子Ｃ１は、サンプリングされた電圧を保持する。基準電流の電流値Ｉ２は、式（９）で表される。基準電流は、電流源ＣＳ２が出力する電流（定電流成分）を含む。
Ｉ２＝Ｉ１−ＩＩＮ＿ＭＡＸ  ・・・（９）
【００９８】
第１の期間よりも後の第２の期間において、スイッチＳＷ１はオンに制御され、かつスイッチＳＷ２はオフに制御される。これによって、インピーダンス変換回路１２５と電流−電圧変換回路１３２とは、電気的に接続される。また、トランジスタＭｒに流れる電流の電流値Ｉ２は式（９）が示す値に固定される。
【００９９】
その後、信号レベルの入力信号ＶＩＮが信号伝送回路１０５に入力される。電流出力回路１５５は、第２の電流を出力する。第２の電流の電流値ＩＯＵＴは、式（７）と式（９）とにより式（１０）で表される。つまり、電流出力回路１５５は、第１の電流と基準電流との和に応じた第２の電流を出力する。第２の電流は、第１の電流と基準電流との和から電流源ＣＳ２の定電流成分を除いた電流である。
ＩＯＵＴ＝ＩＩＮ＋Ｉ２−Ｉ１
＝ＩＩＮ−ＩＩＮ＿ＭＡＸ  ・・・（１０）
【０１００】
出力信号ＶＯＵＴの電圧値ＶＯＵＴは、第１の実施形態に示す式（２）で表される。
【０１０１】
電流−電圧変換回路１３２の内部抵抗の抵抗値Ｒは１［ＫΩ］であると仮定する。入力信号ＶＩＮの電圧値ＶＩＮの最大値ＶＩＮ＿ＭＡＸは２．０［Ｖ］であり、かつ入力信号ＶＩＮの電圧値ＶＩＮの最小値ＶＩＮ＿ＭＩＮは１．０［Ｖ］であると仮定する。インピーダンス変換回路１２５に入力される電流値ＩＩＮの最大値ＩＩＮ＿ＭＡＸは２．０［ｍＡ］であり、かつその電流値ＩＩＮの最小値ＩＩＮ＿ＭＩＮは１．０［ｍＡ］であると仮定する。
【０１０２】
電流値ＩＩＮが１．０［ｍＡ］から２．０［ｍＡ］であり、かつ電流値ＩＩＮ＿ＭＡＸが２．０［ｍＡ］である場合、インピーダンス変換回路１２５から出力される電流値ＩＯＵＴは、式（１０）により式（１１）で表される。
ＩＩＮ＿ＭＩＮ−ＩＩＮ＿ＭＡＸ≦ＩＯＵＴ≦０  ・・・（１１）
【０１０３】
式（１１）に示すように、最大値ＶＩＮ＿ＭＡＸの入力信号ＶＩＮが信号伝送回路１０５に入力されたとき、インピーダンス変換回路１２５から出力される電流値ＩＯＵＴはゼロである。このため、インピーダンス変換回路１２５から出力される電流値ＩＯＵＴはオフセット電流を含まない。
【０１０４】
式（１１）により、第２の電流の電流値ＩＯＵＴは、−１．０［ｍＡ］から０［ｍＡ］である。基準電圧の電圧値ＶＲＥＦが１．０［Ｖ］である場合、式（２）により、出力信号ＶＯＵＴの電圧値ＶＯＵＴの最大値ＶＯＵＴ＿ＭＡＸは２．０［Ｖ］であり、かつ出力信号ＶＯＵＴの電圧値ＶＯＵＴの最小値ＶＯＵＴ＿ＭＩＮは１．０［Ｖ］である。つまり、電流−電圧変換回路１３２は、１．０［Ｖ］から２．０［Ｖ］の範囲において線形な出力特性を必要とする。したがって、従来技術と比較して、電流−電圧変換回路１３２において線形な出力特性を必要とする電圧の範囲が縮小する。この結果、電流−電圧変換回路１３２の設計が容易になる。
【０１０５】
信号伝送回路１０５に使用される各トランジスタの導電型は、上記の導電型と逆であってもよい。信号伝送回路１０５においてＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが使用されているが、バイポーラトランジスタが使用されてもよい。
【０１０６】
電流−電圧変換回路１３２の代わりに電流−電圧変換回路１３３が使用されてもよい。インピーダンス変換回路１２５は、電流源ＣＳ１を有してもよい。
【０１０７】
上記のように、電流出力回路１５５は、トランジスタＭ３と電流源ＣＳ２（第２の電流源）とを有する。第１の電源（電源ＶＤＤ）と第２の電源（グランドＧＮＤ）との間に、電流源１４２と、トランジスタＭ３と、電流源ＣＳ２とが直列に接続される。トランジスタＭ３は、第１の端子（ソース端子）と第２の端子（ドレイン端子）と制御端子（ゲート端子）とを有する。第１の端子と第２の端子とのいずれか１つはスイッチＳＷ１に接続され、かつ制御端子は電源Ｖ１（第３の電源）に接続される。電流源１４２は、第１の端子と第２の端子とのうち、スイッチＳＷ１と接続される端子に接続される。電流源ＣＳ２は、第１の端子と第２の端子とのうち、電流源１４２が接続される端子と異なる端子に接続される。第１の端子と第２の端子とのうち、電流源１４２が接続される端子と異なる端子に第１の電流が入力される。
【０１０８】
第３の実施形態では、第１の実施形態と同様に、信号伝送回路１０５は、入力信号のオフセット電圧に基づくオフセット電流を低減することができる。
【０１０９】
（第４の実施形態）
図７は、本発明の第４の実施形態の内視鏡システム１の構成を示している。図７に示すように、内視鏡システム１は、内視鏡スコープ２と、伝送ケーブル３と、操作部４と、コネクタ部５と、プロセッサ６と、表示装置７とを有する。
【０１１０】
内視鏡スコープ２は、被検体に挿入される挿入部７０を有する。挿入部７０は、伝送ケーブル３の一部である。挿入部７０は、被検体の内部に挿入される。内視鏡スコープ２は、被検体の内部の画像を撮像することにより撮像信号（画像データ）を生成する。内視鏡スコープ２は、生成された撮像信号をプロセッサ６に出力する。図８に示す撮像部２０が挿入部７０の先端７１に配置されている。挿入部７０において、先端７１と反対側の端部に、操作部４が接続される。操作部４は、内視鏡スコープ２に対する各種操作を受け付ける。
【０１１１】
伝送ケーブル３は、内視鏡スコープ２の撮像部２０とコネクタ部５とを接続する。撮像部２０によって生成された撮像信号は、伝送ケーブル３を介してコネクタ部５に出力される。
【０１１２】
コネクタ部５は、内視鏡スコープ２とプロセッサ６とに接続されている。コネクタ部５は、内視鏡スコープ２から出力された撮像信号に所定の信号処理を行う。さらに、コネクタ部５は、アナログの撮像信号をデジタル信号にＡ／Ｄ変換する。コネクタ部５は、デジタル信号である撮像信号をプロセッサ６に出力する。
【０１１３】
プロセッサ６は、コネクタ部５から出力された撮像信号に所定の画像処理を行い、かつ画像信号を生成する。さらに、プロセッサ６は、内視鏡システム１の全体を統括的に制御する。
【０１１４】
表示装置７は、プロセッサ６によって処理された画像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。
【０１１５】
内視鏡システム１は、被検体に照射される照明光を生成する光源装置を有する。図７では、光源装置は省略されている。
【０１１６】
図８は、内視鏡システム１の内部の構成を示している。図８に示すように、内視鏡システム１は、撮像部２０と、伝送ケーブル３と、コネクタ部５と、プロセッサ６とを有する。
【０１１７】
撮像部２０は、第１のチップ２１と、第２のチップ２２とを有する。第１のチップ２１は、受光部２３と、読み出し部２４と、タイミング生成部２５と、バッファ２６とを有する。撮像部２０は、撮像素子として機能する。撮像部２０は、撮像信号を出力する。
【０１１８】
受光部２３は、複数の画素を有し、入射した光に基づく撮像信号を生成する。読み出し部２４は、受光部２３によって生成された撮像信号を読み出す。さらに、読み出し部２４は、基準信号を生成する。タイミング生成部２５は、コネクタ部５から出力された基準クロック信号と同期信号とに基づいてタイミング信号を生成する。タイミング生成部２５によって生成されたタイミング信号は読み出し部２４に出力される。読み出し部２４は、タイミング信号に従って撮像信号を読み出す。バッファ２６は、受光部２３から読み出された撮像信号と基準信号とを一時的に保持する。第１のチップ２１は、バッファ２６から撮像信号を出力する。
【０１１９】
第２のチップ２２は、バッファ２７を有する。バッファ２７は、第１のチップ２１から出力された撮像信号を、伝送ケーブル３を介して、コネクタ部５に出力する。バッファ２７は、ドライブ回路１１０またはドライブ回路１１１を含む。撮像信号が入力信号ＶＩＮとしてドライブ回路１１０またはドライブ回路１１１に入力される。第１のチップ２１と第２のチップ２２とに搭載される回路の組み合わせは、設計に応じて適宜変更可能である。図８に示す内視鏡システム１において、バッファ２７は撮像部２０の内部に配置されている。バッファ２７は、内視鏡スコープ２の内部であって、かつ撮像部２０の外部に配置されてもよい。
【０１２０】
プロセッサ６によって生成された電源電圧と、グランド電圧とが伝送ケーブル３によって撮像部２０に伝送される。撮像部２０において、電源電圧を伝送する信号線と、グランド電圧を伝送する信号線との間には、電源安定用のコンデンサＣ１００が配置されている。
【０１２１】
コネクタ部５は、アナログ・フロント・エンド部５１（以下、ＡＦＥ部５１という）と、前処理部５２と、制御信号生成部５３とを有する。コネクタ部５は、内視鏡スコープ２（撮像部２０）とプロセッサ６とを電気的に接続する。コネクタ部５と撮像部２０とは、伝送ケーブル３により接続される。伝送ケーブル３は、伝送ケーブルＣＢ１に対応する。コネクタ部５とプロセッサ６とは、コイルケーブルにより接続される。
【０１２２】
ＡＦＥ部５１（撮像信号処理回路）は、基準信号と撮像信号との差を演算する。さらに、ＡＦＥ部５１は、この差に基づく撮像信号にＡ／Ｄ変換を行う。ＡＦＥ部５１は、Ａ／Ｄ変換によりデジタル信号に変換された撮像信号を前処理部５２に出力する。ＡＦＥ部５１は、信号伝送回路１００と信号伝送回路１０１と信号伝送回路１０２と信号伝送回路１０３と信号伝送回路１０４と信号伝送回路１０５とのいずれか１つを含む。
【０１２３】
前処理部５２は、ＡＦＥ部５１から出力されたデジタルの撮像信号に対して、縦ライン除去およびノイズ除去等の所定の信号処理を行う。前処理部５２は、信号処理が行われた撮像信号をプロセッサ６に出力する。
【０１２４】
内視鏡スコープ２の各部の動作の基準となる基準クロック信号がプロセッサ６から制御信号生成部５３に供給される。例えば、基準クロック信号の周波数は、２７ＭＨｚである。制御信号生成部５３は、基準クロック信号に基づいて、各フレームのスタート位置を表す同期信号を生成する。制御信号生成部５３は、基準クロック信号と同期信号とを、伝送ケーブル３を介して撮像部２０のタイミング生成部２５に出力する。制御信号生成部５３によって生成される同期信号は、水平同期信号と垂直同期信号とを含む。
【０１２５】
プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、制御部６４とを有する。
【０１２６】
電源部６１は、電源電圧を生成する。電源部６１は、電源電圧とグランド電圧とを、コネクタ部５と伝送ケーブル３とを介して撮像部２０に出力する。
【０１２７】
画像信号処理部６２（画像信号生成回路）は、前処理部５２によって処理されたデジタルの撮像信号に対して、所定の画像処理を行う。所定の画像処理は、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、およびフォーマット変換処理等である。画像信号処理部６２は、この画像処理により、撮像信号を画像信号に変換する。つまり、画像信号処理部６２は、ＡＦＥ部５１によって演算された差に基づく撮像信号（差信号）を処理し、かつ、撮像信号に基づく画像信号を生成する。画像信号処理部６２は、生成された画像信号を表示装置７に出力する。
【０１２８】
クロック生成部６３は、内視鏡システム１の各部の動作の基準となる基準クロック信号を生成する。クロック生成部６３は、生成された基準クロック信号を制御信号生成部５３に出力する。
【０１２９】
制御部６４は、制御信号をＡＦＥ部５１に出力することにより、ＡＦＥ部５１を制御する。例えば、制御部６４は、制御信号φＣＴＲＬをＡＦＥ部５１に出力することにより、電流源１４０が出力する電流値を制御する。制御部６４は、制御信号をＡＦＥ部５１に出力することにより、スイッチＳＷ１とスイッチＳＷ２とのオンとオフとを制御する。
【０１３０】
表示装置７は、画像信号処理部６２から出力された画像信号に基づいて、撮像部２０が撮像した画像を表示する。表示装置７は、液晶または有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）等の表示パネルを有する。
【０１３１】
内視鏡システム１は、内視鏡スコープ２と、信号伝送回路とを有する。内視鏡スコープ２は、撮像部２０（撮像素子）と、バッファ２７（伝送バッファ）とを有する。撮像部２０は、撮像信号を出力する。バッファ２７は、撮像部２０の内部または外部に配置され、かつ撮像信号に基づく第１の電流を出力する。信号伝送回路は、バッファ２７に接続されている。内視鏡システム１は、信号伝送回路１００と信号伝送回路１０１と信号伝送回路１０２と信号伝送回路１０３と信号伝送回路１０４と信号伝送回路１０５とのいずれか１つを有する。
【０１３２】
本発明の各態様の内視鏡システムは、伝送ケーブル３と、操作部４と、プロセッサ６と、表示装置７との少なくとも１つに対応する構成を有していなくてもよい。本発明の各態様の内視鏡システムは、前処理部５２と制御信号生成部５３との少なくとも１つに対応する構成を有していなくてもよい。
【０１３３】
第４の実施形態では、信号伝送回路を有する内視鏡システム１について説明した。しかし、内視鏡システム１以外の装置およびシステムに対しても信号伝送回路は適用することができる。
【０１３４】
第４の実施形態では、上記の各実施形態と同様に、内視鏡システム１は、入力信号のオフセット電圧に基づくオフセット電流を低減することができる。
【０１３５】
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【産業上の利用可能性】
【０１３６】
本発明の各実施形態によれば、信号伝送回路および内視鏡システムは、入力信号のオフセット電圧に基づくオフセット電流を低減することができる。
【符号の説明】
【０１３７】
１  内視鏡システム
２  内視鏡スコープ
３  伝送ケーブル
４  操作部
５  コネクタ部
６  プロセッサ
７  表示装置
２０  撮像部
２１  第１のチップ
２２  第２のチップ
２３  受光部
２４  読み出し部
２５  タイミング生成部
２６，２７  バッファ
５１  アナログ・フロント・エンド部
５２  前処理部
５３  制御信号生成部
６１  電源部
６２  画像信号処理部
６３  クロック生成部
６４  制御部
７０  挿入部
７１  先端
１００，１０１，１０２，１０３，１０４，１０５，１１００，１１０１  信号伝送回路
１１０，１１１，１１１０  ドライブ回路
１２０，１２２，１２４，１２５，１１２０，１１２１  インピーダンス変換回路
１３０，１３２，１３３，１１３０  電流−電圧変換回路
１４０，１４２  電流源
１５０，１５２，１５５，１１５０  電流出力回路
【図１】
2017056146.tif 000003
【図２】
2017056146.tif 000004
【図３】
2017056146.tif 000005
【図４】
2017056146.tif 000006
【図５】
2017056146.tif 000007
【図６】
2017056146.tif 000008
【図７】
2017056146.tif 000009
【図８】
2017056146.tif 000010
【図９】
2017056146.tif 000011
【図１０】
2017056146.tif 000012
【国際調査報告】
2017056146.tif 000013
2017056146.tif 000014