(57)【要約】【課題】回路基板に実装された電子部品に過度の熱ストレスや力学的ストレスを作用させることなく回路基板から電子部品を取り外すための技術を提供する。【解決手段】回路基板および該回路基板に実装される電子部品を備える電子装置の製造方法であって、回路基板のうち電子部品の半田バンプと接合される箇所に凹部を形成する工程と、電子部品の半田バンプと接合するためのパッドを凹部に対して着脱自在に係止する工程と、パッドと半田バンプとを半田接合する工程と、を有する。【選択図】図１
2014045070.tif 000002
【特許請求の範囲】
【請求項１】
回路基板および該回路基板に実装される電子部品を備える電子装置の製造方法であって、
前記回路基板のうち、前記電子部品の半田バンプと接合される箇所に凹部を形成する工程と、
前記電子部品の半田バンプと接合するためのパッドを前記凹部に対して着脱自在に係止する工程と、
前記パッドと前記半田バンプとを半田接合する工程と、
を有する電子装置の製造方法。
【請求項２】
前記パッドは、前記凹部に対応する平面形状および大きさを有する、
請求項１に記載の電子装置の製造方法。
【請求項３】
前記凹部を形成する工程においては、
前記回路基板における前記電子部品の実装面に一端が開口すると共に基板厚さの途中まで穿設される第１孔部と、前記第１孔部に一端が接続されて且つ前記実装面と逆側の非実装面側に向かって穿設されると共に前記第１孔部よりも小径の第２孔部と、を形成し、
前記パッドは、
前記第１孔部と同径であって前記半田バンプと半田接合される接合部と、前記接合部に接続される脚部と、前記脚部に設けられて前記第２孔部よりも拡径された係止部と、を有し、
前記係止する工程では、前記接合部を前記第１孔部に嵌合させ、且つ前記脚部を前記第２孔部に挿入すると共に前記係止部を該第２孔部の内面に係止させる、
請求項２に記載の電子装置の製造方法。
【請求項４】
前記凹部を形成する工程において、前記第２孔部を、前記回路基板における前記非実装面まで貫通させる、
請求項３に記載の電子装置の製造方法。
【請求項５】
請求項１から４の何れか一項に記載の製造方法によって製造された電子装置が備える電子部品の単体試験方法であって、
前記パッドと前記凹部との係止状態を解除して前記電子部品を前記回路基板から取り外す工程と、
前記回路基板から取り外した前記電子部品に半田接合されている前記パッドにプローブを接触させて該電子部品に対する所定の試験を行う工程と、
を有する電子部品の単体試験方法。
【請求項６】
前記電子部品を前記回路基板から取り外す前に、該電子部品に対して熱ストレスを付与する温度サイクル試験を実施する工程を、更に有する、
請求項５に記載の電子部品の単体試験方法。
【請求項７】
回路基板と、
前記回路基板に実装された電子部品と、
前記回路基板に形成された凹部と、
前記凹部に対して着脱自在に係止されたパッドと、
前記電子部品の電極部と前記パッドとを接合する半田接合部と、
を備える、
電子装置。
【請求項８】
前記パッドは、前記凹部に対応する平面形状および大きさを有する、
請求項７に記載の電子装置。
【請求項９】
前記凹部は、
前記回路基板における前記電子部品の実装面に一端が開口すると共に基板厚さの途中まで穿設される第１孔部と、前記第１孔部に一端が接続されて且つ前記実装面と逆側の非実装面側に向かって穿設されると共に前記第１孔部よりも小径の第２孔部と、を有し、
前記パッドは、
前記第１孔部と同径であって前記半田接合部と接合される接合部と、前記接合部に接続される脚部と、前記脚部に設けられて前記第２孔部よりも拡径された係止部と、を有し、
前記接合部が前記第１孔部に嵌合され、且つ前記脚部が前記第２孔部に挿入されると共に前記係止部が該第２孔部の内面に係止されている、
請求項８に記載の電子装置。
【請求項１０】
前記第２孔部が、前記回路基板における前記非実装面まで貫通している、
請求項９に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、電子装置の製造方法、および電子部品の単体試験方法に関する。
【背景技術】
【０００２】
プリント配線基板などの回路基板に半導体パッケージ等の電子部品を実装する技術として、表面実装技術(Surface mount technology、ＳＭＴ)が知られている。表面実装技術の一つに、ボール・グリッド・アレイ（Ball Grid Array、ＢＧＡ）実装方式がある。この
ＢＧＡ実装方式においては、電子部品の裏面に複数の半田バンプ（例えば、半田ボール等）が格子状に配置されており、これら金属バンプが回路基板上の対応するパッド（フットパターン）に電気的に接続される。
【０００３】
電子部品を実装した回路基板を組み込んだ電子装置（電子機器とも称される）は、市場環境下において様々な負荷（ストレス）、例えば熱ストレスや衝撃や振動等といった力学的ストレスを繰り返し受ける。このように市場環境に晒された電子装置に故障などの不具合が生じた場合、その電子装置が市場から回収された後、不具合の原因を特定するための故障解析が行われる場合がある。この種の故障解析では、回路基板に実装されている電子部品を取り外し、単体の電子部品に対して各種試験が行われている。
【０００４】
また、電子装置に搭載される電子部品の信頼性を評価する手法の一つとして、電子部品の諸環境に対する耐性を確認する環境試験（ストレス試験とも称される）が行われる場合がある。この環境試験としては、例えば、温度サイクル試験（熱衝撃試験を含む）等が挙げられる。環境試験が実施された後の電子部品に対しては、例えば導通確認試験が行われることで電子部品の諸環境に対する耐性が評価される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１０３３４４号公報
【特許文献２】特開２００１−２１７２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、回路基板に表面実装された電子部品を取り外すための手法として、加熱方式や切削方式等が知られている。しかしながら、加熱方式においては、電子部品を回路基板から取り外す際に電子部品に大きな熱ストレスを与えてしまう。その結果、市場環境下、あるいはそれを模擬（再現）した環境試験で受ける以上の大きな熱ストレスが回路基板からの取り外し時に電子部品に付与されてしまい、電子部品の信頼性の評価を正確に行うことが難しくなる。
【０００７】
一方、切削方式においては、例えばドリル等を用いて回路基板の裏面側から切削作業を行い、電子部品と回路基板を切り離す場合、ドリルの回転に伴い発生する連続的な機械的振動が電子部品に付与されることになる。そうすると、回路基板から取り外す際に付与される力学的ストレスと、市場環境下あるいはそれを模擬した環境試験で電子部品に付与されるストレスとの切り分けが難しく、電子部品の信頼性の評価を正確に行うことが難しいのが実情である。
【０００８】
本件の目的は、回路基板に実装された電子部品に過度の熱ストレスや力学的ストレスを作用させることなく回路基板から電子部品を取り外すための技術を提供することにある。
【課題を解決するための手段】
【０００９】
本件の一観点による電子装置の製造方法は、回路基板および該回路基板に実装される電子部品を備える電子装置の製造方法であって、前記回路基板のうち、前記電子部品の半田バンプと接合される箇所に凹部を形成する工程と、前記電子部品の半田バンプと接合するためのパッドを前記凹部に対して着脱自在に係止する工程と、前記パッドと前記半田バンプとを半田接合する工程と、を有する。
【００１０】
また、本件の一観点による電子部品の単体試験方法は、上述の製造方法によって製造された電子装置が備える電子部品の単体試験方法であって、前記パッドと前記凹部との係止状態を解除して前記電子部品を前記回路基板から取り外す工程と、前記回路基板から取り外した前記電子部品の前記半田バンプに接合されている前記パッドにプローブを接触させて該電子部品に対する所定の試験を行う工程と、を有する。
【００１１】
また、本件の一観点による電子装置は、回路基板と、前記回路基板に実装された電子部品と、前記回路基板に形成された凹部と、前記凹部に対して着脱自在に係止されたパッドと、前記電子部品の電極部と前記パッドとを接合する半田接合部と、を備える。
【発明の効果】
【００１２】
本件によれば、回路基板に実装された電子部品に過度の熱ストレスや力学的ストレスを作用させることなく回路基板から電子部品を取り外すための技術を提供できる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る電子装置の断面構造を示す図である。
【図２】実施形態に係る電子装置の凹部周辺の断面構造を拡大して示す図である。
【図３】電子装置の製造工程において用意される半導体パッケージを示す図である。
【図４】半導体パッケージにおける電極部に半田バンプを接合する工程を示す図である。
【図５】電子装置の製造工程において用意されるメインボードを示す図である。
【図６】メインボードに第１孔部を形成する工程を示す図である。
【図７】メインボードに第２孔部を形成する工程を示す図である。
【図８】メインボードにおける凹部の内面に金属めっき層を被覆形成する工程を示す図である。
【図９】メインボードに形成した凹部にパッド５に係止させる工程を示す図である。
【図１０】メインボードの実装面をソルダーレジストによって被覆する工程を示す図である。
【図１１】パッド上に半田ペーストを供給する工程を示す図である。
【図１２】メインボードと半導体パッケージとの位置合わせを行った後、加熱処理によって半田接合部を形成する工程を示す図である。
【図１３】従来の電子装置を示す図である。
【図１４】従来の電子装置に搭載される半導体パッケージに付与されるストレスを概念的に示す図である。
【図１５】実施形態に係る半導体パッケージの単体試験方法を示すフローチャートである。
【図１６】実施形態に係る電子装置に搭載される半導体パッケージに付与されるストレスを概念的に示す図である。
【図１７】温度サイクル試験装置を用いて温度サイクル試験を行う工程を示す図である。
【図１８】温度サイクル試験における温度変化の推移を示す図である。
【図１９】取り外し治具を示す図である。
【図２０】メインボードから半導体パッケージを取り外す工程を示す図である。
【図２１】半導体パッケージの導通確認試験を行う試験装置を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、発明を実施するための実施形態に係る電子装置、電子装置の製造方法、および電子部品の単体試験方法について例示的に詳しく説明する。
【００１５】
図１は、実施形態に係る電子装置１の断面構造を示す図である。図２は、実施形態に係る電子装置１の凹部周辺の断面構造を拡大して示す図である。図３〜図１２は、本実施形態に係る電子装置１の製造工程を説明する図である。
【００１６】
電子装置１は、半導体パッケージ２、および、この半導体パッケージ２が表面実装されたメインボード３を備える。メインボード３は、マザーボードとも称呼されるプリント配線基板であり、回路基板の一例である。また、メインボード３には、半導体パッケージ２の他、抵抗やコンデンサ等の受動素子が実装されていても良い。
【００１７】
半導体パッケージ２は、パッケージ基板２１（サブストレート基板とも称する）上に半導体チップ２２を実装し、この半導体チップ２２をモールド樹脂２３によって封止して形成されたものである。パッケージ基板２１は、例えばガラスエポキシ樹脂等といった絶縁性樹脂を基材とし、その表面に導電層が形成された配線用基板を複数積層して形成されている。この導電層は、例えば銅（Ｃｕ）等によって形成してもよい。また、モールド樹脂２３としては、例えば、シリコーン系樹脂、アクリル系樹脂またはエポキシ系樹脂等を用いることができるが、この限りではない。パッケージ基板２１の裏面側には、半田接合部４およびパッド５を介して、メインボード３の配線層と電気的に接続される複数の電極部２４が形成されている。
【００１８】
メインボード３の平面方向のうち、半導体パッケージとの接続箇所、すなわち電極部２４と対向する箇所には、凹部６が形成されている。凹部６は、第１孔部６１および第２孔部６２を有する。以下、メインボード３のうち、半導体パッケージ２が実装される方の面を「実装面３１」と称し、他方の面を「非実装面３２」と称する。メインボード３の実装面３１は、パッド５が形成される部分とその周囲を除いて、ソルダーレジスト７によって覆われている。
【００１９】
第１孔部６１は、メインボード３における実装面３１に一端が開口すると共に、基板厚さの途中まで穿設されている。また、第２孔部６２は、第１孔部６１に一端が接続されて且つ非実装面３２側に向かって穿設されており、第１孔部６１よりも小さな径を有している。本実施形態に係るメインボード３においては、メインボード３における非実装面３２の面まで貫通するように第２孔部６２が穿設されている。つまり、凹部６は、メインボード３を、その厚さ方向に貫通して設けられている。本実施形態において、第１孔部６１および第２孔部６２は円形の断面形状を有しているが、この限りではない。
【００２０】
パッド５は、メインボード３の凹部６に対応する平面形状および大きさを有し、この凹部６に対して着脱自在となるように、機械的に係止された外部接続用電極である。図２に示すように、パッド５は、接合部５１およびこの接合部５１に接続された脚部５２を有する。接合部５１および脚部５２は、共に円柱形状を有しているが、これに限られるものではなく他の形状を採用してもよい。また、脚部５２は、接合部５１に比べて小さな径を有している。以下、接合部５１のうち、脚部５２が接続されている方の面を「底面５１Ａ」と称し、他方の面を「接合面５１Ｂ」と称する。
【００２１】
ここで、接合部５１の外径は第１孔部６１の内径と等しく、接合部５１および第１孔部
６１は互いに同径となっている。そして、図２に示すように、パッド５の接合部５１は、凹部６の第１孔部６１に嵌合されている。また、接合部５１の厚さ（高さ）寸法は、第１孔部６１の深さ寸法に比べて若干大きく設定されており、接合部５１における接合面５１Ｂ側の一部が第１孔部６１の上部に突出した状態で第１孔部６１の外部に露出している。一方、第１孔部６１の残りの部分は、その周壁が第１孔部６１の内面に接触した状態で、第１孔部６１に嵌め込まれている。ただし、接合部５１の厚さと第１孔部６１の深さとの相対関係は上記の例に限定されるものではなく、例えば双方の寸法が等しくても良い。この場合、接合部５１全体が第１孔部６１に埋め込まれ、接合面５１Ｂのみが外部に臨むようにパッド５が配置されるようになる。
【００２２】
パッド５における脚部５２は、接合部５１の底面５１Ｂに一端が接続されている。言い換えると、脚部５２は、接合部５１の底面５１Ｂから垂直に延伸している。また、図２に示すように、脚部５２の中間位置には他の部位に比べて径が拡大した係止部５２Ａが形成されている。
【００２３】
以下、脚部５２のうち、係止部５２Ａ以外の部分を一般部５２Ｂと称する。一般部５２Ｂの外径は第２孔部６２の内径に比べて小さく、係止部５２Ａの外径は第２孔部６２の内径に比べて大きな寸法に設定されている。本実施形態では、例えば、係止部５２Ａの外径を、第２孔部６２の内径を１割程度割り増しした寸法として設定しているが、係止部５２Ａの外径と第２孔部６２の内径との相対関係は適宜変更することができる。なお、パッド５における脚部５２の長さは、第２孔部６２の深さ（長さ）に比べて若干小さな寸法に設定されているが、これに限られず、第２孔部６２の深さと同程度としても良い。
【００２４】
以上のように形成されるパッド５は、メインボード３に形成された凹部６に対して、着脱自在に係止される。より詳しくは、パッド５の接合部５１が第１孔部６１に嵌合され、且つ脚部５２が第２孔部６２に挿入されるように、凹部６に対してパッド５が着脱自在に装着される。そして、この状態において、脚部５２に設けられている係止部５２Ａが第２孔部６２の内面に係止されることで、パッド５が凹部６から不用意に抜け出すことが抑制される。一方、後述するように、第２孔部６２に対する係止部５２Ａの係止状態を扱い者が意図的に解除することで、パッド５を凹部６から容易に取り外すことができる。
【００２５】
なお、パッド５は、例えば樹脂や金属等によって形成しても良い。本実施形態では、パッド５を樹脂によって形成すると共に、樹脂の表面を金めっきや銅めっき等といった金属めっきによって被覆している。一方、メインボード３における凹部６（第１孔部６１、第２孔部６２）の内面には、金属めっき層６３が被覆形成されている。この金属めっき層６３は、例えば、金めっきや銅めっきであっても良い。また、メインボード３の内部には、導電層３３がパターン形成されている。凹部６の内面を被覆する金属めっき層６３は、導電層３３と電気的に接続されている。そして、凹部６にパッド５が嵌め込まれ、係止された状態において、パッド５は、凹部６の内面を被覆する金属めっき層６３を介して、メインボード３の導電層３３と電気的に接続される。なお、図１においては、導電層３３および金属めっき層６３の図示を省略している。
【００２６】
電子装置１において、半導体パッケージ２の電極部２４とパッド５とは、半田接合部４を介して半田接合されている。その結果、パッド５が凹部６に嵌合した状態において、半導体パッケージ２の電極部２４と、メインボード３の配線層３３とは、半田接合部４およびパッド５を介して電気的に接続される。なお、パッド５の接合部５１の外径および第１孔部６１の内径は、半導体パッケージ２側の電極部２４のピッチに応じて設定することができる。例えば、電極部２４のピッチが１ｍｍの場合、接合部５１の外径および第１孔部６１の内径を０．５ｍｍ程度としても良い。本実施形態において、パッド５の全長（接合部５１と脚部５２の長さの和）は、メインボード３の厚さと一致させても良い。但し、パ
ッド５の各部寸法は、適宜変更することができる。
【００２７】
次に、図３〜図１２を参照して、図１および図２に示した電子装置１を製造する方法について説明する。電子装置１の製造に際しては、図３に示す半導体パッケージ２が用意される。電極部２４は、例えば、パッケージ基板２１の裏面側に形成された導電層に対してレジストを塗布形成し、所定のパターンを有するマスクを用いて露光・現像処理を行う。次いで、エッチング処理によって、パッケージ基板２１の裏面に形成された導電層の不要部分を除去することにより、電極部２４が所定のパターンに形成される。本実施形態において、電極部２４は、例えば二次元格子状に配置されているが、これに限られるものではない。
【００２８】
次いで、図４に示すように、半導体パッケージ２における電極部２４の各々に、外部接続端子としての半田バンプ２６を接合する。半田バンプ２６としては、例えば鉛（Ｐｂ）フリー半田を用いることができる。このようにして、半田バンプ２６が電極部２４に接合された半導体パッケージ２が形成される。
【００２９】
次に、図１及び図２に示したメインボード３を製造する。まず、図５に示すように、例えばガラスエポキシ樹脂等といった絶縁性樹脂を基材とし、必要に応じて表面に銅（Ｃｕ）等を用いて導電層をパターン形成した配線用基板を複数積層することでメインボード３を形成する。
【００３０】
次に、図６および図７に示すように、メインボード３の所定箇所に凹部６を形成する。図６に第１孔部６１を形成する工程を示し、図７に第２孔部６２を形成する工程を示す。メインボード３の平面上において、半導体パッケージ２の半田バンプ２６と接合される箇所（接合を必要とする箇所）に凹部６が形成される。すなわち、メインボード３における凹部６は、半田バンプ２６と対向する位置に形成される。凹部６は、半導体パッケージ２に形成された半田バンプ２６に対応する数だけメインボード３に形成されている。なお、凹部６（第１孔部６１、第２孔部６２）は、例えば、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ、エキシマレーザ等のレーザ加工によって形成しても良いし、ドリルを用いた切削加工等によって形成しても良い。また、凹部６の形成に際して、第１孔部６１および第２孔部６２の何れを先に形成しても良い。
【００３１】
次に、図８に示すように、メインボード３における凹部６の内面に金属めっき層６３を被覆形成する。この金属めっき層６３は、メインボード３の導電層３３と電気的に接続されている。そして、パッド５を用意し、図９に示すように、メインボード３に形成した各凹部６に対してパッド５を装着する。具体的には、パッド５の接合部５１を第１孔部６１に嵌合させ、且つ、脚部５２を第２孔部６２に挿入すると共に係止部５２Ａを第２孔部６２の内面を形成する金属めっき層６３に係止させる。
【００３２】
次に、図１０に示すように、メインボード３の実装面３１のうち、凹部６およびその周囲を除いた部分にソルダーレジスト７を塗布し、露光及び現像を行うことにより、実装面３１をソルダーレジスト７によって被覆する。
【００３３】
次に、図１１に示すように、メインボード３の実装面３１にステンシルマスク８を設置する。ステンシルマスク８には、パッド５の接合部５１と上下に重なる所定の位置に開口部８１がパターン形成されている。その後、図示しない印刷装置によってステンシルマスク８に半田ペースト（クリーム半田）９を印刷することにより、開口部８１を通じてパッド５の接合部５１上に半田ペースト９を供給する。
【００３４】
次に、図１２に示すように、半導体パッケージ２の半田バンプ２６と、メインボード３
の凹部６に装着されたパッド５とが対向配置するように位置合わせを行う。その後、パッド５上に半田バンプ２６を載置した後、リフロー等の加熱装置を用いて加熱する。この加熱処理によって、半田バンプ２６と半田ペースト９とが溶融接合し、半田接合部４が形成される結果、半導体パッケージ２の電極部２４とパッド５が電気的・機械的に接合される。その結果、半導体パッケージ２の電極部２４が、半田接合部４、パッド５、および金属めっき層６３を介して、メインボード３の導電層３３と電気的に接続される。
【００３５】
以上述べた製造方法によって、図１に示した電子装置１が形成される。本実施形態に係る製造方法によって製造された電子装置１は、パッド５が半導体パッケージ２の電極部２４と一体に半田接合される一方、メインボード３に対しては着脱自在に係止されている。これによれば、半導体パッケージ２に対して過度の熱ストレスや力学的（機械的）ストレスを与えることなくメインボード３から半導体パッケージ２を取り外すことができる。
【００３６】
ここで、図１３に、従来の電子装置１００を示す。電子装置１００は、半導体パッケージ２００およびメインボード３００を備え、メインボード３００に半導体パッケージ２００が表面実装されている。半導体パッケージ２００は、パッケージ基板２１０上に半導体チップ２２０を実装し、この半導体チップ２２０をモールド樹脂２３０によって封止して形成されている。メインボード３００および半導体パッケージ２００の接合部には半田接合部４００が形成されている。半導体パッケージ２００側の電極部２４０と、メインボード３００の実装面に形成されたパッド（フットパターン）５００とが半田接合部４００を介して接合されている。
【００３７】
図１４は、従来の電子装置１００に搭載される半導体パッケージ２００に付与されるストレス（負荷）を概念的に示す図である。符号（１）で示す「ＰＫＧ組立ストレス」は、半導体パッケージ２００の製造過程において半導体パッケージ２に付与されたストレスである。つまり、ＰＫＧ組立ストレスは、半導体パッケージ２が製造された時点で半導体パッケージ２に内在するストレスを指す。符号（２）で示す「ＰＣＢ実装ストレス」は、半導体パッケージ２００がメインボード３００に実装される際に半導体パッケージ２００に付与されるストレスを指す。ＰＣＢ実装ストレスとしては、例えば、半導体パッケージ２００の実装時において、リフロー炉による加熱処理に伴い半導体パッケージ２００に付与される熱ストレス等が挙げられる。
【００３８】
符号（３）で示す「市場ストレス」とは、電子部品１００が市場に出荷された後、電子部品１００が市場環境に晒されることで半導体パッケージ２００が遭遇するストレスを指す。市場ストレスとしては、例えば、市場環境下において電子装置１００の電源投入と電源遮断とが反復して行われることで半導体パッケージ２００に付与される熱ストレス等が挙げられる。また、熱ストレスの他、衝撃や振動等といった力学的ストレスが半導体パッケージ２００に付与される市場ストレスとして挙げられる。符号（４）で示す「部品取り外しストレス」とは、電子装置１００から半導体パッケージ２００を取り外す際に、半導体パッケージ２００に付与されるストレスである。なお、電子装置１００を市場に出荷する際に、半導体パッケージ２００に対して各種の出荷検査試験を行う場合がある。この場合には、半導体パッケージ２００に対して出荷検査試験に伴うストレスが付与される場合がある。
【００３９】
上記のように各種のストレスが付与される電子装置１００には、ときには故障などの不具合が生じる場合がある。例えば、半導体パッケージ２００に搭載される半導体チップ２２０、パッケージ基板２１０、およびメインボード３００の各々は、互いに熱膨張率が異なるため、熱膨張率の相違に起因してメインボード３００の平面方向にストレスが付与されることになる。特に、メインボード３００とパッケージ基板２１０とを接合する半田接合部４００には大きなストレスが作用し易く、半田接合部４００にはクラック等が発生し
易い。このように不具合が生じた電子装置１００は市場から回収され、不具合の原因を特定するための故障解析が行われる場合がある。故障解析として、メインボード３００に実装されている半導体パッケージ２００を取り外した後、単体の半導体パッケージ２００に対して導通確認試験（接続性試験）を行う手法が挙げられる。
【００４０】
また、電子装置１００の試作段階等においては、後述する環境試験を行い半導体パッケージ２００の信頼性評価を行う場合がある。環境試験においては、メインボード３００に実装された半導体パッケージ２００に対して、市場ストレスを模擬（再現）したストレスを付与し、市場環境に対する耐性が確認される。環境試験の一例として、半導体パッケージ２００に対して所定パターンの熱ストレスを繰返し付与する温度サイクル試験（熱衝撃試験を含む）が知られている。このような環境試験を行った後は、メインボード３００から半導体パッケージ２００を取り外し、単体の半導体パッケージ２００の導通確認試験を行うことにより、半導体パッケージ２００の信頼性を評価することができる。
【００４１】
メインボード３００から半導体パッケージ２００を取り外す手法として、加熱方式や切削方式等が知られている。しかしながら、加熱方式においては、半導体パッケージ２００をメインボード３００から取り外す際に半導体パッケージ２００に大きな熱ストレスを与えてしまう。そうすると、市場環境下、あるいはそれを模擬（再現）した環境試験で受ける以上の大きな熱ストレスを、メインボード３００から取り外す際に半導体パッケージ２００が受けてしまう。その結果、加熱方式を採用してメインボード３００からから半導体パッケージ２００を取り外す場合、半導体パッケージ２００の信頼性を正確に評価することが難しくなる。
【００４２】
一方、切削方式においては、例えばドリル等を用いてメインボード３００の非実装面側から切削作業を行って、半導体パッケージ２００とメインボード３００とを切り離すことが多い。この場合、ドリルの回転に伴い発生する連続的な機械的振動が半導体パッケージ２００に付与される。そうすると、メインボード３００から取り外す際に半導体パッケージ２００に付与される力学的ストレスと、市場環境下あるいはそれを模擬（再現）した環境試験で半導体パッケージ２００に付与されるストレスとの切り分けが難しくなる。従って、切削方式を採用してメインボード３００からから半導体パッケージ２００を取り外す場合、半導体パッケージ２００の信頼性を正確に評価することが難しくなる。
【００４３】
以下では、製造過程および市場環境下に晒された後に各種ストレスが付与される半導体パッケージ２の信頼性を、従来に比べてより正確に評価するための単体試験方法について説明する。図１５は、半導体パッケージ２の単体試験方法を示すフローチャートである。図１６は、本実施形態に係る電子装置１に搭載される半導体パッケージ２に付与されるストレスを概念的に示す図である。図１６中、符号（１）で示す「ＰＫＧ組立ストレス」、（２）で示す「ＰＣＢ実装ストレス」は、図１４におけるものと同様である。図１〜図１２において示した製造方法を適用して電子装置１を製造することにより、電子装置１の製造過程で発生するＰＫＧ組立ストレスやＰＣＢ実装ストレスが半導体パッケージ２に付与されることになる。つまり、電子装置１の製造過程において半導体パッケージ２に作用するＰＫＧ組立ストレスやＰＣＢ実装ストレスを精度良く再現することができる。
【００４４】
次に、（３）’で示す「環境試験ストレス」について説明する。環境試験ストレスは、図１４に示した市場ストレスを模擬したストレスであり、電子装置１が市場に出荷された場合に受けると想定されるストレスを指す。本実施形態では、市場環境下において電子装置１の電源投入と電源遮断とが反復して行われることで半導体パッケージ２に繰り返し付与される熱ストレスを再現する温度サイクル試験を電子装置１に対して実施する（図１５のステップＳ１０１）。
【００４５】
温度サイクル試験は、図１７に示すように、半導体パッケージ２が組み込まれた状態の電子装置１を、温度サイクル試験装置１０の調温室１１内に収容し、温度サイクル試験を行う。図１８に、温度サイクル試験における温度変化の推移（履歴）を例示する。なお、温度サイクル試験において、調温室１１内における温度の上限温度と下限温度との差である温度変化幅は、市場において実際に半導体パッケージ２が受けると想定される温度変化幅よりも増幅させても良い。また、温度サイクル試験中における温度変化のサイクルは、実際の市場環境下において電源投入と電源遮断とが反復される頻度よりも多くしても良い。
【００４６】
図１８に示した温度サイクル試験が開始されると、温度変化に伴って電子装置１の各部材が膨張・収縮を周期的に繰り返すことになる。ここで、電子装置１におけるパッド５と凹部６とは、互いに対応する平面形状および大きさを有している。より詳しくは、凹部６における第１孔部６１の内径とパッド５における接合部５１の外径は等しく、第１孔部６１の内面に接合部５１の外面が当接した状態で接合部５１が第１孔部６１に嵌合されている。このように、第１孔部６１に対してパッド５の接合部５１を接触させた状態で嵌め込むことで、基板平面方向において接合部５１が第１孔部６１に拘束される。
【００４７】
従って、温度サイクル試験に際して、メインボード３が収縮変形したときには、第１孔部６１の内面から接合部５１の外面に対して応力の伝達がなされる。これにより、メインボード３の収縮に合わせて、パッド５の接合部５１に市場ストレスを模擬した環境試験ストレスを精度良く付与することができる。更に、本実施形態に係る電子装置１においては、パッド５の脚部５２に設けられた係止部５２Ａが、第２孔部６２に係止されている。そのため、温度サイクル試験中に、メインボード３が反った際においても、パッド５の脚部５２が第２孔部６２から抜け出すことを抑制できる。従って、温度サイクル試験中に、第１孔部６１に対する接合部５１の嵌合状態が解除されることが抑制され、接合部５１に市場ストレスを模擬した環境試験ストレスを好適に付与することが可能となる。
【００４８】
温度サイクル試験が終了すると、図１５のステップＳ１０２に進み、メインボード３から半導体パッケージ２を取り外す。この工程では、パッド５と凹部６との係止状態を解除して半導体パッケージ２をメインボード３から取り外す。図１９は、メインボード３から半導体パッケージ２を取り外すための取り外し治具１２を示す図である。上段に、取り外し治具１２の正面図を示し、下段に取り外し治具１２の側面図を示す。ここでは、図１９に示す取り外し治具１２を用いて、メインボード３から半導体パッケージ２を取り外す場合を例に説明する。
【００４９】
取り外し治具１２は、基材１２１と、この基材１２１から垂直に立設する細長のピン部材１２２とを有する。基材１２１は、例えば平板形状を有しており、基材１２１には複数のピン部材１２２が剣山状に立設している。基材１２１に設けられたピン部材１２２は、二次元格子状に配置されている。取り外し治具１２のピン部材１２２は、半田接合部４に接合されたパッド５の脚部５２およびメインボード３における第２孔部６２の平面配置パターンと対応している。従って、取り外し治具１２のピン部材１２２は、脚部５２および第２孔部６２に対応する数だけ基材１２１に設けられている。
【００５０】
ピン部材１２２の太さは、メインボード３における第２孔部６２よりも細く、第２孔部６２に対して挿入可能となっている。メインボード３から半導体パッケージ２を取り外す際、図２０に示すように、メインボード３の非実装面３２側から取り外し治具１２のピン部材１２２を第２孔部６２に挿入する。そして、例えば、メインボード３の第２孔部６２に挿入されている脚部５２の先端にピン部材１２２の先端を押し付けることにより、第２孔部６２に対する係止部５２Ａの係止を解除する。これにより、パッド５を凹部６から容易に取り外すことができる。つまり、メインボード３に実装されている半導体パッケージ
２に過度の熱ストレスや力学的ストレスを作用させることなく、メインボード３から半導体パッケージ２を取り外すことができる。
【００５１】
本実施形態の電子装置１およびその製造方法においては、メインボード３に凹部６を形成する際に、第２孔部６２をメインボード３の非実装面３２まで貫通させるようにしたので、図２０に示すように非実装面３２側から脚部５２にアクセスすることができる。つまり、取り外し治具１２等を用いて、メインボード３の非実装面３２側からパッド５の脚部５２を押し上げて係止部５２Ａの係止を解除できるため、メインボード３からの半導体パッケージ２の取り外しを容易に行うことができる。但し、凹部６の第２孔部６２は、必ずしもメインボード３の非実装面３２まで貫通されている必要はなく、第２孔部６２をメインボード３の厚さ方向の途中まで穿設しても良い。この場合には、メインボード３の実装面３１側からパッド５の接合部５１にアクセスし、例えば接合部５１を引っ張る等して係止部５２Ａの係止を解除しても良い。
【００５２】
メインボード３から半導体パッケージ２を取り外した後は、図１５のステップＳ１０３に進み、半導体パッケージ２に対する導通確認試験（所定の試験）を行う。導通確認試験は、例えば、図２１に示す試験装置１３を用いて行われる。試験装置１３は、テストヘッド部１４と、制御部１５と、これらを接続する配線ケーブル１６とを有する。また、テストヘッド部１４は、半導体パッケージ２の半田接合部４に接合されたパッド５と接触させるための複数のプローブピン（コンタクトピン）１４１を有している。テストヘッド部１４におけるプローブピン１４１は、二次元格子状に配置されており、パッド５の脚部５２の配置パターンに対応するように設けられている。従って、テストヘッド部１４は、脚部５２に対応する数だけのプローブピン１４１を有している。
【００５３】
導通確認試験では、各プローブピン１４１をパッド５の脚部５２に接触させた状態で、制御部１５から出力される試験信号に対する応答信号を評価することで行われる。そして、この導通確認試験の試験結果に基づいて、半導体パッケージ２の市場環境に対する耐性を確認し、半導体パッケージ２の信頼性を評価することができる。その際、本実施形態に係る電子装置１は、上記のように半導体パッケージ２に対して過度の熱ストレスや、振動等の力学的（機械的）ストレスを与えることなくメインボード３から半導体パッケージ２を取り外すことができる。従って、本実施形態に係る単体試験方法によれば、従来では排除することのできなかった半導体パッケージの取り外し時における熱ストレスや力学的ストレス等の影響を排除して、市場環境に対する半導体パッケージの耐性を精度良く確認することができる。つまり、半導体パッケージ２の信頼性を正しく評価することが可能となる。
【００５４】
なお、上記の例では、各プローブピン１４１をパッド５の脚部５２に接触させた状態で導通確認試験を行ったが、プローブピン１４１を半田接合部４に接触させた状態で導通確認試験を実施しても良い。電子装置１によれば、大きな熱ストレスや力学的（機械的）ストレスを与えずにメインボード３から半導体パッケージ２を取り外せるため、導通確認試験時にプローブピン１４１とパッド５または半田接合部４との間で安定した接触状態が得られる。その結果、導通確認試験の精度が向上し、半導体パッケージ２における信頼性をより精度良く評価することが可能となる。
【００５５】
以上述べた実施形態は、本件の要旨を逸脱しない範囲において種々の変更を加えることができる。例えば、図２においては、パッド５の脚部５２に単一の係止部５２Ａを設ける態様を例に説明したが、脚部５２に複数の係止部５２Ａが設けられても良い。また、本実施形態では、環境試験を行うことにより、市場ストレスを模擬した環境試験ストレスを半導体パッケージ２に付与する例を説明したが、本件の製造方法により製造された電子装置１は他の用途にも好適に適用することができる。例えば、本件の製造方法に製造された電
子部品１は、その信頼性評価用として用いる用途の他、電子製品として実際に市場に出荷・流通させても良い。また、市場に流通する電子装置１に何らかの不具合が生じた場合、市場から回収された電子装置１から半導体パッケージ２を取り外し、単体の半導体パッケージ２に対して導通確認試験を行うようにしても良い。これにより、半導体パッケージ２の故障解析を精度良く行うことができる。
【符号の説明】
【００５６】
１・・・電子装置
２・・・半導体パッケージ
３・・・メインボード
４・・・半田接合部
５・・・パッド
６・・・凹部
２１・・・パッケージ基板
２５・・・電極部
２６・・・半田バンプ
５１・・・接合部
５２・・・脚部
５２Ａ・・・係止部
５２Ｂ・・・一般部
６１・・・第１孔部
６２・・・第２孔部
【図１】
2014045070.tif 000003
【図２】
2014045070.tif 000004
【図３】
2014045070.tif 000005
【図４】
2014045070.tif 000006
【図５】
2014045070.tif 000007
【図６】
2014045070.tif 000008
【図７】
2014045070.tif 000009
【図８】
2014045070.tif 000010
【図９】
2014045070.tif 000011
【図１０】
2014045070.tif 000012
【図１１】
2014045070.tif 000013
【図１２】
2014045070.tif 000014
【図１３】
2014045070.tif 000015
【図１４】
2014045070.tif 000016
【図１５】
2014045070.tif 000017
【図１６】
2014045070.tif 000018
【図１７】
2014045070.tif 000019
【図１８】
2014045070.tif 000020
【図１９】
2014045070.tif 000021
【図２０】
2014045070.tif 000022
【図２１】
2014045070.tif 000023