(57)【要約】【課題】磁石のコスト高を抑制しつつ高精度の磁界検出が可能なホールＩＣ基板を提供する。【解決手段】母基板（５１）から、回路基板領域（５３）に沿って打ち抜ぬいた回路基板を分離し、打ち抜かれてできた孔に、当該回路基板をプッシュバックして仮止めするプッシュバック工程と、除去基板領域上にホールＩＣ本体（７）の磁界検出面（５ａ）全域を載置した状態で当該回路基板の実装面（５５ａ）側にホールＩＣ（５）を実装する実装工程と、当該実装面側とは反対側から当該回路基板を押し出す押出工程と、を実行することにより、ホールＩＣ基板（１）を製造する。ホールＩＣ本体（７）と回路基板（５３）との間の相対位置を変化させずに、磁界検出面を回路基板から完全露出させることができる。磁界検出面に磁石を近接若しくは密着させられるので、高価な磁石を使用しなくても高精度の磁界検出を可能とする。【選択図】図２
2014197621.tif 000002
【特許請求の範囲】
【請求項１】
実装面を有する回路基板と、
当該実装面側のみに実装された少なくとも１個のホールＩＣと、を含み、
当該ホールＩＣは、磁界検出面を有するホールＩＣ本体と、当該ホールＩＣ本体から当該実装面上へ伸びるリード線群と、を含み、
当該実装面を裏側にしたときの当該ホールＩＣ本体は、
平面視において当該回路基板から当該磁界検出面が完全露出するように当該回路基板から迫り出した位置、かつ、
側面視において当該磁界検出面が当該磁界検出面の下に延びる当該実装面の仮想延長面と接する位置、に配され、
当該回路基板の端面には、当該ホールＩＣ本体が載置されていた除去基板の除去によって形成された除去跡が残されている
ことを特徴とするホールＩＣ基板。
【請求項２】
前記除去跡は、金型プレス加工によって形成されたものである
ことを特徴とする請求項１記載のホールＩＣ基板。
【請求項３】
回路基板領域と除去基板領域からなる母基板から、当該回路基板領域に沿って打ち抜ぬいた回路基板を分離し、打ち抜かれてできた孔に、当該回路基板をプッシュバックして仮止めするプッシュバック工程と、
当該除去基板上に前記磁界検出面の全域を載置した状態で当該回路基板の実装面側にホールＩＣを実装する実装工程と、
当該実装面側とは反対側から当該回路基板を押し出す押出工程と、を実行する
ことを特徴とする請求項１記載のホールＩＣ基板の製造方法。
【請求項４】
回路基板領域と除去基板領域からなる母基板から、実装された際の前記リード線群を横切る方向を当該母基板の横方向と定義したときに前記ホールＩＣ本体より横広縦狭の分離孔を回路基板領域に沿って打ち抜き形成する打ち抜き工程と、
当該分離孔を跨いで当該除去基板領域上に前記ホールＩＣ本体を載置した状態で当該回路基板の実装面側にホールＩＣを実装する実装工程と、
当該除去基板領域の周りを切削する及び／又は打ち抜くことにより当該分離孔の横方向の一端と他端とを連結し当該母基板から回路基板を分離する分離工程と、を実行する
ことを特徴とする請求項１記載のホールＩＣ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホールＩＣ基板およびその製造方法に関する。
【背景技術】
【０００２】
特許文献１には、回路基板から迫り出した発光ダイオード本体の底面を、回路基板の端縁上面を切り欠くことにより形成された突片が支える構造（以下、「第１の従来構造」という）が開示されている。特許文献２には、基板に貫通させた空洞部に嵌合させた支え板によってコネクター本体の底面を下支えする構造（以下、「第２の従来構造」という）が記述されている。さらに、特許文献３には、回路基板のそれぞれの面からホールＩＣ本体が側方へ突出する構造（以下、「第３の従来構造」という）が紹介されている。なお、ホールＩＣとは、一般に、磁気センサであるホール素子とその出力信号をデジタル信号に変換するＩＣが1パッケージ化された素子のことをいう。上述した従来の構造は、いずれも素子の位置決めを行うための構造である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平成８−３２１６９３号（段落０００９〜００１１、図１（Ｂ）参照）
【特許文献２】特開２００２−１５１８２５号（段落００２３〜００２５、図１参照）
【特許文献３】特許第５０６７６７６号（段落００５５〜００５７、図１０（ｃ）参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ホールＩＣは一種の磁気センサであるから、回路基板外にある磁石などの磁力を持ったものとペアで使用される。一方、磁界の強さは、クーロンの法則により対象物との距離によって異なってくる。したがって、回路基板に対する素子の相対位置が僅かでも変化してしまうと、磁気センサとしての精度に悪影響を与えてしまう。そこで、前掲した各従来構造のような位置決め構造が必要とされるのである。他方、磁界は、素子と対象物との間に存する物質の透磁率によっても変化する。これらの観点から、前記した各従来構造を検討する。
【０００５】
第１の従来構造は、発光ダイオードに係るものであるが、これをホールＩＣに置き換えて考える。すなわち、第１の従来構造によれば、少なくとも突片の厚み分だけ磁石とホールＩＣとの距離を開けなければならないし、突片の透磁率に起因する磁界の減衰もある。したがって、ホールＩＣに同じ強さの磁界を与えようとするなら突片の存在によって減衰する分に見合った強い磁界を持つ磁石を用いなければならない。強い磁界を持つ磁石は高価であるから、コスト的に不利となる。この点、第２の従来構造に係る支え板についても同じことがいえる。
【０００６】
一方、第３の従来構造については、ホールＩＣ本体が回路基板の側方からに突出しているので、その近傍に磁石を配することで透磁率に起因する減衰の恐れは少ない。しかし、ホールＩＣ本体を回路基板の両面に配してあることにより、検出精度が低下する恐れがある。特許文献３は、回路基板の製造方法について具体的な記載を含まないが、母基板から分離した回路基板のそれぞれの面にホールＩＣを上述した態様で実装する方法が想定される。なぜなら、回路基板それぞれの面から側方に突出しているホールＩＣの本体同士が母基板を挟む状態にあるため、実装後の分離は困難だからである。とすると、分離後の回路基板に対するホールＩＣ本体の実装は、両者の相対位置に誤差が生じ易く、これが、磁石との相対位置のバラツキに繋がり、結果として検出精度の低下を招くことになる。
【０００７】
上記した磁石のコスト高を抑制しつつ精度の高い磁界検出を可能とすることが本発明の目的である。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、次の構成を備えている。なお、いずれかの請求項記載の発明を説明するに当たって行う用語の定義等は、発明のカテゴリーや記載順に関わりなく、可能な範囲において他の請求項記載の発明にも適用があるものとする。
【０００９】
（請求項１記載の発明の特徴）
請求項１記載の発明に係るホールＩＣ基板（以下、適宜「請求項１の基板」という）は、実装面を有する回路基板と、当該実装面側のみに実装された少なくとも１個のホールＩＣと、を含み、当該ホールＩＣは、磁界検出面を有するホールＩＣ本体と、当該ホールＩＣ本体から当該実装面上へ伸びるリード線群と、を含む。当該実装面を裏側にした（すなわち、実装面が上に見える）ときの当該ホールＩＣ本体は、平面視（上から見たとき）において当該回路基板から当該磁界検出面が完全露出する（回路基板の裏に一部でも隠れない）ように当該回路基板から迫り出した位置、かつ、側面視（上にした実装面を側方から見たとき）において当該磁界検出面が当該磁界検出面の下に延びる当該実装面の仮想延長面と接する位置、に配されている。さらに、当該回路基板の端面には、当該ホールＩＣ本体が載置されていた除去基板の除去によって形成された除去跡が残されていることを特徴とする。
【００１０】
請求項１の基板によれば、実装面を裏側にして平面視したホールＩＣ本体の磁界検出面は回路基板の端面から完全にせり出している。このため、磁界検出面が回路基板に邪魔されずに完全露出している。これにより、ペアとなる磁石等を磁界検出面に密着（少なくとも回路基板の厚み寸法よりも短い距離にまで近接）させることができる。このため、回路基板の厚みや透磁率に起因する磁界の減衰がないため高価な磁石を用いる必要がなくなる。一方、除去跡は、実装端面に除去基板が繋がっていたことを意味し、除去前の除去基板の実装面にはホールＩＣ本体の磁界検出面が接して位置決めされていたことを示す。除去跡の性状は、その除去を行った手段（たとえば、プレス）の種類によって様々に現れる。以上から、少なくとも製造時において、回路基板とホールＩＣ本体との相対位置が変化することはない。よって、保管や取扱に注意すれば、精度の高いホールＩＣ回路基板を提供することができる。
【００１１】
（請求項２記載の発明の特徴）
請求項２記載の発明に係るホールＩＣ基板（以下、適宜「請求項２の基板」という）は、請求項１の基板であって、前記除去跡は、金型プレス加工によって形成されたものであることを特徴とする。
【００１２】
請求項２の基板によれば、請求項１の基板の作用効果に加え、１枚の母基板から多数のホールＩＣ基板を製造することができるので便利である。
【００１３】
（請求項３記載の発明の特徴）
請求項３記載の発明に係るホールＩＣ基板の製造方法（以下、適宜「請求項３の方法」という）は、請求項１記載のホールＩＣ基板の製造方法に関する。具体的には、回路基板領域と除去基板領域からなる母基板から、当該回路基板領域に沿って打ち抜ぬいた回路基板を分離し、打ち抜かれてできた孔に、当該回路基板をプッシュバックして仮止めするプッシュバック工程と、当該除去基板上に前記磁界検出面の全域を載置した状態で当該回路基板の実装面側にホールＩＣを実装する実装工程と、当該実装面側とは反対側から当該回路基板を押し出す押出工程と、を実行することを特徴とする。
【００１４】
請求項３の方法によれば、プッシュバック工程で母基板と回路基板の相対位置が確定する。次に、実装工程で、除去基板上に磁界検出面の全域が載置された状態のホールＩＣが回路基板に実装される。ホールＩＣ本体が回路基板から完全に露出している状態である。その上で、押出工程で実装面側とは反対側から回路基板から押し出されてホールＩＣ基板が製造される。プッシュバックしてある回路基板を押し出すだけであり、反対側からの押出なので、ホールＩＣ本体に対して荷重が掛からない。したがって、ホールＩＣ本体と回路基板の相対位置に変更が生じない。よって、請求項１記載のＩＣホール基板を効率よく製造することができる。
【００１５】
（請求項４記載の発明の特徴）
請求項４記載の発明に係るホールＩＣ基板を製造するための母基板の加工方法（以下、適宜「請求項４の方法」という）は、請求項１記載のホールＩＣ基板の製造方法に関する。具体的には、回路基板領域と除去基板領域からなる母基板から、実装された際の前記リード線群を横切る方向を当該母基板の横方向と定義したときに前記ホールＩＣ本体より横広縦狭の分離孔を回路基板領域に沿って打ち抜き形成する打ち抜き工程と、当該分離孔を跨いで当該除去基板領域上に前記ホールＩＣ本体を載置した状態で当該回路基板の実装面側にホールＩＣを実装する実装工程と、当該除去基板領域の周りを切削（たとえば、ルータ加工）若しくは打ち抜き（たとえば、プレス抜き）のいずれか一方、又は、切削と打ち抜きの双方を行うことにより当該分離孔の横方向の一端と他端とを連結し当該母基板から回路基板を分離する分離工程と、を実行することを特徴とする。
【００１６】
請求項４の方法によれば、打ち抜き工程で分離孔が打ち抜かれ、実装過程でホールＩＣ本体が分離孔を跨いだ状態でホールＩＣが母基板（の回路基板領域に）実装される。このとき、ホールＩＣ本体の一部は分離孔の上方領域に位置し、残りの全部が除去基板上に着地している。最後の分離工程で、分離孔を含めた回路基板の周りが切削及び／又は打ち抜かれて回路基板領域と除去基板領域との間の連結が遮断され、この結果、回路基板が母基板から分離される。分離工程ではホールＩＣに負荷が掛からないので、実装工程で形成されたホールＩＣと回路基板との相対関係が崩されることになる。よって、請求項１のホールＩＣ基板を効率よく製造することができる。
【発明の効果】
【００１７】
本発明によれば、磁石のコスト高を抑制しつつ高い精度の磁界検出を可能とするホールＩＣ基板を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】ホールＩＣ基板の斜視図である。
【図２】ホールＩＣ基板の側面図である。
【図３】母基板の斜視図を部分拡大した図である。
【図４】本実施形態に係るホールＩＣ基板の製造方法を示す平面図である。
【図５】図４に示す平面図にホールＩＣ本体を加えた図である。
【図６】本変形例に係るホールＩＣ基板の製造方法を示す平面図である。
【発明を実施するための形態】
【００１９】
以下、各図を参照しながら、本発明を実施するための形態（以下、適宜「本実施形態」という）について説明する。
【００２０】
（ホールＩＣ基板の概略構造）
図１ないし３に示すホールＩＣ基板１は、回路基板３と、ホールＩＣ５と、複数の電子部品１１（電子部品群１１）と、から概略構成されている。回路基板３は、その取付先の形状等に適合するように様々な形状・形態に形成されるが、本実施形態では、細長の長方形に形成されている。回路基板３の一方の面はホールＩＣ５を実装する面（実装面３ａ）と、他方の面（反実装面３ｂ）を有している。ホールＩＣ基板１では、ホールＩＣ５は実装面３ａ上に、それ以外の電子部品群１１は反実装面３ｂ上に実装されているが、電子部品群１１が実装面３ａ上のみ、もしくは反実装面３ｂ上にも併せて実装される場合もある。
【００２１】
（ホールＩＣの概略構造）
図１ないし３に示すように、ホールＩＣ５は、矩形のホールＩＣ本体７と、ホールＩＣ本体７の一端面から側方（実装時に実装面３ａ上）へ伸び、その一端面の幅方向に沿って並ぶ複数のリード線９(リード線群９)とを含む。実装面３ａを裏側（反実装面３ｂを表側）にして平面視（図２の矢印ａの示す方向）したとき、上になる側に磁界検出面５ａを有している（図２）。ホールＩＣ５は一種の磁気センサであって回路基板３の外にある磁力を持ったものとペアで使用される。本実施形態では、図２に２点鎖線で示す磁石３１とペアで使用され、使用時の磁石３１は、磁界検出面５ａに近接対向若しくは密着するように配される。このように、磁石３１と磁界検出面５ａとの間から回路基板３を排除しているので、回路基板３の厚みや透磁率に起因する磁石３１の磁界減衰を考慮する必要がない。よって、磁石３１を高価なものとする必要がなくなる。
【００２２】
なお、実装面３ａおよび反実装面３ｂ上には配線パターン３ｃが形成され、そこにリード線９各々の開放端や電子部品１１各々が電気的に接続される。なお、ホールＩＣ基板１に実装されたホールＩＣ５は１個であるが、ホールＩＣ基板１の目的や用途・機能に合わせて２個以上実装される場合もある。
【００２３】
（ホールＩＣ本体と回路基板の相対位置）
図１および２を参照しながら説明を続ける。前項で述べたのと同じ姿勢、すなわち、実装面３ａを裏側にしたときのホールＩＣ本体７の回路基板３との相対位置が、次の２点で定義される。すなわち、第１に、平面視（図２の矢印ａの示す方向）において回路基板３から磁界検出面５ａが完全露出するように回路基板３から迫り出した位置に配されている。つまり、平面視したときに、磁界検出面５ａが回路基板３の陰に隠れることなく、その全部を見ることができる位置に存在している。そして、第２に、側面視において（図２に示す状態）磁界検出面５ａがこの磁界検出面５ａの下に延びる実装面３ａの仮想延長面３ｆと接する位置に配されている。これは、製造時に除去される除去基板５５の実装面５５ａ（後述）に、磁界検出面５ａが接するようにホールＩＣ本体７が載置されていたことを示す。したがって、少なくとも製造時において、回路基板３とホールＩＣ本体５との相対位置が変化することはない。これは、図２に示すように、磁石３１との相対位置を高精度で設定できることを意味する。
【００２４】
図２に示すように、回路基板３のホールＩＣ本体７が存する側の端面（ＩＣ側端面３ｄ）には、その製造過程において、ホールＩＣ本体７が載置されていた除去基板５５の除去によって形成された除去跡１５が残されている。すなわち、除去跡１５の存在は、前項で詳述したように、ホールＩＣ本体７と回路基板３との相対位置の高精度設定に深く関わっている。
【００２５】
（ホールＩＣ基板の製造方法）
図４および５を参照しながら、ホールＩＣ基板１の製造方法を説明する。まず、矩形の回路基板５３（部品実装前の回路基板）を多数個取りするための母基板５１を用意する。母基板５１は、多数の回路基板領域５３と、これらの回路基板領域５３を囲む除去基板領域５５からなり、それぞれ、実装面５３ａと反実装面（図４、５では、母基板５１の裏なので見えない）を備えている。ここで、母基板５１から、各回路基板領域５３に沿って打ち抜ぬいた回路基板５３を分離し、打ち抜かれてできた孔に、回路基板５３をプッシュバックして仮止めする工程（プッシュバック工程）を実行する。
【００２６】
なお、本実施形態では、プッシュバック工程の中に、回路基板領域５３の４隅をプレスで抜いて角孔５５ｈを形成する工程が含まれている。角孔５５ｈを形成するのは、その分だけ回路基板５３を囲む１辺（たとえば、打ち抜き線５５ｓ）の長さが短くなるので、プッシュバックした回路基板５３（回路基板領域５３）と除去基板領域５５（母基板５１）との間の接触面積を減らすことができるからである。プッシュバックに差し支えない範囲であることが前提となるが、接触面積が減れば、その分、後述する押出工程においてより小さい力で回路基板５３を押し出ることが可能になる。なお、本実施形態では、回路基板５３が矩形であるが、これ以外の形状を妨げるものではなく、その場合も適切な箇所に角孔５５ｈに代わる孔を設けることが好ましい。
【００２７】
次に、このプッシュバックされた状態の母基板５１の除去基板上５５に、磁界検出面５ａの全域を載置した状態で回路基板３の実装面５３ａ、５５ａ側にホールＩＣ５を実装する工程（実装工程）を実行する（図５）。この実装と同時または前後して電子部品群（図示を省略）を実装してもよい。そして、最後に実装面５３ａ側とは反対側（図５の紙面の裏側）から回路基板５３（すなわち、ホールＩＣ基板１）を押し出す押出工程と、を実行する。プッシュバックしてある回路基板を押し出すだけであり、反対側からの押出なので、ホールＩＣ本体７に対して荷重が掛からない。以上の方法によれば、ＩＣホール基板１の製造を、ホールＩＣ本体７と回路基板３の相対位置に変更が生じさせずに効率よく行うことができる。
【００２８】
（ホールＩＣ基板の製造方法の変形例）
図６を参照しながら、ホールＩＣ基板の製造方法の変形例（適宜、「本変形例」という）について説明する。本変形例を説明するに当たって、本実施形態と共通する部分・部材については、本実施形態で用いた部材名称をそのまま使用し、重複する説明は省略する。本変形例と本実施形態とは、ホールＩＣ本体を除去基板領域の上に載置して実装し、その状態を回路基板５５の分離まで保持する点で共通する。次項以下において、両者において異なる製造過程について説明する。なお、説明の都合上、本変形例において母基板（回路基板、ホールＩＣ本体）の横の方向を、実装された際のホールＩＣ本体のリード線群を横切る方向を母基板（回路基板、ホールＩＣ本体）の横方向と定義する。
【００２９】
用意した母基板１５１は、回路基板領域１５３と除去基板領域１５５からなる点は、前掲した母基板５１と共通する。ここで、回路基板領域１５３に沿って分離孔１６１を打ち抜き形成する（打ち抜き工程）。本変形例の分離孔は、片仮名のコの字に類似する形状となっているが、この形状に限定されるものではない。ただし、その寸法が、ホールＩＣ本体１０７の横寸法より広く（図６のＬｈ）、同じく縦寸法より狭く（図６のＬｖ）なければならない。これは、分離孔１６１を跨いで除去基板１５５上にホールＩＣ本体１０７を載置した状態で回路基板１５３の実装面１５３ａ側にホールＩＣ（リード線群は図示していない）を実装する実装工程を可能にするためである。このとき、ホールＩＣ本体１０７の一部は分離孔１６１の上方領域に位置し、残りの全部が除去基板１５５上に着地している。これによって、両者間の相対位置のズレを防止するためである。なお、実装工程において、ホールＩＣ以外に必要な電子部品群（図示を省略）も併せて実装することは、本実施形態の場合と異ならない。
【００３０】
最後に母基板１５１から回路基板１５３を分離する分離工程を行う。ここでは、回路基板領域１５３の、分離孔１６１と反対側の角部２箇所に角孔１５５ｈを打ち抜き形成し、符号１６３で示す切除線に沿ってルータ加工によって切除する。これによって、分離孔１６１の横方向の一端と他端とが連結されて母基板１５１と回路基板１５３との間の連結が遮断された回路基板１５３（ホールＩＣ基板）が分離される。本変形例の方法によれば、分離工程においてホールＩＣ５(ホールＩＣ本体７)に負荷を掛けないで済むので、実装工程で形成されたホールＩＣ５と回路基板３との相対関係を崩さずに、効率よい製造を可能とする。
【符号の説明】
【００３１】
１                ホールＩＣ基板
３                回路基板
３ａ              実装面
３ｂ              反実装面
３ｃ              配線パターン
３ｄ              ＩＣ側端面
３ｆ              仮想実装面
５                ホールＩＣ
５ａ              磁界検出面
７，１０７        ホールＩＣ本体
９                リード線
１１                電子部品
１５                除去跡
３１                磁石
５１、１５１        母基板
５３、１５３        回路基板（領域）
５３ａ、１５３ａ    実装面
５５，１５５        除去基板（領域）
５５ａ，１５５ａ    実装面
５５ｈ、１５５ｈ    角孔
５５ｓ              打ち抜き線
１６１              分離孔
１６３              切除線
ａ                矢印
【図１】
2014197621.tif 000003
【図２】
2014197621.tif 000004
【図３】
2014197621.tif 000005
【図４】
2014197621.tif 000006
【図５】
2014197621.tif 000007
【図６】
2014197621.tif 000008