(57)【要約】  入力電圧の低下時にも電圧ゲインを維持させるオペアンプを提供する。  オペアンプは、第１及び第２の入力信号の電圧差を増幅して第１出力信号を出力する第１の増幅回路と、第１出力信号を増幅して第２出力信号を出力する第２の増幅回路と、第１の電流源である第１トランジスタと、第１トランジスタとカレントミラー接続された第２トランジスタであって、第１の増幅回路のための第２の電流源として第１の増幅回路の接地側に設けられた第２トランジスタと、第１トランジスタとカレントミラー接続された第３トランジスタであって、第２の増幅回路のための第３の電流源として第２の増幅回路の接地側に設けられた第３トランジスタと、を備える。
2017110102.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２入力信号の電圧差を増幅して第１出力信号を出力する第１増幅回路と、
前記第１出力信号を増幅して第２出力信号を出力する第２増幅回路と、
第１電流源である第１トランジスタと、
前記第１トランジスタとカレントミラー接続された第２トランジスタであって、前記第１増幅回路のための第２電流源として前記第１増幅回路の接地側に設けられた第２トランジスタと、
前記第１トランジスタとカレントミラー接続された第３トランジスタであって、前記第２増幅回路のための第３電流源として前記第２増幅回路の接地側に設けられた第３トランジスタと、
を備えるオペアンプ。
【請求項２】
前記第２増幅回路は、第４トランジスタを有し、
前記第４トランジスタは、ベースに前記第１出力信号が入力され、コレクタから第２出力信号を出力し、
前記第３トランジスタは、前記第４トランジスタの接地側に設けられた、
請求項１に記載のオペアンプ。
【請求項３】
前記第１出力信号を増幅して第３出力信号を出力する第５トランジスタを有する第３増幅回路と、
前記第１トランジスタとカレントミラー接続された第６トランジスタであって、前記第３増幅回路のための第４電流源として前記第３増幅回路の接地側に設けられた第６トランジスタと、
前記第４トランジスタのコレクタと接続され、前記第２出力信号を、電源側に出力する第１出力回路と、
前記第５トランジスタのコレクタと接続され、前記第３出力信号を、接地側に出力する第２出力回路と、
をさらに備える、請求項２に記載のオペアンプ。
【請求項４】
前記第１出力回路は、
前記第１出力信号に応じた電流を出力する第７トランジスタと、
前記第７トランジスタの電源側に設けられ、ダイオード接続された第８トランジスタと、
前記第８トランジスタとカレントミラー接続された第９トランジスタと、
前記第９トランジスタの接地側に設けられ、ダイオード接続された第１０トランジスタと、
前記第１０トランジスタとカレントミラー接続され、前記第３出力信号の出力量を制御する第１１トランジスタと、
前記第７及び第１０トランジスタのベース間に設けられた第１抵抗器と、
をさらに有する、請求項３に記載のオペアンプ。
【請求項５】
前記第２出力回路は、
前記第１出力信号に応じた電流を出力する第１２トランジスタと、
前記第１２トランジスタの電源側に設けられ、ダイオード接続された第１３トランジスタと、
前記第１３トランジスタとカレントミラー接続された第１４トランジスタと、
前記第１４トランジスタの接地側に設けられ、ダイオード接続された第１５トランジスタと、
前記第１５トランジスタとカレントミラー接続され、前記第３出力信号を出力する第１６トランジスタと、
前記第１２及び第１５トランジスタのベース間に設けられた第２抵抗器と、
をさらに有する、請求項４に記載のオペアンプ。
【請求項６】
請求項１〜５のいずれか一項に記載のオペアンプを備え、基準電圧に応じた出力電圧を出力するレギュレータであって、
前記第１入力信号として前記基準電圧が入力され、
前記第２入力信号として前記出力電圧に応じた検出電圧が入力される、
レギュレータ。
【請求項７】
請求項１または２に記載のオペアンプを備え、基準電圧に応じた出力電圧を出力するレギュレータであって、
前記第１入力信号として前記基準電圧が入力され、前記第２入力信号として前記出力電圧に応じた検出電圧が入力され、
前記第１出力信号に応じた電流を出力する第１７トランジスタと、
前記第１７トランジスタの電源側に設けられ、ダイオード接続された第１８トランジスタと、
前記第１８トランジスタとカレントミラー接続された第１９トランジスタと、
前記第１８トランジスタとカレントミラー接続され、前記１出力信号を増幅した第４出力信号を出力する第２０トランジスタと、
前記第１９トランジスタの接地側に設けられた第３抵抗器と、
前記第２０トランジスタの接地側に設けられ、前記第４出力信号を吸い込む第２１トランジスタと、
ベースが前記第１９トランジスタと前記第３抵抗器との間に接続され、コレクタが前記第２１トランジスタのベースと接続された第２２トランジスタと、
前記第２２トランジスタに電流を供給する第４電流源と、
を備えるレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機や携帯用ゲーム機等の携帯端末においては、可能な限り長い稼働時間を確保することが好ましい。従って、このような携帯端末の内部に搭載される電力増幅器には、高効率化や低電圧化が求められる。【０００３】
特許文献１には、低電圧駆動が可能な増幅回路に関する技術が開示されている。特許文献１に記載の電力増幅器は、差動増幅回路と、増幅回路と、出力回路と、電流ブースト回路とから構成される。差動増幅回路は、＋側入力信号と−側入力信号との電圧差を増幅する。増幅回路は、該差動増幅回路の出力信号を増幅する。出力回路は、直列接続されたＰＭＯＳトランジスタ及びＮＭＯＳトランジスタからなり、該ＰＭＯＳトランジスタとＮＭＯＳトランジスタの接続点が負荷に接続されてなる。電流ブースト回路は、増幅回路の出力信号の電流を所定の倍率に増倍した電流を、出力回路を介して負荷に供給する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１６０７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示されたような従来の電力増幅器では、電力増幅器に用いられるトランジスタが線形動作可能な範囲での入力電圧を前提としており、十分な低電圧化は実現されていない。【０００６】
本発明はこのような事情に鑑みてなされたものであり、入力電圧の低下時にも電圧ゲインを維持させることが可能なオペアンプを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係るオペアンプは、第１及び第２の入力信号の電圧差を増幅して第１出力信号を出力する第１の増幅回路と、第１出力信号を増幅して第２出力信号を出力する第２の増幅回路と、第１の電流源である第１トランジスタと、第１トランジスタとカレントミラー接続された第２トランジスタであって、第１の増幅回路のための第２の電流源として第１の増幅回路の接地側に設けられた第２トランジスタと、第１トランジスタとカレントミラー接続された第３トランジスタであって、第２の増幅回路のための第３の電流源として第２の増幅回路の接地側に設けられた第３トランジスタと、を備える。
【発明の効果】
【０００８】
本発明によれば、入力電圧の低下時にも電圧ゲインを維持させるオペアンプを提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態であるオペアンプ１０Ａの構成を示す図である。
【図２】本発明の他の実施形態であるオペアンプ１０Ｂの構成を示す図である。
【図３】本発明の他の実施形態であるオペアンプ１０Ｃの構成を示す図である。
【図４】本発明の他の実施形態であるオペアンプ１０Ｄの構成を示す図である。
【図５】本発明の他の実施形態であるオペアンプ１０Ｅの構成を示す図である。
【図６】本発明の一実施形態であるレギュレータ１Ａの構成を示す図である。
【図７】本発明の一実施形態であるレギュレータ１Ｂの構成を示す図である。
【図８】本発明の一実施形態であるレギュレータ１Ｃの構成を示す図である。
【図９】本発明の一実施形態であるレギュレータ１Ｄの構成を示す図である。
【図１０Ａ】本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。
【図１０Ｂ】本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。
【図１１Ａ】本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。
【図１１Ｂ】本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。
【図１２Ａ】本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。
【図１２Ｂ】本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。
【図１３】本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。
【図１４】本実施形態に係るオペアンプ１０を実際に動作させた結果を示す図である。
【図１５Ａ】本実施形態に係るオペアンプ１０のシミュレーション結果を示す図である。
【図１５Ｂ】本実施形態に係るオペアンプ１０のシミュレーション結果を示す図である。
【図１６】本実施形態に係るオペアンプ１０のシミュレーション結果を示す図である。
【図１７Ａ】本実施形態に係るオペアンプ１０のシミュレーション結果を示す図である。
【図１７Ｂ】本実施形態に係るオペアンプ１０のシミュレーション結果を示す図である。
【図１７Ｃ】本実施形態に係るオペアンプ１０のシミュレーション結果を示す図である。
【図１７Ｄ】本実施形態に係るオペアンプ１０のシミュレーション結果を示す図である。
【図１８】本実施形態に係る第１電流源回路のシミュレーション結果を示す図である。
【図１９】本実施形態に係る第１電流源回路のシミュレーション結果を示す図である。
【図２０Ａ】本実施形態に係る出力回路のシミュレーション結果を示す図である。
【図２０Ｂ】本実施形態に係る出力回路のシミュレーション結果を示す図である。
【図２１Ａ】本実施形態に係るレギュレータ１のシミュレーション結果を示す図である。
【図２１Ｂ】本実施形態に係るレギュレータ１のシミュレーション結果を示す図である。
【図２２Ａ】本実施形態に係るレギュレータ１のシミュレーション結果を示す図である。
【図２２Ｂ】本実施形態に係るレギュレータ１のシミュレーション結果を示す図である。
【図２３Ａ】本実施形態に係るレギュレータ１のシミュレーション結果を示す図である。
【図２３Ｂ】本実施形態に係るレギュレータ１のシミュレーション結果を示す図である。
【図２４】本実施形態に係るレギュレータ１のシミュレーション結果を示す図である。
【図２５】本実施形態に係るレギュレータ１のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１０】
（１．オペアンプ１０Ａ）
（１−１．オペアンプ１０Ａの構成）
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態であるオペアンプ１０Ａの構成を示す図である。オペアンプ１０Ａは、例えば、携帯電話等の移動体通信機において、入力された信号を基地局への送信に必要なレベルまで増幅し、増幅信号を出力する。
【００１１】
図１に示すように、オペアンプ１０Ａは、第１電流源回路１００Ａ、第２電流源回路２００Ａ、第１増幅回路３００、第２増幅回路５００Ａ、及び出力回路６００Ａを備える。
【００１２】
第１電流源回路１００Ａ及び第２電流源回路２００Ａは、第１増幅回路３００をバイアスする電流ＩＢＩＡＳを供給する。
【００１３】
第１増幅回路３００及び第２増幅回路５００Ａは、二段の増幅回路を構成している。第１増幅回路３００は、差動入力信号である入力電圧＋ＶＩＮ，−ＶＩＮ（第１及び第２入力信号の一例である。）の電圧差を増幅して出力電流ＩＯＵＴ１（第１出力信号の一例である。）を出力する。第２増幅回路５００は、出力電流ＩＯＵＴ１を増幅して出力電流ＩＯＵＴ２（第２出力信号の一例である。）を出力する。
【００１４】
出力回路６００は、プッシュ・プル回路であり、第１増幅回路３００及び第２増幅回路５００によって増幅された信号を電源側と接地側とにそれぞれ出力信号ＩＳｏｕｒｃｅ（第４出力信号の一例である。）,ＩＳｉｎｋとして出力端子ＶＯＵＴに出力する。なお、図１には示さないが、出力端子ＶＯＵＴには負荷抵抗が接続されている。
【００１５】
（１−２．第１電流源回路１００Ａ）
第１電流源回路１００Ａは、ＮＰＮトランジスタ１０１，１０２，１０３、ＰＮＰトランジスタ１０４，１０５，１０６及び抵抗器１３１を備える。なお、本明細書では、ＮＰＮトランジスタ及びＰＮＰトランジスタを区別せずに、単に「トランジスタ」ともいう。本実施形態におけるトランジスタは、例えば、シリコンバイポーラトランジスタ（ＢＪＴ：Bipolar junction transistor）である。
【００１６】
トランジスタ１０５は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給される。トランジスタ１０４は、トランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ１０４のサイズ比（エミッタ面積比）を１：Ｎとすると、トランジスタ１０４には、トランジスタ１０５に流れる電流Ｉ１０５のＮ倍の電流Ｉ１０４が流れる。同様に、トランジスタ１０６は、トランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ１０６のサイズ比を１：Ｎとすると、トランジスタ１０６には、トランジスタ１０５に流れる電流Ｉ１０５のＮ倍の電流Ｉ１０４が流れる。  
【００１７】
トランジスタ１０３は、トランジスタ１０５の接地側に設けられており、ベースがトランジスタ１０４のコレクタと接続され、エミッタが接地され、コレクタがトランジスタ１０５のコレクタと接続される。トランジスタ１０２は、トランジスタ１０６の接地側に設けられており、ダイオード接続され、エミッタが抵抗器１３１を介して接地され、コレクタがトランジスタ１０６のコレクタと接続される。トランジスタ１０１は、トランジスタ１０４の接地側に設けられており、トランジスタ１０２とカレントミラー接続され、エミッタが接地され、コレクタがトランジスタ１０４のコレクタと接続される。
【００１８】
また、抵抗器１３１は一端がトランジスタ１０２のエミッタに接続され、他端が接地される。
【００１９】
第１電流源回路１００Ａは、トランジスタ１０３，１０４から形成される正帰還増幅回路と、トランジスタ１０３，１０６，１０１から形成される負帰還増幅回路とを有している。これにより第１電流源回路１００Ａは電源電圧ＶＣＣの変動に対する、温度特性や電流精度の調整を、高い精度で行うことが可能となる。また、トランジスタ１０２のエミッタ面積をトランジスタ１０１のエミッタ面積より大きくすることで、抵抗器１３１の両端に、バンドギャップ電圧を発生させることができる。
【００２０】
なお、第１電流源回路１００Ａは、トランジスタ１０５を備えない構成でもよい。また、第１電流源回路１００Ａは、各トランジスタ１０１〜１０６がそれぞれのエミッタに抵抗器が接続される構成でもよい。この場合、第１電流源回路１００Ａ内のトランジスタ間におけるベース・エミッタ電圧の相互偏差を低減することができる。
【００２１】
また、第１電流源回路１００Ａは、トランジスタを直列に２段接続させる構成であるため、電源電圧ＶＣＣが１Ｖを下回るような低い電圧である場合にも、動作することが可能である。
【００２２】
（１−３．第１増幅回路３００）
次に、第１増幅回路３００の構成について説明する。
第１増幅回路３００は、ＰＮＰトランジスタ３０１，３０２、ＮＰＮトランジスタ３０３，３０４、及びＰＮＰトランジスタ３０５，３０６を備える。
【００２３】
トランジスタ３０６は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給される。トランジスタ３０５は、トランジスタ３０６とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給される。
【００２４】
トランジスタ３０１は、ベースに入力電圧＋ＶＩＮが供給され、コレクタが接地される。トランジスタ３０２は、ベースに入力電圧−ＶＩＮが供給され、コレクタが接地される。トランジスタ３０３は、トランジスタ３０５の接地側に設けられており、ベースにトランジスタ３０１を介して入力電圧＋ＶＩＮが供給され、エミッタが後述する第２電流源回路２００に接続され、コレクタがトランジスタ３０５のコレクタと接続される。トランジスタ３０４は、トランジスタ３０６の接地側に設けられており、ベースにトランジスタ３０２を介して入力電圧−ＶＩＮが供給され、エミッタが後述する第２電流源回路２００に接続され、コレクタがトランジスタ３０６のコレクタと接続される。また、本実施形態において、トランジスタ３０５，３０６のサイズ比は略同じである。
【００２５】
第１増幅回路３００の機能について説明する。
第１増幅回路３００は、入力電圧（＋ＶＩＮ，−ＶＩＮ）の差を増幅して、トランジスタ３０３のコレクタから出力する差動増幅回路である。
【００２６】
ここで、トランジスタ３０３〜３０６におけるコレクタ電流をそれぞれ電流ＩＣ３０３〜ＩＣ３０６とする。第１増幅回路３００では、＋ＶＩＮ＝−ＶＩＮの場合に、電流ＩＣ３０３＝電流ＩＣ３０４となる。＋ＶＩＮ＞−ＶＩＮの場合、電流ＩＣ３０３＞電流ＩＣ３０４となる。また、＋ＶＩＮ＜−ＶＩＮの場合、電流ＩＣ３０３＜電流ＩＣ３０４となる。トランジスタ３０５はトランジスタ３０６とカレントミラー接続されているため、電流ＩＣ３０４はコピーされ、これによって、電流ＩＣ３０４と電流ＩＣ３０５とは等しくなる。トランジスタ３０５，３０３はコレクタ同士が接続されているため、電流ＩＣ３０５と電流ＩＣ３０３との差分が出力電流ＩＯＵＴ１となる。すなわち、出力電流ＩＯＵＴ１は以下の式で表される。
【００２７】
ＩＯＵＴ１＝ＩＣ３０５−ＩＣ３０３＝ＩＣ３０４−ＩＣ３０３
【００２８】
従って、出力電流ＩＯＵＴ１は、＋ＶＩＮ＞−ＶＩＮの場合に、正となり、他方で、＋ＶＩＮ＜−ＶＩＮの場合に、負となる。
【００２９】
（１−４．第２増幅回路５００Ａ）
第２増幅回路５００Ａは、ＰＮＰトランジスタ５０１（第４トランジスタの一例である。）を備える。トランジスタ５０１は、ベースに出力電流ＩＯＵＴ１が入力され、エミッタに電源電圧ＶＣＣが供給され、コレクタが接地されている。
【００３０】
トランジスタ５０１は、出力電流ＩＯＵＴ１に応じて、コレクタから出力電流ＩＯＵＴ１を反転増幅した出力電流ＩＯＵＴ２Ａ，ＩＯＵＴ２Ｂ（第２出力信号の一例である。）を出力する。即ち、出力電流ＩＯＵＴ２Ａ，ＩＯＵＴ２Ｂは、出力電流ＩＯＵＴ１Ａの増加に伴って減少する。
【００３１】
（１−５．第２電流源回路２００Ａ）
第２電流源回路２００Ａの構成について説明する。
第２電流源回路２００Ａは、ＰＮＰトランジスタ２０１，２０２，２０３，２０４、及びＮＰＮトランジスタ２０５（第１トランジスタの一例である。），２０６（第２トランジスタの一例である。），２０７（第３トランジスタ、第３電流源の一例である。）を備える。
【００３２】
トランジスタ２０１は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ２０１とのサイズ比を１：Ｎとすると、トランジスタ２０１には、トランジスタ１０５に流れる電流Ｉ１０５のＮ倍の電流Ｉ２０１が流れる。トランジスタ２０１は、コレクタから電流Ｉ２０１をバイアス電流ＩＢＩＡＳとして出力する。
トランジスタ２０２は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、第１増幅回路３００におけるトランジスタ３０１のエミッタと接続される。トランジスタ１０５とトランジスタ２０２とのサイズ比を１：Ｎとすると、トランジスタ２０２には、トランジスタ１０５に流れる電流Ｉ１０５のＮ倍の電流Ｉ２０２が流れる。
同様に、トランジスタ２０３は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、第１増幅回路３００におけるトランジスタ３０２のエミッタと接続される。トランジスタ１０５とトランジスタ２０３とのサイズ比を１：Ｎとすると、トランジスタ２０３には、トランジスタ１０５に流れる電流Ｉ１０５のＮ倍の電流Ｉ２０３が流れる。また、トランジスタ２０４は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、出力回路６００Ａと接続される。トランジスタ１０５とトランジスタ２０４とのサイズ比を１：Ｎとすると、トランジスタ２０４には、トランジスタ１０５に流れる電流Ｉ１０５のＮ倍の電流Ｉ２０４が流れる。
【００３３】
なお、トランジスタ２０１〜２０４と、トランジスタ１０４〜１０６とのサイズ比は自由に選択することができる。トランジスタ２０１〜２０４は電源電圧ＶＣＣの変動に対して安定化された電流を得ることができ、さらにトランジスタ１０４〜１０６における温度特性をコピーすることができる。
【００３４】
トランジスタ２０５は、トランジスタ２０１の接地側に設けられており、ダイオード接続され、コレクタがトランジスタ２０１のコレクタと接続され、エミッタが接地されている。
トランジスタ２０６は、第１増幅回路３００の接地側に設けられており、トランジスタ２０５とカレントミラー接続され、コレクタが第１増幅回路３００におけるトランジスタ３０３，３０４のエミッタに接続され、エミッタが接地されている。
トランジスタ２０７は、第２増幅回路５００Ａの接地側に設けられており、トランジスタ２０５とカレントミラー接続され、コレクタが第２増幅回路５００Ａにおけるトランジスタ５０１と接続され、エミッタが接地されている。
【００３５】
トランジスタ２０５は、コレクタにバイアス電流ＩＢＩＡＳが供給されることで電流源（第１の電流源の一例である。）として機能する。
トランジスタ２０６，２０７はトランジスタ２０５とカレントミラー接続されている。従って、トランジスタ２０５とトランジスタ２０６とのサイズ比を１：Ｎとすると、トランジスタ２０６には、トランジスタ２０５に流れるバイアス電流ＩＢＩＡＳのＮ倍の電流Ｉ２０６が流れる。同様に、トランジスタ２０５とトランジスタ２０７とのサイズ比を１：Ｎとすると、トランジスタ２０７には、トランジスタ２０５に流れるバイアス電流ＩＢＩＡＳのＮ倍の電流Ｉ２０７が流れる。
これによって、トランジスタ２０６は、第１増幅回路３００に対する電流源（第２の電流源の一例である。）として機能し、トランジスタ２０７は、第２増幅回路５００Ａに対する電流源（第３の電流源の一例である。）として機能する。
【００３６】
さらに、第２電流源回路２００Ａはカレントミラー回路によって構成されているため、第２電流源回路２００Ａは、第１増幅回路３００に対して温度変化や電源電圧ＶＣＣの変動に対して安定した電流を供給することができる。
【００３７】
次に、入力電圧ＶＩＮ（ＤＣ電圧）の低下時における、トランジスタ２０５〜２０７の機能について説明する。
トランジスタ３０１，３０３のベース・エミッタ間電圧をＶｂｅ３０１，Ｖｂｅ３０３、トランジスタ２０６のコレクタ電圧をＶｃ２０６とすると、Ｖｃ２０６＝ＶＩＮ＋Ｖｂｅ３０１−Ｖｂｅ３０３≒ＶＩＮとなる。入力電圧ＶＩＮが低下して（例えば、ＶＩＮ＝０Ｖ）、トランジスタ２０６のコレクタ電圧も低下し、トランジスタ２０６のコレクタ・エミッタ間電圧が飽和電圧よりも低くなると、トランジスタ２０６は飽和動作する。トランジスタ２０５は、トランジスタ２０６とベースを共有しているため、トランジスタ２０６が飽和動作した場合、トランジスタ２０５におけるベース・エミッタ間のインピーダンスが減少し、同じベース・エミッタ間の電圧も低下する。この結果、トランジスタ２０７のベース電流が低下し、したがって次に示すようにコレクタ電流Ｉ２０７も低下することになる。
【００３８】
他方で、トランジスタ２０７においても、トランジスタ２０６とベースを共有しているため、トランジスタ２０６が飽和動作した場合、トランジスタ２０７におけるベース・エミッタ間電圧が低下する。しかし、トランジスタ２０７においては、入力電圧ＶＩＮの低下時においてもコレクタ・エミッタ間電圧の低下は発生しないため、線形動作することができる。トランジスタ２０７では、ベース・エミッタ間電圧の低下による電流Ｉ２０７の減少と、ベース電流の減少が発生する。この結果、第２増幅回路５００Ａにおけるトランスコンダクタンスが減少することになるが、同時にトランジスタ５０１のコレクタから見た出力抵抗値が増加するため、電圧ゲインであるこれらの積は、このとき維持されることになる。従って、本実施形態に係るオペアンプ１０Ａを用いて電力増幅回路を構成することによって、入力電圧ＶＩＮが低下した場合でも、回路全体としての電圧ゲインを維持することができる。
【００３９】
（１−６．出力回路６００Ａ）
出力回路６００Ａの構成について説明する。
出力回路６００Ａは、接地側に設けられたＮＰＮトランジスタ６０１，６０２（第１２トランジスタの一例である。），６０３（第１５トランジスタの一例である。），６０４（第１１トランジスタ、及び第１７トランジスタの一例である。），６０５（第１６トランジスタ及び第２１トランジスタの一例である。）、電源電圧ＶＣＣ側に設けられたＰＮＰトランジスタ６１１（第１３トランジスタの一例である。），６１２（第１４トランジスタの一例である。），６１３（第１８トランジスタの一例である。），６１４（第２０トランジスタの一例である。）及びキャパシタ６５１を備えている。出力回路６００Ａにおけるトランジスタは、シンク出力経路（第２出力回路の一例である。）、又はソース出力経路（第１出力回路の一例である。）を構成している。
【００４０】
まず、シンク出力経路を構成するトランジスタについて説明する
トランジスタ６０１は、ベースに出力電流ＩＯＵＴ２Ｂが供給され、コレクタに第２電流源回路２００Ａにおけるトランジスタ２０４のコレクタから電流Ｉ２０４が供給され、エミッタが接地される。トランジスタ６０２は、ベースがトランジスタ６０１のコレクタと接続され、エミッタが接地される。トランジスタ６１１は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタがトランジスタ６０２のコレクタと接続される。トランジスタ６１２は、トランジスタ６１１とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給されている。トランジスタ６０３は、ダイオード接続され、コレクタがトランジスタ６１２のコレクタと接続され、エミッタが接地される。トランジスタ６０５は、トランジスタ６０３とカレントミラー接続され、エミッタが接地され、コレクタが出力端子ＶＯＵＴに接続する。
【００４１】
次に、ソース出力経路を構成するトランジスタについて説明する。
トランジスタ６０４は、ベースに出力電流ＩＯＵＴ２Ａが供給され、エミッタが接地される。トランジスタ６１３は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタがトランジスタ６０４のコレクタと接続される。トランジスタ６１４は、トランジスタ６１３とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタが出力端子ＶＯＵＴに接続する。
【００４２】
なお、出力回路６００Ａにおいては、トランジスタ６１３とトランジスタ６１４とのサイズ比、及びトランジスタ６０３とトランジスタ６０５とのサイズ比は、例えばいずれも１：５となるように調整されている。また、トランジスタ６１１とトランジスタ６１２とのサイズ比は、例えば１：２となるように調整されている。なお、サイズ比の調整には、例えばエミッタ面積の調整や、配置するトランジスタの員数による調整を含む。
【００４３】
キャパシタ６５１は、一端が第２増幅回路５００Ａにおけるトランジスタ３０３のコレクタに接続され、他端が出力端子ＶＯＵＴに接続する。
【００４４】
第２増幅回路５００Ａから出力される出力電流ＩＯＵＴ２Ａは、トランジスタ６０４において増幅される（電流Ｉ６０４）。トランジスタ６０４に接続するトランジスタ６１３と、トランジスタ６１４はカレントミラー接続されているため、トランジスタ６１３とトランジスタ６１４とのサイズ比を１：Ｎとすると、トランジスタ６１４には、トランジスタ６０４が増幅した電流Ｉ６０４のＮ倍の電流ＩＳｏｕｒｃｅが流れる。この電流ＩＳｏｕｒｃｅは、出力端子ＶＯＵＴへ出力（ソース）される。
【００４５】
他方で、第２増幅回路５００Ａから出力される出力電流ＩＯＵＴ２Ｂは、トランジスタ６０１，６０２において増幅される（電流Ｉ６０２）。トランジスタ６０２に接続するトランジスタ６１１と、トランジスタ６１２は、カレントミラー接続されている。そのため、トランジスタ６１２とトランジスタ６１１とのサイズ比を１：Ｎとすると、トランジスタ６１２には、トランジスタ６０２が増幅した電流Ｉ６０２のＮ倍の電流Ｉ６１２が流れる。さらにトランジスタ６１２に接続するトランジスタ６０３と、トランジスタ６０５は、カレントミラー接続されている。そのため同様に、トランジスタ６０５とトランジスタ６０３とのサイズ比を１：Ｎとすると、トランジスタ６０５には、電流Ｉ６１２のＮ倍の電流ＩＳｉｎｋが流れる。この電流ＩＳｉｎｋは、出力端子ＶＯＵＴへ出力（シンク）される。第２増幅回路５００Ａからの出力がシンクされる経路において、トランジスタ６０３，６０５の電流比を調整することで、電流ゲインを増加させることができる。
【００４６】
（２．オペアンプ１０Ｂの構成）
図２は、本発明の他の実施形態であるオペアンプ１０Ｂの構成を示す図である。なお、図１に示したオペアンプ１０Ａと同等の要素には、同等の符号を付して説明を省略する。
【００４７】
オペアンプ１０Ｂは、オペアンプ１０Ａにおける第２電流源回路２００Ａ、第２増幅回路５００Ａ、及び出力回路６００Ａに代えて、第２電流源回路２００Ｂ、第２増幅回路５００Ｂ、及び出力回路６００Ｂを備える。
【００４８】
（２−１．第２増幅回路５００Ｂ）
第２増幅回路５００Ｂは、第２増幅回路５００Ａの構成に加えて、トランジスタ５０２（第５トランジスタ及び第３増幅回路の一例である。）を備える。トランジスタ５０２は、ＰＮＰトランジスタであり、出力電流ＩＯＵＴ１がベースに供給され、エミッタが電源電圧ＶＣＣに接続され、コレクタが第２電流源回路２００Ｂに接続されている。第２増幅回路５００Ｂにおいて、トランジスタ５０１は、コレクタから出力電流ＩＯＵＴ１を反転増幅した出力電流ＩＯＵＴ２Ｃを出力する。また、トランジスタ５０２は、コレクタから出力電流ＩＯＵＴ１を反転増幅した出力電流ＩＯＵＴ３（第３出力信号の一例である。）を出力する。
【００４９】
第２増幅回路５００Ｂでは、トランジスタ５０１，５０１が、それぞれ、出力信号ＩＯＵＴ２Ｃ，ＩＯＵＴ３を出力する。
【００５０】
前述の第２増幅回路５００Ａは、ソース出力経路、及びシンク出力経路両方に対する出力信号をトランジスタ５０１が出力する構成である。従って、第２増幅回路５００Ａにおいては、シンク出力経路のトランジスタ６０１と、ソース出力経路のトランジスタ６０４の両方が、トランジスタ５０１の出力負荷抵抗となる。ここで、入力電圧ＶＩＮとして交流電圧等の振幅を有する信号が入力された場合を例に、第２増幅回路５００Ａにおけるトランジスタ５０１の挙動を説明する。入力された振幅信号に応じて、トランジスタ６０１，６０４のいずれかがカットオフした場合、そのカットオフした側のトランジスタにおける入力抵抗（ｈｉｅ）が増加する。トランジスタ６０１，６０４における入力抵抗が低下することで、トランジスタ５０１の出力負荷抵抗が増加することになる。これに伴い、トランジスタ５０１における入力抵抗が低下することにより、第１増幅回路３００におけるトランジスタ３０３のコレクタ負荷抵抗が低下する。この結果、第１増幅回路３００における開回路ゲインの低下を招くことになる。
【００５１】
これに対し、第２増幅回路５００Ｂにおいては、ソース出力経路に対する出力信号ＩＯＵＴ２Ｃ、及びシンク出力経路に対する出力信号ＩＯＵＴ３をそれぞれ別のトランジスタが独立して出力する。これにより、トランジスタ６０１，６０４のいずれかがカットオフすることによる、第１増幅回路３００のコレクタ抵抗の変動を低減することができる。従って、第２増幅回路５００Ｂの構成においては、第１増幅回路３００の開回路ゲインの低下を抑制することができる。
【００５２】
（２−２．第２電流源回路２００Ｂ）
第２電流源回路２００Ｂは、第２電流源回路２００Ａの構成に加え、トランジスタ２０８（第６トランジスタ、第４電流源の一例である。）を備えている。トランジスタ２０８は、トランジスタ２０５とカレントミラー接続され、コレクタが第２増幅回路５００Ｂにおけるトランジスタ５０２のコレクタと接続され、エミッタが接地される。
【００５３】
トランジスタ２０８が、入力電圧ＶＩＮの低下時において、トランジスタ２０７と同様の振る舞いをすることにより、トランジスタ５０２における出力抵抗値が増加するため、第２増幅回路５００Ｂにおける電圧ゲインを維持することができる。
【００５４】
（２−３．出力回路６００Ｂ）
出力回路６００Ｂは、出力回路６００Ａの構成に加え、トランジスタ６０６を備えている。トランジスタ６０６は、ダイオード接続され、コレクタがトランジスタ６０１のコレクタと接続され、エミッタが接地される。また、出力回路６００Ｂにおいてトランジスタ６０２はトランジスタ６０６とカレントミラー接続される。
【００５５】
出力回路６００Ａにおいては、ソース側のトランジスタ６０４のコレクタ負荷はダイオード接続されたトランジスタである。一方、シンク側増幅経路のトランジスタ６０１のコレクタ負荷はトランジスタ２０４による電流源である。このため、出力回路６００Ａにおいてはソース側と比べシンク側の電圧ゲインが大きくなり、シンク側とソース側とでゲインが異なってしまう。しかし、出力回路６００Ｂは、ダイオード接続されたトランジスタ６０６を備えることによって、トランジスタ６０６の動作抵抗により、トランジスタ６０１のゲインを低下させることができるため、シンク側のゲインを低下させることができる。これによって、出力回路６００Ｂにおいては、ソース側のトランジスタ６１４とシンク側のトランジスタ６０５とを、ほぼ同じゲインで駆動させることができる。
【００５６】
（３．オペアンプ１０Ｃの構成）
図３は、本発明の他の実施形態であるオペアンプ１０Ｃの構成を示す図である。なお、図１、２に示したオペアンプ１０Ａ、１０Ｂと同等の要素には、同等の符号を付して説明を省略する。
【００５７】
オペアンプ１０Ｃは、オペアンプ１０Ｂにおける第１電流源回路１００Ａ、第２増幅回路５００Ｂ、及び出力回路６００Ｂに代えて、第１電流源回路１００Ｂ、第２増幅回路５００Ｃ，及び出力回路６００Ｃを備える。
【００５８】
（３−１．第１電流源回路１００Ｂ）
第１電流源回路１００Ｂは、第１電流源回路１００Ａの構成に加えて、トランジスタ１０７、抵抗器１３２，１３３，１３４を備える。トランジスタ１０７は、ＰＮＰトランジスタである。トランジスタ１０７は、トランジスタ１０５とカレントミラー接続され、エミッタが電源電圧に接続され、コレクタが基準電圧ＶＲＥＦに接続される。抵抗器１３３は、一端がトランジスタ１０２のコレクタと接続され、他端がトランジスタ１０２のエミッタと接続される。抵抗器１３２は、一端が抵抗器１３１の他端と接続され、他端がトランジスタ１０１のエミッタと接続され接地される。抵抗器１３４は、一端がトランジスタ１０７のコレクタに接続され、他端が接地される。
【００５９】
前述した第１電流源回路１００Ａの構成例は、負性抵抗特性を有する回路である。この第１電流源回路１００Ａに抵抗器１３２を備える構成とすることで、第１電流源回路１００Ｂにおいては、回路の負性抵抗を打ち消すことが可能になる。さらに、第１電流源回路１００Ｂにおいては、抵抗器１３１，１３２の合成値と抵抗器１３２の値、及びトランジスタ１０１に対するトランジスタ１０２のエミッタ面積を調整することにより、より高い出力抵抗を得ることができる。また、第１電流源回路１００Ｂは、温度補償が可能であり、また、電源電圧ＶＣＣの変動に対して安定した電流精度を得ること可能となる。
【００６０】
なお、第１電流源回路１００Ｂは、図３に示した構成に限定されない。例えば、トランジスタ１０４のベースとトランジスタ１０１のエミッタとの間に起動回路が接続する構成でもよい。また、第１電流源回路１００Ｂは、この起動回路を接続し、さらに、トランジスタ１０３のベースとトランジスタ１０１のエミッタとの間に位相補正回路が接続する構成でもよい。さらに第１電流源回路１００Ｂは、トランジスタ１０７のコレクタに外部電源を接続する構成でもよい。
【００６１】
（３−２．第２増幅回路５００Ｃ）
第２増幅回路５００Ｃは、第２増幅回路５００Ｂの構成に加えて、抵抗器５３１を備える。抵抗器５３１は、一端がトランジスタ５０１のコレクタに接続され、他端がトランジスタ５０２のコレクタに接続される。
【００６２】
抵抗器５３１の機能について説明する。出力回路６００Ｃにおいて、信号入力がない場合であっても、トランジスタ６０５，６１４それぞれのコレクタには微弱なアイドル電流が発生している。トランジスタ６０５，６１４を駆動するトランジスタ５０１，５０２のコレクタ間に設けられる抵抗器５３１の抵抗値を調整することによって、このアイドル電流を所定の目標値になるように調整することができる。これによって、出力回路６００Ｃに入力される信号が振幅信号である場合にも、トランジスタ６０５，６１４における出力が調整されたアイドル電流を中心にスムーズに切り替わることができ、出力信号ＩＳｏｕｒｃｅ，ＩＳｉｎｋの波形にひずみが生じるのを低減することができる。
【００６３】
（３−３．出力回路６００Ｃ）
出力回路６００Ｃは、出力回路６００Ｂの構成に加えて、抵抗器６３１（第２抵抗器の一例である。）、及びキャパシタ６５２，６５３を備える。抵抗器５３１は、一端がトランジスタ６０２のベースに接続され、他端がトランジスタ６０３のベースに接続される。キャパシタ６５２は、一端がトランジスタ６１４のベースに接続され、他端がキャパシタ６５１と出力端子ＶＯＵＴととの間に接続される。また、キャパシタ６５３は、一端がトランジスタ６０５のベースに接続され、他端がキャパシタ６５１と出力端子ＶＯＵＴととの間に接続される。
【００６４】
抵抗器６３１の機能について説明する。出力回路６００Ｃが、抵抗器６３１を備えることによって、トランジスタ６０２，６０３，６１２，６１１を通る経路において、正帰還経路が形成される。出力回路６００Ｃは、この正帰還経路を備えることによって、出力電流ＩＯＵＴ３の変動による電流ＩＳｉｎｋの変動に伴い、電流ＩＳｉｎｋの変動を増強させる方向に、トランジスタ６０５が出力する電流量を調整することが可能になる。
【００６５】
さらに、出力回路６００Ｃは、抵抗器６３１によって正帰還経路が形成されるため、トランジスタ６１１に対するトランジスタ６１２の員数を低減させた場合でも電流ゲインを確保することができる。さらに、トランジスタ６１１に対するトランジスタ６１２の員数を低減させることによって、トランジスタ６１２の接合容量が減少し、出力回路６００Ｃを含むオペアンプ１０Ｃにおける増幅部（第１増幅部３００、第２増幅部２００Ｂ）を負帰還動作させた場合であっても位相シフトが低減でき、動作の安定性を向上させることが可能になる。
【００６６】
（４．オペアンプ１０Ｄの構成）
図４は、本発明の他の実施形態であるオペアンプ１０Ｄの構成を示す図である。なお、図１、２、３に示したオペアンプ１０Ａ、１０Ｂ、１０Ｃと同等の要素には、同等の符号を付して説明を省略する。
【００６７】
オペアンプ１０Ｄは、オペアンプ１０Ｃにおける第２増幅回路５００Ｃに代えて、第２増幅回路５００Ｄを備える。
【００６８】
第２増幅回路５００Ｄは、第２増幅回路５００Ｃの構成に加えて、抵抗器５３２を備える。抵抗器５３２は、一端が電源電圧ＶＣＣに接続し、他端がトランジスタ５０１のエミッタとトランジスタ５０２のエミッタとの間に接続される。
【００６９】
第２増幅回路５００Ｄは、抵抗器５３２を備えることにより、上述したアイドル電流の調整をよりスムーズに行うことができる。
【００７０】
（５．オペアンプ１０Ｅの構成）
図５は、本発明の他の実施形態であるオペアンプ１０Ｅの構成を示す図である。なお、図１，２，３，４に示したオペアンプ１０Ａ，１０Ｂ，１０Ｃ，１０Ｄと同等の要素には、同等の符号を付して説明を省略する。
【００７１】
オペアンプ１０Ｅは、オペアンプ１０Ｄにおける出力回路６００Ｃの構成に代えて、出力回路６００Ｄを備える。
【００７２】
出力回路６００Ｄは、出力回路６００Ｃの構成に加えて、トランジスタ６１５（第８トランジスタの一例である。），６１６（第９トランジスタの一例である。），６１７（第７トランジスタの一例である。），６１８（第１０トランジスタの一例である。）、及び抵抗器６３２（第１抵抗器の一例である。），６３３，６３４を備え、出力回路６００Ｃにおけるキャパシタ６５２，６５３を備えていない。トランジスタ６１５，６１６はＮＰＮトランジスタであり、トランジスタ６１７，６１８はＰＮＰトランジスタである。
【００７３】
トランジスタ６１５，６１６，６１７，６１８はいずれもソース出力経路に設けられる。トランジスタ６１７は、ベースに出力電流ＩＯＵＴ２Ｃが供給され、エミッタが接地される。トランジスタ６１５は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタがトランジスタ６１７のコレクタと接続される。トランジスタ６１６は、トランジスタ６１５とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給される。トランジスタ６１８は、ダイオード接続され、コレクタがトランジスタ６１６のコレクタと接続され、ベースがトランジスタ６０４のベースと接続され、エミッタが接地される。
【００７４】
抵抗器６３２は、一端がトランジスタ６１７のベースと接続され、他端がトランジスタ６１８のベースと接続される。抵抗器６３３は、一端がトランジスタ６１６のベースと接続され、他端がトランジスタ６１３のベースと接続される。抵抗器６３４は、キャパシタ６５１と出力端子ＶＯＵＴとの間に設けられる。
【００７５】
出力回路６００Ｄが、抵抗器６３２を備えることによって、トランジスタ６１８，６１６，６１３，６０４を通る経路において、正帰還経路が形成される。出力回路６００Ｄは、この正帰還経路を備えることによって、出力電流ＩＯＵＴ２Ｃの変動による電流ＩＳｏｕｒｃｅの変動に伴い、電流ＩＳｏｕｒｃｅの変動を増強させる方向に、トランジスタ６１４が出力する電流量を調整することが可能になる。より具体的には、例えば、出力電流ＩＯＵＴ２Ｃが増加した場合には、抵抗器６３２を通ってトランジスタ６１８のベースに流入する電流も増加することになる。この結果、トランジスタ６１８におけるコレクタ電流が増加するため、トランジスタ６１８とカレントミラー接続されるトランジスタ６０４におけるコレクタ電流も増加し、さらにトランジスタ６１３におけるコレクタ電流も増加するため、トランジスタ６１３とカレントミラー接続されるトランジスタ６１４におけるコレクタ電流（電流ＩＳｏｕｒｃｅ）も増加することになる。
【００７６】
また、出力回路６００Ｄは、抵抗器６３３を備えることによって、出力電流ＩＯＵＴ２Ｃを、抵抗器６３３を介してトランジスタ６１６からトランジスタ６１３のベースへと流入させることができる。
【００７７】
（６．オペアンプの適用例）
（６−１．レギュレータ１Ａ）
図６は、本実施形態に係るオペアンプ１０Ａ〜１０Ｅ（以下、オペアンプ１０Ａ〜１０Ｅをまとめて「オペアンプ１０」とも呼ぶ。）を用いて構成されたレギュレータ１Ａの構成を概略的に示す図である。
【００７８】
図６に示すように、レギュレータ１Ａは、オペアンプ１０、及び抵抗器７３１，７３２を備えている抵抗７３１，７３２は、直列接続され、一端がオペアンプ１０の出力端子と接続され、他端が接地される。これにより、抵抗７３１，７３２の接続点には、出力電圧ＶＯＵＴに応じた検出電圧ＶＳＥＮＳＥが生成される。
【００７９】
オペアンプ１０は、上述したオペアンプ１０Ａ〜１０Ｅのいずれの構成でもよい。オペアンプ１０の非反転入力端子には、基準電圧ＶＲＥＦが供給され、反転入力端子には、検出電圧ＶＳＥＮＳＥが供給される。
【００８０】
オペアンプ１０は、非反転入力端子の電圧と、反転入力端子の電圧とが等しくなるように動作する（イマジナリショート）。従って、レギュレータ１Ａでは、オペアンプ１０が、検出電圧ＶＳＥＮＳＥが基準電圧ＶＲＥＦと等しくなるように動作する。これにより、レギュレータ１Ａの出力電圧ＶＯＵＴは、基準電圧ＶＲＥＦに応じた電圧に制御される。
【００８１】
前述したように、オペアンプ１０は、入力電圧ＶＩＮが低下した場合でも、回路全体としての電圧ゲインを維持することができる。従って、本実施形態に係るレギュレータ１Ａは、このようなオペアンプ１０を備えることによって、低電圧から動作することができる。
【００８２】
（６−２．レギュレータ１Ａの変型例）
図７〜図８を参照して、レギュレータ１Ａの変型例について説明する。なお、図１〜図６に示した構成と同等の要素には、同等の符号を付して説明を省略する。
【００８３】
（６−２−１．レギュレータ１Ｂ）
図７は、レギュレータ１Ｂの構成を示す図である。レギュレータ１Ｂは、第２電流源回路２００Ｃ、出力回路６００Ｄ、キャパシタ７５１、上述の第１電流源回路１００Ｂ、上述の第１増幅回路３００、上述の第２増幅回路５００Ａ、上述の抵抗器７３１，７３２を備える。
【００８４】
キャパシタ７５１は、出力端子ＶＯＵＴと接地端子ＶＥＥとの間に設けられる。レギュレータ１Ｂは、キャパシタ７５１を備えることで、安定動作することが可能になる。
【００８５】
第２電流源回路２００Ｃは、上述の第２電流源回路２００Ａの構成のうち、トランジスタ２０４を有していない。その他の第２電流源回路２００Ｃの構成は、第２電流源回路２００Ａの構成と同様である。
【００８６】
出力回路６００Ｄは、上述の出力回路６００Ａの構成に加え、トランジスタ６１９（第１９トランジスタの一例である。），６２０（第２２トランジスタの一例である。）、電流源６７０、及び抵抗器６３４，６３５（第３抵抗器の一例である。）を備え、出力回路６００Ａにおけるトランジスタ６０１，６０２，６０３を有していない。
【００８７】
トランジスタ６１９はＮＰＮトランジスタであり、エミッタに電源電圧ＶＣＣが供給される。また、トランジスタ６２０はＰＮＰトランジスタであり、コレクタがトランジスタ６０５のベースと接続され、ベースがトランジスタ６１９のコレクタと抵抗器６３５との間に接続され、エミッタが接地される。
【００８８】
電流源６７０は、トランジスタ６２０のコレクタに電流を供給する。
【００８９】
抵抗器６３５は、一端がトランジスタ６１９のコレクタと接続され、他端が接地される。抵抗器６３４は、キャパシタ６５１と出力端子ＶＯＵＴとの間に設けられる。
【００９０】
出力回路６００Ｄにおいて、トランジスタ６１４は、コレクタから電流ＩＳｏｕｒｃｅを出力（ソース）する。トランジスタ６１９をトランジスタ６１４とのサイズ比を１：Ｎとすると、トランジスタ６１９は電流ＩＳｏｕｒｃｅのＮ分の１倍の電流を抵抗器６３５へと供給する。
【００９１】
トランジスタ６１４が出力する電流ＩＳｏｕｒｃｅが大きい場合には、抵抗器６３５の両端の電位（即ち、トランジスタ６２０のベース・エミッタ間電圧）が閾値電圧より高くなり、トランジスタ６２０がオンとなる。このとき、トランジスタ６２０のコレクタ・エミッタ間電圧が、トランジスタ６０５の閾値電圧より低下した場合に、トランジスタ６０５がオフとなる。
【００９２】
他方で、トランジスタ６１４が出力する電流ＩＳｏｕｒｃｅが小さい場合には、トランジスタ６２０がオフ、トランジスタ６０５がオンとなり、トランジスタ６０５が電流を吸い込むように動作する。出力回路６００Ｄが、トランジスタ６２０を備えていない場合には、電流ＩＳｏｕｒｃｅが小さくなると、トランジスタ６１４の相対的な負荷抵抗は大きくなる。この結果、トランジスタ６１４における極周波数が低くなるため、出力回路６００Ｄが発振する可能性がある。出力回路６００Ｄがトランジスタ６０５を備えることによって、電流ＩＳｏｕｒｃｅの最小値を保持することができるため、レギュレータ１Ｂは、負帰還動作時においても安定動作することができる。
【００９３】
（６−２−２．レギュレータ１Ｃ）
図８は、レギュレータ１Ｃの構成を示す図である。レギュレータ１Ｃは、上述したレギュレータ１Ｂにおける出力回路６００Ｄに代えて、出力回路６００Ｅを備える。
【００９４】
出力回路６００Ｅは、出力回路６００Ｄの構成に加えて、トランジスタ６０２，６０３，６１１，６１２を備えている。トランジスタ６０２，６０３，６１１，６１２の構成及び機能は、出力回路６００Ｂの場合と同様である。
【００９５】
（６−２−３．レギュレータ１Ｄ）
図９は、レギュレータ１Ｄの構成を示す図である。レギュレータ１Ｄは、上述したレギュレータ１Ｃにおける出力回路６００Ｅに代えて、出力回路６００Ｆを備える。
【００９６】
出力回路６００Ｆは、出力回路６００Ｅの構成に加えて、抵抗器６３１，６３６を備えている。抵抗器６３１の構成及び機能は、出力回路６００Ｃの場合と同様である。
他方で、抵抗器６３６は、トランジスタ６１２とトランジスタ６１３とのベース間に設けられる。出力回路６００Ｆが抵抗器６３６を備えることによって、出力電流ＩＯＵＴ２Ｃを、抵抗器６３６を介してトランジスタ６１２からトランジスタ６１３のベースへと流入させることができる。
【００９７】
（７．シミュレーション結果）
（７−１．入力電圧低下時における動作特性に関するシミュレーション）
図１０〜１３は、本実施形態に係るオペアンプ１０Ｃにおけるシミュレーション結果を示す図である。なお、図１０〜１３におけるシミュレーションを行った回路において用いられたトランジスタのベース・エミッタ間電圧は約０．６Ｖであり、コレクタ・エミッタ間の飽和電圧は約０．１Ｖである。また、回路における動作電流（静止時）は約６０μＡとした。
【００９８】
さらに図１０〜図１３の例では、オペアンプ１０Ｃの−ＶＩＮとＶＯＵＴとの間、及び−ＶＩＮ及びＶＥＥとの間にそれぞれ抵抗器を接続して閉回路を形成した状態（非反転増幅器）でシミュレーションを行っている。なお、シミュレーションは、回路設計シミュレータ（ＳＩＭｅｔｒｉｘ−７０）を用いて行った。
【００９９】
まず、図１０〜１２を用いて、本実施形態に係るオペアンプ１０Ｃの、入力電圧ＶＩＮ低下時における動作特性について説明する。図１０〜１２は、オペアンプ１０Ｃに、後述する各パラメータで電源電圧及び入力電圧を与えた場合における、入力電圧ＶＩＮの応答波形（図１０Ａ〜１２Ａ）、及び出力電圧ＶＯＵＴの応答波形（図１０Ｂ〜１２Ｂ）を示している。図１０〜１２において、横軸は時間（秒）、縦軸は電圧（ｍＶ）である。また、図１０〜図１２に示す入力電圧ＶＩＮは、三角波形状に変化する＋ＶＩＮである。
【０１００】
図１０は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ  ０．８Ｖ
・接地電圧ＶＥＥ  −０．２Ｖ
・入力電圧ＶＩＮ  ０〜０．１Ｖ  （三角形状ランプ波  ０．２Ｈｚ）
・出力端子ＶＯＵＴに接続される負荷抵抗値  １ＭΩ
・閉回路における電圧ゲイン  １倍（０ｄＢ）
【０１０１】
図１０におけるシミュレーションにおいては、トランジスタ２０６におけるコレクタ・エミッタ間電圧を約０．２Ｖに維持できるように、電源電圧ＶＣＣ，ＶＥＥの値を設定している。これにより、図１０の例では、トランジスタ２０６の飽和動作による回路に対する影響を最小にした状態においてシミュレーションを行っている。
【０１０２】
図１０の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は飽和しておらず、トランジスタ２０６は、線形動作している。トランジスタ２０６の増幅率（ｈｆｅ）は１２０程度である。図１０においては、図１０Ａ，１０Ｂに示す入出力の応答波形は、ほぼ重なる形状をしており、オペアンプ１０Ｃは回路全体として線形動作していることが分かる。なお、図１０のグラフは、図１１、及び図１２に示すグラフと対比するための基準となる応答波形である。
【０１０３】
図１１は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ  ０．８Ｖ
・接地電圧ＶＥＥ  ０Ｖ
・入力電圧ＶＩＮ  ０〜８０ｍＶ  （三角形状ランプ波  ０．２Ｈｚ）
・出力端子ＶＯＵＴに接続する負荷抵抗値  １ＭΩ
・閉回路における電圧ゲイン  １０倍（２０ｄＢ）
【０１０４】
図１１の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は飽和しており、トランジスタ２０６は、飽和動作している。この場合、トランジスタ２０６の増幅率（ｈｆｅ）は５程度である。図１１においても、図１１Ａ，１１Ｂに示す入出力の応答波形は、ほぼ重なる形状をしており、トランジスタ２０６が飽和動作した場合においても、オペアンプ１０Ｃほぼ線形動作（直線応答）していることが分かる。なお、電圧ゲインは、直線応答の検証と確認をし易くするため１０倍（２０ｄＢ）とし、出力振幅を、ほぼ電源電圧（約０．８Ｖ）まで増幅（ＲＡＩＬ-ｔｏ-ＲＡＩＬ-ｏｕｔｐｕｔ）させた時の入力信号対出力信号の直線性を比較している。
【０１０５】
図１２は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ  ０．８Ｖ
・接地電圧ＶＥＥ  ０Ｖ
・入力電圧ＶＩＮ  ０〜８ｍＶ  （三角形状ランプ波  ０．２Ｈｚ）
・出力端子ＶＯＵＴに接続する負荷抵抗値  １ＭΩ
・閉回路におけるゲイン  １００倍（４０ｄＢ）
【０１０６】
図１２の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は図１１の場合よりもさらに飽和しており、トランジスタ２０６は、強い飽和状態にある。この場合、トランジスタ２０６の増幅率（ｈｆｅ）は１以下である。しかし、図１２においても、図１２Ａ，１２Ｂに示す入出力の応答波形は、ほぼ重なる形状をしていることから、トランジスタ２０６が強い飽和状態に陥った場合であっても、オペアンプ１０Ｃは回路全体としてほぼ線形動作（直線応答）していることが分かる。尚、電圧ゲインは、入力電圧波形と出力電圧波形との対比を視認しやすくするため、閉回路における電圧ゲインを１００倍（４０ｄＢ）とし、出力振幅を、ほぼ電源電圧（約０．８Ｖ）まで増幅（ＲＡＩＬ-ｔｏ-ＲＡＩＬ-ｏｕｔｐｕｔ）させた時の入力信号対出力信号の直線性を比較している。
【０１０７】
図１３は、オペアンプ１０Ｃを低入力電圧（直流バイアス）で動作させた場合であって、周波数領域が１００μＨｚ〜１００ＭＨｚにおける、オペアンプ１０Ｃの開回路ゲインの周波数特性を示すシミュレーション結果である。図１３において、横軸は入力電圧の周波数、縦軸は開回路電圧ゲインである。図１３において設定した各パラメータは以下のとおりである。
【０１０８】
（共通条件）
・０．８Ｖ（ＤＣ）の電源電圧ＶＣＣによる単電源動作
・出力電圧Ｖｏｕｔ  ０．４Ｖ（ＤＣ）
（変更した条件）
・実線のグラフにおいては、入力電圧を１００ｍＶとし、閉回路ゲインを４倍とした。
・一点鎖線のグラフにおいては、入力電圧を１０ｍＶとし、閉回路ゲインを４０倍とした。
・破線のグラフにおいては、入力電圧を１ｍＶとし、閉回路ゲインを４００倍とした。
【０１０９】
なお、オペアンプ１０Ｃの交流周波数における開回路ゲイン検証時(無帰還と等価)には、直流を含む超低周波領域（約１μＨｚ以下）でのみ、上述の閉回路ゲインを有するように負帰還回路を設けている。これによって、３種類の各入力電圧（直流バイアス）に対し、出力電圧が０．４Ｖ（ＤＣ）（電源電圧の１／２）となるように、閉回路ゲインをそれぞれ調整することが可能になる。この結果、図１３の開回路ゲイン特性を正しく取得することができる。（図示はしていない）
【０１１０】
図１３に示すように、ＶＩＮへの３種類の低い入力電圧におけるシミュレーションでは、周波数が１ｍＨｚ以下の帯域において、いずれの場合においても、電圧ゲイン（交流周波数が１００μＨｚ〜１００ＭＨｚにおける、オペアンプ１０Ｃの開回路の電圧ゲイン）が１４０ｄＢ程度に維持されていることが分かる。図１３の結果から、本実施形態に係るオペアンプ１０Ｃにおいては、従来は実現できなかったような、電源電圧が約０．８Ｖ（ＤＣ）程度という低い電圧からの動作を実現可能とし、且つ、オペアンプ１０Ｃにおいて大きな開回路ゲインが得られる。これによって、オペアンプ１０Ｃを負帰還動作させた場合の帰還量が増大するため、オペアンプ１０Ｃにおいてより高い精度を得ることができる。さらに、図１３のシミュレーションの例においては、アイドリング時は約６０μＡ程度の少ない消費電流であり、電源電圧は約０．８Ｖであるので、低消費電力化を図ることができる。
【０１１１】
なお、この一連の図１０〜図１３の動作特性の評価目的について説明する。図１０〜図１２においては、入力電圧対時間領域（Ｖｉｎｖｓ Ｔｉｍｅ）の測面から捉えることを目的として動作特性の評価を行っている。他方、図１３においては、開回路ゲイン対周波数領域（Ｇａｉｎｖｓ Ｆｒｅｑｕｅｎｃｙ）の側面から捉えることを目的として、いずれもオペアンプ１０Ｃを３種の低い入力電圧で動作させた場合に、その動作を補償する開回路ゲインの評価を行っている。
このように、図１０〜図１３のシミュレーションは、入力対出力の直線性の検証と、動作を補償する開回路ゲインの検証との両面を通じ、トランジスタ２０６の飽和動作発生時における、その低入力電圧動作が可能であることを証明する（裏付ける）ことを目的としている。
【０１１２】
図１４は、本実施形態に係るオペアンプ１０Ａ〜１０Ｃを実際に動作させた場合に取得した特性を示すグラフである。図１４は時間経過（横軸）に対する電圧の変化（縦軸）を示している。図１４において、点線は電源電圧ＶＣＣを示し、実線は入力電圧ＶＩＮを示し、破線は出力電圧ＶＯＵＴを示している。
【０１１３】
図１４のグラフから、実際にオペアンプ１０を動作させた場合にも図１０〜１２に示したシミュレーションと同様の結果が得られたことが分かる。
【０１１４】
（７−２．周波数応答特性に関するシミュレーション）
図１５Ａ及び図１５Ｂは、本実施形態に係るオペアンプ１０における周波数応答特性を検証するシミュレーション結果を示すグラフである。本シミュレーションは、以下の条件で行った。
・電源電圧ＶＣＣ  ０．８Ｖ
・入力電圧ＶＩＮ  ０．１Ｖ（直流バイアス電圧）
・出力電圧ＶＯＵＴ  ０．４Ｖ
なお、本シミュレーションにおいては、直流（周波数ゼロ）から超低周波数までの領域では、出力電圧ＶＯＵＴを入力電圧ＶＩＮの４倍まで増幅して、開回路ゲインの測定を行った。
【０１１５】
図１５Ａは、周波数（横軸）に対する位相（縦軸）の特性を、図１５Ｂは、周波数に対する開回路ゲイン（縦軸）の特性を示している。図１５Ａ及び図１５Ｂから、本実施形態に係るオペアンプ１０は、電源電圧ＶＣＣが非常に低い電圧（例えば０．８Ｖ）の場合にも、約１４０ｄＢ以上の高い開回路ゲインを確保できることが分かる。
【０１１６】
（７−３．開回路ゲイン特性に関するシミュレーション）
図１６は、本実施形態に係るオペアンプ１０における開回路ゲイン特性を検証するシミュレーション結果を示すグラフである。本シミュレーションは、以下の条件で行った。
・電源電圧ＶＣＣ  １Ｖ
・入力電圧ＶＩＮ  ０．１Ｖ（直流バイアス電圧）
・出力電圧ＶＯＵＴ  ０．５Ｖ
なお、本シミュレーションにおいては、直流から低周波数までの領域では、出力電圧ＶＯＵＴを入力電圧ＶＩＮの５倍まで増幅して、開回路ゲインの測定を行った。
【０１１７】
図１６において、縦軸はゲインを、横軸は周波数を示している。また図１６において、実線で示すグラフはオペアンプ１０における開回路ゲインのシミュレーション結果を示している。他方で、一点鎖線で示すグラフは、閉回路ゲインを６０ｄＢに設定した場合の結果を、以下同様に、破線で示すグラフは４０ｄＢに設定した場合の結果を、二点鎖線で示すグラフは２０ｄＢに設定した場合の結果を、点線で示すグラフは０ｄＢに設定した場合の結果を示している。
【０１１８】
図１６から、オペアンプ１０は高い開回路ゲインを備えていることが分かる。その結果、オペアンプ１０に負帰還を施して動作させる場合には、大きな負帰還量が確保されるため、高い入力対出力精度を得ることができる。さらに、図１６において、例えば１０ｋＨｚ以上の周波数領域において、いずれのグラフでも開回路ゲインは漸減している。このことから、オペアンプ１０は、負帰還を施すことで安定して動作することが分かる。
【０１１９】
（７−４．正弦波応答に関するシミュレーション）
図１７Ａ〜図１７Ｃは、本実施形態に係るオペアンプ１０における正弦波応答を検証するシミュレーション結果を示すグラフである。本シミュレーションは、以下の条件で行った。
・電源電圧ＶＣＣ  ±１Ｖ
・入力電圧ＶＩＮ  ±０．１Ｖ
・入力信号周波数  ２Ｈｚ（正弦波）
・閉回路ゲイン    ２０ｄＢ
・出力負荷抵抗    ２０Ω
【０１２０】
図１７Ａは、時間経過（横軸）に対する出力電圧ＶＯＵＴの変位量（縦軸）を示している。図１７Ｂは、時間経過（横軸）に対する入力電圧ＩＮの変位量（縦軸）を示している。図１７Ｃは、時間経過（横軸）に対するトランジスタ６０５が出力する電流ＩＳｉｎｋの変位量（縦軸）を示している。また、図１７Ｄは、時間経過（横軸）に対するトランジスタ６１４が出力する電流ＩＳｏｕｒｃｅの変位量（縦軸）を示している。
【０１２１】
図１７Ａ〜１７Ｄから、オペアンプ１０は、出力電圧ＶＯＵＴの振幅がクリップするような大きい負荷抵抗を備える場合においても、シンク出力、ソース出力ともに約±３０ｍＡ程度まで駆動できることが分かる。
【０１２２】
さらに、オペアンプ１０におけるアイドリング電流が２０μＡである場合には、トランジスタ６０５におけるシンク出力、トランジスタ６１４におけるソース出力のスイッチング動作が良好であり正しくＢクラス動作していることが分かる。
【０１２３】
（７−５．第１電流源回路における負性抵抗特性に関するシミュレーション）
図１８を参照して、トランジスタ１０３のエミッタと抵抗器１３２との接続関係と、第１電流源回路１００Ｂにおける負性抵抗特性との関係について説明する。図１８は、第１電流源回路１００Ｂにおける、電圧と電流との関係を示すグラフである。グラフにおいて、横軸は電圧値を縦軸は電流値を表している。なお、第１電流源回路１００Ｂにおける、図１８の特性取得にあたっては、第１電流源回路１００Ｂにおけるトランジスタ１０４，１０５，１０６、の各エミッタ電流を合計した電流値が１００μＡ（後述する図１８の実線で示すグラフの特性）となるように、抵抗器１３１，１３２、の抵抗値を調整している。これは電流を１００μＡとすることにより、図１８の特性差をより解り易く示すためである。
【０１２４】
図１８において一点鎖線で示すグラフは、トランジスタ１０３のエミッタが抵抗器１３２の接地側に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図１８の一点鎖線で示すグラフから、この場合、第１電流源回路１００Ｂは負性抵抗特性を有することが分かる。
図１４において実線で示すグラフは、トランジスタ１０３のエミッタが、抵抗器１３２と抵抗器１３１との接続箇所に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図１４の実線で示すグラフから、この場合、第１電流源回路１００Ｂは負性抵抗特性を有しないことが分かる。
図１８において破線で示すグラフは、トランジスタ１０３のエミッタが、抵抗器１３１の電源電圧ＶＣＣ側に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図１８の破線で示すグラフから、この場合、第１電流源回路１００Ｂは正性抵抗特性を有することが分かる。
【０１２５】
従って、図１８の各グラフから、第１電流源回路１００Ｂは、トランジスタ１０３のエミッタが、抵抗器１３２の電源電圧ＶＣＣ側に接続された場合には、負性抵抗特性を打ち消すことが可能であることが分かる。
【０１２６】
このように本実施形態に係るオペアンプ１０Ａ〜１０Ｄによると、トランジスタを飽和領域においても動作させることができ、これによって、オペアンプ１０Ａ〜１０Ｄを含む増幅回路を低電圧から動作させることができる。
【０１２７】
（７−６．第１電流源回路における温度補償特性に関するシミュレーション）
図１９は、第１電流源回路１００Ｂにおける基準電圧ＶＲＥＦの温度補償特性を検証したシミュレーション結果を示すグラフである。なお、本実施形態に係るオペアンプ１０においても、図１９に示す特性と同様の特性を示す。
【０１２８】
図１９のグラフにおいて、一点鎖線は電源電圧ＶＣＣが１０Ｖの場合を、破線は電源電圧ＶＣＣが５Ｖの場合を、実線は電源電圧ＶＣＣが１Ｖの場合を示している。縦軸は基準電圧ＶＲＥＦの値を、横軸は温度を示している。本実施形態に係る第１電流源回路１００Ｂは、抵抗器１３３を備えることによって、図１９に示すように電源電圧ＶＣＣが大きく変化した場合（図１９においては１Ｖ〜１０Ｖ）であっても、約２０ｐｐｍ／ｄｅｇｒｅｅ程度の良好な温度特性が得られることが分かる。
【０１２９】
（７−７．抵抗器６３１の効果に関するシミュレーション）
図２０Ａ及び図２０Ｂは、本実施形態に係る出力回路６００Ｃ、及び６００Ｄにおける抵抗器６３１の効果を検証するシミュレーション結果を示すグラフである。図２０Ａは周波数の変化（横軸）に対する出力回路６００Ｃ，６００Ｄにおける位相変化（縦軸）を示している。また図２０Ｂは周波数の変化（横軸）に対する出力回路６００Ｃ，６００Ｄにおけるゲインの変化（縦軸）を示している。
【０１３０】
図２０Ａ及び図２０Ｂにおいて、実線で示すグラフは出力回路６００Ｃ，６００Ｄでの結果を示し、破線で示すグラフは、比較例として、抵抗器６３１を備えずトランジスタ６１１とトランジスタ６１２との員数比が１：８である出力回路の結果を示している。
【０１３１】
図２０Ａにおいて、本実施形態に係る出力回路６００Ｃ，６００Ｄにおける位相変化は、比較例の出力回路における位相変化に対してなだらかである。また、図２０Ｂにおいて、比較例の出力回路は、周波数に対して急峻なピーク応答の特性を有している。この結果から、出力回路６００Ｃ，６００Ｄは抵抗器６３１を備えることによって、安定して動作することが分かる。
【０１３２】
（７−８．応答特性に関するシミュレーション）
図２１Ａ、２１Ｂ、及び２２Ａ、２２Ｂは、本実施形態に係るレギュレータ１Ａ〜１Ｄ（以下、レギュレータ１Ａ〜１Ｄをまとめて「レギュレータ１」とも呼ぶ。）における応答特性を検証したシミュレーション結果を示すグラフである。なお、本実施形態に係るオペアンプ１０についても、図２１、及び２２に示す特性と同様の特性を示す。
【０１３３】
図２１Ａ、図２１Ｂ、図２２Ａ及び図２２Ｂに結果を示すシミュレーションは、以下の条件で行った。
・抵抗器７３１  ０Ω
・抵抗器７３２  １００ＫΩ
抵抗器７３１，７３２の抵抗値の比率を調整することで、出力電圧ＶＯＵＴを基準電圧ＶＲＥＦが等しくなるように調整している。
【０１３４】
図２１Ａのグラフにおいて、縦軸は基準電圧ＶＲＥＦの値を示し、横軸は電源電圧ＶＣＣの値を示している。また、図２１Ｂのグラフにおいては、縦軸は出力電圧ＶＯＵＴの値を示し、横軸は電源電圧ＶＣＣの電圧を示している。図２１Ａ及び図２１Ｂでは、電源電圧ＶＣＣが０Ｖから１Ｖまで変化した場合の基準電圧ＶＲＥＦ及び出力電圧ＶＯＵＴの電流対電圧特性を示している。図２１Ａ及び図２１Ｂから明らかなように、本実施形態に係るレギュレータ１は、電源電圧ＶＣＣが０．７Ｖ付近から動作可能である。
【０１３５】
図２２Ａ及び図２２Ｂのグラフは、電源電圧ＶＣＣが０Ｖから１０Ｖまで変化した場合の基準電圧ＶＲＥＦ及び出力電圧ＶＯＵＴの電流対電圧特性を示している。図２２から明らかなように、電源電圧ＶＣＣが０Ｖから１０Ｖまで大きく変動した場合であっても、本実施形態に係るレギュレータ１は、一定の電圧が得られることが分かる。
【０１３６】
（７−９．起動・終止特性に関するシミュレーション）
図２３Ａ及び図２３Ｂは、第１電流源回路１００Ｂにおける起動時及び終止時の特性を検証するシミュレーション結果を示すグラフである。図２３Ａは、与える電源電圧ＶＣＣの時間遷移を示し、図２３Ｂはそのときの基準電圧ＶＲＥＦの値を示している。いずれのグラフも縦軸は電圧を横軸は時間を示している。図２３Ａ及び図２３Ｂに示されるように、電源電圧ＶＣＣが０．７Ｖ付近の低い領域から、第１電流源回路１００Ｂが確実に起動していることが分かる。
【０１３７】
（７−１０．電源電圧変動除去比率に関するシミュレーション）
図２４は、本実施形態に係るレギュレータ１における電源電圧変動除去比率を検証するシミュレーション結果を示すグラフである。図２４に結果を示すシミュレーションは、以下の条件で行った。
・電源電圧ＶＣＣ  １Ｖ
・基準電圧ＶＲＥＦ  ０．１Ｖ
・出力電圧ＶＯＵＴ  ０．１Ｖ
・抵抗器７３１  ０Ω
・抵抗器７３２  １００ＫΩ
・出力負荷電流  ５０ｍＡ
抵抗器７３１，７３２の抵抗値の比率を調整することで、出力電圧ＶＯＵＴを基準電圧ＶＲＥＦが等しくなるように調整している。また、レギュレータ１に対して負荷電流として５０ｍＡの電流を断続的に与えた。
【０１３８】
図２４のグラフにおいて、縦軸は変動除去比率を示し、横軸は電源電圧ＶＣＣの周波数を示している。図２４から明らかなように、レギュレータ１は、電源電圧ＶＣＣの周波数が１ｋＨｚの場合においても、６０ｄＢ程度の高い変動除去比率を示している。また、周波数が１０Ｈｚ〜１ｋＨｚの範囲において、変動抑圧比率は周波数の増加量に比例しており、単極応答特性を示していることがわかる。
【０１３９】
（７−１１．パルス回復時間に関するシミュレーション）
図２５は、本実施形態に係るレギュレータ１におけるパルス回復時間を検証するシミュレーション結果を示すグラフである。図２５に結果を示すシミュレーションは、以下の条件で行った。
・電源電圧ＶＣＣ  １Ｖ
・基準電圧ＶＲＥＦ  ０．１Ｖ
・出力電圧ＶＯＵＴ  ０．１Ｖ
・抵抗器７３１  ０Ω
・抵抗器７３２  １００ＫΩ
抵抗器７３１，７３２の抵抗値の比率を調整することで、出力電圧ＶＯＵＴを基準電圧ＶＲＥＦが等しくなるように調整している。
また、レギュレータ１に対して負荷電流として１０ｍＡ〜５０ｍＡの電流を２５０μｓ間隔でパルス状に断続的に与えた。
【０１４０】
図２５のグラフにおいて、縦軸は出力電圧ＶＯＵＴの値を示し、横軸は時間を示している。図２５から明らかなように、出力電圧ＶＯＵＴは、ほぼ一定の値を示している。このことから、本実施形態に係るレギュレータ１は、良好な定電圧特性が得られることが分かる。
【０１４１】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【０１４２】
例えば、図５〜図で８は、オペアンプを用いた非反転増幅器におけるシミュレーション結果を示したが、本発明のオペアンプは、非反転増幅器に限られず、反転増幅器やレギュレータ等、様々な回路に適用することができる。
【符号の説明】
【０１４３】
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ    オペアンプ
１００  第１電流源回路
１０１，１０２，１０３，１０４，１０５，１０６，１０７  トランジスタ
１３１，１３２，１３３，１３４  抵抗器
２００  第２電流源回路
２０１，２０２，２０３，２０４，２０５，２０６，２０７  トランジスタ
３００  第１増幅回路
３０１，３０２，３０３，３０４，３０５，３０６，  トランジスタ
５００  第２増幅回路
５０１，５０２  トランジスタ
５３１、５３２  抵抗器
６００  出力回路
６０１，６０２，６０３，６０４，６０５，６０６  トランジスタ
６１１，６１２，６１３，６１４                  トランジスタ
６３１  抵抗器
６５１，６５２，６５３  キャパシタ
【図１】
2017110102.tif 000003
【図２】
2017110102.tif 000004
【図３】
2017110102.tif 000005
【図４】
2017110102.tif 000006
【図５】
2017110102.tif 000007
【図６】
2017110102.tif 000008
【図７】
2017110102.tif 000009
【図８】
2017110102.tif 000010
【図９】
2017110102.tif 000011
【図１０Ａ】
2017110102.tif 000012
【図１０Ｂ】
2017110102.tif 000013
【図１１Ａ】
2017110102.tif 000014
【図１１Ｂ】
2017110102.tif 000015
【図１２Ａ】
2017110102.tif 000016
【図１２Ｂ】
2017110102.tif 000017
【図１３】
2017110102.tif 000018
【図１４】
2017110102.tif 000019
【図１５Ａ】
2017110102.tif 000020
【図１５Ｂ】
2017110102.tif 000021
【図１６】
2017110102.tif 000022
【図１７Ａ】
2017110102.tif 000023
【図１７Ｂ】
2017110102.tif 000024
【図１７Ｃ】
2017110102.tif 000025
【図１７Ｄ】
2017110102.tif 000026
【図１８】
2017110102.tif 000027
【図１９】
2017110102.tif 000028
【図２０Ａ】
2017110102.tif 000029
【図２０Ｂ】
2017110102.tif 000030
【図２１Ａ】
2017110102.tif 000031
【図２１Ｂ】
2017110102.tif 000032
【図２２Ａ】
2017110102.tif 000033
【図２２Ｂ】
2017110102.tif 000034
【図２３Ａ】
2017110102.tif 000035
【図２３Ｂ】
2017110102.tif 000036
【図２４】
2017110102.tif 000037
【図２５】
2017110102.tif 000038
【国際調査報告】
2017110102.tif 000039
2017110102.tif 000040
2017110102.tif 000041
2017110102.tif 000042