(57)【要約】      （修正有）【課題】電気特性に優れた素子収納用パッケージ、並びにその実装構造体を提供する。【解決手段】上面に素子の実装領域を有する基板と、基板上であって一部に貫通孔を有する枠体と、貫通孔に設けられ、枠体の内外に延在される第１誘電体層７と、第１誘電体層７上であって第１誘電体層７の上面のうち枠体から遠ざかった箇所が露出するように設けられた第２誘電体層８と、第２誘電体層８上に形成され枠体の内外を電気的に接続する信号線路９と、第２誘電体層８上であって信号線路９の両端を露出するように設けられた第３誘電体層と、を有する入出力端子１１と、第１誘電体層７上であって枠体から遠ざかった箇所に設けられたリード端子１２と、を備えている。リード端子１２の上面は、信号線路９の上面の高さ位置と合うように設定されており、リード端子１２の上面と信号線路９の上面とが導電性部材１３を介して電気的に接続されている。【選択図】図２
2014165208.tif 000002
【特許請求の範囲】
【請求項１】
上面に素子の実装領域を有する基板と、
前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、
前記貫通孔に設けられ、前記枠体の内外に延在される第１誘電体層と、前記第１誘電体層上であって前記第１誘電体層の上面のうち前記枠体から遠ざかった箇所が露出するように設けられた第２誘電体層と、前記第２誘電体層上に形成され前記枠体の内外を電気的に接続する信号線路と、前記第２誘電体層上であって前記信号線路の両端を露出するように設けられた第３誘電体層と、を有する入出力端子と、
前記第１誘電体層上であって前記枠体から遠ざかった箇所に設けられたリード端子と、を備え、
前記リード端子の上面は、前記信号線路の上面の高さ位置と合うように設定されており、前記リード端子の上面と前記信号線路の上面とが導電性部材を介して電気的に接続されていることを特徴とする素子収納用パッケージ。
【請求項２】
請求項１に記載の素子収納用パッケージであって、
前記リード端子の前記枠体に近い端部は、前記第２誘電体層の側面と間を空けて設けられていることを特徴とする素子収納用パッケージ。
【請求項３】
請求項１または請求項２に記載の素子収納用パッケージであって、
前記第１誘電体層上であって前記リード端子の直下にメタライズ層が設けられていることを特徴とする素子収納用パッケージ。
【請求項４】
請求項１乃至請求項３のいずれかに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記実装領域に、前記枠体の内側の前記信号線路と電気的に接続された素子と、
前記素子収納用パッケージ上に前記素子を覆うように設けられた蓋体と、を備えたことを特徴とする実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体に関する。
【背景技術】
【０００２】
従来から、高周波信号で作動する半導体素子を収納するための素子収納用パッケージが知られている（下記、特許文献１、２参照）。素子収納用パッケージは、基板と、基板上に設けられた枠体と、枠体を貫通し枠体の内外を電気的に接続する入出力端子と、枠体外に位置する入出力端子の一部に接続されたリード端子とを備えている。なお、入出力端子には、枠体の内外に延在するように、リード端子と電気的に接続される信号線路が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２２７９４９号公報
【特許文献２】特開２００４−２９６７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、マイクロ波、ミリ波等の高周波信号を信号線路に伝送させた場合、信号線路とリード端子との間で、高周波信号が伝送することになるが、信号線路の形状やリード端子の配置場所等によっては、インピーダンス整合がとりづらいことがある。そして、インピーダンス整合の不一致により、信号線路に反射波が生じ、進行波と反射波によって予想しない定在波が生じて、所望する周波数信号が伝送せず、電気特性が悪くなる虞がある。
【０００５】
本発明は、上記に鑑みてなされたものであって、電気特性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、前記貫通孔に設けられ、前記枠体の内外に延在される第１誘電体層と、前記第１誘電体層上であって前記第１誘電体層の上面のうち前記枠体から遠ざかった箇所が露出するように設けられた第２誘電体層と、前記第２誘電体層上に形成され前記枠体の内外を電気的に接続する信号線路と、前記第２誘電体層上であって前記信号線路の両端を露出するように設けられた第３誘電体層と、を有する入出力端子と、前記第１誘電体層上であって前記枠体から遠ざかった箇所に設けられたリード端子と、を備え、前記リード端子の上面は、前記信号線路の上面の高さ位置と合うように設定されており、前記リード端子の上面と前記信号線路の上面とが導電性部材を介して電気的に接続されている。
【０００７】
また、本発明の一実施形態に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージの前記実装領域に、前記枠体の内側の前記信号線路と電気的に接続された素子と、前記素子収納用パッケージ上に前記素子を覆うように設けられた蓋体と、を備えている。
【発明の効果】
【０００８】
本発明によれば、電気特性に優れた素子収納用パッケージ、並びにその素子収納用パッ
ケージを用いる実装構造体を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る実装構造体の概観斜視図である。
【図２】本実施形態に係る素子収納用パッケージの入出力端子の概観斜視図である。
【図３】本実施形態に係る素子収納用パッケージの入出力端子の概観斜視図である。
【図４】本実施形態に係る素子収納用パッケージの入出力端子の側面図である。
【図５】本実施形態に係る素子収納用パッケージの入出力端子の正面図であって、リード端子が取り付けられる側から見た図である。
【図６】本実施形態に係る素子収納用パッケージの入出力端子の透過概観斜視図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、本発明に係る素子収納用パッケージおよび実装構造体の実施形態を説明する。なお、本発明は以下の実施形態に限定されないものである。
【００１１】
＜実装構造体の構成＞
図１は、本実施形態に係る実装構造体を示す概観斜視図であって、蓋体を取り外した状態を示している。図２は、図１の素子収納用パッケージの入出力端子の概観斜視図であって、リード端子が接続された状態を示している。図３は、図１の素子収納用パッケージの入出力端子の概観斜視図であって、リード端子が接続されていない状態を示している。図４は、素子収納用パッケージの入出力端子の側面図であって、リード端子の端面と第２誘電体層の側面との間の隙間を示している。図５は、素子収納用パッケージの入出力端子の正面図であって、リード端子が接続されていない状態の正面図である。図６は、素子収納用パッケージの入出力端子の透過概観斜視図であって、信号線路が入出力端子内を通っている状態を示している。
【００１２】
実装構造体１は、テレビ等の家電機器、携帯電話またはコンピュータ機器等の電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波用電子部品に用いられる。実装構造体１は、素子収納用パッケージ２と、素子収納用パッケージ２の実装領域Ｒに設けられた素子３と、素子収納用パッケージ２上に素子３を覆うように設けられた蓋体４と、を備えている。素子収納用パッケージ２は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子３を実装するものである。なお、素子３は、能動素子または受動素子のいずれか一つ、あるいはこれらを複数組み合わせたものである。また、素子３は、基板５上に台座等を介して実装したものであってもよい。
【００１３】
素子収納用パッケージ２は、上面に素子３の実装領域Ｒを有する基板５と、基板５上であって実装領域Ｒの外周に沿って設けられ、一部に貫通孔Ｈを有する枠体６と、貫通孔Ｈに設けられ、枠体６の内外に延在される第１誘電体層７と、第１誘電体層７上であって第１誘電体層７の上面のうち枠体６から遠ざかった箇所が露出するように設けられた第２誘電体層８と、第２誘電体層８上に形成され枠体６の内外を電気的に接続する信号線路９と、第２誘電体層８上であって信号線路９の両端を露出するように設けられた第３誘電体層１０と、を有する入出力端子１１と、第１誘電体層７上であって枠体６から遠ざかった箇所に設けられたリード端子１２と、を備えている。リード端子１２の上面は、信号線路９の上面の高さ位置と合うように設定されており、リード端子１２の上面と信号線路９の上面が導電性部材１３を介して電気的に接続されている。
【００１４】
基板５は、平面視したとき四角形状に形成された部材である。基板５は、例えば、銅、
鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。基板５は、熱伝導率を良好にして、実装領域Ｒに実装した素子３から発生する熱を効率良く基板５を介して外部に放散させる機能を備えている。なお、基板５の熱伝導率は、例えば、１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。
【００１５】
また、基板５は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板５の一辺の長さは、例えば、３ｍｍ以上５０ｍｍ以下に設定されている。また、基板５の厚みは、例えば、０．３ｍｍ以上５ｍｍ以下に設定されている。
【００１６】
また、基板５の表面は、酸化腐食の防止または実装領域Ｒに素子３をろう付けしやすくするために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の鍍金層が形成されている。基板５の実装領域Ｒは、基板５の上面に枠体６を接続したときに、枠体６と接続されない領域である。なお、本実施形態では、基板５の形状を四角形状としているが、素子３を実装することが可能であれば、四角形状に限られず、多角形状または楕円形状等であってもよい。
【００１７】
枠体６は、基板５の実装領域Ｒの外周に沿って接続され、実装領域Ｒに実装する素子３を外部から保護するための部材である。また、枠体６は、側面の一部に入出力端子１１を設ける貫通孔Ｈが形成されている。貫通孔Ｈは、入出力端子１１を嵌め合わせることが可能な大きさに設定されている。枠体６は、ろう材を介して基板５にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミ二ウムまたはマグネシウム等からなり、ニッケル、カドミウムまたは燐等の添加物を含有させてもよい。
【００１８】
また、枠体６は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体６は、実装領域Ｒに素子３が実装されている状態で、素子３から発生する熱を効率良く枠体６の外部に発散させる機能を備えている。なお、枠体６の熱伝導率は、例えば、１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。
【００１９】
枠体６上には、実装領域Ｒに素子３が実装された状態で、蓋体４が設けられる。蓋体４は、基板２と枠体６とで囲まれる空間を封止する機能を備えている。蓋体４は、素子収納用パッケージ２上に素子３を覆うように設けられる。蓋体４は、例えばろう材を介して枠体６上にろう付けされる。なお、蓋体４は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。蓋体４を金属材料から構成することで、枠体６内を電磁シールドすることができる。
【００２０】
ここで、入出力端子１１について説明する。貫通孔Ｈに設けられる入出力端子１１は、矩形状の第１誘電体層７と、第１誘電体層７上であって第１誘電体層７の上面のうち一端の上面を露出するように設けられた第２誘電体層８と、第２誘電体層８上に一端から他端にかけて形成された信号線路９と、第２誘電体層８上であって信号線路９の両端を露出するように設けられた第３誘電体層１０とを有している。また、入出力端子１１は、第１誘電体層７の下面、第１誘電体層７の側面から第３誘電体層の上面にかけて連続して形成されたグランド層１４を有している。さらに、入出力端子１１には、第１誘電体層７上であって第２誘電体層８から露出しており、リード端子１２が設けられる箇所にメタライズ層１５が形成されている。ここでは、第３誘電体層１０から露出した信号線路９およびリード端子１２とグランド層１４がペアで、高周波伝送線路として機能する。または、信号線路９およびリード端子１２と第１誘電体層７の内層に形成された内層接地導体層がペアで
、高周波伝送線路として機能する。また、第２誘電体層８と第３誘電体層１０で挟まれる信号線路９とグランド層１４がペアで、高周波伝送線路として機能する。または、第２誘電体層８と第３誘電体層１０で挟まれる信号線路９と、第１誘電体層７の側面から第３誘電体層の上面にかけて連続して形成されたグランド層１４および第１誘電体層７の内層に形成された内層接地導体層がペアで、高周波伝送線路として機能する。
【００２１】
信号線路９は、所定の電気信号を伝達する機能を備えている。信号線路９は、例えば、マイクロストリップ線路またはコプレーナ線路として用いる。信号線路９は、例えば、銅、銀、金、アルミニウム、ニッケル、モリブデン、タングステン、マンガンまたはクロム等の金属材料からなる。信号線路９の線路幅は、信号線路９に伝わる信号の波長の４分の１以下であって、例えば、０．０５ｍｍ以上０．５ｍｍ以下に設定されている。また、信号線路９の線路長は、例えば１ｍｍ以上１０ｍｍ以下に設定されている。
【００２２】
第１誘電体層７、第２誘電体層８および第３誘電体層１０は、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウムまたは窒化珪素等の無機材料、あるいはエポキシ樹脂、ポリイミド樹脂またはエチレン樹脂等の有機材料、あるいはアルミナまたはムライト等のセラミック材料、あるいはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、第１誘電体層７、第２誘電体層８および第３誘電体層１０のそれぞれの厚みは、信号線路９に伝わる信号の波長の２分の１以下であって、例えば、０．１ｍｍ以上１．０ｍｍ以下に設定されている。また、第１誘電体層７、第２誘電体層８または第３誘電体層１０は、矩形状であって、例えば一辺の長さが１ｍｍ以上１０ｍｍ以下に設定されている。
【００２３】
また、第２誘電体層８は、メタライズ層１５およびリード端子１２を取り囲むように第１誘電体層７の上面に設けられてもよい。その結果、リード端子１２の接合部は第２誘電体層８で保護され、外部からの力がリード端子１２の接合部に直接加わることが抑制される。よって、第２誘電体層８は、リード端子１２とメタライズ層１５との接合信頼性を維持することができる。さらに、リード端子１２を挟む第２誘電体層８の上面は、リード端子１２の上面より高くてもよい。その結果、リード端子１２の側面は第２誘電体層８で保護され、外部からの力がリード端子１２の側面に直接加わることが抑制される。よって、第２誘電体層８は、リード端子１２とメタライズ層１５との接合信頼性を維持することができる。
【００２４】
また、第１誘電体層７、第２誘電体層８および第３誘電体層１０には、多数のフィラーが含有されていても構わない。第１誘電体層７、第２誘電体層８および第３誘電体層１０が有機材料からなる場合、第１誘電体層７、第２誘電体層８および第３誘電体層１０にフィラーが含有されていることによって、第１誘電体層７、第２誘電体層８および第３誘電体層１０の硬化前の粘度を調整することができ、第１誘電体層７、第２誘電体層８および第３誘電体層１０の厚み寸法を所望の値に近づけることができる。フィラーは、球状であって、フィラーの径は、例えば、０．０５μｍ以上６μｍ以下に設定されており、熱膨張率は、例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウムまたは水酸化アルミニウム等から成る。
【００２５】
また、第１誘電体層７、第２誘電体層８および第３誘電体層１０に含有されるフィラーの比誘電率は、第１誘電体層７、第２誘電体層８および第３誘電体層１０を構成する材料の比誘電率よりも小さく設定することができる。このように、第１誘電体層７、第２誘電体層８および第３誘電体層１０の比誘電率よりも小さい低誘電率のフィラーとすることで、入出力端子１１全体を更に低誘電率化することができ、信号線路９に伝送される信号の伝送効率を向上させることができる。
【００２６】
また、フィラーは、絶縁性のフィラーとすることができる。フィラーを絶縁性とすることで、信号線路９に伝わる信号の特性インピーダンスへの影響を低減することができる。
【００２７】
また、グランド層１４は、第１誘電体層７の下面に形成されている。そして、グランド層１４は、第１誘電体層７の下面から第１誘電体層７の側面を介して第２誘電体層８の側面にまで形成されている。さらに、グランド層１４は、第２誘電体層８の側面から第３誘電体層１０の側面を介して第３誘電体層１０の上面にまで形成されている。このように、グランド層１４は、図２または図３に示すように、第１誘電体層７、第２誘電体層８および第３誘電体層１０の外表面に形成されている。グランド層１４は、共通の電位、例えばアース電位にする機能を備えている。グランド層１４は、アース電位とした場合、信号線路９の高周波信号に基づいて発生する電界を遮蔽することができる。このように、枠体６や蓋体４に電界遮蔽効果をもたせることで、信号線路９や外部から発生する電界に起因して素子３の電気特性が変化するのを抑制することができる。なお、グランド層１４は、例えば、銅、銀、金、アルミニウム、ニッケルまたはクロム等の金属材料からなる。グランド層１４は、平面視して信号線路９と重なる領域に形成されている。枠体６は、金属材料からなり、グランド層１４と枠体６とは、銀ろうや銅ろう等の導電性の接合材によって電気的に接続されている。
【００２８】
メタライズ層１５は、第１誘電体層７上であってリード端子１２の直下に設けられている。メタライズ層１５は、リード端子１２を接続するのに用いられるものである。メタライズ層１５は、矩形状であって、一辺の長さが例えば０．５ｍｍ以上５ｍｍ以下に設定されている。なお、メタライズ層１５は、例えば、銅、銀、金、アルミニウム、ニッケル、モリブデン、タングステン、マンガンまたはクロム等の金属材料からなる。メタライズ層１５は、グランド層１４と電気的に絶縁している。
【００２９】
メタライズ層１５は、リード端子１２と電気的に接続される。リード端子１２は、外部の電子機器等と素子３とを電気的に接続するための部材である。リード端子１２は、銀ろうや銅ろう等のろう材や半田等の導電性部材１３を介して、信号線路９と電気的に接続される。
【００３０】
また、第１誘電体層７の上面には、複数のメタライズ層１５が形成されており、複数のメタライズ層１５同士は間を空けて設けられている。そして、隣接するメタライズ層１５同士が電気的に絶縁されている。そして、各リード端子１２を各メタライズ層１５に設けることで、隣接するリード端子１２同士は、電気的に絶縁されている。なお、リード端子１２は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。
【００３１】
リード端子１２は、矩形状であって、一辺の長さが例えば２ｍｍ以上２０ｍｍ以下に設定されている。また、リード端子１２は、上下方向の厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定されている。なお、リード端子１２の枠体６から遠ざかる一端は上下に折れ曲がって、外部の基板に接続しやすい形状になっていても構わない。そして、リード端子１２を外部の基板に対して、平坦に実装することができる。そして、素子収納用パッケージ２は、外部の基板に対して固定する面積を増やしつつ、外部の基板に対して傾斜しないように接続することができる。その結果、素子収納用パッケージ２は、外部の基板に対して安定して強固に接続することができる。
【００３２】
リード端子１２の上面は、信号線路９の上面の高さ位置と合うように設定されている。そして、リード端子１２の上面と信号線路９の上面が導電性部材１３を介して電気的に接続されている。ここで、リード端子１２の上面の高さ位置と信号線路９の上面の高さ位置
が合うとは、両者をほぼ同じ高さ位置に合わせるようにしたものであって、誤差範囲のずれも含まれる。具体的には、リード端子１２の上面の高さ位置と信号線路９の上面の高さ位置とのずれは、０．５ｍｍ以下に設定されている。ずれを０．５ｍｍ以下にすることで、リード端子１２の上面と信号線路９の上面との間の電気的な接続部における静電容量およびインダクタンスの変動を抑制することができ、所望のインピーダンスに整合することができるという作用効果を奏する。さらに、第１誘電体層７は、上視にてリード端子１２の枠体６に近い端部と第２誘電体層８の側面との間Ｐと重なる位置に内層接地導体層を設けてもよい。その結果、導電性部材１３と内層接地導体層との間の静電容量を任意に調整することができ、リード端子１２から信号線路９に至るインピーダンスを所望の値に制御することができる。
【００３３】
リード端子１２は、図４に示すように、リード端子１２の枠体６に近い端部が、第２誘電体層８の側面と間Ｐを空けて設けられている。リード端子１２は、信号線路９と同様にマイクロ波またはミリ波等の高周波を発生する際に熱が発生する。信号線路９に発生する熱は、信号線路９を中心にその周りに放散して、信号線路９で発生した熱が枠体６内に篭る虞がある。そこで、リード端子１２と第２誘電体層８との間に間Ｐを設けることで、すなわち入出力端子１１とリード端子１２との間に間Ｐを設けることで、入出力端子１１の外表面積を第２誘電体層８とリード端子１２とが接続されるよりは大きくすることができ、枠体６内の熱を外部に向かって放散しやすくすることができる。また、リード端子１２と入出力端子１１とを接続した場合は、リード端子１２に発生する熱や素子３からの熱によって、リード端子１２が熱膨張を起こして、入出力端子１１に熱応力を加えて、それが原因で入出力端子１１にクラックを発生させる虞がある。そこで、リード端子１２と入出力端子１１とが接続されないように、間Ｐを設けることで、リード端子１２の熱膨張による入出力端子１１の破壊を低減することができ、入出力端子１１の電気信頼性を良好に維持することができる。なお、間Ｐの大きさは、信号線路９に沿った方向に例えば０．０５ｍｍ以上０．５ｍｍ以下に設定されている。なお、間Ｐの上下方向の大きさは、第２誘電体層８の上下方向の厚みにほぼ相当する。
【００３４】
導電性部材１３は、リード端子１２の上面と信号線路９の上面にわたって設けられている。導電性部材１３は、リード端子１２と信号線路９とを電気的に接続するものである。導電性部材１３は、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の導電材料や、銀ろうや銅ろう等の導電材料からなる。導電性部材１３が銀ろうや銅ろう等のろう材からなる場合には、リード端子１２の上面や信号線路９の上面に対しては親水性の大きな材料からなるとともに、第１誘電体層７や第２誘電体層８に対しては撥水性の大きな材料からなり、金属材料に対しては濡れ広がるが、金属材料が無く誘電体の表面が露出された箇所には濡れ広がりにくい。そして、リード端子１２と信号線路９との間Ｐに対しては、導電性部材１３の表面張力によってリード端子１２と信号線路９の間Ｐに垂れ下がらないように、間Ｐの大きさと導電性部材１３の材料が調整されている。その結果、間Ｐが導電性部材１３によって充填されないように調整されている。
【００３５】
なお、リード端子１２は、リード端子１２の枠体６に近い端部が、第２誘電体層８の側面と接触するように設けられてもよい。これにより、導電性部材１３は、リード端子１２の枠体６に近い端部と第２誘電体層８の側面との間Ｐを跨って設けられやすくなる。さらに、導電性部材１３は、リード端子１２の枠体６に近い端部と第２誘電体層８の側面との間Ｐで垂れ下がり、下方向に凸状になることが抑制される。その結果、導電性部材１３とグランド層１３との間に生じる静電容量や、導電性部材１３上のインダクタンスの変動が抑制され、所望のインピーダンスに整合することができる。
【００３６】
また、第２誘電体層８は、端部の側面に信号線路９と連続的に設けられた金属層が設けられてもよい。その結果、リード端子１２の枠体６に近い端部は、導電性接合材１３を介
して金属層に接合される。よって、リード端子１２は入出力端子１１により強固に接合され、素子収納用パッケージ２の長期信頼性は向上する。
【００３７】
素子収納用パッケージ２に、セラミック基板等の絶縁部材からなる回路基板を実装領域Ｒに実装し、素子３を半田等を介して実装することで、実装構造体１を構成することができる。ＩＣまたはＬＳＩ等の半導体素子を実装する場合、半導体素子としては、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等を用いることができる。なお、素子３は、ワイヤを介して枠体６内の信号線路９と電気的に接続されている。
【００３８】
本実施形態によれば、信号線路９の上面の高さ位置とリード端子１２の上面の高さ位置を合わせることで、信号線路９の上面に沿って伝搬する高周波信号をリード端子１２の上面にスムーズに伝えることができ、信号線路９とリード端子１２との間に生じるインピーダンス整合の不一致による、反射波の発生を低減することができる。そして、進行波と反射波によって生じる不要な定在波の発生を抑制し、所望する周波数信号を伝送することで、電気特性を向上させることが可能な素子収納用パッケージ２および実装構造体１を実現することができる。
【００３９】
＜実装構造体の製造方法＞
ここで、図１に示す実装構造体１の製造方法を説明する。まず、基板５、枠体６のそれぞれを準備する。基板５、枠体６のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
【００４０】
次に、入出力端子１１を準備する。ここでは、第１誘電体層７、第２誘電体層８および第３誘電体層１０の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等の場合の、入出力端子１１の作製方法について説明する。
【００４１】
入出力端子１１は、第１誘電体層７、第２誘電体層８および第３誘電体層１０に対応するセラミックグリーンシートをそれぞれ準備する。セラミックグリーンシートは、泥漿状となったセラミック材料を所定形状に成型することで作製することができる。次に、セラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガン、タングステンを含有した有機溶剤を塗布した金属ペーストからなる信号線路９やメタライズ層１５、グランド層１４を形成する。そして、入出力端子１１は、複数のセラミックグリーンシートを積層したものを焼成することで作製することができる。さらに、入出力端子１１は、基板５や枠体６に対して、接合面となるグランド層１４にろう材を用いて接続することができる。
【００４２】
そして、準備した枠体６の貫通孔Ｈに、入出力端子１１をろう材を介して嵌めて接続する。このようにして、素子収納用パッケージ２を作製することができる。次に、素子収納用パッケージ２の実装領域Ｒに配置されたセラミック回路基板に半田を介して素子３を実装し、枠体６上に蓋体４を設けることで、実装構造体１を作製することができる。
【００４３】
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、リード端子１２の側面と第２誘電体層８の側面との間にメタライズ層を形成しておき、導電性部材１３が充填されたものであっても構わない。
【符号の説明】
【００４４】
１  実装構造体
２  素子収納用パッケージ
３  素子
４  蓋体
５  基板
６  枠体
７  第１誘電体層
８  第２誘電体層
９  信号線路
１０  第３誘電体層
１１  入出力端子
１２  リード端子
１３  導電性部材
１４  グランド層
１５  メタライズ層
Ｒ  実装領域
Ｈ  貫通孔
Ｐ  間
【図１】
2014165208.tif 000003
【図２】
2014165208.tif 000004
【図３】
2014165208.tif 000005
【図４】
2014165208.tif 000006
【図５】
2014165208.tif 000007
【図６】
2014165208.tif 000008