(57)【要約】【課題】半導体素子と半導体パッケージ基板の間隙に液状熱硬化樹脂のボイドを無くし、半導体素子との接続信頼性のある半導体装置を製造する。【解決手段】ボイドを無くすため、半導体素子と半導体パッケージ基板の間隙に液状熱硬化樹脂が流れ易いルートを形成することを目的して、支持基板１１上に電解銅箔１２をラミネートし、更にスクリーン印刷工法にて銅ナノペーストを所望する凸部パターン２５を形成することと、この電解銅箔１２上に形成された凸部パターン２５の算術平均表面粗さＲａを制御することによって、所望する表面粗さを有した液状熱硬化樹脂が流れ易いパターンが半導体パッケージ基板表面に転写されていることを特徴としている。【選択図】    図６
2014197627.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子をフリップチップ実装し、半導体素子との間の空隙部位に熱硬化性樹脂を充填するための半導体パッケージ基板であって、
半導体素子が搭載される面の一部が、粗化されたことを特徴とする半導体パッケージ基板。
【請求項２】
粗化される面の算術平均表面粗さＲａが８０〜２００ｎｍであることを特徴とする請求項１に記載の半導体パッケージ基板。
【請求項３】
半導体素子が搭載される面に、粗化された溝を有する、連続したパターンが形成されたことを特徴とする請求項１または２に記載の半導体パッケージ基板。
【請求項４】
半導体素子をフリップチップ実装し、半導体素子との間の空隙部位に熱硬化性樹脂を充填するための半導体パッケージ基板の製造方法であって、
支持基板の表面に金属箔を設け、半導体素子が搭載される領域の一部を粗化し、半導体パッケージ基板の表面を形成するフィルム状絶縁樹脂にラミネートし、支持基板を剥離し、金属箔をエッチングして除去することによって粗化面を転写し、液状の熱硬化性樹脂の濡れ広がりの速度を早くする領域を設けることを特徴とする半導体パッケージ基板の製造方法。
【請求項５】
半導体素子が搭載される領域において、感光性レジストを用いて所望する領域が開口する感光性レジストパターンを形成し、続いて前記開口部から露出する金属領域を薬液処理し、前記半導体パッケージ基板の半導体素子が搭載される面の一部の算術平均表面粗さＲａを８０〜２００ｎｍで形成することを特徴とする請求項４に記載の半導体パッケージ基板の製造方法。
【請求項６】
半導体素子が搭載される領域において、金属ナノペーストをパターン印刷し、前記半導体パッケージ基板の半導体素子が搭載される面の一部の算術平均表面粗さＲａを８０〜２００ｎｍで形成することを特徴とする請求項４に記載の半導体パッケージ基板の製造方法。
【請求項７】
金属ナノペーストのパターンが連続したパターンで、金属箔の表面に、断面が凸形状になるように印刷することを特徴とする請求項６に記載の半導体パッケージ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフリップチップ実装技術を用いた半導体パッケージ基板およびその製造方法に関する。
【背景技術】
【０００２】
近年、高度情報化時代を迎え、情報通信技術が急速に発達し、それに伴って半導体素子の高速化、低消費電力化が求められている。半導体素子を搭載する半導体パッケージング基板にも、Ｉ／Ｏ端子数の増大に伴う高密度実装が求められ、フリップチップ実装技術が多用されるようになった。
【０００３】
半導体素子は高速化や低消費電力化のために微細化や、機能向上の為に大型化も検討されている。
【０００４】
線膨張係数（以下、ＣＴＥ）の小さな半導体素子が、ＣＴＥの大きな有機樹脂材料を用いた半導体パッケージ基板に実装された半導体装置で、温度サイクルテストを実施すると、大きな応力が半導体装置にかかり、何度も温度サイクルを経過すると、はんだクラックが発生する問題があった。このためフリップチップ実装は有機樹脂材料の半導体パッケージ基板には使えないと考えられていた。
【０００５】
フリップチップ接合部を腐蝕から守ることが当初の目的で、半導体素子と半導体パッケージ基板との間隙に液状熱硬化樹脂を充填、熱硬化させていたが、温度サイクルテスト耐性が向上するという予期せぬ効果が見いだされた。
【０００６】
半導体素子と同程度のＣＴＥを持つ液状熱硬化樹脂の硬化物は、半導体パッケージ基板の動きを抑制し、熱応力は半導体装置内に非破壊的歪として分散される。その結果フリップチップ接合部は妥当な寿命を持つようになった。  
原理は簡単だが液状熱硬化樹脂の設計は決して容易ではない。まず半導体素子下部の狭い空間に水のように流入せねばならない。硬化後には岩石の様に固く半導体素子と半導体パッケージ基板間を接着せねばならない。結果として液状熱硬化樹脂は図２に示すように、フリップチップ接合を保護するのである。
【０００７】
代表的なフリップチップ実装の例を図１に示す。半導体素子１の下部面に形成された電極端子（図示せず）と対応配置されるはんだボール３を載せておき、上記半導体素子１と半導体パッケージ基板２がはんだボール３とはんだボール４を加熱溶融し、図２に示すはんだ接続部５となり接続される。  
【０００８】
上記半導体素子１と半導体パッケージ基板２との間隙に液状熱硬化樹脂を注入後、熱硬化させて半導体素子１を支持する液状熱硬化樹脂の硬化物層６を形成し、図２に示すようなフリップチップ接続型の半導体装置７を完成した。  
【０００９】
しかし、図２に示すように、上記半導体素子１と半導体パッケージ基板２との間隙に液状熱硬化樹脂が注入されるときに、はんだボールの配置や、半導体パッケージ基板の電極パターンの微少な凹凸の影響を受け、上記液状熱硬化樹脂層６が完全に満たされず、残存空気によるボイドが発生する。
【００１０】
上記ボイドが液状熱硬化樹脂層６の内部に形成されると、製造完成された半導体装置７の信頼性試験および品質苛酷試験、並びに製造ラインで上記液状熱硬化樹脂層６が２００
℃以上の高温に加熱する過程において空気が満たされたボイドが膨脹し破裂され、それによって製品不良をもたらすばかりでなく、製品信頼性を低下させる主原因となっていた。
【００１１】
また、接続端子の微細化に伴って、半導体素子１と半導体パッケージ基板２との間隙が狭くなるにつれ、毛細管現象による樹脂封止の充填速度に部分的なムラが生じ易く、それによって液状熱硬化樹脂に空気を巻き込むボイドが発生しやすい問題が生じる。
【００１２】
ここで、毛細管への液体の浸透速度を表わす、ルーカス・ウォシュバーンの式から、浸透長は
【００１３】
【数１】
2014197627.tif 000003
で表される。
【００１４】
式中、Ｌは浸透長［ｍ］、ｒは毛細管半径［ｍ］、γは液体の表面張力［Ｎ／ｍ］、θは液体と毛細管との接触角、ηは液体の粘性係数［Ｐａ・ｓ］、ｔは時間［ｓ］である。上式から、狭間隙構造になるにつれ、毛細管半径ｒが小さくなり浸透速度は低下し、バンプ間の毛細管半径ｒが大きくなる外周の開放部分は、浸透速度が速くなることがわかる。このため、液状熱硬化樹脂の注入側から対面側への外周部分に液状熱硬化樹脂が流れるルートを形成しやすい。
【００１５】
前記、外周部分に形成された液状熱硬化樹脂は、半導体素子と半導体パッケージ基板との間隙を流れる液状熱硬化樹脂の流速より速いため、半導体素子と半導体パッケージ基板との間隙に残った空気が抜けづらくする防波堤となってしまい、巻き込みボイドを生じるといった問題を引き起こす。例えば、半導体素子のある一辺の中央から注入した場合は、対辺の中央部付近にボイドが発生しやすい。また、近年、配線ピッチの狭ギャップ化が要求され、半導体素子と半導体パッケージ基板との間隙やフリップチップ接続端子の間隔が狭くなってきており、下地配線層の影響で半導体パッケージ基板の表面の凹凸による間隙のばらつきが、半導体素子と半導体パッケージ基板との間隙の面内速度ばらつきへ影響を与えることが多くなってきており、面内速度ばらつきによって、微小な空気が抜けない部分が生じ、ボイドとなるケースも増えてきている。
【００１６】
半導体パッケージ内に残存したボイドは半導体パッケージに繰り返し加えられる熱処理などによって隣接するバンプに応力をかけ、結果として前記多層配線基板と前記半導体素子間の接続破壊や、剥離が生じる原因となっている。図３は、半導体素子１の片側１辺にディスペンサ８によって液状熱硬化樹脂６の塗布を開始してから、液状熱硬化樹脂６が塗布開始位置から半導体素子外周部から回り込むように放射状に流れこんでボイドが発生する様子を表したものである。
【００１７】
このようなことから、例えば、特許文献１にあるように、フリップチップ実装を行った上で、半導体素子の一つの側に封止材料を充填し、密閉した容器に入れ、容器内の圧力を減圧する方法で、空気の流れを利用して液状熱硬化樹脂の充填速度を上げるとともにボイドの防止をはかっている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開平８−２４１９００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、上記の方法では、従来の方法に加え、真空引きを行う工程を増やすこと
になり、製造プロセスが複雑化する。また、塗布から真空状態への移行時間と、大気圧に戻す時間の管理が必要となり、急激な減圧をすれば、封止材料が半導体素子の外周に飛び散り、外観をそこねることがある。
【００２０】
本発明が前述のごとき、従来の問題点を解消し、接続信頼性に優れる半導体パッケージの製造方法を提供することを課題とする。
【課題を解決するための手段】
【００２１】
上記の通り、近年大量のデータを高速処理するため、半導体素子の大型化や、Ｉ／Ｏ端子の増加、また配線の狭ピッチ化に伴って半導体素子と半導体パッケージ基板を接続するはんだ体積が少なくなってきており、半導体素子と半導体パッケージ基板との狭ギャップ化や、隣合うはんだ間の狭ピッチ化も益々進んでいる。このため、半導体素子と半導体パッケージ基板のギャップに充填する液状熱硬化樹脂の充填が難しくなってきている。
【００２２】
本発明は、このような課題に鑑みなされたもので、請求項１の発明は、半導体素子をフリップチップ実装し、半導体素子との間の空隙部位に熱硬化性樹脂を充填するための半導体パッケージ基板であって、
半導体素子が搭載される面の一部が、粗化されたことを特徴とする半導体パッケージ基板としたものである。
【００２３】
本発明の請求項２の発明は、粗化される面の算術平均表面粗さＲａが８０〜２００ｎｍであることを特徴とする請求項１に記載の半導体パッケージ基板としたものである。
【００２４】
本発明の請求項３の発明は、半導体素子が搭載される面に、粗化された溝を有する連続したパターンが形成されたことを特徴とする請求項１または２に記載の半導体パッケージ基板としたものである。
【００２５】
本発明の請求項４の発明は、半導体素子をフリップチップ実装し、半導体素子との間の空隙部位に熱硬化性樹脂を充填するための半導体パッケージ基板の製造方法であって、
支持基板の表面に金属箔を設け、半導体素子が搭載される領域の一部を粗化し、半導体パッケージ基板の表面を形成するフィルム状絶縁樹脂にラミネートし、支持基板を剥離し、金属箔をエッチングして除去することによって粗化面を転写し、液状の熱硬化性樹脂の濡れ広がりの速度を早くする領域を設けることを特徴とする半導体パッケージ基板の製造方法としたものである。
【００２６】
本発明の請求項５の発明は、半導体素子が搭載される領域において、感光性レジストを用いて所望する領域が開する感光性レジストパターンを形成し、続いて前記開口部から露出する金属領域を薬液処理し、前記半導体パッケージ基板の半導体素子が搭載される面の一部の算術平均表面粗さＲａを８０〜２００ｎｍで形成することを特徴とする請求項４に記載の半導体パッケージ基板の製造方法としたものである。
【００２７】
本発明の請求項６の発明は、半導体素子が搭載される領域において、金属ナノペーストをパターン印刷し、前記半導体パッケージ基板の半導体素子が搭載される面の一部の算術平均表面粗さＲａを８０〜２００ｎｍで形成することを特徴とする請求項４に記載の半導体パッケージ基板の製造方法としたものである。
【００２８】
本発明の請求項７の発明は、金属ナノペーストのパターンが連続したパターンで、金属箔の表面に、断面が凸形状になるように印刷することを特徴とする請求項６に記載の半導体パッケージ基板の製造方法としたものである。
【００２９】
以上のように本発明は、半導体パッケージ基板の半導体素子の外周域より、半導体を搭載する領域の一部を粗らくすることによって、液状熱硬化樹脂の濡れ広がり速度を向上させ、空気が残らないように液状熱硬化樹脂を充填することが可能になった。
【００３０】
図４に、常温で半導体パッケージ基板のフリップチップ面の表面粗さＲａと液状熱硬化樹脂の流動性の関係を示した。算術平均表面粗さＲａ８０〜２００ｎｍで、液状熱硬化樹脂の流速ピークを示しており、半導体パッケージ基板の半導体素子を搭載する領域の表面粗さをＲａ８０〜２００ｎｍに選定することによって、特に液状熱硬化樹脂に空気が残らないように充填できることがわかった。したがって、特に算術平均表面粗さＲａを８０〜２００ｎｍとすることが好ましい。
【００３１】
また本発明は、金属箔上に、スクリーン印刷工法で金属ナノペーストを所望するパターン形成した後、２００℃の低温ベークすることにより有機物分散剤を飛ばし、金属箔上にスクリーン印刷したナノ金属粒子を焼結させ所望する粗さの表面粗さを形成する。次いで、半導体パッケージ基板の樹脂を塗工し、工程の最終にこの金属箔をエッチング除去することによって、半導体パッケージ基板の樹脂表面に所望するパターン状に表面粗さを形成できた半導体パッケージ基板を形成することができた。
【００３２】
また本発明は、金属箔上に、感光性レジストを塗工し、所望するパターンを露光現像した後、蟻酸系の処理液で金属表面を粗化することにより、所望する粗さの表面粗さを形成する。次いで、半導体パッケージ基板の樹脂を塗工し、工程の最終にこの金属箔をエッチング除去することによって、半導体パッケージ基板の樹脂表面に所望するパターン状に表面粗さを形成できた半導体パッケージ基板を形成することができた。
【００３３】
また本発明は、液状熱硬化樹脂の濡れ広がり速度を相対的に早い経路をパターニング形成することにより、半導体素子を搭載する領域内にボイドを発生させることがない半導体パッケージ基板、及びその製造方法である。
【発明の効果】
【００３４】
本発明によれば、半導体パッケージ基板において半導体素子搭載領域に対して液状熱硬化樹脂の充填ルートを任意のパターンを設計でき、かつ充填速度を制御することにより空気の巻き込みによるボイドを防ぐことができるため、接続信頼性を高める半導体パッケージの製造方法とすることが出来る。
【図面の簡単な説明】
【００３５】
【図１】フリップチップ実装時の説明図。
【図２】半導体装置の説明図。
【図３】液状熱硬化樹脂充填時の説明図。
【図４】半導体パッケージ基板表面粗さと液状熱硬化樹脂の流速との相関図。
【図５】半導体パッケージ基板製造工程図。
【図６】半導体パッケージ基板の液状熱硬化樹脂充填流路に関する説明図。
【発明を実施するための形態】
【００３６】
本発明による半導体パッケージ基板を半導体装置に用いることにより、半導体素子と半導体パッケージ基板との間隙に液状熱硬化樹脂の充填性を向上させるため、液状熱硬化樹脂が流れるルートを設け、液状熱硬化樹脂のボイドをなくすことができる。
本発明で使用される半導体パッケージ基板とその製造工程から、半導体素子を搭載して半導体装置を完成させるまでを、図を参照して説明する。
【００３７】
図２に本発明が適用される半導体素子を搭載した半導体パッケージ基板を用いた半導体
装置の詳細な断面図を示し、図５（ａ）から図５（ｅ）に、本発明に適用される半導体パッケージ基板の製造方法を図示した。図５（ａ）の支持基板１１には３μｍ厚の電解銅箔１２をラミネートして、該電解銅箔１２上にレジストを塗布するなど定法のフォトリソ工法（露光・現像）を適用して所望するレジストパターン１３を形成し、該電解銅箔１２から給電する電解銅層のパターン１４を形成する。電解銅箔１２の粗化については、後述する（実施の形態例１、２）。次いで、該レジストパターン１３を溶解剥離して、半導体素子と接続する銅パッドを形成する。次いで図５（ｂ）に示すように、フィルム状絶縁樹脂１５をラミネートし、レーザー加工にて銅パッドと導通させるためのビア孔１６を形成する。
【００３８】
次に、１μｍ厚の無電解銅めっき１７を行い、その後再びレジストを塗布し、定法のフォトリソ工法でレジストに導体パターンに対応する開口部を形成する。次いで、電界銅めっきを行い、開口部をめっき銅１９で埋設し、その後レジストを剥離してから無電界銅めっきをフラッシュエッチングにより除去して、導体パターンを形成する。図５（ｃ）に示すように、フィルム状絶縁樹脂ラミネートからフラッシュエッチまでの上記の工程を繰り返して、所望する多層導体構造を形成する。
【００３９】
次に、半導体パッケージ基板表面にソルダーレジスト２０を塗布し、露光現像を行うことでソルダーレジストの所定の位置に開口部を形成して開口底部の導体を露出させ、マザーボードと接続する側の導体パッド２１を形成する。
【００４０】
次に、図５（ｄ）に示すように、導体パッドを保護する目的で、ポリプロピレン製の粘着フィルム２２をラミネートする。更に、支持基板１１と電解銅箔１２との界面を機械的に分離し、図５（ｅ）に示すように、電解銅箔１２を酸性エッチング液で溶解し、半導体素子と接続する銅パッドを露出させ、裏面にラミネートした粘着フィルム２２を引き剥がし、所定の位置にはんだ印刷し、はんだ加熱溶融して、はんだボール２３、２４を形成し、半導体パッケージ基板を作製する。
【００４１】
次に、図１に示すように完成した半導体パッケージ基板２に、半導体素子側の金属端子と半導体パッケージ基板のはんだとを位置合わせして半導体素子１を搭載し、その後はんだを加熱溶融して半導体素子１を半導体パッケージ基板２へ実装する。最後に、図２に示すように半導体素子と半導体パッケージ基板２とのなす間隙に液状熱硬化樹脂６を注入後、熱硬化させて半導体装置を完成させる。
【００４２】
＜実施の形態例１＞
本実施の形態例では、支持基板１１に３μｍ厚の電解銅箔１２をラミネートした後から、レジストパターン１３を形成する前までの工程について、より詳細に説明する。
また実施の形態例では、電解銅箔１２を用いて説明しているが、時価に応じて安価な金属箔に差し替えても問題ない。
【００４３】
まず、半導体素子を実装する領域に、液状熱硬化樹脂を優先的に流れるルートが開口するパターンのスクリーン版を作製し、支持基板にラミネートした電解銅箔１２上にスクリーン印刷工法によって銅ナノペーストで断面が凸形状になったパターンの印刷を行う。
【００４４】
次いで、２００℃、１時間ベークすることにより、銅ナノペーストの分散剤を加熱分解除去し、銅ナノ粒子と電解銅箔１２とを焼結結合させる。このようにして、図６に示すような凸部パターン２５を有しており、この凸部部分の算術平均表面粗さＲａ１３０ｎｍ程度であり、銅ナノペースト塗布されなかった電解銅箔表面の算術平均表面粗さＲａが数ｎｍ程度の銅表面の支持基板を形成する。
【００４５】
凸部パターン２５がはんだ接続部を回避するようにパターン形成されていることを示すため、図６には、半導体素子１の搭載イメージを描画し、はんだ接続位置と凸部パターン２５の関係を示す代表的な凸部パターン２５を示した。図６（ａ）は、平面から見た図で、図６（ｂ）は、図６（ａ）のＡ−Ａ’部分の断面図である。
またここで、表面粗さを調整するために、銅ナノ粒子によるスキン層を硫酸／過酸化水素系のエッチング液にて均一にエッチングして微調整を行うことが可能である。
【００４６】
次いで、図５（ａ）に示すように、定法のフォトリソ工法に用いられるドライフィルムレジストを支持基板の銅表面にラミネートし、半導体素子と連結するパターンで開口するように、露光現像を行う。以下、前述した実施形態の製造方法によって、半導体装置を完成させる。
【００４７】
＜実施の形態例２＞
本実施の形態例も、支持基板１１には３μｍ厚の電解銅箔１２をラミネートした後から、レジストパターン１３を形成する前までの工程について、より詳細に説明する。
【００４８】
まず、定法のフォトリソ工法に用いられるドライフィルムレジストを支持基板の銅表面にラミネートし、半導体素子を実装する領域で、液状熱硬化樹脂を優先的に流れるルートが開口するように、露光現像を行う。
【００４９】
次いで、蟻酸系のエッチング液にてドライフィルムレジストの開口部から電解銅箔１２のスキン層をエッチングすることにより、非エッチング部分と高低差がなく平坦であるが、算術平均表面粗さ１３０ｎｍ程度に粗化された所望するパターンの支持基板を形成する。（図示なし）
次いで、定法のフォトリソ工法に用いられるドライフィルムレジストを支持基板の銅表面にラミネートし、半導体素子と連結するパターンで開口するように、露光現像を行う。以下、前述した実施形態の製造方法によって、半導体装置を完成させる。
【産業上の利用可能性】
【００５０】
本発明は、半導体パッケージ基板表面の半導体素子搭載領域に所望する液状熱硬化樹脂の流路パターンを形成することにより、液状熱硬化樹脂の充填速度を制御して、ボイドが発生しない接続信頼性の高い半導体パッケージ基板を提供できる。
【符号の説明】
【００５１】
１・・・半導体素子
２・・・半導体パッケージ基板
３・・・はんだボール
４・・・はんだボール
５・・・はんだ接続部
６・・・液状熱硬化樹脂
７・・・半導体装置
８・・・ディスペンサ
１１・・・支持基板
１２・・・銅箔
１３・・・レジストパターン
１４・・・電解銅層のパターン
１５・・・フィルム状絶縁樹脂
１６・・・ビア孔
１７・・・無電解めっき（層）
１９・・・めっき銅
２０・・・ソルダーレジスト
２１・・・導体パッド
２２・・・粘着フィルム
２３・・・はんだボール
２４・・・はんだボール
２５・・・凸部パターン
【図１】
2014197627.tif 000004
【図２】
2014197627.tif 000005
【図３】
2014197627.tif 000006
【図４】
2014197627.tif 000007
【図５】
2014197627.tif 000008
【図６】
2014197627.tif 000009