(57)【要約】【課題】ディジタル保護制御装置内の入力変換基板にディジタル回路及びディジタル通信回線が実装されていない場合でも、入力変換基板の種類を識別できるディジタル保護制御装置及び基板識別方法を提供する。【解決手段】ディジタル保護制御装置１００は、保護要素ごとに設けられ、入力される電力系統のアナログ信号に対し所定の変換処理を行う入力変換部１０を有する入力変換基板１と、ディジタル信号に変換された識別用信号に基づいて入力変換基板１の種類を識別する演算処理部２４を有する制御基板２と、を備える。入力変換基板１は、自己の基板を識別するアナログ信号である識別用信号を出力する識別用信号出力部３１を備え、入力変換基板１と制御基板２を識別用通信回線３２により接続し、識別用信号（アナログ信号）を入力変換基板１から制御基板２に伝送する。制御基板２のＣＰＵ２２は、制御基板２に接続された入力変換基板１の基板種類を識別する。【選択図】図１
2014197919.tif 000002
【特許請求の範囲】
【請求項１】
保護要素ごとに設けられ、入力される電力系統のアナログ信号に対し所定の変換処理を行うとともに変換後のアナログ信号を出力する入力変換部と、
自己の基板を識別するためのアナログ信号である識別用信号を出力する識別用信号出力部とを有する入力変換基板を備えるとともに、
前記入力変換基板から通信回線を介して供給されるアナログ信号をディジタル信号に変換して入力して入力する入力部と、
前記ディジタル信号に基づいて所定の保護制御演算を実行して電力系統の保護制御を行う制御部と、
前記ディジタル信号に変換された前記識別用信号に基づいて前記入力変換基板の種類を識別する演算処理部とを有する制御基板、を備える
ことを特徴とするディジタル保護制御装置。
【請求項２】
前記識別用信号出力部は、基本波の整数倍の高調波信号と所定の電圧レベルとの時間変化のパターンを前記識別用信号として出力する
ことを特徴とする請求項１記載のディジタル保護制御装置。
【請求項３】
前記高調波信号は、定格周波数の１２倍の周波数の交流信号であるｆ１２高周波信号である
ことを特徴とする請求項１記載のディジタル保護制御装置。
【請求項４】
前記入力変換部は、前記保護要素ごとに複数のチャンネルを有し、
前記識別用信号出力部は、前記各チャンネルを特定する前記識別用信号を出力する
ことを特徴とする請求項１記載のディジタル保護制御装置。
【請求項５】
前記演算処理部は、前記入力変換基板から伝送された前記各チャンネルに対応した前記識別用信号に基づいて、前記入力変換部における前記各チャンネルの特定、及び当該特定結果を用いた前記入力変換基板の識別を行う
ことを特徴とする請求項４記載のディジタル保護制御装置。
【請求項６】
識別用通信回線をさらに備え、
前記識別用信号出力部は、前記識別用通信回線を用いて前記識別用信号を前記制御基板に伝送する
ことを特徴とする請求項１記載のディジタル保護制御装置。
【請求項７】
前記入力変換部は、前記保護要素ごとに複数のチャンネルを有し、
前記識別用信号出力部は、前記通信回線のうち、当該チャンネルが割り当てられていない未使用の前記通信回線を用いて前記識別用信号を前記制御基板に伝送する
ことを特徴とする請求項１記載のディジタル保護制御装置。
【請求項８】
前記識別用信号出力部は、前記保護要素ごとに前記識別用信号を出力し、
前記入力変換基板は、
前記入力変換部から出力される複数のアナログ信号の各々に、前記保護要素ごとの前記識別用信号を重畳させる高周波重畳部を備える
ことを特徴とする請求項１記載のディジタル保護制御装置。
【請求項９】
前記入力変換部は、
前記アナログ信号が供給される補助トランスと、
前記補助トランスから出力されるアナログ信号が供給される抵抗回路と、備え、
前記入力変換基板は、
前記保護要素ごとに前記抵抗回路から出力されるアナログ信号に、前記識別用信号出力部から出力された前記保護要素ごとの前記識別用信号を加算し、当該加算信号を対応する前記通信回線へ供給する加算器を備える
ことを特徴とする請求項１記載のディジタル保護制御装置。
【請求項１０】
前記制御部は、前記入力変換基板から前記制御基板に伝送された前記識別用信号に基づいて電力系統のアナログ回路の健全性を判定する
ことを特徴とする請求項１記載のディジタル保護制御装置。
【請求項１１】
ディジタル保護制御装置に備わる入力変換基板が、
保護要素ごとに設けられる入力変換部を介して、外部から入力される電力系統のアナログ信号に対し所定の変換処理をするとともに変換後のアナログ信号を出力し、
識別信号出力部を介して、自己の基板を識別するためのアナログ信号である識別用信号を出力し、
前記ディジタル保護制御装置内に備わる制御基板が、
入力部を介して、前記入力変換基板から供給されるアナログ信号をディジタル信号に変換して入力し、
制御部を介して、前記ディジタル信号に基づいて所定の保護制御演算を実行して電力系統の保護制御を行い、
演算処理部を介して、前記ディジタル信号に変換された前記識別用信号に基づいて前記入力変換基板の種類を識別する
ことを特徴とするディジタル保護制御装置の基板識別方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統を保護制御するディジタル保護制御装置及び基板識別方法に関する。
【背景技術】
【０００２】
一般に、発電所や変電所等のプラントでは、ディジタル保護制御装置によって電力系統に供給されている電力を保護及び制御している。
【０００３】
従来のディジタル保護制御装置としては、非特許文献１に記載されている第二世代ディジタルリレーが知られている。この第二世代ディジタルリレーは、例えば、アナログ入力部、ディジタル演算処理部、整定部、及び出力部を備えて構成される。
【０００４】
アナログ入力部は、折り返し誤差防止用のアナログフィルタ、サンプリングホールド回路、マルチプレクサ、Ａ／Ｄ変換器、及びバッファを備え、電力系統の状態を表す電気信号を高速でサンプリングしてディジタルの電気信号に変換してバッファに格納する。
【０００５】
ディジタル演算処理部は、さらにディジタルフィルタ処理部と保護演算部とに分けられる。ディジタルフィルタ処理部は、ディジタル変換された電気信号をフィルタ処理して保護演算部に渡し、保護演算部は、フィルタ処理された電気信号に基づいて保護制御演算を実行する。保護演算部は、整定部に整定されている保護制御演算に係る各種整定値に基づいて保護制御演算を実行し、出力部を介して保護制御の対象機器に制御出力等を出力する。なお、上記保護制御演算は、一般に電気角３０°の周期で行い、電気信号のサンプリングは、電気角３．７５°又は７．５°の周期Ｔｓで行う。この周期Ｔｓに合わせてフィルタ処理を実行することにより、サンプリングデータの精度を確保している。
【０００６】
ところで、近年では、ディジタル保護制御装置の複合化が進み、さまざまな保護要素に対応したディジタル保護制御装置が開発されている。特に、発電所や変電所では、電力のさまざまな要素や電圧レベル及び電流レベルの計測及び監視が求められている。
但し、全ての保護要素の演算を行うためには、多くのアナログ入力の点数が必要となるため、一つのユニット型ディジタル保護制御装置で、必要となる全てのアナログ入力処理及び演算処理を行うことは、実装スペースや演算時間などの観点から困難な状況である。
【０００７】
そこで、同一装置において、アナログ入力部を変更することで、対応する保護要素を演算して計測処理や監視を行うことのできるディジタル保護制御装置の導入が進められている。このようなディジタル保護制御装置を複数台使用することにより、全ての保護要素を計測及び監視する方法が用いられるようになってきた。
【０００８】
しかしながら、求められる全ての保護要素の演算を実現するためには、アナログ入力部の組み合わせの多様化は避けることができない。また、プラントによってもディジタル保護制御装置の使用形態が異なる。従来では、ディジタル保護制御装置に実装されるアナログ入力部に合わせて、人間の手作業によって演算要素の設定が行われていた。しかし、この作業では人為的なケアレスミスで設定不良が発生するため、設定の確認などの作業時間などに多くの労力が費やされていた。
【０００９】
そこで、実装基板すなわち入力変換基板の認識方法として、ディジタル保護制御装置に実装されている入力変換基板を制御基板に自動認識させることで、かかる設定の簡易化を図る電子基板識別装置が開示されている（特許文献１参照）。特許文献１記載の電子基板識別装置は、各電子基板に自己の保有情報を格納した記憶素子を持たせ、電源投入時にそれぞれ自己の基板固有データを制御用基板の基板データ格納用ＲＡＭに転送する。そして、制御用基板内のデータベースに格納されている各基板固有のコードに基づいてＲＡＭに書き込まれた基板データと照合することにより実装チェックを行い、目的の入力変換基板が適正に実装されているか識別する。これらの処理はディジタル回路により行われる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−６７１０６号公報
【非特許文献】
【００１１】
【非特許文献１】第二世代ディジタルリレー専門委員会，「第二世代ディジタルリレー」，電気共同研究会，第５０巻第１号，平成６年
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来のディジタル保護制御装置の入力変換基板には、ディジタル回路が実装されていないものも多い。そのため、特許文献１記載の識別方法を実現するためには、入力変換基板に新たにディジタル回路を設置し、かつ、入力変換基板と制御基板との間でディジタル信号を伝送するためのディジタル通信回線を設置する必要がある。
【００１３】
本発明は、このような事情に鑑みてなされたものであり、ディジタル保護制御装置内の入力変換基板にディジタル回路及びディジタル通信回線が実装されていない場合でも、入力変換基板の種類を識別できるディジタル保護制御装置及び基板識別方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明のディジタル保護制御装置は、保護要素ごとに設けられ、入力される電力系統のアナログ信号に対し所定の変換処理を行うとともに変換後のアナログ信号を出力する入力変換部と、自己の基板を識別するためのアナログ信号である識別用信号を出力する識別用信号出力部とを有する入力変換基板を備えるとともに、前記入力変換基板から通信回線を介して供給されるアナログ信号をディジタル信号に変換して入力する入力部と、前記ディジタル信号に基づいて所定の保護制御演算を実行して電力系統の保護制御を行う制御部と、前記ディジタル信号に変換された前記識別用信号に基づいて前記入力変換基板の種類を識別する演算処理部とを有する制御基板、を備える。
【００１５】
また、本発明のディジタル保護制御装置の基板識別方法は、ディジタル保護制御装置に備わる入力変換基板が、保護要素ごとに設けられる入力変換部を介して、外部から入力される電力系統のアナログ信号に対し所定の変換処理をするとともに変換後のアナログ信号を出力し、識別信号出力部を介して、自己の基板を識別するためのアナログ信号である識別用信号を出力し、前記ディジタル保護制御装置内に備わる制御基板が、入力部を介して、前記入力変換基板から供給されるアナログ信号をディジタル信号に変換して入力し、制御部を介して、前記ディジタル信号に基づいて所定の保護制御演算を実行して電力系統の保護制御を行い、演算処理部を介して、前記ディジタル信号に変換された前記識別用信号に基づいて前記入力変換基板の種類を識別する。
【発明の効果】
【００１６】
本発明によれば、ディジタル保護制御装置内の入力変換基板にディジタル回路及びディジタル通信回線を新たに設置することなく、入力変換基板の種類を識別することができる。また、アナログフィルタなどのアナログ回路の劣化・故障の検出と、入力変換基板の識別を同時に実現することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係るディジタル保護制御装置の構成を示すブロック図である。
【図２】上記第１の実施形態に係るディジタル保護制御装置の識別用信号出力部の構成の一例を示す図である。
【図３】上記第１の実施形態に係るディジタル保護制御装置の信号処理例を説明する図である。
【図４】上記第１の実施形態に係るディジタル保護制御装置のＲＯＭに格納されている基板情報データベースの一例を示す図である。
【図５】本発明の第２の実施形態に係るディジタル保護制御装置の構成を示すブロック図である。
【図６】上記第２の実施形態に係るディジタル保護制御装置の信号処理例を説明する図である。
【図７】上記第２の実施形態に係るディジタル保護制御装置のＲＯＭに格納されている基板情報データベースの一例を示す図である。
【図８】上記第２の実施形態に係るディジタル保護制御装置のＲＯＭに格納されている基板情報データベースの一例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について図面を参照して詳細に説明する。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るディジタル保護制御装置の構成を示すブロック図である。
【００２０】
図１に示すように、ディジタル保護制御装置１００は、入力変換基板１と、制御基板２と、整定部３と、ディジタル入出力部４と、各部に電源を供給する制御電源部５と、を備えて構成される。入力変換基板１は、通信回線１３ａ，１３ｂ，…，１３ｉ及び識別用通信回線３２を通して制御基板２に接続されている。
【００２１】
[入力変換基板１]
入力変換基板１は、保護要素ごとに設けられ、入力される電力系統のアナログ信号に対し所定の変換処理を行う入力変換部１０と、自己の基板を識別するアナログ信号である識別用信号を出力する識別用信号出力部３１と、を備える。
【００２２】
入力変換部１０は、外部（保護対象）から外部入力部に入力されたアナログ信号を予め設定した電圧レベルのアナログ信号に変換する。
入力変換部１０は、外部からの電流や電流などのアナログ信号に対して所定の変換処理を行う補助トランス１１ａ，１１ｂ，…，１１ｉと、種々の抵抗乗数を持つ抵抗回路１２ａ，１２ｂ…，１２ｉとを備え、入力アナログ信号を電圧信号に変換する。入力変換部１０の各チャンネル（この例ではＡ〜Ｉ）に対応して設けられた各々の抵抗回路１２ａ，１２ｂ…，１２ｉは、通信回線１３ａ，１３ｂ，…，１３ｉを通して制御基板２に接続されている。
【００２３】
なお、以下の説明において、各チャンネルの補助トランス１１ａ，１１ｂ，…，１１ｉを特に区別しない場合には、補助トランス１１と記す。また、各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉを特に区別しない場合には、抵抗回路１２と記す。
【００２４】
識別用信号出力部３１は、入力変換基板１の基板種類を識別するための基板情報（固有情報）を含む識別用信号を出力する。具体的には、識別用信号出力部３１は、アナログ信号である識別用信号として基本波の整数倍の高調波信号を用いる。本実施形態では、高調波信号は、定格周波数の１２倍の周波数の交流信号である第１２高調波（以下、ｆ１２高調波という）信号を用いる。また、識別用信号出力部３１は、このｆ１２高周波信号と所定の電圧レベルとの時間変化のパターンを識別用信号として出力する。
【００２５】
識別用信号出力部３１は、通信回線１３ａ，１３ｂ，…，１３ｉとは別の識別用通信回線３２を介して制御基板２に接続され、識別用信号は、識別用通信回線３２を通じて制御基板２に伝送される。
【００２６】
図２は、識別用信号出力部３１の構成の一例を示す図である。
【００２７】
図２に示すように、識別用信号出力部３１は、ｆ１２高調波発生部３１ａと、タイミング制御部３１ｂと、を備える。
【００２８】
ｆ１２高調波発生部３１ａは、ｆ１２高調波信号を発生する。
【００２９】
タイミング制御部３１ｂは、ｆ１２高調波発生部３１ａにより発生したｆ１２高調波信号の出力タイミングを制御し、ｆ１２高周波信号と所定の電圧レベルとの時間変化のパターンを出力する。例えば、識別用信号出力部３１は、１ミリ秒毎に振幅０．１Ｖのｆ１２高調波を重畳／非重畳するといった特定のパターンを持つアナログ信号を出力する。
【００３０】
ところで、従来の保護継電装置には、アナログフィルタ及びＡ／Ｄ変換器などのアナログ回路、又はアナログ信号を中継する信号ケーブルの健全性を確認するために、制御基板の入力段へのアナログ信号に高調波信号を重畳し、重畳した高調波信号によりアナログ回路又は信号ケーブルの健全性を監視するものがある。上記高調波信号には、例えば定格周波数の１２倍の周波数の交流信号であるｆ１２高調波を用いる。ｆ１２高調波を用いると、保護演算処理の演算周期を電気角３０°とした場合、サンプリングするタイミングが１サイクル１２回で０（伝送零点）になるので簡易な構成で実現できる。具体的には、従来の保護継電装置には、制御基板にアナログ回路の故障・劣化の検出のため、定格周波数の１２倍の周波数の交流信号であるｆ１２高調波をアナログ回路に印加し、アナログ回路を通過後のｆ１２高調波を抽出し、減衰率を検出することで、アナログ回路の健全性を確認する機構を備えている。
【００３１】
本実施形態のディジタル保護制御装置１００は、従来、上記アナログ回路の健全性を確認するため設置されていたｆ１２高調波重畳機構を、識別用信号出力部３１の識別用信号の生成部として用いる。但し、ディジタル保護制御装置１００の識別用信号出力部３１と従来の保護継電装置のｆ１２高調波重畳機構とは、下記の点で異なる。すなわち、従来の保護継電装置は、制御基板の入力部、又は制御基板の内部でｆ１２高調波を印加してｆ１２高調波の減衰率を測定している。これに対して、本実施形態のディジタル保護制御装置１００は、ｆ１２高調波の印加場所が制御基板２ではなく入力変換基板１内で印加される。また、入力変換基板１内で生成されるｆ１２高調波は、入力変換基板１の識別用信号として所定のタイミングで設定されている。換言すれば、本実施形態のディジタル保護制御装置１００では、ｆ１２高調波を印加するタイミングは、入力変換基板１独自で設定される。また、識別用信号出力部３１のｆ１２高調波発生部３１ａは、アナログ回路の健全性判定用としてのｆ１２高調波出力を兼ねている。このように、本実施形態のディジタル保護制御装置１００は、従来の保護継電装置のｆ１２高調波重畳機構を識別用信号出力部３１として用いることで、新たな部材の追加を避けつつ、入力変換基板１の識別と故障検出とを同時に実施することができる。
【００３２】
[制御基板２]
図１に戻って、制御基板２は、チャンネル（Ａ〜Ｉ）ごとに、アナログフィルタ回路１４ａ，１４ｂ，…，１４ｉと、サンプリングホールド回路１５ａ，１５ｂ，…，１５ｉと、マルチプレクサ１６と、Ａ／Ｄ変換器１７と、演算処理部２４と、アナログフィルタ３３と、サンプリングホールド回路３４と、を備える。上記アナログフィルタ回路１４ａ，１４ｂ，…，１４ｉ、サンプリングホールド回路１５ａ，１５ｂ，…，１５ｉ、マルチプレクサ１６、Ａ／Ｄ変換器１７、アナログフィルタ３３、及びサンプリングホールド回路３４は、入力変換基板１から通信回線１３及び識別用信号線３２を介して供給されるアナログ信号をディジタル信号に変換して入力して入力する入力部を構成する。
【００３３】
演算処理部２４は、高調波除去ディジタルフィルタ１８、ｆ１２高調波抽出ディジタルフィルタ１９、バッファ２０、バッファ２１、ＣＰＵ（Central Processing Unit）２２、及びＲＯＭ（Read Only Memory）２３を含んで構成される。演算処理部２４を構成する各部は、システムバス（ＢＵＳ）に接続され、システムバス（ＢＵＳ）を通じて相互に通信可能に接続されている。
【００３４】
なお、以下の説明において、アナログフィルタ１４ａ，１４ｂ，…，１４ｉを特に区別しない場合には、アナログフィルタ１４と記す。また、サンプリングホールド回路１５ａ，１５ｂ，…，１５ｉを特に区別しない場合には、サンプリングホールド回路１５と記す。また、入力変換基板１及び制御基板２の各チャンネル（Ａ〜Ｉ）による信号の流れは、図１二点鎖線で囲んで示している。
【００３５】
アナログフィルタ１４は、入力されたアナログ信号から不要な高調波成分を除去してサンプリングホールド回路１５へ出力する、折り返し誤差防止用フィルタである。本実施形態では、アナログフィルタ１４は、サンプリング周波数（例えば電気角３０°）の１／２以下の周波数成分（直流電圧を含む）及び定格周波数帯の電圧（アナログ信号）のみ通過し、それ以外の周波数成分の電圧（アナログ信号）はノイズとして所定の割合で減衰される。
【００３６】
サンプリングホールド回路１５ａ，１５ｂ，…，１５ｉは、各々、マルチプレクサ１６の各チャンネルの入力端と接続している。サンプリングホールド回路１５は、供給されたアナログ信号をサンプリング間隔ごとにサンプリングして保持し、マルチプレクサ１６に出力する。
【００３７】
マルチプレクサ１６は、複数の入力端（チャンネル）を備え、これら複数の入力端に入力された複数のアナログ信号から一のアナログ信号を選択してＡ／Ｄ変換器１７に出力する。すなわち、マルチプレクサ１６は、入力端（チャンネル）ごとに入力変換基板１から対応する通信回線１３を介して供給されるアナログ信号からひとつのアナログ信号を選択して出力する。マルチプレクサ１６の選択処理は、例えば時分割で行われる。マルチプレクサ１６は、サンプリングホールド回路１５ａ，１５ｂ，…，１５ｉとの接続（チャンネル）を時分割で順次切り変えて、入力される複数のアナログ信号を切り換える。本実施形態のマルチプレクサ１６は、一例として１６チャンネルに対応する。
【００３８】
Ａ／Ｄ変換器１７は、入力変換基板１から通信回線１３及び識別用通信回線３２を介して供給されるアナログ信号をディジタル信号に変換して演算処理部２４の高調波除去ディジタルフィルタ１８及びｆ１２高調波抽出ディジタルフィルタ１９に出力する。
【００３９】
高調波除去ディジタルフィルタ１８は、所定の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧及び直流電圧を除去するバンドパスフィルタである。
【００４０】
ｆ１２高調波抽出ディジタルフィルタ１９は、ｆ１２高調波周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧及び直流電圧を除去するバンドパスフィルタである。
【００４１】
バッファ２０及びバッファ２１は、それぞれ高調波除去ディジタルフィルタ１８及びｆ１２高調波抽出ディジタルフィルタ１９から供給されたデータを一時的に保持して出力する。
【００４２】
ＣＰＵ２２は、制御基板２全体の制御を行うとともに、ＲＯＭ２３に格納されたプログラムを実行することにより、制御基板２に接続された入力変換基板１の基板種類を識別する。この識別のタイミングは、例えば入力変換基板１と制御基板２を接続したときであるが、どのようなタイミングでもよい。また、ＣＰＵ２２は、バッファ２１に蓄えられたｆ１２高調波データを用いることで、運用時を含めて常時チェックが可能である。
【００４３】
また、ＣＰＵ２２は、電力系統の保護を行う保護制御処理を行う制御部としての機能と、バッファ２１に蓄えられたｆ１２高調波の振幅を検出し、アナログフィルタ１４などのアナログ回路の健全性を判定する監視機能とを有する。なお、入力変換基板１の基板種類を識別する演算処理部と、保護制御処理を行う制御部とは、別回路であってもよい。
【００４４】
ＲＯＭ２３は、ＣＰＵ２２が実行するプログラム及び、種々のデータを記憶する。また、ＲＯＭ２３には、ディジタル保護制御装置１００が入力変換基板１の基板種類を識別する際に参照する基板情報データベースが構築されている。
【００４５】
アナログフィルタ３３及びサンプリングホールド回路３４は、入力変換基板１の識別用信号出力部３１から識別用通信回線３２を介して供給される識別用信号を処理する。
【００４６】
アナログフィルタ３３は、上記アナログフィルタ回路１４と同様の機能を備え、入力されたアナログ信号から不要な高調波成分を減衰してサンプリングホールド回路３４に出力する。
【００４７】
サンプリングホールド回路３４は、上記サンプリングホールド回路１５と同様の機能を備え、供給されたアナログ信号をサンプリング間隔ごとにサンプリングして保持し、マルチプレクサ１６に出力する。
【００４８】
[整定部３]
整定部３は、電力系統や電力機器を保護するため、継電器等の外部機器１１０の動作を規定した整定値を設定する。整定部３は、操作部３ａ及び表示部３ｂを備え、監視員等が操作部３ａ及び表示部３ｂを使用して上記整定値を設定する。整定部３により設定された整定値は、システムバス（ＢＵＳ）を介してＲＯＭ２３に保存される。
【００４９】
[ディジタル入出力部４]
ディジタル入出力部４は、ＣＰＵ２２の制御に基づいて、継電器等の外部機器１１０を制御するとともに、外部機器１１０から状態情報を取得する。
【００５０】
[制御電源部５]
制御電源部５は、ディジタル保護制御装置１００の各部へ電力を供給する電源である。制御電源部５は、例えばＤＣ−ＤＣコンバータが適用される。制御電源部５は、入力変換基板１、制御基板２及び整定部３の各部に直流５Ｖの電圧を供給し、ディジタル入出力部４の入力部と出力部（いずれも図示略）に対し、それぞれ直流５Ｖと直流１５Ｖの電圧を供給する。
【００５１】
以下、上述のように構成されたディジタル保護制御装置１００の動作について説明する。
まず、ディジタル保護制御装置１００の信号処理例について説明する。
【００５２】
図３は、ディジタル保護制御装置１００の信号処理例を説明する図である。図３では、入力変換基板１内の識別用信号出力部３１から出力された電圧の変化も簡易的に示している。
【００５３】
入力変換基板１内の識別用信号出力部３１は、交流電圧である識別用信号（Ｓｊ１）を生成し、識別用通信回線３２に出力する。識別用信号（Ｓｊ１）として、例えば１ミリ秒毎に振幅０．１Ｖのｆ１２高調波を重畳／非重畳するといった特定のパターンを持つアナログ信号を出力したとする。
【００５４】
識別用信号（Ｓｊ１）（図３ａ．参照）は、識別用通信回線３２を経由して、制御基板２内のアナログフィルタ３３に送られる。アナログフィルタ３３は、例えばサンプリング周波数の１／２以下の周波数成分（直流電圧を含む）及び定格周波数帯の電圧のみ通過させ、それ以外の周波数成分の電圧はノイズとして所定の割合で減衰させる（図３ｂ．参照）。識別用信号（Ｓｊ１）は、基本波のｆ１２高調波すなわち、定格周波数の１２倍の周波数の交流信号である。よって、識別用信号（Ｓｊ１）は、アナログフィルタ３３により、所定の割合（例えば５０％）に減衰されるとともに、振幅が減衰され（ここでは振幅０．０５Ｖとなる）、アナログ信号（Ｓｊ２）となる。
【００５５】
アナログフィルタ３３を通過したアナログ信号（Ｓｊ２）は、各チャンネルのサンプリングホールド回路３４でサンプリングされ、マルチプレクサ１６でチャンネルを順次切り替えながらＡ／Ｄ変換器１７に供給される。
【００５６】
Ａ／Ｄ変換器１７は、アナログ信号（Ｓｊ２）をディジタル信号（Ｓｊ３）に変換して出力する（図３ｃ．参照）。なお、図３以下の各図の波形において、説明の便宜上、ディジタル信号をアナログ信号の波形で示しているが、実際にはディジタル信号である。この例の場合、ディジタル信号（Ｓｊ３）の電圧値は振幅０．０５Ｖの交流値である。ディジタル信号（Ｓｊ３）は、高調波除去ディジタルフィルタ１８及びｆ１２高調波抽出ディジタルフィルタ１９に転送される。
【００５７】
高調波除去ディジタルフィルタ１８は、所定の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧及び直流電圧を除去する（図３ｄ．参照）。この例の場合、ディジタル信号（Ｓｊ３）は、定格周波数の１２倍の周波数の交流信号であるため、高調波除去ディジタルフィルタ１８でカットされ、通過後のディジタル信号（Ｓｊ４）の電圧値は０Ｖとなる。高調波除去ディジタルフィルタ１８を通過したディジタル信号（Ｓｊ４）は、一旦バッファ２０に蓄えられる。
【００５８】
ｆ１２高調波抽出ディジタルフィルタ１９は、定格周波数の１２倍の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧及び直流電圧を除去する。ディジタル信号（Ｓｊ３）は、定格周波数の１２倍の周波数の交流信号であるため、ｆ１２高調波抽出ディジタルフィルタ１９では除去されず、通過後のディジタル信号（Ｓｊ３）の最大０．０５Ｖの交流値となる（図３ｅ．参照）。ｆ１２高調波抽出ディジタルフィルタ１９を通過したディジタル信号（Ｓｊ３）は、一旦バッファ２１に蓄えられる。
【００５９】
バッファ２０及びバッファ２１に、高調波除去ディジタルフィルタ１８及びｆ１２高調波抽出ディジタルフィルタ１９からのディジタル信号が揃ったことがＣＰＵ２２に通知されると、ＣＰＵ２２はこれらのデータを読み出す。ＣＰＵ２２は、バッファ２１から読み出した識別用チャンネルのディジタル信号（Ｓｊ３）の時間変化のパターンを、制御基板２内のＲＯＭ２３に格納されている基板情報データベースと照合することで、実装されている入力変換基板１の基板種類を判定する。なお、上記基板情報データベースの詳細については、図４により後述する。
【００６０】
また、ＣＰＵ２２は、バッファ２１に蓄えられたｆ１２高調波の振幅を検出し、上記アナログ回路の健全性を判定する。
【００６１】
図４は、上記ＲＯＭ２３に格納されている基板情報データベースの一例を示す図である。
【００６２】
図４に示すように、基板情報データベースには、電圧レベルの時間変化のパターンと基板の種類とを対応させたテーブル２５が保管されている。
【００６３】
図４の例では、基板情報データベースのテーブル２５には、１ミリ秒毎に周波数定格の１２倍の周波数（振幅０．０５Ｖ）と電圧０Ｖとを交互に繰り返す電圧レベルの時間変化のパターンを有する場合の基板の種類「基板Ａ」、２ミリ秒毎に周波数定格の１２倍の周波数（振幅０．０５Ｖ）と電圧０Ｖとを交互に繰り返す電圧レベルの時間変化のパターンを有する場合の基板の種類「基板Ｂ」、３ミリ秒毎に周波数定格の１２倍の周波数（振幅０．０５Ｖ）と電圧０Ｖとを交互に繰り返す電圧レベルの時間変化のパターンを有する場合の基板の種類「基板Ｃ」、及び、電圧レベルの時間変化のパターンなしの場合の「実装基板なし」が格納されている。
【００６４】
ＣＰＵ２２は、上記テーブル２５を参照して、バッファ２１から読み出したディジタル信号（Ｓｊ３）の電圧レベルの時間変化のパターンに基づいて、対応する実装基板である入力変換基板１の種類を判定する。
【００６５】
例えば、図４の「基板Ａ」に示すように、バッファ２１から読み出されたディジタル信号（Ｓｊ３）の電圧レベルの時間変化のパターンが、１ミリ秒毎に振幅０．０５Ｖで定格の１２倍の周波数と、電圧０Ｖとが交互に検出されている場合、ＣＰＵ２２は、基板情報データベースのテーブル２５を参照して、実装基板すなわち入力変換基板１の種類は基板Ａであると判定する。
【００６６】
また、図４の「基板Ｂ」に示すように、バッファ２１から読み出されたディジタル信号（Ｓｊ３）の電圧レベルの時間変化のパターンが、２ミリ秒毎に振幅０．０５Ｖで定格の１２倍の周波数と、電圧０Ｖとが交互に検出されている場合、ＣＰＵ２２は、基板情報データベースのテーブル２５を参照して、入力変換基板１の種類は基板Ｂであると判定する。
【００６７】
また、図４の「基板Ｃ」に示すように、バッファ２１から読み出されたディジタル信号（Ｓｊ３）の電圧レベルの時間変化のパターンが、３ミリ秒毎に振幅０．０５Ｖで定格の１２倍の周波数と、電圧０Ｖとが交互に検出されている場合、ＣＰＵ２２は、基板情報データベースのテーブル２５を参照して、入力変換基板１の種類は基板Ｃであると判定する。
【００６８】
また、図４の「実装なし」に示すように、バッファ２１から読み出されたディジタル信号（Ｓｊ３）の電圧レベルの時間変化のパターンがない場合、ＣＰＵ２２は、基板情報データベースのテーブル２５を参照して、入力変換基板１の実装なしと判定する。
【００６９】
以上説明したように、本実施形態に係るディジタル保護制御装置１００は、保護要素ごとに設けられ、入力される電力系統のアナログ信号に対し所定の変換処理を行う入力変換部１０を有する入力変換基板１と、ディジタル信号に変換された識別用信号に基づいて入力変換基板１の種類を識別する演算処理部２４を有する制御基板２と、を備える。入力変換基板１は、保護要素ごとに設けられ、入力される電力系統のアナログ信号に対し所定の変換処理を行う入力変換部１０と、自己の基板を識別するアナログ信号である識別用信号を出力する識別用信号出力部３１と、を備える。
【００７０】
このように、ディジタル保護制御装置１００は、入力変換基板１にアナログ信号である識別用信号を出力する識別用信号出力部３１を設けるとともに、入力変換基板１と制御基板２を識別用通信回線３２により接続し、識別用信号（アナログ信号）を入力変換基板１から制御基板２に伝送する構成を有する。例えば、入力変換基板１から識別用信号（アナログ信号）として、ｆ１２高調波を制御基板２に伝送する。また、制御基板２のＣＰＵ２２は、制御基板２に接続された入力変換基板１の基板種類を識別する。
【００７１】
この構成により、ディジタル保護制御装置に実装されている入力変換基板の識別を、ディジタル回路及びディジタル通信回線を新たに設置することなく、また両者を同一の機構を用いて実現することができる。
【００７２】
例えば、入力変換基板１がディジタル回路及びディジタル通信回線を実装していない場合であっても、識別用信号出力部３１が出力する識別用信号（アナログ信号）に含まれる基板情報（固有情報）を解析して入力変換基板１の種類を識別することができる。すなわち、従来では、ディジタル保護制御装置に実装されるアナログ入力部に合わせて、人間の手作業と目視確認によって入力変換基板を識別していたので、入力変換基板を間違って実装するリスクがあった。特に、入力変換基板が複数ある場合、入れ間違えるリスクは大きくなり、設定の確認などの作業時間などに多くの労力が費やされていた。本実施形態では、入力変換基板１がアナログ基板であっても、また入力変換基板１にディジタル回路を設置したり、入力変換基板１と制御基板２間にディジタル通信回線を設置することなく、入力変換基板（アナログ基板）を識別することができ、ヒューマンエラーを未然に防ぐことができる。
【００７３】
また、本実施形態では、アナログフィルタ１４などのアナログ回路の劣化・故障の検出も可能である。この場合、識別用信号出力部３１は、ｆ１２高調波信号と所定の電圧レベルとの時間変化のパターンを識別用信号として出力することで、新たな部材の追加を避けつつ、入力変換基板１の識別と故障検出とを同時に実施することができる。
【００７４】
［変形例］
第１の実施形態は、入力変換基板１に識別用信号（アナログ信号）を出力する識別用信号出力部３１を設けるとともに、入力変換基板１と制御基板２を通信回線１３とは別に識別用通信回線３２で接続し、識別用通信回線３２を通じて識別用信号を入力変換基板１から制御基板２に伝送する例について説明した。以下、識別用通信回線３２を設置しない例について説明する。
【００７５】
前記図１において、ディジタル保護制御装置１００は、複数の通信回線１３ａ，１３ｂ，…，１３ｉに未使用、すなわちチャンネルが割り当てられていない通信回線１３が存在する場合、チャンネルが割り当てられていない通信回線１３を、識別用通信回線として使用することも可能である。
チャンネルが割り当てられていない通信回線１３が存在する場合、識別用信号出力部３１は、チャンネルが割り当てられていない通信回線１３を利用して識別用信号を制御基板２に伝送する。これにより、未使用の通信回線１３を有効に活用することができ、識別用通信回線３２を新たに設置することが不要になる効果がある。
【００７６】
（第２の実施形態）
入力変換基板１と制御基板２との間の通信では、アナログ信号の伝達に多くの回線を要するため、基板種類の識別用に設置できる回線数は限られている。
そこで、第２の実施形態では、より少ない回線数増設による基板情報の伝達技術を確立する。本実施形態は、識別用通信回線３２を用いない例である。
【００７７】
図５は、本発明の第２の実施形態に係るディジタル保護制御装置の構成を示すブロック図である。図１と同一構成部分には、同一符号を付して重複箇所の説明を省略する。
【００７８】
図５に示すように、ディジタル保護制御装置１００Ａは、入力変換基板１Ａと、制御基板２と、整定部３と、ディジタル入出力部４と、各部に電源を供給する制御電源部５と、を備えて構成される。入力変換基板１Ａは、通信回線１３ａ，１３ｂ，…，１３ｉを通して制御基板２に接続されている。
【００７９】
[入力変換基板１Ａ]
入力変換基板１Ａは、補助トランス１１ａ，１１ｂ，…，１１ｉ及び抵抗回路１２ａ，１２ｂ…，１２ｉからなり、入力されたアナログ信号を適当な電圧レベルのアナログ信号に変換する入力変換部１０と、各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉの後段に配置され、各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉから出力されるアナログ信号に、識別用信号出力部３１Ａからの各チャンネルの識別用信号を加算する加算器３５ａ，３５ｂ，…，３５ｉと、交流電圧である識別用信号（アナログ信号）をチャンネル毎に生成し、各チャンネルの加算器３５ａ，３５ｂ，…，３５ｉに供給する識別用信号出力部３１Ａと、を備える。なお、以下の説明において、加算器３５ａ，３５ｂ，…，３５ｉを特に区別しない場合には、加算器３５と記す。
【００８０】
このように、ディジタル保護制御装置１００Ａは、チャンネルを特定する各チャンネルの識別用信号を出力する識別用信号出力部３１Ａを有し、入力変換基板１Ａ内の各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉの後段に、抵抗回路１２ａ，１２ｂ，…，１２ｉから出力されるアナログ信号に各チャンネルの識別用信号を加算する加算器３５ａ，３５ｂ，…，３５ｉを配置している点で、図１に示したディジタル保護制御装置１００の構成と異なっている。
【００８１】
一方、制御基板２の演算処理部２４は、入力変換基板１Ａから伝送された各チャンネルの識別用信号に基づいて、入力変換基板１Ａにおける各チャンネルを特定するとともに、各チャンネルを特定結果から入力変換基板１Ａの識別を行う。すなわち、入力変換基板１Ａは、各チャンネルが特定のパターンを有しており、各チャンネルを特定することで入力変換基板１Ａの種類を識別することができる。
【００８２】
以下、上述のように構成されたディジタル保護制御装置１００Ａの動作について説明する。
まず、ディジタル保護制御装置１００Ａの信号処理例について説明する。
【００８３】
図６は、ディジタル保護制御装置１００Ａの信号処理例を説明する図である。図６では、入力変換基板１Ａ内の識別用信号出力部３１Ａから出力された電圧の変化も簡易的に示している。
入力変換基板１Ａ内の識別用信号出力部３１Ａは、交流電圧である各チャンネルの識別用信号（Ｓａ１〜Ｓｉ１）をチャンネル毎に生成し、各チャンネルの加算器３５ａ，３５ｂ，…，３５ｉに供給する。
【００８４】
加算器３５ａ，３５ｂ，…，３５ｉはそれぞれ、供給された各チャンネルの識別用信号（Ｓａ１〜Ｓｉ１）を、各チャンネルの補助トランス１１ａ，１１ｂ，…，１１ｉ及び抵抗回路１２ａ，１２ｂ，…，１２ｉにより変換されたアナログ信号に印加する。ここでは、各チャンネルの識別用信号（Ｓａ１〜Ｓｉ１）として、例えば１ミリ秒毎に振幅０．１Ｖのｆ１２高調波を重畳／非重畳するといった特定のパターンを持つアナログ信号を出力したとする。
各チャンネルの識別用信号（Ｓａ１〜Ｓｉ１）を印加されたアナログ信号は、各チャンネルの通信回線１３ａ，１３ｂ，…，１３ｉを経由して、制御基板２のアナログフィルタ回路１４ａ，１４ｂ，…，１４ｉに送られる（図６ａ．参照）。
【００８５】
アナログフィルタ回路１４ａ，１４ｂ，…，１４ｉでは、例えばサンプリング周波数の１／２以下の周波数成分（直流電圧を含む）及び定格周波数帯の電圧のみ通過させ、それ以外の周波数成分の電圧はノイズとして特定の割合で減衰させる（図６ｂ．参照）。この例の場合、各チャンネルの識別用信号（Ｓａ１〜Ｓｉ１）は、基本波のｆ１２高調波すなわち、定格周波数の１２倍の周波数の交流信号である。よって、各チャンネルの識別用信号（Ｓａ１〜Ｓｉ１）は、アナログフィルタ回路１４ａ，１４ｂ，…，１４ｉにより、所定の割合（ここでは例えば５０％）に減衰され、振幅が減衰され（ここでは振幅０．０５Ｖとなる）、アナログ信号（Ｓａ２〜Ｓｉ２）となる。
【００８６】
アナログフィルタ回路１４ａ，１４ｂ，…，１４ｉを通過したアナログ信号（Ｓａ２〜Ｓｉ２）は、各チャンネルのサンプリングホールド回路１５ａ，１５ｂ…，１５ｉでサンプリングされ、マルチプレクサ１６でチャンネルを順次切り替えながらＡ／Ｄ変換器１７に供給される。
【００８７】
Ａ／Ｄ変換器１７は、アナログ信号（Ｓａ２〜Ｓｉ２）をディジタル信号（Ｓａ３〜Ｓｉ３）に変換して、バッファ２０及びバッファ２１に出力する（図６ｃ．参照）。この例の場合、ディジタル信号（Ｓａ３〜Ｓｉ３）の電圧値は、振幅０．０５Ｖの交流値である。ディジタル信号（Ｓａ３〜Ｓｉ３）は、高調波除去ディジタルフィルタ１８及びｆ１２高調波抽出ディジタルフィルタ１９に転送される。
【００８８】
高調波除去ディジタルフィルタ１８は、所定の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧及び直流電圧を除去する（図６ｄ．参照）。この例の場合、ディジタル信号（Ｓａ３〜Ｓｉ３）は定格周波数の１２倍の周波数の交流信号であるため、高調波除去ディジタルフィルタ１８でカットされ、通過後のディジタル信号（Ｓａ４〜Ｓｉ４）の電圧値は０Ｖとなる。高調波除去ディジタルフィルタ１８を通過したディジタル信号（Ｓａ４〜Ｓｉ４）は、一旦バッファ２０に蓄えられる。
【００８９】
ｆ１２高調波抽出ディジタルフィルタ１９は、定格周波数の１２倍の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧及び直流電圧を除去する。この例の場合、ディジタル信号（Ｓａ３〜Ｓｉ３）は、定格周波数の１２倍の周波数の交流信号であるため、ｆ１２高調波抽出ディジタルフィルタ１９では除去されず、通過後のディジタル信号（Ｓａ３〜Ｓｉ３）の最大０．０５Ｖの交流値となる（図６ｅ．参照）。ｆ１２高調波抽出ディジタルフィルタ１９を通過したディジタル信号（Ｓｊ３〜Ｓｉ３）は、一旦バッファ２１のバッファ回路（図示略）に蓄えられる。
【００９０】
バッファ２０及びバッファ２１に各チャンネルのディジタル信号（Ｓａ４〜Ｓｉ４，Ｓａ３〜Ｓｉ３）が揃ったことがＣＰＵ２２に通知されると、ＣＰＵ２２はこれらのデータを読み出す。ＣＰＵ２２は、バッファ２１から読み出された各チャンネルのディジタル信号（Ｓａ３〜Ｓｉ３）の時間変化のパターンを、制御基板２内のＲＯＭ２３に格納されている基板情報データベースと照合することで、実装されている入力変換基板１Ａの基板種類を判定する。
【００９１】
また、ＣＰＵ２２は、バッファ２１に蓄えられたｆ１２高調波の振幅を検出し、各チャンネルのアナログ回路の健全性を判定する。
【００９２】
図７及び図８は、図５のＲＯＭ２３に格納されている基板情報データベースの一例を示す図である。図７は、基板の種類「基板Ａ」の各チャンネル（Ａ〜Ｉ）の電圧レベルの時間変化のパターンを示し、図８は、基板の種類「基板Ａ」の各チャンネル（Ａ〜Ｉ）の電圧レベルの時間変化のパターンを示す。
【００９３】
図７及び図８に示すように、基板情報データベースには、各チャンネル（Ａ〜Ｉ）の電圧レベルの時間変化のパターンの組み合わせと基板の種類とを対応させたテーブル２５Ａが保管されている。
【００９４】
図７及び図８の例では、基板情報データベースのテーブル２５Ａには、各チャンネル（Ａ〜Ｉ）のすべてが、１ミリ秒毎に周波数定格の１２倍の周波数（振幅０．０５Ｖ）と電圧０Ｖとを交互に繰り返す電圧レベルの時間変化のパターンを有する場合の基板の種類「基板Ａ」、チャンネルＢのみが常に周波数定格の１２倍の周波数（振幅０．０５Ｖ）で、かつ、チャンネルＢ以外が１ミリ秒毎に周波数定格の１２倍の周波数（振幅０．０５Ｖ）と電圧０Ｖとを交互に繰り返す電圧レベルの時間変化のパターンを有する場合の基板の種類「基板Ｂ」、以下同様に、該当チャンネルの電圧レベルの時間変化パターンが常に周波数定格の１２倍の周波数（振幅０．０５Ｖ）で、その他のチャンネルの電圧レベルは１ミリ秒毎に振幅０．０５Ｖ、定格の１２倍の周波数と、電圧０Ｖが交互に検出されている場合の「基板Ｃ」（図示略）、及び、電圧レベルの時間変化のパターンなしの場合の「実装基板なし」（図示略）が格納されている。
【００９５】
ＣＰＵ２２は、上記テーブル２５Ａを参照して、バッファ２１から読み出したディジタル信号（Ｓａ３〜Ｓｉ３）の電圧レベルの時間変化のパターンに基づいて、対応する実装基板である入力変換基板１Ａの種類を判定する。
【００９６】
例えば、図７に示すように、各チャンネル（Ａ〜Ｉ）のすべてが、１ミリ秒毎に周波数定格の１２倍の周波数（振幅０．０５Ｖ）と電圧０Ｖとを交互に繰り返す電圧レベルの時間変化のパターンを有する場合、ＣＰＵ２２は、基板情報データベースのテーブル２５を参照して、実装基板すなわち入力変換基板１Ａの種類は基板Ａであると判定する。
【００９７】
また、図８に示すように、チャンネルＢのみが常に周波数定格の１２倍の周波数（振幅０．０５Ｖ）で、かつ、チャンネルＢ以外が１ミリ秒毎に周波数定格の１２倍の周波数（振幅０．０５Ｖ）と電圧０Ｖとを交互に繰り返す電圧レベルの時間変化のパターンを有する場合、ＣＰＵ２２は、基板情報データベースのテーブル２５Ａを参照して、実装基板すなわち入力変換基板１Ａの種類は基板Ｂであると判定する。
【００９８】
また、図示は省略するが、該当チャンネルの電圧レベルの時間変化パターンが常に周波数定格の１２倍の周波数（振幅０．０５Ｖ）で、その他のチャンネルの電圧レベルは１ミリ秒毎に振幅０．０５Ｖ、定格の１２倍の周波数と、電圧０Ｖが交互に検出されている場合、入力変換基板１Ａの種類は基板Ｃであると判定する。なお、図７及び図８に示すチャンネルの電圧レベルの時間変化パターンは、一例であり、各チャンネルを特定できるパターンであれば、どのような時間変化パターンでもよい。
【００９９】
また、図示は省略するが、各チャンネル（Ａ〜Ｉ）のすべてにおいてバッファ２１から読み出されたディジタル信号（Ｓｊ３〜Ｓｉ３）の電圧レベルの時間変化のパターンがない場合、ＣＰＵ２２は、基板情報データベースのテーブル２５Ａを参照して、入力変換基板１Ａの実装なしと判定する。
【０１００】
このように、各チャンネルの電圧レベルの時間変化パターンに基づいて、入力変換基板種類を識別することができる。また、基板情報データベースには、各チャンネルの特定パターンと、当該特定パターンを有する各チャンネルを備える入力変換基板１Ａの種類とが対応付けられているので、各チャンネルを特定結果から入力変換基板１Ａの判定を行うことができる。
【０１０１】
以上のように、第２の実施形態に係るディジタル保護制御装置１００Ａは、入力変換基板１Ａが、チャンネルを特定する各チャンネルの識別用信号を出力する識別用信号出力部３１Ａと、各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉの後段に、抵抗回路１２ａ，１２ｂ，…，１２ｉから出力されるアナログ信号に各チャンネルの識別用信号を加算する加算器３５ａ，３５ｂ，…，３５ｉと、を備える。また、制御基板２の演算処理部２４は、入力変換基板１Ａから伝送された各チャンネルの識別用信号に基づいて、入力変換基板１Ａにおける各チャンネルを特定するとともに、各チャンネルを特定結果から入力変換基板１Ａの識別を行う。
【０１０２】
この構成により、第１の実施形態と同様の効果、すなわち入力変換基板１Ａがディジタル回路及びディジタル通信回線を実装していない場合であっても、通信回線を増設することなく、識別用信号出力部３１Ａが出力する識別用信号（アナログ信号）に含まれる基板情報（固有情報）を解析して入力変換基板１Ａの種類を識別することができる。その結果、設定の確認などの作業時間を短縮することができ設置することなく、入力変換基板（アナログ基板）を識別することができ、ヒューマンエラーを未然に防ぐことができる。
【０１０３】
また、第２の実施形態では、入力変換基板１Ａの各チャンネルを特定することができるので、以下の効果を得ることができる。
【０１０４】
（１）各チャンネルで電圧を印加することで、より正確な入力変換基板１Ａの識別が可能になる。
入力変換基板１Ａは、入力されるアナログ信号に対し、図示しないレベル変換器により所定の減衰率でレベル変換を行う。変換の減衰率は、各チャンネルにより個別に設定可能である。一般には、各チャンネルに含まれる抵抗乗数を変えることで、変換時の減衰率を変えている。このため、抵抗乗数が変われば、同じ電圧を印加しても減衰率値が変わる。これにより、当該基板の何チャンネルの減衰率であるか特定することができる。入力変換基板１Ａにおいて、係る倍率のチャンネルがどのように配置されているかを確認することによって、より正確に入力変換基板１Ａを識別することができる。例えば、変換の減衰率が０．１のものがチャンネルＡ、変換の倍率が０．２のものがチャンネルＢ，Ｃであると調べることも可能である。また、このようなチャンネルの配置をもつ入力変換基板が、例えば基板Ａであると識別することができる。
【０１０５】
（２）各チャンネルで電圧を印加することで、より多くのパターンを設定することができるので、より多くの入力変換基板１Ａの識別が可能になる。
【０１０６】
（３）ｆ１２高調波信号と所定の電圧レベルとの時間変化のパターンを識別用信号として用いるので、電圧レベルを変化させることで識別用信号を作成するような態様と異なり、電圧レベルを特別に増減させることなく、各パターンを設定できる。すなわち、電圧印加のマージンを所定に保ったまま実施できるので、入力変換基板１Ａを運用しているときにも入力変換基板１Ａを識別することができる。実際には、入力変換基板１Ａを運用しているときに入力変換基板１Ａを交換するケースは想定しにくいが、入力変換基板１Ａを常時チェックできる利点がある。
【０１０７】
本発明は上記の実施形態例に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
【０１０８】
例えば、上記した実施形態例は本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【０１０９】
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、図１及び図５に示すように、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、又は、ＩＣ（Integrated Circuit）カード、ＳＤ（Secure Digital）カード、光ディスク等の記録媒体に保持することができる。また、本明細書において、時系列的な処理を記述する処理ステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）をも含むものである。
【０１１０】
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【０１１１】
１，１Ａ  入力変換基板
２  制御基板
４  ディジタル入出力部
１１ａ〜１１ｉ  補助トランス
１２ａ〜１２ｉ  抵抗回路
１３ａ〜１３ｉ  通信回線
１４ａ〜１４ｉ，３３  アナログフィルタ（入力部）
１５ａ，１５ｂ…，１５ｉ，３４  サンプリングホールド回路（入力部）
１６  マルチプレクサ（入力部）
１７  Ａ／Ｄ変換器（入力部）
１８  高調波除去ディジタルフィルタ
１９  ｆ１２高調波抽出ディジタルフィルタ
２０，２１  バッファ
２２  ＣＰＵ
２３  ＲＯＭ
２４  演算処理部
２５，２５Ａ  テーブル
３１，３１Ａ  識別用信号出力部
３１ａ  ｆ１２高調波発生部
３１ｂ  タイミング制御部
３２  識別用通信回線
３５ａ〜３５ｉ  加算器
１００，１００Ａ  ディジタル保護制御装置
【図１】
2014197919.tif 000003
【図２】
2014197919.tif 000004
【図３】
2014197919.tif 000005
【図４】
2014197919.tif 000006
【図５】
2014197919.tif 000007
【図６】
2014197919.tif 000008
【図７】
2014197919.tif 000009
【図８】
2014197919.tif 000010