(57)【要約】  行列状に複数配置された画素の列ごとに配置され、対応する列の画素が出力した画素信号に応じた列画素信号を出力する複数の列回路と、複数の列回路が周期的に分けられて複数接続され、接続された列回路のいずれかが出力した列画素信号と、列画素信号を出力した列回路をリセットしたときの列リセット信号とを伝送する複数の水平信号線と、複数の水平信号線のそれぞれによって伝送された列画素信号および列リセット信号のいずれかを選択して順次サンプリングし、同じ列回路から出力された列画素信号と列リセット信号とに基づいた差分信号を増幅して出力する増幅兼選択回路と、を備えた固体撮像装置の駆動方法であって、増幅兼選択回路に、列画素信号をサンプリングする第１の動作と、列リセット信号をサンプリングする第２の動作と、差分信号を増幅して出力する第３の動作との内、少なくとも２つの動作を同時期に並列して行わせると共に、異なる水平信号線に接続されたそれぞれの構成要素に、第１の動作と、第２の動作と、第３の動作とのそれぞれに対応する動作をこの順番で行わせ、第１から第３の動作について、それぞれの構成要素に異なる動作を同じ期間において並列して行わせる。
2017056248.tif 000002
【特許請求の範囲】
【請求項１】
行列状に複数配置された画素の列ごとに配置され、対応する列の前記画素が出力した画素信号に応じた列画素信号を出力する複数の列回路と、
前記複数の列回路が周期的に分けられて複数接続され、接続された前記列回路のいずれかが出力した前記列画素信号と、前記列画素信号を出力した前記列回路をリセットしたときの列リセット信号とを伝送する複数の水平信号線と、
前記複数の水平信号線のそれぞれによって伝送された前記列画素信号および前記列リセット信号のいずれかを選択して順次サンプリングし、同じ前記列回路から出力された前記列画素信号と前記列リセット信号とに基づいた差分信号を増幅して出力する増幅兼選択回路と、
を備えた固体撮像装置の駆動方法であって、
前記増幅兼選択回路に、前記列画素信号をサンプリングする第１の動作と、前記列リセット信号をサンプリングする第２の動作と、前記差分信号を増幅して出力する第３の動作との内、少なくとも２つの動作を同時期に並列して行わせると共に、
異なる前記水平信号線に接続されたそれぞれの構成要素に、前記第１の動作と、前記第２の動作と、前記第３の動作とのそれぞれに対応する動作をこの順番で行わせ、前記第１から第３の動作について、それぞれの構成要素に異なる動作を同じ期間において並列して行わせる、
固体撮像装置の駆動方法。
【請求項２】
前記増幅兼選択回路は、
前記複数の水平信号線のそれぞれに対応し、前記第１の動作において、対応する前記水平信号線によって伝送された前記列画素信号を保持し、前記第２の動作において、対応する前記水平信号線によって伝送された前記列リセット信号を保持するサンプリング容量を具備し、前記第３の動作において、前記サンプリング容量に保持した前記列画素信号と前記列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部と、
前記複数の列出力保持部の全てに対応し、信号を増幅するための第１の帰還容量および第２の帰還容量を具備し、前記第３の動作ごとに、前記列出力保持部から出力された前記差動信号を増幅するための帰還容量を、前記第１の帰還容量または前記第２の帰還容量のいずれか一方に交互に切り替える帰還部と、
前記第３の動作において、前記差動信号を出力する前記列出力保持部に具備した前記サンプリング容量と、切り替えられた前記第１の帰還容量または前記第２の帰還容量との比率に応じて、出力された前記差動信号を増幅して前記差分信号として出力する差動増幅回路と、
を備え、
前記差動増幅回路が前記第３の動作を行っている期間に、
前記第３の動作において前記差動信号を出力する前記列出力保持部が対応する前記水平信号線と異なる前記水平信号線に接続された隣接する前記列回路の内、一方の前記列回路に前記列画素信号を、他方の前記列回路に前記列リセット信号を同時期に並列して出力させ、
前記列画素信号が伝送される前記水平信号線に対応した前記第１の動作を行う前記列出力保持部に、伝送された前記列画素信号を保持させ、
前記列リセット信号が伝送される前記水平信号線に対応した前記第２の動作を行う前記列出力保持部に、伝送された前記列リセット信号を保持させ、
前記第１の動作と、前記第２の動作と、前記第３の動作とが切り替わる間の期間に、差動増幅回路を初期化させる、
請求項１に記載の固体撮像装置の駆動方法。
【請求項３】
前記増幅兼選択回路は、
前記複数の水平信号線のそれぞれに対応し、前記第１の動作において、対応する前記水平信号線によって伝送された前記列画素信号を保持し、前記第２の動作において、対応する前記水平信号線によって伝送された前記列リセット信号を保持するサンプリング容量を具備し、前記第３の動作において、前記サンプリング容量に保持した前記列画素信号と前記列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部と、
前記複数の列出力保持部の全てに対応し、信号を増幅するための第１の帰還容量および第２の帰還容量を具備し、前記第３の動作ごとに、前記列出力保持部から出力された前記差動信号を増幅するための帰還容量を、前記第１の帰還容量または前記第２の帰還容量のいずれか一方に交互に切り替える帰還部と、
前記第３の動作において、前記差動信号を出力する前記列出力保持部に具備した前記サンプリング容量と、切り替えられた前記第１の帰還容量または前記第２の帰還容量との比率に応じて、出力された前記差動信号を増幅して前記差分信号として出力する差動増幅回路と、
を備え、
予め定めた数の異なる前記水平信号線ごとにグループを設定し、同じグループに属する前記水平信号線に接続された異なる前記列回路から同時に、接続されたそれぞれの前記水平信号線に前記列画素信号と前記列リセット信号とを順次出力させ、
前記列画素信号が伝送される前記水平信号線に対応した前記第１の動作を行うそれぞれの前記列出力保持部に、伝送されたそれぞれの前記列画素信号を同時に保持させ、
前記列リセット信号が伝送される前記水平信号線に対応した前記第２の動作を行うそれぞれの前記列出力保持部に、伝送されたそれぞれの前記列リセット信号を同時に保持させ、
前記第３の動作において前記差動信号を出力するそれぞれの前記列出力保持部に、前記差動信号を排他的に出力させ、前記差動信号を出力していない前記列出力保持部に、前記列画素信号と前記列リセット信号との保持状態、または前記差動信号の保持状態を維持させ、
前記第１の動作と、前記第２の動作と、前記第３の動作とが切り替わる間の期間に、差動増幅回路を初期化させる、
請求項１に記載の固体撮像装置の駆動方法。
【請求項４】
前記列回路は、
対応する列において複数の行に配置されたそれぞれの前記画素が出力した前記画素信号に応じたそれぞれの前記列画素信号を保持する信号蓄積部、
を備え、
いずれかの行に配置された前記画素が出力した前記画素信号に応じた前記列画素信号の前記信号蓄積部への保持と、保持されている他の行に配置された前記画素が出力した前記画素信号に応じた前記列画素信号の出力とを、同時期に並列して行わせる、
請求項１から請求項３のいずれか１つの項に記載の固体撮像装置の駆動方法。
【請求項５】
行列状に複数配置された画素の列ごとに配置され、対応する列の前記画素が出力した画素信号に応じた列画素信号を出力する複数の列回路と、
前記複数の列回路が周期的に分けられて複数接続され、接続された前記列回路のいずれかが出力した前記列画素信号と、前記列画素信号を出力した前記列回路をリセットしたときの列リセット信号とを伝送する複数の水平信号線と、
前記複数の水平信号線のそれぞれによって伝送された前記列画素信号および前記列リセット信号のいずれかを選択して順次サンプリングし、同じ前記列回路から出力された前記列画素信号と前記列リセット信号とに基づいた差分信号を増幅して出力する増幅兼選択回路と、
を備え、
前記増幅兼選択回路は、
前記複数の水平信号線のそれぞれに対応し、前記列画素信号をサンプリングする第１の動作において、対応する前記水平信号線によって伝送された前記列画素信号を保持し、前記列リセット信号をサンプリングする第２の動作において、対応する前記水平信号線によって伝送された前記列リセット信号を保持するサンプリング容量を具備し、前記差分信号を増幅して出力する第３の動作において、前記サンプリング容量に保持した前記列画素信号と前記列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部と、
前記複数の列出力保持部の全てに対応し、信号を増幅するための第１の帰還容量および第２の帰還容量を具備し、前記第３の動作ごとに、前記列出力保持部から出力された前記差動信号を増幅するための帰還容量を、前記第１の帰還容量または前記第２の帰還容量のいずれか一方に交互に切り替える帰還部と、
前記第３の動作において、前記差動信号を出力する前記列出力保持部に具備した前記サンプリング容量と、切り替えられた前記第１の帰還容量または前記第２の帰還容量との比率に応じて、出力された前記差動信号を増幅して前記差分信号として出力する差動増幅回路と、
を備えた固体撮像装置であって、
前記差動増幅回路と、前記差動増幅回路から最も遠くの位置に配置される前記列出力保持部に具備した前記サンプリング容量との間の配線長が、この前記サンプリング容量と、前記水平信号線において最も遠くの位置に配置される前記列回路との間の前記水平信号線の配線長よりも短くなるように、前記増幅兼選択回路に備えたそれぞれの構成要素を近傍に配置する、
固体撮像装置。
【請求項６】
第１の半導体基板と第２の半導体基板とが、基板間接続部によって電気的に接続された構成であって、
少なくとも、行列状に複数配置された前記画素は、
光が入射する前記第１の半導体基板に形成され、
少なくとも、前記増幅兼選択回路は、
前記第１の半導体基板に光が入射する側の面と反対側の面に積層される第２の半導体基板に形成する、
請求項５に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の駆動方法および固体撮像装置に関する。
【背景技術】
【０００２】
従来からある固体撮像装置の構成として、例えば、非特許文献１には、２次元の行列状に配置された画素の列ごとに、リセットノイズ（ＫＴＣノイズ）などの画素におけるノイズを除去するための列回路を備えた固体撮像装置の構成が開示されている。この列回路は、画素が光電変換した光信号と、その画素をリセットしたときのリセット信号との差分をとる相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：ＣＤＳ）の処理を行うことによって、光信号に含まれるノイズ成分を除去する。【０００３】
図１４は、列回路を備えた従来の固体撮像装置の概略構成を示した回路図である。図１４には、２次元の行列状に配置された複数の画素９１１と、画素９１１のそれぞれ列に対応する複数の列回路９５０と、それぞれの列回路９５０から出力されたノイズ除去後の光信号を増幅して出力する出力アンプ９９０とを備えた、従来の固体撮像装置９００の構成を示している。列回路９５０は、サンプリングスイッチ９５１と、クランプ容量９５２と、クランプスイッチ９５３と、サンプリング容量９５４と、列出力アンプ９５５と、列選択スイッチ９５６とを備えている。【０００４】
固体撮像装置９００では、同じ行に配置されたそれぞれの画素９１１からの光信号とリセット信号とが、対応する列回路９５０に出力される。列回路９５０では、サンプリングスイッチ９５１、クランプ容量９５２、クランプスイッチ９５３、およびサンプリング容量９５４の構成によって、光信号とリセット信号との差分をとったノイズ除去後の光信号を保持する。その後、列回路９５０は、列の選択に応じて、ノイズ除去後の光信号を列出力アンプ９５５および列選択スイッチ９５６を介して出力アンプ９９０に順次出力する。これにより、出力アンプ９９０は、ノイズ除去後の光信号を増幅し、増幅した光信号を、固体撮像装置９００が出力する最終的な出力信号（光信号）として順次出力する。【０００５】
ところで、図１４に示した構成の固体撮像装置９００では、それぞれの画素におけるリセットノイズなどのノイズ成分を除去することができるものの、別の固定パターンノイズ（Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ：ＦＰＮ）も発生し、画質が悪化してしまう。この固定パターンノイズは、図１４に示した構成の固体撮像装置９００において画素９１１のそれぞれの列に接続された列回路９５０の特性の差に起因する、より具体的には、列回路９５０に備えた列出力アンプ９５５の特性の差（ばらつき）に起因するものである。【０００６】
このため、非特許文献１には、画素から出力される光信号とリセット信号とのそれぞれを列回路で一旦保持（サンプリング）した後、保持した光信号の信号レベルとリセット信号の信号レベルとの差分に応じたレベルの信号を出力信号として出力する出力回路を備える構成の固体撮像装置も開示されている。しかしながら、この構成の固体撮像装置においては、列回路に備えているそれぞれのサンプリング回路（光信号を保持（サンプリング）するためのサンプリング回路と、リセット信号を保持（サンプリング）するためのサンプリング回路）が異なるトランジスタによって制御されるため、列回路のばらつきに起因する固定パターンノイズを完全に除去することができない。【０００７】
そこで、列回路が出力したノイズ除去後の光信号と、列回路をリセットしたときのリセット信号とのそれぞれをさらにサンプルホールドすることによって、列回路に起因する固定パターンノイズを除去する構成の固体撮像装置が考えられる。この構成の固体撮像装置では、列回路が出力した光信号とリセット信号とのそれぞれをサンプルホールドして相関二重サンプリングの処理を行う相関二重サンプリング回路を、出力アンプの前段の位置に備える。なお、相関二重サンプリング回路を出力アンプの前段の位置に備える構成は、列回路を備えていない構成の従来の固体撮像装置においても適用されていた構成でもある。【０００８】
図１５は、出力アンプの前段に相関二重サンプリング回路を備えた従来の固体撮像装置の概略構成を示した回路図である。図１５には、図１４に示した従来の固体撮像装置９００に備えた出力アンプ９９０の前段の位置に、列回路９５０が出力するノイズ除去後の光信号とリセット信号とをそれぞれサンプルホールドして相関二重サンプリングの処理を行う相関二重サンプリング（ＣＤＳ）回路１０００備えた従来の固体撮像装置９１０の構成の一例を示している。ＣＤＳ回路１０００は、３個のサンプルホールド回路（サンプルホールド回路１００１〜サンプルホールド回路１００３）と、差動アンプ１００４とを備えている。【０００９】
固体撮像装置９１０でも、それぞれの列に配置された列回路９５０を順次選択して、それぞれの列に配置された画素９１１に対応する最終的な出力信号（光信号）を順次出力する。このとき、ＣＤＳ回路１０００では、選択された列の列回路９５０から水平信号線９６０を介して入力された、列回路９５０のリセット信号とノイズ除去後の光信号とをそれぞれサンプルホールドし、サンプルホールドしたリセット信号とノイズ除去後の光信号との差分をとった差分信号ＣＤＳ−Ｏｕｔを、選択された列の列回路９５０が出力したノイズ除去後の光信号として出力アンプ９９０に順次出力する。【００１０】
より具体的には、ＣＤＳ回路１０００では、まず、サンプルホールド回路１００１が、サンプルホールド信号ＳＨＤに応じて、選択された列の列回路９５０が出力したノイズ除去後の光信号を保持（サンプリング）する。その後、ＣＤＳ回路１０００では、サンプルホールド回路１００３が、サンプルホールド信号ＳＨＰに応じて、選択された列の列回路９５０のリセット信号を保持（サンプリング）すると共に、サンプルホールド回路１００２が、サンプルホールド信号ＳＨＰに応じて、サンプルホールド回路１００１に保持されているノイズ除去後の光信号を移動させて再度保持（サンプリング）する。そして、ＣＤＳ回路１０００では、差動アンプ１００４が、サンプルホールド回路１００２に保持されたノイズ除去後の光信号と、サンプルホールド回路１００３に保持されたリセット信号との差分をとった差分信号ＣＤＳ−Ｏｕｔを、出力アンプ９９０に出力する。これにより、出力アンプ９９０は、ＣＤＳ回路１０００から出力された差分信号ＣＤＳ−Ｏｕｔ、つまり、画素９１１と列回路９５０とのそれぞれにおけるノイズ成分を除去した光信号を増幅し、増幅した差分信号ＣＤＳ−Ｏｕｔ（光信号）を、固体撮像装置９１０が出力する最終的な出力信号（光信号）として出力する。【００１１】
ここで、固体撮像装置９１０における駆動タイミングについて説明する。図１６は、出力アンプ９９０の前段に相関二重サンプリング回路（ＣＤＳ回路１０００）を備えた従来の固体撮像装置９１０における駆動タイミングの一例を示したタイミングチャートである。図１６には、３つの列を順次選択して、それぞれの列の画素９１１に対応する最終的な出力信号（光信号）を出力する際の駆動タイミングの一例を示している。より具体的には、図１６には、１列目の画素９１１を選択する列選択制御信号ＣＳＥＬ（１）、２列目の画素９１１を選択する列選択制御信号ＣＳＥＬ（２）、３列目の画素９１１を選択する列選択制御信号ＣＳＥＬ（３）、ノイズ除去後の光信号の保持（サンプリング）を制御するサンプルホールド信号ＳＨＤ、およびリセット信号の保持（サンプリング）を制御するサンプルホールド信号ＳＨＰのそれぞれのタイミングを示している。また、図１６には、それぞれの列回路９５０が信号を出力する水平信号線９６０の信号レベルからノイズが除去された差分信号ＣＤＳ−Ｏｕｔの信号レベルを示している。【００１２】
図１６に示したように、ＣＤＳ回路１０００では、列選択制御信号ＣＳＥＬ（１）、列選択制御信号ＣＳＥＬ（２）、または列選択制御信号ＣＳＥＬ（３）によって列回路９５０が選択されている期間に、まず、サンプルホールド信号ＳＨＤに応じて、選択された列回路９５０が出力したノイズ除去後の光信号を、サンプルホールド回路１００１に保持（サンプリング）する。その後、ＣＤＳ回路１０００では、サンプルホールド信号ＳＨＰに応じて、選択された列回路９５０のリセット信号を、サンプルホールド回路１００３に保持（サンプリング）する。また、ＣＤＳ回路１０００では、サンプルホールド信号ＳＨＰに応じて、サンプルホールド回路１００１に保持したノイズ除去後の光信号を、サンプルホールド回路１００２に移動させて保持（サンプリング）する。これにより、ＣＤＳ回路１０００では、差動アンプ１００４が、サンプルホールド回路１００２に保持されたノイズ除去後の光信号と、サンプルホールド回路１００３に保持されたリセット信号との差分をとった差分信号ＣＤＳ−Ｏｕｔを出力する。このとき、差分信号ＣＤＳ−Ｏｕｔからは、列回路９５０のばらつきに起因する固定パターンノイズが除去される。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】米本和也，“ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用”，ＣＱ出版株式会社、ｐ．１１９〜１２０，ｐ．１９４〜１９８、２００３年８月１０日発行
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、列回路が出力した光信号とリセット信号とのそれぞれをさらにサンプルホールドして相関二重サンプリングの処理を行う構成の従来の固体撮像装置９１０では列回路９５０から出力されるリセット信号の保持（サンプリング）と、ノイズ除去後の光信号の保持（サンプリング）とを、それぞれの列回路９５０ごと、つまり、画素９１１ごとに行う必要がある。このため、従来の固体撮像装置９１０では、ノイズ除去後の光信号を保持（サンプリング）と、リセット信号を保持（サンプリング）とを、異なるタイミングで行う。より具体的には、図１６に示したタイミングチャートの一例のように、サンプルホールド回路１００１へのノイズ除去後の光信号の保持（サンプリング）と、サンプルホールド回路１００３へのリセット信号の保持（サンプリング）とを、異なるタイミングで行う。言い換えれば、従来の固体撮像装置９１０では、列回路９５０からのノイズ除去後の光信号の出力（読み出し）と、列回路９５０からのリセット信号の出力（読み出し）とを、異なるフェーズで行う。【００１５】
このため、固体撮像装置９１０では、最終的な出力信号を出力するタイミングが、非特許文献１に開示された列回路９５０のみを備えた構成、つまり、ＣＤＳ回路１０００を備えていない構成の固体撮像装置９００よりも遅くなってしまう。言い換えれば、固体撮像装置９１０では、ノイズ除去後の光信号の保持（サンプリング）と、リセット信号の保持（サンプリング）とが終了しないと、それぞれの列回路９５０、つまり、画素９１１に対応した最終的な出力信号を出力することができない。【００１６】
なお、従来の固体撮像装置９１０において画素信号を出力するタイミングを早くするために、固体撮像装置９１０に備えたＣＤＳ回路１０００を動作させるクロック信号の周波数を高くし、それぞれの列回路９５０からのリセット信号とノイズ除去後の光信号との出力（読み出し）を早くすることも考えられる。しかしながら、この場合には、クロック信号の周波数を高くすることに伴って、固体撮像装置９１０の消費電力が増大してしまう。【００１７】
本発明は、上記の課題に基づいてなされたものであり、列回路を備えた構成の固体撮像装置において、列回路に起因する画質の悪化を抑制すると共に、画素信号を出力する速度を向上させることができる固体撮像装置の駆動方法および固体撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００１８】
本発明の第１の態様によれば、固体撮像装置の駆動方法は、行列状に複数配置された画素の列ごとに配置され、対応する列の前記画素が出力した画素信号に応じた列画素信号を出力する複数の列回路と、前記複数の列回路が周期的に分けられて複数接続され、接続された前記列回路のいずれかが出力した前記列画素信号と、前記列画素信号を出力した前記列回路をリセットしたときの列リセット信号とを伝送する複数の水平信号線と、前記複数の水平信号線のそれぞれによって伝送された前記列画素信号および前記列リセット信号のいずれかを選択して順次サンプリングし、同じ前記列回路から出力された前記列画素信号と前記列リセット信号とに基づいた差分信号を増幅して出力する増幅兼選択回路と、を備えた固体撮像装置の駆動方法であって、前記増幅兼選択回路に、前記列画素信号をサンプリングする第１の動作と、前記列リセット信号をサンプリングする第２の動作と、前記差分信号を増幅して出力する第３の動作との内、少なくとも２つの動作を同時期に並列して行わせると共に、異なる前記水平信号線に接続されたそれぞれの構成要素に、前記第１の動作と、前記第２の動作と、前記第３の動作とのそれぞれに対応する動作をこの順番で行わせ、前記第１から第３の動作について、それぞれの構成要素に異なる動作を同じ期間において並列して行わせる。【００１９】
本発明の第２の態様によれば、上記第１の態様の固体撮像装置の駆動方法において、前記増幅兼選択回路は、前記複数の水平信号線のそれぞれに対応し、前記第１の動作において、対応する前記水平信号線によって伝送された前記列画素信号を保持し、前記第２の動作において、対応する前記水平信号線によって伝送された前記列リセット信号を保持するサンプリング容量を具備し、前記第３の動作において、前記サンプリング容量に保持した前記列画素信号と前記列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部と、前記複数の列出力保持部の全てに対応し、信号を増幅するための第１の帰還容量および第２の帰還容量を具備し、前記第３の動作ごとに、前記列出力保持部から出力された前記差動信号を増幅するための帰還容量を、前記第１の帰還容量または前記第２の帰還容量のいずれか一方に交互に切り替える帰還部と、前記第３の動作において、前記差動信号を出力する前記列出力保持部に具備した前記サンプリング容量と、切り替えられた前記第１の帰還容量または前記第２の帰還容量との比率に応じて、出力された前記差動信号を増幅して前記差分信号として出力する差動増幅回路と、を備え、前記差動増幅回路が前記第３の動作を行っている期間に、前記第３の動作において前記差動信号を出力する前記列出力保持部が対応する前記水平信号線と異なる前記水平信号線に接続された隣接する前記列回路の内、一方の前記列回路に前記列画素信号を、他方の前記列回路に前記列リセット信号を同時期に並列して出力させ、前記列画素信号が伝送される前記水平信号線に対応した前記第１の動作を行う前記列出力保持部に、伝送された前記列画素信号を保持させ、前記列リセット信号が伝送される前記水平信号線に対応した前記第２の動作を行う前記列出力保持部に、伝送された前記列リセット信号を保持させ、前記第１の動作と、前記第２の動作と、前記第３の動作とが切り替わる間の期間に、差動増幅回路を初期化させてもよい。【００２０】
本発明の第３の態様によれば、上記第１の態様の固体撮像装置の駆動方法において、前記増幅兼選択回路は、前記複数の水平信号線のそれぞれに対応し、前記第１の動作において、対応する前記水平信号線によって伝送された前記列画素信号を保持し、前記第２の動作において、対応する前記水平信号線によって伝送された前記列リセット信号を保持するサンプリング容量を具備し、前記第３の動作において、前記サンプリング容量に保持した前記列画素信号と前記列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部と、前記複数の列出力保持部の全てに対応し、信号を増幅するための第１の帰還容量および第２の帰還容量を具備し、前記第３の動作ごとに、前記列出力保持部から出力された前記差動信号を増幅するための帰還容量を、前記第１の帰還容量または前記第２の帰還容量のいずれか一方に交互に切り替える帰還部と、前記第３の動作において、前記差動信号を出力する前記列出力保持部に具備した前記サンプリング容量と、切り替えられた前記第１の帰還容量または前記第２の帰還容量との比率に応じて、出力された前記差動信号を増幅して前記差分信号として出力する差動増幅回路と、を備え、予め定めた数の異なる前記水平信号線ごとにグループを設定し、同じグループに属する前記水平信号線に接続された異なる前記列回路から同時に、接続されたそれぞれの前記水平信号線に前記列画素信号と前記列リセット信号とを順次出力させ、前記列画素信号が伝送される前記水平信号線に対応した前記第１の動作を行うそれぞれの前記列出力保持部に、伝送されたそれぞれの前記列画素信号を同時に保持させ、前記列リセット信号が伝送される前記水平信号線に対応した前記第２の動作を行うそれぞれの前記列出力保持部に、伝送されたそれぞれの前記列リセット信号を同時に保持させ、前記第３の動作において前記差動信号を出力するそれぞれの前記列出力保持部に、前記差動信号を排他的に出力させ、前記差動信号を出力していない前記列出力保持部に、前記列画素信号と前記列リセット信号との保持状態、または前記差動信号の保持状態を維持させ、前記第１の動作と、前記第２の動作と、前記第３の動作とが切り替わる間の期間に、差動増幅回路を初期化させてもよい。【００２１】
本発明の第４の態様によれば、上記第１の態様から上記第３の態様のいずれか一態様の固体撮像装置の駆動方法において、前記列回路は、対応する列において複数の行に配置されたそれぞれの前記画素が出力した前記画素信号に応じたそれぞれの前記列画素信号を保持する信号蓄積部、を備え、いずれかの行に配置された前記画素が出力した前記画素信号に応じた前記列画素信号の前記信号蓄積部への保持と、保持されている他の行に配置された前記画素が出力した前記画素信号に応じた前記列画素信号の出力とを、同時期に並列して行わせてもよい。【００２２】
本発明の第５の態様によれば、固体撮像装置は、行列状に複数配置された画素の列ごとに配置され、対応する列の前記画素が出力した画素信号に応じた列画素信号を出力する複数の列回路と、前記複数の列回路が周期的に分けられて複数接続され、接続された前記列回路のいずれかが出力した前記列画素信号と、前記列画素信号を出力した前記列回路をリセットしたときの列リセット信号とを伝送する複数の水平信号線と、前記複数の水平信号線のそれぞれによって伝送された前記列画素信号および前記列リセット信号のいずれかを選択して順次サンプリングし、同じ前記列回路から出力された前記列画素信号と前記列リセット信号とに基づいた差分信号を増幅して出力する増幅兼選択回路と、を備え、前記増幅兼選択回路は、前記複数の水平信号線のそれぞれに対応し、前記列画素信号をサンプリングする第１の動作において、対応する前記水平信号線によって伝送された前記列画素信号を保持し、前記列リセット信号をサンプリングする第２の動作において、対応する前記水平信号線によって伝送された前記列リセット信号を保持するサンプリング容量を具備し、前記差分信号を増幅して出力する第３の動作において、前記サンプリング容量に保持した前記列画素信号と前記列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部と、前記複数の列出力保持部の全てに対応し、信号を増幅するための第１の帰還容量および第２の帰還容量を具備し、前記第３の動作ごとに、前記列出力保持部から出力された前記差動信号を増幅するための帰還容量を、前記第１の帰還容量または前記第２の帰還容量のいずれか一方に交互に切り替える帰還部と、前記第３の動作において、前記差動信号を出力する前記列出力保持部に具備した前記サンプリング容量と、切り替えられた前記第１の帰還容量または前記第２の帰還容量との比率に応じて、出力された前記差動信号を増幅して前記差分信号として出力する差動増幅回路と、を備えた固体撮像装置であって、前記差動増幅回路と、前記差動増幅回路から最も遠くの位置に配置される前記列出力保持部に具備した前記サンプリング容量との間の配線長が、この前記サンプリング容量と、前記水平信号線において最も遠くの位置に配置される前記列回路との間の前記水平信号線の配線長よりも短くなるように、前記増幅兼選択回路に備えたそれぞれの構成要素を近傍に配置する。【００２３】
本発明の第６の態様によれば、上記第５の態様の固体撮像装置は、第１の半導体基板と第２の半導体基板とが、基板間接続部によって電気的に接続された構成であって、少なくとも、行列状に複数配置された前記画素は、光が入射する前記第１の半導体基板に形成され、少なくとも、前記増幅兼選択回路は、前記第１の半導体基板に光が入射する側の面と反対側の面に積層される第２の半導体基板に形成してもよい。
【発明の効果】
【００２４】
上記各態様によれば、列回路を備えた構成の固体撮像装置において、列回路に起因する画質の悪化を抑制すると共に、画素信号を出力する速度を向上させることができる固体撮像装置の駆動方法および固体撮像装置を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態における固体撮像装置の概略構成を示したブロック図である。
【図２】本発明の第１の実施形態の固体撮像装置に備えた画素および列回路の構成の一例を示した回路図である。
【図３】本発明の第１の実施形態の固体撮像装置に備えた画素および列回路の駆動タイミングの一例を示したタイミングチャートである。
【図４】本発明の第１の実施形態の固体撮像装置に備えた増幅兼選択回路の構成の一例を示した回路図である。
【図５】本発明の第１の実施形態の固体撮像装置に備えた増幅兼選択回路の駆動タイミングの一例を示したタイミングチャートである。
【図６】本発明の第１の実施形態の固体撮像装置に備えた画素、列回路、および増幅兼選択回路の概略構成の一例を示した回路図である。
【図７】本発明の第１の実施形態の固体撮像装置に備えた列回路および増幅兼選択回路の駆動タイミングの一例を示したタイミングチャートである。
【図８】本発明の実施形態の固体撮像装置に備えたそれぞれの構成要素の半導体基板への配置の一例を示したレイアウト図である。
【図９】本発明の第２の実施形態の固体撮像装置に備えた画素、列回路、および増幅兼選択回路の概略構成の一例を示した回路図である。
【図１０】本発明の第２の実施形態の固体撮像装置に備えた列回路および増幅兼選択回路の駆動タイミングの一例を示したタイミングチャートである。
【図１１】本発明の第３の実施形態における固体撮像装置に備えた列回路の構成の一例を示した回路図である。
【図１２】本発明の第３の実施形態の固体撮像装置に備えた画素および列回路の駆動タイミングの一例を示したタイミングチャートである。
【図１３】本発明の第３の実施形態の固体撮像装置に備えた画素、列回路、および増幅兼選択回路の概略構成の一例を示した回路図である。
【図１４】列回路を備えた従来の固体撮像装置の概略構成を示した回路図である。
【図１５】出力アンプの前段に相関二重サンプリング回路を備えた従来の固体撮像装置の概略構成を示した回路図である。
【図１６】出力アンプの前段に相関二重サンプリング回路を備えた従来の固体撮像装置における駆動タイミングの一例を示したタイミングチャートである。
【発明を実施するための形態】
【００２６】
（第１の実施形態）
以下、本発明の実施形態について、図面を参照して説明する。図１は、本発明の第１の実施形態における固体撮像装置の概略構成を示したブロック図である。第１の実施形態の固体撮像装置１は、複数の画素１１が配置された画素アレイ部１０と、タイミング生成回路２０と、垂直走査回路３０と、水平走査回路４０と、画素アレイ部１０に備えた画素１１のそれぞれの列に対応する複数の列回路５０と、増幅兼選択回路７０と、アナログデジタル変換回路８０と、出力回路９０とを備えている。なお、図１に示した固体撮像装置１では、複数の画素１１が、４行８列に２次元的に配置された画素アレイ部１０の例を示している。
【００２７】
画素アレイ部１０内に配置されたそれぞれの画素１１は、入射してきた光（光線）を光電変換した信号電荷を発生し、発生した信号電荷の大きさに応じた光信号を、画素信号として生成する。画素１１は、画素信号を、垂直走査回路３０から出力された制御信号による読み出しの駆動に応じて、対応する垂直信号線１２に出力する。
【００２８】
タイミング生成回路２０は、垂直走査回路３０、水平走査回路４０、および列回路５０を制御する。より具体的には、タイミング生成回路２０は、画素アレイ部１０に備えたそれぞれの画素１１からの画素信号の読み出しのタイミング、画素信号に対して行う信号処理のタイミング、信号処理した画素信号を最終的な出力信号として固体撮像装置１の外部に出力するタイミングなどを制御する。
【００２９】
垂直走査回路３０は、タイミング生成回路２０からの制御に応じて、画素アレイ部１０内のそれぞれの画素１１を制御し、それぞれの画素１１において生成された画素信号を垂直信号線１２に出力させる駆動回路である。垂直走査回路３０は、画素１１を駆動するための制御信号を、画素アレイ部１０に備えた画素１１の行ごとに出力する。これにより、画素アレイ部１０に備えたそれぞれの画素１１から出力された画素信号は、画素１１の行ごとに、垂直信号線１２を介して対応する列回路５０に伝送される。
【００３０】
列回路５０のそれぞれは、タイミング生成回路２０からの制御に応じて、対応する列の画素１１から出力された画素信号に対してノイズ抑圧や信号増幅などの信号処理を行う。列回路５０は、例えば、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：ＣＤＳ）の処理を行うＣＤＳ回路である。列回路５０のそれぞれは、信号処理した画素信号を、水平走査回路４０から出力された制御信号による読み出しの駆動に応じて、水平信号線６０に出力する。なお、固体撮像装置１では、複数の水平信号線６０を備えている。従って、列回路５０のそれぞれは、対応する水平信号線６０に、信号処理した画素信号を出力する。
【００３１】
なお、それぞれの列回路５０における相関二重サンプリング処理の動作の制御は、タイミング生成回路２０が出力する制御信号によって行う構成ではなく、タイミング生成回路２０からの制御に応じて、垂直走査回路３０や水平走査回路４０が出力する制御信号によって行う構成であってもよい。例えば、垂直走査回路３０が、タイミング生成回路２０から出力されたそれぞれの列回路５０の制御信号のタイミングを、画素１１を駆動するタイミングと調整して列回路５０に出力する構成であってもよい。
【００３２】
水平走査回路４０は、タイミング生成回路２０からの制御に応じて、それぞれの列回路５０を制御し、それぞれの列回路５０において信号処理された画素信号を水平信号線６０に出力させる駆動回路である。水平走査回路４０は、列回路５０を制御するための制御信号を、画素アレイ部１０に備えた画素１１の列ごとに順次出力する。これにより、画素アレイ部１０に備えたそれぞれの画素１１から行ごとに出力され、列回路５０によって信号処理された画素信号が、画素１１の列ごとに順次、水平信号線６０を介して増幅兼選択回路７０に伝送される。
【００３３】
増幅兼選択回路７０は、タイミング生成回路２０からの制御に応じて、水平信号線６０を介してそれぞれの列回路５０から出力された信号処理後の画素信号に対して、さらにノイズ抑圧や信号増幅などの信号処理を行う。増幅兼選択回路７０は、例えば、相関二重サンプリングの処理を行うＣＤＳ回路である。増幅兼選択回路７０は、さらに信号処理した画素信号を、アナログデジタル変換回路８０に出力する。
【００３４】
アナログデジタル変換回路８０は、タイミング生成回路２０からの制御に応じて、増幅兼選択回路７０から出力された信号処理後の画素信号（アナログ信号）を、アナログデジタル変換し、画素信号の信号レベルの大きさに応じたデジタル信号を生成する。アナログデジタル変換回路８０は、生成したデジタル信号を、出力回路９０に出力する。
【００３５】
出力回路９０は、タイミング生成回路２０からの制御に応じて、アナログデジタル変換回路８０から出力されたデジタル信号を、固体撮像装置１が出力する最終的な出力信号の信号形態に変換して外部に出力する。出力回路９０は、例えば、アナログデジタル変換回路８０から出力されたデジタル信号のそれぞれを、高速信号伝送に適した信号形態の出力信号に変換して固体撮像装置１の外部に出力する。
【００３６】
なお、増幅兼選択回路７０、アナログデジタル変換回路８０、出力回路９０の動作の制御は、タイミング生成回路２０が出力する制御信号によって行う構成ではなく、タイミング生成回路２０からの制御に応じて、水平走査回路４０が出力する制御信号によって行う構成であってもよい。例えば、水平走査回路４０が、タイミング生成回路２０から出力された増幅兼選択回路７０における相関二重サンプリング処理を制御する制御信号のタイミングを、列回路５０を駆動するタイミングと調整して増幅兼選択回路７０に出力する構成であってもよい。
【００３７】
なお、図１に示した固体撮像装置１では、アナログデジタル変換回路８０を備えた構成を示したが、固体撮像装置１は、アナログデジタル変換回路８０を備えない構成であってもよい。この場合、増幅兼選択回路７０は、信号処理した画素信号を出力回路９０に出力し、出力回路９０は、増幅兼選択回路７０から出力された信号処理後の画素信号に応じた最終的な出力信号を固体撮像装置１の外部に出力する。
【００３８】
次に、第１の実施形態の固体撮像装置１に備えた画素アレイ部１０内に配置された画素１１と、列回路５０との構成について説明する。図２は、本発明の第１の実施形態の固体撮像装置１に備えた画素１１および列回路５０の構成の一例を示した回路図である。図２には、１個の画素１１と、この画素１１に対応する１個の列回路５０との構成の一例を示している。
【００３９】
まず、画素１１の構成を説明する。画素１１は、光電変換部１１１と、転送トランジスタ１１２、リセットトランジスタ１１３、選択トランジスタ１１４、および増幅トランジスタ１１５と、フローティングディフュージョン１１６とを備えている。図２においては、フローティングディフュージョン１１６を、画素１１の回路要素としてキャパシタの記号で示している。
【００４０】
光電変換部１１１の第１の端子は接地され、第２の端子は転送トランジスタ１１２のソース端子に接続されている。転送トランジスタ１１２のドレイン端子は、フローティングディフュージョン１１６の第１の電極、リセットトランジスタ１１３のソース端子、および増幅トランジスタ１１５のゲート端子のそれぞれに接続されている。転送トランジスタ１１２のゲート端子には、垂直走査回路３０が出力する転送パルスＴＸが供給されている。
【００４１】
フローティングディフュージョン１１６の第１の電極は、転送トランジスタ１１２のドレイン端子、リセットトランジスタ１１３のソース端子、および増幅トランジスタ１１５のゲート端子のそれぞれに接続されている。フローティングディフュージョン１１６の第２の電極は、接地されている。
【００４２】
リセットトランジスタ１１３のドレイン端子は、電源電圧ＶＤＤに接続されている。リセットトランジスタ１１３のソース端子は、転送トランジスタ１１２のドレイン端子、フローティングディフュージョン１１６の第１の電極、および増幅トランジスタ１１５のゲート端子のそれぞれに接続されている。リセットトランジスタ１１３のゲート端子には、垂直走査回路３０が出力するリセットパルスＲＳＴが供給されている。
【００４３】
増幅トランジスタ１１５のドレイン端子は、電源電圧ＶＤＤに接続されている。増幅トランジスタ１１５における信号電荷の入力部であるゲート端子は、転送トランジスタ１１２のドレイン端子、フローティングディフュージョン１１６の第１の電極、およびリセットトランジスタ１１３のソース端子のそれぞれに接続されている。増幅トランジスタ１１５のソース端子は、選択トランジスタ１１４のドレイン端子に接続されている。選択トランジスタ１１４のソース端子は、垂直信号線１２に接続されている。選択トランジスタ１１４のゲート端子には、垂直走査回路３０が出力する選択パルスＳＥＬが供給されている。
【００４４】
光電変換部１１１は、入射してきた光（光線）に応じた信号電荷を生成（発生）し、発生した信号電荷を保持（蓄積）する、例えば、フォトダイオードなどの光電変換素子である。
【００４５】
転送トランジスタ１１２は、垂直走査回路３０から出力された転送パルスＴＸに応じて、光電変換部１１１が発生して蓄積した信号電荷を、増幅トランジスタ１１５のゲート端子に転送するトランジスタである。転送トランジスタ１１２は、転送パルスＴＸによってオン状態に制御されると、ソース端子に接続されている光電変換部１１１が発生した信号電荷を、増幅トランジスタ１１５のゲート端子に転送する。これにより、転送トランジスタ１１２によって転送された信号電荷が、フローティングディフュージョン１１６に蓄積される。
【００４６】
フローティングディフュージョン１１６は、増幅トランジスタ１１５のゲート端子に接続されたノードに付随する容量である。フローティングディフュージョン１１６は、転送トランジスタ１１２によって増幅トランジスタ１１５のゲート端子に転送された信号電荷を、一時的に保持（蓄積）する。
【００４７】
リセットトランジスタ１１３は、垂直走査回路３０から出力されたリセットパルスＲＳＴに応じて、画素１１内の構成要素をリセットするトランジスタである。リセットトランジスタ１１３は、リセットパルスＲＳＴによってオン状態に制御されると、ソース端子に接続されている転送トランジスタ１１２のドレイン端子、フローティングディフュージョン１１６の第１の電極、および増幅トランジスタ１１５のゲート端子のそれぞれをリセットする。これにより、フローティングディフュージョン１１６に蓄積されている信号電荷がリセットされる。
【００４８】
なお、垂直走査回路３０が、転送パルスＴＸとリセットパルスＲＳＴとを同時に制御し、転送トランジスタ１１２とリセットトランジスタ１１３とを同時にオン状態にすることによって、光電変換部１１１をリセットすることもできる。ここで、フローティングディフュージョン１１６や光電変換部１１１のリセットとは、フローティングディフュージョン１１６や光電変換部１１１に蓄積されている信号電荷の電荷量を制御して、基準の電荷量にすることを表す。言い換えれば、フローティングディフュージョン１１６や光電変換部１１１のリセットとは、フローティングディフュージョン１１６の第１の電極や光電変換部１１１の第２の端子の信号レベル（電位）の状態を、基準の電位の状態、つまり、電源電圧ＶＤＤの電位レベル（以下、「リセットレベル」という）の状態に設定することを表す。
【００４９】
増幅トランジスタ１１５は、ゲート端子に印加されている信号レベル（電位）に応じた信号レベル（電位）の増幅信号を、選択トランジスタ１１４に出力するトランジスタである。すなわち、増幅トランジスタ１１５は、フローティングディフュージョン１１６の第１の電極の信号レベル（電位）の状態に応じた増幅信号を、選択トランジスタ１１４に出力する。画素１１では、増幅トランジスタ１１５と、列回路５０に備えた不図示の負荷とによって、ソースフォロア回路を構成している。
【００５０】
選択トランジスタ１１４は、垂直走査回路３０から出力された選択パルスＳＥＬに応じて、増幅トランジスタ１１５から出力された増幅信号を、画素１１の画素信号として垂直信号線１２に出力するトランジスタである。選択トランジスタ１１４は、選択パルスＳＥＬによってオン状態に制御されると、ドレイン端子に入力されている増幅信号を垂直信号線１２に出力する。これにより、画素１１に備えた光電変換部１１１が発生した信号電荷に応じた画素信号が、垂直信号線１２に読み出される。
【００５１】
このような構成によって、画素１１では、光電変換部１１１が入射した光を光電変換した信号電荷の信号レベル（電位）に応じたそれぞれの増幅信号を、画素信号として垂直信号線１２に読み出す。つまり、画素１１は、フローティングディフュージョン１１６の第１の電極の信号レベル（電位）の状態に応じた増幅信号を、画素信号として垂直信号線１２に読み出す。
【００５２】
なお、フローティングディフュージョン１１６の第１の電極の信号レベル（電位）の状態には、２つの状態がある。１つの状態は、転送トランジスタ１１２によって増幅トランジスタ１１５に転送された光電変換部１１１が発生した信号電荷が蓄積されている状態である。また、もう１つの状態は、リセットトランジスタ１１３によってリセットレベルにリセットされている状態である。そして、増幅トランジスタ１１５は、フローティングディフュージョン１１６の第１の電極のそれぞれの状態の増幅信号を、選択トランジスタ１１４に出力することができ、選択トランジスタ１１４は、それぞれの状態の増幅信号を、画素信号として垂直信号線１２に出力することができる。
【００５３】
以下の説明においては、画素１１が出力する、光電変換部１１１が発生した信号電荷が蓄積されている状態のフローティングディフュージョン１１６の第１の電極の信号レベル（電位）の状態に応じた増幅信号である画素信号を「光信号」という。一方、以下の説明においては、画素１１が出力する、リセットレベルにリセットされている状態のフローティングディフュージョン１１６の第１の電極の信号レベル（電位）の状態に応じた増幅信号である画素信号を「リセット信号」という。画素１１が出力する光信号とリセット信号とは、列回路５０において、相関二重サンプリング（ＣＤＳ）処理に用いられる。なお、以下の説明において光信号とリセット信号とを区別しない場合には、「画素信号」という。
【００５４】
続いて、列回路５０の構成を説明する。列回路５０は、画素出力保持部５１と、列出力アンプ５２と、列選択スイッチ５３とを備えている。画素出力保持部５１の入力端子は、列回路５０の入力端子であり、垂直信号線１２に接続されている。画素出力保持部５１の出力端子は列出力アンプ５２の入力端子に接続されている。列出力アンプ５２の出力端子は、列選択スイッチ５３の第１の端子に接続されている。列選択スイッチ５３の第２の端子は、列回路５０の出力端子である。
【００５５】
画素出力保持部５１は、画素１１から出力され、垂直信号線１２を介して伝送されたリセット信号と光信号との差分をとった差分信号、つまり、相関二重サンプリング処理によってノイズ成分を除去した画素信号（以下、「ノイズ除去光信号」という）を生成して保持する。画素出力保持部５１は、保持したノイズ除去光信号を列出力アンプ５２に出力する。
【００５６】
画素出力保持部５１は、サンプリングスイッチ５１１と、クランプ容量５１２と、クランプスイッチ５１３と、サンプリング容量５１４とを備えている。サンプリングスイッチ５１１の第１の端子は、画素出力保持部５１の入力端子、つまり、列回路５０の入力端子であり、垂直信号線１２に接続されている。サンプリングスイッチ５１１の第２の端子は、クランプ容量５１２の第１の電極に接続されている。クランプ容量５１２の第２の電極は、クランプスイッチ５１３の第１の端子、およびサンプリング容量５１４の第１の電極のそれぞれに接続され、画素出力保持部５１の出力端子となっている。クランプスイッチ５１３の第２の端子は、基準電圧ＶＣＯＭに接続されている。サンプリング容量５１４の第２の電極は、接地されている。
【００５７】
サンプリングスイッチ５１１は、タイミング生成回路２０から出力されたサンプリングパルスＳＨに応じて、垂直信号線１２を介して画素１１から伝送された画素信号を、クランプ容量５１２に伝送するスイッチである。サンプリングスイッチ５１１は、サンプリングパルスＳＨによって閉状態に制御されると、第１の端子と第２の端子とを接続し、垂直信号線１２を介して画素１１から伝送された画素信号をクランプ容量５１２に伝送する。これにより、画素信号がクランプ容量５１２の第１の電極に入力される。つまり、クランプ容量５１２の第１の電極に、画素信号の信号レベル（電位）が印加される。
【００５８】
クランプ容量５１２は、入力された画素信号の信号レベル（電位）に相当する電荷を保持（蓄積）する容量である。クランプ容量５１２は、第１の電極に印加された電位と、第２の電極に印加された電位との電位差に応じた電荷を蓄積する。
【００５９】
クランプスイッチ５１３は、水平走査回路４０から出力されたクランプパルスＣＬに応じて、クランプ容量５１２およびサンプリング容量５１４を基準電圧ＶＣＯＭの電位にクランプさせるためのスイッチである。クランプスイッチ５１３は、クランプパルスＣＬによって閉状態に制御されると、第１の端子と第２の端子とを接続し、クランプ容量５１２の第２の電極、サンプリング容量５１４の第１の電極、および画素出力保持部５１の出力端子を、基準電圧ＶＣＯＭの電位レベル（以下、「クランプレベルＶＣＯＭ」という）にクランプさせる。これにより、クランプ容量５１２は、クランプされていないときに第１の電極に画素信号が入力されると、第２の電極が、入力された画素信号の信号レベル（電位）とクランプレベルＶＣＯＭとの電位差に応じた電位になる。
【００６０】
サンプリング容量５１４は、クランプ容量５１２の第２の電極の電位に応じた電荷を保持（蓄積）する容量である。サンプリング容量５１４が蓄積した電荷に応じた電位が、画素出力保持部５１が保持し、列出力アンプ５２に出力するノイズ除去光信号の信号レベル（電位）である。
【００６１】
列出力アンプ５２は、画素出力保持部５１から出力されたノイズ除去光信号を列選択スイッチ５３に出力する。このとき、列出力アンプ５２は、ノイズ除去光信号を増幅して列選択スイッチ５３に出力してもよい。
【００６２】
列選択スイッチ５３は、水平走査回路４０から出力された列選択信号ＣＳＥＬに応じて、列出力アンプ５２から出力されたノイズ除去光信号を水平信号線６０に出力するスイッチである。列選択スイッチ５３は、列選択信号ＣＳＥＬによって閉状態に制御されると、第１の端子と第２の端子とを接続し、列出力アンプ５２から出力されたノイズ除去光信号を水平信号線６０に出力する。
【００６３】
このような構成によって、列回路５０では、対応する列の画素１１から出力された光信号とリセット信号とを差分をとる相関二重サンプリング処理を行ってノイズ成分を除去した光信号（ノイズ除去光信号）を、水平走査回路４０から出力された列選択信号ＣＳＥＬに応じて水平信号線６０に出力する。
【００６４】
次に、第１の実施形態の固体撮像装置１において画素アレイ部１０内に配置された画素１１と、列回路５０との駆動タイミングについて説明する。図３は、本発明の第１の実施形態の固体撮像装置１に備えた画素１１および列回路５０の駆動タイミングの一例を示したタイミングチャートである。図３には、画素アレイ部１０において異なる２列に配置された画素１１のそれぞれから出力される画素信号を相関二重サンプリング処理して水平信号線６０に出力する場合の駆動タイミングの一例を示している。つまり、図３には、画素１１のそれぞれの列に対応する２個の列回路５０における駆動タイミングの一例を示している。なお、図３に示した駆動タイミングの一例は、固体撮像装置１における露光、つまり、画素アレイ部１０に備えたそれぞれの画素１１に備えた光電変換部１１１における入射してきた光（光線）に応じた信号電荷の発生と蓄積とが終了した後の駆動タイミングである。
【００６５】
固体撮像装置１では、まず、水平ブランキング期間において、垂直走査回路３０が、画素アレイ部１０に備えた画素１１の行ごとにそれぞれの画素１１を駆動することによって、同じ行に配置された異なる列の複数の画素１１が同時に、それぞれの画素信号を対応する垂直信号線１２に出力する（読み出す）。このとき、それぞれの垂直信号線１２に接続された列回路５０は、対応する列の画素１１から出力された画素信号に対して相関二重サンプリング処理を行う。従って、画素アレイ部１０に備えた画素１１から行ごとに画素信号を垂直信号線１２に読み出す水平ブランキング期間は、列回路５０が相関二重サンプリング処理を行うＣＤＳ期間でもある。その後、固体撮像装置１では、水平読出し期間において、タイミング生成回路２０および水平走査回路４０が、画素アレイ部１０に備えた画素１１の列ごとにそれぞれの列回路５０を順次駆動することによって、ノイズ除去光信号を水平信号線６０に出力させる。
【００６６】
以下の説明においては、垂直走査回路３０が、それぞれの制御信号を“Ｈｉｇｈ”レベルにすることによって、対応するトランジスタがオン状態になるものとして説明する。また、以下の説明においては、タイミング生成回路２０および水平走査回路４０が、それぞれの制御信号を“Ｈｉｇｈ”レベルにすることによって、対応するスイッチが閉状態になるものとして説明する。
【００６７】
水平ブランキング期間（ＣＤＳ期間）では、時刻ｔ１において、垂直走査回路３０は、同じ行（例えば、ｎ行目）の選択パルスＳＥＬ（ｎ）を“Ｈｉｇｈ”レベルにして、それぞれの列の画素１１に備えた選択トランジスタ１１４をオン状態にする。これにより、ｎ行目のそれぞれの画素１１が垂直信号線１２に接続される。より具体的には、それぞれの画素１１に備えた増幅トランジスタ１１５のソース端子が選択トランジスタ１１４を介して垂直信号線１２に接続される。また、同時に、垂直走査回路３０は、同じｎ行目のリセットパルスＲＳＴ（ｎ）を“Ｈｉｇｈ”レベルにして、それぞれの列の画素１１に備えたリセットトランジスタ１１３をオン状態にする。これにより、フローティングディフュージョン１１６に蓄積されている信号電荷がリセットされ、増幅トランジスタ１１５のゲート端子は、リセットされたフローティングディフュージョン１１６の第１の電極の電位になる。そして、増幅トランジスタ１１５は、ゲート端子の電位に応じた信号レベル（電位）の増幅信号、つまり、リセット信号を、選択トランジスタ１１４を介して垂直信号線１２に出力する。
【００６８】
また、水平ブランキング期間（ＣＤＳ期間）では、時刻ｔ１において、タイミング生成回路２０は、サンプリングパルスＳＨを“Ｈｉｇｈ”レベルにして、それぞれの列に対応する列回路５０内の画素出力保持部５１に備えたサンプリングスイッチ５１１を閉状態にする。これにより、それぞれの列回路５０内の画素出力保持部５１に備えたクランプ容量５１２に、垂直信号線１２を介して画素１１から伝送されたリセット信号がサンプリングスイッチ５１１を介して伝送され、クランプ容量５１２の第１の電極に、リセット信号の信号レベル（電位）が印加される。また、同時に、水平走査回路４０が、それぞれの列（例えば、ｉ列、およびｉ＋１列）に対応するクランプパルスＣＬ（ｉ）およびクランプパルスＣＬ（ｉ＋１）を“Ｈｉｇｈ”レベルにして、それぞれの列に対応する列回路５０内の画素出力保持部５１に備えたクランプスイッチ５１３を閉状態にする。これにより、それぞれのクランプ容量５１２の第２の電極がクランプレベルＶＣＯＭにクランプされる、つまり、クランプ容量５１２の第２の電極に基準電圧ＶＣＯＭの電位が印加される。これにより、クランプ容量５１２は、リセット信号の電位と、クランプレベルＶＣＯＭとの電位差に応じた電荷を蓄積する。そして、それぞれの列に対応する列回路５０内の画素出力保持部５１に備えたサンプリング容量５１４にも、クランプ容量５１２と同様の電荷が蓄積される。
【００６９】
その後、垂直走査回路３０は、ｎ行目のリセットパルスＲＳＴ（ｎ）を“Ｌｏｗ”レベルにしてそれぞれのリセットトランジスタ１１３をオフ状態にし、リセット信号の垂直信号線１２への出力を停止する。また、水平走査回路４０は、それぞれの列に対応するクランプパルスＣＬ（ｉ）およびクランプパルスＣＬ（ｉ＋１）を“Ｌｏｗ”レベルにしてそれぞれのクランプスイッチ５１３を開状態にし、それぞれのクランプ容量５１２のクランプを解除する。
【００７０】
続いて、時刻ｔ２において、垂直走査回路３０は、同じｎ行目の転送パルスＴＸ（ｎ）を“Ｈｉｇｈ”レベルにして、それぞれの列の画素１１に備えた転送トランジスタ１１２をオン状態にする。これにより、光電変換部１１１が発生した信号電荷が転送トランジスタ１１２によって増幅トランジスタ１１５のゲート端子に転送され、フローティングディフュージョン１１６に蓄積される。そして、増幅トランジスタ１１５は、ゲート端子の電位に応じた信号レベル（電位）の増幅信号、つまり、光信号を、選択トランジスタ１１４を介して垂直信号線１２に出力する。
【００７１】
また、時刻ｔ２では、サンプリングパルスＳＨが“Ｈｉｇｈ”レベルであるため、それぞれの垂直信号線１２に接続されたサンプリングスイッチ５１１は閉状態である。このため、それぞれの列回路５０内のクランプ容量５１２に、画素１１が出力した光信号がサンプリングスイッチ５１１を介して伝送され、クランプ容量５１２の第１の電極に、光信号の信号レベル（電位）が印加される。これにより、クランプ容量５１２は、光信号の電位と、サンプリング容量５１４の第１の電極の電位（つまり、サンプリング容量５１４に蓄積されたリセット信号とクランプレベルＶＣＯＭとの電位差の電位）との電位差に応じた電荷を蓄積する。そして、サンプリング容量５１４は、現在のクランプ容量５１２と同様の電荷を蓄積する。ここでサンプリング容量５１４に蓄積された電荷に応じた電位が、ノイズ除去光信号の信号レベル（電位）、つまり、相関二重サンプリング処理によって光信号に含まれるリセット信号の成分をノイズ成分として除去したノイズ除去後の光信号である。
【００７２】
その後、垂直走査回路３０は、ｎ行目の転送パルスＴＸ（ｎ）を“Ｌｏｗ”レベルにしてそれぞれの転送トランジスタ１１２をオフ状態にし、光電変換部１１１が発生した信号電荷の増幅トランジスタ１１５のゲート端子への転送を停止する。また、タイミング生成回路２０は、サンプリングパルスＳＨを“Ｌｏｗ”レベルにしてそれぞれの列回路５０内のサンプリングスイッチ５１１を開状態にし、画素１１が出力した画素信号のクランプ容量５１２への伝送を終了する。つまり、タイミング生成回路２０は、それぞれの列回路５０が対応する画素１１が出力した画素信号のサンプリングを終了する。
【００７３】
続いて、時刻ｔ３において、垂直走査回路３０は、ｎ行目の選択パルスＳＥＬ（ｎ）を“Ｌｏｗ”レベルにしてそれぞれの列の画素１１に備えた選択トランジスタ１１４をオフ状態にし、ｎ行目のそれぞれの画素１１の垂直信号線１２との接続を切断する。これにより、水平ブランキング期間（ＣＤＳ期間）を終了する。
【００７４】
続いて、水平読出し期間では、時刻ｔ４において、水平走査回路４０は、ｉ列目の列選択信号ＣＳＥＬ（ｉ）を“Ｈｉｇｈ”レベルにして、ｉ列目の列回路５０に備えた列選択スイッチ５３を閉状態にする。これにより、ｉ列目の列回路５０内の画素出力保持部５１に備えたサンプリング容量５１４に蓄積された電荷に応じた信号レベル（電位）のノイズ除去光信号が、列出力アンプ５２および列選択スイッチ５３を介して水平信号線６０に出力される。
【００７５】
続いて、時刻ｔ５において、水平走査回路４０は、ｉ列目のクランプパルスＣＬ（ｉ）を“Ｈｉｇｈ”レベルにして、ｉ列目の列回路５０内のクランプスイッチ５１３を閉状態にする。これにより、それぞれのクランプ容量５１２の第２の電極がクランプレベルＶＣＯＭにクランプされ、クランプレベルＶＣＯＭの信号（以下、「列リセット信号」という）が列出力アンプ５２および列選択スイッチ５３を介して水平信号線６０に出力される。列回路５０が出力するノイズ除去光信号と列リセット信号とは、増幅兼選択回路７０において、相関二重サンプリング処理に用いられる。なお、以下の説明においてノイズ除去光信号と列リセット信号とを区別しない場合には、「列画素信号」という。
【００７６】
続いて、時刻ｔ６において、水平走査回路４０は、ｉ列目の列選択信号ＣＳＥＬ（ｉ）とクランプパルスＣＬ（ｉ）とを“Ｌｏｗ”レベルにして、ｉ列目の列回路５０が出力する列画素信号の水平信号線６０への出力（読み出し）を終了する。そして、水平信号線６０は、時刻ｔ４における制御と同様に、ｉ＋１列目の列選択信号ＣＳＥＬ（ｉ＋１）を“Ｈｉｇｈ”レベルにして、ｉ＋１列目の列回路５０に備えた列選択スイッチ５３を閉状態にし、ｉ＋１列目の列回路５０内のサンプリング容量５１４に蓄積された電荷に応じた信号レベル（電位）のノイズ除去光信号を、列出力アンプ５２および列選択スイッチ５３を介して水平信号線６０に出力させる。
【００７７】
続いて、時刻ｔ７において、水平走査回路４０は、時刻ｔ５における制御と同様に、ｉ＋１列目のクランプパルスＣＬ（ｉ＋１）を“Ｈｉｇｈ”レベルにして、ｉ＋１列目の列回路５０内のクランプスイッチ５１３を閉状態にし、ｉ＋１列目の列回路５０の列リセット信号を、列出力アンプ５２および列選択スイッチ５３を介して水平信号線６０に出力させる。
【００７８】
続いて、時刻ｔ８において、水平走査回路４０は、ｉ＋１列目の列選択信号ＣＳＥＬ（ｉ＋１）とクランプパルスＣＬ（ｉ＋１）とを“Ｌｏｗ”レベルにして、ｉ＋１列目の列回路５０が出力する列画素信号の水平信号線６０への出力（読み出し）を終了する。
【００７９】
以降、同様に、水平走査回路４０は、ｎ行目の画素１１のそれぞれに対応する列回路５０を順次駆動し、それぞれの列回路５０から、対応する画素１１が出力した画素信号に応じた列画素信号を順次、水平信号線６０に出力させる。このようにして、固体撮像装置１では、垂直走査回路３０、タイミング生成回路２０、および水平走査回路４０のそれぞれが、画素１１と列回路５０とのそれぞれを駆動し、ｎ行目の画素１１に対応する列画素信号を水平信号線６０に出力させる。
【００８０】
なお、画素アレイ部１０内に配置された他の行（例えば、ｎ＋１行目）の画素１１に対応する列画素信号を水平信号線６０に出力させる際には、垂直走査回路３０、タイミング生成回路２０、および水平走査回路４０のそれぞれは、時刻ｔ１〜時刻ｔ８と同様に、画素１１と列回路５０とのそれぞれを駆動する。つまり、垂直走査回路３０、タイミング生成回路２０、および水平走査回路４０のそれぞれは、図３に示した駆動タイミングにおける水平ブランキング期間（ＣＤＳ期間）と水平読出し期間とにおける駆動を繰り返す。これにより、固体撮像装置１では、画素アレイ部１０内に配置された全ての画素１１に対応する列画素信号を水平信号線６０に順次出力させる。
【００８１】
次に、第１の実施形態の固体撮像装置１に備えた増幅兼選択回路７０の構成について説明する。図４は、本発明の第１の実施形態の固体撮像装置１に備えた増幅兼選択回路７０の構成の一例を示した回路図である。増幅兼選択回路７０は、列出力保持部７１と、帰還部７２と、差動増幅回路７３とを備えている。増幅兼選択回路７０は、いわゆる、スイッチドキャパシタ回路として構成され、列回路５０から出力されて水平信号線６０を介して伝送されたノイズ除去光信号と列リセット信号との差分信号を離散的に増幅して出力する。
【００８２】
列出力保持部７１は、列回路５０によって水平信号線６０に出力されたノイズ除去光信号と列リセット信号とのそれぞれを保持し、保持したノイズ除去光信号と列リセット信号との差分信号を差動信号化した差動信号を出力する。帰還部７２は、列出力保持部７１が出力した差動信号を選択して差動増幅回路７３に供給する。差動増幅回路７３は、帰還部７２から供給された差動信号の差分信号を増幅して出力する。
【００８３】
上述したように、固体撮像装置１では、複数の水平信号線６０を備えている。そして、固体撮像装置１では、画素アレイ部１０内で隣接する列に配置された画素１１に対応するそれぞれの列回路５０、すなわち、隣接する列に対応するそれぞれの列回路５０が、異なる水平信号線６０に周期的に接続され、接続された水平信号線６０に列画素信号を出力する。図４には、３つの水平信号線６０（水平信号線６０−１〜水平信号線６０−３）を備え、それぞれの水平信号線６０に対して３個ずつの列回路５０（列回路５０−１〜列回路５０−９）が対応している、つまり、９個の列回路５０を備えている固体撮像装置１の構成の一例を示している。図４に示したように、隣接する列回路５０は、それぞれ異なる水平信号線６０に周期的に接続される。
【００８４】
より具体的には、列回路５０−１が水平信号線６０−１に接続され、隣接する列回路５０−２が水平信号線６０−２に接続され、隣接する列回路５０−３が水平信号線６０−３に接続されている。そして、列回路５０−３に隣接する列回路５０−４が、列回路５０−１が接続された水平信号線６０−１に接続され、隣接する列回路５０−５が、列回路５０−２が接続された水平信号線６０−２に接続され、隣接する列回路５０−６が、列回路５０−３が接続された水平信号線６０−３に接続されている。さらに、列回路５０−６に隣接する列回路５０−７が、列回路５０−１および列回路５０−４が接続された水平信号線６０−１に接続され、隣接する列回路５０−８が、列回路５０−２および列回路５０−５が接続された水平信号線６０−２に接続され、隣接する列回路５０−９が、列回路５０−３および列回路５０−６が接続された水平信号線６０−３に接続されている。
【００８５】
また、固体撮像装置１では、増幅兼選択回路７０内に、それぞれの水平信号線６０に対応する複数の列出力保持部７１を備えている。そして、増幅兼選択回路７０では、帰還部７２が、いずれかの列出力保持部７１が出力したノイズ除去光信号と列リセット信号との差分信号を差動信号化した差動信号を選択して差動増幅回路７３に供給し、差動増幅回路７３が、供給された差動信号の差分信号を増幅して出力する。図４には、それぞれの水平信号線６０に対応する３個の列出力保持部７１（列出力保持部７１−１〜列出力保持部７１−３）を備えた増幅兼選択回路７０の構成を示している。
【００８６】
より具体的には、図４には、列出力保持部７１−１が水平信号線６０−１に対応し、列出力保持部７１−２が水平信号線６０−２に対応し、列出力保持部７１−３が水平信号線６０−３に対応している増幅兼選択回路７０の構成を示している。なお、図４には、固体撮像装置１に備えたアナログデジタル変換回路８０および出力回路９０も併せて示している。
【００８７】
列出力保持部７１−１は、列回路５０−１、列回路５０−４、または列回路５０−７によって対応する水平信号線６０−１に出力されたノイズ除去光信号と列リセット信号とのそれぞれを保持する。列出力保持部７１−１は、サンプリング容量Ｃ７１Ｒと、サンプリング容量Ｃ７１Ｓと、スイッチＳＷ７１１と、スイッチＳＷ７１２Ｒと、スイッチＳＷ７１２Ｓと、スイッチＳＷ７１３Ｒと、スイッチＳＷ７１３Ｓと、スイッチＳＷ７１４Ｒと、スイッチＳＷ７１４Ｓとを備えている。
【００８８】
スイッチＳＷ７１２ＲとスイッチＳＷ７１２Ｓとのそれぞれの第１の端子は、列出力保持部７１−１の画素信号入力端子であり、水平信号線６０−１に接続されている。スイッチＳＷ７１２Ｒの第２の端子は、スイッチＳＷ７１１の第１の端子およびサンプリング容量Ｃ７１Ｒの第１の電極のそれぞれに接続されている。サンプリング容量Ｃ７１Ｒの第２の電極は、スイッチＳＷ７１３ＲとスイッチＳＷ７１４Ｒとのそれぞれの第１の端子に接続されている。スイッチＳＷ７１４Ｒの第２の端子は、基準電圧ＶＣＭ１に接続されている。スイッチＳＷ７１３Ｒの第２の端子は、列出力保持部７１−１における差動信号の負出力端子（以下、「差動信号負出力端子」という）である。スイッチＳＷ７１２Ｓの第２の端子は、スイッチＳＷ７１１の第２の端子およびサンプリング容量Ｃ７１Ｓの第１の電極のそれぞれに接続されている。サンプリング容量Ｃ７１Ｓの第２の電極は、スイッチＳＷ７１３ＳとスイッチＳＷ７１４Ｓとのそれぞれの第１の端子に接続されている。スイッチＳＷ７１４Ｓの第２の端子は、基準電圧ＶＣＭ１に接続されている。スイッチＳＷ７１３Ｓの第２の端子は、列出力保持部７１−１における差動信号の正出力端子（以下、「差動信号正出力端子」という）である。
【００８９】
スイッチＳＷ７１２Ｒは、タイミング生成回路２０から出力された制御信号ＳＨＲ１に応じて、水平信号線６０−１を介して列回路５０から伝送された列リセット信号を、サンプリング容量Ｃ７１Ｒに伝送するスイッチである。スイッチＳＷ７１２Ｒは、制御信号ＳＨＲ１によって閉状態に制御されると、第１の端子（列出力保持部７１−１の画素信号入力端子）と第２の端子とを接続し、水平信号線６０−１を介して列回路５０から伝送された列リセット信号をサンプリング容量Ｃ７１Ｒに伝送する。これにより、列リセット信号がサンプリング容量Ｃ７１Ｒの第１の電極に入力される。つまり、サンプリング容量Ｃ７１Ｒの第１の電極に、列リセット信号の信号レベル（電位）が印加される。
【００９０】
サンプリング容量Ｃ７１Ｒは、伝送された列リセット信号の信号レベル（電位）に相当する電荷を保持（蓄積）する容量である。サンプリング容量Ｃ７１Ｒは、第１の電極に印加された電位と、第２の電極に印加された電位との電位差に応じた電荷を蓄積する。
【００９１】
スイッチＳＷ７１１は、タイミング生成回路２０から出力された制御信号ＣＢ１に応じて、サンプリング容量Ｃ７１Ｒの第１の電極とサンプリング容量Ｃ７１Ｓの第１の電極とを短絡するスイッチである。スイッチＳＷ７１１は、制御信号ＣＢ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、サンプリング容量Ｃ７１Ｒの第１の電極とサンプリング容量Ｃ７１Ｓの第１の電極とを短絡する。
【００９２】
スイッチＳＷ７１４Ｒは、タイミング生成回路２０から出力された制御信号ＣＢ１の反転信号（制御信号ＣＢ１ｂ）に応じて、サンプリング容量Ｃ７１Ｒを基準電圧ＶＣＭ１の電位にクランプさせるためのスイッチである。スイッチＳＷ７１４Ｒは、制御信号ＣＢ１ｂによって閉状態に制御されると、第１の端子と第２の端子とを接続し、サンプリング容量Ｃ７１Ｒの第２の電極を、基準電圧ＶＣＭ１の電位レベル（以下、「クランプレベルＶＣＭ１」という）にクランプさせる。これにより、サンプリング容量Ｃ７１Ｒは、クランプされているときに第１の電極に列リセット信号が入力されると、第２の電極が、クランプレベルＶＣＭ１となり、サンプリング容量Ｃ７１Ｒには入力された列リセット信号の信号レベル（電位）とクランプレベルＶＣＭ１の電位差に応じた電位になる。
【００９３】
スイッチＳＷ７１２Ｓは、タイミング生成回路２０から出力された制御信号ＳＨＳ１に応じて、水平信号線６０−１を介して列回路５０から伝送されたノイズ除去光信号を、サンプリング容量Ｃ７１Ｓに伝送するスイッチである。スイッチＳＷ７１２Ｓは、制御信号ＳＨＳ１によって閉状態に制御されると、第１の端子（列出力保持部７１−１の画素信号入力端子）と第２の端子とを接続し、水平信号線６０−１を介して列回路５０から伝送されたノイズ除去光信号をサンプリング容量Ｃ７１Ｓに伝送する。これにより、ノイズ除去光信号がサンプリング容量Ｃ７１Ｓの第１の電極に入力される。つまり、サンプリング容量Ｃ７１Ｓの第１の電極に、ノイズ除去光信号の信号レベル（電位）が印加される。
【００９４】
サンプリング容量Ｃ７１Ｓは、伝送されたノイズ除去光信号の信号レベル（電位）に相当する電荷を保持（蓄積）する容量である。サンプリング容量Ｃ７１Ｓは、第１の電極に印加された電位と、第２の電極に印加された電位との電位差に応じた電荷を蓄積する。
【００９５】
スイッチＳＷ７１４Ｓは、タイミング生成回路２０から出力された制御信号ＣＢ１ｂに応じて、サンプリング容量Ｃ７１ＳをクランプレベルＶＣＭ１にクランプさせるためのスイッチである。スイッチＳＷ７１４Ｓは、制御信号ＣＢ１ｂによって閉状態に制御されると、第１の端子と第２の端子とを接続し、サンプリング容量Ｃ７１Ｓの第２の電極を、クランプレベルＶＣＭ１にクランプさせる。これにより、サンプリング容量Ｃ７１Ｓは、クランプされているときに第１の電極にノイズ除去光信号が入力されると、第２の電極が、クランプレベルＶＣＭ１となり、サンプリング容量Ｃ７１Ｓには入力されたノイズ除去光信号の信号レベル（電位）とクランプレベルＶＣＭ１の電位差に応じた電位になる。
【００９６】
スイッチＳＷ７１３Ｒは、タイミング生成回路２０から出力された制御信号ＣＢ１に応じて、サンプリング容量Ｃ７１Ｒの第２の電極の電位に応じた信号の帰還部７２への出力を制御するスイッチである。スイッチＳＷ７１３Ｒは、制御信号ＣＢ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、第２の端子（差動信号負出力端子）から、ノイズ除去光信号と列リセット信号との差分信号を差動信号化した負出力（以下、「差動負信号」という）を帰還部７２に出力する。
【００９７】
スイッチＳＷ７１３Ｓは、タイミング生成回路２０から出力された制御信号ＣＢ１に応じて、サンプリング容量Ｃ７１Ｓの第２の電極の電位に応じた信号の帰還部７２への出力を制御するスイッチである。スイッチＳＷ７１３Ｓは、制御信号ＣＢ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、第２の端子（差動信号正出力端子）から、ノイズ除去光信号と列リセット信号との差分信号を差動信号化した正出力（以下、「差動正信号」という）を帰還部７２に出力する。
【００９８】
列出力保持部７１−２は、列回路５０−２、列回路５０−５、または列回路５０−８によって対応する水平信号線６０−２に出力されたノイズ除去光信号と列リセット信号とのそれぞれを保持する。また、列出力保持部７１−３は、列回路５０−３、列回路５０−６、または列回路５０−９によって対応する水平信号線６０−３に出力されたノイズ除去光信号と列リセット信号とのそれぞれを保持する。列出力保持部７１−２および列出力保持部７１−３の構成は、それぞれのスイッチを制御する制御信号が列出力保持部７１−１と異なる以外は、列出力保持部７１−１の構成と同様である。従って、列出力保持部７１−２および列出力保持部７１−３の構成に関する詳細な説明は省略する。
【００９９】
なお、列出力保持部７１−２においては、スイッチＳＷ７１２Ｒを制御する制御信号ＳＨＲ１が制御信号ＳＨＲ２に代わり、スイッチＳＷ７１２Ｓを制御する制御信号ＳＨＳ１が制御信号ＳＨＳ２に代わる。また、列出力保持部７１−２においては、スイッチＳＷ７１１、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓを制御する制御信号ＣＢ１が制御信号ＣＢ２に代わり、スイッチＳＷ７１４ＲおよびスイッチＳＷ７１４Ｓを制御する制御信号ＣＢ１ｂが制御信号ＣＢ２の反転信号（制御信号ＣＢ２ｂ）に代わる。また、列出力保持部７１−３においては、スイッチＳＷ７１２Ｒを制御する制御信号ＳＨＲ１が制御信号ＳＨＲ３に代わり、スイッチＳＷ７１２Ｓを制御する制御信号ＳＨＳ１が制御信号ＳＨＳ３に代わる。また、列出力保持部７１−３においては、スイッチＳＷ７１１、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓを制御する制御信号ＣＢ１が制御信号ＣＢ３に代わり、スイッチＳＷ７１４ＲおよびスイッチＳＷ７１４Ｓを制御する制御信号ＣＢ１ｂが制御信号ＣＢ３の反転信号（制御信号ＣＢ３ｂ）に代わる。
【０１００】
このような構成によって、列出力保持部７１−１〜列出力保持部７１−３のそれぞれは、対応する水平信号線６０を介して列回路５０から伝送された列リセット信号とノイズ除去光信号とのそれぞれを保持し、保持したノイズ除去光信号と列リセット信号との差分信号を差動信号化した差動信号を出力する。
【０１０１】
帰還部７２は、列出力保持部７１−１〜列出力保持部７１−３のいずれかが出力した差動負信号と差動正信号とのそれぞれを選択し、選択した差動負信号と差動正信号とのそれぞれを差動増幅回路７３に供給する。帰還部７２は、差動増幅回路７３が差分信号を増幅する際の帰還回路として動作する。帰還部７２は、スイッチＳＷ７２０Ｒと、スイッチＳＷ７２０Ｓとを備えている。また、帰還部７２は、帰還容量ＣＲ１と、帰還容量ＣＲ２と、スイッチＳＷ７２１Ｒ１と、スイッチＳＷ７２１Ｒ２と、スイッチＳＷ７２２Ｒ１と、スイッチＳＷ７２２Ｒ２と、スイッチＳＷ７２３Ｒ１と、スイッチＳＷ７２３Ｒ２と、スイッチＳＷ７２４Ｒ１と、スイッチＳＷ７２４Ｒ２と、スイッチＳＷ７２５Ｒ１と、スイッチＳＷ７２５Ｒ２とを備えている。また、帰還部７２は、帰還容量ＣＳ１と、帰還容量ＣＳ２と、スイッチＳＷ７２１Ｓ１と、スイッチＳＷ７２１Ｓ２と、スイッチＳＷ７２２Ｓ１と、スイッチＳＷ７２２Ｓ２と、スイッチＳＷ７２３Ｓ１と、スイッチＳＷ７２３Ｓ２と、スイッチＳＷ７２４Ｓ１と、スイッチＳＷ７２４Ｓ２と、スイッチＳＷ７２５Ｓ１と、スイッチＳＷ７２５Ｓ２とを備えている。
【０１０２】
スイッチＳＷ７２０Ｒの第１の端子とスイッチＳＷ７２０Ｓの第１の端子とのそれぞれは、基準電圧ＶＣＭ１に接続されている。スイッチＳＷ７２０Ｒの第２の端子は、帰還部７２の帰還部負出力端子である。帰還部負出力端子は、差動増幅回路７３の反転入力端子に接続されている。スイッチＳＷ７２０Ｓの第２の端子は、帰還部７２の帰還部正出力端子である。帰還部正出力端子は、差動増幅回路７３の非反転入力端子に接続されている。
【０１０３】
スイッチＳＷ７２４Ｒ１とスイッチＳＷ７２４Ｒ２とのそれぞれの第１の端子は、帰還部７２における差動信号の負入力端子（以下、「差動信号負入力端子」という）であり、増幅兼選択回路７０に備えた列出力保持部７１のそれぞれの差動信号負出力端子、つまり、列出力保持部７１−１〜列出力保持部７１−３のそれぞれに備えたスイッチＳＷ７１３Ｒの第２の端子のそれぞれが共通に接続されている。スイッチＳＷ７２４Ｒ１の第２の端子は、スイッチＳＷ７２１Ｒ１の第１の端子と、スイッチＳＷ７２３Ｒ１の第１の端子と、帰還容量ＣＲ１の第１の電極とのそれぞれに接続されている。帰還容量ＣＲ１の第２の電極は、スイッチＳＷ７２２Ｒ１の第１の端子と、スイッチＳＷ７２５Ｒ１の第１の端子とのそれぞれに接続されている。スイッチＳＷ７２１Ｒ１の第２の端子は、基準電圧ＶＣＭ１に接続されている。スイッチＳＷ７２２Ｒ１の第２の端子は、基準電圧ＶＣＭ２に接続されている。スイッチＳＷ７２３Ｒ１の第２の端子は、スイッチＳＷ７２０Ｒの第２の端子（帰還部負出力端子）に接続されている。スイッチＳＷ７２４Ｒ２の第２の端子は、スイッチＳＷ７２１Ｒ２の第１の端子と、スイッチＳＷ７２３Ｒ２の第１の端子と、帰還容量ＣＲ２の第１の電極とのそれぞれに接続されている。帰還容量ＣＲ２の第２の電極は、スイッチＳＷ７２２Ｒ２の第１の端子と、スイッチＳＷ７２５Ｒ２の第１の端子とのそれぞれに接続されている。スイッチＳＷ７２１Ｒ２の第２の端子は、基準電圧ＶＣＭ１に接続されている。スイッチＳＷ７２２Ｒ２の第２の端子は、基準電圧ＶＣＭ２に接続されている。スイッチＳＷ７２３Ｒ２の第２の端子は、スイッチＳＷ７２０Ｒの第２の端子（帰還部負出力端子）に接続されている。スイッチＳＷ７２５Ｒ１とスイッチＳＷ７２５Ｒ２とのそれぞれの第２の端子は、帰還部７２の帰還部負入力端子である。帰還部負入力端子は、差動増幅回路７３の非反転出力端子に接続されている。
【０１０４】
スイッチＳＷ７２４Ｓ１とスイッチＳＷ７２４Ｓ２とのそれぞれの第１の端子は、帰還部７２における差動信号の正入力端子（以下、「差動信号正入力端子」という）であり、増幅兼選択回路７０に備えた列出力保持部７１のそれぞれの差動信号正出力端子、つまり、列出力保持部７１−１〜列出力保持部７１−３のそれぞれに備えたスイッチＳＷ７１３Ｓの第２の端子のそれぞれが共通に接続されている。スイッチＳＷ７２４Ｓ１の第２の端子は、スイッチＳＷ７２１Ｓ１の第１の端子と、スイッチＳＷ７２３Ｓ１の第１の端子と、帰還容量ＣＳ１の第１の電極とのそれぞれに接続されている。帰還容量ＣＳ１の第２の電極は、スイッチＳＷ７２２Ｓ１の第１の端子と、スイッチＳＷ７２５Ｓ１の第１の端子とのそれぞれに接続されている。スイッチＳＷ７２１Ｓ１の第２の端子は、基準電圧ＶＣＭ１に接続されている。スイッチＳＷ７２２Ｓ１の第２の端子は、基準電圧ＶＣＭ２に接続されている。スイッチＳＷ７２３Ｓ１の第２の端子は、スイッチＳＷ７２０Ｓの第２の端子（帰還部正出力端子）に接続されている。スイッチＳＷ７２４Ｓ２の第２の端子は、スイッチＳＷ７２１Ｓ２の第１の端子と、スイッチＳＷ７２３Ｓ２の第１の端子と、帰還容量ＣＳ２の第１の電極とのそれぞれに接続されている。帰還容量ＣＳ２の第２の電極は、スイッチＳＷ７２２Ｓ２の第１の端子と、スイッチＳＷ７２５Ｓ２の第１の端子とのそれぞれに接続されている。スイッチＳＷ７２１Ｓ２の第２の端子は、基準電圧ＶＣＭ１に接続されている。スイッチＳＷ７２２Ｓ２の第２の端子は、基準電圧ＶＣＭ２に接続されている。スイッチＳＷ７２３Ｓ２の第２の端子は、スイッチＳＷ７２０Ｓの第２の端子（帰還部正出力端子）に接続されている。スイッチＳＷ７２５Ｓ１とスイッチＳＷ７２５Ｓ２とのそれぞれの第２の端子は、帰還部７２の帰還部正入力端子である。帰還部正入力端子は、差動増幅回路７３の反転出力端子に接続されている。
【０１０５】
スイッチＳＷ７２０Ｒは、タイミング生成回路２０から出力された制御信号Φ０に応じて、帰還部負出力端子から基準電圧ＶＣＭ１の電位（クランプレベルＶＣＭ１）を出力（供給）させるためのスイッチである。スイッチＳＷ７２０Ｓは、タイミング生成回路２０から出力された制御信号Φ０に応じて、帰還部正出力端子から基準電圧ＶＣＭ１の電位（クランプレベルＶＣＭ１）を出力（供給）させるためのスイッチである。スイッチＳＷ７２０ＲとスイッチＳＷ７２０Ｓとのそれぞれは、制御信号Φ０によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還部負出力端子と帰還部正出力端子とのそれぞれからクランプレベルＶＣＭ１を出力する。これにより、差動増幅回路７３の反転入力端子と非反転入力端子とのそれぞれが列出力保持部７１と同様のクランプレベルＶＣＭ１になり、差動増幅回路７３がリセットされる。
【０１０６】
スイッチＳＷ７２４Ｒ１は、タイミング生成回路２０から出力された制御信号Φ２に応じて、列出力保持部７１−１〜列出力保持部７１−３のいずれかから出力された差動負信号を、帰還容量ＣＲ１に伝送するスイッチである。スイッチＳＷ７２４Ｒ１は、制御信号Φ２によって閉状態に制御されると、第１の端子（帰還部７２の差動信号負入力端子）と第２の端子とを接続し、列出力保持部７１−１〜列出力保持部７１−３のいずれかから出力された差動負信号を帰還容量ＣＲ１に伝送する。これにより、差動負信号が帰還容量ＣＲ１の第１の電極に入力される。つまり、帰還容量ＣＲ１の第１の電極に、差動負信号の信号レベル（電位）が印加される。
【０１０７】
帰還容量ＣＲ１は、伝送された差動負信号の信号レベル（電位）を増幅する容量である。
【０１０８】
スイッチＳＷ７２１Ｒ１は、タイミング生成回路２０から出力された制御信号Φ１に応じて、帰還容量ＣＲ１の第１の電極を基準電圧ＶＣＭ１の電位（クランプレベルＶＣＭ１）にクランプさせるためのスイッチである。スイッチＳＷ７２１Ｒ１は、制御信号Φ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＲ１の第１の電極を、列出力保持部７１と同様のクランプレベルＶＣＭ１にクランプさせる。スイッチＳＷ７２２Ｒ１は、タイミング生成回路２０から出力された制御信号Φ１に応じて、帰還容量ＣＲ１の第２の電極を基準電圧ＶＣＭ２の電位（以下、「クランプレベルＶＣＭ２」という）にクランプさせるためのスイッチである。スイッチＳＷ７２２Ｒ１は、制御信号Φ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＲ１の第２の電極を、クランプレベルＶＣＭ２にクランプさせる。帰還容量ＣＲ１は、スイッチＳＷ７２１Ｒ１による第１の電極のクランプレベルＶＣＭ１へのクランプと、スイッチＳＷ７２２Ｒ１による第２の電極のクランプレベルＶＣＭ２へのクランプとによって、クランプレベルＶＣＭ１とクランプレベルＶＣＭ２の電位差に応じた電位になる。つまり、帰還容量ＣＲ１は、制御信号Φ１によるスイッチＳＷ７２１Ｒ１とスイッチＳＷ７２２Ｒ１との閉状態への制御によって、蓄積した電荷がリセットされる。
【０１０９】
スイッチＳＷ７２３Ｒ１は、タイミング生成回路２０から出力された制御信号Φ２に応じて、帰還容量ＣＲ１の第１の電極と帰還部負出力端子とを接続するスイッチである。スイッチＳＷ７２３Ｒ１は、制御信号Φ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＲ１の第１の電極と帰還部負出力端子、つまり、差動増幅回路７３の反転入力端子とを接続する。スイッチＳＷ７２５Ｒ１は、タイミング生成回路２０から出力された制御信号Φ２に応じて、帰還容量ＣＲ１の第２の電極と帰還部負入力端子とを接続するスイッチである。スイッチＳＷ７２５Ｒ１は、制御信号Φ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＲ１の第２の電極と帰還部負入力端子、つまり、差動増幅回路７３の非反転出力端子とを接続する。帰還容量ＣＲ１は、スイッチＳＷ７２３Ｒ１による第１の電極の帰還部負出力端子への接続と、スイッチＳＷ７２５Ｒ１による第２の電極の帰還部負入力端子への接続とによって、差動増幅回路７３の反転入力端子と非反転出力端子との間に接続される。つまり、帰還容量ＣＲ１は、制御信号Φ２によるスイッチＳＷ７２３Ｒ１とスイッチＳＷ７２５Ｒ１との閉状態への制御によって、差動増幅回路７３の帰還容量になる。
【０１１０】
スイッチＳＷ７２４Ｒ２は、タイミング生成回路２０から出力された制御信号Φ１に応じて、列出力保持部７１−１〜列出力保持部７１−３のいずれかから出力された差動負信号を、帰還容量ＣＲ２に伝送するスイッチである。スイッチＳＷ７２４Ｒ２は、制御信号Φ１によって閉状態に制御されると、第１の端子（帰還部７２の差動信号負入力端子）と第２の端子とを接続し、列出力保持部７１−１〜列出力保持部７１−３のいずれかから出力された差動負信号を帰還容量ＣＲ２に伝送する。これにより、差動負信号が帰還容量ＣＲ２の第１の電極に入力される。つまり、帰還容量ＣＲ２の第１の電極に、差動負信号の信号レベル（電位）が印加される。
【０１１１】
帰還容量ＣＲ２は、伝送された差動負信号の信号レベル（電位）に相当する電荷を保持（蓄積）する容量である。帰還容量ＣＲ２は、第１の電極に印加された電位と、第２の電極に印加された電位との電位差に応じた電荷を蓄積する。
【０１１２】
スイッチＳＷ７２１Ｒ２は、タイミング生成回路２０から出力された制御信号Φ２に応じて、帰還容量ＣＲ２の第１の電極をクランプレベルＶＣＭ１にクランプさせるためのスイッチである。スイッチＳＷ７２１Ｒ２は、制御信号Φ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＲ２の第１の電極を、列出力保持部７１と同様のクランプレベルＶＣＭ１にクランプさせる。スイッチＳＷ７２２Ｒ２は、タイミング生成回路２０から出力された制御信号Φ２に応じて、帰還容量ＣＲ２の第２の電極をクランプレベルＶＣＭ２にクランプさせるためのスイッチである。スイッチＳＷ７２２Ｒ２は、制御信号Φ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＲ２の第２の電極を、クランプレベルＶＣＭ２にクランプさせる。帰還容量ＣＲ２は、スイッチＳＷ７２１Ｒ２による第１の電極のクランプレベルＶＣＭ１へのクランプと、スイッチＳＷ７２２Ｒ２による第２の電極のクランプレベルＶＣＭ２へのクランプとによって、クランプレベルＶＣＭ１とクランプレベルＶＣＭ２の電位差に応じた電位になる。つまり、帰還容量ＣＲ２は、制御信号Φ２によるスイッチＳＷ７２１Ｒ２とスイッチＳＷ７２２Ｒ２との閉状態への制御によって、帰還容量ＣＲ１と同様に、蓄積した電荷がリセットされる。
【０１１３】
スイッチＳＷ７２３Ｒ２は、タイミング生成回路２０から出力された制御信号Φ１に応じて、帰還容量ＣＲ２の第１の電極と帰還部負出力端子とを接続するスイッチである。スイッチＳＷ７２３Ｒ２は、制御信号Φ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＲ２の第１の電極と帰還部負出力端子、つまり、差動増幅回路７３の反転入力端子とを接続する。スイッチＳＷ７２５Ｒ２は、タイミング生成回路２０から出力された制御信号Φ１に応じて、帰還容量ＣＲ２の第２の電極と帰還部負入力端子とを接続するスイッチである。スイッチＳＷ７２５Ｒ２は、制御信号Φ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＲ２の第２の電極と帰還部負入力端子、つまり、差動増幅回路７３の非反転出力端子とを接続する。帰還容量ＣＲ２は、スイッチＳＷ７２３Ｒ２による第１の電極の帰還部負出力端子への接続と、スイッチＳＷ７２５Ｒ２による第２の電極の帰還部負入力端子への接続とによって、差動増幅回路７３の反転入力端子と非反転出力端子との間に接続される。つまり、帰還容量ＣＲ２は、制御信号Φ１によるスイッチＳＷ７２３Ｒ２とスイッチＳＷ７２５Ｒ２との閉状態への制御によって、帰還容量ＣＲ１と同様に、差動増幅回路７３の帰還容量になる。
【０１１４】
スイッチＳＷ７２４Ｓ１は、タイミング生成回路２０から出力された制御信号Φ２に応じて、列出力保持部７１−１〜列出力保持部７１−３のいずれかから出力された差動正信号を、帰還容量ＣＳ１に伝送するスイッチである。スイッチＳＷ７２４Ｓ１は、制御信号Φ２によって閉状態に制御されると、第１の端子（帰還部７２の差動信号正入力端子）と第２の端子とを接続し、列出力保持部７１−１〜列出力保持部７１−３のいずれかから出力された差動正信号を帰還容量ＣＳ１に伝送する。これにより、差動正信号が帰還容量ＣＳ１の第１の電極に入力される。つまり、帰還容量ＣＳ１の第１の電極に、差動正信号の信号レベル（電位）が印加される。
【０１１５】
帰還容量ＣＳ１は、伝送された差動正信号の信号レベル（電位）を増幅する容量である。
【０１１６】
スイッチＳＷ７２１Ｓ１は、タイミング生成回路２０から出力された制御信号Φ１に応じて、帰還容量ＣＳ１の第１の電極をクランプレベルＶＣＭ１にクランプさせるためのスイッチである。スイッチＳＷ７２１Ｓ１は、制御信号Φ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＳ１の第１の電極を、列出力保持部７１と同様のクランプレベルＶＣＭ１にクランプさせる。スイッチＳＷ７２２Ｓ１は、タイミング生成回路２０から出力された制御信号Φ１に応じて、帰還容量ＣＳ１の第２の電極をクランプレベルＶＣＭ２にクランプさせるためのスイッチである。スイッチＳＷ７２２Ｓ１は、制御信号Φ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＳ１の第２の電極を、クランプレベルＶＣＭ２にクランプさせる。帰還容量ＣＳ１は、スイッチＳＷ７２１Ｓ１による第１の電極のクランプレベルＶＣＭ１へのクランプと、スイッチＳＷ７２２Ｓ１による第２の電極のクランプレベルＶＣＭ２へのクランプとによって、クランプレベルＶＣＭ１とクランプレベルＶＣＭ２の電位差に応じた電位になる。つまり、帰還容量ＣＳ１は、制御信号Φ１によるスイッチＳＷ７２１Ｓ１とスイッチＳＷ７２２Ｓ１との閉状態への制御によって、帰還容量ＣＲ１と同様に、蓄積した電荷がリセットされる。
【０１１７】
スイッチＳＷ７２３Ｓ１は、タイミング生成回路２０から出力された制御信号Φ２に応じて、帰還容量ＣＳ１の第１の電極と帰還部正出力端子とを接続するスイッチである。スイッチＳＷ７２３Ｓ１は、制御信号Φ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＳ１の第１の電極と帰還部正出力端子、つまり、差動増幅回路７３の非反転入力端子とを接続する。スイッチＳＷ７２５Ｓ１は、タイミング生成回路２０から出力された制御信号Φ２に応じて、帰還容量ＣＳ１の第２の電極と帰還部正入力端子とを接続するスイッチである。スイッチＳＷ７２５Ｓ１は、制御信号Φ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＳ１の第２の電極と帰還部正入力端子、つまり、差動増幅回路７３の反転出力端子とを接続する。帰還容量ＣＳ１は、スイッチＳＷ７２３Ｓ１による第１の電極の帰還部正出力端子への接続と、スイッチＳＷ７２５Ｓ１による第２の電極の帰還部正入力端子への接続とによって、差動増幅回路７３の非反転入力端子と反転出力端子との間に接続される。つまり、帰還容量ＣＳ１は、制御信号Φ２によるスイッチＳＷ７２３Ｓ１とスイッチＳＷ７２５Ｓ１との閉状態への制御によって、帰還容量ＣＲ１と同様に、差動増幅回路７３の帰還容量になる。
【０１１８】
スイッチＳＷ７２４Ｓ２は、タイミング生成回路２０から出力された制御信号Φ１に応じて、列出力保持部７１−１〜列出力保持部７１−３のいずれかから出力された差動正信号を、帰還容量ＣＳ２に伝送するスイッチである。スイッチＳＷ７２４Ｓ２は、制御信号Φ１によって閉状態に制御されると、第１の端子（帰還部７２の差動信号正入力端子）と第２の端子とを接続し、列出力保持部７１−１〜列出力保持部７１−３のいずれかから出力された差動正信号を帰還容量ＣＳ２に伝送する。これにより、差動正信号が帰還容量ＣＳ２の第１の電極に入力される。つまり、帰還容量ＣＳ２の第１の電極に、差動正信号の信号レベル（電位）が印加される。
【０１１９】
帰還容量ＣＳ２は、伝送された差動正信号の信号レベル（電位）を増幅する容量である。
【０１２０】
スイッチＳＷ７２１Ｓ２は、タイミング生成回路２０から出力された制御信号Φ２に応じて、帰還容量ＣＳ２の第１の電極をクランプレベルＶＣＭ１にクランプさせるためのスイッチである。スイッチＳＷ７２１Ｓ２は、制御信号Φ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＳ２の第１の電極を、列出力保持部７１と同様のクランプレベルＶＣＭ１にクランプさせる。スイッチＳＷ７２２Ｓ２は、タイミング生成回路２０から出力された制御信号Φ２に応じて、帰還容量ＣＳ２の第２の電極をクランプレベルＶＣＭ２にクランプさせるためのスイッチである。スイッチＳＷ７２２Ｓ２は、制御信号Φ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＳ２の第２の電極を、クランプレベルＶＣＭ２にクランプさせる。帰還容量ＣＳ２は、スイッチＳＷ７２１Ｓ２による第１の電極のクランプレベルＶＣＭ１へのクランプと、スイッチＳＷ７２２Ｓ２による第２の電極のクランプレベルＶＣＭ２へのクランプとによって、クランプレベルＶＣＭ１とクランプレベルＶＣＭ２の電位差に応じた電位になる。つまり、帰還容量ＣＳ２は、制御信号Φ２によるスイッチＳＷ７２１Ｓ２とスイッチＳＷ７２２Ｓ２との閉状態への制御によって、帰還容量ＣＳ１と同様に、蓄積した電荷がリセットされる。
【０１２１】
スイッチＳＷ７２３Ｓ２は、タイミング生成回路２０から出力された制御信号Φ１に応じて、帰還容量ＣＳ２の第１の電極と帰還部正出力端子とを接続するスイッチである。スイッチＳＷ７２３Ｓ２は、制御信号Φ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＳ２の第１の電極と帰還部正出力端子、つまり、差動増幅回路７３の非反転入力端子とを接続する。スイッチＳＷ７２５Ｓ２は、タイミング生成回路２０から出力された制御信号Φ１に応じて、帰還容量ＣＳ２の第２の電極と帰還部正入力端子とを接続するスイッチである。スイッチＳＷ７２５Ｓ２は、制御信号Φ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、帰還容量ＣＳ２の第２の電極と帰還部正入力端子、つまり、差動増幅回路７３の反転出力端子とを接続する。帰還容量ＣＳ２は、スイッチＳＷ７２３Ｓ２による第１の電極の帰還部正出力端子への接続と、スイッチＳＷ７２５Ｓ２による第２の電極の帰還部正入力端子への接続とによって、差動増幅回路７３の非反転入力端子と反転出力端子との間に接続される。つまり、帰還容量ＣＳ２は、制御信号Φ１によるスイッチＳＷ７２３Ｓ２とスイッチＳＷ７２５Ｓ２との閉状態への制御によって、帰還容量ＣＳ１と同様に、差動増幅回路７３の帰還容量になる。
【０１２２】
このような構成によって、帰還部７２は、いずれかの列出力保持部７１が出力した差動正信号と差動負信号とを選択し、選択した差動正信号と差動負信号とを差動増幅回路７３に供給する帰還回路として動作する。より具体的には、帰還部７２は、タイミング生成回路２０から出力された制御信号Φ２によって対応するスイッチが閉状態に制御されている場合に、差動負信号の信号レベル（電位）を保持した帰還容量ＣＲ１と、差動正信号の信号レベル（電位）を保持した帰還容量ＣＳ１との組が、差動増幅回路７３の帰還容量として動作する。また、帰還部７２は、タイミング生成回路２０から出力された制御信号Φ１によって対応するスイッチが閉状態に制御されている場合に、差動負信号の信号レベル（電位）を保持した帰還容量ＣＲ２と、差動正信号の信号レベル（電位）を保持した帰還容量ＣＳ２との組が、差動増幅回路７３の帰還容量として動作する。
【０１２３】
なお、帰還部７２では、タイミング生成回路２０から出力された制御信号Φ１によって対応するスイッチが閉状態に制御されている場合に、帰還容量ＣＲ１と帰還容量ＣＳ１との組で構成される帰還容量に蓄積した電荷をリセットする。また、帰還部７２では、タイミング生成回路２０から出力された制御信号Φ２によって対応するスイッチが閉状態に制御されている場合に、帰還容量ＣＲ２と帰還容量ＣＳ２との組で構成される帰還容量に蓄積した電荷をリセットする。
【０１２４】
差動増幅回路７３は、反転入力端子と非反転入力端子とのそれぞれに入力された信号を、接続されたそれぞれの帰還容量に応じて増幅し、増幅した信号を、非反転出力端子と反転出力端子とのそれぞれから、アナログデジタル変換回路８０に出力する。より具体的には、反転入力端子に入力された差動負信号の信号レベル（電位）に応じた電圧の出力信号ＶＯＵＴＰを非反転出力端子から出力し、非反転入力端子に入力された差動正信号の信号レベル（電位）に応じた電圧の出力信号ＶＯＵＴＮを反転出力端子から出力する。
【０１２５】
なお、差動増幅回路７３が非反転出力端子から出力する出力信号ＶＯＵＴＰにおける信号の増幅率は、いずれかの列出力保持部７１に備えたサンプリング容量Ｃ７１Ｒ、および帰還部７２に備えた帰還容量ＣＲ１または帰還容量ＣＲ２との比率に応じて行われる。また、差動増幅回路７３が反転出力端子から出力する出力信号ＶＯＵＴＮにおける信号の増幅率は、いずれかの列出力保持部７１に備えたサンプリング容量Ｃ７１Ｓ、および帰還部７２に備えた帰還容量ＣＳ１または帰還容量ＣＳ２との比率に応じて行われる。
【０１２６】
差動増幅回路７３が出力した出力信号ＶＯＵＴＰおよび出力信号ＶＯＵＴＮのそれぞれは、アナログデジタル変換回路８０によって、出力信号ＶＯＵＴＰと出力信号ＶＯＵＴＮとの差分に応じたデジタル信号にアナログデジタル変換されて出力回路９０に出力される。そして、出力回路９０が、アナログデジタル変換回路８０から出力されたデジタル信号を変換して、固体撮像装置１の外部に出力する。
【０１２７】
次に、第１の実施形態の固体撮像装置１に備えた増幅兼選択回路７０の駆動タイミングについて説明する。図５は、本発明の第１の実施形態の固体撮像装置１に備えた増幅兼選択回路７０の駆動タイミングの一例を示したタイミングチャートである。図５には、増幅兼選択回路７０に備えたそれぞれの列出力保持部７１内の構成要素を駆動するためのそれぞれの制御信号と、帰還部７２内の構成要素を駆動するためのそれぞれの制御信号とのタイミングの一例を示している。また、図５には、差動増幅回路７３のそれぞれの出力端子から出力される出力信号一例を合わせて示している。なお、図５に示した駆動タイミングの一例は、固体撮像装置１における露光が終了し、さらに、画素アレイ部１０に備えたそれぞれの画素１１から出力される画素信号が対応する列回路５０に読み出された後、つまり、図３に示した画素１１と、列回路５０との駆動タイミングにおける水平ブランキング期間（ＣＤＳ期間）が終了した後の駆動タイミングである。従って、それぞれの列回路５０は、ノイズ除去光信号を保持している状態である。
【０１２８】
増幅兼選択回路７０の動作には、列出力保持部７１がノイズ除去光信号を保持する動作（以下、「光信号保持動作」という）と、列出力保持部７１が列リセット信号を保持する動作（以下、「リセット信号保持動作」という）と、列出力保持部７１が保持したノイズ除去光信号と列リセット信号との差分信号を差動信号化した差動負信号および差動正信号のそれぞれを出力する動作（以下、「信号出力動作」という）とがある。そして、固体撮像装置１では、異なる列出力保持部７１がそれぞれの動作を同時期に並列して行う。ただし、固体撮像装置１では、異なる列出力保持部７１が同じ動作をしない、つまり、光信号保持動作と、リセット信号保持動作と、信号出力動作とが同じ期間において重複しないように制御する。なお、信号出力動作は、帰還部７２がいずれかの列出力保持部７１が出力した差動正信号と差動負信号とを選択して差動増幅回路７３に出力し、差動増幅回路７３が差動正信号と差動負信号との差分信号を増幅してアナログデジタル変換回路８０に出力する動作でもある。
【０１２９】
以下の説明においては、タイミング生成回路２０が、それぞれの制御信号を“Ｈｉｇｈ”レベルにすることによって、対応する構成要素、すなわち、それぞれの列出力保持部７１および帰還部７２に備えたそれぞれのスイッチが閉状態になるものとして説明する。
【０１３０】
時刻ｔ１以前の初期状態では、タイミング生成回路２０は、制御信号ＣＢ１、制御信号ＣＢ２、および制御信号ＣＢ３を“Ｌｏｗ”レベルにしている。このため、制御信号ＣＢ１、制御信号ＣＢ２、および制御信号ＣＢ３のそれぞれの反転信号である制御信号ＣＢ１ｂ、制御信号ＣＢ２ｂ、および制御信号ＣＢ３ｂが“Ｈｉｇｈ”レベルになっている。これにより、それぞれの列出力保持部７１に備えたスイッチＳＷ７１４ＲとスイッチＳＷ７１４Ｓとが閉状態になり、サンプリング容量Ｃ７１Ｒとサンプリング容量Ｃ７１Ｓとの第２の電極がクランプレベルＶＣＭ１にそれぞれクランプされる。
【０１３１】
また、初期状態では、タイミング生成回路２０は、制御信号Φ１を“Ｈｉｇｈ”レベルにしている。これにより、帰還部７２に備えたスイッチＳＷ７２１Ｒ１とスイッチＳＷ７２１Ｓ１とが閉状態になり、帰還容量ＣＲ１と帰還容量ＣＳ１との第１の電極がクランプレベルＶＣＭ１にそれぞれクランプされる。また、帰還部７２に備えたスイッチＳＷ７２２Ｒ１とスイッチＳＷ７２２Ｓ１とが閉状態になり、帰還容量ＣＲ１と帰還容量ＣＳ１との第２の電極がクランプレベルＶＣＭ２にそれぞれクランプされる。つまり、初期状態では、帰還容量ＣＲ１と帰還容量ＣＳ１とのそれぞれに蓄積された電荷がリセットされている。
【０１３２】
この初期状態から、タイミング生成回路２０は、増幅兼選択回路７０の駆動を開始する。タイミング生成回路２０が増幅兼選択回路７０の駆動を開始すると、制御信号Φ１を“Ｌｏｗ”レベルにしてスイッチＳＷ７２１Ｒ１およびスイッチＳＷ７２１Ｓ１と、スイッチＳＷ７２２Ｒ１およびスイッチＳＷ７２２Ｓ１とのそれぞれを開状態にし、帰還容量ＣＲ１と帰還容量ＣＳ１とのリセットを終了する。
【０１３３】
そして、タイミング生成回路２０は、まず、リセット期間Ｔ０において、増幅兼選択回路７０に備えた差動増幅回路７３を初期化（リセット）する。その後、タイミング生成回路２０は、それぞれの列出力保持部７１における光信号保持動作、リセット信号保持動作、および信号出力動作を順次行う。なお、以下の説明においては、列出力保持部７１−１に着目し、列出力保持部７１−１が光信号保持動作を行っている期間を光信号保持期間Ｔ１、列出力保持部７１−１がリセット信号保持動作を行っている期間をリセット信号保持期間Ｔ２、列出力保持部７１−１が信号出力動作を行っている期間を信号出力期間Ｔ３という。
【０１３４】
リセット期間Ｔ０では、時刻ｔ１において、タイミング生成回路２０は、制御信号Φ０を“Ｈｉｇｈ”レベルにして、帰還部７２に備えたスイッチＳＷ７２０ＲとスイッチＳＷ７２０Ｓとを閉状態にする。これにより、帰還部７２は、帰還部負出力端子と帰還部正出力端子とのそれぞれから基準電圧ＶＣＭ１の電位（クランプレベルＶＣＭ１）を出力する。これにより、差動増幅回路７３の反転入力端子と非反転入力端子とのそれぞれがクランプレベルＶＣＭ１になり、リセットされる。このため、差動増幅回路７３は、非反転出力端子と反転出力端子とのそれぞれから、基準電圧ＶＣＭ１の電位に応じた電圧の出力信号ＶＯＵＴＰと出力信号ＶＯＵＴＮとを出力する。
【０１３５】
続いて、時刻ｔ２において、タイミング生成回路２０は、制御信号Φ０を“Ｌｏｗ”レベルにしてスイッチＳＷ７２０ＲとスイッチＳＷ７２０Ｓとを開状態にし、差動増幅回路７３のリセットを解除する。つまり、リセット期間Ｔ０を終了する。
【０１３６】
リセット期間Ｔ０を終了すると、タイミング生成回路２０は、列出力保持部７１−１における光信号保持動作の制御を開始する。列出力保持部７１−１の光信号保持動作を制御する光信号保持期間Ｔ１では、時刻ｔ２において、タイミング生成回路２０は、制御信号ＳＨＳ１を“Ｈｉｇｈ”レベルにして、列出力保持部７１−１に備えたスイッチＳＷ７１２Ｓを閉状態にする。これにより、列出力保持部７１−１が対応する水平信号線６０−１を介して列回路５０から伝送されたノイズ除去光信号が、スイッチＳＷ７１２Ｓを介してサンプリング容量Ｃ７１Ｓに伝送され、サンプリング容量Ｃ７１Ｓの第１の電極に、ノイズ除去光信号の信号レベル（電位）が印加される。これにより、サンプリング容量Ｃ７１Ｓは、ノイズ除去光信号の電位と、サンプリング容量Ｃ７１Ｓの第２の電極のクランプレベルＶＣＭ１との電位差に応じた電荷を蓄積する。言い換えれば、サンプリング容量Ｃ７１Ｓは、ノイズ除去光信号を、クランプレベルＶＣＭ１を基準としてサンプリングして保持する。
【０１３７】
また、時刻ｔ２において、タイミング生成回路２０は、制御信号Φ２を“Ｈｉｇｈ”レベルにして、帰還部７２に備えたスイッチＳＷ７２１Ｒ２およびスイッチＳＷ７２１Ｓ２と、スイッチＳＷ７２２Ｒ２およびスイッチＳＷ７２２Ｓ２とを閉状態する。これにより、帰還部７２に備えた帰還容量ＣＲ２と帰還容量ＣＳ２との第１の電極がクランプレベルＶＣＭ１にそれぞれクランプされ、第２の電極がクランプレベルＶＣＭ２にそれぞれクランプされて、帰還容量ＣＲ２と帰還容量ＣＳ２とのそれぞれに蓄積された電荷がリセットされる。
【０１３８】
なお、時刻ｔ２では、制御信号Φ２の“Ｈｉｇｈ”レベルによって、帰還部７２に備えたスイッチＳＷ７２３Ｒ１およびスイッチＳＷ７２５Ｒ１と、スイッチＳＷ７２３Ｓ１およびスイッチＳＷ７２５Ｓ１とが閉状態になる。これにより、差動増幅回路７３の反転入力端子が、スイッチＳＷ７２３Ｒ１を介して帰還容量ＣＲ１の第１の電極と接続され、差動増幅回路７３の非反転出力端子が、スイッチＳＷ７２５Ｒ１を介して帰還容量ＣＲ１の第２の電極と接続される。また、差動増幅回路７３の非反転入力端子が、スイッチＳＷ７２３Ｓ１を介して帰還容量ＣＳ１の第１の電極と接続され、差動増幅回路７３の反転出力端子が、スイッチＳＷ７２５Ｓ１を介して帰還容量ＣＳ１の第２の電極と接続される。さらに、このとき、制御信号Φ２の“Ｈｉｇｈ”レベルによって、スイッチＳＷ７２４Ｒ１およびスイッチＳＷ７２４Ｓ１も閉状態となっている。しかし、このときには、制御信号ＣＢ１が“Ｌｏｗ”レベルであるため、帰還部７２は、いずれの列出力保持部７１とも接続されていない状態である。つまり、差動増幅回路７３には、リセットされた状態の帰還容量ＣＲ１と帰還容量ＣＳ１との組が、帰還容量として接続されている状態である。従って、差動増幅回路７３は、非反転出力端子と反転出力端子とのそれぞれから、リセットされた状態の帰還容量ＣＲ１と帰還容量ＣＳ１とに応じた電圧の出力信号ＶＯＵＴＰと出力信号ＶＯＵＴＮとを出力する。つまり、差動増幅回路７３は、リセット状態の出力信号ＶＯＵＴＰと出力信号ＶＯＵＴＮとをアナログデジタル変換回路８０に出力する。なお、このとき差動増幅回路７３から出力された出力信号ＶＯＵＴＰと出力信号ＶＯＵＴＮとは、アナログデジタル変換回路８０においてデジタル信号にアナログデジタル変換してもよいが画像データとしては使用されない。
【０１３９】
続いて、時刻ｔ３において、タイミング生成回路２０は、制御信号ＳＨＳ１を“Ｌｏｗ”レベルにしてスイッチＳＷ７１２Ｓを開状態にし、ノイズ除去光信号を列出力保持部７１−１内のサンプリング容量Ｃ７１Ｓに保持する光信号保持期間Ｔ１を終了する。また、同時に、タイミング生成回路２０は、制御信号Φ２を“Ｌｏｗ”レベルにしてスイッチＳＷ７２１Ｒ２およびスイッチＳＷ７２１Ｓ２と、スイッチＳＷ７２２Ｒ２およびスイッチＳＷ７２２Ｓ２とのそれぞれを開状態にし、帰還容量ＣＲ２と帰還容量ＣＳ２とのリセットを終了する。なお、時刻ｔ３における制御信号Φ２の“Ｌｏｗ”レベルによって、差動増幅回路７３への帰還容量（帰還容量ＣＲ１および帰還容量ＣＳ１との組）の接続が解除される。
【０１４０】
そして、タイミング生成回路２０は、光信号保持期間Ｔ１を終了すると、制御信号Φ０をリセット期間Ｔ０と同様に制御して、差動増幅回路７３を初期化（リセット）し、その後、時刻ｔ４において、差動増幅回路７３のリセットを解除する。なお、図５に示した駆動タイミングの一例では、時刻ｔ３〜時刻ｔ４までの期間も、リセット期間Ｔ０として表している。
【０１４１】
時刻ｔ４において、リセット期間Ｔ０を終了すると、タイミング生成回路２０は、列出力保持部７１−１におけるリセット信号保持動作の制御を開始する。列出力保持部７１−１のリセット信号保持動作を制御するリセット信号保持期間Ｔ２では、時刻ｔ４において、タイミング生成回路２０は、制御信号ＳＨＲ１を“Ｈｉｇｈ”レベルにして、列出力保持部７１−１に備えたスイッチＳＷ７１２Ｒを閉状態にする。これにより、列出力保持部７１−１が対応する水平信号線６０−１を介して列回路５０から伝送された列リセット信号が、スイッチＳＷ７１２Ｒを介してサンプリング容量Ｃ７１Ｒに伝送され、サンプリング容量Ｃ７１Ｒの第１の電極に、列リセット信号の信号レベル（電位）が印加される。これにより、サンプリング容量Ｃ７１Ｒは、列リセット信号の電位と、サンプリング容量Ｃ７１Ｒの第２の電極のクランプレベルＶＣＭ１との電位差に応じた電荷を蓄積する。言い換えれば、サンプリング容量Ｃ７１Ｒは、列リセット信号を、クランプレベルＶＣＭ１を基準としてサンプリングして保持する。
【０１４２】
また、時刻ｔ４では、タイミング生成回路２０は、制御信号Φ１を“Ｈｉｇｈ”レベルにして、帰還部７２に備えたスイッチＳＷ７２１Ｒ１およびスイッチＳＷ７２１Ｓ１と、スイッチＳＷ７２２Ｒ１およびスイッチＳＷ７２２Ｓ１とを閉状態にし、帰還部７２に備えた帰還容量ＣＲ１と帰還容量ＣＳ１とのそれぞれをリセットする。
【０１４３】
なお、時刻ｔ４では、制御信号Φ１の“Ｈｉｇｈ”レベルによって、帰還部７２に備えたスイッチＳＷ７２３Ｒ２およびスイッチＳＷ７２５Ｒ２と、スイッチＳＷ７２３Ｓ２およびスイッチＳＷ７２５Ｓ２とが閉状態になる。これにより、差動増幅回路７３の反転入力端子が、スイッチＳＷ７２３Ｒ２を介して帰還容量ＣＲ２の第１の電極と接続され、差動増幅回路７３の非反転出力端子が、スイッチＳＷ７２５Ｒ２を介して帰還容量ＣＲ２の第２の電極と接続される。また、差動増幅回路７３の非反転入力端子が、スイッチＳＷ７２３Ｓ２を介して帰還容量ＣＳ２の第１の電極と接続され、差動増幅回路７３の反転出力端子が、スイッチＳＷ７２５Ｓ２を介して帰還容量ＣＳ２の第２の電極と接続される。さらに、このとき、制御信号Φ１の“Ｈｉｇｈ”レベルによって、スイッチＳＷ７２４Ｒ２およびスイッチＳＷ７２４Ｓ２も閉状態となっている。しかし、このときには、制御信号ＣＢ１が“Ｌｏｗ”レベルであるため、帰還部７２は、光信号保持期間Ｔ１と同様に、いずれの列出力保持部７１とも接続されておらず、リセットされた状態の帰還容量ＣＲ２と帰還容量ＣＳ２との組が、帰還容量として接続されている状態である。従って、差動増幅回路７３は、光信号保持期間Ｔ１と同様に、非反転出力端子と反転出力端子とのそれぞれから、リセットされた状態の帰還容量ＣＲ２と帰還容量ＣＳ２とに応じたリセット状態の出力信号ＶＯＵＴＰと出力信号ＶＯＵＴＮとをアナログデジタル変換回路８０に出力する。なお、このとき差動増幅回路７３から出力された出力信号ＶＯＵＴＰと出力信号ＶＯＵＴＮとも、光信号保持期間Ｔ１と同様に、アナログデジタル変換回路８０においてデジタル信号にアナログデジタル変換してもよいが画像データとしては使用されない。
【０１４４】
続いて、時刻ｔ５において、タイミング生成回路２０は、制御信号ＳＨＲ１を“Ｌｏｗ”レベルにしてスイッチＳＷ７１２Ｒを開状態にし、列リセット信号を列出力保持部７１−１内のサンプリング容量Ｃ７１Ｒに保持するリセット信号保持期間Ｔ２を終了する。また、同時に、タイミング生成回路２０は、制御信号Φ１を“Ｌｏｗ”レベルにしてスイッチＳＷ７２１Ｒ１およびスイッチＳＷ７２１Ｓ１と、スイッチＳＷ７２２Ｒ１およびスイッチＳＷ７２２Ｓ１とのそれぞれを開状態にし、帰還容量ＣＲ１と帰還容量ＣＳ１とのリセットを終了する。なお、時刻ｔ５における制御信号Φ１の“Ｌｏｗ”レベルによって、差動増幅回路７３への帰還容量（帰還容量ＣＲ２および帰還容量ＣＳ２との組）の接続が解除される。
【０１４５】
また、タイミング生成回路２０は、列出力保持部７１−１におけるリセット信号保持期間Ｔ２において、同時に、列出力保持部７１−２における光信号保持動作の制御を行う。列出力保持部７１−２の光信号保持動作の制御では、タイミング生成回路２０は、列出力保持部７１−１における光信号保持動作、つまり、光信号保持期間Ｔ１において制御していた制御信号ＳＨＳ１の代わりに、制御信号ＳＨＳ２を制御する。より具体的には、タイミング生成回路２０は、時刻ｔ４において制御信号ＳＨＳ２を“Ｈｉｇｈ”レベルにし、時刻ｔ５において制御信号ＳＨＳ２を“Ｌｏｗ”レベルにする。このときの列出力保持部７１−２内のそれぞれの構成要素の動作は、列出力保持部７１−１の光信号保持動作における列出力保持部７１−１内のそれぞれの構成要素の動作と同様に考えることができる。従って、列出力保持部７１−２の光信号保持動作における列出力保持部７１−２内のそれぞれの構成要素の動作に関する詳細な説明は省略する。
【０１４６】
そして、タイミング生成回路２０は、リセット信号保持期間Ｔ２を終了すると、制御信号Φ０を以前のリセット期間Ｔ０と同様に制御して、差動増幅回路７３を初期化（リセット）し、その後、時刻ｔ６において、差動増幅回路７３のリセットを解除する。なお、図５に示した駆動タイミングの一例では、時刻ｔ５〜時刻ｔ６までの期間も、リセット期間Ｔ０として表している。
【０１４７】
時刻ｔ６において、リセット期間Ｔ０を終了すると、タイミング生成回路２０は、列出力保持部７１−１における信号出力動作の制御を開始する。つまり、帰還部７２および差動増幅回路７３による、列出力保持部７１−１に保持しているノイズ除去光信号と列リセット信号とに基づいた出力信号を出力するための制御を開始する。列出力保持部７１−１の信号出力動作を制御する信号出力期間Ｔ３では、時刻ｔ６において、タイミング生成回路２０は、制御信号ＣＢ１を“Ｈｉｇｈ”レベルにして、列出力保持部７１−１に備えたスイッチＳＷ７１１、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓを閉状態にする。また、同時に、タイミング生成回路２０は、制御信号Φ２を“Ｈｉｇｈ”レベルにして、帰還部７２に備えたスイッチＳＷ７２４Ｒ１、スイッチＳＷ７２３Ｒ１、およびスイッチＳＷ７２５Ｒ１と、スイッチＳＷ７２４Ｓ１、スイッチＳＷ７２３Ｓ１、およびスイッチＳＷ７２５Ｓ１とを閉状態にする。これにより、差動増幅回路７３の反転入力端子が、スイッチＳＷ７１３Ｒ、スイッチＳＷ７２４Ｒ１、およびスイッチＳＷ７２３Ｒ１を介して、サンプリング容量Ｃ７１Ｒの第２の電極および帰還容量ＣＲ１の第１の電極と接続され、差動増幅回路７３の非反転出力端子が、スイッチＳＷ７２５Ｒ１を介して帰還容量ＣＲ１の第２の電極と接続される。また、差動増幅回路７３の非反転入力端子が、スイッチＳＷ７１３Ｓ、スイッチＳＷ７２４Ｓ１、およびスイッチＳＷ７２３Ｓ１を介して、サンプリング容量Ｃ７１Ｓの第２の電極および帰還容量ＣＳ１の第１の電極と接続され、差動増幅回路７３の反転出力端子が、スイッチＳＷ７２５Ｓ１を介して帰還容量ＣＳ１の第２の電極と接続される。この接続によって、帰還容量ＣＲ１と帰還容量ＣＳ１との組が、差動増幅回路７３の帰還容量として動作する。これにより、差動増幅回路７３は、サンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還容量ＣＲ１および帰還容量ＣＳ１との比率に応じた増幅率で増幅した出力信号ＶＯＵＴＰと出力信号ＶＯＵＴＮとのそれぞれを出力する。
【０１４８】
より具体的には、差動増幅回路７３は、反転入力端子に入力されたサンプリング容量Ｃ７１Ｒに保持した列リセット信号の信号レベル（電位）と、リセットされた帰還容量ＣＲ１の第１の電極の電位（クランプレベルＶＣＭ１）とに応じた電位の出力信号ＶＯＵＴＰを非反転出力端子から出力する。また、差動増幅回路７３は、非反転入力端子に入力されたサンプリング容量Ｃ７１Ｓに保持したノイズ除去光信号の信号レベル（電位）と、リセットされた帰還容量ＣＳ１の第１の電極の電位（クランプレベルＶＣＭ１）とに応じた電位の出力信号ＶＯＵＴＮを反転出力端子から出力する。
【０１４９】
このとき、スイッチＳＷ７１１によって、サンプリング容量Ｃ７１Ｒの第１の電極とサンプリング容量Ｃ７１Ｓの第１の電極とが短絡されている。言い換えれば、差動増幅回路７３の非反転出力端子と反転出力端子との間に、帰還容量ＣＲ１、サンプリング容量Ｃ７１Ｒ、サンプリング容量Ｃ７１Ｓ、および帰還容量ＣＳ１が直列に接続される。このため、差動増幅回路７３における増幅では、サンプリング容量Ｃ７１Ｒに保持した列リセット信号の信号レベル（電位）とサンプリング容量Ｃ７１Ｓに保持したノイズ除去光信号の信号レベル（電位）との差分信号を差動信号化した差動負信号および差動正信号を増幅する効果を得ることができる。つまり、差動増幅回路７３は、列出力保持部７１−１が対応する水平信号線６０−１を介して列回路５０から伝送されたノイズ除去光信号と列リセット信号とに基づいて相関二重サンプリング処理を行った出力信号ＶＯＵＴＰおよび出力信号ＶＯＵＴＮを、非反転出力端子および反転出力端子のそれぞれから出力する。そして、アナログデジタル変換回路８０は、差動増幅回路７３が出力した出力信号ＶＯＵＴＰおよび出力信号ＶＯＵＴＮに基づいてアナログデジタル変換したデジタル信号を出力回路９０に出力し、出力回路９０が信号形態を変換して固体撮像装置１の外部に出力する。
【０１５０】
また、時刻ｔ６では、制御信号Φ２の“Ｈｉｇｈ”レベルによって、帰還部７２に備えたスイッチＳＷ７２１Ｒ２およびスイッチＳＷ７２１Ｓ２と、スイッチＳＷ７２２Ｒ２およびスイッチＳＷ７２２Ｓ２とが閉状態になる。これにより、帰還部７２に備えた帰還容量ＣＲ２と帰還容量ＣＳ２とのそれぞれがリセットされる。
【０１５１】
続いて、時刻ｔ７において、タイミング生成回路２０は、制御信号ＣＢ１を“Ｌｏｗ”レベルにしてスイッチＳＷ７１１、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓを開状態にし、制御信号Φ２を“Ｌｏｗ”レベルにしてスイッチＳＷ７２４Ｒ１、スイッチＳＷ７２３Ｒ１、およびスイッチＳＷ７２５Ｒ１と、スイッチＳＷ７２４Ｓ１、スイッチＳＷ７２３Ｓ１、およびスイッチＳＷ７２５Ｓ１とを開状態にする。これにより、差動増幅回路７３へのサンプリング容量Ｃ７１Ｒ、サンプリング容量Ｃ７１Ｓ、および帰還容量（帰還容量ＣＲ１および帰還容量ＣＳ１との組）の接続が解除され、列出力保持部７１−１に保持したノイズ除去光信号と列リセット信号とに基づいた出力信号を出力する信号出力期間Ｔ３を終了する。また、時刻ｔ７では、制御信号Φ２の“Ｌｏｗ”レベルによって、スイッチＳＷ７２１Ｒ２およびスイッチＳＷ７２１Ｓ２と、スイッチＳＷ７２２Ｒ２およびスイッチＳＷ７２２Ｓ２とのそれぞれを開状態になり、帰還容量ＣＲ２と帰還容量ＣＳ２とのリセットを終了する。
【０１５２】
また、タイミング生成回路２０は、列出力保持部７１−１における信号出力期間Ｔ３において、同時に、列出力保持部７１−２におけるリセット信号保持動作の制御を行う。列出力保持部７１−２のリセット信号保持動作の制御では、タイミング生成回路２０は、列出力保持部７１−１におけるリセット信号保持動作、つまり、リセット信号保持期間Ｔ２において制御していた制御信号ＳＨＲ１の代わりに、制御信号ＳＨＲ２を制御する。より具体的には、タイミング生成回路２０は、時刻ｔ６において制御信号ＳＨＲ２を“Ｈｉｇｈ”レベルにし、時刻ｔ７において制御信号ＳＨＲ２を“Ｌｏｗ”レベルにする。このときの列出力保持部７１−２内のそれぞれの構成要素の動作は、列出力保持部７１−１の光信号保持動作における列出力保持部７１−１内のそれぞれの構成要素の動作と同様に考えることができる。従って、列出力保持部７１−２のリセット信号保持動作における列出力保持部７１−２内のそれぞれの構成要素の動作に関する詳細な説明は省略する。
【０１５３】
また、タイミング生成回路２０は、列出力保持部７１−１における信号出力期間Ｔ３において、同時に、列出力保持部７１−３における光信号保持動作の制御を行う。列出力保持部７１−３の光信号保持動作の制御では、タイミング生成回路２０は、列出力保持部７１−１における光信号保持動作（光信号保持期間Ｔ１）において制御していた制御信号ＳＨＳ１の代わりに、制御信号ＳＨＳ３を制御する。より具体的には、タイミング生成回路２０は、時刻ｔ６において制御信号ＳＨＳ３を“Ｈｉｇｈ”レベルにし、時刻ｔ７において制御信号ＳＨＳ３を“Ｌｏｗ”レベルにする。このときの列出力保持部７１−３内のそれぞれの構成要素の動作は、列出力保持部７１−１の光信号保持動作における列出力保持部７１−１内のそれぞれの構成要素の動作と同様に考えることができるため、詳細な説明は省略する。
【０１５４】
そして、タイミング生成回路２０は、信号出力期間Ｔ３を終了すると、制御信号Φ０を以前のリセット期間Ｔ０と同様に制御して、差動増幅回路７３を初期化（リセット）し、その後、時刻ｔ８において、差動増幅回路７３のリセットを解除する。なお、図５に示した駆動タイミングの一例では、時刻ｔ７〜時刻ｔ８までの期間も、リセット期間Ｔ０として表している。
【０１５５】
時刻ｔ８において、リセット期間Ｔ０を終了すると、以降、同様に、タイミング生成回路２０は、列出力保持部７１−１における光信号保持動作、リセット信号保持動作、および信号出力動作を順次行う。また、タイミング生成回路２０は、列出力保持部７１−１における光信号保持期間Ｔ１、リセット信号保持期間Ｔ２、および信号出力期間Ｔ３において、同時に、列出力保持部７１−２および列出力保持部７１−３における光信号保持動作、リセット信号保持動作、および信号出力動作のいずれかの動作を、同じ動作が重複しないように順次行う。
【０１５６】
図５に示した駆動タイミングの一例では、時刻ｔ８〜時刻ｔ９までの列出力保持部７１−１における光信号保持期間Ｔ１において、タイミング生成回路２０は、列出力保持部７１−２における信号出力動作の制御を行っている。この列出力保持部７１−２における信号出力動作では、タイミング生成回路２０が、制御信号ＣＢ２および制御信号Φ１を“Ｈｉｇｈ”レベルにしている。これにより、列出力保持部７１−２に備えたスイッチＳＷ７１１、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓと、帰還部７２に備えたスイッチＳＷ７２４Ｒ２、スイッチＳＷ７２３Ｒ２、およびスイッチＳＷ７２５Ｒ２と、スイッチＳＷ７２４Ｓ２、スイッチＳＷ７２３Ｓ２、およびスイッチＳＷ７２５Ｓ２とが閉状態になる。これにより、差動増幅回路７３には、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｒ、サンプリング容量Ｃ７１Ｓ、および帰還容量（帰還容量ＣＲ２および帰還容量ＣＳ２との組）が接続され、列出力保持部７１−２に保持したノイズ除去光信号と列リセット信号とに基づいた出力信号を出力する。
【０１５７】
また、図５に示した駆動タイミングの一例では、時刻ｔ１０〜時刻ｔ１１までの列出力保持部７１−１におけるリセット信号保持期間Ｔ２において、タイミング生成回路２０は、列出力保持部７１−２における光信号保持動作の制御を行っている。また、図５に示した駆動タイミングの一例では、時刻ｔ１２〜時刻ｔ１３までの列出力保持部７１−１における信号出力期間Ｔ３において、タイミング生成回路２０は、列出力保持部７１−２におけるリセット信号保持動作の制御を行っている。なお、これらのときの列出力保持部７１−２内のそれぞれの構成要素の動作は、列出力保持部７１−１の光信号保持期間Ｔ１およびリセット信号保持期間Ｔ２における列出力保持部７１−１内のそれぞれの構成要素の動作と同様に考えることができるため、詳細な説明は省略する。
【０１５８】
また、図５に示した駆動タイミングの一例では、時刻ｔ８〜時刻ｔ９までの列出力保持部７１−１における光信号保持期間Ｔ１において、タイミング生成回路２０は、列出力保持部７１−３におけるリセット信号保持動作の制御を行っている。このときの列出力保持部７１−３内のそれぞれの構成要素の動作は、列出力保持部７１−１のリセット信号保持動作における列出力保持部７１−１内のそれぞれの構成要素の動作と同様に考えることができるため、詳細な説明は省略する。
【０１５９】
また、図５に示した駆動タイミングの一例では、時刻ｔ１０〜時刻ｔ１１までの列出力保持部７１−１におけるリセット信号保持期間Ｔ２において、タイミング生成回路２０は、列出力保持部７１−３における信号出力動作の制御を行っている。この列出力保持部７１−３における信号出力動作では、タイミング生成回路２０が、制御信号ＣＢ３および制御信号Φ２を“Ｈｉｇｈ”レベルにしている。これにより、列出力保持部７１−３に備えたスイッチＳＷ７１１、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓと、帰還部７２に備えたスイッチＳＷ７２４Ｒ１、スイッチＳＷ７２３Ｒ１、およびスイッチＳＷ７２５Ｒ１と、スイッチＳＷ７２４Ｓ１、スイッチＳＷ７２３Ｓ１、およびスイッチＳＷ７２５Ｓ１とが閉状態になる。これにより、差動増幅回路７３には、列出力保持部７１−３内のサンプリング容量Ｃ７１Ｒ、サンプリング容量Ｃ７１Ｓ、および帰還容量（帰還容量ＣＲ１および帰還容量ＣＳ１との組）が接続され、列出力保持部７１−３に保持したノイズ除去光信号と列リセット信号とに基づいた出力信号を出力する。
【０１６０】
また、図５に示した駆動タイミングの一例では、時刻ｔ１２〜時刻ｔ１３までの列出力保持部７１−１における信号出力期間Ｔ３において、タイミング生成回路２０は、列出力保持部７１−３における光信号保持動作の制御を行っている。このときの列出力保持部７１−３内のそれぞれの構成要素の動作は、列出力保持部７１−１の光信号保持動作における列出力保持部７１−１内のそれぞれの構成要素の動作と同様に考えることができるため、詳細な説明は省略する。
【０１６１】
このように、タイミング生成回路２０は、それぞれの列出力保持部７１における光信号保持動作、リセット信号保持動作、および信号出力動作を、異なる列出力保持部７１が同じ動作をしない（動作が重複しない）ように制御する。これにより、差動増幅回路７３は、それぞれの列出力保持部７１に保持したノイズ除去光信号と列リセット信号とに基づいた出力信号を順次出力する。つまり、増幅兼選択回路７０は、固体撮像装置１において隣接する列回路５０から異なる水平信号線６０を介して伝送されたノイズ除去光信号と列リセット信号とに基づいて相関二重サンプリング処理を行った出力信号を、順次出力する。
【０１６２】
次に、第１の実施形態の固体撮像装置１において画素アレイ部１０内に配置された画素１１が出力した画素信号に対応する出力信号を外部に出力する一連の動作について説明する。まず、固体撮像装置１における一連の動作を説明するために着目する構成要素を示した固体撮像装置１の構成について説明する。図６は、本発明の第１の実施形態の固体撮像装置１に備えた画素１１、列回路５０、および増幅兼選択回路７０の概略構成の一例を示した回路図である。図６には、画素１１が２行８列に２次元的に配置された画素アレイ部１０を備え、それぞれの列の画素１１に対応した列回路５０−１〜列回路５０−８が、隣接する列回路５０同士が異なる水平信号線６０に列画素信号を出力するように、３つの水平信号線６０（水平信号線６０−１〜水平信号線６０−３）のいずれかに接続されている構成の固体撮像装置１の構成の一例を示している。
【０１６３】
なお、図６においては、説明を容易にするため、増幅兼選択回路７０に備えた３個の列出力保持部７１のそれぞれにおいて、サンプリング容量Ｃ７１Ｒ、サンプリング容量Ｃ７１Ｓ、スイッチＳＷ７１１、スイッチＳＷ７１２Ｒ、スイッチＳＷ７１２Ｓ、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓのみを示している。つまり、それぞれの列出力保持部７１において、スイッチＳＷ７１４Ｒと、スイッチＳＷ７１４Ｓとを省略して示している。
【０１６４】
また、図６においては、説明を容易にするため、増幅兼選択回路７０に備えた帰還部７２において、スイッチＳＷ７２４Ｒ１、帰還容量ＣＲ１、スイッチＳＷ７２５Ｒ１、スイッチＳＷ７２４Ｒ２、帰還容量ＣＲ２、スイッチＳＷ７２５Ｒ２、スイッチＳＷ７２４Ｓ１、帰還容量ＣＳ１、スイッチＳＷ７２５Ｓ１、スイッチＳＷ７２４Ｓ２、帰還容量ＣＳ２、およびスイッチＳＷ７２５Ｓ２のみを示している。つまり、帰還部７２において、スイッチＳＷ７２０Ｒ、スイッチＳＷ７２０Ｓ、スイッチＳＷ７２１Ｒ１、スイッチＳＷ７２１Ｒ２、スイッチＳＷ７２２Ｒ１、スイッチＳＷ７２３Ｒ１、スイッチＳＷ７２３Ｒ２、スイッチＳＷ７２２Ｒ２、スイッチＳＷ７２１Ｓ１、スイッチＳＷ７２１Ｓ２、スイッチＳＷ７２２Ｓ１、スイッチＳＷ７２２Ｓ２、スイッチＳＷ７２３Ｓ１、およびスイッチＳＷ７２３Ｓ２を省略して示している。そして、図６においては、スイッチＳＷ７２４Ｒ１と、帰還容量ＣＲ１と、スイッチＳＷ７２５Ｒ１とを帰還回路７２−Ｒ１としてまとめて示している。また、図６においては、同様に、スイッチＳＷ７２４Ｒ２と、帰還容量ＣＲ２と、スイッチＳＷ７２５Ｒ２とを帰還回路７２−Ｒ２とし、スイッチＳＷ７２４Ｓ１と、帰還容量ＣＳ１と、スイッチＳＷ７２５Ｓ１とを帰還回路７２−Ｓ１とし、スイッチＳＷ７２４Ｓ２と、帰還容量ＣＳ２と、スイッチＳＷ７２５Ｓ２とを帰還回路７２−Ｓ２として、それぞれまとめて示している。
【０１６５】
なお、図６においては、帰還部７２に備えたスイッチＳＷ７２３Ｒ１、スイッチＳＷ７２３Ｒ２、スイッチＳＷ７２３Ｓ１、およびスイッチＳＷ７２３Ｓ２を省略して示したことに伴って、差動増幅回路７３の反転入力端子と非反転入力端子との接続を変更した構成を示している。より具体的には、差動増幅回路７３の反転入力端子に、帰還回路７２−Ｒ１および帰還回路７２−Ｒ２の入力端子（スイッチＳＷ７２４Ｒ１およびスイッチＳＷ７２４Ｒ２の第１の端子）を接続し、それぞれの列出力保持部７１から列リセット信号を入力する構成を示している。また、差動増幅回路７３の非反転入力端子に、帰還回路７２−Ｓ１および帰還回路７２−Ｓ２の入力端子（スイッチＳＷ７２４Ｓ１およびスイッチＳＷ７２４Ｓ２の第１の端子）を接続し、それぞれの列出力保持部７１からノイズ除去光信号を入力する構成を示している。
【０１６６】
固体撮像装置１では、水平走査回路４０が列選択信号ＣＳＥＬ（１）〜列選択信号ＣＳＥＬ（８）を順次出力することによって、列回路５０−１〜列回路５０−８に、列画素信号を、接続された水平信号線６０に順次出力させて、増幅兼選択回路７０に伝送する。そして、固体撮像装置１では、タイミング生成回路２０が、それぞれの列出力保持部７１の動作を制御する列出力保持部制御信号および帰還部７２の動作を制御する帰還部制御信号を出力することによって、それぞれの水平信号線６０を介して伝送された列画素信号に基づいて相関二重サンプリング処理を行った出力信号を出力する。ここで、列出力保持部７１−１に対応する列出力保持部制御信号は、制御信号ＳＨＲ１、制御信号ＳＨＳ１、および制御信号ＣＢ１である。また、列出力保持部７１−２に対応する列出力保持部制御信号は、制御信号ＳＨＲ２、制御信号ＳＨＳ２、および制御信号ＣＢ２である。また、列出力保持部７１−３に対応する列出力保持部制御信号は、制御信号ＳＨＲ３、制御信号ＳＨＳ３、および制御信号ＣＢ３である。
【０１６７】
続いて、図６に示した構成の固体撮像装置１における一連の動作のタイミングについて説明する。図７は、本発明の第１の実施形態の固体撮像装置１に備えた列回路５０および増幅兼選択回路７０の駆動タイミングの一例を示したタイミングチャートである。図７には、画素アレイ部１０において異なる６列の画素１１に対応する列回路５０のそれぞれを順次制御して、それぞれの列回路５０が出力した列画素信号に基づいて相関二重サンプリング処理を行った出力信号を順次出力する場合の駆動タイミングの一例を示している。なお、図７に示した駆動タイミングの一例は、画素アレイ部１０の１行目に配置されたそれぞれの画素１１が発生した画素信号に応じたノイズ除去光信号が、それぞれの列回路５０に備えたサンプリング容量５１４に保持されている状態からの駆動タイミングである。つまり、図３に示した画素１１および列回路５０の駆動タイミングの一例における水平読出し期間の駆動タイミングである。
【０１６８】
なお、図７に示した駆動タイミングの一例では、増幅兼選択回路７０に備えたそれぞれの列出力保持部７１における動作を、それぞれの動作を表す文言（光信号保持動作を「ＳＩＧＮＡＬ」、リセット信号保持動作を「ＲＥＳＥＴ」、信号出力動作を「ＡＭＰ」）で示している。そして、それぞれの動作の文言に続く“（）：括弧”内に、それぞれの動作において処理の対象となっている画素１１の列を識別するため、列回路５０が対応する画素１１の列を表す“−”に続く数字を示している。また、図７に示した駆動タイミングの一例では、帰還回路７２−Ｒ１と帰還回路７２−Ｓ１との組によって構成される差動増幅回路７３の帰還回路を帰還回路７２−１として示し、帰還回路７２−Ｒ２と帰還回路７２−Ｓ２との組によって構成される差動増幅回路７３の帰還回路を帰還回路７２−２として示し、帰還回路７２−１および帰還回路７２−２における動作を、それぞれの動作を表す文言で示している。より具体的には、差動増幅回路７３における差分信号の増幅の動作に対応した帰還容量としての動作を「ＡＭＰ」、リセットされている動作を「ＲＥＳＥＴ」という文言で示している。また、図７に示した駆動タイミングの一例では、差動増幅回路７３における出力信号ＶＯＵＴＰおよび出力信号ＶＯＵＴＮをまとめて、「出力信号ＶＯＵＴ」として示している。そして、「ＣＯＬＵＭＮ」に続く“（）：括弧”内に、それぞれの期間において出力する画素１１の列を識別するため、列回路５０が対応する画素１１の列を表す“−”に続く数字を示している。
【０１６９】
なお、図７に示した駆動タイミングの一例では、説明を容易にするため、それぞれの列出力保持部７１に備えたサンプリング容量Ｃ７１Ｒとサンプリング容量Ｃ７１Ｓとをクランプする制御、帰還部７２に備えた帰還容量ＣＲ１、帰還容量ＣＲ２、帰還容量ＣＳ１、および帰還容量ＣＳ１をリセットする制御を省略している。しかし、実際の固体撮像装置１においては、これらのクランプ制御やリセット制御は省略するものではない。つまり、実際の固体撮像装置１においては、上述したタイミングにおいてクランプ制御やリセット制御を行う（図３および図５参照）。
【０１７０】
水平読出し期間では、まず、時刻ｔ１において、水平走査回路４０は、１列目の列選択信号ＣＳＥＬ（１）によって１列目の列回路５０−１を選択し、１列目の列回路５０−１に備えたサンプリング容量５１４に保持されたノイズ除去光信号を、水平信号線６０−１に出力させる。また、時刻ｔ１において、タイミング生成回路２０は、制御信号ＳＨＳ１によって、列出力保持部７１−１に光信号保持動作（ＳＩＧＮＡＬ（１））を行わせ、水平信号線６０−１を介して列回路５０−１から伝送されてきたノイズ除去光信号を、列出力保持部７１−１内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０１７１】
続いて、時刻ｔ２において、水平走査回路４０は、１列目のクランプパルスＣＬ（１）によって１列目の列回路５０−１に備えたサンプリング容量５１４をクランプレベルＶＣＯＭにクランプさせ、列リセット信号を水平信号線６０−１に出力させる。また、時刻ｔ２において、タイミング生成回路２０は、制御信号ＳＨＲ１によって、列出力保持部７１−１にリセット信号保持動作（ＲＥＳＥＴ（１））を行わせ、水平信号線６０−１を介して列回路５０−１から伝送されてきた列リセット信号を、列出力保持部７１−１内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。
【０１７２】
さらに、時刻ｔ２において、水平走査回路４０は、２列目の列選択信号ＣＳＥＬ（２）によって２列目の列回路５０−２を選択し、２列目の列回路５０−２に備えたサンプリング容量５１４に保持されたノイズ除去光信号を、水平信号線６０−２に出力させる。また、時刻ｔ２において、タイミング生成回路２０は、制御信号ＳＨＳ２によって、列出力保持部７１−２に光信号保持動作（ＳＩＧＮＡＬ（２））を行わせ、水平信号線６０−２を介して列回路５０−２から伝送されてきたノイズ除去光信号を、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０１７３】
続いて、時刻ｔ３において、水平走査回路４０は、１列目の列選択信号ＣＳＥＬ（１）による１列目の列回路５０−１の選択と、１列目のクランプパルスＣＬ（１）による１列目の列回路５０−１に備えたサンプリング容量５１４のクランプとを解除する。
【０１７４】
また、時刻ｔ３において、タイミング生成回路２０は、制御信号ＣＢ１によって列出力保持部７１−１を選択し、制御信号Φ２によって、差動増幅回路７３に、列出力保持部７１−１に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−１（帰還回路７２−Ｒ１および帰還回路７２−Ｓ１）とを接続して信号出力動作（ＡＭＰ（１））を行わせる。これにより、差動増幅回路７３は、１列目の列回路５０−１が水平信号線６０−１を介して伝送した列画素信号（ノイズ除去光信号および列リセット信号）に基づいて相関二重サンプリング処理を行った出力信号ＶＯＵＴ、つまり、１列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（１））を出力する。
【０１７５】
さらに、時刻ｔ３において、水平走査回路４０は、２列目のクランプパルスＣＬ（２）によって２列目の列回路５０−２に備えたサンプリング容量５１４をクランプレベルＶＣＯＭにクランプさせ、列リセット信号を水平信号線６０−２に出力させる。また、時刻ｔ３において、タイミング生成回路２０は、制御信号ＳＨＲ２によって、列出力保持部７１−２にリセット信号保持動作（ＲＥＳＥＴ（２））を行わせ、水平信号線６０−２を介して列回路５０−２から伝送されてきた列リセット信号を、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。
【０１７６】
さらに、時刻ｔ３において、水平走査回路４０は、３列目の列選択信号ＣＳＥＬ（３）によって３列目の列回路５０−３を選択し、３列目の列回路５０−３に備えたサンプリング容量５１４に保持されたノイズ除去光信号を、水平信号線６０−３に出力させる。また、時刻ｔ３において、タイミング生成回路２０は、制御信号ＳＨＳ３によって、列出力保持部７１−３に光信号保持動作（ＳＩＧＮＡＬ（３））を行わせ、水平信号線６０−３を介して列回路５０−３から伝送されてきたノイズ除去光信号を、列出力保持部７１−３内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０１７７】
続いて、時刻ｔ４において、水平走査回路４０は、４列目の列選択信号ＣＳＥＬ（４）によって４列目の列回路５０−４を選択し、４列目の列回路５０−４に備えたサンプリング容量５１４に保持されたノイズ除去光信号を、水平信号線６０−１に出力させる。また、時刻ｔ４において、タイミング生成回路２０は、制御信号ＳＨＳ１によって、列出力保持部７１−１に光信号保持動作（ＳＩＧＮＡＬ（４））を行わせ、水平信号線６０−１を介して列回路５０−１から伝送されてきたノイズ除去光信号を、列出力保持部７１−１内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０１７８】
さらに、時刻ｔ４において、水平走査回路４０は、２列目の列選択信号ＣＳＥＬ（２）による２列目の列回路５０−２の選択と、２列目のクランプパルスＣＬ（２）による２列目の列回路５０−２に備えたサンプリング容量５１４のクランプとを解除する。また、時刻ｔ４において、タイミング生成回路２０は、制御信号ＣＢ１による列出力保持部７１−１の選択と、制御信号Φ２による差動増幅回路７３への列出力保持部７１−１内のそれぞれのサンプリング容量と、帰還回路７２−１との接続を解除する。
【０１７９】
そして、時刻ｔ４において、タイミング生成回路２０は、制御信号ＣＢ２によって列出力保持部７１−２を選択し、制御信号Φ１によって、差動増幅回路７３に、列出力保持部７１−２に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−２（帰還回路７２−Ｒ２および帰還回路７２−Ｓ２）とを接続して信号出力動作（ＡＭＰ（２））を行わせる。これにより、差動増幅回路７３は、２列目の列回路５０−２が水平信号線６０−２を介して伝送した列画素信号に基づいて相関二重サンプリング処理を行った、２列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（２））を出力する。なお、このとき、帰還回路７２−１内の帰還容量ＣＲ１および帰還容量ＣＳ１は、制御信号Φ１によってリセットされる。
【０１８０】
さらに、時刻ｔ４において、水平走査回路４０は、３列目のクランプパルスＣＬ（３）によって３列目の列回路５０−３に備えたサンプリング容量５１４をクランプレベルＶＣＯＭにクランプさせ、列リセット信号を水平信号線６０−３に出力させる。また、時刻ｔ４において、タイミング生成回路２０は、制御信号ＳＨＲ３によって、列出力保持部７１−３にリセット信号保持動作（ＲＥＳＥＴ（３））を行わせ、水平信号線６０−３を介して列回路５０−２から伝送されてきた列リセット信号を、列出力保持部７１−３内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。
【０１８１】
続いて、時刻ｔ５において、水平走査回路４０は、４列目のクランプパルスＣＬ（４）によって４列目の列回路５０−４に備えたサンプリング容量５１４をクランプレベルＶＣＯＭにクランプさせ、列リセット信号を水平信号線６０−１に出力させる。また、時刻ｔ５において、タイミング生成回路２０は、制御信号ＳＨＲ１によって、列出力保持部７１−１にリセット信号保持動作（ＲＥＳＥＴ（４））を行わせ、水平信号線６０−１を介して列回路５０−４から伝送されてきた列リセット信号を、列出力保持部７１−１内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。
【０１８２】
さらに、時刻ｔ５において、水平走査回路４０は、５列目の列選択信号ＣＳＥＬ（５）によって５列目の列回路５０−５を選択し、５列目の列回路５０−５に備えたサンプリング容量５１４に保持されたノイズ除去光信号を、水平信号線６０−２に出力させる。また、時刻ｔ５において、タイミング生成回路２０は、制御信号ＳＨＳ２によって、列出力保持部７１−２に光信号保持動作（ＳＩＧＮＡＬ（５））を行わせ、水平信号線６０−２を介して列回路５０−５から伝送されてきたノイズ除去光信号を、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０１８３】
さらに、時刻ｔ５において、水平走査回路４０は、３列目の列選択信号ＣＳＥＬ（３）による３列目の列回路５０−３の選択と、３列目のクランプパルスＣＬ（３）による３列目の列回路５０−３に備えたサンプリング容量５１４のクランプとを解除する。また、時刻ｔ５において、タイミング生成回路２０は、制御信号ＣＢ２による列出力保持部７１−２の選択と、制御信号Φ１による差動増幅回路７３への列出力保持部７１−２内のそれぞれのサンプリング容量と、帰還回路７２−２との接続を解除する。
【０１８４】
そして、時刻ｔ５において、タイミング生成回路２０は、制御信号ＣＢ３によって列出力保持部７１−３を選択し、制御信号Φ２によって、差動増幅回路７３に、列出力保持部７１−３に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−１とを接続して信号出力動作（ＡＭＰ（３））を行わせる。これにより、差動増幅回路７３は、３列目の列回路５０−３が水平信号線６０−３を介して伝送した列画素信号に基づいて相関二重サンプリング処理を行った、３列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（３））を出力する。なお、このとき、帰還回路７２−２内の帰還容量ＣＲ２および帰還容量ＣＳ２は、制御信号Φ２によってリセットされる。
【０１８５】
続いて、時刻ｔ６において、水平走査回路４０は、４列目の列選択信号ＣＳＥＬ（４）による４列目の列回路５０−４の選択と、４列目のクランプパルスＣＬ（４）による４列目の列回路５０−４に備えたサンプリング容量５１４のクランプとを解除する。また、時刻ｔ６において、タイミング生成回路２０は、制御信号ＣＢ１による列出力保持部７１−１の選択と、制御信号Φ２による差動増幅回路７３への列出力保持部７１−３内のそれぞれのサンプリング容量と、帰還回路７２−１との接続を解除する。
【０１８６】
そして、時刻ｔ６において、タイミング生成回路２０は、制御信号ＣＢ１によって列出力保持部７１−１を選択し、制御信号Φ１によって、差動増幅回路７３に、列出力保持部７１−１に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−１とを接続して信号出力動作（ＡＭＰ（４））を行わせる。これにより、差動増幅回路７３は、４列目の列回路５０−４が水平信号線６０−１を介して伝送した列画素信号に基づいて相関二重サンプリング処理を行った、４列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（４））を出力する。なお、このとき、帰還回路７２−１内の帰還容量ＣＲ１および帰還容量ＣＳ１は、制御信号Φ１によってリセットされる。
【０１８７】
さらに、時刻ｔ６において、水平走査回路４０は、５列目のクランプパルスＣＬ（５）によって５列目の列回路５０−５に備えたサンプリング容量５１４をクランプレベルＶＣＯＭにクランプさせ、列リセット信号を水平信号線６０−２に出力させる。また、時刻ｔ６において、タイミング生成回路２０は、制御信号ＳＨＲ２によって、列出力保持部７１−２にリセット信号保持動作（ＲＥＳＥＴ（５））を行わせ、水平信号線６０−２を介して列回路５０−５から伝送されてきた列リセット信号を、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。
【０１８８】
さらに、時刻ｔ６において、水平走査回路４０は、６列目の列選択信号ＣＳＥＬ（６）によって６列目の列回路５０−６を選択し、６列目の列回路５０−６に備えたサンプリング容量５１４に保持されたノイズ除去光信号を、水平信号線６０−３に出力させる。また、時刻ｔ６において、タイミング生成回路２０は、制御信号ＳＨＳ３によって、列出力保持部７１−３に光信号保持動作（ＳＩＧＮＡＬ（６））を行わせ、水平信号線６０−３を介して列回路５０−６から伝送されてきたノイズ除去光信号を、列出力保持部７１−３内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０１８９】
時刻ｔ７以降、同様に、水平走査回路４０は、列回路５０を順次選択して、対応する水平信号線６０に列画素信号を出力させる。また、タイミング生成回路２０は、それぞれの列出力保持部７１における光信号保持動作、リセット信号保持動作、および信号出力動作が異なる列出力保持部７１同士で重複しないように制御し、差動増幅回路７３からそれぞれの列画素信号に対応する出力信号ＶＯＵＴを出力させる。
【０１９０】
このように、固体撮像装置１では、３つの水平信号線６０（水平信号線６０−１〜水平信号線６０−３）を備え、隣接する列回路５０同士を異なる水平信号線６０に周期的に接続する。そして、固体撮像装置１では、列回路５０からの列リセット信号の水平信号線６０への読み出しと、隣接する列回路５０からのノイズ除去光信号の異なる水平信号線６０への読み出しとを同時期に並列して行う。
【０１９１】
また、固体撮像装置１では、増幅兼選択回路７０内に、それぞれの水平信号線６０に対応した３個の列出力保持部７１（列出力保持部７１−１〜列出力保持部７１−３）を備え、対応する水平信号線６０を介して伝送されたノイズ除去光信号と列リセット信号とのそれぞれを保持する。そして、固体撮像装置１では、増幅兼選択回路７０内の帰還部７２内に、ノイズ除去光信号と列リセット信号とのそれぞれに対応した帰還容量を含んで構成される２組の帰還回路（帰還回路７２−１および帰還回路７２−２）を備え、ノイズ除去光信号と列リセット信号との両方の信号の保持を終了した列出力保持部７１を順次選択する。このとき、固体撮像装置１では、選択した列出力保持部７１が保持したノイズ除去光信号と列リセット信号との差分信号（相関二重サンプリング処理）を増幅する差動増幅回路７３に接続する帰還容量として、２組の帰還回路を交互に切り替える。
【０１９２】
これにより、固体撮像装置１では、増幅兼選択回路７０に備えた３個の列出力保持部７１における光信号保持動作、リセット信号保持動作、および信号出力動作を、異なる列出力保持部７１同士で重複させることなく、それぞれの列回路５０が出力した列画素信号、つまり、それぞれの列に配置された画素１１に対応する出力信号ＶＯＵＴを連続して、順次出力させることができる。このため、固体撮像装置１では、従来の固体撮像装置のように、ノイズ除去後の光信号とリセット信号との保持（サンプリング）が終了するごとに、それぞれの列回路に対応した最終的な出力信号を出力するのではなく、いずれかの列出力保持部７１の信号出力動作によって、出力信号ＶＯＵＴを出力させることができる。これは、固体撮像装置１では、最初の出力信号ＶＯＵＴを出力した後であれば、光信号保持動作およびリセット信号保持動作を行っている列出力保持部７１がある場合であっても、いずれかの列出力保持部７１が信号出力動作を行うことができる状態になるからである。このため、固体撮像装置１では、増幅兼選択回路７０によって列回路５０に起因する画質の悪化を抑制すると共に、従来の固体撮像装置のようにクロック信号の周波数を高くすることなく、つまり、消費電力が増大することなく、出力信号ＶＯＵＴを出力する速度を向上させることができる。
【０１９３】
ここで、固体撮像装置１に備えたそれぞれの構成要素の配置について説明する。固体撮像装置１は、一般的なモノリシック構造（単一の半導体基板で製造された構造）にすることもできるが、複数の半導体基板を積層した構造にすることによって、固体撮像装置１の小型化を実現することができる。つまり、固体撮像装置１を積層構造にすることによって、固体撮像装置１の実装面積を小さくすることができる。
【０１９４】
図８は、本発明の実施形態の固体撮像装置１に備えたそれぞれの構成要素の半導体基板への配置の一例を示したレイアウト図である。図８には、２枚の半導体基板を積層した構造の固体撮像装置１におけるそれぞれの構成要素の配置を示している。そして、図８の（ａ）には、固体撮像装置１に被写体光が入射する側の第１の半導体基板１１０におけるそれぞれの構成要素の配置を示し、図８の（ｂ）には、第１の半導体基板１１０において被写体光が入射する側の面（入射面）と反対側の面に積層する第２の半導体基板１２０におけるそれぞれの構成要素の配置を示している。なお、図８は、固体撮像装置１における被写体光の入射面側から見た各構成要素の配置を示している。従って、固体撮像装置１を形成する場合、図８の（ａ）に示した第１の半導体基板１１０は、図８の（ｂ）に示した第２の半導体基板１２０の上側に重ねて形成（積層）する。
【０１９５】
図８の（ａ）に示したように、固体撮像装置１では、複数の画素１１が配置された画素アレイ部１０と、垂直走査回路３０と、画素１１のそれぞれの列に対応する複数の列回路５０と水平走査回路４０とを、第１の半導体基板１１０に配置する。また、固体撮像装置１では、タイミング生成回路２０と、増幅兼選択回路７０と、アナログデジタル変換回路８０と、出力回路９０とを、第２の半導体基板１２０に配置する。図８の（ｂ）に示した第２の半導体基板１２０におけるそれぞれの構成要素の配置の一例では、列回路５０が、増幅兼選択回路７０の直上に配置している。
【０１９６】
第１の半導体基板１１０と第２の半導体基板１２０との間の信号線（例えば、水平信号線６０）は、第１の半導体基板１１０に配置された接合領域１３１と第２の半導体基板１２０に配置された接合領域１３２との中で互いに接続される。接合領域１３１および接合領域１３２内には、それぞれの信号線を接続する基板間接続部が形成され、積層されたそれぞれの半導体基板に形成された構成要素同士は、基板間接続部によって電気的に接続され、基板間接続部を介して信号の送受信を行う。基板間接続部としては、例えば、蒸着法、めっき法で作製されるマイクロバンプなどを用いる。このとき、それぞれの半導体基板の間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。なお、基板間接続部の構造は、マイクロバンプを用いた方式に限定されるものではなく、例えば、シリコン貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ−Ｖｉａ）方式を用いてもよい。
【０１９７】
そして、第２の半導体基板１２０においては、増幅兼選択回路７０の領域内において、増幅兼選択回路７０に備えた列出力保持部７１と、帰還部７２および差動増幅回路７３とが近接するように配置する。より具体的には、差動増幅回路７３と、この差動増幅回路７３から最も遠くの位置に配置された列出力保持部７１との間の配線長が、列出力保持部７１と、この列出力保持部７１が対応する水平信号線６０において最も遠くの位置に配置された列回路５０との間の水平信号線６０の配線長よりも短くなるように配置する。さらに具体的には、差動増幅回路７３の反転入力端子または非反転入力端子と、差動増幅回路７３から最も遠くの位置に配置された列出力保持部７１に備えたサンプリング容量Ｃ７１Ｒまたはサンプリング容量Ｃ７１Ｓとの間の配線長が、列出力保持部７１に備えた帰還容量ＣＲ１、帰還容量ＣＲ２、帰還容量ＣＳ１、または帰還容量ＣＳ２と、この列出力保持部７１が対応する水平信号線６０において最も遠くの位置に配置された列回路５０に備えた列出力アンプ５２の出力端子との間の配線長よりも短くなるように、増幅兼選択回路７０内のそれぞれの構成要素（列出力保持部７１、帰還部７２、差動増幅回路７３）を近傍に配置する。
【０１９８】
これにより、列出力保持部７１と差動増幅回路７３とを接続する信号線、つまり、列出力保持部７１が保持したノイズ除去光信号と列リセット信号とを差動増幅回路７３に伝送する信号線の経路の長さ（配線長）を短くすることができ、差動増幅回路７３の高速化の妨げになる配線の寄生容量や抵抗を少なくすることができる。このことにより、差動増幅回路７３を高速に動作させることができる。
【０１９９】
第１の実施形態によれば、行列状に複数配置された画素（画素１１）の列ごとに配置され、対応する列の画素１１が出力した画素信号（光信号およびリセット信号）に応じた列画素信号（ノイズ除去光信号）を出力する複数の列回路（列回路５０）と、複数の列回路５０が周期的に分けられて複数接続され、接続された列回路５０のいずれかが出力したノイズ除去光信号と、ノイズ除去光信号を出力した列回路５０をリセットしたときの列リセット信号とを伝送する複数の水平信号線（水平信号線６０）と、複数の水平信号線６０のそれぞれによって伝送されたノイズ除去光信号および列リセット信号のいずれかを選択して順次サンプリングし、同じ列回路５０から出力されたノイズ除去光信号と列リセット信号とに基づいた差分信号を増幅して出力する増幅兼選択回路（増幅兼選択回路７０）と、を備えた固体撮像装置（固体撮像装置１）の駆動方法であって、増幅兼選択回路７０に、ノイズ除去光信号をサンプリングする第１の動作（光信号保持動作）と、列リセット信号をサンプリングする第２の動作（リセット信号保持動作）と、差分信号を増幅して出力する第３の動作（信号出力動作）との内、少なくとも２つの動作を同時期に並列して行わせると共に、異なる水平信号線６０に接続されたそれぞれの構成要素（列回路５０および増幅兼選択回路７０）に、光信号保持動作と、リセット信号保持動作と、信号出力動作とのそれぞれに対応する動作をこの順番で行わせ、光信号保持動作と、リセット信号保持動作と、信号出力動作とについて、列回路５０および増幅兼選択回路７０のそれぞれに異なる動作を同じ期間において並列して行わせる、固体撮像装置（固体撮像装置１）の駆動方法が構成される。
【０２００】
また、第１の実施形態によれば、増幅兼選択回路７０は、複数の水平信号線６０のそれぞれに対応し、光信号保持動作において、対応する水平信号線６０によって伝送されたノイズ除去光信号を保持し、リセット信号保持動作において、対応する水平信号線６０によって伝送された列リセット信号を保持するサンプリング容量（サンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒ）を具備し、信号出力動作において、サンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒに保持したノイズ除去光信号と列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部（列出力保持部７１）と、複数の列出力保持部７１の全てに対応し、信号を増幅するための第１の帰還容量（帰還容量ＣＳ１および帰還容量ＣＲ１）および第２の帰還容量（帰還容量ＣＳ２および帰還容量ＣＲ２）を具備し、信号出力動作ごとに、列出力保持部７１から出力された差動信号を増幅するための帰還容量を、帰還容量ＣＳ１および帰還容量ＣＲ１、または帰還容量ＣＳ２および帰還容量ＣＲ２のいずれか一方に交互に切り替える帰還部（帰還部７２）と、信号出力動作において、差動信号を出力する列出力保持部７１に具備したサンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒと、切り替えられた帰還容量ＣＳ１および帰還容量ＣＲ１、または帰還容量ＣＳ２および帰還容量ＣＲ２との比率に応じて、出力された差動信号を増幅して差分信号として出力する差動増幅回路（差動増幅回路７３）と、を備え、差動増幅回路７３が信号出力動作を行っている期間に、信号出力動作において差動信号を出力する列出力保持部７１が対応する水平信号線６０と異なる水平信号線６０に接続された隣接する列回路５０の内、一方の列回路５０にノイズ除去光信号を、他方の列回路５０に列リセット信号を同時期に並列して出力させ、ノイズ除去光信号が伝送される水平信号線６０に対応した光信号保持動作を行う列出力保持部７１に、伝送されたノイズ除去光信号を保持させ、列リセット信号が伝送される水平信号線６０に対応したリセット信号保持動作を行う列出力保持部７１に、伝送された列リセット信号を保持させ、光信号保持動作と、リセット信号保持動作と、信号出力動作とが切り替わる間の期間に、差動増幅回路７３を初期化させる、固体撮像装置１の駆動方法が構成される。
【０２０１】
また、第１の実施形態によれば、行列状に複数配置された画素１１の列ごとに配置され、対応する列の画素１１が出力した光信号およびリセット信号に応じたノイズ除去光信号を出力する複数の列回路５０と、複数の列回路５０が周期的に分けられて複数接続され、接続された列回路５０のいずれかが出力したノイズ除去光信号と、ノイズ除去光信号を出力した列回路５０をリセットしたときの列リセット信号とを伝送する複数の水平信号線６０と、複数の水平信号線６０のそれぞれによって伝送されたノイズ除去光信号および列リセット信号のいずれかを選択して順次サンプリングし、同じ列回路５０から出力されたノイズ除去光信号と列リセット信号とに基づいた差分信号を増幅して出力する増幅兼選択回路７０と、を備え、増幅兼選択回路７０は、複数の水平信号線６０のそれぞれに対応し、ノイズ除去光信号をサンプリングする光信号保持動作において、対応する水平信号線６０によって伝送されたノイズ除去光信号を保持し、列リセット信号をサンプリングするリセット信号保持動作において、対応する水平信号線６０によって伝送された列リセット信号を保持するサンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒを具備し、差分信号を増幅して出力する信号出力動作において、サンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒに保持したノイズ除去光信号と列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部７１と、複数の列出力保持部７１の全てに対応し、信号を増幅するための帰還容量ＣＳ１および帰還容量ＣＲ１、および帰還容量ＣＳ２および帰還容量ＣＲ２を具備し、信号出力動作ごとに、列出力保持部７１から出力された差動信号を増幅するための帰還容量を、帰還容量ＣＳ１および帰還容量ＣＲ１、または帰還容量ＣＳ２および帰還容量ＣＲ２のいずれか一方に交互に切り替える帰還部７２と、信号出力動作において、差動信号を出力する列出力保持部７１に具備したサンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒと、切り替えられた帰還容量ＣＳ１および帰還容量ＣＲ１、または帰還容量ＣＳ２および帰還容量ＣＲ２との比率に応じて、出力された差動信号を増幅して差分信号として出力する差動増幅回路７３と、を備えた固体撮像装置１であって、差動増幅回路７３と、差動増幅回路７３から最も遠くの位置に配置される列出力保持部７１に具備したサンプリング容量Ｃ７１Ｓまたはサンプリング容量Ｃ７１Ｒとの間の配線長が、このサンプリング容量Ｃ７１Ｓまたはサンプリング容量Ｃ７１Ｒと、水平信号線６０において最も遠くの位置に配置される列回路５０との間の水平信号線６０の配線長よりも短くなるように、増幅兼選択回路７０に備えたそれぞれの構成要素（列出力保持部７１、帰還部７２、差動増幅回路７３）を近傍に配置する、固体撮像装置（固体撮像装置１）が構成される。
【０２０２】
また、第１の実施形態によれば、第１の半導体基板（第１の半導体基板１１０）と第２の半導体基板（第２の半導体基板１２０）とが、基板間接続部（例えば、マイクロバンプ）によって電気的に接続された構成であって、少なくとも、行列状に複数配置された画素１１は、光が入射する第１の半導体基板１１０に形成され、少なくとも、増幅兼選択回路７０は、第１の半導体基板１１０に光が入射する側の面と反対側の面に積層される第２の半導体基板１２０に形成する、固体撮像装置１が構成される。
【０２０３】
上記に述べたように、第１の実施形態の固体撮像装置１では、固体撮像装置１に備えた列回路５０を３つの水平信号線６０（水平信号線６０−１〜水平信号線６０−３）に分けて接続し、隣接する２個の列回路５０のそれぞれから異なる水平信号線６０への列画素信号の出力（読み出し）を同時期に並列して行うように制御する。また、第１の実施形態の固体撮像装置１では、それぞれの水平信号線６０に対応する列出力保持部７１における光信号保持動作、リセット信号保持動作、および信号出力動作が異なる列出力保持部７１同士で重複しないように制御する。そして、いずれかの列出力保持部７１が信号出力動作をする際に、ノイズ除去光信号と列リセット信号とのそれぞれに対応した２組の帰還回路を交互に切り替えて、ノイズ除去光信号と列リセット信号との差分信号を増幅する。これにより、第１の実施形態の固体撮像装置１では、それぞれの列に配置された画素１１に対応する出力信号ＶＯＵＴを出力する速度を向上させることができる。
【０２０４】
なお、第１の実施形態の固体撮像装置１では、図４および図６において、固体撮像装置１に３つの水平信号線６０（水平信号線６０−１〜水平信号線６０−３）を備え、隣接する列回路５０のそれぞれが異なる水平信号線６０に周期的に接続されている構成の一例を示した。しかし、固体撮像装置１に備える水平信号線６０の数は、第１の実施形態で示した数に限定されるものではなく、さらに多くの数の水平信号線６０を備え、隣接する列回路５０のそれぞれが異なる水平信号線６０に周期的に接続される構成であってもよい。この構成の場合、増幅兼選択回路７０は、それぞれの水平信号線６０に対応した列出力保持部７１を備える構成になる。また、固体撮像装置１では、３つの水平信号線６０と、それぞれの水平信号線６０に対応する３個の列出力保持部７１（列出力保持部７１−１〜列出力保持部７１−３）を備えた増幅兼選択回路７０との構成を、複数備える構成であってもよい。
【０２０５】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本発明の第２の実施形態における固体撮像装置（以下、「固体撮像装置２」という）は、第１の実施形態の固体撮像装置１において備えていた３つの水平信号線６０が４つに増え、これに伴って、第１の実施形態の固体撮像装置１において備えていた増幅兼選択回路７０に備える列出力保持部７１の数が４個になった構成である。このため、固体撮像装置２の構造や、固体撮像装置２に備えたそれぞれの構成要素の構成および動作は、第１の実施形態の固体撮像装置１の構造や、第１の実施形態の固体撮像装置１に備えたそれぞれの構成要素の構成および動作と同様である。従って、固体撮像装置２の構造や、固体撮像装置２に備えたそれぞれの構成要素の構成および動作に関する詳細な説明は省略する。そして、以下の説明においては、第１の実施形態の固体撮像装置１の構成要素と同様の構成要素には、同一の符号を用い、第２の実施形態の固体撮像装置２において画素アレイ部１０内に配置された画素１１が出力した画素信号に対応する出力信号を外部に出力する一連の動作について説明する。
【０２０６】
まず、固体撮像装置２における一連の動作を説明するために着目する構成要素を示した固体撮像装置２の構成について説明する。図９は、本発明の第２の実施形態の固体撮像装置２に備えた画素１１、列回路５０、および増幅兼選択回路７０の概略構成の一例を示した回路図である。図９には、画素１１が２行８列に２次元的に配置された画素アレイ部１０を備え、それぞれの列の画素１１に対応した列回路５０−１〜列回路５０−８が、隣接する列回路５０同士が異なる水平信号線６０に列画素信号を出力するように、４つの水平信号線６０（水平信号線６０−１〜水平信号線６０−４）のいずれかに接続されている構成の固体撮像装置２の構成の一例を示している。
【０２０７】
なお、図９においても、第１の実施形態の固体撮像装置１において説明した図６と同様に、説明を容易にするため、増幅兼選択回路７０に備えた４個の列出力保持部７１のそれぞれにおいて、サンプリング容量Ｃ７１Ｒ、サンプリング容量Ｃ７１Ｓ、スイッチＳＷ７１１、スイッチＳＷ７１２Ｒ、スイッチＳＷ７１２Ｓ、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓのみを示している。
【０２０８】
また、図９においても、第１の実施形態の固体撮像装置１において説明した図６と同様に、説明を容易にするため、増幅兼選択回路７０に備えた帰還部７２において、スイッチＳＷ７２４Ｒ１、帰還容量ＣＲ１、スイッチＳＷ７２５Ｒ１、スイッチＳＷ７２４Ｒ２、帰還容量ＣＲ２、スイッチＳＷ７２５Ｒ２、スイッチＳＷ７２４Ｓ１、帰還容量ＣＳ１、スイッチＳＷ７２５Ｓ１、スイッチＳＷ７２４Ｓ２、帰還容量ＣＳ２、およびスイッチＳＷ７２５Ｓ２のみを示している。そして、図９においても、第１の実施形態の固体撮像装置１において説明した図６と同様に、帰還部７２内の構成要素を、帰還回路７２−Ｒ１、帰還回路７２−Ｒ２、帰還回路７２−Ｓ１、または帰還回路７２−Ｓ２のいずれかにまとめて示している。
【０２０９】
なお、図９においても、第１の実施形態の固体撮像装置１において説明した図６と同様に、差動増幅回路７３の反転入力端子に、帰還回路７２−Ｒ１および帰還回路７２−Ｒ２の入力端子（スイッチＳＷ７２４Ｒ１およびスイッチＳＷ７２４Ｒ２の第１の端子）を接続し、それぞれの列出力保持部７１から列リセット信号を入力する構成を示している。また、差動増幅回路７３の非反転入力端子に、帰還回路７２−Ｓ１および帰還回路７２−Ｓ２の入力端子（スイッチＳＷ７２４Ｓ１およびスイッチＳＷ７２４Ｓ２の第１の端子）を接続し、それぞれの列出力保持部７１からノイズ除去光信号を入力する構成を示している。
【０２１０】
固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、水平走査回路４０が列選択信号ＣＳＥＬ（１）〜列選択信号ＣＳＥＬ（８）を順次出力することによって、列回路５０−１〜列回路５０−８に、列画素信号を、接続された水平信号線６０に順次出力させて、増幅兼選択回路７０に伝送する。そして、固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、タイミング生成回路２０が、それぞれの列出力保持部７１の動作を制御する列出力保持部制御信号および帰還部７２の動作を制御する帰還部制御信号を出力することによって、それぞれの水平信号線６０を介して伝送された列画素信号に基づいて相関二重サンプリング処理を行った出力信号を出力する。ここで、列出力保持部７１−１に対応する列出力保持部制御信号は、制御信号ＳＨＲ１、制御信号ＳＨＳ１、および制御信号ＣＢ１である。また、列出力保持部７１−２に対応する列出力保持部制御信号は、制御信号ＳＨＲ２、制御信号ＳＨＳ２、および制御信号ＣＢ２である。また、列出力保持部７１−３に対応する列出力保持部制御信号は、制御信号ＳＨＲ３、制御信号ＳＨＳ３、および制御信号ＣＢ３である。また、列出力保持部７１−４に対応する列出力保持部制御信号は、制御信号ＳＨＲ４、制御信号ＳＨＳ４、および制御信号ＣＢ４である。
【０２１１】
続いて、図９に示した構成の固体撮像装置２における一連の動作のタイミングについて説明する。図１０は、本発明の第２の実施形態の固体撮像装置２に備えた列回路５０および増幅兼選択回路７０の駆動タイミングの一例を示したタイミングチャートである。図１０には、画素アレイ部１０において異なる８列の画素１１に対応する列回路５０のそれぞれを予め定めた２個の列回路５０ごとに１つのグループとして設定し、それぞれのグループごとに順次制御して、それぞれの列回路５０が出力した列画素信号に基づいて相関二重サンプリング処理を行った出力信号を順次出力する場合の駆動タイミングの一例を示している。なお、図１０には、隣接する２個の列回路５０を１つのグループとして設定した場合の駆動タイミングの一例を示している。なお、図１０に示した駆動タイミングの一例も、第１の実施形態の固体撮像装置１において説明した図７と同様に、画素アレイ部１０の１行目に配置されたそれぞれの画素１１が発生した画素信号に応じたノイズ除去光信号が、それぞれの列回路５０に備えたサンプリング容量５１４に保持されている状態からの水平読出し期間の駆動タイミングである。
【０２１２】
なお、図１０に示した駆動タイミングの一例において示した文言は、第１の実施形態の固体撮像装置１において説明した図７と同様である。ただし、図１０に示した駆動タイミングの一例では、水平信号線６０および列出力保持部７１の数が４個に増えたことに伴って、図７に示した第１の実施形態の固体撮像装置１における駆動タイミングと異なるタイミングが追加されている。このタイミングにおける動作は、列出力保持部７１が以前の状態を保持する動作（以下、「状態保持動作」という）である。図１０においては、この「状態保持動作」を表す文言として、「ＨＯＬＤ」を示している。
【０２１３】
なお、図１０に示した駆動タイミングの一例でも、第１の実施形態の固体撮像装置１において説明した図７と同様に、説明を容易にするため、それぞれの列出力保持部７１に備えたサンプリング容量Ｃ７１Ｒとサンプリング容量Ｃ７１Ｓとをクランプする制御、帰還部７２に備えた帰還容量ＣＲ１、帰還容量ＣＲ２、帰還容量ＣＳ１、および帰還容量ＣＳ１をリセットする制御を省略している。しかし、実際の固体撮像装置２においては、第１の実施形態の固体撮像装置１と同様に、これらのクランプ制御やリセット制御は省略するものではなく、上述したタイミングにおいてクランプ制御やリセット制御を行う（図３および図５参照）。
【０２１４】
水平読出し期間では、まず、時刻ｔ１において、水平走査回路４０は、１列目の列選択信号ＣＳＥＬ（１）と、２列目の列選択信号ＣＳＥＬ（２）とによって、１列目の列回路５０−１と２列目の列回路５０−２とを同時に選択する。これにより、１列目の列回路５０−１に備えたサンプリング容量５１４に保持されたノイズ除去光信号が水平信号線６０−１に出力され、２列目の列回路５０−２に備えたサンプリング容量５１４に保持されたノイズ除去光信号が水平信号線６０−２に同時に出力される。また、時刻ｔ１において、タイミング生成回路２０は、制御信号ＳＨＳ１によって、列出力保持部７１−１に光信号保持動作（ＳＩＧＮＡＬ（１））を行わせ、水平信号線６０−１を介して列回路５０−１から伝送されてきたノイズ除去光信号を、列出力保持部７１−１内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。また、時刻ｔ１において、タイミング生成回路２０は、制御信号ＳＨＳ２によって、列出力保持部７１−２に光信号保持動作（ＳＩＧＮＡＬ（２））を行わせ、水平信号線６０−２を介して列回路５０−２から伝送されてきたノイズ除去光信号を、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０２１５】
続いて、時刻ｔ２において、水平走査回路４０は、１列目のクランプパルスＣＬ（１）と２列目のクランプパルスＣＬ（２）とによって、１列目の列回路５０−１に備えたサンプリング容量５１４と、２列目の列回路５０−２に備えたサンプリング容量５１４とをそれぞれクランプレベルＶＣＯＭにクランプさせる。これにより、１列目の列回路５０−１からの列リセット信号が水平信号線６０−１に出力され、２列目の列回路５０−２からの列リセット信号が水平信号線６０−２に同時に出力される。また、時刻ｔ２において、タイミング生成回路２０は、制御信号ＳＨＲ１によって、列出力保持部７１−１にリセット信号保持動作（ＲＥＳＥＴ（１））を行わせ、水平信号線６０−１を介して列回路５０−１から伝送されてきた列リセット信号を、列出力保持部７１−１内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。また、時刻ｔ２において、タイミング生成回路２０は、制御信号ＳＨＲ２によって、列出力保持部７１−２にリセット信号保持動作（ＲＥＳＥＴ（２））を行わせ、水平信号線６０−２を介して列回路５０−２から伝送されてきた列リセット信号を、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。
【０２１６】
続いて、時刻ｔ３において、水平走査回路４０は、１列目の列選択信号ＣＳＥＬ（１）による１列目の列回路５０−１の選択と、１列目のクランプパルスＣＬ（１）による１列目の列回路５０−１に備えたサンプリング容量５１４のクランプとを解除する。また、時刻ｔ３において、水平走査回路４０は、２列目の列選択信号ＣＳＥＬ（２）による２列目の列回路５０−２の選択と、２列目のクランプパルスＣＬ（２）による２列目の列回路５０−２に備えたサンプリング容量５１４のクランプとを解除する。
【０２１７】
そして、時刻ｔ３において、タイミング生成回路２０は、制御信号ＣＢ１によって列出力保持部７１−１を選択し、制御信号Φ２によって、差動増幅回路７３に、列出力保持部７１−１に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−１（帰還回路７２−Ｒ１および帰還回路７２−Ｓ１）とを接続して信号出力動作（ＡＭＰ（１））を行わせる。これにより、差動増幅回路７３は、１列目の列回路５０−１が水平信号線６０−１を介して伝送した列画素信号（ノイズ除去光信号および列リセット信号）に基づいて相関二重サンプリング処理を行った出力信号ＶＯＵＴ、つまり、１列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（１））を出力する。なお、時刻ｔ３において、タイミング生成回路２０は、制御信号ＣＢ２による列出力保持部７１−２の選択を行わない。従って、列出力保持部７１−２は、サンプリング容量Ｃ７１Ｓにノイズ除去光信号を保持し、サンプリング容量Ｃ７１Ｒに列リセット信号を保持する状態保持動作（ＨＯＬＤ）を行っている状態である。
【０２１８】
さらに、時刻ｔ３において、水平走査回路４０は、３列目の列選択信号ＣＳＥＬ（３）と、４列目の列選択信号ＣＳＥＬ（４）とによって、３列目の列回路５０−３と４列目の列回路５０−４とを同時に選択する。これにより、３列目の列回路５０−３に備えたサンプリング容量５１４に保持されたノイズ除去光信号が水平信号線６０−３に出力され、４列目の列回路５０−４に備えたサンプリング容量５１４に保持されたノイズ除去光信号が水平信号線６０−４に同時に出力される。また、時刻ｔ３において、タイミング生成回路２０は、制御信号ＳＨＳ３によって、列出力保持部７１−３に光信号保持動作（ＳＩＧＮＡＬ（３））を行わせ、水平信号線６０−３を介して列回路５０−３から伝送されてきたノイズ除去光信号を、列出力保持部７１−３内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。また、時刻ｔ３において、タイミング生成回路２０は、制御信号ＳＨＳ４によって、列出力保持部７１−４に光信号保持動作（ＳＩＧＮＡＬ（４））を行わせ、水平信号線６０−４を介して列回路５０−４から伝送されてきたノイズ除去光信号を、列出力保持部７１−４内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０２１９】
続いて、時刻ｔ４において、タイミング生成回路２０は、制御信号ＣＢ１による列出力保持部７１−１の選択と、制御信号Φ２による差動増幅回路７３への列出力保持部７１−１内のそれぞれのサンプリング容量と、帰還回路７２−１との接続を解除する。
【０２２０】
そして、時刻ｔ４において、タイミング生成回路２０は、制御信号ＣＢ２によって列出力保持部７１−２を選択し、制御信号Φ１によって、差動増幅回路７３に、列出力保持部７１−２に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−２（帰還回路７２−Ｒ２および帰還回路７２−Ｓ２）とを接続して信号出力動作（ＡＭＰ（２））を行わせる。これにより、差動増幅回路７３は、２列目の列回路５０−２が水平信号線６０−２を介して伝送した列画素信号に基づいて相関二重サンプリング処理を行った、２列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（２））を出力する。なお、このとき、帰還回路７２−１内の帰還容量ＣＲ１および帰還容量ＣＳ１は、制御信号Φ１によってリセットされる。また、時刻ｔ４において、タイミング生成回路２０は、制御信号ＣＢ１による列出力保持部７１−１の選択を行わず、列出力保持部７１−１を、サンプリング容量Ｃ７１Ｓに差動正信号を保持し、サンプリング容量Ｃ７１Ｒに差動負信号を保持する状態保持動作（ＨＯＬＤ）を行っている状態にする。
【０２２１】
さらに、時刻ｔ４において、水平走査回路４０は、３列目のクランプパルスＣＬ（３）と４列目のクランプパルスＣＬ（４）とによって、３列目の列回路５０−３に備えたサンプリング容量５１４と、４列目の列回路５０−４に備えたサンプリング容量５１４とをそれぞれクランプレベルＶＣＯＭにクランプさせる。これにより、３列目の列回路５０−３からの列リセット信号が水平信号線６０−３に出力され、４列目の列回路５０−４からの列リセット信号が水平信号線６０−４に同時に出力される。また、時刻ｔ４において、タイミング生成回路２０は、制御信号ＳＨＲ３によって、列出力保持部７１−３にリセット信号保持動作（ＲＥＳＥＴ（３））を行わせ、水平信号線６０−３を介して列回路５０−３から伝送されてきた列リセット信号を、列出力保持部７１−３内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。また、時刻ｔ４において、タイミング生成回路２０は、制御信号ＳＨＲ４によって、列出力保持部７１−４にリセット信号保持動作（ＲＥＳＥＴ（４））を行わせ、水平信号線６０−４を介して列回路５０−２から伝送されてきた列リセット信号を、列出力保持部７１−４内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。
【０２２２】
続いて、時刻ｔ５において、水平走査回路４０は、３列目の列選択信号ＣＳＥＬ（３）による３列目の列回路５０−３の選択と、３列目のクランプパルスＣＬ（３）による３列目の列回路５０−３に備えたサンプリング容量５１４のクランプとを解除する。また、時刻ｔ５において、水平走査回路４０は、４列目の列選択信号ＣＳＥＬ（４）による４列目の列回路５０−４の選択と、４列目のクランプパルスＣＬ（４）による４列目の列回路５０−４に備えたサンプリング容量５１４のクランプとを解除する。また、時刻ｔ５において、タイミング生成回路２０は、制御信号ＣＢ２による列出力保持部７１−２の選択と、制御信号Φ１による差動増幅回路７３への列出力保持部７１−２内のそれぞれのサンプリング容量と、帰還回路７２−２との接続を解除する。
【０２２３】
そして、時刻ｔ５において、タイミング生成回路２０は、制御信号ＣＢ３によって列出力保持部７１−３を選択し、制御信号Φ２によって、差動増幅回路７３に、列出力保持部７１−３に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−１とを接続して信号出力動作（ＡＭＰ（３））を行わせる。これにより、差動増幅回路７３は、３列目の列回路５０−３が水平信号線６０−３を介して伝送した列画素信号に基づいて相関二重サンプリング処理を行った、３列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（３））を出力する。なお、このとき、帰還回路７２−２内の帰還容量ＣＲ２および帰還容量ＣＳ２は、制御信号Φ２によってリセットされる。また、時刻ｔ５において、タイミング生成回路２０は、制御信号ＣＢ４による列出力保持部７１−４の選択を行わず、列出力保持部７１−４を、サンプリング容量Ｃ７１Ｓにノイズ除去光信号を保持し、サンプリング容量Ｃ７１Ｒに列リセット信号を保持する状態保持動作（ＨＯＬＤ）を行っている状態にする。
【０２２４】
さらに、時刻ｔ５において、水平走査回路４０は、５列目の列選択信号ＣＳＥＬ（５）と、６列目の列選択信号ＣＳＥＬ（６）とによって、５列目の列回路５０−５と６列目の列回路５０−６とを同時に選択する。これにより、５列目の列回路５０−５に備えたサンプリング容量５１４に保持されたノイズ除去光信号が水平信号線６０−１に出力され、６列目の列回路５０−６に備えたサンプリング容量５１４に保持されたノイズ除去光信号が水平信号線６０−２に同時に出力される。また、時刻ｔ５において、タイミング生成回路２０は、制御信号ＳＨＳ１によって、列出力保持部７１−１に光信号保持動作（ＳＩＧＮＡＬ（５））を行わせ、水平信号線６０−１を介して列回路５０−５から伝送されてきたノイズ除去光信号を、列出力保持部７１−１内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。また、時刻ｔ５において、タイミング生成回路２０は、制御信号ＳＨＳ２によって、列出力保持部７１−２に光信号保持動作（ＳＩＧＮＡＬ（６））を行わせ、水平信号線６０−２を介して列回路５０−６から伝送されてきたノイズ除去光信号を、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０２２５】
続いて、時刻ｔ６において、タイミング生成回路２０は、制御信号ＣＢ３による列出力保持部７１−３の選択と、制御信号Φ２による差動増幅回路７３への列出力保持部７１−１内のそれぞれのサンプリング容量と、帰還回路７２−１との接続を解除する。
【０２２６】
そして、時刻ｔ６において、タイミング生成回路２０は、制御信号ＣＢ４によって列出力保持部７１−４を選択し、制御信号Φ１によって、差動増幅回路７３に、列出力保持部７１−４に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−２とを接続して信号出力動作（ＡＭＰ（４））を行わせる。これにより、差動増幅回路７３は、４列目の列回路５０−４が水平信号線６０−４を介して伝送した列画素信号に基づいて相関二重サンプリング処理を行った、４列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（４））を出力する。なお、このとき、帰還回路７２−１内の帰還容量ＣＲ１および帰還容量ＣＳ１は、制御信号Φ１によってリセットされる。また、時刻ｔ６において、タイミング生成回路２０は、制御信号ＣＢ３による列出力保持部７１−３の選択を行わず、列出力保持部７１−３を、サンプリング容量Ｃ７１Ｓに差動正信号を保持し、サンプリング容量Ｃ７１Ｒに差動負信号を保持する状態保持動作（ＨＯＬＤ）を行っている状態にする。
【０２２７】
さらに、時刻ｔ６において、水平走査回路４０は、５列目のクランプパルスＣＬ（５）と６列目のクランプパルスＣＬ（６）とによって、５列目の列回路５０−５に備えたサンプリング容量５１４と、６列目の列回路５０−６に備えたサンプリング容量５１４とをそれぞれクランプレベルＶＣＯＭにクランプさせる。これにより、５列目の列回路５０−５からの列リセット信号が水平信号線６０−１に出力され、６列目の列回路５０−６からの列リセット信号が水平信号線６０−２に同時に出力される。また、時刻ｔ６において、タイミング生成回路２０は、制御信号ＳＨＲ１によって、列出力保持部７１−１にリセット信号保持動作（ＲＥＳＥＴ（５））を行わせ、水平信号線６０−１を介して列回路５０−５から伝送されてきた列リセット信号を、列出力保持部７１−１内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。また、時刻ｔ６において、タイミング生成回路２０は、制御信号ＳＨＲ２によって、列出力保持部７１−２にリセット信号保持動作（ＲＥＳＥＴ（６））を行わせ、水平信号線６０−２を介して列回路５０−６から伝送されてきた列リセット信号を、列出力保持部７１−２内のサンプリング容量Ｃ７１Ｒに保持（サンプリング）させる。
【０２２８】
続いて、時刻ｔ７において、水平走査回路４０は、１列目の列選択信号ＣＳＥＬ（５）による５列目の列回路５０−５の選択と、５列目のクランプパルスＣＬ（５）による５列目の列回路５０−５に備えたサンプリング容量５１４のクランプとを解除する。また、時刻ｔ７において、水平走査回路４０は、６列目の列選択信号ＣＳＥＬ（６）による６列目の列回路５０−６の選択と、６列目のクランプパルスＣＬ（６）による６列目の列回路５０−６に備えたサンプリング容量５１４のクランプとを解除する。
【０２２９】
そして、時刻ｔ７において、タイミング生成回路２０は、制御信号ＣＢ１によって列出力保持部７１−１を選択し、制御信号Φ２によって、差動増幅回路７３に、列出力保持部７１−１に備えたサンプリング容量Ｃ７１Ｒおよびサンプリング容量Ｃ７１Ｓと、帰還回路７２−１とを接続して信号出力動作（ＡＭＰ（５））を行わせる。これにより、差動増幅回路７３は、５列目の列回路５０−５が水平信号線６０−１を介して伝送した列画素信号に基づいて相関二重サンプリング処理を行った、５列目の画素１１が出力した画素信号に応じた出力信号ＶＯＵＴ（ＣＯＬＵＭＮ（５））を出力する。なお、このとき、帰還回路７２−２内の帰還容量ＣＲ２および帰還容量ＣＳ２は、制御信号Φ２によってリセットされる。また、時刻ｔ７において、タイミング生成回路２０は、制御信号ＣＢ２による列出力保持部７１−２の選択を行わず、列出力保持部７１−２を、サンプリング容量Ｃ７１Ｓにノイズ除去光信号を保持し、サンプリング容量Ｃ７１Ｒに列リセット信号を保持する状態保持動作（ＨＯＬＤ）を行っている状態にする。
【０２３０】
さらに、時刻ｔ７において、水平走査回路４０は、７列目の列選択信号ＣＳＥＬ（７）と、８列目の列選択信号ＣＳＥＬ（８）とによって、７列目の列回路５０−７と８列目の列回路５０−８とを同時に選択する。これにより、７列目の列回路５０−７に備えたサンプリング容量５１４に保持されたノイズ除去光信号が水平信号線６０−３に出力され、８列目の列回路５０−４に備えたサンプリング容量５１４に保持されたノイズ除去光信号が水平信号線６０−４に同時に出力される。また、時刻ｔ７において、タイミング生成回路２０は、制御信号ＳＨＳ３によって、列出力保持部７１−３に光信号保持動作（ＳＩＧＮＡＬ（７））を行わせ、水平信号線６０−３を介して列回路５０−７から伝送されてきたノイズ除去光信号を、列出力保持部７１−３内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。また、時刻ｔ７において、タイミング生成回路２０は、制御信号ＳＨＳ４によって、列出力保持部７１−４に光信号保持動作（ＳＩＧＮＡＬ（８））を行わせ、水平信号線６０−４を介して列回路５０−８から伝送されてきたノイズ除去光信号を、列出力保持部７１−４内のサンプリング容量Ｃ７１Ｓに保持（サンプリング）させる。
【０２３１】
時刻ｔ８以降、同様に、水平走査回路４０は、列回路５０を２個ずつ同時に順次選択して、対応するそれぞれの水平信号線６０に列画素信号を同時に出力させる。また、タイミング生成回路２０は、それぞれの水平信号線６０によって同時に伝送されてくる列画素信号に対応する２個の列出力保持部７１における光信号保持動作およびリセット信号保持動作を同時に行うように制御する。そして、タイミング生成回路２０は、それぞれの列出力保持部７１における信号出力動作と状態保持動作とを排他的に制御して、差動増幅回路７３からそれぞれの列画素信号に対応する出力信号ＶＯＵＴを出力させる。つまり、タイミング生成回路２０は、差動増幅回路７３に差分信号を増幅させる差動正信号と差動負信号と出力する列出力保持部７１の選択を、異なる列出力保持部７１同士で重複しないように制御する。
【０２３２】
このように、固体撮像装置２では、４つの水平信号線６０（水平信号線６０−１〜水平信号線６０−４）を備え、隣接する列回路５０同士を異なる水平信号線６０に周期的に接続する。そして、固体撮像装置２では、列回路５０からの列画素信号の水平信号線６０への読み出しと、隣接する列回路５０からの列画素信号の異なる水平信号線６０への読み出しとを同時に並列して行う。
【０２３３】
また、固体撮像装置２では、増幅兼選択回路７０内に、それぞれの水平信号線６０に対応した４個の列出力保持部７１（列出力保持部７１−１〜列出力保持部７１−４）を備え、対応する水平信号線６０を介して伝送された列画素信号を２個の列出力保持部７１に同時に保持する。そして、固体撮像装置２では、増幅兼選択回路７０内の帰還部７２内に、ノイズ除去光信号と列リセット信号とのそれぞれに対応した帰還容量を含んで構成される２組の帰還回路（帰還回路７２−１および帰還回路７２−２）を備え、ノイズ除去光信号と列リセット信号との両方の信号の保持を終了した２個の列出力保持部７１を排他的に選択する。このとき、固体撮像装置２では、選択されていない列出力保持部７１に保持したノイズ除去光信号と列リセット信号との保持状態を維持させる。そして、固体撮像装置２では、選択した列出力保持部７１が保持したノイズ除去光信号と列リセット信号との差分信号（相関二重サンプリング処理）を増幅する差動増幅回路７３に接続する帰還容量として、２組の帰還回路を交互に切り替える。
【０２３４】
これにより、固体撮像装置２では、増幅兼選択回路７０に備えた４個の列出力保持部７１の内、２個の列出力保持部７１における光信号保持動作およびリセット信号保持動作を同時に行い、その後、２個の列出力保持部７１における信号出力動作を重複させることなく、それぞれの列回路５０が出力した列画素信号、つまり、それぞれの列に配置された画素１１に対応する出力信号ＶＯＵＴを連続して、順次出力させることができる。このため、固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、いずれかの列出力保持部７１の信号出力動作によって、出力信号ＶＯＵＴを出力させることができる。従って、固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、増幅兼選択回路７０によって列回路５０に起因する画質の悪化を抑制すると共に、消費電力が増大することなく、出力信号ＶＯＵＴを出力する速度を向上させることができる。
【０２３５】
また、固体撮像装置２では、隣接する２個の列回路５０からの列画素信号の対応する水平信号線６０への読み出しを同時に並列して行う。このため、固体撮像装置２では、列回路５０に対する列画素信号の読み出しを制御するタイミングの周期を、第１の実施形態の固体撮像装置１よりも長くすることができる。このため、固体撮像装置２では、列回路５０の制御を行う構成要素の動作速度（例えば、クロック信号の周波数）を低くすることができる。このことにより、固体撮像装置２では、第１の実施形態の固体撮像装置１よりも消費電力を低減することができる。
【０２３６】
なお、図１０に示した駆動タイミングの一例では、異なるグループに属する列回路５０からのノイズ除去光信号と列リセット信号との出力が同時期に行われない（重複しない）ように制御した一例を示した。しかし、例えば、第１の実施形態の固体撮像装置１において説明した図７と同様に考えて、異なるグループに属する列回路５０におけるノイズ除去光信号と列リセット信号との出力を同時期に行うように制御してもよい。
【０２３７】
なお、固体撮像装置２に備えたそれぞれの構成要素の配置は、第１の実施形態の固体撮像装置１に備えたそれぞれの構成要素の配置と同様に考えることができるため、詳細な説明は省略する。
【０２３８】
第２の実施形態によれば、増幅兼選択回路（増幅兼選択回路７０）は、複数の水平信号線（水平信号線６０）のそれぞれに対応し、第１の動作（光信号保持動作）において、対応する水平信号線６０によって伝送された列画素信号（ノイズ除去光信号）を保持し、第２の動作（リセット信号保持動作）において、対応する水平信号線６０によって伝送された列リセット信号を保持するサンプリング容量（サンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒ）を具備し、第３の動作（信号出力動作）において、サンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒに保持した列画素信号と列リセット信号との差分の信号を差動信号化した差動信号を出力する複数の列出力保持部（列出力保持部７１）と、複数の列出力保持部７１の全てに対応し、信号を増幅するための第１の帰還容量（帰還容量ＣＳ１および帰還容量ＣＲ１）および第２の帰還容量（帰還容量ＣＳ２および帰還容量ＣＲ２）を具備し、信号出力動作ごとに、列出力保持部７１から出力された差動信号を増幅するための帰還容量を、帰還容量ＣＳ１および帰還容量ＣＲ１、または帰還容量ＣＳ２および帰還容量ＣＲ２のいずれか一方に交互に切り替える帰還部（帰還部７２）と、信号出力動作において、差動信号を出力する列出力保持部７１に具備したサンプリング容量Ｃ７１Ｓおよびサンプリング容量Ｃ７１Ｒと、切り替えられた帰還容量ＣＳ１および帰還容量ＣＲ１、または帰還容量ＣＳ２および帰還容量ＣＲ２との比率に応じて、出力された差動信号を増幅して差分信号として出力する差動増幅回路（差動増幅回路７３）と、を備え、予め定めた数の異なる水平信号線６０ごとにグループを設定し、同じグループに属する水平信号線６０に接続された異なる列回路（列回路５０）から同時に、接続されたそれぞれの水平信号線６０にノイズ除去光信号と列リセット信号とを順次出力させ、ノイズ除去光信号が伝送される水平信号線６０に対応した光信号保持動作を行うそれぞれの列出力保持部７１に、伝送されたそれぞれのノイズ除去光信号を同時に保持させ、列リセット信号が伝送される水平信号線６０に対応したリセット信号保持動作を行うそれぞれの列出力保持部７１に、伝送されたそれぞれの列リセット信号を同時に保持させ、信号出力動作において差動信号を出力するそれぞれの列出力保持部７１に、差動信号を排他的に出力させ、差動信号を出力していない列出力保持部７１に、ノイズ除去光信号と列リセット信号との保持状態、または差動信号の保持状態を維持させ、光信号保持動作と、リセット信号保持動作と、信号出力動作とが切り替わる間の期間に、差動増幅回路７３を初期化させる、固体撮像装置（固体撮像装置２）の駆動方法が構成される。
【０２３９】
上記に述べたように、第２の実施形態の固体撮像装置２では、固体撮像装置２に備えた列回路５０を４つの水平信号線６０（水平信号線６０−１〜水平信号線６０−４）に分けて接続し、隣接する２個の列回路５０のそれぞれから異なる水平信号線６０への列画素信号の出力（読み出し）を同時に並列して行うように制御する。また、第２の実施形態の固体撮像装置２では、それぞれの水平信号線６０に対応する列出力保持部７１における光信号保持動作およびリセット信号保持動作を同時に行い、その後、それぞれの列出力保持部７１における信号出力動作を排他的に行って、異なる列出力保持部７１同士で信号出力動作が重複しないように制御する。そして、いずれかの列出力保持部７１が信号出力動作をする際に、ノイズ除去光信号と列リセット信号とのそれぞれに対応した２組の帰還回路を交互に切り替えて、ノイズ除去光信号と列リセット信号との差分信号を増幅する。これにより、第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、それぞれの列に配置された画素１１に対応する出力信号ＶＯＵＴを出力する速度を向上させることができる。
【０２４０】
なお、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２に備えた列回路５０は、図２に示したように、同じ垂直信号線１２に接続された１個の画素１１が出力した画素信号に基づいた相関二重サンプリング処理によってノイズ除去光信号を保持する構成の一例を示した。しかし、固体撮像装置２に備える列回路５０の構成は、第１の実施形態および第２の実施形態で示した構成に限定されるものではなく、さらに多くの画素１１が出力した画素信号に基づいたノイズ除去光信号を保持する構成であってもよい。
【０２４１】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本発明の第３の実施形態における固体撮像装置（以下、「固体撮像装置３」という）は、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２において備えていた列回路５０の構成が異なった構成である。このため、固体撮像装置３の構造や、固体撮像装置３に備えた列回路以外のそれぞれの構成要素の構成および動作は、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２と同様である。従って、固体撮像装置３の構造や、固体撮像装置３に備えた列回路以外のそれぞれの構成要素の構成および動作に関する詳細な説明は省略する。
【０２４２】
図１１は、本発明の第３の実施形態における固体撮像装置３に備えた列回路の構成の一例を示した回路図である。図１１には、同じ垂直信号線１２に接続された２個の画素１１と、これらの画素１１に対応する１個の列回路５５との構成の一例を示している。なお、図１１に示した列回路５５にも、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２に備えた列回路５０内の回路要素と同様の回路要素を含んでいる。従って、以下の説明においては、列回路５５の回路要素において、図２に示した列回路５０の回路要素と同様の回路要素には同一の符号を付与して、それぞれの回路要素に関する詳細な説明は省略する。
【０２４３】
列回路５５は、画素出力保持部５６と、列出力アンプ５２と、列選択スイッチ５３とを備えている。列回路５５は、列回路５０に備えた画素出力保持部５１に代わって、画素出力保持部５６を備えた構成である。画素出力保持部５６の入力端子は、列回路５５の入力端子であり、垂直信号線１２に接続されている。画素出力保持部５６の出力端子は、列回路５０と同様に、列出力アンプ５２の入力端子に接続されている。そして、列回路５０と同様に、列出力アンプ５２の出力端子は、列選択スイッチ５３の第１の端子に接続され、列選択スイッチ５３の第２の端子は、列回路５５の出力端子である。
【０２４４】
画素出力保持部５６は、列回路５０に備えた画素出力保持部５１と同様に、画素１１から出力され、垂直信号線１２を介して伝送された画素信号に対応したノイズ除去光信号を生成して保持する。画素出力保持部５６は、同じ垂直信号線１２に接続された２個の画素１１、つまり、異なる行の画素１１に対応したノイズ除去光信号のそれぞれを生成して保持する。画素出力保持部５６は、選択された画素１１に対応するノイズ除去光信号を、ノイズ除去光信号を列出力アンプ５２に出力する。
【０２４５】
画素出力保持部５６は、クランプ容量５６２と、第１のサンプリングスイッチ５６１−１と、第１のクランプスイッチ５６３−１と、第１のサンプリング容量５６４−１と、第１のサンプリング容量選択スイッチ５６５−１と、第２のサンプリングスイッチ５６１−２と、第２のクランプスイッチ５６３−２と、第２のサンプリング容量５６４−２と、第２のサンプリング容量選択スイッチ５６５−２とを備えている。
【０２４６】
クランプ容量５６２の第１の電極は、画素出力保持部５６の入力端子、つまり、列回路５５の入力端子であり、垂直信号線１２に接続されている。クランプ容量５６２の第２の電極は、第１のサンプリングスイッチ５６１−１と第２のサンプリングスイッチ５６１−２のそれぞれの第１の端子に接続されている。第１のサンプリングスイッチ５６１−１の第２の端子は、第１のクランプスイッチ５６３−１の第１の端子と、第１のサンプリング容量５６４−１の第１の電極と、第１のサンプリング容量選択スイッチ５６５−１の第１の端子とのそれぞれに接続されている。第２のサンプリングスイッチ５６１−２の第２の端子は、第２のクランプスイッチ５６３−２の第１の端子と、第２のサンプリング容量５６４−２の第１の電極と、第２のサンプリング容量選択スイッチ５６５−２の第１の端子とのそれぞれに接続されている。第１のサンプリング容量選択スイッチ５６５−１の第２の端子は、第２のサンプリング容量選択スイッチ５６５−２の第２の端子に接続され、画素出力保持部５６の出力端子となっている。第１のクランプスイッチ５６３−１の第２の端子は、基準電圧ＶＣＯＭに接続されている。第１のサンプリング容量５６４−１の第２の電極は、接地されている。第２のクランプスイッチ５６３−２の第２の端子は、基準電圧ＶＣＯＭに接続されている。第２のサンプリング容量５６４−２の第２の電極は、接地されている。
【０２４７】
クランプ容量５６２は、列回路５０内の画素出力保持部５１に備えたクランプ容量５１２と同様に、入力された画素信号の信号レベル（電位）に相当する電荷を保持（蓄積）する容量である。クランプ容量５１２は、第１の電極に印加された電位と、第２の電極に印加された電位との電位差に応じた電荷を蓄積する。画素出力保持部５６では、クランプ容量５６２の第１の電極に、垂直信号線１２を介して画素１１から伝送された画素信号の信号レベル（電位）が直接印加される。
【０２４８】
第１のサンプリングスイッチ５６１−１は、列回路５０内の画素出力保持部５１に備えたサンプリングスイッチ５１１と同様に、タイミング生成回路２０から出力されたサンプリングパルスＳＨ１に応じて、クランプ容量５６２に保持した画素信号の信号レベル（電位）に相当する電荷を、第１のサンプリング容量５６４−１に伝送するスイッチである。第１のサンプリングスイッチ５６１−１は、サンプリングパルスＳＨ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、クランプ容量５６２に保持した画素信号の信号レベル（電位）に相当する電荷を、第１のサンプリング容量５６４−１に伝送する。これにより画素信号の信号レベル（電位）が第１のサンプリング容量５６４−１の第１の電極に印加される。
【０２４９】
第１のクランプスイッチ５６３−１は、列回路５０内の画素出力保持部５１に備えたクランプスイッチ５１３と同様に、水平走査回路４０から出力されたクランプパルスＣＬ１に応じて、第１のサンプリング容量５６４−１を基準電圧ＶＣＯＭの電位（クランプレベルＶＣＯＭ）にクランプさせるためのスイッチである。第１のクランプスイッチ５６３−１は、クランプパルスＣＬ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、第１のサンプリング容量５６４−１の第１の電極を、クランプレベルＶＣＯＭにクランプさせる。これにより、第１のサンプリング容量５６４−１は、クランプされていないときに第１の電極に画素信号が入力されると、入力された画素信号の信号レベル（電位）とクランプレベルＶＣＯＭとの電位差に応じた電荷を蓄積する。
【０２５０】
第１のサンプリング容量５６４−１は、列回路５０内の画素出力保持部５１に備えたサンプリング容量５１４と同様に、画素信号の信号レベル（電位）に相当する電荷を保持（蓄積）する容量である。第１のサンプリング容量５６４−１が蓄積した電荷に応じた電位が、画素出力保持部５６が保持し、列出力アンプ５２に出力するいずれかの画素１１に対応したノイズ除去光信号の信号レベル（電位）である。
【０２５１】
第１のサンプリング容量選択スイッチ５６５−１は、タイミング生成回路２０から出力されたサンプリングパルスＳＨ２に応じて、第１のサンプリング容量５６４−１が蓄積したノイズ除去光信号の信号レベル（電位）の画素出力保持部５６の外部への出力を選択するためのスイッチである。第１のサンプリング容量選択スイッチ５６５−１は、サンプリングパルスＳＨ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、第１のサンプリング容量５６４−１が蓄積したノイズ除去光信号の信号レベル（電位）を画素出力保持部５６の外部、つまり、列出力アンプ５２に出力する。
【０２５２】
第２のサンプリングスイッチ５６１−２は、列回路５０内の画素出力保持部５１に備えたサンプリングスイッチ５１１と同様に、タイミング生成回路２０から出力されたサンプリングパルスＳＨ２に応じて、クランプ容量５６２に保持した画素信号の信号レベル（電位）に相当する電荷を、第２のサンプリング容量５６４−２に伝送するスイッチである。第２のサンプリングスイッチ５６１−２は、サンプリングパルスＳＨ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、クランプ容量５６２に保持した画素信号の信号レベル（電位）に相当する電荷を、第２のサンプリング容量５６４−２に伝送する。これにより画素信号の信号レベル（電位）が第２のサンプリング容量５６４−２の第１の電極に印加される。
【０２５３】
第２のクランプスイッチ５６３−２は、列回路５０内の画素出力保持部５１に備えたクランプスイッチ５１３と同様に、水平走査回路４０から出力されたクランプパルスＣＬ２に応じて、第２のサンプリング容量５６４−２をクランプレベルＶＣＯＭにクランプさせるためのスイッチである。第２のクランプスイッチ５６３−２は、クランプパルスＣＬ２によって閉状態に制御されると、第１の端子と第２の端子とを接続し、第２のサンプリング容量５６４−２の第１の電極を、クランプレベルＶＣＯＭにクランプさせる。これにより、第２のサンプリング容量５６４−２は、クランプされていないときに第１の電極に画素信号が入力されると、入力された画素信号の信号レベル（電位）とクランプレベルＶＣＯＭとの電位差に応じた電荷を蓄積する。
【０２５４】
第２のサンプリング容量５６４−２は、列回路５０内の画素出力保持部５１に備えたサンプリング容量５１４と同様に、画素信号の信号レベル（電位）に相当する電荷を保持（蓄積）する容量である。第２のサンプリング容量５６４−２が蓄積した電荷に応じた電位が、画素出力保持部５６が保持し、列出力アンプ５２に出力する、第１のサンプリング容量５６４−１が対応する画素１１と異なるいずれかの画素１１に対応したノイズ除去光信号の信号レベル（電位）である。
【０２５５】
第２のサンプリング容量選択スイッチ５６５−２は、タイミング生成回路２０から出力されたサンプリングパルスＳＨ１に応じて、第２のサンプリング容量５６４−２が蓄積したノイズ除去光信号の信号レベル（電位）の画素出力保持部５６の外部への出力を選択するためのスイッチである。第２のサンプリング容量選択スイッチ５６５−２は、サンプリングパルスＳＨ１によって閉状態に制御されると、第１の端子と第２の端子とを接続し、第２のサンプリング容量５６４−２が蓄積したノイズ除去光信号の信号レベル（電位）を画素出力保持部５６の外部（列出力アンプ５２）に出力する。
【０２５６】
このような構成によって、列回路５５では、対応する列において異なる行の２個の画素１１に対応するそれぞれのノイズ除去光信号を生成し、タイミング生成回路２０から出力されたサンプリングパルスＳＨ１およびサンプリングパルスＳＨ１に応じて、対応する第１のサンプリング容量５６４−１または第２のサンプリング容量５６４−２に保持する。そして、列回路５５では、水平走査回路４０から出力された列選択信号ＣＳＥＬに応じて水平信号線６０に出力する。このとき、列回路５５は、サンプリングパルスＳＨ１およびサンプリングパルスＳＨ１によって選択されたノイズ除去光信号を、水平信号線６０に出力する。列回路５５では、画素１１が出力する画素信号に基づいた相関二重サンプリング処理を行って第１のサンプリング容量５６４−１または第２のサンプリング容量５６４−２のいずれか一方にノイズ除去光信号を保持するのと同時期に、第２のサンプリング容量５６４−２または第１のサンプリング容量５６４−１のいずれか他方から、すでに保持しているノイズ除去光信号を出力することができる。
【０２５７】
なお、図１１には、対応する列において異なる２行分の画素１１に対応する構成の列回路５５を示したが、異なる行の画素１１に対応する列回路の構成は、図１１に示した構成に限定されるものではなく、されに多くの行に配置された画素１１に対応する構成であってもよい。
【０２５８】
次に、第３の実施形態の固体撮像装置３に備えた列回路５５との駆動タイミングについて説明する。図１２は、本発明の第３の実施形態の固体撮像装置３に備えた画素１１および列回路５５の駆動タイミングの一例を示したタイミングチャートである。図１２には、画素アレイ部１０において異なる２列に配置された画素１１のそれぞれから出力される画素信号を相関二重サンプリング処理したノイズ除去光信号を保持する動作と、すでに保持しているノイズ除去光信号を水平信号線６０に出力する動作とを同時期に行う場合の駆動タイミングの一例を示している。なお、図１２に示した駆動タイミングの一例は、固体撮像装置３における露光が終了し、すでに第２のサンプリング容量５６４−２にノイズ除去光信号が保持されている状態となっている後の駆動タイミングである。
【０２５９】
以下の説明においては、垂直走査回路３０が、それぞれの制御信号を“Ｈｉｇｈ”レベルにすることによって、それぞれの画素１１に備えたそれぞれのトランジスタがオン状態になるものとして説明する。また、以下の説明においては、タイミング生成回路２０および水平走査回路４０が、それぞれの制御信号を“Ｈｉｇｈ”レベルにすることによって、対応するスイッチが閉状態になるものとして説明する。なお、それぞれの画素１１における動作は、第１の実施形態の固体撮像装置１において説明した図３と同様であるため、それぞれの画素１１の動作を簡略化して説明する。
【０２６０】
時刻ｔ１において、垂直走査回路３０は、同じ行（例えば、ｎ行目）の選択パルスＳＥＬ（ｎ）を“Ｈｉｇｈ”レベルにして、ｎ行目のそれぞれの画素１１を垂直信号線１２に接続させる。また、同時に、垂直走査回路３０は、同じｎ行目のリセットパルスＲＳＴ（ｎ）を“Ｈｉｇｈ”レベルにして、それぞれの列のｎ行目の画素１１のリセット信号を垂直信号線１２に出力させる。これにより、それぞれの列に対応する列回路５５内の画素出力保持部５６に備えたクランプ容量５６２の第１の電極に、垂直信号線１２を介してｎ行目の画素１１から伝送されたリセット信号の信号レベル（電位）が印加され、クランプ容量５６２に、印加されたリセット信号の信号レベル（電位）に相当する電荷が蓄積される。
【０２６１】
また、時刻ｔ１において、タイミング生成回路２０は、サンプリングパルスＳＨ１を“Ｈｉｇｈ”レベルにして、それぞれの列に対応する列回路５５内の画素出力保持部５６に備えた第１のサンプリングスイッチ５６１−１を閉状態にする。これにより、クランプ容量５６２に保持したリセット信号の信号レベル（電位）が第１のサンプリングスイッチ５６１−１を介して伝送され、それぞれの列に対応する列回路５５内の画素出力保持部５６に備えた第１のサンプリング容量５６４−１の第１の電極に印加される。また、同時に、水平走査回路４０が、それぞれの列（例えば、ｉ列、およびｉ＋１列）に対応するクランプパルスＣＬ１（ｉ）およびクランプパルスＣＬ１（ｉ＋１）を“Ｈｉｇｈ”レベルにして、それぞれの列に対応する列回路５５内の画素出力保持部５６に備えた第１のクランプスイッチ５６３−１を閉状態にする。これにより、それぞれの第１のサンプリング容量５６４−１の第１の電極がクランプレベルＶＣＯＭにクランプされる、つまり、第１のサンプリング容量５６４−１の第１の電極に基準電圧ＶＣＯＭの電位が印加される。これにより、第１のサンプリング容量５６４−１は、リセット信号の電位と、クランプレベルＶＣＯＭとの電位差に応じた電荷を蓄積する。
【０２６２】
また、時刻ｔ１において、水平走査回路４０は、ｉ列目の列選択信号ＣＳＥＬ（ｉ）を“Ｈｉｇｈ”レベルにして、ｉ列目の列回路５５に備えた列選択スイッチ５３を閉状態にする。このとき、サンプリングパルスＳＨ１は“Ｈｉｇｈ”レベルであるため、それぞれの列に対応する列回路５５内の画素出力保持部５６に備えた第２のサンプリング容量選択スイッチ５６５−２は閉状態である。これにより、ｉ列目の列回路５５内の画素出力保持部５６に備えた第２のサンプリング容量５６４−２に蓄積されている電荷に応じた信号レベル（電位）のノイズ除去光信号（ｎ−１行目の画素１１に対応したノイズ除去光信号）が、第２のサンプリング容量選択スイッチ５６５−２、列出力アンプ５２、および列選択スイッチ５３を介して水平信号線６０に出力される。
【０２６３】
続いて、時刻ｔ２において、水平走査回路４０は、ｉ列目のクランプパルスＣＬ２（ｉ）を“Ｈｉｇｈ”レベルにして、ｉ列目の列回路５５に備えた第２のクランプスイッチ５６３−２を閉状態にする。これにより、それぞれの第２のサンプリング容量５６４−２の第１の電極がクランプレベルＶＣＯＭにクランプされ、クランプレベルＶＣＯＭの列リセット信号が、第２のサンプリング容量選択スイッチ５６５−２、列出力アンプ５２、および列選択スイッチ５３を介して水平信号線６０に出力される。ここで列回路５５が時刻ｔ１で水平信号線６０に出力したｎ−１行目の画素１１に対応したノイズ除去光信号と、時刻ｔ２で水平信号線６０に出力した列リセット信号とは、増幅兼選択回路７０において、相関二重サンプリング処理に用いられる。
【０２６４】
続いて、時刻ｔ３において、水平走査回路４０は、ｉ列目の列選択信号ＣＳＥＬ（ｉ）とクランプパルスＣＬ２（ｉ）とを“Ｌｏｗ”レベルにして、ｉ列目の列回路５５が出力する列画素信号の水平信号線６０への出力（読み出し）を終了する。そして、水平信号線６０は、時刻ｔ１における制御と同様に、ｉ＋１列目の列選択信号ＣＳＥＬ（ｉ＋１）を“Ｈｉｇｈ”レベルにして、ｉ＋１列目の列回路５５に備えた列選択スイッチ５３を閉状態にし、ｉ＋１列目の列回路５５内の第２のサンプリング容量５６４−２に蓄積されている電荷に応じた信号レベル（電位）のノイズ除去光信号を、第２のサンプリング容量選択スイッチ５６５−２、列出力アンプ５２、および列選択スイッチ５３を介して水平信号線６０に出力させる。
【０２６５】
続いて、時刻ｔ４において、水平走査回路４０は、時刻ｔ２における制御と同様に、ｉ＋１列目のクランプパルスＣＬ２（ｉ＋１）を“Ｈｉｇｈ”レベルにして、ｉ＋１列目の列回路５５内の第２のクランプスイッチ５６３−２を閉状態にし、ｉ＋１列目の列回路５５の列リセット信号を、第２のサンプリング容量選択スイッチ５６５−２、列出力アンプ５２、および列選択スイッチ５３を介して水平信号線６０に出力させる。
【０２６６】
続いて、時刻ｔ５において、水平走査回路４０は、ｉ＋１列目の列選択信号ＣＳＥＬ（ｉ＋１）とクランプパルスＣＬ２（ｉ＋１）とを“Ｌｏｗ”レベルにして、ｉ＋１列目の列回路５５が出力する列画素信号の水平信号線６０への出力（読み出し）を終了する。
【０２６７】
その後、垂直走査回路３０は、ｎ行目のリセットパルスＲＳＴ（ｎ）を“Ｌｏｗ”レベルにして、それぞれの列のｎ行目の画素１１のリセット信号の垂直信号線１２への出力を停止する。また、水平走査回路４０は、それぞれの列に対応するクランプパルスＣＬ１（ｉ）およびクランプパルスＣＬ１（ｉ＋１）を“Ｌｏｗ”レベルにしてそれぞれの第１のクランプスイッチ５６３−１を開状態にし、それぞれの第１のサンプリング容量５６４−１のクランプを解除する。
【０２６８】
続いて、時刻ｔ６において、垂直走査回路３０は、同じｎ行目の転送パルスＴＸ（ｎ）を“Ｈｉｇｈ”レベルにして、それぞれの列のｎ行目の画素１１の光信号を垂直信号線１２に出力させる。これにより、それぞれの列に対応する列回路５５内のクランプ容量５６２の第１の電極に、垂直信号線１２を介してｎ行目の画素１１から伝送された光信号の信号レベル（電位）が印加され、クランプ容量５６２に、印加された光信号の信号レベル（電位）に相当する電荷が蓄積される。
【０２６９】
また、時刻ｔ６では、サンプリングパルスＳＨ１が“Ｈｉｇｈ”レベルであるため、それぞれの列回路５５内の第１のサンプリングスイッチ５６１−１は閉状態である。このため、クランプ容量５６２に保持した光信号の信号レベル（電位）が第１のサンプリングスイッチ５６１−１を介して伝送され、第１のサンプリング容量５６４−１の第１の電極に印加される。これにより、第１のサンプリング容量５６４−１は、光信号の電位と、蓄積していた電位（つまり、ｎ行目の画素１１のリセット信号とクランプレベルＶＣＯＭとの電位差の電位）との電位差に応じた電荷を蓄積する。ここで第１のサンプリング容量５６４−１に蓄積した電荷に応じた電位が、ノイズ除去光信号の信号レベル（電位）、つまり、相関二重サンプリング処理によって光信号に含まれるリセット信号の成分をノイズ成分として除去したｎ行目の画素１１に対応したノイズ除去光信号である。
【０２７０】
その後、垂直走査回路３０は、ｎ行目の転送パルスＴＸ（ｎ）を“Ｌｏｗ”レベルにして、それぞれの列のｎ行目の画素１１の光信号の垂直信号線１２への出力を停止する。また、タイミング生成回路２０は、サンプリングパルスＳＨ１を“Ｌｏｗ”レベルにしてそれぞれの列回路５５内の第１のサンプリングスイッチ５６１−１を開状態にし、クランプ容量５６２に保持した光信号の信号レベル（電位）の第１のサンプリング容量５６４−１への伝送を終了する。つまり、タイミング生成回路２０は、それぞれの列回路５５が対応するｎ行目の画素１１が出力した画素信号のサンプリングを終了する。
【０２７１】
続いて、時刻ｔ７において、垂直走査回路３０は、ｎ行目の選択パルスＳＥＬ（ｎ）を“Ｌｏｗ”レベルにして、ｎ行目のそれぞれの画素１１の垂直信号線１２との接続を切断する。
【０２７２】
また、時刻ｔ７において、垂直走査回路３０は、時刻ｔ１における制御と同様に、ｎ＋１行目の選択パルスＳＥＬ（ｎ＋１）を“Ｈｉｇｈ”レベルにして、ｎ＋１行目のそれぞれの画素１１を垂直信号線１２に接続させる。また、同時に、垂直走査回路３０は、同じｎ＋１行目のリセットパルスＲＳＴ（ｎ＋１）を“Ｈｉｇｈ”レベルにして、それぞれの列の画素１１のリセット信号を垂直信号線１２に出力させる。これにより、それぞれの列に対応する列回路５５内のクランプ容量５６２の第１の電極に、垂直信号線１２を介してｎ＋１行目の画素１１から伝送されたリセット信号の信号レベル（電位）が印加され、クランプ容量５６２に、印加されたリセット信号の信号レベル（電位）に相当する電荷が蓄積される。
【０２７３】
また、時刻ｔ７において、タイミング生成回路２０は、サンプリングパルスＳＨ２を“Ｈｉｇｈ”レベルにして、それぞれの列に対応する列回路５５内の画素出力保持部５６に備えた第２のサンプリングスイッチ５６１−２を閉状態にする。これにより、クランプ容量５６２に保持したリセット信号の信号レベル（電位）が第２のサンプリングスイッチ５６１−２を介して伝送され、それぞれの列に対応する列回路５５内の第２のサンプリング容量５６４−２の第１の電極に印加される。また、同時に、水平走査回路４０が、ｉ列およびｉ＋１列に対応するクランプパルスＣＬ２（ｉ）およびクランプパルスＣＬ２（ｉ＋１）を“Ｈｉｇｈ”レベルにして、それぞれの列に対応する列回路５５内の第２のクランプスイッチ５６３−２を閉状態にする。これにより、それぞれの第２のサンプリング容量５６４−２の第１の電極がクランプレベルＶＣＯＭにクランプされる。これにより、第２のサンプリング容量５６４−２は、リセット信号の電位と、クランプレベルＶＣＯＭとの電位差に応じた電荷を蓄積する。
【０２７４】
また、時刻ｔ７において、水平走査回路４０は、時刻ｔ１における制御と同様に、ｉ列目の列選択信号ＣＳＥＬ（ｉ）を“Ｈｉｇｈ”レベルにして、ｉ列目の列回路５５に備えた列選択スイッチ５３を閉状態にする。このとき、サンプリングパルスＳＨ２は“Ｈｉｇｈ”レベルであるため、それぞれの列に対応する列回路５５内の画素出力保持部５６に備えた第１のサンプリング容量選択スイッチ５６５−１は閉状態である。これにより、ｉ列目の列回路５５内の第１のサンプリング容量５６４−１に蓄積されている電荷に応じた信号レベル（電位）のノイズ除去光信号（ｎ行目の画素１１に対応したノイズ除去光信号）が、第１のサンプリング容量選択スイッチ５６５−１、列出力アンプ５２、および列選択スイッチ５３を介して水平信号線６０に出力される。
【０２７５】
続いて、時刻ｔ８において、水平走査回路４０は、時刻ｔ２における制御と同様に、ｉ列目のクランプパルスＣＬ１（ｉ）を“Ｈｉｇｈ”レベルにして、ｉ列目の列回路５５に備えた第１のクランプスイッチ５６３−１を閉状態にする。これにより、それぞれの第１のサンプリング容量５６４−１の第１の電極がクランプされ、クランプレベルＶＣＯＭの列リセット信号が、第１のサンプリング容量選択スイッチ５６５−１、列出力アンプ５２、および列選択スイッチ５３を介して水平信号線６０に出力される。ここで列回路５５が時刻ｔ７で水平信号線６０に出力したｎ行目の画素１１に対応したノイズ除去光信号と、時刻ｔ８で水平信号線６０に出力した列リセット信号とは、増幅兼選択回路７０において、相関二重サンプリング処理に用いられる。
【０２７６】
続いて、時刻ｔ９において、水平走査回路４０は、ｉ列目の列選択信号ＣＳＥＬ（ｉ）とクランプパルスＣＬ１（ｉ）とを“Ｌｏｗ”レベルにして、ｉ列目の列回路５５が出力する列画素信号の水平信号線６０への出力（読み出し）を終了する。そして、水平信号線６０は、時刻ｔ７における制御と同様に、ｉ＋１列目の列選択信号ＣＳＥＬ（ｉ＋１）を“Ｈｉｇｈ”レベルにして、ｉ＋１列目の列回路５５に備えた列選択スイッチ５３を閉状態にし、ｉ＋１列目の列回路５５内の第１のサンプリング容量５６４−１に蓄積されている電荷に応じた信号レベル（電位）のノイズ除去光信号を、第１のサンプリング容量選択スイッチ５６５−１、列出力アンプ５２、および列選択スイッチ５３を介して水平信号線６０に出力させる。
【０２７７】
続いて、時刻ｔ１０において、水平走査回路４０は、時刻ｔ８における制御と同様に、ｉ＋１列目のクランプパルスＣＬ１（ｉ＋１）を“Ｈｉｇｈ”レベルにして、ｉ＋１列目の列回路５５内の第１のクランプスイッチ５６３−１を閉状態にし、ｉ＋１列目の列回路５５の列リセット信号を、第１のサンプリング容量選択スイッチ５６５−１、列出力アンプ５２、および列選択スイッチ５３を介して水平信号線６０に出力させる。
【０２７８】
続いて、時刻ｔ１１において、水平走査回路４０は、ｉ＋１列目の列選択信号ＣＳＥＬ（ｉ＋１）とクランプパルスＣＬ１（ｉ＋１）とを“Ｌｏｗ”レベルにして、ｉ＋１列目の列回路５５が出力する列画素信号の水平信号線６０への出力（読み出し）を終了する。
【０２７９】
その後、垂直走査回路３０は、ｎ＋１行目のリセットパルスＲＳＴ（ｎ＋１）を“Ｌｏｗ”レベルにして、それぞれの列のｎ＋１行目の画素１１のリセット信号の垂直信号線１２への出力を停止する。また、水平走査回路４０は、それぞれの列に対応するクランプパルスＣＬ２（ｉ）およびクランプパルスＣＬ２（ｉ＋１）を“Ｌｏｗ”レベルにしてそれぞれの第２のクランプスイッチ５６３−２を開状態にし、それぞれの第２のサンプリング容量５６４−２のクランプを解除する。
【０２８０】
続いて、時刻ｔ１２において、垂直走査回路３０は、同じｎ＋１行目の転送パルスＴＸ（ｎ＋１）を“Ｈｉｇｈ”レベルにして、それぞれの列のｎ＋１行目の画素１１の光信号を垂直信号線１２に出力させる。これにより、それぞれの列に対応する列回路５５内のクランプ容量５６２の第１の電極に、垂直信号線１２を介してｎ＋１行目の画素１１から伝送された光信号の信号レベル（電位）が印加され、クランプ容量５６２に、印加された光信号の信号レベル（電位）に相当する電荷が蓄積される。
【０２８１】
また、時刻ｔ１２では、サンプリングパルスＳＨ２が“Ｈｉｇｈ”レベルであるため、それぞれの列回路５５内の第２のサンプリングスイッチ５６１−２は閉状態である。このため、クランプ容量５６２に保持した光信号の信号レベル（電位）が第２のサンプリングスイッチ５６１−２を介して伝送され、第２のサンプリング容量５６４−２の第１の電極に印加される。これにより、第２のサンプリング容量５６４−２は、光信号の電位と、蓄積していた電位（つまり、ｎ＋１行目の画素１１のリセット信号とクランプレベルＶＣＯＭとの電位差の電位）との電位差に応じた電荷を蓄積する。ここで第２のサンプリング容量５６４−２に蓄積した電荷に応じた電位が、ｎ＋１行目の画素１１に対応したノイズ除去光信号である。
【０２８２】
その後、垂直走査回路３０は、ｎ＋１行目の転送パルスＴＸ（ｎ＋１）を“Ｌｏｗ”レベルにして、それぞれの列のｎ＋１行目の画素１１の光信号の垂直信号線１２への出力を停止する。また、タイミング生成回路２０は、サンプリングパルスＳＨ２を“Ｌｏｗ”レベルにしてそれぞれの列回路５５内の第２のサンプリングスイッチ５６１−２を開状態にし、クランプ容量５６２に保持した光信号の信号レベル（電位）の第２のサンプリング容量５６４−２への伝送を終了し、それぞれの列回路５５が対応するｎ＋１行目の画素１１が出力した画素信号のサンプリングを終了する。その後、垂直走査回路３０は、ｎ＋１行目の選択パルスＳＥＬ（ｎ＋１）を“Ｌｏｗ”レベルにして、ｎ＋１行目のそれぞれの画素１１の垂直信号線１２との接続を切断する。
【０２８３】
以降、同様に、タイミング生成回路２０および水平走査回路４０は、第１のサンプリング容量５６４−１または第２のサンプリング容量５６４−２を交互に選択して、画素１１が出力した画素信号に基づいた相関二重サンプリング処理およびノイズ除去光信号の保持を行わせる。また、同様に、タイミング生成回路２０および水平走査回路４０は、第２のサンプリング容量５６４−２または第１のサンプリング容量５６４−１を交互に選択して、ノイズ除去光信号および列リセット信号を水平信号線６０に出力させる。
【０２８４】
このように、列回路５５では、画素１１の行ごとに、画素１１に対応したノイズ除去光信号の保持と、ノイズ除去光信号の水平信号線６０への出力とを、同時期に行うことができる。これにより、列回路５５を備えた固体撮像装置３では、列回路５５の制御を行う構成要素の動作速度（例えば、クロック信号の周波数）を高くしなくとも、第１の実施形態の固体撮像装置１よりもさらに、出力信号ＶＯＵＴを出力する速度の向上を期待することができる。
【０２８５】
なお、図１２に示した駆動タイミングの一例では、画素１１からリセット信号を垂直信号線１２に出力させる期間に、すでに保持しているノイズ除去光信号を水平信号線６０に出力させるように制御した一例を示した。しかし、すでに保持しているノイズ除去光信号を水平信号線６０に出力させるタイミングは、画素１１から出力した光信号またはリセット信号をサンプリングしている期間（つまり、ノイズ除去光信号を保持していないサンプリング容量を選択している期間）であれば、いかなるタイミングで、すでに保持しているノイズ除去光信号を水平信号線６０に出力させてもよい。
【０２８６】
次に、第３の実施形態の固体撮像装置３の構成について説明する。図１３は、本発明の第３の実施形態の固体撮像装置３に備えた画素１１、列回路５５、および増幅兼選択回路７０の概略構成の一例を示した回路図である。図１３には、第１の実施形態の固体撮像装置１に備えている列回路５０の代わりに、列回路５５を備えた構成の一例を示している。より具体的には、図１３には、画素１１が２行８列に２次元的に配置された画素アレイ部１０を備え、それぞれの列の画素１１に対応した８個の列回路５５が、隣接する列回路５５同士が異なる３つの水平信号線６０（水平信号線６０−１〜水平信号線６０−３）のいずれかに列画素信号を出力する構成の固体撮像装置３の構成の一例を示している。
【０２８７】
なお、図１３においても、第１の実施形態の固体撮像装置１において説明した図６と同様に、増幅兼選択回路７０に備えた３個の列出力保持部７１のそれぞれにおいて、サンプリング容量Ｃ７１Ｒ、サンプリング容量Ｃ７１Ｓ、スイッチＳＷ７１１、スイッチＳＷ７１２Ｒ、スイッチＳＷ７１２Ｓ、スイッチＳＷ７１３Ｒ、およびスイッチＳＷ７１３Ｓのみを示している。
【０２８８】
また、図１３においても、第１の実施形態の固体撮像装置１において説明した図６と同様に、増幅兼選択回路７０に備えた帰還部７２において、スイッチＳＷ７２４Ｒ１、帰還容量ＣＲ１、スイッチＳＷ７２５Ｒ１、スイッチＳＷ７２４Ｒ２、帰還容量ＣＲ２、スイッチＳＷ７２５Ｒ２、スイッチＳＷ７２４Ｓ１、帰還容量ＣＳ１、スイッチＳＷ７２５Ｓ１、スイッチＳＷ７２４Ｓ２、帰還容量ＣＳ２、およびスイッチＳＷ７２５Ｓ２のみを示している。そして、図１３においても、第１の実施形態の固体撮像装置１において説明した図６と同様に、帰還部７２内の構成要素を、帰還回路７２−Ｒ１、帰還回路７２−Ｒ２、帰還回路７２−Ｓ１、または帰還回路７２−Ｓ２のいずれかにまとめて示している。
【０２８９】
なお、図１３においても、第１の実施形態の固体撮像装置１において説明した図６と同様に、差動増幅回路７３の反転入力端子に、帰還回路７２−Ｒ１および帰還回路７２−Ｒ２の入力端子（スイッチＳＷ７２４Ｒ１およびスイッチＳＷ７２４Ｒ２の第１の端子）を接続し、それぞれの列出力保持部７１から列リセット信号を入力する構成を示している。また、差動増幅回路７３の非反転入力端子に、帰還回路７２−Ｓ１および帰還回路７２−Ｓ２の入力端子（スイッチＳＷ７２４Ｓ１およびスイッチＳＷ７２４Ｓ２の第１の端子）を接続し、それぞれの列出力保持部７１からノイズ除去光信号を入力する構成を示している。
【０２９０】
固体撮像装置３でも、第１の実施形態の固体撮像装置１と同様に、水平走査回路４０が列回路５５を順次選択して、それぞれの列回路５５からの列画素信号を、接続された水平信号線６０に順次出力させて、増幅兼選択回路７０に伝送する。そして、固体撮像装置３でも、第１の実施形態の固体撮像装置１と同様に、タイミング生成回路２０が、それぞれの列出力保持部７１の動作を制御する列出力保持部制御信号および帰還部７２の動作を制御する帰還部制御信号を出力することによって、それぞれの水平信号線６０を介して伝送された列画素信号に基づいて相関二重サンプリング処理を行った出力信号を出力する。ここで、列出力保持部７１−１に対応する列出力保持部制御信号は、制御信号ＳＨＲ１、制御信号ＳＨＳ１、および制御信号ＣＢ１である。また、列出力保持部７１−２に対応する列出力保持部制御信号は、制御信号ＳＨＲ２、制御信号ＳＨＳ２、および制御信号ＣＢ２である。また、列出力保持部７１−３に対応する列出力保持部制御信号は、制御信号ＳＨＲ３、制御信号ＳＨＳ３、および制御信号ＣＢ３である。
【０２９１】
なお、図１３に示した構成の固体撮像装置３における一連の動作のタイミングは、図１２に示したように、列回路５５にノイズ除去光信号を保持させ、列回路５５から列画素信号を水平信号線６０に出力させる駆動タイミングが異なる以外は、第１の実施形態の固体撮像装置１において説明した図７と同様に考えることができる。従って、固体撮像装置３における一連の動作のタイミングに関する詳細な説明は省略する。
【０２９２】
このように、固体撮像装置３でも、第１の実施形態の固体撮像装置１と同様に、増幅兼選択回路７０によって列回路５０に起因する画質の悪化を抑制すると共に、消費電力が増大することなく、出力信号ＶＯＵＴを出力する速度を向上させることができる。
【０２９３】
また、固体撮像装置３では、列回路５５によって、画素１１の行ごとに、ノイズ除去光信号の保持と、ノイズ除去光信号の水平信号線６０への出力とを、同時期に行うことができるため、第１の実施形態の固体撮像装置１よりもさらに、出力信号ＶＯＵＴを出力する速度の向上を期待することができる。
【０２９４】
なお、固体撮像装置３に備えたそれぞれの構成要素の配置も、第１の実施形態の固体撮像装置１に備えたそれぞれの構成要素の配置と同様に考えることができるため、詳細な説明は省略する。
【０２９５】
第３の実施形態によれば、列回路（列回路５５）は、対応する列において複数の行に配置されたそれぞれの画素（画素１１）が出力した画素信号（光信号およびリセット信号）に応じたそれぞれの列画素信号（ノイズ除去光信号）を保持する信号蓄積部（第１のサンプリング容量５６４−１および第２のサンプリング容量５６４−２）、を備え、いずれかの行に配置された画素１１が出力した光信号およびリセット信号に応じたノイズ除去光信号の第１のサンプリング容量５６４−１または第２のサンプリング容量５６４−２への保持と、保持されている他の行に配置された画素１１が出力した光信号およびリセット信号に応じたノイズ除去光信号の出力とを、同時期に並列して行わせる、固体撮像装置（固体撮像装置３）の駆動方法が構成される。
【０２９６】
上記に述べたように、第３の実施形態の固体撮像装置３でも、第１の実施形態の固体撮像装置１と同様の効果を得ることができる。さらに、第３の実施形態の固体撮像装置３では、列回路５５を備えることによって、ノイズ除去光信号の保持と、ノイズ除去光信号の水平信号線６０への出力とを、画素１１の行ごとに同時期に行うことができるため、第１の実施形態の固体撮像装置１よりもさらに、出力信号ＶＯＵＴを出力する速度の向上を期待することができる。
【０２９７】
なお、図１３には、第１の実施形態の固体撮像装置１の構成に列回路５５を適用した場合の構成の一例を示したが、列回路５５を適用する固体撮像装置の構成は、図１３に示した構成に限定されるものではない。例えば、第２の実施形態の固体撮像装置２に備えている列回路５０の代わりに、列回路５５を備える構成であってもよい。
【０２９８】
上記に述べたように、本発明の各実施形態によれば、固体撮像装置に少なくとも３つの水平信号線を備え、それぞれの画素の列に対応する列回路を、隣接する２個の列回路が異なる水平信号線に接続するように３つの水平信号線に分けて周期的に接続する。そして、異なる水平信号線に接続された隣接する２個の列回路の内、一方の列回路からのノイズ除去を行った後の光信号（ノイズ除去光信号）の接続された水平信号線への出力と、他方の列回路からの列回路におけるリセット信号（列リセット信号）の接続された水平信号線への出力とを同時期に並列して行うように制御する。また、本発明の各実施形態によれば、それぞれの水平信号線に対応し、対応する水平信号線を介して伝送されたノイズ除去光信号と列リセット信号とのそれぞれを保持する列出力保持部を水平信号線の数だけ備え、列出力保持部が出力するノイズ除去光信号と列リセット信号とのそれぞれに対応した２組の帰還回路を備えたＣＤＳ回路（増幅兼選択回路）を備える。そして、列出力保持部における光信号保持動作、リセット信号保持動作、および信号出力動作が、異なる列出力保持部同士で重複しないように制御すると共に、いずれかの列出力保持部が信号出力動作をする際に、増幅に利用する帰還回路の組を交互に切り替えて、その列出力保持部が出力したノイズ除去光信号と列リセット信号との差分信号を増幅するように制御する。これにより、本発明の各実施形態では、それぞれの列回路に備えた列出力アンプの特性の差（ばらつき）など、列回路に起因する画質の悪化を抑制すると共に、差分信号を増幅した出力信号を出力する速度を向上させることができる。
【０２９９】
なお、本発明の各実施形態では、増幅兼選択回路７０が、光信号保持動作、リセット信号保持動作、信号出力動作の順番で動作することによって、いずれかの列出力保持部７１が出力した差動正信号と差動負信号との差分信号を増幅してアナログデジタル変換回路８０に出力する場合について説明した。しかし、固体撮像装置に備えた列回路の構成によっては、先に列リセット信号を水平信号線６０に出力し、その後ノイズ除去光信号を水平信号線６０に出力する構成も考えられる。この場合には、増幅兼選択回路７０における光信号保持動作とリセット信号保持動作との順番を逆にすることによって、本発明の各実施形態で説明した動作と同様に制御することができる。
【０３００】
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。
また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【０３０１】
また、本発明の各実施形態に係る固体撮像装置は、２枚の半導体基板が基板間接続部により接続されていてもよいし、３枚以上の半導体基板が基板間接続部で接続されていてもよい。３枚以上の半導体基板が基板間接続部で接続される固体撮像装置の場合、そのうちの２枚の半導体基板が請求項に係る第１の半導体基板と第２の半導体基板に相当する。
【産業上の利用可能性】
【０３０２】
上記各実施形態によれば、列回路を備えた構成の固体撮像装置において、列回路に起因する画質の悪化を抑制すると共に、画素信号を出力する速度を向上させることができる。
【符号の説明】
【０３０３】
１，２，３  固体撮像装置
１０  画素アレイ部
１１  画素
１１１  光電変換部
１１２  転送トランジスタ
１１３  リセットトランジスタ
１１４  選択トランジスタ
１１５  増幅トランジスタ
１１６  フローティングディフュージョン
１２  垂直信号線
２０  タイミング生成回路
３０  垂直走査回路
４０  水平走査回路
５０，５０−１，５０−２，５０−３，５０−４，５０−５，５０−６，５０−７，５０−８，５０−９，５５  列回路
５１，５６  画素出力保持部（列回路，信号蓄積部）
５１１  サンプリングスイッチ
５１２  クランプ容量
５１３  クランプスイッチ
５１４  サンプリング容量
５２  列出力アンプ
５３  列選択スイッチ
５６２  クランプ容量
５６１−１  第１のサンプリングスイッチ
５６３−１  第１のクランプスイッチ
５６４−１  第１のサンプリング容量（信号蓄積部）
５６５−１  第１のサンプリング容量選択スイッチ
５６１−２  第２のサンプリングスイッチ
５６３−２  第２のクランプスイッチ
５６４−２  第２のサンプリング容量（信号蓄積部）
５６５−２  第２のサンプリング容量選択スイッチ
６０，６０−１，６０−２，６０−３，６０−４  水平信号線
７０  増幅兼選択回路
７１，７１−１，７１−２，７１−３，７１−４  列出力保持部
Ｃ７１Ｒ  サンプリング容量（サンプリング容量）
Ｃ７１Ｓ  サンプリング容量（サンプリング容量）
ＳＷ７１１  スイッチ
ＳＷ７１２Ｒ  スイッチ
ＳＷ７１２Ｓ  スイッチ
ＳＷ７１３Ｒ  スイッチ
ＳＷ７１３Ｓ  スイッチ
ＳＷ７１４Ｒ  スイッチ
ＳＷ７１４Ｓ  スイッチ
７２  帰還部
７２−Ｒ１，７２−Ｒ２，７２−Ｓ１，７２−Ｓ２  帰還回路（帰還部）
７２−１，７２−２  帰還回路（帰還部）
ＳＷ７２０Ｒ  スイッチ
ＳＷ７２０Ｓ  スイッチ
ＣＲ１  帰還容量（第１の帰還容量）
ＣＲ２  帰還容量（第２の帰還容量）
ＳＷ７２１Ｒ１  スイッチ
ＳＷ７２１Ｒ２  スイッチ
ＳＷ７２２Ｒ１  スイッチ
ＳＷ７２２Ｒ２  スイッチ
ＳＷ７２３Ｒ１  スイッチ
ＳＷ７２３Ｒ２  スイッチ
ＳＷ７２４Ｒ１  スイッチ
ＳＷ７２４Ｒ２  スイッチ
ＳＷ７２５Ｒ１  スイッチ
ＳＷ７２５Ｒ２  スイッチ
ＣＳ１  帰還容量（第１の帰還容量）
ＣＳ２  帰還容量（第２の帰還容量）
ＳＷ７２１Ｓ１  スイッチ
ＳＷ７２１Ｓ２  スイッチ
ＳＷ７２２Ｓ１  スイッチ
ＳＷ７２２Ｓ２  スイッチ
ＳＷ７２３Ｓ１  スイッチ
ＳＷ７２３Ｓ２  スイッチ
ＳＷ７２４Ｓ１  スイッチ
ＳＷ７２４Ｓ２  スイッチ
ＳＷ７２５Ｓ１  スイッチ
ＳＷ７２５Ｓ２  スイッチ
７３  差動増幅回路
８０  アナログデジタル変換回路
９０  出力回路
ＶＤＤ  電源電圧
ＶＣＯＭ  基準電圧
ＶＣＭ１  基準電圧
ＶＣＭ２  基準電圧
１１０  第１の半導体基板
１２０  第２の半導体基板
１３１  接合領域
１３２  接合領域
９００，９１０  固体撮像装置
９１１  画素
９５０  列回路
９５１  サンプリングスイッチ
９５２  クランプ容量
９５３  クランプスイッチ
９５４  サンプリング容量
９５５  列出力アンプ
９５６  列選択スイッチ
９９０  出力アンプ
１０００  ＣＤＳ回路
１００１，１００２，１００３  サンプルホールド回路
１００４  差動アンプ
【図１】
2017056248.tif 000003
【図２】
2017056248.tif 000004
【図３】
2017056248.tif 000005
【図４】
2017056248.tif 000006
【図５】
2017056248.tif 000007
【図６】
2017056248.tif 000008
【図７】
2017056248.tif 000009
【図８】
2017056248.tif 000010
【図９】
2017056248.tif 000011
【図１０】
2017056248.tif 000012
【図１１】
2017056248.tif 000013
【図１２】
2017056248.tif 000014
【図１３】
2017056248.tif 000015
【図１４】
2017056248.tif 000016
【図１５】
2017056248.tif 000017
【図１６】
2017056248.tif 000018
【国際調査報告】
2017056248.tif 000019
2017056248.tif 000020
2017056248.tif 000021
2017056248.tif 000022