(57)【要約】      （修正有）【課題】トランジスタの低挿入損失及び高アイソレーション双方を改善したＲＦスイッチング回路を提供する。【解決手段】スイッチング回路３００は、入力３０２ａと出力３０２ｂとの間に結合したIII-Ｖ族トランジスタを含む通過スイッチ３０６ａ、３０６ｂを有する。さらに、通過スイッチ３０６ａ、３０６ｂが無効化されている間にスイッチング回路３００の入力側を接地するよう構成した分路スイッチ３２６ａ、３２６ｂを有する。さらに、通過スイッチ３０６ａ、３０６ｂ及び／又は分路スイッチ３２６ａ、３２６ｂの制御端子３１４ａ、３１４ｂ、３１４ｃ、３１４ｄと、III-Ｖ族トランジスタのゲートとの間における抵抗３１２ａ、３１２ｂ、３１２ｃ、３１２ｄを減少するよう構成したゲート制御トランジスタ３１０ａ、３１０ｂ、３４０ａ、３４０ｂを有する。【選択図】図３
2014197841.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦスイッチであって、
少なくとも１個のトランジスタと、
ゲート抵抗器及びゲート制御トランジスタと
を備え、
前記ゲート制御トランジスタは前記ゲート抵抗器に対して並列接続し、また
前記ゲート制御トランジスタは、前記少なくとも１個のトランジスタがオフ状態のとき、前記ＲＦスイッチの制御端子と、前記少なくとも１個のトランジスタのゲートとの間の抵抗を減少するよう構成した、ＲＦスイッチ。
【請求項２】
請求項１記載のＲＦスイッチにおいて、前記ゲート抵抗器は、約２０キロオームより大きい抵抗を有するものとした、ＲＦスイッチ。
【請求項３】
請求項１記載のＲＦスイッチにおいて、前記ゲート制御トランジスタは、前記ＲＦスイッチのアイソレーションを改善するよう前記抵抗を減少する、ＲＦスイッチ。
【請求項４】
請求項１記載のＲＦスイッチにおいて、前記少なくとも１個のトランジスタは、III-Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）とした、ＲＦスイッチ。
【請求項５】
請求項１記載のＲＦスイッチにおいて、前記少なくとも１個のトランジスタは、デプレッション型トランジスタとした、ＲＦスイッチ。
【請求項６】
請求項１記載のＲＦスイッチにおいて、前記少なくとも１個のトランジスタは、ＣＭＯＳトランジスタ及びＬＤＭＯＳトランジスタよりなるグループから選択した、ＲＦスイッチ。
【請求項７】
請求項１記載のＲＦスイッチにおいて、前記ゲート制御トランジスタは、Ｐチャネルトランジスタとした、ＲＦスイッチ。
【請求項８】
請求項１記載のＲＦスイッチにおいて、前記少なくとも１個のトランジスタは、２個又はそれ以上直列接続したトランジスタを有する構成とした、ＲＦスイッチ。
【請求項９】
請求項５記載のＲＦスイッチにおいて、前記ゲート制御トランジスタは、前記デプレッション型トランジスタのピンチオフ電圧にほぼ等しい閾値電圧を有するものとした、ＲＦスイッチ。
【請求項１０】
請求項１記載のＲＦスイッチにおいて、前記ゲート制御トランジスタ及びゲート抵抗器は、モノリシックに集積した、ＲＦスイッチ。
【請求項１１】
請求項１記載のＲＦスイッチにおいて、前記少なくとも１個のトランジスタのうち１個又はそれ以上、及び前記ゲート制御トランジスタ及び／又は前記ゲート抵抗器のいずれかをモノリシックに集積した、ＲＦスイッチ。
【請求項１２】
スイッチング回路であって、
前記スイッチング回路の入力と前記スイッチング回路の出力との間に結合した少なくとも１個のトランジスタを有する通過スイッチと、
前記通過スイッチが無効化されているとき、前記スイッチング回路の入力を接地する構成とした分路スイッチと、
前記通過スイッチの制御端子と、前記通過スイッチの前記少なくとも１個のトランジスタのゲートとの間における抵抗を減少するよう構成したゲート制御トランジスタと
を備えた、スイッチング回路。
【請求項１３】
請求項１２記載のスイッチング回路において、前記ゲート制御トランジスタは、前記通過スイッチのゲート抵抗器の両端に結合した、スイッチング回路。
【請求項１４】
請求項１３記載のスイッチング回路において、前記ゲート抵抗器は、約２０キロオームより大きい抵抗を有するものとした、スイッチング回路。
【請求項１５】
請求項１２記載のスイッチング回路において、前記ゲート制御トランジスタは、前記スイッチング回路のアイソレーションを改善するよう前記抵抗を減少する、スイッチング回路。
【請求項１６】
請求項１２記載のスイッチング回路において、前記ゲート制御トランジスタは、IＶ族
トランジスタとした、スイッチング回路。
【請求項１７】
請求項１２記載のスイッチング回路において、前記分路スイッチは、少なくとも１個のIII-Ｖ族トランジスタを有する構成とした、スイッチング回路。
【請求項１８】
請求項１２記載のスイッチング回路において、さらに、前記分路スイッチの制御端子と、前記分路スイッチの前記少なくとも１個のトランジスタのゲートとの間における抵抗を減少するよう構成した、他のゲート制御トランジスタを有する構成とした、スイッチング回路。
【請求項１９】
請求項１２記載のスイッチング回路において、前記ゲート制御トランジスタは、Ｐチャネルトランジスタとした、スイッチング回路。
【請求項２０】
請求項１２記載のスイッチング回路において、前記通過スイッチの前記少なくとも１個のトランジスタは、III-Ｖ族トランジスタとした、スイッチング回路。
【請求項２１】
請求項２０記載のスイッチング回路において、前記ゲート制御トランジスタは、前記III-Ｖ族トランジスタのピンチオフ電圧にほぼ等しい閾値電圧を有するものとした、スイッチング回路。
【請求項２２】
請求項１２記載のスイッチング回路において、前記通過スイッチの前記少なくとも１個のトランジスタは、ＣＭＯＳトランジスタ及びＬＤＭＯＳトランジスタよりなるグループから選択した、スイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「ＲＦスイッチゲート制御」という発明の名称で２０１３年３月６日に出願された米国特許仮出願第６１／７７３，５９９号の優先権の恩典を主張する。この米国特許仮出願の開示は、参照によって完全に本明細書に組込まれるものとする。
【０００２】
本明細書で使用される語句「III-Ｖ族」は、少なくとも１つのIII族元素及び少なくとも１つのＶ族元素を含む化合物半導体を意味する。例えば、III-Ｖ族半導体は、III族-窒化物半導体の形式をとることができる。「III族-窒化物」又は「III族-Ｎ」は、窒素と、並びに、例えばアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びボロン（Ｂ）のような少なくとも１つのIII族元素とを含む、化合物半導体を意味し、限定しないが、それらの合金、例えば、アルミニウムガリウム窒化物（ＡｌｘＧａ（１−ｘ）Ｎ）、インジウムガリウム窒化物（ＩｎｙＧａ（１−ｙ）Ｎ）、アルミニウムインジウムガリウム窒化物（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、ガリウムヒ化リン化窒化物（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、及びアルミニウムインジウムガリウムヒ化リン化窒化物（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））がある。III族-窒化物は、さらに、任意の極性を有する結晶配向性、例えば、限定しないが、Ｇａ極、Ｎ極、半極、又は無極の結晶配向性にも言及する。III族-窒化物材料は、さらに、ウルツ鉱型、閃亜鉛鉱、又は結晶多形を含み、単一結晶、単結晶、多結晶、又は非結晶質の構造を含む。窒化ガリウム、すなわちＧａＮは、本明細書で使用するようにIII族-窒化物の化合物半導体に言及するもので、この場合、III族元素は若干の又は相当量のガリウムを含むが、ガリウムの他に他のIII族元素も含むことができる。III-Ｖ族、又はIII族-窒化物トランジスタは、III-Ｖ族、又はIII族-窒化物トランジスタを低電圧IＶ族トランジスタにカスコード結合した、複合高電圧エンハンスメント型トランジスタについても言及するものである。
【０００３】
さらに、本明細書で使用する語句「IＶ族」は、少なくとも１つのIＶ族元素、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び炭素（Ｃ）を含み、またさらに、例えば、シリコンゲルマニウム（ＳｉＧｅ）及び炭化ケイ素（ＳｉＣ）のような化合物半導体を含む場合がある半導体について言及するものである。IＶ族は、さらに、１層より多いIＶ族元素層又はIＶ族元素のドーピング層含んで歪みIＶ族材料にする、またさらに、シリコン・オン・インシュレータ（ＳＯＩ）のようなIＶ族をベースとする複合基板、セパレーション・バイ・インプランテーション・オブ・オキシジェン（ＳＩＭＯＸ）プロセスで形成した基板、及びシリコン・オン・サファイア（ＳＯＳ）を含むことができる半導体材料についても言及するものである。本明細書でトランジスタ又はスイッチに関して使用する用語「低電圧」又は「ＬＶ」は、約５０ボルト（５０Ｖ）までの電圧範囲を有するトランジスタ又はスイッチを意味するものとして記載する。用語「中間電圧」又は「ＭＶ」は、約５０ボルトから約２００ボルト（約５０Ｖ〜２００Ｖ）にわたる電圧範囲について言及するものである。さらに、本明細書で使用する用語「高電圧」又は「ＨＶ」は、約２００ボルトから約１２００ボルト（約２００Ｖ〜１２００Ｖ）にわたる、又はそれ以上の電圧範囲について言及するものである。
【背景技術】
【０００４】
III-Ｖ族ヘテロ構造電界効果トランジスタ（III-Ｖ族ＨＦＥＴ）、例えば、III-Ｖ族高電子移動度トランジスタ（III-Ｖ族ＨＥＭＴ）はスイッチング回路に使用されることがある。例えば、III-Ｖ族ＨＦＥＴは、無線通信用途向けのスイッチング回路における無線周波数（ＲＦ）スイッチとして使用するのに好適である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
無線通信用途において、ＲＦスイッチの性能は、挿入損失、線形性及びスイッチアイソレーション（分離度）を含むパラメータによって定量化することができる。アイソレーション損失はＲＦスイッチの入力側における利用可能最大電力と、ＲＦスイッチの出力側における電力との差として測定できる。ＲＦスイッチが、III-Ｖ族ＨＦＥＴのようなトランジスタを利用して、トランジスタのオン抵抗並びにトランジスタの寄生抵抗で実現するとき、挿入損失に関与する。スイッチアイソレーションは、ＲＦスイッチがオフ状態にあるとき、ＲＦスイッチの出力側に達する電力量として測定することができる。
【課題を解決するための手段】
【０００６】
ＲＦスイッチング回路に使用するゲート制御を有するＲＦスイッチは、図面につき示す及び／又は説明する、また特許請求の範囲により完全に記載するとおりのものとする。
【図面の簡単な説明】
【０００７】
【図１】既知の単極双投（ＳＰＤＴ：single pole double throw）ＲＦスイッチの簡素化した電気的回路図である。
【図２】直列接続トランジスタを使用する既知の単極双投（ＳＰＤＴ）ＲＦスイッチの簡素化した電気的回路図である。
【図３】本発明の実施形態によるスイッチング回路の例示的回路図である。
【発明を実施するための形態】
【０００８】
以下の説明は、本発明の種々の実施形態に関連する特定情報を含む。本願における図面及び図面に関連する詳細な説明は、単に例示的な実施形態を意図するものである。断りがない限り、図面における同様又は対応の素子は同様又は対応の参照符号によって示す。さらに、本願における図面及び描写は縮尺どおりではなく、実際の相対寸法に対応させることは意図しない。
【０００９】
図１は、既知の単極双投（ＳＰＤＴ）ＲＦスイッチの簡素化した電気的回路図である。この構成はＲＦ用途の分野において広く使用されている。とくに、図１はスイッチング回路１００を示し、このスイッチング回路１００は、通過（パス）スイッチ１０６ａ，１０６ｂ、分路（シャント）スイッチ１２６ａ，１２６ｂ、入力１０２ａ，１０２ｂ、及び出力１０４を有する。
【００１０】
通過スイッチ１０６ａは、トランジスタ１３０、ゲート抵抗器１１２ａ、及び制御端子１１４ａを有する。同様に、通過スイッチ１０６ｂは、トランジスタ１３２、ゲート抵抗器１１２ｂ、及び制御端子１１４ｂを有する。分路スイッチ１２６ａは、トランジスタ１３４、ゲート抵抗器１１２ｃ、及び制御端子１１４ｃを有する。同様に、分路スイッチ１２６ｂは、トランジスタ１３６、ゲート抵抗器１１２ｄ、及び制御端子１１４ｄを有する。
【００１１】
通過スイッチ１０６ａにおいて、トランジスタ１３０は、スイッチング回路１００の入力１０２ａとスイッチング回路１００の共通出力１０４との間を結合する。通過スイッチ１０６ｂにおいて、トランジスタ１３２は、スイッチング回路１００の入力１０２ｂとスイッチング回路１００の共通出力１０４との間を結合する。このようにして、出力１０４はスイッチング回路１００の共通出力として作用する。分路スイッチ１２６ａは、スイッチング回路１００の入力１０２ａと接地（グラウンド）との間を結合する。さらに、分路スイッチ１２６ｂは、スイッチング回路１００の入力１０２ｂと接地（グラウンド）との間を結合する。
【００１２】
制御端子１１４ａは通過スイッチ１０６ａを有効化及び無効化するよう構成し、また制御端子１１４ｂは通過スイッチ１０６ｂを有効化及び無効化するよう構成する。同様に、制御端子１１４ｃは分路スイッチ１２６ａを有効化及び無効化するよう構成し、また制御端子１１４ｄは分路スイッチ１２６ｂを有効化及び無効化するよう構成する。
【００１３】
通過トランジスタ１３０及び１３２、並びに分路トランジスタ１３４及び１３６は、III-Ｖ族技術（例えば、ＧａＡｓ及びIII-窒化物）並びに相補型金属酸化膜半導体（ＣＭＯＳ：complementary-metal-oxide-semiconductor）及び横方向拡散金属酸化膜半導体（ＬＤＭＯＳ：laterally-diffused-metal-oxide-semiconductor）の技術を含む異なる半導体技術で実現した。トランジスタ１３０，１３２，１３４及び１３６は、デプレッション（Ｄ）型並びにエンハンスメント（Ｅ）型双方のデバイスアーキテクチャでも実現した。使用した半導体技術の選択は性能の程度の変化が現れる結果を生ずる。ＲＦ用途のためのトランジスタ設計における若干の重要な特性としては、オン状態抵抗（Ｒｏｎ）及びオフ状態キャパシタンス（Ｃｏｆｆ）がある。これら２つのパラメータは、低挿入損失及び高アイソレーション双方を得るために最小化する必要がある。
【００１４】
ＲＦスイッチング回路に使用するトランジスタの挿入損失を改善するために使用する他の重要な設計特徴は、回路１００において示す素子１１２ａ，１１２ｂ，１１２ｃ，及び１１２ｄのようなゲート抵抗器を使用することである。ゲート抵抗器を使用してＤＣゲート制御部をＲＦ経路から分離し、この分離は、トランジスタのゲートに対して抵抗器を直列に配置することによって達成する。大きな抵抗値（例えば、３０キロΩより大きい）を使用するとき、ゲート抵抗器は、挿入損失の観点から、端子電位が接地に対して変調されるときゲート端子電位で誘発される変動に起因するスイッチ抵抗変調を減少することによって、スイッチのオン状態性能を改善する。残念ながら、ゲートと制御端子との間に大きな抵抗が存在すると、オフ状態にある間にゲートにわたる端子相互間における堅牢なアイソレーションを阻害し、なぜなら、スイッチのゲートは所定「オフ」電位に対して強く結合しないからである。
【００１５】
例えば、通過トランジスタ及び分路トランジスタがデプレッション型トランジスタである回路設計においては、対応の制御端子１１４ａ，１１４ｂ，１１４ｃ，１１４ｄと、各デプレッション型スイッチ１３０，１３２，１３４及び１３６のゲートとの間におけるより大きい抵抗値は、対応の制御端子１１４ａ，１１４ｂ，１１４ｃ，１１４ｄの能力を阻害し、対応のトランジスタ１３０，１３２，１３４及び１３６を無効化するおそれがある。例えば、ゲート抵抗器１１２ａは、制御端子１１４ａの能力を阻害し、デプレッション型トランジスタ１３０を無効化するおそれがある。この実施形態において、抵抗は、例えば、約３０キロオームより大きいことがあり得る。この場合、例えば、ゲート抵抗器１１２ａ，１１２ｂ，１１２ｃ，及び１１２ｄのそれぞれは、例えば、約３０キロオームより大きい抵抗を有することがある。このような場合、各デプレッション型トランジスタ１３０，１３２，１３４及び１３６のゲートを無効化又は名目上オフ状態に保持するのは困難となり、この結果、スイッチ、例えば、通過スイッチ１０６ｂの１つの端子における変調電圧の一部が他の端子に伝達し、したがって、減少したアイソレーション特性によりＲＦスイッチ１００の性能を低下させるおそれがある。
【００１６】
妥協案として、直列接続した複数個のスイッチを使用して、オン状態における第２（及び他の）スイッチのゲート-ソース変調を減少するとともに、オフ状態におけるよりよいアイソレーションを生ずるようにすることが知られており、このことは、適度な抵抗値、例えば、２０キロオームを使用するゲートドライバに対してゲートをより強く結合した状態に保持することによって行う。このようなゲートスタック設計を用いるＲＦ回路の例を図２に示す。
【００１７】
図２は、通過スイッチクラスタ２０６ａ，２０６ｂ、分路スイッチクラスタ２３４ａ，２３４ｂ、入力２０２ａ，２０２ｂ、及び共通出力２０４を有するスイッチング回路２００を示す。通過スイッチクラスタ２０６ａは、トランジスタ２３０ａ，２３０ｂ、ゲート抵抗器２１２ａ、及び制御端子２１４ａを有する。同様に、通過スイッチクラスタ２０６ｂは、トランジスタ２３２ａ，２３２ｂ、ゲート抵抗器２１２ｂ、及び制御端子２１４ｂを有する。分路スイッチクラスタ２２６ａは、トランジスタ２３４ａ，２３４ｂ、ゲート抵抗器２１２ｃ、及び制御端子２１４ｃを有する。同様に、分路スイッチクラスタ２２６ｂは、トランジスタ２３６ａ，２３６ｂ、ゲート抵抗器２１２ｄ、及び制御端子２１４ｄを有する。
【００１８】
通過スイッチクラスタ２０６ａにおいて、トランジスタ２３０ａ及び２３０ｂは直列接続する。この構成は、一般的にゲートスタック型構造と称され、また図２は、それぞれが直列接続した２個のトランジスタを有する、通過スイッチクラスタ２０６ａ及び２０６ｂ、並びに分路スイッチクラスタ２２６ａ及び２２６ｂを示す。しかし、２個以上直列接続したトランジスタをゲートスタック構造に使用できることを理解されたい。上述したように、ゲートスタック型トランジスタは、III-Ｖ族トランジスタとする、又はＣＭＯＳ若しくはＬＤＭＯＳトランジスタとすることができる。ゲートスタック型トランジスタ２３０ａ及び２３０ｂは、スイッチング回路２００の入力２０２ａとスイッチング回路２００の共通出力２０４との間に結合する。通過スイッチクラスタ２０６ｂにおいて、ゲートスタック型トランジスタ２３２ａ及び２３２ｂは、スイッチング回路２００の入力２０２ｂとスイッチング回路２００の共通出力２０４との間に結合する。このようにして、出力２０４はスイッチング回路２００の共通出力として作用する。分路スイッチクラスタ２２６ａはスイッチング回路２００の入力２０２ａと接地との間に結合する。さらに、分路スイッチクラスタ２２６ｂはスイッチング回路２００の入力２０２ｂと接地との間に結合する。
【００１９】
制御端子２１４ａは通過スイッチクラスタ２０６ａを有効化及び無効化するよう構成し、制御端子２１４ｂは通過スイッチクラスタ２０６ｂを有効化及び無効化するよう構成する。同様に、制御端子２１４ｃは分路スイッチクラスタ２２６ａを有効化及び無効化するよう構成し、制御端子２１４ｄは分路スイッチクラスタ２２６ｂを有効化及び無効化するよう構成する。
【００２０】
残念ながら、図２につき説明したようなＲＦスイッチ回路であっても、制御端子とゲートスタック型トランジスタのゲートとの間における大きな抵抗器と組合せてゲートスタック型トランジスタを使用することは、依然として上述の欠点を被る。上述したように、デプレッション型III-Ｖ族若しくはIII族-Ｎの電界効果トランジスタ（ＦＥＴ）又は高電子移動度トランジスタ（ＨＥＭＴ）をＲＦスイッチクラスタにおけるトランジスタとして使用する場合、ＲＦスイッチクラスタをオフにするためには、トランジスタのゲートにバイアスを加える必要がある。図２につき説明すると、ＲＦ通過スイッチクラスタ２０６ａをオフにするとき、ＲＦ分路スイッチクラスタ２２６ａはオン状態になり、また入力２０２ａからのＲＦ入力は接地に分路され、共通ＲＦ出力２０４から分離される。通過スイッチクラスタ２０６ａにおけるトランジスタ２３０ａ，２３０ｂは、デプレッション型トランジスタであるので、制御信号をトランジスタのゲートに加えるとこれらトランジスタをオフにする。このオフ状態において、ＤＣ信号及びＲＦ信号が結合する懸念は少ない。しかし、ＲＦスイッチアイソレーションに関連する懸念は残る。クラスタにおけるデプレッション型トランジスタは比較的高いゲート抵抗器（例えば、２０キロオーム又はそれ以上）を介してゲートコントローラに結合されるので、ゲートを完全にオフ状態に保持するのは困難である。
【００２１】
本明細書に開示する本発明の概念及び種々の実施形態によれば、オン状態における大きなゲート抵抗器を設け、良好な線形性及び低伝送損失及びオフ状態におけるゼロ近傍のゲート抵抗を可能にし、ゲートにかかるスイッチ端子間の高い分離度（アイソレーション）を生ずることによって、ＲＦスイッチ構成の性能を大幅に改善できる。本発明の概念及び種々の実施形態によれば、これら利点は、ＲＦスイッチがオフのときにオン状態となり、ＲＦスイッチがオンのときにオフ状態となるスイッチをゲート抵抗器に付加することによって達成する。本発明では、デプレッション型III-窒化物ＲＦスイッチとともに、能動ゲート分路スイッチとしてＰチャネルトランジスタを使用することにより、有利な制御回路を可能にする。さらに、本発明によれば、このＲＦスイッチに２個以上のコンポーネントを集積することができる。
【００２２】
図３につき説明すると、図３は本発明の実施形態によるスイッチング回路の例示的回路図を示す。とくに、図３は、図１のスイッチング回路１００に対応するスイッチング回路３００を示す。スイッチング回路３００は、通過スイッチ３０６ａ，３０６ｂ、分路スイッチ３２６ａ，３２６ｂ、入力３０２ａ，３０２ｂ、及び共通出力３０４を有し、これらは、それぞれスイッチング回路１００の通過スイッチ１０６ａ，１０６ｂ、分路スイッチ１２６ａ，１２６ｂ、入力１０２ａ，１０２ｂ、及び共通出力１０４に対応する。
【００２３】
通過スイッチ３０６ａは、ゲート制御トランジスタ３１０ａ、並びに通過スイッチ１０６ａにおけるゲート抵抗器１１２ａ及び制御端子１１４ａに対応する、ゲート抵抗器３１２ａ、及び制御端子３１４ａを有する。同様に、通過スイッチ３０６ｂは、ゲート制御トランジスタ３１０ｂ、並びに通過スイッチ１０６ｂにおけるゲート抵抗器１１２ｂ及び制御端子１１４ｂに対応する、ゲート抵抗器３１２ｂ、及び制御端子３１４ｂを有する。分路スイッチ３２６ａは、ゲート制御トランジスタ３４０ａ、並びにスイッチング回路１００の分路スイッチ１２６ａにおけるゲート抵抗器１１２ｃ及び制御端子１１４ｃに対応する、ゲート抵抗器３１２ｃ、及び制御端子３１４ｃを有する。同様に、分路スイッチ３２６ｂは、ゲート制御トランジスタ３４０ｂ、並びにスイッチング回路１００の分路スイッチ１２６ｂにおけるゲート抵抗器１１２ｄ及び制御端子１１４ｄに対応する、ゲート抵抗器３１２ｄ、及び制御端子３１４ｄを有する。
【００２４】
図３は、スイッチング回路３００がスイッチング回路１００のトランジスタ１３０，１３２，１３４及び１３６にそれぞれ対応するIII-Ｖ族トランジスタ３３０，３３２，３３４及び３３６を有する実施形態を示す。若干の実施形態において、トランジスタ３３０，３３２，３３４及び３３６は、デプレッション型III-Ｖ族トランジスタとする。他の実施形態において、トランジスタ３３０，３３２，３３４及び３３６は、ＣＭＯＳ又はＬＤＭＯＳトランジスタとすることができる。図１及び図２につき説明したように、本発明の実施形態は、通過スイッチ及び／又は分路スイッチのうち少なくとも一方は、III-Ｖ族トランジスタの制御端子とゲートとの間の抵抗を減少するよう構成したゲート制御トランジスタを設けて、スイッチのオフ状態におけるＲＦ性能を改善するスイッチング回路を提供する。さらに、ゲート制御トランジスタによるオフ状態で低ゲート抵抗を生ずる能力によれば、オン状態でより一層大きなゲート抵抗器を使用することができ、改善した線形性及びより低い伝送損失を得ることができる。このようにして、例えば、ゲート制御トランジスタ３１０ａ，３１０ｂ，３４０ａ及び／又は３４０ｂを使用することにより、低減した伝送損失及び改善したアイソレーションの点でＲＦスイッチの性能を改善することができる。
【００２５】
一実施形態において、ゲート制御トランジスタはゲート抵抗器に並列結合し、オフ状態インピーダンスを低く（例えば、１〜２オームに）設定し、スイッチのＲＦアイソレーションを改善する。例えば、図３につき説明すると、通過スイッチ３０６ａのIII族-窒化物トランジスタ３３０は、並列接続したゲート抵抗器３１２ａ及びゲート制御トランジスタ３１０ａを介して制御端子３１４ａによって制御する。通過スイッチ３０６ｂのIII族-窒化物トランジスタ３３２は、並列接続したゲート抵抗器３１２ｂ及びゲート制御トランジスタ３１０ｂを介して制御端子３１４ｂによって制御する。同じ様にして、分路スイッチ３２６ａのIII族-窒化物トランジスタ３３４は、並列接続したゲート抵抗器３１２ｃ及びゲート制御トランジスタ３４０ａを介して制御端子３１４ｃによって制御する。同様に、分路スイッチ３２６ｂのIII族-窒化物トランジスタ３３６は、並列接続したゲート抵抗器３１２ｄ及びゲート制御トランジスタ３４０ｂを介して制御端子３１４ｄによって制御する。
【００２６】
若干の実施形態によれば、ゲート制御トランジスタはIＶ族トランジスタにより構成する。若干の実施形態において、ゲート制御トランジスタは、閾値電圧が約−１.５Ｖ、又はデプレッション型III族-Ｎトランジスタのピンチオフ電圧（−１Ｖ〜−２.５Ｖ）とほぼ同一電圧であるＰチャネルデバイスとすると好適である。しかし、他の実施形態において、ゲート制御トランジスタはインバータ又は個別電源を有するＮチャネルデバイスとすることができる。
【００２７】
若干の実施形態において、ゲート制御トランジスタをゲート制御抵抗器と統合化する、及び／又はIII-Ｖ族トランジスタをゲート制御トランジスタ及び／又は抵抗器と共通チップ上にモノリシックに集積化するのが好ましい。好適には、III-Ｖ族材料からＲＦ通過又は分路トランジスタを形成する、及びＳｉ基板上III-Ｖ族のシリコン本体にゲート制御トランジスタ及び／又は抵抗器を形成するＲＦスイッチデバイスの若干又はすべてをモノリシックに集積する。さらに他の実施形態において、ゲート制御トランジスタ及びゲート抵抗器は、よく制御されたオフ状態抵抗（約２０キロオーム又はそれ以上）を有するゲート制御トランジスタと置換することができる。
【００２８】
２個以上のゲートスタック型III-Ｖ族トランジスタを使用するのが好ましいＲＦスイッチ設計、例えば、より高い絶縁破壊特性をも必要とする、より高電力ＲＦスイッチ設計においては、結果として生ずる通過スイッチクラスタ及び分路スイッチクラスタも、大きいゲート抵抗器で構成し、オン状態における良好な線形性及び低伝送損失、オフ状態におけるゼロ近傍のゲート抵抗を可能にし、またゲートに対するスイッチ端子間の高い分離度をもたらすようにする。上述したように、これら利点は、ＲＦスイッチがオフのときオン状態になり、ＲＦスイッチがオンのときオフ状態になるスイッチ又はゲート制御トランジスタをゲート抵抗器に並列に付加することによって達成される。
【００２９】
上述の説明から、種々の技術を使用して本明細書に記載した概念を、これら概念の範囲から逸脱することなく実現できることは明らかである。さらに、この概念を若干の実施形態につき特別に説明したが、当業者であれば、それら概念の範囲から逸脱することなく、形式及び詳細を変更できることは理解できるであろう。記載した実施形態はすべて例示であって、限定的なものではない。さらに、本発明は、上述の特別な実施形態に限定するものではなく、本発明の範囲から逸脱することなく、多くの再構成、変更及び代替が可能である。
【符号の説明】
【００３０】
１００                                 スイッチング回路
１０２ａ,１０２ｂ                      入力
１０４                                 共通出力
１０６ａ,１０６ｂ                      通過スイッチ
１１２ａ,１１２ｂ,１１２ｃ,１１２ｄ    ゲート抵抗器
１１４ａ,１１４ｂ,１１４ｃ,１１４ｄ    制御端子
１２６ａ,１２６ｂ                      分路スイッチ
１３０,１３２,１３４,１３６            トランジスタ
２００                                 スイッチング回路
２０２ａ,２０２ｂ                      入力
２０４                                 共通出力
２０６ａ,２０６ｂ                      通過スイッチクラスタ
２１２ａ,２１２ｂ,２１２ｃ,２１２ｄ    ゲート抵抗器
２１４ａ,２１４ｂ,２１４ｃ,２１４ｄ    制御端子
２２６ａ,２２６ｂ                      分路スイッチクラスタ
２３０ａ,２３２ａ,２３４ａ,２３６ａ    トランジスタ
２３０ｂ,２３２ｂ,２３４ｂ,２３６ｂ    トランジスタ
３００                                 スイッチング回路
３０２ａ,３０２ｂ                      入力
３０４                                 共通出力
３０６ａ,３０６ｂ                      通過スイッチ
３１０ａ,３１０ｂ,３４０ａ,３４０ｂ    ゲート制御トランジスタ
３１２ａ,３１２ｂ,３１２ｃ,３１２ｄ    ゲート抵抗器
３１４ａ,３１４ｂ,３１４ｃ,３１４ｄ    制御端子
３２６ａ,３２６ｂ                      分路スイッチ
３３０,３３２,３３４,３３６            トランジスタ
【図１】
2014197841.tif 000003
【図２】
2014197841.tif 000004
【図３】
2014197841.tif 000005
【外国語明細書】
2014197841000001.pdf