(57)【要約】      （修正有）【課題】圧電現象による振動が外部電極及びはんだを介して印刷回路基板に伝達されて発生する騒音を減少させた積層セラミックキャパシタ、積層セラミックキャパシタの実装基板及び積層セラミックキャパシタの製造方法を提供する。【解決手段】複数の誘電体層が積層されたセラミック素体１１０と、上記誘電体層の少なくとも一面に形成され、上記誘電体層の積層方向に沿って上記セラミック素体１１０の両端面から交互に露出する複数の第１及び第２の内部電極と、上記セラミック素体１１０の両端面に形成され、上記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極１３１、１３２と、上記第１及び第２の外部電極１３１、１３２の実装面を除いた側面の周りに形成された第１及び第２の非導電性エポキシ樹脂層１４１、１４２と、を含む積層セラミックキャパシタ１００。【選択図】図１
2014187058.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック素体と、
前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面から交互に露出する複数の第１及び第２の内部電極と、
前記セラミック素体の両端面に形成され、前記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極と、
前記第１及び第２の外部電極の実装面を除いた側面の周りに形成された第１及び第２の非導電性エポキシ樹脂層と、
を含む、積層セラミックキャパシタ。
【請求項２】
前記第１及び第２の非導電性エポキシ樹脂層の高さは、前記セラミック素体の高さの２０％以上である、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２の外部電極の表面に前記第１及び第２の外部電極と前記第１及び第２の非導電性エポキシ樹脂層の間に介在されるように形成された第１及び第２のメッキ層をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２のメッキ層は、前記第１及び第２の外部電極の表面に形成されたニッケル（Ｎｉ）メッキ層と、前記ニッケルメッキ層の表面に形成されたスズ（Ｓｎ）メッキ層と、を含む、請求項３に記載の積層セラミックキャパシタ。
【請求項５】
上部に第１及び第２の電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置される積層セラミックキャパシタと、
を含み、
前記積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック素体と、前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面から交互に露出する複数の第１及び第２の内部電極と、前記セラミック素体の両端面に形成され、前記第１及び第２の内部電極と電気的に連結され、下面が前記第１及び第２の電極パッドとはんだで連結される第１及び第２の外部電極と、前記第１及び第２の外部電極の実装面を除いた側面の周りに前記はんだが形成されないように形成された第１及び第２の非導電性エポキシ樹脂層と、を含む、積層セラミックキャパシタの実装基板。
【請求項６】
前記第１及び第２の非導電性エポキシ樹脂層の高さは、前記セラミック素体の高さの２０％以上である、請求項５に記載の積層セラミックキャパシタの実装基板。
【請求項７】
前記第１及び第２の外部電極の表面に前記第１及び第２の外部電極と前記第１及び第２の非導電性エポキシ樹脂層の間に介在されるように形成された第１及び第２のメッキ層をさらに含む、請求項５に記載の積層セラミックキャパシタの実装基板。
【請求項８】
前記第１及び第２のメッキ層は、前記第１及び第２の外部電極の表面に形成されたニッケル（Ｎｉ）メッキ層と、前記ニッケルメッキ層の表面に形成されたスズ（Ｓｎ）メッキ層と、を含む、請求項７に記載の積層セラミックキャパシタの実装基板。
【請求項９】
複数のセラミックシートを設ける段階と、
前記セラミックシートの少なくとも一面に第１及び第２の内部電極を形成する段階と、
前記第１及び第２の内部電極が形成された複数のセラミックシートを積層して積層体を形成する段階と、
前記第１及び第２の内部電極の一端が前記積層体の両端面からそれぞれ交互に露出するように前記積層体を切断する段階と、
前記切断された積層体を焼成して複数の第１及び第２の内部電極を有するセラミック素体を形成する段階と、
前記セラミック素体の両端面に導電性ペーストで第１及び第２の外部電極を形成して前記第１及び第２の内部電極の露出した部分とそれぞれ電気的に連結する段階と、
前記第１及び第２の外部電極の実装面を除いた側面の周りに非伝導性エポキシ樹脂を塗布して第１及び第２の非導電性エポキシ樹脂層を形成する段階と、
を含む、積層セラミックキャパシタの製造方法。
【請求項１０】
前記第１及び第２の非導電性樹脂層を形成する段階は、前記第１及び第２の非導電性エポキシ樹脂層の高さが前記セラミック素体の高さの２０％以上となるようにする、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項１１】
前記第１及び第２の非導電性エポキシ樹脂層を形成する段階の前に、前記第１及び第２の外部電極の表面に第１及び第２のメッキ層を形成する段階が先に行われる、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項１２】
前記第１及び第２のメッキ層を形成する段階は、前記第１及び第２の外部電極の表面にニッケル（Ｎｉ）メッキ層を形成し、前記ニッケルメッキ層の表面にスズ（Ｓｎ）メッキ層を形成する、請求項１１に記載の積層セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ、積層セラミックキャパシタの実装基板及び積層セラミックキャパシタの製造方法に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピューター、個人携帯用端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充填又は放電させる役割をするチップ型のコンデンサーである。
【０００３】
このような積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ‐Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型であり且つ高容量が保障され、実装が容易であるという長所によって、多様な電子装置の部品として用いられることができる。
【０００４】
上記積層セラミックキャパシタは、複数の誘電体層と上記誘電体層の間に互いに異なる極性の内部電極が交互に積層された構造を有することができる。
【０００５】
しかしながら、上記誘電体層は圧電性及び電歪性を有するため、積層セラミックキャパシタに直流又は交流電圧が印加されるときに内部電極の間で圧電現象が発生して周波数によってキャパシタの体積膨張及び収縮の振動が周期的に発生する可能性がある。
【０００６】
このような振動は、積層セラミックキャパシタの外部電極と上記外部電極と印刷回路基板を連結するはんだを介して上記積層セラミックキャパシタが実装された印刷回路基板に伝達され、上記印刷回路基板全体が音響反射面となり、雑音となる振動音を発生させることがある。
【０００７】
この際、上記外部電極と印刷回路基板を連結するはんだは、積層セラミックキャパシタの両側面に外部電極の表面に沿って一定の高さで傾斜して形成されており、これにより、積層セラミックキャパシタの振動を印刷回路基板に伝達するのが容易になるため、振動音の発生がひどくなる可能性がある。
【０００８】
上記振動音は、人に不快感を与える２０〜２００００Ｈｚ領域の可聴周波数に該当する。このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）といい、このようなアコースティックノイズを低減させることができる研究が必要とされている。
【０００９】
下記の特許文献１は、積層セラミックキャパシタと積層セラミックキャパシタの実装基板を開示しているが、外部電極の周面に非導電性エポキシ樹脂層が形成された構造は開示していない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国特許登録１０‐１０５８６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、積層セラミックキャパシタにおいて圧電現象による振動が外部電極及びはんだを介して印刷回路基板に伝達されて発生する騒音を効果的に減少させることである。
【課題を解決するための手段】
【００１２】
本発明の一実施形態によれば、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記誘電体層の積層方向に沿って上記セラミック素体の両端面から交互に露出する複数の第１及び第２の内部電極と、上記セラミック素体の両端面に形成され、上記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極と、上記第１及び第２の外部電極の実装面を除いた側面の周りに形成された第１及び第２の非導電性エポキシ樹脂層と、を含む積層セラミックキャパシタを提供する。
【００１３】
本発明の一実施例において、上記第１及び第２の非導電性エポキシ樹脂層の高さは、上記セラミック素体の高さの２０％以上であることができる。
【００１４】
本発明の一実施例において、上記第１及び第２の外部電極の表面に上記第１及び第２の外部電極と上記第１及び第２の非導電性エポキシ樹脂層の間に介在されるように形成された第１及び第２のメッキ層をさらに含むことができる。
【００１５】
また、上記第１及び第２のメッキ層は、上記第１及び第２の外部電極の表面に形成されたニッケル（Ｎｉ）メッキ層と、上記ニッケルメッキ層の表面に形成されたスズ（Ｓｎ）メッキ層と、を含むことができる。
【００１６】
本発明の他の実施形態によれば、上部に第１及び第２の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置される積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記誘電体層の積層方向に沿って上記セラミック素体の両端面から交互に露出する複数の第１及び第２の内部電極と、上記セラミック素体の両端面に形成され、上記第１及び第２の内部電極と電気的に連結され、下面が上記第１及び第２の電極パッドとはんだで連結される第１及び第２の外部電極と、上記第１及び第２の外部電極の実装面を除いた側面の周りに上記はんだが形成されないように形成された第１及び第２の非導電性エポキシ樹脂層と、を含む積層セラミックキャパシタの実装基板を提供する。
【００１７】
本発明のさらに他の実施形態によれば、複数のセラミックシートを設ける段階と、上記セラミックシートの少なくとも一面に第１及び第２の内部電極を形成する段階と、上記第１及び第２の内部電極が形成された複数のセラミックシートを積層して積層体を形成する段階と、上記第１及び第２の内部電極の一端が上記積層体の両端面からそれぞれ交互に露出するように上記積層体を切断する段階と、上記切断された積層体を焼成して複数の第１及び第２の内部電極を有するセラミック素体を形成する段階と、上記セラミック素体の両端面に導電性ペーストで第１及び第２の外部電極を形成して上記第１及び第２の内部電極の露出した部分とそれぞれ電気的に連結する段階と、上記第１及び第２の外部電極の実装面を除いた側面の周りに非伝導性エポキシ樹脂を塗布して第１及び第２の非導電性エポキシ樹脂層を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。
【発明の効果】
【００１８】
本発明の一実施例によれば、外部電極の実装面を除いた側面の周りに非導電性エポキシ樹脂層を形成して外部電極の周面に形成されるはんだの高さを低くすることにより、積層セラミックキャパシタで発生した振動が印刷回路基板に伝達されることを減少させてアコースティックノイズを減少させることができる効果がある。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図２】図１のＡ‐Ａ’線に沿う断面図である。
【図３】図２の積層セラミックキャパシタが印刷回路基板に実装された状態を概略的に示した縦断面図である。
【図４ａ】従来の積層セラミックキャパシタの実装基板の一側面を示した写真である。
【図４ｂ】従来の積層セラミックキャパシタの実装基板の一側面を示した写真である。
【図５ａ】本発明の一実施例による積層セラミックキャパシタの実装基板の一側面を示した写真である。
【図５ｂ】本発明の一実施例による積層セラミックキャパシタの実装基板の一側面を示した写真である。
【図６】従来の積層セラミックキャパシタと本発明の一実施例による積層セラミックキャパシタのアコースティックノイズを比較して示したグラフである。
【発明を実施するための形態】
【００２０】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２１】
図１及び図２を参照すると、本実施例による積層セラミックキャパシタ１００は、複数の誘電体層１１１が積層されたセラミック素体１１０と、誘電体層１１１の少なくとも一面に形成された複数の第１及び第２の内部電極１２１、１２２と、セラミック素体１１０の両端面に形成され、第１及び第２の内部電極１２１、１２２と電気的に連結された第１及び第２の外部電極１３１、１３２と、第１及び第２の外部電極１３１、１３２の実装面を除いた側面の周りに形成された第１及び第２の非導電性エポキシ樹脂層１４１、１４２と、を含む。
【００２２】
セラミック素体１１０は複数の誘電体層１１１を積層した後に焼成したものであり、隣接するそれぞれの誘電体層１１１同士は境界が確認できない程度に一体化されることができる。
【００２３】
このようなセラミック素体１１０は、一般的に直方体形状であることができるが、本発明はこれに限定されるものではない。また、セラミック素体１１０はその寸法に特別な制限はないが、例えば、０．６ｍｍ×０．３ｍｍなどのサイズで構成して高容量の積層セラミックキャパシタを構成することができる。また、セラミック素体１１０の最外郭面には、必要に応じて、所定厚さのカバー部誘電体層（図示せず）をさらに形成することができる。
【００２４】
誘電体層１１１はキャパシタの容量形成に寄与するものであり、１層の厚さを積層セラミックキャパシタ１００の容量設計に合わせて任意に変更することができる。好ましくは、誘電体層１１１の１層の厚さは焼成後に０．１〜１．０μｍとなるように構成することができるが、本発明はこれに限定されるものではない。
【００２５】
また、誘電体層１１１は、高誘電率のセラミック材料を含み、例えば、ＢａＴｉＯ３系セラミック粉末などを含むことができるが、本発明はこれに限定されるものではない。
【００２６】
上記ＢａＴｉＯ３系セラミック粉末としては、例えば、ＢａＴｉＯ３にＣａ、Ｚｒなどが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などがあるが、本発明はこれに限定されるものではない。
【００２７】
一方、誘電体層１１１には、上記セラミック粉末と一緒に、例えば、遷移金属酸化物又は炭化物、希土類元素、マグネシウム（Ｍｇ）又はアルミニウム（Ａｌ）などのような多様なセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに添加されることができる。
【００２８】
第１及び第２の内部電極１２１、１２２は、誘電体層１１１を形成するセラミックシート上に形成されて積層された後、焼成によって一つの誘電体層１１１を介してセラミック素体１１０の内部に形成される。
【００２９】
このような第１及び第２の内部電極１２１、１２２は、互いに異なる極性を有する一対の電極であり、誘電体層１１１の積層方向に沿って対向して配置され、中間に配置された誘電体層１１１によって互いに電気的に絶縁される。
【００３０】
また、第１及び第２の内部電極１２１、１２２は、その一端がセラミック素体１１０の両端面からそれぞれ露出し、このようにセラミック素体１１０の両端面から交互に露出した第１及び第２の内部電極１２１、１２２の一端は、第１及び第２の外部電極１３１、１４１とそれぞれ電気的に連結される。
【００３１】
このような第１及び第２の内部電極１２１、１２２は導電性金属で形成され、例えば、ニッケル（Ｎｉ）又はニッケル（Ｎｉ）合金などからなるものを用いることができるが、本発明はこれに限定されるものではない。
【００３２】
したがって、第１及び第２の外部電極１３１、１３２に所定の電圧を印加すると、対向する第１及び第２の内部電極１２１、１２２の間に電荷が蓄積され、この際の積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って重なる第１及び第２の内部電極１２１、１２２の面積と比例する。
【００３３】
第１及び第２の外部電極１３１、１３２は、良好な電気特性を有すると共に優れた耐ヒートサイクル性と耐湿性などの高信頼性を提供するために、銅（Ｃｕ）を含む外部電極用導電性ペーストの焼成によって形成されることができるが、本発明はこれに限定されるものではない。
【００３４】
第１及び第２の非導電性エポキシ樹脂層１４１、１４２は、印刷回路基板への実装の際に実装面を除いた周面にはんだが形成されないようにするためのものである。
【００３５】
本実施形態において第１及び第２の外部電極１３１、１３２は、セラミック素体１１０の両端面を覆うように第１〜第５の面１〜５で形成されることができる。本実施形態では、第１及び第２の外部電極１３１、１３２の第１、第３及び第５の面１、３、５に非導電性エポキシ樹脂層１４１、１４２が形成され、第１及び第２の外部電極１３１、１３２の第２及び第４の面２、４には非導電性エポキシ樹脂層１４１、１４２が形成されない。
【００３６】
即ち、第１及び第２の非導電性エポキシ樹脂層１４１、１４２は、第１及び第２の外部電極１３１、１３２の側面の周りにほぼ「コ」状に形成されることができるが、本発明はこれに限定されるものではない。例えば、第１及び第２の非導電性エポキシ樹脂層１４１、１４２は、必要に応じて、第１及び第２の外部電極１３１、１３２の実装面である第４の面４と対向する上面である第２の面２に形成されることができる。
【００３７】
また、第１及び第２の非導電性エポキシ樹脂層１４１、１４２の高さは、通常のはんだの高さを考慮して少なくともセラミック素体の高さの２０％以上となるようにすることが好ましいが、本発明はこれに限定されるものではない。
【００３８】
一方、第１及び第２の外部電極１３１、１３２の表面には、第１及び第２の外部電極１３１、１３２と第１及び第２の非導電性エポキシ樹脂層１４１、１４２の間に介在されるように第１及び第２のメッキ層（図示せず）がさらに形成されることができる。
【００３９】
上記第１及び第２のメッキ層は、基板などにはんだ付けで実装するときの接着強度をさらに高くするためのものである。メッキ処理は、公知の方法により行われ、環境を考慮して鉛フリーメッキを行うことが好ましいが、本発明はこれに限定されるものではない。
【００４０】
また、上記第１及び第２のメッキ層は、第１及び第２の外部電極１３１、１３２の外表面にそれぞれ形成された一対のニッケル（Ｎｉ）メッキ層（図示せず）と、上記それぞれのニッケルメッキ層の外表面に形成された一対のスズ（Ｓｎ）メッキ層（図示せず）と、を含むことができる。
【００４１】
図３は、本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した縦断面図である。
【００４２】
図３を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板は、積層セラミックキャパシタ１００が実装される印刷回路基板２１０と、印刷回路基板２１０の上面に互いに離隔して形成された第１及び第２の電極パッド（図示せず）と、を含む。
【００４３】
この際、積層セラミックキャパシタ１００は、第１及び第２の外部電極１３１、１３２において非導電性エポキシ樹脂層１４１、１４２が形成されない第４の面４がそれぞれ印刷回路基板２１０の第１及び第２の電極パッド上に接触して位置した状態で、はんだ２２０によって印刷回路基板２１０と電気的に連結されることができる。上記のように、積層セラミックキャパシタ１００が印刷回路基板２１０に実装された状態で電圧を印加すると、アコースティックノイズが発生する可能性がある。
【００４４】
図４ａ及び図４ｂは、従来の積層セラミックキャパシタの実装基板の一側面を示した写真である。図４ａ及び図４ｂを参照すると、従来の積層セラミックキャパシタは、はんだ２２０が積層セラミックキャパシタの第１、第３及び第５の面１、３、５の一部にも形成されていることが確認できる。
【００４５】
図５ａ及び図５ｂは、本発明の一実施例による積層セラミックキャパシタの実装基板の一側面を示した写真である。図５ａ及び図５ｂを参照すると、本実施形態では、第１及び第２の外部電極１３１、１３２の第１、第３及び第５の面１、３、５に第１及び第２の非導電性エポキシ樹脂層１４１、１４２が形成されているため、従来の積層セラミックキャパシタとは異なり、はんだ２２０が積層セラミックキャパシタ１００の第１、第３及び第５の面１、３、５には形成されず、その高さが最小になり、第１及び第２の外部電極１３１、１３２の第４の面４とその周りにのみ形成される。
【００４６】
積層セラミックキャパシタ１００が印刷回路基板２１０に実装された状態で積層セラミックキャパシタ１００の両端部に形成された第１及び第２の外部電極１３１、１３２に極性の異なる電圧が印加されると、誘電体層１１１の逆圧電性効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０は厚さ方向に膨張と収縮をし、第１及び第２の外部電極１３１、１３２の両端部はポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってセラミック本体１１０の厚さ方向の膨張と収縮とは逆に収縮と膨張をする。
【００４７】
ここで、積層セラミックキャパシタ１００の中心部は、第１及び第２の外部電極１３１、１３２の長さ方向の両端部において最大に膨張される部分であり、アコースティックノイズ発生の原因となる。
【００４８】
しかしながら、本実施形態の積層セラミックキャパシタ１００の実装基板によれば、はんだ２２０の高さが最小化することにより、積層セラミックキャパシタ１００のうち体積が最大に膨張される中心部による振動の伝達が減少するため、アコースティックノイズも減少させることができる。
【００４９】
即ち、図６を参照すると、非導電性エポキシ樹脂層が形成されていない比較例はアコースティックノイズが２４．４２ｄＢであるのに対し、非導電性エポキシ樹脂層を有する実施例はアコースティックノイズが２０．２ｄＢであるため、本発明の実施例は比較例に比べてアコースティックノイズが約１７％以上顕著に減少することが確認できる。
【００５０】
以下、本発明の一実施例による積層セラミックキャパシタの製造方法を説明する。
【００５１】
まず、複数のセラミックシートを設ける。上記セラミックシートはセラミック素体１１０の誘電体層１１１を形成するためのものであり、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法により数μｍの厚さのシート（ｓｈｅｅｔ）状に製作する。
【００５２】
次に、上記それぞれのセラミックシートの少なくとも一面に所定の厚さで導電性ペーストを印刷して第１及び第２の内部電極１２１、１２２を形成する。この際、第１及び第２の内部電極１２１、１２２はセラミックシートの対向する両端面からそれぞれ露出するように形成する。また、上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
【００５３】
次に、第１及び第２の内部電極１２１、１２２が形成された複数のセラミックシートを交互に積層し、積層方向から加圧して複数のセラミックシート及びそのセラミックシートに形成された第１及び第２の内部電極１２１、１２２を圧着させて積層体を形成する。
【００５４】
次に、上記積層体を第１及び第２の内部電極１２１、１２２の一端が上記積層体の両端面からそれぞれ交互に露出するように一つのキャパシタに対応する領域ごとに切断してチップ化する。
【００５５】
次に、上記切断されてチップ化された積層体を高温で焼成して複数の第１及び第２の内部電極１２１、１２２を有するセラミック素体１１０を完成する。
【００５６】
次に、セラミック素体１１０の両端面に、第１及び第２の内部電極１２１、１２２の露出した部分を覆ってそれぞれ電気的に連結されるよう、銅（Ｃｕ）などを含む導電性ペーストで第１及び第２の外部電極１３１、１３２を形成する。
【００５７】
この際、必要に応じて、第１及び第２の外部電極１３１、１３２の表面にメッキ処理を施すことができる。上記メッキに用いられる物質としては、ニッケル又はスズ、ニッケル‐スズ合金などを用いることができ、必要に応じて、ニッケルメッキ層とスズメッキ層を第１及び第２の外部電極１３１、１３２の表面に順次積層して構成することができる。
【００５８】
次に、第１及び第２の外部電極１３１、１４１又はメッキ層の表面のうち実装面を除いた側面の周りに非導電性エポキシ樹脂を塗布した後に乾燥して第１及び第２の非導電性エポキシ樹脂層１４１、１４２を形成する。
【００５９】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００６０】
１  第１の面
２  第２の面
３  第３の面
４  第４の面
５  第５の面
１００  積層セラミックキャパシタ
１１０  セラミック素体
１１１  誘電体層
１２１、１２２  第１及び第２の内部電極
１３１、１３２  第１及び第２の外部電極
１４１、１４２  第１及び第２の非導電性エポキシ樹脂層
２１０  印刷回路基板
２２０  はんだ
【図１】
2014187058.tif 000003
【図２】
2014187058.tif 000004
【図３】
2014187058.tif 000005
【図４ａ】
2014187058.tif 000006
【図４ｂ】
2014187058.tif 000007
【図５ａ】
2014187058.tif 000008
【図５ｂ】
2014187058.tif 000009
【図６】
2014187058.tif 000010
【手続補正書】
【提出日】平成26年3月19日(2014.3.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック素体と、
前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面から交互に露出するように形成され、前記セラミック素体の実装面と平行に配置された複数の第１及び第２の内部電極と、
前記セラミック素体の両端面に形成され、前記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極と、
前記第１及び第２の外部電極の実装面を除いた端面及び側面全体に形成された第１及び第２の非導電性エポキシ樹脂層と、
を含む、積層セラミックキャパシタ。
【請求項２】
前記第１及び第２の非導電性エポキシ樹脂層の高さは、前記セラミック素体の高さの２０％以上である、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２の外部電極の表面に前記第１及び第２の外部電極と前記第１及び第２の非導電性エポキシ樹脂層の間に介在されるように形成された第１及び第２のメッキ層をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２のメッキ層は、前記第１及び第２の外部電極の表面に形成されたニッケル（Ｎｉ）メッキ層と、前記ニッケルメッキ層の表面に形成されたスズ（Ｓｎ）メッキ層と、を含む、請求項３に記載の積層セラミックキャパシタ。
【請求項５】
上部に第１及び第２の電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置される積層セラミックキャパシタと、
を含み、
前記積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック素体と、前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面から交互に露出するように形成され、前記セラミック素体の実装面と平行に配置された複数の第１及び第２の内部電極と、前記セラミック素体の両端面に形成され、前記第１及び第２の内部電極と電気的に連結され、下面が前記第１及び第２の電極パッドとはんだで連結される第１及び第２の外部電極と、前記第１及び第２の外部電極の実装面を除いた端面及び側面全体に前記はんだが形成されないように形成された第１及び第２の非導電性エポキシ樹脂層と、を含む、積層セラミックキャパシタの実装基板。
【請求項６】
前記第１及び第２の非導電性エポキシ樹脂層の高さは、前記セラミック素体の高さの２０％以上である、請求項５に記載の積層セラミックキャパシタの実装基板。
【請求項７】
前記第１及び第２の外部電極の表面に前記第１及び第２の外部電極と前記第１及び第２の非導電性エポキシ樹脂層の間に介在されるように形成された第１及び第２のメッキ層をさらに含む、請求項５に記載の積層セラミックキャパシタの実装基板。
【請求項８】
前記第１及び第２のメッキ層は、前記第１及び第２の外部電極の表面に形成されたニッケル（Ｎｉ）メッキ層と、前記ニッケルメッキ層の表面に形成されたスズ（Ｓｎ）メッキ層と、を含む、請求項７に記載の積層セラミックキャパシタの実装基板。
【請求項９】
複数のセラミックシートを設ける段階と、
前記セラミックシートの少なくとも一面に第１及び第２の内部電極を形成する段階と、
前記第１及び第２の内部電極が形成された複数のセラミックシートを前記第１及び第２の内部電極が実装面と平行に配置されるように積層して積層体を形成する段階と、
前記第１及び第２の内部電極の一端が前記積層体の両端面からそれぞれ交互に露出するように前記積層体を切断する段階と、
前記切断された積層体を焼成して複数の第１及び第２の内部電極を有するセラミック素体を形成する段階と、
前記セラミック素体の両端面に導電性ペーストで第１及び第２の外部電極を形成して前記第１及び第２の内部電極の露出した部分とそれぞれ電気的に連結する段階と、
前記第１及び第２の外部電極の実装面を除いた端面及び側面全体に非伝導性エポキシ樹脂を塗布して第１及び第２の非導電性エポキシ樹脂層を形成する段階と、
を含む、積層セラミックキャパシタの製造方法。
【請求項１０】
前記第１及び第２の非導電性樹脂層を形成する段階は、前記第１及び第２の非導電性エポキシ樹脂層の高さが前記セラミック素体の高さの２０％以上となるようにする、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項１１】
前記第１及び第２の非導電性エポキシ樹脂層を形成する段階の前に、前記第１及び第２の外部電極の表面に第１及び第２のメッキ層を形成する段階が先に行われる、請求項９に記載の積層セラミックキャパシタの製造方法。
【請求項１２】
前記第１及び第２のメッキ層を形成する段階は、前記第１及び第２の外部電極の表面にニッケル（Ｎｉ）メッキ層を形成し、前記ニッケルメッキ層の表面にスズ（Ｓｎ）メッキ層を形成する、請求項１１に記載の積層セラミックキャパシタの製造方法。