(57)【要約】【課題】特性の良好な半導体装置（ホトダイオード）を製造する。【解決手段】Ｐ−型エピタキシャル層上に、Ｎ−型エピタキシャル層を形成し、このＮ−型エピタキシャル層上に酸化膜を形成した後、この酸化膜を選択的に除去することにより開口部を形成する。そして、酸化膜の開口部から露出したＮ−型エピタキシャル層上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰを形成し、その上に、ノンドープＳｉエピタキシャル層ｉＥＰを形成する。この後、ノンドープＳｉエピタキシャル層ｉＥＰの表面を酸化することにより酸化膜１１を形成する。残存するノンドープＳｉエピタキシャル層ｉＥＰには、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物が拡散する。これにより、酸化膜１１のＯＳＦが少なく、結晶性の良好な膜を得ることができる。このように、酸化膜１１の特性を向上させ、再結合中心を低減することで、受光感度を向上させることができる。【選択図】図７
2014187074.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１導電型の第１半導体層上に、前記第１導電型と逆導電型である第２導電型の不純物イオンを含有する第２半導体層を形成する工程、
（ｂ）前記第２半導体層上に絶縁膜を形成した後、前記絶縁膜を選択的に除去することにより開口部を形成する工程、
（ｃ）前記絶縁膜の前記開口部から露出した前記第２半導体層上に、前記第２導電型の不純物イオンを導入しながら第１エピタキシャル層を形成する工程、
（ｄ）前記不純物イオンの導入を停止し、前記第１エピタキシャル層上に第２エピタキシャル層を形成する工程、
（ｅ）前記第２エピタキシャル層の表面を酸化することにより酸化膜を形成する工程、
を有する、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｅ）工程は、前記第２エピタキシャル層の表面から途中までの膜厚部分を熱酸化することにより前記酸化膜を形成する工程である、半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記（ｅ）工程において、前記第２エピタキシャル層の前記途中から底面までの膜厚部分に、前記第１エピタキシャル層中の前記不純物イオンが拡散する、半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
（ｆ）前記第１エピタキシャル層中の前記不純物イオンを前記第２半導体層中に拡散させることにより、前記第２半導体層と前記第１エピタキシャル層との境界に第３半導体層を形成する工程を有する、半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程における、前記第１エピタキシャル層および前記第２エピタキシャル層の積層膜厚は、６０ｎｍ以下である、半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法において、
前記（ｆ）工程は、ランプアニールにより行われる、半導体装置の製造方法。
【請求項７】
請求項３記載の半導体装置の製造方法において、
（ｇ）前記酸化膜を選択的に除去し、前記不純物イオンが拡散した前記第２エピタキシャル層上に電極を形成する工程を有する、半導体装置の製造方法。
【請求項８】
（ａ）第１導電型の第１半導体層上に、前記第１導電型と逆導電型である第２導電型の不純物イオンを含有する第２半導体層を形成する工程、
（ｂ）前記第２半導体層中に、前記第２導電型の第３半導体層を形成する工程、
（ｃ）前記第２半導体層および前記第３半導体層上に絶縁膜を形成した後、前記絶縁膜を選択的に除去することにより、前記第３半導体層上にその端部が位置する開口部を形成する工程、
（ｄ）前記絶縁膜の前記開口部から露出した前記第２半導体層および前記第３半導体層上に、前記第２導電型の不純物イオンを導入しながら第１エピタキシャル層を形成する工程、
（ｅ）前記不純物イオンの導入を停止し、前記第１エピタキシャル層上に第２エピタキシャル層を形成する工程、
（ｆ）前記第２エピタキシャル層の表面を酸化することにより酸化膜を形成する工程、
を有する、半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記第２導電型の第３半導体層は、前記開口部の端部から前記開口部の内側の領域の下部に位置する、半導体装置の製造方法。
【請求項１０】
請求項８載の半導体装置の製造方法において、
前記第２導電型の第３半導体層は、前記開口部の端部から５０ｎｍ内側の領域の下部に位置する、半導体装置の製造方法。
【請求項１１】
請求項８記載の半導体装置の製造方法において、
前記（ｆ）工程は、前記第２エピタキシャル層の表面から途中までの膜厚部分を熱酸化することにより前記酸化膜を形成する工程である、半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記（ｆ）工程において、前記第２エピタキシャル層の前記途中から底面までの膜厚部分に、前記第１エピタキシャル層の前記不純物イオンが拡散する、半導体装置の製造方法。
【請求項１３】
請求項８記載の半導体装置の製造方法において、
（ｇ）前記第１エピタキシャル層中の前記不純物イオンを前記第２半導体層中に拡散させることにより、前記第２半導体層と前記第１エピタキシャル層との境界に第４半導体層を形成する工程を有する、半導体装置の製造方法。
【請求項１４】
請求項１２記載の半導体装置の製造方法において、
（ｈ）前記開口部の端部から５０ｎｍ内側の領域を除く領域の上部に位置する前記酸化膜を選択的に除去し、前記不純物イオンが拡散した前記第２エピタキシャル層上に電極を形成する工程を有する、半導体装置の製造方法。
【請求項１５】
第１導電型の不純物イオンを含有する第１半導体層と、
前記第1半導体層上に配置され、前記第１導電型と逆導電型である第２導電型の不純物イオンを含有する第２半導体層と、
前記第２半導体層上に配置され、開口部を有する絶縁膜と、
前記絶縁膜の前記開口部から露出した前記第２半導体層上に配置され、前記第２導電型の不純物イオンを含有するエピタキシャル層と、
前記第２半導体層と前記エピタキシャル層との境界に配置された第３半導体層と、
前記開口部の端部から前記開口部の内側の領域であって、前記第２半導体層中に配置された前記第２導電型の第４半導体層と、を有する、半導体装置。
【請求項１６】
請求項１５記載の半導体装置において、
前記エピタキシャル層上に、酸化膜を有する、半導体装置。
【請求項１７】
請求項１５記載の半導体装置において、
前記エピタキシャル層は、前記開口部の端部より前記開口部の中央部の結晶性が高い、半導体装置。
【請求項１８】
請求項１５記載の半導体装置において、
前記第４半導体層は、前記第２半導体層および前記第１半導体層中に配置されている、半導体装置。
【請求項１９】
請求項１５記載の半導体装置において、
前記開口部の端部から前記開口部の内側の領域は、前記開口部の端部から５０ｎｍの幅の領域を含む、半導体装置。
【請求項２０】
請求項１９記載の半導体装置において、
前記エピタキシャル層上であって、前記開口部の端部から５０ｎｍの幅の領域を除く領域上に、電極を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関し、例えば、ホトダイオードを有する半導体装置の製造方法や構造に好適に利用できるものである。
【背景技術】
【０００２】
ブルーレイディスク（Ｂｌｕ−ｒａｙ Ｄｉｓｃ）、ＤＶＤ（Digital Versatile Disc）やＣＤ（Compact Disc）などの再生または記録用の装置の光検出部には、ホトダイオード（フォトダイオード）が用いられる。
【０００３】
例えば、下記特許文献１（特開平０４−２６７５６１号公報）においては、ホトダイオード（２１）とＮＰＮトランジスタ（２２）とを組み込んだＩＣが開示されている。第１と第２のエピタキシャル層（２４、２５）は、両者を完全に貫通するＰ＋型分離領域（２６）によって、ホトダイオード（２１）形成部分とＮＰＮトランジスタ（２２）形成部分とに電気的に分離されている。ホトダイオード（２１）部の第２のエピタキシャル層（２５）表面には、ホトダイオード（２１）のカソード取出しとなるＮ＋型拡散領域（３０）が形成されている。このＮ＋型拡散領域（３０）上には、酸化膜（３１）が形成されている。
【０００４】
また、下記特許文献２（特開平９−１７２１５５号公報）には、遮光膜（１６５）に設けられた開口（１８）に埋設されたシリコン−ゲルマニウム混晶からなる第２のフォトダイオード用Ｎ型領域（２０）と、シリコン基板中に設けられた第１のフォトダイオード用Ｎ型領域（４）とが光電変換部を構成している固体撮像素子が開示されている。
【０００５】
また、下記特許文献３（特開昭５９−９２５７９号公報）には、光吸収層とウィンドー層とを接合して形成したヘテロ接合構造と、このヘテロ接合構造中に形成したｐｎ接合とを有するホトダイオードが開示されている。そして、この光吸収層は、エピタキシャル成長により形成されている。
【０００６】
また、下記特許文献４（特開２００５−６４１６６号公報）には、可変容量タイプのダイオード素子を有する半導体装置が開示されている。具体的には、半導体基板に第１の半導体領域と第２の半導体領域とを設けてなるダイオード素子において、第１の半導体領域と第２の半導体領域との間に、不純物濃度を５×１０１４／ｃｍ３以下とした中間半導体領域を設けている。この第２の半導体領域はＳｉＧｅ若しくはＳｉＧｅＣで形成され、中間半導体領域は、５００〜８００℃の温度で形成される。
【０００７】
なお、本欄において、（括弧）内は、各特許文献に記載の符号を示す。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０４−２６７５６１号公報
【特許文献２】特開平９−１７２１５５号公報
【特許文献３】特開昭５９−９２５７９号公報
【特許文献４】特開２００５−６４１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者らは、ホトダイオードを有する半導体装置の性能の向上を検討している。かかる半導体装置について検討したところ、半導体装置の総合的な特性の向上のためには、更なる改善の余地があることが判明した。
【００１０】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本願において開示される一実施の形態に示される半導体装置の製造方法は、不純物イオンを導入しながら第１エピタキシャル層を形成し、不純物イオンの導入を停止し、第１エピタキシャル層上に第２エピタキシャル層を形成する。そして、第２エピタキシャル層の表面を酸化することにより酸化膜を形成する。
【００１３】
本願において開示される一実施の形態に示される半導体装置は、絶縁膜の開口部から露出した半導体層上に配置され、不純物イオンを含有するエピタキシャル層を有する。そして、開口部の端部から内側の領域であって、上記半導体層中に配置された他の半導体層を有する。
【発明の効果】
【００１４】
本願において開示される、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を形成することができる。
【００１５】
本願において開示される、以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１の半導体装置の構成を示す断面図である。
【図２】実施の形態１の半導体装置の製造工程を示す断面図である。
【図３】実施の形態１の半導体装置の製造工程を示す断面図であって、図２に続く製造工程を示す断面図である。
【図４】実施の形態１の半導体装置の製造工程を示す断面図であって、図３に続く製造工程を示す断面図である。
【図５】実施の形態１の半導体装置の製造工程を示す断面図であって、図４に続く製造工程を示す断面図である。
【図６】実施の形態１の半導体装置の製造工程を示す断面図であって、図５に続く製造工程を示す断面図である。
【図７】実施の形態１の半導体装置の製造工程を示す断面図であって、図６に続く製造工程を示す断面図である。
【図８】実施の形態１の半導体装置の製造工程を示す断面図であって、図７に続く製造工程を示す断面図である。
【図９】実施の形態１の半導体装置の製造工程を示す断面図であって、図８に続く製造工程を示す断面図である。
【図１０】実施の形態１の半導体装置の製造工程を示す断面図であって、図９に続く製造工程を示す断面図である。
【図１１】実施の形態１の半導体装置の製造工程を示す断面図であって、図１０に続く製造工程を示す断面図である。
【図１２】実施の形態１の半導体装置の製造工程を示す断面図であって、図１１に続く製造工程を示す断面図である。
【図１３】実施の形態１の半導体装置の製造工程を示す断面図であって、図１２に続く製造工程を示す断面図である。
【図１４】実施の形態１の半導体装置の製造工程を示す断面図であって、図１３に続く製造工程を示す断面図である。
【図１５】実施の形態２の半導体装置の構成を示す断面図である。
【図１６】実施の形態２の半導体装置の製造工程を示す断面図である。
【図１７】実施の形態２の半導体装置の製造工程を示す断面図であって、図１６に続く製造工程を示す断面図である。
【図１８】実施の形態２の半導体装置の製造工程を示す断面図であって、図１７に続く製造工程を示す断面図である。
【図１９】実施の形態２の半導体装置の製造工程を示す断面図であって、図１８に続く製造工程を示す断面図である。
【図２０】実施の形態２の半導体装置の製造工程を示す断面図であって、図１９に続く製造工程を示す断面図である。
【図２１】実施の形態２の半導体装置の製造工程を示す断面図であって、図２０に続く製造工程を示す断面図である。
【図２２】実施の形態２の半導体装置の製造工程を示す断面図であって、図２１に続く製造工程を示す断面図である。
【図２３】実施の形態２の半導体装置の製造工程を示す断面図であって、図２２に続く製造工程を示す断面図である。
【図２４】実施の形態２の半導体装置の製造工程を示す断面図であって、図２３に続く製造工程を示す断面図である。
【図２５】実施の形態２の半導体装置の製造工程を示す断面図であって、図２４に続く製造工程を示す断面図である。
【図２６】実施の形態２の半導体装置の製造工程を示す断面図であって、図２５に続く製造工程を示す断面図である。
【図２７】実施の形態２の半導体装置の製造工程を示す断面図であって、図２６に続く製造工程を示す断面図である。
【図２８】実施の形態２の半導体装置の製造工程を示す断面図であって、図２７に続く製造工程を示す断面図である。
【図２９】実施の形態２の半導体装置の製造工程を示す断面図であって、図２８に続く製造工程を示す断面図である。
【図３０】Ｎ＋型Ｓｉエピタキシャル層とＮ＋型拡散層における不純物のプロファイルを示すグラフである。
【発明を実施するための形態】
【００１７】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２０】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。
【００２１】
また、断面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
【００２２】
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
【００２３】
［構造説明］
図１は、本実施の形態の半導体装置の構成を示す断面図である。図１に示す半導体装置は、ホトダイオード（光半導体素子ともいう）が形成される領域（ホトダイオード形成領域ともいう）１ＡおよびＮＰＮトランジスタが形成される領域（ＮＰＮトランジスタ形成領域ともいう）２Ａを有する基板に形成される。ここで言う“基板”とは、後述のＰ−型基板１の他、Ｐ−基板１とその上部の層（例えば、Ｐ＋型エピタキシャル層２、Ｐ−型エピタキシャル層３、Ｎ−型エピタキシャル層５）とを示す場合もある。領域１Ａと領域２Ａとの間には、素子分離領域８が配置されている。
【００２４】
ホトダイオードは、開口部ＯＡに入射した光（例えば、青紫光）を電気信号へ変換する素子である。ホトダイオードは、上記領域１Ａに形成され、接合しているｐ型領域とｎ型領域とを有している。ここでは、ｎ型領域として、Ｎ−型エピタキシャル層５、Ｎ＋型拡散層１８ＡおよびＮ＋型Ｓｉエピタキシャル層ＮＥＰが設けられている。また、ｐ型領域として、Ｐ−型エピタキシャル層３が設けられている。
【００２５】
Ｐ−型エピタキシャル層３は、Ｐ−型基板１上にＰ＋型エピタキシャル層２を介して配置されている。そして、Ｎ−型エピタキシャル層５は、Ｐ−型エピタキシャル層３上に配置され、Ｎ＋型拡散層１８Ａは、Ｎ−型エピタキシャル層５の表面部に配置され、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰは、Ｎ＋型拡散層１８Ａ上に配置されている。また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰは、Ｎ−型エピタキシャル層５上に配置された酸化膜６の開口部内およびその外周部に配置されている。
【００２６】
Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上には、酸化膜１１および窒化膜１３が順次配置されている。また、窒化膜１３上には、絶縁膜２５、遮光用電極２６および絶縁膜２７が順次配置されているが、Ｎ−型エピタキシャル層５上には、開口部ＯＡが設けられ、これらの膜が除去されている。
【００２７】
Ｐ−型エピタキシャル層３は、Ｐ＋型拡散層７、Ｐ＋型拡散層１９、およびＰ＋型ポリシリコン１６を介して、アノード電極２４と接続されている。
【００２８】
Ｎ＋型Ｓｉエピタキシャル層ＮＥＰは、Ｎ＋型拡散層１８およびＮ＋型ポリシリコン１５Ａを介して、カソード電極２３と接続されている。
【００２９】
次いで、ホトダイオードの動作について説明する。ｎ型領域と接続されたカソード電極２３に正の電位を印加し、アノード電極２４に接地電位または負の電位を印加した場合、上記ｐ型領域と上記ｎ型領域との間のＮ−型エピタキシャル層５に空乏層２８が広がる。そして、例えば、青紫色の光が、ＢＤに当たり、ホトダイオードの受光面（開口部ＯＡ）に照射される。前述のように、ホトダイオードの受光面には、開口部ＯＡと遮光用電極２６が配置されており、この遮光用電極２６により、受光面に照射される光の干渉が防止され、効率良く開口部ＯＡ内のＮ＋型Ｓｉエピタキシャル層ＮＥＰ上へ光を導くことができる。
【００３０】
例えば、シリコン（Ｓｉ）に対して、青紫色の光の吸収長、すなわち、光の強度が１／ｅに減衰する距離は約０．１μｍであり、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの表面付近に、ホールと電子が生成される。
【００３１】
生成されたホールの一部は、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびＮ＋型拡散層１８Ａ中の電子と再結合する。残ったホールは、空乏層２８の電界に引かれて、Ｐ−型エピタキシャル層３に到達し、アノード電極２４から取り出され、増幅回路へ入力される。このように、照射された光（例えば、青紫光）に対応するホールを電気信号として取り出すことができる。
【００３２】
ＮＰＮトランジスタは、例えば、上記ホトダイオードからの電気信号の処理回路（例えば、上記増幅回路）に用いられる。ここでは、処理回路を構成する素子として、ＮＰＮトランジスタを例示しているが、この他、ＰＮＰトランジスタやＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor、電界効果トランジスタ）などの他の能動素子または抵抗やキャパシタなどの受動素子を併せて形成してもよい。
【００３３】
ＮＰＮトランジスタは、上記領域２Ａに形成され、コレクタ、ベースおよびエミッタを有している。ここでは、コレクタとして、Ｎ−型エピタキシャル層５が設けられ、ベースとして、Ｐ型ベース１２が設けられ、エミッタとして、Ｎ＋型エミッタ１７が設けられている。
【００３４】
Ｎ−型エピタキシャル層５は、Ｎ＋型埋込層４、Ｎ＋型領域９、Ｎ＋型拡散層１８、およびＮ＋型ポリシリコン１５を介して、コレクタ電極２２と接続されている。また、Ｐ型ベース１２は、Ｐ＋型拡散層１９およびＰ＋型ポリシリコン１６を介してベース電極２１と接続されている。また、Ｎ＋型エミッタ１７は、Ｎ＋型ポリシリコン１５を介してエミッタ電極２０と接続されている。
【００３５】
上記各電極（カソード電極２３、アノード電極２４、コレクタ電極２２、ベース電極２１、エミッタ電極２０）上には、絶縁膜２５、遮光用電極２６および絶縁膜２７が順次配置されているが、前述したとおり、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上には、開口部ＯＡが設けられ、これらの膜が除去されている。
【００３６】
このように、本実施の形態においては、開口部ＯＡから窒化膜１３および酸化膜１１を介してＮ＋型Ｓｉエピタキシャル層ＮＥＰに照射される光を、ホールによる電気信号として取り出すことができる。上記窒化膜１３および酸化膜１１の積層膜は、反射防止膜として機能し、受光面に照射される光の干渉を防止する。これにより、効率良く開口部ＯＡ内のＮ＋型Ｓｉエピタキシャル層ＮＥＰ上へ光を導くことができる。しかしながら、このホールが再結合中心で再結合すると、取り出されるホールが減少し、受光感度が低下する。
【００３７】
ここで、本実施の形態のＮ＋型Ｓｉエピタキシャル層ＮＥＰおよび酸化膜１１は、Ｎ＋型Ｓｉエピタキシャル層（ＮＥＰ）およびノンドープＳｉエピタキシャル層（ｉＥＰ）の積層膜（ＥＰ）を熱酸化することにより形成されている。具体的には、ノンドープＳｉエピタキシャル層（ｉＥＰ）の一部を熱酸化することにより、酸化膜１１を形成し、残存するノンドープＳｉエピタキシャル層（ｉＥＰ）に、Ｎ＋型Ｓｉエピタキシャル層（ＮＥＰ）中のｎ型不純物を拡散させることにより、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰを形成する（図７参照）。このため、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよび酸化膜１１の特性を向上させ、再結合中心を低減することができる。その結果、受光感度を向上させることができるなど、半導体装置の特性を向上させることができる。詳細は、以下に示す「製造方法」の欄において説明する。このように、本実施の形態の半導体装置の構成は、以下に示す「製造方法」の説明によってより明確となるであろう。
【００３８】
［製法説明］
次いで、図面を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成を明確にする。図２〜図１４は、本実施の形態の半導体装置の製造工程を示す断面図である。
【００３９】
図２に示すように、基板１の上部にＰ＋型エピタキシャル層２およびＰ−型エピタキシャル層３を成長する。基板１として、例えば、ｐ−型の不純物を含有するシリコン基板を準備する。この基板１は、ホトダイオードが形成される領域１Ａと、ＮＰＮトランジスタが形成される領域２Ａとを有する。上記シリコン基板の表面に、エピタキシャル法を用いて、Ｐ＋型エピタキシャル層２を形成する。次いでＰ＋型エピタキシャル層２上に、エピタキシャル法を用いて、Ｐ−型エピタキシャル層３を形成する。
【００４０】
次いで、領域２Ａにおいて、Ｐ−型エピタキシャル層３の表面の一部に、Ｎ＋型埋込層４を形成する。例えば、Ｐ−型エピタキシャル層３の表面に、Ｎ＋型埋込層４の形成領域を開口したフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜をマスクとして、Ｐ−型エピタキシャル層３の表面に、ｎ型不純物（不純物イオンともいう、ここでは、例えば、砒素（Ａｓ）など）をイオン注入することにより、Ｎ＋型埋込層４を形成する。このＮ＋型埋込層４のシート抵抗は、例えば、１５〜２１Ω／□（ohms per square）程度である。その後、上記フォトレジスト膜（図示せず）を除去する。
【００４１】
次いで、図３に示すように、Ｐ−型エピタキシャル層３上に、Ｎ−型エピタキシャル層５を形成する。Ｎ＋型埋込層４上を含むＰ−型エピタキシャル層３上に、エピタキシャル法を用いて、Ｎ−型エピタキシャル層５を形成する。この際、Ｎ＋型埋込層４はシート抵抗が低いため、Ｎ−型エピタキシャル層５とＮ＋型埋込層４との接触面からｎ型不純物がＮ−型エピタキシャル層５に拡散する。よって、Ｎ＋型埋込層４は、Ｐ−型エピタキシャル層３およびＮ−型エピタキシャル層５の境界の上下に形成されることとなる。
【００４２】
次いで、図４に示すように、Ｎ−型エピタキシャル層５上に、スルー酸化膜として、例えば、酸化膜６を形成する。例えば、Ｎ−型エピタキシャル層５の表面を熱酸化することにより、酸化膜６を形成する。
【００４３】
次いで、Ｐ＋型拡散層７、素子分離領域８およびＮ＋型領域９を順次形成する。まず、領域１Ａにおいて、アノード用Ｐ＋型拡散層７の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成する。このフォトレジスト膜をマスクに、ｐ型不純物として、例えば、ホウ素（Ｂ）を、４００〜５００ｋｅＶのエネルギーで、８×１０１２〜１．２×１０１３ｃｍ−２程度、Ｐ−型エピタキシャル層３およびＮ−型エピタキシャル層５の積層部に、酸化膜６を介してイオン注入することにより、Ｐ＋型拡散層７を形成する。このＰ＋型拡散層７の底部は、Ｎ−型エピタキシャル層５の底部より深い場所に位置し、Ｐ−型エピタキシャル層３中に位置する。その後、上記フォトレジスト膜（図示せず）を除去する。
【００４４】
次いで、領域１Ａおよび領域２Ａの境界および領域２Ａの端部に位置する、素子分離領域８の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、エッチングする。
【００４５】
その後、上記フォトレジスト膜（図示せず）を除去する。次に、通常の製造方法により、絶縁物を埋設し、素子分離領域８を形成する。この素子分離領域８の底部は、Ｎ−型エピタキシャル層５の底部より深い場所に位置し、Ｐ−型エピタキシャル層３中に位置する。
【００４６】
次いで、領域２ＡのＮ＋型埋込層４上に、Ｎ＋型領域９を形成する。例えば、領域２Ａにおいて、Ｎ＋型領域９の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、ｎ型不純物として、例えば、リン（Ｐ）を、６０〜１００ｋｅＶのエネルギーで、１×１０１５〜１×１０１６ｃｍ−２程度、Ｎ−型エピタキシャル層５中に酸化膜６を介してイオン注入することにより、Ｎ＋型領域９を形成する。このＮ＋型領域９の底部は、Ｎ＋型埋込層４に到達している。言い換えれば、Ｎ＋型領域９とＮ＋型埋込層４とは接続されている。その後、上記フォトレジスト膜（図示せず）を除去する。
【００４７】
この後、熱処理（アニールともいう）を行うことにより、上記工程において注入された不純物を活性化する。例えば、窒素雰囲気中で、温度９００〜９５０℃、時間１０〜３０分程度の熱処理を行う。
【００４８】
次いで、図５に示すように、領域１Ａにおいて、酸化膜６に開口部を形成する。例えば、酸化膜６上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、酸化膜６をエッチングする。即ち、酸化膜６を選択的に除去する。例えば、エッチング液として、フッ酸系の液を用いることで、Ｎ−型エピタキシャル層５に対するダメージを低減することができ、Ｎ−型エピタキシャル層５に結晶欠陥が生じることを防止することができる。その後、上記フォトレジスト膜（図示せず）を除去する。このように、フォトリソグラフィ技術を用いて所望の形状に形成したフォトレジスト膜をマスクとして、エッチングを行うことにより下層の膜を所望の形状に加工することをパターニングと言うことがある。
【００４９】
次いで、図６に示すように、酸化膜６の開口部から露出したＮ−型エピタキシャル層５上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰを順次成長させる。
【００５０】
例えば、基板１をエピタキシャル成長炉内に搬入する。次いで、炉内の真空度を１００〜１７０Ｔｏｒｒ（１Ｔｏｒｒ＝１０１３２５／７６０Ｐａ）に設定する。次いで、基板温度が８８０〜９６０℃となるように、炉内の温度を調整し、炉内に、水素（Ｈ２）ガスを導入することにより、酸化膜６の開口部から露出したＮ−型エピタキシャル層５の表面の自然酸化膜を除去する。
【００５１】
次いで、基板温度を６２０〜６９０℃として、炉内に、ＳｉＨ４系ガス、ＡｓＨ３ガスおよび水素ガスを導入しつつ、酸化膜６の開口部から露出したＮ−型エピタキシャル層５上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰを、３０ｎｍ程度の膜厚で成長させる。ＡｓＨ３ガスは、ｎ型不純物のドープ用のガスである。
【００５２】
次いで、ｎ型不純物のドープ用のガスであるＡｓＨ３ガスの炉内への導入を停止し、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上に、ノンドープＳｉエピタキシャル層を、５ｎｍ程度の膜厚で成長する。これにより、酸化膜６の開口部に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰが形成される。この積層膜ＥＰの膜厚は、６０ｎｍ以下とすることが好ましい。
【００５３】
次いで、酸化膜６の開口部およびその外周の領域を覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、エピタキシャル成長させた膜のうち、主として、酸化膜６の上部に成長したＮ＋型ポリシリコン層およびノンドープポリシリコン層を、異方性のドライエッチング法などを用いて除去する。その後、上記フォトレジスト膜（図示せず）を除去する。これにより、酸化膜６の開口部から露出したＮ−型エピタキシャル層５上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰが形成される。
【００５４】
次いで、図７および図８に示すように、積層膜ＥＰの表面に、酸化膜１１を形成する。例えば、図７（Ａ）に示す積層膜ＥＰの表面を、熱酸化する。例えば、９００〜９３０℃の温度で、１５〜３０分程度の熱処理を施すことにより、酸化膜１１を形成する（図７（Ｂ））。
【００５５】
ここで、ノンドープＳｉエピタキシャル層ｉＥＰの一部、表面から所定の膜厚部（例えば、３ｎｍ程度）を熱酸化する。ここで、上記所定の膜厚とは、ノンドープＳｉエピタキシャル層ｉＥＰの膜厚未満の膜厚である。また、上記所定の膜厚としては、２ｎｍ〜３ｎｍの範囲が好ましい。即ち、ノンドープＳｉエピタキシャル層ｉＥＰの表面から所定の厚さ、言い換えれば、表面から途中までの膜厚部分は、上記熱酸化時に消費されて、酸化膜１１となる。そこで、ノンドープＳｉエピタキシャル層ｉＥＰの一部を酸化膜１１とすることにより、図７（Ｂ）に示すように、酸化膜１１の下層に、ノンドープＳｉエピタキシャル層ｉＥＰが残存する。言い換えれば、ノンドープＳｉエピタキシャル層ｉＥＰの上記途中の部分から底面までの膜厚部分は、酸化されずに残存する。一方、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物（ここでは、砒素（Ａｓ））は、上記熱酸化時に偏析するため、酸化されずに残ったノンドープＳｉエピタキシャル層ｉＥＰ中に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物（ここでは、砒素（Ａｓ））が拡散する（図７（Ｃ））。また、酸化膜１１中へのｎ型不純物（ここでは、砒素（Ａｓ））の拡散は上記偏析のため少ない。したがって、図８に示すように、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰは、上記熱酸化により、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよび酸化膜１１となる。
【００５６】
次いで、図９に示すように、領域２Ａにおいて、Ｐ型ベース１２を形成する。例えば、領域２Ａにおいて、Ｐ型ベース１２の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、ｐ型不純物として、例えば、ホウ素（Ｂ）を、１０〜１５ｋｅＶのエネルギーで、３×１０１２〜４．５×１０１３ｃｍ−２程度、Ｎ−型エピタキシャル層５中に、酸化膜６を介してイオン注入することにより、Ｐ型ベース１２を形成する。このＰ型ベース１２の底部は、Ｎ＋型埋込層４の上部より浅い位置に位置する。言い換えれば、Ｎ＋型埋込層４の上部に、Ｎ−型エピタキシャル層５を介してＰ型ベース１２が形成される。その後、上記フォトレジスト膜（図示せず）を除去する。
【００５７】
次いで、図１０に示すように、酸化膜６および酸化膜１１上に、絶縁膜として窒化膜１３を形成する。例えば、酸化膜６および酸化膜１１上に窒化膜１３として窒化シリコン膜を形成する。次いで、窒化膜１３上に、フォトレジスト膜１４を形成した後、フォトリソグラフィ技術を用いて、Ｎ＋型ポリシリコン１５、１５ＡおよびＰ＋型ポリシリコン１６の形成領域のフォトレジスト膜１４を除去する。これにより、Ｎ＋型ポリシリコン１５、１５ＡおよびＰ＋型ポリシリコン１６の形成領域を開口したフォトレジスト膜１４を形成する。このフォトレジスト膜１４をマスクに、窒化膜１３、酸化膜６および酸化膜１１を異方性のドライエッチング法などを用いて除去する。即ち、窒化膜１３、酸化膜６および酸化膜１１を選択的に除去する。これにより、窒化膜１３およびその下層の膜に開口部（コンタクトホールともいう）が形成され、Ｐ＋型拡散層７、積層膜ＥＰ、Ｎ＋型領域９およびＰ型ベース１２の表面が露出する。その後、上記フォトレジスト膜１４を除去する。
【００５８】
次いで、図１１に示すように、上記開口部上にＮ＋型ポリシリコン１５、１５ＡおよびＰ＋型ポリシリコン１６を形成する。例えば、上記開口部内を含む窒化膜１３上に、導電性膜として、例えば、ノンドープポリシリコンを１０００〜３０００Å程度の膜厚で堆積する。次いで、上記開口部およびその周囲を覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、ノンドープポリシリコンを、異方的にドライエッチングする。その後、上記フォトレジスト膜（図示せず）を除去する。
【００５９】
次いで、積層膜ＥＰ、Ｎ＋型領域９およびＰ型ベース１２の上部のノンドープポリシリコンにｎ型不純物を注入する。例えば、Ｐ＋型拡散層７等の上部のノンドープポリシリコンを覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、ｎ型不純物として、例えば、砒素（Ａｓ）を、６０〜９０ｋｅＶのエネルギーで、１×１０１６〜２×１０１６ｃｍ−２程度、ノンドープポリシリコンにイオン注入することにより、Ｎ＋型ポリシリコン１５、１５Ａを形成する。Ｎ＋型ポリシリコン１５、１５Ａのうち、積層膜ＥＰ上に形成されるＮ＋型ポリシリコン１５Ａは、ホトダイオード引き出し用の電極となる。その後、上記フォトレジスト膜（図示せず）を除去する。
【００６０】
次いで、Ｐ＋型拡散層７の上部等のノンドープポリシリコンにｐ型不純物を注入する。例えば、積層膜ＥＰ、Ｎ＋型領域９およびＰ型ベース１２の上部のＮ＋型ポリシリコン１５を覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、ｐ型不純物として、例えば、ホウ素（Ｂ）を、６０〜９０ｋｅＶのエネルギーで、１×１０１６〜２×１０１６ｃｍ−２程度、ノンドープポリシリコンにイオン注入することにより、Ｐ＋型ポリシリコン１６を形成する。その後、上記フォトレジスト膜（図示せず）を除去する。
【００６１】
次いで、Ｎ＋型ポリシリコン１５、１５ＡおよびＰ＋型ポリシリコン１６上を含む窒化膜１３上に、絶縁膜として、例えば、酸化シリコン膜（図示せず）を形成する。例えば、ＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて堆積する。次いで、熱処理を施す。例えば、窒素雰囲気下において、９００〜１０００℃で、１０〜３０秒程度のランプアニールを施す。
【００６２】
これにより、図１２に示すように、Ｐ＋型ポリシリコン１６中のｐ型不純物が、Ｐ＋型拡散層７の上部に拡散したＰ＋型拡散層１９が形成される。また、Ｐ＋型ポリシリコン１６中のｐ型不純物が、Ｐ型ベース１２の上部に拡散したＰ＋型拡散層１９が形成される。
【００６３】
一方、Ｎ＋型ポリシリコン１５Ａ中のｎ型不純物が、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの上部に拡散したＮ＋型拡散層１８が形成される。また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物が、Ｎ−型エピタキシャル層５の上部に拡散したＮ＋型拡散層１８が形成される。また、Ｎ＋型ポリシリコン１５中のｎ型不純物が、Ｎ＋型領域９の上部に拡散したＮ＋型拡散層１８が形成される。また、Ｎ＋型ポリシリコン１５中のｎ型不純物が、Ｐ型ベース１２の上部に拡散したＮ＋型エミッタ１７が形成される。その後、上記酸化シリコン膜（図示せず）をフッ酸系の液などを用いて除去する。
【００６４】
次いで、Ｎ＋型ポリシリコン１５、１５ＡおよびＰ＋型ポリシリコン１６の上部にシリサイド層（図示せず）を形成する。例えば、Ｎ＋型ポリシリコン１５、１５ＡおよびＰ＋型ポリシリコン１６の上部を含む窒化膜１３上に、バリアメタル材料をスパッタリング法などで堆積する。バリアメタル材料としては、例えば、Ｔｉとその上部のＴｉＮとの積層膜（ＴｉＮ／Ｔｉ膜）を用いることができる。また、この積層膜のうち、ＴｉＮの膜厚は、８００〜１２００Å程度であり、Ｔｉの膜厚は、２００〜５００Å程度である。次いで、熱処理（シンタともいう）を行ない、バリアメタル層とＮ＋型ポリシリコン１５、１５Ａとの接触部およびバリアメタル層とＰ＋型ポリシリコン１６との接触部における、シリサイド化により、上記シリサイド層を形成する。次いで、未反応の積層膜（ＴｉＮ／Ｔｉ膜）を除去する。
【００６５】
次いで、図１３に示すように、Ｎ＋型ポリシリコン１５、１５ＡおよびＰ＋型ポリシリコン１６上のシリサイド層（図示せず）上を含む窒化膜１３上に金属膜を堆積する。例えば、スパッタリング法やメッキ法により、金属膜として、例えば、アルミニウム（Ａｌ）を、４０００〜５０００Å程度の膜厚で堆積する。なお、アルミニウム（Ａｌ）の他、ＡｌＣｕ、ＡｌＳｉＣｕ等のＡｌ合金を用いてもよい。また、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）等の金属膜を用いてもよい。次いで、この金属膜上に、Ｎ＋型ポリシリコン１５、１５ＡおよびＰ＋型ポリシリコン１６の上部を覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、金属膜をドライエッチングする。これにより、エミッタ電極２０、ベース電極２１、コレクタ電極２２、カソード電極２３、およびアノード電極２４が形成される。即ち、Ｐ＋型拡散層７の上部のＰ＋型ポリシリコン１６上に、アノード電極２４が形成される。また、Ｐ型ベース１２の上部のＰ＋型ポリシリコン１６上に、ベース電極２１が形成される。
【００６６】
また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの上部のＮ＋型ポリシリコン１５Ａ上に、カソード電極２３が形成される。またＮ＋型エミッタ１７の上部のＮ＋型ポリシリコン１５上に、エミッタ電極２０が形成される。また、Ｎ＋型領域９の上部のＮ＋型ポリシリコン１５上に、コレクタ電極２２が形成される。
【００６７】
次いで、図１４に示すように、エミッタ電極２０、ベース電極２１、コレクタ電極２２、カソード電極２３、およびアノード電極２４の上部に絶縁膜２５、遮光用電極２６および絶縁膜（パッシベーション膜ともいう）２７を順次形成する。絶縁膜２５としては、例えば、酸化シリコン膜をＣＶＤ法などにより堆積する。また、遮光用電極２６としては、例えば、アルミニウム（Ａｌ）膜を、スパッタリング法などにより堆積する。絶縁膜（パッシベーション膜ともいう）２７としては、例えば、窒化シリコン膜をＣＶＤ法などにより堆積する。
【００６８】
次いで、絶縁膜（パッシベーション膜ともいう）２７上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの上方に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、絶縁膜２５、遮光用電極２６および絶縁膜（パッシベーション膜ともいう）２７をエッチングする。これにより、ホトダイオードの受光面に開口部ＯＡが形成される（図１参照）。その後、上記フォトレジスト膜（図示せず）を除去する。
【００６９】
以上の工程により、本実施の形態の半導体装置（図１）が形成される。
【００７０】
このように、本実施の形態においては、光を受光してホールを生成するＮ＋型Ｓｉエピタキシャル層ＮＥＰを、エピタキシャル法を用いて形成しているため、低温成膜が可能であり、また、薄膜化でき、例えば、２０〜６０ｎｍ程度の膜厚とすることができる。
【００７１】
また、本実施の形態においては、Ｎ＋型拡散層１８Ａを、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰからの拡散により形成したため、Ｎ＋型拡散層１８Ａを浅く形成することができる。特に、拡散に要する熱処理として、ランプアニール処理を行うことにより、Ｎ＋型拡散層１８Ａを浅く、例えば、１５〜２０ｎｍ程度の深さとして、形成することができる。
【００７２】
また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの形成に際し、エピタキシャル法を用いることにより、砒素（Ａｓ）などのｎ型不純物をドーピングしながら成膜することが可能なため、砒素（Ａｓ）などのｎ型不純物が、成膜される元素（ここでは、シリコン（Ｓｉ））の格子位置に入るため、低抵抗の層を形成することが可能となる。また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物（例えば、砒素（Ａｓ））の濃度を、例えば、１×１０２０〜４×１０２０／ｃｍ３程度とすることができる。また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰとＮ＋型拡散層１８Ａを合わせた層のシート抵抗を、７０〜９０Ω／□（ohms per square）とすることができる。よって、図３０に示すように、ホトダイオードの受光面において、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰとＮ＋型拡散層１８Ａの不純物のプロファイルとしては、濃度勾配の少ない、ほぼ矩形のプロファイルを得ることができる。図３０は、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰとＮ＋型拡散層１８Ａにおける不純物のプロファイルを示すグラフである。縦軸は、ｎ型不純物濃度［／ｃｍ３］を、横軸は、各層の深さ［ｎｍ］を示す。なお、１Ｅ１９は、１×１０１９を、１〜４Ｅ２０は、１×１０２０〜４×１０２０を意味する。
【００７３】
また、酸化膜１１を形成する際、Ｎ＋型Ｓｉエピタキシャル層（ＮＥＰ）およびノンドープＳｉエピタキシャル層（ｉＥＰ）の積層膜（ＥＰ）のうち、ノンドープＳｉエピタキシャル層（ｉＥＰ）の一部を熱酸化することにより、酸化膜１１を形成したので、結晶性の良好な酸化膜１１を形成することができる。
【００７４】
発明者の検討によれば、例えば、ｎ型不純物の濃度が７×１０１８〜１×１０２0の／ｃｍ３の層を熱酸化した場合、熱酸化膜中に、酸化誘起積層欠陥（Ｏｘｙｇｅｎ−ｉｎｄｕｃｅｄ  Ｓｔａｃｋｉｎｇ  Ｆａｕｌｔ（以下、ＯＳＦという））が発生することが確認されている。このようなＯＳＦが存在すると、熱酸化膜の結晶性が劣化し、熱酸化膜中に再結合中心が生じる。このような再結合中心が生じると、光により生成されたホールが、再結合中心によって捕獲され、アノード電極に到達するホールの割合が減少するため、受光感度が低下してしまう。
【００７５】
これに対し、本実施の形態によれば、酸化膜１１のＯＳＦが少なく、結晶性の良好な膜を得ることができる。よって、アノード電極に到達するホールの割合を増加することができ、受光感度を向上させることができる。
【００７６】
また、熱酸化法で酸化膜１１を形成することにより、酸化膜１１とＮ＋型Ｓｉエピタキシャル層ＮＥＰとの界面において、例えば、ＣＶＤ法でＮ＋型Ｓｉエピタキシャル層ＮＥＰ上に酸化膜を堆積する場合と比較し、ダングリングボンドの発生を低減することができる。これにより、ダングリングボンドに起因する再結合中心を少なくでき、受光感度を向上させることができる。
【００７７】
（実施の形態２）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
【００７８】
［構造説明］
図１５は、本実施の形態の半導体装置の構成を示す断面図である。図１５に示す半導体装置は、実施の形態１と同様に、ホトダイオードが形成される領域（ホトダイオード形成領域ともいう）１ＡおよびＮＰＮトランジスタが形成される領域（ＮＰＮトランジスタ形成領域ともいう）２Ａを有する基板に形成される。領域１Ａと領域２Ａとの間には、素子分離領域８が配置されている。
【００７９】
実施の形態１と同様に、ホトダイオードは、上記領域１Ａに形成され、接合しているｐ型領域とｎ型領域とを有している。ここでは、ｎ型領域として、Ｎ−型エピタキシャル層５、Ｎ＋型拡散層１８ＡおよびＮ＋型Ｓｉエピタキシャル層ＮＥＰが設けられている。また、ｐ型領域として、Ｐ−型エピタキシャル層３が設けられている。
【００８０】
Ｐ−型エピタキシャル層３は、Ｐ−型基板１上にＰ＋型エピタキシャル層２を介して配置されている。そして、Ｎ−型エピタキシャル層５は、Ｐ−型エピタキシャル層３上に配置され、Ｎ＋型拡散層１８Ａは、Ｎ−型エピタキシャル層５の表面部に配置され、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰは、Ｎ＋型拡散層１８Ａ上に配置されている。また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰは、Ｎ−型エピタキシャル層５上に配置された酸化膜６の開口部内およびその外周部に配置されている。
【００８１】
Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上には、酸化膜１１および窒化膜１３が順次配置されている。また、窒化膜１３上には、絶縁膜２５、遮光用電極２６および絶縁膜２７が順次配置されているが、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上には、開口部ＯＡが設けられ、これらの膜が除去されている。
【００８２】
ここで、本実施の形態においては、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの両端部に、結晶性が良好でない積層膜部ｄＥＰが表示されている。この積層膜部ｄＥＰは、酸化膜６の端部から距離Ｙの領域上に位置する。そして、この積層膜部ｄＥＰの下部のＰ−型エピタキシャル層３およびＮ−型エピタキシャル層５中に、Ｎ＋型拡散層２９およびその上部のＮ＋型拡散層３０が配置されている。この場合、空乏層２８は、Ｎ＋型拡散層２９間のＮ−型エピタキシャル層５中に広がることとなる。
【００８３】
Ｐ−型エピタキシャル層３は、実施の形態１と同様に、Ｐ＋型拡散層７、Ｐ＋型拡散層１９、およびＰ＋型ポリシリコン１６を介して、アノード電極２４と接続されている。
【００８４】
Ｎ＋型Ｓｉエピタキシャル層ＮＥＰは、Ｎ＋型拡散層１８およびＮ＋型ポリシリコン１５Ｂを介して、カソード電極２３と接続されている。ここで、本実施の形態においては、カソード電極２３は、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの両端部の積層膜部ｄＥＰ上を避けるように配置されている。即ち、積層膜部ｄＥＰ間に位置するＮ＋型Ｓｉエピタキシャル層ＮＥＰの両端部に、カソード電極２３が配置されている。
【００８５】
ホトダイオードの動作については、実施の形態１と同様にして、光により生成されたホールをアノード電極２４から電気信号として取り出すことができる。
【００８６】
ＮＰＮトランジスタは、例えば、上記ホトダイオードからの電気信号の処理回路に用いられる。ここでは、処理回路を構成する素子として、ＮＰＮトランジスタを例示しているが、この他、ＰＮＰトランジスタやＭＩＳＦＥＴなどの他の能動素子または抵抗やキャパシタなどの受動素子を併せて形成してもよい。
【００８７】
ＮＰＮトランジスタは、実施の形態１と同様に、上記領域２Ａに形成され、コレクタ、ベースおよびエミッタを有している。ここでは、コレクタとして、Ｎ−型エピタキシャル層５が設けられ、ベースとして、Ｐ型ベース１２が設けられ、エミッタとして、Ｎ＋型エミッタ１７が設けられている。
【００８８】
Ｎ−型エピタキシャル層５は、Ｎ＋型埋込層４、Ｎ＋型領域９、Ｎ＋型拡散層１８、およびＮ＋型ポリシリコン１５を介して、コレクタ電極２２と接続されている。また、Ｐ型ベース１２は、Ｐ＋型拡散層１９およびＰ＋型ポリシリコン１６を介してベース電極２１と接続されている。また、Ｎ＋型エミッタ１７は、Ｎ＋型ポリシリコン１５を介してエミッタ電極２０と接続されている。
【００８９】
上記各電極（カソード電極２３、アノード電極２４、コレクタ電極２２、ベース電極２１、エミッタ電極２０）上には、絶縁膜２５、遮光用電極２６および絶縁膜２７が順次配置されているが、前述したとおり、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上には、開口部ＯＡが設けられ、これらの膜が除去されている。
【００９０】
このように、本実施の形態においても、実施の形態１と同様に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよび酸化膜１１を、Ｎ＋型Ｓｉエピタキシャル層（ＮＥＰ）およびノンドープＳｉエピタキシャル層（ｉＥＰ）の積層膜（ＥＰ）を熱酸化することにより形成している。具体的には、ノンドープＳｉエピタキシャル層（ｉＥＰ）の一部を熱酸化することにより、酸化膜１１を形成し、残存するノンドープＳｉエピタキシャル層（ｉＥＰ）に、Ｎ＋型Ｓｉエピタキシャル層（ＮＥＰ）中のｎ型不純物を拡散させることにより、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰを形成する（図２２参照）。このため、実施の形態１と同様に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよび酸化膜１１の特性を向上させ、再結合中心を低減することができる。その結果、受光感度を向上させることができるなど、半導体装置の特性を向上させることができる。
【００９１】
さらに、本実施の形態においては、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの両端部に位置する結晶性が良好でない積層膜部ｄＥＰの下部に、Ｎ＋型拡散層２９およびＮ＋型拡散層３０が配置されている。このため、積層膜部ｄＥＰの下部には空乏層２８が広がらない。よって、光により生成されたホールが、空乏層２８の電界に引かれて、Ｐ−型エピタキシャル層３に到達する際、積層膜部ｄＥＰ中を通過することがなく、積層膜部ｄＥＰ中の再結合中心によるホールの捕獲を低減することができる。これにより、受光感度を向上させることができるなど、半導体装置の特性を向上させることができる。なお、本実施の形態の半導体装置の構成は、以下に示す「製造方法」の説明によってより明確となる。
【００９２】
［製法説明］
次いで、図面を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成を明確にする。図１６〜図２９は、本実施の形態の半導体装置の製造工程を示す断面図である。
【００９３】
図１６に示すように、基板１の上部にＰ＋型エピタキシャル層２およびＰ−型エピタキシャル層３を成長する。基板１として、例えば、ｐ−型の不純物を含有するシリコン基板を準備する。この基板１は、ホトダイオードが形成される領域１Ａと、ＮＰＮトランジスタが形成される領域２Ａとを有する。上記シリコン基板の表面に、エピタキシャル法を用いて、Ｐ＋型エピタキシャル層２を形成する。次いでＰ＋型エピタキシャル層２上に、エピタキシャル法を用いて、Ｐ−型エピタキシャル層３を形成する。
【００９４】
次いで、領域２Ａにおいて、Ｐ−型エピタキシャル層３の表面の一部に、Ｎ＋型埋込層４を形成し、領域１Ａにおいて、Ｐ−型エピタキシャル層３の表面の一部に、Ｎ＋型拡散層２９を形成する。例えば、Ｐ−型エピタキシャル層３の表面に、Ｎ＋型埋込層４およびＮ＋型拡散層２９の形成領域を開口したフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜をマスクとして、Ｐ−型エピタキシャル層３の表面に、ｎ型不純物（例えば、砒素（Ａｓ）など）をイオン注入することにより、Ｎ＋型埋込層４およびＮ＋型拡散層２９を形成する。領域１Ａにおいて、Ｎ＋型拡散層２９は、所定の間隔をおいて、２箇所に形成されている（図１６等参照）。このＮ＋型拡散層２９は、上面からの平面視において、例えば、矩形の環状に形成してもよい。また、このＮ＋型埋込層４およびＮ＋型拡散層２９のシート抵抗は、例えば、１５〜２１Ω／□（ohms per square）程度である。その後、上記フォトレジスト膜（図示せず）を除去する。
【００９５】
次いで、図１７に示すように、Ｐ−型エピタキシャル層３上に、Ｎ−型エピタキシャル層５を形成する。Ｎ＋型埋込層４およびＮ＋型拡散層２９上を含むＰ−型エピタキシャル層３上に、エピタキシャル法を用いて、Ｎ−型エピタキシャル層５を形成する。この際、Ｎ＋型埋込層４はシート抵抗が低いため、Ｎ−型エピタキシャル層５とＮ＋型埋込層４との接触面からｎ型不純物がＮ−型エピタキシャル層５に拡散する。また、Ｎ＋型拡散層２９はシート抵抗が低いため、Ｎ−型エピタキシャル層５とＮ＋型拡散層２９との接触面からｎ型不純物がＮ−型エピタキシャル層５に拡散する。よって、Ｎ＋型埋込層４およびＮ＋型拡散層２９は、それぞれＰ−型エピタキシャル層３およびＮ−型エピタキシャル層５の境界の上下に形成されることとなる。
【００９６】
次いで、図１８に示すように、Ｎ−型エピタキシャル層５上に、スルー酸化膜として、例えば、酸化膜６を形成する。例えば、Ｎ−型エピタキシャル層５の表面を熱酸化することにより、酸化膜６を形成する。
【００９７】
次いで、Ｐ＋型拡散層７および素子分離領域８を形成する。まず、領域１Ａにおいて、アノード用Ｐ＋型拡散層７の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成する。このフォトレジスト膜をマスクに、ｐ型不純物として、例えば、ホウ素（Ｂ）を、４００〜５００ｋｅＶのエネルギーで、８×１０１２〜１．２×１０１３ｃｍ−２程度、Ｐ−型エピタキシャル層３およびＮ−型エピタキシャル層５中に、酸化膜６を介してイオン注入することにより、Ｐ＋型拡散層７を形成する。このＰ＋型拡散層７の底部は、Ｎ−型エピタキシャル層５の底部より深い場所に位置し、Ｐ−型エピタキシャル層３中に位置する。その後、上記フォトレジスト膜（図示せず）を除去する。
【００９８】
次いで、領域１Ａおよび領域２Ａの境界および領域２Ａの端部において、素子分離領域８の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、エッチングする。その後、上記フォトレジスト膜（図示せず）を除去する。次に、通常の製造方法により、絶縁膜を埋設し、素子分離領域８を形成する。この素子分離領域８の底部は、Ｎ−型エピタキシャル層５の底部より深い場所に位置し、Ｐ−型エピタキシャル層３中に位置する。
【００９９】
次いで、図１９に示すように、領域２ＡのＮ＋型埋込層４上に、Ｎ＋型領域９を形成し、領域１ＡのＮ＋型拡散層２９上に、Ｎ＋型拡散層３０を形成する。例えば、領域１Ａおよび領域２Ａにおいて、Ｎ＋型拡散層３０およびＮ＋型領域９の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成する。このフォトレジスト膜をマスクに、ｎ型不純物として、例えば、リン（Ｐ）を、６０〜１００ｋｅＶのエネルギーで、１×１０１５〜１×１０１６ｃｍ−２程度、Ｎ−型エピタキシャル層５中に酸化膜６を介してイオン注入することにより、Ｎ＋型拡散層３０およびＮ＋型領域９を形成する。このＮ＋型領域９の底部は、Ｎ＋型埋込層４に到達している。言い換えれば、Ｎ＋型領域９とＮ＋型埋込層４とは接続されている。その後、上記フォトレジスト膜（図示せず）を除去する。
【０１００】
この後、熱処理（アニールともいう）を行うことにより、上記工程において注入された不純物を活性化する。例えば、窒素雰囲気中で、温度９００〜９５０℃、時間１０〜３０分程度の熱処理を行う。
【０１０１】
次いで、図２０に示すように、領域１Ａにおいて、酸化膜６に開口部を形成する。例えば、酸化膜６上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、酸化膜６をエッチングする。例えば、エッチング液として、フッ酸系の液を用いることで、Ｎ−型エピタキシャル層５に対するダメージを低減することができ、Ｎ−型エピタキシャル層５に結晶欠陥が生じることを防止することができる。その後、上記フォトレジスト膜（図示せず）を除去する。この開口部の両端部には、Ｎ＋型拡散層３０が露出している。言い換えれば、図２０に示す２つのＮ＋型拡散層３０およびこれらの間のＮ−型エピタキシャル層５を露出するように、開口部を形成する。例えば、この開口部は、上面からの平面視において、矩形状に形成される。
【０１０２】
次いで、図２１に示すように、酸化膜６の開口部から露出したＮ＋型拡散層３０およびＮ−型エピタキシャル層５上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰを順次成長させる。
【０１０３】
例えば、基板１をエピタキシャル成長炉内に搬入する。次いで、炉内の真空度を１００〜１７０Ｔｏｒｒ（１Ｔｏｒｒ＝１０１３２５／７６０Ｐａ）に設定する。次いで、基板温度が８８０〜９６０℃となるように、炉内の温度を調整し、炉内に、水素（Ｈ２）ガスを導入することにより、酸化膜６の開口部から露出したＮ＋型拡散層３０およびＮ−型エピタキシャル層５の表面の自然酸化膜を除去する。
【０１０４】
次いで、基板温度を６２０〜６９０℃として、炉内に、ＳｉＨ４系ガス、ＡｓＨ３ガスおよび水素ガスを導入しつつ、酸化膜６の開口部から露出したＮ−型エピタキシャル層５およびＮ＋型拡散層３０上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰを、３０ｎｍ程度の膜厚で成長させる。ＡｓＨ３ガスは、ｎ型不純物のドープ用のガスである。
【０１０５】
次いで、ｎ型不純物のドープ用のガスであるＡｓＨ３ガスの炉内への導入を停止し、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上に、ノンドープＳｉエピタキシャル層を、５ｎｍ程度の膜厚で成長する。これにより、酸化膜６の開口部に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰが形成される。この積層膜ＥＰの膜厚は、６０ｎｍ以下とすることが好ましい。
【０１０６】
ここで、酸化膜６の側壁と接するように成長した膜は、Ｎ＋型拡散層３０およびＮ−型エピタキシャル層５の結晶性が反映されないため、Ｎ＋型ポリシリコン層およびノンドープポリシリコン層の積層膜となる。また、酸化膜６の上部に成長した膜は、Ｎ＋型拡散層３０およびＮ−型エピタキシャル層５の結晶性が反映されないため、Ｎ＋型ポリシリコン層およびノンドープポリシリコン層の積層膜となる。また、酸化膜６の側壁から内側にＹ＝０〜５０ｎｍの範囲において成長した積層膜は、積層欠陥を伴うＮ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜となる。言い換えれば、開口部の端部から５０ｎｍ内側の領域おいて、結晶性が良好でない積層膜部（ｄＥＰ）が形成される。また、別の言い方をすれば、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰにおいて、開口部の端部の結晶性より、開口部端部から幅５０ｎｍの領域以外の領域（例えば、略中央部）の結晶性がより高くなっている。なお、図２１においては、このような結晶性が良好でない積層膜部を“ｄＥＰ”で示すとともに、灰色（ドット）で表示してある。
【０１０７】
次いで、酸化膜６の開口部およびその外周の領域を覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、エピタキシャル成長させた膜のうち、主として、酸化膜６の上部に成長したＮ＋型ポリシリコン層およびノンドープポリシリコン層を、異方性のドライエッチング法などを用いて除去する。その後、上記フォトレジスト膜（図示せず）を除去する。これにより、酸化膜６の開口部から露出したＮ−型エピタキシャル層５上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰが形成される。但し、この積層膜ＥＰの両側には、結晶性が良好でない積層膜部ｄＥＰが残存している（図２１参照）。
【０１０８】
次いで、図２２および図２３に示すように、積層膜部ｄＥＰを含む積層膜ＥＰの表面に、酸化膜１１を形成する。例えば、図２２（Ａ）に示す積層膜部ｄＥＰを含む積層膜ＥＰの表面を熱酸化する。例えば、９００〜９３０℃の温度で、１５〜３０分程度の熱処理を施すことにより、酸化膜１１を形成する。
【０１０９】
ここで、ノンドープＳｉエピタキシャル層ｉＥＰの一部、表面から所定の膜厚部（例えば、３ｎｍ程度）を熱酸化する。ここで、上記所定の膜厚とは、ノンドープＳｉエピタキシャル層ｉＥＰの膜厚未満の膜厚である。また、上記所定の膜厚としては、２ｎｍ〜３ｎｍの範囲が好ましい。即ち、ノンドープＳｉエピタキシャル層ｉＥＰの表面から所定の厚さは、上記熱酸化時に消費されて、酸化膜１１となる。そこで、ノンドープＳｉエピタキシャル層ｉＥＰの一部を酸化膜１１とすることにより、図２２（Ｂ）に示すように、酸化膜１１の下層に、ノンドープＳｉエピタキシャル層ｉＥＰが残存する。一方、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物（ここでは、砒素（Ａｓ））は、上記熱酸化時に偏析するため、酸化されずに残ったノンドープＳｉエピタキシャル層ｉＥＰ中に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物（ここでは、砒素（Ａｓ））が拡散する（図２２（Ｃ））。また、酸化膜１１中へのｎ型不純物（ここでは、砒素（Ａｓ））の拡散は上記偏析のため少ない。したがって、図２３に示すように、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰ（積層膜部ｄＥＰを含む）は、上記熱酸化により、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよび酸化膜１１となる。なお、図においては、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの両端部を積層膜部ｄＥＰとして示してある。
【０１１０】
次いで、図２４に示すように、領域２Ａにおいて、Ｐ型ベース１２を形成する。例えば、領域２Ａにおいて、Ｐ型ベース１２の形成領域に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、ｐ型不純物として、例えば、ホウ素（Ｂ）を、１０〜１５ｋｅＶのエネルギーで、３×１０１２〜４．５×１０１３ｃｍ−２程度、Ｎ−型エピタキシャル層５中に、酸化膜６を介してイオン注入することにより、Ｐ型ベース１２を形成する。このＰ型ベース１２の底部は、Ｎ＋型埋込層４の上部より浅い位置に位置する。言い換えれば、Ｎ＋型埋込層４の上部に、Ｎ−型エピタキシャル層５を介してＰ型ベース１２が形成される。その後、上記フォトレジスト膜（図示せず）を除去する。
【０１１１】
次いで、図２５に示すように、酸化膜６および酸化膜１１上に、絶縁膜として窒化膜１３を形成する。例えば、酸化膜６および酸化膜１１上に窒化膜１３として窒化シリコン膜を形成する。次いで、窒化膜１３上に、フォトレジスト膜１４を形成した後、フォトリソグラフィ技術を用いて、Ｎ＋型ポリシリコン１５、１５ＢおよびＰ＋型ポリシリコン１６の形成領域のフォトレジスト膜１４を除去する。これにより、Ｎ＋型ポリシリコン１５、１５ＢおよびＰ＋型ポリシリコン１６の形成領域を開口したフォトレジスト膜１４を形成する。このフォトレジスト膜１４をマスクに、窒化膜１３、酸化膜６および酸化膜１１を異方性のドライエッチング法などを用いて除去する。これにより、窒化膜１３およびその下層の膜に開口部（コンタクトホールともいう）が形成され、Ｐ＋型拡散層７、積層膜部ｄＥＰを含むＮ＋型Ｓｉエピタキシャル層ＮＥＰ、Ｎ＋型領域９およびＰ型ベース１２の表面が露出する。ここで、本実施の形態においては、上記実施の形態１と異なり、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの両端部の積層膜部ｄＥＰ上を避けるように配置されている。即ち、実施の形態１においては、積層膜部ｄＥＰに対応する位置に、開口部（コンタクトホールともいう）を形成しているのに対し、本実施の形態においては、積層膜部ｄＥＰ間に位置するＮ＋型Ｓｉエピタキシャル層ＮＥＰの両端部に、開口部を形成する（図２５、図１０参照）。言い換えれば、本実施の形態においては、開口部の端部から５０ｎｍ内側の領域の上部に位置する窒化膜１３および酸化膜１１を選択的に除去し、後述するＮ＋型ポリシリコン１５Ｂやカソード電極２３を形成する。次いで、上記フォトレジスト膜１４を除去する。
【０１１２】
次いで、図２６に示すように、上記開口部上にＮ＋型ポリシリコン１５、１５ＢおよびＰ＋型ポリシリコン１６を形成する。例えば、上記開口部内を含む窒化膜１３上に、導電性膜として、例えば、ノンドープポリシリコンを１０００〜３０００Å程度の膜厚で堆積する。次いで、上記開口部およびその周囲を覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、ノンドープポリシリコンを、異方的にドライエッチングする。その後、上記フォトレジスト膜（図示せず）を除去する。
【０１１３】
次いで、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ、Ｎ＋型領域９およびＰ型ベース１２の上部のノンドープポリシリコンにｎ型不純物を注入する。例えば、Ｐ＋型拡散層７等の上部のノンドープポリシリコンを覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、ｎ型不純物として、例えば、砒素（Ａｓ）を、６０〜９０ｋｅＶのエネルギーで、１×１０１６〜２×１０１６ｃｍ−２程度、ノンドープポリシリコンにイオン注入することにより、Ｎ＋型ポリシリコン１５、１５Ｂを形成する。Ｎ＋型ポリシリコン１５、１５Ｂのうち、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上に形成されるＮ＋型ポリシリコン１５Ｂは、ホトダイオード引き出し用の電極となる。その後、上記フォトレジスト膜（図示せず）を除去する。
【０１１４】
次いで、Ｐ＋型拡散層７の上部等のノンドープポリシリコンにｐ型不純物を注入する。例えば、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ、Ｎ＋型領域９およびＰ型ベース１２の上部のＮ＋型ポリシリコン１５、１５Ｂを覆うフォトレジスト膜（図示せず）を形成する。このフォトレジスト膜をマスクに、ｐ型不純物として、例えば、ホウ素（Ｂ）を、６０〜９０ｋｅＶのエネルギーで、１×１０１６〜２×１０１６ｃｍ−２程度、ノンドープポリシリコンにイオン注入することにより、Ｐ＋型ポリシリコン１６を形成する。その後、上記フォトレジスト膜（図示せず）を除去する。
【０１１５】
次いで、Ｎ＋型ポリシリコン１５、１５ＢおよびＰ＋型ポリシリコン１６上を含む窒化膜１３上に、絶縁膜として、例えば、酸化シリコン膜（図示せず）を形成する。例えば、ＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて堆積する。次いで、熱処理を施す。例えば、窒素雰囲気下において、９００〜１０００℃で、１０〜３０秒程度のランプアニールを施す。
【０１１６】
これにより、図２７に示すように、Ｐ＋型ポリシリコン１６中のｐ型不純物が、Ｐ＋型拡散層７の上部に拡散したＰ＋型拡散層１９が形成される。また、Ｐ＋型ポリシリコン１６中のｐ型不純物が、Ｐ型ベース１２の上部に拡散したＰ＋型拡散層１９が形成される。
【０１１７】
一方、Ｎ＋型ポリシリコン１５Ｂ中のｎ型不純物が、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの上部に拡散したＮ＋型拡散層１８が形成される。また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物が、Ｎ−型エピタキシャル層５の上部に拡散したＮ＋型拡散層１８Ａが形成される。また、Ｎ＋型ポリシリコン１５中のｎ型不純物が、Ｎ＋型領域９の上部に拡散したＮ＋型拡散層１８が形成される。また、Ｎ＋型ポリシリコン１５中のｎ型不純物が、Ｐ型ベース１２の上部に拡散したＮ＋型エミッタ１７が形成される。その後、上記酸化シリコン膜（図示せず）をフッ酸系の液などを用いて除去する。
【０１１８】
次いで、Ｎ＋型ポリシリコン１５、１５ＢおよびＰ＋型ポリシリコン１６の上部にシリサイド層（図示せず）を形成する。例えば、Ｎ＋型ポリシリコン１５、１５ＢおよびＰ＋型ポリシリコン１６の上部を含む窒化膜１３上に、バリアメタル材料をスパッタリング法などで堆積する。バリアメタル材料としては、例えば、Ｔｉとその上部のＴｉＮとの積層膜（ＴｉＮ／Ｔｉ膜）を用いることができる。また、この積層膜のうち、ＴｉＮの膜厚は、８００〜１２００Å程度であり、Ｔｉの膜厚は、２００〜５００Å程度である。次いで、熱処理（シンタともいう）を行ない、バリアメタル層とＮ＋型ポリシリコン１５、１５Ｂとの接触部およびバリアメタル層とＰ＋型ポリシリコン１６との接触部における、シリサイド化により、上記シリサイド層を形成する。次いで、未反応の積層膜（ＴｉＮ／Ｔｉ膜）を除去する。
【０１１９】
次いで、図２８に示すように、Ｎ＋型ポリシリコン１５、１５ＢおよびＰ＋型ポリシリコン１６上のシリサイド層（図示せず）上を含む窒化膜１３上に金属膜を堆積する。例えば、スパッタリング法やメッキ法により、金属膜として、例えば、アルミニウム（Ａｌ）を、４０００〜５０００Å程度の膜厚で堆積する。なお、アルミニウム（Ａｌ）の他、ＡｌＣｕ、ＡｌＳｉＣｕ等のＡｌ合金を用いてもよい。また、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）等の金属膜を用いてもよい。次いで、この金属膜上に、Ｎ＋型ポリシリコン１５、１５ＢおよびＰ＋型ポリシリコン１６の上部を覆うフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクに、金属膜をドライエッチングする。これにより、エミッタ電極２０、ベース電極２１、コレクタ電極２２、カソード電極２３、およびアノード電極２４が形成される。即ち、Ｐ＋型拡散層７の上部のＰ＋型ポリシリコン１６上に、アノード電極２４が形成される。また、Ｐ型ベース１２の上部のＰ＋型ポリシリコン１６上に、ベース電極２１が形成される。
【０１２０】
また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの上部のＮ＋型ポリシリコン１５上に、カソード電極２３が形成される。またＮ＋型エミッタ１７の上部のＮ＋型ポリシリコン１５上に、エミッタ電極２０が形成される。また、Ｎ＋型領域９の上部のＮ＋型ポリシリコン１５上に、コレクタ電極２２が形成される。
【０１２１】
次いで、図２９に示すように、エミッタ電極２０、ベース電極２１、コレクタ電極２２、カソード電極２３、およびアノード電極２４の上部に絶縁膜２５、遮光用電極２６および絶縁膜（パッシベーション膜ともいう）２７を順次形成する。絶縁膜２５としては、例えば、酸化シリコン膜をＣＶＤ法などにより堆積する。また、遮光用電極２６としては、例えば、アルミニウム（Ａｌ）膜を、スパッタリング法などにより堆積する。絶縁膜（パッシベーション膜ともいう）２７としては、例えば、窒化シリコン膜をＣＶＤ法などにより堆積する。
【０１２２】
次いで、絶縁膜（パッシベーション膜ともいう）２７上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの上方に開口部を有するフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、絶縁膜２５、遮光用電極２６および絶縁膜（パッシベーション膜ともいう）２７をエッチングする。これにより、ホトダイオードの受光面に開口部ＯＡが形成される（図２９参照）。その後、上記フォトレジスト膜（図示せず）を除去する。
【０１２３】
以上の工程により、本実施の形態の半導体装置（図１５）が形成される。
【０１２４】
このように、本実施の形態においても実施の形態１と同様に、光を受光してホールを生成するＮ＋型Ｓｉエピタキシャル層ＮＥＰを、エピタキシャル法を用いて形成しているため、低温成膜が可能であり、また、薄膜化でき、例えば、２０〜６０ｎｍ程度の膜厚とすることができる。
【０１２５】
また、本実施の形態においても実施の形態１と同様に、Ｎ＋型拡散層１８Ａを、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰからの拡散により形成したため、Ｎ＋型拡散層１８Ａを浅く形成することができる。特に、拡散に要する熱処理として、ランプアニール処理を行うことにより、Ｎ＋型拡散層１８Ａを浅く、例えば、１５〜２０ｎｍ程度の深さとして、形成することができる。
【０１２６】
また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの形成に際し、エピタキシャル法を用いることにより、砒素（Ａｓ）などのｎ型不純物をドーピングしながら成膜することが可能なため、砒素（Ａｓ）などのｎ型不純物が、成膜される元素（ここでは、シリコン（Ｓｉ））の格子位置に入るため、低抵抗の層を形成することが可能となる。また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物（例えば、砒素（Ａｓ））の濃度を、例えば、１×１０２０〜４×１０２０／ｃｍ３程度とすることができる。また、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰとＮ＋型拡散層１８Ａを合わせた層のシート抵抗を、７０〜９０Ω／□（ohms per square）とすることができる。よって、実施の形態１と同様に、図３０に示すように、ホトダイオードの受光面において、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰとＮ＋型拡散層１８Ａの不純物のプロファイルとしては、濃度勾配の少ない、ほぼ矩形のプロファイルを得ることができる。
【０１２７】
また、本実施の形態においても実施の形態１と同様に、酸化膜１１を形成する際、Ｎ＋型Ｓｉエピタキシャル層（ＮＥＰ）およびノンドープＳｉエピタキシャル層（ｉＥＰ）の積層膜（ＥＰ）のうち、ノンドープＳｉエピタキシャル層（ｉＥＰ）の一部を熱酸化することにより、酸化膜１１を形成したので、結晶性の良好な酸化膜１１を形成することができる。即ち、酸化膜１１のＯＳＦが少なく、結晶性の良好な膜を得ることができる。よって、アノード電極に到達するホールの割合を増加することができ、受光感度を向上させることができる。
【０１２８】
また、熱酸化法で酸化膜１１を形成することにより、酸化膜１１とＮ＋型Ｓｉエピタキシャル層ＮＥＰとの界面において、例えば、ＣＶＤ法でＮ＋型Ｓｉエピタキシャル層ＮＥＰ上に酸化膜を堆積する場合と比較し、ダングリングボンドの発生を低減することができる。これにより、ダングリングボンドに起因する再結合中心を少なくでき、受光感度を向上させることができる。
【０１２９】
また、本実施の形態においては、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰの両端部の下部に、Ｎ＋型拡散層２９およびＮ＋型拡散層３０を形成したので、受光感度を向上させることができる。即ち、結晶性が良好でない積層膜部ｄＥＰの下部においては、Ｎ＋型拡散層２９およびＮ＋型拡散層３０により、空乏層２８が広がらないため、光により生成されたホールが、空乏層２８の電界に引かれて、Ｐ−型エピタキシャル層３に到達する際、積層膜部ｄＥＰ中を通過する割合を低減することができる。これにより、積層膜部ｄＥＰ中の再結合中心によるホールの捕獲を低減することができ、受光感度を向上させることができる。このように、半導体装置の特性を向上させることができる。
【０１３０】
（実施の形態３）
本実施の形態においては、上記実施の形態１および２の応用例について説明する。
【０１３１】
（応用例１）
実施の形態１および２においては、ｎ型不純物のドープ用のガスとして、ＡｓＨ３ガスを用いたが、ＰＨ３ガスを用いてもよい。
【０１３２】
例えば、酸化膜６の開口部から露出したＮ−型エピタキシャル層５上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰを順次成長させる際に、ＰＨ３ガスを用いる（図６参照）。
【０１３３】
まず、酸化膜６の開口部から露出したＮ−型エピタキシャル層５の表面の自然酸化膜を実施の形態１と同様にして除去する。
【０１３４】
次いで、エピタキシャル成長炉内の基板の温度を６２０〜６９０℃として、炉内に、ＳｉＨ４系ガス、ＰＨ３ガスおよび水素ガスを導入しつつ、酸化膜６の開口部から露出したＮ−型エピタキシャル層５上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰを成長させる。ＰＨ３ガスは、ｎ型不純物のドープ用のガスである。
【０１３５】
次いで、ｎ型不純物のドープ用のガスであるＰＨ３ガスの炉内への導入を停止し、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ上に、ノンドープＳｉエピタキシャル層を成長させる。これにより、酸化膜６の開口部に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰが形成される。
【０１３６】
次いで、エピタキシャル成長させた膜をパターニングすることにより、酸化膜６の開口部から露出したＮ−型エピタキシャル層５上に、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰおよびノンドープＳｉエピタキシャル層ｉＥＰの積層膜ＥＰが形成される。
【０１３７】
この後、積層膜ＥＰの表面に、熱酸化により酸化膜１１を形成する（図７参照）。以降の工程は、実施の形態１等と同様であるため、その説明を省略する。
【０１３８】
このように、ｎ型不純物のドープ用のガスとして、ＰＨ３ガスを用いた場合であっても、Ｎ＋型Ｓｉエピタキシャル層ＮＥＰ中のｎ型不純物（ここでは、リン（Ｐ））が、上記酸化膜１１を形成するための熱酸化時に偏析するため、実施の形態１で詳細に説明したように、酸化膜１１のＯＳＦが少なく、結晶性の良好な膜を得ることができる。
【０１３９】
（応用例２）
実施の形態１および２においては、入射光として、ブルーレイディスクに用いられる青紫光を例に説明したが、実施の形態１および２等で説明した半導体装置が適用される電子機器に制限はなく、種々の電子機器に使用可能である。
【０１４０】
実施の形態１および２等で説明した半導体装置は、例えば、ＣＤ（Compact Disc）の再生または記録用の装置の光検出部に用いることができる。即ち、ＣＤ用の光源として用いられる近赤外線（波長＝７８０ｎｍ）を入射光とした場合でも、充分に使用可能な受光感度が得られる。
【０１４１】
また、実施の形態１および２等で説明した半導体装置は、例えば、ＤＶＤ（Digital Versatile Disc）の再生または記録用の装置の光検出部に用いることができる。即ち、ＤＶＤ用の光源として用いられる赤色（波長＝６５０ｎｍ）を入射光とした場合でも、充分に使用可能な受光感度が得られる。
【０１４２】
したがって、ブルーレイディスク、ＣＤ、ＤＶＤの再生または記録用の装置の光検出部として、上記半導体装置を共通化することができ、実施の形態１および２等で説明した半導体装置は、上記光検出部用の半導体装置として非常に有用である。
【０１４３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１４４】
１  基板
１Ａ  領域
２  Ｐ＋型エピタキシャル層
２Ａ  領域
３  Ｐ−型エピタキシャル層
４  Ｎ＋型埋込層
５  Ｎ−型エピタキシャル層
６  酸化膜
７  Ｐ＋型拡散層
８  素子分離領域
９  Ｎ＋型領域
１１  酸化膜
１２  Ｐ型ベース
１３  窒化膜
１４  フォトレジスト膜
１５  Ｎ＋型ポリシリコン
１５Ａ  Ｎ＋型ポリシリコン
１５Ｂ  Ｎ＋型ポリシリコン
１６  Ｐ＋型ポリシリコン
１７  Ｎ＋型エミッタ
１８  Ｎ＋型拡散層
１８Ａ  Ｎ＋型拡散層
１９  Ｐ＋型拡散層
２０  エミッタ電極
２１  ベース電極
２２  コレクタ電極
２３  カソード電極
２４  アノード電極
２５  絶縁膜
２６  遮光用電極
２７  絶縁膜（パッシベーション膜ともいう）
２８  空乏層
２９  Ｎ＋型拡散層
３０  Ｎ＋型拡散層
ＥＰ  積層膜
ｄＥＰ  積層膜部
ｉＥＰ  エピタキシャル層
ＮＥＰ  Ｎ＋型Ｓｉエピタキシャル層
ＯＡ  開口部
【図１】
2014187074.tif 000003
【図２】
2014187074.tif 000004
【図３】
2014187074.tif 000005
【図４】
2014187074.tif 000006
【図５】
2014187074.tif 000007
【図６】
2014187074.tif 000008
【図７】
2014187074.tif 000009
【図８】
2014187074.tif 000010
【図９】
2014187074.tif 000011
【図１０】
2014187074.tif 000012
【図１１】
2014187074.tif 000013
【図１２】
2014187074.tif 000014
【図１３】
2014187074.tif 000015
【図１４】
2014187074.tif 000016
【図１５】
2014187074.tif 000017
【図１６】
2014187074.tif 000018
【図１７】
2014187074.tif 000019
【図１８】
2014187074.tif 000020
【図１９】
2014187074.tif 000021
【図２０】
2014187074.tif 000022
【図２１】
2014187074.tif 000023
【図２２】
2014187074.tif 000024
【図２３】
2014187074.tif 000025
【図２４】
2014187074.tif 000026
【図２５】
2014187074.tif 000027
【図２６】
2014187074.tif 000028
【図２７】
2014187074.tif 000029
【図２８】
2014187074.tif 000030
【図２９】
2014187074.tif 000031
【図３０】
2014187074.tif 000032