(57)【要約】【課題】処理対象パルス信号の周波数が設定された最大規格速度を過える場合、遮断周波数を検出するためのパルス信号に対する遮断周波数検出装置及びその方法を提供する。【解決手段】ノイズ、システム設計誤りなどの種々の理由で処理対象であるパルス信号の周波数が設定された最大規格速度を過える場合、遮断周波数を検出して、それに適切に対処できるようにするもので、その装置は監視対象パルス信号である第一パルス信号が入力される場合、入力される第一パルス信号の立ち上がりエッジと立下りエッジが現れる時点で第二パルス信号を発生させる入力処理部、入力処理部から発生した第二パルス信号に対するクロック信号を計数するカウンター、設定された周期毎にカウンターをリセットさせるリセット処理部、設定された周期の間カウンターの出力値が設定された閾値を越える場合、遮断周波数検出信号を発生して出力する検出部を含む。【選択図】図３
2014077784.tif 000002
【特許請求の範囲】
【請求項１】
パルス信号に対する遮断周波数検出装置において、
監視対象パルス信号である第一パルス信号が入力される場合、該第一パルス信号の立ち上がりエッジと立下りエッジが現れる時点で第二パルス信号を発生させる入力処理部と、
前記入力処理部から発生した前記第二パルス信号に対するクロック信号を計数するカウンターと、
設定された周期毎に前記カウンターをリセットさせるリセット処理部と、
前記設定された周期の間前記カウンターの出力値が設定された閾値を越える場合、遮断周波数検出信号を発生して出力する検出部と、を含むことを特徴とする、パルス信号に対する遮断周波数検出装置。
【請求項２】
前記入力処理部は、
前記第一パルス信号を遅延させるバッファーと、
前記第一パルス信号と前記バッファーによって遅延された信号を排他的論理和演算して前記第二パルス信号を出力するＸＯＲ処理部と、を含むことを特徴とする、請求項１に記載のパルス信号に対する遮断周波数検出装置。
【請求項３】
前記リセット処理部は、
設定された周期のパルス信号を発生させるオシレーターと、
前記オシレーターから発生するパルス信号を反転させて一定周期遅延された信号を出力するインバータと、
前記オシレーターから発生したパルス信号と前記インバータの出力信号をＡＮＤ演算して前記カウンターのリセット端子に供給するＡＮＤ処理部と、を含むことを特徴とする、請求項１に記載のパルス信号に対する遮断周波数検出装置。
【請求項４】
前記検出部は、前記カウンターの出力値をＡＮＤ演算して、前記遮断周波数検出信号を出力するＡＮＤ処理部を含むことを特徴とする、請求項１に記載のパルス信号に対する遮断周波数検出装置。
【請求項５】
パルス信号に対する遮断周波数検出方法において、
監視対象パルス信号である第一パルス信号が入力される場合、該第一パルス信号の立ち上がりエッジと立下りエッジが現れる時点で第二パルス信号を発生する段階と、
前記発生した第二パルス信号に対するクロック信号をカウンターを利用してカウントする段階と、
設定された周期の間前記カウンターでカウントされたクロック信号に対するカウント値が設定された閾値を越える場合、遮断周波数検出信号を発生させる段階と、及び
前記設定された周期毎にクロック信号のカウントのために前記カウンターをリセットさせる段階と、を含むことを特徴とする、パルス信号に対する遮断周波数検出方法。
【請求項６】
前記第二パルス信号を発生する段階は、
前記第一パルス信号をバッファーにより遅延させて遅延された信号を出力する段階と、及び
前記第一パルス信号と前記バッファーによって遅延された信号を排他的論理和演算して前記第二パルス信号を出力する段階とを含むことを特徴とする、請求項５に記載のパルス信号に対する遮断周波数検出方法。
【請求項７】
前記リセットさせる段階は、
設定された周期のパルス信号を発生させる段階と、
前記発生するパルス信号を反転させて一定周期遅延されたパルス信号を出力する段階と、及び
前記発生したパルス信号と遅延されたパルス信号をＡＮＤ演算して前記カウンターのリセット信号に出力する段階と、を含むことを特徴とする、請求項５に記載のパルス信号に対する遮断周波数検出方法。
【請求項８】
前記遮断周波数検出信号を発生させる段階は、
前記カウンターから出力されるカウント値をＡＮＤ演算して前記遮断周波数検出信号を発生させることを特徴とする、請求項５に記載のパルス信号に対する遮断周波数検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス信号に対する遮断周波数検出装置及びその方法に関し、特に入力されるパルス信号の周波数が最大規格速度以上に高くなる場合、これを検出するパルス信号に対する遮断周波数検出装置及びその方法に関するものである。
【背景技術】
【０００２】
エンコーダーやパルス発生器などから発生するパルス信号を処理する時、パルス信号の周波数が最大規格速度以上に高くなると問題が生じられる。
【０００３】
具体的な例として、ＰＬＣ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｃｏｎｔｒｏｌｌｅｒ）の高速カウンターモジュールは、一般カウンター命令で計数できない高速のパルス列を計数する。
【０００４】
図１は、一般的な高速カウンターモジュールを示した図面であり、図１に示された高速カウンターモジュール１２は、バッファー（１２−１）、ＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓ  Ｕｎｉｔ）（１２−２）及び入力回路（１２−３）を含む。
【０００５】
入力回路（１２−３）は、エンコーダー１３から発生する高速のパルス列をＣＭＯＳレベルに変換して、ＭＰＵ（１２−２：Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓ  Ｕｎｉｔ）に伝達し、ＭＰＵ（１２−２）は入力されるパルス信号の立ち上がりエッジや立下りエッジでバッファー（１２−１）値を加算したり減算したりする。
【０００６】
ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）やＨＭＩ（Ｈｕｍａｎ  Ｍａｃｈｉｎｅ  Ｉｎｔｅｒｆａｃｅ）等の管理装置１１は、高速カウンターモジュール１２のバッファー（１２−１）値を読み取って画面に表示する。
【０００７】
図２は、従来技術に係る高速カウンターモジュール１２の入力接点にパルス列が入力される時の処理過程を示した図面である。
【０００８】
ＭＰＵ（１２−２）は、入出力（Ｉ／Ｏ）とメモリーを初期化した後（Ｓ２１）、ユーザープログラム（Ｓｃａｎ  Ｐｒｏｇｒａｍ）を繰り返し処理する（Ｓ２２）。即ち、ＰＬＣスキャンプログラムを実行して（Ｓ２３）、管理装置１１と通信して（Ｓ２４）、入出力接点を更新する（Ｓ２５）。
【０００９】
この過程において、入力信号の立ち上がり／立下りエッジを感知する毎にＰＬＣスキャンプログラムを中断して、割り込み信号を発生させた後、高速カウンター処理ルーチンを行うようになる。
【００１０】
しかし、割り込みポートに入力される信号が立ち上がるか（１、３）立ち下がる（２、４）毎に、ＰＬＣスキャンプログラムを中断して割り込みを発生させた後、高速カウンター機能を行う方式においては種々の問題が現れる。
【００１１】
即ち、入力パルス列のエッジ発生周期（Ｔｉｎ）が最大割り込み遂行時間Ｔより短い場合（最大入力速度を超過する場合）には、割り込みがずっと累積して、スキャンプログラムの遂行が非常に遅くなるか中断される。
【００１２】
これを防止するために、ＭＰＵ（１２−２）が定まった単位時間の間累積したパルス入力個数を測定して、設定された最大入力許容速度を超えたのか否かを確認できるが、この場合には割り込みを処理する毎に累積パルス個数を測定する追加ルーチンが必要であるため、各割り込み処理時間が増加し、高速カウンターモジュールの性能が落ちる問題が発生する。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
従って、本発明は、前記従来技術に係る問題点を解決するためのものであって、本発明の目的は、システム環境やエンコーダーから発生するノイズ、またはシステム設計誤りなどの種々の理由から処理対象パルス信号の周波数が設定された最大規格速度を超える場合、遮断周波数を検出するためのパルス信号に対する遮断周波数検出装置及びその方法を提供することである。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明に係るパルス信号に対する遮断周波数検出装置の一側面によると、監視対象パルス信号である第一パルス信号が入力される場合、入力される第一パルス信号の立ち上がりエッジと立下りエッジが現れる時点で第二パルス信号を発生させる入力処理部；前記入力処理部から発生した第二パルス信号に対するクロック信号を計数するカウンター；設定された周期毎に前記カウンターをリセットさせるリセット処理部；及び前記設定された周期の間前記カウンターの出力値が設定された閾値を越える場合、遮断周波数検出信号を発生して出力する検出部を含んでもよい。
【００１５】
前記入力処理部は、前記第一パルス信号を遅延させるバッファー；及び前記第一パルス信号と前記バッファーによって遅延された信号を排他的論理和演算して前記第二パルス信号に出力するＸＯＲ処理部を含む。
【００１６】
前記リセット処理部は、設定された周期のパルス信号を発生させるオシレーター；前記オシレーターから発生するパルス信号を反転させて一定周期遅延された信号を出力するインバータ；及び前記オシレーターから発生したパルス信号と前記インバータの出力信号をＡＮＤ演算して前記カウンターのリセット端子に供給するＡＮＤ処理部を含む。
【００１７】
前記検出部は、前記カウンターの出力値をＡＮＤ演算して前記遮断周波数検出信号を出力するＡＮＤ処理部を含む。
【００１８】
一方、本発明に係るパルス信号に対する遮断周波数検出方法の一側面によると、監視対象パルス信号である第一パルス信号が入力される場合、入力される第一パルス信号の立ち上がりエッジと立下りエッジが現れる時点で、第二パルス信号を発生する段階；前記発生した第二パルス信号に対するクロック信号をカウンターを利用してカウントする段階；設定された周期の間前記カウンターでカウントされたクロック信号に対するカウント値が設定された閾値を越える場合、遮断周波数検出信号を発生させる段階；及び前記設定された周期毎にクロック信号のカウントのために前記カウンターをリセットさせる段階を含んでもよい。
【００１９】
前記第二パルス信号を発生する段階は、前記第一パルス信号をバッファーにより遅延させて遅延された信号を出力する段階；及び前記第一パルス信号と前記バッファーによって遅延された信号を排他的論理和演算して前記第二パルス信号に出力する段階を含む。
【００２０】
前記リセットさせる段階は、設定された周期のパルス信号を発生させる段階；前記発生するパルス信号を反転させて一定周期遅延されたパルス信号を出力する段階；及び前記発生したパルス信号と遅延されたパルス信号をＡＮＤ演算して前記カウンターのリセット信号に出力する段階を含む。
【００２１】
前記遮断周波数検出信号を発生させる段階は、前記カウンターから出力されるカウント値をＡＮＤ演算して前記遮断周波数検出信号を発生させる。
【発明の効果】
【００２２】
本発明によると、最大規格の速度以上のパルス列が印加される時、これを自動検出して遮断周波数検出信号を出力する。
【００２３】
ＰＬＣの高速カウンターモジュールなどパルス信号を処理する各種装置は、この遮断周波数検出信号を利用して、最大規格速度以上のパルス信号が入力されているか否かを監視して、それに応じてしばらく動作を止めたり警報を発したりするなど適切な措置を取ることができる。
【００２４】
従って、パルス信号を処理する装置の安全性が高められて、簡単な論理回路を利用して実現できるため適用しやすくなる。
【図面の簡単な説明】
【００２５】
【図１】一般的なＰＬＣの高速カウンターモジュールに関する一例を示した図面である。
【図２】従来技術に係る高速カウンターモジュールの動作に関する一例を示した図面である。
【図３】本発明に係る遮断周波数検出装置の構成を示した図面である。
【図４】本発明に係る遮断周波数検出装置の具体的な回路構成を示した図面である。
【図５】図４に示された第一パルス信号の周波数が正常な時のタイミング図である。
【図６】図４に示された第一パルス信号が遮断周波数を越える程速く入力される場合に関するタイミング図である。
【図７】本発明に係る遮断周波数検出装置がＰＬＣの高速カウンターモジュールに適用される一例を示した図面である。
【発明を実施するための形態】
【００２６】
以下、添付図面を参照して本発明に係る好ましい実施形態を詳細に説明する。
【００２７】
図３は、本発明に係る遮断周波数検出装置の構成を示した図面である。
【００２８】
図３を参照すると、本発明に係る遮断周波数検出装置３０は、入力処理部３１、カウンター３２、リセット処理部３３、及び検出部３４を含んでもよい。
【００２９】
入力処理部３１は、監視対象パルス信号の立ち上がりエッジや立下りエッジが現れる時点にパルス信号を発生させる役割を果たす。
【００３０】
ここで、監視対象パルス信号とは、ＰＬＣの高速カウンターモジュールのようにパルス信号を処理する装置に入力されるパルス信号を意味する。以下では、説明の便宜のために監視対象パルス信号を第一パルス信号と称し、入力処理部３１から発生させた他のパルス信号を第二パルス信号と称する。
【００３１】
カウンター３２は、入力処理部３１から発生した第二パルス信号をクロック信号として入力を受けて、入力されるクロック信号を計数する役割を果たす。即ち、カウンター３２は、第一パルス信号の立ち上がりエッジと立下りエッジが現れる時点を計数する。
【００３２】
リセット処理部３３は、一定周期（Ｔｒｓｔ）毎にリセット信号を発生させてカウンター３２をリセットさせる役割を果たす。
【００３３】
そして、検出部３４は、リセット処理部３３のリセット信号による周期（Ｔｒｓｔ）の間カウンター３２が計数した出力値が一定値以上になった場合、これを知らせる遮断周波数検出信号を出力する役割を果たす。
【００３４】
即ち、一定周期Ｔｒｓｔの間一定個数以上の第二パルス信号が発生したとすると、第一パルス信号が、既規定された最大規格速度以上の速度で入力されていることを意味するため、これに対する検出信号を出力することになる。
【００３５】
図４を参照して、本発明に係る遮断周波数検出装置３０の具体的な実施形態を説明する。
【００３６】
図４は、本発明に係る遮断周波数検出装置の具体的な回路構成を示した図面である。
【００３７】
図４を参照すると、入力処理部３１は、第一パルス信号と、第一パルス信号がバッファー（３１−１）により遅延された信号をＸＯＲ（Ｅｘｃｌｕｓｉｖｅ−ＯＲ）演算するＸＯＲ演算部（３１−２）で構成され、ＸＯＲ処理部（３１−２）から出力される信号が、第二パルス信号としてカウンター３２に入力される。
【００３８】
リセット処理部３３は、一定周期のパルス信号を発生させるオシレーター（３３−１）、オシレーター（３３−１）から出力されるパルス信号を反転させながら遅延させるインバータ（３３−２）、オシレーター（３３−１）とインバータ（３３−２）の出力信号をＡＮＤ演算するＡＮＤ演算部（３３−３）を含んで構成されてもよい。
【００３９】
リセット処理部３３の出力は、カウンター３２のリセット端子（ＲＥＳＥＴ）に連結されて、リセット処理部３３の出力信号がハイ（Ｈｉｇｈ）状態の時、カウンター３２がリセットされる。
【００４０】
検出部３４は、カウンター３２の出力端子（Ｑ０〜Ｑｎ）から出力される値をＡＮＤ演算して出力するＡＮＤ演算部３４で構成されてもよい。例えば、カウンター３２の出力が、４ビットの場合、検出部３４は４個の出力値が共にハイ状態の時、ハイ状態の遮断周波数検出信号を出力する。
【００４１】
図５は、図４に示された第一パルス信号の周波数が正常な時のタイミング図で、図６は、図４に示された第一パルス信号が遮断周波数を越える程速く入力される場合に関するタイミング図であり、これを参照して動作過程を説明する。
【００４２】
ここでは、例えば、４ビットカウンターを挙げて説明するが、カウンター３２が計数できる大きさは必要に応じて多様に構成できる。
【００４３】
監視対象パルス信号である第一パルス信号の立ち上がりエッジまたは立下りエッジが現れる毎に、<2>の信号はバッファー（３１−１）による遅延が発生し、<1>と<2>の信号はＸＯＲ演算されて、<3>の信号は第一パルス信号の全エッジが現れる瞬間に発生する第二パルス信号となる。
【００４４】
<3>の信号は、カウンター３２のクロック端子（ＣＬＫ）に連結されるため、カウンター出力端子Ｑ０〜Ｑ３に現れる信号<4>は、クロック信号が入力される毎に変化する。
【００４５】
<7>の信号は、カウンター３２のリセット端子（ＲＥＳＥＴ）に入力されるが、オシレーター（３３−１）から発生させた信号<6>は、インバータ（３３−２）とＡＮＤ演算部（３３−３）を介してオシレーター（３３−１）の振動周期毎に一回ずつ発生して、この時、カウンター３２の出力端子Ｑ０〜Ｑ３に現れる信号<4>は、全て０に初期化される。
【００４６】
仮に、カウンター３２のリセット端子（ＲＥＳＥＴ）に入力されるリセット信号<7>によって現れる周期Ｔｒｓｔに最大規格速度より速いパルス列が入力される場合、図６に示したようにカウンター３２の出力値の累積により１１回目第二パルス信号で<5>の遮断周波数検出信号が発生することになる。
【００４７】
即ち、図５のようにリセット周期Ｔｒｓｔの間１１個未満のパルスが入力される場合には、周期的に<7>のリセット信号が発生することによって、カウンター３２の出力端子Ｑ０〜Ｑ３の値が初期化されるため、<5>の信号はロー（Ｌｏｗ）を維持することになって、遮断周波数検出信号が発生しない。
【００４８】
しかし、図６のようにリセット周期Ｔｒｓｔの間１１個以上のパルスが入力される場合には、<5>の信号がハイ状態に遷移するため、遮断周波数検出信号が発生することになる。
【００４９】
遮断周波数はオシレーター（３３−１）の周波数を調整して自由に設定することができる。例えば、オシレーター（３３−１）の周波数を５００Ｈｚに設定すると、リセット周期Ｔｒｓｔは２ｍｓになって、遮断周波数は２ｍｓの間１１個以上のパルスが入力される５．５ｋＨｚとなる。
【００５０】
また、オシレーター（３３−１）の周波数を１ｋＨｚに設定すると、リセット周期Ｔｒｓｔは１ｍｓとなって、遮断周波数は１１ｋＨｚとなる。
【００５１】
即ち、オシレーター（３３−１）の周波数を調整して、遮断周波数を自由に選択することがあるため、適用範囲が非常に広い。
【００５２】
図７は、本発明に係る遮断周波数検出装置３０をＰＬＣの高速カウンターモジュールに適用した一例を示した図面であり、エンコーダーなどから発生したパルス信号は、入力回路（１２−３）により処理されて、第一パルス信号としてＭＰＵ（１２−２）に入力される。
【００５３】
入力回路（１２−３）は、抵抗素子（７１−１、７１−３）とキャパシター（７１−２）を通してフォトカプラー７３に入力されて絶縁状態で処理され、フォトカプラー７３の出力信号は、抵抗素子（７１−４、７１−５）を通して第一パルス信号として出力される。
【００５４】
ＭＰＵ（１２−２）に入力される第一パルス信号は、遮断周波数検出装置３０にも並列入力されて、遮断周波数検出装置３０は、第一パルス信号の周波数を監視して遮断周波数を越えると、これを知らせる遮断周波数検出信号を出力する。
【００５５】
遮断周波数検出信号は、ＭＰＵ（１２−２）の外部割り込み端子（Ｉｎｔ）に入力されて、ＭＰＵ（１２−２）は外部割り込みが発生した場合、それに対応する措置を取ることができる。
【００５６】
例えば、スキャンプログラムを一時中断して、高速カウンター割り込みを処理した後、再びスキャンプログラムに復帰することができる。これによって、割り込み累積によりＰＬＣのスキャンプログラム処理時間が長くなったり中断されたりするなど規定速度より速い速度のパルス信号が入力される時発生する問題が解決できることになる。
【００５７】
以上で述べた実施形態は、本発明の理解を助けるためのものであり、本発明は上述した実施形態に限定されることなく、本発明の技術的思想を逸脱しない範囲内で当業者によって多様に変形して実施できることは無論である。
【符号の説明】
【００５８】
１１    管理装置
１２    高速カウンターモジュール
１２-２    ＭＰＵ
１２-３    入力回路
１３    エンコーダー
３０    遮断周波数検出装置
３１    入力処理部
３１−１    バッファー
３１−２    ＸＯＲ 演算部
３２    カウンター
３３    リセット処理部
３３−１    オシレーター
３３−２    インバータ
３３−３    ＡＮＤ演算部
３４    検出部
【図１】
2014077784.tif 000003
【図２】
2014077784.tif 000004
【図３】
2014077784.tif 000005
【図４】
2014077784.tif 000006
【図５】
2014077784.tif 000007
【図６】
2014077784.tif 000008
【図７】
2014077784.tif 000009