(57)【要約】【課題】複数の信号間の共分散値又は相関値に基いて、トリガ・イベントを生成する。【解決手段】基準信号がデジタル化されて記憶され、入力信号をリアルタイムで比較する際の基準として利用される。関値を生成できるように、入力信号の平均値と、予め記憶した基準信号が生成される。しきい値検出部は、共分散値又は相関値がしきい値を超えたら、試験測定装置にトリガをかける。【選択図】図４
2014077791.tif 000002
【特許請求の範囲】
【請求項１】
被試験信号を試験測定装置の入力部で受ける処理と、
上記被試験信号の平均を計算する処理と、
メモリからデジタル基準信号を読み出す処理と、
上記デジタル基準信号をアナログ表現の基準信号に変換する処理と、
少なくとも上記被試験信号、上記被試験信号の上記平均及び上記基準信号に基づいて、複数の第１信号を生成する処理と、
少なくとも上記被試験信号及び上記被試験信号の上記平均に基いて、複数の第２信号を生成する処理と、
少なくとも上記第１信号に基づいて、上記被試験信号及び上記基準信号間の共分散値を生成する処理と、
少なくとも上記第１信号及び上記第２信号に基づいて、上記被試験信号及び上記基準信号間の相関値を生成する処理と
を具える複数信号の相互関係を示す方法。
【請求項２】
被試験信号を受けるよう構成された入力部と、
上記被試験信号の平均を生成するよう構成されたローパス・フィルタ回路と、
デジタル基準信号を記憶するよう構成されたメモリと、
上記デジタル基準信号をアナログ表現の基準信号に変換するデジタル・アナログ・コンバータと、
少なくとも上記被試験信号、上記被試験信号の上記平均及び上記基準信号に基づいて、複数の第１信号を生成すると共に、少なくとも上記被試験信号及び上記被試験信号の上記平均に基いて、複数の第２信号を生成するよう構成された複数の乗算及び２乗回路と、
少なくとも上記第１信号に基づいて、上記被試験信号及び上記基準信号間の共分散値を生成する第１回路と、
少なくとも上記第１信号及び上記第２信号に基づいて、上記被試験信号及び上記基準信号間の相関値を生成する第２回路と
を具える試験測定装置。
【請求項３】
試験対象の入力信号を処理し、アナログ的に生成された共分散値及び相関値のＮ個のポイントを生成するよう構成された第１回路部と、
試験対象の上記入力信号を処理し、デジタル的に生成された共分散値及び相関値のＭ個のポイントを生成するよう構成された第２回路部と、
アナログ的に生成された共分散値及び相関値の上記Ｎ個のポイントと、デジタル的に生成された共分散値及び相関値の上記Ｍ個のポイントとを組み合わせ、合成共分散値及び合成相関値を生成するよう構成された組み合わせロジックと
を具える試験測定装置。
【請求項４】
第１入力信号Ｘの平均値Ｘバーを生成するよう構成された第１ローパス・フィルタ回路と、
第２入力信号Ｙの平均値Ｙバーを生成するよう構成された第２ローパス・フィルタ回路と、
少なくとも上記第１入力信号Ｘ、上記平均値Ｘバー、上記第２入力信号Ｙ及び上記平均値Ｙバーに基いて複数の第１信号を生成するよう構成される複数のアナログ乗算及び２乗回路と
を具える試験測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号の相互関係を示す処理に関し、特に、試験測定装置における２つ以上の信号の共分散及び相関測定値を処理することに関する。
【０００２】
高速なデジタル・オシロスコープのような最近の試験測定装置は、信号取込み（アクイジション）システムを有し、これは、被試験入力電気信号に関連する測定データを捕捉する。試験測定装置においてデータの取込みをトリガするのに、複数の異なる基準を用いることができる。例えば、トリガ生成処理をデジタル的に蓄積されたパターンに対する入力信号の類似性に基づいて行うことができる。この類似性は、エッジ、スルーレート、変則的な信号部分、不連続性などに関するものとしても良い。別の例としては、トリガ処理基準として、特定の波形に関して予め設定された基準と入力信号とが合致することを必要としても良い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００６−５２１７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
データを固定のリミットと比較する現在の方法は、多数のゲートを形成するようにしても良く、このとき、信号が現れる度にゲート両端の間に信号が存在しなければならない。これには、複数のゲートと比較するために、通常、信号をデジタル化することが必要となる。加えて、正確な判定をするには、クロック・エッジからゲートまでのタイミングがわかっていなければならない。
【０００５】
更には、デジタル回路を用いる場合の難しい問題の１つは、非同期システムにおけるクロック信号源に関するものである。２つ以上のクロック信号源が偶然に同期したかのように同時に状態を変えると、セットアップ及びホールド・タイム違反が不可避となり、そして、多くのデジタル回路が準安定（メタステーブル）状態となって、結果として、根本的に間違った結果を発生することがある。これは、伝播遅延におけるわずかな差が原因で、いくつかのビットが、残りのビットとあまり相関しない値に決定されてしまうからである。こうした問題は、従来、２つのクロックが一緒に遷移したときにだけトリガをかける方法ないので、一般的に解決するのが難しい。
【０００６】
２つの信号の相互関係を示す別の手法としては、レーザ・イメージ比較、つまり、デジタル信号処理（ＤＳＰ）変動を用いても良い。しかし、この手法は、原理的に、実行に用いるアルゴリズムの速度と利用可能なクロック速度で制約を受ける。信号の特定区間付近を更に高い分解能で調べるには、更に高い周波数で動作することが望ましいが、こうした従来技術の制約によって、望ましい高周波数において、システムが動作できずにいる。
【０００７】
従って、標準的なデジタル技術では極めて難しいか又は不可能な、高周波数及び高分解能での動作に適したアナログ／デジタル・ハイブリッド共分散及び相関エンジンが必要とされている。加えて、時間的に変化する１つの決まった入力信号を処理し、所定値に対して比較できる装置及び方法を提供することが望ましい。また、２つのクロックが同時に遷移する場合にのみトリガをかけるための装置及び方法を提供することが望ましい。本発明の実施形態は、従来技術におけるこれら限界やその他の限界を解決しようとするものである。
【０００８】
より具体的には、本発明の概念１は、複数の信号の相互関係を示す方法であって、
被試験信号を試験測定装置の入力部で受ける処理と、
上記被試験信号の平均を計算する処理と、
メモリからデジタル基準信号を読み出す処理と、
上記デジタル基準信号をアナログ表現の基準信号に変換する処理と、
少なくとも上記被試験信号、上記被試験信号の上記平均及び上記基準信号に基づいて、複数の第１信号を生成する処理と、
少なくとも上記被試験信号及び上記被試験信号の上記平均に基いて、複数の第２信号を生成する処理と、
少なくとも上記第１信号に基づいて、上記被試験信号及び上記基準信号間の共分散値を生成する処理と、
少なくとも上記第１信号及び上記第２信号に基づいて、上記被試験信号及び上記基準信号間の相関値を生成する処理と
を具えている。
【０００９】
本発明の概念２は、上記概念１の方法であって、このとき、上記共分散値を生成する処理が、複数の上記第１信号を合算する処理を含んでいる。
【００１０】
本発明の概念３は、上記概念１の方法であって、このとき、上記相関値を生成する処理が、
複数の上記第２信号を合算する処理と、
上記第２信号の合算値の平方根を計算する処理と、
上記共分散値を上記第２信号の合算値の上記平方根で割り算する処理と
を含んでいる。
【００１１】
本発明の概念４は、上記概念１の方法であって、このとき、上記被試験信号を受ける処理が、第１乗算及び２乗回路で上記被試験信号を受けることを特徴としている。
【００１２】
本発明の概念５は、上記概念４の方法であって、
上記被試験信号を第１遅延ラインで遅延する処理と、
上記被試験信号を第２遅延ラインで遅延する処理と
を更に具え、このとき、上記被試験信号を受ける処理が、
上記第１遅延ラインで遅延された遅延信号を第２乗算及び２乗回路で受ける処理と、上記第２遅延ラインで遅延された遅延信号を第３乗算及び２乗回路で受ける処理とを含んでいることを特徴としている。
【００１３】
本発明の概念６は、上記概念５の方法であって、このとき、
複数の上記第１信号を生成する処理が、上記第１から第３乗算及び２乗回路の夫々によって（Ｙ−Ｙバー）で乗算された（Ｘ−Ｘバー）を計算する処理を含み、
複数の上記第２信号を生成する処理が、上記第１から第３乗算及び２乗回路の夫々によって（Ｘ−Ｘバー）2を計算する処理を含んでおり、
このとき、Ｘは、上記被試験信号又は遅延された上記被試験信号の夫々を表し、Ｘバーは、上記被試験信号の上記平均を表し、Ｙは、上記基準信号を表し、Ｙバーは、上記基準信号の上記平均を表している。
【００１４】
本発明の概念７は、上記概念５の方法であって、
複数の上記第１信号を生成する処理が、上記第１から第３乗算及び２乗回路の夫々によって（Ｙ−Ｙバー）で乗算された（Ｘ−Ｘバー）を出力する処理を含み、
複数の上記第２信号を生成する処理が、上記第１から第３乗算及び２乗回路の夫々によって（Ｘ−Ｘバー）2を出力する処理を含んでおり、
このとき、Ｘは、上記被試験信号又は遅延された上記被試験信号の夫々を表し、Ｘバーは、上記被試験信号の上記平均を表し、Ｙは、上記基準信号を表し、Ｙバーは、上記基準信号の上記平均を表している。
【００１５】
本発明の概念８は、試験測定装置であって、
被試験信号を受けるよう構成された入力部と、
上記被試験信号の平均を生成するよう構成されたローパス・フィルタ回路と、
デジタル基準信号を記憶するよう構成されたメモリと、
上記デジタル基準信号をアナログ表現の基準信号に変換するデジタル・アナログ・コンバータと、
少なくとも上記被試験信号、上記被試験信号の上記平均及び上記基準信号に基づいて、複数の第１信号を生成すると共に、少なくとも上記被試験信号及び上記被試験信号の上記平均に基いて、複数の第２信号を生成するよう構成された複数の乗算及び２乗回路と、
少なくとも上記第１信号に基づいて、上記被試験信号及び上記基準信号間の共分散値を生成する第１回路と、
少なくとも上記第１信号及び上記第２信号に基づいて、上記被試験信号及び上記基準信号間の相関値を生成する第２回路と
を具えている。
【００１６】
本発明の概念９は、上記概念８の試験測定装置であって、このとき、上記第１回路は、複数の上記第１信号を合算する第１合算器を更に有している。
【００１７】
本発明の概念１０は、上記概念８の試験測定装置であって、このとき、上記第２回路が、
複数の上記第２信号を合算する第２合算器と、
上記第２信号の合算値の平方根を計算する平方根回路と、
上記共分散値を上記第２信号の合算値の上記平方根で割り算する割り算回路と
を含んでいる。
【００１８】
本発明の概念１１は、上記概念８の試験測定装置であって、
上記被試験信号を遅延する第１遅延ラインと、
上記被試験信号を遅延する第２遅延ラインと
を更に具え、
複数の上記乗算及び２乗回路の第１番目が上記被試験信号を受けるよう構成され、上記乗算及び２乗回路の第２番目が上記第１遅延ラインで遅延された上記被試験信号を受けるよう構成され、上記乗算及び２乗回路の第３番目が上記第１遅延ライン及び上記第２遅延ラインで遅延された上記被試験信号を受けるよう構成されることを特徴としている。
【００１９】
本発明の概念１２は、上記概念８の試験測定装置であって、
複数の上記乗算及び２乗回路の夫々が、（Ｙ−Ｙバー）で乗算された（Ｘ−Ｘバー）を生成及び出力するよう構成され、
複数の上記乗算及び２乗回路の夫々が、（Ｘ−Ｘバー）2を生成及び出力するよう構成され、
このとき、Ｘは、上記被試験信号又は遅延された上記被試験信号の夫々を表し、Ｘバーは、上記被試験信号の上記平均を表し、Ｙは、上記基準信号を表し、Ｙバーは、上記基準信号の上記平均を表している。
【００２０】
本発明の概念１３は、試験測定装置であって、
試験対象の入力信号を処理し、アナログ的に生成された共分散値及び相関値のＮ個のポイントを生成するよう構成された第１回路部と、
試験対象の上記入力信号を処理し、デジタル的に生成された共分散値及び相関値のＭ個のポイントを生成するよう構成された第２回路部と、
アナログ的に生成された共分散値及び相関値の上記Ｎ個のポイントと、デジタル的に生成された共分散値及び相関値の上記Ｍ個のポイントとを組み合わせ、合成共分散値及び合成相関値を生成するよう構成された組み合わせロジックと
を具えている。
【００２１】
本発明の概念１４は、上記概念１３の試験測定装置であって、
上記合成共分散値が所定しきい値を超えた場合を検出するよう構成されたしきい値検出部を更に具えている。
【００２２】
本発明の概念１５は、上記概念１３の試験測定装置であって、
上記合成相関値が所定しきい値を超えた場合を検出するよう構成されたしきい値検出部を更に具えている。
【００２３】
本発明の概念１６は、上記概念１３の試験測定装置であって、
上記合成共分散値及び上記合成相関値の少なくとも一方に応じて、上記試験測定装置にトリガをかけるよう構成されるトリガ回路を更に具えている。
【００２４】
本発明の概念１７は、上記概念１３の試験測定装置であって、このとき、上記組み合わせロジックが、
デジタル的に生成された共分散値をアナログ的に生成された共分散値と合算するよう構成された合算器を更に具えている。
【００２５】
本発明の概念１８は、上記概念１３の試験測定装置であって、このとき、上記組み合わせロジックが、
デジタル的に生成された２乗値の合算値をアナログ的に生成された２乗値の合算値と合算し、合成合算値を生成するよう構成された合算器と、
上記合成合算値を所定値で割り算するよう構成された割り算回路と、
上記割り算回路の出力の平方根を得て、Ｘ−Ｘバー（Ｘは上記入力信号に関連し、ＸバーはＸの平均値である）の平方根を生成する平方根回路と、
少なくとも上記合成共分散値、Ｘ−Ｘバーの標準偏差及びＹ−Ｙバーの標準偏差に基いて上記合成相関値を生成するよう構成される演算回路と
を有している。
【００２６】
本発明の概念１９は、上記概念１３の試験測定装置であって、
アナログ的に生成された共分散値及び相関値のＮ個のポイントを生成するよう構成されたＮポイント・アナログ共分散・相関ユニットと、
上記入力信号を受けて増幅するよう構成された増幅部と、
上記Ｎポイント・アナログ共分散・相関ユニットと上記増幅部間に配置され、上記入力信号の最初の部分及び最後の部分以外の場所に関するアナログ的に生成された上記共分散値及び上記相関値を生じさせるために、上記入力信号を遅延する遅延ラインと
を更に具えている。
【００２７】
本発明の概念２０は、試験測定装置であって
第１入力信号Ｘの平均値Ｘバーを生成するよう構成された第１ローパス・フィルタ回路と、
第２入力信号Ｙの平均値Ｙバーを生成するよう構成された第２ローパス・フィルタ回路と、
少なくとも上記第１入力信号Ｘ、上記平均値Ｘバー、上記第２入力信号Ｙ及び上記平均値Ｙバーに基いて複数の第１信号を生成するよう構成される複数のアナログ乗算及び２乗回路と
を具えている。
【００２８】
本発明の概念２１は、上記概念２０の試験測定装置であって、このとき、複数の上記アナログ乗算及び２乗回路は、少なくとも上記第１入力信号Ｘ及び上記平均値Ｘバーに基いて、複数の第２信号を生成するよう構成されることを特徴としている。
【００２９】
本発明の概念２２は、上記概念２１の試験測定装置であって、このとき、複数の上記アナログ乗算及び２乗回路は、少なくとも上記第２入力信号Ｙ及び上記平均値Ｙバーに基いて、複数の第３信号を生成するよう構成されることを特徴としている。
【００３０】
本発明の概念２３は、上記概念２２の試験測定装置であって、複数の上記アナログ乗算及び２乗回路によって生成された上記第１信号、上記第２信号及び上記第３信号の内の少なくとも２つを組み合わせるように構成される組み合わせロジックを更に具えている。
【００３１】
本発明の概念２４は、上記概念２３の試験測定装置であって、このとき、上記組み合わせロジックは、少なくとも上記第１信号に基づいてアナログ共分散値を生成するよう構成されることを特徴としている。
【００３２】
本発明の概念２５は、上記概念２３の試験測定装置であって、このとき、上記組み合わせロジックは、少なくとも上記第２信号及び上記第３信号に基づいてアナログ相関値を生成するよう構成されることを特徴としている。
【００３３】
本発明の概念２６は、上記概念２０の試験測定装置であって、
複数の上記アナログ乗算及び２乗回路の複数の入力部の間に配置される複数の遅延ラインを更に具えている。
【００３４】
本発明の特徴や効果は、上述の他、以下の実施形態の例に関する詳細な説明を図面とともに読むことによって更に明らかとなろう。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の実施形態による共分散・相関ロジックを含む試験測定装置の例を示す。
【図２】図２は、図１の共分散・相関ロジックのいくつかの例のハイレベル・ブロック図である。
【図３】図３は、図２Ａの共分散・相関ロジックの回路例のブロック図である。
【図４】図４は、図２Ｂの共分散・相関ロジックの回路例のブロック図である。
【図５】図５は、図２Ｂの共分散・相関ロジックの別の回路例のブロック図である。
【図６】図６は、図２Ｃの共分散・相関ロジックの回路例のブロック図である。
【図７】図７は、図２Ｄの共分散・相関ロジックの回路例のブロック図である。
【図８】図８は、本発明の実施形態による共分散・相関ロジックを含むクロス・トーク検出装置の例のブロック図である。
【発明を実施するための形態】
【００３６】
添付の図面に示した本発明の実施形態の例を参照しながら、本発明の実施形態を詳しく説明する。以下の詳細な説明では、本発明の概念の理解を助けるために、多数の具体的な詳細を説明する。しかし、当業者であれば、こうした具体的な詳細を用いずに、本発明の概念を実施できることが理解できるであろう。他の例においては、不必要に実施形態のポイントを不明確にしないように、周知の方法、処理、構成要素、回路、ネットワークを詳細には記述していない。
【００３７】
本願では、種々の構成要素を記述するのに「第１、第２」などの用語を用いているが、当然ながら、これら構成要素がこうした用語で限定されることはない。これら用語は、１つの構成要素を他の構成要素から区別するためだけに用いているに過ぎない。例えば、本発明の概念の範囲を離れることなく、第１回路を第２回路と呼ぶことが可能であり、同様に、第２回路を第１回路と呼ぶことも可能である。
【００３８】
本願での種々の実施形態の記述で用いられる用語は、特定の実施形態を記述することのみを目的としており、本発明の概念を限定しようとするものではない。文脈で明確に示さない限り、単数形で示した用語は、複数の場合も含んでいる。本願で用いる「又は」という用語は、リストアップされた１つ以上の項目の考え得る全ての組み合わせを網羅することを意味することは言うまでもない。更に、本願で「〜を具える」、「〜を有する」、「〜から構成される」などの用語を用いた場合、これに係る機能、ステップ、動作、要素などの構成要素が存在していることを意味しているが、その他の機能、ステップ、動作、要素などの構成要素を１つ以上加えることを妨げるものではない。また、図に示した構成要素及び機能は、その縮尺通りでなければないということはない。
【００３９】
図１は、本発明の実施形態による共分散・相関ロジック１１０を含む試験測定装置１０５の例を示す。試験測定装置１０５は、オシロスコープ、クロス・トーク検出装置、ロジック・アナライザ、スペクトラム・アナライザ、ネットワーク・アナライザなどとしても良い。説明に一貫性を持たせるため、ここでは、試験測定装置１０５を通常はオシロスコープであるとして説明する。
【００４０】
オシロスコープ１０５には、被試験入力電気信号１４０を受ける入力部１３５を設けても良い。入力部１３５は、信号取込み（アクイジション）回路、増幅回路、変換回路などを有していても良く、ライン１３０を介してメモリ１１５に接続される。メモリ１１５は、入力信号１４０に関する１つ以上の信号取込みレコードを記憶できる。メモリ１１５は、メモリ・コントローラ（ＭＣ）１２０を有していても良く、これは、メモリ１１５におけるデジタル化データの読み書きを制御する。メモリ１１５は、ダイナミック・メモリ、スタティック・メモリ、リード・オンリー・メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）など、種々の適切なメモリとすることができる。メモリ１１５は、基準信号などの予め記録されたデジタル・データをデジタル的に表したものを記憶し、後で新たな入力信号と比較できるようにしても良いが、これについては後述する。
【００４１】
入力部１３５は、ライン１４５を介して共分散・相関ロジック（論理回路）１１０にも結合されるようにしても良く、これによって、共分散・相関ロジック１１０は入力信号１４０を受けることができる。共分散・相関ロジック１１０は、ライン１２５を介してメモリ１１５から基準信号の予め記憶されたデジタル表現に関するデジタル・データを受けるようにしても良い。この用語「共分散・相関ロジック」とは、２つ以上の信号に関する共分散値又は相関値を生成するためのアナログ回路、デジタル回路、ハードウェア回路、ファームウェア若しくはソフトウェア、又は、これらの適切な組み合わせのことを指している。共分散・相関ロジック１１０の実施形態の例は、後述する。
【００４２】
共分散・相関ロジック１１０は、トリガ回路１６０に結合されても良く、トリガ回路１６０は、少なくとも一部分が共分散・相関ロジック１１０によって定まる基準に基づいてオシロスコープ１０５にトリガをかけるようにしても良い。プロセッサ１５５は、トリガ回路１６０及び表示装置１６５に結合されていても良い。プロセッサ１５５は、入力部１３５、共分散・相関ロジック１１０及びトリガ回路１６０間のデータ処理を調整でき、表示装置１６５に表示するトリガ情報、波形情報、その他の測定情報を生成できる。
【００４３】
共分散・相関ロジック１１０は、入力信号１４０を予め記憶されたデジタル情報１２５と比較し、入力信号１４０又はその一部分が、予め記憶されたデジタル情報１２５に関する波形についての予め設定された基準と合致するかどうかを判断する。もし合致があると、言い換えると、波形基準などの予め定めた基準か又はこれとは別の他の予め定めた基準を満たすと、トリガ回路１６０はオシロスコープ１０５にトリガをかけることができる。言い換えると、共分散・相関ロジック１１０によって「外観類似（見た感じが似ている）」トリガが容易となり、このトリガでは、デジタル・データ１２５で表された予め記憶した基準信号に、もし入力信号１４０の一部分の外観が似ているか又は十分に類似していると、トリガ回路１６０がオシロスコープ１０５にトリガをかける。本願で説明する実施形態の例では、時間的に変化する１つの決まった入力信号を受けて、これを所定値に対して比較可能なシステムについて主に説明していく。共分散・相関ロジック１１０は、共分散値又は相関値が特定のしきい値を超えると、１つ以上の信号１５０をトリガ回路１６０へと送信する。これについては、更に詳しく後述する。
【００４４】
図２を参照すると、図２Ａは、デジタル対照アナログ・ロジック（Analog against digital logic）２０５を含む図１の共分散・相関ロジック１１０の一例のハイレベル・ブロック図である。図２Ｂは、デジタル・アナログ・ハイブリッド・ロジック２１０を含む図１の共分散・相関ロジック１１０の別の例のハイレベル・ブロック図である。図２Ｃは、フル・デジタル・ロジック２１５を含む図１の共分散・相関ロジック１１０の更に別の例のハイレベル・ブロック図である。図２Ｄは、フル・アナログ・ロジック２２０を含む図１の共分散・相関ロジック１１０の更に別の例のハイレベル・ブロック図である。これらの例の夫々ついては、図３〜７を参照して、以下で更に詳しく説明する。
【００４５】
図３は、図２Ａの共分散・相関ロジック１１０のデジタル対照アナログ・ロジック２０５の回路例のブロック図である。これは、アナログ入力信号を、デジタル基準信号に対して比較（対照）する。デジタル対照アナログ・ロジック２０５は、第１から第Ｎまでのデジタル・アナログ・コンバータ（ＤＡＣ）３１５を含んでいる。ＤＡＣ３１５の夫々は、図１のメモリ１１５から予めデジタル化され記録された基準信号１２５の１つ以上の部分を受けて、この１つ以上の部分を、基準信号Ｙに関するアナログ表現へと変換する。第１から第Ｎまでの乗算及び２乗回路３０５は、第１から第ＮまでのＤＡＣ３１５からアナログ表現を夫々受ける。
【００４６】
第１乗算及び２乗回路３０５は、リアルタイムのアナログ入力信号１４５（ここでは、Ｘとも呼ぶ）を受けるが、これは、通常、オシロスコープ１０５が受ける被試験電気信号である。入力信号１４５は、遅延ライン３１０で遅延される。第２乗算及び２乗回路３０５は、遅延ライン３１０で遅延された信号１４５を受ける。入力信号は、遅延ライン３１１で更に遅延される。第３乗算及び２乗回路３０５は、遅延ライン３１０及び３１１で遅延された信号１４５を受ける。入力信号は、遅延ライン３１２で更に遅延され、ということが第Ｎ乗算及び２乗回路３０５まで同様に続いて、第Ｎ乗算及び２乗回路３０５では、介在する複数の遅延ラインの全てで遅延された入力信号１４５を受ける。
【００４７】
ＲＣ回路３４０は、入力信号１４５を受けて平均信号（ローパス・フィルタ処理信号）Ｘバーを生成する。平均値Ｘバーは、第１乗算及び２乗回路３０５から第２乗算及び２乗回路３０５へと渡され、同様の処理を続けて、第Ｎ乗算及び２乗回路３０５へと渡される。ローパス・フィルタ処理値Ｘバーは、全ての周波数に関して完全に正しい値である必要はなく、遅延ラインで関心のある周波数が定まるので、少なくともその周波数では平均値が良い近似で利用できる。結果として、シリアル・データ・ストリームが、通常のオシロスコープの能力を超える帯域幅を持っていても、シリアル・データ・ストリームを調査することができ、波形に関して予め設定した基準にシリアル・データ・ストリームが合致するか確認できる。
【００４８】
第１から第Ｎまでの乗算及び２乗回路３０５の夫々は、（Ｘ−Ｘバー）＊（Ｙ−Ｙバー）を計算し、第１アナログ信号３５５を出力する。遅延ライン（例えば、３１０、３１１など）は、上述のように、各乗算及び２乗回路に関する入力信号Ｘを遅延するので、夫々の第１アナログ信号は、互いに変化している。更に、第１から第Ｎまでの乗算及び２乗回路３０５は、夫々（Ｘ−Ｘバー）2を計算し、第２アナログ信号３６０を出力する。入力信号Ｘが遅延されることから、第２アナログ信号３６０の夫々も互いに異なっている。第１から第Ｎまでの乗算及び２乗回路３０５の夫々は、２つの乗算回路を含んでいて良く、１つはＸ及びＹ信号に関して乗算し、もう１つはＸ信号に関して２乗する。Ｙは、予め記憶した基準信号を表し、これは既知で、且つ任意の所定基準の特性を表しているので、その平均（つまり、Ｙバー）又は標準偏差などの計算は、乗算及び２乗処理の前に完了させて、後で利用するために記憶しておいても良い。その例として、図３では、ＤＡＣ３１５が、デジタル基準信号Ｙに関して、Ｙのデータではなく、予め計算したＹ−Ｙバーのデジタル・データを受ける例を示している。
【００４９】
波形の関心のある部分を一意に特定するのに利用できるような、波形上の代表的なポイントの母集団を定めるのに十分なダイ面積（die area）が与えられれば、入力信号１４５がロジック２０５中の遅延要素及びラインを通過しているときに、入力信号１４５について統計的な相関を実行できる。上述のように、Ｘは被試験信号１４５又は対応する遅延被試験信号の夫々を表し、Ｘバーは被試験信号の平均を表し、Ｙは、元々はデジタル形式で記憶されたものから変換された基準信号を表し、そして、Ｙバーは基準信号Ｙの平均を表す。入力信号Ｘは、基準信号Ｙのデジタル表現に対して比較されるが、このデジタル表現は、直ぐ後にＤＡＣ３１５を用いて基準信号Ｙのアナログ表現に変換されるので、入力信号１４５はデジタル化する必要がない。これによれば、補間が必要ないので、トリガ・イベントに係るジッタが減少する。相関レベルを切り分ける任意のしきい値は、時間に関連する形で入力信号にヒットするが、サンプリング・クロックには関係せず、よって、この実施形態は十分な速度で動作するが、その一方で、計算の前の入力信号のアナログ・デジタル変換は、かなり遅くても良い。１ＧＨｚ以上において統計的な相関を実行する能力は、十分に高速なＩＣ（集積回路）プロセスを用いて実現できる。こうして、予め記憶されたデジタル表現のＤＡＣ３１５で定めた信号に対して、入力信号１４５をリアルタイムで比較できる。
【００５０】
言い換えると、統計的相関機能を実装した装置を用いて、確認作業の「流れ処理（flow through）」方法は実行されるが、このとき、多数の統計的なレベルを定めることで、その形状（つまり、Ｙ−Ｙバー入力信号及び複数のＤＡＣ３１５）が設定され、そして、入力信号１４５と、基準信号で描かれる予め定めた形状との間に十分な程度の相関がそれまでにあったかどうかを判断するのには、出力信号１５０を見れば良い。タイミング情報は、遅延ラインに本来的に備わっているものであり、従来の意味でのデータ・サンプリングは必要としない。
【００５１】
より具体的には、デジタル対照アナログ・ロジック２０５は、２つのアナログ合算器３２０及び３２５のような組み合わせロジックを含んでいる。合算器３２０は、複数の第１アナログ信号３３５を合算し、共分散値３２２を生成する。共分散値３２２は、共分散（Ｘ，Ｙ）として表すことができる。合算器３２５は、複数の第２アナログ信号３６０を合算する。アナログ平方根回路３３５は、合算器３２５の出力信号を受けて、平方根値３３７を生成する。値３３７は、Ｘの標準偏差StdDev（Ｘ）として表すことができる。標準偏差値３３７は、フィードバック乗算器を用いて求めることができる。
【００５２】
アナログ除算器３３０は、共分散値３２２を標準偏差値３３７で割り算し、相関値１５０を生成する。標準偏差値による割り算によって、出力信号を正規化する。この割り算もフィードバック乗算器を用いて実行できる。乗算及び２乗回路３０５、遅延ライン（例えば、３１０、３１１など）及び合算器（例えば、３２０及び３２５）は、Ｎポイント・アナログ共分散・相関ユニット３５０を構成する。
【００５３】
タップの数（言い換えると、ＤＡＣ３１５とその関連する遅延ラインの数）を変更することで精度を変えることができる。例えば、タップ数が６個の場合、ロジック２０５は、単一の波形を検査でき、波形のエッジが所与の仕様内にあるか否かを判断するために、変則的な箇所（aberrations）や立ち上がり時間が、設定された基準と比較される。他の実施形態例では、１００以上など、もっと大幅に多数のタップを含んでいても良く、大幅に高い分解能で、波形を大幅に高いレベルで識別可能としても良い。タップの時間的な間隔は、一定である必要はない。オシロスコープでは、特定のポイント付近の高い分解能が必要となる箇所において、本願発明をより高い周波数で使用する一方で、低い分解能及び周波数で波形を形成すれば良いその他の箇所では、従来のデジタル相関技術を用いるようにしても良い。
【００５４】
Ｘで表される入力信号を、予め定めた基準信号Ｙと比較する場合、アナログ入力信号Ｘが予め定めた基準信号Ｙに合致する程度が高いほど、共分散値の振幅が増加する。共分散値の正負の符号は、入力信号が予め定めた基準信号と同じか、反対（逆）かに応じて変化する。言い換えると、入力信号が予め定めた基準信号と同じか又は極めて近似していると、共分散値の符号が正となる。逆に、入力信号が予め定めた基準信号から外れているか又は逆になっていると、共分散値の符号が負となる。正の共分散値は、入力信号の形と大きさが予め定めた基準信号に類似することを示す。このように、共分散は、入力信号と予め定めた基準信号の両方が振幅に関してほぼ等しい場合に有益な値である。
【００５５】
共分散と比較して、相関測定値は、共分散値の場合には存在するスケール比（倍率）の過小評価を排除できる。言い換えると、入力信号と予め定めた基準信号の間に、振幅等に関する大小に大きな差があったとしても、相関値は、共分散値に比べて常に大幅に大きな値となる。これは、クロス・トーク検出アプリケーションにおいては、２つの変数又は信号間の微少な差さえ検出するという利点があり、相関値が特に有益となる。
【００５６】
統計的相関機能は、オフセット補正（つまり、Ｘバーを引き算する）及び利得補正（つまり、標準偏差で割り算する）を自動的に行う。これに代わる実施形態では、もし自動補正が好ましくない場合に、いくらか単純化をしても良い。例えば、ローパス・フィルタ３４０を無くしても良く、これによって、真の平均値に関して考えないようにしても良い。加えて、標準偏差の生成と、これに関連する割り算処理を無くしても良い。これによって、全てのフィードバック乗算器と、２乗処理の必要がなくなり、これによって、回路が大幅に単純化され、回路の速度も大幅に向上する。この場合、共分散値は、限定的な検査部（図示せず）で試験された出力信号となるが、これは、入力信号及び基準信号間の十分に高い類似性に基づくトリガ生成を決めるものとなる。また、この場合、振幅及び信号オフセットの検査（チェック）のような、オフセット及び標準偏差機能に限定された検査であることが望ましい。
【００５７】
図４は、図２Ｂの共分散・相関ロジック１１０のデジタル・アナログ・ハイブリッド・ロジック２１０の回路例のブロック図である。より高い分解能が必要な場合に、これがデジタル・シフト・レジスタを用いて実現でき、図３を参照して説明したＮポイント・アナログ共分散・相関ユニット３５０を、デジタル・アナログ・ハイブリッドの手法に組み入れることができる。
【００５８】
デジタル・アナログ・ハイブリッド・ロジック２１０は、アナログ入力信号１４５を受ける。入力信号１４５は、増幅器４４０で増幅しても良い。図３に示したユニット３５０のようなＮポイント・アナログ共分散・相関ユニット３５０は、入力信号１４５と、ＤＡＣ３１５を介してデジタル・アナログ変換される基準値１２５とを受けて、複数のアナログ出力値４４２を生成する。アナログ出力値４４２は、例えば、図３の合算器３２０及び３２５の出力信号を含んでいても良い。言い換えると、共分散値及び２乗値は、共分散・相関ユニット３５０からアナログ信号として取り出され、その後、ＡＤＣ４３０及び４３５で夫々デジタル化される。
【００５９】
デジタル化基準値１２５は、予め記録された基準信号の１つ以上の部分と対応するものとして良い。加えて、デジタル化基準値１２５は、予め定めたＹ−Ｙバー情報を含んでいても良い。Ｎポイント・アナログ共分散・相関ユニット３５０は、ローパス・フィルタ回路４４５を用いて生成された平均値Ｘバーを受ける。
【００６０】
ＡＤＣ４２０は、入力信号１４５を受けてデジタル化し、デジタル化信号をタップ付きロング・シフト・レジスタ４１５に出力する。タップ付きロング・シフト・レジスタ４１５は、デジタル化入力信号１４５の伝播を遅延する。タップ付きロング・シフト・レジスタ４１５は、Ｍ×レコード４９５を出力する。例えば、もしＭが５６なら、タップ付きロング・シフト・レジスタ４１５は、５６×の入力信号値（複数）を同時に出力する。好ましくは、Ｎは、Ｍより小さいが、所望の速度及び分解能に応じて、ＮはＭまでの任意の値として良い。サンプル・レートは、ＡＤＣの動作速度に応じたものである。例えば、オシロスコープのクロックは、１００ピコ秒（ｐｓ）の周期を持つ。この場合、１００ピコ秒のインターバルで１ポイントをサンプルできる。当然ながら、任意の適切なサンプル・レート又はクロック・レートを用いて良いことは、言うまでも無い。
【００６１】
Ｍポイント・デジタル共分散・相関ユニット４１０は、Ｍ倍レコード４９５を受ける。ＡＤＣ４２５は、Ｘバー値を受けてデジタル化し、その値をＭポイント・デジタル共分散・相関ユニット４１０に送る。Ｍポイント・デジタル共分散・相関ユニット４１０は、デジタル化基準値１２５も受ける。Ｍポイント・デジタル共分散・相関ユニット４１０は、２つの信号４１１及び４１２を生成する。信号４１１は、遅延された入力信号のデジタル的に生成された部分の共分散を含む。信号４１２は、デジタル的な複数の２乗値の合算値（和）を含む。
【００６２】
より具体的には、Ｍポイント・デジタル共分散・相関ユニット４１０は、現在のデジタル値Ｘからデジタル平均値Ｘバーを引き算し、その結果と基準値との数学的な積を各タップについて生成する。言い換えると、Ｍポイント・デジタル共分散・相関ユニット４１０は、デジタル的に（Ｘ−Ｘバー）＊（Ｙ−Ｙバー）を計算し、異なるタップに基づくこれらの値の合算値（和）を生成し、この合算値を信号４１１として出力する。別の言い方をすれば、数学的な積が合算され、基準値に対するサンプル値の組み合わせ（合成）共分散値４７７を生成するのに利用される。基準値は、予め計算され、記憶されていても良い。加えて、Ｍポイント・デジタル共分散・相関ユニット４１０は、異なるタップについて（Ｘ−Ｘバー）2をデジタル的に計算して、こうした値の合算値を生成でき、これを信号４１２として出力する。
【００６３】
出力信号４１１及び４１２は、デジタル的に共分散値及び相関値を生成するのに利用される。デジタル演算回路４８０は、共分散値「Ａ」、標準偏差値「Ｂ」（つまり、Ｘ−Ｘバーの標準偏差）及び標準偏差値「Ｃ」（つまり、Ｙ−Ｙバーの標準偏差）に基づいて相関値４８２を生成する。デジタルしきい値検出部４８５は、予め定めた（所定の）しきい値に対して共分散値４７７を比較し、もししきい値を超えると、トリガ・イベントを発生させる。同様に、デジタルしきい値検出部４９０は、所定のしきい値に対して相関値４８２を比較し、もししきい値を超えると、トリガ・イベントを発生させる。
【００６４】
長さ選択型（長さを選択可能な）シフト・レジスタ４５０及び４５５は、アナログ・デジタル変換された出力値４４２を受けて、信号４５２及び４５７を夫々生成するが、信号４５２及び４５７は、対応するシフト・レジスタの長さに応じて遅延される。信号４５２は、シフト・レジスタ４５０によって遅延されて、アナログ的に（analogically）生成された部分の共分散を含んでいる。信号４５７は、シフト・レジスタ４５５によって遅延されたアナログ２乗値の合算値（和）を含んでいる。適切な遅延時間の後、後述のように、組み合わせ（合成）共分散値及び組み合わせ（合成）相関値を生成できる。このように、アナログ構成要素によって可能となった高速処理を利用する被分析部分（つまり、アナログ的に生成された被分析部分）は、アナログ的な観点からでなく、純粋にデジタル的観点から遅延を変化させることによって、入ってくる入力信号又は入力ストリーム内に配置できる。言い換えると、信号パターン中のどこで高解像度分析を行うか又はトリガを発生させるのが望ましいかに応じて、シフト・レジスタ４５０又は４５５の長さを調整できる。
【００６５】
デジタル・アナログ・ハイブリッド・ロジック２１０は、合算器、割り算器、平方根回路などのような組み合わせロジックを含んでいる。合算器４７５は、信号４１１及び４５２を受けて合算し、信号４７７又は「Ａ」を出力する。信号４７７又は「Ａ」は、デジタル的に生成された部分と、アナログ的に生成された部分の両方を組み合わせた共分散値である。合算器４６０は、信号４１２及び４５７を受けて合算し、信号４６２を出力する。割り算器４６５は、信号４６２を受ける。割り算器４６５は、信号４６２を６４で割り算し、信号４６７を生成する。平方根回路４７０は、信号４６７を受けて、信号４６７の平方根を計算し、信号「Ｂ」を出力する。信号「Ｂ」は、Ｘ−Ｘバーの標準偏差に相当する。
【００６６】
デジタル演算回路４８０は、信号「Ａ」及び「Ｂ」を受ける。演算回路４８０は、Ｙ−Ｙバーの標準偏差に相当する信号１２５’又は「Ｃ」も受ける。Ｙ−Ｙバーの標準偏差は、予め定めておくか、又は、予め計算しておいて、予めメモリ中に記憶しておいても良い。演算回路４８０は、Ａ／（Ｂ＊Ｃ）の数学的な結果を計算し、結果４８２を生成する。これは、デジタル的に生成された部分と、アナログ的に生成された部分の両方を組み合わせた相関値に相当する。得られる信号４８２は、しきい値検出部４９０が受ける。しきい値検出部４９０は、組み合わせ（合成）相関値４８２が予め定めたしきい値を超えたかどうか検出し、例えば、信号１５０”を送信することによってオシロスコープ１０５にトリガをかけるなどのような動作を起こすことができる。更に、しきい値検出部４８５は、組み合わせ（合成）共分散値４７７を受けて、これが予め定めたしきい値を超えたかどうかを検出し、もし超えたならば、信号１５０’を送信することによってオシロスコープ１０５にトリガをかけるなどのような動作を起こす。
【００６７】
図３に示す実施形態と違って、この実施形態は、処理タップ間の遅延ラインの時間インターバルで制限されることがない。典型的には、複数の遅延ラインは簡単には変更しないので、これらはかなり狭い帯域幅に対して有益なものとなる。しかし、この実施形態では、より高い帯域幅及びより高い分解能が可能である。この場合、トリガ回路（図１参照）は、特定のパルス列のような限定的な（definable：定義できる）データ中の特定のエッジについてトリガをかけられる。アナログ的に生成された部分は、その結果として得られる部分が本質的にアナログで連続的なので、時間的により精密にトリガ点を決定できる。このように、既に取り込んだ波形又は理論的な波形形状のどちらかから信号の形状を描くことができ、入力信号を最初にデジタル化する必要もなく、時間の経過に即して入力信号を検査できる。これによって、サンプリング・レートよりも通常高速に生じる変則的な事象（アノマリー）を特定することが可能となる一方で、別の状況では、純粋なデジタル環境での動作も可能となる。
【００６８】
図５は、図２Ｂの共分散・相関ロジック１１０のデジタル・アナログ・ハイブリッド・ロジック２１０の更に別の回路例のブロック図である。この実施形態例では、長い伝送ライン又は遅延ライン５０５が、Ｎポイント・アナログ共分散・相関ユニット３５０の前に配置される。遅延ライン５０５は、入力信号１４５の高分解能部分（つまり、アナログ的に生成された部分）を、入力信号のデータ・ストリームの中央部分か、さもなければ、時間的により遅い方へと配置させ、それによって、その他の波形情報は、その高分解能部分の前後に現れるようにできる。言い換えると、遅延ライン５０５は、共分散値及び相関値が、入力信号の最初の方の部分や最後の方の部分ではなくて、入力信号のデータ・ストリーム内の位置と関連するようにさせる。そうでないと、関心のある区間の前後のデータ・ストリーム中で何が起きているのかを知るのが、困難か又は不可能である。
【００６９】
加えて、デジタル的に生成された部分は、ＤＡＣ５１０及び５１５を用いて、再度、アナログに戻され、最後の処理はアナログ的に実行される。言い換えると、合算器５６０及び５７５、平方根回路５７０、割り算器５６５、演算回路５８０、そして、しきい値検出部５８５及び５９０は、この実施形態例では、全てアナログ回路である。実行される動作は、図４に示した対応するデジタル・バージョンの構成要素に関して上述したものと同様である。そこで、簡単のため、これら構成要素の詳しい動作説明は省略する。２つの高速ＡＤＣ（例えば、４２０及び４２５）が、各チャンネルについて使用される。ＡＤＣ４２０は、入力信号１４５を測定し、ＡＤＣ４２５は、入力信号１４５の平均、つまり、ローパス・フィルタ処理されたバージョン（Ｘバーで表される）を測定する。タップ付きロング・シフト・レジスタ４１５は、入力信号を遅延するのに使用される。
【００７０】
Ｍポイント・デジタル共分散・相関ユニット４１０は、現在のデジタル値Ｘからデジタル平均値Ｘバーを引き算し、その結果と基準値との数学的な積を、各タップについて生成する。言い換えると、Ｍポイント・デジタル共分散・相関ユニット４１０は、デジタル的に（Ｘ−Ｘバー）＊（Ｙ−Ｙバー）を計算し、異なるタップに基づくこれらの結果の合算値（sum：和）を生成する。この合算値は、続いて、ＤＡＣ５１０を用いてアナログ値に変換される。別の言い方をすれば、複数の数学的な積が合算され、基準値に対するサンプル値の組み合わせ共分散値５７７を生成するのに利用される。基準値は、予め計算しておいても良く、また、予め記憶しておいても良い。加えて、Ｍポイント・デジタル共分散・相関ユニット４１０は、異なるタップについて（Ｘ−Ｘバー）2をデジタル的に計算し、これら値の合算値を生成する。この合算値は、ＤＡＣ５１５を用いてアナログ値に変換される。
【００７１】
ＤＡＣ５１０及び５１５の出力信号は、アナログ的に共分散値及び相関値を生成するのに利用される。アナログ演算回路５８０は、共分散値「Ａ」、標準偏差値「Ｂ」（つまり、Ｘ−Ｘバーの標準偏差）、そして、標準偏差値「Ｃ」（つまり、Ｙ−Ｙバーの標準偏差）に基づく相関値５８２を生成する。しきい値検出部５８５は、共分散値５７７（つまり、Ａ）を予め定めたしきい値と比較し、もしもしきい値を超えていれば、トリガ・イベントを発生させることができる。同様に、しきい値検出部５９０は、相関値５８２を予め定めたしきい値と比較し、もしもしきい値を超えていれば、トリガ・イベントを発生させることができる。
【００７２】
図５に示す実施形態では、図４に示した長さ選択型シフト・レジスタが必要ない点に注意されたい。この理由は、Ｎポイント・アナログ共分散・相関ユニット３５０が複数のアナログ信号４４２を出力し、これらがハイブリッド・ロジック２１０内の最後部分のアナログ構成要素で処理されるからである。この実施形態では、デジタル化したシステムでサポートする処理速度よりも遙かに速い速度でアナログ構成要素が入力信号波形を検査するので、純粋なデジタル的手法で可能になる場合よりも、更に高い時間分解能でのトリガ・イベントが可能になる。また、信号１２５’がＤＡＣ５１７を用いてアナログ信号「Ｃ」に変換され、そのために、アナログ演算回路５８０が複数のアナログ信号を処理し、アナログの結果を生成できることにも注意されたい。もしこの実施形態において、しきい値検出部５８５及び５９０もアナログ構成要素であるとすれば、出力信号１５０’及び１５０”もアナログ信号であり、これら信号は、オシロスコープ１０５にトリガをかけるなどの１つ以上動作を起こすことができる。アナログ領域に残ることによって、量子化エラーを減らすか又は除去できる。これに代えて、出力信号１５０’及び１５０”を、対応するデジタル信号に変換しても良く、これらをトリガ回路１６０（図１参照）で利用しても良い。
【００７３】
図６は、図２Ｃの共分散・相関ロジック１１０のフル・デジタル・ロジック２１５の回路例のブロック図である。図６の構成要素のいくつかは、図４の構成要素と同様か又は同じなので、簡単のため、それらの動作の詳細な説明は省略する。図６では、アナログ構成要素が除かれていることに注意されたい。例えば、Ｎポイント・アナログ共分散・相関ユニット３５０及びＤＡＣ３１５が除かれている。
【００７４】
その代わりに、この実施形態では、それらの回路要素がデジタルである。入力信号１４５は、ＡＤＣ４２０及び４３０を用いてデジタル信号に変換される。入力信号の平均値Ｘバーは、ＡＤＣ４２５を用いてデジタル平均信号に変換される。長さ選択型シフト・レジスタ４５０は、ＡＤＣ４３０を介して入力信号を受けて、入力信号を所望量だけ遅延する。長さ選択型シフト・レジスタ４５５は、予め定めた基準信号１２５を受けて、必要な量だけ遅延する。残りの回路要素は、図４を参照して説明した動作と同様に動作するので、これらの要素についての説明は省略する。
【００７５】
図７は、図２Ｄの共分散・相関ロジック１１０のフル・アナログ・ロジック２２０の回路例のブロック図である。この実施形態は、２つの内部クロックが一緒に遷移する場合にオシロスコープ１０５にトリガをかけるのに特に有用である。これは、こうした状況は、潜在的にメタステーブル状態を形成するが、高速なアナログ検出ならば、必要とされる検出性能を満たすことができるからである。
【００７６】
予め記憶されたＹ−Ｙバー情報を変換するのにＤＡＣを用いる代わりに、アナログ・ロジック２２０にはもう１つの入力端子があり、これが信号Ｙを受ける。平均値Ｘバー及びＹバーは、ローパス・フィルタ回路７４０及び７４２を夫々用いて生成される。アナログ・ロジック２２０には、第１から第Ｎまでのアナログ乗算及び２乗回路７０５があり、これらの夫々は、入力信号Ｘ及びＹと、平均値Ｘバー及びＹバーを受ける。複数の遅延ライン７１０が、複数の乗算及び２乗回路７０５のＸ及びＸバー入力端子間に配置される。各乗算及び２乗回路７０５は、（Ｘ−Ｘバー）＊（Ｙ−Ｙバー）と、（Ｘ−Ｘバー）2を計算する。加えて、各乗算及び２乗回路７０５は、（Ｙ−Ｙバー）2を計算するので、相関値を正しく計算できる。
【００７７】
アナログ・ロジック２２０は、複数の乗算及び２乗回路７０５の出力値を組み合わせて、組み合わせ（合成）共分散値及び相関値を生成する組み合わせロジックを含んでいる。例えば、合算器７６０は、第１から第Ｎまでの乗算及び２乗回路７０５の夫々から出力される（Ｘ−Ｘバー）＊（Ｙ−Ｙバー）の値を合算し、共分散値１５０’を生成する。合算器７６５は、第１から第Ｎまでの乗算及び２乗回路７０５の夫々から出力される（Ｘ−Ｘバー）2の値を合算し、平方根回路７７５に供給する信号を生成する。平方根回路７７５は、信号７７７を生成するが、これは、Ｘの標準偏差である。合算器７６７は、第１から第Ｎまでの乗算及び２乗回路７０５の夫々から出力される（Ｙ−Ｙバー）2の値を合算し、平方根回路７７０に供給する信号を生成する。平方根回路７７０は、信号７７２を生成するが、これは、Ｙの標準偏差である。これら平方根回路は、割り算回路の特別な場合と考えることができる。標準偏差信号７７７及び７７２は、乗算回路７８０に供給され、これは、２つの標準偏差信号を乗算して合成信号７８２を生成する。割り算回路７３０は、共分散値１５０’を合成信号７８２で割り算し、相関値１５０”を生成する。
【００７８】
図８は、本発明の実施形態による共分散・相関ロジック１１０を含むクロス・トーク検出装置８０５の例のブロック図である。クロス・トーク検出装置８０５は、試験測定装置１０５と同様な構成要素を有していて良いが、この装置８０５は、電気信号を伝える２つのライン（配線）間のクロス・トークを検出するように特に設計されている。上述した構成要素と同じか同様なものについての説明は、簡単のため省略する。
【００７９】
クロス・トーク検出装置８０５は、２つの入力信号８４０及び８４０’を受ける。１つ目の入力信号８４０は、クロス・トークを生じさせる高レベル信号を含む一方で、もう１つの入力信号８４０’は、干渉を受けた信号を含む。当然ながら、これら入力信号は、入れ替えても良い。トリガ回路の代わりに、クロス・トーク検出装置８０５は、クロス・トーク検出回路８１０を含んでいる。クロス・トーク検出回路８１０は、共分散・相関ロジック１１０で生成された共分散値及び相関値に基づくしきい値信号を受ける。クロス・トーク検出装置８０５が有する共分散・相関ロジック１１０の種々の実施形態については、先に説明してきたので、詳細な説明は省略する。
【００８０】
上述では、特定の実施形態にフォーカスして説明してきたが、他の構成も考えられる。以下では、本発明の概念を実施するのに適した装置について、簡潔で一般的な説明を行う。典型的には、その装置は、システム・バスを有し、これにプロセッサ、メモリ（例えば、ランダム・アクセス・メモリ（ＲＡＭ）やリード・オンリ・メモリ（ＲＯＭ）などの状態保持メディア）、記憶デバイス（ＨＤＤ、ＳＳＤ）、ビデオ・インターフェース、入出力インターフェース・ポートが取り付けられる。装置は、キーボードやマウス（ポインティング・デバイス）のような従来からの入力デバイスからの入力によって少なくとも一部分が制御でき、加えて、他の装置から受けた命令、バーチャル・リアリティ（ＶＲ）環境でのインタラクティブな入力、バイオメトリクスなフィードバック、などの入力信号によっても、少なくとも一部分が制御できる。本願で用いたように、用語「装置」は、単一の装置、バーチャルな（仮想的な）装置、複数の装置が通信可能に結合したシステム、複数のバーチャルな装置、または、一緒に動作する複数の装置などを、広く網羅することを意図している。典型的な装置には、パソコン、ワークステーション、サーバ、ポータブル・コンピュータ、ハンドヘルド・デバイス、スマートフォン、タブレットなどのようなコンピューティング・デバイスに加えて、例えば、自動車、電車、タクシーなどのような私用又は公共の運送装置も含んでいる。
【００８１】
装置には、プログラマブル又はノン・プログラマブルのロジック・デバイス又はロジック・アレイのような組み込みコントローラ、ＡＳＩＣ（特定用途向けＩＣ）、組み込みコンピュータ、スマート・カードなどを含めても良い。装置は、ネットワーク・インタフェース、モデムなどの通信装置のような１つ以上のリモート装置を利用しても良い。複数の装置は、イントラネット、インターネット、ＬＡＮ、ＷＡＮ（広域エリア・ネットワーク）などのような物理的又は論理的ネットワークによって、相互に接続されていても良い。当業者であれば、ネットワーク通信には、無線周波数（ＲＦ）、衛星、マイクロ波、ＩＥＥＥ５４５.１１、Bluetooth（登録商標）、光回線、赤外線通信、ケーブル、レーザなど、種々の有線又は無線の短距離又は長距離搬送波及びプロトコルを利用できることが理解できるであろう。
【００８２】
本発明の概念による実施形態は、機能、処理、データ構造、アプリケーション・プログラムなどを含む関連するデータに言及しつつ説明できる。アプリケーション・プログラムは、装置がこれにアクセスしたときに、上述した処理や動作を実行するという結果が得られるものであり、データ形式やロー・レベルのハードウェアの仕様定めるものである。関連するデータは、例えば、ＲＡＭやＲＯＭなどのような揮発性又は不揮発性メモリに記憶したり、ハードディスク・ドライブ（ＨＤＤ）、フレキシブル・ディスク、光ディスク、テープ、フラッシュ・メモリ、メモリ・カード、ＤＶＤ、バイオロジカル・ストレージなどのようなその他の記憶媒体に記憶しても良い。関連するデータは、物理的又は論理的ネットワークを含む伝送環境を通して、パケット、シリアル・データ、パラレル・データ、伝播信号などの形式で伝送されても良く、圧縮又は暗号化形式で利用されても良い。関連データは、分散環境で利用しても良く、ローカルに記憶しておくか、又は遠隔地に装置がアクセスするようにしても良い。本発明の概念の実施形態は、１つ以上のプロセッサが実行可能な命令を含む非一時的なコンピュータ読み出し可能な媒体を含んでいても良く、このとき、その命令は、上述した本発明の概念の構成要素を実行する命令を含んでいる。更に、本発明の概念が意図する範囲において、種々の同様な又は非類似の変更を加えても良い。
【符号の説明】
【００８３】
１２５  基準信号Ｙ−Ｙバー
１４５  被試験入力信号
２０５  デジタル対照アナログ・ロジック
２１０  デジタル・アナログ・ハイブリッド・ロジック
２１５  フル・デジタル・ロジック
２２０  フル・アナログ・ロジック
３０５  乗算及び２乗回路
３１２  遅延ライン
３１５  ＤＡＣ
３２０  合算器
３２５  合算器
３３０  割り算器
３３５  平方根回路
３５０  Ｎポイント・アナログ共分散・相関ユニット
４１０  Ｍポイント・デジタル共分散・相関ユニット
４１５  タップ付きシフト・レジスタ
４５０  長さ選択型シフト・レジスタ
４５５  長さ選択型シフト・レジスタ
４７０  平方根回路
４８０  演算回路
４８５  しきい値検出部
４９０  しきい値検出部
５８０  演算回路
５８５  しきい値検出部
５９０  しきい値検出部
７０５  アナログ乗算及び２乗回路
７３０  除算回路
７６０  合算器
７６５  合算器
７６７  合算器
７７０  平方根回路
７７５  平方根回路
【図１】
2014077791.tif 000003
【図２】
2014077791.tif 000004
【図３】
2014077791.tif 000005
【図４】
2014077791.tif 000006
【図５】
2014077791.tif 000007
【図６】
2014077791.tif 000008
【図７】
2014077791.tif 000009
【図８】
2014077791.tif 000010