(57)【要約】【課題】簡易なプロセスで形成され、集積度が高く安定した動作を実現する、異種デバイスが混載された半導体装置を提供する。【解決手段】実施の形態の半導体装置は、半導体チップ、半導体チップ裏面に接する裏面電極部、裏面電極部に一端が接続されるボンディングワイヤを有する第１のユニットデバイスと、第１のユニットデバイスと異なる機能を備える第２のユニットデバイスと、第１および第２のユニットデバイスを固定する樹脂層と、半導体チップ表面側の樹脂層上に形成され、ボンディングワイヤの他端に接続される第１の配線と、を備える。【選択図】図１
2014072473.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ、前記半導体チップ裏面に接する裏面電極部、前記裏面電極部に一端が接続されるボンディングワイヤを有する第１のユニットデバイスと、
前記第１のユニットデバイスと異なる機能を備える第２のユニットデバイスと、
前記第１および第２のユニットデバイスを固定する樹脂層と、
前記半導体チップ表面側の前記樹脂層上に形成され、前記ボンディングワイヤの他端に接続される第１の配線と、
を備えることを特徴とする半導体装置。
【請求項２】
前記半導体チップが、前記半導体チップ表面に形成される第１のパッド電極を有し、
前記第１の配線が前記第１のパッド電極に電気的に接続されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１のユニットデバイスが、前記第１のパッド電極上に金属のボール部と前記ボール部につながるワイヤ部とを備え、
前記第１の配線が前記ワイヤ部と接触することにより前記第１のパッド電極と電気的に接続されることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記裏面電極部がグランド電位であることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記半導体チップが、前記半導体チップ表面に形成される第２のパッド電極を有し、前記第２のユニットデバイスがＩ／Ｏ電極を有し、
前記第１および第２のユニットデバイス上に形成され、前記第２のパッド電極と前記Ｉ／Ｏ電極とを電気的に接続する第２の配線を備えることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
半導体チップ、前記半導体チップ裏面に接する裏面電極部、前記半導体チップ上の第１のパッド電極と前記裏面電極部とを接続するボンディングワイヤが樹脂封止された複数の半導体パッケージを準備し、
前記複数の半導体パッケージを基板上に配置して接着し、
前記半導体チップ表面側から前記半導体パッケージを研削し、前記ボンディングワイヤを露出させ、
前記複数の半導体パッケージの周囲を、前記ボンディングワイヤと前記裏面電極部との接触部が前記半導体チップ側に残存するよう切削して個別化し、複数の第１のユニットデバイスを形成し、
前記第１のユニットデバイスと異なる機能を備える第２のユニットデバイスを準備し、
前記第１のユニットデバイスと前記第２のユニットデバイスを並べて樹脂で封止し、
前記第１のユニットデバイス上に、研削により露出した前記ボンディングワイヤの、前記裏面電極部に接続される側の端部に接続される第１の配線を形成することを特徴とする半導体装置の製造方法。
【請求項７】
前記第１の配線を、研削により露出した前記ボンディングワイヤの、前記第１のパッド電極側の端部にも接続するよう形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記半導体パッケージの研削の際に、前記第１のパッド電極上の前記ボンディングワイヤの金属のボール部を露出させないことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記裏面電極部がグランド電位であることを特徴とする請求項６ないし請求項８いずれか一項記載の半導体装置の製造方法。
【請求項１０】
前記半導体チップが、前記半導体チップ表面に形成される第２のパッド電極を有し、前記第２のユニットデバイスがＩ／Ｏ電極を有し、
前記第１および第２のユニットデバイス上に、前記第２のパッド電極と前記Ｉ／Ｏ電極とを電気的に接続する第２の配線を形成することを特徴とする請求項６ないし請求項９いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
ユビキタス社会の到来に向けて，携帯電話やＰＤＡなどの携帯情報端末に代表される無線通信機能を備える小型電子機器に対する期待が高まっている。そのため、より小型、軽量な電子機器の開発が行われている。今後はさらに多様なニーズに応えるため，その多機能化，高性能化に対する要求がさらに高まってくると予想される。
【０００３】
とりわけ，無線通信機器においては、ＬＳＩチップのみならず、受動部品等の異種デバイスの混載が必須となる。従って、これらの要求を満たすためには、単体のデバイス性能向上のみでは限界があり、異なる性能を備えるデバイスの集積化が必須となる。
【０００４】
しかしながら、例えば、受動部品の機能を備えるデバイスを、ＬＳＩチップ上に形成することは難しい。また、ＬＳＩチップと受動部品を基板上に集積化する方法では、集積化密度が小さいという問題があった。このため，受動部品やＬＳＩチップといった異種デバイスを高密度集積化し、ワンチップ化する技術が望まれている。
【０００５】
異種デバイスを集積化する手法には大きくわけて２つの方式がある。一つはシステムオンチップ（ＳＯＣ）と呼ばれるものであり、複数のデバイスを１チップ上に全て直接形成することにより集積化するという方式である。
【０００６】
この方式ではデバイスの集積度も高く、１チップ上で形成されていることからデバイス間のグローバル配線の微細化も可能となる。このため高集積化、高性能化、パッケージの薄化が可能である。
【０００７】
しかしながら、この方式では集積できるデバイスに制限がある。例えば、シリコン基板上にガリウムヒ素などの別の結晶材料からなるデバイスを形成することは、格子定数の違い、熱膨張率の違いなどから困難である。
【０００８】
また、ＬＳＩなどの高精細なデザインルールを必要とするデバイスと、低精細なデザインルールで形成されるデバイスを、同一工程で作製することは効率的でない。特に、新規デバイスを組み込む際には、全てのプロセスを変更することから、新規デバイス開発の際のコストが高く、開発期間も長くなるという問題がある。
【０００９】
もう一つの方式はシステムインパッケージ（ＳＩＰ）とよばれる手法である。これは各々のチップを別々に形成し、それぞれを分割してインターポーザと呼ばれる基板上に実装するものである。この方式では、各々のデバイスは個々に形成できるので、デバイスに対する制限が少ない。また、新規システムを開発する際にも既存のチップの利用が可能であり、開発コストが安く開発期間も短くすることができる。
【００１０】
一方、問題点としては、インターポーザとチップの間はボンディングワイヤやバンプなどで接続されるため、チップ配置の高密度化、配線の微細化、パッケージの薄化が難しいことがあげられる。
【００１１】
これらの課題を克服するため，新規の集積化技術が提案されてきた。例えば、各々独自の製造技術で形成された異種デバイスを検査，選別した後，異種デバイスをウェハ上に配置して再構築ウェハとして形成する。そして、その後、最先端の半導体プロセスを用いて，絶縁層及び微細な配線からなる再配線層を形成する。この技術は、既存のＳＩＰと異なり、インターポーザ基板を用いる必要はなく、また，デバイス間の接続を半導体プロセスによる微細配線にて行うことができる。このため，高集積化が可能である。
【００１２】
また，既存のＳＯＣとは異なり、異種デバイスの混載が可能である。従って、新規システム構築の際にも既存のデバイスを用いることができ、開発期間が短縮され、結果として開発コストの低減が可能となる。  
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許４５５９９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら，このような異種デバイスの高集積化を行う上で、とりわけ市販の半導体チップの一部はベアチップで入手することが難しい。このため、ベアチップが封止された半導体パッケージでしか入手できない。このため、このような新規の集積化技術を用いても占有面積が大きくなり、十分小さい半導体モジュールとして集積化することが難しいという問題がある。
【００１５】
また、例えば、裏面にグランド電極を備える半導体デバイスの場合、グランド電極への配線が難しくなるという問題がある。
【００１６】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、簡易なプロセスで形成され、集積度が高く安定した動作を実現する、異種デバイスが混載された半導体装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
実施の形態の半導体装置は、半導体チップ、半導体チップ裏面に接する裏面電極部、裏面電極部に一端が接続されるボンディングワイヤを有する第１のユニットデバイスと、第１のユニットデバイスと異なる機能を備える第２のユニットデバイスと、第１および第２のユニットデバイスを固定する樹脂層と、半導体チップ表面側の樹脂層上に形成され、ボンディングワイヤの他端に接続される第１の配線と、を備える。
【図面の簡単な説明】
【００１８】
【図１】実施の形態の半導体装置の模式図である。
【図２】実施の形態の作用の説明図である。
【図３】実施の形態の半導体装置の製造方法を示す模式図である。
【図４】実施の形態の半導体装置の製造方法を示す模式図である。
【図５】実施の形態の半導体装置の製造方法を示す模式図である。
【図６】実施の形態の半導体装置の製造方法を示す模式図である。
【図７】実施の形態の半導体装置の製造方法を示す模式図である。
【図８】半導体パッケージの分解写真である。
【図９】半導体パッケージの表面研削および側面切削前後の上面写真である。
【図１０】実施の形態の半導体装置の製造方法を示す模式図である。
【図１１】実施の形態の半導体装置の製造方法を示す模式図である。
【図１２】実施の形態の半導体装置の製造方法を示す模式図である。
【図１３】実施の形態の半導体装置の製造方法を示す模式図である。
【発明を実施するための形態】
【００１９】
以下、本明細書中、「電子デバイス（または単にデバイス）」とは、半導体パッケージ、チップスケールパッケージ（ＣＳＰ）、半導体チップあるいは受動部品等の電子部品を包括する概念である。
【００２０】
また、本明細書中、「半導体チップ」とは、表面に集積回路が形成されたシリコンなどのウェハを切断して形成した半導体片を言う。「半導体チップ」は、ベアチップ等も称される。
【００２１】
また、本明細書中、「半導体パッケージ」とは、半導体チップが、モールド樹脂等により封止された状態の製品を意味する。一般的にＬＳＩパッケージ、ＩＣパッケージなどと称されるものを含む。
【００２２】
そして、本明細書中、「ユニットデバイス」とは、異種デバイスを用いて混載デバイスを形成する際の個々のデバイスを意味する。例えば、「半導体パッケージ」を研削等で加工したＣＳＰ、あるいは「半導体チップ」そのもの、あるいは受動部品を意味する。
【００２３】
また、本明細書中、「Ｉ／Ｏ電極」とは、電子デバイスに設けられた入出力電極を意味する。Ｉ／Ｏ電極は、例えば、半導体チップ形成プロセス中に形成され、例えば、アルミニウム、アルミニウム合金、チタン、チタン合金等を材料とするパッド電極である。また、例えば、受動部品の電圧印加のためのリード等の金属端子である。
【００２４】
また、本明細書中、「ボンディングワイヤ」とは、半導体チップに設けられるパッド電極と、半導体パッケージの裏面電極部やリードフレームとを電気的に接続する線である。ボンディングワイヤには、ボンディングワイヤ形成時にパッド電極上に形成される金属のボール部（ボール電極）と線状のワイヤ部とを含む。なお、「ボンディングワイヤ」が表面研削等におり分離された状態も便宜上「ボンディングワイヤ」と称する。
【００２５】
以下、図面を用いて実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。
【００２６】
本実施の形態の半導体装置は、半導体チップ、半導体チップ裏面に接する裏面電極部、裏面電極部に一端が接続されるボンディングワイヤを有する第１のユニットデバイスと、上記第１のユニットデバイスと異なる機能を備える第２のユニットデバイスと、第１および第２のユニットデバイスを固定する樹脂層と、半導体チップ表面側の樹脂層上に形成され、ボンディングワイヤの他端に接続される第１の配線と、を備える。
【００２７】
本実施の形態の半導体装置では、上記構成を備えることにより、裏面電極部につながるボンディングワイヤのワイヤ部に対し、半導体デバイス表面側で電気的接続をとることが可能となる。したがって、異種デバイス混載の際に、半導体デバイスの裏面電極部へ電圧印加するための配線形成が容易になる。
【００２８】
図１は、本実施の形態の半導体装置の模式図である。図１（ａ）が断面図、図１（ｂ）が上面図、図１（ｃ）が第１のユニットデバイスの拡大図である。図１（ａ）は、図１（ｂ）のＡＡ断面図である。
【００２９】
本実施の形態の半導体装置１００は、第１のユニットデバイス１０と、第２のユニットデバイス２０が、有機樹脂の樹脂層１２で固定される混載デバイスである。第１のユニットデバイス１０と第２のユニットデバイスの表面は、略同一の平面にある。
【００３０】
第１のユニットデバイス１０は、能動部品である。第１のユニットデバイス１０は、例えば、ＬＳＩチップである半導体チップ１４、半導体チップ１４裏面に接する裏面電極部１６、裏面電極部１６に一端が接続されるボンディングワイヤのワイヤ部１８ａを備える半導体デバイスである。第１のユニットデバイス１０は、半導体パッケージの表面を研削加工し、かつ、側面を切削加工することで半導体チップ１４に近いサイズに作製された、いわゆるチップスケールパッケージ（ＣＳＰ）である。
【００３１】
なお、半導体チップ１４の集積回路やパッド電極が形成される側を半導体チップ１４の表面、反対側を半導体チップ１４の裏面と称するものとする。
【００３２】
半導体チップ１４は、例えば、シリコンを基板として形成される半導体デバイスである。
【００３３】
また、半導体チップ１４は、半導体チップ１４表面に第１のパッド電極２２と第２のパッド電極２４を備えている。第１のパッド電極２２上には、第１のユニットデバイス１０が半導体パッケージから加工される前は、ワイヤ部１８ａに接続されていた金属のボール部１８ｂと、ボール部につながるワイヤ部１８ｃとが形成されている。第１のパッド電極２２は、例えば、グランド電位印加用のパッド電極である。また、例えば、裏面電極部１６にもグランド電位が印加される。
【００３４】
また、第２のパッド電極２４上には、金属のボール部３８ａと、ボール部３８ａにつながるワイヤ部３８ｂが、形成されている。第２のパッド電極２４は、例えば、半導体チップ１４の入出力信号用のパッド電極である。
【００３５】
半導体チップ１４、ワイヤ部１８ａ、ボール部１８ｂ、ワイヤ部１８ｃ、ボール部３８ａ、ワイヤ部３８ｂは樹脂で封止されている。この樹脂は、第１のユニットデバイス１０が半導体パッケージであった時のモールド樹脂である。
【００３６】
第２のユニットデバイス２０は、第１のユニットデバイス１０と異なる機能を備える。例えば、コンデンサや抵抗器あるいはコイル等の受動部品である。第２のユニットデバイス２０は、入出力のためのＩ／Ｏ電極２６を備えている。
【００３７】
第１のユニットデバイス１０と第２のユニットデバイス２０は、樹脂層１２により固定される。樹脂層１２は、第１のユニットデバイス１０と、第２のユニットデバイス２０との裏面側を覆う形状となっている。樹脂層１２の材料は、特に限定されるものではないが、例えば、エポキシ樹脂である。
【００３８】
第１のユニットデバイス１０、第２のユニットデバイス２０、および樹脂層１２上には、絶縁層２８、第１の配線３０、および第２の配線３２を含む配線層３６が設けられている。配線層３６は、半導体チップ１４の表面側に設けられている。なお、配線層３６は、複数の絶縁層と複数の配線の積層構造で形成される多層配線層であってもかまわない。
【００３９】
第１の配線３０、第２の配線３２には、例えば、半導体装置１００のＩ／Ｏ電極となる、パッド部が端部に形成されている。
【００４０】
ボンディングワイヤのワイヤ部１８ａは一端が裏面電極部１６に接続される。そして、ワイヤ部１８ａの他端は、第１の配線３０に接続される。これにより、第１の配線３０とワイヤ部１８ａを介して、裏面電極部１６に電圧を印加することが可能になる。この電圧は例えば、グランド電位である。また、例えば、Ｖｃｃ等の電源電圧であってもかまわない。
【００４１】
ここで、上述のように、第１のユニットデバイス１０が、半導体チップ表面１４に形成される第１のパッド電極２２を備え、第１の配線３０が第１のパッド電極２２に電気的に接続されることが好ましい。グランド電極部１６と半導体チップ１４に共通して電位、例えば、グランド電位が与えられるため、デバイス動作が安定するからである。
【００４２】
また、この際、第１のユニットデバイス１０が第１のパッド電極２２上に金属のボール部１８ｂとボール部１８ｂにつながるワイヤ部１８ｃとを備え、第１の配線３０が、ボール部１８ｂではなく、ワイヤ部１８ｃと接触することにより第１のパッド電極２２と電気的に接続されることが望ましい。第１のユニットデバイス１０形成の際に、ボール部１８ｂを露出させるよう表面研削を行うと、プロセスばらつきにより表面に露出する金属部の面積が大きく変動する。このため、第１の配線３０との接触抵抗がばらつく恐れがある。
【００４３】
これに対し、ワイヤ部１８ｃを狙って露出させる場合は、表面研削のプロセスマージンが広くなるため、露出する金属部の面積の変動が小さい。したがって、第１の配線３０との接触抵抗のばらつきを抑制することが可能となる。
【００４４】
上述のように、半導体チップ１４は、半導体チップ１４表面に形成される第２のパッド電極２４を備えている。また、第２のユニットデバイス２０がＩ／Ｏ電極２６を備えている。そして、第２の配線３２が、第２のパッド電極２４と第Ｉ／Ｏ電極２６とを電気的に接続している。このように、配線層３６により、混載された異種デバイス間が、接続されることになり、半導体装置１００が１個の混載デバイスとして機能する。
【００４５】
図２は、実施の形態の作用の説明図である。図２（ａ）が本実施の形態、図２（ｂ）は比較する形態のユニットデバイスを示す。
【００４６】
例えば、半導体チップ１４を含む半導体パッケージを加工して、半導体チップ１４を含むユニットデバイスを作製する場合、混載デバイスの面積を小さくする観点からは、ユニットデバイスの仕上がりサイズができるだけ小さくなることが望ましい。このため、半導体パッケージをダイシング等により加工する際、出来るだけ半導体チップ１４の端部に近い領域をダイシング等により切断することが望ましい。
【００４７】
もっとも、図２（ｂ）のように、ワイヤ部１８ａの裏面電極部１６との接続部まで削ると、裏面電極部１６への電位を印加することが困難になる。そのため、裏面電極部１６には電位を与えず浮遊電位とするか、あるいは、ユニットデバイスの混載後に、例えば、半導体チップ１４の表面側から裏面電極部１６へ到達するビアプラグ等の配線を別途形成することになる。前者の場合は、半導体装置１００の動作が不安定になることが懸念される。また、後者の場合は、半導体装置１００形成のプロセスが複雑となり、製品歩留りの低下や、製造コストの増大が懸念される。
【００４８】
実施の形態では、図２（ａ）のように、ワイヤ部１８ａの裏面電極部１６への接続部を、ユニットデバイス内に保存する構造により、上述の浮遊電位、および、配線形成の問題を解決している。
【００４９】
次に、実施の形態の半導体装置の製造方法について、説明する。本実施の形態の半導体装置の製造方法は、半導体チップ、半導体チップ裏面に接する裏面電極部、半導体チップ上の第１のパッド電極と裏面電極部とを接続するボンディングワイヤが樹脂封止された複数の半導体パッケージを準備し、複数の半導体パッケージを基板上に配置して接着し、半導体チップ表面側から半導体パッケージを研削し、ボンディングワイヤを露出させ、複数の半導体パッケージの周囲を、ボンディングワイヤと裏面電極部との接触部が半導体チップ側に残存するよう切削して個別化し、複数の第１のユニットデバイスを形成し、半導体チップと異なる機能を備える第２のユニットデバイスを準備し、第１のユニットデバイスと第２のユニットデバイスを並べて樹脂で封止し、第１のユニットデバイス上に、研削により露出したボンディングワイヤの、裏面電極部に接続される側の端部に接続される第１の配線を形成する。
【００５０】
図３〜図７は、実施の形態の半導体装置の製造方法を示す模式図である。図３（ａ）、図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）が断面図である。そして、図３（ｂ）、図４（ｂ）、図５（ｂ）、図６（ｂ）、図７（ｂ）が１個のデバイスを示す上面図である。
【００５１】
図３〜図７は、図１における第１のユニットデバイス１０を半導体パッケージから作製する際の製造方法を示している。半導体パッケージから作製される第１のユニットデバイス１０を、チップスケールパッケージ（ＣＳＰ）とも称する。
【００５２】
まず、図３に示すように、半導体チップ１４、半導体チップ１４裏面に接する裏面電極部１６、半導体チップ１４上の第１のパッド電極２２と裏面電極部１６とを接続するボンディングワイヤ１８が樹脂封止された複数の半導体パッケージ１１を準備する。
【００５３】
半導体チップ１４は、金（Ａｕ）等から構成されるボンディングワイヤ１８によりパッド電極２２を介して裏面電極部１６に接続される。また、半導体チップ１４は、ボンディングワイヤ３８により、パッド電極２４を介してリードフレームの信号用端子４０と電気的に接続される。半導体チップ１４およびボンディングワイヤ１８、３８は、モールド樹脂（封止樹脂）４２で封止されている。
【００５４】
次に、図４に示すように、例えば、透明ガラスやシリコンの基板５０を準備する。基板５０は、例えばウェハ形状をしている。
【００５５】
次に、複数の半導体パッケージ１１を、基板５０上に形成された粘着層５２上にマトリックス状に配置する。配置には、例えば、チップマウンターまたはフリップチップボンダーを用いる。粘着層５２にかえて接着剤等を用いることも可能である。
【００５６】
次に、図５（ａ）に示すように複数の半導体パッケージ１１表面を、半導体チップ１４の表面側から機械研削法により研削する。例えば、研削の前に複数の半導体パッケージ１１の間を印刷法等により樹脂封止して固定してもかまわない。
【００５７】
研削により、少なくともボンディングワイヤ１８、３８のワイヤ部が表面に露出するようにする。これにより、ボンディングワイヤ１８のワイヤ部はワイヤ部１８ａとワイヤ部１８ｃ、ボンディングワイヤ３８のワイヤ部はワイヤ部３８ｂとワイヤ部３８ｃに分断される。なお、ボンディングワイヤ１８、３８のボール部が露出するまで表面研削を行うことも可能である。
【００５８】
図５（ｂ）にボンディングワイヤの露出部を示す。例えば、黒丸、黒楕円部がグランド電位のボンディングワイヤ、白丸、白楕円部が入出力信号用のボンディングワイヤである。なお、図５（ａ）は、図５（ｂ）のＢＢ断面である。
【００５９】
この際、表面に露出する金属部の面積を安定化させるため、ボンディングワイヤ１８、３８の金属のボール部１８ｂ、３８ａは露出されないよう研削することが望ましい。
【００６０】
機械研削は＃６００以上の砥石を用いて行うことが平坦の研磨面を確保する観点から望ましい。さらに、例えば１μｍ粒径のアルミナ粒子を含む研磨液を含む研磨シートで表面研磨を行い、表面平坦性を確保することが望ましい。
【００６１】
次に、図６の太点線で示すように、複数の半導体パッケージ１１の周囲を、ボンディングワイヤ１８ａと裏面電極部１６との接触部が半導体チップ１４側に残存するよう切削する。
【００６２】
そして、図７に示すように、切削後に粘着層５２からデバイスを剥離して個別化し、複数の第１のユニットデバイス１０を形成する。すなわち、複数の半導体パッケージ１１を集積した基板５０を、ダイシング装置を用いて分割し、第１のユニットデバイス１０に変換する。
【００６３】
以上のようにして、裏面電極部１６への電圧印加が容易で、半導体チップ１４とほぼ同等のサイズのＣＳＰが実現される。
【００６４】
本実施の形態では、図７（ｂ）から明らかなように、第１のユニットデバイス１０に、裏面電極部１６に接続されるボンディングワイヤが、上下左右４本（図７（ｂ）中、黒楕円部）残存している。このように裏面電極１６に接続されるボンディングワイヤを複数本残存させることにより、裏面電極部１６に対する電圧印加における信頼性向上、歩留り向上、接続抵抗の低下が実現できるため望ましい。
【００６５】
図８は、実際の半導体パッケージの分解写真である。図８（ｂ）が、図８（ａ）の四角枠内の拡大写真である。半導体チップと信号用端子が信号用ボンディングワイヤで接続されている。また、また、半導体チップと裏面電極部がグランド用ボンディングワイヤで接続されている。ボンディングワイヤは金（Ａｕ）線である。信号用端子と裏面電極部がリードフレームを構成している。
【００６６】
図９は、実際の半導体パッケージの表面研削および側面切削前後の上面写真である。図７（ａ）が半導体パッケージの表面研削前の写真である。図７（ｂ）が半導体パッケージの表面研削後の写真である。ボンディングワイヤが表面に露出していることがわかる。図７（ｃ）は、半導体パッケージの表面研削後の拡大写真である。１点鎖線がダイシングによる切削の予定ラインである。白線枠内が、裏面電極部に接続されるボンディングワイヤの露出部である。図７（ｄ）が、ダイシングによって作製されたＣＳＰの写真である。
【００６７】
図１０〜図１３は、実施の形態の半導体装置の製造方法を示す模式図である。図１０、１１（ａ）、図１２（ａ）、図１３（ａ）が断面図である。そして、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）が上面図である。
【００６８】
図１０〜図１４は、第１のユニットデバイス１０と第２のユニットデバイス２０を混載して半導体装置１００を作製する際の製造方法を示している。
【００６９】
まず、図１０に示すように、第１のユニットデバイス１０と、第１のユニットデバイス１０と異なる機能を備える第２のユニットデバイス２０を準備する。第２のユニットデバイスは、例えば、コンデンサや抵抗器あるいはコイル等の受動部品である。第２のユニットデバイス２０は、入出力のためのＩ／Ｏ電極２６を備えている。
【００７０】
そして、透明ガラスやシリコンの基板５０を準備する。基板５０は、例えばウェハ形状をしている。
【００７１】
次に、複数の第１のユニットデバイス１０と複数の第２のユニットデバイス２０を並べて、基板５０上に形成された粘着層５２上にマトリックス状に配置する。この際、第１のユニットデバイス１０と第２のユニットデバイス２０の表面側、すなわち、パッド電極やＩ／Ｏ電極２６が、基板５０側となるよう基板５０上に配置する。なお、図１０〜図１４では、複数の第１のユニットデバイス１０と複数の第２のユニットデバイス２０のうち、１組のみの断面を示している。
【００７２】
第１のユニットデバイス１０と第２のユニットデバイス２０の配置には、例えば、チップマウンターまたはフリップチップボンダーを用いる。粘着層５２にかえて接着剤等を用いることも可能である。
【００７３】
次に、配置した複数の第１のユニットデバイス１０と複数の第２のユニットデバイス２０を、有機樹脂の樹脂層１２で固定する。樹脂層１２の形成は、例えば、真空印刷装置を用いてエポキシ樹脂で封止することにより行う。
【００７４】
次に、図１１に示すように、樹脂層１２が硬化した後、固定された複数の第１のユニットデバイス１０と複数の第２のユニットデバイス２０を、基板５０から粘着層５２部分で剥離する。なお、図１１（ａ）は図１１（ｂ）のＡＡ断面図である。
【００７５】
次に、公知の半導体プロセスを用いて第１のユニットデバイス１０、第２のユニットデバイス２０および樹脂層１２上に配線層を形成する。まず、図１２に示すように、第１のユニットデバイス１０、第２のユニットデバイス２０および樹脂層１２上に絶縁層２８を形成する。そして、ボンディングワイヤ１８、３８の露出部およびＩ／Ｏ電極２６の露出部上の絶縁層２８に、開口部６０を設ける。
【００７６】
次に、図１３に示すように、公知の半導体プロセスを用いて、第１の配線３０および第２の配線３２を形成する。絶縁層２８、第１の配線３０および第２の配線３２で配線層３６が形成される。
【００７７】
第１の配線３０または第２の配線３２により、絶縁層２８に設けられた開口部６０が埋め込まれる。第１の配線３０および第２の配線３２は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の金属、あるいは、これらの合金、あるいは、これらの積層構造である。
【００７８】
第１の配線３０は、第１のユニットデバイス１０上に、研削により露出したボンディングワイヤ１８の、裏面電極部１６に接続する側の端部に接続される。そして、図１３（ａ）に示されるように、第１の配線３０を、研削により露出したボンディングワイヤ１８の、第１のパッド電極２２側の端部にも接続するよう形成することが、半導体チップ１４内のグランド電位を安定化させる観点から望ましい。
【００７９】
また、第２の配線３２は、第２のパッド電極２４とＩ／Ｏ電極２６とを電気的に接続する。
【００８０】
そして、半導体チップ１４のグランド電位に接続されるべきＩ／Ｏ電極（パッド電極）および裏面電極部１６は、すべて、第１の配線３０によって共通化されている。したがって、半導体チップ１４のグランド電位が安定化する。
【００８１】
その後、図１３（ａ）（ｂ）に太点線で示すダイシング予定ラインに沿って分割し、図１に示す、異種デバイスが混載された半導体装置１００が形成される。
【００８２】
以上、実施の形態によれば、簡易なプロセスで形成され、集積度が高く安定した動作を実現する、異種デバイスが混載された半導体装置および半導体装置の製造方法を提供することが可能になる。
【００８３】
なお、実施の形態においては、第２のユニットデバイスが受動部品である場合を例に説明したが、第２のユニットデバイスは必ずしも受動部品に限られることはなく、トランジスタやＬＳＩのような能動部品であってもかまわない。
【００８４】
また、半導体チップについてシリコンを基板とする場合を例に説明したが、シリコンに限らずゲルマニウム、ガリウムヒ素等、その他の半導体基板を用いるものであってもかまわない。
【００８５】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。
【００８６】
そして、実施の形態の説明においては、半導体装置および半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置および半導体装置の製造方法に関わる要素を適宜選択して用いることができる。
【００８７】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置および半導体装置の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００８８】
１０      第１のユニットデバイス
１１      半導体モジュール
１２      樹脂層
１４      半導体チップ
１６      裏面電極部
１８      ボンディングワイヤ
１８ａ    ワイヤ部
１８ｂ    ボール部
１８ｃ    ワイヤ部
２０      第２のユニットデバイス
２２      第１のパッド電極
２４      第２のパッド電極
２６      Ｉ／Ｏ電極
３０      第１の配線
３２      第２の配線
３８      ボンディングワイヤ
３８ａ    ボール部
３８ｂ    ワイヤ部
１００    半導体装置
【図１】
2014072473.tif 000003
【図２】
2014072473.tif 000004
【図３】
2014072473.tif 000005
【図４】
2014072473.tif 000006
【図５】
2014072473.tif 000007
【図６】
2014072473.tif 000008
【図７】
2014072473.tif 000009
【図１０】
2014072473.tif 000010
【図１１】
2014072473.tif 000011
【図１２】
2014072473.tif 000012
【図１３】
2014072473.tif 000013
【図８】
2014072473.tif 000014
【図９】
2014072473.tif 000015