(57)【要約】【課題】従来技術と比較して高精度の周波数制御電圧感度調整と周波数制御電圧感度ばらつき補正を行うことが可能な発振回路、振動デバイス、電子機器、移動体、振動デバイスの調整方法及び感度調整回路を提供すること。【解決手段】発振回路１は、Ｔ１端子と、Ｔ２端子と、一端がＴ１端子に接続されており、周波数制御信号に応じて容量値が変化する可変容量素子２０と、一端がＴ２端子に接続されており、周波数制御信号に応じて容量値が変化する可変容量素子２２と、Ｔ１端子に接続されている負荷容量回路３０と、Ｔ２端子に接続されている負荷容量回路２０と、を含み、周波数制御信号に応じた周波数で発振素子３を発振させる。発振回路１は、設定情報に応じて、負荷容量回路３０の容量値、負荷容量回路４０の容量値、基準電圧ＶＲＥＦＢ（Ｔ１端子の電位）及び基準電圧ＶＲＥＦＣ（Ｔ２端子の電位）が調整可能である。【選択図】図１
2014072715.tif 000002
【特許請求の範囲】
【請求項１】
周波数制御信号に応じた周波数で発振素子を発振させるための発振回路であって、
端子と、
一端が前記端子に接続されており、前記周波数制御信号に応じて容量値が変化する可変容量素子と、
前記端子に接続されている負荷容量回路と、を含み、
設定情報に応じて、前記負荷容量回路の容量値と前記端子の電位とが調整可能である、発振回路。
【請求項２】
請求項１において、
前記設定情報に応じた基準電圧を生成し、前記端子に前記基準電圧を供給する基準電圧調整回路を含み、
前記可変容量素子の他端に前記周波数制御信号が供給される、発振回路。
【請求項３】
請求項１又は２において、
前記負荷容量回路の容量値と前記端子の電位とが、前記設定情報に応じて個別に変更される、発振回路。
【請求項４】
請求項１又は２において、
前記負荷容量回路の容量値と前記端子の電位とが、前記設定情報に応じて連動して変更される、発振回路。
【請求項５】
請求項１乃至４のいずれか一項に記載の発振回路と、
当該発振回路により発振する発振素子と、を含む、振動デバイス。
【請求項６】
請求項１乃至４のいずれか一項に記載の発振回路を含む、電子機器。
【請求項７】
請求項１乃至４のいずれか一項に記載の発振回路を含む、移動体。
【請求項８】
端子と、一端が前記端子に接続されており、周波数制御信号に応じて容量値が変化する可変容量素子と、前記端子に接続されている負荷容量回路とを含み、前記周波数制御信号に応じた周波数で発振素子を発振させるための発振回路と、前記発振素子とを備えた振動デバイスの調整方法であって、
前記周波数制御信号の３点以上の信号値に対してそれぞれ前記振動デバイスの周波数を測定する周波数測定ステップと、
前記周波数測定ステップの測定結果に基づいて、前記周波数制御信号の３点以上の信号値に対してそれぞれ前記振動デバイスの周波数制御電圧感度を計算する感度計算ステップと、
前記感度計算ステップの計算結果に応じて、前記振動デバイスの周波数制御電圧感度が許容範囲に含まれるように、前記負荷容量回路の容量値及び前記端子の電位の少なくとも１つを調整する感度調整ステップと、を含む、振動デバイスの調整方法。
【請求項９】
周波数制御信号に応じて可変容量素子の容量値を変化させることにより周波数が変化する振動デバイスの周波数制御電圧感度を調整するための感度調整回路であって、
前記可変容量素子の一端を接続するための端子と、
前記端子に接続されている負荷容量回路と、を含み、
設定情報に応じて、前記負荷容量回路の容量値と前記端子の電位とが調整可能である、感度調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、振動デバイス、電子機器、移動体、振動デバイスの調整方法及び感度調整回路に関する。
【背景技術】
【０００２】
制御電圧に応じて発振周波数を変化させることができる電圧制御型発振器（ＶＣＯ：Voltage Controlled Oscillator）が広く知られており、様々な用途に使用されている。その中でも、水晶振動子を用いた電圧制御型水晶発振器（ＶＣＸＯ：Voltage Controlled X’tal Oscillator）は、周波数安定度が高く、様々な用途に使用されている。
【０００３】
一般に、電圧制御型発振器（ＶＣＯ）では、周波数制御電圧（Ｖｃ）の変化量に対する周波数の変化量として定義される周波数制御電圧感度（Ｖｃ感度）が高すぎると周波数調整の分解能が劣化し、Ｖｃ感度が低すぎると周波数調整の可能な範囲が不足するため、Ｖｃ感度が所望の大きさであることが求められる。ところが、実際には、製造因等により個々の電圧制御型発振器のＶｃ感度は同じではないため、電圧制御型発振器毎にＶｃ感度の調整が必要になる。
【０００４】
また、振動子感度の異なる複数種類の振動子への対応を可能とする場合にもＶｃ感度の調整が必要である。振動子感度ＳＸｔａｌ、周波数制御電圧感度（Ｖｃ感度）ＳＶ、調整周波数ΔＦは、それぞれ以下の式（１）〜（３）で計算される。
【０００５】
【数１】
2014072715.tif 000003
【０００６】
【数２】
2014072715.tif 000004
【０００７】
【数３】
2014072715.tif 000005
【０００８】
式（１）〜（３）において、Ｃ０は振動子並列容量、Ｃ１は振動子直列容量、ＣＬは発振器負荷容量、ＶＣは周波数調整電圧である。
【０００９】
式（１）〜（３）より、振動子感度の異なる複数種類の振動子に対応させようとすると、周波数制御電圧Ｖｃのゲイン調整、ＣＬの調整、もしくはΔＣＬ／ΔＶｃの調整を行う必要がある。
【００１０】
従来、例えば特許文献１に記載されているように、振動子の入力側と出力側に接続される負荷容量の値を変更することでＣＬの大きさを変更し、これによりＶｃ感度を調整することが一般に行われている。
【００１１】
図１９（Ａ）及び図１９（Ｂ）は、それぞれ増幅素子としてインバーター又はバイポーラトランジスターを用いた従来の発振器の回路図である。いずれの場合も、振動子の両端（増幅素子の両端）には、周波数制御電圧Ｖｃに応じて容量値が変化する可変容量素子（バラクター）と、複数の容量素子及び複数のスイッチによって構成される容量バンクが接続されており、メモリーに記憶されている設定値に応じて容量バンクの容量値を調整することで、Ｖｃ感度が所望の大きさになるように調整される。
【００１２】
可変容量素子の両端の電位差の変化量に対する容量値の変化量は、両端の電位差がある電位差Ｖｔの時に最大となる。従って、増幅素子の入力側の可変容量素子によるＶｃ感度は、制御電圧Ｖｃが増幅素子の入力側の電位Ｖ１からＶｔだけずれた時に最大となる。一方、増幅素子の出力側の可変容量素子によるＶｃ感度は、制御電圧Ｖｃが増幅素子の出力側の電位Ｖ２からＶｔだけずれた時に最大となる。発振器全体としてのＶｃ感度は、これら２つのＶｃ感度を合成したものであり、Ｖ１とＶ２の電位差に応じた特性となる。なお、Ｖｔは可変容量素子の特性によって変化するが、以下では、説明を簡単にするためにＶｔ＝０として説明する。
【００１３】
図２０（Ａ）は、振動子感度が高い振動子を使用する場合のＶｃ感度調整前後の周波数制御電圧Ｖｃと調整周波数との関係の一例を表す図であり、図２０（Ｂ）は、図２０（Ａ）に対応する、周波数制御電圧ＶｃとＶｃ感度との関係の一例を表す図である。
【００１４】
図２０（Ａ）及び図２０（Ｂ）の例では、負荷容量を大きくすることで、周波数制御電圧Ｖｃを０．９Ｖを中心としてΔＶの範囲で変化させた時、公称周波数に対して−１５ｐｐｍ〜＋１５ｐｐｍの範囲で周波数が変化するように、Ｖｃ感度を調整している。図２０（Ｂ）に示すように、増幅素子の入力側と出力側の各可変容量素子によるＶｃ感度は、それぞれ周波数制御電圧ＶｃがＶ１とＶ２の時にピークとなるが、調整後のピーク値は調整前のピーク値よりも低くなっている。これにより、周波数制御電圧Ｖｃの変動範囲ΔＶに対して、発振器全体としてのＶｃ感度を目標値の５０ｐｐｍ／Ｖ付近の値にすることができている。このように、従来の調整方法によれば、振動子感度が高い振動子を使用する場合には、振動子感度が高くなった分だけ負荷容量値を大きくすることで、Ｖｃ感度を目標値に調整することができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平９−１０２７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ところで、電圧制御発振器（ＶＣＯ）の出力信号における位相ノイズは、次式（４）で与えられるＳＳＢ位相ノイズ換算式で計算される。
【００１７】
【数４】
2014072715.tif 000006
【００１８】
式（４）において、ｆ０は共振周波数、ｆ１は離調周波数、ＱＬはローデッドＱ、ｆαはコーナー周波数、Ｆはノイズフィギュア、Ｋはボルツマン定数、Ｔは周囲温度、Ｐ０は
発振電力、ＶｃｎｏｉｓｅはＶｃノイズである。
【００１９】
式（４）より、Ｖｃノイズ（Ｖｃｎｏｉｓｅ）を一定とすると、Ｖｃ感度（ＳＶ）が低いほど位相ノイズが小さくなることから、最近では、位相ノイズを下げるために発振器を低いＶｃ感度に調整して使用する用途もあり、低Ｖｃ感度への調整が必要となる場合がある。
【００２０】
図２１（Ａ）は、発振器を低Ｖｃ感度で使用する場合のＶｃ感度調整前後の周波数制御電圧Ｖｃと調整周波数との関係の一例を表す図であり、図２１（Ｂ）は、図２１（Ａ）に対応する、周波数制御電圧ＶｃとＶｃ感度との関係の一例を表す図である。
【００２１】
図２１（Ａ）及び図２１（Ｂ）の例では、調整前は、Ｖｃ感度が５０ｐｐｍ／Ｖであり、周波数制御電圧Ｖｃを０．９Ｖを中心としてΔＶＡの範囲で変化させた時、公称周波数に対して−１５ｐｐｍ〜＋１５ｐｐｍの範囲で周波数が変化している。負荷容量を大きくすることでＶｃ感度を目標値の４０ｐｐｍまで低下させるように調整すると、調整後は、周波数制御電圧Ｖｃを０．９Ｖを中心としてΔＶＢの範囲で変化させた時、公称周波数に対して−１５ｐｐｍ〜＋１５ｐｐｍの範囲で周波数が変化する。つまり、Ｖｃ感度を低下させると、周波数調整範囲を一定に保つためには、周波数制御電圧Ｖｃの変動範囲を大きくする必要がある。図２１（Ｂ）に示すように、周波数制御電圧Ｖｃの変動範囲ΔＶＢに対して、その中心の０．９Ｖ付近ではＶｃ感度を目標値の４０ｐｐｍ／Ｖ付近の値にすることができているが、低電圧側と高電圧側でのＶｃ感度の低下が大きくなっている。このように、従来の調整方法によれば、発振器を低Ｖｃ感度で使用する場合には、負荷容量値を大きくすることでＶｃ感度を低下させても周波数制御電圧Ｖｃの所望の範囲でＶｃ感度が一定にならず、ばらつくことになる。このＶｃ感度のばらつきは、発振器の安定した動作の妨げやＣ／Ｎなどの特性劣化の要因となる。
【００２２】
さらに、振動子特性や発振段電流のずれ等により入出力の振幅電圧が発振器毎に異なる場合や、発振器の低消費電力化を実現するために発振振幅を小さくして使用する場合もあり、発振振幅の大きさによらずＶｃ感度の調整を精度よく行えることが求められる。
【００２３】
図２２（Ａ）及び図２２（Ｂ）に示すように、発振振幅の大きさはＶｃ感度の特性に影響する。図２２（Ａ）は、発振振幅を変えた時の可変容量素子の両端の電位差と容量との関係の一例を表す図であり、図２２（Ｂ）は、発振振幅を変えた時の周波数制御電圧ＶｃとＶｃ感度との関係の一例を表す図である。
【００２４】
図２２（Ａ）に示すように、発振振幅が小さいほど可変容量素子の容量変化の傾きが大きくなり、その結果、図２２（Ｂ）に示すように、発振振幅が小さいほどＶｃ感度が大きくなるが、直線性は悪くなる。
【００２５】
図２３（Ａ）は、発振器を小さい発振振幅で使用する場合のＶｃ感度の調整前後の周波数制御電圧Ｖｃと調整周波数との関係の一例を表す図であり、図２３（Ｂ）は、図２３（Ａ）に対応する、周波数制御電圧ＶｃとＶｃ感度との関係の一例を表す図である。
【００２６】
図２３（Ａ）及び図２３（Ｂ）の例では、負荷容量を大きくすることで、周波数制御電圧を０．９Ｖを中心としてΔＶの範囲で変化させた時、公称周波数に対して−１５ｐｐｍ〜＋１５ｐｐｍの範囲で周波数が変化するように調整している。図２３（Ｂ）に示すように、周波数制御電圧Ｖｃの変動範囲ΔＶに対して、Ｖｃ感度を目標値の５０ｐｐｍ／Ｖ付近の値に低下させることはできているが、直線性は向上していない。このように、従来の調整方法によれば、発振振幅が小さい場合には、負荷容量値を大きくすることでＶｃ感度を低下させても周波数制御電圧Ｖｃの所望の範囲でＶｃ感度が一定にならず、ばらつくこ
とになる。このＶｃ感度のばらつきは、発振器の安定した動作の妨げやＣ／Ｎなどの特性劣化の要因となる。
【００２７】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、従来技術と比較して高精度の周波数制御電圧感度調整と周波数制御電圧感度ばらつき補正を行うことが可能な発振回路、振動デバイス、電子機器、移動体、振動デバイスの調整方法及び感度調整回路を提供することができる。
【課題を解決するための手段】
【００２８】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【００２９】
［適用例１］
本適用例に係る発振回路は、周波数制御信号に応じた周波数で発振素子を発振させるための発振回路であって、端子と、一端が前記端子に接続されており、前記周波数制御信号に応じて容量値が変化する可変容量素子と、前記端子に接続されている負荷容量回路と、を含み、設定情報に応じて、前記負荷容量回路の容量値と前記端子の電位とが調整可能である。
【００３０】
設定情報は、発振回路の内部の記憶部に記憶されていてもよいし、発振回路の外部端子から入力されてもよい。
【００３１】
本適用例に係る発振回路は、設定情報に応じて、負荷容量回路の容量値だけでなく、可変容量素子の一端の電位も調整可能である。従って、本適用例に係る発振回路を含む振動デバイスの周波数制御電圧感度の調整は、負荷容量回路の容量値のみ調整する従来手法と比較して、調整の自由度が高く、より高精度な調整が可能となる。
【００３２】
［適用例２］
上記適用例に係る発振回路は、前記設定情報に応じた基準電圧を生成し、前記端子に前記基準電圧を供給する基準電圧調整回路を含み、前記可変容量素子の他端に前記周波数制御信号が供給されるようにしてもよい。
【００３３】
本適用例に係る発振回路は、設定情報に応じて、負荷容量回路の容量値だけでなく、可変容量素子に供給される基準電圧も調整可能である。このように、可変容量素子に供給される基準電圧を調整可能とすることで、周波数制御電圧の所望の範囲における周波数制御電圧感度を一定にしやすくなる。これにより、従来手法と比較してより高精度の周波数制御電圧感度調整と周波数制御電圧感度ばらつき補正が可能となる。
【００３４】
［適用例３］
上記適用例に係る発振回路において、前記負荷容量回路の容量値と前記端子の電位とが、前記設定情報に応じて個別に変更されるようにしてもよい。
【００３５】
本適用例に係る発振回路によれば、本適用例に係る発振回路を含む振動デバイスの周波数制御電圧調整をより柔軟に行うことができるので、当該振動デバイスの使用条件が変わっても高精度の周波数制御電圧感度調整と周波数制御電圧感度ばらつき補正が可能となる。
【００３６】
［適用例４］
上記適用例に係る発振回路において、前記負荷容量回路の容量値と前記端子の電位とが、前記設定情報に応じて連動して変更されるようにしてもよい。
【００３７】
本適用例に係る発振回路によれば、本適用例に係る発振回路を含む振動デバイスのあらかじめ決められた複数の使用条件の各々に対して、設定値を変更するだけで最適な周波数制御電圧感度特性が得られるようにすることが可能となる。また、設定情報のビット数を削減することができる。
【００３８】
［適用例５］
本適用例に係る振動デバイスは、上記のいずれかの発振回路と、当該発振回路により発振する発振素子と、を含む。
【００３９】
振動デバイスは、例えば、発振素子として振動子を備えた発振器や発振素子として振動型のセンシング素子を備えた物理量センサー等である。
【００４０】
本適用例に係る振動デバイスによれば、様々な使用条件に応じて、それぞれ最適な周波数制御電圧感度特性が得られるようにすることが可能となる。
【００４１】
［適用例６］
本適用例に係る電子機器は、上記のいずれかの発振回路を含む。
【００４２】
［適用例７］
本適用例に係る移動体は、上記のいずれかの発振回路を含む。
【００４３】
［適用例８］
本適用例に係る振動デバイスの調整方法は、端子と、一端が前記端子に接続されており、周波数制御信号に応じて容量値が変化する可変容量素子と、前記端子に接続されている負荷容量回路とを含み、前記周波数制御信号に応じた周波数で発振素子を発振させるための発振回路と、前記発振素子とを備えた振動デバイスの調整方法であって、前記周波数制御信号の３点以上の信号値に対してそれぞれ前記振動デバイスの周波数を測定する周波数測定ステップと、前記周波数測定ステップの測定結果に基づいて、前記周波数制御信号の３点以上の信号値に対してそれぞれ前記振動デバイスの周波数制御電圧感度を計算する感度計算ステップと、前記感度計算ステップの計算結果に応じて、前記振動デバイスの周波数制御電圧感度が許容範囲に含まれるように、前記負荷容量回路の容量値及び前記端子の電位の少なくとも１つを調整する感度調整ステップと、を含む。
【００４４】
本適用例に係る振動デバイスの調整方法によれば、周波数制御信号の３点以上の信号値に対して計算した周波数制御電圧感度を用いて、負荷容量回路の容量値及び可変容量素子の一端の電位の少なくとも１つを調整することで、周波数制御電圧感度が許容範囲に含まれるようにするので、従来手法と比較して、調整の自由度が高く、より高精度な調整が可能となる。
【００４５】
［適用例９］
本適用例に係る感度調整回路は、周波数制御信号に応じて可変容量素子の容量値を変化させることにより周波数が変化する振動デバイスの周波数制御電圧感度を調整するための感度調整回路であって、前記可変容量素子の一端を接続するための端子と、前記端子に接続されている負荷容量回路と、を含み、設定情報に応じて、前記負荷容量回路の容量値と前記端子の電位とが調整可能である。
【００４６】
本適用例に係る感度調整回路は、設定情報に応じて、負荷容量回路の容量値だけでなく、可変容量素子の一端の電位も調整可能である。従って、本適用例に係る感度調整回路を含む振動デバイスの周波数制御電圧感度の調整は、負荷容量回路の容量値のみ調整する従
来手法と比較して、調整の自由度が高く、より高精度な調整が可能となる。
【図面の簡単な説明】
【００４７】
【図１】本実施形態の発振回路の概略機能ブロック図。
【図２】発振器を低Ｖｃ感度で使用する場合のＶｃ感度調整の説明図。
【図３】発振器を小さい発振振幅で使用する場合のＶｃ感度調整の説明図。
【図４】第１実施形態の発振回路の構成例を示す図。
【図５】第１実施形態におけるＶｃ感度の調整方法の一例を示すフローチャート図。
【図６】発振器の周波数測定の説明図。
【図７】最適な調整値を計算する方法の一例を示すフローチャート図。
【図８】Ｖｃ感度調整における基準電圧及び負荷容量の修正方法の説明図。
【図９】Ｖｃ感度調整における基準電圧及び負荷容量の修正方法の説明図。
【図１０】第２実施形態の発振回路の構成例を示す図。
【図１１】第２実施形態の発振回路におけるＶｃ感度調整のモード設定例を示す図。
【図１２】振動デバイスの構成例を示す図。
【図１３】本実施形態の電子機器の機能ブロック図。
【図１４】本実施形態の電子機器の外観の一例を示す図。
【図１５】本実施形態の移動体の一例を示す図。
【図１６】最適な調整値を計算する方法の変形例を示すフローチャート図。
【図１７】変形例の発振回路の概略機能ブロック図。
【図１８】変形例の発振回路の概略機能ブロック図。
【図１９】従来の発振器の回路図。
【図２０】振動子感度が高い振動子を使用する場合の従来のＶｃ感度調整の説明図。
【図２１】発振器を低Ｖｃ感度で使用する場合の従来のＶｃ感度調整の説明図。
【図２２】発振器の発振振幅とＶｃ感度との関係の説明図。
【図２３】発振器を小さい発振振幅で使用する場合の従来のＶｃ感度調整の説明図。
【発明を実施するための形態】
【００４８】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００４９】
１．発振回路
１−１．概要
図１は、本実施形態の発振回路を概略的に示す機能ブロック図である。図１に示すように、本実施形態の発振回路１は、Ｔ１端子（第１の端子）、Ｔ２端子（第２の端子）、増幅回路１０、可変容量素子２０（第１の可変容量素子）、可変容量素子２２（第２の可変容量素子）、負荷容量回路３０（第１の負荷容量回路）、負荷容量回路４０（第２の負荷容量回路）、基準電圧調整回路５０を含む電圧制御型の発振回路である。なお、本実施形態の発振回路１は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
【００５０】
発振回路１のＴ１端子とＴ２端子の間には、発振素子３が接続される。
【００５１】
発振素子３としては、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。発振素子３の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。発振素子３の励振手段としては、圧電効果によるものを用いてもよい
し、クーロン力による静電駆動を用いてもよい。
【００５２】
増幅回路１０は、入力端子がＴ１端子側に出力端子がＴ２端子側になるように、Ｔ１端子とＴ２端子の間に接続される。増幅回路１０の入力端子とＴ１端子の間や増幅回路１０の出力端子とＴ２端子の間には、必要に応じてＤＣカット用の容量素子を設けてもよい。
【００５３】
増幅回路１０が備える増幅素子としては、バイポーラトランジスター、電界効果トランジスター（ＦＥＴ：Field Effect Transistor）、金属酸化膜型電界効果トランジスター（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）、サイリスター等を用いることができる。
【００５４】
基準電圧調整回路５０は、増幅回路１０の入力側の基準電圧ＶＲＥＦＢ（第１の基準電圧）と、ＶＲＥＦＢよりも高い、増幅素子回路の出力側の基準電圧ＶＲＥＦＣ（第２の基準電圧）とを生成し、Ｔ１端子に基準電圧ＶＲＥＦＢを供給するとともにＴ２端子に基準電圧ＶＲＥＦＣを供給する。
【００５５】
可変容量素子２０は、一端がＴ１端子に接続されており、他端に入力される周波数制御信号に応じて容量値が変化する。可変容量素子２２は、一端がＴ２端子に接続されており、他端に入力される周波数制御信号に応じて容量値が変化する。周波数制御信号としては、ＡＦＣ(Automatic Frequency Control)電圧、温度補償電圧、周波数オフセット電圧を用いることが出来る。なお、可変容量素子２０と可変容量素子２２の各容量値の変化量は、両端の電位差がある電位差Ｖｔの時に最大となるが、以下では、説明を簡単にするためにＶｔ＝０として説明する。
【００５６】
可変容量素子２０や可変容量素子２２としては、バラクター（可変容量ダイオードとも呼ばれる）等を用いることができる。
【００５７】
負荷容量回路３０はＴ１端子とグランドとの間に接続されており、負荷容量回路４０はＴ２端子とグランドとの間に接続されている。
【００５８】
そして、本実施形態の発振回路１は、設定情報に応じて、負荷容量回路３０の容量値、負荷容量回路４０の容量値、ＶＲＥＦＢ（Ｔ１端子の電位）及びＶＲＥＦＣ（Ｔ２端子の電位）が調整可能に構成されている。具体的には、負荷容量回路３０及び負荷容量回路４０は設定情報（例えばＢｉｔ設定値）に応じた容量値になり、基準電圧調整回路５０は、設定情報に応じた電位差を有するＶＲＥＦＢとＶＲＥＦＣを生成する。この設定情報は、発振回路１の内部のメモリー（図１では不図示）に記憶されていてもよいし、発振回路１の外部から端子を介して入力されてもよい。
【００５９】
このような構成の本実施形態の発振回路１によれば、次に説明するように、発振回路１と発振素子３を含む発振器（広義には振動デバイス）全体としての周波数制御電圧感度（Ｖｃ感度）（周波数制御信号の電圧（周波数制御電圧Ｖｃ）の変化量に対する周波数の変化量として定義される）を従来よりも高精度に調整することができる。
【００６０】
まず、振動子感度が高い振動子を使用する場合は、図２０（Ａ）及び図２０（Ｂ）で説明した従来手法と同様に、負荷容量回路３０の容量値と負荷容量回路４０の容量値をともに大きくすることで、周波数制御電圧Ｖｃの変動範囲に対して、発振器全体としてのＶｃ感度を目標値付近の値にすることができている。
【００６１】
次に、発振器を低Ｖｃ感度で使用する場合の調整方法の一例について説明する。図２（Ａ）は、発振器を低Ｖｃ感度で使用する場合のＶｃ感度調整前後の周波数制御電圧Ｖｃと
調整周波数との関係の一例を表す図であり、図２（Ｂ）は、図２（Ａ）に対応する、周波数制御電圧ＶｃとＶｃ感度との関係の一例を表す図である。
【００６２】
図２（Ａ）及び図２（Ｂ）の例では、調整前は、Ｖｃ感度が５０ｐｐｍ／Ｖであり、周波数制御電圧Ｖｃを０．９Ｖを中心としてΔＶＡの範囲で変化させた時、公称周波数に対して−１５ｐｐｍ〜＋１５ｐｐｍの範囲で周波数が変化している。Ｖｃ感度を目標値の４０ｐｐｍまで低下させるように調整すると、調整後は、周波数制御電圧Ｖｃを０．９Ｖを中心としてΔＶＢの範囲で変化させた時、公称周波数に対して−１５ｐｐｍ〜＋１５ｐｐｍの範囲で周波数が変化する。
【００６３】
本実施形態では、例えば、負荷容量回路３０の容量値と負荷容量回路４０の容量値をともに大きくし、ＶＲＥＦＢを低くし、かつ、ＶＲＥＦＣを高くするように調整する。図２（Ｂ）に示すように、負荷容量回路３０の容量値を大きくすることで、発振器負荷容量ＣＬに占める可変容量素子２０の容量値の割合が小さくなるから、可変容量素子２０によるＶｃ感度のピーク値が下がる。また、ＶＲＥＦＢを低くすることで、可変容量素子２０によるＶｃ感度のピーク値が低電圧側に移動する。同様に、負荷容量回路４０の容量値を大きくすることで、発振器負荷容量ＣＬに占める可変容量素子３０の容量値の割合が小さくなるから、可変容量素子３０によるＶｃ感度のピーク値が下がる。また、ＶＲＥＦＣを高くすることで、可変容量素子３０によるＶｃ感度のピーク値が高電圧側に移動する。
【００６４】
このような調整により、可変容量素子２０によるＶｃ感度と可変容量素子３０によるＶｃ感度とを合成した発振器全体としてのＶｃ感度を、目標値の４０ｐｐｍ／Ｖ付近まで低下させるとともに周波数制御電圧Ｖｃの変動範囲ΔＶＢに対してほぼフラットにすることができる。
【００６５】
次に、発振器を小さい発振振幅で使用する場合の調整方法の一例について説明する。図３（Ａ）は、発振器を小さい発振振幅で使用する場合のＶｃ感度の調整前後の周波数制御電圧Ｖｃと調整周波数との関係の一例を表す図であり、図３（Ｂ）は、図３（Ａ）に対応する、周波数制御電圧ＶｃとＶｃ感度との関係の一例を表す図である。
【００６６】
図３（Ａ）及び図３（Ｂ）の例では、周波数制御電圧を０．９Ｖを中心としてΔＶの範囲で変化させた時、公称周波数に対して−１５ｐｐｍ〜＋１５ｐｐｍの範囲で周波数が変化するように調整している。
【００６７】
本実施形態では、例えば、負荷容量回路３０の容量値と負荷容量回路４０の容量値をともに大きくし、ＶＲＥＦＢを高くし、かつ、ＶＲＥＦＣを低くするように調整する。図３（Ｂ）に示すように、負荷容量回路３０の容量値を大きくすることで可変容量素子２０によるＶｃ感度のピーク値が下がり、ＶＲＥＦＢを高くすることで可変容量素子２０によるＶｃ感度のピーク値が高電圧側に移動する。同様に、負荷容量回路４０の容量値を大きくすることで可変容量素子３０によるＶｃ感度のピーク値が下がり、ＶＲＥＦＣを低くすることで可変容量素子３０によるＶｃ感度のピーク値が低電圧側に移動する。
【００６８】
このような調整により、可変容量素子２０によるＶｃ感度と可変容量素子３０によるＶｃ感度とを合成した発振器全体としてのＶｃ感度を、目標値の５０ｐｐｍ／Ｖ付近まで低下させるとともに周波数制御電圧Ｖｃの変動範囲ΔＶＢに対して線形性を向上させることができる。
【００６９】
このように、本実施形態では、負荷容量回路３０、負荷容量回路４０及び基準電圧調整回路５０を含む回路は、発振回路１と発振素子３を含む発振器のＶｃ感度を高精度に調整可能な感度調整回路２として機能する。
【００７０】
次に、発振回路１のより具体的な実施形態について詳細に説明する。
【００７１】
１−２．第１実施形態
［構成］
図４は、第１実施形態の発振回路の構成例を示す図である。図４において、図１の各構成要素と対応する構成要素には図１と同じ符号を付している。
【００７２】
図４に示すように、第１実施形態の発振回路１は、増幅回路１０、コンデンサー１４，１６、可変容量素子２０，２２、負荷容量回路３０、負荷容量回路４０、基準電圧調整回路５０、抵抗６０，６２，６４、コンデンサー６６、メモリー７０、周波数制御電圧生成回路８０を含む。なお、本実施形態の発振回路１は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
【００７３】
発振回路１のＴ１端子とＴ２端子の間には、発振素子３が接続される。本実施形態では、発振素子３は水晶振動子である。
【００７４】
増幅回路１０は、電流源回路１１、２つの抵抗１２，１３及び増幅素子１５を含んで構成されている。増幅素子１５は、バイポーラトランジスターであり、ベース端子がＤＣカット用のコンデンサー１４を介してＴ１端子に接続され、コレクター端子が抵抗１３及びＤＣカット用のコンデンサー１６を介してＴ２端子に接続され、エミッター端子が接地されている。また、増幅素子１５のベース端子と抵抗１３の間には、抵抗１２が接続されており、増幅素子１５には電流源回路１１から電流が供給される。なお、増幅素子としてＣＭＯＳインバーターを用いた増幅回路１０を構成してもよい。例えば、ＣＭＯＳインバーターの入力端子をＤＣカット用のコンデンサー１４を介してＴ１端子に接続するとともに、ＣＭＯＳインバーターの出力端子をＤＣカット用のコンデンサー１６を介してＴ２端子に接続し、ＣＭＯＳインバーターの出力端子と入力端子の間に帰還抵抗を接続することで増幅回路１０を構成することができる。
【００７５】
基準電圧調整回路５０は、基準電圧ＶＲＥＦＢと、ＶＲＥＦＢよりも高い基準電圧ＶＲＥＦＣとを生成し、抵抗６０を介してＴ１端子に基準電圧ＶＲＥＦＢを供給するとともに、抵抗６２を介してＴ２端子に基準電圧ＶＲＥＦＣを供給する。
【００７６】
可変容量素子２０は、バラクターであり、カソード端子はＴ１端子に接続されており、基準電圧ＶＲＥＦＢが印加される。同様に、可変容量素子２２は、バラクターであり、カソード端子はＴ２端子に接続されており、基準電圧ＶＲＥＦＣが印加される。
【００７７】
周波数制御電圧生成回路８０は、Ｔ３端子から入力される信号に応じた電圧の周波数制御電圧Ｖｃを生成する。周波数制御電圧Ｖｃは、抵抗６４とコンデンサー６６で構成されるローパスフィルターを介して高周波ノイズが除去され（正確には低減され）、可変容量素子２０のアノード端子と可変容量素子２２のアノード端子に入力される。
【００７８】
従って、可変容量素子２０は、周波数制御電圧Ｖｃと基準電圧ＶＲＥＦＢとの電位差に応じて容量値が変化し、可変容量素子２２は、周波数制御電圧Ｖｃと基準電圧ＶＲＥＦＣとの電位差に応じて容量値が変化する。すなわち、本実施形態の発振回路１は、Ｔ３端子から入力される信号に応じて発振周波数が変化する電圧制御型水晶発振回路である。
【００７９】
メモリー７０は、書き換え可能な不揮発性のメモリーであり、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等で実現される。本実施形態では、メモリー７０は、４種類の調整値（図１の設定情報に対応する）が記憶可能になって
いる。Ｎ１ビットの調整値ＶＢＳＥＮＳ＿ＡＤＪは、負荷容量回路３０の容量値の調整に使用される。Ｎ２ビットの調整値ＶＣＳＥＮＳ＿ＡＤＪは、負荷容量回路４０の容量値の調整に使用される。Ｎ３ビットの調整値ＶＲＥＦＢ＿ＡＤＪは、基準電圧ＶＲＥＦＢの調整に使用される。Ｎ４ビットの調整値ＶＲＥＦＣ＿ＡＤＪは、基準電圧ＶＲＥＦＣの調整に使用される。
【００８０】
負荷容量回路３０は、複数のコンデンサー３１，３２−１〜３２−ｍ（ｍ≧１）とスイッチ回路３３とを含む容量バンクとして構成されている。スイッチ回路３３は、コンデンサー３２−１〜３２−ｍとＴ１端子との間をそれぞれ接続又は遮断するためのｍ個のスイッチ素子で構成されており、各スイッチ素子は、調整値ＶＢＳＥＮＳ＿ＡＤＪに応じてオン又はオフする。そして、調整値ＶＢＳＥＮＳ＿ＡＤＪに応じてＴ１端子と接続されるコンデンサーが発振素子３の出力側（増幅回路１０の入力側）の負荷容量となる。一方、コンデンサー３１は、Ｔ１端子に接続されており、常に発振素子３の出力側（増幅回路１０の入力側）の負荷容量となる。
【００８１】
同様に、負荷容量回路４０は、複数のコンデンサー４１，４２−１〜４２−ｎ（ｎ≧１）とスイッチ回路４３とを含む容量バンクとして構成されている。スイッチ回路４３は、コンデンサー４２−１〜４２−ｎとＴ１端子との間をそれぞれ接続又は遮断するためのｎ個のスイッチ素子で構成されており、各スイッチ素子は、調整値ＶＣＳＥＮＳ＿ＡＤＪに応じてオン又はオフする。そして、調整値ＶＣＳＥＮＳ＿ＡＤＪに応じてＴ２端子と接続されるコンデンサーが発振素子３の入力側（増幅回路１０の出力側）の負荷容量となる。一方、コンデンサー４１は、Ｔ２端子に接続されており、常に発振素子３の入力側（増幅回路１０の出力側）の負荷容量となる。
【００８２】
基準電圧調整回路５０は、調整値ＶＲＥＦＢ＿ＡＤＪに応じた電位の基準電圧ＶＲＥＦＢを生成するとともに、調整値ＶＲＥＦＣ＿ＡＤＪに応じた電位の基準電圧ＶＲＥＦＣを生成する。
【００８３】
本実施形態では、各調整値ＶＢＳＥＮＳ＿ＡＤＪ，ＶＣＳＥＮＳ＿ＡＤＪ，ＶＲＥＦＢ＿ＡＤＪ，ＶＲＥＦＣ＿ＡＤＪに応じて、それぞれ、負荷容量回路３０の容量値、負荷容量回路４０の容量値、基準電圧ＶＲＥＦＢ、基準電圧ＶＲＥＦＣを個別に調整可能であり、後述するように、これらを個別に調整することで、発振回路１と発振素子３を含む発振器のＶｃ感度の高精度な調整が可能となる。すなわち、負荷容量回路３０、負荷容量回路４０及び基準電圧調整回路５０、メモリー７０を含む回路は、発振器のＶｃ感度を高精度に調整可能な感度調整回路２として機能する。
【００８４】
なお、発振回路１は、その一部又は全部をＣＭＯＳプロセス等による集積回路（ＩＣ）として実現してもよい。例えば、感度調整回路２とその他の回路とに分けて２つのＩＣチップで実現してもよい。この場合、感度調整回路２のＩＣチップに、可変容量素子２０や可変容量素子２２等、発振回と１の他の構成要素の一部を含めてもよい。
【００８５】
また、発振回路１は、各構成要素に対応するディスクリート部品を組み合わせて構成してもよい。
【００８６】
［Ｖｃ感度調整方法］
次に、本実施形態の発振回路１を用いた発振器のＶｃ感度の調整方法について説明する。図５は、本実施形態におけるＶｃ感度の調整方法の一例を示すフローチャート図である。
【００８７】
図５に示すように、まず、各調整値ＶＢＳＥＮＳ＿ＡＤＪ，ＶＣＳＥＮＳ＿ＡＤＪ，Ｖ
ＲＥＦＢ＿ＡＤＪ，ＶＲＥＦＣ＿ＡＤＪのデフォルト値をメモリーに書き込む（Ｓ１０）。
【００８８】
次に、３点以上の周波数制御電圧Ｖｃにおいて発振器の周波数を測定する（Ｓ２０）。
【００８９】
例えば、図６（Ａ）に示すように、公称周波数（あるいは周波数調整後の周波数）Ｆｎｏｍとなる周波数制御電圧Ｖｃの電圧値Ｖａよりも十分低い電圧値Ｖ１、Ｖａよりも少し高い電圧値Ｖ２、Ｖａよりも十分高い電圧値Ｖ３の３点で発振器の周波数を測定してもよい。
【００９０】
また、例えば、図６（Ｂ）に示すように、公称周波数（あるいは周波数調整後の周波数）Ｆｎｏｍとなる周波数制御電圧Ｖｃの電圧値Ｖａよりも十分低い２つの電圧値Ｖ１，Ｖ２、Ｖａよりも少し高い電圧値Ｖ３、Ｖａよりも十分高い２つの電圧値Ｖ４，Ｖ５の５点で発振器の周波数を測定してもよい。
【００９１】
次に、ステップＳ２０における周波数の測定結果より、３点以上の周波数制御電圧ＶｃにおけるＶｃ感度及びＶｃ感度の平均値を計算する（Ｓ３０）。
【００９２】
例えば、図６（Ａ）の例では、電圧値Ｖ１，Ｖ２，Ｖ３での周波数の各測定値Ｆ１，Ｆ２，Ｆ３と公称周波数（あるいは周波数調整後の周波数）Ｆｎｏｍを用いて、以下の式（５）〜（８）により、電圧値（Ｖａ＋Ｖ１）／２，（Ｖ２＋Ｖａ）／２，（Ｖ３＋Ｖ２）／２での各Ｖｃ感度Ｓ１，Ｓ２，Ｓ３及びＶｃ感度の平均値Ｓａを近似計算することができる。
【００９３】
【数５】
2014072715.tif 000007
【００９４】
【数６】
2014072715.tif 000008
【００９５】
【数７】
2014072715.tif 000009
【００９６】
【数８】
2014072715.tif 000010
【００９７】
また、例えば、図６（Ｂ）の例では、電圧値Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５での周波数の各測定値Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５と公称周波数（あるいは周波数調整後の周波数）Ｆｎｏｍを用いて、以下の式（９）〜（１１）により、電圧値（Ｖ２＋Ｖ１）／２，（Ｖ３＋Ｖａ）／２，（Ｖ５＋Ｖ４）／２での各Ｖｃ感度Ｓ１，Ｓ２，Ｓ３を近似計算することができる。また、上記の式（８）により、Ｖｃ感度の平均値Ｓａを近似計算することができる。
【００９８】
【数９】
2014072715.tif 000011
【００９９】
【数１０】
2014072715.tif 000012
【０１００】
【数１１】
2014072715.tif 000013
【０１０１】
次に、ステップＳ３０におけるＶｃ感度の計算結果より、最適な調整値を計算する（Ｓ４０）。このステップＳ４０の計算方法の詳細については後述する。
【０１０２】
そして、調整値の変更が必要な場合は（Ｓ５０のＹ）、変更後の調整値（Ｓ４０の計算結果の調整値）をメモリー７０に書き込み（Ｓ６０）、ステップＳ２０以降を再度行う。一方、調整値の変更が不要の場合は（Ｓ５０のＮ）、Ｖｃ感度の調整を終了する。
【０１０３】
このステップＳ５０における調整値の変更が必要か否かの判断については、例えば、ステップＳ４０の計算結果の各調整値とメモリーに書き込まれている現在の調整値とを比較し、差異があれば変更が必要、差異が無ければ変更は不要と判断すればよい。
【０１０４】
この図５のフローチャートによるＶｃ感度調整は、例えば最終検査工程などで個々の発振器について行われ、発振器毎にメモリー７０に最適な調整値が書き込まれた状態になる。
【０１０５】
なお、図５のフローチャートでは、各調整値（ＶＢＳＥＮＳ＿ＡＤＪ，ＶＣＳＥＮＳ＿ＡＤＪ，ＶＲＥＦＢ＿ＡＤＪ，ＶＲＥＦＣ＿ＡＤＪ）をメモリー７０に書き込みながらＶｃ感度の調整を行っているが、例えば、発振回路１に調整モード（テストモード）を設けておき、当該調整モードでは、メモリー７０の代わりにレジスター（図４では不図示）に書き込まれた各調整値が負荷容量回路３０、負荷容量回路４０及び基準電圧調整回路５０に供給されるようにしてもよい。このように、レジスターを使用することで各調整値の書き換えを高速に行うことができるので、Ｖｃ感度の調整時間を短縮することができる。
【０１０６】
図７は、３点のＶｃ感度Ｓ１，Ｓ２，Ｓ３とＶｃ感度の平均値Ｖａから最適な調整値を計算する方法（図５のステップＳ４０の計算方法）の一例を示すフローチャート図である。
【０１０７】
図７の例では、まず、Ｓ１，Ｓ２，Ｓ３がすべてＳａ−ＡとＳａ＋Ｂの間に入っているか否かを判定する（Ｓ１００）。ここで、ＡはＳ１，Ｓ２，Ｓ３のＳａからのずれの下限許容値であり、ＢはＳ１，Ｓ２，Ｓ３のＳａからのずれの上限許容値である。
【０１０８】
ステップＳ１００において、Ｓ１，Ｓ２，Ｓ３の少なくとも１つがＳａ−ＡとＳａ＋Ｂの間に入っていない場合は（Ｓ１００のＮ）、次に、Ｓ１とＳ３がともにＳ２以下であるか否かを判定する（Ｓ１０２）。
【０１０９】
ステップＳ１０２において、Ｓ１とＳ３がともにＳ２以下である場合（Ｓ１０２のＹ）、Ｓ１＜Ｓ３であれば（Ｓ１０４のＹ）、調整値ＶＲＥＦＢ＿ＡＤＪを変更して増幅回路１０の入力側の基準電圧ＶＲＥＦＢを下げる修正１を行う（Ｓ１２０）。図８（Ａ）は、この修正１の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１０】
また、Ｓ１＝Ｓ３であれば（Ｓ１０４のＮかつＳ１０６のＮ）、調整値ＶＲＥＦＢ＿ＡＤＪとＶＲＥＦＣ＿ＡＤＪをともに変更して増幅回路１０の両側の基準電圧ＶＲＥＦＢ，ＶＲＥＦＣを離す修正２を行う（Ｓ１２２）。図８（Ｂ）は、この修正２の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１１】
また、Ｓ１＞Ｓ３であれば（Ｓ１０４のＮかつＳ１０６のＹ）、調整値ＶＲＥＦＣ＿ＡＤＪを変更して増幅回路１０の出力側の基準電圧ＶＲＥＦＣを上げる修正３を行う（Ｓ１２４）。図８（Ｃ）は、この修正３の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１２】
一方、ステップＳ１０２において、Ｓ１とＳ３の少なくとも一方がＳ２よりも大きい場合（Ｓ１０２のＮ）、次に、Ｓ１とＳ３がともにＳ２以上であるか否かを判定する（Ｓ１０８）。
【０１１３】
ステップＳ１０８において、Ｓ１とＳ３の少なくとも一方がＳ２よりも小さい場合（Ｓ１０８のＮ）、Ｓ１≧Ｓ３（Ｓ１１０のＮ）かつＳ２＞Ｓａ（Ｓ１１２のＮ）であれば、調整値ＶＣＳＥＮＳ＿ＡＤＪを変更して増幅回路１０の出力側の負荷容量を軽くする（負荷容量回路４０の容量値を小さくする）修正４を行う（Ｓ１２６）。図８（Ｄ）は、この修正４の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１４】
また、Ｓ１≧Ｓ３（Ｓ１１０のＮ）かつＳ２≦Ｓａ（Ｓ１１２のＹ）であれば、調整値ＶＲＥＦＣ＿ＡＤＪを変更して増幅回路１０の出力側の基準電圧ＶＲＥＦＣを上げる修正５を行う（Ｓ１２８）。図８（Ｅ）は、この修正５の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１５】
また、Ｓ１＜Ｓ３（Ｓ１１０のＹ）かつＳ２＞Ｓａ（Ｓ１１４のＮ）であれば、調整値ＶＢＳＥＮＳ＿ＡＤＪを変更して増幅回路１０の入力側の負荷容量を軽くする（負荷容量回路３０の容量値を小さくする）修正６を行う（Ｓ１３０）。図８（Ｆ）は、この修正６の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１６】
また、Ｓ１＜Ｓ３（Ｓ１１０のＹ）かつＳ２≦Ｓａ（Ｓ１１４のＹ）であれば、調整値ＶＲＥＦＢ＿ＡＤＪを変更して増幅回路１０の入力側の基準電圧ＶＲＥＦＢを下げる修正７を行う（Ｓ１３２）。図９（Ａ）は、この修正７の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１７】
一方、ステップＳ１０８において、Ｓ１とＳ３がともにＳ２以上である場合（Ｓ１０８のＹ）、Ｓ１＜Ｓ３であれば（Ｓ１１６のＹ）、調整値ＶＲＥＦＢ＿ＡＤＪを変更して増幅回路１０の入力側の基準電圧ＶＲＥＦＢを上げる修正８を行う（Ｓ１３４）。図９（Ｂ
）は、この修正８の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１８】
また、Ｓ１＝Ｓ３であれば（Ｓ１１６のＮかつＳ１１８のＮ）、調整値ＶＲＥＦＢ＿ＡＤＪとＶＲＥＦＣ＿ＡＤＪをともに変更して増幅回路１０の両側の基準電圧ＶＲＥＦＢ，ＶＲＥＦＣを近づける修正９を行う（Ｓ１３６）。図９（Ｃ）は、この修正９の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１１９】
また、Ｓ１＞Ｓ３であれば（Ｓ１１６のＮかつＳ１１８のＹ）、調整値ＶＲＥＦＣ＿ＡＤＪを変更して増幅回路１０の出力側の基準電圧ＶＲＥＦＣを下げる修正１０を行う（Ｓ１３８）。図９（Ｄ）は、この修正１０の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１２０】
Ｓ１，Ｓ２，Ｓ３がすべてＳａ−ＡとＳａ＋Ｂの間に入っている場合（Ｓ１００のＹ）、あるいは、修正１〜修正１０（Ｓ１２０〜Ｓ１３８）のいずれかを行った後、次に、ＳａがＳｍｉｎとＳｍａｘの間に入っているか否かを判定する（Ｓ１４０）。ここで、ＳｍｉｎはＳａの下限許容値であり、ＳｍａｘはＳａの上限許容値である。
【０１２１】
ステップＳ１４０において、ＳａがＳｍｉｎとＳｍａｘの間に入っていない場合は（Ｓ１４０のＮ）、Ｓａ＜Ｓｍｉｎであれば（Ｓ１４２のＮ）、調整値ＶＢＳＥＮＳ＿ＡＤＪとＶＣＳＥＮＳ＿ＡＤＪをともに変更して増幅回路１０の両側の負荷容量を軽くする（負荷容量回路３０の容量値と負荷容量回路４０の容量値をともに小さくする）修正１１を行う（Ｓ１４４）。図９（Ｅ）は、この修正１１の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１２２】
一方、Ｓｍａｘ＜Ｓａであれば（Ｓ１４２のＹ）、調整値ＶＢＳＥＮＳ＿ＡＤＪとＶＣＳＥＮＳ＿ＡＤＪをともに変更して増幅回路１０の両側の負荷容量を重くする（負荷容量回路３０の容量値と負荷容量回路４０の容量値をともに大きくする）修正１２を行う（Ｓ１４６）。図９（Ｆ）は、この修正１２の様子を示した図であり、実線は修正前のＶｃ感度のグラフのイメージであり、破線は修正後のＶｃ感度のグラフのイメージである。
【０１２３】
ＳａがＳｍｉｎとＳｍａｘの間に入っている場合（Ｓ１４０のＹ）、あるいは、修正１１又は修正１２（Ｓ１４４又はＳ１４６）を行った後、調整値の計算を終了し、先に説明した図５のステップＳ５０に移行する。
【０１２４】
なお、修正１〜修正１２における必要な調整値の変更は、例えば、現在の調整値に所定値を加算又は減算することで行ってもよいし、Ｓ１，Ｓ２，Ｓ３，Ｓａ，Ａ，Ｂ，Ｓｍｉｎ，Ｓｍａｘの値の一部又は全部から所定の計算式を用いて調整値を計算することにより行ってもよい。
【０１２５】
以上に説明したように、第１実施形態の発振回路によれば、増幅回路の入力側の基準電圧、増幅回路の出力側の基準電圧、増幅回路の入力側の負荷容量、増幅回路の出力側の負荷容量の各調整値をそれぞれ独立して変更可能に構成されているので、発振素子の感度、Ｖｃ感度の大きさ、発振器の発振振幅等の様々な条件に対して、Ｖｃ感度調整をより柔軟に行うことができる。これにより、第１実施形態の発振回路によれば、従来技術と比較して高精度のＶｃ感度調整とＶｃ感度ばらつき補正を行うことができる。
【０１２６】
特に、従来手法では適切なＶｃ感度調整が困難であった、低Ｖｃ感度や小さい発振振幅
で発振器を使用する場合にも、第１実施形態の発振回路によれば高精度なＶｃ感度調整とＶｃ感度ばらつき補正を行うことができる。
【０１２７】
１−３．第２実施形態
［構成］
図１０は、第２実施形態の発振回路の構成例を示す図である。図１０において、図１や図４の各構成要素と対応する構成要素には図１や図４と同じ符号を付している。
【０１２８】
図１０に示すように、第１実施形態の発振回路１は、第１実施形態の発振回路１（図４）と同じく、増幅回路１０、コンデンサー１４，１６、可変容量素子２０，２２、負荷容量回路３０、負荷容量回路４０、基準電圧調整回路５０、抵抗６０，６２，６４、コンデンサー６６、メモリー７０、周波数制御電圧生成回路８０を含む。なお、本実施形態の発振回路１は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
【０１２９】
第２実施形態の発振回路１は、第１実施形態と異なり、基準電圧ＶＲＥＦＢ、基準電圧ＶＲＥＦＣ、負荷容量回路３０の容量値、負荷容量回路４０の容量値の４つのパラメーターがすべて連動して変更されるように構成されている。
【０１３０】
具体的には、メモリー７０には、Ｎビットの調整値ＶＣＳＥＮＳ＿ＡＤＪが記憶されており、ＶＣＳＥＮＳ＿ＡＤＪを変更するとこれら４つのパラメーターが連動して変更される。従って、最大２Ｎ通りのモードでのＶｃ感度調整のみが可能な構成になっている。例えば、ＶＣＳＥＮＳ＿ＡＤＪが２ビットの場合は、例えば図１１に示すような４つのモードでのＶｃ感度調整が可能である。
【０１３１】
図１１の例では、ＶＣＳＥＮＳ＿ＡＤＪ［１：０］が“００”の時は、タイプ１の振動子を使用し、Ｖｃ感度が５０ｐｐｍ／Ｖ、発振振幅が１．２Ｖで発振器を動作させるモード（モード１）でＶｃ感度が最適となるように上記４つのパラメーターが連動して設定される。
【０１３２】
また、ＶＣＳＥＮＳ＿ＡＤＪ［１：０］が“０１”の時は、振動子感度が高いタイプ２の振動子を使用し、Ｖｃ感度が５０ｐｐｍ／Ｖ、発振振幅が１．２Ｖで発振器を動作させるモード（モード２）でＶｃ感度が最適となるように上記４つのパラメーターが連動して設定される。
【０１３３】
また、ＶＣＳＥＮＳ＿ＡＤＪ［１：０］が“１０”の時は、タイプ１の振動子を使用し、Ｖｃ感度が４０ｐｐｍ／Ｖ、発振振幅が１．２Ｖで発振器を動作させるモード（モード３）でＶｃ感度が最適となるように上記４つのパラメーターが連動して設定される。
【０１３４】
また、ＶＣＳＥＮＳ＿ＡＤＪ［１：０］が“１１”の時は、タイプ１の振動子を使用し、Ｖｃ感度が５０ｐｐｍ／Ｖ、発振振幅が０．８Ｖで発振器を動作させるモード（モード４）でＶｃ感度が最適となるように上記４つのパラメーターが連動して設定される。
【０１３５】
上記４つのパラメーターの各モードでの最適な設定値は、あらかじめ設計段階で各種の計算やシミュレーションを行い、最適なＶｃ感度が得られるように決定される。例えば、基準電圧ＶＲＥＦＢ、基準電圧ＶＲＥＦＣ、負荷容量回路３０の容量値、負荷容量回路４０の容量値を、第１実施形態（図７）で説明したのと同様の方法で修正することで最適な設定値を求めてもよい。そして、発振器を使用する際には使用するモードに応じてメモリー７０の調整値ＶＣＳＥＮＳ＿ＡＤＪを書き換えることで、自動的に当該モードに応じた最適なＶｃ感度特性が得られる。
【０１３６】
第２実施形態の発振回路１におけるその他の構成は、第１実施形態と同様であるので、その説明を省略する。
【０１３７】
以上に説明したように、第２実施形態の発振回路によれば、発振器を使用するモードに応じて、最適なＶｃ感度特性が得られるように、増幅回路の両側の負荷容量と基準電圧が連動して変更される。このように、第２実施形態の発振回路によれば、選択されたモードに応じて、高精度のＶｃ感度調整とＶｃ感度ばらつき補正を行うことができる。
【０１３８】
また、第２実施形態の発振回路によれば、増幅回路の両側の負荷容量と基準電圧が連動して変更されるので、メモリーに記憶される調整値のビット数を削減することができる。
【０１３９】
２．振動デバイス
本実施形態の振動デバイスは、電圧制御型の発振回路と、当該発振回路により発振する発振素子（振動体）とを含むものである。振動デバイスとしては、例えば、発振素子として振動子を備えた発振器や発振素子として振動型のセンシング素子を備えた物理量センサー等が挙げられる。
【０１４０】
図１２（Ａ）に、振動デバイスの一例である発振器の構成例を示す。図１２（Ａ）に示す振動デバイス２００（発振器）は、温度補償型発振器であり、発振回路２１０と、温度センサー２２０と、水晶振動子等の発振素子２３０とを含む。
【０１４１】
発振回路２１０は、温度センサー２２０の出力信号に応じた周波数制御電圧Ｖｃを内部で生成することで、温度変化に応じて可変容量素子の容量値を変化させ、発振素子２３０の周波数温度特性を補償しながら一定の周波数で発振させる。この発振回路２１０として、上述の各実施形態の発振回路１を適用することができる。
【０１４２】
本実施形態の振動デバイスである発振器としては、温度補償型発振器（ＴＣＸＯ等）の他にも、電圧制御型発振器（ＶＣＸＯやＶＣＳＯ等）、電圧制御温度補償型発振器（ＶＣ−ＴＣＸＯ等）、恒温型発振器（ＯＣＸＯ等）等が挙げられる。また、このような発振器は、発振素子の材質や励振手段によらず、圧電発振器（水晶発振器等）、ＳＡＷ発振器、シリコン発振器、原子発振器等であってもよい。
【０１４３】
図１２（Ｂ）に、振動デバイスの一例である物理量センサーの構成例を示す。図１２（Ｂ）に示す振動デバイス２００（物理量センサー）は、発振回路２１０と、温度センサー２２０と、水晶等を材料とするセンサー素子２４０と、検出回路２５０とを含む。
【０１４４】
発振回路２１０は、温度センサー２２０の出力信号に応じた周波数制御電圧Ｖｃを内部で生成することで、温度変化に応じて可変容量素子の容量値を変化させ、センサー素子２４０の周波数温度特性を補償しながら一定の周波数で発振させる。この発振回路２１０として、上述の各実施形態の発振回路１を適用することができる。
【０１４５】
センサー素子２４０は、一定の周波数で振動しながら、加わった物理量（例えば、角速度や加速度等）の大きさに応じた検出信号を出力する。
【０１４６】
検出回路２５０は、センサー素子２４０の検出信号の検波や直流化を行い、センサー素子２４０に加わった物理量の大きさに応じた信号レベルの物理量信号を生成して出力する。なお、検出回路２５０は、温度センサー２２０の出力信号に応じて、回路素子の温度特性やセンサー素子２４０の温度特性を補償し、物理量信号の振動レベルを調整するようにしてもよい。
【０１４７】
本実施形態の振動デバイスである物理量センサーとしては、角速度センサー（ジャイロセンサー）や加速度センサー等が挙げられる。
【０１４８】
本実施形態によれば、発振回路２１０により振動デバイス２００のＶｃ感度を高精度に調整することができるので、発振精度の高い振動デバイス２００を提供することができる。
【０１４９】
３．電子機器
図１３は、本実施形態の電子機器の機能ブロック図である。また、図１４は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【０１５０】
本実施形態の電子機器３００は、振動デバイス３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、本実施形態の電子機器は、図１３の構成要素（各部）の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。
【０１５１】
振動デバイス３１０は、発振回路３１２を含む発振器や振動型のセンサー等である。発振回路３１２や振動デバイス３１０として、上述の各実施形態の発振回路１や振動デバイス２００を適用することができる。
【０１５２】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、振動デバイス３１０が生成する信号を用いて各種の計算処理や制御処理を行う。その他、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。
【０１５３】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【０１５４】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【０１５５】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【０１５６】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１５７】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【０１５８】
音出力部３８０は、スピーカー等の音を出力する装置である。
【０１５９】
発振回路３１２として上述した本実施形態の発振回路１を組み込むことにより、より信頼性の高い電子機器を実現することができる。
【０１６０】
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１６１】
４．移動体
図１５は、本実施形態の移動体の一例を示す図（上面図）である。図１５に示す移動体４００は、発振回路４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１５の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
【０１６２】
発振回路４１０として、上述の各実施形態の発振回路１を適用することができる。なお、発振回路４１０は、発振回路１を含む振動デバイス（発振器や物理量センサー等）に置き換えてもよい。その他の構成要素の詳細な説明は省略するが、移動体の移動に必要な制御を行うため高い信頼性が要求される。例えば、バッテリー４５０の他に、バックアップ用バッテリー４６０を備えることで信頼性を高めている。
【０１６３】
発振回路４１０の発振周波数も、温度等の環境の変化によらずに所定の周波数であることが必要とされる。発振回路４１０として、上述の各実施形態の発振回路１を適用することにより、あらかじめ様々な環境条件下に応じた高精度なＶｃ感度調整を行うことができるので、高い信頼性を確保することができる。
【０１６４】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１６５】
５．変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１６６】
［変形例１］
第１実施形態の発振回路において、Ｖｃ感度調整方法における最適な調整値を計算する図７のフローチャート手順を変形してもよい。
【０１６７】
図１６は、最適な調整値を計算する方法（図５のステップＳ４０の計算方法）の変形例を示すフローチャート図である。図１６において、図７と同じステップには同じ符号を付している。
【０１６８】
図１６の例では、まず、Ｓ１とＳ３がともにＳ２以下であるか否かを判定する（Ｓ１０
２）。
【０１６９】
ステップＳ１０２において、Ｓ１とＳ３がともにＳ２以下である場合は（Ｓ１０２のＹ）、次に、Ｓ１とＳ２がともにＳａ−Ｃよりも大きく、かつ、Ｓ２がＳａ＋Ｄよりも小さいか否かを判定する（Ｓ１０３）。ここで、ＣはＳ１，Ｓ２のＳａからのずれの許容値であり、ＤはＳ３のＳａからのずれの許容値である。
【０１７０】
ステップＳ１０３において、Ｓ１又はＳ２がＳａ−Ｃ以下、あるいは、Ｓ２がＳａ＋Ｄ以上である場合（Ｓ１０３のＮ）は、Ｓ１＜Ｓ３であれば（Ｓ１０４のＹ）、修正１（図８（Ａ））を行い（Ｓ１２０）、Ｓ１＝Ｓ３であれば（Ｓ１０４のＮかつＳ１０６のＮ）、修正２（図８（Ｂ））を行い（Ｓ１２２）、Ｓ１＞Ｓ３であれば（Ｓ１０４のＮかつＳ１０６のＹ）、修正３（図８（Ｃ））を行う（Ｓ１２４）。
【０１７１】
一方、ステップＳ１０２において、Ｓ１とＳ３の少なくとも一方がＳ２よりも大きい場合（Ｓ１０２のＮ）は、図７と同じく、修正４〜修正１０（図８（Ｄ）〜図８（Ｆ），図９（Ａ）〜図９（Ｄ））を行う（Ｓ１２６〜Ｓ１３８）。
【０１７２】
ステップＳ１０３において、Ｓ１とＳ２がともにＳａ−Ｃよりも大きく、かつ、Ｓ２がＳａ＋Ｄよりも小さい場合（Ｓ１０３のＹ）、あるいは、修正１〜修正１０（Ｓ１２０〜Ｓ１３８）のいずれかを行った後、次に、ＳａがＳｍｉｎとＳｍａｘの間に入っているか否かを判定する（Ｓ１４０）。以降は、図７と同じく、必要に応じて修正１１（図９（Ｅ）又は修正１２（図９（Ｆ））を行った後（Ｓ１４４，１４６）、調整値の計算を終了し、先に説明した図５のステップＳ５０に移行する。
【０１７３】
［変形例２］
本実施形態の発振回路では、増幅回路の入力側の基準電圧、増幅回路の出力側の基準電圧、増幅回路の入力側の負荷容量、増幅回路の出力側の負荷容量の４つのパラメーターが変更可能に構成されているが、さらに増幅回路の入力側の可変容量素子と増幅回路の出力側の可変容量素子を加えた６つのパラメーターが変更可能になるように変形してもよい。
【０１７４】
図１７は、本変形例の発振回路を概略的に示す機能ブロック図である。図１７において、図１と同じ構成要素には同じ符号を付しており、その説明を省略する。図１７に示すように、本変形例の発振回路１は、設定情報に応じて、基準電圧ＶＲＥＦＢ、基準電圧ＶＲＥＦＣ、負荷容量回路３０の容量値、負荷容量回路４０の容量値、可変容量回路１００の容量値、可変容量回路１０２の容量値が変更可能に構成されている。
【０１７５】
可変容量回路１００及び可変容量回路１０２は、例えば、複数の可変容量素子と複数のスイッチ素子を含む可変容量バンクとして構成され、設定情報に応じて各スイッチがオン又はオフすることにより、Ｔ１端子又はＴ２端子に接続される可変容量素子が選択されることで可変容量値が変化する。
【０１７６】
変更可能な６つのパラメーターは、それぞれ個別に変更可能であってもよいし、連動して変更されるものであってもよい。本変形例の発振回路のより具体的な構成例については、図４や図１０の構成例を適宜変更することで容易に得られるので、その図示及び説明は省略する。
【０１７７】
本変形例の発振回路によれば、より細かいＶｃ感度調整が可能となる。
【０１７８】
［変形例３］
本実施形態の発振回路では、可変容量素子２０と可変容量素子２２に、別個の基準電圧
が入力されるとともに共通の周波数制御信号が入力されているが、別個の周波数制御信号が入力されるとともに共通の基準電圧が入力されるように変形してもよい。
【０１７９】
図１８は、本変形例の発振回路を概略的に示す機能ブロック図である。図１８において、図１と同じ構成要素には同じ符号を付しており、その説明を省略する。図１８に示すように、本変形例の発振回路１は、図１の発振回路に対して、制御電圧調整回路１１０とレベルシフト回路１２０，１２２が追加されている。
【０１８０】
制御電圧調整回路１１０は、設定情報に応じて、レベルシフト回路１２０，１２２の出力レベルを調整する。
【０１８１】
レベルシフト回路１２０が出力する周波数制御電圧Ｖｃ１は可変容量素子２０に入力され、レベルシフト回路１２２が出力する周波数制御電圧Ｖｃ２は可変容量素子２２に入力される。
【０１８２】
また、基準電圧調整回路５０は、設定情報に応じて基準電圧ＶＲＥＦを調整し、可変容量素子２０のＴ１端子とＴ２端子に共通に供給する。
【０１８３】
すなわち、本変形例の発振回路は、設定情報に応じて、基準電圧ＶＲＥＦ、周波数制御電圧Ｖｃ１、周波数制御電圧Ｖｃ２、負荷容量回路３０の容量値、負荷容量回路４０の容量値の５つのパラメーターが変更可能に構成されている。
【０１８４】
この変更可能な５つのパラメーターは、それぞれ個別に変更可能であってもよいし、連動して変更されるものであってもよい。本変形例の発振回路のより具体的な構成例については、図４や図１０の構成例を適宜変更することで容易に得られるので、その図示及び説明は省略する。
【０１８５】
本変形例の発振回路によれば、本実施形態の発振回路と同様の高精度なＶｃ感度調整が可能となる。
【０１８６】
［変形例４］
第１実施形態の発振回路ではメモリー７０に記憶される各調整値に従って、増幅回路の入力側の基準電圧、増幅回路の出力側の基準電圧、増幅回路の入力側の負荷容量、増幅回路の出力側の負荷容量の４つのパラメーターが互いに独立して変更可能に構成されており、第２実施形態の発振回路ではこれら４つのパラメーターがすべて連動して変更されるように構成されているが、これら４つのパラメーターの一部は独立して変更可能であるとともにその他は連動して変更されるように変形してもよい。
【０１８７】
例えば、負荷容量回路３０の容量値及び負荷容量回路４０の容量値の少なくとも一方と、基準電圧ＶＲＥＦＢ（Ｔ１端子の電位）基準電圧ＶＲＥＦＣ（Ｔ２端子の電位）の少なくとも一方とが、設定情報に応じて連動して、あるいは個別に、変更されるようにしてもよい。
【０１８８】
このようにすれば、第１実施形態よりもメモリー７０に記憶される調整値のビット数を削減しながら、第２実施形態よりも柔軟かつ高精度なＶｃ感度調整を行うことができる。従って、Ｖｃ感度調整の要求精度を満たす範囲でより低コストの発振器を実現することが可能となる。
【０１８９】
なお、上述した実施形態や変形例では、振動デバイスの一例である発振器のＶｃ感度調整方法について説明したが、物理量センサー等の他の振動デバイスについても、本実施形
態と同様のＶｃ感度調整方法を適用することができる。
【０１９０】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１９１】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１９２】
１  発振回路、２  感度調整回路、３  発振素子、１０  増幅回路、１１  電流源回路、１２  抵抗、１３  抵抗、１４  コンデンサー、１５  増幅素子、１６  コンデンサー、２０  可変容量素子、２２  可変容量素子、３０  負荷容量回路、３１  コンデンサー、３２−１〜３２−ｍ  コンデンサー、３３  スイッチ回路、４０  負荷容量回路、４１  コンデンサー、４２−１〜４２−ｎ  コンデンサー、４３  スイッチ回路、５０  基準電圧調整回路、６０  抵抗、６２  抵抗、６４  抵抗、６６  コンデンサー、７０  メモリー、８０  周波数制御電圧生成回路、１００  可変容量回路、１０２  可変容量回路、１１０  制御電圧調整回路、１２０  レベルシフト回路、１２２  レベルシフト回路、２００  振動デバイス、２１０  発振回路、２２０  温度センサー、２３０  発振素子、２４０  センサー素子、２５０  検出回路、３００  電子機器、３１０  振動デバイス、３１２  発振回路、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０  通信部、３７０  表示部、３８０  音出力部、４００  移動体、４１０  発振回路、４２０，４３０，４４０  コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー
【図１】
2014072715.tif 000014
【図２】
2014072715.tif 000015
【図３】
2014072715.tif 000016
【図４】
2014072715.tif 000017
【図５】
2014072715.tif 000018
【図６】
2014072715.tif 000019
【図７】
2014072715.tif 000020
【図８】
2014072715.tif 000021
【図９】
2014072715.tif 000022
【図１０】
2014072715.tif 000023
【図１１】
2014072715.tif 000024
【図１２】
2014072715.tif 000025
【図１３】
2014072715.tif 000026
【図１４】
2014072715.tif 000027
【図１５】
2014072715.tif 000028
【図１６】
2014072715.tif 000029
【図１７】
2014072715.tif 000030
【図１８】
2014072715.tif 000031
【図１９】
2014072715.tif 000032
【図２０】
2014072715.tif 000033
【図２１】
2014072715.tif 000034
【図２３】
2014072715.tif 000035
【図２２】
2014072715.tif 000036