(57)【要約】      （修正有）【課題】非導電性のシール材と近接した位置に導通材を配置した液晶表示素子の製造方法を提供する。【解決手段】駆動回路を有する第１基板Ｓ１００と対向電極を有する第２基板Ｇ１００とを有する液晶表示素子ＤＰ１０の製造方法であって、第１基板Ｓ１００における、所定の面積の表示領域を有する第１の面に、その表示領域の外縁から所定の間隔を設けて導通材１０３を塗布する。次に第１基板Ｓ１００の表示領域に所定量の液晶１０１を滴下する。また第２基板Ｇ１００の、第１基板Ｓ１００の第１の面と対向させる第２の面において、表示領域と対向させる領域の外縁にシール材１０２を塗布する。そして第１基板Ｓ１００の第１の面と、第２基板Ｇ１００の第２の面とを貼り合わせ、シール材１０２を硬化する。【選択図】図２
2014092552.tif 000002
【特許請求の範囲】
【請求項１】
駆動回路及び導通を有する第１基板と対向電極を有する第２基板とを有する液晶表示素子の製造方法であって、
第１基板における、所定の面積の表示領域を有する第１の面に、その表示領域の外縁から所定の間隔を設けて導通材を塗布するステップと、
前記第１基板の前記表示領域に所定量の液晶を滴下するステップと、
第２基板の、前記第１基板の前記第１の面と対向させる第２の面において、前記表示領域と対向させる領域の外縁にシール材を塗布するステップと、
前記第１基板の前記第１の面と、前記第２基板の前記第２の面とを貼り合わせるステップと、
前記シール材を硬化するステップと
を有することを特徴とする液晶表示素子の製造方法。
【請求項２】
前記導通材は、表面が導電性の膜で覆われた非可撓性を有する非導電性粒子を含み、
前記シール材は、非導電性の接着剤に非導電性の粒子を含む
ことを特徴とする請求項１に記載の液晶表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示素子の製造方法に関し、より詳細には駆動回路を有する第１基板と対向電極を有する第２基板との間に導通材が配置された液晶表示素子の製造方法に関する。
【背景技術】
【０００２】
液晶層および、その液晶層を挟持する２枚の基板などから構成される液晶表示素子が広く普及し、液晶テレビに限らず、画像を投影するプロジェクタ装置などにも一般的に用いられている。近年では、例えばＬＣＯＳ（Liquid Crystal On Silicon）などのマイクロプロジェクションないしマイクロディスプレイ技術を用いることで、液晶表示素子そのものの小型化や、それを搭載したプロジェクタ装置の小型化も進みつつある。
【０００３】
液晶表示素子は、駆動回路を有する駆動電極基板と、対向電極を有する対向電極基板との間に液晶が挟持された構造を有している。駆動電極基板と対向電極基板とは、いわゆるシール材とよばれる接着性の材料によって貼り合わされ接着される。液晶は、このシール材、駆動電極基板、および対向電極基板とで形成される空間に封入される。そして両基板間に設けられた導通材によって、両基板間の導通が行われる。
【０００４】
例えば特許文献１には、一対の基板を張り合わせるシール材のなかに導電性のスペーサを含ませ、駆動電極基板に形成された外部接続用電極と、対向電極基板に形成された対向電極とを導通させる液晶表示素子が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−１１４０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、前述の通り液晶表示素子の小型化が進み、駆動電極基板に施された駆動回路などに係る各種配線は、従来のサイズの液晶表示素子に比べ、はるかに狭い領域に設けられる必要が生じている。前述した特許文献１に記載された液晶表示素子のように、シール材に導通性を有するスペーサを含ませてしまうと、駆動電極基板において、そのシール材が配置（塗布）された領域の下層に駆動回路を形成することができない。駆動回路に係る配線がショートする可能性があるためである。このため、液晶表示素子を小型化することが難しくなる。
【０００７】
そこで、シール材の配置領域から離隔された別の領域に、導通材を配置することが有効となる。シール材を非導電性とし、シール材の配置領域の下層に配線を形成することができれば、その分、基板全体の領域を効率的に利用して配線を形成することが可能となるからである。しかしこの場合、液晶表示素子を小型化しようとすると、シール材と導通材とが、離隔されつつも互いに極めて近接した位置に配置されることが望ましい。
【０００８】
非導電性のシール材と導通材とを近接させる場合、液晶表示素子の製造過程で、塗布されたシール材、又は塗布されるシール材のなかに、導電材が混入しないようにしなければならない。導電材が混入してしまうと、シール材の配置領域の下層に形成された配線を、導通材がショートさせてしまうためである。
【０００９】
したがって、すでに塗布されているシール材に、導通材を塗布するノズルが接触しないように製造装置を制御する必要がある。しかし、シール材の配置領域と導通材の配置領域との離隔距離が小さければ小さいほど、導通材を塗布するノズルをより精密に制御する必要が生じ、製造過程が煩雑なものとなる。なおその逆、つまり、すでに塗布されている導通材に、シール材を塗布するノズルが接触しないように制御する場合も同様である。
【００１０】
前述の問題を鑑み、本発明は非導電性のシール材と近接した位置に導通材を配置した液晶表示素子を、適切に製造することができる液晶表示素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前述の課題を解決するために、本発明は、駆動回路を有する第１基板（Ｓ１００）と対向電極を有する第２基板（Ｇ１００）とを有する液晶表示素子（ＤＰ１０）の製造方法であって、第１基板（Ｓ１００）における、所定の面積の表示領域（１０６）を有する第１の面に、その表示領域（１０６）の外縁から所定の間隔を設けて導通材（１０３）を塗布するステップと、前記第１基板（Ｓ１００）の前記表示領域（１０６）に所定量の液晶を滴下するステップと、第２基板（Ｇ１００）の、前記第１基板（Ｓ１００）の前記第１の面と対向させる第２の面において、前記表示領域（１０６）と対向させる領域の外縁にシール材（１０２）を塗布するステップと、前記第１基板（Ｓ１００）の前記第１の面と、前記第２基板（Ｇ１００）の前記第２の面とを貼り合わせるステップと、前記シール材（１０２）を硬化するステップとを有することを特徴とする液晶表示素子（ＤＰ１０）の製造方法を提供する。
ここで、前記導通材（１０３）は、表面が導電性の膜で覆われた非可撓性を有する非導電性粒子（１０３ａ）を含み、前記シール材は、非導電性の接着剤に非導電性の粒子（１０２ａ）を含むようにしてもよい。
【発明の効果】
【００１２】
本発明に係る液晶表示素子の製造方法によれば、非導電性のシール材と近接した位置に導通材を配置した液晶表示素子を、適切に製造することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る製造方法で得られる貼合基板母材Ｂ１０を模式的に示す図である。
【図２】本発明の実施形態に係る製造方法で得られる液晶表示素子ＤＰ１０を模式的に示す図である。
【図３】本発明の実施形態に係る製造方法で得られる液晶表示素子ＤＰ１０を模式的に示す別の図である。
【図４】本発明の本発明の実施形態に係る製造方法について説明するためのフローチャートである。
【図５】駆動電極基板母材Ｓ１０における素子形成領域１１１および表示領域１０６を示す模式図である。
【図６】導通パッド１０４および外部接続端子１０５が形成された駆動電極基板母材Ｓ１０を示す模式図である。
【図７】各表示領域１０６に液晶が滴下された駆動電極基板母材Ｓ１０を示す模式図である。
【図８】駆動電極基板母材Ｓ１０の素子形成部分の断面を示す模式図である。
【図９】シール材１０２が塗布された対向電極基板母材Ｇ１０を模式的に示す図である。
【図１０】対向電極基板母材Ｇ１０の素子形成部分の断面を示す模式図である。
【図１１】液晶表示素子ＤＰ１０の断面を示す模式図である。
【図１２】本発明の本発明の実施形態に係る製造方法との比較例に係る製造方法について説明するためのフローチャートである。
【発明を実施するための形態】
【００１４】
以下に図面を参照しながら、本発明の実施形態に係る液晶表示素子の製造方法の好適な実施形態を説明する。かかる実施形態に示す具体的な数値などは、発明の理解を容易とするための例示である。したがって特に断る場合を除き、本発明を限定するものではない。なお、本明細書および本明細書が参照する図面において、実質的に同一の機能・構成を有する要素については、同一の符号を付すなどして、重複説明を省略する。また本発明に直接関係のない要素は説明および図示を省略する。
【００１５】
＜液晶表示素子＞
先ず、本実施形態に係る液晶表示素子の製造方法（以下、単に「本実施形態に係る製造方法」という。）で製造される液晶表示素子の概要について説明する。本実施形態に係る製造方法では、生産性の向上、歩留まりの向上、又はコストの低減のため、一つの基板母材上に多数の液晶表示素子が一括して形成された後、この基板母材が分割され個々の液晶表示素子が得られる。
【００１６】
図１は、本実施形態に係る製造方法で得られる貼合基板母材Ｂ１０を模式的に示す図である。図１に示す貼合基板母材Ｂ１０は、駆動電極基板母材Ｓ１０と対向電極基板母材Ｇ１０とが貼り合わされて形成される。駆動電極基板母材Ｓ１０は、略円盤状の形状を有するシリコン製の板である。対向電極基板母材Ｇ１０は、駆動電極基板母材Ｓ１０と略同一の形状、つまりほぼ同一の面積を有する円盤形状としたガラス製の板である。
【００１７】
一つの貼合基板母材Ｂ１０には、複数の液晶表示素子ＤＰ１０が形成される。そして貼合基板母材Ｂ１０が、シリコン基板母材Ｓ１０とガラス基板母材Ｇ１０とに予め施された分割線（スクライブライン）に沿って分割（スクライブ）されて、最終的な個々の液晶表示素子ＤＰ１０が得られる。以下では、形成される各液晶表示素子ＤＰ１０に対応する、駆動電極基板母材Ｓ１０および対向電極基板母材Ｇ１０の部分をともに素子形成部分と呼ぶ。そして、駆動電極基板母材Ｓ１０および対向電極基板母材Ｇ１０の素子形成部分における、両基板母材の対向する面を、ともに素子形成領域と呼ぶ。
【００１８】
図２は、本実施形態に係る製造方法で得られる液晶表示素子ＤＰ１０を模式的に示す図である。図２は、駆動電極基板Ｓ１００、液晶１０１・シール材１０２など、および対向電極基板Ｇ１００が積層された液晶表示素子ＤＰ１０について、その積層方向に沿ってガラス基板Ｇ１００側から見た図である。駆動電極基板Ｓ１００と対向電極基板Ｇ１００とは略長方形の形状を有しており、図２では、シリコン基板の短辺に沿った方向をＸ軸方向、長辺に沿った方向をＹ軸方向とする。
【００１９】
駆動電極基板Ｓ１００および対向電極基板Ｇ１００のＸ軸方向の辺、つまり短辺の長さは略同じである（図２中では、この長さをＨ１と記載）。一方で、駆動電極基板Ｓ１００のＹ軸方向の辺、つまり長辺の長さＶ１は、対向電極基板Ｇ１００の長辺方向の長さＶ２よりも、ｄＶだけ長くなっている。このため、駆動電極基板Ｓ１００には、積層された対向電極基板Ｇ１００が重ならない領域１１０が設けられている。この領域１１０に、外部接続用端子１０５が形成される（図２中では右上がりのハッチングで示す）。この外部接続用端子１０５から液晶表示素子ＤＰ１０に電力が供給され、駆動電極基板Ｓ１００と対向電極基板Ｇ１００との間の導通や、画素電極の駆動などが行われる。なお、駆動電極基板母材Ｇ１０と対向電極基板母材Ｇ１０とには、分割後の駆動電極基板Ｓ１００および対向電極基板Ｇ１０が、前述した大きさと積層位置の関係を有するように各分割線が施されている。
【００２０】
ＤＰ１０において、駆動電極基板Ｓ１００の、対向電極基板Ｇ１００と対向する面には、予め定められた大きさと位置を有する表示領域が設けられている。液晶表示素子ＤＰ１０には、この表示領域の外縁に、この表示領域の周囲を囲むようにシール材１０２が配置されている。このシール材１０２は、駆動電極基板Ｓ１００と対向電極基板Ｇ１００とを接着する。シール材１０２は、紫外線と熱との両方によって硬化される非導電性のエポキシ樹脂と、所定の直径の略球状の形状を有する非導電性の粒子（以下、「スペーサボール」という。）とからなる。なお、シール材には、エポキシ樹脂の替わりに紫外線硬化性又は熱硬化性の何れかの硬化性をもった樹脂を用いてもよい。
【００２１】
前述の通りシール材１０２は、所定の直径の略球状の形状を有するスペーサを含んでいる。駆動電極基板Ｓ１００（駆動電極基板母材Ｓ１０）と対向電極基板Ｇ１００（対向電極基板母材Ｇ１０）との間の間隔、つまりギャップ間隔は、このスペーサの直径によって規定される。つまり、両基板（両基板母材）の貼り合わせの際に、各基板（基板母材）が互いに対向する方向に向かって、スペーサボールが両基板（両基板母材）と接するところまで押圧され接着される。また前述の通り、このスペーサは非導電性である。このため、駆動電極基板Ｓ１００には、シール材１０２の配置領域（図２ではクロスハッチングで示す）の下層に駆動回路などに係る各種配線を設けることができる。
【００２２】
駆動電極基板Ｓ１００の、対向電極基板Ｇ１００と対向する面の表示領域には配向膜が形成されている。また、カラーフィルタを設けても良い。そして駆動電極基板Ｓ１００における、表示領域の下層には、画素電極や、この画素電極を駆動させる各種トランジスタおよびコンデンサなどが形成されている。また、駆動電極基板Ｓ１００におけるシール材の配置領域の下層には、前述の通り、これら各種トランジスタおよびコンデンサを制御駆動する駆動回路などに係る各種配線が形成されている。
【００２３】
駆動電極基板Ｓ１００の、対向電極基板Ｇ１００と対向する面には、導通パッド１０４が設けられる。この導通パッド１０４は、例えばアルミニウムによって構成される。導通パッド１０４は、液晶１０１が配置される表示領域の外縁に配置されたシール材１０２から、換言すると表示領域の外縁から所定の間隔を有する位置に設けられる。
【００２４】
対抗電極基板Ｇ１００の、駆動電極基板Ｓ１００と対向する面は、そのほぼ全てにＩＴＯ（Indium Tin Oxide）などからなる透明電極が形成されている。そして、この透明電極上には、配向膜が形成されている。配向膜が形成される領域は、透明電極が形成される領域よりも小さく、そのため透明電極の一部の領域は配向膜から露出している。駆動電極基板Ｓ１００上の導通パッド１０４と対向する、対向電極基板Ｇ１００上の領域が、この透明電極が露出した領域である。そして、導通パッド１０４上に、導通材１０３が配置される。従って、導通材１０３は、液晶１０１が配置される表示領域の外縁に配置されたシール材１０２から、換言すると表示領域の外縁から所定の間隔を有する位置に配置されることになる。導通材１０４は、導通パッド１０４と透明電極とを導通させる。
【００２５】
以上の通り、液晶表示素子ＤＰ１０では、シール材１０２を非導電性とし、シール材１０２が配置される領域とは別の領域に導通材１０３が配置される。これにより、駆動電極基板Ｓ１０において、シール材１０２が配置された領域に対応する領域にも配線を形成することができる。したがって、配線を形成する領域を確保しつつ、駆動電極基板Ｓ１００を小型とすることができる。このとき、導通材１０３が配置される領域は、シール材１０２が配置される領域よりも小さい方が望ましいことは言うまでもない。
【００２６】
一方で、液晶表示素子ＤＰ１０をより小型化するためには、シール材１０２が配置された領域と、導通材１０３が配置された領域とを離隔させつつも、できるだけ近接させることが望ましい。シール材１０２と導通材１０３が接触してしまうと、シール材１０２の配置された領域の下層に形成された配線などをショートさせてしまう可能性があり、一方でシール材１０２と導通材１０３との間隔を大きくとると、その分液晶表示素子ＤＰ１０の大型化を招くためである。
【００２７】
図３は、図２に示した液晶表示素子ＤＰ１０の模式図について、導通材１０３の配置された領域付近を拡大して示す模式図である。小型の液晶表示素子では、図３に示すシール材１０２と、導通材１０４との離隔距離Ｄ１を小さくすることが重要となる。本実施形態に係る製造方法では、このＤ１を小さくした液晶表示素子を適切に製造することができる。
【００２８】
＜比較例に係る製造方法＞
次に、本実施形態に係る製造方法について、比較例に係る製造方法と比較しつつ、その詳細を説明する。まず本実施形態に係る製造方法との比較例となる製造方法（以下、単に「比較例」という。）について説明する。図１２は、この比較例について説明するためのフローチャートである。以下、このフローチャートに沿って比較例に係る製造方法の概要とその問題点を説明する。
【００２９】
まず、駆動電極基板母材の各素子形成部分に、画素電極、各種トランジスタおよびコンデンサ、駆動回路、並びに導通パッドなどが形成される（ステップＳ２０１）。ステップＳ２０１で導通パッドなどが形成された駆動電極基板母材が洗浄された後、画素電極を覆う領域に配向膜が形成される（ステップＳ２０２）。
【００３０】
そして、駆動電極基板母材の各素子形成領域の周囲に、シール材が塗布される（ステップＳ２０３）。ステップＳ２０３でシール材が塗布されると、駆動電極基板母材における、各導通パッドの形成領域に導通材が塗布される（ステップＳ２０４）。なお、これらステップＳ２０３とステップＳ２０４とは、手順を逆にしてもよい。
【００３１】
ステップＳ２０４において導通材を塗布するノズルの吐出口が、ステップＳ２０３ですでに塗布されたシール材に接触してはならない。接触してしまうと、塗布された、本来は非導電性のシール材に、導通材が混入し、下層に形成された配線のショートを誘発してしまう可能性があるからである。逆に、先に導通材が塗布される場合でも、塗布された導通材に、シール材を塗布するノズルの吐出口が接触してはならない。接触してしまうと、そのノズルが、駆動電極基板母材における別の素子形成領域にシール材を塗布する際に、導通材が混入してしまい、同じくショートを誘発するおそれが生じるためである。
【００３２】
小型の液晶表示素子では、前述した通りシール材の塗布位置と導通材の塗布位置とは、離隔されつつも、できる限り近接していることが望ましい。しかし、この比較例のように駆動電極基板母材にシール材および導通材を塗布すると、塗布の際の各ノズルの制御に高い精度が要求され、製造工程が煩雑になる。このように、シール材と導通材とが離隔されつつも、極めて近接した位置に配置される場合には、各種ノズルの制御などに高い精度が求められ、製造方法が煩雑になってしまう。
【００３３】
図１２に戻り、ステップＳ２０４で導通材が塗布されると、駆動電極基板母材の各表示領域に、液晶が順次滴下される（ステップＳ２０５）。そして、駆動電極基板母材について、前述したステップＳ２０１〜ステップＳ２０５が進められるのと並行して、対向電極基板母材の各素子形成領域に配向膜が形成される（ステップＳ２０６）。
【００３４】
駆動電極基板母材および対向電極基板母材について、前述の各ステップが完了すると、両基板母材は所定の環境下で貼り合わされ（ステップＳ２０７）、紫外線照射などによってシール材が硬化される（ステップＳ２０８）。シール材が硬化され両基板母材が接着されると、駆動電極基板母材および対向電極基板母材のそれぞれに予め施された分断線にそって、分断が行われ、個々の液晶表示素子が形成される（ステップＳ２０９）。
【００３５】
＜本実施形態に係る製造方法＞
以上の通り、比較例に係る製造方法では駆動電極基板母材にシール材および導通材の塗布が行われる。これに対し、本実施形態に係る製造方法では、駆動電極基板母材Ｓ１０に導通材が塗布され、対向電極基板母材にシール材が塗布される。図４は、本実施形態に係る製造方法を説明するためのフローチャートである。以下、このフローチャートに沿って本実施形態に係る製造方法の詳細について説明する。
【００３６】
先ず、駆動電極基板母材Ｓ１０の各素子形成部分に、所定の半導体プロセスを用いて、画素電極、各種トランジスタおよびコンデンサ、駆動回路、導通パッド１０４、並びに外部接続用端子１０５などが形成される（ステップＳ１０１）。駆動電極基板母材Ｓ１０としては、略円盤状の形状を有する、約８インチのシリコン製の板が用いられる。
【００３７】
図５は、駆動電極基板母材Ｓ１０における素子形成領域１１１および表示領域１０６を示す模式図である。図５に示す通り、駆動電極基板母材Ｓ１０には、複数の素子形成領域と、表示領域１０６（図５中で、右上がりのハッチングで示す領域）とが設けられる。表示領域１０６は、素子形成領域１１１ごとに設けられている。駆動電極基板母材Ｓ１０には、素子形成領域１１１に基づいて分割線Ｓ１０ａが予め施されている。駆動電極基板母材Ｓ１０は、対向電極基板母材Ｇ１０と貼り合わされた後、この分割線Ｓ１０ａに沿って、各素子形成部分に分割されることになる。
【００３８】
図６は、このステップＳ１０１を経た駆動電極基板母材Ｓ１０を説明するための模式図である。
【００３９】
図６に示すように、素子形成領域１１ごとに、導通パッド１０４および外部接続用端子１０５がそれぞれ、駆動電極基板母材Ｓ１０上に形成される。導通パッド１０４および外部接続端子１０５は、表示領域１０６の外側に形成される。導通パッド１０４は、表示領域１０６の外縁から所定の間隔を有する位置に形成される。
【００４０】
外部接続端子１０５からは、各種配線が延在している。外部接続端子１０５は、入力される信号などに応じて、複数設けられている。
【００４１】
図４に戻り、続いて駆動電極基板母材Ｓ１０には、配向膜が形成される（ステップＳ１０２）。ステップＳ１０１で導通パッドなどが形成された駆動電極基板母材Ｓ１０が洗浄された後、形成された画素電極を覆うように配向膜が形成される。この配向膜としては、例えばＳｉＯ2膜を用いることができる。なお、この配向膜の形成では、配向膜が導通パッド１０４および外部接続用端子１０５を覆うことがないよう、選択的な形成を行うためのマスクが使用されることになる。
【００４２】
次に、駆動電極基板母材Ｓ１０の各素子形成領域における導通パッド１０４上に、導通材１０３が塗布（滴下）される（ステップＳ１０３）。導通材１０３は、表示領域１０６の外縁から所定の間隔をもって形成された導通パッド１０４上の領域に塗布される。したがって、導通パッド１０４は、表示領域１０６の外縁から所定の間隔を有する位置に塗布されることになる。導通材１０３は、表面が導電性の膜で覆われた、非可撓性を有する非導電性粒子が、バインダに含まれた構成となっている。非導電性粒子としては、例えばシリカ粒子やプラスティック粒子が使用される。この非導電性粒子を覆う導電性の膜としては、例えばニッケル、金、又は銀などの素材を用いることができる。またバインダは、後述するシール材と同じ素材のエポキシ樹脂が用いられ、このバインダ中に導電性素材で皮膜された粒子が分散されている。
【００４３】
そして、駆動電極基板母材Ｓ１０の各表示領域に液晶が滴下される（ステップＳ１０４）。図７は、各表示領域１０６に液晶が滴下された駆動電極基板母材Ｓ１０を示す模式図である。滴下される液晶の量は予め計測されており、各表示領域の中央付近に、順次滴下されていくことになる。
【００４４】
図８は、ステップＳ１０１〜ステップＳ１０４までの各過程を経た駆動電極基板母材Ｓ１０のうち、一つの素子形成部分の断面を模式的に示す図である。駆動電極基板Ｓ１００には、外部接続用端子１０５が形成されている（図８で、縦縞で示す）。また駆動電極基板Ｓ１００には、導通パッド１０４が形成されている（図８では、右下がりのハッチングで示す）。そしてこの導通パッド１０４上に、導電性の膜で覆われた非導電性粒子１０３（ａ）と、バインダ１０３（ｂ）（図８では、右上がりのハッチングで示す）からなる導通材１０３が塗布されている。駆動電極基板Ｓ１００上の表示領域に対応する領域には配向膜１０７が形成され、この配向膜１０７上に液晶１０１が滴下されている。
【００４５】
図４に戻り、以上のように駆動電極基板母材Ｓ１０に対するステップ１０１〜ステップＳ１０４の各過程が進められるのと並行して、対向電極基板母材Ｇ１０に対する過程が進められる。まず、対向電極として透明電極が形成された、ガラス基板母材である対向電極基板には配向膜が形成される（ステップＳ１０５）。対向電極基板母材上の適切な領域に配向膜を施せるように、配向膜の形成には所定のマスクが用いられる。
【００４６】
ステップＳ１０５で配向膜が形成されると、対向電極基板母材Ｇ１０の各素子形成領域にはシール材１０２が塗布される（ステップＳ１０６）。図９は、各素子領域にシール材１０２が塗布された対向電極基板母材Ｇ１０を模式的に示す図である。シール材１０２は、対向電極基板母材Ｇ１０に予め施されたアライメントマークに基づいて塗布される。
【００４７】
シール材１０２は、対向電極基板母材Ｇ１０の各素子形成領域において、駆動電極基板母材の各表示領域と略同一の面積を有する領域の周囲を囲むように塗布される。また、対向電極基板母材Ｇ１０上の、駆動電極基板母材の各表示領域と略同一の面積を有する各領域は、駆動電極基板母材Ｓ１０と対向電極基板母材Ｇ１０とを後述するステップＳ１０８で互いに張り合わせた際に、駆動電極基板母材Ｓ１０上の各表示領域と対応する位置に設けられている。換言すると、各領域と各表示領域との素子形成領域上の座標が、積層方向からみたときに略一致する関係となっている。
【００４８】
図１０は、ステップＳ１０６を終えた対向電極基板母材Ｇ１０のうち、一つの素子領域の断面図を模式的に示す図である。図１０に示すように、対向電極基板Ｇ１００には、透明電極１１２が形成されている（図１０では、クロスハッチングで示す）。そして対向電極基板Ｇ１００には、配向膜１０８が形成される（図１０ではドットで示す）。そして、前述した駆動電極基板上の表示エリアと対向する領域の周辺にシール材１０２が塗布される。シール材は、スペーサボール１０２（ａ）と、紫外線硬化性および熱硬化性を有する接着剤１０２（ｂ）（図１０では、右上がりのハッチングで示す）とから構成される。
【００４９】
図４に戻り、前述のようにして各種構成が形成された、駆動電極基板母材Ｓ１０と対向電極基板母材Ｇ１０とが、減圧環境下で対向配置され、予め施されたアライメントマークなどに基づき位置あわせされた後、貼り合わされる（ステップＳ１０７）。このとき、駆動電極基板母材Ｓ１０と対向電極基板母材Ｇ１０とは、それぞれに形成された配向膜１０７と１０８とが互いに向き合うように対向配置される。また駆動電極基板母材Ｓ１０と対向電極基板母材Ｇ１０とが貼り合わされた貼合基板母材Ｂ１０は、大気圧環境下に置かれ、大気圧による加圧などによって、両基板母材間の間隔が押圧され調整される。
【００５０】
その後、紫外線を照射した後、熱を加えることで、シール材１０２を硬化し、両基板母材を接着する（ステップＳ１０８）。そして、駆動電極基板母材Ｓ１０に施された分割線ＳＬ１０ａ、および対向電極基板母材Ｇ１０に施された分割線ＳＬ１０ｂに沿って貼合基板母材Ｂ１０が分割される（ステップＳ１０９）。これによって、貼合基板母材Ｂ１０から、複数の液晶表示素子ＤＰ１０が形成される。
【００５１】
以上の通り、本実施形態に係る製造方法では、駆動電極基板母材Ｓ１０に導通材１０３が塗布され、対向電極基板母材Ｇ１０にシール材１０２が塗布される。シール材１０２の塗布対象となる基板と、導通材１０３の塗布対象となる基板とを、別としたため、前述した比較例のように精密なノズル制御を行わなくとも、シール材１０２の塗布領域と導通材１０３との塗布領域を近接させることができる。したがって本発明によれば、非導電性のシール材と導通材とを離隔させつつ、互いに近接させた液晶表示素子を、より簡易に製造することができる。
【００５２】
また、駆動電極基板母材Ｓ１０に導通材１０３を塗布している間に、対向電極基板母材Ｇ１０にシール材１０２を塗布することができるため、各工程を並列で実施することができ、液晶表示素子を、より効率的に製造することができる。
【００５３】
図１１は、形成された液晶表示素子ＤＰ１０を説明するための模式的な断面図である。図１１では、駆動電極基板Ｇ１００ないし対向電極基板Ｓ１０の長辺方向をＹ軸方向、駆動電極基板Ｓ１００・液晶１０１など・対向電極基板Ｇ１００の積層方向をＺ軸方向とする。
【００５４】
本実施形態に係る製造方法で製造される液晶表示素子ＤＰ１０の、駆動電極基板Ｓ１００と対向電極基板Ｇ１００とのギャップ間隔ＧＬは、シール材１０２に含まれるスペーサボール１０２（ａ）の直径Ｄ１０２、および導通材１０３に含まれる粒子１０３（ａ）の直径Ｄ１０３で規定される。
【００５５】
すなわち、前述の図４におけるＳ１０８において、駆動電極基板Ｓ１００と対向電極基板Ｇ１００とを張り合わせ、互いに押圧して所望のギャップ間隔とする場合に、硬質なスペーサボール１０２（ａ）および粒子１０３（ａ）は、つぶれない（変形しない）ため、各直径分の間隔を保持することができる。したがって、スペーサボール１０２（ａ）および粒子１０３（ａ）の直径を適宜設計することで、所望のギャップ間隔を得ることが可能となる。
【００５６】
例えば所望のギャップ間隔として約２．５μｍとする場合、配向膜１０７および配向膜１０８の厚みを考慮してスペーサボール１０２（ａ）の直径Ｄ１０２が２μｍとし、粒子１０３（ａ）の直径Ｄ１０３を２．２〜２．５μｍとする。これによってギャップ間隔を略２．５μｍとするなどの設計が可能となる。
【００５７】
また、シール材１０２（ｂ）と、導通材のバインダ１０３（ｂ）とを同一素材のエポキシ樹脂とすることが望ましい。これらを同一素材とすることで、シール材１０２の硬化と同時に、バインダ１０３（ａ）を硬化させることができる。また、シール材１０２（ｂ）と導通材のバインダ１０３（ｂ）との硬化収縮率を同じとすることができるため、基板間（基板母材間）のギャップ間隔の均一性を保つことができる。さらに硬化収縮の違いにより生じる基板の複屈折を防止することができ、表示素子の表示性能を向上させることができる。
【００５８】
以上の通り、本発明に係る液晶表示素子の製造方法によれば、非導電性のシール材と導通材とを離隔させつつ、互いに近接させた液晶表示素子を、より簡易に製造することができる。
【００５９】
また本発明に係る製造方法によれば、シール材の塗布領域と導通材とを容易に近接させられることから、小型の液晶表示素子を簡易に製造できる。したがって、駆動電極基板母材および対向電極基板母材により多くの素子形成領域を確保することができ、液晶表示素子の製造コストの低減が可能となる。
【００６０】
また、駆動電極基板母材に導通材を塗布している間に、対向電極基板母材にシール材を塗布することができるため、各工程を並列で実施することができ、液晶表示素子を、より効率的に製造することができる。
【００６１】
なお、以上で説明した液晶表示素子の構成はあくまでも本発明を説明するための例に過ぎず、各素子形成領域に塗布する導通材を１箇所とする、或は素子形成領域内の各構成のレイアウトを適宜変更するなどした液晶表示素子の製造に対しても、本発明を適用することは可能である。
【符号の説明】
【００６２】
Ｂ１０  基板母材、Ｓ１０  駆動電極基板母材、Ｇ１０  対向電極基板母材、ＳＬ１０ａ・ＳＬ１０ｂ  分割線。
ＤＰ１０  液晶表示素子、Ｓ１００  駆動電極基板、Ｇ１００  対向電極基板、１０１  液晶、１０２  シール材、１０３  導通材、１０４  導通パッド、１０５  外部電極端子。
１０６  表示領域、１０７・１０８  配向膜、１１１  素子形成領域、１１２  透明電極。
【図１】
2014092552.tif 000003
【図２】
2014092552.tif 000004
【図３】
2014092552.tif 000005
【図４】
2014092552.tif 000006
【図５】
2014092552.tif 000007
【図６】
2014092552.tif 000008
【図７】
2014092552.tif 000009
【図８】
2014092552.tif 000010
【図９】
2014092552.tif 000011
【図１０】
2014092552.tif 000012
【図１１】
2014092552.tif 000013
【図１２】
2014092552.tif 000014