(57)【要約】      （修正有）【課題】出力電圧安定性に優れた定電圧回路を提供する。【解決手段】エンハンス型ＮＭＯＳ101とデプレッション型ＮＭＯＳ102を直列に接続し構成する定電圧回路において、デプレッション型ＮＭＯＳ102のバックバイアス効果を高めるために、デプレッション型ＮＭＯＳ102を搭載するＰ型ウェル領域6をエンハンス型ＮＭＯＳ101のＰ型ウエル5に比べ不純物濃度を濃くすることで、デプレッション型ＮＭＯＳ102のボディ端子4に印加されるバックバイアス効果を強くさせ、定電圧回路の出力電圧安定性を向上させる。【選択図】図１
2014072235.tif 000002
【特許請求の範囲】
【請求項１】
第一のＰ型ウェル領域上に形成された、第一のゲート酸化膜と、第一のゲート電極と、前記第一のゲート電極に接続された第一のゲート端子と、Ｎ型低濃度領域及びＮ型高濃度領域からなる第一のソース領域及び第一のドレイン領域と、前記第一のドレイン領域に接続された第一のドレイン端子と、前記第一のソース領域に接続された第一のソース端子と、前記第一のＰ型ウェル領域に接続された第一のボディ端子を有し、閾値電圧が正の値をもつエンハンス型の第一のＮチャネル型ＭＯＳトランジスタと、
第二のＰ型ウェル領域上に形成された、第二のゲート酸化膜と、第二のゲート電極と、前記第二のゲート電極に接続された第二のゲート端子と、Ｎ型低濃度領域及びＮ型高濃度領域からなる第二のソース領域及び第二のドレイン領域と、前記第二のドレイン領域に接続された第二のドレイン端子と、前記第二のソース領域に接続された第二のソース端子と、前記第二のＰ型ウェル領域に接続された第二のボディ端子と、Ｎ型のチャネル不純物領域を有し、閾値電圧が負の値をもつデプレッション型の第二のＮチャネル型ＭＯＳトランジスタとからなり、
前記第一ゲート端子及び前記第一のドレイン端子は、前記第二のソース端子及び前記第二のゲート端子に接続され、前記第一のソース端子及び前記第一ボディ端子は回路上の最低電位である接地電位に接続され、
前記第二のドレイン端子は回路上の最大電位である電源電圧に接続され、前記第二のボディ端子は前記接地電位に接続され、
前記第二のＰ型ウェル領域の不純物濃度が前記第一のＰ型ウェル領域の不純物濃度より濃いことを特徴とする半導体集積回路装置。
【請求項２】
第一のＰ型ウェル領域上に形成された、第一のゲート酸化膜と、第一のゲート電極と、前記第一のゲート電極に接続された第一のゲート端子と、Ｎ型低濃度領域及びＮ型高濃度領域からなる第一のソース領域及び第一のドレイン領域と、前記第一のドレイン領域に接続された第一のドレイン端子と、前記第一のソース領域に接続された第一のソース端子と、前記第一のＰ型ウェル領域に接続された第一のボディ端子を有し、閾値電圧が正の値をもつエンハンス型の第一のＮチャネル型ＭＯＳトランジスタと、
第二のＰ型ウェル領域上に形成された、第二のゲート酸化膜と、第二のゲート電極と、前記第二のゲート電極に接続された第二のゲート端子と、Ｎ型低濃度領域及びＮ型高濃度領域からなる第二のソース領域及び第二のドレイン領域と、前記第二のドレイン領域に接続された第二のドレイン端子と、前記第二のソース領域に接続された第二のソース端子と、前記第二のＰ型ウェル領域に接続された第二のボディ端子と、Ｎ型のチャネル不純物領域を有し、閾値電圧が負の値をもつデプレッション型の第二のＮチャネル型ＭＯＳトランジスタとからなり、
前記第一のゲート端子及び前記第一のドレイン端子は前記第二のソース端子に接続され、前記第一のソース端子及び前記第二のボディ端子は回路上の最低電位である接地電位に接続され、
前記第二ドレイン端子は回路上の最大電位である電源電圧に接続され、前記第二のゲート端子及び前記第二のボディ端子は前記接地電位に接続され、
前記第二のＰ型ウェル領域の不純物濃度が前記第一のＰ型ウェル領域の不純物濃度より濃いことを特徴とする半導体集積回路装置。
【請求項３】
前記第二のソース領域および第二のドレイン領域が前記第二のゲート電極に近接したＮ型低濃度領域と、前記Ｎ型低濃度領域に接して配置されたＮ型高濃度領域からなり、前記ソース領域内の前記Ｎ型低濃度領域における前記第二のゲート電極端から前記Ｎ型高濃度領域までの長さが、前記第二のドレイン領域内の前記Ｎ型低濃度領域における前記第二のゲート電極端から前記Ｎ型高濃度領域までの長さより長いことを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
第一のＰ型ウェル領域上に形成された、第一のゲート酸化膜と、第一のゲート電極と、前記第一のゲート電極に接続された第一のゲート端子と、Ｎ型低濃度領域及びＮ型高濃度領域からなる第一のソース領域及び第一のドレイン領域と、前記第一のドレイン領域に接続された第一のドレイン端子と、前記第一のソース領域に接続された第一のソース端子と、前記第一のＰ型ウェル領域に接続された第一のボディ端子を有し、閾値電圧が正の値をもつエンハンス型の第一のＮチャネル型ＭＯＳトランジスタと、
第二のＰ型ウェル領域上に形成された、第二のゲート酸化膜と、第二のゲート電極と、前記第二のゲート電極に接続された第二のゲート端子と、Ｎ型低濃度領域及びＮ型高濃度領域からなる第二のソース領域及び第二のドレイン領域と、前記第二のドレイン領域に接続された第二のドレイン端子と、前記第二のソース領域に接続された第二のソース端子と、前記第二のＰ型ウェル領域に接続された第二のボディ端子と、Ｎ型のチャネル不純物領域を有し、閾値電圧が負の値をもつデプレッション型の第二のＮチャネル型ＭＯＳトランジスタとからなり、
前記第一ゲート端子及び前記第一のドレイン端子は、前記第二のソース端子及び前記第二のゲート端子に接続され、前記第一のソース端子及び前記第一ボディ端子は回路上の最低電位である接地電位に接続され、
前記第二ドレイン端子は回路上の最大電位である電源電圧に接続され、前記第二のボディ端子は前記接地電位に接続され、
前記第一のＰ型ウェル領域の不純物濃度と前記第二のＰ型ウェル領域の不純物濃度は同一で、前記Ｎ型のチャネル不純物領域の下に、部分的に前記第一及び第二のＰ型ウェル領域の不純物濃度よりも濃いＰ型不純物層を有することを特徴とする半導体集積回路装置。
【請求項５】
第一のＰ型ウェル領域上に形成された、第一のゲート酸化膜と、第一のゲート電極と、前記第一のゲート電極に接続された第一のゲート端子と、Ｎ型低濃度領域及びＮ型高濃度領域からなる第一のソース及び第一のドレイン領域と、前記第一のドレイン領域に接続された第一のドレイン端子と、前記第一のソース領域に接続された第一のソース端子と、前記第一のＰ型ウェル領域に接続された第一のボディ端子を有し、閾値電圧が正の値をもつエンハンス型の第一のＮチャネル型ＭＯＳトランジスタと、
第二のＰ型ウェル領域上に形成された、第二のゲート酸化膜と、第二のゲート電極と、前記第二のゲート電極に接続された第二のゲート端子と、Ｎ型低濃度領域及びＮ型高濃度領域からなる第二のソース及び第二のドレイン領域と、前記第二のドレイン領域に接続された第二のドレイン端子と、前記第二のソース領域に接続された第二のソース端子と、前記第二のＰ型ウェル領域に接続された第二のボディ端子と、Ｎ型のチャネル不純物領域を有し、閾値電圧が負の値をもつデプレッション型の第二のＮチャネル型ＭＯＳトランジスタとからなり、
前記第一のゲート端子及び前記第一のドレイン端子は前記第二のソース端子に接続され、前記第一のソース端子及び前記第二のボディ端子は回路上の最低電位である接地電位に接続され、
前記第二のドレイン端子は回路上の最大電位である電源電圧に接続され、前記第二のゲート端子及び前記第二のボディ端子は前記接地電位に接続され、
前記第一のＰ型ウェル領域の不純物濃度と前記第二のＰ型ウェル領域の不純物濃度は同一で、前記Ｎ型のチャネル不純物領域の下に、部分的に前記第一及び第二のＰ型ウェル領域の不純物濃度よりも濃いＰ型不純物層を有することを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高い出力電圧精度が求められるアナログ半導体集積回路装置に関する。
【背景技術】
【０００２】
半導体集積回路において、電源電圧によらず一定電圧を出力する定電圧回路は図２（１）及び（２）に示すようにエンハンス型とデプレッション型の２つのＮチャネル電界効果型ＭＯＳトランジスタ（以下ＮＭＯＳと称す）を直列接続して構成する方式が簡便で低コストで実現できるため広く採用されている。
【０００３】
図２（１）において、エンハンス型のＮＭＯＳ１０１は、ソース端子及びＰ型ウェル領域（以下Ｐｗｅｌｌと称す）に接続するボディ端子を定電圧回路における最低電位である接地端子へ接続し、ゲート端子及びドレイン端子はデプレッション型ＮＭＯＳ１０２のソース端子に接続している。
【０００４】
またデプレッション型ＮＭＯＳ１０２のドレイン端子は、定電圧回路の最高電位となる電源電圧端子に接続し、ゲート端子はＮＭＯＳ１０２のソース端子に接続している。
【０００５】
このような接続を行うと、まずＮＭＯＳ１０１についてはゲート端子とドレイン端子の電位が共通なので飽和動作となり、ＮＭＯＳ１０２についてもある大きさ以上の電圧がドレイン端子に印加されると飽和動作となるので、それぞれのＮＭＯＳの電流が一致させる事から下記に示すように、それぞれの飽和電流がつり合っている状態を表す簡単な関係式が得られる。
【０００６】
Ｋｎｅ（Ｖｇ１−Ｖｔｎｅ）2＝Ｋｎｄ（Ｖｇ２−Ｖｔｎｄ）2・・・（ａ）式
ここでＫｎｅ、Ｖｇ１、ＶｔｎｅはそれぞれＮＭＯＳ１０１の相互コンダクタンス、ゲート電位、閾値電圧であり、Ｋｎｄ、Ｖｇ２、ＶｔｎｄはそれぞれＮＭＯＳ１０２の相互コンダクタンス、ゲート電位、閾値電圧である。
【０００７】
この関係から定電圧回路の出力値Ｖｏｕｔは下記のようになる。
Ｖｏｕｔ＝（Ｋｎｄ／Ｋｎｅ）1/2・｜Ｖｔｎｄ｜＋Ｖｔｎｅ・・・（ｂ）式
以上のようにＶｏｕｔはそれぞれのＮＭＯＳの素子特性で調整する事が可能であるが、図２ではＮＭＯＳ１０２のボディ端子はソース端子よりも電位が低くなっているので、上記のＶｔｎｄ、ＫｎｄはＶｏｕｔ分の電圧のバックバイアス効果がかかった状態での閾値電圧、相互コンダクタンスである。このバックバイアス効果による特性変化を嫌う場合はボディ端子をソース端子に接続することになるがその場合はＮＭＯＳ１０１，１０２を搭載するそれぞれのＰｗｅｌｌ領域の電位が変えられるよう、半導体基板としてＮ型基板上を選択しそれぞれをＰＮ接合分離した上でＰｗｅｌｌ領域を形成しそれぞれのＰｗｅｌｌ領域上にＮＭＯＳ１０１と１０２を形成しなければならない。そのため、図２の回路構成は半導体基板の極性を問わない汎用性の高いものであると言える。
【０００８】
次に図４に基づいて上記従来の半導体集積回路装置の製造方法の概略を説明する。説明する部分の番号は図２と同一とする。
まずＰ型もしくはＮ型の半導体基板を用意し、所望のＮＭＯＳ形成予定領域にボロン（Ｂ）もしくはＢＦ２のＰ型不純物をイオン注入法で注入後、熱拡散を施しＰｗｅｌｌ領域を形成する（ａ）。このＰｗｅｌｌ領域の不純物濃度は１×１０16ｃｍ3から１×１０17ｃｍ3の間の値で数μｍの深さになるように不純物注入量及び、熱拡散の条件を選ぶ。
【０００９】
次に素子同士を電気的に分離させるためにＬＯＣＯＳ法などを用い、素子分離領域を形成する（ｂ）。
次に、エンハンス型ＮＭＯＳの閾値電圧を所望の値になるように調整するためにボロン（Ｂ）もしくはＢＦ２のＰ型不純物をエンハンス型ＮＭＯＳ形成予定領域にイオン注入法で注入する（ｃ）。
【００１０】
次に、デプレッション型ＮＭＯＳの閾値電圧を所望の値になるように調整するためにリン（Ｐ）もしくはヒ素（Ａｓ）のＮ型不純物をデプレッション型ＮＭＯＳ形成予定領域にイオン注入法で注入する（ｄ）。
次に熱酸化法により、エンハンス型ＮＭＯＳ及びデプレッション型ＮＭＯＳのゲート酸化膜を形成する（ｅ）。
【００１１】
次にエンハンス型ＮＭＯＳ及びデプレッション型ＮＭＯＳのゲート電極を形成するためにＰｏｌｙＳｉ膜の堆積及び１×１０19ｃｍ3以上となるように高濃度の不純物注入をイオン注入法もしくは熱拡散法で行い、パターニングを行う（ｆ）。
【００１２】
次にエンハンス型ＮＭＯＳ及びデプレッション型ＮＭＯＳのソース／ドレイン領域及び、チャネル下のＰｗｅｌｌ領域（ボディ領域と称す）の電位を与えるための領域を形成するために、不純物注入をイオン注入法で行う。このとき、ソース／ドレイン形成のための高濃度Ｎ型不純物は、ゲート電極端から所定の距離だけ離間させて１×１０19ｃｍ3以上となるような濃度で形成する。一方この高濃度ソース不純物領域からゲート電極端までは５×１０16ｃｍ3から５×１０17ｃｍ3となるようなＮ型低濃度不純物を形成する。このＮ型低濃度不純物領域は高電圧を印加した場合の電界緩和の役目を果たす（ｇ）。
【００１３】
次に、全体に酸化膜からなる絶縁膜を堆積し、所定の位置にコンタクトホールを形成した後に、それぞれのＮＭＯＳ素子のゲート・ソース・ドレイン・ボディの電位を与えるために金属配線の形成を、金属膜のスパッタリング及びパターニングにより行う（ｈ）。
【００１４】
また、従来技術の他の定電圧回路例について図３（１）、（２）を元に説明する。図３（１）及び（２）では、図２（１）及び（２）と同じＮＭＯＳ素子を使用し、配線方法だけを変えたものである。すなわち、デプレッション型ＮＭＯＳ１０２のゲート端子を定電圧回路における最低電位である接地端子へ接続するような変更を行っている。これは、デプレッション型ＮＭＯＳ１０２のゲート電圧をＶｏｕｔ分マイナス側にシフトさせるため、出力電圧と消費電流を大きく低下させることができる。上記のような定電圧回路の方式については、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−２９３４０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上記のような低電圧回路を含む半導体装置を樹脂パッケージの中に封止するための従来の実装を施すと以下のような課題があった。
例えば、エンハンス型ＮＭＯＳやデプレッション型ＮＭＯＳの閾値電圧や相互コンダクタンスが量産においてばらついた場合、定電圧回路の出力電圧がばらついてしまう。また、温度などの環境変動でもその出力電圧が変動してしまう。そのため、定電圧回路の出力電圧の変動が小さくできるＮＭＯＳ素子構造もしくは半導体集積回路方式を実現する方法が望まれていた。
【課題を解決するための手段】
【００１７】
このような課題を解決するために、Ｐ型ウェル領域上に形成し、ゲート酸化膜と、ゲート電極と、Ｎ型低濃度領域及びＮ型高濃度領域からなるソース及びドレイン領域とを有し、閾値電圧が正の値をもつエンハンス型の第一のＮチャネル型ＭＯＳトランジスタと、Ｐ型ウェル領域上に形成し、ゲート酸化膜と、ゲート電極と、Ｎ型低濃度領域及びＮ型高濃度領域からなるソース及びドレイン領域とＮ型のチャネル不純物領域を有し、閾値電圧が負の値をもつデプレッション型の第二のＮチャネル型ＭＯＳトランジスタからなり、
第一のＮＭＯＳの、ゲート電極に接続するゲート端子及びドレイン領域に接続するドレイン端子を第二のＮＭＯＳのソース領域に接続するソース端子及びゲート端子に接続し、第一のＮＭＯＳのソース端子及びＰ型ウェル領域に接続するボディ端子を回路上の最低電位である接地電位とし、第二のＮＭＯＳのドレイン端子を回路上の最大電位である電源電圧とし、ボディ端子を接地電位とし、第二のＮＭＯＳを搭載するＰ型ウェル領域の不純物濃度が第一のＮＭＯＳを搭載するＰ型ウェル領域の不純物濃度より濃い半導体集積回路装置とした。
【００１８】
またはＰ型ウェル領域上に形成し、ゲート酸化膜と、ゲート電極と、Ｎ型低濃度領域及びＮ型高濃度領域からなるソース及びドレイン領域とを有し、閾値電圧が正の値をもつエンハンス型の第一のＮチャネル型ＭＯＳトランジスタと、Ｐ型ウェル領域上に形成し、ゲート酸化膜と、ゲート電極と、Ｎ型低濃度領域及びＮ型高濃度領域からなるソース及びドレイン領域とＮ型のチャネル不純物領域を有し、閾値電圧が負の値をもつデプレッション型の第二のＮチャネル型ＭＯＳトランジスタからなり、第一のＮＭＯＳの、ゲート電極に接続するゲート端子及びドレイン領域に接続するドレイン端子を第二のＮＭＯＳのソース領域に接続するソース端子に接続し、第一のＮＭＯＳのソース端子及びＰ型ウェル領域に接続するボディ端子を回路上の最低電位である接地電位とし、第二のＮＭＯＳのドレイン端子を回路上の最大電位である電源電圧とし、ゲート端子及びボディ端子を接地電位とし、第二のＮＭＯＳを搭載するＰ型ウェル領域の不純物濃度が第一のＮＭＯＳを搭載するＰ型ウェル領域の不純物濃度より濃い半導体集積回路装置とした。
【００１９】
さらに第一のＮＭＯＳを搭載するＰ型ウェル領域の濃度が１×１０17／ｃｍ2より薄く、第二のＮＭＯＳを搭載するＰ型ウェル領域の濃度が１×１０17／ｃｍ2より濃い半導体集積回路装置とした。
【００２０】
または第一及び第二のＮＭＯＳのＰ型ウェル領域の濃度は同一でありながら、第二のＮＭＯＳのＮ型のチャネル不純物領域の下に、部分的にＰ型ウェル領域よりも濃いＰ型不純物層を有する半導体集積回路装置とした。
【００２１】
さらに第一のＮＭＯＳを搭載するＰ型ウェル領域の濃度が１×１０17／ｃｍ2より薄く、第二のＮＭＯＳのＮ型のチャネル不純物の下の、部分的にＰ型ウェル領域よりも濃いＰ型不純物の濃度が１×１０17／ｃｍ2より濃い半導体集積回路装置とした。
【００２２】
または第二のＮＭＯＳのソース／ドレイン領域がゲート電極に近接したＮ型低濃度領域と、Ｎ型低濃度領域に接してコンタクトホール下に形成するＮ型高濃度領域からなり、ソース領域内のＮ型低濃度領域におけるゲート電極端からＮ型高濃度領域までの長さが、ドレイン領域内のＮ型低濃度領域におけるゲート電極端からＮ型高濃度領域までの長さより長い半導体集積回路装置とした。
【発明の効果】
【００２３】
本発明によれば、定電圧回路の出力電圧の変動を抑制する事ができ、高精度のアナログ半導体集積回路装置を提供する事が可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施例の半導体集積回路装置を含む模式断面図である。
【図２】（１）従来の半導体集積回路装置を含む模式断面図である。
【００２５】
（２）従来の半導体集積回路装置の回路結線図である。
【図３】（１）従来の別の半導体集積回路装置を含む模式断面図である。
【００２６】
（２）従来の別の半導体集積回路装置の回路結線図である。
【図４】従来の半導体集積回路装置を製造するための工程フロー図である。
【図５】本発明の第１の実施例の半導体集積回路装置を製造するための工程フロー図である。
【図６】デプレッション型ＮＭＯＳトランジスタのゲート電圧−ドレイン電流関係図である。
【図７】本発明の第１の実施例の別の半導体集積回路装置を含む模式断面図である。
【図８】本発明の第２の実施例の半導体集積回路装置を含む模式断面図である。
【図９】本発明の第２の実施例の別の半導体集積回路装置を含む模式断面図である。
【図１０】本発明の第２の実施例の半導体集積回路装置を製造するための工程フロー図である。
【図１１】本発明の第３の実施例の半導体集積回路装置を含む模式断面図である。
【図１２】本発明の第３の実施例の別の半導体集積回路装置を含む模式断面図である。
【発明を実施するための形態】
【００２７】
以下に本発明の実施の形態を図面に基づいて説明する。図１は、本発明の第１の実施例である半導体集積回路装置の断面図であり、定電圧回路においてデプレッション型ＮＭＯＳにかかるバックバイアスを有効に活用した例である。
【００２８】
図１は従来例である図２に本発明の特徴を付加した定電圧回路の断面図でとなっている。その違いは、エンハンス型ＮＭＯＳ１０１とデプレッション型ＮＭＯＳ１０２を搭載するＰｗｅｌｌ領域を別々に形成し、それぞれのＰｗｅｌｌ領域の不純物濃度を変えていることである。すなわち、エンハンス型ＮＭＯＳ１０１を搭載するＰｗｅｌｌ領域５の濃度は１×１０15／ｃｍ2以上１×１０17／ｃｍ2未満の一般的な濃度とし、デプレッション型ＮＭＯＳ１０２を搭載するＰｗｅｌｌ領域６の濃度は特別にこの部分だけ１×１０17／ｃｍ2以上の濃度とする。
【００２９】
このようにすることで、元々デプレッション型ＮＭＯＳに対してボディ端子に印加されているバックバイアス効果を強くさせる効果を発揮させている。
ＮＭＯＳにおいてボディ端子に負のバックバイアスを印加した場合、チャネルにおける不純物プロファイルにもよるが、閾値電圧が高くなる方向に、また相互コンダクタンス（図６の電圧−電流特性における傾きに相当）が低くなる方向にシフトする。
【００３０】
この効果はＰｗｅｌｌ濃度が濃いほど顕著である。その理由はバックバイアスを印加した際に生じるゲート下の空乏層内電荷とつりあうために要するゲート電圧分、閾値電圧が上昇するのであるが、Ｐｗｅｌｌ濃度を増加させる事で空乏層電荷密度が上昇するため、閾値電圧の上昇がより大きくなるためである。またそのとき、チャネルを流れる平面方向の電流に対し垂直方向に電界が強くなるのでキャリアの移動度が低下し、相互コンダクタンスは減少する。
【００３１】
このような効果を図１の半導体集積回路に対して考えると、例えば（ｂ）式においてＶｔｎｅが何らかの原因で増減した場合従来例ではその増加分に相当する出力電圧の増減が発生する。ただバックバイアス効果により下記のようなＶｏｕｔ値の増減を抑制するようなフィードバックが大きく働き、変動幅が抑えられるが、本例ではデプレッション型ＮＭＯＳを搭載しているＰｗｅｌｌ濃度を濃くしているためより顕著に下記効果が発揮される。これはＫｎｅ，Ｖｔｎｄ，Ｋｎｄの増減に対しても同様の効果が働く。
【００３２】
Ｖｔｎｅ増（減）
→Ｖｏｕｔ値増（減）
→バックゲート効果によるＶｔｎｄ増（減）／Ｋｎｄ減（増）
→Ｖｏｕｔ値減（増）
また、これらの素子特性が温度などの外部要因で変化した場合にも同様の効果があり、出力電圧の変動に対し非常に安定した定電圧回路とすることができる。
【００３３】
次に図５に基づいて本実施例の半導体集積回路装置の製造方法の概略を説明する。説明する部分の番号は図１と同一とする。
まずＰ型もしくはＮ型の半導体基板１を用意し、所望のＮＭＯＳ形成予定領域にボロン（Ｂ）もしくはＢＦ2のＰ型不純物をイオン注入法で注入後、熱拡散を施し異なる濃度を有するＰｗｅｌｌ領域（５、６）を形成する（ステップａ、ｂ）。Ｐｗｅｌｌ領域５の不純物濃度は１×１０16ｃｍ3以上１×１０17ｃｍ3未満の値、Ｐｗｅｌｌ領域６の不純物濃度は１×１０17ｃｍ3以上の値でともに数μｍの深さになるように不純物注入量及び、熱拡散の条件を選ぶ。
【００３４】
次に素子同士を電気的に分離させるためにＬＯＣＯＳ法などを用い、素子分離領域を形成する（ステップｃ）。
次に、エンハンス型ＮＭＯＳの閾値電圧を所望の値になるように調整するためにボロン（Ｂ）もしくはＢＦ2のＰ型不純物をエンハンス型ＮＭＯＳ形成予定領域にイオン注入法で注入する（ステップｄ）。
【００３５】
次に、デプレッション型ＮＭＯＳの閾値電圧を所望の値になるように調整するためにリン（Ｐ）もしくはヒ素（Ａｓ）のＮ型不純物をデプレッション型ＮＭＯＳ形成予定領域にイオン注入法で注入し、Ｎ型チャネル不純物領域１０を形成する（ステップｅ）。
次に熱酸化法により、エンハンス型ＮＭＯＳ及びデプレッション型ＮＭＯＳのゲート酸化膜９を形成する（ステップｆ）。
【００３６】
次にエンハンス型ＮＭＯＳ及びデプレッション型ＮＭＯＳのゲート電極８を形成するためにＰｏｌｙＳｉ膜の堆積及び１×１０19ｃｍ3以上となるように高濃度の不純物注入をイオン注入法もしくは熱拡散法で行い、パターニングを行う（ステップｇ）。
【００３７】
次にエンハンス型ＮＭＯＳ及びデプレッション型ＮＭＯＳのソース／ドレイン領域７及び、チャネル下のＰｗｅｌｌ領域（ボディ領域と称す）の電位を与えるための領域を形成するために、不純物注入をイオン注入法で行う。このとき、ソース／ドレイン形成のための高濃度Ｎ型不純物は、ゲート電極端から所定の距離だけ離間させて１×１０19ｃｍ3以上となるような濃度で形成する。一方この高濃度ソース不純物領域からゲート電極端までは５×１０16ｃｍ3から５×１０17ｃｍ3となるようなＮ型低濃度不純物を形成する。このＮ型低濃度不純物領域は高電圧を印加した場合の電界緩和の役目を果たす（ステップｈ）。
【００３８】
次に、全体に酸化膜からなる絶縁膜を堆積し、所定の位置にコンタクトホールを形成した後に、それぞれのＮＭＯＳ素子のゲート・ソース・ドレイン・ボディの電位を与えるために金属配線（２〜４）の形成を、金属膜のスパッタリング及びパターニングにより行う（ステップｉ）。
【００３９】
図７は、図１におけるデプレッション型ＮＭＯＳ１０２のゲート端子をＶＳＳ端子１０４に接続したもので図３の従来例の半導体集積回路に対応している。図７では、デプレッション型ＮＭＯＳのゲート電位が出力電圧の増減に連動するため、出力電圧変動を抑制するフィードバックがかかる。それに加え、図１の説明で述べたバックバイアス効果によるフィードバックが働き、より安定性の高い出力電位が実現できる。
【００４０】
図８は図１で述べたようなバックバイアス効果を実現するための第２の実施例である。図８では、従来例のようにエンハンス型ＮＭＯＳ１０１及びデプレッション型ＮＭＯＳ１０２のＰｗｅｌｌ領域５を共通化しながら、デプレッション型ＮＭＯＳ１０２のＮ型チャネル不純物領域１０の直下にＰｗｅｌｌ領域よりも不純物濃度の濃いＰ型チャネル不純物領域１１を局所的に形成している。このような構成にすることにより、図１と同様にデプレッション型ＮＭＯＳ１０２に対し充分なバックバイアス効果を得る事ができ、定電圧回路の出力電圧安定性を向上させることができる。
【００４１】
図９は、図８におけるデプレッション型ＮＭＯＳ１０２のゲート端子をＶＳＳ端子１０３に接続したものであり、デプレッション型ＮＭＯＳのゲート電位によるフィードバックに加え、本発明のバックバイアス効果によるフィードバックが働き、より安定性の高い出力電位が実現できる。
【００４２】
図１０に第２の実施例の半導体製造工程概略を示す。本実施例では従来例図４に対し閾値電圧調整用のデプレッション型ＮＭＯＳ１０２のＮ型不純物注入工程の後にデプレッション型ＮＭＯＳ用のボロン（Ｂ）もしくはＢＦ2などのＰ型不純物の注入工程（ｅ）を追加している。このときこのＰ型不純物の形成はイオン注入法を用い、そのエネルギーは、先のＮ型チャネル不純物の直下に濃度最大値が形成されるような注入深さとなる値を選ぶ。
【００４３】
この工程は、先のＮ型不純物注入時と同一マスク工程で連続して行う事により、マスク工程の増加を抑制できる。従って第１の実施例のようにデプレッション型ＮＭＯＳ専用のＰｗｅｌｌ領域形成用マスクを準備する必要がなく、第１の実施例に比べ製造工程を短縮することによる低コスト化を実現できるという利点がある。
【００４４】
図１１は図１で述べたようなバックバイアス効果を別の手法によって得るための第３の実施例である。図では、デプレッション型ＮＭＯＳ１０２のＮ型低濃度ソース／ドレイン領域７のうちソース側をドレイン側に比較して長く伸張させている。
【００４５】
一般に、この低濃度ソース／ドレイン領域は特性劣化がおきない範囲で短くする方が好ましい。理由は占有面積を縮小し低コスト化に資するという点が挙げられる。しかし本発明ではバックバイアス効果を高めるという観点からデプレッション型ＮＭＯＳ１０２のソース側のＮ型低濃度領域のみ長さを数μｍから数１０μｍのレベルで伸張させ、他のＮ型低濃度領域は通常通り数μｍ以下のレベルで、できるだけ短くする。このＮ型低濃度領域は数ｋΩ／□から数１０ｋΩ／□の表面抵抗率をもつため、デプレッション型ＮＭＯＳを動作させるとこのＮ型低濃度領域にもトランジスタの駆動電流が流れ、数１００ｍＶから数Ｖの電圧降下が生じる。この電圧降下によりデプレッション型ＮＭＯＳのチャネル領域におけるソース端とボディ端子に電圧降下分の電圧差異が生じ、これがデプレッション型ＮＭＯＳにおけるバックバイアスとなる。
【００４６】
この実施例においては、所要面積が増えるものの特殊な半導体製造工程の増加はないので様々な半導体プロセスに適用できる汎用性の高い方法といえる。
図１２は、図１１におけるデプレッション型ＮＭＯＳ１０２のゲート端子をＶＳＳ端子１０３に接続したものであり、デプレッション型ＮＭＯＳのゲート電位によるフィードバックに加え、本発明のバックバイアス効果によるフィードバックが働き、より安定性の高い出力電位が実現できる。
【００４７】
これまで述べた第１から第３の実施例はそれぞれ個別でしか成りたたないというものではなく、適宜組み合わせる事で効果を強める事が可能である事はいうまでもない。図示はしないが例えばデプレッション型ＮＭＯＳのＰｗｅｌｌの濃度を高めた上でさらにＮ型チャネル不純物領域の下に濃いＰ型チャネル不純物領域を形成することは同時に成立しうる。さらに、Ｐｗｅｌｌ領域の高濃度化とＰ型チャネル不純物領域を有しながら、ソース側のＮ型低濃度領域の伸張を同時に行う事で、バックバイアス効果を高め、より定電圧回路の出力電圧安定性を向上させることが可能である。
【符号の説明】
【００４８】
１    半導体基板
２    ドレイン端子
３    ソース端子
４    ボディ端子
５    第１のＰ型ウェル領域
６    第２のＰ型ウェル領域
７    Ｎ型低濃度ソース／ドレイン領域
８    ゲート電極
９    ゲート酸化膜
１０    Ｎ型チャネル不純物領域
１１    Ｐ型チャネル不純物領域
１０１    エンハンス型ＮＭＯＳトランジスタ
１０２    デプレッション型ＮＭＯＳトランジスタ
１０３    ＶＤＤ端子
１０４    ＶＳＳ端子
１０５    ＶＯＵＴ端子
【図１】
2014072235.tif 000003
【図２】
2014072235.tif 000004
【図３】
2014072235.tif 000005
【図４】
2014072235.tif 000006
【図５】
2014072235.tif 000007
【図６】
2014072235.tif 000008
【図７】
2014072235.tif 000009
【図８】
2014072235.tif 000010
【図９】
2014072235.tif 000011
【図１０】
2014072235.tif 000012
【図１１】
2014072235.tif 000013
【図１２】
2014072235.tif 000014