(57)【要約】【課題】低コストで、温度変化によるオフセット電圧の変動を低減する半導体センサを提供する。【解決手段】下面をエッチングされることにより形成された矩形のダイヤフラム１１を有する半導体基板１と、半導体基板１の上面の、ダイヤフラム１１の４辺のそれぞれの中点近傍に形成され、ホイートストンブリッジを構成する４つのピエゾ抵抗３ａ〜３ｄと、半導体基板１の上面の、ダイヤフラム１１の外側にダイヤフラム１１の中心に対して互いに対称に形成され、ホイートストンブリッジ内の高電位側及び低電位側にそれぞれ直列に接続され、ピエゾ抵抗３ａ〜３ｄと異なる温度特性をそれぞれ有する２つの補償抵抗４ａ、４ｃとを備える。【選択図】図１
2014016189.tif 000002
【特許請求の範囲】
【請求項１】
下面をエッチングされることにより形成された矩形のダイヤフラムを有する半導体基板と、
前記半導体基板の上面の、前記ダイヤフラムの４辺のそれぞれの中点近傍に形成され、ホイートストンブリッジを構成する４つのピエゾ抵抗と、
前記半導体基板の上面の、前記ダイヤフラムの外側に前記ダイヤフラムの中心に対して互いに対称に形成され、前記ホイートストンブリッジ内の高電位側及び低電位側にそれぞれ直列に接続され、前記ピエゾ抵抗と異なる温度特性をそれぞれ有する２つの補償抵抗と
を備えることを特徴とする半導体センサ。
【請求項２】
前記ピエゾ抵抗は第１導電型半導体からなり、前記補償抵抗は第２導電型半導体からなることを特徴とする請求項１に記載の半導体センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ効果を用いて圧力を検出する半導体センサに関する。
【背景技術】
【０００２】
ダイヤフラムを有する半導体基板の表面に形成された４つのピエゾ抵抗からホイートストンブリッジを構成し、ピエゾ抵抗のピエゾ効果を用いて圧力を検出する半導体センサが知られている（特許文献１）。このような半導体センサは、上面に酸化膜や窒化膜の絶縁膜が設けられるが、周囲温度が変化すると、絶縁膜と半導体基板との線膨張係数の違いにより、ダイヤフラムに反りが生じ、オフセット電圧が変動する。温度変化によるオフセット電圧の変動に対して、一般に、変動を補正する外部回路を用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６０−２０５３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
オフセット電圧の変動を補正する外部回路を用いると、半導体センサの製造コスト、サイズが増大してしまう。
本発明は、上記問題点を鑑み、低コストで、温度変化によるオフセット電圧の変動を低減する半導体センサを提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の態様は、下面をエッチングされることにより形成された矩形のダイヤフラムを有する半導体基板と、前記半導体基板の上面の、前記ダイヤフラムの４辺のそれぞれの中点近傍に形成され、ホイートストンブリッジを構成する４つのピエゾ抵抗と、前記半導体基板の上面の、前記ダイヤフラムの外側に前記ダイヤフラムの中心に対して互いに対称に形成され、前記ホイートストンブリッジ内の高電位側及び低電位側にそれぞれ直列に接続され、前記ピエゾ抵抗と異なる温度特性をそれぞれ有する２つの補償抵抗とを備える半導体センサであることを要旨とする。
【０００６】
また、本発明の態様に係る半導体センサにおいては、前記ピエゾ抵抗は第１導電型半導体からなり、前記補償抵抗は第２導電型半導体からなることができる。
【発明の効果】
【０００７】
本発明によれば、低コストで、温度変化によるオフセット電圧の変動を低減する半導体センサを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は、本発明の実施の形態に係る半導体センサの基本的な構成を説明する模式的な上面図である。（ｂ）は、（ａ）に示す半導体センサの模式的な断面図である。
【図２】本発明の実施の形態に係る半導体センサのピエゾ抵抗及び補償抵抗の抵抗温度特性を示す図である。
【図３】本発明の実施の形態に係る半導体センサを説明する回路図である。
【図４】本発明の実施の形態に係る半導体センサ（補償抵抗あり）と、従来の半導体センサ（補償抵抗なし）とのオフセット電圧温度特性を示す図である。
【発明を実施するための形態】
【０００９】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１０】
本発明の実施の形態に係る半導体センサは、図１（ａ）、図１（ｂ）に示すように、ダイヤフラム（隔膜）１１を有する半導体基板１と、４つのピエゾ抵抗３ａ，３ｂ，３ｃ，３ｄと、２つの補償抵抗４ａ，４ｃとを備える。半導体基板１は、例えば、矩形平板状のシリコン基板からなり、導電型がｐ型、面方位が（１００）である。ダイヤフラム１１は、半導体基板１の下面を、平面パターンが矩形になるようにエッチングされることにより、他所より薄く形成される。
【００１１】
ピエゾ抵抗３ａ〜３ｄは、例えば、半導体基板１の上面にｎ型不純物を拡散させることにより形成される４つの拡散領域の上部に、ｐ型不純物を拡散させることによりそれぞれ形成される。ピエゾ抵抗３ａ〜３ｄは、ダイヤフラム１１の上面にホイートストンブリッジを構成する。半導体基板１の上面に形成される４つの拡散領域及びピエゾ抵抗３ａ〜３ｄは、ダイヤフラム１１の４辺のそれぞれ中点近傍に形成される。ピエゾ抵抗３ａ〜３ｄは、ダイヤフラム１１に圧力が加わっていない場合、それぞれ互いに等しい抵抗値となっている。
【００１２】
補償抵抗４ａ，４ｃは、ピエゾ抵抗３ａ〜３ｄが構成するホイートストンブリッジ内の高電位側及び低電位側それぞれ直列に接続される。補償抵抗４ａ，４ｃは、平面パターン上、ダイヤフラム１１の外側にダイヤフラム１１の中心に関して互いに対称に位置する。補償抵抗４ａ，４ｃは、図２に示すように、それぞれ、抵抗値がピエゾ抵抗３ａ〜３ｄよりも小さく、温度変化による抵抗値の変動がピエゾ抵抗３ａ〜３ｄより小さな抵抗温度特性を有する。補償抵抗４ａ，４ｃは、半導体基板１の上面にｐ型不純物を拡散させることにより形成される。
【００１３】
ピエゾ抵抗３ａの一端は補償抵抗を介して電源端子２１に、他端は出力端子２３に接続されている。ピエゾ抵抗３ｂの一端は出力端子２３に、他端は接地端子２２に接続されている。ピエゾ抵抗３ｃの一端は補償抵抗を介して接地端子２２に、他端は出力端子２３に接続されている。ピエゾ抵抗３ｄの一端は出力端子２４に、他端は電源端子２１に接続されている。
【００１４】
ピエゾ抵抗３ａ〜３ｄ、補償抵抗４ａ，４ｃ、電源端子２１、接地端子２２、出力端子２３，２４の間を接続する配線は、例えば、半導体基板１の表面に高濃度のｐ型不純物を拡散させることにより形成された拡散配線や、金属薄膜からなる金属配線からなる。補償抵抗４ａ，４ｃは、平面パターン上、ダイヤフラム１１の外側に形成されているので、各ピエゾ抵抗３ａ〜３ｄとの配線に金属配線を用いることができ、寄生抵抗を小さくすることができるので、検出感度の低下を低減できる。
【００１５】
図３に示すように、ピエゾ抵抗３ａ〜３ｄの抵抗値をそれぞれＲＧ１〜ＲＧ４、補償抵抗４ａ，４ｃの抵抗値をそれぞれＲＴ１，ＲＴ３、電源端子２１、出力端子２３、出力端子２４の電位をそれぞれＶDD，ＶOUT-，ＶOUT+とする。また、ピエゾ抵抗３ａ〜３ｄの抵抗温度特性をＴＣＲRG［ＰＰＭ／℃］、補償抵抗４ａ，４ｃの抵抗温度特性をＴＣＲRT［ＰＰＭ／℃］とする。
【００１６】
周囲温度の変化ΔＴのときの出力端子２３，２４の電位の変化ΔＶOUT-，ΔＶOUT+は、式（１）、式（２）のように表すことができる。
【数１】
2014016189.tif 000003
…（１）
【数２】
2014016189.tif 000004
…（２）
【００１７】
このとき、オフセット電圧温度特性ＴＣＯ［Ｖ／℃］は、式（３）のように表すことができる。
【数３】
2014016189.tif 000005
…（３）
【００１８】
オフセット電圧温度特性ＴＣＯを０にする補償抵抗４ａ，４ｃの抵抗値ＲＴ１，ＲＴ３及び抵抗温度特性ＴＣＲRTを選択して採用することにより、補償抵抗４ａ，４ｃは、図４に示すように、温度変化によるオフセット電圧の変動を低減することができる。
【００１９】
補償抵抗４ａ，４ｃは、寄生抵抗成分となるため、抵抗温度特性ＴＣＲRTは、抵抗温度特性ＴＣＲRGとの差が大きく、抵抗値ＲＴ１，ＲＴ３を可能な限り小さく設定することが望ましい。抵抗温度特性ＴＣＲRTは、不純物濃度、導電型を変更することにより変更可能である。
【００２０】
本発明の実施の形態に係る半導体センサによれば、ホイートストンブリッジ内に直列に補償抵抗４ａ，４ｃを接続することにより、補償用の外部回路が不要な簡易な構成で、温度変化によるオフセット電圧の変動を補償して低減することができる。
【００２１】
また、本発明の実施の形態に係る半導体センサによれば、補償抵抗４ａ，４ｃが、ダイヤフラムの外側に、ダイヤフラムの中心に関して対称に位置することにより、応力の配分を均等にでき、検出特性の変動を抑制することができる。
【００２２】
また、本発明の実施の形態に係る半導体センサによれば、補償抵抗４ａ，４ｃが、ピエゾ抵抗３ａ〜３ｄと異なる導電型であることにより、抵抗温度特性の差を大きくすることができ、抵抗値の小さな補償抵抗４ａ，４ｃでも十分な補償を行うことができる。
【００２３】
上記のように、本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００２４】
例えば、既に述べた実施の形態においては、ｎ型半導体の上面にｐ型の拡散領域を形成し、このｐ型拡散領域の上部に、ｎ型のピエゾ抵抗が形成される半導体センサであっても良い。
【００２５】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００２６】
１  半導体基板
３ａ，３ｂ，３ｃ，３ｄ  ピエゾ抵抗
４ａ，４ｃ  補償抵抗
１１  ダイヤフラム
【図１】
2014016189.tif 000006
【図２】
2014016189.tif 000007
【図３】
2014016189.tif 000008
【図４】
2014016189.tif 000009