(57)【要約】【課題】層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高い高耐圧の化合物半導体装置を実現する。【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、化合物半導体積層構造２と、化合物半導体積層構造２の表面を覆う層間絶縁膜８とを備えており、層間絶縁膜８は、第１の絶縁膜８ａと、第１の絶縁膜８ａ上に形成されて第１の絶縁膜８ａの表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜８ｂとを含む。【選択図】図５
2014072379.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う層間絶縁膜と
を備えており、
前記層間絶縁膜は、
第１の絶縁膜と、
前記第１の絶縁膜上に形成されて前記第１の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜と
を含むことを特徴とする化合物半導体装置。
【請求項２】
前記化合物半導体積層構造の上方にゲート電極及び第１のフィールドプレート電極を更に備えており、
前記第１の絶縁膜は、前記ゲート電極及び前記第１のフィールドプレート電極により、表面に前記凹凸が形成されていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記層間絶縁膜は、前記第２の絶縁膜上に形成されて表面が平坦な第３の絶縁膜を更に含むことを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記第３の絶縁膜上に形成された第２のフィールドプレート電極を更に備えることを特徴とする請求項３に記載の化合物半導体装置。
【請求項５】
前記層間絶縁膜は、
前記第３の絶縁膜上に形成された第４の絶縁膜と、
前記第４の絶縁膜上に形成されて前記第４の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第５の絶縁膜と
を更に含むことを特徴とする請求項３又は４に記載の化合物半導体装置。
【請求項６】
前記層間絶縁膜は、前記第５の絶縁膜上に形成されて表面が平坦な第６の絶縁膜を更に含むことを特徴とする請求項５に記載の化合物半導体装置。
【請求項７】
前記第６の絶縁膜上に形成された配線層を更に備えることを特徴とする請求項６に記載の化合物半導体装置。
【請求項８】
化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造の表面を覆う層間絶縁膜を形成する工程と
を備えており、
前記層間絶縁膜は、
第１の絶縁膜と、
前記第１の絶縁膜上に形成されて前記第１の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項９】
前記化合物半導体積層構造の上方にゲート電極及び第１のフィールドプレート電極を形成する工程を更に備えており、
前記第１の絶縁膜は、前記ゲート電極及び前記第１のフィールドプレート電極により、表面に前記凹凸が形成されていることを特徴とする請求項８に記載の化合物半導体装置の製造方法。
【請求項１０】
前記層間絶縁膜は、前記第２の絶縁膜上に形成されて表面が平坦な第３の絶縁膜を更に含むことを特徴とする請求項８又は９に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１７８４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＧａＮ−ＨＥＭＴでは、高ドレイン電圧の印加時にドレイン電流が減少する電流コラプスと呼ばれる現象が問題になっている。電流コラプスは、高ドレイン電圧が印加された際に表面準位等に電子がトラップされて２次元電子ガス（２ＤＥＧ）の流れが阻害され、出力電流が低下する現象である。特に、ドレイン電極とソース電極との間で電界が局所的に集中する箇所に電子がトラップされ易い。
【０００６】
この問題に対処すべく、いわゆるフィールドプレート電極をドレイン電極とソース電極との間に配置することにより、局所的な電界集中を抑制する手法が採られている。フィールドプレート電極は、ソース電極又はゲート電極と電気的に接続された電極であり、これにより電界分布を変化させ、電界集中箇所を分散することができる。また、このフィールドプレート電極を複数形成することにより、更に電界集中箇所を分散させる手法も検討されている。
【０００７】
複数のフィールドプレート電極を有する従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの一例を図１に示す。
このＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、基板１０１上に化合物半導体積層構造１０２が形成される。化合物半導体積層構造１０２は、バッファ層１０２ａ、電子走行層１０２ｂ、電子供給層１０２ｃ等が積層されてなる。電子走行層１０２ｂの電子供給層１０２ｃとの界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。化合物半導体積層構造１０２の表面を覆う保護膜１０３が形成され、化合物半導体積層構造１０２上にゲート電極１０４、ソース電極１０５、及びドレイン電極１０６が、保護膜１０３上に第１のフィールドプレート電極１０７がそれぞれ形成される。ゲート電極１０４、ソース電極１０５、ドレイン電極１０６、及び第１のフィールドプレート電極１０７を覆うように、保護膜１０３上に層間絶縁膜１０８が形成される。更に、層間絶縁膜１０８上に、例えばソース電極１０５と接続された第２のフィールドプレート電極１０９が形成される。
【０００８】
層間絶縁膜１０８は、ゲート電極１０４、ソース電極１０５、ドレイン電極１０６、及び第１のフィールドプレート電極１０７の形状を反映して、その表面が凹凸状となって表面平坦性に劣る。第２のフィールドプレート電極１０９は、層間絶縁膜１０８の表面上に形成されることから、表面の凹凸を埋め込み、その下面には凹凸部位１１１が形成される。この凹凸部位１１１に電界集中が発生し易くなる。電界集中の発生により、層間絶縁膜１０８に電子がトラップされ、電流コラプスが発生するという問題がある。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
化合物半導体装置の一態様は、化合物半導体積層構造と、前記化合物半導体積層構造の表面を覆う層間絶縁膜とを備えており、前記層間絶縁膜は、第１の絶縁膜と、前記第１の絶縁膜上に形成されて前記第１の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜とを含む。
【００１１】
化合物半導体装置の製造方法の一態様は、化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造の表面を覆う層間絶縁膜を形成する工程とを備えており、前記層間絶縁膜は、第１の絶縁膜と、前記第１の絶縁膜上に形成されて前記第１の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜とを含む。
【発明の効果】
【００１２】
上記の諸態様によれば、層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高い高耐圧の化合物半導体装置が実現する。
【図面の簡単な説明】
【００１３】
【図１】複数のフィールドプレート電極を有する従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの一例を示す概略断面図である。
【図２】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図５】図３に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図６】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図７】図６に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図８】他のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの実施形態を例示する概略断面図である。
【図９】他のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの実施形態を例示する概略断面図である。
【図１０】第３の実施形態による電源装置の概略構成を示す結線図である。
【図１１】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１４】
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図２〜図５は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１５】
先ず、図２（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、及び電子供給層２ｄを有して構成される。
【００１６】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
【００１７】
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮを２００ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、及び電子供給層２ｄが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。電子供給層２ｄ上にｎ−ＧａＮを成長して薄いキャップ層を形成する場合もある。
【００１８】
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧａ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡｌガス、Ｇａ源であるＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１９】
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｄのｎ−ＡｌＧａＮを成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００２０】
続いて、素子分離構造を形成する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２の表面から電子走行層２ｃの２ＤＥＧよりも深い領域に素子分離構造が形成される。この素子分離構造により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００２１】
続いて、図２（ｂ）に示すように、ソース電極３及びドレイン電極４を形成する。
詳細には、化合物半導体積層構造２上にレジストを塗布し、リソグラフィーによりレジストを加工して、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定領域（各電極形成予定領域）を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２２】
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌ（下層がＴｉで上層がＡｌ）を、例えば蒸着法により、各電極形成予定領域を露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、ソース電極３及びドレイン電極４が形成される。
【００２３】
続いて、図２（ｃ）に示すように、保護膜５を形成する。
詳細には、化合物半導体積層構造２上に、プラズマＣＶＤ法又はスパッタ法等により、窒化珪素（ＳｉＮ）を３０ｎｍ程度〜５００ｎｍ程度、例えば１００ｎｍ程度の厚みに堆積する。これにより、保護膜５が形成される。
ＳｉＮは、化合物半導体積層構造２を覆うパッシベーション膜に用いることにより、電流コラプスを低減することができる。
【００２４】
続いて、図３（ａ）に示すように、保護膜５に電極用リセス５ａを形成する。
詳細には、先ず、保護膜５の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定領域（電極形成予定領域）に相当する保護膜５の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２５】
このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、保護膜５の電極形成予定領域をドライエッチングして除去する。これにより、保護膜５には、電子供給層２ｄの表面の電極形成予定領域を露出する電極用リセス５ａが形成される。ドライエッチングには、例えばフッ素系のエッチングガスを用いる。このドライエッチングには、電子供給層２ｄに及ぼすエッチングダメージが可及的に小さいことが要求されるところ、フッ素系ガスを用いたドライエッチングは、電子供給層２ｄへのエッチングダメージが小さい。
【００２６】
ドライエッチングの代わりに、フッ素系溶液を用いたウェットエッチングにより、電極用リセスを形成しても良い。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
【００２７】
続いて、図３（ｂ）に示すように、ゲート電極６を形成する。
詳細には、先ず、保護膜５の表面を含む全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極用リセス５ａを露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２８】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕ（下層がＮｉで上層がＡｕ）を、例えば蒸着法により、電極用リセス５ａを露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極用リセス５ａ内を電極材料の一部で埋め込むゲート電極６が形成される。ゲート電極６は、電子供給層２ｄの表面とショットキー接触する。
【００２９】
続いて、図３（ｃ）に示すように、第１のフィールドプレート電極７を形成する。
詳細には、先ず、保護膜５の表面を含む全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極３とゲート電極６との間における第１のフィールドプレート電極の形成予定領域（電極形成予定領域）を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３０】
このレジストマスクを用いて、電極材料として、例えばＡｌを、例えば蒸着法により、電極形成予定領域を露出させる開口内を含むレジストマスク上に堆積する。Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＡｌを除去する。以上により、ソース電極３とゲート電極６との間における保護膜５上に第１のフィールドプレート電極７が形成される。
【００３１】
続いて、図４（ａ）に示すように、第１の絶縁膜８ａを形成する。
詳細には、ソース電極３、ドレイン電極４、ゲート電極６、及び第１のフィールドプレート電極７を覆うように、保護膜５上に絶縁物、例えば酸化珪素（ＳｉＯ2）を３００ｎｍ程度の厚みに堆積する。これにより、第１の絶縁膜８ａが形成される。ＳｉＯ2は、例えばテトラエトキシシラン(ＴＥＯＳ)を原料としたＣＶＤ法により堆積する。ＴＥＯＳを用いる代わりに、シラン又はトリエトキシシランを原料としたＣＶＤ法によりＳｉＯ2を堆積しても良い。また、ＳｉＯ2の代わりに、ＳｉＮ、ＳｉＯＮ等を堆積することも考えられる。形成された第１の絶縁膜８ａの表面は、ソース電極３、ドレイン電極４、ゲート電極６、及び第１のフィールドプレート電極７の形状を反映した凹凸状となる。なお、図４（ａ）で示す第１の絶縁膜８ａ表面の凹凸状態は一例であり、ソース電極３、ドレイン電極４、ゲート電極６、及び第１のフィールドプレート電極７、更には不図示の構造物等の形状を反映して様々な凹凸状態となる。
【００３２】
続いて、図４（ｂ）に示すように、第２の絶縁膜８ｂを形成する。
詳細には、第１の絶縁膜８ａ上を覆うように、第１の絶縁膜８ａよりも膜密度の低い例えば有機ＳＯＧ（スピンオングラス）膜を回転塗布し、窒素雰囲気中で熱処理する。これにより、第１の絶縁膜８ａの表面の凹凸を埋め込み、表面が平坦な第２の絶縁膜８ｂが形成される。第２の絶縁膜８ｂは、例えば２００ｎｍ程度の厚みに形成される。
【００３３】
続いて、図５（ａ）に示すように、第３の絶縁膜８ｃを形成する。
第２の絶縁膜８ｂ上に、例えばＳｉＯ2を３００ｎｍ程度の厚みに堆積する。これにより、第３の絶縁膜８ｃが形成される。第２の絶縁膜８ｂの表面が平坦であるため、その上に形成された第３の絶縁膜８ｃも表面が平坦となる。ＳｉＯ2は、第１の絶縁膜８ａと同様に、ＴＥＯＳを原料としたＣＶＤ法により堆積する。第１の絶縁膜８ａ、第２の絶縁膜８ｂ、及び第３の絶縁膜８ｃから、表面が平坦な層間絶縁膜８が構成される。
【００３４】
続いて、図５（ｂ）に示すように、第２のフィールドプレート電極９及び配線層１１を形成する。
詳細には、先ず、層間絶縁膜８及び保護膜５にコンタクト孔９ａ，１１ａを形成する。
層間絶縁膜８の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極との接続予定領域（各電極接続予定領域）に相当する層間絶縁膜８の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３５】
ソース電極３及びドレイン電極４の各表面が露出するまで、層間絶縁膜８及び保護膜５の各電極接続予定領域をドライエッチングして除去する。エッチングガスには、例えばフッ素系ガスを用いる。以上により、底面にソース電極３及びドレイン電極４の各表面が露出するコンタクト孔９ａ，１１ａが形成される。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
【００３６】
次に、層間絶縁膜８上レジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、コンタクト孔９ａ，１１ａを包含する第２のフィールドプレート電極及び配線層の各形成予定領域を露出する各開口を形成する。以上により、当該各開口を有するレジストマスクが形成される。
【００３７】
このレジストマスクを用いて、電極・配線材料として、例えばＡｌを、例えば蒸着法により、各形成予定領域を露出させる各開口内を含むレジストマスク上に堆積する。Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＡｌを除去する。以上により、層間絶縁膜８上に、コンタクト孔９ａを埋め込みソース電極３と電気的に接続された第２のフィールドプレート電極９が形成される。それと同時に、層間絶縁膜８上に、コンタクト孔１１ａを埋め込みドレイン電極４と電気的に接続された配線層１１が形成される。第２のフィールドプレート電極は、ソース電極３に代わって、ゲート電極６と接続するようにしても良い。
【００３８】
しかる後、所定の後工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３９】
本実施形態では、第２のフィールドプレート電極９及び配線層１１が、表面平坦な層間絶縁膜８上に形成される。そのため、第２のフィールドプレート電極９の下面及び配線層１１の下面は、電界集中を惹起する凹凸のない平坦面となる。この構成により、層間絶縁膜に起因する局所的な電界集中の発生が抑止される。
【００４０】
以上説明したように、本実施形態によれば、層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
また、層間絶縁膜における局所的な電界集中の発生が抑止されることから、トランジスタ耐圧が向上し、更なる高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００４１】
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、層間絶縁膜が更に多層に形成される点で第１の実施形態と相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図６及び図７は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００４２】
先ず、第１の実施形態の図２（ａ）〜図５（ａ）と同様の諸工程を実行する。このときの様子を図６（ａ）に示す。図６（ａ）では、層間絶縁膜の一部として、第１の絶縁膜８ａ、第２の絶縁膜８ｂ、及び第３の絶縁膜８ｃが積層形成されている。
【００４３】
続いて、図６（ｂ）に示すように、第２のフィールドプレート電極１２を形成する。
詳細には、先ず、第３の絶縁膜８ｃ上にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、第２のフィールドプレート電極の形成予定領域（電極形成予定領域）を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００４４】
このレジストマスクを用いて、電極材料として、例えばＡｌを、例えば蒸着法により、電極形成予定領域を露出させる開口内を含むレジストマスク上に堆積する。Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＡｌを除去する。以上により、第３の絶縁膜８ｃ上に第２のフィールドプレート電極１２が形成される。第２のフィールドプレート電極１２は、ソース電極３又はゲート電極６と電気的に接続される。
【００４５】
続いて、図６（ｃ）に示すように、第４の絶縁膜８ｄを形成する。
詳細には、第２のフィールドプレート電極１２を覆うように、第３の絶縁膜８ｃ上に絶縁物、例えば酸化珪素（ＳｉＯ2）を３００ｎｍ程度の厚みに堆積する。これにより、第４の絶縁膜８ｄが形成される。ＳｉＯ2は、例えばＴＥＯＳを原料としたＣＶＤ法により堆積する。形成された第４の絶縁膜８ｄの表面は、第２のフィールドプレート電極１２の形状を反映した凹凸状となる。なお、図６（ｃ）で示す第４の絶縁膜８ｄ表面の凹凸状態は一例であり、第２のフィールドプレート電極１２及び不図示の構造物等の形状を反映して様々な凹凸状態となる。
【００４６】
続いて、図７（ａ）に示すように、第５の絶縁膜８ｅを形成する。
詳細には、第４の絶縁膜８ｄ上を覆うように、第４の絶縁膜８ｄよりも膜密度の低い例えば有機ＳＯＧ膜を回転塗布し、窒素雰囲気中で熱処理する。これにより、第４の絶縁膜８ｄの表面の凹凸を埋め込み、表面が平坦な第５の絶縁膜８ｅが形成される。第５の絶縁膜８ｅは、例えば２００ｎｍ程度の厚みに形成される。
【００４７】
続いて、図７（ｂ）に示すように、第６の絶縁膜８ｆを形成する。
第５の絶縁膜８ｅ上に、例えばＳｉＯ2を３００ｎｍ程度の厚みに堆積する。これにより、第６の絶縁膜８ｆが形成される。第５の絶縁膜８ｅの表面が平坦であるため、その上に形成された第６の絶縁膜８ｆも表面が平坦となる。ＳｉＯ2は、第４の絶縁膜８ｄと同様に、ＴＥＯＳを原料としたＣＶＤ法により堆積する。第１の絶縁膜８ａ、第２の絶縁膜８ｂ、第３の絶縁膜８ｃ、第４の絶縁膜８ｄ、第５の絶縁膜８ｅ、及び第６の絶縁膜８ｆから、表面が平坦な層間絶縁膜８が構成される。
【００４８】
続いて、図７（ｃ）に示すように、配線層１３，１４を形成する。
詳細には、先ず、層間絶縁膜８及び保護膜５にコンタクト孔１３ａ，１４ａを形成する。
層間絶縁膜８の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極との接続予定領域（各電極接続予定領域）に相当する層間絶縁膜８の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００４９】
ソース電極３及びドレイン電極４の各表面が露出するまで、層間絶縁膜８及び保護膜５の各電極接続予定領域をドライエッチングして除去する。エッチングガスには、例えばフッ素系ガスを用いる。以上により、底面にソース電極３及びドレイン電極４の各表面が露出するコンタクト孔１３ａ，１４ａが形成される。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
【００５０】
次に、層間絶縁膜８上レジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、コンタクト孔１３ａ，１４ａを包含する配線層の各形成予定領域を露出する各開口を形成する。以上により、当該各開口を有するレジストマスクが形成される。
【００５１】
このレジストマスクを用いて、電極・配線材料として、例えばＡｌを、例えば蒸着法により、各形成予定領域を露出させる各開口内を含むレジストマスク上に堆積する。Ａｌの厚みは３０００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＡｌを除去する。以上により、層間絶縁膜８上に、コンタクト孔１３ａを埋め込みソース電極３と電気的に接続された配線層１３が形成される。それと同時に、層間絶縁膜８上に、コンタクト孔１４ａを埋め込みドレイン電極４と電気的に接続された配線層１４が形成される。
【００５２】
しかる後、所定の後工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５３】
本実施形態では、第２のフィールドプレート電極９及び配線層１１が、表面平坦な第３の絶縁膜８ｃ上に形成される。同様に、配線層１３，１４が、表面平坦な層間絶縁膜８上に形成される。そのため、第２のフィールドプレート電極９の下面及び配線層１１の下面は、電界集中を惹起する凹凸のない平坦面となる。同様に、配線層１３，１４の下面は、電界集中を惹起する凹凸のない平坦面となる。この構成により、層間絶縁膜に起因する局所的な電界集中の発生が抑止される。
【００５４】
以上説明したように、本実施形態によれば、層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
また、層間絶縁膜における局所的な電界集中の発生が抑止されることから、トランジスタ耐圧が向上し、更なる高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００５５】
上記した第１の実施形態では、表面平坦な層間絶縁膜を形成すべく、第１の絶縁膜８ａの表面の凹凸を埋め込み、表面が平坦な第２の絶縁膜８ｂを形成することで、最終的に表面が平坦な層間絶縁膜８を形成した。また、第２の実施形態では、更に、第４の絶縁膜８ｄの表面の凹凸を埋め込み、表面が平坦な第５の絶縁膜８ｅを形成することで、最終的に表面が平坦な層間絶縁膜８を形成した。
【００５６】
例えば、上記の手法を採る代わりに、表面研磨法、例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により層間絶縁膜の表面を平坦化することも可能である。
この場合、例えば第１の実施形態における図３（ｃ）の工程の後に、ソース電極３、ドレイン電極４、ゲート電極６、及び第１のフィールドプレート電極７を覆うように、保護膜５上に例えばＳｉＯ2を堆積する。ＳｉＯ2は、例えばＴＥＯＳを原料としたＣＶＤ法により堆積する。堆積されたＳｉＯ2の表面は、ソース電極３、ドレイン電極４、ゲート電極６、及び第１のフィールドプレート電極７の形状を反映した凹凸状となる。
【００５７】
このＳｉＯ2の表面を、ＣＭＰ法により研磨する。これにより、このＳｉＯ2の表面が平坦化される。しかる後、図４（ａ）〜図５（ｂ）と同様の諸工程を経て、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。図５（ｂ）に相当する構成を図８に例示する。
この場合でも、第２のフィールドプレート電極９及び配線層１１が、表面平坦な層間絶縁膜１５上に形成される。そのため、第２のフィールドプレート電極９の下面及び配線層１１の下面は、電界集中を惹起する凹凸のない平坦面となる。この構成により、層間絶縁膜に起因する局所的な電界集中の発生が抑止される。
【００５８】
また、上記した第１及び第２の実施形態では、ゲート電極６が化合物半導体積層構造２の表面とショットキー接触する、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。この構成に限定されることなく、ゲート電極が化合物半導体積層構造上にゲート絶縁膜を介して配置される、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとすることも可能である。
【００５９】
この場合、例えば第１の実施形態における図３（ａ）の工程の後に、電極用リセス５ａの内壁面を覆うように、保護膜５上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは５０ｎｍ程度に堆積する。これにより、ゲート絶縁膜が形成される。
【００６０】
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００６１】
しかる後、図３（ｂ）〜図５（ｂ）と同様の諸工程を経て、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。図５（ｂ）に相当する構成を図９に例示する。１６はゲート絶縁膜である。
この場合でも、第２のフィールドプレート電極９及び配線層１１が、表面平坦な層間絶縁膜８上に形成される。そのため、第２のフィールドプレート電極９の下面及び配線層１１の下面は、電界集中を惹起する凹凸のない平坦面となる。この構成により、層間絶縁膜に起因する局所的な電界集中の発生が抑止される。
【００６２】
（第３の実施形態）
本実施形態では、第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１０は、第３の実施形態による電源装置の概略構成を示す結線図である。
【００６３】
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
【００６４】
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００６５】
本実施形態では、層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、電源回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００６６】
（第４の実施形態）
本実施形態では、第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１１は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【００６７】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１１では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
【００６８】
本実施形態では、層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００６９】
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００７０】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００７１】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００７２】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮで形成される。
【００７３】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、層間絶縁膜に起因する電流コラプスの発生を抑止し、デバイス特性を向上する信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００７４】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００７５】
（付記１）化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う層間絶縁膜と
を備えており、
前記層間絶縁膜は、
第１の絶縁膜と、
前記第１の絶縁膜上に形成されて前記第１の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜と
を含むことを特徴とする化合物半導体装置。
【００７６】
（付記２）前記化合物半導体積層構造の上方にゲート電極及び第１のフィールドプレート電極を更に備えており、
前記第１の絶縁膜は、前記ゲート電極及び前記第１のフィールドプレート電極により、表面に前記凹凸が形成されていることを特徴とする付記１に記載の化合物半導体装置。
【００７７】
（付記３）前記層間絶縁膜は、前記第２の絶縁膜上に形成されて表面が平坦な第３の絶縁膜を更に含むことを特徴とする付記１又は２に記載の化合物半導体装置。
【００７８】
（付記４）前記第３の絶縁膜上に形成された第２のフィールドプレート電極を更に備えることを特徴とする付記３に記載の化合物半導体装置。
【００７９】
（付記５）前記層間絶縁膜は、
前記第３の絶縁膜上に形成された第４の絶縁膜と、
前記第４の絶縁膜上に形成されて前記第４の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第５の絶縁膜と
を更に含むことを特徴とする付記３又は４に記載の化合物半導体装置。
【００８０】
（付記６）前記層間絶縁膜は、前記第５の絶縁膜上に形成されて表面が平坦な第６の絶縁膜を更に含むことを特徴とする付記５に記載の化合物半導体装置。
【００８１】
（付記７）前記第６の絶縁膜上に形成された配線層を更に備えることを特徴とする付記６に記載の化合物半導体装置。
【００８２】
（付記８）化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造の表面を覆う層間絶縁膜を形成する工程と
を備えており、
前記層間絶縁膜は、
第１の絶縁膜と、
前記第１の絶縁膜上に形成されて前記第１の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜と
を含むことを特徴とする化合物半導体装置の製造方法。
【００８３】
（付記９）前記化合物半導体積層構造の上方にゲート電極及び第１のフィールドプレート電極を形成する工程を更に備えており、
前記第１の絶縁膜は、前記ゲート電極及び前記第１のフィールドプレート電極により、表面に前記凹凸が形成されていることを特徴とする付記８に記載の化合物半導体装置の製造方法。
【００８４】
（付記１０）前記層間絶縁膜は、前記第２の絶縁膜上に形成されて表面が平坦な第３の絶縁膜を更に含むことを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
【００８５】
（付記１１）前記第３の絶縁膜上に第２のフィールドプレート電極を形成する工程を更に備えることを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【００８６】
（付記１２）前記層間絶縁膜は、
前記第３の絶縁膜上に形成された第４の絶縁膜と、
前記第４の絶縁膜上に形成されて前記第４の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第５の絶縁膜と
を更に含むことを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
【００８７】
（付記１３）前記層間絶縁膜は、前記第５の絶縁膜上に表面が平坦な第６の絶縁膜を形成する工程を更に含むことを特徴とする付記１２に記載の化合物半導体装置の製造方法。
【００８８】
（付記１４）前記第６の絶縁膜上に配線層を形成する工程を更に備えることを特徴とする付記１３に記載の化合物半導体装置の製造方法。
【００８９】
（付記１５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う層間絶縁膜と
を備えており、
前記層間絶縁膜は、
第１の絶縁膜と、
前記第１の絶縁膜上に形成されて前記第１の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜と
を含むことを特徴とする電源回路。
【００９０】
（付記１６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う層間絶縁膜と
を備えており、
前記層間絶縁膜は、
第１の絶縁膜と、
前記第１の絶縁膜上に形成されて前記第１の絶縁膜の表面における凹凸を埋め込み、表面が平坦な第２の絶縁膜と
を含むことを特徴とする高周波増幅器。
【符号の説明】
【００９１】
１  ＳｉＣ基板
２  化合物半導体積層構造
２ａ  バッファ層
２ｂ  電子走行層
２ｃ  中間層
２ｄ  電子供給層
５  保護膜
３  ソース電極
４  ドレイン電極
５ａ  電極用リセス
６  ゲート電極
７  第１のフィールドプレート電極
８，１５  層間絶縁膜
８ａ  第１の絶縁膜
８ｂ  第２の絶縁膜
８ｃ  第３の絶縁膜
８ｄ  第４の絶縁膜
８ｅ  第５の絶縁膜
８ｆ  第６の絶縁膜
９，１２  第２のフィールドプレート電極
９ａ，１１ａ，１３ａ，１４ａ  コンタクト孔
１１，１３，１４  配線層
１６  ゲート絶縁膜
２１  一次側回路
２２  二次側回路
２３  トランス
２４  交流電源
２５  ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ  スイッチング素子
３１  ディジタル・プレディストーション回路
３２ａ，３２ｂ  ミキサー
３３  パワーアンプ
【図１】
2014072379.tif 000003
【図２】
2014072379.tif 000004
【図３】
2014072379.tif 000005
【図４】
2014072379.tif 000006
【図５】
2014072379.tif 000007
【図６】
2014072379.tif 000008
【図７】
2014072379.tif 000009
【図８】
2014072379.tif 000010
【図９】
2014072379.tif 000011
【図１０】
2014072379.tif 000012
【図１１】
2014072379.tif 000013