(57)【要約】【課題】本発明は、積層セラミック電子部品に関する。【解決手段】本発明は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記誘電体層の積層方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記誘電体層の積層方向に沿って上記セラミック素体の一面に形成され、その厚さが３〜５００μｍである第１振動吸収層と、上記セラミック素体の両端面に形成され、上記第１及び第２内部電極の露出した部分と電気的に連結された第１及び第２外部電極と、上記第１及び第２外部電極において上記第１振動吸収層が形成された面が実装される印刷回路基板と、を含む積層セラミック電子部品を提供する。【選択図】図１
2014072516.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック素体と、
前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、
前記誘電体層の積層方向に沿って前記セラミック素体の一面に形成され、その厚さが３〜５００μｍである第１振動吸収層と、
前記セラミック素体の両端面に形成され、前記第１及び第２内部電極の露出した部分と電気的に連結された第１及び第２外部電極と、
前記第１及び第２外部電極において前記第１振動吸収層が形成された面が実装される印刷回路基板と、を含む、積層セラミック電子部品。
【請求項２】
前記第１振動吸収層は、非導電性ポリマーからなる、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記セラミック素体の前記第１振動吸収層と相対する他面に第２振動吸収層が形成される、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記第２振動吸収層は、その厚さが３〜５００μｍである、請求項３に記載の積層セラミック電子部品。
【請求項５】
前記第２振動吸収層は、非導電性ポリマーからなる、請求項３に記載の積層セラミック電子部品。
【請求項６】
複数の誘電体層が積層されたセラミック素体と、
前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、
前記誘電体層の積層方向に対して垂直方向に前記セラミック素体の一面に形成され、その厚さが３〜５００μｍである第１振動吸収層と、
前記セラミック素体の両端面に形成され、前記第１及び第２内部電極の露出した部分と電気的に連結された第１及び第２外部電極と、
前記第１及び第２外部電極において前記第１振動吸収層が形成された面が実装される印刷回路基板と、を含む、積層セラミック電子部品。
【請求項７】
前記第１振動吸収層は、非導電性ポリマーからなる、請求項６に記載の積層セラミック電子部品。
【請求項８】
前記セラミック素体の前記第１振動吸収層と相対する他面に第２振動吸収層が形成される、請求項６に記載の積層セラミック電子部品。
【請求項９】
前記第２振動吸収層は、その厚さが３〜５００μｍである、請求項８に記載の積層セラミック電子部品。
【請求項１０】
前記第２振動吸収層は、非導電性ポリマーからなる、請求項８に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
【背景技術】
【０００２】
セラミック材料を用いる電子部品としてキャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタ等がある。
【０００３】
上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所を有する電子部品である。
【０００４】
このような積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等の映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ、Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話等の多様な電子製品の回路基板に装着されて電気を充填または放電させる重要な役割をするチップ形態のコンデンサである。
【０００５】
しかし、最近は、映像機器の大型化またはコンピュータの中央処理装置（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の速度上昇等のような理由によって電子機器の発熱が深化している。
【０００６】
従って、上記積層セラミックキャパシタには、電子機器に設置された集積回路（ＩＣ、Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の安定的な動作のため、高い温度においても安定した容量及び信頼性の確保が求められている。
【０００７】
また、最近は、電子製品の小型化の傾向に伴い、このような電子製品に用いられる積層セラミックキャパシタにも超小型化及び超高容量化が求められている。
【０００８】
よって、製品の超小型化のために誘電体層及び内部電極の厚さを薄くし、超高容量化のために多くの数の誘電体層を積層した積層セラミックキャパシタが製造されつつある。
【０００９】
このように積層セラミックキャパシタの超小型化及び超高容量化を満たすためには、誘電体層になるグリーンシートを薄く形成したり、上記複数のグリーンシートが積層された積層体の上下カバー部分の厚さを減らす。または、上記グリーンシート上におけるマージン部の幅を最小限にして内部電極を形成する。
【００１０】
このとき、グリーンシートのマージン部分及び上下カバー部分の厚さを減らしすぎると、積層セラミック電子部品を印刷回路基板上に実装するとき、振動（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）が発生するという問題点があった。
【００１１】
このような振動は、外部電極を通じて印刷回路基板に伝達され、上記印刷回路基板全体が音響反射面となって雑音となる振動音を発生させる。
【００１２】
上記振動音は、可聴振動数の振動音に該当し、人に不快を与える可能性がある音域台にあるため、上記騒音を減少する必要があり、特にモバイル機器においては当該騒音の減少が必需的な要素となっている。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
当技術分野においては、誘電体層のマージン部分及びカバー部分の厚さを最小限にして製品の超小型化及び超高容量化を具現すると共に、印刷回路基板上に実装するとき、振動及びこれによる騒音が発生することを防止できる積層セラミック電子部品が求められている。
【課題を解決するための手段】
【００１４】
本発明の一側面は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記誘電体層の積層方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記誘電体層の積層方向に沿って上記セラミック素体の一面に形成され、その厚さが３〜５００μｍである第１振動吸収層と、上記セラミック素体の両端面に形成され、上記第１及び第２内部電極の露出した部分と電気的に連結された第１及び第２外部電極と、上記第１及び第２外部電極において上記第１振動吸収層が形成された面が実装される印刷回路基板と、を含む積層セラミック電子部品を提供する。
【００１５】
本発明の一実施例において、上記第１振動吸収層は、非導電性ポリマーからなることができる。
【００１６】
本発明の一実施例において、上記セラミック素体の上記第１振動吸収層と相対する他面に第２振動吸収層が形成されることができる。
【００１７】
本発明の一実施例において、上記第２振動吸収層は、その厚さが３〜５００μｍであることができる。
【００１８】
本発明の一実施例において、上記第２振動吸収層は、非導電性ポリマーからなることができる。
【００１９】
本発明の他の側面は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記誘電体層の積層方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記誘電体層の積層方向に対して垂直方向に上記セラミック素体の一面に形成され、その厚さが３〜５００μｍである第１振動吸収層と、上記セラミック素体の両端面に形成され、上記第１及び第２内部電極の露出した部分と電気的に連結された第１及び第２外部電極と、上記第１及び第２外部電極において上記第１振動吸収層が形成された面が実装される印刷回路基板と、を含む積層セラミック電子部品を提供する。
【発明の効果】
【００２０】
本発明の一実施形態によると、積層セラミック電子部品におけるセラミック素体の実装面側に形成された振動吸収層が印刷回路基板上に実装されると、電圧印加時に製品に発生する振動（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）を吸収して騒音を減少させることができる効果がある。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態による積層セラミック電子部品の構造を概略的に示す断面図である。
【図２】本発明の一実施形態によるセラミック素体と第１及び第２振動吸収層の形成構造を示す斜視図である。
【図３】振動吸収層に適用される非導電性ポリマーの厚さによる振動（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）のサイズを示すグラフである。
【図４】図１の積層セラミック電子部品の振動発生形態を概略的に示す断面図である。
【図５】本発明の他の実施形態によるセラミック素体と第１及び第２振動吸収層の形成構造を示す斜視図である。
【発明を実施するための形態】
【００２２】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２３】
本発明は積層セラミック電子部品に関するもので、本発明の一実施形態による積層セラミック電子部品には、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタ等がある。以下では、積層セラミック電子製品の一例として積層セラミックキャパシタについて説明する。
【００２４】
また、本実施形態では、説明の便宜のためにセラミック素体において第１及び第２外部電極が形成される方向の面を両端面に設定し、これと垂直に交差する方向の面を両側面に設定し、厚さ方向の面を上下面に設定して説明する。
【００２５】
図１及び図２を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が積層されたセラミック素体１１０と、誘電体層１１１の少なくとも一面に形成され、誘電体層１１１の上下積層方向に沿ってセラミック素体１１０の両端面を通じて交互に露出する複数の第１及び第２内部電極１２１、１２２と、誘電体層１１１の積層方向に沿ってセラミック素体１１０の下部面に形成される第１振動吸収層１４１と、セラミック素体１１０の両端面に形成され、第１及び第２内部電極１２１、１２２の露出した部分と電気的に連結される第１及び第２外部電極１３１、１３２と、を含む。
【００２６】
セラミック素体１１０は、複数の誘電体層１１１を積層して形成されることができる。
【００２７】
このとき、セラミック素体１１０を構成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層１１１間の境界が確認できないほど一体化されていることができる。
【００２８】
また、セラミック素体１１０は、その形状に特に制限されないが、一般的に直方体であることができる。
【００２９】
また、セラミック素体１１０は、その寸法に特に制限されないが、例えば、０．６ｍｍ×０．３ｍｍ等のサイズに構成して１．０μＦ以上の高容量を有する積層セラミックキャパシタ１００を構成することができる。
【００３０】
このようなセラミック素体１１０を構成する誘電体層１１１は、セラミック粉末、例えば、ＢａＴｉＯ３系セラミック粉末等を含むことができる。
【００３１】
上記ＢａＴｉＯ３系セラミック粉末は、ＢａＴｉＯ３にＣａまたはＺｒ等が一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３等であることができるが、これに限定されるものではない。
【００３２】
上記セラミック粉末の平均粒径は０．８μｍ以下であることができ、より好ましくは、０．０５〜０．５μｍであることができるが、本発明がこれに限定されるものではない。
【００３３】
また、誘電体層１１１は、必要に応じて、上記セラミック粉末と共に、遷移金属酸化物、炭化物、希土類元素、Ｍｇ、Ａｌのうち少なくとも一つをさらに含むことができる。
【００３４】
また、誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計によって任意に変更することができる。
【００３５】
第１及び第２内部電極１２１、１２２は、導電性金属を含む導電性ペーストによって形成されることができる。
【００３６】
このとき、上記導電性金属は、Ｎｉ、Ｃｕ、Ｐｄまたはこれらの合金であることができるが、本発明がこれに限定されるものではない。
【００３７】
このような第１及び第２内部電極１２１、１２２は、誘電体層１１１を形成するセラミックグリーンシート上にスクリーン印刷法またはグラビア印刷法のような印刷方法を通じて導電性ペーストで内部電極層を印刷し、上記内部電極層が印刷されたセラミックグリーンシートを交互に積層してから焼成してセラミック素体１１０に形成することができる。
【００３８】
このとき、第１及び第２内部電極１２１、１２２が重畳される領域によって静電容量を形成することができる。
【００３９】
上記誘電体層１１１に第１及び第２内部電極１２１、１２２を形成するとき、水分またはめっき液等が内部に浸透することを防止すると共に、電気的な短絡を防止するために、誘電体層１１１と第１及び第２内部電極１２１、１２２との間に所定のマージン部を残すことができる。
【００４０】
上記マージン部は、製品の小型化のためにできる限り小さくすることが好ましいが、小さくしすぎると、振動を発生させる原因になり得る。
【００４１】
表１及び図３は、それぞれ第１振動吸収層１４１の厚さによる振動（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）の変化を示す表及びグラフである。
【００４２】
【表１】
2014072516.tif 000003
【００４３】
ここで、振動（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）は、フィレットの厚さがそれぞれ２００μｍであるもの及び３００μｍであるものを用いて測定された。
【００４４】
サンプル１は、セラミック素体１１０と同一の材質で第１振動吸収層を製作したものである。また、サンプル２からサンプル７は、非導電性ポリマーを用いて第１振動吸収層を製作したものである。
【００４５】
上記表１及び図３を参照すると、第１振動吸収層を用いる場合、４０ｄｂ以下の比較的小さい騒音が測定されることが分かる。また、セラミック材質を用いるサンプル１に比べて非導電性ポリマーを用いるサンプル３からサンプル７は、騒音のサイズがさらに小さくなることを確認できる。
【００４６】
また、サンプル２は、第１振動吸収層の厚さが非常に薄くてセラミック素体１１０と同一の材質を用いるサンプル１に比べてさらに大きい騒音が発生したが、サンプル３は、サンプル１と類似した水準の騒音が発生したことから、好ましい第１振動吸収層の厚さは、少なくとも３〜５００μｍであることを確認できる。
【００４７】
従って、第１振動吸収層１４１は、その厚さが３〜５００μｍであることができ、印刷回路基板２００の実装時にフィレット（ｆｉｌｌｅｔ）を形成することができる範囲内で適用されることができる。
【００４８】
また、第１振動吸収層１４１は、非導電性ポリマーからなることが好ましい。上記非導電性ポリマーは、電圧印加時に発生する振動を吸収緩衝することで、騒音の発生をさらに改善することができる。
【００４９】
セラミック素体１１０の上部面には、第１振動吸収層１４１と相対するように第２振動吸収層１４２が形成されることができる。第２振動吸収層１４２は、第１振動吸収層１４１と対称に形成されることができる。また、本発明によると、第２振動吸収層１４２を第１振動吸収層１４１に対して非対称に形成する等、必要に応じて多様に変更することもできる。
【００５０】
即ち、第２振動吸収層１４２は、第１振動吸収層１４１と類似してその厚さが３〜５００μｍであることができ、印刷回路基板２００上に実装時にフィレット（ｆｉｌｌｅｔ）を形成することができる範囲内で適用されることができる。また、第２振動吸収層１４２も第１振動吸収層１４１と同様に非導電性ポリマーからなることができる。
【００５１】
このような第１及び第２振動吸収層１４１、１４２は、セラミック素体１１０の上下面に形成されて誘電体カバー層の役割を共にすることができる。
【００５２】
第１及び第２外部電極１３１、１３２は、導電性に優れた物質からなることができる。また、上記第１及び第２外部電極１３１、１３２は、積層セラミックキャパシタ１００の内部に形成された第１及び第２内部電極１２１、１２２またはその他の多様なパターン、印刷回路基板２００を電気的に連結する役割をすることができる。
【００５３】
上記第１及び第２外部電極１３１、１３２は、ニッケル（Ｎｉ）、銀（Ａｇ）またはパラジウム（Ｐｄ）のような導電性に優れた物質で形成されることができるが、本発明がこれに限定されるものではない。
【００５４】
印刷回路基板２００は、上面に回路パターン（図示せず）を有するが、上記印刷回路基板２００の上に積層セラミックキャパシタ１００が実装される。
【００５５】
積層セラミックキャパシタ１００の第１及び第２外部電極１３１、１３２が印刷回路基板２００の回路パターンに電気的に接触し、積層セラミックキャパシタ１００における第１及び第２外部電極１３１、１３２の底面及び側面を半田１５０で半田付けする方法で接着して実装することができる。
【００５６】
このとき、振動減少効果を得るためには、積層セラミックキャパシタの実装方向にかかわらず、印刷回路基板２００上に第１振動吸収層１４１または第２振動吸収層１４２のうち一つが位置するようにしなければならない。
【００５７】
上記のように構成された積層セラミック電子部品１００は、図４に示されているように、電場がかけられると、積層セラミックキャパシタ１００におけるセラミック素体１１０の長さ、幅、厚さの方向に応力が発生するようになり、その応力によって振動が発生する。
【００５８】
従来の積層型セラミックキャパシタにおいては、電気的特性を具現する内部電極が形成された部分を除外したマージン部分及び上下カバー部分にセラミック素体と同一のチタン酸バリウム（ＢａＴｉＯ３）を塗布して構成した。
【００５９】
上記のようにセラミック素体と同一の物質で構成されたマージン部分及びカバー部分は、電場の印加時に発生する振動を吸収せず、発生する振動をむしろ外部電極を通じて実装されている印刷回路基板に伝達する役割をして振動及びこれによる騒音のサイズを大きくするという問題点があった。
【００６０】
しかし、本発明の一実施形態によると、印刷回路基板２００の実装面と対応するセラミック素体１１０の一面に振動吸収層が形成されているため、電圧印加時に発生する振動が吸収緩衝されて騒音が最小限に抑制されることができる。
【００６１】
また、図５を参照すると、本発明の他の実施形態による積層セラミックキャパシタは、第１振動吸収層１４１が誘電体層１１１の積層方向に対して垂直方向にセラミック素体１１０の一側面に形成されることができる。
【００６２】
即ち、前述した本発明の一実施形態は、第１及び第２内部電極１２１、１２２の積層方向に対して水平方向に積層セラミックキャパシタ１００を印刷回路基板２００上に実装するもので、第１及び第２振動吸収層１４１、１４２がセラミック素体１１０の上下カバー部分に形成される。
【００６３】
これに対し、本発明の他の実施形態は、第１及び第２内部電極１２１、１２２の積層方向に対して垂直方向に積層セラミックキャパシタ１００を印刷回路基板２００上に実装するもので、第１及び第２振動吸収層１４１、１４２がセラミック素体１１０の両側マージン部分に形成される。
【００６４】
以下では、本発明の一実施形態による積層セラミックキャパシタ１００の製造方法を説明する。
【００６５】
まず、複数のセラミックグリーンシートを用意する。
【００６６】
上記セラミックグリーンシートは、セラミック素体１１０の誘電体層１１１を形成するためのもので、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード等の工法を通じて数μｍの厚さ、例えば、１．８μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。
【００６７】
その後、上記それぞれのセラミックグリーンシートの少なくとも一面に所定の厚さ、例えば、０．２〜１．０μｍの厚さで導電性ペーストを印刷して第１及び第２内部電極膜を形成する。
【００６８】
このとき、上記導電性ペーストは、上記セラミックグリーンシートの縁部に沿ってその内部に上記第１及び第２内部電極膜と所定の幅を置いてマージン部が形成されるように印刷することができる。
【００６９】
次に、上記第１及び第２内部電極膜が形成されたセラミックグリーンシートにおいて、それぞれの上記第１及び第２内部電極膜を露出させる面に対し、一部除去して凹溝を形成する。
【００７０】
続いて、上記第１及び第２内部電極膜を有する複数のセラミックグリーンシートを積層し、積層方向から加圧して積層された複数のセラミックグリーンシートとセラミックグリーンシート上に形成された導電性ペーストとを圧搾させて内部に第１及び第２内部電極１２１、１２２が形成された積層体を構成する。
【００７１】
次いで、上記積層体の下部面にその厚さが３〜５００μｍになるように非導電性ポリマーからなるペーストを塗布して第１振動吸収層１４１を形成する。
【００７２】
このとき、必要に応じて、上記積層体の上部面に第１振動吸収層１４１と相対するように第２振動吸収層１４２を形成することができる。第２振動吸収層１４２は、第１振動吸収層１４１と類似してその厚さが３〜５００μｍになるように非導電性ポリマーからなるペーストを塗布して形成することができる。
【００７３】
その後、上記積層体を１個のキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成してセラミック素体１１０を完成させる。
【００７４】
続いて、セラミック素体１１０の両端面を覆うように伝導性物質を塗布して第１及び第２外部電極１３１、１３２を形成する。第１及び第２外部電極１３１、１３２は、第１及び第２内部電極１２１、１２２とそれぞれ電気的に連結されることができる。
【００７５】
このとき、必要に応じて、第１及び第２外部電極１３１、１３２の表面にニッケルまたはすず等でメッキ処理をさらに行うことができる。
【００７６】
次に、回路パターンが形成された印刷回路基板２００上に第１または第２振動吸収層１４１、１４２のうち一つが隣接するように積層セラミックキャパシタ１００を実装する。
【００７７】
このとき、積層セラミックキャパシタ１００の第１及び第２外部電極１３１、１３２が印刷回路基板２００の回路パターンに電気的に接触し、積層セラミックキャパシタ１００における第１及び第２外部電極１３１、１３２の底面及び側面を半田付けで接着して実装することができる。
【００７８】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００７９】
１００  積層セラミックキャパシタ
１１０  セラミック素体
１１１  誘電体層
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
１４１、１４２  第１及び第２振動吸収層
１５０  半田
２００  印刷回路基板
【図１】
2014072516.tif 000004
【図２】
2014072516.tif 000005
【図３】
2014072516.tif 000006
【図４】
2014072516.tif 000007
【図５】
2014072516.tif 000008