(57)【要約】【課題】消費電流を低減することができ、装置の小型化、低コスト化を図ることができる、地絡検出回路を提供する。【解決手段】正側供給線２０（正側供給線）と負側供給線３０（負側供給線）との間に直列に接続された複数の抵抗素子（Ｒ２、Ｒ１、Ｒ１’’、Ｒ２’’）から構成される第１の分圧回路と、正側供給線２０と負側供給線３０との間に直列に接続された複数の抵抗素子（Ｒ２’、Ｒ１’、Ｒ１’’’、Ｒ２’’’）から構成される第２の分圧回路と、第１の分圧回路の抵抗の接続点であるノードＮ１（第１のノード）の電位と、第２の分圧回路の抵抗の接続点であって、第１のノードと正側供給線及び負側供給線に対する分圧比が等しいノードＮ２（第２のノード）の電位との差電位とを増幅する差動アンプＭ０（差動アンプ）を備え、ノードＮ１と異なるノードＮ３（第３のノード）が接地される。【選択図】図１
2014062879.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源と負荷とを接続する正側供給線及び負側供給線における地絡を検出する地絡検出回路であって、
前記正側供給線と前記負側供給線との間に直列に接続された複数の抵抗素子から構成される第１の分圧回路と、
前記正側供給線と前記負側供給線との間に直列に接続された複数の抵抗素子から構成される第２の分圧回路と、
前記第１の分圧回路の抵抗の接続点である第１のノードの電位と、前記第２の分圧回路の抵抗の接続点であって、前記第１のノードと前記正側供給線及び前記負側供給線に対する分圧比が等しい第２のノードの電位との差電位とを増幅する差動アンプと、を備え、
前記第１の分圧回路において、前記第１のノードと異なる第３のノードが接地されることを特徴とする地絡検出回路。
【請求項２】
前記第１の分圧回路と前記第２の分圧回路とは、前記正側供給線との前記負側供給線との間に直列に接続される抵抗の総抵抗値が等しく設定されることを特徴とする請求項１に記載の地絡検出回路。
【請求項３】
前記第１の分圧回路は、前記正側供給線と前記負側供給線との間に直列に接続されたＮ（Ｎは整数であってＮ≧３）個の抵抗素子から構成され、
前記第２の分圧回路は、前記正側供給線と前記負側供給線との間に直列に接続された（Ｎ−１）個の抵抗素子から構成され、
前記第１の分圧回路、及び前記第２の分圧回路各々においては、前記正側供給線、及び前記負側供給線のいずれか一方から数えてＭ（Ｍは整数であって１≦Ｍ≦Ｎ−２）番目の抵抗素子と（Ｍ＋１）番目の抵抗素子との共通接続点が、それぞれ前記第１のノード、第２のノードとなることを特徴とする請求項１または請求項２いずれかに記載の地絡検出回路。
【請求項４】
前記差動アンプの出力信号であるアナログ信号をデジタル信号に変換するＡＤＣを有する制御部を備え、
前記差動アンプは、
前記正側供給線または前記負側供給線のいずれにおいても地絡が発生していない定常状態においては、前記ＡＤＣの基準電圧に応じた電位のアナログ信号を出力し、
前記正側供給線及び前記負側供給線のいずれかにおいて地絡が発生する状態においては、前記正側供給線及び前記負側供給線のいずれにおいて地絡が発生したか、及び地絡の発生の程度に応じた電位の変化を示すアナログ信号を出力することを特徴とする請求項１から請求項３いずれか一項に記載の地絡検出回路。
【請求項５】
前記制御部は、前記ＡＤＣにより前記アナログ信号を変換して、変換後の信号に基づいて、ユーザに対して、前記正側供給線及び前記負側供給線のいずれにおいて地絡が発生したか、及び地絡の発生の程度に応じた地絡電流の変化を通知することを特徴とする請求項４に記載の地絡検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地絡検出回路に関する。
【背景技術】
【０００２】
従来、直流電圧源からの電圧供給線における地絡を検出する技術として、地絡時にだけ流れる電流を、フォトカプラを用いて検出する地絡検出装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２７０９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のフォトカプラを用いた地絡検出では、フォトカプラを動作させるための動作電流を大きくする必要があった。これは、フォトカプラを用いた地絡検出では検出感度が低いためである。つまり、絶縁抵抗が低くなるという抵抗劣化がかなり進んだ状態でないと、フォトカプラに動作に必要な電流が流れず、地絡検出を行なえないという問題があった。また、フォトカプラでは感度が低いために、電流を大きくする必要があり、入力電圧の正極と負極との間に直列接続された定電流素子の電流能力を高くする（抵抗素子であれば抵抗値を低くする）必要がある。これは消費電流の増大を招いてしまう問題がある。また、抵抗素子であれば抵抗値を低くすることにより、装置の消費電流が増えるので、熱対策として冷却装置などが必要になり、装置が大型化、高コスト化するという問題があった。
【０００５】
本発明は、フォトカプラを用いた場合と比べて少ない電流変化により検出することができ、消費電流を低減することができ、装置の小型化、低コスト化を図ることができる、地絡検出回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の地絡検出回路は、直流電圧源と負荷とを接続する正側供給線及び負側供給線における地絡を検出する地絡検出回路であって、前記正側供給線と前記負側供給線との間に直列に接続された複数の抵抗素子から構成される第１の分圧回路と、前記正側供給線と前記負側供給線との間に直列に接続された複数の抵抗素子から構成される第２の分圧回路と、前記第１の分圧回路の抵抗の接続点である第１のノードの電位と、前記第２の分圧回路の抵抗の接続点であって、前記第１のノードと前記正側供給線及び前記負側供給線に対する分圧比が等しい第２のノードの電位との差電位とを増幅する差動アンプと、を備え、前記第１の分圧回路において、前記第１のノードと異なる第３のノードが接地されることを特徴とする。
【０００７】
また、上記地絡検出回路において、前記第１の分圧回路と前記第２の分圧回路とは、前記正側供給線との前記負側供給線との間に直列に接続される抵抗の総抵抗値が等しく設定されることを特徴とする。
【０００８】
また、上記地絡検出回路において、前記第１の分圧回路は、前記正側供給線と前記負側供給線との間に直列に接続されたＮ（Ｎは整数であってＮ≧３）個の抵抗素子から構成され、前記第２の分圧回路は、前記正側供給線と前記負側供給線との間に直列に接続された（Ｎ−１）個の抵抗素子から構成され、前記第１の分圧回路、及び前記第２の分圧回路各々においては、前記正側供給線、及び前記負側供給線のいずれか一方から数えてＭ（Ｍは整数であって１≦Ｍ≦Ｎ−２）番目の抵抗素子と（Ｍ＋１）番目の抵抗素子との共通接続点が、それぞれ前記第１のノード、第２のノードとなることを特徴とする。
【０００９】
また、上記地絡検出回路において、前記差動アンプの出力信号であるアナログ信号をデジタル信号に変換するＡＤＣを有する制御部を備え、前記差動アンプは、前記正側供給線または前記負側供給線のいずれにおいても地絡が発生していない定常状態においては、前記ＡＤＣの基準電圧に応じた電位のアナログ信号を出力し、前記正側供給線及び前記負側供給線のいずれかにおいて地絡が発生する状態においては、前記正側供給線及び前記負側供給線のいずれにおいて地絡が発生したか、及び地絡の発生の程度に応じた電位の変化を示すアナログ信号を出力することを特徴とする。
【００１０】
また、上記地絡検出回路において、前記制御部は、前記ＡＤＣにより前記アナログ信号を変換して、変換後の信号に基づいて、ユーザに対して、前記正側供給線及び前記負側供給線のいずれにおいて地絡が発生したか、及び地絡の発生の程度に応じた地絡電流の変化を通知することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、分圧回路を構成する抵抗の抵抗値を大きくして、定常状態の電流値を少なくしても、検出時において２つの分圧回路に流れる電流に差電流が生じて差動アンプの入力電圧差が確保できる。そのため、絶縁抵抗のわずかな劣化を、フォトカプラを用いた場合と比べて少ない電流変化により検出することができる（感度が向上する）。また、少ない電流でも検出できることにより、分圧回路を構成する抵抗の抵抗値を高く設定できるので、消費電流を低減することができる。また、消費電流を低減できるので、装置の小型化、低コスト化を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の地絡検出回路１０の構成を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
図１は、本発明の地絡検出回路１０の構成を示す回路図である。なお、図１においては、地絡検出回路１０と併せて、直流電圧源ＨＶ、負荷４０、及びＣＰＵ（Central Processing Unit）１２を示している。
直流電圧源ＨＶは、正側端子及び負側端子の間に、直流電圧、例えば５０Ｖ〜５００Ｖの間の直流電圧を発生し、正側供給線２０、及び負側供給線３０を介して負荷４０に直流電圧を供給する直流電圧源である。負荷４０は、例えばコンバータやインバータであり、直流電圧源ＨＶから供給される直流電圧を動作電圧として所定の動作を行う負荷である。
【００１４】
ＣＰＵ１２は、例えばＡ／Ｄコンバータ（Analog-to-Digital Converter；図１において不図示。以下ＡＤＣと言うことがある。）を含んで構成される。ＣＰＵ１２は、このＡＤＣにより、地絡検出回路１０の出力信号であるアナログ出力信号Ｖｏを変換して、正側供給線２０、または負側供給線３０のいずれかが接地（以下、ＧＮＤと言うこともある）に対して流す電流値を、すなわち供給線の地絡の程度を示すデジタル出力信号を算出する。また、ＣＰＵ１２は、このデジタル出力信号を、図１において不図示の表示部に直接表示する、或いは、ＣＰＵとは別途設けられるＰＣ（Personal Computer）等の信号処理装置に送信する。
【００１５】
これにより、ユーザは、正側供給線２０、または負側供給線３０のいずれかがＧＮＤに対して流す電流値を、すなわち供給線の地絡の程度を知ることができる。もちろん、表示部、或いは信号処理装置の表示部に、地絡の程度を間接的に示す表示（いずれの供給線が地絡し始めた、或いは殆ど地絡しているといった表示）に加工して表示してもよい。ユーザは、地絡の程度を知ることにより、例えば、直流電圧源ＨＶを地絡検出回路１０から取り除き、地絡した箇所の修理等を安全に行なうことができる。
【００１６】
図１に示す抵抗素子Ｒｘ、抵抗素子Ｒｘ’は、地絡検出回路１０の動作説明のために便宜上記載した仮想の抵抗素子である。抵抗素子Ｒｘ、抵抗素子Ｒｘ’は、定常状態（地絡が発生していない状態）では、抵抗値が∞（無限大）であり、電流を流さない抵抗素子（絶縁抵抗）である。
正側供給線２０とＧＮＤとの間で電流を流す場合、すなわち正側供給線が地絡しかかった場合、この抵抗素子Ｒｘに地絡の程度に応じて電流（地絡電流）が流れる。地絡検出回路１０は、この地絡電流を検出して、検出した地絡電流に応じたアナログ出力信号ＶｏをＣＰＵ１２に対して出力する。
また、負側供給線３０とＧＮＤとの間で電流を流す場合、すなわち負側供給線が地絡しかかった場合、この抵抗素子Ｒｘ’に地絡の程度に応じて地絡電流が流れる。地絡検出回路１０は、この地絡電流を検出して、検出した地絡電流に応じたアナログ出力信号ＶｏをＣＰＵ１２に対して出力する。
【００１７】
地絡検出回路１０は、正側供給線２０または負側供給線３０における地絡の程度を検出する回路である。地絡検出回路１０は、第１の分圧回路、第２の分圧回路、及び差動アンプＭ０を含んで構成される。
第１の分圧回路は、正側供給線２０と負側供給線３０との間に直列に接続された複数の抵抗素子、すなわち、抵抗素子Ｒ２、抵抗素子Ｒ１、抵抗素子Ｒ１’’、及び抵抗素子Ｒ２’’から構成される。
抵抗素子Ｒ２は、その一端が正側供給線２０に接続され、その他端が抵抗素子Ｒ１の一端に接続される。
抵抗素子Ｒ１は、その一端が抵抗素子Ｒ２の他端に接続され、その他端が抵抗素子Ｒ１’’の一端に接続される。なお、以下、この抵抗素子Ｒ１の他端と抵抗素子Ｒ１’’の一端との共通接続点を、ノードＮ３とする。このノードＮ３は、図１に示すように筐体又は接地（ＧＮＤ）に接続される。
抵抗素子Ｒ１’’は、その一端がノードＮ３に接続され、その他端が抵抗素子Ｒ２’’の一端に接続される。なお、以下、この抵抗素子Ｒ１’’の他端と抵抗素子Ｒ２’’の一端との共通接続点を、ノードＮ１とする。このノードＮ１は、図１に示すように、抵抗素子Ｒ３の一端に接続される。
抵抗素子Ｒ２’’は、その一端がノードＮ１に接続され、その他端が負側供給線３０に接続される。
【００１８】
第２の分圧回路は、正側供給線２０と負側供給線３０との間に直列に接続された複数の抵抗素子、すなわち、抵抗素子Ｒ２’、抵抗素子Ｒ１’、抵抗素子Ｒ１’’’、及び抵抗素子Ｒ２’’’から構成される。
抵抗素子Ｒ２’は、その一端が正側供給線２０に接続され、その他端が抵抗素子Ｒ１’の一端に接続される。
抵抗素子Ｒ１’は、その一端が抵抗素子Ｒ２’の他端に接続され、その他端が抵抗素子Ｒ１’’ ’の一端に接続される。
抵抗素子Ｒ１’’’は、その一端が抵抗素子Ｒ１’の他端に接続され、その他端が抵抗素子Ｒ２’’’の一端に接続される。なお、以下、この抵抗素子Ｒ１’’’の他端と抵抗素子Ｒ２’’’の一端との共通接続点を、ノードＮ２とする。このノードＮ２は、図１に示すように、抵抗素子Ｒ３’の一端に接続される。
抵抗素子Ｒ２’’’は、その一端がノードＮ２に接続され、その他端が負側供給線３０に接続される。
なお、以下の説明においては、図１に示す各抵抗素子の抵抗値を、その抵抗素子を示す符号により表わすものとする。
【００１９】
ここで、第１の分圧回路を構成する抵抗素子の抵抗値と、第２の分圧回路を構成する抵抗素子の抵抗値とは、次の関係に設定される。すなわち、Ｒ２／Ｒ２’＝Ｒ１／Ｒ１’＝Ｒ１’’／Ｒ１’’’＝Ｒ２’’／Ｒ２’’’である。つまり、定常状態において各抵抗素子同士の接続点（ノード）における出力電圧が等しく（正側供給線２０と負側供給線３０との電位差を分圧した分圧値が等しく）なるように、２つの分圧回路の分圧比が等しく設定される。これにより、定常状態において、差動アンプＭ０の入力電位であるノードＮ１の電位とノードＮ２の電位とを同電位にすることができる。
【００２０】
さらに、本実施形態においては、第１の分圧回路に流れる電流と、第２の分圧回路に流れる電流とが等しくなるように、上記関係式の値が１となるように設定される。すなわち、Ｒ１＝Ｒ１’＝Ｒ１’’＝Ｒ１’’’、かつ、Ｒ２＝Ｒ２’＝Ｒ２’’＝Ｒ２’’’である。このように２つの分圧回路に流れる電流を等しくなるように、各抵抗素子の抵抗値を設定する。これにより、２つの分圧回路に、他の信号線、或いは地絡検出回路１０の外部からノイズが均等に加わった場合でも、差動アンプＭ０の入力信号に時間差が生じないように、すなわちコモンモードノイズを低減することができる。
【００２１】
差動アンプＭ０（差動アンプ）は、オペアンプＭ１、基準電圧源１１、抵抗素子Ｒ３、抵抗素子Ｒ４、抵抗素子Ｒ３’、及び抵抗素子Ｒ４’を含んで構成される。
オペアンプＭ１は、反転入力端子（−）と正転入力端子（＋）の電位差を増幅してアナログ出力信号Ｖｏを出力する回路である。
差動アンプＭ０は、このオペアンプＭ１に、基準電圧源１１、抵抗素子Ｒ３、抵抗素子Ｒ４、抵抗素子Ｒ３’、及び抵抗素子Ｒ４’を接続することにより、反転増幅回路を構成し、入力電位差（ノードＮ１の電位とノードＮ２の電位との差電位）を反転増幅する回路である。
【００２２】
抵抗素子Ｒ３は、その一端がノードＮ１に接続され、その他端が抵抗素子Ｒ４の一端、及びオペアンプＭ１の反転入力端子（−）に接続される。抵抗素子Ｒ４は、その一端が抵抗素子Ｒ３の他端、及びオペアンプＭ１の反転入力端子（−）に接続され、その他端がオペアンプＭ１の出力端子に接続される。
また、抵抗素子Ｒ３’は、その一端がノードＮ２に接続され、その他端が抵抗素子Ｒ４’の一端、及びオペアンプＭ１の正転入力端子（＋）に接続される。抵抗素子Ｒ４’は、その一端が抵抗素子Ｒ３’の他端、及びオペアンプＭ１の正転入力端子（＋）に接続され、その他端が基準電圧源１１の正極側に接続される。
なお、本実施形態において、抵抗素子Ｒ３の抵抗値と抵抗素子Ｒ３’の抵抗値は等しく、抵抗素子Ｒ４の抵抗値と抵抗素子Ｒ４’の抵抗値は等しく、それぞれ設定される。
【００２３】
基準電圧源１１は、その正極側が抵抗素子Ｒ４’の他端に接続され、その負極側が負側供給線３０に接続される。基準電圧源１１は、正極及び負極の間に、直流電圧としての基準電圧（１／２Ｖｒｅｆ）を発生する電圧源である。この基準電圧（１／２）Ｖｒｅｆ（以下、単にＶｒと言うこともある）は、例えば、上述のＣＰＵ１２におけるＡＤＣの基準電圧Ｖｒｅｆの１／２の電圧である。
【００２４】
ここで、オペアンプＭ１の入力端子には殆ど電流が流れないため、以下の関係が成り立つ。すなわち、オペアンプＭ１の反転入力端子（−）には電流が殆ど流れないことから、ノードＮ１から抵抗素子Ｒ３、及び抵抗素子Ｒ４を介してオペアンプＭ１の出力端子に流れる電流（ここでは、電流値をＩ３とする）は、ノードＮ１の電位（Ｖ１とする）を用いて、以下の式で表わされる。
すなわち、Ｉ３＝（Ｖ１−Ｖｏ）／（Ｒ３＋Ｒ４）である。
【００２５】
また、ノードＮ２から抵抗素子Ｒ３’、及び抵抗素子Ｒ４’を介して基準電圧源１１の正極側に流れる電流（ここでは、電流値をＩ４とする）は、ノードＮ２の電位（Ｖ２とする）を用いて、以下の式で表わされる。
すなわち、Ｉ４＝（Ｖ２−Ｖｒ）／（Ｒ３’＋Ｒ４’）である。
【００２６】
また、オペアンプＭ１には負帰還がかかっており、反転入力端子（−）の電位と正転入力端子（＋）の電位とが一致するように動作するので、以下の式が成り立つ。
すなわち、Ｖ１−Ｒ３×Ｉ３＝Ｒ４’×Ｉ４＋Ｖｒである。
上記電流値Ｉ３、Ｉ４を本式に代入し、さらに本実施形態においては、Ｒ３＝Ｒ３’、Ｒ４＝Ｒ４’であることから、アナログ出力信号Ｖｏに関して、下記式が成り立つ。
すなわち、Ｖｏ＝Ｖｒ−（Ｖ１−Ｖ２）×（Ｒ４／Ｒ３）である。
【００２７】
このように、アナログ出力信号Ｖｏの電圧レベルは、ノードＮ１の電位、及びノードＮ２の電位によって表わされる。また、ノードＮ１の電位、及びノードＮ２の電位は、以下に述べる様に、正側供給線２０または負側供給線３０に流れる電流、つまり地絡の程度に応じて抵抗素子Ｒｘまたは抵抗素子Ｒｘ’に流れる電流で表わされる。これにより、アナログ出力信号ＶｏをＣＰＵ１２により処理して、デジタル出力信号に変換すれば、このデジタル出力信号は、地絡の程度を示す信号となる。
以下、以上のように構成された本実施の形態における地絡検出回路１０の動作について説明する。
【００２８】
［定常状態の動作］
まず、地絡が発生していないとき（定常状態）の動作について説明する。
直流電圧源ＨＶが発生する直流電圧が負荷４０に印加され、かつ、正側供給線２０、及び負側供給線３０のいずれにおいても地絡が発生していない場合、地絡検出回路１０において、第１の分圧回路、及び第２の分圧回路各々に流れる電流値は等しい。第１の分圧回路と第２の分圧回路とにおいて対応する抵抗素子の抵抗値を等しく設定し、それぞれの分圧回路における正側供給線２０と負側供給線３０との間の総抵抗値（各抵抗素子の抵抗値の総和）が等しいためである。
【００２９】
これにより、ノードＮ１の電位Ｖ１とノードＮ２の電位Ｖ２とは等しくなり、差動アンプＭ０がＣＰＵ１２に対して出力するアナログ出力信号Ｖｏのレベルは、Ｖｏ＝Ｖｒｅｆ×（１／２）となる。
なお、直流電圧源ＨＶは、それ自体では（つまり、単体では）、電位的にノードＮ３が接続されるＧＮＤと無依存（フローティング）であるので、この状態では、地絡検出回路１０の第１の分圧回路を流れる電流がノードＮ３を介してＧＮＤに流れることはない。
【００３０】
［正側供給線２０が地絡した状態］
次に、正側供給線２０において地絡が発生した場合について説明する。この場合、図１に示す仮想の抵抗素子Ｒｘに電流値ｉ１の電流が流れるものとする。
ノードＮ３を接地しているので、電流値ｉ１の電流が、ノードＮ３が接続されるＧＮＤからノードＮ３を介して、抵抗素子Ｒ１、及び抵抗素子Ｒ１’’へそれぞれ分岐して流れる。この電流値は、それぞれｉ１×（１／２）である。
【００３１】
これにより、第１の分圧回路における抵抗素子Ｒ２’’に流れる電流の電流値が、ｉ１×（１／２）だけ増加し、ノードＮ１の電位Ｖ１がｉ１×（１／２）だけ上昇する。一方、第２の分圧回路における抵抗素子Ｒ２’’’に流れる電流の電流値は変化しないので、ノードＮ２の電位Ｖ２に変化は無い。
そのため、ノードＮ１の電位Ｖ１とノードＮ２の電位Ｖ２との関係は、Ｖ１−Ｖ２＝ｉ１×（１／２）となる。これにより、差動アンプＭ０がＣＰＵ１２に対して出力するアナログ出力信号Ｖｏのレベルは、Ｖｏ＝Ｖｒｅｆ×（１／２）−ｉ１×（１／２）×（Ｒ４／Ｒ３）となる。このレベルは、定常状態のアナログ出力信号ＶｏのレベルであるＶｏ＝Ｖｒｅｆ×（１／２）から、マイナス側に振れたレベルであり、電流値ｉ１が大きくなるにつれてアナログ出力信号Ｖｏのレベルは小さい値となる。
【００３２】
［負側供給線３０が地絡した状態］
次に、負側供給線３０において地絡が発生した場合について説明する。この場合、図１に示す仮想の抵抗素子Ｒｘ’に電流値ｉ１の電流が流れるものとする。
ノードＮ３を接地しているので、電流値ｉ１の電流が、抵抗素子Ｒ１、及び抵抗素子Ｒ１’’から合流し、ノードＮ３を介してノードＮ３が接続されるＧＮＤへ流れる。この抵抗素子Ｒ１、及び抵抗素子Ｒ１’’に流れる電流値は、それぞれｉ１×（１／２）である。
【００３３】
これにより、第１の分圧回路における抵抗素子Ｒ２’’に流れる電流の電流値が、ｉ１×（１／２）だけ減少し、ノードＮ１の電位Ｖ１がｉ１×（１／２）だけ下降する。一方、第２の分圧回路における抵抗素子Ｒ２’’’に流れる電流の電流値は変化しないので、ノードＮ２の電位Ｖ２に変化は無い。
そのため、ノードＮ１の電位Ｖ１とノードＮ２の電位Ｖ２との関係は、Ｖ１−Ｖ２＝−ｉ１×（１／２）となる。これにより、差動アンプＭ０がＣＰＵ１２に対して出力するアナログ出力信号Ｖｏのレベルは、Ｖｏ＝Ｖｒｅｆ×（１／２）＋ｉ１×（１／２）×（Ｒ４／Ｒ３）となる。このレベルは、定常状態のアナログ出力信号ＶｏのレベルであるＶｏ＝Ｖｒｅｆ×（１／２）から、プラス側に振れたレベルであり、電流値ｉ１が大きくなるにつれてアナログ出力信号Ｖｏのレベルは大きい値となる。
【００３４】
以上のように、アナログ出力信号Ｖｏの電圧レベルが、地絡電流ｉ１に応じたレベルとなるので、このアナログ出力信号Ｖｏが入力されるＣＰＵ１２では、そのＡＤＣにおいて、例えば、次に説明する信号処理を行う。
ＡＤＣは、基準電圧Ｖｒｅｆ×（１／２）を中心にし、入力されるアナログ出力信号Ｖｏの最大値と最小値との間で、ｎビットのデジタル出力信号（２進数で最上位側から最下位側へｎ個並べて「００・・００」のように表記する）を出力する。ここで、入力されるアナログ出力信号Ｖｏの最大値とは、負側供給線３０で測定すべき地絡電流ｉ１の最大値（設定値）に対応する値である。また、入力されるアナログ出力信号Ｖｏの最小値とは、正側供給線２０で測定すべき地絡電流ｉ１の最大値（設定値）に対応する値である。
【００３５】
ＡＤＣでは、入力信号であるアナログ出力信号Ｖｏの最大値と最小値との間が（２ｎ−１＋１）個の領域に分割され、アナログ出力信号Ｖｏが、この（２ｎ−１＋１）個の領域のいずれの領域にあるかを判定する。また、ＡＤＣは、判定結果に応じて、「０００・・・００」〜「１１１・・・１１」のうちいずれかのデジタル出力信号を生成する信号処理を行い、このデジタル出力信号を表示部等に出力する。ここで、分割された（２ｎ−１＋１）個の領域のうち、中央の領域は、基準電圧Ｖｒｅｆ×（１／２）を中心に所定の幅を持つ領域であり、アナログ出力信号Ｖｏが基準電圧Ｖｒｅｆ×（１／２）であるときに、ＡＤＣはデジタル出力信号として「０１１・・・１１」（中央値）を出力する。
【００３６】
つまり、ＡＤＣは、上述した定常状態ではデジタル出力信号「０１０・・・００」を出力する。また、ＡＤＣは、正側供給線２０に地絡が発生しているとき、地絡電流の大きさに対応して、２ｎ−２個のデジタル出力信号「０００・・・００」〜「００１・・・１１」のうち、いずれか１個のデジタル出力信号を出力する。また、ＡＤＣは、負側供給線３０に地絡が発生しているとき、地絡電流の大きさに対応して、２ｎ−２個のデジタル出力信号「０１０・・・０１」〜「１００・・・００」のうち、いずれか１個のデジタル出力信号を出力する。
このように、ＣＰＵ１２は、地絡検出回路１０が検出した地絡電流に応じて、ユーザに対して、いずれの供給線側で地絡が発生したか、また、どの程度の電流が地絡により流れているか（地絡の程度）を表示等により了知させる。
【００３７】
以上説明したように、本発明の地絡検出回路１０（地絡検出回路）は、直流電圧源ＨＶ（直流電圧源）と負荷４０（負荷）とを接続する正側供給線２０（正側供給線）及び負側供給線３０（負側供給線）における地絡を検出する地絡検出回路である。地絡検出回路１０は、正側供給線２０と負側供給線３０との間に直列に接続された複数の抵抗素子（Ｒ２、Ｒ１、Ｒ１’’、Ｒ２’’）から構成される第１の分圧回路と、正側供給線２０と負側供給線３０との間に直列に接続された複数の抵抗素子（Ｒ２’、Ｒ１’、Ｒ１’’’、Ｒ２’’’）から構成される第２の分圧回路と、を備える。また、地絡検出回路１０は、第１の分圧回路の抵抗の接続点であるノードＮ１（第１のノード）の電位と、第２の分圧回路の抵抗の接続点であって、第１のノードと正側供給線及び負側供給線に対する分圧比が等しいノードＮ２（第２のノード）の電位との差電位とを増幅する差動アンプＭ０（差動アンプ）を備える。この第１の分圧回路において、ノードＮ１（第１のノード）と異なるノードＮ３（第３のノード）が接地される。
【００３８】
本発明によれば、分圧回路を構成する抵抗の抵抗値を大きくして、定常状態の電流値を少なくしても、検出時において２つの分圧回路に流れる電流に差電流が生じて差動アンプの入力電圧差が確保できる。そのため、抵抗素子Ｒｘまたは抵抗素子Ｒｘ’（絶縁抵抗）のわずかな劣化を、フォトカプラを用いた場合と比べて少ない電流変化により検出することができる（感度が向上する）。また、少ない電流でも検出できることにより、分圧回路を構成する抵抗の抵抗値を高く設定できるので、消費電流を低減することができる。また、消費電流を低減できるので、装置の小型化、低コスト化を図ることができる。
【００３９】
また、分圧回路（第１の分圧回路、及び第２の分圧回路）の構成を、以下に説明する構成とすることができる。すなわち、上記実施形態の説明では、第１の分圧回路、及び第２の分圧回路各々において、４個の抵抗素子を用いて、分圧回路を構成しているが、第１の分圧回路では３個の抵抗素子、第２の分圧回路では２個の抵抗素子で構成してもよい。例えば、第１の分圧回路において、抵抗素子Ｒ２と抵抗素子Ｒ１とを１つの抵抗素子（抵抗値はＲ２＋Ｒ１の抵抗素子）としてもよく、第２の分圧回路において、抵抗素子Ｒ２’、抵抗素子Ｒ１’、及び抵抗素子Ｒ１’’’を１つの抵抗素子（抵抗値はＲ２’＋Ｒ１’＋Ｒ１’’’）としてもよい。
つまり、第１の分圧回路は、正側供給線と負側供給線との間に直列に接続されたＮ（Ｎは整数であってＮ≧３）個の抵抗素子から構成され、第２の分圧回路は、正側供給線と負側供給線との間に直列に接続された（Ｎ−１）個の抵抗素子から構成されてもよい。
また、第１の分圧回路、及び第２の分圧回路各々においては、正側供給線、及び負側供給線のいずれか一方から数えてＭ（Ｍは整数であって１≦Ｍ≦Ｎ−２）番目の抵抗素子と（Ｍ＋１）番目の抵抗素子との共通接続点が、それぞれ第１のノードＮ１、第２のノードＮ２となる。
ここでは、Ｎ＝３の場合であり、第１の分圧回路は３個の抵抗素子、第２の分圧回路は２個の抵抗素子から構成される。また、第１の分圧回路、及び第２の分圧回路各々において、第１の負側供給線から数えて、１（＝Ｍ）番目の抵抗素子と２（＝Ｍ＋１）番目の抵抗素子との接続点が、それぞれ第１のノードＮ１、第２のノードＮ２となる。
【００４０】
分圧回路をこのような構成としても、差動アンプＭ０は、上記実施形態で説明したように、正側供給線または負側供給線のいずれにおいても地絡が発生していない定常状態においては、ＡＤＣの基準電圧に応じた電位のアナログ信号を出力する。また、差動アンプＭ０は、正側供給線２０及び負側供給線３０のいずれかにおいて地絡が発生する状態においては、正側供給線２０及び負側供給線３０のいずれにおいて地絡が発生したか、及び地絡の発生の程度に応じた電位の変化を示すアナログ信号Ｖｏを出力することができる。これにより、ＣＰＵ１２（制御部）は、上記実施形態で説明したように、ＡＤＣによりアナログ信号Ｖｏを変換して、変換後のデジタル信号に基づいて、ユーザに対して、正側供給線２０及び負側供給線３０のいずれにおいて地絡が発生したか、及び地絡の発生の程度に応じた地絡電流ｉ１の変化を通知することができる。
さらに、分圧回路を上記構成とすることにより、抵抗素子の個数を、最小限にすることもでき、地絡検出回路１０を構成する部品の点数を削減することができる。
【００４１】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。
【符号の説明】
【００４２】
１０…地絡検出回路、１１…基準電圧源、１２…ＣＰＵ、２０…正側供給線、３０…負側供給線、ＨＶ…直流電圧源、４０…負荷、Ｒ１，Ｒ１’，Ｒ１’’，Ｒ１’’’，Ｒ２，Ｒ２’，Ｒ２’’，Ｒ２’’’，Ｒ３，Ｒ３’，Ｒ４，Ｒ４’，Ｒｘ，ＲＸ’…抵抗素子、Ｍ０…差動アンプ、Ｍ１…オペアンプ、Ｖｏ…アナログ出力信号、Ｎ１，Ｎ２，Ｎ３…ノード
【図１】
2014062879.tif 000003