(57)【要約】【課題】電源ON瞬間に発生する突入電流を抑制することができ、電子装置のスリープモード時の消費電力を低減可能な電源回路を提供する。【解決手段】かかる電源回路は、電源、電源電圧検知回路、前縁遅延回路、電子スイッチ及びスロー導通回路を備えている。電源ON時、電子スイッチが緩やかにONとなることで、電子スイッチを流れる電流Iが、該電流が流れた素子にダメージを与えるほどに大きくならない。電子装置のスリープモード移行時は、直ちに負荷への電力供給を切断することにより、電子装置のスリープモード時の消費電力を低減することができる。【選択図】図２
2014072892.tif 000002
【特許請求の範囲】
【請求項１】
負荷への直流電圧供給用の電源電圧を出力する電源と、
前記電源電圧を検知し、前縁が前記電源ONに対応し、後縁が前記電源OFFに対応する第一電圧制御信号を出力する電源電圧検知回路と；
前記第一電圧制御信号が入力され、前縁が前記第一電圧制御信号の前縁よりも所定時間分遅延し、後縁が前記第一電圧制御信号の後縁とタイミング的に一致した第二電圧制御信号を出力する前縁遅延回路と；
前記電源から負荷への電力供給をONまたはOFFする、前記電源と前記負荷との間に直列接続された電子スイッチと；
前記第二電圧制御信号が入力され、前記電子スイッチへ、前縁で前記電子スイッチをONさせ、後縁で前記電子スイッチをOFFさせるスイッチ電圧信号を出力するスロー導通回路であって、前記スイッチ電圧信号の前縁の開始時間は、前記第二電圧制御信号の前縁の開始時間と一致し、前記電源ON時の前記電子スイッチを流れる電流が、該電流が流れる素子にダメージを与えるほどに大きくならないように、前記スイッチ電圧信号の前縁の変化速度が前記第二電圧制御信号の前縁の変化速度よりも遅く、前記スイッチ電圧信号の後縁は、前記第二電圧制御信号の後縁とタイミング的に一致している、スロー導通回路と、を備える、ことを特徴とする電子装置の電源回路。
【請求項２】
前記電源と前記電子スイッチの間に、前記電源のONまたはOFFを制御するインターロックスイッチが直列接続され、前記電源電圧検知回路は、前記インターロックスイッチを通過後の電源電圧を検知する、ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記スロー導通回路は、
一端に前記電子スイッチの一方のスイッチ端が接続された第一抵抗と；
前記第一抵抗の他端とグラウンドとの間に接続された第一コンデンサと；
一端に前記電子スイッチの一方のスイッチ端が接続された第二抵抗と；
一端に前記第二抵抗の他端及び前記電子スイッチの制御端が接続された第三抵抗と；
ベースに前記第二電圧制御信号が入力され、コレクタに前記第三抵抗の他端が接続され、エミッタが接地されるトランジスタと、
前記第一抵抗の他端と前記第二抵抗の他端との間に接続されたダイオードと、を有し、
前記第一コンデンサは、前記トランジスタの導通時に、前記ダイオードを介して放電可能であり、かつ前記第一コンデンサは、前記遅延した所定時間内に充電完了することを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記電子スイッチは、ソースが前記電子スイッチの一方のスイッチ端で、ゲートが前記電子スイッチの制御端で、ドレインが前記電子スイッチの他方のスイッチ端である電界効果トランジスタである、ことを特徴とする請求項１乃至３のうちの何れか１項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関し、特に、電源ON瞬間に発生する突入電流を抑制でき、かつ電子装置のスリープモード時の消費電力を低減可能な電源回路に関する。
【背景技術】
【０００２】
電子装置において、電源回路は必要不可欠な構成部分となる。従来技術においては、電子装置の電源回路に多様な構成があるが、以下では、例として１構成のみについて説明する。
【０００３】
図1は、従来技術における電源回路の主要部の回路図の例である。以下、図1を参照して、従来技術の電源回路1の動作原理について説明する。
【０００４】
図1に示されたように、電源回路1は、電源11と、インターロックスイッチ（機械式スイッチ）17と、電子スイッチ12と、電流制限抵抗RLと、電源電圧検知回路13と、制御部15と、負荷16を有している。ここで、電子スイッチ12は、例えば、電流制御素子FETであり、制御部15は、例えば、MCUである。電源11は、負荷16への直流電圧供給用の電源電圧V1を出力する。電源電圧検知回路13は、インターロックスイッチ17を通過後の電源電圧V1を検知する。電源電圧検知回路13は、電源電圧V1を検知すると、第一電圧制御信号C1をMCUへ出力し、MCUは、第一電圧制御信号C1が入力されると、第二電圧制御信号C2をFETへ出力し、FETは、C2が入力されると、導通になる。しかしながら、第一電圧制御信号C1が生成されてから第二電圧制御信号C2が生成されるまでの遅延時間T内に、FETは、OFF状態となり、該期間T内に、電源電圧V1から電流制限抵抗RLを介して負荷16への電力供給が行われることになる。この時、電源電圧V1は、スイッチ素子を介して負荷16へ直接供給されるのではなく、電流制限抵抗RLを介して負荷へ供給されることになる。即ち、電流制限抵抗RLを介して負荷16へ供給される電流値は、I=V1/RLとなる。このため、従来技術の電源回路1においては、このように、電源11と負荷16の間に電流制限抵抗RLを直列接続する方法で、電源11のON瞬間に発生する突入電流を抑制している。
【０００５】
しかしながら、従来技術の電源回路1は、スリープモードの場合、FETをOFFにしたとしても、電源電圧V1から電流制限抵抗RLを介して回路が形成されるため、不要な電力が消費されることになる。また、従来技術における電源回路1では、現在のEnergy  Starの厳しい要求を満足することができない。
【０００６】
このため、電源回路において、電源ON瞬間に発生する突入電流の抑制とともに、電子装置のスリープモード時の消費電力の低減は、差し迫った解決すべき課題となっている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、従来技術における前記問題を解決するためになされたものである。本発明は、電源ON瞬間に発生する突入電流を抑制することができるのみならず、電子装置のスリープモード時の消費電力を低減することもできる電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の実施例による電子装置の電源回路は、負荷への直流電圧供給用の電源電圧を出力する電源と；前記電源電圧を検知して、前縁（leading  edge）が前記電源ONに対応し、後縁が前記電源OFFに対応する第一電圧制御信号を出力する電源電圧検知回路と；前記第一電圧制御信号が入力され、前縁が前記第一電圧制御信号の前縁よりも所定時間分遅延し、後縁（trailing  edge）が前記第一電圧制御信号の後縁とタイミング的に一致した第二電圧制御信号を出力する前縁遅延回路と；電源から負荷への電力供給をONまたはOFFする、電源と負荷の間に直列接続された電子スイッチと；前記第二電圧制御信号が入力され、開始時間が前記第二電圧制御信号の前縁の開始時間と一致する前縁により前記電子スイッチをONさせ、前記第二電圧制御信号の後縁とタイミング的に一致する後縁により前記電子スイッチをOFFさせるスイッチ電圧信号を前記電子スイッチへ出力し、前記電源ON時の前記電子スイッチを流れる電流が、該電流が流れる素子にダメージを与えるほどに大きくならないように、前縁の変化速度が前記第二電圧制御信号の前縁の変化速度よりも遅くなるスロー導通回路と、を備える。
【０００９】
さらに、前記電源と前記電子スイッチの間に、前記電源のONまたはOFFを制御するインターロックスイッチが直列接続され、前記電源電圧検知回路は、前記インターロックスイッチを通過後の電源電圧を検知する。
【００１０】
さらに、前記スロー導通回路は、一端に前記電子スイッチの一方のスイッチ端が接続された第一抵抗と；前記第一抵抗の他端とグラウンドの間に接続された第一コンデンサと；一端に前記電子スイッチの一方のスイッチ端が接続された第二抵抗と；一端に前記第二抵抗の他端及び電子スイッチの制御端が接続された第三抵抗と；ベースに前記第二電圧制御信号が入力され、コレクタに前記第三抵抗の他端が接続され、エミッタが接地されるトランジスタと、前記第一抵抗の他端と前記第二抵抗の他端の間に接続されたダイオードと、を有し、前記第一コンデンサは、前記トランジスタの導通時に、前記ダイオードを介して放電可能であり、かつ前記第一コンデンサは、前記遅延した所定時間内に充電完了する。
【００１１】
さらに、前記電子スイッチは、ソースが前記電子スイッチの一方のスイッチ端となり、ゲートが前記電子スイッチの制御端となり、ドレインが前記電子スイッチの他方のスイッチ端となる電界効果トランジスタである。
【００１２】
本発明によれば、電源ON瞬間に発生する突入電流の抑制のみならず、電子装置のスリープモード時の消費電力の低減が可能になる。さらに、電子装置中の関連素子の電流規格を下げ、電子装置の信頼性、安全性を確保することができる。
【図面の簡単な説明】
【００１３】
以下、図面を参照して本発明の各特徴の全体構成を説明する。以下の図面及び関連記述は、本発明の実施例を説明するためのものであって、本発明を制限するものではない。
【図１】従来技術の電源回路の主要構成部の回路図例である。
【図２】本発明の電源回路の主要構成部の構成ブロック図である。
【図３】本発明の電源回路の主要構成部の回路図例である。
【図４】本発明の電源回路の主要ノードの波形図である。
【図５】本発明の電源回路の電源電圧検知回路の回路図例である。
【図６】本発明の電源回路の電源電圧検知回路の他の回路図例である。
【発明を実施するための形態】
【００１４】
以下、本発明の好適な実施例について説明する。なお、以下の実施例は、本発明の好適な実施例であることから、技術上の理想的な各種限定が加えられているが、本発明の範囲は、以下の説明において本発明を特に限定する意味の記載がない限り、これらの形式に限られるものではない。
【００１５】
以下、図面を参照して、本発明の具体的な実施形態について詳細に説明する。
【００１６】
図2は、本発明の電源回路の主要構成部の構成ブロック図である。
【００１７】
本発明の電子装置の電源回路2は、１例として図２に示されたように、負荷26へ直流電源供給を行うための電源電圧V1を出力する電源21と；電源電圧V1を検知し、前縁が電源21のONに対応し、後縁が電源21のOFFに対応する第一電圧制御信号C1を出力する電源電圧検知回路23と；第一電圧制御信号C1が入力され、前縁が第一電圧制御信号C1の前縁よりも所定時間分遅延し、後縁が第一電圧制御信号C1の後縁とタイミング的に一致した第二電圧制御信号C2を出力する前縁遅延回路と；電源21から負荷26への電力供給をONまたはOFFする、電源と負荷の間に直列接続された電子スイッチ22と；第二電圧制御信号C2が入力され、前縁で電子スイッチ22をONさせ、後縁で電子スイッチをOFFさせるスイッチ電圧信号S1を電子スイッチ22へ出力し、スイッチ電圧信号S1の前縁の開始時間は、第二電圧制御信号C2の前縁の開始時間と一致しているが、電源21のON時の電子スイッチ22を流れる電流が、該電流が流れる素子にダメージを与えるほどに大きくならないように、前縁の変化速度が第二電圧制御信号C2の前縁の変化速度よりも遅く、スイッチ電圧信号S1の後縁は、第二電圧制御信号C2の後縁とタイミング的に一致しているスロー導通回路と、を備えている。
【００１８】
図4は、本発明の電子装置の電源回路の主要ノードの波形図である。以下、図2と図4を参照して、本発明の電源回路2による、電源ON時に発生する突入電流の抑制工程、及び、電子装置のスリープモード時の消費電力の低減方法について説明する。
【００１９】
電源電圧検知回路23は、絶え間なく電源電圧V1の検知を行い、電源電圧V1の波形は、例えば、図4の（a）に示されたようになる。電源電圧検知回路23は、電源電圧V1を検知すると、第一電圧制御信号C1を前縁遅延回路25へ出力し、例えば、該第一電圧制御信号C1は、ハイレベルである。図4の（a）と（b）に示されたように、該第一電圧制御信号C1の前縁と後縁は、電源電圧V1とタイミング的に一致している。前縁遅延回路25は、第一電圧制御信号C1が入力されると、所定時間T遅延させてから、第二電圧制御信号C2をスロー導通回路24へ出力し、例えば、該第二電圧制御信号C2は、ハイレベルとなる。図4の（b）と（c）に示されたように、該第二電圧制御信号C2の前縁は、第一電圧制御信号C1に対して所定時間T遅延され、該第二電圧制御信号C2の後縁は、第一電圧制御信号C1とタイミング的に一致している。スロー導通回路24は、第二電圧制御信号C2が入力されると、電子スイッチ22へスイッチ電圧信号S1を出力する。図4の（c）と（d）に示されたように、該スイッチ電圧信号S1の開始時間は、第二電圧制御信号の開始時間と一致し、該スイッチ電圧信号S1の後縁は、第二電圧制御信号C2の後縁とタイミング的に一致しているが、該スイッチ電圧信号S1は、安定電圧Vsに達するまで、立ち上がりエッジから、緩やかに変化（例えば、緩やかに低下）し始め、このようなスイッチ電圧信号S1の制御により、電子スイッチ22を流れる電流Iが緩やかに変化（例えば、緩やかに増加）し、電子スイッチが緩やかに導通することになる。このため、電源ON時、電子スイッチから負荷へ流れる電流Iが瞬間的に増加することなく、緩やかに増加することで、電源ON瞬間に発生する突入電流を抑制することが可能になる。
【００２０】
電源電圧検知回路23は、絶え間なく電源電圧V1を検知し、電源電圧V1が検知されていないと、電源電圧V1は、例えば、ローレベルとなる、図4の（a）の後縁以降の部分となる。一方、電源電圧検知回路23から前縁遅延回路25へ出力される第一電圧制御信号C1は、例えば、ハイレベルからローレベルに変化する。同時に、前縁遅延回路25からスロー導通回路24へ出力される第二電圧制御信号C2が、例えば、ハイレベルからローレベルに変化し、スロー導通回路から電子スイッチ22へ出力されるスイッチ電圧信号S1が、例えば、安定電圧Vdから電源電圧V1に変わり、電子スイッチ22は、スイッチ電圧信号S1が電源電圧V1に変わると、直ちにOFFになる。これにより、電源21から負荷26への電力供給の遮断時、即ち、電源OFF瞬間に、負荷26への電力供給が直ちに遮断されることになる。
【００２１】
電子装置のスリープモード移行が必要になると、前縁遅延回路25からスロー導通回路24へ出力される第二電圧制御信号C2が、例えば、ハイレベルからローレベルに変わる。同時に、スロー導通回路から電子スイッチ22へ出力されるスイッチ電圧信号S1が、例えば、安定電圧Vsから電源電圧V1に変わり、電子スイッチ22は、スイッチ電圧信号S1が電源電圧V1に変わると、直ちにOFFになる。これにより、スリープモードにおいて、電源から電源電圧V1が出力し続けても、負荷26への電力供給が遮断されることになるため、電子装置の消費電力を低減することができる。
【００２２】
図3は、本発明の電源回路の主要構成部の回路図例である。
【００２３】
前述の電源回路2の変形例としては、図3に示されたように、電源21と電子スイッチ22の間に、さらに、電源21のONまたはOFF制御を行うインターロックスイッチ27が直列接続されている。電源電圧検知回路23は、インターロックスイッチ27を経由後の電源電圧V1を検知する。
【００２４】
また、前記電源回路2の各例の変形例として、スロー導通回路24は、一端に電子スイッチ22の一スイッチ端Sが接続された第一抵抗R1と；第一抵抗R1の他端とグラウンドGNDの間に接続された第一コンデンサCと；一端に電子スイッチ22の一スイッチ端Sが接続された第二抵抗R2と；一端に前記第二抵抗の他端と電子スイッチの制御端Gが接続された第三抵抗R3と；ベースBに第二電圧制御信号C2が入力され、コレクタCに第三抵抗R3の他端が接続され、エミッタEが接地GNDされたトランジスタQ1と、第一抵抗R1の他端と第二抵抗R2の他端の間に接続されたダイオードD1と、を有し、トランジスタQ1の導通時、第一コンデンサCがダイオードD1を介して放電可能であり、かつ第一コンデンサCは、遅延した所定時間内に充電完了する。
【００２５】
また、前記電源回路2の各例の変形例として、電子スイッチ22は、例えば、ソースSが電子スイッチ22の一スイッチ端Sとなり、ゲートGが前記電子スイッチ22の制御端Gとなり、ドレインDが電子スイッチ22の他のスイッチ端となる電界効果トランジスタFETである。
【００２６】
ここで、電子スイッチ27は、FET以外の他の電子スイッチであってもよい。
【００２７】
以下、図3と図4を参照して、本発明の電源回路2による、電源ON時に発生する突入電流の抑制工程、及び電子装置のスリープモード時の消費電力の低減方法について説明する。
【００２８】
例えば、該電子装置は、プリンタであり、プリンタにジャム等の故障が生じた場合は、メンテナンスのためにプリンタのドアを開ける必要があり、プリンタの正常動作時は、プリンタのドアは閉状態となる。プリンタのドアとインターロックスイッチ27は、機械的に連動するように設けられ、即ち、プリンタのドアが開くと、インターロックスイッチ27がOFFになり、プリンタのドアが閉じると、インターロックスイッチ27がONになる。
【００２９】
プリンタのドアの閉状態においては、インターロックスイッチ27がONになり、電源電圧検知回路23により、インターロックスイッチ27を経由した電源電圧V1の検知が行われる。この時、電源電圧検知回路23は、例えば、ハイレベルとなる第一電圧制御信号C1を生成するとともに、前縁遅延回路25へ出力する。前縁遅延回路25は、第一電圧制御信号C1が入力されると、所定時間T遅延後に、例えば、ハイレベルとなる第二電圧制御信号C2をトランジスタQ1のベースBへ出力する。第一電圧制御信号C1の生成から第二電圧制御信号C2を生成するまでの遅延時間T内に、抵抗R1を介して電源21からコンデンサCへの充電が行われ、コンデンサCは、該期間T内に充電完了することから、該所定遅延時間Tは、コンデンサCの充電時間よりも長い時間となり、例えば、3RCの時間となる。この時、FETのソースとゲートの電圧は、いずれも電源電圧V1であり、FETのVGSが０となり、電流制御素子FETがOFF状態となる。以上の工程において、ダイオードD1は、非反転OFF状態となる。次に、トランジスタQ1は、第二電圧制御信号S2の制御により導通し、この時に、「電源21-インターロックスイッチ27-抵抗R2-抵抗R3-トランジスタQ1-GND」の回路が形成される。ここで、抵抗R2と抵抗R3は、分圧の働きをし、ダイオードD1が導通になる。トランジスタQ1が導通し、かつ「コンデンサC-ダイオードD1-抵抗R3-トランジスタQ1-GND」の放電回路が形成される。コンデンサCの放電に伴って、FETのゲート電圧が低下し、FETのソース電源が電源電圧V1であり、FETのVGSの電圧が上昇し、FETを流れる電流が緩やかに増加し、FETが緩やかに導通することになる。コンデンサCの電圧が該コンデンサCにおける電圧が安定電圧Vsになるまで放電されると（ここで、Vs=V1*R3/(R3+R)、式中、R=R2*R1/(R2+R1)である）、FETが正常に導通することになる。ここで、VGSの波形は、図4の（e）に示されたようになる。このため、電源ON時、電子スイッチから負荷へ流れる電流Iは、瞬間的に増加するものではなく、緩やかに増加するものとなるため、電源ON瞬間に発生する突入電流を抑制することができる。
【００３０】
プリンタのドアが開状態になると、インターロックスイッチ27がOFFになり、電源電圧検知回路23のインターロックスイッチ27を介しての電源電圧V1検知が出来なくなる。この時、電源電圧検知回路23から前縁遅延回路25へ出力される第一電圧制御信号C1が、例えばハイレベルからローレベルに切り替わる。同時に、前縁遅延回路25からトランジスタQ1へ出力される第二電圧制御信号C2が、例えば、ハイレベルからローレベルに切り替わる。トランジスタQ1は、ゲートにローレベルが入力されると、直ちにOFFになる。トランジスタQ1がOFFになると、FETのソースとゲートの電圧は、いずれも電源電圧V1となり、FETのVGSが０になり、FETが直ちにOFFになる。これにより、プリンタのドアがオープンになると、FETが直ちにOFFになり、負荷26への電力供給が直ちに遮断される。
【００３１】
電子装置のスリープモード移行が必要になると、前縁遅延回路25は、スロー導通回路24へ出力する第二電圧制御信号C2を、例えば、ハイレベルからローレベルに変化させる。同時に、前縁遅延回路25は、トランジスタQ1へ出力する第二電圧制御信号C2を、例えば、ハイレベルからローレベルに変化させる。トランジスタQ1は、ゲートにローレベルが入力されると、直ちにOFFになる。トランジスタQ1がOFFになると、FETのソースとゲートの電圧は、いずれも電源電圧V1となり、FETのVGSが０になり、FETが直ちにOFFになる。これにより、スリープモードにおいては、電源から電源電圧V1を出力し続けても、負荷26への電力供給は遮断されることで、電子装置の消費電力を低減することができる。
【００３２】
また、前記電源回路2の各例の変形例として、前縁遅延回路25は、例えば、MCUであり、該MCUには、第二電圧制御信号C2の前縁が第一電圧制御信号C1に対して所定時間T分遅延するように、予め遅延プロセス（遅延プログラム）が記憶されている。
【００３３】
また、前記電源回路2の各例の変形例として、前縁遅延回路25は、例えば、独立式の電子素子の組み合わせである。例えば、前縁遅延回路25は、三角波形成回路であり、三角波と第二電圧制御信号C2の交差となる閾値点は、遅延時間Tに対応している。
【００３４】
図5は、本発明における電子装置の電源回路の電源電圧検知回路の詳細回路例である。前記電源回路2の各例の変形例として、例えば、図5に示されたように、電源電圧検知回路23’は、抵抗R4と抵抗R5を有し、抵抗R4の一端は、インターロックスイッチ27の一スイッチ端に接続され、他端は抵抗R5の一端に接続されている。抵抗R5の他端は接地されている。抵抗R4と抵抗R5の接続点は、前縁遅延回路25に接続されている。
【００３５】
図6は、本発明における電子装置の電源回路の電源電圧検知回路の詳細回路例である。前記電源回路2の各例の変形例として、図6に示されたように、電源電圧検知回路23は、抵抗R6と、抵抗R7と、抵抗R8と、抵抗R9と、コンパレータ62と、基準電源61を有している。ここで、抵抗R6の一端はインターロックスイッチ27の一つのスイッチ端に接続され、抵抗R6の他端は抵抗R7の一端に接続され、抵抗R7の他端は接地される。抵抗R8の一端は基準電源61に接続され、抵抗R8の他端は抵抗R9の一端に接続され、抵抗R9の他端は接地される。コンパレータ62の一入力端（例えば負側入力端）は、抵抗R8と抵抗R9の接続点に接続され、コンパレータ62の他方の入力端（例えば正側入力端）は、抵抗R6と抵抗R7の接続点に接続され、コンパレータ62の出力端は、前縁遅延抵抗25の出力端に接続されている。
【００３６】
なお、当業者は、本発明の実施例で用いられた各素子の代わりに、当該分野の公知常識から、同様の機能を実現可能な他の素子を用いることができ、或いは、これにあわせて、各素子間の接続形式を変えてもよいが、これらは、全て本発明の保護範囲を逸脱しないものとなる。
【００３７】
本発明の特定の実施形態について説明したが、該実施形態は、一例に過ぎず、本発明の範囲は、これに限られるものではない。実際に、前述した電源回路は、他の各種形式で実施してもよく、本発明の精神を逸脱しない範囲で、前述の電源回路の各種省略、代替、変更が可能である。添付された請求項及び同等の内容は、本発明の範囲と精神内のこのような各種形式や変更を包括することを目的とする。
【符号の説明】
【００３８】
11、21  電源
12、22  電子スイッチ
17、27  インターロックスイッチ
13、23、23’、23”  電源電圧検知回路
15  制御部
24  スロー導通回路
25  前縁遅延回路
16、26  負荷
C1  第一電圧制御信号
C2  第二電圧制御信号
S1  スイッチ電圧信号
Q1  トランジスタ
D  ダイオード
R1、R2、R3、R4、R5、R6、R7、R8、R9  抵抗
【図１】
2014072892.tif 000003
【図２】
2014072892.tif 000004
【図３】
2014072892.tif 000005
【図４】
2014072892.tif 000006
【図５】
2014072892.tif 000007
【図６】
2014072892.tif 000008