(57)【要約】【課題】  微粒子検出を高感度で行うことができ、且つ高信頼性及び低コストを実現する。【解決手段】  検体液中の微粒子を検出するための半導体マイクロ分析チップであって、半導体基板１０と、半導体基板１０に設けられ、検体液が導入される第１の流路３１と、第１の流路３１に設けられ、検体液中の微粒子を通過させるための微細孔４０と、を具備している。【選択図】      図１
2014173935.tif 000002
【特許請求の範囲】
【請求項１】
検体液中の微粒子を検出するための半導体マイクロ分析チップであって、
半導体基板と、
前記半導体基板に設けられた溝及び該溝の少なくとも一部に蓋をする第１の絶縁膜からなり、前記検体液が導入される第１の流路と、
前記半導体基板の加工体で形成又は該加工体の一部若しくは全部を酸化して形成され、前記第１の流路の内部に設けられ、前記第１の流路の底面から上面に延在する複数の柱状体と、
少なくとも一部が前記第１の絶縁膜を底面とし、該第１の絶縁膜上に少なくとも一部が積層されて溝パターンを成す第２の絶縁膜、及び該第２の絶縁膜による溝パターンの少なくとも一部に蓋をする第３の絶縁膜からなり、前記第１の流路上に設けられた第２の流路と、
前記第１の流路と前記第２の流路との間に設けられ、前記検体液中の前記微粒子を通過させるための微細孔と、
を具備したことを特徴とする半導体マイクロ分析チップ。
【請求項２】
検体液中の微粒子を検出するための半導体マイクロ分析チップであって、
半導体基板と、
前記半導体基板に設けられ、前記検体液が導入される第１の流路と、
前記第１の流路に設けられ、前記検体液中の前記微粒子を通過させるための微細孔と、
を具備したことを特徴とする半導体マイクロ分析チップ。
【請求項３】
前記第１の流路上に設けられた第２の流路を有し、
前記第１の流路と前記第２の流路とが、前記微細孔により接続されていることを特徴とする、請求項２記載の半導体マイクロ分析体チップ。
【請求項４】
前記第１の流路は、前記半導体基板に設けられた溝及び該溝の少なくとも一部に蓋をする第１の絶縁膜からなり、
前記第２の流路は、少なくとも一部が前記第１の絶縁膜を底面とし、該第１の絶縁膜上に少なくとも一部が積層されて溝パターンを成す第２の絶縁膜、及び該第２の絶縁膜による溝パターンの少なくとも一部に蓋をする第３の絶縁膜からなることを特徴とする、請求項３記載の半導体マイクロ分析体チップ。
【請求項５】
前記第１の流路の内部に、該流路の底面から上面に延在する複数の柱状体を有することを特徴とする、請求項２乃至４の何れかに記載の半導体マイクロ分析チップ。
【請求項６】
前記柱状体は、前記半導体基板の加工体又は該加工体の一部若しくは全部を酸化したものであることを特徴とする、請求項１又は５に記載の半導体マイクロ分析チップ。
【請求項７】
前記半導体基板に溝が形成され、該溝の少なくとも一部を覆うように第１の絶縁膜が形成され、前記第１の絶縁膜上に該絶縁膜との間に前記第１の流路を形成するように第２の絶縁膜が形成され、前記第２の絶縁膜上に該絶縁膜との間に前記第２の流路を形成するように第３の絶縁膜が形成され、第２の絶縁膜に前記微細孔が形成されていることを特徴とする、請求項１又は３に記載の半導体マイクロ分析チップ。
【請求項８】
前記第１の流路の一部に第１の電極が設置され、前記第２の流路の一部に第２の電極が設置されていることを特徴とする、請求項１又は３に記載の半導体マイクロ分析チップ。
【請求項９】
前記柱状体は、前記第１の流路に敷き詰められていることを特徴する、請求項５又は６に記載の半導体マイクロ分析チップ。
【請求項１０】
前記第１及び第２の流路に接するように前記検体液を吸収する吸収体がそれぞれ設置されていることを特徴とする、請求項１又は３に記載の半導体マイクロ分析チップ。
【請求項１１】
検体液中の微粒子を検出するための半導体マイクロ分析チップであって、
半導体基板と、
前記半導体基板に設けられ、前記検体液が導入される第１の流路と、
前記第１の流路上に設けられ、前記第１の流路に接続された第２の流路と、
前記半導体基板の裏面から前記第２の流路の底部まで部分的に除去して設けられた開口と、
前記第２の流路と前記開口を接続し、前記検体液中の微粒子を通過させるための微細孔と、
を具備したことを特徴とする半導体マイクロ分析チップ。
【請求項１２】
検体液中の微粒子を検出するための半導体マイクロ分析チップの製造方法であって、
半導体基板上に、前記検体液が導入される第１の流路とすべき溝を形成する工程と、
前記溝内に犠牲層を埋め込む工程と、
前記半導体基板上及び前記犠牲層上に絶縁膜を形成する工程と、
前記絶縁膜の前記溝上に、前記検体液中の微粒子を通過させるための微細孔を形成する工程と、
前記微細孔の形成後に前記犠牲層を除去する工程と、
を含むことを特徴とする、半導体マイクロ分析チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、微粒子検体を高感度に検出可能な半導体マイクロ分析チップ及びその製造方法に関する。
【背景技術】
【０００２】
バイオ技術やヘルスケア分野において、マイクロ流路や検出機構などの微小な流体要素を集積したマイクロ分析チップが注目されている。この種の分析チップは、主にガラス基板上に形成され、多くの場合、流路をカバーガラス等の貼り合せでシールしている。また、各種検出にはレーザ光散乱検出や蛍光検出などを利用しているものが多い。
【０００３】
しかしながら、ガラス基板では微細な構造体の形成が難しく、流路の蓋も基板の貼り合わせで形成しており、大量生産が難しいためコストの低減が難しいという問題がある。また、レーザ光照射機構や蛍光分析機構を備えることで装置が大型化するという問題もある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２６４９０４号公報
【特許文献２】特開２００６−９０９１０号公報
【特許文献３】特開２００７−２５０５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、ウィルスや細菌等の検出を高感度に行うことができ、非常に小型且つ大量生産が可能で低コスト化が容易な半導体マイクロ分析チップ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施形態は、検体液中のウィルスや細菌等を微粒子として検出する半導体マイクロ分析チップであり、半導体基板上に形成された検体液導入のための流路と、該流路に併設された微細孔を備えてなる。また、流路の排出部に設けた吸収体により検体液を吸収して微粒子の流動を行う。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図と断面図。
【図２】図１の半導体マイクロ分析チップの製造工程を示す断面図。
【図３】図１の半導体マイクロ分析チップの製造工程を示す断面図。
【図４】第２の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図と断面図。
【図５】図４の半導体マイクロ分析チップの製造工程を示す断面図。
【図６】図４の半導体マイクロ分析チップの製造工程を示す断面図。
【図７】第３の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図と断面図。
【図８】第４の実施形態に係わる半導体マイクロ分析体チップの概略構成を示す断面図。
【図９】第４の実施形態に係わる半導体マイクロ分析チップの別の構成例の概略構成を示す断面図。
【図１０】第５の実施形態に係わる半導体マイクロ分析チップの概略構成を示す断面図と平面図。
【図１１】第５の実施形態に係わる半導体マイクロ分析チップの別の構成例の概略構成を示す断面図と平面図。
【図１２】第６の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図と断面図。
【図１３】第７の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図と断面図。
【発明を実施するための形態】
【０００８】
本発明の実施形態に係わる半導体マイクロ分析チップは、半導体基板上に小型流路と微粒子の検出機構を集積形成したものであり、流路の検体導入口に導入された検体液（検出する微粒子の懸濁液）を流路に充填させ、検体液中の微粒子が流路に併設した微細孔を通過する際に微細孔を通じて流れるイオン電流が変化する様子を観測して微粒子を検出するものである。
【０００９】
本発明の実施形態の半導体マイクロ分析チップでは、Ｓｉなどの半導体を基板として用い、半導体技術の加工プロセスを適用することにより、また、流路を貼り合わせ工程を用いずにシールすることにより、大幅な小型化と大量生産を可能にし、分析チップを低コストに製造可能にする。また、検体となる微粒子の検出を微粒子が微細孔を通過する際の電流変化で行うことにより高感度な検出が可能であり、また、電気的な検出方法とすることで光学的な検出を行う装置に比べて大幅な装置の小型化が可能である。
【００１０】
以下、図面を参照しながら本発明の実施形態について説明する。ここでは、幾つか具体的材料や構成を例として説明を行うが、同様な機能を持つ材料や構成であれば実施可能であり、以下の実施形態に限定されるものではない。
【００１１】
（第１の実施形態）
図１は、第１の実施形態にかかる半導体マイクロ分析チップの概略構成を説明するための平面図及び断面図であり、（ａ）は本発明実施例のマイクロ分析チップの平面図、（ｂ）は（ａ）の矢視Ａ−Ａ’断面図である。ここでは、図１（ａ）の最表面は、図１（ｂ）における積層膜１１ｂと１１ｃの界面、即ち１１ｃを取り除いた状態で表示している。
【００１２】
本実施形態のマイクロ分析チップは、半導体基板１０の上に絶縁膜１１ａ、絶縁膜１１ｂ、絶縁膜１１ｃを積層成膜している。半導体基板１０としては、前述したように例えばＳｉを用いるが、Ｓｉと同様に加工可能な他の基板、例えばＧｅ、ＳｉＣなどを用いることも可能である。以下、半導体基板１０がＳｉの例で説明を行っていく。また、絶縁膜１１ａ〜１１ｃは、ＳｉＯ2 、Ｓｉ3Ｎ4 、Ａｌ2Ｏ3 などの誘電膜やポリイミドなどのポリマー材料を用いることができる。Ｓｉ基板１０の表面には第１の流路３１を例えば２μｍ掘り込んで形成しており、検体液の導入開口２１に接続している。第１の流路３１の導入開口２１側には、流路底面から流路上面に伸延する柱状体（ピラー）アレイ５０を形成している。
【００１３】
絶縁膜１１ａは、第１の流路３１に蓋をするように形成しており、その一部に微細孔４０を形成している。絶縁膜１１ｂは、導入開口２１、排出開口２２と、第２の流路３２を形成している。絶縁膜１１ｃは、第２の流路３２に蓋をするように形成し、その一部に導入開口２１、排出開口２２を形成している。微細孔４０は、第１の流路３１の上面から第２の流路３２の底面に連通しており、第１の流路３１と第２の流路３２は微細孔４０を介して空間的に接続されている。微細孔４０の開口サイズは、検出する微粒子（ウィルス、細菌、花粉などやそれらを他の粒子に結合させた複合体の最大径）より僅かに大きなサイズとする。具体的には検出する微粒子の外径より５％以上大きくし、微粒子が液体圧送や電気泳動などで微細孔を通過可能なサイズとする。また、微細孔４０の開口サイズは、検出する微粒子の通過し易さと後述するイオン電流変化の感度を考慮して決めればよく、例えば検出する微粒子外径の１．５倍から５倍以内とする。
【００１４】
上記のように構成したマイクロ分析チップにおいて、導入開口２１に検体液（検出する微粒子を含む液体）を注入すると、毛細管現象により第１の流路３１に検体液が流入して微細孔４０に達する。検出する微粒子（検体）を含ませる液体は通電が可能な液体、例えばＫＣｌ水溶液などの電解質溶液、ＴＥ（Tris Ethylene diamine tetra acetic acid）緩衝溶液やＰＢＳ（Phosphate Buffered Saline）緩衝溶液などの各種緩衝溶液などを用いることができる。その後、第２の流路３２に検体微粒子を含まない通電可能な液体を満たす。検体液中の微粒子は、毛細管現象による第１の流路３１の検体液の流入に乗って流路内を移動するが、この状態で必要に応じて導入開口２１及び排出開口２２にそれぞれ金属ワイヤなどの電極を挿入し、電極間に電圧印加して検体微粒子を強制的に電気泳動させても構わない。
【００１５】
次に、導入開口２１及び排出開口２２にそれぞれ微細孔４０の通過電流観測用の電極（金属ワイヤなど）を挿入して電圧印加し、その間に流れるイオン電流を観測する。微粒子が電界により泳動されて微細孔４０を通過する際、微粒子が絶縁性の場合には微粒子が微細孔４０の開口を遮蔽するためイオン電流経路の電気抵抗が増大し、イオン電流が減少する。逆に、微粒子が導電性で且つ電子親和力が検体液との電位障壁を形成しにくい関係の場合にはイオン電流の増加が観測される場合もある。このイオン電流の変化を観測することで、微粒子が微細孔４０を通過したことを検出可能となる。
【００１６】
図１（ａ）、（ｂ）に示すように、第１の流路３１中に流路底面から流路上面に伸延する柱状体（ピラー）アレイ（以下、ナノピラーと記す）５０を適切なピラー間隔となるように配置しておくことで、サイズの大きな不要粒子をトラップし、サイズの小さな微粒子のみを下流に通過させることが可能となる。例えば、約１００ｎｍ前後の大きさのウィルスを検出しようとする場合、ナノピラーのピラー間隔を２５０ｎｍとしておけば、少なくとも０．５μｍ以上の巨大粒子が微細孔４０に達して孔を塞いでしまうようなことを防止できる。また、ナノピラーのピラー間隔とアレイ長を適切に調整してやることにより微細孔４０に達する微粒子の最大サイズを揃えることが可能となり、検出するイオン電流変化のピーク電流値のある値以上をノイズ分布の一部として割り出せることから、検出精度を向上できるようになる。ナノピラー５０は、排出開口側からのダスト逆流などを防ぐため第２の流路３２中にも形成することも可能であり、また、ナノピラー５０の代わりにスリット状流路アレイ（ナノウォール）等を用いることも可能である。
【００１７】
次に、図１で示した本発明実施形態に係わる半導体マイクロ分析チップの製造方法について、図２及び図３を用いて説明する。
【００１８】
まず、図２（ａ）に示すように、Ｓｉ基板（半導体基板）１０上に例えばシリコン酸化膜１１ｄによるハードマスク５１を形成する。ハードマスク５１は、Ｓｉ基板１０上にシリコン酸化膜１１ｄをＣＶＤ（Chemical Vapor Deposition）などで形成し、流路３１やナノピラー５０のレジストパターン（図示せず）をフォトリソグラフィで形成、このレジストをマスクとしてシリコン酸化膜１１ｄのエッチングを行って形成する。
【００１９】
次いで、図２（ｂ）に示すように、ハードマスク５１を用いてＳｉ基板１０のエッチングを行い、第１の流路３１及びナノピラー５０を形成する。この場合、シリコン酸化膜１１ｄは除去しても残しておいても構わない。ナノピラー５０は流路底面に対し垂直に形成されることが望ましく、Ｓｉ基板１０のエッチングはボッシュプロセスなどの深掘りＲＩＥ（Reactive Ion Etching）技術により行う。
【００２０】
次いで、図２（ｃ）に示すように、第１の犠牲層１２ａとして、第１の流路３１部分に例えばポリイミド樹脂などを形成する。第１の犠牲層１２ａは、例えばポリイミド樹脂の前駆体をスピンコートして硬化させ、全面エッチングやＣＭＰ（Chemical Mechanical Polishing）などを用いてＳｉ基板１０の表面を露出させるように平坦化させることで形成する。図２（ｂ）でハードマスク５１を残しておき、この段階でハードマスク５１の除去を行うとＳｉ基板１０の表面露出が確実になりやすい。このＳｉ基板１０の表面露出により、ナノピラー５０の頂部が次工程で形成する絶縁膜１１ａに確実に接するようになり、ナノピラーと絶縁膜１１ａの間に隙間が生じて不要な大型粒子がナノピラーから漏れることを防止することができる。
【００２１】
次いで、図２（ｄ）に示すように、シリコン窒化膜１１ａをＣＶＤにより成膜し、フォトリソグラフィにより第１の流路３１に合わせて微細孔４０のレジストパターン（図示せず）を形成する。そして、レジストをマスクとしてエッチングを行い、微細孔４０を形成する。微細孔４０のレジストパターン形成には、ＥＢ（Electron Beam）描画やＡｒＦ液浸露光などを用いることができる。
【００２２】
次いで、図３（ｅ）に示すように、シリコン酸化膜１１ｂをＣＶＤにより堆積し、第２の流路３２のレジストパターン（図示せず）をフォトリソグラフィにより形成する。このレジストをマスクとしてシリコン酸化膜１１ｂをエッチングし、その後、レジストは除去する。これにより第２の流路３２が形成される。
【００２３】
次いで、図３（ｆ）に示すように、第２の犠牲層１２ｂとして第２の流路３２の部分に例えばポリイミド樹脂などを形成する。この工程は、図２（ｃ）の工程と同様な工程で形成できる。
【００２４】
次いで、図３（ｇ）に示すように、シリコン酸化膜１１ｃをＣＶＤにより堆積し、その後に導入開口２１、排出開口２２のレジストパターン（図示せず）をフォトリソグラフィにより形成する。このレジストをマスクとしてシリコン酸化膜１１ｃ、１１ｂ及びシリコン窒化膜１１ａを順次エッチングし、導入開口２１、排出開口２２を形成する。レジストは、この段階で除去しても次工程の犠牲層除去と同時に除去することでも構わない。
【００２５】
最後に、図３（ｈ）に示すように、酸素プラズマアッシングなどを用いて犠牲層１２ａ、１２ｂを全て除去する。酸素プラズマによって灰化された犠牲層１２ａ、１２ｂは開口２１、２２を通って排出される。
【００２６】
以上のように本発明の実施形態によれば、Ｓｉ基板を用いた一般的な半導体デバイス製造工程でマイクロ分析チップを形成することが可能であり、微粒子検出を高感度で行うことができるのは勿論のこと、半導体技術の微細加工と量産技術を適用可能であるため、非常に小型且つ低コストに製造することができる。
【００２７】
（第２の実施形態）
図４は、本発明の第２の実施形態にかかる半導体マイクロ分析チップの概略構成を説明する平面図及び断面図であり、（ａ）はマイクロ分析チップの平面図、（ｂ）は（ａ）の矢視Ａ−Ａ’断面図である。なお、図４（ａ）の最表面は、図４（ｂ）における積層膜１１ｂと１１ｃの界面、即ち、１１ｃを取り除いた状態で表示している。
【００２８】
図４（ｂ）に示すように、本発明の第２の実施形態の半導体マイクロ分析チップでは微細孔４０がＳｉ基板１０の裏面開口２５の領域に形成されている。また、第１の流路３１と第２の流路３２は接続領域６０において接続しており、段差を挟んで１つの流路となっている。微細孔４０は第２の流路３２の底面に設けられており、第２の流路３２とＳｉ基板１０の裏面開口２５は、微細孔４０を介して空間的に接続されている。
【００２９】
本実施形態の半導体マイクロ分析チップでは、導入開口２３に検体液を注入すると、検体液が毛細管現象により第１の流路３１を通って第２の流路３２まで流入していく。裏面開口２５には、検体微粒子を含まない通電可能な液体を満たしておく。そして排出開口２４及び裏面開口２５にそれぞれ微細孔４０の通過電流観測用の電極（金属ワイヤなど）を挿入して電圧印加し、電極間に流れるイオン電流を観測する。そして、第１の実施形態と同様に、微粒子が微細孔４０を通過する際のイオン電流の変化を観測することで、微細孔４０を通過した微粒子を検出することができる。
【００３０】
なお、第１の実施形態と同様、第１の流路３１中にナノピラー５０を適切なピラー間隔で配置しておくことでサイズの大きな微粒子をトラップし、サイズの小さな微粒子のみを下流に流動させることが可能となる。勿論、ナノピラー５０を第２の流路３２中に形成することも可能であり、ナノピラー５０の代わりにナノウォール（スリット状流路アレイ）等を用いることも可能である。
【００３１】
本発明の第２の実施形態に係わる半導体マイクロ分析チップの製造方法について、図５及び図６を用いて説明していく。
【００３２】
まず、第１の実施形態の図２（ａ）、（ｂ）の工程と同様に加工してＳｉ基板１０に第１の流路３１及びナノピラー５０を形成する（図５（ａ））。
【００３３】
次に、図５（ｂ）に示すように、シリコン窒化膜１１ａをＣＶＤにより成膜し、フォトリソグラフィ技術を用いて微細孔のレジストパターン（図示せず）を形成する。そしてエッチングにより１１ａに微細孔４０を形成し、レジストを除去する。
【００３４】
次いで、図５（ｃ）に示すように、第１の犠牲層１２ａを形成し、図５（ｄ）に示すようにシリコン酸化膜１１ｂをＣＶＤにより堆積してフォトリソグラフィとエッチングにより第２の流路３２を形成する。
【００３５】
次いで、図６（ｅ）に示すように、第２の犠牲層１２ｂを形成し、図６（ｆ）に示すようにシリコン酸化膜１１ｃをＣＶＤにより堆積してフォトリソグラフィとエッチングにより導入開口２３、排出開口２４を形成する。
【００３６】
次いで、図６（ｇ）に示すように、Ｓｉ基板１０の裏面にシリコン窒化膜１１ｅをＣＶＤにより成膜し、裏面開口２５のレジストパターン（図示せず）をフォトリソグラフィにより裏面に形成する。裏面開口２５のレジストパターンは、微細孔４０と重なるように形成し、このレジストをマスクとしてシリコン窒化膜１１ｅのエッチングを行って裏面開口２５のハードマスクを形成する。続いて、Ｓｉ基板１０を裏面からエッチングして裏面開口２５を形成する。Ｓｉ基板１０のエッチングは、ボッシュプロセスなどの深掘りＲＩＥにより実施可能であり、表側をワックスなどで保護すれば水酸化カリウム水溶液やＴＭＡＨ（Tetramethyl ammonium hydroxide）水溶液などを用いたウェットエッチングでも実施可能である。Ｓｉ基板１０のエッチングは、微細孔４０が形成されている膜１１ａに到達した所でストップする。
【００３７】
次いで、図６（ｈ）に示すように犠牲層１２ａ、１２ｂを酸素プラズマアッシングなどで除去する。
【００３８】
このように構成することにより、導入開口２１から排出開口２２までの流体抵抗が小さくなって第１の実施形態に比し流路３１及び３２に検体液を充填することが容易となるほか、イオン電流計測のための電極（排出開口２２及び裏面開口２５に設置）から微細孔までの距離が短くなるため、比較的低い電圧でのイオン電流観測が可能となる。
【００３９】
（第３の実施形態）
本発明の第３の実施形態は、Ｓｉ基板表面及びＳｉ基板表面に形成した流路溝やナノピラーなどの加工体表面に酸化膜を形成した構造である。
【００４０】
図７は、本発明の第３の実施形態にかかる半導体マイクロ分析チップの概略構成を説明するための平面図及び断面図であり、（ａ）は平面図、（ｂ）は（ａ）の矢視Ａ−Ａ’断面図である。図７（ａ）の最表面は、図７（ｂ）における積層膜１１ｂと１１ｃの界面、即ち、１１ｃを取り除いた状態で表示している。
【００４１】
本実施形態が先の第１の実施形態と異なる点は、Ｓｉ基板１０の表面に酸化膜を形成したことである。即ち、ここでは、第１の実施形態におけるＳｉ基板１０、第１の流路３１及びナノピラー５０の表面にシリコン酸化膜１１ｆが付加された構造となっている。
【００４２】
第１の実施形態では、第１の流路３１の底面及び側面にＳｉが露出していたが、第１の流路３１を検体液で満たし、第２の流路３２に検体微粒子を含まない通電可能な液体を満たし、導入開口２１及び排出開口２２にそれぞれ微細孔４０の通過電流観測用の電極（金属ワイヤなど）を挿入して電圧を印加するとイオン電流が流れるが、検体液又は通電可能な液体がＳｉ表面に接触しているため、印加する電圧を数Ｖ以上に大きくするとＳｉ基板１０を通じたリーク電流が発生することがある。
【００４３】
そのため、本実施形態は検体液及び通電可能な液体が接触する表面にシリコン酸化膜１１ｆを付加し、電気的な絶縁耐性を高めるものである。シリコン酸化膜１１ｆは、例えば熱酸化膜であり、その製造方法は、第１の実施形態における半導体マイクロ分析チップの製造工程において、第１の流路３１やナノピラー５０の形成後（図２（ｂ））、犠牲層１２ａの形成（図２（ｃ））前に熱酸化処理を入れれば良い。シリコン酸化膜１１ｆの形成方法としてＣＶＤによるシリコン酸化膜堆積もあるが、絶縁耐性の安定性から熱酸化による形成が望ましい。
【００４４】
尚、Ｓｉ表面に比べＳｉＯ2 表面は親水性が高いため、図７のように第１の流路３１の底面及び側面にシリコン酸化膜１１ｆを形成することにより検体液等に対する濡れ性を向上することが可能である。即ち、本実施形態は電気的な絶縁性を高める構造であるとともに、検体液の濡れ性を向上させるのに適した構造となっている。
【００４５】
本実施形態においては、Ｓｉ基板１０を掘り込んだ第１の流路３１中にＳｉ基板１０と一体のナノピラー５０を形成しており、上記の熱酸化工程においてナノピラー５０の表面も酸化される。ＳｉとＳｉＯ2 の体積は１ｍｏｌ当たりそれぞれ１２．０６ｃｍ3、２７．２０ｃｍ3 であり、Ｓｉを熱酸化してＳｉＯ2 を形成した場合、その体積は２．２６倍に膨張する。つまり、Ｓｉによるナノピラーの表面を熱酸化するとその径及び間隔は酸化量に応じて変化する。このため、ナノピラーの複数本あるピラーそれぞれの酸化量がばらついた場合、ナノピラーの径及び間隔がばらつくため、ナノピラーの粒子サイズフィルター機能が損なわれる可能性がある。しかしながら、Ｓｉナノピラーが全てＳｉＯ2 になるまで熱酸化を施せばそれ以上にピラーの径及び間隔が変動することはなく、従って、ＳｉとＳｉＯ2 の体積比から逆算して所望のＳｉＯ2 ナノピラーを得るためのサイズでＳｉナノピラーを形成し、Ｓｉナノピラーを完全に酸化させることで、ピラーの外径及び間隔の均一性制御が容易になる。また、Ｓｉナノピラーが完全に酸化した状態で所望のナノピラー配列となるように設計することで、Ｓｉピラーの酸化厚より厚いＳｉ基板の酸化処理を行うことができ、Ｓｉ基板の絶縁耐圧をＳｉＯ2 ナノピラーの配列変動を抑制しながら高めることができる。
【００４６】
このように、本実施形態によれば、Ｓｉ基板の絶縁耐圧が高く、流路の濡れ性が良好な半導体マイクロ分析チップを実現できる。
【００４７】
なお、本実施形態の構成及び製法は、第１の実施形態、第２の実施形態のいずれにも適用可能であることは述べるまでもないことである。
【００４８】
（第４の実施形態）
本発明の第４の実施形態は、流路をトンネル形状にしたものであり、図８及び図９を用いて説明していく。
【００４９】
図８は、本発明の第４の実施形態にかかる半導体マイクロ分析チップの概略構成を説明する断面図であり、（ａ）は半導体マイクロ分析チップの断面図、（ｂ）は（ａ）の矢視Ｂ−Ｂ’断面図、（ｃ）は（ａ）の矢視Ｃ−Ｃ’断面図である。図８は、図１の第１の実施例に相当する機能を持っており、Ｓｉ基板の裏面開口が無く、微細孔４０が第１の流路３１と第２の流路３２の間にある実施例である。また、図９は、本発明の第４の実施形態の変形例にかかる半導体マイクロ分析チップの概略構成を説明する断面図であり、（ａ）は半導体マイクロ分析チップの断面図、（ｂ）は（ａ）の矢視Ｄ−Ｄ’断面図、（ｃ）は（ａ）の矢視Ｅ−Ｅ’断面図である。図９は、図４の第２の実施形態に相当する機能を持っており、Ｓｉ基板の裏面開口があり、微細孔４０がＳｉ基板に接する絶縁膜１１ａに形成され、その下部に裏面開口２５が設けられている実施形態である。
【００５０】
図８（ａ）に示すように、本実施形態のマイクロ分析チップでは、Ｓｉ基板１０上に絶縁膜１１ｆ、１１ａ、１１ｂを積層形成している。それぞれの絶縁膜は、例えば１１ｆがシリコン熱酸化膜、１１ａがシリコン窒化膜、１１ｂがシリコン酸化膜とする。Ｓｉ基板１０には、図８（ｂ）、（ｃ）に示すように掘り込み領域１０ａを形成し、掘り込み領域１０ａの内側で図８（ｂ）に示すようにシリコン熱酸化膜１１ｆとシリコン窒化膜１１ａの間に中空領域を設け、この中空領域が第１の流路３１をなしている。また、図８（ｃ）に示すようにシリコン窒化膜１１ａとシリコン酸化膜１１ｂの間に中空領域を設け、この中空領域が第２の流路３２をなしている。第１の流路３１と第２の流路３２は、シリコン窒化膜１１ａに形成した微細孔４０を介して空間的に接続される。
【００５１】
前述した第１の実施形態における半導体マイクロ分析チップの製造方法（図２及び図３）では、Ｓｉ基板の掘り込み加工後に第１の犠牲層材料を全面塗布し、全面エッチングによるエッチバックやＣＭＰにより掘り込み加工部以外の犠牲層材料を除去して第１の流路３１を第１の犠牲層１２ａで埋めた形状を作成していた。また、シリコン酸化膜１１ｂの成膜、エッチング加工後に第２の犠牲層材料を全面塗布し、第１の犠牲層と同様な加工により第２の流路３２を第２の犠牲層１２ｂで埋めた形状を作成していた。しかしながら、エッチバックやＣＭＰによる犠牲層材料の埋め込み加工では、犠牲層膜の表面高さが溝部と平坦部で変動し易く、犠牲層の表面平坦性が確保し難い。
【００５２】
これに対し本実施形態においては、Ｓｉ基板１０の掘り込み領域１０ａ及びナノピラー５０を形成した後、掘り込み領域１０ａの内側で掘り込み領域１０ａより幅の狭い第１の犠牲層パターンを形成し、その第１の犠牲層パターンの上面と両側面に絶縁膜１１ａ及び１１ｂを形成して第１のトンネル状流路を形成する。即ち、最初のＳｉ基板掘り込み領域１０ａの幅を所望の流路幅より十分広く形成し、流路の高さ及び幅を第１の犠牲層の厚さ及びパターン幅で確定するようにする。これにより、流路の高さと幅、流路のパターンを第１の犠牲層パターンだけで確定することができ、非常に精度良く流路を形成できるようになる。また、ナノピラー５０と第１の流路３１のパターン合わせや高さ合わせが容易となり、製造歩留まり向上で低コスト化が図れる効果をもっている。ここで、ナノピラーの形成領域の幅を流路の幅より広くしておくことにより、ナノピラー５０と流路の位置ずれによる粒子フィルタの洩れを防止することができる。また、第１のトンネル状流路３１の絶縁膜１１ａを形成した段階で、１１ａに重ねて掘り込み領域１０ａより幅の狭い第２の犠牲層パターンを形成し、第２の犠牲層パターンの上面と両側面に絶縁膜１１ｂを形成して第２のトンネル状流路を形成する。
【００５３】
これにより、Ｓｉ基板の平坦部と掘り込み部の犠牲層厚さを揃える必要が無くなり、即ち、犠牲層材料の平坦化処理を行うことなく本実施形態の半導体マイクロ分析チップを実現することが可能になる。また、ウェハ間やウェハ内での加工の再現性を向上させることができる。
【００５４】
図８の実施形態の製造工程としては、Ｓｉ基板１０の掘り込み加工後の表面に熱酸化膜１１ｆを形成し、掘り込み領域１０ａより幅の狭い第１の犠牲層パターンとシリコン窒化膜１１ａの成膜を行う。次に、シリコン窒化膜１１ａに微細孔４０の形成を行って第２の犠牲層パターンを形成する。その後、シリコン酸化膜１１ｂを成膜し、エッチングにより導入開口２１、排出開口２２を形成した後、犠牲層材料を酸素アッシング等により除去することで、トンネル形状の第１の流路３１及び第２の流路３２が得られる。
【００５５】
本発明の第４の実施形態の変形例として、図１の実施形態に対する図８への適用と同様に、図４の実施形態に対する適用が可能である。即ち、図４の実施形態の第１の流路３１と第２の流路３２を図８で示したようなＳｉ基板１０の掘り込み領域１０ａより幅の狭いトンネル型流路で形成し、図４と同様に第２の流路３２が微細孔４０を通じて裏面開口２５に接続されるように構成することができる。これにより、図４の実施形態の効果と図８の実施形態の効果を併せ持つようにすることができる。また、図９に示すように微細孔４０をトンネル形状の第１の流路３１の底面に設け、裏面開口２５に接続した構造でも実施可能である。図９に示す構造では、微細孔４０をＳｉの掘り込み領域に形成する必要があるが、第２の流路３２を形成するための第２の犠牲層形成工程を省略できる利点があり、微細孔４０が比較的大きな径の場合に低コストに製造可能な構成として有効である。
【００５６】
（第５の実施形態）
本発明の第５の実施形態は、電気泳動や微粒子検出に用いる電極を半導体マイクロ分析チップに集積した構造であり、図１０及び図１１を用いて説明を行う。
【００５７】
図１０（ａ）は、本実施形態の半導体マイクロ分析チップの断面図であり、前述した第１の実施形態に電気泳動や微粒子検出に用いる電極を集積した実施例に相当している。図１０（ｂ）は、図１０（ａ）の矢視Ｆ−Ｆ’断面図、図１０（ｃ）は微細孔４０付近の上面図であり、図１０（ａ）の１１ｂ、１１ｃを取り除いた状態を示している。また、図１１（ａ）は、本実施形態の変形例を示す半導体マイクロ分析チップの断面図であり、前述した第２の実施例に電気泳動や微粒子検出に用いる電極を集積した実施例に相当している。図１１（ｂ）は図１１（ａ）の矢視Ｇ−Ｇ’断面図、図１１（ｃ）は微細孔４０付近の上面図、図１１（ｄ）は裏面開口２５付近の下面図であり、図１１（ｃ）は図１１（ａ）の１１ｂ、１１ｃを取り除いた状態を示している。
【００５８】
図１０（ａ）は、図７の実施例に電極を集積形成した実施例であり、第１の流路３１の底面シリコン酸化膜１１ｆの上の導入開口２１の領域と微細孔４０の領域にそれぞれ電極１３ａ、１３ｂを設けている。また、シリコン窒化膜１１ａ上の、微細孔４０の周辺にリング状の電極１３ｃを設けている。電極１３ａと電極１３ｂは電圧印加することで第１の流路３１内における微粒子の電気泳動を制御することができ、電極１３ｂと電極１３ｃは電圧印加することで微細孔４０への微粒子の電気泳動制御や、微細孔４０を通じたイオン電流を観測することができる。また、微粒子の電気泳動は、電極１３ａと電極１３ｃに電圧印加することでも可能であり、この場合、同時に微細孔４０を通じたイオン電流の観測も可能である。イオン電流の観測を電極１３ｂと電極１３ｃで行う場合、流路の電気抵抗やノイズ重畳を抑制できるため検出感度を向上させることが可能である。
【００５９】
図１１（ａ）は、図４の実施形態に電極を集積形成した変形例であり、図４の実施形態に更にシリコン窒化膜１１ｇを設けている。シリコン窒化膜１１ｇ上の導入開口２３の領域と微細孔４０の周囲には、それぞれ電極１３ｆと１３ｇを設けている。また、Ｓｉ基板１０裏面には絶縁膜１１ｈを設け、裏面開口２５の周囲にリング状電極１３ｈを設けている。絶縁膜１１ｈはＳｉ基板１０と電極１３ｈの絶縁のためであり、例えば第２の実施形態において裏面開口２５の形成に用いたシリコン窒化膜１１ｅ（図６（ｇ））を転用可能である。
【００６０】
図１１（ａ）に示す実施形態では、電極１３ｆと電極１３ｇに電圧印加することで第１の流路３１内における微粒子の電気泳動を制御することができ、電極１３ｇと電極１３ｈに電圧印加することで微細孔４０への微粒子の電気泳動制御や、微細孔４０を通じたイオン電流を観測することができる。また、微粒子の電気泳動は、電極１３ｆと電極１３ｈに電圧印加することでも可能であり、この場合、同時に微細孔４０を通じたイオン電流の観測も可能である。イオン電流の観測を電極１３ｇと電極１３ｈで行う場合、流路の電気抵抗やノイズ重畳を抑制できるため検出感度を向上させることが可能である。
【００６１】
このように、本実施形態によれば、外部に電極を用意することなく微粒子の電気泳動や微細孔４０を通じたイオン電流を観測することが可能となり、半導体マイクロ分析チップを用いた分析装置の小型化や高感度化が可能になる。
【００６２】
上記実施形態では、微細孔４０からある程度離れた位置のイオン電流観測電極等を示してきたが、微細孔４０を挟んだ対向電極を配置し、微細孔４０を通過する微粒子を直接観測する電極を設けることも可能である。図１０（ｂ）、図１１（ｂ）には電極１３ｂ、１３ｃ、１３ｇ、１３ｈの他に、電極１３ｄ、１３ｅを設けている。電極１３ｄ及び１３ｅはシリコン窒化膜１１ａと１１ｇの間に形成し、微細孔４０を挟んで対向するように配置しており、微細孔４０の開口面を横切る方向に電界をかけるために用いる。検体の微粒子が微細孔４０を通過すると電極１３ｄと電極１３ｅの間のインピーダンスが変化する。これは、電極１３ｄと１３ｅの間に流れるイオン電流や、電極間容量、また、微細孔４０の径が十分小さく、電極１３ｄ及び電極１３ｅと通過する微粒子の間隙がナノメートル程度の場合には電極１３ｄ、微粒子、電極１３ｅを通じたトンネル電流が変化するためである。この電極１３ｄ、１３ｅ間の電流変化や容量変化を観測することで、微粒子の通過を検出すると共に、通過した微粒子の性状を検出することが可能になる。この検出方法では、特に微細孔４０の開口径が数ｎｍの時にＤＮＡ（DeoxyriboNucleic Acid）の塩基配列の読み取りが可能とされており、単に微粒子の通過やサイズを検出するだけでなく、新たな検出機能を持たせることが可能になる。
【００６３】
このように、本実施形態では第１〜第４の実施形態に各種電極を集積形成し、イオン電流変化の観測や電気泳動制御を外部の電極を用いずに行うことが可能となり、更には、微細孔４０近傍に対向電極を設けることで微粒子の物理性状をも検出可能とする。
【００６４】
（第６の実施形態）
本発明の第６の実施形態は、流路にナノピラーを敷き詰めた構造であり、ナノピラーのピラー間の液体に働く表面張力（毛細管現象）を利用して検体液の流入を促進させる実施形態であり、図１２を用いて説明を行う。
【００６５】
図１２（ａ）は、本発明の第６の実施形態にかかる半導体マイクロ分析チップの上面図、（ｂ）は（ａ）の矢視Ａ−Ａ’断面図であり、（ａ）は絶縁膜１１ｆの表面、即ち、１１ａ、１１ｂ、１１ｃを取り除いたナノピラーの露出面を示している。ここでは、第３の実施形態における半導体マイクロ分析チップの構造への適用を例として説明していく。
【００６６】
図１２（ａ）は、Ｓｉ基板１０上に第１の流路３１とナノピラー５０を形成した直後の状態を表している。第１の流路３１及びナノピラー５０の形成方法は、第３の実施形態と同様であるが、ナノピラー５０は第１の流路３１の導入開口２１側にのみ設けるのではなく、第１の流路３１の全体に渡って敷き詰めている。
【００６７】
このように形成した半導体マイクロ分析チップでは、導入開口２１に注入された検体液が第１の流路３１を毛細管現象で流入していくが、ナノピラー５０が第１の流路３１に敷き詰められていることにより、第１の流路３１の表面積がナノピラーのないときと比べ大幅に大きくなり、毛細管現象が加速されて次々と下流側のナノピラーへと検体液が流入していく効果を持つ。また、第１の流路３１の表面が親水性の得やすいシリコン熱酸化膜１１ｆであるため、流路の濡れ性はナノピラー５０が敷き詰められていない場合より向上している。このため、本実施形態では第１の流路３１における検体液流入が容易となり、検体の検査を短縮できると共に気泡の巻き込み等による検査ミスを防止し易くなる。
【００６８】
また、図１２（ａ）に示すようにＨ−Ｈ’より右側、即ち、第１の流路３１の下流側のナノピラー間隔をＨ−Ｈ’より上流のナノピラー間隔より狭くすることにより、Ｈ−Ｈ’より下流のナノピラー間隔より大きいサイズの微粒子をＨ−Ｈ’でトラップすることができる。同様に、Ｉ−Ｉ’より右側のナノピラー間隔をＨ−Ｈ’とＩ−Ｉ’間のナノピラー間隔よりも更に狭くすることにより、境界Ｉ−Ｉ’よりも下流側のナノピラー間隔よりも大きいサイズの微粒子をＩ−Ｉ’でトラップし、小さいサイズの微粒子を更に右側へ流入させることができる。この場合、Ｈ−Ｈ’で不要な大きい粒子をトラップし、Ｉ−Ｉ’で検出したい微粒子を収集し、不要な小さい微粒子はＩ−Ｉ’より右側に送る選択的サイズフィルタリングが可能になる。これにより、所望のサイズの微粒子を選択的に収集して微細孔４０へと導くことが可能になる。従って、本実施形態においては検出すべき微粒子を選択的に集めて高濃度化し、検出したい微粒子が微細孔４０を通過する確率を高めて検出精度を劇的に向上させることが可能となる。
【００６９】
尚、ここでは第１の流路３１にナノピラー５０を敷き詰める構造を説明したが、第２の流路３２中にナノピラー５０を敷き詰めることも可能であり、第１の流路３１と第２の流路３２の両方にナノピラーを敷き詰めることも可能である。
【００７０】
（第７の実施形態）
本発明の第７の実施形態は、第１〜第６の実施形態に関わる半導体マイクロ分析チップの外部に液体の吸収材を付加し、検体液の毛細管現象を連続して起こさせる、即ち、表面張力泳動を持続的に行わせる実施形態であり、図１３を用いて説明を行う。
【００７１】
図１３（ａ）は本発明の第７の実施形態にかかる半導体マイクロ分析チップの上面図、（ｂ）は（ａ）の矢視Ａ−Ａ’断面図である。ここでは、第３の実施形態における半導体マイクロ分析チップへの適用を例として説明していく。図１３（ａ）では簡単のため最表面の積層膜１１ｃ、導入開口２１、排出開口２２、及び検体液を吸い取ることが可能な吸収材７０（７０ａ、７０ｂ）のみを表示している。吸収材７０は、図１３（ｂ）に示すように積層膜１１ｃに接するように配置されている。
【００７２】
一般に、マイクロ分析チップへの検体液注入はマイクロピペッターなどを使用して行うが、その滴下量は１０〜１００００マイクロリットル程度であり、この量の検体液を受容するには、例えば深さ１００μｍで１００ｍｍ２程の面積が必要になる。この受容領域を半導体マイクロ分析チップに集積すると、分析チップとしての機能部分を集積するサイズより遙かに大きなチップサイズが必要となり、莫大なコスト増加を生じてしまう。また、検体液中の微粒子の濃度は一般に低く、数多くの微粒子を検出する場合、多量の検体液を注入する必要があり、これを可能にする検体液の受容領域は巨大なものとなる。
【００７３】
このため、本実施形態の半導体マイクロ分析チップでは、非常に大きな検体液受容部を集積する代わりに分析チップの外部に十分大きな吸収材７０ａを設け、検体液を吸収材７０ａに滴下して第１の流路３１に注入する。また、排出開口２２から排出された検体液は吸収材７０ｂで吸収することができ、これにより分析チップに収容される検体液量よりも多くの検体液を注入、排出することが可能になる。
【００７４】
このように、本実施形態では非常に小さな分析チップでも多量の検体液を扱うことが可能となり、半導体マイクロ分析チップとしての機能部分を最小限の面積に集積することで大幅な低コスト化が図れる。
【００７５】
また、本実施形態において、導入開口２１や排出開口２２にピラーアレイを敷き詰めることが可能である。これにより、検体液の導入開口２１と吸収材７０ａ、及び排出開口２２と吸収材７０ｂのそれぞれ接触面積を大きくすることができ、検体液の注入及び排出をより効率的に行うことが可能となる。
【００７６】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。ここで示した実施形態では、半導体基板としてＳｉ基板を用いたが、必ずしもＳｉに限らず、通常の半導体製造プロセスで加工可能であれば他の半導体材料を用いることも可能である。また、上記実施形態では、サイズの大きな粒子をトラップするために柱状体（ピラー）を用いているが、検出対象微粒子のサイズに制限がない場合や、検出対象微粒子サイズが決まっている場合などにはナノピラーを省略することも可能である。
【００７７】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７８】
１０…Ｓｉ基板（半導体基板）
１０ａ…掘り込み領域
１１…積層膜
１１ａ、１１ｅ、１１ｇ…シリコン窒化膜
１１ｂ、１１ｃ、１１ｄ、１１ｆ…シリコン酸化膜
１２（１２ａ、１２ｂ）…犠牲層
１３（１３ａ〜１３ｅ）…電極
２１〜２５…開口
３１…第１の流路
３２…第２の流路
４０…微細孔
５０…ナノピラー（柱状構造体）
５１…ハードマスク
６０…接続領域
７０（７０ａ、７０ｂ）…吸収材
【図１】
2014173935.tif 000003
【図２】
2014173935.tif 000004
【図３】
2014173935.tif 000005
【図４】
2014173935.tif 000006
【図５】
2014173935.tif 000007
【図６】
2014173935.tif 000008
【図７】
2014173935.tif 000009
【図８】
2014173935.tif 000010
【図９】
2014173935.tif 000011
【図１０】
2014173935.tif 000012
【図１１】
2014173935.tif 000013
【図１２】
2014173935.tif 000014
【図１３】
2014173935.tif 000015