(57)【要約】【課題】性能の劣化を抑えつつ、安定性や歪といった敏感な性能パラメータを所望の値に設定可能とすることができる増幅器および半導体集積回路の提供を図る。【解決手段】第１端子に第１電源線ＧＮＤが接続され、制御端子に差動信号が入力された第１および第２トランジスタ３１，３２を含む差動増幅回路３０と、前記第１トランジスタの第２端子Ｎ２と前記第２トランジスタの前記制御端子Ｎ１の間に接続され、容量値が可変の第１可変容量回路７と、前記第２トランジスタの第２端子Ｎ４と前記第１トランジスタの前記制御端子Ｎ３の間に接続され、容量値が可変の第２可変容量回路８と、を有する。【選択図】図５
2014072534.tif 000002
【特許請求の範囲】
【請求項１】
第１端子に第１電源線が接続され、制御端子に差動信号が入力された第１および第２トランジスタを含む差動増幅回路と、
前記第１トランジスタの第２端子と前記第２トランジスタの前記制御端子の間に接続され、容量値が可変の第１可変容量回路と、
前記第２トランジスタの第２端子と前記第１トランジスタの前記制御端子の間に接続され、容量値が可変の第２可変容量回路と、
を有することを特徴とする増幅器。
【請求項２】
前記第１および２可変容量回路は、それぞれ
複数の容量素子と複数のスイッチ素子を有する、
ことを特徴とする請求項１に記載の増幅器。
【請求項３】
前記第１および第２可変容量回路は、それぞれ
直列に接続された第１および第２固定容量と、
前記各容量素子と前記各スイッチ素子が直列に接続された複数の容量ユニットと、を有し、
前記複数の容量ユニットは、前記第１および第２固定容量の接続ノードと、所定の固定電位線の間に並列に接続される、
ことを特徴とする請求項２に記載の増幅器。
【請求項４】
さらに、
前記第１トランジスタの前記制御端子と前記第１電源線の間、前記第１トランジスタの前記第２端子と前記第１電源線の間、前記第２トランジスタの前記制御端子と前記第１電源線の間、および、前記第２トランジスタの前記第２端子の間に対して、それぞれ直列に設けられた容量素子およびスイッチ素子を有する、
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の増幅器。
【請求項５】
前記差動増幅回路の構成を有する初段の第１差動増幅回路と、
前記差動増幅回路の構成を有する二段目の第２差動増幅回路と、
前記第１差動増幅回路および前記第２差動増幅回路を整合させて接続する段間整合回路と、を有する、
ことを特徴とする請求項１乃至請求項４のいずれか１項に記載の増幅器。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載の増幅器を、ＣＭＯＳプロセスで製造したことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で言及する実施例は、増幅器および半導体集積回路に関する。
【背景技術】
【０００２】
近年、例えば、携帯電話を始めとした無線通信機器では、アンテナの直前に送信用の電力増幅器(パワーアンプ)が配置されている。このような電力増幅器は、例えば、数ＧＨｚ〜数十ＧＨｚといった高い周波数帯域で使用されている。
【０００３】
ところで、例えば、無線通信用の電力増幅器をＣＭＯＳ(Complementary Metal Oxide Semiconductor)プロセスで製造する場合、化合物半導体と異なり要求スペックに対して性能のマージンを取るのが難しい。
【０００４】
そのため、製造プロセス，電源電圧および温度などの変動に対して、ＣＭＯＳ電力増幅器の安定性と歪の両立を実現する技術が注目されている。
【０００５】
なお、本明細書では、主として無線通信用のＣＭＯＳ電力増幅器を例として説明するが、本実施例は、無線通信用のＣＭＯＳ電力増幅器に限定されるものではなく、差動の増幅段を有する様々な増幅器に対して幅広く適用することが可能である。
【０００６】
従来、例えば、数十ＧＨｚのＣＭＯＳ電力増幅器の動作を安定化させるものとしては、様々な提案がなされている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Xiaojun Bi et al., "60GHz Unilateralized CMOS Differential Amplifier," Microwave and Millimeter Wave Technology (ICMMT), 2010 International Conference on, pp.204-207, May 2010
【非特許文献２】Ryo Minami et al., "A 60 GHz CMOS Power Amplifier Using Varactor Cross-Coupling Neutralization with Adaptive Bias," Microwave Conference Proceedings (APMC), 2011 Asia-Pacific, pp.789-792, December 2011
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述したＣＭＯＳ電力増幅器において、例えば、回路定数の値に対して敏感に変動する安定性と歪を両立させることは難しく、シミュレーションを用いて回路の特性を最適化しても、実物の回路の特性は大きく異なることがある。
【０００９】
このような場合、回路定数を電気的に可変にするような仕組みを搭載しておくことが考えられるが、増幅器の利得や出力電力および効率といった性能の劣化を来すおそれがあり、十分に満足できるものは提供されていないのが実情である。
【課題を解決するための手段】
【００１０】
一実施形態によれば、第１端子に第１電源線が接続され、制御端子に差動信号が入力された第１および第２トランジスタを含む差動増幅回路と、第１可変容量回路と、第２可変容量回路と、を有する増幅器が提供される。
【００１１】
前記第１可変容量回路は、前記第１トランジスタの第２端子と前記第２トランジスタの前記制御端子の間に接続され、容量値が可変とされている。前記第２可変容量回路は、前記第２トランジスタの第２端子と前記第１トランジスタの前記制御端子の間に接続され、容量値が可変とされている。
【発明の効果】
【００１２】
開示の増幅器および半導体集積回路は、増幅器の利得や出力電力および効率といった性能の劣化を抑えつつ、安定性や歪といった敏感な性能パラメータを所望の値に設定可能とすることができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、増幅器が適用される携帯端末の一例を示すブロック図である。
【図２】図２は、増幅器の一例を示す回路図である。
【図３】図３は、図２の増幅器における段間整合を説明するための図である。
【図４】図４は、増幅器における差動段の一例を示す回路図である。
【図５】図５は、増幅器の第１実施例の要部を示す回路図である。
【図６】図６は、増幅器の第２〜第４実施例の要部を示す回路図である。
【図７】図７は、第４実施例の増幅器の動作を説明するための図(その１)である。
【図８】図８は、第４実施例の増幅器の動作を説明するための図(その２)である。
【図９】図９は、第４実施例の増幅器の動作を説明するための図(その３)である。
【図１０】図１０は、増幅器の変形例を示す回路図である。
【図１１】図１１は、本実施形態の増幅器による効果を模式的に示す図である。
【図１２】図１２は、本実施形態の増幅器の一例のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１４】
まず、増幅器および半導体集積回路の実施例を詳述する前に、図１〜図４を参照して。増幅器および半導体集積回路の一例およびその問題点を説明する。図１は、電力増幅器が適用される携帯端末の一例を示すブロック図である。
【００１５】
図１に示されるように、携帯端末は、ベースバンド部１、ＲＦ(Radio Frequency：高周波)送受信部２、電力増幅器３Ａ，３Ｂ、デュプレクサ４Ａ，４Ｂ、アンテナスイッチ５およびアンテナ６を有する。なお、ベースバンド部１および送受信部２は、専用のＬＳＩ(Large Scale Integration：集積回路)として形成してもよい。
【００１６】
ベースバンド部１は、例えば、携帯端末のマイクやスピーカで扱えるような通話音声の符号化および復号化、並びに、プロトコル制御などを行う。ＲＦ送受信部２は、ベースバンド部１からの信号を変調して高周波の送信信号として電力増幅器３Ａ，３Ｂに出力すると共に、デュプレクサ４Ａ，４Ｂを介して入力される高周波の受信信号を復調してベースバンド部１に出力する。
【００１７】
電力増幅器３Ａ，３Ｂは、ＲＦ送受信部２からの送信信号を増幅して出力するもので、例えば、後述する図２のような回路構成になっている。電力増幅器３Ａ，３Ｂにより増幅された送信信号は、デュプレクサ４Ａ，４Ｂおよびアンテナスイッチ５を介してアンテナ６から出力される。また、アンテナ６により受信された受信信号は、アンテナスイッチ５およびデュプレクサ４Ａ，４Ｂを介してＲＦ送受信部２に入力される。
【００１８】
ここで、電力増幅器およびデュプレクサは、例えば、携帯端末の仕様により変化し、図１では、利用する２つの帯域に応じて２組設けられているが、これは単なる例であり、様々に変更することができる。なお、図１では、増幅器として携帯端末の電力増幅器を例として示しているが、本実施例の適用は、そのような携帯端末の電力増幅器に限定されないのはいうまでもない。
【００１９】
図２は、増幅器の一例を示す回路図であり、図１に示す携帯端末に適用される差動のＣＭＯＳ電力増幅器３Ａ，３Ｂの一例を示すものである。
【００２０】
図２に示されるように、増幅器３(３Ａ，３Ｂ)は、初段および二段目の２つの差動増幅部３１０および３３０、並びに、初段の差動増幅部３１０と二段目の差動増幅部３３０の整合を行う段間整合部(段間整合回路)３２０を含む。
【００２１】
初段の差動増幅部３１０は、容量３１１および高周波トランス３１２を含む入力整合回路、ｎチャネル型ＭＯＳトランジスタ(ｎＭＯＳトランジスタ)３１ａ，３２ａおよび容量(負性容量)３３ａ，３４ａを含む初段の差動増幅回路３０ａを有する。
【００２２】
高周波トランス３１２の一次コイルの一端(入力端子)ＲＦinには、例えば、前述した図１におけるＲＦ送信部２からの送信信号(高周波入力信号)が入力され、高周波トランス３１２の一次コイルの他端は、接地線ＧＮＤに接続されている。なお、容量３１１は、高周波トランス３１２の入力端子ＲＦinと接地線ＧＮＤの間に接続されている。
【００２３】
ｎＭＯＳトランジスタ３１ａおよび３２ａのゲートは、高周波トランス３１２の二次コイルの両端に接続され、トランジスタ３１ａおよび３２ａのソースは、接地線ＧＮＤに接続されている。なお、高周波トランス３１２の二次コイルには、中間タップが設けられ、所定のバイアス電圧ＶＢ１が印加されている。
【００２４】
容量３３ａは、トランジスタ３１ａのゲートとトランジスタ３２ａのドレイン間に接続され、容量３４ａは、トランジスタ３２ａのゲートとトランジスタ３１ａのドレイン間に接続されている。ここで、例えば、トランジスタ３１ａのドレイン(コイル３２３および容量３２１の共通接続ノード)と接地線ＧＮＤ間には、容量値がＣ０の容量(寄生容量)３５が存在する。
【００２５】
段間整合部３２０は、コイル３２３および容量３２１，３２２を含み、コイル３２３は、初段の差動増幅回路３０ａの差動出力の間、すなわち、トランジスタ３１ａおよび３２ａのドレイン間に接続されている。ここで、コイル３２３には、中間タップが設けられ、電源電圧ＶＤＤが印加されている。
【００２６】
容量３２１および３２２は、トランジスタ３１ａおよび３２ａのドレインと、トランジスタ３１ｂおよび３２ｂのゲート(二段目の差動増幅回路３０ｂの差動入力)間に挿入されている。なお、後に、図３を参照して段間整合を説明するために、コイル３２３のインダクタンスをＬ１とし、容量３２１の容量値をＣ１とする。
【００２７】
二段目の差動増幅部３３０は、容量３３１および高周波トランス３３２を含む出力整合回路、ｎＭＯＳトランジスタ３１ｂ，３２ｂおよび容量(負性容量)３３ｂ，３４ｂを含む二段目の差動増幅回路３０ｂ、並びに、抵抗３３３を有する。
【００２８】
抵抗３３３は、二段目の差動増幅回路３０ｂの差動入力の間、すなわち、トランジスタ３１ｂおよび３２ｂのゲート間に接続されている。なお、抵抗３３３には、中間タップが設けられ、所定のバイアス電圧ＶＢ２が印加されている。
【００２９】
段間整合部３２０の出力信号は、トランジスタ３１ｂおよび３２ｂのゲートに入力され、トランジスタ３１ｂおよび３２ｂのソースは、接地線ＧＮＤに接続されている。容量３３ｂは、トランジスタ３１ｂのゲートとトランジスタ３２ｂのドレイン間に接続され、容量３４ｂは、トランジスタ３２ｂのゲートとトランジスタ３１ｂのドレイン間に接続されている。
【００３０】
二段目の差動増幅回路３０ｂの差動出力(トランジスタ３１ｂおよび３２ｂのドレイン)は、高周波トランス３３２の一次コイルの両端に接続されている。なお、高周波トランス３３２の一次コイルには、中間タップが設けられ中間タップが設けられ、電源電圧ＶＤＤが印加されている。
【００３１】
高周波トランス３３２の二次コイルの一端(出力端子)ＲＦoutは、例えば、前述した図１におけるデュプレクサ４Ａ，４Ｂおよびアンテナスイッチ５を介してアンテナ６に接続される。
【００３２】
なお、高周波トランス３３２の二次コイルの他端は、接地線ＧＮＤに接続されている。また、容量３３１は、高周波トランス３１２の出力端子ＲＦoutと接地線ＧＮＤの間に接続されている。
【００３３】
さらに、図３を参照して段間整合を説明するために、二段目の差動増幅部３３０から段間整合部３２０を見たときのインピーダンスをＺinとし、段間整合部３２０から初段の差動増幅部３１０を見たときのインピーダンスをＺoutとする。
【００３４】
図３は、図２の増幅器における段間整合を説明するための図であり、インダクタンスＬ１のコイル３２３、容量値Ｃ１の容量３２１、並びに、コイル３２３および容量３２１の共通接続ノードにおける容量値Ｃ０の寄生容量３５によるスミスチャートを示す。
【００３５】
ここで、図３(a)は、寄生容量３５の容量値Ｃ０の変化部分ＶＰを示し、図３(b)は、容量値Ｃ０が小さい場合の軌跡を示し、そして、図３(c)は、容量値Ｃ０が大きい場合の軌跡を示す。
【００３６】
図３(a)に示されるように、コイル３２３および容量３２１の共通接続ノード(トランジスタ３１ａのドレイン)における容量３５の容量値Ｃ０は、例えば、変化部分ＶＰの範囲で変化する。
【００３７】
まず、図３(b)に示されるように、容量３５の容量値Ｃ０が小さいときは、変化部分ＶＰにおいて左側になるため、インピーダンスＺinの軌跡は、図３(a)よりも左側にシフトし、歪が大きくなることが分かる。
【００３８】
逆に、図３(c)に示されるように、容量３５の容量値Ｃ０が小さいときは、変化部分ＶＰにおいて右側になるため、インピーダンスＺinの軌跡は、図３(a)よりも右側にシフトし、歪が小さくなることが分かる。
【００３９】
図４は、増幅器における差動段の一例を示す回路図であり、前述した図２における初段および二段目の差動増幅回路３０ａおよび３０ｂに対応する部分を示す。図４に示されるように、差動段の一例は、ｎＭＯＳトランジスタ３１，３２および固定の容量３３，３４を有する。
【００４０】
固定容量３３は、トランジスタ３１のゲートとトランジスタ３２のドレイン間に接続され、また、固定容量３４は、トランジスタ３２のゲートとトランジスタ３１のドレイン間に接続されている。
【００４１】
ところで、増幅器は、例えば、数〜数十ＧＨｚといった高い周波数帯域で使用される無線通信機器において、アンテナの直前に配置される送信用の電力増幅器として利用される。
【００４２】
このような無線通信用の電力増幅器をＣＭＯＳプロセスで製造した場合、例えば、製造プロセス，電源電圧および温度などの変動に対する増幅器の安定性と歪の両立を実現するのが難しい。
【００４３】
特に、図２〜図４を参照して説明した差動段(差動増幅回路)では、例えば、寄生容量３５の容量値Ｃ０により歪特性が大きく変わるため、回路定数を電気的に可変にするような仕組みを搭載しておくことが好ましい。
【００４４】
すなわち、例えば、前述した図２に示す差動構成の電力増幅器において、各素子の値を変えると、増幅器の安定係数と歪が大きく変わる。ここで、利得，出力電力および効率に対して大きなインパクトを与えない素子として、初段や二段目の差動増幅回路３０ａ，３０ｂの差動トランジスタ対３１ａ，３２ａ；３１ｂ，３２ｂ間で用いられている容量(負性容量)３３ａ，３４ａ；３３ｂ，３４ｂがある。
【００４５】
この容量３３ａ，３４ａ；３３ｂ，３４ｂの値を増やしてゆくと安定係数が大きくなって増幅器は安定になるが、大きくし過ぎると再び不安定になる。同様に、増幅器の歪に関して、設計にも依存するが、容量の値を大きくし過ぎても小さくし過ぎても悪化する傾向がある。
【００４６】
ところで、容量３３ａ，３４ａ；３３ｂ，３４ｂの値は、例えば、０．１〜０．３ｐＦ程度の非常に小さな値として設計する。このとき、容量の値は、例えば、０．１ｐＦでは小さ過ぎるが０．３ｐＦでは大き過ぎるといった非常に敏感な設計パラメータであるため、シミュレーションによって実物の最適値を求めることは難しい。
【００４７】
すなわち、回路定数を電気的に可変にする仕組みを搭載した場合、増幅器の利得や出力電力および効率といった性能の劣化を来すおそれがあり、シミュレーションを用いて回路の特性を最適化しても、実際の回路で安定性と歪を両立させるのは困難である。
【００４８】
以下、本実施例の増幅器および半導体集積回路を、添付図面を参照して詳述する。図５は、増幅器の第１実施例の要部を示す回路図であり、前述した図２における初段および二段目の差動増幅回路３０ａおよび３０ｂに対応する部分を示す。
【００４９】
図５に示されるように、本第１実施例の増幅器における差動段は、ｎＭＯＳトランジスタ３１，３２、容量３３ｐ，３３ｑ，３４ｐ，３４ｑおよび可変抵抗３３ｒ，３４ｒを有する。なお、容量３３ｐ，３３ｑ，３４ｐ，３４ｑは、固定の容量値２Ｃを有する。
【００５０】
容量３４ｐ(７１)，可変抵抗３４ｒ(７３)および容量３４ｑ(７２)は、トランジスタ３２のゲート(ノードＮ１)とトランジスタ３１のドレイン(ノードＮ２)間に接続されている。また、容量３３ｐ(７１)，可変抵抗３３ｒ(７３)および容量３３ｑ(７２)は、トランジスタ３１のゲート(ノードＮ３)とトランジスタ３２のドレイン(ノードＮ４)間に接続されている。
【００５１】
ここで、直列接続された容量３４ｐ(７１)，可変抵抗３４ｒ(７３)および容量３４ｑ(７２)は、可変容量回路(７)を形成し、同様に、直列接続された容量３３ｐ(７１)，可変抵抗３３ｒ(７３)および容量３３ｑ(７２)も可変容量回路(８)を形成する。
【００５２】
すなわち、本第１実施例の増幅器は、可変抵抗３３ｒ，３４ｒ(７３)の抵抗値を変化させることにより、差動トランジスタ３１，３２の各ゲート−ドレイン間の容量(負性容量)を適切な値に制御するようになっている。
【００５３】
図６は、増幅器の第２〜第４実施例の要部を示す回路図であり、図５における可変容量回路７のみを示すものである。なお、図５における可変容量回路８は、可変容量回路７と同様の構成とされている。
【００５４】
従って、図５に示す差動段３０は、差動入力を受け取るトランジスタ３１，３２と、トランジスタ３１，３２の各ゲート−ドレイン間に接続される２つの可変容量回路７，８により形成される。
【００５５】
図６(a)に示す第２実施例の増幅器は、図５を参照して説明した可変容量回路７において、可変抵抗７３をトランジスタ(スイッチ素子)に置き換えたものに相当する。ここで、可変容量回路８は、可変容量回路７と同様の構成とされ、可変容量回路７におけるノードＮ１およびＮ２は、可変容量回路８におけるノードＮ３およびＮ４に対応する。なお、可変容量回路７および８の対応関係は、他の実施例でも同様であり、その説明は省略する。
【００５６】
本第２実施例では、ゲート(ノードＮ５)に入力する信号のレベルによりトランジスタ７３をオン・オフして、トランジスタ３１のドレインとトランジスタ３２のゲート間(ノードＮ２とＮ１の間)の容量を制御するようになっている。ここで、トランジスタ７３は、オンしたときの抵抗を十分小さくするために、大きなサイズで設計するのが好ましい。
【００５７】
図６(b)に示す第３実施例の増幅器は、可変容量回路７において、直列接続された２つの容量７１，７２の接続ノードに対して、一端が接地線ＧＮＤに接続されたトランジスタ７３の他端を接続したものに相当する。
【００５８】
本第３実施例では、トランジスタ７３のゲート(ノードＮ５)の信号によりトランジスタ７３をオン・オフして、ノードＮ１とＮ２の間の容量値を制御するようになっている。この第３実施例は、２つの容量(２Ｃ)７１，７２の中間ノードに付く寄生容量を小さくすることができるというメリットがある。
【００５９】
図６(c)に示す第４実施例は、図６(b)の可変容量回路７において、トランジスタ７３を、直列接続されたトランジスタ(スイッチ素子)７３１および容量(容量素子)７３２に置き換えたものに相当する。
【００６０】
この第４実施例は、トランジスタ７３１のサイズを大きくした場合でも、容量７１，７２の中間ノードＮ６に付く寄生容量は、容量７３２の値Ｃｖで決めることができるというメリットがある。
【００６１】
図７〜図９は、第４実施例の増幅器の動作を説明するための図である。図７および図８は、上述した図６(c)に示す第４実施例において、直列接続されたトランジスタ７３１および容量７３２を、並列に複数組(４組)設けたものに相当する。
【００６２】
ここで、図７(a)および図８(a)は、４つのスイッチ(スイッチ素子)7311〜7314を全てオフした場合を示し、図７(b)および図８(b)は、４つのスイッチ7311〜7314を全てオンした場合を示す。また、図７(c)および図８(c)は、４つのスイッチ7311〜7314の内、２つのスイッチ7311, 7312をオフすると共に、残りの２つのスイッチ7313, 7314をオンした場合を示す。
【００６３】
また、全てのスイッチ7311〜7314がオンした場合、容量(容量素子)7321〜7324による全体の容量値(ノードＮ６と接地線ＧＮＤ間の容量の値)は十分に大きいと仮定し、また、ノードＮ６から接地線ＧＮＤ側へのアドミッタンスをＹｓとする。なお、図９は、図６(c)の回路において、ノードＮ６から接地線ＧＮＤ側へのアドミッタンスＹｓと、ノードＮ１−Ｎ２間の容量(負性容量)の値の関係を模式的に示している。
【００６４】
まず、図７(a)および図８(a)に示されるように、４つのスイッチ7311〜7314が全てオフの場合、アドミッタンスＹｓは、Ｙｓ＝０になる。すなわち、トランジスタ３１，３２のゲートおよびドレインに付く容量値はそれぞれ０で、ノードＮ１とＮ２間の容量値は、直列接続された容量７１および７２により合成された値Ｃになる。換言すると、容量７１，７２は、ノードＮ１とＮ２間の容量(負性容量)として機能する。
【００６５】
次に、図７(b)および図８(b)に示されるように、４つのスイッチ7311〜7314が全てオンの場合、アドミッタンスＹｓは、Ｙｓ＝∞になる。すなわち、トランジスタ３１，３２のゲートおよびドレインに付く容量値はそれぞれ２Ｃになる。換言すると、容量７１，７２は、トランジスタ３１，３２のゲートおよびドレインに付く容量として機能する。
【００６６】
さらに、図７(c)および図８(c)に示されるように、４つのスイッチ7311〜7314の内、２つのスイッチ7311, 7312がオフで残りの２つのスイッチ7313, 7314がオンの場合、アドミッタンスＹｓは、Ｙｓ＝ある有限値(＞０)になる。すなわち、トランジスタ３１，３２のゲートおよびドレインに付く容量値はそれぞれ２Ｃになる。換言すると、容量７１，７２は、一部がノードＮ１とＮ２間の容量として機能し、また、一部がトランジスタ３１，３２のゲートおよびドレインに付く容量として機能する。
【００６７】
従って、スイッチ7311〜7314のオン・オフを制御することで、容量７１，７２を、ノードＮ１とＮ２間の容量値ｚＣ、並びに、トランジスタ３１，３２のゲートに付く容量値ｘＣおよびトランジスタ３１，３２のドレインに付く容量値ｙＣとして可変制御する。ここで、容量値ｘＣ，ｙＣ，ｚＣに関して、０＜ｘ，ｙ，ｚ＜１の関係が成立する。
【００６８】
なお、図７および図８では、直列接続されたトランジスタ７３１および容量７３２は、４組(7311〜7314，7321〜7324)とされているが、さらに多数設けることができ、また、容量7321〜7324の値も同一にせずに、例えば、巾乗の容量値に設定することもできる。
【００６９】
図１０は、増幅器の変形例を示す回路図である。図１０と前述した図５の比較から明らかなように、本変形例では、トランジスタ３２のゲートと接地線ＧＮＤの間に、直列接続された容量３７１およびトランジスタ(スイッチ素子)３６１が設けられている。さらに、トランジスタ３２のドレインと接地線ＧＮＤの間に、直列接続された容量３７４およびトランジスタ３６４が設けられている。
【００７０】
同様に、トランジスタ３１のゲートと接地線ＧＮＤの間に、直列接続された容量３７３およびトランジスタ３６３が設けられ、そして、トランジスタ３１のドレインと接地線ＧＮＤの間に、直列接続された容量３７２およびトランジスタ３６２が設けられている。
【００７１】
これら直列接続された容量およびトランジスタにより、差動入力トランジスタ３１，３２の各ゲートおよびドレインにおける容量値の設定を行い、可変容量回路７，８による特性の低下(例えば、歪の増大)を補償するようになっている。
【００７２】
なお、直列接続された容量３７１およびトランジスタ３６１は、例えば、図６(c)および図７等を参照して説明した第４実施例と同様に、複数組設け、各組のトランジスタ(スイッチング素子)のオン・オフを制御することで、容量値を適切な値に設定してもよい。
【００７３】
また、上述した各実施例において、容量は、例えば、ＭＩＭ(Metal-Insulator-Metal：金属-絶縁体-金属)構造の容量、或いは、バラクタ等を適用して形成することができる。
【００７４】
なお、上述した各実施例の増幅器は、例えば、ＣＭＯＳプロセスで製造した動作周波数が数〜数十ＧＨｚといった無線通信用のＣＭＯＳ電力増幅器に好適なものである。ただし、各実施例の適用は、無線通信用のＣＭＯＳ電力増幅器に限定されるものではなく、例えば、差動の増幅段を有する様々な増幅器に対しても適用することができる。
【００７５】
図１１は、本実施形態の増幅器による効果を模式的に示す図であり、横軸に可変容量回路７，８の容量値を取り、三次相互変調歪ＩＭ３の調整と安定性の関係を示すものである。ここで、図１１(a)は、可変容量回路７，８の容量値を増加させて歪を改善する場合を示し、図１１(b)は、可変容量回路７，８の容量値を減少させて歪を改善する場合を示す。
【００７６】
図１１(a)に示されるように、増幅器を含む半導体集積回路が出来上がったとき、例えば、三次相互変調歪ＩＭ３が大きい位置Ｐ１１の特性を有していた場合には、可変容量回路７，８の容量値を増加させて位置Ｐ１２の特性を持たせるようにする。これにより、歪ＩＭ３を低減して安定性ＳＴＢを向上させることができる。
【００７７】
図１１(b)に示されるように、増幅器を含む半導体集積回路が出来上がったとき、例えば、三次相互変調歪ＩＭ３が大きい位置Ｐ２１の特性を有していた場合には、可変容量回路７，８の容量値を減少させて位置Ｐ２２の特性を持たせるようにする。これにより、歪ＩＭ３を低減して安定性ＳＴＢを向上させることができる。
【００７８】
なお、上述した説明は、可変容量回路７，８の容量値を増加および減少できるように、すなわち、図７および図８の例では、例えば、図７(c)および図８(c)のように、複数のスイッチの半分だけオンした状態から可変制御する場合に対応する。しかしながら、複数のスイッチの半分だけオンした状態から可変制御を開始しなくてもよい。
【００７９】
例えば、図１０を参照して説明したように、トランジスタ３１，３２の各ゲートおよびドレインの容量値を制御し、或いは、予め半導体の製造工程を考慮して可変容量回路７，８により可変する容量の範囲を設計するといったことが可能である。
【００８０】
図１２は、本実施形態の増幅器の一例のシミュレーション結果を示す図であり、図２を参照して説明した初段および二段目の２つの差動増幅部を有する増幅器において、初段の差動増幅部３０ａに対して、図６(c)の第４実施例を適用したものに相当する。
【００８１】
図１２(a)は、例えば、第４実施例を適用した可変容量回路７，８における可変容量(負性容量)の制御コードに対する三次相互変調歪ＩＭ３［ｄＢｃ］、利得Ｇａｉｎ−６０［ｄＢ］および消費電流Ｉｄｄ［ｍＡ］のシミュレーション結果を示す。
【００８２】
また、図１２(b)は、可変容量の制御コードに対する安定係数のシミュレーション結果を示す。ここで、ＩＭ３−は、キャリヤｆ１，ｆ２の低周波側（２ｆ１−ｆ２）で発生する歪を示し、ＩＭ３＋は、高周波側（２ｆ２−ｆ１）で発生する歪を示す。なお、周波数ｆ１＝１．９４９ＧＨｚ，ｆ２＝１．９５１ＧＨｚとした。また、可変容量の値は、制御コードが『０００』から『１００』に向けて大きな値になる。
【００８３】
まず、図１２(a)に示されるように、歪ＩＭ３＋およびＩＭ３−は、可変容量の値に従って変化するのが分かる。なお、利得(Ｇａｉｎ−６０)は、可変容量の値が大きくなるに従って低くなり、消費電流Ｉｄｄは、可変容量の値に応じて多少変化するが、これらの値は、それ程、大きな相関を持たないことが分かる。
【００８４】
次に、図１２(b)に示されるように、安定係数ＳＴＣは、可変容量の値に応じて大きく変化し、可変容量の制御コードが『０１０』のとき最も大きく、ＳＴＣ＝３８になる。
【００８５】
具体的に、図１２(a)および図１２(b)のような場合には、例えば、可変容量の制御コードとして『０１０』を選択することで、安定係数ＳＴＣを最大(ＳＴＣ＝３８)にすることができる。このとき、歪ＩＭ３＋およびＩＭ３−は最小にはならないが、例えば、歪ＩＭ３＋を−４４［ｄＢｃ］として、増幅器として満足できる特性にすることが可能になる。
【００８６】
このように、可変容量の値(制御コード)は、例えば、増幅器の安定係数ＳＴＣや歪ＩＭ３＋，ＩＭ３−に注目して設定(選択)することができるが、他のパラメータに注目して設定してもよい。
【００８７】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【００８８】
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
第１端子に第１電源線が接続され、制御端子に差動信号が入力された第１および第２トランジスタを含む差動増幅回路と、
前記第１トランジスタの第２端子と前記第２トランジスタの前記制御端子の間に接続され、容量値が可変の第１可変容量回路と、
前記第２トランジスタの第２端子と前記第１トランジスタの前記制御端子の間に接続され、容量値が可変の第２可変容量回路と、
を有することを特徴とする増幅器。
【００８９】
（付記２）
前記第１および２可変容量回路は、それぞれ
容量素子と可変インピーダンス素子を有する、
ことを特徴とする付記１に記載の増幅器。
【００９０】
（付記３）
前記第１および２可変容量回路は、それぞれ
複数の容量素子と複数のスイッチ素子を有する、
ことを特徴とする付記１に記載の増幅器。
【００９１】
（付記４）
前記第１および第２可変容量回路は、それぞれ
直列に接続された第１および第２固定容量と、
前記各容量素子と前記各スイッチ素子が直列に接続された複数の容量ユニットと、を有し、
前記複数の容量ユニットは、前記第１および第２固定容量の接続ノードと、所定の固定電位線の間に並列に接続される、
ことを特徴とする付記３に記載の増幅器。
【００９２】
（付記５）
前記複数の容量ユニットが接続される前記所定の固定電位線は、前記第１電源線である、
ことを特徴とする付記４に記載の増幅器。
【００９３】
（付記６）
さらに、
前記第１トランジスタの前記制御端子と前記第１電源線の間、前記第１トランジスタの前記第２端子と前記第１電源線の間、前記第２トランジスタの前記制御端子と前記第１電源線の間、および、前記第２トランジスタの前記第２端子の間に対して、それぞれ直列に設けられた容量素子およびスイッチ素子を有する、
ことを特徴とする付記１乃至付記５のいずれか１項に記載の増幅器。
【００９４】
（付記７）
前記差動増幅回路の構成を有する初段の第１差動増幅回路と、
前記差動増幅回路の構成を有する二段目の第２差動増幅回路と、
前記第１差動増幅回路および前記第２差動増幅回路を整合させて接続する段間整合回路と、を有する、
ことを特徴とする付記１乃至付記６のいずれか１項に記載の増幅器。
【００９５】
（付記８）
前記増幅器は、高周波電力増幅器である、
ことを特徴とする付記１乃至付記７のいずれか１項に記載の増幅器。
【００９６】
（付記９）
付記１乃至付記８のいずれか１項に記載の増幅器を、ＣＭＯＳプロセスで製造したことを特徴とする半導体集積回路。
【符号の説明】
【００９７】
１    ベースバンド部
２    ＲＦ送受信部
５    アンテナスイッチ
６    アンテナ
７，８    可変容量回路
３，３Ａ，３Ｂ    増幅器(電力増幅器)
３０ａ    第１差動増幅回路(初段の差動増幅回路)
３０ｂ    第２差動増幅回路(二段目の差動増幅回路)
３１ａ，３２ａ；３１ｂ，３２ｂ    差動の入力トランジスタ(ｎＭＯＳトランジスタ)
３３ａ，３４ａ；３３ｂ，３４ｂ    容量(負性容量)
４Ａ，４Ｂ    デュプレクサ
３１０    初段の差動増幅部
３２０    段間整合部(段間整合回路)
３３０    二段目の差動増幅部
【図１】
2014072534.tif 000003
【図２】
2014072534.tif 000004
【図３】
2014072534.tif 000005
【図４】
2014072534.tif 000006
【図５】
2014072534.tif 000007
【図６】
2014072534.tif 000008
【図７】
2014072534.tif 000009
【図８】
2014072534.tif 000010
【図９】
2014072534.tif 000011
【図１０】
2014072534.tif 000012
【図１１】
2014072534.tif 000013
【図１２】
2014072534.tif 000014