(57)【要約】【課題】残留ＤＣ成分の蓄積を抑制し、残像や焼付きを生じさせず、かつ画像更新時に反転画像を表示しない低消費電力の電気泳動表示装置及びその駆動方法を提供すること。【解決手段】画像更新期間を、電気泳動粒子を撹拌する少なくとも１つの撹拌パルスと、残留ＤＣ成分の蓄積を抑制するための補償パルスを含んだリセット期間と、次画像に応じて所望の画素へ黒又は白へ遷移させる極性の電圧を所望の時間印加するセットパルスを含んだセット期間とから構成し、表示階調毎の電圧波形は互いに、対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間が重ならないように設定し、表示部全ての画素を白又は黒の基底状態とする撹拌パルスの後に補償パルスを印加することで、補償パルス印加の前後において表示状態の変化を視認させない。【選択図】図７
2014074889.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板、第２の基板、及び、前記第１の基板と前記第２の基板との間に介挿された電気泳動粒子を有する表示部と、
所定の電圧波形からなる撹拌パルス、補償パルス及びセットパルスを前記電気泳動粒子に印加することにより、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記電圧印加部は、前記撹拌パルスによって前記電気泳動粒子の極性に応じて、前記第１の基板及び前記第２の基板のいずれかに前記電気泳動粒子を移動させた前記表示状態にした後、前記補償パルスによってこの表示状態を変化させることなく前記セットパルス印加後の残留直流成分を抑制するための電圧を印加しておき、前記セットパルスによって前記次画像に更新させる、
電気泳動表示装置。
【請求項２】
スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と前記第２の基板との間に介挿され、少なくとも１色の電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記電気泳動粒子を撹拌する撹拌パルスによって少なくとも１色の前記電気泳動粒子を全て前記第１の基板又は前記第２の基板に移動させた状態を基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記表示部の全ての前記画素を前記基底状態とする撹拌期間と、補償パルスにより残留直流成分の蓄積を抑制する補償期間とを合わせたリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記補償パルスは、少なくとも１つの前記撹拌パルスにより、前記表示部の全ての前記画素が同一の前記基底状態となった後に印加され、当該補償パルス印加の前後において前記表示状態が変化しない、
電気泳動表示装置。
【請求項３】
前記画像更新時の期間に、前記画素電極に印加される電圧波形の直流成分の時間積分値がゼロとなる、
請求項２記載の電気泳動表示装置。
【請求項４】
前記画像更新時、前記画素電極に印加される電圧波形に含まれる前記撹拌パルスの数が偶数であり、前記補償パルスの電圧は、前記セットパルスの電圧に対して大きさが同じで極性が逆であり、かつ、前記補償パルスのパルス幅は、前記セットパルスのパルス幅と等しい、
請求項３記載の電気泳動表示装置。
【請求項５】
前記画像更新時、前記画素電極に印加される電圧波形に含まれる前記撹拌パルスの数が奇数であり、前記補償パルスの電圧は、前記セットパルスの電圧に対して大きさ及び極性が同じであり、かつ、前記補償パルスのパルス幅は、前記撹拌パルスの幅から前記セットパルスの幅を減算した期間である、
請求項３記載の電気泳動表示装置。
【請求項６】
前記画像更新時の期間で、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
請求項２乃至５のいずれか一つに記載の電気泳動表示装置。
【請求項７】
スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と第２の基板との間に介挿され、少なくとも１色の電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記表示部は、第１の領域の前記画素と第２の領域の前記画素とから構成され、
前記電気泳動粒子を撹拌する撹拌パルスによって少なくとも１色の前記電気泳動粒子を全て、前記第１の基板に移動させた状態を第１の基底状態、前記第２の基板に移動させた状態を第２の基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記第１の領域にある全ての前記画素が前記第１の基底状態となり、かつ、前記第２の領域にある全ての前記画素が前記第２の基底状態とする撹拌期間と、補償パルスにより残留直流成分の蓄積を抑制する期間とを合わせたリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記補償パルスは、少なくとも１つの前記撹拌パルスにより、前記第１の領域にある全ての前記画素が前記第１の基底状態となり、かつ、前記第２の領域にある全ての前記画素が前記第２の基底状態となった後に印加され、当該補償パルス印加の前後において前記表示状態が変化しない、
電気泳動表示装置。
【請求項８】
前記画像更新時の期間に、前記画素電極に印加される電圧波形の直流成分の時間積分値がゼロとなる、
請求項７記載の電気泳動表示装置。
【請求項９】
前記画像更新の期間で、前記第１の領域の前記画素及び前記第２の領域の前記画素へ、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
請求項７又は８記載の電気泳動表示装置。
【請求項１０】
スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と第２の基板との間に介挿され、少なくとも１色の電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記電気泳動粒子を撹拌する第１の撹拌パルスによって少なくとも１色の前記電気泳動粒子を全て前記第１の基板に移動させた状態を第１の基底状態、前記電気泳動粒子を撹拌する第２の撹拌パルスによって少なくとも１色の前記電気泳動粒子を全て前記第２の基板に移動させた状態を第２の基底状態と定義すると、
前記画像更新時の期間は、
全ての前記画素を前記第１の基底状態及び前記第２の基底状態とする撹拌期間からなるリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記リセット期間内では、前記表示部の全ての前記画素が前記第１の基底状態又は前記第２の基底状態に揃うタイミングがあり、前記表示部の全ての前記画素が前記第１の基底状態又は前記第２の基底状態に揃ったタイミングの後に、前記第１の撹拌パルス又は前記第２の撹拌パルスが印加される、
電気泳動表示装置。
【請求項１１】
前記画像更新の期間で、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
請求項１０記載の電気泳動表示装置。
【請求項１２】
前記画像更新時、前記対向電極の電圧を適宜変化させる、
請求項１乃至１１のいずれか一つに記載の電気泳動表示装置。
【請求項１３】
第１の基板、第２の基板、及び、前記第１の基板と前記第２の基板との間に介挿された電気泳動粒子を有する表示部と、
所定の電圧波形からなる撹拌パルス、補償パルス及びセットパルスを前記電気泳動粒子に印加することにより、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備えた電気泳動表示装置、
を駆動する方法であって、
前記電圧印加部は、前記撹拌パルスによって前記電気泳動粒子の極性に応じて、前記第１の基板及び前記第２の基板のいずれかに前記電気泳動粒子を移動させた前記表示状態にした後、前記補償パルスによってこの表示状態を変化させることなく前記セットパルス印加後の残留直流成分を抑制するための電圧を印加しておき、前記セットパルスによって前記次画像に更新させる、
電気泳動表示装置の駆動方法。
【請求項１４】
スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と前記第２の基板との間に介挿され、少なくとも１色の電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備えた電気泳動表示装置、
を駆動する方法であって、
前記電気泳動粒子を撹拌する撹拌パルスによって少なくとも１色の前記電気泳動粒子を前記第１の基板又は前記第２の基板に移動させた状態を基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記表示部の全ての前記画素を前記基底状態とする撹拌期間と、補償パルスにより残留直流成分の蓄積を抑制する期間とを合わせたリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記補償パルスは、少なくとも１つの前記撹拌パルスにより、前記表示部の全ての前記画素が同一の前記基底状態となった後に印加され、当該補償パルス印加の前後において前記表示状態が変化しない、
電気泳動表示装置の駆動方法。
【請求項１５】
スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と第２の基板との間に介挿され、少なくとも１色の電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備えた電気泳動表示装置、
を駆動する方法であって、
前記表示部は、第１の領域の画素と第２の領域の画素とから構成され、
前記電気泳動粒子を撹拌する撹拌パルスによって少なくとも１色の前記電気泳動粒子を全て、前記第１の基板に移動させた状態を第１の基底状態、前記第２の基板に移動させた状態を第２の基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記第１の領域にある全ての前記画素が前記第１の基底状態となり、かつ、前記第２の領域にある全ての前記画素が前記第２の基底状態とする撹拌期間と、補償パルスにより残留直流成分の蓄積を抑制する期間とを合わせたリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記補償パルスは、少なくとも１つの前記撹拌パルスにより、前記第１の領域にある全ての前記画素が前記第１の基底状態となり、かつ、前記第２の領域にある全ての前記画素が前記第２の基底状態となった後に印加され、当該補償パルス印加の前後において前記表示状態が変化しない、
電気泳動表示装置の駆動方法。
【請求項１６】
スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と第２の基板との間に介挿され、少なくとも１色の電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備えた電気泳動表示装置、
を駆動する方法であって、
前記電気泳動粒子を撹拌する第１の撹拌パルスによって少なくとも１色の前記電気泳動粒子を全て第１の基板に移動させた状態を第１の基底状態、前記電気泳動粒子を撹拌する第２の撹拌パルスによって少なくとも１色の前記電気泳動粒子を全て前記第２の基板に移動させた状態を第２の基底状態と定義すると、
前記画像更新時の期間は、
全ての前記画素を前記第１の基底状態及び前記第２の基底状態とする撹拌期間からなるリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記リセット期間内では、前記表示部の全ての前記画素が前記第１の基底状態又は前記第２の基底状態に揃うタイミングがあり、前記表示部の全ての前記画素が前記第１の基底状態又は前記第２の基底状態に揃ったタイミングの後に、前記第１の撹拌パルス又は前記第２の撹拌パルスが印加される、
電気泳動表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置及びその駆動方法に関し、特に残像や焼付きを生じさせず、かつ、画像更新時に反転画像（ネガ画像）を表示させない、電気泳動表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
“読む”という行為をストレス無しに行い得る表示装置として、電子書籍や電子新聞などと呼ばれる電子ペーパ表示装置の開発が行われている。この種の電子ペーパ表示装置には、薄型で、軽量で、割れ難く、その上、低消費電力であることが要求される。これらの要求を満たすには、一般に反射型で表示のメモリ性を備える表示媒体が有利であり、電気泳動型素子、電子粉流体型素子、コレステリック液晶素子などが知られている。近年は、２種類以上の帯電粒子を用いた電気泳動型素子が注目されている。以下、電気泳動型素子を用いた表示装置を「電気泳動表示装置」と略すが、本明細書における「電気泳動表示装置」の概念は、電子分流体型素子など、帯電粒子が移動することで表示を行う素子を用いた表示装置を含むものである。
【０００３】
電気泳動表示装置は、帯電粒子が入った液体セル（電気泳動層）を透明電極で挟み、電圧印加に伴う帯電粒子の移動により、表示面の反射率が変化することを基本原理としている。近年は、帯電粒子及び溶媒を充填させたマイクロカプセルが多数敷き詰められたフィルム状の電気泳動層と、ＴＦＴ（Thin Film Transistor）ガラス基板と、を用いたアクティブマトリクス駆動方式の電気泳動表示装置が実用化されている。この電気泳動表示装置は、ＴＦＴガラス基板と、電気泳動表示素子フィルム（電気泳動層）と、対向基板とが、この順に積層されて構成される。そのＴＦＴガラス基板には、マトリクス状に多数配列されたスイッチング素子であるＴＦＴと、各ＴＦＴにそれぞれ接続される画素電極、ゲート線、データ線とが設けられている。また、上記電気泳動表示素子フィルムは、ポリマーのバインダ中に約４０μｍのマイクロカプセルが敷き詰められて形成されたものである。そのマイクロカプセル内部の溶媒中には、正負に帯電した２種類のナノ粒子、すなわちマイナスに帯電した酸化チタン粒子などの白色顔料と、プラスに帯電した炭素粒子などの黒色顔料とが、分散浮遊する状態で封じ込められている。更に、上記対向基板には、基準電位を与える対向電極（共通電極ともいう）が形成されている。
【０００４】
上記のアクティブマトリクス駆動方式の電気泳動表示装置の動作は、画素データに対応した電圧を、画素電極と対向電極との間に印加して、白色顔料と黒色顔料とを上下に移動させることで行う。すなわち、画素電極に正の電圧を印加したときは、負に帯電した白色顔料が画素電極に寄り集まる一方、正に帯電した黒色顔料は対向電極に寄り集まる。したがって、対向電極側を表示面とすると、正の電圧を印加した画素電極に対応する表示画面上の領域（画素）は、黒表示となる。これに対して、画素電極に負の電圧を印加したときは、黒色顔料が画素電極に寄り集まり、白色顔料が対向電極に寄り集まるので、対応する表示画面上の領域（画素）は、白表示となる。また、電圧の印加時間又は電圧の大きさを変えることにより、帯電粒子の移動量を変えられるので、中間調（グレー）表示も可能である（例えば、特許文献１）。このように、画素電極ごとに、印加する電圧を制御することにより、文字や画像等を表示することができる。
【０００５】
しかしながら、電気泳動表示装置では、表示画像を更新するとき、画素電極へ単に次の画像に応じた電圧を印加すると、前の画像の履歴が次の画像に影響することにより、残像として視認されてしまう。このため、例えば、一旦、表示画面の全ての画素で白／黒表示を繰り返したり、次の画像の白黒反転画像を表示したりする、いわゆるリセット期間が設けられ、前の画像履歴を消す工夫が行われている。したがって、画像更新時に画素電極に与える電圧は、所望の表示色に対応する電圧のみではなく、リセット期間の電圧を含み、画像更新中の期間（時間）に対して変化する。この画像更新の開始から終了までに画素電極に印加する一連の電圧を、画像更新時の電圧波形と呼ぶ。
【０００６】
更に、電気泳動表示装置においては、画像更新の繰り返しによって、ＤＣ（Direct Current）成分が蓄積される（残留電荷が生じる）と、残像、焼付き等、表示品質が劣化することが知られている。ＤＣ成分の蓄積を抑制する駆動方法としては、画素電極に与える印加電圧のトータル（時間積分した電圧値）をゼロにする駆動方法がある。トータルのＤＣ成分をゼロにする駆動方法の例が、特許文献２及び特許文献３に開示されている。
【０００７】
特許文献２に開示されている波形の一例を、図６１に示す。図６１の各グラフは、横軸が時間（秒）、縦軸が印加電圧（Ｖ）であり、画像更新時に画素電極に与える電圧波形を示している。図６１の［Ｒ１ Ｒ２］表記は、画像更新前の表示、すなわち初期状態をＲ２とし、画像更新後の表示、すなわち最終状態をＲ１とした符号である。つまり、図６１には、グレー表示を含む４階調の階調間遷移の計１６個の電圧波形が示されている。
【０００８】
以下、［Ｒ１ Ｒ２］表記の具体例を示すと、
［１ １］：黒（グレーレベル１）から黒（グレーレベル１）への遷移
［３ １］：黒（グレーレベル１）から明るいグレー（グレーレベル３）への遷移
［４ １］：黒（グレーレベル１）から白（グレーレベル４）への遷移
となる。
【０００９】
各波形の詳細を、［１ ４］波形を例に説明する。［１ ４］波形は、画素を黒に駆動する＋１５Ｖかつ０．５秒の第１リセットパルスと、画素を白に駆動する−１５Ｖかつ０．５秒の第２リセットパルスと、画素を黒に駆動する＋１５Ｖかつ０．５秒のセットパルスから構成され、グレーレベル４（白）からグレーレベル１（黒）への遷移、すなわち画像更新を達成する。図６１を参照すると、［１ １］、［２ ２］、［３ ３］、［４ ４］の波形は、１度の画像更新で画素に印加する電圧のトータルＤＣがゼロになっている。一方、例えば［１ ４］波形のように、１度の画像更新では、ＤＣ成分に偏りの波形がある。これらの波形について、特許文献２では、複数回の画像更新でトータルＤＣゼロが成立する、と説明されている。
【００１０】
また、特許文献３に開示されている波形の一例を、図６３に示す。図６３には、白から白、ライトグレーからライトグレー、ダークグレーからダークグレー、及び、黒から黒への画像更新に用いる代表的な波形が示されており、Ｒ１，Ｒ２はリセットパルスであり、ＧＤはグレースケール駆動パルスであり、ＥＤは極駆動パルス（画素の光学状態を一方の極光学状態から他方の極光学状態に駆動するパルス）である。特許文献３では、図６３を参照し、画像更新時の各々のグレースケール遷移（中間グレー光学状態から中間グレー光学状態との間、例えば、ライトグレーからライトグレーとの間、又は、ダークグレーからダークグレーとの間）の正味のＤＣ、すなわち、各パルスにおける電圧と時間の積はゼロである、と説明されている。更に、各極遷移（例えば、白から白との間、黒から黒との間）に対して、正味のＤＣは最小になる、と説明されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−２７６７６３号公報
【特許文献２】特表２００８−５０９４４９号公報
【特許文献３】特表２００７−５１２５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の残像や焼付きを防止し表示品質を高める電気泳動表示装置の駆動方法では、画像更新時のリセット期間に、表示画像の反転画像や、次に表示される画像の反転画像が表示され、使用者に不快感を与えてしまうという問題がある。
【００１３】
例えば、特許文献２の図６１に示す駆動例と、図６２に示す表示例とを用いて、リセット期間で表示される反転画像について説明する。図６２は、６×８画素の表示マトリクスにおいて、図６１の波形で画像更新を行った場合の表示画面の変化を作図したものである。図６２［Ａ］にグレーレベルの表現、画像更新前の初期画像、及び、画像更新後の最終画像を示す。ここで、［Ｒ１ Ｒ２］表記は、先述の通り、特許文献２で用いられる階調間遷移を表すものである。なお、黒をＢ（グレーレベル１）と表し、白をＷ（グレーレベル４）と表しており、［４ １］は、黒から白の遷移を表す。
【００１４】
図６２［Ｂ］は、図６１の波形による画像更新の途中経過、第１リセットパルス印加後の０．５秒後の表示画面、及び、第２リセットパルス印加後の１．０秒後の表示画面を示している。図６２［Ｂ］に示すように、第２リセットパルス印加後の１．０秒後の表示画面は、最終画像のほぼ白黒反転画像となる。電気泳動表示装置の表示状態の変化スピード、例えば、白から黒への遷移時間は、液晶表示装置などと比較して緩慢である。そのため、図６２［Ｂ］に示す１．０秒後の白黒反転画像は、前後の変化を含め、十分に人間の目で視認されることになる。これにより、使用者は、画像更新毎に次に表示される画像の反転画像を視認することになり、不快感を与えられることになる。
【００１５】
また、特許文献３の図６３に示す駆動例においては、Ｒ１（リセットパルス）の終了時に、最終画像のほぼ白黒反転画像の表示状態となる。これは、図６３に示すように、Ｒ１の極性が、最終画像を形成するために最後に印加するパルスの逆極性であるために生じる。先述のように、一般に電気泳動表示装置の粒子の移動時間は緩慢であるため、図６３の駆動例においても、使用者は、白黒反転画像を視認することになり、不快感を与えられることになる。
【００１６】
上記のように、反転画像が視認される原因としては、粒子の移動時間が遅いことが一因にあり、また、表示品質を高めるためにリセットパルスが必要であるため、リセット期間に印加される電圧に応じた画像が視認されることにある。しかしながら、表示品質を高めるためトータルＤＣ成分をゼロにすることは、最終遷移と逆の遷移を実行すること、すなわち、セット期間に印加する電圧と逆極性の電圧を、リセット期間において同じ時間印加することである。つまり、単純にトータルＤＣゼロの波形を考案すると、反転画像が生じる結果となる。後述するように、本発明者は、鋭意工夫により、トータルＤＣゼロ、かつ、反転画像が生じない駆動方法を見出し、本発明をなすに至った。
【００１７】
更に、特許文献２の駆動例においては、図６１に示す波形のように、セットパルス及びリセットパルスの極性が表示階調（グレーレベル）で異なる。このため、アクティブマトリクス駆動に適用した場合、画素へ電圧を供給する駆動回路に瞬間的に大きな駆動能力が要求される。例えば、黒から黒［１ １］へ遷移する画素と白から白［４ ４］へ遷移する画素との二つの画素が、同じ電圧供給線によって接続され、スイッチング手段を選択する選択線に順次接続されて隣接する関係にあるとする。このとき、電圧供給線の電位は、リセットパルス供給時は、［１ １］画素には−１５Ｖ、次の［４ ４］画素には＋１５Ｖと、急激な電位変化が要求される。また、セットパルス供給時は、［１ １］画素には＋１５Ｖ、次の［４ ４］画素には−１５Ｖと、同様に急激な電位変化が要求される。駆動回路は、この要求を満たす必要があるが、画面の大型化及び高精細化が進むと、要求される駆動能力も大きくなる。このため、画面の大型化や高精細化に対応するには、急激な電位変化を要求しない波形、すなわち、消費電力を抑えた駆動が必要となる。
【００１８】
［発明の目的］
本発明はかかる問題点に鑑みてなされたものであって、その目的は、駆動波形のトータルとしてＤＣ成分をゼロにし、残像や焼付きを生じさせず、かつ画像更新時に反転画像を表示しない電気泳動表示装置及びその駆動方法を提供することであり、更には、急激な電位変化を要求しない波形により、低消費電力の電気泳動装置及び駆動方法を提供することである。
【課題を解決するための手段】
【００１９】
本発明に係る電気泳動表示装置は、
第１の基板、第２の基板、及び、前記第１の基板と前記第２の基板との間に介挿された電気泳動粒子を有する表示部と、
所定の電圧波形からなる撹拌パルス、補償パルス及びセットパルスを前記電気泳動粒子に印加することにより、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記電圧印加部は、前記撹拌パルスによって前記電気泳動粒子の極性に応じて、前記第１の基板及び前記第２の基板のいずれかに前記電気泳動粒子を移動させた前記表示状態にした後、前記補償パルスによってこの表示状態を変化させることなく前記セットパルス印加後の残留直流成分を抑制するための電圧を印加しておき、前記セットパルスによって前記次画像に更新させる。
【００２０】
本発明に係る電気泳動表示装置の駆動方法は、
第１の基板、第２の基板、及び、前記第１の基板と前記第２の基板との間に介挿された電気泳動粒子を有する表示部と、
所定の電圧波形からなる撹拌パルス、補償パルス及びセットパルスを前記電気泳動粒子に印加することにより、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備えた電気泳動表示装置、
を駆動する方法であって、
前記電圧印加部は、前記撹拌パルスによって前記電気泳動粒子の極性に応じて、前記第１の基板及び前記第２の基板のいずれかに前記電気泳動粒子を移動させた前記表示状態にした後、前記補償パルスによってこの表示状態を変化させることなく前記セットパルス印加後の残留直流成分を抑制するための電圧を印加しておき、前記セットパルスによって前記次画像に更新させる。
【発明の効果】
【００２１】
本発明によれば、反転画像が表示されないため、使用者に負担／不快感を与えることなく、画像更新時に印加される電圧波形のトータルＤＣ成分はゼロであるため、残像や焼付きを生じない高画質の電気泳動表示装置が実現できる。
【図面の簡単な説明】
【００２２】
【図１】実施形態１の電気泳動装置を示す機能ブロック図である。
【図２】実施形態１における表示パネルを示す断面図である。
【図３】実施形態１における表示パネルを示す平面模式図である。
【図４】実施形態１におけるデータドライバを示すブロック図である。
【図５】実施形態１における画素電極への電圧印加タイミングと画素の反射率変化（白から黒）との関係を示すタイミングチャートである。
【図６】実施形態１における画素電極への電圧印加タイミングと画素の反射率変化（白からライトグレー）との関係を示すタイミングチャートである。
【図７】駆動例１−１における画像更新時の電圧波形を示す図である。
【図８】駆動例１−１及び駆動例１−２における画像更新時の表示イメージを示す図である。
【図９】画素の反射率応答特性を示す図である。
【図１０】表示画像の一例を示す図である。
【図１１】駆動例１−１において、図１０の表示画像でＷよりＬＧの電圧波形が２サブフレーム遅れた場合を示すタイミングチャートである。
【図１２】図１１のｓｆｉ期間を時間拡大したタイミングチャートである。
【図１３】駆動例１−２における画像更新時の電圧波形を示す図である。
【図１４】図１３のＴ１付近におけるデータ線の電圧変化を示すタイミングチャートである。
【図１５】駆動例１−３における画像更新時の電圧波形を示す図である。
【図１６】駆動例１−３における画像更新時の表示イメージを示す図である。
【図１７】駆動例１−４における画像更新時の電圧波形を示す図である。
【図１８】駆動例１−４における画像更新時の表示イメージを示す図である。
【図１９】駆動例１−４における画像更新時の電圧波形を示す図である。
【図２０】駆動例１−４における画像更新時の表示イメージを示す図である。
【図２１】補償パルスの幅とセットパルスの幅とが異なる電圧波形の一例を示す図である。
【図２２】駆動例２−１における画像更新時の電圧波形を示す図である。
【図２３】駆動例２−１における画像更新時の表示イメージを示す図である。
【図２４】駆動例２−２における画像更新時の電圧波形を示す図である。
【図２５】駆動例２−２における画像更新時の表示イメージを示す図である。
【図２６】実施形態３の電気泳動装置を示す機能ブロック図である。
【図２７】実施形態３における表示部の画素を画素ａ群と画素ｂ群とにわけるパターン図である。
【図２８】駆動例３−１における画像更新時の画素ａの電圧波形を示す図である。
【図２９】駆動例３−１における画像更新時の画素ｂの電圧波形を示す図である。
【図３０】駆動例３−１、駆動例４−４、駆動例５−１における画像更新時の表示イメージを示す図である。
【図３１】駆動例３−２における画像更新時の画素ａの電圧波形を示す図である。
【図３２】駆動例３−２における画像更新時の画素ｂの電圧波形を示す図である。
【図３３】駆動例３−２における画像更新時の表示イメージを示す図である。
【図３４】実施形態４の電気泳動装置を示す機能ブロック図である。
【図３５】実施形態４におけるデータドライバを示すブロック図である。
【図３６】電圧値に対する電気泳動素子の反射率応答特性を示す図である。
【図３７】駆動例４−１における画像更新時の電圧波形を示す図である。
【図３８】駆動例４−１、駆動例４−２における画像更新時の表示イメージを示す図である。
【図３９】駆動例４−２における画像更新時の電圧波形を示す図である。
【図４０】駆動例４−３における画像更新時の電圧波形を示す図である。
【図４１】駆動例４−３における画像更新時の表示イメージを示す図である。
【図４２】駆動例４−４を駆動例４−１に適用したときの画像更新時の電圧波形を示す図である。
【図４３】駆動例４−４を駆動例４−１に適用したときの画像更新時の電圧波形を示す図である。
【図４４】駆動例４−５における画像更新時の画素ａの電圧波形を示す図である。
【図４５】駆動例４−５における画像更新時の画素ｂの電圧波形を示す図である。
【図４６】駆動例４−６における画像更新時の画素ａの電圧波形を示す図である。
【図４７】駆動例４−６における画像更新時の画素ｂの電圧波形を示す図である。
【図４８】駆動例５−１における画像更新時の画素ａの電圧波形を示す図である。
【図４９】駆動例５−１における画像更新時の画素ａの電圧波形を示す図である。
【図５０】駆動例５−１における特徴的なデータ線の電圧変化を示すタイミングチャートである。
【図５１】実施形態５における駆動波形を示す図である。
【図５２】構成例６−１における電気泳動装置を示す機能ブロック図である。
【図５３】駆動例６−１−１における画像更新時の対向電極電位と表示階調毎の画素電極電位とを示すタイミングチャートである。
【図５４】駆動例６−１−１’における画像更新時の対向電極電位と表示階調毎の画素電極電位とを示すタイミングチャートである。
【図５５】駆動例６−１−２における画像更新時の対向電極電位と表示階調毎の画素電極電位とを示すタイミングチャートである。
【図５６】構成例６−２における電気泳動装置を示す機能ブロック図である。
【図５７】駆動例６−２−１における画像更新時の対向電極電位と表示階調毎の画素電極電位とを示すタイミングチャートである。
【図５８】構成例６−３における電気泳動装置を示す機能ブロック図である。
【図５９】駆動例６−３−１における画像更新時の対向電極電位と画素ａの表示階調毎の画素電極電位とを示すタイミングチャートである。
【図６０】駆動例６−３−１における画像更新時の対向電極電位と画素ｂの表示階調毎の画素電極電位とを示すタイミングチャートである。
【図６１】特許文献２に記載の画像更新時の電圧波形を示す図である。
【図６２】図６１の波形に従い作図した表示画面の変化を示す図である。
【図６３】特許文献３に開示された駆動タイミングを示す図である。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照しながら、本発明を実施するための形態（以下「実施形態」という。）について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いる。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。
【００２４】
＜実施形態１＞
［構成の説明］
以下、図面を参照し、本発明の実施形態１の電気泳動表示装置の構成について説明する。
【００２５】
図１は、本実施形態１の電気泳動表示装置の全体構成を表すブロック図である。図１に示すように、本実施形態１の電気泳動表示装置は、表示コントローラ８０、画像メモリ８１、表示パネル７０等を備える。表示コントローラ８０は、電源回路８２、タイミングコントローラ８３、データ変換回路８４、読み出し回路８５、書き込み回路８６等を有し、入力される画像データを処理し、表示データ２００、制御信号２１０及び各種電源電圧２２０を出力する、表示パネル７０は、画像メモリ８１とＭ行Ｎ列のマトリクス状に配列された画素１００とを、表示コントローラ８０の出力に応じて、所望の表示状態にする。
【００２６】
表示パネル７０は、Ｍ行Ｎ列の画素１００から構成される表示部９０と、各画素１００に対応する画素電極（図示なし）に印加する電圧の配線となる少なくともＮ本のデータ線Ｄｎ（ｎ＝１，２，…，Ｎ）と、各画素１００に対応するスイッチング手段（図示なし）をＯＮ／ＯＦＦさせる配線となる少なくともＭ本のゲート線Ｇｍ（ｍ＝１，２，…，Ｍ）と、対向電極の電位ＶＣＯＭ（以下、単に「ＶＣＯＭ」という。）が入力される共通電極（図示なし）と、各データ線Ｄｎへ表示データに応じた電圧を供給するデータドライバ１５０と、各ゲート線Ｇｍへスイッチング手段をＯＮ／ＯＦＦさせる電圧を供給するゲートドライバ１４０と、を備える。
【００２７】
以下、表示パネル７０の詳細構成について、図２に示す表示部９０の断面図、図３に示す表示パネル７０の平面上の模式図を用いて説明する。
【００２８】
図２は、表示部９０のｍ行における断面図であり、ＴＦＴガラス基板１０２と、電気泳動層１１０と、対向基板１２０とが、この順序で積層した積層構造で形成される。
【００２９】
ＴＦＴガラス基板１０２には、スイッチング素子として機能するＴＦＴと、各ＴＦＴにそれぞれ接続される画素電極、ゲート線、データ線、ストレージ電極が設けられる。具体的には、表示部のｍ行ｎ列からｍ行ｎ＋２列にかけて、ＴＦＴ１０４−ｍｎ、ＴＦＴ１０４−ｍ（ｎ＋１）、ＴＦＴ１０４−ｍ（ｎ＋２）が設けられ、これらのＴＦＴに接続するゲート線Ｇｍ、データ線Ｄｎ，Ｄ（ｎ＋１），Ｄ（ｎ＋２）、画素電極１０６−ｍｎ，１０６−ｍ（ｎ＋１），１０６−ｍ（ｎ＋２）、ストレージ電極１０８−ｍｎ，１０８−ｍ（ｎ＋１），１０８−ｍ（ｎ＋２）が設けられる。また、ストレージ電極１０８−ｍｎ，１０８−ｍ（ｎ＋１），１０８−ｍ（ｎ＋２）とストレージ線ＣＳｍとの間に、それぞれストレージ容量（符号省略）が形成されている。
【００３０】
電気泳動層１１０は、例えば、ポリマーのバインダ１１２の中にマイクロカプセル１１４が敷き詰められて形成される。一般的に、このマイクロカプセル１１４の各々は、電気泳動表示装置の画素電極の寸法より小さい。図２では、１つの画素電極に対して、２つのマイクロカプセルが対応するように示しているが、これは説明の便宜上であり、これに限るものではない。マイクロカプセル１１４の内部には溶媒１１６が注入されている。その溶媒１１６中に、ナノレベルの大きさの、マイナスに帯電された白色顔料（白色粒子、例えば、酸化チタン）１１７と、プラスに帯電された黒色顔料（黒色粒子、例えば、炭素）１１８とが、無数浮遊せしめられている。
【００３１】
対向基板１２０は、ＴＦＴガラス基板１０２の各画素電極１０６−ｍｎ，１０６−ｍ（ｎ＋１），１０６−ｍ（ｎ＋２）と対向する一枚の対向電極１２２が透明プラスチック基板１２４（例えば、ＰＥＴ：Poly Ethylene Terephthalate）に貼り付けられて形成される。
【００３２】
図２のように構成される表示部９０においては、各画素電極１０６−ｍｎ，…と対向電極１２２との間に電圧を印加することで、電気泳動層１１０のマイクロカプセル１１４内の帯電粒子（白色顔料１１７、黒色顔料１１８）が移動し、表示面の反射率が変化する。したがって、各画素電極１０６−ｍｎ，１０６−ｍ（ｎ＋１），１０６−ｍ（ｎ＋２）と対応する領域に、それぞれ画素１００−ｍｎ、画素１００−ｍ（ｎ＋１）、画素１００−ｍ（ｎ＋２）が形成される。
【００３３】
図３は、図２に示す表示部９０の詳細構成を平面上に示すものであり、特に電気的な接続関係を示す模式図である。Ｍ行Ｎ列のマトリクス状に配列された画素群のうち、図３においては、ｍ行ｎ列（ｍ＝１，２，…，Ｍ−１、ｎ＝１，２，…，Ｎ−２）からｍ＋１行ｎ＋２列の構成を示しているが、図示されていない画素も同様の構成である。
【００３４】
図３に示すように、ＴＦＴ１０４−ｍｎ等を介して画素電極１０６−ｍｎ等へ表示データに対応した電圧を供給するデータ線が、列方向に沿って、データ線Ｄｎ、データ線Ｄｎ＋１、データ線Ｄｎ＋２のように列毎に配置される。また、行方向に沿っては、ＴＦＴを制御するゲート線が、ゲート線Ｇｍ、ゲート線Ｇｍ＋１のように、行毎に配置される。更に、ストレージ電極１０８−ｍｎ等（図中の符号を省略）との間にストレージ容量を形成するストレージ線も、ストレージ線ＣＳｍ、ストレージ線ＣＳｍ＋１のように、行毎に配置される。なお、各ストレージ線は、図２に示すように互いに接続され、共通電位Ｖｓｔが与えられる。一般的に、共通電位Ｖｓｔは対向電極と同電位のＶＣＯＭを与えるように構成する。
【００３５】
ゲートドライバ１４０は、図１に示す表示コントローラ８０から供給される制御信号２１０に含まれるスタート信号、クロック信号、イネーブル信号等により、１水平期間毎に、ゲート線Ｇ１，Ｇ２，…，ＧＭに電圧パルスを順次供給し、各ゲート線と接続するＴＦＴを１行毎にイネーブル期間ＯＮさせる機能を備える。なお、１水平期間はクロック信号により決定され、イネーブル期間はイネーブル信号により決定される。
【００３６】
データドライバ１５０は、表示コントローラ８０から供給される制御信号２１０に含まれる各種信号、及び、表示データ２００に応じた電圧を、各データ線Ｄ１，Ｄ２，…，ＤＮに供給する機能を備える。データドライバ１５０の構成の一例を図４に示す。
【００３７】
データドライバ１５０は、例えば、シフトレジスタ１５１、サンプリングレジスタ１５２、ラッチ１５３、デコーダ１５４、レベルシフタ／バッファ１５５より構成され、以下のように動作する。
【００３８】
シフトレジスタ１５１にクロックが入力された状態で、スタート信号が入力されると、シフトレジスタ１５１は、クロックに同期して、サンプリングレジスタ１５２に対して、順次サンプリング信号を出力する。サンプリングレジスタ１５２では、このサンプリング信号に応じて、順次表示データが取り込まれ保持される。１行分の表示データが保持された後、ラッチ１５３にラッチ信号を送ると、サンプリングレジスタ１５２が保持していた表示データが一斉にラッチ１５３に取り込まれる。次にデコーダ１５４に出力制御信号を送ると、ラッチ１５３に入った表示データは、デコーダ１５４に取り込まれ、デコードされた信号がレベルシフタ／バッファ１５５に一斉に出力される。レベルシフタ／バッファ１５５では、デコードされた信号に応じて、＋Ｖ，０，−Ｖのいずれかの電圧が選択され、バッファを介してデータ線Ｄ１，Ｄ２，…，ＤＮへ、各々＋Ｖ，０，−Ｖのうち選択された電圧が出力される。
【００３９】
データ線Ｄ１，Ｄ２，…，ＤＮに入力された電圧（＋Ｖ／０／−Ｖ）は、ゲートドライバ１４０から電圧パルスが入力されたゲート線（例えば、図３のＧｍ）に属する画素電極（１０６−ｍ１，１０６−ｍ２，・・・，１０６−ｍＮ）へＴＦＴ（１０４−ｍ１，１０４−ｍ２，・・・，１０４−ｍＮ）を介して書き込まれる。つまり、ｍ行の画素電極への電圧書き込みがなされる。また、このｍ行目の書き込み期間（水平期間）で、表示コントローラ８０からは、次の行（ｍ＋１行）分の表示データがデータドライバ１５０へ出力され、ラッチ１５３に取り込まれる。そして、ゲート線Ｇｍの電圧変化によってｍ行のＴＦＴがＯＦＦした後（イネーブル期間の終了後）、データ線にはｍ＋１行の表示データに対応した電圧が入力され、ゲート線Ｇｍ＋１へ電圧パルスが入力されると、ｍ＋１行の画素電極への電圧書き込みがなされる。この動作を繰り返し、表示部９０の全ての画素電極への電圧書き込みが順次に行われていく。なお、画素電極の電圧は、ＴＦＴがＯＦＦした後も、並列に接続されたストレージ容量により一定期間保持される。
【００４０】
以上のように、画素電極へ表示データに応じた電圧が書き込まれる。前述した画素電極への電圧書き込みの手段の構成は、従来のアクティブマトリクス駆動の液晶表示装置とほぼ同様であり、例えば、液晶表示装置用のゲートドライバを適用することも可能である。しかしながら、電気泳動表示装置では、帯電粒子の移動速度によって画素の表示状態の変化スピードが決定され、この変化スピードは、液晶表示装置の画素の変化スピードと比較するとかなり緩慢である。このため、一般の液晶表示装置が１フレーム期間（全ての画素電極へ１回電圧書き込みを行う期間）で画像更新を行うのに対して、電気泳動表示装置では画像更新に複数フレーム期間が必要となる。以後、画像更新に必要となる複数フレーム期間の各々のフレームを、サブフレーム（１垂直期間）と呼ぶ。
【００４１】
電気泳動表示装置において、複数サブフレームに渡って画素の表示状態が変化する具体例を図５及び図６に示す。図５及び図６は、横軸を時間としたデータ線Ｄｎ、ゲート線Ｇｍ、（ゲート線Ｇｍ＋１）、画素電極１０６−ｍｎの電圧変化（縦軸）と、それらに伴う、画素１００−ｍｎの反射率変化を示す図である。図中の＋Ｖは正の電圧（例えば＋１５Ｖ）、−Ｖは負の電圧（例えば−１５Ｖ）であり、また、対向電極（ＶＣＯＭ）には０Ｖを与え（図示なし）、黒粒子（図示なし）は正に帯電し、白粒子（図示なし）は負に帯電している。
【００４２】
図５は、サブフレームｓｆ１からｓｆｋにおける電圧書き込みで、画素１００−ｍｎを白表示状態（Ｗ）から黒表示状態（Ｂ）に変化させる例である。このため、ｔ０では、白粒子は表示面側である対向電極１２２側に留まり、黒粒子は画素電極１０６−ｍｎ側に留まっている。ｔ０からサブフレームｓｆ１が始まり、ゲート線Ｇ１，Ｇ２に順次電圧パルスが入力される（図示なし）。ｔ１において、ゲート線Ｇｍの電圧が立ち上がり、ＴＦＴ１０４−ｍｎがＯＮすると、画素電極１０６−ｍｎへデータ線Ｄｎの電圧（＋Ｖ）が書き込まれる。書き込まれた画素電極１０６−ｍｎの電圧は、ゲート線Ｇｍの電圧が立ち下がり、ＴＦＴがＯＦＦした後も、前述のようにストレージ容量により保持される。この結果、ｔ１から、対向電極１２２に対して画素電極１０６−ｍｎに正の電圧＋Ｖが印加され、対向電極１２２側に留まっていた負に帯電した白粒子が画素電極１０６−ｍｎ側に、画素電極１０６−ｍｎ側に留まっていた正に帯電した黒粒子が対向電極１２２側に移動を始め、画素１００−ｍｎの反射率が低下し始める。しかし、ゲート線Ｇｍが次に立ち上がるサブフレームｓｆ２のｔ２までの期間（例えば、１６．６ｍｓ）では、所望の反射率（Ｂ）が得られない。このため、以降のサブフレームｓｆ２，ｓｆ３，・・・，ｓｆ（ｋ−１）で、所望の反射率（Ｂ）を得られるまで、画素電極１０６−ｍｎへ正の電圧＋Ｖを書き込み続ける。これより、＋Ｖ印加による各粒子の移動が継続され、画素１００−ｍｎの反射率が低下し続ける。サブフレーム期間ｓｆ（ｋ−１）の電圧の書き込みにより、所望の反射率（Ｂ）が得られた後は、電圧印加による粒子の移動を止めるために、画素電極１０６−ｍｎに０Ｖを書き込む。
【００４３】
上記のように、画素を所望の表示状態にするために、複数のサブフレームをかけて電圧を書き込む方法は、画素を中間調（グレー）表示状態にすることが可能である。図６は、サブフレームｓｆ１からｓｆｋにおける電圧書き込みで、画素１００−ｍｎを白表示状態（Ｗ）からライトグレー表示状態（ＬＧ）に変化させる例である。図５と同様に、ｔ０からサブフレームｓｆ１が始まり、ｔ１から画素電極１０６−ｍｎに正の電圧＋Ｖを書き込み、粒子の移動に伴い画素１００−ｍｎの反射率が低下し始める。サブフレームｓｆ２のｔ２においても、所望の反射率（ＬＧ）が得られないため、正の電圧＋Ｖを書き込み、更に画素１００−ｍｎの反射率を低下させる。次のｔ３においては、所望の反射率（ＬＧ）が得られるため、データ線ＤｎからＴＦＴを介して０Ｖを書き込み、粒子の移動を止める。以降のサブフレームｓｆ４，ｓｆ５，・・・，ｓｆｋでは、画素電極１０６−ｍｎに０Ｖを書き込み続け、粒子を移動させない。このため反射率（ＬＧ）が維持される。このようにして、画素１００−ｍｎを所望の表示状態であるライトグレー表示状態（ＬＧ）とすることが可能である。
【００４４】
画素１００−ｍｎを黒表示状態（Ｂ）から白表示状態（Ｗ）に変化させるには、図５で印加した正の電圧＋Ｖを負の電圧−Ｖとすればよい。なお、図５及び図６に示すように、画素電極１０６−ｍｎの電圧は、厳密には、ＴＦＴのＯＦＦ時に生じる電圧低下（フィード・スルー電圧）と、保持期間においてリーク電流によって共通電極電圧に向かう緩やかな電圧変化とがある。フィード・スルー電圧に対しては、対向電極１２２の電圧を調整し、画素電極１０６−ｍｎと対向電極１２２の間には、データドライバ出力と同電圧の＋Ｖ，０，−Ｖが印加されるようにする。リーク電流に対しては、ＴＦＴをダブルゲート構造とすることや、十分大きなストレージ容量を設けることで、電圧変化を最小に抑える。
【００４５】
また、図５及び図６において、データ線Ｄｎの電圧は、ｎ列すべての画素が、画素１００−ｎｍと同じ表示状態へ変化するように図示しているが、これは説明の便宜上であり、各サブフレーム内で任意の画素に対応する期間、任意の電圧（＋Ｖ／０／−Ｖ）とすることで、任意の状態へ変化させることが可能である。
【００４６】
上述のように、実施形態１の電気泳動表示装置は、画素電極に複数のサブフレームに渡って、＋Ｖ，０，−Ｖのうちいずれかの電圧を書き込み、所望の画素を所望の表示状態とするように構成されている。したがって、図１に示す表示コントローラ８０は、各サブフレーム期間で繰り返し、ゲートドライバ１４０及びデータドライバ１５０へ所定のタイミング信号（制御信号２１０）を出力する機能と、サブフレームｓｆ１，ｓｆ２，・・・，ｓｆｋに応じて、所望の表示階調に必要となる電圧が、データドライバ１５０から出力されるように表示データ２００を生成し出力する機能とを備える。このため、表示コントローラ８０は、タイミングコントローラ８３に、サブフレームを数えるカウンタと、データ変換回路８４に、各表示階調に対してサブフレーム順に出力する電圧データを備え（例えば、ルックアップテーブル（ＬＵＴ）として備える）、画像メモリ８１に格納された画像データからサブフレーム毎に各画素データを読み出し、画素データが指定する表示階調とサブフレームのカウント値から、先述の電圧データを利用し、画素電極に書き込む電圧（＋Ｖ／０／−Ｖ）を選択する。更に、選択された電圧（＋Ｖ／０／−Ｖ）に応じて、データドライバ仕様に合わせた符号化（例えば、２ｂｉｔ：＋Ｖ＝０１，０＝００，−Ｖ＝１０）を行い、表示データ２００として、データドライバ１５０へ出力する。
【００４７】
なお、表示コントローラ８０、画像メモリ８１、ゲートドライバ１４０及びデータドライバ１５０が特許請求の範囲に記載の「電圧印加部」の一例に相当する。同様に、ＴＦＴガラス基板１０２が「第１の基板」の一例に相当し、対向基板１２０が「第２の基板」の一例に相当する。
【００４８】
［駆動方法の説明］
以下、本実施形態１の特徴的な駆動方法について、図を参照し説明する。なお、本明細書においては、電圧波形を説明するにあたり、画素への印加電圧とは、対向電極に対する画素電極の電圧であり、正の印加電圧とは対向電極より画素電極の電位が高いことを意味し、負の印加電圧とは対向電極より画素電極の電位が低いことを意味し、０Ｖの印加電圧とは対向電極と画素電極が等電位であることを意味する。また、画素に印加する電圧波形とは、図５及び図６を用いて説明したように、サブフレーム毎に画素電極に書き込む電圧（＋Ｖ／０／−Ｖ）を連続的に表現したものであり、先述の表示コントローラが備える表示階調毎の電圧データともいえる。したがって、画素に印加する電圧波形の印加時間の最小単位は、１サブフレーム期間である。なお、画素への印加電圧＋Ｖ，−Ｖは、極性が異なるが、大きさは同じ電圧に設定されている。
【００４９】
本実施形態１の駆動方法は、表示部の全ての画素が白又は黒の基底状態となった後に、画像更新時に画素電極に印加する電圧波形のトータルＤＣ成分をゼロにする補償パルスを印加することを特徴とする駆動方法である。
【００５０】
［駆動例１−１］
画像更新時の駆動方法について、図７に示す画素に印加する電圧波形と、図８に示す表示イメージを用いて説明する。図７に示すように、画像更新期間は、前の画像を消去するリセット期間（Ｔ０〜Ｔ３）と、画像を書き込むセット期間（Ｔ３〜Ｔ４）から構成される。図７（ａ）は、画像更新において、次にＷ（白）を表示する画素に印加する電圧波形である。図７（ｂ）は、画像更新において、次にＬＧ（ライトグレー）を表示する画素に印加する電圧波形である。図７（ｃ）は、画像更新において、次にＤＧ（ダークグレー）を表示する画素に印加する電圧波形である。図７（ｄ）は、画像更新において、次にＢ（黒）を表示する画素に印加する電圧波形である。
【００５１】
図７及び図８に示す駆動例は、リセット期間の終了時において、表示部の全ての画素を黒表示（黒の基底状態）とし、セット期間において所望の画素を、−Ｖの電圧印加によって、反射率が高くなる状態へと変化させる駆動方法である。
【００５２】
図７に示す電圧波形では、リセット期間のＴ０〜Ｔ２において、表示画像消去及び粒子の撹拌のために、負の撹拌パルス１１に続き、正の撹拌パルス１０を全画素に印加する。ここで、撹拌パルスとは、粒子の撹拌に必要なパルス幅ｐｗ１の期間、負の電圧（負の撹拌パルスの場合）又は正の電圧（正の撹拌パルスの場合）を印加し続ける電圧波形のことである。
【００５３】
ここで、正負の撹拌パルスに共通するパルス幅ｐｗ１について、図９を用いて説明する。図９［Ａ］は、白状態の画素に、正の電圧＋Ｖ（例えば、＋１５Ｖ）を印加したときの反射率の応答特性を示す。図９［Ｂ］は、黒状態の画素に、負の電圧−Ｖ（例えば、−１５Ｖ）を印加したときの反射率の応答特性を示す。図９［Ａ］に示すように、画素電極に正の電圧＋Ｖを与えると、白粒子は画素電極側に移動し、黒粒子は対向電極側へ移動するため、画素の反射率は、印加時間に応じて低くなるが、ある程度の印加時間が経過すると粒子の移動は収束していき、単位時間あたりの反射率変化は少なくなる。図９［Ｂ］に示すように、画素電極に負の電圧を与えた場合は、黒粒子は画素電極側に移動し、白粒子は対向電極側へ移動するため、画素の反射率は、印加時間に応じて高くなるが、同様に印加時間の経過に従い単位時間あたりの反射率変化は少なくなる。このように、反射率変化が少なくなると、電圧印加を続けても、人間の目では表示色としての識別ができなくなる。この識別ができなくなった状態を、本明細書においては、白又は黒の基底状態と呼ぶ。
【００５４】
撹拌パルスのパルス幅ｐｗ１は、黒又は白の表示状態から白又は黒の基底状態に至る時間で決定する。ここで、厳密には、反射率の応答特性は、正電圧と負電圧で対称性に欠け、基底状態に達する時間は、白→黒（ｐｗ１＿ｂ）と、黒→白（ｐｗ１＿ｗ）で異なる。そこで、図７に電圧波形を示す本駆動例の場合は、後に説明する補償パルスとの関連上、白表示の状態から、＋Ｖの電圧印加によって、黒表示の状態（黒の基底状態）となるために必要となる時間（ｐｗ１＿ｂ）を、ｐｗ１として適用することが好ましい。
【００５５】
上記のように、リセット期間のＴ０〜Ｔ２において印加されるパルス幅ｐｗ１の負の撹拌パルス１１、及び、正の撹拌パルス１０によって、表示部の全ての画素が図８に示すように、Ｔ１で白表示となった後、Ｔ２では黒表示となる。なお、本明細書で表示イメージは、図８に示すように表示部を８×８の画素で表現するが、これは説明の便宜上であり、表示部の画素数はこれに限定されるものではない。
【００５６】
次に、リセット期間Ｔ２〜Ｔ３において、図７に示すように、直前の撹拌パルスと同極性の正の補償パルス２０を印加する。ここで、補償パルスとは、画像更新期間の電圧印加によるＤＣ成分の蓄積を抑制するために印加する負の電圧（負の補償パルスの場合）又は正の電圧（正の補償パルスの場合）を、印加し続ける電圧波形のことである。本駆動例で、補償パルスは、図７（ａ）〜図７（ｄ）に示す各々の電圧波形のトータルＤＣ成分をゼロにするように印加する。図７に示す本駆動例では、Ｔ０〜Ｔ２間のトータルＤＣ成分は０であり、セット期間では、表示階調に応じてパルス幅ｓｐｗの負のセットパルス４１を印加する。このため、パルス幅ｓｐｗの正の補償パルスを印加すれば、電圧波形のトータルＤＣ成分はゼロになる。
【００５７】
具体的には、Ｗ（白）を表示する画素に印加する電圧波形：図７（ａ）では、セットパルスの幅はＷｓｐｗであるため、パルス幅Ｗｓｐｗの正の補償パルス２０を印加する。ＬＧ（ライトグレー）を表示する画素に印加する電圧波形：図７（ｂ）では、セットパルスの幅はＬＧｓｐｗであるため、パルス幅ＬＧｓｐｗの正の補償パルス２０を印加する。ＤＧ（ダークグレー）を表示する画素に印加する電圧波形：図７（ｃ）では、セットパルスの幅はＤＧｓｐｗであるため、パルス幅ＤＧｓｐｗの正の補償パルス２０を印加する。Ｂ（黒）を表示する画素に印加する電圧波形：図７（ｄ）では、セットパルスの幅は０であるため、正の補償パルス２０のパルス幅も０となり、すなわち、補償パルスを印加しない。
【００５８】
これらから分かるように、撹拌パルスはｐｗ１の期間、特定の極性の電圧が印加し続けられる。一方、本実施形態１の補償パルスは、表示階調に応じて印加される期間が変化するため、ｐｗ１の期間で見ると、特定の極性の電圧が印加し続けられる場合もあり、特定の極性の電圧が短期間印加されそれ以外の期間は０Ｖの場合もあり、また、０Ｖが印加し続けられる場合もある。
【００５９】
上記のように、リセット期間Ｔ２〜Ｔ３では、表示階調に対応したパルス幅の正の補償パルス２０を印加するが、Ｔ２の時点で、直前の正の撹拌パルス１０により、全ての画素が黒表示の状態（黒の基底状態）となっているため、正の補償パルス２０による表示状態の変化は視認されない。つまり、図８に示すように、Ｔ２からＴ３に至るまでの表示部は、Ｔ２と同じく、全ての画素が黒表示の状態である。
【００６０】
最後に、セット期間（Ｔ３〜Ｔ４）において、表示階調に対応したパルス幅の負のセットパルス４１を印加する。この期間で、所望の画素が所望の階調表示の状態となり、図８のＴ４に示すように画像更新が完了する。
【００６１】
以上のように、図７に示す電圧波形で画像更新を行うことで、図８に示すように更新画像の反転画像表示を防ぐことができる。これは、既に説明したように、撹拌パルスによって基底状態となった後に、撹拌パルスと同極性で補償パルスを印加することで、補償パルスによる反転表示を視認させないためである。この概念によれば、例えば、図７（ｃ）において、パルス幅ＤＧｓｐｗの正の補償パルス２０をＴ２のタイミングで印加しているが、必ずしもＴ２で印加する必要はなく、パルス幅ＤＧｓｐｗが許容される範囲のＴ２〜Ｔ３間において、任意のタイミングで印加することも可能である。
【００６２】
また、特に説明していないが、各表示階調において、撹拌パルスを同じタイミングで印加していること、すなわち、全ての画素の表示状態を変化させるタイミングも、反転表示を視認させない要素である。しかしながら、撹拌パルスの印加タイミングについても、厳密に同じタイミング、すなわち、同じサブフレームから印加開始される必要はなく、サブフレーム期間の設計にもよるが、数サブフレームの違い（〜３０ｍｓ程度の違い）は、人間の視覚特性から許容される。
【００６３】
ただし、低消費電力化のためには、撹拌パルスの印加タイミングを許容範囲で調整する場合でも、表示階調間で、正の撹拌パルス１０と負の撹拌パルス１１とが重ならないことが必要である。同サブフレーム内で、表示階調間で正／負の印加パルスが重なると、表示画像のパターンによっては、データ線の電圧を急激に変化させる必要が生じ、データドライバに高い電流駆動能力が求められるからである。
【００６４】
具体例を、図１０に示す更新後の表示パターンと、図１１に示すタイミングチャートを用いて説明する。図１０は画素の表示階調とデータ線及びゲート線との関係を示し、表示パターンはゲート線Ｇｍ行まで白を表示し、ゲート線Ｇｍ＋１からライトグレーを表示する。図１１は、Ｗ（白）を表示する電圧波形（図７（ａ））に対して、ＬＧ（ライトグレー）を表示する電圧波形（図７（ｂ））が、２サブフレーム遅れたときのゲート線Ｇｍ，Ｇｍ＋１、データ線Ｄｎの電圧を示すタイミングチャートである。図１１に示すように、Ｔ１以降、Ｗの電圧波形では、正の撹拌パルス１０を印加するため、＋Ｖとなるが、ＬＧの電圧波形では負の撹拌パルスの印加中であり、−Ｖである。したがって、サブフレームｓｆｉの間、データ線Ｄｎの電圧は、図１０に示すＷの画素行では＋Ｖ、ＬＧの画素行では−Ｖと変化する。この電圧変化は、Ｗの画素への書き込み期間と、ＬＧの画素への書き込み期間との間、すなわち、ゲート線Ｇｍ，Ｇｍ＋１のイネーブル期間の間に完了させる必要があり、ｔｉタイミング付近でデータ線を＋Ｖから−Ｖにする大電流が必要となる。なお、サブフレームｓｆｉの開始時と終了時に、データ線Ｄｎの−Ｖから＋Ｖへの変化が生じるが、これらについては、図１２に示すように、垂直ブランキング期間を利用して、−Ｖから０Ｖ、０Ｖから＋Ｖの電圧変化に分けることが可能である。
【００６５】
以上のように、表示階調間での正／負の印加パルスに重なりがなければ、データ線の電圧変化は、＋Ｖと０Ｖ、又は、−Ｖと０Ｖの変化で済み、先述の＋Ｖと−Ｖの変化に必要な電流の半分で済む。つまり、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調が存在しないように設計する必要がある。
【００６６】
以上、図７の電圧波形で駆動することにより、画像更新時は、図８に示すように表示状態が変化し、更新画像の反転画像が表示されることがなく、かつ、電圧波形のトータルＤＣ成分はゼロとなる。反転画像が表示されないため、使用者に負担を与えることなく、画像更新時に印加される電圧波形のトータルＤＣ成分はゼロであるため、残像や焼付きを生じない高画質の電気泳動表示装置が実現できる。
【００６７】
更に、本駆動例１−１では、画像更新時に全ての表示階調に与える電圧波形（具体例：図７）の波形間において、＋Ｖを与えるタイミングと−Ｖを与えるタイミングとが重なることがない。このため、データ線が短時間に大きく電圧変化（例えば＋Ｖから−Ｖ）することがなく、データドライバの駆動能力を抑えることが可能であり、低消費電力化及び低コスト化が可能となる。
【００６８】
［駆動例１−２］
駆動例１−１では、図７に示すように画素に印加する各電圧パルスは、電圧印加後に０Ｖの状態をとるパルスとして示した。しかし、本実施形態１の駆動方法において、必ずしも、各電圧パルスが、電圧印加後に０Ｖの状態をとる必要はない。したがって、例えば、図１３に示す電圧波形による駆動も可能である。
【００６９】
図１３に示す電圧波形は、図７（駆動例１−１）に示す各電圧パルス間の０Ｖ状態を省いた電圧波形である。したがって、図７と同様に、リセット期間のＴ０〜Ｔ１で、全ての画素へパルス幅ｐｗ１の負の撹拌パルス１１を印加する。続いて、Ｔ１から正の撹拌パルス１０Ａを印加するが、本駆動例の撹拌パルスは、補償パルスの機能を含んだパルスとなり、パルス幅が駆動例１−１（図７）と異なる。本駆動例の正の撹拌パルス１０Ａのパルス幅は、負の撹拌パルスのパルス幅ｐｗ１に、セット期間で表示階調に応じて印加されるセットパルスのパルス幅ｓｐｗが加算されたものとなり、以下のように決定される。
撹拌パルス１０Ａのパルス幅＝ｐｗ１＋ｓｐｗ
【００７０】
すなわち、図１３（ａ）に示す通りＷ（白）を表示する画素に印加する電圧波形では、撹拌パルス１０Ａのパルス幅はｐｗ１＋Ｗｓｐｗとなる。図１３（ｂ）に示す通りＬＧ（ライトグレー）を表示する画素に印加する電圧波形では、撹拌パルス１０Ａのパルス幅はｐｗ１＋ＬＧｓｐｗとなる。図１３（ｃ）に示す通りＤＧ（ダークグレイ）を表示する画素に印加する電圧波形では、撹拌パルス１０Ａのパルス幅はｐｗ１＋ＤＧｓｐｗとなる。図１３（ｄ）に示す通りＢ（黒）を表示する画素に印加する電圧波形では、撹拌パルス１０Ａのパルス幅はｐｗ１＋０（Ｂｓｐｗ＝０）となる。
【００７１】
上記の撹拌パルス１０Ａの印加による画素の表示状態の変化は、まず、Ｔ１からＴ２の期間（ｐｗ１）で、全ての画素が黒表示の状態（黒の基底状態）となる。このため、続くＴ２以降の電圧印加による表示状態の変化は視認されず、全画素が黒表示の状態がＴ３まで続く。
【００７２】
Ｔ３からＴ４のセット期間では、駆動例１−１（図７）と同様に表示階調に対応したパルス幅の負のセットパルス４１を印加し、所望の画素を所望の階調表示の状態にする。
【００７３】
以上のように、駆動例１−１（図７）から、各電圧パルスの印加後の０Ｖを省いた本駆動例の電圧波形においても、各経過タイミング（Ｔ０，Ｔ１，・・・，Ｔ４）の表示イメージは、駆動例１−１と同じ図８に示す表示イメージとなる。したがって、本駆動例においても、電圧波形のトータルＤＣ成分が０、かつ、反転画像が表示されない駆動が実現できる。
【００７４】
なお、本駆動例の画素へ印加する電圧波形（図１３）では、例えば、Ｔ１において、−Ｖから＋Ｖへの直接的な電圧変化が示される。しかしながら、駆動例１−１で図１２を用いて説明したように、垂直ブランキング期間内で、データ線の電圧変化を−Ｖから０Ｖの電圧変化と０Ｖから＋Ｖの電圧変化とに分けることが可能である（例えば、図１４）。したがって、低消費電力化が可能となる。
【００７５】
以上のように、本駆動例１−２では、駆動例１−１と同様の効果が得られる上に、０Ｖ印加期間が省かれるため、駆動例１−１と比較して画像更新が速く完了する効果がある。
【００７６】
［駆動例１−３］
本駆動例では、図１５及び図１６に示すように、リセット期間の終了時において、表示部の全ての画素を白表示（白の基底状態）とし、セット期間において所望の画素を、＋Ｖの電圧印加によって、反射率が低くなる状態へと変化させる駆動方法である。
【００７７】
図１５に示す電圧波形では、リセット期間のＴ０〜Ｔ２において、表示画像消去及び粒子の撹拌のために、正の撹拌パルス１０に続き、負の撹拌パルス１１を全画素に印加する。正負の撹拌パルスのパルス幅は、駆動例１−１と同様に共通のｐｗ１とする。しかし、図１５に電圧波形を示す本駆動例の場合は、負の補償パルス２１を印加するため、黒表示の状態から、−Ｖの電圧印加によって、白表示の状態（白の基底状態）となるために必要な時間（図９：ｐｗ１＿ｗ）をｐｗ１として適用することが好ましい。
【００７８】
リセット期間Ｔ２〜Ｔ３では、直前の撹拌パルスと同極性の負の補償パルス２１を印加する。駆動例１−１と同様に、補償パルスは、図１５（ａ）〜図１５（ｄ）に示す各々の電圧波形のトータルＤＣ成分をゼロにするために印加する。
【００７９】
具体的には、Ｗ（白）を表示する画素に印加する電圧波形：図１５（ａ）では、セットパルスの幅は０であるため、負の補償パルス２１のパルス幅も０となり、すなわち、補償パルスを印加しない。ＬＧ（ライトグレー）を表示する画素に印加する電圧波形：図１５（ｂ）では、セットパルスの幅はＬＧｓｐｗであるため、パルス幅ＬＧｓｐｗの負の補償パルス２１を印加する。ＤＧ（ダークグレー）を表示する画素に印加する電圧波形：図１５（ｃ）では、セットパルスの幅はＤＧｓｐｗであるため、パルス幅ＤＧｓｐｗの負の補償パルス２１を印加する。Ｂ（黒）を表示する画素に印加する電圧波形：図１５（ｄ）では、セットパルスの幅はＢｓｐｗであるため、パルス幅Ｂｓｐｗの負の補償パルス２１を印加する。
【００８０】
上記のように、リセット期間Ｔ２〜Ｔ３では、表示階調に対応したパルス幅の負の補償パルス２１を印加するが、直前の負の撹拌パルス１１により、全ての画素が白表示の状態（白の基底状態）となっているため、表示状態の変化は視認されず、図１６に示すようにＴ３はＴ２と同じ全ての画素が白表示の状態である。
【００８１】
最後に、セット期間（Ｔ３〜Ｔ４）において、表示階調に対応したパルス幅の正のセットパルス４０を印加する。この期間で、所望の画素が所望の階調表示の状態となり、図１６のＴ４に示すように画像更新が完了する。
【００８２】
以上のように、図１５に示す電圧波形で画像更新を行うことで、図１６に示すように、駆動例１−１と同様の原理で、更新画像の反転画像表示を防ぐことができる。なお、図１５に示す電圧波形において、撹拌パルスの印加タイミング及び補償パルスの印加タイミングついては、駆動例１−１と同様に、駆動例１−１で説明した範囲で許容されるものである。
【００８３】
また、駆動例１−１で説明したように、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調とが存在しないように設計することで、低消費電力化が可能となる。
【００８４】
本駆動例１−３では、駆動例１−１と同様の効果が得られる。更に、画素と画素の境界付近の色は、最後に表示面側に動いた粒子の色がより強く影響する場合があるため、一般的な書物のように、白バックに黒文字を表示する場合、駆動例１−１と比較して、フォントの細りを防止する効果が得られる。
【００８５】
なお、本駆動例１−３においても、駆動例１−１に対する駆動例１−２のように、各電圧パルス間の０Ｖ状態を省いた電圧波形を適用することが可能である。本駆動例へ適用した場合は、図１５に示す負の撹拌パルス１１が補償パルス２１の機能を含んだパルスとなり、補償パルス幅の加算された撹拌パルス１１Ａ（図示なし）となる。このように、０Ｖ状態を省くことによって、駆動例１−２と同様に、画像更新時間を短縮することが可能となる。
【００８６】
［駆動例１−４］
本駆動例１−４は、駆動例１−３に対して、リセット期間に、正負ペアの撹拌パルスを追加した駆動例である。パルス幅が等しい（ｐｗ１）正負の撹拌パルスを追加するため、リセット期間における撹拌パルスのトータルＤＣ成分は、駆動例１−３と同様に０である。したがって、補償パルスも、駆動例１−３と同様にセット期間に印加される正のセットパルス４０の幅に応じて、負の撹拌パルス１１に続いて、負の補償パルス２１を印加する。本駆動例１−４における電圧波形を図１７及び図１９に示す。図１７は、正負ペアの撹拌パルスを連続して印加した後に、補償パルスを印加する電圧波形であり、画像更新時は、図１８に示すように表示状態が変化する。図１９は、正負ペアの撹拌パルスの後に、補償パルスを印加し、再び正負ペアの撹拌パルスを印加する電圧波形であり、図２０に示すように表示状態が変化する。
【００８７】
図１７及び図１９に示すいずれの電圧波形においても、負の撹拌パルス１１により、全ての画素が白表示の状態（白の基底状態）となった後に、表示階調に対応したパルス幅の負の補償パルス２１が印加されるため、表示の状態の変化は視認されない。すなわち、反転画像が視認されることなく、画像更新が完了する。
【００８８】
また、駆動例１−１で説明したように、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調とが存在しないように設計することで、低消費電力化が可能となる。
【００８９】
本駆動例１−４では、駆動例１−３と同様の効果が得られる。更に、撹拌パルスの数が増えるため、前画像の影響が更新画像に及ぶいわゆる履歴を消去する能力が増す効果があり、更なる高画質化を図ることが可能となる。
【００９０】
なお、本駆動例１−４の電圧波形を、駆動例１−１に対する駆動例１−２のように、各電圧パルス間の０Ｖ状態を省いた電圧波形とすることで、画像更新時間を短縮することが可能となる。また、駆動例１−３に対して正負ペアの撹拌パルスを追加した本駆動例と同様に、駆動例１−１に対して、正負ペアの撹拌パルスを追加することも可能である。更に、本駆動例１−４では、リセット期間に正負ペアの撹拌パルスが２組ある電圧波形としたが、本駆動例の概念に基づき、より多くの正負ペアの撹拌パルスを追加することも可能である。
【００９１】
以上、本実施形態１の構成及び駆動方法について説明したが、これらに限定されるものではなく、本実施形態１の概念を逸脱しない範囲の設計変更は許容される。例えば、電気泳動層については、帯電粒子を含んだ溶媒の入ったマイクロカプセルが、ポリマーバインダの中に敷き詰められた構造を用いて説明したが、マイクロカプセルを使わない構造、例えば、隔壁（リブ）を用いた構造でも適用可能である。
【００９２】
また、本実施形態１を説明するにあたり、表示階調をＷ（白）、ＬＧ（ライトグレー）、ＤＧ（ダークグレー）、Ｂ（黒）とし、４階調を表示する電気泳動表示装置として、説明したが、４階調に限定されるものではない。本実施形態１の概念に従い、説明した階調表示手段に基づき、画素へ印加する電圧波形を設計することで、４階調以外の階調数も適用可能である。更に、本実施形態１の階調表示の概念は、白、黒以外に着色された電気泳動粒子の対しても適用でき、任意の着色粒子に応じた色への置き換えが可能である。
【００９３】
なお、残像、焼付き等、表示品質を劣化させる残留ＤＣ（残留電荷）の量及び表示品質への影響量は、電気泳動層の特性、例えばポリマーバインダの電気特性や、溶媒、帯電粒子の特性に依存する。このため、電気泳動層の特性（又は構造）によっては、印加する補償パルスの幅をセットパルスの幅と厳密に合わせなくとも、ＤＣ成分の蓄積を抑制する効果が得られる。したがって、例えば、この概念を駆動例１−２（図１３）の電圧波形に適用すると、撹拌パルス１０Ａのパルス幅は、図２１の破線で例示するように延長／短縮が可能となる（ただし、ｐｗ１から２×ｐｗ１の範囲内）。このため、図２１に示す電圧波形においても、Ｔ２において黒の基底状態となっているため反転画像が表示されることなく、ＤＣ成分の蓄積が抑制されるため、残像や焼付きを生じない高画質の電気泳動表示装置が実現できる。
【００９４】
＜実施形態２＞
［構成の説明］
本発明の実施形態２の構成については、実施形態１と同様であるため、説明を省略する。
【００９５】
［駆動方法の説明］
本実施形態２の駆動方法ついて、図を参照し説明する。本実施形態２の駆動方法は、実施形態１では、リセット期間内の撹拌パルスは正負ペア、すなわち撹拌パルス数が偶数であったのに対して、リセット期間内の撹拌パルス数を奇数とする場合の駆動方法である。つまり、リセット期間内において、実施形態１では撹拌パルスのトータルＤＣ成分が０であったのに対して、本実施形態２の駆動方法では撹拌パルスのトータルＤＣ成分は０とはならない。このため、補償パルスの与え方が実施形態１と異なる。
【００９６】
［駆動例２−１］
画像更新時の駆動方法について、図２２に示す画素に印加する電圧波形と、図２３に示す表示イメージを用いて説明する。図２２に示すように、画像更新期間は、前の画像を消去するリセット期間（Ｔ０〜Ｔ４）と、画像を書き込むセット期間（Ｔ４〜Ｔ５）とから構成される。図２２（ａ）は、Ｗ（白）を表示する画素に印加する電圧波形である。図２２（ｂ）は、ＬＧ（ライトグレー）を表示する画素に印加する電圧波形である。図２２（ｃ）は、ＤＧ（ダークグレー）を表示する画素に印加する電圧波形である。図２２（ｄ）は、Ｂ（黒）を表示する画素に印加する電圧波形である。
【００９７】
図２２及び図２３に示す本駆動例は、リセット期間のＴ３〜Ｔ４にかけて全ての画素を白表示とし、セット期間において所望の画素を、＋Ｖの電圧印加によって、反射率が低くなる状態へと変化させる駆動方法である。
【００９８】
本駆動例では、図２２に示すように、リセット期間のＴ０〜Ｔ２において、表示画像消去及び粒子の撹拌のために、負の撹拌パルス１１に続き、正の撹拌パルス１０を全画素に印加し、更に、リセット期間のＴ３〜Ｔ４で負の撹拌パルス１１を全画素に印加する。ここで、撹拌パルスのパルス幅は、正負共にｐｗ１とするため、リセット期間内での撹拌パルスのＤＣ成分（電圧×印加時間）は、負の撹拌パルス１１（−Ｖ×ｐｗ１）分である。なお、ｐｗ１は、図９を用いて説明した通り、白又は黒の基底状態に達する時間で決定する。本駆動例の場合は、正の補償パルス２０を用いるため、白表示の状態から、＋Ｖの電圧印加によって、黒表示の状態（黒の基底状態）となるために必要となる時間（図９：ｐｗ１＿ｂ）をｐｗ１として適用することが好ましい。
【００９９】
次に、リセット期間Ｔ２〜Ｔ３において印加する補償パルスについて説明する。補償パルスは、図２２（ａ）〜図２２（ｄ）に示す各々の電圧波形のトータルＤＣ成分をゼロにするために印加する。先に説明したように、本駆動例のリセット期間内での撹拌パルスのＤＣ成分は、−Ｖ×ｐｗ１である。セット期間のＤＣ成分は、セットパルスのパルス幅ｓｐｗにより、＋Ｖ×ｓｐｗとなり、補償パルスのパルス幅をｃｐｗとすると、画像更新期間全体でトータルＤＣ成分をゼロにする次式が成立する。
（−Ｖ）×ｐｗ１＋（＋Ｖ）×ｃｐｗ＋（＋Ｖ）×ｓｐｗ＝０  式（１）
【０１００】
ここで、＋Ｖ、−Ｖの大きさは等しいため、式（１）を整理すると、本駆動例での補償パルスのパルス幅ｃｐｗは、
ｃｐｗ＝ｐｗ１−ｓｐｗ  式（２）
となる。したがって、式（２）で決定されるパルス幅ｃｐｗの正の補償パルスを印加すれば、電圧波形のトータルＤＣ成分はゼロになる。具体的には、図２２（ａ）〜図２２（ｄ）の各電圧波形において、Ｔ２からＴ３で印加する補償パルスのパルス幅は、以下のように決定する。
【０１０１】
Ｗｃｐｗ＝ｐｗ１−Ｗｓｐｗ＝ｐｗ１  式（３）  ※Ｗｓｐｗ＝０
ＬＧｃｐｗ＝ｐｗ１−ＬＧｓｐｗ  式（４）
ＤＧｃｐｗ＝ｐｗ１−ＤＧｓｐｗ  式（５）
Ｂｃｐｗ＝ｐｗ１−Ｂｓｐｗ＝０  式（６）  ※Ｂｓｐｗ＝ｐｗ１に設定
【０１０２】
上記のように、リセット期間Ｔ２〜Ｔ３では、表示階調に対応したパルス幅の正の補償パルス２０を印加する。しかし、直前の正の撹拌パルス１０により、全ての画素が黒表示の状態（黒の基底状態）となっているため、表示の状態の変化は視認されず、図２３に示すようにＴ３はＴ２と同じ全ての画素が黒表示の状態である。
【０１０３】
次に、リセット期間Ｔ３〜Ｔ４で負の撹拌パルス１１を印加し、セット期間Ｔ４〜Ｔ５において、表示階調に対応したパルス幅の正のセットパルス４０を印加する。セット期間Ｔ４〜Ｔ５で、所望の画素が所望の階調表示の状態となり、図２３のＴ５に示すように画像更新が完了する。
【０１０４】
以上のように、図２２に示す電圧波形で画像更新を行うことで、図２３に示すように、駆動例１−１と同様の原理で、更新画像の反転画像表示を防ぐことができる。なお、図２２に示す電圧波形において、撹拌パルスの印加タイミング、補償パルスの印加タイミングついては、駆動例１−１と同様に、駆動例１−１で説明した範囲で許容されるものである。
【０１０５】
また、駆動例１−１で説明したように、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調とが存在しないように設計することで、低消費電力化が可能となる。
【０１０６】
以上、図２２の電圧波形で駆動することにより、画像更新時は図２３に示すように表示状態が変化し、更新画像の反転画像が表示されることがなく、かつ、電圧波形のトータルＤＣ成分はゼロとなる。反転画像が表示されないため、使用者に負担を与えることなく、画像更新時に印加される電圧波形のトータルＤＣ成分はゼロであるため、残像や焼付きを生じない高画質の電気泳動表示装置が実現できる。
【０１０７】
更に、本駆動例２−１では、画像更新時に全ての表示階調に与える電圧波形（具体例：図２２）の波形間において、＋Ｖと−Ｖを与えるタイミングが重なることがない。このため、データ線が短時間に大きく電圧変化（例：＋Ｖから−Ｖ）することがなく、データドライバの駆動能力を抑えることが可能である。このため、低消費電力化及び低コスト化が可能となる。
【０１０８】
なお、実施形態１で述べたように、図２２に示す各電圧パルス間の０Ｖ状態を省くことが可能であり、０Ｖ状態を省いた電圧波形により、画像更新時間を短縮することも可能である。更には、図２２に示す電圧波形に、正負ペアの撹拌パルスを追加し、撹拌パルスの数を増やしいわゆる履歴を消去する能力を上げ、更なる高画質化を図ることも可能である。
【０１０９】
［駆動例２−２］
本駆動例２−２は、駆動例２−１では、セット期間において、所望の画素を＋Ｖの電圧印加により、反射率が低くなる状態へと変化させたのに対して、リセット期間の終了時において、表示部の全ての画素を黒表示（黒の基底状態）とし、セット期間において所望の画素を−Ｖの電圧印加によって、反射率が高くなる状態へと変化させる駆動方法である。本駆動例において、画素に印加する電圧波形を図２４に、図２４の電圧波形に対応する表示イメージを図２５に示す。
【０１１０】
図２４に示す電圧波形では、リセット期間のＴ０〜Ｔ２において、表示画像消去及び粒子の撹拌のために、正の撹拌パルス１０に続き、負の撹拌パルス１１を全画素に印加する。正負の撹拌パルスのパルス幅は、駆動例２−１と同様に共通のｐｗ１とする。しかし、図２４に電圧波形を示す本駆動例の場合は、負の補償パルス２１を印加するため、黒表示の状態から、−Ｖの電圧印加によって、白表示の状態（白の基底状態）となるために必要な時間（図９：ｐｗ１＿ｗ）をｐｗ１として適用することが好ましい。
【０１１１】
リセット期間Ｔ２〜Ｔ３では、直前の撹拌パルスと同極性の負の補償パルス２１を印加する。この補償パルス幅ｃｐｗを求めるために、駆動例２−１の式（１）と同様に、画像更新期間全体でトータルＤＣ成分をゼロにする条件式を導く。本駆動例では、リセット期間の撹拌パルスのＤＣ成分は、＋Ｖ×ｐｗ１であり、セット期間のＤＣ成分は、−Ｖ×ｓｐｗであるため、補償パルスのパルス幅をｃｐｗとすると、
（＋Ｖ）×ｐｗ１＋（−Ｖ）×ｃｐｗ＋（−Ｖ）×ｓｐｗ＝０  式（７）
となる。
【０１１２】
ここで、＋Ｖ、−Ｖの大きさは等しいため、式（７）を整理すると、本駆動例での補償パルスのパルス幅ｃｐｗは、
ｃｐｗ＝ｐｗ１−ｓｐｗ  式（８）
となり、式（２）と同じである。したがって、図２４（ａ）〜図２４（ｄ）の各電圧波形において、Ｔ２からＴ３で印加する補償パルスのパルス幅は、駆動例２−１と同様に算出すればよい。
【０１１３】
上記のように、リセット期間Ｔ２〜Ｔ３では、表示階調に対応したパルス幅の白の補償パルス２１を印加する。しかし、直前の負の撹拌パルス１１により、全ての画素が白表示の状態（白の基底状態）となっているため、表示の状態の変化は視認されず、図２５に示すようにＴ３はＴ２と同じ全ての画素が白表示の状態である。
【０１１４】
次に、リセット期間Ｔ３〜Ｔ４で正の撹拌パルス１０を印加し、セット期間Ｔ４〜Ｔ５において、表示階調に対応したパルス幅の負のセットパルス４１を印加する。セット期間Ｔ４〜Ｔ５で、所望の画素が所望の階調表示の状態となり、図２５のＴ５に示すように画像更新が完了する。
【０１１５】
本駆動例２−２では、駆動例２−１と同様の効果が得られる。
【０１１６】
なお、実施形態１で述べたように、図２４に示す各電圧パルス間の０Ｖ状態を省くことが可能であり、０Ｖ状態を省いた電圧波形により、画像更新時間を短縮することも可能である。更には、図２４に示す電圧波形に正負ペアの撹拌パルスを追加し、撹拌パルスの数を増やしいわゆる履歴を消去する能力を上げ、高画質化を図ることも可能である。
【０１１７】
以上、本実施形態２の構成、及び駆動方法について説明したが、これらに限定されるものではなく、実施形態１で適用可能と述べた内容、及び本実施形態２の概念を逸脱しない範囲の設計変更が許容される。
【０１１８】
＜実施形態３＞
［構成の説明］
本実施形態３の構成について、実施形態１と同様の部分については、説明を省略する。本実施形態３においては、表示部の複数の画素を、第１の領域の画素ａ群と、第２の領域の画素ｂ群に分け、画像更新時に領域毎（画素ａ／画素ｂ）で異なる電圧波形を印加する。このため、図１に示した表示コントローラに備える機能が、以下のように実施形態１より増える。
【０１１９】
画素ａ群及び画素ｂ群のパターン配置を図２７に例示する。図２７［Ａ］は、縦１ライン毎に交互に画素ａ／画素ｂとしたパターンであり、図２７［Ｂ］は、横１ライン毎に交互に画素ａ／画素ｂとしたパターンであり、図２７［Ｃ］は、縦横１画素毎に交互に画素ａ／画素ｂとしたパターンである。
【０１２０】
図２６は、本実施形態３における電気泳動装置の機能ブロック図である。図２７のようにパターン化した画素ａ／画素ｂで、異なる電圧波形を印加するため、本実施形態３に用いる表示コントローラ８０Ａは、画素ａに対応する各表示階調に対してサブフレームの順に出力する電圧データと、画素ｂに対応する同様の電圧データとを備える。このため、図２６に示すデータ変換回路８４Ａは、画素ａ用のルックアップテーブル（ＬＵＴ＿ａ）と画素ｂ用のルックアップテーブル（ＬＵＴ＿ｂ）とを備え、画像メモリに格納された画像データからサブフレーム毎に各画素データを読み出すときに、出力先が画素ａ／画素ｂのどちらか判断する機能（セレクタ）を備え、出力先に応じて、先述のルックアップテーブルを利用し、画素電極に書き込む電圧（＋Ｖ／０／−Ｖ）を選択する機能を備える。つまり、本実施形態３は、実施形態１と比較し、大きくは、印加電圧のルックアップテーブルが２倍必要となる点が異なる。
【０１２１】
［駆動方法の説明］
本実施形態３の駆動方法ついて、図を参照し説明する。本実施形態３の駆動方法は、領域毎（画素ａ／画素ｂ）で異なる電圧波形を印加するが、実施形態１、２と同様に、画像更新期間はリセット期間に撹拌パルス、補償パルスが印加され、セット期間でセットパルスが印加される。また、画素ａ／画素ｂの各電圧波形は、トータルＤＣ成分が０となるように補償パルスの幅を決定するとともに、補償パルスは、撹拌パルスにより、画素ａが白又は黒の基底状態となり、かつ、画素ｂが黒又は白の基底状態となった後に印加され、補償パルス印加の前後において、画素ａ／画素ｂの表示状態を変化させない。このため、実施形態１、２と同様に、更新画像の反転画像が表示されることがなく、かつ、電圧波形のトータルＤＣ成分はゼロとなる駆動が実現できる。
【０１２２】
［駆動例３−１］
画像更新時の本駆動例３−１について、図２８に示す画素ａに印加する電圧波形と、図２９に示す画素ｂに印加する電圧波形と、図３０に示す表示イメージとを用いて説明する。なお、図３０は、画素ａ／画素ｂを図２７［Ｃ］に示すパターン（いわゆる市松模様）としたときの表示イメージである。図２８及び図２９に示すように、画像更新期間は、前の画像を消去するリセット期間（Ｔ０〜Ｔ３）と、画像を書き込むセット期間（Ｔ３〜Ｔ４）とから構成される。図２８（ａ）／図２９（ａ）は、白（Ｗａ／Ｗｂ）を表示する画素ａ／画素ｂに印加する電圧波形である。図２８（ｂ）／図２９（ｂ）は、ライトグレー（ＬＧａ／ＬＧｂ）を表示する画素ａ／画素ｂに印加する電圧波形である。図２８（ｃ）／図２９（ｃ）は、ダークグレー（ＤＧａ／ＤＧｂ）を表示する画素ａ／画素ｂに印加する電圧波形である。図２８（ｄ）／図２９（ｄ）は、黒（Ｂａ／Ｂｂ）を表示する画素ａ／画素ｂに印加する電圧波形である。
【０１２３】
リセット期間のＴ０〜Ｔ１において、表示画像消去及び粒子の撹拌のために、画素ａにはパルス幅ｐｗ１の正の撹拌パルス１０を印加し（図２８）、画素ｂにはパルス幅ｐｗ１の負の撹拌パルス１１を印加する（図２９）。撹拌パルスのパルス幅ｐｗ１は、図９を用いて説明したように、黒又は白の表示状態から、白又は黒の基底状態に至る時間で決定するのであるが、本駆動例の場合、画素ａ／画素ｂに対応して、負／正の補償パルスを用いるため、白又は黒の基底状態に至る時間が長い方で決定することが好ましい。Ｔ１における表示状態は、図３０に示すように、縦横１画素毎に交互に黒白表示となる。
【０１２４】
リセット期間のＴ１〜Ｔ２では、画素ａにパルス幅ｐｗ１の負の撹拌パルス１１を印加し（図２８）、画素ｂにパルス幅ｐｗ１の正の撹拌パルス１０を印加する（図２９）。Ｔ２における表示状態は、図３０に示すように、縦横１画素毎に交互に白黒表示となり、Ｔ１の黒／白の表示画素が反転して、白／黒の表示画素（白／黒の基底状態）となる。
【０１２５】
次に、リセット期間Ｔ２〜Ｔ３において、直前の撹拌パルスと同極性の補償パルスを印加する。すなわち、画素ａには、負の撹拌パルス２１を印加し（図２８）、画素ｂに正の撹拌パルス２０を印加する（図２９）。本駆動例では、撹拌パルスの数が偶数であり、撹拌パルスのトータルＤＣ成分が０であるため、実施形態１で説明したように、各々の補償パルスの幅は、セット期間で表示階調に応じて印加する後述のセットパルスのパルス幅ｓｐｗａ、ｓｐｗｂに合わせる。
【０１２６】
Ｔ２で全ての画素ａ／画素ｂが白／黒の基底状態になった後に、上記のように、補償パルスを印加するため、表示の状態の変化は視認されず、図３０に示すようにＴ３はＴ２と同じ縦横１画素毎交互の白黒表示である。
【０１２７】
最後に、セット期間（Ｔ３〜Ｔ４）で、所望とする表示階調に対応したパルス幅の＋Ｖ／−Ｖのセットパルスを画素ａ／画素ｂに印加する。図２８及び図２９に示すように、画素ａに印加するセットパルスのパルス幅をｓｐｗａ、画素ｂに印加するセットパルスの幅をｓｐｗｂとし、画素ａ／画素ｂにおける表示階調に応じたセットパルス幅は各々、白表示のセットパルス幅をＷｓｐｗａ／Ｗｓｐｗｂとし、ライトグレー表示のセットパルス幅をＬＧｓｐｗａ／ＬＧｓｐｗｂとし、ダークグレー表示のセットパルス幅をＤＧｓｐｗａ／ＤＧｓｐｗｂとし、黒表示のセットパルス幅をＢｓｐｗａ／Ｂｓｐｗｂとする。
【０１２８】
ここで、印加するセットパルスの幅は、同じ階調を表示する画素ａ／画素ｂが、同じ反射率になるように設定する必要がある。なぜなら、例えば図３０に示すように、ＤＧ（ダークグレー）を表示する部分には、画素ａで表示されるＤＧａと、画素ｂで表示されるＤＧｂがあり、ＤＧａとＤＧｂの反射率が異なると、画素ａ／画素ｂのパターン（例えば、図２７［Ｃ］）が視認されることになり、画質を劣化させるためである。本駆動例では、ＤＧａは、白の基底状態から＋Ｖのセットパルスにより表示され、ＤＧｂは、黒の基底状態から−Ｖのセットパルスにより表示される。各セットパルスのパルス幅ＤＧｓｐｗａ及びＤＧｓｐｗｂは、ＤＧａとＤＧｂの反射率が等しくなるように調整する必要がある。以上、ＤＧ（ダークグレー）を例に説明したが、他の色も同様にセットパルス幅の調整が必要である。
【０１２９】
以上ように、パルス幅を設定したセットパルスを印加することにより、所望の画素が所望の階調表示の状態となり、図３０のＴ４に示すように画像更新が完了する。
【０１３０】
図２８／図２９に示す電圧波形を用いて画像更新を行うことで、更新画像の反転画像表示を防ぐことができる。反転画像表示を防ぐ要素としては、実施形態１での説明と同様に、直前の撹拌パルスと同極性で補償パルスを印加すること、及び、各表示階調において、撹拌パルスを同じタイミングで印加することであるが、先述の通り、撹拌パルスの印加タイミング、補償パルスの印加タイミングついては、駆動例１−１と同様に、駆動例１−１で説明した範囲で許容されるマージンがある。
【０１３１】
なお、本駆動例では、画素ａ／画素ｂに印加する電圧波形を図２８／図２９に示したが、画素ａ／画素ｂに逆の電圧波形を与えてもよい。また、画素ａ群及び画素ｂ群のパターンを図２７［Ｃ］で説明したが、図２７に示す他のパターンでも適用可能であり、更には、画素ピッチが細かければ、図２７［Ｄ］や図２７［Ｅ］に示す２ライン交互パターンや、図２７［Ｆ］に示す２画素交互パターンなど、更には、図２７に例示していないパターンの適用も可能である。
【０１３２】
また、図２８に示すように、画素ａへ印加する電圧波形のみ着目すれば、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調とが存在しないように設計できる。図２９に示すように、画素ｂも同様である。したがって、あるデータ線には画素ａのみ、別のデータ線には画素ｂのみとするパターン、例えば、図２７［Ａ］に示すパターンを用いれば、本駆動例３−１において、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調とが存在しない設計ができ、低消費電力化が可能となる。他の画素ａ群及び画素ｂ群のパターンにおける低消費電力化については、実施形態５で詳細に説明する。
【０１３３】
本駆動例３−１では、実施形態１で得られた反転画像表示がないことによる使用者への負担軽減効果や、電圧波形のトータルＤＣ成分ゼロによる残像や焼付きが生じない効果に加えて、表示部を第１の領域の画素ａ群と、第２の領域の画素ｂ群とに分け、リセット期間において印加する撹拌パルスの極性が、画素ａ及び画素ｂで反転にしているため、リセット期間において、表示部全体が白→黒／黒→白となるいわゆるフラッシングがなく、使用者への負担を更に軽減する効果がある。
【０１３４】
また、先述のように、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調が存在しないように設計することで、低消費電力化が可能となる。
【０１３５】
なお、本駆動例３−１は、実施形態１で説明した図１５に示す電圧波形（駆動例１−３）を画素ａに適用し、図７に示す電圧波形（駆動例１−１）を画素ｂに適用したものである。したがって、実施形態１で述べたように、本駆動例（図２８及び図２９）における各電圧パルス間の０Ｖ状態を省いた電圧波形とし、画像更新時間を短縮することや、正負ペアの撹拌パルスを追加し、撹拌パルスの数が増やしいわゆる履歴の消去能力を上げ、更なる高画質化を図ることも可能である。ただし、正負ペアの撹拌パルスを追加する場合、フラッシングを抑えるために、画素ａ及び画素ｂに追加する撹拌パルスの極性を反転させる必要がある。
【０１３６】
［駆動例３−２］
本駆動例３−２において、画素ａに印加する電圧波形を図３１に示し、画素ｂに印加する電圧波形を図３２に示し、表示イメージを図３３に示す。図３３は、駆動例３−１と同様に、画素ａ／画素ｂを図２７［Ｃ］に示すパターンとした場合の表示イメージである。
【０１３７】
本駆動例は、セット期間で印加するセットパルスの極性を、画素ａ及び画素ｂで揃えたことが、駆動例３−１と異なる点であり、これに伴い、補償パルスの印加の仕方が駆動例３−１と異なり、表示イメージでは、リセット期間中に一度、表示部全ての画素が白表示となることが、駆動例３−１と異なる。
【０１３８】
リセット期間のＴ０〜Ｔ２の駆動は、図３１及び図３２に示すように駆動例３−１と同じであるため説明を省略する。
【０１３９】
リセット期間Ｔ２〜Ｔ３において、直前の撹拌パルスと同極性の補償パルスを印加する。すなわち、画素ａには負の撹拌パルス２１を印加し（図３１）、画素ｂには正の撹拌パルス２０を印加する（図３２）。図３１に示すように、画素ａの電圧波形では、撹拌パルスの数が偶数であるため、実施形態１で説明したように、各々の補償パルスの幅は、セット期間で表示階調に応じて印加するセットパルスのパルス幅ｓｐｗに合わせる。一方、図３２に示すように、画素ｂの電圧波形は、撹拌パルスの数が奇数であるため、実施形態２で説明したように、各々の補償パルス幅ｃｐｗは、式（２）より算出されるパルス幅とする。
【０１４０】
Ｔ２で全ての画素ａ／画素ｂが白／黒の基底状態になった後に、上記のように、補償パルスを印加するため、表示の状態の変化は視認されず、図３３に示すようにＴ３はＴ２と同じ縦横１画素毎交互の白黒表示である。
【０１４１】
次に、リセット期間Ｔ３〜Ｔ４で、画素ｂにのみ負の撹拌パルス１１を印加し、この画素ｂのパルス印加期間ｐｗ１の間、画素ａには０Ｖを印加する。このため、図３３に示すようにＴ４では、表示部全ての画素が白表示の状態となる。
【０１４２】
最後に、セット期間Ｔ４〜Ｔ５で、所望とする表示階調に対応したパルス幅の＋Ｖのセットパルスを画素ａ及び画素ｂに印加することにより、所望の画素が所望の階調表示の状態となり、図３３のＴ５に示すように画像更新が完了する。
【０１４３】
以上のように、図３１／図３２に示す電圧波形を用いて画像更新を行うことで、更新画像の反転画像表示を防ぐことができる。反転画像表示を防ぐ要素は、実施形態１で説明と同様に、直前の撹拌パルスと同極性で補償パルスを印加すること、及び、各表示階調において、撹拌パルスを同じタイミングで印加することであるが、先述の通り、撹拌パルスの印加タイミング、補償パルスの印加タイミングついては、駆動例１−１と同様に、駆動例１−１で説明した範囲で許容されるマージンがある。
【０１４４】
なお、本駆動例では、画素ａ／画素ｂに印加する電圧波形を図３１／図３２に示したが、画素ａ／画素ｂに逆の電圧波形を与えてもよい。また、リセット期間中に一度、表示部全ての画素が白表示とし、正のセットパルスを印加するように、画素ｂの電圧波形に負の撹拌パルスを加えたが、画素ａ／画素ｂに印加する各パルスの極性を全て逆にし、リセット期間中に一度、表示部全ての画素が黒表示とし、負のセットパルスを印加することも可能である。更には、駆動例３−１と同様に、画素ａ群と、画素ｂ群のパターンは、図２７［Ｃ］に示すパターンに限るものではない。
【０１４５】
また、駆動例３−１と同様に、あるデータ線には画素ａのみ、別のデータ線には画素ｂのみとするパターン、例えば、図２７［Ａ］に示すパターンを用いれば、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調が存在しない設計ができ、低消費電力化が可能となる。
【０１４６】
本駆動例３−２では、実施形態１、２で得られた効果に加えて、駆動例３−１と同様に、表示部を第１の領域の画素ａ群と第２の領域の画素ｂ群とに分けて駆動することにより、リセット期間において、一度、表示部全体が白表示となるが、表示部全体が白→黒／黒→白と切り替わることがなく、使用者への負担を軽減する効果がある。更に、セットパルスの極性が画素ａと画素ｂとで同じであるため、駆動例３−１のように、グレー表示における反射率の合わせ込み、すなわち、極性毎のセットパルス幅の調整が不要となる。したがって、駆動例３−１に比べ設計が簡易となる効果がある。
【０１４７】
また、先述のように、同サブフレーム内で、印加電圧が＋Ｖとなる階調と−Ｖとなる階調とが存在しないように設計することで、低消費電力化が可能となる。
【０１４８】
なお、本駆動例３−２において例示した画素ａの電圧波形は、実施形態１で説明した図１５に示す電圧波形（駆動例１−３）にＴ３〜Ｔ４で０Ｖのパルスを加えたものであり、画素ｂの電圧波形は、実施形態２で説明した図２２に示す電圧波形（駆動例２−１）を適用したものである。したがって、実施形態１、２で述べたように、本駆動例（図３１及び図３２）における各電圧パルス間の０Ｖ状態を省いた電圧波形とし、画像更新時間を短縮することや、正負ペアの撹拌パルスを追加し、撹拌パルスの数を増やしいわゆる履歴を消去する能力を上げ、高画質化を図ることも可能である。ただし、０Ｖ状態を省く場合、本駆動例Ｔ３〜Ｔ４で印加した０Ｖのパルスは残す必要があり、また、正負ペアの撹拌パルスを追加する場合、フラッシングを抑えるためには、画素ａ及び画素ｂに追加する撹拌パルスの極性を反転させることや、追加する順番を選ぶ必要がある。
【０１４９】
以上、本実施形態３の構成及び駆動方法について説明したが、これらに限定されるものではなく、実施形態１で適用可能と述べた内容、及び本実施形態３の概念を逸脱しない範囲の設計変更が許容される。
【０１５０】
＜実施形態４＞
［構成の説明］
本発明の実施形態４の構成について、実施形態１と同様の部分については、説明を省略する。実施形態１乃至３では、画素に印加する電圧を＋Ｖ，０，−Ｖの３値とし、階調表示手段として、印加時間を変える方法を適用した。本実施形態４では、階調表示の手段として、印加電圧を変える方法を適用する。例えば、正の電圧＋Ｖ１，＋Ｖ２，＋Ｖ３、負の電圧−Ｖ１，−Ｖ２，−Ｖ３、及び、０Ｖの７値の電圧を用いて、階調表示を行う。このため、図３４に示すように、本実施形態４の電気泳動表示装置は、データドライバ１５０Ｂと表示コントローラ８０Ｂが、図１に示す実施形態１と異なる機能を備えるが、他の構成については同じである。
【０１５１】
本実施形態４で用いるデータドライバ１５０Ｂは、多値電圧を出力する機能を備えることが、実施形態１のデータドライバ１５０と異なる。データドライバ１５０Ｂは、図３５に示すように、例えば、シフトレジスタ１５１Ｂ、サンプリングレジスタ１５２Ｂ、ラッチ１５３Ｂ、デコーダ１５４Ｂ、ＤＡ変換／バッファ１５６より構成される。多値電圧に対応するため、表示データのビット数は増えるが、シフトレジスタ１５１Ｂ、サンプリングレジスタ１５２Ｂ、ラッチ１５３Ｂ、デコーダ１５４Ｂの動作については、実施形態１と同様である。ＤＡ変換／バッファ１５６では、デコードされた信号を所望のアナログ電圧に変換し、バッファを介してデータ線Ｄ１，Ｄ２，…，ＤＮへ一斉に出力する。
【０１５２】
表示コントローラ８０Ｂは、実施形態１と同様に、各サブフレーム期間で繰り返し、ゲートドライバ１４０、データドライバ１５０Ｂへ所定のタイミング信号を出力する機能（タイミングコントローラ８３Ｂ）と、サブフレームｓｆ１，ｓｆ２，・・・，ｓｆｋに応じて、データドライバ１５０Ｂへ出力する表示データを画像データから生成する機能（データ変換回路８４Ｂ）とを備える。このため表示コントローラ８０Ｂは、例えば、サブフレームを数えるカウンタと、実施形態１と同様に、各表示階調に対してサブフレーム順に出力する電圧データを備える（例えば、ルックアップテーブル（ＬＵＴ）として備える）が、出力する電圧の種類が増えるため、データ形式が実施形態１と異なる。
【０１５３】
次に、図３６を用いて、印加電圧を変えて異なる表示階調を得る方法について説明する。図３６［Ａ］は、白状態の画素に、正の電圧＋Ｖ１、＋Ｖ２、＋３Ｖを印加したときの反射率の応答特性であり、図３６［Ｂ］は、黒状態の画素に、負の電圧−Ｖ１、−Ｖ２、−Ｖ３を印加したときの反射率の応答特性を示す。図３６［Ａ］に示すように、画素電極に正の電圧を与えると、白粒子は画素電極側に移動し、黒粒子は対向電極側へ移動するため、画素の反射率は、印加時間に応じて低くなり、所定の時間（ｐｗ１）が経ったとき印加電圧を０Ｖ（対向電極電位）にすると、粒子の移動は止り、以後の反射率はほぼ一定となる。図３６［Ａ］に示すように、印加する電圧値（Ｖ３＞Ｖ２＞Ｖ１）を変えると、粒子の移動特性が変化し、ｐｗ１期間の印加した状態での反射率は、電圧値の大きさに応じて低くなる。また、図３６［Ｂ］に示すように、画素電極に負の電圧を与えた場合は、黒粒子は画素電極側に移動し、白粒子は対向電極側へ移動するため、画素の反射率は、印加時間に応じて高くなるが、図３６［Ａ］と同様に、ｐｗ１期間の印加した状態での反射率は、電圧値の大きさに応じて高くなる。
【０１５４】
以上の粒子特性を利用し、セット期間で印加する電圧を変えることにより、階調表示を行うことが可能である。図３６［Ａ］に示す具体例では、Ｗ（白）を表示状態から、＋Ｖ１をｐｗ１印加したときＬＧ（ライトグレー）表示となり、＋Ｖ２をｐｗ１印加したときＤＧ（ダークグレー）表示となり、＋Ｖ３をｐｗ１印加したときＢ（黒）表示となる。ここで、＋Ｖ３をｐｗ１印加したときのＢ（黒）表示の状態は、先に説明した黒の基底状態である。また、図３６［Ｂ］に示す具体例では、Ｂ（黒）を表示状態から、−Ｖ１をｐｗ１印加したときＤＧ（ダークグレー）表示となり、−Ｖ２をｐｗ１印加したときＬＧ（ライトグレー）表示となり、−Ｖ３をｐｗ１印加したときＷ（白）表示となる。ここで、−Ｖ３をｐｗ１印加したときのＷ（白）表示の状態は、先に説明した白の基底状態である。
【０１５５】
［駆動方法の説明］
本実施形態４の駆動方法ついて、図を参照し説明する。なお、本実施形態４において用いる正／負の電圧、＋Ｖ１／−Ｖ１、＋Ｖ２／−Ｖ２、＋Ｖ３／−Ｖ３は、極性が異なるが大きさは等しいものである。
【０１５６】
［駆動例４−１］
画像更新時の駆動方法について、図３７に示す画素に印加する電圧波形と、図３８に示す表示イメージを用いて説明する。図３７に示すように、画像更新期間は、前の画像を消去するリセット期間（Ｔ０〜Ｔ３）と、画像を書き込むセット期間（Ｔ３〜Ｔ４）とから構成される。図３７（ａ）は、Ｗ（白）を表示する画素に印加する電圧波形である。図３７（ｂ）は、ＬＧ（ライトグレー）を表示する画素に印加する電圧波形である。図３７（ｃ）は、ＤＧ（ダークグレー）を表示する画素に印加する電圧波形である。図３７（ｄ）は、Ｂ（黒）を表示する画素に、印加する電圧波形である。
【０１５７】
本駆動例は、リセット期間で全ての画素を白表示とし、セット期間において所望の画素に所望の電圧を一定時間（ｐｗ１）印加する駆動方法である。
【０１５８】
リセット期間のＴ０〜Ｔ２において、表示画像消去及び粒子の撹拌のために、＋Ｖ３の撹拌パルス１０に続き、−Ｖ３の撹拌パルス１１を全画素に印加する。Ｔ２では、図３８に示すように、白表示の状態（白の基底状態）となる。
【０１５９】
次に、リセット期間Ｔ２〜Ｔ３において印加する補償パルスについて説明する。補償パルスは、図３７（ａ）〜図３７（ｄ）に示す各々の電圧波形のトータルＤＣ成分をゼロにするために印加する。図３７に示す本駆動例では、Ｔ０〜Ｔ２間のトータルＤＣ成分は０であり、セット期間では、表示階調に応じた電圧値の正のセットパルス６０をｐｗ１期間印加する。このため、セット期間で印加する電圧値と同じ大きさの負の補償パルス５１を印加すれば、電圧波形のトータルＤＣ成分はゼロになる。具体的には、Ｗ（白）を表示する画素に印加する電圧波形：図３７（ａ）では、セットパルス６０の電圧値は０であるため、負の補償パルス５１の電圧値も０となり、すなわち、補償パルスを印加しない。ＬＧ（ライトグレー）を表示する画素に印加する電圧波形：図３７（ｂ）では、セットパルス６０の電圧値は＋Ｖ１であるため、−Ｖ１の補償パルス５１を印加する。ＤＧ（ダークグレー）を表示する画素に印加する電圧波形：図３７（ｃ）では、セットパルス６０の電圧値は＋Ｖ２であるため、−Ｖ２の補償パルス５１を印加する。Ｂ（黒）を表示する画素に印加する電圧波形：図３７（ｄ）では、セットパルス６０の電圧値は＋Ｖ３であるため、−Ｖ３の補償パルス５１を印加する。
【０１６０】
すなわち、本実施形態４で使用される補償パルス５１は、実施形態１〜３で使用される補償パルス２０，２１が電圧の大きさが等しくパルス幅（印加される期間）が異なっていたのに対して、印加される期間は全ての補償パルスで同じ値のｐｗ１であり、印加される電圧値が補償パルスによって異なっている。
【０１６１】
上記のように、リセット期間Ｔ２〜Ｔ３では、表示階調に対応した電圧値の負の補償パルス５１を印加するが、直前の負の撹拌パルス１１により、全ての画素が白表示の状態（白の基底状態）となっているため、表示の状態の変化は視認されず、図３８に示すようにＴ３はＴ２と同じ白表示である。
【０１６２】
最後に、セット期間（Ｔ３〜Ｔ４）において、表示階調に対応した電圧値のセットパルス６０を印加する。この期間で、所望の画素が所望の階調表示の状態となり、図３８のＴ４に示すように画像更新が完了する。
【０１６３】
以上、図３７の電圧波形で駆動することにより、画像更新時は、図３８に示すように表示状態が変化し、更新画像の反転画像が表示されることがなく、かつ、電圧波形のトータルＤＣ成分はゼロとなる。反転画像が表示されないため、使用者に負担を与えることなく、画像更新時に印加される電圧波形のトータルＤＣ成分はゼロであるため、残像や焼付きを生じない高画質の電気泳動表示装置が実現できる。
【０１６４】
更に、本駆動例４−１では、画像更新時に全ての表示階調に与える電圧波形（具体例：図３７）の波形間において、＋Ｖ３と−Ｖ３を与えるタイミングが重なることがない。このため、データ線が短時間に大きく電圧変化（例：＋Ｖ３から−Ｖ３）することがなく、データドライバの駆動能力を抑えることが可能である。このため、低消費電力化及び低コスト化が可能となる。
【０１６５】
［駆動例４−２］
本駆動例４−１の電圧波形は、説明の便宜上、画素に印加する各電圧パルスは、電圧印加後に０Ｖの状態を含むパルスとして示した。しかし、実施形態１で説明したように、本発明の駆動方法において、電圧印加後に０Ｖの状態をとる必要はない。本駆動例として、駆動例４−１の電圧波形から電圧印加後の０Ｖ状態を省いた電圧波形を、図３９に示す。
【０１６６】
図３９は、図３７に示す各電圧パルス間の０Ｖ状態を省いた電圧波形であり、例えば、図３７（ｄ）に示すように撹拌パルス１１の直後に補償パルス５１を与えるため、連続的な電圧印加となり、波形としては連続となるが、各々のパルスは図３７と同様に機能する。したがって、その詳細説明は省略する。また、画像更新の経過中（Ｔ０，Ｔ１，・・・，Ｔ４）の表示状態は、駆動例４−１（図３７）の電圧波形と同じとなり、図３８に示す表示イメージとなる。
【０１６７】
なお、図３９では、画素の電圧波形として、正の印加電圧と負の印加電圧との間で、直接的な電圧変化が示される。しかしながら、駆動例１−１で図１２を用いて説明した概念を適用し、垂直ブランキング期間内で、負の電圧から０Ｖ、０Ｖから正の電圧と電圧変化を分けることによって、低消費電力化が可能となる。
【０１６８】
本駆動例４−２では、駆動例４−１と同様の効果が得られることに加え、０Ｖ印加期間が省かれるため、駆動例４−１と比較して画像更新が速く完了する効果がある。
【０１６９】
なお、上記のように、駆動例４−１及び駆動例４−２は、実施形態１の駆動における階調表示手段とトータルＤＣの補償手段を、パルス幅による設定から、電圧値による設定へと変えた駆動方法である。したがって、実施形態１の駆動例１−１（図７）と駆動例１−３（図１５）との関係のように、極性を反転させた電圧波形を用いてもよい。また、実施形態１で述べたように、正負ペアの撹拌パルスを追加し、撹拌パルスの数を増やしいわゆる履歴を消去する能力を上げ、高画質化を図ることも可能である。
【０１７０】
［駆動例４−３］
本駆動例の電圧波形を図４０に示し、表示イメージを図４１に示す。本駆動例は、実施形態２の駆動における階調表示手段とトータルＤＣの補償手段を、パルス幅による設定から、電圧値による設定へと変えた駆動方法である。したがって、実施形態２で説明したように、リセット期間中の撹拌パルス数は奇数であり、撹拌パルスのトータルＤＣ成分は０とはならない。
【０１７１】
実施形態２と同様に、本駆動例のリセット期間内での撹拌パルスのＤＣ成分、セット期間のＤＣ成分、補償パルスのＤＣ成分から、画像更新期間全体でトータルＤＣ成分をゼロにする式を立てる。撹拌パルスの電圧値をＶ３、セットパルスの電圧値をＶｓ、補償パルスの電圧値をＶｃとすると、図４０より次式が成立する。
（−Ｖ３）×ｐｗ１＋（＋Ｖｃ）×ｐｗ１＋（＋Ｖｓ）×ｐｗ１＝０  式（９）
【０１７２】
ここで、式（９）を整理すると、本駆動例での補償パルスの電圧値Ｖｃは、
Ｖｃ＝Ｖ３−Ｖｓ  式（１０）
となる。したがって、式（１０）で決定される正の電圧値の補償パルスを印加すれば、電圧波形のトータルＤＣ成分はゼロになる。具体的には、図４０（ａ）〜図４０（ｄ）の各電圧波形において、Ｔ２からＴ３で印加する補償パルスの電圧値は、以下のように決定する。
【０１７３】
ＶｃＷ＝Ｖ３−ＶｓＷ＝Ｖ３  式（１１）  ※ＶｓＷ＝０
ＶｃＬＧ＝Ｖ３−ＶｓＬＧ＝Ｖ３−Ｖ１  式（１２）
ＶｃＤＧ＝Ｖ３−ＶｓＤＧ＝Ｖ３−Ｖ２  式（１３）
ＶｃＢ＝Ｖ３−ＶｓＢ＝０  式（１４）  ※ＶｓＢ＝Ｖ３
【０１７４】
本駆動例では、上記のように決定した電圧値の補償パルス５０を、リセット期間Ｔ２〜Ｔ３で印加する。しかし、直前の正の撹拌パルス１０により、全ての画素が黒表示の状態（黒の基底状態）となっているため、補償パルスの印加による表示の状態の変化は視認されず、図４１に示すようにＴ３はＴ２と同じ黒表示である。
【０１７５】
補償パルスの印加後、リセット期間Ｔ３〜Ｔ４で負の撹拌パルス１１を印加し、白表示の状態とする。最後に、セット期間Ｔ４〜Ｔ５において、表示階調に対応し電圧値のセットパルス６０を印加することで、所望の画素が所望の階調表示の状態となり、図４１のＴ５に示すように画像更新が完了する。
【０１７６】
以上、図４０の電圧波形で駆動することにより、画像更新時は、図４１に示すように表示状態が変化し、更新画像の反転画像が表示されることがなく、かつ、電圧波形のトータルＤＣ成分はゼロとなる。反転画像が表示されないため、使用者に負担を与えることなく、画像更新時に印加される電圧波形のトータルＤＣ成分はゼロであるため、残像や焼付きを生じない高画質の電気泳動表示装置が実現できる。
【０１７７】
更に、本駆動例４−３では、画像更新時に全ての表示階調に与える電圧波形（具体例：図４０）の波形間において、＋Ｖ３と−Ｖ３を与えるタイミングが重なることがない。このため、データ線が短時間に大きく電圧変化（例：＋Ｖ３から−Ｖ３）することがなく、データドライバの駆動能力を抑えることが可能である。このため、低消費電力化及び低コスト化が可能となる。
【０１７８】
なお、図４０に示す各電圧パルス間の０Ｖ状態を省くことが可能であり、０Ｖ状態を省いた電圧波形により、画像更新時間を短縮することも可能である。また、実施形態２で説明した駆動例２−１（図２２）と駆動例２−２（図２４）との関係のように、極性を反転させた電圧波形を用いてもよい。更には、正負ペアの撹拌パルスを追加し、撹拌パルスの数を増やしいわゆる履歴の消去能力を上げ、更なる高画質化を図ることも可能である。
【０１７９】
［駆動例４−４］
駆動例４−１から駆動例４−３では、画像更新時に印加される電圧波形において、トータルＤＣ成分を０にするために、印加する補償パルスの幅はｐｗ１に固定し電圧値を調整している。しかしながら、式（９）に示したようにトータルＤＣ成分は、各パルスのパルス幅と電圧の積を加算した結果であるため、パルス幅による調整も可能である。具体例として、画素に印加する電圧波形を図４２及び図４３に示す。
【０１８０】
図４２は、駆動例４−１の電圧波形（図３７）において、補償パルスの電圧値は−Ｖ３とし、パルス幅ｃｐｗを調整した駆動例である。図４２に示す電圧波形では、撹拌パルスは偶数のため、リセット期間内での撹拌パルスのＤＣ成分は０であり、補償パルスの電圧×パルス幅を（−Ｖｃ）×ｃｐｗ、セットパルスの電圧×パルス幅を（Ｖｓ）×ｓｐｗ、と一般化すると、画像更新期間全体でトータルＤＣ成分をゼロにする次式が成立する。
（−Ｖｃ）×ｃｐｗ＋（＋Ｖｓ）×ｓｐｗ＝０  式（１５）
【０１８１】
ここで、補償パルスの電圧値−Ｖ３とし、各々の表示階調のセットパルス電圧、及びセットパルス幅ｐｗ１より、図４２（ａ）〜図４２（ｄ）における電圧波形の補償パルス２１の幅は、以下のように決定される。
【０１８２】
Ｗｃｐｗ＝（０／Ｖ３）×ｐｗ１＝０  式（１６）  ※ＶｓＷ＝０
ＬＧｃｐｗ＝（Ｖ１／Ｖ３）×ｐｗ１  式（１７）
ＤＧｃｐｗ＝（Ｖ２／Ｖ３）×ｐｗ１  式（１８）
Ｂｃｐｗ＝（Ｖ３／Ｖ３）×ｐｗ１＝ｐｗ１    式（１９）  
【０１８３】
このように、電圧とパルス幅が調整された補償パルス２１を印加しても、直前の負の撹拌パルス１１により、全ての画素が白表示の状態（白の基底状態）となっているため、表示状態の変化は視認されない。したがって、図４２の電圧波形の表示イメージは駆動例４−１と同じ図３８となる。以上、図４２の電圧波形については、上述の補償パルス２１以外は駆動例４−１と同じため説明を省略する。
【０１８４】
図４３は、駆動例４−３の電圧波形（図４０）において、補償パルスの電圧値は−Ｖ３とし、パルス幅ｃｐｗを調整した駆動例である。図４３に示す電圧波形では、撹拌パルスは奇数であり、リセット期間内での撹拌パルスのＤＣ成分は（−Ｖ３）×ｐｗ１である。補償パルスの電圧×パルス幅を（＋Ｖｃ）×ｃｐｗ、セットパルスの電圧×パルス幅を（Ｖｓ）×ｓｐｗ、とすると、図４３では、画像更新期間全体でトータルＤＣ成分をゼロにする次式が成立する。
（−Ｖ３）×ｐｗ１＋（＋Ｖｃ）×ｃｐｗ＋（＋Ｖｓ）×ｓｐｗ＝０  式（２０）
【０１８５】
ここで、補償パルスの電圧値＋Ｖ３とし、各々の表示階調のセットパルス電圧、及びセットパルス幅ｐｗ１より、図４３（ａ）〜図４３（ｄ）における電圧波形の補償パルス２０の幅は、以下のように決定される。
【０１８６】
Ｗｃｐｗ＝（（Ｖ３−ＶｓＷ）／Ｖ３）×ｐｗ１＝ｐｗ１  式（２１）  ※ＶｓＷ＝０
ＬＧｃｐｗ＝（（Ｖ３−Ｖ１）／Ｖ３）×ｐｗ１  式（２２）
ＤＧｃｐｗ＝（（Ｖ３−Ｖ２）／Ｖ３）×ｐｗ１  式（２３）
Ｂｃｐｗ＝（（Ｖ３−Ｖ３）／Ｖ３）×ｐｗ１＝０    式（２４）
【０１８７】
このように、電圧とパルス幅が調整された補償パルス２０を印加しても、直前の正の撹拌パルス１０により、全ての画素が黒表示の状態（黒の基底状態）となっているため、表示状態の変化は視認されない。したがって、図４３の電圧波形の表示イメージは駆動例４−３と同じ図４１となる。以上、図４３の電圧波形については、上述の補償パルス以外は駆動例４−３と同じため説明を省略する。
【０１８８】
以上、図４２及び図４３を用いて説明したように、階調表示手段として、印加電圧を変える方法において、補償パルスの電圧とパルス幅を調整することで、更新画像の反転画像が表示されることがなく、かつ、電圧波形のトータルＤＣ成分はゼロとすることが可能となる。反転画像が表示されないため、使用者に負担を与えることなく、画像更新時に印加される電圧波形のトータルＤＣ成分はゼロであるため、残像や焼付きを生じない高画質の電気泳動表示装置が実現できる。
【０１８９】
更に、階調表示手段として、セットパルスの電圧値を変える方法では、例えば、駆動例４−３のように、セットパルスで使用する電圧値以外の電圧値が、トータルＤＣ成分を０にする補償パルスの電圧値として必要となる。一般に出力する電圧値が増えるほど、データドライバのコストは上がるため、本駆動例は、駆動例４−３と比較して、コストを低減する効果がある。
【０１９０】
また、本駆動例４−４において、画像更新時に全ての表示階調に与える電圧波形（具体例：図４２）の波形間において、＋Ｖ３と−Ｖ３を与えるタイミングが重なることがない。このため、データ線が短時間に大きく電圧変化（例：＋Ｖ３から−Ｖ３）することがなく、データドライバの駆動能力を抑えることが可能である。このため、低消費電力化及び低コスト化が可能となる。
【０１９１】
なお、図４２及び図４３に示す各電圧パルス間の０Ｖ状態を省くことが可能であり、０Ｖ状態を省いた電圧波形により、画像更新時間を短縮することも可能である。また、第２の実施形で説明した駆動例２−１（図２２）と駆動例２−２（図２４）の関係のように、極性を反転させた電圧波形を用いてもよい。更には、正負ペアの撹拌パルスを追加し、撹拌パルスの数を増やしいわゆる履歴の消去能力を上げ、更なる高画質化を図ることも可能である。
【０１９２】
［駆動例４−５］
本駆動例においては、実施形態３で説明したように、表示部の複数の画素を、第１の領域の画素ａ群と第２の領域の画素ｂ群とにわけ、画像更新時に領域毎（画素ａ／画素ｂ）で異なる電圧波形を印加する。本駆動例おいて、画素ａに印加する電圧波形を図４４に示し、画素ｂに印加する電圧波形を図４５に示す。
【０１９３】
本駆動例は、実施形態３の駆動例３−１におけるパルスの印加時間による階調表示手段及びトータルＤＣの補償手段を、パルスの印加電圧値による階調表示手段及びトータルＤＣの補償手段に変えた駆動方法である。したがって、表示イメージは駆動例３−１と同じ（図３０）となる。更に、図４４及び図４５に示す画素ａ及び画素ｂの駆動方法は、駆動例４−１で説明した駆動例を適用している。したがって、詳細説明は省略する。
【０１９４】
本駆動例によれば、実施形態３の駆動例３−１と同様の効果が得られる。なお、実施形態３で述べた駆動例３−１の変形例の概念は、印加時間による階調表示手段、及び補償手段を、印加電圧値による階調表示手段、及び補償手段に置き換えて、本駆動例に適用することが可能である。更に、上述の補償手段については、駆動例４−４で説明したように、パルス幅の調整、すなわち、印加時間による補償手段を適用することも可能である。
【０１９５】
［駆動例４−６］
本駆動例は、実施形態３で説明した駆動例３−２におけるパルスの印加時間による階調表示手段及びトータルＤＣの補償手段を、パルスの印加電圧値による階調表示手段及びトータルＤＣの補償手段に変えた駆動方法である。駆動例４−５おいて、画素ａに印加する電圧波形を図４６に示し、画素ｂに印加する電圧波形を図４７に示す。なお、表示イメージは駆動例３−２と同じ図３３となる。
【０１９６】
図４６及び図４７に示すように、本駆動例は、画素ａの駆動波形は、駆動例４−１のＴ３とＴ４の間に０Ｖのパルスを加えたものであり、画素ｂの駆動波形は、駆動例４−３を適用している。したがって、その詳細説明は省略する。
【０１９７】
本駆動例によれば、実施形態３の駆動例３−２と同様の効果が得られる。
【０１９８】
なお、実施形態３で述べた駆動例３−２の変形例である各電圧パルス間の０Ｖ状態の省略や、撹拌パルスの追加などは、印加時間による階調表示手段、及び補償手段を、印加電圧値による階調表示手段、及び補償手段に置き換えて、本駆動例に適用することが可能である。更に、上述の補償手段については、駆動例４−４で説明したように、パルス幅の調整、すなわち、印加時間による補償手段を適用することも可能である。
【０１９９】
以上、本実施形態４の構成及び駆動方法について説明したが、これらに限定されるものではなく、実施形態１で適用可能と述べた内容、及び本実施形態４の概念を逸脱しない範囲の設計変更が許容される。
【０２００】
＜実施形態５＞
［構成の説明］
本実施形態５は、既に実施形態３で説明した表示部の画素を第１及び第２の領域の画素群に分けるパターンにおいて、分割するパターンによらず、低消費電力化する駆動方法を提供するものである。したがって、構成については、各々の駆動例において適用すべき構成を参照するものとし、説明を省略する。
【０２０１】
［駆動方法の説明］
本実施形態５の駆動方法ついて、図を参照し説明する。なお、本実施形態５は、表示部の複数の画素を、第１の領域の画素ａ群と、第２の領域の画素ｂ群に分け、画像更新時に領域毎（画素ａ／画素ｂ）で異なる電圧波形を印加する駆動方法において、画素ａ群と画素ｂ群とが同じデータ線に接続するパターン配置（例えば、図２７［Ｂ］及び図２７［Ｃ］）としたときに、低消費電力化を可能とする駆動方法である。
【０２０２】
［駆動例５−１］
本駆動例５−１は、実施形態３の駆動例３−１を低消費電力化するものであり、画素ａに印加する電圧波形を図４８に、画素ｂに印加する電圧波形を図４９に示す。図４８（ａ）／図４９（ａ）は、白（Ｗａ／Ｗｂ）を表示する画素ａ／画素ｂに印加する電圧波形である。図４８（ｂ）／図４９（ｂ）は、ライトグレー（ＬＧａ／ＬＧｂ）を表示する画素ａ／画素ｂに印加する電圧波形である。図４８（ｃ）／図４９（ｃ）は、ダークグレー（ＤＧａ／ＤＧｂ）を表示する画素ａ／画素ｂに印加する電圧波形である。図４８（ｄ）／図４９（ｄ）は、黒（Ｂａ／Ｂｂ）を表示する画素ａ／画素ｂに印加する電圧波形である。
【０２０３】
図４８及び図４９に示すように、他の実施形態と同様に、画像更新期間は、前の画像を消去するリセット期間（Ｔ０〜Ｔ３）と、画像を書き込むセット期間（Ｔ３〜Ｔ４）とから構成される。また、リセット期間内のＴ０〜Ｔ１間、Ｔ１〜Ｔ２間、Ｔ２〜Ｔ３間で与える電圧パルスの役割、及びセット期間（Ｔ３〜Ｔ４）で与える電圧パルスの役割は、駆動例３−１（図２８及び図２９）と同じである。したがって、画像更新時の各タイミング（Ｔ０、Ｔ１、・・・Ｔ４）における表示状態の変化も駆動例３−１と同じであり、本駆動例の表示イメージは、画素ａ／画素ｂのパターン配置を図２７［Ｃ］とした場合、図３０となる。
【０２０４】
本駆動例の駆動例３−１と異なる点は、撹拌パルス、補償パルス、セットパルスを時間分割し、画素ａ群及び画素ｂ群へ印加する逆極性のパルスが重ならないようにしている点である。
【０２０５】
リセット期間Ｔ０〜Ｔ１間において、表示画像消去及び粒子の撹拌のために、画素ａには正のパルス１０ｐ群を印加し（図４８）、画素ｂには負のパルス１１ｐ群を印加する（図４９）。これらのパルス群は、正のパルス１０ｐにより画素ａ群への印加電圧が＋Ｖとなるとき、画素ｂ群への印加電圧を０とし、負のパルス１１ｐにより画素ｂ群への印加電圧が−Ｖとなるとき、画素ａ群への印加電圧が０となるように印加する。このように断続的にパルスをｐｗｊの間印加することにより、図３０のＴ１に示すように、画素ａは、黒表示の状態（黒の基底状態）となり、画素ｂは、白表示（白の基底状態）となる。
【０２０６】
ここで、駆動例３−１と比較すると、画素ａへのｐｗｊ間の正のパルス１０ｐ群の印加が、駆動例３−１におけるパルス幅ｐｗ１の正の撹拌パルス１０を印加したとき（図２８のＴ０〜Ｔ１）と同様の表示状態の変化をもたらし、画素ｂへのｐｗｊ間の負のパルス１１ｐ群の印加が、駆動例３−１におけるパルス幅ｐｗ１の負の撹拌パルス１１を印加したとき（図２９のＴ０〜Ｔ１）と同様の表示状態の変化をもたらす。つまり、ｐｗｊ間の正のパルス１０ｐ群は、パルス幅ｐｗ１の正の撹拌パルス１０と同じ機能を果たし、ｐｗｊ間の負のパルス１０ｐ群は、パルス幅ｐｗ１の正の撹拌パルス１０と同じ機能を果たす。なお、正のパルス１０ｐ、及び負のパルス１１ｐは、電圧の大きさ、パルス幅、ｐｗｊ間に含まれる数を等しく設定する。
【０２０７】
断続的なパルス印加による画素電極への電圧書き込みと画素の反射率変化について、図５０を用いて詳細に説明する。図５０は、サブフレームｓｆ１からｓｆｊにおける電圧書き込みで、画素ｍｎを白表示状態（Ｗ）から黒表示状態（Ｂ）に変化させ、画素（ｍ＋１）ｎを黒表示状態（Ｂ）から白表示状態（Ｗ）に変化させる例である。ｔ０では、画素ｍｎの白粒子は表示面側、画素（ｍ＋１）ｎの白粒子は画素電極側に留まり、画素ｍｎの黒粒子は画素電極側、画素（ｍ＋１）ｎの黒粒子は表示面側に留まっている。
【０２０８】
サブフレームｓｆ１のｔ１で、画素電極１０６−ｍｎへデータ線Ｄｎから＋Ｖを書き込むと、図５の説明と同様に、ゲート線Ｇｍの電圧が立ち下がり、ＴＦＴがＯＦＦした後も、ほぼ＋Ｖの電圧がストレージ容量により保持され、画素ｍｎの反射率が低下し始める。ｔ１’においては、データ線Ｄｎを０Ｖとし、画素電極１０６−（ｍ＋１）ｎへは０Ｖを書き込むため、画素（ｍ＋１）ｎの反射率は変化しない。
【０２０９】
サブフレームｓｆ２のｔ２では、データ線Ｄｎを０Ｖとし、画素電極１０６−ｍｎへ０Ｖを書き込むため、画素ｍｎの反射率変化が止まる。一方、ｔ２’では、画素電極１０６−（ｍ＋１）ｎへは−Ｖを書き込むため、画素（ｍ＋１）ｎの反射率は上がり始める。
【０２１０】
サブフレームｓｆ３のｔ３では、画素電極１０６−ｍｎへ＋Ｖを書き込むため、画素ｍｎの反射率は再び下がり始める。一方、ｔ３’では、画素電極１０６−（ｍ＋１）ｎへ０Ｖを書き込むため、画素（ｍ＋１）ｎの反射率変化はとまる。
【０２１１】
ｓｆ３以降、上記のように、画素電極１０６−ｍｎ／画素電極１０６−（ｍ＋１）ｎへサブフレーム毎に＋Ｖ／０Ｖ、０Ｖ／−Ｖの電圧印加を繰り返すことにより、サブフレームｓｆｊにおいて、画素ｍｎが黒の基底状態、画素（ｍ＋１）ｎが白の基底状態へと変化する。この基底状態に至るサブフレームｓｆ１からｓｆｊの時間を、ｐｗｊとして用いる。
【０２１２】
なお、断続的なパルス印加により基底状態に至る時間ｐｗｊは、印加電圧及び粒子特性で変化するものであり、これらに応じて適宜決定する。また、実施形態１（図６）での説明と同様に、基底状態に至る以前のサブフレームで、＋Ｖ又は−Ｖの電圧印加をやめ０Ｖとすることで、画素を所望の表示状態とすることができる。後述するセット期間で、セットパルス郡４０ｐ又は４１ｐを印加する期間は、上記のように決定する。
【０２１３】
以上、図５０に示す画素電極１０６−ｍｎの電圧波形は、図４８のＴ０からＴ１に示す画素ａの電圧波形に相当し、図５０に示す画素電極１０６−（ｍ＋１）ｎの電圧波形は、図４９のＴ０からＴ１に示す画素ｂの電圧波形に相当する。
【０２１４】
Ｔ１〜Ｔ２の間では、画素ａに負の撹拌パルスとして機能するパルス１１ｐ群を、画素ｂに正の撹拌パルスとして機能するパルス１０ｐ群を、ｐｗｊの間印加する。画素ａ／ｂにＴ０〜Ｔ１間と逆極性の電圧を印加するため、図３０のＴ２に示すように表示状態は、Ｔ１の黒／白の表示画素が反転して、白／黒の表示画素（白／黒の基底状態）となる。
【０２１５】
次に、リセット期間Ｔ２〜Ｔ３において、直前の撹拌パルスとして機能するパルス群と同極性のパルス群を、補償パルスとして機能するように印加する。すなわち、画素ａには負のパルス２１ｐ群を印加し、画素ｂに正のパルス２０ｐ郡を、各波形間において、画素ａが−Ｖのとき画素ｂは０Ｖ、画素ａが０Ｖのとき画素ｂは＋Ｖとなるように印加する。ここで、Ｔ０〜Ｔ２における撹拌パルスとして機能するパルス群のトータルＤＣ成分が０であるため、補償パルスとして機能するパルス２１ｐ群及び２０ｐ群を印加する期間は、セット期間で表示階調に応じて印加するセットパルス４０ｐ群及び４１ｐ群の印加期間と合わせる。例えば、図４８のＬＧａの電圧波形においては、負のパルス２１ｐ群を印加する期間は、セット期間でパルス４０ｐ群を印加する期間と合わせてＬＧｓｐｗａとする。また、例えば、図４９のＤＧｂの電圧波形においては、正のパルス２０ｐ群を印加する期間は、セット期間でパルス４１ｐ群を印加する期間と合わせてＤＧｓｐｗｂとする。
【０２１６】
Ｔ２で全ての画素ａ／画素ｂが白／黒の基底状態になった後に、上記のように、補償パルスとして機能するパルス群を印加するため、表示の状態変化は視認されず、図３０に示すようにＴ３はＴ２と同じ縦横１画素毎交互の白黒表示である。
【０２１７】
最後に、セット期間（Ｔ３〜Ｔ４）で、所望とする表示階調に対応した期間で＋Ｖ／−Ｖのセットパルスとして機能するパルス４０ｐ群／４１ｐ群を画素ａ／画素ｂに印加する。なお、前述の撹拌パルス、補償パルスとして機能するパルス群と同様に、各波形間において、画素ａが＋Ｖのとき画素ｂは０Ｖ、画素ａが０Ｖのとき画素ｂは−Ｖとなるようにパルス群を印加する。
【０２１８】
上記のように、画素ａ群及び画素ｂ群へ時間分割したパルスによる電圧印加を行うことにより、同じデータ線に画素ａ及び画素ｂが接続されるパターン配置においても、データ線の電圧変化を、＋Ｖと０Ｖ間、−Ｖと０Ｖ間の変化にとどめることができ、低消費電力化が可能となる。なお、図４８及び図４９に示す各パルスを時間分割するときの最小単位はサブフレーム単位であり、分割された各々のパルス幅は、粒子の応答特性及び、サブフレーム期間に応じて適宜決定することが可能である。図５０では、１サブフレーム単位の時間分割で画素ａ／画素ｂに電圧印加を行う例を示したが、例えば、図５１に示すように、２サブフレーム毎の繰り返しであってもよい。
【０２１９】
本駆動例によって、駆動例３−１で得られる効果と同様に、電圧波形のトータルＤＣ成分ゼロによる残像や焼付きが生じない効果に加え、リセット期間において印加する撹拌パルスとして機能するパルスの極性が、画素ａ及び画素ｂで反転にしているため、リセット期間において、表示部全体が白→黒／黒→白となるいわゆるフラッシングがなく、使用者への負担を更に軽減する効果が得られる。
【０２２０】
更に、本駆動例では、画素ａ群、画素ｂ群へ時間分割したパルスによる電圧印加（具体例：図４８及び図４９）を行うことで、同じデータ線に画素ａと画素ｂが接続されるパターン配置においても、データ線の電圧変化を、＋Ｖと０Ｖ間、−Ｖと０Ｖ間の変化にとどめることが可能となり、低消費電力化及び低コスト化が可能となる。
【０２２１】
なお、本駆動例の概念は、画素ａ群、画素ｂ群へ時間分割したパルスによる電圧印加を行うことで、同じデータ線に画素ａと画素ｂが接続されるパターン配置においても、データ線の電圧変化を、＋Ｖと０Ｖ間、−Ｖと０Ｖ間の変化にとどめることにあり、実施形態４の駆動例４−５、駆動例４−６に適用し、低消費電力化及び低コスト化することも可能である。
【０２２２】
以上、本実施形態５の構成及び駆動方法について説明したが、これらに限定されるものではなく、実施形態１で適用可能と述べた内容、及び本実施形態５の概念を逸脱しない範囲の設計変更が許容される。
【０２２３】
＜実施形態６＞
実施形態１乃至５においては、対向電極（及び各ストレージ線）に与える電圧を一定とした駆動例のみを説明したが、対向電極の電圧を適宜変化させるいわゆるコモン反転駆動の本発明への適用も可能である。以下、コモン反転駆動を適用した本発明の実施形態６について説明する。
【０２２４】
コモン反転駆動では、対向電極に適宜バイアス電圧を与えることにより、データドライバの出力電圧幅を低減できるため、低消費電力化が可能となる。例えば、実施形態１では、＋Ｖ，０，−Ｖを出力するデータドライバを用いて、対向電極を０Ｖ一定（厳密にはフィード・スルー電圧を加味した調整電圧を一定）とし、画素に＋Ｖ，０，−Ｖを印加したが、対向電極の電圧を適宜０あるいは＋Ｖと変化させることにより、＋Ｖ，０を出力する２値出力のデータドライバを用いて、画素に＋Ｖ，０，−Ｖを印加できる。具体的には、対向電極を０とし、データドライバから＋Ｖを出力することで、画素に＋Ｖを印加できる。対向電極を０とし、データドライバから０を出力する、あるいは、対向電極を＋Ｖとし、データドライバから＋Ｖを出力することで、画素に０を印加できる。対向電極を＋Ｖとし、データドライバから０を出力することで、画素に−Ｖを印加できる。
【０２２５】
また、別の見方をすれば、コモン反転駆動では、対向電極に対する画素電極の電圧と定義した画素への印加電圧を、データドライバの最大出力電圧幅以上とすることが可能となる。このため、コモン反転駆動の適用は、高電圧に対応するデータドライバを採用することで一般的に生じる大型化、消費電力の増大、高コスト化を、防ぐことができる。
【０２２６】
［構成及び駆動方法の説明］
本実施形態６の電気泳動表示装置は、特許請求の範囲に記載の「電圧印加部」に含まれる表示コントローラに、対向電極及び各ストレージライン（図３中のＶｓｔ）へ与える電圧（以下、コモン電圧と呼ぶ）を可変する機能を備えたことが、他の実施形態と異なる。以下、構成及び駆動方法の具体例を説明するが、他の実施形態と同様の部分については説明を省略する。
【０２２７】
［構成例６−１］
構成例６−１は、画素への印加電圧を実施形態１及び２と同じ＋Ｖ，０，−Ｖ、とし、実施形態１及び２と同じ概念の駆動をコモン反転駆動で実現する電気泳動表示装置の構成例である。図５２に、構成例６−１における電気泳動装置の機能ブロック図を示す。
【０２２８】
図５２に示すように、構成例６−１の電気泳動表示装置は、表示コントローラ８０Ｃの電源回路８２Ｃにコモン電圧可変回路８７を備える。データ変換回路８４Ｃは、データドライバ１５０Ｃへ表示データ２００Ｃを生成し出力する機能に加え、コモン電圧可変回路８７へ、出力電圧を指定する信号２３０を出力する機能を備える。これらの点が、図１に示す実施形態１及び２と異なる。また、データドライバ１５０Ｃには、前述のように、＋Ｖ，０を出力する２値出力のデータドライバの適用が可能であることが、実施形態１及び２と異なる。
【０２２９】
コモン電圧可変回路８７は、タイミングコントローラ８３からの信号に同期し、出力電圧を指定する信号２３０に応じた出力電圧（＋Ｖあるいは、０）をサブフレーム単位で出力する機能を備える。例えば、出力電圧＋Ｖ、０を生成する電源回路と、信号２３０に応じて２つの電源回路の出力を切り換えるセレクタ回路と、タイミングコントローラ８３からの信号に応じて、セレクタ出力の電圧を保持し、対向電極及び各ストレージラインに保持電圧を出力する回路とから構成される。
【０２３０】
データ変換回路８４Ｃは、各表示階調に対してサブフレーム順にデータドライバ１５０Ｃに出力する、電圧データ及びコモン電圧データを備える。例えば、データドライバ１５０Ｃに出力する電圧データは、実施形態１及び２と同様に、表示階調とサブフレームのカウント値とに対応するルックアップテーブル（ＬＵＴ）として格納され、コモン電圧データは、サブフレームのカウント値に対応するルックアップテーブル（ＬＵＴ）として格納される。更に、画像メモリ８１に格納された画像データからサブフレーム毎に各画素データを読み出し、画素データが指定する表示階調とサブフレームのカウント値とから、先述の電圧データを利用し、データドライバ１５０Ｃが出力する電圧（＋Ｖ／０）を指定する符号化された表示データ２００Ｃ、及び、コモン電圧（＋Ｖ／０）を指定する信号２３０を出力する機能を備える。
【０２３１】
以上の構成により、各表示階調に応じて、画素電極に書き込む電圧を＋Ｖ、０、−Ｖのいずれかに決定できる。ただし、コモン電圧は、サブフレーム単位で、＋Ｖ、あるいは、０であるため、画素電極に書き込まれる電圧は、サブフレーム単位で、＋Ｖ／０、あるいは、０／−Ｖとなる。
【０２３２】
［駆動例６−１−１］
構成例６−１の電気泳動表示装置を用い、実施形態１にコモン反転駆動を適用した画像更新時の駆動方法について、図５３を用いて説明する。
【０２３３】
図５３に示す駆動例６−１−１は、駆動例１−１（図７）にコモン反転駆動を適用した場合の、対向電極電位及び画素電極電位の変化を示すタイミングチャートの一例である。ここで、画素電極電位は、データドライバの出力電圧により決定し、対向電極電位は、コモン電圧により決定する。なお、図示した画素電極電位は、説明の便宜上、フィード・スルー電圧を無視している。その理由は、対向電極電位のオフセットを調整することにより、対向電極と画素電極との電位差を、図５３と同じ関係にすることができるため、つまり、フィード・スルー電圧を打ち消すことができるためである。
【０２３４】
図５３に示すように、画像更新期間は、他の実施形態と同様に、前の画像を消去するリセット期間（Ｔ０〜Ｔ３）と、画像を書き込むセット期間（Ｔ３〜Ｔ４）とから構成される。図５３（ａ）は、画像更新において、次にＷ（白）を表示する画素の画素電極電位を示し、図５３（ｂ）は、次にＬＧ（ライトグレー）を表示する画素の画素電極電位を示し、図５３（ｃ）は、画像更新において、次にＤＧ（ダークグレー）を表示する画素の画素電極電位を示し、図５３（ｄ）は、画像更新において、次にＢ（黒）を表示する画素の画素電極電位を示す。
【０２３５】
リセット期間のＴ０〜Ｔ１では、対向電極電位はｐｗ１期間をＶとし残りの期間を０とする。また、Ｔ０〜Ｔ１で、図５３（ａ）〜図５３（ｄ）全ての階調を表示する画素の画素電極電位を０とする。この結果、画素への印加電圧は、対向電極に対する画素電極の電圧と定義しているため、Ｔ０〜Ｔ１で、画素には−Ｖの電圧がｐｗ１期間印加されることになる。つまり、駆動例１−１と同様に、図７に示す負の撹拌パルス１１が全画素に印加されることになる。続く、Ｔ１〜Ｔ２では、対向電極電位を０とし、図５３（ａ）〜図５３（ｄ）全ての階調を表示する画素の画素電極電位はｐｗ１期間を＋Ｖとし残りの期間を０とする。この結果、Ｔ１〜Ｔ２で、画素には＋Ｖの電圧がｐｗ１期間印加されることになる。つまり、駆動例１−１と同様に、図７に示す正の撹拌パルス１０が全画素に印加されることになる。
【０２３６】
上記のように、リセット期間のＴ０〜Ｔ２において、対向電極電位と画素電極電位を図５３に示すように設定することで、実施形態１の駆動例１−１と同様に、画素にはパルス幅ｐｗ１の負の撹拌パルスに続き、正の撹拌パルスが印加される。このため、表示部の表示状態の変化は、駆動例１−１で用いた図８と同じ変化となる。すなわち、表示部全ての画素がＴ１で白表示となった後、Ｔ２で黒表示となる。
【０２３７】
次に、リセット期間Ｔ２〜Ｔ３では、対向電極電位を０とし、画素電極電位は、各表示階調におけるセット期間での画素への電圧印加期間（ｓｐｗ）を＋Ｖとし、残りの期間を０とする。具体的には、Ｔ２〜Ｔ３で、Ｗ（白）を表示する画素の画素電極電位はＷｓｐｗ期間を＋Ｖとし、ＬＧ（ライトグレー）を表示する画素の画素電極電位はＬＧｓｐｗ期間を＋Ｖ、残りの期間を０とし、ＤＧ（ダークグレー）を表示する画素の画素電極電位はＤＧｓｐｗ期間を＋Ｖ、残りの期間を０とし、Ｂ（黒）を表示する画素の画素電極電位は、セット期間で画素への電圧印加が０であるため、０とする。この結果、Ｔ２〜Ｔ３では、画素へ＋Ｖの電圧が表示階調に応じてｓｐｗ期間印加されることになる。つまり、駆動例１−１と同様に、図７に示す正の補償パルス２０が表示階調に応じたパルス幅で画素に印加されることになる。
【０２３８】
上記のように、リセット期間Ｔ２〜Ｔ３において、対向電極電位と画素電極電位を図５３に示すように設定することで、実施形態１の駆動例１−１と同様に、画素には表示階調に対応したパルス幅の正の補償パルスが印加される。この期間の表示状態は、先述のようにＴ２の時点で、全ての画素が黒表示の状態（黒の基底状態）となっているため、正の補償パルスの印加による表示状態の変化は視認されない。
【０２３９】
最後に、セット期間Ｔ３〜Ｔ４では、対向電極電位はＷｓｐｗ期間を＋Ｖとし残りの期間を０とする。また、Ｔ３〜Ｔ４で、画素電極電位は、対向電極電位が＋Ｖの期間（Ｗｓｐｗ）内で、表示階調に応じた期間を０、残りの期間を＋Ｖとし、対向電極電位が０の期間は画素電極電位も０とする。この結果、Ｔ３〜Ｔ４では、画素へ−Ｖの電圧が表示階調に応じてｓｐｗ期間印加されることになる。つまり、駆動例１−１と同様に、図７に示す負のセットパルス４１が、表示階調に応じたパルス幅で画素に印加されることになる。したがって、Ｔ３〜Ｔ４で、所望の画素が所望の階調表示の状態となり画像更新が完了する。
【０２４０】
以上のように、図５３に示すタイミングチャートに従い、対向電極電位及び画素電極電位を変化させることによって、駆動例１−１（図７）と同じ電圧波形を画素に印加できる。したがって、画像更新における表示状態の変化も、駆動例１−１と同じ（図８）であり、更新画像の反転画像表示を防ぐことができ、かつ、電圧波形のトータルＤＣ成分はゼロとなる。このため、実施形態１と同様に、反転画像の非表示により使用者に負担を与えることなく、画像更新時に印加される電圧波形のトータルＤＣ成分はゼロであるため、残像や焼付きを生じない高画質の電気泳動表示装置が実現でき、さらに、コモン反転駆動によりデータドライバの出力電圧幅を低減できるため、低消費電力化が可能となる。
【０２４１】
［駆動例６−１−１’］
コモン反転駆動において、画素への印加電圧０とするには、対向電極電位と画素電極電位を等しくすればよい。つまり、構成例６−１で画素への印加電圧０とする方法は、コモン電圧出力で決まる対向電極電位と、データドライバ出力で決まる画素電極電位とを、共に＋Ｖとする方法、及び、共に０とする方法の二つの方法がある。したがって、コモン反転駆動により、駆動例１−１（図７）と同じ電圧波形を画素に印加する方法は、図５３に示したタイミングチャートに限らない。以下、駆動例１−１（図７）と同じ電圧波形を画素に印加する他の駆動例６−１−１’について、図５４を用いて説明する。
【０２４２】
図５４は、図５３と同様に、対向電極電位と表示階調に応じた画素電極電位との変化を示すタイミングチャートである。図５４において、各表示階調の画素電極電位から対向電極電位を引き算し、各表示階調において画素に印加される電圧波形を求めると、図７と一致する。
【０２４３】
図５４と図５３の違いは、画素への印加電圧が０となるときの対向電極電位及び画素電極電位の状態である。例えば、リセット期間のＴ０〜Ｔ１において、図５３では、対向電極電位はｐｗ１期間を＋Ｖとし残りの期間を０とし、画素電極電位は０とした。これに対して、図５４では、対向電極電位はＴ０〜Ｔ１の間を＋Ｖとし、画素電極電位はｐｗ１期間を０とし残りの期間を＋Ｖとしている。この結果、図５３及び図５４ともに、図７に示すパルス幅ｐｗ１の負の撹拌パルス１１が全画素に印加された後、０が印加されるが、この画素への印加電圧０の状態が、図５３では、対向電極電位及び画素電極電位がともに０であるのに対して、図５４では、対向電極電位及び画素電極電位がともに＋Ｖである。
【０２４４】
なお、駆動例６−１−１’は、図５４に示すように、対向電極電位が変化する前に、画素への印加電圧が０となるようにしている。
【０２４５】
以上のように、コモン反転駆動を本発明の他の実施形態に適用する駆動例は、図示したタイミングチャート以外にも、画素への印加電圧を０とする各期間において、画素電極電位と共通電極電位との各種組み合わせによる変形が許容される。
【０２４６】
［駆動例６−１−２］
構成例６−１の電気泳動表示装置を用い、実施形態２にコモン反転駆動を適用した画像更新時の駆動方法について一例を図５５に示す。
【０２４７】
図５５に示す駆動例６−１−２は、駆動例２−１（図２２）にコモン反転駆動を適用した場合の対向電極電位及び画素電極電位の変化を示すタイミングチャートの一例である。図５５において、各表示階調の画素電極電位から対向電極電位を引き算し、各表示階調において画素に印加される電圧波形を求めると、図２２と一致する。つまり、図５５に示す駆動により、駆動例２−１と同じパルス、具体的には、奇数の撹拌パルス、表示階調に応じたパルス幅ｃｐｗの補償パルス、表示階調に応じたパルス幅ｓｐｗのセットパルスを、画素に印加できる。このため、画像更新における表示状態の変化も、駆動例２−１と同じ（図２３）であり、更新画像の反転画像表示を防ぐことができ、かつ、電圧波形のトータルＤＣ成分はゼロとなる。このため、実施形態２と同じ効果が得られる上に、コモン反転駆動によりデータドライバの出力電圧幅を低減できるため、低消費電力化が可能となる。
【０２４８】
以上、構成例６−１の電気泳動表示装置を用い、実施形態１の駆動例１−１、及び、実施形態２の駆動例２−１にコモン反転駆動を適用した場合の駆動例について、図を参照し説明したが、実施形態１及び２で説明した他の駆動例、及び、実施形態１及び２の概念を逸脱しない範囲の設計変更についても、同様にコモン反転駆動が適用できる。
【０２４９】
［構成例６−２］
構成例６−２は、階調表示の手段として、画素への印加電圧の大きさを変える実施形態４の電気泳動表示装置に、コモン反転駆動を適用する場合の構成例である。図５６に、構成例６−２における電気泳動装置の機能ブロック図を示す。構成例６−２は、構成例６−１に、実施形態４（図３４）で必要となる機能を追加したものであり、構成例６−１と同様の部分については、説明を省略する。
【０２５０】
構成例６−２で用いるデータドライバ１５０Ｄは、実施形態４で説明したデータドライバ１５０Ｂと同様に多値電圧を出力する機能を備える。データドライバ１５０Ｄの構成については、実施形態４のデータドライバ１５０Ｂ（図３５）を参照とし、説明を省略する。
【０２５１】
また、実施形態４では、具体例として、正の電圧＋Ｖ１，＋Ｖ２，＋Ｖ３、負の電圧−Ｖ１，−Ｖ２，−Ｖ３、及び、０Ｖの７値の電圧を画素に印加し階調表示を行う方法を説明した。構成例６−２においても、説明の便宜上、実施形態４と同じ７値の電圧を、コモン反転駆動を用いて画素に印加する。
【０２５２】
上記、７値の電圧をコモン反転駆動により画素に印加する方法の一例として、コモン電圧を＋Ｖ３あるいは、０とし、データドライバ１５０Ｄに、＋Ｖ３、＋Ｖ３−Ｖ１、＋Ｖ２、＋Ｖ３−Ｖ２、＋Ｖ１、０の電圧出力を有するものを用いる方法を説明する。この場合、表示コントローラ８０Ｄのコモン電圧可変回路８７Ｄは、構成例６−１と同じく、正の電圧と０を切り換えるため、機能、構成は同じである。また、データ変換回路８４Ｄは、構成例６−１と同様に、各表示階調に対してサブフレーム順にデータドライバ１５０Ｄから出力する電圧データと、コモン電圧データとを備え、これらの電圧データを利用し、データドライバ１５０Ｄが出力する電圧（＋Ｖ３／＋Ｖ３−Ｖ１／＋Ｖ２／＋Ｖ３−Ｖ２／＋Ｖ１／０）を指定する符号化された表示データ２００Ｄ、及びコモン電圧（＋Ｖ３／０）を指定する信号２３０Ｄを出力する機能を備える。
【０２５３】
［駆動例６−２−１］
構成例６−２の電気泳動表示装置を用い、実施形態４にコモン反転駆動を適用した画像更新時の駆動方法について一例を図５７に示す。
【０２５４】
図５７に示す駆動例６−２−１は、駆動例４−１（図３７）にコモン反転駆動を適用した場合の対向電極電位及び画素電極電位の変化を示すタイミングチャートの１例である。図５７において、各表示階調の画素電極電位から対向電極電位を引き算し、各表示階調において画素に印加される電圧波形を求めると、図３７と一致する。つまり、図５７に示す駆動により、駆動例４−１と同じパルス、具体的には、偶数の撹拌パルス、セットパルスの電圧値に対応する補償パルス、表示階調に応じた電圧値のセットパルスを、画素に印加できる。このため、画像更新における表示状態の変化も、駆動例４−１と同じ（図３８）であり、更新画像の反転画像表示を防ぐことができ、かつ、電圧波形のトータルＤＣ成分はゼロとなる。このため、実施形態４と同じ効果が得られる上に、コモン反転駆動によりデータドライバの出力電圧幅を低減できるため、低消費電力化が可能となる。
【０２５５】
以上、構成例６−２の電気泳動表示装置を用い、実施形態４の駆動例４−１にコモン反転駆動を適用した場合の駆動例について、図を参照し説明したが、実施形態４で説明した他の駆動例、実施形態４の概念を逸脱しない範囲の設計変更についても、同様にコモン反転駆動が適用できる。
【０２５６】
［構成例６−３］
構成例６−３は、画素への印加電圧を実施形態５と同じ、＋Ｖ，０，−Ｖ、とし、実施形態５と同じ概念の駆動をコモン反転駆動で実現する電気泳動表示装置の構成例である。したがって、実施形態３及び５で説明した通り、図２７に示すように、表示部の複数の画素を、第１の領域の画素ａ群と、第２の領域の画素ｂ群に分け、画像更新時に領域毎（画素ａ／画素ｂ）で異なる電圧波形を印加する。図５８に、構成例６−３における電気泳動装置の機能ブロック図を示す。
【０２５７】
構成例６−３は、構成例６−１に、実施形態３及び５（図２６）で必要となる機能を追加したものであり、構成例６−１と同様の部分については、説明を省略する。構成例６−１と異なる点は、図５８に示す表示コントローラ８０Ｅには、図２７に例示するパターン化した画素ａ／画素ｂで異なる電圧波形を印加するためのデータ変換回路８４Ｅを備えることである。データ変換回路８４Ｅには、構成例６−１で説明したコモン電圧データのルックアップテーブルに加えて、実施形態３で説明した画素ａ用のルックアップテーブル（ＬＵＴ＿ａ）と画素ｂ用のルックアップテーブル（ＬＵＴ＿ｂ）とを備える。更に、画像メモリ８１から、サブフレーム毎に画素データを読み出すときに、出力先が画素ａ／画素ｂのどちらか判断する機能（セレクタ）を備え、出力先に応じてＬＵＴ＿ａ、あるいは、ＬＵＴ＿ｂを利用し、画像データが指定する表示階調とサブフレームのカウント値とから、データドライバ１５０Ｅが出力する（＋Ｖ／０）を指定する符号化された表示データ２００Ｅを出力する機能を備える。また、サブフレームのカウント値から、コモン電圧データのルックアップテーブルを利用し、コモン電圧可変回路８７Ｅが出力するコモン電圧（＋Ｖ／０）を指定する信号２３０Ｅを出力する機能を備える。
【０２５８】
以上の構成により、領域毎（画素ａ／画素ｂ）及び、各表示階調に応じて、画素電極に書き込む電圧を＋Ｖ、０、−Ｖのいずれかに決定できる。
【０２５９】
［駆動例６−３−１］
構成例６−３の電気泳動表示装置を用い、実施形態５にコモン反転駆動を適用した画像更新時の駆動方法について、図５９及び図６０を用いて説明する。
【０２６０】
図５９及び図６０に示す駆動例６−３−１は、駆動例５−１（図４８及び図４９）にコモン反転駆動を適用した場合の対向電極電位及び画素電極電位の変化を示すタイミングチャートの一例である。図５９には、対向電極電位と画素ａ群の画素電極電位とを示し、図６０には、対向電極電位と画素ｂ群の画素電極電位とを示す。図５９（ａ）／図６０（ａ）は、白（Ｗａ／Ｗｂ）を表示する画素ａ／画素ｂの画素電極電位であり、図５９（ｂ）／図６０（ｂ）は、ライトグレー（ＬＧａ／ＬＧｂ）を表示する画素ａ／画素ｂの画素電極電位であり、図５９（ｃ）／図６０（ｃ）は、ダークグレー（ＤＧａ／ＤＧｂ）を表示する画素ａ／画素ｂの画素電極電位であり、図５９（ｄ）／図６０（ｄ）は、黒（Ｂａ／Ｂｂ）を表示する画素ａ／画素ｂの画素電極電位である。
【０２６１】
図５９に示す、各表示階調の画素電位から対向電極電位を引き算し、各表示階調において画素ａに印加される電圧波形を求めると、図４８と一致する。また、図６０に示す、各表示階調の画素電位から対向電極電位を引き算し、各表示階調において画素ｂに印加される電圧波形を求めると、図４９と一致する。つまり、図５９及び図６０に示す駆動により、駆動例５−１と同じパルスを画素ａ／画素ｂに印加できる。
【０２６２】
具体的には、図５９及び図６０に示すように、リセット期間Ｔ０〜Ｔ１では、サブフレーム期間を最小単位として、対向電極電位を０と＋Ｖとで切り換える。このＴ０〜Ｔ１で、図５９に示すように、画素ａの画素電極電位は＋Ｖであるため、対向電極電位が０のとき、画素ａには＋Ｖが印加され、対向電極電位が＋Ｖのとき、画素ａには０が印加される。つまり、図４８と同じ正のパルス１０ｐ群が画素ａに印加される。
【０２６３】
またＴ０〜Ｔ１で、図６０に示すように、画素ｂの画素電極電位は０であるため、対向電極電位が＋Ｖのとき、画素ｂには０が印加され、対向電極電位が＋Ｖのとき、画素ｂには−Ｖが印加される。つまり、図４９と同じ負のパルス１１ｐ群が画素ｂに印加される。これらのパルスが断続的にｐｗｊの間印加されることにより、Ｔ１では駆動例５−１と同じく、画素ａは、黒表示の状態（黒の基底状態）となり、画素ｂは、白表示（白の基底状態）となる。画素への断続的なパルス印加に伴う表示状態の変化については、実施形態５と同じであるため説明を省略する。
【０２６４】
リセット期間Ｔ１〜Ｔ２では、対向電極電位を＋Ｖと０とで切り換え、画素ａの画素電極電位は０（図５９）、画素ｂの画素電極電位は＋Ｖ（図６０）であるため、画素ａには、図４８と同じ負のパルス１１ｐ群が印加され、画素ｂには、図４８と同じ正のパルス１０ｐ群が印加される。同様に、Ｔ２〜Ｔ３では、補償パルスとして機能する駆動例５−１と同じパルス群が、Ｔ３〜Ｔ４ではセットパルスとして機能する駆動例５−１と同じパルス群が画素に印加される。
【０２６５】
このように、画像更新時に駆動例５−１と同じパルス群が画素に印加されるため、図５９及び図６０に示す駆動による表示状態の変化も、駆動例５−１と同じになり、画素ａ／画素ｂのパターン配置を図２７［Ｃ］とした場合は図３０となる。したがって、駆動例５−１で得られる電圧波形のトータルＤＣ成分ゼロによる残像や焼付きが生じない効果、及び、リセット期間に画素に印加するパルス群の極性が、画素ａ及び画素ｂで反転にしているため、リセット期間において、表示部全体が白→黒／黒→白となるいわゆるフラッシングがなく、使用者への負担を軽減する効果に加えて、コモン反転駆動によりデータドライバの出力電圧幅を低減でき、低消費電力化が可能となる。
【０２６６】
以上、構成例６−３の電気泳動表示装置を用い、実施形態５の駆動例５−１にコモン反転駆動を適用した場合の駆動例について、図を参照し説明したが、実施形態５で説明した変形例、あるいは概念を逸脱しない範囲の設計変更についても、同様にコモン反転駆動が適用できる。
【０２６７】
以上、本実施形態６の構成及び駆動方法について説明したが、これらに限定されるものではなく、実施形態１で適用可能と述べた内容、及び本実施形態６の概念を逸脱しない範囲の設計変更が許容される。
【０２６８】
［補足］
本発明は、次のように表現することもできる。
【０２６９】
本発明の表示装置は、スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板と、対向電極が形成されている第２の基板と、前記第１の基板と前記第２の基板との間に介挿され、少なくとも１つの電気泳動粒子を含有してなる電気泳動層とを備えることにより、前記画素電極に対応するマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加手段とを備えてなるメモリ性を有する画像表示装置であって、
前記電気泳動粒子を撹拌する撹拌パルスによって全ての前記電気泳動粒子を第１の基板または第２の基板に移動させる状態を基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記表示部の全て画素を基底状態とする攪拌期間と、補償パルスにより残留ＤＣ成分の蓄積を抑制する期間とを合わせたリセット期間と、
次画像に応じて所望の画素へ前記電気泳動粒子に対応した電圧を所望の時間印加して所定の表示状態に遷移させるセットパルスを含んだセット期間とから構成され、
前記補償パルスは、少なくとも１つの撹拌パルスにより、前記表示部の全ての画素が白又は黒の基底状態となった後に印加され、補償パルス印加の前後において表示状態が変化しない、
ことを特徴とする。
【０２７０】
又、表示部は、任意の第１の領域の画素と第２の領域の画素とから構成され、
前記電気泳動粒子を撹拌する撹拌パルスによって全ての前記電気泳動粒子を第１の基板に移動させる状態を第１の基底状態、第２の基板に移動させる状態を第２の基底状態と定義すると、
画像更新時の期間は、
少なくとも一回、第１の領域にある全ての画素が前記第１の基底状態となり、かつ、前記表示部の第２の領域にある全ての画素が前記第２の基底状態とする攪拌期間と、補償パルスにより残留ＤＣ成分の蓄積を抑制する期間とを合わせたリセット期間と、
次画像に応じて所望の画素へ前記電気泳動粒子に対応した電圧を所望の時間印加して所定の表示状態に遷移させるセットパルスを含んだセット期間とから構成され、
前記補償パルスは、少なくとも１つの撹拌パルスにより、前記表示部の第１の領域にある全ての画素が第１の基底状態となり、かつ、前記表示部の第２の領域にある全ての画素が第２の基底状態となった後に印加され、補償パルス印加の前後において表示状態が変化しない、
ことを特徴とする。
【０２７１】
本発明の駆動方法は、スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板と、対向電極が形成されている第２の基板と、前記第１の基板と第２の基板との間に介挿され、少なくとも１つの電気泳動粒子を含有してなる電気泳動層とを備えることにより、前記画素電極に対応するマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加手段とを備えてなるメモリ性を有する画像表示装置の駆動方法であって、
前記電気泳動粒子を撹拌する撹拌パルスによって全ての前記電気泳動粒子を第１の基板または第２の基板に移動させる状態を基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記表示部の全て画素を基底状態とする攪拌期間と、補償パルスにより残留ＤＣ成分の蓄積を抑制する期間とを合わせたリセット期間と、
次画像に応じて所望の画素へ前記電気泳動粒子に対応した電圧を所望の時間印加して所定の表示状態に遷移させるセットパルスを含んだセット期間とから構成され、
前記補償パルスは、少なくとも１つの撹拌パルスにより、前記表示部の全ての画素が白又は黒の基底状態となった後に印加され、補償パルス印加の前後において表示状態が変化しない、
ことを特徴とする。
【０２７２】
又、本発明の駆動方法は、
表示部が、任意の第１の領域の画素と第２の領域の画素とから構成され、
前記電気泳動粒子を撹拌する撹拌パルスによって全ての前記電気泳動粒子を第１の基板に移動させる状態を第１の基底状態、第２の基板に移動させる状態を第２の基底状態と定義すると、
画像更新時の期間は、
少なくとも一回、第１の領域にある全ての画素が前記第１の基底状態となり、かつ、前記表示部の第２の領域にある全ての画素が前記第２の基底状態とする攪拌期間と、補償パルスにより残留ＤＣ成分の蓄積を抑制する期間とを合わせたリセット期間と、
次画像に応じて所望の画素へ前記電気泳動粒子に対応した電圧を所望の時間印加して所定の表示状態に遷移させるセットパルスを含んだセット期間とから構成され、
前記補償パルスは、少なくとも１つの撹拌パルスにより、前記表示部の第１の領域にある全て画素が第１の基底状態となり、かつ、前記表示部の第２の領域にある全て画素が第２の基底状態となった後に印加され、補償パルス印加の前後において表示状態が変化しない、
ことを特徴とする。
【０２７３】
本発明によれば、反転画像が表示されないため、使用者に負担／不快感を与えることなく、画像更新時に印加される電圧波形のトータルＤＣ成分はゼロであるため、残像、焼付きを生じない高画質の電気泳動表示装置が実現できる。更には、表示部を第１の領域と第２の領域とに分け、リセット期間において、各々の撹拌パルスの極性を反転させることにより、表示画面全体が白→黒／黒→白となるいわゆるフラッシングがなく、使用者への負担をさらに軽減する効果がある。
【０２７４】
以上、本発明の実施形態について、図面を参照して説明したが、本発明の具体的な構成は、これらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。例えば、駆動例の説明において、表示階調をＷ（白）、ＬＧ（ライトグレー）、ＤＧ（ダークグレー）、Ｂ（黒）としたが、これに限らず、本発明の概念に基づき、これより多くの階調で駆動することも許容される。また、各実施形態の電気泳動表示装置は、白黒表示を行うものとして説明したが、帯電粒子である白色顔料１１７、黒色顔料１１８を、例えば、赤色、緑色、青色などの補色の顔料に代えることで、赤色、緑色、青色などの表示が可能となる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
【０２７５】
上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。
【０２７６】
［付記１］第１の基板、第２の基板、及び、前記第１の基板と前記第２の基板との間に介挿された電気泳動粒子を有する表示部と、
所定の電圧波形からなる撹拌パルス、補償パルス及びセットパルスを前記電気泳動粒子に印加することにより、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記電圧印加部は、前記撹拌パルスによって全ての前記電気泳動粒子を前記第１の基板及び前記第２の基板の少なくとも一方に移動させた前記表示状態にした後、前記補償パルスによってこの表示状態を変化させることなく前記セットパルス印加後の残留直流成分を抑制するための電圧を印加しておき、前記セットパルスによって前記次画像に更新させる、
電気泳動表示装置。
【０２７７】
［付記２］スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と前記第２の基板との間に介挿され、少なくとも１つの電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記電気泳動粒子を撹拌する撹拌パルスによって全ての前記電気泳動粒子を前記第１の基板又は前記第２の基板に移動させる状態を基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記表示部の全ての前記画素を前記基底状態とする撹拌期間と、補償パルスにより残留直流成分の蓄積を抑制する補償期間とを合わせたリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記補償パルスは、少なくとも１つの前記撹拌パルスにより、前記表示部の全ての前記画素が同一の前記基底状態となった後に印加され、当該補償パルス印加の前後において前記表示状態が変化しない、
電気泳動表示装置。
【０２７８】
［付記３］前記画像更新時の期間に、前記画素電極に印加される電圧波形の直流成分の時間積分値がゼロとなる、
付記２記載の電気泳動表示装置。
【０２７９】
［付記４］前記画像更新時、前記画素電極に印加される電圧波形に含まれる前記撹拌パルスの数が偶数であり、前記補償パルスの電圧は、前記セットパルスの電圧に対して大きさが同じで極性が逆であり、かつ、前記補償パルスのパルス幅は、前記セットパルスのパルス幅と等しい、
付記３記載の電気泳動表示装置。
【０２８０】
［付記５］前記画像更新時、前記画素電極に印加される電圧波形に含まれる前記撹拌パルスの数が奇数であり、前記補償パルスの電圧は、前記セットパルスの電圧に対して大きさ及び極性が同じであり、かつ、前記補償パルスのパルス幅は、前記撹拌パルスの幅から前記セットパルスの幅を減算した期間である、
付記３記載の電気泳動表示装置。
【０２８１】
［付記６］前記画像更新時の期間で、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
付記２乃至５のいずれか一つに記載の電気泳動表示装置。
【０２８２】
［付記７］スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と第２の基板との間に介挿され、少なくとも１つの電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記表示部は、第１の領域の前記画素と第２の領域の前記画素とから構成され、
前記電気泳動粒子を撹拌する撹拌パルスによって全ての前記電気泳動粒子を、前記第１の基板に移動させる状態を第１の基底状態、前記第２の基板に移動させる状態を第２の基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記第１の領域にある全ての前記画素が前記第１の基底状態となり、かつ、前記第２の領域にある全ての前記画素が前記第２の基底状態とする撹拌期間と、補償パルスにより残留直流成分の蓄積を抑制する期間とを合わせたリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記補償パルスは、少なくとも１つの前記撹拌パルスにより、前記第１の領域にある全ての前記画素が前記第１の基底状態となり、かつ、前記第２の領域にある全ての前記画素が前記第２の基底状態となった後に印加され、当該補償パルス印加の前後において前記表示状態が変化しない、
電気泳動表示装置。
【０２８３】
［付記８］前記画像更新時の期間に、前記画素電極に印加される電圧波形の直流成分の時間積分値がゼロとなる、
付記７記載の電気泳動表示装置。
【０２８４】
［付記９］前記画像更新の期間で、前記第１の領域の前記画素及び前記第２の領域の前記画素へ、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
付記７又は８記載の電気泳動表示装置。
【０２８５】
［付記１０］スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と第２の基板との間に介挿され、少なくとも１つの電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備え、
前記電気泳動粒子を撹拌する第１の撹拌パルスによって全ての前記電気泳動粒子を前記第１の基板に移動させる状態を第１の基底状態、前記電気泳動粒子を撹拌する第２の撹拌パルスによって全ての前記電気泳動粒子を前記第２の基板に移動させる状態を第２の基底状態と定義すると、
前記画像更新時の期間は、
全ての前記画素を前記第１の基底状態及び前記第２の基底状態とする撹拌期間からなるリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記リセット期間内では、前記表示部の全ての前記画素が前記第１の基底状態又は前記第２の基底状態に揃うタイミングがあり、前記表示部の全ての前記画素が前記第１の基底状態又は前記第２の基底状態に揃ったタイミングの後に、前記第１の撹拌パルス又は前記第２の撹拌パルスが印加される、
電気泳動表示装置。
【０２８６】
［付記１１］前記画像更新の期間で、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
付記１０記載の電気泳動表示装置。
【０２８７】
［付記１２］第１の基板、第２の基板、及び、前記第１の基板と前記第２の基板との間に介挿された電気泳動粒子を有する表示部に対して、
前記電気泳動粒子に、単数又は複数の撹拌パルスを印加し、前記撹拌パルスのいずれか一つの後に補償パルスを印加し、最後にセットパルスを印加することにより、前記表示部の表示状態を現画像から次画像に更新させる際に、
前記撹拌パルスは、前記電気泳動粒子を前記第１の基板及び前記第２の基板の少なくとも一方に移動させる電圧波形からなり、
前記補償パルスは、当該補償パルスの直前に印加された前記撹拌パルスと同じ極性であり、かつ前記セットパルス印加後の残留直流成分を抑制する電圧波形からなり、
前記セットパルスは、前記次画像に更新させる電圧波形からなる、
電気泳動表示装置の駆動方法。
【０２８８】
［付記１３］スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と前記第２の基板との間に介挿され、少なくとも１つの電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備えた電気泳動表示装置、
を駆動する方法であって、
前記電気泳動粒子を撹拌する撹拌パルスによって全ての前記電気泳動粒子を前記第１の基板又は前記第２の基板に移動させる状態を基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記表示部の全ての前記画素を前記基底状態とする撹拌期間と、補償パルスにより残留直流成分の蓄積を抑制する期間とを合わせたリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記補償パルスは、少なくとも１つの前記撹拌パルスにより、前記表示部の全ての前記画素が同一の前記基底状態となった後に印加され、当該補償パルス印加の前後において前記表示状態が変化しない、
電気泳動表示装置の駆動方法。
【０２８９】
［付記１４］前記画像更新時の期間に、前記画素電極に印加される電圧波形の直流成分の時間積分値がゼロとなる、
付記１３記載の電気泳動表示装置の駆動方法。
【０２９０】
［付記１５］前記画像更新時、前記画素電極に印加される電圧波形に含まれる前記撹拌パルスの数が偶数であり、前記補償パルスの電圧は、前記セットパルスの電圧に対して大きさが同じで極性が逆であり、かつ、前記補償パルスのパルス幅は、前記セットパルスのパルス幅と等しい、
付記１４記載の電気泳動表示装置の駆動方法。
【０２９１】
［付記１６］前記画像更新時、前記画素電極に印加される電圧波形に含まれる前記撹拌パルスの数が奇数であり、前記補償パルスの電圧は、前記セットパルスの電圧に対して大きさ及び極性が同じであり、かつ、前記補償パルスのパルス幅は、前記撹拌パルスの幅から前記セットパルスの幅を減算した期間である、
付記１４記載の電気泳動表示装置の駆動方法。
【０２９２】
［付記１７］前記画像更新時の期間で、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
付記１３乃至１６のいずれか一つに記載の電気泳動表示装置の駆動方法。
【０２９３】
［付記１８］スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と第２の基板との間に介挿され、少なくとも１つの電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備えた電気泳動表示装置、
を駆動する方法であって、
前記表示部は、第１の領域の画素と第２の領域の画素とから構成され、
前記電気泳動粒子を撹拌する撹拌パルスによって全ての前記電気泳動粒子を、前記第１の基板に移動させる状態を第１の基底状態、前記第２の基板に移動させる状態を第２の基底状態と定義すると、
前記画像更新時の期間は、
少なくとも一回、前記第１の領域にある全ての前記画素が前記第１の基底状態となり、かつ、前記第２の領域にある全ての前記画素が前記第２の基底状態とする撹拌期間と、補償パルスにより残留直流成分の蓄積を抑制する期間とを合わせたリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記補償パルスは、少なくとも１つの前記撹拌パルスにより、前記第１の領域にある全ての前記画素が前記第１の基底状態となり、かつ、前記第２の領域にある全ての前記画素が前記第２の基底状態となった後に印加され、当該補償パルス印加の前後において前記表示状態が変化しない、
電気泳動表示装置の駆動方法。
【０２９４】
［付記１９］前記画像更新時の期間に、前記画素電極に印加される電圧波形の直流成分の時間積分値がゼロとなる、
付記１８記載の電気泳動表示装置の駆動方法。
【０２９５】
［付記２０］前記画像更新の期間で、前記第１の領域の前記画素及び前記第２の領域の前記画素へ、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
付記１８又は１９記載の電気泳動表示装置の駆動方法。
【０２９６】
［付記２１］スイッチング素子と画素電極とがマトリクス状に配列されている第１の基板、対向電極が形成されている第２の基板、前記第１の基板と第２の基板との間に介挿され、少なくとも１つの電気泳動粒子を含有してなる電気泳動層、及び、前記画素電極に対応してマトリクス状に配列された画素を有する表示部と、
画像更新時、前記画素電極と前記対向電極との間の前記電気泳動粒子に、表示階調毎に所定の電圧波形を印加して、前記表示部の表示状態を現画像から次画像に更新させる電圧印加部とを備えた電気泳動表示装置、
を駆動する方法であって、
前記電気泳動粒子を撹拌する第１の撹拌パルスによって全ての前記電気泳動粒子を前記第１の基板に移動させる状態を第１の基底状態、前記電気泳動粒子を撹拌する第２の撹拌パルスによって全ての前記電気泳動粒子を前記第２の基板に移動させる状態を第２の基底状態と定義すると、
前記画像更新時の期間は、
全ての前記画素を前記第１の基底状態及び前記第２の基底状態とする撹拌期間からなるリセット期間と、
前記次画像に応じた前記表示状態に遷移させるセットパルスを含んだセット期間とを含み、
前記リセット期間内では、前記表示部の全ての前記画素が前記第１の基底状態又は前記第２の基底状態に揃うタイミングがあり、前記表示部の全ての前記画素が前記第１の基底状態又は前記第２の基底状態に揃ったタイミングの後に、前記第１の撹拌パルス又は前記第２の撹拌パルスが印加される、
電気泳動表示装置の駆動方法。
【０２９７】
［付記２２］前記画像更新の期間で、前記表示階調毎に印加する各々の電圧波形は互いに、前記対向電極に対して正の電圧を印加する期間と負の電圧を印加する期間とが重ならない、
付記２１記載の電気泳動表示装置の駆動方法。
【産業上の利用可能性】
【０２９８】
本発明は、パブリックディスプレイ、電子書籍、電子新聞等の電子ペーパ表示装置に広く適用できる。
【符号の説明】
【０２９９】
７０  表示パネル
８０，８０Ａ，８０Ｂ，８０Ｃ，８０Ｄ，８０Ｅ  表示コントローラ（電圧印加部の一部）
８１  画像メモリ（電圧印加部の一部）
８２  電源回路
８３，８３Ｂ  タイミングコントローラ
８４，８４Ａ，８４Ｂ，８４Ｃ，８４Ｄ，８４Ｅ  データ変換回路
８５  読み出し回路
８６  書き込み回路
８７，８７Ｄ，８７Ｅ  コモン電圧可変回路
９０  表示部
１００，１００−ｍｎ  画素
１０２  ＴＦＴガラス基板（第１の基板）
１０４−ｍｎ  ＴＦＴ（スイッチング素子）
１０６−ｍｎ  画素電極
１０８−ｍｎ  ストレージ電極
１１０  電気泳動層
１１２  バインダ
１１４  マイクロカプセル
１１７  白色顔料
１１８  黒色顔料
１２０  対向基板（第２の基板）
１２２  対向電極
１２４  透明プラスチック基板
１４０  ゲートドライバ（電圧印加部の一部）
１５０，１５０Ｂ，１５０Ｃ，１５０Ｄ，１５０Ｅ  データドライバ（電圧印加部の一部）
１５１，１５１Ｂ  シフトレジスタ
１５２，１５２Ｂ  サンプリングレジスタ
１５３，１５３Ｂ  ラッチ
１５４，１５４Ｂ  デコーダ
１５５  レベルシフタ／バッファ
１５６  ＤＡ変換／バッファ
ＣＳｍ  ストレージ線
Ｄｎ  データ線
Ｇｍ  ゲート線
【図１】
2014074889.tif 000003
【図２】
2014074889.tif 000004
【図３】
2014074889.tif 000005
【図４】
2014074889.tif 000006
【図５】
2014074889.tif 000007
【図６】
2014074889.tif 000008
【図７】
2014074889.tif 000009
【図８】
2014074889.tif 000010
【図９】
2014074889.tif 000011
【図１０】
2014074889.tif 000012
【図１１】
2014074889.tif 000013
【図１２】
2014074889.tif 000014
【図１３】
2014074889.tif 000015
【図１４】
2014074889.tif 000016
【図１５】
2014074889.tif 000017
【図１６】
2014074889.tif 000018
【図１７】
2014074889.tif 000019
【図１８】
2014074889.tif 000020
【図１９】
2014074889.tif 000021
【図２０】
2014074889.tif 000022
【図２１】
2014074889.tif 000023
【図２２】
2014074889.tif 000024
【図２３】
2014074889.tif 000025
【図２４】
2014074889.tif 000026
【図２５】
2014074889.tif 000027
【図２６】
2014074889.tif 000028
【図２７】
2014074889.tif 000029
【図２８】
2014074889.tif 000030
【図２９】
2014074889.tif 000031
【図３０】
2014074889.tif 000032
【図３１】
2014074889.tif 000033
【図３２】
2014074889.tif 000034
【図３３】
2014074889.tif 000035
【図３４】
2014074889.tif 000036
【図３５】
2014074889.tif 000037
【図３６】
2014074889.tif 000038
【図３７】
2014074889.tif 000039
【図３８】
2014074889.tif 000040
【図３９】
2014074889.tif 000041
【図４０】
2014074889.tif 000042
【図４１】
2014074889.tif 000043
【図４２】
2014074889.tif 000044
【図４３】
2014074889.tif 000045
【図４４】
2014074889.tif 000046
【図４５】
2014074889.tif 000047
【図４６】
2014074889.tif 000048
【図４７】
2014074889.tif 000049
【図４８】
2014074889.tif 000050
【図４９】
2014074889.tif 000051
【図５０】
2014074889.tif 000052
【図５１】
2014074889.tif 000053
【図５２】
2014074889.tif 000054
【図５３】
2014074889.tif 000055
【図５４】
2014074889.tif 000056
【図５５】
2014074889.tif 000057
【図５６】
2014074889.tif 000058
【図５７】
2014074889.tif 000059
【図５８】
2014074889.tif 000060
【図５９】
2014074889.tif 000061
【図６０】
2014074889.tif 000062
【図６１】
2014074889.tif 000063
【図６２】
2014074889.tif 000064
【図６３】
2014074889.tif 000065