(57)【要約】【課題】高速電子装置において、光バスライン構造の適用により、従来の速度ネック部分を解消することで、電子装置全体速度を改善する。【解決手段】半導体装置の半導体パッケ−ジ２１０上面の光変換送受信ユニット接続口２１８を介して、着脱可能な光変換送受信ユニット１２２を装着し、ユニット内の光変換送受信用チップ３０２と半導体パケ−ジ２１０内のマウントチップ２０２上の信号ラインの金属突起電極４０を介して光変換送受信用チップ３０２と圧着接続させることにより、素子面間の距離dを１ｍｍ程度の最短距離にて接続する。これにより、両チップ間の信号遅延を抑える。また、マウントチップ２０２及び光変換送受信チップ用３０２とを圧着接続とすることで、光変換送受信チップ３０２の交換を可能とする機能を達成する。【選択図】図２
2014072284.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体チップと、
前記第１半導体チップから出力される信号を出力用光信号として外部に出力し、かつ前記第１半導体チップに入力される信号を入力用光信号として受信する第１光変換チップと、
前記第１半導体チップと前記第１光変換チップとを、互いに対向した状態で保持する保持部材と、
を備え、
前記第１半導体チップと前記第１光変換チップのうち互いに対向する素子面間同士の接続距離ｄが１ｍｍ以下を実現できる半導体装置構造。
【請求項２】
請求項１に記載の半導体装置構造において、
前記第１光変換チップを前記保持部材に対して取り外し可能に取り付ける着脱機構を備える半導体装置構造。
【請求項３】
請求項１に記載の半導体装置構造において、
前記第１半導体チップの入出力は電気信号で行われ、
前記第１光変換チップは、受信用光信号を電気信号に変換する光信号受信部、及び前記第１半導体チップから出力される電気信号を前記出力用光信号に変換する光信号送信部を備える半導体装置構造。
【請求項４】
請求項１に記載の半導体装置構造において、
光変換チップ間光通信に於いて、信号ライン毎に個別に送受信２本のラインで通信するパラレルモードと、複数の信号ラインの信号を混合変調して送信して受信側にて信号ライン毎の信号を復調するシリアルモ−ドと、前記パラレルモード及び前記シリアルモードの混用モ−ドの少なくとも一つを備える半導体装置機構。
【請求項５】
請求項２に記載の半導体装置構造において、
前記保持部材を支持する基板を有し、
前記第１光変換チップに接続する光導波路を前記基板上に固定し、かつ前記第１光変換チップへの給電機能を有する固定部を備える半導体装置構造。
【請求項６】
請求項２に記載の半導体装置構造において、半導体装置の信号ラインを前記半導体装置の上面に分離して接続する半導体装置構造。
【請求項７】
請求項６に記載の半導体装置構造において、
前記保持部材を支持する基板を有し、
前記第１光変換チップに接続するメタル配線によって、前記基板上の信号ラインを分離し前記半導体装置間を接続する半導体装置構造
【請求項８】
請求項１に記載の半導体装置構造において、前記第１半導体チップと前記第１光変換チップは、ユニット接続口、またはビアによる専用接続端子を用いて接続されている半導体装置構造。
【請求項９】
請求項８に記載の半導体装置構造において、前記第１光変換チップを前記第１半導体チップの上面に直接固定する半導体装置構造。
【請求項１０】
請求項１に記載の半導体装置構造において、
前記第１半導体チップ、前記第１光変換チップ、及び前記保持部材からなる半導体装置ユニットを複数備え、
前記半導体装置ユニット間にＩ字型の直線的な高速光バスラインが形成されている半導体装置構造。
【請求項１１】
請求項１０に記載の半導体装置構造において前記半導体装置ユニットの一つはメモリであり、且つ複数のメモリチップに対してメモリコントロ−ルチップを介して半導体チップ素子面を最短接続する半導体装置構造。
【請求項１２】
請求項１〜１０のいずれか一項に記載の半導体装置構造の構成を用いて、前記半導体装置間信号伝達の信号高速化のための高電圧印加を必要としない信号伝達機構。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップにおける信号の送受信を光信号で行う半導体装置構造及び信号伝達機構に関する。
【背景技術】
【０００２】
半導体チップの処理速度の高速化が進んでいる。これに伴って、半導体チップと外部の装置との間で行われる信号の送受信を、光信号を用いて行うことが検討されている（例えば特許文献１〜３）。
【０００３】
特に特許文献１には、以下の技術が開示されている。まず、ＬＳＩをインターポーザの第１面にフリップチップ実装する。インターポーザの第１面には、光インターフェースモジュールと接続する端子が設けられている。この端子と、ＬＳＩに接続する端子は、インターポーザ内の配線を介して接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２５３４５６号公報
【特許文献２】特開２００６−２３６９５３号公報
【特許文献３】国際公開第２００７／０１３１２８号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップと光インターフェースの間では、電気信号が用いられる。このため、半導体チップと光インターフェースまでの信号経路が長いと、電気信号の接続方法／配線の取り回しが長くなることに起因して伝達遅延が発生する。具体的には、半導体装置チップと光インターフェースの間に複数の信号ラインがある場合、各信号ライン毎に遅延時間のバラツキが発生しえる。この場合、全ての信号ラインの同期を取るための伝達遅延に加え、信号ライン毎の遅延時間に起因した伝達遅延も生じる。各半導体装置間の光信号伝達系に対してこの伝達遅延が長大な場合、半導体装置間の信号伝達を光通信によって高速化しても、その効果が打ち消されてしまう。言い換えると、光通信の媒体のポテンシャルが高速通信に対応していても、システム全体の飛躍的な高速化を期待通りに実現することが難しくなる。よって、各半導体層置間信号交換時の物理的な信号遅延を解消し、各半導体装置の高速化に際する足枷を無くすことが求められる。また同時に、光信号通信化によるメリットはバスラインの高速化が従来の高電圧化を伴わず、桁違いの高速化が行えることで消費電力と発熱問題が一気に解決できることで、半導体装置側の高速化へのマ−ジン拡大へ繋がることになる。
【課題を解決するための手段】
【０００６】
本発明によれば、第１半導体チップと、
前記第１半導体チップから出力される信号を出力用光信号として外部に出力し、かつ前記第１半導体チップに入力される信号を入力用光信号として受信する第１光変換チップと、
前記第１半導体チップと前記第１光変換チップとを、互いに対向した状態で保持する保持部材と、
を備え、
前記第１半導体装置と前記第１光変換チップのうち互いに対向する面の素子面間の距離ｄが１ｍｍ以下である半導体装置が提供される。
【発明の効果】
【０００７】
本発明によれば、半導体装置を有する電子装置全体で見た場合、半導体装置間の物理的な信号伝達遅延を改善することで、半導体装置間の速度的なボトム制限を解消し、各半導体装置における速度向上による更なる電子装置の処理速度向上を実現可能とする。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置の配置構成を示す平面図である。
【図２】図１に示した半導体装置の配置構成を示す側面図である。
【図３】半導体装置の断面図である。
【図４】光変換送受信用（片側）チップの機能構成を示す図である。
【図５】光変換送受信用（両側）チップの機能構成を示す図である。
【図６】メモリユニット半導体装置内の機能構成を示す平面図である。
【図７】図６に示した半導体装置の側面/断面図である。
【図８】第２の実施形態の構成を示す断面図であり、半導体ハ゜ッケ-シ゛210のVIAを介して半導体チップをフリップ接続した半導体装置と光変換送受信ユニットの装着構成例である。
【図９】第３の実施形態の構成を示す断面図であり、半導体チップ内に光変換ユニット搭載時の半導体装置とユニット構成事例である。
【図１０】光通信部ユニットの固定構造事例の断面図である。
【図１１】ボンディング配線半導体装置と光変換送受信ユニット装着構成事例である。
【図１２】第４の実施形態の構成を示す断面図であり、ボンディング配線半導体装置と光変換送受信ユニット装着構成事例である
【図１３】半導体装置と光変換送受信ユニット接続時の要部断面概略図である。
【図１４】第５の実施形態の構成を示す断面図であり、図２に於ける光導波路の固定と光変換ユニットへの給電機能構成図である。
【図１５】図６に於ける改善メモリユニットの機能構成例を示す。
【図１６】図１５に於ける半導体装置の配置構成例を示す。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を用いて説明する。
尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係る電子装置の構成を示す平面図である。この電子装置は、回路基板１０、半導体装置１０２，１０４，１０６、及び光導波路２０，２２を備えている。半導体装置１０２，１０４，１０６は、いずれも回路基板１０上に搭載されている。半導体装置１０２は半導体チップ２０２を有しており、半導体装置１０４は半導体チップ２０４を有しており、半導体装置１０６は半導体チップ２０６を有している。半導体チップ２０２は、例えばＣＰＵ（Central Processing Unit）である。半導体チップ２０４は、例えばＩ／Ｏ（Input/Output）を含む制御チップであり、電子装置（例えばパソコン）内の信号制御を行う。半導体チップ２０６は、例えばＤＲＡＭなどのメモリチップである。
【００１１】
半導体装置１０２は光通信部１２２を有しており、半導体装置１０４は光通信部１２４を有しており、半導体装置１０６は光通信部１２６を有している。光通信部１２２は光導波路２０を介して光通信部１２４と接続している。光通信部１２４は、さらに光導波路２２を介して光通信部１２６と接続している。そして、半導体チップ２０２は、光通信部１２２及び光通信部１２４を介して、光信号で半導体チップ２０４と通信する。半導体チップ２０４は、光通信部１２４及び光通信部１２６を介して、光信号で半導体チップ２０６と通信する。上記構成により、光導波路２０，２２は、半導体装置１０２，１０４，１０６間に於けるＩ字型の直線的な高速光バスラインを構成している。
【００１２】
また半導体装置１０２，１０４，１０６への給電は、回路基板１０に設けられた回路基板上電源ライン１２を介して行われる。また、光通信部１２２，１２４，１２６への給電は、回路基板上電源ライン１２から、半導体装置１０２，１０４，１０６のうち半導体チップ２０２，２０４，２０６の外部に設けられた配線（半導体パッケ−ジ２１０内配線）を介して、行われる。
【００１３】
なお、半導体装置１０２がＣＰＵであり、半導体装置１０４がＩ／Ｏ（Input/Output）を含む制御装置であり、半導体装置1０６がメモリユニットである場合、図１に示す電子装置は、電子装置（例えばパソコン）の主要部を構成する。前述の３つの半導体装置１０２，１０４，１０６と、これに接続される他の半導体装置とは、従来技術にて同様に電気的に接続される。この電子部品（例えばパソコンにおいて）では、前述の３つ以外の半導体装置と半導体装置１０２，１０４，１０６の間の信号の送受信は、回路基板１０に設けられた配線を介して行われる。すなわち、例えばコンピュータにおいて、高速通信が要求されるＣＰＵと制御チップの間の通信、及び制御チップとメモリの間の通信は、光によって行われ、他の部分は、電気配線によって通信が行われている。言い換えると、例えばコンピュータにおいて頻繁にデ−タの送受信が高速で行われるメインバスラインを光配線で形成した構造である。この構造により、電子装置の処理速度のボトムが各半導体装置自体の処理速度となる。
【００１４】
図２は、図１に示した電子装置の側面図である。半導体装置１０２，１０４は、いずれもボール端子３０（例えばハンダボール又はピン）を介して回路基板１０の半導体装置マウント（接続部）１４に接続されている。半導体装置マウント１４は、回路基板１０の回路基板上電源ライン１２に接続している。すなわち半導体装置１０２，１０４は、半導体装置マウント１４及びボール端子３０を介して、回路基板上電源ライン１２から電力が供給される。なお、半導体装置不具合時の交換を考慮して、上記構造としている（ＢＧＡ接続の場合、既存のＣＰＵ等の着脱機構と同様になる）が、半導体装置１０２，１０４は、半導体装置マウント１４を介さず、直接ボール端子３０を介して、回路基板１０の信号線にハンダ接続しても良い。
【００１５】
一方、半導体装置１０６は、メモリユニット接続端子３２を回路基板１０のメモリユニット接続マウント（接続部）１６に差し込むことにより、回路基板１０に搭載されている。このため、半導体装置１０６も容易に取り替えることができる。なお、メモリユニット接続マウント１６は回路基板上電源ライン１２に接続している。このため、半導体装置１０６は、メモリユニット接続マウント１６及びメモリユニット接続端子３２を介して、回路基板上電源ライン１２から電力が供給される。なお、半導体装置１０６は、メモリユニット接続マウント１６及びメモリユニット接続端子３２を介さず、回路基板１０の信号線に直接ハンダ接続しても良い。
【００１６】
図３は、半導体装置１０２、１０４の構成を示す断面図である。例えば、半導体装置１０２は、半導体チップ２０２を有している。半導体チップ２０２は、バンプやハンダボールなどの接続端子４０を介して、半導体パッケ−ジ２１０内のマウント位置においてフリップチップ接続している。詳細には、半導体パッケ−ジ２１０の第１面には、凹部２１１が形成されている。凹部２１１は、例えば第１面の中央に位置している。光変換送受信ユニット１２２は、第１面とは逆の第２面側の開口（ユニット接続口）２１８を介して、その底面に設けられた半導体チップ２０２の接続端子４０と圧着する（差し込む）ことにより接続する。この接続工程により、半導体チップ２０２と光変換送受信用チップ３０２の素子面間の距離ｄを、例えば１ｍｍ以下にすることができる。
なお、距離ｄを極小にする必要上、開口２１８を広く取り、半導体チップ３０２を接続ユニット１２２の接続面へ移動させる、または、界面へ直接むき出しにすることで、接続端子４０の必要間隔のみで両半導体チップ間の接続を実現することが出来る。
【００１７】
半導体チップ２０２は、封入キャップ４２によって保護されている。封入キャップ４２は、中央部に凹部を有しており、この凹部内に半導体チップ２０２を収容している。そして封入キャップ４２の縁は、凹部２１１の底面に固定されている。または、凹部自体を樹脂封止で代用することも可能である。
【００１８】
半導体チップ２０２は、バンプ接続端子４０を介して半導体パッケ−ジ２１０の配線２１４に接続している。配線２１４は、ビア２１２（半導体パッケ−ジ内配線）を介してボール（PIN）端子３０に接続している。ボール（または、ＰＩＮ）端子３０は、半導体パッケ−ジ２１０の第１面のうち、凹部２１１が形成されていない領域に設けられている。
【００１９】
半導体パッケ−ジ２１０のうち第１面と反対側の面（第２面）には、光変換送受信ユニット１２２が搭載（接続）されている。光通信部１２２は、例えば図１０の模式図に示すように、着脱機構５０を用いて、半導体装置１０２に対して着脱可能に設けられている。このため、光通信部１２２を、要望する機能に応じて容易に取り替えることができる。また、光通信部１２２のみの設計製造にて光通信部の機能向上や改善が可能となるため、半導体チップ２０２と３０２の一体製造時に比して、製造プロセスが簡略化され、チップ面積も小さく歩留まりも向上する。その結果、光通信部１２２の製造コストが低減される。また、光通信部１２２の開発コストも低減される。光通信部１２２の、既存半導体パッケージが有する配線基板２１５の材質（セラミック等）側の仕様を開発製品仕様と共通化することで流用し、開発ができる。すなわち、パッケ−ジ側の既存技術を流用可能となる。
【００２０】
具体的には、着脱機構５０は、固定用爪４４ａ及び固定用レバー４４ｂを備えている。固定用爪４４aを倒すと、固定用爪４４ａは回転軸４４ｃを中心に回転する。これにより、固定用爪４４ａの先端部が光通信部１２２の側面に設けられた固定部１２３の窪みにはまり込み固定状態となる。
【００２１】
また、今回の構成例では、固定用爪４４ａ部の製造コスト削減の為、金属バネの替わりに、材質自体の弾性を利用したものを提示している。ただし、この部分をバネで置き換えても良い。固定用爪４４ａのうち固定用レバー４４ｂによって押される部分４４ｄは、形状変形により発生する復元力をバネとして利用している。変形部４４ｄは、固定用爪４４ａの先端部が光通信部１２２の窪みにはまり込んでいるとき、固定用レバー４４ｂを押し戻す方向に縮んでいる。このため、固定用レバー４４ｂを戻すと、バネ構造４４ｄの復元力により、固定用爪４４ａの先端部は光通信部１２２の窪みから外れる。固定方法は、事例であり、固定治具を用いて、一体化固定する方法も用いることが可能である。
【００２２】
光通信部１２２内には、光変換送受信用チップ３０２が設けられている。光変換送受信用チップ３０２は、電気信号と光信号を双方向変換するためのチップであり、半導体チップ２０２に電気的に接続している。光変換送受信用チップ３０２は半導体パッケ−ジ２１０の上面に配置している。そして光変換送受信用チップ３０２と半導体チップ２０２のうち互いに対向する面の距離は、ミニマム化、例えば１ｍｍ以下になっている。
【００２３】
光通信部１２２の一部は、半導体パッケ−ジ２１０に入り込んでおり、接続端子４０を介して、半導体装置２０２へ接続している。接続端子４０は、予め半導体チップ２０２に形成されており、光通信部１２２を取り付ける際、圧着接続される。例えば接続端子４０がバンプ状突起端子である場合、光通信部１２２に設けられた凸状の端子が接続端子４０に圧着することにより、光変換送受信ユニット１２２を半導体パッケ−ジ２１０へ圧着し、半導体チップ２０２と接続する。ただし、光変換送受信ユニット１２２を圧着する際、ユニット接続端子４０が光変換送受信ユニット１２２に予め設けられ、凸状の端子が半導体チップ２０２に設けられても良い。
【００２４】
詳細には、半導体チップ２０２と光変換送受信用チップ３０２は、平面視で重なっている。半導体パッケージ２１０のうち半導体チップ２０２及び光変換送受信用チップ３０２の双方と重なっている部分（第２面側）には、ユニット接続口２１８が形成されている。光通信部１２２の一部は、ユニット接続口２１８を介して、接続端子４０に接続している。例えば光通信部１２２のうちユニット接続口２１８に入り込んでいる部分には、上下に延伸する配線が形成されている。そしてこの配線により、光変換送受信用チップ３０２と半導体チップ２０２が、例えば最短距離で接続されている。このようにすることで、光変換送受信用チップ３０２と半導体チップ２０２の接続経路を短くすることができる。この結果、半導体装置で発生した信号を、その分短時間で数桁高速な光信号へ変換することが出来、互いに結ばれている半導体装置間信号のタイムラグが極小化され、光の高速性による信号遅延（タイミング収束）もミニマム化される。
【００２５】
半導体装置１０２，１０４，１０６の間の通信は光通信であるため、媒体としては数桁高速できる。
しかし、半導体装置１０２の中は比較して低速な電気信号による通信の為、物理的なタイムラグやタイミング収束による待ち時間等がある場合、この部分でスム−ズな半導体装置の動作を大きく阻害することが発生する。この通信速度によって電子装置の処理が制限されてしまう。これに対して本実施形態では、物理的な距離の短縮、光媒体による特性によりタイムラグやタイミング収束が大幅に改善される。このため、半導体チップ２０２と光変換送受信用チップ３０２の間の電気信号に起因して電子装置の処理速度が低下することを、抑制できる。言い換えると、半導体装置１０２，１０４，１０６の間の通信を光通信にしたことのメリットを十分に得ることができる。また、取り回す配線を極端にする事で、従来の金属配線時と同様に半導体装置内部で高電圧をかけ信号を高速化させる対応も解消し、消費電力、発熱による現状の問題も含め改善できる。
【００２６】
なお、半導体装置１０４は、光通信部１２２の代わりに光通信部１２４を有している点、光通信部１２４が光変換送受信用チップ３０２ではなく光変換送受信用チップ３０４を有している点、及び半導体チップ２０２の代わりに半導体チップ２０４を有している点を除いて、図３に示した半導体装置１０２と同様の構成である。ただし、光変換送受信用チップ３０２、光変換送受信用チップ３０４、及び光変換送受信用チップ３０６の構成は、後述するように互いに異なる。また、光通信部１２４部分または半導体装置１０４自体の代替として、レ−ザ光源半導体及びその制御回路を工夫すると、図４に於ける光送受信ユニットからシリコンレ−ザユニット等光源回路の削減も可能である。
【００２７】
また、図１１に示すように、半導体チップ２０２は、半導体パッケージ２１０内で、能動面を上に向けた状態で配線基板（リードフレ−ム）１０２ａ上に搭載されていてもよい。この場合、配線基板１０２ａと半導体チップ２０２とは、ボンディングワイヤで接続される。
【００２８】
図４は、光変換送受信用チップ３０２の機能構成を示す図である。光変換送受信用チップ３０２は、光信号送信部３１０、光信号受信部３２０、及びコントローラ３３０を少なくとも一組有している。半導体装置１０２，１０４が信号の送受信をパラレルで行う場合、光信号送信部３１０及び光信号受信部３２０は複数組設けられている。これら複数組の光信号送信部３１０及び光信号受信部３２０は、例えば一つのコントローラ３３０によって制御されている。また、各光送受信ユニット間で使用するデ−タ転送方法により複数の信号線をＭＩＸして１本で転送する場合、信号線は、最低数の送受信時送受信の２本、ＭＡＸ半導体信号ライン毎に送受信の２本×信号ライン数分必要となる。尚、転送速度は変復調工程を伴う分遅くなるため、変復調のいらない２本×信号ライン数分が最速であるが、接続本数に伴う光源、光導波路の確保は必要となるため、必要に併せて転送方法と信号線の本数仕様を設定することになる。尚、この機能は図４、コントローラ３３０とコントローラ３２４のコントロ−ラ部での制御となるが、送受信モ−ドの選択は各半導体間での信号で決定する機能を有する。
【００２９】
光信号送信部３１０は、半導体チップ２０２から出力される電気信号を光信号に変換して送信する。詳細には、光信号送信部３１０は、光生成群３１２、光変調群３１４、及び導波路Ｉ／Ｆ群３１６を有している。光生成群３１２は、光信号となるコヒ−レント光（レーザ−光）を生成する。光変調群３１４は、光生成群３１２が生成した光を変調することにより、光信号を生成する。導波路Ｉ／Ｆ３１６群は、光変調ユニット群３１４を光導波路２０に接続するためのインターフェースである。
【００３０】
光信号受信部３２０は、半導体チップ２０２に対して送信されてくる光信号を電気信号に変換し、半導体チップ２０２に出力する。詳細には、光信号受信部３２０は、光電変換群３２２、復調処理群３２４、及び半導体装置との電気信号Ｉ／Ｆ３２６を備えている。光電変換部群３２２は、光導波路２０（光導波路）との接続インターフェースを含んでおり、光導波路２０を介して受信した光信号を光電変換して電気信号を生成する。復調処理群３２４は、光電変換群３２２が生成した電気信号を復調する。Ｉ／Ｆ３２６は、復調処理群３２４が復調した電気信号を半導体チップ２０２に出力するためのインターフェースである。
【００３１】
コントローラ３３０は、光信号送信部３１０を制御し、コントロ−ラ３２４は、光信号受信部３２４を制御する。また、送受信状況の全体制御の関係でコントローラ３３０、３２４間で情報交換し信号の信号(同期)制御を行う。
【００３２】
なお、光変換送受信用チップ３０６の構成は、光導波路２０の代わりに光導波路２２に接続している点、及び半導体チップ２０２の代わりに半導体チップ２０６に接続している点を除いて、図４に示した光変換送受信用チップ３０２と同様の構成である。
【００３３】
図５は、光変換送受信用チップ３０４の機能構成を示す図である。光変換送受信用チップ３０４は、光信号送信部３１０、光信号受信部３２０、及びコントローラ３３０を２組有している点を除いて、光変換送受信用チップ３０２と同様の構成である。具体的には、図４に示した光変換送受信用チップ３０４の構成を、反対側の向きに２つ並べて１チップとした構造である。ただし、光変換送受信用チップ３０４は、光変換送受信用チップ３０２と同様の構成を有する２つのチップで代用されても良い。また、構造を工夫すると、半導体装置からの制御にて事前登録した幾つかの半導体装置間光導波路パタンへ変更動作させるモードを設定することも可能となる。
【００３４】
図６は、半導体装置１０６の平面図であり、図７は図６の断面図である。本図に示す半導体装置１０６はメモリユニットである。半導体装置１０６は、メモリユニット基板上に、複数の半導体チップ（メモリチップ）２０６と、メモリコントロールチップ２１３とを搭載したものである。複数の半導体チップ（メモリチップ）２０６と、メモリコントロールチップ２１３は、メモリユニット基板２１７上のメモリ信号ライン２１４を介して互いに接続している。メモリコントロールチップ２１３には、光通信部１２６が設けられている。
【００３５】
メモリコントロ−ルチップ２１３の機能として各半導体チップ間の位相整合と物理タイムラグ改善が目的であるが、図７の事例では従来構成延長上にする事で開発費を抑えれる反面、各チップ毎の配線長による違いによる各チップ毎のタイムラグが発生し、半導体装置１０２，１０４に比してタイムラグが発生する。このため、メモリユニットのため使用方法次第で、低速化を多少回避できる技術もあるが、読み出し時間の高速化の弊害となる場合が発生する。
【００３６】
その部分を改善した構造を図１５に示す。構造的には、各メモリチップ２０６と光変換送受信チップの間にメモリコントロ−ルチップ２１３を介在させ、各々の半導体素子面毎をフリップチップ接続を用いて最短で繋がる構成としたものとなる。この構造により、メモリチップ２０６の配置と各メモリチップ各々と最短でＣｈｉｐ素子面接続する構造を取り入れている。この場合、基板からメモリチップ構造から新規となり開発費が発生する事となる。
【００３７】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、光変換送受信用チップ３０２と半導体チップ２０２の素子面間の距離ｄを、例えば１ｍｍ以下と短くすることができる。従って、半導体チップ２０２と光変換送受信用チップ３０２の間の電気信号は速くなる。このため、半導体チップ２０２と光変換送受信用チップ３０２の間の電気信号に起因して電子装置の処理速度が低下することを、抑制できる。同様の効果は、半導体チップ２０４と光変換送受信用チップ３０４の間、及び半導体チップ２０６と光変換送受信用チップ３０６の間においても得られる。
【００３８】
言い換えると、従来バスラインがネックとなって電子装置の全体の速度制限されていたものが、半導体装置の速度が電子装置の処理速度を決定する環境を提供できることになる。
【００３９】
また、半導体パッケージ２１０に、半導体チップ２０２、半導体チップ２０４、及び半導体チップ２０６を相互に接続するための信号配線を基板上に形成する必要がない。このため、半導体パッケージ２１０の配線を含め簡略化することができる。また、それにより発生した余裕面積を使って電源配線である配線２１４を大面積化して低抵抗化または、基盤多層構造の簡略化を含め簡素化することができる。
【００４０】
（第２の実施形態）
本実施形態に係る電子装置は、半導体装置１０２，１０４の構成を除いて、第１の実施形態の図１及び図２に示した電子装置と同様の構成である。
【００４１】
図８は、本実施形態に係る半導体装置１０２，１０４の構成を示す断面図である。以下、半導体装置１０２を例に挙げて説明を行う。本実施形態に係る半導体装置１０２は、以下の点を除いて、第１の実施形態に係る半導体装置１０２と同様の構成である。
【００４２】
まず、半導体パッケージ２１０は、光通信部１２２を差し込むためのユニット接続口２１８を有していない。このため、光通信部１２２は、半導体パッケージ２１０に表面実装されている。また、半導体パッケージ２１０のうち、平面視で半導体チップ２０２及び光通信部１２２の双方と重なる領域には、接続部材２１６が設けられている。接続部材２１６はビア状の部材であり、上下に延伸している。接続部材２１６は、接続端子４０と光通信部１２２とを、例えば最短距離で接続している。接続部材２１６は、例えば半導体パッケージ２１０を構成する配線基板内の配線やビア（図示せず）と同一工程で形成される。この構造において、半導体チップ２０２と半導体チップ３０２の間のアライメントは、接続部材２１６を基準に定めることができるため、向上する。また、半導体チップ２０２，３０２の表面を保護することができる。これらによって、半導体装置１０２の製造品質が向上する。
【００４３】
また、端子３０は凸状形状を有している。ただし端子３０は、第１の実施形態と同様にボール形状であっても良い。
【００４４】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また半導体パッケージ２１０にユニット接続口２１８を形成する必要がないため、半導体装置１０２，１０４，１０６の製造コストを低くすることができる。
【００４５】
（第３の実施形態）
本実施形態に係る電子装置は、半導体装置１０２，１０４の構成を除いて、第１の実施形態の図１及び図２に示した電子装置と同様の構成である。
【００４６】
図９は、本実施形態に係る半導体装置１０２，１０４の構成を示す断面図である。以下、半導体装置１０２を例に挙げて説明を行う。本実施形態に係る半導体装置１０２は、以下の点を除いて、第１の実施形態に係る半導体装置１０２と同様の構成である。
【００４７】
まず、光通信部１２２が有していた機能のうち少なくとも光電変換部分については、半導体チップ２０２が有している。そして、光通信部１２２の代わりに光通信部１２７を有している。この場合、光送受信ユニット１２７の主機能は、光コネクタ機能となる。例えば半導体チップ２０２が光通信部１２２が有していた機能の全てを有している場合、光通信部１２７は光変換送受信用チップ３０２を有していない。この場合、光通信部１２２は、光導波路２０に対するインターフェースとなっている。ただし、光通信部１２７は、光通信部１２２が有していた機能のうち光電変換部分以外の機能を有していても良い。
【００４８】
光通信部１２７のうちユニット接続口２１８の中に位置する部分には、光信号入出力端子１２１が設けられている。さらに半導体チップ２０２の能動面のうちユニット接続口孔２１８に対向する部分には、光信号入出力端子２０１が設けられている。光信号入出力端子２０１は、光信号入出力端子１２１に対向している。すなわち半導体チップ２０２と光通信部１２７の間における光信号の送受信は、光信号入出力端子２０１と光信号入出力端子１２１を用いて行われる。
【００４９】
本実施形態によれば、半導体チップ２０２，２０４の内部で電気信号が光信号に変換される。従って、電気信号が生成されてから光信号に変換されるまでの信号経路が短くなる。このため、電気信号が生成されてから光信号に変換されるまでの信号経路に起因して半導体装置１０２の動作に遅滞（待ち時間）が生じることを抑制できる。
【００５０】
また、光通信部１２７を単に電気信号を中継するためのインターフェースとした上で、光導波路２０，２２を導電体からなる配線に置き換えても良い。
【００５１】
（第４の実施形態）
図１２は、第４の実施形態の構成を説明するための断面図であり、図１３は、図１２の要部を説明するための断面概略図である。本実施形態では、光変換送受信用チップ３０２は、光通信部１２２の下面に配置されている。そして、半導体チップ２０２と光変換送受信用チップ３０２は、直接接続されている。この場合、例えば図１３に示すように、光変換送受信用チップ３０２に設けられた端子４２に、半導体チップ２０２が有する端子４０を差し込むことにより、半導体チップ２０２と光変換送受信用チップ３０２が接続される。
【００５２】
本実施形態によれば、半導体チップ２０２と光変換送受信用チップ３０２の素子面間の距離ｄを最短にすることができる。
【００５３】
（第５の実施形態）
図１４（ａ）は、第５の実施形態の構成を示す断面図である。本実施形態において、導波管２０，２２は、固定部２５を有している。固定部２５は、導波管２０，２２を回路基板１０に固定している。また固定部２５は、光通信部１２２，１２４，１２６への給電ポイントして利用されている。
【００５４】
具体的には、固定部２５は、第１部材２６及び第２部材２７を有している。第１部材２６は、導波管２０，２２に固定されており、第２部材２７は回路基板１０に固定されている。そして、第１部材２６を第２部材２７に差し込むことにより、導波管２０，２２が回路基板１０に固定される。
【００５５】
また、第２部材２７は、回路基板上電源ライン１２上に設けられている。第２部材２７は端子２８を有している。端子２８は、少なくとも２極を有しており、回路基板上電源ライン１２に接続している。また、第１部材２６は、端子２８と接続される端子（図示せず）を有している。導波管２０，２２は、光通信部１２２，１２４，１２６に電源を供給するための電源供給ラインを有している。この電源供給ラインは、第１部材２６の端子に接続されている。なお、本図において端子の数は２つとしているが、３つであってもよい。
【００５６】
すなわち、第１部材２６を第２部材２７に差し込むと、第２部材２７の端子２８及び第１部材２６の端子を介して、回路基板上電源ライン１２と、導波管２０，２２の電源供給ラインが接続される。
【００５７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。なお、上記した実施形態によれば、以下の発明も開示されている。
（付記１）
第１面に、第１接続端子を有する第１配線部材と、
前記第１接続端子に接続された第１半導体装置と、
前記第１配線部材のうち前記第１面とは反対側の第２面に設けられ、前記第１半導体装置から出力される信号を第１出力用光信号として外部に出力し、かつ前記第１半導体装置に入力される信号を第１入力用光信号として受信する第１光通信変換装置と、
前記第１配線部材内に設けられ、前記第１半導体装置と前記第１光通信変換装置とを直接接続する配線と、
を備える電子装置。
（付記２）
付記１に記載の電子装置において、
前記第１配線部材の前記第１面に設けられ、回路基板に接続するための第２接続端子を備える電子装置。
（付記３）
付記２に記載の半導体装置において、
前記第１配線部材に設けられ、前記第２接続端子と前記第１半導体装置とを接続する電源配線を備える電子装置。
（付記４）
付記１に記載の電子装置において、
前記第１半導体装置の入出力は電気信号で行われ、
第１光通信変換装置は、前記第１受信用光信号を電気信号に変換する光信号受信部、及び前記第１半導体装置から出力される電気信号を前記第１出力用光信号に変換する光信号送信部を備える電子装置。
（付記５）
付記４に記載の電子装置において、
前記第１配線部材内を上下に延伸し、前記光信号受信部及び前記光信号送信部を前記第１半導体装置に接続する第１接続部材を備える電子装置。
（付記６）
付記１に記載の電子装置において、
前記第１半導体装置の入出力は光信号で行われ、
前記第１接続部材を上下に貫通し、平面視で前記第１半導体装置及び前記第１光通信変換装置それぞれに重なる貫通孔と、
前記第１半導体装置に設けられ、前記貫通孔内に位置する第１光信号入出力端子と、
前記第１光通信変換装置に設けられ、前記貫通孔内に位置し、前記第１光信号入出力端子に対向する第２光信号入出力端子と、
を備える電子装置。
（付記７）
付記１に記載の電子装置において、
第３面、及び前記第３面とは反対側の第４面を有する第２配線部材と、
前記第３面に設けられた第３接続端子と、
前記第３接続端子に接続された第２半導体装置と、
前記第４面に設けられ、前記第２半導体装置から出力される信号を第２出力用光信号として外部に出力し、かつ、前記第２半導体装置に入力される信号を第２入力用光信号として受信する第２光通信変換装置と、
前記第１光通信変換装置と前記第２光通信変換装置を接続する第１導波部材と、
を備える電子装置。
（付記８）
付記７に記載の電子装置において、
前記第１半導体装置はＣＰＵ（Central Processing Unit）であり、前記第２半導体装置はメモリである電子装置。
【符号の説明】
【００５８】
１０ 回路基板
１２ 回路基板上電源ライン
１４ 半導体装置マウント（CPU、CHIPSET）
１６ メモリユニット接続マウント
２０ 光導波路（CPU-CHIPSET間）
２２ 光導波路（メモリユニット）
３０ 端子（ボール  or  pin）
３２ メモリユニット接続端子
４０ 接続端子（バンプ、金属突起端子電極）：フリップ接続
４２ 封入キャップ
４４ａ 固定用爪
４４ｂ 固定用レバー
５０ 着脱機構
５２    信号系接続端子
５４    電源系接続端子
１０２ 半導体装置（CPU  or  CHIPSET）
１０４ 半導体装置（CPU  or  CHIPSET）
１０６ 半導体装置（メモリユニット）
１２２ 光変換送受信ユニット片側（着脱ユニット）
１２３ 固定部
１２４ 光変換送受信ユニット両側（着脱ユニット）
１２６ メモリユニット用光変換送受信ユニット（着脱ユニット）
１２７  光送受信ユニット（着脱ユニット）：光変換機能なし
２０１ 光信号入出力接続ユニット（半導体装置側）
２０２ 半導体チップ
２０４ 半導体チップ
２０６ 半導体チップ
２１０ 半導体パケ−ジ
２１１ 半導体装置チップマウント部
２１２ 半導体装置チップケ−ス内配線
２１３  メモリコントロ−ルチップ
２１４ 配線
２１５  メモリユニットパッケ−ジ  
２１６ 低抵抗高速信号ライン専用ライン  ：ビア
２１７  メモリユニット基板
２１８ ユニット接続口
２１９  インタポ−ダ
２２０  信号ライン  
３０２ 光変換送受信用チップ
３０４ 光変換送受信用チップ
３０６ 光変換送受信用チップ
３１０ 光信号送信部
３１２ 光源  ：レーザユニット部
３１４ 光変調部  ：光変調ユニット
３１６ 導波路Ｉ／Ｆ
３２０ 光信号受信部
３２２ 光電変換部
３２４ 復調処理部
３２６ Ｉ／Ｆ
３３０ コントローラ
【図１】
2014072284.tif 000003
【図２】
2014072284.tif 000004
【図３】
2014072284.tif 000005
【図４】
2014072284.tif 000006
【図５】
2014072284.tif 000007
【図６】
2014072284.tif 000008
【図７】
2014072284.tif 000009
【図８】
2014072284.tif 000010
【図９】
2014072284.tif 000011
【図１０】
2014072284.tif 000012
【図１１】
2014072284.tif 000013
【図１２】
2014072284.tif 000014
【図１３】
2014072284.tif 000015
【図１４】
2014072284.tif 000016
【図１５】
2014072284.tif 000017
【図１６】
2014072284.tif 000018