(57)【要約】【目的】コンデンサの容量抜けを精度良く且つ早い段階で検出することが可能なコンデンサ監視回路及びこれを含む電源装置を提供することを目的とする。【構成】外部から直流の電源電圧が供給されるラインに接続されている電源コンデンサの容量抜けを検出するにあたり、電源電圧の供給開始時点毎に単一の矩形パルスを生成する。そして、上記ライン上の電圧が基準電圧以下であるか否かを示す比較結果信号を生成し、かかる比較結果信号を上記した矩形パルスのリアエッジタイミングで取り込んで記憶したものを、容量抜けが有るか否かを示す容量抜け検出信号として出力する。【選択図】図１
2014062769.tif 000002
【特許請求の範囲】
【請求項１】
外部から直流電源電圧が供給されるラインに接続されている電源コンデンサの容量抜けを監視するコンデンサ監視回路であって、
前記直流電源電圧の供給の開始時点毎に単一の矩形パルスを生成する監視タイミング回路と、
前記ライン上の電圧と基準電圧との大小比較を行って比較結果を示す電圧比較結果信号を生成する電圧比較回路と、
前記矩形パルスのリアエッジのタイミングで前記電圧比較結果信号を取り込んで記憶し、これを容量抜けが有るか否かを示す容量抜け検出信号として出力する出力回路と、を有することを特徴とするコンデンサ監視回路。
【請求項２】
前記矩形パルスのパルス幅は、前記電源コンデンサが容量抜け無しの状態において、前記直流電源電圧が供給されてから前記ライン上の電圧値がピークに到るまでの時間よりも短いことを特徴とする請求項１記載のコンデンサ監視回路。
【請求項３】
前記監視タイミング回路は、前記直流電源電圧の供給開始に応じて当該直流電源電圧を積分することにより立ち上がり遅延波形を有する立上遅延信号を生成する積分回路と、前記立上遅延信号を２値化したものを前記矩形パルスとして生成する２値化回路と、を含み、
前記出力回路は、前記矩形パルスをクロック入力とするＤラッチであることを特徴とする請求項１又は２に記載のコンデンサ監視回路。
【請求項４】
前記積分回路は、前記直流電源電圧を入力とするＣＲ積分回路であり、
前記２値化回路は、シュミットトリガ型のインバータであることを特徴とする請求項３記載のコンデンサ監視回路。
【請求項５】
外部から直流電源電圧が供給されるラインに接続されている電源コンデンサと、前記ライン上の電圧を内部回路で用いる内部電源電圧に変換するＤＣ／ＤＣコンバータと、前記電源コンデンサの容量抜けを監視するコンデンサ監視回路と、を含む電源装置であって、
前記電源コンデンサ監視回路は、
前記直流電源電圧の供給の開始時点毎に単一の矩形パルスを生成する監視タイミング回路と、
前記ライン上の電圧と基準電圧との大小比較を行って比較結果を示す電圧比較結果信号を生成する電圧比較回路と、
前記矩形パルスのリアエッジのタイミングで前記電圧比較結果信号を取り込んで記憶し、これを容量抜けが有るか否かを示す容量抜け検出信号として出力する出力回路と、を有することを特徴とする電源装置。
【請求項６】
前記矩形パルスのパルス幅は、前記電源コンデンサが容量抜け無しの状態において、前記直流電源電圧が供給されてから前記ライン上の電圧値がピークに到るまでの時間よりも短いことを特徴とする請求項５記載の電源装置。
【請求項７】
前記監視タイミング回路は、前記直流電源電圧の供給開始に応じて当該直流電源電圧を積分することにより立ち上がり遅延波形を有する立上遅延信号を生成する積分回路と、前記立上遅延信号を２値化したものを前記矩形パルスとして生成する２値化回路と、を含み、
前記出力回路は、前記矩形パルスをクロック入力とするＤラッチであることを特徴とする請求項５又は６に記載の電源装置。
【請求項８】
前記積分回路は、前記直流電源電圧を入力とするＣＲ積分回路であり、
前記２値化回路は、シュミットトリガ型のインバータであることを特徴とする請求項７記載の電源装置。
【請求項９】
前記容量抜け検出信号が容量抜け有りを示す場合には前記直流電源電圧の前記ラインへの供給を遮断する電源遮断回路を更に含むことを特徴とする請求項５〜８のいずれか１に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサの経年劣化、特にコンデンサの容量抜けを監視するコンデンサ監視回路及びこのコンデンサ監視回路を備えた電源装置に関するものである。
【背景技術】
【０００２】
電源装置に設けられている平滑用又はバイパス用のコンデンサ（以下、電源コンデンサと称する）の充電時間をＣＰＵ（Central Processing Unit）で測定し、その測定した充電時間を正常時の充電時間と比較することにより、この電源コンデンサの容量抜けを検出するようにしたコンデンサ容量変化検出回路が提案されている（例えば、特許文献１の図１参照）。
【０００３】
ここで、かかるコンデンサ容量変化検出回路では、電源コンデンサの充電時間の測定を行うＣＰＵ自体も上記した電源コンデンサによって平滑化された電源電圧で動作している。よって、電源装置自体を駆動する為の電源の供給が開始されてから、電源コンデンサによって生成される電源電圧が安定状態に到るまでの間は、上記ＣＰＵを正常に動作させることは出来ない。従って、電源コンデンサの容量抜けを検出する為に、電源装置の立ち上げ時間が長くなってしまうという問題があった。
【０００４】
また、この電源コンデンサに大幅な容量抜けが生じている場合には電源電圧の変動が大となっているので、この際、ＣＰＵではコンデンサの容量抜けを精度良く検出することが出来なくなるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０８-２９４６５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本願発明は、上記の如き問題を解決すべく為されたものであり、コンデンサの容量抜けを精度良く且つ早い段階で検出することが可能なコンデンサ監視回路及びこれを含む電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るコンデンサ監視回路は、外部から直流電源電圧が供給されるラインに接続されている電源コンデンサの容量抜けを監視するコンデンサ監視回路であって、前記直流電源電圧の供給の開始時点毎に単一の矩形パルスを生成する監視タイミング回路と、前記ライン上の電圧と基準電圧との大小比較を行って比較結果を示す電圧比較結果信号を生成する電圧比較回路と、前記矩形パルスのリアエッジのタイミングで前記電圧比較結果信号を取り込んで記憶し、これを容量抜けが有るか否かを示す容量抜け検出信号として出力する出力回路と、を有する。
【０００８】
また、本発明に係る電源装置は、外部から直流電源電圧が供給されるラインに接続されている電源コンデンサと、前記ライン上の電圧を内部回路で用いる内部電源電圧に変換するＤＣ／ＤＣコンバータと、前記電源コンデンサの容量抜けを監視するコンデンサ監視回路と、を含む電源装置であって、前記電源コンデンサ監視回路は、前記直流電源電圧の供給の開始時点毎に単一の矩形パルスを生成する監視タイミング回路と、前記ライン上の電圧と基準電圧との大小比較を行って比較結果を示す電圧比較結果信号を生成する電圧比較回路と、前記矩形パルスのリアエッジのタイミングで前記電圧比較結果信号を取り込んで記憶し、これを容量抜けが有るか否かを示す容量抜け検出信号として出力する出力回路と、を有する。
【発明の効果】
【０００９】
本発明においては、外部から直流の電源電圧が供給されるラインに接続されている電源コンデンサの容量抜けを検出するにあたり、先ず、監視タイミング回路により、電源電圧の供給開始時点毎に単一の矩形パルスを生成する。ここで、電圧比較回路により、電源電圧が供給されるライン上の電圧が基準電圧以下であるか否かを比較し、その比較結果を示す比較結果信号を生成する。そして、出力回路としてのＤラッチにより、かかる比較結果信号を、上記した矩形パルスのリアエッジタイミングで取り込んで記憶し、これを容量抜けが有るか否かを示す容量抜け検出信号として出力するのである。
【００１０】
かかる構成によれば、電源電圧の供給開始後、この電源電圧を受けるライン上の電圧がピーク値に到る時点よりも前の時点で、電源コンデンサに対する容量抜け検出を終了させることができるので、電源装置の立ち上げ時間の増大を抑えることが可能となる。また、上記監視タイミング回路、電圧比較回路及びＤラッチは、外部から供給された直流の電源電圧自体で動作させることが出来るので、電源コンデンサに大幅な容量抜けが生じていても、この電源コンデンサの容量抜けを精度良く検出することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係るコンデンサ監視回路を含む電源装置の構成を示すブロック図である。
【図２】本発明に係るコンデンサ監視回路３の内部構成を示す回路図である。
【図３】コンデンサ監視回路３の内部動作を示す波形図の一例である。
【図４】コンデンサ２に容量抜けがある場合及び無い場合各々でのコンデンサ監視回路３の内部動作を示す波形図の一例である。
【発明を実施するための形態】
【００１２】
図１は、本発明に係るコンデンサ監視回路を含む電源装置の構成を示すブロック図である。
【００１３】
尚、本電源装置は、各種電子機器に搭載されるものであり、ＡＣアダプタ或いはバッテリ等（図示せぬ）から供給された直流の電源電圧ＶＥＸをこの電子機器の内部回路を動作させる為に必要となる電圧値を有する内部電源電圧ＶＩＮに変換するものである。
【００１４】
図１に示すように、この電源装置は、電源遮断回路１、監視対象となるコンデンサ２、コンデンサ監視回路３、及びＤＣ／ＤＣコンバータ４を有する。
【００１５】
電源遮断回路１は、抵抗１０〜１４、ＰＮＰ型のバイポーラトランジスタであるトランジスタ１５、ＮＰＮ型のバイポーラトランジスタであるトランジスタ１６、コンデンサ１７、ｐチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタであるトランジスタ１８、及びダイオード１９からなる。ここで、上記した電源電圧ＶＥＸは、抵抗１０、１３及びコンデンサ１７各々の一端、トランジスタ１５のエミッタ端子、及びトランジスタ１８のソース端子に夫々供給される。抵抗１０の他端は抵抗１１の一端及びトランジスタ１５のベース端子に接続されている。抵抗１１の他端はトランジスタ１６のコレクタ端子に供給されている。トランジスタ１３のエミッタ端子には接地電圧ＶＳＳが印加されており、そのベース端子には、突入電流防止用の抵抗１２を介して容量抜け検出信号ＣＢ（後述する）が供給されている。尚、かかる容量抜け検出信号ＣＢは、コンデンサ監視回路３で生成（後述する）されたものであり、容量抜け無しを示す場合には論理レベル０、容量抜け有りを示す場合には論理レベル１に対応したレベルを有する。トランジスタ１５のコレクタ端子は、抵抗１３及びコンデンサ１７各々の他端、抵抗１４の一端、及びトランジスタ１８のゲート端子に接続されている。抵抗１４の他端には接地電圧ＶＳＳが印加されている。トランジスタ１８のドレイン端子は逆流防止用のダイオード１９のアノード端子に接続されている。ダイオード１９のカソード端子はラインＬ１を介してコンデンサ２、コンデンサ監視回路３及びＤＣ／ＤＣコンバータ４に接続されている。
【００１６】
上記した構成により、容量抜け無しを示す論理レベル０の容量抜け検出信号ＣＢが供給されている間は、トランジスタ１６がオフ状態となる。これにより、トランジスタ１５もオフ状態となり、電源電圧ＶＥＸを抵抗１３及び１４で分圧した低電圧がトランジスタ１８のゲート端子に供給される。よって、この間、トランジスタ１８はオン状態となり、上記した電源電圧ＶＥＸが、トランジスタ１８及びダイオード１９を介してラインＬ１上に送出される。一方、容量抜け有りを示す論理レベル１の容量抜け検出信号ＣＢが供給されている間は、トランジスタ１６がオン状態となる。これにより、トランジスタ１５もオン状態となり、上記した電源電圧ＶＥＸがトランジスタ１５を介してトランジスタ１８のゲート端子に供給される。よって、この間、トランジスタ１８はオフ状態となり、ラインＬ１はハイインピーダンス状態に設定される。
【００１７】
以上の如き動作により、電源遮断回路１は、容量抜け無しを示す容量抜け検出信号ＣＢがコンデンサ監視回路２から供給されている間は上記した電源電圧ＶＥＸをラインＬ１に供給する一方、容量抜け有りを示す容量抜け検出信号ＣＢが供給されている間は、ラインＬ１への電源電圧ＶＥＸの供給を遮断する。
【００１８】
ラインＬ１には、電源コンデンサとしてのコンデンサ２の一端及びＤＣ／ＤＣコンバータ４が接続されている。かかるコンデンサ２の他端には接地電圧ＶＳＳが印加されている。尚、コンデンサ２は、例えば電解型のコンデンサであり、電源電圧ＶＥＸの供給を受けるラインＬ１上の電圧変動を抑制した電圧ＶＤＣをコンデンサ監視回路３及びＤＣ／ＤＣコンバータ４各々に供給する。
【００１９】
ＤＣ／ＤＣコンバータ４は、かかるラインＬ１上の電圧ＶＤＣを、電子機器の内部回路を動作させる為の直流の内部電源電圧ＶＩＮに変換し、これを出力する。
【００２０】
コンデンサ監視回路３は、基準電圧生成回路３０、電圧比較回路３１、Ｄラッチ３２、及び監視タイミング回路３３からなる。
【００２１】
基準電圧生成回路３０は、例えば図２に示す如き抵抗３００及びツェナーダイオード３０１からなる。抵抗３００の一端には上記した電源電圧ＶＥＸが印加されており、その他端はツェナーダイオード３０１のカソード端子に接続されている。ツェナーダイオード３０１のアノード端子には接地電圧ＶＳＳが印加されている。かかる構成により、基準電圧生成回路３０は、電源電圧ＶＥＸに基づいて、ラインＬ１上の電圧ＶＤＣの立ち上がり遅延の基準点となる基準電圧ＶＲを生成し、これを電圧比較回路３１に供給する。
【００２２】
電圧比較回路３１は、例えば図２に示す如き抵抗３１０〜３１４、及びオペアンプ３１４からなる。抵抗３１０及び３１１は、上記した電圧ＶＤＣの電圧値を分圧したものをオペアンプ３１４の非反転入力端子に供給する。オペアンプ３１４は、電源電圧として電源電圧ＶＥＸの供給を受けると駆動状態となり、その非反転入力端子に供給された電圧ＶＤＣに対応した電圧と、基準電圧生成回路３０から供給された基準電圧ＶＲとの大小比較を行う。この際、オペアンプ３１４は、例えば図３（ａ）に示すように、ラインＬ１上の電圧ＶＤＣが基準電圧ＶＲ以下の場合には論理レベル０の比較結果信号ＣＭを生成する一方、この電圧ＶＤＣが基準電圧ＶＲより大なる場合には論理レベル１の比較結果信号ＣＭを生成する。尚、オペアンプ３１４の非反転入力端子及び出力端子間には、比較結果信号ＣＭのレベルを安定化させる為の帰還抵抗として抵抗３１２が接続されている。更に、オペアンプ３１４の出力端子には、抵抗３１３を介して電源電圧ＶＥＸがプルアップされている。
【００２３】
かかる構成により、電圧比較回路３１は、ラインＬ１上の電圧ＶＤＣと基準電圧ＶＲとの大小比較を行い、電圧ＶＤＣが基準電圧ＶＲ以下の電圧値である場合には論理レベル０の比較結果信号ＣＭを生成する一方、この電圧ＶＤＣが基準電圧ＶＲより大なる電圧値である場合には論理レベル１の比較結果信号ＣＭを生成し、これをＤラッチ３２のＤ端子に供給する。
【００２４】
監視タイミング回路３３は、例えば図２に示す如き抵抗３３０及びコンデンサ３３１からなるＣＲ積分回路と、シュミットトリガインバータ３３２とから構成されるワンショットパルス回路である。このＣＲ積分回路は、本電源装置にＡＣアダプタ又はバッテリが装着されたことによって電源電圧ＶＥＸの供給が開始される度に、図３（ｂ）に示す如き、その電圧供給開始時点から時間経過につれて徐々に電圧が上昇して電源電圧ＶＥＸと同一電圧値に至る、立ち上がり遅延波形を有する立上遅延信号ＤＳを生成し、シュミットトリガインバータ３３２に供給する。
【００２５】
２値化回路としてのシュミットトリガインバータ３３２は、図３（ｂ）に示す如く、立上遅延信号ＤＳが立上閾値ＶＴＨ以下の電圧値を有する期間中は論理レベル１、立上遅延信号ＤＳが立上閾値ＶＴＨより大なる電圧値を有する期間中には論理レベル０となる単一の矩形パルスＰＲを有する監視タイミング信号ＭＴを生成する。尚、図３（ｂ）に示す如き矩形パルスＰＲのパルス幅Ｔは、コンデンサ２の容量抜けが無い状態でのラインＬ１上の電圧ＶＤＣの立ち上がり時間、つまり上記した電圧供給開始時点からその電圧値がピークに到るまでの時間よりも短い。すなわち、このようなパルス幅Ｔの矩形パルスＰＲを生成すべく、上記ＣＲ積分回路の時定数が設定されているのである。
【００２６】
かかる構成により、監視タイミング回路３３は、電源電圧ＶＥＸの供給に応じて生成された、単一の矩形パルスＰＲを有する信号を、コンデンサの監視を行う際のタイミングを示す監視タイミング信号ＭＴとしてＤラッチ３２のクロック入力端子に供給する。
【００２７】
Ｄラッチ３２は、電源電圧ＶＥＸの供給を受けると駆動状態となり、監視タイミング信号ＭＴにおける矩形パルスＰＲの立ち下がりエッジ、つまりリアエッジのタイミングで比較結果信号ＣＭの値を取り込んで記憶する。この際、Ｄラッチ３２は、ラインＬ１上の電圧ＶＤＣが基準電圧ＶＲ以下であることを示す論理レベル０の比較結果信号ＣＭを取り込んだ場合には、容量抜け無しを示す論理レベル０の容量抜け検出信号ＣＢを出力し、これを電源遮断回路１に供給する。また、Ｄラッチ３２は、ラインＬ１上の電圧ＶＤＣが基準電圧ＶＲより大なることを示す論理レベル１の比較結果信号ＣＭを取り込んだ場合には、容量抜け有りを示す論理レベル１の容量抜け検出信号ＣＢを出力し、これを電源遮断回路１に供給する。要するに、Ｄラッチ３２は、電源コンデンサ２に容量抜けが有るか否かを示す容量抜け検出信号ＣＢを出力する出力回路である。
【００２８】
上記した構成により、コンデンサ監視回路３は、電源電圧ＶＥＸの供給開始に応じて生成された単一の矩形パルスＰＲのリアエッジのタイミングで、ラインＬ１上の電圧ＶＤＣが基準電圧ＶＲ以下であるか否かを示す電圧比較結果（ＣＭ）を取り込み、これを容量抜けが有るか否かを示す容量抜け検出信号ＣＢとして出力する。この際、コンデンサ監視回路３は、ラインＬ１上の電圧ＶＤＣの値が基準電圧ＶＲ以下である場合には容量抜け無しを示す論理レベル０の容量抜け検出信号ＣＢを電源遮断回路１に供給する一方、この電圧ＶＤＣの値が基準電圧ＶＲより大なる場合には容量抜け有りを示す論理レベル１の容量抜け検出信号ＣＢを電源遮断回路１に供給する。
【００２９】
以下に、図１及び図２に示される電源装置の動作について説明する。
【００３０】
先ず、本電源装置にＡＣアダプタ或いはバッテリ等の直流電源が装着されると、かかる直流電源によって生成された電源電圧ＶＥＸが、電源遮断回路１のトランジスタ１８及びダイオード１９を介してラインＬ１上に送出される。また、かかる電源電圧ＶＥＸの供給開始に応じて、ラインＬ１上に接続されているコンデンサ２が充電動作を開始する。これにより、コンデンサ２は、図３（ａ）に示す如き電源電圧ＶＥＸの供給開始時点からその電圧値が徐々に上昇してピーク値、つまり電源電圧ＶＥＸと同一電圧値に到る電圧推移を有する電圧ＶＤＣをＤＣ／ＤＣコンバータ４に供給する。
【００３１】
ここで、コンデンサ監視回路３の電圧比較回路３１は、電源電圧ＶＥＸを受けたラインＬ１上の電圧ＶＤＣが基準電圧ＶＲ以下であるか否かを比較し、その比較結果を示す比較結果信号ＣＭを生成する。更に、コンデンサ監視回路３のＤラッチ３２は、電源電圧ＶＥＸの供給に応じて生成された監視タイミング信号ＭＴのリアエッジのタイミングで、比較結果信号ＣＭを取り込んで記憶し、これを容量抜けが有るか否かを示す容量抜け検出信号ＣＢとして出力する。
【００３２】
この際、コンデンサ２が正常な容量を有する場合、つまり容量抜きが生じていない場合には、図４（ａ）に示すように、電源電圧ＶＥＸの供給開始時点から、矩形パルスＰＲのパルス幅Ｔに対応した期間だけ経過した時点よりも後方の時点でラインＬ１上の電圧ＶＤＣの値が基準電圧ＶＲに到る。よって、監視タイミング信号ＭＴにおける矩形パルスＰＲのリアエッジの時点では、この電圧ＶＤＣの値は図４（ａ）に示す如く基準電圧ＶＲ以下である。そこで、この際、コンデンサ監視回路３は、容量抜け無しを示す論理レベル０の容量抜け検出信号ＣＢを電源遮断回路１に供給する。従って、この際、電源遮断回路１は、ＤＣ／ＤＣコンバータ４に対する電圧ＶＤＣの供給を継続する。
【００３３】
一方、経年劣化に伴いコンデンサ２の容量が低下する、いわゆる容量抜きが生じている場合には、容量抜きが生じていない場合に比して、図４（ｂ）に示す如く急峻にラインＬ１上の電圧ＶＤＣが上昇し、監視タイミング信号ＭＴにおける矩形パルスＰＲのリアエッジよりも前の時点でこの電圧ＶＤＣの値が基準電圧ＶＲに到る。よって、監視タイミング信号ＭＴにおける矩形パルスＰＲのリアエッジの時点では、ラインＬ１上の電圧ＶＤＣの値は図４（ｂ）に示す如く基準電圧ＶＲより大となるので、コンデンサ監視回路３は、容量抜け有りを示す論理レベル１の容量抜け検出信号ＣＢを電源遮断回路１に供給する。これにより、電源遮断回路１は、電源電圧ＶＥＸの供給開始時点から、矩形パルスＰＲのパルス幅Ｔだけ経過した時点以降は、ＤＣ／ＤＣコンバータ４への電圧供給を遮断する。尚、電源遮断回路１による電源遮断状態は、ＡＣアダプタ或いはバッテリから電源電圧ＶＥＸの供給が為されなくなるまで継続する。
【００３４】
以上のように、本発明に係るコンデンサ監視回路３によれば、図４（ａ）に示すように、外部から電源電圧ＶＥＸが供給される度に、この電源電圧ＶＥＸの供給開始後にラインＬ１上の電圧ＶＤＣがピーク値に到る時点ＴＱよりも前の時点で、容量抜け検出を終了させることができる。従って、電源電圧ＶＥＸの供給開始に応じて直ちにコンデンサの容量抜け検出が為されるので、電源装置の立ち上げ時間の増大を抑えることが可能となる。
【００３５】
また、コンデンサ監視回路３では、図２に示す如く、夫々が電源電圧ＶＥＸで動作する電圧比較回路３１、Ｄラッチ３２及び監視タイミング回路３３にて容量抜けを検出している。よって、コンデンサ２に大幅な容量抜けが生じているが故に、ライン上の電圧ＶＤＣ及び内部電源電圧ＶＩＮに大幅な変動が生じていても、コンデンサの容量抜けを精度良く監視することが可能となる。
【００３６】
また、図２に示される基準電圧生成回路３０、電圧比較回路３１、Ｄラッチ３２及び監視タイミング回路３３各々に形成されている抵抗を高抵抗にすることで、コンデンサ監視回路３に流れ込む電流を抑えることができるので、ＣＰＵを用いてコンデンサの容量抜けを検出する場合に比して低消費電力化を図ることが可能となる。
【００３７】
また、本発明に係る電源装置では、図１に示す如く、コンデンサ２の前段に電源遮断回路１及びコンデンサ監視回路３を設け、コンデンサ監視回路３によってコンデンサの容量抜け有りが検出されたら、電源遮断回路１においてＤＣ／ＤＣコンバータ４への電源供給を遮断するようにしている。
【００３８】
よって、本発明によれば、ＡＣアダプタ或いはバッテリ等から電源電圧ＶＥＸが供給された直後に、電子機器の内部回路への不適切な内部電源電圧ＶＩＮの供給が遮断されるので、早い段階で内部回路の保護を行うことが可能となる。
【符号の説明】
【００３９】
１        電源遮断回路
２        コンデンサ
３        コンデンサ監視回路
３０      基準電圧生成回路
３１      電圧比較回路
３２      Ｄラッチ
３３      監視タイミング回路
【図１】
2014062769.tif 000003
【図２】
2014062769.tif 000004
【図３】
2014062769.tif 000005
【図４】
2014062769.tif 000006