(57)【要約】【課題】オン抵抗が低く、ノーマリーオフとなる半導体装置を提供する。【解決手段】基板の上に、電子走行層、電子供給層、エッチングストップ層、ｐ型膜を順次積層して形成する工程と、ゲート電極が形成される領域を除く領域における前記ｐ型膜をドライエッチングにより除去し、前記ゲート電極が形成される領域にｐ型層を形成する工程と、前記ｐ型層の上に、前記ゲート電極を形成する工程と、を有し、前記ｐ型膜は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、前記エッチングストップ層は、ＧａＮを含む材料により形成されており、前記ドライエッチングは、前記ドライエッチングにおけるプラズマ発光を観察しながら行うものであって、前記ドライエッチングを開始した後、Ａｌに起因するプラズマ発光が観測されなくなったときに、前記ドライエッチングを停止することを特徴とする半導体装置の製造方法により上記課題を解決する。【選択図】  図１
2014072425.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、電子走行層、電子供給層、エッチングストップ層、ｐ型膜を順次積層して形成する工程と、
ゲート電極が形成される領域を除く領域における前記ｐ型膜をドライエッチングにより除去し、前記ゲート電極が形成される領域にｐ型層を形成する工程と、
前記ｐ型層の上に、前記ゲート電極を形成する工程と、
を有し、
前記ｐ型膜は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、
前記エッチングストップ層は、ＧａＮを含む材料により形成されており、
前記ドライエッチングは、前記ドライエッチングにおけるプラズマ発光を観察しながら行うものであって、
前記ドライエッチングを開始した後、Ａｌに起因するプラズマ発光が観測されなくなったときに、前記ドライエッチングを停止することを特徴とする半導体装置の製造方法。
【請求項２】
前記ｐ型膜は、ｐ型となる不純物元素がドープされているＡｌＧａＮを含む材料により形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ｐ型膜は、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となる材料により形成されていることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
基板の上に、電子走行層、電子供給層、エッチングストップ層、第１のｐ型膜、第２のｐ型膜を順次積層して形成する工程と、
ゲート電極が形成される領域を除く領域における前記第１のｐ型膜及び第２のｐ型膜をドライエッチングにより除去し、前記ゲート電極が形成される領域に第１のｐ型層及び第２のｐ型層を形成する工程と、
前記第２のｐ型層の上に、前記ゲート電極を形成する工程と、
を有し、
前記第２のｐ型膜は、ｐ型となる不純物元素がドープされているＧａＮを含む材料により形成されており、
前記第１のｐ型膜は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、
前記エッチングストップ層は、ＧａＮを含む材料により形成されており、
前記ドライエッチングは、前記ドライエッチングにおけるプラズマ発光を観察しながら行うものであって、
前記ドライエッチングを開始し、Ａｌに起因するプラズマ発光が観測された後、前記Ａｌに起因するプラズマ発光が観測されなくなったときに、前記ドライエッチングを停止することを特徴とする半導体装置の製造方法。
【請求項５】
前記第１のｐ型膜は、ｐ型となる不純物元素がドープされているＡｌＧａＮを含む材料により形成されていることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１のｐ型膜は、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となる材料により形成されていることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１のｐ型膜は、厚さが５ｎｍ以上、１５ｎｍ以下であることを特徴とする請求項４から６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記エッチングストップ層は、厚さが５ｎｍ以上、１５ｎｍ以下であることを特徴とする請求項１から７のいずれかに記載の半導体装置の製造方法。
【請求項９】
基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたエッチングストップ層と、
前記エッチングストップ層の上に形成されたｐ型層と、
前記ｐ型層の上に形成されたゲート電極と、
前記エッチングストップ層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記ｐ型層は、前記ゲート電極直下の領域に形成されており、
前記ｐ型層は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、
前記エッチングストップ層は、ＧａＮを含む材料により形成されていることを特徴とする半導体装置。
【請求項１０】
前記ｐ型層は、第１のｐ型層であって、
前記第１のｐ型層と前記ゲート電極との間には、ｐ型となる不純物元素がドープされているＡｌを含まない窒化物半導体材料により第２のｐ型層が形成されていることを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、高い飽和電子速度や広いバンドギャップを有しており、高耐圧・高出力電子デバイスとしての検討がなされている。高耐圧・高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。
【０００３】
窒化物半導体を用いたＨＥＭＴとしては、電子走行層がＧａＮにより形成され、電子供給層がＡｌＧａＮにより形成されている構造のものがある。この構造のＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因して生じる歪み、所謂ピエゾ分極により高濃度の２次元電子ガス（２ＤＥＧ：２ dimensional electron gas）が生じるため、高効率・高出力な半導体装置を得ることができる。
【０００４】
ところで、電子走行層がＧａＮにより形成され、電子供給層がＡｌＧａＮにより形成されている構造のＨＥＭＴにおいては、高濃度の２ＤＥＧが発生することから、ノーマリーオフにすることが困難であるという問題点を有している。この問題点を解決するため、ゲート電極が形成される領域の電子供給層を一部除去することによりリセスを形成し、ゲート電極直下における２ＤＥＧを消失させる方法が開示されている（例えば、特許文献１）。また、ゲート電極と電子供給層との間に、ｐ−ＧａＮ層を形成して、ゲート電極直下における２ＤＥＧの発生を抑制することにより、ノーマリーオフにする方法が開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−７６８４５号公報
【特許文献２】特開２００７−１９３０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、リセスを形成する方法では、リセスを形成する際のエッチングによるダメージが電子走行層の近傍まで加わるため、これにより、オン抵抗の増加やリーク電流の増加する等により、ＨＥＭＴの特性が低下してしまう。
【０００７】
また、電子供給層とゲート電極との間にｐ−ＧａＮ層を形成する場合、一般的に、ｐ−ＧａＮ層は、電子供給層の上に全面にｐ−ＧａＮ膜を形成した後、ゲート電極が形成される領域を除く領域のｐ−ＧａＮ膜をドライエッチングにより除去することにより形成される。しかしながら、ＧａＮはドライエッチングが非常に難しい材料であり、また、ＡｌＧａＮとＧａＮとの間では選択比の高いエッチングをすることができないため、ｐ−ＧａＮ層のみを除去することは困難である。このため、ｐ−ＧａＮ層が除去されるべき領域において、ｐ−ＧａＮ層が一部残ってしまう場合や、ｐ−ＧａＮ層が除去されるべき領域における電子供給層を一部除去してしまう場合がある。これらの場合には、いずれもオン抵抗が高くなるため、ＨＥＭＴにおける特性が低下してしまう。また、ドライエッチングによるエッチングのバラツキにより、電子供給層の厚さにバラツキ等が生じてしまうと、ＨＥＭＴの特性にもバラツキが生じるため、歩留りが低下してしまう。
【０００８】
よって、電子供給層が除去されることなく、ゲート電極が形成される領域を除く領域のｐ−ＧａＮ層等のｐ型層のみを除去することのできる半導体装置の製造方法及び、これにより製造される半導体装置が求められている。
【課題を解決するための手段】
【０００９】
本実施の形態の一観点によれば、基板の上に、電子走行層、電子供給層、エッチングストップ層、ｐ型膜を順次積層して形成する工程と、ゲート電極が形成される領域を除く領域における前記ｐ型膜をドライエッチングにより除去し、前記ゲート電極が形成される領域にｐ型層を形成する工程と、前記ｐ型層の上に、前記ゲート電極を形成する工程と、を有し、前記ｐ型膜は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、前記エッチングストップ層は、ＧａＮを含む材料により形成されており、前記ドライエッチングは、前記ドライエッチングにおけるプラズマ発光を観察しながら行うものであって、前記ドライエッチングを開始した後、Ａｌに起因するプラズマ発光が観測されなくなったときに、前記ドライエッチングを停止することを特徴とする。
【００１０】
また、本実施の形態の他の一観点によれば、基板の上に、電子走行層、電子供給層、エッチングストップ層、第１のｐ型膜、第２のｐ型膜を順次積層して形成する工程と、ゲート電極が形成される領域を除く領域における前記第１のｐ型膜及び第２のｐ型膜をドライエッチングにより除去し、前記ゲート電極が形成される領域に第１のｐ型層及び第２のｐ型層を形成する工程と、前記第２のｐ型層の上に、前記ゲート電極を形成する工程と、を有し、前記第２のｐ型膜は、ｐ型となる不純物元素がドープされているＧａＮを含む材料により形成されており、前記第１のｐ型膜は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、前記エッチングストップ層は、ＧａＮを含む材料により形成されており、前記ドライエッチングは、前記ドライエッチングにおけるプラズマ発光を観察しながら行うものであって、前記ドライエッチングを開始し、Ａｌに起因するプラズマ発光が観測された後、前記Ａｌに起因するプラズマ発光が観測されなくなったときに、前記ドライエッチングを停止することを特徴とする。
【００１１】
また、本実施の形態の他の一観点によれば、基板の上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成されたエッチングストップ層と、前記エッチングストップ層の上に形成されたｐ型層と、前記ｐ型層の上に形成されたゲート電極と、前記エッチングストップ層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、を有し、前記ｐ型層は、前記ゲート電極直下の領域に形成されており、前記ｐ型層は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、前記エッチングストップ層は、ＧａＮを含む材料により形成されていることを特徴とする。
【発明の効果】
【００１２】
開示の半導体装置の製造方法及び半導体装置によれば、電子供給層が除去されることなく、ゲート電極が形成される領域を除く領域のｐ−ＧａＮ層等のｐ型層のみを除去することができるため、オン抵抗が低く、ノーマリーオフとなる半導体装置を高い歩留りで得ることができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態における半導体装置の構造図
【図２】第１の実施の形態における半導体装置の製造工程図（１）
【図３】第１の実施の形態における半導体装置の製造工程図（２）
【図４】ドライエッチングを行う装置の構造図
【図５】第１の実施の形態におけるドライエッチング工程の説明図
【図６】第２の実施の形態における半導体装置の構造図
【図７】第２の実施の形態における半導体装置の製造工程図（１）
【図８】第２の実施の形態における半導体装置の製造工程図（２）
【図９】第２の実施の形態におけるドライエッチング工程の説明図
【図１０】第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図１１】第３の実施の形態におけるＰＦＣ回路の回路図
【図１２】第３の実施の形態における電源装置の回路図
【図１３】第３の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１４】
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１５】
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図１に示される構造のＨＥＭＴである。
【００１６】
具体的には、半導体等からなる基板１１上に、核形成層１２、バッファ層１３、電子走行層２１、スペーサ層２２、電子供給層２３、エッチングストップ層２４が形成されている。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２の界面近傍には２ＤＥＧ２１ａが発生する。また、エッチングストップ層２４の上においては、ゲート電極３１が形成される領域には、ｐ型層２５が形成されており、ゲート電極３１は、ｐ型層２５の上に形成されている。また、エッチングストップ層２４の上には、ソース電極３２及びドレイン電極３３が形成されている。尚、ソース電極３２及びドレイン電極３３は、ソース電極３２及びドレイン電極３３が形成される領域のエッチングストップ層２４を除去し、電子供給層２３と接するように形成してもよい。
【００１７】
本実施の形態においては、基板１１にはＳｉＣ基板を用いているが、Ｓｉ（シリコン）基板、サファイア基板、ＧａＮ基板等を用いてもよく、導電性、半絶縁性、絶縁性のいずれの基板も用いることが可能である。核形成層１２はＡｌＮにより形成されており、バッファ層１３はＡｌＧａＮにより形成されている。電子走行層２１は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層２２は厚さが約５ｎｍのｉ−ＡｌＧａＮにより形成されている。電子供給層２３は厚さが約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。エッチングストップ層２４は厚さが約５ｎｍのｉ−ＧａＮにより形成されている。ｐ型層２５は厚さが約５０ｎｍのｐ−Ａｌ０．０５Ｇａ０．９５Ｎにより形成されており、ｐ型となる不純物元素としてＭｇが約４×１０１９ｃｍ−３の濃度でドープされている。尚、ｐ型層２５は、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となるように形成されている。
【００１８】
また、スペーサ層２２及電子供給層２３は、ＩｎＡｌＮにより形成してもよく、例えば、スペーサ層２２をｉ−Ｉｎ０．１７Ａｌ０．８３Ｎにより形成し、電子供給層２３をｎ−Ｉｎ０．１７Ａｌ０．８３Ｎにより形成してもよい。また、ｐ型となる不純物元素としては、Ｍｇ以外にもＢｅを用いてもよい。
【００１９】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２及び図３に基づき説明する。
【００２０】
最初に、図２（ａ）に示されるように、基板１１の上に、核形成層１２、バッファ層１３、電子走行層２１、スペーサ層２２、電子供給層２３、エッチングストップ層２４、ｐ型膜２５ｔ等の窒化物半導体層を順次積層形成する。本実施の形態においては、これら窒化物半導体層は、ＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成する。
【００２１】
具体的には、核形成層１２はＡｌＮにより形成されており、バッファ層１３はＡｌＧａＮにより形成されている。電子走行層２１は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層２２は厚さが約５ｎｍのｉ−Ａｌ０．３Ｇａ０．７Ｎにより形成されている。電子供給層２３は厚さが約３０ｎｍのｎ−Ａｌ０．３Ｇａ０．７Ｎにより形成されており、ｎ型となる不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。エッチングストップ層２４は厚さが約５ｎｍのｉ−ＧａＮにより形成されている。尚、エッチングストップ層２４は、ｎ型であってもよくｐ型であってもよい。
【００２２】
ｐ型膜２５ｔは厚さが約５０ｎｍのｐ−Ａｌ０．０５Ｇａ０．９５Ｎにより形成されており、ｐ型となる不純物元素としてＭｇが約４×１０１９ｃｍ−３の濃度でドープされている。尚、ｐ型膜２５ｔは、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となるように形成されている。本実施の形態においては、Ａｌに起因するプラズマ発光によりエンドポイントを検出するものであるため、ｐ型膜２５ｔはＡｌが含まれている材料により形成されているが、必要以上にＡｌが含まれると、特性に影響を与えるため好ましくない。このため、ｐ型膜２５ｔにおいては、Ｘの値が０．１以下となるように形成されている。
【００２３】
窒化物半導体層をＭＯＶＰＥによりエピタキシャル成長させる際には、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、ｎ型の不純物元素としてドープされるＳｉの原料ガスにはシラン（ＳｉＨ４）が用いられ、ｐ型の不純物元素としてドープされるＭｇの原料ガスにはシクロペンタンジエニルマグネシウム（ＣＰ２Ｍｇ）が用いられる。これらの原料ガスのチャンバ内に供給される供給量を調節することにより、所望の組成比の窒化物半導体層を形成することができる。また、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置のチャンバに供給される。
【００２４】
この後、ｐ型膜２５ｔの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域における窒化物半導体層において、塩素系ガスを用いたドライエッチングまたはイオン注入を行うことにより、不図示の素子分離領域を形成する。この後、レジストパターンは有機溶剤等により除去する。
【００２５】
次に、図２（ｂ）に示すように、ｐ型層２５が形成される領域のｐ型膜２５ｔの上に、レジストパターン５１を形成する。具体的には、ｐ型膜２５ｔの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ｐ型層２５が形成される領域、即ち、ゲート電極３１が形成される領域にレジストパターン５１を形成する。
【００２６】
次に、図２（ｃ）に示すように、レジストパターン５１の形成されていない領域のｐ型膜２５ｔをドライエッチングにより除去することにより、レジストパターン５１が形成されている領域にｐ型層２５を形成する。
【００２７】
このドライエッチングにおいては、図４に示されるドライエッチング装置が用いられる。このドライエッチングは、プラズマを発生させてエッチングを行うものであり、本実施の形態においては、プラズマエッチングと記載する場合がある。このようなプラズマエッチングとしては、例えば、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等が挙げられる。本実施の形態においては、ドライエッチング装置のチャンバ１００内に、ｐ型層２５が形成される領域にレジストパターンが形成されている基板１１を設置し、チャンバ１００内にエッチングガスを導入し、プラズマ１０１を発生させてエッチングを行う。チャンバ１００には、ビューポート１０２が設けられており、ビューポート１０２よりチャンバ１００内部におけるプラズマ１０１を観察することができる。
【００２８】
このドライエッチング装置には、プラズマ発光分析装置であるプラズマ発光分析エンドポイントモニタ１１０が接続されている。プラズマ発光分析エンドポイントモニタ１１０では、プラズマ発光より、プラズマ中に含まれている元素の種類を分析することができる。よって、プラズマ発光分析エンドポイントモニタ１１０における受光部１１１により、ビューポート１０２を介してプラズマ１０１におけるプラズマ発光を受光し、受光したプラズマ発光に基づきプラズマ１０１中に含まれる元素の種類を知ることができる。尚、プラズマポイントモニタ１１０には、制御部１２０が接続されており、更に、制御部１２０は、ドライエッチング装置の制御を行うものであってもよい。
【００２９】
本実施の形態においては、ｐ型層２５を形成する際のドライエッチングは、プラズマ発光分析エンドポイントモニタ１１０により、チャンバ１００内のプラズマ１０１におけるプラズマ発光を観察しながら行う。具体的には、チャンバ１００内に発生しているプラズマ１０１において、Ａｌに起因するプラズマ発光の強度を観察しながらドライエッチングを行う。
【００３０】
このドライエッチングの工程について、より詳細に図５に基づき説明する。図５は、本実施の形態において、プラズマ発光分析エンドポイントモニタ１１０により観察されるＡｌに起因するプラズマ発光の時間的変化を示すものである。
【００３１】
最初に、プラズマ１０１を発生させて、図２（ｂ）に示されるレジストパターン５１が形成されている面のドライエッチングを行うと、レジストパターン５１の形成されていない領域のｐ型膜２５ｔが除去される。ｐ型膜２５ｔは、ｐ−Ａｌ０．０５Ｇａ０．９５Ｎにより形成されているため、Ａｌが含まれている。よって、図５に示されるように、ｐ型膜２５ｔがドライエッチングにより除去されている間は、プラズマ発光分析エンドポイントモニタ１１０において、Ａｌに起因するプラズマ発光が観測される。
【００３２】
この後、レジストパターン５１が形成されていない領域のｐ型膜２５ｔが、除去されると、ｐ型膜２５ｔの下に形成されているエッチングストップ層２４のエッチングが始まる。エッチングストップ層２４は、ｉ−ＧａＮにより形成されており、Ａｌは含まれていない。よって、図５に示されるように、プラズマ発光分析エンドポイントモニタ１１０において、Ａｌに起因するプラズマ発光が観測されなくなる。このように、Ａｌに起因するプラズマ発光が観測されなくなった状態をエンドポイントとし、ドライエッチングを停止する。
【００３３】
これにより、図２（ｃ）に示されるように、レジストパターン５１が形成されていない領域において、ｐ型膜２５ｔを完全に除去することができ、レジストパターン５１が形成されている領域にｐ型層２５を形成することができる。また、レジストパターン５１が形成されていない領域においては、エッチングストップ層２４が露出した状態で、ドライエッチングが停止する。従って、エッチングストップ層２４の下に形成されている電子供給層２３がエッチングされることはなく、また、電子供給層２３がドライエッチングによりダメージを受けることもない。
【００３４】
本実施の形態においては、ｐ型層２５が形成されていない領域の直下における２ＤＥＧ２１ａを減らすことなく、ｐ型層２５が形成されている領域の直下における２ＤＥＧ２１ａを消失させることができる。従って、ノーマリーオフであって、オン抵抗の低いＨＥＭＴを得ることができる。尚、本実施の形態は、プラズマ発光分析エンドポイントモニタ１１０において、Ａｌに起因するプラズマ発光が確認されなくなったか否かによりエンドポイントが判断されるものであるため、ｐ型膜２５ｔは、Ａｌが含まれている材料により形成されている。但し、Ａｌの組成比が多いと、特性が低下してしまうため、ｐ型膜２５ｔは、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となるような組成比により形成されていることが好ましい。
【００３５】
また、電子供給層２３がドライエッチングによる影響を受けることなく、レジストパターン５１が形成されていない領域においてｐ型膜２５ｔを完全に除去するためには、エッチングストップ層２４の膜厚は、５ｎｍ以上、１５ｎｍ以下であることが好ましい。エッチングストップ層２４の膜厚が５ｎｍ未満では、エッチングむら等により、レジストパターン５１が形成されていない領域のｐ型膜２５ｔが完全に除去される前に、エッチングストップ層２４が除去され、電子供給層２３の一部も除去される場合があるからである。また、エッチングストップ層２４が厚いと、ｐ型層２５を形成した効果が弱まり、ノーマリーオフになりにくくなるため、エッチングストップ層２４の膜厚は１５ｎｍ以下であることが好ましい。
【００３６】
尚、エッチングストップ層２４については、必要に応じてオーバーエッチングを行ってもよい。また、レジストパターン５１が形成されていない領域において、エッチングストップ層２４が一部残っても、ＨＥＭＴの特性には影響を与えることはない。この後、レジストパターン５１を有機溶剤等により除去することにより、図２（ｃ）に示される構造のものを得ることができる。
【００３７】
次に、図３（ａ）に示すように、エッチングストップ層２４の上に、ソース電極３２及びドレイン電極３３を形成する。
【００３８】
具体的には、ｐ型層２５及びエッチングストップ層２４の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有するレジストパターンを形成する。この後、Ｔａ／Ａｌ（膜厚、Ｔａ：２００ｎｍ、Ａｌ：２００ｎｍ）により形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させて、レジストパターンの上に形成された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残った金属積層膜によりソース電極３２及びドレイン電極３３が形成される。この後、窒素雰囲気中において、４００℃〜１０００℃の温度、例えば、５５０℃の温度で熱処理を行うことによりオーミックコンタクトさせる。尚、熱処理を行わなくともオーミックコンタクトさせることができる場合には、熱処理は行わなくともよい。尚、Ｔａ／Ａｌの記載は、Ｔａが下層で、Ａｌが上層となる２層の金属積層膜を意味するものである。また、ソース電極３２及びドレイン電極３３を形成する際には、ソース電極３２及びドレイン電極３３が形成される領域のエッチングストップ層２４及び電子供給層２３の一部を除去した後、ソース電極３２及びドレイン電極３３を形成してもよい。
【００３９】
次に、図３（ｂ）に示すように、ｐ型層２５の上に、ゲート電極３１を形成する。
【００４０】
具体的には、ｐ型層２５及びエッチングストップ層２４の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口を有するレジストパターンを形成する。この後、Ｎｉ／Ａｕ（膜厚、Ｎｉ：３０ｎｍ、Ａｕ：４００ｎｍ）により形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させて、レジストパターンの上に形成された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、ｐ型層２５の上には、残った金属積層膜によりゲート電極３１が形成される。この後、必要に応じて熱処理を行ってもよい。
【００４１】
ゲート電極３１、ソース電極３２及びドレイン電極３３は、上記以外の金属材料を組み合わせたものであってもよく、また、上記以外の構造のものであってもよく、単層の金属膜により形成したものであってもよい。また、ゲート電極３１、ソース電極３２及びドレイン電極３３の形成方法は、上記以外の方法により形成してもよい。
【００４２】
以上により、本実施の形態における半導体装置を作製することができる。
【００４３】
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図６に示される構造のＨＥＭＴである。
【００４４】
具体的には、半導体等からなる基板１１上に、核形成層１２、バッファ層１３、電子走行層２１、スペーサ層２２、電子供給層２３、エッチングストップ層２４が形成されている。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２の界面近傍には２ＤＥＧ２１ａが発生する。また、エッチングストップ層２４の上には、ゲート電極３１が形成される領域には、第１のｐ型層２２５及び第２のｐ型層２２６が積層して形成されており、ゲート電極３１は、第２のｐ型層２２６の上に形成されている。また、エッチングストップ層２４の上には、ソース電極３２及びドレイン電極３３が形成されている。尚、ソース電極３２及びドレイン電極３３は、ソース電極３２及びドレイン電極３３が形成される領域のエッチングストップ層２４を除去し、電子供給層２３と接するように形成してもよい。
【００４５】
本実施の形態においては、基板１１にはＳｉＣ基板を用いているが、Ｓｉ基板、サファイア基板、ＧａＮ基板等を用いてもよく、導電性、半絶縁性、絶縁性のいずれの基板も用いることが可能である。核形成層１２はＡｌＮにより形成されており、バッファ層１３はＡｌＧａＮにより形成されている。電子走行層２１は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層２２は厚さが約５ｎｍのｉ−Ａｌ０．３Ｇａ０．７Ｎにより形成されている。電子供給層２３は厚さが約３０ｎｍのｎ−Ａｌ０．３Ｇａ０．７Ｎにより形成されており、ｎ型となる不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。エッチングストップ層２４は厚さが約５ｎｍのｉ−ＧａＮにより形成されている。第１のｐ型層２２５は厚さが約１０ｎｍのｐ−Ａｌ０．０５Ｇａ０．９５Ｎにより形成されており、ｐ型となる不純物元素としてＭｇが約４×１０１９ｃｍ−３の濃度でドープされている。第２のｐ型層２２６は厚さが約３０ｎｍのｐ−ＧａＮにより形成されており、ｐ型となる不純物元素としてＭｇが約４×１０１９ｃｍ−３の濃度でドープされている。尚、第１のｐ型層２２５は、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となるように形成されている。
【００４６】
一般的に、エッチングストップ層２４であるＧａＮ層の上に形成されるｐ−ＡｌＸＧａ１−ＸＮ層が厚くなると、２ＤＥＧが生じる可能性がある。よって、本実施の形態においては、エッチングストップ層２４の上に、厚さが約１０ｎｍのｐ−Ａｌ０．０５Ｇａ０．９５Ｎにより形成される第１のｐ型層２２５と、厚さが約３０ｎｍのｐ−ＧａＮにより形成される第２のｐ型層２２６の２層を形成したものである。
【００４７】
また、スペーサ層２２及電子供給層２３は、ＩｎＡｌＮにより形成してもよく、例えば、スペーサ層２２をｉ−Ｉｎ０．１７Ａｌ０．８３Ｎにより形成し、電子供給層２３をｎ−Ｉｎ０．１７Ａｌ０．８３Ｎにより形成してもよい。また、ｐ型となる不純物元素としては、Ｍｇ以外にもＢｅを用いてもよい。
【００４８】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図７及び図８に基づき説明する。
【００４９】
最初に、図７（ａ）に示されるように、基板１１の上に、核形成層１２、バッファ層１３、電子走行層２１、スペーサ層２２、電子供給層２３、エッチングストップ層２４、第１のｐ型膜２２５ｔ、第２のｐ型膜２２６ｔ等の窒化物半導体層を順次積層形成する。本実施の形態においては、これら窒化物半導体層は、ＭＯＶＰＥによるエピタキシャル成長により形成する。
【００５０】
具体的には、核形成層１２はＡｌＮにより形成されており、バッファ層１３はＡｌＧａＮにより形成されている。電子走行層２１は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層２２は厚さが約５ｎｍのｉ−Ａｌ０．３Ｇａ０．７Ｎにより形成されている。電子供給層２３は厚さが約３０ｎｍのｎ−Ａｌ０．３Ｇａ０．７Ｎにより形成されており、ｎ型となる不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。エッチングストップ層２４は厚さが約５ｎｍのｉ−ＧａＮにより形成されている。尚、エッチングストップ層２４は、ｎ型であってもよくｐ型であってもよい。
【００５１】
第１のｐ型層２２５は厚さが約１０ｎｍのｐ−Ａｌ０．０５Ｇａ０．９５Ｎにより形成されており、ｐ型となる不純物元素としてＭｇが約４×１０１９ｃｍ−３の濃度でドープされている。第２のｐ型層２２６は厚さが約３０ｎｍのｐ−ＧａＮにより形成されており、ｐ型となる不純物元素としてＭｇが約４×１０１９ｃｍ−３の濃度でドープされている。尚、第１のｐ型層２２５は、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となるように形成されている。本実施の形態においては、Ａｌに起因するプラズマ発光によりエンドポイントを検出するものであるため、第１のｐ型膜２２５ｔはＡｌが含まれている材料により形成されているが、必要以上にＡｌが含まれると、特性に影響を与えるため好ましくない。このため、第１のｐ型膜２２５ｔにおいては、Ｘの値が０．１以下となるように形成されている。
【００５２】
窒化物半導体層をＭＯＶＰＥによりエピタキシャル成長させる際には、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、ｎ型の不純物元素としてドープされるＳｉの原料ガスにはシラン（ＳｉＨ４）が用いられ、ｐ型の不純物元素としてドープされるＭｇの原料ガスにはシクロペンタンジエニルマグネシウム（ＣＰ２Ｍｇ）が用いられる。これらの原料ガスのチャンバ内に供給される供給量を調節することにより、所望の組成比の窒化物半導体層を形成することができる。また、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置のチャンバに供給される。
【００５３】
この後、第２のｐ型膜２２６ｔの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域における窒化物半導体層において、塩素系ガスを用いたドライエッチングまたはイオン注入を行うことにより、不図示の素子分離領域を形成する。この後、レジストパターンは有機溶剤等により除去する。
【００５４】
次に、図７（ｂ）に示すように、第２のｐ型膜２２６ｔの上に、レジストパターン２５１を形成する。具体的には、第２のｐ型膜２２６ｔの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、第１のｐ型層２２５及び第２のｐ型膜２２６が形成される領域、即ち、ゲート電極３１が形成される領域にレジストパターン２５１を形成する。
【００５５】
次に、図７（ｃ）に示すように、レジストパターン２５１の形成されていない領域の第２のｐ型膜２２６ｔ及び第１のｐ型膜２２５ｔをドライエッチングにより除去する。これにより、レジストパターン２５１が形成されている領域に第１のｐ型層２２５及び第２のｐ型層２２６を形成する。本実施の形態におけるドライエッチングにおいては、第１の実施の形態と同様に、図４に示されるドライエッチング装置が用いられる。
【００５６】
本実施の形態においては、第１のｐ型層２２５及び第２のｐ型層２２６を形成する際のドライエッチングは、第１の実施の形態と同様に、プラズマ発光分析エンドポイントモニタ１１０により、チャンバ１００内のプラズマ１０１の発光を観察しながら行う。具体的には、チャンバ１００内に発生しているプラズマ１０１において、Ａｌに起因するプラズマ発光の強度を観察しながらドライエッチングを行う。
【００５７】
このドライエッチングの工程について、より詳細に図９に基づき説明する。図９は、本実施の形態において、プラズマ発光分析エンドポイントモニタ１１０により観察されるＡｌに起因するプラズマ発光の時間的変化を示すものである。
【００５８】
最初に、プラズマ１０１を発生させて、図７（ｂ）に示されるレジストパターン２５１が形成されている面のドライエッチングを行うと、レジストパターン２５１の形成されていない領域の第２のｐ型膜２２６ｔが除去される。第２のｐ型膜２２６ｔは、ｐ−ＧａＮにより形成されているため、Ａｌが含まれていない。よって、図９に示されるように、第２のｐ型膜２２６ｔがドライエッチングにより除去されている間は、プラズマ発光分析エンドポイントモニタ１１０において、Ａｌに起因するプラズマ発光は観測されない。
【００５９】
この後、レジストパターン２５１が形成されていない領域の第２のｐ型膜２２６ｔが除去されると、第２のｐ型膜２２６ｔの下に形成されている第１のｐ型膜２２５ｔのエッチングが始まる。第１のｐ型膜２２５ｔは、ｐ−Ａｌ０．０５Ｇａ０．９５Ｎにより形成されているため、Ａｌが含まれている。よって、図９に示されるように、第１のｐ型膜２２５ｔがドライエッチングにより除去されている間は、プラズマ発光分析エンドポイントモニタ１１０において、Ａｌに起因するプラズマ発光が観測される。
【００６０】
この後、レジストパターン２５１が形成されていない領域の第１のｐ型膜２２５ｔが除去されると、第１のｐ型膜２２５ｔの下に形成されているエッチングストップ層２４のエッチングが始まる。エッチングストップ層２４は、ｉ−ＧａＮにより形成されており、Ａｌは含まれていない。よって、図９に示されるように、プラズマ発光分析エンドポイントモニタ１１０において、Ａｌに起因するプラズマ発光が観測されなくなる。このように、Ａｌに起因するプラズマ発光が観測されなくなった状態をエンドポイントとし、ドライエッチングを停止する。
【００６１】
これにより、図７（ｃ）に示されるように、レジストパターン２５１が形成されていない領域において、第１のｐ型膜２２５ｔ及び第２のｐ型膜２２６ｔを完全に除去することができる。よって、レジストパターン２５１が形成されている領域において、第１のｐ型層２２５及び第２のｐ型層２２６が形成される。また、レジストパターン２５１が形成されていない領域においては、エッチングストップ層２４が露出した状態で、ドライエッチングが停止する。従って、エッチングストップ層２４の下に形成されている電子供給層２３がエッチングされることはなく、また、電子供給層２３がドライエッチングによりダメージを受けることもない。
【００６２】
本実施の形態では、第１のｐ型層２２５及び第２のｐ型層２２６が形成されていない領域の直下における２ＤＥＧ２１ａを減らすことなく、第１のｐ型層２２５及び第２のｐ型層２２６が形成されている領域の直下における２ＤＥＧ２１ａを消失させることができる。従って、ノーマリーオフであって、オン抵抗の低いＨＥＭＴを得ることができる。尚、本実施の形態は、プラズマ発光分析エンドポイントモニタ１１０において、Ａｌに起因するプラズマ発光が確認されなくなったか否かによりエンドポイントが判断されるものであるため、第１のｐ型膜２２５ｔは、Ａｌが含まれている材料により形成されている。但し、Ａｌの組成比が多いと、特性が低下してしまうため、第１のｐ型膜２２５ｔは、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となるような組成比により形成されていることが好ましい。また、第１のｐ型膜２２５ｔの膜厚は、エンドポイントを正確に検出するためには、５ｎｍ以上、１５ｎｍ以下が好ましい。
【００６３】
また、電子供給層２３がドライエッチングによる影響を受けることなく、レジストパターン２５１が形成されていない領域における第１のｐ型膜２２５ｔを完全に除去するには、エッチングストップ層２４の膜厚は、５ｎｍ以上、１５ｎｍ以下であることが好ましい。エッチングストップ層２４の膜厚が５ｎｍ未満では、エッチングむら等により、レジストパターン２５１が形成されていない領域の第１のｐ型膜２２５ｔが除去される前に、エッチングストップ層２４が除去され、電子供給層２３の一部も除去される場合がある。また、エッチングストップ層２４が厚いと、第１のｐ型層２２５及び第２のｐ型層２２６を形成した効果が弱まり、ノーマリーオフになりにくくなるため、エッチングストップ層２４の膜厚は１５ｎｍ以下であることが好ましい。
【００６４】
尚、エッチングストップ層２４については、必要に応じてオーバーエッチングを行ってもよい。また、レジストパターン２５１が形成されていない領域において、エッチングストップ層２４が一部残っても、ＨＥＭＴの特性には影響を与えることはない。この後、レジストパターン２５１を有機溶剤等により除去することにより、図７（ｃ）に示される構造のものを得ることができる。
【００６５】
次に、図８（ａ）に示すように、エッチングストップ層２４の上に、ソース電極３２及びドレイン電極３３を形成する。
【００６６】
具体的には、第２のｐ型層２２６及びエッチングストップ層２４の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有するレジストパターンを形成する。この後、Ｔａ／Ａｌ（膜厚、Ｔａ：２００ｎｍ、Ａｌ：２００ｎｍ）により形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させて、レジストパターンの上に形成された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残った金属積層膜によりソース電極３２及びドレイン電極３３が形成される。この後、窒素雰囲気中において、４００℃〜１０００℃の温度、例えば、５５０℃の温度で熱処理を行うことによりオーミックコンタクトさせる。尚、熱処理を行わなくともオーミックコンタクトさせることができる場合には、熱処理は行わなくともよい。また、Ｔａ／Ａｌの記載は、Ｔａが下層で、Ａｌが上層となる２層の金属積層膜を意味するものである。また、ソース電極３２及びドレイン電極３３を形成する際には、ソース電極３２及びドレイン電極３３が形成される領域のエッチングストップ層２４及び電子供給層２３の一部を除去した後、ソース電極３２及びドレイン電極３３を形成してもよい。
【００６７】
次に、図８（ｂ）に示すように、第２のｐ型層２２６の上に、ゲート電極３１を形成する。
【００６８】
具体的には、第２のｐ型層２２６及びエッチングストップ層２４の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口を有するレジストパターンを形成する。この後、Ｎｉ／Ａｕ（膜厚、Ｎｉ：３０ｎｍ、Ａｕ：４００ｎｍ）により形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させて、レジストパターンの上に形成された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、第２のｐ型層２２６の上には、残った金属積層膜によりゲート電極３１が形成される。この後、必要に応じて熱処理を行ってもよい。
【００６９】
ゲート電極３１、ソース電極３２及びドレイン電極３３は、上記以外の金属材料を組み合わせたものであってもよく、また、上記以外の構造のものであってもよく、単層の金属膜により形成したものであってもよい。また、ゲート電極３１、ソース電極３２及びドレイン電極３３の形成方法は、上記以外の方法により形成してもよい。
【００７０】
以上により、本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
【００７１】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００７２】
本実施の形態における半導体デバイスは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１０に基づき説明する。尚、図１０は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは、異なっている。
【００７３】
最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。
【００７４】
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態におけるゲート電極４４１はゲート電極パッドであり、第１または第２の実施の形態におけるゲート電極３１と接続されている。同様に、ソース電極４４２はソース電極パッドでありソース電極３２と接続されており、ドレイン電極４４３はドレイン電極パッドでありドレイン電極３３と接続されている。
【００７５】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００７６】
（ＰＦＣ回路、電源装置及び高周波増幅器）
次に、本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器は、第１または第２の実施の形態における半導体装置を用いたＰＦＣ回路、電源装置及び高周波増幅器である。
【００７７】
（ＰＦＣ回路）
次に、本実施の形態におけるＰＦＣ（Power Factor Correction）回路について説明する。本実施の形態におけるＰＦＣ回路は、第１または第２の実施の形態における半導体装置を有するものである。
【００７８】
図１１に基づき、本実施の形態におけるＰＦＣ回路について説明する。本実施の形態におけるＰＦＣ回路４５０は、スイッチ素子（トランジスタ）４５１と、ダイオード４５２と、チョークコイル４５３と、コンデンサ４５４、４５５と、ダイオードブリッジ４５６と、不図示の交流電源とを有している。スイッチ素子４５１には、第１または第２の実施の形態における半導体装置であるＨＥＭＴが用いられている。
【００７９】
ＰＦＣ回路４５０では、スイッチ素子４５１のドレイン電極とダイオード４５２のアノード端子及びチョークコイル４５３の一方の端子とが接続されている。また、スイッチ素子４５１のソース電極とコンデンサ４５４の一方の端子及びコンデンサ４５５の一方の端子とが接続されおり、コンデンサ４５４の他方の端子とチョークコイル４５３の他方の端子とが接続されている。コンデンサ４５５の他方の端子とダイオード４５２のカソード端子とが接続されており、コンデンサ４５４の双方の端子間にはダイオードブリッジ４５６を介して不図示の交流電源が接続されている。このようなＰＦＣ回路４５０においては、コンデンサ４５５の双方端子間より、直流（ＤＣ）が出力される。
【００８０】
（電源装置）
図１２に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１２に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１２に示す例では３つ）４６８を備えている。図１２に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００８１】
（高周波増幅器）
また、図１３に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１３に示す例では、パワーアンプ４７３は、第１または第２の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１３に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００８２】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００８３】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、電子走行層、電子供給層、エッチングストップ層、ｐ型膜を順次積層して形成する工程と、
ゲート電極が形成される領域を除く領域における前記ｐ型膜をドライエッチングにより除去し、前記ゲート電極が形成される領域にｐ型層を形成する工程と、
前記ｐ型層の上に、前記ゲート電極を形成する工程と、
を有し、
前記ｐ型膜は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、
前記エッチングストップ層は、ＧａＮを含む材料により形成されており、
前記ドライエッチングは、前記ドライエッチングにおけるプラズマ発光を観察しながら行うものであって、
前記ドライエッチングを開始した後、Ａｌに起因するプラズマ発光が観測されなくなったときに、前記ドライエッチングを停止することを特徴とする半導体装置の製造方法。
（付記２）
前記ｐ型膜は、ｐ型となる不純物元素がドープされているＡｌＧａＮを含む材料により形成されていることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記ｐ型膜は、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となる材料により形成されていることを特徴とする付記２に記載の半導体装置の製造方法。
（付記４）
基板の上に、電子走行層、電子供給層、エッチングストップ層、第１のｐ型膜、第２のｐ型膜を順次積層して形成する工程と、
ゲート電極が形成される領域を除く領域における前記第１のｐ型膜及び第２のｐ型膜をドライエッチングにより除去し、前記ゲート電極が形成される領域に第１のｐ型層及び第２のｐ型層を形成する工程と、
前記第２のｐ型層の上に、前記ゲート電極を形成する工程と、
を有し、
前記第２のｐ型膜は、ｐ型となる不純物元素がドープされているＧａＮを含む材料により形成されており、
前記第１のｐ型膜は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、
前記エッチングストップ層は、ＧａＮを含む材料により形成されており、
前記ドライエッチングは、前記ドライエッチングにおけるプラズマ発光を観察しながら行うものであって、
前記ドライエッチングを開始し、Ａｌに起因するプラズマ発光が観測された後、前記Ａｌに起因するプラズマ発光が観測されなくなったときに、前記ドライエッチングを停止することを特徴とする半導体装置の製造方法。
（付記５）
前記第１のｐ型膜は、ｐ型となる不純物元素がドープされているＡｌＧａＮを含む材料により形成されていることを特徴とする付記４に記載の半導体装置の製造方法。
（付記６）
前記第１のｐ型膜は、ｐ−ＡｌＸＧａ１−ＸＮとした場合に、Ｘの値が０＜Ｘ≦０．１となる材料により形成されていることを特徴とする付記５に記載の半導体装置の製造方法。
（付記７）
前記第１のｐ型膜は、厚さが５ｎｍ以上、１５ｎｍ以下であることを特徴とする付記４から６のいずれかに記載の半導体装置の製造方法。
（付記８）
前記エッチングストップ層は、厚さが５ｎｍ以上、１５ｎｍ以下であることを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）
前記ドライエッチングは、反応性イオンエッチングであることを特徴とする付記１から８のいずれかに記載の半導体装置の製造方法。
（付記１０）
前記プラズマ発光の観察は、プラズマ発光分析装置により行われるものであることを特徴とする付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１）
前記エッチングストップ層または電子供給層の上に、ソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１２）
前記電子走行層は、ＧａＮを含む材料により形成されており、
前記電子供給層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置の製造方法。
（付記１３）
前記ｐ型となる不純物元素は、ＭｇまたはＢｅであることを特徴とする付記１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４）
基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたエッチングストップ層と、
前記エッチングストップ層の上に形成されたｐ型層と、
前記ｐ型層の上に形成されたゲート電極と、
前記エッチングストップ層または前記電子供給層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記ｐ型層は、前記ゲート電極直下の領域に形成されており、
前記ｐ型層は、ｐ型となる不純物元素がドープされているＡｌを含む窒化物半導体材料により形成されており、
前記エッチングストップ層は、ＧａＮを含む材料により形成されていることを特徴とする半導体装置。
（付記１５）
前記ｐ型層は、ｐ型となる不純物元素がドープされているＡｌＧａＮを含む材料により形成されていることを特徴とする付記１４に記載の半導体装置。
（付記１６）
前記ｐ型層は、第１のｐ型層であって、
前記第１のｐ型層と前記ゲート電極との間には、ｐ型となる不純物元素がドープされているＡｌを含まない窒化物半導体材料により第２のｐ型層が形成されていることを特徴とする付記１４または１５に記載の半導体装置。
（付記１７）
前記第２のｐ型層は、ｐ型となる不純物元素がドープされているＧａＮを含む材料により形成されていることを特徴とする付記１６に記載の半導体装置。
（付記１８）
前記エッチングストップ層は、厚さが５ｎｍ以上、１５ｎｍ以下であることを特徴とする付記１４から１７のいずれかに記載の半導体装置。
（付記１９）
付記１４から１８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１４から１８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【符号の説明】
【００８４】
１１        基板
１２        核形成層
１３        バッファ層
２１        電子走行層
２１ａ      ２ＤＥＧ
２２        スペーサ層
２３        電子供給層
２４        エッチングストップ層
２５        ｐ型層
２５ｔ      ｐ型膜
３１        ゲート電極
３２        ソース電極
３３        ドレイン電極
５１        レジストパターン
２２５      第１のｐ型層
２２５ｔ    第１のｐ型膜
２２６      第２のｐ型層
２２６ｔ    第２のｐ型膜
２５１      レジストパターン
【図１】
2014072425.tif 000003
【図２】
2014072425.tif 000004
【図３】
2014072425.tif 000005
【図４】
2014072425.tif 000006
【図５】
2014072425.tif 000007
【図６】
2014072425.tif 000008
【図７】
2014072425.tif 000009
【図８】
2014072425.tif 000010
【図９】
2014072425.tif 000011
【図１０】
2014072425.tif 000012
【図１１】
2014072425.tif 000013
【図１２】
2014072425.tif 000014
【図１３】
2014072425.tif 000015