(57)【要約】【課題】モード切り替え時の高電圧印加によるトランジスターへのストレスを低減し、信頼性を維持しながら微細製造プロセスの使用によるコストダウンが可能な集積回路、振動デバイス、電子機器、移動体及び集積回路のモード切り替え方法を提供すること。【解決手段】発振用ＩＣ２は、ＶＤＤ端子（第１の端子）と、ＯＵＴ端子（第２の端子）と、発振素子３を発振させるための発振回路１０と、ＶＤＤ端子の電圧に基づいて、通常モード（発振回路１０が出力する発振信号をＯＵＴ端子から外部に出力させる第１のモード）とシリアルＩ／Ｆモード（発振信号以外の信号をＯＵＴ端子から出力又は入力させる第２のモード）とを切り替えるモード切替回路７０と、外部から変更可能な設定情報に基づいて、シリアルＩ／Ｆモードにおいて発振回路１０を動作させるか停止させるかを制御する制御回路４０と、を含む。【選択図】図１
2014072716.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と、
第２の端子と、
発振素子を発振させるための発振回路と、
前記第１の端子の電圧に基づいて、前記発振回路が出力する発振信号を前記第２の端子から外部に出力させる第１のモードと前記発振信号以外の信号を前記第２の端子から出力又は入力させる第２のモードとを切り替えるモード切替回路と、
外部から変更可能な設定情報に基づいて、前記第２のモードにおいて前記発振回路を動作させるか停止させるかを制御する制御回路と、を含む、集積回路。
【請求項２】
請求項１において、
前記制御回路は、
電源が投入されてから最初に前記第２のモードが選択された時は、前記発振回路を停止させる、集積回路。
【請求項３】
請求項１又は２において、
前記発振回路が出力する発振信号を前記第２の端子から外部に出力させるための出力バッファー回路をさらに含み、 
前記制御回路は、
前記設定情報に基づいて、前記発振回路と前記出力バッファー回路をともに動作させるかともに停止させるかを制御する、集積回路。
【請求項４】
請求項１乃至３のいずれか一項において、
温度センサーを有し、当該温度センサーの出力信号に応じて、前記発振素子の周波数の温度補償を行う温度補償回路をさらに含み、 
前記制御回路は、
前記設定情報に基づいて、前記発振回路と前記温度補償回路をともに動作させるかともに停止させるかを制御する、集積回路。
【請求項５】
請求項１乃至４のいずれか一項において、
第３の端子をさらに含み、
前記第２のモードにおいて、前記第２の端子と前記第３の端子の一方からシリアルクロック信号が入力され、前記第２の端子と前記第３の端子の他方から前記シリアルクロック信号に同期して前記設定情報の更新データを含むシリアルデータ信号が入力され、
前記制御回路は、
前記シリアルクロック信号に同期して前記シリアルデータ信号を取得し、取得した当該シリアルデータ信号に含まれる前記更新データに基づいて前記設定情報を更新する、集積回路。
【請求項６】
請求項５において、
前記発振回路は、
前記第３の端子から入力される周波数制御信号に応じた周波数で前記発振素子を発振させる、集積回路。
【請求項７】
請求項１乃至６のいずれか一項において、
前記モード切替回路は、
前記第１の端子の電圧が第１の電圧範囲の時に前記第１のモードを選択し、前記第１のモードを選択している状態で、前記第１の端子の電圧が前記第１の電圧範囲と異なる第２の電圧範囲の時に前記第２の端子又は前記第３の端子からパルス信号が入力された場合、
前記第２のモードに切り替える、集積回路。
【請求項８】
請求項１乃至７のいずれか一項に記載の集積回路と、
前記集積回路に含まれる前記発振回路により発振する発振素子と、を含む、振動デバイス。
【請求項９】
請求項１乃至７のいずれか一項に記載の集積回路を含む、電子機器。
【請求項１０】
請求項１乃至７のいずれか一項に記載の集積回路を含む、移動体。
【請求項１１】
第１の端子と、第２の端子と、第３の端子と、発振素子を発振させるための発振回路と、前記第１の端子の電圧に基づいて、前記発振回路が出力する発振信号を前記第２の端子から外部に出力させる第１のモードと前記発振信号以外の信号を前記第２の端子から出力又は入力させる第２のモードとを切り替えるモード切替回路と、を含み、前記第２のモードにおいて、前記第３の端子からシリアルクロック信号が入力され、前記モード切替回路が、前記第１の端子の電圧が第１の電圧範囲の時に前記第１のモードを選択する集積回路を前記第１のモードから前記第２のモードに切り替える、集積回路のモード切り替え方法であって、
前記第１の端子の電圧が前記第１の電圧範囲の時に、前記第３の端子の電圧をグランド電位又は電源電位に設定するステップと、
前記第３の端子の電圧が前記グランド電位又は前記電源電位の時に、前記第１の端子の電圧を前記第１の電圧範囲から前記第１の電圧範囲と異なる第２の電圧範囲に変更するステップと、を含む、集積回路のモード切り替え方法。
【請求項１２】
請求項１１において、
前記第１の端子の電圧が前記第２の電圧範囲の時に、前記第３の端子からパルス信号を入力するステップをさらに含み、
前記集積回路は、
前記モード切替回路が、
前記第１のモードを選択している状態で、前記第１の端子の電圧が前記第２の電圧範囲の時に前記第３の端子からパルス信号が入力された場合、前記第２のモードに切り替える、集積回路のモード切り替え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路、振動デバイス、電子機器、移動体及び集積回路のモード切り替え方法に関する。
【背景技術】
【０００２】
温度補償型水晶発振器（ＴＣＸＯ：Te mperature Compensated X’tal Oscillator）は、所定の温度範囲で水晶振動子の発振周波数の所望の周波数（公称周波数）からのずれ（周波数偏差）をキャンセルすることにより高い周波数安定度が得られるため、携帯電話の端末や基地局、ＧＰＳ（Global Positioning System）受信機等の高精度のタイミング信号を必要とする機器やシステムに広く使用されている。
【０００３】
一般に、ＴＣＸＯは、発振周波数の温度補償をするために、出荷前に温度毎の周波数調整が行われる。この調整においては、ＴＣＸＯに内蔵される水晶振動子の温度変化とＴＣＸＯ用ＩＣの内部の温度センサーの検出温度変化が相対的に一致すれば高精度な温度補償が可能となる。しかし、前記温度センサーはＴＣＸＯ用ＩＣに搭載される場合が多く、ＴＣＸＯ用ＩＣの消費電力による発熱の影響を受け易く、且つＴＣＸＯ用ＩＣの消費電力変化に伴う発熱変化は温度センサーのみへ影響を与えるため、水晶振動子の温度変化と温度センサーの検出温度変化にずれを発生させる場合があり、結果として高精度な温度補償の妨げとなっていた。以上の課題に対して、従来からのＴＣＸＯ用ＩＣは、内蔵メモリー等とシリアル通信を行うために使用されるシリアルＩ／Ｆモードにおいても発熱変化をさせるような大きな内部状態変化は避けるようにしていた。
【０００４】
一方、近年のＴＣＸＯの低価格化により、ＴＣＸＯに内蔵されるＴＣＸＯ用ＩＣの小面積、低コスト化が急務となっており、微細製造プロセスで作られた更に小面積のＩＣが必要になってきている。また、ＴＣＸＯ用ＩＣは小面積、低コスト化のために少ピン化されていることが多く、内蔵メモリー等とシリアル通信を行うために使用されるシリアルＩ／Ｆモードへの切り替え専用ピンを設けることができないため、電源端子に高電圧を印加することでモード切り替えを行っている場合がある（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第５７２４００９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、微細製造プロセスで製造されたＴＣＸＯ用ＩＣの電源端子に高電圧が印加されると、その結果として、その内部のトランジスターに高電圧が印加され、トランジスターに印加されるストレスが無視できなくなってきており、ＨＣＩ（Hot Carrier Injection）、ＮＢＴＩ（Negative Bias Temperature Instability）、ＴＤＤＢ（Time Dependent Dielectric Breakdown）等の特性劣化が問題となる。例えば、ＮＢＴＩは、トランジスターのゲート−サブストレート間に電位差（Negative Bias）がある状態を高温で長期的に保持しているとトランジスター特性がシフトする現象であり、例えば、発振回路の出力バッファー回路が図１５に示すように構成されている場合、電源端子（ＶＤＤ端子）に高電圧が印加されると、点線内のＰＭＯＳトランジスターはソース（Ｓ）−ゲート（Ｇ）間の電圧差が大きくなり、ＮＢＴＩを生じさせるストレスが印加されることになる。このような特性劣化の問題は、ＴＣＸＯ用ＩＣの微細製造プロセス採用による低コスト化の
妨げになると同時にデバイスの信頼性確保を難しくしている。
【０００７】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、モード切り替え時の高電圧印加によるトランジスターへのストレスを低減し、信頼性を維持しながら微細製造プロセスの使用によるコストダウンが可能な集積回路、振動デバイス、電子機器、移動体及び集積回路のモード切り替え方法を提供することができる。
【課題を解決するための手段】
【０００８】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００９】
［適用例１］
本適用例に係る集積回路は、第１の端子と、第２の端子と、発振素子を発振させるための発振回路と、前記第１の端子の電圧に基づいて、前記発振回路が出力する発振信号を前記第２の端子から外部に出力させる第１のモードと前記発振信号以外の信号を前記第２の端子から出力又は入力させる第２のモードとを切り替えるモード切替回路と、外部から変更可能な設定情報に基づいて、前記第２のモードにおいて前記発振回路を動作させるか停止させるかを制御する制御回路と、を含む。
【００１０】
例えば、第１の端子は電源端子であって、モード切替回路は、第１の端子の電圧が第１の電圧範囲の時に第１のモードを選択するようにしてもよい。
【００１１】
本適用例に係る集積回路によれば、第１の端子の電圧に基づいて第１のモードと第２のモードとの切り替えが可能であるとともに、第２のモードにおいて発振回路を動作させるか停止させるかを外部から制御可能である。従って、第２のモードにおいて発振回路を停止させるように設定することで、モード切り替え時の高電圧印加による発振回路内部の素子へのストレスを低減し、信頼性を維持しながら微細製造プロセスの使用によるコストダウンが可能となる。
【００１２】
［適用例２］
上記適用例に係る集積回路において、前記制御回路は、電源が投入されてから最初に前記第２のモードが選択された時は、前記発振回路を停止させるようにしてもよい。
【００１３】
本適用例に係る集積回路によれば、第２のモードにおいて、デフォルト設定では発振回路が停止するので、第１の端子に高電圧が印加されても、発振回路を構成する素子へのストレスを低減させることが可能である。
【００１４】
［適用例３］
上記適用例に係る集積回路は、前記発振回路が出力する発振信号を前記第２の端子から外部に出力させるための出力バッファー回路をさらに含み、前記制御回路は、前記設定情報に基づいて、前記発振回路と前記出力バッファー回路をともに動作させるかともに停止させるかを制御するようにしてもよい。
【００１５】
本適用例に係る集積回路によれば、第２のモードにおいて、発振回路と出力バッファー回路をともに停止させることで、第１の端子に高電圧が印加されても、発振回路と出力バッファー回路を構成する素子へのストレスを低減させることが可能である。
【００１６】
［適用例４］
上記適用例に係る集積回路は、温度センサーを有し、当該温度センサーの出力信号に応
じて、前記発振素子の周波数の温度補償を行う温度補償回路をさらに含み、前記制御回路は、前記設定情報に基づいて、前記発振回路と前記温度補償回路をともに動作させるかともに停止させるかを制御するようにしてもよい。
【００１７】
本適用例に係る集積回路によれば、第２のモードにおいて、発振回路と温度補償回路をともに停止させることで、第１の端子に高電圧が印加されても、発振回路と温度補償回路を構成する素子へのストレスを低減させることが可能である。一方、発振器等の振動デバイスの温度補償用の周波数調整を行う時は、第２のモードにおいて発振回路と温度補償回路をともに動作させる設定にすることで発熱変化を小さくし、温度センサーの検出温度と振動デバイスの温度とが一致した状態で高精度な周波数調整が可能となる。
【００１８】
［適用例５］
上記適用例に係る集積回路は、第３の端子をさらに含み、前記第２のモードにおいて、前記第２の端子と前記第３の端子の一方からシリアルクロック信号が入力され、前記第２の端子と前記第３の端子の他方から前記シリアルクロック信号に同期して前記設定情報の更新データを含むシリアルデータ信号が入力され、前記制御回路は、前記シリアルクロック信号に同期して前記シリアルデータ信号を取得し、取得した当該シリアルデータ信号に含まれる前記更新データに基づいて前記設定情報を更新するようにしてもよい。
【００１９】
例えば、第２のモードにおいて、第３の端子からシリアルクロック信号が入力され、第２の端子からシリアルデータ信号が入力されるようにしてもよい。
【００２０】
［適用例６］
上記適用例に係る集積回路において、前記発振回路は、前記第３の端子から入力される周波数制御信号に応じた周波数で前記発振素子を発振させるようにしてもよい。
【００２１】
［適用例７］
上記適用例に係る集積回路において、前記モード切替回路は、前記第１の端子の電圧が第１の電圧範囲の時に前記第１のモードを選択し、前記第１のモードを選択している状態で、前記第１の端子の電圧が前記第１の電圧範囲と異なる第２の電圧範囲の時に前記第２の端子又は前記第３の端子からパルス信号が入力された場合、前記第２のモードに切り替えるようにしてもよい。
【００２２】
本適用例に係る集積回路によれば、第１の電圧がノイズ等の影響で第１の電圧範囲になったとしても、第３の端子からパルス信号が入力されない限り、第１のモードから第２のモードに切り替わらない。従って、誤って第１のモードから第２のモードへ切り替わる可能性を低減させることができる。
【００２３】
［適用例８］
本適用例に係る振動デバイスは、上記のいずれかの集積回路と、前記集積回路に含まれる前記発振回路により発振する発振素子と、を含む。
【００２４】
振動デバイスは、例えば、発振素子として振動子を備えた発振器や発振素子として振動型のセンシング素子を備えた物理量センサー等である。
【００２５】
本適用例に係る振動デバイスによれば、信頼性を維持しながら微細製造プロセスの使用によるコストダウンが可能となる。
【００２６】
［適用例９］
本適用例に係る電子機器は、上記のいずれかの集積回路を含む。
【００２７】
［適用例１０］
本適用例に係る移動体は、上記のいずれかの集積回路を含む。
【００２８】
［適用例１１］
本適用例に係る集積回路のモード切り替え方法は、第１の端子と、第２の端子と、第３の端子と、発振素子を発振させるための発振回路と、前記第１の端子の電圧に基づいて、前記発振回路が出力する発振信号を前記第２の端子から外部に出力させる第１のモードと前記発振信号以外の信号を前記第２の端子から出力又は入力させる第２のモードとを切り替えるモード切替回路と、を含み、前記第２のモードにおいて、前記第３の端子からシリアルクロック信号が入力され、前記モード切替回路が、前記第１の端子の電圧が第１の電圧範囲の時に前記第１のモードを選択する集積回路を前記第１のモードから前記第２のモードに切り替える、集積回路のモード切り替え方法であって、前記第１の端子の電圧が前記第１の電圧範囲の時に、前記第３の端子の電圧をグランド電位又は電源電位に設定するステップと、前記第３の端子の電圧が前記グランド電位又は前記電源電位の時に、前記第１の端子の電圧を前記第１の電圧範囲から前記第１の電圧範囲と異なる第２の電圧範囲に変更するステップと、を含む。
【００２９】
第２のモードにおいて、第３の端子が内部素子の論理閾値付近の中間電位の場合は第３の端子からシリアルクロック信号が入力されたものと誤認されるおそれがあるが、本適用例に係る集積回路のモード切り替え方法によれば、第３の端子をグランド電位又は電源電位に設定した状態で、第１の端子の電圧を第１の電圧範囲から第２の電圧範囲に変更するので、第１のモードから第２のモードへの切り替え時の誤動作を防止することができる。
【００３０】
［適用例１２］
上記適用例に係る集積回路のモード切り替え方法は、前記第１の端子の電圧が前記第２の電圧範囲の時に、前記第３の端子からパルス信号を入力するステップをさらに含み、前記集積回路は、前記モード切替回路が、前記第１のモードを選択している状態で、前記第１の端子の電圧が前記第２の電圧範囲の時に前記第３の端子からパルス信号が入力された場合、前記第２のモードに切り替えるようにしてもよい。
【００３１】
本適用例に係る集積回路のモード切り替え方法によれば、第１の電圧がノイズ等の影響で第１の電圧範囲になったとしても、第３の端子からパルス信号が入力されない限り、第１のモードから第２のモードに切り替わらない。従って、誤って第１のモードから第２のモードへ切り替わる可能性を低減させることができる。
【図面の簡単な説明】
【００３２】
【図１】第１実施形態の発振器の構成例を示す図。
【図２】第１実施形態におけるモード切替回路の構成例を示す図。
【図３】スイッチＡの構成例を示す図。
【図４】スイッチＢの構成例を示す図。
【図５】第１実施形態におけるモード切り替えの一例を示すタイミングチャート図。
【図６】出力バッファー回路の構成例を示す図。
【図７】第２実施形態の発振器の構成例を示す図。
【図８】第２実施形態におけるモード切替回路の構成例を示す図。
【図９】第２実施形態におけるモード切り替えの一例を示すタイミングチャート図。
【図１０】本実施形態の電子機器の機能ブロック図。
【図１１】本実施形態の電子機器の外観の一例を示す図。
【図１２】本実施形態の移動体の一例を示す図。
【図１３】発振器の構成の変形例を示す図。
【図１４】スイッチＢの構成の変形例を示す図。
【図１５】従来の発振回路の出力バッファー回路の構成例を示す図。
【発明を実施するための形態】
【００３３】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３４】
１．発振器、発振用ＩＣ
１−１．第１実施形態
図１は、第１実施形態の発振器（振動デバイスの一例）の構成例を示す図である。図１に示すように、第１実施形態の発振器１は、発振用ＩＣ２及び発振素子３を含んで構成されている。
【００３５】
発振素子３は、発振用ＩＣ２のＸＩ端子とＸＯ端子の間に接続されている。発振素子３としては、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。発振素子３の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。発振素子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００３６】
発振用ＩＣ２は、発振素子３を発振させるための、ＣＭＯＳプロセス等で製造される集積回路であり、発振回路１０、温度補償回路２０、出力バッファー回路３０、制御回路４０、メモリー５０、シリアルインターフェース（ＩＦ）回路６０、モード切替回路７０、スイッチＡ（８０）、スイッチＢ（９０）及びバイアス回路１００を含んで構成されている。なお、本実施形態の発振用ＩＣ２は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
【００３７】
バイアス回路１００は、ＶＤＤ端子から供給される電源電圧ＶＤＤから、各種の基準電圧を発生させる回路であり、各ブロックは電源電圧ＶＤＤと基準電圧で動作する。
【００３８】
発振回路１０は、ＭＯＳＦＥＴあるいはバイポーラトランジスター等の増幅素子（不図示）により発振素子３の出力信号を増幅させて発振素子３に入力する発振ループを形成し、発振素子３を発振させる回路である。本実施形態では、発振回路１０は、発振ループに接続された少なくとも１つの可変容量素子（不図示）を含み、可変容量素子に印加される電圧に応じて発振周波数を変化可能に構成されている。
【００３９】
温度補償回路２０は、温度に応じて出力信号の大きさが変化する感温素子である温度センサー２２を含み、温度センサー２２の出力信号と、あらかじめメモリー５０に記憶され、制御回路４０を介して入力さる温度補償データＣＭＰＤ（例えば、水晶振動子等の発振素子３の周波数温度特性関数の係数値等）とに基づき、発振素子３の温度変動による周波数変動を打ち消すための温度補償電圧を発生させ、発振回路１０の可変容量素子に印加する。また、温度補償回路２０は、ＶＣ端子からスイッチＡ（８０）を介して入力される周波数制御信号ＶＣＴＬに応じた周波数制御電圧を発生させ、発振回路１０の可変容量素子に印加する。例えば、温度補償回路２０は、温度補償電圧と周波数制御電圧を加算した電圧を発振回路１０の１つの可変容量素子に印加してもよいし、温度補償電圧と周波数制御電圧を発振回路１０の別個の可変容量素子に印加するようにしてもよい。発振回路１０は、この温度補償電圧や周波数制御電圧に応じた周波数で発振素子３を発振させる。すなわ
ち、本実施形態の発振器１は、電圧制御温度補償型発振器であり、発振用ＩＣ２は電圧制御温度補償型発振器用のＩＣである。
【００４０】
出力バッファー回路３０は、発振回路１０から出力される発振信号を所定レベルに増幅・整形する回路であり、クロック信号ＣＬＫＯを出力する。出力バッファー回路３０の出力は、ＯＵＴ端子に接続されている。
【００４１】
制御回路４０は、各ブロックの動作を制御する回路であり、メモリー５０へのアクセス（リード／ライト）、モード信号ＭＯＤＥに応じたスイッチＡ（８０）及びスイッチＢ（９０）の制御、シリアルＩＦ回路６０を介したシリアル通信の制御、発振回路１０、温度補償回路２０及び出力バッファー回路３０のパワーダウン制御等を行う。制御回路４０は、レジスター４２を含み、レジスター４２の設定値に応じた制御を行う。
【００４２】
メモリー５０は、書き換え可能な不揮発性のメモリーであり、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等で実現される。メモリー５０には、温度補償データ等の各ブロックの調整に必要なデータが記憶される。
【００４３】
シリアルＩＦ回路６０は、後述するシリアルＩ／Ｆモードにおいて、外部からレジスター４２やメモリー５０へのアクセスに使用されるシリアル通信回路である。シリアルＩ／Ｆモードでは、シリアルＩＦ回路６０を介して、レジスター４２やメモリー５０に外部から各種のデータを設定したり、レジスター４２やメモリー５０の設定値を外部に読み出すことができるようになっている。
【００４４】
モード切替回路７０は、ＶＤＤ端子（第１の端子の一例）の電圧レベルに基づき、通常モード（第１のモードの一例）とシリアルＩ／Ｆモード（第２のモードの一例）とを切り替えるための回路であり、通常モードとシリアルＩ／Ｆモードとを識別するためのモード信号ＭＯＤＥを生成し、制御回路４０に供給する。通常モードは、ＶＣ端子（第３の端子の一例）から周波数制御電圧が印加され、出力バッファー回路３０が出力するクロック信号ＣＬＫＯをＯＵＴ端子（第２の端子の一例）から外部に出力するモードである。シリアルＩ／Ｆモードは、ＶＣ端子とＯＵＴ端子をシリアル通信用に使用するためのモードであり、本実施形態では、ＶＣ端子はシリアルクロック信号の入力に使用され、ＯＵＴ端子はシリアルデータ信号の入出力に使用される。
【００４５】
スイッチＡ（８０）は、ＶＣ端子から入力される信号ＶＣＩＮを、通常モードでは周波数制御信号ＶＣＴＬとして温度補償回路２０に供給し、シリアルＩ／Ｆモードではシリアルクロック信号ＳＣＫとしてシリアルＩＦ回路６０に供給する切替スイッチ回路である。
【００４６】
スイッチＢ（９０）は、シリアルＩ／Ｆモードにおいて、シリアルデータ出力信号ＳＤＯをＯＵＴ端子から出力し、あるいは、ＯＵＴ端子から入力される信号をシリアルデータ入力信号ＳＤＩとしてシリアルＩＦ回路６０に供給する切替スイッチ回路である。
【００４７】
このように、本実施形態の発振用ＩＣ２は、ＶＤＤ，ＧＮＤ，ＸＩ，ＸＯ，ＶＣ，ＯＵＴの６個の外部端子しか持っておらず、通常モードとシリアルＩ／Ｆモードとを切り替えるための専用の端子、シリアルクロックの入力専用の端子及びシリアルデータ信号の入出力専用の端子を用意することができない。そこで、本実施形態では、ＶＤＤ端子の電圧レベルに応じて、通常モードとシリアルＩ／Ｆモードとを切り替えるとともに、シリアルＩ／ＦモードではＶＣ端子とＯＵＴ端子をシリアルクロック信号やシリアルデータ信号の入出力用に使用する。
【００４８】
図２は、モード切替回路７０の構成例を示す図である。図２に示すように、モード切替
回路７０は、２つの抵抗器７２，７４及びコンパレーター７６を含んで構成されており、電源電圧ＶＤＤを抵抗器７２，７４で抵抗分割した電圧をコンパレーター７６で比較用の電圧と比較する。この比較用の電圧は、例えばバイアス回路１００で生成される。
【００４９】
このような構成により、モード切替回路７０は、電源電圧ＶＤＤが所定電圧ＶＤＤＲよりも低い時（第１の電圧範囲の一例）は通常モードを表すＭＯＤＥ信号（本実施形態ではローレベルの信号）を出力し、電源電圧ＶＤＤが所定電圧ＶＤＤＲよりも高い時（第２の電圧範囲の一例）はシリアルＩ／Ｆモードを表すＭＯＤＥ信号（本実施形態ではハイレベルの信号）を出力する。
【００５０】
図３は、スイッチＡ（８０）の構成例を示す図である。図３に示すように、スイッチＡ（８０）は、ＡＮＤ回路８２及びアナログスイッチ８４を含んで構成されている。
【００５１】
ＡＮＤ回路８２及びアナログスイッチ８４には、ＶＣ端子からの入力信号ＶＩＮと制御回路４０が出力する入力制御信号ＩＮＣＴＬＡが入力される。
【００５２】
制御回路４０は、通常モード（ＭＯＤＥ信号がローレベルの信号）の時はローレベルの入力制御信号ＩＮＣＴＬＡを出力し、シリアルＩ／Ｆモード（ＭＯＤＥ信号がハイレベルの信号）の時はハイレベルの入力制御信号ＩＮＣＴＬＡを出力する。
【００５３】
従って、通常モードでは、アナログスイッチ８４がオンして入力信号ＶＩＮが周波数制御信号ＶＣＴＬとなる。一方、シリアルＩ／Ｆモードでは、入力信号ＶＩＮがＡＮＤ回路８２を伝搬してシリアルクロック信号ＳＣＫとなる。
【００５４】
図４は、スイッチＢ（９０）の構成例を示す図である。図４に示すように、スイッチＢ（９０）は、２つのＡＮＤ回路９２，９４及び３ステートバッファー９６を含んで構成されている。
【００５５】
ＡＮＤ回路９４には、制御回路４０が出力する入力制御信号ＩＮＣＴＬＢ及び出力制御信号ＯＵＴＣＴＬＢが入力される。
【００５６】
３ステートバッファー９６は、シリアルデータ出力信号ＳＤＯと出力制御信号ＯＵＴＣＴＬＢが入力され、出力制御信号ＯＵＴＣＴＬＢがローレベルの時はシリアルデータ出力信号ＳＤＯを出力に伝搬させ、出力制御信号ＯＵＴＣＴＬＢがハイレベルの時はハイインピーダンス出力となる。
【００５７】
ＡＮＤ回路９２にはＡＮＤ回路９４の出力信号と３ステートバッファー９６の出力信号が入力され、ＡＮＤ回路９２の出力信号がシリアルデータ入力信号ＳＤＩとなる。
【００５８】
制御回路４０は、通常モード（ＭＯＤＥ信号がローレベルの信号）の時はハイレベルの出力制御信号ＯＵＴＣＴＬＢを出力する。また、制御回路４０は、シリアルＩ／Ｆモード（ＭＯＤＥ信号がハイレベルの信号）の時は、内部のシーケンサーに従った論理レベルの入力制御信号ＩＮＣＴＬＢと出力制御信号ＯＵＴＣＴＬＢを出力する。
【００５９】
従って、通常モードでは、３ステートバッファー９６の出力がハイインピーダンスとなり、クロック信号ＣＬＫＯがＯＵＴ端子から出力される。一方、シリアルＩ／Ｆモードでは、ＯＵＴ端子からの入力信号ＩＯがＡＮＤ回路９２を伝搬してシリアルデータ入力信号ＳＤＩとなり、あるいは、シリアルデータ出力信号ＳＤＯが３ステートバッファー９６を伝搬してＯＵＴ端子から出力される。
【００６０】
本実施形態では、制御回路４０は、シリアルＩ／Ｆモードにおいて発振回路１０及び温度補償回路２０をパワーダウンさせるか否かを変更可能になっている。制御回路４０は、発振回路１０及び温度補償回路２０に対して、パワーダウンさせる場合はハイレベルのパワーダウン信号ＰＤ１を出力し、パワーダウンさせない場合はローレベルのパワーダウン信号ＰＤ１を出力する。シリアルＩ／Ｆモードにおいて発振回路１０及び温度補償回路２０をパワーダウンさせるか否かは、レジスター４２の所定ビットに１を書き込むか否かによりユーザーが選択可能になっている。
【００６１】
また、制御回路４０は、シリアルＩ／Ｆモードでは、出力バッファー回路３０に対して、常にハイレベルのパワーダウン信号ＰＤ２を出力し、出力バッファー回路３０をパワーダウンさせる。これにより、シリアルＩ／Ｆモードでは、出力バッファー回路３０の出力は常にハイインピーダンスとなり、ＯＵＴ端子からシリアルデータ入力信号ＳＤＩの入力やシリアルデータ出力信号ＳＤＯの出力が可能となる。
【００６２】
図５（Ａ）及び図５（Ｂ）は、モード切り替えの一例を示すタイミングチャート図である。図５（Ａ）は、シリアルＩ／Ｆモードにおいてパワーダウンモード（発振回路１０及び温度補償回路２０をパワーダウンさせるモード）が選択される場合のタイミングチャート図であり、図５（Ｂ）は、シリアルＩ／Ｆモードにおいてパワーダウンモードが選択されない場合のタイミングチャート図である。
【００６３】
図５（Ａ）、図５（Ｂ）ともに、通常モードからシリアルＩ／Ｆモードに切り替わった後、さらにシリアルＩ／Ｆモードから通常モードに切り替わっている。通常モードでは、電源電圧ＶＤＤは、所定電圧ＶＤＤＲよりも低いＶＤＤＬになっており、ＯＵＴ端子から振幅がＶＤＤＬのクロック信号ＣＬＫＯが出力されている。
【００６４】
本実施形態では、通常モードからシリアルＩ／Ｆモードへの切り替えには、まず、ＶＣ端子の電圧をＶＳＳ（グランド電位）に設定し、次に、ＶＣ端子の電圧がＶＳＳの状態でＶＤＤ端子の電圧をＶＤＤＬからＶＤＤＲよりも高いＶＤＤＨに変更する。これにより、シリアルＩ／Ｆモードに切り替わる。ＶＣ端子の電圧をＶＳＳに設定せずにＶＤＤ端子の電圧をＶＤＤＨに変更してもシリアルＩ／Ｆモードに切り替わるが、ＶＣ端子の電圧が、図３に示したＡＮＤ回路８２の論理閾値付近の電圧であれば、シリアルＩ／Ｆモードに切り替わった直後にシリアルクロックＳＣＫが発生して誤動作するおそれがある。なお、本実施形態では、ＶＣ端子の電圧をＶＳＳに設定した状態でＶＤＤ端子の電圧をＶＤＤＨにしているが、ＶＣ端子の電圧をＶＤＤＨ（電源電位）に設定した状態でＶＤＤ端子の電圧をＶＤＤＨにしてもよい。
【００６５】
シリアルＩ／Ｆモードに切り替わると、図５（Ａ）ではパワーダウン信号ＰＤ１とパワーダウン信号ＰＤ２がともにハイレベルになり、発振回路１０、温度補償回路２０及び出力バッファー回路３０がパワーダウンする。一方、図５（Ｂ）ではパワーダウン信号ＰＤ１がローレベルのままであり、発振回路１０及び温度補償回路２０はパワーダウンしない。
【００６６】
本実施形態では、電源投入後、最初にＶＤＤ端子にシリアルＩ／Ｆモードに切り替わる時はパワーダウンモードになっている。つまり、シリアルＩ／Ｆモードではパワーダウンモードがデフォルト設定になっているので、パワーダウンモードを解除したい時は、シリアルＩ／Ｆモードでレジスター４２の設定ビットを書き換える必要がある。
【００６７】
シリアルＩ／Ｆモードから通常モードへの切り替えは、ＶＤＤ端子の電圧をＶＤＤＨからＶＤＤＬに変更することで行う。
【００６８】
通常モードに切り替わると、図５（Ａ）ではパワーダウンが解除されて発振動作が開始するが、発振振幅が出力バッファー回路３０の論理閾値を超えるようになるまでは、ＯＵＴ端子からクロック信号ＣＬＫＯが出力されない。一方、図５（Ｂ）では、シリアルＩ／Ｆモードの間も発振が継続しているので、通常モードに切り替わった直後から、ＯＵＴ端子からクロック信号ＣＬＫＯが出力されている。
【００６９】
以上に説明したように、第１実施形態の発振器及び発振用ＩＣによれば、シリアルＩ／Ｆモードではパワーダウンモードがデフォルト設定になっているので、シリアルＩ／ＦモードにおいてＶＤＤ端子に高電圧が印加されても、発振回路１０、温度補償回路２０及び出力バッファー回路３０を構成するトランジスターに対して、高電圧印加によるストレスを低減させることができる。これにより、信頼性を維持しながら微細製造プロセスの使用によるコストダウンが可能となる。例えば、出力バッファー回路３０を図６に示すように構成すると、従来の構成（図１５）の場合と異なり、ＶＤＤ端子に高電圧が印加された時でも点線内のＰＭＯＳトランジスターのソース（Ｓ）−ゲート（Ｇ）間の電圧差はゼロとなり、ＮＢＴＩストレスは印加されない。
【００７０】
また、第１実施形態の発振器及び発振用ＩＣによれば、シリアルＩ／Ｆモードにおいて発振回路１０及び温度補償回路２０のパワーダウンモードを解除することも可能であり、パワーダウンモードを解除することで、発振用ＩＣ２の内部状態変化を少なくし、発振用ＩＣ２の温度変化を抑制することができる。これにより、例えば、発振器１の最終検査等で温度補償用の周波数調整工程（温度補償データの作成工程）を実施する時は、シリアルＩ／Ｆモードでのパワーダウンモードを解除することで、発振用ＩＣ２の内部の温度センサー２２の検出温度と発振素子３の温度とを一致させた状態で、温度補償用の周波数調整を精度よく行うことが可能となる。
【００７１】
１−２．第２実施形態
シリアルＩ／Ｆモードへの切り替えは、発振器１の出荷前に、例えば温度補償用の周波数調整時等には必要であるが、発振器１の出荷後はシリアルＩ／Ｆモードへの切り替えは必要なく、通常動作時に誤ってシリアルＩ／Ｆモードへ切り替わり、一瞬でもクロック出力が停止するようなことがあってはならない。一方、端子数の制限のため、シリアルＩ／Ｆモードに切り替えるための専用の端子を設けておいて出荷時にこの専用端子を非アクティブに固定するといった手法は使えない。そこで、第２実施形態の発振用ＩＣは、端子数を増加させることなく、シリアルＩ／Ｆモードへの誤った切り替えが起こりにくい構成とする。
【００７２】
図７は、第２実施形態の発振器（振動デバイスの一例）の構成例を示す図である。図７に示すように、第２実施形態の発振器１の構成要素は、第１実施形態（図１）と同じである。ただし、第２実施形態の発振器１では、発振用ＩＣ２のモード切替回路７０の構成が第１実施形態と異なる。
【００７３】
すなわち、図７に示すように、本実施形態におけるモード切替回路７０には、ＶＤＤ端子の電圧が入力されるだけでなく、ＶＣ端子からの入力信号ＶＣＩＮも入力されており、ＶＤＤ端子の電圧レベルと入力信号ＶＣＩＮとに基づき、通常モードとシリアルＩ／Ｆモードとを切り替える。
【００７４】
図８は、第２実施形態におけるモード切替回路７０の構成例を示す図である。図８に示すように、モード切替回路７０は、２つの抵抗器７２，７４、コンパレーター７６、ＮＡＮＤ回路７８及びリセット端子付のＤフリップフロップ７９を含んで構成されている。
【００７５】
第１実施形態（図３）と同様に、コンパレーター７６は、電源電圧ＶＤＤを抵抗器７２
，７４で抵抗分割した電圧を比較用の電圧と比較する。
【００７６】
コンパレーター７６の出力信号は、Ｄフリップフロップ７９のデータ入力端子Ｄ及びリセット端子Ｒ（アクティブロー）に入力されるとともに、ＮＡＮＤ回路７８に入力される。ＮＡＮＤ回路７８には入力信号ＶＣＩＮも入力され、ＮＡＮＤ回路７８の出力信号はＤフリップフロップ７９のクロック入力端子Ｃに入力される。
【００７７】
そして、Ｄフリップフロップ７９のデータ出力端子Ｑから出力される信号がモード信号ＭＯＤＥとなる。
【００７８】
このような構成により、モード切替回路７０は、電源電圧ＶＤＤが所定電圧ＶＤＤＲよりも低い時（第１の電圧範囲の一例）は通常モードを表すＭＯＤＥ信号（本実施形態ではローレベルの信号）を出力し、電源電圧ＶＤＤが所定電圧ＶＤＤＲよりも高い時（第２の電圧範囲の一例）に入力信号ＶＣＩＮとしてパルス信号（クロック信号）が入力された場合に、そのパルス信号（クロック信号）の立ち下がりのタイミングでシリアルＩ／Ｆモードを表すＭＯＤＥ信号（本実施形態ではハイレベルの信号）を出力する。
【００７９】
第２実施形態の発振用ＩＣ２のその他の構成は、第１実施形態（図１）と同じであるため、その説明を省略する。
【００８０】
図９（Ａ）及び図９（Ｂ）は、第２実施形態におけるモード切り替えの一例を示すタイミングチャート図である。図９（Ａ）は、シリアルＩ／Ｆモードにおいてパワーダウンモードが選択される場合のタイミングチャート図であり、図９（Ｂ）は、シリアルＩ／Ｆモードにおいてパワーダウンモードが選択されない場合のタイミングチャート図である。
【００８１】
図９（Ａ）、図９（Ｂ）ともに、通常モードからシリアルＩ／Ｆモードに切り替わった後、さらにシリアルＩ／Ｆモードから通常モードに切り替わっている。通常モードでは、電源電圧ＶＤＤは、所定電圧ＶＤＤＲよりも低いＶＤＤＬになっており、ＯＵＴ端子から振幅がＶＤＤＬのクロック信号ＣＬＫＯが出力されている。
【００８２】
本実施形態では、通常モードからシリアルＩ／Ｆモードへの切り替えには、第１実施形態と同様に、まず、ＶＣ端子の電圧をＶＳＳ（グランド電位）に設定し、次に、ＶＣ端子の電圧がＶＳＳの状態でＶＤＤ端子の電圧をＶＤＤＬからＶＤＤＲよりも高いＶＤＤＨに変更する。さらに、ＶＤＤ端子の電圧がＶＤＤＨ（電源電位）の状態でＶＣ端子にＶＤＤＨのパルス信号（クロック信号）を入力する。このパルス信号（クロック信号）の立ち下がりでシリアルＩ／Ｆモードに切り替わる。
【００８３】
シリアルＩ／Ｆモードに切り替わると、図９（Ａ）ではパワーダウン信号ＰＤ１とパワーダウン信号ＰＤ２がともにハイレベルになり、発振回路１０、温度補償回路２０及び出力バッファー回路３０がパワーダウンする。一方、図９（Ｂ）ではパワーダウン信号ＰＤ１がローレベルのままであり、発振回路１０及び温度補償回路２０はパワーダウンしない。
【００８４】
本実施形態でも、シリアルＩ／Ｆモードではパワーダウンモードがデフォルト設定になっているので、パワーダウンモードを解除したい時は、シリアルＩ／Ｆモードでレジスター４２の設定ビットを書き換える必要がある。
【００８５】
シリアルＩ／Ｆモードから通常モードへの切り替えは、第１実施形態と同じく、ＶＤＤ端子の電圧をＶＤＤＨからＶＤＤＬに変更することで行う。
【００８６】
通常モードに切り替わると、図９（Ａ）ではパワーダウンが解除されて発振動作が開始するが、発振振幅が出力バッファー回路３０の論理閾値を超えるようになるまでは、ＯＵＴ端子からクロック信号ＣＬＫＯが出力されない。一方、図９（Ｂ）では、シリアルＩ／Ｆモードの間も発振が継続しているので、通常モードに切り替わった直後から、ＯＵＴ端子からクロック信号ＣＬＫＯが出力されている。
【００８７】
以上に説明したように、第２実施形態の発振器及び発振用ＩＣによれば、第１実施形態と同様に、シリアルＩ／Ｆモードではパワーダウンモードがデフォルト設定になっているので、各トランジスターに対して高電圧印加によるストレスを低減させることができる。これにより、信頼性を維持しながら微細製造プロセスの使用によるコストダウンが可能となる。
【００８８】
また、第２実施形態の発振器及び発振用ＩＣによれば、第１実施形態と同様に、シリアルＩ／Ｆモードにおいて、パワーダウンモードを解除することで、発振用ＩＣ２の内部状態変化を少なくし、発振用ＩＣ２の温度変化を抑制することができる。これにより、発振用ＩＣ２の内部の温度センサー２２の検出温度と発振素子３の温度とを一致させた状態で、温度補償用の周波数調整を精度よく行うことが可能となる。
【００８９】
さらに、第２実施形態の発振器及び発振用ＩＣによれば、通常モードからシリアルＩ／Ｆモードへの切り替えには、ＶＤＤ端子に高電圧を印加した状態で、かつ、ＶＣ端子にパルス信号（クロック信号）を１回入力する必要があるので、通常動作時に誤ってシリアルＩ／Ｆモードへ切り替わる可能性を低減させることができる。
【００９０】
２．電子機器
図１０は、本実施形態の電子機器の機能ブロック図である。また、図１１は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【００９１】
本実施形態の電子機器３００は、振動デバイス３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、本実施形態の電子機器は、図１０の構成要素（各部）の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。
【００９２】
振動デバイス３１０は、発振用ＩＣ３１２を含む発振器や振動型のセンサー等である。振動デバイス３１０や発振用ＩＣ３１２として、上述の各実施形態の発振器１発振用ＩＣ２を適用することができる。
【００９３】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、振動デバイス３１０が生成する信号を用いて各種の計算処理や制御処理を行う。その他、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。
【００９４】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００９５】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【００９６】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出さ
れたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【００９７】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【００９８】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【００９９】
音出力部３８０は、スピーカー等の音を出力する装置である。
【０１００】
発振用ＩＣ３１２として上述した本実施形態の発振用ＩＣ２を組み込むことにより、より信頼性の高い電子機器を実現することができる。
【０１０１】
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１０２】
３．移動体
図１２は、本実施形態の移動体の一例を示す図（上面図）である。図１２に示す移動体４００は、発振用ＩＣ４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１２の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
【０１０３】
発振用ＩＣ４１０として、上述の各実施形態の発振用ＩＣ２を適用することができる。なお、発振用ＩＣ４１０は、発振用ＩＣ２を含む振動デバイス（発振器や物理量センサー等）に置き換えてもよい。その他の構成要素の詳細な説明は省略するが、移動体の移動に必要な制御を行うため高い信頼性が要求される。例えば、バッテリー４５０の他に、バックアップ用バッテリー４６０を備えることで信頼性を高めている。
【０１０４】
発振用ＩＣ４１０として、上述の各実施形態の発振用ＩＣ２を適用することにより、高い信頼性を確保することができる。
【０１０５】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１０６】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１０７】
例えば、第１実施形態の発振器１では、出力バッファー回路３０は、シリアルＩ／Ｆモードでは常にパワーダウンされているが、発振回路１０及び温度補償回路２０と同様に、出力バッファー回路３０もパワーダウンさせるか否かを変更可能な構成に変形してもよい。
【０１０８】
図１３は、本変形例の発振器（振動デバイスの一例）の構成を示す図である。図１３に示すように、本変形例の発振器１の構成要素は、第１実施形態（図１）と同じである。ただし、本変形例の発振器１では、出力バッファー回路３０の出力信号がスイッチＢ（９０）に入力されている点とスイッチＢ（９０）の構成及び制御回路４０の構成が第１実施形態と異なる。
【０１０９】
図１４は、本変形例におけるスイッチＢ（９０）の構成例を示す図である。図１４に示すように、スイッチＢ（９０）は、２つのＡＮＤ回路９２，９４、３ステートバッファー９６及びセレクター９８を含んで構成されている。
【０１１０】
ＡＮＤ回路９４には、制御回路４０が出力する入力制御信号ＩＮＣＴＬＢ及び出力制御信号ＯＵＴＣＴＬＢが入力される。
【０１１１】
セレクター９８には、出力バッファー回路３０が出力するクロック信号ＣＬＫＯ、シリアルＩＦ回路６０が出力するシリアルデータ出力信号ＳＤＯ及び制御回路４０が出力する出力選択信号ＯＵＴＳＥＬが入力され、出力選択信号ＯＵＴＳＥＬがローレベルの時はクロック信号ＣＬＫＯを選択し、出力選択信号ＯＵＴＳＥＬがハイレベルの時はシリアルデータ出力信号ＳＤＯを選択して出力する。
【０１１２】
３ステートバッファー９６は、セレクター９８の出力信号と出力制御信号ＯＵＴＣＴＬＢが入力され、出力制御信号ＯＵＴＣＴＬＢがローレベルの時はセレクター９８の出力信号を出力に伝搬させ、出力制御信号ＯＵＴＣＴＬＢがハイレベルの時はハイインピーダンス出力となる。
【０１１３】
ＡＮＤ回路９２にはＡＮＤ回路９４の出力信号と３ステートバッファー９６の出力信号が入力され、ＡＮＤ回路９２の出力信号がシリアルデータ入力信号ＳＤＩとなる。
【０１１４】
制御回路４０は、通常モード（ＭＯＤＥ信号がローレベルの信号）の時はローレベルの出力制御信号ＯＵＴＣＴＬＢとローレベルの出力選択信号ＯＵＴＳＥＬを出力する。また、制御回路４０は、シリアルＩ／Ｆモード（ＭＯＤＥ信号がハイレベルの信号）の時はハイレベルの出力選択信号ＯＵＴＳＥＬを出力するとともに、内部のシーケンサーに従った論理レベルの入力制御信号ＩＮＣＴＬＢと出力制御信号ＯＵＴＣＴＬＢを出力する。
【０１１５】
従って、通常モードでは、クロック信号ＣＬＫＯがセレクター９８と３ステートバッファー９６を伝搬してＯＵＴ端子から出力される。一方、シリアルＩ／Ｆモードでは、ＯＵＴ端子からの入力信号ＩＯがＡＮＤ回路９２を伝搬してシリアルデータ入力信号ＳＤＩとなり、あるいは、シリアルデータ出力信号ＳＤＯがセレクター９８と３ステートバッファー９６を伝搬してＯＵＴ端子から出力される。
【０１１６】
本変形例では、制御回路４０は、シリアルＩ／Ｆモードにおいて発振回路１０、温度補償回路２０及び出力バッファー回路３０をパワーダウンさせるか否かを変更可能になっている。制御回路４０は、発振回路１０、温度補償回路２０及び出力バッファー回路３０に
対して、パワーダウンさせる場合はハイレベルのパワーダウン信号ＰＤを出力し、パワーダウンさせない場合はローレベルのパワーダウン信号ＰＤを出力する。シリアルＩ／Ｆモードにおいて発振回路１０、温度補償回路２０及び出力バッファー回路３０をパワーダウンさせるか否かは、レジスター４２の所定ビットに１を書き込むか否かによりユーザーが選択可能になっている。
【０１１７】
本変形例の発振用ＩＣ２のその他の構成は、第１実施形態（図１）と同じであるため、その説明を省略する。また、モード切り替えの一例を示すタイミングチャート図は、第１実施形態の図５（Ａ）及び図５（Ｂ）のタイミングチャート図において、ＰＤ２を削除し、ＰＤ１をＰＤに変更すればよいため、その図示及びその説明を省略する。
【０１１８】
本変形例の発振器及び発振用ＩＣによれば、第１形態の発振器と同様の効果を奏することができる。
【０１１９】
なお、本変形例では、シリアルＩ／Ｆモードにおいて、出力バッファー回路３０を、発振回路１０及び温度補償回路２０と連動してパワーダウンさせるか否かを選択可能であるが、出力バッファー回路３０を独立してパワーダウンさせるか否かを選択可能に構成してもよい。また、第２実施形態の発振器１についても同様に、出力バッファー回路３０を、発振回路１０及び温度補償回路２０と連動してあるいは独立に、パワーダウンさせるか否かを変更可能な構成に変形することができる。
【０１２０】
上述した実施形態及び変形例では、電圧制御温度補償型発振器（ＶＣ−ＴＣＸＯ等）を例に挙げて説明したが、本発明に係る発振器は、温度補償型発振器（ＴＣＸＯ等）、電圧制御型発振器（ＶＣＸＯやＶＣＳＯ等）、恒温型発振器（ＯＣＸＯ等）等であってもよい。また、これらの発振器は、発振素子の材質や励振手段によらず、圧電発振器（水晶発振器等）、ＳＡＷ発振器、シリコン発振器、原子発振器等であってもよい。
【０１２１】
上述した実施形態及び変形例では、振動デバイスの一例である発振器を例に挙げて説明したが、本発明に係る振動デバイスは、発振用ＩＣ（集積回路）と、当該発振用ＩＣにより発振する発振素子（振動体）とを含むものであればよく、例えば、振動型のセンシング素子を備えた物理量センサー（角速度センサー（ジャイロセンサー）や加速度センサー等）等であってもよい。
【０１２２】
上述した実施形態及び変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態及び変形例を適宜組み合わせることも可能である。
【０１２３】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１２４】
１  発振器、２  発振用ＩＣ、３  発振素子、１０  発振回路、２０  温度補償回路、２２  温度センサー、３０  出力バッファー回路、４０  制御回路、４２  レジスター、５０  メモリー、６０  シリアルインターフェース（ＩＦ）回路、７０  モード切替回路、７２  抵抗器、７４  抵抗、７６  コンパレーター、７８  ＮＡＮＤ回路、７９  Ｄフリップフロップ、８０  スイッチＡ、８２  ＡＮＤ回路、８４  アナログスイッチ、９０  スイッチＢ、９２  ＡＮＤ回路、９４  ＡＮＤ回路、９６  ３ステートバッファー、９８
セレクター、１００  バイアス回路、３００  電子機器、３１０  振動デバイス、３１２  発振用ＩＣ、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０  通信部、３７０  表示部、３８０  音出力部、４００  移動体、４１０  発振用ＩＣ、４２０，４３０，４４０  コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー
【図１】
2014072716.tif 000003
【図２】
2014072716.tif 000004
【図３】
2014072716.tif 000005
【図４】
2014072716.tif 000006
【図５】
2014072716.tif 000007
【図６】
2014072716.tif 000008
【図７】
2014072716.tif 000009
【図８】
2014072716.tif 000010
【図９】
2014072716.tif 000011
【図１０】
2014072716.tif 000012
【図１１】
2014072716.tif 000013
【図１２】
2014072716.tif 000014
【図１３】
2014072716.tif 000015
【図１４】
2014072716.tif 000016
【図１５】
2014072716.tif 000017