(57)【要約】【課題】回路規模の増大を抑制することができる電源の制御回路を提供する。【解決手段】入力電圧Ｖｉの供給される出力トランジスタＴ１をスイッチングすることにより入力電圧Ｖｉから出力電圧Ｖｏを生成するＤＣ−ＤＣコンバータ１の制御回路５は、ソフトスタート回路４と制御部３とを有する。ソフトスタート回路４は、ＤＣ−ＤＣコンバータ１の起動時に、出力トランジスタＴ１のスイッチング周波数に基づいて、電圧値が段階的に上昇するソフトスタート電圧Ｖｓを生成する。制御部３は、出力電圧Ｖｏに応じた帰還電圧ＶＦＢとソフトスタート電圧Ｖｓ又は基準電圧Ｖｒとの比較結果に応じて、出力トランジスタＴ１をオンオフ制御する。また、ソフトスタート回路は、ＤＣ−ＤＣコンバータ１の起動時におけるソフトスタート電圧Ｖｓの初期値を０Ｖよりも高い電圧値に設定する初期値設定回路３０を有する。【選択図】図１
2014072953.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の供給されるスイッチ回路をスイッチングすることにより前記入力電圧から出力電圧を生成する電源の制御回路であって、
前記電源の起動時に、前記スイッチ回路のスイッチング周波数に基づいて、電圧値が段階的に上昇する参照電圧を生成するソフトスタート回路と、
前記出力電圧に応じた帰還電圧と前記参照電圧との比較結果に応じて、前記スイッチ回路をオンオフ制御する制御部と、を有し、
前記ソフトスタート回路は、
前記電源の起動時における前記参照電圧の初期値を０Ｖよりも高い電圧値に設定する設定回路を有することを特徴とする電源の制御回路。
【請求項２】
前記設定回路は、前記スイッチング周波数を有する第１信号に応答して、前記初期値の設定を解除することを特徴とする請求項１に記載の電源の制御回路。
【請求項３】
前記ソフトスタート回路は、
前記スイッチング周波数を有する第１信号の第１レベルから該第１レベルとは異なる第２レベルへの遷移に応答してカウント値をカウントアップするカウンタ回路と、
前記カウント値に応じて前記参照電圧を生成するデジタルアナログ変換器と、を有し、
前記設定回路は、前記電源の起動時に前記カウント値を０よりも大きい値に設定することを特徴とする請求項１又は２に記載の電源の制御回路。
【請求項４】
前記設定回路は、前記電源の起動時に前記カウント値を１に設定することを特徴とする請求項３に記載の電源の制御回路。
【請求項５】
入力電圧が供給されるスイッチ回路と、前記スイッチ回路をスイッチングする制御回路と、を有し、前記スイッチ回路をスイッチングすることにより前記入力電圧から出力電圧を生成する電源装置であって、
前記制御回路は、
当該電源装置の起動時に、前記スイッチ回路のスイッチング周波数に基づいて、電圧値が段階的に上昇する参照電圧を生成するソフトスタート回路と、
前記出力電圧に応じた帰還電圧と前記参照電圧との比較結果に応じて、前記スイッチ回路をオンオフ制御する制御部と、を有し、
前記ソフトスタート回路は、
前記電源装置の起動時における前記参照電圧の初期値を０Ｖよりも高い電圧値に設定する設定回路を有することを特徴とする電源装置。
【請求項６】
入力電圧の供給されるスイッチ回路をスイッチングすることにより、前記入力電圧から出力電圧を生成する電源の制御方法であって、
前記電源の起動時に、参照電圧の初期値を０Ｖよりも高い電圧値に設定し、
前記出力電圧に応じた帰還電圧と前記参照電圧との比較結果に応じて、前記スイッチ回路をオンオフ制御し、
前記スイッチ回路のスイッチング周波数を有する第１信号に応答して、前記初期値の設定を解除し、
前記第１信号に基づいて、前記参照電圧の電圧値を段階的に上昇させることを特徴とする電源の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の制御回路、電源装置及び電源の制御方法に関するものである。
【背景技術】
【０００２】
従来、ＤＣ−ＤＣコンバータでは、起動時に入力電圧からの突入電流を抑制するとともに、出力電圧のオーバーシュートを抑制するために、出力電圧を予め定めた電圧値まで徐々に上昇させる、いわゆるソフトスタートが行われる（例えば、特許文献１参照）。このソフトスタートとしては、出力電圧を予め定めた電圧値まで段階的に上昇させるデジタル型のソフトスタートが知られている（例えば、特許文献２参照）。このようなデジタル型のソフトスタートは以下のように実施される。例えば、固定周波数のクロック信号の立ち上がりエッジを検出する毎に、カウント値となる複数ビットのデジタル信号をカウントアップし、そのデジタル信号をアナログ信号に変換して基準電圧を生成する。これにより、クロック信号の立ち上がりエッジを検出する毎に、基準電圧の電圧値が段階的（階段状）に上昇され、出力電圧の電圧値が徐々に上昇される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３６９５０１号公報
【特許文献２】特開２００８−２４５４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、デジタル型のソフトスタートには、上記デジタル信号（カウント値）をカウントアップするためにクロック信号が必要となる。ここで、ＤＣ−ＤＣコンバータの制御方法には、発振器で生成されたクロック信号に同期してスイッチング動作（発振動作）を行う他励方式と、ＤＣ−ＤＣコンバータの系の時定数で発振動作を行う自励方式とがある。他励方式のＤＣ−ＤＣコンバータの場合には、出力電圧を目標電圧に維持するための制御系が発振器を有するため、その発振器で生成されたクロック信号を上記ソフトスタートに利用することができる。しかし、自励方式のＤＣ−ＤＣコンバータの場合には、出力電圧を目標電圧に維持するための制御系が発振器を有していないため、その制御系とは別に、ソフトスタートに利用するクロック信号を生成するための発振器を設ける必要がある。この発振器の追加によって回路規模が増大するという問題がある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、入力電圧の供給されるスイッチ回路をスイッチングすることにより前記入力電圧から出力電圧を生成する電源の制御回路であって、前記電源の起動時に、前記スイッチ回路のスイッチング周波数に基づいて、電圧値が段階的に上昇する参照電圧を生成するソフトスタート回路と、前記出力電圧に応じた帰還電圧と前記参照電圧との比較結果に応じて、前記スイッチ回路をオンオフ制御する制御部と、を有し、前記ソフトスタート回路は、前記電源の起動時における前記参照電圧の初期値を０Ｖよりも高い電圧値に設定する設定回路を有する。
【発明の効果】
【０００６】
本発明の一観点によれば、回路規模の増大を抑制することができるという効果を奏する。
【図面の簡単な説明】
【０００７】
【図１】一実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。
【図２】一実施形態のカウンタ回路の内部構成例を示す回路図。
【図３】一実施形態の初期値設定回路の内部構成例を示すブロック回路図。
【図４】一実施形態のＤＣ−ＤＣコンバータの動作を示すタイミングチャート。
【発明を実施するための形態】
【０００８】
（第１実施形態）
以下、第１実施形態を図１〜図４に従って説明する。
図１に示すＤＣ−ＤＣコンバータ１は、自励式のＤＣ−ＤＣコンバータ、具体的にはオン時間固定型のＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉを降圧した出力電圧Ｖｏを生成するコンバータ部２と、コンバータ部２を制御する制御部３とソフトスタート回路４を含む制御回路５とを有している。このように、ＤＣ−ＤＣコンバータ１は、ソフトスタート機能を有している。本実施形態のソフトスタート回路４は、出力電圧Ｖｏを予め定めた電圧値まで段階的に上昇させるデジタル型のソフトスタートを実施する。具体的には、ソフトスタート回路４は、ＤＣ−ＤＣコンバータ１の起動時において、その起動時の基準電圧となるソフトスタート電圧Ｖｓの電圧値をＤＣ−ＤＣコンバータ１の発振周波数に基づいて段階的に上昇させることで、出力電圧Ｖｏを予め定めた電圧値まで段階的に上昇させる。
【０００９】
なお、ＤＣ−ＤＣコンバータ１は、ソフトスタートが完了すると、すなわち、入力電圧Ｖｉの供給が開始された後に、予め定めた電圧値まで段階的に出力電圧Ｖｏが上昇されると、出力電圧Ｖｏを予め定めた目標電圧となるように制御する通常動作に移行する。
【００１０】
コンバータ部２は、出力トランジスタＴ１と、ダイオードＤｉと、コイルＬ１と、平滑用のコンデンサＣ１とを有している。
出力トランジスタＴ１は、例えばＰチャネルＭＯＳトランジスタである。出力トランジスタＴ１のゲートには、制御部３から制御信号ＳＧ１が供給される。この出力トランジスタＴ１は、その第１端子（ソース）が入力電圧Ｖｉの供給される入力端子Ｐｉに接続されるとともに、第２端子（ドレイン）がダイオードＤｉのカソードに接続されている。ダイオードＤｉのアノードは、入力電圧Ｖｉよりも低い電位の電源線（ここでは、グランド）に接続されている。このように、入力端子Ｐｉとグランドとの間には、出力トランジスタＴ１とダイオードＤｉとが直列に接続されている。
【００１１】
出力トランジスタＴ１とダイオードＤｉとの間のノードＬＸは、コイルＬ１の第１端子に接続されている。このコイルＬ１の第２端子は出力端子Ｐｏに接続されている。このように、入力端子Ｐｉと出力端子Ｐｏとの間には、出力トランジスタＴ１とコイルＬ１とが直列に接続されている。また、上記コイルＬ１の第２端子はコンデンサＣ１の第１端子に接続されるとともに、そのコンデンサＣ１の第２端子はグランドに接続されている。このコンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。
【００１２】
このようなコンバータ部２では、制御部３からの制御信号ＳＧ１に基づいて出力トランジスタＴ１がオンオフ制御されることによって、入力電圧Ｖｉよりも低い出力電圧Ｖｏが出力端子Ｐｏに生成される。詳しくは、出力トランジスタＴ１がオンされると、入力端子Ｐｉが出力トランジスタＴ１及びコイルＬ１を通じて出力端子Ｐｏに接続されるため、入力端子ＰｉからコイルＬ１を通じて出力端子Ｐｏに至る電流経路が形成される。このため、出力トランジスタＴ１のオン期間では、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じたコイル電流ＩＬがコイルＬ１に流れ、コイルＬ１にエネルギーが蓄積される。また、出力トランジスタＴ１がオフされると、グランドがダイオードＤｉ及びコイルＬ１を通じて出力端子Ｐｏに接続されるため、グランドからコイルＬ１を通じて出力端子Ｐｏに至る電流経路が形成される。このため、出力トランジスタＴ１のオフ期間では、上記オン期間でコイルＬ１に蓄えられたエネルギーが出力端子Ｐｏに向けて放出され、コイルＬ１に誘導電流が流れる。このような動作により、入力電圧Ｖｉよりも降圧された出力電圧Ｖｏが出力端子Ｐｏに生成される。そして、この出力電圧Ｖｏは、出力端子Ｐｏに接続される負荷（図示略）に供給される。
【００１３】
制御部３は、コンバータ部２から帰還される出力電圧Ｖｏに基づいて、その出力電圧Ｖｏが目標電圧に近づくように出力トランジスタＴ１をオンオフ制御（スイッチング制御）する制御信号ＳＧ１を生成する。この制御部３は、抵抗Ｒ１，Ｒ２と、比較器１０と、モノマルチ回路１１と、駆動回路１２とを有している。
【００１４】
比較器１０は、１つの反転入力端子と、２つの非反転入力端子とを有している。この比較器１０の反転入力端子には、出力電圧Ｖｏに応じた帰還電圧ＶＦＢが供給される。本実施形態では、比較器１０の反転入力端子に、抵抗Ｒ１，Ｒ２により生成された帰還電圧ＶＦＢが供給される。具体的には、抵抗Ｒ１の第１端子には、出力端子Ｐｏが接続されることにより、出力電圧Ｖｏが帰還される。また、抵抗Ｒ１の第２端子が抵抗Ｒ２の第１端子に接続され、その抵抗Ｒ２の第２端子がグランドに接続されている。そして、これら抵抗Ｒ１，Ｒ２間の接続点が比較器１０の反転入力端子に接続されている。ここで、抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏを分圧した帰還電圧ＶＦＢを生成する。この帰還電圧ＶＦＢの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏとグランドとの電位差とに対応する。このため、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例した帰還電圧ＶＦＢを生成することになる。
【００１５】
比較器１０の一方の非反転入力端子には、ソフトスタート回路４からソフトスタート電圧Ｖｓが供給され、比較器１０の他方の非反転入力端子には、基準電源Ｅ１にて生成される基準電圧Ｖｒが供給される。なお、基準電圧Ｖｒの電圧値は、出力電圧Ｖｏの目標値（目標電圧）に応じて設定されている。
【００１６】
比較器１０は、帰還電圧ＶＦＢと、ソフトスタート電圧Ｖｓ又は基準電圧Ｖｒとを比較し、その比較結果に応じた出力信号Ｓ１を生成する。具体的には、比較器１０は、帰還電圧ＶＦＢと、ソフトスタート電圧Ｖｓ及び基準電圧Ｖｒのうちの低い電圧との比較結果に応じた出力信号Ｓ１を生成する。例えば、比較器１０は、ソフトスタート電圧Ｖｓ及び基準電圧Ｖｒのうちの低い電圧が帰還電圧ＶＦＢよりも低いときにＬレベルの出力信号Ｓ１を生成する。また、比較器１０は、ソフトスタート電圧Ｖｓ及び基準電圧Ｖｒのうちの低い電圧が帰還電圧ＶＦＢよりも高いときにＨレベルの出力信号Ｓ１を生成する。
【００１７】
さらに詳述すると、まず、比較器１０は、ＤＣ−ＤＣコンバータ１の起動時、つまり入力電圧Ｖｉの供給開始時には、ソフトスタート電圧Ｖｓが基準電圧Ｖｒよりも低いため、ソフトスタート電圧Ｖｓと出力電圧Ｖｏとの比較結果に応じた出力信号Ｓ１を生成する。そして、ソフトスタート電圧Ｖｓの電圧値が段階的に上昇して該ソフトスタート電圧Ｖｓが基準電圧Ｖｒよりも高くなると、比較器１０は、基準電圧Ｖｒと出力電圧Ｖｏとの比較結果に応じた出力信号Ｓ１を生成する。
【００１８】
比較器１０の出力信号Ｓ１は、モノマルチ回路１１のセット端子に入力される。モノマルチ回路１１は、セット端子にＨレベルの出力信号Ｓ１が入力されると、セット状態になり、Ｈレベルの出力信号Ｓ２を一定時間だけ駆動回路１２に出力する。そして、一定時間が経過すると、モノマルチ回路１１は、リセット状態に戻り、Ｌレベルの出力信号Ｓ２を駆動回路１２に出力する。すなわち、モノマルチ回路１１は、Ｈレベルの出力信号Ｓ１に基づいて固定パルス幅のＨレベルパルス（Ｈレベルの出力信号Ｓ２）を出力するパルス発生器である。換言すると、モノマルチ回路１１は、Ｈレベルパルスのパルス幅が一定で、帰還電圧ＶＦＢと基準電圧Ｖｒとの比較結果に応じてＬレベルパルスのパルス幅が変動（つまり、周波数（周期）が変動）する出力信号Ｓ２を生成する。
【００１９】
駆動回路１２は、モノマルチ回路１１からの出力信号Ｓ２に基づいて、コンバータ部２の出力トランジスタＴ１をオンオフ制御する上記制御信号ＳＧ１を生成し、その制御信号ＳＧ１を出力トランジスタＴ１のゲート及びソフトスタート回路４に出力する。例えば、駆動回路１２は、固定パルス幅のＨレベルの出力信号Ｓ２に応答して固定パルス幅のＬレベルの制御信号ＳＧ１を出力し、出力トランジスタＴ１を一定時間オンする。一方、駆動回路１２は、Ｌレベルの出力信号Ｓ２に応答してＨレベルの制御信号ＳＧ１を出力し、出力トランジスタＴ１をオフする。すなわち、駆動回路１２は、出力トランジスタＴ１をオンするオンパルス（Ｌレベルパルス）のパルス幅が一定で、帰還電圧ＶＦＢと基準電圧Ｖｒとの比較結果に応じてＨレベルパルス（オフパルス）のパルス幅が変動する制御信号ＳＧ１を生成する。換言すると、駆動回路１２は、オンパルスのパルス幅が一定で、帰還電圧ＶＦＢと基準電圧Ｖｒとの比較結果に応じて周波数（周期）が変動する制御信号ＳＧ１を生成する。そして、制御信号ＳＧ１に応答して出力トランジスタＴ１がスイッチング制御されるため、制御信号ＳＧ１の周波数が出力トランジスタＴ１のスイッチング動作の周波数（スイッチング周波数）になる。すなわち、制御信号ＳＧ１は、出力トランジスタＴ１のスイッチング周波数（ＤＣ−ＤＣコンバータ１の発振周波数）を有する信号である。
【００２０】
ここで、上記オン時間固定型のＤＣ−ＤＣコンバータ１の定常状態における動作を簡単に説明する。すなわち、ソフトスタート電圧Ｖｓが基準電圧Ｖｒよりも高くなった場合のＤＣ−ＤＣコンバータ１の動作を簡単に説明する。
【００２１】
出力トランジスタＴ１のオン動作に基づいて、出力電圧Ｖｏが上昇し、出力トランジスタＴ１がオフされると、コイルＬ１に蓄えられているエネルギーが放出される。コイルＬ１に蓄えられたエネルギーが減少して出力電圧Ｖｏが低下し、抵抗Ｒ１，Ｒ２による分圧電圧（帰還電圧ＶＦＢ）が基準電圧Ｖｒよりも低くなると、比較器１０からＨレベルの出力信号Ｓ１が出力される。すると、そのＨレベルの出力信号Ｓ１に応答してモノマルチ回路１１からＨレベルの出力信号Ｓ２が一定時間出力され、そのＨレベルの出力信号Ｓ２に応答して駆動回路１２からＬレベルの制御信号ＳＧ１が一定時間出力される。これにより、出力トランジスタＴ１が一定時間オンされる。このような出力トランジスタＴ１のオンオフ動作時において、出力トランジスタＴ１がオフになった時の出力電圧Ｖｏが高くなると、その時の帰還電圧ＶＦＢが高くなり、比較器１０の出力信号Ｓ１がＨレベルとなるまでの時間が長くなるため、出力トランジスタＴ１のオフ時間が長くなる。また、出力トランジスタＴ１がオフになった時の出力電圧Ｖｏが低くなると、その時の帰還電圧ＶＦＢが低くなり、比較器１０の出力信号Ｓ１がＨレベルとなるまでの時間が短くなるため、出力トランジスタＴ１のオフ時間が短くなる。このような動作により、出力トランジスタＴ１が一定時間だけオンされ、出力トランジスタＴ１がオフされるオフタイミングが出力電圧Ｖｏに基づいて決定される。そして、出力電圧Ｖｏの高低に基づいてそのオフタイミングが変化し出力トランジスタＴ１のスイッチング周波数が変化して、出力電圧Ｖｏが基準電圧Ｖｒに基づく目標電圧（一定電圧）に維持される。
【００２２】
次に、ソフトスタート回路４について説明する。
ソフトスタート回路４は、出力トランジスタＴ１のスイッチング周波数を有する制御信号ＳＧ１に基づいて、当該ＤＣ−ＤＣコンバータ１の起動時に電圧値が段階的に上昇するソフトスタート電圧Ｖｓを生成し、そのソフトスタート電圧Ｖｓを上記比較器１０に出力する。このソフトスタート回路４は、カウンタ回路２０と、初期値設定回路３０と、デジタルアナログ変換器（Ｄ／Ａ変換器）４０と、を有している。
【００２３】
カウンタ回路２０には、上記駆動回路１２からの制御信号ＳＧ１が入力される。このカウンタ回路２０は、スイッチング周波数を有する制御信号ＳＧ１の立ち上がりエッジを検出する毎に、複数ビット（ここでは、４ビット）のカウント値であるデジタル信号Ｄ１〜Ｄ４をカウントアップする。
【００２４】
初期値設定回路３０は、ＤＣ−ＤＣコンバータ１の起動時における上記ソフトスタート電圧Ｖｓの初期値（初期電圧）を設定する。具体的には、初期値設定回路３０は、ソフトスタート電圧Ｖｓの初期値を０Ｖよりも高い電圧値に設定する。例えば、初期値設定回路３０は、Ｄ／Ａ変換器４０に入力される４ビットのデジタル信号（カウント値）の初期値を「０００１」以上の値（ここでは、「０００１」）に設定する。詳述すると、初期値設定回路３０は、カウンタ回路２０から出力されるデジタル信号Ｄ１〜Ｄ４の最下位ビットであるデジタル信号Ｄ１を入力し、ＤＣ−ＤＣコンバータ１の起動時において上記デジタル信号Ｄ１の信号レベルに関わらずＨレベルのデジタル信号Ｄ１ａをＤ／Ａ変換器４０に出力する。一方、初期値設定回路３０は、出力トランジスタＴ１のスイッチング周波数を有する制御信号ＳＧ１に応答して、ソフトスタート電圧Ｖｓの初期値の設定を解除する。具体的には、初期値設定回路３０は、ＤＣ−ＤＣコンバータ１起動後の最初の制御信号ＳＧ１の立ち上がりエッジに応答して、Ｄ／Ａ変換器４０に入力されるデジタル信号（カウント値）の初期値の設定を解除する。このときの初期値設定回路３０は、入力されるデジタル信号Ｄ１と同等の信号レベルを有するデジタル信号Ｄ１ａをＤ／Ａ変換器４０に出力する。
【００２５】
Ｄ／Ａ変換器４０は、カウンタ回路２０及び初期値設定回路３０から入力された４ビットのデジタル信号Ｄ１ａ，Ｄ２，Ｄ３，Ｄ４を、アナログ信号であるソフトスタート電圧Ｖｓに変換して上記比較器１０に出力する。
【００２６】
次に、カウンタ回路２０の内部構成例について説明する。
図２に示すように、カウンタ回路２０は、スイッチＳＷ１と、複数（ここでは、４つ）のＤ−フリップフロップ回路（Ｄ−ＦＦ回路）２１〜２４と、アンド回路２５と、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２６とを有している。
【００２７】
スイッチＳＷ１の第１端子には、上記駆動回路１２（図１参照）から制御信号ＳＧ１が入力される。このスイッチＳＷ１の第２端子は、初段のＤ−ＦＦ回路２１のクロック端子に接続されている。また、スイッチＳＷ１の制御端子には、ソフトスタートが完了したか否かを示す完了信号Ｓｃが供給される。このスイッチＳＷ１は、ソフトスタートが未完了であることを示すＬレベルの完了信号Ｓｃに応答してオンし、ソフトスタートが完了したことを示すＨレベルの完了信号Ｓｃに応答してオフする。
【００２８】
Ｄ−ＦＦ回路２１のクロック端子には、上記駆動回路１２からスイッチＳＷ１を通じて制御信号ＳＧ１が入力される。このＤ−ＦＦ回路２１の出力端子Ｑは、アンド回路２５の入力端子に接続されるとともに、上記初期値設定回路３０に接続されている。また、Ｄ−ＦＦ回路２１の反転出力端子ＸＱは、同Ｄ−ＦＦ回路２１の入力端子Ｄに接続されるとともに、次段のＤ−ＦＦ回路２２のクロック端子に接続されている。
【００２９】
Ｄ−ＦＦ回路２１は、出力端子Ｑからデジタル信号Ｄ１を出力し、反転出力端子ＸＱから上記デジタル信号Ｄ１を論理反転したレベルを持つ反転デジタル信号ＸＤ１を出力する。具体的には、Ｄ−ＦＦ回路２１は、制御信号ＳＧ１の立ち上がりエッジに同期して、入力端子Ｄに入力される反転デジタル信号ＸＤ１と同じ信号レベルを持つデジタル信号Ｄ１を出力端子Ｑから出力する。一方、Ｄ−ＦＦ回路２１は、制御信号ＳＧ１の立ち上がりエッジに同期して、その時に入力端子Ｄに入力される反転デジタル信号ＸＤ１を論理反転したレベルを持つ信号を反転出力端子ＸＱから出力する。すなわち、Ｄ−ＦＦ回路２１は、制御信号ＳＧ１がＬレベル（第１レベル）からＨレベル（第２レベル）に立ち上がる毎に、デジタル信号Ｄ１の信号レベルを反転させる。したがって、Ｄ−ＦＦ回路２１は、制御信号ＳＧ１を２分周したデジタル信号Ｄ１を生成している。
【００３０】
２段目のＤ−ＦＦ回路２２のクロック端子には、Ｄ−ＦＦ回路２１からの反転デジタル信号ＸＤ１が入力される。このＤ−ＦＦ回路２２の出力端子Ｑは、アンド回路２５及び上記Ｄ／Ａ変換器４０に接続されている。また、Ｄ−ＦＦ回路２２の反転出力端子ＸＱは、同Ｄ−ＦＦ回路２２の入力端子Ｄに接続されるとともに、次段のＤ−ＦＦ回路２３のクロック端子に接続されている。
【００３１】
Ｄ−ＦＦ回路２２は、反転デジタル信号ＸＤ１（デジタル信号Ｄ１）を２分周したデジタル信号Ｄ２を出力端子Ｑから出力するとともに、そのデジタル信号Ｄ２を論理反転したレベルを持つ反転デジタル信号ＸＤ２を反転出力端子ＸＱから出力する。なお、デジタル信号Ｄ２は、制御信号ＳＧ１を４分周した信号となる。
【００３２】
３段目のＤ−ＦＦ回路２３のクロック端子には、Ｄ−ＦＦ回路２２からの反転デジタル信号ＸＤ２が入力される。このＤ−ＦＦ回路２３の出力端子Ｑは、アンド回路２５及び上記Ｄ／Ａ変換器４０に接続されている。また、Ｄ−ＦＦ回路２３の反転出力端子ＸＱは、同Ｄ−ＦＦ回路２３の入力端子Ｄに接続されるとともに、次段のＤ−ＦＦ回路２４のクロック端子に接続されている。
【００３３】
Ｄ−ＦＦ回路２３は、反転デジタル信号ＸＤ２（デジタル信号Ｄ２）を２分周したデジタル信号Ｄ３を出力端子Ｑから出力するとともに、そのデジタル信号Ｄ３を論理反転したレベルを持つ反転デジタル信号ＸＤ３を反転出力端子ＸＱから出力する。なお、デジタル信号Ｄ３は、制御信号ＳＧ１を８分周した信号となる。
【００３４】
４段目（最終段）のＤ−ＦＦ回路２４のクロック端子には、Ｄ−ＦＦ回路２３からの反転デジタル信号ＸＤ３が入力される。このＤ−ＦＦ回路２４の出力端子Ｑは、アンド回路２５及び上記Ｄ／Ａ変換器４０に接続されている。また、Ｄ−ＦＦ回路２４の反転出力端子ＸＱは、同Ｄ−ＦＦ回路２４の入力端子Ｄに接続されている。
【００３５】
Ｄ−ＦＦ回路２４は、反転デジタル信号ＸＤ３（デジタル信号Ｄ３）を２分周したデジタル信号Ｄ４を出力端子Ｑから出力するとともに、そのデジタル信号Ｄ４を論理反転したレベルを持つ反転デジタル信号ＸＤ４を反転出力端子ＸＱから出力する。なお、デジタル信号Ｄ４は、制御信号ＳＧ１を１６分周した信号となる。
【００３６】
このように、カウンタ回路２０は、４ビットの２進カウンタである。すなわち、Ｄ−ＦＦ回路２１〜２４からそれぞれ出力されるデジタル信号Ｄ１〜Ｄ４は、デジタル信号Ｄ１，Ｄ２，Ｄ３，Ｄ４の順で最下位ビットから最上位ビットになる、４ビットのカウント値になっている。詳述すると、カウンタ回路２０は、制御信号ＳＧ１の立ち上がりエッジを検出する毎に、デジタル信号Ｄ１〜Ｄ４（カウント値）を「０００１」、「００１０」、…、「１１１１」とカウントアップしていく。すなわち、１０進数で言い換えると、カウンタ回路２０は、制御信号ＳＧ１の立ち上がりエッジを検出する毎に、カウント値を「１」、「２」、…、「１５」とカウントアップしていく。
【００３７】
アンド回路２５には、Ｄ−ＦＦ回路２１〜２４からデジタル信号Ｄ１〜Ｄ４が入力される。アンド回路２５は、入力されたデジタル信号Ｄ１〜Ｄ４の全てがＨレベルのとき、Ｈレベルの出力信号Ｓ３をＲＳ−ＦＦ回路２６のセット端子Ｓに出力する。換言すると、アンド回路２５は、当該カウンタ回路２０がデジタル信号Ｄ１〜Ｄ４を「１１１１」までカウントアップすると、Ｈレベルの出力信号Ｓ３を出力する。
【００３８】
ＲＳ−ＦＦ回路２６は、セット端子Ｓにアンド回路２５の出力信号Ｓ３が入力されるとともに、リセット端子Ｒに外部からリセット信号Ｓｒが入力される。このＲＳ−ＦＦ回路２６の出力端子Ｑは、Ｄ／Ａ変換器４０及びスイッチＳＷ１の制御端子に接続されている。ここで、リセット信号Ｓｒは、ＤＣ−ＤＣコンバータ１の起動時にそのＤＣ−ＤＣコンバータ１を初期設定に戻すための信号である。具体的には、リセット信号Ｓｒは、ＤＣ−ＤＣコンバータ１への入力電圧Ｖｉの供給が開始されると、ＬレベルからＨレベルに一定時間立ち上がる信号である。
【００３９】
そして、ＲＳ−ＦＦ回路２６は、リセット信号Ｓｒの立ち上がりエッジに同期して、Ｌレベルの完了信号ＳｃをＤ／Ａ変換器４０及びスイッチＳＷ１に出力する。また、ＲＳ−ＦＦ回路２６は、アンド回路２５の出力信号Ｓ３の立ち上がりエッジに同期して、ソフトスタートが完了したことを示すＨレベルの完了信号ＳｃをＤ／Ａ変換器４０及びスイッチＳＷ１に出力する。このように、カウンタ回路２０がカウント値「１１１１」までカウントアップすると、アンド回路２５からＨレベルの出力信号Ｓ３が出力され、その出力信号Ｓ３の立ち上がりエッジに応答してＨレベルの完了信号ＳｃがＲＳ−ＦＦ回路２６で生成される。このＨレベルの完了信号Ｓｃに応答して、スイッチＳＷ１がオフされ、当該カウンタ回路２０への制御信号ＳＧ１の供給が停止される。すなわち、カウンタ回路２０がカウント値「１１１１」までカウントアップすると、ソフトスタートが完了する。
【００４０】
次に、初期値設定回路３０の内部構成例について説明する。
図３に示すように、初期値設定回路３０は、インバータ回路３１と、信号生成回路３２と、アンド回路３３と、ＦＦ回路３４と、オア回路３５とを有している。
【００４１】
インバータ回路３１には、上記駆動回路１２（図１参照）から制御信号ＳＧ１が供給される。インバータ回路３１は、その高電位電源端子に入力電圧Ｖｉが供給され、低電位電源端子にグランドが接続されている。このインバータ回路３１は、制御信号ＳＧ１を論理反転した出力信号Ｓ４を信号生成回路３２に出力する。例えば、インバータ回路３１は、Ｌレベルの制御信号ＳＧ１に応答してＨレベル（入力電圧Ｖｉレベル）の出力信号Ｓ４を信号生成回路３２に出力する。また、インバータ回路３１は、Ｈレベルの制御信号ＳＧ１に応答してＬレベル（グランドレベル）の出力信号Ｓ４を信号生成回路３２に出力する。
【００４２】
信号生成回路３２は、ＤＣ−ＤＣコンバータ１の起動から出力信号Ｓ４の立ち下がりエッジを検出するまでは、出力信号Ｓ４と同等の信号レベルを有する出力信号Ｓ５をＦＦ回路３４のプリセット端子ＰＲに出力する。例えば、信号生成回路３２は、ＤＣ−ＤＣコンバータ１の起動、つまり入力電圧Ｖｉの供給開始に伴ってＨレベルの出力信号Ｓ４が入力されると、Ｈレベルの出力信号Ｓ５を出力する。また、信号生成回路３２は、ＤＣ−ＤＣコンバータ１の起動後の最初の出力信号Ｓ４の立ち下がりエッジを検出すると、その検出以降、出力信号Ｓ４の信号レベルに関わらずＬレベル固定の出力信号Ｓ５を出力する。
【００４３】
アンド回路３３には、制御信号ＳＧ１とデジタル信号Ｄ１ａとが入力される。このアンド回路３３は、制御信号ＳＧ１とデジタル信号Ｄ１ａとを論理積演算した結果を持つ出力信号Ｓ６をＦＦ回路３４のクロック端子に出力する。
【００４４】
ＦＦ回路３４の入力端子には、グランドが接続されている。ＦＦ回路３４の出力端子Ｑから出力信号Ｓ７がオア回路３５に出力される。このＦＦ回路３４は、ＤＣ−ＤＣコンバータ１の起動時に出力信号Ｓ５がＨレベルになるとプリセットされ、Ｈレベルの出力信号Ｓ７を出力する。また、ＦＦ回路３４は、出力信号Ｓ６の立ち上がりエッジに同期して、入力端子に入力されている信号と同じレベル、つまりグランドレベル（Ｌレベル）を持つ出力信号Ｓ７を出力する。
【００４５】
オア回路３５には、カウンタ回路２０からのデジタル信号Ｄ１と、ＦＦ回路３４の出力信号Ｓ７とが入力される。このオア回路３５は、デジタル信号Ｄ１と出力信号Ｓ７とを論理和演算した結果を持つ上記デジタル信号Ｄ１ａを生成し、そのデジタル信号Ｄ１ａをＤ／Ａ変換器４０及びアンド回路３３に出力する。例えば、オア回路３５は、Ｈレベルの出力信号Ｓ７を入力するときには、デジタル信号Ｄ１の信号レベルに関わらず、Ｈレベル固定のデジタル信号Ｄ１ａを出力する。また、オア回路３５は、Ｌレベルの出力信号Ｓ７を入力するときには、デジタル信号Ｄ１と同等の信号レベルを有するデジタル信号Ｄ１ａを出力する。なお、このデジタル信号Ｄ１ａは、Ｄ／Ａ変換器４０に入力されるデジタル信号（カウント値）の最下位ビットになる。すなわち、初期値設定回路３０から出力されるデジタル信号Ｄ１ａ及びカウンタ回路２０から出力されるデジタル信号Ｄ２〜Ｄ４は、デジタル信号Ｄ１ａ，Ｄ２，Ｄ３，Ｄ４の順で最下位ビットから最上位ビットになる、４ビットのカウント値になっている。
【００４６】
Ｄ／Ａ変換器４０は、入力される上記４ビットのデジタル信号Ｄ１ａ，Ｄ２，Ｄ３，Ｄ４をアナログ信号であるソフトスタート電圧Ｖｓに変換する。具体的には、Ｄ／Ａ変換器４０は、カウンタ回路２０が制御信号ＳＧ１の立ち上がりエッジを検出してカウント値をカウントアップする毎に、ソフトスタート電圧Ｖｓの電圧値を段階的に上昇させる。より具体的には、Ｄ／Ａ変換器４０は、デジタル信号Ｄ１ａ，Ｄ２，Ｄ３，Ｄ４が４ビットである場合には、それらデジタル信号Ｄ１ａ，Ｄ２〜Ｄ４に応じて、当該Ｄ／Ａ変換器４０の設定範囲内の最小電圧値（０Ｖよりも高い電圧値）から１５段階で最大電圧値に達するようにソフトスタート電圧Ｖｓの電圧値を段階的に上昇させる。例えば、Ｄ／Ａ変換器４０は、４ビットのデジタル信号Ｄ１ａ，Ｄ２〜Ｄ４を、直列に接続された１６個の抵抗によって１６段階に抵抗分圧されたソフトスタート電圧Ｖｓに変換する。そして、Ｄ／Ａ変換器４０は、カウンタ回路２０がカウント値を「１１１１」までカウントアップし、そのカウンタ回路２０からＨレベルの完了信号Ｓｃを入力すると、そのときのソフトスタート電圧Ｖｓを維持するようになっている。この維持されたソフトスタート電圧Ｖｓは、上記基準電圧Ｖｒよりも高い電圧値に設定されている。
【００４７】
なお、本実施形態において、ＤＣ−ＤＣコンバータ１は電源及び電源装置の一例、出力トランジスタＴ１はスイッチ回路の一例、ソフトスタート電圧Ｖｓは参照電圧の一例、初期値設定回路３０は設定回路の一例、制御信号ＳＧ１は第１信号の一例である。
【００４８】
次に、ＤＣ−ＤＣコンバータ１の起動時の動作について図４に従って説明する。なお、図４において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
【００４９】
図４に示す時刻ｔ１において、ＤＣ−ＤＣコンバータ１が起動し入力電圧Ｖｉの供給が開始されると、初期値設定回路３０内のインバータ回路３１は、Ｌレベルの制御信号ＳＧ１に応答して、Ｈレベル（入力電圧Ｖｉレベル）の出力信号Ｓ４を出力する。このＨレベルの出力信号Ｓ４に応答して、信号生成回路３２からＨレベルの出力信号Ｓ５が出力される。このＨレベルの出力信号Ｓ５に応答して、ＦＦ回路３４がプリセットされ、ＦＦ回路３４からＨレベルの出力信号Ｓ７が出力される。すると、オア回路３５からＨレベルのデジタル信号Ｄ１ａが出力される。
【００５０】
このとき、具体的には入力電圧Ｖｉの供給開始時には、Ｄ／Ａ変換器４０から０Ｖのソフトスタート電圧Ｖｓが出力されているため、ＤＣ−ＤＣコンバータ１の動作が停止した状態、つまり出力トランジスタＴ１がスイッチングしていない状態である。このときの制御信号ＳＧ１の信号レベルはＬレベルに維持されている。このため、入力電圧Ｖｉの供給開始後に制御信号ＳＧ１の立ち上がりエッジが発生せず、カウンタ回路２０から「００００」となるデジタル信号Ｄ１〜Ｄ４が出力される。したがって、オア回路３５には、Ｌレベルのデジタル信号Ｄ１と、上記Ｈレベルの出力信号Ｓ７とが入力される。そして、上述したように、オア回路３５からＨレベルのデジタル信号Ｄ１ａが出力される。すなわち、初期値設定回路３０によって、Ｌレベルのデジタル信号Ｄ１がＨレベルのデジタル信号Ｄ１ａに置き換えられる。換言すると、初期値設定回路３０によって、Ｄ／Ａ変換器４０に入力されるデジタル信号（カウント値）の最下位ビットが「１」に設定される。これにより、Ｄ／Ａ変換器４０に入力されるデジタル信号Ｄ１ａ，Ｄ２，Ｄ３，Ｄ４（カウント値）が「０００１」になり、Ｄ／Ａ変換器４０の設定範囲内の最小電圧値であるソフトスタート電圧ＶｓがＤ／Ａ変換器４０から比較器１０に出力される。
【００５１】
すると、上記最小電圧値（初期値設定回路３０によって設定された初期値）のソフトスタート電圧Ｖｓと帰還電圧ＶＦＢとの比較結果に応じて、ＤＣ−ＤＣコンバータ１の動作（具体的には、出力トランジスタＴ１のスイッチング動作）が開始される。すなわち、ソフトスタート電圧Ｖｓと帰還電圧ＶＦＢとの比較結果に応じて、出力トランジスタＴ１をオンオフ制御する制御信号ＳＧ１の信号レベルがＬレベルからＨレベルに遷移する（時刻ｔ２）。このスイッチング周波数を有する制御信号ＳＧ１の立ち上がりエッジに応答して、カウンタ回路２０は、カウント値であるデジタル信号Ｄ１〜Ｄ４を「００００」から「０００１」にカウントアップする。
【００５２】
このとき、上記制御信号ＳＧ１のＬレベルからＨレベルへの遷移に応答して、インバータ回路３１の出力信号Ｓ４がＨレベルからＬレベルに遷移する。すると、この出力信号Ｓ４の立ち下がりエッジに応答して、信号生成回路３２からＬレベル固定の出力信号Ｓ５が出力され続ける。このため、ＦＦ回路３４のプリセット端子ＰＲにＬレベルの出力信号Ｓ５が入力され続けるため、ＦＦ回路３４は時刻ｔ２以降プリセットされない。また、時刻ｔ２において、アンド回路３３には、Ｈレベルの制御信号ＳＧ１と、Ｈレベルのデジタル信号Ｄ１ａとが入力される。このため、アンド回路３３の出力信号Ｓ６がＬレベルからＨレベルに遷移され、その出力信号Ｓ６の立ち上がりエッジに応答してＦＦ回路３４からＬレベル（グランドレベル）の出力信号Ｓ７が出力される。これ以降、ＦＦ回路３４はプリセットされないため、ＦＦ回路３４の出力信号Ｓ７はＬレベルに維持される。これにより、オア回路３５からは、デジタル信号Ｄ１と同等の信号レベルを有するデジタル信号Ｄ１ａが出力されることになる。換言すると、ソフトスタート回路４のクロック信号となる制御信号ＳＧ１の最初の立ち上がりエッジに応答して、初期値設定回路３０の動作が停止され、初期値設定回路３０によるソフトスタート電圧Ｖｓの初期値の設定が解除される。このため、カウンタ回路２０のカウント値（デジタル信号Ｄ１〜Ｄ４）がそのままデジタル信号Ｄ１ａ，Ｄ２〜Ｄ４としてＤ／Ａ変換器４０に入力されることになる。したがって、上記時刻ｔ２では、「０００１」のデジタル信号Ｄ１ａ，Ｄ２〜Ｄ４がＤ／Ａ変換器４０に入力され、そのＤ／Ａ変換器４０の設定範囲内の最小電圧値であるソフトスタート電圧ＶｓがＤ／Ａ変換器４０から比較器１０に出力される。
【００５３】
その後、カウンタ回路２０は、制御信号ＳＧ１の立ち上がりエッジを検出する毎に、デジタル信号Ｄ１〜Ｄ４（カウント値）を「００１０」、「００１１」、…、「１１１１」と「０００１」ずつカウントアップしていく。そのカウントアップされたデジタル信号Ｄ１〜Ｄ４（Ｄ１ａ，Ｄ２〜Ｄ４）に応じて、Ｄ／Ａ変換器４０は、ソフトスタート電圧Ｖｓの電圧値を順次１段階ずつ上昇させる。これにより、電圧値が段階的に上昇するソフトスタート電圧Ｖｓが比較器１０に供給され、そのソフトスタート電圧Ｖｓと帰還電圧ＶＦＢとの比較動作によって出力電圧Ｖｏの電圧値が徐々に上昇される。そして、デジタル信号Ｄ１〜Ｄ４が「１１１１」までカウントアップされると、基準電圧Ｖｒよりも高いソフトスタート電圧Ｖｓが比較器１０に出力される。また、このとき、Ｈレベルの完了信号Ｓｃが生成され、そのＨレベルの完了信号Ｓｃに応答してスイッチＳＷ１がオフされる。これにより、カウンタ回路２０への制御信号ＳＧ１の供給が停止される。
【００５４】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）出力トランジスタＴ１のスイッチング周波数に基づいて、電圧値が段階的に上昇するソフトスタート電圧Ｖｓを生成するようにした。これにより、ソフトスタート用に発振器を設ける必要がないため、回路規模の増大を抑制することができる。
【００５５】
（２）ところで、出力トランジスタＴ１をオンオフ制御する制御信号ＳＧ１をソフトスタートのクロック信号として利用した場合には、制御部３とソフトスタート回路４との間にループが形成されることに起因して、入力電圧Ｖｉの供給開始時に以下の問題が生じる。詳述すると、入力電圧Ｖｉの供給開始後、ソフトスタート回路４にスイッチング周波数を有する制御信号ＳＧ１（具体的には、制御信号ＳＧ１の立ち上がりエッジ）が入力されることにより、Ｄ／Ａ変換器４０から最小電圧値のソフトスタート電圧Ｖｓが出力される。そして、そのソフトスタート電圧Ｖｓと帰還電圧ＶＦＢとの比較動作によって、ＤＣ−ＤＣコンバータ１の動作（出力トランジスタＴ１のスイッチング動作）が開始される。しかし、制御信号ＳＧ１を単純にカウンタ回路２０に入力した場合、つまり初期値設定回路３０がない場合には、入力電圧Ｖｉの供給開始後、カウンタ回路２０のカウント値（デジタル信号Ｄ１〜Ｄ４）が「００００」になるため、Ｄ／Ａ変換器４０から０Ｖのソフトスタート電圧Ｖｓが出力されてしまう。この０Ｖのソフトスタート電圧Ｖｓでは、ＤＣ−ＤＣコンバータ１の動作が開始されず、制御信号ＳＧ１がＬレベルに維持された状態となるため、スイッチング周波数を有する制御信号ＳＧ１が生成されない。このため、初期値設定回路３０がない場合には、ＤＣ−ＤＣコンバータ１の動作を開始させることができない。
【００５６】
これに対し、本実施形態では、ＤＣ−ＤＣコンバータ１の起動時におけるソフトスタート電圧Ｖｓの初期値を０Ｖよりも高い電圧値に設定する初期値設定回路３０を設けるようにした。これにより、入力電圧Ｖｉの供給開始後に、初期値設定回路３０で設定されたソフトスタート電圧Ｖｓの初期値によってＤＣ−ＤＣコンバータ１の動作（出力トランジスタＴ１のスイッチング動作）を開始させることができる。
【００５７】
（３）スイッチング周波数を有する制御信号ＳＧ１の最初の立ち上がりエッジに応答して、初期値設定回路３０によるソフトスタート電圧Ｖｓの初期値の設定を解除するようにした。すなわち、ＤＣ−ＤＣコンバータ１の動作開始によってスイッチング周波数を有する制御信号ＳＧ１が生成されると、直ちに初期値設定回路３０の動作を停止するようにした。これにより、ＤＣ−ＤＣコンバータ１の動作開始後には、初期値設定回路３０によって設定された初期値の影響を受けずに、ソフトスタート電圧Ｖｓの電圧値を段階的に上昇させることができる。すなわち、ＤＣ−ＤＣコンバータ１の動作開始後には、制御信号ＳＧ１の立ち上がりエッジを検出する毎に、ソフトスタート電圧Ｖｓの電圧値を順次１段階ずつ上昇させることができる。
【００５８】
（４）ソフトスタート電圧Ｖｓの初期値をＤ／Ａ変換器４０の設定範囲内の最小電圧値に設定するようにした。すなわち、ＤＣ−ＤＣコンバータ１の起動時にＤ／Ａ変換器４０に入力されるカウント値を「１」（１０進数）に設定するようにした。これによれば、ＤＣ−ＤＣコンバータ１の動作開始前のソフトスタート電圧Ｖｓと、制御信号ＳＧ１の最初の立ち上がりエッジに応答して生成されたソフトスタート電圧Ｖｓとが同じ電圧値になる。このため、ＤＣ−ＤＣコンバータ１の動作開始前後におけるソフトスタート電圧Ｖｓの電圧変動を抑制することができる。
【００５９】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ＤＣ−ＤＣコンバータ１の起動時にＤ／Ａ変換器４０に入力されるカウント値を「１」に設定するようにしたが、これに限らず、例えば上記カウント値を「２」以上に設定してもよい。
【００６０】
・上記実施形態では、制御信号ＳＧ１の最初の立ち上がりエッジに応答して初期値設定回路３０によるソフトスタート電圧Ｖｓの初期値設定を解除するようにした。これに限らず、例えば上記初期値設定の解除を省略するようにしてもよい。すなわち、例えばスイッチング周波数を有する制御信号ＳＧ１が生成された後も、初期値設定回路３０において、デジタル信号Ｄ１の信号レベルに関わらずに、Ｈレベル固定のデジタル信号Ｄ１ａを生成するようにしてもよい。この場合であっても、ソフトスタート電圧Ｖｓの電圧値を均等に上昇させることはできないが、その電圧値を段階的に上昇させることができる。
【００６１】
・上記実施形態では、ソフトスタート回路４のカウンタ回路２０及び初期値設定回路３０に制御信号ＳＧ１を供給するようにしたが、出力トランジスタＴ１のスイッチング周波数（ＤＣ−ＤＣコンバータ１の発振周波数）を有する信号であれば特に限定されない。例えば比較器１０の出力信号Ｓ１やモノマルチ回路１１の出力信号Ｓ２をカウンタ回路２０及び初期値設定回路３０に供給するようにしてもよい。また、出力トランジスタＴ１とダイオードＤｉとの間のノードＬＸの電圧をカウンタ回路２０及び初期値設定回路３０に供給するようにしてもよい。
【００６２】
・上記実施形態では、比較器１０の非反転入力端子にソフトスタート電圧Ｖｓ及び基準電圧Ｖｒを供給するようにした。これに限らず、例えば基準電圧Ｖｒの供給を省略するようにしてもよい。この場合には、カウンタ回路２０のカウント値（デジタル信号Ｄ１〜Ｄ４）が「１１１１」になったときのソフトスタート電圧Ｖｓの電圧値を、出力電圧Ｖｏの目標電圧に応じて設定するようにすればよい。
【００６３】
・上記実施形態では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した分圧電圧を帰還電圧ＶＦＢとした。これに限らず、例えば出力電圧Ｖｏそのものを帰還電圧ＶＦＢとしてもよい。
【００６４】
・上記実施形態では、出力トランジスタＴ１（スイッチ回路）の一例としてＰチャネルＭＯＳトランジスタを開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。
【００６５】
・上記実施形態における基準電圧Ｖｒを制御回路５の外部で生成するようにしてもよい。すなわち、基準電源Ｅ１を制御回路５の外部に設けるようにしてもよい。
・上記実施形態における帰還電圧ＶＦＢを制御回路５の外部で生成するようにしてもよい。すなわち、抵抗Ｒ１，Ｒ２を制御回路５の外部に設けるようにしてもよい。
【００６６】
・上記実施形態における出力トランジスタＴ１を制御回路５に含めるようにしてもよい。また、コンバータ部２を制御回路５に含めるようにしてもよい。
・上記実施形態では、非同期整流方式のＤＣ−ＤＣコンバータに具体化したが、同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。
【００６７】
・上記実施形態では、降圧型のＤＣ−ＤＣコンバータに具体化したが、例えば昇圧型のＤＣ−ＤＣコンバータや昇降圧型のＤＣ−ＤＣコンバータに具体化してもよい。
・上記実施形態では、オン時間固定型のＤＣ−ＤＣコンバータ１に具体化したが、オフ時間固定型のＤＣ−ＤＣコンバータに具体化してもよい。
【００６８】
・上記実施形態では、モノマルチ回路１１を用いた自励方式のＤＣ−ＤＣコンバータに具体化したが、例えばヒステリシスコンパレータを用いた自励方式のＤＣ−ＤＣコンバータに具体化してもよい。また、出力電圧Ｖｏと基準電圧とをコンパレータで常に比較し、リップル成分により出力電圧Ｖｏが基準電圧を横切る場合に出力トランジスタＴ１をスイッチングすることで出力電圧Ｖｏを制御する、いわゆるコンパレータ方式のＤＣ−ＤＣコンバータに具体化してもよい。
【符号の説明】
【００６９】
１  ＤＣ−ＤＣコンバータ
２  コンバータ部
３  制御部
４  ソフトスタート回路
５  制御回路
１０  比較器
２０  カウンタ回路
３０  初期値設定回路
４０  デジタルアナログ変換器
【図１】
2014072953.tif 000003
【図２】
2014072953.tif 000004
【図３】
2014072953.tif 000005
【図４】
2014072953.tif 000006