(57)【要約】【課題】より小さな可変比を持つ可変容量素子に対して寄生抵抗による特性劣化を抑制しながら広いインピーダンス変化に対応可能にする。【解決手段】一端が信号線路１１に他端がグランド１２に接続された、インピーダンス整合を要する第１の回路ブロック（インピーダンス整合対象回路２）に接続されるインピーダンス整合回路３であって、容量が可変の第１の容量性素子Ｃｔと第１のインダクタンスを有する第１の誘導性素子Ｌａとが直列接続された第１の回路と、第２のインダクタンスを有する第２の誘導性素子ＬｂとスイッチＳＷとが直列接続された第２の回路とが並列に接続された第２の回路ブロックを有し、一端を第１の回路ブロックの信号線路に、他端を第１の回路ブロックのグランドに接続することによって構成される。【選択図】図１
2014072593.tif 000002
【特許請求の範囲】
【請求項１】
一端が信号線路に他端がグランドに接続された、インピーダンス整合を要する第１の回路ブロックに接続されるインピーダンス整合回路であって、
容量が可変の第１の容量性素子と第１のインダクタンスを有する第１の誘導性素子とが直列接続された第１の回路と、第２のインダクタンスを有する第２の誘導性素子とスイッチとが直列接続された第２の回路とが並列に接続された第２の回路ブロックを有し、一端を前記第１の回路ブロックの前記信号線路に、他端を前記第１の回路ブロックの前記グランドに接続して構成されることを特徴とするインピーダンス整合回路。
【請求項２】
前記第１の回路ブロックの入力インピーダンスが誘導性か容量性かを判断し、誘導性の場合に前記スイッチをオフの状態に設定し、容量性の場合にオンの状態に設定し、前記第１の誘導性素子と前記第１の容量性素子との間に印加される電圧を制御する制御部
を有することを特徴とする請求項１記載のインピーダンス整合回路。
【請求項３】
前記第２の誘導性素子に、前記第２の誘導性素子とはインダクタンスが異なる第３の誘導性素子を並列に接続し、
前記制御部は、
前記スイッチを介して前記第１の回路に接続される前記第２または第３の誘導性素子を切り換えることを特徴とする請求項４記載のインピーダンス整合回路。
【請求項４】
アンテナと、
前記アンテナの直近に配置され、前記アンテナの信号線路とグランドとの間に接続され、容量が可変の第１の容量性素子と第１の容量を持つ第１の誘導性素子とが直列接続された第１の回路と、第２の容量を持つ第２の誘導性素子とスイッチとが直列接続された第２の回路とが、並列に接続されてなるインピーダンス整合回路と、
前記アンテナの入力インピーダンスが誘導性か容量性かを判断し、誘導性の場合に前記スイッチをオフの状態に設定し、容量性の場合にオンの状態に設定して前記第１の誘導性素子と前記第１の容量性素子との間に印加される電圧を制御する制御部と、
を有することを特徴とするアンテナシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンス整合を要する、例えば、携帯無線機等のアンテナに接続して好適な、インピーダンス整合回路およびアンテナシステムに関する。
【背景技術】
【０００２】
携帯電話等の無線通信を行う電子機器は、例えば、特許文献１，２，３に開示されているように、アンテナと送受信回路との間にインピーダンス整合回路が配置される。インピーダンス整合回路を配置することにより、送受信回路からアンテナを見た際のインピーダンスが送受信回路側のインピーダンスと合う（整合する）ように設定され、通常、５０Ω近傍に整合されることが多い。
【０００３】
特許文献１には、無線機等で一般的に用いられるインピーダンス整合回路が開示されている。特許文献１の図３には、アンテナと送受信回路の間に誘導性素子（インダクタ）が直列に接続され、誘導性素子の前後に容量素子（キャパシタ）が並列に接続され、グランドに接地されたΠ型のインピーダンス整合回路が例示されている。
【０００４】
ところで、携帯電話では、使用中、アンテナが人体や他の携帯機器等に近接するため、自由空間に置かれた状態と異なりアンテナインピーダンスが変化し、送受信回路との間でインピーダンスの不整合が生じアンテナ特性が変化する。アンテナの特性変化とはアンテナの効率の劣化をいい、反射係数の変化、或いはゲインの劣化により発生する。反射係数が変化すると、アンテナの特性が変化するだけにとどまらず、送受信帯域の通過域損失も大幅に増加する。そのため、人体等の周囲環境により生じた不整合をインピーダンス整合回路により補償し、アンテナ特性の劣化を抑制する必要がある。
【０００５】
しかしながら、人体等周囲の環境影響によって変動したアンテナインピーダンスの不整合は、固定値をとる素子を組合せた回路では解消できない程度に大きい。そのため、インピーダンス整合回路を構成する各素子の容量を可変にし、変動したインピーダンスに柔軟に対応し、整合させる方法が採用されている。携帯電話機で商用利用される周波数では、実用的な可変誘導性素子が無いため、特許文献１の図１に開示されているように、バラクタダイオード等の可変容量素子が利用される。
【０００６】
インピーダンスの不整合度はＶＳＷＲ（Voltage Standing Wave
Ratio）で定量化されることが知られている。具体的には、ＶＳＷＲが１で反射係数が０になって完全な整合を表し、不整合度が増すことによりＶＳＷＲが１より大きくなる。人体等、環境の影響によりＶＳＷＲが最小となる周波数がシフトすればＶＳＷＲが劣化する。したがって、特許文献１の図１に示すインピーダンス整合回路によれば、使用する周波数でＶＳＷＲが最小となるように回路を構成する素子値を調整することができる。
【０００７】
現状、携帯無線機器に搭載できる小型かつ低損失（高Ｑ）の実用的な可変の誘導性素子は無いため、代わりに容量性素子を可変にしたインピーダンス整合回路が検討されている。特許文献２には、図１に、３つの可変容量素子を組み込んだインピーダンス整合回路が開示されている。特許文献２に開示された技術によれば、可変容量の可変比が２０〜２００以上に大きくできればアンテナインピーダンスが変化してスミスチャート上のどの領域に移動したとしてもインピーダンス整合が可能な回路になる。また、スミスチャート上の広い領域をカバーできることは、アンテナの形状や特性に依存しないことを意味し、どのようなアンテナにも適応できる汎用的なインピーダンス整合回路であるといえる。
【０００８】
しかしながら、バリキャップダイオードやＲＦ−ＣＭＯＳ、強誘電体バラクタといった可変容量素子で実用上利用できる可変比は１０以下であり、可変比が１０以下になると、スミスチャート上でカバーできる領域は挟まってしまう。また、バリキャップダイオードや強誘電体バラクタ等の可変容量素子について制御電圧を低電圧化すると可変比は一層小さくなり、例えば、３以下になる。このため、特許文献３では、例えば、有限の可変幅を持つ可変容量素子を用いて、リアクタンスおよびサセプタンスを無限大の範囲で変化させる回路を提案している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭５９−４３１３号公報
【特許文献２】特開２００８−３０６４２８号公報
【特許文献３】特開平９−７４３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献３に開示された技術は、理想素子としての特性についてのみ記載されており、容量性素子や誘導性素子に必ず存在する寄生抵抗成分が考慮されていない。すなわち、有限の可変幅を有する可変容量素子を用いてリアクタンスおよびサセプタンスを無限に変化させることができる、図１３に示すインピーダンス整合回路３０（特許文献３の図１）のアドミタンスＹ１は以下の（１）式で与えられる。
【００１１】
【数１】
2014072593.tif 000003
【００１２】
このため、Ｃｍｉｎ＜Ｃｖ＜Ｃｍａｘ（但し、Ｃｖは可変容量素子の容量（キャパシタンス）、Ｃｍｉｎはキャパシタンスの最小値、Ｃｍａｘはキャパシタンスの最大値）で変化する可変容量に対し、Ｌ１＝１／（ω２Ｃｍａｘ），Ｌ２＝１／（ω２Ｃｍｉｎ）となるように誘導性素子のインダクタンスＬ１とＬ２を設定する（但し、ωは角周波数）。そして、この回路を、インピーダンス整合を要する回路ブロックの信号線とグランドとの間に接続し、２つの可変容量素子の容量Ｃｖを同時に変化させた場合、例えば、図１４の特性図（容量Ｃｖに対するコンダクタンスＧ１およびサセプタンスＢ１の特性を示すグラフ）に示すように、コンダクタンスＧ１が０のままサセプタンスＢ１を無限に変化させることができ、抵抗による損失なしにインピーダンス整合を行うことができる。
【００１３】
しかしながら、実際の誘導性素子や容量性素子を用いて図１３に示す整合回路を実現しようとすると、各素子には寄生抵抗成分が必ず存在するため、例えば、図１５に示す等価回路のように動作する。但し、図１５において、Ｒ１とＲ２は、それぞれ誘導性素子と可変容量素子の寄生抵抗の総和である。このとき、図１３に示すインピーダンス整合回路３０のアドミタンスＹ２は以下の（２）式で与えられる。
【００１４】
【数２】
2014072593.tif 000004
【００１５】
このため、例えば、図１６の特性図に示すように、サセプタンスＢ２の変化範囲は可変容量素子の可変範囲内において、無限ではなくなり、Ｃｖ＝１／［ω（ωＬ１＋Ｒ１）］で最大値、Ｃｖ＝１／［ω（ωＬ２−Ｒ２）］で最小値をとる。代わって、コンダクタンスＧ２が、ＣｍｉｎおよびＣｍａｘ付近で非常に大きくなってしまう。ここで、コンダクタンスＧ２は、Ｃｍｉｎでの１／Ｒ２を極大値としてＣｍｉｎから離れるに従って減衰する成分と、Ｃｍａｘでの１／Ｒ１を極大値としてＣｍａｘから離れるに従って減衰する成分との和になるため、ＣｍｉｎとＣｍａｘとの差が小さい。つまり、可変比が小さいほど容量可変域全体にわたってコンダクタンスＧ２が大きくなり、信号線とグランド間の抵抗成分が小さくなっていく。サセプタンス値は大きく減少してしまうものの依然可変容量のみと比較して大きな変化量は保たれていて、インピーダンス整合のとりやすさには寄与できるが、信号線とグランドとの間に小さい抵抗が存在すると、その小さな抵抗からグランドへと流れる信号が多くなるため、信号伝達効率が低下する。
【００１６】
さらに、Ｌ１とＬ２の設定条件から、周波数が低いほど大きなインダクタンスが要求されるので、誘導性素子内部の導体長が長くなるため、寄生抵抗の増加がより顕著になり、特性劣化を引き起こす。
【００１７】
本発明は上記した課題を解決するためになされたものであり、より小さな可変比を持つ可変容量素子に対して寄生抵抗による特性劣化を抑制しながら広いインピーダンス変化に対応可能な、インピーダンス整合回路およびアンテナシステムを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記した課題を解決するために本発明の第１の観点に係るインピーダンス整合回路は、一端が信号線路に他端がグランドに接続された、インピーダンス整合を要する第１の回路ブロックに接続されるインピーダンス整合回路であって、容量が可変の第１の容量性素子と第１のインダクタンスを有する第１の誘導性素子とが直列接続された第１の回路と、第２のインダクタンスを有する第２の誘導性素子とスイッチとが直列接続された第２の回路とが並列に接続された第２の回路ブロックを有し、一端を前記第１の回路ブロックの前記信号線路に、他端を前記第１の回路ブロックの前記グランドに接続して構成されることを特徴とする。
【００１９】
本発明において、前記第１の回路ブロックの入力インピーダンスが誘導性か容量性かを判断し、誘導性の場合に前記スイッチをオフの状態に設定し、容量性の場合にオンの状態に設定し、前記第１の誘導性素子と前記第１の容量性素子との間に印加される電圧を制御する制御部と、を有することを特徴とする。
【００２０】
本発明において、前記第２の誘導性素子に、前記第２の誘導性素子とはインダクタンスが異なる第３の誘導性素子を並列に接続し、前記制御部は、前記スイッチを介して前記第１の回路に接続される前記第２または第３の誘導性素子を切り換えることを特徴とする。
【００２１】
本発明の第２の観点に係るアンテナシステムは、アンテナと、前記アンテナの直近に配置され、前記アンテナの信号線路とグランドとの間に接続され、容量が可変の第１の容量性素子と第１の容量を持つ第１の誘導性素子とが直列接続された第１の回路と、第２の容量を持つ第２の誘導性素子とスイッチとが直列接続された第２の回路とが、並列に接続されてなるインピーダンス整合回路と、前記アンテナの入力インピーダンスが誘導性か容量性かを判断し、誘導性の場合に前記スイッチをオフの状態に設定し、容量性の場合にオンの状態に設定して前記第１の誘導性素子と前記第１の容量性素子との間に印加される電圧を制御する制御部と、を有することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、より小さな可変比を持つ可変容量素子に対して寄生抵抗による特性劣化を抑制しながら広いインピーダンス変化に対応可能な、インピーダンス整合回路およびアンテナシステムを提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態に係るインピーダンス整合回路の回路構成を示す図である。
【図２】図１の可変容量素子のキャパシタンスに対するコンダクタンスおよびサセプタンスの特性を示す図である。
【図３】図２に示す特性を用いたインピーダンス整合回路である。
【図４】図１３に示す特性を用いた比較例としてのインピーダンス整合回路である。
【図５】図３のインピーダンス整合回路のスミスチャート上での動作を示す図である。
【図６】図３のインピーダンス整合回路のＶＳＷＲ特性を示す図である。
【図７】図３のインピーダンス整合回路の整合利得特性を示す図である。
【図８】図４のインピーダンス整合回路のスミスチャート上での動作を示す図である。
【図９】図４のインピーダンス整合回路のＶＳＷＲ特性を示す図である。
【図１０】図４のインピーダンス整合回路の整合利得特性を示す図である。
【図１１】本発明の実施例１に係るインピーダンス整合回路の回路構成を示す図である。
【図１２】本発明の実施例２に係るインピーダンス整合回路の回路構成を示す図である。
【図１３】従来のインピーダンス整合回路の一例を示す図である。
【図１４】図１３の可変容量素子のキャパシタンスに対するコンダクタンスおよびサセプタンスの理想特性を示す図である。
【図１５】図１３のインピーダンス整合回路の等価回路を示す図である。
【図１６】図１５の可変容量素子のキャパシタンスに対するコンダクタンスおよびサセプタンスの特性を示す図である。
【図１７】図１のインピーダンス整合回路の等価回路を示す図である。
【発明を実施するための形態】
【００２４】
（実施形態の構成）
以下、添付図面を参照して本発明を実施するための実施の形態（以下、単に本実施形態という）について詳細に説明する。
【００２５】
図１は、本実施形態に係るインピーダンス整合回路３の回路構成を示す図である。図１３に示す従来のインピーダンス整合回路３０との構成上の差異は、一方の誘導性素子と直列に接続されている可変容量性素子に変わってスイッチＳＷが接続されたことにある。
【００２６】
すなわち、図１に示すように、本実施形態に係るインピーダンス整合回路３は、容量Ｃｔ０がＣｍｉｎ＜Ｃｔ０＜Ｃｍａｘで可変の第１の容量性素子Ｃｔと第１のインダクタンスＬａ０を有する第１の誘導性素子Ｌａとが直列接続された第１の回路と、第２のインダクタンスＬｂ０を有する第２の誘導性素子ＬｂとスイッチＳＷが直列接続された第２の回路とが並列に接続された回路ブロック（第２の回路ブロック）を有する。なお、このインピーダンス整合回路３は、後述するように、一端が信号線路に、他端がグランドに接続された、インピーダンス整合を要するインピーダンス整合対象回路（第１の回路ブロック）に接続される。
【００２７】
上記構成は寄生抵抗を考慮すると、例えば、図１７に示す等価回路のように動作する。図１７において、１／［ω（ωＬａ０＋Ｒａ）］が可変容量素子の最大容量値Ｃｍａｘより小さくなるように第１の誘導性素子Ｌａ０を設定する、つまりＬａ０を（１／（ωＣｍａｘ）−Ｒａ）／ωより小さく設定することで、寄生抵抗によるコンダクタンスの急増を抑えることかできる。Ｒａは、第1の回路ブロックの誘導性素子Ｌａの寄生抵抗値と可変容量素子Ｃｔの寄生抵抗値の総和である。また、ここで設定されたＬａ０は従来技術のＬ１＝１／（ω２Ｃｍａｘ）より小さくすることができ，誘導性素子内部の導体長も短くなることで、同じＱ値を持つ誘導性素子であれば寄生抵抗も小さくできる。
【００２８】
一方、第２の誘導性素子Ｌｂは、スイッチＳＷがオフ時のサセプタンスを負の方向へシフトさせる役割を持ち、インダクタンスＬｂ０が小さいほど大きくシフトさせることができる。そのため、コンダクタンスを増加させることなくサセプタンス領域を変えることができる。スイッチＳＷがオフのとき、図１に示すインピーダンス整合回路３のアドミタンスＹ３は図１７（ａ）のように動作し、以下の（３）式で与えられる。
【００２９】
【数３】
2014072593.tif 000005
【００３０】
一方、スイッチＳＷがオンのときのアドミタンスＹ４は図１７（ｂ）のように動作し、以下の演算式（４）で与えられる。Ｒｂは、第２の回路ブロックの誘導性素子の寄生抵抗値とスイッチＳＷの寄生抵抗値の総和である。
【００３１】
【数４】
2014072593.tif 000006
【００３２】
図２に、可変容量性素子のキャパシタンスＣｔ０に対するコンダクタンスおよびサセプタンスの特性を示す。但し、Ｇ３，Ｂ３は、スイッチＳＷオフ時、Ｂ４，Ｇ４は、スイッチＳＷオン時の、それぞれ、コンダクタンスおよびサセプタンスである。この特性図に示されるように、Ｃｔ０の可変域において、スイッチＳＷのオンオフでサセプタンス可変域を大きく保ったまま、コンダクタンスの増加を防ぐことができている。このインピーダンス整合回路３を使用することにより、インピーダンス整合対象回路が誘導性であればスイッチＳＷをオフしてキャパシタンスが大きくなるように制御し、容量性であればスイッチＳＷをオンにしてキャパシタンスが小さくなるように制御する。
【００３３】
（実施形態の性能評価）
ここで、本実施形態に係るインピーダンス整合回路３の性能評価結果について説明する。インピーダンス整合が必要なインピーダンス整合対象回路２の信号線１１とグランド１２との間に本実施形態に係るインピーダンス整合回路３を接続した評価回路１００を図３に、従来のインピーダンス整合回路３０（図１３）を接続した比較回路２００を図４にそれぞれ示してある。
【００３４】
評価回路１００（図３）、比較回路２００（図４）ともに、Ｃｍｉｎ＝１．５［ｐＦ］、Ｃｍａｘ＝３．０［ｐＦ］の可変容量（可変比２）の容量性素子Ｃｔを使用するものとする。そして、比較回路２００は、周波数８００［ＭＨｚ］でＣｍｉｎおよびＣｍａｘの条件から、１３．１［ｎＨ］のインダクタンスを持つ誘導性素子Ｌ３、２６．４［ｎＨ］のインダクタンスを持つ誘導性素子Ｌ４、評価回路１００では、７［ｎＨ］のインダクタンスを持つ誘導性素子Ｌａ、４．５［ｎＨ］のインダクタンスを持つ誘導性素子Ｌｂを設定する。また、ＬａのインダクタンスはＬ３のインダクタンスより小さくて良く、Ｌｂのインダクタンスは状況に応じて適宜設定する。各誘導性素子のＱ値はいずれもＱ＝３５とし、ＳＷの挿入損失を０．１ｄＢとした。
【００３５】
評価回路１００に対する整合後の反射係数Γｉｎ、ＶＳＷＲ特性、および整合利得特性を、それぞれ、図５、図６、図７にそれぞれ示す。図５〜図７において、いずれも上段は容量性負荷ΓＬ＝−０．５−ｊ０．４の場合、下段は、誘導性負荷ΓＬ＝０．２＋ｊ０．５の場合である。ここで、Ｇｍは、出力インピーダンスが基準インピーダンスＺ０＝５０［Ω］である系に、図３および図４に示すインピーダンス整合回路３を接続したときと、インピーダンス整合回路３無しで接続した場合のトランスデューサ・ゲインの比を示す整合利得である。このＧｍは、Ｓパラメータとインピーダンス整合回路３のアドミタンスＹを用い、以下の（５）〜（７）式で計算される。
【００３６】
【数５】
2014072593.tif 000007
【００３７】
同様に、比較回路２００に対する整合後の反射係数Γｉｎ、ＶＳＷＲ、およびマッチング・ゲインＧｍを、それぞれ、図８、図９、図１０にそれぞれ示す。図８〜図１０において、いずれも上段は容量性負荷ΓＬ＝−０．５−ｊ０．４の場合、下段は、誘導性負荷ΓＬ＝０．２＋ｊ０．５の場合である。結果は一例であるが、接続する系のＶＳＷＲを改善し、評価回路１００によれば、容量性負荷の場合はＳＷをオン、誘導性負荷の場合はＳＷをオフにすることで、比較回路２００に比べて不整合損失を改善することができる。また、容量変化に対してＧｍやＶＳＷＲは緩やかに変化するため、制御が容易になる。
【００３８】
（実施形態の効果）
上記した本実施形態に係るインピーダンス整合回路３は、一端が信号線路１１に他端がグランド１２に接続された、インピーダンス整合を要する第１の回路ブロック（インピーダンス整合対象回路２）に接続される。そして、容量Ｃｔ０が可変の第１の容量性素子Ｃｔと第１のインダクタンスＬａ０を有する第１の誘導性素子Ｌａとが直列接続された第１の回路と、第２のインダクタンスＬｂ０を有する第２の誘導性素子ＬｂとスイッチＳＷとが直列接続された第２の回路とが並列に接続された第２の回路ブロックを有する。そして、一端を第１の回路ブロックの信号線路１１に、他端を第１の回路ブロックのグランド１２に接続することによって構成される。
【００３９】
本実施形態に係るインピーダンス整合回路３によれば、Ｒａを第１の回路の寄生抵抗の総和として、１／［ω（ωＬａ０＋Ｒａ）］を可変容量素子の最大容量値Ｃｍａｘより小さくなるように、つまりＬａ０を（１／（ωＣｍａｘ）−Ｒａ）／ωより小さくなるように第１の誘導性素子Ｌａを設定することで、寄生抵抗によるコンダクタンスの急増を抑えることかできる。また、従来のＬ１＝１／（ω２Ｃｍａｘ）のときと比べて、インダクタンスＬａ０を小さくすることができ、誘導性素子内部の導体長も短くなるので、同じＱ値を持つ誘導性素子であれば寄生抵抗も小さくなる。また、第２の誘導性素子Ｌｂは、スイッチＳＷがオフ時のサセプタンスを負の方向へシフトさせる役割を持ち、インダクタンスＬｂ０が小さいほど大きくシフトさせることができる。そのため、コンダクタンスを増加させることなくサセプタンス領域を変えることができる。
【００４０】
また、特性図（図２）に示されるように、スイッチＳＷのオンオフでサセプタンス可変域を大きく保ったまま、コンダクタンスの増加を防ぐことができる。このインピーダンス整合回路３を使用することにより、インピーダンス整合対象回路が誘導性であればスイッチＳＷをオフしてキャパシタンスが大きくなるように制御し、容量性であればスイッチＳＷをオンにしてキャパシタンスが小さくなるように制御することで、より小さな可変比を持つ可変容量素子に対して寄生抵抗による特性劣化を抑制しながら広いインピーダンス変化に対応が可能なインピーダンス整合回路３を提供することができる。
【００４１】
（実施例１）
次に、図１１を参照して実施例１に係るアンテナシステム１０Ａについて説明する。実施例１では、図１に示すインピーダンス整合回路３をアンテナ１直近に配置してアンテナシステム１０Ａを構築する。実施例１では、アンテナ１とインピーダンス整合回路３を見た入力インピーダンスが誘導性か容量性かを判断し、ＬａとＣｔとの間に印加される電圧を制御する制御部４を付加した。制御部４は、容量性であればインピーダンス整合回路３を構成するスイッチＳＷをオンにしてキャパシタンスが小さくなるように、誘導性であればスイッチＳＷをオフにしてキャパシタンスが大きくなるように強誘電体バラクタやバリキャップの電圧を制御する。このとき、その制御回路がインピーダンス整合回路３へ影響を及ぼさないように配慮した。すなわち、特性に影響を与えない容量を持つキャパシタＣ０を、誘導性素子と可変容量性素子との間に挿入し、インピーダンス整合回路へ不要な電流が流れないようにした。さらに、高い抵抗値を有する抵抗Ｒ０を制御部４と第１の回路ブロックとの間に介することで信号が制御回路側へ流れ出ないようにする構成をとっている。
【００４２】
制御部４は、ソフトウェアで実現してもハードウエアで実現してもよく、いずれの場合も、入力インピーダンスが容量性か誘導性か判断するための機能ブロック４ａと、その判断結果にしたがいスイッチＳＷを設定するための機能ブロック４ｂと、インピーダンス整合回路３を構成する可変容量素子に印加される電圧を制御する電圧設定のための機能ブロック４ｃとを含む。
【００４３】
上記構成によれば、アンテナ１の直近に配置された図１に示すインピーダンス整合回路３と、第１の回路ブロック（アンテナ１とインピーダンス整合回路３）の入力インピーダンスが誘導性か容量性かを判断し、誘導性の場合にスイッチＳＷをオフの状態に設定し、容量性の場合にオンの状態に設定し、第１の誘導性素子（インピーダンス整合回路３のＬａ）と第１の可変容量性素子（インピーダンス整合回路３のＣｔ）との間に印加される電圧を制御する制御部４とにより、シンプルな構成でアクティブ・インピーダンス整合と低コスト化を実現する、例えば、携帯電話用無線モジュール等のアンテナシステム１０Ａを提供することができる。
【００４４】
（実施例２）
図１２を参照しながら実施例２に係るアンテナシステム１０Ｂについて説明する。図１２において、図１１に示す実施例１との構成上の差異は、インピーダンス整合回路３を構成する誘導性素子ＬｂとＬｃを並列に接続し、スイッチＳＷで切り替える構成にしたことである。更に、制御部４に、外部から帯域選択を行うための機能ブロック４ｄが付加される。
【００４５】
上記構成によれば、第２の誘導性素子（Ｌｂ）に、第２の誘導性素子とはインダクタンスが異なる第３の誘導性素子（Ｌｃ）を並列に接続し、このとき、制御部４は、スイッチＳＷを介して第１の回路（アンテナ１）に接続される第２または第３の誘導性素子（ＬｂまたはＬｃ）を切り換える構成とすることで、帯域選択の指定に伴うスイッチＳＷ切替えによって２つの周波数帯域への対応が可能であり、更に、並列に接続される誘導性素子の数を増やせば、より多くの周波数帯域への対応も可能である。したがって、実施例２によれば、図１１に示す実施例１が持つ効果に加え、柔軟性、拡張性に富んだアンテナシステム１０Ｂを構築することができる。
【００４６】
以上、本発明の好ましい実施形態について詳述したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されないことは言うまでもない。上記実施形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。またその様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４７】
１…アンテナ、２…インピーダンス整合対象回路、３…インピーダンス整合回路、４…制御部、１０Ａ，１０Ｂ…アンテナシステム、１１…信号線路、１２…グランド、１００…評価回路、２００…比較回路、Ｃｔ…第１の可変容量素子、Ｌａ…第１の誘導性素子、Ｌｂ…第２の誘導性素子、Ｌｃ…第３の誘導性素子、ＳＷ…スイッチ、Ｒ０…抵抗。
【図１】
2014072593.tif 000008
【図２】
2014072593.tif 000009
【図３】
2014072593.tif 000010
【図４】
2014072593.tif 000011
【図５】
2014072593.tif 000012
【図６】
2014072593.tif 000013
【図７】
2014072593.tif 000014
【図８】
2014072593.tif 000015
【図９】
2014072593.tif 000016
【図１０】
2014072593.tif 000017
【図１１】
2014072593.tif 000018
【図１２】
2014072593.tif 000019
【図１３】
2014072593.tif 000020
【図１４】
2014072593.tif 000021
【図１５】
2014072593.tif 000022
【図１６】
2014072593.tif 000023
【図１７】
2014072593.tif 000024
【手続補正書】
【提出日】平成25年2月13日(2013.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
前記第２の誘導性素子に、前記第２の誘導性素子とはインダクタンスが異なる第３の誘導性素子を並列に接続し、
前記制御部は、
前記スイッチを介して前記第１の回路に接続される前記第２または第３の誘導性素子を切り換えることを特徴とする請求項２記載のインピーダンス整合回路。