(57)【要約】【課題】パッケージ内に配置されたダイの信号を測定可能とする測定機器を埋め込んだ第２インターポーザを用意しつつ、量産時には、第２インターポーザを除去可能とする。【解決手段】バンプ２２を介してダイ１２の下面のパッドが第２インターポーザ６２の上面のパッドに合う。測定機器５０が第２インターポーザ６２に埋め込まれ、導電路６２を介してバンプ２２と電気的に接続される。第２インターポーザ６２を第１インターポーザ６０上に取り付けて、バンプ２２を介して、インターポーザ６２の下面のパッドを第１インターポーザ６０の上面のパッドに合わせる。第１インターポーザ６０を回路基板１８に取り付けて、バンプ２２を介して、インターポーザ６０の下面のパッドを回路基板１８の上面のパッドに結合する。【選択図】図９
2014062925.tif 000002
【特許請求の範囲】
【請求項１】
ダイと、
少なくとも１つの第１電極を有する回路基板と、
上記ダイ及び上記回路基板の間に設けられ、上記回路基板の上記第１電極に電気的に接続された少なくとも１つの第１導電路を有する第１インターポーザと、
測定機器が埋め込まれ、上記ダイ及び上記第１インターポーザの間に挿入され、上記ダイを上記第１インターポーザの上記第１導電路に電気的に接続すると共に上記埋め込み測定機器に電気的に接続された少なくとも１つの第１導電路を有する第２半導体インターポーザとを具え、
上記回路基板は、インタフェース・ポートに電気的に接続された少なくとも１つの第２電極を有し、
上記第１インターポーザは、上記埋め込み測定機器を上記回路基板の第２電極に電気的に接続する少なくとも１つの第２導電路を有し、
上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する信号測定装置。
【請求項２】
上記第２インターポーザの上記導電路の物理的配置が、上記測定機器が必要ないときに、上記ダイを上記第１インターポーザ上に直接設けることを可能にするものであることを特徴とする請求項１記載の信号測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、マルチ・チップ・モジュールの如くパッケージ内に配置されるダイの信号を測定する試験測定に関し、特に、ダイからの信号を外部の試験測定機器に供給すると共に、外部の試験測定機器からの信号をダイに供給する信号測定装置に関する。
【背景技術】
【０００２】
サブミクロンＣＭＯＳ技術が進むにつれ、集積回路の設計は、より複雑となり、システムが単一チップに益々なってきている。以前は、オシロスコープ、スペクトラム・アナライザなどの標準試験測定機器でアクセス可能であったシステム相互接続（即ち、信号ライン）では最早観測できなくなってきている。シリコン素子の設計や動作が適切であることを検証するために、先進のＢＩＳＴ（Built-In Self-Test：組み込み自己テスト）やＤＦＭ（Design For Manufacturing：製造用設計）／ＤＦＴ（Design For Test：テスト用設計）アプリケーションが要求されている。ロジックビジョン（米国オレゴン州ウイルソンビルのメンタ・グラフィック・コーポレーションの一部）などのいくつかの企業が、埋め込みテストＩＰ（Intellectual Property）を提供することにより、かかる課題の解決法を積極的に提案している。しかし、この解決法では、内部のチップ信号ラインからの信号や、内部のチップ信号ラインへの信号や、外部試験測定機器からの信号を取り出せないという問題を解決できない。
【０００３】
上述と同時に、信号の速度及び密度により、パッケージ製造業者は、セラミック及びシリコン・キャリア基板を伴うＭＣＭ（Multi-Chip Module：マルチ・チップ・モジュール）の如き先進の技術を使うようになってきている。ＭＣＭは、いくつかのダイ又は裸のＩＣ（集積回路）をＤＵＴ（被測定装置）として組み込むことができる。図１は、従来のＭＣＭ１０の拡大斜視図である。図において、各素子の寸法は同じでない点に留意されたい。ＤＵＴである２つのダイ１２及び１４は、セラミックで作られたモジュール基板１６の上面に設けられ、これらダイは、モジュール基板１６内の１つ以上の導電路（点線で示す）を介して互いに接続される。これら導電路は、ＤＵＴ１２及び１４用の信号を転送できるようにスルー・ホールにより接続された表面トレース又は埋め込みトレースでもよい。セラミック基板１６の下面は、複数の電極（又はパッド）２０を有するＥＣＢ（食刻回路基板）１８の上面に設けられるので、セラミック基板１６の導電路がバンプ２２を介して回路基板１８の対応電極２０に電気的に接続される。これら電極２０は、ＭＣＭパッケージの接点又はピンに電気的に接続される。ダイ１２及び１４の上にある特別なカバー２３は、しばしばグラブ（glob）と呼ばれる液体を硬化したもの（hardened liquid）である。他の標準カバーとしては、パッケージにエポキシ樹脂で接着された単一ＩＣカバー、又は、モジュールにエポキシ樹脂で接着されたか、ボルト固定されたか、ネジ締めされたマルチ・チップ・モジュール・カバーでもよい。
【０００４】
図１に示す上述の構成により、システムの重要な部分を単一のパッケージに一緒にすることができる。これは、単一の評価及び観察において、先進のＣＭＯＳ設計に見られるのと同じ問題を生じる。今日まで、パッケージ集積化の観察容易性の課題が解決されなかった。
【０００５】
ＪＴＡＧアーキテクチャが、ＩＥＥＥ標準１１４９．１−１９９０により標準テスト・アクセス・ポート及バウンダリ・スキャン・アーキテクチャとして標準化されている。図２は、ＪＴＡＧアーキテクチャを用いる従来のＩＣ３０の簡略化したブロック図を示す。ＩＣ３０は、ＩＣ本来の機能ブロック３２と、ＩＣ本来の機能ブロック３２の端子及び各コンタクト「Ｉ／Ｏピン」の間に夫々挿入された「ピン・テスト」ブロック３４と、コンタクト「テスト・データ入力」及び「テスト・データ出力」の間に夫々接続されたテスト・ロジック・ブロック３６及び３８と、コンタクトである「テスト・クロック」、「テスト・リセット」及び「テスト・モード選択」に接続されたテスト・アクセス・ポート制御器４０とを具えている。コンタクト「テスト・データ入力」及び「テスト・データ出力」は、「ピン・テスト」ブロック３４の最下位側に接続されている。ＩＣ３０の通常動作において、「ピン・テスト」ブロック３４の各々は、コンタクト「Ｉ／Ｏピン」をＩＣ本来の機能ブロック３２に接続するので、ブロック３６〜４０が動作しない。ＢＳＴ（Boundary Scan Test：バウンダリ・スキャン・テスト）モードにおいて、コンタクト「テスト・モード選択」からの信号により制御されるテスト・アクセス・ポート制御器４０の制御により、コンタクト「テスト・データ入力」のテスト・データは、「ピン・テスト」ブロック３４を介してＩＣ本来の機能ブロック３２の選択された端子に供給され、ＩＣ本来の機能ブロック３２の選択された端子からの出力は、「ピン・テスト」ブロック３４を介してコンタクト「テスト・データ出力」に供給される。しかし、このテスト・モードは、プログラムするのが困難であり、熟練したテスト技術者が必要である。さらに、ＤＵＴとしてのＩＣ３０は、テスト・ロジック・ブロック及びテスト・アクセス・ポート制御器の如きテスト回路を含まなければならない。最近、ＪＴＡＧアーキテクチャは、バウンダリ・スキャン・テスト・モードのみではなくコミュニケーション方法も用いている。よって、「ピン・テスト」ブロック３４の制御により、ＩＣ本来の機能ブロック３２の所望端子の信号をコンタクト「テスト・データ出力」からＩＣ３０の外部回路に供給できる。この方法において、コンタクト「テスト・データ出力」は、ＪＴＡＧインタフェース・ポートとして機能する。
【０００６】
図１に示すＭＣＭ１０にＪＴＡＧアーキテクチャを適用することにより、回路基板１８の複数の特定電極４２は、信号経路を介してダイ１４の特定端子に接続され、更に、ＪＴＡＧインタフェース・ポートにも接続される。これは、図において、簡単で一般的なインタフェースとして示し、「ＪＴＡＧ又は他のインタフェース・ポート」と名付ける。ＪＴＡＧインプリメンテーションは、接続の１つ以上の物理的経路を要する。図２に示す従来技術において、ＪＴＡＧを採用するのに５つの余分なピンを要することが一般的である。この点を複雑にしないため、図１は、簡略化されている。ＪＴＡＧインタフェース・ポートの代わりに、他の適切なインタフェース・ポートを用いてもよいことが当業者には理解できよう。したがって、ダイ１２及び１４の所望信号をＪＴＡＧインタフェース・ポートから読み取ることができる。ＪＴＡＧアーキテクチャをインプリメンテーションしているので、ダイ１２及び１４は、テスト回路を含まなければならない。さらに、単一のダイ及びマルチ・チップ・モジュールにシステムを集積化すると、システム信号の観察及びアクセスが困難になる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−３５７５１号公報
【特許文献２】特開２００１−３０５１８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、これら信号をモジュールの外に導き、その信号を従来の試験測定機器により測定する内部チップ信号測定装置が望まれていると共に、かかる装置が刺激信号をＤＵＴに供給できるようにすることも望まれている。更に、所望ならば、製造コストを低減するために、量産において、測定機器を除去可能なことが望ましい。
【課題を解決するための手段】
【０００９】
本発明の概念は、次の通りである。
（１）ダイと；少なくとも１つの第１電極を有する回路基板と；上記ダイ及び上記回路基板の間に設けられ、上記回路基板の第１電極に電気的に接続された少なくとも１つの導電路を有する第１インターポーザと；測定機器が埋め込まれ、上記ダイ及び上記第１インターポーザの間に挿入され、上記ダイを上記第１インターポーザの第１導電路に電気的に接続する少なくとも１つの第１導電路を有し、上記第１導電路が上記埋め込み測定機器に電気的に接続された第２半導体インターポーザとを具え；上記回路基板は、インタフェース・ポートに電気的に接続された少なくとも１つの第２電極を有し；上記第１インターポーザは、上記埋め込み測定機器を上記回路基板の第２電極に電気的に接続する少なくとも１つの第２導電路を有し；上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する装置。
（２）上記第２半導体インターポーザがシリコン・キャリア基板であり、上記シリコン・キャリア基板の導電路がスルー・シリコン・ビアである概念１の装置。
（３）上記測定機器が必要ないときに、上記第２インターポーザの導電路の物理的配置により、上記ダイを上記第１インターポーザに直接設けることができる概念１の装置。
（４）上記測定機器が複数であり、上記第２インターポーザの第１導電路の大多数が複数の上記測定機器に個別に電気的に接続される概念１の装置。
（５）上記第２半導体インターポーザに埋め込まれたメモリ又はプログラマブル・ロジック回路を更に具えた概念１の装置。
【００１０】
本発明は、パッケージ内に配置された装置を提供し、この装置は、ダイと、少なくとも１つの第１電極を有する回路基板と、ダイ及び回路基板の間に設けられた第１インターポーザとを具える。第１インターポーザは、ダイを回路基板の第１電極に電気的に接続する少なくとも１つの第１導電路を含む。測定機器は、第１及び第１インターポーザの間に挿入された第２半導体インターポーザに埋め込まれる。第２半導体インターポーザは、ダイを第１インターポーザの第１導電路に電気的に接続する少なくとも１つの第１導電路を含む。第２インターポーザの第１導電路は、埋め込み測定機器に電気的に接続される。回路基板は、ＪＴＡＧインタフェース・ポートの如きインタフェース・ポートに電気的に接続された少なくとも１つの第２電極を含んでいる。第１インターポーザは、埋め込み測定機器を回路基板の第２電極に電気的に接続する少なくとも１つの第２導電路を含んでいる。埋め込み測定機器を介してダイ及びインタフェース・ポートの間で信号が伝送される。例えば、ダイの信号に関連する信号を測定するために、外部測定機器がインタフェース・ポートからの埋め込み測定機器の出力信号を読み出すことができる。埋め込み測定機器から、又は埋め込み測定機器を介して外部から刺激信号をダイに供給してもよい。第２シリコン・キャリア基板の導電路は、スルー・シリコン・ビア（through-silicon-via）を含んでもよい。１つ以上の第１導電路を埋め込み測定機器に選択的に接続するために、クロスポイント・スイッチを半導体基板に埋め込んでもよい。メモリ又はプログラマブル・ロジック回路、若しくはこれらの両方を半導体基板に埋め込んでもよい。
【００１１】
本発明の目的、利点、その他の新規な特徴は、添付図を参照したいかの説明から明らかになろう。
【図面の簡単な説明】
【００１２】
【図１】従来のマルチ・チップ・モジュールの拡大斜視図である。
【図２】ＪＴＡＧアーキテクチャを用いた従来の集積回路の簡略化したブロック図である。
【図３】本発明による内部チップ信号測定装置の第１実施例の拡大斜視図である。
【図４】本発明による内部チップ信号測定装置の第２実施例の拡大斜視図である。
【図５】本発明による内部チップ信号測定装置の第３実施例の拡大斜視図である。
【図６】本発明による内部チップ信号測定装置の第４実施例の拡大斜視図である。
【図７】本発明による内部チップ信号測定装置の第５実施例の拡大斜視図である。
【図８】本発明による内部チップ信号測定装置の第６実施例の拡大斜視図である。
【図９】本発明による内部チップ信号測定装置の第７実施例の拡大斜視図である。
【発明を実施するための形態】
【００１３】
本発明の実施例を以下に詳細に説明するが、複数の図の同じ参照符号は、同様な素子を示す。図３は本発明による内部チップ信号測定装置の第１実施例の拡大斜視図であるが、各要素のスケールは同じではない。図１に示す従来技術と同様に、ＤＵＴである２つのダイ１２及び１４が絶縁モジュール基板１６の上面に取り付けられ（マウントされ）、これらダイ１２及び１４は、１つ以上の導電路、又は絶縁基板１６内の金属被覆スルー・ホール（点線で示す）を介して互いに接続される。絶縁基板１６は、セラミック基板でもよく、任意所望数のダイをセラミック基板１６上に取り付けてもよい。しかし、本発明によれば、チップ形式の測定機器４４をセラミック基板１６上に取り付け、２つのダイ１２及び１４の間で信号路に電気的に接続されるので、測定機器４４は、ダイ１２及び１４の信号を検出でき、刺激信号の如き信号をダイ１２及び１４に供給できる。測定機器４４は、測定機器及び／又は信号発生機能を有してもよい点に留意されたい。多数のダイをセラミック基板１６上に取り付けるので、これはマルチ・チップ・モジュール（ＭＣＭ）と呼ばれる。よって、セラミック基板１６上のチップ形式の測定機器４４を「ＭＣＭ上の測定機器」と呼んでもよい。
【００１４】
セラミック基板１６の下面がＥＣＢ（食刻回路基板）１８の上面に設けられる。回路基板１８は、複数の電極（パッド）２０を含むので、セラミック基板１６の導電路がバンプ２２を介して回路基板１８の対応する電極２０に電気的に接続される。電極２０は、ＢＧＡパッケージの場合に半田パッドでもよく、ＬＧＡパッケージの場合に接点でもよい。バンプ２２は、ＢＧＡの場合に用いる半田ボールを示しており、異なるパッケージ相互接続技術においては他の接点機能であってもよい。これら電極２０は、ＭＣＭパッケージの接点又はピンに電気的に接続される。さらに、回路基板１８は、図２を参照して上述したＪＴＡＧインタフェース・ポートに電気的に接続された複数の特定電極４２を含む。図３では、これを簡単で一般化したインタフェースとして示し、「ＪＴＡＧ又は他のインタフェース・ポート」と記載する。ＪＴＡＧのインプリメンテーションには、上述した１つ以上の物理的な接続経路を用いる。これは、後述する図４〜９にも適用する。チップ形式の測定機器４４は、セラミック基板１６内の導電路及び対応するバンプ２２を介して、電極４２に電気的に結合される。したがって、チップ形式の測定機器４４は、ＪＴＡＧインタフェース・ポートに電気的に接続される。上述から理解できるように、ＪＴＡＧインタフェース・ポートの代わりに他の適切なインタフェース・ポートを用いることができる。ダイ１２及び１４を覆う特定種類のカバーは、しばしばグラブ（glob）と呼ばれる液体を硬化したもの（hardened liquid）である。他の標準カバーとしては、パッケージにエポキシ樹脂で接着された単一ＩＣカバー、又は、モジュールにエポキシ樹脂で接着されたか、ボルト固定されたか、ネジ締めされたマルチ・チップ・モジュール・カバーでもよい。
【００１５】
チップ形式の測定機器４４をセラミック基板１６上に取り付けるので、ＤＵＴであるダイ１２及び１４の信号がこれらダイから読み出すことができる。したがって、モジュールの処理済みデータを外部標準試験測定システム（信号源機能も有する）、若しくは蓄積又は追加分析用のコンピュータに送る前に、測定機器４４は、信号を取り込み、及び／又は刺激信号の如き信号を順次又は同時に供給して、分析及び情報管理を実行できる。外部システム又はコンピュータをＪＴＡＧインタフェース・ポートに電気的に接続する。ＭＣＭ上の測定機器４４は、ＪＴＡＧポートの如き標準インタフェースを介して外部の又はＭＣＭ外の分析システムとのインタフェースを行う点に留意されたい。１組の測定機器の制御器のバス信号により、又は標準インタフェースの利用により、チップ形式の測定機器４４の制御を達成できる。ＭＣＭ上の測定機器４４としてのロジック・アナライザへの信号供給は、セラミック基板１６内での関心のあるダイ信号又はＤＵＴ信号への直接接続により行う。通常のＭＣＭ機能に対しては、ＭＣＭ上の測定機器４４をオフにしてもよいし、又は製造の前に除去してもよい。ＤＵＴ１２又は１４とＭＣＭ上の測定機器４４との間の非常に短い接続により、高品位の測定が可能となる。
【００１６】
図４は、本発明による内部チップ信号測定装置の第２実施例の拡大斜視図であり、各要素のスケールは同じでない。この実施例は、図３の実施例と類似しているので、同じ参照符号が同様な要素を示し、異なる点のみ説明する。この実施例は、セラミック基板の代わりにシリコン・キャリア基板の如き半導体基板４８を用いる。したがって、測定機器５０は、シリコン基板４８に埋め込まれる。埋め込み測定機器５０は、図３のチップ形式の測定機器４４と同様に、測定機能及び／又は信号発生機能を具えてもよい。シリコン・キャリア基板４８内の信号路（点線で示す）は、図３に示す実施例と同じ機能を果たす。シリコン・キャリア基板４８は、食刻回路基板１８上に取り付けられるので、シリコン・キャリア基板４８内の導電路は、ＪＴＡＧインタフェース・ポート用の電極（パッド）４２を含む電極（パッド）２０に電気的に接続される。
【００１７】
図４に示すこの実施例において、シリコン・キャリアの独特な機能による利点は、基板４８に能動回路を配置できることである。この点に関し、ＭＣＭ上の測定機器全体（図３に示す）をシリコン・キャリア基板４８に埋め込むことができる。これによりスペースを節約できると共に、関心のある信号との接続が良好になる。
【００１８】
セラミックＭＣＭ上の測定機器のように、埋め込み測定機器５０は、ＪＴＡＧインタフェース・ポートの如き標準ポートを介して、ＭＣＭ外ロジック分析システムの如き外部試験測定機器とインタフェースする。測定機器５０又は外部試験測定機器からテスト制御信号を供給してもよい。
【００１９】
この実施例において、埋め込み測定機器５０をＲＴＬ（Register Transfer Language/Level）であるシリコン・キャリアで実現できる。ＲＴＬは、統合され、標準セル・ブロックとしてのシリコン・キャリアに設ける。ＭＣＭ上の測定機器５０を関心のある機能信号に接続することは、直接経路又はＲＴＬに合流して行う。上述の如く、テスト制御信号は、テスト・モード期間中、テスト・ポイント（又はクロスポイント）をロジック信号に接続する。埋め込みＭＣＭ測定機器５０は、通常のＭＣＭ機能の期間中にオフにしたり、製造前に除去されたりする。
【００２０】
図５は、本発明の別の実施例による拡大斜視図であり、要素のスケールは同じではなく、ダイ１４が除去されている。本実施例は、図４の実施例に類似しているので、同じ参照符号が同様な要素を示し、上述の実施例と異なる点のみ説明する。ダイ１２から信号を検出してダイ１２に信号を供給する他に、シリコン・キャリア基板４８は、ダイ(ＤＵＴ)パッドの全体の組を、基板４８に組み立てられたクロスポイント・スイッチ（マトリクス線５２で示す）に接続することができる。このクロスポイント・スイッチは、埋め込み測定機器５０との間の刺激ポイント及び感知ポイントの両方の経路を決めて、信号の観測能力を１０倍以上高める。すなわち、クロスポイント・スイッチ５２を用いて、ダイ１２から埋め込み測定機器５０への測定信号の経路を決めることができる。これは、逆方向にも作用する。すなわち、刺激信号は、クロスポイント・スイッチ５２を介して埋め込み測定機器５０からダイ１２へ進むことができる。これら２つの機能は、別々にも、又は、組合せても利用できる。多数の測定及び刺激の信号経路を同時に接続することができる。測定及び刺激の経路を同じにすることを妨げるものはなく、これはしばしば有用である。
【００２１】
図６は、本発明による更に別の実施例の拡大斜視図であり、要素のスケールが同じではなく、ダイ１４を取り除いてあるこの実施例は、図４の実施例と類似しているので、同じ参照符号が類似の要素を示し、異なる点のみ説明する。カストマ又は第三者が定義可能な特定の埋め込み測定機器機能を可能にするために、表面（図示せず）に取り付けられた追加のダイとして、又は基板自体の一部として（基幹ＩＣ技術による）、メモリ５４又はプログラマブル・ロジック回路５６、若しくはこれらの両方をシリコン・キャリア基板４８に追加できる。埋め込み測定機器５０、埋め込みメモリ５４及び埋め込みプログラマブル・ロジック回路５６は、電気的に互いに接続されており、必要に応じて更に電極４２にも接続される。この実施例を要約すれば、メモリ及びプログラマブル・ロジック回路を独立に用いてもよいし、互いに作用するように用いてもよい。さらに、測定機器用制御器を埋め込んでもよい。埋め込み測定機器５０又は埋め込み測定機器用制御器をプログラマブル・ロジック回路５６の内部に配置してもよい。メモリ５４は、埋め込み測定機器の任意の実施における資源にできる。メモリ５４は、１つ以上の測定結果又は１つ以上の刺激を蓄積するのに有用である。
【００２２】
図７は、本発明による別の実施例の拡大斜視図であり、エレメンタリのスケールが同じではない。この実施例は、図３の実施例と類似しているので、同じ参照符号が類似の要素を示し、異なる点のみを説明する。図３及び図７の実施例の違いは、図３の実施例がマルチ・チップ・モジュールに適用されるが、図７の実施例はシングル・チップ・モジュールに適用される。
【００２３】
図８は、本発明による別の実施例の拡大斜視図であり、要素のスケールが同じではない。この実施例は図４の実施例に類似しているので、同じ参照符号が類似の要素を示し、相違点のみを説明する。図４及び図７の実施例の相違点は、図４の実施例がマルチ・チップ・モジュールに適用されるのに対し、図７の実施例はシングル・チップ・モジュールに適用される。
【００２４】
図７及び図８に示す実施例において、試験機器（ＭＣＭ上の試験機器４４又は埋め込み試験機器５０）が取り付けられたＭＣＭ（セラミック又はシリコン・キャリア・ベース）をカストマに提供した後に、カストマは、内部信号を分析するために、ＤＵＴであるダイをテストＭＣＭ上に取り付けることができる。測定機器４４又は５０のいずれかへの直接接続によって、又はＤＵＴから測定機器４４又は５０への内部信号の供給により、分析又はデータ管理のために、カストマのＤＵＴが内部信号状態又は値を測定機器４４又は５０に供給する。次に、測定機器は、ＪＴＡＧインタフェース・ポートの如き標準ポートを介して、外部標準試験測定システム（図示せず）と通信を行う。
【００２５】
図９は、本発明による内部チップ信号測定装置の実施例の分解斜視図である。この実施例は、図８の実施例と多少類似であるので、同じ参照符号が類似の要素を示す。この実施例は、Ｃ４技術（Controlled Collapse Chip Connection technology）に適する。これは、ターゲットＤＵＴのＣ４バンプのＸＹ位置における予め設計したＣ４パッド対のためである。
【００２６】
ＤＵＴであるダイ又は裸のＩＣ１２は、その底部側の所定位置に電極又はパッド２５及び２７を有する。追加のパッド２７を用いて、測定機器用制御器５１との通信を行う。これは、後述する。ダイ１２は、必要に応じて、カバー２３により被覆されている。第１インターポーザ６０は、所定位置に信号路６７を有するパッケージ基板であり、電極又はパッドが信号路６７の両端に設けられる。よって、これらパッドは、パッケージ・インターポーザ６０の上面及び下面の両方に設けられる。第２半導体インターポーザ６２は、所定位置に信号路６４を有するシリコン・キャリア基板である。信号路６４は、ＴＳＶ（Through-Silicon Via：スルー・シリコン・ビア）でもよい。電極又はパッドをＴＳＶ６４の両端に設け、これらパッドを第２シリコン・インターポーザ６２の上面及び下面の両方に設ける。図４及び図８の示す実施例と同様に、測定機器５０をシリコン基板６２に埋め込む。この実施例において、測定機器５０を各ＴＳＶ６４に設けるので、測定機器５０は、ＴＳＶ６４で信号を検出し、又はＴＳＶ６４を介して刺激信号をダイ１２に供給する。さらに、測定機器用制御器５１をシリコン基板６２に埋め込んで、埋め込み測定機器５０を制御し、測定機器５０からの出力信号を受ける（測定機器及び制御器の間に１つの信号路のみを示すが、別の測定機器を制御器により制御してもよい）。第１インターポーザ６０は、測定機器用制御器５１用の専用信号路として付加信号路６５を有する。食刻回路基板１８は、信号路６７と合わせて所定位置にパッド又は電極２０と、埋め込み測定機器用制御器５１の信号路６５用のパッド４２とを有する。パッド４２は、ＪＴＡＧインタフェース・ポート又は他の適切なインタフェース・ポートに電気的に接続される。ＤＵＴ１２自体がＪＴＡＧポート（パッド２７を代表する）を含むと、埋め込み測定機器用制御器５１がＴＳＶと作用するので、オプションとして制御器５１を介してＪＴＡＧコマンドをＤＵＴ１２のＪＴＡＧポートに送ってもよい。
【００２７】
このチップを組み立てると、ダイ１２が第２インターポーザ６２の上に取り付けられ、バンプ２２を介してダイ１２の下面のパッドが第２インターポーザ（シリコン・キャリア基板）６２の上面のパッドに合う。つぎに、第２インターポーザ６２を第１インターポーザ６０（パッケージ基板）上に取り付けて、バンプ２２を介して、インターポーザ６２の下面のパッドを第１インターポーザ６０の上面のパッドに合わせる。第１インターポーザ６０を回路基板１８に取り付けて、バンプ２２を介して、インターポーザ６０の下面のパッドを回路基板１８の上面のパッドに結合する。必要に応じて、組み立て工程は異なる順序でもよい。この場合、埋め込み測定機器用制御器５１の制御下で埋め込み測定機器５０によりダイ又はＤＵＴ１２の信号を分析又は処理する。測定機器５０のからの出力信号は、ＤＵＴ１２の信号を表し、埋め込み測定機器用制御器５１、テスト信号路６５、パッド４２及びＪＴＡＧインタフェース・ポートを介して、外部の試験測定機器又はコンピュータ（図示せず）に供給される。埋め込み測定機器用制御器５１の制御で、埋め込み測定機器５０からの刺激信号の如き信号をＤＵＴ１２に供給してもよい。ＤＵＴ１２をテストしない場合、第２インターポーザ６２は必要なく、ＤＵＴ１２を第１インターポーザ６０の上に直接取り付けてもよい。テスト・モードにて、第２インターポーザ６２がダイ１２及び第１インターポーザ（パッケージ基板）６０の間に挿入されていれば、パッケージの高さのみを変更する。
【００２８】
図９の実施例において、製品開発及びデバッギング段階の期間中に第２インターポーザ６２を用いることができるが、所望ならば、製造コストを低減するために、量産において、第２インターポーザ６２を除去できる。ＤＵＴ又はそのパッケージを再設計する必要がないので、テスト・インターポーザ６２を利用できるし、量産期間中には製造コスト低減のためにインターポーザ６２を除去できる。予め設計した埋め込み測定機器５０及び対応するパッド対をＣ４機能に応じて種々の形式に利用可能である。例えば、基準として既知の電流源を用いて電圧低下をモニタするために、パワー・パッド対をスルー・シリコン・ビアと高分解能アナログ・デジタル変換器で構成してもよい。これにより、バンプ毎の電源電流の流れを測定でき、電子移動の電流の流れのシミュレーションを検証でき、ＤＵＴでの予期せぬパワー・ドローの追跡を支援できる（たとえ、下になるパッケージが、全てのＣ４パワー・バンプを一緒に短くするパワー・プレーンを含んでいても）。
【００２９】
デジタル・パッド対は、ロジック・アナライザ機能へのスルー・シリコン・ビア及び高インピーダンス・タップで構成してもよい。アナログ・パッド対は、オシロスコープ機能（等化時間、又は短記録実時間）へのスルー・シリコン・ビア及び高インピーダンス・タップで構成してもよい。ＪＴＡＧパッド対は、ＤＵＴへのＪＴＡＧトラフィックをインタセプトしてもよく、全ての他のパッド対のテスト機能と通信するためにＪＴＡＧコマンドを局部的にインタセプトできるし、又はＤＵＴのＪＴＡＧ機能を実行するためにこれらコマンドをＤＵＴに渡せる。もちろん、他の機能をこれらパッド対に使用することも同様にできる。例えば、ＴＤＲ機能を追加して、パッケージ及び回路基板の相互接続問題をデバッギングできる。ＲＦ検知及び／又は発生、プロトコル・アウェア高速シリアル機能（アイ・ダイアグラム機能による）などに限られないがこれらを含む他の機能を追加することもできる。このアプローチの重要な利点は、ＤＵＴ及びそのパッケージ（ふたの高さを除く）が、テスト機能を含むことに影響されることがなく、テスト・インターポーザ自体を迅速に設計できる（ＤＵＴの必要性に応じて、パッド対が予め設計されており、且つ配置及び相互接続されていると仮定する）。これにより、システム・アーキテクチャ又はプログラム・スケールへの影響を最小として、デバッギング及びテスト機能をシステムに追加できる。他の重要な利点は、テスト範囲と製造コストとのトレード・オフをなくせることである。テスト範囲は、ＤＵＴのピン毎に適用するが、製造においてテスト・インターポーザをシステムから除去できるので、システム開発期間中にテスト機能を利用できることに製造コストの犠牲がない。
【００３０】
本発明の種々の実施例を図示し説明したが、本発明の要旨を逸脱することなく種々の変更変形が可能なことが当業者には理解できよう。この場合、スタック・ダイ技術を用いて、ワイヤ・ボンドＤＵＴのテストに図９のトポロジーを容易に適用できる。
【符号の説明】
【００３１】
１０  ＭＣＭ（マルチ・チップ・モジュール）
１２、１４  ダイ
１６  モジュール基板
１８  ＥＣＢ（食刻回路基板）
２０  電極（又はパッド）
２２  バンプ
２３  カバー
４２  電極
４４  測定機器
４８  シリコン基板
５０  測定機器
５１  測定機器用制御器
５２  クロスポイント・スイッチ
５４  メモリ
５６  プログラマブル・ロジック回路
６０  第１インターポーザ
６２  第２半導体インターポーザ
６４、６５、６７  信号路
【図１】
2014062925.tif 000003
【図２】
2014062925.tif 000004
【図３】
2014062925.tif 000005
【図４】
2014062925.tif 000006
【図５】
2014062925.tif 000007
【図６】
2014062925.tif 000008
【図７】
2014062925.tif 000009
【図８】
2014062925.tif 000010
【図９】
2014062925.tif 000011