(57)【要約】【課題】画像の明るさのばらつきが抑制される撮像装置とその製造方法を提供する。【解決手段】転送用トランジスタＴＴのゲート電極ＴＧＥとともに、ダミーゲート電極ＤＧＥ１が形成されている。ゲート電極ＴＧＥはＹ方向に延在するように形成されている。ダミーゲート電極ＤＧＥ１もＹ方向に延在するように形成されている。ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とは、Ｘ方向に距離を隔てられている。浮遊拡散領域ＦＤＲは、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とによって挟まれた素子形成領域の部分に形成されている。【選択図】図３
2014072485.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有する半導体基板と、
前記半導体基板に形成された素子分離絶縁膜によって規定され、第１素子形成領域を含む素子形成領域と、
前記第１素子形成領域において第１方向に延在するように形成された第１ゲート電極部を含む、前記素子形成領域に配置されたゲート電極部と、
前記第１ゲート電極部に対し前記第１方向と交差する第２方向に距離を隔てられて前記第１方向に延在し前記第１素子形成領域と前記素子分離絶縁膜との境界を覆うように形成された第１導電体部を含む、前記ゲート電極部となる膜と同じ膜から形成されて前記素子形成領域に対し所定の位置に配置された導電体部と、
前記第１ゲート電極部と前記第１導電体部とによって挟まれた前記第１素子形成領域の部分に形成された浮遊拡散領域を含む、前記素子形成領域の所定の部分に形成された不純物領域と
を備えた、撮像装置。
【請求項２】
前記導電体部は、
前記第１ゲート電極部と前記第１導電体部とによって挟まれた領域において、前記第１素子形成領域と前記素子分離絶縁膜との境界を覆うように配置され、前記第２方向に延在する第２導電体部と、
前記第１ゲート電極部と前記第１導電体部とによって挟まれた領域において、前記第２導電体部に対して前記第１方向に距離を隔てられて前記第２方向に延在し、前記第１素子形成領域と前記素子分離絶縁膜との境界を覆うように形成された第３導電体部と
を含む、請求項１記載の撮像装置。
【請求項３】
前記第２導電体部では、
前記第１ゲート電極部側の端部と前記第１ゲート電極部とは電気的に絶縁され、
前記第１導電体部側の端部と前記第１導電体部の一端とは、電気的に接続されるように繋がり、
前記第３導電体部では、
前記第１ゲート電極部側の端部と前記第１ゲート電極部とは電気的に絶縁され、
前記第１導電体部側の端部と前記第１導電体部の他端とは、電気的に接続されるように繋がっている、請求項２記載の撮像装置。
【請求項４】
前記第１ゲート電極部は第１ゲート電極本体を含み、
前記第２導電体部は第２導電体本体を含み、
前記第３導電体部は第３導電体本体を含み、
前記第２電極本体の前記第１ゲート電極部側の端部と前記第１ゲート電極本体とは、所定の隙間をもって隔てられ、
前記第３電極本体の前記第１ゲート電極部側の端部と前記第１ゲート電極本体とは、前記所定の隙間をもって隔てられ、
前記所定の隙間は、前記第１ゲート電極本体、前記第２導電体本体および前記第３導電体本体を覆うサイドウォール膜によって埋め込まれた、請求項３記載の撮像装置。
【請求項５】
前記第２導電体部では、
前記第１ゲート電極部側の端部と前記第１ゲート電極部の一端とは、電気的に接続されるように繋がり、
前記第１導電体部側の端部と前記第１導電体部の一端とは、電気的に接続されるように繋がり、
前記第３導電体部では、
前記第１ゲート電極部側の端部と前記第１ゲート電極部の他端とは、電気的に接続されるように繋がり、
前記第１導電体部側の端部と前記第１導電体部の他端とは、電気的に接続されるように繋がっている、請求項２記載の撮像装置。
【請求項６】
前記素子形成領域は、前記第１素子形成領域に対し、前記第１導電体部が配置されている側に距離を隔てられた第２素子形成領域を含み、
前記ゲート電極部は、前記第２素子形成領域において前記第１方向に延在するように形成された第２ゲート電極部を含み、
前記第１導電体部は、前記第２素子形成領域と前記素子分離絶縁膜との境界を覆うように形成され、
前記第１導電体部と前記第２ゲート電極部とによって挟まれた前記第２素子形成領域の部分に光電変換部が形成された、請求項１記載の撮像装置。
【請求項７】
前記導電体部は、
前記第１ゲート電極部と前記第１導電体部とによって挟まれた領域において、前記第１素子形成領域と前記素子分離絶縁膜との境界を覆うように配置され、前記第２方向に延在する第２導電体部と、
前記第１ゲート電極部と前記第１導電体部とによって挟まれた領域において、前記第２導電体部に対して前記第１方向に距離を隔てられて前記第２方向に延在し、前記第１素子形成領域と前記素子分離絶縁膜との境界を覆うように形成された第３導電体部と
を含み、
前記第２導電体部では、
前記第１ゲート電極部側の端部と前記第１ゲート電極部とは電気的に絶縁され、
前記第１導電体部側の端部と前記第１導電体部の一端とは、電気的に接続されるように繋がり、
前記第３導電体部では、
前記第１ゲート電極部側の端部と前記第１ゲート電極部とは電気的に絶縁され、
前記第１導電体部側の端部と前記第１導電体部の他端とは、電気的に接続されるように繋がっている、請求項６記載の撮像装置。
【請求項８】
前記第１ゲート電極部は第１ゲート電極本体を含み、
前記第２導電体部は第２導電体本体を含み、
前記第３導電体部は第３導電体本体を含み、
前記第２電極本体の前記第１ゲート電極部側の端部と前記第１ゲート電極本体とは、所定の隙間をもって隔てられ、
前記第３電極本体の前記第１ゲート電極部側の端部と前記第１ゲート電極本体とは、前記所定の隙間をもって隔てられ、
前記所定の隙間は、前記第１ゲート電極本体、前記第２導電体本体および前記第３導電体本体を覆うサイドウォール膜によって埋め込まれた、請求項７記載の撮像装置。
【請求項９】
前記導電体部は、前記第１ゲート電極部と前記第１導電体部とを電気的に接続する第２導電体部を含む、請求項１記載の撮像装置。
【請求項１０】
前記素子形成領域は、前記第１素子形成領域とは距離を隔てられた第３素子形成領域を含み、
前記ゲート電極部は、前記第３素子形成領域において前記第１方向に延在するように形成された第３ゲート電極部を含み、
前記導電体部は、前記第３ゲート電極部に対し前記第２方向に距離を隔てられて前記第１方向に延在し、前記第３素子形成領域と前記素子分離絶縁膜との境界を覆うように形成された第４導電体部を含み、
前記不純物領域は、前記第３ゲート電極部と前記第４導電体部とによって挟まれた前記第３素子形成領域の部分に形成され、前記浮遊拡散領域と電気的に接続されたソース・ドレイン領域を含む、請求項１記載の撮像装置。
【請求項１１】
前記導電体部は、
前記第３ゲート電極部と前記第４導電体部とによって挟まれた領域において、前記第３素子形成領域と前記素子分離絶縁膜との境界を覆うように配置され、前記第２方向に延在する第５導電体部と、
前記第３ゲート電極部と前記第４導電体部とによって挟まれた領域において、前記第５導電体部に対して前記第１方向に距離を隔てられて前記第２方向に延在し、前記第３素子形成領域と前記素子分離絶縁膜との境界を覆うように形成された第６導電体部と
を含む、請求項１０記載の撮像装置。
【請求項１２】
前記導電体部は
導電体本体と、
前記導電体本体を覆うサイドウォール膜と
を含み、
前記サイドウォール膜が前記素子形成領域と前記素子分離絶縁膜との境界を覆う部分を含む、請求項１０記載の撮像装置。
【請求項１３】
主表面を有する半導体基板と、
前記半導体基板に形成された素子分離絶縁膜によって規定され、互いに接するように配置された第１素子形成領域および第２素子形成領域と、
前記第１素子形成領域に配置され、第１方向に延在するように形成された第１ゲート電極部と、
前記第２素子形成領域に配置され、前記第１ゲート電極部とは前記第１方向と交差する第２方向に距離を隔てられて前記第１方向に延在するように形成された第２ゲート電極部と、
前記第１ゲート電極部と前記第２ゲート電極部とによって挟まれた領域において、前記第１ゲート電極部および前記第２ゲート電極部となる膜と同じ膜から形成されて前記第１素子形成領域と前記素子分離絶縁膜との境界および前記第２素子形成領域と前記素子分離絶縁膜との境界を覆うように配置され、前記第２方向に延在するように形成された第１導電体部と、
前記第１ゲート電極部と前記第２ゲート電極部とによって挟まれた領域において、前記第１導電体部に対して前記第１方向に距離を隔てられて前記第２方向に延在し、前記第１ゲート電極部および前記第２ゲート電極部となる膜と同じ膜から形成されて前記第１素子形成領域と前記素子分離絶縁膜との境界および前記第２素子形成領域と前記素子分離絶縁膜との境界を覆うように配置された第２導電体部と、
前記第１ゲート電極部、前記第２ゲート電極部、前記第１導電体部および前記第２導電体部によって囲まれた前記第１素子形成領域の部分および前記第２素子形成領域の部分に形成された不純物領域と
を備えた、撮像装置。
【請求項１４】
前記第１ゲート電極部は第１ゲート電極本体を含み、
前記第２ゲート電極部は第２ゲート電極本体を含み、
前記第１導電体部は第１導電体本体を含み、
前記第２導電体部は第２導電体本体を含み、
前記第１導電体本体の前記第１ゲート電極部側の端部と前記第１ゲート電極本体とは、所定の隙間をもって隔てられ、
前記第１導電体本体の前記第２ゲート電極部側の端部と前記第２ゲート電極本体とは、前記所定の隙間をもって隔てられ、
前記第２導電体本体の前記第１ゲート電極部側の端部と前記第１ゲート電極本体とは、前記所定の隙間をもって隔てられ、
前記第２導電体本体の前記第２ゲート電極部側の端部と前記第２ゲート電極本体とは、前記所定の隙間をもって隔てられ、
前記所定の隙間は、前記第１ゲート電極本体、前記第２ゲート電極本体、前記第１導電体本体および前記第２導電体本体を覆うサイドウォール膜によって埋め込まれた、請求項１３記載の撮像装置。
【請求項１５】
前記第１導電体部では、
前記第１ゲート電極部側の端部と前記第１ゲート電極部とは電気的に絶縁され、
前記第２ゲート電極部の端部と前記第２ゲート電極部の一端とは、電気的に接続されるように繋がり、
前記第２導電体部では、
前記第１ゲート電極部側の端部と前記第１ゲート電極部の他端とは、電気的に接続されるように繋がり、
前記第２ゲート電極部側の端部と前記第２ゲート電極部とは電気的に絶縁された、請求項１３記載の撮像装置。
【請求項１６】
前記第１ゲート電極部は第１ゲート電極本体を含み、
前記第２ゲート電極部は第２ゲート電極本体を含み、
前記第１導電体部は第１導電体本体を含み、
前記第２導電体部は第２導電体本体を含み、
前記第１導電体本体の前記第１ゲート電極部側の端部と前記第１ゲート電極本体とは、所定の隙間をもって隔てられ、
前記第２導電体本体の前記第２ゲート電極部側の端部と前記第２ゲート電極本体とは、前記所定の隙間をもって隔てられ、
前記所定の隙間は、前記第１ゲート電極本体、前記第２ゲート電極本体、前記第１導電体本体および前記第２導電体本体を覆うサイドウォール膜によって埋め込まれた、請求項１５記載の撮像装置。
【請求項１７】
半導体基板に素子分離絶縁膜を形成することにより、第１素子形成領域を含む素子形成領域を規定する工程と、
前記素子形成領域を覆うように導電膜を形成する工程と、
前記導電膜に所定の写真製版処理を施すことにより、前記第１素子形成領域において第１方向に延在する第１レジストパターンおよび前記第１レジストパターンに対して前記第１方向と交差する第２方向に距離を隔てられて前記第１方向に延在する第２レジストパターンを含む、レジストパターンを形成する工程と、
前記導電膜に対して、前記レジストパターンをマスクとするエッチング処理と所定の加工を施すことにより、前記第１レジストパターンに対応する第１ゲート電極部と、前記第２レジストパターンに対応する第１導電体部を含む導電体部とを形成する工程と、
前記第１ゲート電極部および前記導電体部をマスクとして、所定の導電型の不純物を注入することにより、前記第１ゲート電極部と前記第１導電体部とによって挟まれた前記第１素子形成領域の部分に浮遊拡散領域を形成する工程を含む、不純物領域を形成する工程と
を備えた、撮像装置の製造方法。
【請求項１８】
前記レジストパターンを形成する工程では、
前記第１レジストパターンと前記第２レジストパターンとによって挟まれた領域において、前記第２方向に延在する第３レジストパターンと、
前記第１レジストパターンと前記第２レジストパターンとによって挟まれた領域において、前記第３レジストパターンに対して前記第１方向に距離を隔てられて前記第２方向に延在する第４レジストパターンとが、前記第１レジストパターンおよび前記第２レジストパターンとともに形成され、
前記導電体部を形成する工程では、
前記第３レジストパターンに対応する第２導電体部と、
前記第４レジストパターンに対応する第３導電体部とが、前記第１ゲート電極部および前記第１導電体部とともに形成され、
前記不純物領域を形成する工程では、前記第１ゲート電極部と前記第１導電体部とによって挟まれるとともに、前記第２導電体部と前記第３導電体部とによって挟まれた前記第１素子形成領域の部分に前記浮遊拡散領域が形成される、請求項１７記載の撮像装置の製造方法。
【請求項１９】
半導体基板に素子分離絶縁膜を形成することにより、互いに接する第１素子形成領域および第２素子形成領域を規定する工程と、
前記第１素子形成領域および前記第２素子形成領域を覆うように導電膜を形成する工程と、
前記導電膜に所定の写真製版処理を施すことにより、前記第１素子形成領域において第１方向に延在する第１レジストパターン、前記第１レジストパターンとは前記第１方向と交差する第２方向に距離を隔てられて前記第２素子形成領域において前記第１方向に延在する第２レジストパターン、前記第１レジストパターンと前記第２レジストパターンとによって挟まれた領域において前記第２方向に延在する第３レジストパターン、および、前記第１レジストパターンと前記第２レジストパターンとによって挟まれた領域において、前記第３レジストパターンとは前記第１方向に距離を隔てられて前記第２方向に延在する第４レジストパターンを含む、レジストパターンを形成する工程と、
前記導電膜に対して、前記レジストパターンをマスクとするエッチング処理と所定の加工を施すことにより、前記第１レジストパターンに対応する第１ゲート電極部、前記第２レジストパターンに対応する第２ゲート電極部、前記第３レジストパターンに対応する第１導電体部、および、前記第４レジストパターンに対応する第２導電体部を形成する工程と、
前記第１ゲート電極部、前記第２ゲート電極部、前記第１導電体部および前記第２導電体部をマスクとして、所定の導電型の不純物を注入することにより、前記第１ゲート電極部と前記第２ゲート電極部とによって挟まれるとともに、前記第１導電体部と前記第２導電体部とによって挟まれた前記第１素子形成領域の部分および前記第２素子形成領域の部分に浮遊拡散領域を形成する工程と
を備えた、撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置およびその製造方法に関し、特に、浮遊拡散領域を備えた撮像装置に好適に利用できるものである。
【背景技術】
【０００２】
デジタルカメラ等には、たとえば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーを備えた撮像装置が適用されている。そのような撮像装置は、入射する光を電荷に変換するフォトダイオードが形成された画素部と、画素部によって変換された電荷を電気信号として処理等する周辺回路部とを備えている。
【０００３】
画素部では、フォトダイオードにおいて発生した電荷は、転送用トランジスタによって浮遊拡散領域へ転送される。転送された電荷は、周辺回路部において増幅用トランジスタによって電気信号に変換されて、画像信号として出力される。なお、撮像装置を開示した文献として、特許文献１、特許文献２および特許文献３がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２４９３７１号公報
【特許文献２】特開２００４−２７３７５９号公報
【特許文献３】特開２００７−２０１０１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の撮像装置では、フォトダイオードおよび浮遊拡散領域がそれぞれ形成される領域（活性領域または素子形成領域）は、素子分離絶縁膜によって規定される。フォトダイオードの不純物と浮遊拡散領域の不純物は、その素子形成領域に対して転送用トランジスタのゲート電極等を注入マスクとして注入される。
【０００６】
このため、製造工程において、素子形成領域に対する転送用トランジスタのゲート電極の位置ずれが生じると、浮遊拡散領域の面積がばらつくことがある。また、転送用ゲート電極の寸法のばらつきも、浮遊拡散領域の面積のばらつきの要因になる。
【０００７】
浮遊拡散領域の面積がばらつくと、画像として、たとえば、画像の隅の方が画像の中の方に対して明るく見えるなどして、画像のムラ（ばらつき）の原因となる。その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態に係る撮像装置は、第１ゲート電極部を含むゲート電極部と第１導電体部を含む導電体部と浮遊拡散領域を含む不純物領域とを備えている。第１ゲート電極部は、第１素子形成領域において第１方向に延在するように形成されている。第１導電体部は、第１ゲート電極部に対し第１方向と交差する第２方向に距離を隔てられて第１方向に延在し、第１素子形成領域と素子分離絶縁膜との境界を覆うように形成されている。浮遊拡散領域は、第１ゲート電極部と第１導電体部とによって挟まれた第１素子形成領域の部分に形成されている。
【０００９】
他の実施の形態に係る撮像装置は、第１ゲート電極部と第２ゲート電極部と第１導電体部と第２導電体部と不純物領域とを備えている。第１導電体部は、第１ゲート電極部および第２ゲート電極部となる膜と同じ膜から形成されて第１素子形成領域と素子分離絶縁膜との境界および第２素子形成領域と素子分離絶縁膜との境界を覆うように配置され、第２方向に延在するように形成されている。第２導電体部は、第１導電体部に対して第１方向に距離を隔てられて第２方向に延在し、第１ゲート電極部および第２ゲート電極部となる膜と同じ膜から形成されて第１素子形成領域と素子分離絶縁膜との境界および第２素子形成領域と素子分離絶縁膜との境界を覆うように配置されている。不純物領域は、第１ゲート電極部、第２ゲート電極部、第１導電体部および第２導電体部によって囲まれた第１素子形成領域の部分および第２素子形成領域の部分に形成されている。
【００１０】
さらに他の実施の形態に係る撮像装置の製造方法は、第１レジストパターンおよび第２レジストパターンを含むレジストパターンを形成する工程と、第１ゲート電極部と第１導電体部を含む導電体部とを形成する工程と、浮遊拡散領域を形成する工程とを備えている。第１レジストパターンは、第１素子形成領域において第１方向に延在するように形成される。第２レジストパターンは、第１レジストパターンに対して第１方向と交差する第２方向に距離を隔てられて第１方向に延在するように形成される。第１ゲート電極部は、第１レジストパターンをマスクとするエッチング処理と所定の加工を施すことにより形成される。第１導電体部は、第２レジストパターンをマスクとするエッチング処理と所定の加工を施すことにより形成される。浮遊拡散領域は、第１ゲート電極部と第１導電体部とによって挟まれた第１素子形成領域の部分に形成される。
【００１１】
さらに他の実施の形態に係る撮像装置の製造方法は、第１レジストパターン〜第４レジストパターンを含むレジストパターンを形成する工程と、第１ゲート電極部、第２ゲート電極部、第１導電体部および第２導電体部を形成する工程と、浮遊拡散領域を形成する工程とを備えている。第１レジストパターンは、第１素子形成領域において第１方向に延在するように形成される。第２レジストパターンは、第１レジストパターンとは第１方向と交差する第２方向に距離を隔てられて第２素子形成領域において第１方向に延在するように形成される。第３レジストパターンは、第１レジストパターンと第２レジストパターンとによって挟まれた領域において第２方向に延在するように形成される。第４レジストパターンは、第１レジストパターンと第２レジストパターンとによって挟まれた領域において、第３レジストパターンとは第１方向に距離を隔てられて第２方向に延在するように形成される。第１ゲート電極部は、第１レジストパターンをマスクとするエッチング処理と所定の加工を施すことにより形成される。第２ゲート電極部は、第２レジストパターンをマスクとするエッチング処理と所定の加工を施すことにより形成される。第１導電体部は、第３レジストパターンをマスクとするエッチング処理と所定の加工を施すことにより形成される。第２導電体部は、第４レジストパターンをマスクとするエッチング処理と所定の加工を施すことにより形成される。浮遊拡散領域は、第１ゲート電極部と第２ゲート電極部とによって挟まれるとともに、第１導電体部と第２導電体部とによって挟まれた第１素子形成領域の部分および第２素子形成領域の部分に形成される。
【発明の効果】
【００１２】
一実施の形態に係る撮像装置によれば、画像の明るさのばらつきが抑制される。
他の実施の形態に係る撮像装置によれば、画像の明るさのばらつきが抑制される。
【００１３】
さらに他の実施の形態に係る撮像装置の製造方法によれば、画像の明るさのばらつきがより抑制された撮像装置が得られる。
【００１４】
さらに他の実施の形態に係る撮像装置の製造方法によれば、画像の明るさのばらつきがより抑制された撮像装置が得られる。
【図面の簡単な説明】
【００１５】
【図１】各実施の形態に係る撮像装置のブロック図である。
【図２】各実施の形態に係る撮像装置における画素の等価回路図である。
【図３】実施の形態１に係る撮像装置における画素の部分を示す平面図である。
【図４】同実施の形態において、撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図５】同実施の形態において、図４に示す断面線Ｖ−Ｖにおける断面図である。
【図６】同実施の形態において、撮像装置の製造方法の一工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す平面図である。
【図８】同実施の形態において、図６に示す断面線ＶＩＩＩ−ＶＩＩＩにおける断面図である。
【図９】同実施の形態において、図７および図８に示す工程の後に行われる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】比較例に係る撮像装置における転送用トランジスタとその周辺を示す部分平面図である。
【図１６】図１５に示す断面線ＸＶＩ−ＸＶＩにおける断面図である。
【図１７】比較例に係る撮像装置の製造方法の一工程を示す断面図である。
【図１８】図１７に示す工程の後に行われる工程を示す平面図である。
【図１９】図１７に示す断面線ＸＩＸ−ＸＩＸにおける断面図である。
【図２０】図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】図２４に示す工程の後に行われる工程を示す断面図である。
【図２６】実施の形態２に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図２７】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図２８】実施の形態３に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図２９】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図３０】同実施の形態において、変形例に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図３１】実施の形態４に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図３２】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図３３】実施の形態５に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図３４】同実施の形態において、図３３に示す断面線ＸＸＸＩＶ−ＸＸＸＩＶにおける断面図である。
【図３５】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図３６】同実施の形態において、図３５に示す断面線ＸＸＸＶＩ−ＸＸＸＶＩにおける断面図である。
【図３７】同実施の形態において、変形例に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図３８】実施の形態６に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図３９】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図４０】同実施の形態において、変形例に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図４１】実施の形態７に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図４２】同実施の形態において、図４１に示す断面線ＸＬＩＩ−ＸＬＩＩにおける断面図である。
【図４３】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図４４】同実施の形態において、図４３に示す断面線ＸＬＩＶ−ＸＬＩＶにおける断面図である。
【図４５】実施の形態８に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図４６】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図４７】同実施の形態において、変形例に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図４８】実施の形態９に係る撮像装置における転送用トランジスタとその周辺を示す平面図である。
【図４９】同実施の形態において、図４８に示す断面線ＸＬＩＸａ−ＸＬＩＸａにおける断面図と、断面線ＸＬＩＸｂ−ＸＬＩＸｂにおける断面図とを併せて示す断面図である。
【図５０】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図５１】同実施の形態において、図５０に示す断面線ＬＩａ−ＬＩａにおける断面図と、断面線ＬＩｂ−ＬＩｂにおける断面図とを併せて示す断面図である。
【図５２】実施の形態１０に係る撮像装置における転送用トランジスタおよびリセット用トランジスタと、それぞれの周辺とを示す平面図である。
【図５３】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図５４】実施の形態１１に係る撮像装置における転送用トランジスタおよびリセット用トランジスタと、それぞれの周辺とを示す平面図である。
【図５５】同実施の形態において、図５４に示す断面線ＬＶａ−ＬＶａにおける断面図と、断面線ＬＶｂ−ＬＶｂにおける断面図とを併せて示す断面図である。
【図５６】同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。
【図５７】同実施の形態において、図５６に示す断面線ＬＶＩＩａ−ＬＶＩＩａにおける断面図と、断面線ＬＶＩＩｂ−ＬＶＩＩｂにおける断面図とを併せて示す断面図である。
【図５８】同実施の形態において、図５６および図５７に示す工程の後に行われる工程を示す断面図である。
【図５９】同実施の形態において、図５８に示す工程の後に行われる工程を示す断面図である。
【図６０】同実施の形態において、図５９に示す工程の後に行われる工程を示す断面図である。
【発明を実施するための形態】
【００１６】
はじめに、撮像装置の全体構成（回路）について説明する。撮像装置は、マトリクス状に配置された複数の画素によって構成される。図１に示すように、画素ＰＥには、列選択回路ＣＳおよび行選択・読み出し回路ＲＳが接続されている。なお、図１では、図面の簡略化のために、複数の画素のうちの一の画素ＰＥを示す。その画素では、図２に示すように、フォトダイオードＰＤ、転送用トランジスタＴＴ、増幅用トランジスタＡＴ、選択用トランジスタＳＴおよびリセット用トランジスタＲＴが設けられている。
【００１７】
フォトダイオードＰＤでは、被写体からの光が電荷として蓄積される。転送用トランジスタＴＴは、電荷を浮遊拡散領域（図示せず）へ転送する。リセット用トランジスタＲＴは、電荷が浮遊拡散領域へ転送される前に、浮遊拡散領域の電荷をリセットする。浮遊拡散領域に転送された電荷は、増幅用トランジスタＡＴのゲート電極に入力されて、電圧（Ｖｄｄ）に変換されて増幅される。画素の特定の行を選択する信号が選択用トランジスタＳＴのゲート電極に入力されると、電圧に変換された信号が画像信号（Ｖｓｉｇ）として読み出される。
【００１８】
以下、各実施の形態に係る撮像装置について具体的に説明する。
実施の形態１
図３に示すように、フォトダイオードＰＤおよび転送用トランジスタＴＴは、素子分離絶縁膜ＥＩによって規定された一の素子形成領域に形成されている。転送用トランジスタＴＴのゲート電極ＴＧＥを挟んで、一方の側に位置する素子形成領域の部分にフォトダイオードＰＤが形成されている。ゲート電極ＴＧＥを挟んで他方の側に位置する素子形成領域の部分に浮遊拡散領域ＦＤＲが形成されている。
【００１９】
本撮像装置では、転送用トランジスタＴＴのゲート電極ＴＧＥとともに、ダミーゲート電極ＤＧＥ１が形成されている。ゲート電極ＴＧＥはＹ方向に延在するように形成されている。ダミーゲート電極ＤＧＥ１もＹ方向に延在するように形成されている。ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とは、Ｘ方向に距離ＸＬ（図４参照）を隔てられている。浮遊拡散領域ＦＤＲは、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とによって挟まれた素子形成領域の部分に形成されている。後述するように、ダミーゲート電極ＤＧＥ１は、ゲート電極ＴＧＥと同じ写真製版処理とエッチング処理を経て形成される。
【００２０】
リセット用トランジスタＲＴ、増幅用トランジスタＡＴおよび選択用トランジスタＳＴは、素子分離絶縁膜ＥＩによって規定された他の素子形成領域に形成されている。リセット用トランジスタＲＴのゲート電極ＲＧＥ、増幅用トランジスタＡＴのゲート電極ＡＧＥおよび選択用トランジスタＳＴのゲート電極ＳＧＥは、互いに間隔を隔てて、他の素子形成領域を横切るように配置されている。増幅用トランジスタＡＴのゲート電極ＡＧＥと、リセット用トランジスタＲＴのソース・ドレイン領域とが、浮遊拡散領域ＦＤＲに電気的に接続されている。
【００２１】
フォトダイオードＰＤ、転送用トランジスタＴＴおよび浮遊拡散領域ＦＤＲとその周辺の構造について、詳しく説明する。図４および図５に示すように、半導体基板ＳＵＢの表面から所定の深さにわたり、ｐウェルＰＰＷが形成されている。素子分離絶縁膜ＥＩによって規定された素子形成領域（ｐウェルＰＰＷ）の表面上にゲート絶縁膜ＴＧＩを介在させて、転送用トランジスタＴＴのゲート電極ＴＧＥが形成されている。ゲート電極ＴＧＥに対してＸ方向に距離ＸＬを隔てられるように、ダミーゲート電極ＤＧＥ１が形成されている。ダミーゲート電極ＤＧＥ１は、素子分離絶縁膜ＥＩと素子形成領域（ｐウェルＰＰＷ）との境界を覆うように形成されている。つまり、ダミーゲート電極ＤＧＥ１は、境界を跨ぐように配置されている。
【００２２】
フォトダイオードＰＤは、ゲート電極ＴＧＥを挟んで一方の側に位置するｐウェルＰＰＷの部分に形成されている。浮遊拡散領域ＦＤＲは、ゲート電極ＴＧＥを挟んで他方の側に位置し、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とによって挟まれたｐウェルＰＰＷの部分に形成されている。フォトダイオードＰＤは、ｐウェルＰＰＷの表面からそれぞれ所定の深さにわたり形成されたｎ型領域ＮＲとｐ型領域ＰＲとからなる。浮遊拡散領域ＦＤＲは、ｎ型の不純物領域によって形成されている。
【００２３】
ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１のそれぞれの側壁面上にサイドウォール膜ＳＷＩが形成されている。ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１を覆うように、コンタクト層間絶縁膜として第１層間絶縁膜ＩＦ１が形成されている。第１層間絶縁膜ＩＦ１の表面に接するように、第１配線Ｍ１が形成されている。一方の第１配線Ｍ１は、コンタクトプラグＣＰを介してゲート電極ＴＧＥに電気的に接続されている。他方の第１配線Ｍ１は、コンタクトプラグＣＰを介して浮遊拡散領域ＦＤＲに電気的に接続されている。
【００２４】
第１配線Ｍ１を覆うように、第２層間絶縁膜ＩＦ２が形成されている。第２層間絶縁膜ＩＦ２の表面に接するように、第２配線Ｍ２が形成されている。一方の第２配線Ｍ２は、第１ヴィアＶ１を介して一方の第１配線Ｍ１に電気的に接続されている。他方の第２配線Ｍ２は、第１ヴィアＶ１を介して他方の第１配線Ｍ１に電気的に接続されている。
【００２５】
第２配線Ｍ２を覆うように、第３層間絶縁膜ＩＦ３が形成されている。第３層間絶縁膜ＩＦ３に接するように、第３配線Ｍ３が形成されている。第３配線Ｍ３は、第２ヴィアＶ２を介して他方の第２配線Ｍ２に電気的に接続されている。第３配線Ｍ３を覆うように、第４層間絶縁膜ＩＦ４が形成されている。第４層間絶縁膜ＩＦ４を覆うように、たとえばシリコン窒化膜等の絶縁膜ＰＳＮが形成されている。その絶縁膜ＰＳＮの上に、画素に対応した所定のカラーフィルタＣＦが形成されている。そのカラーフィルタＣＦの上にマイクロレンズＭＬが配置されている。撮像装置における画素の主要部分は上記のように構成される。
【００２６】
次に、撮像装置の製造方法の一例について説明する。まず、図６に示すように、半導体基板ＳＵＢの表面から所定の深さにわたり、ｐウェルＰＰＷが形成される。次に、素子分離絶縁膜ＥＩを形成することによって、素子形成領域が規定される。次に、熱酸化処理を施すことにより、素子形成領域の表面にゲート絶縁膜ＴＧＩ（図８参照）が形成される。そのゲート絶縁膜ＴＧＩに接するように、ゲート電極となる導電膜ＧＣＦ（図７および図８参照）が形成される。
【００２７】
次に、転送用トランジスタのゲート電極とダミーゲート電極とが、同時にパターニングされる。図７および図８に示すように、所定の写真製版処理を施すことにより、ゲート電極およびダミーゲート電極をパターニングするための、互いにＸ方向に間隔を隔てられたレジストパターンＲＰ１が形成される。次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図９に示すように、転送用トランジスタのゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とが同時に形成される。その後、レジストパターンＲＰ１が除去される。
【００２８】
次に、フォトダイオードが形成される。図１０に示すように、所定の写真製版処理を施すことにより、ゲート電極ＴＧＥを挟んで、一方の側に位置するｐウェルＰＰＷの部分を露出し、他方の側に位置するｐウェルＰＰＷの部分を覆うレジストパターンＲＰ２が形成される。
【００２９】
次に、レジストパターンＲＰ２を注入マスクとして、ｎ型の不純物を注入することにより、ｎ型領域ＮＲが形成される。次に、ｐ型の不純物を注入することにより、ｐ型領域ＰＲが形成される。ｎ型領域ＮＲおよびｐ型領域ＰＲによって、フォトダイオードＰＤが形成される。その後、レジストパターンＲＰ２が除去される。
【００３０】
次に、図１１に示すように、所定の写真製版処理を施すことにより、ゲート電極ＴＧＥを挟んで、一方の側に位置するｐウェルＰＰＷの部分を覆い、他方の側に位置するｐウェルＰＰＷの部分を露出するレジストパターンＲＰ３が形成される。次に、レジストパターンＲＰ３を注入マスクとして、ｎ型の不純物を注入することにより、不純物濃度の比較的低いｎ型不純物領域ＦＬＤＤが形成される。その後、レジストパターンＲＰ３が除去される。
【００３１】
次に、ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１を覆うように、サイドウォール膜となる絶縁膜（図示せず）が形成される。次に、図１２に示すように、所定の写真製版処理を施すことにより、ゲート電極ＴＧＥを挟んで、一方の側（フォトダイオードＰＤの側）に位置するｐウェルＰＰＷの部分を覆い、他方の側に位置するｐウェルＰＰＷの部分を露出するレジストパターンＲＰ４が形成される。
【００３２】
次に、レジストパターンＲＰ４をエッチングマスクとして、絶縁膜に異方性エッチングを施すことにより、ゲート電極ＴＧＥの側壁上にサイドウォール膜ＳＷＩが形成される。また、ダミーゲート電極ＤＧＥ１の側壁上にサイドウォール膜ＳＷＩが形成される。次に、レジストパターンＲＰ４、ゲート電極ＴＧＥ、ダミーゲート電極ＤＧＥ１およびサイドウォール膜ＳＷＩを注入マスクとして、ｎ型の不純物を注入することにより、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＲＰ４が除去される。
【００３３】
次に、図１３に示すように、ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１等を覆うように、コンタクト層間絶縁膜として、第１層間絶縁膜ＩＦ１が形成される。次に、その第１層間絶縁膜ＩＦ１をそれぞれ貫通してゲート電極ＴＧＥに電気的に接続されるコンタクトプラグＣＰと、浮遊拡散領域ＦＤＲに電気的に接続されるコンタクトプラグＣＰとが形成される。次に、図１４に示すように、第１層間絶縁膜ＩＦ１の表面に接するように、第１配線Ｍ１が形成される。第１配線Ｍ１の一方は、コンタクトプラグＣＰを介してゲート電極ＴＧＥと電気的に接続される。第１配線の他方は、コンタクトプラグＣＰを介して浮遊拡散領域ＦＤＲと電気的に接続される。
【００３４】
次に、第１配線Ｍ１を覆うように第２層間絶縁膜ＩＦ２が形成される。次に、その第２層間絶縁膜ＩＦ２をそれぞれ貫通して第１配線Ｍ１に電気的に接続される第１ヴィアＶ１が形成される。次に、第２層間絶縁膜ＩＦ２の表面に接するように、第２配線Ｍ２が形成される。第２配線Ｍ２の一方は、第１ヴィアＶ１を介して第１配線Ｍ１の一方に電気的に接続される。第２配線Ｍ２の他方は、第１ヴィアＶ１を介して第１配線Ｍ１の他方に電気的に接続される。
【００３５】
次に、第２配線Ｍ２を覆うように第３層間絶縁膜ＩＦ３が形成される。次に、第３層間絶縁膜ＩＦ３を貫通して第２配線Ｍ２の他方に電気的に接続される第２ヴィアＶ２が形成される。次に、第３層間絶縁膜ＩＦ３の表面に接するように、第３配線Ｍ３が形成される。第３配線Ｍ３は第２ヴィアＶ２を介して、第２配線Ｍ２の他方に電気的に接続される。次に、第３配線Ｍ３を覆うように第４層間絶縁膜ＩＦ４が形成される。次に、第４層間絶縁膜ＩＦ４を覆うように、たとえば、プラズマＣＶＤ法によって、シリコン窒化膜等の絶縁膜ＰＳＮが形成される。その後、カラーフィルタおよびマイクロレンズを形成することによって、図５に示す撮像装置の主要部分が完成する。
【００３６】
上述した撮像装置では、ゲート電極ＴＧＥとともにダミーゲート電極ＤＧＥ１が同じ工程において形成される。これにより、浮遊拡散領域が形成される領域（面積）のＸ方向の寸法のばらつきを抑制することができる。このことについて、比較例に係る撮像装置を交えて説明する。
【００３７】
図１５および図１６に示すように、比較例に係る撮像装置では、転送用トランジスタＣＴＴのゲート電極ＣＴＧＥと間隔を隔てられたダミーゲート電極は形成されていない。これ以外の構成については、図４および図５に示される部材と同一なので、同一部材については、参照符号の頭に符号「Ｃ」を付し、必要でない限りその説明を繰り返さないこととする。
【００３８】
次に、比較例に係る撮像装置の製造方法について説明する。まず、図１７に示すように、半導体基板ＳＵＢの表面から所定の深さにわたり、ｐウェルＰＰＷが形成され、素子分離絶縁膜ＥＩを形成することによって、素子形成領域が規定される。次に、図１８および図１９に示すように、素子形成領域の表面にゲート絶縁膜ＣＴＧＩが形成され、次に、ゲート電極となる導電膜ＣＧＣＦが形成される。次に、所定の写真製版処理を施すことにより、ゲート電極をパターニングするためのレジストパターンＣＲＰ１が形成される。
【００３９】
次に、レジストパターンＣＲＰ１をエッチングマスクとして、導電膜ＣＧＣＦにエッチング処理を施すことにより、図２０に示すように、転送用トランジスタのゲート電極ＣＴＧＥが形成される。その後、レジストパターンＣＲＰ１が除去される。次に、図２１に示すように、レジストパターンＣＲＰ２が形成される。次に、そのレジストパターンＣＲＰ２を注入マスクとして、ｎ型の不純物を注入することにより、ｎ型領域ＣＮＲが形成され、ｐ型の不純物を注入することにより、ｐ型領域ＣＰＲが形成される。ｎ型領域ＣＮＲおよびｐ型領域ＣＰＲによって、フォトダイオードＣＰＤが形成される。その後、レジストパターンＣＲＰ２が除去される。
【００４０】
次に、図２２に示すように、レジストパターンＣＲＰ３が形成される。次に、そのレジストパターンＲＰ３を注入マスクとして、ｎ型の不純物を注入することにより、不純物濃度の比較的低いｎ型不純物領域ＣＦＬＤＤが形成される。その後、レジストパターンＣＲＰ３が除去される。次に、ゲート電極ＣＴＧＥを覆うように、サイドウォール膜となる絶縁膜（図示せず）が形成される。
【００４１】
次に、図２３に示すように、レジストパターンＣＲＰ４が形成される。次に、そのレジストパターンＣＲＰ４をエッチングマスクとして、絶縁膜に異方性エッチングを施すことにより、ゲート電極ＣＴＧＥの側壁上にサイドウォール膜ＣＳＷＩが形成される。次に、レジストパターンＣＲＰ４、ゲート電極ＣＴＧＥおよびサイドウォール膜ＣＳＷＩを注入マスクとして、ｎ型の不純物を注入することにより、浮遊拡散領域ＣＦＤＲが形成される。その後、レジストパターンＣＲＰ４が除去される。
【００４２】
次に、図２４に示すように、ゲート電極ＣＴＧＥ等を覆うように、第１層間絶縁膜ＣＩＦ１が形成され、次に、コンタクトプラグＣＣＰが形成される。次に、図２５に示すように、第１配線ＣＭ１、第２層間絶縁膜ＣＩＦ２、ヴィアＣＶ１、第２配線ＣＭ２、第３層間絶縁膜ＣＩＦ３、ヴィアＣＶ２、第３配線ＣＭ３、第４層間絶縁膜ＣＩＦ４および絶縁膜ＣＰＳＮが順次形成される。その後、カラーフィルタＣＣＦおよびマイクロレンズＣＭＬを形成することによって、図１６に示すように、比較例に係る撮像装置の主要部分が完成する。
【００４３】
比較例に係る撮像装置では、図２３（および図２２）に示すように、浮遊拡散領域ＣＦＤＲは、転送用トランジスタのゲート電極ＣＴＧＥを注入マスクとして、ゲート電極ＣＴＧＥと素子分離絶縁膜ＣＥＩとの間に位置するＰウェルＣＰＰＷの部分に、ｎ型の不純物を注入することによって形成される。その注入マスクとなるゲート電極ＣＴＧＥは、図１８に示すように、レジストパターンＣＲＰ１をエッチングマスクとして、導電膜ＣＧＣＦにエッチング処理を施すことによって形成される。
【００４４】
このとき、レジストパターンＣＲＰ１を形成する際の写真製版処理において、たとえばアライメントのずれによって、ゲート電極ＣＴＧＥが位置ずれを起こすことがある。図２０に示すように、ゲート電極ＣＴＧＥが位置ずれを起こすと、ゲート電極ＣＴＧＥと素子分離絶縁膜ＣＥＩとの距離ＣＸＬが変動してしまい、その結果、浮遊拡散領域ＣＦＤＲの面積が変動することになる。
【００４５】
ここで、フォトダイオードＣＰＤにおいて生成される電荷をＱとする。電荷Ｑは、電圧信号に変換して増幅トランジスタのゲート電極の電圧Ｖとして使用される。また、浮遊拡散領域ＣＦＤＲに付随する容量をＣとする。電荷Ｑ、電圧Ｖおよび容量Ｃには、以下の関係がある。
【００４６】
Ｖ＝Ｑ／Ｃ
ここで、フォトダイオードＣＰＤが形成される領域は、浮遊拡散領域ＣＦＤＲが形成される領域に比べて大きいため、電荷Ｑはほぼ一定とされる。そうすると、上記関係式から、増幅トランジスタのゲート電極に印加される電圧Ｖが、容量Ｃの増減によって変動することになる。浮遊拡散領域ＣＦＤＲの面積が増加すると、容量Ｃが大きくなって電圧Ｖは低くなる。この場合、画面は明るくなる。一方、浮遊拡散領域ＣＦＤＲの面積が減少すると、容量Ｃが小さくなって電圧Ｖは高くなる。この場合、画面は明るくなる。このため、浮遊拡散領域ＣＦＤＲの面積のばらつきは、画面の明るさのばらつきとして現れる。
【００４７】
比較例に係る撮像装置に対して上述した撮像装置では、図１２（および図１１）に示すように、転送用トランジスタのゲート電極ＴＧＥとともに、ダミーゲート電極ＤＧＥ１が同時に形成される。ダミーゲート電極ＤＧＥ１は、素子分離絶縁膜と素子形成領域（ＰウェルＰＰＷ）との境界を覆うように配置されている。浮遊拡散領域ＦＤＲは、それぞれサイドウォール膜ＳＷＩが形成された転送用トランジスタのゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とを注入マスクとして、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１との間に位置するＰウェルＰＰＷの部分に、ｎ型の不純物を注入することによって形成される。
【００４８】
注入マスクとなるゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１は、図８に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＴＧＥをパターニングするためのレジストパターンＲＰ１（パターンＡ）と、ダミーゲート電極ＤＧＥ１をパターニングするためのレジストパターンＲＰ１（パターンＢ）とは、１枚のフォトマスクによって形成される。このため、たとえ、アライメントがずれたとしても、パターンＡとパターンＢとの少なくともＸ方向の距離（間隔）の変動はほとんどない。
【００４９】
これにより、図８および図９に示すように、パターンＡとパターンＢとをエッチングマスクとして形成されるゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１との距離ＸＬの変動もほとんどない。距離ＸＬの変動がほとんどないことで、図４に示す浮遊拡散領域ＦＤＲにおける少なくともＸ方向の寸法のばらつきが抑制されて、浮遊拡散領域ＦＤＲの面積のばらつきが抑制される。その結果、画面の明るさのばらつきを抑制することができる。
【００５０】
実施の形態２
前述した撮像装置では、転送用トランジスタのゲート電極ＴＧＥと同時に形成されるダミーゲート電極ＤＧＥ１を備えた場合について説明した。ここでは、転送用トランジスタのゲート電極を屈曲させて、ダミーゲート電極と同様の機能を有するゲート電極を備えた撮像装置の第１例について説明する。
【００５１】
図２６に示すように、転送用トランジスタＴＴのゲート電極ＴＧＥは、フォトダイオードＰＤと浮遊拡散領域ＦＤＲとの間に配置された部分（部分Ａ）と、素子分離絶縁膜ＥＩと浮遊拡散領域ＦＤＲとの間に配置された部分（部分Ｂ）と、部分Ａと部分Ｂとをつなぐ部分（部分Ｃ）からなる。部分Ｂは、ダミーゲート電極と同様に、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界覆うように配置された部分である。部分Ａと部分ＢはそれぞれＹ方向に延在するように形成されている。部分Ａと部分ＢとはＸ方向に距離ＸＬを隔てられている。部分ＣはＸ方向に延在するように形成されている。
【００５２】
なお、図２６に示される平面図に対して、図４に示される断面線Ｖ−Ｖに対応する断面線における断面構造は、図５に示される断面構造と同じなので、その説明を繰り返さないこととする。
【００５３】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ゲート電極ＴＧＥのパターン形状が異なる他は、実施の形態１において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図２７に示すように、ゲート電極をパターニングするためのレジストパターンＲＰ１が形成される。
【００５４】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図２６に示される転送用トランジスタのゲート電極ＴＧＥが形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【００５５】
上述した撮像装置では、転送用トランジスタＴＴのゲート電極ＴＧＥとして、フォトダイオードＰＤと浮遊拡散領域ＦＤＲとの間に配置された部分（部分Ａ）と、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界を覆うように配置された部分（部分Ｂ）とを含むゲート電極ＴＧＥが形成される。
【００５６】
ゲート電極ＴＧＥは、図２７に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＴＧＥにおける部分ＡをパターニングするためのレジストパターンＲＰ１の部分（パターンＡ）と、部分ＢをパターニングするためのレジストパターンＲＰ１の部分（パターンＢ）とは、１枚のフォトマスクによって形成される。このため、たとえ、アライメントがずれたとしても、パターンＡとパターンＢとのＸ方向の距離（間隔）の変動はほとんどない。
【００５７】
これにより、図２７に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＴＧＥでは、部分Ａと部分Ｂとの距離ＸＬの変動もほとんどない。距離ＸＬの変動がほとんどないことで、図２６に示す浮遊拡散領域ＦＤＲにおけるＸ方向の寸法のばらつきが抑制されて、浮遊拡散領域ＦＤＲの面積のばらつきが抑制される。その結果、画面の明るさのばらつきを抑制することができる。
【００５８】
実施の形態３
ここでは、転送用トランジスタのゲート電極と同時に形成されるダミーゲート電極を備えた撮像装置の第２例について説明する。
【００５９】
図２８に示すように、撮像装置では、転送用トランジスタのゲート電極ＴＧＥとともに、ダミーゲート電極ＤＧＥ１が形成されている。ゲート電極ＴＧＥは、Ｙ方向に延在するように形成されている。ダミーゲート電極ＤＧＥ１は、３つの部分（部分Ａ〜Ｃ）から構成される。部分Ａは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｙ方向に略平行な境界を覆うように形成されている。部分Ｂは、素子分離絶縁膜ＥＩとＰウェルＰＰＷとの境界のうち、Ｘ方向に略平行な境界を覆うように形成されている。部分Ａとゲート電極ＴＧＥとは、Ｘ方向に距離ＸＬを隔てられている。部分Ｃは、素子分離絶縁膜ＥＩとＰウェルＰＰＷとの境界のうち、Ｘ方向に略平行な境界を覆うように形成されている。部分Ｂと部分ＣとはＹ方向に距離ＹＬを隔てられている。
【００６０】
なお、図２８に示される平面図に対して、図４に示される断面線Ｖ−Ｖに対応する断面線における断面構造は、図５に示される断面構造と同じなので、その説明を繰り返さないこととする。
【００６１】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ダミーゲート電極ＤＧＥ１のパターン形状が異なる他は、実施の形態１において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図２９に示すように、ゲート電極およびダミーゲート電極をパターニングするためのレジストパターンＲＰ１が形成される。
【００６２】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図２８に示される転送用トランジスタのゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とが同時に形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【００６３】
上述した撮像装置では、転送用トランジスタＴＴのゲート電極ＴＧＥとともに形成されるダミーゲート電極ＤＧＥ１として、Ｙ方向に延在する部分Ａと、Ｘ方向にそれぞれ延在し、Ｙ方向に距離を隔てられた部分Ｂおよび部分Ｃと含むダミーゲート電極ＤＧＥ１が形成される。ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１は、図２９に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。
【００６４】
このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＴＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＡ）と、ダミーゲート電極ＤＧＥ１をパターニングするためのレジストパターンＲＰ１の部分（パターンＢ）とは、１枚のフォトマスクによって形成される。また、パターンＢには、ダミーゲート電極ＤＧＥ１の部分Ａ、部分Ｂおよび部分ＣをそれぞれパターニングするためのレジストパターンＢの部分（パターンＢ１、パターンＢ２、パターンＢ３）が含まれている。
【００６５】
このため、たとえ、アライメントがずれたとしても、パターンＡとパターンＢ１とのＸ方向の距離（間隔）の変動はほとんどない。また、パターンＢ２とパターンＢ３とのＹ方向の距離（距離）の変動もほとんどない。
【００６６】
これにより、図２８に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とでは、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１の部分Ａとの距離ＸＬの変動はほとんどない。また、ダミーゲート電極ＤＧＥ１における部分Ｂと部分Ｃとの距離ＹＬの変動もほとんどない。距離ＸＬの変動および距離ＹＬの変動がほとんどないことで、図２８に示す浮遊拡散領域ＦＤＲにおけるＸ方向の寸法のばらつきとＹ方向の寸法のばらつきとの双方が抑制されて、浮遊拡散領域ＦＤＲの面積のばらつきがさらに抑制される。その結果、画面の明るさのばらつきをさらに抑制することができる。
【００６７】
上述した撮像装置では、図２８に示すように、転送用トランジスタのゲート電極ＴＧＥ（ゲート電極本体）とダミーゲート電極ＤＧＥ１（ダミーゲート電極本体）とは、間隔（隙間）を隔てて配置されている。浮遊拡散領域ＦＤＲは、隙間を開けられたゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１を注入マスクとして形成される場合（ケースＡ）の他に、ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１のそれぞれの側壁にサイドウォール膜（スペーサ）が形成された後に、そのサイドウォール膜等を注入マスクとして形成される場合（ケースＢ）がある。
【００６８】
ケースＢでは、隙間がサイドウォール膜によって埋められていなくてもよいし、隙間がサイドウォール膜によって埋められていてもよい。注入の突き抜けを抑制する観点からは、図３０に示すように、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１との隙間が、サイドウォール膜ＳＷＩによって埋められていることが望ましい。
【００６９】
実施の形態４
ここでは、転送用トランジスタのゲート電極を屈曲させて、ダミーゲート電極と同様の機能を有するゲート電極を備えた撮像装置の第２例について説明する。
【００７０】
図３１に示すように、転送用トランジスタＴＴのゲート電極ＴＧＥは、４つの部分（部分Ａ〜Ｄ）から構成される。部分Ａは、フォトダイオードＰＤと浮遊拡散領域ＦＤＲとの間に配置された部分であり、Ｙ方向に延在するように形成されている。部分Ｂは、部分ＡとはＸ方向に距離ＸＬを隔てられてＹ方向に延在するように形成されている。また、部分Ｂは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｙ方向に略平行な境界を覆うように配置されている。
【００７１】
部分Ｃは、部分Ａと部分Ｂとによって挟まれた領域において、Ｘ方向に延在するように形成されている。また、部分Ｃは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように配置されている。部分Ｄは、部分Ａと部分Ｂとによって挟まれた領域において、部分ＣとはＹ方向に距離ＹＬを隔てられて、Ｘ方向に延在するように形成されている。また、部分Ｄは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように配置されている。部分Ａ、部分Ｂ、部分Ｃおよび部分Ｄは互いに繋がって、電気的に接続されている。
【００７２】
なお、図３１に示される平面図に対して、図４に示される断面線Ｖ−Ｖに対応する断面線における断面構造は、図５に示される断面構造と同じなので、その説明を繰り返さないこととする。
【００７３】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ゲート電極ＴＧＥのパターン形状が異なる他は、実施の形態１において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図３２に示すように、ゲート電極をパターニングするためのレジストパターンＲＰ１が形成される。
【００７４】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図３１に示される転送用トランジスタのゲート電極ＴＧＥが形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【００７５】
上述した撮像装置では、転送用トランジスタＴＴのゲート電極ＴＧＥとして、Ｙ方向にそれぞれ延在し、Ｘ方向に距離を隔てられた部分Ａおよび部分Ｂと、Ｘ方向にそれぞれ延在し、Ｙ方向に距離を隔てられた部分Ｃおよび部分Ｄとを含むゲート電極ＴＧＥが形成される。
【００７６】
ゲート電極ＴＧＥは、図３２に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＴＧＥにおける部分Ａ、部分Ｂ、部分Ｃおよび部分ＤをそれぞれパターニングするためのレジストパターンＲＰ１の部分（パターンＡ、パターンＢ、パターンＣ、パターンＤ）は、１枚のフォトマスクによって形成される。このため、たとえ、アライメントがずれたとしても、パターンＡとパターンＢとのＸ方向の距離（間隔）の変動はほとんどない。また、パターンＣとパターンＤとのＹ方向の距離（間隔）の変動もほとんどない。
【００７７】
これにより、図３１に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＴＧＥでは、部分Ａと部分Ｂとの距離ＸＬの変動はほとんどない。また、部分Ｃと部分Ｄとの距離ＹＬの変動もほとんどない。距離ＸＬの変動および距離ＹＬの変動がほとんどないことで、図３１に示す浮遊拡散領域ＦＤＲにおけるＸ方向の寸法のばらつきとＹ方向の寸法のばらつきとの双方が抑制されて、浮遊拡散領域ＦＤＲの面積のばらつきがさらに抑制される。その結果、画面の明るさのばらつきをさらに抑制することができる。
【００７８】
実施の形態５
ここでは、転送用トランジスタのゲート電極と同時に形成されるダミーゲート電極を備えた撮像装置の第３例について説明する。
【００７９】
図３３に示すように、この撮像装置では、隣り合う２つの画素が、一方の浮遊拡散領域と他方の浮遊拡散領域とが向かい合うように配置されている。つまり、２つの画素に対して、１つの浮遊拡散領域を共有した構造とされる。このため、図３４に示すように、撮像装置は、浮遊拡散領域ＦＤＲのＸ方向の中心を通る仮想線（図示せず）に対して、ほぼ対称の断面構造とされる。
【００８０】
一方の画素の転送用トランジスタＴＴのゲート電極ＴＧＥは、Ｙ方向に延在するように形成されている。他方の画素の転送用トランジスタＴＴのゲート電極ＴＧＥも、Ｙ方向に延在するように形成されている。一方のゲート電極ＴＧＥと他方のゲート電極ＴＧＥとは、Ｘ方向に距離ＸＬを隔てられている。
【００８１】
その一方のゲート電極ＴＧＥと他方のゲート電極ＴＧＥとによって挟まれた領域に、ダミーゲート電極ＤＧＥ１が形成されている。ダミーゲート電極ＤＧＥ１は、２つの部分（部分Ａ、部分Ｂ）から構成される。部分Ａは、Ｘ方向に延在するように形成されている。また、部分Ａは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように形成されている。部分Ｂは、部分ＡとはＹ方向に距離ＹＬを隔てられてＹ方向に延在するように形成されている。また、部分Ｂは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように形成されている。なお、これ以外の構成については、図５に示す撮像装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【００８２】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ゲート電極ＤＧＥおよびダミーゲート電極ＤＧＥ１等の配置が異なる他は、実施の形態１において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図３５および図３６に示すように、ゲート電極およびダミーゲート電極をパターニングするためのレジストパターンＲＰ１が形成される。
【００８３】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図３３に示される転送用トランジスタのゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とが同時に形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【００８４】
上述した撮像装置では、転送用トランジスタＴＴのゲート電極ＴＧＥとともに形成されるダミーゲート電極ＤＧＥ１として、Ｘ方向にそれぞれ延在し、Ｙ方向に距離を隔てられた部分Ａおよび部分Ｂと含むダミーゲート電極ＤＧＥ１が形成される。
【００８５】
ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１は、図３５および図３６に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＴＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＡ）と、ダミーゲート電極ＤＧＥ１をパターニングするためのレジストパターンＲＰ１の部分（パターンＢ）とは、１枚のフォトマスクによって形成される。
【００８６】
パターンＡには、一方のゲート電極ＴＧＥと他方のゲート電極ＴＧＥをそれぞれパターニングするためのレジストパターンＡの部分（パターンＡ１、パターンＡ２）が含まれている。また、パターンＢには、ダミーゲート電極ＤＧＥ１の部分Ａおよび部分ＢをそれぞれパターニングするためのレジストパターンＢの部分（パターンＢ１、パターンＢ２）が含まれている。
【００８７】
このため、たとえ、アライメントがずれたとしても、パターンＡ１とパターンＡ２とのＸ方向の距離（間隔）の変動はほとんどない。また、パターンＢ１とパターンＢ２とのＹ方向の距離（距離）の変動もほとんどない。
【００８８】
これにより、図３３に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とでは、まず、一方のゲート電極ＴＧＥと他方のゲート電極ＴＧＥとの距離ＸＬの変動はほとんどない。そして、ダミーゲート電極ＤＧＥ１の部分Ａとダミーゲート電極ＤＧＥ１の部分ＢとのＹ方向の距離ＹＬの変動もほとんどない。距離ＸＬの変動および距離ＹＬの変動がほとんどないことで、図３３に示す浮遊拡散領域ＦＤＲにおけるＸ方向の寸法のばらつきとＹ方向の寸法のばらつきとの双方が抑制されて、浮遊拡散領域ＦＤＲの面積のばらつきがさらに抑制される。その結果、画面の明るさのばらつきをさらに抑制することができる。
【００８９】
上述した撮像装置では、図３３に示すように、転送用トランジスタのゲート電極ＴＧＥ（ゲート電極本体）とダミーゲート電極ＤＧＥ１（ダミーゲート電極本体）とは、間隔（隙間）を隔てて配置されている。浮遊拡散領域ＦＤＲは、隙間を開けられたゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１を注入マスクとして形成される場合（ケースＡ）の他に、ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１のそれぞれの側壁にサイドウォール膜（スペーサ）が形成された後に、そのサイドウォール膜等を注入マスクとして形成される場合（ケースＢ）がある。
【００９０】
ケースＢでは、隙間がサイドウォール膜によって埋められていなくてもよいし、隙間がサイドウォール膜によって埋められていてもよい。注入の突き抜けを抑制する観点からは、図３７に示すように、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１との隙間が、サイドウォール膜ＳＷＩによって埋められていることが望ましい。
【００９１】
実施の形態６
ここでは、転送用トランジスタのゲート電極を屈曲させて、ダミーゲート電極と同様の機能を有するゲート電極を備えた撮像装置の第３例について説明する。
【００９２】
図３８に示すように、一方の転送用トランジスタＴＴのゲート電極ＴＧＥは、２つの部分（部分Ａ、部分Ｂ）から構成される。他方の転送用トランジスタＴＴのゲート電極ＴＧＥは、２つの部分（部分Ｃ、部分Ｄ）から構成される。部分Ａは、一方のフォトダイオードＰＤと浮遊拡散領域ＦＤＲとの間に配置された部分であり、Ｙ方向に延在するように形成されている。部分Ｂは、部分Ａの一端側からＸ方向に延在するように形成されている。また、部分Ｂは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように配置されている。
【００９３】
部分Ｃは、他方のフォトダイオードＰＤと浮遊拡散領域ＦＤＲとの間に配置された部分であり、Ｙ方向に延在するように形成されている。部分Ｄは、部分Ｃの一端側からＸ方向に延在するように形成されている。また、部分Ｄは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように配置されている。部分Ａと部分Ｃとは、Ｘ方向に距離ＸＬを隔てられている。部分Ｂと部分Ｄとは、Ｙ方向に距離ＹＬを隔てられている。
【００９４】
なお、図３８に示される平面図に対して、図３３に示される断面線ＸＸＸＩＶ−ＸＸＸＩＶに対応する断面線における断面構造は、図３４に示される断面構造と同じなので、その説明を繰り返さないこととする。
【００９５】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ゲート電極ＴＧＥのパターン形状等が異なる他は、実施の形態１において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図３９に示すように、ゲート電極をパターニングするためのレジストパターンＲＰ１が形成される。
【００９６】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図３８に示される転送用トランジスタのゲート電極ＴＧＥが形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【００９７】
上述した撮像装置では、一方の転送用トランジスタＴＴのゲート電極ＴＧＥとして、Ｙ方向に延在する部分Ａと、Ｘ方向に延在する部分Ｂとを含むゲート電極ＴＧＥが形成される。また、他方の転送用トランジスタのゲート電極ＴＧＥとして、Ｙ方向に延在する部分Ｃと、Ｘ方向に延在する部分Ｄを含むゲート電極ＴＧＥが形成される。部分Ａと部分ＣとはＸ方向に距離を隔てられている。部分Ｂと部分ＣとはＹ方向に距離を隔てられている。
【００９８】
ゲート電極ＴＧＥは、図３９に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、一方のゲート電極ＴＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＡ）と、他方のゲート電極ＴＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＢ）とは、１枚のフォトマスクによって形成される。
【００９９】
パターンＡには、一方のゲート電極ＴＧＥにおける部分Ａと部分Ｂとをパターニングする部分（パターンＡ１、パターンＡ２）が含まれている。また、パターンＢには、他方のゲート電極ＴＧＥにおける部分Ｃと部分Ｄとをパターニングする部分（パターンＢ１、パターンＢ２）が含まれている。このため、たとえ、アライメントがずれたとしても、パターンＡ１とパターンＢ１とのＸ方向の距離（間隔）の変動はほとんどない。また、パターンＡ２とパターンＢ２とのＹ方向の距離（間隔）の変動もほとんどない。
【０１００】
これにより、図３８に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＴＧＥでは、部分Ａと部分Ｃとの距離ＸＬの変動はほとんどない。また、部分Ｂと部分Ｄとの距離ＹＬの変動もほとんどない。距離ＸＬの変動および距離ＹＬの変動がほとんどないことで、図３８に示す浮遊拡散領域ＦＤＲにおけるＸ方向の寸法のばらつきとＹ方向の寸法のばらつきとの双方が抑制されて、浮遊拡散領域ＦＤＲの面積のばらつきがさらに抑制される。その結果、画面の明るさのばらつきをさらに抑制することができる。
【０１０１】
上述した撮像装置では、図３８に示すように、一方の転送用トランジスタＴＴのゲート電極ＴＧＥ（ゲート電極本体）と、他方の転送用トランジスタＴＴのゲート電極ＴＧＥ（ゲート電極本体）とは、間隔（隙間）を隔てて配置されている。浮遊拡散領域ＦＤＲは、隙間を開けられた一方のゲート電極ＴＧＥおよび他方のゲート電極ＴＧＥを注入マスクとして形成される場合（ケースＡ）の他に、一方のゲート電極ＴＧＥおよび他方のゲート電極ＴＧＥのそれぞれの側壁にサイドウォール膜（スペーサ）が形成された後に、そのサイドウォール膜等を注入マスクとして形成される場合（ケースＢ）がある。
【０１０２】
ケースＢでは、隙間がサイドウォール膜によって埋められていなくてもよいし、隙間がサイドウォール膜によって埋められていてもよい。注入の突き抜けを抑制する観点からは、図４０に示すように、一方のゲート電極ＴＧＥと他方のゲート電極ＴＧＥとの隙間が、サイドウォール膜ＳＷＩによって埋められていることが望ましい。
【０１０３】
実施の形態７
ここでは、転送用トランジスタのゲート電極と同時に形成されるダミーゲート電極を備えた撮像装置の第４例について説明する。
【０１０４】
図４１および図４２に示すように、撮像装置では、転送用トランジスタのゲート電極ＴＧＥとともに、ダミーゲート電極ＤＧＥ１が形成されている。ゲート電極ＴＧＥはＹ方向に延在するように形成されている。ダミーゲート電極ＤＧＥ１は、Ｙ方向に延在するように形成されている。ダミーゲート電極ＴＧＥ１と一方の画素のゲート電極ＴＧＥとは、Ｘ方向に距離ＸＬを隔てられている。また、ダミーゲート電極ＴＧＥ１と他方の画素のゲート電極ＴＧＥとは、Ｘ方向に距離ＸＬＰを隔てられている。
【０１０５】
また、ダミーゲート電極ＤＧＥ１は、一方の画素の素子形成領域（Ｐウェル）と素子分離絶縁膜ＥＩとの境界（境界Ａ）と、他方の画素の素子形成領域（Ｐウェル）と素子分離絶縁膜ＥＩとの境界（境界Ｂ）の双方を覆うように形成されている。なお、これ以外の構成については、図４および図５に示す撮像装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【０１０６】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ダミーゲート電極ＤＧＥ１のパターン形状が異なる他は、実施の形態１において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図４３および図４４に示すように、ゲート電極およびダミーゲート電極をパターニングするためのレジストパターンＲＰ１が形成される。
【０１０７】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図４１に示される転送用トランジスタのゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とが同時に形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【０１０８】
上述した撮像装置では、転送用トランジスタＴＴのゲート電極ＴＧＥとともに形成されるダミーゲート電極ＤＧＥ１として、Ｙ方向に延在し、境界Ａおよび境界Ｂを覆うダミーゲート電極ＤＧＥ１が形成される。ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１は、図４３および図４４に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。
【０１０９】
このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＴＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＡ）と、ダミーゲート電極ＤＧＥ１をパターニングするためのレジストパターンＲＰ１の部分（パターンＢ）とは、１枚のフォトマスクによって形成される。また、パターンＡには、一方の画素のゲート電極ＴＧＥをパターニングするためのレジストパターンの部分（パターンＡ１）と、他方の画素のゲート電極ＴＧＥをパターニングするためのレジストパターンの部分（パターンＡ２）とが含まれている。
【０１１０】
このため、たとえ、アライメントがずれたとしても、パターンＡ１とパターンＢとのＸ方向の距離（間隔）の変動はほとんどない。また、パターンＢとパターンＡ２とのＸ方向の距離（距離）の変動もほとんどない。
【０１１１】
これにより、図４１に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とでは、一方のゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１との距離ＸＬの変動はほとんどない。また、ダミーゲート電極ＤＧＥ１と他方のゲート電極ＴＧ１との距離ＸＬＰの変動もほとんどない。
【０１１２】
距離ＸＬの変動ほとんどないことで、図４１に示す浮遊拡散領域ＦＤＲにおけるＸ方向の寸法のばらつきが抑制されて、浮遊拡散領域ＦＤＲの面積のばらつきが抑制される。また、距離ＸＬＰの変動がほとんどないことで、フォトダイオードＰＤにおけるＸ方向の寸法のばらつきが抑制されて、フォトダイオードＰＤの面積のばらつきが抑制される。これらの結果、画面の明るさのばらつきをさらに抑制することができる。
【０１１３】
実施の形態８
ここでは、転送用トランジスタのゲート電極と同時に形成されるダミーゲート電極を備えた撮像装置の第５例について説明する。
【０１１４】
図４５に示すように、撮像装置では、転送用トランジスタのゲート電極ＴＧＥとともに、ダミーゲート電極ＤＧＥ１が形成されている。ゲート電極ＴＧＥはＹ方向に延在するように形成されている。ダミーゲート電極ＤＧＥ１は、３つの部分（部分Ａ、部分Ｂ、部分Ｃ）から構成される。
【０１１５】
部分Ａは、Ｙ方向に延在する部分ように形成されている。部分Ａは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｙ方向に略平行な境界を覆うように形成されている。部分Ａと一方のゲート電極ＴＧＥとは、Ｘ方向に距離ＸＬを隔てられている。また、部分Ａと他方のゲート電極ＴＧＥとは、Ｘ方向に距離ＸＬＰを隔てられている。
【０１１６】
部分Ｂは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように形成されている。部分Ｃは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように形成されている。部分Ｂと部分ＣとはＹ方向に距離ＹＬを隔てられている。なお、これ以外の構成については、図４１および図４２に示す撮像装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【０１１７】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ダミーゲート電極ＤＧＥ１のパターン形状が異なる他は、実施の形態１において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図４６に示すように、ゲート電極およびダミーゲート電極をパターニングするためのレジストパターンＲＰ１が形成される。
【０１１８】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図４５に示される転送用トランジスタのゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とが同時に形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【０１１９】
上述した撮像装置では、転送用トランジスタＴＴのゲート電極ＴＧＥとともに形成されるダミーゲート電極ＤＧＥ１として、Ｙ方向に延在する部分Ａと、Ｘ方向にそれぞれ延在し、Ｙ方向に距離を隔てられた部分Ｂおよび部分Ｃと含むダミーゲート電極ＤＧＥ１が形成される。ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１は、図４６に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。
【０１２０】
このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＴＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＡ）と、ダミーゲート電極ＤＧＥ１をパターニングするためのレジストパターンＲＰ１の部分（パターンＢ）とは、１枚のフォトマスクによって形成される。パターンＡには、一方の画素のゲート電極ＴＧＥをパターニングするためのレジストパターンの部分（パターンＡ１）と、他方の画素のゲート電極ＴＧＥをパターニングするためのレジストパターンの部分（パターンＡ２）とが含まれている。また、パターンＢには、ダミーゲート電極ＤＧＥ１の部分Ａ、部分Ｂおよび部分ＣをそれぞれパターニングするためのレジストパターンＢの部分（パターンＢ１、パターンＢ２、パターンＢ３）が含まれている。
【０１２１】
このため、たとえ、アライメントがずれたとしても、パターンＡ１とパターンＢ１とのＸ方向の距離（間隔）の変動はほとんどない。また、パターンＢ１とパターンＡ２とのＸ方向の距離（距離）の変動もほとんどない。さらに、パターンＢ２とパターンＢ３とのＹ方向の距離（間隔）の変動もほとんどない。
【０１２２】
これにより、図４５に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とでは、一方のゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１との距離ＸＬの変動はほとんどない。また、ダミーゲート電極ＤＧＥ１と他方のゲート電極ＴＧ１との距離ＸＬＰの変動もほとんどない。さらに、ダミーゲート電極ＤＧＥ１における部分Ｂと部分Ｃとの距離ＹＬの変動もほとんどない。
【０１２３】
距離ＸＬの変動および距離ＹＬの変動がほとんどないことで、図４５に示す浮遊拡散領域ＦＤＲにおけるＸ方向の寸法のばらつきとＹ方向の寸法のばらつきとの双方が抑制されて、浮遊拡散領域ＦＤＲの面積のばらつきがさらに抑制される。また、距離ＸＬＰの変動がほとんどないことで、フォトダイオードＰＤにおけるＸ方向の寸法のばらつきが抑制されて、フォトダイオードＰＤの面積のばらつきが抑制される。これらの結果、画面の明るさのばらつきをさらに抑制することができる。
【０１２４】
上述した撮像装置では、図４５に示すように、転送用トランジスタのゲート電極ＴＧＥ（ゲート電極本体）とダミーゲート電極ＤＧＥ１（ダミーゲート電極本体）とは、間隔（隙間）を隔てて配置されている。浮遊拡散領域ＦＤＲは、隙間を開けられたゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１を注入マスクとして形成される場合（ケースＡ）の他に、ゲート電極ＴＧＥおよびダミーゲート電極ＤＧＥ１のそれぞれの側壁にサイドウォール膜（スペーサ）が形成された後に、そのサイドウォール膜等を注入マスクとして形成される場合（ケースＢ）がある。
【０１２５】
ケースＢでは、隙間がサイドウォール膜によって埋められていなくてもよいし、隙間がサイドウォール膜によって埋められていてもよい。注入の突き抜けを抑制する観点からは、図４７に示すように、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１との隙間が、サイドウォール膜ＳＷＩによって埋められていることが望ましい。
【０１２６】
実施の形態９
ここでは、転送用トランジスタのゲート電極と同時に形成されるダミーゲート電極に加えて、リセット用トランジスタのゲート電極と同時に形成されるダミーゲート電極を備えた撮像装置の第１例について説明する。
【０１２７】
図４８および図４９に示すように、転送用トランジスタＴＴ等が形成されている一の素子形成領域の近傍に、リセット用トランジスタＲＴ等が形成されている他の素子形成領域が配置されている。リセット用トランジスタＲＴのゲート電極ＲＧＥを挟んで、一方の側に位置する他の素子形成領域の部分に、一対のソース・ドレイン領域のうちの一方のソース・ドレイン領域ＲＳＤが形成されている。ゲート電極ＴＧＥを挟んで他方の側に位置する他の素子形成領域の部分に、一対のソース・ドレイン領域のうちの他方のソース・ドレイン領域ＲＳＤが形成されている。
【０１２８】
本撮像装置では、リセット用トランジスタＲＴのゲート電極ＲＧＥとともに、ダミーゲート電極ＤＧＥ２が形成されている。ゲート電極ＲＧＥはＹ方向に延在するように形成されている。ダミーゲート電極ＤＧＥ２もＹ方向に延在するように形成されている。ゲート電極ＲＧＥとダミーゲート電極ＤＧＥ２とは、Ｘ方向に距離ＸＬＲを隔てられている。
【０１２９】
一方のソース・ドレイン領域ＲＳＤは、ゲート電極ＲＧＥとダミーゲート電極ＤＧＥ２とによって挟まれた他の素子形成領域の部分に形成されている。一方のソース・ドレイン領域ＲＳＤと浮遊拡散領域ＦＤＲとは電気的に接続されている。なお、これ以外の構成については、図４および図５に示す撮像装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【０１３０】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、実施の形態１において説明した製造方法に、リセット用トランジスタのゲート電極と、対応のダミーゲート電極のパターニングとが追加されるだけで、基本的な製造方法は、実施の形態１において説明した撮像装置の製造方法と同じである。このため、リセット用トランジスタのゲート電極と、ダミーゲート電極のパターニングについて説明する。
【０１３１】
図６に示す工程と同様の工程を経た後、図５０および図５１に示すように、リセット用トランジスタのゲート電極ＲＧＥおよびダミーゲート電極ＤＧＥ２（図４８参照）をパターニングするためのレジストパターンＲＰ１が形成される。次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図４８に示されるリセット用トランジスタのゲート電極ＲＧＥとダミーゲート電極ＤＧＥ２とが同時に形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【０１３２】
上述した撮像装置では、リセット用トランジスタＲＴのゲート電極ＲＧＥとともに形成されるダミーゲート電極ＤＧＥ２として、Ｙ方向に延在するダミーゲート電極ＤＧＥ２が形成される。ゲート電極ＲＧＥおよびダミーゲート電極ＤＧＥ２は、図５０に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。
【０１３３】
このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＲＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＡ）と、ダミーゲート電極ＤＧＥ２をパターニングするためのレジストパターンＲＰ１の部分（パターンＢ）とは、１枚のフォトマスクによって形成される。
【０１３４】
このため、たとえ、アライメントがずれたとしても、パターンＡとパターンＢとのＸ方向の距離（間隔）の変動はほとんどない。これにより、図４８に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＲＧＥとダミーゲート電極ＤＧＥ２とでは、ゲート電極ＲＧＥとダミーゲート電極ＤＧＥ２との距離ＸＬの変動はほとんどない。
【０１３５】
距離ＸＬの変動の変動がほとんどないことで、図４８に示すリセット用トランジスタＲＴの一方のソース・ドレイン領域ＲＳＤにおけるＸ方向の寸法のばらつきが、浮遊拡散領域ＦＤＲのＸ方向の寸法のばらつきとともに抑制されることになる。
【０１３６】
画像を順次取り込むために、浮遊拡散領域ＦＤＲに蓄積された電荷は、リセット用トランジスタＲＴによって引き抜かれる。浮遊拡散領域ＦＤＲは、リセット用トランジスタＲＴの一方のソース・ドレイン領域ＲＳＤに電気的に接続されている。このため、一方のソース・ドレイン領域ＲＳＤは、浮遊拡散領域ＦＤＲの一部として機能することになる。
【０１３７】
その一方のソース・ドレイン領域ＲＳＤにおけるＸ方向の寸法のばらつきを抑制することで、浮遊拡散領域ＦＤＲの一部として機能する一方のソース・ドレイン領域ＲＳＤの面積のばらつきが抑制される。また、浮遊拡散領域ＦＤＲの面積のばらつきも抑制される。これらの結果、画面の明るさのばらつきをさらに抑制することができる。
【０１３８】
実施の形態１０
ここでは、リセット用トランジスタのゲート電極を屈曲させて、ダミーゲート電極と同様の機能を有するゲート電極を備えた撮像装置について説明する。
【０１３９】
図５２に示すように、リセット用トランジスタＲＴのゲート電極ＲＧＥは、４つの部分（部分Ａ〜Ｄ）から構成される。部分Ａは、一方のソース・ドレイン領域ＳＤＲと他方のソース・ドレイン領域ＳＤＲとの間に配置された部分であり、Ｙ方向に延在するように形成されている。部分Ｂは、部分ＡとはＸ方向に距離ＸＬＲを隔てられてＹ方向に延在するように形成されている。また、部分Ｂは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｙ方向に略平行な境界を覆うように配置されている。
【０１４０】
部分Ｃは、部分Ａと部分Ｂとによって挟まれた領域において、Ｘ方向に延在するように形成されている。また、部分Ｃは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界のうち、Ｘ方向に略平行な境界を覆うように配置されている。部分Ｄは、部分Ａと部分Ｂとによって挟まれた領域において、部分ＣとはＹ方向に距離ＹＬＲを隔てられて、Ｘ方向に延在するように形成されている。
【０１４１】
また、部分Ｄは、素子分離絶縁膜ＥＩとＰウェルとの境界のうち、Ｘ方向に略平行な境界を覆うように配置されている。部分Ａ、部分Ｂ、部分Ｃおよび部分Ｄは互いに繋がって、電気的に接続されている。なお、これ以外の構成については、図４８および図４９または図４および図５に示す撮像装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【０１４２】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ゲート電極ＲＧＥのパターン形状が異なる他は、実施の形態１において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図５３に示すように、ゲート電極をパターニングするためのレジストパターンＲＰ１が形成される。
【０１４３】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜にエッチング処理を施すことにより、図５２に示されるリセット用トランジスタのゲート電極ＲＧＥと転送用トランジスタのゲート電極ＴＧＥが形成される。レジストパターンＲＰ１が除去された後、図１０〜図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【０１４４】
上述した撮像装置では、リセット用トランジスタＲＴのゲート電極ＲＧＥとして、Ｙ方向にそれぞれ延在し、Ｘ方向に距離ＸＬＲを隔てられた部分Ａおよび部分Ｂと、Ｘ方向にそれぞれ延在し、Ｙ方向に距離ＹＬＲを隔てられた部分Ｃおよび部分Ｄとを含むゲート電極ＲＧＥが形成される。
【０１４５】
ゲート電極ＲＧＥは、図５３に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜にエッチング処理を施すことによって形成される。このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＲＧＥにおける部分Ａ、部分Ｂ、部分Ｃおよび部分ＤをそれぞれパターニングするためのレジストパターンＲＰ１の部分（パターンＡ、パターンＢ、パターンＣ、パターンＤ）は、１枚のフォトマスクによって形成される。このため、たとえ、アライメントがずれたとしても、パターンＡとパターンＢとのＸ方向の距離（間隔）の変動はほとんどない。また、パターンＣとパターンＤとのＹ方向の距離（間隔）の変動もほとんどない。
【０１４６】
これにより、図５２に示すように、レジストパターンＲＰ１をエッチングマスクとして形成されるゲート電極ＲＧＥでは、部分Ａと部分Ｂとの距離ＸＬＲの変動はほとんどない。また、部分Ｃと部分Ｄとの距離ＹＬＲの変動もほとんどない。距離ＸＬＲの変動および距離ＹＬＲの変動がほとんどないことで、図５２に示す一方のソース・ドレイン領域ＳＤＲにおけるＸ方向の寸法のばらつきとＹ方向の寸法のばらつきとの双方が抑制されて、浮遊拡散領域ＦＤＲの一部として機能する一方のソース・ドレイン領域ＳＤＲの面積のばらつきがさらに抑制される。また、浮遊拡散領域ＦＤＲの面積のばらつきも抑制される。これらの結果、画面の明るさのばらつきをさらに抑制することができる。
【０１４７】
実施の形態１１
実施の形態１等に係る撮像装置では、図５に示すように、転送用トランジスタのゲート電極と同時に形成されるダミーゲート電極として、ダミーゲート電極ＤＧＥ１そのもの（ダミーゲート電極本体）が、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界を覆うように配置される場合について説明した。
【０１４８】
また、実施の形態９等に係る撮像装置では、図４９に示すように、リセット用トランジスタのゲート電極と同時に形成されるダミーゲート電極として、ダミーゲート電極ＤＧＥ２そのもの（ダミーゲート電極本体）が、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界を覆うように配置される場合について説明した。
【０１４９】
ダミーゲート電極ＤＧＥ１、ＤＧＥ２としては、必ずしもダミーゲート電極本体が境界を覆うように配置されている必要はない。ダミーゲート電極本体の側壁に形成されるサイドウォール膜が境界を覆うように配置されていれば、所望の効果を得ることが可能である。ここでは、そのような撮像装置の一例について説明する。
【０１５０】
図５４および図５５に示すように、転送用トランジスタＴＴのゲート電極ＴＧＥに対してＸ方向に距離を隔てられたダミーゲート電極ＤＧＥ１では、ダミーゲート電極ＤＧＥ１そのものは素子分離絶縁膜ＥＩ上に位置する。ダミーゲート電極ＤＧＥ１の側壁面に自己整合的に形成されるサイドウォール膜ＳＷＩが、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界を覆うように位置する。
【０１５１】
また、リセット用トランジスタＲＴのゲート電極ＲＧＥに対してＸ方向に距離を隔てられたダミーゲート電極ＤＧＥ２では、ダミーゲート電極ＤＧＥ２そのものは素子分離絶縁膜ＥＩ上に位置する。ダミーゲート電極ＤＧＥ２の側壁面に自己整合的に形成されるサイドウォール膜ＳＷＩが、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界を覆うように位置する。なお、これ以外の構成については、図４８および図４９に示す撮像装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
【０１５２】
次に、上述した撮像装置の製造方法の一例について説明する。一連の製造方法は、ダミーゲート電極ＤＧＥ１、ＤＧＥ２の配置関係が異なる他は、実施の形態１（または実施の形態９）において説明した撮像装置の製造方法と基本的に同じである。図６に示す工程と同様の工程を経た後、図５６および図５７に示すように、ゲート電極ＴＧＥ、ＲＧＥ（図５４参照）およびダミーゲート電極ＤＧＥ１、ＤＧＥ２（図５４参照）をパターニングするためのレジストパターンＲＰ１が形成される。
【０１５３】
次に、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことにより、図５８に示すように、ゲート電極ＴＧＥ、ダミーゲート電極ＤＧＥ１、ゲート電極ＲＧＥおよびダミーゲート電極ＤＧＥ２が形成される。この時点で、ダミーゲート電極ＤＧＥ１、ＤＧＥ２は、素子分離絶縁膜ＥＩ上に位置する。次に、図５９に示すように、ゲート電極ＴＧＥ、ダミーゲート電極ＤＧＥ１、ゲート電極ＲＧＥおよびダミーゲート電極ＤＧＥ２を覆うように、絶縁膜ＳＷＦが形成される。
【０１５４】
次に、絶縁膜ＳＷＦの全面に異方性エッチング処理を施すことにより、ゲート電極ＴＧＥ、ＲＧＥおよびダミーゲート電極ＤＧＥ１、ＤＧＥ２の上面上等に位置する絶縁膜ＳＷＦの部分が除去されて、図６０に示すように、ゲート電極ＴＧＥ、ＲＧＥおよびダミーゲート電極ＤＧＥ１、ＤＧＥ２のそれぞれの側壁面にサイドウォール膜ＳＷＩが、自己整合的に形成される。このとき、サイドウォール膜ＳＷＩは、素子分離絶縁膜ＥＩと素子形成領域（Ｐウェル）との境界を覆うように形成される。次に、そのサイドウォール膜ＳＷＩ等を注入マスクとして、ｎ型の不純物を注入することにより、浮遊拡散領域ＦＤＲおよびソース・ドレイン領域ＲＳＤが形成される。その後、図１３および図１４に示す工程と同様の工程を経て、撮像装置の主要部分が完成する。
【０１５５】
上述した撮像装置では、転送用トランジスタＴＴのゲート電極ＴＧＥとともに形成されるダミーゲート電極として、Ｙ方向に延在するダミーゲート電極ＤＧＥ１が形成される。また、リセット用トランジスタＲＴのゲート電極ＲＧＥとともに形成されるダミーゲート電極として、Ｙ方向に延在するダミーゲート電極ＤＧＥ２が形成される。ゲート電極ＴＧＥ、ＲＧＥおよびダミーゲート電極ＤＧＥ１、ＤＧＥ２は、図５６および図５７に示すように、レジストパターンＲＰ１をエッチングマスクとして、導電膜ＧＣＦにエッチング処理を施すことによって形成される。
【０１５６】
このとき、レジストパターンＲＰ１を形成する際の写真製版処理工程では、ゲート電極ＴＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＡ）と、ダミーゲート電極ＤＧＥ１をパターニングするためのレジストパターンＲＰ１の部分（パターンＢ）と、ゲート電極ＲＧＥをパターニングするためのレジストパターンＲＰ１の部分（パターンＣ）と、ダミーゲート電極ＤＧＥ２をパターニングするためのレジストパターンＲＰ１の部分（パターンＤ）とは、１枚のフォトマスクによって形成される。
【０１５７】
このため、たとえ、アライメントがずれたとしても、パターンＡとパターンＢとのＸ方向の距離（間隔）の変動はほとんどない。また、パターンＣとパターンＤとのＸ方向の距離（間隔）の変動もほとんどない。
【０１５８】
これにより、レジストパターンＲＰ１をエッチングマスクとして形成される、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１とでは、ゲート電極ＴＧＥとダミーゲート電極ＤＧＥ１との距離の変動はほとんどない。また、ゲート電極ＲＧＥとダミーゲート電極ＤＧＥ２とでは、ゲート電極ＲＧＥとダミーゲート電極ＤＧＥ２との距離の変動もほとんどない。また、異方性エッチングを施すことによって、サイドウォール膜を自己整合的に形成することで、ゲート電極ＴＧＥ、ＲＧＥおよびダミーゲート電極ＤＧＥ１、ＤＧＥ２のそれぞれの側壁面に残されるサイドウォール膜の厚みはほぼ同じ厚みなる。
【０１５９】
そうすると、アライメントがずれたとしても、ゲート電極ＴＧＥのサイドウォール膜ＳＷＩとダミーゲート電極ＤＧＥ１のサイドウォール膜ＳＷＩとのＸ方向の距離ＸＬの変動はほとんどない。また、ゲート電極ＲＧＥのサイドウォール膜ＳＷＩとダミーゲート電極ＤＧＥ２のサイドウォール膜ＳＷＩとのＸ方向の距離ＸＬＲの変動もほとんどない。しかも、ダミーゲート電極ＤＧＥ１、ＤＧＥ２のサイドウォール膜ＳＷＩは、素子分離絶縁膜ＥＩと素子形成領域との境界を覆うように形成されている。
【０１６０】
距離ＸＬ、ＸＬＰの変動がほとんどなく、サイドウォール膜ＳＷＩが境界を覆うように形成されていることで、浮遊拡散領域ＦＤＲのＸ方向の寸法のばらつきが抑制されて、浮遊拡散領域の面積のばらつきが抑制される。また、リセット用トランジスタＲＴの一方のソース・ドレイン領域ＲＳＤにおけるＸ方向の寸法のばらつきが抑制されて、一方のソース・ドレイン領域ＳＤＲの面積のばらつきが抑制される。これらの結果、画面の明るさのばらつきをさらに抑制することができる。
【０１６１】
上述したサイドウォール膜が形成された撮像装置は、他の実施の形態の撮像装置にも適用することができる。つまり、ゲート電極本体またはダミーゲート電極本体が所定の境界を覆うように形成されていなくても、サイドウォール膜が境界を覆うように形成されていれば、所望の効果を得ることができる。
【０１６２】
すなわち、各実施の形態の撮像装置において、ゲート電極ＴＧＥ、ＲＧＥとその側壁面に形成されるサイドウォール膜ＳＷＩとをゲート電極部とし、ダミーゲート電極ＤＧＥ１、ＤＧＥ２とその側壁面に形成されるサイドウォール膜ＳＷＩとをダミーゲート電極部とすると、ゲート電極部が、所定の境界を覆うように形成されていればよい。また、ダミーゲート電極部が、所定の境界を覆うように形成されていればよい。ゲート電極部およびダミーゲート電極部が所定の境界を覆うように形成されることで、画面の明るさのばらつきを抑制することができる。
【０１６３】
また、各実施の形態において説明した撮像装置については、必要に応じて、一の実施の形態に係る撮像装置と他の実施の形態に係る撮像装置とを組み合わせて適用することが可能である。
【０１６４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１６５】
ＰＥ  画素、ＣＳ  列選択回路、ＲＳ  行選択・読み出し回路、ＳＵＢ  半導体基板、ＥＩ  素子分離絶縁膜、ＰＥ  画素領域、ＰＰＷ  Ｐウェル、ＰＤ  フォトダイオード、ＮＲ  ｎ型領域、ＰＲ  ｐ型領域、ＴＴ  転送用トランジスタ、ＴＧＩ  ゲート絶縁膜、ＴＧＥ  ゲート電極、ＦＤＲ  浮遊拡散領域、ＳＷＩ  サイドウォール膜、ＤＧＥ１  ダミーゲート電極、ＩＦ１  第１層間絶縁膜、ＣＰ  コンタクトプラグ、Ｍ１  第１配線、ＩＦ２  第２層間絶縁膜、Ｖ１  第１ヴィア、Ｍ２  第２配線、ＩＦ３  第３層間絶縁膜、Ｖ２  第２ヴィア、Ｍ３  第３配線、ＩＦ４  第４層間絶縁膜、ＰＳＮ  絶縁膜、ＣＦ  カラーフィルタ、ＭＬ  マイクロレンズ、ＲＴ  リセット用トランジスタ、ＲＧＩ  ゲート絶縁膜、ＲＧＥ  ゲート電極、ＲＳＤ  ソース・ドレイン領域、ＤＧＥ２  ダミーゲート電極、ＡＴ  増幅トランジスタ、ＡＧＥ  ゲート電極、ＳＴ  選択用トランジスタ、ＳＧＥ  ゲート電極、ＧＣＦ  導電膜、ＦＬＤＤ  ＬＤＤ領域、ＲＰ１、ＲＰ２、ＲＰ３、ＲＰ４  レジストパターン。
【図１】
2014072485.tif 000003
【図２】
2014072485.tif 000004
【図３】
2014072485.tif 000005
【図４】
2014072485.tif 000006
【図５】
2014072485.tif 000007
【図６】
2014072485.tif 000008
【図７】
2014072485.tif 000009
【図８】
2014072485.tif 000010
【図９】
2014072485.tif 000011
【図１０】
2014072485.tif 000012
【図１１】
2014072485.tif 000013
【図１２】
2014072485.tif 000014
【図１３】
2014072485.tif 000015
【図１４】
2014072485.tif 000016
【図１５】
2014072485.tif 000017
【図１６】
2014072485.tif 000018
【図１７】
2014072485.tif 000019
【図１８】
2014072485.tif 000020
【図１９】
2014072485.tif 000021
【図２０】
2014072485.tif 000022
【図２１】
2014072485.tif 000023
【図２２】
2014072485.tif 000024
【図２３】
2014072485.tif 000025
【図２４】
2014072485.tif 000026
【図２５】
2014072485.tif 000027
【図２６】
2014072485.tif 000028
【図２７】
2014072485.tif 000029
【図２８】
2014072485.tif 000030
【図２９】
2014072485.tif 000031
【図３０】
2014072485.tif 000032
【図３１】
2014072485.tif 000033
【図３２】
2014072485.tif 000034
【図３３】
2014072485.tif 000035
【図３４】
2014072485.tif 000036
【図３５】
2014072485.tif 000037
【図３６】
2014072485.tif 000038
【図３７】
2014072485.tif 000039
【図３８】
2014072485.tif 000040
【図３９】
2014072485.tif 000041
【図４０】
2014072485.tif 000042
【図４１】
2014072485.tif 000043
【図４２】
2014072485.tif 000044
【図４３】
2014072485.tif 000045
【図４４】
2014072485.tif 000046
【図４５】
2014072485.tif 000047
【図４６】
2014072485.tif 000048
【図４７】
2014072485.tif 000049
【図４８】
2014072485.tif 000050
【図４９】
2014072485.tif 000051
【図５０】
2014072485.tif 000052
【図５１】
2014072485.tif 000053
【図５２】
2014072485.tif 000054
【図５３】
2014072485.tif 000055
【図５４】
2014072485.tif 000056
【図５５】
2014072485.tif 000057
【図５６】
2014072485.tif 000058
【図５７】
2014072485.tif 000059
【図５８】
2014072485.tif 000060
【図５９】
2014072485.tif 000061
【図６０】
2014072485.tif 000062