(57)【要約】【課題】  ピエゾ抵抗素子に与える応力を低減してセンサ出力の安定性を向上させることができる半導体圧力センサを提供する。【解決手段】  半導体圧力センサは、ダイヤフラム部２を備える半導体基板１と、ダイヤフラム部２の表面に形成され、ダイヤフラム部２に加えられた圧力を抵抗値の変化として検出する複数のピエゾ抵抗素子Ｒ１〜Ｒ４と、半導体基板１の表面に形成され、複数のピエゾ抵抗素子Ｒ１〜Ｒ４を接続してブリッジ回路を構成する拡散配線４ａ〜４ｈと、ピエゾ抵抗素子Ｒ１〜Ｒ４及び拡散配線４ａ〜４ｈの表面を含む半導体基板１表面を被覆する絶縁積層部３と、絶縁積層部３の内部であって、ダイヤフラム部２の回路形成領域１ｂに形成された第１導電体層と、絶縁積層部３の内部であって、回路形成領域１ｂよりも内側であってダイヤフラム部２上のセンシング領域１ａの少なくとも一部に形成された第２導電体層７とを有する。【選択図】      図６
2014077744.tif 000002
【特許請求の範囲】
【請求項１】
ダイヤフラム部を備える半導体基板と、
前記ダイヤフラム部の表面に形成され、前記ダイヤフラム部に加えられた圧力を抵抗値の変化として検出する複数のピエゾ抵抗素子と、
前記半導体基板の表面に形成され、前記複数のピエゾ抵抗素子を接続してブリッジ回路を構成する拡散配線と、
前記ピエゾ抵抗素子及び前記拡散配線の表面を含む前記半導体基板表面を被覆する絶縁積層部と、
前記絶縁積層部の内部であって、前記ダイヤフラム部の外側領域に形成された第１導電体層と、
前記絶縁積層部の内部であって、前記回路形成領域よりも内側であって前記ダイヤフラム部上の内側領域の少なくとも一部に形成された第２導電体層と
を有することを特徴とする半導体圧力センサ。
【請求項２】
前記第２導電体層は、矩形形状であることを特徴とする請求項１に記載の半導体圧力センサ。
【請求項３】
前記第２導電体層は、前記ダイヤフラム部上の中央領域を除く領域に形成されていることを特徴とする請求項１に記載の半導体圧力センサ。
【請求項４】
前記第１導電体層と前記第２導電体層とは同種の時系列変形をする導体であることを特徴とする請求項１乃至請求項３の何れか一項の記載の半導体圧力センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力を検出する半導体圧力センサに関する。
【背景技術】
【０００２】
半導体圧力センサとしては、下記の特許文献１，２がある。
【０００３】
特許文献１には、電源投入後のオフセット電圧の変動を抑制するために、ダイヤフラム部表面及び拡散配線表面に対応する絶縁膜表面上には導電体膜を形成した半導体圧力センサが記載されている。この導電体膜には、バイアス電圧印加用端子に接続されている。また、特許文献２に記載された導電性薄膜は、ダイヤフラム部表面に形成され、ピエゾ抵抗素子の抵抗値を変化させることを抑制するシールド層として機能している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１７５０７８号公報
【特許文献２】特開２００９−７５０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上述した半導体圧力センサでは、ダイヤフラム部の外側の周辺部に回路を形成するための金属配線が配置されている。この金属配線は、半導体プロセスや実装工程で熱歪みを蓄積している。この熱ひずみは時間とともに開放される。これにより金属配線が伸縮する。この金属配線の伸縮は、ダイヤフラム部を形成しているシリコン基板上に形成された絶縁層に引っ張り又は圧縮応力を与えてしまう。その結果、当該シリコン基板や絶縁層付近のピエゾ抵抗素子にせん断応力が生じる。
【０００６】
このようにピエゾ抵抗素子に応力が生ずると、当該応力を検出してしまいセンサ出力が変動してしまうという問題がある。その結果、長期的にセンサ出力の信頼性の低下をもたらす可能性がある。この問題は、ピエゾ式半導体圧力センサと周辺回路を１つのチップに集積した集積型圧力センサにおいて顕著となる。
【０００７】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、ピエゾ抵抗素子に与える応力を低減してセンサ出力の安定性を向上させることができる半導体圧力センサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係る半導体圧力センサは、ダイヤフラム部を備える半導体基板と、前記ダイヤフラム部の表面に形成され、前記ダイヤフラム部に加えられた圧力を抵抗値の変化として検出する複数のピエゾ抵抗素子と、前記半導体基板の表面に形成され、前記複数のピエゾ抵抗素子を接続してブリッジ回路を構成する拡散配線と、前記ピエゾ抵抗素子及び前記拡散配線の表面を含む前記半導体基板表面を被覆する絶縁積層部と、前記絶縁積層部の内部であって、前記ダイヤフラム部の外側領域に形成された第１導電体層と、前記絶縁積層部の内部であって、前記回路形成領域よりも内側であって前記ダイヤフラム部上の内側領域の少なくとも一部に形成された第２導電体層とを有することを特徴とする。
【０００９】
本発明の第２の態様に係る半導体圧力センサは、上記第１の態様の半導体圧力センサであって、前記第２導電体層は、矩形形状であることを特徴とする。
【００１０】
本発明の第３の態様に係る半導体圧力センサは、上記第１の態様の半導体圧力センサであって、前記第２導電体層は、前記ダイヤフラム部上の中央領域を除く領域に形成されていることを特徴とする。
【００１１】
本発明の第４の態様に係る半導体圧力センサは、上記第１乃至第３の何れかの態様の半導体圧力センサであって、前記第１導電体層と前記第２導電体層とは同種の時系列変形をする導体であることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、回路形成領域よりも内側であって前記ダイヤフラム部上の内側領域の少なくとも一部に形成された第２導電体層を有するので、第１導電体層が変形しても第２導電体層の変形によって、ピエゾ抵抗素子に与える応力を抑制できる。これにより、ピエゾ抵抗素子に与える応力を低減してセンサ出力の安定性を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態として示す半導体圧力センサの構成を示す図であり、（ａ）は断面図、（ｂ）は上面図である。
【図２】本発明の実施形態として示すにおける半導体圧力センサの構成を示す上面図である。
【図３】本発明の実施形態として示すにおける半導体圧力センサの構成を示す断面図である。
【図４】比較例としての半導体圧力センサを示す断面図である。
【図５】本発明の実施形態として示すにおける半導体圧力センサの他の構成を示す断面図である。
【図６】本発明の実施形態として示すにおける半導体圧力センサの他の構成を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。
【００１５】
本発明の実施形態として示す半導体圧力センサは、例えば図１に示すように構成される。図１（ａ）は、半導体圧力センサの断面図であり、図１（ｂ）は、半導体圧力センサの上面図である。
【００１６】
半導体圧力センサは、図１（ａ）に示すように、半導体基板１の裏面に薄膜部としてのダイヤフラム部２が形成されている。半導体基板１の表面には、絶縁積層部３が形成されている。半導体圧力センサにおいて、ダイヤフラム部２の外側領域が、絶縁積層部３に各種の回路が導電性薄膜によって形成される回路形成領域１ｂとなっている。回路形成領域１ｂの内側領域が、圧力を検出するためのセンシング領域１ａとなっている。センシング領域１ａは、ダイヤフラム部２上及び当該ダイヤフラム部２の外縁部を含む。
【００１７】
センシング領域１ａには、図１（ｂ）に示すように、ピエゾ抵抗素子Ｒ１〜Ｒ４、拡散領域４ａ〜４ｈ、ｎ型導電型領域５ａ〜５ｄ、金属配線６ａ〜６ｄが形成されている。これらピエゾ抵抗素子Ｒ１〜Ｒ４、拡散領域４ａ〜４ｈ、ｎ型導電型領域５ａ〜５ｄ、金属配線６ａ〜６ｄは、半導体プロセスによって半導体基板１に形成され、表面に絶縁積層部３が積層される。
【００１８】
ピエゾ抵抗素子Ｒ１〜Ｒ４は、ダイヤフラム部２の表面に形成される。ピエゾ抵抗素子Ｒ１〜Ｒ４は、ダイヤフラム部２に加えられた圧力を抵抗値の変化として検出する。
【００１９】
拡散領域４ａ〜４ｈ及び金属配線６ａ〜６ｄは、半導体基板１の表面に形成される。拡散領域４ａ〜４ｈ及び金属配線６ａ〜６ｄは、複数のピエゾ抵抗素子Ｒ１〜Ｒ４を接続してブリッジ回路を構成する拡散配線として機能する。
【００２０】
ピエゾ抵抗素子Ｒ１〜Ｒ４は、接地端子ＧＮＤ、電圧出力端子Ｖout＋、電圧出力端子Ｖout−、バイアス電圧印加用端子Ｖddに接続されている。例えば以下のように接続されている。ピエゾ抵抗素子Ｒ４の一方端は拡散領域４ｈ及び金属配線６ｄを介して接地端子ＧＮＤに接続され、その他方端は拡散領域４ｇ及び金属配線６ｃを介して電圧出力端子Ｖout＋に接続されている。ピエゾ抵抗素子Ｒ２の一方端は拡散領域４ｃ及び金属配線６ａを介して電圧出力端子Ｖout−に接続され、その他方端は拡散領域４ｄ及び金属配線６ｂを介してバイアス電圧印加用端子Ｖddに接続されている。
【００２１】
ピエゾ抵抗素子Ｒ３の一方端は拡散領域４ｅ及び金属配線６ｃを介して電圧出力端子Ｖout＋に接続され、その他方端は拡散領域４ｆ及び金属配線６ｂを介してバイアス電圧印加用端子Ｖddに接続されている。ピエゾ抵抗素子Ｒ１の一方端は拡散領域４ａ及び金属配線６ｄを介して接地端子ＧＮＤに接続され、その他方端は拡散領域４ｂ及び金属配線６ａを介して電圧出力端子Ｖout−に接続されている。
【００２２】
このようにしてピエゾ抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４はブリッジ回路を構成している。すなわち、ピエゾ抵抗素子Ｒ１及びピエゾ抵抗素子Ｒ３とピエゾ抵抗素子Ｒ２及びピエゾ抵抗素子Ｒ４とがそれぞれ対になってブリッジ回路上で対向配置されている。このような構成を有する半導体圧力センサでは、ダイヤフラム部２の一方の表面から圧力を受けると、ダイヤフラム部２の上面と下面との間に差圧が生じることによってダイヤフラム部２に撓みが生じる。この撓みによってピエゾ抵抗素子Ｒ１〜Ｒ４を構成する結晶が歪んで抵抗値が変化する。そしてピエゾ抵抗素子Ｒ１〜Ｒ４の抵抗値の変化を、ブリッジ回路を利用してバイアス電圧印加用端子Ｖddに印加されたバイアス電圧に対する電圧変化として出力端子Ｖout＋，Ｖout−から検出する。
【００２３】
センシング領域１ａの周囲の回路形成領域１ｂには、センシング領域１ａにおけるピエゾ抵抗素子Ｒ１〜Ｒ４によって得た電圧変化を処理する回路が形成されている。回路形成領域１ｂには、制御（ロジック）回路３０、複数のパッド３１、フロント処理回路３２、感度／温特調整回路３３、出力アンプ３４、複数のパッド３５が形成されている。
【００２４】
パッド３１及びパッド３５は、絶縁積層部３内に形成された電極である。パッド３１は、半導体圧力センサと接続された各種の機器から、各種の信号又は電圧が供給される。パッド３５は、各種の機器と接続され、出力アンプ３４から供給された信号を出力する。
【００２５】
制御（ロジック）回路３０は、フロント処理回路３２及び出力アンプ３４を制御する。これによって、制御（ロジック）回路３０は、ピエゾ抵抗素子Ｒ１〜Ｒ４における出力端子Ｖout＋、Ｖout−からの電圧の検出を制御し、出力アンプ３４からの出力を制御する。感度／温特調整回路３３は、フロント処理回路３２によって取り出された電圧値に応じた信号に対して所定の処理を施す。これにより、感度／温特調整回路３３は、半導体圧力センサの感度調整、温度特性調整を施す。
【００２６】
このような回路形成領域１ｂに形成された制御（ロジック）回路３０、複数のパッド３１、フロント処理回路３２、感度／温特調整回路３３、出力アンプ３４、複数のパッド３５は、半導体基板１及び絶縁積層部３内に、第１導電体層８（図３参照）を含んで形成されている。一方、センシング領域１ａには、図２に示すように、絶縁積層部３の内部であって、回路形成領域１ｂよりも内側であってダイヤフラム部２上の内側領域の少なくとも一部に第２導電体層７が形成されている。
【００２７】
第１導電体層８及び第２導電体層７は、例えば、図３に示すように配置されている。図３は、図２に示した半導体圧力センサの一部断面図である。絶縁積層部３は、例えば４層の絶縁膜３ａ，３ｂ，３ｃ，３ｄが積層されてなる。第１導電体層８は、絶縁積層部３の各層上に形成された複数の第１導体膜８ａ〜８ｆを含む。第１導体膜８ａは絶縁膜３ｂ上に形成される。第１導体膜８ｂ、８ｄは絶縁膜３ｃ上に形成される。第１導体膜８ｃ、８ｅ、８ｆは絶縁膜３ｄ上に形成される。また、第１導体膜８ａ、８ｂ、８ｃはそれぞれ絶縁膜３間で導通される。第１導体膜８ｃは拡散領域４に接して、ピエゾ抵抗素子Ｒの変化に応じた電圧を検出する。一方、第２導電体層７は、絶縁膜３ｄ上に形成されている。このような半導体圧力センサにおいて、第１導電体層８及び第２導電体層７は、製造後の時系列変化によって変形が生ずる。図３中の矢印で示すように、第１導電体層８の変形によって、回路形成領域１ｂにおける絶縁膜３ａには圧縮応力Ｓ１が発生する。一方で、第２導電体層７の変形によって、センシング領域１ａにおける絶縁膜３ｃには圧縮応力Ｓ２が発生する。これらの圧縮応力Ｓ１、Ｓ２の関係によって、ピエゾ抵抗素子Ｒ上の絶縁膜３には、引張応力Ｓ３が発生する。この引張応力Ｓ３は、センシング領域１ａ側及び回路形成領域１ｂ側の双方に引っ張られる応力である。したがって、ピエゾ抵抗素子Ｒは、圧縮応力Ｓ１、Ｓ２によって変形することが抑制されている。
【００２８】
以上のように、この半導体圧力センサは、絶縁積層部３の内部であってダイヤフラム部２の外側領域に各種の回路（第１導電体層）が形成された構成において、絶縁積層部３の内部であってセンシング領域１ａの少なくとも一部に第２導電体層７を形成している。したがって、回路形成領域１ｂにおける第１導電体層８が変形しても、当該変形によってピエゾ抵抗素子Ｒに印加される応力を、第２導電体層７の変形によって相殺できる。これにより、半導体圧力センサは、第１導電体層８のクリープ現象による生じる応力をピエゾ抵抗素子Ｒで検出してしまい、長期的にセンサ出力（オフセット電圧）が変化することを抑制でき、第１導電体層８の変形による長期的なセンサ出力の変化を相殺できる。
【００２９】
すなわち、図４に示すように、第１導電体層８の変形による圧縮応力Ｓ１によってピエゾ抵抗素子Ｒの付近やセンシング領域１ａにおける絶縁積層部３に応力Ｓ１１が加わって、ピエゾ抵抗素子Ｒやその周囲にせん断応力Ｓ１２が発生することが抑制できる。これにより、ピエゾ抵抗素子Ｒに与える応力を低減してセンサ出力の安定性を向上させることができる。
【００３０】
また、この半導体圧力センサにおいて、第１導電体層８と第２導電体層７とは、同種の時系列変形をする導体であることが望ましい。これにより、第１導電体層８と第２導電体層７とのクリープ特性を略同一にできるために、センサ出力の変化を相殺しやすい。
【００３１】
更に、第１導電体層８及び第２導電体層７は、絶縁積層部３の最表面ではない積層部に配置されている。これにより、第１導電体層８及び第２導電体層７の腐食や汚染を防ぐことができる。
【００３２】
更に、第２導電体層７は、矩形形状である。これにより、この半導体圧力センサによれば、ピエゾ抵抗素子Ｒにおけるヒステリシス特性によるセンサ出力の安定性に寄与できる。
【００３３】
他の半導体圧力センサとしては、図５に示すように、第２導電体層７を、センシング領域１ａにおける略中央に、矩形状に設けてもよい。このようにセンシング領域１ａ上の第２導電体層７の領域を減らすことにより周囲温度特性や、ヒステリシスを改善することができる。
【００３４】
更に他の半導体圧力センサとしては、図６に示すように、第２導電体層７を、センシング領域１ａにおける略中央を除いた領域に形成してもよい。これにより、半導体圧力センサは、第２導電体層７をセンシング領域１ａの全体に形成するよりもダイヤフラム部２を変形しやすくすることができ、かつ、ピエゾ抵抗素子Ｒに与える応力を抑制できる。
【００３５】
なお、上述の実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００３６】
Ｒ１，Ｒ２，Ｒ３，Ｒ４  ピエゾ抵抗素子
１  半導体基板
１ａ  センシング領域
１ｂ  回路形成領域
２  ダイヤフラム部
３  絶縁積層部
３ａ，３ｂ，３ｃ，３ｄ  絶縁膜
４ａ〜４ｈ  拡散領域
５ａ〜５ｄ  ｎ型導電型領域
６ａ〜６ｄ  金属配線
７  第２導電体層
８  第１導電体層
８ａ〜８ｆ  第１導体膜
３０  制御（ロジック）回路
３１、３５  パッド
３２  フロント処理回路
３３  感度／温特調整回路
３４  出力アンプ
【図１】
2014077744.tif 000003
【図２】
2014077744.tif 000004
【図３】
2014077744.tif 000005
【図４】
2014077744.tif 000006
【図５】
2014077744.tif 000007
【図６】
2014077744.tif 000008