(57)【要約】【課題】機能素子の高さの制限を緩和することができる電子装置の製造方法を提供する。【解決手段】本発明に係る電子装置１００の製造方法は、基板１０の第１領域１０ａに、機能素子２０と機能素子２０を囲む包囲壁３０とを形成する工程と、機能素子２０および包囲壁３０を覆う第１被覆層５０を形成する工程と、基板１０の第２領域１０ｂに、トランジスター７１を形成する工程と、第１被覆層５０を覆う第２被覆層５４を形成する工程と、第２被覆層５４およびトランジスター７１を覆う層間絶縁層６０を形成する工程と、層間絶縁層６０をエッチバックして、第１被覆層５０を覆っている第２被覆層５４を露出する工程と、露出された第２被覆層５４を除去する工程と、貫通孔４１が設けられた蓋体４０を形成する工程と、貫通孔４１を通じて、包囲壁３０に囲まれた第１被覆層５０を除去し、機能素子２０が配置される空洞部２を形成する工程と、を含む。【選択図】図１
2014184512.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１領域に、機能素子と前記機能素子を囲む包囲壁とを形成する工程と、
前記機能素子および前記包囲壁を覆う第１被覆層を形成する工程と、
前記基板の第２領域に、トランジスターを形成する工程と、
前記第１被覆層を覆う第２被覆層を形成する工程と、
前記第２被覆層および前記トランジスターを覆う層間絶縁層を形成する工程と、
前記層間絶縁層をエッチバックして、前記第１被覆層を覆っている前記第２被覆層を露出する工程と、
露出された前記第２被覆層を除去する工程と、
前記包囲壁に囲まれた前記第１被覆層の上方に、貫通孔が設けられた蓋体を形成する工程と、
前記貫通孔を通じて、前記包囲壁に囲まれた前記第１被覆層を除去し、前記機能素子が配置される空洞部を形成する工程と、
を含む、電子装置の製造方法。
【請求項２】
請求項１において、
前記第２被覆層を露出する工程では、
前記層間絶縁層の高さが前記機能素子の高さよりも小さくなるように、前記層間絶縁層をエッチバックする、電子装置の製造方法。
【請求項３】
請求項１または２において、
前記第１被覆層の材質および前記層間絶縁層の材質は、酸化シリコンであり、
前記第２被覆層の材質は、窒化シリコン又は酸窒化シリコンである、電子装置の製造方法。
【請求項４】
請求項１ないし３のいずれか１項において、
前記第２被覆層を除去する工程では、
前記第１被覆層の周囲に前記第２被覆層が残るように、前記第２被覆層を除去する、電子装置の製造方法。
【請求項５】
請求項１ないし４のいずれか１項において、
前記蓋体を形成する工程の前に、
前記層間絶縁層を除去して、前記トランジスターの一部を露出させるコンタクトホールを形成する工程と、
前記コンタクトホールに、コンタクト部を形成する工程と、
前記コンタクト部上に、配線層を形成する工程と、
を含む、電子装置の製造方法。
【請求項６】
基板の第１領域に形成され、空洞部を規定する包囲壁と、
前記空洞部に配置された機能素子と、
前記空洞部を上方から覆う蓋体と、
前記第１領域であって、前記包囲壁の周囲に形成された第１被覆層と、
前記第１被覆層の上方に形成された第２被覆層と、
前記基板の第２領域に形成されたトランジスターと、
前記トランジスターを覆って形成された層間絶縁層と
を含み、
前記機能素子の高さは、前記層間絶縁層の高さよりも大きい、電子装置。
【請求項７】
請求項６において、
前記第１被覆層の材質および前記層間絶縁層の材質は、酸化シリコンであり、
前記第２被覆層の材質は、窒化シリコン又は酸窒化シリコンである、電子装置。
【請求項８】
請求項６または７に記載の電子装置は、発振器であって、
前記トランジスターは、前記機能素子を駆動させるための回路部を構成している、発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置の製造方法、電子装置、および発振器に発振器に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）等の機能素子を、基板上に形成された空洞部に配置した電子装置が知られている（特許文献１および特許文献２参照）。
【０００３】
例えば特許文献２には、基板上に機能素子およびトランジスターを形成し、機能素子およびトランジスターを覆うように層間絶縁層を形成し、機能素子の上方に位置する層間絶縁層を除去して空洞部を形成する電子装置の製造方法が記載されている。特許文献２に記載の電子装置の高さは、１層目の層間絶縁層の高さよりも小さい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２２１４３５号公報
【特許文献２】特開２００８−１０５１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、近年、機能素子の高性能化が要求されており、それに伴い、大きな高さを有する機能素子を電子装置に搭載する必要性が生じている。そのため、特に、機能素子とトランジスターとを同一基板上に混載した電子装置の製造方法であって、機能素子の高さの制限を緩和することができる電子装置の製造方法が要求されている。
【０００６】
本発明のいくつかの態様に係る目的の１つは、機能素子の高さの制限を緩和することができる電子装置の製造方法を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、機能素子の高さの制限を緩和することができる電子装置および発振器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することができる。
【０００８】
［適用例１］
本発明に係る電子装置の製造方法の一態様は、
基板の第１領域に、機能素子と前記機能素子を囲む包囲壁とを形成する工程と、
前記機能素子および前記包囲壁を覆う第１被覆層を形成する工程と、
前記基板の第２領域に、トランジスターを形成する工程と、
前記第１被覆層を覆う第２被覆層を形成する工程と、
前記第２被覆層および前記トランジスターを覆う層間絶縁層を形成する工程と、
前記層間絶縁層をエッチバックして、前記第１被覆層を覆っている前記第２被覆層を露出する工程と、
露出された前記第２被覆層を除去する工程と、
前記包囲壁に囲まれた前記第１被覆層の上方に、貫通孔が設けられた蓋体を形成する工程と、
前記貫通孔を通じて、前記包囲壁に囲まれた前記第１被覆層を除去し、前記機能素子が
配置される空洞部を形成する工程と、
を含む。
【０００９】
このような電子装置の製造方法によれば、機能素子を第１被覆層で覆った後に、トランジスターを形成し、さらに、層間絶縁層をエッチバックして、第１被覆層を覆っている第２被覆層を露出している。そのため、このような電子装置の製造方法では、層間絶縁層の高さに関わらず、機能素子を形成することができる。具体的には、このような電子装置の製造方法では、層間絶縁層の高さよりも大きい高さを有する機能素子であっても、層間絶縁層をエッチバックする際に、機能素子が露出しない。したがって、機能素子の高さの制限を緩和することができる。
【００１０】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが、含まれるものとして「上方」という文言を用いている。
【００１１】
［適用例２］
適用例１において、
前記第２被覆層を露出する工程では、
前記層間絶縁層の高さが前記機能素子の高さよりも小さくなるように、前記層間絶縁層をエッチバックしてもよい。
【００１２】
このような電子装置の製造方法によれば、層間絶縁層が機能素子よりも低くなるように、層間絶縁層をエッチバックしても、機能素子は、第１被覆層に覆われているため、露出しない。
【００１３】
［適用例３］
適用例１または２において、
前記第１被覆層の材質および前記層間絶縁層の材質は、酸化シリコンであり、
前記第２被覆層の材質は、窒化シリコン又は酸窒化シリコンであってもよい。
【００１４】
このような電子装置の製造方法によれば、層間絶縁層をエッチバックして、第２被覆層を露出する工程において、窒化シリコン又は酸窒化シリコンに対するエッチング速度が小さく、酸化シリコンに対するエッチング速度が大きいエッチングガスを用いて、エッチバックすることにより、第２被覆層をほとんどエッチングすることなく、層間絶縁層をエッチングすることができる。
【００１５】
［適用例４］
適用例１ないし３のいずれか１例において、
前記第２被覆層を除去する工程では、
前記第１被覆層の周囲に前記第２被覆層が残るように、前記第２被覆層を除去してもよい。
【００１６】
このような電子装置の製造方法によれば、包囲壁に囲まれた第１被覆層を除去して空洞部を形成する工程（リリース工程）において、仮に、エッチング液が包囲壁からしみ出しだとしても、第２被覆層によって、しみ出したエッチング液をせき止めることができる。これにより、エッチング液がトランジスターまで到達することを抑制することができる。
【００１７】
［適用例５］
適用例１ないし４のいずれか１例において、
前記蓋体を形成する工程の前に、
前記層間絶縁層を除去して、前記トランジスターの一部を露出させるコンタクトホールを形成する工程と、
前記コンタクトホールに、コンタクト部を形成する工程と、
前記コンタクト部上に、配線層を形成する工程と、
を含んでもよい。
【００１８】
このような電子装置の製造方法によれば、コンタクト部および配線層を形成する工程と、包囲壁を形成する工程とは、別々の工程で行われる。そのため、リリース工程において容易に溶解するチタンを、包囲壁の材質として用いる必要がなく、包囲壁のエッチング液耐性を高くすることができる。さらに、包囲壁を、コンタクト部と配線層とからなる構成とする必要がなく、一体的に形成することができ、包囲壁の機械的強度を高くすることができる。その結果、堅牢な包囲壁を形成することができる。
【００１９】
［適用例６］
本発明に係る電子装置の一態様は、
基板の第１領域に形成され、空洞部を規定する包囲壁と、
前記空洞部に配置された機能素子と、
前記空洞部を上方から覆う蓋体と、
前記第１領域であって、前記包囲壁の周囲に形成された第１被覆層と、
前記第１被覆層の上方に形成された第２被覆層と、
前記基板の第２領域に形成されたトランジスターと、
前記トランジスターを覆って形成された層間絶縁層と
を含み、
前記機能素子の高さは、前記層間絶縁層の高さよりも大きい。
【００２０】
このような電子装置によれば、機能素子の高さの制限を緩和することができる。
【００２１】
［適用例７］
適用例６において、
前記第１被覆層の材質および前記層間絶縁層の材質は、酸化シリコンであり、
前記第２被覆層の材質は、窒化シリコン又は酸窒化シリコンであってもよい。
【００２２】
このような電子装置によれば、機能素子の高さの制限を緩和することができる。
【００２３】
［適用例８］
適用例６または７に記載の電子装置は、発振器であって、
前記トランジスターは、前記機能素子を駆動させるための回路部を構成していてもよい。
【００２４】
このような発振器によれば、機能素子の高さの制限を緩和することができる。
【図面の簡単な説明】
【００２５】
【図１】本実施形態に係る電子装置を模式的に示す断面図。
【図２】本実施形態に係る電子装置を模式的に示す断面図。
【図３】本実施形態に係る電子装置を模式的に示す平面図。
【図４】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図５】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図７】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図８】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図９】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１０】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１１】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１２】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１３】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１４】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１５】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１７】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１８】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１９】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図２０】本実施形態の変形例に係る電子装置を模式的に示す断面図。
【図２１】本実施形態に係る発振器を示す回路図。
【図２２】本実施形態の変形例に係る発振器を示す回路図。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２７】
１．  電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図１および図２は、本実施形態に係る電子装置１００を模式的に示す断面図である。図３は、本実施形態に係る電子装置１００を模式的に示す平面図である。
【００２８】
なお、図１は、図３に示すＩ−Ｉ線断面図であり、図２は、図３に示すＩＩ−ＩＩ線断面図である。また、便宜上、図３では、導電部３，４，９、コンタクト部５，６，８０、機能素子２０、第１包囲壁３０、被覆層５０，５４、およびトランジスター７１以外の部材の図示を省略している。
【００２９】
電子装置１００は、図１〜図３に示すように、基板１０と、下地層１６と、機能素子２０と、包囲壁３０，３２，３６と、蓋体４０，４２と、第１被覆層５０と、保護層５２と、第２被覆層５４と、層間絶縁層６０，６２，６４と、回路部７０と、パッシベーション層９０，９２と、を含む。基板１０は、支持基板１２と、第１下地層１４と、を有している。
【００３０】
基板１０の支持基板１２は、例えば、シリコン基板等の半導体基板である。支持基板１２は、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板であってもよい。
【００３１】
基板１０の第１下地層１４は、支持基板１２上に形成されている。第１下地層１４は、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）絶縁層、セミリセスＬＯＣＯＳ絶縁層、トレンチ絶縁層である。第１下地層１４は、機能素子２０と、回路部７０のトランジスター７１と、を電気的に分離することができる。
【００３２】
基板１０は、図１に示すように、第１領域１０ａと、第２領域１０ｂと、を有している。第１領域１０ａは、基板１０の、第１下地層１４が形成されている部分である。第２領域１０ｂは、基板１０の、第１下地層１４が形成されていない部分である。第１領域１０
ａおよび第２領域１０ｂは、互いに隣接して形成されている。
【００３３】
第２下地層１６は、第１下地層１４上に形成されている。第２下地層１６の材質は、例えば、窒化シリコンである。第２下地層１６は、後述するリリース工程において、エッチングストッパー層として機能することができる。
【００３４】
機能素子２０は、第２下地層１６上に形成されている。機能素子２０は、第２下地層１６を介して、基板１０の第１領域１０ａに形成されている。機能素子２０は、空洞部２に配置されている。機能素子２０は、例えば、片持ち梁型のＭＥＭＳ振動子である。図示の例では、機能素子２０は、第２下地層１６上に形成された第１電極２２と、第１電極２２と間隔を空けて形成された第２電極２４と、を有している。
【００３５】
機能素子２０の第２電極２４は、図２に示すように、第２下地層１６上に形成された支持部２６と、支持部２６から延出し第１電極２２に間隙を空けて対向配置された梁部２８と、を有している。図３に示す例では、梁部２８の平面形状（基板１０の厚さ方向から見た形状）は、四角形（正方形）である。電極２２，２４の材質は、例えば、所定の不純物（例えばボロン）をドーピングすることにより導電性が付与された多結晶シリコンである。
【００３６】
機能素子２０では、電極２２，２４間に電圧（交番電圧）が印加されると、梁部２８は、電極２２，２４間に発生する静電力により、基板１０の厚さ方向に振動する。図２に示す例では、第１電極２２は、第１包囲壁３０の内側から外側に延出し、導電部３およびコンタクト部５を介して、第２層間絶縁層６２上に形成された配線層７に接続されている。同様に、第２電極２４は、第１包囲壁３０の内側から外側に延出し、導電部４およびコンタクト部６を介して、第２層間絶縁層６２上に形成された配線層８に接続されている。配線層７，８は、図示せぬ電源部に電気的に接続されている。これにより、電極２２，２４間に電圧を印加することができる。
【００３７】
図１に示すように、機能素子２０の高さＨ1は、第１層間絶縁層６０の高さＨ2よりも大きい。すなわち、機能素子２０は、第１層間絶縁層６０よりも高い。さらに、機能素子２０は、第１コンタクト部８０よりも高い。さらに、具体的には、機能素子２０の高さは、１μｍ以上５μｍ以下である。ここで、「高さ」とは、基板１０の厚さ方向と平行な方向の大きさのことである。「高さ」を「厚さ」と置き換えることもできる。図示の例では、機能素子２０の高さＨ1は、基板１０（第１領域１０ａにおける第１下地層１４）の上面と、第２電極２４の上面と、の間の距離である。第１層間絶縁層６０の高さＨ2は、基板１０（第２領域１０ｂにおける支持基板１２）の上面と、第１層間絶縁層６０の上面と、の間の距離である。
【００３８】
なお、機能素子２０は、図示の例に限定されず、例えば、梁部の両端部が固定された両持ち梁型の振動子でもよい。また、機能素子２０は、例えば、ＭＥＭＳ振動子以外の水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。このように、電子装置１００は、空洞部２に収容されうる任意の機能素子を備えることができる。
【００３９】
第１包囲壁（包囲壁）３０は、第２下地層１６上に形成されている。第１包囲壁３０は、第２下地層１６を介して、基板１０の第１領域１０ａに形成されている。第１包囲壁３０は、図３に示すように平面視において、機能素子２０を囲んでいる。第１包囲壁３０の平面形状は、機能素子２０を囲むことができれば、特に限定されない。第１包囲壁３０は、空洞部２を規定している。第１包囲壁３０は、図２に示すように、電極２２，２４を第１包囲壁３０の内側から外側に通すための開口部が形成されている。第１包囲壁３０の材
質は、例えば、電極２２，２４の材質と同じである。
【００４０】
第２包囲壁３２は、第１包囲壁３０上に形成されている。第２包囲壁３２の平面形状は、第１包囲壁３０の平面形状と同じであってもよい。第２包囲壁３２は、空洞部２を規定している。図示の例では、第２包囲壁３２は、第１包囲壁３０上に形成された第１部分３３と、第１部分３３上に形成された第２部分３４と、によって構成されている。第１部分３３の材質は、例えば、第２コンタクト部８１の材質と同じである。第２部分３４の材質は、例えば、第２配線層８４の材質と同じである。
【００４１】
第３包囲壁３６は、第２包囲壁３２上に形成されている。第３包囲壁３６の平面形状は、第２包囲壁３２の平面形状と同じであってもよい。第３包囲壁３６は、空洞部２を規定している。図示の例では、第３包囲壁３６は、第２包囲壁３２上に形成された第３部分３７と、第３部分３７上に形成された第４部分３８と、によって構成されている。第３部分３７の材質は、例えば、第３コンタクト部８２の材質と同じである。第４部分３８の材質は、例えば、第３配線層８５の材質と同じである。
【００４２】
第１蓋体（蓋体）４０は、空洞部２を上方から覆っている。図示の例では、第１蓋体４０は、第３包囲壁３６の第４部分３８と連続している。すなわち、第１蓋体４０は、第４部分３８と一体的に形成され、第１蓋体４０の材質は、第４部分３８の材質と同じである。第１蓋体４０には、空洞部２と連通する貫通孔４１が形成されている。貫通孔４１の数は、特に限定されない。
【００４３】
第２蓋体４２は、第１蓋体４０上に形成されている。第２蓋体４２は、貫通孔４１を塞いでいる。第２蓋体４２の材質は、例えば、アルミニウム、銅、チタン、タングステン、またはこれらの合金である。蓋体４０，４２は、空洞部２を上方から覆って、空洞部２を封止することができる。
【００４４】
なお、包囲壁３０，３２，３６および蓋体４０，４２は、一定の電位（例えば接地電位）を有していてもよい。これにより、包囲壁３０，３２，３６および蓋体４０，４２を、電磁シールドとして機能させることができる。そのため、機能素子２０を、空洞部２の外部の電界や磁界から遮断することができ、機能素子２０の特性をより安定させることができる。
【００４５】
空洞部２は、機能素子２０を収容するための空間である。図示の例では、空洞部２は、包囲壁３０，３２，３６、蓋体４０，４２、第２下地層１６、および第１被覆層５０によって規定（画成）されている。空洞部２は、例えば、減圧状態である。これにより、機能素子２０の動作精度の向上を図ることができる。
【００４６】
第１被覆層５０は、第２下地層１６上に形成されている。第１被覆層５０は、第２下地層１６を介して、基板１０の第１領域１０ａに形成されている。第１被覆層５０は、平面視において、第１包囲壁３０の周囲に形成されている。第１被覆層５０の高さ（第１被覆層５０のうちの最も高い部分の高さ）は、機能素子２０の高さよりも大きい。第１被覆層５０の高さは、例えば、１．２μｍ以上６μｍ以下である。第１被覆層５０の材質は、例えば、酸化シリコンである。
【００４７】
保護層５２は、図１に示すように、第１被覆層５０上、導電部９上、基板１０上、およびトランジスター７１のサイドウォール７６上に形成されている。保護層５２の厚さは、例えば、０．０１μｍ以上１μｍ以下である。保護層５２の材質は、例えば、酸化シリコンである。保護層５２は、トランジスター７１を保護することができる。
【００４８】
第１被覆層５０と保護層５２との間には、導電部９が形成されている。図示の例では、導電部９は、第１下地層１４上に形成され、平面視において第１被覆層５０および第２下地層１６の周囲に形成されている。導電部９は、曲面からなる側面を有し、該側面は、保護層５２によって覆われている。導電部９の材質は、例えば、ゲート電極７３の材質と同じである。
【００４９】
第２被覆層５４は、保護層５２上に形成されている。第２被覆層５４は、保護層５２を介して第１被覆層５０を覆っている。すなわち、第２被覆層５４は、第１被覆層５０の上方に形成されている。図示の例では、第２被覆層５４は、第２包囲壁３２と離間して形成されている。第２被覆層５４の機能素子２０側の端面５５は、第１層間絶縁層６０の上面と面一である。第２被覆層５４の厚さは、例えば、０．０１μｍ以上０．５μｍ以下である。第２被覆層５４の材質は、例えば、窒化シリコン又は酸窒化シリコンである。
【００５０】
第１層間絶縁層（層間絶縁層）６０は、第２被覆層５４上に形成されている。第１層間絶縁層６０は、トランジスター７１を覆って形成されている。図示の例では、第１層間絶縁層６０は、平面視において第１被覆層５０の周囲に形成され、第２被覆層５４と接している。第１層間絶縁層６０の高さは、機能素子２０の高さよりも小さい。具体的には、第１層間絶縁層６０の高さは、０．５μｍ以上１．５μｍ以下である。第１層間絶縁層６０の材質は、例えば、酸化シリコンである。
【００５１】
第２層間絶縁層６２は、保護層５２上および第１層間絶縁層６０上に形成されている。第２層間絶縁層６２は、平面視において、第２包囲壁３２の周囲に形成されている。第２層間絶縁層６２の材質は、例えば、第１層間絶縁層６０の材質と同じである。
【００５２】
第３層間絶縁層６４は、第２層間絶縁層６２上に形成されている。第３層間絶縁層６４は、平面視において、第３包囲壁３６の周囲に形成されている。第３層間絶縁層６４の材質は、例えば、第１層間絶縁層６０の材質と同じである。
【００５３】
回路部７０は、基板１０上に形成されている。図示の例では、回路部７０は、基板１０の第２領域１０ｂに形成されている。回路部７０は、図示はしないが、機能素子２０と電気的に接続されている。回路部７０は、機能素子２０を駆動させるための回路である。回路部７０は、トランジスター７１と、コンタクト部８０，８１，８２と、配線層８３，８４，８５と、を有している。図示はしないが、回路部７０は、トランジスター以外の素子（例えばキャパシターや抵抗）を有していてもよい。
【００５４】
トランジスター７１は、基板１０の第２領域１０ｂに形成されている。トランジスター７１は、ゲート絶縁膜７２と、ゲート電極７３と、ソース領域７４と、ドレイン領域７５と、サイドウォール７６と、を備えたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスターである。図１に示すように、トランジスター７１の高さＨ3は、第１層間絶縁層６０の高さＨ2よりも小さい。トランジスター７１の高さＨ3は、基板１０（第２領域１０ｂにおける支持基板１２）の上面と、ゲート電極７３の上面と、の間の距離である。
【００５５】
トランジスター７１のゲート絶縁膜７２は、支持基板１２上に形成されている。ゲート絶縁膜７２の材質は、例えば、酸化シリコンである。ゲート電極７３は、ゲート絶縁膜７２上に形成されている。ゲート電極７３の材質は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。ソース領域７４およびドレイン領域７５は、支持基板１２に形成されている。ソース領域７４およびドレイン領域７５は、支持基板１２に所定の不純物をドーピングすることにより形成されている。サイドウォール７６は、ゲート電極７３の側方に形成されている。サイドウォール７６の材質は、例
えば、酸化シリコン、窒化シリコンである。
【００５６】
第１コンタクト部８０は、第１層間絶縁層６０に設けられた第１コンタクトホール６１に形成されている。第１コンタクト部８０は、ゲート電極７３、ソース領域７４、およびドレイン領域７５に対応して形成されている。第１コンタクト部８０は、ゲート電極７３、ソース領域７４、およびドレイン領域７５に接続されている。第１配線層８３は、第１コンタクト部８０上に形成されている。
【００５７】
第２コンタクト部８１は、第１配線層８３上であって、第２層間絶縁層６２に設けられた第２コンタクトホール６３に形成されている。第２配線層８４は、第２コンタクト部８１上に形成されている。
【００５８】
第３コンタクト部８２は、第２配線層８４上であって、第３層間絶縁層６４に設けられた第３コンタクトホール６５に形成されている。第３配線層８５は、第３コンタクト部８２上に形成されている。コンタクト部８０，８１，８２の材質は、例えば、銅、タングステン、チタン、またはこれらの合金である。配線層８３，８４，８５の材質は、例えば、アルミニウム、銅、タングステン、チタン、またはこれらの合金、所定の不純物（例えばボロン）をドーピングすることにより導電性が付与された多結晶シリコンである。
【００５９】
第１パッシベーション層９０は、第３層間絶縁層６４上に形成されている。第１パッシベーション層９０の材質は、例えば、酸化シリコンである。第２パッシベーション層９２は、第１パッシベーション層９０上に形成されている。第２パッシベーション層９２の材質は、例えば、窒化シリコンである。パッシベーション層９０，９２は、第３層間絶縁層６４等を保護することができる。
【００６０】
なお、上記の例では、層間絶縁層を３層形成した例について説明したが、層間絶縁層の数は、特に限定されず、１つまたは２つでもよいし、４つ以上であってもよい。包囲壁、コンタクト部、および配線層の数も、層間絶縁層の数に応じて、適宜変更可能である。
【００６１】
電子装置１００によれば、機能素子２０の高さの制限を緩和することができる。詳細は、後述する。
【００６２】
２．  電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図４〜図１９は、本実施形態に係る電子装置１００の製造工程を模式的に示す断面図であって、図１に対応している。
【００６３】
図４に示すように、支持基板１２上に第１下地層１４を形成する。第１下地層１４は、例えば、ＬＯＣＯＳ法、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により形成される。
【００６４】
次に、第１下地層１４上に第２下地層１６を形成する。第２下地層１６は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法により形成される。
【００６５】
次に、第２下地層１６上に、第１電極２２、および第２電極２４の支持部２６（図２参照）を形成する。第１電極２２および支持部２６は、ＣＶＤ法やスパッタ法などによって成膜された後、パターニングされる（具体的には、フォトリソグラフィー技術およびエッチング技術によってパターニングされる）ことにより形成される。第１電極２２および支持部２６が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドー
ピングする。
【００６６】
次に、第１電極２２を覆うように犠牲層１０２を形成する。犠牲層１０２は、例えば、第１電極２２を熱酸化することにより形成される。熱酸化は、例えば、８００℃以上１１００℃以下で行われる。
【００６７】
次に、犠牲層１０２上に第２電極２４の梁部２８（図２参照）を形成し、第２下地層１６上に第１包囲壁３０を形成する。梁部２８および第１包囲壁３０は、例えば、第１電極２２と同様の成膜処理およびパターニング処理により形成される。梁部２８および第１包囲壁３０が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。なお、梁部２８を形成する工程と、第１包囲壁３０を形成する工程とは、同時に行われてもよいし、別々に行われてもよい。
【００６８】
以上により、基板１０の第１領域１０ａに、第２下地層１６を介して、機能素子２０と、機能素子２０を囲む第１包囲壁３０と、を形成することができる。なお、梁部２８および第１包囲壁３０を形成する工程において、導電部３，４（図２参照）を形成してもよい。
【００６９】
図５に示すように、機能素子２０および第１包囲壁３０を覆う第１被覆層５０を形成する。第１被覆層５０は、第２下地層１６を介して、基板１０の第１領域１０ａおよび第２領域１０ｂ上に形成される。第１被覆層５０は、例えば、ＣＶＤ法によって形成される。
【００７０】
図６に示すように、第１被覆層５０および第２下地層１６をパターニングする。本工程により、機能素子２０および第１包囲壁３０を覆う第１被覆層５０を形成することができる。また、本工程により、第１下地層１４が露出される。図示の例では、第１被覆層５０および第２下地層１６の端面が垂直となるように（基板１０の厚さ方向と平行となるように）、パターニングを行っている。
【００７１】
図７に示すように、例えば熱酸化法により、基板１０の第２領域１０ｂ上に、ゲート絶縁膜７２を形成する。次に、例えば真空蒸着法やスパッタ法により成膜した後、パターニングすることにより、ゲート絶縁膜７２上に、ゲート電極７３を形成する。ゲート電極７３を形成すると同時に、第１被覆層５０および第２下地層１６の周囲に導電部９が形成される。次に、例えばＣＶＤ法により成膜した後、エッチングすることによりゲート電極７３の側方にサイドウォール７６を形成する。次に、例えばイオン注入より、支持基板１０に不純物を注入して、ソース領域７４およびドレイン領域７５を形成する。本工程により、基板１０の第２領域１０ｂに、トランジスター７１を形成することができる。
【００７２】
次に、第１被覆層５０上、導電部９上、およびサイドウォール７６上に、保護層５２を形成する。保護層５２は、例えば、ＣＶＤ法による成膜およびパターニングによって形成される。
【００７３】
図８に示すように、第１被覆層５０およびトランジスター７１を覆う第２被覆層５４を形成する。具体的には、保護層５２を介して、第１被覆層５０およびトランジスター７１を覆う第２被覆層５４を形成する。第２被覆層５４は、例えば、ＣＶＤ法により形成される。
【００７４】
図９に示すように、第２被覆層５４およびトランジスター７１を覆う第１層間絶縁層６０を形成する。第１層間絶縁層６０は、例えば、ＣＶＤ法や塗布（スピンコート）法により形成される。具体的には、トランジスター７１は、第２被覆層５４を介して、第１層間絶縁層６０に覆われる。
【００７５】
図１０に示すように、第１層間絶縁層６０を、化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）によって平坦化する。図示の例では、保護層５２が露出しないように、第１層間絶縁層６０を平坦化する。
【００７６】
図１１に示すように、第１層間絶縁層６０をエッチバックして、第１被覆層５０を覆っている第２被覆層５４（具体的には、保護層５２を介して第１被覆層５０を覆っている第２被覆層５４）を露出する。本工程では、第１層間絶縁層６０の高さが機能素子２０の高さよりも小さくなるように、第１層間絶縁層６０をエッチバックする。エッチバックは、第２被覆層５４に対するエッチング速度が小さく、第１層間絶縁層６０に対するエッチング速度が大きいエッチングガスを用いて、行われる。これにより、第２被覆層５４をほとんどエッチングすることなく、第１層間絶縁層６０をエッチングすることができる。
【００７７】
なお、「エッチバック」とは、フォトレジストなどのマスクを用いず、材料層（被エッチング物、具体的には第１層間絶縁層６０）を全面的に除去するためのエッチングのことである。
【００７８】
図１２に示すように、第１層間絶縁層６０上に所定形状のレジスト層Ｒ１を形成する。レジスト層Ｒ１は、公知の方法により形成される。次に、レジスト層Ｒ１をマスクとして、第１層間絶縁層６０および第２被覆層５４をエッチングする。これにより、露出された第２被覆層５４を除去して、保護層５２を露出することができる。本工程では、平面視において第１被覆層５０の周囲に第２被覆層５４が残るように、第２被覆層５４を除去する。さらに、本工程により、第１層間絶縁層６０に、トランジスター７１の一部であるゲート電極７３、ソース領域７４、およびドレイン領域７５を露出させる第１コンタクトホール６１を形成することができる。その後、レジスト層Ｒ１を、公知の方法により除去する。なお、第２被覆層５４を除去して保護層５２を露出する工程と、第１層間絶縁層６０および第２被覆層５４を除去してトランジスター７１の一部を露出する工程とは、同時に行われてもよいし、別々に行われてもよい。
【００７９】
図１３に示すように、第１コンタクトホール６１に第１コンタクト部８０を形成する。次に、第１コンタクト部８０上に第１配線層８３を形成する。第１コンタクト部８０は、例えば、スパッタ法、ＣＶＤ法によって第１コンタクトホール６１を埋め込むことによって形成される。第１配線層８３は、例えば、スパッタ法、ＣＶＤ法、めっき法により成膜した後、パターニングすることにより形成される。
【００８０】
図１４に示すように、保護層５２、第１層間絶縁層６０、および第１配線層８３を覆う第２層間絶縁層６２を形成する。第２層間絶縁層６２は、例えば、ＣＶＤ法や塗布（スピンコート）法により成膜された後、ＣＭＰによって平坦化されることによって形成される。
【００８１】
図１５に示すように、第２層間絶縁層６２をパターニングして、第２コンタクトホール６３を形成する。次に、第２コンタクトホール６３に、第２包囲壁３２の第１部分３３、および第２コンタクト部８１を形成する。次に、第１部分３３上に第２包囲壁３２の第２部分３４を形成し、第２コンタクト部８１上に第２配線層８４を形成する。第２包囲壁３２および第２コンタクト部８１は、例えば、スパッタ法、ＣＶＤ法によって第２コンタクトホール６３を埋め込むことによって形成される。第２配線層８４は、例えば、スパッタ法、ＣＶＤ法、めっき法により成膜した後、パターニングすることにより形成される。
【００８２】
図１６に示すように、第２包囲壁３２、第２層間絶縁層６２、および第２配線層８４を覆う第３層間絶縁層６４を形成する。第３層間絶縁層６４は、例えば、ＣＶＤ法や塗布（
スピンコート）法により成膜された後、ＣＭＰ法によって平坦化されることによって形成される。
【００８３】
図１７に示すように、第３層間絶縁層６４をパターニングして、第３コンタクトホール６５を形成する。次に、第３コンタクトホール６５に、第３包囲壁３６の第３部分３７、および第３コンタクト部８２を形成する。次に、第３部分３７上に第３包囲壁３６の第４部分３８を形成し、第２層間絶縁層６２上に（第１包囲壁３０で囲まれた第１被覆層５０の上方に）貫通孔４１が設けられた第１蓋体４０を形成する。第４部分３８と第１蓋体４０とは、一体的に形成されてもよい。さらに、第３コンタクト部８２上に第３配線層８５を形成する。第３コンタクト部８２および第３部分３７は、例えば、スパッタ法、ＣＶＤ法によって第３コンタクトホール６５を埋め込むことによって形成される。第３配線層８５、第４部分３８、および第１蓋体４０は、例えば、スパッタ法、ＣＶＤ法、めっき法により成膜した後、パターニングすることにより形成される。
【００８４】
なお、貫通孔４１が設けられた第１蓋体４０は、例えば、スパッタ法やＣＶＤ法により貫通孔が設けられていない第１蓋体４０を成膜した後に、該第１蓋体４０をエッチングすることによって形成されてもよいし、めっき法により貫通孔４１が設けられるように金属層を成長させることによって形成されてもよい。
【００８５】
図１８に示すように、第３層間絶縁層６４、第３包囲壁３６、第１蓋体４０、および第３配線層８５を覆う第１パッシベーション層９０を形成する。次に、第１パッシベーション層９０を覆う第２パッシベーション層９２を形成する。パッシベーション層９０，９２は、例えば、ＣＶＤ法、塗布（スピンコート）法によって形成される。次に、パッシベーション層９０，９２をパターニングして、第１蓋体４０を露出する。次に、第２パッシベーション層９２上、およびパッシベーション層９０，９２の側面に、所定形状のレジスト層Ｒ２を形成する。レジスト層Ｒ２は、公知の方法により形成される。
【００８６】
図１９に示すように、貫通孔４１にエッチング液またはエッチングガスを通して、包囲壁３０，３２，３６に囲まれた、層間絶縁層６２，６４、第１被覆層５０、保護層５２、および犠牲層１０２を除去する（リリース工程）。これにより、機能素子２０が配置される空洞部２を形成することができる。リリース工程は、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムとの混合液）を用いたウェットエッチング、フッ化水素系のガスを用いたドライエッチングにより行うことができる。その後、レジスト層Ｒ２を公知の方法により、除去する。必要に応じで、空洞部２を、イソプロピルアルコール（ＩＰＡ）や水によって洗浄してもよい。
【００８７】
図１に示すように、第１蓋体４０上に第２蓋体４２を形成し、貫通孔４１を塞ぐ。第２蓋体４２は、例えば、スパッタ法やＣＶＤ法による成膜およびパターニングによって形成される。第２蓋体４２を、スパッタ法やＣＶＤ法などの気相成長法により成膜することで、空洞部２を減圧状態のまま封止することができる。
【００８８】
以上の工程により、電子装置１００を製造することができる。
【００８９】
電子装置１００の製造方法によれば、機能素子２０を第１被覆層５０で覆った後に、トランジスター７１を形成し、さらに、第１層間絶縁層６０をエッチバックして、第１被覆層５０を覆っている第２被覆層５４を露出している。そのため、電子装置１００の製造方法では、第１層間絶縁層６０の高さに関わらず、機能素子２０を形成することができる。具体的には、電子装置１００の製造方法では、第１層間絶縁層６０の高さよりも大きい高さを有する機能素子２０であっても、第１層間絶縁層６０をＣＭＰにより平坦化する際に、機能素子２０が露出しない。したがって、電子装置１００の製造方法では、機能素子２
０の高さの制限を緩和することができ、高性能な機能素子２０を搭載することができる。
【００９０】
例えば、第１層間絶縁層をＣＭＰにより平坦化する際に、機能素子を露出させない方法としては、第１層間絶縁層の高さを、機能素子の高さよりも十分に大きくすることが考えられる。しかしながら、この方法では、トランジスターに接続するコンタクト部を形成するためのコンタクトホールのアスペクト比が高くなり、加工が困難となる。また、仮に加工できたとしても、コンタクト部の抵抗が高くなってしまう。
【００９１】
また、第１層間絶縁層をＣＭＰにより平坦化する際に、機能素子を露出させない方法としては、基板に窪みを形成し、該窪み内に機能素子を配置する方法が考えられる。しかしながら、この方法では、工程の大幅な追加が必要となる。
【００９２】
電子装置１００の製造方法によれば、第１層間絶縁層６０の高さが機能素子２０の高さよりも小さくなるように、第１層間絶縁層６０をエッチバックする。電子装置１００の製造方法では、このように、電子装置１００の製造方法では、第１層間絶縁層６０が機能素子２０よりも低くなるように、第１層間絶縁層６０をエッチバックしても、機能素子２０は、第１被覆層５０に覆われているため、露出しない。
【００９３】
電子装置１００の製造方法によれば、第１被覆層５０の材質および第１層間絶縁層６０の材質は、酸化シリコンであり、第２被覆層５４の材質は、窒化シリコン又は酸窒化シリコンである。そのため、第１層間絶縁層６０をエッチバックして、第２被覆層５４を露出する工程において、窒化シリコン又は酸窒化シリコンに対するエッチング速度が小さく、酸化シリコンに対するエッチング速度が大きいエッチングガスを用いて、エッチバックすることにより、第２被覆層５４をほとんどエッチングすることなく、第１層間絶縁層６０をエッチングすることができる。
【００９４】
電子装置１００の製造方法によれば、第１包囲壁３０の周囲に第２被覆層５４が残るように、第２被覆層５４を除去する。そのため、電子装置１００の製造方法では、リリース工程において、仮に、エッチング液が第１包囲壁３０からしみ出しだとしても、第２被覆層５４によって、しみ出したエッチング液をせき止めることができる。これにより、エッチング液がトランジスター７１まで到達することを抑制することができる。
【００９５】
電子装置１００の製造方法によれば、第１被覆層５０および第２下地層１６の周囲には、導電部９が形成されている。そのため、電子装置１００の製造方法では、リリース工程において、仮に、エッチング液が第１包囲壁３０からしみ出しだとしても、導電部９によって、しみ出したエッチング液をせき止めることができる。これにより、エッチング液がトランジスター７１まで到達することを抑制することができる。
【００９６】
電子装置１００の製造方法によれば、第１層間絶縁層６０を除去して、トランジスター７１の一部を露出させる第１コンタクトホール６１を形成する工程と、第１コンタクトホール６１に第１コンタクト部８０を形成する工程と、第１コンタクト部８０上に、第１配線層８３を形成する工程と、を含む。このように電子装置１００の製造方法では、第１コンタクト部８０および第１配線層８３を形成する工程と、第１包囲壁３０を形成する工程とは、別々の工程で行われる。そのため、リリース工程において容易に溶解するチタンを、第１包囲壁３０の材質として用いる必要がなく、第１包囲壁３０のエッチング液耐性を高くすることができる。さらに、第１包囲壁３０を、コンタクト部と配線層とからなる構成とする必要がなく、一体的に形成することができ、第１包囲壁３０の機械的強度を高くすることができる。その結果、堅牢な第１包囲壁３０を形成することができる。
【００９７】
３．  変形例
次に、本実施形態の変形例に係る電子装置２００について、図面を参照しながら説明する。図２０は、本実施形態の変形例に係る電子装置２００を模式的に示す断面図であって、図１に対応している。
【００９８】
以下、本実施形態の変形例に係る電子装置２００において、本実施形態に係る電子装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００９９】
電子装置１００では、図１に示すように、第２被覆層５４は、第２包囲壁３２と離間していた。これに対し、電子装置２００では、図２０に示すように、第２被覆層５４は、第２包囲壁３２と接している。
【０１００】
電子装置２００によれば、リリース工程において、仮に、エッチング液が第１包囲壁３０からしみ出しだとしても、電子装置１００に比べてより確実に、第２被覆層５４によって、しみ出したエッチング液をせき止めることができる。これにより、エッチング液がトランジスター７１まで到達することを抑制することができる。
【０１０１】
電子装置２００によれば、第２被覆層５４によって、第２包囲壁３２を支持することができる。したがって、電子装置２００では、包囲壁３０，３２，３６の強度を大きくすることができる。
【０１０２】
なお、電子装置２００の製造方法は、図１２に示すレジスト層Ｒ１の開口幅Ｗを適宜変更すること以外は、基本的に電子装置１００の製造方法と同じである。したがって、その詳細な説明を、省略する。
【０１０３】
４．  発振器
次に、本発明に係る電子装置が発振器である場合について、図面を参照しながら説明する。以下では、電子装置１００が発振器である場合について説明する。図２１は、本実施形態に係る電子装置（発振器）１００を示す回路図である。
【０１０４】
発振器１００は、図２１に示すように、機能素子（具体的にはＭＥＭＳ振動子）２０と、反転増幅回路１１０と、を含む。
【０１０５】
機能素子２０は、第１電極２２と（配線層７と）電気的に接続された第１端子２０ａと、第２電極２４と（配線層８と）電気的に接続された第２端子２０ｂと、を有している。機能素子２０の第１端子２０ａは、反転増幅回路１１０の入力端子１１０ａと少なくとも交流的に接続する。機能素子２０の第２端子２０ｂは、反転増幅回路１１０の出力端子１１０ｂと少なくとも交流的に接続する。
【０１０６】
図示の例では、反転増幅回路１１０は、１つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター（反転回路）や増幅回路を組み合わせて構成されていてもよい。
【０１０７】
発振器１００は、反転増幅回路１１０に対する帰還抵抗を含んで構成されていてもよい。図２１に示す例では、反転増幅回路１１０の入力端子と出力端子とが抵抗１２０を介して接続されている。
【０１０８】
発振器１００は、反転増幅回路１１０の入力端子１１０ａと基準電位（接地電位）との間に接続された第１キャパシター１３０と、反転増幅回路１１０の出力端子１１０ｂと基準電位（接地電位）との間に接続された第２キャパシター１３２と、を含んで構成されて
いる。これにより、機能素子２０とキャパシター１３０，１３２とで共振回路を構成する発振回路とすることができる。電子装置１００は、この発振回路で得られた発振信号ｆを出力する。
【０１０９】
発振器１００は、図２２に示すように、さらに、分周回路１４０を有していてもよい。分周回路１４０は、発振回路の出力信号Ｖoutを分周し、発振信号ｆを出力する。これにより、電子装置１００は、例えば、出力信号Ｖoutの周波数よりも低い周波数の出力信号を得ることができる。
【０１１０】
なお、反転増幅回路１１０、抵抗１２０、キャパシター１３０，１３２、および分周回路１４０は、例えば、図１に示す回路部７０を構成している。
【０１１１】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１１２】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１１３】
２…空洞部、３，４…導電部、５，６…コンタクト部、７，８…配線層、９…導電部、１０…基板、１０ａ…第１領域、１０ｂ…第２領域、１２…支持基板、１４…第１下地層、１６…第２下地層、２０…機能素子、２２…第１電極、２４…第２電極、２６…支持部、２８…梁部、３０…第１包囲壁、３２…第２包囲壁、３３…第１部分、３４…第２部分、３６…第３包囲壁、３７…第３部分、３８…第４部分、４０…第１蓋体、４１…貫通孔、４２…第２蓋体、５０…第１被覆層、５２…保護層、５４…第２被覆層、５５…端面、６０…第１層間絶縁層、６１…第１コンタクトホール、６２…第２層間絶縁層、６３…第２コンタクトホール、６４…第３層間絶縁層、６５…第３コンタクトホール、７０…回路部、７１…トランジスター、７２…ゲート絶縁膜、７３…ゲート電極、７４…ソース領域、７５…ドレイン領域、７６…サイドウォール、８０…第１コンタクト部、８１…第２コンタクト部、８２…第３コンタクト部、８３…第１配線層、８４…第２配線層、８５…第３配線層、９０…第１パッシベーション層、９２…第２パッシベーション層、１００…電子装置、１０２…犠牲層、１１０…反転増幅回路、１１０ａ…入力端子、１１０ｂ…出力端子、１２０…抵抗、１３０…第１キャパシター、１３２…第２キャパシター、１４０…分周回路、２００…電子装置
【図１】
2014184512.tif 000003
【図２】
2014184512.tif 000004
【図３】
2014184512.tif 000005
【図４】
2014184512.tif 000006
【図５】
2014184512.tif 000007
【図６】
2014184512.tif 000008
【図７】
2014184512.tif 000009
【図８】
2014184512.tif 000010
【図９】
2014184512.tif 000011
【図１０】
2014184512.tif 000012
【図１１】
2014184512.tif 000013
【図１２】
2014184512.tif 000014
【図１３】
2014184512.tif 000015
【図１４】
2014184512.tif 000016
【図１５】
2014184512.tif 000017
【図１６】
2014184512.tif 000018
【図１７】
2014184512.tif 000019
【図１８】
2014184512.tif 000020
【図１９】
2014184512.tif 000021
【図２０】
2014184512.tif 000022
【図２１】
2014184512.tif 000023
【図２２】
2014184512.tif 000024