(57)【要約】【課題】配線ＧＤＲで微細パターンを形成する際に、高い寸法精度を得ることができるパターン形成方法を提供すること。【解決手段】基板上の薄膜に微細なラインおよびスペースを形成する工程と、微細なラインおよびスペースのラインをカットすることにより、配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成する工程と、第１のパターンを反転させて、トレンチパターンとなる第２のパターンを形成する工程とを有する。【選択図】図１
2014072226.tif 000002
【特許請求の範囲】
【請求項１】
基板上の薄膜に微細なラインおよびスペースを形成する工程と、
前記ラインをカットすることにより、配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成する工程と、
前記第１のパターンを反転させて、前記トレンチパターンとなる第２のパターンを形成する工程と
を有することを特徴とするパターン形成方法。
【請求項２】
前記微細なラインおよびスペースを形成する工程は、光源としてＡｒＦを用いたフォトリソグラフィにより薄膜の上のフォトレジスト膜にラインおよびスペース状のレジストパターンを形成した後、ＳＡＤＰにより前記薄膜に前記レジストパターンよりも微細なラインおよびスペースを形成することを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記第１のパターンを形成する工程は、フォトリソグラフィにより第１のパターン形成用のレジストパターンを形成した後、該レジストパターンをマスクとして前記微細なラインおよびスペースのラインに対してラインカットエッチングを行うことを特徴とする請求項２に記載のパターン形成方法。
【請求項４】
前記微細なラインおよびスペースを形成する工程は、光源としてＡｒＦを用いたフォトリソグラフィにより薄膜の上のフォトレジスト膜にラインおよびスペース状のレジストパターンを形成した後、ＳＡＱＰにより前記薄膜に前記レジストパターンよりも微細なラインおよびスペースを形成することを特徴とする請求項１に記載のパターン形成方法。
【請求項５】
前記第１のパターンを形成する工程は、１回目のフォトリソグラフィにより１回目のレジストパターンを形成した後、該レジストパターンをマスクとして前記微細なラインおよびスペースのラインに対して１回目のラインカットエッチングを行って、１回目のラインカットパターンを形成し、引き続き２回目のフォトリソグラフィにより２回目のレジストパターンを形成した後、該レジストパターンをマスクとして前記微細なラインおよびスペースのラインに対して２回目のラインカットエッチングを行って、前記第１のパターンを形成することを特徴とする請求項４に記載のパターン形成方法。
【請求項６】
前記第１のパターンを反転させて前記第２のパターンを形成する工程は、前記第１のパターンの前記薄膜のスペースを埋めるようにリバース膜を形成し、次いで、前記第１のパターンの前記薄膜を除去し、残存するリバース膜により前記第２のパターンが形成されることを特徴とする請求項１から請求項５のいずれか１項に記載のパターン形成方法。
【請求項７】
前記第２のパターンが形成されたリバース膜をハードマスクとして用いて、その下のパターン形成対象膜をエッチングすることにより、前記パターン形成対象膜に前記第２のパターンを形成し、それを配線を形成するためのトレンチパターンとして用いることを特徴とする請求項６に記載のパターン形成方法。
【請求項８】
前記第２のパターンのリバース膜を、配線を形成するためのトレンチパターンとして用いることを特徴とする請求項６に記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスにおいてパターンを形成するパターン形成方法に関する。
【背景技術】
【０００２】
将来的な半導体デバイスの微細化に対応した次世代露光技術として、１３．５ｎｍと非常に短い波長を用いるＥＵＶ（ｅｘｔｒｅｍｅ  ｕｌｔｒａｖｉｏｌｅｔ）が検討されている。しかし、光源の照度不足により、量産適用に至っておらず、別のアプローチを採ることを余儀なくされている。
【０００３】
そのため、一次元レイアウトを用いたグリッデッドデザインルール（ＧＤＲ）がロジックを含めて主流になることが予想される。ＧＤＲは、１９３ｎｍ（ＡｒＦ）をベースとしてセルフアラインダブルパターニング（ＳＡＤＰ）により最密ラインアンドスペースを形成し、そのラインまたはスペースをカットするスキームを基本としている。ＳＡＤＰは、第１のマスクパターンの側壁にスペーサを形成し、そのスペーサ間に第２のマスクを形成してスペーサを除去することで、リソグラフィ技術で形成可能なピッチの半分のピッチを得ることが可能な技術である（例えば特許文献１）。
【０００４】
これにより１６ｎｍノード前後まで対応可能であるが、１６ｎｍノード以細は、グリッドラインの狭ピッチ化が必要であり、それに合わせてカットマスクの狭ピッチ化に対応するためカットマスク多重露光が必須となる。グリッドラインの狭ピッチ化はセルフアラインクアドループルパターニング（ＳＡＱＰ）を適用することが可能である。ＳＡＱＰは、上記ＳＡＤＰのパターニングを２回行ってリソグラフィ技術で形成可能なピッチの１／４のピッチを得る技術である。
【０００５】
配線ＧＤＲにおいては、ラインアンドスペースを形成した後、ドットパターンを用いたスペースカットによりトレンチパターンを形成している（例えば非特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１３４３７８号公報
【非特許文献】
【０００７】
【非特許文献１】C.  Bencher  et  al,  “Gridded  design  rule  scaling:  taking  the  CPU  toward  the  16nm  node”  Proc.  of  SPIE  7274-14(2009)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
配線ＧＤＲにおいては、スペースがＣｕ配線となるが、ＳＡＤＰあるいはＳＡＱＰの場合には原理的にスペースの寸法精度が十分ではなく、Ｃｕ配線の寸法精度が低いという問題がある。
【０００９】
また、配線ＧＤＲにおいては、スペースカットの際にドットパターンを形成するが、ＳＡＱＰにより微細パターンを形成するためには多重露光を行う必要があり、転写層である新規ハードマスクが必要となり、プロセスが冗長となる。
【００１０】
本発明はかかる事情に鑑みてなされたものであって、配線ＧＤＲで微細パターンを形成する際に、高い寸法精度を得ることができるパターン形成方法を提供することを課題とする。
また、それに加えて、プロセスが冗長となることがないパターン形成方法を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明は、基板上の薄膜に微細なラインおよびスペースを形成する工程と、前記ラインをカットすることにより、配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成する工程と、前記第１のパターンを反転させて、前記トレンチパターンとなる第２のパターンを形成する工程とを有することを特徴とするパターン形成方法を提供する。
【００１２】
本発明において、前記微細なラインおよびスペースを形成する工程は、光源としてＡｒＦを用いたフォトリソグラフィにより薄膜の上のフォトレジスト膜にラインおよびスペース状のレジストパターンを形成した後、ＳＡＤＰにより前記薄膜に前記レジストパターンよりも微細なラインおよびスペースを形成するものとすることができる。この場合に、前記第１のパターンを形成する工程は、フォトリソグラフィにより第１のパターン形成用のレジストパターンを形成した後、該レジストパターンをマスクとして前記微細なラインおよびスペースのラインに対してラインカットエッチングを行うものとすることができる。
【００１３】
また、前記微細なラインおよびスペースを形成する工程は、光源としてＡｒＦを用いたフォトリソグラフィにより薄膜の上のフォトレジスト膜にラインおよびスペース状のレジストパターンを形成した後、ＳＡＱＰにより前記薄膜に前記レジストパターンよりも微細で、上記ＳＡＤＰによるものよりもさらに微細なラインおよびスペースを形成するものとすることができる。この場合に、前記第１のパターンを形成する工程は、１回目のフォトリソグラフィにより１回目のレジストパターンを形成した後、該レジストパターンをマスクとして前記微細なラインおよびスペースのラインに対して１回目のラインカットエッチングを行って、１回目のラインカットパターンを形成し、引き続き２回目のフォトリソグラフィにより２回目のレジストパターンを形成した後、該レジストパターンをマスクとして前記微細なラインおよびスペースのラインに対して２回目のラインカットエッチングを行って、前記第１のパターンを形成するものとすることができる。
【００１４】
前記第１のパターンを反転させて前記第２のパターンを形成する工程は、前記第１のパターンの前記薄膜のスペースを埋めるようにリバース膜を形成し、次いで、前記第１のパターンの前記薄膜を除去し、残存するリバース膜により前記第２のパターンが形成されるようにすることができる。
【００１５】
この場合に、前記第２のパターンが形成されたリバース膜をハードマスクとして用いて、その下のパターン形成対象膜をエッチングすることにより、前記パターン形成対象膜に前記第２のパターンを形成し、それを配線を形成するためのトレンチパターンとして用いてもよいし、前記第２のパターンのリバース膜を、配線を形成するためのトレンチパターンとして用いてもよい。
【発明の効果】
【００１６】
本発明によれば、基板上の薄膜に微細なラインおよびスペースを形成し、ラインをカットすることにより、配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成し、その第１のパターンを反転させて、トレンチパターンとなる第２のパターンを形成するので、配線を形成するためのトレンチは、基板上の薄膜に形成された微細なラインおよびスペースのうち、寸法精度の高いラインを用いることとなり、高い寸法精度を得ることができる。
【００１７】
また、薄膜に微細なラインおよびスペースを形成した後、ラインカットにより配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成することにより、スペースカットする場合よりもプロセスを短縮することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係るパターン形成方法を示すフローチャートおよび各工程の概略平面図である。
【図２】本発明の第１の実施形態に係るパターン形成方法の工程１が行われるデバイス構造を示す断面図である。
【図３】本発明の第１の実施形態に係るパターン形成方法の工程１を説明するための断面図である。
【図４】本発明の第１の実施形態に係るパターン形成方法の工程２を説明するための断面図である。
【図５】本発明の第１の実施形態に係るパターン形成方法の工程２を説明するための断面図である。
【図６】本発明の第１の実施形態に係るパターン形成方法の工程２を説明するための断面図である。
【図７】本発明の第１の実施形態に係るパターン形成方法の工程２を説明するための断面図である。
【図８】本発明の第１の実施形態に係るパターン形成方法の工程２を説明するための断面図である。
【図９】本発明の第１の実施形態に係るパターン形成方法の工程３を説明するための断面図である。
【図１０】本発明の第１の実施形態に係るパターン形成方法の工程３を説明するための断面図である。
【図１１】本発明の第１の実施形態に係るパターン形成方法の工程４を説明するための断面図である。
【図１２】工程４で得られた第１のパターンを示す斜視図である。
【図１３】本発明の第１の実施形態に係るパターン形成方法の工程５を説明するための断面図である。
【図１４】図１３の状態を示す斜視図である。
【図１５】本発明の第１の実施形態に係るパターン形成方法の工程５を説明するための断面図である。
【図１６】図１５の状態を示す斜視図である。
【図１７】本発明の第１の実施形態に係るパターン形成方法の工程５を説明するための断面図である。
【図１８】本発明の第１の実施形態に係るパターン形成方法の工程２におけるＳＡＤＰの際のパターン幅およびスペース幅を示す図である。
【図１９】従来のパターン形成方法で得られたパターンのスペース部分の形状を示す図である。
【図２０】本発明の第１の実施形態に係るパターン形成方法で得られたパターンのスペース部分の形状を示す図である。
【図２１】本発明の第２の実施形態に係るパターン形成方法を示すフローチャートである。
【図２２】本発明の第２の実施形態に係るパターン形成方法の工程１１を説明するための断面図である。
【図２３】本発明の第２の実施形態に係るパターン形成方法の工程１２を説明するための断面図である。
【図２４】本発明の第２の実施形態に係るパターン形成方法の工程１２を説明するための断面図である。
【図２５】本発明の第２の実施形態に係るパターン形成方法の工程１２を説明するための断面図である。
【図２６】本発明の第２の実施形態に係るパターン形成方法の工程１２を説明するための断面図である。
【図２７】本発明の第２の実施形態に係るパターン形成方法の工程１２を説明するための断面図である。
【図２８】本発明の第２の実施形態に係るパターン形成方法の工程１２を説明するための断面図である。
【図２９】本発明の第２の実施形態に係るパターン形成方法の工程１３を説明するための断面図である。
【図３０】本発明の第２の実施形態に係るパターン形成方法の工程１４を説明するための断面図である。
【図３１】本発明の第２の実施形態に係るパターン形成方法の工程１５を説明するための断面図である。
【図３２】本発明の第２の実施形態に係るパターン形成方法の工程１６を説明するための断面図である。
【図３３】本発明の第２の実施形態に係るパターン形成方法の工程１７を説明するための断面図である。
【図３４】本発明の第２の実施形態に係るパターン形成方法の工程１７を説明するための断面図である。
【図３５】本発明の第２の実施形態に係るパターン形成方法の工程１７を説明するための断面図である。
【図３６】本発明の第２の実施形態に係るパターン形成方法の工程１２におけるＳＡＱＰの際のパターン幅およびスペース幅を示す図である。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して、本発明の実施形態について説明する。
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るパターン形成方法を示すフローチャートおよび各工程の概略平面図であり、図２〜１７は、各工程を説明するための図である。
【００２１】
本実施形態では、まず、図１（ａ）に示すように、光源として波長１９３ｎｍのＡｒＦを用いたフォトリソグラフィにより、ラインアンドスペースとなるレジストパターンを形成する（工程１）。
【００２２】
具体的には、図２に示すように、ＦＥＯＬ（Ｆｒｏｎｔ  Ｅｎｄ  Ｏｆ  Ｌｉｎｅ）工程後の半導体ウエハ１０（ＦＥＯＬで形成された構造は省略）上に、例えばＬｏｗ−ｋ膜からなるパターン形成対象膜１１、例えばＣＶＤによるＳｉＮ膜やＳｉＯ２膜からなるラインカット用薄膜１２、ＳＯＣ（スピンオンカーボン）膜１３、反射防止膜１４を順に形成し、さらにフォトレジス膜１５を形成した後、図３に示すように、波長１９３ｎｍのＡｒＦの露光および現像により、ラインアンドスペース形状のフォトレジストパターン１６を形成する。この際の線幅およびピッチは４０〜５０ｎｍ程度である。このときの露光は、通常のＡｒＦ露光でも、ＡｒＦ液浸露光でもよい。
【００２３】
次いで、図１（ｂ）に示すように、ＳＡＤＰにより、ラインカット用薄膜１２にレジストパターン１６の約半分の線幅およびピッチのラインアンドスペースパターンである薄膜パターンを形成する（工程２）。
【００２４】
具体的には、図３の状態から、レジストパターン１６のスリミングを行い（図４）、次いで、レジストパターン１６の上にスペーサとなるＳｉＯ２膜１７を形成し（図５）、その後、ドライエッチング（ＲＩＥによる異方性エッチング）によりスペーサエッチングを行ってスペーサパターン１８を形成する（図６）。その後、図７に示すように、スペーサパターン１８をマスクとしてドライエッチング（ＲＩＥによる異方性エッチング）した後、図８に示すように、残存するＳＯＣ膜１３、反射防止膜１４およびＳｉＯ２膜１７を除去して、ラインカット用薄膜１２にレジストパターン１６の約半分のピッチのラインアンドスペースパターンである薄膜パターン１９を形成する。
【００２５】
次いで、図１（ｃ）に示すように、波長１９３ｎｍのＡｒＦを用いたフォトリソグラフィにより、Ｃｕ配線を形成するためのトレンチパターンの反転パターンであるラインカットパターンを得るためのレジストパターンを形成する（工程３）。
【００２６】
具体的には、図９に示すように、薄膜パターン１９が形成されたラインカット用薄膜１２の上に、薄膜パターン１９を保護する、例えばＳＯＣからなる保護膜２０を形成した後、反射防止膜２１、およびフォトレジスト膜２２を形成し、次いで、図１０に示すように、波長１９３ｎｍのＡｒＦの露光および現像により、Ｃｕ配線を形成するためのトレンチパターンの反転パターンであるラインカットパターンとなるフォトレジストパターン２３を形成する。
【００２７】
次いで、図１（ｄ）に示すように、フォトレジストパターン２３を用いて薄膜パターン１９のラインをカットし、Ｃｕ配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成する（工程４）。
【００２８】
具体的には、図１１に示すように、フォトレジストパターン２３をマスクとして、ドライエッチング（ＲＩＥによる異方性エッチング）により薄膜パターン１９のラインカットエッチングを行い、残存している保護膜２０、反射防止膜２１、およびフォトレジスト膜２２を除去する。これにより、図１２の斜視図にも示すような、Ｃｕ配線を形成するためのトレンチパターンの反転パターンである第１のパターン２４をラインカット用薄膜１２に形成する。
【００２９】
次いで、図１（ｅ）に示すように、第１のパターン２４を反転してＣｕ配線を形成するためのトレンチパターンとなる第２のパターンを形成する（工程５）。
【００３０】
具体的には、図１１、１２に示す第１のパターン２４が形成されたラインカット用薄膜１２のスペースを埋めるように、例えばアモルファスカーボン膜やＳｉ膜からなるリバース膜２５を形成し（図１３、１４）、その後、ウエットエッチング等により、第１のパターン２４のラインカット用薄膜１２を除去し、図１５、１６に示すように、残存するリバース膜２５を第１のパターン２４の反転パターンである第２のパターン２６のハードマスク膜２７とする。そして、図１７に示すように、ハードマスク膜２７をマスクとして、ドライエッチング（ＲＩＥによる異方性エッチング）により、パターン形成対象膜１１に第２のパターン２６を形成し、ハードマスク膜２７を除去する。これにより、２０ｎｍ程度までの微細パターンを形成することができる。
【００３１】
この第２のパターン２６は、Ｃｕ配線を形成するためのトレンチパターンとなり、パターン形成対象膜１１は層間絶縁膜として機能する。
【００３２】
なお、パターン形成対象膜１１を設けずに、ラインカット用薄膜１２の第１のパターン２４に埋め込むリバース膜２５としてＬｏｗ−ｋ膜等を用い、第１のパターン２４のラインカット用薄膜１２を除去することにより直接第２のパターン２６のリバース膜２５を層間絶縁膜として用いることもできる。
【００３３】
以上のように、ＧＤＲによりＣｕ配線等のメタル配線を形成する場合、従来は、ＳＡＤＰにより薄膜にラインアンドスペースを形成した後、ドットパターンを用いたスペースカットによりトレンチパターンを形成していた。しかし、ＳＡＤＰの場合、原理的にライン部分よりもスペース部分のほうが寸法精度が低く、ＳＡＤＰによるスペースをトレンチとして用いると、寸法精度が不十分となるおそれがある。
【００３４】
その点について具体的に説明する。
図１８に示すように、ＳＡＤＰでは、スリミングした後のレジストパターン１６の上にＳｉＯ２膜１７を形成した後、スペーサエッチングを行ってスペーサパターン１８を形成し、その後、スペーサパターン１８をマスクとしてドライエッチングを行い、ラインカット用薄膜１２にレジストパターン１６の半分のピッチのラインアンドスペースパターンである薄膜パターン１９を形成するが、ライン幅は全てスペーサの幅と同じＬ１であるのに対し、スペース幅は、スリミングした後のレジストパターン１６の幅Ｓ１に対応するものと、ＳｉＯ２膜１７を形成した際におけるレジストパターン１６を介さずに隣接するスペーサ部分の間の幅Ｓ２の２種類存在し、必然的にスペース幅の寸法精度が低くなってしまう。
【００３５】
そこで、本実施形態では、ＳＡＤＰにより形成したラインアンドスペースパターンをラインカットして、Ｃｕ配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成し、それを反転してＣｕ配線を形成するためのトレンチパターンとなる第２のパターンを形成する。これにより、Ｃｕ配線となるトレンチの幅は、ＳＡＤＰの際のライン幅であるＬ１となるので、反転せずにラインアンドスペースパターンをスペースカットしてＳ１およびＳ２の２種類の幅が存在するスペース部分をＣｕ配線が形成されるトレンチとする従来の方法よりも、Ｃｕ配線の寸法精度を高くすることができる。
【００３６】
また、従来のようにラインアンドスペースパターンをスペースカットして、スペース部分をＣｕ配線が形成されるトレンチとする場合には、図１９に示すように、Ｃｕ配線となるスペース部分２８の端部がラウンディングしてしまうが、本実施形態の場合には、図２０に示すように、第１のパターン２４のライン部分が反転されてＣｕ配線となるスペース部分２９が形成されるので、スペース部分２９の端部を完全な矩形パターンに仕上げることができる。
【００３７】
さらに、ラインカットを行う場合には、スペースカットを行う場合よりも工程を簡略化することができる。
【００３８】
（第２の実施形態）
図２１は、本発明の第２の実施形態に係るパターン形成方法の工程を示すフローチャートであり、図２２〜３５は、各工程を説明するための図である。
【００３９】
本実施形態は、ＳＡＱＰを用いて第１の実施形態よりもさらに微細パターンを形成するものであり、工程数が増加するが、基本工程は第１の実施形態と同じであるため、要部のみを図示する。
【００４０】
本実施形態では、まず、図２１（ａ）に示すように、第１の実施例と同様、波長１９３ｎｍのＡｒＦを用いたフォトリソグラフィにより、ラインアンドスペースとなるレジストパターンを形成する（工程１１）。
【００４１】
具体的には、図２２に示すように、第１の実施形態と同様、ＦＥＯＬ（Ｆｒｏｎｔ  Ｅｎｄ  Ｏｆ  Ｌｉｎｅ）工程後の半導体ウエハ１０（ＦＥＯＬで形成された構造は省略）上に、パターン形成対象膜１１、ラインカット用薄膜１２、ＳＯＣ（スピンオンカーボン）膜１３、反射防止膜１４を順に形成し、さらにフォトレジス膜１５を形成した後、波長１９３ｎｍのＡｒＦの露光および現像により、ラインアンドスペース形状のフォトレジストパターン１６を形成する。この際の線幅およびピッチは４０〜５０ｎｍ程度である。このときの露光は、通常のＡｒＦ露光でも、ＡｒＦ液浸露光でもよい。
【００４２】
次いで、図２１（ｂ）に示すように、ＳＡＱＰにより、ラインカット用薄膜１２にレジストパターン１６の約１／４の線幅およびピッチのラインアンドスペースパターンである薄膜パターンを形成する（工程１２）。
【００４３】
具体的には、図２２の状態から、レジストパターン１６のスリミングを行い、次いで、レジストパターン１６の上にスペーサとなるＳｉＯ２膜１７を第１の実施形態よりも薄く形成する（図２３）。その後、ドライエッチング（ＲＩＥによる異方性エッチング）によりスペーサエッチングを行ってスペーサパターン３１を形成する（図２４）。その後、図２５に示すように、スペーサパターン３１をマスクとしてドライエッチング（ＲＩＥによる異方性エッチング）を行い、ＳＯＣ膜１３に薄膜パターン３２を形成した後、図２６に示すように、残存する反射防止膜１４およびＳｉＯ２膜１７を除去し、薄膜パターン３２が形成されたＳＯＣ膜１３の上に再度スペーサとなるＳｉＯ２膜３３を形成する。その後、図２７に示すように、ドライエッチング（ＲＩＥによる異方性エッチング）によりスペーサエッチングを行ってスペーサパターン３４を形成し、スペーサパターン３４をマスクとしてラインカット用薄膜１２をドライエッチング（ＲＩＥによる異方性エッチング）し、図２８に示すように、残存するＳｉＯ２膜３３を除去して、ラインカット用薄膜１２にレジストパターン１６の約１／４ピッチのラインアンドスペースパターンである薄膜パターン３５を形成する。
【００４４】
次いで、図２１（ｃ）に示すように、波長１９３ｎｍのＡｒＦを用いたフォトリソグラフィにより、Ｃｕ配線を形成するためのトレンチパターンの反転パターンであるラインカットパターンを得るための１回目のレジストパターンを形成する（工程１３）。
【００４５】
具体的には、図２９に示すように、第１の実施形態の工程３と同様、薄膜パターン３５が形成されたラインカット用薄膜１２の上に、例えばＳＯＣからなる保護膜３６を形成した後、反射防止膜３７、およびフォトレジスト膜３８を形成し、次いで、波長１９３ｎｍのＡｒＦの露光および現像により、１回目のラインカットパターン用のフォトレジストパターン３９を形成する。
【００４６】
次いで、図２１（ｄ）に示すように、フォトレジストパターン３９を用いて薄膜パターン３５の１回目のラインカットを行う（工程１４）。
【００４７】
具体的には、図３０に示すように、フォトレジストパターン３９をマスクとして、ドライエッチング（ＲＩＥによる異方性エッチング）により薄膜パターン３５のラインカットエッチングを行い、次いで残存している保護膜３６、反射防止膜３７、およびフォトレジスト膜３８を除去して、１回目のラインカットパターン４０を形成する。
【００４８】
次いで、図２１（ｅ）に示すように、波長１９３ｎｍのＡｒＦを用いたフォトリソグラフィによりＣｕ配線を形成するためのトレンチパターンの反転パターンであるラインカットパターンを得るための２回目のレジストパターンを形成する（工程１５）。
【００４９】
本実施形態では、第１の実施形態よりもさらに微細なパターンを形成するため、１回のラインカットだけでは所望のパターンが得られない。このため、２回目のラインカットを行う。工程１５では２回目のパターンを形成するためのフォトリソグラフィを行う。
【００５０】
具体的には、図３１に示すように、１回目のラインカットパターン４０が形成されたラインカット用薄膜１２の上に、保護膜４１を形成した後、反射防止膜４２、およびフォトレジスト膜４３を形成し、次いで、波長１９３ｎｍのＡｒＦの露光および現像により、２回目のラインカットパターン用のフォトレジストパターン４４を形成する。
【００５１】
次いで、図２１（ｆ）に示すように、フォトレジストパターン４３を用いて２回目のラインカットを行い、Ｃｕ配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成する（工程１６）。
【００５２】
具体的には、図３２に示すように、フォトレジストパターン４３をマスクとして、ドライエッチング（ＲＩＥによる異方性エッチング）によりラインカット用薄膜１２に対して２回目のラインカットエッチングを行い、残存している保護膜４１、反射防止膜４２、およびフォトレジスト膜４３を除去する。これにより、Ｃｕ配線を形成するためのトレンチパターンの反転パターンである第１のパターン４５をラインカット用薄膜１２に形成する。
【００５３】
次いで、図２１（ｇ）に示すように、第１のパターン４５を反転してＣｕ配線を形成するためのトレンチパターンとなる第２のパターンを形成する（工程１７）。
【００５４】
具体的には、図３２に示す第１のパターン４５のラインカット用薄膜１２のスペースを埋めるように、例えばアモルファスカーボン膜やＳｉ膜からなるリバース膜２５を形成し（図３３）、その後、ウエットエッチング等により、第１のパターン４５のラインカット用薄膜１２を除去し、図３４に示すように、残存するリバース膜２５を第１のパターン４５の反転パターンである第２のパターン４６のハードマスク膜４７とする。そして、図３５に示すように、ハードマスク膜４７をマスクとして、ドライエッチング（ＲＩＥによる異方性エッチング）により、パターン形成対象膜１１に第２のパターン４６を形成し、次いで、ハードマスク膜４７を除去する。これにより、１０ｎｍ程度までの超微細パターンを形成することができる。
【００５５】
この第２のパターン４６は、Ｃｕ配線を形成するためのトレンチパターンとなり、パターン形成対象膜１１は層間絶縁膜として機能する。
【００５６】
なお、本実施形態においても、第１の実施形態と同様、パターン形成対象膜１１を設けずに、ラインカット用薄膜１２の第１のパターン４５に埋め込むリバース膜２５としてＬｏｗ−ｋ膜等を用い、第１のパターン４５のラインカット用薄膜１２を除去することにより直接第２のパターン４６のリバース膜２５を層間絶縁膜として用いることもできる。
【００５７】
ＳＡＱＰにより超微細なラインアンドスペースパターンを形成した後、従来のようにドットパターンを用いたスペースカットによりトレンチパターンを形成してＣｕ配線等のメタル配線をする場合には、第１の実施形態の場合よりもさらに寸法精度が不十分なものとなるおそれがある。
【００５８】
その点について具体的に説明する。
図３６に示すように、ＳＡＱＰでは、スリミングした後のレジストパターン１６の上にＳｉＯ２膜１７を形成した後、スペーサエッチングを行ってスペーサパターン３１を形成し、その後、スペーサパターン３１をマスクとしてドライエッチングを行い、ＳＯＣ膜１３に薄膜パターンを形成した後、残存する反射防止膜１４およびＳｉＯ２膜１７を除去し、薄膜パターン３２が形成されたＳＯＣ膜１３の上に再度スペーサとなるＳｉＯ２膜３３を形成し、スペーサエッチングによりスペーサパターン３４を形成し、それをマスクとしてラインカット用薄膜１２にレジストパターン１６の１／４ピッチのラインアンドスペースパターンである薄膜パターン３５を形成する。このとき、ライン幅は全てＳｉＯ２膜３３のスペーサの幅と同じＬ２であるのに対し、スペース幅は、最初のＳｉＯ２膜１７のスペーサ幅に対応するＳ３と、スリミングしたレジストパターン１６の幅に基づくＳ４と、レジストパターン１６を介さずに隣接するＳｉＯ２膜１７によるスペーサの間の幅に基づくＳ５の３種類存在し、必然的にスペース幅の寸法精度が低くなってしまう。
【００５９】
そこで、本実施形態においても、第１の実施形態と同様、ラインアンドスペースパターンをラインカットして、Ｃｕ配線を形成するためのトレンチパターンの反転パターンである第１のパターンを形成し、それを反転してＣｕ配線を形成するためのトレンチパターンとなる第２のパターンを形成する。これにより、Ｃｕ配線となるトレンチの幅は、ＳＡＱＰの際のライン幅であるＬ２となるので、反転せずにラインアンドスペースパターンをスペースカットしてＳ３、Ｓ４、Ｓ５の３種類の幅が存在するスペース部分をＣｕ配線が形成されるトレンチとする従来の方法よりも、Ｃｕ配線の寸法精度を格段に高くすることができる。
【００６０】
また、ＳＡＱＰにより超微細なラインアンドスペースパターンを形成した後、従来のようにスペースカットによりトレンチパターンを形成してＣｕ配線等のメタル配線をする場合には、スペースカットを２回行う必要がある。この場合、スペースカットは、ドットパターンを用いた多重露光ベースであるが、これを２回行うためには転写層である新規ハードマスクを追加する必要があり、プロセスが冗長となってしまう。これに対して、本実施形態のように、ＳＡＱＰによるラインアンドスペースパターン形成後、ラインカットを２回行い、その後パターンを反転させる方法を採用することにより、従来よりもプロセスを短縮することができ、プロセスの冗長さを解消することができる。
【００６１】
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態におけるデバイスの構造および各膜の材料は例示に過ぎず、本発明の原理上、種々のものを用いることができる。また、パターンの反転は全てのパターンについて行う必要はなく、例えば、周辺回路まで反転させる必要がない場合には、セル内だけ反転させてもよい。
【符号の説明】
【００６２】
１０；半導体ウエハ
１１；パターン形成対象膜
１２；ラインカット用薄膜
１３；ＳＯＣ膜
１４，２１，３７，４２；反射防止膜
１５，２２，３８；フォトレジスト膜
１６；フォトレジストパターン
１７，３３；ＳｉＯ２膜（スペーサ）
１８，３１，３４；スペーサパターン
１９，３５；薄膜パターン（ラインアンドスペースパターン）
２０，３６，４１；保護膜
２３；フォトレジストパターン（ラインカットパターン用）
２４；第１のパターン
２５；リバース膜
２６，４６；第２のパターン（反転パターン）
２７，４７；ハードマスク膜
３９；フォトレジストパターン（１回目のラインカットパターン用）
４０；１回目のラインカットパターン
４４；フォトレジストパターン（２回目のラインカットパターン用）
４５；第１のパターン（２回目のラインカットパターン）
【図１】
2014072226.tif 000003
【図２】
2014072226.tif 000004
【図３】
2014072226.tif 000005
【図４】
2014072226.tif 000006
【図５】
2014072226.tif 000007
【図６】
2014072226.tif 000008
【図７】
2014072226.tif 000009
【図８】
2014072226.tif 000010
【図９】
2014072226.tif 000011
【図１０】
2014072226.tif 000012
【図１１】
2014072226.tif 000013
【図１２】
2014072226.tif 000014
【図１３】
2014072226.tif 000015
【図１４】
2014072226.tif 000016
【図１５】
2014072226.tif 000017
【図１６】
2014072226.tif 000018
【図１７】
2014072226.tif 000019
【図１８】
2014072226.tif 000020
【図１９】
2014072226.tif 000021
【図２０】
2014072226.tif 000022
【図２１】
2014072226.tif 000023
【図２２】
2014072226.tif 000024
【図２３】
2014072226.tif 000025
【図２４】
2014072226.tif 000026
【図２５】
2014072226.tif 000027
【図２６】
2014072226.tif 000028
【図２７】
2014072226.tif 000029
【図２８】
2014072226.tif 000030
【図２９】
2014072226.tif 000031
【図３０】
2014072226.tif 000032
【図３１】
2014072226.tif 000033
【図３２】
2014072226.tif 000034
【図３３】
2014072226.tif 000035
【図３４】
2014072226.tif 000036
【図３５】
2014072226.tif 000037
【図３６】
2014072226.tif 000038