(57)【要約】【課題】本発明は、その電気接点とプローブを正確に電気的に接続させることができるプローブカードを提供することを目的とする。【解決手段】複数のプローブと当接するためのプローブカードであって、基板と、所定の距離をあけるように前記基板に設けられ、それぞれに複数の電気接点を有する少なくとも２つのＩＣ搭載用基板と、各ＩＣ搭載用基板にメッキされ、それぞれ各電気接点と接続され、各電気接点を遮蔽し、各ＩＣ搭載用基板にプローブ接続用領域を形成し、それぞれプローブと当接するための複数のプローブパッドと、を含むプローブカードである。また、本発明は、プローブカードの製造方法を更に開示する。【選択図】図７
2014062902.tif 000002
【特許請求の範囲】
【請求項１】
複数のプローブと当接するためのプローブカードにおいて、
基板と、
所定の距離をあけるように上記基板に設けられ、それぞれに複数の電気接点を有する少なくとも２つのＩＣ搭載用基板と、
上記ＩＣ搭載用基板にメッキされ、それぞれ上記各電気接点と接続され、上記各電気接点を遮蔽し、上記各ＩＣ搭載用基板にプローブ接続用領域を形成し、それぞれ各プローブと当接するための複数のプローブパッドと、
を含み、
隣接する上記ＩＣ搭載用基板の上記プローブ接続用領域の間の隙間は、上記各プローブ接続用領域の幅より大きいことを特徴とするプローブカード。
【請求項２】
プローブカードの製造方法であって、
それぞれに複数の電気接点を有する少なくとも２つのＩＣ搭載用基板を用意するステップＡと、
上記各ＩＣ搭載用基板に、それぞれ上記各電気接点に向かい合う複数の穿孔を有する制限層を形成するステップＢと、
上記ＩＣ搭載用基板に導電性材料をメッキして、上記穿孔に導電性材料を満たして、複数のプローブパッドを形成するステップＣと、
上記ＩＣ搭載用基板にメッキされた上記プローブパッドを研磨して、上記各プローブパッドの上面を上記制限層の上面と同一平面にするステップＤと、
上記ＩＣ搭載用基板を、所定の距離をあけるように基板に固定するステップＥと、
を備えることを特徴とするプローブカードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は、試験装置に関し、特に、プローブカード及びその製造方法に関する。
【背景技術】
【０００２】
従来のプローブカードは、試験器と被試験電子物品との間の高周波試験信号の伝送インタフェースとして使用されているが、既存のプローブカードの構造は、常に以下の問題に直面する。
【０００３】
１、電子製品の小型化に制限され、且つ新機能が日々増えていくため、プローブに当接させるためのプローブカード上の電気接点は、ますます小さく設計されて、多くの既存のプローブがこれらの電気接点と正確に当接できなくなり、検出接触不良となってしまう。
【０００４】
２、ウェハのような被試験電子物品は、その面積が大きくなる（例えば、十二インチの超大型ウェハ）傾向により、プローブカードの構造も、数多くの集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；ＩＣ）搭載用基板をその回路基板に設けなければならない。しかし、上記ＩＣ搭載用基板がリフローによって回路基板に固定される場合、溶融したはんだは、上記ＩＣ搭載用基板をある程度にずらせて、ＩＣ搭載用基板上の電気接点をプローブに正確に位置合わせできなくなり、検出接触不良になりやすい。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
これに鑑みて、本発明の目的は、主に、その電気接点とプローブを正確に電気的に接続させることができるプローブカードを提供することにある。また、本発明は、上記プローブカードの製造方法を更に提供する。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は、複数のプローブと当接するためのプローブカードにおいて、基板と、所定の距離をあけるように基板に設けられ、それぞれに複数の電気接点を有する少なくとも２つのＩＣ搭載用基板と、導電性材料により作製され、ＩＣ搭載用基板にメッキされ、それぞれ各電気接点と接続され、各電気接点を遮蔽し、各ＩＣ搭載用基板にプローブ接続用領域を形成し、それぞれ各プローブと当接するための複数のプローブパッドと、を含み、隣接する前記ＩＣ搭載用基板のプローブ接続用領域の間の隙間は、各プローブ接続用領域の幅より大きいプローブカードを提供する。
【０００７】
上記構想によると、隣接するＩＣ搭載用基板のプローブ接続用領域の間の等距離の隙間は、各プローブ接続用領域の幅の２倍より大きい。
【０００８】
上記構想によると、各ＩＣ搭載用基板上のプローブパッドの間の間隔は、４０μｍ以下となる。
【０００９】
上記構想によると、基板は、プリント回路基板を有し、プリント回路基板に回路レイアウトが布設される。また、ＩＣ搭載用基板の電気接点は、プリント回路基板の回路レイアウトと電気的に接続する。
【００１０】
上記構想によると、基板は、プリント回路基板に設けられた多層セラミック基板を更に有する。また、ＩＣ搭載用基板は、多層セラミック基板に設けられ、ＩＣ搭載用基板の電気接点は、多層セラミック基板を介してプリント回路基板の回路レイアウトと電気的に接続する。
【００１１】
上記構想によると、プローブカードは、固定ブラケットを更に有する。固定ブラケットは、ＩＣ搭載用基板の下方に位置するように基板に設けられる。
【００１２】
上記構想によると、プローブカードは、プローブパッドの間に充填された絶縁材料層を更に含む。
【００１３】
上記構想によると、各ＩＣ搭載用基板上のプローブパッドの中心点がプローブとの当接点からずれる距離は、２５μｍより小さい。
【００１４】
上記構想によると、本発明は、
それぞれに複数の電気接点を有する少なくとも２つのＩＣ搭載用基板を用意するステップＡと、
各ＩＣ搭載用基板に、それぞれ各電気接点に向かい合う複数の穿孔を有する制限層を形成するステップＢと、
ＩＣ搭載用基板に導電性材料をメッキして、穿孔に導電性材料を満たして、穿孔と同じ形状となる複数のプローブパッドを形成するステップＣと、
ＩＣ搭載用基板にメッキされたプローブパッドを研磨して、各プローブパッドの上面を制限層の上面と同一平面にするステップＤと、
ＩＣ搭載用基板を、所定の距離をあけるように基板に固定するステップＥと、
を備えるプローブカードの製造方法を提供する。
【００１５】
上記構想によると、ステップＢにおいて、リソグラフィ技術を採用して各ＩＣ搭載用基板に複数の穿孔を有する制限層を形成する。
【００１６】
上記構想によると、ステップＢにおいて、制限層上の穿孔の間の間隔は、４０μｍ以下となる。
【００１７】
上記構想によると、ステップＥの前に、まず、ＩＣ搭載用基板上の各制限層を除去して、ＩＣ搭載用基板に複数のプローブパッドを残す。
【００１８】
上記構想によると、基板は、プリント回路基板を有し、プリント回路基板に回路レイアウトが布設される。ステップＥにおいて、ＩＣ搭載用基板の電気接点は、プリント回路基板の回路レイアウトと電気的に接続する。
【００１９】
上記構想によると、前記基板は、プリント回路基板に設けられた多層セラミック基板を更に有する。ステップＥにおいて、ＩＣ搭載用基板は、多層セラミック基板に設けられ、多層セラミック基板を介してプリント回路基板の回路レイアウトと電気的に接続する。
【００２０】
上記構想によると、ステップＥの前に、プローブパッドは、各ＩＣ搭載用基板にプローブ接続用領域を形成する。ステップＥにおいて、ＩＣ搭載用基板を基板に固定する場合、隣接するＩＣ搭載用基板上のプローブ接続用領域の間の隙間は、各プローブ接続用領域の幅より大きい。
【００２１】
上記構想によると、ステップＥにおいて、ＩＣ搭載用基板は、リフローの方式で基板に固定され、各ＩＣ搭載用基板上のプローブパッドの中心点がプローブとの当接点からずれる距離は、２５μｍより小さい。
【００２２】
上記構想によると、ステップＥの後で、固定ブラケットを、ＩＣ搭載用基板の下方に位置するように基板に設けるステップＦを更に備える。
【発明の効果】
【００２３】
これにより、上記設計によって、プローブをプローブカードの電気接点と正確に電気的に接続させることができるようになる。
【図面の簡単な説明】
【００２４】
【図１】本発明の好適な実施例の製造方法のフロー図である。
【図２】一製造過程におけるステップの模式図である。
【図３】一製造過程におけるステップの模式図である。
【図４】一製造過程におけるステップの模式図である。
【図５】一製造過程におけるステップの模式図である。
【図６】一製造過程におけるステップの模式図である。
【図７】本発明の好適な実施例のプローブカードの構造図である。
【図８】図７の平面図である。
【図９】図７のフレームワークに固定ブラケットを増設するものである。
【発明を実施するための形態】
【００２５】
以下、図面で本発明の複数の実施形態を開示し、明確に説明するために、数多くの具体的な細部を下記の叙述で合わせて説明する。しかしながら、理解すべきなのは、これらの具体的な細部が、本発明を制限するためのものではない。つまり、本発明の実施形態の一部において、これらの具体的な細部は、必要としない。また、図面を簡略化するために、ある従来慣用の構造及び素子は、図面において簡単で模式的に示される。
【００２６】
図１を参照する。本発明により提供されるプローブカードの製造方法は、下記ステップを備える。
Ａ． 少なくとも２つのＩＣ（集積回路）搭載用基板を用意する。図２を参照して、各ＩＣ搭載用基板１０の一方の面に、検出用のプローブに当接するための複数の電気接点１２を有し、各ＩＣ搭載用基板１０の他方の面に、それぞれ対応する各電気接点１２と電気的に接続する複数の接点１３を有する。一般的には、ＩＣ搭載用基板１０は、主に、間隔調整の機能を提供することに用いられる。簡単に言えば、ＩＣ搭載用基板１０の電気接点１２の間の間隔（ピッチ、Ｐｉｔｃｈ）が小さく、接点１３の間の間隔が大きい。また、本実施例において、ＩＣ搭載用基板１０として、クライアントが提供するターンキー有機多層基板（Ｍｕｌｔｉ‐Ｌａｙｅｒ  Ｏｒｇａｎｉｃ；ＭＬＯ）を用意し、即ち、本発明で用いられるこれらのＩＣ搭載用基板１０は、手間をかけて試作金型により製作されたものではなく、クライアントが製品をパッケージする時に用いるターンキーパッケージ基板である。上記言及された「製品」とは、ウェハ（ｗａｆｅｒ）におけるＩＣであり、即ち本発明のプローブカードが（図７のように）使用される場合に測定する被試験物を指す。このように、本発明のプローブカードの間隔調整基板として、クライアントが提供するターンキー（パッケージ）基板を使用することで、コスト節約の目的を効果的に達成することができる。
Ｂ． 図３を参照する。各ＩＣ搭載用基板１０に、それぞれ各電気接点１２に向かい合う複数の穿孔１４１を有する制限層１４を形成する。本実施例において、まず、各ＩＣ搭載用基板１０にレジストを塗布した後、更にリソグラフィ技術を採用して各ＩＣ搭載用基板１０に複数の穿孔１４１を有するレジストを残すことで、制限層１４を形成する。制限層１４の厚さＴは、１０μｍ以上であり、制限層１４上の穿孔１４１の間の間隔Ｄは、４０μｍ以下である。
Ｃ． 図４を参照する。ＩＣ搭載用基板１０に導電性材料をメッキすることで、穿孔１４１に導電性材料を満たして、複数のプローブパッド（ｐｒｏｂｅ  ｐａｄ）１６を形成する。
Ｄ． 図５を参照する。ＩＣ搭載用基板１０にメッキされたプローブパッド１６を研磨して、各プローブパッド１６の上面を制限層１４の上面と同一平面にする。その後、図６を参照する。ＩＣ搭載用基板１０上の各制限層１４を除去して、ＩＣ搭載用基板１０に、穿孔１４１と同じ形状となる複数のプローブパッド１６を残し、プローブパッド１６がプローブ接続用領域Ａを形成する。
Ｅ．  図７及び図８を参照する。ＩＣ搭載用基板１０を、隣接するものの間で所定の距離をあけるように基板２０に固定し、各ＩＣ搭載用基板１０上のプローブパッド１６の中心点がプローブとの当接点からずれる距離Ｈを２５μｍより小さくし、ＩＣ搭載用基板１０のプローブ接続用領域Ａと、隣接するＩＣ搭載用基板１０のプローブ接続用領域Ａとの間の隙間Ｐのそれぞれを、各プローブ接続用領域Ａの幅Ｋ（即ち、各プローブ接続用領域Ａにおいて、一側のプローブパッド１６の縁と反対側のプローブパッド１６の縁との間の距離）より大きくし、一般的には、隙間Ｐは、各プローブ接続用領域Ａの幅Ｋの２倍より大きい。また、本実施例において、基板２０は、プリント回路基板２２及び多層セラミック基板（Ｍｕｌｔｉ‐Ｌａｙｅｒ  Ｃｅｒａｍｉｃ；ＭＬＣ）２４を有する。プリント回路基板２２に回路レイアウト（不図示）が布設される。多層セラミック基板２４は、プリント回路基板２２に設けられ、回路レイアウトと電気的に接続する。これにより、ＩＣ搭載用基板１０は、多層セラミック基板２４にリフローにより固定されて、電気接点１２を接点１３を介して多層セラミック基板２４と電気的に接続させた後、電気接点１２は、多層セラミック基板２４を介してプリント回路基板２２上の回路レイアウトと電気的に接続できるようになる。多層セラミック基板２４は、プリント回路基板２２にリフローにより固定され、又はインタポーザ（Ｉｎｔｅｒｐｏｓｅｒ）を介して多層セラミック基板２４をプリント回路基板２２上の回路レイアウトと電気的に接続させる。多層セラミック基板２４の両面に接点を有し、一方の面の接点がＩＣ搭載用基板１０の接点１３と電気的に接続し、他方の面の接点がプリント回路基板２２の回路レイアウトと電気的に接続する。図７に示すように、多層セラミック基板２４の一方の面の接点（接点１３と電気的に接続する）の間隔は、多層セラミック基板２４の他方の面の接点（プリント回路基板２２の回路レイアウトと電気的に接続する）の間隔に等しくてよい。無論、多層セラミック基板２４は、間隔調整の機能を提供することもでき、即ち、多層セラミック基板２４の一方の面の接点の間隔が前記多層セラミック基板２４の他方の面の接点の間隔より小さい。
【００２７】
これにより、上記製造方法によって、図７に示すようなプローブカードが得られる。そのプローブカードのプローブパッド１６は、それぞれ各プローブ１００と当接することに用いられ、柱状で頂面が平面となる設計となって、プローブ１００を各プローブパッド１６と正確に当接させることができるようになる。
【００２８】
また、プローブパッド１６の間の隙間が４０μｍ以下であり、厚さが１０μｍ以上である設計では、各プローブパッド１６の表面積と物理的強度を効果的に大きくし、更にプローブ１００が各プローブパッド１６と当接する場合、短絡すること又はプローブパッド１６を刺し通すことが避けられる。
【００２９】
なお、図７及び図８を参照する。ＩＣ搭載用基板１０がリフローによって多層セラミック基板２４に固定される場合、溶融したはんだは、ＩＣ搭載用基板１０をある程度にずらせても、プローブ１００のそれぞれは、依然としてより大きい表面積の各プローブパッド１６を介して、対応する各電気接点１２と電気的に接続することができる。
【００３０】
このような構成で検出を行う場合、プリント回路基板２２は、検出機台（不図示）に設けられ、検出機台で生成された試験信号は、プリント回路基板２２の回路から多層セラミック基板２４へ、更に多層セラミック基板２４からＩＣ搭載用基板１０へ、またＩＣ搭載用基板１０上の各プローブパッド１６を介して対応するプローブ１００に達し、その後、更にプローブ１００により被試験物（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ；ＤＵＴ）（不図示）に伝達されて検出を行う。試験信号の返送には、前記被試験物と当接する別のプローブ１００によって、逆の経路で試験信号を検出機台に返送する。
【００３１】
また、各ＩＣ搭載用基板１０には、上方の電気接点１２の間の間隔が狭く、下方の接点１３の間の間隔が広いような設計を採用するため、プローブ接続用領域Ａが各ＩＣ搭載用基板１０の中心位置に形成されるようになるので、複数の被試験物を検出する場合、隣接する被試験物を同時に検出できなく、マルチタスクという目的を達成できない。そこで、ＩＣ搭載用基板１０のプローブ接続用領域Ａと隣接するＩＣ搭載用基板１０のプローブ接続用領域Ａとの間の隙間Ｐのそれぞれが、各プローブ接続用領域Ａの幅Ｋより大きい設計によって、検出する度に、検出される被試験物の間に、１つ又は複数の被試験物のスペースを設けることができる。このように、１つ又は複数の被試験物を飛ばして検出する方式によって、マルチタスクで検出する目的を達成でき、検出が飛ばされた被試験物は、次回の検出で検出すればよい。
【００３２】
注意すべきなのは、上記ステップＢにおいて、制限層１４は、絶縁材料によって作製されていてもよい。このようにすれば、ステップＤにおいて、ＩＣ搭載用基板１０上の各制限層１４を除去しないようにすることができる。この場合、ステップＥにおいて、制限層１４を有するＩＣ搭載用基板１０（図５のように）を直接に基板２０に固定するようになる。上記設計の目的は、プローブパッド１６の間に絶縁材料を充填して、更にプローブパッド１６の間の絶縁効果の向上を達成することができ、プローブ１００が検出時に隣接するプローブパッド１６が互いに干渉して短絡とならないようにすることができることにある。
【００３３】
また、ステップＥの後で、下記ステップを更に備えていてもよい。
Ｆ．  図９を参照する。固定ブラケット３０を、ＩＣ搭載用基板１０の下方に位置するように基板２０に設ける。また、固定ブラケット３０の少なくとも一部は、ＩＣ搭載用基板１０の下方の多層セラミック基板２４に位置し、多層セラミック基板２４とプリント回路基板２２との電気的な接続を確保することができる。一方、プローブ１００の外側のプローブヘッド１１０は、プリント回路基板２２に固定されてよく（不図示）、プローブ１００がプローブヘッド１１０を貫通することで、プローブ１００の位置を位置決めすることができる。
【００３４】
これにより、固定ブラケット３０の設計によって、検出接触不良とならず、プローブ１００を対応するプローブパッド１６と正確に当接させることができる。
【００３５】
本発明では、実施形態を前述の通りに開示したが、これは本発明を限定するものではなく、当業者なら誰でも、本発明の精神と領域から逸脱しない限り、多様の変更や修正を加えることができる。従って、本発明の保護範囲は、後の特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００３６】
１０  ＩＣ搭載用基板、  
１２  電気接点、  
１３  接点、  
１４  制限層、  
１６  プローブパッド、  
２０  基板、  
２２  プリント回路基板、  
２４  多層セラミック基板、  
３０  固定ブラケット、  
１００  プローブ、  
１１０  プローブヘッド、  
１４１  穿孔、  
Ａ  プローブ接続用領域、  
Ｄ  間隔、  
Ｈ  中心点の位置ずれ距離、  
Ｋ  幅、  
Ｐ  隙間、  
Ｔ  厚さ。  
【図１】
2014062902.tif 000003
【図２】
2014062902.tif 000004
【図３】
2014062902.tif 000005
【図４】
2014062902.tif 000006
【図５】
2014062902.tif 000007
【図６】
2014062902.tif 000008
【図７】
2014062902.tif 000009
【図８】
2014062902.tif 000010
【図９】
2014062902.tif 000011