(57)【要約】【課題】出力電圧の設定自由度を低下させることなく、入力電圧が低下した場合でもスイッチング動作を可能とする。【解決手段】誤差アンプＯＰ１は、基準電圧Ｖｒ１に対する出力電圧Ｖｏの検出電圧Ｖｄ１の誤差を増幅した誤差信号Ｓａを出力する。コンパレータＣＰ２は、誤差信号Ｓａおよび三角波信号Ｓｃを比較した結果に応じたデューティを持つデューティ信号Ｓｄを出力する。駆動回路２は、デューティ信号Ｓｄに基づいてオン／オフ駆動電圧をトランジスタＴ１のゲートに出力する。ブートストラップ回路４は、出力オフ期間にコンデンサＣ２への充電を行い、出力オン期間にコンデンサＣ２の端子電圧を駆動回路２に供給することでオン駆動電圧を入力電圧Ｖｉより高い電圧に昇圧する。周波数設定部１３は、誤差信号Ｓａの検出値であるコンパレータＣＰ１の出力信号Ｓｂに応じて、三角波生成部１２により生成される三角波信号Ｓｃの周波数を２段階に切り替える。【選択図】図１
2014018026.tif 000002
【特許請求の範囲】
【請求項１】
電源入力端子（Ｐ１）および電源出力端子（Ｐ２）の間の電源供給経路に介在するＮチャネル型のＭＯＳトランジスタ（Ｔ１）の駆動をＰＷＭ制御することにより、前記電源入力端子（Ｐ１）に与えられる入力電圧を降圧して前記電源出力端子（Ｐ２）から出力する降圧型のスイッチング電源回路（１、２１、３１、４１）において、
前記電源出力端子（Ｐ２）における出力電圧の目標値に対応した基準電圧を生成する基準電圧生成回路（８）と、
前記出力電圧に応じた検出電圧を出力する電圧検出回路（６）と、
前記基準電圧に対する前記検出電圧の誤差を増幅した誤差信号を出力する誤差増幅回路（ＯＰ１）と、
前記誤差信号および所定の周波数を持つ三角波信号を比較し、その比較結果に応じたデューティを持つデューティ信号を生成するデューティ信号生成回路（ＣＰ２）と、
前記デューティ信号に基づいて前記ＭＯＳトランジスタ（Ｔ１）を駆動するための駆動電圧を前記ＭＯＳトランジスタ（Ｔ１）のゲートに出力する駆動回路（２）と、
前記ＭＯＳトランジスタ（Ｔ１）がオフ駆動される期間にコンデンサ（Ｃ２）への充電を行い、前記ＭＯＳトランジスタ（Ｔ１）がオン駆動される期間に前記コンデンサ（Ｃ２）の端子電圧を前記駆動回路（２）に供給することにより、前記ＭＯＳトランジスタ（Ｔ１）をオンするための駆動電圧を前記入力電圧より高い電圧に昇圧するブートストラップ回路（４）と、
前記誤差信号のレベルを検出する誤差レベル検出手段（１１、２７、３４）と、
前記誤差信号の検出値に応じて前記デューティ信号のオフ期間を調整するオフ期間調整手段（１３、２９、３５、４４）と、
を備えていることを特徴とするスイッチング電源回路。
【請求項２】
前記オフ期間調整手段は、
前記誤差信号の検出値が大きくなるほど前記三角波信号の周波数を低くするように切り替え、前記誤差信号の検出値が小さくなるほど前記三角波の周波数を高くするように切り替える周波数切替手段（１３、２９、３５）を備えていることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記周波数切替手段（１３、２９）は、前記誤差信号の検出値に応じて前記三角波信号の周波数を段階的に切り替えることを特徴とする請求項２に記載のスイッチング電源回路。
【請求項４】
前記周波数切替手段（１３）は、前記誤差信号の検出値に応じて前記三角波信号の周波数を２段階に切り替えることを特徴とする請求項２または３に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源入力端子および電源出力端子の間の電源供給経路に介在するＮチャネル型のＭＯＳトランジスタの駆動をＰＷＭ制御する構成の降圧型のスイッチング電源回路に関する。
【背景技術】
【０００２】
降圧型のスイッチング電源回路において、ハイサイド側のスイッチング素子としてＮチャネル型のＭＯＳトランジスタを用いる場合、駆動回路からＭＯＳトランジスタに与えるオン駆動電圧を昇圧するための回路が必要となる。このような昇圧を行う回路としては、例えば、チャージポンプ回路やブートストラップ回路が用いられる（例えば、特許文献１参照）。このうち、ブートストラップ回路を用いた昇圧は、簡単な構成で実現可能であるという利点がある反面、ＭＯＳトランジスタがオフ駆動される期間（出力オフ期間）にコンデンサの充電が行われる関係上、出力オフ期間をゼロにすることができないという制約がある。
【０００３】
また、上記構成のスイッチング電源回路では、出力電圧が所望の目標値となるように、ＭＯＳトランジスタがオン／オフ駆動される。従って、入力電圧が低下した場合には、出力電圧を目標値に維持するため、出力オフ期間に対し、ＭＯＳトランジスタをオン駆動する期間（出力オン期間）が長くなる。つまり、入力電圧の低下に応じて、スイッチングの１周期における出力オン期間に対する出力オフ期間の割合が小さくなる。このようなことから、入力電圧が所定の電圧まで低下すると、ブートストラップ回路による昇圧動作に必要な出力オフ期間が確保できなくなる。昇圧動作が行われないと、ＭＯＳトランジスタを十分にオン駆動することができず、出力電圧の低下を招いてしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２８５１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のＤＣ−ＤＣコンバータは、入力電圧をモニタするための分圧抵抗と、モニタされた入力電圧に比例してＭＯＳトランジスタのスイッチング周波数を変化させる周波数可変回路とを備えている。このような構成によれば、入力電圧が低下した場合でもスイッチング素子を正常に駆動することが可能となる。しかし、上記構成では、出力電圧の設定値（目標値）を変更するといった仕様変更を実施する際、次のような問題が生じる。すなわち、上記構成では、出力電圧の設定値が変更されると、入力電圧をモニタするための分圧抵抗を併せて変更する必要があり、変更すべき箇所が多くなり、変更作業が煩雑になる。さらに、上記構成のＤＣ−ＤＣコンバータがＩＣ化されている場合、分圧抵抗も集積化されているため、容易に変更することはできない。このような場合、出力電圧の設定値を変更するという仕様変更を行うこと自体が不可能となる。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、出力電圧の設定自由度を低下させることなく、入力電圧が低下した場合でもスイッチング動作することができるスイッチング電源回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の手段によれば、基準電圧生成回路は、電源出力端子における出力電圧の目標値に対応した基準電圧を生成する。電圧検出回路は、出力電圧に応じた検出電圧を出力する。誤差増幅回路は、基準電圧に対する検出電圧の誤差を増幅した誤差信号を出力する。デューティ信号生成回路は、誤差信号および三角波信号を比較した結果に応じたデューティを持つデューティ信号を生成する。駆動回路は、デューティ信号に基づいた駆動電圧を電源入力端子および電源出力端子の間の電源供給経路に介在するＮチャネル型のＭＯＳトランジスタのゲートに出力する。このようにしてＭＯＳトランジスタの駆動がＰＷＭ制御されることにより、電源入力端子に与えられる入力電圧が降圧されて電源出力端子から出力される（降圧動作）。このような降圧動作が行われる際、ブートストラップ回路は、ＭＯＳトランジスタがオフ駆動される期間にコンデンサへの充電を行い、ＭＯＳトランジスタがオン駆動される期間にコンデンサの端子電圧を駆動回路に供給することによりＭＯＳトランジスタをオンするための駆動電圧を入力電圧より高い電圧に昇圧する。
【０００８】
上記降圧動作において、入力電圧が低下すると、その低下に伴い誤差信号のレベルが大きくなる。誤差信号が大きくなるに伴いデューティ信号のオフデューティが小さくなる。そのため、スイッチング動作の１周期においてＭＯＳトランジスタがオフされる期間（出力オフ期間）が占める割合が小さくなる。出力オフ期間が短くなると、ブートストラップ回路による昇圧動作が正常に行われなくなる可能性がある。しかし、本手段では、オフ期間調整手段が、誤差レベル検出手段により検出された誤差信号の検出値に応じて、デューティ信号のオフ期間を調整することにより、上記問題の発生が抑制される。この場合、オフ期間調整手段は、入力電圧が低下して誤差信号の検出値が大きくなるにしたがってオフ期間が長くなるように調整することになる。そうすれば、入力電圧が低下した場合であっても、出力オフ期間が長くなり、ブートストラップ回路による昇圧動作に必要な時間（コンデンサへの充電に要する時間）が確保され、ＭＯＳトランジスタを正常にオン駆動することが可能となる。つまり、本手段によれば、入力電圧が低下した場合でもスイッチング動作することができるため、出力電圧が低下する問題の発生を抑制することができる。
【０００９】
また、本手段では、誤差増幅回路の出力である誤差信号を検出（モニタ）することにより、ブートストラップ回路における昇圧動作に必要な出力オフ時間を確保できるか否かを判断している。従って、出力電圧の目標値を変更するといった仕様変更が生じた場合、上記仕様変更の際に必ず変更する必要がある電圧検出回路を変更するだけでよいため、出力電圧の設定自由度を低下させることがない。
【００１０】
請求項２に記載の手段によれば、オフ期間調整手段は、誤差信号の検出値が大きくなるほど三角波信号の周波数を低くするように切り替え、誤差信号の検出値が小さくなるほど三角波信号の周波数を高くするように切り替える周波数切替手段を備えている。このような構成によれば、入力電圧が低下することでデューティ信号のオフデューティが小さくなり出力オフ期間が短くなる分が、三角波信号の周波数が低くなる（三角波信号およびデューティ信号の周期が長くなる）ことによりキャンセルされる。これにより、前述したブートストラップ回路による昇圧動作に必要な時間が確保される。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態を示すもので、スイッチング電源回路の構成図
【図２】各部の動作波形を示す図
【図３】第２の実施形態を示す図１相当図
【図４】図２相当図
【図５】第３の実施形態を示す図１相当図
【図６】三角波発振回路の具体的な構成を示す図
【図７】図２相当図
【図８】第４の実施形態を示す図１相当図
【図９】入力電圧の低下具合が比較的大きいときの図２相当図
【図１０】入力電圧の低下具合が比較的小さいときの図２相当図
【発明を実施するための形態】
【００１２】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１および図２を参照しながら説明する。
図１に示す電源回路１は、トランジスタＴ１、駆動回路２、ダイオードＤ１、インダクタＬ１、コンデンサＣ１、電圧制御回路３、ブートストラップ回路４などを備えている。トランジスタＴ１は、Ｎチャネル型のＭＯＳトランジスタであり、電源入力端子Ｐ１および電源出力端子Ｐ２の間の電源供給経路に介在する。電源回路１は、トランジスタＴ１の駆動をＰＷＭ（Pulse Width Modulation）制御することにより、電源入力端子Ｐ１に与えられる入力電圧Ｖｉを降圧して電源出力端子Ｐ２から出力電圧Ｖｏとして出力する降圧型のスイッチング電源回路である。
【００１３】
トランジスタＴ１のドレインは、電源入力端子Ｐ１に接続されている。電源入力端子Ｐ１およびグランド端子（図示略）の間には、図示しないバッテリから入力電圧Ｖｉ（例えば＋１２Ｖ）が印加される。グランド端子は、グランド線５に接続されている。トランジスタＴ１のソースは、ノードＮ１に接続されている。トランジスタＴ１のゲートには、駆動回路２から駆動電圧が与えられる。還流用のダイオードＤ１は、ノードＮ１およびグランド線５（０Ｖ）の間に、グランド線５側をアノードとして接続されている。平滑用のインダクタＬ１は、ノードＮ１および電源出力端子Ｐ２の間に接続されている。平滑用のコンデンサＣ１は、電源出力端子Ｐ２およびグランド線５の間に接続されている。電源出力端子Ｐ２の電圧（出力電圧Ｖｏ）は、電圧制御回路３に与えられる。電源出力端子Ｐ２およびグランド端子を介して出力される出力電圧Ｖｏ（例えば、目標値が＋５Ｖ）は、図示しない負荷に供給される。
【００１４】
ブートストラップ回路４は、ダイオードＤ２およびコンデンサＣ２により構成される。ダイオードＤ２のアノードは、電源入力端子Ｐ１に接続されている。ダイオードＤ２のカソードは、コンデンサＣ２の一方の端子に接続されている。コンデンサＣ２の他方の端子は、ノードＮ１に接続されている。ダイオードＤ２およびコンデンサＣ２の相互接続点であるノードＮ２の電圧（コンデンサＣ２の端子電圧）は、駆動回路２に与えられる。
【００１５】
駆動回路２は、電圧制御回路３から与えられるデューティ信号Ｓｄに基づいて、トランジスタＴ１をオン駆動またはオフ駆動するための駆動電圧をトランジスタＴ１のゲートに出力する。具体的には、駆動回路２は、デューティ信号ＳｄがＨレベルである期間、トランジスタＴ１をオン駆動する。この際、駆動回路２は、トランジスタＴ１のゲートに対し、ブートストラップ回路４から与えられるノードＮ２の電圧（オン駆動電圧）を出力する。また、駆動回路２は、デューティ信号ＳｄがＬレベルである期間、トランジスタＴ１をオフ駆動する。この際、駆動回路２は、トランジスタＴ１のゲートに対し、ノードＮ１の電圧、つまりトランジスタＴ１のソースと同電位の電圧（オフ駆動電圧）を出力する。
【００１６】
電圧制御回路３は、出力電圧Ｖｏの目標値（＋５Ｖ）およびフィードバックされた出力電圧Ｖｏの差に基づいて駆動回路２に出力するデューティ信号Ｓｄのデューティ比を変化させる。つまり、電圧制御回路３は、出力電圧Ｖｏが目標値となるようにフィードバック制御を行う。電圧制御回路３は、電圧検出回路６、７、基準電圧生成回路８、９、誤差アンプＯＰ１、コンパレータＣＰ１、ＣＰ２、三角波発振回路１０などを備えている。電圧検出回路６の抵抗Ｒ１およびＲ２は、電源出力端子Ｐ２およびグランド線５の間に直列に接続されている。抵抗Ｒ１およびＲ２の相互接続点であるノードＮ３の電圧、つまり出力電圧Ｖｏを抵抗Ｒ１およびＲ２により分圧して得られる検出電圧Ｖｄ１は、誤差アンプＯＰ１（誤差増幅回路に相当）の反転入力端子に与えられている。
【００１７】
基準電圧生成回路８は、例えばバンドギャップリファレンス回路であり、出力電圧Ｖｏの目標値を指令するための基準電圧Ｖｒ１を生成する。基準電圧生成回路８により生成される基準電圧Ｖｒ１は、誤差アンプＯＰ１の非反転入力端子に与えられている。誤差アンプＯＰ１の出力端子および反転入力端子の間には、帰還用の抵抗Ｒｆが接続されている。誤差アンプＯＰ１は、基準電圧Ｖｒ１に対する検出電圧Ｖｄ１の誤差を増幅した誤差信号Ｓａを出力する。
【００１８】
電圧検出回路７の抵抗Ｒ３およびＲ４は、誤差アンプＯＰ１の出力端子およびグランド線５の間に直列に接続されている。抵抗Ｒ３およびＲ４の相互接続点であるノードＮ４の電圧、つまり、誤差信号Ｓａを抵抗Ｒ３およびＲ４により分圧して得られる検出電圧Ｖｄ２は、コンパレータＣＰ１の非反転入力端子に与えられている。なお、検出電圧Ｖｄ２は、誤差信号Ｓａのレベル（大きさ）を検出した検出値に相当する。基準電圧生成回路９は、例えばバンドギャップリファレンス回路であり、三角波信号Ｓｃの周波数を切り替えるための閾値に対応する基準電圧Ｖｒ２を生成する。この閾値は、デューティ信号Ｓｄのオフデューティ（１周期におけるオン期間に対するオフ期間の割合）が下限値（ブートストラップ回路４による昇圧動作が可能となる下限の値）となる際の誤差信号Ｓａのレベルに対応する値に設定されている。
【００１９】
基準電圧生成回路９により生成される基準電圧Ｖｒ２は、コンパレータＣＰ１の反転入力端子に与えられている。検出電圧Ｖｄ２および基準電圧Ｖｒ２の比較結果に応じて反転するコンパレータＣＰ１の出力信号Ｓｂは、三角波発振回路１０に与えられている。本実施形態では、電圧検出回路７、基準電圧生成回路９およびコンパレータＣＰ１により、誤差信号Ｓａのレベルを検出する誤差レベル検出手段１１が構成されている。
【００２０】
三角波発振回路１０は、ＰＷＭのキャリア波である三角波信号Ｓｃを生成する三角波生成部１２および三角波信号Ｓｃの周波数を設定する周波数設定部１３を備えている。周波数設定部１３は、周波数切替手段に相当するものであり、コンパレータＣＰ１の出力信号Ｓｂに応じて三角波信号Ｓｃの周波数を段階的に切り替える。具体的には、周波数設定部１３は、出力信号ＳｂがＬレベルである期間にあっては、三角波信号Ｓｃの周波数を第１周波数ｆ１に設定する。また、周波数設定部１３は、出力信号ＳｂがＨレベルである期間にあっては、三角波信号Ｓｃの周波数を第２周波数ｆ２に設定する。すなわち、周波数設定部１３は、出力信号Ｓｂに応じて三角波信号Ｓｃの周波数を２段階に切り替える。
【００２１】
第１周波数ｆ１は、電源回路１におけるスイッチング動作の通常の周波数に設定されている。第２周波数ｆ２は、第１周波数ｆ１よりも低い周波数であり、例えば第１周波数ｆ１の１／２の周波数に設定されている。詳細は後述するが、このように周波数設定部１３によって三角波信号Ｓｃの周波数が切り替えられることにより、誤差信号Ｓａの検出値に応じてデューティ信号Ｓｄのオフ期間が調整されることになる。従って、本実施形態では、周波数設定部１３がオフ期間調整手段に相当する。
【００２２】
コンパレータＣＰ２の非反転入力端子には、誤差アンプＯＰ１から出力される誤差信号Ｓａが与えられている。コンパレータＣＰ２の反転入力端子には、三角波発振回路１０から出力される三角波信号Ｓｃが与えられている。このような構成により、コンパレータＣＰ２の出力信号は、誤差信号Ｓａが三角波信号Ｓｃより小さい期間にＬレベルとなり、誤差信号Ｓａが三角波信号Ｓｃより大きい期間にＨレベルとなる。すなわち、コンパレータＣＰ２は、誤差信号Ｓａおよび三角波信号Ｓｃを比較し、その比較結果に応じたデューティを持つデューティ信号Ｓｄを生成するデューティ信号生成回路に相当する。コンパレータＣＰ２の出力信号であるデューティ信号Ｓｄは、駆動回路２に与えられている。
【００２３】
次に、上記構成の作用および効果について説明する。
まず、ブートストラップ回路４の動作について説明する。トランジスタＴ１がオフでありダイオードＤ１がオンしている期間、ノードＮ１の電圧が−ＶＦ（ＶＦはダイオードＤ１の順方向電圧）になるため、電源入力端子Ｐ１からダイオードＤ２を介してコンデンサＣ２に対する充電が行われる。これにより、コンデンサＣ２は、ほぼ入力電圧Ｖｉに充電された状態となる。その後、トランジスタＴ１がオンされる（ダイオードＤ１はオフする）と、ノードＮ１の電圧がほぼ入力電圧Ｖｉとなるため、ノードＮ２の電圧は、ノードＮ１の電圧（≒Ｖｉ）にコンデンサＣ２の充電電圧（≒Ｖｉ）が加算された値（≒２×Ｖｉ）になる。このように昇圧されたノードＮ２の電圧が、駆動回路２を通じてゲートに与えられることでトランジスタＴ１はオン駆動される。
【００２４】
続いて、トランジスタＴ１のスイッチングによる降圧動作について説明する。デューティ信号ＳｄがＨレベルになると、ブートストラップ回路４により昇圧された電圧に相当するオン駆動電圧が駆動回路２から出力され、トランジスタＴ１がオン駆動される。その結果、電源入力端子Ｐ１からトランジスタＴ１、インダクタＬ１、コンデンサＣ１、グランド線５という電流経路が形成される。これにより、インダクタＬ１の電流が次第に増加し、これに伴い出力電圧Ｖｏが上昇する。
【００２５】
デューティ信号ＳｄがＬレベルになると、駆動回路２からオフ駆動電圧が出力される。これにより、トランジスタＴ１のゲート電圧がほぼソース電圧に固定され、トランジスタＴ１はオフ駆動される。その結果、インダクタＬ１、コンデンサＣ１、ダイオードＤ１という電流還流経路が形成される。これにより、インダクタＬ１の電流が次第に減少し、そのエネルギーはコンデンサＣ１に移される。そして、電圧制御回路３が、デューティ信号Ｓｄのデューティ比制御を行うことにより、出力電圧Ｖｏが目標値になるように制御される。なお、このように通常の電圧フィードバック制御が実施されている際、デューティ信号Ｓｄのオフデューティは下限値まで達することはない。つまり、この場合、誤差信号Ｓａのレベルは閾値未満であるため、コンパレータＣＰ１の出力信号ＳｂはＬレベルである。従って、三角波発振回路１０から出力される三角波信号Ｓｃの周波数は、第１周波数ｆ１に設定されている。
【００２６】
続いて、上記した降圧動作において入力電圧Ｖｉが低下した場合の動作について図２も参照しながら説明する。なお、図２において、（ａ）は入力電圧Ｖｉ、（ｂ）はコンパレータＣＰ２の各入力信号（破線は誤差信号Ｓａ、実線は三角波信号Ｓｃ）、（ｃ）はノードＮ１の電圧、（ｄ）はトランジスタＴ１のゲート電圧、（ｅ）は出力電圧Ｖｏを示す。
【００２７】
入力電圧Ｖｉが低下すると、その低下に伴い誤差アンプＯＰ１から出力される誤差信号Ｓａおよびその検出値である検出電圧Ｖｄ２のレベルが大きくなる。そして、誤差信号Ｓａが大きくなるにしたがって、誤差信号Ｓａおよび三角波信号Ｓｃの比較結果に相当するデューティ信号Ｓｄの１周期におけるＬレベルの期間が占める割合（オフデューティ）が小さくなる。これにより、トランジスタＴ１のスイッチング動作の１周期において、駆動回路２からオフ駆動電圧が出力されてトランジスタＴ１がオフされる期間（出力オフ期間）が占める割合も小さくなる。つまり、入力電圧Ｖｉの低下に伴って、スイッチング動作の１周期における出力オフ期間が占める割合が小さくなる。
【００２８】
その後も、入力電圧Ｖｉの低下が進み、誤差信号Ｓａのレベルが閾値に達する（検出電圧Ｖｄ２が基準電圧Ｖｒ２に達する）と、コンパレータＣＰ１の出力信号ＳｂがＨレベルに転じる（時刻ｔａの時点）。これにより、三角波発振回路１０から出力される三角波信号Ｓｃの周波数が、第１周波数ｆ１から、それよりも低い第２周波数ｆ２に切り替えられる。つまり、三角波信号Ｓｃの周期が長くなる。すると、デューティ信号Ｓｄのオフデューティに変化は無いものの、デューティ信号ＳｄがＬレベルである期間は、周波数が切り替えられる前に比べ長くなる。これにより、前述したブートストラップ回路４による昇圧動作に必要な時間（コンデンサＣ２への充電に要する時間）が確保される。
【００２９】
また、その後、入力電圧Ｖｉが上昇に転じると、誤差信号Ｓａのレベルは、やがては閾値未満となる（検出電圧Ｖｄ２が基準電圧Ｖｒ２を下回る）。すると、コンパレータＣＰ１の出力信号ＳｂがＬレベルに転じ、三角波発振回路１０から出力される三角波信号Ｓｃの周波数が、第２周波数から再び第１周波数ｆ１に切り替えられる。
【００３０】
上記したように、本実施形態では、誤差信号Ｓａのレベルに応じて三角波信号Ｓｃの周波数が２段階に切り替えられる。そのため、入力電圧Ｖｉの低下によりデューティ信号Ｓｄのオフデューティが小さくなった場合でも、ブートストラップ回路４の昇圧動作に必要となる出力オフ時間が確保され、トランジスタＴ１を正常にオン駆動することが可能となる。つまり、本実施形態によれば、入力電圧Ｖｉが低下した場合でもスイッチング動作することができるため、出力電圧Ｖｏが低下する問題の発生を抑制することができる。
【００３１】
また、本実施形態では、誤差アンプＯＰ１の出力である誤差信号Ｓａをモニタ（閾値以上であるか未満であるかを判定）することにより、ブートストラップ回路４における昇圧動作に必要な出力オフ時間を確保できるか否かを判断している。従って、出力電圧Ｖｏの目標値を変更するといった仕様変更が生じた場合、出力電圧Ｖｏを検出する電圧検出回路６の抵抗Ｒ１およびＲ２の抵抗値を変更するだけでよいため、出力電圧の設定自由度を低下させることがない。さらに、電源回路１がＩＣ化された場合において上記仕様変更が生じた場合でも、元々外付け部品により構成されることが多い電圧検出回路６を変更するだけでよい。従って、本実施形態によれば、電源回路１がＩＣ化される場合であっても、出力電圧Ｖｏの目標値を容易に変更することができる。
【００３２】
（第２の実施形態）
以下、本発明の第２の実施形態について図３および図４を参照して説明する。
図１に示した第１の実施形態の電源回路１は、誤差信号Ｓａの検出値に応じて三角波信号Ｓｃの周波数が２段階に切り替えられるものであった。これに対し、図３に示す本実施形態の電源回路２１は、誤差信号Ｓａの検出値に応じて三角波信号Ｓｃの周波数が３段階に切り替えられる。図３に示す電源回路２１の電圧制御回路２２は、図１に示した電源回路１の電圧制御回路３に対し、基準電圧生成回路９、コンパレータＣＰ１および三角波発振回路１０に代えて基準電圧生成回路２３、２４、コンパレータＣＰ２１、ＣＰ２２、切替信号出力回路２５および三角波発振回路２６を備えている点が異なる。
【００３３】
基準電圧生成回路２３、２４は、図１に示した基準電圧生成回路９と同様に構成されたものであり、それぞれ基準電圧Ｖｒａ、Ｖｒｂを生成する。基準電圧Ｖｒａ、Ｖｒｂは、それぞれ三角波信号Ｓｃの周波数を切り替えるための第１閾値、第２閾値に対応するものである。第１閾値は、三角波信号Ｓｃの周波数が第１周波数ｆ１である場合において、デューティ信号Ｓｄのオフデューティが下限値となる際の誤差信号Ｓａのレベルに対応する値に設定されている。第２閾値は、三角波信号Ｓｃの周波数が第２周波数ｆ２である場合において、デューティ信号Ｓｄのオフデューティが下限値となる際の誤差信号Ｓａのレベルに対応する値に設定されている。従って、第２閾値は、第１閾値よりも大きい値となる。
【００３４】
コンパレータＣＰ２１、ＣＰ２２の非反転入力端子には、いずれも検出電圧Ｖｄ２が与えられている。コンパレータＣＰ２１、ＣＰ２２の反転入力端子には、それぞれ基準電圧Ｖｒａ、Ｖｒｂが与えられている。コンパレータＣＰ２１、ＣＰ２２の各出力信号Ｓｂ１、Ｓｂ２は、切替信号出力回路２５に与えられている。切替信号出力回路２５は、誤差信号Ｓａのレベルに応じた２ビットのデジタル信号Ｄａを出力する。
【００３５】
具体的には、切替信号出力回路２５は、誤差信号Ｓａのレベルが第１閾値未満である場合（Ｓｂ１＝Ｌレベル、Ｓｂ２＝Ｌレベル）、２進数で“００”を示すデジタル信号Ｄａを出力する。また、切替信号出力回路２５は、誤差信号Ｓａのレベルが第１閾値以上であり且つ第２閾値未満である場合（Ｓｂ１＝Ｈレベル、Ｓｂ２＝Ｌレベル）、２進数で“０１”を示すデジタル信号Ｄａを出力する。また、切替信号出力回路２５は、誤差信号Ｓａのレベルが第２閾値以上である場合（Ｓｂ１＝Ｈレベル、Ｓｂ２＝Ｈレベル）、２進数で“１０”を示すデジタル信号Ｄａを出力する。
【００３６】
切替信号出力回路２５から出力されるデジタル信号Ｄａは、三角波発振回路２６に与えられている。本実施形態では、電圧検出回路７、基準電圧生成回路２３、２４、コンパレータＣＰ２１、ＣＰ２２および切替信号出力回路２５により、誤差信号Ｓａのレベルを検出する誤差レベル検出手段２７が構成されている。
【００３７】
三角波発振回路２６は、三角波生成部２８および周波数設定部２９を備えている。周波数設定部２９は、周波数切替手段に相当するものであり、切替信号出力回路２５から出力されるデジタル信号Ｄａに応じて三角波信号Ｓｃの周波数を段階的に切り替える。具体的には、周波数設定部２９は、デジタル信号Ｄａが２進数で“００”を示すものである期間にあっては、三角波信号Ｓｃの周波数を第１周波数ｆ１に設定する。また、周波数設定部２９は、デジタル信号Ｄａが２進数で“０１”を示すものである期間にあっては、三角波信号Ｓｃの周波数を第２周波数ｆ２に設定する。また、周波数設定部２９は、デジタル信号Ｄａが２進数で“１０”を示すものである期間にあっては、三角波信号Ｓｃの周波数を第３周波数ｆ３に設定する。すなわち、周波数設定部２９は、デジタル信号Ｄａに応じて三角波信号Ｓｃの周波数を３段階に切り替える。
【００３８】
第３周波数ｆ３は、第２周波数ｆ２よりも低い周波数であり、例えば第１周波数ｆ１の１／４の周波数に設定されている。詳細は後述するが、このように周波数設定部２９によって三角波信号Ｓｃの周波数が切り替えられることにより、誤差信号Ｓａの検出値に応じてデューティ信号Ｓｄのオフ期間が調整されることになる。従って、本実施形態では、周波数設定部２９がオフ期間調整手段に相当する。
【００３９】
続いて、降圧動作において入力電圧Ｖｉが低下した場合の電源回路２１の動作について図４も参照しながら説明する。なお、図４において、（ａ）は入力電圧Ｖｉ、（ｂ）は検出電圧Ｖｄ２、（ｃ）はデジタル信号Ｄａ、（ｄ）はコンパレータＣＰ２の各入力信号（破線は誤差信号Ｓａ、実線は三角波信号Ｓｃ）、（ｅ）はノードＮ１の電圧、（ｆ）はトランジスタＴ１のゲート電圧、（ｇ）は出力電圧Ｖｏを示す。
【００４０】
なお、入力電圧Ｖｉが低下する以前、つまり通常の電圧フィードバック制御が実施されている際、デューティ信号Ｓｄのオフデューティは下限値まで達することはない。つまり、この場合、誤差信号Ｓａのレベルは第１閾値未満であるため、デジタル信号Ｄａは“００”を示す。従って、三角波発振回路２６から出力される三角波信号Ｓｃの周波数は、第１周波数ｆ１に設定されている。
【００４１】
さて、入力電圧Ｖｉが低下すると、その低下に伴い誤差アンプＯＰ１から出力される誤差信号Ｓａおよびその検出値である検出電圧Ｖｄ２のレベルが大きくなる。そして、誤差信号Ｓａが大きくなるにしたがって、デューティ信号Ｓｄのオフデューティ（出力オフ期間が占める割合）が小さくなる。その後も、入力電圧Ｖｉの低下が進み、誤差信号Ｓａのレベルが第１閾値に達すると、デジタル信号Ｄａが“０１”を示す値に変化する（時刻ｔａの時点）。これにより、三角波発振回路２６から出力される三角波信号Ｓｃの周波数が、第１周波数ｆ１よりも低い第２周波数ｆ２に切り替えられる。そのため、第１の実施形態と同様、デューティ信号ＳｄがＬレベルである期間は、周波数が切り替えられる前に比べ長くなる。これにより、前述したブートストラップ回路４による昇圧動作に必要な時間が確保される。
【００４２】
その後も、さらに入力電圧Ｖｉの低下が進み、誤差信号Ｓａのレベルが第２閾値に達すると、デジタル信号Ｄａが“１０”を示す値に変化する（時刻ｔｂの時点）。これにより、三角波発振回路２６から出力される三角波信号Ｓｃの周波数が、第２周波数ｆ２よりも低い第３周波数ｆ３に切り替えられる。つまり、三角波信号Ｓｃの周期がさらに長くなる。すると、デューティ信号Ｓｄのオフデューティに変化は無いものの、デューティ信号ＳｄがＬレベルである期間は、周波数が切り替えられる前に比べさらに長くなる。これにより、前述したブートストラップ回路４による昇圧動作に必要な時間が確保される。
【００４３】
なお、このように入力電圧Ｖｉが低下した後、入力電圧Ｖｉが上昇に転じた場合、誤差信号Ｓａのレベルに応じて、三角波信号Ｓｃの周波数が段階的に切り替えられる。すなわち、誤差信号Ｓａのレベルが第２閾値未満になると、デジタル信号Ｄａが“０１”を示す値に変化して三角波信号Ｓｃの周波数が第２周波数ｆ２に切り替えられる。さらに、誤差信号Ｓａのレベルが第１閾値未満になると、デジタル信号Ｄａが“００”を示す値に変化して三角波信号Ｓｃの周波数が第１周波数ｆ１に切り替えられる。
【００４４】
上記したように、本実施形態では、誤差信号Ｓａのレベルに応じて三角波信号Ｓｃの周波数が３段階に切り替えられる。そのため、本実施形態によっても第１の実施形態と同様の効果が得られる。さらに、三角波信号Ｓｃの周波数が第２周波数ｆ２に切り替えられた状態において、入力電圧Ｖｉが低下した場合であっても、三角波信号Ｓｃの周波数が第２周波数ｆ２より低い第３周波数ｆ３に切り替えられる。そのため、入力電圧Ｖｉが一層低下した場合であっても、ブートストラップ回路４の昇圧動作に必要となる出力オフ時間が確保され、トランジスタＴ１を正常にオン駆動することが可能となる。
【００４５】
（第３の実施形態）
以下、本発明の第３の実施形態について図５〜図７を参照して説明する。
図１に示した第１の実施形態の電源回路１は、誤差信号Ｓａの検出値に応じて三角波信号Ｓｃの周波数が２段階に切り替えられるものであった。これに対し、図５に示す本実施形態の電源回路３１は、誤差信号Ｓａの検出値に応じて三角波信号Ｓｃの周波数が無段階（リニア）に切り替えられる。図５に示す電源回路３１の電圧制御回路３２は、図１に示した電源回路１の電圧制御回路３に対し、基準電圧生成回路９およびコンパレータＣＰ１が省かれている点と、三角波発振回路１０に代えて三角波発振回路３３を備えている点とが異なる。
【００４６】
電圧検出回路７から出力される検出電圧Ｖｄ２は、三角波発振回路３３に与えられている。三角波発振回路３３は、三角波発振回路１０と同様にＰＷＭのキャリア波である三角波信号Ｓｃを生成する。ただし、三角波発振回路３３は、誤差信号Ｓａの検出値に相当する検出電圧Ｖｄ２に応じて三角波信号Ｓｃの周波数を無段階に切り替える機能を備えている。なお、本実施形態では、電圧検出回路７が、誤差信号Ｓａのレベルを検出する誤差レベル検出手段３４として機能する。
【００４７】
続いて、三角波発振回路３３の具体的な構成について図６を参照しながら説明する。
図６に示すように、三角波発振回路３３は、電流出力回路３５、充放電回路３６、コンデンサＣ３１、コンパレータＣＰ３１、インバータ回路３７などを備えている。電流出力回路３５において、ＰＮＰ形バイポーラのトランジスタＴ３１ａ、Ｔ３１ｂと、ＰＮＰ形バイポーラのトランジスタＴ３２ａ、Ｔ３２ｂと、ＮＰＮ形バイポーラのトランジスタＴ３３ａ、Ｔ３３ｂとは、それぞれがミラー対を構成している。ＰＮＰ形バイポーラのトランジスタＴ３４のベースには、検出電圧Ｖｄ２が与えられる。トランジスタＴ３４のエミッタは、電源（Ｖｃｃ）に接続されている。
【００４８】
トランジスタＴ３４のコレクタは、抵抗Ｒ３１を介してグランド（ＧＮＤ）に接続されるとともに、ＮＰＮ形バイポーラのトランジスタＴ３５のベースに接続されている。トランジスタＴ３１ａ、Ｔ３１ｂのエミッタは、それぞれ抵抗Ｒ３２ａ、Ｒ３２ｂを介して電源に接続されている。トランジスタＴ３１ａのコレクタは、トランジスタＴ３５のコレクタに接続されている。トランジスタＴ３５のエミッタは、抵抗Ｒ３３を介してグランドに接続されている。このような構成より、トランジスタＴ３１ｂのコレクタ電流は、検出電圧Ｖｄ２が高くなるほど（誤差信号Ｓａのレベルが大きくなるほど）小さくなり、検出電圧Ｖｄ２が低くなるほど（誤差信号Ｓａのレベルが小さくなるほど）大きくなる。
【００４９】
トランジスタＴ３２ａ、Ｔ３２ｂのエミッタは、それぞれ抵抗Ｒ３４ａ、Ｒ３４ｂを介して電源に接続されている。トランジスタＴ３２ａのコレクタは、一定の電流を流す電流源３８を介してグランドに接続されている。トランジスタＴ３２ｂのコレクタは、トランジスタＴ３１ｂ、Ｔ３３ａの各コレクタに接続されている。トランジスタＴ３３ａ、Ｔ３３ｂのエミッタは、それぞれ抵抗Ｒ３５ａ、Ｒ３５ｂを介してグランドに接続されている。このような構成の電流出力回路３５の出力電流、つまりトランジスタＴ３３ｂのコレクタ電流は、電流源３８が流す電流により定まる一定の電流に対し、検出電圧Ｖｄ２に応じて変化する電流を加えた電流となる。
【００５０】
充放電回路３６において、ＰＮＰ形バイポーラのトランジスタＴ３６ａ、Ｔ３６ｂ、Ｔ３６ｃと、ＮＰＮ形バイポーラのトランジスタＴ３７ａ、Ｔ３７ｂとは、それぞれがミラー対を構成している。トランジスタＴ３６ａ、Ｔ３６ｂ、Ｔ３６ｃのエミッタは、それぞれ抵抗Ｒ３６ａ、Ｒ３６ｂ、Ｒ３６ｃを介して電源に接続されている。トランジスタＴ３６ａのコレクタは、電流出力回路３５のトランジスタＴ３３ｂのコレクタに接続されている。トランジスタＴ３６ｂ、Ｔ３６ｃのコレクタは、それぞれトランジスタＴ３７ａ、Ｔ３７ｂのコレクタに接続されている。トランジスタＴ３７ａ、Ｔ３７ｂのエミッタは、それぞれ抵抗Ｒ３７ａ、Ｒ３７ｂを介してグランドに接続されている。
【００５１】
トランジスタＴ３６ｂ、Ｔ３７ａの相互接続点であるノードＮ３１およびグランドの間には、コンデンサＣ３１が接続されている。ノードＮ３１は、三角波信号Ｓｃの出力端子となる。Ｎチャネル型ＭＯＳトランジスタであるトランジスタＴ３８のドレインは、トランジスタＴ３７ｂのコレクタ（ベース）に接続されている。トランジスタＴ３８のソースは、グランドに接続されている。コンパレータＣＰ３１は、ヒステリシス付きのものであり、ノードＮ３１の電圧（三角波信号Ｓｃ）と所定のヒステリシスを持たせた閾値とを比較する。コンパレータＣＰ３１の出力信号は、インバータ回路３７を介して反転された後、トランジスタＴ３８のゲートに与えられる。
【００５２】
上記構成の充放電回路３６において、トランジスタＴ３８がオンされている期間、電流出力回路３５の出力電流によりコンデンサＣ３１の充電が行われる。また、充放電回路３６において、トランジスタＴ３８がオフされている期間、電流出力回路３５の出力電流によりコンデンサＣ３１の放電が行われる。そのため、ノードＮ３１から出力される三角波信号Ｓｃの周波数は、電流出力回路３５の出力電流およびコンデンサＣ３１の静電容量（一定値）に応じて定まる。従って、三角波信号Ｓｃの周波数は、電流出力回路３５の出力電流が大きくなるほど高くなり、電流出力回路３５の出力電流が小さくなるほど低くなる。
【００５３】
本実施形態の三角波発振回路３３から出力される三角波信号Ｓｃの周波数は、誤差信号Ｓａの検出値が大きくなるほど低くなり、誤差信号Ｓａの検出値が小さくなるほど高くなる。詳細は後述するが、このように三角波信号Ｓｃの周波数が無段階に切り替えられることにより、誤差信号Ｓａの検出値に応じてデューティ信号Ｓｄのオフ期間が調整されることになる。従って、本実施形態では、電流出力回路３５が周波数切替手段およびオフ期間調整手段に相当する。
【００５４】
続いて、降圧動作において入力電圧Ｖｉが低下した場合の電源回路３１の動作について図７も参照しながら説明する。なお、図７において、（ａ）は入力電圧Ｖｉ、（ｂ）はコンパレータＣＰ２の各入力信号（破線は誤差信号Ｓａ、実線は三角波信号Ｓｃ）、（ｃ）はノードＮ１の電圧、（ｄ）はトランジスタＴ１のゲート電圧、（ｅ）は出力電圧Ｖｏを示す。
【００５５】
入力電圧Ｖｉが低下すると、その低下に伴い誤差アンプＯＰ１から出力される誤差信号Ｓａおよびその検出値である検出電圧Ｖｄ２のレベルが大きくなる。そして、誤差信号Ｓａが大きくなるにしたがって、デューティ信号Ｓｄのオフデューティ（出力オフ期間が占める割合）が小さくなる。しかし、本実施形態の三角波発振回路３３から出力される三角波信号Ｓｃの周波数は、誤差信号Ｓａの検出値に応じて前述したようにリニアに変化する。そのため、オフデューティが小さくなってオフ期間が短くなる分が、三角波信号Ｓｃの周波数が低くなる（周期が長くなる）ことにより相殺される。なお、ここで言う「相殺」とは、完全に打ち消される（キャンセルされる）場合だけでなく、部分的に打ち消される場合も含む。これにより、前述したブートストラップ回路４による昇圧動作に必要な時間が確保される。このように、本実施形態では、誤差信号Ｓａのレベルに応じて三角波信号Ｓｃの周波数が無段階に切り替えられる。そのため、本実施形態によっても上記各実施形態と同様の効果が得られる。
【００５６】
（第４の実施形態）
以下、本発明の第４の実施形態について図８〜図１０を参照して説明する。
上記各実施形態では、誤差信号Ｓａの検出値に応じて三角波信号Ｓｃの周波数が切り替えることにより出力オフ期間が調整されるようになっていた。これに対し、図８に示す本実施形態の電源回路４１は、誤差信号Ｓａの検出値に応じてデューティ信号Ｓｄを整形する（詳細は後述する）ことにより出力オフ期間が調整される。
【００５７】
図５に示す電源回路４１の電圧制御回路４２は、図１に示した電源回路１の電圧制御回路３に対し、三角波発振回路１０に代えて三角波発振回路４３を備えている点と、パルス制御回路４４を新たに備えている点とが異なる。三角波発振回路４３は、三角波発振回路１０と同様、ＰＷＭのキャリア波である三角波信号Ｓｃを生成する。ただし、三角波発振回路４３により生成される三角波信号Ｓｃの周波数は、第１周波数ｆ１に固定されている。
【００５８】
パルス制御回路４４には、コンパレータＣＰ１の出力信号Ｓｂが与えられている。パルス制御回路４４は、出力信号Ｓｂに基づいてデューティ信号Ｓｄを整形し、デューティ信号Ｓｄ’として駆動回路２に出力する。具体的には、パルス制御回路４４は、出力信号ＳｂがＬレベルである期間にあっては、デューティ信号Ｓｄを整形することなく、そのままデューティ信号Ｓｄ’として出力する。また、パルス制御回路４４は、出力信号ＳｂがＨレベルに転じると（誤差信号Ｓａが閾値に達すると）、デューティ信号Ｓｄのオフ期間を固定するとともに、複数周期（本実施形態では２周期）に１度だけオフ期間を間引く。
【００５９】
なお、ここで言う「オフ期間を間引く」とは、その対象となる周期にてオフデューティを０％（オンデューティを１００％）にすることである。このようにデューティ信号Ｓｄが整形されることにより、誤差信号Ｓａの検出値に応じてデューティ信号Ｓｄのオフ期間が調整される。従って、本実施形態では、パルス制御回路４４がオフ期間調整手段に相当する。
【００６０】
続いて、降圧動作において入力電圧Ｖｉが低下した場合の電源回路４１の動作について図９および図１０も参照しながら説明する。なお、図９および図１０において、（ａ）は入力電圧Ｖｉ、（ｂ）はコンパレータＣＰ２の各入力信号（破線は誤差信号Ｓａ、実線は三角波信号Ｓｃ）、（ｃ）はノードＮ１の電圧、（ｄ）はトランジスタＴ１のゲート電圧、（ｅ）は出力電圧Ｖｏを示す。
【００６１】
なお、入力電圧Ｖｉが低下する以前、つまり通常の電圧フィードバック制御が実施されている際、デューティ信号Ｓｄのオフデューティは下限値まで達することはない。つまり、この場合、誤差信号Ｓａのレベルは閾値未満であるため、出力信号ＳｂはＬレベルである。従って、パルス制御回路４４によるデューティ信号Ｓｄの整形は行われない。
【００６２】
さて、入力電圧Ｖｉが低下すると、その低下に伴い誤差アンプＯＰ１から出力される誤差信号Ｓａおよびその検出値である検出電圧Ｖｄ２のレベルが大きくなる。そして、誤差信号Ｓａが大きくなるにしたがって、デューティ信号Ｓｄのオフデューティ（出力オフ期間が占める割合）が小さくなる。その後も、入力電圧Ｖｉの低下が進み、誤差信号Ｓａのレベルが閾値に達すると、出力信号ＳｂがＨレベルに転じる（時刻ｔａの時点）。これにより、パルス制御回路４４においてデューティ信号Ｓｄの整形が行われ、その整形後のデューティ信号Ｓｄ’が駆動回路２に与えられる。具体的には、デューティ信号Ｓｄのオフ期間がその時点の値（下限値）に固定されるとともに、２周期に１度オフ期間が間引かれる。なお、図９および図１０では、オフ期間が間引かれた部分を一点鎖線で示している。
【００６３】
そのため、デューティ信号ＳｄがＬレベルである期間（出力オフ期間）は、下限値に維持される。これにより、前述したブートストラップ回路４による昇圧動作に必要な時間が確保される。また、２周期に１度オフ期間が間引かれることにより、出力電圧Ｖｏを目標値に維持するための出力オン期間が確保される。
【００６４】
また、その後、入力電圧Ｖｉが上昇に転じると、誤差信号Ｓａのレベルは、やがては閾値未満となる（検出電圧Ｖｄ２が基準電圧Ｖｒ２を下回る）。すると、コンパレータＣＰ１の出力信号ＳｂがＬレベルに転じ、パルス制御回路４４によるデューティ信号Ｓｄの整形が行われない通常の動作状態に復帰する。
【００６５】
続いて、図９に比べ入力電圧Ｖｉの低下が緩やかな場合の電源回路４１の動作について図１０も参照しながら説明する。入力電圧Ｖｉが低下して誤差信号Ｓａのレベルが閾値に達すると、図９のケースと同様に、パルス制御回路４４においてデューティ信号Ｓｄの整形が行われる。ただし、入力電圧Ｖｉの低下が比較的緩やかな場合、デューティ信号Ｓｄのオフ期間が１回間引かれることで、出力電圧Ｖｏが上昇に転じる。すると、誤差信号Ｓａが低下し、そのレベルが閾値未満となる（検出電圧Ｖｄ２が基準電圧Ｖｒ２を下回る）。すると、コンパレータＣＰ１の出力信号ＳｂがＬレベルに転じ、パルス制御回路４４によるデューティ信号Ｓｄの整形が行われない通常の動作状態に復帰する（自己回復する）。
【００６６】
上記したように、本実施形態では、誤差信号Ｓａが閾値に達すると、オフ期間が固定されるとともに複数周期に１回オフ期間を間引くようにデューティ信号Ｓｄが整形される。すなわち、誤差信号Ｓａの検出値に応じて出力オフ期間が調整される。そのため、本実施形態によっても第１の実施形態と同様の効果が得られる。
【００６７】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
ブートストラップ回路４のコンデンサＣ２を充電するための電源は、入力電圧Ｖｉを供給するものに限らずともよく、適宜変更可能である。
第１の実施形態において、コンパレータＣＰ１としてヒステリシス付きのコンパレータを用い、第１周波数ｆ１から第２周波数ｆ２に切り替えるための閾値と、第２周波数ｆ２から第１周波数ｆ１に切り替えるための閾値とを別々に設定してもよい。このような構成を採用すれば、入力電圧Ｖｉが例えばノイズなどの影響により変動する場合に、三角波信号Ｓｃの周波数がむやみに切り替えられてしまうことが抑制される。また、第２の実施形態についても上記と同様にして第１閾値および第２閾値にヒステリシスを持たせる変更を行ってもよい。
【００６８】
第１の実施形態は三角波信号Ｓｃの周波数が２段階に切り替えられる構成であり、第２の実施形態は三角波信号Ｓｃの周波数が３段階に切り替えられる構成であったが、さらに多段階に切り替えられる構成であってもよい。すなわち、誤差信号Ｓａの検出値に応じて三角波信号Ｓｃの周波数を４段階以上に切り替える構成であってもよい。
【００６９】
上記各実施形態では、誤差アンプＯＰ１の反転入力端子に検出電圧Ｖｄ１が与えられ、非反転入力端子に基準電圧Ｖｒ１が与えられる構成であったため、入力電圧Ｖｉが低くなるに伴い誤差信号Ｓａの検出値である検出電圧Ｖｄ２が正方向に大きくなる。そこで、上記各実施形態においては、誤差信号Ｓａの検出値である検出電圧Ｖｄ２が正方向に大きくなるほど出力オフ期間が長くなるように調整し、検出電圧Ｖｄ２が正方向に小さくなるほど出力オフ期間が短くなるように調整していた。一方、誤差アンプＯＰ１の反転入力端子に基準電圧Ｖｒ１が与えられ、非反転入力端子に検出電圧Ｖｄ１が与えられる構成の場合、入力電圧Ｖｉが低くなるに伴い誤差信号Ｓａの検出値である検出電圧Ｖｄ２が負方向に大きくなる。そこで、このような構成を採用する場合、検出電圧Ｖｄ２が負方向に大きくなるほど出力オフ期間が長くなるように調整し、検出電圧Ｖｄ２が負方向に小さくなるほど出力オフ期間が短くなるように調整するように変更を加えればよい。
【００７０】
第４の実施形態では、コンパレータＣＰ２から出力されるデューティ信号Ｓｄを整形することでオフ期間を間引く構成を採用していたが、複数周期に１度だけオフ期間を間引く構成であれば適宜変更可能である。例えば、コンパレータＣＰ２の非反転入力端子を強制的にＨレベル（三角波信号Ｓｃのピーク値よりも高いレベルであり、例えばコンパレータＣＰ２の電源電圧）に固定するためのスイッチを設け、そのスイッチを複数周期に１度だけオンすることにより、オフ期間を間引く構成を採用することもできる。あるいは、コンパレータＣＰ２の反転入力端子を強制的にＬレベル（誤差信号Ｓａの下限値よりも低いレベルであり、例えば０Ｖ）に固定するためのスイッチを設け、そのスイッチを複数周期に１度だけオンすることにより、オフ期間を間引く構成を採用してもよい。
【符号の説明】
【００７１】
図面中、１、２１、３１、４１は電源回路（スイッチング電源回路）、２は駆動回路、４はブートストラップ回路、６は電圧検出回路、８は基準電圧生成回路、１１、２７、３４は誤差レベル検出手段、１３、２９は周波数設定部（周波数切替手段、オフ期間調整手段）、３５は電流出力回路（周波数切替手段、オフ期間調整手段）、４４はパルス制御回路（オフ期間調整手段）、Ｃ２はコンデンサ、ＣＰ２はコンパレータ（デューティ信号生成回路）、ＯＰ１は誤差アンプ（誤差増幅回路）、Ｐ１は電源入力端子、Ｐ２は電源出力端子、Ｔ１はＭＯＳトランジスタを示す。
【図１】
2014018026.tif 000003
【図２】
2014018026.tif 000004
【図３】
2014018026.tif 000005
【図４】
2014018026.tif 000006
【図５】
2014018026.tif 000007
【図６】
2014018026.tif 000008
【図７】
2014018026.tif 000009
【図８】
2014018026.tif 000010
【図９】
2014018026.tif 000011
【図１０】
2014018026.tif 000012