(57)【要約】  【課題】薄膜トランジスタ作製プロセスにおける加熱処理によっても、酸化物半導体の領域の抵抗値の上昇を抑制することができ、薄膜トランジスタ素子のドレイン電流の低下や特性ばらつきを抑制し得る、薄膜トランジスタおよびその製造方法を提供する。  【解決手段】基板１上に、少なくともゲート電極膜２および酸化物半導体層（IGZO膜４）を含む複数層を積層してなり、酸化物半導体層（４）の一部が非晶質なチャネル領域とされるとともに、酸化物半導体層（４）のチャネル領域以外の領域の少なくとも一部が低抵抗な領域（４´）とされ、この低抵抗な領域（４´）の少なくとも一部が結晶化されてなる。【選択図】図１
2014140005.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、少なくともゲート電極膜および酸化物半導体層を含む複数層を積層してなる薄膜トランジスタにおいて、
前記酸化物半導体層の一部が非晶質なチャネル領域とされるとともに、該酸化物半導体層の該チャネル領域以外の領域の少なくとも一部が低抵抗な領域とされ、この低抵抗な領域の少なくとも一部が結晶化されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記チャネル領域以外の領域は、該チャネル領域を挟んで両側に位置するソース領域とドレイン領域であることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記チャネル領域以外の領域において、膜の厚み方向の一方側が結晶化され、他方側が非結晶とされたことを特徴とする請求項１または２記載の薄膜トランジスタ。
【請求項４】
前記チャネル領域以外の領域の膜厚は前記チャネル領域の膜厚よりも薄いことを特徴とする請求項１〜３のうちいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記低抵抗な領域は、所定の光の光照射により形成されたものであることを特徴とする請求項１〜４記載の薄膜トランジスタ。
【請求項６】
前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびＣＷレーザ光のいずれかであることを特徴とする請求項５記載の薄膜トランジスタ。
【請求項７】
前記酸化物半導体層を構成する酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことを特徴とする請求項１〜６のうちいずれか１項に記載の薄膜トランジスタ。
【請求項８】
前記酸化物半導体層を構成する酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことを特徴とする請求項１〜６のうちいずれか１項に記載の薄膜トランジスタ。
【請求項９】
基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域の少なくとも一部を結晶化して低抵抗化し、自己整合型ボトムゲート構造の薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
基板上に、酸化物半導体層、ゲート絶縁膜およびゲート電極膜を含む複数層をこの順に積層し、
この後、該ゲート電極膜側から該酸化物半導体層に向けて所定の光を照射せしめて、該ゲート電極膜側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域の少なくとも一部を結晶化して低抵抗化し、自己整合型トップゲート構造の薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法。
【請求項１１】
前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびＣＷレーザ光のいずれかであることを特徴とする請求項９または１０記載の薄膜トランジスタの製造方法。
【請求項１２】
前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、10〜1000mJ/cm2であることを特徴とする請求項９〜１１のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の１パルスあたりのエネルギー密度が、0.1〜500J/cm2であることを特徴とする請求項９〜１１のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関し、特に、チャネルが非晶質の酸化物半導体により形成されたボトムゲート構造あるいはトップゲート構造の薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動用素子等に活用することを目的とした薄膜トランジスタ（以下、ＴＦＴと称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO：登録商標）））や酸化亜鉛（ZnO）等の酸化物半導体をチャネルに用いたＴＦＴおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。
【０００３】
このような酸化物半導体をチャネルに用いたＴＦＴは、液晶ディスプレイ駆動用素子として周知のアモルファスシリコン（a-Si）をチャネルに用いたＴＦＴよりも移動度が大きいという利点を有している。
【０００４】
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたＴＦＴを、ガラス基板だけではなくポリエチレンナフタレート(PEN) や ポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能にしている。
【０００５】
一方、ＴＦＴ上下方向にゲート電極とソース・ドレイン電極の領域が重ならないように構成し、寄生容量の低減など特性の向上、および製造効率の向上を図った自己整合型のＴＦＴが注目されており、このような酸化物半導体をチャネルに用いた自己整合型ＴＦＴの製造技術の確立が急務となっており、本願出願人による下記特許文献１のような技術が特許庁に開示されている。
【０００６】
すなわち、下記特許文献１に記載された薄膜トランジスタの製造方法においては、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し（ボトムゲート）、基板側から所定の光を照射することでゲート電極膜と重ならない酸化物半導体層の領域（ソース・ドレイン領域）を低抵抗化することにより自己整合型ＴＦＴの作製を可能にしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特願2012-221703号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記光照射工程は、全てのＴＦＴ作製プロセスの最後に行うことができればよいが、そうでない場合には光照射工程後の作製工程における加熱処理によって、一旦、抵抗値が低下した酸化物半導体の領域の抵抗値が再び上昇してしまう。この結果、ＴＦＴ素子のドレイン電流の低下や特性ばらつきを引き起こすといった問題がある。
【０００９】
本発明は、上記事情に鑑みなされたものであり、酸化物半導体をチャネルに用いた薄膜トランジスタ素子において、薄膜トランジスタ作製プロセスにおける加熱処理によっても、酸化物半導体の所定の領域の抵抗値の上昇を抑制することができ、薄膜トランジスタ素子のドレイン電流の低下や特性ばらつきを抑制し得る、薄膜トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る薄膜トランジスタは、
基板上に、少なくともゲート電極膜および酸化物半導体層を含む複数層を積層してなる薄膜トランジスタにおいて、
前記酸化物半導体層の一部が非晶質なチャネル領域とされるとともに、該酸化物半導体層の該チャネル領域以外の領域の少なくとも一部が低抵抗な領域とされ、この低抵抗な領域の少なくとも一部が結晶化されていることを特徴とするものである。
【００１１】
この場合において、前記チャネル領域以外の領域は、該チャネル領域を挟んで両側に位置するソース領域とドレイン領域であることが好ましい。
また、前記チャネル領域以外の領域において、厚み方向の一方側が結晶化され、他方側が非結晶とされた構成とすることができる。
また、前記チャネル領域以外の領域の膜厚は前記チャネル領域の膜厚よりも薄くすることができる。
また、前記低抵抗な領域は、所定の光の照射により低抵抗化されたものであることが好ましい。
【００１２】
また、前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびＣＷレーザ光のいずれかであることが好ましい。
また、前記酸化物半導体層を構成する酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むか、酸化インジウムガリウム亜鉛を材料として含むことが好ましい。
【００１３】
また、本発明の第１の薄膜トランジスタの製造方法は、
基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域の少なくとも一部を結晶化して低抵抗化し、自己整合型ボトムゲート構造の薄膜トランジスタを製造することを特徴とするものである。
また、本発明の第２の薄膜トランジスタの製造方法は、
基板上に、酸化物半導体層、ゲート絶縁膜およびゲート電極膜を含む複数層をこの順に積層し、
この後、該ゲート電極膜側から該酸化物半導体層に向けて所定の光を照射せしめて、該ゲート電極膜側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域の少なくとも一部を結晶化して低抵抗化し、自己整合型トップゲート構造の薄膜トランジスタを製造することを特徴とするものである。
【００１４】
また、上記いずれかの薄膜トランジスタの製造方法において、前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびＣＷレーザ光のいずれかであることが好ましい。
ここで「チャネル領域」とは、酸化物半導体層のうち、ゲート電極層と対向する領域を称するものとする。
【００１５】
また、上記いずれかの薄膜トランジスタの製造方法において上記「視線上」とは、一般には平行線上とされるが、多少収束する線上である場合を排除するものではない。
【００１６】
また、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
【００１７】
また、前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、10〜1000mJ/cm2であることが好ましい。
また、前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の１パルスあたりのエネルギー密度が、0.1〜500J/cm2であることが好ましい。
【発明の効果】
【００１８】
本発明に係る薄膜トランジスタによれば、基板上に、少なくともゲート電極膜および酸化物半導体層を含む複数層を積層してなり、酸化物半導体層の一部は非晶質なチャネル領域とされ、該酸化物半導体層の該チャネル領域以外の領域の少なくとも一部に低抵抗な領域が含まれ、この低抵抗な領域の少なくとも一部が結晶化されている。
【００１９】
一般に、酸化物半導体層の低抵抗な領域は、光照射後のプロセス処理における加熱処理によって抵抗値が上昇してしまうが、本発明の薄膜トランジスタによれば、この低抵抗な領域の少なくとも一部が結晶化されていることによって、この後に加熱処理があったとしても、その際の温度上昇に伴う抵抗上昇を抑制することができる。このため、ドレイン電流の低下や特性ばらつきについての安定した抑制効果を得ることができる。
【００２０】
また、本発明に係る薄膜トランジスタの製造方法によれば、上記いずれの製造方法によっても、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を含む複数の層を積層し、該酸化物半導体層に所定の光を照射せしめて、上下いずれかの方向から見たときに、その視線上においてゲート電極膜と重ならない酸化物半導体層の領域の少なくとも一部を結晶化して低抵抗化するようにしている。これにより、該酸化物半導体層中の光照射領域に対して、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることにより、該酸化物半導体層中の酸素の結合が強力に解かれ、酸素原子が欠損し、自由電子が増加することになる。該酸化物半導体層中の光照射領域の少なくとも一部を、例えばソース・ドレイン電極の一部として利用することで、ゲート電極膜とソース・ドレイン電極の重なりを極力小さくすることができ、寄生容量を簡易に減少させることができる。また、少なくとも一部に低抵抗な領域が含まれ、この低抵抗な領域の少なくとも一部を結晶化するようにしているから、この後のプロセス工程中に加熱処理があったとしても、その際の温度上昇に伴う抵抗上昇を抑制することができる。このため、ドレイン電流の低下や特性ばらつきについての安定した抑制効果を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態に係る、自己整合型ボトムゲート構造の薄膜トランジスタの製造方法を示す工程図である。
【図２】本発明の第２の実施形態に係る、自己整合型トップゲート構造の薄膜トランジスタの製造方法を示す工程図である。
【図３】本発明の第３の実施形態に係る、自己整合型トップゲート構造の薄膜トランジスタの製造方法を示す工程図である。
【図４】本発明の第３の実施形態に係る実施例の薄膜トランジスタのサンプルについてθ-2θ法を用いて結晶性を分析するためのXRDスペクトルを示すグラフである。
【図５】本発明の第３の実施形態に係る実施例の薄膜トランジスタのサンプルについてIGZO膜におけるシート抵抗の加熱温度依存性を示すグラフである。
【図６】本発明の第３の実施形態に係る実施例の薄膜トランジスタのサンプルを製造し、測定した際の観察領域を示す概略図（ａ）、およびTEM(Transmission Electron Microscope; 透過型電子顕微鏡)を用いて、観察領域の結晶性に係る電子回折写真(ｂ)を示す図である。
【発明を実施するための形態】
【００２２】
＜第１の実施形態＞
以下、本発明の第１の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。
【００２３】
図１は第１の実施形態に係る製造方法の各工程を順に示すものである。
まず、ガラス基板１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングして幅が短いゲート電極膜2を形成する。
【００２４】
次に、ゲート電極膜２上（一部は基板１上）に、プラズマＣＶＤ法を用いて、酸化ケイ素によるゲート絶縁膜３を200nmの厚さに形成する。
【００２５】
次に、ゲート絶縁膜３上にInGaZnO膜（以下、単にIGZO膜と称する：酸化物半導体層）４を50nmの厚さに形成する。IGZO膜４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜４はアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜４に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す。
【００２６】
次に、プラズマＣＶＤ法を用いて基板温度300℃で酸化ケイ素よりなる保護膜５を形成する（図１（ａ））。
なお、保護膜５の形成手法としてはプラズマＣＶＤ法に限られるものではない。熱ＣＶＤ法などの他の化学気相成長、スパッタ等の物理気相成長、塗布法等を用いて成膜してもよい。また、保護膜５の形成材料としては酸化ケイ素に限られず、窒化ケイ素や酸化アルミニウム等の他の絶縁膜でもよい。さらに、保護膜５は無機物に限られるものではなく、有機物であってもよい。
【００２７】
次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、空気中で１時間に亘り300℃以上での熱アニーリング処理を施す。
なお、この熱アニーリング処理の雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気中で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。
【００２８】
次に、上述したように積層された素子構造体に対して、図１（ｂ）に示すように、基板１側からIGZO膜４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）を照射する。エキシマレーザ光の一部はゲート電極膜２によって反射、吸収されるため、ゲート電極膜２の上方に位置するIGZO膜４（チャネル領域に相当）にはエキシマレーザ光が照射されない。
【００２９】
一方、ゲート電極膜２が下方に存在しないIGZO膜４の領域にはエキシマレーザ光が照射される。エキシマレーザが照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜４´）となる（図１（ｃ））。このように、該低抵抗IGZO膜４´の少なくとも一部をソース・ドレイン領域６ａ、６ｂとして用いることにより、ドレイン電流の低下を抑制することができる。該低抵抗IGZO領域はソース・ドレイン領域６ａ、６ｂだけでなく、ソースまたはドレイン領域６ａ、６ｂと同層とされた、液晶素子やＥＬ素子の画素電極としても利用することができる。
【００３０】
ここで、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。また、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により酸化物半導体層の少なくとも一部が結晶化するエネルギー密度とする必要がある。これは非晶質よりも結晶の方がその後のＴＦＴ作製工程における基板加熱によって引き起こされる抵抗上昇が小さいからである。これによって、ＴＦＴ素子のドレイン電流の低下や特性ばらつきを抑制し得る。その一方、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、基板の収縮や反り、あるいは基板１からの酸化物半導体層の剥離が発生しないような密度（強度）とする必要がある。
【００３１】
このような観点から、エキシマレーザの１パルスあたりのエネルギー密度（照射強度）は、例えば、10〜1000mJ/cm2であることが好ましい。ただし、酸化物半導体が結晶化するための最適な照射強度は、酸化物半導体の種類や膜厚、エキシマレーザの波長やパルス幅、基板の種類や厚さによっても変わるため適宜調整することが好ましい。また、酸化物半導体が結晶化する照射強度は、酸化物半導体の種類や膜厚、エキシマレーザの波長や照射強度、基板の種類や厚さによっても変わるため適宜設計することが好ましい。
【００３２】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、5〜1000nsecに設定することが好ましい。
【００３３】
さらに、エキシマレーザの波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、400nm以下の範囲内における波長を含むことが好ましい。
【００３４】
なお、上記エキシマレーザはIGZO膜における吸収率が高くなる波長を含むことが好ましい。
【００３５】
また、照射する光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であればXeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等のエキシマレーザでも、Arレーザ等の気体レーザでも、YAGレーザなどの固体レーザでもよい。また、フラッシュランプ光等のレーザ光以外の光であってもよい。また、CWレーザ等の連続光を用いることも可能である。
【００３６】
フラッシュランプ光を用いる場合、フラッシュランプ光の１パルスあたりのエネルギー密度（照射強度）は、例えば、0.1〜500J/cm2であることが好ましい。
【００３７】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、0.01〜100msecに設定することが好ましい。
【００３８】
さらに、フラッシュランプ光の波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、200〜1500nmの範囲内における波長を含むことが好ましい。
【００３９】
また、上記照射光は、酸化物半導体層には作用するが、基板１等にはできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザ光やフラッシュ光等のパルス光を選択することが好ましい。
【００４０】
次に、フォトリソグラフィ法およびエッチング法を用いて保護膜５にコンタクトホールを形成した後、Moをスパッタリングすることで、室温環境下でソース電極膜７ａおよびドレイン電極膜７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜７ａおよびドレイン電極膜７ｂをパターニングする（図１（ｄ））。なお、フォトリソグラフィ法及びエッチング法における最大プロセス温度は100℃程度である。このパターニングにおいては、ゲート電極膜２とソース・ドレイン電極膜７ａ、７ｂが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜２と、IGZO膜４のソース領域６ａおよびドレイン領域６ｂとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
【００４１】
また、本実施形態のものは「ボトムゲート構造」をもつＴＦＴ素子であるから、ゲート電極膜２が酸化物半導体層（IGZO膜４）よりも先に形成されるため、ゲート絶縁膜２の成膜時における酸化物半導体層へのダメージは無く、下述する第２の実施形態に係る「トップゲート構造」をもつＴＦＴ素子に比べて、特性劣化や特性ばらつきの点で有利である。また、a-Siラインと設備的に共通化することができるので製造上便利である。
【００４２】
以上に説明した如くして、本実施形態に係る自己整合型ボトムゲート構造のＴＦＴを作製することができる。
【００４３】
＜第２の実施形態＞
以下、本発明の第２の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。なお、この第２の実施形態と上述した第１の実施形態との主たる相違は、層構成の順序と所定の光を照射する方向が異なることである。なお、第２の実施形態について、第１の実施形態の層と対応する層については、第１の実施形態のその層の符号に１０を加えた符号を付すものとする。
【００４４】
図２は第２の実施形態に係る製造方法の各工程を順に示すものである。
まず、ガラス基板１１上に、IGZO膜１４を50nmの厚さに形成する。IGZO膜１４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜１４は成膜時においてアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜１４に対し、フォトリソグラフィ法およびエッチング法を用いて適切なパターニング処理を施す。次に、IGZO膜１４上に、プラズマＣＶＤ法を用いて、酸化ケイ素によるゲート絶縁膜１３を200nmの厚さに形成する。次に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングして幅の短いゲート電極膜１２を形成する。次に、プラズマＣＶＤ法により基板温度300℃で酸化ケイ素よりなる保護膜１５を形成する（図２（ａ））。
【００４５】
なお、保護膜１５の形成手法としてはプラズマＣＶＤ法に限られるものではない。熱ＣＶＤ法などの他の化学気相成長、スパッタ等の物理気相成長、塗布法等を用いて成膜してもよい。また酸化ケイ素に限られず、窒化ケイ素や酸化アルミニウムなどの他の絶縁膜でもよい。さらに、保護膜１５は無機物に限られるものではなく、有機物であってもよい。
次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、空気中で１時間に亘り300℃以上の熱アニーリング処理を施す。
【００４６】
なお、この熱アニーリング処理を行う雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。
【００４７】
次に、上述したように積層された素子構造体に対して、図２（ｂ）に示すように、保護膜１５側からIGZO膜１４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）やフラッシュランプ光を照射する。エキシマレーザ光等の一部はゲート電極膜１２によって反射、吸収されるため、ゲート電極膜１２の下方に位置するIGZO膜１４（チャネル領域に相当）にはエキシマレーザ光等が照射されない。一方、ゲート電極膜１２が上部に存在しないIGZO膜１４にはエキシマレーザ光等が照射される。エキシマレーザ光等が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜１４´）となる（図２（ｃ））。該低抵抗IGZO膜１４´の少なくとも一部をソース・ドレイン領域１６ａ、１６ｂとして用いることにより、ドレイン電流の低下を抑制することができる。該低抵抗IGZO領域はソース・ドレイン領域１６ａ、１６ｂだけでなく、ソースまたはドレイン領域１６ａ、１６ｂと同層の画素電極としても利用することができる。
【００４８】
また、上記照射光は、酸化物半導体層には作用するが、基板１１等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザやフラッシュ光等のパルス光を選択することが好ましい。
【００４９】
次に、フォトリソグラフィ法およびエッチング法を用いて保護膜１５にコンタクトホールを形成した後、Moをスパッタリングすることで、室温環境下でソース電極膜１７ａおよびドレイン電極膜１７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜１７ａおよびドレイン電極膜１７ｂをパターニングする（図１（ｄ））。この後の、フォトリソグラフィ法及びエッチング法における最大プロセス温度は100℃程度である。このパターニングにおいては、ゲート電極膜１２とソース・ドレイン電極膜１７ａ、１７ｂが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜１２と、ソース領域１６ａおよびドレイン領域１６ｂとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
【００５０】
なお、第２の実施形態におけるエキシマレーザ光およびフラッシュランプ光の特性（１パルスあたりのエネルギー密度（照射強度）、１パルスあたりの幅（発光時間）、使用光の波長）、上記所定の光の変更態様、各層の形成材料、および酸化物半導体層の成膜方法等については、上記第１の実施形態と同様であるので詳しい説明は省略する。
以上に説明した如くして、本実施形態に係る自己整合型トップゲート構造のＴＦＴを作製することができる。
【００５１】
＜第３の実施形態＞
以下、本発明の第３の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。この第３の実施形態と上述した第１の実施形態との主たる相違は、保護層を設けているか否かという点である。なお、第３の実施形態について、第１の実施形態の層と対応する層については、第１の実施形態のその層の符号に２０を加えた符号を付すものとする。
図３は第３の実施形態に係る薄膜トランジスタの製造の各工程を順に示すものである。
まず、ガラス基板２１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングして幅が短いゲート電極膜２２を形成する。
【００５２】
次に、ゲート電極膜２２上（一部は基板２１上）に、スパッタリング法を用いて、酸化ケイ素を約200nmの厚さに形成する。
次に、酸化ケイ素上にIGZO膜２４を、例えば48nmの厚さに形成する。IGZO膜２４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜２４はアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜２４に対し、フォトリソグラフィ法およびエッチング法を用いて適切なパターニング処理を施す（図３（ａ））。
【００５３】
次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、空気中で１時間に亘り300℃以上での熱アニーリング処理を施す。
なお、この熱アニーリング処理の雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気中で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。
【００５４】
次に、上述したように積層された素子構造体に対して、図３（ｂ）に示すように、基板２１側からIGZO膜に向かってエキシマレーザ光（例えばXeClエキシマレーザ光）を照射する。
なお、第３の実施形態におけるエキシマレーザ光およびフラッシュランプ光の特性（１パルスあたりのエネルギー密度（照射強度）、１パルスあたりの幅（発光時間）、使用光の波長）、上記所定の光の変更態様、各層の形成材料、および酸化物半導体層の成膜方法等については、上記第１の実施形態と同様であるので詳しい説明は省略する。
また第３の実施形態に係る薄膜トランジスタにおいては、通常、ゲート絶縁膜２２である酸化ケイ素（SIO2）に近い領域では非晶質とされ、反対側の空気層に接するIGZO膜２４の表面では多結晶とされる。これは、IGZO膜２４にレーザを照射した時、IGZO膜２４の表面で接する空気の熱伝導率よりもその反対側で接する酸化ケイ素（SIO2）の熱伝導率の方が高いため、IGZO膜２４で発生した熱は表面側よりも酸化ケイ素（SIO2）側でより速く伝導するからである。このため、IGZO膜２４において酸化ケイ素（SIO2）側よりも空気層に接する表面側の温度が高くなり、この表面側の方が結晶化しやすくなる。
ただし、逆に、ゲート絶縁膜である酸化ケイ素（SIO2）に近い領域では結晶化し、反対側の空気層に接するIGZO膜２４の表面では非晶質とすることが可能である。
さらに、この結晶化される領域の厚さはエキシマレーザの照射強度が高いほど厚くなる。
また、一般に、チャネル領域２４以外の領域の、少なくとも一部が低抵抗なIGZO膜領域２４´の厚さはチャネル領域２４ａの厚さよりも薄くなる。
以上に説明した如くして、本実施形態に係る自己整合型トップゲート構造のＴＦＴを作製することができる。
【００５５】
なお、上記各実施形態方法においては、酸化物半導体層としてIGZO膜を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか１元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜４を構成するIGZOの組成比をIn:Ga:Zn:O＝1:1:1:4としているが、この組成比はこれに限られるものではない。
【００５６】
また、上記各実施形態方法においては、酸化物半導体層としてのIGZO膜をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法等の他の成膜法を用いてもよい。
【００５７】
また、上記各実施形態方法においては、酸化ケイ素によりゲート絶縁膜および保護膜を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光（例えばエキシマレーザ）に対して、より透過率が高い材料であればより好ましい。
【００５８】
なお、本発明の薄膜トランジスタとしては、上述した層構成以外に、他の層（膜）を加えた層構成とすることも勿論可能である。
また、上記酸化物半導体層のうちチャネル領域以外の領域の全部でなくとも一部が低抵抗な領域とされていれば、さらに、この低抵抗な領域のうち全部でなくとも一部が結晶化されていれば、本発明の効果を奏し得る。
【００５９】
＜実施例によるサンプルの測定結果＞
次に、上記第３の実施形態に係る実施例により作製されたサンプルの測定結果を図４、５を用いて説明する。なお、本実施例に係るサンプルは、上記第１の実施形態や上記第２の実施形態において設けられている保護膜を備えていないが、保護膜を設けた場合でも下記と同様の測定結果を得ることができる。
まず、ガラス基板２１上に厚さ50ｎｍのIGZO膜を成膜してなる４つのサンプルに、300℃で１時間の熱アニーリング処理を施した。次に、これら４つのサンプルについて、基板側からIGZO膜に向けてXeClエキシマレーザ光を照射した。照射パルス幅は50nsとし、照射強度は、第１のサンプルについて100 mJ/cm2、第２のサンプルについて150 mJ/cm2、第３のサンプルについて200 mJ/cm2、第４のサンプルについて300mJ/cm2とし、同一領域に対して10回に亘って照射した。
次に、上記のような処理に供したサンプルの各々について、XRD(X-ray diffraction)のθ-2θ法を用い、結晶性を分析した。
【００６０】
図４に、XRDスペクトルを示す。照射強度100、150mJ/cm2である第１、第２のサンプルでは結晶起因のピークが見られないことから、非晶質のままであることが明らかである。一方、照射強度200mJ/cm2の第３のサンプルでは2θ=30.6°、36.2°付近に急峻なピークがありＸ線回折が生じていることから、結晶に変化していることが明らかである。さらに照射強度300mJ/cm2の第４のサンプルでは2θ=20.4°、30.6°、36.2°付近に急峻なピークがありＸ線回折が生じていることから、これも結晶に変化していることが明らかである。このことから、少なくとも照射強度200mJ/cm2以上でIGZO膜が結晶化することが明らかである。
【００６１】
次に、上記サンプルと同一条件で作製した第１´〜４´のサンプルについて、四探針測定法によりシート抵抗を測定すると以下のようになった（図５）。すなわち、このシート抵抗値は、照射強度が100mJ/cm2とされた非晶質である第１´のサンプルでは、加熱前は2.4×104Ωであったが、加熱温度100℃程度からシート抵抗が上昇し、150℃で2.7×106Ωとなった。一方、照射強度が300mJ/cm2とされたことにより結晶化した第４´のサンプルでは加熱温度200℃でもシート抵抗が1.2×104Ωであった。すなわち、IGZOを結晶化することで、加熱によるIGZOの抵抗上昇を抑制できることが明らかである。
【００６２】
すなわち、上記実施形態で示した通り、ソース・ドレイン領域を結晶化することで加熱によるソース・ドレイン領域の抵抗値上昇を抑制することができる。このため、ドレイン電流の低下や特性ばらつきを抑制することが可能となる。
以上のことから、好ましい照射強度は150mJ/cm2以上、より好ましい照射強度は200 mJ/cm2以上であると言える。
【００６３】
次に、上記第３の実施形態の実施例により作製されたサンプルのTEM (Transmission Electron Microscope; 透過型電子顕微鏡) による測定結果を図6を用いて説明する。具体的には、上述した第４のサンプル（照射パルス幅は50ns、照射強度は300mJ/cm2）に類似するものをサンプル（第５のサンプルと称する）として作製した。
すなわち、上記第５のサンプルについて、TEMを用いて、断面観察およびIGZO膜２４の観察場所による結晶性の相違を分析した。図6に、観察領域の位置(a)および観察像(b)を示す。IGZO膜においてAlが下方に存在せずエキシマレーザ光が照射された領域(A)と、Alが下方に存在しエキシマレーザ光が照射されなかった領域(B)の電子回折図形を各々取得した。その結果、領域(A)では結晶性を示す回折点が多数確認されたが、領域(B)では結晶性を示す回折点は確認されなかった。
【００６４】
本実施例で作製したTFTにおいてゲート電極膜２２であるAlが下方に存在するチャネル領域は非晶質であることが明らかとなった。また、ゲート電極膜２２であるAlが下方に存在しないソース・ドレイン領域となる低抵抗領域の一部は結晶化されていることが明らかとなった。また、ゲート電極膜２２であるAlが下方に存在しないIGZO領域に注目すると、膜厚方向において結晶領域と非晶質領域に分かれていることが明らかとなった。
【００６５】
図６から明らかなように、本実施例で作製したTFTによれば、ゲート絶縁膜である酸化ケイ素（SIO2）に近い領域では非晶質であるが、反対側のIGZO膜２４表面では多結晶であることが明らかとなった。
【００６６】
また、結晶化される領域の厚さはエキシマレーザの照射強度が高いほど厚くなることが明らかとなった。また、ゲート電極膜２２であるAlが下方に存在し、エキシマレーザが照射されないIGZO膜領域（チャネル領域）２４ａの厚さは48nmであったのに対し、Alが下方に存在せずエキシマレーザが照射されて一部が結晶化されたIGZO膜領域（低抵抗IGZO膜）２４´の厚さは46nmであった。このように本実施例で作製されたTFTのチャネル領域２４ａ以外の領域の、少なくとも一部が低抵抗なIGZO膜領域２４´の厚さはチャネル領域２４ａの厚さよりも薄くなることが明らかとなった。
【符号の説明】
【００６７】
１、１１、２１      ガラス基板（基板）
２、１２、２２      ゲート電極膜
３、１３、２３      ゲート絶縁膜
４、１４、２４      ＩＧＺＯ膜
４´、１４´、２４´      低抵抗ＩＧＺＯ膜
４ａ、１４ａ、２４ａ      チャネル領域
５、１５      保護膜
６ａ、１６ａ      ソース領域
６ｂ、１６ｂ      ドレイン領域
７ａ、１７ａ      ソース電極膜
７ｂ、１７ｂ      ドレイン電極膜
【図４】
2014140005.tif 000003
【図１】
2014140005.tif 000004
【図２】
2014140005.tif 000005
【図３】
2014140005.tif 000006
【図５】
2014140005.tif 000007
【図６】
2014140005.tif 000008