(57)【要約】【課題】表示品位を改善することが可能な液晶表示装置及びその駆動方法を提供する。【解決手段】アクティブエリアの複数の画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、スイッチング素子と電気的に接続されるとともに前記絶縁膜の上において各画素に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶分子を含む液晶層と、前記画素に表示させる階調に応じた電圧にＤＣバイアスをかけて前記画素電極に供給する駆動部であって前記画素電極と前記共通電極との間に電位差が形成された白表示状態において前記画素電極と前記共通電極との間に電位差が形成されていない黒表示状態よりも高いＤＣバイアスかける駆動部と、を備えた、液晶表示装置。【選択図】      図６
2014066874.tif 000002
【特許請求の範囲】
【請求項１】
アクティブエリアの各画素に配置されたスイッチング素子と、複数の画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記絶縁膜の上において各画素に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜と対向する第２配向膜を備えた第２基板と、
前記第１配向膜と前記第２配向膜との間に保持された液晶分子を含む液晶層と、
前記画素に表示させる階調に応じた電圧にＤＣバイアスをかけて前記画素電極に供給する駆動部であって、前記画素電極と前記共通電極との間に電位差が形成された白表示状態において前記画素電極と前記共通電極との間に電位差が形成されていない黒表示状態よりも高いＤＣバイアスかける駆動部と、
を備えた、液晶表示装置。
【請求項２】
前記白表示状態におけるＤＣバイアスは正極性である、請求項１に記載の液晶表示装置。
【請求項３】
前記駆動部は、前記白表示状態を含む高階調側で階調値の増加に伴ってＤＣバイアスを増加し、前記白表示状態で最大のＤＣバイアスをかける、請求項１または２に記載の液晶表示装置。
【請求項４】
前記駆動部は、前記黒表示状態を含む低階調側ではＤＣバイアスをゼロ（Ｖ）に設定する、請求項３に記載の液晶表示装置。
【請求項５】
前記駆動部は、前記黒表示状態に近い低階調側では負極性のＤＣバイアスをかける、請求項３に記載の液晶表示装置。
【請求項６】
アクティブエリアの各画素に配置されたスイッチング素子と、複数の画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記絶縁膜の上において各画素に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜と対向する第２配向膜を備えた第２基板と、
前記第１配向膜と前記第２配向膜との間に保持された液晶分子を含む液晶層と、を備えた液晶表示装置において、
前記画素に表示させる階調に応じた電圧にＤＣバイアスをかけて前記画素電極に供給する際に、前記画素電極と前記共通電極との間に電位差が形成された白表示状態において、前記画素電極と前記共通電極との間に電位差が形成されていない黒表示状態よりも高いＤＣバイアスをかける、液晶表示装置の駆動方法。
【請求項７】
前記白表示状態を含む高階調側で階調値の増加に伴って増加し、前記白表示状態で最大値となる正極性のＤＣバイアスをかける、請求項６に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
近年では、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルが実用化されている。このようなＦＦＳモードやＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成であり、液晶層の液晶分子を基板と平行な面内で回転させることでスイッチングを実現するものである。このような表示モードは、広視野角であるなどの利点を有している。
【０００４】
このようなＦＦＳモードやＩＰＳモードの構成においては、液晶分子の配向方向が所望の方向からずれることに起因した種々の表示不良を改善することが要望されている。例えば、ＦＦＳモードの液晶表示装置では焼き付き現象が生じることがある。焼き付き現象とは、例えば画面に白と黒のチェッカーパターンを表示させた後に、画面の全面に均一な中間調画像を表示させると、チェッカーパターンが残像のように薄く残る現象をいう。近年、このような焼き付き現象を緩和するための手法が種々提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１１２８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、表示品位を改善することが可能な液晶表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
アクティブエリアの各画素に配置されたスイッチング素子と、複数の画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記絶縁膜の上において各画素に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶分子を含む液晶層と、前記画素に表示させる階調に応じた電圧にＤＣバイアスをかけて前記画素電極に供給する駆動部であって、前記画素電極と前記共通電極との間に電位差が形成された白表示状態において前記画素電極と前記共通電極との間に電位差が形成されていない黒表示状態よりも高いＤＣバイアスかける駆動部と、を備えた、液晶表示装置が提供される。
【０００８】
本実施形態によれば、
アクティブエリアの各画素に配置されたスイッチング素子と、複数の画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記絶縁膜の上において各画素に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶分子を含む液晶層と、を備えた液晶表示装置において、前記画素に表示させる階調に応じた電圧にＤＣバイアスをかけて前記画素電極に供給する際に、前記画素電極と前記共通電極との間に電位差が形成された白表示状態において、前記画素電極と前記共通電極との間に電位差が形成されていない黒表示状態よりも高いＤＣバイアスをかける、液晶表示装置の駆動方法が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板における画素の構造の一例を対向基板の側から見た概略平面図である。
【図３】図３は、図１に示した液晶表示パネルの断面構造の一例を概略的に示す図である。
【図４】図４は、ＦＦＳモードの液晶表示装置における焼き付き現象を説明するための図である。
【図５】図５は、ＶＣＯＭ偏差δＶとある特定の中間調を表示した際の平均輝度との関係を示したグラフである。
【図６】図６は、本実施形態の第１構成例におけるＶＣＯＭ偏差δＶと特定中間調を表示した際の平均輝度との関係を示したグラフである。
【図７】図７は、本実施形態の第２構成例におけるＶＣＯＭ偏差δＶと特定中間調を表示した際の平均輝度との関係を示したグラフである。
【図８】図８は、比較例、第１実施例、及び、第２実施例のそれぞれについて、焼き付き現象を評価した評価結果を示す図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１３】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに直交する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。
【００１４】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧が供給される電圧印加部ＶＣＳと電気的に接続されている。共通電極ＣＥは、コモン電圧（Ｖｃｏｍ）が供給される給電部ＶＳと電気的に接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮを駆動するのに必要な信号源として機能し、ゲートドライバＧＤ及びソースドライバＳＤを制御したり、給電部ＶＳに供給されるコモン電圧を制御したり、電圧印加部ＶＣＳに供給される補助容量電圧を制御したりするコントローラＣＴＲを内蔵している。このような駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。ソースドライバＳＤ（あるいは、ソースドライバＳＤ及びコントローラＣＴＲ）は、画素ＰＸに表示させる階調に応じた電圧に、必要に応じてレベル設定されたＤＣバイアスをかけて画素電極ＰＥに供給する駆動部として機能する。
【００１５】
図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲが画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。
【００１６】
図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造の一例を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示しており、スイッチング素子などの図示を省略している。
【００１７】
ゲート配線Ｇは、第１方向Ｘに沿ってそれぞれ延出している。ソース配線Ｓは、第２方向Ｙに沿ってそれぞれ延出している。共通電極ＣＥは、第１方向Ｘに沿って延在している。すなわち、共通電極ＣＥは、各画素ＰＸに配置されるとともにソース配線Ｓの上方を跨いで、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。また、図示しないが、共通電極ＣＥは、第２方向Ｙに隣接する複数の画素ＰＸにわたって共通に形成されていても良い。
【００１８】
各画素ＰＸに配置された画素電極ＰＥは、それぞれ共通電極ＣＥの上方に位置している。各画素電極ＰＥは、各画素ＰＸにおいて長方形状の画素形状に対応した島状に形成されている。図示した例では、画素電極ＰＥは、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い概略長方形状に形成されている。このような各画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。図示した例では、スリットＰＳＬのそれぞれは、第２方向Ｙに沿って延出しており、第２方向Ｙと平行な長軸を有している。
【００１９】
図３は、図１に示した液晶表示パネルＬＰＮの断面構造の一例を概略的に示す図である。
【００２０】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内面（すなわち対向基板ＣＴに対向する側）１０Ａにスイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥなどを備えている。
【００２１】
ここに示したスイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）である。このスイッチング素子ＳＷは、ポリシリコンやアモルファスシリコンによって形成された半導体層を備えている。なお、スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。このようなスイッチング素子ＳＷは、第１絶縁膜１１によって覆われている。
【００２２】
共通電極ＣＥは、第１絶縁膜１１の上に形成されている。このような共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。この共通電極ＣＥは、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。
【００２３】
画素電極ＰＥは、第２絶縁膜１２の上に形成され、共通電極ＣＥと向かい合っている。この画素電極ＰＥは、第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを介してスイッチング素子ＳＷと電気的に接続されている。また、この画素電極ＰＥには、第２絶縁膜１２を介して共通電極ＣＥと向かい合うスリットＰＳＬが形成されている。このような画素電極ＰＥは、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。この画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。また、この第１配向膜ＡＬ１は、第２絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００２４】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する側）３０Ａに、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。
【００２５】
ブラックマトリクス３１は、第２絶縁基板３０の内面３０Ａにおいて、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、スイッチング素子ＳＷなどの配線部に対向し、画素電極ＰＥと対向する開口部ＡＰを形成している。カラーフィルタ３２は、第２絶縁基板３０の内面３０Ａに形成され、開口部ＡＰに配置されている。また、カラーフィルタ３２は、ブラックマトリクス３１の上にも延在している。このカラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。互いに異なる色のカラーフィルタ３２間の境界は、ブラックマトリクス３１上に位置している。
【００２６】
オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１やカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、例えば透明な樹脂材料によって形成されている。このオーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。
【００２７】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されているが、負（ネガ型）の液晶材料によって構成されていても良い。
【００２８】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００２９】
アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面１０Ｂには、第１吸収軸を有する第１偏光板ＰＬ１が配置されている。また、対向基板ＣＴの外面すなわち第２絶縁基板３０の外面３０Ｂには、第１吸収軸とクロスニコルの位置関係にある第２吸収軸を有する第２偏光板ＰＬ２が配置されている。なお、第１絶縁基板１０と第１偏光板ＰＬ１との間や、第２絶縁基板３０と第２偏光板ＰＬ２との間には、位相差板など他の光学素子が配置されても良い。
【００３０】
第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理（例えば、ラビング処理や光配向処理）されている。第１配向膜ＡＬ１は、スリットＰＳＬの長軸（図２に示した例では第２方向Ｙ）に対して４５°以下の鋭角に交差する方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１は、例えば、第２方向Ｙに対して５°〜１５°の角度をもって交差する方向である。また、第２配向膜ＡＬ２は、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１と第２配向膜ＡＬ２の配向処理方向Ｒ２とは互いに逆向きである。
【００３１】
本実施形態における液晶表示装置では、液晶表示パネルＬＰＮにおいて、液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態で、第１配向膜ＡＬ１及び第２配向膜ＡＬ２によって規制された初期配向方向（例えば配向方向Ｒ１）に配向している。第１偏光板ＰＬ１の第１吸収軸及び第２偏光板ＰＬ２の第２吸収軸のいずれか一方は、液晶分子ＬＭの初期配向方向と平行であり、他方は初期配向方向に直交している。
【００３２】
以下に、上記構成の液晶表示装置における動作について説明する。
【００３３】
画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において第２方向Ｙに対して鋭角に交差する方向に初期配向している。
【００３４】
ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光のほとんどが、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００３５】
一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子ＬＭは、Ｘ−Ｙ平面内において、電界と略平行な方向に配向するように回転する。このとき、液晶分子ＬＭは、電界の大きさに応じた方向に配向する。
【００３６】
ＯＮ時には、第１偏光板ＰＬ１の第１吸収軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００３７】
このような構成により、ノーマリーブラックモードが実現される。
【００３８】
図４は、ＦＦＳモードの液晶表示装置における焼き付き現象を説明するための図である。
【００３９】
図中の（ａ）で示すように、液晶表示パネルＬＰＮに対して白と黒のチェッカーパターン（市松模様）を表示するような電圧を印加し、アクティブエリアＡＣＴの全面に亘ってチェッカーパターンを表示した状態を所定時間保持する。例えば、２５６階調で画像を表示する液晶表示装置において、アクティブエリアＡＣＴの第１領域ＡＡ１の画素ＰＸについては画素電極ＰＥと共通電極ＣＥとの間に電位差を形成せずに黒表示（階調値Ｇ０）を行う一方で、アクティブエリアＡＣＴの第１領域ＡＡ１に隣接する第２領域ＡＡ２の画素ＰＸについては画素電極ＰＥと共通電極ＣＥとの間に白表示（階調値Ｇ２５５）に対応する電位差を形成して白表示を行う。
【００４０】
その後、図中の（ｂ）で示すように、液晶表示パネルＬＰＮに対して中間調（例えば階調値Ｇ１２７）を表示するような電圧を印加し、アクティブエリアＡＣＴの全面に均一な中間調の画像を表示する。つまり、第１領域ＡＡ１の画素ＰＸ及び第２領域ＡＡ２の画素ＰＸの双方について、画素電極ＰＥと共通電極ＣＥとの間に同一の中間調表示に対応する電位差を形成する。このとき、黒表示状態で保持されていた第１領域ＡＡ１については本来の中間調に対応した輝度とほぼ同等の輝度が得られるが、白表示状態で保持されていた第２領域ＡＡ２について本来の中間調の輝度よりも高い輝度となってしまった場合に、第１領域ＡＡ１と第２領域ＡＡ２とで輝度差が生じてしまい、チェッカーパターンが残像として視認されてしまう。このような現象が焼き付き現象である。
【００４１】
チェッカーパターンを表示した後に生ずる輝度差については、種々の要因が考えられるが、一例として、液晶分子ＬＭの配向ずれが挙げられる。一般的には、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されていないＯＦＦ状態では、液晶分子ＬＭは、配向処理方向Ｒ１及び配向処理方向Ｒ２とほぼ平行な配向軸方向に配向する。しかしながら、長時間に亘って画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態に保持した場合には、液晶層ＬＱに過大なストレスがかかる。このため、画素電極ＰＥと共通電極ＣＥとの間の電位差をＯＦＦ状態に戻しても、液晶分子ＬＭが配向軸方向に完全に復帰しない配向ずれが生ずる。つまり、チェッカーパターンのうちの黒を表示した第１領域ＡＡ１のようにストレスの小さい領域では配向ずれは生じにくいが、その一方で、チェッカーパターンのうちの白を表示した第２領域ＡＡ２のように大きなストレスを受け続けた領域では配向ずれが生じやすい。
【００４２】
ノーマリーブラックモードの液晶表示装置では、共通電極ＣＥの電位Ｖｃｏｍと画素電極ＰＥの電位Ｖｄとの間の電位差（｜Ｖｄ−Ｖｃｏｍ｜）がゼロのときに輝度（あるいは透過率）がほぼゼロ（つまり黒表示）となり、電位差（｜Ｖｄ−Ｖｃｏｍ｜）が大きいほど輝度が高くなる。このような特性は、液晶層に印加する電圧と輝度との関係を示すＴ−Ｖ特性曲線で表される。
【００４３】
配向ずれが生じた領域と配向ずれが生じていない領域とで、それぞれ同一の中間調に対応した電位差を形成した場合には、配向ずれが生じていない領域よりも配向ずれが生じた領域の方が配向軸方向に対して液晶分子が実質的に大きく回転する。このため、配向ずれが生じた領域では、配向ずれが生じていない領域よりも輝度が高くなり、上記の輝度差を生じてしまう。
【００４４】
ところで、液晶表示装置を駆動する際には、フリッカ現象を回避するために、画素電極ＰＥに供給する信号を１フレーム期間毎に正負極性反転させて駆動することが行われている。本実施形態では、このような極性反転駆動を採用した場合を想定して、画素電極ＰＥの画素電極電位Ｖｄとして、Ｖｃｏｍ±Ｖ０の矩形波電圧を印加する場合について検討する。
【００４５】
ここではさらに、画素電極電位Ｖｄとしての矩形波電圧信号はそのままで、共通電極ＣＥの電位を変化させる場合を考える。ここでは、当初の共通電極電位ＶｃｏｍをＶｃｏｍ’に変化させたものとし、δＶ＝Ｖｃｏｍ’−Ｖｃｏｍ（以下、このδＶをＶＣＯＭ偏差と呼ぶ）とする。
【００４６】
このとき、正極性側の画素電極電位と共通電極電位との電位差の絶対値はδＶだけ減り、負極性側の画素電極電位と共通電極電位との電位差の絶対値はδＶだけ増える。すなわち、共通電極電位がＶｃｏｍの場合、画素電極電位Ｖｄがある中間調の階調値（例えばＧ１２７）に対応した電位に設定されたときに、その正極性電位のタイミングで得られる輝度とその負極性電位のタイミングで得られる輝度とはほぼ同一であり、これらの平均輝度は輝度Ｌ０となる。これに対して、共通電極電位がＶｃｏｍ’の場合、画素電極電位Ｖｄが階調値（Ｇ１２７）に対応した電位に設定されたときに、その正極性電位のタイミングで得られる輝度Ｌａは輝度Ｌ０よりも僅かに低下し、その負極性電位のタイミングで得られる輝度Ｌｂは輝度Ｌ０よりも大きく上昇する。このような輝度Ｌａと輝度Ｌｂとのアンバランスは、Ｔ−Ｖ特性曲線のカーブに依存して生ずるものである。このため、共通電極電位がＶｃｏｍ’の場合に得られる平均輝度（（Ｌａ＋Ｌｂ）／２）は、共通電極電位がＶｃｏｍの場合に得られる輝度Ｌ０よりも高くなる。
【００４７】
図５は、ＶＣＯＭ偏差δＶとある特定の中間調を表示した際の平均輝度との関係を示したグラフである。
【００４８】
図中のＡは、焼き付き現象が生ずる前の状態での輝度−ＶＣＯＭ偏差曲線を示している。このような輝度−ＶＣＯＭ偏差曲線Ａは、δＶ＝０（すなわちＶｃｏｍ’＝Ｖｃｏｍ）に関して、ＶＣＯＭ偏差δＶが正の場合と負の場合とでほぼ対称となる。また、輝度−ＶＣＯＭ偏差曲線Ａは、δＶ＝０のときに輝度（中間調表示の際の所望の輝度）Ｌ０が最低となる下に凸の放物線形状となる。
【００４９】
図中のＢは、第１領域ＡＡ１での黒焼き付き後（チェッカーパターンのうちの黒を所定時間表示した後）の輝度−ＶＣＯＭ偏差曲線を示している。このような輝度−ＶＣＯＭ偏差曲線Ｂは、その傾向としては、僅かに横軸方向について正の方向にシフトしているものの、輝度−ＶＣＯＭ偏差曲線Ａとほぼ同等である。このため、δＶ＝０のときの輝度Ｌ１は、輝度Ｌ０よりも僅かに上昇している。
【００５０】
図中のＣは、第２領域ＡＡ２での白焼き付き後（チェッカーパターンのうちの白を所定時間表示した後）の輝度−ＶＣＯＭ偏差曲線を示している。このような輝度−ＶＣＯＭ偏差曲線Ｃは、その傾向としては、輝度−ＶＣＯＭ偏差曲線Ａとほぼ同等であるが、全体として横軸方向については正の方向にシフトし、しかも、縦軸方向についても正の方向（つまり輝度が上昇する方向）にシフトしている。このため、δＶ＝０のときの輝度Ｌ２は、輝度Ｌ０及び輝度Ｌ１よりも大きく上昇している。
【００５１】
通常、画像を表示する際には、共通電極電位はＶｃｏｍ（δＶ＝０）に設定されるため、上記のような特定中間調を表示した際には、第１領域ＡＡ１において輝度Ｌ１となる一方で、第２領域ＡＡ２においては輝度Ｌ２となり、その輝度差が視認されてしまうことになる。
【００５２】
そこで、本実施形態では、画素電極ＰＥに対して、表示させる階調に応じた電圧を印加するのみならず、必要に応じて階調毎にＤＣバイアスをかけることで、焼き付き現象を緩和している。この点について、共通電極電位Ｖｃｏｍに対して表示させる階調に応じた電圧Ｖ０を予め設定し、画素電極電位Ｖｄとして、Ｖｃｏｍ±Ｖ０の矩形波電圧を画素電極ＰＥに印加する場合について説明する。ここで、特定の階調に応じた電圧Ｖ０に対してＤＣバイアスをかけるということは、矩形波電圧（Ｖｃｏｍ±Ｖ０）にＤＣバイアスＶｂを重畳する（Ｖｃｏｍ±Ｖ０+Ｖｂ）ことに相当する。このときの矩形波電圧（Ｖｃｏｍ±Ｖ０+Ｖｂ）は、共通電極電位Ｖｃｏｍに対して正極性と負極性とで非対称となる。例えば、ＤＣバイアスが正極正である場合、矩形波電圧が正極性のタイミングでは共通電極電位Ｖｃｏｍに対して（Ｖ０+Ｖｂ）の電位差が形成されるのに対して、矩形波電圧が負極性のタイミングでは共通電極電位Ｖｃｏｍに対して（Ｖ０-Ｖｂ）の電位差が形成される。発明者は、画素電極ＰＥに対してこのような非対称の矩形波電圧を印加することで、液晶層に与えるストレスが緩和され、焼き付き現象を緩和できることを見出した。
【００５３】
図６は、本実施形態の第１構成例におけるＶＣＯＭ偏差δＶと特定中間調を表示した際の平均輝度との関係を示したグラフである。
【００５４】
ここでは、白表示に対応した階調（Ｇ２５５）に応じた電圧にＤＣバイアスをかけた。
【００５５】
アクティブエリアＡＣＴの全面に亘ってチェッカーパターンを表示した状態を所定時間保持した後、特定中間調を表示した際に、黒焼き付きを行った第１領域ＡＡ１での輝度−ＶＣＯＭ偏差曲線Ｂ１は、図５に示した輝度−ＶＣＯＭ偏差曲線Ｂとほぼ同等となる。つまり、輝度−ＶＣＯＭ偏差曲線Ｂ１におけるδＶ＝０での中間調輝度Ｌ１１は、輝度−ＶＣＯＭ偏差曲線ＢにおけるδＶ＝０での中間調輝度Ｌ１とほぼ同等である。一方、白焼き付きを行った第２領域ＡＡ２での輝度−ＶＣＯＭ偏差曲線Ｃ１は、図５に示した輝度−ＶＣＯＭ偏差曲線Ｃよりも横軸方向について負の方向にシフトしている。つまり、輝度−ＶＣＯＭ偏差曲線Ｃ１におけるδＶ＝０での中間調輝度Ｌ１２は、輝度−ＶＣＯＭ偏差曲線ＣにおけるδＶ＝０での中間調輝度Ｌ２よりも低下する。
【００５６】
したがって、共通電極電位をＶｃｏｍ（δＶ＝０）に設定して通常の画像を表示した場合、上記の特定中間調を表示した際には、第１領域ＡＡ１において輝度Ｌ１１となる一方で、第２領域ＡＡ２においては輝度Ｌ１２となるが、その輝度差（Ｌ１２−Ｌ１１）は、図５に示した例の輝度差（Ｌ２−Ｌ１）よりも小さくなる。このため、輝度差が視認されにくくなり、結果として、焼き付き現象を緩和することが可能となる。
【００５７】
図７は、本実施形態の第２構成例におけるＶＣＯＭ偏差δＶと特定中間調を表示した際の平均輝度との関係を示したグラフである。
【００５８】
ここでは、白表示に対応した階調（Ｇ２５５）に応じた電圧にＤＣバイアスをかけるのに加えて、さらに、特定中間階調（例えば、Ｇ３１やＧ６３）に応じた電圧についてもＤＣバイアスをかけた。
【００５９】
アクティブエリアＡＣＴの全面に亘ってチェッカーパターンを表示した状態を所定時間保持した後、特定中間調を表示した際に、黒焼き付きを行った第１領域ＡＡ１での輝度−ＶＣＯＭ偏差曲線Ｂ２は、図５に示した輝度−ＶＣＯＭ偏差曲線Ｂよりも横軸方向について負の方向にシフトしている。一方、白焼き付きを行った第２領域ＡＡ２での輝度−ＶＣＯＭ偏差曲線Ｃ２は、図６に示した輝度−ＶＣＯＭ偏差曲線Ｃ１よりも横軸方向についてさらに負の方向にシフトしている。
【００６０】
したがって、共通電極電位をＶｃｏｍ（δＶ＝０）に設定して通常の画像を表示した場合、上記の特定中間調を表示した際には、第１領域ＡＡ１において輝度Ｌ２１となる一方で、第２領域ＡＡ２においては輝度Ｌ２２となるが、その輝度差（Ｌ２２−Ｌ２１）は、図６に示した例の輝度差（Ｌ１２−Ｌ１１）よりもさらに小さくなる。このため、輝度差がより視認されにくくなり、結果として、焼き付き現象をさらに緩和することが可能となる。
【００６１】
上述したように、本実施形態のようなノーマリーブラックモードにおいては、画素ＰＸに表示させる階調に応じた電圧にＤＣバイアスをかけて画素電極ＰＥに供給する駆動部は、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された白表示状態において、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されていない黒表示状態よりも高いＤＣバイアスをかける。
【００６２】
以下に、本実施形態の第１構成例及び第２構成例に対応した実施例について説明する。
【００６３】
図８は、比較例、第１実施例、及び、第２実施例のそれぞれについて、焼き付き現象を評価した評価結果を示す図である。
【００６４】
図中の（ａ）で示した比較例は、全ての階調に応じた電圧にＤＣバイアスをかけない場合に相当する。図中の（ｂ）で示した第１実施例は、上記の第１構成例の一例に相当し、黒表示状態を含む低階調側ではＤＣバイアスをゼロ（ｍＶ）に設定し、白表示状態を含む高階調側で階調値の増加に伴ってＤＣバイアスを増加し、白表示状態で最大のＤＣバイアスをかける場合に相当する。図中の（ｃ）で示した第２実施例は、上記の第２構成例の一例に相当し、黒表示状態に近い低階調側では負極性のＤＣバイアスをかけ、白表示状態を含む高階調側で階調値の増加に伴ってＤＣバイアスを増加し、白表示状態で最大のＤＣバイアスをかける場合に相当する。
【００６５】
図中のａ１、ｂ１、ｃ１のぞれぞれは、階調値とＤＣバイアスとの関係を示す図であり、横軸に階調値をとり、縦軸に各階調値に対するＤＣバイアスの大きさ（ｍＶ）を表した図である。ａ１は、比較例における階調値とＤＣバイアスとの関係を示す図であり、いずれの階調値に対してもＤＣバイアスがゼロ（ｍＶ）に設定されている。
【００６６】
ｂ１は、第１実施例における階調値とＤＣバイアスとの関係を示す図である。このｂ１によれば、階調値Ｇ０（黒表示状態に相当）から階調値Ｇ１９０付近までＤＣバイアスがゼロ（ｍＶ）に設定されているが、階調値Ｇ１９０付近から最大の階調値Ｇ２５５（白表示状態に相当）にかけて階調値の増加に伴って次第に正極性のＤＣバイアスが増加し、階調値Ｇ２５５において最大のＤＣバイアスに設定されている。図示した例では、最大のＤＣバイアスの設定値は１５０ｍＶであるが、駆動部の性能に応じてさらに高いＤＣバイアスが設定されても良い。
【００６７】
ｃ１は、第２実施例における階調値とＤＣバイアスとの関係を示す図である。このｃ１によれば、階調値Ｇ０から階調値Ｇ１９０付近まで負極性のＤＣバイアスが設定され、階調値Ｇ１９０付近から最大の階調値Ｇ２５５にかけて階調値の増加に伴って次第に正極性のＤＣバイアスが増加し、階調値Ｇ２５５において最大のＤＣバイアスに設定されている。図示した例では、階調値Ｇ３１や階調値Ｇ６３などの低階調側においてＤＣバイアスの設定値は−１００ｍＶであり、最大のＤＣバイアスの設定値は１５０ｍＶであるが、駆動部の性能に応じてＤＣバイアスの設定が変更されても良い。
【００６８】
図中のａ２及びａ３、ｂ２及びｂ３、ｃ２及びｃ３のそれぞれは、焼き付き判定レベルの評価結果を示す図であり、縦軸は画面の全面に固定のチェッカーパターンを表示させ続けたストレス時間であり、横軸はチェッカーパターンを表示させた後に画面全面に評価階調値（Ｇ３１及びＧ６３）の均一画面を表示させた緩和時間である。表の値は、各時間での焼き付き状態を観察者が主観的に評価したときの判定レベルの平均値であり、レベル２は焼き付きが著しく視認された「劣悪」の状態を示し、レベル３は焼き付きが視認された「悪」の状態を示し、レベル４は焼き付きが正面から観察したときにほとんど視認されない状態を示し、レベル５は焼き付きが全く観察されない「良」の状態を示している。
【００６９】
ａ２は比較例における評価階調Ｇ６３での評価結果を示す図であり、ａ２は比較例における評価階調Ｇ３１での評価結果を示す図である。ストレス時間が３０分（３０ｍ）以上となると、緩和時間に関わらずレベル４以上の判定レベルが得られにくくなり、ストレス時間が１時間（１Ｈ）を超えてくると、緩和時間関わらずほとんどレベル４以上の判定レベルが得られないことが分かる。
【００７０】
ｂ２は第１実施例における評価階調Ｇ６３での評価結果を示す図であり、ｂ２は第１実施例における評価階調Ｇ３１での評価結果を示す図である。ストレス時間が３０分（３０ｍ）であっても、比較的短い緩和時間でレベル４以上の判定レベルが得られやすくなり、ストレス時間が１時間（１Ｈ）を超えても、総じて比較例よりも高い判定レベルが得られることが分かる。
【００７１】
ｃ２は第２実施例における評価階調Ｇ６３での評価結果を示す図であり、ｃ２は第２実施例における評価階調Ｇ３１での評価結果を示す図である。ストレス時間が１時間（１Ｈ）以上であっても、比較的短い緩和時間でレベル４以上の判定レベルが得られ、ストレス時間が１時間（１Ｈ）を超えても、総じて第１実施例よりも高い判定レベルが得られることが分かる。
【００７２】
以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置及びその駆動方法を提供することができる。
【００７３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００７４】
例えば、上記の実施形態においては、画素電極ＰＥのスリットＰＳＬは第２方向Ｙに平行な長軸を有するように形成したが、第１方向Ｘに平行な長軸を有するように形成しても良いし、第１方向Ｘ及び第２方向Ｙに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。
【符号の説明】
【００７５】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板
ＰＥ…画素電極  ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層  ＬＭ…液晶分子
ＳＤ…ソースドライバ  ＣＴＲ…コントローラ
【図１】
2014066874.tif 000003
【図２】
2014066874.tif 000004
【図３】
2014066874.tif 000005
【図４】
2014066874.tif 000006
【図５】
2014066874.tif 000007
【図６】
2014066874.tif 000008
【図７】
2014066874.tif 000009
【図８】
2014066874.tif 000010