(57)【要約】【課題】ヒステリシス調整用端子を設けることなく、ヒステリシス幅の調整を行うことの可能な電圧検出回路を提供する。【解決手段】集積回路に内蔵され、当該集積回路に入力される入力信号の電圧レベルと基準電圧とを比較する電圧検出回路１０であって、第１および第２の入力端子２１、２２を有し、前記第１の入力端子（反転入力端子２１）は前記集積回路の外部接続用の信号入力端子Ｔｉｎに接続され、前記第２の入力端子（非反転入力端子２２）には前記基準電圧が入力されるコンパレータ１１と、当該コンパレータ１１の出力に応じて前記コンパレータ１１の前記第１の入力端子（反転入力端子２１）に電流を供給する電流源（定電流源１３）と、を備えるとともに、前記集積回路の外部接続用の信号入力端子Ｔｉｎに一端が接続され他端に前記入力信号が入力される外付け抵抗素子（抵抗１４）と、を備える。【選択図】図１
2014062825.tif 000002
【特許請求の範囲】
【請求項１】
集積回路に内蔵され、当該集積回路に入力される入力信号の電圧レベルを検出する電圧検出回路であって、
第１および第２の入力端子を有し、前記第１の入力端子は前記集積回路の外部接続用の信号入力端子に接続され、前記第２の入力端子には基準電圧が入力されるコンパレータと、
当該コンパレータの出力に応じて前記コンパレータの前記第１の入力端子に電流を供給する電流源と、を備えるとともに、
前記集積回路の外部接続用の信号入力端子に一端が接続され他端に前記入力信号が入力される外付け抵抗素子と、を備えることを特徴とする電圧検出回路。
【請求項２】
前記集積回路に内蔵され且つ、前記電流源と前記コンパレータの前記第１の入力端子との間に接続され、前記コンパレータの出力に応じて前記電流源を前記第１の入力端子に接続または非接続とするスイッチを備えることを特徴とする請求項１記載の電圧検出回路。
【請求項３】
前記集積回路に内蔵され且つ、前記電流源と電源との間に接続され、前記コンパレータの出力に応じて前記第１の入力端子に前記電流を供給または非供給とするスイッチを備えることを特徴とする請求項１記載の電圧検出回路。
【請求項４】
前記電流源および前記スイッチは、前記第１の入力端子と低電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの反転入力端子であって、
前記スイッチは、前記コンパレータの出力がハイレベルであるときにオンに制御され、前記コンパレータの出力がローレベルであるときにオフに制御されることを特徴とする請求項２または請求項３に記載の電圧検出回路。
【請求項５】
前記電流源および前記スイッチは、前記第１の入力端子と低電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの非反転入力端子であって、
前記集積回路に内蔵され且つ、前記コンパレータの出力端と前記スイッチとの間にインバータを備え、
前記スイッチは、前記コンパレータの出力がハイレベルであるときにオフに制御され、前記コンパレータの出力がローレベルであるときにオンに制御されることを特徴とする請求項２または請求項３に記載の電圧検出回路。
【請求項６】
前記電流源および前記スイッチは、前記第１の入力端子と高電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの反転入力端子であって、
前記集積回路に内蔵され且つ、前記コンパレータの出力端と前記スイッチとの間にインバータを備え、
前記スイッチは、前記コンパレータの出力がハイレベルであるときにオフに制御され、前記コンパレータの出力がローレベルであるときにオンに制御されることを特徴とする請求項２または請求項３に記載の電圧検出回路。
【請求項７】
前記電流源および前記スイッチは、前記第１の入力端子と高電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの非反転入力端子であって、
前記スイッチは、前記コンパレータの出力がハイレベルであるときにオンに制御され、前記コンパレータの出力がローレベルであるときにオフに制御されることを特徴とする請求項２または請求項３に記載の電圧検出回路。
【請求項８】
集積回路に内蔵され、当該集積回路に入力される入力信号の電圧レベルを検出する電圧検出方法であって、
第１および第２の入力端子を有し、前記第１の入力端子が前記集積回路の外部接続用の信号入力端子に接続され、前記第２の入力端子には基準電圧が入力されるコンパレータの前記第１の入力端子に、前記コンパレータの出力に応じて前記第１の入力端子に電流を供給する電流源を設けるとともに、前記信号入力端子に一端が接続され他端に前記入力信号が入力される外付け抵抗素子と、を設け、
前記外付け抵抗素子の抵抗値を調整することにより、前記コンパレータの入出力特性におけるヒステリシス幅を調整することを特徴とする電圧検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧を検出する検出回路などの、電圧レベルが基準値を超えているかどうかを検出する電圧検出回路に関し、特に、集積回路（ＬＳＩ）に内蔵される電圧検出回路及び電圧検出方法に関する。
【背景技術】
【０００２】
電圧レベルが、ある値を超えたかどうかを検出する電圧検出回路として、例えば図９に示すように、基準電圧Ｖｒｅｆに対して入力信号の入力電圧Ｖｉｎが大きいか小さいかにより、入力信号を２値化するコンパレータ回路１０１が利用されている。
図９に示すコンパレータ回路１０１では、反転入力端子に入力信号が入力され、非反転入力端子に基準電圧Ｖｒｅｆが入力される。そして、入力信号の入力電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも大きいときには、コンパレータ回路１０１の出力電圧Ｖｏｕｔは、Ｌレベル（ＶＳＳ）となり、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆより小さいときには、出力電圧Ｖｏｕｔは、Ｈレベル（ＶＤＤ）となる。なお、ＶＤＤは高電位側の電源電圧、ＶＳＳは低電位側の電源電圧である。
【０００３】
このようなコンパレータ回路１０１においては、入力電圧Ｖｉｎにノイズがのった状態で入力電圧Ｖｉｎが基準電圧Ｖｒｅｆ近傍の値に近づくと、ノイズにより、入力電圧Ｖｉｎと基準電圧Ｖｒｅｆとの大小関係が、短時間に入れ替わり、出力電圧Ｖｏｕｔが、ＨレベルおよびＬレベルを繰り返すチャタリングという現象が生じ、このコンパレータ回路１０１の出力電圧Ｖｏｕｔに基づき、入力信号のパルスを検出する回路において、信号の誤検出を行う可能性がある。
【０００４】
このチャタリングによる誤検出を回避するため、ヒステリシスをもつコンパレータが一般に使用される。
また、ノイズ量は、コンパレータを使用するシステムの環境などで変化するため、チャタリング防止を行うためには、ヒステリシス幅を調整する必要がある。
このような、ヒステリシス幅を調整可能なヒステリシス付きコンパレータ回路として、図１０に示す回路が提案されている（例えば、特許文献１参照）。
【０００５】
このヒステリシス付きコンパレータ回路１０２は、検出対象である入力電圧Ｖ２を、コンパレータＣＭＰのマイナス側入力端子Ｔ２に入力し、コンパレータ１の非反転入力端子Ｔ３に接続されるプラス側入力端子Ｔ１に入力される入力電圧Ｖ１を、コンパレータＣＭＰの出力に応じて調整し、非反転入力端子Ｔ３の端子電圧すなわち基準電圧を調整する。このようにコンパレータＣＭＰの出力に応じて基準電圧を調整することにより、コンパレータＣＭＰの入出力特性にヒステリシスをもたせるようにしている。
【０００６】
図１０に示すヒステリシス付きコンパレータ回路１０２は、以下のような動作を行う。ここで、プラス側入力端子Ｔ１に入力される入力電圧Ｖ１が、マイナス側入力端子Ｔ２に入力される入力電圧Ｖ２に対して、Ｖ１＜Ｖ２の状態からＶ１＞Ｖ２の状態に切り替わる時の非反転入力端子Ｔ３の電圧をＶｓ１とし、Ｖ１＞Ｖ２の状態からＶ１＜Ｖ２の状態に切り替わる時の非反転入力端子Ｔ３の電圧をＶｓ２とする。
【０００７】
抵抗Ｒの抵抗値をＲ、定電流源回路の定電流をＩ０とすると、Ｖｓ１およびＶｓ２は、次のように表すことができる。
Ｖｓ１＝Ｖ１−Ｉ０×Ｒ
Ｖｓ２＝Ｖ１
これら式から、ヒステリシス幅（Ｖｓ２−Ｖｓ１）は、Ｖｓ２−Ｖｓ１＝Ｉ０×Ｒと表すことができる。このことから、抵抗Ｒの抵抗値Ｒと定電流回路の定電流Ｉ０とにより、ヒステリシス幅を制御することができることがわかる。
【０００８】
また、ヒステリシス幅を調整可能なコンパレータ回路として、例えば、特許文献２〜８なども提案されている。これらコンパレータ回路は、基準電圧となる電圧信号を供給する基準電圧源とコンパレータとの間に、抵抗と定電流回路などの回路を設け、基準電圧源からの電圧信号を調整しコンパレータのプラス側入力端子の端子電圧を調整することで、ヒステリシス幅を調整するようにしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平３−９９５１３号公報
【特許文献２】特開昭６３−７５５７２号公報
【特許文献３】特開平１−３００７０８号公報
【特許文献４】特開平７−２０９３４６号公報
【特許文献５】特開平１０−１９７５７２号公報
【特許文献６】特開平１０−５４８５３号公報
【特許文献７】特開２０００−２４４２８９号公報
【特許文献８】特開２００５−２１７４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上記のようなヒステリシス付きコンパレータ回路１０２、１０３をＬＳＩに内蔵し、ヒステリシス幅を調整可能な抵抗Ｒを外付け抵抗とし、この外付け抵抗Ｒの抵抗値を調整することで、ヒステリシス幅の調整を行う構成とした場合、外付け抵抗Ｒの抵抗値を変更できるようにするためには、入力信号が入るプラス側入力端子Ｔ１に加えて非反転入力端子Ｔ３をＬＳＩの外付け抵抗Ｒと接続するためのヒステリシス調整端子が必要になる。また、ヒステリシス調整端子の追加に伴い、パッケージサイズが増加するという問題が生じる。
そこで、本発明は上記未解決の問題に着目してなされたものであり、ヒステリシス調整用端子を設けることなく、ヒステリシス幅の調整を行うことができる電圧検出回路及び電圧検出方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
本発明の一態様は、集積回路に内蔵され、当該集積回路に入力される入力信号（例えば、図１の検出対象電圧ＶＤ）の電圧レベルを検出する電圧検出回路（例えば、図１の電圧検出回路１０）であって、第１および第２の入力端子を有し、前記第１の入力端子は前記集積回路の外部接続用の信号入力端子（例えば、図１の信号入力端子Ｔｉｎ）に接続され、前記第２の入力端子には基準電圧が入力されるコンパレータ（例えば、図１のコンパレータ１１）と、当該コンパレータの出力に応じて前記コンパレータの前記第１の入力端子に電流を供給する電流源（例えば、図１の定電流源１３）と、を備えるとともに、前記集積回路の外部接続用の信号入力端子に一端が接続され他端に前記入力信号が入力される外付け抵抗素子（例えば、図１の抵抗１４）と、を備えることを特徴とする電圧検出回路である。
【００１２】
前記集積回路に内蔵され且つ、前記電流源と前記コンパレータの前記第１の入力端子との間に接続され、前記コンパレータの出力に応じて前記電流源を前記第１の入力端子に接続または非接続とするスイッチ（例えば、図１のスイッチ１２）を、さらに備えていてよい。
前記集積回路に内蔵され且つ、前記電流源と電源との間に接続され、前記コンパレータの出力に応じて前記第１の入力端子に前記電流を供給または非供給とするスイッチ（例えば、図３のスイッチ１２）を、さらに備えていてよい。
【００１３】
前記電流源および前記スイッチ（例えば、図１、図３の定電流源１３およびスイッチ１２）は、前記第１の入力端子と低電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの反転入力端子であって、前記スイッチは、前記コンパレータの出力がハイレベルであるときにオンに制御され、前記コンパレータの出力がローレベルであるときにオフに制御されるようになっていてよい。
【００１４】
前記電流源および前記スイッチ（例えば、図４、図５の定電流源１３およびスイッチ１２）は、前記第１の入力端子と低電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの非反転入力端子であって、前記集積回路に内蔵され且つ、前記コンパレータの出力端と前記スイッチとの間にインバータ（例えば、図４、図５のインバータ１５）を備え、前記スイッチは、前記コンパレータの出力がハイレベルであるときにオフに制御され、前記コンパレータの出力がローレベルであるときにオンに制御されるようになっていてよい。
【００１５】
前記電流源および前記スイッチ（例えば、図６の定電流源１３およびスイッチ１２）は、前記第１の入力端子と高電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの反転入力端子であって、前記集積回路に内蔵され且つ、前記コンパレータの出力端と前記スイッチとの間にインバータ（例えば、図６のインバータ１５）を備え、前記スイッチは、前記コンパレータの出力がハイレベルであるときにオフに制御され、前記コンパレータの出力がローレベルであるときにオンに制御されるようになっていてよい。
【００１６】
前記電流源および前記スイッチ（例えば、図８の定電流源１３およびスイッチ１２）は、前記第１の入力端子と高電位側電源との間に接続され、且つ前記第１の入力端子は前記コンパレータの非反転入力端子であって、前記スイッチは、前記コンパレータの出力がハイレベルであるときにオンに制御され、前記コンパレータの出力がローレベルであるときにオフに制御されるようになっていてよい。
【００１７】
本発明の他の態様は、集積回路に内蔵され、当該集積回路に入力される入力信号の電圧レベルを検出する電圧検出方法であって、第１および第２の入力端子を有し、前記第１の入力端子が前記集積回路の外部接続用の信号入力端子に接続され、前記第２の入力端子には基準電圧が入力されるコンパレータの前記第１の入力端子に、前記コンパレータの出力に応じて前記第１の入力端子に電流を供給する電流源を設けるとともに、前記信号入力端子に一端が接続され他端に前記入力信号が入力される外付け抵抗素子と、を設け、前記外付け抵抗素子の抵抗値を調整することにより、前記コンパレータの入出力特性におけるヒステリシス幅を調整することを特徴とする電圧検出方法である。
【発明の効果】
【００１８】
本発明によれば、外付け抵抗素子の抵抗値を調整することによりコンパレータが有する入出力特性のヒステリシス幅を調整することができる。このとき、検出対象の入力信号を入力するための外部接続用の信号入力端子に外付け抵抗素子の一端を接続し、外付け抵抗素子の他端に検出対象の入力信号を入力する構成としたため、ヒステリシス幅を調整するために別途外部接続用の端子を設けることなく実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明における電圧検出回路の一例を示す概略構成図である。
【図２】図１の電圧検出回路の入出力特性の一例を示す特性図である。
【図３】本発明における電圧検出回路の変形例である。
【図４】本発明における電圧検出回路の変形例である。
【図５】本発明における電圧検出回路の変形例である。
【図６】本発明における電圧検出回路の変形例である。
【図７】図６の電圧検出回路の入出力特性の一例を示す特性図である。
【図８】本発明における電圧検出回路の変形例である。
【図９】電圧検出回路としてコンパレータを用いた場合の一例を示す概略構成図である。
【図１０】従来の電圧検出回路としてのヒステリシス付きコンパレータ回路の一例を示す概略構成図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明を適用した電圧検出回路１０の一例を示す回路図である。
図１に示すように、電圧検出回路１０は、電源ＶＤＤ−ＶＳＳ間に接続されたコンパレータ１１と、コンパレータ１１の反転入力端子２１と電源ＶＳＳとの間にスイッチ１２を介して接続される定電流源１３と、抵抗１４とを備える。
コンパレータ１１とスイッチ１２と定電流源１３とは、ＬＳＩなどの集積回路に組み込まれ、コンパレータ１１の反転入力端子２１は、スイッチ１２の一端に接続されるとともにＬＳＩの外部接続端子である信号入力端子Ｔｉｎに接続される。コンパレータ１１の非反転入力端子２２には基準電圧Ｖｒｅｆが入力される。
【００２１】
スイッチ１２は、コンパレータ１１の出力電圧Ｖｏｕｔに応じてオンオフ制御され、出力電圧Ｖｏｕｔがローレベル（以下、Ｌレベルという。）のときにはオフ、ハイレベル（以下、Ｈレベルという。）のときにはオン状態に制御される。
信号入力端子Ｔｉｎには抵抗１４の一端が接続され、抵抗１４の他端に、検出対象の電圧である検出対象電圧ＶＤが入力される。この検出対象電圧ＶＤは、例えばＬＳＩへの電源電圧である。なお、検出対象電圧ＶＤはＬＳＩへの電源電圧に限るものではなく、例えば、温度センサからの信号レベルを検出する場合など、基準電圧Ｖｒｅｆと比較することにより検出対象電圧ＶＤの電圧レベルを検出する信号であれば適用することができる。
【００２２】
次に、コンパレータ１１の動作を説明する。
信号入力端子Ｔｉｎの電圧（すなわち検出対象電圧ＶＤ）を入力電圧Ｖｉｎとすると、スイッチ１２がオフ状態である場合、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆより大きい（Ｖｉｎ＞Ｖｒｅｆ）ときには、コンパレータ１１の出力電圧ＶｏｕｔはＬレベル（ＶＳＳ）となる。入力電圧Ｖｉｎが基準電圧Ｖｒｅｆより小さい（Ｖｉｎ＜Ｖｒｅｆ）ときには、コンパレータ１１の出力電圧ＶｏｕｔはＨレベル（ＶＤＤ）となる。
【００２３】
ここで、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わるときの反転入力端子の電圧をＶｉｎ１とし、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わるときの反転入力端子の電圧をＶｉｎ２とする。
入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わる場合、つまり、入力電圧Ｖｉｎが減少する場合、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆのときには、コンパレータ１１の出力電圧ＶｏｕｔはＬレベル（ＶＳＳ）となりスイッチ１２はオフとなる。そのため、反転入力端子の電圧Ｖｉｎ１はＶｉｎ１＝Ｖｉｎ＝ＶＤと表すことができる。
【００２４】
そして、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わる時点で、出力電圧ＶｏｕｔがＨレベル（ＶＤＤ）に切り替わることから、スイッチ１２がオンに切り替わる。つまり、Ｖｉｎ１＝Ｖｒｅｆのときにスイッチ１２の状態が切り替わる。このとき、Ｖｉｎ１＝ＶＤであるから、すなわちＶｒｅｆ＝ＶＤのときに、コンパレータ１１の出力がＬレベルからＨレベルに切り替わる。
一方、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わる場合、すなわち、入力電圧Ｖｉｎが増加する場合、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆのときには、出力電圧ＶｏｕｔはＨレベル（ＶＤＤ）となりスイッチ１２はオンであるため、定電流源１３が反転入力端子２１と接続される。
【００２５】
そのため、反転入力端子２１の電圧Ｖｉｎ２はＶｉｎ２＝ＶＤ−Ｉ０×Ｒｉと表すことができる。
そして、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わる時点で、コンパレータ１１の出力電圧ＶｏｕｔがＬレベルに切り替わることから、スイッチ１２がオフに切り替わる。
【００２６】
つまり、Ｖｉｎ２＝Ｖｒｅｆのときに、スイッチ１２の状態が切り替わる。すなわち、Ｖｉｎ２＝ＶＤ−Ｉ０×Ｒｉであるから、Ｖｉｎ２（＝Ｖｒｅｆ）＝ＶＤ−Ｉ０×Ｒｉのとき、すなわち、Ｖｄ＝Ｖｒｅｆ＋Ｉ０×Ｒｉのときに、コンパレータ１１の出力がＨレベルからＬレベルに切り替わる。
したがって、ヒステリシス幅｜Ｖｉｎ２−Ｖｉｎ１｜は、｜Ｖｉｎ２−Ｖｉｎ１｜＝Ｉ０×Ｒｉとなり、すなわち、抵抗１４の抵抗値Ｒｉと定電流源１３の定電流Ｉ０とでヒステリシス幅を制御することができることになる。
【００２７】
図２は、図１の電圧検出回路１０の入力電圧と出力電圧との関係を示す入出力特性図である。
図２において、横軸は信号入力端子Ｔｉｎの入力電圧Ｖｉｎ、縦軸は出力電圧Ｖｏｕｔである。
入力電圧Ｖｉｎが増加し、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わるときには、反転入力端子２１の電圧Ｖｉｎ１は、Ｖｒｅｆ＞Ｖｉｎとなるまでは、Ｖｉｎ＝Ｖｉｎ１であるため、ＶｉｎがＶｒｅｆを下回った時点で、出力電圧ＶｏｕｔはＬレベルからＨレベルに切り替わる。
【００２８】
逆に、入力電圧Ｖｉｎが減少し、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わるときには、定電流源１３が反転入力端子２１と接続され、反転入力端子２１の電圧Ｖｉｎ２は、Ｖｉｎ２＝Ｖｉｎ−Ｉ０×Ｒｉとなるため、Ｖｉｎ２＞Ｖｒｅｆとなったとき、すなわち、Ｖｉｎ＞Ｖｒｅｆ＋Ｉ０×Ｒｉとなったときに、出力電圧ＶｏｕｔがＨレベルからＬレベルに切り替わる。
以上説明したように、上記構成によれば、検出対象電圧ＶＤの入力端と信号入力端子Ｔｉｎとの間に抵抗１４を挿入することで、抵抗１４の抵抗値Ｒｉを調整することにより、ヒステリシス幅を調整することができる。そのため、ヒステリシス幅の調整用に別途端子を設ける必要がなく実現することができる。
【００２９】
なお、上記実施形態では、図１に示す構成とした場合について説明したがこれに限るものではない。
例えば、図３に示すように、スイッチ１２と定電流源１３との接続を逆にし、コンパレータ１１の反転入力端子２１に定電流源１３の一端を接続し、他端を、スイッチ１２を介して低電位側電源ＶＳＳに接続する構成としてもよい。
【００３０】
また、図４に示すように、コンパレータ１１の反転入力端子２１および非反転入力端子２２に入力する信号を逆にし、コンパレータ１１において、検出対象電圧ＶＤを、非反転入力端子２２に入力し、反転入力端子２１に基準電圧Ｖｒｅｆを入力する構成としてもよい。この場合には、コンパレータ１１の出力電圧Ｖｏｕｔをインバータ１５で反転した信号に基づきスイッチ１２をオンオフ制御すればよい。
【００３１】
また、図４に示すように、コンパレータ１１の反転入力端子２１および非反転入力端子２２に入力する信号を逆にするだけでなく、さらに、図５に示すように、スイッチ１２と定電流源１３との接続を逆にし、コンパレータ１１の非反転入力端子２２に定電流源１３の一端を接続し、他端を、スイッチ１２を介して低電位側電源ＶＳＳに接続する構成としてもよい。
【００３２】
また、図６に示すように、高電位側電源ＶＤＤに定電流源１３の一端を接続し、他端を、スイッチ１２を介して反転入力端子２１に接続する構成とし、出力電圧Ｖｏｕｔをインバータ１５で反転した信号に基づきスイッチ１２を制御する構成としてもよい。
この場合のコンパレータ１１の入出力特性を表した図が図７である。
入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態から入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆの状態に切り替わる場合、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆのときには、出力電圧ＶｏｕｔはＬレベル（ＶＳＳ）となり、出力電圧Ｖｏｕｔはインバータ１５で反転されることからスイッチ１２はオンとなる。そのため、反転入力端子２１の電圧Ｖｉｎ１はＶｉｎ１＝Ｖｉｎ＋Ｉ０×Ｒｉとなる。
【００３３】
また、Ｖｉｎ１＞基準電圧Ｖｒｅｆの状態からＶｉｎ１（＝Ｖｉｎ＋Ｉ０×Ｒｉ）＜基準電圧Ｖｒｅｆの状態に切り替わる時点、すなわち、Ｖｉｎ１＜Ｖｒｅｆ−Ｉ０×Ｒｉとなる時点で、出力電圧ＶｏｕｔがＨレベル（ＶＤＤ）に切り替わることから、スイッチ１２がオフに切り替わる。
一方、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆ−Ｉ０×Ｒｉの状態から入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わる場合、入力電圧Ｖｉｎ＜基準電圧Ｖｒｅｆ−Ｉ０×Ｒｉのときには、出力電圧ＶｏｕｔはＨレベルとなるため、スイッチ１２はオフとなり、定電流源１３は反転入力端子２１に接続されない。
【００３４】
そのため、反転入力端子２１の電圧Ｖｉｎ２はＶｉｎ２＝Ｖｉｎ＝ＶＤとなる。
そして、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆの状態に切り替わる時点で、出力電圧ＶｏｕｔがＬレベルに切り替わることから、スイッチ１２はオンとなり、定電流源１３が反転入力端子２１に接続される。
したがって、ヒステリシス幅｜Ｖｉｎ２−Ｖｉｎ１｜は、｜Ｖｉｎ２−Ｖｉｎ１｜＝Ｉ０×Ｒｉとなり、この場合も、抵抗１４の抵抗値Ｒｉと定電流Ｉ０とでヒステリシス幅を制御することができることがわかる。
【００３５】
また、この場合もヒステリシス幅は、電源電圧に依存しない。
なお、図６に示すように、定電流源１３を高電位側電源ＶＤＤに接続した場合も、さらに、定電流源１３とスイッチ１２とを逆に接続することも可能である。また、図８に示すように、コンパレータ１１の反転入力端子２１および非反転入力端子２２に入力する信号を逆にすることも可能である。
【符号の説明】
【００３６】
１０  電圧検出回路
１１  コンパレータ
１２  スイッチ
１３  定電流源
１４  抵抗
１５  インバータ
２１  反転入力端子
２２  非反転入力端子
【図１】
2014062825.tif 000003
【図２】
2014062825.tif 000004
【図３】
2014062825.tif 000005
【図４】
2014062825.tif 000006
【図５】
2014062825.tif 000007
【図６】
2014062825.tif 000008
【図７】
2014062825.tif 000009
【図８】
2014062825.tif 000010
【図９】
2014062825.tif 000011
【図１０】
2014062825.tif 000012