(57)【要約】【課題】圧電素子の特性の相違に起因した液滴の吐出量の差異を低減する。【解決手段】印刷ヘッド２０のＭ個のヘッドユニットＵ[1]〜Ｕ[M]の各々は、駆動信号生成部２２と複数の圧電素子４０とを具備する。Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]の各々の駆動信号生成部２２には、制御ユニット１０の制御信号供給部１４０から共通の制御信号ＣＯＭ0が供給される。各ヘッドユニットＵ[m]の駆動信号生成部２２は、後段の各圧電素子４０の特性（例えば印加電圧に対する変形量の関係）に応じた駆動信号Ｄを制御信号ＣＯＭ0から生成して各圧電素子４０に供給する。【選択図】図１
2014184572.tif 000002
【特許請求の範囲】
【請求項１】
液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられて第１駆動信号に応じた充電と放電とにより液滴を当該ノズルから吐出させる圧電素子とを含む複数の吐出部を含む第１吐出部群と、
液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられて第２駆動信号に応じた充電と放電とにより液滴を当該ノズルから吐出させる圧電素子とを含む複数の吐出部を含む第２吐出部群と、
前記第１吐出部群の特性に応じた前記第１駆動信号を制御信号から生成する第１駆動信号生成部と、
前記第２吐出部群の特性に応じた前記第２駆動信号を制御信号から生成する第２駆動信号生成部と、
前記第１駆動信号生成部と前記第２駆動信号生成部とに共通の前記制御信号を供給する制御信号供給部と
を具備する液体吐出装置。
【請求項２】
所定量の液滴を前記圧電素子に吐出させるために前記第１駆動信号生成部が生成する駆動信号と、前記所定量の液滴を前記圧電素子に吐出させるために前記第２駆動信号生成部が生成する駆動信号とは、波形が相違する
請求項１の液体吐出装置。
【請求項３】
前記第１駆動信号生成部は、前記第１吐出部群の特性に応じて前記制御信号を補正する第１制御信号補正部を含み、前記第１制御信号補正部による補正後の制御信号から前記第１駆動信号を生成し、
前記第２駆動信号生成部は、前記第２吐出部群の特性に応じて前記制御信号を補正する第２制御信号補正部を含み、前記第２制御信号補正部による補正後の制御信号から前記第２駆動信号を生成する
請求項１または請求項２の液体吐出装置。
【請求項４】
前記第１制御信号補正部および前記第２制御信号補正部は、
第１補正値を保持する第１保持部と、
第２補正値を保持する第２保持部と、
前記制御信号の振幅を前記第１補正値に応じて補正するとともに前記制御信号の基準電圧を前記第２補正値に応じて補正する補正処理部とを含む
請求項３の液体吐出装置。
【請求項５】
前記第１駆動信号生成部は、
複数の電圧を生成する第１電圧生成部と、
前記第１電圧生成部が生成した前記複数の電圧を前記第１制御信号補正部による補正後の制御信号に応じて選択して前記第１駆動信号として前記圧電素子に供給する接続経路選択部とを含み、
前記第２駆動信号生成部は、
複数の電圧を生成する第２電圧生成部と、
前記第２電圧生成部が生成した前記複数の電圧を前記第２制御信号補正部による補正後の制御信号に応じて選択して前記第２駆動信号として前記圧電素子に供給する接続経路選択部とを含む
請求項３または請求項４の液体吐出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液滴を吐出する技術に関する。
【背景技術】
【０００２】
多数のノズルが形成された複数のヘッドユニットを具備する印刷ヘッドが従来から提案されている（例えば特許文献１）。各ヘッドユニットは、インク等の液滴をノズルから吐出させる複数の圧電素子を含む。各圧電素子を駆動するための制御信号（ＣＯＭ）が制御ユニットから複数のヘッドユニットに対して共通に供給され、各ヘッドユニットでは制御信号に応じて各圧電素子が駆動される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２１８１９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
各圧電素子の特性（例えば印加電圧に対する変形量）は、例えば製造誤差等の事情に起因してヘッドユニット毎に相違し得る。したがって、複数のヘッドユニットにわたり共通の制御信号が各圧電素子の駆動に利用される従来の構成ではヘッドユニット毎に液滴の吐出量が相違し、印字品位の低下の原因となり得る。制御信号をヘッドユニット毎に個別に生成する構成を採用すれば、ヘッドユニット毎の液滴の吐出量の相違を低減することも可能であるが、制御信号を生成する信号生成回路をヘッドユニット毎に設置する必要があり装置構成が複雑化ないし大型化するという問題がある。以上の事情を考慮して、本発明は、各圧電素子の特性の相違の影響を低減することを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明の液体吐出装置は、液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられて第１駆動信号に応じた充電と放電とにより液滴を当該ノズルから吐出させる圧電素子とを含む複数の吐出部を含む第１吐出部群と、液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられて第２駆動信号に応じた充電と放電とにより液滴を当該ノズルから吐出させる圧電素子とを含む複数の吐出部を含む第２吐出部群と、前記第１吐出部群の特性に応じた前記第１駆動信号を制御信号から生成する第１駆動信号生成部と、前記第２吐出部群の特性に応じた前記第２駆動信号を制御信号から生成する第２駆動信号生成部と、前記第１駆動信号生成部と前記第２駆動信号生成部とに共通の前記制御信号を供給する制御信号供給部とを具備する。以上の構成によれば、各駆動信号生成部に共通に供給された制御信号から第１吐出部群の特性に応じた第１駆動信号と第２吐出部群の特性に応じた第２駆動信号が生成されるから、第１吐出部群と第２吐出部群との特性の相違の影響が低減される。
【０００６】
本発明の好適な態様において、所定量の液滴を前記圧電素子に吐出させるために前記第１駆動信号生成部が生成する駆動信号と、前記所定量の液滴を前記圧電素子に吐出させるために前記第２駆動信号生成部が生成する駆動信号とは、波形が相違する。以上の態様では、所定量の液滴を吐出させるための駆動信号の波形が第１駆動信号生成部と第２駆動信号生成部とで相違するから、ブロック毎の各圧電素子の特性の相違の影響を有効に低減することが可能である。
【０００７】
本発明の好適な態様において、前記第１駆動信号生成部は、前記第１吐出部群の特性に応じて前記制御信号を補正する第１制御信号補正部を含み、前記第１制御信号補正部による補正後の制御信号から前記第１駆動信号を生成し、前記第２駆動信号生成部は、前記第２吐出部群の特性に応じて前記制御信号を補正する第２制御信号補正部を含み、前記第２制御信号補正部による補正後の制御信号から前記第２駆動信号を生成する。具体的には、前記第１制御信号補正部および前記第２制御信号補正部は、第１補正値を保持する第１保持部と、第２補正値を保持する第２保持部と、前記制御信号の振幅を前記第１補正値に応じて補正するとともに前記制御信号の基準電圧（例えば印刷周期の始点または終点の電圧）を前記第２補正値に応じて補正する補正処理部とを含む。以上の態様では、制御信号の振幅が第１補正値に応じて補正されるとともに制御信号の基準電圧が第２補正値に応じて補正されるから、第１吐出部群と第２吐出部群との特性の相違の影響を高精度に低減することが可能である。
【０００８】
本発明の好適な態様において、前記複数の駆動信号生成部（第１駆動信号生成部，第２駆動信号生成部）の各々は、複数の電圧を生成する電圧生成部と、前記電圧生成部が生成した前記複数の電圧を前記制御信号補正部による補正後の制御信号に応じて選択して前記駆動信号として前記圧電素子に供給する接続経路選択部とを含む。
【０００９】
具体的な態様に係る液体吐出装置は、前記電圧生成部により第１電圧が印加された第１信号経路と、前記電圧生成部により前記第１電圧よりも高い第２電圧が印加された第２信号経路とを具備し、前記接続経路選択部は、前記制御信号補正部による補正後の制御信号の電圧と前記圧電素子の保持電圧とに応じて、前記第１信号経路または前記第２信号経路を用いて前記圧電素子と前記電圧生成部とを電気的に接続する。以上の態様では、圧電素子の充電または放電については、第１信号経路または第２信号経路に圧電素子を電気的に接続することによって実行されるとともに、この電気的な接続については、制御信号の電圧のみならず、圧電素子の保持電圧も勘案して規定されるので、圧電素子を細かい電圧で制御することができる。なお、圧電素子の充電および放電については、段階的に進行するので、電源電圧間で一気に行う従来構成と比較してエネルギー効率を高くすることができる。また、Ｄ級増幅のように大電流をスイッチングしないので、ＥＭＩ（Electro Magnetic Interference：電磁障害）の発生を抑えることができる。
【００１０】
本発明の好適な態様の液体吐出装置は、前記圧電素子の保持電圧が前記第１電圧未満であるか否か、または、前記第１電圧以上前記第２電圧未満であるか否かを検出する検出部を具備する。以上の態様では、圧電素子の保持電圧が第１電圧未満であるか否か、または、第１電圧以上第２電圧未満であるか否かが検出される。なお、検出部としては、圧電素子の保持電圧が第１電圧未満であるか否かを検出する部分と、第１電圧以上第２電圧未満であるか否かを検出する部分とを個別に分けても良いし、一体としても良い。
【００１１】
本発明の好適な態様において、前記接続経路選択部は、前記第１電圧未満においては、前記第１信号経路を介して前記圧電素子に充電される電荷を、前記制御信号補正部による補正後の制御信号の電圧にしたがって制御し、前記第１電圧以上前記第２電圧未満においては、前記第１信号経路を介して前記圧電素子から放電される電荷、または、前記第２信号経路を介して前記圧電素子に充電される電荷を、前記制御信号補正部による補正後の制御信号の電圧に応じて制御する。以上の態様によれば、制御信号の電圧にしたがって、圧電素子に充電、放電される電荷が制御される。
【００１２】
本発明の好適な態様において、前記接続経路選択部は、第１トランジスター、第２トランジスターおよび第３トランジスターを有し、前記第１電圧未満においては、前記第１トランジスターは、前記制御信号補正部による補正後の制御信号の電圧を所定値だけ低位側にシフトした電圧に応じて、前記第１信号経路を介して前記圧電素子に充電される電荷を制御し、前記第１電圧以上前記第２電圧未満においては、前記第２トランジスターは、前記制御信号補正部による補正後の制御信号の電圧を前記所定値だけ高位側にシフトした電圧に応じて、前記第１信号経路を介して前記圧電素子から放電される電荷を制御し、前記第３トランジスターは、前記制御信号補正部による補正後の制御信号の電圧を前記所定値だけ低位側にシフトした電圧に応じて、前記第２信号経路を介して前記圧電素子に充電される電荷を制御する。なお、以上の態様において、所定値としては、第１トランジスター、第２トランジスターおよび第３トランジスターが理想的であれば、ゼロで良いが、例えばバイポーラトランジスターであれば、バイアス電圧に相当する電圧とし、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：電界効果トランジスター）であれば、しきい値電圧に相当する電圧とするのが好ましい。
【００１３】
本発明の好適な態様において、前記第１電圧未満でなければ、前記第１トランジスターはオフし、前記第１電圧以上前記第２電圧未満でなければ、前記第２トランジスターおよび第３トランジスターはオフする。以上の態様では、圧電素子の保持電圧が第１電圧未満でなければ、第１トランジスターがオフしているので、圧電素子は、第１信号経路から電気的に切り離され、また、第１電圧以上第２電圧未満でなければ、第２トランジスターおよび第３トランジスターがオフしているので、圧電素子は、第２の信号経路から電気的に切り離される。
【００１４】
本発明の好適な態様において、前記接続経路選択部は、前記制御信号補正部による補正後の制御信号の電圧から、前記圧電素子が保持する電圧を差し引いた電圧を所定数倍した電圧で、前記圧電素子に充電される電荷または前記圧電素子から放電される電荷を制御する。以上の態様によれば、負帰還制御によって、圧電素子に保持される電圧を、高精度かつ短時間に入力信号の電圧に追従させることできる。
【図面の簡単な説明】
【００１５】
【図１】印刷装置の概略構成を示す図である。
【図２】印刷ヘッドにおける吐出部の要部構成を示す図である。
【図３】制御信号補正部のブロック図である。
【図４】制御信号補正部の動作の説明図である。
【図５】印刷ヘッドにおけるドライバーの構成の一例を示す図である。
【図６】ドライバーの動作説明図である。
【図７】ドライバーにおけるレベルシフターの動作説明図である。
【図８】ドライバーにおける電流（電荷）の流れを説明するための図である。
【図９】ドライバーにおける電流（電荷）の流れを説明するための図である。
【図１０】ドライバーにおける電流（電荷）の流れを説明するための図である。
【図１１】ドライバーにおける電流（電荷）の流れを説明するための図である。
【図１２】ドライバーの充放電時の損失の説明図である。
【図１３】補助電源回路の構成の一例を示す図である。
【図１４】補助電源回路の動作説明図である。
【図１５】ドライバーの応用例（その１）の構成の一例を示す図である。
【図１６】ドライバーの応用例（その２）の構成の一例を示す図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の好適な実施形態に係る印刷装置１００のブロック図である。本実施形態の印刷装置１００は、印刷用紙等の被記録材にインクの液滴（以下「インク滴」という）を吐出することで被記録材に画像を印刷する液体吐出装置である。
【００１７】
図１に示すように、印刷装置１００は、制御ユニット１０と印刷ヘッド（ヘッドモジュール）２０とＦＦＣ（Flexible Flat Cable）７０とを具備する。制御ユニット１０による制御のもとで印刷ヘッド２０の複数のノズルの各々から被記録材に対してインク滴が吐出される。本実施形態の印刷装置１００は、被記録材の搬送方向（副走査方向）とは交差する方向（主走査方向）に移動するキャリッジ（図示略）に印刷ヘッド２０が搭載されたシリアル型のインクジェットプリンターである。制御ユニット１０はキャリッジ外の制御基板（図示略）に設置される。ＦＦＣ７０は、制御ユニット１０と印刷ヘッド２０とを電気的に接続する可撓性の配線基板である。
【００１８】
制御ユニット１０は、ホストコンピューター（図示略）から供給される画像データで指示された画像を印刷するための演算処理および制御処理を実行する要素であり、印刷データ生成部１２０と制御信号供給部１４０と主電源部１８０とを具備する。
【００１９】
主電源部１８０は、電源電圧ＶＨと接地電位（グランド）Ｇとを生成する。グランドＧは電圧の基準値（電圧ゼロ）に相当し、電源電圧ＶＨはグランドＧの高位側の電圧である。電源電圧ＶＨおよびグランドＧはＦＦＣ７０を介して印刷ヘッド２０に供給される。
【００２０】
図１の印刷データ生成部１２０および制御信号供給部１４０は、例えばＲＡＭ等の記憶回路に記憶されたプログラムを実行する演算処理装置（ＣＰＵ）や各種の論理回路で実現される。なお、被記録材を搬送する搬送機構を制御する要素やキャリッジを移動させる移動機構を制御する要素も制御ユニット１０に設置されるが、図１では便宜的に図示を省略した。
【００２１】
印刷データ生成部１２０は、ホストコンピューターから供給される画像データに対して各種の演算処理（例えば画像展開処理，色変換処理，色分版処理，ハーフトーン処理等）を実行することで印刷データＤPを生成する。印刷データＤPは、印刷ヘッド２０のノズル毎にインク滴の吐出の有無やインク滴の吐出量を指定する。印刷データ生成部１２０が生成した印刷データＤPはＦＦＣ７０を介して印刷ヘッド２０に供給される。
【００２２】
制御信号供給部１４０は、印刷ヘッド２０の各ノズルからインク滴を吐出させるための制御信号ＣＯＭ0を生成する要素であり、波形生成部１４２とＤ/Ａ変換器１４４とを含んで構成される。波形生成部１４２は、所定の波形を示すデジタルの制御信号ｄＣＯＭを生成する。Ｄ/Ａ変換器１４４は、波形生成部１４２が生成した制御信号ｄＣＯＭをアナログの制御信号ＣＯＭ0に変換する。制御信号供給部１４０が生成した制御信号ＣＯＭ0は、ＦＦＣ７０を介して印刷ヘッド２０に供給される。図４に例示される通り、制御信号ＣＯＭ0は、印刷周期Ｔa毎に基準電圧ＶCから電圧が変動する周期信号である。具体的には、印刷ヘッド２０の各ノズルからインク滴を吐出させるための複数の駆動パルスを印刷周期Ｔa毎に時系列に配列した電圧信号が制御信号ＣＯＭ0として利用される。なお、制御信号ＣＯＭ0を差動信号として制御ユニット１０から印刷ヘッド２０に供給することも可能である。
【００２３】
図１に示すように、印刷ヘッド２０は、Ｍ個（Ｍは２以上の自然数）のヘッドユニットＵ[1]〜Ｕ[M]を具備する。Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]には制御ユニット１０（制御信号供給部１４０）から共通の制御信号ＣＯＭ0が供給される。
【００２４】
Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]の各々は、駆動信号生成部２２と吐出部群２４とが一体に構成されたモジュール（ヘッドチップ）である。吐出部群２４は、相異なる圧電素子４０に対応するＮ個（Ｎは自然数）の吐出部４００（図２）を含んで構成される。各圧電素子４０は、流路を介してインクが供給されるキャビティー（インク室）に設置された容量性負荷である。駆動信号Ｄの供給による充電と放電とで圧電素子４０が変形してキャビティーの容積が変動する結果、当該圧電素子４０に対応したノズルからインク滴が吐出される。以上の説明から理解される通り、印刷ヘッド２０が具備するＭ×Ｎ個の圧電素子４０をＮ個毎に区分したＭ個のブロック（ヘッドユニットＵ[1]〜Ｕ[M]）の各々について駆動信号生成部２２が設置される。
【００２５】
図２は、印刷ヘッド２０のうちノズル１個分に対応した吐出部４００の概略構成を示す図である。図２に示されるように、吐出部４００は、圧電素子４０と振動板４２１とキャビティー（圧力室）４３１とリザーバー４４１とノズル４５１とを含む。このうち、振動板４２１は、図において上面に設けられた圧電素子４０によって変形して、インクが充填されるキャビティー４３１の内部容積を拡大／縮小させる。ノズル４５１は、キャビティー４３１に連通する開口部である。
【００２６】
この図で示される圧電素子４０は、一般にユニモルフ（モノモルフ）型と呼ばれ、圧電体４０１を一対の電極４１１、４１２で挟んだ構造である。この構造の圧電体４０１にあっては、電極４１１、４１２の間に印加された電圧に応じて、電極４１１、４１２、振動板４２１とともに図において中央部分が両端部分に対して上下方向に撓む。ここで、上方向に撓めば、キャビティー４３１の内部容積が拡大するので、インクがリザーバー４４１から引き込まれる一方、下方向に撓めば、キャビティー４３１の内部容積が拡大するので、インクがノズル４５１から吐出される。なお、圧電素子４０は、ユニモルフ型に限らず、バイモルフ型や積層型など、圧電素子を変形させてインクのような液体を吐出させることができる型であれば良い。
【００２７】
以上の説明から理解される通り、印刷ヘッド２０は、相異なるヘッドユニットＵ[1]〜Ｕ[M]に対応するＭ個の吐出部群２４を含み、Ｍ個の吐出部群２４の各々について駆動信号生成部２２が配置される。
【００２８】
圧電素子４０に対する印加電圧と圧電素子４０の変形量との関係（すなわち変換効率のランク）やキャビティー４３１の機械的な特性（すなわち吐出部群２４の特性）は、製造誤差等の各種の事情に起因してヘッドユニットＵ[m]（ｍ＝１〜Ｍ）毎に相違し得る。他方、１個のヘッドユニットＵ[m]内のＮ個の圧電素子４０の特性の相違は、各ヘッドユニットＵ[m]間の圧電素子４０の特性の相違と比較して充分に小さい。なお、本実施形態では、圧電素子４０の個数ＮがＭ個のヘッドユニットＵ[1]〜Ｕ[M]にわたり共通する場合を例示するが、圧電素子４０の個数ＮをヘッドユニットＵ[m]毎に相違させることも可能である。
【００２９】
駆動信号生成部２２は、制御ユニット１０から供給される制御信号ＣＯＭ0に応じた駆動信号Ｄを吐出部群２４の圧電素子４０毎に生成して各圧電素子４０に供給する要素であり、図１に示すように、制御信号補正部２１０とヘッド制御部２２０と選択部２３０と素子駆動部２４０と補助電源部５０とを具備する。駆動信号生成部２２の各要素は、例えば単数または複数の半導体集積回路（ＩＣチップ）で実現される。
【００３０】
素子駆動部２４０は、各ヘッドユニットＵ[m]のＮ個の圧電素子４０を駆動する要素であり、図１に示すように、後段の吐出部群２４内の相異なる圧電素子４０に対応するＮ個のドライバー３０を含んで構成される。すなわち、素子駆動部２４０の各ドライバー３０と吐出部群２４の各圧電素子４０とは１対１に対応し、圧電素子４０とドライバー３０とのＮ組がＭ個のヘッドユニットＵ[1]〜Ｕ[M]の各々について形成される。各圧電素子４０の一端は、当該圧電素子４０に対応するドライバー３０の出力端に接続され、各圧電素子４０の他端はグランドＧに接地される。
【００３１】
図１の制御信号補正部２１０は、制御ユニット１０から供給される制御信号ＣＯＭ0を補正することで制御信号ＣＯＭ[m]を生成する。すなわち、Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]にわたり共通する制御信号ＣＯＭ0からヘッドユニットＵ[m]毎に個別に制御信号ＣＯＭ[m]（ＣＯＭ[1]〜ＣＯＭ[M]）が生成される。各ヘッドユニットＵ[m]にて生成される制御信号ＣＯＭ[1]〜ＣＯＭ[M]は波形が相違し得る。なお、制御信号補正部２１０の具体的な構成および動作については後述する。
【００３２】
選択部２３０は、相異なる圧電素子４０に対応するＮ個のスイッチ２３２を具備する。各スイッチ２３２は、ドライバー３０および圧電素子４０の各組と１対１に対応する。ヘッドユニットＵ[m]のＮ個のスイッチ２３２の一端には、制御信号補正部２１０による補正後の制御信号ＣＯＭ[m]が共通に供給され、各スイッチ２３２の他端は、当該スイッチ２３２に対応するドライバー３０の入力端に接続される。したがって、１個のスイッチ２３２がオン状態に制御されると、当該スイッチ２３２の後段のドライバー３０に制御信号ＣＯＭ[m]が供給され、スイッチ２３２がオフ状態に制御されると、当該スイッチ２３２の後段のドライバー３０に対する制御信号ＣＯＭ[m]の供給が停止する。
【００３３】
図１のヘッド制御部２２０は、制御ユニット１０の印刷データ生成部１２０から供給される印刷データＤPに応じて選択部２３０のＮ個のスイッチ２３２の各々をオン状態またはオフ状態に制御する。具体的には、ヘッド制御部２２０は、制御信号ＣＯＭ[m]の印刷周期（１周期）Ｔaを時間軸上で区分した複数の区間の各々において各スイッチ２３２をオン状態またはオフ状態に制御する。したがって、制御信号補正部２１０による補正後の制御信号ＣＯＭ[m]の各区間を選択的に抽出した制御信号Ｖinが後段のドライバー３０に供給される。なお、波形が相違する複数の制御信号ＣＯＭ0を制御ユニット１０から印刷ヘッド２０に供給して各圧電素子４０の駆動に選択的に利用することも可能である。
【００３４】
補助電源部５０は、制御ユニット１０の主電源部１８０からＦＦＣ７０を介して供給される電圧ＶHを利用して複数の電圧を生成する電圧生成部（昇圧回路）である。具体的には、補助電源部５０は、チャージポンプ回路によって電圧ＶＨを分圧および再配分することで、当該電圧ＶＨの１／６倍電圧（ＶＨ／６）、２／６倍電圧（２ＶＨ／６）、３／６倍電圧（３ＶＨ／６）、４／６倍電圧（４ＶＨ／６）および５／６倍電圧（５ＶＨ／６）を生成して電圧ＶＨとともにＮ個のドライバー３０に対して共通に供給する。各ドライバー３０は、補助電源部５０から供給される複数の電圧を利用して、選択部２３０から供給される制御信号Ｖinに応じた駆動信号Ｄを生成して各圧電素子４０に供給する。具体的には、制御信号Ｖinの電圧に追従する電圧Ｖoutの駆動信号Ｄが各ドライバー３０から圧電素子４０に供給される。圧電素子４０の一端は接地されるから、駆動信号Ｄの電圧Ｖoutは、圧電素子４０に保持される電圧に相当する。
【００３５】
＜制御信号補正部＞
図３は、制御信号補正部２１０のブロック図である。図３に示すように、本実施形態の制御信号補正部２１０は、第１保持部６１と第２保持部６２とＤ/Ａ変換器６３とＤ/Ａ変換器６４と補正処理部６５とを具備する。ヘッドユニットＵ[m]の第１保持部６１は補正値Ｇ[m]を保持し、ヘッドユニットＵ[m]の第２保持部６２は補正値Ｆ[m]を保持する。すなわち、Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]の各々に補正値Ｇ[m]および補正値Ｆ[m]が個別に保持される。例えばＥＥＰＲＯＭやＰＲＯＭ（例えばヒューズＲＯＭ）等の不揮発性のメモリが第１保持部６１および第２保持部６２として好適に採用される。補正値Ｇ[m]および補正値Ｆ[m]は、例えば印刷装置１００の起動時に、Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]の各々に対して制御ユニット１０から順次に供給されて各ヘッドユニットＵ[m]の第１保持部６１および第２保持部６２に保持される。Ｄ/Ａ変換器６３は、第１保持部６１が保持する補正値Ｇ[m]をデジタルからアナログに変換し、Ｄ/Ａ変換器６４は、第２保持部６２が保持する補正値Ｆ[m]をデジタルからアナログに変換する。
【００３６】
補正処理部６５は、制御ユニット１０から供給される制御信号ＣＯＭ0を補正値Ｇ[m]および補正値Ｆ[m]に応じて補正することで制御信号ＣＯＭ[m]を生成する可変利得増幅器である。具体的には、補正処理部６５は、制御信号ＣＯＭ0の振幅を補正値Ｇ[m]に応じて補正（振幅補正）するとともに基準電圧（印刷周期Ｔaの始点または終点における電圧）を補正値Ｆ[m]に応じて補正する。すなわち、補正値Ｇ[m]は、制御信号ＣＯＭ0に対する制御信号ＣＯＭ[m]のゲインを指示する変数であり、補正値Ｆ[m]は、制御信号ＣＯＭ[m]の基準電圧のオフセットを指示する変数である。
【００３７】
補正値Ｇ[m]および補正値Ｆ[m]は、ヘッドユニットＵ[m]毎の吐出部群２４の特性（例えば圧電素子４０の変換効率）の相違に起因したインク滴の吐出量の誤差が補償されるように、例えば印刷装置１００の出荷前の段階でヘッドユニットＵ[m]毎に個別に選定される。したがって、各ヘッドユニットＵ[m]の補正値Ｇ[1]〜Ｇ[M]は相異なる数値に設定され、各ヘッドユニットＵ[m]の補正値Ｆ[1]〜Ｆ[M]は相異なる数値に設定される。具体的には、印刷データＤPで同等の吐出量が指定された場合に各ヘッドユニットＵ[m]のノズルから実際に吐出されるインク滴の吐出量の差異が低減されるように、補正値Ｇ[m]（Ｇ[1]〜Ｇ[M]）および補正値Ｆ[m]（Ｆ[1]〜Ｆ[M]）は、Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]の各々について実験的または統計的に選定される。例えば、印加電圧に対する圧電素子４０の変形量が小さい傾向にあるヘッドユニットＵ[m]ほど補正値Ｇ[m]および補正値Ｆ[m]が大きい数値に設定される。以上の説明から理解される通り、Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]の各々の駆動信号生成部２２は、当該ヘッドユニットＵ[m]の吐出部群２４の特性（例えば圧電素子４０の変換効率）に応じた駆動信号Ｄを制御信号ＣＯＭ0から生成して吐出部群２４の各圧電素子４０に供給する要素として機能する。また、Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]の各々の制御信号補正部２１０は、当該ヘッドユニットＵ[m]の吐出部群２４（ブロック）の圧電素子４０の特性に応じて制御信号ＣＯＭ0を補正する要素に相当する。
【００３８】
図４に示すように、Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]のうち任意の２個のヘッドユニットＵ[m1]およびヘッドユニットＵ[m2]に着目する（ｍ1，ｍ2＝１〜Ｍ，ｍ1≠ｍ2）。図４では、ヘッドユニットＵ[m1]の各圧電素子４０に所定の電圧を印加したときの変形量（インク滴の吐出量）が、ヘッドユニットＵ[m2]の各圧電素子４０に同等の電圧を印加したときの変形量を下回る場合（すなわち、ヘッドユニットＵ[m1]の各圧電素子４０の変換効率がヘッドユニットＵ[m2]の各圧電素子４０の変換効率を下回る場合）が想定されている。
【００３９】
図４から理解される通り、ヘッドユニットＵ[m1]の制御信号ＣＯＭ[m1]の振幅がヘッドユニットＵ[m2]の制御信号ＣＯＭ[m2]の振幅を上回るように、補正値Ｇ[m1]は補正値Ｇ[m2]を上回る数値に設定される。また、制御信号ＣＯＭ[m1]の基準電圧と制御信号ＣＯＭ[m2]の基準電圧とが制御信号ＣＯＭ0の基準電圧ＶCに合致するように、補正値Ｆ[m1]および補正値Ｆ[m2]は選定される。したがって、所定量のインク滴を各圧電素子４０に吐出させるためにヘッドユニットＵ[m1]の駆動信号生成部２２が生成する駆動信号Ｄ（制御信号ＣＯＭ[m1]）と、同量のインク滴を各圧電素子４０に吐出させるためにヘッドユニットＵ[m2]の駆動信号生成部２２が生成する駆動信号Ｄ（制御信号ＣＯＭ[m2]）とは波形が相違する。
【００４０】
以上の説明から理解される通り、本実施形態では、Ｍ個のヘッドユニットＵ[1]〜Ｕ[M]に共通に供給される制御信号ＣＯＭ0が、各ヘッドユニットＵ[m]の圧電素子４０の特性に応じてヘッドユニットＵ[m]毎に個別に補正されるから、例えば制御信号ＣＯＭ0を補正せずに選択部２３０に供給する構成と比較して、ヘッドユニットＵ[m]毎（ブロック毎）の各圧電素子４０の特性の相違の影響が低減される。具体的には、印刷データＤPで同等の吐出量が指定された場合にＭ個のヘッドユニットＵ[1]〜Ｕ[M]の各々のノズルから実際に吐出されるインク滴の吐出量の差異を低減することが可能である。なお、以上の説明では、補正値Ｇ[m]および補正値Ｆ[m]がＭ個のヘッドユニットＵ[1]〜Ｕ[M]の各々で相違する場合を例示したが、圧電素子４０の特性が近似または共通する２個以上のヘッドユニットＵ[m]では補正値Ｇ[m]および補正値Ｆ[m]が相等しい数値に設定される。
【００４１】
なお、各ヘッドユニットＵ[m]に補正値Ｇ[m]および補正値Ｆ[m]を指示する方法は任意である。例えば、前述の説明では、印刷装置１００の起動時に制御ユニット１０からＭ個のヘッドユニットＵ[1]〜Ｕ[M]の各々に補正値Ｇ[m]および補正値Ｆ[m]を供給したが、例えば印刷装置１００の製造工程において、印刷装置１００のＭ個のヘッドユニットＵ[1]〜Ｕ[M]の各々に調整装置（図示略）から補正値Ｇ[m]および補正値Ｆ[m]を供給して第１保持部６１および第２保持部６２に保持させることも可能である。また、例えば印刷装置１００の製造工程における特定の配線（ジャンパー線）の切断／短絡により補正値Ｇ[m]や補正値Ｆ[m]を固定的にヘッドユニットＵ[m]に保持する構成も採用され得る。なお、補正値Ｇ[m]および補正値Ｆ[m]を指示する信号を制御ユニット１０から各ヘッドユニットＵ[m]に固定的に供給する構成によれば、第１保持部６１および第２保持部６２を省略することも可能である。
【００４２】
＜ドライバー＞
図５は、本実施形態において１個の圧電素子４０を駆動するドライバー３０の構成の一例を示す図である。図５に示すように、ドライバー３０は、電圧ゼロを含めて７種類の電圧、詳細には低い順に電圧ゼロ（グランドＧ）、ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６、ＶＨを利用して電圧Ｖout（駆動信号Ｄ）を生成する。電圧ＶＨ／６は電源配線５１１を介して補助電源部５０からドライバー３０に供給され、同様に、電圧２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６は、電源配線５１２、５１３、５１４、５１５を介して補助電源部５０から各ドライバー３０に供給される。図５に示すように、ドライバー３０は、オペアンプ３２と、単位回路３４ａ〜３４ｆと、コンパレーター３８ａ〜３８ｅとを含み、制御信号Ｖinにしたがって圧電素子４０を駆動する。
【００４３】
ドライバー３０の入力端であるオペアンプ３２の入力端（＋）には、選択部２３０から出力される制御信号Ｖinが供給される。オペアンプ３２の出力信号は、単位回路３４ａ〜３４ｆにそれぞれ供給されるとともに、抵抗Ｒfを介してオペアンプ３２の入力端（−）に負帰還され、さらに抵抗Ｒinを介してグランドＧに接地される。このため、オペアンプ３２は、制御信号Ｖinを（１＋Ｒf／Ｒin）倍に非反転増幅することになる。
オペアンプ３２の電圧増幅率は、抵抗Ｒf、Ｒinによって設定することができるが、便宜上、以降においてはＲfをゼロとし、Ｒinを無限大とする。すなわち、以降においては、オペアンプ３２の電圧増幅率を「１」に設定して、制御信号Ｖinがそのまま単位回路３４ａ〜３４ｆに供給されるものとして説明する。なお、電圧増幅率が「１」以外であっても良い。
【００４４】
単位回路３４ａ〜３４ｆは、上記７種類の電圧のうち、互いに隣り合う２つの電圧に対応して電圧の低い順に設けられる。詳細には、単位回路３４ａは電圧ゼロおよび電圧ＶＨ／６に対応し、単位回路３４ｂは電圧ＶＨ／６および電圧２ＶＨ／６に対応し、単位回路３４ｃは電圧２ＶＨ／６および電圧３ＶＨ／６に対応し、単位回路３４ｄは電圧３ＶＨ／６および電圧４ＶＨ／６に対応し、単位回路３４ｅは電圧４ＶＨ／６および電圧５ＶＨ／６に対応し、単位回路３４ｆは電圧５ＶＨ／６および電圧ＶＨに対応して設けられる。
【００４５】
単位回路３４ａ〜３４ｆの回路構成は互いに同じであり、レベルシフター３６ａ〜３６ｆのいずれか対応するもの１つと、バイポーラ型のＮＰＮ型のトランジスター３４１とＰＮＰ型のトランジスター３４２とを含む。
なお、単位回路３４ａ〜３４ｆについて、特定せずに一般的に説明するときには、単に符号を「３４」として説明し、同様に、レベルシフター３６ａ〜３６ｆについて、特定せずに一般的に説明するときには、単に符号を「３６」として説明する。
【００４６】
レベルシフター３６は、イネーブル（enable）状態とディセーブル（disable）状態とのいずれかの状態をとる。詳細には、レベルシフター３６は、丸印が付された負制御端に供給される信号がＬレベルであって、かつ、丸印が付されていない正制御端に供給される信号がＨレベルであるときに、イネーブル状態になり、それ以外のときは、ディセーブル状態となる。
【００４７】
後述するように上記７種類の電圧のうち、電圧ゼロおよび電圧ＶＨを除いた５種類の電圧には、コンパレーター３８ａ〜３８ｅのそれぞれが一対一に対応付けられる。ここで、ある単位回路３４に着目したときに、当該単位回路３４におけるレベルシフター３６の負制御端には、当該単位回路３４に対応する２つの電圧のうち、高位側の電圧に対応付けられたコンパレーターの出力信号が供給され、レベルシフター３６の正制御端には、当該単位回路に対応する２つの電圧のうち、低位側の電圧に対応付けられたコンパレーターの出力信号が供給される。ただし、単位回路３４ｆにおけるレベルシフター３６ｆの負制御端はＬレベルに相当する電圧ゼロのグランドＧに接地される一方、単位回路３４ａにおけるレベルシフター３６ａの正制御端は、Ｈレベルに相当する電圧ＶＨを供給する電源配線５１６に接続される。
【００４８】
また、レベルシフター３６は、イネーブル状態では、入力された制御信号Ｖinの電圧をマイナス方向に所定値だけシフトさせてトランジスター３４１のベース端子に供給する一方、制御信号Ｖinの電圧をプラス方向に所定値だけシフトさせてトランジスター３４２のベース端子に供給する。レベルシフター３６は、ディセーブル状態では、制御信号Ｖinにかかわらず、トランジスター３４１をオフさせる電圧、例えば電圧ＶＨを当該トランジスター３４１のベース端子に供給するとともに、トランジスター３４２をオフさせる電圧、例えば電圧ゼロを当該トランジスター３４２のベース端子に供給する。
なお、所定値としては、エミッタ端子に電流が流れ始めるベース・エミッタ間の電圧（バイアス電圧、約０．６ボルト）としている。このため、所定値は、トランジスター３４１、３４２の特性に応じて定められる性質ものであって、トランジスター３４１、３４２が理想的であればゼロである。
【００４９】
トランジスター３４１のコレクタ端子は、対応する２電圧のうち、高位側電圧を供給する電源配線に接続され、トランジスター３４２のコレクタ端子は、低位側電圧を供給する電源配線に接続される。例えば、電圧ゼロおよび電圧ＶＨ／６に対応する単位回路３４ａでは、トランジスター３４１のコレクタ端子が電圧ＶＨ／６を供給する電源配線５１１に接続され、トランジスター３４２のコレクタ端子が電圧ゼロのグランドＧに接地される。また例えば、電圧ＶＨ／６および電圧２ＶＨ／６に対応する単位回路３４ｂでは、トランジスター３４１のコレクタ端子が電圧２ＶＨ／６を供給する電源配線５１２に接続され、トランジスター３４２のコレクタ端子が電圧ＶＨ／６を供給する電源配線５１１に接続される。なお、電圧５ＶＨ／６および電圧ＶＨに対応する単位回路３４ｆでは、トランジスター３４１のコレクタ端子が電圧ＶＨを供給する電源配線５１６に接続され、トランジスター３４２のコレクタ端子が電圧５ＶＨ／６を供給する電源配線５１５に接続される。
【００５０】
一方、単位回路３４ａ〜３４ｆにおいてトランジスター３４１、３４２の各エミッタ端子は、圧電素子４０の一端に共通接続される。このため、上述したようにトランジスター３４１、３４２の各エミッタ端子の共通接続点が、ドライバー３０の出力端として圧電素子４０の一端に接続される。
【００５１】
コンパレーター３８ａ〜３８ｅは、上記７種類の電圧のうち、電圧ゼロおよび電圧ＶＨを除いた５種類の電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６、ＶＨに対応しており、２つの入力端に供給された電圧同士の高低を比較して、その比較結果を示す信号を出力する。ここで、コンパレーター３８ａ〜３８ｅにおける２つの入力端のうち、一端は、自身に対応する電圧を供給する電源配線に接続され、他端は、トランジスター３４１、３４２の各エミッタ端子とともに圧電素子４０の一端に共通接続される。例えば電圧ＶＨ／６に対応するコンパレーター３８ａは、２つの入力端のうち、一端は、自身に対応する電圧ＶＨ／６を供給する電源配線５１１に接続され、また、例えば電圧２ＶＨ／６に対応するコンパレーター３８ｂは、２つの入力端のうち、一端は、自身に対応する電圧２ＶＨ／６を供給する電源配線５１２に接続される。
【００５２】
コンパレーター３８ａ〜３８ｅのそれぞれは、入力端における他端の電圧Ｖoutが一端の電圧以上であればＨレベルとし、電圧Ｖoutが一端の電圧未満であればＬレベルとした信号を出力する。
具体的には例えば、コンパレーター３８ａは、電圧Ｖoutが電圧ＶＨ／６以上であればＨレベルとし、電圧ＶＨ／６未満であればＬレベルとした信号を出力する。また例えば、コンパレーター３８ｂは、電圧Ｖoutが電圧２ＶＨ／６以上であればＨレベルとし、電圧２ＶＨ／６未満であればＬレベルとした信号を出力する。
【００５３】
５種類の電圧のうち、１つに着目したとき、当該着目した電圧に対応するコンパレーターの出力信号は、当該電圧を高位側電圧とする単位回路のレベルシフター３６の負入力端と、当該電圧を低位側電圧とする単位回路のレベルシフター３６の正入力端とにそれぞれ供給される。
例えば、電圧ＶＨ／６に対応するコンパレーター３８ａの出力信号は、当該電圧ＶＨ／６を高位側電圧として対応付けられた単位回路３４ａのレベルシフター３６ａの負入力端と、当該電圧ＶＨ／６を低位側電圧として対応付けられた単位回路３４ｂのレベルシフター３６ｂの正入力端とにそれぞれ供給される。また例えば、電圧２ＶＨ／６に対応するコンパレーター３８ｂの出力信号は、当該電圧２ＶＨ／６を高位側電圧として対応付けられた単位回路３４ｂのレベルシフター３６ｂの負入力端と、当該電圧２ＶＨ／６を低位側電圧として対応付けられた単位回路３４ｃのレベルシフター３６ｃの正入力端とにそれぞれ供給される。
【００５４】
次に、ドライバー３０の動作について説明する。
まず、圧電素子４０で保持された電圧Ｖoutに対して、コンパレーター３８ａ〜３８ｅおよびレベルシフター３６がどのような状態になるのかについて説明する。
【００５５】
電圧Ｖoutが電圧ゼロ以上電圧ＶＨ／６未満である状態（第１状態）において、コンパレーター３８ａ〜３８ｅの出力信号はすべてＬレベルとなる。このため、第１状態では、レベルシフター３６ａのみがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧ＶＨ／６以上であって電圧２ＶＨ／６未満である状態（第２状態）において、コンパレーター３８ａの出力信号がＨレベルとなり、他のコンパレーター３８ｂ〜３８ｅの出力信号はＬレベルとなる。このため、第２状態では、レベルシフター３６ｂのみがイネーブル状態になり、他のレベルシフター３６ａ、３６ｃ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧２ＶＨ／６以上であって電圧３ＶＨ／６未満である状態（第３状態）において、コンパレーター３８ａ、３８ｂの出力信号がＨレベルとなり、他のコンパレーター３８ｃ〜３８ｅの出力信号はＬレベルとなる。このため、第３状態では、レベルシフター３６ｃのみがイネーブル状態になり、他のレベルシフター３６ａ、３６ｂ、３６ｄ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧３ＶＨ／６以上であって電圧４ＶＨ／６未満である状態（第４状態）において、コンパレーター３８ａ、３８ｂ、３８ｃの出力信号がＨレベルとなり、他のコンパレーター３８ｄ、３８ｅの出力信号はＬレベルとなる。このため、第４状態では、レベルシフター３６ｄのみがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｃ、３６ｅ、３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧４ＶＨ／６以上であって電圧５ＶＨ／６未満である状態（第５状態）において、コンパレーター３８ａ〜３８ｄの出力信号がＨレベルとなり、他のコンパレーター３８ｅの出力信号はＬレベルとなる。このため、第５状態では、レベルシフター３６ｅのみがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｄ、３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧５ＶＨ／６以上であって電圧ＶＨ未満である状態（第６状態）において、コンパレーター３８ａ〜３８ｅの出力信号はすべてがＨレベルとなる。このため、第６状態では、レベルシフター３６ｆのみがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｄはディセーブル状態になる。
【００５６】
このように、第１状態ではレベルシフター３６ａのみがイネーブル状態になり、以降同様に、第２状態ではレベルシフター３６ｂのみが、第３状態ではレベルシフター３６ｃのみが、第４状態ではレベルシフター３６ｄのみが、第５状態ではレベルシフター３６ｅのみが、第６状態ではレベルシフター３６ｆのみが、それぞれイネーブル状態になる。
なお、第１状態から第６状態までについては電圧Ｖoutで規定しているが、これは、圧電素子４０に保持（蓄積）された電荷の状態と言い換えることができる。
【００５７】
さて、第１状態においてレベルシフター３６ａがイネーブル状態のとき、当該レベルシフター３６ａは、制御信号Ｖinをマイナス方向に所定値だけレベルシフトした電圧信号を単位回路３４ａにおけるトランジスター３４１のベース端子に供給し、制御信号Ｖinをプラス方向に所定値だけレベルシフトした電圧信号を当該単位回路３４ａにおけるトランジスター３４２のベース端子に供給する。
【００５８】
ここで、制御信号Ｖinの電圧が電圧Ｖout（エミッタ端子同士の接続点電圧）よりも高いとき、その差（ベース・エミッタ間の電圧、厳密にいえばベース・エミッタ間の電圧から所定値だけ減じた電圧）に応じた電流がトランジスター３４１のコレクタ端子からエミッタ端子に流れる。このため、電圧Ｖoutが徐々に上昇して制御信号Ｖinの電圧に近づき、やがて電圧Ｖoutが制御信号Ｖinの電圧に一致すると、その時点でトランジスター３４１に流れていた電流がゼロになる。
【００５９】
一方、制御信号Ｖinの電圧が電圧Ｖoutよりも低いとき、その差に応じた電流がトランジスター３４２のエミッタ端子からコレクタ端子に流れる。このため、電圧Ｖoutが徐々に低下して制御信号Ｖinの電圧に近づき、やがて電圧Ｖoutが制御信号Ｖinの電圧に一致すると、その時点でトランジスター３４２に流れる電流がゼロになる。
したがって、第１状態において、単位回路３４ａのトランジスター３４１、３４２は、電圧Ｖoutを制御信号Ｖinに一致させるような制御を実行することになる。
【００６０】
また、第１状態において、単位回路３４ａ以外の単位回路３４ｂ〜３４ｆでは、レベルシフター３６がディセーブル状態となるので、トランジスター３４１のベース端子には電圧ＶＨが供給され、トランジスター３４２のベース端子には電圧ゼロが供給される。このため、第１状態において、単位回路３４ｂ〜３４ｆでは、トランジスター３４１、３４２がオフするので、電圧Ｖoutの制御には関与しないことになる。
【００６１】
なお、ここでは、第１状態であるときについて説明しているが、第２状態〜第６状態についても同様な動作となる。詳細には、圧電素子４０で保持された電圧Ｖoutに応じて、単位回路３４ａ〜３４ｆのいずれかが有効になるとともに、有効になった単位回路のトランジスター３４１、３４２が電圧Ｖoutを制御信号Ｖinに一致させるように制御する。このため、ドライバー３０の全体としてみたときに、電圧Ｖoutが、制御信号Ｖinの電圧に追従する動作となる。
【００６２】
したがって、図６の（ａ）に示されるように、制御信号Ｖinが例えば電圧ゼロから電圧ＶＨまで上昇するとき、電圧Ｖoutも制御信号Ｖinに追従して電圧ゼロから電圧ＶＨまで変化する。また、同図の（ｂ）に示されるように、制御信号Ｖinが電圧ＶＨから電圧ゼロまで低下するとき、電圧Ｖoutも制御信号Ｖinに追従して電圧ＶＨから電圧ゼロまで変化する。
【００６３】
図７は、レベルシフターの動作を説明するための図である。
制御信号Ｖinの電圧が電圧ゼロから電圧ＶＨまで上昇変化するとき、電圧Ｖoutも制御信号Ｖinに追従して上昇する。この上昇の過程において、電圧Ｖoutが電圧ゼロ以上電圧ＶＨ／６未満である第１状態のとき、レベルシフター３６ａがイネーブル状態になる。このため、同図の（ａ）で示されるように、レベルシフター３６ａによってトランジスター３４１のベース端子に供給される電圧（「Ｐ型」と表記）は、制御信号Ｖinをマイナス方向に所定値だけシフトさせた電圧となり、トランジスター３４２のベース端子に供給される電圧（「Ｎ型」と表記）は、制御信号Ｖinをプラス方向に所定値だけシフトさせた電圧となる。一方、第１状態以外のときに、レベルシフター３６ａがディセーブル状態になるので、トランジスター３４１のベース端子に供給される電圧はＶＨとなり、トランジスター３４２のベース端子に供給される電圧はゼロとなる。
【００６４】
なお、同図の（ｂ）は、レベルシフター３６ｂが出力する電圧波形を示し、同図の（ｃ）は、レベルシフター３６ｆが出力する電圧波形を示す。レベルシフター３６ｂは、電圧Ｖoutが電圧２ＶＨ／６以上電圧２ＶＨ／６未満である第２状態のときにイネーブル状態になり、レベルシフター３６ｆは、電圧Ｖoutが電圧５ＶＨ／６以上電圧ＶＨ未満である第６状態のときにイネーブル状態になる点について留意すれば、特段の説明は要しないであろう。
また、制御信号Ｖinの電圧（または電圧Ｖout）の上昇過程におけるレベルシフター３６ｃ〜３６ｅの動作についての説明や、制御信号Ｖinの電圧（または電圧Ｖout）の下降過程におけるレベルシフター３６ａ〜３６ｆの動作の説明についても省略する。
【００６５】
次に、単位回路３４ａ〜３４ｆにおける電流（電荷）の流れについて、単位回路３４ａ、３４ｂを例にとり、充電時と放電とにわけてそれぞれに説明する。
【００６６】
図８は、第１状態（電圧Ｖoutが電圧ゼロ以上電圧ＶＨ／６未満の状態）のときに、圧電素子４０が充電されるときの動作を示す図である。
第１状態では、レベルシフター３６ａがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になるので、単位回路３４ａのみに着目すれば良い。
第１状態において制御信号Ｖinの電圧が電圧Ｖoutよりも高いとき、単位回路３４ａのトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路３４ａのトランジスター３４１が第１トランジスターとして機能することになる。なお、このとき単位回路３４ａのトランジスター３４２はオフである。
【００６７】
このときに、電流は、図において矢印で示されるように電源配線５１１→（単位回路３４ａの）トランジスター３４１→圧電素子４０という経路で流れて、圧電素子４０に電荷が充電される。この充電により電圧Ｖoutが上昇する。
【００６８】
電圧Ｖoutが制御信号Ｖinの電圧に一致したとき、単位回路３４ａのトランジスター３４１がオフするので、圧電素子４０への充電が停止する。
一方で、制御信号Ｖinが電圧ＶＨ／６以上に上昇する場合、電圧Ｖoutも制御信号Ｖinに追従するので、電圧ＶＨ／６以上になって、第１状態から第２状態（電圧Ｖoutが電圧ＶＨ／６以上電圧２ＶＨ／６未満の状態）に移行する。
【００６９】
図９は、第２状態において圧電素子４０が充電されるときの動作を示す図である。
第２状態では、レベルシフター３６ｂがイネーブル状態になり、他のレベルシフター３６ａ、３６ｃ〜３６ｆはディセーブル状態になるので、単位回路３４ｂのみに着目すれば良い。
第２状態において制御信号Ｖinが電圧Ｖoutよりも高いとき、単位回路３４ｂのトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路３４ｂのトランジスター３４１が第３トランジスターとして機能することになる。なお、このとき単位回路３４ｂのトランジスター３４２はオフである。
【００７０】
このとき、電流は、図において矢印で示されるように、電源配線５１２→（単位回路３４ｂの）トランジスター３４１→圧電素子４０という経路で流れて、圧電素子４０に電荷が充電される。すなわち、第２状態において圧電素子４０が充電される場合、圧電素子４０の一端は、補助電源部５０に対して電源配線５１２を介して電気的に接続されることになる。
このように、電圧Ｖoutの上昇時において第１状態から第２状態に移行すると、電流の供給元が電源配線５１１から電源配線５１２に切り替わる。
【００７１】
電圧Ｖoutが制御信号Ｖinに一致したとき、単位回路３４ｂのトランジスター３４１がオフするので、圧電素子４０への充電が停止する。
一方で、制御信号Ｖinが電圧２ＶＨ／６以上に上昇する場合、電圧Ｖoutも制御信号Ｖinに追従するので、電圧２ＶＨ／６以上になる結果、第２状態から第３状態（電圧Ｖoutが電圧２ＶＨ／６以上電圧３ＶＨ／６未満の状態）に移行する。
なお、第３状態から第６状態までの充電動作については、特に図示しないが、電流の供給元が電源配線５１３、５１４、５１５、５１６に段階的に切り替わる。
【００７２】
図１０は、第２状態のときに、圧電素子４０が放電するときの動作を示す図である。
第２状態では、レベルシフター３６ｂがイネーブル状態になる。この状態において、制御信号Ｖinが電圧Ｖoutよりも低いとき、単位回路３４ｂのトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路３４ｂのトランジスター３４１が第２トランジスターとして機能することになる。なお、このとき単位回路３４ｂのトランジスター３４１はオフである。
【００７３】
このとき、電流は、図において矢印で示されるように、圧電素子４０→（単位回路３４ｂの）トランジスター３４２→電源配線５１１という経路で流れて、圧電素子４０から電荷が放電される。すなわち、第１状態において圧電素子４０に電荷が充電される場合、および、第２状態において圧電素子４０から電荷が放電される場合、圧電素子４０の一端は、補助電源部５０に対して電源配線５１１を介して電気的に接続される。また、電源配線５１１は、第１状態の充電時では電流（電荷）を供給し、第２状態の放電時では電流（電荷）を回収することになる。
なお、回収された電荷は、後述する補助電源部５０によって再分配、再利用されることなる。
【００７４】
電圧Ｖoutが制御信号Ｖinに一致したとき、単位回路３４ｂのトランジスター３４２がオフするので、圧電素子４０の放電が停止する。
一方で、制御信号Ｖinが電圧ＶＨ／６未満に下降する場合、電圧Ｖoutも制御信号Ｖinに追従するので、電圧ＶＨ／６未満になって、第２状態から第１状態に移行する。
【００７５】
図１１は、第１状態のときに、圧電素子４０が放電するときの動作を示す図である。
第１状態では、レベルシフター３６ａがイネーブル状態になる。この状態において、制御信号Ｖinが電圧Ｖoutよりも低いとき、単位回路３４ａのトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流す。
なお、このとき単位回路３４ａのトランジスター３４１はオフである。
また、このとき、電流は、図において矢印で示されるように、圧電素子４０→（単位回路３４ａの）トランジスター３４２→グランドＧという経路で流れて、圧電素子４０から電荷が放電される。
【００７６】
なおここでは、単位回路３４ａ、３４ｂを例にとって、充電時と放電とにわけて説明したが、単位回路３４ｃ〜３４ｆについて、電流を制御するトランジスター３４１、３４２が異なる点を除けば、ほぼ同様な動作となる。
すなわち、
電源配線５１２は、第２状態の充電時では電流（電荷）を供給し、第３状態の放電時では電流（電荷）を回収することになり、
電源配線５１３は、第３状態の充電時では電流（電荷）を供給し、第４状態の放電時では電流（電荷）を回収することになり、
電源配線５１４は、第４状態の充電時では電流（電荷）を供給し、第５状態の放電時では電流（電荷）を回収することになり、
電源配線５１５は、第５状態の充電時では電流（電荷）を供給し、第６状態の放電時では電流（電荷）を回収することになり、
電源配線５１６は、第６状態の充電時では電流（電荷）を供給することになり、
回収された電荷は、補助電源部５０によって再分配、再利用されることなる。
なお、各状態における放電経路および充電経路において、圧電素子４０の一端からトランジスター３４１、３４２におけるエミッタ端子同士の接続点までの経路は共用である。
【００７７】
一般に、圧電素子４０のような容量性負荷の容量をＣとし、電圧振幅をＥとしたときに、容量性負荷に蓄えられるエネルギーＰは、
Ｐ＝（Ｃ・Ｅ２）／２
で表される。
圧電素子４０は、このエネルギーＰによって変形して仕事をするが、インクを吐出させる仕事量は、エネルギーＰに対して１％以下である。したがって、圧電素子４０は、単なる容量とみなすことができる。容量Ｃを一定の電源で充電すると、（Ｃ・Ｅ２）／２と同等のエネルギーが充電回路によって消費される。放電するときにも同等のエネルギーが放電回路によって消費される。
【００７８】
＜ドライバーの利点＞
本実施形態において、圧電素子４０を電圧ゼロから電圧ＶＨまで充電するとき、
電圧ゼロ     から電圧  ＶＨ／６まで、
電圧  ＶＨ／６から電圧２ＶＨ／６まで、
電圧２ＶＨ／６から電圧３ＶＨ／６まで、
電圧３ＶＨ／６から電圧４ＶＨ／６まで、
電圧４ＶＨ／６から電圧５ＶＨ／６まで、
電圧５ＶＨ／６から電圧  ＶＨ    まで、
という６段階を経て充電される。このため、本実施形態において充電時の損失は、図１２の（ａ）においてハッチングが付された領域の面積に相当する分で済む。詳細には、本実施形態において圧電素子４０において充電時の損失は、電圧ゼロから電圧ＶＨまで一気に充電するリニア増幅と比較して、６／３６（＝１６．７％）で済む。
一方、本実施形態では、放電時においても段階的となるので、放電時の損失は、図１２の（ｂ）においてハッチングが付された領域の面積に相当する分で示されるように、電圧ＶＨから電圧ゼロまで一気に放電するリニア方式と比較して、同様に６／３６（＝１６．７％）で済む。
ただし、本実施形態では、放電時の損失として計上された電荷のうち、電圧ＶＨ／６から電圧ゼロまで放電する場合を除き、後述する補助電源部５０に回収されて再分配、再利用されるので、さらなる低消費電力化を図ることができる。
【００７９】
ところで、Ｄ級増幅では、リニア増幅として比較してエネルギー効率が高い。その理由は、出力段の能動素子が飽和状態で動作し、電力をほとんど消費しない点、ローパスフィルターを構成するインダクターＬによる磁気エネルギーと容量Ｃによるエネルギーとの交換によって充電時にはリニア増幅のような損失が発生しない点、放電時の電流スイッチングで電流が電源に回生する点などのためである。
しかしながら、実際のＤ級増幅では、出力段の能動素子の抵抗は、飽和状態でもゼロではない、磁界が漏れる、インダクターＬの抵抗成分によって損失が発生する、変調時にインダクターＬが飽和する場合がある、などの問題がある。
Ｄ級増幅では、さらに波形品質が悪い、ＥＭＩの対策が必要である、という問題がある。波形品質については、ダミーの容量やフィルターを追加することによって改善することができるが、追加した分だけ消費電力の増加やコスト高を招く。ＥＭＩについては、Ｄ級増幅のスイッチングという根本的な問題による。すなわち、スイッチングしたときに、オン時に流れる電流がリニア増幅と比較して数倍から１０数倍程度までになるだけでなく、これに伴って放射される磁界の量も多くなるからである。ＥＭＩの対策のために、フィルターを追加するなどが必要となり、コスト高を招く。
【００８０】
本実施形態に係る印刷装置１００のドライバー３０では、出力段に相当するトランジスター３４１、３４２は、Ｄ級増幅のようなスイッチングをしないので、また、インダクターＬが用いられていないので、波形品質が悪い、ＥＭＩの対策が必要である、という問題が発生しない。
また、本実施形態では、電圧Ｖoutが、制御信号Ｖinの電圧に追従する動作となるので、圧電素子４０に対して細かい電圧での制御することができる。すなわち、圧電素子４０に印加する電圧Ｖoutの開始電圧および終了電圧については、駆動に用いる電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６および５ＶＨ／６とは無関係である。
【００８１】
＜補助電源部＞
図１３は、補助電源部５０の構成の一例を示す図である。
この図に示されるように、補助電源部５０は、スイッチＳｗ１ｄ、Ｓｗ１ｕ、Ｓｗ２ｄ、Ｓｗ２ｕ、Ｓｗ３ｄ、Ｓｗ３ｕ、Ｓｗ４ｄ、Ｓｗ４ｕ、Ｓｗ５ｄ、Ｓｗ５ｕと、容量素子Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６とを含んだ構成となっている。
これらのうち、スイッチは、いずれも単極双投であり、共通端子を制御信号Ａ／Ｂにしたがって端子ａ、ｂのいずれかに接続する。制御信号Ａ／Ｂは、簡略化して説明すれば、例えばデューティ比が約５０％のパルス信号であり、その周波数は、制御信号ＣＯＭ0の周波数に対して例えば２０倍程度に設定される。このような制御信号Ａ／Ｂは、補助電源部５０における内部発振器（図示省略）により生成しても良いし、ＦＦＣ７０を介して制御ユニット１０から供給しても良い。
一方、容量素子Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６は電荷移動用であり、容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５はバックアップ用である。なお、容量素子Ｃ６は、電源電圧ＶＨの供給用である。
上記スイッチは、実際には半導体集積回路においてトランジスターを組み合わせて構成され、容量素子は、当該半導体集積回路に対して外付けで実装される。なお、上記半導体集積回路には、上述した複数個のドライバー３０についても形成される構成が望ましい。
【００８２】
さて、補助電源部５０において電圧ＶＨを供給する電源配線５１６は、容量素子Ｃ６の一端とスイッチＳｗ５ｕの端子ａとに接続される。スイッチＳｗ５ｕの共通端子は容量素子Ｃ５６の一端に接続され、容量素子Ｃ５６の他端はスイッチＳｗ５ｄの共通端子に接続される。スイッチＳｗ５ｄの端子ａは、容量素子Ｃ５の一端とスイッチＳｗ４ｕの端子ａとに接続される。スイッチＳｗ４ｕの共通端子は容量素子Ｃ４５の一端に接続され、容量素子Ｃ４５の他端はスイッチＳｗ４ｄの共通端子に接続される。スイッチＳｗ４ｄの端子ａは、容量素子Ｃ４の一端とスイッチＳｗ３ｕの端子ａとに接続される。スイッチＳｗ３ｕの共通端子は容量素子Ｃ３４の一端に接続され、容量素子Ｃ３４の他端はスイッチＳｗ３ｄの共通端子に接続される。スイッチＳｗ３ｄの端子ａは、容量素子Ｃ３の一端とスイッチＳｗ２ｕの端子ａとに接続される。スイッチＳｗ２ｕの共通端子は容量素子Ｃ２３の一端に接続され、容量素子Ｃ２３の他端はスイッチＳｗ２ｄの共通端子に接続される。スイッチＳｗ２ｄの端子ａは、容量素子Ｃ２の一端とスイッチＳｗ１ｕの端子ａとに接続される。スイッチＳｗ１ｕの共通端子は容量素子Ｃ１２の一端に接続され、容量素子Ｃ１２の他端はスイッチＳｗ１ｄの共通端子に接続される。スイッチＳｗ１ｄの端子ａは、容量素子Ｃ１の一端に接続される。
【００８３】
容量素子Ｃ５の一端は、電源配線５１５に接続される。同様に、容量素子Ｃ４、Ｃ３、Ｃ２、Ｃ１の一端は、それぞれ電源配線５１４、５１３、５１２、５１１に接続される。
なお、スイッチＳｗ５ｕ、Ｓｗ４ｕ、Ｓｗ３ｕ、Ｓｗ２ｕ、Ｓｗ１ｕの各端子ｂは、スイッチＳｗ１ｄの端子ａとともに、容量素子Ｃ１の一端に接続される。また、容量素子Ｃ６、Ｃ５、Ｃ４、Ｃ３、Ｃ２、Ｃ１の各他端と、スイッチＳｗ５ｄ、Ｓｗ４ｄ、Ｓｗ３ｄ、Ｓｗ２ｄ、Ｓｗ１ｄの各端子ｂとは、グランドＧに共通接地される。
【００８４】
図１４は、補助電源部５０におけるスイッチの接続状態を示す図である。
各スイッチは、制御信号Ａ／Ｂによって共通端子が端子ａに接続される状態（状態Ａ）と、共通端子が端子ｂに接続される状態（状態Ｂ）との２状態をとる。同図の（ａ）は、補助電源部５０における状態Ａの接続を、（ｂ）は、状態Ｂの接続を、それぞれ等価回路で簡易的に示したものである。
状態Ａでは、容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１が電圧ＶＨからグランドＧまでの間で直列に接続される。状態Ｂでは、容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１の一端同士が接続されるので、これらの容量素子は並列に接続されて、保持電圧が均等化される。
【００８５】
したがって、状態Ａ、Ｂが交互に繰り返されると、状態Ｂのときに均等化された電圧ＶＨ／６が、状態Ａの直列接続によって１〜５倍されて、それぞれ容量素子Ｃ１〜Ｃ５に保持されるとともに、このときの保持電圧が、電源配線５１１〜５１５を介してドライバー３０に供給される。
【００８６】
ここで、ドライバー３０によって圧電素子４０が充電されると、容量素子Ｃ１〜Ｃ５のうち保持電圧が低下するものが現れる。保持電圧が低下した容量素子には、状態Ａの直列接続によって電源から電荷が補給されるとともに、状態Ｂの並列接続による再配分で均等化されるので、補助電源部５０の全体でみれば、電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６に保つようにバランスする。
一方、ドライバー３０によって圧電素子４０が放電されると、容量素子Ｃ１〜Ｃ５のうち保持電圧が上昇するものが現れるが、状態Ａの直列接続で電荷が吐き出されるとともに、状態Ｂの並列接続による再配分で均等化されるので、補助電源部５０の全体でみれば、電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６に保つようにバランスする。なお、吐き出される電荷が容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１にで吸収できずに余ったとき、余った電荷は、容量素子Ｃ６に吸収される、すなわち電源系へに回生される。このため、圧電素子４０以外の他の負荷があれば、その負荷の駆動に用いられる。他の負荷がなければ、容量素子Ｃ６を含む他の容量素子に吸収されるので、電源電圧ＶＨが上昇する、すなわちリップルが発生することになるが、容量素子Ｃ６を含めてカップリングコンデンサの容量を大きくすることによって実用的には回避できる。以上の説明から理解される通り、補助電源部５０（容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５）は、各ドライバー３０（各圧電素子４０）に電荷を供給する要素（電荷供給源）として機能する。
【００８７】
この補助電源部５０では、ドライバー３０によって圧電素子４０が放電されると、当該放電に用いられた電源配線に対応した容量素子Ｃ１〜Ｃ６のいずれかの保持電圧が一時的に上昇するが、状態Ａ、Ｂの繰り返しによって電圧ＶＨ／６の１〜６倍の逓倍電圧を保つようにバランスする。同様に、圧電素子４０が充電されると、当該充電に用いられた電源配線に対応した容量素子Ｃ１〜Ｃ６のいずれかの保持電圧が一時的に低下するが、状態Ａ、Ｂの繰り返しによって電圧ＶＨ／６の１〜６倍の逓倍電圧を保つようにバランスする。
図４における制御信号ＣＯＭ0の電圧波形を見ても判るように、インクを引き込むための電圧上昇と、インクを吐出させるための電圧下降とがセットであり、印刷動作では、当該セットが繰り返される。このため、補助電源部５０では、圧電素子４０の放電によって回収された電荷が、次回以降における充電に際して利用される。
したがって、本実施形態では、印刷装置１００の全体でみたときに、圧電素子４０から放電された電荷の回収・再利用と、ドライバー３０における段階的な充電・放電とによって、消費される電力を低く抑えることができるのである。
【００８８】
なお、補助電源部５０において、各スイッチの共通端子が端子ａ、ｂの一方から他方への接続に切り替わるときに、複数（図１３では１０個）のスイッチに特性ばらつきがあると、一斉に切り替わらない状態が発生して、容量素子の両端が短絡してしまうことがあり得る。例えば切替時にスイッチＳｗ１ｕ、Ｓｗ１ｄ、Ｓｗ２ｄで端子ａが共通端子に接続されているときに、スイッチＳｗ２ｕで端子ｂが共通端子に接続される状態が発生すると、容量素子Ｃ１２、Ｃ２３の直列接続の両端同士が短絡してしまう。
このため、スイッチの切り替え時には、一旦、端子ａ、ｂのいずれにも接続しない中立状態を経て、上記短絡の発生を抑える構成が好ましい。
【００８９】
＜応用・変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。なお、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００９０】
＜負帰還制御＞
図１５は、実施形態の応用例（その１）に係るドライバー３０の構成の一例を示す図である。この図に示されるように、この応用例では、圧電素子４０の一端の電圧Ｖoutがオペアンプ３２の入力端（−）に負帰還される構成となっている。この構成では、制御信号Ｖinの電圧と駆動信号Ｄの電圧Ｖoutとが相違しているときに、その相違をなくす方向にトランジスター３４１、３４２が制御される。このため、レベルシフター３６ａ〜３６ｆやトランジスター３４１、３４２の応答特性が悪い場合でも、制御信号Ｖinに電圧Ｖoutを比較的迅速に、高精度に追従させることができる。
なお、負帰還量については、レベルシフター３６ａ〜３６ｆやトランジスター３４１、３４２の特性に合わせて適切に設定可能な構成が好ましい。例えば、図の例では、オペアンプ３２は、制御信号Ｖinの電圧から電圧Ｖoutを差し引いた電圧を出力する構成であるが、この差し引いた電圧に適切な係数を乗算してレベルシフター３６ａ〜３６ｆに供給する構成としても良い。
【００９１】
図１６は、実施形態の別の応用例（その２）に係るドライバー３０の構成の一例を示す図である。図５で説明したドライバー３０においては、単位回路３４ａ〜３４ｆのトランジスター３４１、３４２をバイポーラ型としたが、図１６に示した応用例（その２）では、このトランジスター３４１、３４２のそれぞれをＰ、Ｎチャンネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）３５１、３５２としたものである。
ＭＯＳＦＥＴ３５１、３５２を用いる場合、各ドレイン端子と圧電素子４０の一端との間に、それぞれ逆流防止用のダイオードを設ければ良い。また、ＭＯＳＦＥＴ３５１、３５２を用いる場合、レベルシフター３６ａ〜３６ｆについては、イネーブル状態にあれば、制御信号Ｖinの電圧をマイナス方向に所定値として閾値電圧に相当する分だけシフトさせてＰチャネル型のＭＯＳＦＥＴ３５１のゲート端子に供給する一方、制御信号Ｖinの電圧をプラス方向に閾値電圧に相当する分だけシフトさせてＮチャネル型のＭＯＳＦＥＴ３５２のゲート端子に供給する構成となる。
また、ＭＯＳＦＥＴ３５１、３５２を用いる場合に、図１５に示したような、電圧Ｖoutを負帰還する構成を適用しても良い。
【００９２】
＜駆動対象＞
前述の実施形態では、ドライバー３０の駆動対象として圧電素子４０を例にとって説明した。本発明では、駆動対象として圧電素子４０に限られず、例えば超音波モーターや、タッチパネル、平面スピーカー、液晶などのディスプレイなどの容量性成分を有する負荷のすべてに適用可能である。
【００９３】
＜単位回路の段数＞
実施形態において、７種類の電圧のうち、互いに隣り合う２つの電圧に対応するように電圧の低い順に単位回路３４ａ〜３４ｆの６段を設けた構成であったが、本発明では、単位回路の段数は、これに限られず、２段以上であれば良い。また、電圧については、必ずしも等間隔である必要はない。
【００９４】
＜コンパレーター＞
実施形態では、例えばコンパレーター３８ａの判別結果が偽（出力信号がＬレベル）であれば、第１状態であると検出し、コンパレーター３８ａの判別結果が真（出力信号がＨレベル）であって、かつ、コンパレーター３８ｂの判別結果が偽であれば、第２状態であると検出する構成であった。すなわち、第１状態、第２状態を検出する構成は、それぞれ別体ではなく、一部重複する構成であって、第１状態から第６状態までをコンパレーター３８ａ〜３８ｅの全体で検出する構成であった。これに限られず、各状態を個別に検出する構成であっても良い。
【００９５】
＜ディセーブル状態のレベルシフター＞
実施形態において、ディセーブル状態のレベルシフター３６ａ〜３６ｆは、トランジスター３４１（３５１）のベース（ゲート）端子に電圧ゼロを供給し、トランジスター３４２（３５２）のベース（ゲート）端子に電圧ＶＨを供給する構成としたが、トランジスター３４１、３４２をオフさせることができれば、これに限定されない。例えば、レベルシフター３６ａ〜３６ｆは、ディセーブル状態のときに、制御信号Ｖinの電圧をプラス方向にシフトさせたオフ信号を、トランジスター３４１（３５１）のベース（ゲート）端子に供給し、制御信号Ｖinの電圧をマイナス方向にシフトさせたオフ信号を、トランジスター３４２（３５１）のベース（ゲート）端子に供給する構成としても良い。
この構成によれば、トランジスター３４１（３５１）、３４２（３５２）の耐圧が低くて済むので、半導体基板に形成するときのトランジスターサイズを小さくすることができる。
【符号の説明】
【００９６】
１００…印刷装置（液体吐出装置）、１０…制御ユニット、１２０……印刷データ生成部、１４０……制御信号供給部、１８０……主電源部、２０……印刷ヘッド、Ｕ[m]（Ｕ[1]〜Ｕ[M]）……ヘッドユニット、２２……駆動信号生成部、２４……吐出部群、３０……ドライバー（接続経路選択部）、３２…オペアンプ、３４ａ〜３４ｆ…単位回路、３６ａ〜３６ｆ…レベルシフター、３８ａ〜３８ｆ…コンパレーター、４０…圧電素子、５０…補助電源部（電圧生成部）、３４１、３４２…トランジスター、２１０……制御信号補正部、２２０……ヘッド制御部、２３０……選択部、２４０……素子駆動部、６１……第１保持部、６２……第２保持部、６５……補正処理部、４００……吐出部。
【図１】
2014184572.tif 000003
【図２】
2014184572.tif 000004
【図３】
2014184572.tif 000005
【図４】
2014184572.tif 000006
【図５】
2014184572.tif 000007
【図６】
2014184572.tif 000008
【図７】
2014184572.tif 000009
【図８】
2014184572.tif 000010
【図９】
2014184572.tif 000011
【図１０】
2014184572.tif 000012
【図１１】
2014184572.tif 000013
【図１２】
2014184572.tif 000014
【図１３】
2014184572.tif 000015
【図１４】
2014184572.tif 000016
【図１５】
2014184572.tif 000017
【図１６】
2014184572.tif 000018