(57)【要約】【課題】デジタル変調信号を試験可能な試験装置を提供する。【解決手段】ＤＵＴ１は、キャリア信号をシンボル列に応じてデジタル変調することにより、被試験信号Ｓ１を生成する。マルチフェーズクロック発生器１０は、キャリア信号と同期し、かつキャリア信号の０度および／または１８０度の位相にエッジを有する第１ストローブ信号ＳＴＲＢ１と、キャリア信号の２７０度および／または９０度の位相にエッジを有する第２ストローブ信号ＳＴＲＢ２と、を生成する。評価器３０は、第１ストローブ信号ＳＴＲＢ１のエッジのタイミングにおける被試験信号Ｓ１のレベルと、第２ストローブ信号ＳＴＲＢ２のエッジのタイミングにおける被試験信号Ｓ１のレベルと、にもとづいて、被試験信号Ｓ１を評価する。【選択図】図１
2014016196.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスからの被試験信号であって、キャリア信号をシンボル列に応じてデジタル変調することにより生成される被試験信号を試験する試験装置であって、
前記キャリア信号と同期し、かつ前記キャリア信号の０度および／または１８０度の位相にエッジを有する第１ストローブ信号と、前記キャリア信号と同期し、かつ前記キャリア信号の２７０度および／または９０度の位相にエッジを有する第２ストローブ信号と、を生成するマルチフェーズクロック発生器と、
前記被試験信号を複数の第１しきい値それぞれと比較する第１多値コンパレータと、
前記被試験信号を複数の第２しきい値それぞれと比較する第２多値コンパレータと、
前記第１ストローブ信号のエッジのタイミングにおける前記第１多値コンパレータの比較結果と、前記第２ストローブ信号のエッジのタイミングにおける前記第２多値コンパレータの比較結果と、にもとづき、前記被試験信号により伝送される前記シンボル列を評価する評価器と、
を備えることを特徴とする試験装置。
【請求項２】
シンボルのＩ成分がＫ個（Ｋは自然数）の離散値Ｉ０、Ｉ１、…、ＩＫ−１、をとり得るとき、前記複数の第１しきい値は、Ｉ０、Ｉ１、…ＩＫ−１に応じて定められ、
シンボルのＱ成分がＬ個（Ｌは自然数）の離散値Ｑ０、Ｑ１、…、ＱＬ−１、をとり得るとき、前記複数の第２しきい値は、Ｑ０、Ｑ１、…ＱＬ−１に応じて定められることを特徴とする請求項１に記載の試験装置。
【請求項３】
前記第１ストローブ信号は０度の位相にエッジを有し、ΔＩを定数とするとき、前記複数の第１しきい値は、Ｉ０±ΔＩ／２、Ｉ１±ΔＩ／２、…、ＩＫ−１±ΔＩ／２であり、
前記第２ストローブ信号は２７０度の位相にエッジを有し、ΔＱを定数とするとき、前記複数の第２しきい値は、Ｑ０±ΔＱ／２、Ｑ１±ΔＱ／２、…、ＱＬ−１±ΔＱ／２であることを特徴とする請求項２に記載の試験装置。
【請求項４】
前記被試験デバイスに供給される基準クロックを逓倍または分周し、キャリア周波数を有する第１クロック信号を生成する第１クロック発生器と、
前記第１クロック信号と同期してストローブ信号を生成するタイミング発生器と、
をさらに備え、
前記マルチフェーズクロック発生器は、前記ストローブ信号にもとづいて、前記第１、第２ストローブ信号を生成することを特徴とする請求項１から３のいずれかに記載の試験装置。
【請求項５】
前記被試験デバイスに対して、前記被試験信号が伝送すべきシンボル列を指定するパターンデータを生成するパターン発生器をさらに備えることを特徴とする請求項１から４のいずれかに記載の試験装置。
【請求項６】
前記被試験デバイスに供給される基準クロックを逓倍または分周し、シンボルレートを有する第２クロック信号を生成する第２クロック発生器をさらに備え、
前記パターン発生器は、前記第２クロック信号と同期して、前記パターンデータを生成することを特徴とする請求項５に記載の試験装置。
【請求項７】
前記第１多値コンパレータおよび前記第２多値コンパレータはそれぞれ、複数のウィンドウコンパレータを含むことを特徴とする請求項１から６のいずれかに記載の試験装置。
【請求項８】
前記第１多値コンパレータと前記第２多値コンパレータは、時分割で共有される単一の多値コンパレータであることを特徴とする請求項１から７のいずれかに記載の試験装置。
【請求項９】
被試験デバイスからの被試験信号であって、キャリア信号をデジタル変調することにより生成される被試験信号を試験する試験装置であって、
前記キャリア信号と同期し、かつ前記キャリア信号の０度および／または１８０度の位相にエッジを有する第１ストローブ信号と、前記キャリア信号と同期し、かつ前記キャリア信号の２７０度および／または９０度の位相にエッジを有する第２ストローブ信号と、を生成するマルチフェーズクロック発生器と、
前記被試験デバイスにより伝送されるシンボル列に対応する期待値列を生成するパターン発生器と、
各シンボルごとにその期待値にもとづいて、前記被試験信号が前記第１ストローブ信号のエッジのタイミングにおいてとるべき値に応じた第１しきい値と、前記被試験信号が前記第２ストローブ信号のエッジのタイミングにおいてとるべき値に応じた第２しきい値を生成する動的しきい値生成部と、
前記被試験信号を前記第１しきい値と比較する第１コンパレータと、
前記被試験信号を前記第２しきい値と比較する第２コンパレータと、
前記第１ストローブ信号のエッジのタイミングにおける前記第１コンパレータの比較結果と、前記第２ストローブ信号のエッジのタイミングにおける前記第２コンパレータの比較結果と、にもとづき、前記被試験信号により伝送されるシンボル列を評価する評価器と、
を備えることを特徴とする試験装置。
【請求項１０】
シンボルのＩ成分がＫ個（Ｋは自然数）の離散値Ｉ０、Ｉ１、…、ＩＫ−１、をとり得るものであり、前記動的しきい値生成部は、シンボルのＩ成分の期待値がＩＥＸＰであるとき、ＩＥＸＰに応じた前記第１しきい値を生成し、
シンボルのＱ成分がＬ個（Ｌは自然数）の離散値Ｑ０、Ｑ１、…、ＱＬ−１、をとり得るものであり、前記動的しきい値生成部は、シンボルのＱ成分の期待値がＱＥＸＰであるとき、ＱＥＸＰに応じた前記第２しきい値を生成することを特徴とする請求項９に記載の試験装置。
【請求項１１】
前記第１ストローブ信号は０度の位相にエッジを有するとき、前記第１しきい値は、ＩＥＸＰ±ΔＩ／２であり、
前記第２ストローブ信号は２７０度の位相にエッジを有するとき、前記第２しきい値は、ＱＥＸＰ±ΔＱ／２であることを特徴とする請求項１０に記載の試験装置。
【請求項１２】
前記被試験デバイスに供給される基準クロックを逓倍または分周し、キャリア周波数を有する第１クロック信号を生成する第１クロック発生器と、
前記第１クロック信号と同期してストローブ信号を生成するタイミング発生器と、
をさらに備え、
前記マルチフェーズクロック発生器は、前記ストローブ信号にもとづいて、前記第１、第２ストローブ信号を生成することを特徴とする請求項９から１１のいずれかに記載の試験装置。
【請求項１３】
前記被試験デバイスに対して、前記被試験信号が伝送すべきシンボル列を指定するパターンデータを生成するパターン発生器をさらに備えることを特徴とする請求項９から１２のいずれかに記載の試験装置。
【請求項１４】
前記被試験デバイスに供給される基準クロックを逓倍または分周し、シンボルレートを有する第２クロック信号を生成する第２クロック発生器をさらに備え、
前記パターン発生器は、前記第２クロック信号と同期して、前記パターンデータを生成することを特徴とする請求項１３に記載の試験装置。
【請求項１５】
前記第１コンパレータおよび前記第２コンパレータはそれぞれ、ウィンドウコンパレータを含むことを特徴とする請求項９から１４のいずれかに記載の試験装置。
【請求項１６】
前記第１コンパレータおよび前記第２コンパレータは、時分割で共有される単一のコンパレータであることを特徴とする請求項９から１５のいずれかに記載の試験装置。
【請求項１７】
被試験デバイスからの被試験信号であって、キャリア信号をシンボル列に応じてデジタル変調することにより生成される被試験信号を試験する試験装置であって、
前記キャリア信号と同期し、かつ前記キャリア信号の０度および／または１８０度の位相にエッジを有する第１ストローブ信号と、前記キャリア信号と同期し、かつ前記キャリア信号の２７０度および／または９０度の位相にエッジを有する第２ストローブ信号と、を生成するマルチフェーズクロック発生器と、
前記第１ストローブ信号のエッジのタイミングにおける前記被試験信号のレベルと、前記第２ストローブ信号のエッジのタイミングにおける前記被試験信号のレベルと、にもとづいて、前記被試験信号を評価する評価器と、
を備えることを特徴とする試験装置。
【請求項１８】
被試験デバイスからの被試験信号であって、キャリア信号をシンボル列に応じてデジタル変調することにより生成される被試験信号を試験する方法であって、
前記キャリア信号と同期し、かつ前記キャリア信号の０度および／または１８０度の位相にエッジを有する第１ストローブ信号と、前記キャリア信号と同期し、かつ前記キャリア信号の２７０度および／または９０度の位相にエッジを有する第２ストローブ信号と、を生成するステップと、
第１多値コンパレータによって前記被試験信号を複数の第１しきい値それぞれと比較するステップと、
第２多値コンパレータによって前記被試験信号を複数の第２しきい値それぞれと比較するステップと、
前記第１ストローブ信号のエッジのタイミングにおける、前記第１多値コンパレータの比較結果と、前記第２ストローブ信号のエッジのタイミングにおける、前記第２多値コンパレータの比較結果と、にもとづき、前記被試験信号により伝送されるシンボル列を評価する判定するステップと、
を備えることを特徴とする方法。
【請求項１９】
被試験デバイスからの被試験信号であって、キャリア信号をシンボル列に応じてデジタル変調することにより生成される被試験信号を試験する方法であって、
前記キャリア信号と同期し、かつ前記キャリア信号の０度および／または１８０度の位相にエッジを有する第１ストローブ信号と、前記キャリア信号と同期し、かつ前記キャリア信号の２７０度および／または９０度の位相にエッジを有する第２ストローブ信号と、を生成するステップと、
前記被試験デバイスにより伝送されるシンボル列に対応する期待値列を生成するステップと、
各シンボルごとに、その期待値にもとづいて、被試験信号が第１ストローブ信号のエッジのタイミングにおいてとるべき値に応じた第１しきい値と、前記被試験信号が前記第２ストローブ信号のエッジのタイミングにおいてとるべき値に応じた第２しきい値を生成するステップと、
第１コンパレータにより前記被試験信号を前記第１しきい値と比較するステップと、
第２コンパレータにより前記被試験信号を前記第２しきい値と比較するステップと、
前記第１ストローブ信号のエッジのタイミングにおける前記第１コンパレータの比較結果と、前記第２ストローブ信号のエッジのタイミングにおける前記第２コンパレータの比較結果と、にもとづき、前記被試験信号により伝送される前記シンボル列を評価するステップと、
を備えることを特徴とする方法。
【請求項２０】
被試験デバイスからの被試験信号であって、キャリア信号をシンボル列に応じてデジタル変調することにより生成される被試験信号を試験する方法であって、
前記キャリア信号と同期し、かつ前記キャリア信号の０度および／または１８０度の位相にエッジを有する第１ストローブ信号と、前記キャリア信号と同期し、かつ前記キャリア信号の２７０度および／または９０度の位相にエッジを有する第２ストローブ信号と、を生成するステップと、
前記第１ストローブ信号のエッジのタイミングにおける前記被試験信号のレベルと、前記第２ストローブ信号のエッジのタイミングにおける前記被試験信号のレベルと、にもとづいて、前記被試験信号を評価するステップと、
を備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置に関する。
【背景技術】
【０００２】
デジタル有線通信は従来、時間分割多重（ＴＤＭ）方式による２値伝送が主流であり、大容量伝送を行う場合は、パラレル伝送、高速伝送によって実現してきた。パラレル伝送の物理的な限界に直面すると、シリアル伝送つまり、高速インタフェース（Ｉ／Ｆ）回路による数Ｇｂｐｓ〜１０Ｇｂｐｓ以上のデータレートでの高速伝送が行われる。しかしながら、データレートの高速化にも限界があり、伝送線路の高周波損失や反射によるＢＥＲ（Bit Error Rate）の劣化が問題となる。
【０００３】
一方、デジタル無線通信方式は、キャリア信号に多ビットの情報をのせて送受信する。つまり、データレートはキャリア周波数に直接的に制限されない。例えば、最も基本的な直交変復調方式であるＱＡＭ（Quadrature Amplitude Modulation）伝送方式は４値伝送を一つのチャネルで実現することが出来る。６４ＱＡＭにいたっては、６４値伝送がワンキャリアで実現できる。つまり、キャリア周波数を高めなくてもこのような多値変調方式によって、転送容量を向上させることが出来る。
【０００４】
このような変復調方式は、無線通信に限らず有線通信でも可能であり、ＰＡＭ（Pulse Amplitude Modulation）やＱＰＳＫ(Quadrature Phase Shift Keying)あるいはＤＱＰＳＫ（Differential QPSK）方式として既に適用され始めている。特に、光通信分野においては、１本の光ファイバにどれだけ多くの情報をのせられるかがコスト的にも重要であり、２値ＴＤＭからこれらのデジタル変調を利用した伝送へと技術トレンドがシフトしている。
【０００５】
近い将来、このようなデジタル変復調方式が、メモリやＳｏＣ（System On a Chip）をはじめとするデバイス間の有線インタフェースに適用される可能性があるところ、現状ではそのようなデバイスを量産試験できる多チャンネルの試験装置は存在しない。
【０００６】
従来のＲＦ信号の試験装置では、ＤＵＴ（Device Under Test）から出力された信号をＡ／Ｄ（アナログデジタル）変換して、その結果得られる膨大なデータを信号処理(ソフトウェア処理も含む)することで期待値判定していた（特許文献１、２）。この方法では、被試験信号の電圧レベル数により分解能の高いＡ／Ｄコンバータが必要であり、高速インタフェースを試験するにはこの高分解能Ａ／Ｄコンバータを高速に動作させる必要があるため、装置のコストが高くなるという問題がある。
【０００７】
あるいは従来の別の試験装置では、しきい値の異なる複数の電圧コンパレータを並列に設け、各電圧コンパレータの出力を期待値と比較していた（特許文献３、４）。この方法では、比較レベル数に応じて電圧コンパレータの個数が増え、ハードウェアオーバーヘッドが大きくなる、あるいは複数の電圧コンパレータにより生じるノイズ等の影響により電圧比較精度が悪化するなどの問題がある。
【０００８】
特許文献５には、液晶駆動用ＩＣ（ソースドライバ、データドライバ）を試験するための技術が開示される。液晶駆動用ＩＣは、各画素の輝度を示す２値シリアル入力データを受け、複数のデータ線に対し、多値の駆動電圧を出力する。この液晶駆動用ＩＣを試験するために、被試験信号である駆動電圧を、シリアル入力データに対応した比較電圧と比較する低速比較部を備える。この方法は、低速な液晶駆動用ＩＣには適用できるが、近年の高速多値インタフェース信号（デジタル変調信号）には適用できない。
【０００９】
液晶駆動用ＩＣを試験するために、差分検出器、ウィンドウコンパレータ、多値基準電圧を発生する手段を用いた試験装置も提案されている（特許文献６）。しかしこの試験装置は、高速なＤ／Ａコンバータと演算増幅器を必要とするため、デジタル変調信号の試験への適用は難しい。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−９８２３０号公報
【特許文献２】実開平５−８７５７８号公報
【特許文献３】特開昭５８−７９１７１号公報
【特許文献４】米国特許第７１６２６７２号明細書
【特許文献５】特開平８−３１３５９２号公報
【特許文献６】特開平６−２３５７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
メモリやＭＰＵ（Micro Processing Unit）のようなデバイスのＩ／Ｏがすべて高速多値インタフェースに置き換わったとすれば、数十〜百チャネル以上のＩ／Ｏがひとつのデバイスに存在し、それを数百個同時に試験することが求められる。つまり、デジタル変復調信号の入出力を数千チャネル有する試験装置が必要であり、試験装置のＣＰＵリソースにも限界があるので、全てハードウェアレベルでのリアルタイム試験が求められる。
【００１２】
その他、振幅変調（ＡＭ）、振幅偏移変調（ＡＳＫ）、位相偏移変調（ＰＳＫ）など、さまざまな方式で変調された試験信号をリアルタイムに試験できる試験装置が利用できれば、製造者にとって非常に有用である。
【００１３】
本発明はかかる状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、デジタル変調信号を試験可能な試験装置の提供にある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、被試験デバイスからの被試験信号を試験する試験装置に関する。被試験信号は、キャリア信号をシンボル列に応じてデジタル変調することにより生成される。試験装置は、マルチフェーズクロック発生器および評価器を備える。
マルチフェーズクロック発生器は、キャリア信号と同期し、かつキャリア信号の０度および／または１８０度の位相にエッジを有する第１ストローブ信号と、キャリア信号と同期し、かつキャリア信号の２７０度および／または９０度の位相にエッジを有する第２ストローブ信号と、を生成する。
評価器は、第１ストローブ信号のエッジのタイミングにおける被試験信号のレベルと、第２ストローブ信号のエッジのタイミングにおける被試験信号のレベルと、にもとづいて、被試験信号を評価する。
【００１５】
直交変調器によって生成される、デジタル変調された被試験信号Ｓ（ｔ）は、その同相成分をＩ、その直交成分をＱと書くとき、式（１）で表される。
Ｓ（ｔ）＝Ｉ・ｃｏｓ（２πｆＣ・ｔ）−Ｑ・ｓｉｎ（２πｆＣ・ｔ）    …（１）
ｆＣはキャリア周波数である。
キャリア信号の０度のタイミング（２πｆＣ・ｔ＝０［ｒａｄ］）では、ｃｏｓ（２πｆＣ・ｔ）＝１、ｓｉｎ（２πｆＣ・ｔ）＝０となり、そのタイミングにおける被変調信号Ｓ（ｔ）の瞬時値は、値Ｉ（０度）を示す。キャリア信号の１８０度のタイミング（２πｆＣ・ｔ＝π［ｒａｄ］）では、被変調信号Ｓ（ｔ）の瞬時値は、値−Ｉを示す。同様に、キャリア信号の２７０度のタイミング（２πｆＣ・ｔ＝３π／２［ｒａｄ］）では、ｃｏｓ（２πｆＣ・ｔ）＝０、ｓｉｎ（２πｆＣ・ｔ）＝１となり、そのタイミングにおける被変調信号Ｓ（ｔ）の瞬時値は、値Ｑを示す。キャリア信号の９０度のタイミング（２πｆＣ・ｔ＝π／２［ｒａｄ］）では、被変調信号Ｓ（ｔ）の瞬時値は、値−Ｑを示す。
【００１６】
ここで、デジタル変調方式が定まれば、ＩＱ平面上の複数のシンボル点が定まり、各シンボル点のＩ成分，Ｑ成分がとりうる値が定まる。したがって、第１ストローブ信号と、第２ストローブ信号における被試験信号の瞬時値を監視することにより、被試験信号を評価することができる。
【００１７】
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明のある態様によれば、デジタル変調信号を試験できる。
【図面の簡単な説明】
【００１９】
【図１】第１の実施の形態に係る試験装置の構成を示すブロック図である。
【図２】第１多値コンパレータの構成例を示す回路図である。
【図３】ＱＰＳＫのコンスタレーションを示す図である。
【図４】図４（ａ）〜（ｃ）は、１６ＱＡＭ、２値ＡＳＫ、８ＰＳＫのコンスタレーションを示す図である。
【図５】１６ＱＡＭでデジタル変調された被試験信号を試験するときの波形図である。
【図６】第２の実施の形態に係る試験装置の構成を示すブロック図である。
【図７】第１コンパレータの構成例を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２１】
実施の形態に係る試験装置は、被試験デバイス（ＤＵＴ）から出力される被試験信号を受け、被試験信号を評価し、ＤＵＴの良否を判定する。被試験信号は、キャリア信号ＳＣを伝送すべきデータ（シンボル列）に応じてデジタル変調することにより生成される。キャリア信号ＳＣの周波数をキャリア周波数ｆＣ、シンボル列の周波数をシンボルレートｆＳという。デジタル変調としては、ＰＡＭ（パルス振幅変調）、ＡＰＳＫ（振幅位相偏移変調）、ＱＡＭ（直交振幅変調）、ＢＰＳＫ（２値位相偏移変調）、ＱＰＳＫ（４値位相偏移変調）、８ＰＳＫ（８値位相偏移変調）、などが例示される。
【００２２】
ＤＵＴは、たとえばメモリやＭＰＵをはじめとする多チャンネルのＩ／Ｏポートを有するデバイスが想定されるが、特に限定されるものではない。
【００２３】
（第１の実施の形態）
図１は、第１の実施の形態に係る試験装置２の構成を示すブロック図である。図１の試験装置２は、ＤＵＴ１のＩ／Ｏポートごとに設けられた複数のＩ／Ｏ端子ＰＩＯを備える。試験装置２のＩ／Ｏ端子ＰＩＯはそれぞれ、ＤＵＴ１の対応するＩ／Ｏポートと伝送路を介して接続されており、ＤＵＴ１からの多値の被試験信号Ｓ１が入力される。Ｉ／ＯポートＰＩＯの個数は任意であり、メモリやＭＰＵの場合、数十〜百個以上設けられるが、図では理解の容易化と説明の簡略化のため、単一のＩ／Ｏ端子ＰＩＯとそれに関連するブロックのみを示す。
【００２４】
試験装置２は、マルチフェーズクロック発生器１０、第１多値コンパレータ２０＿１、第２多値コンパレータ２０＿２、評価器３０、第１クロック発生器４０＿１、第２クロック発生器４０＿２、オシレータ５０、パターン発生器ＰＧ、タイミング発生器ＴＧ、ドライバＤＲを備える。
【００２５】
マルチフェーズクロック発生器１０は、キャリア信号ＳＣと同期した第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２を生成する。第１ストローブ信号ＳＴＲＢ１は、キャリア信号の０度および／または１８０度の位相にエッジを有する。第２ストローブ信号ＳＴＲＢ２は、キャリア信号の２７０度および９０度の少なくとも一方の位相にエッジを有する。なお、キャリア信号の位相は、同相キャリア信号を基準としてもよい。
本実施の形態では、理解の容易化のため、第１ストローブ信号ＳＴＲＢ１は、位相０度にエッジを有し、第２ストローブ信号ＳＴＲＢ２は、位相２７０度にエッジを有するものとする。
【００２６】
キャリア周波数ｆＣがシンボルレートｆＳのα倍であるとき、１つのシンボル期間に、α個のキャリア周期が含まれる。この場合、第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２は、シンボル周期の中央付近に位置するキャリア周期内に配置することが好ましい。なぜなら、シンボルの切り替わりに際しては、フィルタによって被試験信号Ｓ１の波形が歪むからである。
【００２７】
第１多値コンパレータ２０＿１は、被試験信号Ｓ１を複数（Ｎ個）の第１しきい値ＶｔｈＩ０〜ＶｔｈＩＮー1それぞれと比較し、比較結果を示す比較データＳ２＿１を生成する。Ｎは２以上の整数である。同様に、第２多値コンパレータ２０＿２は、被試験信号Ｓ１を複数（Ｎ個）の第２しきい値ＶｔｈＱ０〜ＶｔｈＱＮー1それぞれと比較し、比較結果を示す比較データＳ２＿２を生成する。しきい値の個数Ｎは、試験装置２がサポートする変調方式に応じて定めればよい。
【００２８】
評価器３０は、第１ストローブ信号ＳＴＲＢ１のエッジのタイミング（位相０度）における第１多値コンパレータ２０＿１の比較結果と、第２ストローブ信号ＳＴＲＢ２のエッジのタイミング（位相２７０度）における第２多値コンパレータ２０＿１の比較結果と、にもとづき、被試験信号Ｓ１により伝送されるシンボル列を評価する。
【００２９】
以上が試験装置２の基本的な構成である。
【００３０】
オシレータ５０は、基準クロックＣＫＲＥＦを生成する。基準クロックＣＫＲＥＦは、ＤＵＴ１に供給され、ＤＵＴ１は基準クロックＣＫＲＥＦと同期して動作する。なおオシレータ５０は、試験装置２の内部に設けられてもよいし、ＤＵＴ１に内蔵されてもよいし、試験装置２およびＤＵＴ１とは別に設けられてもよい。
【００３１】
第１クロック発生器４０＿１は、基準クロックＣＫＲＥＦを逓倍または分周し、キャリア周波数ｆＣを有する第１クロック信号ＣＫＣを生成する。ＤＵＴ１と試験装置２で基準クロックＣＫＲＥＦを共通化することにより、ＤＵＴ１と試験装置２を高精度で同期させることができ、試験精度を高めることができる。
【００３２】
タイミング発生器ＴＧは、第１クロック信号ＣＫＣと同期してストローブ信号ＳＴＲＢを生成する。ストローブ信号ＳＴＲＢは、マルチフェーズクロック発生器１０に供給される。マルチフェーズクロック発生器１０は、ストローブ信号ＳＴＲＢにもとづいて第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２を生成してもよい。より具体的には、ストローブ信号ＳＴＲＢに異なる遅延を与えることによりその位相をシフトし、第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２を生成してもよい。
【００３３】
パターン発生器ＰＧは、ＤＵＴ１に対して、被試験信号Ｓ１が伝送すべきシンボル列を指定するパターンデータＰＡＴを生成する。パターンデータＰＡＴは、ドライバＤＲによってＤＵＴ１に供給される。なお、ＤＵＴ１の内部にパターン発生器が内蔵される場合、試験装置２におけるパターンデータの生成は不要である。
【００３４】
またパターン発生器ＰＧは、ＤＵＴ１が生成する被試験信号Ｓ１によって伝送されるシンボル列に対応する期待値列ＥＸＰを生成する。評価器３０は、期待値列ＥＸＰにもとづき、第１多値コンパレータ２０＿１および第２多値コンパレータ２０＿２からの比較データＳ２＿１、Ｓ２＿２が、各シンボル期間においてとり得るべき期待値データを生成する。そして比較データＳ２＿１、Ｓ２＿２を期待値データと比較し、被試験信号Ｓ１により伝送されるシンボル列を評価する。
【００３５】
第２クロック発生器４０＿２は、基準クロックＣＫＲＥＦを逓倍または分周し、シンボルレートｆＳを有する第２クロック信号ＣＫＳを生成する。パターン発生器ＰＧは、第２クロック信号ＣＫＳと同期して、パターンデータＰＡＴおよび期待値列ＥＸＰを生成する。
【００３６】
図２は、第１多値コンパレータ２０＿１の構成例を示す回路図である。
第１多値コンパレータ２０＿１は、Ｎ個の比較回路ＣＰ０〜ＣＰＮ−１を含む。ｉ番目（０≦ｉ≦Ｎ−１）の比較回路ＣＰｉは、被試験信号Ｓ１を対応するｉ番目のしきい値ＶｔｈＩｉと比較する。
【００３７】
本実施の形態において、比較回路ＣＰｉは、第１ストローブ信号ＳＴＲＢ１のエッジのタイミングで、被試験信号Ｓ１と第１しきい値ＶｔｈＩｉの比較結果をラッチする。比較回路ＣＰは、タイミングコンパレータとも称される。
【００３８】
本実施の形態において比較回路ＣＰｉはウィンドウコンパレータであり、ｉ番目の第１しきい値ＶｔｈＩｉは、上側しきい値電圧ＶＯＨＩｉと下側しきい値電圧ＶＯＬＩｉを含む。比較回路ＣＰは、上側コンパレータＣＰＨ、下側コンパレータＣＰＬ、上側フリップフロップ（ラッチ）ＦＦＨ、下側フリップフロップＦＦＬ、上側しきい値生成回路２２Ｈ、下側しきい値生成回路２２Ｌを含む。
【００３９】
上側しきい値生成回路２２Ｈは、上側しきい値電圧ＶＯＨＩｉを生成する。上側しきい値生成回路２２Ｈは、Ｄ／Ａコンバータを含んでもよい。上側コンパレータＣＰＨは、被試験信号Ｓ１を上側しきい値電圧ＶＯＨＩｉと比較する。上側フリップフロップＦＦＨは、第１ストローブ信号ＳＴＲＢ１のエッジのタイミングで、上側コンパレータＣＰＨの出力をラッチし、比較データＳＨｉを出力する。下側コンパレータＣＰＬ、下側しきい値生成回路２２Ｌ、下側フリップフロップＦＦＬも同様である。
【００４０】
第２多値コンパレータ２０＿２は、第１多値コンパレータ２０＿１と同様に構成される。なお、第１多値コンパレータ２０＿１、第２多値コンパレータ２０＿２の構成は図２のそれには限定されない。
【００４１】
続いて複数の第１しきい値ＶｔｈＩ１〜Ｎ−１、複数の第２しきい値ＶｔｈＱ１〜Ｎ−１について説明する。しきい値電圧ＶｔｈＩ、ＶｔｈＱは、デジタル変調方式に応じて定められる。はじめに、ＱＰＳＫを例として説明する。
【００４２】
図３は、ＱＰＳＫのコンスタレーションを示す図である。ＱＰＳＫにおいては、シンボル点（Ｉ，Ｑ）は、以下の４点に配置される。
（１，１）、（１，−１）、（−１，１）、（−１，−１）
【００４３】
直交変調器によって生成されるデジタル変調された被試験信号Ｓ１（ｔ）は、その同相成分をＩ、その直交成分をＱと書くとき、式（１）で表される。
Ｓ１（ｔ）＝Ｉ・ｃｏｓ（２πｆＣ・ｔ）−Ｑ・ｓｉｎ（２πｆＣ・ｔ）    …（１）
ｆＣはキャリア周波数である。
本実施の形態において、第１ストローブ信号ＳＴＲＢ１のエッジのタイミングにおいては、２πｆＣ・ｔ＝０であり、式（１）の右辺第２項はゼロである。したがってそのタイミングにおける被試験信号Ｓ１の瞬時値は、そのシンボルのＩ成分を示す。
【００４４】
ＱＰＳＫの複数のシンボル点のＩ成分は、Ｉ０＝１とＩ１＝−１の離散的な２値をとり得る。したがって、第１ストローブ信号ＳＴＲＢ１のタイミングにおいて被試験信号Ｓ１がとり得る値も１と−１の２値となる。そこで、ＱＰＳＫでは、２つの第１しきい値ＶｔｈＩ０、ＶｔｈＩ１が用意される。具体的には、第１しきい値ＶｔｈＩ０は、Ｉ０に対応づけて定められ、第１しきい値ＶｔｈＩ１は、Ｉ１に対応づけて定められる。
【００４５】
シンボルのＩ成分がＫ個（Ｋは自然数）の離散値Ｉ０、Ｉ１、…、ＩＫ−１、をとり得るとき、複数の第１しきい値は、Ｉ０、Ｉ１、…ＩＫ−１に応じて定められる。上述のように、第１しきい値ＶｔｈＩｉは、上側しきい値ＶＯＨＩｉと上側しきい値ＶＯＬＩｉを含む。たとえば、Ｉ成分に許容される誤差をΔＩとするとき、各しきい値を以下のように定めてもよい。
ＶＯＨＩ０＝Ｉ０＋ΔＩ／２
ＶＯＬＩ０＝Ｉ０−ΔＩ／２
ＶＯＨＩ１＝Ｉ１＋ΔＩ／２
ＶＯＬＩ１＝Ｉ１−ΔＩ／２
【００４６】
これを一般化すれば、以下の通りとなる。
ＶＯＨＩｉ＝Ｉｉ＋ΔＩ／２    …（２ａ）
ＶＯＬＩｉ＝Ｉｉ−ΔＩ／２    …（２ｂ）
【００４７】
もし、第１ストローブ信号ＳＴＲＢ１のエッジが１８０度の位相に設定される場合、第１しきい値ＶｔｈＩｉは、−Ｉｉに対応づけて定めればよい。
ＶＯＨＩｉ＝−Ｉｉ＋ΔＩ／２    …（３ａ）
ＶＯＬＩｉ＝−Ｉｉ−ΔＩ／２    …（３ｂ）
【００４８】
Ｑ成分に関連する第２しきい値ＶｔｈＱｊも同様に定められる。すなわち、本実施の形態において、第２ストローブ信号ＳＴＲＢ２のエッジのタイミングにおいては、２πｆＣ・ｔ＝２７０度であり、式（１）の右辺第１項はゼロとなり、したがってそのタイミングにおける被試験信号Ｓ１の瞬時値は、そのシンボルのＱ成分を示す。
【００４９】
ＱＰＳＫの複数のシンボル点のＱ成分は、Ｑ０＝１とＱ１＝−１の離散的な２値をとり得る。第２しきい値ＶｔｈＱ０は、Ｑ０に対応づけて定められ、第１しきい値ＶｔｈＱ１は、Ｑ１に対応づけて定められる。シンボルのＱ成分がＬ個（Ｌは自然数）の離散値Ｑ０、Ｑ１、…、ＱＬ−１、をとり得るとき、複数の第２しきい値は、Ｑ０、Ｑ１、…ＱＬ−１に応じて定められる。
【００５０】
Ｑ成分に許容される誤差をΔＱとするとき、各しきい値を以下のように定めてもよい。
ＶＯＨＱ０＝Ｑ０＋ΔＱ／２
ＶＯＬＱ０＝Ｑ０−ΔＱ／２
ＶＯＨＱ１＝Ｑ１＋ΔＱ／２
ＶＯＬＱ１＝Ｑ１−ΔＱ／２
【００５１】
これを一般化すれば、以下の通りとなる。
ＶＯＨＱｊ＝Ｑｊ＋ΔＩ／２    …（４ａ）
ＶＯＬＱｊ＝Ｑｊ−ΔＩ／２    …（４ｂ）
【００５２】
もし第２ストローブ信号ＳＴＲＢ２のエッジが９０度の位相に設定される場合、第２しきい値ＶｔｈＱｊは、−Ｑｊに対応づけて定めればよい。
ＶＯＨＱｊ＝−Ｑｊ＋ΔＩ／２    …（５ａ）
ＶＯＬＱｊ＝−Ｑｊ−ΔＩ／２    …（５ｂ）
【００５３】
以上が、シンボルの期待値と第１、第２しきい値の関係である。
【００５４】
その他の変調方式についても同様にしきい値を定めることができる。例として１６ＱＡＭ、２値ＡＳＫ、８ＰＳＫに関するしきい値を説明する。図４（ａ）〜（ｃ）は、１６ＱＡＭ、２値ＡＳＫ、８ＰＳＫのコンスタレーションを示す図である。
【００５５】
図４（ａ）を参照する。１６ＱＡＭにおいてシンボル点（Ｉ，Ｑ）は、以下の１６点に配置される。
（３，３）、（３，１）、（３，−１）、（３，−３）、
（１，３）、（１，１）、（１，−１）、（１，−３）、
（−１，３）、（−１，１）、（−１，−１）、（−１，−３）、
（−３，３）、（−３，１）、（−３，−１）、（−３，−３）、
【００５６】
１６ＱＡＭの複数のシンボル点のＩ成分は、Ｉ０＝３、Ｉ１＝１、Ｉ２＝−１、Ｉ３＝−３の離散的な４個の値をとり得る。また、Ｑ成分についても同様に、Ｑ０＝３、Ｑ１＝１、Ｑ２＝−１、Ｑ３＝−３の離散的な４つの値をとり得る。したがって、第１しきい値ＶｔｈＩは、４つのＩ０〜Ｉ３に対して式（２ａ）、（２ｂ）または（３ａ）、（３ｂ）にもとづいて定められる。同様に、第２しきい値ＶｔｈＱは、４つのＱ０〜Ｑ３に対して式（４ａ）、（４ｂ）または（５ａ）、（５ｂ）にもとづいて定められる。
【００５７】
図４（ｂ）を参照する。２値ＡＳＫにおいてシンボル点（Ｉ，Ｑ）は、以下の２点に配置される。
（２，０）、（１，０）
したがって２値ＡＳＫの複数のシンボル点のＩ成分は、Ｉ０＝２、Ｉ１＝１の２つの値をとり得る。また、Ｑ成分については、Ｑ０＝０の１つの値をとり得る。したがって、第１しきい値ＶｔｈＩは、２つのＩ０〜Ｉ１に対して式（２ａ）、（２ｂ）または（３ａ）、（３ｂ）にもとづいて定められる。同様に、第２しきい値ＶｔｈＱは、１つのＱ０に対して式（４ａ）、（４ｂ）または（５ａ）、（５ｂ）にもとづいて定められる。
【００５８】
図４（ｃ）を参照する。８ＰＳＫにおいてシンボル点（Ｉ，Ｑ）は、以下の８点に配置される。
（２，０）
（１，１）（１，−１）、
（０，２）（０，−２）、
（−１，１）（−１，−１）、
（−２，０）
【００５９】
８ＰＳＫの複数のシンボル点のＩ成分は、Ｉ０＝２、Ｉ１＝１、Ｉ２＝０、Ｉ３＝−１、Ｉ４＝−２の５つの値をとり得る。また、Ｑ成分については、Ｑ０＝２、Ｑ１＝１、Ｑ２＝０、Ｑ３＝−１、Ｑ４＝−２の５つの値をとり得る。したがって、第１しきい値ＶｔｈＩは、５つのＩ０〜Ｉ４に対して式（２ａ）、（２ｂ）または（３ａ）、（３ｂ）にもとづいて定められる。同様に、第２しきい値ＶｔｈＱは、５つのＱ０に対して式（４ａ）、（４ｂ）または（５ａ）、（５ｂ）にもとづいて定められる。
【００６０】
なお、試験装置２によって評価できる変調方式は、ＩＱ平面上で、シンボル点がシンボル期間中に静止し、プロットできるものに限定される。たとえばＦＳＫやＭＳＫなどは、ＩＱ平面上で、信号点が回転するため、試験装置２による評価はできない。
【００６１】
以上が試験装置２の構成である。続いてその動作を説明する。
図５は、１６ＱＡＭでデジタル変調された被試験信号Ｓ１を試験するときの波形図である。ここでは、シンボル列（３，３）、（−１，１）が伝送されており、キャリア周波数ｆＣは、シンボルレートｆＳの２倍となっている。
【００６２】
１６ＱＡＭの被試験信号Ｓ１を試験する際には、Ｉ０＝３、Ｉ１＝１、Ｉ２＝−１、Ｉ３＝−３に対応する４つの第１しきい値ＶｔｈＩ０〜ＶｔｈＩ３が設定される。つまり第１多値コンパレータ２０＿１は、Ｎ個の比較回路ＣＰ０〜ＣＰＮ−１のうち、４個の比較回路ＣＰ０〜ＣＰ３が使用される。また第２多値コンパレータ２０＿２には、Ｑ０＝３、Ｑ１＝１、Ｑ２＝−１、Ｑ３＝−３に対応する４つの第２しきい値ＶｔｈＱ０〜ＶｔｈＱ３が設定される。
【００６３】
シンボルの期待値ＥＸＰが（３，−３）であるとき、被試験信号Ｓ１は、第１しきい値ＶｔｈＩ０および第２しきい値ＶｔｈＱ３との比較結果によって評価される。具体的には、被試験信号Ｓ１により伝送されるシンボルが期待値と一致する場合、第１ストローブ信号ＳＴＲＢ１のタイミングにおいて条件式（６ａ）が満たされ、第２ストローブ信号ＳＴＲＢ２のタイミングにおいて条件式（６ｂ）が満たされることになる。
ＶＯＬＩ０＜Ｓ１＜ＶＯＨＩ０    …（６ａ）
ＶＯＬＱ３＜Ｓ１＜ＶＯＨＱ３    …（６ｂ）
【００６４】
そこで評価器３０は、第１多値コンパレータ２０＿１の比較回路ＣＰ０からの比較データＳ２＿１（ＳＨ０、ＳＬ０）にもとづいて条件式（６ａ）を評価し、第２多値コンパレータ２０＿２の比較回路ＣＰ３からの比較データＳ２＿２（ＳＨ３，ＳＬ３）にもとづいて、条件式（６ｂ）を評価し、条件式（６ａ）、（６ｂ）が両方満たされる場合に、被試験信号Ｓ１により伝送されるシンボルが、その期待値と一致する（パス）ものと判定する。少なくとも一方の条件が満たされない場合、フェイルと判定する。
【００６５】
シンボルの期待値ＥＸＰが（−１，１）のとき、被試験信号Ｓ１は、第１しきい値ＶｔｈＩ２と第２しきい値ＶｔｈＱ１との比較結果に応じて評価される。
【００６６】
以上が試験装置２の動作である。
この試験装置２によれば、従来のように直交復調器や、高速なデジタイザを用いることなく、従来の試験装置のアーキテクチャを継承しつつも、それに変更を加えることによりデジタル変調信号を評価することができる。
【００６７】
また、ΔＩ、ΔＱの変化させることにより、マージン試験を行うことも可能である。
【００６８】
加えて、試験装置２は、しきい値ＶｔｈＩ（ＶｔｈＱ）の個数が、第１コンパレータ７０＿１の比較回路ＣＰの個数を超えない範囲において、しきい値を変更するのみで、さまざまな変調方式の被試験信号Ｓ１を評価できる。
【００６９】
（第２の実施の形態）
図６は、第２の実施の形態に係る試験装置２ａの構成を示すブロック図である。試験装置２ａは、図１の多値コンパレータ２０＿１、２０＿２に代えて、動的しきい値生成部６０および第１コンパレータ７０＿１、第２コンパレータ７０＿２を備える。図２と共通の部分については一部省略している。
【００７０】
動的しきい値生成部６０は、パターン発生器ＰＧからシンボルの期待値列ＥＸＰを受ける。そして動的しきい値生成部６０は、各シンボルごとに、その期待値にもとづいて、被試験信号Ｓ１が第１ストローブ信号ＳＴＲＢ１のエッジのタイミングにおいてとるべき値に応じた第１しきい値ＶｔｈＩと、被試験信号Ｓ１が第２ストローブ信号ＳＴＲＢ２のエッジのタイミングにおいてとるべき値に応じた第２しきい値ＶｔｈＱを生成する。つまり、第１しきい値ＶｔｈＩ、第２しきい値ＶｔｈＱは、シンボルの期待値に応じて、動的に変化する。
【００７１】
シンボルのＩ成分がＫ個（Ｋは自然数）の離散値Ｉ０、Ｉ１、…、ＩＫ−１、をとり得るとする。動的しきい値生成部６０は、シンボルのＩ成分の期待値がＩＥＸＰであるとき、ＩＥＸＰに応じた第１しきい値ＶｔｈＩを生成する。
同様に、シンボルのＱ成分がＬ個（Ｌは自然数）の離散値Ｑ０、Ｑ１、…、ＱＬ−１、をとり得るとする。動的しきい値生成部６０は、シンボルのＱ成分の期待値がＱＥＸＰであるとき、ＱＥＸＰに応じた第２しきい値ＶｔｈＱを生成する。
【００７２】
第１コンパレータ７０＿１は、被試験信号Ｓ１を第１しきい値ＶｔｈＩと比較する。第２コンパレータ７０＿２は、被試験信号Ｓ１を第２しきい値ＶｔｈＱと比較する。
【００７３】
評価器３０は、第１ストローブ信号ＳＴＲＢ１のエッジのタイミングにおける第１コンパレータ７０＿１の比較結果と、第２ストローブ信号ＳＴＲＢ２のエッジのタイミングにおける第２コンパレータ７０＿２の比較結果と、にもとづき、被試験信号Ｓ１により伝送されるシンボル列を評価する。
【００７４】
図７は、第１コンパレータ７０＿１の構成例を示す回路図である。第１の実施の形態と同様に、第１コンパレータ７０＿１は、ウィンドウコンパレータであり、上側コンパレータＣＰＨ、下側コンパレータＣＰＬ、上側フリップフロップＦＦＨ、下側フリップフロップＦＦＬを含む。第２コンパレータ７０＿２は、第１コンパレータ７０＿１と同様に構成される。
【００７５】
第１ストローブ信号ＳＴＲＢ１が０度の位相にエッジを有する場合、第１しきい値ＶｔｈＩは、以下の２つのしきい値を含む。
ＶＯＨＩ＝ＩＥＸＰ＋ΔＩ／２
ＶＯＬＩ＝ＩＥＸＰ−ΔＩ／２
【００７６】
第１ストローブ信号ＳＴＲＢ１が１８０度の位相にエッジを有する場合、第１しきい値ＶｔｈＩは、以下のように定めればよい。
ＶＯＨＩ＝−ＩＥＸＰ＋ΔＩ／２
ＶＯＬＩ＝−ＩＥＸＰ−ΔＩ／２
【００７７】
第２ストローブ信号は２７０度の位相にエッジを有するとき、第２しきい値ＶｔｈＱは、以下の２つのしきい値を含む。
ＶＯＨＱ＝ＱＥＸＰ＋ΔＱ／２
ＶＯＬＱ＝ＱＥＸＰ−ΔＱ／２
【００７８】
第２ストローブ信号は９０度の位相にエッジを有するとき、第２しきい値ＶｔｈＱは、以下のように定めればよい。
ＶＯＨＱ＝ＱＥＸＰ＋ΔＱ／２
ＶＯＬＱ＝ＱＥＸＰ−ΔＱ／２
【００７９】
以上が試験装置２ａの構成である。試験装置２ａによれば、図２の試験装置２と同様の効果を得ることができる。また、多値コンパレータ２０に比べてコンパレータ７０の方が部品点数が少なくてすむため、コスト、回路面積の点で有利である。
【００８０】
（第３の実施の形態）
第１の実施の形態では、シンボルのＩ、Ｑのとり得る値にもとづいて、複数の第１しきい値、第２しきい値を設定する場合を説明したが、本発明はそれには限定されない。すなわち、デジタル変調方式にかかわらずに、固定的な複数の第１しきい値ＶｔｈＩ、第２しきい値ＶｔｈＱを定めてもよい。
【００８１】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８２】
（第１の変形例）
実施の形態では、キャリア周波数ｆＣがシンボルレートｆＳのα倍であるとき、１つのシンボル期間に、第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２を１回ずつ発生させる場合を説明したが、本発明はそれには限定されない。すなわち１つのシンボル周期に、第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２を複数回発生させ、その都度、評価器３０は被試験信号Ｓ１を評価してもよい。
【００８３】
（第２の変形例）
第１の実施の形態において、第１多値コンパレータ２０＿１と第２多値コンパレータ２０＿２は、単一の多値コンパレータを時分割で共用してもよい。同様に、第２の実施の形態において、第１コンパレータ７０＿１と第２コンパレータ７０＿２は、単一のコンパレータを時分割で共用してもよい。
【００８４】
（第３の変形例）
実施の形態では、ウィンドウコンパレータを用いる場合を説明したが、本発明はそれには限定されない。すなわち、上側しきい値と下側しきい値の一方のみを用いて電圧比較を行ってもよい。
【００８５】
（第４の変形例）
実施の形態では、第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２のエッジにおける被試験信号Ｓ１の瞬時値を第１しきい値ＶｔｈＩ、第２しきい値ＶｔｈＱと比較する場合を説明したが本発明はそれには限定されない。たとえば第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２のエッジにおいて、被試験信号Ｓ１のレベルをサンプリングし、その値にもとづいて被試験信号Ｓ１を評価してもよく、そのような態様も本発明の範囲に含まれる。たとえばコンパレータ２０、７０に代えて、Ａ／Ｄコンバータを設け、第１ストローブ信号ＳＴＲＢ１、第２ストローブ信号ＳＴＲＢ２と同期して、Ａ／Ｄ変換を行ってもよい。
【００８６】
上述のいくつかの実施の形態および変形例から、以下の技術的思想が導かれ、この技術的思想に含まれる技術は、本発明の範囲に含まれる。
試験装置（２、２ａ）は、少なくともマルチフェーズクロック発生器（１０）および評価器（３０）を備える。マルチフェーズクロック発生器（１０）は、第１ストローブ信号（ＳＴＲＢ１）、第２ストローブ信号（ＳＴＲＢ２）を生成する。第１ストローブ信号（ＳＴＲＢ１）は、キャリア信号と同期し、かつキャリア信号の０度および／または１８０度の位相にエッジを有する。第２ストローブ信号（ＳＴＲＢ２）は、キャリア信号と同期し、かつキャリア信号の２７０度および／または９０度の位相にエッジを有する。評価器（３０）は、第１ストローブ信号（ＳＴＲＢ１）のエッジのタイミングにおける被試験信号Ｓ１のレベル（瞬時値）と、第２ストローブ信号（ＳＴＲＢ２）のエッジのタイミングにおける被試験信号Ｓ１のレベルと、にもとづいて、被試験信号Ｓ１を評価する。
【００８７】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００８８】
１…ＤＵＴ、ＣＰ…比較回路、ＣＰＨ…上側コンパレータ、ＣＰＬ…下側コンパレータ、２２Ｈ…上側しきい値生成回路、２２Ｌ…下側しきい値生成回路、ＦＦＨ…上側フリップフロップ、ＦＦＬ…下側フリップフロップ、Ｌ…タイミングコンパレータ、ＰＧ…パターン発生器、ＴＧ…タイミング発生器、ＤＲ…ドライバ、Ｓ１…被試験信号、Ｓ２…比較データ、２…試験装置、１０…マルチフェーズクロック発生器、２０＿１…第１多値コンパレータ、２０＿２…第２多値コンパレータ、７０＿１…第１コンパレータ、７０＿２…第２コンパレータ、３０…評価器、４０＿１…第１クロック発生器、４０＿２…第２クロック発生器、５０…オシレータ、６０…動的しきい値生成部、ＳＴＲＢ１…第１ストローブ信号、ＳＴＲＢ２…第２ストローブ信号。
【図１】
2014016196.tif 000003
【図２】
2014016196.tif 000004
【図３】
2014016196.tif 000005
【図４】
2014016196.tif 000006
【図５】
2014016196.tif 000007
【図６】
2014016196.tif 000008
【図７】
2014016196.tif 000009