(57)【要約】【課題】対向する半導体チップの間にダミーバンプを形成する場合に、一方の半導体チップ上のダミーバンプの配置に仕様変更が発生しても、他方の半導体チップを仕様変更する必要が無いようにする。【解決手段】半導体装置は、互いに電気的に接続するように積層された第１の半導体チップ１および第２の半導体チップ２を備える。第１の半導体チップ１の上に形成された電気的な接続に寄与する第１の機能バンプ３１と第２の半導体チップ２の上に形成された電気的な接続に寄与する第２の機能バンプ３２とが対向して接触している。第１の半導体チップ１のみの上に形成された電気的な接続に寄与しないダミーバンプ４１と第２の半導体チップ２の表面保護膜２２とが接触している。【選択図】図１
2014072487.tif 000002
【特許請求の範囲】
【請求項１】
互いに電気的に接続するように積層された第１の半導体チップおよび第２の半導体チップを備え、
前記第１の半導体チップの上に形成された電気的な接続に寄与する第１の機能バンプと前記第２の半導体チップの上に形成された電気的な接続に寄与する第２の機能バンプとが対向して接触しており、
前記第１の半導体チップの上に形成された電気的な接続に寄与しないダミーバンプと前記第２の半導体チップの表面保護膜とが接触している半導体装置。
【請求項２】
前記ダミーバンプにおける前記第２の半導体チップの表面保護膜と接触する部分の径は、前記第１の機能バンプと前記第２の機能バンプとが互いに接触する部分の径より小さい請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体チップおよび前記第２の半導体チップの少なくとも一方には、貫通電極が形成されており、
平面視において、前記ダミーバンプと前記貫通電極とは重畳している請求項１または２に記載の半導体装置。
【請求項４】
前記第１の機能バンプと前記第２の機能バンプとの間には、接合金属が介在している請求項１〜３のうちのいずれか１項に記載の半導体装置。
【請求項５】
前記ダミーバンプを構成する材料の融点は、前記接合金属を構成する材料の融点よりも高い請求項４に記載の半導体装置。
【請求項６】
前記ダミーバンプを構成する材料は銅であり、前記接合金属を構成する材料ははんだである請求項４または５に記載の半導体装置。
【請求項７】
前記ダミーバンプは前記第１の半導体チップの周縁部の上に形成されている請求項１〜６のうちのいずれか１項に記載の半導体装置。
【請求項８】
前記ダミーバンプは前記第１の半導体チップのコーナー部の上に形成されている請求項１〜６のうちのいずれか１項に記載の半導体装置。
【請求項９】
前記ダミーバンプは前記第１の半導体チップの中央部の上に形成されている請求項１〜６のうちのいずれか１項に記載の半導体装置。
【請求項１０】
前記第１の半導体チップと前記第２の半導体チップとは、主面同士が対向するように、積層されている請求項３に記載の半導体装置。
【請求項１１】
前記第１の半導体チップと前記第２の半導体チップとは、前記第１の半導体チップの主面と反対側の面と前記第２の半導体チップの主面とが対向するように、積層されている請求項３に記載の半導体装置。
【請求項１２】
前記ダミーバンプにおける前記第１の半導体チップと接触する部分の径は、前記ダミーバンプにおける前記第２の半導体チップの表面保護膜と接触する部分の径よりも大きい請求項２に記載の半導体装置。
【請求項１３】
互いに電気的に接続するように第１の半導体チップおよび第２の半導体チップを積層する半導体装置の製造方法であって、
第１の半導体基板の上に、電気的な接続に寄与する第１の機能バンプを形成する工程（ａ）と、
前記第１の半導体基板の上に、電気的な接続に寄与しないダミーバンプを形成する工程（ｂ）と、
第２の半導体基板の上に、電気的な接続に寄与する第２の機能バンプを形成する工程（ｃ）と、
その上に前記第１の機能バンプおよび前記ダミーバンプが形成された前記第１の半導体基板を個片化して、複数の前記第１の半導体チップを形成する工程（ｄ）と、
その上に前記第２のバンプが形成された前記第２の半導体基板を個片化して、複数の前記第２の半導体チップを形成する工程（ｅ）と、
前記第１の機能バンプと前記第２の機能バンプとが対向して接触し、前記ダミーバンプと前記第２の半導体チップの表面保護膜とが接触するように、前記第１の半導体チップと前記第２の半導体チップとを積層する工程（ｆ）とを備えた半導体装置の製造方法。
【請求項１４】
前記工程（ａ）の後で前記工程（ｄ）の前に前記第１の機能バンプの先端部の上に接合金属を形成する工程（ｇ）および前記工程（ｃ）の後で前記工程（ｅ）の前に前記第２の機能バンプの先端部の上に接合金属を形成する工程（ｈ）の少なくとも一方の工程をさらに備えた請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、半導体チップ同士を積層して互いに接合した半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の小型化および高集積化に対応する構造として、複数のＬＳＩを一つのパッケージに実装するＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）がある。特に近年、半導体チップの上に半導体チップをフリップチップ実装するＣＯＣ（Ｃｈｉｐ ｏｎ  Ｃｈｉｐ）および貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）で複数の半導体チップを多段にフリップチップ実装する３ＤＬＳＩといった、ワイヤーを使用せず複数の半導体チップをフリップチップ実装で垂直に積み重ねる構造のＳｉＰが開発されている。
【０００３】
半導体チップの上に半導体チップをフリップチップ実装したＣＯＣ構造の半導体装置では、実装信頼性を向上させるために、モールド樹脂またはアンダーフィルにより封止を行う。しかしながら、封止時のモールド樹脂またはアンダーフィルの収縮により、半導体チップは大きな圧力を受ける。特に、半導体チップにおけるバンプに支えられていない部分が変形し、半導体チップに形成された半導体素子の特性が劣化するといった問題が発生していた。また、半導体装置の小型化またはＴＳＶの形成のために、半導体チップは薄膜化することが求められており、半導体チップはより変形しやすくなっている。
【０００４】
そのため、半導体チップの上に、電気的接続を行う機能バンプ以外に電気的接続を行わないダミーバンプを形成し、半導体チップの変形を抑制する技術が提案されている（例えば、特許文献１参照）。
【０００５】
図７（ａ）は、従来の代表的なＣＯＣ構造の半導体装置の製造途中の構造を示す平面模式図である。半導体チップ１０１の上に半導体チップ１０２が機能バンプ１０３およびダミーバンプ１０４を介して実装されている。また、半導体チップ１０１の上にはワイヤーボンド用の電極パッド１０５が形成されている。
【０００６】
図７（ｂ）は、図７（ａ）のVIIb−VIIb線に沿った断面模式図である。機能バンプ１０３は、半導体チップ１０１の上に形成された機能バンプ１３１と、半導体チップ１０２の上に形成された機能バンプ１３２とが接合金属１３３を介して接合して形成されている。ダミーバンプ１０４は、半導体チップ１０１の上に形成されたダミーバンプ１４１と、半導体チップ１０２の上に形成されたダミーバンプ１４２とが接合金属１４３を介して接合して形成されている。
【０００７】
図７（ｃ）は、従来の半導体装置の構造を示す断面模式図である。半導体チップ１０１、１０２間には、アンダーフィル１０６が充填されている。接合された半導体チップ１０１、１０２は配線基板１０７にダイスボンドされている。半導体チップ１０１と基板１０７とはワイヤー１０８で接続されている。半導体チップ１０１、１０２の周囲全体がモールド樹脂１０９で覆われて封止されている。半田ボール１１０が基板１０７の裏面の上にボール付けされている。
【０００８】
図８（ａ）は、図７（ｂ）の破線部分の断面拡大図であり、図８（ｂ）は、図８（ａ）における半導体チップ同士の接合前の断面図である。半導体基板３００の上には、配線、ビアおよび絶縁膜からなる配線層１１１が形成されている。配線層１１１の上には、電極パッド１１３、１１４と表面保護膜１１２とが形成されており、表面保護膜１１２には電極パッド１１３、１１４を露出する開口部が形成されている。電極パッド１１３は、半導体チップ１０１内部の配線または回路と接続されている。半導体基板４００の上には、配線、ビアおよび絶縁膜からなる配線層１２１が形成されている。配線層１２１の上には、電極パッド１２３、１２４と表面保護膜１２２とが形成されており、表面保護膜１２２には電極パッド１２３、１２４を露出する開口部が形成されている。電極パッド１２３は、半導体チップ１０２内部の配線または回路と接続されている。電極パッド１１３、１２３の上には機能バンプ１３１、１３２が形成されており、機能バンプ１３１と機能バンプ１３２とは接合金属１３３を介して接続されている。電極パッド１１４、１２４の上にはダミーバンプ１４１、１４２が形成されており、ダミーバンプ１４１とダミーバンプ１４２とは接合金属１４３を介して接続されている。
【０００９】
従来の半導体装置の構成では、機能バンプ１０３の無い箇所にダミーバンプ１０４が形成されているため、半導体チップ１０１、１０２の変形を抑制することができ、その結果、半導体チップ１０１、１０２の変形による半導体素子の特性劣化を抑制することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０００−２３２２００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、対向する半導体チップの両方の上にダミーバンプを有する従来の半導体装置の構成では、一方の半導体チップ上の機能バンプの位置が変更されなくても、一方の半導体チップ上のダミーバンプの位置が変更された場合、これに対応して他方の半導体チップ上のダミーバンプの位置を変更する必要がある。例えばＤＲＡＭ  ｏｎ  Ｌｏｇｉｃ（ＤＲＡＭとシステムＬＳＩとを積層した半導体装置）の場合、ＤＲＡＭのような汎用的に使用される半導体チップであってＤＲＡＭの製造会社によらず機能バンプの位置が規格化されている場合でも、ダミーバンプの位置がＤＲＡＭの製造会社毎に異なった場合、各社のＤＲＡＭに合わせたシステムＬＳＩを作製する必要がある。そのため、従来の半導体装置の構成では、一方の半導体チップ上のダミーバンプの位置が変更された場合、他方の半導体チップ上のダミーバンプの位置を変更する、すなわち、仕様変更による多数の半導体チップを新たに作製する必要があり、また、それら多数の半導体チップの在庫管理が必要となり、コストが高くなるという問題が発生する。
【００１２】
そこで、本発明は、上記の課題に鑑みて、対向する半導体チップの間に半導体チップの変形を抑制するダミーバンプを形成する場合に、一方の半導体チップ上のダミーバンプの配置に仕様変更が発生しても、他方の半導体チップを仕様変更する必要が無く、結果としてコスト上昇を抑制することのできる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明に係る半導体装置は、互いに電気的に接続するように積層された第１の半導体チップおよび第２の半導体チップを備え、第１の半導体チップの上に形成された電気的な接続に寄与する第１の機能バンプと第２の半導体チップの上に形成された電気的な接続に寄与する第２の機能バンプとが対向して接触しており、第１の半導体チップの上に形成された電気的な接続に寄与しないダミーバンプと第２の半導体チップの表面保護膜とが接触している。
【００１４】
また、本発明に係る半導体装置において、ダミーバンプにおける第２の半導体チップの表面保護膜と接触する部分の径は、第１の機能バンプと第２の機能バンプとが互いに接触する部分の径より小さいことが好ましい。
【００１５】
また、本発明に係る半導体装置において、第１の半導体チップおよび第２の半導体チップの少なくとも一方には、貫通電極が形成されており、平面視において、ダミーバンプと貫通電極とは重畳していることが好ましい。
【００１６】
また、本発明に係る半導体装置において、第１の機能バンプと第２の機能バンプとの間には、接合金属が介在していることが好ましい。
【００１７】
また、本発明に係る半導体装置において、ダミーバンプを構成する材料の融点は、接合金属を構成する材料の融点よりも高いことが好ましい。
【００１８】
また、本発明に係る半導体装置において、ダミーバンプを構成する材料は銅であり、接合金属を構成する材料ははんだであることが好ましい。
【００１９】
また、本発明に係る半導体装置において、ダミーバンプは第１の半導体チップの周縁部の上に形成されていることが好ましい。
【００２０】
また、本発明に係る半導体装置において、ダミーバンプは第１の半導体チップのコーナー部の上に形成されていることが好ましい。
【００２１】
また、本発明に係る半導体装置において、ダミーバンプは第１の半導体チップの中央部の上に形成されていることが好ましい。
【００２２】
また、本発明に係る半導体装置において、第１の半導体チップと第２の半導体チップとは、主面同士が対向するように、積層されていることが好ましい。
【００２３】
また、本発明に係る半導体装置において、第１の半導体チップと第２の半導体チップとは、第１の半導体チップの主面と反対側の面と第２の半導体チップの主面とが対向するように、積層されていることが好ましい。
【００２４】
また、本発明に係る半導体装置において、ダミーバンプにおける第１の半導体チップと接触する部分の径は、ダミーバンプにおける第２の半導体チップの表面保護膜と接触する部分の径よりも大きいことが好ましい。
【００２５】
上記の課題を解決するために、本発明に係る半導体装置の製造方法は、互いに電気的に接続するように第１の半導体チップおよび第２の半導体チップを積層する半導体装置の製造方法であって、第１の半導体基板の上に、電気的な接続に寄与する第１の機能バンプを形成する工程（ａ）と、第１の半導体基板の上に、電気的な接続に寄与しないダミーバンプを形成する工程（ｂ）と、第２の半導体基板の上に、電気的な接続に寄与する第２の機能バンプを形成する工程（ｃ）と、その上に第１の機能バンプおよびダミーバンプが形成された第１の半導体基板を個片化して、複数の第１の半導体チップを形成する工程（ｄ）と、その上に第２のバンプが形成された第２の半導体基板を個片化して、複数の第２の半導体チップを形成する工程（ｅ）と、第１の機能バンプと第２の機能バンプとが対向して接触し、ダミーバンプと第２の半導体チップの表面保護膜とが接触するように、第１の半導体チップと第２の半導体チップとを積層する工程（ｆ）とを備える。
【００２６】
また、本発明に係る半導体装置の製造方法において、工程（ａ）の後で工程（ｄ）の前に第１の機能バンプの先端部の上に接合金属を形成する工程（ｇ）および工程（ｃ）の後で工程（ｅ）の前に第２の機能バンプの先端部の上に接合金属を形成する工程（ｈ）の少なくとも一方の工程をさらに備える。
【発明の効果】
【００２７】
本発明に係る半導体装置およびその製造方法によれば、対向する半導体チップの間に半導体チップの変形を抑制するダミーバンプを形成する場合に、半導体チップ上の機能バンプの位置が互いに同じであれば、一方の半導体チップ上のダミーパッドの配置に仕様変更が発生しても、他方の半導体チップを仕様変更する必要が無く、ダミーパッドの配置の仕様変更前後で、同一仕様の他方の半導体チップを使用することができるため、他方の半導体チップを新たに作製する必要がなく、また、それら多数の他方の半導体チップを在庫管理する必要がなくなり、コスト上昇を抑制することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】図１（ａ）は、本発明の第１の実施形態に係る半導体装置の一部の構造を示す平面模式図であり、図１（ｂ）は、図１（ａ）のIb−Ib線に沿った断面模式図であり、図１（ｃ）は、本発明の第１の実施形態に係る半導体装置の構造を示す断面模式図である。
【図２】図２（ａ）は、本発明の第１の実施形態に係る半導体装置における半導体チップ同士の接合部の構造を示す断面図であり、図２（ｂ）は、図２（ａ）における半導体チップ同士の接合前の断面図である。
【図３】図３（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】図４（ａ）は、ダミーバンプ構造の第１の変形例を示す図であり、図４（ｂ）は、ダミーバンプ構造の第２の変形例を示す図である。
【図５】図５（ａ）は、バンプ配置の第１の変形例を示す図であり、図５（ｂ）は、バンプ配置の第２の変形例を示す図であり、図５（ｃ）は、バンプ配置の第３の変形例を示す図である。
【図６】図６（ａ）は、本発明の第２の実施形態に係る半導体装置の構造を示す断面模式図であり、図６（ｂ）および（ｃ）は、本発明の第２の実施形態に係る半導体装置における半導体チップ同士の接合部の構造を示す断面図である。
【図７】図７（ａ）は、従来の半導体装置の製造途中の構造を示す平面模式図であり、図７（ｂ）は、図７（ａ）のVIIb−VIIb線に沿った断面模式図であり、図７（ｃ）は、従来の半導体装置の構造を示す断面模式図である。
【図８】図８（ａ）は、従来の半導体装置における半導体チップ同士の接合部の構造を示す断面図であり、図８（ｂ）は、図８（ａ）における半導体チップ同士の接合前の断面図である。
【発明を実施するための形態】
【００２９】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の構造について、図１（ａ）〜（ｃ）並びに図２（ａ）および（ｂ）を用いて説明する。
【００３０】
図１（ａ）は、本実施形態に係る半導体装置の一部の構造を示す平面模式図であり、図１（ｂ）は、図１（ａ）のIb−Ib線に沿った断面模式図である。図１（ｃ）は、本実施形態に係る半導体装置の構造を示す断面模式図である。なお、図１（ａ）および（ｂ）は、半導体装置の一部の構造を示す図であり、図１（ａ）および（ｂ）において、一部の構成要素の図示を省略している。具体的には、図１（ｃ）から判るように、図１（ａ）および（ｂ）において、アンダーフィル６、基板７、ワイヤー８、モールド樹脂９および半田ボール１０の図示を省略している。
【００３１】
半導体チップ１、２は、平面視において一辺の長さが２〜３０ｍｍ程度の正方形または長方形であり、厚さは１０〜８００μｍである。図１（ａ）〜（ｃ）に図示した半導体装置の構造の一例では、半導体チップ１の方が半導体チップ２よりも大きい。
【００３２】
機能バンプ３は、半導体チップ１と半導体チップ２との電気的接続を行うバンプであって、径は１〜５０μｍであり、ピッチは２〜１００μｍである。ダミーバンプ４は、半導体チップ１と半導体チップ２との接合時（封止時）の変形を抑制することを目的とし、半導体チップ１と半導体チップ２との電気的接続を行わないバンプであって、径は１〜５０μｍであり、ピッチは２〜３００μｍである。バンプの数は数千にも及ぶ場合もあるが、図１（ａ）〜（ｃ）では、バンプ数を限定して模式的に図示している。
【００３３】
電極パッド５は、半導体チップ１と基板７とを電気的に接続するワイヤー（図１（ｃ）の８参照）を半導体チップ１に接続するパッドである。
【００３４】
図１（ｂ）に示すように、機能バンプ３は、半導体チップ１の上に形成された機能バンプ３１と、半導体チップ２の上に形成された機能バンプ３２とが、接合金属３３を介して接合して構成されている。機能バンプ３１、３２は、例えば銅（Ｃｕ）またはコバルト（Ｃｏ）等で形成され、それらの高さは２〜３０μｍである。接合金属３３は、例えばはんだ等で形成され、その高さは１〜３０μｍである。
【００３５】
図１（ｂ）に示すように、ダミーバンプ４は、半導体チップ１の上に形成されたダミーバンプ４１のみで構成されている。ダミーバンプ４の高さは、機能バンプ３の高さ、すなわち、半導体チップ１の上に形成された機能バンプ３１の高さと、半導体チップ２の上に形成された機能バンプ３２の高さと、接合金属３３の高さとの和に実質的に等しい。ダミーバンプ４１は、例えば銅またはコバルト等で形成され、その高さは５〜９０μｍである。
【００３６】
図１（ｃ）に示すように、積層された半導体チップ１と半導体チップ２との間には、アンダーフィル６が充填されている。接合された半導体チップ１、２が基板７にダイスボンドされている。半導体チップ１と基板７とがワイヤー８で接続されている。半導体チップ１および半導体チップ２の周囲全体がモールド樹脂９で覆われて封止されている。基板７の裏面の上には、半田ボール１０がボール付けされている。
【００３７】
図２（ａ）は、本実施形態に係る半導体装置における半導体チップ同士の接合部の構造を示す断面図であり、具体的には、図１（ｂ）の一部（図１（ｂ）の破線で囲まれた部分）の断面拡大図である。図２（ｂ）は、図２（ａ）における半導体チップ１と半導体チップ２との接合前の断面図である。
【００３８】
半導体チップ１は、半導体基板１００、配線層１１、表面保護膜１２および電極パッド１３、１４を有している。半導体基板１００の上には、配線、ビアおよび絶縁膜等からなる配線層１１が形成されており、集積回路を構成している。配線層１１の上には、電極パッド１３、１４と表面保護膜１２とが形成されており、表面保護膜１２には、電極パッド１３、１４を露出する開口部が形成されている。電極パッド１３は、半導体チップ１内部の配線または回路と接続されている。ここで、電極パッド１３は、例えばアルミニウム（Ａｌ）で形成され、表面保護膜１２は、例えばシリコンナイトライド（ＳｉＮ）で形成されている。
【００３９】
半導体チップ２は、半導体基板２００、配線層２１、表面保護膜２２および電極パッド２３を有している。半導体基板２００の上には、配線、ビアおよび絶縁膜等からなる配線層２１が形成されており、集積回路を構成している。配線層２１の上には、電極パッド２３と表面保護膜２２とが形成されており、表面保護膜２２には、電極パッド２３を露出する開口部が形成されている。電極パッド２３は、半導体チップ２内部の配線または回路と接続されている。ここで、電極パッド２３は、例えばアルミニウムで形成され、表面保護膜２２は、例えばシリコンナイトライドで形成されている。
【００４０】
半導体チップ１の電極パッド１３の上および半導体チップ２の電極パッド２３の上には、それぞれ機能バンプ３１および機能バンプ３２が形成されている。対向する半導体チップ１の電極パッド１３と半導体チップ２の電極パッド２３とが、機能バンプ３１、接合金属３３および機能バンプ３２を介して接続されている。
【００４１】
また、半導体チップ１の電極パッド１４の上には、機能バンプ３１、３２よりも高さが高いダミーバンプ４１が形成されており、ダミーバンプ４１は、半導体チップ２の表面保護膜２２と接触している。言い換えれば、ダミーバンプ４１の高さは、機能バンプ３１および機能バンプ３２の高さの和に、さらに接合金属３３の高さを加えた高さに実質的に等しい。つまり、半導体チップ２における半導体チップ１の電極パッド１４と対向する部分の上には、ダミーバンプは形成されていない。
【００４２】
半導体チップ１、２は、主面同士が対向するように積層されている。本明細書において、「半導体チップ１の主面」とは、配線層１１が形成されている面、言い換えれば、集積回路形成面をいう。本明細書において、「半導体チップ２の主面」とは、配線層２１が形成されている面、言い換えれば、集積回路形成面をいう。
【００４３】
以下に、本実施形態に係る半導体装置の製造方法について、図３（ａ）〜（ｄ）を用いて説明する。図３（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図３（ａ）〜（ｄ）の左側の部分は、半導体チップ１となる部分であり、図３（ａ）〜（ｄ）の右側の部分は、半導体チップ２となる部分である。
【００４４】
図３（ａ）〜（ｄ）を用いた説明では、半導体基板１００の上に機能バンプ３１とダミーバンプ４１とを形成し、半導体基板２００の上に機能バンプ３２を形成する工程迄を説明する。
【００４５】
なお、説明では、半導体チップ内にＴＳＶを形成しない半導体チップ１と、半導体チップ２とを積層した半導体装置（すなわち、本実施形態に係る半導体装置）の製造方法について説明するが、後述の図６（ａ）〜（ｃ）を用いて説明する、半導体チップ内にＴＳＶ８１を形成した半導体チップ１Ａと、半導体チップ２Ａとを積層した半導体装置も、本実施形態に係る半導体装置の製造方法と同様に製造することができる。
【００４６】
まず、図３（ａ）に示すように、半導体基板１００および半導体基板２００の上に、それぞれ配線層１１および配線層２１を形成し、集積回路を構成する。次に、例えばスパッタ法により、配線層１１の上に電極パッド１３および電極パッド１４を形成し、配線層２１の上に電極パッド２３を形成する。次に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により、配線層１１および配線層２１の上に、それぞれ表面保護膜１２および表面保護膜２２を形成する。次に、フォトリソグラフィおよびエッチングにより、電極パッド１３、１４上の表面保護膜１２および電極パッド２３上の表面保護膜２２を除去する。これにより、電極パッド１３、１４、２３上を開口する。
【００４７】
次に、図３（ｂ）に示すように、半導体基板１００および半導体基板２００の上に、それぞれフォトレジスト３１０およびフォトレジスト３２０を塗布形成する。その後、電極パッド１３上のフォトレジスト３１０および電極パッド２３上のフォトレジスト３２０を除去する。これにより、電極パッド１３上および電極パッド２３上を開口する一方、電極パッド１４上は開口しない。次に、例えばメッキ法を用いて、電極パッド１３および電極パッド２３の上に、それぞれ機能バンプ３１および機能バンプ３２を形成する。その後、電極パッド３２の上に接合金属３３を形成する。
【００４８】
ここで、接合金属３３を半導体基板２００上の機能バンプ３２の上に形成したが、これに代えて、半導体基板１００上の機能バンプ３１の上に接合金属を形成しても、あるいは機能バンプ３１および機能バンプ３２の両方の上に接合金属を形成しても構わない。
【００４９】
次に、図３（ｃ）に示すように、半導体基板１００上のフォトレジスト３１０および半導体基板２００上のフォトレジスト３２０を除去する。その後、半導体基板１００の上にのみフォトレジスト３１１を塗布形成する。その後、電極パッド１４上のフォトレジスト３１１を除去する。これにより、電極パッド１４上を開口する。次に、例えばメッキ法を用いて、半導体基板１００上の電極パッド１４の上に、ダミーバンプ４１を形成する。
【００５０】
次に、図３（ｄ）に示すように、半導体基板１００上のフォトレジスト３１１を除去する。
【００５１】
以上のようにして、半導体基板１００の上に機能バンプ３１とダミーバンプ４１とを形成し、半導体基板２００の上に機能バンプ３２を形成する工程を完了する。
【００５２】
その後、図示はしないが、ダイシングにより、その上に配線層１１、表面保護膜１２、電極パッド１３、１４、機能バンプ３１およびダミーバンプ４１が形成された半導体基板１００を個片化して、複数の半導体チップ１を形成し、その上に配線層２１、表面保護膜２２、電極パッド２３、機能バンプ３２が形成された半導体基板２００を個片化して、複数の半導体チップ２を形成する。
【００５３】
次に、図２（ｂ）に示すように、機能バンプ３１と機能バンプ３２とが対向するように、半導体チップ１と半導体チップ２とを配置した後、図２（ａ）に示すように、機能バンプ３１と機能バンプ３２上の接合金属３３とが接触し、ダミーバンプ４１と表面保護膜２２とが接触するように、半導体チップ１および半導体チップ２を圧着する。このようにして、図１（ｂ）に示すように、互いに電気的に接続するように積層された半導体チップ１および半導体チップ２を備えた半導体装置を製造する。
【００５４】
なお、図示はしないが、半導体チップ１と半導体チップ２との間へのアンダーフィル６の充填は、半導体チップ１および半導体チップ２を圧着する前にアンダーフィル６を塗布する方法と半導体チップ１および半導体チップ２を圧着した後にアンダーフィル６を注入する方法とがあるが、本実施形態の発明に関わる製造方法にはどちらも含まれる。
【００５５】
以上説明したように、本実施形態に係る半導体装置では、ダミーバンプ４は半導体チップ１の上にダミーバンプ４１として存在するのみであり、半導体チップ２の上にはダミーバンプは存在しない。
【００５６】
したがって、回路配置等の制限で半導体チップ１上のダミーバンプ４の位置を変更する必要が発生しても、半導体チップ１と積層される半導体チップ２を設計変更する必要が無い。これは、半導体チップ２の上には、そもそもダミーバンプが存在しないため、ダミーバンプの位置変更自体が起こり得ないからである。
【００５７】
このため、半導体チップ１上のダミーバンプ４の位置を変更する設計変更が発生しても、半導体チップ１上のダミーバンプ４の位置を変更する設計変更に伴う半導体チップ２の設計変更を行う必要が無く、ダミーバンプ４の位置変更後も引き続き、同一仕様の半導体チップ２を使用することができる。
【００５８】
また、例えば、機能バンプ３の接合金属３３がはんだで形成され、ダミーバンプ４が銅で形成される場合、接合金属３３よりダミーバンプ４の方が、融点が高い材料で形成されることになる。そのため、接合金属３３が融解する温度を印加した場合でも、ダミーバンプ４の融解を防止できる。したがって、半導体チップ１、２を接合する時（アンダーフィル６による封止時）の半導体チップ１、２の変形を、ダミーバンプ４が半導体チップ１、２間を支える支柱として機能することで抑制することができる。更に、機能バンプ３１、３２の間に介在する接合金属３３が融解するため、ダミーバンプ４の高さのばらつきを接合金属３３の変形で吸収することができる。
【００５９】
なお、本実施形態では、半導体チップ１の上にのみダミーバンプ４１を形成する場合について説明したが、半導体チップ１の上にダミーバンプ４１を形成せず、半導体チップ２の上にのみダミーバンプを形成しても、本実施形態と同様の効果を得ることができる。
【００６０】
なお、本実施形態では、ダミーバンプ４１の上面の一部が半導体チップ２の表面保護膜２２に接触せず、この接触しない部分においてアンダーフィル６がダミーバンプ４１と表面保護膜２２との間に存在する場合も含まれる。
【００６１】
−ダミーバンプ構造の変形例−
以下に、ダミーバンプ構造の変形例について、図４（ａ）および（ｂ）を用いて説明する。図４（ａ）および（ｂ）は、それぞれダミーバンプ構造の第１および第２の変形例を示す図である。図４（ａ）および（ｂ）において、図２（ａ）の構成要素と同様の構成要素には、同一の符号を付す。
【００６２】
図４（ａ）および（ｂ）では、ダミーバンプ４１Ａ、４１Ｂにおける半導体チップ２の表面保護膜２２と接触する部分の径は、機能バンプ３の径より小さい。ダミーバンプ４１Ａ、４１Ｂは、半導体チップ１と半導体チップ２との電気的な接続に寄与せず、表面保護膜２２に接触して支柱としての役割を果たすのみのため、電気的な接続を行う機能バンプ３より径を小さくすることができる。例えば、機能バンプ３の径が１０μｍの場合、ダミーバンプ４１Ａ、４１Ｂにおける表面保護膜２２と接触する部分の径は５μｍ程度で構わない。
【００６３】
なお、機能バンプ３１と機能バンプ３２との間に接合金属３３が介在せず、機能バンプ同士が互いに直接接触する場合には、ダミーバンプにおける半導体チップ２の表面保護膜２２と接触する部分の径は、機能バンプ同士が互いに接触する部分の径より小さい。
【００６４】
半導体チップ間に介在するバンプは、特にバンプ近傍の半導体チップに応力を印加するため、バンプ近傍の半導体チップ内に配置される配線および回路は、バンプから印加される応力に耐えうる配線および回路に制限される。
【００６５】
しかしながら、半導体チップ１上のダミーバンプ４１における半導体チップ２の表面保護膜２２と接触する部分の径（面積）を小さくすれば、バンプ近傍の半導体チップ２に印加される応力は大きくなるものの、半導体チップ２における応力が印加される領域の面積が小さくなるため、半導体チップ２において、ダミーバンプ４１から印加される応力に耐えうる配線および回路を配置しなければならない領域の面積を小さくすることができる。
【００６６】
具体的には、図４（ａ）に示すダミーバンプ全体の径が小さい構造のダミーバンプ４１Ａ（第１の変形例）の場合、半導体チップ２における、半導体チップ１上のダミーバンプ４１Ａによる配線および回路の配置制限領域の面積を小さくできる。
【００６７】
また、図４（ｂ）に示すダミーバンプの上部（半導体チップ２の表面保護膜２２と接触する部分）の径がダミーバンプの下部（半導体チップ１の電極パッド１４と接触する部分）の径よりも小さい構造のダミーバンプ４１Ｂ（第２の変形例）の場合、図４（ａ）のダミーバンプ４１Ａの効果と同一の効果を享受できると共に、ダミーバンプ４１Ｂの下部の径が大きいため、ダミーバンプ４１Ａと比べて、ダミーバンプ自体の強度を高めることができる。
【００６８】
−バンプ配置の変形例−
以下に、バンプ配置の変形例について、図５（ａ）〜（ｃ）を用いて説明する。図５（ａ）〜（ｃ）は、それぞれバンプ配置の第１〜第３の変形例を示す図である。図５（ａ）〜（ｃ）において、図１（ａ）の構成要素と同様の構成要素には、同一の符号を付す。
【００６９】
図５（ａ）では、機能バンプ３が半導体チップ１、２の中心部に配置され、ダミーバンプ４が半導体チップ２の周縁部に配置されている。図５（ａ）では、機能バンプ３が半導体チップ１、２の中心部に配置された場合、ダミーバンプ４が変形の発生しやすい半導体チップ２の周縁部に配置されている。従って、少ない数のダミーバンプ４で半導体チップ２の変形を抑制することができる。
【００７０】
図５（ｂ）では、機能バンプ３が半導体チップ１、２の中心部に配置され、ダミーバンプ４が半導体チップ２のコーナー部に配置されている。図５（ｂ）では、ダミーバンプ４が最も変形の発生しやすい半導体チップ２のコーナー部に配置されている。従って、図４（ａ）よりも少ない数のダミーバンプ４で半導体チップ２の変形を抑制することができる。
【００７１】
図５（ｃ）では、機能バンプ３が半導体チップ２の周縁部に配置され、ダミーバンプ４が半導体チップ１、２の中心部に配置されている。図５（ｃ）では、図５（ａ）とは逆に、ダミーバンプ４が半導体チップ１、２の中心部に配置され、機能バンプ３が半導体チップ２の周縁部に配置されている。機能バンプ３が半導体チップ２の周縁部に配置された場合、ダミーバンプ４が変形の発生しやすい半導体チップ２の中心部に配置されている。従って、少ない数のダミーバンプ４で半導体チップ２の変形を抑制することができる。
【００７２】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の構造について、図６（ａ）〜（ｃ）を用いて説明する。図６（ａ）は、本実施形態に係る半導体装置の構造を示す断面模式図である。図６（ｂ）および（ｃ）は、本実施形態に係る半導体装置における半導体チップ同士の接合部の構造を示す断面図であり、具体的には、図６（ａ）の一部（図６（ａ）の破線で囲まれた部分）の断面拡大図である。図６（ｂ）は、図６（ａ）において半導体チップ１Ａの主面と半導体チップ２Ａの主面とが対向する場合の図であり、図６（ｃ）は、図６（ａ）において半導体チップ１Ａの主面と反対側の面と半導体チップ２Ａの主面とが対向する場合の図である。
【００７３】
図６（ａ）の説明では、図１（ｃ）に示す半導体装置の構造と異なる点について説明する。図６（ａ）において、図１（ｃ）の構成要素と同様の構成要素には、同一の符号を付す。
【００７４】
図６（ａ）では、半導体チップ１Ａの方が半導体チップ２Ａよりも小さい。半導体チップ１Ａは、ワイヤー８ではなく、バンプ５１およびバンプ５２を介して、基板７と接続している。例えば、バンプ５１は銅で形成され、バンプ５２ははんだで形成されており、それらの径は２０〜１００μｍであり、それらのピッチは３０〜３００μｍである。半導体チップ１Ａと半導体チップ２Ａとの間には、アンダーフィル６Ａが充填されている。半導体チップ１Ａと基板７との間には、アンダーフィル６Ｂが充填されている。
【００７５】
また、半導体チップ１ＡにはＴＳＶ８１が形成されている。ＴＳＶ８１は、貫通孔の内壁に絶縁膜が形成され、貫通孔内に絶縁膜を介して導電体が充填されている。ここで、例えば、絶縁膜はシリコン酸化膜であり、導電体は銅である。ここで、ＴＳＶ８１の径は１〜１００μｍであり、ＴＳＶ８１のピッチは２〜２００μｍである。
【００７６】
なお、半導体チップ１Ａはその内部にＴＳＶ８１を形成するため薄膜化する必要があり、例えば厚さは１０〜３００μｍである。これは、貫通孔をエッチングにより形成する際に半導体チップの厚さが薄いほどアスペクト比を小さくでき容易にエッチングできること、貫通孔の内壁に絶縁膜を形成する際にアスペクト比が小さいと貫通孔の底部近傍で絶縁膜が薄くなる問題を抑制できること、並びに、導電体をメッキにより充填する際に貫通孔内にボイドが発生することを抑制する効果があること、および、メッキに要する時間を短縮できる効果があることによるものであり、全体として加工コストの低減をはじめとする多数の効果が得られることによる。
【００７７】
図６（ｂ）の説明では、図２（ａ）に示す半導体装置の構造と異なる点について説明する。図６（ｂ）において、図２（ａ）の構成要素と同様の構成要素には、同一の符号を付す。
【００７８】
図６（ｂ）では、半導体チップ１Ａの主面が、半導体チップ２Ａの主面と対向している。半導体基板１００における配線層１１が形成されている表面と反対側の裏面の上には、裏面絶縁膜１２Ａが形成されている。ＴＳＶ８１は、半導体チップ１Ａの半導体基板１００および裏面絶縁膜１２Ａを貫通している。裏面絶縁膜１２ＡおよびＴＳＶ８１の上には、ＴＳＶ８１と電気的に接続する配線を含む電極パッド１３Ａが形成されている。図６（ａ）から判るように、裏面絶縁膜１２ＡおよびＴＳＶ８１の上には、電極パッド１３Ａを介して、基板７と接続するためのバンプ５１およびバンプ５２が形成されている。
【００７９】
半導体チップ１ＡにはＴＳＶ８１が形成されているため、半導体チップ１Ａの厚さが薄くなっている。従って、半導体チップ１Ａは変形しやすい。そのため、半導体チップ１Ａにおいては、ダミーバンプ４１の配置による応力緩和効果がより大きい。
【００８０】
また、平面視においてダミーバンプ４１とＴＳＶ８１とが重畳するように、ダミーバンプ４１およびＴＳＶ８１が形成されている。ＴＳＶ８１の周辺部にはトランジスタ等を形成することができない。また、ＴＳＶ８１はその周辺部に応力を印加するため、ＴＳＶ８１の周辺部では、配線および回路の配置が制限される。従って、平面視においてダミーバンプ４１とＴＳＶ８１とが重畳するように、ダミーバンプ４１およびＴＳＶ８１を形成することにより、ダミーバンプ４１による配線および回路の配置制限領域とＴＳＶ８１による配線および回路の配置制限領域とを重ねることができ、半導体チップ１Ａにおける配線および回路の配置制限領域の面積を小さくすることができる。
【００８１】
図６（ｃ）の説明では、図６（ｂ）に示す半導体装置の構造と異なる点について説明する。図６（ｃ）において、図６（ｂ）の構成要素と同様の構成要素には、同一の符号を付す。
【００８２】
図６（ｃ）では、半導体チップ１Ａの主面と反対側の面が、半導体チップ２Ａの主面と対向している。裏面絶縁膜１２ＡおよびＴＳＶ８１の上には、電極パッド１３Ｂ、１４Ｂが形成されている。電極パッド１３Ｂおよび電極パッド１４Ｂの上には、それぞれ機能バンプ３１およびダミーバンプ４１が形成されている。図６（ａ）から判るように、電極パッド１３、１４の上には、バンプ５１およびバンプ５２が形成されている。その他の構成および効果については、図６（ｂ）の場合と同様である。
【００８３】
なお、第２の実施形態では、ＴＳＶ８１を半導体チップ１Ａに形成した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、ＴＳＶを、半導体チップ２Ａに形成した場合も、あるいは半導体チップ１Ａおよび半導体チップ２Ａの両方に形成した場合も本発明に含まれる。
【００８４】
なお、第１および第２の実施形態では、２つの半導体チップを積層した半導体装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、３つ以上の半導体チップを積層した半導体装置も本発明に含まれる。
【００８５】
また、第１および第２の実施形態では、対向する機能バンプ３１、３２が接合金属３３を介して接合している場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、接合金属が無く、対向する機能バンプ同士が直接接合している場合も本発明に含まれる。
【００８６】
また、第１および第２の実施形態では、接合金属３３を機能バンプ３２の上にのみ形成した場合について説明したが、本発明はこれに限定されるものではなく、接合金属をダミーバンプの上に形成しても構わない。
【００８７】
また、第１および第２の実施形態では、半導体チップ１、１Ａの上にのみダミーバンプ４１を形成した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、半導体チップ２、２Ａの上にのみダミーバンプを形成しても構わない。
【００８８】
なお、上述した第１および第２の実施形態の尚書き（バリエーション）に記載した構成は、ダミーバンプ構造の相違（図４（ａ）および（ｂ）参照）およびバンプ配置の相違（図５（ａ）〜（ｃ）参照）にかかわらず、本明細書に記載した全ての構成において成立する。
【産業上の利用可能性】
【００８９】
本発明は、対向する半導体チップの間に半導体チップの変形を抑制するダミーバンプを形成する場合に、一方の半導体チップ上のダミーバンプの配置に仕様変更が発生しても、他方の半導体チップを仕様変更する必要が無く、結果としてコスト上昇を抑制することができ、半導体チップ同士を積層して互いに接合した半導体装置およびその製造方法に有用である。
【符号の説明】
【００９０】
１、１Ａ、２、２Ａ  半導体チップ
３、３１、３２  機能バンプ
３３  接合金属
４、４１、４１Ａ、４１Ｂ  ダミーバンプ
５、１３、１３Ａ、１３Ｂ、１４、１４Ｂ、２３  電極パッド
６、６Ａ、６Ｂ  アンダーフィル
７  基板
８  ワイヤー
９  モールド樹脂
１０  はんだボール
１００、２００  半導体基板
１１、２１  配線層
１２、２２  表面保護膜
１２Ａ  裏面絶縁膜
５１、５２  バンプ
８１  ＴＳＶ（貫通電極）
３１０、３１１、３２０  フォトレジスト
【図１】
2014072487.tif 000003
【図２】
2014072487.tif 000004
【図３】
2014072487.tif 000005
【図４】
2014072487.tif 000006
【図５】
2014072487.tif 000007
【図６】
2014072487.tif 000008
【図７】
2014072487.tif 000009
【図８】
2014072487.tif 000010