(57)【要約】【課題】  多モード干渉導波路を有する光分岐器及び光半導体集積回路装置に関し、絶縁体膜に起因する歪分布を抑制して偏差を低減する。【解決手段】  半導体クラッド層／半導体導波路コア層／半導体クラッド層との積層構造を少なくとも下側の半導体クラッド層の一部をエッチングすることによって形成されたメサ状の多モード干渉導波路の上面を第１の絶縁体膜で覆い、側面を半導体クラッド層及び半導体導波路コア層との熱膨張係数の大小関係が第１の絶縁体膜とは逆の第２の絶縁体膜で覆う。【選択図】        図１
2014016452.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に設けた半導体導波路コア層と、前記半導体導波路コア層の上下に配置され前記半導体導波路コア層より屈折率が低い半導体クラッド層との積層構造を有するメサ状の多モード干渉導波路と、
前記多モード干渉導波路の上面に設けた第１の絶縁体膜と、
前記多モード干渉導波路の側面に設けた第２の絶縁体膜とを備え、
前記半導体導波路コア層及びクラッド層の熱膨張係数が、前記第１の絶縁体膜の熱膨張係数と前記第２の絶縁体膜の熱膨張係数の間の値であることを特徴とする光分岐器。
【請求項２】
前記第１の絶縁膜は、更に、前記第２の絶縁膜を覆っていることを特徴とする請求項１に記載の光分岐器。
【請求項３】
前記第２の絶縁膜は、更に、前記第１の絶縁膜を覆っていることを特徴とする請求項１に記載の光分岐器。
【請求項４】
基板上に、
前記基板の上方に設けた半導体導波路コア層と、前記半導体導波路コア層の上下に配置され前記半導体導波路コア層より屈折率が低い半導体クラッド層との積層構造を有するメサ状の多モード干渉導波路と、前記多モード干渉導波路の上面に設けた第１の絶縁体膜と、前記多モード干渉導波路の側面に設けた第２の絶縁体膜とを備え、前記半導体導波路コア層及びクラッド層の熱膨張係数が、前記第１の絶縁体膜の熱膨張係数と前記第２の絶縁体膜の熱膨張係数の間の値である光分岐器と、
半導体レーザ、半導体光増幅器、半導体光変調器或いはフォトダイオードのうちの少なくとも一種類の光半導体素子とがモノリシックに集積されていることを特徴とする光半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光分岐器及び光半導体集積回路装置に関するものであり、例えば、導波路側面が半導体材料で埋め込まれていないハイメサ導波路構造を持つ多モード干渉（Ｍｕｌｔｉ  Ｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ；ＭＭＩ）導波路用いた光分岐器（光結合器）及びそれを用いた光半導体集積回路装置に関する。
【背景技術】
【０００２】
近年の光通信用デバイスの高機能化に伴い、複数の半導体レーザや半導体光変調器、フォトダイオード（ＰＤ）を単一の半導体基板にモノリシックに集積した光半導体集積回路装置が用いられるようになっている。これらの光半導体集積回路装置では、半導体レーザ・半導体光変調器からの信号光を結合したり、信号光を複数のＰＤに向けて分岐したりする光分岐器（光結合器）が必須となる。
【０００３】
その中で、半導体で構成された多モード干渉（ＭＭＩ）導波路を用いた光分岐器（光結合器）は、半導体レーザや半導体光変調器、ＰＤとのモノリシック集積が容易であり、かつ、小型で挿入損失が小さいという利点がある。ＭＭＩ導波路では、幅の広い導波路内部で横高次モードを複数発生させて、ある一定距離伝播させることにより、導波路出力端において入力端における光強度分布が再現される現象、即ち、自己結像が発生する。この自己結像を利用して光分岐器を形成することが可能になる（例えば、非特許文献１参照）。
【０００４】
図１３は、従来のＭＭＩ光分岐器を含む光半導体集積回路装置の概念的平面図であり、入力導波路６１、４×４ＭＭＩ光分岐器６２、出力導波路６３及び４つのＰＤ６４が順次接続された構造になっている（非特許文献３）。この光半導体集積回路装置では、入射光を４つのＰＤに向けて４等分するための光分岐器として４×４ＭＭＩが用いられている例を示しているが、４×４ＭＭＩは入力側の４つの導波路に入射された光を出力側の1つの導波路に結合する光結合器として用いることができる。
【０００５】
図１４は、４×４ＭＭＩ光分岐器の概念的平面図であり、幅の広い導波路部からなるＭＭＩ導波路６２２と、４本の入力ポート６２１と４本の出力ポート６２３を備えている。
【０００６】
半導体でＭＭＩ光分岐器を形成する場合、損失低減や複数の出力ポート間で出力光強度のばらつき、即ち、偏差の抑制の観点から、導波路コア層の側面がむき出しになっているか、或いは、半導体以外の材料で覆われているハイメサ型の導波路が好ましい。
【０００７】
これは、横方向の光閉じ込めが強くなるため、より高い次数の横高次モードが発生し、自己結像がより理想的に起こるようになるためである。また、多モード干渉導波路の実効幅が狭くなるため、実効幅の二乗に比例する多モード干渉導波路の長さが短縮され小型化の観点でも有利である。
【０００８】
ハイメサ型の半導体導波路では、一般的に導波路の保護のためにＳｉＯ２やＳｉＮなどの絶縁体膜でその導波路メサ構造の上面、側面および底面即ち、メサに接続する平坦面を覆う（例えば、特許文献１参照）。
【０００９】
図１５は、従来の４×４ＭＭＩ光分岐器の説明図であり、図１５（ａ）は平面図であり、図１５（ｂ）は図１５（ａ）のＡ−Ａ′を結ぶ一点鎖線に沿った断面図である。このハイメサ型の４×４ＭＭＩ光分岐器７０は、下部クラッド層７１上にコア層７２及び上部クラッド層７３を順次堆積し、メサエッチングにより形成されたハイメサ構造のＭＭＩ導波路７５と、ハイメサ構造の４本の入力ポート７４とハイメサ構造の４本の出力ポート７６からなる。また、各ハイメサ構造の上面、側面および底面（メサの両脇の表面）は絶縁体膜７７で被覆されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−２２６０６２号公報
【非特許文献】
【００１１】
【非特許文献１】Ｓｏｌｄａｎｏ ｅｔ．ａｌ．，Ｊ．ＬＩＧＨＴＷＡＶＥ ＴＥＣＨＮＯＬＯＧＹ，ＶＯＬ．１３，ＮＯ．４，ＡＰＲＩＬ１９９５ ｐｐ．６１５−６２７
【非特許文献２】Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ ａｎｄ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｄｅｖｉｃｅｓ，２００４ Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ，ｐｐ．９７−１００
【非特許文献３】Ｈ．Ｇ．Ｂａｃｈ ｅｔ．ａｌ．， Ｗａｖｅｇｕｉｄｅ−ｉｎｔｅｇｒａｔｅｄ Ｃｏｍｐｏｎｅｎｔｓ Ｂａｓｅｄ １００Ｇｂ／ｓ Ｐｈｏｔｏｒｅｃｅｉｖｅｒｓ：ＦｒｏｍＤｉｒｅｃｔ ｔｏ Ｃｏｈｅｒｅｎｔ Ｄｅｔｅｃｔｉｏｎ， ２０１０ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｉｎｄｉｕｍ Ｐｈｏｓｐｈｉｄｅ ａｎｄ ＲｅｌａｔｅｄＭａｔｅｒｉａｌｓ，Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ，ｐｐ．４４５−４４８
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、保護膜として形成される絶縁体膜は一般に高温で形成され、かつ、半導体と熱膨張係数が異なるため、室温において歪が発生する。特に、ハイメサ構造では、導波路の上面と側面に絶縁体膜が形成されるため導波路内部で歪分布が発生しやすいという問題があるので、この事情を図１６を参照して説明する。
【００１３】
図１６は、従来のＭＭＩ導波路の横方向の歪分布の説明図であり、図１５（ｂ）において太い破線で示す位置、即ち、中心部から一方の端面に向かった各位置の歪を示している。保護膜として半導体よりも熱膨張係数が小さいＳｉＮ膜を用いた場合、ＳｉＮ膜の成膜温度は一般的に２００℃以上と室温より高いため、室温まで温度を下げた場合に、半導体の方がより収縮し、降温による収縮が小さいＳｉＮ膜に引っ張られることになる。
【００１４】
ハイメサ構造の多モード干渉導波路構造においては、導波路メサ上面には水平方向の引張歪が発生する。一方、側面には、上下方向の引張歪が発生し、導波路メサ上面の水平方向には逆に圧縮歪が発生する。その結果、多モード干渉導波路のコア層における水平方向の歪は、導波路中心付近（位置０μｍ）では引張方向(グラフで＋方向)に、導波路端付近（位置１１μｍ）では圧縮方向（グラフで−方向）に発生し、端と中央で歪の状態の差が大きくなる。
【００１５】
このような歪分布は半導体導波路の屈折率分布となるため、ＭＭＩ導波路の特性を劣化させ、偏差を増大させてしまう。このように、従来のハイメサ導波路では保護膜となる絶縁体膜によって発生する歪分布を十分抑えられないため、偏差を十分低減することができないという問題がある。
【００１６】
したがって、ハイメサ構造の多モード干渉導波路において、絶縁体膜に起因する歪分布を抑制して偏差を低減することを目的とする。
【課題を解決するための手段】
【００１７】
開示する一観点からは、基板と、前記基板の上方に設けた半導体導波路コア層と、前記半導体導波路コア層の上下に配置され前記半導体導波路コア層より屈折率が低い半導体クラッド層との積層構造を有するメサ状の多モード干渉導波路と、前記多モード干渉導波路の上面に設けた第１の絶縁体膜と、前記多モード干渉導波路の側面に設けた第２の絶縁体膜とを備え、前記半導体導波路コア層及びクラッド層の熱膨張係数が、前記第１の絶縁体膜の熱膨張係数と前記第２の絶縁体膜の熱膨張係数の間の値であることを特徴とする光分岐器が提供される。
【００１８】
また、開示する別の観点からは、基板上に、前記基板の上方に設けた半導体導波路コア層と、前記半導体導波路コア層の上下に配置され前記半導体導波路コア層より屈折率が低い半導体クラッド層との積層構造を有するメサ状の多モード干渉導波路と、前記多モード干渉導波路の上面に設けた第１の絶縁体膜と、前記多モード干渉導波路の側面に設けた第２の絶縁体膜とを備え、前記半導体導波路コア層及びクラッド層の熱膨張係数が、前記第１の絶縁体膜の熱膨張係数と前記第２の絶縁体膜の熱膨張係数の間の値である光分岐器と、半導体レーザ、半導体光増幅器、半導体光変調器或いはフォトダイオードのうちの少なくとも一種類の光半導体素子とがモノリシックに集積されていることを特徴とする光半導体集積回路装置が提供される。
【発明の効果】
【００１９】
開示の光分岐器及び光半導体集積回路装置によれば、絶縁体膜に起因する歪分布を抑制して偏差を低減することが可能になる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態の光分岐器の説明図である。
【図２】ＳｉＮ膜の熱膨張係数の成膜温度依存性の説明図である。
【図３】本発明の実施例１の４×４ＭＭＩ光分岐器の説明図である。
【図４】本発明の実施例１の４×４ＭＭＩ光分岐器の歪分布の説明図である。
【図５】本発明の実施例１の４×４ＭＭＩ光分岐器の製造工程の途中までの説明図である。
【図６】本発明の実施例１の４×４ＭＭＩ光分岐器の製造工程の図５以降の途中までの説明図である。
【図７】本発明の実施例１の４×４ＭＭＩ光分岐器の製造工程の図６以降の説明図である。
【図８】本発明の実施例２の４×４ＭＭＩ光分岐器の説明図である。
【図９】本発明の実施例２の４×４ＭＭＩ光分岐器の製造工程の途中までの説明図である。
【図１０】本発明の実施例２の４×４ＭＭＩ光分岐器の製造工程の図９以降の説明図である。
【図１１】本発明の実施例３の４×４ＭＭＩ光分岐器の説明図である。
【図１２】本発明の実施例４の光半導体集積回路装置の平面図である。
【図１３】従来のＭＭＩ光分岐器を含む光半導体集積回路装置の概念的平面図である。
【図１４】４×４ＭＭＩ光分岐器の概念的平面図である。
【図１５】従来の４×４ＭＭＩ光分岐器の説明図である。
【図１６】従来のＭＭＩ導波路の横方向の歪分布の説明図である。
【発明を実施するための形態】
【００２１】
ここで、図１及び図２を参照して、本発明の実施の形態の光分岐器を説明する。図１は本発明の実施の形態の光分岐器の説明図であり、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面図である。
【００２２】
本発明の実施の形態の光分岐器は、半導体導波路コア層１１と、半導体導波路コア層１１の上下に配置され半導体導波路コア層１１より屈折率が低い半導体クラッド層１２，１３との積層構造を少なくとも下側の半導体クラッド層１２の一部までエッチングすることによって形成されたメサ構造からなるＭＭＩ導波路１４と、入力導波路１７及び出力導波路１８を有している。ＭＭＩ導波路１４の伝搬光の導波方向に垂直な幅は、伝搬光の横２次モードのカットオフ幅より広くしている。
【００２３】
ＭＭＩ導波路１４の上面は第１の絶縁体膜１５で覆っており、また、ＭＭＩ導波路１４の側面は第２の絶縁体膜１６で覆っている。第１の絶縁体膜１５と第２の絶縁体膜１６は、半導体導波路コア層１１及び半導体クラッド層１２，１３の熱膨張係数が、第1の絶縁体膜１５の熱膨張係数と第２の絶縁体膜１６の熱膨張係数の間の値になる材料を選択する。なお、底面（メサの両脇の平面）も第２の絶縁体膜１６で覆うようにしても良い。
【００２４】
なお、第１の絶縁体膜１５が第２の絶縁体膜１６を覆うように、メサ構造の側面及び底面に延在させても良いし、或いは、第２の絶縁体膜１６が第１の絶縁体膜１５を覆うようにメサの上面に延在させても良い。
【００２５】
第１の絶縁体膜１５としてはＳｉＯ２が典型的なものであり、また、第２の絶縁体膜１６としてはＳｉＮが典型的なものである。例えば、減圧化学気相成長法（ＬＰ−ＣＶＤ法）を用いて、３４０℃の成膜温度で形成したＳｉＯ２膜の熱膨張係数は７．９７×１０−６Ｋ−１となる。一方、プラズマＣＶＤ法を用いて２８０℃の成膜温度で形成したＳｉＮ膜の熱膨張係数は４×１０−６Ｋ−１となる。ＩｎＰの熱膨張係数は４．５×１０−６Ｋ−１であるので、ＳｉＯ２＞ＩｎＰ＞ＳｉＮの関係が得られる。
【００２６】
なお、ＩｎＰより熱膨張係数が小さい絶縁体膜としては、石英（ＳｉＯ２）が挙げられ、ＩｎＰより熱膨張係数が大きい絶縁体膜としては、ＬｉＦ、ＭｇＦ、ＣａＦ２、ＢａＦ２、水晶（ＳｉＯ２）、Ａｌ２Ｏ３が挙げられる。なお、ＳｉＮは成膜条件により熱膨張係数が変化し、ＩｎＰの熱膨張係数より大きくも小さくもなる。
【００２７】
図２は、ＳｉＮ膜の熱膨張係数の成膜温度依存性の説明図であり（非特許文献２参照）、成膜温度が高いほど、熱膨張係数が小さくなり、例えば、２５０℃では５×１０−６Ｋ−１程度となり、ＩｎＰの熱膨張係数より大きくなる。
【００２８】
このように、本発明の実施の形態においては、ＭＭＩ導波路１４のメサの上面と側面とで導波路コア層１１に対する熱膨張係数大小関係が反対の２種類の絶縁体膜が形成されているので、導波路コア層１１の印加される歪の分布を低減することができる。
【００２９】
たとえば、メサの上面では水平方向に圧縮歪が入り、側面には上下方向に引張歪が入るようにすることができる。側面の絶縁体膜による水平方向の歪は圧縮歪となり、導波路全体の水平方向に圧縮歪が入るようになるため歪の分布は抑制される。その結果、導波路内部の屈折率分布を低減し、多モード干渉導波路の偏差を低減することが可能となる。
【００３０】
また、第１の絶縁体膜１５が第２の絶縁体膜１６を覆うように、メサ構造の側面及び底面に延在させた場合も、或いは、第２の絶縁体膜１６が第１の絶縁体膜１５を覆うようにメサの上面に延在させても延在させる側の絶縁体膜を相対的に薄くすれば良い。
【００３１】
なお、熱膨張率の関係は逆でも良く、その場合にはメサの上面では水平方向に引張歪が入り、側面には上下方向に圧縮歪が入ることになる。また、多モード干渉導波路を構成する半導体材料はＩｎＧａＡｓＰ／ＩｎＰ系に限られるものではなく、ＡｌＧａＩｎＡｓ／ＩｎＰ系、ＩｎＧａＡｓ／ＧａＡｓ系やＡｌＧａＡｓ／ＧａＡｓ系の他の半導体材料にも適用されるものである。その場合には、使用する半導体材料の熱膨張係数に応じて第１の絶縁体膜及び第２の絶縁体膜の材料及び成膜温度を選択すれば良い。
【実施例１】
【００３２】
次に、図３乃至図７を参照して、本発明の実施例１の４×４ＭＭＩ光分岐器を説明する。図３は、本発明の実施例１の４×４ＭＭＩ光分岐器の説明図であり、図３（ａ）は平面図であり、図３（ｂ）は図３（ｂ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面図である。
【００３３】
ｉ型ＩｎＧａＡｓＰコア層２３は、厚さが０．５μｍで組成波長が１．０５μｍのＩｎＧａＡｓＰからなり、下部クラッドとなるｉ型ＩｎＰバッファ層２２と、上部クラッドとなる厚さが１．０μｍのｉ型ＩｎＰクラッド層２４に挟まれて導波路を構成している。４×４ＭＭＩ光分岐器のＭＭＩ導波路は、ｉ型ＩｎＰクラッド層２４、ｉ型ＩｎＧａＡｓＰコア層２３及びｉ型ＩｎＰバッファ層２２の一部を除去することによってハイメサ型の導波路構造を形成している。
【００３４】
メサ構造のＭＭＩ導波路の幅は２２μｍで、長さが４５０μｍであり、メサ構造の上面には、厚さが３００ｎｍのＳｉＯ２膜２９が形成され、また、側面には厚さが３００ｎｍのＳｉＮ膜３１が形成される。ＭＭＩ導波路の幅は、少なくとも３つ以上の横モードが発生するように、横２次モードのカットオフ幅よりも広い値とする。ＭＭＩ導波路の長さは所望の自己結像が起こるように調整された値である。
【００３５】
ＳｉＯ２およびSｉＮなどの絶縁体膜の熱膨張係数は、膜形成条件によって異なるが、ここでは、ＳｉＯ２、ＩｎＰ（ＩｎＧａＡｓＰ）、ＳｉＮの熱膨張係数の関係が、ＳｉＯ２＞ＩｎＰ（ＩｎＧａＡｓＰ）＞ＳｉＮとなるようにする。このような熱膨張係数の関係では、成膜時から室温に降温した場合に、ＳｉＯ２が形成された部分では半導体側に膜と平行方向に圧縮歪が入り、ＳｉＮ膜が形成されている部分には半導体側に膜と平行方向に引張歪が入る。
【００３６】
このように、ＭＭＩ導波路に熱膨張係数が異なるＳｉＯ２とＳｉＮの2種類の絶縁体膜を形成している。したがって、ＭＭＩ導波路の上面からＳｉＯ２膜２９によって導波路に与えられる水平方向の歪と、導波路側面からＳｉＮ膜３１によって導波路に与えられる水平方向の歪を、両者ともに圧縮歪の方向にすることが可能となる。
【００３７】
その結果、従来の導波路全面をＳｉＮ膜等の絶縁体膜で均一に覆った場合と比較して、導波路内部の歪の分布を抑制することが可能となる。図４には、従来構造と実施例１の構造においてｉ型ＩｎＧａＡｓＰコア層２３の中心部における水平方向の歪を計算した結果を示す。計算では、ＩｎＰ、ＳｉＮ、ＳｉＯ２の熱膨張係数を、それぞれ、４.５×１０−６、２．５×１０−６及び１１．６×１０−６を仮定した。なお、図４には後述する実施例２の歪分布も併せて示している。
【００３８】
図４に示すように、従来構造では導波路中心付近で引張歪（＋の歪）が、導波路側面付近で圧縮歪（−の歪）がかかっており、分布が大きくなっている。一方、本発明の実施例１の構造では、導波路中央部および側面付近ともに圧縮歪がかかり、歪分布が低減されていることが分かる。これにより、導波路内部の屈折率分布を低減して、４×４ＭＭＩ導波路の特性を改善し、偏差を低減することが可能となる。
【００３９】
次に、図５乃至図７を参照して、本発明の実施例１の４×４ＭＭＩ光分岐器の製造方法を説明する。なお、各図における左図は平面図であり、右図は左図におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面図である。まず、図５（ａ）に示すように、半絶縁性ＩｎＰ基板２１上に、下部クラッドとなる厚さが１．０μｍのｉ型ＩｎＰバッファ層２２、厚さが０.５μｍのｉ型ＩｎＧａＡｓＰコア層２３及び厚さが１．０μｍのｉ型ＩｎＰクラッド層２４を順次堆積する。
【００４０】
次いで、図５（ｂ）に示すように、全面にＳｉＯ２膜を形成したのち、通常のフォトリソグラフィー工程及びエッチング工程によりＭＭＩ導波路及びその出入力導波路を形成する部分に、ＳｉＯ２マスク２５を形成する。次いで、このＳｉＯ２マスクをマスクとしてドライエッチングを施すことによってハイメサ構造のＭＭＩ導波路２６、入力導波路２７及び出力導波路２８を形成する。なお、ここでは、ＭＭＩ導波路のサイズは２２μｍ×４５０μｍとし、入力導波路２７及び出力導波路２８のストライプ幅は２．５μｍとする。
【００４１】
次いで、図６（ｃ）に示すように、ＳｉＯ２マスクを除去したのち、減圧化学気相成長法（ＬＰ−ＣＶＤ法）を用いて全面に厚さが３００ｎｍのＳｉＯ２膜２９を形成する。次いで、図６（ｄ）に示すように、レジストパターン３０をマスクとして、バッファードフッ酸を用いてＳｉＯ２膜２９の露出部を除去する。この時、レジストパターニングなどの精度を考慮してＳｉＯ２膜２９の端部とＭＭＩ導波路２６の端部との距離は１．０μｍとする。ＭＭＩ導波路２６の上面は、第１の絶縁膜であるＳｉＯ２膜でその大部分（例えば９割以上）が覆われていれば良く、このようにＭＭＩ導波路２６の上面の端の一部分が覆われていなくても構わない。
【００４２】
次いで、図７（ｅ）に示すように、プラズマＣＶＤ法を用いて、全面に厚さが３００ｎのＳｉＮ膜３１を形成する。次いで、図７（ｆ）に示すように、ドライエッチングによるエッチバックを行うことによって、ＳｉＯ２膜２９の上面のＳｉＮ膜３１を除去することによって、本発明の実施例１の４×４ＭＭＩ光分岐器の基本構造が完成する。なお、底面にＳｉＮ膜３１が残っていても良い。また、エッチバックにより導波路側面に形成されているＳｉＮ膜３１の上部の一部がエッチングされても良く、導波路コア層の側面及びその付近が第２の絶縁膜であるＳｉＮ膜３１で覆われていれば良い。
【００４３】
なお、上記の実施例１においては、メサエッチングのマスクとなるＳｉＯ２マスクを除去したのち、新たなＳｉＯ２膜を設けて保護膜としているが、ＳｉＯ２マスクを所定パターンに再度エッチングしてそのまま保護膜として用いても良い。その場合には、その上から全面にＳｉＮ膜を成膜することで同様の構造が得られる。また、メサ底面に堆積したＳｉＯ２膜２９及びＳｉＮ膜３１は必須ではなく、必要に応じて除去しても良い。
【実施例２】
【００４４】
次に、図８乃至図１０を参照して、本発明の実施例２の４×４ＭＭＩ光分岐器を説明する。図８は、本発明の実施例２の４×４ＭＭＩ光分岐器の説明図であり、図８（ａ）は平面図であり、図８（ｂ）は図８（ｂ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面図である。
【００４５】
ｉ型ＩｎＧａＡｓＰコア層２３は、厚さが０．５μｍで組成波長が１．０５μｍのＩｎＧａＡｓＰからなり、下部クラッドとなるｉ型ＩｎＰバッファ層２２と、上部クラッドとなる厚さが１．０μｍのｉ型ＩｎＰクラッド層２４に挟まれて導波路を構成している。４×４ＭＭＩ導波路の光結合器部は、ｉ型ＩｎＰクラッド層２４、ｉ型ＩｎＧａＡｓＰコア層及びｉ型ＩｎＰバッファ層の一部を除去することによってハイメサ型の導波路構造を形成している。
【００４６】
メサ構造のＭＭＩ導波路の幅は２２μｍで、長さが４５０μｍであり、メサ構造の側面及び底面には、厚さが３００ｎｍのＳｉＮ膜３２が形成され、また、上面にはＳｉＮ膜３２を覆うように厚さが１５０ｎｍのＳｉＯ２膜３４が形成される。ここでも、ＳｉＯ２、ＩｎＰ（ＩｎＧａＡｓＰ）、ＳｉＮの熱膨張係数の関係が、ＳｉＯ２＞ＩｎＰ＞ＳｉＮとなるようにする。
【００４７】
この実施例２の構造では、ＭＭＩ導波路のメサ上面にはＳｉＯ２が形成されているため、絶縁体膜によるメサ上面からの水平方向の歪の方向は圧縮歪となる。一方で、側面には相対的に厚いＳｉＮ膜の外側に相対的に薄いＳｉＯ２膜が形成されているため、歪のかかる方向としてはＳｉＮ膜の熱膨張係数に支配され、上下方向に引張歪になり、水平方向からみた場合にはＭＭＩ導波路に対して圧縮歪となる。
【００４８】
その結果、導波路全体に水平方向に圧縮歪がかかるようになるため、導波路内部での歪分布を低減することが可能となり、導波路内部の屈折率分布を抑えて、ＭＭＩ導波路の特性を改善し偏差を抑制することが可能となる。
【００４９】
先に示した図４に実施例２の構造において導波路コア層中央部における水平方向の歪を計算した結果を示しているが、実施例１の構造と同様に導波路中央部および側面付近ともに圧縮歪がかかり、歪分布が低減されていることが分かる。これにより、導波路内部の屈折率分布を低減して、ＭＭＩ導波路の特性を改善し、偏差を低減することが確認される。
【００５０】
次に、図９及び図１０を参照して、本発明の実施例２の４×４のＭＭＩ光分岐器の製造工程を説明する。まず、図９（ａ）に示すように、上記の実施例１と全く同様にハイメサ構造のＭＭＩ導波路を形成する。次いで、図９（ｂ）に示すように、プラズマＣＶＤ法を用いて全面に厚さが３００ｎｍのＳｉＮ膜３２を形成する。
【００５１】
次いで、図１０（ｃ）に示すように、レジストパターン３３をマスクとしてバッファードフッ酸によるエッチングによりＳｉＮ膜３２の露出部を除去する。この際、レジストパターニングの精度を考慮し、ＭＭＩ導波路の上面の端１μｍ程度にはＳｉＮ膜３２を残すようにする。次いで、図１０（ｄ）に示すように、レジストパターン３３を除去したのち、全面に厚さが１５０ｎｍのＳｉＯ２膜３４を形成することで、本発明の実施例２の４×４のＭＭＩ光分岐器の基本構造が完成する。
【００５２】
本発明の実施例２においてはメサ側面部を覆うＳｉＮ膜とＳｉＯ２膜の膜厚の差を利用して歪分布を低減しているので、絶縁体膜のエッチング工程が１回で良く、エッチバック工程が不要となるので、製造工程が簡素化される。また、全面にＳｉＯ２膜３４が形成され、その後にエッチングを実施しないため、導波路全体が絶縁膜に保護されるようになるため、素子の信頼性の観点からも好ましい。
【実施例３】
【００５３】
次に、図１１を参照して本発明の実施例３の４×４ＭＭＩ光分岐器を説明するが、基本的な製造工程は上記の実施例１の全く同様であり、最後のエッチバック工程を行わないだけであるので製造工程の説明は省略する。図１１は、本発明の実施例３の４×４ＭＭＩ光分岐器の説明図であり、図１１（ａ）は平面図であり、図１１（ｂ）は図１１（ｂ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面図である。
【００５４】
ｉ型ＩｎＧａＡｓＰコア層２３は、厚さが０．５μｍで組成波長が１．０５μｍのＩｎＧａＡｓＰからなり、下部クラッドとなるｉ型ＩｎＰバッファ層２２と、上部クラッドとなる厚さが１．０μｍのｉ型ＩｎＰクラッド層２４に挟まれて導波路を構成している。４×４ＭＭＩ光分岐器のＭＭＩ導波路は、ｉ型ＩｎＰクラッド層２４、ｉ型ＩｎＧａＡｓＰコア層及びｉ型ＩｎＰバッファ層の一部を除去することによってハイメサ型の導波路構造を形成している。
【００５５】
メサ構造のＭＭＩ導波路の幅は２２μｍで、長さが４５０μｍであり、メサ構造の上面には、厚さが３００ｎｍのＳｉＯ２膜２９が形成され、また、側面および底面には厚さが１５０ｎｍＳｉＮ膜３１がＳｉＯ２膜を覆うように形成される。ここでも、ＳｉＯ２、ＩｎＰ（ＩｎＧａＡｓＰ）、ＳｉＮの熱膨張係数の関係が、ＳｉＯ２＞ＩｎＰ（ＩｎＧａＡｓＰ）＞ＳｉＮとなるようにする。
【００５６】
この実施例３ではＭＭＩ導波路のメサ上面に２層の絶縁体膜が、側面及び底面に１層の絶縁体膜が形成されており、メサ上面にはＳｉＯ２膜とその上に形成されたＳｉＮ膜が存在する。相対的にＳｉＯ２膜の方が厚いため、ＳｉＯ２膜の熱膨張係数が支配的になり、メサ上面の絶縁体膜による水平方向の歪は圧縮歪となる。一方、メサ側面にはＳｉＮ膜が形成されているため、側面の絶縁体膜による上下方向の歪は引張歪となり、水平方向には圧縮歪となる。
【００５７】
上述の実施例１或いは実施例２の場合と同様に、全体的に水平方向に圧縮歪がかかった歪分布となるため、歪分布は抑制される。その結果、導波路内部の屈折率分布が抑制されてＭＭＩ導波路の特性を改善することが可能となる。
【００５８】
この本発明の実施例３においては、メサ上面を覆うＳｉＯ２膜とＳｉＮ膜の膜厚の差を利用して歪分布を低減しているので、絶縁体膜のエッチング工程が１回良く、エッチバック工程が不要となるので、製造工程が簡素化される。
【実施例４】
【００５９】
次に、図１２を参照して、本発明の実施例４の光半導体集積回路装置を説明する。ここでは、上記の実施例１の４×４ＭＭＩ光分岐器を各ポート間で位相が９０°ずれるフォトダイオード集積９０°ハイブリッド素子に適用した例を説明する。
【００６０】
図１２は、本発明の実施例４の光半導体集積回路装置の平面図であり、４本の導波路を備えた入力導波路部４１、４×４ＭＭＩ光分岐器４２、４本の導波路を備えた出力導波路部４３及び４つのフォトダイオードを備えたＰＤ部４４からなる。
【００６１】
入力導波路４１の例えば左から１番目の導波路に位相変調信号光が、３番目の導波路に局所発振光が入射され、４×４ＭＭＩ光分岐器４２においてそれぞれ４等分に分岐された後に、出力導波路６３を介してＰＤ部４４のフォトダイオード４４１〜４４４に入力される。フォトダイオード４４１〜４４４では入力した光の強度に比例して電流が出力される。
【００６２】
フォトダイオード４４１〜４４４に入力する光の強度は、位相変調信号光と局所発振光の位相関係で決まり、フォトダイオード４４１とフォトダイオード４４２の出力電流の差分及びフォトダイオード４４３とフォトダイオード４４４の出力電流の差分をモニタすることにより、位相変調信号光の位相状態を検出することができる。フォトダイオード４４１〜４４４への位相変調信号光および局所発振光が４×４ＭＭＩ光分岐器４２において正確に４等分されないと（偏差があると）、この差分信号にずれが生じ、位相変調信号光の位相状態を正確に検出することができない。
【００６３】
また、各フォトダイオード４４１〜４４４は、半絶縁性ＩｎＰ基板上に順次成膜されたｎ型ＩｎＰバッファ層、ｉ型ＩｎＧａＡｓＰ光吸収層、ｐ型ＩｎＰクラッド層及びｐ型ＩｎＧａＡｓコンタクト層をメサエッチすることによって形成される。また、各フォトダイオード４４１〜４４４には、それぞれｎ側電極４５１〜４５４及びｐ側電極４６１〜４６４が設けられている。
【００６４】
また、入力導波路及び出力導波路は４×４ＭＭＩ光分岐器と同じ積層構造を有しており、メサ構造のフォトダイオード４４１〜４４４にバットジョイント接合するように下部クラッド層、コア層及び上部クラッド層を積層したのち、ハイメサ構造となるようにエッチングして形成する。ここでは、ＭＭＩ導波路の上面のみＳｉＯ２膜２９で、それ以外のＭＭＩ導波路の側面および底面をＳｉＮ膜３１で覆っているので、フォトダイオード４４１〜４４４に対するパッシベーション膜もＳｉＮ膜３１で形成する。ＰＤ部４４のパッシベーション膜としては、ＳｉＯ２膜よりＳｉＮの方が適しているため、ＭＭＩ導波路を覆う２層の絶縁膜のうち、ＳｉＮ膜がＭＭＩ導波路の上面以外の部分に直接形成されるような上記の構造の方が望ましい。
【００６５】
この実施例４においても、４×４ＭＭＩ光分岐器は実施例１の場合と同様に４×４ＭＭＩ導波路の歪分布を緩和し、ＭＭＩの偏差を抑制することが可能となる。その結果、偏差によるフォトダイオード４４１とフォトダイオード４４２の差分信号及びフォトダイオード４４３とフォトダイオード４４４の差分信号のズレを抑制し、位相変調信号光の位相状態を正確に検出することが可能となる。
【００６６】
上記の各実施例においては、ＭＭＩ光分岐器として、入力ポート及び出力ポートが４本ずつの４×４ＭＭＩ光分岐器として説明しているが、入力ポートが２本の２×４ＭＭＩ光分岐器や、その他の構成のＭＭＩ光分岐器にも適用されるものである。
【００６７】
また、実施例４においては、光分岐器とＰＤとを集積した光半導体素子について説明したが、ＰＤの代わりに、半導体レーザ、半導体光増幅器、半導体光変調器などの他の光半導体素子をＭＭＩ導波路とモノリシックに集積化しても良いものである。その際、半導体レーザ、半導体光増幅器、半導体光変調器を覆う絶縁膜がそれぞれの素子のパッシベーション膜としてより適した絶縁膜になるように、ＭＭＩ導波路の上面の絶縁膜とそれ以外のＭＭＩ導波路の側面及び底面を覆う絶縁膜を選択するのが望ましい。具体的には、ＭＭＩ導波路を覆う２つの絶縁膜のうち、ＭＭＩ導波路の側面及び底面を覆う方の絶縁膜を、各素子のパッシベーション膜として適した絶縁膜にするのが望ましい。
【００６８】
ここで、実施例１乃至実施例４を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）基板と、前記基板の上方に設けた半導体導波路コア層と、前記半導体導波路コア層の上下に配置され前記半導体導波路コア層より屈折率が低い半導体クラッド層との積層構造を有するメサ状の多モード干渉導波路と、前記多モード干渉導波路の上面に設けた第１の絶縁体膜と、前記多モード干渉導波路の側面に設けた第２の絶縁体膜とを備え、前記半導体導波路コア層及びクラッド層の熱膨張係数が、前記第１の絶縁体膜の熱膨張係数と前記第２の絶縁体膜の熱膨張係数の間の値であることを特徴とする光分岐器。
（付記２）前記第１の絶縁膜は、更に、前記第２の絶縁膜を覆っていることを特徴とする付記１に記載の光分岐器。
（付記３）前記第１の絶縁膜が前記第２の絶縁膜より薄いことを特徴とする付記２に記載の光分岐器。
（付記４）前記第１の絶縁膜が更に前記第２の絶縁膜で覆われていることを特徴とする付記１に記載の光分岐器。
（付記５）前記第２の絶縁膜が前記第１の絶縁膜より薄いことを特徴とする付記４に記載の光分岐器。
（付記６）  前記多モード干渉導波路の半導体上面を直接接して覆う第１の絶縁膜と半導体上面を直接接して覆う第２の絶縁膜の少なくともいずれかが、前記半導体上面と側面とが交わる角の近傍において半導体表面に直接接していないことを特徴とする付記１乃至付記５のいずれか１つに記載の光分岐器。
（付記７）基板上に、前記基板の上方に設けた半導体導波路コア層と、前記半導体導波路コア層の上下に配置され前記半導体導波路コア層より屈折率が低い半導体クラッド層との積層構造を有するメサ状の多モード干渉導波路と、前記多モード干渉導波路の上面に設けた第１の絶縁体膜と、前記多モード干渉導波路の側面に設けた第２の絶縁体膜とを備え、前記半導体導波路コア層及びクラッド層の熱膨張係数が、前記第１の絶縁体膜の熱膨張係数と前記第２の絶縁体膜の熱膨張係数の間の値である光分岐器と、半導体レーザ、半導体光増幅器、半導体光変調器或いはフォトダイオードのうちの少なくとも一種類の光半導体素子とがモノリシックに集積されていることを特徴とする光半導体集積回路装置。
（付記８）前記光半導体素子を被覆するパッシベーション膜が、前記第１の絶縁体膜或いは前記第２の絶縁体膜のいずれかであることを特徴とする付記７に記載の光半導体集積回路。
（付記９）前記光半導体素子がフォトダイオードであり、前記フォトダイオードと、前記フォトダイオードと前記光分岐器とを接続する接続導波路と、前記光分岐器と、前記光分岐器に接続する入力導波路とを順に配置したことを特徴とする付記７または付記８に記載の光半導体集積回路装置。
【符号の説明】
【００６９】
１１  半導体導波路コア層
１２，１３  半導体クラッド層
１４  ＭＭＩ導波路
１５  第１の絶縁体膜
１６  第２の絶縁体膜
１７  入力導波路
１８  出力導波路
２１  半絶縁性ＩｎＰ基板
２２  ｉ型ＩｎＰバッファ層
２３  ｉ型ＩｎＧａＡｓＰコア層
２４  ｉ型ＩｎＰクラッド層
２５  ＳｉＯ２マスク
２６  ＭＭＩ導波路
２７  入力導波路
２８  出力導波路
２９，３４  ＳｉＯ２膜
３０，３３  レジストパターン
３１，３２  ＳｉＮ膜
４１  入力導波路部
４２  ４×４ＭＭＩ光分岐器
４３  出力導波路部
４４  ＰＤ部
４４１〜４４４  フォトダイオード
４５１〜４５４  ｎ側電極
４６１〜４６４  ｐ側電極
６１  入力導波路
６２  ４×４ＭＭＩ光分岐器
６２１  入力ポート
６２２  ＭＭＩ導波路
６２３  出力ポート
６３  出力導波路
６４  ＰＤ
７０  ４×４ＭＭＩ光分岐器
７１  下部クラッド層
７２  コア層
７３  上部クラッド層
７４  入力ポート
７５  ＭＭＩ導波路
７６  出力ポート
７７  絶縁体膜
【図１】
2014016452.tif 000003
【図２】
2014016452.tif 000004
【図３】
2014016452.tif 000005
【図４】
2014016452.tif 000006
【図５】
2014016452.tif 000007
【図６】
2014016452.tif 000008
【図７】
2014016452.tif 000009
【図８】
2014016452.tif 000010
【図９】
2014016452.tif 000011
【図１０】
2014016452.tif 000012
【図１１】
2014016452.tif 000013
【図１２】
2014016452.tif 000014
【図１３】
2014016452.tif 000015
【図１４】
2014016452.tif 000016
【図１５】
2014016452.tif 000017
【図１６】
2014016452.tif 000018