(57)【要約】【課題】従来の方法ではパターニング工程を行う回数が多く、またパターニング工程の期間も長くなってしまっている。【解決手段】本発明は薄膜トランジスタとアレイ基板の製造方法を提供し、ディスプレイ表示装置を製造する技術分野に対して適用でき、薄膜トランジスタ及びアレイ基板の作製中にパターニング工程があまりに多いという問題を解決する。上記薄膜トランジスタの製造方法は、基板上にゲート層を作製するステップと、基板上にゲート絶縁層を形成するステップと、基板上に酸化物半導体層及びバリア層を形成するステップと、基板上にソース・ドレイン層を形成するステップと、を備え、ここで酸化物半導体層及びバリア層を形成するステップは、順に、酸化物半導体膜とバリア膜を形成するステップと、一回のパターニング工程によって、酸化物半導体膜から酸化物半導体層を、バリア膜からバリア層を形成するステップと、を備える。【選択図】図３
2014140033.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート層を形成するステップと、前記基板上にゲート絶縁層を形成するステップと、前記基板上に酸化物半導体層及びバリア層を形成するステップと、前記基板上にソース・ドレイン層を形成するステップと、を備え、前記酸化物半導体層及び前記バリア層を形成するステップが、
順に酸化物半導体膜及びバリア膜を形成するステップと、
一回のパターニング工程によって、前記酸化物半導体膜から酸化物半導体層を、前記バリア膜からバリア層を形成するステップと、を備える、薄膜トランジスタの製造方法。
【請求項２】
一回のパターニング工程によって前記酸化物半導体層及び前記バリア層を形成するステップが、
前記酸化物半導体膜及び前記バリア膜が形成された前記基板上にフォトレジストを塗布するステップと、
マルチトーンマスクを用いて前記フォトレジストを露光し、感光したフォトレジストを現像して、フォトレジストの完全残留領域、フォトレジストの一部残留領域、及びフォトレジストの完全除去領域を形成するステップであって、前記フォトレジストの完全残留領域は前記薄膜トランジスタのチャネル領域に対応し、前記フォトレジストの一部残留領域は前記チャネル領域を除く前記酸化物半導体層が形成される領域に対応し、前記フォトレジストの完全除去領域のフォトレジストは完全に除去される、ステップと、
前記フォトレジストの完全除去領域に配された、前記酸化物半導体膜の一部及び前記バリア膜の一部を除去するステップと、
前記フォトレジストの完全残留領域及び前記フォトレジストの一部残留領域に対してアッシング工程を実施し、前記フォトレジストの一部残留領域のフォトレジストを除去するステップと、
前記フォトレジストの一部残留領域に位置する、前記バリア膜の一部を除去するステップと、
残留したフォトレジストを剥離するステップと、を備える、請求項１に記載の製造方法。
【請求項３】
前記マルチトーンマスクが、完全に透明な領域と、半透明な領域と、不透明な領域と、を備え、
前記フォトレジストがポジ型のフォトレジストの場合、前記不透明な領域は前記フォトレジストの完全残留領域に対応し、前記半透明な領域は前記フォトレジストの一部残留領域に対応し、前記完全に透明な領域は前記フォトレジストの完全除去領域に対応し、または、
前記フォトレジストがネガ型のフォトレジストの場合、前記完全に透明な領域は前記フォトレジストの完全残留領域に対応し、前記半透明な領域は前記フォトレジストの一部残留領域に対応し、前記不透明な領域は前記フォトレジストの完全除去領域に対応する、請求項２に記載の製造方法。
【請求項４】
前記マルチトーンマスクが、マスクの台板と半透明な膜と、を備え、
前記マスクの台板は、完全に透明な部分と不透明な部分と、を備え、前記完全に透明な部分は前記マルチトーンマスクの前記完全に透明な領域及び前記半透明な領域に対応し、前記不透明な部分は前記マルチトーンマスクの前記不透明な領域に対応し、
前記半透明な膜は前記マスクの台板に貼り付けられて、前記マルチトーンマスクの前記半透明な領域に対応する、請求項３に記載の製造方法。
【請求項５】
前記基板上に前記ゲート層を形成するステップが、
基板上にゲート金属膜を形成するステップと、
一回のパターニング工程によって、前記ゲート金属膜から前記ゲート層を形成するステップと、を備える、請求項１に記載の製造方法。
【請求項６】
前記基板上に前記ゲート絶縁層を形成するステップが、前記ゲート層が形成された前記基板上に、ゲート層を覆うようにゲート絶縁膜を形成するステップを備える、請求項１に記載の製造方法。
【請求項７】
前記基板上に前記ソース・ドレイン層を形成するステップが、
前記酸化物半導体層及び前記バリア層が形成された前記基板上にソース・ドレイン金属膜を形成するステップと、
一回のパターニング工程によって、前記酸化物半導体層を覆うように、前記ソース・ドレイン金属膜からソース・ドレイン層を形成するステップと、を備える、請求項１に記載の製造方法。
【請求項８】
前記酸化物半導体層の形成に用いられる材料が、インジウム・ガリウム・亜鉛酸化物である、請求項１に記載の製造方法。
【請求項９】
前記ゲート層及び／又は前記ソース・ドレイン層の形成に用いられる材料がモリブデンである、請求項１に記載の製造方法。
【請求項１０】
基板上に薄膜トランジスタを配するステップと、前記薄膜トランジスタが形成された前記基板上に画素電極層を配するステップと、を備え、前記基板上に前記薄膜トランジスタを配するステップが請求項１から９のいずれか一項に記載の薄膜トランジスタの製造方法を用いる、アレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイ技術の分野、特に、薄膜トランジスタの製造方法及びアレイ基板の製造方法に関する。
【背景技術】
【０００２】
ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）に代表される酸化物半導体は、その高い電子移動度と良好な均一性から液晶ディスプレイの分野で広く使用されており、そしてＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）のチャネルをつくるのに用いられる材料である。
【０００３】
現在の酸化物半導体薄膜トランジスタアレイ基板、例えばＩＧＺＯ−ＴＦＴ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ−Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏr）アレイ基板の製造工程は以下のようなものである。ゲート金属層と、ゲート絶縁層と、ＩＧＺＯ半導体層と、バリア層と、ソース・ドレイン金属層と、パッシベーション層と、画素電極層と、を基板上に順次形成していく。ここで、ゲート金属層、ＩＧＺＯ半導体層、バリア層、ソース・ドレイン金属層、パッシベーション層、及び画素電極層のいずれの形成工程においても、それぞれの膜パターン層を形成するためには、堆積、フォトレジストの塗布、露光、現像、エッチング、剥離のステップを含むパターニングの全工程が必要である。つまり、ＩＧＺＯ−ＴＦＴアレイ基板を作るためには六回の露光ステップが必要ということである。従って、従来の方法ではパターニング工程を行う回数が多く、またパターニング工程の期間も長くなってしまっている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、薄膜トランジスタとアレイ基板の製造方法の提供にかかるものであり、本方法を用いることで薄膜トランジスタとアレイ基板の製造工程において実施されるパターニング工程の回数を減らすことができる。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明の実施形態は、以下の技術的解決法を提供する。
【０００６】
本発明の実施形態は、基板上へゲート層を形成するステップ、基板上へゲート絶縁層を形成するステップ、基板上へ酸化物半導体層及びバリア層を形成するステップ、並びに基板上へソース・ドレイン層を形成するステップ、を備えた薄膜トランジスタの製造方法を提供し、上記酸化物半導体層及びバリア層を形成するステップは、
【０００７】
順に酸化物半導体膜とバリア膜を形成するステップと、
【０００８】
酸化物半導体膜から酸化物半導体層を、バリア膜からバリア層を、一回のパターニング工程によって形成するステップと、を備える。
【０００９】
選択的に、酸化物半導体層とバリア層を一回のパターニング工程によって形成するステップは、
【００１０】
酸化物半導体膜とバリア膜が形成された基板上にフォトレジストを塗布するステップと、
【００１１】
マルチトーンマスクを用いてフォトレジストを露光し、その後、感光したフォトレジストを現像することで、フォトレジストの完全残留領域、フォトレジストの一部残留領域、及びフォトレジストの完全除去領域を形成するステップであって、ここで上記フォトレジストの完全残留領域は薄膜トランジスタのチャネル領域に対応し、フォトレジストの一部残留領域はチャネル領域以外の酸化物半導体層が形成される領域に対応し、フォトレジストの完全除去領域のフォトレジストは完全に除去される、ステップと、
【００１２】
フォトレジストの完全残留領域に位置していた部分の酸化物半導体膜とバリア膜を除去するステップと、
【００１３】
フォトレジストの完全残留領域とフォトレジストの一部残留領域にアッシング工程を実施して、フォトレジストの一部残留領域のフォトレジストを除去するステップと、
【００１４】
フォトレジストの一部残留領域のバリア膜を除去するステップと、
【００１５】
残ったフォトレジストを剥離するステップと、を備える。
【００１６】
選択的に、前記マルチトーンマスクは、完全に透明な領域と、半透明な領域と、不透明な領域と、を備え、
【００１７】
フォトレジストがポジ型のフォトレジストの場合、不透明な領域はフォトレジストの完全残留領域に、半透明な領域はフォトレジストの一部残留領域に、完全に透明な領域はフォトレジストの完全除去領域に対応し、
【００１８】
フォトレジストがネガ型のフォトレジストの場合、完全に透明な領域はフォトレジストの完全残留領域に、半透明な領域はフォトレジストの一部残留領域に、不透明な領域はフォトレジストの完全除去領域に対応する。
【００１９】
選択的に、前記マルチトーンマスクは、マスクの台板と半透明な膜とを備え、
【００２０】
マスクの台板は、完全に透明な部分と不透明な部分とを備え、完全に透明な部分はマルチトーンマスクの完全に透明な領域及び半透明な領域に、不透明な部分はマルチトーンマスクの不透明な領域に対応し、
【００２１】
半透明な膜はマスクの台板に貼り付けられて、マルチトーンマスクの半透明な領域に対応する。
【００２２】
選択的に、基板上にゲート層を形成するステップは、基板上にゲート金属膜を形成するステップと、前記ゲート膜にパターニング工程を一回実施することでゲート層を形成するステップと、を備える。
【００２３】
選択的に、基板上にゲート絶縁層を形成するステップは、ゲート層が形成された基板上に、ゲート層を覆うためにゲート絶縁膜を形成するステップを備える。
【００２４】
選択的に、基板上にソース・ドレイン層を形成するステップは、酸化物半導体層とバリア層が形成された基板上にソース・ドレイン金属膜を形成するステップと、ソース・ドレイン金属膜から一回のパターニング工程によって、酸化物半導体層を覆うように、ソース・ドレイン層を形成するステップと、を備える。
【００２５】
選択的に、酸化物半導体層を形成する材料は、インジウム・ガリウム・亜鉛酸化物である。
【００２６】
選択的に、ゲート層及び／またはソース・ドレイン層を形成する材料はモリブデンである。
【００２７】
本発明の実施形態は、薄膜トランジスタを基板上に配置するステップと、薄膜トランジスタが形成された基板上に画素電極層を形成するステップと、を備えるアレイ基板の製造方法を提供し、上記基板上に薄膜トランジスタを配置するステップは、本発明の実施形態によって提供されるいずれかの薄膜トランジスタの製造方法を使用する。
【発明の効果】
【００２８】
本発明の実施形態によって提供される薄膜トランジスタとアレイ基板の製造方法は、一回のパターニング工程を実施することによって、酸化物半導体層とバリア層を形成することができる。従って、酸化物半導体層とバリア層の形成のためにそれぞれパターニング工程を実施する必要のあった従来の技術と比較して、パターニング工程の回数を減らすという技術的な効果が実現される。
【図面の簡単な説明】
【００２９】
【図１】従来技術におけるアレイ基板上のピクセル単位の構造を表した平面図である。
【図２】図１のａ−ａ’における断面図であり、薄膜トランジスタの構造を概略的に表している。
【図３】本発明の実施形態によって提供される薄膜トランジスタの製造方法を示すフローチャートである。
【図４】基板上でゲート金属膜をゲート層へと形成する製造方法を示すフローチャートである。
【図５】本発明の実施形態に従って、一回のパターニング工程を実施することで、酸化物半導体膜とバリア膜を酸化物半導体層とバリア層へと形成する製造方法のフローチャートである。
【図６】図２に示された薄膜トランジスタを作製する工程で、酸化物半導体膜とバリア膜の上にフォトレジストが塗布された後の構造の概要図である。
【図７】図２に示された薄膜トランジスタの製造工程で、図６に示されたフォトレジストが現像された後の構造を示す概要図である。
【図８】図２に示された薄膜トランジスタを作製する工程で、図７の構造から、フォトレジストが完全に除去される領域に存在する酸化物半導体の一部及びバリア層の一部が除去された後の構造を示す概要図である。
【図９】図２に示された薄膜トランジスタを作製する工程で、図８に示されるフォトレジストにアッシング工程が実施された後の構造を示す概要図である。
【図１０】図２に示された薄膜トランジスタを作製する工程で、図９の構造から、フォトレジストの一部残留領域のバリア層の一部が除去された後の構造を示す概要図である。
【図１１】図２に示された薄膜トランジスタを作製する工程で、図１０の構造からフォトレジストを剥離した後の構造を示す概要図である。
【図１２】図１のａ−ａ’線に沿ってとられた断面図であり、ＴＦＴと一部の画素電極領域に対応する領域のみを示す、アレイ基板の構造を概略的に示している。
【図１３】本発明の実施形態によって提供されるアレイ基板の製造方法を表す。
【発明を実施するための形態】
【００３０】
以下において、本発明の実施形態における技術的な解決方法が、本発明の実施形態の添付図面とともに、明確かつ完全に説明される。当然のことながら、説明される実施形態は本発明の実施形態の一部であり、全ての実施形態ではない。
【００３１】
図１は既存のアレイ基板の平面図を示す。図２は、アレイ基板上の薄膜トランジスタ１００を概略的に示す、図１をａ−ａ’線に沿って切った断面図を示す。図１、２に示される通り、薄膜トランジスタ１００は、基板１上に配されるゲート層２と、ゲート層２を覆っているゲート絶縁層３と、ゲート絶縁層３上に配される酸化物半導体層４と、酸化物半導体層４上に配されて酸化物半導体層４を部分的に覆っているバリア層５と、酸化物半導体層４及びバリア層５の上に配され、バリア層５に覆われていない部分の酸化物半導体層４及びバリア層５の両端を覆うソース・ドレイン層６と、を備え、ソース・ドレイン層６は、酸化物半導体層４及びバリア層５の一端に配されるドレイン６１及び他端に配されるソース６２を備える。本発明の実施形態によって提供される薄膜トランジスタの製造方法を以下に開示するが、本発明は図示される薄膜トランジスタに限定されるものではない。
【００３２】
本発明の実施形態によって提供される薄膜トランジスタの製造方法は、ゲート層を基板上に形成するステップと、ゲート絶縁層をゲート層を覆うために形成するステップと、酸化物半導体層及びバリア層を形成するステップと、ソース・ドレイン層を酸化物半導体層及びバリア層上に形成するステップと、を備える。ここで、酸化物半導体層及びバリア層を形成するステップは、
【００３３】
酸化物半導体膜とバリア膜を順に形成するステップと、酸化物半導体膜から酸化物半導体層を、バリア膜からバリア層を一回のパターニング工程により形成するステップと、を備える。
【００３４】
ここで、基板は透明な基板である。酸化物半導体層を形成するのに使用される材料は、ＩＧＺＯ、ＭＩＺＯ（Ｍｇ−Ｉｎ−Ｚｎ−Ｏ、マグネシウム・インジウム・亜鉛酸化物）、または同様の物質でよい。本発明の実施形態においては、酸化物半導体材料の例としてＩＧＺＯを取り上げて詳細に説明する。バリア層を形成するのに使用される材料はＳｉＯ２（二酸化ケイ素）でも良い。ゲート層及びソース・ドレイン層を形成するのに使用される材料は金属などの導電物質でよい。本発明の実施形態においてはモリブデンをゲート層及びソース・ドレイン層の材料の例として取り上げて詳細に説明する。
【００３５】
本発明の全ての実施形態中における、「膜」、「層」、「パターン」、そしてそれらの関連の定義は以下のように明確にされる。これ以後、「膜」は、堆積工程若しくはその他の方法によって基板上に特定の材料を配することによって作られる膜の一層を指す。仮に全製造工程中に上記「膜」に対してパターニング工程が不要であるならば、そのような「膜」は「層」とも呼ばれて良い。仮に全製造工程中に上記「膜」に対してパターニング工程が必要であるならば、パターニング工程以前には「膜」と呼ばれ、パターニング工程以降は「層」と呼ばれる。パターニング工程を経た「層」には少なくとも一つの膜「パターン」が含まれる。
【００３６】
例えば、ゲート絶縁層の材料はＳｉＮｘ（窒化ケイ素）でも良い。通常、ゲート絶縁層にはパターニングをする必要がない。例えば、酸化物半導体層は酸化物半導体膜にパターニング工程を実施して形成され、バリア層はバリア膜にパターニング工程を実施して形成される。ゲート層とソース・ドレイン層はいずれもパターンである。
【００３７】
所謂「パターニング工程」は、膜から少なくとも一つのパターンを含む層を形成する工程である。パターニング工程は通常、膜をフォトレジストで覆うステップと、マスクを使用しながらフォトレジストを露光するステップと、除去する必要のある一部のフォトレジストを、現像液を用いて除去するステップと、フォトレジストに覆われていない部分の膜をエッチングするステップと、最後に残留しているフォトレジストを剥離するステップと、を含む。本発明の全ての実施形態において「一回のパターニング工程」とは、パターニング工程において露光が一回しか実行されていないことを意味する。
【００３８】
以下に具体的な実施形態によって薄膜トランジスタ１００の製造工程を詳細に述べる。図３に示されるように、薄膜トランジスタ１００の製造方法は、以下のステップを備える。
【００３９】
Ｓ１０１：基板上にゲート金属膜を一層形成し、ゲート金属膜に対してパターニング工程を一回行うことでゲート層を形成するステップ。
【００４０】
具体的にはゲート膜の材料はモリブデンが好ましく、膜は堆積工程によって基板上に形成されることが好ましく、ゲート層は一回の露光または同様の方法で形成される。
【００４１】
Ｓ１０２：基板上に形成されたゲート層上に、ゲート層を覆うゲート絶縁層を形成するステップ。
【００４２】
具体的には、その上にゲート層が形成された基板上にゲート絶縁層を形成するために、好ましくは堆積工程によって絶縁材料の層が形成され、上記ゲート絶縁層は電気的絶縁性を有する。
【００４３】
Ｓ１０３：ゲート絶縁層が形成された基板上に酸化物半導体膜とバリア膜を順に形成し、酸化物半導体膜から酸化物半導体層を、バリア膜からバリア層を、一回のパターニング工程によって形成するステップ。
【００４４】
具体的には、ゲート層とゲート絶縁体層が形成されている基板上に、好ましくは堆積工程によって酸化物半導体膜が形成され、その後に上記酸化物半導体膜上に、好ましくは堆積工程によってバリア膜が形成され、一回のパターニング工程によって酸化物半導体層とバリア層が形成される。ここで、上記酸化物半導体層は活性層として用いられ、上記バリア層は、後の工程において酸化物半導体層上の金属層がエッチングされる際に酸化物半導体層への影響を回避するために、そしてまた酸化物半導体層が大気に暴露された際に酸素や水と酸化物半導体層が反応して薄膜トランジスタの特性が変化してしまうのを回避するために、エッチング停止層として用いられる。ここで酸化物半導体膜としてＩＧＺＯを例にとって記述する。
【００４５】
Ｓ１０４：ソース・ドレイン金属膜を形成し、上記ソース・ドレイン金属膜に一回のパターニング工程を実施することでソース・ドレイン層を形成するステップ。
【００４６】
具体的には、ソース・ドレイン金属膜を形成するのに用いられる材料はモリブデンが好ましい。ソース・ドレイン金属膜は、酸化物半導体層とバリア層が形成された基板上に堆積工程によって形成されることが好ましく、ソース・ドレイン層は一回の露光工程などによって形成される。図２に示されるように、ソース・ドレイン層６に含まれる、ソース６２とドレイン６１はそれぞれ、バリア層５によって覆われていない酸化物半導体層４の一部及びバリア層５の一端を覆っている。
【００４７】
当然、ソース・ドレイン層とバリア層の暴露された部分を覆うようにＰＶＸ層（パッシベーション層）が基板上に形成されても良い。
【００４８】
上記実施形態によって提供される薄膜トランジスタの製造方法は、酸化物半導体層とバリア層を形成するのにたった一回のパターニング工程で済み、従って、酸化物半導体層を形成する際とバリア層を形成する際にそれぞれパターニング工程を実施する必要があった従来の技術と比較して、パターニング工程の回数を減らすという技術的な効果が実現した。
【００４９】
具体的に、Ｓ１０１における「ゲート金属膜に対してパターニング工程を一回行うことでゲート層を形成するステップ」の好ましい実施形態を図４に示し、それはＳ１０１１からＳ１０１４までのステップを含む。
【００５０】
Ｓ１０１１：フォトレジストの一層をゲート金属膜に塗布するステップ。
【００５１】
ここでフォトレジストはポジ型のフォトレジストとネガ型のフォトレジストに分類される。ネガ型のフォトレジストの場合露光されると不溶性物質を生じる一方、ポジ型のフォトレジストは露光されると溶解性の物質となる。ここでいう「溶解性」、「不溶性」とは特定の現像液に対して定義される。本発明の実施形態ではポジ型のフォトレジストを例にとる。
【００５２】
Ｓ１０１２：マスクを用いながらフォトレジストを露光し、その後感光したフォトレジストを現像するステップ。
【００５３】
具体的には、マスクは透明領域と不透明領域とを備えた通常のマスクで良い。ポジ型のフォトレジストの場合、透明領域を通して光が照射された領域のフォトレジストが溶解性物質となり、光が照射されなかった領域のフォトレジストが不溶性物質となる。その後、フォトレジストを現像するために現像液を用いることができ、除去されるべきフォトレジストが除去される。この、除去されるべきフォトレジストとはゲート層に対応しないフォトレジストを指す。具体的には、光が照射された領域のフォトレジストを除去するために現像液が使用され、一方で光が照射されなかった領域のフォトレジストは残留する。
【００５４】
Ｓ１０１３：フォトレジストによって覆われていない部分のゲート金属膜を除去するステップ。
【００５５】
具体的には、フォトレジストによって覆われていない部分のゲート金属膜をエッチングするためにエッチング液が用いられても良い。
【００５６】
Ｓ１０１４：残留フォトレジストの剥離ステップ。
【００５７】
これによりフォトレジストは剥離され、基板上にゲート層が形成される。
【００５８】
具体的に、Ｓ１０３における「酸化物半導体層とバリア層を、一回パターニング工程によって形成するステップ」の好ましい実施形態を図５に示し、それは以下のＳ１０３１からＳ１０３６までのステップを含む。
【００５９】
Ｓ１０３１：酸化物半導体膜とバリア膜が形成された基板上にフォトレジストを塗布するステップ。
【００６０】
酸化物半導体膜の一層がゲート絶縁層上に堆積工程によって形成され、バリア膜の一層が上記酸化物半導体膜上に堆積され、上記バリア膜上にフォトレジストの一層が塗布されることが好ましい。図６に示されるように、酸化物半導体膜４０とバリア膜５０はフォトレジスト９によって覆われている。
【００６１】
Ｓ１０３２：マルチトーンマスクを用いて基板上のフォトレジストを露光し、感光したフォトレジストを現像するステップ。
【００６２】
ここで、一回のみのパターニング工程で２つの膜をパターニングするのに、マルチトーンマスクは、ハーフグレイマスク又はハーフトーンマスクであることが好ましい。ハーフグレイマスク又はハーフトーンマスクを用いて露光したフォトレジストを現像するのに現像液が用いられても良く、現像後にはフォトレジストの完全残留領域、一部残留領域及び完全除去領域が形成される。
【００６３】
ここで、図７に示される通り、領域Ａはフォトレジストの完全残留領域であり、薄膜トランジスタのチャネル領域に対応する。この領域のフォトレジストの厚さは、フォトレジストが塗布された時の元々の厚さと同様の厚さで、できる限り均一であるべきである。領域Ｂはチャネル領域以外の酸化物半導体層が形成される領域に対応する、フォトレジストの一部残留領域であり、この領域のフォトレジストの厚さもできるだけ均一であるべきであり、フォトレジストが塗布された時の元々の厚さよりも薄い。好ましくは、この領域のフォトレジストの厚さは、元の厚さの半分であって良いが、これに限定されるものではない。領域Ａ、Ｂ以外の領域はフォトレジストの完全除去領域であり、フォトレジストは完全に除去される。
【００６４】
選択的な実施形態として、ハ−フグレイマスク又はハーフトーンマスクは、完全に透明な領域と、半透明な領域と、不透明な領域とを含む。さらに上記のハーフグレイマスク又はハーフトーンマスクはマスクの台板と半透明な膜を含むことが望ましい。ここでマスクの台板は完全に透明な部分と不透明な部分を含む。その完全に透明な部分は、ハーフグレイマスク又はハーフトーンマスクの完全に透明な領域及び半透明な領域に対応し、不透明な部分はハーフグレイマスク又はハーフトーンマスクの不透明な領域に対応する。半透明な膜はマスクの台板に貼り付けられて、ハーフグレイマスク又はハーフトーンマスクの半透明な領域に対応する。
【００６５】
ここでフォトレジストがポジ型のフォトレジストであった場合、ハーフグレイマスク又はハーフトーンマスクの不透明な領域はフォトレジストの完全残留領域に対応し、半透明な領域はフォトレジストの一部残留領域に対応し、完全に透明な領域はフォトレジストの完全除去領域に対応する。フォトレジストがネガ型のフォトレジストの場合、ハーフグレイマスク又はハーフトーンマスクの完全に透明な領域はフォトレジストの完全残留領域に対応し、半透明領域はフォトレジストの一部残留領域に対応し、不透明な領域はフォトレジストの完全除去領域に対応する。本発明の実施形態においてはポジ型のフォトレジストを例にとって説明する。
【００６６】
Ｓ１０３３：フォトレジストの完全除去領域にある部分の酸化物半導体膜及びバリア膜を除去するステップ。
【００６７】
図８に示される通り、具体的には、フォトレジストに覆われていない部分の酸化物半導体膜４０及びバリア膜５０をエッチングするためにエッチング液が用いられても良く、酸化物半導体膜から酸化物半導体層４が形成され、バリア膜から第一バリアパターン５１が形成される。
【００６８】
Ｓ１０３４：フォトレジストの一部残留領域のフォトレジストを除去するために、フォトレジストの完全残留領域及び一部残留領域にアッシング工程を実施するステップ。
【００６９】
図９に示されるように、ここにおいて「アッシング工程」とは、フォトレジストの一部残留領域のフォトレジストが完全に除去されるように、フォトレジスト全体を薄くする工程であり、フォトレジストの完全残留領域のフォトレジストは、それでもなお一定の厚みをもって残留する。
【００７０】
Ｓ１０３５：フォトレジストの一部残留領域にある部分のバリア膜を除去するステップ。
【００７１】
図１０に示される通り、フォトレジストの一部残留領域に対応する、第一バリアパターン５１のバリア膜の一部をエッチングするために、すなわちフォトレジストに覆われていない部分をエッチングするために、エッチング液が用いられても良く、それによりバリア層５が形成される。
【００７２】
Ｓ１０３６：残留フォトレジストの剥離ステップ。
【００７３】
図１１に示される通り、残留しているフォトレジストが剥離され、バリア層５がむき出しになる。
【００７４】
上記の実施形態では、Ｓ１０３２において、チャネル領域に対応するフォトレジストを完全に残すことによって、そしてチャネル領域以外の酸化物半導体領域に対応するフォトレジストを部分的に残すことによって、またそれに続くアッシング工程によって実現されるフォトレジストの段階的な除去と組み合わせて、それぞれ異なった形状のバリア層及び酸化物半導体層がそれぞれ形成される。従って酸化物半導体層及びバリア層を一回のパターニング工程によって形成するという目的が実現され、これによりマスクを用いながらの露光回数を減らすことができ、製造コストが大幅に削減される。
【００７５】
現在の表示装置は少なくとも有機発光ディスプレイ（ＯＬＥＤ）と液晶ディスプレイとが挙げられる。ここで液晶ディスプレイ装置は電界を用いて液晶の透過率を制御し、画像を表示する。電界が液晶を動かす方向の観点から、液晶ディスプレイ装置は縦電界駆動型と横電界駆動型に大別される。ＴＮ（Ｔｗｉｓｔ  Ｎｅｍａｔｉｃ）型液晶ディスプレイ装置やＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型液晶ディスプレイ装置のような、縦電界駆動型液晶ディスプレイ装置では、上部基板と下部基板上に共通電極と画素電極が互いに対向して配され、液晶を動かすために共通電極と画素電極の間に縦方向の電界がかけられる。ＡＤＳ（Ａｄｖａｎｃｅｄ−Ｓｕｐｅｒ  Ｄｉｍｅｎｓｉｏｎａｌ  Ｓｗｉｔｃｈｉｎｇ）型液晶ディスプレイ装置やＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈ）型液晶ディスプレイのような、横電界駆動型液晶ディスプレイは共通電極と画素電極が下部基板上に配され、液晶を動かすために共通電極と画素電極の間に横方向の電界がかけられる。
【００７６】
上記のディスプレイ装置についてはいずれも、アレイ基板を含み、アレイ基板は薄膜トランジスタの構造と画素電極層を含む。従って、本発明はどのディスプレイ装置の製造工程に対しても適用することができる。
【００７７】
本発明によって提供された方法とその方法によって製造された装置は、上記のどのディスプレイ装置に対して適用しても良く、薄膜トランジスタのアレイ基板を含む装置であれば他のいかなる装置に適用しても良い。
【００７８】
本発明の実施形態が提供するアレイ基板の製造方法は、基板上に薄膜トランジスタを配するステップと、基板上に形成された薄膜トランジスタ上に画素電極層を配するステップと、を備え、ここで基板上に薄膜トランジスタを配するステップは、本発明の実施形態によって提供される薄膜トランジスタの製造方法のいずれかを使用する。
【００７９】
本発明の実施形態ではＴＡ型又はＶＡ型の液晶ディスプレイ装置のアレイ基板を例にとって詳細に説明する。図１、１２に示される通り、アレイ基板は薄膜トランジスタ１００、ゲート線１０、データ線１１、及び画素電極層８を含む。ここでゲート線とゲートは同一の階層に配される、ゲート金属層のパターンであり、データ線、ソース、及びドレインは同一の階層に配される、ソース・ドレイン金属層のパターンである。もちろん、共通電極線などのパターンもアレイ基板上に配される必要があるが、共通電極線などのパターンは本発明の創造的な要点と関係がないので、それらのパターンについての形成は限定されるものでなく、従来技術を参照するものであり、従ってそれらの記載は省略する。図１３に示される通り、アレイ基板の製造工程は具体的には以下のステップを備える。
【００８０】
Ｓ２０１：基板上にゲート金属膜の一層を形成し、一回のパターニング工程によってゲート金属膜からゲート金属層を形成するステップ。
【００８１】
好ましくはモリブデンが基板上に、好ましくは堆積工程によって、製膜されてゲート金属膜を形成し、ゲートとゲート線を含むゲート金属層は一回の露光工程などで形成されることが好ましい。ここで、ゲートはゲート線に接続される。
【００８２】
Ｓ２０２：基板上にゲート絶縁層を形成してゲート金属層を覆うステップ。
【００８３】
具体的には、ゲート絶縁層を形成するために、ゲート金属層が形成された基板上に、好ましくは堆積工程によって、絶縁材料の一層が形成される。ゲート絶縁層は電気的絶縁性を有する。
【００８４】
Ｓ２０３：ゲート絶縁層が形成された基板上に、酸化物半導体膜とバリア膜を順に形成し、酸化物半導体膜から酸化物半導体層を、バリア膜からバリア層を一回のパターニング工程で形成するステップ。
【００８５】
具体的には、酸化物半導体膜とバリア膜が順に、ゲート絶縁層上に好ましくは堆積工程によって形成される。一回のパターニング工程で、酸化物半導体膜から酸化物半導体層を形成し、バリア膜からバリア層を形成する方法は上記Ｓ１０３１からＳ１０３６までのステップを参照しても良い。
【００８６】
Ｓ２０４：基板上に、ソース・ドレイン金属膜の一層を形成し、一回のパターニング工程で、酸化物半導体層を覆うソース・ドレイン金属膜からソース・ドレイン金属層を形成するステップ。
【００８７】
具体的には、ソース・ドレイン金属膜を形成するのに用いられる材料はモリブデンが好ましい。さらに、ソース・ドレイン金属膜の層は酸化物半導体層とバリア層が形成された基板上に、好ましくは堆積工程によって形成され、一回の露光工程などによってソース・ドレイン金属層が形成される。ソース・ドレイン金属層はデータ線、ソース及びドレインを含む。ここにおいて、ソースはデータ線と接続しており、ドレインは後述する画素電極層と接続している。図１２に示されるように、ソース６２とドレイン６１はそれぞれ、バリア層５で覆われていない部分の酸化物半導体層４及びバリア層５の一端を覆う。
【００８８】
Ｓ２０５：基板上にパッシベーション膜の一層を形成し、一回のパターニング工程でパッシベーション膜からパッシベーション層７を形成するステップ。
【００８９】
ここで、パッシベーション膜を形成するのに用いられる材料はＳｉＮｘ（窒化ケイ素）でも良い。具体的には、ソース・ドレイン金属層が形成された基板上に、好ましくは堆積工程によってＳｉＮｘ膜の一層が形成され、一回の露光その他の工程などによってパッシベーション層が形成される。
【００９０】
Ｓ２０６：基板上に画素電極膜の一層を形成し、一回のパターニング工程によって画素電極膜から画素電極層を形成するステップ。
【００９１】
画素電極膜を形成する材料はＩＴＯ（酸化インジウムスズ）でも良い。具体的には、パッシベーション層が形成された基板上に、酸化インジウムスズ膜の一層が好ましくは堆積工程によって形成され、画素電極層（例えば図１と１２に示される画素電極層８）が一回の露光工程などによって形成される。
【００９２】
本発明の創造的な要点は一回のパターニング工程によって酸化物半導体層とバリア層を形成することなので、ゲート金属層、ゲート絶縁層、ソース・ドレイン金属層・パッシベーション層及び画素電極層を基板上に形成する方法などの、他の層の製造方法は従来の技術と同様であり、従って先行技術に言及するにとどめ、本発明の実施形態中では記述しない。
【００９３】
ＡＤＳ型またはＩＰＳ型の液晶ディスプレイ装置については、そのアレイ基板も、その上に共通電極がのって供給され、従って上記の方法も基板上に共通電極を形成するステップを備える。具体的には、ＡＤＳ型の液晶ディスプレイ装置のアレイ基板については、共通電極は画素電極上に配されても良く、この場合、画素電極が形成された後に、画素電極が形成された基板上に共通電極膜が形成され、一回のパターニング工程によって共通電極膜から共通電極が形成される。ＩＰＳ型の液晶ディスプレイ装置については、共通電極は画素電極と同じ階層に配されても良く、この場合、基板上に画素電極を形成している間、画素電極と共通電極は同時に、一回の露光工程などによって形成されても良い。
【００９４】
いずれ種類のアレイ基板についても、アレイ基板の製造工程の間、一回のパターニング工程によって酸化物半導体層とバリア層が形成される。従って従来の技術と比較して、パターニングを実施する回数が減り、製造期間が短縮され、製造費用が低減される。
【００９５】
上記の記載は本発明の実施形態の一部に過ぎない。しかし本発明の保護範囲はそれに限定されるものではない。当業者が本発明内に開示された技術的範囲内で簡単に予想することができる変形及び置換は、本発明の保護範囲となる。従って本発明の保護範囲は特許請求の範囲の保護範囲によって定義されるものである。
【符号の説明】
【００９６】
１  基板
２  ゲート層
３  ゲート絶縁層
４  酸化物半導体層
５  バリア層
６  ソース・ドレイン層
７  パッシベーション層
８  画素電極層
９  フォトレジスト（図６から図１０まで、全てのフォトレジストの状態が９という数字で表される）
１０  ゲート線
１１  データ線
４０  酸化物半導体膜
５０  バリア膜
５１  第１バリアパターン
６１  ドレイン
６２  ソース
１００  薄膜トランジスタ
【図１】
2014140033.tif 000003
【図２】
2014140033.tif 000004
【図３】
2014140033.tif 000005
【図４】
2014140033.tif 000006
【図５】
2014140033.tif 000007
【図６】
2014140033.tif 000008
【図７】
2014140033.tif 000009
【図８】
2014140033.tif 000010
【図９】
2014140033.tif 000011
【図１０】
2014140033.tif 000012
【図１１】
2014140033.tif 000013
【図１２】
2014140033.tif 000014
【図１３】
2014140033.tif 000015
【外国語明細書】
2014140033000001.pdf