(57)【要約】【課題】本発明は、多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置を提供する。【解決手段】該多結晶シリコン薄膜の製造方法は、隣接するグラフェン層及び非晶質シリコン層を形成するステップと、非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップと、を備える。該方法で製造される多結晶シリコン薄膜はよい特性を有する。【選択図】図１ｄ
2014072518.tif 000002
【特許請求の範囲】
【請求項１】
隣接するグラフェン層及び非晶質シリコン層を形成するステップ（１）と、
非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップ（２）と、
を備えることを特徴とする多結晶シリコン薄膜の製造方法。
【請求項２】
前記ステップ（１）は、
ベース層上に非晶質シリコン層を形成し、そして、非晶質シリコン層上にグラフェン層を形成することを特徴とする請求項１に記載の多結晶シリコン薄膜の製造方法。
【請求項３】
前記ステップ（２）の後に、
アッシング工程によってグラフェン層を除去するステップ（３）をさらに備えることを特徴とする請求項２に記載の多結晶シリコン薄膜の製造方法。
【請求項４】
前記ステップ（３）におけるアッシング工程は、酸素ドライエッチングによってグラフェン層をアッシングすることを特徴とする請求項３に記載の多結晶シリコン薄膜の製造方法。
【請求項５】
前記ステップ（１）は、
ベース層上にグラフェン層を形成し、そして、グラフェン層上に非晶質シリコン層を形成することを特徴とする請求項１に記載の多結晶シリコン薄膜の製造方法。
【請求項６】
前記ステップ（１）において形成されたグラフェン層はｐ型グラフェン層であることを特徴とする請求項１〜５のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
【請求項７】
前記ステップ（１）におけるグラフェン層は、２〜１０層のグラフェンであり、非晶質シリコン層の厚みは４０〜５０ｎｍであることを特徴とする請求項１〜６のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
【請求項８】
前記ステップ（２）において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、高温炉法、パルス快速熱焼結法、エキシマレーザアニール法の中のいずれか１つであることを特徴とする請求項１〜７のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
【請求項９】
前記ステップ（２）において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、エキシマレーザアニール法であり、そのエキシマレーザのエネルギー密度は、５０〜５００ｍＪ／ｃｍ２であり、レーザの出力周波数は３〜１０Ｈｚであることを特徴とする請求項８に記載の多結晶シリコン薄膜の製造方法。
【請求項１０】
請求項１〜９のいずれか１項に記載の方法によって製造されることを特徴とする多結晶シリコン薄膜。
【請求項１１】
薄膜トランジスタアレイを備え、前記薄膜トランジスタアレイの活性層は、請求項１０に記載の多結晶シリコン薄膜から形成されることを特徴とするアレイ基板。
【請求項１２】
請求項１１に記載のアレイ基板を備えることを特徴とする表示装置。
【請求項１３】
前記表示装置は、液晶ディスプレイまたは有機ＥＬディスプレイであることを特徴とする請求項１２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置に関する。
【背景技術】
【０００２】
多結晶シリコン薄膜は、結晶シリコン材料及び非晶質シリコン材料のメリットを同時に有する新しい機能性材料であり、単結晶シリコン材料の移動度が高いメリットと、非晶質シリコン材料の大面積で低いコストで製造されるメリットとを同時に有する。よって、多結晶シリコン薄膜材料に対する研究は、ますます注目されている。
【０００３】
多結晶シリコン薄膜は、複数の大きさが異なり、且つ、結晶面の配向が異なる小さい結晶粒子からなる。結晶粒子のサイズは、一般的に、数十から数百ｎｍであり、大結晶粒子のサイズは数μｍにもなる。大結晶粒子からなる多結晶シリコン薄膜は、ブロック状材料の移動度に接近する高い移動度を有する。多結晶シリコン薄膜は、例えば、表示工業用の多結晶シリコンの薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などの半導体デバイスの製造に広く応用され、また、例えば、微小電子機械システムや、集積回路にも応用され、さらに、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）材料の代わり等にも応用できる。表示工業では、特に、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ、アクティブマトリクス式有機ＥＬ）や、ＴＦＴ−ＬＣＤ（ＴＦＴ液晶ディスプレイ）製品おいて、ディスプレイの性能を向上するために、一般的に、ＴＦＴによって画素駆動回路及びその周辺駆動回路を製造する。これらのＴＦＴは、その大部分が多結晶シリコン薄膜を活性層とし、駆動回路及び表示素子をともにコストが低い透明ガラス基板上に製造する。これは、多結晶シリコン薄膜の高い性能を要求する。また、多結晶シリコン薄膜は、長波帯において高い感光性を有し、可視光線を効果的に吸収でき、光の照射の安定性を有するとともに、非晶質シリコン材料の光誘発性劣化現像を有しないため、理想的な太陽電池材料である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
目下のところ、多結晶シリコン薄膜の製造方法は、直接堆積法及び間接結晶化法を備える。直接堆積法は、化学気相成長法、液相成長法及びホットフィラメント法等を備える。間接結晶化法は、エキシマレーザアニール法（ＥＬＡ）、固相晶析法、金属誘起結晶化法等を備える。これらの方法で形成される多結晶シリコンの結晶粒子が非常に小さいため、これらの方法で形成される多結晶シリコン薄膜の特性があまりよくない。今のところ、多結晶シリコン薄膜の製造において、最もよく使用するのはエキシマレーザアニール法であり、該方法が低温ポリシリコン薄膜の製造技術である。然し、エキシマレーザはパルス型レーザであり、パルスごとのエネルギー密度がそれぞれ異なるため、エキシマレーザはそのエネルギー密度の制御が容易ではない。これによって、最終的に結晶粒子の大きさが不一致になり、多結晶シリコン薄膜の均一性がよくなくなり、且つ製造された多結晶シリコン薄膜の重複性、安定性及び均一性が劣化され、大面積の結晶化が難しくなり、高性能の多結晶シリコン材料を生産する要求を満たせなくなる。
【課題を解決するための手段】
【０００５】
本発明実施形態は、多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置を提供する。該製造方法で製造される多結晶シリコン薄膜の多結晶シリコンの結晶粒子は、大きさが均一で、配列が順序正しく、且つ結晶粒子が大きくて、多結晶シリコン薄膜は、重複性、安定性、及び均一性がよい。
【０００６】
本発明の一方面は、多結晶シリコン薄膜の製造方法であって、隣接するグラフェン層及び非晶質シリコン層を形成するステップ（１）と、非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップ（２）と、を備える。
【０００７】
例えば、前記ステップ（１）は、ベース層上に非晶質シリコン層を形成し、そして、非晶質シリコン層上にグラフェン層を形成する。
【０００８】
例えば、前記ステップ（２）の後に、アッシング工程によってグラフェン層を除去するステップ（３）をさらに備える。
【０００９】
例えば、前記ステップ（３）において、アッシング工程は、酸素ドライエッチングによってグラフェン層をアッシングする。
【００１０】
例えば、前記ステップ（１）は、ベース層上にグラフェン層を形成し、そして、グラフェン層上に非晶質シリコン層を形成する。
【００１１】
例えば、前記ステップ（１）に形成されたグラフェン層は、ｐ型グラフェン層である。
【００１２】
例えば、前記ステップ（１）において、グラフェン層は、２〜１０層のグラフェンであり、非晶質シリコン層の厚みは４０〜５０ｎｍである。
【００１３】
例えば、前記ステップ（２）において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、高温炉法、パルス快速熱焼結法、エキシマレーザアニール法の中のいずれか１つである。
【００１４】
例えば、前記ステップ（２）において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、エキシマレーザアニール法であり、そのエキシマレーザのエネルギー密度は、５０〜５００ｍＪ／ｃｍ２であり、レーザの出力周波数は３〜１０Ｈｚであり、エキシマレーザは、ＸｅＣｌ、ＡｒＦ、ＫｒＦまたはＸｅＦ等の紫外光源から選択する。
【００１５】
本発明の他の方面は、前記製造方法のいずれか１つで製造される多結晶シリコン薄膜を提供する。
【００１６】
本発明の他の方面は、薄膜トランジスタアレイを備えるアレイ基板を提供する。前記薄膜トランジスタアレイの活性領域は、前記多結晶シリコン薄膜から形成される。
【００１７】
本発明の他の方面は、前記アレイ基板を備える表示装置を提供する。
例えば、前記表示装置は、液晶ディスプレイまたは有機ＥＬディスプレイである。
【００１８】
以下、本発明の実施形態を一層明確に説明するために、実施形態の図面を簡単に説明する。
【図面の簡単な説明】
【００１９】
【図１ａ】本発明の実施形態３における、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
【図１ｂ】本発明の実施形態３における、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
【図１ｃ】本発明の実施形態３における、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
【図１ｄ】本発明の実施形態３における、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
【図２ａ】エキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
【図２ｂ】エキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
【図２ｃ】エキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
【発明を実施するための形態】
【００２０】
以下、当業者が本発明の技術案をさらによく理解できるように、図面及び実施形態を組み合わせて本発明に対して詳しく説明する。
【００２１】
なお、ここで使わられる技術用語または科学技術用語は、特別に定義されていない場合、当業者が理解できる一般的な意味を有する。「１つ」、「１」または「該」などの類似する用語は数量を限定するものではなく、少なくとも１つがあることを示すものである。「備える」または「含む」等の用語は、「備える」または「含む」の前に記載された素子または部材が、「備える」または「含む」の後に挙げられる素子または部材及びそれらと同等のものをカバーすることを指し、他の素子または部材を排除しない。
【００２２】
本発明の第一方面は、隣接するグラフェン層及び非晶質シリコン層を形成するステップと、非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップと、を備える多結晶シリコン薄膜の製造方法を提供する。
【００２３】
該方法で製造される多結晶シリコン薄膜は、無公害及び欠陥密度が低いメリットを有し、得られた多結晶シリコンの結晶粒子は、大きさが均一で、順序正しく配列して、且つ結晶粒子が大きい。該多結晶シリコン薄膜は、表面平坦度がよい。該方法で製造される多結晶シリコン薄膜は、重複性、安定性、及び均一性がよく、大面積の結晶化が可能であり、高性能の多結晶シリコン材料を製造する要求を満たせる。
【００２４】
実施形態１−(ａ)
本実施形態は、多結晶シリコン薄膜の製造方法であって、以下のステップを備える。
【００２５】
（１）多結晶シリコン薄膜に用いるベース層４を形成する。
多結晶シリコン薄膜のベース層４は、従来または将来の方法によって製造することができるが、本発明はこれに限らない。
まず、ベースを提供する。このベースは、ガラス基板、プラスチックベース又は他の透明ベースであってもよいし、他の不透明ベース、例えばシリコンベースであってもよい。そして、ベース上にバッファー層を形成する。このバッファー層は、例えば、障壁層及び応力バッファー層からなる。障壁層は、窒化ケイ素層であってもよい。該窒化ケイ素層は、一般的に、化学気相成長法によって形成される。応力バッファー層は、一般的に、酸化ケイ素である。該酸化ケイ素層は、一般的に、化学気相成長法によって形成され、その膜層構造が緊密する。このベース及びバッファー層により多結晶シリコン薄膜のベース層４を構成する。なお、該ベース層４はこれに限らず、多結晶シリコン薄膜における他の機能層または他の補助層を備えてもよい。
【００２６】
（２）ベース層４を形成した後、ベース層４上にグラフェン層２を形成する。
グラフェン層２は、剥離製造法によって形成されてもよい。剥離製造法では、まず、化学気相成長法によって、金属ベース上に多層のグラフェンを連続的に成長し、そして、金属ベースを犠牲層として腐食して、多層のグラフェンを、貼り付けようとする箇所に転換する。形成されたグラフェン層２は、２〜１０層のグラフェンであることが好ましい。グラフェン層において、各層は１つの炭素原子の厚みを有する。なお、グラフェン層２は、他の方法で製造されてもよく、本発明はこれに限らない。
【００２７】
（３）グラフェン層２を形成した後、グラフェン層２上に非晶質シリコン層を形成する。
形成された非晶質シリコン層の厚みは、４０〜５０ｎｍであってもよい。非晶質シリコン層は、例えば、プラズマ化学気相成長法によって形成されてもよい。なお、非晶質シリコン層は、低圧化学気相成長法、物理気相成長法、スパッタリング法などによって形成されてもよい。また、後続のレーザ製造工程において水素爆発を避けるように、必要によって、非晶質シリコン層に対して脱水素を行ってもよい。
【００２８】
（４）非晶質シリコン層を形成した後、エキシマレーザアニール法によって、非晶質シリコン層を結晶化して多結晶シリコン層を形成する。
結晶化するに用いられるエキシマレーザのレーザビームとして、ＡｒＦ（波長が１９３ｎｍで、パルス幅が１７ｎｓである）、ＫｒＦ（波長が２４８ｎｍで、パルス幅が２３ｎｓである）、ＸｅＣｌ（波長が３０８ｎｍで、パルス幅が３０ｎｓである）、ＸｅＦ（波長が３５１ｎｍで、パルス幅が２０ｎｓである）等の紫外光源を用いてもよい。グラフェン層上に非晶質シリコン層を形成したサンプルを真空室内に放置し、ベースの温度が２００〜３００℃であることが好ましく、気圧が２×１０-４〜８×１０-４Ｐａであることが好ましい。エキシマレーザによって非晶質シリコンを融化し、エキシマレーザのエネルギー密度が５０〜５００ｍＪ／ｃｍ２であることが好ましく、レーザの出力周波数が３〜１０Ｈｚであることが好ましい。
【００２９】
図１ａ〜１ｄは、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
【００３０】
図１ａに示すように、レーザビームで照射する過程で、エキシマレーザが非晶質シリコン層を照射するエネルギー密度を制御して、レーザビームに照射された非晶質シリコン領域を高温溶融状態にする。これによって、シリコン原子１の表面エネルギーが低下される。このとき、シリコン原子１は、配列が無秩序である。
【００３１】
図１ｂに示すように、アニールする場合、温度の低下に伴って、溶融状態のシリコン原子１とグラフェン層２との接触境界位置で、グラフェン層２の均一な配列が、無秩序に配列しているシリコン原子１の結晶を誘発し、グラフェン層２に接触する無秩序に配列するシリコン原子１は、グラフェン層２における炭素原子によって、グラフェン層２のある特定な結晶方向に沿って配列するようになり、結晶して形成された多結晶シリコン３の結晶面の間隔は、模範とするグラフェン層２が対応するある特定の結晶方向の炭素原子の間隔に接近する。
【００３２】
図１ｃに示すように、結晶体に形成された多結晶シリコン３は、溶融状態のシリコン原子１を結晶するように引き続いて誘導し、かつ溶融状態のシリコン原子１をこの順序で絶えずに誘導する。
【００３３】
図１ｄに示すように、グラフェン中に規則正しく配列した炭素原子間の間隔と、誘導されて形成された多結晶シリコン３の結晶面の間隔との間にまだ小さい差異が存在するため、結晶を誘導することで形成された多結晶シリコン３の結晶面の間隔と、グラフェン中の炭素原子間の結晶面の間隔との差異がある程度に累積すると、１つの多結晶シリコン３が、２つまたはそれ以上の結晶粒子に分裂する。
【００３４】
該方法で製造される多結晶シリコン薄膜における多結晶シリコン３は、無公害であり、
欠陥密度が低いメリットを有し、結晶粒子が均一な大きさを有して順序正しく配列し、且つ大きくなって、さらによい表面平坦度を有する。
【００３５】
比較例として、図２ａ〜２ｃは、従来技術における、エキシマレーザアニール法によって多結晶シリコンを生成する微視的な過程を示す概略図である。
【００３６】
図２ａに示すように、レーザビームが照射した後、エキシマレーザが非晶質シリコン層を照射するエネルギー密度を制御し、レーザビームに照射される非晶質シリコン領域を高温溶融状態にする。これによって、シリコン原子１の表面エネルギーが低下される。このとき、シリコン原子１が無秩序に配列する。
【００３７】
図２ｂに示すように、アニールするとき、温度の低下に伴って、無秩序状態のシリコン原子１の一部が無秩序に結晶され、図２ｃに示すように、一部が無秩序に結晶された多結晶シリコン３の誘導によって、一つ一つの結晶粒子が形成される。このとき、結晶粒子も無秩序に配列する。
【００３８】
従来のエキシマレーザアニール法によって生成された多結晶シリコン３は、その無秩序程度が高い。多結晶シリコン３の電子移動度は、非晶質シリコンより１０〜２０倍高いが、この無秩序の多結晶シリコン３による、結晶粒子内のポテンシャル場の波動性が大きくなって、電子移動度の向上に不利である。
【００３９】
本発明の実施形態１−(ａ)の方法によって形成された一定の方向に配列する多結晶シリコン３は、上記欠点を克服した。
【００４０】
実施形態１−(ｂ)
本実施形態のステップ（１）〜（３）は、実施形態１−(ａ)のステップ（１）〜（３）と同じであり、非晶質シリコン層を結晶化して多結晶シリコン層を形成する方法は、高温炉法であってもよい。即ち、高温炉内において、希ガス雰囲気（例えば、Ａｒ、Ｎ２等）で、非晶質シリコンを６００℃以上で加熱して融化させ、そして、温度を変えてアニールし、シリコン原子１をグラフェンの誘導によって結晶化させて多結晶シリコン３を形成し、多結晶シリコン薄膜を得る。
【００４１】
実施形態１−(ｃ)
本実施形態のステップ（１）〜（３）は、実施形態１-(ａ)のステップ（１）〜（３）と同じであり、パルス快速熱焼結法によって、非晶質シリコンを融化させ、シリコン原子１をグラフェンの誘導によって結晶化させて多結晶シリコン３を形成してもよい。
【００４２】
上記実施形態の製造方法によれば、最終に得られる多結晶シリコン薄膜にはグラフェンが備えられる。グラフェンは、単層の炭素原子からなる二次元網状結晶体である。単層のグラフェンは、安定な材料であり、各炭素原子は、六辺形の結晶格子に沿って整列する。該構造は、ベンゼン環の構造に類似して十分に安定するため、炭素原子が再配列されないようにする。グラフェンは、バンドギャップがない半導体であり、キャリヤー移動度がシリコンより１０倍高くて、有効質量がゼロであり、且つグラフェン層２が２〜１０層だけのグラフェンであるため、多結晶シリコン薄膜の性能にほとんど影響しない。
【００４３】
多結晶シリコン薄膜の製造過程において、非晶質シリコンが結晶化して形成された多結晶シリコン３は、一般的にｐ型半導体であるため、グラフェンもｐ型半導体であることが好ましい。このようにして、グラフェンの量が少ないが、半導体の機能性及び多結晶シリコンとのマッチングとして、最終に形成された多結晶シリコン薄膜にほとんど影響しない。また、ｐ型グラフェンは、多結晶シリコン薄膜の一部として、多結晶シリコン薄膜の全体の電子移動度を向上することができる。
【００４４】
下記表１に示すように、該方法によれば、多結晶シリコン薄膜における多結晶シリコン３の結晶粒子は、そのサイズが１００〜３００ｎｍであり、電子移動度が１００〜３００ｃｍ２・Ｖ-１・ｓ-１であり、且つ多結晶シリコン薄膜内のキャリヤーの速度率が大幅に向上され、多結晶シリコン薄膜トランジスタの表現が向上される。
【００４５】
上記方法で製造される多結晶シリコン薄膜は、薄膜トランジスタの活性領域に用いられることができ、且つ良好な電子移動度を有し、電流素子をオフする特性を有する。これらの薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイにおける駆動構造に用いられる。
【００４６】
なお、上記方法で製造される多結晶シリコン薄膜を薄膜トランジスタの活性領域とする場合、他の構造を形成するステップ、例えば、パターニング工程によってソース・ドレイン電極を形成するステップや、パターニング工程によって多結晶シリコン薄膜を活性領域を形成するステップ等をさらに備えなければならない。これらのステップの具体的な形態は多様であり、当業者が既知する方式であってもよいし、将来に開発する方式であってもよいが、本発明はこれらに限らない。また、本発明による多結晶シリコン薄膜は、他の分野、例えば、太陽電池が用いる多結晶シリコン薄膜等にも応用できる。
【００４７】
実施形態２
本実施形態は、多結晶シリコン薄膜の製造方法であって、以下のステップを備える。
【００４８】
（１）実施形態１におけるベース層の製造方法によってベース層を製造する。
【００４９】
（２）ベース層上に、厚みが４０〜５０ｎｍであることが好ましい非晶質シリコン層を形成し、非晶質シリコン層上に、厚みが２〜１０層であることが好ましいグラフェン層を形成する。
非晶質シリコン層の形成方法や、グラフェン層の形成方法が、実施形態１と同じであってもよい。
【００５０】
（３）エキシマレーザアニール法によって非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得る。
該ステップに用いられる結晶化方法は、実施形態１と同じであってもよい。グラフェン結晶体は、大規模に製造することができ、且つ結晶体の品質がよい。多結晶シリコン薄膜の製造工程によって製造されるグラフェンは、その厚みが２〜１０層だけであるため、このような薄層のグラフェンは、光の透過率が９５％も超えるほど高いので、エキシマレーザアニール法に影響しない。
【００５１】
（４）アッシング工程によってグラフェン層を除去し、アッシング工程において、酸素ドライエッチングによってグラフェン層をアッシングする。
グラフェン層がｎ型半導体または導体である場合、非晶質シリコンを結晶化して形成されたｐ型半導体シリコンとマッチングしないため、グラフェン層を除去することが好ましい。グラフェン層は、１層または複数層の炭素原子だけであるため、一番軽いアッシングによってグラフェンを完全に除去できる。なお、グラフェン層がｐ型半導体である場合、グラフェン層と多結晶シリコン層との間にやはりある程度の差異が存在することを考えて、アッシング法によって除去することが好ましい。例えば、該アッシング工程において、酸素ドライエッチングによってグラフェン層をアッシングする。該酸素ドライエッチング工程は、プラズマエッチング装置内の酸素流量及び全体のエッチング時間を調整することで、グラフェン層のエッチングを実現するとともに、多結晶シリコン層に傷付けない目的に達することができる。
【００５２】
なお、多結晶シリコン薄膜の製造方法は、ベース層上にグラフェン層を形成し、そして、グラフェン層上に非晶質シリコン層を形成し、非晶質シリコン層上にグラフェン層を形成することを備えてもよい。
【００５３】
下記の表１に、本実施形態における３つの実施例を示している。該表１には、１つの比較例１も示している。実施例１〜３は、本実施形態の方法によって多結晶シリコン薄膜を製造し、比較例１は、従来の方法によって多結晶シリコン薄膜を製造し、そして、得られる多結晶シリコン薄膜の結晶粒子のサイズ及び電子移動度を測定する。各実施例及び比較例において用いられるベースは、いずれもガラス基板であり、ガラス基板上に、化学気相成長法によって、窒化ケイ素障壁層及び酸化ケイ素応力バッファー層が形成され、多結晶シリコン薄膜を形成する方法はいずれもエキシマレーザアニール法である。各実施例と比較例との区別は、グラフェン層２の厚み、多結晶シリコン層の厚み、ベース層４上に先に堆積される層、グラフェン層２がアッシングされるかどうか、及びエキシマレーザアニールのパラメータ等である。例えば、ベース層４上に、グラフェン層２を先に堆積してもよいし、非晶質シリコン層を先に堆積してもよい。下記の表１に詳しいことを示す。
【００５４】
【表１】
2014072518.tif 000003
【００５５】
本発明の他の方面は、実施例１〜３により製造される多結晶シリコン薄膜を提供する。該多結晶シリコン薄膜は、薄膜トランジスタの製造だけでなく、太陽電池材料の製造にも応用でき、他の半導体デバイスの製造にも広く応用できる。
【００５６】
本発明のさらに他の方面は、薄膜トランジスタアレイを備えるアレイ基板を提供する。該薄膜トランジスタアレイの活性層は、実施例１〜３のいずれかの方法によって製造される多結晶シリコン薄膜から形成される。該薄膜トランジスタアレイは、例えば、画素アレイに対応し、薄膜トランジスタは、画素ユニットのスイッチング素子とすることができる。
【００５７】
本発明は、上記アレイ基板を備える表示装置をさらに提供する。例えば、該表示装置は、液晶ディスプレイまたは有機ＥＬディスプレイである。
【００５８】
なお、上記実施形態は、本発明の原理を説明するための例示的な実施形態だけであり、本発明がこれらに限らない。
【符号の説明】
【００５９】
１  シリコン原子
２  グラフェン層
３  多結晶シリコン
４  ベース層
【図１ａ】
2014072518.tif 000004
【図１ｂ】
2014072518.tif 000005
【図１ｃ】
2014072518.tif 000006
【図１ｄ】
2014072518.tif 000007
【図２ａ】
2014072518.tif 000008
【図２ｂ】
2014072518.tif 000009
【図２ｃ】
2014072518.tif 000010