(57)【要約】【課題】金属材料からなる貫通電極を有する基板を平坦性よく作製することを可能にするマイクロ構造体及びこのマイクロ構造体を用いた貫通電極付基板の製造方法を提供する。【解決手段】基板１０と、基板１０に複数設けられる有底穴１１と、有底穴１１の底面部に充填される第一の材料１３と、有底穴１１の側壁部に充填される第二の材料１４と、を有し、第一の材料１３の破壊じん性が、第二の材料１４の破壊じん性よりも小さく、基板１０と第一の材料１３とにおける破壊じん性の差が、基板１０と第二の材料１４とにおける破壊じん性の差よりも小さいことを特徴とする、マイクロ構造体１。【選択図】図１
2014072502.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に複数設けられる有底穴と、
前記有底穴の底面部に充填される第一の材料と、
前記有底穴の側壁部に充填される第二の材料と、を有し、
前記第一の材料の破壊じん性が、前記第二の材料の破壊じん性よりも小さく、
前記基板と前記第一の材料とにおける破壊じん性の差が、前記基板と前記第二の材料とにおける破壊じん性の差よりも小さいことを特徴とする、マイクロ構造体。
【請求項２】
前記基板と前記第一の材料とにおける破壊じん性の差が１０（ＭＰａ・ｍ1/2）以下であることを特徴とする、請求項１記載のマイクロ構造体。
【請求項３】
前記基板が、シリコン、ガラス又はセラミックスであることを特徴とする、請求項１又は２に記載のマイクロ構造体。
【請求項４】
前記第一の材料が非金属材料であることを特徴とする、請求項１乃至３のいずれか一項に記載のマイクロ構造体。
【請求項５】
前記非金属材料が、セラミックス、酸化物又は樹脂材料であることを特徴とする、請求項４に記載のマイクロ構造体。
【請求項６】
前記第二の材料が金属材料であることを特徴とする、請求項１乃至５のいずれか一項に記載のマイクロ構造体。
【請求項７】
前記第二の材料が、ペースト状の金属材料であることを特徴とする、請求項１乃至６のいずれか一項に記載のマイクロ構造体。
【請求項８】
基板の表面側から所定の深さで有底穴を形成する工程と、
前記有底穴の底面部に第一の材料を充填する工程と、
前記有底穴の側壁部に第二の材料を充填する工程と、
前記基板の裏面側を研削する工程と、を有し、
前記基板の裏面側を研削する工程が、前記有底穴に充填された前記第二の材料が露出するまで前記基板の裏面側を研削する工程であり、
前記第一の材料の破壊じん性が、前記第二の材料の破壊じん性よりも小さく、
前記基板と前記第一の材料とにおける破壊じん性の差が、前記基板と前記第二の材料とにおける破壊じん性の差よりも小さいことを特徴とする、貫通電極付基板の製造方法。
【請求項９】
前記基板と前記第一の材料とにおける破壊じん性の差が１０（ＭＰａ・ｍ1/2）以下であることを特徴とする、請求項８に記載の貫通電極付基板の製造方法。
【請求項１０】
前記基板が、シリコン、ガラス又はセラミックスであることを特徴とする、請求項８又は９に記載の貫通電極付基板の製造方法。
【請求項１１】
前記第一の材料が非金属材料であることを特徴とする、請求項８乃至１０のいずれか一項に記載の貫通電極付基板の製造方法。
【請求項１２】
前記非金属材料が、セラミックス、酸化物又は樹脂材料であることを特徴とする、請求項８乃至１１のいずれか一項に記載の貫通電極付基板の製造方法。
【請求項１３】
前記第二の材料が金属材料であることを特徴とする、請求項８乃至１２のいずれか一項に記載の貫通電極付基板の製造方法。
【請求項１４】
前記第二の材料がめっき法により充填されることを特徴とする、請求項８乃至１３のいずれか一項に記載の貫通電極付基板の製造方法。
【請求項１５】
前記第二の材料が、ペースト状の金属材料であることを特徴とする、請求項８乃至１３のいずれか一項に記載の貫通電極付基板の製造方法
【請求項１６】
基板の表面側から所定の深さで有底穴を形成する工程と、
前記有底穴の側壁部に導体を充填する工程と、
前記基板の裏面側を研削する工程と、を有することを特徴とする、貫通電極付基板の製造方法。
【請求項１７】
前記導体が、銅、ニッケル、すず、金又は銀であることを特徴とする、請求項１６に記載の貫通電極付基板の製造方法。
【請求項１８】
前記基板が、シリコン、ガラス、セラミックスであることを特徴とする、請求項１６又は１７に記載の貫通電極付基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の表面に形成される素子・回路と基板の裏面に形成される回路等との間を電気的に接続する貫通電極を備えた貫通電極付基板の製造方法及びこの製造方法で用いられるマイクロ構造体に関する。
【背景技術】
【０００２】
ＬＳＩ等の集積回路をより高密度化にする方法として三次元実装がある。三次元実装とは、半導体基板の所定の位置に貫通電極を形成し、半導体基板の表面及び裏面の少なくともいずれかにおいて所定の層や部材を積層あるいは設置する方法である。ここで三次元実装を行う際に、半導体基板に設けられる集積回路の集積度を向上させるには、多数枚の層・部材の積層を実現しなければならない。この積層を実現させるためには、基板の薄板化及び平坦性の向上が求められている。
【０００３】
ところで、三次元実装を行う際に必要となる貫通電極は、半導体基板の表面と裏面とを貫通している細い電極がチップ同士を接続している構成である。この貫通電極を作製する方法として、例えば、ウエハ（半導体基板）の表面側から有底穴を形成し、この有底穴の内部に電極を形成した後、ウエハの裏面側を研削して電極の表面を露出させることで貫通電極を形成する方法がある。
【０００４】
この方法を採用する場合、ウエハ（半導体基板）の表面側から有底穴を開けた後、有底穴の内部には絶縁用の酸化膜とバリア層とが順次成膜され、その後めっき用電極となるシード層を形成した後、めっきにて有底穴の内部に銅を充填する。この後、ウエハを裏面側から研削し、ＣＭＰにてウエハを薄板化することで電極の表面を露出させる。そして電極面には半田等を付けてバンプを形成する。一方、研削後のウエハの裏面は保護膜を形成する。以上の工程を経て作製した貫通電極付基板を複数積層し、バンプを用いて各基板を電気接続することにより三次元実装が実現する。
【０００５】
特許文献１には、ウエハの裏面側を研削研磨する具体的な方法が記載されている。
【０００６】
しかし貫通電極は、シリコン基板等のウエハ内に銅等の導体が埋め込まれている構成である。またウエハの基材であるシリコン基板やウエハ内に埋め込まれている銅等の導体といったように、材料特性が異なる２種類以上の材料からなる複合材料を研削する際には、各材料における機械的性質や化学的性質が違うことから各材料における切削性も当然に異なる。その結果、研削砥石の偏摩耗が発生したり、材料による研磨速度の相違から加工形状に凹凸が発生したりする。
【０００７】
上述した研削に関する課題を解決する方法として、特許文献２にて提案された方法がある。具体的には、金属ボンド系の研削砥石を用いて研削を行っている最中にドレッシングも同時に行い、砥石の形状を修正しつつ、複合材料を所定の形状に加工する方法が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３１１３８５号公報
【特許文献２】特開平５−３１８３１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、貫通電極を形成するために、基板の表面からボッシュ法によるドライエッチングで有底穴を開けることになるが、有底穴を開ける際に底の断面形状（エッチング形状）が半球状となることがある。底部の断面形状が半球状である有底穴に銅を埋込み基板の裏面側より基板を薄板化することで電極を露出させる場合、有底穴の底部にある半球状の金属部材を除去する必要がある。基板の裏面側において貫通電極の直径が小さくなるからである。ここで貫通電極の直径が小さいと、抵抗値が大きくなり複数の基板を積層したときのばらつきや性能低下の原因となることがある。
【００１０】
また研削にて半球状の金属部材を除去するには、シリコンと銅とを同時に除去することとなる。このときに研削砥石のドレッシングを行っても、材料による研磨速度の違いにより研削面に凹凸が発生してしまう。凹凸が発生する一因として、各材料の破壊じん性値が大きく異なる（シリコン：０．８ＭＰａ・ｍ1/2、Ｃｕ等の金属材料：１００ＭＰａ・ｍ1/2）ことが挙げられる。複数の材料がそれぞれ有する材料の破壊じん性値が大きく異なると研削速度に明確な差が出る。ここで銅はシリコンに比べ破壊じん性値が大きいため、銅をシリコンと同時に加工するときにシリコンと比較して研削速度が低くなるので銅が残存し基板の裏面から突き出た状態となる。その結果、基板の平坦度の指標の一つであるＴｏｔａｌ  Ｔｈｉｃｋｎｅｓｓ  Ｖａｒｉａｔｉｏｎ（以下、ＴＴＶと略す。）が悪化することとなる。
【００１１】
また銅等の導体を露出する前に研削砥石による研削を終了しＣＭＰにて半球状の金属部材を除去しようとすると、ＣＭＰによる研磨量が増えＴＴＶの悪化やコストアップに繋がった。
【００１２】
本発明は、上述した課題を解決するためになされるものであり、その目的は、金属材料からなる貫通電極を有する基板を平坦性よく作製することを可能にするマイクロ構造体及びこのマイクロ構造体を用いた貫通電極付基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のマイクロ構造体は、基板と、
前記基板に複数設けられる有底穴と、
前記有底穴の底面部に充填される第一の材料と、
前記有底穴の側壁部に充填される第二の材料と、を有し、
前記第一の材料の破壊じん性が、前記第二の材料の破壊じん性よりも小さく、
前記基板と前記第一の材料とにおける破壊じん性の差が、前記基板と前記第二の材料とにおける破壊じん性の差よりも小さいことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、金属材料からなる貫通電極を有する基板を平坦性よく作製することを可能にするマイクロ構造体及びこのマイクロ構造体を用いた貫通電極付基板の製造方法を提供することができる。
【００１５】
即ち、本発明では、貫通電極付基板の前駆体であるマイクロ構造体を構成する有底穴の底面部に破壊じん性が小さい第一の材料（金属材料等の導体以外の材料）が充填されている。このため、本発明のマイクロ構造体は、基板の裏側を研削する際に、第一の材料が充填された部分を基板（の裏面側の部分）と共に研削で除去すればよい。これにより、基板の裏面側を研削する際に、破壊じん性が大きい第二の材料（金属材料等の導体）が充填されている部材を研削する必要がない。またこれにより破壊じん性の差に起因して基板の裏面側に発生し得る凹凸の発生を防止することができる。従って、本発明のマイクロ構造体は、貫通電極を有する基板を平坦性よく、かつ安価で作製することが可能である。また本発明のマイクロ構造体を用いて作製された貫通電極付基板は、多数枚積層したとしても高さばらつきが低減され、かつ精度良く積層が可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明のマイクロ構造体における実施形態の例を示す断面模式図である。
【図２】本発明の貫通電極付基板の製造方法における第一の実施形態を示す断面模式図である。
【図３】有底穴の形成工程にて形成された有底穴の形状を示す断面図である。
【図４】本発明の貫通電極付基板の製造方法における第二の実施形態を示す断面模式図である。
【図５】実施例１における貫通電極付基板の製造プロセスを示す断面図である。
【図６】加熱処理前後における絶縁膜（ＢＰＳＧ膜）の様子を示す断面模式図である。
【図７】実施例２における貫通電極付基板の製造プロセスを示す断面図である。
【図８】実施例３における貫通電極付基板の製造プロセスを示す断面図である。
【図９】実施例３における貫通電極付基板の製造プロセスを示す断面図である。
【図１０】実施例４においてめっきシードを形成した有底穴を示す断面模式図である。
【発明を実施するための形態】
【００１７】
本発明のマイクロ構造体は、基板と、この基板に複数設けられる有底穴と、当該有底穴の底面部に充填される第一の材料と、当該有底穴の側壁部に充填される第二の材料と、を有する。また本発明において、第一の材料の破壊じん性は、第二の材料の破壊じん性よりも小さく、基板と第一の材料とにおける破壊じん性の差は、基板と第二の材料とにおける破壊じん性の差よりも小さい。
【００１８】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００１９】
［マイクロ構造体］
図１は、本発明のマイクロ構造体における実施形態の例を示す断面模式図である。本発明のマイクロ構造体１は、基板１０と、基板１０内に設けられる有底穴１１と、有底穴１１の壁面に形成される絶縁膜１２と、有底穴１１の底面部に充填される第一の材料１３と、有底穴１１の側壁部に充填される第二の材料１４と、を有する。
【００２０】
図１のマイクロ構造体１において、有底穴１１は、基板１０の所定の領域に設けられる底部を有する開口である。本発明において、基板１０に設けられる有底穴１１は、通常、一枚の基板１０に対して複数設けられている。また有底穴１１の配置位置（又は配置領域）は、図１のマイクロ構造体１を加工することによって作製される貫通電極付基板を構成する貫通電極の配置位置（又は配置領域）に相当する。
【００２１】
図１のマイクロ構造体１において、有底穴１１の壁面（側壁面、底面）に設けられる絶縁膜１２は、基板１０と貫通電極を構成する第二の材料１４とが導通するのを防ぐ目的で設けられる。このため、基板１０が絶縁性の基板である場合には、絶縁膜１２は必ずしも設ける必要はない。つまり、基板１０として絶縁性の基板を用いる場合は、有底穴１１の側壁に直接接するように第二の材料１４を充填してもよい。尚、絶縁膜１２と第二の材料１４との密着性が不十分である場合は、絶縁膜１２と第二の材料１４との間に、第二の材料１４との密着性が良好な材料からなるシード層をさらに設けてもよい。尚、シード層の詳細については、後述する。
【００２２】
図１のマイクロ構造体１において、有底穴１１の底面部に充填される第一の材料１３は、第二の材料１４が有底穴１１の底面部に充填されないようにする目的で設けられている。本発明において、有底穴１１の底面部に充填される第一の材料１３は、基板１０が有する破壊じん性とほぼ同じ破壊じん性を有する材料であることが好ましい。基板１０と第一の材料１３との破壊じん性がほぼ同じであれば基板１０の裏面側、即ち、第二の材料１４が視認できない側の面からマイクロ構造体１を研削加工する際にその加工面が平坦になり易くなる。本発明において、有底穴１１の底面部に充填される第一の材料１３は、有底穴１１の壁面に設けられる絶縁膜１２の構成材料と同じ材料であってもよいし異なる材料であってもよい。また本発明においては、有底穴１１の側壁に充填される部材が第二の材料１４の充填方法によっては、必ずしも有底穴１１の底面部に第一の材料１３を充填させる必要がない場合がある。
【００２３】
図１のマイクロ構造体１において、有底穴１１の側壁部に充填される第二の材料１４は、金属材料等の導体である。尚、第二の材料１４の詳細に関しては、後述する。
【００２４】
［貫通電極付基板の製造方法］
以下、図面を適宜参照しながら、本発明の貫通電極付基板の製造方法について説明する。図２は、本発明の貫通電極付基板の製造方法における第一の実施形態を示す断面模式図である。
【００２５】
＜第一の実施形態＞
（１−１）基板（図２（ａ））
本実施形態に基づいて貫通電極付基板を製造する際には、貫通電極付基板の前駆体である本発明のマイクロ構造体を作製する必要がある。ここでマイクロ構造体を作製する際に用意する基板１０としては、シリコン、ガラス、セラミックス等が好適である。
【００２６】
（１−２）レジスト層の形成工程（図２（ｂ））
次に、基板１０上に、レジスト材料を塗布し、露光・現像を行って所望のパターン形状を有するレジスト層２０を形成する（図２（ｂ））。尚、レジスト層２０は、有底穴１１を設ける領域に開口２０ａを備えるパターン形状を有している。またレジスト層２０を形成する際に用いられるレジスト材料として、公知のレジスト材料を用いることができる。
【００２７】
（１−３）有底穴の形成工程（図２（ｃ））
次に、エッチング等により、基板１０を表面から加工して、表面から所望深さまで有底穴１１を形成する（図２（ｃ））。
【００２８】
基板１０の加工方法としては、ドライエッチング、サンドブラスト等が挙げられる。ここで基板１０として、シリコン製の基板を用いる場合には、ドライエッチングが好適に用いられる。また基板１０として、ガラス製やセラミックス製の基板を用いる場合には、サンドブラストが好適に用いられる。
【００２９】
ドライエッチングにより基板１０を加工する際には、エッチングに使用するガスとしては、フッ素系ガス（例えば、ＳＦ6ガス、ＣＦ4ガス等）、塩素系ガス（例えば、Ｃｌ2ガス、ＳｉＣｌ4ガス等）、臭素系ガス（ＨＢｒガス等）等が挙げられる。尚、エッチングに使用するガスとして、同種系統のガスを二種類以上混合してなる混合ガスを用いてもよい。例えば、フッ素系ガスとして列挙されたＳＦ6ガスとＣＦ4ガスとを混合したガスをエッチングガスとして用いてもよい。
【００３０】
またドライエッチングで用いる装置としては、ＩＣＰ−ＲＩＥ、マグネトロンＲＩＥ、ＥＣＲ、マイクロ波、ヘリコン波等の放電方式を用いたドライエッチング装置がある。
【００３１】
ところで、ドライエッチングやサンドブラストを用いて基板１０を加工する場合では、有底穴１１の深さが深くなると底の形状は半球形状になる。これはエッチングガスもしくはエッチング粒子の入射角の幅の差異に起因する。
【００３２】
図３は、本工程（有底穴の形成工程）にて形成された有底穴の形状を示す断面図である。図３に示される有底穴１１は、ドライエッチングを用いて基板１０を加工することで得られる底を有する開口であり、底面部１１ａと側壁部１１ｂとをそれぞれ有している。また図３に示される有底穴１１の底面部１１ａの断面形状は、半球状形状である。
【００３３】
（１−４）絶縁膜の形成工程（図２（ｄ））
次に、基板１０上に設けられていたレジスト層２０を除去した後、有底穴１１の側壁及び底面に絶縁膜１２を成膜する。
【００３４】
絶縁膜１２の成膜方法として、ＣＶＤ、スパッタ等の方法が挙げられる。尚、絶縁膜１２は、基板１０が導電性を有する場合に、後の工程で有底穴１１に充填する導体と基板とが短絡するのを防ぐために設けられる。基板１０として、シリコン基板を用いた場合では、シリコンが導電性材料であるため絶縁膜１２の形成が必須である。
【００３５】
ただし基板１０として絶縁性の基板を使用した場合では、有底穴１１の側壁及び底面に絶縁膜１２を成膜する必要がない（後の工程で有底穴１１に充填する導体と基板とが短絡する可能性がないため）ので、本工程（絶縁膜の形成工程）を省略することはできる。
【００３６】
（１−５）第一の材料の充填工程（図２（ｅ））
次に、第一の材料１３を、有底穴１１の底面部１１ａに充填する（図２（ｅ））。第一の材料１３は、印刷法、ディスペンサー、インクジェット等を用いて充填する。有底穴１１の底面部１１ａに充填する第一の材料１３としては、破壊じん性が基板１０と近い材料が挙げられる。尚、第一の材料１３の詳細については、後述する。
【００３７】
（１−６）第二の材料の充填工程（図２（ｆ））
次に、第二の材料１４を、有底穴１１の側壁部１１ｂに充填する（図２（ｆ））。第二の材料１４は、ペースト状にした金属材料（導電性ペースト）の充填埋込み、化学めっき法、電気めっき法等を用いて充填する。これによりマイクロ構造体が得られる。有底穴１１の側壁部１１ｂに充填する第二の材料１４としては、金属材料等の導体が挙げられる。尚、基板１０の表面側に第二の材料１４が付着している場合は、次の工程（研削工程）を行う前に、基板１０の表面側に付着した第二の材料を除去しておくのが好ましい。基板１０の表面側に第二の材料１４以外の材料（絶縁層１２等の構成材料）が付着している場合も同様である。また第二の材料１４となる導体の詳細については、後述する。
【００３８】
（１−７）研削工程（図２（ｇ））
次に、基板１０の裏面側、即ち、前工程（第二の材料の充填工程）を行った段階で基板１０が有する二つの面のうち第二の材料１４が視認できない方の面から研削を行う。本工程（研削工程）では、基板１０の一部、具体的には、基板１０の裏面側部分が除去される。また有底穴１１の底面部１１ａに設けられている絶縁層１２及び第一の材料１３も同時に除去される。尚、本工程（研削工程）は、基板１０の裏面側から第二の材料１４が視認できるようになった時点で終了する（図２（ｇ））。
【００３９】
ところで、基板１０の裏面側は、研削を終了した時点で研削によるダメージ（傷等）が生じていることがある。このダメージが生じていた場合、このダメージを除去するために、化学機械的研磨（ＣＭＰ）を用いて基板１０の裏面を基板１０の裏面側にて表出する第二の材料１４と同時に研磨して上記ダメージを除去する工程（鏡面化工程）を追加して行う。
【００４０】
以上の工程により、第二の材料１４からなる貫通電極を有する貫通電極付基板が得られる。
【００４１】
（１−８）構成材料の破壊じん性について
次に、基板１０、第一の材料１３及び第二の材料１４についてそれぞれ要求される構成材料の破壊じん性の観点から説明する。
【００４２】
基板１０として想定される材料として、シリコン、ガラス、セラミックス等が挙げられるが、シリコン及びガラスの破壊じん性は、約０．８（ＭＰａ・ｍ1/2）であり、セラミックスでは２〜１０（ＭＰａ・ｍ1/2）である。
【００４３】
第一の材料１３としては、研削工程にて基板１０（の裏面側部分）と同時に研削されることを考慮して、破壊じん性が基板１０と近い材料、好ましくは、破壊じん性が基板１０とほぼ同じ材料を選択する必要がある。破壊じん性が基板１０と近い材料を選択することで、ＴＴＶを小さく抑えることができるからである。具体的には、窒化シリコン（４ＭＰａ・ｍ1/2）等の窒化物、酸化シリコン、酸化マグネシウム等の酸化物（約０．５〜５ＭＰａ・ｍ1/2）、エポキシ、ポリスチレン、アクリル等樹脂材料（約０．５〜８ＭＰａ・ｍ1/2）、炭化シリコン、窒化シリコン、アルミナ等のセラミックス（２〜１０ＭＰａ・ｍ1/2）等が挙げられる。
【００４４】
第二の材料１４は、貫通電極付基板を作製する際に、基板１０が有する貫通電極として機能する。このため、第二の材料１４として、導体が挙げられ、好ましくは、金属材料である。第二の材料１４として使用され得る金属材料として、銅、ニッケル、すず、金、銀等が挙げられる。尚、上述した金属材料の破壊じん性は、およそ５０〜２００である。このため、金属材料は、基板１０と比較して破壊じん性が明らかに大きいといえる。
【００４５】
ここで、有底穴１１の側壁部１１ｂだけでなく底面部１１ａに至るまでＣｕを充填した場合について、特に、基板１０の裏面側から基板１０を加工したときの問題点について、実験結果を基に説明する。
【００４６】
シリコン基板（基板１０）として、６インチ単結晶Ｓｉウエハ（Ｐ型シリコン基板、比抵抗：０．１Ω・ｃｍ〜０．２Ω・ｃｍ、厚さ：６２５μｍ）を用意し、このシリコン基板に有底穴１１（口径：５０μｍΦ、深さ：１６０μｍ）を形成した。このとき有底穴１１の断面形状は、図３に示されるように底面部１１ａが断面略半球形状であり、側壁近傍の深さは中央部と比較して約５μｍ浅かった。この有底穴１１にＣｕを充填した後、基板１０の裏面から４７５μｍシリコン基板を研削し、次いでシリコン基板及びシリコン基板の裏面側から表出したＣｕについてＣＭＰを５μｍ以上行った。その結果、シリコン基板、特に、シリコン基板の裏面の平坦性は不良であった。また研削の範囲をシリコン基板の裏面側から４８０μｍ以上とした（その後行うＣＭＰの範囲は、５μｍ以上）場合には、平坦性はさらに悪化して数μｍのＴＴＶが観察された。
【００４７】
以上の説明からすると、基板１０の裏面から研削する際に基板１０の裏面側に凹凸が発生することがある。この凹凸は、基板１０と基板１０内に充填されている材料（第二の材料１４）との研削速度の差が大きいことによって発生するものと考えられる。またこの研削速度の差は、研削工程（又は研削工程後に行われるＣＭＰ）によって加工される材料の破壊じん性の違いに原因があると考えられる。このため本発明において、基板１０の裏面側から研削する際に基板１０の裏面側に発生し得る凹凸を低減するためには、基板１０、第一の材料１３及び第二の材料１４には、下記（ｉ）及び（ｉｉ）に示す関係が必要である。
（ｉ）有底穴１１の底面部１１ａに充填される第一の材料１３の破壊じん性が、側壁部１１ｂに充填される第二の材料１４の破壊じん性よりも小さいこと
（ｉｉ）基板１０と第一の材料１３との破壊じん性の差が、基板１０と第二の材料１４との破壊じん性の差よりも小さいこと
【００４８】
（ｉ）及び（ｉｉ）に示す関係を満たすことで、基板１０と有底穴１１の底面部１１ａに充填されている第一の材料１３との研削速度の差は、有底穴１１の底面部１１ａにＣｕ等の金属材料を充填するときと比べて小さくなる。このため、基板１０の破壊じん性に基づいて基板１０の裏面側を研削する際に、有底穴１１の底面部１１ａに充填される第一の材料１３も基板１０と同時に除去される。従って、基板１０の裏面側に発生し得る凹凸は緩和される。基板１０と第一の材料１３との破壊じん性の差は、好ましくは、１０ＭＰａ・ｍ1/2以下である。また第一の材料１３として、好ましくは、非金属材料である。
【００４９】
尚、基板１０の研削においては、切削砥石の目づまり等により、基板１０の裏面側を平滑に研削することができない場合があり、その結果、製造される貫通電極付基板の性能が低下することがある。本発明においては、切削砥石の目づまり等をも考慮した上で、第一の材料１３を適宜選択することが望ましい。
【００５０】
また第一の材料１３を充填した後にさらにレベリングにより充填されている第一の材料１３の表面を平坦化した後に、第一の材料１３の上に第二の材料１４を充填してもよい。これにより、有底穴１１の底面部１１ａに充填されている第一の材料１３の深さばらつきが緩和されるため、研削後の基板１０の裏面の平坦度はより向上する。
【００５１】
以上により、研削工程において除去が必要な有底穴１１の底面部１１ａに、基板１０との破壊じん性の差が小さい材料、具体的には、基板１０との破壊じん性の差が１０ＭＰａ・ｍ1/2以下の材料を第一の材料１３として充填させる。こうすれば基板１０と第一の材料１３との間における研削速度の差がさほどないので、研削工程において基板１０の裏面側を研削して基板１０を薄板化する際に、平坦性を維持しながら薄板化することができる。
【００５２】
よって、本実施形態の製造方法にて製造された貫通電極付基板は、平坦性が高く、複数枚積層したとしても高さばらつきが小さくなる。
【００５３】
＜第二の実施形態＞
図４は、本発明の貫通電極付基板の製造方法における第二の実施形態を示す断面模式図である。以下、本実施形態の具体的な内容について、第一の実施形態との相違点を中心に説明する。
【００５４】
（２−１）基板（図４（ａ））
本実施形態においても第一の実施形態と同様にマイクロ構造体を作製する必要があるが、このマイクロ構造体を作製する際に用意する基板１０としては、シリコン、ガラス、セラミックス等が好適である。以下、具体例としてシリコン基板を用いた場合について説明していくが、本発明はこれに限定されるものではない。
【００５５】
（２−２）レジスト層の形成工程（図４（ｂ））
次に、基板１０上に、レジスト材料を塗布し、露光・現像を行って所望のパターン形状を有するマスクパターン２０を形成する（図４（ｂ））。尚、マスクパターン２０は、有底穴１１を設ける領域に開口を備えるパターン形状を有している。
【００５６】
（２−３）有底穴の形成工程（図４（ｃ））
次に、エッチング等により、基板１０を表面から加工して、表面から所望深さまで有底穴１１を形成する（図４（ｃ））。尚、有底穴１１の形成方法としては、第一の実施形態と同様の方法を用いることができる。
【００５７】
（２−４）絶縁膜の形成工程（図４（ｄ））
次に、基板１０上に設けられていたレジスト層２０を除去した後、有底穴１１の側壁及び底面に絶縁膜１２を成膜する（図４（ｄ））。
【００５８】
絶縁膜１２の成膜方法としては、第一の実施形態と同様の方法を用いることができる。尚、絶縁膜１２は、基板１０が導電性を有する場合に、後の工程で有底穴１１に充填する導体と基板とが短絡するのを防ぐために設けられる。基板１０として、シリコン基板を用いた場合では、シリコンが導電性材料であるため絶縁膜１２の形成が必須である。
【００５９】
ただし基板１０として絶縁性の基板を使用した場合では、有底穴１１の側壁及び底面に絶縁膜１２を成膜する必要がない（後の工程で有底穴１１に充填する導体と基板とが短絡する可能性がないため）ので、本工程（絶縁膜の形成工程）を省略することはできる。
【００６０】
（２−５）めっきシードの形成工程（図４（ｅ））
次に、有底穴１１の底面部以外の領域（基板１０の表面、有底穴１１の側壁部１１ｂ）にめっきシード２１を形成する（図４（ｅ））。めっきシード２１の構成材料としては、
次の工程で、有底穴１１の側壁部１１ｂに充填される第二の材料１４と密着性がよく電気抵抗が低い材料が選択される。例えば、ＴａＮ等の遷移金属の窒化物が挙げられる。また電気抵抗を下げる為にＴａＮ等の遷移金属の窒化物からなる膜と銅等の金属材料からなる膜とを積層してなる積層体も、めっきシード２１として好適に使用することができる。めっきシード２１の形成方法としては、斜方スパッタ、斜方蒸着等を用いることができる。尚、めっきシード２１を形成する際には、有底穴１１の側壁部１１ｂに成膜され、かつ有底穴１１の底面部１１ａに成膜されないように選択的に成膜する。
【００６１】
（２−６）第二の材料の充填工程（図２（ｆ））
次に、第二の材料１４を、有底穴１１の側壁部１１ｂに充填する（図２（ｆ））。第二の材料１４は、化学めっき、電気めっき等のめっき法を用いて充填する。これによりマイクロ構造体が得られる。有底穴１１の側壁部１１ｂに充填する第二の材料１４としては、Ｃｕ、Ａｕ、Ａｇ，Ｎｉ、Ｓｎ等の導体が挙げられる。めっき法は、めっき液に浸漬された部分においてめっき液に含まれる金属成分を成膜することができる。このため本実施形態においては、有底穴１１の側壁部１１ｂをめっき液に浸漬させつつ底面部１１ａにはめっき液を浸漬させないようにすれば、有底穴１１の側壁部１１ｂに選択的に第二の材料１４を充填させることができる。
【００６２】
（２−７）研削工程（図２（ｇ））
次に、基板１０の裏面側、即ち、前工程（第二の材料の充填工程）を行った段階で基板１０が有する二つの面のうち第二の材料１４が視認できない方の面から研削を行う。本工程（研削工程）では、基板１０の一部、具体的には、基板１０の裏面側部分が除去される。本工程（研削工程）は、研削工程で使用される研削刃は第二の材料１４に当たる直前の時点で終了する（図２（ｇ））。ここで基板１０の裏面側部分が研削される際に、有底穴１１の底面部１１ａは空洞となっているので、有底穴１１の底面部１１ａの状態を考慮することなく本工程を行うことができる。
【００６３】
尚、基板１０の表面側に存在し得る不要な第二の材料１４及びめっきシード２１は、本工程を行う前あるいは後において除去しておくのが好ましい。
【００６４】
一方、本工程を行った後、研削時にて生じた基板１０の裏面に生じたダメージを除去するために、さらに化学機械的研磨（ＣＭＰ）を行う。この化学機械的研磨によって基板１０を構成するシリコンの一部と銅（第二の材料１４）の一部を同時に除去して基板１０の裏面を鏡面化することができる。尚、化学機械研磨は、化学反応を制御することにより、導体である第二の材料１４と基板１０との研磨速度をほぼ等価に制御することができる。
【００６５】
以上に説明した方法により製造された本実施形態の貫通電極付基板は、平坦性が高く、複数枚積層したとしても高さばらつきが小さくなる。
【実施例】
【００６６】
［実施例１］
図５は、本実施例（実施例１）における貫通電極付基板の製造プロセスを示す断面図である。以下、図５を適宜参照しながら本実施例について説明する。
【００６７】
（１）基板（図５（ａ））
基板１０（図５（ａ））として、シリコン基板を用意した。尚、このシリコン基板は、直径６インチ、比抵抗０．１Ω・ｃｍ〜０．２Ω・ｃｍ、厚さ６２５μｍのＰ型の単結晶Ｓｉウエハである。
【００６８】
（２）レジスト層の形成工程（図５（ｂ））
次に、基板１０上に、レジスト（ＡＺ１５００）を塗布し、露光・現像を行うことで、Φ５０μｍの開口２０ａを有するレジスト層２０を形成した（図５（ｂ））。
【００６９】
（３）有底穴の形成工程（図５（ｃ））
次に、ＩＣＰ−ＲＩＥ法を用いて、基板１０の表面側のうち開口２０ａを介して露出している領域について基板１０を部分的に除去して、Φ５０μｍの有底穴１１を形成した（図５（ｃ））。このとき基板１０の加工においてＣｌ2／Ｏ2系のガスを使用し、有底穴１１の深さは１６０μｍであった。尚、有底穴１１の側壁の近傍には、エッチングイオンが見込角の違いにより届きにくく、エッチング速度が遅くなる。このため、形成された有底穴１１は、図３に示されるように、底面部１１ａが、中央部よりも周縁部の深さが浅くなる半球状の形状となった。尚、図３に示される有底穴１１の底面部１１ａの形態（半球状）は、有底穴１１の深さや、有底穴１１の口径によっても変化するが、周縁部と中央部との深さの差は、有底穴１１の深さが深いほど、あるいは有底穴１１の口径が小さいほど顕著になる。本実施例にて形成された有底穴１１（Φ：５０μｍ、深さ：１６０μｍ）の場合、有底穴１１の周縁部と中央部との深さの差は約５μｍであった。
【００７０】
次に、剥離液を用いてレジスト層２０を除去した。
【００７１】
（４）絶縁膜の形成工程（図５（ｄ））
次に、ＰＥ−ＣＶＤにより、ＢＰＳＧ膜を成膜した。このときＢＰＳＧ膜の膜厚は５μｍであった。尚、ＢＰＳＧ膜は、絶縁膜１２として機能する。尚、ＢＰＳＧ膜は、図６（ａ）に示されるように、有底穴１１の側壁及び底面に成膜されていた。
【００７２】
次に、基板１０を９００℃で加熱処理した（レベリング）。この加熱処理によって、材料自体の粘度が低下するので、ＢＰＳＧ膜（絶縁膜１２）の一部が流動して有底穴１１の底面部１１ａに充填された。これにより、加熱処理前では、図６（ａ）に示されるように平坦ではなかったＢＰＳＧ膜は、有底穴１１の底面部１１ａを充填し、膜の表面が平坦化された（図５（ｄ）、図６（ｂ））。つまり、この熱処理によって、前工程（有底穴の形成工程）においてＢＰＳＧ膜を成膜した際に生じた有底穴１１の周縁部と中央部との深さの差（深さばらつき）は改善されていた。
【００７３】
尚、本実施例においては、ガラス転移点の低い絶縁性材料で絶縁層１２を形成すれば、より低温で有底穴１１の底面部１１ａを充填するＢＰＳＧ膜の面を平坦化することができる。例えば、ＡｓＳＧ（Ａｒｓｅｎｏｓｉｌｉｃａｔｅ―Ｇｌａｓｓ）膜やＡｓＰＳＧ（Ａｒｓｅｎｏ−Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ―Ｇｌａｓｓ）膜が挙げられる。
【００７４】
（５）第二の材料の充填工程（図５（ｅ）〜（ｆ））
次に、スパッタ法により、基板１０の表面にＴａＮとＣｕとを順次成膜して、ＴａＮ膜及びＣｕ膜を形成した。このときＴａＮ膜は１０ｎｍであり、Ｃｕ膜は１００ｎｍであった。尚、ＴａＮ膜とＣｕ膜とからなる積層膜は、本工程（第二の材料の充填工程）において金属導体からなる第二の材料１４を充填する際に使用されるめっきシード２１として機能する（図５（ｅ））。
【００７５】
次に、電気めっきにて有底穴１１にＣｕ（第二の材料１４）を充填した（図５（ｆ））。このときめっき液内に含まれる硫酸銅、硫酸及び塩素の含有量は、それぞれ２００ｇ／Ｌ、５０ｇ／Ｌ、５０ｍｇ／Ｌであり、電流密度は２ＡＳＤとし、めっき処理に要した時間を９０分とした。
【００７６】
次に、基板１０の表面側を加工処理して、基板１０の表面側に存在する第二の材料（Ｃｕ膜）、めっきシード２１及び絶縁膜１２（ＢＰＳＧ膜）を除去した。
【００７７】
（６）研削工程（図５（ｇ））
次に、基板１０の裏面側を研削して、基板１０（シリコン基板）の裏面側部分を４７５μｍ除去して基板１０の裏面側から第二の材料１４を露出させた。尚、この研削の際に、基板１０（シリコン基板）と共に、有底穴１１の底面部１１ａに充填されている絶縁層１２も除去された。また研削の際に研削速度の違いは発生せず平坦に薄板化することができた。
【００７８】
次に、ＣＭＰを行い、基板１０（シリコン基板）の裏面側と第二の材料１４（Ｃｕ）とを同時に３μｍ研磨して鏡面化を行った（図５（ｇ））。これにより、基板１０の研削の際に、基板１０の裏面に生じた傷（破砕層）は、除去された。尚、ＣＭＰ（化学機械研磨）による鏡面化を行う際には、化学反応を制御することにより、第二の材料１４（Ｃｕ）と基板１０（シリコン基板）との研磨速度をほぼ等価に制御することができる。
【００７９】
最後に、基板１０の裏面側に絶縁膜を形成する（不図示）ことにより、ＴＴＶが１．５μｍ以下であって銅導体の貫通電極を有する基板１０（シリコン基板）を作製することができた。
【００８０】
（７）マイクロ構造体の構成材料の破壊じん性について
ところで、本実施例にて使用し、マイクロ構造体を構成する材料の破壊じん性は、下記表１に示される通りである。
【００８１】
【表１】
2014072502.tif 000003
【００８２】
上記表１より、シリコン基板（基板１０）とＢＰＳＧ（第一の材料１３）との破壊じん性の差は２．２（ＭＰａ・ｍ1/2）であり、これは、シリコン基板（基板１０）とＣｕ（第二の材料１４）との破壊じん性の差（９７ＭＰａ・ｍ1/2）よりも小さい。また基板１０と第一の材料１３との破壊じん性の差が１０（ＭＰａ・ｍ1/2）以下となった。以上より、基板１０の裏面側に凹凸が生じることなく基板１０を薄くすることができた。
【００８３】
以上により、本実施例にて作製された形成した貫通電極基板は、貫通電極を有するシリコンインターポーザとして使用できる。
【００８４】
［実施例２］
図７は、本実施例（実施例２）における貫通電極付基板の製造プロセスを示す断面図である。以下、図７を適宜参照しながら本実施例について説明する。
【００８５】
（１）基板（図７（ａ））
基板１０（図７（ａ））として、回路が含まれるシリコン基板を用意した。尚、このシリコン基板は、直径６インチ、厚さ６２５μｍの単結晶Ｓｉウエハである。
【００８６】
（２）有底穴の形成工程（図７（ｂ））
次に、実施例１と同様の方法により、基板１０の所定の部位を部分的に除去して、Φ１００μｍの有底穴１１を形成した（図７（ｂ））。このとき有底穴１１の深さは１６０μｍであった。尚、形成された有底穴１１は、図３に示されるように、底面部１１ａが、周縁部が中央部より深さが浅くなる半球状の形状となった。また本実施例にて形成された有底穴１１（Φ：１００μｍ、深さ：１６０μｍ）の場合、有底穴１１の周縁部と中央部との深さの差は約９μｍであった。
【００８７】
（３）絶縁膜の形成工程（図７（ｃ））
次に、ＰＥ−ＣＶＤにより、ＢＰＳＧ膜を成膜した。このときＢＰＳＧ膜の膜厚は１μｍであった。尚、ＢＰＳＧ膜は、絶縁膜１２として機能する（図７（ｃ））。
【００８８】
（４）第一の材料の充填工程（図７（ｄ））
次に、ディスペンサーを用いて、有底穴１１の内部に、第一の材料１３であるエポキシ樹脂系のレジスト（商品名：ＳＵ−８）を滴下した。ここで使用したレジスト（ＳＵ―８）は粘度が低いため、滴下後にレベリング作用が発生し表面が平坦化した（図７（ｄ））。尚、絶縁膜１２を形成した後、有低穴１１の側壁面についてフッ素系撥液材等で撥液処理を行うと、さらにレベリング性を増加させることが可能である。次に、１５０℃で１０分間ベークしてこのレジストを硬化させた。これにより、有底穴１１の底面部１１ａに第一の材料１３（エポキシ樹脂系のレジスト）を充填させた。
【００８９】
（５）第二の材料の充填工程（図７（ｅ）〜（ｆ））
次に、実施例１と同様の方法により、めっきシード２１を形成した（図５（ｅ））。次に、実施例１と同様の方法により、有底穴１１にＣｕ（第二の材料１４）を充填した（図７（ｆ））。
【００９０】
次に、基板１０の表面側を加工処理して、基板１０の表面側に存在する第二の材料（Ｃｕ膜）、めっきシード２１及び絶縁膜１２（ＢＰＳＧ膜）を除去した。
【００９１】
（６）研削工程（図７（ｇ））
次に、基板１０の裏面側を研削して、基板１０（シリコン基板）の裏面側部分を４７５μｍ除去して基板１０の裏面側から第二の材料１４を露出させた。尚、この研削の際に、基板１０（シリコン基板）と共に、有底穴１１の底面部１１ａに充填されている第一の材料１３も除去された。また研削の際に研削速度の違いは発生せず平坦に薄板化することができた。
【００９２】
次に、ＣＭＰを行い、基板１０（シリコン基板）の裏面側と第二の材料１４（Ｃｕ膜）とを同時に３μｍ研磨して鏡面化を行った（図７（ｇ））。これにより、基板１０の研削の際に、基板１０の裏面に生じた傷（破砕層）は、除去された。尚、ＣＭＰ（化学機械研磨）による鏡面化を行う際には、化学反応を制御することにより、第二の材料１４（Ｃｕ膜）と基板１０（シリコン基板）との研磨速度をほぼ等価に制御することができる。
【００９３】
最後に、基板１０の裏面側に絶縁膜を形成する（不図示）ことにより、ＴＴＶが１．５μｍ以下であって銅導体の貫通電極を有する基板１０（シリコン基板）を作製することができた。
【００９４】
（７）マイクロ構造体の構成材料の破壊じん性について
ところで、本実施例にて使用し、マイクロ構造体を構成する材料の破壊じん性は、下記表２に示される通りである。
【００９５】
【表２】
2014072502.tif 000004
【００９６】
上記表１より、シリコン基板（基板１０）とＢＰＳＧ（第一の材料１３）との破壊じん性の差は０．２（ＭＰａ・ｍ1/2）であり、これは、シリコン基板（基板１０）とＣｕ（第二の材料１４）との破壊じん性の差（９９ＭＰａ・ｍ1/2）よりも小さい。
【００９７】
また基板１０と第一の材料１３との破壊じん性の差が１０（ＭＰａ・ｍ1/2）以下となった。以上より、基板１０の裏面側に凹凸が生じることなく基板１０を薄くすることができた。
【００９８】
［比較例１］
実施例２において、第一の材料の充填工程を省略したことを除いては、実施例２と同様の方法により貫通電極を有する基板１０を作製した。
【００９９】
本比較例では、研削工程後の基板１０の裏面側において平均５μｍの凹凸が現れた。これは、研削工程において、破壊じん性の差が大きい二つの材料、即ち、シリコン基板（基板１０、破壊じん性：０．８ＭＰａ・ｍ1/2）と、Ｃｕ（第二の材料１４、破壊じん性：１００ＭＰａ・ｍ1/2）を同時に研削したからである。つまり、本比較例では、研削工程では、シリコン基板とＣｕとを同時に研削することになるが、破壊じん性が高いＣｕの研削速度が遅くなるため、基板１０の表面には凸形状のＣｕが現れた。尚、研削工程において生じた凹凸については、その後のＣＭＰでの鏡面化を行っても平坦化することはできなかった。
【０１００】
［実施例３］
図８は、本実施例（実施例３）における貫通電極付基板の製造プロセスを示す断面図である。以下、図８を適宜参照しながら本実施例について説明する。
【０１０１】
（１）基板
基板１０として、ガラス基板を用意した。尚、このガラス基板は、直径４インチ、厚さ３００μｍのソーダガラス製基板である。
【０１０２】
（２）保護フィルムの貼り付け工程
次に、基板１０上に、ドライフェルムを貼り付けた後、露光現像を行い、Φ１００μｍの開口を有するマスクパターンを形成した（不図示）。
【０１０３】
（３）有底穴の形成工程（図８（ａ））
次に、サンドブラストを用いて、基板１０の表面のうちマスクパターンが有する開口を介して露出している領域について基板１０を部分的に除去して、Φ１００μｍ、深さ１５０μｍの有底穴１１を形成した（図８（ａ））。このとき形成された有底穴１１は、図３に示されるように、底面部１１ａが、周縁部が中央部より深さが浅くなる半球状の形状となった。
【０１０４】
次に、ドライフィルムを除去した。
【０１０５】
（４）第一の材料の充填工程（図８（ｂ）〜（ｃ））
次に、スクリーン印刷により、有底穴１１の内部に、第一の材料１３であるアクリル樹脂と溶剤とからなる樹脂ペースト１３ａを滴下した（図８（ｂ））。尚、本工程におけるスクリーン印刷の条件は、以下の通りである。
第一の材料を溶解するために使用した溶剤：ジエチレングリコールモノエチルエーテルアセテート、イソボルニルシクロヘキサノール
スキージ速度：２０ｍｍ／ｓｅｃ
クリアランス：５ｍｍ
押し込み量：４ｍｍ
印圧：５Ｋｇ
【０１０６】
次に、１５０℃で１５分間熱処理を行い、溶剤を揮発させると共に、ペーストの平坦化を行った。ところで、樹脂ペースト１３ａに含有しているイソボルニルシクロヘキサノールは、テルペン系の有機溶媒で常温では非常に高粘度（常温で１０００Ｐａ・ｓ）であるが、温度の上昇とともに急激に粘度が減少する。具体的には、１００℃以上になると０．１Ｐａ・ｓ以下の極めて低い粘度になる。このため、樹脂ペースト１３ａは、上記熱処理工程において粘度が大きく減少し、さらに体積も減少した。その結果、乾燥した樹脂ペースト１３ａは、有底穴１１の底面部１１ａを充填すると共に、その表面はレベリング作用により平坦化した（図８（ｃ））。尚、樹脂ペースト１３ａを充填する前に有底穴１１の側壁面にフッ素系撥液材等で撥液処理を行ってもよい。この撥液処理を行うことにより、さらに第一の材料１３の表面のレベリング性を増加させることが可能である。
【０１０７】
（５）第二の材料の充填工程（図８（ｄ））
次に、スクリーン印刷により、平坦化した第一の材料１３の上に、金属材料（第二の材料１４）であるＡｇペーストを埋め込んだ。次に、Ａｇペーストを乾燥硬化することにより、有底穴１１の側壁に１１ｂに第二の材料１４（Ａｇ）を充填させた（図８（ｄ））。
【０１０８】
次に、基板１０の表面側を加工処理して、基板１０の表面側に存在する第二の材料（Ｃｕ膜）、めっきシード２１及び絶縁膜１２（ＢＰＳＧ膜）を除去した。
【０１０９】
（６）研削工程（図８（ｅ））
次に、実施例２と同様の方法で基板１０の裏面側を研削して、基板１０の裏面側から第二の材料１４を露出させた。尚、この研削の際に、基板１０（ソーダガラス製基板）と共に、有底穴１１の底面部１１ａに充填されている第一の材料１３も除去された。また研削の際に研削速度の違いは発生せず平坦に薄板化することができた。
【０１１０】
次に、実施例２と同様の方法でＣＭＰを行い、基板１０（ソーダガラス製基板）の鏡面化を行った（図８（ｅ））。尚、ＣＭＰ（化学機械研磨）による鏡面化を行う際には、化学反応を制御することにより、第二の材料１４（Ａｇ）と基板１０（ソーダガラス製基板）との研磨速度をほぼ等価に制御することができる。
【０１１１】
（７）マイクロ構造体の構成材料の破壊じん性について
ところで、本実施例にて使用し、マイクロ構造体を構成する材料の破壊じん性は、下記表３に示される通りである。
【０１１２】
【表３】
2014072502.tif 000005
【０１１３】
上記表１より、ソーダガラス製基板（基板１０）とアクリル樹脂（第一の材料１３）との破壊じん性の差は１．３（ＭＰａ・ｍ1/2）である。これは、ソーダガラス製基板基板（基板１０）とＡｇ（第二の材料１４）との破壊じん性の差（９８ＭＰａ・ｍ1/2）よりも小さい。
【０１１４】
また基板１０と第一の材料１３との破壊じん性の差が１０（ＭＰａ・ｍ1/2）以下となった。以上より、基板１０の裏面側に凹凸が生じることなく（ＴＴＶ＝１．５μｍ以下）基板１０を薄くすることができた。
【０１１５】
以上より、本実施例に基づいて作製された貫通電極付基板は高さばらつきが低減されているので、複数枚積層した場合においても精度良く積層することができ高精度の三次元実装が可能となる。
【０１１６】
［実施例４］
図９は、本実施例（実施例４）における貫通電極付基板の製造プロセスを示す断面図である。以下、図９を適宜参照しながら本実施例について説明する。
【０１１７】
（１）基板（図９（ａ））
基板１０（図９（ａ））として、シリコン基板を用意した。尚、このシリコン基板は、直径６インチ、比抵抗０．１Ω・ｃｍ〜０．２Ω・ｃｍ、厚さ６２５μｍのＰ型の単結晶Ｓｉウエハである。
【０１１８】
（２）レジスト層の形成工程（図９（ｂ））
次に、基板１０上に、レジスト（ＡＺ１５００）を塗布し、露光現像を行うことで、Φ５０μｍの開口２０ａを有するレジスト層２０を形成した（図９（ｂ））。
【０１１９】
（３）有底穴の形成工程（図９（ｃ））
次に、ＩＣＰ−ＲＩＥ法を用いて、基板１０の表面のうち開口２０ａを介して露出している領域について基板１０を部分的に除去して、Φ５０μｍの有底穴１１を形成した（図９（ｃ））。このとき基板１０の加工においてＣｌ2／Ｏ2系のガスを使用し、有底穴１１の深さは１６０μｍであった。尚、有底穴１１の側壁の近傍には、エッチングイオンが見込角の違いにより届きにくく、エッチング速度が遅くなる。このため、形成された有底穴１１は、図３に示されるように、底面部１１ａが、周縁部が中央部より深さが浅くなる半球状の形状となった。尚、図３に示される有底穴１１の底面部１１ａの形態（半球状）は、有底穴１１の深さや、有底穴１１の口径によっても変化するが、周縁部と中央部との深さの差は、有底穴１１の深さが深いほど、あるいは有底穴１１の口径が小さいほど顕著になる。本実施例にて形成された有底穴１１（Φ：５０μｍ、深さ：１６０μｍ）の場合、有底穴１１の周縁部と中央部との深さの差は約５μｍであった。
【０１２０】
次に、剥離液を用いてレジスト層２０を除去した。
【０１２１】
（４）絶縁膜の形成工程（図９（ｄ））
次に、ＰＥ−ＣＶＤにより、ＢＰＳＧ膜を成膜した。このときＢＰＳＧ膜の膜厚は１μｍであった。尚、ＢＰＳＧ膜は、絶縁膜１２として機能する。
【０１２２】
（５）めっきシードの形成工程（図９（ｅ））
次に、斜方蒸着により、基板１０の表面にＴａＮとＣｕとを順次成膜して、ＴａＮ膜及びＣｕ膜を形成した。このときＴａＮ膜は１０ｎｍであり、Ｃｕ膜は１００ｎｍであった。尚、ＴａＮ膜とＣｕ膜とからなる積層膜は、本工程（第二の材料の充填工程）において金属導体からなる第二の材料１４を充填する際に使用されるめっきシード２１として機能する（図４（ｅ））。ところで、斜方蒸着とは、有底穴１１の鉛直方向より斜方に蒸着粒子が入射するように基板１０を傾斜させた状態で蒸着を行う方法である。この方法を用いれば、めっきシード２１を構成する材料が、有底穴１１の側壁部１１ｂにのみ成膜されるように（有底穴１１の底面部１１ａに付かないように）成膜することができる。具体的には、蒸着粒子の入射方向が有底穴１１の鉛直方向より１８°となるように基板１０を傾けた上で蒸着粒子を入射させ、有底穴１１の表面より１５０μｍ深さの範囲において有底穴１１の側壁部１１ｂにめっきシード２１が形成された（図９（ｄ））。
【０１２３】
図１０は、本実施例（実施例４）において、めっきシードを形成した有底穴を示す断面模式図である。本工程において形成されためっきシード２１は、有底穴１１の深さばらつきに左右されず表面からの一定の深さ範囲において形成される。また各有底穴１１の側壁部１１ｂに形成されるめっきシード２１は、形成される深さの範囲（図１０中のｄ）が各有底穴１１において均一である。このため、次の工程で充填される第二の材料（Ｃｕ等の導体）厚さのばらつきが小さくなり、基板１０の裏面を研削した際に有底穴１１の深さばらつきの影響がなくなる。
【０１２４】
（６）第二の材料の充填工程（図９（ｆ））
次に、電気めっきにて有底穴１１にＣｕ（第二の材料１４）を充填した（図９（ｆ））。このときめっき液内に含まれる硫酸銅、硫酸及び塩素の含有量は、それぞれ２００ｇ／Ｌ、５０ｇ／Ｌ、５０ｍｇ／Ｌであり、電流密度は２Ａ／ｄｍ2とし、めっき処理に要した時間を少なくとも９０分とした。尚、電気めっきを行う際に有底穴１１の底面部にめっき液が浸らないように基板１０の位置を制御した。その結果、第二の材料は、図９（ｆ）に示されるように、有底穴１１の側壁部１１ｂ（めっきシード２１が設けられている場所）に選択的に充填された。
【０１２５】
次に、基板１０の表面側を加工処理して、基板１０の表面側に存在する第二の材料（Ｃｕ膜）及びめっきシード２１を除去した。
【０１２６】
（７）研削工程（図９（ｇ））
次に、基板１０の裏面側を研削して、基板１０（シリコン基板）の裏面側部分を４７５μｍ除去して基板１０の裏面側から第二の材料１４を露出させた。尚、この研削の際に、基板１０（シリコン基板）と共に、有底穴１１の底面部１１ａに充填されている絶縁層１２も除去された。また研削の際に研削速度の違いは発生せず平坦に薄板化することができた。
【０１２７】
次に、ＣＭＰを行い、基板１０（シリコン基板）の裏面側と第二の材料１４（Ｃｕ膜）とを同時に３μｍ研磨して鏡面化を行った（図９（ｇ））。これにより、基板１０の研削の際に、基板１０の裏面に生じた傷（破砕層）は、除去された。尚、ＣＭＰ（化学機械研磨）による鏡面化を行う際には、化学反応を制御することにより、第二の材料１４（Ｃｕ膜）と基板１０（シリコン基板）との研磨速度をほぼ等価に制御することができる。
【０１２８】
最後に、基板１０の裏面側に絶縁膜を形成する（不図示）ことにより、ＴＴＶが１．５μｍ以下であって銅導体の貫通電極を有する基板１０（シリコン基板）を作製することができた。
【０１２９】
［比較例２］
実施例４（６）（第二の材料の充填工程）において、第二の材料を有底穴１１の底面部１１ａまで充填したことを除いては、実施例４と同様の方法により貫通電極を有する基板１０を作製した。
【０１３０】
本比較例では、研削工程後の基板１０の裏面側において平均５μｍの凹凸が現れた。これは、研削工程において、破壊じん性の差が大きい二つの材料、即ち、シリコン基板（基板１０、破壊じん性：０．８ＭＰａ・ｍ1/2）と、Ｃｕ（第二の材料１４、破壊じん性：１００ＭＰａ・ｍ1/2）を同時に研削したからである。つまり、本比較例では、研削工程では、シリコン基板とＣｕとを同時に研削することになるが、破壊じん性が高いＣｕの研削速度が遅くなるため、基板１０の表面には凸形状のＣｕが現れた。この凸形状のＣｕを除去する為にシリコンとＣｕとのＣＭＰは５μｍ以上必要になり、ＣＭＰ量が増加した。その結果、ウエハ全面の平坦性が実施例４に比べて約２倍悪化した。また本比較例において研磨時間及び消耗品も実施例４と比較して約２倍となりコストが増大する結果となった。
【符号の説明】
【０１３１】
１：マイクロ構造体、１０：基板、１１：有底穴、１２：絶縁膜、１３第一の材料、１４：第二の材料、２０：レジスト層、２１：めっきシード層
【図１】
2014072502.tif 000006
【図２】
2014072502.tif 000007
【図３】
2014072502.tif 000008
【図４】
2014072502.tif 000009
【図５】
2014072502.tif 000010
【図６】
2014072502.tif 000011
【図７】
2014072502.tif 000012
【図８】
2014072502.tif 000013
【図９】
2014072502.tif 000014
【図１０】
2014072502.tif 000015