(57)【要約】【課題】小型で高性能な、カップリングコンデンサを備える増幅回路を提供する。【解決手段】増幅回路は、増幅器と、第１のカップリングコンデンサと、第２のカップリングコンデンサと、非反転入力側入力直列抵抗と、反転入力側入力直列抵抗と、非反転入力側抵抗回路と、反転入力側抵抗回路と、を備える。第１のカップリングコンデンサと第２のカップリングコンデンサとは、印加される直流電圧に応じて容量が変化する特性を有し、非反転入力側入力直列抵抗の抵抗値に対する非反転入力側抵抗回路の合成抵抗値の比は、反転入力側入力直列抵抗の抵抗値に対する反転入力側抵抗回路の合成抵抗値の比に等しく、非反転入力側入力直列抵抗と非反転入力側抵抗回路と第１のカップリングコンデンサとから構成される回路の時定数は、反転入力側入力直列抵抗と反転入力側抵抗回路と第２のカップリングコンデンサとから構成される回路の時定数と等しい。【選択図】図１
2014072679.tif 000002
【特許請求の範囲】
【請求項１】
増幅器と、
前記増幅器の非反転入力端に一端が接続された第１のカップリングコンデンサと、
前記増幅器の反転入力端に一端が接続された第２のカップリングコンデンサと、
前記第１のカップリングコンデンサの他端に接続され、入力信号が供給される非反転入力側入力直列抵抗と、
前記第２のカップリングコンデンサの他端に接続され、入力信号が供給される反転入力側入力直列抵抗と、
前記第１のカップリングコンデンサに接続され、バイアス抵抗を含む非反転入力側抵抗回路と、
前記第２のカップリングコンデンサに接続され、バイアス抵抗と前記増幅器の帰還抵抗とを含む反転入力側抵抗回路と、を備え、
前記第１のカップリングコンデンサと前記第２のカップリングコンデンサとは、印加される直流電圧に応じて容量が変化する特性を有し、
前記非反転入力側入力直列抵抗の抵抗値に対する前記非反転入力側抵抗回路の合成抵抗値の比は、前記反転入力側入力直列抵抗の抵抗値に対する前記反転入力側抵抗回路の合成抵抗値の比に等しく、
前記非反転入力側入力直列抵抗と前記非反転入力側抵抗回路と前記第１のカップリングコンデンサとから構成される回路の時定数は、前記反転入力側入力直列抵抗と前記反転入力側抵抗回路と前記第２のカップリングコンデンサとから構成される回路の時定数と等しい、
ことを特徴とする増幅回路。
【請求項２】
前記非反転入力側入力直列抵抗の他端と、前記反転入力側入力直列抵抗の他端と、前記非反転入力側抵抗回路と、前記反転入力側抵抗回路には、それぞれ、直流バイアス電圧が印加される、
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記非反転入力側抵抗回路は、前記増幅器の非反転入力端に接続された第１のバイアス抵抗と第２のバイアス抵抗とを備え、
前記反転入力側抵抗回路は、前記第２のカップリングコンデンサと前記反転入力側入力直列抵抗の一端とに接続された第３のバイアス抵抗と前記増幅器の反転入力端と出力端との間に接続された帰還抵抗とを備える、
ことを特徴とする請求項１又は２に記載の増幅回路。
【請求項４】
前記非反転入力側入力直列抵抗と、前記反転入力側入力直列抵抗と、前記第１のバイアス抵抗と、前記帰還抵抗とは、等しい抵抗値を有し、
前記第２のバイアス抵抗と前記第３のバイアス抵抗とは等しい抵抗値を有する、
ことを特徴とする請求項３に記載の増幅回路。
【請求項５】
前記非反転入力側抵抗回路は、前記増幅器の非反転入力端に接続された第４のバイアス抵抗と、前記第１のカップリングコンデンサと前記非反転入力側入力直列抵抗の一端とに接続された第５のバイアス抵抗とを備え、
前記反転入力側抵抗回路は、前記第２のカップリングコンデンサと前記反転入力側入力直列抵抗の一端とに接続された第６のバイアス抵抗と前記増幅器の反転入力端と出力端との間に接続された帰還抵抗とを備える、
ことを特徴とする請求項１又は２に記載の増幅回路。
【請求項６】
前記非反転入力側入力直列抵抗と、前記反転入力側入力直列抵抗と、前記第４のバイアス抵抗と、前記帰還抵抗とは、等しい抵抗値を有し、
前記第５のバイアス抵抗と前記第６のバイアス抵抗とは等しい抵抗値を有する、
ことを特徴とする請求項５に記載の増幅回路。
【請求項７】
前記非反転入力側入力直列抵抗と、前記反転入力側入力直列抵抗と、前記非反転入力側抵抗回路と、前記反転入力側抵抗回路と、の抵抗値は、所定の増幅率が得られる値に設定されており、
前記第１のカップリングコンデンサと前記第２のカップリングコンデンサとは、実効容量が、前記非反転入力側入力直列抵抗と前記非反転入力側抵抗回路と前記第１のカップリングコンデンサとから構成される回路の時定数が、前記反転入力側入力直列抵抗と前記反転入力側抵抗回路と前記第２のカップリングコンデンサとから構成される回路の時定数と等しいという条件を充足するような定格容量及び特性を有する、
ことを特徴とする請求項１乃至６のいずれか１項に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カップリングコンデンサを備える増幅回路に関する。
【背景技術】
【０００２】
電子回路において、増幅回路は様々な目的で使用されている。
増幅回路の使用目的の１つに、入力信号に重畳している同相ノイズ（コモンモードノイズ）を除去し、信号成分を増幅することがある。この種の目的に使用される増幅回路を、アイソレーションアンプと呼ぶ。アイソレーションアンプとしては、さまざまな方式が提案されているが、特許文献１に示されるように、一対のカップリング（結合）コンデンサを入力段に配置し、カップリングコンデンサを介して入力信号をオペアンプに供給する構成の差動増幅回路が使用されることが多い。この差動増幅回路によれば、入力信号の直流成分が、カップリングコンデンサによりカットされ、交流成分のみが、オペアンプに供給され、差動増幅される。
【０００３】
この構成の差動増幅回路の同相信号除去性能は、回路を構成する抵抗、コンデンサの精度に依存し、わずかな誤差によってその特性は大きく変動する。このため、高精度の部品を使用する必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−７６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年の電子機器の小型高密度実装化に伴い、増幅回路にも、より小型の部品を使用する必要が生じている。大容量コンデンサとして高誘電率系の積層セラミックコンデンサの使用は、小型高密度実装化に有効である。
【０００６】
しかし、積層セラミックコンデンサは、直流電圧を印加すると静電容量が変化するという特有の電気的特性を有している。
【０００７】
このため、積層セラミックコンデンサをカップリングコンデンサに使用し、Hot側とCold側のカップリングコンデンサにかかる電圧が異なる構成の差動増幅回路の場合、カップリングコンデンサの静電容量が設計値からずれてしまい、同相信号除去性能が悪化するおそれがある。また、経年劣化により、静電容量が設計値からずれてしまうこともある。
【０００８】
同様の問題は、印加電圧に応じて容量が変動するタイプのコンデンサをカップリングコンデンサとして使用する増幅回路に共通する。
【０００９】
本発明は、上記実状に鑑みてなされたものであり、小型で高性能な、カップリングコンデンサを備える増幅回路を提供することを目的とする。
また、本発明は、小型で同相信号除去性能に優れた増幅回路を提供することを他の目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため本発明に係る増幅回路は、
増幅器と、
前記増幅器の非反転入力端に一端が接続された第１のカップリングコンデンサと、
前記増幅器の反転入力端に一端が接続された第２のカップリングコンデンサと、
前記第１のカップリングコンデンサの他端に接続され、入力信号が供給される非反転入力側入力直列抵抗と、
前記第２のカップリングコンデンサの他端に接続され、入力信号が供給される反転入力側入力直列抵抗と、
前記第１のカップリングコンデンサに接続され、バイアス抵抗を含む非反転入力側抵抗回路と、
前記第２のカップリングコンデンサに接続され、バイアス抵抗と前記増幅器の帰還抵抗とを含む反転入力側抵抗回路と、を備え、
前記第１のカップリングコンデンサと前記第２のカップリングコンデンサとは、印加される直流電圧に応じて容量が変化する特性を有し、
前記非反転入力側入力直列抵抗の抵抗値に対する前記非反転入力側抵抗回路の合成抵抗値の比は、前記反転入力側入力直列抵抗の抵抗値に対する前記反転入力側抵抗回路の合成抵抗値の比に等しく、
前記非反転入力側入力直列抵抗と前記非反転入力側抵抗回路と前記第１のカップリングコンデンサとから構成される回路の時定数は、前記反転入力側入力直列抵抗と前記反転入力側抵抗回路と前記第２のカップリングコンデンサとから構成される回路の時定数と等しい、
ことを特徴とする。
【００１１】
例えば、前記非反転入力側入力直列抵抗の他端と、前記反転入力側入力直列抵抗の他端と、前記非反転入力側抵抗回路と、前記反転入力側抵抗回路には、それぞれ、直流バイアス電圧が印加されてもよい。
【００１２】
例えば、前記非反転入力側抵抗回路は、前記増幅器の非反転入力端に接続された第１のバイアス抵抗と第２のバイアス抵抗とを備え、
前記反転入力側抵抗回路は、前記第２のカップリングコンデンサと前記反転入力側入力直列抵抗の一端とに接続された第３のバイアス抵抗と前記増幅器の反転入力端と出力端との間に接続された帰還抵抗とを備えてもよい。
【００１３】
例えば、前記非反転入力側入力直列抵抗と、前記反転入力側入力直列抵抗と、前記第１のバイアス抵抗と、前記帰還抵抗とは、等しい抵抗値を有し、
前記第２のバイアス抵抗と前記第３のバイアス抵抗とは等しい抵抗値を有してもよい。
【００１４】
例えば、前記非反転入力側抵抗回路は、前記増幅器の非反転入力端に接続された第４のバイアス抵抗と、前記第１のカップリングコンデンサと前記非反転入力側入力直列抵抗の一端とに接続された第５のバイアス抵抗とを備え、
前記反転入力側抵抗回路は、前記第２のカップリングコンデンサと前記反転入力側入力直列抵抗の一端とに接続された第６のバイアス抵抗と前記増幅器の反転入力端と出力端との間に接続された帰還抵抗とを備えてもよい。
【００１５】
例えば、前記非反転入力側入力直列抵抗と、前記反転入力側入力直列抵抗と、前記第４のバイアス抵抗と、前記帰還抵抗とは、等しい抵抗値を有し、
前記第５のバイアス抵抗と前記第６のバイアス抵抗とは等しい抵抗値を有してもよい。
【００１６】
例えば、前記非反転入力側入力直列抵抗と、前記反転入力側入力直列抵抗と、前記非反転入力側抵抗回路と、前記反転入力側抵抗回路と、の抵抗値は、所定の増幅率が得られる値に設定されており、
前記第１のカップリングコンデンサと前記第２のカップリングコンデンサとは、実効容量が、前記非反転入力側入力直列抵抗と前記非反転入力側抵抗回路と前記第１のカップリングコンデンサとから構成される回路の時定数が、前記反転入力側入力直列抵抗と前記反転入力側抵抗回路と前記第２のカップリングコンデンサとから構成される回路の時定数と等しいという条件を充足するような定格容量及び特性を有してもよい。
【発明の効果】
【００１７】
本発明によれば、小型で高性能な、カップリングコンデンサを備える増幅回路を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１に係るアイソレーションアンプの回路図である。
【図２】高誘電率系積層セラミックコンデンサの特性を説明する図である。
【図３】図１に示すアイソレーションアンプの具体例を説明する図である。
【図４】図１及び図３に示すアイソレーションアンプの具体例を説明する図である。
【図５】本発明の実施の形態２に係るアイソレーションアンプの回路図である。
【図６】図５に示すアイソレーションアンプの具体例を説明する図である。
【図７】図５及び図６に示すアイソレーションアンプの具体例を説明する図である。
【図８】（ａ）、（ｂ）は、本発明の実施の形態３に係るアイソレーションアンプの回路図である。
【図９】本発明の実施の形態４に係るアイソレーションアンプの回路図である。
【図１０】（ａ）、（ｂ）は、本発明の実施の形態５に係るアイソレーションアンプの回路図である。
【図１１】（ａ）、（ｂ）は、本発明の実施の形態５に係るアイソレーションアンプの回路図である。
【図１２】（ａ）、（ｂ）は、本発明の実施の形態６に係るアイソレーションアンプの回路図である。
【図１３】（ａ）、（ｂ）は、本発明の実施の形態６に係るアイソレーションアンプの回路図である。
【図１４】本発明の実施の形態７に係るアイソレーションアンプの回路図である。
【図１５】図１４に示すアイソレーションアンプの制御部の動作を説明するフローチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態に係る信号処理回路を、アイソレーションアンプを例に説明する。
（実施の形態１）
本発明の実施の形態１に係るアイソレーションアンプ１０は、差動増幅回路から構成され、図１に示すように、オペアンプ（演算増幅器）１１と、カップリングコンデンサＣ１１，Ｃ１２と、入力直列抵抗Ｒ１１，Ｒ１２と、バイアス抵抗Ｒ１３，Ｒ１５，Ｒ１６と、帰還抵抗Ｒ１４とから構成され、信号源２１から供給される２つの信号を差動増幅する。
【００２０】
入力直列抵抗Ｒ１１の一端は、信号源２１の一方の出力端Ｔｏ１に接続されている。入力直列抵抗Ｒ１１の他端は、カップリングコンデンサＣ１１の一端（一方の電極）に接続されている。カップリングコンデンサＣ１１の他端（他方の電極）は、オペアンプ１１の非反転入力端（正入力端）に接続されている。
【００２１】
入力直列抵抗Ｒ１２の一端は、信号源２１の他方の出力端Ｔｏ２に接続されている。入力直列抵抗Ｒ１２の他端は、カップリングコンデンサＣ１２の一端に接続されている。カップリングコンデンサＣ１２の他端は、オペアンプ１１の反転入力端（負入力端）に接続されている。
【００２２】
バイアス抵抗Ｒ１３は、その一端がオペアンプ１１の非反転入力端に接続され、その他端には、電圧Ｖ１が印加されている。
【００２３】
帰還抵抗Ｒ１４は、その一端がオペアンプ１１の反転入力端に接続され、その他端がオペアンプ１１の出力端に接続され、ネガティブフィードバックを構成している。
【００２４】
バイアス抵抗Ｒ１５は、その一端がオペアンプ１１の非反転入力端に接続され、その他端には、電圧Ｖ２が印加されている。
【００２５】
バイアス抵抗Ｒ１６は、その一端がコンデンサＣ１２の一端に接続され、その他端には、電圧Ｖ３が印加されている。
【００２６】
カップリングコンデンサＣ１１とＣ１２とは、同一規格同一定格容量の高誘電率系積層セラミックコンデンサから構成されている。積層セラミックコンデンサは、図２に例示するように、直流印加電圧が高くなるに従って、その静電容量が定格から徐々に低下するという特性を有する。なお、図２において、静電容量変化率とは、静電容量が定格（直流印加電圧が０Ｖのときの静電容量）からどの程度の割合で低下するかを示す指標である。
【００２７】
図１に示す信号源２１は、ホット側の出力端Ｔｏ１とコールド側の出力端Ｔｏ２とを有し、ホット側の出力端Ｔｏ１から直流バイアス電圧Ｖｈｏｔと交流電圧信号成分Ｓａとの合成電圧Ｖｈｏｔ＋Ｓａを出力し、出力端Ｔｏ２から直流バイアス電圧Ｖｃｏｌｄと反転交流電圧信号成分−Ｓａとの合成電圧Ｖｃｏｌｄ−Ｓａを出力する。
【００２８】
上記構成においては、信号源２１から出力される信号Ｖｈｏｔ＋ＳａとＶｃｏｌｄ−Ｓａは、それぞれ、直流バイアス電圧ＶｈｏｔとＶｃｏｌｄとを含む。この直流バイアス電圧ＶｈｏｔとＶｃｏｌｄとは、それぞれ、カップリングコンデンサＣ１１とＣ１２に印加される。この直流印加電圧により、図２に示す特性に従って、カップリングコンデンサＣ１１とＣ１２との静電容量が定格値からずれて低下してしまう。さらに、ホット側の直流バイアス電圧Ｖｈｏｔとコールド側の直流バイアス電圧Ｖｃｏｌｄとは異なる。このため、通常は、同一定格のカップリングコンデンサＣ１１とＣ１２とを使用しているにもかかわらず、カップリングコンデンサＣ１１とＣ１２との静電容量に差が生じ、同相信号除去性能が低下してしまう。
【００２９】
そこで、本実施の形態では、カップリングコンデンサＣ１１とＣ１２との両端に印加される電圧が等しくなるように回路定数を設定し、同相信号除去性能の劣化を抑制する。
【００３０】
まず、同相信号除去比を最大として、アイソレーションアンプを実現するように、帰還抵抗Ｒ１４を含む入力回路の回路定数を、次の式（１−１）、式（１−２）を満たす値とする。
R11:(R15//R13) = R12:(R14//R16)                      ・・・（１−１）
{R11+(R15//R13)}*C11 = {R14+(R12//R16)}*C12        ・・・（１−２)
なお  「Ｒ//ｒ」  は  抵抗Ｒとｒとの並列接続時の合成抵抗を表す。
【００３１】
式（１−１）は、オペアンプ１１の非反転入力（＋）側の回路における入力直列抵抗Ｒ１１に対する他の抵抗Ｒ１３，Ｒ１５の合成（並列）抵抗回路の抵抗（Ｒ１３//Ｒ１５）の比と、オペアンプ１１の反転入力（−）側の回路における入力直列抵抗Ｒ１２に対する他の抵抗Ｒ１４，１６の合成（並列）抵抗回路の抵抗（Ｒ１４//Ｒ１６）の比と、が等しいことを意味する。換言すれば、非反転入力側の入力直列抵抗と他の抵抗回路との分圧比が、非反転入力側の入力直列抵抗と他の抵抗回路との分圧比に等しいことを意味する。
【００３２】
また、式（１−２）は、オペアンプ１１の非反転入力端（＋）に接続された入力回路の時定数｛（Ｒ１１＋（Ｒ１５//Ｒ１３））＊Ｃ１１｝と、オペアンプ１１の反転入力端（−）に接続された入力回路の時定数｛（Ｒ１４＋（Ｒ１２//Ｒ１６））＊Ｃ１２｝と、が等しいことを意味する。
【００３３】
さらに、カップリングコンデンサＣ１１の直流印加電圧Ｖｃ１１とカップリングコンデンサＣ１２の直流印加電圧Ｖｃ１２が等しくなるように、回路定数を、式（１−３）を満たす値とする。
|Vc11| = |R15/(R13+R15)*V1+R13/(R13+R15)*V2-Vhot|
= |Vc12| = |R15/(R13+R15)*V1+R13/(R13+R15)*V2
- {R16/(R12+R16)*Vcold+R12/(R12+R16)*V3}|   ...（１−３）
【００３４】
式（１−１）〜式（１−３）を充足する回路定数の組み合わせは無限に存在する。従って、式（１−１）〜式（１−３）を充足する任意の回路定数（抵抗値、電圧等）の組み合わせを特定し、図１に示すアイソレーションアンプ１０に設定すれば、所期の目的は達成される。
【００３５】
ただし、１つの回路内で３つの電圧Ｖ１〜Ｖ３を生成することは容易ではなく、通常は、グランド電圧を含む２つ程度が上限である。また、回路素子の定数をバラバラな値に設定すると、部品種類が増加し、回路のバランス上も望ましくない。
【００３６】
そこで、ここでは、上述の式（１−１）と式（１−２）を満たす回路定数として、例えば、Ｒ１１＝Ｒ１２＝Ｒ１３＝Ｒ１４＝Ｒａ、Ｒ１５＝Ｒ１６＝Ｒｂ、を設定する。さらに、電圧として、Ｖ１＝Ｖ３＝Ｖｒｅｆ、Ｖ２＝０＝ＧＮＤを設定することとする。
この場合、図１の回路図は、図３の回路図に書き換えられる。
【００３７】
この条件下では、カップリングコンデンサＣ１１とＣ１２との直流印加電圧Ｖc11とVc12とは、次の式（１−４）と式（１−５）で表され、静電容量を同一とするためには、式（１−６）を満たす必要がある。
Vc11 = Rb/(Ra+Rb)*Vref-Vhot                    ...（１−４） 
Vc12 = (Rb-Ra)/(Ra+Rb)*Vref-{Rb/(Ra+Rb)*Vcold}   ...（１−５）
｜Vc11｜＝｜Vc12｜                            ...（１−６）
従って、これらの式を充足するように、Ｒａ，Ｒｂの値を選択する。
【００３８】
上式を満たす値として、Ｒａ＝１０ｋΩ、Ｒｂ＝２０ｋΩ、Ｖｈｏｔ＝６Ｖ、Ｖｃｏｌｄ＝０Ｖ、Ｖｒｅｆ＝６Ｖを選定し、さらに、Ｃ１１＝Ｃ１２＝１０μＦとすると、図３の回路図は図４に書き換えられる。
【００３９】
この場合、次のように、式（１−１）と式（１−２）が成立する。
R11:(R15//R13) = R12:(R14//R16) = 3:2  ...(１−１)
{R11+(R15//R13)}*C11 = {R14+(R12//R16)}*C12 = 166.6...ms ...(１−２)
【００４０】
この場合、各部の電圧は、図示する値になり、カップリングコンデンサＣ１１，Ｃ１２に印加される電圧は、それぞれ２Ｖで等しくなる。
【００４１】
従って、カップリングコンデンサＣ１１，Ｃ１２の静電容量は、定格値からはずれるが、互いに同一の値となり、同相信号除去性能は低下しない。
【００４２】
以上説明したように、この実施の形態の構成によれば、コンデンサＣ１１とＣ１２との両端には同一の電圧が印加される。このため、直流印加電圧に従って静電容量が変動するという特性を有する積層セラミックコンデンサをカップリングコンデンサＣ１１とＣ１２として使用しているにもかかわらず、カップリングコンデンサＣ１１とＣ１２との静電容量が同一となり、同相信号除去性能は優れたものとなる。
【００４３】
（実施の形態２）
アイソレーションアンプの回路構成は、実施の形態１に限定されず、適宜変更可能である。例えば、図５に示す構成の差動増幅回路によっても同相信号除去性能に優れたアイソレーションアンプが実現可能である。
【００４４】
図５に示すアイソレーションアンプ１０は、オペアンプ１１と、カップリングコンデンサＣ２１，Ｃ２２と、入力直列抵抗Ｒ２１，Ｒ２２と、バイアス抵抗Ｒ２３，Ｒ２５，Ｒ２６と、帰還抵抗Ｒ２４とから構成され、信号源２１から供給される２つの信号を差動増幅する。
【００４５】
入力直列抵抗Ｒ２１の一端は、信号源２１の出力端Ｔｏ１に接続され、他端は、カップリングコンデンサＣ２１の一端に接続されている。カップリングコンデンサＣ２１の他端は、オペアンプ１１の非反転入力端に接続されている。
【００４６】
入力直列抵抗Ｒ２２の一端は、信号源２１の他方の出力端Ｔｏ２に接続され、他端は、カップリングコンデンサＣ２２の一端に接続されている。カップリングコンデンサＣ２２の他端は、オペアンプ１１の反転入力端に接続されている。
【００４７】
バイアス抵抗Ｒ２３は、その一端がオペアンプ１１の非反転入力端に接続され、その他端には、電圧Ｖ２１が印加されている。
【００４８】
帰還抵抗Ｒ２４は、その一端がオペアンプ１１の反転入力端に接続され、その他端がオペアンプ２１の出力端に接続され、ネガティブフィードバックを構成している。
【００４９】
バイアス抵抗Ｒ２５は、カップリングコンデンサＣ２１の一端との接続ノードに接続され、その他端には、電圧Ｖ２２が印加されている。
【００５０】
バイアス抵抗Ｒ２６は、その一端がカップリングコンデンサＣ２２の一端に接続され、その他端には、電圧Ｖ２３が印加されている。
【００５１】
図５の回路において、同相信号除去比を最大にするためには、式（２−１）、式（２−２）を満たさなければならない。
R21:(R23//R25) = R22:(R24//R26)                   ...(２−１)
{R23+(R21//R25)}*C21 = {R24+(R22//R26)}*C22      ...(２−２)
【００５２】
式（２−１）は、オペアンプ１１の非反転入力（＋）側の回路における入力直列抵抗Ｒ２１に対する他の抵抗Ｒ２３，Ｒ２５の合成回路の抵抗（Ｒ２３//Ｒ２５）の比と、オペアンプ１１の反転入力（−）側の回路における入力直列抵抗Ｒ２２に対する他の抵抗Ｒ２４，Ｒ２６の合成（並列）回路の抵抗（Ｒ２４//Ｒ２６）の比と、が等しいことを意味する。換言すれば、非反転入力側の入力直列抵抗と他の回路との分圧比が、非反転入力側の入力直列抵抗と他の回路との分圧比に等しいことを意味する。
【００５３】
また、式（２−２）は、オペアンプ１１の非反転入力端（＋）に接続された入力回路の時定数｛（Ｒ２３＋（Ｒ２１//Ｒ２５））＊Ｃ２１｝と、オペアンプ１１の反転入力端（−）に接続された入力回路の時定数｛（Ｒ２４＋（Ｒ２２//Ｒ２６））＊Ｃ２２｝と、が等しいことを意味する。
【００５４】
また、カップリングコンデンサＣ２１とＣ２２との両端電圧Ｖｃ２１、Ｖｃ２２は、次式で表される。
Vc21=V21-{R25/(R21+R25)*Vhot+R21/(R21+R25)*V22}
Vc22= V21-{R26/(R22+R26)*Vcold+R22/(R22+R26)*V23}
【００５５】
カップリングコンデンサＣ２１とＣ２２との直流印加電圧を一致させるためには｜Ｖｃ２１｜＝｜Ｖｃ２２｜を満たす回路定数を設定する。
【００５６】
Ｖ２１＝Ｖ２３＝Ｖｒｅｆ，Ｖ２２＝０，Ｒ２１＝Ｒ２２＝Ｒ２３＝Ｒ２４＝Ｒｃ，Ｒ２５＝Ｒ２６＝Ｒｄ、Ｃ１１＝Ｃ１２＝１０μＦとすれば、図５の回路図は、図６に書き換えられる。
【００５７】
この条件下で、適当な回路定数は、例えば、Ｖｈｏｔ＝４Ｖ，Ｖｃｏｌｄ＝０Ｖ，Ｖｒｅｆ＝６Ｖ，Ｒｃ＝２０ｋΩ、Ｒｄ＝３０ｋΩ、となる。この場合、
R21:(R23//R25) = R22:(R24//R26) = 5:3           ...(２−１)
{(R21//R25)+R23}*C21 = {(R22//R26)+R24}*C22 
={(20//30)+20}*10 = 320ms                    ...(２−２)
となり、式（２−１）、式（２−２）が充足されている。
【００５８】
また、各部の直流電位は、図７に示すようになり、カップリングコンデンサＣ２１、Ｃ２２に印加される直流電圧は３．６Ｖで等しくなる。この構成でも、カップリングコンデンサＣ２１とＣ２２との直流印加電圧が同一であり、カップリングコンデンサＣ２１とＣ２２の静電容量は等しくなり、アイソレーションアンプ１０の同相信号除去性能は優れたものとなる。
【００５９】
（実施の形態３）
実施の形態１，２においては、ホット側とコールド側のカップリングコンデンサＣ１１とＣ１２、Ｃ２１とＣ２２の静電容量を等しくする例を示したが、静電容量を等しくする必要はなく、カップリングコンデンサの静電容量を異なる値とすることも可能である。
【００６０】
例えば、図１に示すアイソレーションアンプ１０において、ゲインを１２ｄＢとするように、式（１−１）を満たす抵抗値として、図８（ａ）に示すように、Ｒ１１＝Ｒ１２＝Ｒ１３＝１０ｋΩ、Ｒ１４＝Ｒ１５＝２０ｋΩ、Ｒ１６＝１０ｋΩを設定したと仮定する。
【００６１】
この場合、R11:(R15//R13)=R12:(R14//R16) = 3:2となり、式（１−１）を満たす。即ち、Ｈｏｔ側の入力回路とＣｏｌｄ側の入力回路で、入力直列抵抗に対する周辺回路の分圧比が等しい。
【００６２】
また、式（１−２）に抵抗値を代入すると、次式が成立する。
{R11+(R15//R13)}*C11={R14+(R12//R16)}*C12
={10+(20//10)}*C11={20+(10//10)}*C12
この式を変形すると、次式が導き出される。
2*C11=3*C12 
【００６３】
従って、Ｃ１１：Ｃ１２＝３：２のときに、式（１−２）が成立する。即ち、Ｈｏｔ側入力回路の時定数とＣｏｌｄ側入力回路の時定数が等しくなる。ここでは、一例として、Ｃ１１＝９μＦ，Ｃ１２＝６μＦとする。
【００６４】
仮に、カップリングコンデンサＣ１１，Ｃ１２を同一規格のものとし且つ定格容量を１０μＦとし、その印加電圧−静電容量変化率が図２に示す特性を有すると仮定すると、静電容量変化率が１０％と４０％のときに、目的とする９μＦ，６μＦが得られる。
【００６５】
図２の特性から、静電容量変化率を１０％、４０％とするためには、カップリングコンデンサＣ１１とＣ１２に、それぞれ、０．８Ｖと１，６Ｖを印加しなければならない。そこで、Ｖｃｏｌｄ＝０Ｖ、Ｖｈｏｔ＝４Ｖ、Ｖ１＝４．８Ｖ、Ｖ２＝０Ｖ、Ｖ３＝３．２Ｖに設定すると、カップリングコンデンサＣ１１の両端に０．８Ｖ、Ｃ１２の両端に１．６Ｖが印加され、Ｃ１１＝９μＦ，Ｃ１２＝６μＦが得られる。
【００６６】
また、例えば、図８（ｂ）に示すように、式（１−１）を満たす抵抗値として、Ｒ１１＝９ｋΩ、Ｒ１２＝６ｋΩ、Ｒ１３＝９ｋΩ、Ｒ１４＝６ｋΩ、Ｒ１５＝１８ｋΩ、Ｒ１６＝１２ｋΩを設定したとする。
【００６７】
これらの値は、式（１−１）を満たす。即ち、入力回路の分圧比の要件を満たす。
【００６８】
さらに、式（１−２）を満たすＣ１１：Ｃ１２は、２：３となる。ここでは、一例として、Ｃ１１＝６μＦ，Ｃ１２＝９μＦとする。即ち、入力回路の時定数の要件を満たす。
【００６９】
仮に、カップリングコンデンサＣ１１，Ｃ１２を同一規格のものとし且つ定格容量を１０μＦとし、その印加電圧−静電容量変化率が図２に示す特性を有するとすると、静電容量変化率が４０％と１０％のときに、目的とする６μＦ，９μＦが得られる。
【００７０】
図２の特性から、静電容量変化率を４０％、１０％とするためには、それぞれのコンデンサに、１．６Ｖ、０．８Ｖの電圧を印加しなければならない。
【００７１】
Ｖｃｏｌｄ＝０Ｖ、Ｖｈｏｔ＝４Ｖ、Ｖ１＝３．６Ｖ、Ｖ２＝０Ｖ、Ｖ３＝４．８Ｖに設定した場合、Ｃ１１の直流印加電圧が１．６Ｖ、Ｃ１２の直流印加電圧が０．８Ｖとなり、Ｃ１１＝６μＦ，Ｃ１２＝９μＦとなり、Ｃ１１：Ｃ１２＝３：２の特性が得られる。
【００７２】
また信号源２１が、Ｖｈｏｔ＋Ｓａ、Ｖｃｏｌｄ−Ｓａという差動信号を出力する例を示したが、出力信号の一方が交流信号成分Ｓａを含まない、信号Ｖｈｏｔ又はＶｃｏｌｄを出力するようにしてもよい。この場合、図８（ａ）、（ｂ）の回路のゲインは６ｄＢとなる。
【００７３】
（実施の形態４）
実施の形態１〜３に示す回路構成は例示であり、回路構成は任意に変更可能である。
【００７４】
即ち、本願発明は、図９に示すように、入力回路にｉ）カップリングコンデンサＣ１、Ｃ２と、ii）直列入力抵抗回路Ｚ１，Ｚ２と、iii）カップリングコンデンサＣ１、Ｃ２に接続され、任意のバイアス電圧が印加されたバイアス抵抗回路Ｚ３〜Ｚ６と、帰還抵抗回路Ｚ７を備え、カップリングコンデンサＣ１とＣ２とを介して供給される２つの入力信号の差動増幅を取る回路に広く適用可能である。
【００７５】
何れの回路においても、回路定数は式（３−１）を充足し、且つ、必要な増幅率が得られるように選択される。
Z1:(Z3//Z4) = Z2:(Z5//Z6//Z7)                      ...（３−１）
{(Z1//Z3)+Z4}*C1 = {(Z2//Z5)+(Z6//Z7）}*C2        ...（３−２)
【００７６】
さらに、印加電圧−静電容量変化率特性に基づいて、式（３−２）を満たすＣ１、Ｃ２が得られるように（又は同一の電圧が印加されるように）、カップリングコンデンサＣ１、Ｃ２の定格静電容量と印加電圧Ｖ１〜Ｖｑが設定される。
【００７７】
即ち、抵抗回路Ｚ１〜Ｚ７は、非反転入力（＋）側の入力直列抵抗回路Ｚ１の抵抗値とバイアス抵抗回路Ｚ３とＺ４とが並列接続された抵抗回路の合成抵抗値との比（分圧比）と、反転入力（−）側の入力直列抵抗回路Ｚ２の抵抗値とバイアス抵抗回路Ｚ５とＺ６とが並列接続された抵抗回路と帰還抵抗回路Ｚ７との並列接続回路の合成抵抗値との比（分圧）とが等しくなり、且つ、非反転入力（＋）側の回路の時定数と反転入力（−）側の回路の時定数とが等しくなり、且つ、所望の増幅率が得られる抵抗値に設定される。
【００７８】
以上説明したように、本実施の形態によれば、印加電圧に応じて静電容量が変化する特性を有する積層セラミックコンデンサから構成されるカップリングコンデンサを使用していながら、ほぼ最大の同相成分除去性能を有するアイソレーションアンプを得ることができる。
【００７９】
なお、図９のアイソレーションアンプの構成は、抵抗回路Ｚ３〜Ｚ６はその一部が、抵抗値＝∞、即ち、開放であってもよい。ただし、Ｚ３とＺ４の一方、Ｚ５とＺ６の一方は必須である。例えば、図１の回路は、Ｚ３＝Ｚ６＝∞の例であり、図５の回路は、Ｚ６＝∞の例である。
【００８０】
（実施の形態５）
上記実施の形態では、カップリングコンデンサとして、同一特性で同一定格のものを使用する例を示したが、素子は個々に特性が若干異なる。さらに経年劣化により、特性が変動（劣化）する。
【００８１】
このため、高誘電率系の積層セラミックコンデンサの定格値及び直流印加電圧特性には、若干のばらつきがあり、同一の電圧を印加しても、両カップリングコンデンサの静電容量は等しくならず、同相信号除去性能が低くなってしまうことがある。
【００８２】
このような場合には、カップリングコンデンサの両端に印加される直流電圧を意図的にずらして、カップリングコンデンサの静電容量を互いに同一（或いは、所期の静電容量比）にすることにより、同相ノイズ除去性能を最も良い状態にすることができる。
【００８３】
例えば、図１に示すアイソレーションアンプ１０の場合、例えば、図１０（ａ）に示すように、抵抗Ｒ１５やＲ１６を可変抵抗ＶＲ１５とＶＲ１６とに置換し、適宜調整を行えば、上述の条件を充足する関係を満たす電位差をカップリングコンデンサＣ１１，Ｃ１２に与えることができる。
【００８４】
また、図１０（ｂ）に示すように、抵抗ＶＲ１５とＶＲ１６とを連動して変化させるようにしてもよい。
【００８５】
いずれの回路においても、上述の式（１−１）、式（１−２）を充足するように、ＶＲ１５とＶＲ１６とを変更する。
【００８６】
同様に、図５に示すアイソレーションアンプ１０の場合、例えば、図１１（ａ）に示すように、抵抗Ｒ２５やＲ２６を可変抵抗ＶＲ２５とＶＲ２６とに置換し、適宜調整を行えば、上述の条件を充足する関係を満たす電位差をカップリングコンデンサＣ２１，Ｃ２２に与えることができる。
【００８７】
また、図１１（ｂ）に示すように、可変抵抗ＶＲ２５とＶＲ２６を連動して変更するようにしてもよい。
何れの回路においても、式（２−１）、（２−２）を充足するように、ＶＲ２５とＶＲ２６とを設定する。
【００８８】
なお、２つのバイアス抵抗の抵抗値を可変とする例を示したが、１つの可変抵抗の抵抗値を変更する構成或いは、３つ以上の抵抗の抵抗値を変更する構成としてもよい。さらに、３つ以上の抵抗の抵抗値を連動して変更する構成としてもよい。
【００８９】
（実施の形態６）
実施の形態５では、可変抵抗の抵抗値を調整することにより、カップリングコンデンサＣ１１〜Ｃ２２の静電容量を調整したが、バイアス回路への直流印加電圧を調整することにより、カップリングコンデンサＣ１１〜Ｃ２２の静電容量を最適値に調整することも可能である。
【００９０】
例えば、図１に示す回路の例であれば、図１２（ａ）に示すように、電圧Ｖ１あるいはＶ３をボリュームにより調整することにより、バイアス抵抗Ｒ１３，Ｒ１６への直流印加電圧を調整し、最適な静電容量を得るようにすればよい。
この回路構成でも、上述の式（１−１）、式（１−２）を満たすように、各回路定数が設定される。
【００９１】
また、図１２（ｂ）に示すように、２つの電圧Ｖ１とＶ３を連動して調整するようにしてもよい。
【００９２】
同様に、例えば、図５に示す回路の例であれば、図１３（ａ）に示すように、電圧Ｖ２１あるいはＶ２３をボリュームにより調整することにより、直流印加電圧を調整し、最適な静電容量を得るようにすればよい。
【００９３】
また、図１３（ｂ）に示すように、Ｖ２１とＶ２３を連動して調整するようにしてもよい。
なお、２つの印加電圧を可変とする例を示したが、１つの印加電圧をのみを可変とする構成或いは、３つ以上の印加電圧を可変とする構成としてもよい。さらに、３つ以上の印加電圧を連動して変更する構成としてもよい。
【００９４】
また、任意の数の可変抵抗の抵抗値と任意の数の印加電圧とをそれぞれ変更できる構成としてもよい。
【００９５】
（実施の形態７）
実施形態５，６では、回路定数を調整するために、ボリュームを操作する必要があるが、調整作業は容易ではない。
そこで、例えば、ボリュームを電子ボリュームから構成し、回路特性を測定しながら、最適なボリューム値を自動的に求めるようにしてもよい。
【００９６】
この実施の形態を、図１４を参照して説明する。
この構成は、図１１（ｂ）に示すアイソレーションアンプ１０の最適な回路定数を、自動的に求めて設定する構成であり、図１１（ｂ）の構成に加えて、制御部５１とノイズ評価回路５２が追加された構成を有する。また、信号源２１は、同相ノイズを出力可能である。
【００９７】
なお、以下の説明では、理解を容易にするため、Ｒ２１＝Ｒ２２＝Ｒ２３＝Ｒ２４＝Ｒｃ、ＶＲ２５＝ＶＲ２６＝ＶＲｄであり、式（２−１）、式（２−２）はＶＲｄの値によらず、満たされているものとする。
【００９８】
次に、図１５を参照して図１４に示す構成のアイソレーションアンプ１０の動作を説明する。
【００９９】
制御部５１は、カップリングコンデンサＣ２１，Ｃ２２の静電容量を調整する指示が発せられると、可変抵抗ＶＲ２５とＶＲ２６の抵抗値（以下、可変抵抗値ＶＲｄと記載する）を調整範囲内の最小値に設定する（ステップＳ１１）。
【０１００】
次に、制御部５１は、信号源２１を制御し、同相ノイズを出力させる。また、ノイズ評価回路５２にオペアンプ１１の出力信号に含まれるノイズ成分のレベルから、同相ノイズがどの程度除去されているか評価する動作を開始させる（ステップＳ１２）。同相ノイズ成分が除去されている程高い評価値を付与する。
【０１０１】
制御部５１は、可変抵抗値ＶＲｄと評価結果とを対応付けて記憶する（ステップＳ１３）。
【０１０２】
次に、制御部５１は、可変抵抗値ＶＲｄが調整可能範囲内の最大値に達したか否かを判別し（ステップＳ１４）、達していなければ（ステップＳ１４；Ｎｏ）、可変抵抗値ＶＲｄを微小な値ΔＶＲだけ大きくして（ステップＳ１５）、ステップＳ１２にリターンする。
その後同様の動作を繰り返す。
【０１０３】
一方、ステップＳ１４で、可変抵抗値ＶＲｄが最大値に達したと判別すると（ステップＳ１４；Ｙｅｓ）、制御部５１は、記憶していた測定結果のうち、評価値の高いものから順に可変抵抗値ＶＲｄをＮ個選択する（ステップＳ１６）。選択された可変抵抗値をＶＲｄ１〜ＶＲｄＮとする。
【０１０４】
次に、制御部５１は、ポインタｉを１に設定する（ステップＳ１７）。
次に、制御部５１は、可変抵抗ＶＲｄの抵抗値を、選択した抵抗値ＶＲｄｉを中心とする調整範囲の最小値ＶＲｄｉ−ΔＶＲに設定する（ステップＳ１８）。
【０１０５】
次に、制御部５１は、信号源２１を制御し、同相ノイズを出力させる。また、ノイズ評価回路５２に、オペアンプ１１の出力信号レベルから、同相ノイズがどの程度除去されているか評価する動作を実行させる（ステップＳ１９）。制御部５１は、可変抵抗値ＶＲｄと評価値とを対応付けて記憶する（ステップＳ２０）。
【０１０６】
次に、制御部５１は、可変抵抗値ＶＲｄが、選択した抵抗値ＶＲｄｉを中心とする調整範囲の上限であるＶＲｄｉ＋ΔＶＲに達したか否かを判別し（ステップＳ２１）、達していなければ（ステップＳ２１；Ｎｏ）、可変抵抗値ＶＲｄをΔΔＶＲだけ大きくして（ステップＳ２２）、ステップＳ１９にリターンする。なお、ΔΔＶＲ＜ΔＶＲである。
その後同様の動作を繰り返す。
【０１０７】
ステップＳ２１で、可変抵抗値ＶＲｄが調整範囲の上限ＶＲｄｉ＋ΔＶＲに達したと判別すると（ステップＳ２１；Ｙｅｓ）、制御部５１は、ｉ＝Ｎか否かを判別する（ステップＳ２３）。
ｉ＝Ｎでなければ（ステップＳ２３；Ｎｏ）、ｉ＝ｉ＋１とし（ステップＳ２４）、ステップＳ１８にリターンし、同様の動作を繰り返す。
一方、ステップＳ２３で、ｉ＝Ｎであると判別した場合（ステップＳ２３；Ｙｅｓ）、ステップＳ１３とＳ２０で記憶した評価値のうち、最大のものを特定し、そのときの可変抵抗値を可変抵抗ＶＲ２５，ＶＲ２６の抵抗値として設定する（ステップＳ２５）。
【０１０８】
このような構成とすれば、同相信号除去性能が最大となる回路定数を自動的に判定・設定することが可能となる。
上述の可変抵抗設定処理を、例えば、定期的に実行することにより、経年劣化等により抵抗値が変化した場合などでも、最適な状態でアイソレーションアンプを稼働させることが可能となる。
【０１０９】
なお、図１１（ｂ）の回路を例に、抵抗値を自動設定する実施形態を説明したが、図１１（ａ）、図１２（ａ）、（ｂ）の可変抵抗を調整する場合等にも同様に適用可能である。また、図１３（ａ）、（ｂ）に例示する電圧を調整する例に適用することも可能である。
【０１１０】
なお、可変素子を使用する実施の形態、例えば、図１０〜図１３の実施の形態において、可変素子の可変範囲、例えば、可変抵抗ＶＲ１５、ＶＲ１６、ＶＲ２５、ＶＲ２６の抵抗値の可変範囲、可変電圧Ｖ１，Ｖ３、Ｖ２１、Ｖ２３の電圧値の可変範囲は、カップリングコンデンサＣ１１，Ｃ１２の容量の変動範囲を予想した上で、容量の変動範囲全体において、上述の式（１−１）と（１−２）が成立し得るような可変範囲に設定されることが望ましい。
【０１１１】
即ち、可変素子の物理量の可変範囲は、可変範囲内のいずれかの値において、非反転入力側入力直列抵抗の抵抗値に対する非反転入力側抵抗回路の合成抵抗値の比が、反転入力側入力直列抵抗の抵抗値に対する反転入力側抵抗回路の合成抵抗値の比に等しく、かつ、非反転入力側入力直列抵抗と非反転入力側抵抗回路と第１のカップリングコンデンサＣ１１とから構成される回路の時定数が、反転入力側入力直列抵抗と前記反転入力側抵抗回路と第２のカップリングコンデンサＣ１２とから構成される回路の時定数と等しくなるような可変範囲に設定されることが望ましい。
【０１１２】
また、図１５のフローチャートは、一例であり、抵抗値、電圧等を徐々に変化させながら、同相信号除去率等をチェックし、同相信号除去率が最大のときの抵抗値、基準電圧等を回路に設定できるならば、その具体的な構成は任意である。
【０１１３】
例えば、図１５のフローでは、まず、粗いステップΔＶＲで可変抵抗VRｄをスキャンし、比較的良好な成績が得られた可変抵抗値ＶＲｄｉの近傍を細かいステップΔΔＶＲでスキャンするという２段階のスキャンを実施する例を示したが、１段階のスキャンだけでも構わない。例えば、ステップＳ１６で評価値が最も高いＶＲｄを選択し、それを最終的な最適値としてもよい。
【０１１４】
以上の説明では、高誘電率系の積層セラミックコンデンサを例にこの発明を説明したが、バリキャップ等、印加電圧に応じて静電容量が変化するコンデンサを使用する回路にこの発明は広く適用可能である。
【０１１５】
上記実施の形態では、アイソレーションアンプあるいは差動増幅回路を例にこの発明を説明したが、この発明はこれに限定されない。この発明は、カップリングコンデンサを使用して交流信号を取り込み処理するアナログ信号処理回路あるいはデジタル信号処理回路に適用可能である。
【０１１６】
また、上記実施の形態においては、抵抗回路を集中定数回路で表したが、分布定数回路でも構わない。
【符号の説明】
【０１１７】
１０  アイソレーションアンプ
１１  オペアンプ
２１  信号源
５１  制御部
５２  ノイズ評価回路
【図１】
2014072679.tif 000003
【図２】
2014072679.tif 000004
【図３】
2014072679.tif 000005
【図４】
2014072679.tif 000006
【図５】
2014072679.tif 000007
【図６】
2014072679.tif 000008
【図７】
2014072679.tif 000009
【図８】
2014072679.tif 000010
【図９】
2014072679.tif 000011
【図１０】
2014072679.tif 000012
【図１１】
2014072679.tif 000013
【図１２】
2014072679.tif 000014
【図１３】
2014072679.tif 000015
【図１４】
2014072679.tif 000016
【図１５】
2014072679.tif 000017