(57)【要約】【課題】本発明は電極パッド、該電極パッドを利用した印刷回路基板及びその製造方法に関する。【解決手段】本発明は、接続端子部と、上記接続端子部上に形成されたパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層と、上記第１めっき層上に形成されたパラジウム（Ｐｄ）を含む第２めっき層とを含む電極パッドに関する。【選択図】図２
2014062315.tif 000002
【特許請求の範囲】
【請求項１】
接続端子部と、
前記接続端子部上に形成されたパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層と、
前記第１めっき層上に形成されたパラジウム（Ｐｄ）を含む第２めっき層と、を含む電極パッド。
【請求項２】
前記接続端子部は銅（Ｃｕ）を含む請求項１に記載の電極パッド。
【請求項３】
前記パラジウムリン（Ｐｄ−Ｐ）に含まれるリン（Ｐ）の含量は０．１〜６ｗｔ．％である請求項１または２に記載の電極パッド。
【請求項４】
前記第１めっき層の厚さは０．０１〜０．５μｍである請求項１から３の何れか１項に記載の電極パッド。
【請求項５】
前記第２めっき層は純パラジウム（ｐｕｒｅ  Ｐｄ）で形成された請求項１から４の何れか１項に記載の電極パッド。
【請求項６】
前記第２めっき層の厚さは０．０１〜０．５μｍである請求項１から５の何れか１項に記載の電極パッド。
【請求項７】
前記第２めっき層上に形成された金（Ａｕ）を含む第３めっき層を含む請求項１から６の何れか１項に記載の電極パッド。
【請求項８】
前記第３めっき層の厚さは０．０１〜０．５μｍである請求項７に記載の電極パッド。
【請求項９】
絶縁基板と、
前記絶縁基板上に形成された接続端子部と、
前記絶縁基板及び前記接続端子部の外側に形成されたパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層と、
前記絶縁基板及び前記第１めっき層の外側に形成されたパラジウム（Ｐｄ）を含む第２めっき層と、を含む印刷回路基板。
【請求項１０】
前記接続端子部は銅（Ｃｕ）を含む請求項９に記載の印刷回路基板。
【請求項１１】
前記パラジウムリン（Ｐｄ−Ｐ）に含まれるリン（Ｐ）の含量は０．１〜０．６ｗｔ．％である請求項９または１０に記載の印刷回路基板。
【請求項１２】
絶縁基板を設ける段階と、
前記絶縁基板上に接続端子部を形成する段階と、
前記絶縁基板及び前記接続端子部の外側にパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層を形成する段階と、
前記絶縁基板及び前記第１めっき層の外側にパラジウム（Ｐｄ）を含む第２めっき層を形成する段階と、を含む印刷回路基板の製造方法。
【請求項１３】
前記接続端子部は銅（Ｃｕ）を含む請求項１２に記載の印刷回路基板の製造方法。
【請求項１４】
前記第１めっき層を形成する段階は、電解めっきまたは無電解めっきにより第１めっき層を形成する段階を含む請求項１２または１３に記載の印刷回路基板の製造方法。
【請求項１５】
前記第２めっき層を形成する段階は、電解めっきまたは無電解めっきにより第２めっき層を形成する段階を含む請求項１２から１４の何れか１項に記載の印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電極パッド、該電極パッドを利用した印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
電子製品の小型化、薄板化、高密度化、パッケージ（ｐａｃｋａｇｅ）化の傾向により印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）も微細パターン（ｆｉｎｅ  ｐａｔｔｅｒｎ）化、小型化及びパッケージ化されつつある。
【０００３】
特に、薄板化、高密度化する印刷回路基板の電気入出力端子（ｐａｄ）は、次第に増加している。
【０００４】
このような増加傾向に対応し、端子のピッチ（ｐｉｔｃｈ）は次第にファインピッチ（ｆｉｎｅ  ｐｉｔｃｈ）化されている。
【０００５】
これにより、端子の表面処理過程で薄膜（ｔｈｉｎ  ｌａｙｅｒ）を形成するための工法の開発が行われている。
【０００６】
最近では、端子の表面にニッケル（Ｎｉ）膜を形成せず、Ｐｄ−Ａｕ膜のみを形成した工法も開発された。
【０００７】
一般的な印刷回路基板の電極パッドには、純パラジウム（Ｐｕｒｅ  Ｐｄ）またはパラジウムリン（Ｐｄ−Ｐ）めっき層のみが単独で用いられる場合が多い。
【０００８】
しかし、印刷回路基板の電極パッドに純パラジウム（Ｐｕｒｅ  Ｐｄ）またはパラジウムリン（Ｐｄ−Ｐ）めっき層が単独で用いられる場合、スキップめっき（ｓｋｉｐ  ｐｌａｔｉｎｇ）、ボイド（ｖｏｉｄ）、過剰めっき（ｅｘｃｅｓｓｉｖｅ  ｐｌａｔｉｎｇ）のような問題点が発生することがある。
【０００９】
下記先行技術文献に記載された特許文献１は、接続端子、これを利用した半導体パッケージ及び半導体パッケージの製造方法に関するもので、導体層、上記導体層上に形成された無電解ニッケルめっき膜、上記ニッケルめっき膜上に形成された純度９９質量％以上のパラジウムめっき皮膜を開示している。
【００１０】
下記先行技術文献に記載された特許文献２は、磁気センサパッケージに関するもので、銅（Ｃｕ）層、上記銅（Ｃｕ）層上に形成されたパラジウムリン（Ｐｄ−Ｐ）層、上記パラジウムリン（Ｐｄ−Ｐ）層上に形成された金（Ａｕ）層を含む電極パッドを開示している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】韓国公開特許第２０１０−００７９２０号
【特許文献２】日本公開特許第２００９−０６３３８４号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本明細書は、スキップめっき（ｓｋｉｐ  ｐｌａｔｉｎｇ）、ボイド（ｖｏｉｄ）、過剰めっき（ｅｘｃｅｓｓｉｖｅ  ｐｌａｔｉｎｇ）の発生を抑制することができる電極パッド、これを利用した印刷回路基板及びその製造方法を提供する。
【課題を解決するための手段】
【００１３】
本発明の一実施例による電極パッドは、接続端子部と、上記接続端子部上に形成されたパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層と、上記第１めっき層上に形成されたパラジウム（Ｐｄ）を含む第２めっき層とを含んでよい。
【００１４】
上記接続端子部は銅（Ｃｕ）を含んでよい。
【００１５】
上記パラジウムリン（Ｐｄ−Ｐ）に含まれるリン（Ｐ）の含量は０．１〜６ｗｔ．％であってよい。
【００１６】
上記第１めっき層の厚さは０．０１〜０．５μｍであってよい。
【００１７】
上記第２めっき層は純パラジウム（ｐｕｒｅ  Ｐｄ）で形成されてよい。
【００１８】
上記第２めっき層の厚さは０．０１〜０．５μｍであってよい。
【００１９】
上記第２めっき層上に形成された金（Ａｕ）を含む第３めっき層を含んでよい。
【００２０】
上記第３めっき層の厚さは０．０１〜０．５μｍであってよい。
【００２１】
本発明の一実施例による印刷回路基板は、絶縁基板と、上記絶縁基板上に形成された接続端子部と、上記絶縁基板及び上記接続端子部の外側に形成されたパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層と、上記絶縁基板及び上記第１めっき層の外側に形成されたパラジウム（Ｐｄ）を含む第２めっき層とを含んでよい。
【００２２】
上記接続端子部は銅（Ｃｕ）を含んでよい。
【００２３】
上記パラジウムリン（Ｐｄ−Ｐ）に含まれるリン（Ｐ）の含量は０．１〜０．６ｗｔ．％であってよい。
【００２４】
本発明の一実施例による印刷回路基板の製造方法は、絶縁基板を設ける段階と、上記絶縁基板上に接続端子部を形成する段階と、上記絶縁基板及び上記接続端子部の外側にパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層を形成する段階と、上記絶縁基板及び上記第１めっき層の外側にパラジウム（Ｐｄ）を含む第２めっき層を形成する段階とを含んでよい。
【００２５】
上記接続端子部は銅（Ｃｕ）を含んでよい。
【００２６】
上記第１めっき層を形成する段階は、電解めっきまたは無電解めっきにより第１めっき層を形成する段階を含んでよい。
【００２７】
上記第２めっき層を形成する段階は、電解めっきまたは無電解めっきにより第２めっき層を形成する段階を含んでよい。
【発明の効果】
【００２８】
本明細書の開示により、スキップめっき、ボイド、過剰めっきの発生を抑制する電極パッド、これを利用した印刷回路基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】電極パッドの断面を示した図面である。
【図２】本発明の一実施例による電極パッドの断面を示した図面である。
【図３】本発明の一実施例による印刷回路基板の製造方法を示した図面である。
【図４】本発明の他の実施例による電極パッドの断面を示した図面である。
【発明を実施するための形態】
【００３０】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００３１】
図１は電極パッドの断面を示した図面である。
【００３２】
図１の（ａ）を参照すると、絶縁基板１０上に銅（Ｃｕ）で形成された接続端子部２０が形成されることができる。また、上記接続端子部２０上にパラジウム（Ｐｄ）で形成された第１めっき層４０が形成されることができる。
【００３３】
図１の（ｂ）を参照すると、絶縁基板１０上に銅（Ｃｕ）で形成された接続端子部２０が形成されることができる。また、上記接続端子部２０上にパラジウム（Ｐｄ）で形成された第１めっき層４０が形成され、さらに、上記第１めっき層４０上に金（Ａｕ）で形成された第２めっき層５０が形成されることができる。
【００３４】
第１めっき層４０の内側は上記接続端子部２０の外側と接する。また、上記第２めっき層５０の内側は上記第１めっき層４０の外側と接する。
【００３５】
上記第１めっき層及び上記第２めっき層は、半田付け（ｓｏｌｄｅｒｉｎｇ）またはワイヤボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）により所定の素子と連結されることができる。
【００３６】
上述のように、上記接続端子部２０上にパラジウム（Ｐｄ）で形成された第１めっき層４０が形成されることができる。純パラジウム（Ｐｕｒｅ  Ｐｄ）めっき液の場合、めっき薬品の特性上、反応性が低い。従って、接続端子部２０上に純パラジウム（Ｐｕｒｅ  Ｐｄ）めっき液を用いて第１めっき層４０を形成すると、めっき層が形成されないスキップめっき（ｓｋｉｐ  ｐｌａｔｉｎｇ）現象が発生しやすい。
【００３７】
上記スキップめっき現象を抑制するためには、初期反応速度を高める必要がある。このとき、初期反応速度を高めるために触媒の沈積時間を増やしたり、触媒の反応性を高めることができる。
【００３８】
しかし、触媒の沈積時間を増やしたり、触媒の反応性を高めると、上記触媒により過度な置換反応が起こる可能性がある。上記置換反応は銅（Ｃｕ）で形成された接続端子部２０の腐食を誘発したり、接続端子部２０とパラジウム（Ｐｄ）を含む第１めっき層間のボイド（ｖｏｉｄ）を誘発することがある。
【００３９】
図１の（ｃ）を参照すると、絶縁基板１０上に銅（Ｃｕ）で形成された接続端子部２０が形成されることができる。また、上記接続端子部２０上にパラジウムリン（Ｐｄ−Ｐ）で形成された第１めっき層３０が形成され、さらに、上記第１めっき層３０上に金（Ａｕ）で形成された第２めっき層５０が形成されることができる。
【００４０】
第１めっき層３０の内側は上記接続端子部２０の外側と接する。また、上記第２めっき層５０の内側は上記第１めっき層３０の外側と接する。
【００４１】
上記第２めっき層は、半田付けまたはワイヤボンディングにより所定の素子と連結されることができる。
【００４２】
しかし、上記第１めっき層は空気中の酸素に反応するため、酸化しやすい。従って、半田付けまたはワイヤボンディングに適さない。
【００４３】
上述したように、上記接続端子部２０上にパラジウムリン（Ｐｄ−Ｐ）で形成された第１めっき層３０が形成されることができる。パラジウムリン（Ｐｄ−Ｐ）めっき液の場合、めっき薬品特性上、反応性が高い。従って、接続端子部２０上にパラジウムリン（Ｐｄ−Ｐ）めっき液を用いて第１めっき層４０を形成すると、上記パラジウムリン（Ｐｄ−Ｐ）めっき液は絶縁基板に化学銅めっきをする際、吸着されたパラジウム（Ｐｄ）触媒または銅（Ｃｕ）残渣に反応することができる。さらに、めっき反応時間が長くなるほど、パラジウムリン（Ｐｄ−Ｐ）めっき液はパラジウム（Ｐｄ）触媒または銅（Ｃｕ）残渣とさらに多く反応する。
【００４４】
従って、厚いパラジウム（Ｐｄ）膜を必要とする電極パッドを製造する場合、パラジウム（Ｐｄ）めっき層が広がる過剰めっき不良が発生する可能性が高い。
【００４５】
図２は本発明の一実施例による電極パッドの断面を示した図面である。
【００４６】
図２の（ａ）を参照すると、絶縁基板１０上に接続端子部２０が形成されることができる。
【００４７】
上記絶縁基板１０は印刷回路基板の製造に用いられる一般的な材料で形成されてよい。例えば、上記絶縁基板１０は樹脂層の内部に強化材が含浸された構造であることができる。樹脂層は絶縁性樹脂で形成されてよく、強化材としてはガラス繊維を用いることができる。
【００４８】
上記接続端子部２０は銅（Ｃｕ）で形成されることができる。
【００４９】
また、上記接続端子部２０上にパラジウムリン（Ｐｄ−Ｐ）で形成された第１めっき層３０が形成されることができる。
【００５０】
図２の（ａ）を参照すると、上記絶縁基板１０及び上記接続端子部２０の外側にパラジウムリン（Ｐｄ−Ｐ）で形成された第１めっき層３０が形成されることができる。
【００５１】
上記パラジウムリン（Ｐｄ−Ｐ）に含まれるリン（Ｐ）の含量は０．１〜６ｗｔ．％であることが好ましい。
【００５２】
上記リン（Ｐ）の含量が６ｗｔ．％以上では、パラジウムリン（Ｐｄ−Ｐ）めっき層の表面にリン（Ｐ）酸化物が形成され、後に形成されるめっき層の接合力を低下させることがある。
【００５３】
上記第１めっき層の厚さは０．０１〜０．５μｍであることが好ましい。
【００５４】
これは、上記第１めっき層の厚さが０．５μｍ以上では、パラジウム（Ｐｄ）めっき層が広がる過剰めっき不良が発生する可能性が高いためである。
【００５５】
本発明の一実施例によると、接続端子部２０上にパラジウム（Ｐｄ）めっき層を形成しないため、スキップめっき、ボイド発生を抑制することができる。
【００５６】
また、パラジウムリン（Ｐｄ−Ｐ）めっき層の厚さが適切に調節されるため、過剰めっきの発生を抑制することができる。
【００５７】
一方、上記第１めっき層３０上にパラジウム（Ｐｄ）で形成された第２めっき層４０が形成されてよい。
【００５８】
図２の（ａ）を参照すると、上記絶縁基板１０及び上記第１めっき層３０の外側にパラジウム（Ｐｄ）で形成された第２めっき層４０が形成されることができる。
【００５９】
上記第２めっき層４０の厚さは０．０１〜０．５μｍであることが好ましい。
【００６０】
上記第２めっき層４０の厚さが０．５μｍ以上では、接合面にＰｄＳｎ４、ＡｕＳｎ４が形成される可能性があり、上記ＰｄＳｎ４、ＡｕＳｎ４は半田接合性を低下させることがある。
【００６１】
上記第２めっき層４０は半田付けまたはワイヤボンディングにより所定の素子と連結されることができる。
【００６２】
本発明の一実施例によると、別途のめっき層をさらに形成しなくても上記第２めっき層４０が半田接合やワイヤボンディングに用いられることができる。
【００６３】
図２の（ｂ）を参照すると、上記第２めっき層４０上に金（Ａｕ）で形成された第３めっき層５０が形成されることができる。即ち、上記絶縁基板１０及び上記第２めっき層４０の外側に金（Ａｕ）で形成された第３めっき層５０が形成されてよい。
【００６４】
上記第３めっき層５０の厚さは０．０１〜０．５μｍであることが好ましい。
【００６５】
上記第３めっき層５０の厚さが０．５μｍ以上では、接合面にＰｄＳｎ４、ＡｕＳｎ４が形成される可能性があり、上記ＰｄＳｎ４、ＡｕＳｎ４は半田接合性を低下させることがある。
【００６６】
上記第３めっき層５０は半田付けまたはワイヤボンディングにより所定の素子と連結されることができる。
【００６７】
図３は本発明の一実施例による印刷回路基板の製造方法を示した図面である。
【００６８】
図３の（ａ）に示されているように絶縁基板１０を用意することができる。
【００６９】
図３の（ｂ）を参照すると、上記絶縁基板１０上に接続端子部２０を形成することができる。
【００７０】
例えば、上記接続端子部２０は銅めっきにより形成されることができる。
【００７１】
図３の（ｃ）を参照すると、上記絶縁基板１０及び上記接続端子部２０の外側にパラジウムリン（Ｐｄ−Ｐ）めっき液を用いて、電解めっきまたは無電解めっき方式によりパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層３０を形成することができる。
【００７２】
図３の（ｄ）を参照すると、上記絶縁基板１０及び上記第１めっき層３０の外側にパラジウム（Ｐｄ）めっき液を用いて、電解めっきまたは無電解めっき方式によりパラジウム（Ｐｄ）を含む第２めっき層４０を形成することができる。
【００７３】
図３の（ｅ）を参照すると、上記絶縁基板１０及び上記第２めっき層４０の外側に金（Ａｕ）めっき液を用いて、電解めっきまたは無電解めっき方式により金（Ａｕ）を含む第３めっき層５０を形成することができる。
【００７４】
図４は本発明の他の実施例による電極パッドの断面を示した図面である。
【００７５】
図４の（ａ）は絶縁基板１０のワイヤボンディング用電極パッドの断面図である。絶縁材１２の間にあるワイヤボンディング用電極パッドは絶縁基板１０の一面上に設けられた銅（Ｃｕ）を含む接続端子部２０と、上記接続端子部上に形成されたパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層３０と、上記第１めっき層３０上に形成されたパラジウム（Ｐｄ）を含む第２めっき層４０と、上記第２めっき層４０上に形成された金（Ａｕ）を含む第３めっき層５０とを備えてよい。
【００７６】
図４の（ｂ）は絶縁基板１０の半田接続用電極パッドの断面図である。絶縁材１２の間にあるワイヤボンディング用電極パッドは絶縁基板１０の一面上に設けられた銅（Ｃｕ）を含む接続端子部２０と、上記接続端子部上に形成されたパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層３０と、上記第１めっき層３０上に形成されたパラジウム（Ｐｄ）を含む第２めっき層４０と、上記第２めっき層４０上に形成された金（Ａｕ）を含む第３めっき層５０とを備えてよい。
【実施例】
【００７７】
以下、実施例を通じて本発明をより詳細に説明するが、本発明の範囲は以下に提示された実施例により制限されない。
【００７８】
テスト（Ｔｅｓｔ）基板の作成工程
テスト（Ｔｅｓｔ）基板はｓｅｍｉ−ａｄｄｉｔｉｖｅ法を用いて次のように製作することができる。市販されている厚さ０．５ｍｍ、銅箔１８μｍのＦＲ−４基板（ＰＡＮＡＳＯＮＩＣ製）の銅箔をエッチング（ｅｔｃｈｉｎｇ）して除去し、表１のようなＤｅ−ｓｍｅａｒ工程で表面粗化を施した。
【００７９】
表１はＤｅ−ｓｍｅａｒ工程の条件を示したものである。
【００８０】
【表１】
2014062315.tif 000003
ＯＰＣ−１２００  Ｅｐｏ−ｅｔｃｈ、ＯＰＣ−１３００  Ｎｅｕｔｒａｌｉｚｅｒ：Ｏｋｕｎｏ  Ｃｈｅｍｉｃａｌ製
【００８１】
次に、表２のような条件で無電解銅めっき工程を実施した。
【００８２】
表２は無電解銅めっき前処理工程の条件を示したものである。
【００８３】
【表２】
2014062315.tif 000004
ＯＰＣ−３７０Ｍ  Ｃｏｎｄｉｔiｏｎｅｒ、ＯＰＣ−４００  Ｓｏｆｔ  ｅｔｃｈ：Ｏｋｕｎｏ  Ｃｈｅｍｉｃａｌ
Ｎｅｏｇａｎｔｈ  ＭＶ  Ａｃｔｉｖａｔｏｒ、Ｒｅｄｕｃｅｒ、Ｐｒｉｎｔｇａｎｔｈ  ＭＶ：ＡＴＯＴＥＣＨ
【００８４】
めっき後、ドライフィルム（ｄｒｙ−ｆｉｌｍ）でパターン（ｐａｔｔｅｒｎ）を形成し、表３のような条件で硫酸銅めっき液でめっきを施し、ドライフィルムを除去してからフラッシュエッチング（ｆｌａｓｈ  ｅｔｃｈｉｎｇ）処理して化学銅を除去した。
【００８５】
表３は硫酸銅工程条件を示したものである。
【００８６】
【表３】
2014062315.tif 000005
【００８７】
上述のテスト（ｔｅｓｔ）基板の作成工程において、各種触媒を用いて基板上にスペース（ｓｐａｃｅ）が異なるワイヤボンディング用ボンドフィンガー（ｂｏｎｄ  ｆｉｎｇｅｒ）を製作する。
【００８８】
該基板を表４のように無電解Ｐｄ／Ａｕ工程でめっきをし、スペース間に生じるブリッジ（ｂｒｉｄｇｅ）現象を光学顕微鏡で確認する。そして、使用するめっき組成は下記の通りである。
【００８９】
表４は無電解Ｐｄ／Ａｕ工程のＰｄ薬品の組成を示したものである。
【００９０】
【表４】
2014062315.tif 000006
Ｓｏｌ．１：ＭＥＴＡＬ  ＦＩＮＩＳＨＩＮＧ；Ｖｏ１８７，Ｎｏ．１，２３−２７（１９８９）
Ｓｏｌ．２：金属表面技術協会講演集、７３ｒｄ、１１６−１１７（１９８６）
Ｓｏｌ．３：ＪＰ４１１７０１６に記載された実施例１
【００９１】
表５は無電解Ｎｉ／Ａｕ工程を示したものである。
【００９２】
【表５】
2014062315.tif 000007
【００９３】
このような実施例から得られた結果は、表５及び表６に示した。
【００９４】
表６は、複数の比較例及び実施例に用いられためっき液及び膜厚を示したものである。
【００９５】
【表６】
2014062315.tif 000008
【００９６】
表７は、比較例及び実施例に対する信頼性及びめっき広がり有無を示したものである。
【００９７】
【表７】
2014062315.tif 000009
○：Ｂｒｉｄｇｅが確認されない
△：Ｂｏｎｄ  ｆｉｎｇｅｒ周辺にめっき広がりが確認される
×：全面にめっき広がりが確認される
Ｓ．Ｊ．：半田接合(solder Joint)
Ｗ．Ｂ．：ワイヤボンディング(Wire Bonding)
【００９８】
表７を参照すると、比較例１、２は信頼性（ｒｅｌｉａｂｉｌｉｔｙ）に問題はないが、めっき広がりが確認され、基板として使用するには適さないことが分かる。
【００９９】
また、比較例３はめっき広がりは確認されなかったが、スキップ（ｓｋｉｐ）が発生したため、信頼性（ｒｅｌｉａｂｉｌｉｔｙ）に問題がある。
【０１００】
これに対し、実施例１〜５では、全てめっき広がりが確認されず、信頼性（ｒｅｌｉａｂｉｌｉｔｙ）にも問題がなかった。
【０１０１】
上記実施例１〜５は、全て接続端子部上にパラジウムリン（Ｐｄ−Ｐ）を含む第１めっき層が形成され、上記第１めっき層上にパラジウム（Ｐｄ）を含む第２めっき層が形成されている。
【０１０２】
従って、本発明の一実施例によると、スキップ（ｓｋｉｐ）現象、ボイド（ｖｏｉｄ）発生現象、めっき広がり現象が発生せず、信頼性（ｒｅｌｉａｂｉｌｉｔｙ）にも問題がないことが分かる。
【０１０３】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１０４】
１０  絶縁基板
２０  接続端子部
３０  パラジウムリン（Ｐｄ−Ｐ）を含むめっき層
４０  パラジウム（Ｐｄ）を含むめっき層
５０  金（Ａｕ）を含むめっき層
【図１】
2014062315.tif 000010
【図２】
2014062315.tif 000011
【図３】
2014062315.tif 000012
【図４】
2014062315.tif 000013