(57)【要約】【課題】出力信号の最大出力と最大の歪みを独立して制御する。【解決手段】信号増幅装置１において、スライサ５０の信号制限レベルはパワー制限データPLIMTに基づいて設定される。また、最大振幅の入力信号Ｖinが供給された場合に第１信号Vｘの振幅が信号制限レベルと一致するように設定されたアンプ４０のゲインを第1係数αとして生成され、入力信号Ｖinの振幅が信号制限レベルと一致する場合に、歪設定データTHDが指定する最大の歪みとなるように設定されたアンプ４０のゲインを第２係数βとして生成され、アンプ４０のゲインをα・βに設定する。【選択図】図１
2014140139.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力信号を生成し、前記出力信号に許容される最大の歪みを指定する歪設定情報と、前記出力信号の最大出力を指定するパワー制限情報とが供給される信号増幅装置であって、
前記入力信号の振幅を調整した第１信号を出力するゲイン調整部と、
前記パワー制限情報と前記歪設定情報とに基づいて、前記ゲイン調整部のゲインを設定する第１設定部と、
前記第１信号の振幅を制限して第２信号を出力する振幅制限部と、
前記パワー制限情報の示す前記出力信号の最大出力となるように、前記振幅制限部において前記第1信号の振幅を制限する信号制限レベルを設定する第２設定部と、
前記第２信号に基づいて前記出力信号を生成する出力部とを備え、
前記第１設定部は、
前記パワー制限情報に基づいて、最大振幅の前記入力信号が供給された場合に前記第１信号の振幅が前記振幅制限部の信号制限レベルと一致するように設定された前記ゲイン調整部のゲインを第1係数として生成する第１係数生成部と、
前記歪設定情報に基づいて、前記入力信号の振幅が前記振幅制限部の信号制限レベルと一致する場合に、前記歪設定情報で指定される最大の歪みとなるように設定された前記ゲイン調整部のゲインを第２係数として生成する第２係数生成部とを備え、
前記ゲイン調整部のゲインを前記第１係数と前記第２係数との積となるように設定する、
ことを特徴とする信号増幅装置。
【請求項２】
前記第１係数生成部は、前記パワー制限情報の示す前記出力信号の最大出力と、前記第１係数とを対応づけて記憶した第１記憶部を備え、前記第1記憶部を参照して、前記パワー制限情報に対応する前記第１係数を読み出し、
前記第２係数生成部は、前記歪設定情報で指定される最大の歪みと、前記第２係数とを対応づけて記憶した第２記憶部を備え、前記第２記憶部を参照して、前記歪設定情報に対応する前記第２係数を読み出す、
ことを特徴とする請求項１に記載の信号増幅装置。
【請求項３】
前記第１係数生成部は、
前記歪設定情報が前記出力信号に含まれる最大の歪みを制御することを示す場合、前記パワー制限情報に基づいて、最大振幅の前記入力信号が供給された場合に前記第１信号の振幅が前記振幅制限部の信号制限レベルと一致するように設定された前記ゲイン調整部のゲインを前記第1係数として生成し、
前記歪設定情報が前記出力信号に含まれる最大の歪みを制御しないことを示す場合、前記第1係数を「１」とし、
前記第２係数生成部は、
前記歪設定情報が前記出力信号に含まれる最大の歪みを制御することを示す場合、前記入力信号の振幅が前記振幅制限部の信号制限レベルと一致する場合に、前記歪設定情報で指定される最大の歪みとなるように設定された前記ゲイン調整部のゲインを前記第２係数とし、
前記歪設定情報が前記出力信号に含まれる最大の歪みを制御しないことを示す場合、前記第２係数を「１」とする、
ことを特徴とする請求項１に記載の信号増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から出力信号の最大出力と出力信号が最大出力時の歪みの最大値とを設定可能な信号増幅回路に関する。
【背景技術】
【０００２】
増幅器の性能を表す指標の一つとして歪みがある。出力信号に含まれる歪みが大きいと、スピーカーから放音される音が聞きづらくなり、音質が低下する。このため、増幅器の出力信号に含まれる歪みを検出し、増幅器に供給される入力信号の振幅を調整する技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２００２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、増幅器の性能としては、出力信号の最大出力における歪みの大きさが規定されることが多い。
しかしながら、従来の技術では、出力信号の最大出力とは無関係に歪みが制御されており、外部から出力信号の最大出力及び歪みを可変に設定することはできなかった。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、外部から出力信号の最大出力と歪みの最大値とを設定可能な信号増幅回路を提供することを解決課題の一つとする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために本発明に係る信号増幅装置は、入力信号を増幅して出力信号を生成し、前記出力信号に許容される最大の歪みを指定する歪設定情報と、前記出力信号の最大出力を指定するパワー制限情報とが供給されるものであって、前記入力信号の振幅を調整した第１信号を出力するゲイン調整部と、前記パワー制限情報と前記歪設定情報とに基づいて、前記ゲイン調整部のゲインを設定する第１設定部と、前記第１信号の振幅を制限して第２信号を出力する振幅制限部と、前記パワー制限情報の示す前記出力信号の最大出力となるように、前記振幅制限部において前記第1信号の振幅を制限する信号制限レベルを設定する第２設定部と、前記第２信号に基づいて前記出力信号を生成する出力部とを備え、前記第１設定部は、前記パワー制限情報に基づいて、最大振幅の前記入力信号が供給された場合に前記第１信号の振幅が前記振幅制限部の信号制限レベルと一致するように設定された前記ゲイン調整部のゲインを第1係数として生成する第１係数生成部と、  前記歪設定情報に基づいて、前記入力信号の振幅が前記振幅制限部の信号制限レベルと一致する場合に、前記歪設定情報で指定される最大の歪みとなるように設定された前記ゲイン調整部のゲインを第２係数として生成する第２係数生成部とを備え、前記ゲイン調整部のゲインを前記第１係数と前記第2係数との積となるように設定することを特徴とする。
【０００７】
この発明によれば、振幅制限部の信号制限レベルは、パワー制限情報の示す出力信号の最大出力となるように設定される。その一方、ゲイン調整部のゲインは、第１係数と第２係数との積で定まり、第１係数は、最大振幅の入力信号が供給された場合に第１信号の振幅が信号制限レベルと一致するように設定され、第２係数は、入力信号の振幅が信号制限レベルと一致する場合に、歪設定情報で指定される最大の歪みとなるように設定される。このため、出力信号に許容される最大の歪みを指定する歪設定情報と、出力信号の最大出力を指定するパワー制限情報とを信号増幅装置に供給することによって、歪みと最大出力とを独立して制御することが可能となる。
なお、第１係数生成部と第２係数生成部とは、ＣＰＵが所定の演算を実行することによって、第１係数と第２係数とを生成してもよい。
【０００８】
上述した発明の態様において、前記第１係数生成部は、前記パワー制限情報の示す前記出力信号の最大出力と、前記第１係数とを対応づけて記憶した第１記憶部を備え、前記第1記憶部を参照して、前記パワー制限情報に対応する前記第１係数を読み出し、前記第２係数生成部は、前記歪設定情報で指定される最大の歪みと、前記第２係数とを対応づけて記憶した第２記憶部を備え、前記第２記憶部を参照して、前記歪設定情報に対応する前記第２係数を読み出すことが好ましい。この発明によれば、演算によらず第１係数と第２係数とを生成するので、構成を簡素化することができる。
【０００９】
上述した発明の態様において、前記第１係数生成部は、前記歪設定情報が前記出力信号に含まれる最大の歪みを制御することを示す場合、前記パワー制限情報に基づいて、最大振幅の前記入力信号が供給された場合に前記第１信号の振幅が前記振幅制限部の信号制限レベルと一致するように設定された前記ゲイン調整部のゲインを前記第1係数として生成し、前記歪設定情報が前記出力信号に含まれる最大の歪みを制御しないことを示す場合、前記第1係数を「１」とし、前記第２係数生成部は、前記歪設定情報が前記出力信号に含まれる最大の歪みを制御することを示す場合、前記入力信号の振幅が前記振幅制限部の信号制限レベルと一致する場合に、前記歪設定情報で指定される最大の歪みとなるように設定された前記ゲイン調整部のゲインを前記第２係数とし、前記歪設定情報が前記出力信号に含まれる最大の歪みを制御しないことを示す場合、前記第２係数を「１」とすることが好ましい。
【００１０】
この発明の態様によれば、歪設定情報は、出力信号に許容される最大の歪みの大きさを指定するだけでなく、出力信号に許容される歪みを自動的に制御しないことを指定できるので、構成を簡素化できるといった利点がある。すなわち、出力信号に含まれる最大の歪みを制御しない場合には、第１係数「１」とし、第２係数を「１」とするので、ゲイン調整部のゲインは「１」となり、パワー制限情報によって指定される振幅制限部の信号制限レベルとゲイン調整部のゲインと連動しないことになる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る信号増幅装置の構成を示すブロック図である。
【図２】第１テーブルの記憶内容を示す説明図である。
【図３】第２テーブルの記憶内容を示す説明図である。
【図４】信号増幅装置の各部の波形を示す波形図である。
【発明を実施するための形態】
【００１２】
＜１．実施形態＞
以下、図面を参照しつつ、本発明に係る実施形態を説明する。図１は、本発明の実施形態に係る信号増幅装置１の主要構成を示すブロック図である。この信号増幅装置１は、入力信号Ｖinを増幅して出力信号Ｖoutを生成し、出力信号Ｖoutをスピーカー２に供給する。信号増幅装置１は、外部から供給されるパワー制限データPLIMT及び歪設定データTHDに基づいて、出力信号Ｖoutの最大出力と出力信号Ｖoutに含まれる歪みの最大値とを設定可能になっている。
【００１３】
パワー制限データPLIMTは、出力信号Ｖoutの最大出力を指定する。歪設定データTHDは、出力信号Ｖoutに含まれる歪みの制御方法について指定する。具体的には、出力信号Ｖoutに含まれる歪みの最大値を制御するか否かを指定すると共に、制御する場合に出力信号Ｖoutに含まれる歪みの最大値を指定する。歪設定データTHDは、例えば、３ビットで表され、THD=[000]で出力信号Ｖoutに含まれる歪みの最大値を制御しないことを示す。また、THD=[001]〜[111]で出力信号Ｖoutに含まれる歪みの最大値を制御することを示し、且つ７段階の歪みの最大値を指定する。
【００１４】
信号増幅装置１は、第１テーブル１０、第２テーブル２０、乗算器３０、アンプ４０、スライサ５０、及びＤ級増幅回路６０を備え、外部機器であるスピーカー２と接続されている。アンプ４０は、入力信号Ｖinの振幅を第２制御データＣ２に基づいて調整し第１信号Ｖｘを出力するゲイン調整部として機能する。また、スライサ５０は、第１制御データＣ１に基づいて第１信号Ｖｘの振幅を制限して第２信号Ｖｙを出力する振幅制限部として機能する。
【００１５】
図２に第１テーブル１０の記憶内容を示す。第1テーブル１０には、パワー制限データPLIMTの示す出力信号Ｖoutの最大出力と、スライサ５０の信号制限レベルを指定する第1制御データＣ１、及び第１係数αが対応付けられて記憶されている。そして、パワー制限データPLIMTの値に応じて第１制御データＣ１が読み出されスライサ５０に供給される。また、パワー制限データPLIMTと歪設定データTHDとの値に応じて第１係数αが読み出され、乗算器３０に供給される。
【００１６】
ここで、第１係数αは、パワー制限データPLIMTの示す出力信号Ｖoutの最大出力において、無歪みとなるアンプ４０のゲインＧの値を示している。信号増幅装置１における歪みは、出力信号Ｖoutが最大出力を超えないようにスライサ５０において信号制限レベルにて振幅を制限する（振幅をクリップする）ことによって発生する。無歪みとなるようにアンプ４０のゲインＧが設定されると、第１信号Ｖｘはスライサ５０においてクリップされない。
したがって、第１係数αは、最大振幅の入力信号Ｖinが供給された場合に、第１信号Ｖｘの最大レベルと最小レベルとが、スライサ５０の信号制限レベルと一致するように設定されたアンプ４０のゲインＧを示している。
【００１７】
第１テーブル１０は、第１係数αを生成する第１係数生成部として機能する。例えば、パワー制限データPLIMTが最大出力を０.５Ｗに指定した場合、第１制御データＣ１の値は「２」となり、パワー制限データPLIMTがＯＦＦを指定した場合、第１制御データＣ１の値は「０」となる。スライサ５０は第１制御データＣ１が大きくなる程、信号制限レベルが大きくなる。第１制御データＣ１の値が「０」の場合は、ミュートの状態であり、出力信号Ｖoutが無くなることを意味する。
【００１８】
また、歪設定データTHDが[000]の場合は、上述したように出力信号Ｖoutに含まれる歪みの最大値を制御しないことを指定する。このため、パワー制限データPLIMTの示す最大出力の大きさとは無関係に、第１テーブル１０から第１係数αとして「１」が読み出される。一方、歪設定データTHDが[000]以外の場合には、第１テーブル１０からパワー制限データPLIMTの示す最大出力の大きさに応じた第１係数αが読み出される。例えば、パワー制限データPLIMTの示す最大出力が０.５Ｗであれば第１係数αとして「０.０２」が読み出され、パワー制限データPLIMTの示す最大出力が３０Ｗであれば第１係数αとして「０.９６」が読み出される。
【００１９】
図３に第２テーブル２０の記憶内容を示す。第２テーブル２０には、歪設定データTHDと第２係数βとが対応付けられて記憶されている。ここで、第２係数βは、入力信号Ｖinの振幅がスライサ５０の信号制限レベルと一致する場合に、歪設定データTHDで指定される最大の歪みとなるように設定されたアンプ４０のゲインＧとなる。第２テーブル２０は、第２係数βを生成する第２係数生成部として機能する。
【００２０】
乗算器３０は第1テーブル１０から出力される第1係数αと第２テーブル２０から出力される第２係数βとを乗算して第２制御データＣ２を生成する。第２制御データＣ２は「α・β」を示し、アンプ４０に供給される。
アンプ４０は第２制御データＣ２によって定められるゲインＧ（＝α・β）で入力信号Ｖinを増幅し、第１信号Ｖｘを出力する。第1信号Ｖｘは、Ｖｘ＝α・β・Ｖinとなる。
スライサ５０は、第1テーブル１０から出力される第1制御データＣ１に従って、第１信号Ｖｘの振幅を制限した第２信号Ｖｙを生成する。Ｄ級増幅回路６０は、第２信号ＶｙをＤ級増幅して出力信号Ｖoutを生成し、スピーカー２に出力する。
このように本実施形態において、第１テーブル１０、第２テーブル２０及び乗算器３０は、パワー制限データPLIMTと歪設定データTHDとに基づいて、アンプ４０のゲインGを設定する第１設定部として機能し、さらに、第１テーブル１０は、パワー制限データPLIMT基づいて、出力信号Ｖoutの最大出力を制限するスライサ５０の信号制限レベルを設定する第２設定部として機能する。
【００２１】
次に、図４を参照して、信号増幅装置１の動作について説明する。まず、入力信号Ｖinがダイナミックレンジで規定される最小レベルＶminと最大レベルＶmaxとで振れる場合を想定する。この場合、パワー制限データPLIMTによって指定される出力信号Ｖoutの最大出力に対応するスライサ５０の信号制限レベルがＳmaxとＳminであるとすれば、第1係数αは、図４に示すようにα＝Ｓmax／Ｖmaxとなる。仮に、歪みを０％とすれば、アンプ４０のゲインＧをα＝Ｓmax／Ｖmaxに設定する必要がある。この場合、第２係数βは「１」となる。
【００２２】
歪設定データTHDによって出力信号Ｖoutに許容される歪みの最大値が指定されると、スライサ５０によってアンプ４０から出力される第１信号Ｖｘの振幅が制限されることになる。この結果、図４に示すように、第１信号Ｖｘの振幅は、信号制限レベルＳmin及びＳmaxを超える。換言すれば、歪設定データTHDで指定される歪みに応じた大きさまで、入力信号Ｖinをアンプ４０で増幅して第１信号Ｖｘを生成し、これをパワー制限データPLIMTで指定される信号制限レベルで振幅を制限して第２信号Ｖｙを生成している。
【００２３】
このように本実施形態によれば、パワー制限データPLIMTに応じて第１制御データＣ１を生成し、第１制御データＣ１よってスライサ５０の信号制限レベルを設定するとともに、設定された信号制限レベルで第１信号Ｖｘがクリップされたとしても、出力信号Ｖoutの歪みの大きさが歪設定データTHDで指定する歪みの大きさとなるように、アンプ４０のゲインＧを設定したので、外部から出力信号Ｖoutの最大出力と歪みの大きさを容易に制御することが可能となる。
【００２４】
また、アンプ４０のゲインＧを第１係数αと第２係数βとの積で決定したので、スライサ５０の信号制限レベルと連動した第１信号Ｖｘの振幅の調整が容易となる。即ち、第１係数αによって、入力信号Ｖinの振幅をスライサ５０の信号制限レベルでクリップされない境界まで調整し、さらに、第２係数βによって許容される歪みまで入力信号Ｖinを増幅して第１信号Ｖｘを生成し、スライサ５０で歪みを発生させるようにしたので、一定の歪みを許容しつつ、出力信号Ｖoutの最大出力を制御することができる。
【００２５】
さらに、歪設定データTHDは、出力信号Ｖoutに許容される最大の歪みの大きさを指定するだけでなく、THD=[000]で歪みを自動的に制御しないことを指定できるので、構成を簡素化できるといった利点がある。より具体的には、第１テーブル１０は、歪設定データTHDがTHD=[000]であるか否かによって第１係数αを切り替えて出力し、THD=[000]の場合は第１係数αが「１」となる。また、THD=[000]の場合、第２テーブル２０から出力される第２係数βが「１」となる。このため、アンプ４０のゲインＧは「１」となり、許容される歪みの大きさに応じた入力信号Ｖinの振幅の調整は実行されないことになる。このように、第１係数αと第２係数βとをともに「１」に設定することによって、自動的に歪みの大きさに応じて振幅を調整する場合と共通の構成を用いて歪みを自動的に制御しないようにできる。
【００２６】
＜２．変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、上述した実施形態と各変形例は適宜組み合わせてもよいことは勿論である。
【００２７】
（１）上述した実施形態では、入力信号Ｖinはアナログ信号として供給され、アンプ４０及びスライサ５０は、アナログ回路として説明したが、本発明はこれに限定されるものではなく、入力信号Ｖinがデジタル信号として供給されてもよい。この場合、アンプ４０及びスライサ５０をソフトウエアやデジタル回路で構成してもよい。例えば、アンプ４０を乗算回路で構成し、スライサ５０をコンパレータなどで構成してもよい。
【００２８】
（２）上述した実施形態では、第１テーブル１０、第２テーブル２０、及び乗算器３０を用いて、第１制御データＣ１及び第２制御データＣ２を生成したが、本発明はこれに限定されるものではなく、ＣＰＵがソフトウエアを実行することによって、これを実現してもよい。この場合、パワー制限データPLIMT及び歪設定データTHDは、所定のレジスタにセットされ、ＣＰＵがこれを参照することによって、ソフトウエアを実行してもよい。
【００２９】
（３）上述した実施形態では、第２信号Ｖｙに基づいて出力信号Ｖoutを生成する出力部としてＤ級増幅回路６０を例示したが、本発明はこれに限定されるものではなく、Ｄ級増幅回路６０の替わりに他の増幅回路やバッファを出力部として用いてもよい。
【符号の説明】
【００３０】
１……信号増幅装置、２……スピーカー、１０……第１テーブル、２０……第２テーブル、３０……乗算器、４０……アンプ、５０……スライサ、６０……Ｄ級増幅回路、THD……歪設定データ、PLIMT……パワー制限データ、α……第１係数、β……第２係数、Ｖｘ……第１信号、Ｖｙ……第２信号、Ｃ１……第１制御データ、Ｃ２……第２制御データ、Ｖin……入力信号、Vout……出力信号。
【図１】
2014140139.tif 000003
【図２】
2014140139.tif 000004
【図３】
2014140139.tif 000005
【図４】
2014140139.tif 000006