(57)【要約】【課題】集積回路素子を、導体パターンのパッド領域に半田等のバンプで搭載する際に、搭載位置が導体パターンのパッド領域の線幅方向にずれて、接続信頼性が悪化する場合があった。【解決手段】圧電デバイス１００は、素子搭載部材１１０と、素子搭載部材１１０に搭載されている圧電素子１３０と、素子搭載部材１１０の表面に設けられており、パッド領域１１２ａおよび配線領域１１２ｂを含んでいる導体パターン１１２と、導体パターン１１２のパッド領域１１２ａにバンプ１２２によって電気的に接続されている集積回路素子１３０とを備えており、パッド領域１１２ａの線幅は、配線領域１１２ｂの線幅より狭いことを特徴とする。【選択図】図２
2014072815.tif 000002
【特許請求の範囲】
【請求項１】
素子搭載部材と、
前記素子搭載部材に搭載されている圧電素子と、
前記素子搭載部材の表面に設けられており、パッド領域および配線領域を含んでいる導体パターンと、
前記導体パターンの前記パッド領域にバンプによって電気的に接続されている集積回路素子とを備えており、
前記パッド領域の線幅は、前記配線領域の線幅より狭いことを特徴とする圧電デバイス。
【請求項２】
前記パッド領域は、所定の方向に延出されていることを特徴とする請求項１記載の圧電デバイス。
【請求項３】
前記パッド領域の線幅は、前記集積回路素子の電極の線幅より広いことを特徴とする請求項１記載の圧電デバイス。
【請求項４】
前記パッド領域には、前記バンプの拡がりを抑えるための半田流れ防止領域が形成されていることを特徴とする請求項１記載の圧電デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器等に用いられる圧電デバイスに関するものである。
【背景技術】
【０００２】
従来、携帯電話機などの電子機器には、基準信号源またはクロック信号源などの信号源が搭載されており、かかる信号源として、圧電素子及び集積回路素子を有する圧電デバイスが知られている。
【０００３】
圧電デバイスは、素子搭載部材と、素子搭載部材に搭載された圧電素子および集積回路素子とを含んでいる。素子搭載部材は、パッド領域と配線領域とをそれぞれ有している複数の導体パターンを含んでいる。集積回路素子は、複数の導体パターンのパッド領域に電気的に接続されている。圧電素子は、素子搭載部材に搭載されており集積回路素子に電気的に接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１４２７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の圧電デバイスは、導体パターンのパッド領域に半田等のバンプで搭載する際に、搭載位置が導体パターンのパッド領域の線幅方向にずれて、接続信頼性が悪化する場合があった。
【課題を解決するための手段】
【０００６】
本発明の一つの態様による圧電デバイスは、素子搭載部材と、素子搭載部材に搭載されている圧電素子と、素子搭載部材の表面に設けられており、パッド領域および配線領域を含んでいる導体パターンと、導体パターンのパッド領域にバンプによって電気的に接続されている集積回路素子とを備えており、パッド領域の線幅は、配線領域の線幅より狭いことを特徴としている。
【発明の効果】
【０００７】
本発明の圧電デバイスにおいて、パッド領域の線幅が、配線領域の線幅より狭いことによって、集積回路素子を導体パターンのパッド領域に搭載する際、集積回路素子の搭載位置が導体パターンのパッド領域の線幅方向にずれる幅が小さく、接続信頼性の高い圧電デバイスを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態における圧電デバイスを示す縦断面図である。
【図２】図１に示された圧電デバイスにおいて集積回路素子を取り外した状態を示す下面図である。
【図３】図１に示された圧電デバイスにおける集積回路素子を示す下面図である。
【図４】図２に示された圧電デバイスにおける集積回路素子の電気的な接続の例を示す下面図である。
【図５】図３に示された集積回路素子他の例を示す下面図である。
【図６】図５に示された集積回路素子の電気的な接続の例を示す下面図である。
【図７】図３に示された集積回路素子を搭載するためのバンプに対応した凸部を示す素子搭載部材の下面図である。
【図８】図５に示された集積回路素子を搭載するためのバンプに対応した凸部を示す素子搭載部材の下面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の例示的な実施形態について図面を参照して説明する。
【００１０】
図１および図２に示されているように、本発明の実施形態における圧電デバイス１００は、素子搭載部材１１０と、素子搭載部材１１０に搭載された集積回路素子１２０と、素子搭載部材１１０に搭載されており集積回路素子１２０に電気的に接続された圧電素子１３０とを含んでいる。なお、図１は、図４に示されている圧電デバイス１００のＡ―Ａにおける縦断面図を示している。
【００１１】
素子搭載部材１１０は、基板部１１１ａと基板部１１１ａの下面に設けられた第１の枠部１１１ｂと基板部１１１ａの上面に設けられた第２の枠部１１１ｃとからなる絶縁基体１１１と、基板部１１１ａの下面に設けられた複数の導体パターン１１２、１対の圧電素子接続パッド１１３および一対のモニター端子１１４と、第１の枠部１１１ｂの下面に設けられた複数の外部端子１１６とを含んでいる。ここで、素子搭載部材１１０の下面の凹部を第１の凹部Ｋ１、上面の凹部を第２の凹部Ｋ２とする。なお、外部端子１１６は、符号１１６の後にアルファベットのａ〜ｄを付して１１６ａ〜１１６ｄとして示されている。複数の外部端子１１６ａ〜１１６ｄは、例えば、出力外部端子１１６ａ、接地外部端子１１６ｂ、制御外部端子１１６ｃおよび電源外部端子１１６ｄである。
【００１２】
基板部１１１ａと第１の枠部１１１ｂと第２の枠部１１１ｃとは、例えば、アルミナセラミックスまたはガラス−セラミックス等のセラミック材料からなる。また、基板部１１１ａは、例えば、図１および図２に示されているように、矩形の平板状である。第１の枠部１１１ｂは、基板部１１１ａの下面の縁部に沿って設けられている。また、第２の枠部１１１ｃは、基板部１１１ａの上面の縁部に沿って設けられている。
【００１３】
複数の導体パターン１１２は、第１の凹部Ｋ１の底面に設けられている。複数の導体パターン１１２は、図２に示されているように、仮想のＸ軸方向、即ち、素子搭載部材１１０の長辺方向に延在している複数のパッド領域１１２ａと複数のパッド領域１１２ａから第１の枠部１１１ｂの四隅部に延びる複数の配線領域１１２ｂとを含んでいる。なお、図２において、複数のパッド領域１１２ａは、符号１１２ａの後に数字の１〜４を付して１１２ａ１〜１１２ａ４として示されている。また、同様に複数の配線領域１１２ｂは、符号１１２ｂの後に数字の１〜４を付して１１２ｂ１〜１１２ｂ４として示されている。複数のパッド領域１１２ａ１〜１１２ａ４は、矩形状の第１の凹部Ｋ１の底面において第１の凹部Ｋ１の対向する２つの辺に沿って並んで設けられている。
【００１４】
１対の圧電素子接続パッド１１３は、符号１１３の後に符号ａ、ｂを付して１１３ａ、１１３ｂとして示されている。１対の圧電素子接続パッド１１３ａおよび１１３ｂは、複数のパッド領域１１２ａ１〜１１２ａ４の並び方向の中央部に配置されており、複数のパッド領域１１２ａ１〜１１２ａ４は、１対の圧電素子接続パッド１１３ａおよび１１３ｂの横に１対の圧電素子接続パッド１１３ａおよび１１３ｂを挟むように配置されている。
【００１５】
一対の圧電素子接続パッド１１３と複数のパッド領域１１２のそれぞれは、例えば、第１の入力パッド１１３ａ、第２の入力パッド１１３ｂ、出力パッド１１２ａ１、接地パッド１１２ａ２、制御パッド１１２ａ３および電源パッド１１２ａ４である。
【００１６】
第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂは、モニター端子１１４の一部の領域であり、圧電素子１３０に電気的に接続されており、集積回路素子１２０に入力される圧電素子１３０の出力信号が印加される。出力パッド１１２ａ１は、集積回路素子１２０から出力された信号が印加され、出力外部端子１１６ａに電気的に接続されている。接地パッド１１２ａ２は、接地外部端子１１６ｂに電気的に接続されており、接地電圧が印加される。制御パッド１１２ａ３は、制御外部端子１１６ｃに電気的に接続されており、集積回路素子１２０の出力状態を制御するための信号（すなわち、制御信号）が印加される。電源パッド１１２ａ４は、電源外部端子１１６ｄに電気的に接続されており、電源電圧が印加される。
【００１７】
一対のモニター端子１１４は、複数の配線パターン１１２の並び方向にそって配置されており、複数の配線パターン１１２に挟まれるように設けられている。一対のモニター端子１１４は、上述のように第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂを有している。一対のモニター端子１１４は、圧電素子１３０の出力信号を測定するための端子である。
【００１８】
集積回路素子１２０は、第１の凹部Ｋ１内に設けられており、半田等のバンプ１２２によって素子搭載部材１１０の複数のパッド領域１１２ａと１対の圧電素子接続パッド１１３に電気的に接続されている。集積回路素子１２０は、例えば一般的に２０１６サイズ（すなわち、長辺寸法が２．０ｍｍ、短辺寸法が１．６ｍｍ）の圧電デバイスに用いられるものである。図３に示されているように、集積回路素子１２０は、複数の電極１２１を有している。図３において、複数の電極１２１は、集積回路素子１２０の一部を透過した状態で破線によって示されている。図３において、複数の電極１２１は、符号１２１の後にアルファベットのａ〜ｆを付して１２１ａ〜１２１ｆとして示されている。複数の電極１２１ａ〜１２１ｆは、集積回路素子１２０の長辺に沿って設けられている。
【００１９】
ここで、複数の電極１２１ａ〜１２１ｆの例について説明する。複数の電極１２１は、例えば、第１の入力電極１２１ａ、第２の入力電極１２１ｂ、出力電極１２１ｃ、接地電極１２１ｄ、制御電極１２１ｅおよび電源電極１２１ｆである。
【００２０】
第１の入力電極１２１ａおよび第２の入力電極１２１ｂは、第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂを介して圧電素子１３０に電気的に接続されている。出力電極１２１ｃは、バンプ１２２を介して出力パッド１１２ａ１に電気的に接続されており、出力信号が出力される。接地電極１２１ｄは、バンプ１２２を介して接地パッド１１２ａ２に電気的に接続されており、接地電圧が印加される。制御電極１２１ｅは、制御パッド１１２ａ３に電気的に接続されており、出力電極１２１ｃからの信号の出力状態を制御するための信号が入力される。電源電極１２１ｆは、電源パッド１１２ａ４に電気的に接続されており、電源電圧が印加される。
【００２１】
圧電素子１３０は、第２の凹部Ｋ２内に設けられており、第１および第２の入力パッド１１３ａおよび１１３ｂを介して集積回路素子１２０の第１の入力電極１２１ａおよび第２の入力電極１２１ｂに電気的に接続されている。圧電素子１３０は、所定の結晶軸でカットされた圧電素板と、圧電素板に形成された接続用電極および励振用電極とを含んでいる。圧電素子１３０は、接続用電極および励振用電極を介して外部からの変動電圧が圧電素板に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。なお、圧電素板としては、例えばＡＴカットの水晶が用いられる。また、圧電素子１３０が収容されている素子搭載部材１１０の第２の凹部Ｋ２は、蓋部材１４０によって気密封止されている。
【００２２】
ここで、本実施形態の圧電デバイス１００における導体パターン１１２のパッド領域１１２ａと配線領域１１２ｂの線幅の関係について図２を参照して説明する。図２において、パッド領域１１２ａの線幅を実線Ａで示し、配線領域１１２ｂの線幅を破線Ｂで示す。
【００２３】
本実施形態の圧電デバイス１００は、素子搭載部材１１０と、素子搭載部材１１０に搭載されている圧電素子１３０と、素子搭載部材１１０の表面に設けられており、パッド領域１１２ａおよび配線領域１１２ｂを含んでいる導体パターン１１２と、導体パターン１１２のパッド領域１１２ａにバンプ１２２によって電気的に接続されている集積回路素子１２０とを含んでいる。本実施形態の圧電デバイス１００においては、パッド領域１１２ａの線幅を、配線領域１１２ｂの線幅より狭い構成としている。
【００２４】
複数の導体パターン１１２は、図２に示されているように、複数のパッド領域１１２ａ１〜１１２ａ４と複数の配線領域１１２ｂ１〜１１２ｂ４から構成されている。複数のパッド領域１１２ａ１〜１１２ａ４は、第１の凹部Ｋ１の上辺および下辺に沿って並んで配置されている。また、複数の配線領域１１２ｂ１〜１１２ｂ４は、複数のパッド領域１１２ａ１〜１１２ａ４から第１の枠部１１１ｂの四隅部に延びるように構成されている。ここで、複数のパッド領域１１２ａ１〜１１２ａ４の線幅は、配線領域１１２ｂ１〜１１２ｂ４の線幅より狭い構成となっている。
【００２５】
これにより、本実施形態の圧電デバイス１００においては、集積回路素子１２０を複数の導体パターン１１２の複数のパッド領域１１２ａ１〜１１２ａ４に搭載する際、集積回路素子１２０の搭載位置が複数のパッド領域１１２ａ１〜１１２ａ４の線幅方向にずれる幅を小さくでき、接続信頼性の高い圧電デバイスを得ることができる。
【００２６】
また、導体パターン１１２のうち絶縁基体１１１の内部に形成されている領域を含む配線領域１１２ｂ１〜１１２ｂ４の線幅が比較的広いものであり、パッド領域１１２ａの線幅が配線領域１１２ｂの線幅より狭いことから、例えば絶縁基体１１１の内部において配線領域１１２ｂ１〜１１２ｂ４にビア導体が接続された構造の場合でも、比較的線幅の広い配線領域１１２ｂ１〜１１２ｂ４によってビア導体の形成位置が多少ずれたとしても電気的接続の特性低下を抑えられるとともに、上述したように、比較的線幅の狭いパッド領域１１２ａ１〜１１２ａ４によって集積回路素子１２０の搭載のずれに起因する集積回路素子１２０の接続信頼性の低下を抑えることができる。
【００２７】
また、本実施形態の圧電デバイス１００においては、図４に示されているように、集積回路素子１２０の長辺が第１の凹部Ｋ１の長辺に沿って、短辺が第１の凹部Ｋ１の短辺に沿うように設けられている。集積回路素子１２０は、上述のように例えば一般的に２０１６サイズの圧電デバイスに用いられるような比較的大きいものである。したがって、集積回路素子１２０の出力電極１２１ｃ、接地電極１２１ｄ、制御電極１２１ｅおよび電源電極１２１ｆは、複数の配線パターン１１２の並び方向に延在している出力パッド１１２ａ１、接地パッド１１２ａ２、制御パッド１１２ａ３および電源パッド１１２ａ４において、第１の凹部Ｋ１の短辺に近い領域に位置している。
【００２８】
次に、集積回路素子１２０に替えて、集積回路素子１２０から一段階だけ小型化された集積回路素子１５０が搭載される例について、図５および図６を参照して説明する。集積回路素子１５０は、例えば一般的に１６１２サイズ（すなわち、長辺寸法が１．６ｍｍ、短辺寸法が１．２ｍｍ）の圧電デバイスに用いられるものである。図５に示されているように、集積回路素子１５０は、複数の電極１５１を有している。図５において、複数の電極１５１は、集積回路素子１５０の一部を透過した状態で破線によって示されている。図５において、複数の電極１５１は、符号１５１の後にアルファベットのａ〜ｆを付して１５１ａ〜１５１ｆとして示されている。複数の電極１５１ａ〜１５１ｆは、集積回路素子１５０の短辺に沿って設けられている。
【００２９】
ここで、複数の電極１５１ａ〜１５１ｆの例について説明する。複数の電極１５１は、例えば、第１の入力電極１５１ａ、第２の入力電極１５１ｂ、出力電極１５１ｃ、接地電極１５１ｄ、制御電極１５１ｅおよび電源電極１５１ｆである。
【００３０】
第１の入力電極１５１ａおよび第２の入力電極１５１ｂは、第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂを介して圧電素子１３０に電気的に接続される。出力電極１５１ｃは、出力パッド１１２ａ１に電気的に接続される、接地電極１５１ｄは、接地パッド１１２ａ２に電気的に接続され、接地電圧が印加される。制御電極１５１ｅは、制御パッド１１２ａ３に電気的に接続され、出力電極１５１ｃからの信号の出力状態を制御するための信号が入力される。電源電極１５１ｆは、電源パッド１１２ａ４に電気的に接続され、電源電圧が印加される。
【００３１】
図６に示されているように、集積回路素子１５０は、その短辺が第１の凹部Ｋ１の長辺に沿ってその長辺が第１の凹部Ｋ１の短辺に平行になるように設けられている。集積回路素子１５０は、上述のように例えば一般的に１６１２サイズの圧電デバイスに用いられるような比較的小さいものである。したがって、集積回路素子１５０の出力電極１５１ｃ、接地電極１５１ｄ、制御電極１５１ｅおよび電源電極１５１ｆは、複数の配線パターン１１２の並び方向に延在している出力パッド１１２ａ１、接地パッド１１２ａ２、制御パッド１１２ａ３および電源パッド１１２ａ４において、第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂに近い領域に位置している。
【００３２】
なお、圧電デバイスは、２５２０サイズから２０１６サイズへ、そして２０１６サイズから１６１２サイズへと小型化されている。２５２０サイズとは、長辺寸法が２．５ｍｍであり、短辺寸法が２．０ｍｍであることを示している。また、２０１６サイズとは、長辺寸法が２．０ｍｍであり、短辺寸法が１．６ｍｍであることを示している。また、１６１２サイズとは、長辺寸法が１．６ｍｍであり、短辺寸法が１．２ｍｍであることを示している。
【００３３】
このように、圧電デバイスの小型化は、ある圧電デバイスの短辺寸法が一段階小型化された圧電デバイスの長辺寸法となるように進められている。したがって、図３および図４を参照して例示的に説明した２０１６サイズの圧電デバイスに用いられる集積回路素子１２０の短辺寸法が、図５および図６を参照して例示的に説明した１６１２サイズの圧電デバイスに用いられる集積回路素子１５０の長辺寸法に一致する。これにより、図４および図６に示されているように、同じ素子搭載部材１１０が用いられた圧電デバイスにおいて、異なるサイズを有する異なる種類の集積回路素子１２０および１５０を利用することが可能となる。
【００３４】
本実施形態の圧電デバイスにおいて、複数のパッド領域１１２ａ１〜１１２ａ４が、複数の配線パターン１１２の並び方向に延在していることによって、ある特定の圧電デバイス１００において、例えば異なるサイズを有するような異なる種類の集積回路素子１２０および１５０を利用することができ、生産コストを低減させることができる。
【００３５】
また、本実施形態の圧電デバイス１００は、図４、図６に示されているように、複数のパッド領域１１２ａ１〜１１２ａ４の線幅を、集積回路素子１２０および１５０の電極１２１および１５１の線幅より広く形成されている。
【００３６】
これにより、本実施形態の圧電デバイス１００においては、集積回路素子１２０および１５０の電極１２１および１５１に接続されるバンプ１２２の形状を集積回路素子１２０および１５０側を細く、パッド領域１１２ａ側を太くすることができ、バンプ１２２を安定させることができ、接続信頼性を高めることができる。
【００３７】
さらに、本実施形態の圧電デバイス１００は、図７、図８に示されているように、半田等からなるバンプ１２２の拡がりを抑えるための半田流れ防止領域１１８を形成しても構わない。
【００３８】
半田流れ防止領域１１８とは、半田の流れを妨げるものであり、例えば、半田の流れを妨げる高低差を有する凸部、半田との濡れ性が比較的低い金属酸化物から成る部分または半田がたまりやすい凹部等である。具体的には、導体パターン１１２は、３層構造になっており、例えば、下層にモリブデン（Ｍｏ）が形成され、例えば中間層にニッケル（Ｎｉ）が形成され、例えば上層に金（Ａｕ）が形成されている。凸部は、例えば、導体パターン１１２にレーザを照射して形成される。また、金属酸化物から成る部分は、導体パターン１１２の中間層の例えばニッケル（Ｎｉ）がレーザで削られ、また発熱することにより空気と反応して生成される。また凹部は、中間層の例えばニッケル（Ｎｉ）と上層の例えば金（Ａｕ）をカットすることで形成される。以上のように、凸部、金属酸化物および凹部は、導体パターン１１２にレーザを照射することで一度に形成される。ここで半田流れ防止領域１１８は、幅が例えば３０〜５０μｍ程度、凸部の高さが例えば１〜２μｍ程度、凹部の深さが例えば０．５〜１μｍ程度である。
【００３９】
これにより、本実施形態の圧電デバイス１００においては、パッド領域１１２ａの線幅を、配線領域１１２ｂの線幅より狭くすることで、レーザによるパッド領域１１２ａの削り幅を少なくでき、レーザにより半田流れ防止領域１１８を形成するための生産コストを削減できる。また、パッド領域１１２ａの線幅が狭いことにより、半田等ならなるバンプ１２２の線幅方向への拡がりを抑えることができるので個々のバンプ１２２の高さバラツキを抑えることができ、バンプ１２２の接合状態を安定させることができ、接続信頼性を高めることができる。
【００４０】
また、半田流れ防止領域１１８は、導体パターン１１２上にレーザの飛散物により形成するか、例えば、導体パターン１１２上に絶縁層または金属層を形成し、凸部を設けてもよい。絶縁層としては、例えば、セラミックコート（例えばアルミナコート）または樹脂等など挙げられる。セラミックコートまたは樹脂は、導体パターン１１２上にスクリーン印刷で設けられる。セラミックコートまたは樹脂等は、複数個の絶縁層をスクリーン印刷により同時に形成され得るため、製造コストの低減を図ることが可能となる。尚、絶縁層は、導体パターン１１２に比べて半田との濡れ性が低いため、半田の流れだしをより低減させることができる。また、金属層は、例えば、Ａｌ膜またはＣｒ膜等で、スパッタなどの真空印刷法で形成される。Ａｌ膜またはＣｒ膜等は、複数個の金属層をスパッタなどにより同時に形成され得るため、製造コストの低減を図ることが可能となる。
【００４１】
以上のように、レーザによる形成方法においては、導体パターン１１２をレーザで削ることで半田流れ防止領域１１８を形成できるので、半田流れ防止領域１１８を形成するための材料を別途準備する必要がなく、部材低減による生産性の向上が可能となる。また、レーザによる形成方法においては、導体パターン１１２が形成された素子搭載用部材１１０に対して後加工で形成されるため、例えば集積回路素子１２０のサイズに対応させて半田流れ防止領域１１８の形成位置を決定することができるなど製造における自由度が高まる。
【００４２】
なお、上述の実施形態において、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、上述の実施形態において圧電デバイス１００の下側凹部Ｋ２に搭載される圧電素板としてＡＴカットの圧電素子１３０を示したが、これに限定することなく、例えば音叉型素子または弾性表面波素子を用いても構わない。
【符号の説明】
【００４３】
１００・・・圧電デバイス
１１０・・・素子搭載部材
１１１・・・絶縁基体
１１１ａ・・・基板部
１１１ｂ・・・第１の枠部
１１１ｃ・・・第２の枠部
１１２・・・導体パターン
１１２ａ・・・パッド領域
１１２ｂ・・・配線領域
１１３・・・圧電素子接続パッド
１１４・・・モニター端子
１１６・・・外部端子
１１８・・・半田流れ防止領域
１２０・・・集積回路素子
１２１・・・電極
１２２・・・バンプ
１３０・・・圧電素子
１４０・・・蓋部材
１５０・・・集積回路素子
Ｋ１・・・第１の凹部
Ｋ２・・・第２の凹部
【図１】
2014072815.tif 000003
【図２】
2014072815.tif 000004
【図３】
2014072815.tif 000005
【図４】
2014072815.tif 000006
【図５】
2014072815.tif 000007
【図６】
2014072815.tif 000008
【図７】
2014072815.tif 000009
【図８】
2014072815.tif 000010