(57)【要約】【課題】小型化、特に薄型化しても、上面の外部配線接続用端子と底面の放熱板との沿面放電を抑制することが可能な半導体モジュールを提供する。【解決手段】本発明の一実施形態に係る半導体モジュール１は、半導体チップと、半導体チップを収容するケースであって、当該ケースの底面に半導体チップのための放熱板５０が設けられた当該ケース２０と、ケース２０の上面に配置され、半導体チップに接続された外部配線接続用端子６０〜６６とを備え、ケース２０の側面３１〜３４には、ケース２０の底面に沿う方向に延在する溝部又は突起部が形成されている。【選択図】図１
2014183196.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップを収容するケースであって、当該ケースの底面に前記半導体チップのための放熱板が設けられた当該ケースと、
前記ケースの上面に配置され、前記半導体チップに接続された外部配線接続用端子と、
を備え、
前記ケースの側面には、前記ケースの前記底面に沿う方向に延在する溝部又は突起部が形成されている、
半導体モジュール。
【請求項２】
前記溝部又は前記突起部は、前記ケースを上方から平面視したときの外形を画する前記ケースの側面において、当該外形を周回するように形成されている、
請求項１に記載の半導体モジュール。
【請求項３】
前記溝部又は前記突起部の切断断面の形状であって、前記ケースの上下方向の当該切断断面の形状は、フラクタル形状である、
請求項１又は２に記載の半導体モジュール。
【請求項４】
前記溝部又は前記突起部の前記切断断面の形状は、コッホ曲線形状又はヒルベルト曲線形状である、
請求項３に記載の半導体モジュール。
【請求項５】
前記コッホ曲線形状又はヒルベルト曲線形状の次数は、３次以下である、
請求項４に記載の半導体モジュール。
【請求項６】
前記溝部又は前記突起部における９０度以下の角部は、面取りされている、
請求項１〜５の何れか１項に記載の半導体モジュール。
【請求項７】
前記ケースの側面には、前記溝部又は前記突起部が複数形成されている、
請求項１〜６の何れか１項に記載の半導体モジュール。
【請求項８】
前記半導体チップの材料は、ワイドバンドギャップ半導体を含む、
請求項１〜７の何れか１項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関する。
【背景技術】
【０００２】
半導体チップをケース内に収容したケース型の半導体モジュールが知られている（特許文献１参照）。この種の半導体モジュールでは、ケースの上面に、半導体チップと外部配線とを接続するための外部配線接続用端子が配置され、ケースの底面に、半導体チップのための金属性の放熱板が配置される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭６２−１８０９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、低損失な半導体デバイスの開発が進んでおり、半導体チップの小型化、低発熱化の実現が予想される。これに伴い、半導体モジュールの小型化、薄型化の実現が予想される。
【０００５】
しかしながら、半導体モジュールの小型化、特に薄型化に伴い、上面の外部配線接続用端子と底面の放熱板との間において沿面放電が発生する虞がある。
【０００６】
そこで、本発明は、小型化、特に薄型化しても、上面の外部配線接続用端子と底面の放熱板との沿面放電を抑制することが可能な半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体モジュールは、半導体チップと、半導体チップを収容するケースであって、当該ケースの底面に半導体チップのための放熱板が設けられた当該ケースと、ケースの上面に配置され、半導体チップに接続された外部配線接続用端子とを備え、ケースの側面には、ケースの底面に沿う方向に延在する溝部又は突起部が形成されている。
【０００８】
この半導体モジュールによれば、ケースの側面に、ケースの底面に沿う方向に延在する溝部又は突起部が形成されているので、半導体モジュールを小型化、特に薄型化しても、上面の外部配線接続用端子と底面の放熱板との沿面距離を長くすることができる。したがって、この半導体モジュールによれば、これらの外部配線接続用端子と放熱板との沿面放電を抑制することができる。
【０００９】
上記した溝部又は突起部は、ケースを上方から平面視したときの外形を画するケースの側面において、当該外形を周回するように形成されていてもよい。この構成によれば、上面の外部配線接続用端子と底面の放熱板との沿面放電をより抑制することができる。
【００１０】
また、溝部又は突起部の切断断面の形状であって、ケースの上下方向の当該切断断面の形状は、フラクタル形状であってもよい。この構成によれば、限られた領域において、上面の外部配線接続用端子と底面の放熱板との沿面距離をより長くすることができ、これらの外部配線接続用端子と放熱板との沿面放電をより抑制することができる。
【００１１】
また、上記した溝部又は突起部の切断断面の形状は、コッホ曲線形状又はヒルベルト曲線形状であってもよい。この構成によれば、限られた領域において、上面の外部配線接続用端子と底面の放熱板との沿面距離をより長くすることができ、これらの外部配線接続用端子と放熱板との沿面放電をより抑制することができる。なお、コッホ曲線形状は、ヒルベルト曲線形状と比べて、加工が容易である。一方、ヒルベルト曲線形状は、コッホ曲線形状と比べて、沿面距離をより長くすることができる。
【００１２】
また、上記したコッホ曲線形状又はヒルベルト曲線形状の次数は、３次以下であってもよい。これによれば、比較的に製造が容易である。
【００１３】
また、上記した溝部又は突起部における９０度以下の角部は、面取りされていてもよい。なお、「面取り」とは、ＪＩＳ規格におけるＲ面取り加工及びＣ面取り加工などを意味する。これによれば、比較的に製造が容易である。
【００１４】
また、上記したケースの側面には、上記した溝部又は突起部が複数形成されていてもよい。この構成によれば、上面の外部配線接続用端子と底面の放熱板との沿面距離を更に長くすることができ、これらの外部配線接続用端子と放熱板との沿面放電をより抑制することができる。
【００１５】
また、半導体チップの材料は、ワイドバンドギャップ半導体を含んでいてもよい。ワイドバンドギャップ半導体材料を用いた半導体デバイスは、比較的に低損失であるので、半導体チップの小型化、低発熱化が可能となり、半導体モジュールの小型化、特に薄型化が可能となる。本発明の特徴は、この種の半導体モジュールに効果的である。
【発明の効果】
【００１６】
本発明によれば、半導体モジュールを小型化、特に薄型化しても、上面の外部配線接続用端子と底面の放熱板との沿面放電を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係る半導体モジュールを第１の方向から見た斜視図である。
【図２】本発明の第１の実施形態に係る半導体モジュールを第１の方向と略反対の第２の方向から見た斜視図である。
【図３】本発明の第１の実施形態に係る半導体モジュールの回路図である。
【図４】図１に示す溝部のIV-IV線に沿った切断断面、すなわち、溝部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図５】第１の実施形態の変形例に係る半導体モジュールにおける溝部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図６】第１の実施形態の変形例に係る半導体モジュールにおける溝部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図７】本発明の第２の実施形態に係る半導体モジュールを第１の方向から見た斜視図である。
【図８】本発明の第２の実施形態に係る半導体モジュールを第１の方向と略反対の第２の方向から見た斜視図である。
【図９】図７に示す溝部のIX-IX線に沿った切断断面、すなわち、溝部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図１０】第２の実施形態の変形例に係る半導体モジュールにおける溝部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図１１】第２の実施形態の変形例に係る半導体モジュールにおける溝部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図１２】本発明の第３の実施形態に係る半導体モジュールを第１の方向から見た斜視図である。
【図１３】本発明の第３の実施形態に係る半導体モジュールを第１の方向と略反対の第２の方向から見た斜視図である。
【図１４】図１２に示す突起部のXIV-XIV線に沿った切断断面、すなわち、突起部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図１５】第３の実施形態の変形例に係る半導体モジュールにおける突起部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図１６】第３の実施形態の変形例に係る半導体モジュールにおける突起部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図１７】本発明の第４の実施形態に係る半導体モジュールを第１の方向から見た斜視図である。
【図１８】本発明の第４の実施形態に係る半導体モジュールを第１の方向と略反対の第２の方向から見た斜視図である。
【図１９】図１７に示す突起部のXIX-XIX線に沿った切断断面、すなわち、突起部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図２０】第４の実施形態の変形例に係る半導体モジュールにおける突起部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図２１】第４の実施形態の変形例に係る半導体モジュールにおける突起部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図２２】本発明の変形例に係る半導体モジュールにおける溝部をケースの上下方向に切断した断面を拡大して示す断面図である。
【図２３】本発明の変形例に係る半導体モジュールにおける溝部をケースの上下方向に切断した断面を拡大して示す断面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
【００１９】
図１は、本発明の第１の実施形態に係る半導体モジュールを第１の方向から見た斜視図であり、図２は、本発明の第１の実施形態に係る半導体モジュールを第１の方向と反対の第２の方向から見た斜視図である。また、図３は、本発明の第１の実施形態に係る半導体モジュールの回路図である。図１〜図３に示す半導体モジュール１は、ケース型の半導体モジュールである。この半導体モジュール１は、４つの半導体チップ１０（図３参照）と、ケース２０と、７つの外部配線接続用端子６０〜６６とを備える。
【００２０】
まず、図３を参照して、半導体モジュール１の電気的な構成について説明する。半導体モジュール１は、例えば電力用インバータとして機能する電力用半導体モジュールであり、４つの半導体チップ１０は、２つのトランジスタＴ１，Ｔ２、及び、２つのダイオードＤ１，Ｄ２として機能する。トランジスタＴ１，Ｔ２として機能する半導体チップ１０の例は、バイポーラトランジスタ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等を含む。以下では、トランジスタＴ１，Ｔ２として機能する半導体チップ１０がＭＯＳＦＥＴである場合を例示する。
【００２１】
４つの半導体チップ１０は、例えは、絶縁性の基板に搭載されており、基板に形成された配線パターン、又は、ボンディングワイヤ等によって接続される。具体的には、トランジスタＴ１のドレインは高電位側電源端子６０に接続されており、トランジスタＴ１のソースはトランジスタＴ２のドレインに接続されている。トランジスタＴ２のソースは低電位側電源端子６１に接続されている。トランジスタＴ１のソース及びトランジスタＴ２のドレインは出力端子６２に接続されている。また、トランジスタＴ１のゲート及びソースはそれぞれ制御端子６３及び補助端子６４に接続されており、トランジスタＴ２のゲート及びソースはそれぞれ制御端子６５及び補助端子６６に接続されている。また、ダイオードＤ１のアノードはトランジスタＴ１のソースに接続されており、ダイオードＤ１のカソードはトランジスタＴ１のドレインに接続されている。また、ダイオードＤ２のアノードはトランジスタＴ２のソースに接続されており、ダイオードＤ２のカソードはトランジスタＴ２のドレインに接続されている。
【００２２】
これらの４つの半導体チップ１０の材料の例は、ワイドバンドギャップ半導体、Ｓｉ（Silicon）その他の半導体を含む。ワイドバンドギャップ半導体は、Ｓｉのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、ＳｉＣ（Silicon Carbide）、ＧａＮ（Gallium Nitride）、ダイヤモンドを含む。
【００２３】
なお、本実施形態では、４つの半導体チップ１０がそれぞれ１つの回路素子として機能し、基板に形成された配線パターンを用いて接続する一例を示したが、４つの回路素子と接続配線パターンとが一体的に形成された１つの半導体チップを備える形態であってもよい。この場合、上記した基板は不要となる。
【００２４】
次に、図１及び図２を参照して、半導体モジュール１の物理的な構成について説明する。ケース２０は、上記した４つの半導体チップ１０及び基板を、その内部に収容する。ケース２０は、枠体３０、蓋体４０、及び、放熱板５０を有する。
【００２５】
枠体３０は、ケース２０の外周壁、すなわち４つの側壁（側面）３１，３２，３３，３４を構成している。枠体３０の材料の一例は、ポリブチレンテレフタレート（ＰＢＴ）やポリフェニレンサルファイド（ＰＰＳ）樹脂といったエンジニヤリングプラスチック等の樹脂を含む。側壁３２の中央部３２ａは、その脇側部３２ｂ，３２ｃよりも厚さが薄くなっており、上下方向に延びる貫通孔３２ｄが設けられている。同様に、側壁３４の中央部３４ａは、その脇側部３４ｂ，３４ｃよりも厚さが薄くなっており、上下方向に延びる貫通孔３４ｄが設けられている。これらの貫通孔３２ｄ，３４ｄの内周部には、筒状の金属部材３２ｅ，３４ｅがそれぞれ設けられていてもよい。
【００２６】
側壁３４の脇側部３４ｂには、制御端子６３及び補助端子６４が設けられており、側壁３４の脇側部３４ｃには、制御端子６５及び補助端子６６が設けられている。これらの端子６３，６４，６５，６６は、ケース２０の上方へ向けて延在している。一方、側壁３３には、高電位側電源端子６０、低電位側電源端子６１、及び、出力端子６２が順に設けられている。これらの端子６０，６１，６２は、ケース２０の上方へ向けて延在している。
【００２７】
蓋体４０は、枠体３０の上部開口を閉じるように枠体３０に取り付けられている。蓋体４０の材料の一例は、枠体３０の材料と同じ材料を含む。蓋体４０は、例えば樹脂製接着剤等を用いて枠体３０に接着される。蓋体４０は、ケース２０の上壁（上面の一部。なお、枠体３０の一部及び蓋体４０がケース２０の上面をなす。）として機能する。蓋体４０の上面には、端子６０，６１，６２にそれぞれ対応して、３つの凸部４１，４２，４３が形成されている。換言すれば、端子６０，６１間には溝４５が形成されており、端子６１，６２間には溝４６が形成されている。なお、凸部４１，４２は溝４５における一部分で接続されていてもよい。同様に、凸部４２，４３は溝４６における一部分で接続されていてもよい。
【００２８】
凸部４１，４２，４３は、側壁３４から側壁３２へ向けて順に並んでおり、側壁３３から側壁３１へ向けて延在している。凸部４１，４２，４３における側壁３３側には、端子６０，６１，６２をそれぞれ引き出すために貫通孔４１ａ，４２ａ，４３ａがそれぞれ形成されている。
【００２９】
また、凸部４１，４２，４３における中央部には、例えば六角形状の凹部４１ｂ，４２ｂ，４３ｂがそれぞれ形成されている。凹部４１ｂ，４２ｂ，４３ｂは、例えば外部配線等を端子６０、６１、６２に接続するためのものである。具体的には、凹部４１ｂ，４２ｂ，４３ｂに六角ナットが配置された後に、端子６０、６１、６２が凸部４１，４２，４３の上面にそれぞれ沿うように折り曲げられ、端子６０、６１、６２に外部配線がネジ止めされることとなる。そのため、端子６０、６１、６２にも貫通孔６０ａ，６１ａ，６２ａがそれぞれ形成されている。
【００３０】
放熱板５０は、枠体３０の下部開口を閉じるように枠体３０に取り付けられている。放熱板５０の材料の一例は、金属を含む。放熱板５０は、例えば樹脂製接着剤を用いて枠体３０に接合される。放熱板５０は、上記した４つの半導体チップ１０及び基板を、その上面に搭載する。放熱板５０はケース２０の底壁（底面）として機能するとともに、ケース２０内に収容された半導体チップ１０及び基板の放熱板として機能する。また、放熱板５０には、貫通孔３２ｄ、３４ｄに対応して貫通孔５１，５２が形成されている。なお、ケース２０の内側には、応力緩和のため、例えばＳｉゲル等のゲルが注入され得る。
【００３１】
次に、ケース２０における枠体３０について詳細に説明する。枠体３０における４つの側面３１，３２，３３，３４には、溝部３６が形成されている。溝部３６は、ケース２０の底面に沿う方向に延在している。換言すれば、溝部３６は、ケース２０を上方から平面視したときの外形を画するケース２０の側面３１，３２，３３，３４において、この外形を周回するように形成されている。
【００３２】
図４は、図１に示す溝部３６のIV-IV線に沿った切断断面、すなわち、溝部３６をケース２０の上下方向に切断した断面を拡大して示す断面図である。換言すれば、図４には、溝部３６の延在方向に交差する切断断面の形状が示されている。図４に示すように、溝部３６の切断断面形状は、フラクタル形状における２次のコッホ曲線形状である。
【００３３】
ところで、ワイドバンドギャップ半導体材料を用いた半導体デバイスは、例えばＳｉと比べて低損失であるので、半導体チップの小型化、低発熱化が可能となり、半導体モジュールの小型化、特に薄型化が可能となる。しかしながら、電力用インバータでは、端子６０〜６６に高電圧が印加されるので、半導体モジュールの小型化、特に薄型化に伴い、上面の端子６０〜６６と底面の放熱板５０との間において沿面放電が発生する虞がある。
【００３４】
この点に関し、第１の実施形態の半導体モジュール１によれば、ケース２０の側面に、ケース２０の底面に沿う方向に延在する溝部が形成されているので、半導体モジュールを小型化、特に薄型化しても、上面の端子６０〜６６と底面の放熱板５０との沿面距離を長くすることができる。したがって、第１の実施形態の半導体モジュール１によれば、これらの端子６０〜６６と放熱板５０との沿面放電を抑制することができる。換言すれば、半導体モジュールの耐電圧性を高めることができる。
【００３５】
また、第１の実施形態の半導体モジュール１によれば、溝部３６の切断断面形状がコッホ曲線形状であるので、限られた領域において、上面の端子６０〜６６と底面の放熱板５０との沿面距離をより長くすることができ、これらの端子６０〜６６と放熱板５０との沿面放電をより抑制することができる。また、コッホ曲線形状は、ヒルベルト曲線形状と比べて、加工が容易である。
［第１の実施形態の変形例］
【００３６】
図５及び図６は、第１の実施形態の変形例に係る半導体モジュールにおける溝部をケースの上下方向に切断した断面を拡大して示す断面図である。図５に示すように、溝部３６の切断断面形状は、１次のコッホ曲線形状であってもよいし、図６に示すように、溝部３６の切断断面形状は、３次のコッホ曲線形状であってもよい。また、溝部３６の切断断面形状は、４次以上のコッホ曲線形状であってもよい。なお、コッホ曲線形状の次数が３次以下であれば、比較的に製造が容易である。
［第２の実施形態］
【００３７】
図７は、本発明の第２の実施形態に係る半導体モジュールを第１の方向から見た斜視図であり、図８は、本発明の第２の実施形態に係る半導体モジュールを第１の方向と反対の第２の方向から見た斜視図である。図７及び図８に示す半導体モジュール１Ａは、半導体モジュール１においてケース２０に代えてケース２０Ａを備える構成で第１の実施形態と異なる。半導体モジュール１Ａの他の構成は、半導体モジュール１と同一である。
【００３８】
ケース２０Ａは、ケース２０において枠体３０に代えて枠体３０Ａを備える構成で第１の実施形態と異なる。ケース２０Ａの他の構成は、ケース２０と同一である。また、枠体３０Ａは、枠体３０において溝部３６に代えて溝部３６Ａが形成されている点で第１の実施形態と異なる。枠体３０Ａの他の構成は、枠体３０と同一である。
【００３９】
枠体３０Ａにおける４つの側面３１，３２，３３，３４には、溝部３６Ａが形成されている。溝部３６Ａは、ケース２０Ａの底面に沿う方向に延在している。換言すれば、溝部３６Ａは、ケース２０Ａを上方から平面視したときの外形を画するケース２０Ａの側面３１，３２，３３，３４において、この外形を周回するように形成されている。
【００４０】
図９は、図７に示す溝部３６ＡのIX-IX線に沿った切断断面、すなわち、溝部３６Ａをケース２０Ａの上下方向に切断した断面を拡大して示す断面図である。換言すれば、図９には、溝部３６Ａの延在方向に交差する切断断面の形状が示されている。図９に示すように、溝部３６Ａの切断断面形状は、フラクタル形状における２次のヒルベルト曲線形状である。
【００４１】
この第２の実施形態の半導体モジュール１Ａでも、第１の実施形態の半導体モジュール１と同様の利点を得ることができる。また、ヒルベルト曲線形状は、コッホ曲線形状と比べて、沿面距離をより長くすることができる。
［第２の実施形態の変形例］
【００４２】
図１０及び図１１は、第２の実施形態の変形例に係る半導体モジュールにおける溝部をケースの上下方向に切断した断面を拡大して示す断面図である。図１０に示すように、溝部３６Ａの切断断面形状は、１次のヒルベルト曲線形状であってもよいし、図１１に示すように、溝部３６Ａの切断断面形状は、３次のヒルベルト曲線形状であってもよい。また、溝部３６Ａの切断断面形状は、４次以上のヒルベルト曲線形状であってもよい。なお、ヒルベルト曲線形状の次数が３次以下であれば、比較的に製造が容易である。
［第３の実施形態］
【００４３】
図１２は、本発明の第３の実施形態に係る半導体モジュールを第１の方向から見た斜視図であり、図１３は、本発明の第３の実施形態に係る半導体モジュールを第１の方向と反対の第２の方向から見た斜視図である。図１２及び図１３に示す半導体モジュール１Ｂは、半導体モジュール１においてケース２０に代えてケース２０Ｂを備える構成で第１の実施形態と異なる。半導体モジュール１Ｂの他の構成は、半導体モジュール１と同一である。
【００４４】
ケース２０Ｂは、ケース２０において枠体３０に代えて枠体３０Ｂを備える構成で第１の実施形態と異なる。ケース２０Ｂの他の構成は、ケース２０と同一である。また、枠体３０Ｂは、枠体３０において溝部３６に代えて突起部３７が形成されている点で第１の実施形態と異なる。枠体３０Ｂの他の構成は、枠体３０と同一である。
【００４５】
枠体３０Ｂ、すなわち４つの側面３１，３２，３３，３４には、突起部３７が形成されている。突起部３７は、ケース２０Ｂの底面に沿う方向に延在している。換言すれば、突起部３７は、ケース２０Ｂを上方から平面視したときの外形を画するケース２０Ｂの側面３１，３２，３３，３４において、この外形を周回するように形成されている。
【００４６】
図１４は、図１２に示す突起部３７のXIV-XIV線に沿った切断断面、すなわち、突起部３７をケース２０Ｂの上下方向に切断した断面を拡大して示す断面図である。換言すれば、図１４には、突起部３７の延在方向に交差する切断断面の形状が示されている。図１４に示すように、突起部３７の切断断面形状は、フラクタル形状における２次のコッホ曲線形状である。
【００４７】
この第３の実施形態の半導体モジュール１Ｂでも、第１の実施形態の半導体モジュール１と同様の利点を得ることができる。
［第３の実施形態の変形例］
【００４８】
図１５及び図１６は、第３の実施形態の変形例に係る半導体モジュールにおける突起部をケースの上下方向に切断した断面を拡大して示す断面図である。図１５に示すように、突起部３７の切断断面形状は、１次のコッホ曲線形状であってもよいし、図１６に示すように、突起部３７の切断断面形状は、３次のコッホ曲線形状であってもよい。また、突起部３７の切断断面形状は、４次以上のコッホ曲線形状であってもよい。
［第４の実施形態］
【００４９】
図１７は、本発明の第４の実施形態に係る半導体モジュールを第１の方向から見た斜視図であり、図１８は、本発明の第４の実施形態に係る半導体モジュールを第１の方向と反対の第２の方向から見た斜視図である。図１７及び図１８に示す半導体モジュール１Ｃは、半導体モジュール１Ｂにおいてケース２０Ｂに代えてケース２０Ｃを備える構成で第３の実施形態と異なる。半導体モジュール１Ｃの他の構成は、半導体モジュール１Ｂと同一である。
【００５０】
ケース２０Ｃは、ケース２０Ｂにおいて枠体３０Ｂに代えて枠体３０Ｃを備える構成で第３の実施形態と異なる。ケース２０Ｃの他の構成は、ケース２０Ｂと同一である。また、枠体３０Ｃは、枠体３０Ｂにおいて突起部３７に代えて突起部３７Ａが形成されている点で第３の実施形態と異なる。枠体３０Ｃの他の構成は、枠体３０Ｂと同一である。
【００５１】
枠体３０Ｃにおける４つの側面３１，３２，３３，３４には、突起部３７Ａが形成されている。突起部３７Ａは、ケース２０Ｃの底面に沿う方向に延在している。換言すれば、突起部３７Ａは、ケース２０Ｃを上方から平面視したときの外形を画するケース２０Ｃの側面３１，３２，３３，３４において、この外形を周回するように形成されている。
【００５２】
図１９は、図１７に示す突起部３７ＡのXIX-XIX線に沿った切断断面、すなわち、突起部３７Ａをケース２０Ｃの上下方向に切断した断面を拡大して示す断面図である。換言すれば、図１９には、突起部３７Ａの延在方向に交差する切断断面の形状が示されている。図１９に示すように、突起部３７Ａの切断断面形状は、フラクタル形状における２次のヒルベルト曲線形状である。
【００５３】
この第４の実施形態の半導体モジュール１Ｃでも、第３の実施形態の半導体モジュール１Ｂと同様の利点を得ることができる。
［第４の実施形態の変形例］
【００５４】
図２０及び図２１は、第４の実施形態の変形例に係る半導体モジュールにおける突起部をケースの上下方向に切断した断面を拡大して示す断面図である。図２０に示すように、突起部３７Ａの切断断面形状は、１次のヒルベルト曲線形状であってもよいし、図２１に示すように、突起部３７Ａの切断断面形状は、３次のヒルベルト曲線形状であってもよい。また、突起部３７Ａの切断断面形状は、４次以上のヒルベルト曲線形状であってもよい。
【００５５】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、図２２に示すように、溝部３６，３６Ａ又は突起部３７，３７Ａにおける９０度以下の角部に、Ｒ面取り加工が施されることにより、角部の角度が９０度以上になるように丸められていてもよい。なお、Ｒ面取り加工に代えてＣ面取り加工が適用されてもよい。これによれば、比較的に製造が容易である。
【００５６】
また、本実施形態では、ケースの側面３１，３２，３３，３４に１本の溝部３６，３６Ａ又は突起部３７，３７Ａが形成された一例を示したが、図２３に示すように、ケースの側面３１，３２，３３，３４に２本以上の溝部３６，３６Ａ又は突起部３７，３７Ａが形成される形態であってもよい。
【００５７】
また、本実施形態では、ケースの４側面３１，３２，３３，３４に溝部３６，３６Ａ又は突起部３７，３７Ａが形成された一例を示したが、ケース上面の端子６０〜６６とケース底面の放熱板５０との沿面距離が短い側面３１，３３，３４のみに溝部３６，３６Ａ又は突起部３７，３７Ａが形成される形態であってもよい。
【００５８】
また、本実施形態では、溝部３６，３６Ａ又は突起部３７，３７Ａが、ケースの側面３２の中央部３２ａの上面よりも下方において、ケースの側面３１，３２，３３，３４の全周を周回するように形成された一例を示したが、溝部３６，３６Ａ又は突起部３７，３７Ａは、ケースの側面３２の中央部３２ａの上面よりも上方において、ケースを上方から平面視したときの外形を画するケースの側面３１，３２，３３，３４において、当該外形を周回するように形成されていてもよい。すなわち、溝部３６，３６Ａ又は突起部３７，３７Ａは、ケースの側面３２の中央部３２ａの上面よりも上方において不連続となる形態で、ケースの側面３１，３２，３３，３４の略全周を周回するように形成されてもよい。
【００５９】
また、端子６０，６１の間の溝４５、及び、端子６１，６２の間の溝４６にも、溝部３６，３６Ａ又は突起部３７，３７Ａと同様の溝部又は突起部が形成される形態であってもよい。
【００６０】
また、本実施形態では、電力用インバータとして機能する電力用半導体モジュールを例示したが、本発明の特徴は、様々な半導体モジュールに適用可能である。
【００６１】
また、本実施形態では、ワイドバンドギャップ半導体材料を用いた半導体チップを収容する半導体モジュールにおいて効果があることを説明したが、本発明の特徴は、Ｓｉ材料を用いた半導体チップを収容する半導体モジュールに適用しても、同様の効果が得られる。
【符号の説明】
【００６２】
１，１Ａ，１Ｂ，１Ｃ…半導体モジュール、１０…半導体チップ、２０，２０Ａ，２０Ｂ，２０Ｃ…ケース、３０，３０Ａ，３０Ｂ，３０Ｃ…枠体、３１〜３４…枠体の側壁（側面）、３６，３６Ａ…溝部、３７，３７Ａ…突起部、４０…蓋体、５０…放熱板、６０〜６６…外部配線接続用端子。
【図１】
2014183196.tif 000003
【図２】
2014183196.tif 000004
【図３】
2014183196.tif 000005
【図４】
2014183196.tif 000006
【図５】
2014183196.tif 000007
【図６】
2014183196.tif 000008
【図７】
2014183196.tif 000009
【図８】
2014183196.tif 000010
【図９】
2014183196.tif 000011
【図１０】
2014183196.tif 000012
【図１１】
2014183196.tif 000013
【図１２】
2014183196.tif 000014
【図１３】
2014183196.tif 000015
【図１４】
2014183196.tif 000016
【図１５】
2014183196.tif 000017
【図１６】
2014183196.tif 000018
【図１７】
2014183196.tif 000019
【図１８】
2014183196.tif 000020
【図１９】
2014183196.tif 000021
【図２０】
2014183196.tif 000022
【図２１】
2014183196.tif 000023
【図２２】
2014183196.tif 000024
【図２３】
2014183196.tif 000025