(57)【要約】【課題】過大な突入電流を防ぎつつ、小型化が可能なＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータ１０は、スイッチング素子ＳＷ７，ＳＷ８と、巻線Ｌ４ａと巻線Ｌ４ｂとから構成されるトランスＬ４と、ダイオードＤ５，Ｄ６と、チョークコイルＬ９と、コンデンサＣ１０とを備える。ＤＣ−ＤＣコンバータ１０は、ＤＣ電源１からコンデンサＣ１０に電流が流れる経路上に設けられた突入電流防止部３とを備える。突入電流防止部３のインピーダンスは、直流電源の投入時には、定常時よりも大きい。【選択図】図３
2014183701.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、
第１のスイッチング素子と、
第２のスイッチング素子と、
前記直流電源の一方の端子に接続される一端と、前記第１のスイッチング素子を介して前記直流電源の他方の端子に接続される他端とを有する第１の巻線と、前記第１の巻線と誘導的に結合され、かつ前記直流電源の一方の端子に接続される一端と、前記第２のスイッチング素子を介して前記直流電源の他方の端子に接続される他端とを有する第２の巻線とから構成されるトランスと、
前記第１のスイッチング素子と前記第１の巻線の接続点に接続されるアノードを有する第１のダイオードと、
前記第２のスイッチング素子と前記第２の巻線の接続点が接続されるアノードを有する第２のダイオードと、
前記第１のダイオードのカソードおよび前記第２のダイオードのカソードに接続される一端を有する第１のチョークコイルと、
前記第１のチョークコイルの他端と前記直流電源の他方の端子との間に設けられた第１のコンデンサと、
前記直流電源から前記第１のコンデンサに電流が流れる経路上に設けられた１個以上の突入電流防止部とを備え、
前記突入電流防止部のインピーダンスは、前記直流電源の投入時には、定常時よりも大きい、ＤＣ−ＤＣコンバータ。
【請求項２】
定常時、前記第１のスイッチング素子および前記第２のスイッチング素子を交互にオン／オフ制御する制御部とを備える、請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第１の巻線および前記第２の巻線は、前記直流電源から同一方向の電流が流れたときに、互いに逆向きの磁束が発生されるように構成される、請求項１または２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第１の巻線および前記第２の巻線は、それぞれ中間タップを有し、
前記第１の巻線の中間タップが、前記第１のスイッチング素子と接続し、
前記第２の巻線の中間タップが、前記第２のスイッチング素子が接続する、請求項１〜３のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第１の巻線および前記第２の巻線は、それぞれ中間タップを有し、
前記第１の巻線の中間タップが、前記第１のダイオードのアノードと接続し、
前記第２の巻線の中間タップが、前記第２のダイオードのアノードと接続する、請求項１〜３のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記突入電流防止部は、前記第１のダイオードおよび前記第２のダイオードのカソードと、前記第１のチョークコイルの間に配置され、前記第１のチョークコイルの励磁エネルギ−によって動作する、請求項１〜５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記突入電流防止部は、
前記第１のダイオードおよび前記第２のダイオードのカソードに接続されるアノードと、前記第１のチョークコイルの一端に接続されるカソードを有する第３のスイッチング素子と、
前記第３のスイッチング素子のアノードとカソードの間に並列に接続される第１の抵抗器と、
それぞれが前記第３のスイッチング素子のゲートに共通に接続される一端を有する第２のコンデンサ、第２の抵抗器、および第３の抵抗器とを含み、前記第２のコンデンサおよび前記第２の抵抗器の他端は、前記第３のスイッチング素子のカソードに共通に接続され、
前記第３の抵抗器の他端に接続される一端と、前記第３のスイッチング素子のカソードに接続される他端とを有する第３のコンデンサと、
前記第１のチョークコイルの他端に接続されるアノードと、前記第３のコンデンサの一端と接続されるカソードとを有する第３のダイオードとを含む、請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記第１のチョークコイルは、中間タップを有し、
前記突入電流防止部は、
前記第１のダイオードおよび前記第２のダイオードのカソードに接続されるアノードと、前記第１のチョークコイルの一端に接続されるカソードを有する第３のスイッチング素子と、
前記第３のスイッチング素子のアノードとカソードの間に並列に接続される第１の抵抗器と、
それぞれが前記第３のスイッチング素子のゲートに共通に接続される一端と、前記第３のスイッチング素子のカソードに共通に接続される他端とを有する第２のコンデンサ、および第２の抵抗器と、
前記第３のスイッチング素子のゲートに接続されるカソードと、前記第１のチョークコイルの中間タップに接続されるアノードとを有する第３のダイオードとを含む、請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記突入電流防止部は、
前記第１のダイオードおよび前記第２のダイオードのカソードに接続されるアノードと、前記第１のチョークコイルの一端に接続されるカソードを有する第３のスイッチング素子と、
前記第３のスイッチング素子のアノードとカソードの間に並列に接続される第１の抵抗器と、
それぞれが前記第３のスイッチング素子のゲートに共通に接続される一端と、前記第３のスイッチング素子のカソードに共通に接続される他端とを有する第２のコンデンサ、および第２の抵抗器と、
前記第１のチョークコイルと磁気的に結合し、かつ前記第３のスイッチング素子のカソードに接続される一端を有する第３の巻線と、
前記第３のスイッチング素子のゲートに接続されるカソードと、前記第３の巻線の他端と接続するアノードとを有する第３のダイオードを含む、請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記突入電流防止部は、
前記第１のダイオードおよび前記第２のダイオードのカソードに接続されるアノードと、前記第１のチョークコイルの一端に接続されるカソードを有する第３のスイッチング素子と、
前記第３のスイッチング素子のアノードとカソードの間に並列に接続される第１の抵抗器と、
それぞれが前記第３のスイッチング素子のゲートに共通に接続される一端を有する第２のコンデンサ、第２の抵抗器、および第３の抵抗器とを含み、前記第２のコンデンサおよび前記第２の抵抗器の他端は、前記第３のスイッチング素子のカソードに共通に接続され、
前記第３の抵抗器の他端に接続される一端と、前記第３のスイッチング素子のカソードに接続される他端とを有する第３のコンデンサと、
前記第１のチョークコイルと磁気的に結合し、かつ前記第３のスイッチング素子のカソードに接続される一端を有する第３の巻線と、
前記第３のコンデンサの一端と接続するカソードと、前記第３の巻線の他端と接続するアノードとを有する第３のダイオードとを含む、請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記突入電流防止部は、
前記第１のダイオードおよび前記第２のダイオードのカソードに接続されるアノードと、前記第１のチョークコイルの一端に接続されるカソードを有する第３のスイッチング素子と、
前記第３のスイッチング素子のアノードとカソードの間に並列に接続される第２のチョークコイルと、
それぞれが前記第３のスイッチング素子のゲートに共通に接続される一端を有する第２のコンデンサ、第２の抵抗器、および第３の抵抗器とを含み、前記第２のコンデンサおよび前記第２の抵抗器の他端は、前記第３のスイッチング素子のカソードに共通に接続され、
前記第３の抵抗器の他端に接続される一端と、前記第３のスイッチング素子のカソードに接続される他端とを有する第３のコンデンサと、
前記第１のチョークコイルの他端に接続されるアノードと、前記第３のコンデンサの一端と接続されるカソードとを有する第３のダイオードとを含む、請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１２】
前記第１のチョークコイルは、中間タップを有し、
前記突入電流防止部は、
前記第１のダイオードおよび前記第２のダイオードのカソードに接続されるアノードと、前記第１のチョークコイルの一端に接続されるカソードを有する第３のスイッチング素子と、
前記第３のスイッチング素子のアノードとカソードの間に並列に接続される第２のチョークコイルと、
それぞれが前記第３のスイッチング素子のゲートに共通に接続される一端と、前記第３のスイッチング素子のカソードに共通に接続される他端とを有する第２のコンデンサ、および第２の抵抗器と、
前記第３のスイッチング素子のゲートに接続されるカソードと、前記第１のチョークコイルの中間タップに接続されるアノードとを有する第３のダイオードを含む、請求項１〜５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１３】
前記突入電流防止部は、
前記第１のダイオードおよび前記第２のダイオードのカソードに接続されるアノードと、前記第１のチョークコイルの一端に接続されるカソードを有する第３のスイッチング素子と、
前記第３のスイッチング素子のアノードとカソードの間に並列に接続される第２のチョークコイルと、
それぞれが前記第３のスイッチング素子のゲートに共通に接続される一端と、前記第３のスイッチング素子のカソードに共通に接続される他端とを有する第２のコンデンサ、および第２の抵抗器と、
前記第１のチョークコイルと磁気的に結合し、かつ前記第３のスイッチング素子のカソードに接続される一端を有する第３の巻線と、
前記第３のスイッチング素子のゲートに接続されるカソードと、前記第３の巻線の他端と接続するアノードとを有する第３のダイオードを含む、請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１４】
前記突入電流防止部は、
前記第１のダイオードおよび前記第２のダイオードのカソードに接続されるアノードと、前記第１のチョークコイルの一端に接続されるカソードを有する第３のスイッチング素子と、
前記第３のスイッチング素子のアノードとカソードの間に並列に接続される第２のチョークコイルと、
それぞれが前記第３のスイッチング素子のゲートに共通に接続される一端を有する第２のコンデンサ、第２の抵抗器、および第３の抵抗器とを含み、前記第２のコンデンサおよび前記第２の抵抗器の他端は、前記第３のスイッチング素子のカソードに共通に接続され、
前記第３の抵抗器の他端に接続される一端と、前記第３のスイッチング素子のカソードに接続される他端とを有する第３のコンデンサと、
前記第１のチョークコイルと磁気的に結合し、かつ前記第３のスイッチング素子のカソードに接続される一端を有する第３の巻線と、
前記第３のコンデンサの一端と接続するカソードと、前記第３の巻線の他端と接続するアノードとを有する第３のダイオードとを含む、請求項１〜６のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１５】
前記第１のチョークコイルと前記第３の巻線は、互いの磁束を強めあう向きに巻かれる、請求項９、１０、１３、１４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１６】
前記第１のチョークコイルと前記第３の巻線は、互いの磁束を弱めあう向きに巻かれる、請求項９、１０、１３、１４のいずれか１項に記載のＤＣ−ＤＣコンバータ。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、特に、入力電圧よりも電圧値の高い電圧を出力する昇圧型のＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来から様々な昇圧型ＤＣ−ＤＣコンバータが知られている。
特許文献１（特開２００５−２２４０５８号公報）には、同一のコアに磁気相殺するように巻かれた２つのインダクタを設け、各インダクタの出力側に設けられた２つのスイッチを交互にオン／オフするように構成した昇圧型ＤＣ−ＤＣコンバータが開示されている。このような構成を用いると、たとえば、第１のインダクタの出力側に設けられた第１のスイッチがオン、第２のインダクタの出力側に設けられた第２のスイッチがオフである場合に、第１のインダクタには入力電圧が印加され、励磁電流が流れる。また、このとき第１のインダクタと第２のインダクタは磁気結合しているため、第２のインダクタには第１のインダクタと同じ電圧値の電圧が誘導される。第１のインダクタと第２のインダクタは磁化が相殺されるように巻かれているため、第２のインダクタの出力側の電圧は、入力電圧の略２倍となる。さらに、第２のインダクタには、第１のインダクタの励磁電流による磁化を相殺する方向に電流が流れるため、コアが磁気飽和しにくくなる。この結果、コアの磁気飽和を防ぎつつ昇圧動作を行うことができるので、従来型昇圧型ＤＣ−ＤＣコンバータよりもサイズの小さいインダクタであっても、より大きな電力を扱うことが可能になり、インダクタの小型化が可能となる。さらに、この方式では、インダクタに流れる電流の周波数が、スイッチのスイッチング周波数の２倍になるため、コアの磁束密度を低くすることができ、コアの更なる小型化が可能になる副次的効果も得られる。
【０００３】
特許文献２（特開平７−２２２４４３号公報）には、特許文献１のダイオードとコンデンサの間に、平滑用のチョークコイルを設けた構成が開示されている。この方式を用いると、出力電流のリプルを平滑できるため、より直流に近い出力電流を得ることができる。また、平滑用のチョークコイルおよびコンデンサの働きにより、パルス状の電流および電圧を直流に近い波形に整形することができるため、デュ−ティ比を変化させることにより、コンデンサの電圧値を、入力電圧の１倍〜２倍の間で、任意に可変することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２２４０５８号公報
【特許文献２】特開平７−２２２４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１および特許文献２に記載の構成では、ＤＣ電源の投入時に過大な突入電流が流れるという問題がある。過大な突入電流に耐えるように設計すると、装置の規模が大きくなるという問題がある。
【０００６】
それゆえに、本発明の目的は、過大な突入電流を防ぎつつ、小型化が可能なＤＣ−ＤＣコンバータを提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のＤＣ−ＤＣコンバータは、直流電源と、第１のスイッチング素子と、第２のスイッチング素子と、直流電源の一方の端子に接続される一端と、第１のスイッチング素子を介して直流電源の他方の端子に接続される他端とを有する第１の巻線と、第１の巻線と誘導的に結合され、かつ直流電源の一方の端子に接続される一端と、第２のスイッチング素子を介して直流電源の他方の端子に接続される他端とを有する第２の巻線とから構成されるトランスとを備える。本発明のＤＣ−ＤＣコンバータは、第１のスイッチング素子と第１の巻線の接続点に接続されるアノードを有する第１のダイオードと、第２のスイッチング素子と第２の巻線の接続点が接続されるアノードを有する第２のダイオードと、第１のダイオードのカソードおよび第２のダイオードのカソードに接続される一端を有する第１のチョークコイルと、第１のチョークコイルの他端と直流電源の他方の端子との間に設けられた第１のコンデンサと、直流電源から第１のコンデンサに電流が流れる経路上に設けられた１個以上の突入電流防止部とを備える。突入電流防止部のインピーダンスは、直流電源の投入時には、定常時よりも大きい。
【発明の効果】
【０００８】
本発明のＤＣ−ＤＣコンバータによれば、過大な突入電流を防ぎつつ、小型化が可能である。
【図面の簡単な説明】
【０００９】
【図１】突入電流の発生原理を説明するための図である。
【図２】突入電流の発生原理を説明するための図である。
【図３】実施の形態１における昇圧型ＤＣ−ＤＣコンバータの全体構成の一例を表す図である。
【図４】実施の形態１における、第１のスイッチング素子ＳＷ７のオン／オフ状態、第２のスイッチング素子ＳＷ８のオン／オフ状態、第１のダイオードＤ５および第２のダイオードＤ６のカソード電圧ＶＳの波形の一例を示す図である。
【図５】実施の形態２における突入電流防止部３の構成の一例を示す図である。
【図６】実施の形態３における突入電流防止部３３の構成の一例を示す図である。
【図７】実施の形態４における突入電流防止部４３の構成の一例を示す図である。
【図８】実施の形態４の変形例における突入電流防止部４４の構成の一例を示す図である。
【図９】実施の形態５における突入電流防止部５３の構成の一例を示す図である。
【図１０】実施の形態５の変形例における突入電流防止部５４の構成の一例を示す図である。
【図１１】実施の形態６における突入電流防止部６３の構成の一例を示す図である。
【図１２】実施の形態６の変形例１における突入電流防止部６５の構成の一例を示す図である。
【図１３】実施の形態６の変形例２における突入電流防止部６６の構成の一例を示す図である。
【図１４】実施の形態６の変形例３における突入電流防止部６７の構成の一例を示す図である。
【図１５】実施の形態６の変形例４における突入電流防止部６８の構成の一例を示す図である。
【図１６】実施の形態６の変形例５における突入電流防止部６９の構成の一例を示す図である。
【図１７】実施の形態７における昇圧型ＤＣ−ＤＣコンバータの全体構成の一例を表す図である。
【図１８】実施の形態８における昇圧型ＤＣ−ＤＣコンバータの全体構成の一例を表す図である。
【図１９】実施の形態８における、第１のスイッチング素子ＳＷ７のオン／オフ状態、第２のスイッチング素子ＳＷ８のオン／オフ状態、第１のダイオードＤ５および第２のダイオードＤ６のカソード電圧ＶＳの波形の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、図面を用いて説明する。
（参考）
まず、図１を用いて突入電流の発生原理を示す。
【００１１】
図１における昇圧型ＤＣ−ＤＣコンバータは、１つのコア上に巻かれた第１の巻線Ｌ５０１ａおよび第２の巻線Ｌ５０１ｂを有するトランスＬ５０１を備える。
【００１２】
第１の巻線Ｌ５０１ａの一端と第２の巻線Ｌ５０１ｂの一端は共通に接続されており、その接続点がＤＣ電源の＋側（ＤＣ入力＋）に接続される。第１の巻線Ｌ５０１ａおよび第２の巻線Ｌ５０１ｂは、同一方向の電流が流れたときに、互いに逆向きの磁束が発生されるように結合している。第１の巻線Ｌ５０１ａの他端（接続点ａ）および第２の巻線Ｌ５０１ｂの他端（接続点ｂ）は、それぞれ第１のスイッチング素子Ｓ５０６および第２のスイッチング素子Ｓ５０７のそれぞれのドレインに接続されており、これらのスイッチング素子Ｓ５０６およびＳ５０７のそれぞれソ−スはグランドＧＮＤに接続されている。
【００１３】
第１のスイッチング素子Ｓ５０６および第２のスイッチング素子Ｓ５０７のドレインに接続される第１の巻線Ｌ５０１ａの一端と第２の巻線Ｌ５０１ｂの一端には、第１のダイオードＤ５０３のアノードと、第２のダイオードＤ５０４のアノードがそれぞれ接続され、これらのダイオードＤ５０３とＤ５０４のカソードは共通にチョークコイルＬ５０２の一端に接続されている。このチョークコイルＬ５０２の他端は、ＤＣ出力＋端子に接続されている。さらに、ＤＣ出力＋端子とグランドＧＮＤとの間には、コンデンサＣ５０５が接続されている。
【００１４】
この昇圧型ＤＣ−ＤＣコンバータにおいて、ＤＣ電源を投入する（ＤＣ入力電圧を０→Ｖｉｎに変化させる）と、コンデンサＣ５０５の充電が行われる。たとえば、第２の巻線Ｌ５０１ｂ→ダイオードＤ５０４→チョークコイルＬ５０２→コンデンサＣ５０５を通る経路（以下、経路１）のインピ−ダンスｒ１が、第１の巻線Ｌ５０１ａ→ダイオードＤ５０３→チョークコイルＬ５０２→コンデンサＣ５０５を通る経路（以下、経路２）のインピ−ダンスｒ２よりも低い場合、コンデンサＣ５０５の充電電流はまず、経路１を通って流れようとする。ダイオードＤ５０４の順電圧をＶｆ４とすると、充電開始前のコンデンサＣ５０５の電圧は０[Ｖ]であるため、第２の巻線Ｌ５０１ｂには、ＤＣ入力＋端子側が高電位となるように、式（１）の電圧が加わる。
【００１５】
Ｖｉｎ−Ｖｆ４  ・・・（１）
従って、経路１のインピ−ダンスをｒ１とすると、経路１を流れる突入電流の最大値Ｉｉ１は、式（２）で表わされる。
【００１６】
Ｉｉ１=（Ｖｉｎ−Ｖｆ４）／ｒ１  ・・・（２）
この方式の昇圧型ＤＣ−ＤＣコンバータでは、式（２）に示した経路１を流れる突入電流に加え、経路２を流れる突入電流も加算される。第１の巻線Ｌ５０１ａと第２の巻線Ｌ５０１ｂは磁化が相殺されるように巻かれているため、第１の巻線Ｌ５０１ａには、ＤＣ入力＋端子側が低電位となるように、式（１）と同じ大きさの電圧が誘起される。この誘起された電圧がＤＣ入力電圧Ｖｉｎに加算されるため、接続点ａにはダイオードＤ５０３が導通する直前に、式（３）に示す電圧が発生する。
【００１７】
２Ｖｉｎ−Ｖｆ４  ・・・（３）
ダイオードＤ５０３が導通すると、式（３）の電圧をダイオードＤ５０３により短絡することになるため、経路２を短絡電流が流れる。この短絡電流が経路２を流れる突入電流となる。
【００１８】
経路２を流れる突入電流の最大値をＩｉ２とすると、全突入電流の最大値Ｉｉは、Ｉｉ１とＩｉ２の合計であるため、式（４）が成り立つ。
【００１９】
Ｉｉ = Ｉｉ１＋Ｉｉ２ = （Ｖｉｎ−Ｖｆ４）／ｒ１ ＋Ｉｉ２  ・・・（４）
式（２）で表される経路１を流れる突入電流Ｉｉ１は、従来型の昇圧型ＤＣ−ＤＣコンバータでも発生するものである。
【００２０】
しかし、この方式の昇圧型ＤＣ−ＤＣコンバータでは、経路１を流れる突入電流Ｉｉ１に加え、経路２を流れる突入電流Ｉｉ２も加算されるため、従来型の昇圧型ＤＣ−ＤＣコンバータに比べて過大な突入電流が発生する。従って、この方式の昇圧型ＤＣ−ＤＣコンバータを用いた場合、トポロジ−的にはトランスＬ５０１を小型化できるものの、実際には過大な突入電流に耐える設計を行う必要がある。たとえば、トランスＬ５０１は突入電流でも磁気飽和が起こらないように大型のものを使用する必要がある。また、チョークコイルＬ５０２も突入電流で磁気飽和が起こらないよう大型のものを使用する必要がある。さらに、ダイオードＤ５０３、Ｄ５０４やコンデンサＣ５０５にも、電流定格の大きな部品を使用する必要がある。加えて、昇圧型ＤＣ−ＤＣコンバータの基板パタ−ンにも大電流が流れるため、パタ−ン幅を太くする必要がある。このように、過大な突入電流が原因で、各所に電流定格の大きな部品を使用する必要があり、コストの増加および部品外形の大型化という問題が発生する。
【００２１】
また、突入電流が増加することによって、電磁ノイズも増加するため、昇圧型ＤＣ−ＤＣコンバータに接続され、あるいは昇圧型ＤＣ−ＤＣコンバータの周辺に配置される機器に電磁的な影響を与える。
【００２２】
さらに、この昇圧型ＤＣ−ＤＣコンバータの前段に別な回路が接続されている場合は、ＤＣ電源の投入時に前段の回路から過大な電流を引き込むことになるため、前段の回路にも電流定格の大きな部品を用いる必要がある。
【００２３】
さらに、特許文献１および特許文献２の構成では、チョークコイルＬ５０２の還流電流による損失が大きくなるという問題がある。スイッチング素子Ｓ５０６およびスイッチング素子Ｓ５０７がともにオフになると、チョークコイルＬ５０２に蓄えられたエネルギ−が放出され、図２に示す経路３に還流電流Ｉｒが流れる。この還流電流Ｉｒは、コンデンサＣ５０５→ＤＣ電源→トランスＬ５０１→ダイオードＤ５０３およびダイオードＤ５０４という大きなル−プを回って還流するため、各部品およびパタ−ンの抵抗分を還流電流Ｉｒが流れることにより、大きな損失が発生する。
【００２４】
［実施の形態１］
図３は、実施の形態１における昇圧型ＤＣ−ＤＣコンバータの全体構成の一例を表す図である。このＤＣ−ＤＣコンバータ１０は、トランスＬ４と、第１のダイオードＤ５と、第２のダイオードＤ６と、第１のスイッチング素子ＳＷ７と、第２のスイッチング素子ＳＷ８と、突入電流防止部３と、チョークコイルＬ９と、コンデンサＣ１０とを備える。
【００２５】
トランスＬ４は、第１の巻線Ｌ４ａと、第２の巻線Ｌ４ｂとを含む。第１の巻線Ｌ４ａは、１つのコア上に巻かれ、巻数がｎａである。第２の巻線Ｌ４ｂは、１つのコア上に巻かれ、巻数がｎｂである。
【００２６】
第１の巻線Ｌ４ａの一端と第２の巻線Ｌ４ｂの一端は、ノードＮＤ１に接続される。ノードＮＤ１は、ＤＣ電源１の正側端子ＩＮ＋に接続される。ＤＣ電源１の負側端子ＩＮ−は、グランドＧＮＤに接続される。
【００２７】
第１の巻線Ｌ４ａおよび第２の巻線Ｌ４ｂは、ノードＮＤ１に接続された一端からノードＮＤ２，ＮＤ３に接続される他端の方向に電流が流れたときに、互いに逆向きの磁束が発生されるように結合している。
【００２８】
第１の巻線Ｌ４ａの他端は、ノードＮＤ２に接続される。第２の巻線Ｌ４ｂの他端は、ノードＮＤ３に接続される。
【００２９】
第１のスイッチング素子ＳＷ７と、第２のスイッチング素子ＳＷ８は、たとえば、ＦＥＴ（Field Effect Transistor）を用いて構成してもよいし、他の電気的なスイッチング素子や、その他機械的なスイッチング素子を用いて構成してもよい。
【００３０】
第１のスイッチング素子ＳＷ７は、ノードＮＤ２に接続されるドレインと、グランドＧＮＤに接続されるソースと、制御部２から制御信号を受けるゲートを有する。第２のスイッチング素子ＳＷ８は、ノードＮＤ３に接続されるドレインと、グランドＧＮＤに接続されるソースと、制御部２から制御信号を受けるゲートを有する。
【００３１】
第１のダイオードＤ５のアノードはノードＮＤ２に接続され、カソードはノードＮＤ４に接続される。第２のダイオードＤ６のアノードは、ノードＮＤ３に接続され、カソードは、ノードＮＤ４に接続される。
【００３２】
突入電流防止部３の一端は、ノードＮＤ４に接続され、他端は、チョークコイルＬ９の一端に接続される。チョークコイルＬ９の他端は、ＤＣ出力正側端子ＯＵＴ＋に接続される。
【００３３】
コンデンサＣ１０は、ＤＣ出力正側端子ＯＵＴ＋とグランドＧＮＤとの間に配置される。
【００３４】
なお、図３では、ノードＮＤ５とチョークコイルＬ９の間に突入電流防止部３を配したが、ＤＣ電源１からコンデンサＣ１０に電流が流れる経路上の他の箇所に突入電流防止部３を配してもよい。また、図３では、突入電流防止部３の個数は１個であるが、２個以上であってもよい。
【００３５】
突入電流防止部３は、ＤＣ電源１の電圧を投入する際に、コンデンサＣ１０に流れ込む突入電流を小さくする働きをする。ＤＣ電源１の電圧を投入するとは、ＤＣ電源１の正側端子ＩＮ＋と負側端子ＩＮ−との間の電圧を０から一定電圧Ｖｉｎに増加することをいう。
【００３６】
ＤＣ電源１の投入時には、突入電流防止部３のインピ−ダンスが高くなる。コンデンサＣ１０の充電が終了し、昇圧型ＤＣ−ＤＣコンバータ１０が定常動作を行う際には、突入電流防止部３のインピ−ダンスが低くなる。
【００３７】
ＤＣ電源を投入すると、コンデンサＣ１０の充電が行われる。たとえば、第２の巻線Ｌ４ｂ→第２のダイオードＤ６→突入電流防止部３→チョークコイルＬ９→コンデンサＣ１０を通る経路（以下、経路１）のインピ−ダンスが、第１の巻線Ｌ４ａ→第１のダイオードＤ５→突入電流防止部３→チョークコイルＬ９→コンデンサＣ１０を通る経路（以下、経路２）のインピ−ダンスよりも低い場合には、経路１を通って、コンデンサＣ１０の充電電流が流れる。
【００３８】
ここで、第１のダイオードＤ５および第２のダイオードＤ６の順電圧が小さく無視できるとすると、第２の巻線Ｌ４ｂには、正側端子ＩＮ＋の側が高電位となるように、式（Ａ１）で表わされる電圧が加わる。
【００３９】
Ｖｉｎ…（Ａ１）
ＤＣ電源投入時において、突入電流防止部３のインピ−ダンスをＺＩとし、その他の部品およびパタ−ンのインピ−ダンスがＺＩに比べて無視できるほど小さいとすると、経路１を流れる突入電流の最大値Ｉｉ１は、式（Ａ２）で表わされる。
【００４０】
Ｉｉ１＝Ｖｉｎ／ＺＩ  …（Ａ２）
また、トランスＬ４の第１の巻線Ｌ４ａと第２の巻線Ｌ４ｂは磁化が相殺されるように巻かれているため、第１の巻線Ｌ４ａには、正側端子ＩＮ＋の側が低電位となるように、第１の巻線Ｌ４ａの巻数ｎａと第２の巻線Ｌ４ｂの巻数ｎｂに応じた式（Ａ３）で表わされる電圧が誘起される。
【００４１】
ｎａ／ｎｂ×Ｖｉｎ…（Ａ３）
この誘起された電圧がＤＣ入力電圧Ｖｉｎに加算されるため、ノードＮＤ２には、第１のダイオードＤ５が導通する直前に、 式（Ａ４）に示す電圧が発生する。
【００４２】
（１＋ｎａ／ｎｂ）×Ｖｉｎ…（Ａ４）
第１のダイオードＤ５が導通すると、式（Ａ４）で表わされる電圧が第１のダイオードＤ５によって短絡されることになるため、経路２を短絡電流が流れる。この短絡電流が経路２を流れる突入電流となる。ＤＣ電源投入時における突入電流防止部３のインピ−ダンスをＺＩとし、その他の部品およびパタ−ンのインピ−ダンスがＺＩに比べて無視できるほど小さいとすると、経路２を流れる突入電流の最大値Ｉｉ２は、式（Ａ５）で表わされる。
【００４３】
Ｉｉ２＝（１＋ｎａ／ｎｂ）×Ｖｉｎ／ＺＩ…（Ａ５）
全突入電流の最大値Ｉｉは、式（Ａ６）で表わされる。
【００４４】
Ｉｉ ＝ Ｉｉ１＋Ｉｉ２＝（２＋ｎａ／ｎｂ）×Ｖｉｎ／ＺＩ…（Ａ６）
したがって、ＤＣ電源投入時において、突入電流防止部３のインピ−ダンスＺＩが大きいほど、突入電流を小さくできる。コンデンサＣ１０の充電が終了し、昇圧型ＤＣ−ＤＣコンバータ１０が定常動作に入ると、突入電流防止部３のインピ−ダンスが低くなる。
【００４５】
図４は、実施の形態１における、第１のスイッチング素子ＳＷ７のオン／オフ状態、第２のスイッチング素子ＳＷ８のオン／オフ状態、第１のダイオードＤ５および第２のダイオードＤ６のカソード電圧ＶＳの波形の一例を示す図である。
【００４６】
定常動作時には、制御部２より出力される制御信号によって、第１のスイッチング素子ＳＷ７と第２のスイッチング素子ＳＷ８が交互にオン／オフされる。
【００４７】
図４の（１）に示すように、第１のスイッチング素子ＳＷ７がオンに、第２のスイッチング素子ＳＷ８がオフになると、第１の巻線Ｌ４ａには、第１のスイッチング素子ＳＷ７を介して電流が流れる。ここで、第１の巻線Ｌ４ａに流れる電流によって第２の巻線Ｌ４ｂには、第１の巻線Ｌ４ａの巻数ｎａと第２の巻線Ｌ４ｂの巻数ｎｂの比に応じた電圧が誘起される。第２のダイオードＤ６の順電圧が無視できるほど小さいとすると、第２のダイオードＤ６のカソード電圧ＶＳは、入力電圧と誘起電圧の和となるため、式（Ａ７）で表わされる。
【００４８】
ＶＳ＝（１＋ｎｂ／ｎａ）×Ｖｉｎ…（Ａ７）
そして、フィルタであるチョークコイルＬ９およびコンデンサＣ１０によって、カソード電圧ＶＳおよびカソード電流が平滑され、ＤＣ出力電圧Ｖｏｕｔが出力される。
【００４９】
次に、図４の（２）に示すように、第１のスイッチング素子ＳＷ７および第２のスイッチング素子ＳＷ８が共にオフとなると、第１の巻線Ｌ４ａに蓄えられた励磁エネルギ−が第１のダイオードＤ５を介して放出される。また、同時に第２の巻線Ｌ４ｂの電流も連続して流れるため、トランスＬ４の励磁エネルギ−が出力側に放出され、チョークコイルＬ９→コンデンサＣ１０→ＤＣ電源１→トランスＬ４→第１のダイオードＤ５および第２のダイオードＤ６→突入電流防止部３の経路を還流電流が流れる。このとき、第１のダイオードＤ５および第２のダイオードＤ６のカソード電圧ＶＳは、式（Ａ８）で表わされる。
【００５０】
ＶＳ＝Ｖｉｎ…（Ａ８）
次に、図４の（３）で示すように、第１のスイッチング素子ＳＷ７がオフに、第２のスイッチング素子ＳＷ８がオンとなると、第２の巻線Ｌ４ｂには第１の巻線Ｌ４ａの巻数ｎａと第２の巻線Ｌ４ｂの巻数ｎｂの比に応じた電圧が誘起される。第１のダイオードＤ５の順電圧が無視できるほど小さいとすると、第１のダイオードＤ５のカソード電圧ＶＳは、入力電圧と誘起電圧の和となるため、式（Ａ９）で表わされる。
【００５１】
ＶＳ＝（１＋ｎａ／ｎｂ）×Ｖｉｎ…（Ａ９）
そして、フィルタであるチョークコイルＬ９およびコンデンサＣ１０によって、カソード電圧ＶＳおよびカソード電流が平滑され、ＤＣ出力電圧Ｖｏｕｔが出力される。
【００５２】
図４の（４）に示すように、第１のスイッチング素子ＳＷ７および第２のスイッチング素子ＳＷ８が共にオフとなると、第２の巻線Ｌ４ｂに蓄えられた励磁エネルギ−が第２のダイオードＤ６を介して放出される。また、同時に第１の巻線Ｌ４ａの電流も連続して流れるため、トランスＬ４の励磁エネルギ−が出力側に放出され、チョークコイルＬ９→コンデンサＣ１０→ＤＣ電源１→トランスＬ４→第１のダイオードＤ５およびダイオードＤ６→突入電流防止部３の経路を還流電流が流れる。このとき、第１のダイオードＤ５および第２のダイオードＤ６のカソード電圧ＶＳは、式（Ａ１０）で表わされる。
【００５３】
ＶＳ＝Ｖｉｎ…（Ａ１０）
図４の（１）または（２）で示されるように、第１のスイッチング素子ＳＷ７または第２のスイッチング素子ＳＷ８がオンのときにおける、第１のダイオードＤ５および第２のダイオードＤ６のカソード電圧ＶＳが、チョークコイルＬ９およびコンデンサＣ１０により平滑され、直流のＤＣ出力電圧Ｖｏｕｔが出力される。
【００５４】
また、トランスＬ４の第１の巻線Ｌ４ａと第２の巻線Ｌ４ｂの磁化が相殺されることによって、トランスＬ４が磁気飽和しにくくなり、トランスＬ４の小型化と高効率化が行える。スイッチング素子ＳＷ７のオン時間をｔａ、スイッチング素子ＳＷ８のオン時間をｔｂ、スイッチング周期をＴとすると、トランスＬ４の第１の巻線Ｌ４ａと第２の巻線Ｌ４ｂの磁化が相殺される条件は、式（Ａ１１）で表わされる。
【００５５】
ｔａ／ｎａ＝ｔｂ／ｎｂ …（Ａ１１）
したがって、スイッチング素子ＳＷ８のオン時間ｔｂは、式（Ａ１２）で表わされる。
【００５６】
ｔｂ ＝ ｔａ×ｎｂ ／ｎａ…（Ａ１２）
ＤＣ出力電圧Ｖｏｕｔは電圧ＶＳの平均値であるので、第１のダイオードＤ５および第２のダイオードＤ６の順電圧を無視すると、ＤＣ出力電圧Ｖｏｕｔは式（Ａ１３）で表わされる。
【００５７】
Ｖｏｕｔ＝（ｎｂ／ｎａ×Ｖｉｎ×ｔａ＋ ｎａ／ｎｂ×Ｖｉｎ×ｔｂ）／Ｔ＋Ｖｉｎ…（Ａ１３）
式（Ａ１２）および式（Ａ１３）から、ＤＣ出力電圧Ｖｏｕｔは式（Ａ１４）で表わされる。
【００５８】
Ｖｏｕｔ＝ Ｖｉｎ×ｔａ×（１＋ｎｂ／ｎａ）／Ｔ＋Ｖｉｎ…（Ａ１４）
すなわち、第１の巻線Ｌ４ａおよび第２の巻線Ｌ４ｂが、同一方向の電流が流れたときに、互いに逆向きの磁束が発生されるように結合しているトランスＬ４を使用し、第１の巻線Ｌ４ａおよび第２の巻線Ｌ４ｂに交互にスイッチングされる電流を流すことによって、ＤＣ電源１からの入力電圧Ｖｉｎよりも高いＤＣ出力電圧Ｖｏｕｔを得ることができる。
【００５９】
ここで、第１のスイッチング素子ＳＷ７と第２のスイッチング素子ＳＷ８が同時にオンすると、トランスＬ４の第１の巻線Ｌ４ａの磁束と第２の巻線Ｌ４ｂの磁束が打ち消しあい、トランスＬ４のインダクタンス分がほとんど失われるため、ＤＣ電源１がほぼ短絡状態になってしまう。従って、第１のスイッチング素子ＳＷ７と第２のスイッチング素子ＳＷ８を同時にオンすることはできない。すなわち、第１のスイッチング素子ＳＷ７と第２のスイッチング素子ＳＷ８のそれぞれのデュ−ティ比（オン時間／Ｔ）の和は、式（Ａ１５）に示すように１以下とする必要がある。
【００６０】
ｔａ／Ｔ＋ｔｂ／Ｔ≦１…（Ａ１５）
このように構成したＤＣ−ＤＣコンバータ１０では、第１の巻線Ｌ４ａおよび第２の巻線Ｌ４ｂが同一のコア上に、磁束を打ち消す方向に巻かれているため、コアの磁化を相殺することができる。その結果、コアの磁気飽和への余裕が増すため、トランスＬ４を小型化することができる。
【００６１】
また、トランスＬ４の小型化により、トランスＬ４の鉄損が減少するため、ＤＣ−ＤＣコンバータ１０の効率が向上する。
【００６２】
さらに、この方式では、第１の巻線Ｌ４ａ、第２の巻線Ｌ４ｂに流れる電流の周波数が、第１のスイッチング素子ＳＷ７および第２のスイッチング素子ＳＷ８のスイッチング周波数の２倍になるため、コアの磁束密度を低くすることができ、トランスＬ４のコアの更なる小型化が可能になるという副次的効果も得られる。加えて、図３に示すようにダイオードＤ５およびダイオードＤ６のカソード電圧ＶＳの周波数も、第１のスイッチング素子ＳＷ７および第２のスイッチング素子ＳＷ８のスイッチング周波数の２倍になるため、チョークコイルＬ９の磁束密度も低くすることができ、チョークコイルＬ９の小型化も可能となる。また、コンデンサＣ１０を流れる電流のリプルも小さくなるため、コンデンサＣ１０の内部発熱を小さくすることができ、長寿命化が可能となる。
【００６３】
第１のスイッチング素子ＳＷ７および第２のスイッチング素子ＳＷ８についても、スイッチング周波数を低くすることができるため、スイッチング損失を少なくでき、発熱の減少およびＤＣ−ＤＣコンバータ１０の効率の向上が行える。
【００６４】
さらに、この実施の形態を用いると、突入電流を小さくできるため、従来例で問題となった過大な突入電流を防ぐことができ、部品の電流定格を小さくすることができる。また、突入電流を抑制することで、電磁ノイズも減少できる。さらに、このＤＣ−ＤＣコンバータ１０の前段に別な回路が接続されている場合は、ＤＣ電源の投入時に前段の回路から引き込む電流が小さくなるため、前段の回路部品の電流定格も小さくすることができる。
【００６５】
［実施の形態２］
図５は、実施の形態２における突入電流防止部３の構成の一例を示す図である。図５において、実施の形態１と共通する部分については、同一の符号を付し、説明を繰り返さない。
【００６６】
図５に示すように、突入電流防止部３は、スイッチング素子ＳＣＲ１１と、抵抗器Ｒ１２と、コンデンサＣ１３と、抵抗器Ｒ１４と、抵抗器Ｒ１５と、コンデンサＣ１６と、ダイオードＤ１７とを備える。なお、スイッチング素子ＳＣＲ１１は、たとえば、図５に示されるようなサイリスタを用いて構成してもよいし、トランジスタやＦＥＴなどの他の電気的なスイッチング素子や、その他機械的なスイッチング素子を用いて構成してもよい。
【００６７】
スイッチング素子ＳＣＲ１１のアノードは、第１のダイオードＤ５および第２のダイオードＤ６のカソードに接続される。スイッチング素子ＳＣＲ１１のカソードは、チョークコイルＬ９の一端に接続される。
【００６８】
抵抗器Ｒ１２は、スイッチング素子ＳＣＲ１１のアノードとカソードの間に並列に接続される。
【００６９】
コンデンサＣ１３、抵抗器Ｒ１４、抵抗器Ｒ１５の一端は、スイッチング素子ＳＣＲ１１のゲートに共通に接続される。コンデンサＣ１３および抵抗器Ｒ１４の他端は、スイッチング素子ＳＣＲ１１のカソードに共通に接続される。
【００７０】
抵抗器Ｒ１５の他端は、コンデンサＣ１６の一端とともに、ダイオードＤ１７のカソードに共通に接続される。
【００７１】
コンデンサＣ１６の他端は、スイッチング素子ＳＣＲ１１のカソードに接続される。ダイオードＤ１７のアノードは、チョークコイルＬ９の他端とコンデンサＣ１０の接続ノードに接続される。
【００７２】
（突入電流防止部３の動作）
次に、図５の突入電流防止部３の動作を説明する。
【００７３】
まず、ＤＣ電源１の投入時は、スイッチング素子ＳＣＲ１１のゲートに接続されるコンデンサＣ１３に電荷が蓄えられていないので、スイッチング素子ＳＣＲ１１はオフである。抵抗器Ｒ１２の抵抗値をｒ１２とすると、ＤＣ電源１の投入時に流れる全突入電流の最大値Ｉｉは、式（Ａ６）を用いると、式（Ｂ１）で表わされる。
【００７４】
Ｉｉ ＝ Ｉｉ１＋Ｉｉ２＝（２＋ｎａ／ｎｂ）×Ｖｉｎ／ｒ１２…（Ｂ１）
したがって、抵抗器Ｒ１２によって突入電流を小さくすることができる。
【００７５】
次に、昇圧型ＤＣ−ＤＣコンバータの定常動作時の動作を述べる。
スイッチング素子ＳＷ７もしくはスイッチング素子ＳＷ８がオンの場合は、ＶＳ≧Ｖｏｕｔであるので、チョークコイルＬ９には、スイッチング素子ＳＣＲ１１のカソード側が高電位、コンデンサＣ１０側が低電位となるように、式（Ｂ２）で表わされる電圧が発生する。
【００７６】
ＶＳ−Ｖｏｕｔ…（Ｂ２）
チョークコイルＬ９には、スイッチング素子ＳＣＲ１１のカソード側が高電位、コンデンサＣ１０側が低電位となるように電圧が発生するため、ダイオードＤ１７に加わる電圧は逆電圧となる。このため、スイッチング素子ＳＷ７もしくはスイッチング素子ＳＷ８がオンの場合は、突入電流防止部３には電流が流れず、突入電流防止部３は昇圧型ＤＣ−ＤＣコンバータの動作に影響を及ぼさない。
【００７７】
スイッチング素子ＳＷ７およびスイッチング素子ＳＷ８の両方がオフの場合は、ＶＳ＝Ｖｉｎ≦Ｖｏｕｔであるので、チョークコイルＬ９には、スイッチング素子ＳＣＲ１１のカソード側が低電位、コンデンサＣ１０側が高電位となるように、式（Ｂ３）で表わされる電圧が発生する。
【００７８】
Ｖｏｕｔ−ＶＳ＝Ｖｏｕｔ−Ｖｉｎ…（Ｂ３）
チョークコイルＬ９には、スイッチング素子ＳＣＲ１１のカソード側が低電位、コンデンサＣ１０側が高電位となるように電圧が発生するため、ダイオードＤ１７に加わる電圧は順電圧となる。このため、ダイオードＤ１７の順電圧が無視できるほど小さいとすると、コンデンサＣ１６に発生する電圧ＶＣ１６およびＳＣＲ１１のゲートに発生する電圧ＶＣ１３は、式（Ｂ４）および式（Ｂ５）で表わされる。
【００７９】
ＶＣ１６＝ Ｖｏｕｔ−Ｖｉｎ…（Ｂ４）
ＶＣ１３＝（Ｖｏｕｔ−Ｖｉｎ）×ｒ１４／（ｒ１４＋ｒ１５）…（Ｂ５）
ただし、ｒ１４は抵抗器Ｒ１４の抵抗値であり、ｒ１５は抵抗器Ｒ１５の抵抗値である。
【００８０】
電圧ＶＣ１３がスイッチング素子ＳＣＲ１１のゲートトリガ電圧を超えると、スイッチング素子ＳＣＲ１１がオンし、抵抗器Ｒ１２が短絡される。よって、定常動作時は抵抗器Ｒ１２が短絡されるので、突入電流防止部３における損失が小さくなる。このように、スイッチング素子ＳＷ７およびスイッチング素子ＳＷ８の両方がオフの場合は、チョークコイルＬ９に蓄えられた励磁エネルギ−が、突入電流防止部３のスイッチング素子ＳＣＲ１１のゲートの駆動エネルギ−として回収および利用される。
【００８１】
なお、コンデンサＣ１６、Ｃ１３、Ｒ１４には、定常動作時にスイッチング素子ＳＣＲ１１がオフせず、かつＤＣ電源１が停電した場合に速やかにスイッチング素子ＳＣＲ１１をオフできるような時定数のものを使用する。また、ｒ１４とｒ１５の値は、電圧ＶＣ１３がスイッチング素子ＳＣＲ１１のゲートトリガ電圧以上、かつピ−クゲート順電圧以下になるように選定する。
【００８２】
以上のように、本実施の形態によれば、ＤＣ電源１の投入時には突入電流防止部３のインピ−ダンスを高くし、定常動作時には突入電流防止部３のインピ−ダンスを低くできるので、ＤＣ電源１の投入時の突入電流を小さくしつつ、定常動作時の損失も小さくすることができる。
【００８３】
また、本実施の形態によれば、チョークコイルＬ９の励磁エネルギ−を突入電流防止部３の駆動エネルギ−として回収できる。このため、第１のスイッチング素子ＳＷ７および第２のスイッチング素子ＳＷ８がともにオフになった際に、チョークコイルＬ９に蓄えられたエネルギ−が放出されて還流電流がコンデンサＣ１０→ＤＣ電源１→トランスＬ４→ダイオードＤ５およびダイオードＤ６→突入電流防止部３という大きなル−プを回って還流するのを防ぐことができ、各部品およびパタ−ンの抵抗分を還流電流が流れることによって発生する損失を低減することができる。
【００８４】
［実施の形態３］
図６は、実施の形態３における突入電流防止部３３の構成の一例を示す図である。図６において、実施の形態１および２と共通する部分については、同一の符号を付し、説明を繰り返さない。
【００８５】
図６に示すように、突入電流防止部３３は、スイッチング素子ＳＣＲ１１と、抵抗器Ｒ１２と、コンデンサＣ１３と、抵抗器Ｒ１４と、ダイオードＤ１７とを備える。
【００８６】
実施の形態２において抵抗器Ｒ１４および抵抗器Ｒ１５によってチョークコイルＬ９の電圧を分圧し、スイッチング素子ＳＣＲ１１のゲート電圧ＶＣ１３を生成した代わりに、本実施の形態では、チョークコイルＬ９に中間タップを設けることによってチョークコイルＬ９の電圧を分圧し、スイッチング素子ＳＣＲ１１のゲート電圧ＶＣ１３を生成する。
【００８７】
スイッチング素子ＳＣＲ１１のアノードは、ダイオードＤ５およびダイオードＤ６のカソードに接続される。スイッチング素子ＳＣＲ１１のカソードは、チョークコイルＬ９の一端に接続される。抵抗器Ｒ１２は、スイッチング素子ＳＣＲ１１のアノードとカソードの間に並列に接続される。
【００８８】
コンデンサＣ１３の一端、抵抗器Ｒ１４の一端およびダイオードＤ１７のカソードは、スイッチング素子ＳＣＲ１１のゲートに共通に接続される。コンデンサＣ１３の他端および抵抗器Ｒ１４の他端は、スイッチング素子ＳＣＲ１１のカソードに共通に接続される。
【００８９】
ダイオードＤ１７のアノードは、チョークコイルＬ９を巻数ｎ１１と巻数ｎ１２に分割する点に設けられた中間タップＴＰ１に接続される。なお、図６にはスイッチング素子ＳＣＲ１１の記号としてサイリスタの記号を用いたが、トランジスタやＦＥＴなどの他の電気的なスイッチング素子や、その他機械的なスイッチング素子を用いた構成であっても良い。
【００９０】
この実施の形態の突入電流防止部３３も、実施の形態２と同様の動作を行う。ただし、この実施の形態では、抵抗器Ｒ１４および抵抗器Ｒ１５によってチョークコイルＬ９の電圧を分圧し、スイッチング素子ＳＣＲ１１のゲート電圧ＶＣ１３を生成する代わりに、チョークコイルＬ９に中間タップＴＰ１を設けることによってチョークコイルＬ９の電圧を分圧し、スイッチング素子ＳＣＲ１１のゲート電圧ＶＣ１３を生成している点が、実施の形態２と異なる。
【００９１】
スイッチング素子ＳＷ７およびスイッチング素子ＳＷ８がともにオフになった際にＳＣＲ１１のゲートに発生する電圧ＶＣ１３は、式（Ｃ１）で表わされる。
【００９２】
ＶＣ１３＝（Ｖｏｕｔ−Ｖｉｎ）×ｎ１１／（ｎ１１＋ｎ１２）…（Ｃ１）
電圧ＶＣ１３がスイッチング素子ＳＣＲ１１のゲートトリガ電圧を超えると、スイッチング素子ＳＣＲ１１がオンし、抵抗器Ｒ１２が短絡される。なお、ＤＣ電源１の投入時の動作と、スイッチング素子ＳＷ７とスイッチング素子ＳＷ８のいずれかがオンのときの動作は、実施の形態２と同様である。
【００９３】
この実施の形態においても、実施の形態２と同様の効果を得ることができる。
［実施の形態４］
図７は、実施の形態４における突入電流防止部４３の構成の一例を示す図である。図７において、実施の形態１〜３と共通する部分については、同一の符号を付し、説明を繰り返さない。
【００９４】
図７に示すように、突入電流防止部４３は、スイッチング素子ＳＣＲ１１と、抵抗器Ｒ１２と、コンデンサＣ１３と、抵抗器Ｒ１４と、ダイオードＤ１７と、巻線Ｌ１８とを備える。
【００９５】
本実施の形態では、チョークコイルＬ９と結合するように巻線Ｌ１８を巻き足し、巻線Ｌ１８に発生する電圧によって突入電流防止部３を駆動している。なお、チョークコイルＬ９と巻線Ｌ８は、互いの磁束を強めあう向きに巻かれている。チョークコイルＬ９の巻数はｎ１３であり、巻線Ｌ１８の巻数はｎ１４である。
【００９６】
スイッチング素子ＳＣＲ１１のアノードは、ダイオードＤ５およびダイオードＤ６のカソードに接続される。スイッチング素子ＳＣＲ１１のカソードは、チョークコイルＬ９の巻き始めの点に接続される。抵抗器Ｒ１２はスイッチング素子ＳＣＲ１１のアノードとカソードの間に並列に接続される。
【００９７】
コンデンサＣ１３、抵抗器Ｒ１４の一端およびダイオードＤ１７のカソードは、スイッチング素子ＳＣＲ１１のゲートに共通に接続される。コンデンサＣ１３および抵抗器Ｒ１４の他端は、スイッチング素子ＳＣＲ１１のカソードに共通に接続される。ダイオードＤ１７のアノードは、巻線Ｌ１８の巻き終わりの点に接続される。巻線Ｌ１８は、チョークコイルＬ９と互いの磁束を強めあう向きに結合するように巻かれており、巻線Ｌ１８の巻き始めの点は、チョークコイルＬ９の巻き始めの点に接続されている。
【００９８】
この実施の形態の突入電流防止部４３も、実施の形態２および実施の形態３と同様の動作を行う。ただし、チョークコイルＬ９と結合するように巻線Ｌ１８を巻き、巻線Ｌ１８に誘導される電圧からスイッチング素子ＳＣＲ１１のゲート電圧ＶＣ１３を生成している点が、実施の形態２および実施の形態３と異なる。
【００９９】
スイッチング素子ＳＷ７およびスイッチング素子ＳＷ８がともにオフになった際にＳＣＲ１１のゲートに発生する電圧ＶＣ１３は、式（Ｄ１）で表わされる。
【０１００】
ＶＣ１３＝（Ｖｏｕｔ−Ｖｉｎ）×ｎ１４／ｎ１３…（Ｄ１）
電圧ＶＣ１３がスイッチング素子ＳＣＲ１１のゲートトリガ電圧を超えると、スイッチング素子ＳＣＲ１１がオンし、抵抗器Ｒ１２が短絡される。なお、ＤＣ電源１の投入時の動作と、スイッチング素子ＳＷ７とスイッチング素子ＳＷ８のいずれかがオンのときの動作は、実施の形態２および実施の形態３と同様である。
【０１０１】
この実施の形態においても、実施の形態２と同様の効果を得ることができる。
［実施の形態４の変形例］
図８は、実施の形態４の変形例における突入電流防止部４４の構成の一例を示す図である。本変形例では、突入電流防止部４４に、実施の形態２で述べたような抵抗器Ｒ１４、抵抗器Ｒ１５による分圧回路を加えている。図８において、スイッチング素子ＳＷ７およびスイッチング素子ＳＷ８がともにオフになった際にＳＣＲ１１のゲートに発生する電圧ＶＣ１３は、式（Ｄ２）で表わされる。
【０１０２】
ＶＣ１３＝（Ｖｏｕｔ−Ｖｉｎ）×ｎ１４／ｎ１３×ｒ１４／（ｒ１４＋ｒ１５）…（Ｄ２）
電圧ＶＣ１３がスイッチング素子ＳＣＲ１１のゲートトリガ電圧を超えると、スイッチング素子ＳＣＲ１１がオンし、抵抗器Ｒ１２が短絡される。なお、ＤＣ電源１の投入時の動作と、スイッチング素子ＳＷ７とスイッチング素子ＳＷ８のいずれかがオンのときの動作は、実施の形態２および実施の形態３と同様である。
【０１０３】
この変形例においても、実施の形態２と同様の効果を得ることができる。
［実施の形態５］
図９は、実施の形態５における突入電流防止部５３の構成の一例を示す図である。図９において、実施の形態１〜４と共通する部分については、同一の符号を付し、説明を繰り返さない。
【０１０４】
図９に示すように、突入電流防止部５３は、スイッチング素子ＳＣＲ１１と、抵抗器Ｒ１２と、コンデンサＣ１３と、抵抗器Ｒ１４と、ダイオードＤ１７と、巻線Ｌ１８とを備える。
【０１０５】
この実施の形態では、チョークコイルＬ９と結合するように巻線Ｌ１８を巻き足し、巻線Ｌ１８に発生する電圧によって突入電流防止部３を駆動している。なお、チョークコイルＬ９と巻線Ｌ８は、互いの磁束を打ち消す向きに巻かれている。
【０１０６】
スイッチング素子ＳＣＲ１１のアノードは、ダイオードＤ５およびダイオードＤ６のカソードに接続される。スイッチング素子ＳＣＲ１１のカソードは、チョークコイルＬ９の巻き始めの点に接続される。
【０１０７】
抵抗器Ｒ１２はスイッチング素子ＳＣＲ１１のアノードとカソードの間に並列に接続される。
【０１０８】
コンデンサＣ１３、抵抗器Ｒ１４の一端およびダイオードＤ１７のカソードは、スイッチング素子ＳＣＲ１１のゲートに共通に接続される。コンデンサＣ１３および抵抗器Ｒ１４の他端は、スイッチング素子ＳＣＲ１１のカソードに共通に接続される。ダイオードＤ１７のアノードは、巻線Ｌ１８の巻き終わりの点に接続される。巻線Ｌ１８は、チョークコイルＬ９と、互いの磁束を打ち消しあう向きに結合するように巻かれており、巻線Ｌ１８の巻き始めの点は、チョークコイルＬ９の巻き終わりの点に接続されている。
【０１０９】
この実施の形態の突入電流防止部５３も、実施の形態４と同様の動作を行う。ただし、チョークコイルＬ９と巻線Ｌ１８が磁束を打ち消しあう向きに巻かれている点が、実施の形態４と異なる。
【０１１０】
スイッチング素子ＳＷ７およびスイッチング素子ＳＷ８がともにオフになった際にＳＣＲ１１のゲートに発生する電圧ＶＣ１３は、式（Ｅ１）で表わされる。
【０１１１】
ＶＣ１３＝ （Ｖｏｕｔ−Ｖｉｎ）×ｎ１４／ｎ１３…（Ｅ１）
電圧ＶＣ１３がスイッチング素子ＳＣＲ１１のゲートトリガ電圧を超えると、スイッチング素子ＳＣＲ１１がオンし、抵抗器Ｒ１２が短絡される。なお、ＤＣ電源１の投入時の動作と、スイッチング素子ＳＷ７とスイッチング素子ＳＷ８のいずれかがオンのときの動作は、実施の形態２〜実施の形態４と同様である。
【０１１２】
この実施の形態においても、実施の形態２と同様の効果を得ることができる。
［実施の形態５の変形例］
図１０は、実施の形態５の変形例における突入電流防止部５４の構成の一例を示す図である。本変形例では、突入電流防止部５４に、実施の形態２で述べたような抵抗器Ｒ１４、抵抗器Ｒ１５による分圧回路を加えている。図１０において、スイッチング素子ＳＷ７およびスイッチング素子ＳＷ８がともにオフになった際にＳＣＲ１１のゲートに発生する電圧ＶＣ１３は、式（Ｅ２）で表わされる。
【０１１３】
ＶＣ１３＝（Ｖｏｕｔ−Ｖｉｎ）×ｎ１４／ｎ１３×ｒ１４／（ｒ１４＋ｒ１５）…（Ｅ２）
電圧ＶＣ１３がスイッチング素子ＳＣＲ１１のゲートトリガ電圧を超えると、スイッチング素子ＳＣＲ１１がオンし、抵抗器Ｒ１２が短絡される。なお、ＤＣ電源１の投入時の動作と、スイッチング素子ＳＷ７とスイッチング素子ＳＷ８のいずれかがオンのときの動作は、実施の形態４と同様である。
【０１１４】
この変形例においても、実施の形態２と同様の効果を得ることができる。
［実施の形態６]
図１１は、実施の形態６における突入電流防止部６３の構成の一例を示す図である。図１１において、実施の形態１〜５と共通する部分については、同一の符号を付し、説明を繰り返さない。
【０１１５】
図１１は、図５の抵抗器Ｒ１２を、チョークコイルＬ１９に置き換えた構成である。
ＤＣ電源１の投入時にはスイッチング素子ＳＣＲ１１がオフであるため、突入電流は、チョークコイルＬ１９を通ってチョークコイルＬ９に流れる。昇圧型ＤＣ−ＤＣコンバータのコンデンサＣ１０の充電が終わり、昇圧型ＤＣ−ＤＣコンバータが定常動作に入るとスイッチング素子ＳＣＲ１１がオンになり、チョークコイルＬ１９の両端が短絡される。つまり、この実施の形態では、ＤＣ電源１の投入時の昇圧型ＤＣ−ＤＣコンバータのインダクタンス値は、定常動作時の昇圧型ＤＣ−ＤＣコンバータのインダクタンス値よりも大きくなる。
【０１１６】
チョークコイルＬ１９には電流の変化を妨げる働きがあるので、この実施の形態を用いると、ＤＣ電源１投入時の突入電流の立ち上がりを緩やかにすることができ、突入電流のピ−ク値を小さくすることができる。従って、この実施の形態によっても、実施の形態２〜実施の形態５と同様の効果を得ることができる。
【０１１７】
［実施の形態６の変形例１］
図１２は、実施の形態６の変形例１における突入電流防止部６５の構成の一例を示す図である。図１２において、実施の形態１〜５と共通する部分については、同一の符号を付し、説明を繰り返さない。図１２は、図６の抵抗器Ｒ１２を、チョークコイル１９に置き換えた構成である。本変形例によっても、実施の形態２〜実施の形態６と同様の効果を得ることができる。
【０１１８】
［実施の形態６の変形例２］
図１３は、実施の形態６の変形例２における突入電流防止部６６の構成の一例を示す図である。図１３において、実施の形態１〜５と共通する部分については、同一の符号を付し、説明を繰り返さない。図１３は、図７の抵抗器Ｒ１２を、チョークコイル１９に置き換えた構成である。本変形例によっても、実施の形態２〜実施の形態６と同様の効果を得ることができる。
【０１１９】
［実施の形態６の変形例３］
図１４は、実施の形態６の変形例３における突入電流防止部６７の構成の一例を示す図である。図１４において、実施の形態１〜５と共通する部分については、同一の符号を付し、説明を繰り返さない。図１４は、図８の抵抗器Ｒ１２を、チョークコイル１９に置き換えた構成である。本変形例によっても、実施の形態２〜実施の形態６と同様の効果を得ることができる。
【０１２０】
［実施の形態６の変形例４］
図１５は、実施の形態６の変形例４における突入電流防止部６８の構成の一例を示す図である。図１５において、実施の形態１〜５と共通する部分については、同一の符号を付し、説明を繰り返さない。図１５は、図９の抵抗器Ｒ１２を、チョークコイル１９に置き換えた構成である。本変形例によっても、実施の形態２〜実施の形態６と同様の効果を得ることができる。
【０１２１】
［実施の形態６の変形例５］
図１６は、実施の形態６の変形例５における突入電流防止部６９の構成の一例を示す図である。図１６において、実施の形態１〜５と共通する部分については、同一の符号を付し、説明を繰り返さない。図１６は、図１０の抵抗器Ｒ１２を、チョークコイル１９に置き換えた構成である。本変形例によっても、実施の形態２〜実施の形態６と同様の効果を得ることができる。
【０１２２】
［実施の形態７］
図１７は、実施の形態７における昇圧型ＤＣ−ＤＣコンバータ７０の全体構成の一例を表す図である。図１７において、実施の形態１〜６と共通する部分については、同一の符号を付し、説明を繰り返さない。
【０１２３】
この実施の形態は、実施の形態１におけるトランスＬ４の第１の巻線Ｌ４ａおよび第２の巻線Ｌ４ｂそれぞれに対して、さらに巻線Ｌ４ｃおよびＬ４ｄが巻き足された構成であり、第１の巻線Ｌ４ａと巻線Ｌ４ｃの接続点である中間タップＴＰ２および第２の巻線Ｌ４ｂと巻線Ｌ４ｄの接続点である中間タップＴＰ３を、それぞれ第１のスイッチング素子ＳＷ７および第２のスイッチング素子ＳＷ８のそれぞれのドレインに接続している。また、巻線Ｌ４ｃおよび巻線Ｌ４ｄの他端を、それぞれ第１のダイオードＤ５のアノードと、第２のダイオードＤ６のアノードに接続している。
【０１２４】
ここで、トランスＬ４の第１の巻線Ｌ４ａの巻数をｎ１、第２の巻線Ｌ４ｂの巻数をｎ２ 、巻き足された巻線Ｌ４ｃの巻数をｎ３、巻線Ｌ４ｄの巻数をｎ４ とする。実施の形態１と同様に、制御部２によって、ＤＣ出力電圧Ｖｏｕｔが一定となるように第１のスイッチング素子ＳＷ７のオン時間ｔａおよび第２のスイッチング素子ＳＷ８のオン時間ｔｂを制御すると、ダイオードＤ５およびＤ６の順電圧を無視した場合のＤＣ出力電圧Ｖｏｕｔは式（Ｆ１）で表わされる。
【０１２５】
Ｖｏｕｔ ＝{１＋（ｎ２＋ｎ４）×ｔａ／（ｎ１×Ｔ）＋（ｎ１＋ｎ３）×ｔｂ／（ｎ２×Ｔ）}×Ｖｉｎ…（Ｆ１）
ただし、第１のスイッチング素子ＳＷ７と第２のスイッチング素子ＳＷ８の同時オンを防ぐため、第１のスイッチング素子ＳＷ７と第２のスイッチング素子ＳＷ８のそれぞれのデュ−ティ比（オン時間／Ｔ）の和は、式（Ｆ２）に示すように１以下とする必要がある。
【０１２６】
ｔａ／Ｔ＋ｔｂ／Ｔ≦１…（Ｆ２）
この実施の形態によれば、トランスＬ４の巻数ｎ１、ｎ２、ｎ３、ｎ４を変更することで、ＤＣ出力電圧Ｖｏｕｔを２×Ｖｉｎ以上の任意の電圧に昇圧することができる。
【０１２７】
［実施の形態８］
図１８は、実施の形態８における昇圧型ＤＣ−ＤＣコンバータ８０の全体構成の一例を表す図である。図１８において、実施の形態１〜７と共通する部分については、同一の符号を付し、説明を繰り返さない。
【０１２８】
この実施の形態は、実施の形態１におけるトランスＬ４の第１の巻線Ｌ４ａおよび第２の巻線Ｌ４ｂそれぞれに対して、さらに巻線Ｌ４ＣおよびＬ４Ｄが巻き足された構成であり、第１の巻線Ｌ４ａと巻線Ｌ４ｃの接続点である中間タップＴＰ２および第２の巻線Ｌ４ｂと巻線Ｌ４ｄの接続点である中間タップＴＰ２を、それぞれ第１のダイオードＤ５のアノードと、第２のダイオードＤ６のアノードに接続している。また、巻線Ｌ４ｃおよび巻線Ｌ４ｄの他端を、第１のスイッチング素子ＳＷ７および第２のスイッチング素子ＳＷ８のそれぞれのドレインに接続している。
【０１２９】
ここで、トランスＬ４の第１の巻線Ｌ４ａの巻数をｎ１、第２の巻線Ｌ４ｂの巻数をｎ２、巻き足された巻線Ｌ４ｃの巻数をｎ３、巻線Ｌ４ｄの巻数をｎ４ とする。実施の形態１と同様に、制御部２によって、ＤＣ出力電圧Ｖｏｕｔが一定となるように第１のスイッチング素子ＳＷ７ のオン時間ｔａおよび第２のスイッチング素子ＳＷ８のオン時間ｔｂを制御すると、ダイオードＤ５およびＤ６の順電圧を無視した場合のＤＣ出力電圧Ｖｏｕｔは式（Ｇ１）で表わされる。
【０１３０】
Ｖｏｕｔ＝ （ｎ２／（ｎ１＋ｎ３）×Ｖｉｎ×ｔａ＋ｎ１／（ｎ２＋ｎ４）×Ｖｉｎ×ｔｂ）／Ｔ＋Ｖｉｎ…（Ｇ１）
ただし、第１のスイッチング素子ＳＷ７と第２のスイッチング素子ＳＷ８の同時オンを防ぐため、第１のスイッチング素子ＳＷ７と第２のスイッチング素子ＳＷ８のそれぞれのデュ−ティ比（オン時間／Ｔ）の和は、式（Ｇ２）に示すように１以下とする必要がある。
【０１３１】
ｔａ／Ｔ＋ｔｂ／Ｔ≦１…（Ｇ２）
図１９は、実施の形態８における、第１のスイッチング素子ＳＷ７のオン／オフ状態、第２のスイッチング素子ＳＷ８のオン／オフ状態、第１のダイオードＤ５および第２のダイオードＤ６のカソード電圧ＶＳの波形の一例を示す図である。
【０１３２】
図１９に示すように、第１のスイッチング素子ＳＷ７のデュ−ティ比は０．１２５であり、第２のスイッチング素子ＳＷ８のデュ−ティ比は０．５であり、式（Ｇ２）を満たす。
【０１３３】
ＤＣ出力電圧Ｖｏｕｔ＜２×Ｖｉｎの場合、この実施の形態における電圧ＶＳのリプル率は、実施の形態１における電圧ＶＳのリプル率よりも小さくなる。なお、リプル率は式（Ｇ３）で表される。
【０１３４】
リプル率 ＝ （最大値と最小値の差）／（平均値）  …（Ｇ３）
電圧ＶＳのリプル率が小さくなると、ＤＣ出力電圧ＶｏｕｔおよびＤＣ−ＤＣコンバータ出力電流のリプルが小さくなるため、電磁ノイズが減少する。また、たとえばコンデンサＣ１０に電解コンデンサを使用するような場合、ＤＣ−ＤＣコンバータ出力電流のリプルが小さくなると、コンデンサＣ１０の自己発熱が小さくなるため、コンデンサＣ１０の寿命が長くなる。また、チョークコイルＬ９を流れる電流のリプルが減少するので、チョークコイルＬ９を流れる電流の実効値が低くなり、チョークコイルＬ９の銅損が小さくなる。このため、チョークコイルＬ９の巻線径を細くすることができるので、チョークコイルＬ９の外形を小型化することができる。
【０１３５】
さらに、この実施の形態を用いると、チョークコイルＬ９の両端に加わる電圧の電圧値の変動幅が小さくなるため、チョークコイルＬ９の磁束密度の変化量を小さくすることができ、鉄損が減少する。
【０１３６】
加えて、チョークコイルＬ９の磁束密度の最大値も小さくすることができるため、チョークコイルＬ９に飽和磁束密度の小さいコア材を使うことができ、コア材の選択肢が広くなる。また、一般的に飽和磁束密度の小さいコア材ほど透磁率が高いので、外形の小さなコアで必要なインダクタンス値を得ることができる。
【０１３７】
以上の理由により、この実施の形態の昇圧型ＤＣ−ＤＣコンバータを用いると、ＤＣ出力電圧Ｖｏｕｔ＜２×Ｖｉｎの場合に、実施の形態１と比べて電磁ノイズを減少できる、コンデンサＣ１０の寿命を長くできる、チョークコイルＬ９の損失と外形を小さくできる、コア材の選択肢が広がるといった効果がある。
【０１３８】
以上、各実施の形態で説明した構成要素は一例であり、他の構成要素であっても良い。たとえば、異なる実施の形態で説明した構成を組み合わせた構成であっても良いし、本質的でない部分の構成を、他の構成で置き換えた構成であってもよい。
【符号の説明】
【０１３９】
１ ＤＣ電源、２ 制御部、３，３３，４３，４４，５３，５４，６３，６５，６６，６９ 突入電流防止部、１０，７０，８０  ＤＣ−ＤＣコンバータ、Ｌ５０１，Ｌ４ トランス、Ｌ５０１ａ，Ｌ５０１ｂ，Ｌ４ａ，Ｌ４，Ｌ４ｃ，Ｌ４ｄ，Ｌ１８  巻線、Ｌ５０２，Ｌ９，Ｌ１９  チョークコイル、Ｓ５０６，Ｓ５０７，ＳＷ７，ＳＷ８，ＳＣＲ１１  スイッチング素子、Ｄ５０３，Ｄ５０４，Ｄ５，Ｄ６，Ｄ１７  ダイオード、Ｃ５０５，Ｃ１０，Ｃ１３，Ｃ１６ コンデンサ、Ｒ１２，Ｒ１４，Ｒ１５  抵抗器。
【図１】
2014183701.tif 000003
【図２】
2014183701.tif 000004
【図３】
2014183701.tif 000005
【図４】
2014183701.tif 000006
【図５】
2014183701.tif 000007
【図６】
2014183701.tif 000008
【図７】
2014183701.tif 000009
【図８】
2014183701.tif 000010
【図９】
2014183701.tif 000011
【図１０】
2014183701.tif 000012
【図１１】
2014183701.tif 000013
【図１２】
2014183701.tif 000014
【図１３】
2014183701.tif 000015
【図１４】
2014183701.tif 000016
【図１５】
2014183701.tif 000017
【図１６】
2014183701.tif 000018
【図１７】
2014183701.tif 000019
【図１８】
2014183701.tif 000020
【図１９】
2014183701.tif 000021