(57)【要約】      （修正有）【課題】パワー増幅器の非線形入力キャパシタンスによって生成される歪みを抑制し、線形性の改善する技術を提供する。【解決手段】パワー増幅器５３０は、可変マッチング回路５２２からのＲＦ信号を増幅する。可変マッチング回路５２２は、増幅器５３０の線形性を改善するために、ドライバ増幅器５１０の出力における固定インピーダンスを、パワー増幅器５３０の入力における可変インピーダンスに一致させる。パワー増幅器５３０は、第１のタイプの第１のトランジスタ（例えばＮＭＯＳトランジスタ）を備え、可変マッチング回路５２２は、第１のタイプとは異なる第２のタイプの第２のトランジスタ（例えばＰＭＯＳトランジスタ）を備える。【選択図】図６
2014180014.tif 000002
【特許請求の範囲】
【請求項１】
入力無線周波数（ＲＦ）信号を受信し、増幅し、出力ＲＦ信号を提供するパワー増幅器と、
前記パワー増幅器に結合される可変マッチング回路であって、前記可変マッチング回路の入力における固定インピーダンスを、前記パワー増幅器の入力における可変インピーダンスに一致させる前記可変マッチング回路と、
を備える装置。
【請求項２】
前記パワー増幅器の前記入力における前記可変インピーダンスは、前記入力ＲＦ信号の電力レベル対前記増幅器の可変入力キャパシタンスに起因する
請求項１の装置。
【請求項３】
前記可変マッチング回路に結合され、第１のＲＦ信号を受信し、増幅し、前記可変マッチング回路に第２のＲＦ信号を提供するドライバ増幅器
を更に備える請求項１の装置。
【請求項４】
前記可変マッチング回路の前記入力における前記固定インピーダンスは、前記ドライバ増幅器のターゲット出力インピーダンスと等しい
請求項３の装置。
【請求項５】
前記パワー増幅器は、第１のタイプの第１のトランジスタを備え、前記可変マッチング回路は、前記第１のタイプとは異なる第２のタイプの第２のトランジスタを備える
請求項１の装置。
【請求項６】
前記第１及び第２のトランジスタのそれぞれは、前記入力ＲＦ信号の電力レベルで変化する入力キャパシタンスを有している
請求項５の装置。
【請求項７】
第１のトランジスタは、第１のキャパシタンス電圧（ＣＶ）カーブを有し、前記第２のトランジスタは、前記第１のＣＶカーブが反転された第２のＣＶカーブを有している
請求項５の装置。
【請求項８】
前記第１のトランジスタは、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタを含み、
前記第２のトランジスタは、ＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタを含む
請求項５の装置。
【請求項９】
前記可変マッチング回路は、
前記可変マッチング回路の前記入力及び前記可変マッチング回路の出力の間に結合されるインダクタと、
前記可変マッチング回路の前記入力及び回路グランドの間に結合される可変キャパシタと、
を備える請求項１の装置。
【請求項１０】
前記パワー増幅器は、第１のタイプの第１のトランジスタを備え、
前記可変マッチング回路における前記可変キャパシタは、前記第１のタイプとは異なる第２のタイプの第２のトランジスタを備える
請求項９の装置。
【請求項１１】
前記可変キャパシタは、前記第２のトランジスタに並列に結合される固定キャパシタを更に含む
請求項１０の装置。
【請求項１２】
前記可変キャパシタは、前記第２のトランジスタに直列に結合される固定キャパシタを更に含む
請求項１０の装置。
【請求項１３】
前記第１のトランジスタは、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタを含み、
前記第２のトランジスタは、ＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタを含む
請求項１０の装置。
【請求項１４】
前記第２のトランジスタは、前記第１のトランジスタのゲートに適用される第１のバイアス電圧を受信するゲートと、
第２のバイアス電圧を受信するドレイン及びソースと、
を有する請求項１０の装置。
【請求項１５】
前記第２のバイアス電圧は可変であり、前記入力ＲＦ信号の電力レベルに基づいてセットされる
請求項１４の装置。
【請求項１６】
第１の無線周波数（ＲＦ）信号を受信し、増幅し、第２のＲＦ信号を提供するドライバ増幅器と、
第３のＲＦ信号を受信し、増幅し、第４のＲＦ信号を提供するパワー増幅器と、
前記ドライバ増幅器及び前記パワー増幅器の間に結合され、前記第２のＲＦ信号を受信し、前記第３のＲＦ信号を提供する可変マッチング回路であって、前記ドライバ増幅器の出力における固定インピーダンスを、前記パワー増幅器の入力における可変インピーダンスに一致させる前記可変マッチング回路と、
を備える集積回路。
【請求項１７】
前記パワー増幅器は、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタを含み、
前記可変マッチング回路は、ＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタを含む
請求項１６の集積回路。
【請求項１８】
前記可変マッチング回路は、
前記可変マッチング回路の前記入力及び前記可変マッチング回路の出力の間に結合されるインダクタと、
前記可変マッチング回路の前記入力及び回路グランドの間に結合される可変キャパシタと、
を備える
請求項１６の集積回路。
【請求項１９】
前記可変マッチング回路における前記可変キャパシタは、並列に結合されるトランジスタ及び固定キャパシタを備え、
前記トランジスタは、前記第３のＲＦ信号の電力レベル対可変キャパシタンスを提供する
請求項１８の集積回路。
【請求項２０】
出力無線周波数（ＲＦ）信号を得るために、パワー増幅器で、入力無線周波数（ＲＦ）信号を増幅することと、
可変マッチング回路の入力における固定インピーダンス及び前記パワー増幅器の入力における可変インピーダンス間のインピーダンス・マッチングを実行することと、
を備える信号増幅の方法。
【請求項２１】
ドライバ増幅器で第１のＲＦ信号を増幅することと、
前記可変マッチング回路へ第２のＲＦ信号を提供することと、
を更に備える請求項２０の方法。
【請求項２２】
前記入力ＲＦ信号を増幅することは、前記パワー増幅器における第１のトランジスタで前記入力ＲＦ信号を増幅することを備え、
前記インピーダンス・マッチングを実行することは、前記入力ＲＦ信号の電力レベル対前記第１のトランジスタのキャパシタンスの変化について補正するために前記可変マッチング回路における第２のトランジスタのキャパシタンスを変化させることを含む
請求項２０の方法。
【請求項２３】
前記入力ＲＦ信号の電力レベルに基づいて、前記第２のトランジスタのバイアス電圧を調整することを更に備える
請求項２２の方法。
【請求項２４】
出力無線周波数（ＲＦ）信号を得るために、入力無線周波数信号をパワー増幅する手段と、
インピーダンス・マッチングを実行する手段の入力における固定インピーダンスと、前記パワー増幅する手段の入力における可変インピーダンスとの間の前記インピーダンス・マッチングを実行する手段と、
を備える装置。
【発明の詳細な説明】
【米国特許法第１１９条に基づく優先権の主張】
【０００１】
特許についての本願は、本願の譲受人に譲渡され、これにより本明細書の参照によって明示的に組み込まれ、２００９年８月１４日に出願され、“NONLINEAR CAPACITANCE IN PA INPUT MATCHING NETWORK TO IMPROVE LINEARITY,”と表題された米国仮出願番号６１／２３４、２２３に対して優先権を主張する。
【技術分野】
【０００２】
本開示は、概して電子部品に関する。より具体的には、本開示は増幅器に関する。
【背景技術】
【０００３】
増幅器は、信号増幅を提供するために、種々の電子デバイスに一般的に用いられる。増幅器の種々のタイプは、種々の用途で利用可能である。例えば、携帯電話のような、ワイヤレス通信デバイスは、双方向通信のためのレシーバ及びトランスミッタを含み得る。トランスミッタは、ドライバ増幅器（ＤＡ：driver amplifier）及びパワー増幅器（ＰＡ：power amplifier）（電力増幅器と称しても良い）を備え、レシーバは、低ノイズ増幅器（ＬＮＡ：low noise amplifier）を備え、トランスミッタ及びレシーバは、種々の可変利得増幅器（ＶＧＡｓ：variable gain amplifiers）を備え得る。
【０００４】
パワー増幅器は、入力無線周波数（ＲＦ：radio frequency）信号を増幅し、送信に適切な出力ＲＦ信号を提供するために用いられ得る。パワー増幅器は、高出力電力を提供するために大きなトランジスタを考慮して設計され得る。大きなトランジスタは典型的に、大きな非線形入力キャパシタンスを有し、これは、パワー増幅器によって生成される歪み（distortion）という結果になり得る。
【図面の簡単な説明】
【０００５】
【図１】図１は、ワイヤレス通信デバイスのブロック・ダイアグラムを示している。
【図２】図２は、例示的なパワー増幅器（ＰＡ）モジュールを示している。
【図３】図３は、ＰＡ入力キャパシタンスの補正を含む例示的なＰＡモジュールを示している。
【図４】図４は、二つの異なるトランジスタの入力キャパシタンス対ゲート電圧を示している。
【図５】図５は、ＰＡ入力キャパシタンスを補正するために可変入力インピーダンス・マッチングを含む例示的なＰＡモジュールを示している。
【図６】図６は、ＰＡ入力キャパシタンスを補正するために可変入力インピーダンス・マッチングを含む例示的なＰＡモジュールを示している。
【図７】図７は、異なるバイアス電圧の入力キャパシタンス対ゲート電圧を示している。
【図８】図８は、図６のＰＡモジュールの非線形パフォーマンスを示している。
【図９】図９は、信号増幅を実行するためのプロセスを示している。
【発明を実施するための形態】
【０００６】
添付した図面に関連して下に示す詳細な記載は、本発明の例示的な実施形態の記載として示され、本発明が実施することができる唯一の実施形態を意味するように示されない。この記載を通して用いられる用語“例示”は、“例、事例、または実例として役目を果たす”ことを意味し、他の例示的な実施形態よりも好ましいまたは有利であるとして解釈されるべきではない。詳細な記載は、発明の例示的な実施形態の十分な理解を提供する目的のために、特定の詳細を含む。発明の例示的な実施形態は、これらの特定の詳細無しで実施されるということが当業者に明らかになるだろう。ある場合において、よく知られた構造及びデバイスは、本明細書に示された例示的な実施形態の新規性を曖昧にすることを避けるために、ブロック・ダイアグラム形式で示される。
【０００７】
増幅器の歪みの減少、線形性の改善の技術は、本明細書に記載されている。この技術は、パワー増幅器、ドライバ増幅器、ＬＮＡ、ＶＧＡ等の種々のタイプの増幅器に用いられ得る。この技術はまた、ワイヤレス通信デバイス、携帯電電話、携帯情報端末（ＰＤＡ）、手持ち式のデバイス、ワイヤレス・モデム、ラップトップ・コンピュータ、コードレス電話、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、家庭用電子デバイス等のような種々の電子デバイスの増幅器のために用いられ得る。明らかにするために、ワイヤレス通信デバイスの増幅器の技術の使用が下記に記載される。
【０００８】
図１は、ワイヤレス通信デバイス１００の例示的なデザインのブロック・ダイアグラムを示している。この例示的なデザインにおいて、ワイヤレス・デバイス１００は、データ・プロセッサ１１０及びトランシーバ１２０を備えている。トランシーバ１２０は、双方向ワイヤレス通信をサポートするトランスミッタ１３０及びレシーバ１５０を備えている。一般的に、ワイヤレス・デバイス１００は、所定の数の通信システム及び所定の数の周波数帯域のために、所定の数のトランスミッタ、及び所定の数のレシーバを含み得る。
【０００９】
送信経路（transmit path）において、データ・プロセッサ１１０は、アナログ出力信号を、トランスミッタ１３０へ送信され、提供されるようにデータを処理する。トランスミッタ１３０内において、アナログ出力信号は、増幅器（Ａｍｐ）１３２によって増幅され、デジタル・アナログ変換によって引き起こされるイメージを除去するためにローパス・フィルタ１３４によってフィルタされ、ＶＧＡ１３６によって増幅され、ミキサ１３８によって、ベースバンドからＲＦへアップコンバートされる。アップコンバート信号は、周波数アップコンバージョンによって引き起こされるイメージを除去するためにフィルタ１４０によってフィルタされ、更にドライバ１４２及びパワー増幅器１４４によって増幅され、スィッチ／デュプレクサ１４６を通って発送され、アンテナ１４８を介して送信される。
【００１０】
受信経路（receive path）において、アンテナ１４８は、基地局及び／または他の送信局（transmitter station）から信号を受信し、スィッチ／デュプレクサ１４６を通って発送され、レシーバ１５０に提供される受信信号を提供する。レシーバ１５０において、受信信号は、ＬＮＡ１５２によって増幅され、バンドパス・フィルタ１５４によってフィルタされ、ミキサ１５６によってＲＦからベースバンドへとダウンコンバートされる。ダウンコンバートされた信号は、ＶＧＡ１５８によって増幅され、ローパス・フィルタ１６０によってフィルタされ、データ・プロセッサ１１０に提供されるアナログ入力信号を得るために増幅器１６２によって増幅される。
【００１１】
図１は、１ステージにおいて、ＲＦ及びベースバンドの間で信号を周波数変換する直接変換アーキテクチャ（direct-conversion architecture）を実行するトランスミッタ１３０及びレシーバ１５０を示している。トランスミッタ１３０及び／またはレシーバ１５０はまた、複数のステージにおいて、ＲＦ及びベースバンドの間で信号を周波数変換するスーパー・ヘテロダイン・アーキテクチャ（super-heterodyne architecture）を実行する。ローカル・オシレータ（ＬＯ：local oscillator）生成器１７０は、送信ＬＯ信号及び受信ＬＯ信号を、ミキサ１３８及び１５６のそれぞれへ、生成し、提供する。フェーズ・ロック・ループ（ＰＬＬ：phase locked loop）１７２は、データ・プロセッサ１１０から制御情報を受信し、適切な周波数で、送信ＬＯ信号及び受信ＬＯ信号を生成するために、ＬＯ生成器１７０への制御信号を提供する。
【００１２】
図１は、例示的なトランシーバ・デザインを示している。一般的に、トランスミッタ１３０及びレシーバ１５０の信号の調整は、増幅器、フィルタ、ミキサ等の一つまたはそれ以上のステージによって実行され得る。これらの回路ブロックは、図１に示される構成とは違ってアレンジされ得る。更に、図１に示されていない他の回路ブロックはまた、トランスミッタ及びレシーバで用いられ得る。例えば、マッチング回路は、図１の種々のアクティブ回路をマッチするために用いられ得る。図１のいくつかの回路ブロックはまた、削除され得る。トランシーバ１２０の全てまたは一部は、アナログ集積回路（ＩＣ）、ＲＦＩＣ、ミックス信号ＩＣ等で実施され得る。例えば、トランスミッタ１３０のパワー増幅器１４４を経由する増幅器１３２は、ＲＦＩＣで実施され得る。ドライバ増幅器１４２及びパワー増幅器１４４は、ＲＦＩＣの外部の他のＩＣ上に実装され得る。
【００１３】
データ・プロセッサ１１０は、例えば送信データ及び受信データについて処理するワイヤレス・デバイス１００の種々の機能を実行し得る。メモリ１１２は、プログラム・コード及びデータ・プロセッサ１１０のデータを記憶し得る。データ・プロセッサ１１０は、一つまたはそれ以上の特定用途向け集積回路（ＡＳＩＣｓ：application specific integrated circuits）及び／またはＩＣｓで実施され得る。
【００１４】
増幅器の歪みの抑制や、線形性の改善について、本明細書に記載された技術は、図１に示す増幅器のような種々のタイプの増幅器について用いられ得る。明確にするために、下記に記された多くは、図１のパワー増幅器１４４のようなパワー増幅器をカバーする。
【００１５】
図２は、図１のドライバ増幅器１４２及びパワー増幅器１４４について用いられ得るＰＡモジュール２００の例示的なデザインの概略的なダイアグラムを示す。ＰＡモジュール２００は、ドライバ増幅器２１０、マッチング回路２２０、及びパワー増幅器２３０を備えている。ドライバ増幅器２１０は、入ってくるＲＦ信号（Ｄｉｎ）を受信して増幅し、増幅されたＲＦ信号を提供する。マッチング回路２２０は、増幅ＲＦ信号を受信し、パワー増幅器２３０へ入力ＲＦ信号（ＲＦｉｎ）を提供する。マッチング回路２２０は、ドライバ増幅器２１０の出力における第１のインピーダンスと、パワー増幅器２３０の入力における第２のインピーダンスと、の間のインピーダンス・マッチング（impedance matching）を実行する。パワー増幅器２３０は、ＲＦｉｎ信号を受信及び増幅し、出力ＲＦ信号（ＲＦｏｕｔ）を提供する。
【００１６】
図２に示すように、例示的なデザインにおいて、パワー増幅器２３０は、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタ２３２及び出力回路２３４を備えている。ＮＭＯＳトランジスタ２３２は、回路グランドに結合されるソース、パワー増幅器２３０の入力として動作するゲート、ＲＦｏｕｔ信号を提供するドレインと、を備えている。出力回路２３４は、アッパー電源（ＶＤＤ）に結合される一端と、ＮＭＯＳトランジスタ２３２のドレインに結合される他端と、を有している。出力回路２３４は、一つまたはそれ以上のインダクタ、キャパシタ、ＭＯＳトランジスタ等を含む負荷（load）を備え得る。出力回路２３４はまた、ＮＭＯＳトランジスタ２３２を備えるスタック（stack）にて結合される一つまたはそれ以上のＮＭＯＳトランジスタを備え得る。このケースにおいて、ＲＦｏｕｔ信号は、スタックにおける最高の（topmost）ＮＭＯＳトランジスタによって提供され得る。スタックされたＮＭＯＳトランジスタは、各ＮＭＯＳトランジスタが、電圧スィングの機能のみを観測するように、ＲＦｏｕｔ信号の大きな電圧スィングを分割するために用いられ得る。これは、特にＮＭＯＳトランジスタは、低ブレークダウン電圧を処理し、有するディープ・サブ・ミクロンＩＣに組み込まれる場合に、信頼性を改善する。
【００１７】
ＮＭＯＳトランジスタ２３２は、ＲＦｏｕｔ信号についての高出力電力を供給するために、大きなトランジスタであり得る。例えばＮＭＯＳトランジスタ２３２は、グローバル・システム・フォー・モバイル・コミュニケーション（ＧＳＭ（登録商標））についての出力電力＋３３ｄＢｍ、または符号分割多重接続（ＣＤＭＡ）についての出力電力＋２７ｄＢｍを供給するために要求され得る。大きなＮＭＯＳトランジスタは、大きな入力キャパシタンスを有し得る。
【００１８】
図４は、図２のＮＭＯＳトランジスタ２３２のゲート電圧対入力／ゲート・キャパシタンスの例示的なプロット４１２を示している。図４において、横軸はＮＭＯＳトランジスタ２３２のゲート電圧を示し、縦軸はＮＭＯＳトランジスタ２３２の入力キャパシタンスを示している。図４に示すように、ＮＭＯＳトランジスタ２３２の入力キャパシタンスは、低ゲート電圧では低く、閾値電圧（Ｖｔ）の近くで急に上昇し、閾値電圧よりも高い高ゲート電圧では高い。閾値電圧は、トランジスタが作動を開始する電圧である。
【００１９】
パワー増幅器２３０は、高効率を達成するために、閾値電圧の近くでバイアスされ得る。しかしながら、図４に示すように、ＮＭＯＳトランジスタ２３２の入力キャパシタンスは、閾値電圧の近くで殆ど非線形になり得る。ＮＭＯＳトランジスタ２３２の非線形入力キャパシタンスは、パワー増幅器２３０の線形性に悪影響を与える歪みを招く。
【００２０】
図３は、ＰＡ入力キャパシタンスを補正するＰＡモジュール２０２の例示的なデザインの概略的なダイアグラムを示している。ＰＡモジュール２０２は、図２のＰＡモジュール２０２において、ドライバ増幅器２１０、マッチング回路２２０及びパワー増幅器２３０を含んでいる。ＰＡモジュール２０２はＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタ２２２を更に含み、パワー増幅器２３０のＮＭＯＳトランジスタ２３２の非線形入力キャパシタンスについての補正を行う。ＰＭＯＳトランジスタ２２２は、ＮＭＯＳトランジスタ２３２のゲートに結合されるゲートと、共に結合され、バイアス電圧（Ｖｂｉａｓ）を受信するソース及びドレインと、を備えている。
【００２１】
図４は、図４のＰＭＯＳトランジスタ２２２のゲート電圧対入力／ゲート・キャパシタンスの例示的なプロット４１４を示している。図４に示すように、ＰＭＯＳトランジスタ２２２の入力キャパシタンスは、低ゲート電圧にて高くなり、閾値電圧の近くで急に減少し、閾値電圧よりも高い高電圧において低くなる。ＰＭＯＳトランジスタ２２２は、ＮＭＯＳトランジスタ２３２についてのキャパシタンス・電圧（ＣＶ：capacitance-to-voltage）カーブとおおよそ逆であるＣＶカーブを有している。
【００２２】
図４は、パワー増幅器２３０の合計入力／ゲート・キャパシタンスの例示的なプロット４１６を示し、それは、ＮＭＯＳトランジスタ２３２の入力キャパシタンスと、ＰＭＯＳトランジスタ２２２の入力キャパシタンスとの合計である。図４に示すように、合計入力キャパシタンスは、ゲート電圧の中において、ＮＭＯＳトランジスタ２３２の入力キャパシタンスよりも低い変動を有している。従って、ＰＭＯＳトランジスタ６−２２ｈトランジスタ２２２の使用は、パワー増幅器２３０によって生成される少ない歪みという結果になり得る。しかしながら、ＰＭＯＳトランジスタ２２２は、２のファクタによって、パワー増幅器２３０の合計入力キャパシタンスを上昇させ得る。パワー増幅器２３０のより高い合計入力キャパシタンスは、マッチング回路２２０の品質ファクタ（Ｑ）を上昇し、ドライバ増幅器２１０からより高い電力を要求し、回路領域を上昇し得る。
【００２３】
図５は、ＰＡ入力キャパシタンスについての補正するために、可変入力インピーダンス・マッチングを含むＰＡモジュール５００の例示的なデザインの概略的なダイアグラムを示している。ＰＡモジュール５００は、ドライバ増幅器５１０、可変マッチング回路５２０、及びパワー増幅器５３０を備えている。ドライバ増幅器５１０は、入ってくるＲＦ（Ｄｉｎ）信号を受信して増幅し、増幅されたＲＦ信号を提供する。マッチング回路５２０は、増幅ＲＦ信号を受信し、パワー増幅器５３０へＲＦｉｎ信号を提供する。マッチング回路５２０は、ドライバ増幅器５１０の出力における第１のインピーダンス（Ｚ１）と、パワー増幅器５３０の入力における第２のインピーダンス（Ｚ２）との間のインピーダンス・マッチングを実行する。パワー増幅器５３０は、マッチング回路５２０からのＲＦｉｎ信号を受信し、増幅し、ＲＦｏｕｔ信号を提供する。
【００２４】
図５に示す例示的なデザインにおいて、パワー増幅器５３０は、ＮＭＯＳトランジスタ５３２及び出力回路５３４を含み、これらは、図２のＮＭＯＳトランジスタ２３２及び出力回路２３４と同様にして結合される。他の例示的なデザインにおいて、パワー増幅器５３０は、ＰＭＯＳトランジスタ、または入力トランジスタについての任意の他のタイプのトランジスタ（ＮＭＯＳトランジスタ５３２の代わり）を含み得る。
【００２５】
図５に示す例示的なデザインにおいて、マッチング回路５２０は、インジケータ５２４及び可変キャパシタ５２６を含む。インジケータ５２４は、マッチング回路５２０の入力結合される一端と、マッチング回路５２０の出力に結合される他端と、を有する。キャパシタ５２６は、マッチング回路５２０の入力に結合される一端と、回路／ＡＣグランドに結合される他端と、を備えている。図５は、一組のインダクタ（series inductor）、及びシャント入力キャパシタ（shunt input capacitor）を備えるマッチング回路５２０についての例示的なトポロジーを示している。マッチング回路５２０はまた、他のトポロジーで実施され得る。
【００２６】
ドライバ増幅器５１０の出力において、Ｚ１インピーダンスは、おおよそ２５Ｏｈｍｓ（Ω）または任意の他の値であり得る固定ターゲット値を有し得る。パワー増幅器５３０の入力おけるＺ２インピーダンスは、ＮＭＯＳトランジスタ５３２のゲートについてのごくわずかなバイアス電圧のために、ごくわずかな値（例えば４Ｏｈｍｓまたはそれ以下）を有し得る。Ｚ２インピーダンスは、ＮＭＯＳトランジスタ５３２の非線形入力キャパシタンスに起因する可変値を有し得る。マッチング回路５２０は、ドライバ増幅器５１０及びパワー増幅器５３０の線形性を改善するために、固定Ｚ１インピーダンスと、可変Ｚ２インピーダンスとを適合しようとし得る。
【００２７】
図６は、入力インピーダンス・マッチングを変化することができるＰＡモジュール５０２の例示的なデザインの概略的なダイアグラムを示す。ＰＡモジュール５０２は、ドライバ増幅器５１０、可変マッチング回路５２２、及びパワー増幅器５３０を含む。マッチング回路５２２は、図５のマッチング回路５２０の例示的なデザインであり、一組のインダクタ５２４及びシャント可変キャパシタ５２６を含む。インダクタ５２４は、（ノードＡである）マッチング回路５２２の入力に結合される一端と、マッチング回路５２２の出力に結合される他端と、を備える。可変キャパシタ５２６は、ＰＭＯＳトランジスタ５４２に並列に結合された固定キャパシタ５４０と共に実装される。キャパシタ５４０は、ノードＡに結合された一端と、回路／ＡＣグランドに結合された他端と、を有している。ＰＭＯＳトランジスタ５４２は、ノードＡに結合されるゲートと、互いに結合され、Ｖｂｉａｓ２電圧を受信するソース及びドレインと、を有している。
【００２８】
ＡＣカップリングキャパシタ５４４は、ドライバ増幅器５１０の出力に結合される一端と、マッチング回路５２２の入力に結合される他端と、を備えている。レジスタ５４６は、ＮＭＯＳトランジスタ５３２のゲートに結合される一端と、Ｖｂｉａｓ１電圧を受信する他端と、を備えている。キャパシタ５４４は、ノードＡにおけるＤＣ電圧と、ドライバ増幅器５１０の出力におけるＤＣ電圧との分離するＡＣカップリング／ＤＣブロッキング・キャパシタである。レジスタ５４６は、ＮＭＯＳトランジスタ５３２のゲート及びインダクタ５２４を介してノードＡにＶｂｉａｓ１のバイアス電圧を提供する。インダクタ５２４及びキャパシタ５２６は、ドライバ増幅器５１０の出力における固定Ｚ１インピーダンスと、パワー増幅器５３０の入力における可変Ｚ２インピーダンスとの間のインピーダンス・マッチングを提供する。
【００２９】
図６に示される例示的なデザインについて、可変キャパシタ５２６の合計キャパシタンス（ＣＴＯＴＡＬ）は、以下の様に表される。  
ＣＴＯＴＡＬ＝ＣＦＩＸＥＤ＋ＣＶＡＲ  式（１）
ＣＦＩＸＥＤは、固定キャパシタ５４０のキャパシタンスであり、
ＣＶＡＲは、ＰＭＯＳトランジスタ５４２のキャパシタンスである。
【００３０】
可変キャパシタ５２６は、ＮＭＯＳトランジスタ５３２の非線形入力キャパシタンスについて補正できるキャパシタンス値の適切な範囲を有するようにデザインされ得る。キャパシタンス値の範囲は、キャパシタ５４０についての適切なＣＦＩＸＥＤ値、及びＰＭＯＳトランジスタ５４２についてのＣＶＡＲ値の適切な範囲を選択することで、得られ得る。ＣＶＡＲ値の望ましい範囲は、（ｉ）適切なサイズでＰＭＯＳトランジスタ６−２２ｈトランジスタ５４２を設計すること、及び（ｉｉ）ＮＭＯＳトランジスタ５３２についてのＶｂｉａｓ１電圧に関連するＰＭＯＳトランジスタ５４２について適切なＶｂｉａｓ２電圧を選択することによって得られ得る。
【００３１】
図７は、種々のＶｂｉａｓ２電圧について図６のＰＭＯＳトランジスタ５４２のゲート電圧対入力／ゲート・キャパシタンスの例示的なプロットを示している。図７において、横軸はＮＭＯＳトランジスタ５３２のゲート電圧を示す。縦軸は、ＰＭＯＳトランジスタ５４２の入力／ゲート・キャパシタンスを示す。ＰＭＯＳトランジスタ５４２のソース電圧は、Ｖｂｉａｓ２電圧にセットされる。ＰＭＯＳトランジスタ５４２のゲート・ソース電圧（Ｖｇｓ）は、Ｖｂｉａｓ１電圧に関連してＶｂｉａｓ２電圧が変化することによって変化し得る。
【００３２】
図７は、それぞれ０．８５、０．９５、及び１．０５Ｖｏｌｔｓ（Ｖ）であるＰＭＯＳトランジスタ５４２のゲート・キャパシタンスについてのプロット７１２、７１４、及び７１６を示す。図７に示すように、プロット７１２，７１４，及び７１６は、同様の形状を有し、本質的に他のプロットのシフトされたバージョンである。特に、０．８５ＶのＶｇｓボルトについては、（ｉ）０．９５ＶのＶｇｓボルトについてのプロット７１４を得るために０．１Ｖだけ右にシフトされ、または（ｉｉ）１．０５ＶのＶｇｓボルトについてのプロット７１６を得るために０．２Ｖだけ右にシフトされ得る。
【００３３】
二つの自由度（degrees of freedom）は、ＮＭＯＳトランジスタ５３２の非線形入力キャパシタンスについての望ましい補正を得るために、利用可能である。第１の自由度について、わずかな（nominal）ＣＶＡＲに対するＣＦＩＸＥＤの適切な割合は選択され得る。例えば、キャパシタ５４０は、おおよそ２０ピコ・ファラッド（ｐＦ）のＣＦＩＸＥＤ値を有するようにデザインされ、ＰＭＯＳトランジスタ５４２は、おおよそ８ｐＦのわずかなＣＶＡＲ値を有するようにデザインされ得る。他の値はまた、キャパシタ５４０及びＰＭＯＳトランジスタ５４２について選択され得る。わずかなＣＶＡＲ値は、ＰＭＯＳトランジスタ５４２のゲートに印加されるわずかなＶｂｉａｓ１電圧及びＰＭＯＳトランジスタ５４２のソースに印加される０ボルトによって定義され得る。わずかなＣＶＡＲ値は、ＰＭＯＳトランジスタ５４２の適切なサイズによって得られ得る。第２の自由度について、ＰＭＯＳトランジスタ５４２のＶｂｉａｓ２電圧は、ＮＭＯＳトランジスタ５３２についてのＶｂｉａｓ１電圧に関連して変化され得る。これは、補正がトリガーされる出力電力レベルを変化し得る。Ｖｂｉａｓ２電圧は、製造の間に実行されるキャリブレーション、及び／または津状動作の間に実行される計測によって決定され得る適切な値にセットされ得る。
【００３４】
例示的なデザインにおいて、図６の可変マッチング回路５２２は、パワー増幅器５３０のＮＭＯＳトランジスタ５３２の非線形入力キャパシタンスについて、自動的に補正し得る。ＮＭＯＳトランジスタ５３２の入力キャパシタンスは、より高い電力レベルで増加し、より低い電力レベルで減少し得るように、ＲＦｉｎ信号の電力レベルに対して変化し得る。ＰＭＯＳトランジスタ５４２のゲートは、ＮＭＯＳトランジスタ５３２へ提供されるＲＦｉｎ信号を観測し得る。ＰＭＯＳトランジスタ５４２の入力キャパシタンスは、より高い電力レベルで減少し、より低い電力レベルで増加し得るように、ＲＦｉｎ信号の電力レベルに対して変化し得る。マッチング回路５２２によるインピーダンス・マッチングは、電力レベルに起因するＮＭＯＳトランジスタ５３２の入力キャパシタンスにおける変化について補正するために、自動的に電力レベルを変化し得る。マッチング回路５２２は、所定の追加の制御の要求無しで、開ループ方法（open loop manner）において補正を実行し得る。
【００３５】
他の例示的なデザインにおいて、可変マッチング回路５２２は、ＮＭＯＳトランジスタ５３２の非線形入力キャパシタンスについての補正するために制御され得る。ＮＭＯＳトランジスタ５３２の入力キャパシタンスの変化を示す制御信号は生成され得る。例えば、ＲＦｉｎまたはＲＦｏｕｔ信号のパワーレベルは、（例えばパワー・ディテクタで）検出され、または（例えばデジタル的に）演算され得る。計測された電力レベルは、ルック・アップ・テーブルまたは任意の他の機能を用いるような制御信号を生成するように用いられ得る。マッチング回路５２２は、制御信号に基づいて制御され得る。例えば、制御信号は、ＰＭＯＳトランジスタ５３２についてのＶｂｉａｓ２伝阿智として用いられ、他の方法で適用され得る。
【００３６】
図６は、非線形ＰＡ入力キャパシタンスに起因して、固定Ｚ１インピーダンスを可変Ｚ２インピーダンスへ一致（match）させることができる可変マッチング回路５２２の例示的なデザインを示している。非線形ＰＡ入力キャパシタンスについて補正できる可変マッチング回路はまた、他の方法で実施され得る。他の例示的なデザインにおいて、可変キャパシタ５２６は、（図６に示すように並列に接続する代わりに、）直列に結合された固定キャパシタ５４０及びＰＭＯＳトランジスタ５４２を用いて実施され得る。この例示的なデザインにおいて、キャパシタ５４０は、ノードＡに結合される一つの入力と、ＰＭＯＳトランジスタ５４２のゲートに結合される他の入力を有し得る。ＰＭＯＳトランジスタ５４２のソース及びドレインは、回路／ＡＣグランドに結合され、Ｖｂｉａｓ２電圧は、ＰＭＯＳトランジスタ６−２２ｈトランジスタ５４２のゲートに適用され得る。他の例示的なデザインにおいて、可変キャパシタ５２６は、ＰＭＯＳトランジスタ５４２のみで実施され、固定キャパシタ５４０は、削除され得る。可変マッチング回路は、他の方法で実施され得る。可変マッチング回路は、パワー増幅器の入力キャパシタンスのＣＶカーブをおおよそ反転されたＣＶカーブを有する可変キャパシタで実施され得る。
【００３７】
可変マッチング回路５２２は、パワー増幅器５３０及びドライバ増幅器５１０の線形性を改善し、歪みを抑制し得る。線形性は、ＣＤＭＡで通常用いられる漏洩電力比（ＡＣＬＲ：Adjacent Channel Leakage Ratio）のような種々の測定基準（metrics）によって定量化され得る。マッチング回路５２２は、可能な範囲で増幅器の線形性を改善するために、デザインされ、演算され得る。
【００３８】
図８は、可変マッチング回路５２２を含むパワー増幅器５３０の出力電力（Ｐｏｕｔ）対ＡＣＬＲの例示的なプロットを示している。コンピュータシミュレーションは実行され、マッチング回路５２２のＰＭＯＳトランジスタ５４２へ印加される種々のＶｂｉａｓ２電圧のためにパワー増幅器５３０からのＲＦｏｕｔ信号のＡＣＬＲが計測される。図８において、横軸は、パワー増幅器５３０の出力電力を示し、ミリワット（ｄＢｍ）に関連するデシベルの単位で与えられる。縦軸は、ＡＣＬＲを示し、デシベル・ビロウ・キャリア（ｄＢｃ）の単位で与えられる。
【００３９】
プロット８１０は、マッチング回路５２２のＰＭＯＳトランジスタ５４２無しで、固定キャパシタ５４０のみを含む出力電力対ＡＣＬＲを示している。プロット８１２、８１４及び８１６は、ＰＭＯＳトランジスタ６−２２ｈトランジスタ５４２についての０．８５、０．９５、及び１．０５ボルトのＶｇｓ電圧についてのマッチング回路５２２においてＰＭＯＳトランジスタ５４２及び固定キャパシタ５４０の両方を含む出力電力対ＡＣＬＲを示している。図８に示すように、ＡＣＬＲのおおよそ１．５ｄＢの改善は、ＰＭＯＳトランジスタ５４２についての１．０５ボルトのＶｇｓ電圧に起因する出力電力＋２９ｄＢｍで得られ得る。ＡＣＬＲの改善はまた、ＰＭＯＳトランジスタ５４２についての０．８５ボルトのＶｇｓ電圧に起因する出力電力＋２３ｄＢｍ以下で得られ得る。
【００４０】
例示的なデザインにおいて、種々のＶｂｉａｓ２電圧は、出力電力レベルの種々の範囲についてＰＭＯＳトランジスタ５４２へ適用され得る。図８に示すように例えば、一つのＶｂｉａｓ２電圧は、＋２３ｄＢｍ、またはより低い出力電力について用いられ、他のＶｂｉａｓ２電圧は、＋２３ｄＢｍ、またはそれ以上の出力電力について用いられ得る。一般的に、Ｖｂｉａｓ２電圧の任意の数は、出力電力レベルの範囲の任意の数について用いられ得る。特定のＶｂｉａｓ２電圧は、出力電力レベルの各範囲について用いられ、他の判定基準に基づいて、及び／または可能な限り最も低いＡＣＬＲを達成するように選択され得る。他の例示的なデザインにおいて、一つのＶｂｉａｓ２電圧は、全ての出力電力レベルについて用いられ得る。
【００４１】
一例において、装置（例えばワイヤレス・デバイス、集積回路等）は、可変マッチング回路及びパワー増幅器（例えば、図５の可変マッチング回路５２０、パワー増幅器５３０）を含み得る。パワー増幅器は、入力ＲＦ信号を受信し、増幅し、出力ＲＦ信号を提供する。可変マッチング回路は、パワー増幅器に結合され、パワー増幅器の線形性を改善するために、可変マッチング回路の入力における固定インピーダンスを、パワー増幅器の入力における可変インピーダンスに一致（match）させ得る。パワー増幅器の入力における可変インピーダンスは、入力ＲＦ信号の電力レベル対パワー増幅器の可変入力キャパシタンスに起因し得る。
【００４２】
装置は更に、可変マッチング回路に結合されるドライバ増幅器を含み得る。ドライバ増幅器は、第１のＲＦ信号を受信し、増幅し、可変マッチング回路に第２のＲＦ信号を提供し得る。可変マッチング回路の入力における固定インピーダンスは、ドライバ増幅器のターゲット出力インピーダンスと同等であり得る。
【００４３】
例示的なデザインにおいて、パワー増幅器は、第１のタイプの第１のトランジスタ（例えばＮＭＯＳトランジスタ）を含み得る。可変増幅器は、第１のタイプとは異なる第２のタイプの第２のトランジスタ（例えばＰＭＯＳトランジスタ）を含み得る。第１及び第２のトランジスタはそれぞれ、入力ＲＦ信号の電力レベルを伴って変化する入力キャパシタンスを有し得る。第１のトランジスタは、第１のＣＶカーブを有し、第２のトランジスタは、第１のＣＶカーブの逆である第２のＣＶカーブを有し得る。これは、可変マッチング回路が、第１のトランジスタの可変入力キャパシタンスについて補正することを許可し得る。
【００４４】
例示的なデザインにおいて、可変マッチング回路は、例えば図６に示すようなインダクタ、及び可変キャパシタを含み得る。インダクタは、可変マッチング回路の入力及び出力の間に結合され得る。可変キャパシタは、可変マッチング回路及び回路／ＡＣグランドの入力間に結合され得る。可変キャパシタは、第２のタイプの第２のトランジスタを含み得る。可変キャパシタは更に、（例えば図６に示すように）固定キャパシタに並列に、または第２のトランジスタと直列に結合され得る。
【００４５】
第２のトランジスタは、（ｉ）第１のトランジスタのゲートに適用される第１のバイアス電圧を受信するゲート、及び（ｉｉ）第２のバイアス電圧を受信するドレイン及びソースを含み得る。第２のバイアス電圧は、（ｉ）パワー増幅器についての良い線形性を得るために選択された固定電圧と、（ｉｉ）入力ＲＦ信号の電力レベルに基づいてセットされ得る可変電圧であり得る。
【００４６】
例示的なデザインにおいて、集積回路は、ドライバ増幅器、可変マッチング回路、及びパワー増幅器（例えば図５及び６に示すように）を含み得る。ドライバ増幅器は、第１のＲＦ信号を受信し、増幅し、第２のＲＦ信号を提供し得る。可変マッチング回路は、ドライバ増幅器及びパワー増幅器間に結合され、第２のＲＦ信号を受信し、第３のＲＦ信号を提供し得る。パワー増幅器は、第３のＲＦ信号を受信し、増幅し、第４のＲＦ信号を提供する。可変マッチング回路は、ドライバ増幅器及びパワー増幅器の線形性を改善するために、ドライバ増幅器の出力における固定インピーダンスを、パワー増幅器の入力における可変インピーダンスに一致（match）させ得る。
【００４７】
例示的なデザインにおいて、パワー増幅器は、第１のタイプの第１のトランジスタ（例えばＮＭＯＳトランジスタ）を備え、可変マッチング回路は、第１のタイプとは異なる第２のタイプの第２のトランジスタ（例えばＰＭＯＳトランジスタ）を備え得る。例示的なデザインにおいて、インダクタ及び可変キャパシタを含み得る。インダクタは、可変マッチング回路の入力及び出力の間に結合され得る。可変キャパシタは、可変マッチング回路及び回路／ＡＣグランドの入力間に結合され得る。可変キャパシタは、並列に結合される第２のトランジスタと、固定キャパシタと、を備え得る。第２のトランジスタは、第３のＲＦ信号の電力レベル対可変キャパシタンスを提供し得る。
【００４８】
図９は、信号増幅を実行することについてのプロセス９００の例示的なデザインを示している。第１のＲＦ信号は、ドライバ増幅器に結合される可変マッチング回路についての第２のＲＦ信号を得るために、ドライバ増幅器で増幅され得る（ブロック９１２）。可変マッチング回路の入力ＲＦ信号は、出力ＲＦ信号を得るためにパワー増幅器で増幅され得る（ブロック９１４）。可変マッチング回路の入力（またはドライバ増幅器の出力）における固定インピーダンスと、パワー増幅器の入力における可変インピーダンスとの間でインピーダンス・マッチング（impedance matching）が実行され得る（ブロック９１６）。
【００４９】
入力ＲＦ信号は、パワー増幅器の第１のトランジスタで増幅され得る。インピーダンス・マッチングは、入力ＲＦ信号の電力レベル対第１のトランジスタのキャパシタンスの変化を補正するために、可変マッチング回路の第２のトランジスタのキャパシタンスを変えることによって、実行され得る。第２のトランジスタのバイアス電圧は、増幅器の線形性を改善するために、入力ＲＦ信号の電力レベルに基づいて調整され得る。
【００５０】
ここに記載されている増幅器及び可変マッチング回路は、ＩＣ、アナログＩＣ、ＲＦＩＣ、ミックスド・シグナルＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイス等で実施され得る。増幅器及び可変マッチング回路はまた、相補型金属酸化膜半導体（ＣＭＯＳ）、ＮＭＯＳ、ＰＭＯＳ、バイポーラ・ジャンクション・トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコン・ゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）等のような種々のＩＣプロセス技術で製造され得る。
【００５１】
ここに記載の増幅器及び可変マッチング回路を実施する装置は、スタンド・アローン・デバイスまたは、大きなデバイスの一部であり得る。デバイスは、（ｉ）スタンド・アローンＩＣ、（ｉｉ）データ及び／または命令を記憶するためのメモリＩＣを含み得る一つまたはそれ以上のＩＣのセット、（ｉｉｉ）ＲＦレシーバ（ＲＦＲ）またはＲＦトランスミッタ／レシーバ（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）レシーバ、携帯電話、ワイヤレス・デバイス、ハンドセット、またはモバイル・ユニット、（ｖｉｉ）等である。
【００５２】
一つまたはそれ以上のデザイン例において、述べた機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせ内に実装され得る。ソフトウェアに実装された場合、コンピュータ読み取り可能な媒体に、記憶され、または、一つまたはそれ以上の命令またはコードとして送信され得る。コンピュータ読み取り可能な媒体は、一箇所から他の場所へのコンピュータ・プログラムの転送を促進する任意のメディアを含んでいるコンピュータ記憶メディア及び通信メディアを含む。記憶媒体は、コンピュータによってアクセスされることができる任意の入手可能な媒体であり得る。例のため、そして例に限らず、そのようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶、磁気ディスク記憶、または他の磁気記憶デバイス、または、命令またはデータ構造の形態において、望ましいプログラム・コードを運び、記憶することができ、コンピュータによってアクセスされることができる任意の他の媒体を備えることができる。また、任意のつながりは、適切にコンピュータ読み取りメディアと称される。例えば、ソフトウェアが、ウェブサイト、サーバー、または、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、及びマイクロ波のようなワイヤレス技術を用いる他の遠隔ソース、から送信される場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、ＤＳＬ、または赤外線、無線、及びマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。本明細書に用いたように、ディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイ（登録商標）ディスク、を含み、ディスク（disk）は大抵磁気的にデータを再生し、ディスク（disc）は光学的またはレーザーでデータを再生する。上の組み合わせは、また、コンピュータ読み取り可能なメディアの範囲の中に含まれるべきである。
【００５３】
開示された例示的な実施形態のこれまでの記載は、当業者が本発明を行う、または用いることを可能にするために提供される。例示的な実施形態の種々の変形は、当業者に直ちに理解され、本明細書で定義された一般的な原理は、本発明のスピリットや範囲から逸脱しない他の実施形態に適用され得る。従って、本開示は、本明細書に記載の例に限定されることは意図されず、開示された本明細書の原理及び新規性のある特徴に一致する広い範囲は認められる。  
特許請求の範囲は以下の通りである。
【図１】
2014180014.tif 000003
【図２】
2014180014.tif 000004
【図３】
2014180014.tif 000005
【図４】
2014180014.tif 000006
【図５】
2014180014.tif 000007
【図６】
2014180014.tif 000008
【図７】
2014180014.tif 000009
【図８】
2014180014.tif 000010
【図９】
2014180014.tif 000011
【手続補正書】
【提出日】平成26年5月27日(2014.5.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力無線周波数（ＲＦ）信号を受信し、増幅し、出力ＲＦ信号を提供するパワー増幅器と、
固定キャパシタおよびトランジスタを含むシャント可変キャパシタを備え、前記パワー増幅器に結合され、入力における固定インピーダンスを、前記パワー増幅器の入力における可変インピーダンスに一致させる可変マッチング回路と、
を備え、
前記トランジスタの入力キャパシタンスは、前記入力ＲＦ信号の電力レベルに反比例して変化し、
前記パワー増幅器は、第１のタイプの他のトランジスタを備え、前記シャント可変キャパシタの前記トランジスタは、前記第１のタイプとは異なる第２のタイプであり、
前記トランジスタは、第１のキャパシタンス対電圧（ＣＶ）カーブを有し、前記他のトランジスタは、前記第１のＣＶカーブが反転された第２のＣＶカーブを有しており、
前記固定キャパシタは、前記可変マッチング回路の前記入力に結合されている
装置。
【請求項２】
前記パワー増幅器の前記入力における前記可変インピーダンスは、前記入力ＲＦ信号の電力レベル対前記増幅器の可変入力キャパシタンスに起因する
請求項１の装置。
【請求項３】
前記可変マッチング回路に結合され、第１のＲＦ信号を受信し、増幅し、前記可変マッチング回路に第２のＲＦ信号を提供するドライバ増幅器
を更に備える請求項１の装置。
【請求項４】
前記可変マッチング回路の前記入力における前記固定インピーダンスは、前記ドライバ増幅器のターゲット出力インピーダンスと等しい
請求項３の装置。
【請求項５】
前記トランジスタ及び前記他のトランジスタのそれぞれは、前記入力ＲＦ信号の電力レベルで変化する入力キャパシタンスを有している
請求項１の装置。
【請求項６】
前記他のトランジスタは、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタを含み、
前記トランジスタは、ＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタを含む
請求項１の装置。
【請求項７】
前記可変マッチング回路は、
前記可変マッチング回路の前記入力及び前記可変マッチング回路の出力の間に結合されるインダクタを備え、
前記シャント可変キャパシタは、前記可変マッチング回路の前記入力及び回路グランドの間に結合される、
請求項１の装置。
【請求項８】
前記他のトランジスタは、前記トランジスタのゲートに印加される第１のバイアス電圧を受信するゲートを備え、
前記トランジスタは、第２のバイアス電圧を受信するドレイン及びソースと、を有する
請求項１の装置。
【請求項９】
前記第２のバイアス電圧は可変であり、前記入力ＲＦ信号の電力レベルに基づいてセットされる
請求項８の装置。
【請求項１０】
第１の無線周波数（ＲＦ）信号を受信し、増幅し、第２のＲＦ信号を提供するドライバ増幅器と、
第３のＲＦ信号を受信し、増幅し、第４のＲＦ信号を提供するパワー増幅器と、
固定キャパシタおよびトランジスタを含むシャント可変キャパシタを備え、前記ドライバ増幅器及び前記パワー増幅器の間に結合され、前記第２のＲＦ信号を受信し、前記第３のＲＦ信号を提供し、前記ドライバ増幅器の出力における固定インピーダンスを、前記パワー増幅器の入力における可変インピーダンスに一致させる可変マッチング回路と、
を備え、前記トランジスタの入力キャパシタンスは、前記第３のＲＦ信号の電力レベルに反比例して変化し、
前記パワー増幅器は、第１のタイプの他のトランジスタを備え、前記シャント可変キャパシタの前記トランジスタは、前記第１のタイプとは異なる第２のタイプであり、
前記トランジスタは、第１のキャパシタンス対電圧（ＣＶ）カーブを有し、前記他のトランジスタは、前記第１のＣＶカーブが反転された第２のＣＶカーブを有しており、
前記固定キャパシタは、前記可変マッチング回路の入力に結合されている
集積回路。
【請求項１１】
前記パワー増幅器は、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタを含み、
前記シャント可変キャパシタの前記トランジスタは、ＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタを含む
請求項１０の集積回路。
【請求項１２】
前記可変マッチング回路は、
前記可変マッチング回路の前記入力及び前記可変マッチング回路の出力の間に結合されるインダクタを備え、
前記シャント可変キャパシタは、前記可変マッチング回路の前記入力及び回路グランドの間に結合される
請求項１０の集積回路。
【請求項１３】
前記可変マッチング回路の前記シャント可変キャパシタは、並列に結合される前記トランジスタ及び前記固定キャパシタを備え、
前記トランジスタは、前記第３のＲＦ信号の電力レベル対可変キャパシタンスを提供する
請求項１２の集積回路。
【請求項１４】
出力無線周波数（ＲＦ）信号を得るために、パワー増幅器で、入力無線周波数（ＲＦ）信号を増幅することと、
可変マッチング回路の入力における固定インピーダンス及び前記パワー増幅器の入力における可変インピーダンス間のインピーダンス・マッチングを実行することと、
を備え、
前記可変マッチング回路は、固定キャパシタと、前記入力ＲＦ信号の電力レベルに反比例して変化する入力キャパシタンスを有するトランジスタとを含むシャント可変キャパシタを備え、
前記パワー増幅器は、第１のタイプの他のトランジスタを備え、前記シャント可変キャパシタの前記トランジスタは、前記第１のタイプとは異なる第２のタイプであり、
前記トランジスタは、第１のキャパシタンス対電圧（ＣＶ）カーブを有し、前記他のトランジスタは、前記第１のＣＶカーブが反転された第２のＣＶカーブを有しており、
前記固定キャパシタは、前記可変マッチング回路の前記入力に結合されている
信号増幅の方法。
【請求項１５】
ドライバ増幅器で第１のＲＦ信号を増幅することと、
前記可変マッチング回路へ第２のＲＦ信号を提供することと、
を更に備える請求項１４の方法。
【請求項１６】
前記入力ＲＦ信号を増幅することは、前記パワー増幅器における他のトランジスタで前記入力ＲＦ信号を増幅することを備え、
前記インピーダンス・マッチングを実行することは、前記入力ＲＦ信号の電力レベル対前記他のトランジスタのキャパシタンスの変化について補正するために前記可変マッチング回路における前記トランジスタのキャパシタンスを変化させることを含む
請求項１４の方法。
【請求項１７】
前記入力ＲＦ信号の電力レベルに基づいて、前記トランジスタのバイアス電圧を調整することを更に備える
請求項１６の方法。
【請求項１８】
出力無線周波数（ＲＦ）信号を得るために、入力無線周波数（ＲＦ）信号をパワー増幅する手段と、
インピーダンス・マッチングを実行する手段の入力における固定インピーダンスと、前記パワー増幅する手段の入力における可変インピーダンスとの間の前記インピーダンス・マッチングを実行する手段と、
を備え、
前記インピーダンス・マッチングを実行する手段は、固定キャパシタと、前記入力ＲＦ信号の電力レベルに反比例して変化する入力キャパシタンスを有するトランジスタとを含むシャント可変キャパシタを備え、
前記パワー増幅する手段は、第１のタイプの他のトランジスタを備え、前記シャント可変キャパシタの前記トランジスタは、前記第１のタイプとは異なる第２のタイプであり、
前記トランジスタは、第１のキャパシタンス対電圧（ＣＶ）カーブを有し、前記他のトランジスタは、前記第１のＣＶカーブが反転された第２のＣＶカーブを有しており、
前記固定キャパシタは、前記インピーダンス・マッチングを実行する手段の入力に結合されている
装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
開示された例示的な実施形態のこれまでの記載は、当業者が本発明を行う、または用いることを可能にするために提供される。例示的な実施形態の種々の変形は、当業者に直ちに理解され、本明細書で定義された一般的な原理は、本発明のスピリットや範囲から逸脱しない他の実施形態に適用され得る。従って、本開示は、本明細書に記載の例に限定されることは意図されず、開示された本明細書の原理及び新規性のある特徴に一致する広い範囲は認められる。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
［１］入力無線周波数（ＲＦ）信号を受信し、増幅し、出力ＲＦ信号を提供するパワー増幅器と、
前記パワー増幅器に結合される可変マッチング回路であって、前記可変マッチング回路の入力における固定インピーダンスを、前記パワー増幅器の入力における可変インピーダンスに一致させる前記可変マッチング回路と、
を備える装置。
［２］前記パワー増幅器の前記入力における前記可変インピーダンスは、前記入力ＲＦ信号の電力レベル対前記増幅器の可変入力キャパシタンスに起因する
［１］の装置。
［３］前記可変マッチング回路に結合され、第１のＲＦ信号を受信し、増幅し、前記可変マッチング回路に第２のＲＦ信号を提供するドライバ増幅器
を更に備える［１］の装置。
［４］前記可変マッチング回路の前記入力における前記固定インピーダンスは、前記ドライバ増幅器のターゲット出力インピーダンスと等しい
［３］の装置。
［５］前記パワー増幅器は、第１のタイプの第１のトランジスタを備え、前記可変マッチング回路は、前記第１のタイプとは異なる第２のタイプの第２のトランジスタを備える
［１］の装置。
［６］前記第１及び第２のトランジスタのそれぞれは、前記入力ＲＦ信号の電力レベルで変化する入力キャパシタンスを有している
［５］の装置。
［７］第１のトランジスタは、第１のキャパシタンス電圧（ＣＶ）カーブを有し、前記第２のトランジスタは、前記第１のＣＶカーブが反転された第２のＣＶカーブを有している
［５］の装置。
［８］前記第１のトランジスタは、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタを含み、
前記第２のトランジスタは、ＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタを含む
［５］の装置。
［９］前記可変マッチング回路は、
前記可変マッチング回路の前記入力及び前記可変マッチング回路の出力の間に結合されるインダクタと、
前記可変マッチング回路の前記入力及び回路グランドの間に結合される可変キャパシタと、
を備える［１］の装置。
［１０］前記パワー増幅器は、第１のタイプの第１のトランジスタを備え、
前記可変マッチング回路における前記可変キャパシタは、前記第１のタイプとは異なる第２のタイプの第２のトランジスタを備える
［９］の装置。
［１１］前記可変キャパシタは、前記第２のトランジスタに並列に結合される固定キャパシタを更に含む
［１０］の装置。
［１２］前記可変キャパシタは、前記第２のトランジスタに直列に結合される固定キャパシタを更に含む
［１０］の装置。
［１３］前記第１のトランジスタは、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタを含み、
前記第２のトランジスタは、ＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタを含む
［１０］の装置。
［１４］前記第２のトランジスタは、前記第１のトランジスタのゲートに適用される第１のバイアス電圧を受信するゲートと、
第２のバイアス電圧を受信するドレイン及びソースと、
を有する［１０］の装置。
［１５］前記第２のバイアス電圧は可変であり、前記入力ＲＦ信号の電力レベルに基づいてセットされる
［１４］の装置。
［１６］第１の無線周波数（ＲＦ）信号を受信し、増幅し、第２のＲＦ信号を提供するドライバ増幅器と、
第３のＲＦ信号を受信し、増幅し、第４のＲＦ信号を提供するパワー増幅器と、
前記ドライバ増幅器及び前記パワー増幅器の間に結合され、前記第２のＲＦ信号を受信し、前記第３のＲＦ信号を提供する可変マッチング回路であって、前記ドライバ増幅器の出力における固定インピーダンスを、前記パワー増幅器の入力における可変インピーダンスに一致させる前記可変マッチング回路と、
を備える集積回路。
［１７］前記パワー増幅器は、ＮＭＯＳ（N-channel metal oxide semiconductor）トランジスタを含み、
前記可変マッチング回路は、ＰＭＯＳ（P-channel metal oxide semiconductor）トランジスタを含む
［１６］の集積回路。
［１８］前記可変マッチング回路は、
前記可変マッチング回路の前記入力及び前記可変マッチング回路の出力の間に結合されるインダクタと、
前記可変マッチング回路の前記入力及び回路グランドの間に結合される可変キャパシタと、
を備える
［１６］の集積回路。
［１９］前記可変マッチング回路における前記可変キャパシタは、並列に結合されるトランジスタ及び固定キャパシタを備え、
前記トランジスタは、前記第３のＲＦ信号の電力レベル対可変キャパシタンスを提供する
［１８］の集積回路。
［２０］出力無線周波数（ＲＦ）信号を得るために、パワー増幅器で、入力無線周波数（ＲＦ）信号を増幅することと、
可変マッチング回路の入力における固定インピーダンス及び前記パワー増幅器の入力における可変インピーダンス間のインピーダンス・マッチングを実行することと、
を備える信号増幅の方法。
［２１］ドライバ増幅器で第１のＲＦ信号を増幅することと、
前記可変マッチング回路へ第２のＲＦ信号を提供することと、
を更に備える［２０］の方法。
［２２］前記入力ＲＦ信号を増幅することは、前記パワー増幅器における第１のトランジスタで前記入力ＲＦ信号を増幅することを備え、
前記インピーダンス・マッチングを実行することは、前記入力ＲＦ信号の電力レベル対前記第１のトランジスタのキャパシタンスの変化について補正するために前記可変マッチング回路における第２のトランジスタのキャパシタンスを変化させることを含む
［２０］の方法。
［２３］前記入力ＲＦ信号の電力レベルに基づいて、前記第２のトランジスタのバイアス電圧を調整することを更に備える
［２２］の方法。
［２４］出力無線周波数（ＲＦ）信号を得るために、入力無線周波数信号をパワー増幅する手段と、
インピーダンス・マッチングを実行する手段の入力における固定インピーダンスと、前記パワー増幅する手段の入力における可変インピーダンスとの間の前記インピーダンス・マッチングを実行する手段と、
を備える装置。
特許請求の範囲は以下の通りである。
【外国語明細書】
2014180014000001.pdf