(57)【要約】【課題】複数のスイッチング素子に生じる損失の均一化を可能とする。【解決手段】実施形態の電力変換装置は、直流電源を短絡接続する２つのスイッチング素子が直列に接続されたレグを並列に一対有し、この一対のレグのスイッチング素子間から交流電圧を出力する電力変換部と、電力変換部の複数のスイッチング素子を、所定のスイッチングパターンでスイッチングする制御を行う制御部とを備え、制御部は、複数のスイッチング素子の中で損失が大きいスイッチング素子の組み合わせが互いに異なる複数のスイッチングパターンを周期的に切り替える。【選択図】図４
2014110730.tif 000002
【特許請求の範囲】
【請求項１】
直流電源を短絡接続する２つのスイッチング素子が直列に接続されたレグを並列に一対有し、この一対のレグのスイッチング素子間から交流電圧を出力する電力変換部と、
前記電力変換部の複数のスイッチング素子を、所定のスイッチングパターンでスイッチングする制御を行う制御部とを備え、
前記制御部は、前記複数のスイッチング素子の中で損失が大きいスイッチング素子の組み合わせが互いに異なる複数のスイッチングパターンを周期的に切り替える電力変換装置。
【請求項２】
前記制御部は、前記一対のレグの内、一方のレグのスイッチング素子をスイッチングする位相と、他方のレグのスイッチング素子をスイッチングする位相とが互いに異なり、前記一方のレグの位相に対して前記他方のレグの位相が進む第１のスイッチングパターンと、前記他方のレグの位相に対して前記一方のレグの位相が進む第２のスイッチングパターンとを周期的に切り替える、
請求項１に記載の電力変換装置。
【請求項３】
前記制御部は、前記一対のレグのスイッチング素子間のゼロ電圧を、前記一対のレグの上アームの前記スイッチング素子のオン、下アームの前記スイッチング素子のオフで出力する第３のスイッチングパターンと、前記一対のレグの下アームの前記スイッチング素子のオン、上アームの前記スイッチング素子のオフで出力する第４のスイッチングパターンとを周期的に切り替える、
請求項１に記載の電力変換装置。
【請求項４】
前記制御部は、前記第１のスイッチングパターン、前記第２のスイッチングパターン、前記第３のスイッチングパターン及び前記第４のスイッチングパターンを周期的に切り替える、
請求項２又は３に記載の電力変換装置。
【請求項５】
前記電力変換部が出力する電圧値を検出する電圧検出部を備え、
前記制御部は、前記検出された電圧値に基いて、前記交流電圧の立ち上がり又は立ち下がりのタイミングをもとに前記スイッチングパターンの切り替えを行う、
請求項１乃至４のいずれか一項に記載の電力変換装置。
【請求項６】
前記制御部は、前記スイッチング素子をターンオン又はターンオフするタイミングにかかるキャリア波形が極大又は極小となるタイミングをもとに前記スイッチングパターンの切り替えを行う、
請求項１乃至４のいずれか一項に記載の電力変換装置。
【請求項７】
直流電源を短絡接続する２つのスイッチング素子が直列に接続されたレグを並列に一対有し、この一対のレグのスイッチング素子間から交流電圧を出力する電力変換部の複数のスイッチング素子を、所定のスイッチングパターンでスイッチングする制御を行い、前記複数のスイッチング素子の中で損失が大きいスイッチング素子の組み合わせが互いに異なる複数のスイッチングパターンを周期的に切り替える制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置及び制御装置に関する。
【背景技術】
【０００２】
従来、複数のスイッチング素子のオン、オフの組み合わせにより、直流電源から供給される電力を交流に変換する電力変換装置がある。この電力変換装置には、直流電源を短絡接続する２つのスイッチング素子が直列に接続されたレグを並列に一対有し、この一対のレグのスイッチング素子間から交流電圧を出力する単相フルブリッジインバータがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−３３７０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来技術では、電力変換装置における複数のスイッチング素子に生じる損失にばらつきが生じる場合があった。例えば、Ｕ相でスイッチングするレグと、Ｖ相でスイッチングするレグとにおいて、Ｕ相、Ｖ相間に位相差を持たせて交流電圧を出力する場合は、全波整流後の負荷特性が誘導性であるか容量性であるかの違いで、Ｕ相でスイッチングするレグの２つのスイッチング素子に生じる損失と、Ｖ相でスイッチングするレグの２つのスイッチング素子に生じる損失とに偏りが生じる。より具体的には、誘導性負荷時には、進み位相のスイッチング時に電流リプルの最小値をとり、遅れ位相のスイッチング時に電流リプルの最大値をとるため、遅れ位相でスイッチングするレグの２つのスイッチング素子に損失が偏る。逆に、容量性負荷時には、進み位相のスイッチング時に電流リプルの最大値をとり、遅れ位相のスイッチング時に電流リプルの最小値をとるため、進み位相でスイッチングするレグの２つのスイッチング素子に損失が偏る。
【０００５】
このように、複数のスイッチング素子に生じる損失にばらつきが生じる場合は、ワーストケースに合わせた設計上の制約により、例えば損失により生じる熱を冷やすための冷却器を大きく設計する、スイッチング素子の容量を多く設計する必要があるため、小型化、軽量化、低コスト化などが困難であった。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、実施形態の電力変換装置は、直流電源を短絡接続する２つのスイッチング素子が直列に接続されたレグを並列に一対有し、この一対のレグのスイッチング素子間から交流電圧を出力する電力変換部と、前記電力変換部の複数のスイッチング素子を、所定のスイッチングパターンで切り替える制御を行う制御部とを備え、前記制御部は、前記複数のスイッチング素子の中で損失が大きいスイッチング素子の組み合わせが互いに異なる複数のスイッチングパターンを周期的に切り替える。
【０００７】
実施形態の制御装置は、直流電源を短絡接続する２つのスイッチング素子が直列に接続されたレグを並列に一対有し、この一対のレグのスイッチング素子間から交流電圧を出力する電力変換部の複数のスイッチング素子を、所定のスイッチングパターンで切り替える制御を行い、前記複数のスイッチング素子の中で損失が大きいスイッチング素子の組み合わせが互いに異なる複数のスイッチングパターンを周期的に切り替える。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態にかかる電力変換装置の構成を例示する図である。
【図２】図２は、第１のスイッチングパターンを例示する波形図である。
【図３】図３は、第２のスイッチングパターンを例示する波形図である。
【図４】図４は、第１のスイッチングパターン、第２のスイッチングパターンを周期的に切り替えた場合を例示する波形図である。
【図５】図５は、第３のスイッチングパターンを例示する波形図である。
【図６】図６は、第４のスイッチングパターンを例示する波形図である。
【図７】図７は、第３のスイッチングパターン、第４のスイッチングパターンを周期的に切り替えた場合を例示する波形図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して実施形態にかかる電力変換装置及び制御装置を詳細に説明する。この電力変換装置は、複数のスイッチング素子のオン、オフの組み合わせにより、直流電源から供給される電力を交流に変換する。この電力変換装置内の素子については、ＳｉＣ（シリコンカーバイドデバイス）等の低損失デバイスを適用してよい。
【００１０】
図１は、実施形態にかかる電力変換装置１００の構成を例示する図である。図１に示すように、電力変換装置１００は、直流電源２を受けて出力端子１２１、１２２間に交流の出力電圧Ｖｏを生じさせる電力変換回路１と、１次側と２次側とを絶縁して所望の電圧に変換する絶縁トランス６と、ダイオードブリッジ等の全波整流器７と、全波整流器７から出力された出力電圧Ｖｐを測定する電圧測定部４と、電力変換回路１を駆動させる駆動回路５を備える。電力変換装置１００は、直流電源２から供給される直流電力を交流に変換し、出力端子１２１、１２２と接続する絶縁トランス６を介して、全波整流器７及びその後の直流負荷３に電力を供給する。なお、本実施形態において、全波整流器７及びその後の直流負荷３は誘導性の負荷特性を有するものとするが、容量性の負荷特性を有するものであってもよいことは言うまでもないことである。また、全波整流器７及びその後の直流負荷３は、誘導性又は容量性の負荷特性を有する交流負荷であってもよい。
【００１１】
電力変換回路１は、単相フルブリッジインバータ回路であり、直流電源２を短絡接続する２つのスイッチング素子１０１、１０２が直列に接続されたレグ１００Ｕ（Ｕ相）と、同じく短絡接続する２つのスイッチング素子１０３、１０４が直列に接続されたレグ１００Ｖ（Ｖ相）とを並列に一対有する。また、電力変換回路１は、レグ１００Ｕのスイッチング素子１０１、１０２間と出力端子１２１とが接続され、レグ１００Ｖのスイッチング素子１０３、１０４間と出力端子１２２とが接続されており、所定のスイッチングパターン（詳細は後述する）でスイッチング素子１０１、１０２、１０３、１０４をスイッチングすることで、交流電圧を出力する。
【００１２】
スイッチング素子１０１、１０２、１０３、１０４は、自己消弧能力を有し、コレクタ−エミッタ間のオン／オフをゲートに印加するゲート電圧Ｓｕ、Ｓｘ、Ｓｖ、Ｓｙによって任意に切り替える。また、スイッチング素子１０１、１０２、１０３、１０４の各々には、逆並列に還流ダイオード１１１、１１２、１１３、１１４が接続されている。
【００１３】
電圧測定部４は、全波整流器７が出力する電圧値（出力電圧Ｖｐ）を検出する。検出した電圧値は駆動回路５に出力される。駆動回路５は、所定のスイッチングパターン（詳細は後述する）に従ってゲート電圧Ｓｕ、Ｓｘ、Ｓｖ、Ｓｙを印加することで、電力変換回路１の複数のスイッチング素子（１０１、１０２、１０３、１０４）をスイッチングする。なお、駆動回路５は、スイッチング素子（１０１、１０２、１０３、１０４）をスイッチングするタイミングを、パルス発生器（図示しない）から所定のキャリア周波数で出力されるＵ相、Ｖ相のキャリア波形と、変調率とを比較して得る。なお、本実施形態では、キャリア波形の一例として三角波形の場合を例示するが、キャリア波形は鋸波形であってもよいことは言うまでもないことである。
【００１４】
また、駆動回路５は、内部メモリなどに、複数のスイッチング素子（１０１、１０２、１０３、１０４）の中で損失が大きいスイッチング素子の組み合わせが互いに異なる複数のスイッチングパターンを保持しており、この複数のスイッチングパターンを周期的に切り替える。なお、駆動回路５は、電力変換装置１００内に組み込まれるものであってもよいし、電力変換装置１００の外部からスイッチング素子１０１、１０２、１０３、１０４にゲート電圧Ｓｕ、Ｓｘ、Ｓｖ、Ｓｙを印加する制御装置であってもよい。
【００１５】
ここで、駆動回路５による所定のスイッチングパターンでのスイッチングについて詳細に説明する。図２は、第１のスイッチングパターンを例示する波形図である。図３は、第２のスイッチングパターンを例示する波形図である。なお、図２、３では、上から順に、出力電圧Ｖｏ、出力電流Ｉｏ、Ｕ相キャリア波形ＷＵ及びＶ相キャリア波形ＷＶ、ゲート電圧Ｓｕ、Ｓｘ、Ｓｖ、Ｓｙの波形を例示している。
【００１６】
図２に示すように、第１のスイッチングパターンにおいて、駆動回路５は、Ｖ相に対してＵ相が進むスイッチングパターンでレグ１００Ｕ、１００Ｖのスイッチング素子１０１、１０２、１０３、１０４をスイッチングしている。この第１のスイッチングパターンでは、直流負荷３の負荷特性が誘導性であることから、出力電流Ｉｏが少ない出力電圧Ｖｏの立ち上がりのタイミング（時刻ｔ１１、ｔ１３）でゲート電圧Ｓｕ、Ｓｘがターンオン／ターンオフして、スイッチング素子１０１、１０２がターンオン／ターンオフする。また、出力電流Ｉｏが多い出力電圧Ｖｏの立ち下がりのタイミング（時刻ｔ１２、ｔ１４）でゲート電圧Ｓｖ、Ｓｙがターンオン／ターンオフして、スイッチング素子１０３、１０４がターンオン／ターンオフする。したがって、Ｕ相よりもＶ相でターンオン／ターンオフするスイッチング素子１０３、１０４に生じる損失が大きくなる。
【００１７】
図３に示すように、第２のスイッチングパターンにおいて、駆動回路５は、Ｕ相に対してＶ相が進むスイッチングパターンでレグ１００Ｕ、１００Ｖのスイッチング素子１０１、１０２、１０３、１０４をスイッチングしている。この第２のスイッチングパターンでは、直流負荷３の負荷特性が誘導性であることから、出力電流Ｉｏが少ない出力電圧Ｖｏの立ち上がりのタイミング（時刻ｔ２１、ｔ２３）でゲート電圧Ｓｖ、Ｓｙがターンオン／ターンオフして、スイッチング素子１０３、１０４がターンオン／ターンオフする。また、出力電流Ｉｏが多い出力電圧Ｖｏの立ち下がりのタイミング（時刻ｔ２２、ｔ２４）でゲート電圧Ｓｕ、Ｓｘがターンオン／ターンオフして、スイッチング素子１０１、１０２がターンオン／ターンオフする。したがって、Ｖ相よりもＵ相でターンオン／ターンオフするスイッチング素子１０１、１０２に生じる損失が大きくなる。
【００１８】
上述したように、第１のスイッチングパターンと第２のスイッチングパターンとでは、一対のレグ１００Ｕ、１００Ｖの内、一方のレグのスイッチング素子をスイッチングする位相と、他方のレグのスイッチング素子をスイッチングする位相とが互いに異なっている。例えば、第１のスイッチングパターンでは、レグ１００Ｖの位相に対してレグ１００Ｕの位相が進んでいる。このため、第１のスイッチングパターンにおいては、直流負荷３の負荷特性が誘導性である場合、損失が大きい組み合わせはスイッチング素子１０３、１０４となる。また、第２のスイッチングパターンでは、レグ１００Ｕの位相に対してレグ１００Ｖの位相が進んでいる。このため、第２のスイッチングパターンにおいては、直流負荷３の負荷特性が誘導性である場合、損失が大きい組み合わせはスイッチング素子１０１、１０２となる。
【００１９】
図４は、第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２を周期的に切り替えた場合を例示する波形図である。図４に示すように、駆動回路５は、損失が大きい組み合わせがスイッチング素子１０３、１０４となる第１のスイッチングパターンＰ１、損失が大きい組み合わせがスイッチング素子１０１、１０２となる第２のスイッチングパターンＰ２を周期的に交互に切り替えることで、スイッチング素子１０１、１０２、１０３、１０４に生じる損失を均一化する。
【００２０】
具体的には、駆動回路５は、電圧測定部４により検出された電圧値に基いて、交流の出力電圧Ｖｏの立ち上がり又は立ち下がりのタイミングをもとに第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２の切り替えを行う。より具体的には、出力電流Ｉｏが少ない出力電圧Ｖｏの立ち上がりタイミング（時刻ｔ１、ｔ２）で第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２の切り替えを行う。
【００２１】
このように、第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２を周期的に交互に切り替えることで、電力変換装置１００では、スイッチング素子１０１、１０２、１０３、１０４に生じる損失を均一化できることから、ワーストケースに合わせた設計上の制約がなくなる。このため、スイッチング素子１０１、１０２、１０３、１０４の冷却器の小型化や、スイッチング素子１０１、１０２、１０３、１０４の容量を同じに設計することができ、小型化、軽量化、低コスト化を実現できる。
【００２２】
なお、実施形態では、誘導性負荷の場合を例示しているが、容量性負荷の場合は損失の偏りが逆になるだけであり、第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２を周期的に切り替えることで、同様に損失を均一化できる。また、図４に例示した第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２の周期的な切り替えはあくまで一例であり、第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２を周期的に切り替えるものであれば、交流の出力電圧Ｖｏの１周期ごとに第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２を切り替える構成に限定しない。例えば、…→Ｐ１→Ｐ１→Ｐ２→Ｐ２→…と切り替える場合や、…→Ｐ１→Ｐ２→…→Ｐ１→Ｐ１→Ｐ２→Ｐ２…などのように切り替える周期の法則は多様であってよい。
【００２３】
（変形例）
以下では、駆動回路５におけるスイッチングパターンの変形例を説明する。図５は、第３のスイッチングパターンを例示する波形図である。図６は、第４のスイッチングパターンを例示する波形図である。なお、図５、６では、上から順に、出力電圧Ｖｏ、出力電流Ｉｏ、Ｕ相キャリア波形ＷＵ及びＶ相キャリア波形ＷＶ、ゲート電圧Ｓｕ、Ｓｘ、Ｓｖ、Ｓｙの波形を例示している。
【００２４】
図５に示すように、第３のスイッチングパターンにおいて、駆動回路５は、Ｖ相キャリア波形ＷＶ、Ｕ相キャリア波形ＷＵと変調率により、時刻ｔ３１、ｔ３２、ｔ３３、ｔ３４のタイミングでゲート電圧Ｓｕ、Ｓｘ、Ｓｖ、Ｓｙをターンオン／ターンオフしている。具体的には、駆動回路５は、出力電圧Ｖｏのゼロ電圧を、上アームのスイッチング素子１０１、１０３のゲート電圧Ｓｕ、Ｓｖをオンし、下アームのスイッチング素子１０２、１０４のゲート電圧Ｓｘ、Ｓｙをオフすることで、上アームのスイッチング素子１０１、１０３のオン、下アームのスイッチング素子１０２、１０４のオフで出力している。この第３のスイッチングパターンでは、上アームのスイッチング素子１０１、１０３の導通期間が長く、下アームのスイッチング素子１０２、１０４の導通期間が短くなることから、下アームに比べて上アームのスイッチング素子１０１、１０３に生じる損失が大きくなる。
【００２５】
図６に示すように、第４のスイッチングパターンにおいて、駆動回路５は、Ｖ相キャリア波形ＷＶ、Ｕ相キャリア波形ＷＵと変調率により、時刻ｔ４１、ｔ４２、ｔ４３、ｔ４４のタイミングでゲート電圧Ｓｕ、Ｓｘ、Ｓｖ、Ｓｙをターンオン／ターンオフしている。具体的には、駆動回路５は、出力電圧Ｖｏのゼロ電圧を、下アームのスイッチング素子１０２、１０４のゲート電圧Ｓｘ、Ｓｙをオンし、上アームのスイッチング素子１０１、１０３のゲート電圧Ｓｕ、Ｓｖをオフすることで、下アームのスイッチング素子１０２、１０４のオン、上アームのスイッチング素子１０１、１０３のオフで出力している。この第４のスイッチングパターンでは、下アームのスイッチング素子１０２、１０４の導通期間が長く、上アームのスイッチング素子１０１、１０３の導通期間が短くなることから、上アームに比べて下アームのスイッチング素子１０２、１０４に生じる損失が大きくなる。
【００２６】
図７は、第３のスイッチングパターンＰ３、第４のスイッチングパターンＰ４を周期的に切り替えた場合を例示する波形図である。図７に示すように、駆動回路５は、損失が大きい組み合わせがスイッチング素子１０１、１０３となる第３のスイッチングパターンＰ３、損失が大きい組み合わせがスイッチング素子１０２、１０４となる第４のスイッチングパターンＰ４を周期的に交互に切り替えることで、スイッチング素子１０１、１０２、１０３、１０４に生じる損失を均一化する。
【００２７】
具体的には、駆動回路５は、Ｖ相キャリア波形ＷＶ、Ｕ相キャリア波形ＷＵをもとに、そのＶ相キャリア波形ＷＶ、Ｕ相キャリア波形ＷＵの山（極大）又は谷（極小）となるタイミング（時刻ｔ３、ｔ４）に基づいて第３のスイッチングパターンＰ３、第４のスイッチングパターンＰ４の切り替えを行う。図示例では、Ｖ相キャリア波形ＷＶが極大となる山のところで（時刻ｔ３、ｔ４）、変調率を切り替えて第３のスイッチングパターンＰ３、第４のスイッチングパターンＰ４を切り替える。このように、第３のスイッチングパターンＰ３、第４のスイッチングパターンＰ４を切り替える場合においては、出力電圧Ｖｏの検出を行う必要がないことから、電圧測定部４を備える必要はない。
【００２８】
このように、第３のスイッチングパターンＰ３、第４のスイッチングパターンＰ４を周期的に交互に切り替えることで、電力変換装置１００では、スイッチング素子１０１、１０２、１０３、１０４に生じる損失を均一化できることから、ワーストケースに合わせた設計上の制約がなくなる。このため、スイッチング素子１０１、１０２、１０３、１０４の冷却器の小型化や、スイッチング素子１０１、１０２、１０３、１０４の容量を同じに設計することができ、小型化、軽量化、低コスト化を実現できる。
【００２９】
なお、実施形態では、誘導性負荷の場合を例示しているが、容量性負荷の場合は損失の偏りが逆になるだけであり、第３のスイッチングパターンＰ３、第４のスイッチングパターンＰ４を周期的に切り替えることで、同様に損失を均一化できる。また、図７に例示した第３のスイッチングパターンＰ３、第４のスイッチングパターンＰ４の周期的な切り替えはあくまで一例であり、第３のスイッチングパターンＰ３、第４のスイッチングパターンＰ４を周期的に切り替えるものであれば、交流の出力電圧Ｖｏの１周期ごとに第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２を切り替える構成に限定しない。例えば、…→Ｐ３→Ｐ３→Ｐ４→Ｐ４→…と切り替える場合や、…→Ｐ３→Ｐ４→…→Ｐ３→Ｐ３→Ｐ４→Ｐ４→…などのように切り替える周期の法則は多様であってよい。
【００３０】
また、駆動回路５は、第１のスイッチングパターンＰ１及び第２のスイッチングパターンＰ２の切り替え、第３のスイッチングパターンＰ３及び第４のスイッチングパターンＰ４の切り替えだけでなく、第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２、第３のスイッチングパターンＰ３及び第４のスイッチングパターンＰ４の切り替えを行なってもよいことは言うまでもないことである。この第１のスイッチングパターンＰ１、第２のスイッチングパターンＰ２、第３のスイッチングパターンＰ３及び第４のスイッチングパターンＰ４の切り替えを行う場合、第１のスイッチングパターンＰ１及び第２のスイッチングパターンＰ２の切り替えは、交流の出力電圧Ｖｏの立ち上がり又は立ち下がりのタイミングに基いて行う。また、第３のスイッチングパターンＰ３及び第４のスイッチングパターンＰ４の切り替えは、キャリア波形の山（極大）又は谷（極小）となるタイミングに基づいて行う。また、第１のスイッチングパターンＰ１及び第２のスイッチングパターンＰ２と、第３のスイッチングパターンＰ３及び第４のスイッチングパターンＰ４との切り替えは、第１のスイッチングパターンＰ１からは第４のスイッチングパターンＰ４へ、第２のスイッチングパターンＰ２からは第３のスイッチングパターンＰ３へ切り替える、またはその逆の切り替えを行う。
【００３１】
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。
【符号の説明】
【００３２】
１００…電力変換装置、１…電力変換回路、２…直流電源、３…直流負荷、４…電圧測定部、５…駆動回路、６…絶縁トランス、７…全波整流器、１００Ｕ、１００Ｖ…レグ、１０１〜１０４…スイッチング素子、１１１〜１１４…還流ダイオード、１２１、１２２…出力端子、Ｉｏ…出力電流、Ｐ１…第１のスイッチングパターン、Ｐ２…第２のスイッチングパターン、Ｐ３…第３のスイッチングパターン、Ｐ４…第４のスイッチングパターン、Ｓｕ、Ｓｘ、Ｓｖ、Ｓｙ…ゲート電圧、ｔ１〜ｔ４４…時刻、Ｖｏ、Ｖｐ…出力電圧、ＷＵ…Ｕ相キャリア波形、ＷＶ…Ｖ相キャリア波形
【図１】
2014110730.tif 000003
【図２】
2014110730.tif 000004
【図３】
2014110730.tif 000005
【図４】
2014110730.tif 000006
【図５】
2014110730.tif 000007
【図６】
2014110730.tif 000008
【図７】
2014110730.tif 000009