(57)【要約】      （修正有）【課題】同一基板上に駆動回路と画素部を形成した場合において、さらなる狭額縁化を図ること、また、大型基板を用いた多面取りに有利な構造を有する発光装置とし、面取り数を増やして生産性を上げること、また、フルカラーの発光装置において、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の発光素子のそれぞれの信頼性が異なっている場合において、３種類の発光素子の信頼性をほぼ同一とすること、ができる画像表示デバイスを提供する。【解決手段】周辺回路部３０９と重なる位置に端子電極３１０を設け、該端子電極と、ＦＰＣ３０６とを異方性導電接着材で接続する。加えて、基板３０１の端面および基板周縁部に接するシール材３０４でカバー材３０３を固着する。また、３種類の発光素子の信頼性をほぼ同一とするため、他の発光素子の信頼性に比べて低い発光素子の発光面積のみを拡大する。【選択図】図１
2014222341.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、トランジスタ及び前記トランジスタと電気的に接続された表示素子を有する画素部と、周辺回路部と、周辺回路部上方の端子電極と、前記端子電極と電気的に接続されたＦＰＣと、を有し、
シール材によって前記基板と固着されたカバー材を有し、
前記基板は、前記カバー材と重なる第１の領域と、前記カバー材と重ならない第２の領域とを有し、
前記周辺回路部は前記第２の領域と重なるように配置されており、
前記表示素子は、発光素子又は液晶素子であり、
前記トランジスタ上方に第１の絶縁膜を有し、
前記第１の絶縁膜上方に、第２の絶縁膜及び第１の導電膜を有し、
前記第１の導電膜は、前記第２の絶縁膜上に接する領域を有し、
前記シール材は、前記第２の絶縁膜と接する領域と、前記第１の導電膜と接する領域とを有することを特徴とする画像表示デバイス。
【請求項２】
基板上に、トランジスタ及び前記トランジスタと電気的に接続された表示素子を有する画素部と、周辺回路部と、周辺回路部上方の端子電極と、前記端子電極と電気的に接続されたＦＰＣと、を有し、
前記表示素子は、発光素子又は液晶素子であり、
前記トランジスタ上方に第１の絶縁膜を有し、
前記第１の絶縁膜上方に、第２の絶縁膜及び第１の導電膜を有し、
前記第１の導電膜は、前記第２の絶縁膜上に接する領域を有し、
前記シール材は、前記第２の絶縁膜と接する領域と、前記第１の導電膜と接する領域とを有することを特徴とする画像表示デバイス。
【請求項３】
基板上に、トランジスタ及び前記トランジスタと電気的に接続された表示素子を有する画素部と、周辺回路部と、周辺回路部上方の端子電極と、前記端子電極と電気的に接続されたＦＰＣと、を有し、
前記表示素子は、発光素子又は液晶素子であり、
前記トランジスタ上方に第１の絶縁膜を有し、
前記第１の絶縁膜上方に、第２の絶縁膜及び第１の導電膜を有し、
前記第２の絶縁膜は、一部除去された領域を有し、
前記第１の導電膜は、前記第２の絶縁膜が一部除去された領域と重なる領域と、前記第２の絶縁膜上に接する領域と、を有し、
前記シール材は、前記第２の絶縁膜と接する領域と、前記第１の導電膜と接する領域とを有することを特徴とする画像表示デバイス。
【請求項４】
請求項１乃至３のいずれか一において、
第１の導電膜は、前記表示素子及び前記トランジスタと接続されていないことを特徴とする画像表示デバイス。
【請求項５】
請求項１乃至４のいずれか一において、
前記シール材は、前記トランジスタが有するゲート絶縁膜と重なることを特徴とする画像表示デバイス。
【請求項６】
請求項１乃至５のいずれか一に記載の画像表示デバイスを有することを特徴とするモジュール。
【請求項７】
請求項１乃至５のいずれか一に記載の画像表示デバイスとＦＰＣとを有することを特徴とするモジュール。
【請求項８】
請求項１乃至５のいずれか一に記載の画像表示デバイス、請求項６に記載のモジュール、又は請求項７に記載のモジュールを有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は陽極と、陰極と、電界を加えることで発光が得られる有機化合物を含む層（以
下、「有機化合物層」、「電界発光層」、または「ＥＬ層」と記す）と、を有する有機発
光素子、およびそれを用いた発光装置に関する。例えば、有機発光素子を有する発光装置
を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中における発光装置とは、画像表示デバイス、発光デバイス、もしくは
光源（照明装置含む）を指す。また、発光装置にコネクター、例えばフレキシブルプリン
ト基板（以下、ＦＰＣと記す）もしくはTAB（Tape Automated Bonding）テープもしくはT
CP（Tape Carrier Package）が取り付けられたモジュール、TABテープやTCPの先にプリン
ト配線板が設けられたモジュール、または発光素子にCOG（Chip On Glass）方式によりIC
（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
【背景技術】
【０００３】
近年、発光型の素子としてＥＬ素子を有した発光装置の研究が活発化しており、特に、Ｅ
Ｌ材料として有機材料を用いた発光装置が注目されている。この発光装置はＥＬディスプ
レイとも呼ばれている。
【０００４】
なお、ＥＬ素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence
）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、陰極とを有する。
【０００５】
発光装置は、液晶表示装置と異なり発光型であるため視野角の問題がないという特徴があ
る。即ち、屋外に用いられるディスプレイとしては、液晶ディスプレイよりも適しており
、様々な形での使用が提案されている。
【０００６】
ＥＬ素子は一対の電極間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構
造となっている。代表的には、「正孔輸送層／発光層／電子輸送層」という積層構造が挙
げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置
は殆どこの構造を採用している。ＥＬ素子は、一対の電極間に有機化合物層を挟んで電界
を印加することにより、陰極から注入された電子および陽極から注入された正孔が有機化
合物層中の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に戻る
際にエネルギーを放出して発光するといわれている。励起状態には一重項励起と三重項励
起が知られ、発光はどちらの励起状態を経ても可能であると考えられている。
【０００７】
また、陰極、ＥＬ層及び陽極で形成される発光素子をＥＬ素子といい、このＥＬ素子を
用いた発光装置には、互いに直交するように設けられた２種類のストライプ状電極の間に
ＥＬ層を形成する方式（単純マトリクス方式）、又はＴＦＴに接続されマトリクス状に配
列された画素電極と対向電極との間にＥＬ層を形成する方式（アクティブマトリクス方式
）の２種類がある。しかし、画素密度が増えた場合には、画素（又は１ドット）毎にスイ
ッチが設けられているアクティブマトリクス方式の方が低電圧駆動できるので有利である
と考えられている。
【０００８】
また、ＥＬ層を形成するＥＬ材料は極めて劣化しやすく、酸素もしくは水の存在により
容易に酸化もしくは吸湿して劣化するため、発光素子における発光輝度の低下や寿命が短
くなる問題がある。
【０００９】
上記のようなＥＬ素子の劣化を防ぐ構造を有する表示装置の開発がなされている。ＥＬ
素子を気密性容器に収納し、ＥＬ素子を密閉空間に閉じ込め外気から遮断し、さらにその
密閉空間に、ＥＬ素子から隔離して乾燥剤をもうける方法がある（例えば、特許文献１参
照。）。
【００１０】
また、ＥＬ素子の形成された絶縁体の上にシール材を形成し、シール材を用いてカバー
材およびシール材で囲まれた密閉空間を樹脂などから成る充填材で充填し、外部から遮断
する方法もある（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平９-１４８０６６号公報
【特許文献２】特開平１３-２０３０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
発光装置の製造コストの低減を図るために駆動回路を画素部と同一基板上に作り込む開
発が進められている。
【００１３】
同一基板上に画素部と、該画素部を制御する駆動回路とを形成した場合、駆動回路をＴ
ＡＢ方式で実装したものと比べて、額縁部と呼ばれる画素領域以外の領域が占める面積が
大きくなる傾向がある。額縁部の面積を小さくするために、駆動回路を構成する回路規模
を小さくする必要に迫られている。特に画面サイズが５インチ以下の小型の表示パネルを
内蔵する携帯電話ではさらなる狭額縁が要求されている。
【００１４】
本発明は、さらなる狭額縁化を図ることを課題とする。
【００１５】
また、本発明は、発光素子への酸素の到達、もしくは水分の到達を防止する構造とし、
高い信頼性を備えた発光装置およびその作製方法を提供することを課題とする。また、大
型基板を用いた多面取りに有利な構造を有する発光装置とし、面取り数を増やして生産性
を上げることを課題とする。
【課題を解決するための手段】
【００１６】
そこで、本発明は、駆動回路部と重なる位置に端子電極を設け、該端子電極と、プリン
ト配線回路とを異方性導電接着材で接続する。即ち、従来では駆動回路の配置スペースと
、端子電極の配置スペースを別々に設けていたが、本発明により、駆動回路の配置スペー
ス上に端子電極を配置することによって、狭額縁化を図っている。
【００１７】
また、端子電極は、発光素子の第１の電極と同一工程で形成するため、工程数を増やす
ことなく設けることができる。また、ＦＰＣを圧着する際、駆動回路に配置されたＴＦＴ
などの回路を破壊しないように、駆動回路のＴＦＴと端子電極との間に絶縁膜または絶縁
膜の積層が設けられている。
【００１８】
加えて、本発明は、大型基板を用いた多面取りに有利な構造の発光装置とし、面取り数
を増やして生産性を上げるため、基板を一つの表示パネル毎に分断した後に、基板の端面
および基板周縁部に接するシール材でカバー材を固着する。基板の端面および基板周縁部
に接するシール材でカバー材を固着するため、画素部から基板端面までの距離、即ち額縁
を狭めることができる。
【００１９】
加えて、基板の端面は、研磨されている表面に比べて粗く、密着性がよいため、基板周
縁部におけるシール材の幅をさらに狭めることもできる。カバー材と基板との密着性を上
げることは、発光装置の信頼性を向上させることに繋がる。
【００２０】
これらの構成により、大型基板を分断するスクライブライン間隔幅を狭めることができ、
一枚あたりの面取り数を増やすことができる。一枚あたりの面取り数を増やすことによっ
て１パネル当たりの製造コストの低減を実現する。
【００２１】
本明細書で開示する発明の構成の一つは、基板とカバー材との間に、第１の電極と、該
第１の電極上に有機化合物を含む層と、該有機化合物を含む層上に第２の電極とを有する
発光素子を複数有する画素部と、駆動回路部を備えた発光装置であり、前記駆動回路部上
に前記第１の電極と同じ材料からなる端子電極が設けられ、該端子電極にプリント配線回
路が接続されることを特徴とする発光装置である。
【００２２】
また、他の発明の構成の一つは、基板とカバー材との間に、第１の電極と、該第１の電
極上に有機化合物を含む層と、該有機化合物を含む層上に第２の電極とを有する発光素子
を複数有する画素部と、駆動回路部を備えた発光装置であり、
前記駆動回路部上に第１の電極と同じ材料からなる端子電極が設けられ、該端子電極に
プリント配線回路が接続され、前記駆動回路部上にシール材とカバー材の端部が配置され
、前記基板と前記カバー材とは、前記基板の周縁部および端面をシール材で固定され、且
つ、前記カバー材の一部は基板の端面を覆っていることを特徴とする発光装置である。
【００２３】
また、上記各構成において、前記シール材で囲まれた密閉空間には乾燥剤が配置されて
いることを特徴の一つとしている。
【００２４】
また、フルカラーの発光装置において、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の発光素
子のそれぞれの信頼性が異なっている場合、他の発光素子の信頼性に比べて低い発光素子
の発光面積のみを拡大する。例えば、他の発光素子の信頼性に比べて低い青色の発光素子
の電流密度を下げるために青色の発光面積のみを拡大することによって発光装置の信頼性
を向上させる。なお、青色の発光面積を拡大するために、隔壁の幅も狭くすることが望ま
しい。
【００２５】
また、本明細書で開示する発明の構成の一つは、基板と、カバー材との間に、第１の電
極と、該第１の電極上に有機化合物を含む層と、該有機化合物を含む層上に第２の電極と
を有する発光素子を複数有する画素部を備えた発光装置であり、
前記発光素子は、赤色、緑色、青色の３種類の発光素子を有し、青色の発光素子におけ
る第１の電極面積を他の発光素子（即ち、赤色の発光素子または緑色の発光素子）におけ
る第１の電極面積よりも大きくすることを特徴とする発光装置である。
【００２６】
また、本明細書で開示する発明の構成の一つは、基板と、カバー材との間に、第１の
電極と、該第１の電極の端部を覆う隔壁と、前記第１の電極上に有機化合物を含む層と、
該有機化合物を含む層上に第２の電極とを有する発光素子を複数有する画素部を備えた発
光装置であり、前記発光素子は、赤色、緑色、青色の３種類の発光素子を有し、青色の発
光素子と赤色の発光素子との間に設けられた隔壁の幅、及び青色の発光素子と緑色の発光
素子との間に設けられた隔壁の幅は、赤色の発光素子と緑色の発光素子との間に設けられ
た隔壁の幅より狭いことを特徴とする発光装置である。
【００２７】
上記各構成により、赤色、緑色、青色の３種類の発光素子の信頼性をほぼ同一とするこ
とができ、フルカラー表示において、経時変化による色ずれを防止することができる。
【００２８】
また、上記各構成において、前記基板上には、薄膜トランジスタと、該薄膜トランジスタ
を覆う絶縁膜と、該絶縁膜の側面を覆う導電膜（電極パターン）とを有し、前記絶縁膜上
に前記第１の電極が設けられていることも特徴の一つとしている。導電膜（電極パターン
）で絶縁膜の側面を覆うことによって、外部からの水分の侵入を防止し、発光装置の信頼
性を向上させている。なお、導電膜（電極パターン）は、第１の電極と同じ材料で形成さ
れている。
【００２９】
また、上記各構成において、前記カバー材の形状は、一部が基板の端面を覆っているこ
とを特徴の一つとしている。なお、本明細書において、覆うとは、基板の端面の一部を覆
っている状態や、基板の端面を包むように完全に覆っている状態を指している。
【発明の効果】
【００３０】
本発明の封止構造および素子構造により、発光装置の信頼性を大幅に向上させることが
できる。
【図面の簡単な説明】
【００３１】
【図１】発光装置の上面図および断面図を示す図。（実施の形態１）
【図２】多面取りにおける発光装置の作製工程を示す図。（実施の形態１）
【図３】発光装置の端部における断面を示す図。（実施の形態１）
【図４】ＥＬ表示装置の断面図。（実施の形態１）
【図５】画素のレイアウトを示す図。（実施の形態２）
【図６】ＴＦＴの活性層となる半導体層を作製する工程断面図を示す図である。（実施例１）
【図７】発光装置の上面図（実施例２）
【図８】発光装置の上面図および断面図を示す図。（実施例２）
【図９】本発明のＥＬ表示パネルに適用できる画素の構成を説明する回路図。
【図１０】本発明において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図。
【図１１】本発明において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図（シフトレジスタ回路）。
【図１２】本発明において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図（バッファ回路）。
【図１３】電子機器の一例を示す図。
【図１４】電子機器の一例を示す図。
【発明を実施するための形態】
【００３２】
本発明の実施形態について、以下に説明する。
【００３３】
（実施の形態１）
図１（Ａ）及び図１（Ｂ）に発光装置とＦＰＣの接続構成、および発光装置の封止構造
の一例を示す。
【００３４】
図１（Ａ）は、発光装置を上面から見た図であり、図中鎖線Ａ−Ｂで切断した断面図が
図１（Ｂ）である。
【００３５】
図１（Ａ）及び図１（Ｂ）に示すように、本発明は、同一基板上に画素部３０２と周辺
回路部３０９とを形成し、周辺回路部のＴＦＴの上方に、ＦＰＣ３０６を接続する端子電
極３１０を設けることを特徴としている。周辺回路部３０９の配置スペース上に端子電極
３１０を配置することによって、狭額縁化を図っている。
【００３６】
加えて、基板の端面および基板周縁部に接するシール材３０４でカバー材３０３を固着
するため、画素部３０２から基板端面までの距離、即ち額縁をさらに狭めることができる
。なお、画素部３０２には、有機化合物を含む層を有する発光素子がマトリクス状に配置
されている。また、周辺回路部３０７、３０８、３０９はＴＦＴなどで構成されている。
【００３７】
ここでは、図１（Ａ）及び図１（Ｂ）に示す形状のカバー材３０３を用いて発光素子を
含む画素部３０２を封止する。カバー材３０３の材質は水分に対するバリア性を有してい
れば特に限定されず、例えばＷ、Ｎｉ、Ａｌ、またはステンレス等の金属、ガラス、プラ
スチック、セラミックス等、いかなる組成の基材でもよい。また、これらの基材表面に無
機絶縁膜、例えばＳｉＮX膜、ＳｉＮXＯY膜、ＡｌＮX膜、またはＡｌＮXＯY膜をコーティ
ング形成することによってバリア性を持たせたものを用いてもよい。ここではカバー材３
０３は金属からなる封止缶とし、発光素子からの発光は透光性を有する基板３０１を通過
させて取り出される。
【００３８】
カバー材３０３は、基板３０１の３辺を覆う形状となっており、３辺においては、基板端
面にもシール材３０４が設けられて、シール材で囲まれた空間を密閉なものとしている。
ＦＰＣ３０６を実装するため、残りの一辺においては、基板表面とカバー材とをシール材
で固定しており、上面から見たシール材の幅が他の３辺に比べて太くなっている。３辺に
おいては、基板の端面にシール材３０４を設けることで、外気とシール材との境界面から
、密閉空間とシール材との境界面までの距離を十分確保している。シール材３０４で囲ま
れた内側の密閉空間は窒素ガスで充填されており、乾燥剤３０５によって微量な水分が除
去され、十分乾燥されている。
【００３９】
また、基板３０１の端面は、研磨されている表面に比べて粗く、密着性がよいため、シ
ール材の幅をさらに狭めることもできる。
【００４０】
また、基板の端面にシール材３０４を設けることで、基板３０１上に画素部３０２およ
び周辺回路部３０７、３０８、３０９を設けても、画素部３０２から基板端面までの距離
、即ち額縁を狭めることができる。
【００４１】
また、必要であれば、開いているスペース、またはＦＰＣ上にＩＣチップ（メモリチッ
プ、ＣＰＵチップ、電源回路チップなど）を実装して集積化を図ってもよい。
【００４２】
また、図２（Ａ）〜図２（Ｃ）に作製工程の手順の一例を示す。
【００４３】
まず、大面積を有する基板にＴＦＴ及び発光素子を有するパネル領域４０２を複数設け、
アクティブマトリクス基板４０１を形成する。（図２（Ａ））なお、パネル領域４０２と
は少なくとも画素部を含む１つのパネルとなる領域である。
【００４４】
次いで、画素部ごとに分断を行って基板４０４を得た後、一つ一つカバー材４０３で封止
を行う。（図２（Ｂ））また、封止後の基板の断面図を図２（Ｃ）に示す。図２（Ｃ）に
示すように、基板の端面にもシール材４０５を設けてカバー材４０３を固定している。図
２（Ｃ）においては、カバー材４０３の端面と、基板４０４の裏面と、シール材４０５の
露呈面（外気側）とがほぼ直線状の外縁を形成している。シール材４０５で囲まれた内側
の密閉空間は乾燥剤４０６によって微量な水分が除去され、十分乾燥されている。
【００４５】
以上の手順によって、大型基板を用いた多面取りに有利な構造を有する発光装置が得ら
れる。本発明により、基板周縁部におけるシール材の幅を狭めることができ、一枚あたり
の面取り数を増やすことができる。
【００４６】
また、図３（Ａ）に本発明の発光装置の端部（カバー材で覆われる基板端部）における
断面図の一例を示す。
【００４７】
図３（Ａ）において、基板１０１上に画素部１０２および周辺回路部１０７が設けられ
、カバー材１０４によって封止されている。図３（Ａ）に示すように基板１０１の端面お
よび基板周縁部に接するシール材１０３でカバー材１０４を固着するため、画素部１０２
から基板端面までの距離、即ち額縁を狭めることができる。なお、画素部１０２には、有
機化合物を含む層を有する発光素子がマトリクス状に配置されている。
【００４８】
また、発光素子は水分に弱いため、基板１０１と、カバー材１０４と、シール材１０３
とで囲まれた密閉空間１０６に乾燥剤を配置する。なお、密閉空間１０６には乾燥した不
活性ガスが充填されている。シール材１０３で囲まれた内側の密閉空間１０６は乾燥剤１
０５によって微量な水分が除去され、十分乾燥されている。
【００４９】
また、乾燥剤１０５としては、酸化カルシウムや酸化バリウムなどのようなアルカリ土
類金属の酸化物のような化学吸着によって水分を吸収する物質を用いることが可能である
。なお、他の乾燥剤として、ゼオライトやシリカゲル等の物理吸着によって水分を吸着す
る物質を用いてもよい。
【００５０】
例えば、トータル２ｍｍ幅のシール材の幅（固着させた時の幅）が封止に必要である場
合、基板の厚さｔ１を０．７ｍｍとすると、基板の端面および基板周縁部を接着すれば、
基板周縁部におけるシール材１０３の幅ｗ１を１．３ｍｍとすることでトータル２ｍｍ幅
を確保することができる。
【００５１】
また、基板の端面および基板周縁部に接するシール材１０３としては、紫外線硬化樹脂
、熱硬化樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノ
ール樹脂、ＰＶＣ（ポリビニルクロライド）、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることが可能である。また、シール材はフィラー
（棒状またはファイバー状のスペーサ）や球状のスペーサを添加したものであっても良い
。
【００５２】
また、図３（Ｂ）に本発明の発光装置の端部における断面図の他の一例を示す。なお、
図３（Ｂ）は、図３（Ａ）とカバー材の形状が異なっている。また、図３（Ａ）と同様に
シール材２０３で囲まれた内側の密閉空間２０６は乾燥剤２０５によって微量な水分が除
去され、十分乾燥されている。
【００５３】
図３（Ｂ）において、基板２０１上に画素部２０２および周辺回路部２０７が設けられ
、カバー材２０４によって封止されている。カバー材の形状を基板の端面と合わせること
によってシール材２０３の側面における厚さと基板表面における厚さとが均一になるよう
にしている。駆動回路や保護回路などから構成される周辺回路部２０７を設けた場合であ
っても画素部２０２から基板端面までの距離、即ち額縁を狭めることができる。
【００５４】
例えば、トータル１．５ｍｍ幅のシール材の幅（固着させた時の幅）が封止に必要であ
る場合、基板の厚さｔ２を０．５ｍｍとすると、基板の端面および基板周縁部を接着すれ
ば、基板周縁部におけるシール材２０３の幅ｗ２を１ｍｍとすることでトータル１．５ｍ
ｍ幅を確保することができる。
【００５５】
また、カバー材の形状は、図３（Ａ）や図３（Ｂ）の形状に特に限定されず、基板の端
面を覆う形状であればよい。例えば、端面を包むコの字状の断面形状、即ち基板の裏面側
まで端部がくるようなカバー材としてもよく、その場合、シール材が端面だけでなく基板
裏面の一部とも接触する。
【００５６】
なお、基板サイズが、例えば３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５
０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ
×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大
型基板に対して、効率よく発光装置を作製することを本発明により提供する。本発明にお
いて、大型基板を用いて多面取りを行う場合、画素部ごとに基板を分断した後、カバー材
をシール材で固定する工程順序となる。
【００５７】
また、ＴＦＴと発光素子の位置関係が分かるように図４に断面構造の一例を示す。
【００５８】
図４に示す発光装置の作製手順を簡略に説明する。
【００５９】
まず、基板１０上に下地絶縁膜を形成した後、各半導体層を形成する。次いで、半導体層
を覆うゲート絶縁膜を形成した後、各ゲート電極を形成する。
【００６０】
次いで、ｎチャネル型ＴＦＴ３６を形成するため、半導体にｎ型を付与する不純物元素（
代表的にはリン、またはＡｓ）をドープし、ｐチャネル型ＴＦＴ３５、３７を形成するた
め、半導体にｐ型を付与する不純物元素（代表的にはボロン）をドープしてソース領域お
よびドレイン領域、必要であればＬＤＤ領域を適宜形成する。
【００６１】
次いで、１層目の層間絶縁膜と２層目の層間絶縁膜１１を形成する。１層目の層間絶縁
膜は、ＰＣＶＤ法で得られる無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコン
など）を用いる。２層目の層間絶縁膜１１の材料としては、ＰＣＶＤ法や塗布法で得られ
る無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）を用いることができ
る。ここでは塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造
が構成される絶縁膜を用いる。
【００６２】
次いで、マスクを用いて１層目の層間絶縁膜及び２層目の層間絶縁膜１１にコンタクト
ホールを形成すると同時に周縁部の層間絶縁膜を除去する。次いで、マスクを除去し、導
電膜（ＴｉＮ膜、Ａｌ（Ｃ＋Ｎｉ）合金膜、ＴｉＮ膜の順に積層）を形成した後、新たに
マスクを形成し、マスクを用いてエッチングを行い、配線（ＴＦＴのソース配線及びドレ
イン配線や、電流供給配線など）を形成する。なお、Ａｌ（Ｃ＋Ｎｉ）合金膜は、通電、
或いは熱処理後もＩＴＯやＩＴＳＯとのコンタクト抵抗値に大きな変動がない材料である
。
【００６３】
次いで、マスクを除去し、３層目の層間絶縁膜１２を形成する。３層目の層間絶縁膜１
２としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造
が構成される絶縁膜を用いる。
【００６４】
次いで、新たなマスクを用いて３層目の層間絶縁膜１２にコンタクトホールを形成する
と同時に周縁部の層間絶縁膜を除去する。
【００６５】
次いで、マスクを除去し、透明導電膜を成膜した後、新たなマスクを用いてパターニン
グを行って第１の電極１３、端子電極２７、電極パターン２５、２６を得る。なお、電極
パターン２５は、層間絶縁膜の端面（側面とも呼ぶ）を覆って外部からの水分の侵入を防
止する。また、電極パターン２６も同様に外部からの水分の侵入を防止する。透明導電膜
としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸
化物（ＩＴＳＯ）や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ
（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの透明導電材料を用いることができる。な
お、ＩＴＳＯは、通電、或いは熱処理によって結晶化しにくく表面の平坦性が高い材料で
ある。
【００６６】
次いで、マスクを除去し、新たなマスクを用いて第１の電極１３の端部を覆って隔壁１
９を形成する。隔壁１９としては、感光性または非感光性の有機材料（ポリイミド、アク
リル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳ
ＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用い
る。
【００６７】
次いで、有機化合物を含む層１４を、蒸着法または塗布法を用いて形成する。
【００６８】
なお、発光素子の信頼性を向上させるため、有機化合物を含む層１４の形成前に真空加熱
を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に
含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処
理を行うことが望ましい。
【００６９】
次いで、有機化合物を含む層１４の上に第２の電極１５、即ち、有機発光素子の陰極を膜
厚１０ｎｍ〜８００ｎｍの範囲で形成する。第２の電極１５としては、ＭｇＡｇ、ＭｇＩ
ｎ、ＡｌＬｉ、ＣａＮなどの合金や、Ｃａ3Ｎ2、または周期表の１族もしくは２族に属す
る元素とアルミニウムとを共蒸着法により形成した膜を用いることができる。また、第２
の電極１５として、Ａｌ中に０．３atoms％のＣと、３atoms％のＮｉを含有しているＡｌ
（Ｃ＋Ｎｉ）合金膜を用いてもよい。なお、Ａｌ（Ｃ＋Ｎｉ）合金膜は、通電、或いは熱
処理後もＩＴＯやＩＴＳＯとのコンタクト抵抗値に大きな変動がない材料である。
【００７０】
以上のようにして、発光素子およびＴＦＴが作製される。フルカラー表示を得るためには
、Ｒ、Ｇ、Ｂの発光素子を構成する陽極、有機化合物を含む層および陰極の各材料は適宜
選択し、各膜厚も調整する。
【００７１】
次いで、発光素子を覆って、水分の侵入を防ぐ保護層１６を形成する。保護層１６として
は、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜
（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とす
る薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。
【００７２】
次いで、基板を所望のサイズに分断した後、間隔を確保するためのギャップ材（フィラ
ー（ファイバーロッド）、微粒子（真絲球など）など）を含有するシール材２８を用い、
乾燥剤１８が設けられたカバー材２０と基板１０とを接着して封止する。シール材２８で
囲まれた密閉空間１７は、乾燥した不活性気体で充填される。また、カバー材２０の端部
は、基板１０の側面を覆っている。また、端子電極が設けられている側のカバー材の端部
は、駆動回路部の一部と重なる位置に設けられている。同様にシール材２８も駆動回路部
の一部と重なる位置に設けられている。
【００７３】
最後にＦＰＣ３２を異方性導電膜３１により公知の方法で端子電極２７と貼りつける。
端子電極２７は、第１の電極１３と同時に形成されたものである。また、端子電極２７は
駆動回路部の一部と重なる位置に設けられている。
【００７４】
こうして作製されたアクティブマトリクス型発光装置は、カバー材２０によって強固に
封止され、発光装置の信頼性を向上させている。
【００７５】
また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点
順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順
次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発
光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号
であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【００７６】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定
電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（Ｃ
Ｖ）には、発光素子に印加される信号の電圧が一定のもの（ＣＶＣＶ）と、発光素子に印
加される信号の電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のも
の（ＣＣ）には、発光素子に印加される信号の電圧が一定のもの（ＣＣＣＶ）と、発光素
子に印加される信号の電流が一定のもの（ＣＣＣＣ）とがある。
【００７７】
また、本発明の発光装置において、静電破壊防止のための保護回路（保護ダイオードな
ど）を設けてもよい。
【００７８】
またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。
【００７９】
（実施の形態２）
ここでは、フルカラーの発光装置において、Ｒ、Ｇ、Ｂの発光素子のそれぞれの信頼性
が異なっている場合、他の発光素子の信頼性に比べて低い発光素子の発光面積のみを拡大
する例を図５に示す。
【００８０】
図５は、第１の電極と、該第１の電極上に有機化合物を含む層と、該有機化合物を含む
層上に第２の電極とを有する発光素子を複数配置したレイアウトである。図５にはＴＦＴ
および第１の電極が作製されるまでのレイアウトが示されている。
【００８１】
また、図５に示した画素レイアウト図と対応する等価回路図は、図９（Ｅ）の回路図で
ある。
【００８２】
図５において、青色の発光素子の第１の電極８０１は、緑色の発光素子の第１の電極８
０２や赤色の発光素子の第１の電極８０３よりも面積が大きく設計されている。
【００８３】
また、各第１の電極の端部を覆う隔壁の幅を異ならせ、各第１の電極の間隔を異ならせ
ている。青色の発光素子と赤色の発光素子との間に設けられた隔壁の幅、及び青色の発光
素子と緑色の発光素子との間に設けられた隔壁の幅は、赤色の発光素子と緑色の発光素子
との間に設けられた隔壁の幅より狭い。例えば、電極間隔ｗGBと電極間隔ｗBRは１５μｍ
とし、ｗRGは２０μｍとしている。
【００８４】
また、緑色の発光素子の第１の電極８０２の幅ＷGと赤色の発光素子の第１の電極８０
３の幅ＷRは同一幅であるが、青色の発光素子の第１の電極８０１の幅ＷBは、他の幅より
も広く、結果的に青色の発光素子における１画素当たりの開口率が６４％となっている。
赤色の発光素子における１画素当たりの開口率と、緑色の発光素子における１画素当たり
の開口率は共に５０％としている。
【００８５】
こうして、青色の発光素子の発光面積のみを拡大することによって発光装置の信頼性を
向上させる。
【００８６】
なお、発光素子の発光層となる有機化合物を含む層が形成する分子励起子の種類として
は一重項励起状態と三重項励起状態が可能であり、基底状態は通常一重項状態であるため
、一重項励起状態からの発光は蛍光、三重項励起状態からの発光は燐光と呼ばれる。
【００８７】
例えば、ＣＢＰ（４，４’ビス（Ｎ−カルバゾリル）ビフェニル）とＩｒ（ｐｐｙ）3
（トリス（２−フェニルピリジナト−Ｎ，Ｃ2’）イリジウム）とを共蒸着した膜は、三
重項励起状態からの発光（燐光）を得ることができる有機化合物（トリプレット化合物と
も呼ぶ）である。三重項励起状態からの発光（燐光）は、一重項励起状態からの発光（蛍
光）よりも発光効率が高く、同じ発光輝度を得るにも動作電圧（有機発光素子を発光させ
るに要する電圧）を低くすることが可能である。
【００８８】
有機化合物を含む層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更
には、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等
）により選択することができる。例えば、Ｇの発光素子のみを燐光を得ることができる有
機化合物（トリプレット化合物）を発光層に用い、Ｂの発光素子とＲの発光素子は蛍光を
得ることができる有機化合物（シングレット化合物）を発光層に用いてもよい。
【００８９】
有機化合物を含む層は、第１の電極側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホー
ル輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積
層されている。なお有機化合物を含む層は、積層構造以外に単層構造、又は無機化合物と
の混合構造をとることができる。
【００９０】
また、有機化合物を含む層として、フルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）
、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、又はインクジェ
ット法などによって選択的に形成すればよい。
【００９１】
具体的には、ＨＩＬとしてＣｕＰｃ（銅フタロシアニン）やＰＥＤＯＴ（ポリ（エチレ
ンジオキシチオフェン））、ＨＴＬとしてα−ＮＰＤ（４，４’−［Ｎ−（１−ナフチル
）−Ｎ−フェニルアミノ］−ビフェニル）、ＥＴＬとしてＢＣＰ（バソキュプロイン）や
Ａｌｑ3（トリス（８−キノリラト）アルミニウム）、ＥＩＬとしてＢＣＰ：ＬｉやＣａ
Ｆ2をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応した
ドーパント（Ｒの場合ＤＣＭ（（４−ジミア）メチレン−２−メチル−６−（ｐ−ジメチ
ルアミノスチリル）−４Ｈ−ピラン）等、Ｇの場合ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナク
リドン）等）をドープしたＡｌｑ3を用いればよい。なお、電界発光層は上記積層構造の
材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯ
ｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性
を向上させることもできる。このような材料は、有機材料（低分子又は高分子を含む）、
又は有機材料と無機材料の複合材料を用いることができる。
【００９２】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【００９３】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
【実施例１】
【００９４】
本実施例では、金属元素を添加した結晶化方法を用いた後、オゾン含有水溶液による酸
化処理を行ない、歪みを低減する熱処理を行ない、ゲッタリングを行って半導体層を得る
工程例を図６に示す。
【００９５】
図６（Ａ）中、７１０は、絶縁表面を有する基板、７１１はブロッキング層となる絶縁
膜、７１２は非晶質構造を有する半導体膜である。
【００９６】
まず、図６（Ａ）に示すように基板７１０上に酸化シリコン膜、窒化シリコン膜または
酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜７１１を形成する。
【００９７】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜７１２を形成する。第１の
半導体膜７１２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シ
リコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧Ｃ
ＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。後の結晶化で良質な結晶
構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜７１２の膜中
に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩ
ＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶
化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加
させる要因となる。そのために、高純度の材料ガスを用いることはもとより、内壁の鏡面
処理（研磨処理）を行った反応室や、オイルフリーの真空排気系を備えた超高真空対応の
ＣＶＤ装置を用いることが望ましい。
【００９８】
次いで、非晶質構造を有する第１の半導体膜７１２を結晶化させる技術としてここでは特
開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリ
コン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選
択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導
体膜を形成するものである。この技術は、結晶化に必要とする加熱温度を低下させる効果
ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶
構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブス
レッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能と
なっている。
【００９９】
まず、非晶質構造を有する第１の半導体膜７１２の表面に、結晶化を促進する触媒作用の
ある金属元素（ここでは、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル溶液
をスピナーで塗布してニッケル含有層７１３を形成する。（図６（Ｂ））塗布によるニッ
ケル含有層７１３の形成方法以外の他の方法として、スパッタ法、蒸着法、またはプラズ
マ処理により極薄い膜を形成する方法を用いてもよい。また、ここでは、全面に塗布する
例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【０１００】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長す
る金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進
行する。こうして、図６（Ｃ）に示す結晶構造を有する第１の半導体膜７１４ａが形成さ
れる。なお、結晶化後での第１の半導体膜７１４ａに含まれる酸素濃度は、５×１０18／
ｃｍ3以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時
間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、
強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一つ、
またはそれらの組み合わせを用いることが可能である。なお、必要であれば、強光を照射
する前に非晶質構造を有する第１の半導体膜７１４ａに含有する水素を放出させる熱処理
を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生
産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【０１０１】
このようにして得られる第１の半導体膜７１４ａには、金属元素（ここではニッケル）が
残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば
、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじ
め各種半導体素子を形成することが可能であるが、以降に示すゲッタリング方法で当該元
素を除去する。
【０１０２】
ここで、レーザ光の照射を行う前に結晶化工程で形成される自然酸化膜を除去する。こ
の自然酸化膜にはニッケルが高濃度に含まれているため、除去することが好ましい。
【０１０３】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される
欠陥を補修するために、結晶構造を有する第１の半導体膜に対してレーザ光を照射する。
（図６（Ｄ））レーザ光を照射した場合、半導体膜７１４ｂに歪みやリッジが形成され、
表面に薄い表面酸化膜（図示しない）が形成される。このレーザ光としてはパルス発振で
あるレーザ光源から出射される波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの
第２高調波、第３高調波を用いればよい。また、レーザ光としては連続発振が可能な固体
レーザを用い、基本波の第２高調波〜第４高調波を用いてもよい。代表的には、Ｎｄ:Ｙ
ＶＯ4レーザ（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ
）を適用すればよい。
【０１０４】
また、レーザ光による照射でできる表面酸化膜は、オゾン含有水溶液でできる酸化膜よ
り硬いため、エッチングストッパーとなる酸化膜（バリア層）としては優れている。従っ
て、工程数を削減することもできるため、レーザ光による表面酸化膜は特に除去しなくと
もよい。
【０１０５】
次いで、半導体膜７１４ｂの表面に、オゾン含有水溶液でエッチングストッパーとなる
酸化膜（バリア層と呼ばれる）７１５を１〜１０ｎｍの膜厚で形成する。（図６（Ｅ））
【０１０６】
次いで、半導体膜の歪みを低減するための熱処理（半導体膜が瞬間的に４００〜１００
０℃程度にまで加熱される熱処理）を窒素雰囲気にて行い、半導体膜７１４ｃを得る。（
図６（Ｆ））
【０１０７】
次いで、このバリア層７１５上に希ガス元素を含む第２の半導体膜７１６ａを形成する。
（図６（Ｇ））なお、希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種ま
たは複数種とする。中でも安価なガスであるアルゴン（Ａｒ）が量産上、好ましい。上記
第２の半導体膜の形成方法としては、スパッタ法やプラズマCVD法などがあるが、プラズ
マＣＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、
スパッタ法に比べてメンテナンスが少なくて済み、量産には適していると言える。本実施
例では、酸化膜（バリア層）の形成前後に加熱（瞬間的に４００〜１０００℃程度にまで
加熱）を行って硬い酸化膜とし、プラズマなどのダメージをブロックしている。そして、
第１の半導体膜はブロックしつつ、成膜時のプラズマで酸化膜（バリア層）のみにダメー
ジを意図的に与え、酸化膜（バリア層）に歪みやダングリングボンドを形成することによ
って、歪みを緩和する方向に動く金属元素を効率よく通過させてゲッタリングサイトに移
動および捕獲させることができる。成膜時のプラズマで酸化膜（バリア層）のみにダメー
ジを意図的に与える場合には、プラズマＣＶＤ法でＲＦパワー密度を大きくすることが好
ましい。例えば、ＲＦパワー３００Ｗ（０．０５２Ｗ／ｃｍ2）、或いはＲＦパワー４０
０Ｗ（０．０６９Ｗ／ｃｍ2）、或いは４００Ｗ以上とすればよい。
【０１０８】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低
減、あるいは除去するゲッタリングを行う。（図６（Ｈ））ゲッタリングを行う加熱処理
としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入
し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、
図６（Ｈ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属
元素が移動し、バリア層７１５で覆われた第１の半導体膜７１４ｄに含まれる金属元素の
除去、または金属元素の濃度の低減が行われる。
【０１０９】
次いで、バリア層７１５をエッチングストッパーとして、７１６ｂで示した第２の半導体
膜のみを選択的に除去する。次いで、バリア層７１５を除去する。
【０１１０】
次いで、第１の半導体膜７１４ｄを公知のパターニング技術を用いて所望の形状の半導体
層７１７を形成する。（図６（Ｉ））なお、バリア層を除去した後、レジストからなるマ
スクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
【０１１１】
なお、必要があれば、パターニングを行う前に、ＴＦＴのしきい値を制御するために微
量な不純物元素（ボロンまたはリン）のドーピングを上記酸化膜を介して行う。上記酸化
膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によっ
て酸化膜を形成する。
【０１１２】
所望の形状の半導体層を形成する工程が終了したら、半導体層の表面をフッ酸を含むエ
ッチャントで洗浄し、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。この表
面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。次い
で、ゲート絶縁膜の表面を洗浄した後、ゲート電極を形成する。次いで、半導体にｎ型を
付与する不純物元素（Ｐ、Ａｓ等）やｐ型を付与する不純物元素（Ｂ等）を適宜添加して
、ソース領域及びドレイン領域を形成する。添加した後、不純物元素を活性化するために
加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁
膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復
することができる。次いで、層間絶縁膜を形成し、水素化を行って、ソース領域、ドレイ
ン領域に達するコンタクトホールを形成し、導電膜を成膜してパターニングを行ってソー
ス電極、またはドレイン電極を形成してＴＦＴを完成させる。なお、ソース電極、ドレイ
ン電極は、Ｍｏ、Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成
分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。例えば、
Ｔｉ膜と、純Ａｌ膜と、Ｔｉ膜との３層構造、或いはＴｉ膜と、ＮｉとＣを含むＡｌ合金
膜と、Ｔｉ膜との３層構造を用いる。さらに後の工程で層間絶縁膜等を形成することを考
慮して、電極断面形状をテーパー形状とすることが好ましい。
【０１１３】
こうして得られたＴＦＴのチャネル形成領域は、比較的に平坦であり、歪みも低減する
ことができる。そして、この得られたＴＦＴを用いて、画素部や駆動回路を構成し、発光
装置を完成させる。なお、発光装置の作製は、実施の形態１に従って得ることができる。
【０１１４】
また、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬ
ＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。
この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域また
はドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領
域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重
ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【０１１５】
もし、金属元素を添加した結晶化方法を用いた場合、基板内でゲッタリングが十分にさ
れず、ゲッタリングにバラツキが生じると、各々のＴＦＴ特性に若干の差、即ちバラツキ
が生じてしまうため、本実施例に示す工程は有用である。有機化合物を含む層を発光層と
する発光装置（EL素子を備えた発光装置）にとって、ＴＦＴはアクティブマトリクス駆動
方式を実現する上で、必須の素子となっている。従って、EL素子を用いた発光装置は、少
なくとも、スイッチング素子として機能するＴＦＴと、EL素子に電流を供給するＴＦＴと
が、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、EL素子と
電気的に接続され、且つ、EL素子に電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝
度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度に
バラツキが生じてしまうという問題がある。
【０１１６】
また、図６に示した工程順序に限定されず、例えば、レーザ光を照射した後、半導体膜
の歪みを低減するための熱処理を行い、さらにオゾン含有水溶液で合計１〜１０ｎｍの酸
化膜を形成してもよい。また、酸化膜を除去する前に、半導体膜の歪みを低減するための
熱処理を再度行い、その後、形成された酸化膜を除去してもよい。
【０１１７】
或いは、レーザ光を照射した後、半導体膜のパターニング工程、半導体膜の歪みを低減
するための熱処理工程、オゾン含有水溶液で酸化膜を形成して合計１〜１０ｎｍの酸化膜
を形成する工程、酸化膜を除去する工程を順次行ってもよい。なお、工程削減のため酸化
膜を除去せずにゲート絶縁膜を形成してもよい。
【０１１８】
或いは、レーザ光を照射した後、半導体膜のパターニング工程、オゾン含有水溶液で１
〜１０ｎｍの酸化膜を形成する工程、半導体膜の歪みを低減するための熱処理工程、酸化
膜を除去する工程を順次行ってもよい。なお、工程削減のため酸化膜を除去せずにゲート
絶縁膜を形成してもよい。
【０１１９】
また、本実施例は、実施の形態１、または実施の形態２と自由に組み合わせることがで
きる。
【実施例２】
【０１２０】
本実施例は、上記実施例によって作製されるＥＬ表示パネルにＦＰＣや、駆動用のＩＣチ
ップを実装する例について説明する。
【０１２１】
図７に示す図は、ＦＰＣ１２０９を４カ所の端子部１２０８に貼り付けた発光装置の上
面図の一例を示している。基板１２１０上には発光素子及びＴＦＴを含む画素部１２０２
と、ＴＦＴを含むゲート側駆動回路１２０３と、ＴＦＴを含むソース側駆動回路１２０１
とが形成されている。本実施例においては、ソース側駆動回路１２０１と重なる位置に端
子部１２０８が設けられている。
【０１２２】
ＴＦＴの活性層が結晶構造を有する半導体膜で構成されている場合には同一基板上にこ
れらの回路を形成することができる。従って、システムオンパネル化を実現したＥＬ表示
パネルを作製することができる。
【０１２３】
また、画素部を挟むように２カ所に設けられた接続領域１２０７は、発光素子の第２の
電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は
画素部に設けられたＴＦＴと電気的に接続している。
【０１２４】
また、カバー材１２０４は、画素部１２０２および接続領域１２０７を囲むシール材１
２０５によって基板１２１０と固定されている。また、シール材１２０５はソース側駆動
回路１２０１と一部重なっている。また、シール材１２０５に囲まれた領域に乾燥剤を配
置してもよい。
【０１２５】
また、図８（Ａ）及び図８（Ｂ）は、狭額縁化させた小型サイズ（例えば対角１．５イ
ンチ）で好適なＣＯＧ方式を採用した例である。
【０１２６】
図８（Ａ）は、発光装置を上面から見た図であり、図中鎖線Ａ−Ｂで切断した断面図が
図８（Ｂ）である。同一基板上に画素部９０２と周辺回路部９０９とを形成し、周辺回路
部のＴＦＴの上方に、ＦＰＣ９０６を接続する端子電極９１０を設けることを特徴として
いる。周辺回路部９０９の配置スペース上に端子電極９１０を配置することによって、狭
額縁化を図っている。カバー材９０３は、基板９０１の３辺を覆う形状となっており、３
辺においては、基板端面にもシール材９０４が設けられて、シール材で囲まれた空間を密
閉なものとしている。シール材９０４で囲まれた内側の密閉空間は窒素ガスで充填されて
おり、乾燥剤９０５によって微量な水分が除去され、十分乾燥されている。
【０１２７】
図８（Ａ）及び図８（Ｂ）に示す発光装置において、ＦＰＣ９０６上にＩＣチップ９１
１が実装されている。ＩＣチップ９１１が実装されている箇所は、周辺回路部９０９上に
端子電極９１０が設けられ、その端子電極９１０はＦＰＣ９０６と異方性導電接着材で実
装されており、さらにその上にＩＣチップ９１１が積み重ねられている構造となっている
。
【０１２８】
また、基板９０１上にＣＯＧ方式でＩＣチップ９１２が実装されている。なお、ＩＣチ
ップ９１１、９１２は、メモリチップ、ＣＰＵチップ、電源回路チップなどで代表される
チップを指している。
【０１２９】
なお、ＩＣチップ９１１、９１２の長辺の長さは、画素部の一辺の長さや画素ピッチを
考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素
部９０２の一辺、又は画素部の一辺と各周辺回路の一辺とを足した長さに形成してもよい
。
【０１３０】
また、本実施例は、実施の形態１、実施の形態２、または実施例１と自由に組み合わせ
ることができる。
【実施例３】
【０１３１】
本実施例ではＥＬ表示パネルの画素の構成について、図９に示す等価回路図を参照して説
明する。
【０１３２】
図９（Ａ）に示す画素は、列方向に信号線１４１０及び電源線１４１１〜１４１３、行
方向に走査線１４１４が配置される。また、スイッチング用ＴＦＴ１４０１、駆動用ＴＦ
Ｔ１４０３、電流制御用ＴＦＴ１４０４、容量素子１４０２及び発光素子１４０５を有す
る。
【０１３３】
図９（Ｃ）に示す画素は、ＴＦＴ１４０３のゲート電極が、行方向に配置された電源線
１４１３に接続される点が異なっており、それ以外は図９（Ａ）に示す画素と同じ構成で
ある。つまり、図９（Ａ）と図９（Ｃ）に示す両画素は、同じ等価回路図を示す。しかし
ながら、行方向に電源線１４１３が配置される場合（図９（Ａ））と、列方向に電源線１
４１３が配置される場合（図９（Ｃ））では、各電源線は異なるレイヤーの導電体層で形
成される。ここでは、駆動用ＴＦＴ１４０３のゲート電極が接続される配線に注目し、こ
れらを作製するレイヤーが異なることを表すために、図９（Ａ）、図９（Ｃ）として分け
て記載する。
【０１３４】
図９（Ａ）、図９（Ｃ）に示す画素の特徴として、画素内にＴＦＴ１４０３、１４０４が
直列に接続されており、ＴＦＴ１４０３のチャネル長Ｌ3、チャネル幅Ｗ3、ＴＦＴ１４０
４のチャネル長Ｌ4、チャネル幅Ｗ4は、Ｌ3／Ｗ3：Ｌ4／Ｗ4＝５〜６０００：１を満たす
ように設定される点が挙げられる。６０００：１を満たす場合の一例としては、Ｌ3が５
００μｍ、Ｗ3が３μｍ、Ｌ4が３μｍ、Ｗ4が１００μｍの場合がある。
【０１３５】
なお、ＴＦＴ１４０３は、飽和領域で動作し発光素子１４０５に流れる電流値を制御す
る役目を有し、ＴＦＴ１４０４は線形領域で動作し発光素子１４０５に対する電流の供給
を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましい。ま
たＴＦＴ１４０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを
用いてもよい。上記構成により、ＴＦＴ１４０４が線形領域で動作するために、ＴＦＴ１
４０４のＶGSの僅かな変動は発光素子１４０５の電流値に影響を及ぼさない。つまり、発
光素子１４０５の電流値は、飽和領域で動作するＴＦＴ１４０３により決定される。上記
構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上
させた表示装置を提供することができる。
【０１３６】
図９（Ａ）〜図９（Ｄ）に示す画素において、ＴＦＴ１４０１は、画素に対するビデオ
信号の入力を制御するものであり、ＴＦＴ１４０１がオンして、画素内にビデオ信号が入
力されると、容量素子１４０２にそのビデオ信号が保持される。なお、図９（Ａ）、図９
（Ｃ）には、容量素子１４０２を設けた構成を示したが、特に限定されず、ビデオ信号を
保持する容量がゲート容量などでまかなうことが可能な場合には、特に容量素子１４０２
を設けなくてもよい。
【０１３７】
図９（Ｂ）に示す画素は、ＴＦＴ１４０６と走査線１４１５を追加している以外は、図
９（Ａ）に示す画素構成と同じである。同様に、図９（Ｄ）に示す画素は、ＴＦＴ１４０
６と走査線１４１５を追加している以外は、図９（Ｃ）に示す画素構成と同じである。
【０１３８】
ＴＦＴ１４０６は、新たに配置された走査線１４１５によりオン又はオフが制御される
。ＴＦＴ１４０６がオンになると、容量素子１４０２に保持された電荷は放電し、ＴＦＴ
１４０６がオフする。つまり、ＴＦＴ１４０６の配置により、強制的に発光素子１４０５
に電流が流れない状態を作ることができる。従って、図９（Ｂ）、図９（Ｄ）の構成は、
全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後
に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
【０１３９】
図９（Ｅ）に示す画素は、列方向に信号線１４５０、電源線１４５１、１４５２、行方
向に走査線１４５３が配置される。また、スイッチング用ＴＦＴ１４４１、駆動用ＴＦＴ
１４４３、容量素子１４４２及び発光素子１４４４を有する。
【０１４０】
また、図９（Ｅ）の回路図は、図５に示した画素レイアウト図と対応している。
【０１４１】
図９（Ｆ）に示す画素は、ＴＦＴ１４４５と走査線１４５４を追加している以外は、図
９（Ｅ）に示す画素構成と同じである。なお、図９（Ｆ）の構成も、ＴＦＴ１４４５の配
置により、デューティ比を向上することが可能となる。
【０１４２】
また、本実施例は実施の形態１、実施の形態２、実施例１、または実施例２と自由に組
み合わせることができる。
【実施例４】
【０１４３】
本発明は、結晶構造を有する半導体膜を活性層とするＴＦＴに限らず、非晶質半導体膜
又はセミアモルファス半導体膜を活性層としたＴＦＴを用いることができる。また、ＴＦ
Ｔ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ
型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【０１４４】
非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。活性
層を非晶質半導体で形成したＴＦＴを用いる場合には、ボトムゲート型ＴＦＴを形成し、
走査線側駆動回路及び信号線側駆動回路の両方をドライバＩＣを実装すればよい。
【０１４５】
セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが
可能であり、例えば、外寸５５０×６５０mmの無アルカリガラス基板であっても、トラン
ジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製
造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファス
ＴＦＴは、セミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜と
も呼ばれる）でチャネル形成領域を構成することにより２〜１０ｃｍ2／Ｖ・ｓｅｃの電
界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子や、
走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパ
ネル化を実現したＥＬ表示パネルや液晶表示パネルを作製することができる。
【０１４６】
本実施例では、半導体層をセミアモルファス半導体膜で形成することによって、走査線
側の駆動回路と画素部とを同一基板上に形成する例を図１０、図１１、図１２を用いて説
明する。
【０１４７】
図１０は、１〜１５ｃｍ2／Ｖ・ｓｅｃの電界効果移動度が得られるセミアモルファス半
導体膜を使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示して
いる。
【０１４８】
図１０において５００で示すブロックが１段分のサンプリングパルスを出力するパルス
出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。５０１は
バッファ回路であり、その先に画素５０２が接続される。
【０１４９】
図１１は、パルス出力回路５００の具体的な構成を示したものであり、ｎチャネル型の
ＴＦＴ６０１〜６１２で回路が構成されている。このとき、セミアモルファス半導体膜を
使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。
例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定するこ
とができる。
【０１５０】
また、バッファ回路５０１の具体的な構成を図１２に示す。バッファ回路も同様にｎチ
ャネル型のＴＦＴ６２０〜６３６で構成されている。このとき、セミアモルファス半導体
膜を使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良
い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で
設定することとなる。
【０１５１】
また、本実施例は実施の形態１、実施の形態２、実施例１、実施例２、または実施例３
と自由に組み合わせることができる。
【実施例５】
【０１５２】
本発明の発光装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型
ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置
（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）
、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記
録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
それら電子機器の具体例を図１３、図１４に示す。
【０１５３】
図１３（Ａ）、図１３（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２
、撮像部２１０３、操作キー２１０４、シャッター２１０６等を含む。本発明により、製
造コストの低減、および高い歩留まりでデジタルカメラが実現できる。
【０１５４】
図１４（Ａ）は２２インチ〜５０インチの大画面を有する大型の表示装置であり、筐体２
００１、支持台２００２、表示部２００３、スピーカ部２００４、撮像部２００５、ビデ
オ入力端子２００６等を含む。なお、表示装置は、パソコン用、ＴＶ放送受信用などの全
ての情報表示用表示装置が含まれる。本発明により、大型表示装置における製造コストの
低減および高い歩留まり、及び高い信頼性を実現することができる。
【０１５５】
図１４（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明により、ノート型パーソナルコンピュータにおける製造コス
トの低減および高い歩留まり、及び高い信頼性を実現することができる。
【０１５６】
図１４（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
本発明により、画像再生装置における製造コストの低減、高い歩留まり、及び高い信頼性
を実現することができる。
【０１５７】
また、図１４（Ｄ）は携帯情報端末の斜視図であり、図１４（Ｅ）は折りたたんで携帯
電話として使用する状態を示す斜視図である。図１４（Ｄ）において、使用者はキーボー
ドのように右手指で操作キー２７０６ａを操作し、左手指で操作キー２７０６ｂを操作す
る。本発明により、携帯情報端末における製造コストの低減、高い歩留まり、及び高い信
頼性を実現することができる。
【０１５８】
図１４（Ｅ）に示すように、折りたたんだ場合には、片手で本体２７０１を持ち、音声
入力部２７０４、音声出力部２７０５、操作キー２７０６ｃ、アンテナ２７０８等を使用
する。
【０１５９】
なお、図１４（Ｄ）および図１４（Ｅ）に示した携帯情報端末は、主に画像および文字
を横表示する高画質な表示部２７０３ａと、縦表示する表示部２７０３ｂとを備えている
。
【０１６０】
以上の様に、本発明を実施、即ち実施の形態１、実施の形態２、実施例１乃至４のいず
れか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。
【産業上の利用可能性】
【０１６１】
本発明により、さらなる狭額縁化を実現するとともに、一枚あたりの面取り数を増やすこ
とができる。一枚あたりの面取り数を増やすことによって１パネル当たりの製造コストの
低減を実現する。
【符号の説明】
【０１６２】
３０１：基板
３０３：カバー材
３０４：シール材
３０６：ＦＰＣ
３０９：周辺回路部
３１０：端子電極
【図１】
2014222341.tif 000003
【図２】
2014222341.tif 000004
【図３】
2014222341.tif 000005
【図４】
2014222341.tif 000006
【図５】
2014222341.tif 000007
【図６】
2014222341.tif 000008
【図７】
2014222341.tif 000009
【図８】
2014222341.tif 000010
【図９】
2014222341.tif 000011
【図１０】
2014222341.tif 000012
【図１１】
2014222341.tif 000013
【図１２】
2014222341.tif 000014
【図１３】
2014222341.tif 000015
【図１４】
2014222341.tif 000016