(57)【要約】【課題】小型、軽量化が可能な簡易な構成で、送信回路又は受信回路とアンテナとの間のインピーダンス整合状態を検出できるインピーダンス整合検出装置を提供する。【解決手段】伝送線路１２１は、アンテナに接続されるインピーダンス整合回路に接続される。第２検出回路１２３は、伝送線路１２１の所定の区間の差電圧を出力する。第１検出回路１２２は、伝送線路１２１の所定の部分の電圧を出力する。割算回路１２４および演算回路１２９は、所定の区間の差電圧ΔＶと所定の部分の電圧Ｖａに基づいてインピーダンス整合回路を構成する回路パラメータを制御する信号を生成する。【選択図】  図４
2014232943.tif 000002
【特許請求の範囲】
【請求項１】
インピーダンス整合手段を介して、アンテナに接続される伝送線路と、
前記伝送線路の所定の区間の差電圧を出力する差電圧出力手段と、
前記伝送線路の所定の部分の電圧を出力する電圧出力手段と、
前記所定の区間の差電圧と前記所定の部分の電圧に基づいて、前記インピーダンス整合手段の回路パラメータを制御する制御信号を生成するための生成信号を出力する生成信号出力手段と、
を備えたことを特徴とするインピーダンス整合検出装置。 
【請求項２】
前記制御信号は、前記所定の区間の差電圧を、前記所定の部分の電圧で除算して求めたものであることを特徴とする請求項１に記載のインピーダンス整合検出装置。
【請求項３】
前記伝送線路は、マイクロストリップラインであることを特徴とする請求項１または２に記載のインピーダンス整合検出装置。
【請求項４】
前記伝送線路は、共通の基板上において、前記インピーダンス整合手段のパラメータを制御するためにＭＥＭＳにより構成される可変容量コンデンサと、一体に形成されることを特徴とする請求項３に記載のインピーダンス整合検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信回路または受信回路と、アンテナとの間のインピーダンス整合状態を調整させるためのインピーダンス整合検出装置に関するものである。
【背景技術】
【０００２】
送信回路または受信回路と、アンテナとの間のインピーダンスが整合状態にないと、反射波によるエネルギー損失が生じ、受信感度の低下や、送信出力の低下が生じる。そこで、例えば特許文献１には、送信回路または受信回路とアンテナとの間のインピーダンスの整合状態を検出し、これに基づいてインピーダンス調整を行うものが記載されている。具体的には、インダクタンス素子により、電流と電圧との位相差を取得して、インピーダンスの整合状態を検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１２−５１８２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、送信回路または受信回路とアンテナとの間のインピーダンスの整合状態は、方向性結合器により進行波と反射波とを分離して検出することにより実現できる。しかしながら、方向性結合器を用いると、装置の小型、軽量化が困難になり、また、コストアップになる問題がある。
【０００５】
一方、上記の従来技術（特許文献１）では、インダクタンス素子により、電流と電圧との位相差を取得して、インピーダンスの整合状態を検出している。しかしながら、インダクタンス素子を用いると、回路の集積化が困難になる問題がある。また、伝送路中にインダクタンス素子が挿入されると、伝送路の特性に影響を与える可能性がある。
【０００６】
本発明は、小型、軽量化が可能な簡易な構成で、送信回路または受信回路と、アンテナとの間のインピーダンス整合状態を検出することができる、インピーダンス整合検出装置を提供することを課題としている。
【課題を解決するための手段】
【０００７】
本発明のインピーダンス整合検出装置は、インピーダンス整合手段を介して、アンテナに接続される伝送線路と、伝送線路の所定の区間の差電圧を出力する差電圧出力手段と、伝送線路の所定の部分の電圧を出力する電圧出力手段と、所定の区間の差電圧と所定の部分の電圧に基づいて、インピーダンス整合手段の回路パラメータを制御する制御信号を生成するための生成信号を出力する生成信号出力手段と、を備えたことを特徴とする。
【０００８】
本発明において、制御信号は、所定の区間の差電圧を、所定の部分の電圧で除算して求めたものであることが好ましい。
【０００９】
本発明において、伝送線路は、マイクロストリップラインであることが好ましい。
【００１０】
本発明において、伝送線路は、共通の基板上において、インピーダンス整合手段のパラメータを制御するためにＭＥＭＳにより構成される可変容量コンデンサと、一体に形成されることが好ましい。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る送受信装置の構成を示すブロック図である。
【図２】（ａ）は、一般的な分布定数の伝送線路の説明図であり、（ｂ）は、無損失の場合の伝送線路の説明図である。
【図３】伝送線路に生じる入射波及び反射波の説明図である。
【図４】実施形態に係る整合状態検出回路の構成を示す接続図である。
【図５】整合回路に適用できる可変容量コンデンサの断面図である。
【図６】整合回路に適用できる可変容量コンデンサの平面図である。
【図７】整合回路に適用できる可変容量コンデンサの分解図である。
【図８】整合回路に適用できる可変容量コンデンサにおける静電アクチュエータの断面図である。
【図９】静電アクチュエータにおいて、固定駆動電極に対する第１可動梁の近接動作及び離間動作を示した説明図である。
【図１０】整合状態検出回路を構成する伝送線路と、整合回路を構成する可変容量コンデンサとを同一基板上に作り込んだ断面図である。
【図１１】同一基板上に作り込んだ伝送線路の配置説明図である。
【図１２】同一基板上に作り込んだ可変容量コンデンサの説明図である。
【図１３】本実施形態の変形例の説明図である。
【発明を実施するための形態】
【００１２】
以下、添付の図面を参照して、本発明の一実施形態に係るインピーダンス整合検出装置を適用した送受信装置について説明する。本実施形態は、例えば携帯端末のような送受信装置において、送信回路または受信回路とアンテナとの間のインピーダンス整合を行うのに用いられる。
【００１３】
図１は、本発明が適用できる送受信装置１００の構成を示すブロック図である。図１に示すように、本実施形態の送受信装置１００は、送信回路１０１と、受信回路１０２と、分波器１０３と、整合状態検出回路１０４と、整合回路１０５と、アンテナ１０６と、パラメータ制御部１０７と、を備えている。また、送信回路１０１は、変調回路、周波数変換回路、電力増幅回路等を有している。さらに、受信回路１０２は、ＬＮＡ（Low Noise Amplifier）、周波数変換回路、復調回路等を有している。
【００１４】
送信回路１０１および受信回路１０２は、分波器１０３に接続されており、分波器１０３は、整合状態検出回路１０４および整合回路１０５を介して、アンテナ１０６に接続される。この場合、分波器１０３は、送信回路１０１からアンテナ１０６への送信信号の経路と、アンテナ１０６から受信回路１０２への受信信号の経路とを分離する。なお、分波器１０３は、周波数分割多重方式の場合には、送信周波数及び受信周波数に応じた帯域のフィルタにより実現できる。また、時分割多重方式の場合には、分波器１０３の代わりに、高周波スイッチが用いられる。
【００１５】
整合状態検出回路１０４は、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンス整合状態を検出する。具体的には、整合状態検出回路１０４は、マイクロストリップラインからなる伝送線路１２１と、第１検出回路（電圧出力手段）１２２および第２検出回路（差電圧出力手段）１２３と、割算回路１２４と、演算回路１２９と、第１抵抗１２５および第２抵抗１２６と、第３抵抗１２７および第４抵抗１２８とを有し、伝送線路１２１の一端の電圧と、伝送線路１２１の両端の差電圧とに基づいて、インピーダンス整合状態を検出する。なお、この整合状態検出回路１０４については、後に詳述する。
【００１６】
整合回路１０５は、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンス調整を行う。具体的には、整合回路１０５は、第１コイル１３１ａと第１可変容量コンデンサ１３２ａとを有する直列接続回路と、第２コイル１３１ｂと第２可変容量コンデンサ１３２ｂとを有する並列接続回路とを組み合わせて、構成されている。整合回路１０５は、第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂによりキャパシタンスの回路パラメータを調整することで、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンス調整を行う。
【００１７】
第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂは、ＭＥＭＳ（Micro Electro Mechanical System）の構成により実装されている。また、前述の整合状態検出回路１０４を構成する伝送線路１２１は、整合回路１０５の第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂと共通の基板上に実装されている。このことについては、後に説明する。
【００１８】
なお、整合回路１０５の構成としては、各種のものが提案されており、本発明は、どのような構成のものを用いてもよい。また、この例では、第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂにより、整合回路１０５中のキャパシタンスのパラメータによりインピーダンス整合を行っているが、第１コイル１３１ａおよび第２コイル１３１ｂのインダクタンスのパラメータを調整するようにしてもよい。
【００１９】
アンテナ１０６は、送信回路１０１から送られてきた送信信号を、電波として空間に出力する。また、アンテナ１０６は、電波として空間から受信した信号を、受信回路１０２に送る。アンテナ１０６としては、例えば、パッチアンテナ等、送受信装置１００の筐体内に内蔵可能なものが用いられる。
【００２０】
パラメータ制御部１０７は、整合状態検出回路１０４からの検出信号に基づいて、整合回路１０５の回路パラメータを制御し、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンス整合の調整を行う。上述したように、本実施形態では、整合回路１０５の第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂのキャパシタンスが調整可能となっている。したがって、パラメータ制御部１０７は、第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂのキャパシタンスを制御して、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンスを整合させる。
【００２１】
このように、本実施形態では、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンス整合状態を検出する整合状態検出回路１０４と、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンスを整合させるための整合回路１０５と、が設けられている。そして、整合状態検出回路１０４からの検出信号に基づいて、整合回路１０５の回路パラメータを調整することで、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンスが整合される。
【００２２】
これにより、広帯域に渡って、送信回路１０１または受信回路１０２と、アンテナ１０６との間のインピーダンスを最適に調整することができる。また、例えば、送受信装置１００の筐体の周囲が人体や物体により覆われ、アンテナ１０６のインピーダンスが変化したような場合にも、アンテナ１０６のインピーダンス変化に追従してインピーダンス調整が行え、受信感度の低下や、送信信号の出力の低下を防止することができる。また、本実施形態では、整合状態検出回路１０４の伝送線路１２１により整合状態を検出している。このため、送信回路１０１または受信回路１０２とアンテナ１０６との間の伝送路に対する影響が殆どなくなる。
【００２３】
次に、実施形態に係る整合状態検出回路１０４について説明する。前述したように、本実施形態では、整合状態検出回路１０４として、伝送線路１２１の両端の電圧を検出し、伝送線路１２１の一端の電圧と、両端の差電圧とに基づいて、整合状態を検出するものが用いられている。先ず、このように、伝送線路の一端の電圧と、両端の差電圧とに基づいて、整合状態を検出できることについて説明する。
【００２４】
図２（ａ）に示すように、直列に直列分布インピーダンスＺ、並列に並列分布アドミタンスＹが挿入される一般的な分布定数の伝送線路を想定する。このような伝送線路において、微小な距離における電圧Ｖ及び電流Ｉの変化を示す分布定数の基本式は、周知のように、
【００２５】
【数１】
2014232943.tif 000003
【００２６】
となる。ここで、Ｚ及びＹは、以下のように表現できる。
【００２７】
【数２】
2014232943.tif 000004
【００２８】
なお、ここで、Ｒは単位長さ当たりの直列抵抗、Ｇは単位長さ当たりの並列コンダクタンス、Ｌは単位長さ当りの直列インダクタンス、Ｃは単位長さ当りの並列キャパシタンスである。
【００２９】
（１）式の両辺をｘで再度微分して、（２）式に代入すると、
【００３０】
【数３】
2014232943.tif 000005
【００３１】
となる。ここで、
【００３２】
【数４】
2014232943.tif 000006
【００３３】
である。伝搬定数γは、
【００３４】
【数５】
2014232943.tif 000007
【００３５】
となり、以下のように示すことができる。
【００３６】
【数６】
2014232943.tif 000008
【００３７】
ここで、αは減衰定数、βは位相定数である。
【００３８】
（３）式の一般解は、以下のようになる。
【００３９】
【数７】
2014232943.tif 000009
【００４０】
（４）式の第１項が進行波、第２項が反射波である。
【００４１】
また、（４）式のＶをｘで微分して、（１）式に代入すると、以下のようになる。
【００４２】
【数８】
2014232943.tif 000010
【００４３】
また、特性インピーダンスＺ０は、以下のように示される。
【００４４】
【数９】
2014232943.tif 000011
【００４５】
以上により、伝送線路における距離ｘの電圧及び電流は、（４）式及び（５）式から、以下のようになる。
【００４６】
【数１０】
2014232943.tif 000012
【００４７】
また、上式を双曲線関数で表現すると、以下のようになる。
【００４８】
【数１１】
2014232943.tif 000013
【００４９】
図２（ａ）から、上記のように一般式を導いたが、実際は損失を無視できる場合多く、その場合は、図２（ｂ）のような、分布直列インダクタンスＬと分布並列キャパシタンスＣだけとみなせる。その場合は、簡略化され、
【数１２】
2014232943.tif 000014
【数１３】
2014232943.tif 000015
となる。そうすると式(8),(9)は、三角関数で以下のように表現できる。
【００５０】
【数１４】
2014232943.tif 000016
【００５１】
次に、図３に示すように、特性インピーダンスがＺ０で、電気長Ｄの無損失伝送線路における両端の電圧について考察する。図３では、実際の長さではなく電気的長さ、即ち電気長で位置x を表している。
【００５２】
図３において、紙面左端を電気長（ｘ＝０）とし、右端を電気長（ｘ＝Ｄ）とし、左側から右側に入射波があり、右側から左側に反射波があるとする。ここで、（ｘ＝０）での入射波の電圧を
Ａ＝Ａ０      （１２）
とすると、（ｘ＝Ｄ）での入射波の電圧は、
Ａ０・ｅｘｐ(−ｊβＤ）      （１３）
となる。
【００５３】
また、（ｘ＝０）での反射波の電圧を
Ｂ＝Ｂ０
とすると、（ｘ＝Ｄ）での反射波の電圧は、
Ｂ０・ｅｘｐ(ｊβＤ）
となる。
【００５４】
ここで、βは、
β＝２π／（ｃ／ｆ）          （１４）
ｃ：光速（３．０×１０８ｍ／ｓ）
ｆ：信号の周波数
ω＝２πｆ：信号の角周波数
である。
【００５５】
次に、（ｘ＝０）での電圧Ｖ（０）を（Ｖ（０）＝Ｖａ）、電流Ｉ（０）を（Ｉ（０）＝Ｉａ）とすると、（１０）式より、
【００５６】
【数１５】
2014232943.tif 000017
【００５７】
となる。ここで、ｃｏｓ（β０）＝１、ｓｉｎ（β０）＝０であるから、
Ｖ（０）＝Ｖａ＝ａ          （１５）
となる。
【００５８】
また、（ｘ＝０）での電流Ｉ（０）は、（１１）式より、
【００５９】
【数１６】
2014232943.tif 000018
【００６０】
となる。ここで、ｃｏｓ（β０）＝１、ｓｉｎ（β０）＝０であるから、以下のようになる。
【００６１】
【数１７】
2014232943.tif 000019
【００６２】
（ｘ＝Ｄ）での電圧Ｖ（Ｄ）は、（１０）式より、以下のようになる。
【００６３】
【数１８】
2014232943.tif 000020
【００６４】
（１７）式から（１５）式を減算して、伝送線路の両端電圧の差電圧ΔＶを求めると、以下のようになる。
【００６５】
【数１９】
2014232943.tif 000021
【００６６】
ここで、（１５）式より、Ｖａ＝ａである。また、（１６）式より、
ｂ＝−Ｚ０・Ｉａである。よって、伝送線路の両端電圧の差電圧ΔＶは、以下のようになる。
【００６７】
【数２０】
2014232943.tif 000022
【００６８】
ここで、｜βＤ｜＜＜１とすると、ｃｏｓ（βＤ）≒１、ｓｉｎ（βＤ）≒βＤとなるので、（１８）式は、
ΔＶ≒ｊ・Ｚ０・Ｉａ・βＤ      （１９）
となる。
【００６９】
また、（１６）式より、（ｂ＝−Ｚ０・Ｉａ）であるから、（１９）式は、
ΔＶ≒ｊ・ｂ・βＤ      （２０）
となる。上式より、
ｂ≒−ｊΔＶ／（βＤ）      （２１）
となる。
【００７０】
以上より、ΔＶ／Ｖ（０）を求めると
ΔＶ／Ｖ（０）≒ｊｂβＤ／ａ
ｂ／ａ≒−ｊ｛ΔＶ／Ｖ（０）｝（βＤ）      （２２）
となる。
電圧反射率を、ρ≡Ｂ／Ａ（Ａが進行波、Ｂが反射波）とすれば
ρ＝Ｂ／Ａ
＝（ｂ−ａ）／（ａ＋ｂ）
＝｛（ｂ／ａ）−１｝／｛（ｂ／ａ）＋１｝      （２３）
となる。ｂ／ａが求まれば、電圧反射率ρが計算できることになる。
【００７１】
（２２）、（２３）式に示すように、電圧反射率ρは、伝送線路の両端電圧の差電圧ΔＶと、伝送線路の一端の電圧Ｖａと、伝送線路の長さＤと、位相定数βとから求めることができる。本実施形態における整合状態検出回路１０４は、以上のような原理に基づいて整合状態を検出している。なお、詳細は後述するが、本実施形態では、ｂ／ａを求めるに当り、ｂ／ａの絶対値と位相を別々に求めることとする。
【００７２】
図４は、整合状態検出回路１０４の構成を示すものである。図４に示すように、整合状態検出回路１０４は、伝送線路１２１と、第１検出回路１２２および第２検出回路１２３と、割算回路１２４と、演算回路１２９と、第１抵抗１２５および第２抵抗１２６と、第３抵抗１２７および第４抵抗１２８とを備えている。伝送線路１２１としては、マイクロストリップラインが用いられる。マイクロストリップラインは、絶縁基板の裏面の一面に接地導電体を有し、基板の表面に導電ラインを形成したものである。このようなマイクロストリップラインの伝送線路１２１は、図２及び図３に示した分布定数の伝送線路を構成する。請求項にいう「生成信号出力手段」は、割算回路１２４および演算回路１２９により構成されている。
【００７３】
第１抵抗１２５および第２抵抗１２６は、伝送線路１２１の一端と交流的な接地間に縦続接続される。第２抵抗１２６としては、伝送線路１２１を流れる信号に影響を与えないように、高抵抗値のものが用いられる。第２抵抗１２６の抵抗値は、例えば伝送線路１２１の特性インピーダンスの１０倍以上としている。
【００７４】
同様に、第３抵抗１２７および第４抵抗１２８は、伝送線路１２１の他端と交流的な接地間に縦続接続される。第４抵抗１２８としては、伝送線路１２１を流れる信号に影響を与えないように、高抵抗値のものが用いられる。第４抵抗１２８の抵抗値は、例えば伝送線路１２１の特性インピーダンスの１０倍以上、好ましくは特性インピーダンスの２０倍以上としている。一例として、特性インピーダンスが５０Ωなら、第４抵抗１２８の抵抗値は、１ｋΩである。
【００７５】
なお、この実施形態では、伝送線路１２１の一端の電圧及び両端の差電圧の計測値の演算処理が容易となるように、第１抵抗１２５および第２抵抗１２６の抵抗値と、第３抵抗１２７および第４抵抗１２８の抵抗値とは、それぞれ同一の値に設定される。また、第１抵抗１２５および第２抵抗１２６の抵抗比と、第３抵抗１２７および第４抵抗１２８の抵抗比も、同一にしておくことが好ましい。
【００７６】
第１検出回路１２２は、第１抵抗１２５と第２抵抗１２６との接続点Ｃと、接地との間の電圧を検出し、この検出値を平滑化する。これにより、伝送線路１２１の一端（ｘ＝０の点）の電圧Ｖａに対応する計測値を取得することができる。すなわち、伝送線路１２１の一端の電圧Ｖａは、第１抵抗１２５および第２抵抗１２６により抵抗分割されて、第１抵抗１２５と第２抵抗１２６の接続点Ｃから出力される。
【００７７】
第１検出回路１２２は、この第１抵抗１２５と第２抵抗１２６との接続点Ｃから出力される電圧を直流化して、計測値ｋ｜Ｖａ｜を出力する。これにより、伝送線路１２１の一端の電圧Ｖａに対応する計測値を取得することができる。なお、ここで、ｋは、第１抵抗１２５と第２抵抗１２６との抵抗分割に基づく値である。ここで、第１抵抗１２５の抵抗値をＲ１、第２抵抗１２６の抵抗値をＲ２とすると、（ｋ＝Ｒ１／（Ｒ１＋Ｒ２））となる。
【００７８】
第２検出回路１２３は、第１抵抗１２５と第２抵抗１２６との接続点Ｃと、第３抵抗１２７と第４抵抗１２８との接続点Ｄとの間の電圧を検出し、この検出値を平滑化する。これにより、伝送線路１２１の両端の差電圧ΔＶに対応する計測値を取得することができる。すなわち、伝送線路１２１の一端（ｘ＝０の点）の電圧Ｖａは、第１抵抗１２５および第２抵抗１２６により抵抗分割されて、第１抵抗１２５と第２抵抗１２６との接続点Ｃから出力される。また、伝送線路１２１の他端（ｘ＝Ｄの点）の電圧Ｖｂは、第３抵抗１２７および第４抵抗１２８により抵抗分割されて、第３抵抗１２７と第４抵抗１２８との接続点Ｄから出力される。
【００７９】
第２検出回路１２３は、第１抵抗１２５と第２抵抗１２６との接続点Ｃから出力される電圧と、第３抵抗１２７と第４抵抗１２８との接続点Ｄから出力される電圧との差電圧を直流化して、計測値ｋ｜ΔＶ｜を出力する。これにより、伝送線路１２１の両端の差電圧ΔＶに対応する計測値を取得することができる。なお、ここで、ｋは、第１抵抗１２５と第２抵抗１２６、および第３抵抗１２７と第４抵抗１２８の抵抗分割に基づく値である。
【００８０】
また、第２検出回路１２３は、接続点Ｃと接続点Ｄとの間の電圧の位相が接続点Ｃの電圧の位相を基準とした時にどのくらいズレているかを示す位相差φ（位相情報）を検出する。
【００８１】
割算回路１２４および演算回路１２９は、第１検出回路１２２から出力される計測値ｋ｜Ｖａ｜と、第２検出回路１２３から出力される計測値ｋ｜ΔＶ｜および位相差φとから、インピーダンスの整合状態を示す信号を演算により生成する。上記したように、本実施形態では、ｂ／ａの絶対値と位相とを別々に求め、当該絶対値および位相からｂ／ａを求める。
【００８２】
すなわち、（２２）式より、ｂ／ａの絶対値は、
｜ｂ／ａ｜＝|ΔＶ／Ｖａ|／βＤ
として求められる。
【００８３】
ここで、βＤは、定数である。よって、|ΔＶ／Ｖa|を求めれば、｜ｂ／ａ｜を求めることができる。
【００８４】
すなわち、割算回路１２４により、第２検出回路１２３から出力される計測値ｋ｜ΔＶ｜を、第１検出回路１２２から出力される計測値ｋ｜Ｖａ｜で除算すれば、
ｋ｜ΔＶ｜／ｋ｜Ｖａ｜＝｜ΔＶ／Ｖａ｜      （２３）
となる。このようにして求めた｜ΔＶ／Ｖａ｜から｜ｂ／ａ｜を求める。
【００８５】
このようにして求めた｜ｂ／ａ｜と、第２検出回路１２３で求めた位相差φを用いれば、
ｂ／ａ＝｜ｂ／ａ｜ｅｘｐ（ｊφ）となり、複素数ｂ／ａが計算できる。
ｂ／ａが求まれば、電圧反射係数ρは、（２３）式
ρ＝｛（ｂ／ａ）−１｝／｛（ｂ／ａ）＋１｝から計算できる。
【００８６】
このように、演算回路１２９では、｜ΔＶ／Ｖａ｜と、位相差φとを用いて電圧反射率ρを計算している。そして、演算回路１２９は、算出した電圧反射率ρを示す信号（生成信号）をパラメータ制御部１０７に出力する。これに対し、パラメータ制御部１０７は、演算回路１２９からの電圧反射率ρに基づき、電圧反射率ρの絶対値を「０（ゼロ）」に近づけるように、整合回路１０５の第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂのキャパシタンスを制御する。
【００８７】
なお、パラメータ制御部１０７は、演算回路１２９により求められた値が「０」になるように、第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂのキャパシタンスを逐次制御するようにしてもよいし、演算回路１２９により求められた値とキャパシタンスとの関係を示すテーブルを用意しておき、演算回路１２９により求められた値と対応するキャパシタンスをテーブルから求めて、第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂのキャパシタンスを設定するようにしてもよい。
【００８８】
さらに、割算回路１２４は、第１検出回路１２２から出力される計測値ｋ｜Ｖａ｜と、第２検出回路１２３から出力される計測値ｋ｜ΔＶ｜とをアナログ演算器により除算する構成としてもよいし、第１検出回路１２２から出力される計測値ｋ｜Ｖａ｜と、第２検出回路１２３から出力される計測値ｋ｜ΔＶ｜とをディジタル化して、ディジタル演算により、計測値ｋ｜ΔＶ｜を計測値ｋ｜Ｖａ｜で除算する構成としてもよい。
【００８９】
また、上述の例では、伝送線路１２１を流れる信号に影響を与えないように、第１抵抗１２５および第２抵抗１２６、並びに第３抵抗１２７および第４抵抗１２８で抵抗分割して、伝送線路１２１の両端電圧を計測しているが、第１検出回路１２２および第２検出回路１２３として、入力インピーダンスが高いものを用いれば、伝送線路１２１の両端電圧を直接計測することも可能である。
【００９０】
またさらに、割算回路１２４および演算回路１２９は、第２検出回路１２３から出力される計測値ｋ｜ΔＶ｜を、第１検出回路１２２から出力される計測値ｋ｜Ｖａ｜を除算し、さらに、この値をβＤで除算して、（２２）式により、｜ｂ／ａ｜を求めるようにしてもよい。
【００９１】
また、上述の例では、伝送線路１２１としてマイクロストリップラインを用いたが、図２及び図３に示した分布定数を実現する伝送線路であれば、どのような伝送線路を用いてもよい。
【００９２】
また、上述の例では、伝送線路１２１の一端の電圧Ｖａと、両端の差電圧Δを用いてインピーダンスの整合状態を示す信号を検出しているが、距離（ｘ＝０）での伝送線路１２１の電圧と、距離（ｘ＝Ｄ）での電圧と距離（ｘ＝０）での電圧との差電圧が検出できれば、どの位置で、電圧を検出してもよい。
【００９３】
次に、整合回路１０５について説明する。前述したように、本実施形態では、整合回路１０５の第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂをＭＥＭＳの構造により実装されている。図５乃至図９は、ＭＥＭＳにより実現できる可変容量コンデンサ１の一例を示すものである。
【００９４】
図５乃至図９に示すように、可変容量コンデンサ１は、シリコン基板２と、シリコン基板２上に設けられた可変容量素子３と、シリコン基板２上に設けられ、可変容量素子３の両側に連なる一対の静電アクチュエータ４とを備えている。この可変容量コンデンサ１においては、可変容量素子３にＲＦ（Radio Frequency）電圧が印加された状態で、静電アクチュエータ４を駆動源として可変容量素子３を駆動してキャパシタンスを可変する、いわゆるホットスイッチングが行われる。
なお、シリコン基板２の表面において、可変容量素子３に対して一対の静電アクチュエータ４が連なる方向（図６の左右方向）を左右方向とし、それに直交する方向（図６の上下方向）を前後方向とする。また、シリコン基板２の厚さ方向（図６の紙面に直交する方向）を上下方向とする。
【００９５】
シリコン基板２の表面には、例えばＳｉＯ２（シリコン酸化膜）から成る絶縁層５が形成されており、この絶縁層５上に、可変容量素子３および一対の静電アクチュエータ４が設けられている。
【００９６】
可変容量素子３は、シリコン基板２上に設けられた固定容量電極１１と、固定容量電極１１の上方に設けられ、これに対向（対面）する可動容量電極１２と、固定容量電極１１の表面を覆う絶縁膜１３とを備えており、可動容量電極１２が静電アクチュエータ４により上下に駆動するようになっている。固定容量電極１１および可動容量電極１２は、Ａｌ（アルミニウム）などの導電体で構成され、絶縁膜１３は、例えばＳｉＯ２で構成されている。また、固定容量電極１１がグランド電極に電気的に接続されると共に、可動容量電極１２が取出し部１４を介してシグナル電極に接続されており、固定容量電極１１と可動容量電極１２との間に所定のＲＦ電圧が印加され、ＲＦ電圧に起因した静電引力が生じる。
【００９７】
そして、可変容量素子３は、可動容量電極１２が静電アクチュエータ４により上下に駆動し、固定容量電極１１と可動容量電極１２との距離が変化することで、キャパシタンスが可変するようになっている。
【００９８】
静電アクチュエータ４は、可変間隔型のものであり、シリコン基板２上に設けた固定駆動電極２１と、固定駆動電極２１の上方に設けられた可動部２２と、シリコン基板２上に立設され、可動部２２を支持する電極支持部２３とを備えている。
【００９９】
固定駆動電極２１は、Ａｌなどの導電体で構成されている。固定駆動電極２１は、第１印加電源Ｗ１に接続されており、固定駆動電極２１に所要のプルイン動作電圧が印加される。なお、プルイン動作電圧とは、固定駆動電極２１と可動部２２の第１可動梁３１（後述する）との間の静電気力（静電引力）により、第１可動梁３１が固定駆動電極２１と接触する状態（プルイン状態）が生じる電圧（いわゆるプルイン電圧）以上の電圧である。また、固定駆動電極２１は、例えばＳｉＯ２から成る絶縁膜２４で覆われており、可動部２２の第１可動梁３１は、絶縁膜２４と接触するまで下方に引き寄せられる。
【０１００】
可動部２２は、固定駆動電極２１側（下側）から順に、第１可動梁３１および第２可動梁３２を有している。第１可動梁３１および第２可動梁３２は、絶縁体で構成された連結部３４を介して、相互に折り返し構造を為して連なっている。すなわち、第１可動梁３１と第２可動梁３２とは、左右方向における外側（可変容量素子３側とは反対側）の端部において、連結部３４を介して互いに連結（接続）されている。
【０１０１】
第１可動梁３１は、その内側の略半部（先端部）において、固定駆動電極２１と対向すると共に、その外側略半部（基端部）が前後に余地を残して矩形状にくり抜いたように形成されている。また、可動部２２は、第２可動梁３２の内側端部に形成された前後一対の被支持部３５により、電極支持部２３に支持されている。そして、可動部２２は、被支持部３５により電極支持部２３に支持された状態で、第１可動梁３１および第２可動梁３２が、蛇腹状（べローズ状）に伸縮可能となっている。
【０１０２】
すなわち、可動部２２は、第１可動梁３１と固定駆動電極２１とが離間した定常状態において、第１可動梁３１と固定駆動電極２１との間に静電気力が生ずると、第１可動梁３１および第２可動梁３２が蛇腹状に伸び、第１可動梁３１が固定駆動電極２１に近づく（近接動作）。このとき、第１可動梁３１は、固定駆動電極２１との間の静電気力により、第２可動梁３２に連結された連結部３４を中心に下方に回動するようにして弾性変形しながら固定駆動電極２１に近づき、内側略半部が絶縁膜２４と接触する。また、第２可動梁３２も、電極支持部２３に支持された被支持部３５を中心に下方に回動するようにして弾性変形する。つまり、第１可動梁３１および第２可動梁３２は、連結部３４を中心に横「Ｖ」字状に拡開するようにして弾性変形する。
【０１０３】
また、可動部２２は、蛇腹状に伸びて第１可動梁３１が固定駆動電極２１に近づいた状態で、第１可動梁３１と第２可動梁３２との間に静電気力が生じると、その静電気力と、弾性変形した第１可動梁３１および第２可動梁３２のバネ力（復元力）とにより、第１可動梁３１および第２可動梁３２が蛇腹状に縮み、第１可動梁３１が固定駆動電極２１から離れる（離間動作）。このとき、第１可動梁３１および第２可動梁３２は、連結部３４側からファスナー状（ジッパー状）に閉じるようにして、弾性変形した状態から復元する。
【０１０４】
以上のようにして、第１可動梁３１は、固定駆動電極２１に対して離接する。また、第１可動梁３１は、その内側（可変容量素子３側）で、絶縁体で構成された接続部３６を介して、可変容量素子３の可動容量電極１２と接続している。これにより、第１可動梁３１が固定駆動電極２１に対して離接することに伴って、可動容量電極１２が上下に駆動する。
【０１０５】
第１可動梁３１は、主体を為す第１絶縁体部３１ａと、第１絶縁体部３１ａの固定駆動電極２１側の面（下面）に形成された第１下側導電体層３１ｂおよび固定駆動電極２１とは反対側の面（上面）に形成された第１上側導電体層３１ｃとを有している。第１絶縁体部３１ａは、ＳｉＯ２（酸化シリコン）などの絶縁体から構成されている。また、第１下側導電体層３１ｂおよび第１上側導電体層３１ｃは、Ａｌなどの導電体から構成されており、基準電位点ＧＮＤに接続され、常に基準電位（グランド電位）を有している。
【０１０６】
第２可動梁３２は、第１可動梁３１と同様に構成され、主体を為す第２絶縁体部３２ａと、第２絶縁体部３２ａの下面に形成された第２下側導電体層３２ｂおよび上面に形成された第２上側導電体層３２ｃとを有している。第２下側導電体層３２ｂおよび第２上側導電体層３２ｃは、取出し部３７を介して、第２印加電源Ｗ２に接続されており、第２下側導電体層３２ｂおよび第２上側導電体層３２ｃに所要のプルアウト動作電圧が印加される。なお、プルアウト動作電圧とは、第１可動梁３１と第２可動梁３２との間の静電気力により、第１可動梁３１が固定駆動電極２１から離間する状態（プルアウト状態）が生じる電圧以上の電圧である。
【０１０７】
電極支持部２３は、第２可動梁３２の前後一対の被支持部３５を支持する前後一対の第１アンカー部４６および第２アンカー部４７を有している。一対の静電アクチュエータ４において、前方（図６の下方）の第１アンカー部４６同士は、一体に形成されており、後方（図６の上方）の第２アンカー部４７同士は、可動容量電極１２の取出し部１４を避けるように離間して別体で形成されている。
【０１０８】
図９を参照しつつ、静電アクチュエータ４における、固定駆動電極２１や第２可動梁３２へのプルイン動作電圧やプルアウト動作電圧の印加による、可動部２２の近接動作および離間動作について説明する。なお、上述したように、第１可動梁３１（第１下側導電体層３１ｂおよび第１上側導電体層３１ｃ）には、常に基準電圧が印加されている。
【０１０９】
図９（ａ）に示すように、定常状態において、固定駆動電極２１には、基準電圧が印加され、固定駆動電極２１と第１可動梁３１とは同一の電位を有している。同様に、第２可動梁３２（第２下側導電体層３２ｂおよび第２上側導電体層３２ｃ）には、基準電圧が印加され、第１可動梁３１と第２可動梁３２とは同一の電位を有している。
【０１１０】
図９（ｂ）に示すように、定常状態において、第１印加電源Ｗ１を制御して固定駆動電極２１にプルイン動作電圧が印加されると、固定駆動電極２１と第１可動梁３１との間に電圧差が生じ、その電圧差で固定駆動電極２１と第１可動梁３１との間に静電気力が生じる。このとき、第１可動梁３１と第２可動梁３２とは同電位のままであり、第１可動梁３１と第２可動梁３２との間に静電気力は生じていない。そして、固定駆動電極２１と第１可動梁３１との間に生じた静電気力により、第１可動梁３１および第２可動梁３２が、それぞれのバネ力に抗して蛇腹状に伸び、第１可動梁３１が固定駆動電極２１に近づく（近接動作）。
【０１１１】
図９（ｃ）に示すように、近接動作の後、第１可動梁３１が絶縁膜２４に接触したプルイン状態となる。プルイン状態でも、引き続き、固定駆動電極２１にはプルイン動作電圧が印加され、第１可動梁３１および第２可動梁３２は基準電位を有している。なお、プルイン状態を維持するのに必要なプルイン維持電圧は、プルイン状態にするプルイン電圧よりも低いため、プルイン状態では、固定駆動電極２１に、プルイン動作電圧よりも低い電圧（ただしプルイン維持電圧以上の電圧）を印加する構成であっても良い。
【０１１２】
図９（ｄ）に示すように、プルイン状態において、第１印加電源Ｗ１を制御して固定駆動電極２１に基準電圧が印加されると、固定駆動電極２１と第１可動梁３１とは同電位となり、固定駆動電極２１と第１可動梁３１との間の静電気力が解除される。これと共に、第２印加電源Ｗ２を制御して第２可動梁３２にプルアウト動作電圧が印加されると、第１可動梁３１と第２可動梁３２との間に電圧差が生じ、その電圧差で第１可動梁３１と第２可動梁３２との間に静電気力が生じる。
【０１１３】
そして、第１可動梁３１と第２可動梁３２との間に生じた静電気力と、第１可動梁３１および第２可動梁３２のバネ力とにより、第１可動梁３１が固定駆動電極２１から離れ（離間動作）、プルイン状態から定常状態へと戻る。
【０１１４】
以上のように、図５乃至図９に示した可変容量コンデンサ１は、静電アクチュエータ４を駆動源として可変容量素子３を駆動してキャパシタンスを可変することができる。このような可変容量コンデンサ１を、図１に示した整合回路１０５を構成する第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂとして実装することで、整合状態検出回路１０４の検出出力に基づいて、送信回路１０１および受信回路１０２と、アンテナ１０６との間のインピーダンス調整を行うことができる。
【０１１５】
上述の可変容量コンデンサ１は、ＭＥＭＳデバイスであり、半導体集積回路作製技術を用いて、シリコン基板などの半導体基板上に、電子回路および機械構造を作り込むことができる。また、図１に示した整合状態検出回路１０４を構成する伝送線路１２１はマイクロストリップラインであり、マイクロストリップラインは、絶縁基板の裏面の一面に接地導電体を有し、基板の表面に導電ラインを形成して構成される。したがって、整合状態検出回路１０４を構成する伝送線路１２１と、整合回路１０５を構成する第１可変容量コンデンサ１３２ａおよび第２可変容量コンデンサ１３２ｂは、同一基板上に作り込むことができる。
【０１１６】
図１０は、整合状態検出回路１０４を構成する伝送線路１２１と、整合回路１０５を構成する第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂを、同一基板上に作り込むときの構成を示すものである。なお、第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂは、前述した可変容量コンデンサ１と同様に構成されており、対応する部分には、同一符号が付されている。
【０１１７】
図１０において、第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂは、シリコン基板２上に、例えばＳｉＯ２（シリコン酸化膜）から成る絶縁層５が形成されている。また、可動部２２は、第１可動梁３１および第２可動梁３２を有している。第１可動梁３１は、第１絶縁体部３１ａと、第１下側導電体層３１ｂおよび第１上側導電体層３１ｃとを有している。第１絶縁体部３１ａは、ＳｉＯ２（酸化シリコン）などの絶縁体から構成されている。第１下側導電体層３１ｂおよび第１上側導電体層３１ｃは、Ａｌなどの導電体から構成され、基準電位点ＧＮＤに接続されている。第２可動梁３２は、第２絶縁体部３２ａと、第２下側導電体層３２ｂおよび第２上側導電体層３２ｃとを有している。第２絶縁体部３２ａは、ＳｉＯ２（酸化シリコン）などの絶縁体から構成されている。第２下側導電体層３２ｂおよび第２上側導電体層３２ｃは、Ａｌなどの導電体から構成されている。
【０１１８】
図１０に示すように、このような構成の第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂと、マイクロストリップラインからなる伝送線路１２１とを一体的に形成する場合、シリコン基板２０２上に絶縁層２０５が形成され、その上側に、絶縁層２０６ａ、接地導電体２０６ｂ、導電ライン２０６ｃからなるマイクロストリップライン２０６が形成される。
【０１１９】
シリコン基板２０２は、第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂのシリコン基板２と一体に形成することができ、また、絶縁層２０５は、第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂの絶縁層５と一体に形成ことができる。
【０１２０】
絶縁層２０６ａは、絶縁層３１ａ、絶縁連結層３４および絶縁層３２ａに対応する３層の絶縁層を積層して構成されており、絶縁層３１ａ、絶縁連結層３４および絶縁層３２ａと一体に形成することができる。接地導電体２０６ｂは、マイクロストリップライン２０６の裏側の導電層となる。この接地導電体２０６ｂは、第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂの第１下側導電体層３１ｂと一体に形成することができる。また、この接地導電体２０６ｂは、第１下側導電体層３１ｂと同様に、基準電位点ＧＮＤに接続される。導電ライン２０６ｃは、マイクロストリップラインの線状の導電層となる。この導電ライン２０６ｃは、第２上側導電体層３２ｃと一体に形成することができる。
【０１２１】
このように、整合状態検出回路１０４を構成する伝送線路１２１と、整合回路１０５を構成する第１可変容量コンデンサ１３２ａまたは第２可変容量コンデンサ１３２ｂとは、同一基板上に一体に作り込むことができる。このため、機器の小型、軽量化が図れ、また、生産性を向上させることができる。
【０１２２】
なお、整合状態検出回路１０４を構成する伝送線路１２１と整合回路１０５を構成する第１・第２可変容量コンデンサ１３２ａ、１３２ｂとを同一基板上に一体に作り込む場合、図１１（ａ）に示すように、伝送線路１２１の一端と第１・第２可変容量コンデンサ１３２ａ、１３２ｂの一端とを基板内部で接続するようにしてもよいし、図１１（ｂ）に示すように、伝送線路１２１と第１・第２可変容量コンデンサ１３２ａ、１３２ｂとを独立に構成してもよい。
【０１２３】
また、図１２（ａ）に示すように、整合回路１０５中に直列に配置される第１可変容量コンデンサ１３２ａと伝送線路１２１とを同一基板上に一体に作り込むようにしてもよいし、図１２（ｂ）に示すように、整合回路１０５中に並列に配置される第２可変容量コンデンサ１３２ｂと伝送線路１２１とを同一基板上に一体に作り込むようにしてもよい。また、１つの基板上に、複数の第１・第２可変容量コンデンサ１３２ａ、１３２ｂを形成することができ、整合回路１０５中に直列及び並列に配置される複数の第１・第２可変容量コンデンサ１３２ａ、１３２ｂと伝送線路１２１とを同一基板上に一体に作り込むようにしてもよい。
【０１２４】
なお、本実施形態においては、伝送線路１２１としてマイクロストリップラインを用いる構成であったが、伝送線路１２１として、同軸ケーブルを用いる構成であっても良いし、伝送線路１２１として、ストリップラインを用いる構成であっても良い。ひいては、伝送線路１２１として、コプレーナーラインを用いる構成であっても良い。
【０１２５】
また、上述の整合状態検出回路１０４では、伝送線路１２１の一端の電圧と、伝送線路１２１の両端の差電圧とに基づいて、インピーダンス整合状態を検出しているが、伝送線路１２１の代わりに、伝送線路と同様の集中定数の回路を設けるようにしてもよい。伝送線路と同様の集中定数の回路としては、図１３（ａ）に示すような、コイル３０１とコンデンサ３０２ａ及び３０２ｂからなるπ型回路や、図１３（ｂ）に示すような、コンデンサ３１１と、コイル３１２ａ及びコイル３１２ｂからなるＴ型回路を用いることができる。すなわち、請求項にいう「伝送線路」は、等価的に伝送線路となるものも含んでいる。
【０１２６】
本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【０１２７】
１００：送受信装置  １０１：送信回路  １０２：受信回路  １０４：整合状態検出回路  １０５：整合回路  １０６：アンテナ  １０７：パラメータ制御部  １２１：伝送線路  １２２：第１検出回路  １２３：第２検出回路  １２４：割算回路  １２９：演算回路  １３２ａ：第１可変容量コンデンサ  １３２ｂ：第２可変容量コンデンサ
【図１】
2014232943.tif 000023
【図２】
2014232943.tif 000024
【図３】
2014232943.tif 000025
【図４】
2014232943.tif 000026
【図５】
2014232943.tif 000027
【図６】
2014232943.tif 000028
【図７】
2014232943.tif 000029
【図８】
2014232943.tif 000030
【図９】
2014232943.tif 000031
【図１０】
2014232943.tif 000032
【図１１】
2014232943.tif 000033
【図１２】
2014232943.tif 000034
【図１３】
2014232943.tif 000035