(57)【要約】【課題】エピタキシャル成長により得られたＩＩＩ族窒化物半導体層と支持基板とが均一に貼り合わされた複合積層基板、および該複合積層基板を製造してＩＩＩ族窒化物半導体デバイスを容易に製造可能とするＩＩＩ族窒化物半導体デバイスの製造方法を提供する。【解決手段】主表面を含み、主表面の外周部に凹部５１が形成された支持基板５０と、支持基板５０において、凹部５１に囲まれた主表面の中央部分５２に接続されたＩＩＩ族窒化物半導体層４０とを備え、支持基板５０の中央部分５２の幅Ｗ、ＩＩＩ族窒化物半導体層の幅より小さい。【選択図】図８
2014175335.tif 000002
【特許請求の範囲】
【請求項１】
主表面を含み、前記主表面の外周部に凹部が形成された支持基板と、
前記支持基板において、前記凹部に囲まれた前記主表面の中央部分に接続されたＩＩＩ族窒化物半導体層とを備え、
前記支持基板の前記中央部分の幅は、前記ＩＩＩ族窒化物半導体層の幅より小さい、複合積層基板。
【請求項２】
支持基板と、
前記支持基板の主表面に接続されたＩＩＩ族窒化物半導体層とを備え、
前記支持基板の幅は、前記ＩＩＩ族窒化物半導体層の幅よりも小さい、複合積層基板。
【請求項３】
前記ＩＩＩ族窒化物半導体層は、前記支持基板と接続された表面の外周部に形成された突起状部を含む、請求項１または２に記載の複合積層基板。
【請求項４】
支持基板と、
前記支持基板の主表面に接続されたＩＩＩ族窒化物半導体層とを備え、
前記支持基板の幅は、前記ＩＩＩ族窒化物半導体層の幅よりも大きく、
前記ＩＩＩ族窒化物半導体層の端面には加工変質層が形成されている、複合積層基板。
【請求項５】
下地基板上にＩＩＩ族窒化物半導体層が積層している、積層基板を準備する工程と、
前記ＩＩＩ族窒化物半導体層と支持基板とを貼り合わせる工程と、
前記下地基板を除去し、前記ＩＩＩ族窒化物半導体層をデバイス化およびチップ化する工程とを備え、
前記貼り合わせる工程において、前記支持基板は主表面を含み、前記主表面の外周部には凹部が形成されており、前記支持基板において、前記凹部に囲まれた前記主表面の中央部分と前記ＩＩＩ族窒化物半導体層とを貼り合わせる、ＩＩＩ族窒化物半導体デバイスの製造方法。
【請求項６】
下地基板上にＩＩＩ族窒化物半導体層が積層している、積層基板を準備する工程と、
前記ＩＩＩ族窒化物半導体層と支持基板とを貼り合わせる工程と、
前記下地基板を除去し、前記ＩＩＩ族窒化物半導体層をデバイス化およびチップ化する工程とを備え、
前記貼り合わせる工程では、前記ＩＩＩ族窒化物半導体層よりも外径の小さい前記支持基板を前記ＩＩＩ族窒化物半導体層に貼り合わせる、ＩＩＩ族窒化物半導体デバイスの製造方法。
【請求項７】
下地基板上にＩＩＩ族窒化物半導体層が積層している、積層基板を準備する工程と、
前記ＩＩＩ族窒化物半導体層と支持基板とを貼り合わせる工程と、
前記下地基板を除去し、前記ＩＩＩ族窒化物半導体層をデバイス化およびチップ化する工程とを備え、
前記貼り合わせる工程では、前記ＩＩＩ族窒化物半導体層と前記支持基板との貼り合わせに先立ち、前記ＩＩＩ族窒化物半導体層の外周部と前記下地基板の外周部の一部とを除去する工程を含む、ＩＩＩ族窒化物半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合積層基板およびＩＩＩ族窒化物半導体デバイスの製造方法に関する。特に、下地基板上でエピタキシャル成長されたＩＩＩ族窒化物半導体層の成長面に支持基板を貼り合わせた後、下地基板を除去して得られる複合積層基板と、当該複合積層基板を用いたＩＩＩ族窒化物半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体を用いた半導体デバイスは種々の方法で形成されている。一つの方法は、ＩＩＩ族窒化物半導体基板上に、少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる方法である。しかし、かかる方法は、ＩＩＩ族窒化物半導体基板が高価であるため、得られる半導体デバイスを安価に提供することは難しい。
【０００３】
このため、ＩＩＩ族窒化物半導体とは化学組成が異なる下地基板上にＩＩＩ族窒化物半導体層を積層させ、当該ＩＩＩ族窒化物半導体層を支持基板と貼り合わせてから、下地基板のＩＩＩ族窒化物半導体層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させる方法が好適に用いられている。
【０００４】
例えば、特表２００１−５０１７７８号公報（特許文献１）および O. B.Shchekin, et al., “High performance thin-film flip-chip InGaN-GaN light-emitting diodes,”APPLIED PHYSICS LETTERS,vol. 89,pp. 071109‐1‐071109‐3,2006（非特許文献１）は、ＧａＮ系半導体デバイスの一般的な製造方法として、下地基板であるサファイア基板上にＧａＮ系半導体層をエピタキシャル成長させ、ＧａＮ系半導体層を支持基板に転写または実装基板上に実装した後に、ＧａＮ系半導体層からサファイア基板をレーザリフトオフにより除去する方法を開示する。この手法では、異種材料であるサファイア基板上にＧａＮ系半導体層を成長するため、結晶欠陥が多くなる。また、サファイアとＧａＮとは熱膨張係数が大幅に異なるため、デバイスにおいて大電流を効率良く流すために有効な手法である、エピタキシャル層の厚膜化が困難であった。
【０００５】
また、例えば、J. W. Johnson, et al., “12W/mm AlGaN-GaN HFETS on Silicon Substrates,” IEEE ELECTRON DEVICE LETTERS, vol. 25,pp. 459-461,2004(非特許文献２)は、別のＧａＮ系半導体デバイスの一般的な製造方法として、下地基板であるシリコン基板上にＧａＮ系半導体層をエピタキシャル成長させ、パワーデバイスを作製する方法を開示する。この手法では、シリコン基板上にエピタキシャル成長させたＧａＮ系半導体層が高抵抗化するため、該ＧａＮ系半導体層を形成した基板の上下に電極を形成し、当該基板の厚み方向に電流を流す、いわゆる縦型構造デバイスを実現するのは困難である。そのため、大電流を駆動させるためには、個々のチップを大面積化せざるを得ず、一枚の基板から得られるチップの数は自ずと制限される。
【０００６】
特開２００６−２１０６６０号公報（特許文献２）は、積層された半導体基板の製造方法として、第１の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第１の窒化物半導体基板の表面側を第２の基板に重ね合わせる工程と、重ね合わせた上記２枚の基板を熱処理する工程と、イオン注入された層を境として上記第１の窒化物半導体基板の大部分を上記第２の窒化物半導体基板から引き剥がす工程と含む製造方法を開示する。
【０００７】
さらに、特開２０１２−１４２３６６号公報（特許文献３）には、酸化珪素（ＳｉＯ2）や窒化珪素（Ｓｉ3Ｎ4）などからなる中間層をＩＩＩ族窒化物半導体と下地基板との間に介在させて、ＩＩＩ族窒化物半導体と下地基板との接合強度を高めたエピタキシャル成長用下地基板とそれを用いた半導体デバイスの製造方法が開示されている。また、下地基板上に形成した中間層と、ドナー基板としてのＩＩＩ族窒化物半導体上に形成した中間層とを接合させる前に、それらの接合強度をさらに高めるため、それぞれの中間層を鏡面研磨処理することが開示されている。なお、ＩＩＩ族窒化物半導体にはイオン注入領域が形成されており、下地基板とＩＩＩ族窒化物半導体とを中間層を介して接合した後、これをＩＩＩ族窒化物半導体中のイオン注入領域を境として分離することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００１−５０１７７８号公報
【特許文献２】特開２００６−２１０６６０号公報
【特許文献３】特開２０１２−１４２３６６号公報
【非特許文献】
【０００９】
【非特許文献１】O. B.Shchekin, et al., “High performance thin-film flip-chip InGaN-GaN light-emitting diodes,”APPLIED PHYSICS LETTERS, vol.89, pp. 071109-1-071109-3, 2006.
【非特許文献２】J. W. Johnson, et al., “12W/mm AlGaN-GaN HFETS onSilicon Substrates,” IEEE ELECTRON DEVICE LETTERS, vol. 25, pp. 459-461, 2004.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、これらの基板や中間層は、鏡面研磨処理されることによって外周ダレ（外周部の加工速度が内側より速くなり、外周部が中央部と比べて相対的に薄くなってしまう現象）を起こしやすく、この状態で接合すると、中間層の外周部に接合強度が不十分な領域が生じる。そのため、下地基板上に形成した中間層とドナー基板としてのＩＩＩ族窒化物半導体上に形成した中間層とを接合させた後、ＩＩＩ族窒化物半導体を下地基板に接合された所定の厚みのＩＩＩ族窒化物半導体層と残りのＩＩＩ族窒化物半導体とに分離する際に、下地基板の外周部上にＩＩＩ族窒化物半導体層が接合されておらず、中間層が露出した領域が発生する。
【００１１】
このような外周部において中間層が露出した複合基板に対して、ＩＩＩ族窒化物半導体層のエピタキシャル成長を行った場合には、中間層上ではエピタキシャル成長が進行しない。中間層上に供給された材料ガスはＩＩＩ族窒化物半導体層の外周端部に到達して初めて反応するため、ＩＩＩ族窒化物半導体層の外周端部は中央部よりも速い速度で成長が進む。このようにして得られる半導体層付複合基板のＩＩＩ族窒化物半導体層の外周端部には、突起状部が形成される。
【００１２】
また、中間層が露出した領域が広い場合には、中間層上に供給された材料ガスはＩＩＩ族窒化物半導体層の外周端部に到達する前に中間層上で反応して微結晶を生じ、中間層上に堆積することがある。一旦微結晶が発生すると中間層上においても微結晶を核として成長が進み、突起状部が形成される（以降、このような意図しない成長形態を異常成長と呼ぶ）。
【００１３】
つまり、下地基板とＩＩＩ族窒化物半導体層とを中間層を介して接合させた複合基板を用いてＩＩＩ族窒化物半導体層をエピタキシャル成長させると、ＩＩＩ族窒化物半導体層の主表面に平行な面において、外周端部が中央部よりも突出した半導体層付複合基板が作製される。
【００１４】
また、上記のように、中間層の材料に絶縁性材料を採用した場合において、例えば上述した縦型構造デバイスを作製するためには、半導体層付複合基板の成長面に導電性の支持基板を貼り合わせた後、下地基板と中間層とを除去することで、基板厚み方向に通電可能な複合積層基板を作製する方法が考えられる。
【００１５】
しかしながら、ＩＩＩ族窒化物半導体層と支持基板とを貼り合わせて複合積層基板を作製する際に、エピタキシャル成長により生じた上記突起状部と支持基板とが干渉することがあった。この場合、貼り合わせが不可能であったり、または均一な貼り合わせが阻害されて支持基板もしくは半導体層付複合基板、またはその両方がたわむ、あるいは破損するといった問題があった。そのため、このようにして得られた複合積層基板では、ＩＩＩ族窒化物半導体デバイスを歩留まり良く製造することは困難であった。
【００１６】
本発明は上記のような課題を解決するためになされたものである。本発明の主たる目的は、エピタキシャル成長により得られたＩＩＩ族窒化物半導体層と支持基板とが均一に貼り合わされた複合積層基板、および該複合積層基板を製造してＩＩＩ族窒化物半導体デバイスを歩留まり良く製造することができる、ＩＩＩ族窒化物半導体デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の一の局面に従う複合積層基板は、主表面を含み、主表面の外周部に凹部が形成された支持基板と、支持基板において、凹部に囲まれた主表面の中央部分に接続されたＩＩＩ族窒化物半導体層とを備え、支持基板の中央部分の幅は、ＩＩＩ族窒化物半導体層の幅より小さい。
【００１８】
これにより、支持基板は、その凹部によって、ＩＩＩ族窒化物半導体層の外周部に突起状部が形成されていても、当該突起状部との干渉を回避することができる。その結果、ＩＩＩ族窒化物半導体層と支持基板との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。
【００１９】
本発明の他の局面に従う複合積層基板は、支持基板と、支持基板の主表面に接続されたＩＩＩ族窒化物半導体層とを備え、支持基板の幅は、ＩＩＩ族窒化物半導体層の幅よりも小さい。
【００２０】
これにより、支持基板は、ＩＩＩ族窒化物半導体層上の外周部に突起状部が形成されていても、当該突起状部との干渉を回避することができる。その結果、ＩＩＩ族窒化物半導体層と支持基板との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。
【００２１】
本発明のさらに他の局面に従う複合積層基板は、支持基板と、支持基板の主表面に接続されたＩＩＩ族窒化物半導体層とを備え、支持基板の幅は、ＩＩＩ族窒化物半導体層の幅よりも大きく、ＩＩＩ族窒化物半導体層の端面には加工変質層が形成されている。
【００２２】
これにより、ＩＩＩ族窒化物半導体層と支持基板との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。
【００２３】
本発明の一の局面に従うＩＩＩ族窒化物半導体デバイスの製造方法は、下地基板上にＩＩＩ族窒化物半導体層が積層している、積層基板を準備する工程と、ＩＩＩ族窒化物半導体層と支持基板とを貼り合わせる工程と、下地基板を除去し、ＩＩＩ族窒化物半導体層をデバイス化およびチップ化する工程とを備える。上記貼り合わせる工程では、支持基板は主表面を含み、主表面の外周部には凹部が形成されている。また、上記貼り合わせる工程では、上記支持基板において、凹部に囲まれた主表面の中央部分とＩＩＩ族窒化物半導体層とを貼り合わせる。
【００２４】
これにより、支持基板において凹部に囲まれた主表面の中央部分とＩＩＩ族窒化物半導体層とを貼り合わせることで、突起状部と支持基板との干渉を回避することができる。その結果、ＩＩＩ族窒化物半導体層と支持基板との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。
【００２５】
本発明の他の局面に従うＩＩＩ族窒化物半導体デバイスの製造方法は、下地基板上にＩＩＩ族窒化物半導体層が積層している、積層基板を準備する工程と、ＩＩＩ族窒化物半導体層と支持基板とを貼り合わせる工程と、下地基板を除去し、ＩＩＩ族窒化物半導体層をデバイス化およびチップ化する工程とを備え、貼り合わせる工程では、ＩＩＩ族窒化物半導体層よりも外径の小さい支持基板をＩＩＩ族窒化物半導体層に貼り合わせる。これにより、突起状部と支持基板との干渉を回避することができる。その結果、ＩＩＩ族窒化物半導体層と支持基板との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。
【００２６】
本発明のさらに他の局面に従うＩＩＩ族窒化物半導体デバイスの製造方法は、下地基板上にＩＩＩ族窒化物半導体層が積層している、積層基板を準備する工程と、ＩＩＩ族窒化物半導体層と支持基板とを貼り合わせる工程と、下地基板を除去し、ＩＩＩ族窒化物半導体層をデバイス化およびチップ化する工程とを備え、貼り合わせる工程では、ＩＩＩ族窒化物半導体層と支持基板との貼り合わせに先立ち、ＩＩＩ族窒化物半導体層の外周部と下地基板の外周部の一部とを除去する工程を含む。これにより、ＩＩＩ族窒化物半導体層と支持基板との貼り合わせ工程時には突起状部が除去されているため、ＩＩＩ族窒化物半導体層と支持基板との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。
【００２７】
なお、上述した本発明のそれぞれの局面に従うＩＩＩ族窒化物半導体デバイスの製造方法における積層基板では、下地基板の主表面には、例えば、ＩＩＩ族窒化物半導体からなる薄膜層が形成されていてもよく、当該薄膜層上にＩＩＩ族窒化物半導体層が形成されていてもよい。
【発明の効果】
【００２８】
本発明の複合積層基板およびＩＩＩ族窒化物半導体デバイスの製造方法によれば、ＩＩＩ族窒化物半導体層と支持基板との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。
【図面の簡単な説明】
【００２９】
【図１】ＩＩＩ族窒化物半導体デバイスの理想的な製造方法を説明するための概略図である。
【図２】図１中工程（Ａ）の複合基板を準備する理想的な方法を説明するための概略図である。
【図３】本実施の形態１のＩＩＩ族窒化物半導体デバイスの製造方法のフローを示す図である。
【図４】図２に示す方法により準備される複合基板およびその問題点を示す概略図である。
【図５】図４に示す複合基板を用いて、図１に示すＩＩＩ族窒化物半導体デバイスの製造方法を実施したときに、図１中工程（Ｂ１）で得られる半導体層付複合基板の概略断面図である。
【図６】図５中の点線ＶＩに囲まれた領域の拡大図である。
【図７】本実施の形態１の基板接合体（図１中工程（Ｃ１））の概略断面図である。
【図８】本実施の形態１の複合積層基板（図１中工程（Ｄ１））の概略断面図である。
【図９】本実施の形態１の複合積層基板（図１中工程（Ｅ１））の概略断面図である。
【図１０】図９に示す複合積層基板をチップ化して得られた半導体デバイスの概略断面図である。
【図１１】本実施の形態２の複合積層基板の概略断面図である。
【図１２】本実施の形態３の半導体層付複合基板について、突起状部を除去した後の概略断面図である。
【図１３】本実施の形態３の複合積層基板の概略断面図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照して、本発明の実施の形態について説明する。
（実施の形態１）
図１〜３を参照して、本実施の形態１に係るＩＩＩ族窒化物半導体の製造方法について説明する。本実施の形態１に係るＩＩＩ族窒化物半導体の製造方法は、下地基板１０と、窒化ガリウム（ＧａＮ）層２１と、ＩＩＩ族窒化物半導体層４０とが積層している、半導体層付複合基板２を準備する工程（Ｓ１０）と、半導体層付複合基板２のＩＩＩ族窒化物半導体層４０と支持基板５０とを貼り合わせる工程（Ｓ２０）と、下地基板１０を除去し、ＩＩＩ族窒化物半導体層４０をデバイス化およびチップ化する工程（Ｓ３０）とを備える。
【００３１】
工程（Ｓ１０）〜工程（Ｓ３０）は理想的には、以下のように行われる。
図１（Ａ）および図２を参照して、工程（Ｓ１０）では、まず、下地基板１０とＧａＮ基板２０とを準備する（下地基板およびＧａＮ基板の準備工程）。下地基板１０は、例えば、その熱膨張係数がＧａＮの熱膨張係数と同等程度であるモリブデン（Ｍｏ）からなる。
【００３２】
次いで、図２（Ａ）および図２（Ｂ１）を参照して、下地基板１０の一主表面上に中間層３１を形成し、ＧａＮ基板２０の一主表面上に中間層３２を形成する（中間層の形成工程）。中間層３１および３２は、例えば、ＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法などにより成膜された、酸化珪素層、窒化珪素層などとする。
【００３３】
次いで、図２（Ｂ２）を参照して、ＧａＮ基板２０の中間層３２が形成された側からイオンを注入する（イオン注入工程）。ここで、イオンは、ＧａＮ基板２０の表面から所定の深さとなる面であるイオン注入領域２０ｉに注入される。
【００３４】
図２（Ｃ１）を参照して、下地基板１０上に形成された中間層３１とＧａＮ基板２０上に形成された中間層３２とを貼り合わせて、接合基板１Ｐを作製する（接合工程）。ここで、中間層３１と中間層３２とは、両者の接合強度を高める観点から、化学的性質が同一または近似の層が好ましく、化学組成が同一または近似の層がより好ましい。また、中間層３１と中間層３２とが同一の化学組成である場合は、一体化して中間層３０となる。このとき、中間層３１と中間層３２とはそれぞれ鏡面研磨処理され、鏡面同士を貼り合わせることにより、中間層３１と中間層３２とを均一に接合でき、両者の接合強度をより高めることができる。
【００３５】
図２（Ｃ２）を参照して、次いで、接合基板１Ｐを分離して複合基板１を作製する。具体的には、接合基板１Ｐに熱または応力を加えることにより、イオン注入領域２０ｉの近傍のＧａＮ基板２０は脆化する。このとき、下地基板１０とＧａＮ基板２０とが中間層３０を介して接合しているため、下地基板１０とＧａＮ基板２０との接合強度はＧａＮ基板２０の内部においてイオン注入領域２０ｉを境界とする２つの領域間の接合強度よりも高くなる。これにより、ＧａＮ基板２０はイオン注入領域２０ｉを境界として分離されて、下地基板１０、中間層３０およびＧａＮ層２１がこの順に積層された複合基板１を得ることができる（ＧａＮ基板の分離による複合基板の形成工程）。
【００３６】
図１（Ｂ１）を参照して、次に、複合基板１のＧａＮ層２１上に少なくとも１層以上のＩＩＩ族窒化物半導体層４０をＭＯＶＰＥ（有機金属気相成長）法により、エピタキシャル成長させる（ＩＩＩ族窒化物半導体層の成長工程）。このようにして、半導体層付複合基板２を得ることができる。ＩＩＩ族窒化物半導体層４０は、ＩＩＩ族元素としてガリウム（Ｇａ）を含む窒化物半導体層であり、例えば、ＡｌｘＩｎｙＧａ1-ｘ-ｙＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ＜１）などが挙げられる。本実施の形態におけるＩＩＩ族窒化物半導体層４０は、ｎ型半導体層４１、活性層４３、およびｐ型半導体層４５などを含む。
【００３７】
次に、図１（Ｃ１）を参照して、工程（Ｓ２０）では、半導体層付複合基板２のＩＩＩ族窒化物半導体層４０に導電性材料からなる支持基板５０を貼り合わせる（支持基板貼り合わせ工程）。貼り合わせに先立って、ＩＩＩ族窒化物半導体層４０上にｐ側電極層６１および金属パッド層６３を形成し、支持基板５０上にオーミック電極層６７を形成しておく。金属パッド層６３とオーミック電極層６７とをはんだ層６５を介して貼り合わせることにより、ＩＩＩ族窒化物半導体層４０と支持基板５０とを接続層６０を介在させて接合させた基板接合体３が得られる。
【００３８】
次に、図１（Ｄ１）を参照して、工程（Ｓ３０）では、まず基板接合体３における複合基板１の下地基板１０および中間層３０を除去する（下地基板除去工程）。かかる工程により、ＩＩＩ族窒化物半導体層４０と支持基板５０とが貼り合わされた複合積層基板４が得られる。すなわち、上記の半導体層付複合基板２のＩＩＩ族窒化物半導体層４０への支持基板５０の貼り合わせ工程および下地基板１０および中間層３０の除去工程により、ＩＩＩ族窒化物半導体層４０は下地基板１０から支持基板５０に転写される。
【００３９】
さらに、図１（Ｅ１）を参照して、工程（Ｓ３０）では、下地基板除去工程により作製された複合積層基板４に対し、ＩＩＩ族窒化物半導体層４０および支持基板５０をデバイス化、チップ化することにより、縦型のＩＩＩ族窒化物半導体デバイスを得ることができる。具体的には、ＩＩＩ族窒化物半導体層４０上に陰極７０ｃを、支持基板５０上に陽極７０ａをそれぞれ形成し、さらにチップ化することにより、複数個の半導体デバイス５が得られる。半導体デバイス５は、ＩＩＩ族窒化物半導体層４０としてｎ型半導体層４１、活性層４３、およびｐ型半導体層４５などを含むため、ＬＥＤ（発光ダイオード）、ＬＤ（レーザダイオード）などの発光デバイスとすることができる。
【００４０】
また、上述した本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法の工程（Ｓ１０）において、ＩＩＩ族窒化物半導体層４０は、ｎ型半導体層４１、活性層４３、およびｐ型半導体層４５を含むように形成されたが、これに限られるものではない。ＩＩＩ族窒化物半導体層４０の構成は、目的とする半導体デバイス５の種類に応じて異なる。図１（Ｂ２）を参照して、例えば、半導体デバイス５がＳＢＤ（ショットキーバリアダイオード）などのパワーデバイスの場合、ＩＩＩ族窒化物半導体層４０は、ｎ＋型半導体層４８、当該ｎ＋型半導体層４８上に積層されたｎ−型半導体層４６などを含んでいてもよい。図１（Ｃ２）を参照して、このようにｎ＋型半導体層４８およびｎ−型半導体層４６により構成されたＩＩＩ族窒化物半導体層４０を含む半導体層付複合基板２に対しても、上述した工程（Ｓ２０）を施すことにより、半導体層付複合基板２のＩＩＩ族窒化物半導体層４０と支持基板５０とを接続層６０を介在させて接合させた基板接合体３を得ることができる。次に、図１（Ｄ２）を参照して、工程（Ｓ３０）として、該基板接合体３における複合基板１の下地基板１０および中間層３０を除去することにより、ＩＩＩ族窒化物半導体層４０と支持基板５０とが貼り合わされた複合積層基板４を得ることができる。さらに、図１（Ｅ２）を参照して、該複合積層基板４に対し、ＩＩＩ族窒化物半導体層４０および支持基板５０をデバイス化、チップ化することにより、半導体デバイス５としてＳＢＤを得ることができる。
【００４１】
しかしながら、上記の図１に示すような理想的な工程を行うことは、実際にはきわめて困難である。図３および図４を参照して、実際には以下の問題点がある。
【００４２】
図２（Ｃ１）に示す接合工程において、基板（中間層３１が形成された下地基板１０および中間層３２が形成されたＧａＮ基板２０）の外周部に外周ダレ（外周部の加工速度が内側より速くなり、外周部が中央部と比べて相対的に薄くなってしまう現象）が発生する場合が多い。外周ダレを生じている基板の中間層３１と中間層３２とを貼り合わせると、中間層３０の外周部に接合強度が不十分な領域が生じる。つまり、この場合、中間層３０の接合強度は、基板中央部においてはＧａＮ基板２０におけるイオン注入領域２０ｉ近傍の強度よりも強いが、基板外周部においてはＧａＮ基板２０におけるイオン注入領域２０ｉ近傍の強度より弱い状態にある。
【００４３】
そのため、図２（Ｃ２）を参照して、ＧａＮ基板２０を、下地基板１０に接合された所定の厚みのＧａＮ層２１と残りのＧａＮ基板２２とに分離する際に、複合基板１の外周部においては、イオン注入領域２０ｉを境界として分離できず、中間層３０内において分離してしまう。例えば、中間層３０のうち、一部の中間層３０が下地基板１０に接合し、残りの中間層３０がＧａＮ基板２０に接合した状態で分離する。つまり、下地基板１０の外周部上にはＧａＮ層２１が貼り合わされず、図４に示すように、中間層３０が露出した領域３０ｅが発生する。このような外周部において中間層３０が露出した複合基板１に対して、ＩＩＩ族窒化物半導体層４０のエピタキシャル成長を行った場合、図５を参照して、複合基板１の外周部においてＧａＮ層２１の外周端部および中間層３０が露出した領域３０ｅには、異常成長が引き起こされ、ＩＩＩ族窒化物半導体からなる突起状部４９が形成される。ＩＩＩ族窒化物半導体層上において突起状部４９が形成されていない領域の幅Ｗ２は、下地基板５０の幅Ｗ１よりも小さくなる。
【００４４】
図６を参照して、突起状部４９は、複合基板１の中央部におけるＩＩＩ族窒化物半導体層４０の表面と比べて突出している。突起状部４９がＩＩＩ族窒化物半導体層４０の表面から突出した高さｈ１は、エピタキシャル成長させたＩＩＩ族窒化物半導体層４０の膜厚によって増減するが、例えば、ＧａＮ層２１上にＩＩＩ族窒化物半導体層４０を５μｍ以上８μｍ以下に成長させる場合には、ｈ１は１０μｍ以上１５０μｍ以下に達する。
【００４５】
また、中間層３０が露出していなくても、ＧａＮ層２１の外周端部にはエピタキシャル成長により凸形状が形成される場合もある。本発明においては、突起状部４９には当該凸形状も含むものとする。
【００４６】
このような突起状部４９は、ＩＩＩ族窒化物半導体の製造方法におけるその後の工程の品質や作業性に影響を及ぼす。具体的には、支持基板貼り合わせ工程において、半導体層付複合基板２上の突起状部４９と支持基板５０とが干渉することにより、ＩＩＩ族窒化物半導体層４０と支持基板５０との均一な貼り合わせが阻害され、半導体層付複合基板２および支持基板５０の少なくとも一方がたわむ、もしくは破損するといった問題が生じる。ＩＩＩ族窒化物半導体層４０と支持基板５０との間には接続層６０が存在するが、この層の厚みは一般に数百ｎｍ以上１０μｍ未満であるため、突起状部４９の影響を排除するには不十分である。
【００４７】
そこで、図３および図７を参照して、本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法は、図３に示した工程（Ｓ１０）を実施した後、工程（Ｓ２０）を実施する際に、主表面を含み、主表面の外周部には凹部５１が形成された支持基板５０を用いる。支持基板５０において主表面の外周部に形成された凹部５１は、複合基板１の外周部に形成された突起状部４９と対向するように設けられている。そのため、支持基板５０において凹部５１に囲まれた中央部分５２とＩＩＩ族窒化物半導体層４０とを貼り合わせることで、突起状部４９と支持基板５０との干渉を回避することができる。その結果、ＩＩＩ族窒化物半導体層４０と支持基板５０との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。なお、支持基板５０における凹部５１はあらかじめ形成しておけばよく、任意の形成方法を採用できる。凹部５１の形成方法としては、例えば、切削などの機械的加工方法を用いてもよいし、エッチングなど化学的加工方法を用いてもよい。
【００４８】
図７を参照して、支持基板５０の幅Ｗ３は、下地基板１０の幅Ｗ１と同一としてもよい。このようにすることにより、ＩＩＩ族窒化物半導体デバイスの製造方法において、処理対象となる複合基板１、半導体層付複合基板２、基板接合体３、および複合積層基板４を同一の幅とすることができる。
【００４９】
次に、図８を参照して、工程（Ｓ３０）では、上述のように基板接合体３から下地基板１０および中間層３０を除去して複合積層基板４を作製する。さらに、工程（Ｓ３０）では、図９を参照して、該複合積層基板４の表面に陽極７０ａや陰極７０ｃなどの電極を形成し、これを切断することにより、図１０に示すように複数個の半導体デバイス５を得ることができる。切断には、例えば、回転砥石によるブレードダイシングやパルスレーザを用いたレーザダイシングなどを用いてもよい。このとき、複合積層基板４においてＩＩＩ族窒化物半導体層４０と支持基板５０との接合状態は良好であるため、半導体デバイス５を歩留まりよく得ることができる。
【００５０】
次に、図８を参照して、実施の形態１に係る複合積層基板について説明する。上述のように、本実施の形態に係る複合積層基板４は、本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法の工程（Ｓ３０）において、基板接合体３（図７参照）から下地基板１０および中間層３０を除去することにより作製される。本実施の形態１に係る複合積層基板４は、主表面を含み、主表面の外周部に凹部５１が形成された支持基板５０と、支持基板５０において、凹部５１に囲まれた主表面の中央部分５２に接続されたＩＩＩ族窒化物半導体層４０とを備える。
【００５１】
ＩＩＩ族窒化物半導体層４０と支持基板５０とは、上述のように、接続層６０を介して接合されている。接続層６０は、ｐ側電極層６１、金属パッド層６３、はんだ層６５およびオーミック電極層６７を含む。
【００５２】
ＩＩＩ族窒化物半導体層４０は、接続層６０を介して支持基板５０と接合されている面とは反対側の面にＧａＮ層２１を含んでいる。さらに、ＩＩＩ族窒化物半導体層４０は、支持基板５０と接続された一つの主表面の外周部に形成された突起状部４９を含む。図６を参照して、本実施の形態において、突起状部４９はＩＩＩ族窒化物半導体層４０の当該主表面に対して所定の高さだけ突出している。このとき、支持基板５０の凹部５１は、支持基板５０において凹部５１が形成されていない、凹部５１に囲まれた主表面の中央部分５２に対して深さが、上述した所定の高さ以上、より好ましくは図６に示した高さｈ１以上となるように形成されている。さらにこのとき、支持基板５０の中央部分５２の幅Ｗ４は、ＩＩＩ族窒化物半導体層上において突起状部４９が形成されていない領域の幅Ｗ２（図５参照）に対して同等もしくはそれ以下として設けられている。例えば、下地基板１０および支持基板５０の外径を１００ｍｍ、中間層３０が露出した領域３０ｅの幅（複合基板１の外周とＧａＮ層２１の間の幅）が最大でも５ｍｍ未満、ＧａＮ層２１上の外周端部に形成された突起状部４９の幅が最大で５０μｍとする。このときＧａＮ層２１の幅は９０ｍｍ以上となり、突起状部４９が形成されていない領域の幅Ｗ２は８９．９ｍｍ以上となる。このため、支持基板５０の中央部分５２が突起状部４９と干渉しないためには、例えば、中央部分５２の幅Ｗ４を８８ｍｍとすればよい。
【００５３】
このようにすることで、ＩＩＩ族窒化物半導体層４０と支持基板５０との貼り合わせ工程において、突起状部４９が支持基板５０と干渉することを防止することができる。この結果、ＩＩＩ族窒化物半導体層４０と支持基板５０とを均一に貼り合わせることができるため、これらの間の接合強度を強くすることができる。
【００５４】
図９を参照して、このような複合積層基板４に対して、本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法の工程（Ｓ３０）における他の工程を実施する。具体的には、陰極７０ｃおよび陽極７０ａが、それぞれＩＩＩ族窒化物半導体層４０上および支持基板５０上に形成される。なお、陰極７０ｃおよび陽極７０ａの形成方法としては、従来周知の任意の方法を用いることができる。さらに、図１０を参照して、陰極７０ｃおよび陽極７０ａが形成された該複合積層基板４をチップ化する（例えば、ダイシングなどにより複合積層基板４を個々のチップに分割する）ことにより、複数個の半導体デバイス５を得ることができる。このようにして得られた半導体デバイス５は、ＩＩＩ族窒化物半導体層４０と支持基板５０とが均一に貼り合わせているため、特性のばらつきが抑制されている。
【００５５】
以上のように、本実施の形態の複合積層基板およびＩＩＩ族窒化物半導体デバイスの製造方法は、中間層３０を用いたＧａＮ基板２０と下地基板１０との接合工程とその後のＧａＮ基板２２の分離工程により作製される複合基板１を用いたエピタキシャル成長工程において不可避に発生する突起状部４９と、支持基板５０との干渉を防止できる。このため、ＩＩＩ族窒化物半導体層４０と支持基板５０との良好な接合を実現でき、ＩＩＩ族窒化物半導体デバイスを歩留まりよく得ることができる。
【００５６】
本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法において、下地基板１０はＭｏからなる基板であったが、これに限られるものではない。その熱膨張係数がＧａＮの熱膨張係数と同等程度であって、特定の溶剤を用いて除去可能な材料であればよく、例えば、酸化アルミニウム（Ａｌ2Ｏ3）と酸化珪素（ＳｉＯ2）との化合物からなるムライト基板であってもよく、さらにイットリア安定化ジルコニアを含むムライト基板であってもよい。
【００５７】
また、本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法において、ＧａＮ層２１を備える複合基板１を用意し、該ＧａＮ層２１の主表面上にＩＩＩ族窒化物半導体層４０をエピタキシャル成長させたが、これに限られるものではない。複合基板１は下地基板１０の主表面上（例えば中間層３０上）に形成され、任意のＩＩＩ族窒化物半導体からなる薄膜層（ＩＩＩ族窒化物半導体分離薄膜層）を備えていてもよく、該ＩＩＩ族窒化物半導体分離薄膜層の主表面上にＩＩＩ族窒化物半導体層４０をエピタキシャル成長させてもよい。例えば、当該薄膜層を構成する材料を窒化アルミニウム（ＡｌＮ）や窒化インジウム（ＩｎＮ）などとしてもよい。
【００５８】
また、本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法において、複合基板１の準備工程は、下地基板１０およびＧａＮ基板２０の両方に形成された中間層３１，３２を貼り合わせることによって複合基板１を作製したが、これに限られるものではない。例えば、下地基板１０およびＧａＮ基板２０のいずれか一方のみに中間層３０を形成して貼り合わせてもよく、下地基板１０およびＧａＮ基板２０のいずれにも接合層を形成せずに貼り合わせることも可能である。
【００５９】
また、本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法において、ＩＩＩ族窒化物半導体層の成長工程では、ＭＯＶＰＥ法を用いてＩＩＩ族窒化物半導体層４０をエピタキシャル成長させるが、これに限られるものではない。例えば、ＭＢＥ（分子線エピタキシー）法やＨＶＰＥ（ハイドライド気相成長）法などによってＩＩＩ族窒化物半導体層４０をエピタキシャル成長させてもよい。
【００６０】
また、支持基板貼り合わせ工程におけるＩＩＩ族窒化物半導体層４０への支持基板５０の貼り合わせ方法は、特に制限はないが、ＩＩＩ族窒化物半導体層４０と支持基板５０との間の接合性および電気的接続を良好にする観点から、接続層６０を介在させることが好ましい。具体的には、ＩＩＩ族窒化物半導体層４０上に接続層６０の一部としてｐ側電極層６１および金属パッド層６３を形成し、支持基板５０上に接続層６０の一部としてオーミック電極層６７およびはんだ層６５を形成し、金属パッド層６３とはんだ層６５とを貼り合わせることにより、ＩＩＩ族窒化物半導体層４０と支持基板５０とを接続層６０を介在させて接合させる。ここで、ｐ側電極層６１としては例えばＮｉ／Ａｕ電極層など、金属パッド層６３としては例えばＡｕパッド層など、はんだ層６５としては例えばＡｕ−Ｓｎはんだ層など、オーミック電極層６７としては例えばＴｉ／Ｐｔ／Ａｕ電極層などが好適に用いられる。
【００６１】
接続層６０は、例えば、支持基板５０にオーミック電極層６７をあらかじめ形成しておき、ＩＩＩ族窒化物半導体層４０上にｐ側電極層６１、金属パッド層６３、およびはんだ層６５を形成しておき、はんだ層６５とオーミック電極層６７とを接合させてもよい。
【００６２】
また、本実施の形態に係るＩＩＩ族窒化物半導体デバイスの製造方法において、支持基板５０には、ＩＩＩ族窒化物半導体層４０を支持できるものであれば特に制限は無い。縦型のＩＩＩ族窒化物半導体デバイスを作製する場合には、支持基板５０は上述のように導電性基板であることが好ましく、不純物を高濃度ドープしたシリコン（Ｓｉ）基板、ゲルマニウム（Ｇｅ）基板などの半導体基板でも良いし、モリブデン（Ｍｏ）基板や銅−タングステン（Ｃｕ−Ｗ）基板などを用いてもよい。
【００６３】
また、本実施の形態において、陽極７０ａは工程（Ｓ３０）において複合積層基板４が作製された後に支持基板５０上に形成されるが、これに限られるものではない。たとえば、工程（Ｓ２０）において基板接合体３を作製する前に、支持基板５０においてオーミック電極層６７が形成された主表面と反対（裏面）側の主表面上に陽極７０ａが形成されてもよい。このようにしても、本発明による複合積層基板４およびＩＩＩ族窒化物半導体デバイス５を得ることができる。
【００６４】
（実施の形態２）
次に、図１１を参照して、本実施の形態２に係る複合積層基板４およびＩＩＩ族窒化物半導体デバイスの製造方法について説明する。本実施の形態２に係る複合積層基板４およびＩＩＩ族窒化物半導体デバイスの製造方法は、基本的には実施の形態１に係る複合積層基板およびＩＩＩ族窒化物半導体デバイスの製造方法と同様の構成を有するが、支持基板５０が凹部を含まない点で異なる。
【００６５】
この場合、突起状部４９と支持基板５０との干渉を防止するために、支持基板５０の幅Ｗ３は、ＩＩＩ族窒化物半導体層上において突起状部４９が形成されていない領域の幅Ｗ２（図５参照）と同等もしくはそれ以下として設けられている。このようにしても、実施の形態１と同様の効果を奏することができる。
【００６６】
（実施の形態３）
次に、図１２および１３を参照して、本実施の形態３に係る複合積層基板４およびＩＩＩ族窒化物半導体デバイスの製造方法について説明する。本実施の形態３に係る複合積層基板４およびＩＩＩ族窒化物半導体デバイスの製造方法は、基本的には実施の形態１に係る複合積層基板およびＩＩＩ族窒化物半導体デバイスの製造方法と同様の構成を有するが、ＩＩＩ族窒化物半導体層４０と支持基板５０との貼り合わせに先立ち、ＩＩＩ族窒化物半導体層４０の外周部と下地基板１０の外周部の一部とを除去して、突起状部を除去する工程を含む点で異なる。
【００６７】
突起状部を除去する工程では、突起状部４９（図５および図６参照）をパルスレーザを用いて除去する。具体的には、半導体層付複合基板２（図５参照）をその主表面の中心を軸として回転させながら突起状部４９に対してパルスレーザを照射する。この状態で、半導体層付複合基板２を周回させながら、パルスレーザを半導体層付複合基板２の径方向に掃引する。このようにすることで、半導体層付複合基板２上に形成された突起状部４９を全て除去することができる。このとき、ＧａＮ層２１の、その上部に突起状部４９が形成されている外周端部およびその近傍部が除去される。加えて、ＧａＮ層２１が接合しておらず、その上部に突起状部４９が形成されている中間層３０と、該中間層３０と接合している下地基板１０との一部が同時に除去されてもよい。これにより、本実施の形態３に係る複合積層基板において、パルスレーザの照射を受けて除去された領域との界面に位置する領域（ＩＩＩ族窒化物半導体層４０とＧａＮ層２１の側周面上）には、加工変質層８０が形成される。このようにしても、本実施の形態１と同様の効果を奏することができる。
【００６８】
また、本実施の形態３では、突起状部４９の除去にパルスレーザを用いたが、これに限られるものではない。例えば、超硬刃具などを用いた切削加工によって突起状部４９を除去してもよい。
【００６９】
また、図１３に示す例では、接続層６０はＩＩＩ族窒化物半導体層４０において、突起状部を除去した後に残った領域にのみ形成されているが、これに限られるものではない。例えば、支持基板５０の幅と同等の大きさで設けられていてもよい。
【００７０】
なお、上述した実施の形態２および実施の形態３に係るＩＩＩ族窒化物半導体デバイスの製造方法においても、実施の形態１に係るＩＩＩ族窒化物半導体デバイスの製造方法と同様に、工程（Ｓ１０）において形成するＩＩＩ族窒化物半導体層４０の構成は、目的とする半導体デバイス５の種類に応じて適宜選択され得る。例えば、半導体デバイス５がＳＢＤ（ショットキーバリアダイオード）などのパワーデバイスの場合、ＩＩＩ族窒化物半導体層４０は、ｎ＋型半導体層４８、当該ｎ＋型半導体層４８上に積層されたｎ−型半導体層４６などを含んでいてもよい。
【００７１】
以下、本発明の実施例１について説明する。
【実施例】
【００７２】
＜複合基板の準備＞
まず、下地基板として、モリブデン基板、ムライト基板、イットリア安定化ジルコニアを添加したムライト基板（ＹＳＺムライト基板）の三種類を準備した。ムライト基板の組成比は、Ａｌ２Ｏ３が６４モル％、ＳｉＯ２が３６モル％であった。ＹＳＺムライト基板の組成比は、ＹＳＺが３０質量％、ムライトが７０質量％であった。ここで用いたＹＳＺの組成比はＺｒＯ２が９０モル％、Ｙ２Ｏ３が１０モル％であり、ムライトの組成比は、Ａｌ２Ｏ３が６０モル％、ＳｉＯ２が４０モル％であった。これらの基板はいずれも径が１００ｍｍ、厚みが４５０μｍに加工成形されており、その主表面の平均粗さＲａは１０ｎｍ未満に精密鏡面研磨されている。なお、モリブデンおよびＹＳＺムライトは１２００℃までＧａＮと同じ熱膨張係数を示す。ムライトは１２００℃までＧａＮの８０％の熱膨張係数を示す。
【００７３】
上記３種類の下地基板の上に、ＳｉＯ２（厚さ４００ｎｍ）、およびバルクＧａＮから切り出したＧａＮ層（厚さ１５０ｎｍ）が積層している複合基板を準備した。なおいずれの複合基板においても、外周部にＧａＮ層が存在せずＳｉＯ２が露出した領域が存在していた。当該領域の形状は、基板毎にそれぞれ異なっているが、いずれも外周から５ｍｍ以内に収まっていた。
【００７４】
これらの複合基板を用いて、実施例１としてＬＥＤを作製し、ＩＩＩ族窒化物半導体層と支持基板との接合状態およびＬＥＤの歩留まりを評価した。さらに、実施例２としてＳＢＤを作製し、同様に評価した。
【００７５】
（実施例１）
＜ＩＩＩ族窒化物半導体層の成長（半導体層付複合基板の準備）＞
まず、上記複合基板にＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体層としてのエピタキシャル成長膜を形成した。具体的には、ＧａＮ層の主表面上にｎ−ＧａＮ（厚さ５μｍ）、ｎ−Ｉｎ０．０５Ｇａ０．９５Ｎ（厚さ５０ｎｍ）を成長させた上に、Ｉｎ０．１４Ｇａ０．８６Ｎ（厚さ３ｎｍ）とＧａＮ（厚さ１５ｎｍ）を１対とする活性層を３対成長させ、さらにｐ−Ａｌ０．０８Ｇａ０．９２Ｎ（厚さ２０ｎｍ）とｐ＋−ＧａＮ（厚さ５０ｎｍ）を成長させた。この間、成長温度は最高で１０５０℃に達した。このようにして、半導体層付複合基板を作製した。取り出したＧａＮのエピタキシャル成長膜（エピ膜）にはクラックなどが見られなかった。カソードルミネッセンス（ＣＬ）評価の結果、エピ膜の結晶欠陥密度は母材として用いたＧａＮ基板と同等の１０５ｃｍ−２台であった。ＰＬマッパー評価の結果、発光中心波長は４６０ｎｍであった。なお、得られた半導体層付複合基板において、ＩＩＩ族窒化物半導体層の外周部には、図６に示すような突起状部が形成された。このとき、突起状部の高さｈ１（図６参照）は最大で１５０μｍであり、ＧａＮ層上の突起状部はＧａＮ層の外周端部から５０μｍ程度の領域内に形成されていた。
【００７６】
次に、ＲＴＡ（高速アニール）装置を用いて、窒素雰囲気で加熱温度を８００℃、加熱時間を３分間とした条件でアニールし、ｐ＋−ＧａＮの活性化をおこなった。
【００７７】
次に、ＥＢ蒸着装置を用いてＳｉＯ２（厚さ１００ｎｍ）を蒸着した。ついでフォトリソグラフィー法で開口パターンを有するレジストマスクを形成し、バッファードフッ酸（ＢＨＦ）水溶液において、５０％フッ化水素酸水溶液と４０％フッ化アンモニウム水溶液とを体積比１：５で混合したものを用いたエッチングでレジストパターン開口部においてＳｉＯ２を溶解除去した。その後、Ｎｉ（厚さ７ｎｍ）とＡｕ（厚さ９３ｎｍ）を蒸着し、アセトンでレジストを溶解除去することでｐ型電極をリフトオフ形成した。ＲＴＡ装置を用い、Ｏ２ガスを０．２体積％添加したＮ2ガス雰囲気で加熱温度を５００℃、加熱時間を１分間とした条件でアニールし、合金化処理を施した。その後、再びＥＢ蒸着装置を用いてＴｉ（厚さ１００ｎｍ）、Ｐｔ（厚さ２００ｎｍ）とＡｕ（厚さ５０ｎｍ）を全面に蒸着し、金属パッド層を形成した。このようにして、接続層を備えた半導体層付複合基板を作製した。
【００７８】
＜ＩＩＩ族窒化物半導体層と支持基板との貼り合わせ（基板接合体の作製）＞
次に、以下に示す５種類の方法で、半導体層付複合基板におけるＩＩＩ族窒化物半導体層と支持基板とを貼り合わせた。支持基板として、Ｓｉ基板を用意した。以下に示すＳｉ基板は、いずれも主表面の面方位が（１００）であり、ｐ型にドープされており、抵抗率は０．００１Ωｃｍ以下である。
【００７９】
１）貼り合わせ実験１ａ
図７に示した支持基板５０と同様に、主表面の外周部に凹部が形成されており、凹部に囲まれた主表面の中央部分の幅が８８ｍｍであって、直径が１００ｍｍのＳｉ基板を支持基板として用意した。なお、凹部に囲まれた主表面の中央部分は研磨処理されることで鏡面になっている。中央部分の厚さは５００μｍであって、凹部の厚さは３００μｍとした。つまり、主表面において中央部分に対する凹部の深さは２００μｍとした。当該支持基板の主表面上にオーミック電極としてＴｉ（厚さ１００ｎｍ）、Ｐｔ（厚さ２００ｎｍ）、Ａｕ（厚さ５０ｎｍ）、およびＡｕ‐Ｓｎ合金（Ａｕ  ７０質量％、Ｓｎ  ３０質量％、厚さ５μｍ）を形成した。また、当該支持基板の反対（裏面）側の主表面上には、陽極としてＴｉ（厚さ１０ｎｍ）、Ｐｔ（厚さ８０ｎｍ）、およびＡｕ（厚さ３００ｎｍ）を形成した。ＴｉおよびＰｔの形成にはＥＢ蒸着法、ＡｕおよびＡｕ‐Ｓｎ合金の形成には抵抗加熱法を用いた。このようにして得られた支持基板のＡｕ‐Ｓｎ面（最表面がＡｕ‐Ｓｎ層となっている主表面）と半導体層付複合基板のＡｕ面（最表面がＡｕ層となっている主表面）とを、支持基板の凹部に囲まれた主表面の中央部分（Ａｕ‐Ｓｎ面）と、半導体層付複合基板のＡｕ面における中央部分の突起状部の無い部分が一致するように重ね合わせ、ウエハボンダを用いて貼り合わせた。貼り合わせは、真空（雰囲気圧力＜１Ｐａ）状態としたチャンバー内において、支持基板に半導体層付複合基板を０．３ＧＰａの圧力で押しつけつつ３００℃まで昇温させた後、その状態を１分間保持することにより行った。
【００８０】
２）貼り合わせ実験１ｂ
直径が８８ｍｍ、厚さが５００μｍである平板形状のＳｉ基板を支持基板として用意した。当該支持基板において、主表面上にはオーミック電極を、反対（裏面）側の主表面上には陽極をそれぞれ貼り合わせ実験１ａと同様に形成した。このようにして得られた支持基板のＡｕＳｎ面と半導体層付複合基板のＡｕ面とを、支持基板の主表面（ＡｕＳｎ面）と半導体層付複合基板Ａｕ面における中央部分の突起状部の無い部分が一致するように重ね合わせ、ウエハボンダを用いて貼り合わせた。貼り合わせ条件は上述した貼り合わせ実験１ａと同様の条件を用いた。このようにして、図１１に示した構成と同様の構成を有する複合積層基板を得た。
【００８１】
３）貼り合わせ実験１ｃ
直径が１００ｍｍ、厚さが５００μｍである平板形状のＳｉ基板を支持基板として用意した。当該支持基板の主表面上にオーミック電極を、反対（裏面）側の主表面上に陽極をそれぞれ貼り合わせ実験１ａと同様に形成した。一方、接続層を備えた半導体層付複合基板を回転台に中心を一致させて固定し、半導体層付複合基板を回転させながら中心から４４ｍｍ地点を始点として外周側の領域を、接続層が形成された側の表面から５０μｍの深さまで超硬刃具を用いて切削した。すなわち、突起状部が形成された外周部を切削した。切削後、洗浄などの後処理を実施した。これにより上記突起状部を除去した半導体層付複合基板を準備した。また、超硬刃具による切削の代わりに、３次高調波を用いたＹＡＧレーザ（波長３５５ｎｍ）によるパルスレーザを用いて半導体層付複合基板の外周部を同様に加工し、突起状部を除去した半導体層付複合基板を準備した。このようにして得られた支持基板のＡｕＳｎ面と半導体層付複合基板のＡｕ面とを重ね合わせ、ウエハボンダを用いて貼り合わせ実験１ａと同様の条件で貼り合わせた。
【００８２】
４）貼り合わせ実験１ｄ（比較例）
直径が１００ｍｍ、厚さが５００μｍである平板形状のＳｉ基板を支持基板として用意した。当該支持基板の主表面上にオーミック電極を、反対（裏面）側の主表面上に陽極をそれぞれ貼り合わせ実験１ａと同様に形成した。このようにして得られた支持基板のＡｕＳｎ面と半導体層付複合基板のＡｕ面を重ね合わせ、ウエハボンダを用いて貼り合わせ実験１ａと同様の条件で貼り合わせた。
【００８３】
５）貼り合わせ実験１ｅ（比較例）
貼り合わせ実験１ｄと同様の支持基板を用意し、当該支持基板のＡｕＳｎ面と半導体層付複合基板のＡｕ面とを、ウエハボンダを用いて貼り合わせた。貼り合わせは、真空（雰囲気圧力＜１Ｐａ）チャンバー内において、支持基板と半導体層付複合基板とを３ＧＰａの圧力で押しつけつつ３００℃まで昇温させた後、その状態を１分間保持することにより行った。
【００８４】
＜評価１＞
接合後、超音波顕微鏡を用いて接合面内の接合不良（空隙など）を確認した。貼り合わせ実験１ａ〜１ｃでは、圧力０．３ＧＰａで貼り合わせることにより、空隙のない良好な接合状態を有する基板接合体を得ることができることを確認した。貼り合わせ実験１ｃでは、突起状部の除去方法によらず、突起状部を除去した半導体層付複合基板と支持基板とは良好に接合していた。一方、比較例としての貼り合わせ実験１ｄでは、圧力０．３ＧＰａで貼り合わせたところ、支持基板の主表面の中央部分における中心から半径１５ｍｍ以内の領域と、突起状部の先端と支持基板の主表面との接触部でのみ接合していた。また、比較例としての貼り合わせ実験１ｅでは、貼り合わせ時の圧力を３ＧＰａとしたところ、突起状部と干渉して反りを生じていた支持基板（Ｓｉ基板）は、負荷に耐えきれずに突起状部との接点を起点として割れている様子が観察された。
【００８５】
＜下地基板を溶解除去（複合積層基板の作製）＞
次に、基板接合体から下地基板およびＳｉＯ２を除去し、複合積層基板を作製した。このとき、下地基板の材料によって、除去工程を以下の通りに行った。
【００８６】
１）下地基板がＭｏ基板の場合
まず、直径が１２５ｍｍ、厚さが５００μｍのサファイア基板を用意した。このサファイア基板と半導体層付複合基板におけるＳｉ基板（支持基板）とを、ワックスを介して貼り付けた。さらに、半導体付複合基板において、外周側面にワックスを塗布して保護膜を形成した。次に３５％硝酸水溶液を用意した。マグネチックスターラを用い、回転速度２００ｒｐｍで撹拌した硝酸水溶液中にサファイア基板ごと基板接合体を投入し、４０分間浸漬することで、Ｍｏ基板を完全に溶解除去した。さらに、Ｍｏ基板が除去された基板接合体を塩酸および純水で洗浄した後、バッファードフッ酸（ＢＨＦ）水溶液（５０％フッ化水素酸水溶液と４０％フッ化アンモニウム水溶液とを体積比１：５で混合したもの）に１０分間浸漬することで、ＧａＮ層上のＳｉＯ２を溶解除去した。
【００８７】
次いで、上記基板接合体のＳｉ基板とサファイア基板を分離し、Ｓｉ基板に付着したワックスと、保護膜として形成したワックスとを有機溶媒（例えば、アセトンおよびイソプロパノールなど）を用いた洗浄によって除去した。このようにして、ＧａＮ層が露出した複合積層基板を作製した。
【００８８】
２）下地基板がムライト基板の場合
まず、基板接合体におけるムライト基板（下地基板）を、平面研削機を用いて厚みが４０μｍとなるまで研削した。次に直径が１２５ｍｍ、厚さが５００μｍのサファイア基板を用意した。このサファイア基板と基板接合体におけるＳｉ基板（支持基板）とを、ワックスを介して貼り付けた。さらに、基板接合体の外周側面にワックスを塗布して保護膜を形成した。次に５０％フッ化水素酸水溶液を用意した。マグネチックスターラを用い、回転速度２００ｒｐｍで撹拌したフッ化水素酸水溶液中にサファイア基板ごと基板接合体を投入し、３０分間浸漬した。このようにすることで、ムライト基板を構成するムライト粒の粒界を溶解し、浸透したフッ化水素酸が、ムライト基板とＧａＮ薄膜を接合していたＳｉＯ２層に到達する。そしてこのフッ化水素酸によりＳｉＯ２層が溶解除去されることで、ムライト基板はリフトオフされた。
【００８９】
次いで、上記基板接合体においてＳｉ基板とサファイア基板とを分離し、Ｓｉ基板に付着したワックスと、保護膜として形成したワックスとを有機溶媒を用いた洗浄によって除去した。このようにして、ＧａＮ層が露出した複合積層基板を作製した。
【００９０】
３）下地基板がＹＳＺムライト基板の場合
まず、基板接合体におけるＹＳＺムライト基板（下地基板）を、平面研削機を用いて厚み４０μｍとなるまで研削した。次に直径１２５ｍｍ、厚さ５００μｍのサファイア基板を用意した。このサファイア基板と基板接合体におけるＳｉ基板（支持基板）とを、ワックスを介して貼り付けた。さらに、基板接合体の外周側面にワックスを塗布して保護膜を形成した。次に５０％フッ化水素酸水溶液を用意した。マグネチックスターラを用い、回転速度２００ｒｐｍで撹拌したフッ化水素酸水溶液中にサファイア基板ごと基板接合体を投入し、８時間浸漬した。このようにすることで、ＹＳＺムライト基板を構成するムライト粒の粒界を溶解し、浸透したフッ化水素酸が、ＹＳＺムライト基板とＧａＮ薄膜を接合していたＳｉＯ２層に到達する。そしてこのフッ化水素酸によりＳｉＯ２層が溶解除去されることで、ＹＳＺムライト基板はリフトオフされた。
【００９１】
次いで、上記基板接合体においてＳｉ基板とサファイア基板とを分離し、Ｓｉ基板に付着したワックスと、保護膜として形成したワックスとを有機溶剤を用いた洗浄によって除去した。このようにして、ＧａＮ層が露出した複合積層基板を作製した。
【００９２】
＜裏面電極形成（デバイス化）＞
複合積層基板において露出したＧａＮ層上に、フォトリソグラフィー法を用いてレジストマスクを形成し、ＩＣＰ−ＲＩＥ（誘導結合プラズマ反応性イオンエッチング）装置により、エッチングガスとして塩素ガスを用いて厚さ２００ｎｍだけエッチングし、ＧａＮ層を除去した。さらに、ＧａＮ層の除去により露出したＩＩＩ族窒化物半導体層上に、ＥＢ蒸着装置を用いてＴｉ（厚さ２０ｎｍ）、Ａｌ（厚さ２００ｎｍ）、Ｔｉ（厚さ２０ｎｍ）、Ａｕ（厚さ３００ｎｍ）を成膜した。成膜後、アセトンでレジストマスクを溶解除去することで陰極をリフトオフ形成した。この後、ＲＴＡ装置において窒素雰囲気で加熱温度を２５０℃、加熱を３分間として合金化処理を施した。
【００９３】
＜チップ化、実装＞
まず、複合積層基板をダイシングしてチップ化した。次に、ダイボンダを用いてステムの陰極用端子と繋がっている主面上にダイシングしたチップ（ＬＥＤチップ）の陽極側を下側にして、銀ペーストを接着剤としてチップをダイボンディングした。ボンディング後、加熱温度が１７０℃のオーブンに３０分間投入し、接着剤を焼成してチップをステムの主表面上に固定した。さらに、ワイヤボンディングを用いてＡｕワイヤでチップ表面の陰極とステムの陰極用端子とを結線した。
【００９４】
＜評価２＞
実装後の特性を評価して、ＬＥＤとしての歩留まりを算出した。歩留まりは、複合基板上に形成可能なＬＥＤの数に対する、実装可能でかつ良好な性能を示したＬＥＤの数の比として定義し、算出した。
【００９５】
貼り合わせ実験１ｄにおいて、０．３ＧＰａの圧力で接合した複合積層基板を用いた場合、接合が不十分と確認された領域のＩＩＩ族窒化物半導体層が、ダイシングに伴い剥落した。その結果、ＬＥＤの歩留まりは８％であった。
【００９６】
一方、本発明に係る貼り合わせ実験１ａ〜１ｃにおいて作製した複合積層基板を用いた場合には、ＩＩＩ族窒化物半導体層の剥落は見られなかった。貼り合わせ実験１ａで作製した複合積層基板を用いた場合のＬＥＤの歩留まりは８５％であり、貼り合わせ実験１ｂで作製した複合積層基板を用いた場合のＬＥＤの歩留まりは８０％であり、貼り合わせ実験１ｃで作製した複合積層基板を用いた場合のＬＥＤの歩留まりは７０％であった。
【００９７】
（実施例２）
＜ＩＩＩ族窒化物半導体層の成長（半導体層付複合基板の準備）＞
実施例１と同様の複合基板にＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体層としてのエピタキシャル膜を形成した。具体的には、ＧａＮ層の主表面上にまずｎ‐ＧａＮ（アクセプタ密度１．５×１０１８ｃｍ−３）を厚さ１μｍ、ｎ‐ＧａＮ（アクセプタ密度５．５×１０１５ｃｍ−３）を厚さ７μｍ成長させた。この間、成長温度は最高で１０５０℃に達した。このようにして、半導体層付複合基板を作製した。取り出したＧａＮのエピタキシャル膜にはクラックなどが見られなかった。ＣＬ評価の結果、エピ膜の結晶欠陥密度は１０×５ｃｍ−２台であった。このとき、半導体層付複合基板において、ＩＩＩ族窒化物半導体層の外周部には、高さ１５μｍ程度の突起状部が形成された。さらにその外側のＳｉＯ2露出部には、２０μｍ以上１５０μｍ以下の高さを持つ突起状部がランダムに形成された。
【００９８】
次に、フィールドプレートを以下の通り形成した。プラズマＣＶＤ法を用いて、シランガスとアンモニアガスを原料ガスとして半導体層付複合基板の主表面上にＳｉ３Ｎ４膜を成膜した。Ｓｉ３Ｎ４膜の膜厚は５００ｎｍとした。次にＲＴＡ装置を用い、窒素雰囲気中において加熱温度６００℃、加熱時間３分間の条件で半導体層付複合基板をアニールした。次に、フォトリソグラフィー法を用いて、Ｓｉ３Ｎ４膜上に開口部を有する第１のレジストマスクを形成した。次に、半導体層付複合基板をバッファードフッ酸（ＢＨＦ）水溶液（５０％フッ化水素酸水溶液と４０％フッ化アンモニウム水溶液とを体積比１：５で混合したもの）に１５分間浸漬することで、第１のレジストマスクの開口部に露出したＳｉ３Ｎ４膜を除去した。除去後、アセトンを用いて第１のレジストマスクを除去した。
【００９９】
次に、再びフォトリソグラフィー法を用いて、Ｓｉ３Ｎ４膜上に第２のレジストマスクを形成した。第２のレジストマスクは、Ｓｉ３Ｎ４膜の開口部と重なる領域に開口部を有し、かつ当該開口部のサイズがＳｉ３Ｎ４膜の開口部のサイズよりも大きくＳｉ３Ｎ４膜の開口部が完全に露出するようにした。次に、ＥＢ蒸着装置を用いて、第２のレジストマスク上およびその開口部に露出した半導体層付複合基板の主表面上にＮｉ（厚さ５０ｎｍ）、Ａｕ（厚さ３００ｎｍ）を成膜した。成膜後、アセトンを用いて第２のレジストマスクおよびその上に成膜されたＮｉ／Ａｕ膜を除去（リフトオフ）することで、Ｓｉ３Ｎ４膜の開口部に露出した半導体層付複合基板の主表面上からＳｉ３Ｎ４膜上に延在する、上記Ｎｉ／Ａｕ膜からなる電極パターンを形成した。
【０１００】
次に、ＲＴＡ装置を用い、窒素雰囲気中において加熱温度を４００℃、加熱時間３分間の条件で半導体層付複合基板をアニールした。
【０１０１】
次に、ＥＢ蒸着装置を用いて、上記半導体層付複合基板の主表面上（上記電極パターン上および上記電極パターンが形成されていないＳｉ３Ｎ４膜上）にＮｉ（厚さ５０ｎｍ）、Ｐｔ（厚さ４００ｎｍ）、Ａｕ（厚さ５０ｎｍ）を成膜した。このようにして、ＧａＮのエピタキシャル膜とショットキー接合したショットキー電極（Ｎｉ／Ａｕ）、および当該ショットキー電極と電気的に接続された金属パッド層（Ｎｉ／Ｐｔ／Ａｕ／Ｎｉ／Ａｕ）を含む接続層を備えた半導体層付複合基板を作製した。
【０１０２】
＜ＩＩＩ族窒化物半導体層と支持基板との貼り合わせ＞
実施例１と同様の５種類の方法で、半導体層付複合基板におけるＩＩＩ族窒化物半導体層と支持基板とを貼り合わせて、貼り合わせ実験２ａ〜２ｅを実施した。支持基板として用意したＳｉ基板は、いずれも主表面の面方位が（１００）であり、ｐ型にドープされており、抵抗率は０．００１Ωｃｍ以下である。
【０１０３】
＜評価３＞
実施例１における評価１と同様の手法を用いて、貼り合わせ実験２ａ〜２ｅでの半導体層付複合基板と支持基板との接合面内の接合不良（空隙など）の有無を確認した。なお、突起状部の高さは最大で１５０μｍであり、ＧａＮ層上の突起状部はＧａＮ層の外周端部から５０μｍ程度の領域内に形成されていた。
【０１０４】
貼り合わせ実験２ａ〜２ｃでは、圧力０．３ＭＰａで半導体層付複合基板と支持基板とを貼り合わせることにより、空隙のない良好な接合状態を有する基板接合体を得ることができることが確認できた。貼り合わせ実験２ｃでは、突起状部の除去方法によらず、突起状部を除去した半導体層付複合基板と支持基板とは良好に接合していた。一方、比較例としての貼り合わせ実験２ｄでは、圧力０．３ＧＰａで半導体層付複合基板と支持基板とを貼り合わせたところ、得られた基板接合体は、支持基板の主表面の中央部分における中心から半径２５ｍｍ以内の領域と、突起状部の先端と支持基板の主表面との接触部でのみ接合していた。貼り合わせ時の圧力を３ＧＰａとした貼り合わせ実験２ｅでは、突起状部と干渉して反りを生じていた支持基板（Ｓｉ基板）は、負荷に耐えきれずに突起状部との接点を起点として割れている様子が観察された。
【０１０５】
＜下地基板を溶解除去（複合積層基板の作製＞
次に、基板接合体から下地基板およびＳｉＯ２を除去し、複合積層基板を作製した。除去方法は実施例１と同様であり、下地基板の材料に応じて行った。これにより、ＧａＮ層が露出した複合積層基板を作製した。
【０１０６】
＜裏面電極形成（デバイス化）＞
複合積層基板において露出したＧａＮ層を、ＩＣＰ−ＲＩＥ装置により、エッチングガスに塩素ガスを用いて２００ｎｍエッチングし、除去した。次に、ＧａＮ層の除去により露出したＩＩＩ族窒化物半導体層上にフォトリソグラフィー法を用いてレジストマスクを形成した。次に、ＥＢ蒸着装置を用いて、該レジストマスクが形成されたＩＩＩ族窒化物半導体層上にＴｉ（厚さ２０ｎｍ）、Ａｌ（厚さ３０ｎｍ）、再びＴｉ（厚さ２０ｎｍ）、Ａｕ（厚さ３００ｎｍ）を成膜した。成膜後、アセトンで該レジストマスクを溶解除去することで、ＩＩＩ族窒化物半導体層上に陰極をリフトオフ形成した。次にＥＢ蒸着装置を用いて、Ｓｉ基板上にＴｉ（厚さ２０ｎｍ）、Ｐｔ（厚さ３００ｎｍ）、Ａｕ（厚さ３００ｎｍ）を成膜し、陽極を形成した。次に、ＲＴＡ装置を用いて窒素雰囲気下において加熱温度２５０℃、加熱時間３分間の条件で複合積層基板をアニールした。
【０１０７】
＜チップ化、実装＞
複合積層基板をダイシングしてチップ化した。次に、ダイボンダを用いて、評価用実装パッケージ（ＴＯ２２０）の主面（陽極用端子と繋がっている面）上にダイシングしたチップを、その陽極側を下側にしてダイボンディングした。接着剤には、ＡｕＳｎはんだを用いた。さらに、ワイヤボンダを用いてチップ表面の陰極とパッケージの陰極用端子とをＡｕワイヤで結線した。その後、パッケージを樹脂で封止した。
【０１０８】
＜評価４＞
実装後の特性を評価して、ショットキーバリアダイオード（ＳＢＤ）としての歩留まりを算出した。その結果、比較例として貼り合わせ実験２ｄで得られた複合積層基板から作製したＳＢＤのうち、評価３の欄に記載したように接合が不十分と確認された複合積層基板の領域から作製したＳＢＤにおいてＩＩＩ族窒化物半導体層がダイシングに伴い剥落した。その結果、貼り合わせ実験２ｄで得られた複合積層基板から作製したＳＢＤの歩留まりは、４％であった。一方、本発明に係る貼り合わせ実験２ａ〜２ｃにより作製された複合積層基板から作製したＳＢＤ（貼り合わせ実験２ｃの場合にあっては、突起状部を除去した複合積層基板から作製したＳＢＤ）においては、ＩＩＩ族窒化物半導体層の剥落は見られなかった。貼り合わせ実験２ａおよび２ｂで作製した複合積層基板から作製したＳＢＤの歩留まりは８５％であり、貼り合わせ実験２ｃで作製した複合積層基板から作製したＳＢＤの歩留まりは７０％であった。
【０１０９】
実施例の結果から、本発明に係る複合積層基板およびＩＩＩ族窒化物半導体デバイスの製造方法によれば、支持基板とＩＩＩ族窒化物半導体層との良好な接合を実現できるため、ＩＩＩ族窒化物半導体デバイスを高歩留まりで作製できることが確認できた。
【０１１０】
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の実施の形態および実施例を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態および実施例に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
【産業上の利用可能性】
【０１１１】
本発明は、ＩＩＩ族窒化物半導体層とは化学組成の異なる半導体を基板として用いるＩＩＩ族窒化物半導体デバイスの製造方法に特に有利に適用される。
【符号の説明】
【０１１２】
１  複合基板、１Ｐ  接合基板、２  半導体層付複合基板、３  基板接合体、４  複合積層基板、５  半導体デバイス、１０  下地基板、２０  ＧａＮ基板、２０ｉ  イオン注入領域、２１  ＧａＮ層、２２  残りのＧａＮ基板、３０，３１，３２  中間層、４０  ＩＩＩ族窒化物半導体層、４１  ｎ型半導体層、４３  活性層、４５  ｐ型半導体層、４６  ｎ＋型半導体層、４８  ｎ−型半導体層、４９  突起状部、５０  支持基板、５１  凹部、５２  中央部分、６０  接続層、６１  ｐ側オーミック電極層、６３  はんだ層、６５  金属パッド層、６７  オーミック電極層、７０ａ  陽極、７０ｃ  陰極、８０  加工変質層。
【図１】
2014175335.tif 000003
【図２】
2014175335.tif 000004
【図３】
2014175335.tif 000005
【図４】
2014175335.tif 000006
【図５】
2014175335.tif 000007
【図６】
2014175335.tif 000008
【図７】
2014175335.tif 000009
【図８】
2014175335.tif 000010
【図９】
2014175335.tif 000011
【図１０】
2014175335.tif 000012
【図１１】
2014175335.tif 000013
【図１２】
2014175335.tif 000014
【図１３】
2014175335.tif 000015