(57)【要約】【課題】半導体装置内に組込まれたＴａＮ素子の面内寸法のばらつきを従来よりも低減することができる半導体装置の製造方法を提供する。【解決手段】本願発明に係る半導体装置の製造方法は、基板３上にＴａＮ層４を形成する工程と、ＴａＮ層４上にＳｉＮ層５を形成する工程と、ＳｉＮ層５上にマスク６２とダミーマスク６１、６３とを形成する工程と、マスク６２及びダミーマスク６１、６３を用いてＳｉＮ層５及びＴａＮ層４をエッチングしてＴａＮ素子を形成する工程とを有し、ダミーマスク６１、６３は、ＴａＮ素子の導通方向をマスク６２の長さ方向とした場合に、マスク６２の幅方向の両側にマスク６２との間隔が等しく配置されるとともにマスク６２の幅方向から見た場合にマスク６２の全部と重なる部分を少なくとも備えたものである。【選択図】図３
2014175347.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成した窒化タンタル層をエッチングして窒化タンタル素子を形成する半導体装置の製造方法において、
前記基板上に前記窒化タンタル層を形成する工程と、
前記窒化タンタル層上に窒化ケイ素層を形成する工程と、
前記窒化ケイ素層上に、前記窒化タンタル素子のパターニング用の第１のマスクと、ダミーパターニング用の第２のマスクと、を形成する工程と、
前記第１のマスク及び前記第２のマスクを用いて前記窒化ケイ素層及び前記窒化タンタル層をエッチングして前記窒化タンタル素子を形成する工程と、を有し、
前記第２のマスクは、前記窒化タンタル素子の導通方向を前記第１のマスクの長さ方向とした場合に、前記第１のマスクの幅方向の両側に、前記第１のマスクとの間隔が等しく配置されるとともに、前記第１のマスクの幅方向から見た場合に前記第１のマスクの全部と重なる部分を少なくとも備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１のマスクと第２のマスクとを形成する工程では、前記第１のマスクの幅と、前記第１のマスクと前記第２のマスクとの間隔と、を等しくすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２のマスクは、前記第１のマスクの長さ方向の両側に、前記第１のマスクとの間隔が等しく配置されるとともに、前記第１のマスクの長さ方向から見た場合に前記第１のマスクの全部と重なる部分をさらに備えていることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記窒化タンタル素子を形成する工程では、前記エッチングに用いるエッチングガスをハロゲン系ガスとしたことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記窒化タンタル素子は、窒化タンタル抵抗体であることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第１のマスクと前記第２のマスクは、前記窒化ケイ素層上に酸化ケイ素層を形成し、前記酸化ケイ素層上にパターニングしたレジストマスクを形成し、前記レジストマスクを用いて前記酸化ケイ素層をエッチングして形成したマスクであることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
窒化タンタル素子を備えた半導体装置において、
前記窒化タンタル素子と、素子として使用しないダミー窒化タンタル素子とを備え、
前記ダミー窒化タンタル素子は、前記窒化タンタル素子の導通方向を前記窒化タンタル素子の長さ方向とした場合に、前記窒化タンタル素子の幅方向の両側に、前記窒化タンタル素子との間隔が等しく配置されるとともに、前記窒化タンタル素子の幅方向から見た場合に前記窒化タンタル素子と重なる部分を少なくとも備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法、特に窒化タンタルからなる素子を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
抵抗値の周波数依存性と抵抗温度係数とが小さく、実装・使用時の熱に対しても安定な抵抗体として、窒化タンタル（ＴａＮ）からなる抵抗体（以下、「ＴａＮ抵抗体」ともいう。）が知られている。そして、このＴａＮ抵抗体を備えた半導体装置には、例えば特許文献１に記載されたものがある。特許文献１には、ＴａＮ抵抗素子の下面に形成された下面酸化防止絶縁膜と、ＴａＮ抵抗素子の上面に形成された上面酸化防止絶縁膜と、ＴａＮ抵抗素子の側面近傍にのみ形成された側面酸化防止絶縁膜とを有する半導体装置が記載されている。また、この特許文献１には、上記半導体装置の製造方法も記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３０２０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された製造方法に基づいて形成したＴａＮからなる素子（例えば、ＴａＮ抵抗体）は、その面内寸法のばらつきが大きいことを発明者は見出した。ＴａＮ素子において面内寸法のばらつきが大きいと、ＴａＮ素子の線幅を細くすること（ＴａＮ素子の細線化）が困難となる。ＴａＮ素子を備えた半導体装置を小型化（チップシュリンク）する際には線幅の細いＴａＮ素子を使用する必要があるため、従来技術ではチップシュリンクが困難な場合がある。
【０００５】
本発明は、このような事情に鑑みてなされたものであって、半導体装置内に組込まれたＴａＮ素子の面内寸法のばらつきを従来よりも低減することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様は、基板上に形成した窒化タンタル層をエッチングして窒化タンタル素子を形成する半導体装置の製造方法において、前記基板上に前記窒化タンタル層を形成する工程と、前記窒化タンタル層上に窒化ケイ素層を形成する工程と、前記窒化ケイ素層上に、前記窒化タンタル素子のパターニング用の第１のマスクと、ダミーパターニング用の第２のマスクと、を形成する工程と、前記第１のマスク及び前記第２のマスクを用いて前記窒化ケイ素層及び前記窒化タンタル層をエッチングして前記窒化タンタル素子を形成する工程と、を有し、前記第２のマスクは、前記窒化タンタル素子の導通方向を前記第１のマスクの長さ方向とした場合に、前記第１のマスクの幅方向の両側に、前記第１のマスクとの間隔が等しく配置されるとともに、前記第１のマスクの幅方向から見た場合に前記第１のマスクの全部と重なる部分を少なくとも備えていることを特徴とする半導体装置の製造方法である。
【０００７】
また、上記の半導体装置の製造方法において、前記第１のマスクと第２のマスクとを形成する工程では、前記第１のマスクの幅と、前記第１のマスクと前記第２のマスクとの間隔と、を等しくすることとしてもよい。
また、上記の半導体装置の製造方法において、前記第２のマスクは、前記第１のマスクの長さ方向の両側に、前記第１のマスクとの間隔が等しく配置されるとともに、前記第１のマスクの長さ方向から見た場合に前記第１のマスクの全部と重なる部分をさらに備えていることとしてもよい。
【０００８】
また、上記の半導体装置の製造方法において、前記窒化タンタル素子を形成する工程では、前記エッチングに用いるエッチングガスをハロゲン系ガスとしたこととしてもよい。
また、上記の半導体装置の製造方法において、前記窒化タンタル素子は、窒化タンタル抵抗体であることとしてもよい。
また、上記の半導体装置の製造方法において、前記第１のマスクと前記第２のマスクは、前記窒化ケイ素層上に酸化ケイ素層を形成し、前記酸化ケイ素層上にパターニングしたレジストマスクを形成し、前記レジストマスクを用いて前記酸化ケイ素層をエッチングして形成したマスクであることとしてもよい。
【０００９】
本発明の別の態様は、窒化タンタル素子を備えた半導体装置において、前記窒化タンタル素子と、素子として使用しないダミー窒化タンタル素子とを備え、前記ダミー窒化タンタル素子は、前記窒化タンタル素子の導通方向を前記窒化タンタル素子の長さ方向とした場合に、前記窒化タンタル素子の幅方向の両側に、前記窒化タンタル素子との間隔が等しく配置されるとともに、前記窒化タンタル素子の幅方向から見た場合に前記窒化タンタル素子と重なる部分を少なくとも備えていることを特徴とする半導体装置である。
【発明の効果】
【００１０】
本発明によれば、第１のマスクと、第１のマスクの幅方向の両側に第１のマスクとの間隔が等しく配置される第２のマスクとを形成しているため、ドライエッチング時のローディング効果によって窒化ケイ素層をエッチングする速度を高めることができる。これにより、第２のマスクを形成しなかった場合（従来技術）と比較して、短時間で窒化ケイ素層のパターニングを完了することができ、窒化タンタル層のエッチング開始時を早めることができる。また、従来技術と比較してパターニングされた窒化ケイ素同士の距離が近いため、窒化タンタル層のエッチングによって生じ窒化ケイ素の側壁を覆う側壁デポ物の量を増大させることができる。この側壁デポ物で上記側壁を覆うことで窒化ケイ素のサイドエッチングを抑制することができる。これにより、上記サイドエッチングに起因する窒化ケイ素の面内寸法のばらつきを低減することができる。
【００１１】
本発明では、この面内寸法のばらつきを低減した窒化ケイ素をマスクにして窒化タンタル層をエッチングするため、面内寸法のばらつきを低減した窒化タンタル素子を形成することができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係るＴａＮ抵抗体を備えた半導体装置の構造を示す図であって、（ａ）は斜視図、（ｂ）は平面図である。
【図２】第１実施形態に係る半導体装置の製造方法を説明する断面図である（その１）。
【図３】第１実施形態に係る半導体装置の製造方法を説明する断面図である（その２）。
【図４】第１実施形態に係る半導体装置の製造方法を説明する断面図である（その３）。
【図５】第１実施形態に係る半導体装置の製造方法を説明する断面図である（その４）。
【図６】第１実施形態に係る半導体装置の製造方法のフローを説明する図である。
【図７】第２実施形態に係るＴａＮ抵抗体を備えた半導体装置の構造を示す平面図である。
【図８】第２実施形態に係る半導体装置を製造する際に用いるダミーマスクの形状を説明する平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の第１実施形態に係るＴａＮ抵抗体を備えた半導体装置及びその製造方法について、図１〜６を参照しつつ説明する。
（第１実施形態）
図１は、本実施形態に係るＴａＮ抵抗体を備えた半導体装置の構造を示す図であって、（ａ）は斜視図、（ｂ）は平面図である。なお、ＴａＮ抵抗体は「ＴａＮ素子」の一態様である。以下、ＴａＮ素子としてＴａＮ抵抗体を製造する場合について説明する。
本実施形態に係る半導体装置１は、基板３と、ＴａＮ抵抗体４２と、ＴａＮ疑似抵抗体（以下、「ダミー抵抗体」ともいう。）４１、４３と、層間絶縁膜（図示せず）と、ビア１０と、金属配線１１Ａとを備えた半導体装置である。以下、この半導体装置１の構造の詳細について説明する。
【００１４】
基板３は、絶縁性を備えた基板であって、図１（ａ）の図面手前側から図面奥側に向かって平行に延びる３本の畝状凸部３１、３２、３３を備えた基板である。凸部３１、３２、３３は、略同じサイズ・形状をしている。凸部３１、３２、３３の平面形状は、例えば矩形状である。凸部３１、３２、３３は、左側面と右側面と上面とをそれぞれ備えており、凸部３２の左側面と凸部３１の右側面との間隔ＷＬは、凸部３２の右側面と凸部３３の左側面との間隔ＷＲと略同じである。換言すると、凸部３２の幅方向（図面左右方向）の両側に、凸部３２との間隔を等しくして凸部３１と凸部３３とが配置されている。
【００１５】
凸部３２の上面には、その上面を覆うようにＴａＮ抵抗体４２が形成されている。また、凸部３１、３３の上面には、その上面を覆うようにダミー抵抗体４１、４３がそれぞれ形成されている。ＴａＮ抵抗体４２及びダミー抵抗体４１、４３の形状はそれぞれ直方体であって、その大きさは略同じである。また、ＴａＮ抵抗体４２及びダミー抵抗体４１、４３の幅は、凸部３１、３２、３３の幅と略同じである。つまり、ＴａＮ抵抗体４２の幅方向の両側に、ＴａＮ抵抗体４２との間隔を等しくしてダミー抵抗体４１、４３が配置されている。より詳しくは、ＴａＮ抵抗体４２の左側面とダミー抵抗体４１の右側面との間隔は、上述の間隔ＷＬと略同じである。また、ＴａＮ抵抗体４２の右側面とダミー抵抗体４３の左側面との間隔は、上述の間隔ＷＲと略同じである。このため、ＴａＮ抵抗体４２の幅方向から見た場合、ＴａＮ抵抗体４２とダミー抵抗体４１、４３とは重なっている。なお、ダミー抵抗体４１、４３は、ＴａＮ抵抗体や金属配線としても使用可能であるが、半導体装置１においては抵抗体や金属配線として使用されるものではない。
【００１６】
ＴａＮ抵抗体４２及びダミー抵抗体４１、４３を備えた基板３上には、不図示の層間絶縁膜が形成されている。この層間絶縁膜は、例えば二酸化ケイ素（ＳｉＯ２）で形成された絶縁膜である。このため、層間絶縁膜と基板３とで挟まれたＴａＮ抵抗体４２及びダミー抵抗体４１、４３は、電気的に絶縁された状態となっている。
ＴａＮ抵抗体４２の上面であって、その長さ方向の両端部にはビア（ＶＩＡ）１０が形成されている。このビア１０は、ＴａＮ抵抗体４２と後述する金属配線１１Ａとを電気的に接続するための配線であって、基板３の上下方向に延びた配線である。各ビア１０は導電性材料（例えば、タングステン）で形成されており、その形状はそれぞれ直方体である。なお、各ビア１０は上述の層間絶縁膜を貫通して形成されている。
【００１７】
ビア１０の一方の端部は、金属配線１１Ａと接している。この金属配線１１Ａは、平板状をした配線であって層間絶縁膜上に形成されている。また、金属配線１１Ａは、導電性材料（例えば、アルミニウム）で形成されており、例えばＴａＮ抵抗体４２の長さ方向に沿って延びている（図１（ｂ）参照）。なお、図１（ｂ）において、金属配線１１Ａと重なるビア１０及びＴａＮ抵抗体４２の端部については、破線で示している。
【００１８】
（半導体装置の製造方法）
図２〜５は、本実施形態に係る半導体装置の製造方法の各工程を模式的に示す断面図である。また、図６は、本実施形態に係る半導体装置の製造方法のフローを説明する図である。なお、図２〜５の各図左側には、従来技術に係る半導体装置の製造方法の一例を本実施形態の比較例として示している。以下、本実施形態に係る半導体装置の製造方法を、この比較例と適宜対比して説明する。
【００１９】
図２（ａ）は、本実施形態に係る半導体装置の製造方法で用いられる積層体を示す図である。この積層体は、絶縁性の基板３と、ＴａＮ層４と、窒化ケイ素（以下、「ＳｉＮ」ともいう。）層５と、酸化ケイ素（以下、「ＳｉＯ」ともいう。）層６と、フォトレジスト層７とをこの順に有したものである。この積層体は、例えば、基板３上にＴａＮ層４を形成し、ＴａＮ層４上にＳｉＮ層５を形成し、ＳｉＮ層５上にＳｉＯ層６を形成し、ＳｉＯ層６上にフォトレジスト層７を形成したものである。なお、各層において、膜厚は略均一となっている。
【００２０】
まず、この積層体の最上層であるフォトレジスト層７をパターニングして、図２（ｂ）に示すように、３枚のマスク（以下、「レジストマスク」ともいう。）７１、７２、７３を形成する（Ｓ１）。このパターニングでは、例えば、フォトリソグラフィー法を用いることができる。レジストマスク７１、７２、７３は、ＳｉＯ層６をエッチングする際に用いるマスクである。レジストマスク７１、７２、７３を形成する工程では、レジストマスク同士を等間隔で（つまり、間隔Ｗ２と間隔Ｗ３とを等しくして）形成する。より詳しくは、レジストマスク７１、７３を、レジストマスク７２の幅方向（図面左右方向）の両側に、レジストマスク７２との間隔を等しくしてＳｉＯ層６上に形成する。また、好ましくはマスク同士の間隔Ｗ２、Ｗ３とレジストマスク７２の幅Ｗ１とが等しくなるようにレジストマスク７１、７３を形成する。
このようにして形成したレジストマスク７１、７２、７３の平面形状は、例えば図面手前側から図面奥側に向かってそれぞれ延びている矩形状である。
なお、図２（ｂ）の左側には、レジストマスク７４の幅方向の両側には他のレジストマスクが形成されていない形態が示されている。
【００２１】
次に、図２（ｃ）に示すように、レジストマスク７１、７２、７３を用いてＳｉＯ層６をドライエッチングする（Ｓ２）。こうして、マスク６２（第１のマスク）と、マスク６２の幅方向の両側にマスク６２との間隔が等しく配置されたマスク６１、６３（第２のマスク）と、をＳｉＮ層５上に形成する。また、マスク６１、６３を、マスク６２の幅方向（図面左右方向）から見た場合にマスク６２の全部と重なるように形成する。このマスク６１、６２、６３は、後述するＳｉＮ層５及びＴａＮ層４をドライエッチングする際のハードマスクとなる。なお、マスク６２は後述するＴａＮ抵抗体をパターニングするためのマスクであり、マスク６１、６３は後述するダミーＴａＮ抵抗体をパターニングするためのダミーマスクである。また、上述のドライエッチングは、例えば、ＣＦ（フッ化炭素）系ガスを用いて実施される。
【００２２】
マスク６１、６２、６３の平面形状は、レジストマスク７１、７２、７３の平面形状を反映したものとなっている。このため、ハードマスク同士の間隔は等しくなっている。より詳しくは、マスク６２とマスク６１との間隔は、上述の間隔Ｗ２を略同じである。また、マスク６２とマスク６３との間隔は、上述の間隔Ｗ３を略同じである。
なお、図２（ｃ）の左側には、マスク６４の幅方向の両側には他のマスクが形成されていない形態が示されている。
【００２３】
次に、図３（ａ）に示すように、レジストマスク７１、７２、７３を除去する（Ｓ３）。このレジストマスク７１、７２、７３を除去する工程では、公知の技術を用いることができる。例えば、フォトレジスト層７に有機系ポリマーを用いた場合には、酸素プラズマを用いてレジストマスク７１、７２、７３を除去する。
次に、マスク６１、６２、６３を用いてＳｉＮ層５及びＴａＮ層４を一貫エッチングする（Ｓ４）。ここで「一貫エッチング」とは、１種類のエッチングガスを用いて複数の層を連続してドライエッチングする工程をいう。本工程で用いるエッチングガスは、例えばハロゲン系ガスである。また、本工程におけるエッチングの条件は、例えばＲＦパワー１００Ｗ、温度３５℃である。また、本工程で用いるエッチング装置には、例えばプラズマエッチング装置である。
【００２４】
本工程では、図３（ｂ）に示すように、まずＳｉＮ層５をドライエッチングする。図３（ａ）に示すように、マスク６２の幅方向の両側にはダミーマスクであるマスク６１、６３が形成されている。このため、マスク６１、６３を形成しなかった場合（従来技術）と比較して、ＳｉＮ層５をエッチングする速度が速まる。その結果、従来技術と比較して、短時間でＳｉＮ層５のエッチングを完了させ、ＴａＮ層４のエッチング開始時を早めることができる。なお、上述のエッチング速度の上昇は、いわゆるローディング効果によるものであり、「ローディング効果」とは、マスクの密度が高くなるにつれ、ラジカルの消費量が減少し、エッチングの速度が速くなる現象をいう。また、本工程では、マスク同士の間隔が等しくなっているため、マスク６２の幅方向の両側におけるエッチング速度は略同じである。
【００２５】
なお、図３（ｂ）の左側には、マスク６４が孤立して形成された形態において、ＳｉＮ層５のドライエッチングを実施した場合が示されている。また、図３（ｂ）に示された「Ｄ１」と「Ｄ２」は、ＳｉＮ層５のエッチングされた深さをそれぞれ示すものである。
本工程では、ＳｉＮ層５のエッチングによってＳｉＮからなるキャップ絶縁膜５１、５２、５３が形成される。マスク６１、６２、６３とともにキャップ絶縁膜５１、５２、５３を用いてＴａＮ層４をエッチングすると、キャップ絶縁膜５１、５２、５３の側壁に堆積する側壁デポ物８の量が増大する。これは、本工程では、キャップ絶縁膜５１、５２、５３で挟まれた領域のＴａＮ層４をエッチングしているため、このエッチングで生じた物質がエッチング領域に留まってキャップ絶縁膜５１、５２、５３の側壁に堆積するからである。
【００２６】
ここで、キャップ絶縁膜５２に着目する。キャップ絶縁膜５２の幅方向の両側壁は上述の側壁デポ物８によって保護されるため、当該両側壁におけるサイドエッチング量は低減する。よって、サイドエッチングに起因するキャップ絶縁膜５２の面内寸法のばらつき（特に幅方向におけるばらつき）を低減することができる。
なお、図３（ｃ）の左側に示すように、キャップ絶縁膜５４の幅方向の両側に他のマスクを形成しなかった場合には、ＴａＮ層４のエッチング時にキャップ絶縁膜５４の側壁を覆う側壁デポ物８の量は、本実施形態の場合と比較して少なくなる。よって、キャップ絶縁膜５４の両側壁におけるサイドエッチング量は、本実施形態の場合と比較して増加したものとなる。
【００２７】
ＴａＮ層４のエッチングでは、キャップ絶縁膜５１、５２、５３の平面形状が反映される。このため、ＴａＮ層４をエッチングする際に面内寸法のばらつきを低減したキャップ絶縁膜５２を用いることで、面内寸法のばらつきを低減したＴａＮ抵抗体４２を形成することができる。一方、ＴａＮ層４をエッチングする際に面内寸法がばらついたキャップ絶縁膜５４を用いると、面内寸法がばらついたＴａＮ抵抗体４４が形成される。
【００２８】
ＳｉＮ層５及びＴａＮ層４のエッチング終了後、図４（ａ）に示すように、ＴａＮ抵抗体４１、４２、４３の側壁に堆積した側壁デポ物８を洗浄して除去する（Ｓ５）。この側壁デポ物８の除去には、公知の技術を用いることができる。例えば、有機アルカリ系薬液を用いて側壁デポ物８を除去する。
なお、図４（ａ）の左側には、ＴａＮ抵抗体４４の側壁に堆積した側壁デポ物８を洗浄して除去した状態が示されている。
【００２９】
次に、図４（ｂ）に示すように、マスク６１、６２、６３、キャップ絶縁膜５１、５２、５３及びＴａＮ抵抗体４１、４２、４３を覆うように層間絶縁膜９を形成する（Ｓ６）。層間絶縁膜９は、例えば化学的気相成長（ＣＶＤ）法を用いて形成する。また、層間絶縁膜９の材料には、例えばＳｉＯを用いることができる。なお、図４（ｂ）の左側には、マスク６４、キャップ絶縁膜５４及びＴａＮ抵抗体４４を層間絶縁膜９が覆った状態が示されている。
【００３０】
次に、ＴａＮ抵抗体４２の上面が露出するようにビアホール９Ａを形成する。そして、このビアホール９Ａに導電性材料を充填する。こうして、図４（ｃ）に示すように、ビア１０を形成する（Ｓ７）。このビア１０の材料には、例えばタングステンを用いることができる。ビア１０を形成した後、図５（ａ）に示すように、ビア１０及び層間絶縁膜９を覆うように金属配線層１１を形成する。この金属配線層１１の材料には、例えばアルミニウムを用いることができる。なお、図４（ｃ）の左側にはビア１０を形成した状態が、また図５（ａ）の左側には金属配線層１１を形成した状態が、それぞれ示されている。また、上述の「ビア」は、「プラグ」とも呼ばれる部材である。
【００３１】
最後に、図５（ｂ）に示すように、金属配線層１１をパターニングして金属配線１１Ａを形成する（Ｓ８）。
以上の工程を経ることで、図１に示したＴａＮ抵抗体４２を備える半導体装置１を製造することができる。なお、上述の工程でビア１０及び金属配線１１Ａを形成しなかったＴａＮ抵抗体４１、４３が、半導体装置１におけるダミー抵抗体４１、４３に対応する。また、上述のマスク６１、６２、６３及びキャップ絶縁膜５１、５２、５３は、図１に示した半導体装置１では省略されている。また、図５（ｂ）の左側には従来技術で製造した半導体装置が示されている。
【００３２】
（効果）
（１）本実施形態に係る半導体装置の製造方法では、ダミーマスクであるマスク６１、６３を、マスク６２の幅方向の両側にマスク６２との間隔を等しくして形成している。このため、ドライエッチング時のローディング効果によってＳｉＮ層５をエッチングする速度を高めることができる。これにより、マスク６１、６３を形成しなかった場合（従来技術）と比較して、短時間でＳｉＮ層５のパターニングを完了することができ、ＴａＮ層４のエッチング開始時を早めることができる。また、マスク６１、６２、６３とともにキャップ絶縁膜５１、５２、５３を用いてＴａＮ層４をエッチングすると、従来技術と比較して、キャップ絶縁膜５１、５２、５３の側壁を覆う側壁デポ物８の量を増大させることができる。そして、キャップ絶縁膜５２の幅方向の両側壁が側壁デポ物８で覆われると、当該両側壁におけるサイドエッチング量を低減することができる。その結果、上記サイドエッチングに起因するキャップ絶縁膜５２の面内寸法のばらつき（特に幅方向のばらつき）を低減することができる。
【００３３】
本実施形態では、この面内寸法のばらつきを低減したキャップ絶縁膜５２を用いてＴａＮ層４をエッチングするため、面内寸法のばらつきを低減したＴａＮ抵抗体４２を形成することができる。これにより、ＴａＮ抵抗体の細線化が可能となり、ＴａＮ抵抗体を備えた半導体装置のチップシュリンクが可能となる。
（２）本実施形態に係る半導体装置の製造方法では、マスク６２の幅Ｗ１と、マスク６２とマスク６１、６３との間隔Ｗ２、Ｗ３と、を等しくしている。
このため、マスク６２と、マスク６１、６３とで挟まれたＳｉＮ層５の領域を均一の条件でエッチングすることができる。このため、面内寸法（特に幅方向）のばらつきをより低減したキャップ絶縁膜５２を形成することができる。ゆえに、面内寸法のばらつきをより低減したＴａＮ抵抗体４２を形成することができる。
【００３４】
（３）本実施形態に係る半導体装置の製造方法では、ＳｉＮ層５及びＴａＮ層４をドライエッチングする際に用いるエッチングガスをハロゲン系ガスとしている。
このため、ＳｉＮ層５及びＴａＮ層４をドライエッチングする際のローディング効果をより高めることができる。よって、ＴａＮ層４をエッチングする際に用いるキャップ絶縁膜５２の面内寸法のばらつきをより低減することができる。ゆえに、面内寸法のばらつきをより低減したＴａＮ抵抗体４２を形成することができる。
【００３５】
（４）本実施形態に係る半導体装置の製造方法では、ＳｉＮ層５上にＳｉＯ層６を形成し、ＳｉＯ層６上にパターニングしたレジストマスク７１、７２、７３を形成し、そのレジストマスク７１、７２、７３を用いてＳｉＯ層６をエッチングして形成したマスクをマスク６１、６２、６３として用いている。
このため、マスク６１、６２、６３を容易に形成することができる。よって、ＴａＮ抵抗体４２を備えた半導体装置１を低コストで製造することができる。
【００３６】
（第２実施形態）
以下、本発明の第２実施形態に係るＴａＮ抵抗体を備えた半導体装置及びその製造方法について、図７、８を参照しつつ説明する。
図７は、第２実施形態に係るＴａＮ抵抗体を備えた半導体装置の構造を示す平面図である。
上述の第１実施形態では、ＴａＮ抵抗体４２と、その幅方向の両側にＴａＮ抵抗体４２との間隔が等しく配置されたダミー抵抗体４１、４３とを備えた半導体装置１について説明したが、これに限定されるものではない。例えば、図７に示すように、ＴａＮ抵抗体４２を取り囲むようにして、ダミー抵抗体４５を形成してもよい。より詳しくは、ダミー抵抗体４５は、ＴａＮ抵抗体４２の周囲にあって、ＴａＮ抵抗体４２の幅方向及び長さ方向に、ＴａＮ抵抗体４２との間隔が等しくなるように形成されたダミー抵抗体である。換言すると、ダミー抵抗体４５は、図面左右方向の間隔ＷＬ及び間隔ＷＲと、図面上下方向の間隔ＷＵ及び間隔ＷＤとが、それぞれ略同じになるよう形成されたダミー抵抗体である。以下、ダミー抵抗体４５を備えた半導体装置を半導体装置２とする。なお、図７において、ダミー抵抗体４５に仮想的に示した部分４５ａ、４５ｂは、図１のダミー抵抗体４１、４３に相当する部分である。
【００３７】
この半導体装置２の製造方法は、上述の半導体装置１の製造方法と略同じであるが、ＳｉＮ層５及びＴａＮ層４をエッチングする際に用いるダミーマスクの形状のみが異なっている。そこで、このダミーマスクの形状についてのみ説明し、その他の工程については説明を省略する。
図８は、半導体装置２を製造する際に用いるダミーマスクの形状を説明するための平面図である。図８には、ＳｉＮ層５上に形成されたダミーマスクであるマスク６５とマスク６２とが示されており、当該図は第１実施形態の図３（ａ）に相当する図である。
【００３８】
マスク６５は、マスク６２を取り囲むようにして形成したハードマスクである。より詳しくは、マスク６５は、マスク６２の周囲にあって、マスク６２の幅方向及び長さ方向に、マスク６２との間隔を等しくして形成したマスクである。換言すると、マスク６５は、マスク６２の幅方向にマスク６２との間隔を等しくして配置されるとともに、マスク６２の幅方向から見た場合にマスク６２の全部と重なる部分６５ａ、６５ｂを備えたマスクである。さらに、マスク６５は、マスク６２の長さ方向にマスク６２との間隔を等しくして配置されるとともに、マスク６２の長さ方向から見た場合にマスク６２の全部と重なる部分６５ｃ、６５ｄを備えたマスクである。なお、図８において、マスク６５に仮想的に示した部分６５ａ、６５ｂは、図３（ａ）のマスク６１、６３に相当する部分である。
このマスク６５を用いて、ＳｉＮ層５及びＴａＮ層４をエッチングすることで、図７に示した半導体装置２を製造することができる。
【００３９】
（効果）
（１）本実施形態に係る半導体装置の製造方法では、マスク６２を取り囲むようにして形成したマスク６５を用いてＳｉＮ層５及びＴａＮ層４をエッチングしている。
このため、マスク６５とマスク６２とで囲まれた領域におけるＳｉＮ層５及びＴａＮ層４のエッチング条件（エッチング環境）を均一にすることができる。よって、サイドエッチングに起因するキャップ絶縁膜５２の面内寸法（幅方向及び長さ方向の寸法）のばらつきを低減することができる。
本実施形態では、この面内寸法のばらつきを低減したキャップ絶縁膜５２を用いてＴａＮ層４をエッチングするため、幅方向及び長さ方向の寸法のばらつきを低減したＴａＮ抵抗体４２を形成することができる。
このように、本実施形態に係る半導体装置２の製造方法であれば、ＴａＮ抵抗体の細線化が可能となるので、ＴａＮ抵抗体を備えた半導体装置のチップシュリンクが可能となる。
【００４０】
（その他の実施形態）
上述の実施形態では、図４（ｂ）に示すように、マスク６１、６２、６３及びキャップ絶縁膜５１、５２、５３を除去せずに層間絶縁膜９を形成した場合について説明したが、これに限定されるものではない。例えば、マスク６１、６２、６３のみを除去した後に層間絶縁膜９を形成してもよい。また、マスク６１、６２、６３及びキャップ絶縁膜５１、５２、５３を除去した後に層間絶縁膜９を形成してもよい。
【符号の説明】
【００４１】
１              半導体装置
２              半導体装置
３              基板
４              ＴａＮ層
５              ＳｉＮ層
６              ＳｉＯ層
７              フォトレジスト層
８              側壁デポ物
９              層間絶縁膜
９Ａ            ビアホール
１０              ビア
１１              金属配線層
１１Ａ            金属配線
３１〜３３        凸部
４１、４３、４５  ダミー抵抗体
４２、４４        ＴａＮ抵抗体
４５ａ、４５ｂ    ダミー抵抗体の一部分
５１〜５４        キャップ絶縁膜
６１〜６５        マスク
６５ａ〜６５ｄ    ダミーマスクの一部分
７１〜７４        レジストマスク
Ｄ１、Ｄ２        エッチング深さ
ＷＬ、ＷＲ        ダミー抵抗体とＴａＮ抵抗体との間隔（幅方向）
ＷＵ、ＷＤ        ダミー抵抗体とＴａＮ抵抗体との間隔（上下方向）
Ｗ１              レジストマスク７２の幅
Ｗ２、Ｗ３        レジストマスク同士の間隔
【図１】
2014175347.tif 000003
【図２】
2014175347.tif 000004
【図３】
2014175347.tif 000005
【図４】
2014175347.tif 000006
【図５】
2014175347.tif 000007
【図６】
2014175347.tif 000008
【図７】
2014175347.tif 000009
【図８】
2014175347.tif 000010