(57)【要約】【課題】メモリレイテンシーを減らすために、１つの原本イメージを用いて互いに異なる解像度を有する複数のスケールド・イメージを同時に生成することができるイメージ処理回路の動作方法、並びにシステム・オン・チップ、アプリケーションプロセッサ、モバイル機器、イメージ処理回路、及びディスプレイシステムを提供する。【解決手段】本発明によるイメージ処理回路の動作方法は、第１原本イメージを受信する段階と、前記第１原本イメージに基づいて、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージを生成する段階と、を有し、前記複数の第１スケールド・イメージを生成する段階は、一回に受信された前記第１原本イメージに応答して前記複数の第１スケールド・イメージが生成される。【選択図】図１
2014175006.tif 000002
【特許請求の範囲】
【請求項１】
第１原本イメージを受信する段階と、
前記第１原本イメージに基づいて、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージを生成する段階と、を有し、
前記複数の第１スケールド・イメージを生成する段階は、一回に受信された前記第１原本イメージに応答して前記複数の第１スケールド・イメージが生成されることを特徴とするイメージ処理回路の動作方法。
【請求項２】
前記複数の第１スケールド・イメージを生成する段階は、前記複数の第１スケールド・イメージが同時に生成されることを特徴とする請求項１に記載のイメージ処理回路の動作方法。
【請求項３】
前記複数の第１スケールド・イメージを生成する段階は、
複数のスケーリングモジュールのそれぞれを用いて、前記第１原本イメージを同時にスケーリングして、前記複数の第１スケールド・イメージのそれぞれを生成することを特徴とする請求項１に記載のイメージ処理回路の動作方法。
【請求項４】
第２原本イメージを受信する段階と、
前記第２原本イメージに基づいて、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージを生成する段階と、
前記複数の第１スケールド・イメージのうちの少なくとも１つと前記複数の第２スケールド・イメージのうちの少なくとも１つとを混合して、該混合されたイメージを生成する段階と、
をさらに含むことを特徴とする請求項１に記載のイメージ処理回路の動作方法。
【請求項５】
前記複数の第１スケールド・イメージのそれぞれを複数のディスプレイコントローラのうち対応するディスプレイコントローラに伝送する段階をさらに含むことを特徴とする請求項１に記載のイメージ処理回路の動作方法。
【請求項６】
前記複数の第１スケールド・イメージのそれぞれを複数のＤＭＡコントローラのうち対応するＤＭＡコントローラに伝送する段階をさらに含むことを特徴とする請求項１に記載のイメージ処理回路の動作方法。
【請求項７】
第１原本イメージを保存する第１バッファと、
それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージのそれぞれを生成する複数の第１スケーリングモジュールと、
を有することを特徴とするシステム・オン・チップ（ＳｏＣ）。
【請求項８】
前記複数の第１スケーリングモジュールのそれぞれは、前記第１原本イメージを実質的に同時にスケーリングすることを特徴とする請求項７に記載のＳｏＣ。
【請求項９】
前記第１原本イメージをメモリ装置から読み出し、該読み出された第１原本イメージを前記第１バッファに保存するＤＭＡコントローラをさらに含むことを特徴とする請求項７に記載のＳｏＣ。
【請求項１０】
第２原本イメージを保存する第２バッファと、
それぞれが、前記第２原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージのそれぞれを生成する複数の第２スケーリングモジュールと、
前記複数の第１スケーリングモジュールのうちの少なくとも１つから出力されたイメージと前記複数の第２スケーリングモジュールのうちの少なくとも１つから出力されたイメージとを混合し、該混合されたイメージを生成する混合バッファと、
をさらに含むことを特徴とする請求項７に記載のＳｏＣ。
【請求項１１】
それぞれが、前記複数の第１スケールド・イメージのそれぞれを対応するディスプレイに伝送する複数のディスプレイコントローラをさらに含むことを特徴とする請求項７に記載のＳｏＣ。
【請求項１２】
前記複数の第１スケールド・イメージのうちの何れか１つを処理する無線ＬＡＮをさらに含むことを特徴とする請求項７に記載のＳｏＣ。
【請求項１３】
システム・オン・チップ（ＳｏＣ）を有し、
前記ＳｏＣは、
第１原本イメージを保存する第１バッファと、
それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージのそれぞれを生成する複数の第１スケーリングモジュールと、
を含むことを特徴とするアプリケーションプロセッサ。
【請求項１４】
前記ＳｏＣは、
第２原本イメージを保存する第２バッファと、
それぞれが、前記第２原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージを生成する複数の第２スケーリングモジュールと、
前記複数の第１スケーリングモジュールのうちの少なくとも１つから出力されたイメージと前記複数の第２スケーリングモジュールのうちの少なくとも１つから出力されたイメージとを混合し、該混合されたイメージを生成する混合バッファと、
をさらに含むことを特徴とする請求項１３に記載のアプリケーションプロセッサ。
【請求項１５】
システム・オン・チップ（ＳｏＣ）を有し、
前記ＳｏＣは、
第１メモリ装置から出力された第１原本イメージを保存する第１バッファと、
それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージを同時に生成する複数の第１スケーリングモジュールと、
を含むことを特徴とするモバイル機器。
【請求項１６】
前記ＳｏＣは、
第２メモリ装置から出力された第２原本イメージを保存する第２バッファと、
それぞれが、前記第２原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する第２スケールド・イメージを同時に生成する複数の第２スケーリングモジュールと、
前記複数の第１スケーリングモジュールのうちの少なくとも１つから出力されたイメージと前記複数の第２スケーリングモジュールのうちの少なくとも１つから出力されたイメージとを混合し、該混合されたイメージを生成する混合バッファと、
をさらに含むことを特徴とする請求項１５に記載のモバイル機器。
【請求項１７】
前記モバイル機器は、ディスプレイ装置をさらに含み、
前記ＳｏＣは、
前記複数の第１スケールド・イメージのうちの何れか１つを前記ディスプレイ装置に伝送する第１ディスプレイコントローラと、
前記複数の第１スケールド・イメージのうちの他の１つを前記モバイル装置の外部に具現された他のディスプレイ装置に伝送するための第２ディスプレイコントローラと、
をさらに含むことを特徴とする請求項１５または１６に記載のモバイル機器。
【請求項１８】
前記モバイル機器は、ディスプレイ装置をさらに含み、
前記ＳｏＣは、
前記複数の第１スケールド・イメージのうちの何れか１つを前記ディスプレイ装置に伝送するディスプレイコントローラと、
前記複数の第１スケールド・イメージのうちの他の１つを前記モバイル装置の外部に具現された他のディスプレイ装置に伝送するための無線ＬＡＮと、
をさらに含むことを特徴とする請求項１６に記載のモバイル機器。
【請求項１９】
イメージ処理回路であって、
第１メモリ装置から出力された第１原本イメージを受信する入出力バスと、
前記入出力バスを通じて前記第１メモリ装置から前記第１原本イメージを読み出す第１ＤＭＡコントローラと、
前記第１原本イメージを保存する第１バッファと、
それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージのそれぞれを生成する複数の第１スケーリングモジュールを含む第１スケーラーと、
それぞれが、前記複数の第１スケールド・イメージのそれぞれを対応するディスプレイに伝送する複数のディスプレイコントローラと、
前記入出力バス、前記第１ＤＭＡコントローラ、前記第１バッファ、前記第１スケーラー、及び前記複数のディスプレイコントローラの動作を制御するＣＰＵと、
を有することを特徴とするイメージ処理回路。
【請求項２０】
前記入出力バスを通じて第２メモリ装置から第２原本イメージを読み出す第２ＤＭＡコントローラと、
前記第２原本イメージを保存する第２バッファと、
それぞれが、前記第２原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージのそれぞれを生成する複数の第２スケーリングモジュールを含む第２スケーラーと、
それぞれが、前記複数の第１スケールド・イメージのうちの少なくとも１つと前記複数の第２スケールド・イメージのうちの少なくとも１つとを混合して、該混合されたイメージを生成する複数の混合バッファと、をさらに含み、
前記複数のディスプレイコントローラのそれぞれは、対応する混合されたイメージを前記対応するディスプレイに伝送し、
前記ＣＰＵは、前記第２ＤＭＡコントローラ、前記第２バッファ、前記第２スケーラー、及び前記複数の混合バッファの動作を制御することを特徴とする請求項１９に記載のイメージ処理回路。
【請求項２１】
前記イメージ処理回路は、システム・オン・チップであり、前記システム・オン・チップは、モバイル機器に内蔵されることを特徴とする請求項２０に記載のイメージ処理回路。
【請求項２２】
前記複数の混合バッファは、前記第１スケーラーの内部または外部に具現されることを特徴とする請求項２０に記載のイメージ処理回路。
【請求項２３】
ディスプレイシステムであって、
第１メモリ装置と、
第１ディスプレイと、
第２ディスプレイと、
イメージ処理回路と、を有し、
前記イメージ処理回路は、
前記第１メモリ装置から第１原本イメージを受信する入出力バスと、
前記入出力バスを通じて前記第１メモリ装置から前記第１原本イメージを読み出す第１ＤＭＡコントローラと、
前記第１原本イメージを保存する第１バッファと、
それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージのそれぞれを生成する複数の第１スケーリングモジュールを含む第１スケーラーと、
それぞれが、前記複数の第１スケールド・イメージのうちの何れか１つを前記第１ディスプレイと前記第２ディスプレイとのうちの何れか１つに伝送する複数のディスプレイコントローラと、
前記入出力バス、前記第１ＤＭＡコントローラ、前記第１バッファ、前記第１スケーラー、及び前記複数のディスプレイコントローラの動作を制御するＣＰＵと、
を含むことを特徴とするディスプレイシステム。
【請求項２４】
前記ディスプレイシステムは、第２メモリ装置をさらに含み、
前記イメージ処理回路は、
前記入出力バスを通じて前記第２メモリ装置から第２原本イメージを読み出す第２ＤＭＡコントローラと、
前記第２原本イメージを保存する第２バッファと、
それぞれが、前記第２原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージのそれぞれを生成する複数の第２スケーリングモジュールを含む第２スケーラーと、
それぞれが、前記複数の第１スケールド・イメージのうちの少なくとも１つと前記複数の第２スケールド・イメージのうちの少なくとも１つとを混合して、該混合されたイメージを生成する複数の混合バッファと、をさらに含み、
前記複数のディスプレイコントローラのそれぞれは、対応する混合されたイメージを前記第１ディスプレイと前記第２ディスプレイとのうちの何れか１つに伝送し、
前記ＣＰＵは、前記第２ＤＭＡコントローラ、前記第２バッファ、前記第２スケーラー、及び前記複数の混合バッファの動作を制御することを特徴とする請求項２３に記載のディスプレイシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スケーリング技術を伴うイメージ処理回路の動作方法及びこれを行う装置に関し、より詳しくは、１つの原本イメージを用いて互いに異なる解像度を有する複数のスケールド・イメージを同時に生成することができるイメージ処理回路の動作方法と、該方法を行うシステム・オン・チップ（ＳｏＣ）、アプリケーションプロセッサ、モバイル機器、イメージ処理回路、及びディスプレイシステムに関する。
【背景技術】
【０００２】
特定の解像度（ｒｅｓｏｌｕｔｉｏｎ）を有する原本イメージを特定の解像度と異なる解像度を有するイメージに変換するためには、解像度を変更する作業、例えば、イメージスケーリング（ｓｃａｌｉｎｇ）が必要である。
イメージスケーリングを行うために、スケーラー（ｓｃａｌｅｒ）を含むイメージ処理装置は、原本イメージをメモリ装置から読み取らなければならない。イメージ処理装置は、イメージスケーリングを行う度に、メモリ装置から原本イメージを読み取らなければならないので、イメージ処理装置が、メモリ装置から原本イメージを読み取る時間、すなわち、メモリレイテンシー（ｍｅｍｏｒｙ  ｌａｔｅｎｃｙ）は、増加する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は上記従来のイメージ処理装置における問題点に鑑みてなされたものであって、本発明の目的は、メモリレイテンシーを減らすために、１つの原本イメージを用いて互いに異なる解像度を有する複数のスケールド・イメージを同時に生成することができるイメージ処理回路の動作方法、並びにシステム・オン・チップ、アプリケーションプロセッサ、モバイル機器、イメージ処理回路、及びディスプレイシステムを提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するためになされた本発明によるイメージ処理回路の動作方法は、第１原本イメージを受信する段階と、前記第１原本イメージに基づいて、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージを生成する段階と、を有し、前記複数の第１スケールド・イメージを生成する段階は、一回に受信された前記第１原本イメージに応答して前記複数の第１スケールド・イメージが生成されることを特徴とする。
【０００５】
前記複数の第１スケールド・イメージを生成する段階は、前記複数の第１スケールド・イメージが同時に生成されることが好ましい。
前記複数の第１スケールド・イメージを生成する段階は、複数のスケーリングモジュールのそれぞれを用いて、前記第１原本イメージを同時にスケーリングして、前記複数の第１スケールド・イメージのそれぞれを生成することが好ましい。
前記イメージ処理回路の動作方法は、第２原本イメージを受信する段階と、前記第２原本イメージに基づいて、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージを生成する段階と、前記複数の第１スケールド・イメージのうちの少なくとも１つと前記複数の第２スケールド・イメージのうちの少なくとも１つとを混合（ｍｉｘｉｎｇ）して、該混合されたイメージ（ｍｉｘｅｄ  ｉａｍｇｅ）を生成する段階と、をさらに含むことが好ましい。
前記イメージ処理回路の動作方法は、前記複数の第１スケールド・イメージのそれぞれを複数のディスプレイコントローラのうち対応するディスプレイコントローラに伝送する段階をさらに含むことが好ましい。
前記イメージ処理回路の動作方法は、前記複数の第１スケールド・イメージのそれぞれを複数のＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）コントローラのうち対応するＤＭＡコントローラに伝送する段階をさらに含むことが好ましい。
【０００６】
上記目的を達成するためになされた本発明によるシステム・オン・チップ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ：ＳｏＣ）は、第１原本イメージを保存する第１バッファと、それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージのそれぞれを生成する複数の第１スケーリングモジュールと、を有することを特徴とする。
【０００７】
前記複数の第１スケーリングモジュールのそれぞれは、前記第１原本イメージを実質的に同時にスケーリングすることが好ましい。
前記ＳｏＣは、前記第１原本イメージをメモリ装置から読み出し、該読み出された第１原本イメージを前記第１バッファに保存するＤＭＡコントローラをさらに含むことが好ましい。
前記ＳｏＣは、第２原本イメージを保存する第２バッファと、それぞれが、前記第２原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージのそれぞれを生成する複数の第２スケーリングモジュールと、前記複数の第１スケーリングモジュールのうちの少なくとも１つから出力されたイメージと前記複数の第２スケーリングモジュールのうちの少なくとも１つから出力されたイメージとを混合し、該混合されたイメージを生成する混合バッファ（ｍｉｘｉｎｇ  ｂｕｆｆｅｒ）と、をさらに含むことが好ましい。
前記ＳｏＣは、それぞれが、前記複数の第１スケールド・イメージのそれぞれを対応するディスプレイに伝送する複数のディスプレイコントローラをさらに含むことが好ましい。
前記ＳｏＣは、前記複数の第１スケールド・イメージのうちの何れか１つを処理する無線ＬＡＮ（ｗｉｒｅｌｅｓｓ  ＬＡＮ）をさらに含むことが好ましい。
【０００８】
上記目的を達成するためになされた本発明によるアプリケーションプロセッサは、システム・オン・チップ（ＳｏＣ）を有し、前記ＳｏＣは、第１原本イメージを保存する第１バッファと、それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージのそれぞれを生成する複数の第１スケーリングモジュールと、を含むことを特徴とする。
【０００９】
上記目的を達成するためになされた本発明によるモバイル（ｍｏｂｉｌｅ）機器は、システム・オン・チップ（ＳｏＣ）を有し、前記ＳｏＣは、第１メモリ装置から出力された第１原本イメージを保存する第１バッファと、それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージを同時に生成する複数の第１スケーリングモジュールと、を含むことを特徴とする。
【００１０】
前記モバイル機器は、ディスプレイ（ｄｉｓｐｌａｙ）装置をさらに含み、前記ＳｏＣは、前記複数の第１スケールド・イメージのうちの何れか１つを前記ディスプレイ装置に伝送する第１ディスプレイコントローラと、前記複数の第１スケールド・イメージのうちの他の１つを前記モバイル装置の外部に具現された他のディスプレイ装置に伝送するための第２ディスプレイコントローラと、をさらに含むことが好ましい。
【００１１】
上記目的を達成するためになされた本発明によるイメージ処理回路は、第１メモリ装置から出力された第１原本イメージを受信する入出力バスと、前記入出力バスを通じて前記第１メモリ装置から前記第１原本イメージを読み出す第１ＤＭＡコントローラと、前記第１原本イメージを保存する第１バッファと、それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージのそれぞれを生成する複数の第１スケーリングモジュールを含む第１スケーラーと、それぞれが、前記複数の第１スケールド・イメージのそれぞれを対応するディスプレイに伝送する複数のディスプレイコントローラと、前記入出力バス、前記第１ＤＭＡコントローラ、前記第１バッファ、前記第１スケーラー、及び前記複数のディスプレイコントローラの動作を制御するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）と、を有することを特徴とする。
【００１２】
前記イメージ処理回路は、前記入出力バスを通じて第２メモリ装置から第２原本イメージを読み出す第２ＤＭＡコントローラと、前記第２原本イメージを保存する第２バッファと、それぞれが、前記第２原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージのそれぞれを生成する複数の第２スケーリングモジュールを含む第２スケーラーと、それぞれが、前記複数の第１スケールド・イメージのうちの少なくとも１つと前記複数の第２スケールド・イメージのうちの少なくとも１つとを混合して、該混合されたイメージを生成する複数の混合バッファと、をさらに含み、前記複数のディスプレイコントローラのそれぞれは、対応する混合されたイメージを前記対応するディスプレイに伝送し、前記ＣＰＵは、前記第２ＤＭＡコントローラ、前記第２バッファ、前記第２スケーラー、及び前記複数の混合バッファの動作を制御することが好ましい。
前記イメージ処理回路は、システム・オン・チップであり、前記システム・オン・チップは、モバイル機器に内蔵されることが好ましい。
前記複数の混合バッファは、前記第１スケーラーの内部または外部に具現されることが好ましい。
【００１３】
上記目的を達成するためになされた本発明によるディスプレイシステムは、第１メモリ装置と、第１ディスプレイと、第２ディスプレイと、イメージ処理回路と、を有し、前記イメージ処理回路は、前記第１メモリ装置から第１原本イメージを受信する入出力バスと、前記入出力バスを通じて前記第１メモリ装置から前記第１原本イメージを読み出す第１ＤＭＡコントローラと、前記第１原本イメージを保存する第１バッファと、それぞれが、前記第１原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第１スケールド・イメージのそれぞれを生成する複数の第１スケーリングモジュールを含む第１スケーラーと、それぞれが、前記複数の第１スケールド・イメージのうちの何れか１つを前記第１ディスプレイと前記第２ディスプレイとのうちの何れか１つに伝送する複数のディスプレイコントローラと、前記入出力バス、前記第１ＤＭＡコントローラ、前記第１バッファ、前記第１スケーラー、及び前記複数のディスプレイコントローラの動作を制御するＣＰＵと、を含むことを特徴とする。
【００１４】
前記ディスプレイシステムは、第２メモリ装置をさらに含み、前記イメージ処理回路は、前記入出力バスを通じて前記第２メモリ装置から第２原本イメージを読み出す第２ＤＭＡコントローラと、前記第２原本イメージを保存する第２バッファと、それぞれが、前記第２原本イメージを相違させてスケーリングし、それぞれが、互いに異なる解像度を有する複数の第２スケールド・イメージのそれぞれを生成する複数の第２スケーリングモジュールを含む第２スケーラーと、それぞれが、前記複数の第１スケールド・イメージのうちの少なくとも１つと前記複数の第２スケールド・イメージのうちの少なくとも１つとを混合して、該混合されたイメージを生成する複数の混合バッファと、をさらに含み、前記複数のディスプレイコントローラのそれぞれは、対応する混合されたイメージを前記第１ディスプレイと前記第２ディスプレイとのうちの何れか１つに伝送し、前記ＣＰＵは、前記第２ＤＭＡコントローラ、前記第２バッファ、前記第２スケーラー、及び前記複数の混合バッファの動作を制御することが好ましい。
【発明の効果】
【００１５】
本発明の実施形態によるイメージ処理回路の動作方法、並びにシステム・オン・チップ、アプリケーションプロセッサ、モバイル機器、イメージ処理回路、及びディスプレイシステムによれば、１つの原本イメージを用いて互いに異なる解像度を有する複数のスケールド・イメージを同時に生成することができ、メモリレイテンシーを減少させることができるので、イメージ処理、例えば、スケーリングの性能を向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態によるディスプレイシステムの構成をを示すブロック図である。
【図２】図１のディスプレイシステムの動作を説明するためのフローチャートである。
【図３】本発明の他の実施形態によるディスプレイシステムの構成を示すブロック図である。
【図４】本発明のさらに他の実施形態によるディスプレイシステムの構成を示すブロック図である。
【図５】図３または図４のディスプレイシステムの動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００１７】
次に本発明に係るイメージ処理回路の動作方法、並びにシステム・オン・チップ、アプリケーションプロセッサ、モバイル機器、イメージ処理回路、及びディスプレイシステムを実施するための形態の具体例を図面を参照しながら詳細に説明する。
【００１８】
図１は、本発明の一実施形態によるディスプレイシステムの構成を示すブロック図である。図１を参照すると、ディスプレイシステム１００Ａは、イメージ処理回路２００Ａ、メモリ装置３００、及び少なくとも１つのディスプレイ４００または５００を含む。
ディスプレイシステム１００Ａは、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）、デジタルＴＶ、ＩＰ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）ＴＶ、または携帯用電子装置として具現可能である。
【００１９】
モバイル機器とも呼ばれる携帯用電子装置は、ノート型パソコン（Ｌａｐｔｏｐ  Ｃｏｍｐｕｔｅｒ）、携帯電話、スマートフォン（ｓｍａｒｔ  ｐｈｏｎｅ）、タブレット（Ｔａｂｌｅｔ）ＰＣ、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ＥＤＡ（Ｅｎｔｅｒｐｒｉｓｅ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、デジタルスチルカメラ（Ｄｉｇｉｔａｌ  Ｓｔｉｌｌ  Ｃａｍｅｒａ）、デジタルビデオカメラ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｃａｍｅｒａ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ  Ｍｕｌｔｉｍｅｄｉａ  Ｐｌａｙｅｒ）、ＰＮＤ（Ｐｅｒｓｏｎａｌ  Ｎａｖｉｇａｔｉｏｎ  ＤｅｖｉｃｅまたはＰｏｒｔａｂｌｅ  Ｎａｖｉｇａｔｉｏｎ  Ｄｅｖｉｃｅ）、電子ブック（ｅ−ｂｏｏｋ）として具現可能である。
【００２０】
イメージ処理回路２００Ａは、メモリ装置３００から出力された第１原本イメージ（ＯＲＩ）１を受信し、受信された第１原本イメージ（ＯＲＩ）１を用いて、それぞれが、互いに異なる解像度を有する第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２を生成する。イメージ処理回路２００Ａは、システム・オン・チップ（ＳｏＣ）として具現され、アプリケーションプロセッサの一部またはモバイルアプリケーションプロセッサの一部として具現可能である。
イメージ処理回路２００Ａは、ＣＰＵ２１０、入出力バス２２０、ＤＭＡコントローラ２３０、バッファ２４０、及びスケーラー２５０、及び複数の入出力インターフェース２６０、２７０を含む。
【００２１】
ＣＰＵ２１０は、バス２０１を通じて構成要素（２２０、２３０、２４０、２５０、２６０、２７０）のうちの少なくとも１つの動作を制御する。ＣＰＵ２１０またはＤＭＡコントローラ２３０は、入出力バス２２０を通じてメモリ装置３００にイメージを書き込むか、メモリ装置３００からイメージを読み出す。本明細書で、イメージは、２次元イメージデータまたは３次元イメージデータを意味する。
ＤＭＡコントローラ２３０は、入出力バス２２０を通じてメモリ装置３００から第１原本イメージ（ＯＲＩ）１を読み出し、読み出された原本イメージ（ＯＲＩ）１をバッファ２４０に書き込む。
【００２２】
イメージスケーリングを行うスケーラー２５０は、複数のスケーリングモジュール２５１、２５２を含む。図１では、説明の便宜上、２つのスケーリングモジュール２５１、２５２を示すが、これは、例示的なものに過ぎない。すなわち、スケーラー２５０は、複数のスケーリングモジュール２５１、２５２のそれぞれを用いてバッファ２４０から出力された第１原本イメージ（ＯＲＩ）１を同時に、または並列的にスケーリングし、スケーリング結果によって第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２を生成する。
スケーリングモジュール２５２は、スケーリングモジュール２５１が１原本イメージ（ＯＲＩ）１をスケーリングする間に、第１原本イメージ（ＯＲＩ）１をスケーリングすることができる。
【００２３】
複数のスケーリングモジュール２５１、２５２のそれぞれは、スケールアップアルゴリズムまたはスケールダウンアルゴリズムを行うハードウェアコンポーネントを意味する。複数のスケーリングモジュール２５１、２５２のそれぞれによって行われるスケールアップまたはスケール−ダウンに必要な動作についての情報は、ＣＰＵ２１０によってＳＦＲ（Ｓｐｅｃｉａｌ  Ｆｕｎｃｔｉｏｎ  Ｒｅｇｉｓｔｅｒ；ＳＦ１）に保存される。
【００２４】
第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２のそれぞれの解像度は、互いに異なる。入出力インターフェース２６０、２７０のそれぞれは、第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２のそれぞれを複数のディスプレイ４００、５００のそれぞれに伝送する。
入出力インターフェース２６０、２７０のそれぞれは、出力ＤＭＡコントローラまたはディスプレイコントローラとして具現可能である。例えば、入出力インターフェース２６０、２７０のうちの少なくとも１つは、無線ＬＡＮとして具現可能である。例えば、スケールド・イメージ（ＩＭ）１は、フル（ｆｕｌｌ）ＨＤであり、スケールド・イメージ（ＩＭ）２は、ＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）であり得る。
【００２５】
ディスプレイシステム１００Ａが携帯用電子装置である時、ディスプレイ５００は、ディスプレイシステム１００Ａの一部として具現され、ディスプレイ４００は、ＤＴＶのディスプレイであり得る。ディスプレイシステム１００ＡがＤＴＶである時、ディスプレイ４００は、ディスプレイシステム１００Ａの一部として具現され、ディスプレイ５００は、携帯用電子装置のディスプレイであり得る。
【００２６】
メモリ装置３００は、第１原本イメージ（ＯＲＩ）１を保存するメモリコア３１０と、メモリコア３１０をアクセスすることができるアクセス制御回路３２０と、を含む。
アクセス制御回路３２０は、入出力バス２２０を通じて入力されたイメージをメモリコア３１０に書き込む機能と、メモリコア３１０からイメージを読み出し、読み出されたイメージを入出力バス２２０に伝送する機能と、を行う。
【００２７】
ディスプレイ４００、５００のそれぞれは、互いに異なる解像度及び／または互いに異なるサイズを有するディスプレイである。ディスプレイ４００、５００のそれぞれは、平板ディスプレイ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）の場合、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）ディスプレイ、ＯＬＥＤ（Ｏｒｇａｎｉｃ  ＬＥＤ）ディスプレイ、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  ＯＬＥＤ）ディスプレイ、またはフレキシブル（ｆｌｅｘｉｂｌｅ）ディスプレイとして具現可能である。
【００２８】
図２は、図１のディスプレイシステムの動作を説明するためのフローチャートである。図１と図２とを参照すると、イメージ処理回路２００Ａは、メモリ装置３００から出力された第１原本イメージ（ＯＲＩ）１を受信し（ステップＳ１１０）、複数のスケーリングモジュール２５１、２５２のそれぞれは、第１原本イメージ（ＯＲＩ）１を互いに異なるアルゴリズムを用いて同時にスケーリングし、スケーリング結果として互いに異なる解像度を有する第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２を生成する（ステップＳ１２０）。
【００２９】
イメージ処理回路２００Ａは、第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２のそれぞれを複数のディスプレイ４００、５００のそれぞれを用いて表示する（ステップＳ１３０）。前述したように、イメージ処理回路２００Ａは、第１原本イメージ（ＯＲＩ）１を一回読み出し、第１原本イメージ（ＯＲＩ）１を用いて、それぞれが、互いに異なる解像度を有するスケールド・イメージを同時に生成することができる。
したがって、イメージ処理回路２００Ａは、互いに異なる解像度を有するスケールド・イメージを生成するために、メモリ装置３００をスケールド・イメージの個数ほどアクセスしなくても良いので、メモリレイテンシーを減少させうる効果がある。
【００３０】
図３は、本発明の他の実施形態によるディスプレイシステムの構成を示すブロック図である。図３を参照すると、ディスプレイシステム１００Ｂは、イメージ処理回路２００Ｂ、（第１）メモリ装置３００、（第２）メモリ装置３３０、及び少なくとも１つのディスプレイ４００または５００を含む。
【００３１】
イメージ処理回路２００Ｂは、（第１）メモリ装置３００から出力された第１原本イメージ（ＯＲＩ）１を受信し、受信された第１原本イメージ（ＯＲＩ）１を用いて、それぞれが、互いに異なる解像度を有する第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２を生成する。また、イメージ処理回路２００Ｂは、（第２）メモリ装置３３０から出力された第２原本イメージ（ＯＲＩ）２を受信し、受信された第２原本イメージ（ＯＲＩ）２を用いて、それぞれが、互いに異なる解像度を有する第２スケールド・イメージ（ＩＭ）３、（ＩＭ）４を生成する。
【００３２】
イメージ処理回路２００Ｂは、第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２のうちの少なくとも１つと第２スケールド・イメージ（ＩＭ）３、（ＩＭ）４のうちの少なくとも１つとを処理、例えば、混合して処理を行い、混合されたイメージを生成する。
イメージ処理回路２００Ｂは、ＳｏＣとして具現され、アプリケーションプロセッサの一部またはモバイルアプリケーションプロセッサの一部として具現可能である。
イメージ処理回路２００Ｂは、ＣＰＵ２１０、入出力バス２２０、（第１）ＤＭＡコントローラ２３０、（第２）ＤＭＡコントローラ２３１、（第１）バッファ２４０、（第２）バッファ２４１、第１スケーラー２５０Ａ、第２スケーラー２８０、及び複数の入出力インターフェース２６０、２７０を含む。
【００３３】
ＣＰＵ２１０は、バス２０１を通じて構成要素（２２０、２３０、２３１、２４０、２４１、２５０Ａ、２８０、２６０、２７０）のうちの少なくとも１つの動作を制御することができる。ＣＰＵ２１０、（第１）ＤＭＡコントローラ２３０、または（第２）ＤＭＡコントローラ２３１は、入出力バス２２０を通じてメモリ装置３００、３３０にイメージを書き込むか、メモリ装置３００、３３０からイメージを読み出す。
【００３４】
（第１）ＤＭＡコントローラ２３０は、入出力バス２２０を通じて（第１）メモリ装置３００から第１原本イメージ（ＯＲＩ）１を読み出し、読み出された原本イメージ（ＯＲＩ）１を（第１）バッファ２４０に書き込む。
（第２）ＤＭＡコントローラ２３１は、入出力バス２２０を通じて（第２）メモリ装置３３０から第２原本イメージ（ＯＲＩ）２を読み出し、読み出された原本イメージ（ＯＲＩ）２を（第２）バッファ２４１に書き込む。例えば、（第１）バッファ２４０と（第２）バッファ２４１は、１つのバッファとして具現可能である。
【００３５】
第１スケーラー２５０Ａは、複数のスケーリングモジュール２５１、２５２と複数のバッファ２５３、２５４とを含み、第２スケーラー２８０は、複数のスケーリングモジュール２８１、２８２を含む。図３では、説明の便宜上、各スケーラー２５０Ａ、２８０が、２つのスケーリングモジュール２５１、２５２、及び２８１、２８２を含むものと示されているが、これは、例示的なものに過ぎない。
【００３６】
第１スケーラー２５０Ａは、複数のスケーリングモジュール２５１、２５２のそれぞれを用いて第１原本イメージ（ＯＲＩ）１を同時にスケーリングして、第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２を生成する。この際、第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２のそれぞれの解像度は、互いに異なる。
第２スケーラー２８０は、複数のスケーリングモジュール２８１、２８２のそれぞれを用いて第２原本イメージ（ＯＲＩ）２を同時にスケーリングして、第２スケールド・イメージ（ＩＭ）３、（ＩＭ）４を生成する。この際、第２スケールド・イメージ（ＩＭ）３、（ＩＭ）４のそれぞれの解像度は、互いに異なる。
【００３７】
ＣＰＵ２１０は、第１スケーラー２５０Ａに含まれた複数のスケーリングモジュール２５１、２５２のそれぞれの動作を制御することができる情報をＳＦＲ（ＳＦ２）に設定することができる。また、ＣＰＵ２１０は、第２スケーラー２８０に含まれた複数のスケーリングモジュール２８１、２８２のそれぞれの動作を制御することができる情報をＳＦＲ（ＳＦ３）に設定することができる。
前記情報は、複数のスケールアルゴリズムのうちから何れか１つを選択するための情報またはスケール比率を表わす情報を含みうる。
【００３８】
イメージ混合機能を行うバッファ２５３は、スケーリングモジュール２５１、２８１から出力されたスケールド・イメージ（ＩＭ）１、（ＩＭ）３を混合（ｍｉｘｉｎｇ）（または、マージング（ｍｅｒｇｉｎｇ））し、混合された（または、マージングされた）イメージを（第１）入出力インターフェース２６０に伝送する。実施形態によって、バッファ２５３は、前記混合されたイメージを（第１）入出力インターフェース２６０以外の他の機能ブロック、例えば、メモリ装置に伝送する出力モジュール、例えば、出力ＤＭＡコントローラで代替してもよい。
【００３９】
イメージ混合機能を行うバッファ２５４は、スケーリングモジュール２５２、２８２から出力されたスケールド・イメージ（ＩＭ）２、（ＩＭ）４を混合（または、マージング）し、該混合された（または、マージングされた）イメージを（第２）入出力インターフェース２７０に伝送する。実施形態によって、バッファ２５４は、前記混合されたイメージを（第２）入出力インターフェース２７０以外の他の機能ブロック、例えば、メモリ装置に伝送する出力モジュール、例えば、出力ＤＭＡコントローラで代替してもよい。
【００４０】
（第１）メモリ装置３００は、第１原本イメージ（ＯＲＩ）１を保存するメモリコア３１０と、メモリコア３１０をアクセスすることができるアクセス制御回路３２０と、を含む。（第２）メモリ装置３３０は、第２原本イメージ（ＯＲＩ）２を保存するメモリコア３４０と、メモリコア３４０をアクセスすることができるアクセス制御回路３５０と、を含む。
【００４１】
実施形態によって、第１スケーラー２５０Ａに含まれたバッファの個数と、前記バッファのそれぞれによって混合されるイメージの個数は、変更されうる。
【００４２】
図４は、本発明のさらに他の実施形態によるディスプレイシステムの構成を示すブロック図である。バッファ２９１、２９２のそれぞれの具現位置を除けば、図３のイメージ処理回路２００Ｂを含むディスプレイシステム１００Ｂの構造と動作は、図４のイメージ処理回路２００Ｃを含むディスプレイシステム１００Ｃの構造と動作と、実質的に同一である。すなわち、図３で、バッファ２５３、２５４は、第１スケーラー２５０Ａの内部に具現され、図４で、バッファ２９１、２９２は、第１スケーラー２５０Ｂの外部に具現される。
例えば、第１スケーラー２５０Ａは、第１ＩＰに具現され、第２スケーラー２８０は、第２ＩＰに具現されうる。
【００４３】
本明細書で使用するＩＰは、ＳｏＣ２００Ｃで使われる機能ブロック（Ｆｕｎｃｔｉｏｎ  Ｂｌｏｃｋ）であって、ＣＰＵ、プロセッサ、マルチコアプロセッサ（ｍｕｌｔｉ−ｃｏｒｅ  ｐｒｏｃｅｓｓｏｒ）の各コア（ｃｏｒｅ）、コーデック（ｃｏｄｅｃ）、ＪＰＥＧ（Ｊｏｉｎｔ  Ｐｈｏｔｏｇｒａｐｈｉｃ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）プロセッサ、ビデオプロセッサ（Ｖｉｄｅｏ  Ｐｒｏｃｅｓｓｏｒ）などを意味する。
バッファ２９１、２９２のそれぞれは、イメージ混合機能を行い、図３を参照して説明した出力モジュールで代替されうる。例えば、バッファ２９１、２９２のそれぞれは、混合バッファの機能を行える。
【００４４】
図５は、図３または図４のディスプレイシステムの動作を説明するためのフローチャートである。図３から図５を参照すると、イメージ処理回路２００Ｂまたは２００Ｃ（集合的に、２００）は、（第１）メモリ装置３００から出力された第１原本イメージ（ＯＲＩ）１を受信し（ステップＳ２１１）、（第２）メモリ装置３３０から出力された第２原本イメージ（ＯＲＩ）２を受信する（ステップＳ２１２）。例えば、ステップＳ２１１とステップＳ２１２は、同時に、または他の時刻に行われる。
【００４５】
イメージ処理回路２００の複数のスケーリングモジュール２５１、２５２のそれぞれは、第１原本イメージ（ＯＲＩ）１を互いに異なるアルゴリズムを用いて同時にスケールし、それぞれが、互いに異なる解像度を有する第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２を生成する（ステップＳ２２１）。また、イメージ処理回路２００の複数のスケーリングモジュール２８１、２８２のそれぞれは、第２原本イメージ（ＯＲＩ）２を互いに異なるアルゴリズムを用いて同時にスケールし、それぞれが、互いに異なる解像度を有する第２スケールド・イメージ（ＩＭ）３、（ＩＭ）４を生成する（ステップＳ２２２）。例えば、ステップＳ２２１とステップＳ２２２は、同時に、または他の時刻に行われる。
【００４６】
イメージ処理回路２００は、第１スケールド・イメージ（ＩＭ）１、（ＩＭ）２のうちの少なくとも１つと第２スケールド・イメージ（ＩＭ）３、（ＩＭ）４のうちの少なくとも１つとを混合して、混合されたイメージを生成する（ステップＳ２３０）。イメージ処理回路２００は、混合されたイメージのそれぞれを対応するディスプレイ４００、５００のそれぞれを通じて表示する（ステップＳ２４０）。
【００４７】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【００４８】
本発明は、イメージ処理回路を用いるすべての電子機器に好適に使用される。
【符号の説明】
【００４９】
１００Ａ、１００Ｂ、１００Ｃ    ディスプレイシステム
２００Ａ、２００Ｂ、２００Ｃ    イメージ処理回路
２１０    ＣＰＵ
２２０    入出力バス
２３０、２３１    （第１）、（第２）ＤＭＡコントローラ
２４０、２４１    （第１）、（第２）バッファ
２５０    スケーラー
２５０Ａ、２５０Ｂ    第１スケーラー
２６０、２７０    （第１）、（第２）入出力インターフェース
２８０    第２スケーラー
３００、３３０    （第１）、（第２）メモリ装置
４００、５００    ディスプレイ
【図１】
2014175006.tif 000003
【図２】
2014175006.tif 000004
【図３】
2014175006.tif 000005
【図４】
2014175006.tif 000006
【図５】
2014175006.tif 000007