(57)【要約】【課題】本発明は、どちらの方向からでもメモリカードを挿入することができ、且つ正常なデータ送信を行うことができるメモリカードを提供する。【解決手段】本発明に係るメモリカードは、制御チップ、バッファ、ＮＡＮＤゲート及びインバータを備える。メモリカードは、さらに、第一表面及び第一表面の反対側に位置する第二表面を有する。第一表面には、第一チャネルを介してバッファに接続される第一組の導電ピンが設けられ、第二表面には、第二チャネルを介してバッファに接続される第二組の導電ピンが設けられている。第一表面に位置する第一組の導電ピンのピンは左から右に順に配列し、第二表面に位置する第二組の導電ピンの配列順は、第一組の導電ピンの配列順と同じである。バッファは、制御チップに電気的に接続される。データは、バッファと第一組の導電ピン又は第二組の導電ピンとの間で送信することができる。【選択図】図１
2014120163.tif 000002
【特許請求の範囲】
【請求項１】
第一表面と、
前記第一表面の反対側に位置する第二表面と、
前記第一表面上に設けられた第一組の導電ピンと、
前記第二表面上に設けられた第二組の導電ピンと、
第一チャネルを介して前記第一組の導電ピンに接続され、第二チャネルを介して前記第二組の導電ピンに接続されるバッファと、
前記第一組の導電ピンの接地ピンに接続される第一入力端と、前記第二組の導電ピンの接地ピンに接続される第二入力端と、前記バッファのイネーブルピンに接続される出力端と、を備えるＮＡＮＤゲートと、
前記第一組の導電ピンの接地ピンと前記ＮＡＮＤゲートの第二入力端との間に接続されるインバータと、
前記バッファに接続される記憶媒体と、
前記バッファと前記記憶媒体との間に接続され、且つ前記バッファと前記記憶媒体との間のデータ伝送を制御するための制御チップと、を備えるメモリカードにおいて、
前記第一表面に位置する第一組の導電ピンのピンは左から右に順に配列し、前記第二表面に位置する第二組の導電ピンの配列順は、前記第一組の導電ピンの配列順と同じであり、前記バッファのイネーブルピンが前記ＮＡＮＤゲートから出力されたハイレベルの信号を受信すると、前記第一チャネルがオンされ、これにより、データが前記バッファと前記第一組の導電ピンとの間で送信され、前記バッファのイネーブルピンが前記ＮＡＮＤゲートから出力されたローレベルの信号を受信すると、前記第二チャネルがオンされ、これにより、データが前記バッファと前記第二組の導電ピンとの間で送信されることを特徴とするメモリカード。
【請求項２】
前記第一組の導電ピン及び前記第二組の導電ピンのピンの数はそれぞれ９個であり、前記第一組の導電ピン及び前記第二組の導電ピンは、メモリカードを挿入又は取り外す時にデータ伝送を加速するために使用されるホットプラグピンをそれぞれ有することを特徴とする請求項１に記載のメモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリカードに関するものである。
【背景技術】
【０００２】
携帯電話、デジタルカメラ、ノートパソコン及びＭＰ３プレーヤ等の電子製品は、メモリカードを備える。メモリカードは、電子デバイス内に設置され、データの格納及び送信を実現するために用いられる。
【０００３】
セキュアデジタル（ＳＤ）メモリカードは、メモリカードの一種であり、電子デバイスとの間でデータを送信する導電ピンを有している。該導電ピンは、一般的に、ＳＤメモリカードの１つの表面のみに設けられているため、このＳＤメモリカードの導電ピンが設けられている表面を電子デバイス内に挿入して、電子デバイス内のカードリーダーに設けられているピンと対応させる必要がある。そのため、ＳＤメモリカードの導電ピンが設けられていない方向から電子デバイス内に挿入した場合、ＳＤメモリカードの導電ピンは、電子デバイス内のカードリーダーピンと対応することができないため、データ送信ができないだけでなく、ＳＤメモリカード自身が損傷する恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記課題を解決するために、本発明は、どちらの方向からでもメモリカードを挿入することができ、且つ正常なデータ送信を行うことができるメモリカードを提供する。
【課題を解決するための手段】
【０００５】
本発明に係るメモリカードは、第一表面と、前記第一表面の反対側に位置する第二表面と、前記第一表面上に設けられた第一組の導電ピンと、前記第二表面上に設けられた第二組の導電ピンと、第一チャネルを介して前記第一組の導電ピンに接続され、第二チャネルを介して前記第二組の導電ピンに接続されるバッファと、前記第一組の導電ピンの接地ピンに接続される第一入力端、前記第二組の導電ピンの接地ピンに接続される第二入力端及び前記バッファのイネーブルピンに接続される出力端を備えるＮＡＮＤゲートと、前記第一組の導電ピンの接地ピンと前記ＮＡＮＤゲートの第二入力端との間に接続されるインバータと、前記バッファに接続される記憶媒体と、前記バッファと前記記憶媒体との間に接続され、且つ前記バッファと前記記憶媒体との間のデータ伝送を制御するための制御チップと、を備える。前記第一表面に位置する第一組の導電ピンのピンは左から右に順に配列し、前記第二表面に位置する第二組の導電ピンの配列順は、前記第一組の導電ピンの配列順と同じであり、前記バッファのイネーブルピンが前記ＮＡＮＤゲートから出力されたハイレベルの信号を受信すると、前記第一チャネルがオンされ、これにより、データが前記バッファと前記第一組の導電ピンとの間で送信され、前記バッファのイネーブルピンが前記ＮＡＮＤゲートから出力されたローレベルの信号を受信すると、前記第二チャネルがオンされ、これにより、データが前記バッファと前記第二組の導電ピンとの間で送信される。
【発明の効果】
【０００６】
従来の技術と比べて、メモリカードの第一表面及び第二表面には、導電ピンがそれぞれ設けられているので、メモリカードは、どちらかの表面が電子デバイスのカードリーダーと接触することができるため、正常なデータを送信することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係るメモリカードのブロック図である。
【図２】図１に示したメモリカードの第一表面を示す図である。
【図３】図１に示したメモリカードの第二表面を示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、本発明の実施形態について説明する。
【０００９】
図１を参照すると、本発明の実施形態に係るメモリカード１０は、制御チップ１１、制御チップ１１に接続されたバッファ１２、バッファ１２に接続されたインバータ１３及びＮＡＮＤゲート１４を備える。本実施形態において、メモリカード１０は、セキュアデジタル（ＳＤ）メモリカードである。制御チップ１１は、シングルチップ又は埋め込み式のチップであっても良い。バッファ１２は、データ信号の高速伝送を実現するためのバッファメモリであり、イネーブルピンＥＮを有している。メモリカード１０は、ノートパソコン、デジタルカメラ、デジタルビデオ等の電子デバイスのカードリーダーに挿入され、データを記憶又は送信するために用いられる。
【００１０】
図２及び図３を参照すると、メモリカード１０は、長方形を呈する。メモリカード１０の端部は、リッジ先端１５を有し、該リッジ先端１５の両側には、傾斜したガイド斜面１３０が形成されている。これにより、メモリカード１０は、電子デバイスのカードスロット内に容易に挿入することができる。
【００１１】
メモリカード１０は、第一表面１３１及び該第一表面１３１の反対側に位置する第二表面１３２を備える。第一表面１３１のリッジ先端１５に近い箇所には、第一組の導電ピン３１０が設けられ、第二表面１３２のリッジ先端１５に近い箇所には、第二組の導電ピン３２０が設けられている。第一組の導電ピン３１０及び第二組の導電ピン３２０のピンの数は９個である。即ち、第一組の導電ピン３１０及び第二組の導電ピン３２０は、第一ピン〜第九ピンをそれぞれ備える。第一組の導電ピン３１０と第二組の導電ピン３２０とのピンの配列順序は同じである。第一組の導電ピン３１０における９個のピンの番号は、左から右に「８７６５４３２１９」であり、ピンの名称は、順にＤＡＴ１（データ１ピン）、ＤＡＴ０（データ０ピン）、Ｖｓｓ２（接地ピン２）、ＣＬＫ（クロックピン）、Ｖｄｄ（電源ピン）、Ｖｓｓ１（接地ピン１）、ＣＭＤ（コマンド）、ＣＤ／ＤＡＴ３（データ３ピン）、ＤＡＴ２（データ２ピン）である。第二組の導電ピン３２０における９個のピンの番号も、左から右に「８７６５４３２１９」であり、該９個のピンの名称及び機能と第一組の導電ピン３１０における９個ピンの名称及び機能とは同じである。第一組の導電ピン３１０における第九ピンは、メモリカード１０を挿入又は取り外す時にデータ伝送を加速するために使用される第一ホットプラグピン３１９であり、第二組の導電ピン３２０における第九ピンは、メモリカード１０を挿入又は取り外す時にデータ伝送を加速するために使用される第二ホットプラグピン３２９である。
【００１２】
第一組の導電ピン３１０及び第二組の導電ピン３２０は、バッファ１２に電気的に接続され、且つ第一組の導電ピン３１０の第三ピンは、ＮＡＮＤゲート１４の第一入力端に接続され、第二組の導電ピン３２０の第三ピンは、インバータ１３を介してＮＡＮＤゲート１４の第二入力端に接続されている。ＮＡＮＤゲート１４の出力端は、バッファ１２のイネーブルピンＥＮに接続されている。他の実施形態において、第一組の導電ピン３１０の第六ピン及び第二組の導電ピン３２０の第六ピンを、第一組の導電ピン３１０の第三ピン及び第二組の導電ピン３２０の第三ピンとにそれぞれ取り替えてＮＡＮＤゲート１４に接続することもできる。ＮＡＮＤゲート１４は、第一組の導電ピン３１０の第三ピン及び第二組の導電ピン３２０の第三ピンが、同時にバッファ１２のイネーブルピンＥＮに接続されることを防止することができる。従って、静電気による損傷を防止することができる。
【００１３】
メモリカード１０が電子デバイスのカードリーダーに挿入され、メモリカード１０の第一表面１３１の第一組の導電ピン３１０がカードリーダーのピンに接触すると、第一組の導電ピン３１０は作動し、第一組の導電ピン３１０の第三ピンは、論理レベルが０である信号をＮＡＮＤゲート１４の第一入力端に送信する。この時、第二組の導電ピン３２０は、カードリーダーと接触しないため、ＮＡＮＤゲート１４の第二入力端は、非論理レベルのハイインピーダンス状態の信号に接続される。これにより、ＮＡＮＤゲート１４は、第一入力端の論理レベルのみを判断する。ＮＡＮＤゲート１４の出力端は、論理レベルが１である信号をバッファ１２のイネーブルピンＥＮに送信する。バッファ１２は、該バッファ１２と第一組の導電ピン３１０との間に接続された第一チャネル（例えば、電気配線）をオンにする。電子デバイスがメモリカード１０からデータを受信する必要がある場合、制御チップ１１は、メモリカード１０の記憶媒体１６の中のデータをバッファ１２に送信し、バッファ１２は、第一チャネルを介して該データを第一組の導電ピン３１０に送信する。次いで、第一組の導電ピン３１０は、データを電子デバイスに送信する。メモリカード１０が電子デバイスからデータを受信する必要がある場合、データは、電子デバイスから第一組の導電ピン３１０に送信され、第一組の導電ピン３１０は、第一チャネルを介して該データをバッファ１２に送信する。次いで、制御チップ１１は、バッファ１２の中の前記データをメモリカード１０の記憶媒体１６の中に送信する。
【００１４】
また、メモリカード１０が電子デバイスのカードリーダーに挿入され、メモリカード１０の第二表面１３２の第二組の導電ピン３２０がカードリーダーのピンに接触すると、第二組の導電ピン３２０は作動し、第二組の導電ピン３２０の第三ピンは、論理レベルが０である信号をインバータ１３の入力端に送信し、インバータ１３によって反転した後、インバータ１３の出力端は、論理レベルが１である信号をＮＡＮＤゲート１４の第二入力端に送信する。この時、第一組の導電ピン３１０は、カードリーダーと接触しないため、ＮＡＮＤゲート１４の第一入力端は、非論理レベルのハイインピーダンス状態の信号に接続される。これにより、ＮＡＮＤゲート１４は、第二入力端の論理レベルのみを判断する。ＮＡＮＤゲート１４の出力端は、論理レベルが０である信号をバッファ１２のイネーブルピンＥＮに送信する。バッファ１２は、該バッファ１２と第二組の導電ピン３２０との間に接続された第二チャネル（例えば、電気配線）をオンにする。電子デバイスがメモリカード１０からデータを受信する必要がある場合、制御チップ１１は、メモリカード１０の記憶媒体１６の中のデータをバッファ１２に送信し、バッファ１２は、第二チャネルを介して該データを第二組の導電ピン３２０に送信する。次いで、第二組の導電ピン３２０は、前記データを電子デバイスに送信する。メモリカード１０が電子デバイスからデータを受信する必要がある場合、データは、電子デバイスから第二組の導電ピン３２０に送信され、第二組の導電ピン３２０は、第二チャネルを介して該データをバッファ１２に送信する。次いで、制御チップ１１は、バッファ１２の中の前記データをメモリカード１０の記憶媒体１６の中に送信する。
【００１５】
本発明のメモリカード１０の第一表面１３１及び第二表面１３２には、導電ピンがそれぞれ設けられているので、メモリカード１０は、どちらの表面も電子デバイスのカードリーダーと接触することができ、正常なデータを送信することができる。
【符号の説明】
【００１６】
１０  メモリカード
１１  制御チップ
１２  バッファ
１３  インバータ
１４  ＮＡＮＤゲート
１５  リッジ先端
１６  記憶媒体
１３０  ガイド斜面
１３１  第一表面
１３２  第二表面
３１０  第一組の導電ピン
３２０  第二組の導電ピン
３１９  第一ホットプラグピン
３２９  第二ホットプラグピン
【図１】
2014120163.tif 000003
【図２】
2014120163.tif 000004
【図３】
2014120163.tif 000005