(57)【要約】【課題】配線溝の側壁面上に、スパッタ法によって、バリア膜を充分な膜厚で形成することが困難であった。【解決手段】半導体基板上に配設された絶縁膜と、前記絶縁膜内に形成された配線溝と、前記配線溝の側壁面を覆う絶縁体からなるサイドウォール状の第１バリア膜と、少なくとも前記配線溝の底面を覆う導電体からなる第２バリア膜と、前記配線溝を前記第１バリア膜及び前記第２バリア膜を介して埋設される配線膜と、を備える。【選択図】図１
2014183207.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に配設された絶縁膜と、
前記絶縁膜内に形成された配線溝と、
前記配線溝の側壁面を覆う絶縁体からなるサイドウォール状の第１バリア膜と、
少なくとも前記配線溝の底面を覆う導電体からなる第２バリア膜と、
前記配線溝を前記第１バリア膜及び前記第２バリア膜を介して埋設される配線膜と、
を備える半導体装置。
【請求項２】
前記第２バリア膜は、前記第１バリア膜も覆う、請求項１記載の半導体装置。
【請求項３】
前記第１バリア膜は、少なくとも珪素及び窒素を含有する、請求項１又は２記載の半導体装置。
【請求項４】
前記第２バリア膜は、タンタル及びチタン並びにタングステンのうちいずれか１つを含有する、
請求項１乃至３のいずれか一に記載の半導体装置。
【請求項５】
前記配線膜は、銅を主成分とする材料からなる、
請求項１乃至４のいずれか一に記載の半導体装置。
【請求項６】
前記配線溝は、前記絶縁膜を貫通している、
請求項１乃至５のいずれか一に記載の半導体装置。
【請求項７】
前記配線溝の前記側壁面は、曲面化されている、
請求項１乃至６のいずれか一に記載の半導体装置。
【請求項８】
前記半導体基板と前記絶縁膜との間に配された下部絶縁膜と、
前記下部絶縁膜に設けられた貫通穴と、
前記貫通穴に埋設された下部導電体と、をさらに備え、
前記第２バリア膜は、前記下部導電体の少なくとも一部と接触する、
請求項１乃至４のいずれか一に記載の半導体装置。
【請求項９】
前記配線膜を含む前記絶縁膜上を覆う絶縁体からなる第３バリア膜と、
前記第３バリア膜を覆う上部絶縁膜と、
をさらに備える請求項１乃至８のいずれか一に記載の半導体装置。
【請求項１０】
前記第３バリア膜は、少なくとも珪素と窒素の両方を含有する、
請求項９記載の半導体装置。
【請求項１１】
前記配線溝は、前記絶縁膜において有底であり、
前記配線溝の前記底面と前記半導体基板との間の部位の前記絶縁膜内に形成された開口穴をさらに備え、
前記第１バリア膜は、さらに前記開口穴の側壁面を覆い、
前記第２バリア膜は、さらに少なくとも前記開口穴の底部を覆い、
前記配線膜は、前記第１バリア膜及び前記第２バリア膜で内部を覆われた前記開口穴にも埋設される、
請求項１乃至１０のいずれか一に記載の半導体装置。
【請求項１２】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜内に配線溝を形成する工程と、
前記配線溝を含む前記絶縁膜を覆う絶縁体からなる第１バリア膜を形成する工程と、
少なくとも前記配線溝の底面上の前記第１バリア膜を除去する工程と、
前記配線溝及び前記第１バリア膜を含む前記絶縁膜を覆う第２バリア膜を形成する工程と、
前記第２バリア膜上にシード層を形成する工程と、
前記シード層上に配線膜を形成する工程と、
を含む半導体装置の製造方法。
【請求項１３】
前記第１バリア膜を形成する工程では、ＣＶＤ法又はＬＰＣＶＤ法若しくはＡＬＤ法を用いて、少なくとも珪素及び窒素を含有する絶縁体からなる前記第１バリア膜を形成する、
請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記第２バリア膜を形成する工程では、スパッタ法又はＰＶＤ法を用いて、タンタル及びチタン並びにタングステンのうちいずれか１つを含有する導電体からなる前記第２バリア膜を形成する、
請求項１２又は１３記載の半導体装置の製造方法。
【請求項１５】
前記シード層を形成では、スパッタ法又はＰＶＤ法を用いて、銅を主成分とする前記シード層を形成し、
前記配線膜を形成する工程では、めっき法を用いて銅を主成分とする前記配線膜を形成する、
請求項１２乃至１４のいずれか一に記載の半導体装置の製造方法。
【請求項１６】
前記絶縁膜上の前記配線膜及び前記シード層並びに前記第２バリア膜をＣＭＰ法を用いて除去する工程を更に含む、
請求項１２乃至１５のいずれか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、配線構造を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
一般的な半導体装置の配線層では、配線溝１５に、配線膜１８の材料（例えば、銅）の絶縁膜１４への拡散を防止するバリア膜３１（バリアメタル膜；例えば、タンタル）や、配線膜１８の種（シード；例えば、銅）となるシード層（図示せず）を介して配線膜１８（例えば、銅）が埋め込まれた構成となっている（図１５参照）。配線の微細化に伴って、配線溝１５における配線膜１８の材料に対するバリア膜３１やシード層の占める割合が増加し、配線膜１８の電気抵抗が増加している。このような電気抵抗を減少させるため、例えば、特許文献１では、コンタクトホールや溝の底部のバリア膜のみを選択的に除去する技術が提案されている。
【０００３】
また、バリア膜３１やシード層をスパッタ法で形成すると、配線溝１５の開口部近傍でオーバーハング形状（側壁面の下部よりも上部が張り出した形状）となり、ステップカバレージの悪化によって、配線膜１８においてボイド３２が発生しやすくなる（図１５参照）。配線膜１８においてボイド３２が発生すると、ＥＭ（Electro Migration：エレクトロマイグレーション）耐性の低下や、配線膜１８の断線、電気抵抗が高くなる等、配線膜１８の信頼性を損ねるといった問題がある。このような問題を解決するために、例えば、特許文献２では、配線（銅層）の下地となるシード層においてＲｕとＣｕとを含むシード層を用いることによって、ステップカバレージを改善する技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１７９１３３号公報
【特許文献２】特開２０１０−１７７５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本願発明者により与えられる。
【０００６】
しかしながら、配線の微細化に伴って、配線溝の幅が狭く、かつ、配線溝の深さが深くなると、配線溝の側壁面上に、スパッタ法によって、バリア膜を充分な膜厚で形成することが困難である。
【０００７】
また、特許文献１に記載の手法では、配線膜の材料の拡散に対するバリア性を維持するために必要なバリア膜の膜厚は配線幅に依存しないため、配線幅が狭くなることによってバリア膜の配線の断面積に占める割合が急増し、配線抵抗の増加が顕在化する。
【０００８】
また、特許文献２に記載の手法では、配線幅が狭くなると、バリア膜を形成した時点でオーバーハング形状となり、バリア膜上の銅を主成分とするシード層のカバレージの改善ではボイドの発生は回避できない。
【課題を解決するための手段】
【０００９】
本発明の第１の視点においては、半導体装置において、半導体基板上に配設された絶縁膜と、前記絶縁膜内に形成された配線溝と、前記配線溝の側壁面を覆う絶縁体からなるサイドウォール状の第１バリア膜と、少なくとも前記配線溝の底面を覆う導電体からなる第２バリア膜と、前記配線溝を前記第１バリア膜及び前記第２バリア膜を介して埋設される配線膜と、を備えることを特徴とする。
【００１０】
本発明の第２の視点においては、半導体装置の製造方法において、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜内に配線溝を形成する工程と、前記配線溝を含む前記絶縁膜を覆う絶縁体からなる第１バリア膜を形成する工程と、少なくとも前記配線溝の底面上の前記第１バリア膜を除去する工程と、前記配線溝及び前記第１バリア膜を含む前記絶縁膜を覆う第２バリア膜を形成する工程と、前記第２バリア膜上にシード層を形成する工程と、前記シード層上に配線膜を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、配線溝の側壁面上に絶縁体からなる第１バリア膜を形成するため、配線幅方向において配線幅全体を配線膜とすることができ、配線抵抗の上昇を最小限とすることができる。また、第１バリア膜を成膜しエッチバックすることにより配線溝の上部（開口部）の肩部が順テーパー形状となり、シード層の配線溝１５内のカバレージが大幅に改善する。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態１に係る半導体装置の構成を模式的に示した断面図である。
【図２】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した断面図である。
【図３】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した図２に続く断面図である。
【図４】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した図３に続く断面図である。
【図５】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した図４に続く断面図である。
【図６】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した図５に続く断面図である。
【図７】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した図６に続く断面図である。
【図８】本発明の実施形態２に係る半導体装置の構成を模式的に示した断面図である。
【図９】本発明の実施形態３に係る半導体装置の構成を模式的に示した断面図である。
【図１０】本発明の実施形態３に係る半導体装置の製造方法を模式的に示した断面図である。
【図１１】本発明の実施形態３に係る半導体装置の製造方法を模式的に示した図１０に続く断面図である。
【図１２】本発明の実施形態３に係る半導体装置の製造方法を模式的に示した図１１に続く断面図である。
【図１３】本発明の実施形態３に係る半導体装置の製造方法を模式的に示した図１２に続く断面図である。
【図１４】本発明の実施形態３に係る半導体装置の製造方法を模式的に示した図１３に続く断面図である。
【図１５】本発明の実施形態３に係る半導体装置の製造方法を模式的に示した図１４に続く断面図である。
【発明を実施するための形態】
【００１３】
［実施形態１］
本発明の実施形態１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構成を模式的に示した断面図である。
【００１４】
実施形態１に係る半導体装置１は、半導体基板１０上の配線層においてシングルダマシン型の配線構造を有する半導体装置である。半導体装置１は、トランジスタ等（図示せず）が形成された半導体基板１０（例えば、シリコン基板）上にて、下部絶縁膜１１（例えば、シリコン酸化膜、ｌｏｗ−ｋ絶縁膜、ＳＯＤ（Spin-On Dielectric）等）で覆われている。下部絶縁膜１１には、半導体基板１０（トランジスタ等の端子、電極となる部分を含む）に通ずる貫通穴１２が形成されており、当該貫通穴１２内に、下部導電体となるタングステンプラグ１３が埋設されている。
【００１５】
タングステンプラグ１３を含む下部絶縁膜１１上は、絶縁膜１４（例えば、シリコン酸化膜、ｌｏｗ−ｋ材料等）で覆われている。絶縁膜１４には、配線溝１５が形成されている。配線溝１５は、絶縁膜１４を貫通し、タングステンプラグ１３に通ずる。配線溝１５の側壁面（絶縁膜１４の側壁面）は、サイドウォール状の第１バリア膜１６（例えば、少なくとも珪素と窒素の両方を含む膜、シリコン窒化膜等の絶縁体からなる膜）で覆われている。配線溝１５の底面（タングステンプラグ１３、下部絶縁膜１１の上面）は、配線溝１５内が完全に埋め込まれないように、第２バリア膜１７（例えば、タンタル、チタン、タングステン、それらの窒化物等の導電体からなる膜）で覆われている。第２バリア膜１７は、タングステンプラグ１３の少なくとも一部と接触する。第１バリア膜１６は、全面的に第２バリア膜１７で覆われていてもよい。配線溝１５内には、第１バリア膜１６及び第２バリア膜１７を介して配線膜１８（例えば、銅を主成分とする材料等の導電体膜）が埋設されている。
【００１６】
配線膜１８を含む絶縁膜１４上は、第３バリア膜１９（例えば、珪素と窒素の両方を含む膜、シリコン窒化膜等の絶縁体からなる膜）で覆われている。第３バリア膜１９上は、上部絶縁膜２０（例えば、シリコン酸化膜、ｌｏｗ−ｋ材料等）で覆われている。
【００１７】
次に、本発明の実施形態１に係る半導体装置の製造方法について図面を用いて説明する。図２〜図７は、本発明の実施形態１に係る半導体装置の製造方法を模式的に示した断面図である。
【００１８】
まず、トランジスタ等が形成された半導体基板１０（例えば、シリコン基板）上に下部絶縁膜１１（例えば、シリコン酸化膜）を形成し、その後、下部絶縁膜１１において半導体基板１０（トランジスタ等の端子、電極となる部分を含む）に通ずる貫通穴１２を形成し、その後、貫通穴１２内にタングステンプラグ１３を埋設し、その後、タングステンプラグ１３を含む下部絶縁膜１１上に絶縁膜１４を形成し、その後、タングステンプラグ１３と接続する配線をシングルダマシン法にて形成するために、ドライエッチング技術を用いて、絶縁膜１４においてタングステンプラグ１３に通ずる配線溝１５を形成する（ステップＡ１；図２参照）。ここで、絶縁膜１４には、例えば、シリコン酸化膜、Ｌｏｗ−ｋ絶縁膜、ＳＯＤ（Spin-On Dielectric）等、一般に良く知られた絶縁膜を用いることができる。
【００１９】
次に、配線溝１５を含む絶縁膜１４を覆うように（配線溝１５内を完全に埋め込まないように）、ＣＶＤ（Chemical Vapor Deposition）法を用いて第１バリア膜１６（例えば、シリコン窒化膜）を形成する（ステップＡ２；図３参照）。なお、第１バリア膜１６には、シリコン窒化膜以外にもＣＶＤ法で形成されたＳｉＯＮ、ＳｉＣＮを用いることができる。また、第１バリア膜１６は、ＣＶＤ法以外にもＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法を用いて形成することができる。
【００２０】
ここで、微細化した配線溝１５の幅が狭く、かつ、深さが深くなると、スパッタ法のみにより形成されるバリア膜では、配線膜１８からの金属（銅）の拡散防止に充分な膜厚を配線溝１５の側壁面に形成することが困難であるが、ＣＶＤ法を用いて第１バリア膜１６（シリコン窒化膜）を形成ことにより、配線溝１５の幅が狭く、かつ、深さが深くなっても、配線溝１５の側壁面にもほぼ１００％の被覆率で成膜されるので、配線膜（図１の１８）からの金属（例えば、銅）の拡散防止に充分な膜厚の第１バリア膜１６を配線溝１５の側壁面上に形成することができる。
【００２１】
次に、第１バリア膜１６を全面エッチバックすることにより、絶縁膜１４の上面、及び、配線溝１５の底面の第１バリア膜１６を除去し、配線溝１５の側壁面を覆うサイドウォール状の第１バリア膜１６を形成する（ステップＡ３；図４参照）。
【００２２】
次に、配線溝１５の底部及び第１バリア膜１６を含む絶縁膜１４を覆うように、第２バリア膜１７（例えば、Ｔａ）を、スパッタ法を用いて形成する（ステップＡ４；図５参照）。ここで、第２バリア膜１７には、Ｔａ以外にＴａＮ、Ｔｉ、ＴｉＮ、ＷＮ等の導電体を用いてもよい。また、第２バリア膜１７は、スパッタ法以外にも指向性の強いＰＶＤ（Physical Vapor Deposition）法を用いて形成することができる。
【００２３】
ここで、ステップＡ４では、配線溝１５の側壁面上には第１バリア膜１６が覆われているため、配線溝１５の側壁面を第２バリア膜１７で覆う必要はなく（配線溝１５の側壁面上に成膜されていても可）、少なくとも配線溝１５の底面を覆えばよい。そのため、配線溝１５の底部へのカバレージを重視した、例えば、ロングスロースパッタ法を用いて成膜することができる。
【００２４】
次に、第２バリア膜１７上に、シード層（図示せず；例えば、銅を主成分とする金属膜）を、スパッタ法を用いて形成し、その後、配線溝１５内が完全に埋め込まれるように、当該シード層上にめっき法により配線膜１８（例えば、銅を主成分とする金属膜）を形成する（ステップＡ５；図６参照）。なお、シード層は、スパッタ法以外にもＰＶＤ法を用いて形成することができる。
【００２５】
次に、ＣＭＰ（Chemical Mechanical Polish；化学機械研磨）法により、絶縁膜１４上の余分な第２バリア膜１７及び配線膜１８を除去する（ステップＡ６；図７参照）。これにより、シングルダマシン法による配線が完成する。また、配線膜１８においてボイド（図１５の３２）を発生させることなく、高アスペクト比の配線溝１５を埋設することができる。さらに、配線溝１５の側壁面に銅より抵抗が高い導電性のバリア膜が不要となるため、配線抵抗を低減できる。
【００２６】
その後、配線膜１８を含む絶縁膜１４上に第３バリア膜１９（例えば、ＳｉＣＮ膜）を形成し、その後、第３バリア膜１９上に上部絶縁膜２０（例えば、シリコン酸化膜）を形成する（ステップＡ７；図１参照）。
【００２７】
実施形態１によれば、配線溝１５の側壁面上に絶縁性の第１バリア膜１６を形成するため、配線幅方向において配線幅全体を配線膜１８とすることができ、配線抵抗の上昇を最小限とすることができる。また、第１バリア層１６を成膜しエッチバックすることにより、配線溝１５の上面（開口部）の肩部が順テーパー形状となり、シード層の配線溝１５内カバレージが大幅に改善する。
【００２８】
［実施形態２］
本発明の実施形態２に係る半導体装置について図面を用いて説明する。図８は、本発明の実施形態２に係る半導体装置の構成を模式的に示した断面図である。
【００２９】
実施形態２は、実施形態１の変形例であり、配線溝２２の側壁面を曲面化したものである。配線溝２２は、絶縁膜１４上に形成されたレジスト（図示せず）をマスクとして、絶縁膜１４をウェットエッチングすることにより、側壁面が曲面化された配線溝２２を形成することができる。その他の構成及び製造方法については、実施形態１と同様である。
【００３０】
実施形態２によれば、実施形態１と同様な効果を奏する。
【００３１】
［実施形態３］
本発明の実施形態３に係る半導体装置について図面を用いて説明する。図９は、本発明の実施形態３に係る半導体装置の構成を模式的に示した断面図である。
【００３２】
実施形態３は、実施形態１の変形例であり、半導体基板１０上の配線層における配線構造をデュアルダマシン型としたものである。半導体装置１は、トランジスタ等（図示せず）が形成された半導体基板１０（例えば、シリコン基板）上にて、下部絶縁膜１１（例えば、シリコン酸化膜、ｌｏｗ−ｋ絶縁膜、ＳＯＤ（Spin-On Dielectric）等）で覆われている。下部絶縁膜１１には、半導体基板１０（トランジスタ等の端子、電極となる部分を含む）に通じない有底の配線溝２４が形成されており、配線溝２４の領域内の所定の位置にて半導体基板１０に通ずる開口穴２５が形成されており、配線溝２４及び開口穴２５内に、下部導電体となるタングステン配線膜２６が埋設されている。タングステン配線膜２６は、開口穴２５に埋設されたプラグ部２６ａを有する。
【００３３】
タングステン配線膜２６を含む下部絶縁膜１１上は、絶縁膜１４（例えば、シリコン酸化膜、ｌｏｗ−ｋ材料等）で覆われている。絶縁膜１４には、タングステン配線膜２６に通じない有底の配線溝２７が形成されており、配線溝２７の領域内の所定の位置にてタングステン配線膜２６に通ずる開口穴２８が形成されている。配線溝２７及び開口穴２８の側壁面（絶縁膜１４の側壁面）は、サイドウォール状の第１バリア膜１６ａ、１６ｂ（例えば、少なくとも珪素と窒素の両方を含む膜、シリコン窒化膜等の絶縁体からなる膜）で覆われている。配線溝２７の底面（絶縁膜１４の段差部の上面）、及び、開口穴２８の底面（タングステンプラグ１３、下部絶縁膜１１の上面）は、配線溝２７及び開口穴２８内が完全に埋め込まれないように、第２バリア膜１７（例えば、タンタル、チタン、タングステン、それらの窒化物等の導電体からなる膜）で覆われている。第２バリア膜１７は、タングステン配線膜２６の少なくとも一部と接触する。第１バリア膜１６ａ、１６ｂは、全面的に第２バリア膜１７で覆われていてもよい。配線溝２７及び開口穴２８内には、第１バリア膜１６ａ、１６ｂ及び第２バリア膜１７を介して配線膜１８（例えば、銅を主成分とする材料等の導電体膜）が埋設されている。配線膜１８は、開口穴２８に埋設されたプラグ部１８ａを有する。
【００３４】
次に、本発明の実施形態１に係る半導体装置の製造方法について図面を用いて説明する。図１０〜図１５は、本発明の実施形態３に係る半導体装置の製造方法を模式的に示した断面図である。
【００３５】
まず、トランジスタ等が形成された半導体基板１０（例えば、シリコン基板）上に下部絶縁膜１１（例えば、シリコン酸化膜）を形成し、その後、下部絶縁膜１１においてタングステン配線膜２６をデュアルダマシン法にて形成するために、開口穴２５及び配線溝２４を形成し、その後、開口穴２５及び配線溝２４内にタングステン配線膜２６を埋設し、その後、タングステン配線膜２６を含む下部絶縁膜１１上に絶縁膜１４を形成し、その後、タングステン配線膜２６と接続する配線をデュアルダマシン法にて形成するために、開口穴２８及び配線溝２７を形成する（ステップＢ１；図１０参照）。
【００３６】
次に、開口穴２８及び配線溝２７を含む絶縁膜１４を覆うように（開口穴２８及び配線溝２７内を完全に埋め込まないように）、ＡＬＤ（Atomic Layer Deposition）法を用いて第１バリア膜１６（例えば、シリコン窒化膜）を形成する（ステップＢ２；図１１参照）。ＡＬＤ法を用いることにより、配線の微細化により開口穴２８及び配線溝２７の幅が狭く、深さが深くなっても、後で形成する配線膜１８からの金属（銅）の拡散防止に充分な膜厚の第１バリア膜１６を開口穴２８及び配線溝２７の側壁面上に形成することができる。
【００３７】
次に、第１バリア膜（図１１の１６）を全面エッチバックすることにより、絶縁膜１４の上面、及び、配線溝２７の底面（絶縁膜１４の段差部の上面）、並びに、開口穴２８の底面の第１バリア膜１６を除去し、配線溝２７及び開口穴２８の各側壁面を覆うサイドウォール状の第１バリア膜１６ａ、１６ｂを形成する（ステップＢ３；図１２参照）。
【００３８】
次に、配線溝２７の底面、及び、開口穴２８の底面、並びに、第１バリア膜１６ａ、１６ｂを含む絶縁膜１４を覆うように、第２バリア膜１７（例えば、Ｔａ）を、スパッタ法を用いて形成する（ステップＢ４；図１３参照）。ここで、ステップＢ４では、開口穴２８及び配線溝２７の側壁面の膜厚は薄くても良いため底部のカバレージが良い、例えば、ロングスロースパッタ法を用いて第２バリア膜１７を形成することができる。
【００３９】
次に、第２バリア膜１７上に、シード層（図示せず；例えば、銅を主成分とする金属膜）を、スパッタ法を用いて形成し、その後、配線溝１５内が完全に埋め込まれるように、当該シード層上にめっき法により配線膜１８（例えば、銅を主成分とする金属膜）を形成する（ステップＢ５；図１４参照）。
【００４０】
次に、ＣＭＰ法により、絶縁膜１４上の余分な第２バリア膜１７及び配線膜１８を除去する（ステップＢ６；図９参照）。これにより、配線膜１８が完成する。
【００４１】
実施形態３によれば、実施形態１と同様な効果を奏する。
【００４２】
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
【００４３】
なお、本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４４】
１、１０１  半導体装置
１０  半導体基板
１１  下部絶縁膜
１２  貫通穴
１３  タングステンプラグ（下部導電体）
１４  絶縁膜
１５  配線溝
１６、１６ａ、１６ｂ  第１バリア膜
１７  第２バリア膜
１８  配線膜
１８ａ  プラグ部
１９  第３バリア膜
２０  上部絶縁膜
２２  配線溝
２４  配線溝
２５  開口穴
２６  タングステン配線膜（下部導電体）
２６ａ  プラグ部
２７  配線溝
２８  開口穴
３１  バリア膜
３２  ボイド
【図１】
2014183207.tif 000003
【図２】
2014183207.tif 000004
【図３】
2014183207.tif 000005
【図４】
2014183207.tif 000006
【図５】
2014183207.tif 000007
【図６】
2014183207.tif 000008
【図７】
2014183207.tif 000009
【図８】
2014183207.tif 000010
【図９】
2014183207.tif 000011
【図１０】
2014183207.tif 000012
【図１１】
2014183207.tif 000013
【図１２】
2014183207.tif 000014
【図１３】
2014183207.tif 000015
【図１４】
2014183207.tif 000016
【図１５】
2014183207.tif 000017