(57)【要約】【課題】薄膜トランジスタの信頼性を向上させることができる酸化物半導体薄膜を提供する。【解決手段】昇温脱離法において、２００℃以上６００℃以下の温度範囲で脱離する水分子の量が３×１０２０ｃｍ−３以上であり、２００℃以上４００℃未満の温度範囲で脱離する水分子の量が１×１０２１ｃｍ−３以下であり、４００℃以上６００℃以下の温度範囲において脱離する水分子の量が１×１０２０ｃｍ−３以上である酸化物半導体薄膜。【選択図】なし【特許請求の範囲】
【請求項１】
昇温脱離法において、
２００℃以上６００℃以下の温度範囲で脱離する水分子の量が３×１０２０ｃｍ−３以上であり、
２００℃以上４００℃未満の温度範囲で脱離する水分子の量が１×１０２１ｃｍ−３以下であり、
４００℃以上６００℃以下の温度範囲において脱離する水分子の量が１×１０２０ｃｍ−３以上である酸化物半導体薄膜。
【請求項２】
前記２００℃以上４００℃未満の温度範囲で脱離する水分子の量を［Ａ］とし、前記４００℃以上６００℃以下の温度範囲で脱離する水分子の量を［Ｂ］とした場合に、［Ｂ］／［Ａ］≧０．１を満たす請求項１に記載の酸化物半導体薄膜。
【請求項３】
１５０℃以上６００℃以下の温度範囲における水分子の昇温脱離カーブに極大値が存在する場合おいて、最も小さい極大値の温度をＴ０としたときに、３５０℃＜Ｔ０を満たす請求項１又は２に記載の酸化物半導体薄膜。
【請求項４】
Ｉｎ、Ｓｎ、Ｚｎ及びＧａからなる群から選択される１以上の元素の酸化物を含む請求項１〜３のいずれかに記載の酸化物半導体薄膜。
【請求項５】
インジウム錫亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ−Ｏ）、インジウムガリウム酸化物（Ｉｎ−Ｇａ−Ｏ）、及びインジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）からなる群から選択される１以上を含む請求項１〜４のいずれかに記載の酸化物半導体薄膜。
【請求項６】
水蒸気を含む雰囲気でスパッタリングする工程及び／又はアニール処理する工程を含む製造方法で得られた請求項１〜５記載のいずれかに記載の酸化物半導体薄膜。
【請求項７】
請求項１〜６のいずれかに記載の酸化物半導体薄膜を含む薄膜トランジスタ。
【請求項８】
バックチャネルエッチ型である請求項７記載の薄膜トランジスタ。
【請求項９】
請求項７又は８に記載の薄膜トランジスタを備える表示装置。
【請求項１０】
スパッタリングターゲットをスパッタリングして薄膜を成膜する工程と、
前記薄膜をアニール処理する工程と、を含み、
前記薄膜を成膜する工程及び前記アニール処理する工程の少なくとも一方を、水蒸気を含む雰囲気下で行う酸化物半導体薄膜の製造方法。
【請求項１１】
前記アニール処理を水蒸気を含む雰囲気下で行う請求項１０に記載の酸化物半導体薄膜の製造方法。
【請求項１２】
前記アニール処理の雰囲気中の水蒸気量が８０原子％以下である請求項１１に記載の酸化物半導体薄膜の製造方法。
【請求項１３】
前記アニール処理の処理温度が１５０〜５００℃である請求項１０〜１２のいずれかに記載の酸化物半導体薄膜の製造方法。
【請求項１４】
前記アニール処理の昇温速度が、１℃／ｓｅｃ以上である請求項１０〜１３のいずれかに記載の酸化物半導体薄膜の製造方法。
【請求項１５】
前記アニール処理の降温速度が、１℃／ｓｅｃ以上である請求項１０〜１４のいずれかに記載の酸化物半導体薄膜の製造方法。
【請求項１６】
前記スパッタリングターゲットがＩｎ、Ｓｎ、Ｚｎ及びＧａからなる群から選択される１以上の元素の酸化物を含む請求項１０〜１５のいずれかに記載の酸化物半導体薄膜の製造方法。
【請求項１７】
前記スパッタリングターゲットが、インジウム錫亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ−Ｏ）、インジウムガリウム酸化物（Ｉｎ−Ｇａ−Ｏ）、及びインジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）からなる群から選択される１以上を含む請求項１０〜１６のいずれかに記載の酸化物半導体薄膜の製造方法。
【請求項１８】
前記スパッタリングを水蒸気を含む雰囲気下で行う請求項１０〜１７のいずれかに記載の酸化物半導体薄膜の製造方法。
【請求項１９】
前記スパッタリングを水分圧が１０−３Ｐａ〜０．５Ｐａの雰囲気下で行う請求項１０〜１８のいずれかに記載の酸化物半導体薄膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体薄膜及びその製造方法、並びに当該酸化物半導体薄膜を備えてなる薄膜トランジスタに関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。そのなかでも、近年における表示装置の発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
【０００３】
大型液晶表示装置の液晶駆動用トランジスタにおいては、従来アモルファスシリコン系半導体薄膜が使用されていた。ところが、近年のさらなる大型化、高精細化の要求に伴い、アモルファスシリコンでは移動度が不足するため、画像の書き込みが間に合わなくなってきつつある。また有機エレクトロルミネッセンス（有機ＥＬ）ディスプレイについても大型化技術が進展中で、バックプレーンに対しても、大面積で均一、かつ高移動度の材料がこれまで以上に求められている。
そこで、アモルファスシリコン系半導体薄膜のように大面積化が可能で、結晶シリコンに次いで移動度が高い材料として金属酸化物からなる透明半導体薄膜、特に、酸化インジウム、酸化亜鉛、酸化ガリウムからなる酸化物半導体薄膜が注目されている。
【０００４】
従来、ＴＦＴ活性層に用いる酸化物半導体膜は、膜の電気特性を制御するため、酸素ガスを導入した雰囲気中で成膜されるのが一般的である。しかし、酸素分圧のわずかな振れにより、膜中のキャリア濃度が大きく変化し、半導体特性が変動するという問題があった。
【０００５】
例えば特許文献１は、Ｉｎ、Ｚｎの少なくとも一方の元素、及び水素を含むアモルファス酸化物半導体を開示する。しかしながら、これらはいずれも４インチサイズ以下のターゲットで適用される技術であり、実生産を想定した高速成膜に関しては改良の余地があった。
非特許文献１及び２は、酸化物半導体薄膜に２００℃〜３００℃で脱離する弱い結合種である酸素や、物理吸着水が存在すると信頼性が悪化することを開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−８０９３６号公報
【非特許文献】
【０００７】
【非特許文献１】Keisuke  Ide  et  al.，Appl．Phys．Lett．99，093507  (2011)
【非特許文献２】Jae  Kyeong  Jeong  et  al.，Appl．Phys．Lett．93，123508  (2008)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、薄膜トランジスタの信頼性を向上させることができる酸化物半導体薄膜を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、昇温脱離法において、２００℃以上６００℃以下の温度範囲で脱離する水分子の量が３×１０２０ｃｍ−３以上であり、２００℃以上４００℃未満の温度範囲で脱離する水分子の量が１×１０２１ｃｍ−３以下であり、４００℃以上６００℃以下の温度範囲において脱離する水分子の量が１×１０２０ｃｍ−３以上である酸化物半導体薄膜が提供される。
【発明の効果】
【００１０】
本発明によれば、薄膜トランジスタの信頼性を向上させることができる酸化物半導体薄膜が提供できる。
【図面の簡単な説明】
【００１１】
【図１】スパッタ装置の一例の要部を示す図である。
【図２】本発明の一形態に係る酸化物半導体を備えてなる薄膜トランジスタの一実施形態を示す概略断面図である。
【図３】本発明の一形態に係る酸化物半導体を備えてなる薄膜トランジスタの他の実施形態に係る概略断面図である。
【図４】実施例１−２及び比較例２−３の分光エリプソメトリーの結果を示す図である。
【図５】比較例６−７の分光エリプソメトリーの結果を示す図である。
【図６】実施例３及び比較例５の分光エリプソメトリーの結果を示す図である。
【図７】実施例１−２及び比較例１−４の昇温脱離測定における水素分子の脱離結果を示す図である。
【図８】実施例３及び比較例５−７の昇温脱離測定における水素分子の脱離結果を示す図である。
【図９】実施例４及び比較例８の昇温脱離測定における水素分子の脱離結果を示す図である。
【図１０】実施例５−７の昇温脱離測定における水素分子の脱離結果を示す図である。
【図１１】実施例１−２及び比較例１−４の昇温脱離測定における水分子の脱離結果を示す図である。
【図１２】実施例３及び比較例６の昇温脱離測定における水分子の脱離結果を示す図である。
【図１３】比較例５及び比較例７の昇温脱離測定における水分子の脱離結果を示す図である。
【図１４】実施例４及び比較例８の昇温脱離測定における水分子の脱離結果を示す図である。
【図１５】実施例５−７の昇温脱離測定における水分子の脱離結果を示す図である。
【図１６】実施例２及び比較例４のラマン測定結果を示す図である。
【図１７】実施例１及び２のＮ２／Ｈ２雰囲気下アニール後のＴＦＴ測定結果を示す図である。
【発明を実施するための形態】
【００１２】
［酸化物半導体薄膜］
以下、本発明の酸化物半導体薄膜について説明するが、本発明において「半導体」とは、例えば薄膜のキャリア濃度が１×１０２０／ｃｍ３以下の状態をいう。このキャリア濃度は、例えば株式会社東陽テクニカ製の高抵抗ホール測定装置Ｒｅｓｉ  Ｔｅｓｔ８３１０により求めることができる。
【００１３】
本発明の一形態に係る酸化物半導体薄膜は、２００℃以上６００℃以下の温度範囲で脱離する水分子の量が３×１０２０ｃｍ−３以上であり、２００℃以上４００℃未満の温度範囲で脱離する水分子の量が１×１０２１ｃｍ−３以下であり、４００℃以上６００℃以下の温度範囲において脱離する水分子の量が１×１０２０ｃｍ−３以上である。
これら脱離する水分子の量は昇温脱離法により評価できる。
【００１４】
４００以上６００℃以下の温度範囲で脱離する水分子を含むことは、酸化物半導体薄膜中において金属元素と水酸基が結合（Ｍｅｔａｌ−ＯＨ結合）していると推測される。Ｍｅｔａｌ−ＯＨ結合は結合強度が強いため、Ｍｅｔａｌ−ＯＨ結合を含む本発明の一形態に係る酸化物半導体薄膜は、酸素欠陥の低い膜である。
尚、Ｍｅｔａｌ−ＯＨ結合については、例えばTakeshi  Koida  et  al.，JOURNAL  OF  APPLIEDPHYSICS  107，033514  (2010)に記載されている。
【００１５】
本発明の一形態に係る酸化物半導体薄膜は、４００以上６００℃以下の温度範囲で脱離する水分子の量が１×１０２０ｃｍ−３以上である。
４００以上６００℃以下の温度範囲で脱離する水分子の量は、膜中のＭｅｔａｌ−ＯＨ結合に由来する。当該Ｍｅｔａｌ−ＯＨ結合に由来する水分子の量が１×１０２０ｃｍ−３以上であることは、膜中の酸素欠陥が低減されていることを表わし、キャリア濃度を半導体領域１×１０１９ｃｍ−３以下まで低減することができる。また、Ｍｅｔａｌ−ＯＨ結合形成によって酸化物半導体のアモルファス構造が安定化し、バンドギャップを広くすることができる。
脱離する水分子の量の上限は特にないが、例えば１×１０２２ｃｍ−３である
【００１６】
本発明の一形態に係る酸化物半導体薄膜は、２００℃以上４００℃未満の温度範囲で脱離する水分子の量が１×１０２１ｃｍ−３以下である。
２００℃以上４００℃未満で脱離する水分子は、結合の弱い水酸基に由来する水分子であり、脱離する水分子の量が１×１０２１ｃｍ−３以下であることは、酸化物半導体薄膜中において結合の弱い水酸基が少ないことを意味する。膜中に結合の弱い水酸基が少ないことで、不純物によって形成されるエネルギー準位を低減することができる。
【００１７】
本発明の一形態に係る酸化物半導体薄膜は、２００℃以上６００℃以下の温度範囲で脱離する水分子の量が３×１０２０ｃｍ−３以上である。
２００℃以上６００℃以下の温度範囲で脱離する水分子が３×１０２０ｃｍ−３以上であることは、酸化物半導体膜中において電気特性に寄与する水分子が十分に取り込まれていることを意味する。尚、２００℃以上６００℃以下の温度範囲で脱離する水分子の量の上限は特に限定されないが、例えば１×１０２２ｃｍ−３未満である。
【００１８】
本発明の一形態に係る酸化物半導体薄膜は、好ましくは２００℃以上４００℃未満の温度範囲で脱離する水分子の量を［Ａ］とし、４００℃以上６００℃以下の温度範囲で脱離する水分子の量を［Ｂ］とした場合に、［Ｂ］／［Ａ］≧０．１を満たす。
膜中のＭｅｔａｌ−ＯＨ結合の量及び水酸基の量が、Ｍｅｔａｌ−ＯＨ結合の量／水酸基の量≧０．１を満たすことで、酸素欠陥低減の効果が得られるようになる。
【００１９】
酸化物半導体薄膜の２００℃以上６００℃以下の温度範囲で脱離する水分子の量、４００以上６００℃以下の温度範囲で脱離する水分子の量、及び２００以上４００℃未満の温度範囲で脱離する水分子の量は、昇温脱離法によって定量評価できる。
昇温脱離法による評価は、シリコンウエハー上に積層させた酸化物半導体を、背圧１０−8〜１０−５Ｐａの高真空中チャンバー内で基板加熱し、四重極マス（ＱＭＳ）でマスクロマトグラムｍ／ｚ＝１８で実施できる。
【００２０】
本発明の一形態に係る酸化物半導体薄膜について、１５０℃〜６００℃の温度範囲における水分子の昇温脱離カーブに極大値が存在する場合、好ましくは最も小さい極大値の温度をＴ０としたときに、３５０℃＜Ｔ０を満たす。温度に対する膜中の水濃度の絶対量は膜厚によって変動しやすいが、膜中の弱い結合である水酸基の昇温脱離カーブの極大値は３５０℃＞Ｔ０となる温度で一定である。
膜中の弱い結合である水酸基が少ないことで、不純物によって形成されるエネルギー準位をなくすことができる。
尚、昇温脱離カーブとは、酸化物半導体薄膜の横軸に温度［単位：℃］、縦軸に水分子脱離量［単位：ｃｍ−３］とした時に得られるカーブである。
【００２１】
本発明の一形態に係る酸化物半導体薄膜は、好ましくはＩｎ、Ｓｎ、Ｚｎ及びＧａからなる群から選択される１以上の元素の酸化物を含む。酸化物半導体薄膜がこれら元素を含む場合、電子移動度の高い膜となりえる。
【００２２】
本発明の一形態に係る酸化物半導体薄膜は、好ましくはインジウム錫亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ−Ｏ）、インジウムガリウム酸化物（Ｉｎ−Ｇａ−Ｏ）、及びインジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）からなる群から選択される酸化物を１以上含み、これら酸化物のいずれかからなってもよい。
インジウム元素は最も移動度を上昇させる効果がある。また、酸化物半導体薄膜が、スズ元素を含む場合、耐薬品性が向上し、チャネルエッチ型で薄膜トランジスタを積層する際、エッチストッパー層を設けなくてもよくなり好適である。加えて、酸化物半導体薄膜が、ガリウムを含む場合、酸素欠損が低い膜を形成されうる。
尚、酸化物半導体薄膜中の各種元素含有の有無及び含有量は、Ｘ線光電子分光分析（ＸＰＳ）測定において各元素のスペクトル及びスペクトル強度からの定量解析を実施することで、見積もることができる。
【００２３】
酸化物半導体薄膜は、上述した酸化物以外の成分を含んでもよく、例えば本発明の効果を損なわない範囲で他に不可避な不純物を含んでいてもよい。
【００２４】
酸化物半導体薄膜の厚みは、例えば薄膜トランジスタのチャネル層に用いる場合、通常２０〜５００ｎｍであり、好ましくは５０〜１５０ｎｍであり、より好ましくは６０〜１４０ｎｍであり、さらに好ましくは７０〜１３０ｎｍであり、特に好ましくは７０〜１１０ｎｍである。
【００２５】
［酸化物半導体薄膜の製造方法］
本発明の一形態に係る酸化物半導体薄膜の製造方法は、スパッタリングターゲットをスパッタリングして薄膜を成膜する工程と、得られた薄膜をアニール処理する工程とを含み、薄膜を成膜する工程及びアニール処理する工程の少なくとも一方を、水蒸気を含む雰囲気で行う。
スパッタリング及び／又はアニール処理を、水蒸気を含む雰囲気下で行うことで、得られる酸化物半導体薄膜中にＭｅｔａｌ−ＯＨ結合が形成され、酸素欠陥を低減することができる。
【００２６】
スパッタリングするターゲットは、例えば、各金属元素を含有する原料粉末を焼結することにより製造できる。具体的には、原料粉末をボールミル、ビーズミル等の粉砕機を用いて混合粉砕し、得られる混合粉末をスプレイドライヤー等により造粒し、得られる造粒粉を、ＨＰ、ＣＰ等の一軸プレスやＣＩＰ、ＨＩＰ等の等方プレスにより成型後、焼成することで得られる。
原料酸化物は、得られるターゲットが目的とする組成を形成できれば特に限定されるものではないが、凝集やクラック、ポアといった欠陥が生成しないように粒径や比表面積を適宜選択して配合するとよい。
【００２７】
本発明の一形態に係る酸化物半導体薄膜の製造方法において、スパッタリングターゲットは、好ましくはＩｎ、Ｓｎ、Ｚｎ及びＧａからなる群から選択される１以上の元素の酸化物を含む。
ターゲットがＩｎ、Ｓｎ、Ｚｎ及びＧａからなる群から選択される元素を１以上含むことで、得られる酸化物半導体薄膜の移動度を向上させることができる。
【００２８】
スパッタリングターゲットは、好ましくはインジウム錫亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ−Ｏ）、インジウムガリウム酸化物（Ｉｎ−Ｇａ−Ｏ）、及びインジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）からなる群から選択される１以上を含む。スパッタリングターゲットは、インジウム錫亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ−Ｏ）、インジウムガリウム酸化物（Ｉｎ−Ｇａ−Ｏ）、及びインジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）のいずれかからなってもよい。
インジウムは、得られる酸化物半導体薄膜の移動度を上昇させる効果がある。また、酸化物半導体薄膜が、スズを含む場合、耐薬品性が向上し、チャネルエッチ型で薄膜トランジスタを積層する際、エッチストッパー層を設けなくてもよくなり好適である。加えて、酸化物半導体薄膜がガリウムを含む場合、酸素欠損を低減しやすく信頼性（ＰＢＳ及びＮＢＩＳ）を高めることができる。
【００２９】
本発明の一形態に係る酸化物半導体薄膜の製造方法において、スパッタリングは好ましくは水蒸気を含む雰囲気下で行う。
スパッタリング時の雰囲気が水蒸気（水分子）を含むことによって、成膜時のスパッタリングチャンバー内で酸化力の強い・ＯＨ（ヒドロシキラジカル）が発生し、得られる薄膜を酸素欠陥の低い膜とすることができる。得られる薄膜をアニール処理して得られる酸化物半導体薄膜を用いてトランジスタを形成した場合、トランジスタの信頼性を示すＰＢＳ（Ｐｏｓｉｔｉｖｅ  Ｂｉａｓ  Ｓｔｒｅｓｓ）を０．５Ｖ以下、且つＮＢＩＳ（Ｐｏｓｉｔｉｖｅ  Ｂｉａｓ  Ｉｌｌｕｍｉｎａｔｉｏｎ  Ｓｔｒｅｓｓ）を−１Ｖ以下とすることができる。
【００３０】
上記水蒸気を含む雰囲気は、より好ましくは水分圧が１×１０−３Ｐａ〜０．５Ｐａの雰囲気である。
スパッタリング雰囲気の水分圧を上記範囲とすることで、得られる酸化物半導体薄膜のキャリア濃度を１０１７ｃｍ−３〜１０１９ｃｍ−３の半導体領域に制御することができる。また、Ｍｅｔａｌ−ＯＨ結合を形成することができることによって、欠陥の少ない膜とすることができる。
【００３１】
スパッタリングガス（雰囲気）は、水蒸気の他に、アルゴン等の希ガス、及び酸化性ガスを用いることができる。酸化性ガスとはＯ２、ＣＯ２、Ｏ３、Ｎ２Ｏ等が挙げられる。
スパッタリングガスは、例えば希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選択される１以上を含有する混合気体を用いることができ、水蒸気と希ガスを少なくとも含有する混合気体を用いることもできる。
【００３２】
スパッタリング雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜５．０Ｐａである。
尚、スパッタ圧力とは、スパッタ開始時の雰囲気ガス全圧をいう。
【００３３】
スパッタリングにより成膜する際の基板温度は、例えば１０〜３００℃であり、２５〜１２０℃であることが好ましく、さらに好ましくは２５〜１００℃である。
成膜時の基板温度が１２０℃以下であると、成膜時に導入する水蒸気等を十分に取り込むことができ、加熱後の薄膜のキャリア濃度を１０１８ｃｍ−３以下とすることができる。また、成膜時の基板温度が２５℃以上であると、薄膜の膜密度が低下せず、ＴＦＴの移動度が低下することを防ぐことができる。
【００３４】
スパッタリングの成膜速度は、基板の成膜面に対して垂直方向に通常は１〜２５０ｎｍ、好ましくは１〜１００ｎｍ／ｍｉｎであり、さらに好ましくは１０〜８０ｎｍ／ｍｉｎであり、特に好ましくは３０〜６０ｎｍ／ｍｉｎである。
成膜速度が１ｎｍ／ｍｉｎ未満の場合、成膜速度が遅いため生産性が悪くなるおそれがある。一方、成膜速度が２５０ｎｍ／ｍｉｎ超の場合、成膜速度が速くなりすぎて、膜厚の制御性が悪くなるとともに、ＯＨ基が膜中に均一に取り込まれず特性の面内均一性が損なわれるおそれがある。また、成膜速度が速すぎると膜中に十分にＯＨ基が取り込まれないため、スパッタ成膜時に過剰な水分子の導入が必要となるおそれがある。
【００３５】
ターゲット及び基板間の距離は、基板の成膜面に対して垂直方向に好ましくは１〜１５ｃｍであり、より好ましくは５〜１５ｃｍであり、さらに好ましくは４〜８ｃｍである。
この距離が１ｃｍ未満の場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなり、良好な膜特性を得ることができないおそれがあるうえ、膜厚及び電気特性の面内分布が生じてしまうおそれがある。一方、ターゲットと基板との間隔が１５ｃｍを越える場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎて、緻密な膜を得ることができず、良好な膜特性を得ることができないおそれがある。
【００３６】
磁場強度が３００〜１０００ガウスの雰囲気下でスパッタリングすることが望ましい。
磁場強度が３００ガウス未満の場合、プラズマ密度が低くなるため高抵抗のスパッタリングターゲットの場合スパッタリングできなくなるおそれがある。一方、１０００ガウス超の場合、膜厚及び膜中の電気特性の制御性が悪くなるおそれがある。
【００３７】
スパッタリングの方法は特に限定されず、プラズマ活性の低いＤＣスパッタリング及び周波数１０ＭＨｚ以下の高周波スパッタリングのいずれでもよい。また、スパッタリングはパルススパッタリングでもよい。
ここでＤＣスパッタリングとは、直流電源を印加して行うスパッタ方法（直流スパッタ）をいい、高周波スパッタ（ＲＦスパッタリング）とは、交流電源（交流スパッタ）を印加して行うスパッタリングをいう。また、パルススパッタリングとは、パルス電圧を印加して行うスパッタリングをいう。
【００３８】
ＲＦスパッタリングは、ＤＣスパッタリングに比べてプラズマ密度が高く、放電電圧が下がるため、格子の乱れ等が減少し、キャリア移動度を高めることができる。また、一般的にＲＦスパッタリングの方が面内均一性が良好な膜が得られやすい。
そのため、ＲＦスパッタリングより得られる膜は、ＴＦＴ素子としたときの電界効果移動度も高くなることが期待される。しかし、一般的にＲＦスパッタリングは、ＤＣスパッタリングよりも成膜が遅いため、工業的にはＤＣスパッタリングが採用されている。
【００３９】
ＤＣスパッタ成膜時のターゲットに印加するパワー密度は、好ましくは１〜１０Ｗ／ｃｍ２であり、さらに好ましくは２〜５Ｗ／ｃｍ２である。特に好ましくは２．５〜５Ｗ／ｃｍ２である。
パワー密度が１Ｗ／ｃｍ２未満の場合、成膜速度が遅くなって生産性が悪くなるおそれがあるうえ、また放電も安定しないおそれがある。一方、スパッタパワー密度が１０Ｗ／ｃｍ２超の場合、成膜速度が速くなりすぎて、膜厚の制御性及び特性の均一性が悪くなるおそれがある。
【００４０】
好適な交流スパッタリングとして以下の方法がある。
真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、上記各ターゲットに交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら成膜を行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
【００４１】
このスパッタリングに用いることができる装置としては、例えば特許文献１に記載の大面積生産用のＡＣ（交流）スパッタ装置が挙げられる。この装置を用いることにより、さらなる高速成膜が可能となり、また膜キャリア濃度を再現性よく所定の値とすることができる。
【００４２】
上記のＡＣスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。スパッタ源の要部を図１に示す。
スパッタ源は、複数のスパッタ部を有し、板状のターゲット１００ａ〜１００ｆをそれぞれ有し、各ターゲット１００ａ〜１００ｆのスパッタされる面をスパッタ面とすると、各ターゲットはスパッタ面が同じ平面上に位置するように配置される。
各ターゲット１００ａ〜１００ｆは長手方向を有する細長の直方体に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分（側面）が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット１００ａ〜１００ｆの側面は平行になる。
【００４３】
真空槽の外部には、交流電源３００ａ〜３００ｃが配置されており、これら交流電源には、それぞれ対応する電極が２つずつ接続している。各交流電源３００ａ〜３００ｃのそれぞれの２つの端子のうち、一方の端子は隣接する２つの電極のうちの一方に接続され、他方の端子は他方の電極に接続されている。
各交流電源３００ａ〜３００ｃの２つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット１００ａ〜１００ｆは、電極に密着して取り付けられているので、隣接する２つのターゲット１００ａ〜１００ｆには互いに異なる極性の交流電圧が交流電源３００ａ〜３００ｃから印加される。従って、互いに隣接するターゲット１００ａ〜１００ｆのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。
【００４４】
電極のターゲット１００ａ〜１００ｆとは反対側の面には磁界形成手段２００ａ〜２００ｆが配置されている。各磁界形成手段２００ａ〜２００ｆは、外周がターゲット１００ａ〜１００ｆの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
【００４５】
各リング状磁石は、対応する１個のターゲット１００ａ〜１００ｆの真裏位置で、ターゲット１００ａ〜１００ｆの長手方向に対して平行に配置されている。上述したように、ターゲット１００ａ〜１００ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット１００ａ〜１００ｆと同じ間隔を空けて配置されている。
【００４６】
上記の装置を用いる場合、パワー密度は、３〜２０Ｗ／ｃｍ２が好ましい。３Ｗ／ｃｍ２未満の場合、成膜速度が遅く、生産上経済的でない。２０Ｗ／ｃｍ２を超えるとターゲットが破損する場合がある。パワー密度は、より好ましくは５〜２０Ｗ／ｃｍ２、さらに好ましくは４〜１０Ｗ／ｃｍ２である。
【００４７】
ＡＣスパッタの周波数は１０ｋＨｚ〜１ＭＨｚの範囲が好ましい。１０ｋＨｚ未満であると、騒音の問題が発生するおそれがある。１ＭＨｚを超えるとプラズマが広がりすぎるため、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることがある。より好ましいＡＣスパッタの周波数は２０ｋＨｚ〜５００ｋＨｚである。
また、上記の装置を用いる場合、成膜速度は好ましくは７０〜２５０ｎｍ／ｍｉｎ、より好ましくは１００〜２００ｎｍ／ｍｉｎである。
【００４８】
スパッタリングによって得られた薄膜のアニール処理は、好ましくは水蒸気を含む雰囲気下で行う。スパッタリングによって得られた薄膜が酸素欠損の多い膜であっても、水蒸気を含む雰囲気下でアニール処理することによって、雰囲気中の水分子が薄膜中に入り込み、アニール処理の熱によってＭｅｔａｌ−ＯＨ結合が形成され、得られる酸化物半導体薄膜中の酸素欠陥を低減することができる。また、アニール処理によって、得られる酸化物半導体薄膜について、弱い結合であるＯＨ基の含有量を低減し、不純物準位を無くすことができる。
【００４９】
スパッタリングによって得られた薄膜のアニール処理を水蒸気を含む雰囲気下で行う場合、当該雰囲気中の水蒸気量は、好ましくは８０原子％以下である。アニール処理の雰囲気中の水蒸気の含有量を８０原子％以下とすることで、得られる酸化物半導体薄膜中に水分子が過剰に入らず、結合の弱いＯＨ基が形成されず、結合の強いＭｅｔａｌ−ＯＨ結合のみを膜中に形成することができる。
【００５０】
アニール処理温度は、好ましくは１５０℃以上５００℃以下の温度範囲である。
上記温度範囲でアニール処理することで、得られる酸化物半導体薄膜中に結合の弱いＯＨ基を十分に脱離させることができ、Ｍｅｔａｌ−ＯＨ結合のみ残留させることができる。また、上記温度でアニールすることで、得られる酸化物半導体薄膜のアモルファス秩序性を向上させることができる。
【００５１】
アニール処理時において、好ましくは昇温速度が１℃／ｓｅｃ以上である。同様に、アニール処理時において、好ましくは降温速度が１℃／ｓｅｃ以上である。
アニール処理の昇温速度を１℃／ｓｅｃ以上、及び／又は降温速度を１℃／ｓｅｃ以上とすることで、アニール処理炉内側面に存在する有機物が膜中に取り込まれることを防ぐことができる。
尚、アニール処理時間は、例えば５〜３６０分間である。
【００５２】
［薄膜トランジスタ］
本発明の一形態に係る酸化物半導体薄膜は、薄膜トランジスタのチャネル層として好適に用いることができる。酸素欠陥の少ないチャネル層を備える本発明の一形態に係る薄膜トランジスタは、信頼性に優れるトランジスタである。
ここで優れた信頼性とは、例えばＰＢＳ（Ｐｏｓｉｔｉｖｅ  Ｂｉａｓ  Ｓｔｒｅｓｓ）が０．５Ｖ以下、且つＮＢＩＳ（Ｐｏｓｉｔｉｖｅ  Ｂｉａｓ  Ｉｌｌｕｍｉｎａｔｉｏｎ  Ｓｔｒｅｓｓ）が−１Ｖ以下であることを意味する。
【００５３】
薄膜トランジスタの構成は、ボトムゲート、トップゲート、ボトムコンタクト、トップコンタクト等、公知の構成を制限なく利用することができ、好ましくはバックチャンネルエッチ型のボトムゲート構成である。
バックチャネルエッチ型のトランジスタを形成する場合、チャネル層は薬液によるダメージに曝されるが、酸素欠陥及び／又は不純物の少ない酸化物半導体薄膜からなるチャネル層であれば、ダメージを低減することができる。
【００５４】
本発明の酸化物半導体を含む電界効果型トランジスタのＳ値は、好ましくは１Ｖ／ｄｅｃａｄｅ以下、さらに好ましくは０．７Ｖ／ｄｅｃａｄｅ以下、特に好ましくは０．５Ｖ／ｄｅｃａｄｅ以下である。Ｓ値の値が１Ｖ／ｄｅｃａｄｅを超えると、駆動電圧が高くなる等トランジスタが良好なスイッチング特性を示さなくなるおそれがある。
【００５５】
酸化物半導体を含む電界効果型トランジスタの閾値電圧は、通常は−５．０〜５．０Ｖ、好ましくは−１．０〜２．０Ｖ、より好ましくは−１．０〜１．０Ｖ、さらに好ましくは０〜１．０Ｖである。
閾値電圧が−５．０〜５．０Ｖであることで、駆動電圧と消費電力のバランスが良好なものとすることができる。
【００５６】
酸化物半導体を含む電界効果型トランジスタのチャネル長は、通常用いられる範囲であれば特に制限されるものではないが、通常１０〜７０μｍ、好ましくは２０〜５０μｍである。
酸化物半導体を含む電界効果型トランジスタのチャネル幅は、通常１０〜１００μｍであり、好ましくは２０〜７０μｍである。
【００５７】
ディスプレイの高精細化のために、ＴＦＴは微小にする必要がある。その場合、所望のオン電流を得るためには、ＴＦＴチャネル層に用いられる半導体膜には高い移動度が必要となる。
本発明の一形態に係る酸化物半導体を含む電界効果型トランジスタは高い移動度を有するので、１〜１０μｍ領域、さらには２〜８μｍの領域においても好適に使用することが期待できる。またチャネル幅について、１〜１０μｍの領域、さらには２〜８μｍの領域においても好適に使用することが期待できる。
【００５８】
図２は、本発明の一形態に係る酸化物半導体を備えてなる薄膜トランジスタの一実施形態を示す概略断面図である。
電界効果型トランジスタである薄膜トランジスタ１はボトムゲート型であり、ガラス基板６０上に、ゲート電極３０が形成され、その上にゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上には、酸化物半導体膜４０が形成され、さらにその上にドレイン電極１０とソース電極２０とが離間して形成されている。
【００５９】
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。
例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
【００６０】
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極は、異なる２層以上の導電層を積層した多層構造とすることもでき、例えば図３では、各電極１０，２０及び３０は、それぞれ第１導電層３１，２１，１１及び第２導電層３２，２２，１２から構成されている。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。
【００６１】
ゲート絶縁膜５０を形成する材料は特に制限はなく、一般に用いられている材料を任意に選択できる。
ゲート絶縁膜５０の材料としては、例えばＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３である。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
【００６２】
ゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
【００６３】
酸化物半導体膜４０は、本発明の一形態に係る成膜方法により得られる酸化物半導体である。
酸化物半導体膜４０は、通常はホール測定で求めたキャリア密度が１０１８ｃｍ−３未満であり、好ましくは５×１０１７ｃｍ−３未満であり、より好ましくは１×１０１７ｃｍ−３未満である。キャリア密度が１０１８ｃｍ−３以上の場合、漏れ電流が大きくなるおそれがある。
尚、キャリア密度の下限としては、酸化物半導体膜４０を備える素子の用途にもよるが、例えば１０１５ｃｍ−３以上とするのが好ましい。
【００６４】
酸化物半導体膜４０の比抵抗は、四端子法で求めた値が、通常１０−１〜１０８Ωｃｍであり、好ましくは１０１〜１０７Ωｃｍであり、より好ましくは１０２〜１０６Ωｃｍである。
比抵抗が１０−１Ωｃｍ未満の場合、電気が容易に流れ半導体薄膜として機能しないおそれがある。一方、比抵抗が１０８Ωｃｍ超の場合、強い電界をかけないと半導体として機能しないおそれがある。
【００６５】
酸化物半導体膜４０の膜厚は、酸化物半導体４０自身の比抵抗に応じて適宜最適な値が選定され、均一性の観点からは膜厚が厚い方が好ましく、成膜時間（工程のタクトタイム）の観点からは膜厚が薄い方が好ましい。
酸化物半導体膜４０の膜厚は、通常は、２０〜５００ｎｍ、好ましくは５０〜１５０ｎｍ、より好ましくは６０〜１４０ｎｍ、特に好ましくは７０〜１３０ｎｍ、特に好ましくは７０〜１１０ｎｍである。
酸化物半導体の膜厚が２０ｎｍ未満の場合、大面積に成膜した際の膜厚の不均一性により、作製したＴＦＴの特性が不均一になるおそれがある。一方、膜厚が５００ｎｍ超の場合、成膜時間が長くなり工業的に採用できないおそれがある。
【００６６】
薄膜トランジスタ１の電界効果移動度は、通常１ｃｍ２／Ｖｓ以上であり、好ましくは５ｃｍ２／Ｖｓ以上、より好ましく１０ｃｍ２／Ｖｓ以上、さらに好ましくは１８ｃｍ２／Ｖｓ以上、特に好ましくは３０ｃｍ２／Ｖｓ以上、最も好ましくは５０ｃｍ２／Ｖｓ以上である。
電界効果移動度が１ｃｍ２／Ｖｓ未満の場合、スイッチング速度が遅くなるおそれがある。また、電界効果移動度の上限は例えば５００ｃｍ２／Ｖｓである。
【００６７】
薄膜トランジスタ１のｏｎ−ｏｆｆ比は、通常１０３以上であり、好ましくは１０４以上、よりより好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。
また、薄膜トランジスタ１は、低消費電力の観点からは閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。閾値電圧（Ｖｔｈ）がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
【００６８】
本発明の一形態に係る酸化物半導体を含む電界効果型トランジスタの製造方法は、例えば以下の方法により製造することができる。
まず絶縁性基板上に金属膜を成膜し、ゲート電極を形成する。金属膜としてはＭｏ，Ａｌ、Ｃｒ及びこれらを主成分とする合金が好適に用いられる。これらの金属膜の積層膜を用いてもよい。
ゲート電極及び絶縁性基板上に、プラズマＣＶＤ法により、ゲート絶縁膜を成膜する。次にスパッタリング法によりチャネルとなる半導体層を成膜する。次に、フォトリソグラフィー工程及びエッチング工程を経て、ＴＦＴとなる領域の半導体層を島状に形成する。続いて、ソース電極、ドレイン電極を形成するための第２金属膜を成膜する。この第２金属膜には、ゲート電極と同様に、Ａｌ、ＣｒやＭｏ、これらを含む合金等の材料を用いることができる。積層膜により構成することも可能である。
成膜した第２金属膜を、フォトリソグラフィー工程、エッチング工程により所望の形状のソース電極、ドレイン電極のパターンを得ることでトランジスタが得られる。
【実施例】
【００６９】
実施例１−７及び比較例１−８
マグネトロンスパッタリング装置に、表１−４に示すターゲット組成を有する２インチのターゲットを装着し、基板Ａ１としてスライドガラス（コーニング社製♯１７３７）、基板Ｂ１としてシリコンウェハー、基板Ｃ１として基板Ａ１上にＡｕを１０ｎｍさせた基板、及び基板Ｄ１として厚み１００ｎｍの酸化膜付きシリコンウェハーをそれぞれ装着した。
基板をチャンバー内へ搬送後、所定の到達圧力とした後、表１−４に示す分圧比であるＡｒガス、Ｏ２ガス又はＨ２Ｏガスを導入し、表１−４に示すスパッタ条件にて膜厚５０ｎｍの非晶質膜を基板Ａ１、基板Ｂ１、基板Ｃ１及び基板Ｄ１上にそれぞれ成膜した。
得られた薄膜を表１−４に示す水分量（原子％）等のアニール条件でオーブン中でアニール処理を行い、基板Ａ１、基板Ｂ１、基板Ｃ１及び基板Ｄ１上にそれぞれ積層してなる酸化物半導体を得た。
尚、例えば比較例４、６及び７では、アニール処理をしていない。
【００７０】
得られた実施例１−７及び比較例１−８の酸化物半導体薄膜を備えてなる基板Ａ１、Ｂ１、Ｃ１及びＤ１について、以下の評価を行った。
【００７１】
表１−４の条件で酸化物半導体を成膜した基板Ａ１を１ｃｍ２にカットし、４隅にＡｕ電極をつけた。Ａｕ電極と銅線を銀ペーストにより接着してホール効果測定用素子Ａ１とし、キャリア濃度及びホール移動度を評価した。結果を表１−４に示す。
尚、キャリア濃度及びホール移動度の測定は、室温にてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求めた。
【００７２】
基板Ａ１について、裏面反射が無くなるまで研磨した後、研磨した面に対して裏面に表１−４と同じ条件で酸化物半導体を成膜した。室温にて分光エリプソメトリー測定装置Ｍ−２０００Ｄ（ジェー・エー・ウーラム・ジャパン株式会社製）を用いて偏光の入射角度を基板に垂直方向から５０°、６０°、７０°と変化させ、それぞれについて測定波長を１９２．３ｎｍ〜１６８９ｎｍ、測定幅３．４ｎｍで測定を行った。さらに得られたスペクトルψとΔから、吸収モデルとしてＤｒｕｄｅ  ｍｏｄｅｌ、Ｔａｕｃ−Ｌｏｒｅｎｔｚ  ｍｏｄｅ、Ｇａｕｓｓｉａｎ  ｆｕｎｃｔｉｏｎｅ  ｍｏｄｅｌを置き、二乗誤差ＭＳＥ＝１０以下になるまで最適化を行うことで各光のエネルギーに対して吸収係数αを算出した。さらに光のエネルギー範囲２eＶ〜５eＶに対し、α２をプロットし直線を延長させたエネルギー軸との交点をバンドギャップとして算出した。結果を表１−４に示す。また、実施例１−２及び比較例２−３の分光エリプソメトリーの結果を図４に、比較例６−７の分光エリプソメトリーの結果を図５に、実施例３及び比較例５の分光エリプソメトリーの結果を図６に示す。
【００７３】
表１−４の条件で酸化物半導体を成膜した基板Ｂ１を１ｃｍ２にカットした。カットした基板を用いて水分子の脱離量を評価した。具体的には、測定はＴＤＳ−ＭＳ装置ＷＡ１０００Ｓ／Ｗ型（電子科学株式会社製）にて行い、背圧１０−７Ｐａ、５０℃〜６００℃の間で昇温速度１０℃／ｍｉｎで昇温し、それぞれマスクロマトグラムｍ／ｚ＝２（Ｈ２の脱離を示す）及びｍ／ｚ＝１８（Ｈ２Ｏの脱離を示す）をＳＣＡＮモードで測定した。
それぞれの結果から、基板Ｂ１のみの測定を行ったマスククロマトグラムの値を引いた値を酸化物半導体薄膜中の水素、及び水分子の脱離量の絶対値とした。結果を表１-４に示す。また、実施例１−２及び比較例１−４の昇温脱離測定における水素分子の脱離結果を図７に、実施例３及び比較例５−７の昇温脱離測定における水素分子の脱離結果を図８に、実施例４及び比較例８の昇温脱離測定における水素分子の脱離結果を図９に、実施例５−７の昇温脱離測定における水素分子の脱離結果を図１０に示す。同様に、実施例１−２及び比較例１−４の昇温脱離測定における水分子の脱離結果を図１１に、実施例３及び比較例６の昇温脱離測定における水分子の脱離結果を図１２に、比較例５及び７の昇温脱離測定における水分子の脱離結果を図１３に、実施例４及び比較例８の昇温脱離測定における水分子の脱離結果を図１４に、実施例５−７の昇温脱離測定における水分子の脱離結果を図１５に示す。
【００７４】
表１の条件で酸化物半導体を成膜した基板Ｃ１を用いてラマン測定を行った。ラマン測定はＮｉｃｏｌｅｔ  Ａｌｍｅｇａ（サーモフィッシャーサイエンティフィック株式会社製）を用い、波長７８５ｎｍのレーザー光を照射させ、ラマン光の波数１８７ｃｍ−１〜４０００ｃｍ−１を測定幅０．４８２ｃｍ−１で行った。サンプル平面１０μｍ２の範囲で測定を行った。結果を表１に示す。また実施例２及び比較例４のラマン測定の結果を図１６に示す。
【００７５】
［信頼性評価用ＴＦＴの作製及び評価］
図１に示すボトムゲート構造を有する電界効果型トランジスタ１を作製した。
具体的には、基板Ａ１を用意し、スパッタリング法で厚さ５０ｎｍのＣｒを成膜した後、フォトリソ法によりゲート配線状にパターニングし、ゲート電極とした。次にこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、厚さ１５０ｎｍのゲート絶縁膜（ＳｉＯ２膜）を得た。
次に、このゲート絶縁膜付基板Ａ１をスパッタ装置に装着し、表１−４と同じ条件で、４５ｎｍのチャンネル層（半導体層）を成膜した。次に、フォトリソグラフィ法により半導体領域の形に加工し、チャンネル層（半導体層）とした。
再びこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、２５０℃で厚さ２００ｎｍの層間絶縁膜（半導体層保護膜：ＳｉＯ２）を積層した。次に、この基板をドライエッチング装置にセットし、ゲート電極とソース・ドレイン電極用のコンタクトホールを形成した。そして、この積層体をスパッタ装置にセットし、ＩＴＯを成膜後、再びフォトリソ法でパターニングしてソース電極、ドレイン電極とした。
引き続き、この基板をＰＥＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、２５０℃で厚さ２００ｎｍのパッシベーション膜（ＳｉＯ２）を成膜した。そして再度フォトリソグラフィー法により、ソース・ドレイン・ゲート電極用のコンタクトホールを形成した。最後にこの基板を窒素中、３５０℃、１時間の条件でアニールして、電界効果型トランジスタ１を得た。
【００７６】
得られた電界効果型トランジスタ１について、ケースレーの４２００ＳＣＳにセットし、トランジスタの信頼性を評価した。結果を表１−４に示す。
（１）信頼性  ＰＢＳ
ストレス条件は、空気中、５０℃でゲート電極に＋１５Ｖの電圧を１００００秒加えた。ストレスをかける前後のＶｔｈを比較し、閾値電圧のシフト量（ΔＶｔｈ）を測定した。
（２）信頼性  ＮＢＩＳ
ストレス条件は、空気中、３６５ｎｍ〜６２０ｎｍの波長を含む白色光を０．１ｍＷ  
５０℃で電界効果型トランジスタ１に照射させ、ゲート電極に-１５Ｖの電圧を１０
０００秒加えた。ストレスをかける前後のＶｔｈを比較し、閾値電圧のシフト量  （ΔＶｔｈ）を測定した。
【００７７】
４インチカソードのマグネトロンスパッタリング装置に、酸化物半導体膜を備える基板Ｄ１を再度装着するとともに、カソードにＡｕターゲットを装着し、専用のメタルマスクを用いて、Ａｕ電極を５０ｎｍ成膜し、Ｗ／Ｌ＝１０００／２００μｍのＴＦＴ特性評価用素子を作製した。
その後、表１に示す加熱処理後、さらにＮ２／Ｈ２＝９８％／２％の雰囲気中で１０分アニールし、得られた酸化物半導体をケースレーの４２００ＳＣＳにセットし、Ｖｄｓ＝５Ｖの条件でＴＦＴの伝達特性（移動度）を評価した。結果を表１に示す。また、実施例１及び２のＮ２／Ｈ２雰囲気下アニール後のＴＦＴ測定結果を図１７に示す。
【００７８】
【表１】
2014222741.tif 000002
【００７９】
【表２】
2014222741.tif 000003
【００８０】
【表３】
2014222741.tif 000004
【００８１】
【表４】
2014222741.tif 000005
【符号の説明】
【００８２】
１,２  薄膜トランジスタ
１０  ドレイン電極
１１  第１導電層
１２  第２導電層
２０  ソース電極
２１  第１導電層
２２  第２導電層
３０  ゲート電極
３１  第１導電層
３２  第２導電層
４０  酸化物半導体膜
５０  ゲート絶縁膜
６０  ガラス基板
１００  ターゲット
２００  磁界形成手段
３００  交流電源
【図１】
2014222741.tif 000006
【図２】
2014222741.tif 000007
【図３】
2014222741.tif 000008
【図４】
2014222741.tif 000009
【図５】
2014222741.tif 000010
【図６】
2014222741.tif 000011
【図７】
2014222741.tif 000012
【図８】
2014222741.tif 000013
【図９】
2014222741.tif 000014
【図１０】
2014222741.tif 000015
【図１１】
2014222741.tif 000016
【図１２】
2014222741.tif 000017
【図１３】
2014222741.tif 000018
【図１４】
2014222741.tif 000019
【図１５】
2014222741.tif 000020
【図１６】
2014222741.tif 000021
【図１７】
2014222741.tif 000022