(57)【要約】【課題】高性能且つ高精細な可撓性を持つ半導体装置をバッチ方式にて歩留まり良く製造する。【解決手段】半導体装置１は、剛性を有する支持体１２の一表面に可撓性基板１０を接着材１１を介して貼り付ける貼付工程と、可撓性基板１０上に、薄膜トランジスタ素子２０を形成する薄膜トランジスタ素子形成工程と、薄膜トランジスタ素子２０が形成された可撓性基板１０と支持体１２とを分離離する剥離工程と、剥離工程後の可撓性基板１０を、薄膜トランジスタ素子形成工程中および剥離工程中の最高温度よりも高い温度でアニール処理するアニール工程を順次実施して製造されるものであり、薄膜トランジスタ素子形成工程において、ゲート電極３０、ゲート絶縁膜４０、活性層５０、ソース電極およびドレイン電極７０の成膜をスパッタ法により実施する。【選択図】図１
2014175463.tif 000002
【特許請求の範囲】
【請求項１】
可撓性基板と、剛性を有する支持体とを用意し、該支持体の一表面に前記可撓性基板を、接着材を介して貼り付ける貼付工程と、
前記支持体に貼付された可撓性基板上に、少なくとも、ゲート電極と、ゲート絶縁膜と、活性層と、ソース電極およびドレイン電極を有する薄膜トランジスタ素子を形成する薄膜トランジスタ素子形成工程と、
前記薄膜トランジスタ素子が形成された可撓性基板と前記支持体とを分離する剥離工程と、
前記薄膜トランジスタ素子が形成された可撓性基板を、前記薄膜トランジスタ素子形成工程中および前記剥離工程中の最高温度よりも高い温度でアニール処理するアニール工程を順次有し、
前記薄膜トランジスタ素子形成工程において、前記ゲート電極、前記ゲート絶縁膜、前記活性層、前記ソース電極およびドレイン電極の成膜をスパッタ法により実施する半導体装置の製造方法。
【請求項２】
前記薄膜トランジスタ素子形成工程中の最高温度は２００℃以下である請求項１記載の半導体装置の製造方法。
【請求項３】
前記活性層が酸化物半導体層である請求項１又は２いずれか一項記載の半導体装置の製造方法。
【請求項４】
前記薄膜トランジスタ素子が、エッチングストッパ層を前記活性層上に備えたものである請求項３に記載の半導体装置の製造方法。
【請求項５】
前記薄膜トランジスタ素子形成工程において、前記エッチングストッパ層として、ＳｉＯ２を、成膜圧力０．１Ｐａ以上０．３Ｐａ以下の範囲でスパッタ法により成膜する請求項４に記載の半導体装置の製造方法。
【請求項６】
前記酸化物半導体層が、Ｉｎ，Ｇａ，及びＺｎのうち少なくとも１つを含む酸化物半導体層である請求項３〜５いずれか一項記載の半導体装置の製造方法。
【請求項７】
前記酸化物半導体層がアモルファス層である請求項３〜７いずれか一項記載の半導体装置の製造方法。
【請求項８】
前記アニール処理する温度が２５０℃以上である請求項１〜７いずれか一項記載の半導体装置の製造方法。
【請求項９】
前記接着材が、熱発泡シート又はＵＶ硬化性温水剥離接着材である請求項１〜８いずれか一項記載の半導体装置の製造方法。
【請求項１０】
前記可撓性基板が、金属を用いた基板である請求項１〜９いずれか一項記載の半導体装置の製造方法。
【請求項１１】
前記可撓性基板が、アルミニウム材上に多孔質陽極酸化絶縁膜を備えたものである請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可撓性基板上に薄膜トランジスタを備えた、フレキシブル半導体装置をバッチ方式にて製造する方法に関する。
【背景技術】
【０００２】
薄膜トランジスタは、液晶ディスプレイ、有機ＥＬディスプレイ、Ｘ線センサー等の電子デバイスに搭載されている。薄膜トランジスタの基板としては、一般にガラス基板が用いられており、電子デバイスのフレキシブル化、軽量化、薄型化への要求に伴い、基板のフレキシブル化、薄型化が進められている。
【０００３】
フレキシブルで軽量な基板として、プラスチック基板などの樹脂フィルムや薄型金属基板等の可撓性基板を薄膜トランジスタの基板として用いることが検討されている。
【０００４】
可撓性基板上に半導体装置を作製する方法としては、可撓性基板上に直接半導体装置を形成する方法（直接法）と、ガラス基板の様なリジッド基板上に半導体装置を形成し、形成した半導体装置を基板から剥離して可撓性基板上に転写する方法（間接法あるいは転写法）とがある。
【０００５】
間接法あるいは転写法は、直接法には不要な、半導体装置を基板から剥離する工程と可撓性基板上に転写する工程が必要である。従って、プロセス簡易性及び歩留まりの観点において、半導体装置は、直接法で製造されることが好ましい。
【０００６】
直接法において、可撓性基板は、ロール状に巻いた長尺基板を連続的に巻出し、少なくとも1つの工程を経た後に巻取るというロールツーロール方式が可能であり、大量生産にも適している。しかしながら、この方式では新規の製造設備となり、電子デバイスにより様々なロールツーロール製造装置が必要となる。一方で、従来のガラスやシリコンウェハーの様なリジッド基板を用いる際には、確立したバッチ式の製造装置が市販されており、これを流用することにより、低コストで速やかに電子デバイスの製造が可能である。
【０００７】
可撓性基板をバッチ式の製造装置で使用するには、その膜薄性や可撓性のために、ハンドリング性が悪く、製造プロセス中に反りを発生したり、可撓性基板上に成膜した材料の影響で歪を生じたりするという問題がある。
【０００８】
かかる問題を解決する方法として、バッチ式の製造装置では、可撓性基板を、シリコンもしくはガラス等の剛性のある支持体（以下、支持体）に固定された状態で使用し、プロセス後に可撓性基板から支持体を剥離する方法が提案されている（特許文献１等）。
【０００９】
このように、支持体に固定された可撓性基板をバッチ式の従来の製造プロセスに用いる場合、製造プロセス中に、可撓性基板と支持体との間に少しでも剥離部分が生じると、その剥離箇所に歪みや反りを生じる虞がある。従って、製造プロセスにおいて、可撓性基板に反りや歪みを生じさせないために、プロセス途中に部分的な剥離も生じないように、可撓性基板は支持体にしっかりと固定されている必要がある。
【００１０】
薄膜トランジスタの製造プロセスにおいて、良質の絶縁膜または活性層を成膜する場合には、一般的にはプラズマＣＶＤ法を用いて、成膜温度を、３００℃を超える高温プロセスにする必要がある。しかしながら、高温プロセスでは、支持体と可撓性基板とを接着している接着層の接着力が低下し、製造プロセス途中に剥離を生じる虞があり、また、反対に、接着層の硬化が進行し、支持体剥離時に剥離不良を引き起こす可能性もある。製造プロセス途中での支持体の剥離や、プロセス終了時の剥離不良は、薄膜トランジスタの性能及び製造時の歩留まりの低下の原因となる。
その為に、例えば２００℃以下の低温プロセスで薄膜トランジスタを作製する必要があるが、そうすると薄膜トランジスタの性能が劣ってしまい、実用に耐える性能が得られないという問題がある。
【００１１】
特許文献１には、固定用支持体に貼りあわせた可撓性基板上に発光素子を形成し、発光素子形成後に固定支持体側からレーザー光を照射することにより接着層の一部又は全部を気化させて固定用支持体を分離する半導体装置の作製方法が開示されている。
【００１２】
特許文献１では、段落  
【００１３】
にも記載されているように、固定用支持体に貼りあわせる際に用いる接着層として、分離に用いるレーザー光で全部又は一部が気化するものであり、また、素子形性工程における加熱により気化しない物性を併せ持つ接着層を採用することにより、基板の厚みが５０〜３００μｍの極薄基板を用いて信頼性の高い発光装置をバッチプロセスにより製造可能としている。
また、半導体装置の低温プロセスの成膜方法として、スパッタ法が良いことが開示されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特許４８６９４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に記載の方法により、本発明者らが実際にステンレス基板等の可撓性基板を用いて薄膜トランジスタの作製を行った場合、レーザー光でガラス固定基板から剥離した後、薄膜トランジスタ素子の特性を測定すると、素子の一部が劣化し、素子の特性均一性の悪化が確認され、高性能なトランジスタ特性を得ることができなった。
これは、レーザー光での剥離時、または電極や絶縁膜をスパッタ成膜した時に活性層がダメージを受けた為と推測できる。
【００１６】
更に、高温プロセスでは、可撓性基板は熱膨張しやすく、また、ガラス等の支持体の多くは熱膨張しにくいため、基板上に、機能性膜の成膜とそのパターニングを繰り返して素子を作り込んでいく半導体装置の製造では、プロセス中に基板が熱膨張や熱膨張率差に起因して熱変形を生じると、成膜位置やパターニング位置にずれや歪みを生じるという問題もある。特に高精細なパターニングが必要な場合にはわずかな位置ずれや歪みが素子特性に大きな影響を及ぼすことになる。
【００１７】
本発明は上記事情に鑑みてなされたものであり、可撓性基板上に高性能且つ高精細な薄膜トランジスタを備えたフレキシブルな半導体装置を、バッチ方式にて歩留まり良く製造することを目的とするものである。
【課題を解決するための手段】
【００１８】
本発明の半導体装置の製造方法は、
可撓性基板上に、少なくとも、ゲート電極と、ゲート絶縁膜と、活性層と、ソース電極およびドレイン電極を有する薄膜トランジスタ素子を少なくとも１つ備えてなる半導体装置を製造する方法において、
可撓性基板と、剛性を有する支持体とを用意し、この支持体の一表面に可撓性基板を、接着材を介して貼り付ける貼付工程と、
記支持体に貼付された可撓性基板上に、薄膜トランジスタ素子を形成する薄膜トランジスタ素子形成工程と、
薄膜トランジスタ素子が形成された可撓性基板と支持体とを分離する剥離工程と、
薄膜トランジスタ素子が形成された可撓性基板を、薄膜トランジスタ素子形成工程中および剥離工程中の最高温度よりも高い温度でアニール処理するアニール工程とを順次有し、
薄膜トランジスタ素子形成工程において、ゲート電極、ゲート絶縁膜、活性層、ソース電極およびドレイン電極の成膜をスパッタ法により実施するものである。  
【００１９】
本発明において、「剥離工程とアニール工程とを順次有する」とは、剥離工程終了後にアニール工程が終了することを意味しており、剥離工程終了後に連続でアニール処理を実施するのも含まれる。
【００２０】
本明細書において、「剛性を有する支持体」とは、可撓性基板を表面に載置した状態で、略水平に保持可能な支持体を意味する。
【００２１】
また、本明細書において、支持体に可撓性基板を貼りつけた後から、可撓性基板を支持体から剥離が完了するまでに、可撓性基板上に作り込む半導体装置の全ての製造工程を薄膜トランジスタ素子形成工程とし、その薄膜トランジスタ素子形成工程中における支持体つき可撓性基板またその上に作製された膜に加熱される最高温度を、「薄膜トランジスタ素子形成工程中および剥離工程中の最高温度」とする。
【００２２】
本発明の半導体装置の製造方法において、薄膜トランジスタ素子形成工程中の最高温度は２００℃以下であることが好ましい。
本発明の半導体装置の製造方法は、特に、半導体装置の活性層に酸化物半導体層を用いた場合に好適である。
【００２３】
薄膜トランジスタ素子は、特にエッチングストッパ層を活性層上に備えた構成であることが好ましい。かかるエッチングストッパ層としてＳｉＯ２層を採用する場合は、薄膜トランジスタは、成膜圧力０．１Ｐａ以上０．３Ｐａ以下の範囲でスパッタ法により成膜されることが好ましい。
【００２４】
また、酸化物半導体層は、Ｉｎ，Ｇａ，及びＺｎのうち少なくとも１つを含む酸化物（以下、ＩＧＺ系酸化物とする）の半導体層であることが好ましく、これらの元素全てを含む酸化物（以下、ＩＧＺ酸化物とする）の半導体層であることがより好ましい。酸化物半導体層はアモルファス層であることが好ましい。
【００２５】
本発明において、アニール処理する温度は２５０℃以上であることが好ましい。
【００２６】
また、接着材は、熱発泡シート又はＵＶ硬化性温水剥離接着材を好ましく使用することができる。
可撓性基板は、金属を用いた基板であることが好ましく、アルミニウム材上に多孔質陽極酸化絶縁膜を備えたものがより好ましい。ここで、「アルミニウム材」とは、アルミニウムを主成分とする金属材を意味し、純アルミニウム、純アルミニウム中に不可避不純物が微量固溶しているものでもよいし、アルミニウムと他の金属元素との合金材でもよい。具体的には、アルミニウム含量９０質量％以上の金属材を意味する。特に、不純物が少ない、アルミニウム含量９９質量％以上の金属材であることが好ましい。
【発明の効果】
【００２７】
本発明の半導体装置の製造方法は、可撓性基板上に、少なくとも、ゲート電極と、ゲート絶縁膜と、活性層と、ソース電極およびドレイン電極を有する薄膜トランジスタ素子を少なくとも１つ備えてなる半導体装置を製造する方法において、支持体に可撓性基板を接着材にて貼付し、その上に、ゲート電極、ゲート絶縁膜、活性層、ソース電極およびドレイン電極の成膜をスパッタ法により実施して薄膜トランジスタ素子を形成した後に支持体を剥離し、剥離後に薄膜トランジスタ素子を形成した温度及び剥離温度よりも高い温度でアニール処理を実施する。かかる構成では、薄膜トランジスタ素子の成膜工程をスパッタ法により全て実施するため、薄膜トランジスタ素子を形成する工程を高温下で実施する必要がない。そのため、薄膜トランジスタ素子の製造プロセス中における支持体の剥離や製造プロセス後の剥離不良を抑制し、また、支持体に固定された可撓性基板の熱膨張に起因する熱変形や歪みを抑制して、成膜位置やパターニング位置のずれや歪みの少ない半導体装置を形成することができる。
更に、アニール工程を所望の温度にて充分に実施することができるので、性能低下の要因となる各機能層中の欠陥や成膜ダメージを充分に除去することができる。従って、本発明によれば、高性能且つ高精細な薄膜トランジスタを備えたフレキシブルな半導体装置を歩留まり良く製造することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の半導体装置の製造方法の好適な態様のフローを示す図。
【図２Ａ】本発明の半導体装置の製造方法における貼付工程の一実施形態を示す概略断面図。
【図２Ｂ】本発明の半導体装置の製造方法における半導体装置形成工程の一実施形態を示す概略断面図。
【図２Ｃ】本発明の半導体装置の製造方法における剥離工程の一実施形態を示す概略断面図。
【図２Ｄ】本発明の半導体装置の製造方法におけるアニール工程の一実施形態を示す概略断面図。
【図３】アルミニウム材の両面に多孔質陽極酸化絶縁膜を備えた可撓性基板の構成を示す概略断面図。
【発明を実施するための形態】
【００２９】
「背景技術」の項目において述べたように、半導体装置の製造プロセスにおいて、例えばプラズマＣＶＤ法等で良質の絶縁膜や活性層を形成する場合のような３００℃以上の高温プロセスは、製造プロセス途中での支持体の剥離や、プロセス終了時の剥離不良を生じやすく、半導体装置の性能及び製造時の歩留まりの低下の原因となる。また、高温プロセスにおいて生じた基板の熱変形や基板と支持体との熱膨張係数差によって生じる位置ずれや歪みは、素子特性に大きな影響を及ぼす。
【００３０】
耐熱性に優れ、且つ、剥離性も良好な接着材を使用することにより、高温プロセスでの製造においても剥離の問題は解決できる。よって、そのような耐熱性と剥離性とを両立でできる接着材の開発が盛んに行われているが、現状はまだ実用化には至っていておらず、製造プロセス温度を接着材の耐熱温度以下にする必要がある。また、高温プロセスでは、可撓性基板は、材質という点でもその基板自体の厚さが薄いという点でも熱変形しやすく、また剛性の支持体との熱膨張係数差に起因する歪みの問題が発生する。よって、この点からも可撓性基板を用いる場合は、例えば２００℃以下の低温プロセスが必要である。
【００３１】
基板に熱変形や歪みを生じると、それを下地として形成される半導体装置の各機能層は、パターニング時の位置ずれやパターン欠損により精度良い製造が難しい。特に、小型化に向けた高精細なパターン形成の際は、パターニング精度低下による素子特性や、歩留まりの低下への影響が大きくなる。本発明者らは、半導体装置の製造プロセス中の薄膜トランジスタ素子形成工程を、基板の熱変形や歪みを生じるような高温プロセスとすることなく、高性能な半導体装置を形成可能とすることにより、高精細かつ高性能な薄膜トランジスタ素子を備えたフレキシブルな半導体装置を歩留まり良く製造することが可能となると考え、本発明を完成させた。
【００３２】
図１は、本発明の半導体装置の製造方法の概略フロー図である。図示されるように、半導体装置１は、可撓性基板１０と、剛性を有する支持体１２とを用意し、支持体１２の一表面に可撓性基板１０を、接着材１１を介して貼り付ける貼付工程と、
支持体１２に貼付された可撓性基板１０上に、少なくとも、ゲート電極３０と、ゲート絶縁膜４０と、活性層５０と、ソース電極およびドレイン電極７０を有する薄膜トランジスタ素子２０を形成する薄膜トランジスタ素子形成工程と、
薄膜トランジスタ素子２０が形成された可撓性基板１０と支持体１２とを分離する剥離工程と、
薄膜トランジスタ素子２０が形成された可撓性基板１０を、薄膜トランジスタ素子形成工程中および剥離工程中の最高温度よりも高い温度でアニール処理するアニール工程を順次有し、
薄膜トランジスタ素子形成工程において、ゲート電極３０、ゲート絶縁膜４０、活性層５０、ソース電極およびドレイン電極７０の成膜をスパッタ法により実施することにより製造される。
【００３３】
半導体装置は、基板上に少なくとも１つの薄膜トランジスタ素子を備えたものであり、例えば液晶ディスプレイ、有機ＥＬディスプレイ、電子ペーパー等の表示装置、また、Ｘ線センサー等のセンサー等、多種の電子デバイスに使用されている。本発明の半導体装置の製造方法は、電子デバイスの種類を問わず適用可能でありその効果を享受することができる。
以下、本発明の半導体装置の製造方法について説明する。
【００３４】
「半導体装置の製造方法」
図２Ａ〜図２Ｄは、半導体装置１の製造方法の一実施形態について，工程別に示した概略断面図である。視認しやすくするために、各部の縮尺は適宜変更して示してある。
【００３５】
図２Ａ〜図２Ｄに示されるように、半導体装置１は、可撓性基板１０と、剛性を有する支持体１２とを用意し、この支持体１２の一表面に可撓性基板１０を、接着材１１を介して貼り付ける貼付工程と（図２Ａ）、
可撓性基板１０上に、少なくともゲート電極３０と、ゲート絶縁膜４０と、活性層５０と、ソース電極・ドレイン電極７０とを備えてなる薄膜トランジスタ素子２０を、少なくともスパッタ法による成膜とパターニングを実施して形成する薄膜トランジスタ素子形成工程と（図２Ｂ）、
薄膜トランジスタ素子２０が形成された可撓性基板１０と支持体１２とを分離する剥離工程と（図２Ｃ）、
剥離された薄膜トランジスタ素子２０が形成された可撓性基板１０を、薄膜トランジスタ素子形成工程中の最高温度よりも高い温度でアニール処理するアニール工程（図２Ｄ）を順次実施して製造される。以下、各工程別に説明する。
＜貼付工程＞
まず、可撓性基板１０と剛性を有する支持体１２とを用意し、剛性を有する支持体１２の一表面に可撓性基板１０を、接着材１１を介して貼り付ける（図２Ａ）。本実施形態では、可撓性基板として、アルミニウム材１０１の両表面に多孔質陽極酸化絶縁膜１０２を備え、更にその表面に保護絶縁層１０３を備えた可撓性基板１０を使用した場合を例に説明する。かかる基板は、ガスバリア性及び耐熱性に優れる金属基板の表面に、密着性の良好な絶縁膜及びその保護層が形成された可撓性基板である。
【００３６】
本実施形態では、かかる可撓性基板を例に説明するが、可撓性基板１０としては、フレキシブル電子デバイスに適用可能な半導体装置１を形成可能な範囲の可撓性を有しているものであれば特に制限されず、各種樹脂基板や金属基板等を用いることができる。耐熱性及びガスバリア性の観点からは金属基板であることが好ましく、上記アルミニウム材上に多孔質陽極酸化絶縁膜を備えた絶縁層付き金属基板が耐熱性、寸法安定性の観点より、特に好ましい。樹脂基板の場合、後工程のアニール処理にて充分な温度にてアニール処理を実施することが好ましいため、ポリイミド基板（ＰＩ基板）等のガラス転移温度が高い樹脂基板を用いることが好ましい。
【００３７】
表面に多孔質陽極酸化絶縁膜を備えた可撓性基板は、適宜公知の方法によりアルミニウム材を陽極酸化して製造することができる。陽極酸化により生成される陽極酸化皮膜の構造は、益田秀樹、「陽極酸化法によるメソポーラスアルミナの調製と機能材料としての応用」、材料技術Vol.15,No.10、1997年、p.34等に記載されている。本出願人は、これまでに、アルミニウム材の表面に多孔質陽極酸化絶縁膜を備えた可撓性基板（多孔質陽極酸化基板）について、特許４７００１３０号公報等いくつかの出願を行っている。特許４７００１３０号公報には、太陽電池の製造工程を経た後でも、良好な絶縁特性と機械的強度及び可撓性を有する太陽電池用の絶縁層付き金属基板として、鋼、鉄基合金鋼及びＴｉのいずれかからなる金属基材と、この金属基材の少なくとも一面に設けられたアルミニウム材と、このアルミニウム材の表面を陽極酸化してなる絶縁層とを有し、金属基材とアルミニウム材との界面に、金属基材の成分とアルミニウムとの合金層を備えた構成が開示されている。これらの陽極酸化基板は、耐熱性、寸法安定性可撓性、基板絶縁性の観点より、本発明の可撓性基板１０として好適である。
【００３８】
図３は、本実施形態で使用する絶縁層付き金属基板１０の概略断面図を示したものである。絶縁層付き金属基板１０は、アルミニウム材１０１の両表面に、該アルミニウム材を陽極酸化することにより形成された多孔質陽極酸化絶縁膜１０２を備えてなる。多孔質陽極酸化絶縁膜１０２は、表面にて開口した微細孔Ｐが略規則的に形成されてなるアルミナ層である。
【００３９】
多孔質陽極酸化絶縁膜１０２は、片側の面にだけ形成したものとしてもよいが、両面に形成した方が、製造プロセス中やデバイスとしての使用時に、アルミニウム材１０１と多孔質陽極酸化絶縁膜１０２との応力の違いによる反りを生じにくいため好ましい。
【００４０】
可撓性基板１０において、アルミニウム材１０１の厚さは特に制限されないが、薄すぎると、前述の基板面内の熱伝導を阻害する。よって、アルミニウム材１０１の厚さは、好ましくは２μｍ以上である。さらに、基板の自立性と可撓性との両立を考慮すると、アルミウム材１０１の厚さは５〜２００μｍがより好ましい。
【００４１】
また、多孔質陽極酸化絶縁膜１０２の厚さにも特に制限されないが、電子デバイスに要求される絶縁性能と可撓性を考慮して設計すればよい。一般的には０．５〜５０μｍの範囲で選択される。
【００４２】
また、図示していないが、被陽極酸化アルミニウム材の一表面に炭素鋼又はフェライト系鋼材を備えた状態で上記電解酸化処理を施して可撓性基板１０とすることにより、高強度の可撓性基板１０とすることができる。かかる鋼材としては、特開２００９−１３２９９６等に記載されている、炭素鋼、フェライト系ステンレスからなる鋼材が挙げられる。鋼材は、厚すぎると基板のフレキシブル性を阻害し、薄すぎると基板の強度を阻害するため、その厚みは、好ましくは５〜２００μｍ、より好ましくは２０〜１００μｍである。
【００４３】
本実施形態の可撓性基板１０のように、表面に多孔質層を備えた基板や樹脂基板は、製造プロセス中や薄膜トランジスタとしての動作中において、素子内部や外部からの不純物の活性層への混入により、その素子特性は悪化する。特に多孔質層の場合は、多孔質層の空隙部に活性層にとって不純物となる水蒸気などのガスが取り込まれている可能性がある。
【００４４】
従って、図２Ａに示されるように、本実施形態では、まず、アルミニウム材１０１の両表面に多孔質陽極酸化絶縁膜１０２を備えた可撓性基板を脱ガス処理し（図２Ａ（ａ））、その後に脱ガス処理された多孔質陽極酸化絶縁膜１０２の表面に保護絶縁層１０３を形成して保護絶縁層１０３つき可撓性基板１０とし（図２Ａ（ｂ））、保護絶縁層１０３付き可撓性基板１０の一表面に、接着材１１を介して支持体１２を貼りつける（図２（ｃ））。貼付工程においては、そのプロセス温度は特に制限されないが、支持体１２と可撓性基板１０との接着時は、熱膨張に起因する歪みを抑制するために、最低限の加熱にとどめることが好ましい。
【００４５】
まず、図２Ａ（ａ）に示されるように、アルミニウム材１０１の両表面に多孔質陽極酸化絶縁膜１０２を備えた可撓性基板の脱ガス処理を実施する。多孔質陽極酸化絶縁膜１０２の空隙部に取り込まれた水蒸気をはじめとするガス成分をできる限り除去するために実施する処理である。かかる処理は、可撓性基板にダメージを与えない範囲内で制限されないが、減圧雰囲気下（高真空下）での加熱処理が効果的である。効果的なガス成分の除去を行うためには、真空度２０Ｐａ以下、温度１５０℃以上での脱ガス処理が好ましい。
【００４６】
なお、脱ガス処理は、次工程を真空成膜にて実施する場合は、次工程の真空成膜装置内で実施することにより、脱ガス処理後に大気に曝さずに次工程を実施可能であり、脱ガス処理の効果を充分に得ることができるため好ましい。
【００４７】
脱ガス処理を実施しても、多孔質層の空隙部に取り込まれたガス成分を完全に取り除くことは難しい。また、ガス成分の完全除去のために脱ガス処理を長時間実施することも製造効率上好ましくない。従って、脱ガス処理後にも多孔質層の空隙部に残留するガス成分（水蒸気）が、製造プロセス中や薄膜トランジスタとしての動作中に活性層に混入することを抑制する保護絶縁層１０３を、可撓性基板１０の多孔質陽極酸化絶縁膜１０２の表面に設けてなる保護絶縁層１０３つき可撓性基板１０とすることが好ましい（図２Ａ（ｂ））。
【００４８】
保護絶縁層１０３は、後工程において薄膜トランジスタ素子の活性層が形成される領域に設けられればよいが、薄膜トランジスタ素子の形成領域に設けられることが好ましく、多孔質陽極酸化絶縁膜１０２の表面全面を覆うように設けられることがより好ましい。
本実施形態では、保護絶縁層１０３は、多孔質陽極酸化絶縁膜１０２の表面に直接成膜さされているが、他の機能層を介して成膜されていてもよい。例えば多孔質層の凹凸を低減するための平坦化層や、多孔質層とガスバリア層の密着を改善するための密着層等を設けてもよい。
【００４９】
保護絶縁層１０３としては、特に制限されず、窒化シリコン膜、酸窒化シリコン膜、酸化シリコン膜等のガスバリア性の優れる膜、又はこれらの積層膜が好ましい。保護絶縁層１０３は、製造プロセス中や薄膜トランジスタとしての動作中において活性層やその他の機能層へ悪影響を及ぼすような成分はできるだけ含んでいないことが好ましい。
【００５０】
保護絶縁層１０３の成膜方法は特に制限されず、材料に応じた好適な成膜方法を用いて成膜すればよい。本実施形態では、多孔質陽極酸化絶縁膜１０２が、アルミニウム材１０１の両面に形成されてなる可撓性基板１０を用いているので、多孔質陽極酸化絶縁膜１０２の両表面に保護絶縁層１０３を成膜する。アルミニウム材１０１の両面に多孔質膜が形成されてなる可撓性基板１０であっても、保護絶縁層１０３は、必ずしも両多孔質膜表面に形成する必要はなく、薄膜トランジスタ形成側に少なくとも形成されていればよいが、膜薄の可撓性基板１０において、非対称に膜形成がなされていると、基板に反りを生じやすいことから、両多孔質膜表面に形成されることが好ましい。
【００５１】
次に、保護絶縁層１０３を備えた可撓性基板１０を支持体１２に接着材１１を介して貼り付ける（図２Ａ（ｃ））。貼付方法は特に制限されないが、支持体１２の表面と保護絶縁層１０３との間への気体の混入や、可撓性基板への皺の混入等が入らないように貼付されることが好ましい。
【００５２】
支持体１２の表面への接着材１１の付加方法は特に制限されないが、接着材１１が液状の場合は、スピンコート、バーコート、ディスペンサー等の塗布方法等が簡易で好ましい。接着材１１の塗布量は、接着材１１の物性に応じて、剥離特性が良好となるように適宜設計すればよい。接着材１１がシートの場合は、ラミネーター装置等で可撓性基板１０と支持体１２とを貼り合わせばよい。
【００５３】
支持体１２は、剛性及び製造プロセス中の耐熱性を有しているものであれば特に制限されないが、後工程である剥離工程において、支持体１２と可撓性基板１０との線膨張率差が大きいと、基板全体に皺が入ったり、多孔質陽極酸化絶縁膜１０２にクラックが生じることがある。従って、可撓性基板１０と支持体１２との線膨張率はできるだけ近いことが好ましい。
【００５４】
支持体１２としては、白板ガラス、青板ガラス、ホウ珪酸ガラスと無アルカリガラス等のガラス材料が好ましく例示される。また、支持体１２の厚みは、製造装置に使用可能な任意の厚さを選択可能であるが、薄すぎるとハンドリングが困難となり支持体の機能を果さず、また素子形成後の構造体全体に反りを生じる恐れがある。一般的な厚みは、０．３〜１．２ｍｍである。
【００５５】
接着材１１としては、後工程の薄膜トランジスタの製造工程において充分な耐熱性と、剥離工程において良好な剥離性を有しているものであれば特に制限されない。製造工程において充分な耐熱性とは製造工程時の最高プロセス温度にて、物を接着させた状態を維持でき、接着材が分解されず脱ガス成分を発生しないことを意味する。
【００５６】
本発明では、半導体装置の製造工程において、薄膜トランジスタ素子の各機能層の成膜をスパッタ法により実施することにより、高温プロセスを不要（例えば非加熱の成膜を可能，後記実施例を参照）とし、特別に高い耐熱性及び剥離性を有するような接着材を用いずに、可撓性基板１０と支持体１２との貼付工程を実施可能としている。従って、接着材１１として接着性と剥離性に優れた汎用性の高い接着材が使用することができる。
【００５７】
好適な接着材１１の成分としては、エポキシ樹脂、アクリル樹脂、ポリオレフィン樹脂、ポリウレタン樹脂やシリコーン樹脂を挙げることができる。
【００５８】
本発明に用いる好適な接着材１１として、剥離性に優れた接着材を用いるのが、好ましい。剥離性に優れた接着材としては、ある温度以上になると接着材が発泡し、粘着性が低下し剥離ができる熱発泡性シート、または、60℃以上の温水に浸漬することにより、粘着性が低下し剥離ができる温水剥離接着材が、特に剥離性に優れているので好ましい。さらに、温水剥離接着材においては、ＵＶ照射によって硬化を生じ、接着性が高まるＵＶ硬化性温水剥離接着材は貼付工程時のリワークが可能である点から、さらに好ましい。
【００５９】
また、熱発泡性シートとしては、日東電工社製リバアルファ、電気化学工業社製エレグリップ等が挙げられる。ＵＶ硬化性温水剥離接着材としては、電気化学工業社製ＴＥＭＰＬＯＣ、サンライズＭＳＩ社製ＰＨＯＴＯＢＯＮＤ８００等が挙げられる。
【００６０】
本実施形態において、接着材１１の塗布領域については、支持体１２の表面全面として示してあるが、次工程の薄膜トランジスタ製造工程においてしっかりと固定されていれば、塗布領域は支持体１２の表面全面でなくてもよい。
【００６１】
＜薄膜トランジスタ素子形成工程＞
貼付工程において支持体１２に貼付された可撓性基板１０上に、少なくともゲート電極３０と、ゲート絶縁膜４０と、活性層５０と、ソース電極およびドレイン電極７０とを備えてなる薄膜トランジスタ素子２０を、少なくともスパッタ法による成膜とパターニングを実施して形成する。図２Ｂ（ａ）〜（ｉ）は、支持体１２に貼付された可撓性基板１０上に、ボトムゲート型の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）素子２０が形成されるまでの工程を示したものである。本実施形態では、ボトムゲート型ＴＦＴ素子について記載したが、トップゲート型ＴＦＴ素子であってもよい。
【００６２】
図２Ｂ（ｉ）に示されるように、ボトムゲート型ＴＦＴ素子２０は、一般的に、ゲート電極３０上に、ゲート絶縁膜４０、活性層５０、エッチングストッパ層６０、ソース電極・ドレイン電極７０を順次備えている。本実施形態においてエッチングストッパ層６０は、ソース電極・ドレイン電極７０のパターニングにおいて活性層５０の表面がエッチングにより損傷することを予防するための層であるが、ＴＦＴ素子２０においては、外界から活性層に不純物が混入することを防ぐ活性層の保護層としての役割を果たすこともある。ＴＦＴ素子２０を構成するこれらの機能層（３０，４０，５０，６０，７０）は、それぞれ、スパッタ法によりベタ膜（３０Ａ，４０Ａ，５０Ａ，６０Ａ，７０Ａ）として成膜された後、パターニングされて形成される。
【００６３】
図２Ｂの各図について説明する。図２Ｂ（ａ），（ｂ）はゲート電極３０のスパッタ成膜工程とパターニング工程をそれぞれ示したものである。保護絶縁層１０３を介して可撓性基板１０上にゲート電極３０を形成後、ゲート絶縁膜及び活性層のベタ膜（４０Ａ及び５０Ａ）をスパッタ法により成膜する（図２Ｂ（ｃ））。次いで活性層５０をパターニングにより形成し（図２Ｂ（ｄ））、その上に、エッチングストッパ層のベタ膜６０Ａをスパッタ法により成膜する（図２Ｂ（ｅ））。
次いで、エッチングストッパ層６０をパターニングにより形成し（図２Ｂ（ｆ））、ゲート絶縁膜をパターニングにより形成する（図２Ｂ（ｇ））。次いで、ソース電極・ドレイン電極７０をエッチングストッパ層６０上にスパッタ法によりベタ成膜した後（７０Ａ）、パターニングにより形成し、支持体１２に貼付された可撓性基板１０上に保護絶縁層１０３を介して薄膜トランジスタ素子２０を形成する（図２Ｂ（ｈ），（ｉ））。
【００６４】
スパッタ法は、加速されたイオンを材料物質（ターゲット）に照射して衝突させ、その運動エネルギーにより、ターゲットの表面の原子または分子が空間内に放出させ、放出された原子または分子を基板上に堆積させて薄膜を形成する方法である。スパッタ法には、２極スパッタ、3極スパッタ、マグネトロンスパッタ、セルフスパッタ、対向電極スパッタ、ＥＣＲスパッタ、高周波スパッタ等がある。
スパッタ法は、非加熱および200℃以下の成膜温度でも良質な膜を得られるので、低温プロセスが必要とされる成膜方法としては、最適である。
しかし、スパッタ法はプラズマや反発イオンによって、下地層にダメージを与えるというデメリットもある。
【００６５】
薄膜トランジスタ素子２０の上記各機能層は、スパッタ法により非加熱、または、２００℃以下の成膜温度で成膜される。成膜温度は接着材の耐熱性、可撓性基板の熱変形の観点から、低温であればある程良く、特に好ましくは１００℃以下であり、さらに好ましくは非加熱での成膜である。
【００６６】
活性層５０は、ゲート電極３０に電圧を印加した際にキャリヤを発生する層として機能するものであり、スパッタ法による低温プロセスによる成膜が可能なものであれば特に制限されない。活性層５０としては、アモルファスＳｉ、微結晶Ｓｉ、多結晶ＳｉのＳｉ半導体，酸化物半導体、無機化合物半導体等が利用できる。その中でも、スパッタ法で容易に高移動度が達成でき、製造適性もある酸化物半導体が最も好ましい。酸化物半導体としては、Ｉｎ，Ｇａ，及びＺｎのうち少なくとも１つを含む酸化物の半導体であることが好ましく、これら全てを含む酸化物半導体（ＩＧＺ酸化物）であることがより好ましい。かかる酸化物半導体は、アモルファスであることが好ましい。
【００６７】
ＩＧＺ酸化物としては、下記一般式（Ｐ１）で表されるＩｎＧａＺｎＯ４（以下ＩＧＺとする）等のホモロガス化合物が一例として挙げられる。
（Ｉｎ２−ｘＧａｘ）Ｏ３・（ＺｎＯ）ｍ・・・（Ｐ１）
（式中０＜ｘ＜２かつｍは６未満の自然数）
【００６８】
また、活性層５０の酸化物半導体としては、Ｉｎ２Ｏ３、ＺｎＯ、Ｉｎ２ＺｎＯ４（ＩＺ酸化物）、Ｇａ２ＺｎＯ４（ＧＺ酸化物）、ＩｎＧａＯ３（ＩＧ酸化物）等）も好ましく例示される。
【００６９】
活性層５０の厚みは、１．５ｎｍ〜５００ｎｍであることが好ましく、より好ましくは１０ｎｍ〜１００ｎｍである。
【００７０】
ゲート電極３０及びソース電極・ドレイン電極７０は、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、ＮｂまたはＡｇ等の金属もしくはそれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等、低温プロセスでのスパッタ成膜可能な各種電極材料を用いることができる。ゲート電極３０の厚みは、例えば、１０ｎｍ〜２０００ｎｍが好ましく、３０ｎｍ〜２００ｎｍがより好ましい。また、ソース電極・ドレイン電極７０の厚みは、例えば、２０ｎｍ〜３０００ｎｍが好ましく、５０ｎｍ〜５００ｎｍがより好ましい。
【００７１】
ゲート絶縁膜４０としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＹｓＯ３、Ｔａ２Ｏ５、もしくはＨｆＯ２等の酸化物又はこれらの混晶等、低温プロセスでのスパッタ成膜可能な各種絶縁材料を用いることができるが、製造容易性、絶縁性の観点からＳｉＯ２を好ましく用いることができる。
【００７２】
ゲート絶縁膜４０は、リーク電流を減らすため、電圧耐性を上げるために、ある程度膜厚を厚くする必要があるが、厚すぎるとＴＦＴの駆動電圧が高くなる。従って、ゲート絶縁膜４０の厚みは、例えば、５０ｎｍ〜１０００ｎｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。
【００７３】
エッチングストッパ層６０としては、ＳｉＯ２、Ｇａ２Ｏ３が挙げられる。エッチングストッパ層６０の厚みは、５ｎｍ〜３００ｎｍであることが好ましく、１０ｎｍ〜２００ｎｍであることがより好ましい。
【００７４】
上記した各機能層のスパッタ法による成膜方法は、低温プロセスの成膜であれば特に制限されないが、できるだけ下地層となる層表面へのダメージが少ない方が好ましいため、温和な条件での成膜が可能な方法とすることが好ましい。好ましいスパッタ法としては、対向電極スパッタが挙げられるが、この方式は成膜レートが遅く製造には不適である。しかしながら、本発明では、支持体１２を剥離する剥離工程の後工程として、スパッタによる成膜ダメージの修復及び膜欠陥の修復を可能とするアニール工程を実施する。従って、下地層へのスパッタダメージは少ない方がよいが、後工程により回復効果を得ることができることから、通常行われるスパッタ条件であれば、素子性能に大きな悪影響を及ぼす心配はない。
【００７５】
とはいえ、半導体装置１のＴＦＴ性能において最も重要な活性層５０の、特にチャネル領域については、スパッタダメージをできるかぎりなくすことが好ましい。スパッタ法において、とりわけ成膜圧力は、衝突させるイオンのエネルギーへの影響が大きいことから、活性層５０上に成膜される層（本実施形態ではエッチングストッパ層６０）の成膜圧力は、良質な膜質を維持できる範囲でできるだけ低くすることが好ましい。エッチングストッパ層６０としてＳｉＯ２を用いる場合は、成膜圧力を、０．１Ｐａ以上０．３Ｐａ以下とすることにより、緻密で良質なエッチングストッパ層を、活性層５０の表面へのダメージを，後工程のアニール工程において修復可能な範囲に抑制して成膜することができる。
【００７６】
スパッタ成膜による活性層に対するダメージという点ではエッチングストッパ層６０を設けずにソース電極・ドレイン電極７０の成膜を実施してもよいが、エッチングストッパ層６０を設けない場合は、ソース電極・ドレイン電極７０のパターニング工程（図２Ｂ（ｉ））において活性層５０の表面のエッチングダメージを受ける可能性がある。既に述べたように、本発明の半導体装置１の製造方法では、スパッタダメージを後工程により回復することができることから、エッチングダメージによる素子特性の影響の方が大きいと考えられる。従って、エッチングストッパ層６０は設けることが好ましい。
【００７７】
パターニングは低温プロセスによる実施が可能であれば、公知の方法を利用することができ、ＴＦＴプロセスで一般的に使用されるフォトリソグラフィ・エッチング法が好ましく例示される。フォトリソグラフィ・エッチング法でのプロセス温度としては、レジストのプレべーク温度、ポストべーク温度、洗浄後の乾燥温度、ウエットエッチングの液温度、ドライエッチング時の基板温度がある。これらのプロセス温度は200℃以下で行うことができる。
【００７８】
以上のように、薄膜トランジスタ素子形成工程において、各機能層の成膜をスパッタ法により実施することにより、高温プロセスを不要としている。従って、支持体１２と可撓性基板１０との接着に、特別に高い耐熱性及び剥離性を有していない汎用性の高い接着材や、熱発泡性シート等を用いた場合においても、製造プロセス中において、接着材１１の接着性の低下や硬化を生じることなく、薄膜トランジスタ素子２０を形成することができる。
【００７９】
＜剥離工程＞
支持体１２に貼付された可撓性基板１０上に保護絶縁層１０３を介して薄膜トランジスタ素子２０を形成後（薄膜トランジスタ素子形成工程終了後）、図２Ｃに示されるように、可撓性基板１０上に形成されてなる半導体装置１を支持体１２から剥離する。
【００８０】
剥離は、接着材１１の接着力を低下させて剥離することが、半導体装置１に剥離による応力負荷が少なく好ましい。剥離の方法は、接着材１１の性質に応じて選択することができ、熱可塑性の樹脂や熱発泡性シート等の接着材の場合は、加熱により樹脂やシートの接着力を低下させてから剥離する。加熱方法は特に制限されず、ホットプレートによる加熱やレーザ等の熱線照射による加熱、恒温槽（チャンバー）等による空気浴、温水浴等、接着力が充分に低下する温度に応じて、半導体装置１のＴＦＴ素子特性に悪影響を与えない範囲で適宜選択することができる。熱発泡性シートの場合は、加熱により接着力が低下するとともに発泡するため、発泡による力が剥離の力となりうる。従って、かかる態様は、後工程のアニール工程と剥離工程とを同一チャンバ内で実施する際に好適である。
【００８１】
また、支持体１２が光透過性を有するものであり、接着材１１が光分解性の樹脂等である場合は、支持体１２側から接着材１１の光分解波長の光を含む光を照射することによっても剥離を実施することができる。
【００８２】
剥離工程では、加熱による剥離、光照射による剥離のいずれの場合であっても、剥離する際に、半導体装置１に物理的な力がかかることによって、素子内の機能層に歪みや亀裂等を生じないように、充分に接着材１１の接着力が低下してから剥離を実施する必要がある。本実施形態の半導体装置の製造方法では、上記薄膜トランジスタ素子形成工程において、高温プロセスを必要としないことから、接着材１１の硬化による剥離不良を生じる虞がない。
剥離工程における加熱処理が比較的高温の処理である場合は、剥離工程における加熱処理が、後工程のアニール処理の一部を担うこともある。
【００８３】
上記のように、薄膜トランジスタ素子２０は、高温プロセスを要することなく、支持体１２に接着材１１を介して貼りつけられた可撓性基板１０上に形成することができるので、ＴＦＴの製造プロセス中における接着材１１の接着力の低下や硬化を抑制し、製造プロセス中の支持体の剥離や製造プロセス後の剥離不良を抑制することができる。また、支持体に固定された可撓性基板の熱膨張に起因する熱変形や歪みを抑制して、成膜位置やパターニング位置のずれや歪みの少ない半導体装置を形成することができる。
【００８４】
＜アニール工程＞
最後に、支持体１２から剥離された、ＴＦＴ２０が形成された可撓性基板１０を、薄膜トランジスタ素子形成工程中の最高温度よりも高い温度でアニール処理する（図２Ｄ）。
既に述べたように、アニール工程は、スパッタ成膜による下地層への成膜ダメージによる欠陥と膜欠陥の欠陥準位をターミネートして修復を行い、各機能層の膜質を改善して素子性能を高めるための処理である。
アニール処理の方法としては特に制限されず、上記した剥離工程と同様の加熱処理が好ましく例示される。
【００８５】
アニール温度は、上記した薄膜トランジスタ素子形成工程中及び剥離工程中の最高温度より高い温度であればよい。比較的低温側でのアニールでは、じっくりと時間をかけてアニールを実施することが好ましい。アニール温度は、２２０℃〜５００℃が好ましく、ＴＦＴ特性と基板の変形抑制の観点から、２５０℃以上３５０℃以下がより好ましい。
【００８６】
活性層５０がＩＧＺ系酸化物である場合は、比較的低温域側の温度にてアニール処理を実施することができるが、非加熱スパッタ成膜により成膜されたスパッタ膜は、ある程度加熱してスパッタ成膜された膜に比して、膜内に欠陥を生じやすい。スパッタ成膜において、低温の成膜は、基板温度の加熱工程が不要となるため時間短縮が可能である点で好ましい。従って、スパッタ成膜温度が低い場合には、比較的高い温度にてアニール処理を実施することが好ましい。
【００８７】
このアニール処理は、支持体１２を剥離後に実施することができるため、接着材の接着力の低下や、基板の熱膨張に起因する位置ずれ等の原因となる心配がない。従って、ある程度高い温度においても（例えば２５０℃以上）、所望の温度にて充分なアニール処理をすることができる。
【００８８】
このように、アニール工程を所望の温度にて充分に実施することができるので、性能低下の要因となる各機能層中の欠陥や成膜ダメージを充分に除去することができる。従って、本発明によれば、高性能且つ高精細な薄膜トランジスタを有するフレキシブル半導体装置を歩留まり良く製造することができる。
【実施例】
【００８９】
以下本発明の実施例及び比較例について説明する。
（実施例１）
図２Ａ〜図２Ｃに示されるＴＦＴ製造プロセスに従って、フレキシブルＩＧＺ系ＴＦＴを作製した。
まず、表面に多孔質陽極酸化皮膜を備えたアルミニウム基材からなる基板Ａ (陽極酸化絶縁膜１０μm/Ａｌ材２０μｍ/陽極酸化絶縁膜１０μm)を準備した。具体的には、市販の高純度アルミニウム（純度９９．９９％）を用い、圧延して、厚さが４０μｍのアルミニウム薄板を用意し、この薄板の端面をマスキングフイルムで被覆した後、エタノールで超音波洗浄して、酢酸＋過塩素酸溶液で電解研磨した。その後、８０ｇ／Ｌのシュウ酸水溶液中で４０Ｖの定電圧電解を実施することにより、多孔質層（アルミニウムの陽極酸化膜）をアルミニウム薄板の両面に形成して基材Ａを得た。
【００９０】
このようにして得られた基材Ａを、真空下において４５０℃で３０分間の脱ガス処理を実施した。次に、脱ガス処理した基板Ａの両面にプラズマＣＶＤ装置にて窒化シリコン膜を４００ｎｍ成膜（成膜温度１５０℃）し、可撓性基板Ａを作製した。
【００９１】
次に、厚み０・７ｍｍの無アルカリガラスからなる支持体を用意し、その一表面に、接着材としてＵＶ硬化性温水剥離接着材（電気化学工業社製ＴＥＭＰＬＯＣ）をスピンコーターにより塗工し（２０００ｒｐｍ、２０秒間、塗工量２０ｇ／ｍ2）、塗工された接着材を介して支持体と可撓性基板Ａとの貼り合わせを行った後ＵＶ照射により接着材を硬化させた。
【００９２】
支持体上に張り合わされた可撓性基板Ａ上に、ゲート電極層として、ＭｏＮｂ合金層（Ｍｏ−５ａｔ％Ｎｂ）を、ＤＣスパッタ法によりＡｒガスを使用し、成膜圧力０．４Ｐａ、基板温度を室温にて成膜した。成膜された膜の平均膜厚は、５０ｎｍであった。
次いで、ゲート電極層を一般的なフォトリソグラフィー・エッチング法を用いて、パターニングを行ってゲート電極を形成した。具体的には、ＭｏＮｂ合金層上にレジスト膜（東京応化工業社製、ＴＳＭＲ−８９００ＬＢ）をスピンコートにより形成し、フォトリソグラフィー法によって所定のパターンに露光、現像する（現像液：東京応化工業社製、ＮＭＤ−Ｗ）ことでレジストパターンを形成し、燐硝酢酸水（林純薬工業社製、Ｍｏ用エッチャントＴＳＬ）を用いて、レジスト膜の開口部のＭｏＮｂ膜をエッチングした。その後、レジスト膜を剥離した（剥離液：東京応化工業社製、剥離液１０４）。尚、レジストのプレべーク温度は８０℃、ポストべーク温度は１３０℃、エッチング、レジスト剥離後の純水洗浄後の乾燥温度は１２０℃で実施した。
【００９３】
次に、ゲート電極３０を覆うようにして、２００ｎｍの厚さの酸化シリコンからなるゲート絶縁膜４０を、ＲＦスパッタ法を用いて、スパッタガスとしてＡｒガスとＯ２ガスを用いて行った。基板温度を室温にて、Ａｒガスの流量を３０ｓｃｃｍ、Ｏ２ガスの流量を４．０ｓｃｃｍ、ＡｒガスとＯ２ガス導入時の圧力を０．１６Ｐａとし、基板の全面に形成した。
次に、大気開放することなく、５０ｎｍの厚さのＩＧＺ酸化物からなる活性層５０を、ＤＣスパッタ法によりゲート絶縁膜４０上に形成した。活性層の成膜は、ターゲットにＩｎＧａＺｎＯ４の組成を有する多結晶焼結体を用い、スパッタガスとしてＡｒガスとＯ２ガスを用いて行った。Ａｒガスの流量を９７ｓｃｃｍ、Ｏ２ガスの流量を４．２ｓｃｃｍ、ＡｒガスとＯ２ガス導入時の圧力を０．３７Ｐａとした。成膜された活性層５０の組成は、Ｉｎ：Ｇａ：Ｚｎ＝１．０：０．９：０．６であった。なお、流量の単位はｓｃｃｍは、１ｓｃｃｍ＝１．６８８８７５×１０−３Ｐａ・ｍ３・ｓｅｃ−１にてＳＩ単位系に換算される。
【００９４】
次に、活性層５０上にゲート電極と同様にしてレジストパターンを形成した。次に、シュウ酸水（関東化学株式会社製、ＩＴＯ−０６Ｎ）を用いて、レジスト膜の開口部の活性層５０をエッチングした。その後、レジスト膜を剥離した（剥離液：東京応化工業社製、剥離液１０４）。尚、レジストのプレべーク温度、ポストべーク温度は、エッチング、レジスト剥離後の純水洗浄後の乾燥温度はゲート電極と同様とした。
また、パターニングされた活性層を覆うようにＳｉＯ２エッチングストッパ層をＲＦスパッタ法により、スパッタガスとしてＡｒガスとＯ２ガスを用いて行った。基板温度を室温にて、Ａｒガスの流量を３０ｓｃｃｍ、Ｏ２ガスの流量を４．０ｓｃｃｍ、ＡｒガスとＯ２ガス導入時の圧力を０．１６Ｐａとし、成膜した。エッチングストッパ層の平均膜厚は１００ｎｍであった。
【００９５】
次いで、エッチングストッパ層及びゲート絶縁膜を、エッチングストッパ層６０の表面に、レジスト膜（東京応化工業社製、ＴＳＭＲ−８９００ＬＢ）をスピンコートにより形成した。フォトリソグラフィー法を用いて、チャネル領域Ｃ（図１参照）を覆うレジストが残るようにレジスト膜を露光、現像（現像液：東京応化工業社製、剥離液１０４）してパターン化した。次いで、レジスト膜の開口部に露出しているエッチングストッパ層及びゲート絶縁膜を、反応性イオンエッチング（ＲＩＥ）装置にて、ＣＨＦ３ガスを用いて、ドライエッチングにて基板温度30℃で、エッチングした。エッチング後、ＲＩＥ装置にて酸素アッシング処理した後にレジスト膜を剥離した（剥離液：東京応化工業社製、ＮＭＤ−Ｗ）。尚、レジストのプレべーク温度は80℃、ポストべーク温度は130℃、エッチング、レジスト剥離後の純水洗浄後の乾燥温度は120℃で実施した。
その上に、ソース・ドレイン電極層としてＭｏ膜を室温にてＤＣスパッタ法により成膜した。Ｍｏ膜の平均膜厚は２００ｎｍであった。ソース・ドレイン電極についても、一般的なフォトリソグラフィー・エッチング法を用いたパターニングにより形成し、可撓性基板Ａ上に形成されたＩＧＺ酸化物ＴＦＴを得た。尚、レジストのプレべーク温度、ポストべーク温度は、エッチング、レジスト剥離後の純水洗浄後の乾燥温度はゲート電極と同様とした。
以上より、本実施例での薄膜トランジスタ素子形成での最高温度はレジストのポストべーク温度で、１３０℃である。
【００９６】
ホットプレート上に載置された湯温６０℃の温水浴中に、無アルカリガラスからなる支持体部分を３０分浸漬させて、可撓性基板Ａ上に備えられてなるＴＦＴを支持体から剥離する剥離工程を実施した。剥離したＴＦＴを、２５０℃に内部の温度が調整されたチャンバー内で1時間アニール処理を行って可撓性ＴＦＴを得た。
【００９７】
得られたＴＦＴについて、その移動度と閾値電圧について評価を行った。ＴＦＴは、Ｌ／Ｗ＝３０／９０μｍの素子とし、半導体パラメータ・アナライザ4155Ｃ（アジレントテクノロジー社製）を用い、室温、暗室下で、Ｖｄ＝１０Ｖ，−１０Ｖ≦Ｖｇ≦１５Ｖの条件でトランスファー特性を測定し、移動度と閾値電圧を求めた。その結果を表１に示す。表１において、移動度が５ｃｍ2/Vs以上かつ閾値Vonが−５Ｖ未満である場合をＧｏｏｄとし、それ以外はＮＧとした。
【００９８】
（実施例２）
可撓性基板として、一表面に多孔質陽極酸化皮膜を備えたアルミニウム基材を両表面に備えたＳＵＳ４３０材からなるクラッド材を用意しアルミニウム基材の表面を、実施例１と同じ条件で陽極酸化して基板Ｂを得た（陽極酸化絶縁膜(10μm) /Al(20μm)/SUS430(50μm)/Al(20μm)/陽極酸化絶縁膜(10μm)）。可撓性基板として基板Ｂを用いた以外は実施例１と同様にしてＴＦＴを作製し、その評価を実施した。
【００９９】
（実施例３）
可撓性基板として、厚み５０μｍのポリイミド基板Ｃをもちいた以外は実施例１と同様にしてＴＦＴを作製し、その評価を実施した。
【０１００】
（実施例４）
可撓性基板として、厚み５０μｍのＳＵＳ３０４基板Ｄを用いた以外は実施例１と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０１】
（実施例５）
接着材として日東電工株式会社製熱発泡性シート（リバアルファ31950E）を用い、剥離工程として、２００℃に調整されたチャンバ内で加熱する工程を実施した以外は実施例１と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０２】
（実施例６）
接着材として日東電工株式会社製熱発泡性シート（リバアルファ31950E）を用い、剥離工程として、２００℃に調整されたチャンバ内で加熱する工程を実施した以外は実施例２と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０３】
（実施例７）
接着材として日東電工株式会社製熱発泡性シート（リバアルファ31950E）を用い、剥離工程として、２００℃に調整されたチャンバ内で加熱する工程を実施した以外は実施例３と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０４】
（実施例８）
接着材として日東電工株式会社製熱発泡性シート（リバアルファ31950E）を用い、剥離工程として、２００℃に調整されたチャンバ内で加熱する工程を実施した以外は実施例４と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０５】
（比較例１）
アニール処理を、ゲート絶縁膜のパターニング後、ソース・ドレイン電極層の成膜前に実施した以外は実施例１と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０６】
（比較例２）
アニール処理を、ゲート絶縁膜のパターニング後、ソース・ドレイン電極層の成膜前に実施した以外は実施例５と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０７】
（比較例３）
アニール処理を行わなかった以外は実施例１と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０８】
（比較例４）
アニール処理を行わなかった以外は実施例５と同様にしてＴＦＴを作製し、その評価を実施した。
【０１０９】
(評価)
表１に、各実施例及び比較例の基板、接着材、及びその剥離条件とアニール条件、ＴＦＴ動作評価結果を纏めて示す。表１に示されるように、本発明の半導体装置の製造方法によれば、接着材の種類によって好適な剥離条件を選択することにより、接着材の種類によらず、また、基板の種類によらず、移動度及び閾値電圧の優れるＴＦＴを製造できることが確認された。
また、ソース電極・ドレイン電極の成膜及びパターニング前に、アニール処理を実施した比較例１及び比較例２では、素子パターンのずれや支持体剥離による性能不良が確認された。
アニール処理を行わなかった比較例３では、ＴＦＴ動作時にオフにならないという動作不良が確認された。また、同様にアニール処理を行わなかった比較例４では、閾値電圧が−１０Ｖとなり高性能なＴＦＴを製造することができなかった。
以上より，本発明の有効性が確認された。
【０１１０】
【表１】
2014175463.tif 000003
【産業上の利用可能性】
【０１１１】
本発明は、薄膜トランジスタ及びそれを備えた有機ＥＬディスプレイ、電子ペーパー、液晶ディスプレイ等の表示装置や、Ｘ線ＦＰＤ、センサ等半導体装置の製造に適用することができる。
【符号の説明】
【０１１２】
１    半導体装置）
１０  可撓性基板
１１    接着材
１２    支持体
１０１  アルミニウム材
１０２  多孔質陽極酸化絶縁膜
１０３  保護絶縁層
２０  薄膜トランジスタ素子（ＴＦＴ）
３０  ゲート電極
４０  ゲート絶縁膜
５０  活性層（酸化物半導体層）
６０  エッチングストッパ層
７０  ソース電極・ドレイン電極
【図１】
2014175463.tif 000004
【図２Ａ】
2014175463.tif 000005
【図２Ｂ】
2014175463.tif 000006
【図２Ｃ】
2014175463.tif 000007
【図２Ｄ】
2014175463.tif 000008
【図３】
2014175463.tif 000009