(57)【要約】【課題】異方性エッチングを用いて電極を形成する工程における電荷の悪影響を抑制する。【解決手段】第１の画素Ｐ１が配置された第１の画素領域及び第２の画素Ｐ２が配置された第２の画素領域を有する電気光学装置の製造方法であって、前記第１の画素領域及び前記第２の画素領域に下容量電極１６ａを形成する工程（ステップＳ１）と、前記下容量電極１６ａを覆うように誘電体層１６ｃを形成する工程（ステップＳ３）と、前記誘電体層１６ｃを覆うように導電膜を形成する工程（ステップＳ４）と、前記導電膜をパターニングすることにより前記第１の画素領域及び前記第２の画素領域に跨って配置された上容量電極の前駆体１６ｂｐを形成する工程（ステップＳ５）と、前記上容量電極の前駆体１６ｂｐをパターニングし、前記第１の画素領域に上容量電極１６ｂを形成し、前記第２の画素領域に上容量電極１６ｂを形成する工程（ステップＳ６、Ｓ７）と、を備えていることを特徴とする。【選択図】図９
2014222301.tif 000002
【特許請求の範囲】
【請求項１】
第１の画素が配置された第１の画素領域及び第２の画素が配置された第２の画素領域を有する電気光学装置の製造方法であって、
前記第１の画素領域及び前記第２の画素領域に第１の電極を形成する工程と、
前記第１の電極を覆うように容量絶縁膜を形成する工程と、
前記容量絶縁膜を覆うように導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記第１の画素領域及び前記第２の画素領域に跨って配置された第２の電極を形成する工程と、
前記第２の電極をパターニングし、前記第１の画素領域に第３の電極を形成し、前記第２の画素領域に第４の電極を形成する工程と、
を備えていることを特徴とする電気光学装置の製造方法。
【請求項２】
前記第２の電極は、前記導電膜に異方性エッチングを施すことでパターニングされ、
前記第３の電極及び前記第４の電極は、前記第２の電極に等方性エッチングを施すことでパターニングされていることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第２の電極をパターニングし、少なくとも一部が前記第１の電極に対向するように、前記第３の電極及び前記第４の電極を形成することを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【請求項４】
前記第１の電極を形成する工程と、前記容量絶縁膜を形成する工程との間に、
前記第３の電極に対向配置され前記第３の電極よりも小さい開口部と、前記第４の電極に対向配置され前記第４の電極よりも小さい開口部とを有し、前記容量絶縁膜よりも厚い絶縁膜を形成する工程を有していることを特徴とする請求項１乃至３のいずれか１項に記載の電気光学装置の製造方法。
【請求項５】
前記導電膜は、窒化チタンを含み、
前記等方性エッチングは、フッ素を含むガスのプラズマ活性種のラジカルを用いて処理されていることを特徴とする請求項１乃至４のいずれか１項に記載の電気光学装置の製造方法。
【請求項６】
請求項１乃至５のいずれか１項に記載の製造方法で製造された電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法、及び当該製造方法で製造した電気光学装置を搭載した電子機器に関する。
【背景技術】
【０００２】
電気光学装置の一例であるアクティブ駆動型の液晶表示装置は、プロジェクターのような投射型表示装置の光変調手段（ライトバルブ）に多用されている。当該ライトバルブ用途の液晶表示装置では、画素の高開口率化や微細化が進展し、例えばフルハイビジョンの４倍以上の画素数を有する高精細液晶表示装置（４０９６×２１６０画素）が開発されている。
【０００３】
高精細液晶表示装置の画素サイズは、例えば概略７μｍ〜９μｍ角と非常に小さく、各画素には、画素電極、画素電極を制御するトランジスター、及び画素電極に書き込まれた電位を保持する蓄積容量などが配置されている。さらに、画素の高開口率化を図るために、画素電極の占有面積を大きくし、トランジスターや蓄積容量の占有面積を小さくすることが望まれている。例えば、蓄積容量は、画素毎に設けられる島状の容量電極、複数の画素に跨る共通電極、及びこれら電極で挟まれた誘電体層で構成される。これら容量電極や共通電極は、例えば特許文献１に記載のプラズマドライエッチング（異方性ドライエッチング）によって導電材料を微細加工することで形成されている。
【０００４】
レジストなどの絶縁材料をエッチングマスクとして、導電材料をプラズマドライエッチングする場合、プラズマ中においてエッチングマスクが負に帯電し、導電材料が正に帯電し、導電材料に接する絶縁膜（例えば、蓄積容量における誘電体層）が絶縁破壊されるというチャージングダメージ（静電ダメージ）が誘発される場合がある。このため、特許文献１では、金属などの導電性材料でエッチングマスクを形成し、導電性のエッチングマスクを使用してプラズマドライエッチングすることで、プラズマ中におけるエッチングマスクの帯電（電荷の蓄積）が抑制され、上記静電ダメージが抑制されるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３２９７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画素の高開口率化や微細化に対応し、蓄積容量の小面積化（微細化）を図るために、蓄積容量を構成する誘電体層はますます薄くなり、静電ダメージが発生しやすくなっている。加えて、蓄積容量を構成する容量電極の面積もますます小さくなり、少しの電荷の蓄積で大きな電位の変化が生じるようになっている。このため、特許文献１に記載の方法で容量電極に蓄積される電荷量を小さくしても、容量電極に接する誘電体層に、回復不能な静電ダメージ（静電破壊）が生じる恐れがあるという課題があった。
さらに、工数を簡略化するためには、エッチングマスクをレジストで形成することが好ましく、レジストをエッチングマスクとしても静電ダメージが発生しにくい電極の形成方法が望まれていた。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例に係る電気光学装置の製造方法は、第１の画素が配置された第１の画素領域及び第２の画素が配置された第２の画素領域を有する電気光学装置の製造方法であって、前記第１の画素領域及び前記第２の画素領域に第１の電極を形成する工程と、前記第１の電極を覆うように容量絶縁膜を形成する工程と、前記容量絶縁膜を覆うように導電膜を形成する工程と、前記導電膜をパターニングすることにより前記第１の画素領域及び前記第２の画素領域に跨って配置された第２の電極を形成する工程と、前記第２の電極をパターニングし前記第１の画素領域に第３の電極を形成し、前記第２の画素領域に第４の電極を形成する工程と、を備えていることを特徴とする。
【０００９】
本適用例に係る電気光学装置の製造方法は、第１の電極を形成する工程と、第１の電極の上に容量絶縁膜を形成する工程と、容量絶縁膜の上に第３の電極及び第４の電極を形成する工程と、を有している。第３の電極は第１の画素領域に配置され、第４の電極は第２の画素領域に配置されている。つまり、第３の電極及び第４の電極は、第１の画素領域及び第２の画素領域のそれぞれに配置されている。第３の電極及び第４の電極を形成する工程は、容量絶縁膜を導電膜で覆う工程と、当該導電膜をパターニングして第１の画素領域及び第２の画素領域に跨る第２の電極を形成する工程と、第２の電極をパターニングする工程と、を有している。つまり、第１の画素領域及び第２の画素領域に跨る第２の電極を形成した後に、第２の電極をパターニングして、第１の画素領域及び第２の画素領域のそれぞれに第３の電極及び第４の電極を形成している。
【００１０】
上記導電膜をパターニングして第１の画素領域及び第２の画素領域に跨る第２の電極を形成する工程において、電荷の蓄積（帯電）が発生すると第２の電極の電位が変化する。このとき、第２の電極の面積が小さいと当該電位の変化が大きくなり、第２の電極の面積が大きいと当該電位の変化が小さくなる。例えば、第１の画素領域に配置された第２の電極に大きな電荷が蓄積しても、蓄積された電荷は第２の画素領域に配置された第２の電極に分散され、第２の画素領域に第２電極が配置されていない場合と比べて、第２の電極の電位変化が小さくなり、第２の電極に接する容量絶縁膜に回復不能な静電ダメージが発生しにくくなる。さらに、電荷の蓄積が発生しにくい方法で第２の電極をパターニングして、第３の電極及び第４の電極を形成することによって、容量絶縁膜への静電ダメージを抑制しつつ、第１の画素領域及び第２の画素領域のそれぞれに第３の電極及び第４の電極を形成することができる。
【００１１】
仮に、上記導電膜を１回のパターニングで第１の画素領域及び第２の画素領域のそれぞれに第３の電極及び第４の電極を形成する製造方法では、第３の電極及び第４の電極のいずれかに上述した大きな電荷が蓄積すると、大きな電位の変化が発生し、容量絶縁膜に回復不能な静電ダメージ（静電破壊）が発生する恐れがある。上述した導電膜を２回に分けてパターニングして、第１の画素領域及び第２の画素領域のそれぞれに第３の電極及び第４の電極を形成する製造方法（本発明の製造方法）では、電荷の蓄積が発生しやすい工程で広い電極（第２の電極）を形成することで電荷の影響を小さくし、電荷の蓄積が発生しにくい工程で当該広い電極をパターニングして第１の画素領域及び第２の画素領域のそれぞれに第３の電極及び第４の電極を形成しているので、上述した１回のパターニングで第３の電極及び第４の電極を形成する製造方法と比べて、容量絶縁膜への静電ダメージを発生しにくくすることができる。
【００１２】
［適用例２］上記適用例に記載の電気光学装置の製造方法において、前記第２の電極は前記導電膜に異方性エッチングを施すことでパターニングされ、前記第３の電極及び前記第４の電極は前記第２の電極に等方性エッチングを施すことでパターニングされていることが好ましい。
【００１３】
異方性エッチングとは、反応ガスのプラズマ中の活性種（イオン、ラジカル）に加速電圧を加え、導電膜が形成された面に対して垂直方向に当該活性種を入射させることで、当該導電膜の横方向（垂直方向と交差する方向）のエッチングを抑制しつつ、当該導電膜を垂直方向にエッチングするエッチング方法である。異方性エッチングでは、微細パターンを高精度に形成することができるが、活性種中のイオンの影響を受け導電膜が帯電し、導電膜に接する容量絶縁膜に回復不能な静電ダメージが発生する恐れがある。
【００１４】
等方性エッチングとは、反応ガスのプラズマ中の活性種（ラジカル）やエッチャントなどによって、当該導電膜を垂直方向及び横方向に等方的にエッチングするエッチング方法である。等方性エッチングでは、微細パターンを高精度に形成することが難しいが、等方性エッチングで使用する活性種（ラジカル）やエッチャントは電気的に中性であり、導電膜の帯電（電荷の蓄積）が抑制され、導電膜に接する容量絶縁膜に静電ダメージが発生しにくい。
【００１５】
最初に、高精度に形成する必要がある微細パターン領域を、異方性エッチングでパターニングして第２の電極を形成する。第２の電極は、第１の画素領域及び第２の画素領域に跨るように広く形成され、異方性エッチングによる帯電の影響が小さくなっているので、容量絶縁膜に回復不能な静電ダメージが発生しにくい。次に、第２の電極の微細パターン領域を等方性エッチングで切り離し、第１の画素領域及び第２の画素領域のそれぞれに第３の電極及び第４の電極を形成する。このとき、微細パターン領域はエッチングマスクで覆われ（保護され）、等方性エッチング影響を受けにくくなっている。さらに、等方性エッチングでは、容量絶縁膜へ静電ダメージが発生しにくい。すなわち、導電膜を、異方性エッチング及び等方性エッチングの２回に分けてエッチングして、第３の電極及び第４の電極を形成することによって、容量絶縁膜に回復不能な静電ダメージを発生しにくくすることができる。
【００１６】
［適用例３］上記適用例に記載の電気光学装置の製造方法において、前記第２の電極をパターニングし、少なくとも一部が前記第１の電極に対向するように、前記第３の電極及び前記第４の電極を形成することが好ましい。
【００１７】
第３の電極及び第４の電極は、第１の電極に対向配置されている。その結果、第１の電極と容量絶縁膜と第３の電極とで、第１の画素領域に蓄積容量を形成し、第１の電極と容量絶縁膜と第４の電極とで、第２の画素領域に蓄積容量を形成することができる。
【００１８】
［適用例４］上記適用例に記載の電気光学装置の製造方法において、前記第１の電極を形成する工程と前記容量絶縁膜を形成する工程との間に、前記第３の電極に対向配置され前記第３の電極よりも小さい開口部と、前記第４の電極に対向配置され前記第４の電極よりも小さい開口部とを有し、前記容量絶縁膜よりも厚い絶縁膜を形成する工程を有していることが好ましい。
【００１９】
第３の電極は第１の電極の電極に対向配置され、第１の電極と第３の電極との間に蓄積容量が形成される。第１の電極と第３の電極との間には、容量絶縁膜と絶縁膜とが配置された領域、及び容量絶縁膜が配置された領域（開口部が設けられた領域）とが存在する。絶縁膜の膜厚は、容量絶縁膜の膜厚よりも大きく（厚く）なっているので、第１の電極と第３の電極との間に形成される蓄積容量の容量値は、開口部が設けられた領域に形成される容量の容量値に依存する。すなわち、開口領域に配置されている第１の電極と容量絶縁膜と第３の電極とで構成される容量が、第１の電極と第３の電極との間で形成される蓄積容量となる。同様に、第４電極は第１の電極の電極に対向配置され、第１の電極と第４の電極との間に蓄積容量が形成される。第１の電極と第４の電極との間には、容量絶縁膜と絶縁膜とが配置された領域、及び容量絶縁膜が配置された領域（開口部が設けられた領域）とが存在する。絶縁膜の膜厚は、容量絶縁膜の膜厚よりも大きく（厚く）なっているので、第１の電極と第４の電極との間に形成される蓄積容量の容量値は、開口部が設けられた領域に形成される容量の容量値に依存する。すなわち、開口領域に配置されている第１の電極と容量絶縁膜と第４の電極とで構成される容量が、第１の電極と第４の電極との間で形成される蓄積容量となる。
【００２０】
このように、第１の電極と容量絶縁膜との間に、第３の電極及び第４の電極に対向配置された開口部を有する絶縁膜を設けることによって、絶縁膜の開口部に配置された第１電極と第３電極との間、及び絶縁膜の開口部に配置された第１電極と第４電極との間に蓄積容量が形成されることになる。第３の電極及び第４の電極は、異方性エッチングで形成された部分と等方性エッチングで形成された部分とを有し、等方性エッチングで形成された部分は目標寸法（設計寸法）に対する寸法の誤差（ばらつき）が大きい。開口部に配置された第３の電極及び第４の電極によって蓄積容量が形成されているので、第３の電極及び第４の電極の寸法が変動しても、蓄積容量の容量値は一定に維持され、蓄積容量の容量値への第３の電極及び第４の電極の寸法変動の影響が抑制される。
【００２１】
［適用例５］上記適用例に記載の電気光学装置の製造方法において、前記導電膜は窒化チタンを含み、前記等方性エッチングは、フッ素を含むガスのプラズマ活性種のラジカルを用いて処理されていることが好ましい。
【００２２】
窒化チタンで導電膜を構成すると、フッ素を含むガスのプラズマ活性種のラジカルを用いたドライプロセスで、当該導電膜に等方性エッチングを施すことができる。ドライプロセスは、エッチャントを用いたウエットプロセスと比べて、エッチングの制御性に優れ、等方性エッチングにおける寸法変化を小さくすることができる。
【００２３】
［適用例６］本適用例に記載の電子機器は、上記適用例に記載の製造装置で製造された電気光学装置を備えていることを特徴とする。
【００２４】
本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えている。当該電気光学装置では、点欠陥や線欠陥を引き起こす容量絶縁膜の静電ダメージ（静電破壊）が発生しにくくなっている。例えば、投射型表示装置、投射型のＨＵＤ（ヘッドアップディスプレイ）、直視型のＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、ＰＯＳなどの情報端末機器、及び電子手帳などの電子機器に、上記適用例に記載の電気光学装置を適用させることで、点欠陥や線欠陥が抑制された高品質の表示を有する電子機器を、安定して（高歩留で）提供することができる。
【図面の簡単な説明】
【００２５】
【図１】（ａ）は実施形態１に係る液晶装置の構成を示す概略平面図、（ｂ）は（ａ）に示す液晶装置のＨ−Ｈ’線に沿った概略断面図。
【図２】実施形態１に係る液晶装置の電気的な構成を示す等価回路図。
【図３】画素の配置の状態を示す概略平面図。
【図４】実施形態１に係る液晶装置の画素の概略平面図。
【図５】図４のＡ−Ａ’線に沿った画素の概略断面図。
【図６】画素領域に配置された下容量電極の状態を示す概略平面図。
【図７】画素領域に配置された上容量電極の状態を示す概略平面図。
【図８】ＲＩＥ装置の構成を示す概略図。
【図９】液晶装置の製造方法の概要を示す工程フロー。
【図１０】等方性エッチングを施すドライエッチング装置の構成を示す概略図。
【図１１】ステップＳ５を経た後の状態を示す概略平面図。
【図１２】ステップＳ６を経た後の状態を示す概略平面図。
【図１３】画素に形成された上容量電極の概略平面図。
【図１４】実施形態２に係る液晶装置の画素の概略平面図。
【図１５】図１４のＢ−Ｂ’線に沿った概略断面図。
【図１６】画素領域に配置された下容量電極の状態を示す概略平面図。
【図１７】画素領域に配置された上容量電極の状態を示す概略平面図。
【図１８】ステップＳ５を経た後の状態を示す概略平面図。
【図１９】ステップＳ６を経た後の状態を示す概略平面図。
【図２０】実施形態３に係る投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００２６】
以下、図面を参照して、本発明の実施形態について説明する。かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の各図においては、各層や各部位を図面上で認識可能な程度の大きさとするため、各層や各部位の縮尺を実際とは異ならせしめてある。
【００２７】
（実施形態１）
「液晶装置の概要」
実施形態１に係る液晶装置１００は、電気光学装置の一例であり、薄膜トランジスター（Thin  Film  Transistor；以降ＴＦＴと称す）３０を備えた透過型の液晶装置である。液晶装置１００は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子として好適に使用することができるものである。
【００２８】
まず、本実施形態に係る液晶装置１００の全体構成について、図１及び図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、同図（ｂ）は同図（ａ）に示す液晶装置のＨ−Ｈ’線に沿った概略断面図である。図２は液晶装置の電気的な構成を示す等価回路図である。
【００２９】
図１（ａ）及び図１（ｂ）に示すように、本実施形態の液晶装置１００は、互いに対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓには、例えば石英基板やガラス基板などが用いられている。
【００３０】
素子基板１０は、対向基板２０よりも大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁部に配置されたシール材４０を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶（液晶層５０）が封入されている。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００３１】
シール材４０の内側には、複数の画素Ｐが配置された画素領域Ｅが設けられている。また、対向基板２０には、シール材４０と画素領域Ｅとの間に画素領域Ｅを取り囲む見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などで構成されている。
【００３２】
素子基板１０の端子部に沿った第１の辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０と画素領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３の辺部及び第４の辺部に沿ったシール材４０と画素領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。
【００３３】
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配置された複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部及び第４の辺部に沿った方向をＹ方向として説明する。
【００３４】
図１（ｂ）に示すように、素子基板１０は、基材１０ｓ、並びに基材１０ｓの液晶層５０側の面に形成されたＴＦＴ３０や画素電極１５、及び画素電極１５を覆う配向膜１８などを有している。ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。画素Ｐの詳細は後述する。
【００３５】
対向基板２０は、基材２０ｓ、並びに基材２０ｓの液晶層５０側の面に順に積層された見切り部２１、平坦化層２２、対向電極２３、及び配向膜２４などを有している。
【００３６】
見切り部２１は、図１（ａ）に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮り、周辺回路が光によって誤動作することを防止する役割を有している。また、不必要な迷光が画素領域Ｅに入射しないように遮光して、画素領域Ｅの表示における高いコントラストを確保している。
【００３７】
平坦化層２２は、例えばシリコン酸化物などの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２は、例えばプラズマＣＶＤ法などを用いて形成されたシリコン酸化膜であり、基材２０ｓに平坦化層２２が形成されることで生ずる表面凹凸を緩和可能な程度の膜厚を有している。
【００３８】
対向電極２３は、例えばＩＴＯ（Indium  Tin  Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。
【００３９】
画素電極１５を覆う配向膜１８及び対向電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化物などの無機材料の斜め蒸着膜（無機配向膜）が使用されている。配向膜１８，２４は、無機配向膜の他にポリイミドなどの有機配向膜を使用してもよい。
【００４０】
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４１】
次に、図２を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３ａ及び複数のデータ線６ａと、データ線６ａに沿って平行に延在する容量線３ｂとを有する。なお、容量線３ｂの配置はこれに限定されず、走査線３ａに対して平行に延在するように配置されていてもよい。
【００４２】
走査線３ａとデータ線６ａとで区分された領域には、画素電極１５と、ＴＦＴ３０と、蓄積容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４３】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０の第１ソース・ドレイン領域に電気的に接続され、画素電極１５はＴＦＴ３０の第２ソース・ドレイン領域に電気的に接続されている。
【００４４】
データ線６ａは、データ線駆動回路１０１（図１参照）に接続されている。画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路１０１からデータ線６ａに供給され、さらにデータ線６ａを経由して各画素Ｐに供給される。走査線３ａは、走査線駆動回路１０２（図１参照）に接続されている。走査信号ＳＣ１，ＳＣ２，…，ＳＣｍは、走査線駆動回路１０２から走査線３ａに供給され、さらに走査線３ａを経由して各画素Ｐに供給される。
【００４５】
データ線駆動回路１０１から供給される画像信号Ｄ１〜Ｄｎは、この順に線順次でデータ線６ａに供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００４６】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と対向電極２３との間で一定期間保持される。
【００４７】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と対向電極２３との間に形成される液晶容量と並列に蓄積容量１６が接続されている。蓄積容量１６は、ＴＦＴ３０の第２ソース・ドレイン領域と容量線３ｂとの間に設けられている。
【００４８】
なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。
【００４９】
また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【００５０】
「画素の概要」
図３は画素の配置の状態を示す概略平面図、図４（ａ）及び（ｂ）は画素の概略平面図、図５は図４（ａ）及び（ｂ）に示すＡ−Ａ’線に沿った画素の概略断面図である。また、図３中の二点鎖線は画素Ｐの輪郭を示し、二点鎖線で囲まれた領域が画素領域となる。図４（ａ）は、基材１０ｓ上における走査線３ａが設けられた層から、データ線６ａが設けられた層までの各構成要素の平面的な配置の状態を示している。図４（ｂ）は、基材１０ｓ上におけるデータ線６ａが設けられた層から、画素電極１５が設けられた層までの各構成要素の平面的な配置の状態を示している。
次に、図３乃至図５を参照して、画素Ｐの概要を説明する。
【００５１】
図３に示すように、画素ＰはＸ方向及びＹ方向に配置され、画素領域Ｅを構成する。画素Ｐは、第１の画素Ｐ１及び第２の画素Ｐ２で構成されている。第１の画素Ｐ１及び第２の画素Ｐ２の形状、すなわち画素Ｐの形状は略正方形である。第１の画素Ｐ１及び第２の画素Ｐ２のＸ方向寸法及びＹ方向寸法は、すなわち画素ＰのＸ方向寸法及びＹ方向寸法は概略６μｍ〜１４μｍである。画素領域Ｅにおける、第１の画素Ｐ１及び第２の画素Ｐ２の配置は任意である。例えば、画素領域Ｅにおける第１の画素Ｐ１の数は、単数であっても複数であってもよく、画素領域Ｅにおける第１の画素Ｐ１以外の画素Ｐが第２の画素Ｐ２となる。また、第１の画素Ｐ１が配置された領域が第１の画素領域となり、第２の画素Ｐ２が配置された領域が第２の画素領域となる。つまり、画素領域Ｅは、第１の画素領域と第２の画素領域とで構成される。
【００５２】
本実施形態では、開口領域の中心を結ぶ線を画素Ｐの輪郭とし、複数配置された画素Ｐのうちの一の画素Ｐを第１の画素Ｐ１とし、当該第１の画素Ｐ１に隣り合うＹ方向の画素Ｐを第２の画素Ｐ２としている。また、以降の説明では、第１の画素Ｐ１及び第２の画素Ｐ２と称す場合と、これらを含めて画素Ｐと称す場合とがある。
【００５３】
画素Ｐには、上述したＴＦＴ３０、画素電極１５、蓄積容量１６、走査線３ａ、データ線６ａ、容量線３ｂなどが配置されている。ＴＦＴ３０、蓄積容量１６、データ線６ａ、容量線３ｂは遮光材料を含んで構成されている。これら遮光性材料を含む構成要素によって、非開口領域（遮光領域）が形成されている。非開口領域は格子形状を有し、非開口領域で囲まれた領域が、光を変調する開口領域（透過領域）となる。
【００５４】
開口領域の占有率（開口率）を大きくするために、格子形状の非開口領域の交差部付近に、ＴＦＴ３０や蓄積容量１６が設けられている。画素電極１５は、開口領域と平面的に重なり、画素電極１５の外縁部が遮光性の非開口領域に掛かるように配置されている。さらに、非開口領域の交差部付近には、画素電極１５と前述したＴＦＴ３０とを電気的に接続させるコンタクトホールＣＮＴ４が設けられている。
【００５５】
図４（ａ）に示すように、ＴＦＴ３０は、走査線３ａとデータ線６ａとの交差部に設けられている。ＴＦＴ３０は、第１ソース・ドレイン領域３０ｓと、第２ソース・ドレイン領域３０ｄと、チャネル領域３０ｃと、第１ソース・ドレイン領域３０ｓとチャネル領域３０ｃとの間に設けられた接合領域３０ｅと、チャネル領域３０ｃと第２ソース・ドレイン領域３０ｄとの間に設けられた接合領域３０ｆとを有するＬＤＤ（Lightly  Doped  Drain）構造の半導体層３０ａを有している。半導体層３０ａは、走査線３ａと重なるように配置されている。
【００５６】
走査線３ａは、Ｘ方向に延在し、データ線６ａとの交差部においてＸ，Ｙ方向に拡張された四角形の拡張部を有している。当該拡張部において、他の部位と比べて走査線３ａの幅が広くなっている。当該拡張部に平面的に重なると共に接合領域３０ｆ及び第２ソース・ドレイン領域３０ｄと重ならない位置に、折れ曲がった形状のゲート電極３０ｇが設けられている。
【００５７】
ゲート電極３０ｇは、Ｙ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。ゲート電極３０ｇは、チャネル領域３０ｃと重なった部分から折り曲げられてＸ方向に延在し、走査線３ａの拡張部に設けられたコンタクトホールＣＮＴ５，ＣＮＴ６によって、走査線３ａに電気的に接続されている。
【００５８】
コンタクトホールＣＮＴ５，ＣＮＴ６は、平面視でＸ方向が長い矩形状（長方形）であって、半導体層３０ａの接合領域３０ｆを挟むように配置されている。
【００５９】
データ線６ａは、Ｙ方向に延在し、走査線３ａとの交差部において同じく拡張部を有し、該拡張部において他の部位と比べてデータ線６ａの幅が広くなっている。走査線３ａとデータ線６ａとの交差部の右側では、データ線６ａから離間した位置に中継電極６ｂが配置されている。また、データ線６ａは、走査線３ａとの交差部において、該拡張部から左方向に突出した突出部６ａ１を有している。データ線６ａは、突出部６ａ１の先端側に設けられたコンタクトホールＣＮＴ１によって第１ソース・ドレイン領域３０ｓと電気的に接続されている。コンタクトホールＣＮＴ１を含む部分がソース電極３１となる。一方、第２ソース・ドレイン領域３０ｄの端部にもコンタクトホールＣＮＴ２が設けられており、コンタクトホールＣＮＴ２を含む部分がドレイン電極３２となる。
【００６０】
図４（ｂ）に示すように、コンタクトホールＣＮＴ２と隣り合ってコンタクトホールＣＮＴ３が設けられている。コンタクトホールＣＮＴ２とコンタクトホールＣＮＴ３とは島状に設けられた中継電極６ｂに重なって配置されている。画素電極１５に電気的に接続されるコンタクトホールＣＮＴ４は、走査線３ａとデータ線６ａとの交差部における角部の１つに平面的に重なるように設けられている。コンタクトホールＣＮＴ２とコンタクトホールＣＮＴ３とは、蓄積容量１６の一対の電極のうち上容量電極１６ｂに重なって配置されている。
【００６１】
つまり、画素電極１５は、走査線３ａやデータ線６ａと画素電極１５の外縁部とが重なるように配置されている。画素電極１５は、コンタクトホールＣＮＴ３とコンタクトホールＣＮＴ４とを介してドレイン電極３２に電気的に接続されている。
【００６２】
蓄積容量１６は、一対の電極のうち一方の電極としての下容量電極１６ａと、下容量電極１６ａに対向配置された他方の電極としての上容量電極１６ｂとを有している。
下容量電極１６ａは、データ線６ａの配置方向に延在され容量線３ｂとして機能する本線部分と、走査線３ａと重なりＸ方向に突出した突出部１６ａ３とを有している。下容量電極１６ａの容量線３ｂとして機能する本線部分のＸ方向寸法は、概略０．８μｍ〜１．５μｍである。
【００６３】
一方、上容量電極１６ｂは、画素Ｐごとに独立して島状に設けられている。詳しくは、上容量電極１６ｂは、データ線６ａと走査線３ａとの交差部における拡張部と平面的に重なる四角形部分１６ｂ１と、四角形部分１６ｂ１からデータ線６ａに沿ってＹ方向に突出した突出部１６ｂ２と、同じく四角形部分１６ｂ１から走査線３ａに沿って突出した突出部１６ｂ３とを有している。四角形部分１６ｂ１と突出部１６ｂ２と突出部１６ｂ３とは、平面的に下容量電極１６ａと重なっている。突出部１６ｂ３の一部は、平面的に下容量電極１６ａからはみ出し、コンタクトホールＣＮＴ３と重なる位置まで延出されている。突出部１６ｂ２のＸ方向寸法、及び突出部１６ｂ３のＹ方向寸法は、概略０．８μｍ〜１．５μｍである。
【００６４】
下容量電極１６ａと上容量電極１６ｂとの間には、絶縁膜１３及び誘電体層１６ｃが配置され（図５参照）、絶縁膜１３には上容量電極１６ｂに対向配置され、上容量電極１６ｂよりも小さい開口部１７が設けられている。
【００６５】
下容量電極１６ａは、本発明における「第１の電極」の一例である。上容量電極１６ｂは、本発明における「第３の電極」及び「第４の電極」の一例である。つまり、第１の画素Ｐ１に設けられた上容量電極１６ｂが本発明における「第３の電極」の一例であり、第２の画素Ｐ２に設けられた上容量電極１６ｂが本発明における「第４の電極」の一例である。誘電体層１６ｃは、本発明における「容量絶縁膜」の一例である。
【００６６】
次に、図５を参照して、画素Ｐの構造について、さらに詳しく説明する。図５に示すように、素子基板１０の基材１０ｓ上には、走査線３ａが設けられている。走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【００６７】
走査線３ａは、例えばシリコン酸化物などからなる第１絶縁膜（下地絶縁膜）１１ａで覆われている。第１絶縁膜１１ａの上には、島状の半導体層３０ａが設けられている。半導体層３０ａは、第１絶縁膜（下地絶縁膜）１１ａを挟んで、走査線３ａに対向配置されている。これにより、半導体層３０ａに下側から入射しようとする光は、走査線３ａによって遮られるようになっている。半導体層３０ａは、例えば多結晶シリコンからなり、不純物イオンが注入されて、前述した第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、及び第２ソース・ドレイン領域３０ｄで構成されるＬＤＤ構造を有している。
【００６８】
半導体層３０ａは第２絶縁膜（ゲート絶縁膜）１１ｂで覆われている。さらに、第２絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが設けられている。ゲート電極３０ｇは、例えば導電性の多結晶シリコン及びタングステンシリサイドで構成され、第２絶縁膜１１ｂは、例えばシリコン酸化物で構成されている。
【００６９】
ゲート電極３０ｇ及び第２絶縁膜１１ｂは、例えばシリコン酸化物で構成される第３絶縁膜１１ｃで覆われている。半導体層３０ａのそれぞれの端部と重なる位置には、第２絶縁膜１１ｂ及び第３絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が設けられている。
【００７０】
第３絶縁膜１１ｃの上には、Ａｌ（アルミニウム）などの遮光性の導電材料で構成されるデータ線６ａ及び中継電極６ｂが設けられている。データ線６ａは、コンタクトホールＣＮＴ１を介して第１ソース・ドレイン領域３０ｓに接続され、第１ソース・ドレイン領域３０ｓに繋がる部分がソース電極３１となる。中継電極６ｂは、コンタクトホールＣＮＴ２を介して第２ソース・ドレイン領域３０ｄに接続され、第２ソース・ドレイン領域３０ｄに繋がる部分がドレイン電極３２となる。
【００７１】
データ線６ａと中継電極６ｂと第３絶縁膜１１ｃとは、第１層間絶縁膜１２で覆われている。第１層間絶縁膜１２は、例えばシリコン酸化物やシリコン窒化物で構成され、例えば化学的機械的研磨処理（Chemical  Mechanical  Polishing；ＣＭＰ処理）によって平坦化処理が施されている。
【００７２】
第１層間絶縁膜１２を覆い、データ線６ａに沿って複数の画素Ｐに跨る下容量電極１６ａが設けられている。下容量電極１６ａは、例えばアルミニムからなる層と窒化チタンからなる層との２層構造を有している。下容量電極１６ａは、表示領域Ｅの周辺で共通電位が供給され、蓄積容量１６における固定電位側容量電極として機能している。
【００７３】
下容量電極１６ａの外縁部及び第１層間絶縁膜１２は、絶縁膜１３で覆われている。絶縁膜１３は、例えばシリコン酸化物からなり、絶縁膜１３の膜厚は、概略２００ｎｍ〜５００ｎｍである。絶縁膜１３には、下容量電極１６ａを露出させる開口部１７が設けられている。下容量電極１６ａの外縁部（段差部）は絶縁膜１３で覆われているので、下容量電極１６ａと上容量電極１６ｂとが短絡しにくくなっている。
【００７４】
絶縁膜１３及び開口部１７で露出された下容量電極１６ａは、誘電体層１６ｃで覆われている。誘電体層１６ｃは、例えば酸化ハフニウムと酸化アルミニウムとが交互に積層された多層膜で構成されている。蓄積容量１６の容量値を大きくするために、誘電体層１６ｃの膜厚は、小さい方が好ましく、本実施形態では誘電体層１６ｃの膜厚は概略２０ｎｍ〜５０ｎｍである。中継電極６ｂを露出させるコンタクトホールＣＮＴ３が、誘電体層１６ｃと絶縁膜１３と第１層間絶縁膜１２とを貫通して設けられている。
【００７５】
誘電体層１６ｃの上には、上容量電極１６ｂが設けられている。上容量電極１６ｂは、コンタクトホールＣＮＴ３を覆い、誘電体層１６ｃを介して開口部１７で露出された下容量電極１６ａに対向するように配置されている。上容量電極１６ｂは、例えば窒化チタンで構成される。上容量電極１６ｂは、コンタクトホールＣＮＴ３と中継電極６ｂとコンタクトホールＣＮＴ２とを介して第２ソース・ドレイン領域３０ｄに接続され、画像信号が供給されている。さらに、上容量電極１６ｂは、コンタクトホールＣＮＴ４を介して画素電極１５に接続されている。このように、上容量電極１６ｂは、画素電極１５と第２ソース・ドレイン領域３０ｄとを中継接続すると共に、画素電位側容量電極として機能している。
【００７６】
蓄積容量１６は、下容量電極１６ａと上容量電極１６ｂとの間に形成されている。下容量電極１６ａと上容量電極１６ｂとの間には、絶縁膜１３及び誘電体層１６ｃが配置された領域と、誘電体層１６ｃが配置された領域（開口部１７が設けられた領域）が存在する。上述したように、絶縁膜１３の膜厚は概略２００ｎｍ〜５００ｎｍであり、誘電体層１６ｃの膜厚は２０ｎｍ〜５０ｎｍであり、誘電体層１６ｃの膜厚は絶縁膜１３の膜厚と比べて極めて小さくなっている。このため、下容量電極１６ａと上容量電極１６ｂとの間において、絶縁膜１３及び誘電体層１６ｃが配置された領域に形成される容量の容量値は、誘電体層１６ｃが配置された領域（開口部１７が設けられた領域）に形成される容量の容量値に比べて、極めて小さくなる。従って、下容量電極１６ａと上容量電極１６ｂとの間に形成される蓄積容量は、誘電体層１６ｃが配置された領域（開口部１７が設けられた領域）に形成される容量の容量値によって決まることになる。すなわち、蓄積容量１６は、実質的に開口部１７で露出された下容量電極１６ａと上容量電極１６ｂと誘電体層１６ｃとで形成されることになる。
【００７７】
このように、蓄積容量１６における容量電極（下容量電極１６ａ、上容量電極１６ｂ）の面積は、絶縁膜１３に設けられた開口部１７によって決定される。換言すれば、下容量電極１６ａや上容量電極１６ｂの寸法が変化しても、蓄積容量の容量値が変化しにくいようになっている。
【００７８】
上容量電極１６ｂ及び誘電体層１６ｃは、第２層間絶縁膜１４で覆われている。第２層間絶縁膜１４は、例えばシリコン酸化物やシリコン窒化物からなり、コンタクトホールＣＮＴ４が設けられている。第２層間絶縁膜１４には、ＣＭＰ処理などの平坦化処理が施されている。
【００７９】
第２層間絶縁膜１４の上には、画素電極１５が設けられている。画素電極１５は、ＩＴＯなどの透明導電膜で構成され、コンタクトホールＣＮＴ４を介して上容量電極１６ｂに接続されている。画素電極１５は、配向膜１８で覆われている。
【００８０】
「異方性エッチングの課題」
図６は、図３に対応し、画素領域に配置された下容量電極の状態（形状）を示す概略平面図である。図７は、図３に対応し、画素領域に配置された上容量電極の状態（形状）を示す概略平面図である。図８は、ＲＩＥ（Reactive Ionic Etching）装置の構成を示す概略図である。説明を分かりやすくするために、図６には下容量電極１６ａが、図７には上容量電極１６ｂが、図８には基材１０ｓ及び上容量電極１６ｂが、それぞれ図示され、他の構成要素の図示は省略されている。
【００８１】
図８に示すＲＩＥ装置３００は、導電材料や絶縁材料などに異方性エッチングを施すドライエッチング装置の一例である。ＲＩＥ装置３００を用いた異方性エッチングで微細な電極（例えば、上容量電極１６ｂ）を形成すると、当該電極に電荷が蓄積し、電極に接する絶縁膜（例えば、誘電体層１６ｃ）に回復不能な静電ダメージ（静電破壊）が発生しやすいという課題が発生する。以下に、異方性エッチングが抱えている課題を説明する。
【００８２】
図８に示すように、ＲＩＥ装置３００は、処理チャンバー３１０と、処理チャンバー３１０内に配置されたシャワーヘッド上部電極３２０と、基材１０ｓを載置しＲＦ電源３４０に接続された下部電極３３０と、を有する。処理チャンバー３１０は、排気口３１１を介して真空排気系（図示省略）に接続され、所定の減圧雰囲気に維持されている。シャワーヘッド上部電極３２０を介して、反応ガスが処理チャンバー３１０内に導入される。
【００８３】
シャワーヘッド上部電極３２０を介して、所定の反応ガスを処理チャンバー３１０内に導入しつつ、下部電極３３０にＲＦ電源３４０を印加すると、処理チャンバー３１０内に反応ガスのプラズマ３５０（ラジカル、イオンなど）が形成される。このとき、プラズマ３５０によって励起されたラジカルやイオンに加速電圧が加えられ、プラズマ３５０のイオンやラジカルは、基材１０ｓに対して略垂直方向（図中の矢印で示す方向）に照射される。基材１０ｓ上の上容量電極１６ｂには、エッチングマスク（レジストＲ）が設けられており、レジストＲで覆われていない上容量電極１６ｂがエッチングされる。上容量電極１６ｂのエッチングは、ラジカルやイオンの照射方向（垂直方向）に進行し、当該照射方向と交差する方向（横方向）に進行しにくくなる。すなわち、上容量電極１６ｂには、垂直方向のエッチングが促進され、横方向のエッチング（サイドエッチング）が抑制されるという異方性エッチングが施される。その結果、エッチングマスクの寸法がほぼ忠実に反映されたパターンを、高精度に形成することができる。また、異方性エッチングで形成されたパターンの端部は、急峻な傾斜を有することになる。
【００８４】
上述したように、上容量電極１６ｂや下容量電極１６ａでは、概略０．８μｍ〜１．５μｍという微細パターン領域を有しており、このような微細パターン領域を形成するためには、サイドエッチングが抑制される異方性エッチングが必須となる。なお、画素Ｐの他の構成要素（データ線６ａ、走査線３ａ、半導体層３０ａ、コンタクトホールなど）も、上容量電極１６ｂや下容量電極１６ａに匹敵する微細パターン領域を有し、異方性エッチングでパターニングされている。
【００８５】
上容量電極１６ｂに異方性エッチングを施すと、特許文献１（特開２００２−３２９７０７号公報）に記載されているように、プラズマ３５０中においてレジストＲに負の電荷３６０が蓄積され、レジストＲが負に帯電し、上容量電極１６ｂに正の電荷３６５が蓄積され、上容量電極１６ｂが帯電するようになる。画素領域Ｅに複数配置された上容量電極１６ｂへの正の電荷の蓄積は均一でなく、画素領域Ｅには、正の電荷の蓄積の多い上容量電極１６ｂや、正の電荷の蓄積が少ない上容量電極１６ｂなどが存在する。
また、下容量電極１６ａに異方性エッチングを施した場合も、同様に下容量電極１６ａに正の電荷が蓄積され、下容量電極１６ａが正に帯電する。
【００８６】
下容量電極１６ａは、図６に示すように、第１の画素Ｐ１及び第２の画素Ｐ２に跨って配置されている。上容量電極１６ｂは、図７に示すように、第１の画素Ｐ１及び第２の画素Ｐ２のそれぞれに島状に設けられている。下容量電極１６ａにおいて、仮に第１の画素Ｐ１の下容量電極１６ａに大きな正の電荷が蓄積されると、当該電荷は第２の画素Ｐ２の下容量電極１６ａに分散（伝搬）される。一方、上容量電極１６ｂは、画素Ｐごとに島状に配置されているので、仮に第１の画素Ｐ１の上容量電極１６ｂに大きな正の電荷が蓄積されても、当該電荷は第２の画素Ｐ２の上容量電極１６ｂに伝搬されることはない。このため、同じ電荷量の電荷が、第１の画素の下容量電極１６ａ及び上容量電極１６ｂに作用した場合、当該電荷による電位の変化は、下容量電極１６ａと比べて上容量電極１６ｂのほうが大きくなる。
【００８７】
上容量電極１６ｂは誘電体層１６ｃの上に設けられ、下容量電極１６ａは第１層間絶縁膜１２の上に設けられ、誘電体層１６ｃの膜厚（概略２０ｎｍ〜５０ｎｍ）は、第１層間絶縁膜１２の膜厚（概略２００ｎｍ〜５００ｎｍ）と比べて極めて小さくなっている（図５参照）。このため、上容量電極１６ｂに接する誘電体層１６ｃは、下容量電極１６ａに接する第１層間絶縁膜１２と比べて、静電ダメージが発生しやすくなっている。
【００８８】
このため、上容量電極１６ｂに異方性エッチングを施すと、上容量電極１６ｂに大きな電位変化が発生し、当該電位変化によって誘電体層１６ｃに回復不能な静電ダメージ（静電破壊）が発生する恐れがあるという課題があった。
【００８９】
なお、ＲＩＥ装置３００は、異方性エッチングを施すことができる容量結合型ドライエッチング装置の一例である。容量結合型ドライエッチング装置の他に、誘電結合型ドライエッチング装置（例えば、Inductive  Coupled  Plasmaドライエッチング装置）や電磁波入射型ドライエッチング装置（例えば、電子サイクロトロン共鳴式ドライエッチング装置）なども異方性エッチングを施すことができる。誘電結合型ドライエッチング装置や電磁波入射型ドライエッチング装置においても、エッチング対象の導電材料に正の電荷が蓄積し、当該導電材料に接する絶縁膜に回復不能な静電ダメージ（静電破壊）が発生する恐れがあるという、ＲＩＥ装置３００（容量結合型ドライエッチング装置）と同様の課題があった。
【００９０】
本発明は、容量結合型ドライエッチング装置、誘電結合型ドライエッチング装置、及び電磁波入射型ドライエッチング装置などによる異方性エッチングが抱えている課題、すなわち電極の帯電及び当該帯電による絶縁膜の静電破壊という課題を解決するために有効な構成を有している。以下に、その詳細を説明する。
【００９１】
「液晶装置の製造方法」
図９は、本発明の特徴部分をなす液晶装置の製造方法の概要を示す工程フローである。図１０は、等方性エッチングを施すドライエッチング装置の構成を示す概略図である。図１１は、図３に対応し、図９に示すステップＳ５を経た後の状態を示す概略平面図である。図１２は、図３に対応し、図９に示すステップＳ６を経た後の状態を示す概略平面図である。また、図１１及び図１２では、各工程の説明に必要な構成要素が図示され、各工程の説明に不要な構成要素の図示が省略されている。
以下、図９乃至図１２を参照して、液晶装置１００の製造方法の概要を説明する。なお、図９に示す工程以外の工程は、公知技術を使用しており、説明を省略する。
【００９２】
図９に示すステップＳ１では、第１層間絶縁膜１２の上に、例えばスパッタ法でアルミニムからなる層と窒化チタンからなる層とを順に堆積し、図８に示すＲＩＥ装置３００を用いて、フッ素を含むガスを反応ガスとしてアルミニムからなる層及び窒化チタンからなる層に異方性エッチングを施し、下容量電極１６ａを形成する。上述したように、異方性エッチングでは、横方向（Ｘ方向及びＹ方向の面に沿った方向）のエッチングが抑制され、エッチングマスクの形状が反映された微細パターンを高精度に形成することができる。
【００９３】
図９に示すステップＳ２では、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法によってシリコン酸化膜を形成する。シリコン酸化膜に、例えば図８に示すＲＩＥ装置３００を用いて、フッ素を含むガスを反応ガスとした異方性エッチングを施し、上容量電極１６ｂに対向する位置に開口部１７を形成する。その結果、下容量電極１６ａの外縁部を覆うように、開口部１７を有する絶縁膜１３が形成される。開口部１７は、異方性エッチングによってエッチングマスクの形状が忠実に反映され、高精度に形成されている。上述したように、絶縁膜１３の膜厚は概略２００ｎｍ〜５００ｎｍであり、誘電体層１６ｃよりも厚くなっている。
すなわち、ステップＳ２によって、上容量電極１６ｂに対向配置され、上容量電極１６ｂよりも小さい開口部１７を有し、誘電体層１６ｃよりも厚い絶縁膜１３を形成する。
【００９４】
図９に示すステップＳ３では、例えばＡＬＤ（Atomic Layer Deposition）法を用いて
酸化ハフニウム膜と酸化アルミニウム膜とを交互に積層し、開口部１７で露出された下容量電極１６ａ及び絶縁膜１３を覆う誘電体層１６ｃを形成する。上述したように、誘電体層１６ｃの膜厚は、概略２０ｎｍ〜５０ｎｍである。
【００９５】
ＡＬＤ法では、ハフニウムの供給源であるＴＥＭＡ−Ｈｆ（テトラエチルメチルアミノハフニウム）ガスを成膜チャンバー内に導入し、対象物（例えば、下容量電極１６ａ）の表面にＴＥＭＡ−Ｈｆまたはその活性種を化学吸着させる。次に、オゾンガスを成膜チャンバーに導入し、オゾンガスと対象物の表面に吸着したＴＥＭＡ−Ｈｆとが熱反応して、１原子層分の酸化ハフニウム膜が形成される。同様に、アルミニウムの供給源であるＴＭＡ（トリメチルアルミニウム）ガスを成膜チャンバー内に導入し、対象物（例えば、酸化ハフニウム膜）の表面にＴＭＡまたはその活性種を化学吸着させる。次にオゾンガスを成膜チャンバーに導入し、オゾンガスと対象物の表面に吸着したＴＭＡとが熱反応して、１原子層分の酸化アルミニウム膜が形成される。
上述した操作を繰り返すことで、所定の膜厚の酸化ハフニウム膜や酸化アルミニウム膜を形成する。ＡＬＤ法では、一原子層レベルで膜厚を制御することが可能であり、所定の膜厚の酸化ハフニウム膜や酸化アルミニウム膜を高精度に形成することができる。
【００９６】
さらに、中継電極６ｂの上に積層された誘電体層１６ｃと絶縁膜１３と第１層間絶縁膜１２とに、例えば図８に示すＲＩＥ装置３００を用いてフッ素を含むガスを反応ガスとした異方性エッチングを施し、誘電体層１６ｃと絶縁膜１３と第１層間絶縁膜１２とを貫通し、中継電極６ｂを露出させるコンタクトホールＣＮＴ３（図５参照）を形成する。
【００９７】
図９に示すステップＳ４では、例えばスパッタ法を用いて、窒化チタンからなる導電膜を堆積する。導電膜は、誘電体層１６ｃ及びコンタクトホールＣＮＴ３を覆うように形成されている。
【００９８】
図９に示すステップＳ５では、ステップＳ４で形成した導電膜に、例えば図８に示すＲＩＥ装置３００を用いて、フッ素を含むガスを反応ガスとした異方性エッチングを施し、上容量電極の前駆体１６ｂｐを形成する。
【００９９】
図１１に示すように、上容量電極の前駆体１６ｂｐは、第１の画素Ｐ１及び第２の画素Ｐ２に跨って、すなわち第１の画素領域及び第２の画素領域に跨って、形成される。詳しくは、画素領域Ｅにおいて、上容量電極の前駆体１６ｂｐは、上容量電極１６ｂ及びバイパス電極１６ｂ’を有し、Ｘ方向及びＹ方向に配置された画素Ｐに跨って形成されている。さらに、画素領域Ｅの周辺において、上容量電極の前駆体１６ｂｐは、額縁形状の電極（図示省略）を有している。このように、上容量電極の前駆体１６ｂｐは、上容量電極１６ｂ、バイパス電極１６ｂ’、額縁形状の電極などで構成されている。
なお、上容量電極の前駆体１６ｂｐは、本発明における「第２の電極」の一例である。
【０１００】
図９に示すステップＳ６では、上容量電極の前駆体１６ｂｐが形成された面にレジストを塗布し、公知技術のフォトリソプロセスを経て、開口部ＭＨ１を有するエッチングマスクＭを形成する。
【０１０１】
図１２に示すように、上容量電極の前駆体１６ｂｐのバイパス電極１６ｂ’を露出させるように、開口部ＭＨ１が設けられている。上容量電極の前駆体１６ｂｐの上容量電極１６ｂは、エッチングマスクＭで覆われている（保護されている）。図示を省略するが、上容量電極の前駆体１６ｂｐの額縁形状の電極は、エッチングマスクＭで覆われておらず、上容量電極の前駆体１６ｂｐのバイパス電極１６ｂ’と同様に露出している。
【０１０２】
図９に示すステップＳ７では、上容量電極の前駆体１６ｂｐに、図１０に示すＣＤＥ装置４００を用いて、フッ素を含むガスのプラズマ活性種のラジカルによって等方性エッチングを施し、上容量電極の前駆体１６ｂｐのバイパス電極１６ｂ’及び額縁形状の電極をエッチング除去する。続いて、エッチングマスクＭ（レジスト）を除去し、上容量電極１６ｂを形成する。
【０１０３】
図１０に示すように、ＣＤＥ装置４００は、処理チャンバー４１０と、プラズマ発生装置４２０とを有している。処理チャンバー４１０とプラズマ発生装置４２０とは、輸送管４３０で接続されている（離間されている）。プラズマ発生装置４２０には、ガス導入管４２１及びマイクロ波導波管（図示省略）が接続されている。フッ素を含む反応ガスは、ガス導入管４２１からプラズマ発生装置４２０に供給され、プラズマ発生装置４２０の中でマイクロ波が照射され、励起される。その結果、プラズマ発生装置４２０の中でフッ素を含む反応ガスがプラズマ化されて、上容量電極の前駆体１６ｂｐと反応する活性種（イオン、ラジカルＦ）が発生する。活性種（イオン、ラジカルＦ）は、輸送管４３０を経由して、処理チャンバーに供給される。このとき、活性種の中の寿命が短いイオンは、輸送管４３０の中で失活し、活性種の中の寿命が長いラジカルＦのみが処理チャンバーに供給される。処理チャンバー４１０は、基材１０ｓを載置するステージ４１１と排気口４１２とを有している。ステージ４１１に載置された基材１０ｓ（上容量電極の前駆体１６ｂｐ）は、ラジカルＦの雰囲気に曝され、エッチングマスクＭで覆われてないバイパス電極１６ｂ’及び額縁形状の電極がエッチング除去される。ラジカルＦとの反応生成物は、排気口４１２を介して外部に排出される。
【０１０４】
このように、ＣＤＥ装置４００は、反応ガスを励起しプラズマ活性種を発生させる部分（プラズマ発生装置４２０）と、処理チャンバー４１０とが離れて配置され、プラズマ活性種の中のラジカルＦのみが、処理チャンバー４１０に供給される。ラジカルＦは、電気的に中性であり、基材１０ｓをラジカルＦの雰囲気に曝しても帯電することはない。また、上容量電極の前駆体１６ｂｐはラジカルＦとの化学反応でエッチング除去され、当該化学反応は等方的に進行し、ＣＤＥ装置４００によって等方性エッチングが施される。このように、ＣＤＥ装置４００では、電荷の影響が抑制された（排除された）等方性エッチングを施すことができる。
【０１０５】
なお、ＣＤＥ装置４００は、プラズマ発生装置４２０と処理チャンバー４１０と輸送管４３０で離間させる構成の他に、プラズマ発生装置４２０と処理チャンバー４１０との間にプラズマ活性種中のイオン成分を除去するフィルターが設けられた構成を有していても良い。
【０１０６】
ステップＳ７によって、上容量電極の前駆体１６ｂｐに等方性エッチングを施し、図７や図１３に示す上容量電極１６ｂを形成する。すなわち、第１の画素Ｐ１及び第２の画素Ｐ２に跨って形成された上容量電極の前駆体１６ｂｐ（図１１参照）に等方性エッチングを施し、第１の画素Ｐ１及び第２の画素Ｐ２のそれぞれに、島状の上容量電極１６ｂ（図７参照）を形成する。等方性エッチングでは、電荷の影響が抑制されているので、複数の画素Ｐのそれぞれに島状の上容量電極１６ｂを形成しても、上容量電極１６ｂに電荷は蓄積されず、上容量電極１６ｂに接する誘電体層１６ｃに静電ダメージが発生することはない。
【０１０７】
なお、ステップＳ５の異方性エッチングにおいて、上容量電極の前駆体１６ｂｐに大きな正の電荷が蓄積する場合がある。上容量電極の前駆体１６ｂｐは、第１の画素Ｐ１及び第２の画素Ｐ２に跨って形成されており、例えば第１の画素Ｐ１の上容量電極の前駆体１６ｂｐに大きな正の電荷が蓄積すると（加わると）、当該電荷は第２の画素Ｐ２の上容量電極の前駆体１６ｂｐに分散される。詳しくは、上容量電極の前駆体１６ｂｐは、Ｘ方向及びＹ方向に配置された画素Ｐに跨って形成された部分（上容量電極１６ｂ、バイパス電極１６ｂ’）と、画素領域の周辺に形成された部分（額縁形状の電極）とを有し、仮に上容量電極の前駆体１６ｂｐに大きな正の電荷が作用しても、当該電荷はこれらの部分に分散される。その結果、当該電荷による上容量電極の前駆体１６ｂｐの電位変化が小さくなり、上容量電極の前駆体１６ｂｐに接する誘電体層１６ｃに静電ダメージが発生しにくくなる。
【０１０８】
このように、本実施形態では、異方性エッチングによって大きな面積の前駆体電極（上容量電極の前駆体１６ｂｐ）を形成し、異方性エッチングにおける電荷の影響を抑制しつつ、続いて大きな面積の前駆体電極を、電荷の影響が抑制された等方性エッチングによってパターニングして、小さな面積の電極（上容量電極１６ｂ）を形成している。従って、異方性エッチングだけで小さな面積の電極（上容量電極１６ｂ）を形成する場合と比べて、異方性エッチングの電荷の影響が抑制され、上容量電極の前駆体１６ｂｐや上容量電極１６ｂに接する誘電体層１６ｃに静電ダメージが発生しにくくなっている。
【０１０９】
等方性エッチングでは、垂直方向（Ｘ方向及びＹ方向の面に直交する方向）のエッチングに加えて、横方向（Ｘ方向及びＹ方向の面に沿った方向）のエッチング（サイドエッチング）も進行するので、異方性エッチングと比べて、エッチングマスクＭに対する寸法変化（横方向の寸法変化）が大きくなる。さらに、等方性エッチングで形成されたパターンの端部は、異方性エッチングで形成する場合と比べて、緩やかな傾斜（テーパー）を有するようになる。
【０１１０】
例えば、上容量電極１６ｂの上方に、上容量電極１６ｂの辺と交差する配線を形成する場合、上容量電極１６ｂの辺が緩やかな傾斜（テーパー）を有していると、上方に形成する配線の付き回りが良くなり、上方に形成する配線が断線しにくくなる。すなわち、上方に配置される配線と交差する辺は、等方性エッチングで形成することが好ましい。従って、本実施形態は、誘電体層１６ｃに静電ダメージが発生しにくくする構成に加えて、上方に形成する配線の付き回りを良くし、配線に断線を発生しにくくする構成も有している。
図１３は、画素に形成された上容量電極の概略平面図であり、図９に示すステップＳ７を経た後の状態を示している。同図には、画素Ｐに設けられた上容量電極１６ｂ、及び絶縁膜１３の開口部１７が図示されている。また、上容量電極１６ｂのＸ方向の最大寸法が符号Ｘ２で、Ｙ方向の最大寸法が符号Ｙ２で、上容量電極１６ｂの突出部１６ｂ２のＸ方向寸法が符号Ｘ１で、突出部１６ｂ３のＹ方向寸法が符号Ｙ１で示されている。
【０１１１】
図１３に示すように、上容量電極１６ｂは、中央に位置する四角形部分１６ｂ１と、四角形部分１６ｂ１からＹ方向に突出した突出部１６ｂ２と、四角形部分１６ｂ１からＸ方向に突出した突出部１６ｂ３とを有している。突出部１６ｂ２において、辺１６ｂ２−１及び辺１６ｂ２−２はステップＳ７の等方性エッチングで形成され、それ以外の辺はステップＳ５の異方性エッチングで形成されている。突出部１６ｂ３において、辺１６ｂ３−１及び辺１６ｂ３−２はステップＳ７の等方性エッチングで形成され、それ以外の辺はステップＳ５の異方性エッチングで形成されている。
【０１１２】
突出部１６ｂ２のＸ方向寸法Ｘ１、及び突出部１６ｂ３のＹ方向寸法Ｙ１は、異方性エッチングで形成された辺の間隔に相当する。Ｘ１及びＹ１は、概略０．８μｍ〜１．５μｍである。このような微細パターンを等方性エッチングで形成することは難しく、異方性エッチングで形成している。
【０１１３】
上容量電極１６ｂのＸ方向の最大寸法Ｘ２は、辺１６ｂ３−１と辺１６ｂ３−２との間隔に相当し、上容量電極１６ｂのＹ方向の最大寸法Ｙ２は、辺１６ｂ２−１と辺１６ｂ２−２との間隔に相当する。すなわち、Ｘ２及びＹ２は、等方性エッチングで形成された辺の間隔に相当し、概略４μｍ〜１０μｍである。等方性エッチングでは、１μｍよりも大きい寸法のパターンを形成することができる。つまり、概略４μｍ〜１０μｍの寸法のパターンであれば、等方性エッチングによって問題なく形成することができる。
【０１１４】
上述したように、等方性エッチングは、異方性エッチングと比べてエッチングマスクＭに対する寸法変化が大きいという課題を有している。例えば、等方性エッチングを用いて蓄積容量１６の容量電極（上容量電極１６ｂ）を形成すると、容量電極の面積の変動が大きくなる。本実施形態では、蓄積容量１６における容量電極（下容量電極１６ａ、上容量電極１６ｂ）の面積は、絶縁膜１３に設けられた開口部１７によって決定されるので、下容量電極１６ａや上容量電極１６ｂの寸法が変化しても、蓄積容量の容量値が変化しにくいようになっている。このように、本実施形態は、上容量電極１６ｂのＸ方向寸法Ｘ２及びＹ方向寸法Ｙ２が変動しても、すなわち等方性エッチングによる大きな寸法変動が発生しても、蓄積容量１６の容量値が変化しにくい構成を有している。
【０１１５】
（実施形態２）
「液晶装置の概要」
図１４は、図４（ｂ）に対応し、実施形態２に係る液晶装置の画素の概略平面図である。図１５は、図１４のＢ−Ｂ’線に沿った概略断面図である。図１６は、図６に対応し、画素領域に配置された下容量電極の状態（形状）を示す概略平面図である。図１７は、図７に対応し、画素領域に配置された上容量電極の状態（形状）を示す概略平面図である。説明を分かりやすくするために、図１６には下容量電極１６ａ及び絶縁膜１３に設けられた開口部１７が図示され、図１７には上容量電極１６ｂが図示され、他の構成要素の図示は省略されている。
また、本実施形態では、複数配置された画素Ｐのうちの一の画素Ｐを第１の画素Ｐ１とし、当該第１の画素Ｐ１に隣り合うＸ方向の画素Ｐを第２の画素Ｐ２としている。
【０１１６】
本実施形態に係る液晶装置と、実施形態１に係る液晶装置１００との主な相違点は、下容量電極１６ａ及び上容量電極１６ｂの構成材料と形状、並びに絶縁膜１３の開口部１７の形状にある。この点を除き、本実施形態に係る液晶装置と、実施形態１に係る液晶装置１００とは、略同じ構成を有している。
以下、図１４乃至図１７を参照して、本実施形態に係る液晶装置の概要を、実施形態１との相違点を中心に説明する。また、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明を省略する。
【０１１７】
図１４乃至図１６に示すように、下容量電極１６ａは、Ｘ方向及びＹ方向に配置された画素Ｐに跨って、すなわち画素領域Ｅを覆うように設けられている。つまり、下容量電極１６ａは、非開口領域に加えて開口領域（図３参照）にも配置され、実施形態１の下容量電極１６ａ（図４（ｂ）参照）よりも広くなっている。下容量電極１６ａは、透光性を有する導電材料、例えばＩＴＯで構成され、開口領域に下容量電極１６ａを設けても光を遮ることはない。下容量電極１６ａは、画素Ｐごとに開口部１９を有している。開口部１９は、コンタクトホールＣＮＴ３よりも広く設けられ、コンタクトホールＣＮＴ３を介して中継電極６ｂに接続される上容量電極１６ｂと、下容量電極１６ａとが短絡しないようになっている。
【０１１８】
図１４、図１５、及び図１７に示すように、上容量電極１６ｂは、画素電極１５と一対一に対応するように島状に設けられている。上容量電極１６ｂは、非開口領域に加えて開口領域（図３参照）にも設けられ、実施形態１の上容量電極１６ｂ（図４（ｂ）参照）よりも広くなっている。上容量電極１６ｂは、透光性を有する導電材料、例えばＩＴＯで構成され、開口領域に上容量電極１６ｂを設けても光を遮ることはない。上容量電極１６ｂは、平面的に画素電極１５に重なる部分と、平面的に画素電極１５から突出した部分（以降、突出部１６ｂ４と称す）とを有している。上容量電極１６ｂの突出部１６ｂ４は、コンタクトホールＣＮＴ３を覆い、コンタクトホールＣＮＴ３を介して中継電極６ｂに接続されている。
【０１１９】
図１７に示すように、上容量電極１６ｂは、４つの画素Ｐに跨っている。上容量電極１６ｂの数と画素Ｐの数とは同じであり、上容量電極１６ｂは画素Ｐに一対一に対応するように設けられている。以降、図中の上容量電極１６ｂ−１を第１の画素Ｐ１の画素に対応する上容量電極１６ｂとし、上容量電極１６ｂ−２を第２の画素Ｐ２に対応する上容量電極１６ｂとして説明する。つまり、上容量電極１６ｂ−１が第１の画素Ｐ１に設けられ、上容量電極１６ｂ−２が第２の画素Ｐ２に設けられているものと見なす。また、以降の説明では、上容量電極１６ｂ−１及び上容量電極１６ｂ−２と称す場合と、これらをまとめて上容量電極１６ｂと称す場合とがある。
なお、上容量電極１６ｂ−１は本発明における「第３の電極」の一例であり、上容量電極１６ｂ−２は本発明における「第４の電極」の一例である。
【０１２０】
図１７の破線で囲まれた領域が、絶縁膜１３の開口部１７である。絶縁膜１３の開口部１７は、略正方形状を有し、上容量電極１６ｂに対向するように設けられている。つまり、絶縁膜１３には、上容量電極１６ｂ−１に対向配置され上容量電極１６ｂ−１よりも小さい開口部１７、及び上容量電極１６ｂ−２に対向配置され上容量電極１６ｂ−２よりも小さい開口部１７が設けられている。開口部１７は、実施形態１の開口部１７（図４（ｂ）参照）よりも広くなっている。開口部１７の面積は、蓄積容量１６の容量電極の面積に相当するので、本実施形態に係る蓄積容量１６の容量値は、実施形態１に係る蓄積容量１６の容量値よりも大きい。さらに、蓄積容量１６は、透光性の構成要素（下容量電極１６ａ、誘電体層１６ｃ、上容量電極１６ｂ）で構成され、光を透過し、非開口領域に加えて開口領域（図３）にも配置されている。
【０１２１】
このように、本実施形態の蓄積容量１６の容量値は、実施形態１の蓄積容量１６の容量値よりも大きく、画素電極１５と対向電極２３との間で保持される画像信号のリークを、より強く抑制することができる。従って、実施形態２に係る液晶装置では、実施形態１に係る液晶装置１００と比べて、より高品位の表示を提供することができる。
【０１２２】
「液晶装置の製造方法」
図１８は、図１１に対応し、図９に示すステップＳ５を経た後の状態を示す概略平面図である。図１９は、図１２に対応し、図９に示すステップＳ６を経た後の状態を示す概略平面図である。説明を分かりやすくするために、図１８では上容量電極の前駆体１６ｂｐが図示され、図１９では上容量電極の前駆体１６ｂｐ及びエッチングマスクＭが図示され、他の構成要素の図示が省略されている。
以下、図１８及び図１９を参照して、実施形態１との相違点を中心に、本実施形態に係る液晶装置の製造方法の概要を説明する。
【０１２３】
図９に示すステップＳ１では、第１層間絶縁膜１２の上に、例えばスパッタ法でＩＴＯからなる透明導電膜を堆積し、図８に示すＲＩＥ装置３００を用いて、ヨウ化水素を含むガスを反応ガスとしてＩＴＯからなる透明導電膜に異方性エッチングを施し、下容量電極１６ａに開口部１９（図１６参照）を形成する。開口部１９は、後述するステップＳ３の工程で形成するンタクトホールＣＮＴ３の形成位置に、コンタクトホールＣＮＴ３よりも広く形成されている。
【０１２４】
図９に示すステップＳ２では、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法によってシリコン酸化膜を形成する。シリコン酸化膜に、例えば図８に示すＲＩＥ装置３００を用いて、フッ素を含むガスを反応ガスとした異方性エッチングを施し、開口部１７（図１７）を形成する。開口部１７は、上容量電極１６ｂに対向するように島状に設けられている。開口部１７で露出された下容量電極１６ａと、下容量電極１６ａに対向配置された上容量電極１６ｂと、誘電体層１６ｃとで、蓄積容量１６が形成されている（図１５参照）。
【０１２５】
図９に示すステップＳ３では、例えばＡＬＤ（Atomic Layer Deposition）法を用いて
酸化ハフニウム膜と酸化アルミニウム膜とを交互に積層し、下容量電極１６ａを覆う誘電体層１６ｃを形成する。さらに、中継電極６ｂの上に積層された誘電体層１６ｃと絶縁膜１３と第１層間絶縁膜１２とに、例えば図８に示すＲＩＥ装置３００を用いてフッ素を含むガスを反応ガスとした異方性エッチングを施し、誘電体層１６ｃと絶縁膜１３と第１層間絶縁膜１２とを貫通し、中継電極６ｂを露出させるコンタクトホールＣＮＴ３（図１５参照）を形成する。
【０１２６】
図９に示すステップＳ４では、例えばスパッタ法を用いて、ＩＴＯからなる導電膜（透明導電膜）を堆積する。導電膜は、誘電体層１６ｃ及びコンタクトホールＣＮＴ３を覆うように形成されている。
【０１２７】
図９に示すステップＳ５では、ステップＳ４で形成したＩＴＯからなる導電膜に、例えば図８に示すＲＩＥ装置３００を用いて、ヨウ化水素を含むガスを反応ガスとした異方性エッチングを施し、上容量電極の前駆体１６ｂｐを形成する。
【０１２８】
図１８に示すように、上容量電極の前駆体１６ｂｐは、Ｘ方向に配置された画素Ｐに跨って設けられている。詳しくは、画素領域Ｅにおいて、上容量電極の前駆体１６ｂｐは、上容量電極１６ｂ及びバイパス電極１６ｂ’を有し、第１の画素Ｐ１及び第２の画素Ｐ２に跨って形成されている。さらに、画素領域Ｅの周辺において、上容量電極の前駆体１６ｂｐは、額縁形状の電極（図示省略）を有している。Ｘ方向に延在する複数の上容量電極の前駆体１６ｂｐのそれぞれは、額縁形状の電極を介して電気的に接続されている。
【０１２９】
上容量電極の前駆体１６ｂｐは、Ｘ方向に配置された画素Ｐに跨って形成された部分と、画素領域Ｅの周辺に形成された部分（額縁形状の電極）とを有する。例えば、第１の画素Ｐ１に配置されている上容量電極の前駆体１６ｂｐに大きな電荷が加わると、当該電荷はこれら部分に分散される。その結果、当該電荷による上容量電極の前駆体１６ｂｐの電位変化が小さくなり、上容量電極の前駆体１６ｂｐに接する誘電体層１６ｃに静電ダメージが発生しにくくなる。
【０１３０】
図９に示すステップＳ６では、上容量電極の前駆体１６ｂｐが形成された面にレジストを塗布し、公知技術のフォトリソプロセスを経て、開口部ＭＨ２を有するエッチングマスクＭを形成する。
【０１３１】
図１９に示すように、上容量電極の前駆体１６ｂｐのバイパス電極１６ｂ’を露出させるように、開口部ＭＨ２はＹ方向に沿って設けられている。上容量電極の前駆体１６ｂｐの上容量電極１６ｂは、エッチングマスクＭで覆われている（保護されている）。図示を省略するが、上容量電極の前駆体１６ｂｐの額縁形状の電極は、エッチングマスクＭで覆われておらず、上容量電極の前駆体１６ｂｐのバイパス電極１６ｂ’と同様に露出している。
【０１３２】
図９に示すステップＳ７では、例えば塩酸と硝酸との混合液（王水）を用いて、上容量電極の前駆体１６ｂｐに等方性エッチングを施し、上容量電極の前駆体１６ｂｐのバイパス電極１６ｂ’及び額縁形状の電極をエッチング除去する。続いて、エッチングマスクＭ（レジスト）を除去し、図１７に示す上容量電極１６ｂを画素Ｐのそれぞれに形成する。すなわち、第１の画素Ｐ１及び第２の画素Ｐ２に跨って形成された上容量電極の前駆体１６ｂｐに等方性エッチングを施し、第１の画素Ｐ１に上容量電極１６ｂ−１を形成し、第２の画素Ｐ２に上容量電極１６ｂ−２を形成する。
【０１３３】
なお、塩酸と硝酸との混合液（王水）はＩＴＯをエッチングするエッチャントの一例であり、塩酸と硝酸との混合液の他に、塩化第二鉄水溶液、ヨウ素酸水溶液、シュウ酸水溶液、及びドデシルベンゼンスルホン酸とシュウ酸とを混合した水溶液などを使用することができる。すなわち、これらエッチャントを用いたウエットエッチングによって、上容量電極の前駆体１６ｂｐに等方性エッチングを施すことができる。エッチャントを用いた等方性エッチングでは、電荷の影響が抑制されているので、島状の上容量電極１６ｂを形成しても、上容量電極１６ｂに電荷は蓄積されず、上容量電極１６ｂに接する誘電体層１６ｃに静電ダメージが発生することはない。
【０１３４】
このように、本実施形態では、異方性エッチングによって大きな面積の前駆体電極（上容量電極の前駆体１６ｂｐ）を形成し、異方性エッチングの電荷の影響を小さくしている。さらに、電荷の影響が抑制された等方性エッチング（ウエットエッチング）によって、大きな面積の前駆体電極（上容量電極の前駆体１６ｂｐ）から、小さな面積の電極（上容量電極１６ｂ）を形成しているので、異方性エッチングだけで小さな面積の電極（上容量電極１６ｂ）を形成する場合と比べて、誘電体層１６ｃに静電ダメージが発生しにくいという実施形態１と同様の効果を得ることができる。
【０１３５】
（実施形態３）
「電子機器」
図２０は、電子機器としての投射型表示装置（液晶プロジェクター）の構成を示す概略図である。図２０に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１３６】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１３７】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１３８】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１３９】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１４０】
液晶ライトバルブ１２１０，１２２０，１２３０には、上述した実施形態１の液晶装置１００や実施形態２の液晶装置が適用され、誘電体層１６ｃの静電ダメージ（静電破壊）が抑制されている。当該誘電体層１６ｃの静電ダメージは、点欠陥（下容量電極１６ａと上容量電極１６ｂとの短絡）や線欠陥（容量線３ｂと上容量電極１６ｂとの短絡）を引き起こし、液晶装置の歩留低下を招く。よって、点欠陥や線欠陥などの表示欠陥が抑制された液晶ライトバルブ１２１０，１２２０，１２３０を、安定して（高歩留で）提供することができる。従って、表示欠陥が抑制された高品位の表示を有する投射型表示装置１０００を、安定して（高歩留で）提供することができる。
【０１４１】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う液晶装置及び該液晶装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【０１４２】
（変形例１）
実施形態１及び実施形態２に記載の製造方法を、液晶装置に適用させることに限定されず、例えば、有機エレクトロルミネッセンス素子を有する発光装置にも適用させることができる。実施形態１及び実施形態２に記載の製造方法で製造された発光装置においても、蓄積容量１６の短絡による表示欠陥（点欠陥、線欠陥など）を抑制することができる。
【０１４３】
（変形例２）
実施形態１及び実施形態２に記載の製造方法は、上容量電極１６ｂの形成に適用させることに限定されず、上容量電極１６ｂ以外の電極、例えば走査線３ａ、データ線６ａ、中継電極６ｂ、下容量電極１６ａ、及び画素電極１５などの他の電極の形成に適用させることができる。例えば、中継電極６ｂは、画素Ｐごとに島状に設けられ、上容量電極１６ｂと同様に異方性ドライエッチングの電荷の影響を受けやすい。このような異方性ドライエッチングの電荷の影響を受けやすい電極（上容量電極１６ｂ、中継電極６ｂなど）の形成に、実施形態１及び実施形態２に記載の製造方法を適用させることが、より好ましい。
【０１４４】
（変形例３）
実施形態１及び実施形態２に記載の製造方法は、電気光学装置に適用させることに限定されず、例えば半導体素子を有する電子デバイスに適用させることができる。電子デバイスに搭載される半導体素子においても、異方性エッチングによって電極に電荷が蓄積し、電極に接する絶縁膜に静電ダメージが発生する恐れがあるという課題を抱えている。従って、実施形態１及び実施形態２に記載の製造方法を、電子デバイスの電極形成に適用させることによって、電極を形成する工程で生じる絶縁膜への静電ダメージを抑制することができる。
【０１４５】
（変形例４）
実施形態１及び実施形態２に係る液晶装置が適用される電子機器は、実施形態３の投射型表示装置１０００に限定されない。投射型表示装置１０００の他に、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、ＰＯＳなどの情報端末機器、及び電子手帳などの電子機器に、実施形態１及び実施形態２に係る液晶装置を適用させることができる。
【符号の説明】
【０１４６】
３ａ…走査線、３ｂ…容量線、６ａ…データ線、６ｂ…中継電極、１０…素子基板、１０ｓ…基材、１１ａ…第１絶縁膜、１１ｂ…第２絶縁膜、１１ｃ…第３絶縁膜、１２…第１層間絶縁膜、１３…絶縁膜、１４…第２層間絶縁膜、１５…画素電極、１６…蓄積容量、１６ａ…下容量電極、１６ｂ…上容量電極、１６ｂｐ…上容量電極の前駆体、１６ｂ’…バイパス電極、１６ｃ…誘電体層、１８，２４…配向膜、１７，１９…開口部、２０…対向基板、２０ｓ…基材、２１…見切り部、２２…平坦化層、２３…対向電極、３０…ＴＦＴ、３０ａ…半導体層、３０ｇ…ゲート電極、３０ｓ…第１ソース・ドレイン領域、３１…ソース電極、３２…ドレイン電極、４０…シール材、５０…液晶層、１００…液晶装置、１０１…データ線駆動回路、１０２…走査線駆動回路、１０３…検査回路、１０４…外部接続端子、１０５…配線、１０６…上下導通部、Ｐ１…第１の画素、Ｐ２…第２の画素。
【図１】
2014222301.tif 000003
【図２】
2014222301.tif 000004
【図３】
2014222301.tif 000005
【図４】
2014222301.tif 000006
【図５】
2014222301.tif 000007
【図６】
2014222301.tif 000008
【図７】
2014222301.tif 000009
【図８】
2014222301.tif 000010
【図９】
2014222301.tif 000011
【図１０】
2014222301.tif 000012
【図１１】
2014222301.tif 000013
【図１２】
2014222301.tif 000014
【図１３】
2014222301.tif 000015
【図１４】
2014222301.tif 000016
【図１５】
2014222301.tif 000017
【図１６】
2014222301.tif 000018
【図１７】
2014222301.tif 000019
【図１８】
2014222301.tif 000020
【図１９】
2014222301.tif 000021
【図２０】
2014222301.tif 000022