(57)【要約】【課題】封止材によりパッケージが形成された半導体装置内の半導体チップにかかる圧縮応力を簡単かつ効果的に軽減する。【解決手段】半導体装置１００は、封止材によりパッケージ１１０が形成されている。該パケージ１１０の内部において、半導体チップ１２０のチップ裏面ＣＲＳに貼合されたダイパッド１３０、延伸電極１２４と、ボンディングワイヤ１４０が含まれている。延伸電極１２４は、導電材により構成されており、半導体チップの１２０の表面ＣＡＳに設けられた半導体素子の電極に接続され、半導体チップ１２０の裏面ＣＲＳまで延伸する。ボンディングワイヤ１４０は、半導体チップ１２０の裏面において延伸電極１２４に接続される。ボンディングワイヤ１４０とダイパッド１３０は、半導体装置１００の厚さ方向Ｚにおいて、少なくとも一部が重なる。【選択図】図５
2014110288.tif 000002
【特許請求の範囲】
【請求項１】
封止材により形成されたパッケージの内部において、
半導体チップと、
前記半導体チップの裏面に貼合されたダイパッドと、
前記半導体チップの表面に設けられた半導体素子の電極に接続され、前記半導体チップの裏面まで延伸する延伸電極と、
前記半導体チップの裏面において前記延伸電極に接続されるボンディングワイヤとが設けられている、
半導体装置。
【請求項２】
前記半導体チップの表面と、前記パッケージの表面との間に、前記封止材のみが存在する、
請求項１に記載の半導体装置。
【請求項３】
前記延伸電極は、前記半導体チップの内部において該半導体チップの表面から裏面まで貫通する貫通電極と、前記半導体チップの外側面に沿って設けられた側面電極のいずれか一方である、
請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、封止材により半導体チップを封止してなる半導体装置に関する。
【背景技術】
【０００２】
半導体装置を製造する際に、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）などの半導体チップを封止材で封止してパッケージを形成する所謂モールド工程が行われている。モールド工程では、封止材が液体から固体に変化する際に、安定する分子間構造を取ろうとするための収縮がある。また、封止材は、通常、半導体チップを構成するシリコン（主に単結晶シリコン）と熱膨張率が異なる樹脂などが用いられるため、その後の冷却時に、モールドに起因してパッケージに反りが生じ、半導体チップに応力がかかることが知られている。これらの応力は、圧縮応力とも呼ばれる。
【０００３】
半導体チップに上記圧縮応力がかかると、圧電効果により半導体チップ内のシリコンのＰＮ接合部分に分極が起こる。この分極は異常な電荷の蓄積であり、ノイズ電圧になる。これは、特に高精度が要求されるアナログ製品に半導体装置が組み込まれた場合に、該アナログ製品の精度を下げてしまう要因の１つである。
【０００４】
例えば、車載リチウムイオン・バッテリの残量を監視し、残量に応じてユーザに充電を促すなどの管理を行う装置には、バッテリの残量の閾値を規定する基準電圧を生成する半導体装置が組み込まれている。該半導体装置内の半導体チップに圧電効果が起こると、基準電圧も設計値と異なってしまい、バッテリの残量管理を正しく行うことができない結果になる。
【０００５】
特許文献１には、モールドに起因して生じるパッケージの反りを予め見込み、見込んだ反りと同等の逆反りで半導体チップを反りかえした状態でモールドする技術が開示されている。すなわち、この技術は、圧縮応力の大きさと分布を想定して、該圧縮応力をキャンセルする逆応力を予め半導体チップに印加することにより、モールドに起因する圧縮応力の軽減を図る。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３-１５８１４３号公報
【特許文献２】特開２００９−２３９２５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に開示された技術は、モールドに起因するパケージの反りの量と形状を予め計測する必要がある。一方、この反りの量と形状は、半導体装置によってばらつきがある。そのため、特許文献１の技術では、個々の半導体装置に最適な逆応力を印加することが困難であり、場合によっては逆応力が過分になり、逆効果を招く恐れがある。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態による半導体装置は、封止材により形成されたパッケージを有する。該パケージの内部において、半導体チップの裏面に貼合されたダイパッドと、延伸電極と、ボンディングワイヤが設けられている。
【００１０】
延伸電極は、導電材により構成されており、半導体チップの表面に設けられた半導体素子の電極に接続され、半導体チップの裏面まで延伸する。ボンディングワイヤは、半導体チップの裏面において延伸電極に接続される。
【発明の効果】
【００１１】
前記一実施の形態によれば、封止材によりパッケージが形成された半導体装置内の半導体チップにかかる圧縮応力を簡単かつ効果的に軽減することができる。
【図面の簡単な説明】
【００１２】
【図１】本願発明者が確立した技術の原理を説明するための、従来の半導体装置の断面図である。
【図２】チップ厚さが一定である場合に、圧縮応力とチップ上方封止材厚さの関係を示す図である。
【図３】パッケージ厚さが一定である場合に、圧縮応力とチップ厚さの関係を示す図である。
【図４】第１の実施の形態にかかる半導体装置の製造方法を説明するための図である。
【図５】第１の実施の形態にかかる半導体装置の断面図である。
【図６】第２の実施の形態にかかる半導体装置の断面図である。
【図７】第３の実施の形態にかかる半導体装置の断面図である。
【図８】第４の実施の形態にかかる半導体装置の断面図である。
【発明を実施するための形態】
【００１３】
本願発明者は、鋭意研究模索した結果、圧縮応力の大きさに影響する３つの要因を知見した。図１を参照して説明する。なお、図１は、封止材によりパッケージが形成された従来の半導体装置１の断面図である。
【００１４】
本明細書において、この種の半導体装置の説明に際して、半導体装置の厚さ方向をＺ方向という。
【００１５】
また、封止された半導体チップの、Ｚ方向に垂直する上下２つの面について、半導体素子が設けられる側の面をチップ表面ＣＡＳといい、チップ表面ＣＡＳの反対側の面をチップ裏面ＣＲＳという。また、パッケージの、Ｚ方向に垂直する上下２つの面については、チップ表面ＣＡＳ側の面をパケージ表面ＰＡＳといい、チップ裏面ＣＲＳ側の面をパッケージ裏面ＰＲＳという。
【００１６】
図１に示すように、該半導体装置１のパッケージ１０の内部において、ＬＳＩなどの半導体チップ（以下単に「チップ」という）２０と、ダイパッド３０、ボンディングワイヤ４０が設けられている。また、レーザーマーク６０も含まれている。
【００１７】
チップ２０は、半導体素子が設けられる素子エリア２２を有する。素子エリア２２の表面すなわちチップ表面ＣＡＳに、半導体素子の電極（図示せず）が設けられている。
【００１８】
ボンディングワイヤ４０は、片端が、チップ表面ＣＡＳにおいて図示しない素子電極に接続され、他端がリード５０に接続される。なお、リード５０は、一部がパッケージ１０内にあり、パッケージ１０の外までに延伸する。
【００１９】
ダイパッド３０は、銀ペースト等の導電性接着材によりチップ裏面ＣＲＳに貼合されている。以下において、特別な説明が無い限り、ダイパッドの厚さと上記導電性接着材の厚さの総和を、「ダイパッド厚さ」という。
【００２０】
パケージ表面ＰＡＳからチップ表面ＣＡＳまでの距離Ｌ０は、チップ表面ＣＡＳとパケージ表面ＰＡＳ間の封止材の厚さと同一であり、以下「チップ上方封止材厚さ」という。
【００２１】
チップ表面ＣＡＳからチップ裏面ＣＲＳまでの距離Ｌ１は、チップ２０の厚さであり、以下、「チップ厚さ」という。ダイパッド厚さＬ２は、チップ裏面ＣＲＳから、ダイパッド３０の、チップ２０との貼合面の反対側の面までの距離である。
【００２２】
ダイパッド３０の、チップ２０との貼合面の反対側の面から、パッケージ裏面ＰＲＳまでの距離Ｌ３は、ダイパッド３０のこの面とパッケージ裏面ＰＲＳ間の封止材の厚さと同一であり、以下「ダイパッド下方封止材厚さ」という。
【００２３】
パケージ表面ＰＡＳからパッケージ裏面ＰＲＳまでの距離、すなわちパッケージ１０の厚さは、Ｌ４である。
【００２４】
上述した３つの要因を説明する。
＜第１の要因：チップ上方封止材厚さＬ０＞
本願発明者は、チップ上方封止材厚さＬ０がチップ２０にかかる圧縮応力に影響を与え、チップ上方封止材厚さＬ０が薄いほど、チップ２０にかかる圧縮応力が小さいことを知見した。
【００２５】
＜第２の要因：チップ厚さＬ１＞
本願発明者は、チップ厚さＬ１が厚いほど、チップ２０は、圧縮応力への耐性が強くなるため、反りが小さくなることを知見した。チップ２０の反りが小さくなることは、実質的には、圧縮応力の軽減につながる。
【００２６】
＜第３の要因：ダイパッド下方封止材厚さＬ３とチップ上方封止材厚さＬ０の比＞
本願発明者は、ダイパッド下方封止材厚さＬ３とチップ上方封止材厚さＬ０の比が大きいほど、チップ２０にかかる圧縮応力が小さくなることを知見した。これは、ダイパッド下方封止材厚さＬ３が大きいほど、圧縮応力とは逆方向の応力が大きくなるからと考えられる。
【００２７】
図２は、チップ厚さＬ１が一定である場合において、圧縮応力変動比とチップ上方封止材厚さＬ０の関係の例を示す。該図は、応力シミュレーションによって得られた実験結果である。なお、図２の場合は、圧縮応力変動比は、チップ上方封止材厚さＬ０が４００μｍであるときの圧縮応力を基準圧縮応力とした、圧縮応力と基準圧縮応力の比である。
【００２８】
図２に示すように、この場合、チップ上方封止材厚さＬ０が薄いほど、圧縮応力が小さくなっている。
【００２９】
図３は、パッケージ厚さＬ４が一定である場合において、圧縮応力変動比とチップ厚さＬ１との関係の例を示す。該図も、応力シミュレーションによって得られた実験結果である。なお、図３の場合は、圧縮応力変動比は、チップ厚さＬ１が３００μｍであるときの圧縮応力を基準圧縮応力とした、圧縮応力と基準圧縮応力の比である。
【００３０】
図３に示すように、この場合、チップ厚さＬ１が厚いほど、圧縮応力が小さくなっている。
【００３１】
以上の３つの要因から、チップ２０にかかる圧縮応力を軽減するためには、チップ上方封止材厚さＬ０を薄く、チップ厚さＬ１を厚く、ダイパッド下方封止材厚さＬ３を厚くする必要があることが分かる。
【００３２】
しかし、図１から分かるように、チップ表面ＣＡＳにおいて、ボンディングワイヤ４０が図示しない素子電極に接続されている。ボンディングワイヤ４０の高さ（ボンディングワイヤ４０の最も突起した点から素子電極）は、通常、１５０μｍ以上である。レーザーマーク６０の高さを５０μｍ、ボンディングワイヤ４０のためのマージン（ボンディングワイヤ４０の最も突起した点からレーザーマーク６０までの距離）を１００μｍとすると、チップ上方封止材厚さＬ０を３００μｍより薄くすることができない。
【００３３】
チップ厚さＬ１とダイパッド下方封止材厚さＬ３をどこまで厚くできるかは、パッケージ厚さＬ４に制限される。近年、半導体装置の薄型化が進み、パッケージ厚さＬ４が薄くなる一方である。制限されたパッケージ厚さＬ４で、チップ厚さＬ１とダイパッド下方封止材厚さＬ３を厚くする工夫が必要である。
【００３４】
以上を踏まえて、実施の形態を説明する。
＜第１の実施の形態＞
図４は、第１の実施の形態にかかる半導体装置１００の製造方法を説明するための、半導体装置１００の裏を俯瞰する際の平面図である。
【００３５】
まず、ダイパッド１３０をチップ１２０の裏面（チップ裏面ＣＲＳ）に貼り付ける。そして、チップ裏面ＣＲＳに形成された各裏面電極１２４Ａと、対応する各リード１５０の先端とを、ボンディングワイヤ１４０で夫々接続する。リード１５０の数、裏面電極１２４Ａの数、ボンディングワイヤ１４０の数は、設計により決まる。
【００３６】
次に、モールディングエリア１０８に液体状の封止材（例えば熱硬化樹脂）を注入し、硬化（例えば加熱硬化）することによりパッケージを形成する。これにより、チップ１２０、ダイパッド１３０、ボンディングワイヤ１４０、リード１５０の一部が、パッケージ内に封止される。
【００３７】
そして、リードカットライン１０２に沿って切断を行い、各リード１５０と、ダイパッド１３０の各吊りリード１０６をリードフレーム１０４から切り離す。最後に、レーザーマークを刻印すれば、半導体装置１００の形成が完成する。本実施の形態において、例として、レーザーマークは、半導体装置１００のパッケージ裏面ＰＲＳに刻印される。
【００３８】
半導体装置１００のＡ１−Ａ２断面を図５に示す。
図５に示すように、半導体装置１００において、チップ１２０、ダイパッド１３０、ボンディングワイヤ１４０、リード１５０の一部が、パッケージ１１０に内包されており、これらの構成要素を除いた部分には、封止材が充填されている。
【００３９】
チップ１２０は、素子エリア１２２と、延伸電極１２４を備える。素子エリア１２２にチップ１２０の各半導体素子が設けられ、延伸電極１２４は、チップ表面ＣＡＳにおいて図示しない素子電極に接続され、チップ裏面ＣＲＳまで延伸する。
【００４０】
本実施の形態において、延伸電極１２４は、チップ１２０の内部においてチップ表面ＣＡＳからチップ裏面ＣＲＳまで貫通しており、以下「貫通電極」ともいう。
【００４１】
夫々の貫通電極１２４の、チップ裏面ＣＲＳに位置する部分は、前述した裏面電極１２４Ａを構成する。勿論、裏面電極１２４Ａとは別途に、チップ裏面ＣＲＳに裏面電極１２４Ａを形成しておき、貫通電極１２４と裏面電極１２４Ａを接続するようにしてもよい。
【００４２】
チップ裏面ＣＲＳにダイパッド１３０が貼合されている。
ボンディングワイヤ１４０は、片端が裏面電極１２４Ａに接続され、他端がリード１５０に接続されている。
【００４３】
図５から分かるように、ダイパッド１３０とボンディングワイヤ１４０は、共に、チップ裏面ＣＲＳからパッケージ裏面ＰＲＳに向かう方向に存在し、半導体装置１００の厚さ方向すなわちＺ方向において、少なくとも一部が重なる。
また、レーザーマーク１６０は、パッケージ裏面ＰＲＳに刻印されている。
【００４４】
前述したように、図１に示す半導体装置１は、ボンディングワイヤ４０がチップ表面ＣＡＳ側に設けられているため、チップ上方封止材厚さＬ０を、ボンディングワイヤ４０の高さ（例えば１００μｍ）と、ボンディングワイヤ４０のためのマージン（例えば５０μｍ）と、レーザーマーク６０の高さ（例えば５０μｍ）との和となる３００μｍより薄くすることができない。
【００４５】
対して、本実施の形態にかかる半導体装置１００では、ボンディングワイヤ１４０は、チップ裏面ＣＲＳに接続されるため、チップ上方封止材厚さＬ０を、封止材のマージン（例えば１００μｍ）、つまり液状の封資材を注入する際にパッケージ裏面ＰＲＳにボイド（樹脂材の泡等で樹脂がない部分）を発生させないための厚さまで薄くすることができる。なお、この場合、封止材のマージンには、チップ素子エリア１２２の耐湿性確保のためのマージンを持つべきであるが、本実施の形態に掛かる半導体装置１００では、チップ表面ＣＡＳ側にボンディング用のパッドスルーホールを持つ必要が必ずしもないため、耐湿性を考慮する必要がない。そのため、Ｌ０の値を封止材のマージンだけで考えることができる。その結果、上述した第１の要因に基づき、モールド工程に起因してチップ１２０にかかる圧縮応力を軽減することができる。
【００４６】
また、図１に示す半導体装置１では、ダイパッド下方封止材厚さＬ３は、封止材のマージン以上の値である。また、このダイパッド下方封止材厚さＬ３は、通常、レーザーマーク６０の深さより厚い。それと同時に、チップ上方封止材厚さＬ０と、チップ厚さＬ１と、ダイパッド厚さＬ２との和を、パッケージ厚さＬ４から減算した値である。
【００４７】
対して、本実施の形態にかかる半導体装置１００において、ボンディングワイヤ１４０とダイパッド１３０は、チップ１２０の同一の面（チップ裏面ＣＲＳ）側に設けられることにより、チップ裏面ＣＲＳからパッケージ裏面ＰＲＳ間の高さの少なくとも一部を共有している。そのため、チップ裏面ＣＲＳからパッケージ裏面ＰＲＳの厚さは、ダイパッド１３０の厚さＬ２とダイパッドからパッケージ裏面ＰＲＳまでに必要な厚さＬ３との合計値と、ボンディングワイヤ１４０とボンディングワイヤ１４０からパッケージ裏面ＰＲＳまでのマージンとの合計値との、どちらか大きい方以上であれば良い。
【００４８】
なお、図５に示す例では、ボンディングワイヤ１４０の高さがダイパッド厚さＬ２より小さい。そのため、ボンディングワイヤ１４０が消費する封止材の厚みの分は、ダイパッド１３０が消費する封止材の厚さに含まれ、無視することができる。
【００４９】
その結果、半導体装置１と半導体装置１００とで、パッケージ厚さＬ４とダイパッド厚さＬ２とがそれぞれ同一である場合において、半導体装置１００は、半導体装置１より、チップ厚さＬ１とダイパッド下方封止材厚さＬ３の和が大きい。
【００５０】
そのため、半導体装置１００は、チップ厚さＬ１とダイパッド下方封止材厚さＬ３のいずれか一方または両方を、半導体装置１より厚くすることができる。つまり、上述した第２の要因または第３の要因、またはその両方に基づき、チップ１２０にかかる圧縮応力をより軽減することができる。
【００５１】
なお、本技術が完成された後に特許出願のために行った従来技術の調査では、ボンディングワイヤがチップ裏面ＣＲＳに接続される構成が開示された特許文献２が見付かっている。特許文献２の図７において、複数の半導体チップが積層してなる半導体装置において、ボンディングワイヤが、例えば２段目の半導体チップのチップ裏面ＣＲＳに接続されている。
【００５２】
しかし、この構成は、単なる配線上の都合によるものであり、チップ上方封止材厚さを薄くすることにより圧縮応力を軽減する技術思想も無ければ、ボンディングワイヤとダイパッドで封止材の厚みの少なくとも一部を共有し、チップ厚さまたはダイパッド下方封止材厚さをできる限り厚くできるようにする技術思想もない。
【００５３】
そもそも、特許文献２の図７から分かるように、ボンディングワイヤが接続された半導体チップは、チップ表面ＣＡＳに設けられた素子電極により別のチップのチップ裏面ＣＲＳと接続されており、該別のチップにより支持されているため、半導体装置１００のような、チップ表面ＣＡＳとパケージ表面ＰＡＳの間に封止材のみが存在する構成の半導体装置に対して圧縮応力を軽減する技術的課題が存在しない。
【００５４】
従って、例え当業者といえども、特許文献２に開示された技術から、本願発明者が確立した技術を容易に想到することができないと考える。
【００５５】
＜第２の実施の形態＞
図６は、第２の実施の形態にかかる半導体装置２００の断面図である。半導体装置２００は、半導体装置１００と同様の工程を経て製造され、封止材により形成されたパッケージ２１０内において、チップ２２０、ダイパッド２３０、ボンディングワイヤ２４０、リード２５０の一部が設けられている。これらの構成要素を除いた部分には、封止材が充填されている。
【００５６】
チップ２２０は、素子エリア２２２と、貫通電極２２４を備える。素子エリア２２２にチップ２２０の各半導体素子が設けられ、貫通電極２２４は、チップ表面ＣＡＳにおいて図示しない素子電極に接続され、チップ裏面ＣＲＳまで貫通する。
【００５７】
チップ裏面ＣＲＳにダイパッド２３０が貼合されている。
ボンディングワイヤ２４０は、片端が、チップ裏面ＣＲＳにおける貫通電極２２４の先端により形成された裏面電極に接続され、他端がリード２５０に接続されている。
【００５８】
半導体装置１００のときと同様に、ダイパッド２３０とボンディングワイヤ２４０は、共に、チップ裏面ＣＲＳからパッケージ裏面ＰＲＳに向かう方向に伸び、半導体装置２００の厚さ方向すなわちＺ方向において、少なくとも一部が重なる。
また、半導体装置２００においても、レーザーマーク２６０は、パッケージ裏面ＰＲＳに刻印されている。
【００５９】
本実施の形態にかかる半導体装置２００は、基本的な構成、及びチップ上方封止材厚さＬ０を薄くする点において、半導体装置１００と同様であり、ダイパッド下方封止材厚さＬ３を厚くする点が強調されている。
【００６０】
例えば、設計などの都合によりチップ２２０が薄くても、ダイパッド下方封止材厚さＬ３を厚くすることにより、上述した第３の要因に基づき、チップ２２０にかかる圧縮応力をより軽減することができる。
【００６１】
＜第３の実施の形態＞
図７は、第３の実施の形態にかかる半導体装置３００の断面図である。半導体装置３００も、半導体装置１００と同様の工程を経て製造され、封止材により形成されたパッケージ３１０内において、チップ３２０、ダイパッド３３０、ボンディングワイヤ３４０、リード３５０の一部が設けられている。これらの構成要素を除いた部分には、封止材が充填されている。
【００６２】
チップ３２０は、素子エリア３２２と、貫通電極３２４を備える。素子エリア３２２にチップ３２０の各半導体素子が設けられ、貫通電極３２４は、チップ表面ＣＡＳにおいて図示しない素子電極に接続され、チップ裏面ＣＲＳまで貫通する。
【００６３】
チップ裏面ＣＲＳにダイパッド３３０が貼合されている。
ボンディングワイヤ３４０は、片端が、チップ裏面ＣＲＳにおける貫通電極３２４の先端により形成された裏面電極に接続され、他端がリード３５０に接続されている。
【００６４】
半導体装置１００のときと同様に、ダイパッド３３０とボンディングワイヤ３４０は、共に、チップ裏面ＣＲＳからパッケージ裏面ＰＲＳに向かう方向に伸び、半導体装置３００の厚さ方向すなわちＺ方向において、少なくとも一部が重なる。
また、半導体装置３００においても、レーザーマーク３６０は、パッケージ裏面ＰＲＳに刻印されている。
【００６５】
本実施の形態にかかる半導体装置３００は、基本的な構成、及びチップ上方封止材厚さＬ０を薄くする点において、半導体装置１００と同様であり、チップ厚さＬ１が厚くなっている点が強調されている。
【００６６】
半導体装置２００では、上述した第３の要因に基づき、ダイパッド下方封止材厚さＬ３を厚くすることにより圧縮応力の軽減効果を高めている。対して、半導体装置３００では、上述した第２の要因に基づき、チップ厚さＬ１を厚くすることにより圧縮応力の軽減を高める。そのため、半導体チップの機能や設計などによりチップ厚さＬ１を薄くできない半導体装置の場合において、圧縮応力の軽減を図ることができる。
【００６７】
＜第４の実施の形態＞
図８は、第４の実施の形態にかかる半導体装置４００の断面図の一部である。該半導体装置４００は、延伸電極として、貫通電極１２４、貫通電極２２４、貫通電極３２４の代わりに、側面電極４２４が用いられる点を除き、半導体装置１００、半導体装置２００、半導体装置３００と同様である。なお、半導体装置４００について、封止材とリードを省略している。
【００６８】
図示のように、チップ４２０は、素子エリア４２２を有し、素子電極４２３は、チップ表面ＣＡＳに設けられている。
【００６９】
ダイパッド４３０は、導電性接着材４３２によりチップ裏面ＣＲＳに貼合されている。
ボンディングワイヤ４４０の片端は、チップ裏面ＣＲＳにおける側面電極４２４の先端により形成された裏面電極に接続されている。
【００７０】
半導体装置１００〜３００と同様に、半導体装置４００において、ダイパッド４３０とボンディングワイヤ４４０は、半導体装置４００の厚さ方向すなわちＺ方向において、少なくとも一部が重なる。
【００７１】
側面電極４２４は、導電性材料により形成され、チップ４２０の外側面に沿って、チップ表面ＣＡＳからチップ裏面ＣＲＳまで延伸する。チップ裏面ＣＲＳにおける側面電極４２４の先端は、ボンディングワイヤ４４０に接続される裏面電極を形成する。
また、チップ４２０と側面電極４２４の間に、絶縁膜４２５が設けられている。
【００７２】
半導体装置４００は、半導体装置１００〜３００と延伸電極の態様が異なる点を除き、半導体装置１００〜３００と同様の構成を有し、半導体装置１００〜３００が得られる全ての効果を得ることができる。
【００７３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【００７４】
例えば、以上の各実施の形態において、例として、レーザーマークは、パッケージ裏面ＰＲＳ側に刻印されている。レーザーマークの深さは、通常、封止材のマージン（例えば１００μｍ）より小さいため、例えば、パケージ表面ＰＡＳ側に刻印してもよい。
【００７５】
また、上述した各実施の形態の半導体装置では、レーザーマークの一部とボンディングワイヤの一部の水平方向の位置が同一であるため、ボンディングワイヤとレーザーマークの間にマージンを設ける必要がある。これらの実施の形態において、ボンディングワイヤの高さがダイパッド厚さＬ２（通常２００μｍ程度）より小さいため、ダイパッドとパッケージ裏面ＰＲＳ間のマージンが通常１００μｍ程度が必要であることを考えれば、ボンディングワイヤとレーザーマーク間のマージンは、自然に形成され、別途設ける必要がない。例えば、ダイパッドが通常の２００μｍより大幅に薄いなどの場合に、レーザーマークとボンディングワイヤ間で水平方向の位置が同一である部分が無いように、レーザーマークの刻印位置を紙面の右側（すなわちボンディングワイヤが低くなった部分に移動するようにしてもよい。こうすることにより、この場合においても、ボンディングワイヤとレーザーマークの間のマージンのために封止材の厚みを消費することをしなくてよい。
【符号の説明】
【００７６】
１、１００、２００、３００、４００  半導体装置
１０２  リードカットライン
１０４  リードフレーム
１０６  吊りリード
１０８  モールディングエリア
１０、１１０、２１０  パッケージ
２０、１２０、２２０、３２０、４２０  半導体チップ
２２、１２２、２２２、３２２、４２２  素子エリア
１２４、２２４、３２４  延伸電極（貫通電極）
１２４Ａ  裏面電極
３０、１３０、２３０、３３０、４３０  ダイパッド
４０、１４０、２４０、３４０、４４０  ボンディングワイヤ
５０、１５０、２５０、３５０  リード
６０、１６０、２６０、３６０  レーザーマーク
４２３  素子電極
４２４  延伸電極（側面電極）
４２５  絶縁膜
４３２  導電性接着材
【図１】
2014110288.tif 000003
【図２】
2014110288.tif 000004
【図３】
2014110288.tif 000005
【図４】
2014110288.tif 000006
【図５】
2014110288.tif 000007
【図６】
2014110288.tif 000008
【図７】
2014110288.tif 000009
【図８】
2014110288.tif 000010