(57)【要約】【課題】フロントエンドプロセスで形成した第１の半導体素子の電気特性を劣化させることなくバックエンドプロセスで第２の半導体素子を作製することができ、素子特性の向上に寄与する。【解決手段】複数の半導体素子を積層した３次元半導体装置であって、第１の半導体素子２０が形成された基板１０と、基板１０上に形成された層間膜３０と、層間膜３０上に形成されたチャネル層５０と、チャネル層５０に形成された第２の半導体素子と、を具備している。そして、層間膜３０は、少なくとも光遮断層３４を含んでいる。【選択図】図１
2014232863.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体素子が形成された基板と、
前記基板上に形成された、少なくとも光遮断層を含む層間膜と、
前記層間膜上に形成されたチャネル層と、
前記チャネル層に形成された第２の半導体素子と、
を具備したことを特徴とする３次元半導体装置。
【請求項２】
前記基板と前記光遮断層との間または前記光遮断層と前記チャネル層との間の少なくとも一方に配置されたバリア層をさらに有し、前記バリア層は前記光遮断層からの物質の拡散を遮断することを特徴とする請求項１記載の３次元半導体装置。
【請求項３】
前記チャネル層と前記光遮断層との間に配置された粒径制御層をさらに有し、前記粒径制御層は、前記チャネル層の形成温度を変更することにより前記チャネル層に形成される結晶の粒径を制御することを特徴とする請求項１記載の３次元半導体装置。
【請求項４】
前記粒径制御層は前記チャネル層と接触していることを特徴とする請求項３記載の３次元半導体装置。
【請求項５】
前記光遮断層は、光を反射する少なくとも第１，第２の反射膜を有することを特徴とする請求項１記載の３次元半導体装置。
【請求項６】
前記光遮断層は、前記第１，第２の反射膜が交互に複数積層された構造を有することを特徴とする請求項５記載の３次元半導体装置。
【請求項７】
前記基板と前記光遮断層との間に配置された、光を反射する少なくとも第１，第２の反射膜をさらに有することを特徴とする請求項１記載の３次元半導体装置。
【請求項８】
前記第１，第２の反射膜は、前記基板と前記光遮断層との間に交互に複数積層されていることを特徴とする請求項７記載の３次元半導体装置。
【請求項９】
前記光遮断層は、ＡｌxＯy，ＳｉxＮy，ＹxＯy，ＧａxＯy，ＺｒＯx，ＮｄxＯy，ＢｅＯｘ，ＬxＯy，ＴｉＯx，ＣｏＯｘ，ＧｅＯx，ＳｎＯx，ＷＯx，ＴａxＯy，ＦｅＯｘ，ＰｂxＯy，ＮｂＯｘ，ＮｉＯｘ，ＰｔＯｘ，ＶＯｘ，ＭｏＯｘ，ＳｉＯ２，ＨｆＯx，Ｓｃ２Ｏ３，Ｋｌ，ＭｇＯ，Ｒｂｌ，ＫＢｒ，ＮａＢｒ，ＣａＣＯx，ＮｄＦx，ＬａＦx，ＭｇＦx，ＫＣｌ，ＳｎＯx（ｘ，ｙは組成比を表し、０≦ｘ≦４，０≦ｙ≦４）の何れか、或いはそれらの積層構造であることを特徴とする請求項１記載の３次元半導体装置。
【請求項１０】
前記バリア層は、ＡｌxＯy，ＳｉxＮy，ＹxＯy，ＧａxＯy，ＺｒＯx，ＮｄxＯy，ＢｅＯｘ，ＬxＯy，ＴｉＯx，ＣｏＯx，ＧｅＯx，ＳｎＯx，ＷＯx，ＴａxＯy，ＦｅＯx，ＰｂxＯy，ＮｂＯx，ＮｉＯx，ＰｔＯx，ＶＯx，ＭｏＯx，ＳｉＯx，ＧｅＯx，ＨｆＯx，Ｓｃ２Ｏ３，Ｋｌ，ＭｇＯ，Ｒｂｌ，ＫＢｒ，ＮａＢｒ，ＣａＣＯx，ＮｄＦx，ＬａＦx，ＭｇＦx，ＫＣｌ，ＳｎＯx，ＳｉＯxＣy，ＳｉＯxＦy（ｘ，ｙは組成比を表し、０≦ｘ≦４，０≦ｙ≦４）の何れか、或いはそれらの積層構造であることを特徴とする請求項２記載の３次元半導体装置。
【請求項１１】
前記粒径制御層は、ＳｉＯx，ＳｉxＮy（ｘ，ｙは組成比を表し、０≦ｘ≦４，０≦ｙ≦４）の何れかであることを特徴とする請求項３記載の３次元半導体装置。
【請求項１２】
前記チャネル層の上部に、ＳｉＯx，ＳｉxＮy，ＡｌxＯy，ＧａxＯy（ｘ，ｙは組成比を表し、０≦ｘ≦４，０≦ｙ≦４）の何れか、或いはこれらの積層構造からなるキャップ層を有することを特徴とする請求項１記載の３次元半導体装置。
【請求項１３】
基板に第１の半導体素子を形成する工程と、
前記第１の半導体素子を形成した前記基板上に、少なくとも光遮断層を有する層間膜を形成する工程と、
前記層間膜上に第２の半導体素子を形成するためのチャネル層を形成する工程と、
前記チャネル層に光を照射して該チャネル層を再結晶化する工程と、
前記再結晶化したチャネル層に第２の半導体素子を形成する工程と、
を含むことを特徴とする３次元半導体装置の製造方法。
【請求項１４】
前記チャネル層を形成する工程は、アモルファス半導体を５００℃以下の温度で成膜する工程を含むことを特徴とする請求項１３記載の３次元半導体装置の製造方法。
【請求項１５】
前記チャネル層を再結晶化する工程は、前記チャネル層を素子形成パターンに加工した後に、該チャネル層にレーザ光を照射する工程を含むことを特徴とする請求項１３記載の３次元半導体装置の製造方法。
【請求項１６】
前記チャネル層を再結晶化する工程は、前記チャネル層を素子形成パターンに加工した後に、該チャネル層とレーザ光のスキャン方向との成す角を２０度以上の角度でスキャンする工程を含むことを特徴とする請求項１３記載の３次元半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、複数の半導体素子を積層した３次元半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、平面型のＬＳＩ構造を３次元（３Ｄ）構造ＬＳＩに変更することで、従来にない新機能を付加した素子を１チップ上に実現する３次元デバイスが注目されている。３次元デバイスの形成では、従来のＳｉ−ＬＳＩのように、基板上に平面的に素子を作製した後に、その基板の上部に層間膜を介して、別の素子を新たに積層形成する方法が現実的である。
【０００３】
層間膜上の新たな素子は、先作りのＳｉ−ＬＳＩなどを形成する工程（フロントエンドプロセス）後に、トランジスタなどの素子間を配線する工程（バックエンドプロセス）において新たに形成される。下部にあるＳｉ−ＬＳＩと接合することで、Ｓｉ−ＬＳＩ機能に新たな機能を加える点で、バックエンドトランジスタと呼称される。
【０００４】
バックエンドトランジスタの形成においては、先作り素子がＳｉ−ＬＳＩであってもそれ以外の材料で構成されるＬＳＩであっても、従来法とは異なるプロセス技術の検討が必要となる。最優先されるべき課題は、バックエンドトランジスタ形成後においても先作り素子の特性を維持することであり、具体的には、バックエンドトランジスタの形成温度に注意が必要である。
【０００５】
先作りのＳｉ−ＬＳＩや配線の電気的特性劣化を避けるために、バックエンドプロセスでは５００℃以下の低温プロセスの適用が必要である。このため、層間膜上にバックエンドトランジスタを形成するためにチャネル層を形成する場合、スパッタやＣＶＤ（Chemical Vapor Deposition）などの堆積法では低温プロセスとせざるを得ない。その結果、移動度の低い非晶質層が形成される。従って、その後のプロセスで、非晶質層の低温結晶化プロセスの導入が不可欠となる。
【０００６】
低温結晶化プロセスとしては、固相成長や光加熱が有効と考えられる。しかし、これらの低温結晶化プロセスを利用しても、フロントエンドプロセスで作製した素子の電気特性の劣化を避けられないのが現状であった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】東芝レビュー，低温p-Si TFT-LCD，Vol.55，No.2，P32-34，(2000)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このように従来、フロントエンドプロセスで第１の半導体素子を形成した基板上に、バックエンドプロセスで第２の半導体素子を追加形成する際に、第１の半導体素子の電気特性を劣化させる問題があった。
【０００９】
発明が解決しようとする課題は、フロントエンドプロセスで形成した第１の半導体素子の電気特性を劣化させることなくバックエンドプロセスで第２の半導体素子を作製することができ、素子特性の向上に寄与し得る３次元半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
実施形態の３次元半導体装置は、第１の半導体素子が形成された基板と、前記基板上に形成された層間膜と、前記層間膜上に形成されたチャネル層と、前記チャネル層に形成された第２の半導体素子と、を具備している。そして、前記層間膜は、少なくとも光遮断層を含んでいる。
【００１１】
また、実施形態の３次元半導体装置の製造方法は、基板に第１の半導体素子を形成する工程と、前記第１の半導体素子を形成した前記基板上に、少なくとも光遮断層を有する層間膜を形成する工程と、前記層間膜上に第２の半導体素子を形成するためのチャネル層を形成する工程と、前記チャネル層に光を照射して該チャネル層を再結晶化する工程と、前記再結晶化したチャネル層に第２の半導体素子を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、従来のレーザ加熱法では下地の素子や配線にダメージが及ぶ課題を回避しつつ、後作りチャネル層を既存の半導体装置の上に積層する構造にて作製が可能となる。具体的には、レーザ光を吸収する光遮断層を後作りチャネル層の下層に配することで、後作りチャネル層以外の領域に照射されたレーザ光が、光遮断層の下部に配された素子や配線を加熱して不要な温度上昇を生じることを抑制可能である。また、光遮断層がレーザ光を反射する場合は、上部の後作りチャネル層の加熱にその反射光が寄与することで、後作りチャネル層の結晶成長の制御に重要な加熱温度プロファイルの制御或いはレーザ光の投入パワーの軽減が期待できる。
【００１３】
また、本発明は、通常の半導体製造プロセスの追加、即ち新規技術の開発を伴わない汎用的なプロセスを適用できる。従って、開発期間の短縮が可能で、製造工程の急激な増大が避けられる上、既存材料の流用が可能である。その結果として、簡単かつコスト増を抑えつつ、単体のＬＳＩでは成し得ない新機能を具現する３次元半導体装置を実現することが可能である。
【図面の簡単な説明】
【００１４】
【図１】図１は、第１の実施形態に係わる３次元半導体装置の概略構成を示す断面図である。
【図２】図２は、レーザ波長に対するＡｌ２Ｏ３の透過率の変化を示す特性図である。
【図３】図３は、図１の半導体装置の製造工程を示す断面図である。
【図４】図４は、第２の実施形態に係わる３次元半導体装置の概略構成を示す断面図である。
【図５】図５は、第３の実施形態に係わる３次元半導体装置の概略構成を示す断面図である。
【図６】図６は、第４の実施形態に係わる３次元半導体装置の概略構成を示す断面図である。
【図７】図７は、第４の実施形態の第１変形例に係わる３次元半導体装置の概略構成を示す断面図である。
【図８】図８は、第４の実施形態の第２変形例に係わる３次元半導体装置の概略構成を示す断面図である。
【図９】図９は、第４の実施形態の第３変形例に係わる３次元半導体装置の概略構成を示す断面図である。
【図１０】図１０は、第１〜４の実施形態に係わる３次元半導体装置の形成工程のレーザ光スキャン工程を示す平面図である。
【発明を実施するための形態】
【００１５】
発明の実施形態を説明する前に、本発明に至った概要について説明する。
【００１６】
先述の非晶質層の結晶化方法としては、固層成長或いは光加熱が汎用的である。前者では５００℃、１〜１０時間程度の熱処理で、２０ｎｍ程度の粒径を有するポリ結晶が成長可能である。しかし、そのポリ結晶のキャリア移動度は目安として１０〜１００ｃｍ−２／Ｖｓ程度であり、ポリ結晶サイズのばらつきによる素子特性のばらつきも大きいため、そのようなプロセスで作製したバックエンドトランジスタが満たせる仕様は限定的である。
【００１７】
一方、後者の光加熱は、非晶質層を溶融後に結晶化を行うため、プロセス後の粒径が３００ｎｍ程度と大きく、且つ結晶性が良好で、その移動度は目安として２００〜４００ｃｍ−２／Ｖｓ程度と非常に高い値を実現できる。加えて、光加熱時間は、一般的に１０ｎ秒程度と非常に短く、汎用的な３００〜５００ｎｍ程度の波長を有するレーザ光を用いると非晶質の光吸収率が高いため、非晶質層を透過した光による下地加熱が抑制される。その結果、例えば、低温ポリシリコンを用いた液晶ディスプレイに広く用いられている５００度の耐熱性を有するガラス上に堆積した５０ｎｍ厚の非晶質Ｓｉを加熱溶融後に固化して作製するポリシリコン形成プロセスにおいては、下地のガラスに溶融起因の変形は生じない。
【００１８】
しかし、本発明の意図するバックエンドトランジスタを実現する場合、上記の加熱溶融による結晶化プロセスをそのまま利用することは現実的ではない。層間膜の上に形成するバックエンドトランジスタのチャネル層は非晶質であり、そのままチャネル層全体を加熱溶融すると、結晶粒径が小さなポリ結晶が形成される。そこで、加熱溶融後のポリ結晶の粒径を拡大するため、予め、層間膜上に形成されるバックエンドトランジスタのチャネル用非晶質膜を、ＲＩＥなどの手法を用いてソース／ドレイン／チャネルからなる活性層の形に形成する必要がある。
【００１９】
ここで、層間膜は、各引き出し電極を静電的に遮断する必要があるために絶縁膜が用いられるが、バックエンドトランジスタのチャネル用非晶質層とは異なり、光加熱法などで用いる一般的なレーザを透過する性質を有する。加えて、ＲＩＥなどでパターン加工されたチャネル用非晶質層が基板表面積に対して専有する面積比は１／１０以下である。従って、もしもこのＲＩＥ後のパターン化されたバックエンドトランジスタ用非晶質層を加熱用のレーザで加熱すると、その大部分の光は層間膜を通過し、フロントエンドプロセスでトランジスタを形成した基板上に到達し、その基板とその基板上のトランジスタを加熱する。特に、多層配線が無い素子構造の場合には、基板上のトランジスタが直接加熱される可能性もある。
【００２０】
一方、通常の素子ではトランジスタから引き出された配線が多層に積層されている。この場合、トランジスタのみならず、配線に影響を及ぼすことが懸念される。特に、アルミニウム或いは銅の配線に対してダメージが予測され、複雑な多層配線では意図しない加熱が生じる可能性もあって、大きな課題となることが考えられる。従って、レーザ光照射直後の基板とフロントエンドプロセスで作製したトランジスタの温度は、短期間であっても１０００℃を超えるため、その熱履歴によって電気的特性が劣化する。
【００２１】
このように、フロントエンドプロセスで作製した先作りトランジスタを下層に配した構造上に、バックエンドトランジスタを作製する構造を実現するためには、バックエンドプロセスの途中で、後作りチャネル層を形成する必要がある。しかし、例えばレーザ光を用いて、予めソース、チャネル、そしてドレインなどを含む活性層の形にパターニングされた後作りチャネル層を溶融固化する場合、後作りチャネル層のパターン以外の領域に照射された光は、層間膜を透過して下地の先作りトランジスタや配線に到達し、先作りトランジスタの劣化や配線のダメージが生じる場合があった。
【００２２】
そこで発明者等は、上記の課題を解決すべく、バックエンドプロセスにおいて後作りチャネル層の形成とその下部に配される先作りトランジスタや配線のダメージを抑制するプロセスを検討した結果、通常のフロントエンドプロセス、バックエンドプロセスで利用されるプロセスを用いて光遮断層を後作りチャネル層の形成以前に設けることで、上述の先作りトランジスタや配線のダメージを抑制することが可能であることを見出した。
【００２３】
光遮断層は、後作りチャネル層の下部、且つフロントエンドプロセスで作製された先作りトランジスタの間に配される。後作りチャネルの形成のためのレーザ光を基板表面に照射すると、後作りチャネル領域以外の領域に照射された光は層間膜を透過して下層に侵入する。このとき、光遮断層がレーザ光の一部を吸収或いは反射し、光遮断層よりも下部の先作りトランジスタや配線などに到達するレーザ光量を減じることができる。さらに、光遮断層がレーザ光を吸収する材料の場合、加熱されることによって、光遮断層からの不純物などの拡散を防止する機構としてバリア層を伴うことが好ましい場合がある。
【００２４】
以下、本発明の実施形態を、図面を参照して説明する。
【００２５】
（第１実施形態）
図１は、本発明の第１の実施形態に係わる３次元半導体装置の概略構成を示す断面図である。
【００２６】
本実施形態の半導体装置は、基板１０の上に立体的に形成される。基板１０は、通常のＳｉ基板の他、ＳＯＩ(Silicon on Insulator)構造の基板でもよく、Ｓｉの他では、ＳｉＧｅ，Ｇｅ，ＧｅＳｎなどのIV族系結晶、ＧａＡｓ，ＩｎＧａＡｓなどのIII-Ｖ属結晶、II−VＩ属結晶、ガラスなどの非晶質、或いはプラスチックが適当である。
【００２７】
この基板１０上に、先作りトランジスタ２０、光遮断層３４を含む層間膜３０、及び後作りチャネル層５０が、この順序で形成されている。先作りトランジスタ２０は、チャネル材料にＳｉ，ＳｉＧｅ，Ｇｅ，ＧｅＳｎ，ＧａＡｓ，ＩｎＧａＡｓ，ＩｎＡｌＧａＡｓ，ＳｉＣ，ＧａＮなどの、IV属結晶、II−VI属結晶、或いはIII-Ｖ属結晶が用いられる。
【００２８】
この先作りトランジスタ２０は、配線４０を介して別の素子と電気的に接続される。先作りトランジスタ２０を覆うように形成される層間膜３０は、通常、バックエンドプロセスの一工程として形成され、垂直方向に伸びた複数の配線４０間の絶縁を保つため、絶縁性を有することが望ましく、ＳｉＯ２ ，ＳｉＮなどが一般的に採用される。通常は、先作り半導体装置と別の装置との電気的接続のため、層間膜３０に作製される配線は、上方或いは水平方向に接続先の半導体装置や、その配線構造に合わせて配されるため、層間膜３０と配線形成のプロセスが数回繰り返されて積層構造となる。
【００２９】
本実施形態では、この層間膜３０の一部に光遮断層３４を追加している。後作りチャネル層５０の形成のためにレーザ光を照射すると、層間膜３０上に作製された後作りチャネル用の活性層領域以外の領域から、レーザ光が層間膜３０を透過して基板表面に到達する。この場合に、基板１０上に形成された先作りトランジスタ２０の意図しない加熱や配線４０の加熱が発生する。光遮断層３４はこの加熱を抑制することが目的である。従って、光遮断層３４には、層間膜３０と同等の機能を有すると共に入射レーザ光を吸収するか、或いは反射する物性を有する材料が適用される。
【００３０】
光遮断層３４としては、例えば、ＡｌxＯy，ＳｉxＮy，ＹxＯy，ＧａxＯy，ＺｒＯx，ＮｄxＯy，ＢｅＯx，ＬxＯy，ＴｉＯx，ＣｏＯx，ＧｅＯx，ＳｎＯx，ＷＯx，ＴａxＯy，ＦｅＯx，ＰｂxＯy，ＮｂＯx，ＮｉＯx，ＰｔＯx，ＶＯx，ＭｏＯx，ＳｉＯx，ＧｅＯx，ＨｆＯx，Ｓｃ２Ｏ３ ，Ｋｌ，ＭｇＯ，Ｒｂｌ，ＫＢｒ，ＮａＢｒ，ＣａＣＯx，ＮｄＦx，ＬａＦx，ＭｇＦx，ＫＣｌ，ＳｎＯx（ｘ，ｙは組成比を表し、０≦ｘ≦４，０≦ｙ≦４）の何れか、或いはそれらの積層構造がその候補としてあげられる。
【００３１】
積層構造とする場合は、その各層の膜厚は１〜１０００ｎｍが好ましく、特に２〜１００ｎｍであることが好ましい。また、所望の波長の遮断特性を制御するために、積層膜の厚みは構造内で同一である必要はなく、積層数は１〜１０００、特に１〜５０層数であることが好ましい。これらのうちで特に、光加熱のためのレーザ光の波長に対して十分な遮断特性を有し、且つ絶縁性を有するＡｌ２Ｏ３，ＨｆＯx，ＺｒＯx，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｋｌ，ＭｇＯx，Ｒｂｌ，ＣａＣＯ３等、或いはそれらとＳｉＯx，ＧｅＯx，ＳｉxＮyとの積層構造が有効である。
【００３２】
光遮断層３４の透過率は、典型的には０〜０．３程度が望ましい。透過率が完全に０でなくとも、配線４０或いは先作りトランジスタ２０のレーザ光照射時の温度上昇が２００℃程度以下であれば光遮断層３４として十分である。光遮断層３４の厚みは、典型的には１００ｎｍ厚以下、最大で１μｍ厚以下が適当である。
【００３３】
このようにして、後作りチャネル層５０の下部に形成された光遮断層３４によって先作りトランジスタ２０の意図しない加熱を抑制しつつ、後作りチャネル層５０のレーザ光による溶融結晶化を行うことができる。後作りチャネル層５０は、フロントエンドプロセスで形成した層間膜３０の上にバックエンドプロセスの工程中にて、層間膜３０の上に形成される。先述のように層間膜３０は通常は非晶質の絶縁膜材料であり、その上に形成される後作りチャネル層５０も非晶質となる。成膜される材料は、先作りトランジスタ２０と同様に、Ｓｉ，ＳｉＧｅ，Ｇｅ，ＧｅＳｎ，ＧａＡｓ，ＩｎＧａＡｓ，ＩｎＡｌＧａＡｓ，ＳｉＣ，ＧａＮなどの、IV属結晶、II−VI属結晶、或いはIII-Ｖ属結晶が用いられる。
【００３４】
後作りチャネル層の製法は、熱酸化法、ラジカル酸化法、オゾン加熱法、ＣＶＤ法、スパッタ法、塗布法（ＳＯＧ）、又はＰＶＤ（Physical Vapor Deposition）法を用いて形成されるが、先作りトランジスタのチャネル層形成の場合とは異なり、成膜温度は、先作りトランジスタの加熱による劣化を避けるため高々６００℃以下で、５００℃以下が望ましい。
【００３５】
成膜された後作りチャネル層５０は、その後、予めソース、チャネル、及びドレイン層、或いはその一部を含むようにリソグラフィ技術を用いてパターニングされる。その後、レーザ光を基板に照射することによって溶融固化が行われる。ここで、後作りチャネル層５０として形成した膜に照射するレーザ光は、膜の吸収率が高い波長を持つものが選ばれる。この条件に合致するレーザ光としては、青色レーザ（４４５ｎｍ）、クリプトンガスレーザ（３３７〜３５６ｎｍ）、Ｈｅ−Ｃｄレーザ（３２５ｎｍ）等のガスレーザ、ＸｅＦガスを用いたエキシマレーザ（３５１ｎｍ）、ＹＡＧレーザの３倍波（３５５ｎｍ）などが候補として挙げられる。これらのレーザ光の波長は、光遮断層３４の透過率によって選択されるべきである。
【００３６】
図２に、光遮断層３４として用いるＡｌ２Ｏ３の透過率の波長依存性を示す。透過率が０．５を下回るのは、波長が３５０ｎｍよりも短い３４０ｎｍ以下の場合である。従って、先作りトランジスタ２０の加熱を効果的に抑制するためには、例えばクリプトンレーザ、或いはＨｅ−Ｃｄレーザを利用することで、先作りトランジスタ２０の電気特性劣化を防ぎつつ、後作りチャネル層５０の溶融固化を実現できる。
【００３７】
図３は、本実施形態の製造工程を示す断面図である。
【００３８】
まず、図３（ａ）に示すように、Ｓｉ基板１０上にＭＯＳトランジスタ等の先作りトランジスタ（第１の半導体素子）２０を形成する。ここで、１１はゲート絶縁膜、１２はゲート電極、１３はソース／ドレイン（Ｓ／Ｄ）領域、１４はゲート側壁絶縁膜を示している。ここで、Ｓ／Ｄ領域１３上にシリサイドを形成したエレベーテッドＳ／Ｄ構造としても良い。
【００３９】
次いで、図３（ｂ）に示すように、先作りトランジスタ２０が形成された基板１０上に層間膜３０を形成し、更に配線４０を形成する。ここでは、多層配線が形成されている状態を示している。即ち、層間膜３０は層間絶縁膜３１，３２の多層に形成され、配線４０も配線層４１，４２の多層に形成されている。
【００４０】
次いで、図３（ｃ）に示すように、層間絶縁膜３３を形成した後、この膜３３上に光遮断層３４を形成し、更にその上に層間絶縁膜３５を形成する。続いて、層間絶縁膜３３，３５及び光遮断層３４を貫通する配線４３を形成した後、層間絶縁膜３５上にａ−Ｓｉ等の半導体層５１を形成する。
【００４１】
次いで、図３（ｄ）に示すように、半導体層５１をパターニングした後に、レーザ光７０の照射でアニールすることにより、半導体層５１を再結晶化する。これにより、半導体層５１は多結晶の半導体層（後作りチャネル層）５０となる。
【００４２】
これ以降は図示しないが、半導体層５０に後作りトランジスタ（第２の半導体素子）を形成することにより３次元半導体装置が完成することになる。
【００４３】
以上説明したように本実施形態では、先作りトランジスタ２０を形成した基板１０上に層間膜３０を介して後作りチャネル層５０及び後作りトランジスタを形成する３次元半導体装置において、層間膜３０中に光遮断層３４を挿入している。これにより、後作りチャネル層５０の形成のために照射するレーザ光のうち、チャネル層５０の加熱に寄与しない光の基板１０側への到達と先作りトランジスタ２０の意図しない加熱を抑制することが可能となる。このため、意図しない熱履歴による先作りトランジスタ２０の電気特性悪化を防止しつつ、後作りチャネル層５０の溶融固化を実現できる。従って、３次元半導体装置の素子特性の向上をはかることができる。
【００４４】
（第２実施形態）
図４は、本発明の第２の実施形態に係わる３次元半導体装置の概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４５】
本実施形態が先に説明した第１の実施形態と異なる点は、光遮断層３４の上下にバリア層３６，３７を設け、光遮断層３４を上下のバリア層３６，３７で挟んだ構成としたことである。バリア層３６，３７は、光遮断層３４から出る物質（または不純物）の拡散を遮断する。
【００４６】
光遮断層３４は、先述の通り、後作りチャネル層５０の溶融固化に寄与しない光が層間膜３０を介して基板１０に到達し、先作りトランジスタ２０や配線４０へ意図しない熱履歴や負荷を加えないために、レーザ光を遮断することが目的である。
【００４７】
しかし、レーザ光７０の照射によって光遮断層３４は少なからぬ光を吸収し、光遮断層３４自体が加熱される。その結果、光遮断層３４の材料によっては溶融、或いは固化する場合が生じる。その結果、光遮断層３４を構成する物質が層間膜３０内に拡散、後作りチャネル層５０へ不純物として取り込まれる、層間膜３０の絶縁性を変化させる、或いは溶融固化による著しい変形などを伴う場合がある。これらの現象は、従来の先作りトランジスタ２０だけを基板１０上に作製する半導体装置では予測が不能な現象であり、本発明の考案途上で初めて指摘される事項である。
【００４８】
本実施形態ではこのようなプロセス課題を防ぐことが目的であり、図中では光遮断層３４の上下にバリア層３６，３７が接するように配されているが、後作りチャネルへ層５０の影響を避けるだけが目的であれば、光遮断層３４の上部、或いは下部のバリア層３６，３７の何れかは省いても良いし、それぞれのバリア層３６，３７が光遮断層３４に直接接している必要もない。
【００４９】
バリア層３６，３７の材質は、低熱伝導率材料であることが好ましく、ＡｌxＯy，ＳｉxＮy，ＹxＯy，ＧａxＯy，ＺｒＯx，ＮｄxＯy，ＢｅＯx，ＬxＯy，ＴｉＯx，ＣｏＯx，ＧｅＯx，ＳｎＯx，ＷＯx，ＴａxＯy，ＦｅＯx，ＰｂxＯy，ＮｂＯx，ＮｉＯx，ＰｔＯx，ＶＯx，ＭｏＯx，ＳｉＯ２，ＨｆＯx，Ｓｃ２Ｏ３，Ｋｌ，ＭｇＯ，Ｒｂｌ，ＫＢｒ，ＮａＢｒ，ＣａＣＯx，ＮｄＦx，ＬａＦx，ＭｇＦx，ＫＣｌ，ＳｎＯx，ＳｉＯxＣy，ＳｉＯxＦyなど（ｘ，ｙは組成比を表し、０≦ｘ≦４，０≦ｙ≦４）の何れか、或いはそれらの積層構造がその候補としてあげられる。
【００５０】
これらのうちで、絶縁性が高く、不純物の拡散防止の観点から特に、ＡｌxＯy，ＨｆＯx，ＺｒＯx，ＳｉＯx，ＳｉxＮy，ＣａＣＯ３，ＳｉＯxＣy，ＳｉＯxＦyが望ましい。また、その厚みは、典型的には１００ｎｍ厚以下、最大で１μｍ厚以下であることが望ましい。
【００５１】
ここで、バリア層３７の上部には、粒径制御層３５が設けられる場合がある。この粒径制御層３５は層間絶縁膜の一部であり、主にレーザ光によって加熱されたバリア層３７と光遮断層３４が冷却される過程において放出する熱の基板表面側への伝搬を制御するものである。粒径制御層３５の材料としては、バリア層と同じ物質が適用可能でありＡｌxＯy，ＳｉxＮy，ＹxＯy，ＧａxＯy，ＺｒＯx，ＮｄxＯy，ＢｅＯx，ＬxＯy，ＴｉＯx，ＣｏＯx，ＧｅＯx，ＳｎＯx，ＷＯx，ＴａxＯy，ＦｅＯx，ＰｂxＯy，ＮｂＯx，ＮｉＯx，ＰｔＯx，ＶＯx，ＭｏＯx，ＳｉＯ２，ＨｆＯx，Ｓｃ２Ｏ３，Ｋｌ，ＭｇＯ，Ｒｂｌ，ＫＢｒ，ＮａＢｒ，ＣａＣＯx，ＮｄＦx，ＬａＦx，ＭｇＦx，ＫＣｌ，ＳｎＯx，ＳｉＯxＣy，ＳｉＯxＦy（ｘ，ｙは組成比を表し、０≦ｘ≦４，０≦ｙ≦４）の何れか、或いはそれらの積層構造を用いることができる。これらのうちで特に、ＡｌxＯy，ＨｆＯx，ＺｒＯx，ＳｉＯx，ＳｉxＮy，ＣａＣＯ３，ＳｉＯxＣy，ＳｉＯxＦy が望ましい。また、粒径制御層３５は必ずしも後作りチャネル層５０に直接接している必要はなく、後作りチャネル層５０と光遮断層３４との間に配置されていればよい。
【００５２】
後作りチャネル層５０は、チャネル層５０がレーザ光から直接吸収するエネルギーに加えて、粒径制御層３５から伝わる熱によって溶融固化するため、定性的には粒径制御層３５が薄いほど、チャネル層５０の加熱温度は上昇する。一方、粒径制御層３５が適当な厚みを有する場合は、光遮断層３４から放出される熱の伝搬に要する時間が長くなり、その結果、溶融時のチャネル層５０の基板表面に垂直方向の温度勾配を緩める、或いは固化に要する時間が延長される。この結果、冷却後のポリ結晶の粒径を増大させる場合がある。従って、チャネル層５０の結晶粒径を目的に応じて制御することが可能となるため、光遮断層３４と粒径制御層３５の各材料と厚みを適切に設定することは重要である。
【００５３】
このように本実施形態によれば、層間膜３０中に光遮断層３４を設けると共に、該光遮断層３４を上下から挟むバリア層３６，３７を設けているため、先の第１の実施形態と同様に、意図しない熱履歴による先作りトランジスタ２０の電気特性悪化を防止しつつ、後作りチャネル層５０の溶融固化を実現できる。従って、第１の実施形態と同様の効果が得られるのは勿論のこと、更なる特性向上効果が期待できる。
【００５４】
（第３実施形態）
図５は、本発明の第３の実施形態に係わる３次元半導体装置の概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５５】
本実施形態が先の第１の実施形態と異なる点は、後作りチャネル層５０の上にキャップ層６０を配設したことである。このキャップ層６０は、後作りチャネル層５０をレーザ加熱時に生じる可能性のある、表面ラフネスの増大、加熱時のチャネル層の蒸発による飛散などを防ぐことを目的に形成されている。キャップ層６０の厚みは、典型的には１００ｎｍ以下で、最大１μｍ以下であることが望ましく、その材料としては、ＳｉＯ２，ＳｉＮなどが一般的に採用される。
【００５６】
このような構成であれば、後作りチャネル層５０のレーザ加熱時において、後作りチャネル層５０における表面ラフネスの増大、蒸発による飛散などを防ぐことができる。従って、第１の実施形態と同様の効果が得られるのは勿論のこと、後作りトランジスタにおける特性向上も期待できる。
【００５７】
（第４実施形態）
図６は、本発明の第４の実施形態に係わる３次元半導体装置の概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５８】
上述した光遮断層３４は比較的単純な単膜あるいは積層膜であるが、光遮断層構造として、さらに積極的に光反射機能を有する多層反射膜構造を適用することも可能である。
【００５９】
図６に示すように、先作りトランジスタ２０と後作りチャネル層５０との間の層間膜３０内には、積層された反射膜８１，８２が配置されている。これら反射膜８１，８２が光を反射する原理は、異なる２つの媒質（反射膜８１，８２）の境界に光が入射すると、光の一部が反射され、一部が透過する事に因る。２つの媒質の屈折率の比：ｎ１／ｎ２をｐとすると、入射光強度に対する透過光の相対強度は、(1-p)/(1+p)の２乗となる。
【００６０】
即ち、２つの媒質（反射膜８１，８２）の屈折率の差で反射率が変化し、その差が大きい場合に反射率が増大する。加えて、屈折率の高い媒質と低い媒質とを１／４ 波長の厚みで積層すれば、最も効率的に反射率を高めることが可能である。さらに、反射膜の積層数を増すほどに、反射率は増大する。また、積層膜厚を任意に変更すれば、連続光の反射率をより効果的に増すことも可能である。
【００６１】
上記の原理で用いられる積層構造の反射膜８１または８２の材料としては、通常、金属膜あるいは誘電体多層膜が適用される。特に、反射膜８１または８２の材料として、ＭｇＦ２（1.38）、ＢａＦ２（1.4）、ＣａＦ２（1.42）、ＳｉＯ２（1.46）、ＬａＦ３（1.58）、ＣＦ３（1.63）、Ａｌ２Ｏ３（1.63）、ＭｇＯ（1.7）、Ｙ２Ｏ３（1.87）、ＳｉＯ（1.9）、ＨｆＯ２（1.95）、ＺｒＯ２（2.05）、Ｔａ２Ｏ５（2.1）、Ｎｂ２Ｏ５（2.25）、ＣｅＯ２（2.35）、ＴｉＯ（2.35）、ＴｉＯ２（2.35）、Ｔｉ２Ｏ３（2.35）、ＺｎＳ（2.4）、Ｓｉ（3.4）、Ｇｅ（4.4）などが適用できる。括弧内は屈折率を示す。例えば、反射膜８１がＭｇＦ２であり、反射膜８２がＢａＦ２であってもよいし、反射膜８１，８２の材料を入れ換えて、反射膜８１がＢａＦ２であり、反射膜８２がＭｇＦ２であってもよい。
【００６２】
図６には、材料が異なる反射膜８１，８２を単純に積層した例を示したが、材料が異なる反射膜８１，８２を交互に複数積層してもよい。図７には、反射膜８１，８２を交互に２層積層した例、すなわち、反射膜８１，８２，８１，８２を先作りトランジスタ２０側から順に積層した例を示す。上記例において、反射膜８１，８２の膜厚を変えてもよい。また、材料が異なる３種以上の反射膜を任意に組み合わせて積層しても効果が得られる。
【００６３】
また、上述の光遮断層３４と複数の反射膜を組み合わせて使用してもよい。すなわち、図８に示すように、層間膜３０内に、反射膜８１，８２と光遮断層３４とを先作りトランジスタ２０側から順に積層してもよい。あるいは、図示しないが、光遮断層３４と反射膜８１，８２とを先作りトランジスタ２０側から順に積層してもよい。これらにおいて、反射膜８２と光遮断層３４、あるいは光遮断層３４と反射膜８１はそれぞれ接していてもよいし、離間していてもよい。
【００６４】
さらに、図９に示すように、層間膜３０内に、反射膜８１，８２，８１，８２と光遮断層３４とを先作りトランジスタ２０側から順に積層してもよい。あるいは、図示しないが、光遮断層３４と反射膜８１，８２，８１，８２とを先作りトランジスタ２０側から順に積層してもよい。これらにおいて、反射膜８２と光遮断層３４、あるいは光遮断層３４と反射膜８１はそれぞれ接していてもよいし、離間していてもよい。
【００６５】
本実施形態によれば、層間膜３０内に複数の反射膜を設けることにより、あるいは層間膜３０内に光遮断層３４と複数の反射膜を設けることにより、第１の実施形態と同様に、意図しない熱履歴による先作りトランジスタ２０の電気特性悪化を防止しつつ、後作りチャネル層５０の溶融固化を実現できる。
【００６６】
（第５実施形態）
第５の実施形態では、本発明の第１〜第４の実施形態の３次元半導体装置を形成する工程で用いる、後作りチャネル層５０を含む活性層へのレーザ光のスキャン方法について説明する。
【００６７】
図１０は、実施形態に係わる３次元半導体装置を形成するためのレーザ光のスキャン工程において、後作りチャネル層５０とレーザ光７０の相対位置を示す概略平面図である。なお、図１０は、チャネル層５０を半導体基板面の上方から見た図である。
【００６８】
通常、後作りチャネル層５０を含む活性層の加熱に用いるレーザ光７０は、レーザ光７０のスキャン方向に垂直な方向に長い線状のビーム形状を有している。このビームを層間膜３０上に配されたチャネル層５０に照射することでチャネル層５０の結晶化を行う。
【００６９】
図１０（ａ）に示すスキャン方法はその典型例であり、チャネル層５０の長手方向に対してスキャン方向が平行な方向であり、チャネル層５０の幅が狭く、チャネル層５０の幅よりもレーザ光の幅が広い。このようなスキャン方法では、加熱溶融後に固化したチャネル層５０における結晶粒界の発生が抑えられる。
【００７０】
これに対して、図１０（ｂ）に示すスキャン方法の場合、すなわち、チャネル層５０の長手方向に対してレーザ光７０のビーム形成が平行な場合で、チャネル層５０の長手方向に対してスキャン方向が直交する場合は、チャネル層５０の状況（厚さ、構造、均一性）やレーザ光７０の状況（強度、スキャン速度、ビーム強度の均一性）などによって僅かな不均一が生じ、また、結晶化の過程で結晶内に誘起される、ひずみ、密度差、不均一な温度分布などのバラツキ要因に起因して結晶粒界が発生することが多い。この粒界は、その後に作製される３次元半導体装置の電気特性のバラツキ、あるいは特性劣化と結びつくことが予測されるため、発生の回避が不可欠である。
【００７１】
従って、レーザ光７０のスキャン方向とチャネル層５０の形状を、図１０（ａ）に示すように調整することが結晶成長の立場からは有効である。しかし、実際は３次元半導体装置のサイズは、その半導体装置で構成する回路の配置によって、典型的には図１０（ａ）に示した配置と図１０（ｂ）に示した配置が混在し、半導体装置の高性能化を妨げる課題があった。
【００７２】
そこで、本願の方法で形成される基板上の全ての３次元半導体装置において結晶粒界の発生を抑える手法が必要である。図１０（ｃ）に示すように、レーザ光７０のスキャン方向とチャネル層５０の角度(θ)を変え、さらに、チャネル層構造、レーザ照射条件を調整して結晶化を行うようにすれば、およそ２０度≦θ≦４５度の場合、とくに３０度以上の場合に、粒界の発生が抑えられる場合があることを見出した。
【００７３】
このようなスキャン方法を用いれば、後作りチャネル層５０のレーザ加熱時において、後作りチャネル層５０における粒界の発生を抑制することができ、後作りトランジスタにおける特性向上が期待できる。
【００７４】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００７５】
第１及び第２の半導体素子の組み合わせは、仕様に応じて適宜変更可能である。従来のトランジスタ構成による論理回路とその論理回路で駆動するドライバー回路の組み合わせ、或いは従来のＳｉ−ＬＳＩでは不可能な光通信、センサー、メモリ効果を発現可能なＳｉとは別の材料を採用した素子とＳｉ−ＬＳＩを組み合わせることが実現すれば、従来に無い新機能を付加した素子を１チップ上に実現することが可能となる。また、第１の半導体素子としてメモリ、第２の半導体素子として光センサ（固体撮像素子）を形成すれば、１チップでデジタルカメラの主要部分を実現することも可能となる。
【００７６】
また、基板はＳｉ基板に限るものではなく、絶縁膜上にＳｉ層を形成したＳＯＩ基板であっても良い。さらに、Ｓｉに限らず他の半導体基板又は半導体層であっても良い。さらに、層間膜上に形成する半導体層はＳｉに限るものではなく、Ｇｅ、ＳｉＧｅ、その他の化合物半導体を用いることが可能である。
【００７７】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７８】
１０…基板
１１…ゲート絶縁膜
１２…ゲート電極
１３…ソース／ドレイン領域
１４…ゲート側壁絶縁膜
２０…先作りトランジスタ（第１の半導体素子）
３０…層間膜
３１，３２，３３…層間絶縁膜
３４…光遮断層
３５…粒径制御層（層間絶縁膜）
３６，３７…バリア層
４０…配線
４１，４２，４３…配線層
５０…後作りチャネル層
６０…キャップ層
７０…レーザ光
８１，８２…反射膜
【図１】
2014232863.tif 000003
【図２】
2014232863.tif 000004
【図３】
2014232863.tif 000005
【図４】
2014232863.tif 000006
【図５】
2014232863.tif 000007
【図６】
2014232863.tif 000008
【図７】
2014232863.tif 000009
【図８】
2014232863.tif 000010
【図９】
2014232863.tif 000011
【図１０】
2014232863.tif 000012