(57)【要約】【課題】半導体素子の電極パッドに対する半田パッドの接続性を向上させることにある。【解決手段】スルーホールを有するコア基板上に層間絶縁層と導体回路とを順次に積層するとともに、最外層の導体回路の半導体素子搭載領域に半導体素子搭載用の半田パッドを設けた半導体素子搭載用プリント配線板において、前記コア基板が有するスルーホールのうち、半導体素子搭載領域を囲む外周の少なくとも一部に位置するスルーホールを他のスルーホールよりも大径とするとともに、その大径スルーホールの内部に樹脂を充填したことを特徴とする半導体素子搭載用プリント配線板である。【選択図】図９
2014110293.tif 000002
【特許請求の範囲】
【請求項１】
スルーホールを有するコア基板と、
前記スルーホールの側壁に設けられて前記コア基板の表裏を電気的に接続するスルーホール導体と、
前記コア基板上に設けられ、層間絶縁層と導体回路とが順次に積層されてなるビルドアップ層と、
前記導体回路のうち、最外層の導体回路の半導体素子搭載領域に位置する半導体素子搭載用の半田パッドと、
を設けた半導体素子搭載用プリント配線板において、
前記コア基板に設けられているスルーホールのうち、半導体素子搭載領域を囲む外周の少なくとも一部に位置する第１スルーホールの径を他の第２スルーホールの径よりも大きく、
前記第１スルーホールの内部及び前記第２スルーホールの内部において、前記スルーホール導体で囲まれた空間には樹脂が充填されていることを特徴とする半導体素子搭載用プリント配線板。
【請求項２】
前記半導体素子搭載領域を囲む外周の一部を前記角部付近とすることを特徴とする、請求項１記載の半導体素子搭載用プリント配線板。
【請求項３】
前記第１スルーホールの内部に充填されている樹脂の体積は、前記第２スルーホールの内部に充填されている樹脂の体積よりも大きいことを特徴とする、請求項１または２記載の半導体素子搭載用プリント配線板。
【請求項４】
前記樹脂の熱膨張係数は、前記コア基板の熱膨張係数よりも大きいことを特徴とする、請求項１〜３のいずれか一項に記載の半導体素子搭載用プリント配線板。
【請求項５】
前記第１スルーホールの内部に設けられる第１スルーホール導体は信号用の導体である、請求項１〜４のいずれか一項に記載の半導体素子搭載用プリント配線板。
【請求項６】
前記第２スルーホールの内部に設けられる第２スルーホール導体は電源用の導体である、請求項１〜５のいずれか一項に記載の半導体素子搭載用プリント配線板。
【請求項７】
前記コア基板の厚みは２００μｍ以下である、請求項１〜６のいずれか一項に記載の半導体素子搭載用プリント配線板。
【請求項８】
前記第２スルーホール導体は前記半導体素子搭載領域の直下に設けられている請求項１〜７に記載の半導体素子搭載用プリント配線板。
【請求項９】
スルーホールを有するコア基板と、
前記スルーホールの側壁に設けられて前記コア基板の表裏を電気的に接続するスルーホール導体と、
前記コア基板上に設けられ、層間絶縁層と導体回路とが順次に積層されてなるビルドアップ層と、
前記導体回路のうち、最外層の導体回路の半導体素子搭載領域に半導体素子搭載用の半田パッドと、
を設けた半導体素子搭載用プリント配線板の製造方法において、
前記コア基板に設けられているスルーホールのうち、半導体素子搭載領域を囲む外周の少なくとも一部に位置する第１スルーホールの径を他の第２スルーホールの径よりも大きくし、
前記第１スルーホールの内部及び前記第２スルーホールの内部において、前記スルーホール導体で囲まれた空間に樹脂を充填することを特徴とする半導体素子搭載用プリント配線板の製造方法。
【請求項１０】
前記樹脂は、真空印刷により前記スルーホールに充填されることを特徴とする請求項９に記載の半導体素子搭載用プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子搭載用のプリント配線板に関し、特には搭載する半導体素子の電極パッドに対する半田パッドの接続性を向上させたプリント配線板およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体素子の一種であるＩＣチップを搭載する従来のプリント配線板では、一般に、ＩＣチップ搭載領域でＩＣチップの電極パッドとの接続のため半田パッドを含む導体回路の分布が比較的密になる一方、そのＩＣチップ搭載領域の周辺部で半田パッドから配線を引き出しているため導体回路の分布が比較的粗になり、特にＩＣチップ搭載領域の角部付近で粗化の傾向が顕著である。このためその導体回路上に積層される絶縁樹脂層が、ＩＣチップ搭載領域の周辺部付近、特に角部付近でＩＣチップ搭載領域の中央部よりも多く導体回路の隙間に流入して、その絶縁樹脂層の表面がＩＣチップ搭載領域の中央部よりも凹んだりうねったりした形状になり、それゆえＩＣチップ搭載領域の周辺部付近、特に角部付近で、ＩＣチップ搭載領域の中央部よりも半田パッドの高さひいては半田パッド上の半田バンプの高さが低くなって、ＩＣチップの電極パッドに対する半田パッドの接続性が低下するという問題がある。
【０００３】
ところで、ＩＣチップを搭載するプリント配線板の反りを防止した従来のプリント配線板としては、例えば本願出願人が特許文献１にて開示したパッケージ基板が知られており、このパッケージ基板は、コア基板の両面に層間樹脂絶縁層を介在させて導体回路を形成し、他の基板に搭載される側の導体回路の半田パッドよりもＩＣチップを搭載する側の導体回路の半田パッドの面積が小さいことに起因するパッケージ基板のＩＣチップ側への反りを防止するために、ＩＣチップを搭載する側の導体回路の、ＩＣチップ搭載領域を囲む外周にダミーパターンを形成したものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１３５６７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＩＣチップを搭載するプリント配線板に上記パッケージ基板の構成を適用してプリント配線板の絶縁樹脂層の表面を平坦化し、ＩＣチップの電極パッドに対する半田パッドの接続性を向上させようとしても、ダミーパターンを配置する余地が実際上ほとんどなく、また導体回路に対するダミーパターンの電気的影響等も考慮する必要があって、ダミーパターンを配置するのが困難であった。
【課題を解決するための手段】
【０００６】
この発明は、上記課題を有利に解決することを目的とするものであり、この発明の半導体素子搭載用プリント配線板は、
スルーホールを有するコア基板と、
前記スルーホールの側壁に設けられて前記コア基板の表裏を電気的に接続するスルーホール導体と、
前記コア基板上に設けられ、層間絶縁層と導体回路とが順次に積層されてなるビルドアップ層と、
前記導体回路のうち、最外層の導体回路の半導体素子搭載領域に位置する半導体素子搭載用の半田パッドと、
を設けた半導体素子搭載用プリント配線板において、
前記コア基板に設けられているスルーホールのうち、半導体素子搭載領域を囲む外周の少なくとも一部に位置する第１スルーホールの径を他の第２スルーホールの径よりも大きく、
前記第１スルーホールの内部及び前記第２スルーホールの内部において、前記スルーホール導体で囲まれた空間には樹脂が充填されていることを特徴とするものである。
【０００７】
また、この発明の半導体素子搭載用プリント配線板の製造方法は、スルーホールを有するコア基板と、
前記スルーホールの側壁に設けられて前記コア基板の表裏を電気的に接続するスルーホール導体と、
前記コア基板上に設けられ、層間絶縁層と導体回路とが順次に積層されてなるビルドアップ層と、
前記導体回路のうち、最外層の導体回路の半導体素子搭載領域に位置する半導体素子搭載用の半田パッドと、
を設けた半導体素子搭載用プリント配線板の製造方法において、
前記コア基板に設けられているスルーホールのうち、半導体素子搭載領域を囲む外周の少なくとも一部に位置する第１スルーホールの径を他の第２スルーホールの径よりも大きくし、
前記第１スルーホールの内部及び前記第２スルーホールの内部において、前記スルーホール導体で囲まれた空間に樹脂を充填することを特徴とするものである。
【発明の効果】
【０００８】
かかる半導体素子搭載用プリント配線板およびその製造方法にあっては、前記コア基板が有するスルーホールのうち、半導体素子搭載領域を囲む外周の少なくとも一部に位置するスルーホールを他のスルーホールよりも大径とするとともに、その大径スルーホールの内部に樹脂を充填している。このため、例えばコア基板上に積層した層間絶縁層を硬化させる際やバンプを形成する際等の加熱によって大径スルーホールの内部の樹脂が膨張してその大径スルーホールの直上に位置する層間樹脂層の部分を押し上げ、これにより半導体素子搭載領域を囲む外周の少なくとも一部で層間樹脂層が持ち上げられて層間樹脂層表面の凹みあるいはうねりが改善される。このため、最外層の導体回路の半導体素子搭載領域の周辺部付近で、半導体素子搭載領域の中央部と半田パッドの高さひいては半田パッド上の半田バンプの高さが同等になるので、半導体素子の電極パッドに対する半田パッドの接続性を向上させることができる。
【０００９】
なお、この発明の半導体素子搭載用プリント配線板においては、好ましくは前記半導体素子搭載領域を囲む外周の一部を角部付近とする。半導体素子搭載領域の特に角部付近で、半導体素子搭載領域の中央部よりも半田パッドの高さひいては半田パッド上の半田バンプの高さが低くなるため、半導体素子搭載領域を囲む外周の角部付近で層間樹脂層が大径スルーホールにより持ち上げられれば、層間樹脂層表面の凹みあるいはうねりがより効果的に改善されるからである。
【００１０】
また、この発明の半導体素子搭載用プリント配線板においては、好ましくは前記第１スルーホールの内部に充填されている樹脂の体積を、前記第２スルーホールの内部に充填されている樹脂の体積よりも大きくする。これにより、本発明の上記効果が発揮されやすい。
【００１１】
さらに、この発明の半導体素子搭載用プリント配線板においては、好ましくは前記樹脂の熱膨張係数を、前記コア基板の熱膨張係数よりも大きくする。これにより、コア基板に対する「樹脂」の熱膨張が顕著となり、本発明の上記効果が発揮されやすい。
【００１２】
さらに、この発明の半導体素子搭載用プリント配線板においては、好ましくは前記第１スルーホールの内部に設けられる第１スルーホール導体は信号用の導体とする。この場合、信号用として機能する第１スルーホール導体の体積が第２スルーホール導体よりも相対的に大きくなる。その結果、導体抵抗が低減され、信号の伝送特性が向上する。
【００１３】
さらに、この発明の半導体素子搭載用プリント配線板においては、好ましくは前記第２スルーホールの内部に設けられる第２スルーホール導体は電源用の導体とする。この場合、電源用として機能する第２スルーホール導体の径が第１スルーホール導体よりも相対的に小さくなる。これにより、単位面積あたりに配置可能なスルーホール導体の数が増加する。その結果、電源の供給路が増大し、電圧降下が生じた半導体素子に対して瞬時に電圧を供給することが可能になる。
【００１４】
さらに、この発明の半導体素子搭載用プリント配線板においては、好ましくは前記コア基板の厚みは２００μｍ以下とする。
【００１５】
さらに、この発明の半導体素子搭載用プリント配線板においては、好ましくは前記第２スルーホール導体は前記半導体素子搭載領域の直下に設けられるものとする。この場合、電源用として機能する第２スルーホール導体は、半導体素子搭載領域の直下、すなわち半導体素子の近傍に設けられる。このため、電圧降下が生じた半導体素子に対してさらに瞬時に電圧を供給することが可能になる。
【００１６】
また、この発明の半導体素子搭載用プリント配線板の製造方法においては、好ましくは前記樹脂は、真空印刷により前記スルーホールに充填される。この場合、スルーホールの内部にボイドを残留させることなく好適に樹脂を充填することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）〜（ｅ）は、本発明の一実施形態のプリント配線板の製造方法における各工程を模式的に示す断面図である。
【図２】（ａ）〜（ｄ）は、上記実施形態のプリント配線板の製造方法における各工程を模式的に示す断面図である。
【図３】（ａ）〜（ｄ）は、上記実施形態のプリント配線板の製造方法における各工程を模式的に示す断面図である。
【図４】（ａ）〜（ｄ）は、上記実施形態のプリント配線板の製造方法における各工程を模式的に示す断面図である。
【図５】（ａ）および（ｂ）は、上記実施形態のプリント配線板の製造方法における各工程を模式的に示す断面図である。
【図６】上記実施形態のプリント配線板を模式的に示す断面図である。
【図７】ＩＣチップが搭載された上記実施形態のプリント配線板を模式的に示す断面図である。
【図８】本発明の他の一実施形態のプリント配線板におけるコア基板を模式的に示す断面図である。
【図９】この発明の半導体素子搭載用プリント配線板の概念を模式的に示す断面図である。
【図１０】（ａ），（ｂ）は、この発明の半導体素子搭載用プリント配線板の概念を模式的にそれぞれ示すコア基板の平面図である。
【発明を実施するための形態】
【００１８】
先ず、この発明の概念を説明する。この発明の半導体素子搭載用プリント配線板は、図９および図１０に模式的に示すように、スルーホール２，３を有するコア基板４上に層間絶縁層５と導体回路６とを順次に積層するとともに、最外層の導体回路６の半導体素子搭載領域Ｍに半導体素子Ｅの搭載用の半田パッド７を設けた半導体素子搭載用プリント配線板１において、コア基板４が有するスルーホール２，３のうち、半導体素子搭載領域Ｍを囲む外周の少なくとも一部に位置するスルーホール２を他のスルーホール３よりも大径とするとともに、その大径スルーホール３の内部に樹脂８を充填したことを特徴とするものである。
【００１９】
ここで、図１０（ａ）は、半導体素子搭載領域Ｍを囲む外周の少なくとも一部として、その外周の角部のみに大径スルーホール３を配置した場合、また図１０（ｂ）は、半導体素子搭載領域Ｍを囲む外周の少なくとも一部として、その外周の全体に大径スルーホール３を配置した場合をそれぞれ示している。
【００２０】
かかるこの発明の半導体素子搭載用プリント配線板の一実施形態について、以下に説明する。図６は、ＩＣチップの実装前のこの実施形態のプリント配線板を模式的に示す断面図であり、図７は、この実施形態のプリント配線板にＩＣチップが実装された様子を模式的に示す断面図である。
【００２１】
図６に示すこの実施形態のプリント配線板１０では、コア基板１１の上面（以下、第１面という）に第１導体からなる第１導体回路１２が形成され、コア基板１１の下面（以下、第２面という）に第２導体からなる第２導体回路１４が形成されている。
【００２２】
コア基板１１の中央側に第１貫通孔１６が形成され、コア基板１１の外周側に第１貫通孔１６よりも直径の大きい第２貫通孔１８が形成されている。第１貫通孔１６の内部にはその内壁に沿って、第１導体からなる第１導体回路１２と第２導体からなる第２導体回路１４とを接続する第１スルーホール導体１６ａが形成されている。
【００２３】
また、第２貫通孔１８の内部にはその内壁に沿って、同様に第１導体回路１２と第２導体回路１４とを接続する第２スルーホール導体１８ａが形成されている。そして、第１スルーホール導体１６ａおよび第２スルーホール導体１８ａの内部には、樹脂からなる充填材層１５が形成されている。
【００２４】
一方、第１導体回路１２上とコア基板１１の第１面上とには下層層間樹脂絶縁層２０が形成されている。下層層間樹脂絶縁層２０上には導体回路２４が形成されている。この導体回路２４と第１導体回路１２とは、下層層間樹脂絶縁層２０を貫通するビア導体２２を介して接続されている。
【００２５】
下層層間樹脂絶縁層２０上と導体回路２４上とには、上層層間樹脂絶縁層３０が形成されている。この上層層間樹脂絶縁層３０上には、導体回路３４が形成されている。導体回路３４と導体回路２４とは、上層層間樹脂絶縁層３０を貫通するビア導体３２を介して接続されている。上層層間樹脂絶縁層３０上と導体回路３４上とには、開口を有するソルダーレジスト層４０が配設されている。
【００２６】
また、第２導体回路１４上とコア基板１１の第２面上とには下層層間樹脂絶縁層２０が形成されている。下層層間樹脂絶縁層２０上には導体回路２４が形成されている。この導体回路２４と第２導体回路１４とは、下層層間樹脂絶縁層２０を貫通するビア導体２２を介して接続されている。
【００２７】
下層層間樹脂絶縁層２０上と導体回路２４上とには、上層層間樹脂絶縁層３０が形成されている。この上層層間樹脂絶縁層３０上には、導体回路３４が形成されている。導体回路３４と導体回路２４とは、上層層間樹脂絶縁層３０を貫通するビア導体３２を介して接続されている。上層層間樹脂絶縁層３０上と導体回路３４上とには、開口を有するソルダーレジスト層４０が配設されている。
【００２８】
プリント配線板１０の上面は、ソルダーレジスト層４０の開口内に、半導体素子であるＩＣチップへの接続用の半田バンプ４６Ｓ，４６Ｖ，４６Ｇを有している。一方、プリント配線板１０の底面は、ソルダーレジスト層４０の開口内に、マザーボード６０への接続用の半田バンプ６６Ｓ，６６Ｖ，６６Ｇを有している。
【００２９】
図７に示すＩＣチップ５０は電極パッドとして、信号用パッド５２Ｓと、電源用パッド５２Ｖと、接地用パッド５２Ｇとを有している。信号用パッド５２Ｓは、半田バンプ４６Ｓを介して、上面側のビア導体３２およびビア導体２２を通りコア基板１１の大径の第２スルーホール導体１８ａに接続される。そして、第２スルーホール導体１８ａから、下面側のビア導体２２，３２を介して、半田バンプ６６Ｓからマザーボード６０側の電源用パッド６２Ｓへ接続される。
【００３０】
一方、ＩＣチップ５０の電源用パッド５２Ｖは、半田バンプ４６Ｖ、上面側のビア導体３２およびビア導体２２を介して、コア基板１１の第１スルーホール導体１６ａに接続される。そして、第１スルーホール導体１６ａから、下面側のビア導体２２，３２を介して、半田バンプ６６Ｖからマザーボード６０側の電源用パッド６２Ｖへ接続される。
【００３１】
同様に、ＩＣチップ５０の接地用パッド５２Ｇは、半田バンプ４６Ｇ、上面のビア導体２２，３２を介して、コア基板１１の第１スルーホール導体１６ａに接続される。そして、第１スルーホール導体１６ａから、下面側のビア導体２２，３２を介して、半田バンプ６６Ｇからマザーボード６０側の接地用パッド６２Ｇへ接続される。
【００３２】
この実施形態のプリント配線板１０では、図７に示すように、半導体素子であるＩＣチップ５０の搭載領域（半導体素子搭載領域Ｍ）の直下に小径の第１スルーホール導体１６ａが設けられ、そのＩＣチップ５０の搭載領域（半導体素子搭載領域Ｍ）を囲む外周の、図９（ａ）に示す如き角部付近、または図９（ｂ）に示す如き全体に大径の第２スルーホール導体１８ａが設けられている。
【００３３】
従って、この実施形態のプリント配線板１０によれば、コア基板１１上に積層した層間絶縁層２０，３０を硬化させる際等の加熱によっての第２スルーホール導体１８ａの内部の樹脂が膨張してその大径の第２スルーホール導体１８ａの直上に位置する層間樹脂層２０，３０の部分を押し上げ、これによりＩＣチップ５０の搭載領域（半導体素子搭載領域Ｍ）を囲む外周の少なくとも一部で層間樹脂層２０，３０が持ち上げられて層間樹脂層２０，３０の表面の凹みやうねりが改善される。
【００３４】
このため、最外層の導体回路３４の、ＩＣチップ５０の搭載領域（半導体素子搭載領域Ｍ）の周辺部付近の半田パッド上の半田バンプ４６Ｓの高さと、そのＩＣチップ５０の搭載領域の中央部の半田パッド上の半田バンプ４６Ｖ，４６Ｇの高さとが同等になるので、ＩＣチップ５０の、信号用パッド５２Ｓ、電源用パッド５２Ｖおよび接地用パッド５２Ｇに対する、プリント配線板１０の、半田バンプ４６Ｓ、半田バンプ４６Ｖおよび半田バンプ４６Ｇの接続性を向上させることができる。
【００３５】
さらに、この実施形態のプリント配線板では、ＩＣチップ５０の直下に存在する小径の第１スルーホール導体１６ａを電源線および接地線とすることで、多数の電源線および接地線を配設できるとともに、ＩＣチップ５０からマザーボード６０までの配線長を短縮できる。このため、ＩＣチップへの電源線および接地線のインダクタンス分が低減し、電源を瞬時に損失なく供給し、ＩＣチップの誤動作を防止することが可能となる。
【００３６】
次に、コア基板１１に設けられた第１貫通孔１６（第１スルーホール導体１６ａ）および第２貫通孔１８（第２スルーホール導体１８ａ）について説明する。
【００３７】
第１貫通孔１６および第２貫通孔１８は、レーザまたはドリルで形成することができるが、第１貫通孔１６および第２貫通孔１８の両方とも、ドリルで形成することが好ましい。確実に所定の直径の貫通孔を形成することができるからである。
【００３８】
この実施形態のプリント配線板では、第１貫通孔１６の直径は１８０μｍ以下であることが好ましく、１５０μｍ以下であることがより好ましい。これによれば、電源線や接地線として機能するスルーホール導体の数が増大し、相互インダクタンスを低減することができる。
【００３９】
また、第２貫通孔１８の直径は、約２００μｍ以上であることが好ましい。これによれば、第２スルーホール導体１８ａ内の充填材量をその上の層間樹脂層２０，３０の表面の凹みやうねりの改善に充分なものとして、半導体素子搭載領域Ｍの周辺部付近の半田パッド上の半田バンプの高さを、半導体素子搭載領域Ｍの中央部の半田パッド上の半田バンプの高さに揃えることができるとともに、第２スルーホール導体１８ａの断面積を充分大きなものとして、信号線として機能するスルーホール導体の電気抵抗を低減することができる。
【００４０】
この実施形態のプリント配線板１０では、第１貫通孔１６および第２貫通孔１８内の第１スルーホール導体１６ａおよび第２スルーホール導体１８ａの内部には、主として樹脂からなる充填材が充填されている。この樹脂としては、特に限定されるものではないが、シクロオレフィン系樹脂、エポキシ系樹脂等が挙げられる。これらの樹脂は、単独で用いてもよく、２種以上を併用してもよい。この樹脂には、上記凹みやうねりの改善機能を損なわない範囲で通常の無機フィラーを混入させても良い。
【００４１】
次に、この発明のプリント配線板の製造方法の一実施態様について説明する。ここで図１（ａ）〜（ｅ）、図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）、図５（ａ），（ｂ）および図６は、この実施形態のプリント配線板の製造方法を模式的に示している。
【００４２】
（１）まず、図１（ａ）に示すように、コア基板１１を準備する。コア基板としては特に限定されず、例えば、ガラスエポキシ基板、ビスマレイミド−トリアジン（ＢＴ）樹脂基板、銅張積層板、ＲＣＣ基板等の樹脂基板、窒化アルミニウム基板等のセラミック基板、シリコン基板等が挙げられる。図１（ａ）では、銅箔１１０を有する両面銅張積層板を示している。
【００４３】
（２）次に、ドリルを用い、コア基板１１の中央部分に、例えば、直径１５０μｍの第１貫通孔１６を穿設する。続いて、コア基板１１の外周部、すなわち後述するＩＣチップ５０の搭載領域（半導体素子搭載領域Ｍ）を囲む外周の少なくとも一部に、第１貫通孔１６を設けた場合よりも直径の大きなドリルを用い、例えば、直径２５０μｍの第２貫通孔１８を穿設する（図１（ｂ）参照）。小径の第１貫通孔１６は、レーザを用いても形成することができるが、ドリルを用いた方が、確実に所定の直径の貫通孔を形成することができる。
【００４４】
（３）次に、上記コア基板１１を無電解めっき液に含浸して、コア基板の銅箔１１０の表面並びに第１貫通孔１６および第２貫通孔１８の内壁に無電解めっき膜１２２を形成する。続いて、コア基板１１を電解めっき液に含浸し、その無電解めっき膜１２２を電極としてコア基板の銅箔１１０の表面並びに第１貫通孔１６および第２貫通孔１８の内壁に電解めっき膜１２４を形成する。
【００４５】
上記工程により、コア基板１１の第１面に第１導体１２’の層が形成され、コア基板１１の第２面に第２導体１４’の層が形成される。また、第１貫通孔１６および第２貫通孔１８の内壁に沿って第１スルーホール導体１６ａおよび第２スルーホール導体１８ａが形成される（図１（ｃ）参照）。
【００４６】
（４）次に、上記（３）の処理を行ったコア基板１１を黒化浴（酸化浴）に浸漬して粗化を行う黒化処理を行い、第１導体の層、第２導体の層、第１スルーホール導体１６ａ、および、第２スルーホール導体１８ａに粗化面を形成する（図１（ｄ）参照）。ここでは、黒化還元処理で粗化面を形成したが、後述するエッチング、または、無電解めっきにより粗化面を設けることもできる。
【００４７】
（５）次に、めっきレジスト７０となる感光性のフィルムをコア基板１１の両面に貼り付け、パターンエッチングを行って、大径の第２貫通孔１８に相当する部分のみが露出するように開口を設ける。
【００４８】
（６）次に、もう一度、コア基板１１を黒化浴（酸化浴）に浸漬して粗化を行う黒化処理を行う。これにより、外部に露出した第２スルーホール導体１８ａのみが粗化処理を２度受ける。この粗化処理により、第１貫通孔１６の内壁（第１スルーホール導体１６ａの表面）の算術平均粗さよりも、第２貫通孔１８の内壁（第２スルーホール導体１８ａの表面）の算術平均粗さが大きくなる（図１（ｅ）参照）。
【００４９】
（７）次に、エポキシ系樹脂からなる充填材を、コア基板１１の両面に印刷機を用いて塗布する印刷を行う。ここでの印刷は、減圧雰囲気または真空雰囲気で行われる真空印刷法により行われる。真空印刷法により、第１貫通孔１６および第２貫通孔１８に充填材を充填し、この後、加熱乾燥を行う。即ち、この工程により、第１貫通孔１６および第２貫通孔１８の内部に充填材層１５が形成される（図２（ａ）参照）。充填材には、上記エポキシ樹脂のほかに、レベリング剤等を含むことが好ましい。
【００５０】
この充填の際、印刷のスピードを２０ｍｍ／ｓｅｃ以上とすることが望ましい。上記スピードで印刷を行うと、製造効率を低下させることなく、第１貫通孔１６および第２貫通孔１８の内部に充分に充填材を充填することが可能となる。上記した充填材を用い、印刷のスピードを２０ｍｍ／ｓｅｃ以上とすることにより、一度の印刷で、第１貫通孔１６および第２貫通孔１８に同時に充填材を充填することができる。
【００５１】
（８）さらに、無電解めっきおよび電解めっきを行い、コア基板１１上にめっき膜１２６を形成する（図２（ｂ）参照）。
（９）その後、両面のめっき膜１２６上にエッチングレジスト１２８を形成し（図２（ｃ）参照）、エッチングを行うことにより基板の両面に第１導体回路１２および第２導体回路１４のパターンを形成する（図２（ｄ）参照）。このエッチング処理により、蓋めっき層１２０がランドの形状となる。
【００５２】
（１０）次に、第１導体回路１２および第２導体回路１４を形成したコア基板１１を水洗いし、乾燥する。続いて、エッチング液をコア基板１１の両面にスプレーで吹きつけて、第１導体回路１２および第２導体回路１４の表面と第１貫通孔１６および第２貫通孔１８の蓋めっき層１２０の表面をエッチングすることにより、第１導体回路１２および第２導体回路１４の表面と第１貫通孔１６および第２貫通孔１８の蓋めっき層１２０の表面を粗化する。この場合には、第二銅錯体と有機酸塩、過酸化水素と硫酸からなるエッチング液に浸漬、あるいはスプレーすることが挙げられる。
【００５３】
（１１）次に、上記工程を経たコア基板１１の両面に、熱硬化性樹脂シートを温度５０〜１５０℃まで昇温しながら真空圧着ラミネートし、下層層間樹脂絶縁層２０を設ける（図３（ａ）参照）。
【００５４】
（１２）次に、炭酸ガスレーザにて、下層層間樹脂絶縁層２０にビア導体用開口２２０を設ける（図３（ｂ）参照）。ビア導体用開口２２０を設けた後には、デスミア処理を行うことが好ましい。
【００５５】
（１３）次に、過マンガン酸溶液を用いて下層層間樹脂絶縁層２０の表面を粗化する（図３（ｃ）参照）。この後、無電解めっきを行い、下層層間樹脂絶縁層２０の表面に、例えば、無電解めっき膜２２２を形成する（図３（ｄ）参照）。
【００５６】
（１４）上記処理を終えた基板の両面に、めっきレジスト７０のパターンを形成し（図４（ａ）参照）、無電解めっき膜２２２を電極として電解めっきを施して、電解めっき膜２２４を形成する（図４（ｂ）参照）。この電解めっき膜２２４により、後述する工程で導体回路２４となる部分の厚付けおよびビア導体２２となる部分のめっき充填等が行われたことになる。
【００５７】
（１５）次いで、めっきレジスト７０を剥離除去した後、そのめっきレジスト７０の下に存在していた無電解めっき膜２２２をエッチングにて溶解除去し、電解銅めっき膜２２４等からなる導体回路２４（ビア導体２２を含む）を形成する（図４（ｃ）参照）。
【００５８】
（１６）続いて、上記（９）〜（１５）の工程を繰り返すことにより、さらに上層層間樹脂絶縁層３０、導体回路３４（ビア導体３２を含む）を形成する（図４（ｄ）参照）。
【００５９】
（１７）次に、上層層間樹脂絶縁層３０、導体回路３４（ビア導体３２を含む）が形成された基板の両面に、開口４２０を有するソルダーレジスト層４０を形成し（図５（ａ）参照）、開口４２０内に露出する導体回路３４（ビア導体３２を含む）に、Ｎｉめっき層４２２および金めっき層４２４を順次に形成する（図５（ｂ）参照）。
【００６０】
（１８）この後、ソルダーレジスト層４０の開口４２０内に半田ボールを搭載して、その半田ボールをリフローすることにより半田バンプ４６Ｓ，４６Ｖ，４６Ｇ，６６Ｓ，６６Ｖ，６６Ｇを形成し、プリント配線板１０を完成する（図６参照）。
【００６１】
（１９）最後に、プリント配線板１０の半田バンプ４６Ｓ，４６Ｖ，４６Ｇとパッド５２Ｓ，５２Ｖ，５２Ｇとがそれぞれ対応するようプリント配線板１０上にＩＣチップ５０を載置し、半田バンプのリフローを行うことでＩＣチップ５０をプリント配線板１０に取り付ける。そして、同様にプリント配線板１０をマザーボード６０に載置し、半田バンプのリフローを行うことでプリント配線板１０をマザーボード６０に実装する（図７参照）。
【００６２】
なお、ソルダーレジスト組成物としては、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等からなるソルダーレジスト組成物が挙げられる。
【００６３】
また、上記以外のソルダーレジスト組成物としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられる。また、ソルダーレジスト組成物の層を形成する際には、上記ソルダーレジスト組成物からなるフィルムを圧着してソルダーレジスト組成物の層を形成してもよい。
【００６４】
上述した実施形態では、開口４２０内にＮｉめっき層４２２および厚さ金めっき層４２４を形成しているが、上記被覆層の総数は、２層に限定されず、１層であってもよいし、３層以上であってもよい。また、開口４２０内に、Ｎｉ、ＰｄおよびＡｕを順次めっきすることにより複数のめっき層を形成しもよい。
【００６５】
さらに、上記下層層間樹脂絶縁層、上層層間樹脂絶縁層およびソルダーレジスト層の開口部をレーザ処理により形成する場合、上記レーザ処理に使用するレーザとしては、例えば、炭酸ガスレーザ、紫外線レーザ、エキシマレーザ等が挙げられる。
【００６６】
図８は、本発明の他の一実施形態のプリント配線板におけるコア基板を模式的に示す断面図である。この実施形態は主に、コア基板１１にレーザを照射することにより、第１貫通孔７６および第２貫通孔７８を形成している点で、先の実施形態と異なっている。
【００６７】
すなわち、この実施形態ではコア基板１１の両面からそれぞれレーザを照射することにより、例えば断面鼓状に第１貫通孔７６および第２貫通孔７８を形成する。次いで、第１貫通孔７６の表面粗さが第２貫通孔７８内の表面粗さよりも小さくなるように、第１貫通孔７６および第２貫通孔７８の内壁を先の実施形態の場合と同様に粗化する。
【００６８】
その後、コア基板１１の両面並びに第１貫通孔７６および第２貫通孔７８の内壁に無電解めっき層を形成し、その無電解めっき層によりコア基板１１の両面に導体回路７２を形成するとともに第１貫通孔７６内および第２貫通孔７８内に第１スルーホール導体７５および第２スルーホール導体７９を形成する。
【００６９】
次いで、第１スルーホール導体７５および第２スルーホール導体７９内に樹脂を充填して充填材層７４を形成し、その後にコア基板１１の両面の第１スルーホール導体７５および第２スルーホール導体７９のランド上に無電解めっきおよび電解めっきによって蓋めっき層８０をそれぞれ形成する。
【００７０】
この実施形態においても、半導体素子であるＩＣチップ５０の搭載領域（半導体素子搭載領域Ｍ）の直下に小径の第１スルーホール導体７５が設けられ、そのＩＣチップ５０の搭載領域（半導体素子搭載領域Ｍ）を囲む外周の角部付近、または全体に大径の第２スルーホール導体７９が設けられている。
【００７１】
そして先の実施形態と同様にして、コア基板１１の両面に層間絶縁層２０，３０および導体回路２４，３４（ビア導体２２，３２を含む）を形成し、その導体回路３４（ビア導体３２を含む）上に半田バンプを形成することで、このプリント配線板の上記ＩＣチップ搭載領域へのＩＣチップ５０の搭載と、マザーボード６０へのこのプリント配線板の実装とを可能にする。
【００７２】
従ってこの実施形態のプリント配線板によっても、コア基板１１上に積層した層間絶縁層２０，３０を硬化させる際等の加熱によっての第２スルーホール導体７９の内部の樹脂が膨張してその大径の第２スルーホール導体７９の直上に位置する層間樹脂層２０，３０の部分を押し上げ、これによりＩＣチップ５０の搭載領域（半導体素子搭載領域Ｍ）を囲む外周の少なくとも一部で層間樹脂層２０，３０が持ち上げられて層間樹脂層２０，３０の表面の凹みやうねりが改善される。
【００７３】
以上、図示例に基づき説明したが、この発明の半導体素子搭載用プリント配線板およびその製造方法は上述の例に限定されるものでなく、特許請求の範囲の記載の範囲内で適宜変更し得るものであり、例えば上記実施形態では層間樹脂層をコア基板の両面に２層ずつ設けたが、層間樹脂層をコア基板の両面に１層ずつあるいは３層以上ずつ設けても良く、また層間樹脂層をコア基板の上面だけに１層以上設けても良い。そしてプリント配線板に搭載する半導体素子はＩＣ（集積回路）チップに限定されず、他の種類の半導体素子としても良い。そして先の実施形態のストレートな第１貫通孔１６および第２貫通孔１８も、コア基板にレーザで加工しても良い。
【産業上の利用可能性】
【００７４】
かくしてこの発明の半導体素子搭載用プリント配線板およびその製造方法によれば、コア基板が有するスルーホールのうち、半導体素子搭載領域を囲む外周の少なくとも一部に位置するスルーホールを他のスルーホールよりも大径とするとともに、その大径スルーホールの内部に樹脂を充填したから、コア基板上に積層した層間絶縁層を硬化させる際やバンプを形成する際等の加熱によって大径スルーホールの内部の樹脂が膨張してその大径スルーホールの直上に位置する層間樹脂層の部分を押し上げ、これにより半導体素子搭載領域を囲む外周の少なくとも一部で層間樹脂層が持ち上げられて層間樹脂層表面の凹みあるいはうねりが改善される。このため、最外層の導体回路の半導体素子搭載領域の周辺部付近で、半導体素子搭載領域の中央部と半田パッドの高さひいては半田パッド上の半田バンプの高さが同等になるので、半導体素子の電極パッドに対する半田パッドの接続性を向上させることができる。
【符号の説明】
【００７５】
１０  プリント配線板
１１  コア基板
１２’  第１導体
１２  第一導体回路
１４’  第２導体
１４  第二導体回路
１５  充填材層
１６，７６  第１貫通孔
１６ａ，７５  第１スルーホール導体
１８，７８  第２貫通孔
１８ａ，７９  第２スルーホール導体
２０  下層層間樹脂絶縁層
２２，３２  ビア導体
２４，３４  導体回路
３０  上層層間樹脂絶縁層
４０  ソルダーレジスト層
４６（４６Ｓ，４６Ｖ，４６Ｇ），６６（６６Ｓ，６６Ｖ，６６Ｇ）  半田バンプ
５０  ＩＣチップ
５２（５２Ｓ，５２Ｖ，５２Ｇ）、６２（６２Ｓ，６２Ｖ，６２Ｇ）  パッド
６０  マザーボード
８０，１２０  蓋めっき層
１１０  銅箔
１２２，１２６  無電解めっき膜
１２４，２２４  電解めっき膜
１２８  エッチングレジスト
２２０  ビア導体用開口
２２２  無電解めっき膜
４２０  開口
４２２  Ｎｉめっき層
４２４  金めっき層
【図１】
2014110293.tif 000003
【図２】
2014110293.tif 000004
【図３】
2014110293.tif 000005
【図４】
2014110293.tif 000006
【図５】
2014110293.tif 000007
【図６】
2014110293.tif 000008
【図７】
2014110293.tif 000009
【図８】
2014110293.tif 000010
【図９】
2014110293.tif 000011
【図１０】
2014110293.tif 000012