(57)【要約】【課題】厚みが増大することを防止しつつ騒音が低減できる回路基板を提供する。【解決手段】回路基板１Ａは、略直方体形状の複数の積層セラミックコンデンサ１０Ａ１，１０Ａ２が配線基板２に実装されてなるものであり、複数の積層セラミックコンデンサ１０Ａ１，１０Ａ２は、配線基板２の主表面と平行な方向に沿って隣り合うように近傍に並んで配置される。複数の積層セラミックコンデンサ１０Ａ，１０Ａ２の対向面において電圧印加時に発生する歪みの向きは、互いに逆向きであり、複数の積層セラミックコンデンサ１０Ａ１，１０Ａ２が並ぶ方向において当該複数の積層セラミックコンデンサ１０Ａ１，１０Ａ２に発生する歪み量の総和は、常時略一定である。【選択図】図１１
2014183173.tif 000002
【特許請求の範囲】
【請求項１】
所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する略直方体形状のコンデンサ素子が配線基板に複数実装されてなる回路基板であって、
前記複数のコンデンサ素子は、前記配線基板の主表面と平行な方向に沿って近傍に並んで配置された複数のコンデンサ素子からなるコンデンサ素子群を含み、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子の前記配線基板に対向する主面は、いずれも略矩形状であり、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子は、当該複数のコンデンサ素子のうちの一のコンデンサ素子の前記主面のいずれか一辺に平行な方向に沿って延在する直線上に位置しており、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子のうち、隣り合うコンデンサ素子の対向面において電圧印加時に発生する歪みの向きは、互いに逆向きであり、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子が並ぶ方向において当該複数のコンデンサ素子に発生する歪み量の総和が、常時略一定である、回路基板。
【請求項２】
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子の前記主面は、一対の短辺および一対の長辺を有する略長方形状であり、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子は、各々の前記主面の長辺に平行な方向に沿った両端部に外部電極を有し、
前記外部電極の各々が、前記配線基板に対応して設けられたランドに導電性の接合部材を介してそれぞれ電気的に接続されている、請求項１に記載の回路基板。
【請求項３】
前記コンデンサ素子群を複数備え、
前記複数のコンデンサ素子群に含まれるすべてのコンデンサ素子が、近傍に直線状に並んで配置されている、請求項１または２に記載の回路基板。
【請求項４】
前記コンデンサ素子群を複数備え、
前記複数のコンデンサ素子群に含まれるすべてのコンデンサ素子が、近傍にマトリックス状に並んで配置されている、請求項１または２に記載の回路基板。
【請求項５】
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子の各々が有する前記積層体の積層方向が、いずれも同一の方向を向いている、請求項１から４のいずれかに記載の回路基板。
【請求項６】
前記コンデンサ素子群が、同等の仕様の一対のコンデンサ素子からなる、請求項１から５のいずれかに記載の回路基板。
【請求項７】
前記一対のコンデンサ素子に印加される電圧の絶対値の和が、常時略一定である、請求項６に記載の回路基板。
【請求項８】
所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する略直方体形状のコンデンサ素子を配線基板に複数実装するコンデンサ素子の実装方法であって、
前記複数のコンデンサ素子は、前記配線基板の主表面と平行な方向に沿って近傍に並んで配置されることとなる複数のコンデンサ素子からなるコンデンサ素子群を含み、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子の前記配線基板に対向することとなる主面は、いずれも略矩形状に形成されており、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子は、当該複数のコンデンサ素子のうちの一のコンデンサ素子の前記主面のいずれか一辺に平行な方向に沿って延在する直線上に位置するように配置されるものであり、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子のうち、隣り合うコンデンサ素子の対向面において電圧印加時に発生する歪みの向きが互いに逆向きになるとともに、前記コンデンサ素子群に含まれる前記複数のコンデンサ素子が並ぶ方向において当該複数のコンデンサ素子に発生する歪み量の総和が常時略一定となるように、当該複数のコンデンサ素子を前記配線基板に実装することを特徴とする、コンデンサ素子の実装方法。
【請求項９】
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子の前記主面は、一対の短辺および一対の長辺を有する略長方形状に形成されており、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子は、各々の前記主面の長辺に平行な方向に沿った両端部に外部電極を有するものであり、
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子を前記配線基板に実装するに際して、前記外部電極の各々が、前記配線基板に対応して設けられたランドに導電性の接合部材を介してそれぞれ電気的に接続されるようにすることを特徴とする、請求項８に記載のコンデンサ素子の実装方法。
【請求項１０】
前記コンデンサ素子群が複数存在する場合に、前記複数のコンデンサ素子群に含まれるすべてのコンデンサ素子が近傍に直線状に並んで配置されるように、当該すべてのコンデンサ素子を前記配線基板に実装することを特徴とする、請求項８または９に記載のコンデンサ素子の実装方法。
【請求項１１】
前記コンデンサ素子群が複数存在する場合に、前記複数のコンデンサ素子群に含まれるすべてのコンデンサ素子が近傍にマトリックス状に並んで配置されるように、当該すべてのコンデンサ素子を前記配線基板に実装することを特徴とする、請求項８または９に記載のコンデンサ素子の実装方法。
【請求項１２】
前記コンデンサ素子群に含まれる前記複数のコンデンサ素子の各々が有する前記積層体の積層方向がいずれも同一の方向を向くように、当該複数のコンデンサ素子を前記配線基板に実装することを特徴とする、請求項８から１１のいずれかに記載のコンデンサ素子の実装方法。
【請求項１３】
前記コンデンサ素子群が同等の仕様の一対のコンデンサ素子からなるものであることを特徴とする、請求項８から１２のいずれかに記載のコンデンサ素子の実装方法。
【請求項１４】
前記一対のコンデンサ素子に印加される電圧の絶対値の和が常時略一定となるように、当該一対のコンデンサ素子を前記配線基板に実装することを特徴とする、請求項１３に記載のコンデンサ素子の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、略直方体形状のコンデンサ素子が配線基板に複数実装されてなる回路基板および略直方体形状のコンデンサ素子を配線基板に複数実装する場合におけるコンデンサ素子の実装方法に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化に伴い、電子部品としての積層セラミックコンデンサの大容量化が進んでいる。大容量の積層セラミックコンデンサにおいては、誘電体材料としてチタン酸バリウム（ＢａＴｉＯ３）等の高誘電率のセラミックス材料が使用されている。
【０００３】
これら高誘電率のセラミックス材料は、圧電性および電歪性を有しているため、高誘電率のセラミックス材料からなる誘電体を含む積層セラミックコンデンサにおいては、電圧が印加された際に機械的な歪みが生じることになる。
【０００４】
そのため、配線基板に実装された大容量の積層セラミックコンデンサに交流電圧、または、交流成分が重畳された直流電圧が印加されると、セラミックス材料に生じる機械的な歪みに起因して振動が発生することになり、当該振動が配線基板に伝播することで回路基板が振動することとなってしまう。
【０００５】
ここで、伝播した振動により、回路基板が可聴周波数域である２０［Ｈｚ］〜２０［ｋＨｚ］の周波数で振動した場合には、いわゆる「鳴き（acoustic noise）」と呼ばれる騒音が発生することになる。
【０００６】
この騒音の低減を図る技術としては、種々のものが提案されているが、その一つに特開２０００−２３２０３０号公報（特許文献１）に開示のものがある。当該特許文献１に開示された技術は、配線基板の表裏面の対応した位置に、同等の仕様の一対の積層セラミックコンデンサを面対称に実装し、一方の積層セラミックコンデンサから配線基板に伝播された振動と、他方の積層セラミックコンデンサから配線基板に伝播された振動とを、相互に打ち消し合うように作用させることにより、騒音の低減を図るものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２３２０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に開示された技術を適用した場合には、結果として配線基板の表裏面に積層セラミックコンデンサが実装されることになるため、回路基板の厚みが必然的に増すことになり、電子機器の大型化につながってしまうおそれがある。
【０００９】
また、上記特許文献１に開示された技術は、積層セラミックコンデンサが配線基板の表裏面に実装可能である場合に限って適用できるものであり、電子回路の回路設計上あるいは電子機器の構造設計上、配線基板の片面のみにしか積層セラミックコンデンサが実装できない場合には、そもそもその適用ができないものでもある。
【００１０】
したがって、本発明は、上述した問題点に鑑みてなされてものであり、厚みが増大することを防止しつつ騒音が低減できる回路基板を提供することを目的とし、また、回路基板の厚みが増大することが防止できるとともに騒音が低減できるコンデンサ素子の実装方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に基づく回路基板は、所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する略直方体形状のコンデンサ素子が配線基板に複数実装されてなるものである。上記複数のコンデンサ素子は、上記配線基板の主表面と平行な方向に沿って近傍に並んで配置された複数のコンデンサ素子からなるコンデンサ素子群を含んでいる。上記コンデンサ素子群に含まれる上記複数のコンデンサ素子の上記配線基板に対向する主面は、いずれも略矩形状である。上記コンデンサ素子群に含まれる上記複数のコンデンサ素子は、当該複数のコンデンサ素子のうちの一のコンデンサ素子の上記主面のいずれか一辺に平行な方向に沿って延在する直線上に位置している。上記コンデンサ素子群に含まれる上記複数のコンデンサ素子のうち、隣り合うコンデンサ素子の対向面において電圧印加時に発生する歪みの向きは、互いに逆向きであり、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子が並ぶ方向において当該複数のコンデンサ素子に発生する歪み量の総和は、常時略一定である。
【００１２】
上記本発明に基づく回路基板にあっては、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子の上記主面が、一対の短辺および一対の長辺を有する略長方形状であることが好ましく、その場合には、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子が、各々の上記主面の長辺に平行な方向に沿った両端部に外部電極を有していることが好ましい。その場合、上記外部電極の各々は、上記配線基板に対応して設けられたランドに導電性の接合部材を介してそれぞれ電気的に接続されていることが好ましい。
【００１３】
上記本発明に基づく回路基板は、上記コンデンサ素子群を複数備えていてもよく、その場合には、上記複数のコンデンサ素子群に含まれるすべてのコンデンサ素子が、近傍に直線状に並んで配置されていることが好ましい。
【００１４】
上記本発明に基づく回路基板は、上記コンデンサ素子群を複数備えていてもよく、その場合には、上記複数のコンデンサ素子群に含まれるすべてのコンデンサ素子が、近傍にマトリックス状に並んで配置されていることが好ましい。
【００１５】
上記本発明に基づく回路基板にあっては、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子の各々が有する上記積層体の積層方向が、いずれも同一の方向を向いていることが好ましい。
【００１６】
上記本発明に基づく回路基板にあっては、上記コンデンサ素子群が、同等の仕様の一対のコンデンサ素子からなることが好ましい。また、その場合には、上記一対のコンデンサ素子に印加される電圧の絶対値の和が、常時略一定であることが好ましい。
【００１７】
本発明に基づくコンデンサ素子の実装方法は、所定の方向に沿って交互に積層された誘電体層および内部電極層からなる積層体を有する略直方体形状のコンデンサ素子を配線基板に複数実装するための方法である。上記複数のコンデンサ素子は、上記配線基板の主表面と平行な方向に沿って近傍に並んで配置されることとなる複数のコンデンサ素子からなるコンデンサ素子群を含んでいる。上記コンデンサ素子群に含まれる上記複数のコンデンサ素子の上記配線基板に対向することとなる主面は、いずれも略矩形状に形成されている。上記コンデンサ素子群に含まれる上記複数のコンデンサ素子は、当該複数のコンデンサ素子のうちの一のコンデンサ素子の上記主面のいずれか一辺に平行な方向に沿って延在する直線上に位置するように配置されるものである。上記本発明に基づくコンデンサ素子の実装方法は、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子のうち、隣り合うコンデンサ素子の対向面において電圧印加時に発生する歪みの向きが互いに逆向きになるとともに、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子が並ぶ方向において当該複数のコンデンサ素子に発生する歪み量の総和が常時略一定となるように、当該複数のコンデンサ素子を上記配線基板に実装することを特徴としている。
【００１８】
上記本発明に基づくコンデンサ素子の実装方法にあっては、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子の上記主面が、一対の短辺および一対の長辺を有する略長方形状に形成されていることが好ましく、その場合には、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子が、各々の上記主面の長辺に平行な方向に沿った両端部に外部電極を有するものであることが好ましい。その場合、上記本発明に基づくコンデンサ素子の実装方法は、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子を上記配線基板に実装するに際して、上記外部電極の各々が、上記配線基板に対応して設けられたランドに導電性の接合部材を介してそれぞれ電気的に接続されるようにすることをさらに特徴としていてもよい。
【００１９】
上記本発明に基づくコンデンサ素子の実装方法は、上記コンデンサ素子群が複数存在する場合に、上記複数のコンデンサ素子群に含まれるすべてのコンデンサ素子が近傍に直線状に並んで配置されるように、当該すべてのコンデンサ素子を上記配線基板に実装することをさらに特徴としていてもよい。
【００２０】
上記本発明に基づくコンデンサ素子の実装方法は、上記コンデンサ素子群が複数存在する場合に、上記複数のコンデンサ素子群に含まれるすべてのコンデンサ素子が近傍にマトリックス状に並んで配置されるように、当該すべてのコンデンサ素子を上記配線基板に実装することをさらに特徴としていてもよい。
【００２１】
上記本発明に基づくコンデンサ素子の実装方法は、上記コンデンサ素子群に含まれる上記複数のコンデンサ素子の各々が有する上記積層体の積層方向がいずれも同一の方向を向くように、当該複数のコンデンサ素子を上記配線基板に実装することをさらに特徴としていてもよい。
【００２２】
上記本発明に基づくコンデンサ素子の実装方法は、上記コンデンサ素子群が同等の仕様の一対のコンデンサ素子からなるものであることをさらに特徴としていてもよい。また、その場合には、上記本発明に基づくコンデンサ素子の実装方法は、上記一対のコンデンサ素子に印加される電圧の絶対値の和が常時略一定となるように、当該一対のコンデンサ素子を上記配線基板に実装することをさらに特徴としていてもよい。
【発明の効果】
【００２３】
本発明によれば、厚みが増大することを防止しつつ騒音が低減できる回路基板とすることができ、また、回路基板の厚みが増大することが防止できるとともに騒音が低減できるコンデンサ素子の実装方法とすることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態における回路基板に具備される積層セラミックコンデンサの斜視図である。
【図２】図１に示す積層セラミックコンデンサの図１中に示すＩＩ−ＩＩ線に沿った断面図である。
【図３】図１に示す積層セラミックコンデンサの図１中に示すＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図１に示す積層セラミックコンデンサの積層体に電圧印加時において生じる歪みをシミュレーションした結果を示す図である。
【図５】図１に示す積層セラミックコンデンサを配線基板に対して実装した第１実装構造を示す模式正面図である。
【図６】図１に示す積層セラミックコンデンサを配線基板に対して実装した第１実装構造を示す模式側面図である。
【図７】図１に示す積層セラミックコンデンサを配線基板に対して実装した第２実装構造を示す模式正面図である。
【図８】図１に示す積層セラミックコンデンサを配線基板に対して実装した第２実装構造を示す模式側面図である。
【図９】第１構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す概略斜視図である。
【図１０】第１構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形の一例を示す図である。
【図１１】第１構成例に係る回路基板およびこれに具備された積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【図１２】第１構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形の他の一例を示す図である。
【図１３】第１構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形のさらに他の一例を示す図である。
【図１４】第２構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【図１５】第３構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを模式的に示した図である。
【図１６】第４構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【図１７】第５構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【図１８】第６構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを模式的に示した図である。
【図１９】第７構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【図２０】第７構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形の一例を示す図である。
【図２１】第８構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【図２２】第８構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形の一例を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、図を参照して詳細に説明する。本発明が適用されて実装されるコンデンサ素子としては、誘電体材料としてセラミックス材料を使用した積層セラミックコンデンサや、誘電体材料として樹脂フィルムを使用した積層型金属化フィルムコンデンサ等が挙げられるが、以下に示す実施の形態においては、このうちの積層セラミックコンデンサを例示して説明を行なう。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
【００２６】
図１は、本発明の実施の形態における回路基板に具備される積層セラミックコンデンサの斜視図である。図２は、図１に示す積層セラミックコンデンサの図１中に示すＩＩ−ＩＩ線に沿った断面図であり、図３は、図１に示す積層セラミックコンデンサの図１中に示すＩＩＩ−ＩＩＩ線に沿った断面図である。まず、これら図１ないし図３を参照して、本実施の形態における回路基板に具備される積層セラミックコンデンサについて説明する。
【００２７】
図１ないし図３に示すように、積層セラミックコンデンサ１０は、全体として略直方体形状を有する電子部品であり、積層体１１と一対の外部電極１４とを有している。
【００２８】
図２および図３に示すように、積層体１１は、所定の方向に沿って交互に積層された誘電体層１２および内部電極層１３にて構成されている。誘電体層１２は、たとえばチタン酸バリウムを主成分とするセラミックス材料にて形成されている。また、誘電体層１２は、後述するセラミックスシートの原料となるセラミックス粉末の副成分としてのＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含んでいてもよい。一方、内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料にて形成されている。
【００２９】
積層体１１は、誘電体層１２となるセラミックスシート（いわゆるグリーンシート）の表面に内部電極層１３となる導電性ペーストが印刷された素材シートを複数準備し、これら複数の素材シートを積層して圧着および焼成することによって製作される。
【００３０】
なお、誘電体層１２の材質は、上述したチタン酸バリウムを主成分とするセラミックス材料に限られず、他の高誘電率のセラミックス材料（たとえば、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等を主成分とするもの）を誘電体層１２の材質として選択してもよい。また、内部電極層１３の材質も、上述した金属材料に限られず、他の導電材料を内部電極層１３の材質として選択してもよい。
【００３１】
図１および図２に示すように、一対の外部電極１４は、積層体１１の所定方向の両端部の表面を覆うように互いに離間して設けられている。一対の外部電極１４は、それぞれ導電膜にて構成されている。
【００３２】
一対の外部電極１４は、たとえば焼結金属層とめっき層の積層膜にて構成される。焼結金属層は、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、たとえばＮｉめっき層とこれを覆うＳｎめっき層とによって構成される。めっき層は、これに代えてＣｕめっき層やＡｕめっき層であってもよい。また、一対の外部電極１４は、めっき層のみによって構成されていてもよい。
【００３３】
さらには、一対の外部電極１４として、導電性樹脂ペーストを利用することも可能である。一対の外部電極１４として導電性樹脂ペーストを利用した場合には、導電性樹脂ペーストに含まれる樹脂成分が積層体１１において発生した振動を吸収する効果を発揮するため、積層体１１から外部に伝播する振動を効果的に減衰させることが可能になり、騒音の低減に有利である。
【００３４】
図２に示すように、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの一方は、積層セラミックコンデンサ１０の内部において一対の外部電極１４のうちの一方に電気的に接続されており、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの他方は、積層セラミックコンデンサ１０の内部において一対の外部電極１４のうちの他方に電気的に接続されている。これにより、一対の外部電極１４間は、複数のコンデンサ要素が電気的に並列に接続された状態となっている。
【００３５】
ここで、図１ないし図３に示すように、一対の外部電極１４が並ぶ方向を積層セラミックコンデンサ１０の長さ方向Ｌとして定義し、積層体１１における誘電体層１２と内部電極層１３との積層方向を厚み方向Ｔとして定義し、これら長さ方向Ｌおよび厚み方向Ｔのいずれにも直交する方向を幅方向Ｗとして定義すると、本実施の形態における積層セラミックコンデンサ１０は、長さ方向Ｌに沿った外形寸法が最も長くなるように構成された細長の略直方体形状を有している。
【００３６】
なお、積層セラミックコンデンサ１０の長さ方向Ｌの外形寸法および幅方向Ｗの外形寸法の代表値としては、たとえば３．２［ｍｍ］×１．６［ｍｍ］、２．０［ｍｍ］×１．２５［ｍｍ］、１．６［ｍｍ］×０．８［ｍｍ］、１．０［ｍｍ］×０．５［ｍｍ］、０．８［ｍｍ］×０．４［ｍｍ］、０．６［ｍｍ］×０．３［ｍｍ］、０．４［ｍｍ］×０．２［ｍｍ］等が挙げられる。
【００３７】
また、略直方体形状の積層セラミックコンデンサ１０の６つの主面のうち、長さ方向Ｌにおいて相対して位置する一対の主面を長さ方向端面１５と定義し、厚み方向Ｔにおいて相対して位置する一対の主面を厚み方向端面１６と定義し、幅方向Ｗにおいて相対して位置する一対の主面を幅方向端面１７として定義し、以降の説明においては、当該用語を使用する。
【００３８】
図４は、図１に示す積層セラミックコンデンサの積層体に電圧印加時において生じる歪みをシミュレーションした結果を示す図である。次に、この図４を参照して、本実施の形態における回路基板に具備される積層セラミックコンデンサに生じ得る歪みについて説明する。
【００３９】
上述した積層セラミックコンデンサ１０の一対の外部電極１４に、交流電圧、または、交流成分が重畳した直流電圧が印加されると、積層体１１に図４に示す如くの機械的な歪みが発生し、これが積層セラミックコンデンサ１０の歪みとなる。
【００４０】
図４に示すように、電圧印加時においては、厚み方向Ｔに沿って積層体１１が図中において矢印ＡＲＴにて示すように外側に向けて大きく歪む。これに伴い、長さ方向Ｌに沿って積層体１１が図中において矢印ＡＲＬにて示すように内側に向けて大きく歪み、また幅方向Ｗに沿って積層体１１が図中において矢印ＡＲＷにて示すように内側に向けて歪む。これに対し、細長の略直方体形状を有する積層体１１の角部１８においては、歪みは殆ど発生しない。
【００４１】
そのため、積層セラミックコンデンサ１０においても、電圧印加時において、同様の歪みが発生することになり、積層セラミックコンデンサ１０に印加される電圧の周期に合わせて上述した如くの歪みが繰り返し発生することになる。その結果、積層セラミックコンデンサ１０を具備した回路基板においては、当該積層セラミックコンデンサ１０が振動源となり、当該振動が配線基板に伝播することによって回路基板が振動し、結果として騒音が発生することになる。
【００４２】
ここで、本実施の形態における積層セラミックコンデンサ１０の実装構造としては、後述する第１実装構造および第２実装構造の２種類が想定される。第１実装構造は、積層セラミックコンデンサ１０の厚み方向Ｔが回路基板の実装面の法線方向と略平行となるように積層セラミックコンデンサ１０が配線基板に実装される実装構造であり、第２実装構造は、積層セラミックコンデンサ１０の厚み方向Ｔが回路基板の実装面の法線方向と略直交することとなるように積層セラミックコンデンサ１０が配線基板に実装される実装構造である。
【００４３】
図５および図６は、図１に示す積層セラミックコンデンサを配線基板に対して実装した第１実装構造を示す模式正面図および模式側面図である。また、図７および図８は、図１に示す積層セラミックコンデンサを配線基板に対して実装した第２実装構造を示す模式正面図および模式側面図である。次に、これら図５ないし図８を参照して、第１実装構造および第２実装構造を採用したそれぞれの場合において、積層セラミックコンデンサの歪みが回路基板に振動を生じさせるメカニズムについてより詳細に説明する。
【００４４】
なお、以下においては、第１実装構造にて配線基板に実装された積層セラミックコンデンサ１０と、第２実装構造にて配線基板に実装された積層セラミックコンデンサ１０とを区別するために、前者の積層セラミックコンデンサを符号１０Ａとして表わし、後者の積層セラミックコンデンサを符号１０Ｂとして表わす。
【００４５】
図５ないし図８に示すように、配線基板２は、その一対の主表面のうちの少なくとも一方に導電パターンが形成された絶縁性の基板からなる。配線基板２の材質としては、エポキシ樹脂等の樹脂材料やアルミナ等のセラミックス材料からなるもの、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等を用いることができる。一般的には、配線基板２としては、エポキシ樹脂からなる基材にガラス製の織布が添加されたガラスエポキシ基板が好適に利用される。
【００４６】
配線基板２の主表面には、互いに離間して位置するように一対のランド３が設けられている。一対のランド３は、上述した導電パターンの一部に該当し、積層セラミックコンデンサ１０Ａ，１０Ｂの一対の外部電極１４に対応した大きさを有している。なお、一対のランド３の材質としては、各種の導電材料が利用できるが、一般的には銅箔等の金属材料が好適に利用される。
【００４７】
積層セラミックコンデンサ１０Ａ，１０Ｂの一対の外部電極１４と、配線基板２に設けられた一対のランド３とは、それぞれ導電性の接合部材６によって接合されている。接合部材６としては、たとえば導電性接着剤や半田が利用できる。ここで、接合部材６として、導電性接着剤を利用した場合には、導電性接着剤に含まれる樹脂成分が積層セラミックコンデンサ１０Ａ，１０Ｂにおいて発生した振動を吸収する効果を発揮するため、積層セラミックコンデンサ１０Ａ，１０Ｂから外部に伝播する振動を効果的に減衰させることが可能になり、騒音の低減に有利である。
【００４８】
積層セラミックコンデンサ１０Ａ，１０Ｂの配線基板２への実装に際しては、予め配線基板２に設けられたランド３上にスクリーン印刷等によって導電性接着剤または半田ペーストが塗布され、その上に積層セラミックコンデンサ１０Ａ，１０Ｂが載置された状態で、これがリフロー炉に投入されることによって行なわれる。これにより、接合部材６にフィレットが形成され、積層セラミックコンデンサ１０Ａ，１０Ｂが配線基板２に実装されることになる。
【００４９】
図５および図６に示すように、第１実装構造を採用した場合には、配線基板２の主表面と略直交するように積層セラミックコンデンサ１０Ａの厚み方向Ｔが位置し、配線基板２の主表面と略平行となるように積層セラミックコンデンサ１０Ａの長さ方向Ｌおよび幅方向Ｗが位置することになる。これにより、積層セラミックコンデンサ１０Ａの一対の厚み方向端面１６のうちの一方が、配線基板２の主表面と対面して位置することとなる。
【００５０】
図５に示すように、この状態において積層セラミックコンデンサ１０Ａに電圧が印加されると、積層体１１が図中において矢印ＡＲＬにて示すように内側に向けて大きく歪み、これに伴って積層セラミックコンデンサ１０Ａの一対の長さ方向端面１５に内側に向けて圧縮応力が作用する。そのため、積層セラミックコンデンサ１０Ａは、長さ方向Ｌに沿って長さ方向端面１５が互いに近づく方向に向けて圧縮する。
【００５１】
これにより、外部電極１４に接合された接合部材６および当該接合部材６に接合されたランド３を介して配線基板２にも応力が作用することになり、図５中において矢印Ａ１にて示す方向に向けて配線基板２が撓むことになる。なお、その際、積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った積層セラミックコンデンサ１０Ａの両外側の位置において配線基板２が、上述したように矢印Ａ１方向に向けて撓むことになるため、積層セラミックコンデンサ１０Ａに対面する部分の配線基板２は、図５中において矢印Ａ２にて示す方向に向けて撓みが発生する。
【００５２】
また、図６に示すように、積層セラミックコンデンサ１０Ａに電圧が印加されると、積層体１１の外部電極１４が設けられた部分が、図中において矢印ＡＲＷにて示すように内側に向けて歪むとともに、図中において矢印ＡＲＴにて示すように外側に向けて歪み、これに伴って積層セラミックコンデンサ１０Ａの一対の幅方向端面１７に内側に向けて圧縮応力が作用するとともに、積層セラミックコンデンサ１０Ａの一対の厚み方向端面１６に外側に向けて伸長応力が作用する。そのため、積層セラミックコンデンサ１０Ａの外部電極１４が設けられた部分は、幅方向Ｗに沿って幅方向端面１７が互いに近づく方向に向けて圧縮するとともに、厚み方向Ｔに沿って厚み方向端面１６が互いに遠ざかる方向に向けて伸長する。
【００５３】
これにより、外部電極１４に接合された接合部材６および当該接合部材６に接合されたランド３を介して配線基板２にも応力が作用することになり、図６中において矢印Ａ３および矢印Ａ４にて示す方向に向けて配線基板２が撓むことになる。
【００５４】
一方、積層セラミックコンデンサ１０Ａに印加されていた電圧が除去された場合には、積層セラミックコンデンサ１０Ａに生じていた歪みもすべて取り除かれることになるため、当該状態においては、撓んでいた配線基板２が元の状態に復帰することになる。
【００５５】
したがって、積層セラミックコンデンサ１０Ａに印加される電圧の周期に合わせて、上述したメカニズムに基づいて、配線基板２が撓んだ状態と撓んでいない状態との間で繰り返し変形することになるため、これに伴って回路基板が周期的に振動することになり、何ら対策を施していない場合には、結果として騒音が発生することになる。
【００５６】
図７および図８に示すように、第２実装構造を採用した場合には、配線基板２の主表面と略直交するように積層セラミックコンデンサ１０Ｂの幅方向Ｗが位置し、配線基板２の主表面と略平行となるように積層セラミックコンデンサ１０Ｂの長さ方向Ｌおよび厚み方向Ｔが位置することになる。これにより、積層セラミックコンデンサ１０Ｂの一対の幅方向端面１７のうちの一方が、配線基板２の主表面と対面して位置することとなる。
【００５７】
図７に示すように、この状態において積層セラミックコンデンサ１０Ｂに電圧が印加されると、積層体１１が図中において矢印ＡＲＬにて示すように内側に向けて大きく歪み、これに伴って積層セラミックコンデンサ１０Ｂの一対の長さ方向端面１５に内側に向けて圧縮応力が作用する。そのため、積層セラミックコンデンサ１０Ｂは、長さ方向Ｌに沿って長さ方向端面１５が互いに近づく方向に向けて圧縮する。
【００５８】
これにより、外部電極１４に接合された接合部材６および当該接合部材６に接合されたランド３を介して配線基板２にも応力が作用することになり、図７中において矢印Ｂ１にて示す方向に向けて配線基板２が撓むことになる。なお、その際、積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿った積層セラミックコンデンサ１０Ｂの両外側の位置において配線基板２が、上述したように矢印Ｂ１方向に向けて撓むことになるため、積層セラミックコンデンサ１０Ｂに対面する部分の配線基板２は、図７中において矢印Ｂ２にて示す方向に向けて撓みが発生する。
【００５９】
また、図８に示すように、積層セラミックコンデンサ１０Ｂに電圧が印加されると、積層体１１の外部電極１４が設けられた部分が、図中において矢印ＡＲＷにて示すように内側に向けて歪むとともに、図中において矢印ＡＲＴにて示すように外側に向けて歪み、これに伴って積層セラミックコンデンサ１０Ｂの一対の幅方向端面１７に内側に向けて圧縮応力が作用するとともに、積層セラミックコンデンサ１０Ｂの一対の厚み方向端面１６に外側に向けて伸長応力が作用する。そのため、積層セラミックコンデンサ１０Ｂの外部電極１４が設けられた部分は、幅方向Ｗに沿って幅方向端面１７が互いに近づく方向に向けて圧縮するとともに、厚み方向Ｔに沿って厚み方向端面１６が互いに遠ざかる方向に向けて伸長する。
【００６０】
これにより、外部電極１４に接合された接合部材６および当該接合部材６に接合されたランド３を介して配線基板２にも応力が作用することになり、図８中において矢印Ａ３および矢印Ａ４にて示す方向に向けて配線基板２が撓むことになる。
【００６１】
一方、積層セラミックコンデンサ１０Ｂに印加されていた電圧が除去された場合には、積層セラミックコンデンサ１０Ｂに生じていた歪みもすべて取り除かれることになるため、当該状態においては、撓んでいた配線基板２が元の状態に復帰することになる。
【００６２】
したがって、積層セラミックコンデンサ１０Ｂに印加される電圧の周期に合わせて、上述したメカニズムに基づいて、配線基板２が撓んだ状態と撓んでいない状態との間で繰り返し変形することになるため、これに伴って回路基板が周期的に振動することになり、何ら対策を施していない場合には、結果として騒音が発生することになる。
【００６３】
そのため、本実施の形態における回路基板および積層セラミックコンデンサの実装方法は、複数の積層セラミックコンデンサが配線基板に実装される場合において、当該複数の積層セラミックコンデンサに含まれる複数の特定の積層セラミックコンデンサからなる積層セラミックコンデンサ群に着目し、当該積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサに電圧が印加された場合に生じることとなる歪みの大きさや向きを考慮に含めたレイアウトを採用することにより、回路基板の厚みの増大を避けつつ騒音の低減を図るものである。
【００６４】
（第１構成例）
図９は、本実施の形態に基づいた第１構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを示す概略斜視図であり、図１０は、当該第１構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形の一例を示す図である。また、図１１は、当該第１構成例に係る回路基板およびこれに具備された積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【００６５】
なお、図１１（Ａ）においては、図１０に示す時刻ｔｘにおいて生じる応力のうち、複数の積層セラミックコンデンサが並ぶ方向において生じる応力のみを示しており、図１１（Ｂ）においては、図１０に示す時刻ｔｙにおいて生じる応力をのうち、複数の積層セラミックコンデンサが並ぶ方向において生じる応力のみを示している。
【００６６】
本第１構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、同等の仕様の一対の積層セラミックコンデンサに着目したものである。
【００６７】
図９、図１１（Ａ）および図１１（Ｂ）に示すように、第１構成例に係る回路基板１Ａにおいては、当該回路基板１Ａの領域Ｒ内において、一対の積層セラミックコンデンサである第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が、配線基板２の主表面と平行な方向に沿って近傍に並んで配置されている。ここで、上述した「近傍」とは、配線基板２に伝播した振動の波長の１／１０程度の範囲を意味する。また、より好ましくは、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が、他の素子（当該他の素子には、他の積層セラミックコンデンサはもとより、積層セラミックコンデンサ以外の他の電子部品も含む）が間に介在することなく並んで配置される。第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２は、いずれも上述した第１実装構造が採用されて配線基板２に実装されたものである。
【００６８】
より詳細には、図１１（Ａ）および図１１（Ｂ）に示すように、第１積層セラミックコンデンサ１０Ａ１の厚み方向端面１６および第２積層セラミックコンデンサ１０Ａ２の厚み方向端面１６のうち、配線基板２に対面する方の端面は、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２がいずれも略直方体形状を有しているため、いずれも一対の短辺および一対の長辺を有する略長方形状を有しており、このうちの長辺と平行な方向に延びる直線１００上に位置することとなるように、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が隣り合って並んで配置されている。なお、本第１構成例においては、第１積層セラミックコンデンサ１０Ａ１の長さ方向Ｌと、第２積層セラミックコンデンサ１０Ａ２の長さ方向Ｌとが、互いに同一の方向を向くように配置されている。
【００６９】
この場合、一対の隣り合う第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２の対向面は、第１積層セラミックコンデンサ１０Ａ１の一対の長さ方向端面１５のうちの一方と、第２積層セラミックコンデンサ１０Ａ２の一対の長さ方向端面１５のうちの一方とによって構成されることになる。そのため、電圧印加時においてこれら対向面にて発生する歪みの向きは、図中において矢印ＡＲＬで示すように互いに逆向きとなる。
【００７０】
図９に示すように、配線基板２に実装された第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２は、それぞれ配線基板２に設けられたランド３および配線４を介して信号源５に電気的に接続されている。信号源５は、当該回路基板１Ａ中に設けられていてもよいし、回路基板１Ａの外部に設けられていてもよい。ここで、第１積層セラミックコンデンサ１０Ａ１に電気的に接続された信号源５にて生成される信号と、第２積層セラミックコンデンサ１０Ａ２に電気的に接続された信号源５にて生成される信号とは、相互に異なるものとなっている。
【００７１】
具体的には、図１０に示すように、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形は、所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）毎に０［Ｖ］と＋Ｖ［Ｖ］との間で電圧が切り替わる矩形波とされており、第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形は、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と１８０度の位相差をもって所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）毎に＋Ｖ［Ｖ］と０［Ｖ］との間で電圧が切り替わる矩形波とされている。すなわち、本第１構成例においては、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と、第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形とが、振幅が同じで逆位相のものとなっており、そのため、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の絶対値および第２積層セラミックコンデンサ１０Ａ２に印加される電圧の絶対値の和が、常時略一定となっている。
【００７２】
そのため、図１１（Ａ）に示すように、時刻ｔｘにおいては、第１積層セラミックコンデンサ１０Ａ１にのみ歪みが生じ、第２積層セラミックコンデンサ１０Ａ２には歪みが生じないことになり、図１１（Ｂ）に示すように、時刻ｔｙにおいては、第２積層セラミックコンデンサ１０Ａ２にのみ歪みが生じ、第１積層セラミックコンデンサ１０Ａ１には歪みが生じないことになる。
【００７３】
ここで、上述したように、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２は同等の仕様のものであるため、その静電容量は同じであり、また、当該第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形は、振幅が同じで逆位相のものであるため、振動源としての第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２にて発生する振動波も、その振幅が同じで逆位相のものとなる。そのため、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２に発生する歪み量の総和が、常時略一定に保たれることになる。
【００７４】
その結果、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２にて発生した振動が伝播することによって配線基板２に生じる、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が並ぶ方向における撓み変形（すなわち、図１１（Ａ）および図１１（Ｂ）において矢印Ｃで示す方向に沿った撓み変形）が、これら第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２の実装位置近傍の領域Ｒ内において、常時一定の撓み量となるため、当該部分の配線基板２が概ね振動することなく定常的に撓んだ状態を保つことになる。
【００７５】
なお、上述した「印加される電圧の絶対値の総和が常時略一定」あるいは「歪み量の総和が常時略一定」とは、各々の積層セラミックコンデンサから配線基板に伝播する振動の差を埋める程度の範囲で一定であることを意味している（以下、同じ）。
【００７６】
したがって、本第１構成例に係る回路基板１Ａとすることにより、配線基板２に発生する振動が低減されることになるため、結果として回路基板１Ａの厚みを増大させることなく騒音を低減させることができる。また、配線基板２の表裏面に第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２を実装するものでもないため、配線基板２の片面のみにしか電子部品を実装できない場合等においてもその適用が可能であり、設計自由度を高く確保しつつ騒音の低減を図ることができる。
【００７７】
なお、上記第１構成例においては、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形を振幅が同じで逆位相の矩形波とした場合を例示したが、これら電圧の波形が相補的な関係にあれば、第１積層セラミックコンデンサ１０Ａ１に発生する歪み量と第２積層セラミックコンデンサ１０Ａ２に発生する歪み量との和を常時略一定とすることができる。以下、その一例を具体的に例示する。
【００７８】
図１２および図１３は、第１構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形の他の一例およびさらに他の一例を示す図である。
【００７９】
図１２に示す例においては、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形は、所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）毎に−Ｖ［Ｖ］と＋Ｖ［Ｖ］との間で電圧が切り替わる矩形波とされており、第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形は、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と１８０度の位相差をもって所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）毎に＋Ｖ［Ｖ］と−Ｖ［Ｖ］との間で電圧が切り替わる矩形波とされている。すなわち、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と、第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形とが、振幅が同じで逆位相のものとなっており、そのため、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の絶対値および第２積層セラミックコンデンサ１０Ａ２に印加される電圧の絶対値の和が、常時略一定となっている。
【００８０】
このように構成した場合にも、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と、第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形とが、相補的な関係にあるため、第１積層セラミックコンデンサ１０Ａ１に発生する歪み量と第２積層セラミックコンデンサ１０Ａ２に発生する歪み量との和を常時略一定とすることができる。
【００８１】
図１３に示す例においては、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形は、所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）において０Ｖ［Ｖ］および＋Ｖ［Ｖ］をピークとする正弦波とされており、第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形は、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と１８０度の位相差をもって所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）において＋Ｖ［Ｖ］と０［Ｖ］をピークとする正弦波とされている。
【００８２】
このように構成した場合にも、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と、第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形とが、相補的な関係にあるため、第１積層セラミックコンデンサ１０Ａ１に発生する歪み量と第２積層セラミックコンデンサ１０Ａ２に発生する歪み量との和を常時略一定とすることができる。
【００８３】
（第２構成例）
図１４は、第２構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【００８４】
本第２構成例は、上記第１構成例と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、同等の仕様の一対の積層セラミックコンデンサに着目したものである。
【００８５】
図１４（Ａ）および図１４（Ｂ）に示すように、第２構成例に係る回路基板１Ｂにおいては、当該回路基板１Ｂの領域Ｒ内において、一対の積層セラミックコンデンサである第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が、配線基板２の主表面と平行な方向に沿って近傍に並んで配置されている。ここで、上述した「近傍」とは、配線基板２に伝播した振動の波長の１／１０程度の範囲を意味する。また、より好ましくは、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が、他の素子（当該他の素子には、他の積層セラミックコンデンサはもとより、積層セラミックコンデンサ以外の他の電子部品も含む）が間に介在することなく並んで配置される。第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２は、いずれも上述した第１実装構造が採用されて配線基板２に実装されたものである。
【００８６】
より詳細には、図１４（Ａ）および図１４（Ｂ）に示すように、第１積層セラミックコンデンサ１０Ａ１の厚み方向端面１６および第２積層セラミックコンデンサ１０Ａ２の厚み方向端面１６のうち、配線基板２に対面する方の端面は、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２がいずれも略直方体形状を有しているため、いずれも一対の短辺および一対の長辺を有する略長方形状を有しており、このうちの短辺と平行な方向に延びる直線１０１上に位置することとなるように、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が隣り合って並んで配置されている。なお、本第２構成例においては、第１積層セラミックコンデンサ１０Ａ１の幅方向Ｗと、第２積層セラミックコンデンサ１０Ａ２の幅方向Ｗとが、互いに同一の方向を向くように配置されている。
【００８７】
この場合、一対の隣り合う第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２の対向面は、第１積層セラミックコンデンサ１０Ａ１の一対の幅方向端面１７のうちの一方と、第２積層セラミックコンデンサ１０Ａ２の一対の幅方向端面１７のうちの一方とによって構成されることになる。そのため、電圧印加時においてこれら対向面にて発生する歪みの向きは、互いに逆向きとなる。
【００８８】
ここで、本第２構成例においても、上述した第１構成例と同様に、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２がそれぞれ異なる信号を生成する信号源５に接続されており、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形および第２積層セラミックコンデンサ１０Ａ２に印加される電圧の波形は、図１０の如くのものとされる。そのため、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２に発生する歪み量の総和が、常時略一定に保たれることになる。
【００８９】
その結果、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２にて発生した振動が伝播することによって配線基板２に生じる、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が並ぶ方向における撓み変形（すなわち、図１４（Ａ）および図１４（Ｂ）において矢印Ｄで示す方向に沿った撓み変形）が、これら第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２の実装位置近傍の領域Ｒ内において、常時一定の撓み量となるため、当該部分の配線基板２が概ね振動することなく定常的に撓んだ状態を保つことになる。
【００９０】
したがって、本第２構成例に係る回路基板１Ｂとすることにより、上記第１構成例と同様に、配線基板２に発生する振動が低減されることになるため、結果として回路基板１Ｂの厚みを増大させることなく騒音を低減させることができる。
【００９１】
（第３構成例）
図１５は、第３構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを模式的に示した図である。
【００９２】
本第３構成例は、上記第１構成例および第２構成例と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、同等の仕様の一対の積層セラミックコンデンサに着目するとともに、この積層セラミックコンデンサ群を複数組み備えさせることで上記第１構成例および上記第２構成例を組み合わせたものである。
【００９３】
図１５に示すように、本第３構成例に係る回路基板１Ｃにおいては、第１構成例の如くの一対の積層セラミックコンデンサが直線１００上に位置するように隣り合って配置されて積層セラミックコンデンサ群が構成されるとともに、当該積層セラミックコンデンサ群がさらに直線１００に沿って直線状に並んで複数配置されており、また、第２構成例の如くの一対の積層セラミックコンデンサが直線１０１上に位置するように隣り合って配置されて積層セラミックコンデンサ群が構成されるとともに、当該積層セラミックコンデンサ群がさらに直線１０１に沿って直線状に並んで複数配置されている。
【００９４】
その結果、本第３構成例に係る回路基板１Ｃにおいては、個々の積層セラミックコンデンサ群が回路基板１Ｃの実装面にマトリックス状（行列状）に並んで配置されることになり、これに伴って、個々の積層セラミックコンデンサ１０Ａも、回路基板１Ｃの実装面にマトリックス状（行列状）に配置されることになる。なお、個々の積層セラミックコンデンサ１０Ａは、いずれも上述した第１実装構造が採用されて配線基板２に実装されたものである。
【００９５】
このように構成した場合には、行方向または列方向において隣り合う積層セラミックコンデンサ１０Ａ同士が、互いに上述した第１構成例または第２構成例における第１積層セラミックコンデンサ１０Ａ１と第２積層セラミックコンデンサ１０Ａ２との関係を有することになる。
【００９６】
したがって、本第３構成例に係る回路基板１Ｃとすることにより、マトリックス状に配置された積層セラミックコンデンサ１０Ａが位置する部分の配線基板２の全体において振動が低減されることになるため、結果として回路基板１Ｃの厚みを増大させることなく騒音を低減させることができる。
【００９７】
（第４構成例）
図１６は、第４構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【００９８】
本第４構成例は、上記第１構成例と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、同等の仕様の一対の積層セラミックコンデンサに着目したものである。
【００９９】
図１６（Ａ）および図１６（Ｂ）に示すように、本第４構成例に係る回路基板１Ｄは、上述した第１構成例に係る回路基板１Ａと比較した場合に、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２が、いずれも上述した第２実装構造が採用されて配線基板２に実装されている点においてのみ相違している。
【０１００】
この場合、一対の隣り合う第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２の対向面は、第１積層セラミックコンデンサ１０Ｂ１の一対の幅方向端面１７のうちの一方と、第２積層セラミックコンデンサ１０Ｂ２の一対の幅方向端面１７のうちの一方とによって構成されることになる。そのため、電圧印加時においてこれら対向面にて発生する歪みの向きは、互いに逆向きとなる。
【０１０１】
ここで、本第４構成例においても、上述した第１構成例と同様に、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２がそれぞれ異なる信号を生成する信号源５に接続されており、第１積層セラミックコンデンサ１０Ｂ１に印加される電圧の波形および第２積層セラミックコンデンサ１０Ｂ２に印加される電圧の波形は、図１０の如くのものとされる。そのため、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２に発生する歪み量の総和が、常時略一定に保たれることになる。
【０１０２】
その結果、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２にて発生した振動が伝播することによって配線基板２に生じる、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２が並ぶ方向における撓み変形（すなわち、図１６（Ａ）および図１６（Ｂ）において矢印Ｃで示す方向に沿った撓み変形）が、これら第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２の実装位置近傍の領域Ｒ内において、常時一定の撓み量となるため、当該部分の配線基板２が概ね振動することなく定常的に撓んだ状態を保つことになる。
【０１０３】
したがって、本第４構成例に係る回路基板１Ｄとすることにより、上記第１構成例と同様に、配線基板２に発生する振動が低減されることになるため、結果として回路基板１Ｄの厚みを増大させることなく騒音を低減させることができる。
【０１０４】
（第５構成例）
図１７は、第５構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。
【０１０５】
本第５構成例は、上記第２構成例と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、同等の仕様の一対の積層セラミックコンデンサに着目したものである。
【０１０６】
図１７（Ａ）および図１７（Ｂ）に示すように、本第５構成例に係る回路基板１Ｅは、上述した第２構成例に係る回路基板１Ｂと比較した場合に、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２が、いずれも上述した第２実装構造が採用されて配線基板２に実装されている点においてのみ相違している。
【０１０７】
この場合、一対の隣り合う第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２の対向面は、第１積層セラミックコンデンサ１０Ｂ１の一対の厚み方向端面１６のうちの一方と、第２積層セラミックコンデンサ１０Ｂ２の一対の厚み方向端面１６のうちの一方とによって構成されることになる。そのため、電圧印加時においてこれら対向面にて発生する歪みの向きは、互いに逆向きとなる。
【０１０８】
ここで、本第５構成例においても、上述した第１構成例と同様に、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２がそれぞれ異なる信号を生成する信号源５に接続されており、第１積層セラミックコンデンサ１０Ｂ１に印加される電圧の波形および第２積層セラミックコンデンサ１０Ｂ２に印加される電圧の波形は、図１０の如くのものとされる。そのため、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２に発生する歪み量の総和が、常時略一定に保たれることになる。
【０１０９】
その結果、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２にて発生した振動が伝播することによって配線基板２に生じる、第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２が並ぶ方向における撓み変形（すなわち、図１７（Ａ）および図１７（Ｂ）において矢印Ｄで示す方向に沿った撓み変形）が、これら第１積層セラミックコンデンサ１０Ｂ１および第２積層セラミックコンデンサ１０Ｂ２の実装位置近傍の領域Ｒ内において、常時一定の撓み量となるため、当該部分の配線基板２が概ね振動することなく定常的に撓んだ状態を保つことになる。
【０１１０】
したがって、本第５構成例に係る回路基板１Ｅとすることにより、上記第１構成例と同様に、配線基板２に発生する振動が低減されることになるため、結果として回路基板１Ｅの厚みを増大させることなく騒音を低減させることができる。
【０１１１】
（第６構成例）
図１８は、第６構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトを模式的に示した図である。
【０１１２】
本第６構成例は、上記第４構成例および第５構成例と同様に、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、同等の仕様の一対の積層セラミックコンデンサに着目するとともに、この積層セラミックコンデンサ群を複数組み備えさせることで上記第４構成例および上記第５構成例を組み合わせたものである。
【０１１３】
図１８に示すように、本第６構成例に係る回路基板１Ｆにおいては、第４構成例の如くの一対の積層セラミックコンデンサが直線１００上に位置するように隣り合って配置されて積層セラミックコンデンサ群が構成されるとともに、当該積層セラミックコンデンサ群がさらに直線１００に沿って直線状に並んで複数配置されており、また、第５構成例の如くの一対の積層セラミックコンデンサが直線１０１上に位置するように隣り合って配置されて積層セラミックコンデンサ群が構成されるとともに、当該積層セラミックコンデンサ群がさらに直線１０１に沿って直線状に並んで複数配置されている。
【０１１４】
その結果、本第６構成例に係る回路基板１Ｆにおいては、個々の積層セラミックコンデンサ群が回路基板１Ｆの実装面にマトリックス状（行列状）に並んで配置されることになり、これに伴って、個々の積層セラミックコンデンサ１０Ｂも、回路基板１Ｆの実装面にマトリックス状（行列状）に配置されることになる。なお、個々の積層セラミックコンデンサ１０Ｂは、いずれも上述した第２実装構造が採用されて配線基板２に実装されたものである。
【０１１５】
このように構成した場合には、行方向または列方向において隣り合う積層セラミックコンデンサ１０Ｂ同士が、互いに上述した第４構成例または第５構成例における第１積層セラミックコンデンサ１０Ｂ１と第２積層セラミックコンデンサ１０Ｂ２との関係を有することになる。
【０１１６】
したがって、本第６構成例に係る回路基板１Ｆとすることにより、マトリックス状に配置された積層セラミックコンデンサ１０Ｂが位置する部分の配線基板２の全体において振動が低減されることになるため、結果として回路基板１Ｆの厚みを増大させることなく騒音を低減させることができる。
【０１１７】
（第７構成例）
図１９は、第７構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。また、図２０は、第７構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形の一例を示す図である。
【０１１８】
本第７構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、同等の仕様の３つの積層セラミックコンデンサに着目したものである。
【０１１９】
図１９（Ａ）および図１９（Ｂ）に示すように、第７構成例に係る回路基板１Ｇにおいては、当該回路基板１Ｇの領域Ｒ内において、３つの積層セラミックコンデンサである第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３が、配線基板２の主表面と平行な方向に沿って近傍に並んで配置されている。ここで、上述した「近傍」とは、配線基板２に伝播した振動の波長の１／１０程度の範囲を意味する。また、より好ましくは、第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３が、他の素子（当該他の素子には、他の積層セラミックコンデンサはもとより、積層セラミックコンデンサ以外の他の電子部品も含む）が間に介在することなく並んで配置される。第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３は、いずれも上述した第１実装構造が採用されて配線基板２に実装されたものである。
【０１２０】
より詳細には、図１９（Ａ）および図１９（Ｂ）に示すように、第１積層セラミックコンデンサ１０Ａ１の厚み方向端面１６、第２積層セラミックコンデンサ１０Ａ２の厚み方向端面１６および第３積層セラミックコンデンサ１０Ａ３のうち、配線基板２に対面する方の端面は、第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３がいずれも略直方体形状を有しているため、いずれも一対の短辺および一対の長辺を有する略長方形状を有しており、このうちの第１積層セラミックコンデンサ１０Ａ１の長辺と平行な方向に延びる直線１００上に位置することとなるように、第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３が隣り合って並んで配置されている。
【０１２１】
ここで、本第７構成例においては、第１積層セラミックコンデンサ１０Ａ１の長さ方向Ｌと、第２積層セラミックコンデンサ１０Ａ２の幅方向Ｗと、第３積層セラミックコンデンサ１０Ａ３の幅方向Ｗとが、互いに同一の方向を向くように配置されている。
【０１２２】
この場合、隣り合う第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２の対向面は、第１積層セラミックコンデンサ１０Ａ１の一対の長さ方向端面１５のうちの一方と、第２積層セラミックコンデンサ１０Ａ２の一対の幅方向端面１７のうちの一方とによって構成されることになる。また、隣り合う第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３の対向面は、第２積層セラミックコンデンサ１０Ａ２の一対の幅方向端面１７のうちの一方と、第２積層セラミックコンデンサ１０Ａ２の一対の幅方向端面１７のうちの一方とによって構成されることになる。そのため、電圧印加時においてこれら対向面にて発生する歪みの向きは、図中において矢印ＡＲＬ，ＡＲＷ示すように互いに逆向きとなる。
【０１２３】
図２０に示すように、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形は、所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）毎に０［Ｖ］と＋Ｖ［Ｖ］との間で電圧が切り替わる矩形波とされており、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３に印加される電圧の波形は、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と１８０度の位相差をもって所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）毎に＋Ｖ［Ｖ］と０［Ｖ］との間で電圧が切り替わる矩形波とされている。すなわち、本第１構成例においては、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３に印加される電圧の波形とが、振幅が同じで逆位相のものとなっている。
【０１２４】
そのため、図１９（Ａ）に示すように、時刻ｔｘにおいては、第１積層セラミックコンデンサ１０Ａ１にのみ歪みが生じ、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３には歪みが生じないことになり、図１９（Ｂ）に示すように、時刻ｔｙにおいては、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３にのみ歪みが生じ、第１積層セラミックコンデンサ１０Ａ１には歪みが生じないことになる。
【０１２５】
ここで、図４を参照して、略直方体形状を有する積層セラミックコンデンサに電圧印加時において発生する歪み量は長さ方向Ｌと幅方向Ｗとで異なり、概して長さ方向Ｌにおける歪み量が幅方向Ｗにおける歪み量よりも大きくなる。そのため、上記の如くのレイアウトとすることにより、第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３に発生する歪み量の総和が、常時略一定に保てることになる。
【０１２６】
その結果、第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３にて発生した振動が伝播することによって配線基板２に生じる、第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３が並ぶ方向における撓み変形（すなわち、図１９（Ａ）および図１９（Ｂ）において矢印Ｅで示す方向に沿った撓み変形）が、これら第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３の実装位置近傍の領域Ｒ内において、常時一定の撓み量となるため、当該部分の配線基板２が概ね振動することなく定常的に撓んだ状態を保つことになる。
【０１２７】
したがって、本第７構成例に係る回路基板１Ｇとすることにより、配線基板２に発生する振動が低減されることになるため、結果として回路基板１Ｇの厚みを増大させることなく騒音を低減させることができる。
【０１２８】
（第８構成例）
図２１は、第８構成例に係る回路基板に具備された積層セラミックコンデンサのレイアウトおよび当該積層セラミックコンデンサに生じる経時的な応力の変化を模式的に示した図である。また、図２２は、第８構成例に係る回路基板に具備された積層セラミックコンデンサに印加される電圧の波形の一例を示す図である。
【０１２９】
本第８構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、異なる仕様の一対の積層セラミックコンデンサに着目したものである。
【０１３０】
図２１（Ａ）および図２１（Ｂ）に示すように、第８構成例に係る回路基板１Ｈにおいては、当該回路基板１Ｈの領域Ｒ内において、一対の積層セラミックコンデンサである第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が、配線基板２の主表面と平行な方向に沿って近傍に並んで配置されている。ここで、上述した「近傍」とは、配線基板２に伝播した振動の波長の１／１０程度の範囲を意味する。また、より好ましくは、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が、他の素子（当該他の素子には、他の積層セラミックコンデンサはもとより、積層セラミックコンデンサ以外の他の電子部品も含む）が間に介在することなく並んで配置される。第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２は、いずれも上述した第１実装構造が採用されて配線基板２に実装されたものである。
【０１３１】
より詳細には、図２１（Ａ）および図２１（Ｂ）に示すように、第１積層セラミックコンデンサ１０Ａ１の厚み方向端面１６および第２積層セラミックコンデンサ１０Ａ２の厚み方向端面１６のうち、配線基板２に対面する方の端面は、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２がいずれも略直方体形状を有しているため、いずれも一対の短辺および一対の長辺を有する略長方形状を有しており、このうちの長辺と平行な方向に延びる直線１００上に位置することとなるように、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が隣り合って並んで配置されている。
【０１３２】
ここで、本第８構成例においては、第１積層セラミックコンデンサ１０Ａ１の長さ方向Ｌと、第２積層セラミックコンデンサ１０Ａ２の幅方向Ｗとが、互いに同一の方向を向くように配置されている。
【０１３３】
この場合、隣り合う第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２の対向面は、第１積層セラミックコンデンサ１０Ａ１の一対の長さ方向端面１５のうちの一方と、第２積層セラミックコンデンサ１０Ａ２の一対の幅方向端面１７のうちの一方とによって構成されることになる。そのため、電圧印加時においてこれら対向面にて発生する歪みの向きは、図中において矢印ＡＲＬ，ＡＲＷ示すように互いに逆向きとなる。
【０１３４】
図２２に示すように、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形は、所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）毎に０［Ｖ］と＋Ｖ［Ｖ］との間で電圧が切り替わる矩形波とされており、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３に印加される電圧の波形は、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と１８０度の位相差をもって所定のタイミング（時刻ｔ１，ｔ２，ｔ３，・・・）毎に＋ＶＡ［Ｖ］と０［Ｖ］との間で電圧が切り替わる矩形波とされている。ここで、第２積層セラミックコンデンサ１０Ａ２に印加された際の電圧値＋ＶＡ［Ｖ］は、第１積層セラミックコンデンサ１０Ａ１に印加された際の電圧値＋Ｖ［Ｖ］よりも大きい値とされる。すなわち、本第１構成例においては、第１積層セラミックコンデンサ１０Ａ１に印加される電圧の波形と、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３に印加される電圧の波形とが、振幅が異なる逆位相のものとなっている。
【０１３５】
ここで、図４を参照して、略直方体形状を有する積層セラミックコンデンサに電圧印加時において発生する歪み量は長さ方向Ｌと幅方向Ｗとで異なり、概して長さ方向Ｌにおける歪み量が幅方向Ｗにおける歪み量よりも大きくなる。そのため、上記の如く、第２積層セラミックコンデンサ１０Ａ２に印加される電圧値を第１積層セラミックコンデンサ１０Ａ１に印加される電圧値よりも大きくすることにより、第１積層セラミックコンデンサ１０Ａ１、第２積層セラミックコンデンサ１０Ａ２および第３積層セラミックコンデンサ１０Ａ３に発生する歪み量の総和が、常時略一定に保てることになる。
【０１３６】
そのため、図２１（Ａ）に示すように、時刻ｔｘにおいては、第１積層セラミックコンデンサ１０Ａ１にのみ歪みが生じ、第２積層セラミックコンデンサ１０Ａ２には歪みが生じないことになり、図２１（Ｂ）に示すように、時刻ｔｙにおいては、第２積層セラミックコンデンサ１０Ａにのみ歪みが生じ、第１積層セラミックコンデンサ１０Ａ１には歪みが生じないことになる。
【０１３７】
その結果、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２にて発生した振動が伝播することによって配線基板２に生じる、第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２が並ぶ方向における撓み変形（すなわち、図２１（Ａ）および図２１（Ｂ）において矢印Ｆで示す方向に沿った撓み変形）が、これら第１積層セラミックコンデンサ１０Ａ１および第２積層セラミックコンデンサ１０Ａ２の実装位置近傍の領域Ｒ内において、常時一定の撓み量となるため、当該部分の配線基板２が概ね振動することなく定常的に撓んだ状態を保つことになる。
【０１３８】
したがって、本第８構成例に係る回路基板１Ｈとすることにより、配線基板２に発生する振動が低減されることになるため、結果として回路基板１Ｈの厚みを増大させることなく騒音を低減させることができる。
【０１３９】
以上において説明したように、本実施の形態における回路基板１Ａ〜１Ｈにおいては、いずれも積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサのうち、隣り合う積層セラミックコンデンサの対向面において電圧印加時に発生する歪みの向きが、互いに逆向きとされており、当該積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサが並ぶ方向において当該複数の積層セラミックコンデンサに発生する歪み量の総和が、常時略一定とされている。
【０１４０】
また、本実施の形態における積層セラミックコンデンサの実装方法は、上記条件を満たすように複数の積層セラミックコンデンサを配線基板に実装するものであり、積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサのうち、隣り合う積層セラミックコンデンサの対向面において電圧印加時に発生する歪みの向きが互いに逆向きになるとともに、当該積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサが並ぶ方向において当該複数の積層セラミックコンデンサに発生する歪み量の総和が常時略一定となるように、当該複数の積層セラミックコンデンサを配線基板に実装するものである。
【０１４１】
これにより、配線基板２に発生する振動が低減されることになり、結果として回路基板１Ａ〜１Ｈの厚みを増大させることなく騒音を低減させることができる。
【０１４２】
なお、上記条件を満たすレイアウトを容易に実現するためには、積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサの各々が有する積層体の積層方向（すなわち厚み方向Ｔ）がいずれも同一の方向を向くように、個々の積層セラミックコンデンサが実装されることが好適である。
【０１４３】
今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【０１４４】
１Ａ〜１Ｈ  回路基板、２  配線基板、３  ランド、４  配線、５  信号源、６  接合部材、１０，１０Ａ，１０Ａ１〜１０Ａ３，１０Ｂ，１０Ｂ１，１０Ｂ２  積層セラミックコンデンサ、１１  積層体、１２  誘電体層、１３  内部電極層、１４  外部電極、１５  長さ方向端面、１６  厚み方向端面、１７  幅方向端面、１８  角部。
【図１】
2014183173.tif 000003
【図２】
2014183173.tif 000004
【図３】
2014183173.tif 000005
【図４】
2014183173.tif 000006
【図５】
2014183173.tif 000007
【図６】
2014183173.tif 000008
【図７】
2014183173.tif 000009
【図８】
2014183173.tif 000010
【図９】
2014183173.tif 000011
【図１０】
2014183173.tif 000012
【図１１】
2014183173.tif 000013
【図１２】
2014183173.tif 000014
【図１３】
2014183173.tif 000015
【図１４】
2014183173.tif 000016
【図１５】
2014183173.tif 000017
【図１６】
2014183173.tif 000018
【図１７】
2014183173.tif 000019
【図１８】
2014183173.tif 000020
【図１９】
2014183173.tif 000021
【図２０】
2014183173.tif 000022
【図２１】
2014183173.tif 000023
【図２２】
2014183173.tif 000024