(57)【要約】【課題】Auよりも安価な電極を用いることができる。【解決手段】半導体装置は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層と、を備える。【選択図】図１
2014232859.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層と、を備え、
前記窒化チタン層の厚みは１００ｎｍ以上である、半導体装置。
【請求項２】
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層と、を備え、さらに、
前記アルミニウム層と前記窒化チタン層との間、または、前記窒化チタン層と前記電極層との間に、チタンにより形成されている第２のチタン層、を備え、
前記窒化チタン層の厚みは５０ｎｍより厚い、半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第２のチタン層の厚みは、５ｎｍ以上である、半導体装置。
【請求項４】
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層と、を備え、さらに、
前記アルミニウム層と前記窒化チタン層との間に、チタンにより形成されている第２のチタン層と、
前記窒化チタン層と前記電極層との間に、チタンにより形成されている第３のチタン層と、を備え、
前記窒化チタン層の厚みは５０ｎｍより厚い、半導体装置。
【請求項５】
請求項４に記載の半導体装置であって、
前記第２のチタン層の厚みと、前記第３のチタン層の厚みとは、それぞれ５ｎｍ以上である、半導体装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載の半導体装置であって、
前記半導体層は、ＩＩＩ族窒化物のｎ型半導体により形成されている、半導体装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の半導体装置であって、
前記第１のチタン層は、前記半導体層の第１の面に対して加工処理が施された後に、前記第１の面とは逆の面に形成される層である、半導体装置。
【請求項８】
半導体装置の製造方法であって、
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層を積層する工程と、を備え、
前記窒化チタン層の厚みは１００ｎｍ以上である、半導体装置の製造方法。
【請求項９】
半導体装置の製造方法であって、
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層を積層する工程と、を備え、さらに、
前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間、または、前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程、を備え、
前記窒化チタン層の厚みは５０ｎｍより厚い、半導体装置の製造方法。
【請求項１０】
半導体装置の製造方法であって、
半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、
前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、
前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、
前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層を積層する工程と、を備え、さらに、
前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程と、
前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第３のチタン層を積層する工程と、を備え、
前記窒化チタン層の厚みは５０ｎｍより厚い、半導体装置の製造方法。
【請求項１１】
請求項８から請求項１０のいずれか１項に記載の半導体装置の製造方法であって、さらに、
前記電極層を積層する工程の後に、前記各工程により生成された積層体に対して５５０度未満で熱処理を行う工程、を備え、
前記半導体層は、ＩＩＩ族窒化物のｎ型半導体より形成されている、半導体装置の製造方法。
【請求項１２】
請求項８から請求項１１のいずれか１項に記載の半導体装置の製造方法であって、
前記第１のチタン層を積層する工程から前記電極層を積層する工程までの工程は、いずれも非酸素雰囲気において行う、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、窒化ガリウムを用いた半導体の電極として、金（Ａｕ）が用いられている（例えば、特許文献１）。特許文献１の半導体装置は、半導体基板上に、アルミニウム（Ａｌ）層、バリアメタル層、が順に積層されており、バリアメタル層上には電極層として金（Ａｕ）が積層されている構造となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１７３３８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に記載された技術において、電極は金を用いているため、製造コストが嵩むという課題があった。そのほか、従来の半導体装置においては、その小型化や、省資源化、製造の容易化、製造の精確さ、作業性の向上等が望まれていた。
【課題を解決するための手段】
【０００５】
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。
【０００６】
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層と、を備え、前記窒化チタン層の厚みは１００ｎｍ以上である。この形態の半導体装置によれば、電極としてＡｕより安価な電極を用いることができる。
【０００７】
（２）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層と、を備え、さらに、前記アルミニウム層と前記窒化チタン層との間、または、前記窒化チタン層と前記電極層との間に、チタンにより形成されている第２のチタン層、を備え、前記窒化チタン層の厚みは５０ｎｍより厚い。この形態の半導体装置によれば、電極としてＡｕより安価な電極を用いることができる。また、この形態の半導体装置によれば、第２のチタン層が無い半導体装置に比べて窒化チタン層を薄くできる。
【０００８】
（３）上記形態の半導体装置において、前記第２のチタン層の厚みは、５ｎｍ以上としてもよい。
【０００９】
（４）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層と、を備え、さらに、前記アルミニウム層と前記窒化チタン層との間に、チタンにより形成されている第２のチタン層と、前記窒化チタン層と前記電極層との間に、チタンにより形成されている第３のチタン層と、を備え、前記窒化チタン層の厚みは５０ｎｍより厚い。この形態の半導体装置によれば、電極としてＡｕより安価な電極を用いることができる。また、この形態の半導体装置によれば、第２のチタン層および第３のチタン層が無い半導体装置に比べて窒化チタン層を薄くできる。
【００１０】
（５）上記形態の半導体装置において、前記第２のチタン層の厚みと、前記第３のチタン層の厚みとは、それぞれ５ｎｍ以上としてもよい。
【００１１】
（６）上記形態の半導体装置において、前記半導体層は、ＩＩＩ族窒化物のｎ型半導体により形成されていてもよい。この形態の半導体装置によれば、ＩＩＩ族窒化物のｎ型半導体と電極との接触は、良好なオーミック接触とすることができる。
【００１２】
（７）上記形態の半導体装置において、前記第１のチタン層は、前記半導体層の第１の面に対して加工処理がなされた後に、前記第１の面とは逆の面に形成される層であるとしてもよい。この形態の半導体装置によれば、加工処理がなされる第１の面とは逆の面に、電極層を面全体に堆積できる。このため、半導体を他のデバイスに実装する際に、電極間の抵抗を低くできる。また、実装する際の密着性を向上できる。
【００１３】
（８）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層を積層する工程と、を備え、前記窒化チタン層の厚みは１００ｎｍ以上である。この形態の半導体装置の製造方法によれば、電極としてＡｕより安価な電極を用いるため、半導体装置の製造コストを削減することができる。
【００１４】
（９）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層を積層する工程と、を備え、さらに、前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間、または、前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程、を備え、前記窒化チタン層の厚みは５０ｎｍより厚い。この形態の半導体装置の製造方法によれば、電極としてＡｕより安価な電極を用いるため、半導体装置の製造コストを削減することができる。また、この形態の半導体装置の製造方法によれば、第２のチタン層が無い半導体装置に比べて窒化チタン層を薄くできる。
【００１５】
（１０）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体層の少なくとも一部を覆うように形成されている層であって、チタンにより形成されている第１のチタン層を積層する工程と、前記第１のチタン層に対して前記半導体層とは反対側に形成された層であって、アルミニウムを主成分とするアルミニウム層を積層する工程と、前記アルミニウム層に対して前記第１のチタン層とは反対側に形成された層であって、窒化チタンにより形成されている窒化チタン層を積層する工程と、前記窒化チタン層に対して前記アルミニウム層とは反対側に形成された層であって、銀により形成されている電極層を積層する工程と、を備え、さらに、前記アルミニウム層を積層する工程と前記窒化チタン層を積層する工程との間に、チタンにより形成されている第２のチタン層を積層する工程と、前記窒化チタン層を積層する工程と前記電極層を積層する工程との間に、チタンにより形成されている第３のチタン層を積層する工程と、を備え、前記窒化チタン層の厚みは５０ｎｍより厚い。この形態の半導体装置の製造方法によれば、電極としてＡｕより安価な電極を用いるため、半導体装置の製造コストを削減することができる。また、この形態の半導体装置の製造方法によれば、第２のチタン層および第３のチタン層が無い半導体装置に比べて窒化チタン層を薄くできる。
【００１６】
（１１）上記形態の半導体装置の製造方法において、さらに、前記電極層を積層する工程の後に、前記各工程により生成された積層体に対して５５０度未満で熱処理を行う工程、を備え、前記半導体層は、ＩＩＩ族窒化物のｎ型半導体より形成されているとしてもよい。この形態の半導体装置の製造方法によれば、ＩＩＩ族窒化物のｎ型半導体より形成されている半導体と電極との接触は、良好なオーミック接触とすることができる。
【００１７】
（１２）上記形態の半導体装置の製造方法において、前記第１のチタン層を積層する工程から前記電極層を積層する工程までの工程は、いずれも非酸素雰囲気において行うとしてもよい。この形態の半導体装置の製造方法によれば、積層する金属の酸化を防止できる。
【００１８】
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
【００１９】
本発明は、半導体装置以外の種々の形態で実現することも可能である。例えば、半導体装置、半導体装置を備える電力変換装置等の形態で実現することができる。
【発明の効果】
【００２０】
本発明によれば、電極としてＡｕより安価な電極を用いることができる。
【図面の簡単な説明】
【００２１】
【図１】第１実施形態における半導体装置１００の構成を模式的に示す断面図。
【図２】第１実施形態における半導体装置１００の製造方法を示すフローチャート。
【図３】第２実施形態における半導体装置１１０の構成を模式的に示す断面図。
【図４】第２実施形態における半導体装置１１０の製造方法を示すフローチャート。
【図５】本実施形態の半導体装置の性能を評価するために用いた試作品を作成するためのフローチャート。
【図６】熱処理後に電極側から試作品を撮影した画像。
【図７】性能評価の結果を示す図。
【図８】試作例の構成を示す図。
【図９】各試作例のマイクロスクラッチ試験の結果。
【図１０】試作例８の各層をＴＥＭ（Transmission Electron Microscope）により撮影した画像。
【発明を実施するための形態】
【００２２】
Ａ．第１実施形態：
Ａ１．半導体装置１００の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、本実施形態における半導体装置１００の断面の一部を示している。なお、図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。また、図１には、説明を容易にするために、相互に直行するＸＹＺ軸が図示されている。以降の図についても同様である。なお、本明細書において、層の厚さとは、Ｘ軸方向の厚みをいう。
【００２３】
本実施形態における半導体装置１００は、ＳＢＤ（Schottky Barrier Diode）である。半導体装置１００は、半導体層１０と、チタン層２０と、アルミニウム層３０と、窒化チタン層４０と、電極層５０とを備える。
【００２４】
半導体層１０は、ＩＩＩ族窒化物のｎ型半導体により形成されている。「ＩＩＩ族窒化物」とは、ＩＩＩ−Ｖ族化合物のうち、Ｖ族元素として窒素を用いたものをいう。ＩＩＩ族窒化物としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウムが挙げられる。「ｎ型半導体」とは、ＩＩＩ族窒化物の場合は、ドナー不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などを添加した半導体をいう。本実施形態においては、半導体として、窒化ガリウムを用いた。なお、本明細書において半導体層１０を半導体基板１０とも呼ぶ。
【００２５】
窒化ガリウムは、他の半導体と比較して、（ｉ）熱伝導率が大きいため放熱性に優れている点、（ｉｉ）高温においても作動する点、（ｉｉｉ）電子の飽和速度が大きい点、（ｉｖ）絶縁破壊電圧が高い点で好ましい。
【００２６】
チタン層２０は、半導体層１０の一方の面を覆うように形成されている。チタン層２０は、チタンを主成分とする層である。本実施形態において、チタン層２０の厚さは１７．５ｎｍとする。
【００２７】
アルミニウム層３０は、チタン層２０に対して半導体層１０とは反対側（−Ｘ軸方向側）に形成されている。アルミニウム層３０は、アルミニウムを主成分とする層である。本実施形態において、アルミニウム層３０はアルミニウムのみからなる単層であり、その厚さは２００ｎｍである。なお、アルミニウム層は、アルミニウムを９０％以上含有する化合物（合金）であれば良く、その様な化合物であれば、アルミニウムの単層と同等の効果が得られる。化合物（合金）の例としてはＡｌ−ＳｉやＡｌ−Ｃｕなどが挙げられる。
【００２８】
窒化チタン層４０は、アルミニウム層３０に対してチタン層２０とは反対側（−Ｘ軸方向側）に形成されている。窒化チタン層４０は、窒化チタンを主成分とする層である。本実施形態において、窒化チタン層４０の厚さは１００ｎｍとする。なお、窒化チタン層４０の厚さは７５ｎｍより厚ければよい。窒化チタン層４０の厚さは、２０００ｎｍ以下が好ましい。２０００ｎｍより厚くすることにより、窒化チタン層４０で破損が発生しやすくなり、電極層５０との密着性が低下するためである。
【００２９】
電極層５０は、窒化チタン層４０に対してアルミニウム層３０とは反対側（−Ｘ軸方向側）に形成されている。電極層５０は、銀（Ａｇ）を主成分とする層である。本実施形態において、電極層５０の厚さは１００ｎｍとする。
【００３０】
このような形態とすることによって、電極として金よりも安価な銀を用いることができる。このため、製造コストを抑えることができる。また、このような形態とすることによって、半導体と電極（銀）との接触は、良好なオーミック接触となる。
【００３１】
Ａ２．半導体装置１００の製造方法：
図２は、第１実施形態における半導体装置１００の製造方法を示すフローチャートである。ステップＳ１００では、半導体基板１０を用意する。半導体基板１０のチタン層２０が形成される面には、予めエッチングが施されている。エッチングには、ドライエッチングやウェットエッチングがあるが、本実施形態においては、ドライエッチングを用いる。エッチングを施すことにより、接触抵抗率を下げることができる。また、半導体基板１０は、チタン層２０が形成される面とは反対側（＋Ｘ軸方向側）の面に予め加工処理が施されている。
【００３２】
予め施されている加工処理は、（ｉ）半導体基板１０への凹凸形状の形成、（ｉｉ）ソース電極の形成、（ｉｉｉ）絶縁膜の形成、（ｉｖ）ドライエッチング、（ｖ）ドレイン電極の形成、（ｖｉ）ゲート電極の形成、および（ｖｉｉ）熱処理を含む。
【００３３】
次に、ステップＳ１１０では、半導体基板１０の加工処理が施されていない側（―Ｘ軸方向側）の面にチタン層２０を形成する。チタン層２０の形成はスパッタリングにより行う。具体的には、まず、非酸素雰囲気のチャンバー内にアルゴンを導入した後、半導体層１０を設置する。次に、プラズマ化させたアルゴン（Ａｒ）の原子核を、ターゲットに当てる。その後、アルゴンの原子核があたった部分のターゲット原子が飛び、半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面に付着する。スパッタリングを用いることにより、予め加工処理が施されている面とは反対側（−Ｘ方向側）の面全体を、短時間で均一に成膜することができる。なお、スパッタリング時のＲＦ（Radio Frequency）パワーなどの条件は使用する機器により異なるため、適宜最適な条件に設定する。以下、各層のスパッタリング時も同様とする。
【００３４】
ステップＳ１１０において、ターゲットはチタンを放出するターゲットを用いる。「非酸素雰囲気」とは、酸素の分圧が、大気における酸素の分圧の１％未満である雰囲気をいう。
【００３５】
ステップＳ１２０では、チタン層２０の表面（−Ｘ軸方向側の面）にアルミニウム層３０を形成する。アルミニウム層３０の形成についても、スパッタリングを用いる。なお、ターゲットは、アルミニウムを放出するターゲットを用いる。
【００３６】
ステップＳ１３０では、アルミニウム層３０の表面（−Ｘ軸方向側の面）に窒化チタン層４０を形成する。窒化チタン層４０の形成についても、スパッタリングを用いる。なお、ターゲットは、チタンを放出するターゲットを用いる。また、スパッタリングを行う際、チャンバー内に、アルゴンと共に窒素ガスも導入する。この条件でスパッタリングを行うことにより、アルミニウム層３０の表面（−Ｘ軸方向側の面）に窒化チタン層４０を形成できる。
【００３７】
ステップＳ１４０では、窒化チタン層４０の表面（−Ｘ軸方向側の面）に電極層５０を形成する。電極層５０の形成についても、スパッタリングを用いる。なお、ターゲットは、銀を放出するターゲットを用いる。なお、本実施形態において、ステップＳ１１０からステップＳ１４０の成膜は、半導体基板１０をチャンバー内から出さない連続成膜とする。
【００３８】
ステップＳ１５０では、熱処理を行う。本実施形態における熱処理とは、半導体層１０と電極層５０との接触をオーミック接触とするための熱処理をいう。本実施形態において、熱処理は４００度で３０分間行う。以上の処理により、本実施形態における半導体装置１００が製造される。
【００３９】
この形態の半導体装置の製造方法によれば、電極として金より安価な銀を電極として用いるため、半導体装置の製造コストを削減することができる。また、この形態の半導体装置の製造方法によれば、窒化ガリウムにより形成されている半導体と電極との接触は、良好なオーミック接触とすることができる。
【００４０】
また、チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、いずれも非酸素雰囲気において行われる。このため、積層する金属の酸化を防止できる。
【００４１】
また、本実施形態において、半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面全体に各層（２０、３０、４０、５０）を堆積している。このため、電極層５０はこの面（−Ｘ方向側の面）全体に堆積できるため、半導体装置１００を他のデバイスに実装する際に、電極間の抵抗を低くできる。また、半導体装置１００を他のデバイスに実装する際の密着性を向上できる。
【００４２】
Ｂ．第２実施形態：
Ｂ１．半導体装置１１０の構成：
図３は、第２実施形態における半導体装置１１０の構成を模式的に示す断面図である。図３は、本実施形態における半導体装置１１０の断面の一部を示している。図１と同じように、半導体装置１１０の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。
【００４３】
第２実施形態における半導体装置１１０は、（ｉ）チタン層３５とチタン層４５とを備える点と、（ｉｉ）窒化チタン層４０の厚さとが図１に示した第１実施形態における半導体装置１００と異なっている。第２実施形態における半導体装置１１０の他の構成は、第１実施形態における半導体装置１００と同じである。
【００４４】
チタン層３５は、アルミニウム層３０と窒化チタン層４０との間に形成されている。チタン層３５は、チタンを主成分とする層である。本実施形態において、チタン層３５の厚さは５ｎｍとする。
【００４５】
チタン層４５は、窒化チタン層４０と電極層５０との間に形成されている。チタン層４５は、チタンを主成分とする層である。本実施形態において、チタン層４５の厚さは５ｎｍとする。
【００４６】
第１実施形態の半導体装置１００では、窒化チタン層４０の厚さは１００ｎｍである。一方、本実施形態の半導体装置１１０では、窒化チタン層４０の厚さは７５ｎｍである。
【００４７】
このように、半導体装置１１０では、層の厚み方向（Ｘ軸方向）において、窒化チタン層４０の前後にチタン層３５とチタン層４５とが形成されている。このため、第２実施形態における窒化チタン層４０は、第１実施形態の半導体装置１００の場合と比較して、より薄くできる。なお、半導体装置１１０は半導体装置１００と同様に、製造コストを抑えることができ、かつ、半導体と電極との接触は良好なオーミック接触となる。
【００４８】
Ｂ２．半導体装置１１０の製造方法：
図４は、第２実施形態における半導体装置１１０の製造方法を示すフローチャートである。第２実施形態における半導体装置１１０の製造方法は、（ｉ）チタン層形成を行う工程（ステップＳ１２５、ステップＳ１３５）を備える点と、（ｉｉ）ステップＳ１３０における窒化チタン層４０の厚さとが、図２に示した半導体装置１００の製造方法と異なっている。しかし、半導体装置１１０の製造方法における他の工程は、半導体装置１００の製造法と同じである。
【００４９】
半導体装置１１０の製造方法においては、ステップＳ１２０とステップＳ１３０との間に、ステップＳ１２５を行う。ステップＳ１２５では、アルミニウム層３０の表面（−Ｘ軸方向側の面）にチタン層３５を形成する。チタン層３５の形成についても、スパッタリングを用いる。
【００５０】
半導体装置１１０の製造方法においては、ステップＳ１３０とステップＳ１４０との間に、ステップＳ１３５を行う。ステップＳ１３５では、窒化チタン層４０の表面（−Ｘ軸方向側の面）にチタン層４５を形成する。チタン層４５の形成についても、スパッタリングを用いる。
【００５１】
第１実施形態の半導体装置１００の製造方法では、ステップＳ１３０における窒化チタン層４０の厚さは１００ｎｍである。一方、本実施形態の半導体装置１１０の製造方法では、ステップＳ１３０における窒化チタン層４０の厚さは７５ｎｍである。
【００５２】
Ｃ．性能評価：
Ｃ１．金属同士の反応評価：
例えば、アルミニウム層３０のアルミニウムと電極層５０の銀との反応のように、各層の金属同士が反応した場合、半導体層１０と電極層５０との接触は、良好なオーミック接触とはならない。このため、本実施形態の半導体装置１００において、各層の金属同士が反応するかどうかの性能評価を行った。
【００５３】
図５は、本実施形態の半導体装置の性能を評価するために用いた試作品を作成するためのフローチャートである。まず、ステップＳ２００では、サファイア基板を用意する。本実施形態において、半導体としては窒化ガリウムを用いている。しかし、性能評価においては、（i）安価である点と、（ｉｉ）サファイア基板は透明であるために、サファイア基板側から各金属層における反応の有無が視認できる点とからサファイア基板を用いた。
【００５４】
ステップＳ２１０では、サファイア基板上に金属層を形成する。なお、実験に使用した試作例における各金属層の構成は以下の通りである。
【００５５】
［試作例１］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／窒化チタン層４０（層厚：２５ｎｍ）／電極層５０（層厚：１００ｎｍ）
【００５６】
［試作例２］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／窒化チタン層４０（層厚：５０ｎｍ）／電極層５０（層厚：１００ｎｍ）
【００５７】
［試作例３］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／窒化チタン層４０（層厚：１００ｎｍ）／電極層５０（層厚：１００ｎｍ）
【００５８】
［試作例４］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／窒化チタン層４０（層厚：２００ｎｍ）／電極層５０（層厚：１００ｎｍ）
【００５９】
なお、試作例１から試作例４は、窒化チタン層４０の層厚のみ異なるが、それ以外は同じである。
【００６０】
［試作例５］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／チタン層３５（層厚：５ｎｍ）／窒化チタン層４０（層厚：５０ｎｍ）／チタン層４５（層厚：５ｎｍ）／電極層５０（層厚：１００ｎｍ）
【００６１】
［試作例６］
（サファイア基板／）チタン層２０（層厚：１７．５ｎｍ）／アルミニウム層３０（層厚：２００ｎｍ）／チタン層３５（層厚：５ｎｍ）／窒化チタン層４０（層厚：７５ｎｍ）／チタン層４５（層厚：５ｎｍ）／電極層５０（層厚：１００ｎｍ）
【００６２】
なお、試作例５と試作例６は、窒化チタン層４０の層厚のみ異なるが、それ以外は同じである。また、試作例１から試作例４と試作例５から試作例６とは、チタン層３５とチタン層４５が備えられている点と、窒化チタン層４０の層厚とが異なるが、それ以外は同じである。
【００６３】
ステップＳ２２０では、熱処理を行う。全ての試作例において、４００度で３０分の熱処理を行う。なお、試作例３と試作例４においては、４００度３０分の熱処理後、室温（２３度）まで放冷した後、耐熱性評価のために、（ｉ）４００度３０分、（ｉｉ）４５０度３０分、（ｉｉｉ）５００度３０秒、（ｉｖ）５００度５分の熱処理をそれぞれの試作例において行った。また、試作例３と試作例４においては、（ｖ）５５０度５分の熱処理をそれぞれの試作例において行った。
【００６４】
ステップＳ２３０では、サファイア基板側および電極層側から金属の反応の有無を視認において確認を行った。
【００６５】
図６は、熱処理後に電極側から試作品を撮影した画像である。図６（Ａ）は、金属同士の反応が視認により確認できた場合の画像である。図６（Ｂ）は、金属同士の反応が視認により確認できなかった場合の画像である。光の反射により、図６（Ａ）と図６（Ｂ）のいずれの画像にも撮影者の手が写りこんでいるが、図６（Ｂ）においては光が正確に反射しているのに対して、図６（Ａ）においては光がにじんでいることが視認できる。
【００６６】
図７は、性能評価の結果を示す図である。「○」は、金属同士の反応が視認により確認できなかった場合を示す。一方、「×」は、金属同士の反応が視認により確認できた場合を示す。
【００６７】
この性能評価の結果から、半導体装置１００と同じ積層順に金属層を配置した場合、窒化チタン層４０を１００ｎｍ以上とした場合に、金属同士の反応が視認により確認できなかった（試作例２および試作例３参照）。半導体装置１１０と同じ積層順に金属層を配置した場合、窒化チタン層４０を５０ｎｍより厚くした場合に、金属同士の反応が視認により確認できなかった（試作例５および試作例６参照）。また、耐熱性において、半導体装置１００と同じ積層順に金属層を配置した場合、窒化チタン層４０を１００ｎｍ以上とした場合に、４００度３０分の加熱後、５００度５分の加熱処理を行ったとしても金属同士の反応が視認により確認できなかった（試作例３および試作例４参照）。
【００６８】
各層の金属同士の反応が視認により確認できなかった条件を、半導体装置１００や半導体装置１１０に適応した場合、半導体層１０と電極層５０との接触は、良好なオーミック接触となると考えられる。なお、試作例５と試作例６において、チタン層３５とチタン層４５とを窒化チタン層４０の前後に積層した場合に、窒化チタン層４０の厚みを薄くできる理由としては、窒化チタンの結晶粒界をチタンが埋めることで金属間の反応を抑制したという理由が考えられる。このため、窒化チタン層４０の前もしくは後にチタン層を厚さ５ｎｍとして配置しても、同様の効果が得られると類推することができる。
【００６９】
Ｃ２．密着性評価：
各層の形成完了前に、非酸素条件下より取り出して酸素条件下に置くことは、一般的に好ましくない。この理由としては、形成済みの層の表面に酸化膜が生じ、酸化膜に起因してその上に形成される層との密着性が低下する虞があるためである。このため、金属層の密着性の評価を行った。密着性の評価方法として、ＪＩＳ  Ｒ−３２５５に準拠したマイクロスクラッチ試験方法を採用した。
【００７０】
図８は、試作例の構成を示す図である。試作例において、半導体基板はシリコン基板を用い、電極として銀（Ａｇ）を用いた。つまり、この評価に用いる電極層は、銀を主成分とする層である。電極層の成膜後、全ての試作例において４００度３０分の熱処理を行なった。各試作例において、シリコン基板上に各層が以下の順番および厚みで積層されている。
【００７１】
［試作例７］
シリコン基板／窒化チタン層（層厚：３５ｎｍ）／アルミニウム層（層厚：３００ｎｍ）／窒化チタン層（層厚：５０ｎｍ）／チタン層（層厚：５ｎｍ）／電極層（層厚：１００ｎｍ）
【００７２】
［試作例８］
シリコン基板／窒化チタン層（層厚：３５ｎｍ）／アルミニウム層（層厚：３００ｎｍ）／窒化チタン層（層厚：５０ｎｍ）／チタン層（層厚：５ｎｍ）／電極層（層厚：１００ｎｍ）
【００７３】
全ての試作例において、スパッタ装置により非酸素雰囲気下において金属層を形成した。試作例７は、非酸素雰囲気下において連続成膜した。一方、試作例８は、アルミニウム層の成膜後、半導体装置を酸素雰囲気に曝し、その後、続きの成膜を行なった。上記の点以外は、試作例７と試作例８との試作方法は同じである。
【００７４】
図９は、各試作例のマイクロスクラッチ試験の結果である。縦軸はセンサーアウトプットを示し、横軸は荷重（ｍＮ）を示す。膜の剥がれ始める荷重の値が大きいほど、密着性が高いことを示す。上段の図は、試作例７の結果を示し、下段の図は、試作例８の結果を示す。
【００７５】
図９の結果より、試作例８は、約２０ｍＮの荷重により膜が剥がれ始めたのに対し、試作例７は、約２５ｍＮの荷重により膜が剥がれ始めた。この結果は、成膜時に半導体装置を酸素雰囲気に曝した場合の密着性は、非酸素雰囲気において連続成膜した場合の密着性と比べて低いことを示している。
【００７６】
図１０は、試作例８の各層をＴＥＭ（Transmission Electron Microscope）により撮影した画像である。画像における最下層は、アルミニウム（Ａｌ）層であり、その上に、窒化チタン（ＴｉＮ）層、チタン（Ｔｉ）層、電極（Ａｇ）層が積層された状態が撮影されている。この画像から、窒化チタン層の膜厚は約２３ｎｍであり、チタン層の膜厚は約１７ｎｍであり、電極層の膜厚は約９８ｎｍであることがわかる。なお、この画像から、アルミニウム層と窒化チタン層との間に、膜Fがあることが視認できる。膜Fは、アルミニウムが酸化した膜と推測される。膜Fを除く各層の境界はあいまいであるのに対し、膜Fの境界は明確であることから、この膜が他の層と密着性が低いことを示すと推測される。
【００７７】
以上の結果から、金属膜を形成する際は、酸素雰囲気に曝すことなく、連続成膜することが好ましいことがわかる。つまり、連続成膜により各金属層の密着性を向上させることができる。
【００７８】
Ｄ．変形例：
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
【００７９】
Ｄ１．変形例１：
本実施形態において、ステップＳ１００において半導体層１０は予め用意されている。しかし、本発明はこれに限られない。つまり、ステップＳ１１０の直前に半導体基板１０を形成してもよい。具体的には、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）により、半導体層１０を形成することができる。
【００８０】
Ｄ２．変形例２：
本実施形態において、金属層の形成方法はスパッタリングにより行う。しかし、本発明はこれに限られない。金属層の形成方法として、例えば、液相成膜法や、蒸着法や、化学的気相法を用いてもよい。
【００８１】
Ｄ３．変形例３：
本実施形態において、半導体層１０には下記の順に金属層が配置されている。
第１実施形態：チタン層２０／アルミニウム層３０／窒化チタン層４０／電極層５０
第２実施形態：チタン層２０／アルミニウム層３０／チタン層３５／窒化チタン層４０／チタン層４５／電極層５０
上記各層は、互いに接触して配置されている。しかし、本発明はこれに限らない。金属層の配置としては、例えば、バリアメタルとしてチタンにより形成される層を各層の間のうちの少なくとも一箇所に積層してもよい。また、各層において、不純物などの他の成分が混入されていてもよい。
【００８２】
Ｄ４．変形例４：
本実施形態において、熱処理は４００度３０分行っている。しかし、本発明はこれに限らない。熱処理を行う場合、半導体と電極との接触がオーミック接触となる温度および時間であればよく、例えば、４５０度３０分、５００度５分としてもよい。
【００８３】
Ｄ５．変形例５：
本実施形態において、半導体装置はＳＢＤとしている。しかし、本発明はこれに限らない。半導体装置としては、例えば、ＦＥＴ（Field Effect Transistor）としてもよい。
【００８４】
Ｄ６．変形例６：
本実施形態において、半導体はＩＩＩ族窒化物である窒化ガリウムを用いている。しかし、本発明はこれに限らない。半導体としては、例えば、窒化アルミニウムや窒化インジウムなどのＩＩＩ族窒化物を用いてもよく、シリコンや、ガリウムヒ素や、シリコンカーバイドなどを用いてもよい。
【００８５】
Ｄ７．変形例７：
本実施形態においては、チタン層２０などを積層する面とは反対側の面に予め加工処理が施された半導体基板１０を用いている。しかし、本発明は、これに限られない。電極層５０などを半導体層１０に形成した後に、電極層５０とは反対側の半導体層１０の面に加工処理を施してもよい。
【００８６】
Ｄ８．変形例８：
本実施形態において、チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、いずれも非酸素雰囲気において行われる。しかし、本発明はこれに限られない。チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、非酸素雰囲気において行われなくてもよいし、少なくとも１工程を非酸素雰囲気において行うとしてもよい。
【００８７】
Ｄ９．変形例９：
本実施形態において、チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、連続成膜で行われている。しかし、本発明はこれに限られない。チタン層２０を積層する工程（ステップＳ１１０）から電極層５０を積層する工程までの工程（ステップＳ１４０）は、少なくとも１工程を別のチャンバーで行ってもよい。
【００８８】
Ｄ１０．変形例１０：
本実施形態において、半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面全体に各層（２０、３０、４０、５０）を堆積している。しかし、本発明はこれに限られない。半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面全体ではなく、面の一部に各層（２０、３０、４０、５０）を堆積してもよい。
【００８９】
本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【符号の説明】
【００９０】
１０…半導体層
２０…チタン層
３０…アルミニウム層
３５…チタン層
４０…窒化チタン層
４５…チタン層
５０…電極層
１００…半導体装置
１１０…半導体装置
【図１】
2014232859.tif 000003
【図２】
2014232859.tif 000004
【図３】
2014232859.tif 000005
【図４】
2014232859.tif 000006
【図５】
2014232859.tif 000007
【図６】
2014232859.tif 000008
【図７】
2014232859.tif 000009
【図８】
2014232859.tif 000010
【図９】
2014232859.tif 000011
【図１０】
2014232859.tif 000012