(57)【要約】      （修正有）【課題】表示ムラや輝度低下が発生しない画像表示装置を提供する。【解決手段】各データ線は、前記各データ線の両側にそれぞれ配された前記画素にそれぞれ接続され、ｃ行目のゲート線とｃ＋１行目のゲート線は、前記ｃ行と前記ｃ＋１行の間に配列された前記画素に交互にそれぞれ接続され、Ｎフレーム目の画像を表示する場合は、前記第１のゲート線ドライバ回路と前記第１のゲート線ドライバ回路とは、前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線の順番に前記ゲート信号を供給し、Ｎ＋１フレーム目の画像を表示する場合は、前記第１のゲート線ドライバ回路と前記第２のゲート線ドライバ回路とは、前記ｃ＋１行目の前記ゲート線と前記ｃ行目の前記ゲート線の順番に前記ゲート信号を供給する。【選択図】図１６
2014153541.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に（Ｃ×２Ｄ）個の画素を配列した画像表示部と、
前記画素にデータ信号を供給するＤ本のデータ線と、
前記データ線に交叉するように配線され、前記画素にゲート信号を供給する２Ｃ本のゲート線と、
前記データ線にデータ信号を供給するデータ線ドライバ回路と、
ｃ行（但し、ｃは奇数であって、１＝＜ｃ＜２Ｃ−１である）の前記ゲート線にゲート信号を供給する第１のゲート線ドライバ回路と、
ｃ＋１行の前記ゲート線にゲート信号を供給する第２のゲート線ドライバ回路と、
を有し、
各データ線は、前記各データ線の両側にそれぞれ配された前記画素にそれぞれ接続され、
前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線は、前記ｃ行と前記ｃ＋１行の間に配列された前記画素に交互にそれぞれ接続され、
前記第１のゲート線ドライバ回路と前記第２のゲート線ドライバ回路は、
（１）Ｎフレーム目（但し、Ｎ＞＝１である）の画像を表示する場合、前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線の順番に前記ゲート信号を供給し、
（２）Ｎ＋１フレーム目の画像を表示する場合、前記ｃ＋１行目の前記ゲート線と前記ｃ行目の前記ゲート線の順番に前記ゲート信号を供給する、
画像表示装置。
【請求項２】
前記画像表示装置の主制御部は、
前記Ｎフレーム目の画像を表示する場合、前記第１のゲート線ドライバ回路、前記第２のゲート線ドライバ回路の順番にスタートパルスを供給し、
前記Ｎ＋１フレーム目の画像を表示する場合、前記第２のゲート線ドライバ回路、前記第１のゲート線ドライバ回路の順番に前記スタートパルスを供給する、
請求項１に記載の画像表示装置。
【請求項３】
前記ｃ＋２行目（但し、１＜（ｃ＋２）＜２Ｃ−１である）の前記ゲート線は、前記ｃ行目の前記ゲート線と同じ列の前記画素に接続され、
前記ｃ＋３行目の前記ゲート線は、前記ｃ＋１行目の前記ゲート線と同じ列の前記画素に接続されている、
請求項１又は２に記載の画像表示装置。
【請求項４】
前記ｃ＋２行目（但し、１＜（ｃ＋２）＜２Ｃ−１である）の前記ゲート線は、前記ｃ＋１行目の前記ゲート線と同じ列の前記画素に接続され、
前記ｃ＋３行目の前記ゲート線は、前記ｃ行目の前記ゲート線と同じ列の前記画素に接続されている、
請求項１又は２に記載の画像表示装置。
【請求項５】
一つの画素セルが、赤色の画素、緑色の画素、青色の画素を含む３色画素から構成されている、
請求項１乃至４のいずれか一項に記載の画像表示装置。
【請求項６】
一つの画素セルが、赤色の画素、緑色の画素、青色の画素、白色の画素を含むペンタイル画素から構成されている、
請求項１乃至４のいずれか一項に記載の画像表示装置。
【請求項７】
液晶表示装置、又は、有機ＥＬ表示装置である、
請求項１乃至６のいずれか一項に記載の画像表示装置。
【請求項８】
マトリクス状に（Ｃ×２Ｄ）個の画素を配列した画像表示部と、
前記画素にデータ信号を供給するＤ本のデータ線と、
前記データ線に交叉するように配線され、前記画素にゲート信号を供給する２Ｃ本のゲート線と、
前記データ線にデータ信号を供給するデータ線ドライバ回路と、
ｃ行（但し、ｃは奇数であって、１＜ｃ＜２Ｃ−１である）の前記ゲート線にゲート信号を供給する第１のゲート線ドライバ回路と、
ｃ＋１行の前記ゲート線にゲート信号を供給する第２のゲート線ドライバ回路と、
を有する画像表示装置の駆動方法であって、
各データ線は、前記各データ線の両側にそれぞれ配された前記画素にそれぞれ接続され、
前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線は、前記ｃ行と前記ｃ＋１行の間に配列された前記画素に交互にそれぞれ接続され、
前記第１のゲート線ドライバ回路と前記第２のゲート線ドライバ回路は、
（１）Ｎフレーム目（但し、Ｎ＞＝１である）の画像を表示する場合、前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線の順番に前記ゲート信号を供給し、
（２）Ｎ＋１フレーム目の画像を表示する場合、前記ｃ＋１行目の前記ゲート線と前記ｃ行目の前記ゲート線の順番に前記ゲート信号を供給する、
画像表示装置の駆動方法。
【請求項９】
前記画像表示装置は、Ｈライン反転駆動法で画像を表示する、
請求項８に記載の画像表示装置の駆動方法。
【請求項１０】
前記画像表示装置は、２画素ドット反転駆動法で画像を表示する、
請求項８に記載の画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
画像表示装置の一つである液晶表示装置は、情報を表示するための画像表示部とそれを制御する制御部から構成されている。画像表示部は、一対に対向するアレイ基板、対向基板、その間に配された液晶層、アレイ基板にマトリクス状に配置された複数の画素を有している。
【０００３】
高精細化が進む中で画素数の増大に伴い、ゲート線やデータ線などの本数が増加し、ＩＣの費用負担増加などが問題となっている。また、データ線数の増加に伴い消費電力の増加や開口率の確保が難しくなっている。
【０００４】
この問題の解決のために１本のデータ線で２列の画素を駆動し、データ線の本数を半分に減らすデータシェアリング型の液晶表示装置が提案されている。この液晶表示装置は、前記のＩＣ費用負担の軽減、狭額縁化、歩留まりの向上だけでなく、データ線本数削減による消費電力の低減や開口率の向上などが期待される。
【０００５】
（１）従来の液晶表示装置の構成
従来のデータシェアリング型ではない液晶表示装置について、図１の概略図に基づいて説明する。
【０００６】
この液晶表示装置は、横ライン画素のＴＦＴ（Thin Film Transistor）のゲート線を共通化して、各ＲＧＢの画素のＴＦＴのソース電極にデータ線を接続している。例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の画素がマトリクス状に配置され、ゲート線Ｇａｔｅ（１）には画素Ｒ１１〜Ｂ１２のゲート電極が接続され、ゲート線Ｇａｔｅ（２）には画素Ｒ２１〜Ｂ２２のゲート電極が接続されている。また、各ＲＧＢのデータ線Ｄａｔａ（１）〜Ｄａｔａ（６）は、各画素内にあるＴＦＴのソース電極に接続されている。
【０００７】
（２）従来のデータシェアリング型の液晶表示装置の構成
従来のデータシェアリング型の液晶表示装置について、図２の概略図に基づいて説明する。
【０００８】
この液晶表示装置は、横ライン画素のＴＦＴに２本のゲート線を交互に接続し、隣接する複数の画素のＴＦＴのソース電極に接続するデータ線を共通化している。図では、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の画素がマトリクス状に配置され、ゲート線Ｇａｔｅ（１）には画素Ｒ１１、Ｂ１１、Ｇ１２が接続され、ゲート線Ｇａｔｅ（２）には画素Ｇ１１、Ｒ１２、Ｂ１２が接続され、ゲート線Ｇａｔｅ（３）には画素Ｒ２１、Ｂ２１、Ｇ２２が接続され、ゲート線Ｇａｔｅ（４）には、画素Ｇ２１、Ｒ２２、Ｂ２２が接続されている。
【０００９】
また、この液晶表示装置は、データ線を複数画素で共通化することができ、図では、データ線Ｄａｔａ（１）は画素Ｒ１１、Ｇ１１、Ｒ２１、Ｇ２１を共通化して接続され、データ線Ｄａｔａ（２）は画素Ｂ１１、Ｒ１２、Ｂ２１、Ｒ２２を共通化して接続され、データ線Ｄａｔａ（３）は画素Ｇ１２、Ｂ１２、Ｇ２２、Ｂ２２を共通化して接続されて、データ線数を従来の半分に削減している。
【００１０】
（３）先行充電ありのデータシェアリング型の液晶表示装置の駆動方法
まず、従来の先行充電（プリチャージ）ありのデータシェアリング型の液晶表示装置の第１の駆動方法を図３と図４に基づいて説明する。図３は画素等価回路、図４はタイミングチャートである。
【００１１】
画素等価回路を図３に基づいて説明する。画素等価回路は、画素Ａと画素Ｂからなり、ゲート線Ｇａｔｅ（１）は、画素ＡのＴＦＴのゲート電極に接続され、ゲート線Ｇａｔｅ（２）は、画素ＢのＴＦＴのゲート電極に接続されている。また、データ線Ｄａｔａ（１）は、各画素Ａ、Ｂのソース電極に接続され、データ信号を受ける画素電極、画素電極の対向側に対向電極（共通電極）、画素電極と対向電極の間に液晶層２０、蓄積容量２２を有している。
【００１２】
この画素等価回路の駆動方法を図４のタイミングチャートを用いて説明する。
【００１３】
まず、ゲート線Ｇａｔｅ（１）がＨｉｇｈｔレベル（以下、ハイレベルという）となると、画素ＡのＴＦＴのゲート電極にＨレベルが供給され、画素ＡのＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）からソース電極を介して、前段のプラスの信号電位が画素Ａの画素電極に印加される。その後、データ線Ｄａｔａ（１）からソース電極を介して、画素Ａの画素電極にマイナスの信号電位が印加される。
【００１４】
次に、ゲート線Ｇａｔｅ（２）がＨレベルとなると、画素ＢのＴＦＴのゲート電極にＨレベルが供給され、画素ＢのＴＦＴのソース電極、ドレイン電極が導通状態となる。画素Ｂの画素電極には画素Ａの画素電極に印加されたマイナスの信号電位が印加される。
【００１５】
次に、ゲート線Ｇａｔｅ（１）がＬｏｗレベル（以下、Ｌレベルという）となると、画素ＡのＴＦＴのゲート電極にＬレベルが供給され、画素ＡのＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ａはマイナスの電位が保持される。一方、ソース電極、ドレイン電極が導通状態である画素Ｂの画素電極にはマイナスの信号電位が画素Ｂのソース電極を介してデータ線Ｄａｔａ（１）より印加される。
【００１６】
次に、ゲート線Ｇａｔｅ（２）がＬレベルとなると、画素ＢのＴＦＴのゲート電極にＬレベルが供給され、画素ＢのＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｂはマイナスの電位が保持される。
【００１７】
以上により、画素Ａの画素電極は、所望電位とは逆極性電位のデータ信号が先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる。これに対して、画素Ｂの画素電極は、所望電位と同極性電位のデータ信号が先行充電期間（プリチャージ期間）で書き込まれ、さらに書き込み期間で所望のデータ信号を書き込むこととなる。したがって、画素Ａと画素Ｂとでは画素電極に書き込まれる電位に差が生じることとなり、面内で表示ムラが生じる。
【００１８】
（４）先行充電なしのデータシェアリング型の液晶表示装置の第２駆動方法
次に、従来の先行充電（プリチャージ）なしのデータシェアリング型の液晶表示装置の駆動方法を図５と図６に基づいて説明する。図５は画素等価回路、図６はタイミングチャートである。図５の画素等価回路は、図３と同様の画素等価回路である。そのため、駆動方法のみを図６のタイミングチャートを用いて説明する。
【００１９】
まず、ゲート線Ｇａｔｅ（１）がＨレベルとなると、画素ＡのＴＦＴのゲート電極にＨレベルが供給され、画素ＡのＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）からソース電極を介して、画素Ａの画素電極にマイナスの信号電位が印加される。
【００２０】
その時、ゲート線Ｇａｔｅ（１）がＬレベルとなると、画素ＡのＴＦＴのゲート電極にＬレベルが供給され、画素ＡのＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ａはマイナスの電位に保持される。
【００２１】
次に、ゲート線Ｇａｔｅ（２）がＨレベルとなると、画素ＢのＴＦＴのゲート電極にＨレベルが供給され、画素ＢのＴＦＴのソース電極、ドレイン電極が導通状態となる。画素Ｂの画素電極にはマイナスの信号電位が画素Ｂのソース電極を介してデータ線Ｄａｔａ（１）から印加される。
【００２２】
その時、ゲート線Ｇａｔｅ（２）がＬレベルとなると、画素ＢのＴＦＴのゲート電極にＬレベルが供給され、画素ＢのＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｂはマイナスの電位に保持される。
【００２３】
以上により、画素Ａの画素電極と画素Ｂの画素電極に書き込まれるデータ信号は書き込み期間のみであるため、両画素共に充電不利な状態となる。そのため、表示ムラなどの表示品位はなくなるものの、全画素が充電不利な状態となって輝度低下などの可能性がある。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開平６−１４８６８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
以上により、先行充電ありのデータシェアリング型の液晶表示装置の駆動方法では、充電差による輝度差が時間的に平均化することができないため、表示ムラなどの表示品位が損なわれるという問題点がある。
【００２６】
また、先行充電なしのデータシェアリング型の液晶表示装置の駆動方法では、輝度差をなくすために全画素充電不利な状態となり、輝度低下が懸念されるという問題点があった。
【００２７】
そこで本発明は、上記問題点を解決するものであり、表示ムラや輝度低下が発生しない画像表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明の実施形態は、マトリクス状に（Ｃ×２Ｄ）個の画素を配列した画像表示部と、前記画素にデータ信号を供給するＤ本のデータ線と、前記データ線に交叉するように配線され、前記画素にゲート信号を供給する２Ｃ本のゲート線と、前記データ線にデータ信号を供給するデータ線ドライバ回路と、ｃ行（但し、ｃは奇数であって、１＝＜ｃ＜２Ｃ−１である）の前記ゲート線にゲート信号を供給する第１のゲート線ドライバ回路と、ｃ＋１行の前記ゲート線にゲート信号を供給する第２のゲート線ドライバ回路と、を有し、各データ線は、前記各データ線の両側にそれぞれ配された前記画素にそれぞれ接続され、前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線は、前記ｃ行と前記ｃ＋１行の間に配列された前記画素に交互にそれぞれ接続され、前記第１のゲート線ドライバ回路と前記第２のゲート線ドライバ回路は、（１）Ｎフレーム目（但し、Ｎ＞＝１である）の画像を表示する場合、前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線の順番に前記ゲート信号を供給し、（２）Ｎ＋１フレーム目の画像を表示する場合、前記ｃ＋１行目の前記ゲート線と前記ｃ行目の前記ゲート線の順番に前記ゲート信号を供給する、画像表示装置である。
【００２９】
また、本発明の実施形態は、マトリクス状に（Ｃ×２Ｄ）個の画素を配列した画像表示部と、前記画素にデータ信号を供給するＤ本のデータ線と、前記データ線に交叉するように配線され、前記画素にゲート信号を供給する２Ｃ本のゲート線と、前記データ線にデータ信号を供給するデータ線ドライバ回路と、ｃ行（但し、ｃは奇数であって、１＜ｃ＜２Ｃ−１である）の前記ゲート線にゲート信号を供給する第１のゲート線ドライバ回路と、ｃ＋１行の前記ゲート線にゲート信号を供給する第２のゲート線ドライバ回路と、を有する画像表示装置の駆動方法であって、各データ線は、前記各データ線の両側にそれぞれ配された前記画素にそれぞれ接続され、前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線は、前記ｃ行と前記ｃ＋１行の間に配列された前記画素に交互にそれぞれ接続され、前記第１のゲート線ドライバ回路と前記第２のゲート線ドライバ回路は、（１）Ｎフレーム目（但し、Ｎ＞＝１である）の画像を表示する場合、前記ｃ行目の前記ゲート線と前記ｃ＋１行目の前記ゲート線の順番に前記ゲート信号を供給し、（２）Ｎ＋１フレーム目の画像を表示する場合、前記ｃ＋１行目の前記ゲート線と前記ｃ行目の前記ゲート線の順番に前記ゲート信号を供給する、画像表示装置の駆動方法である。
【図面の簡単な説明】
【００３０】
【図１】従来の画像表示部の概略図。
【図２】従来のデータシェアリング型の画像表示部の概略図。
【図３】従来の先行充電ありの画素等価回路図。
【図４】従来の先行充電ありのタイミングチャート。
【図５】従来の先行充電なしの画素等価回路図。
【図６】従来の先行充電なしのタイミングチャート。
【図７】実施形態１の画像表示部のブロック図。
【図８】実施形態１の画素等価回路図。
【図９】実施形態１の画像表示部の回路図。
【図１０】Ｎフレームでのゲート線のタイミングチャート。
【図１１】Ｎ＋１フレームでのゲート線のタイミングチャート。
【図１２】Ｎフレームでのタイミングチャート。
【図１３】Ｎ＋１フレームでのタイミングチャート。
【図１４】実施形態２のＮフレームでの画素充電状態図。
【図１５】実施形態２のＮフレームでのタイミングチャート。
【図１６】実施形態２のＮ＋１フレームでの画素充電状態図。
【図１７】実施形態２のＮ＋１フレームでのタイミングチャート。
【図１８】実施形態３のＮフレームでの画素充電状態図。
【図１９】実施形態３のＮフレームでのタイミングチャート。
【図２０】実施形態３のＮ＋１フレームでの画素充電状態図。
【図２１】実施形態３のＮ＋１フレームでのタイミングチャート。
【図２２】実施形態４のＮフレームでの画素充電状態図。
【図２３】実施形態４のＮフレームでのタイミングチャート。
【図２４】実施形態４のＮ＋１フレームでの画素充電状態図。
【図２５】実施形態４のＮ＋１フレームでのタイミングチャート。
【図２６】実施形態５のペンタイルとデータシェアリング型の画像表示部の概略図。
【図２７】実施形態５のＮフレームでの画素充電状態図。
【図２８】実施形態６のＮフレームでのタイミングチャート。
【図２９】実施形態６のＮ＋１フレームでの画素充電状態図。
【図３０】実施形態６のＮ＋１フレームでのタイミングチャート。
【図３１】実施形態７のＮフレームでの画素充電状態図。
【図３２】実施形態７のＮフレームでのタイミングチャート。
【図３３】実施形態７のＮ＋１フレームでの画素充電状態図。
【図３４】実施形態７のＮ＋１フレームでのタイミングチャート。
【図３５】実施形態８のＮフレームでの画素充電状態図。
【図３６】実施形態８のＮフレームでのタイミングチャート。
【図３７】実施形態８のＮ＋１フレームでの画素充電状態図。
【図３８】実施形態８のＮ＋１フレームでのタイミングチャート。
【発明を実施するための形態】
【００３１】
本発明の一実施形態の液晶表示装置及びその駆動方法について図面に基づいて説明する。
【実施形態１】
【００３２】
実施形態１の液晶表示装置１０について図７〜図１３に基づいて説明する。実施形態１は、データシェアリング型の液晶表示装置１０がゲート線マルチ駆動を行う場合について説明する。
【００３３】
（１）液晶表示装置１０の構成
本実施形態の液晶表示装置１０の構成について図７〜図９に基づいて説明する。図７は、画像表示部１２のブロック図を示す。図８は、画像表示部１２の画素等価回路を示す。図９は画像表示部１２の回路図を示したものである。
【００３４】
図７に示すように、液晶表示装置１０は、画像表示部１２、第１のゲート線ドライバ回路１４、第２のゲート線ドライバ回路１６、データ線ドライバ回路１８を有する。画像表示部１２は、アレイ基板、対向基板、アレイ基板と対向基板との間に挟持された液晶層２０を有している。アレイ基板及び対向基板は、互いに向かい合うように配置された一対の透明な絶縁基板である。アレイ基板には、マトリクス上に配置された複数の画素ＰＸが設けられている。対向基板には、対向電極が設けられ、対向電位が印加されている。
【００３５】
図９に示すように、画像表示部１２は、Ｃ×２Ｄ個の画素がマトリクス状に配置され、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画素からなり、３色画素で一つの画素セルを構成している。各画素には、互いに交叉する２Ｃ本のゲート線Ｇａｔｅ（１）〜Ｇａｔｅ（２Ｃ）とＤ本のデータ線Ｄａｔａ（１）〜Ｄａｔａ（Ｄ）がそれぞれ接続されている。
【００３６】
図９に示すように、第１のゲート線ドライバ回路１４は画像表示部１２の左側に配置され、奇数番目のゲート線Ｇａｔｅ（ｃ）を用いてゲート信号を各画素に供給し（但し、ｃは奇数であって、１＝＜ｃ＜２Ｃ−１である）、第２のゲート線ドライバ回路１６は画像表示部１２の右側に配置され、偶数番目のゲート線Ｇａｔｅ（ｃ＋１）を用いてゲート信号を各画素に供給する。データ線ドライバ回路１８は、各画素にデータ線を用いてデータ信号を供給する。また、外部にある主制御部（不図示）は、ゲート線Ｇａｔｅ（１）〜Ｇａｔｅ（２Ｃ）を駆動するためのスタートパルスを出力する。
【００３７】
図９に示すように、データ線ドライバ回路１８から延びているデータ線Ｄａｔａ（１）〜Ｄａｔａ（Ｄ）はゲート線に対し交叉し、データ線１本に対し両側の画素セルが２列接続されている。そのため、データ線は、２Ｄ列の画素に対して半分のＤ本から成る。
【００３８】
図８に示すように、画素等価回路は、画素Ａと画素Ｂからなり、ゲート線Ｇａｔｅ（１）は、画素ＡのＴＦＴ（Thin Film Transistor）のゲート電極に接続され、ゲート線Ｇａｔｅ（２）は、画素ＢのＴＦＴのゲート電極に接続されている。また、データ線Ｄａｔａ（１）は、各画素Ａ、ＢのＴＦＴのソース電極に接続されている。各画素は、データ信号を受ける画素電極、画素電極の対向側に対向電極（共通電極）、画素電極と対向電極の間に液晶層２０、蓄積容量２２を有している。
【００３９】
（２）ゲート線マルチ駆動
液晶表示装置１０のゲート線マルチ駆動について図１０〜図１３に基づいて説明する。なお、「ゲート線マルチ駆動」とは、フレーム毎にゲート線の走査順を変更する方法を意味し、本実施形態では、左右にあるゲート線ドライバ回路のスタートパルスを変更することにより、ゲート線の走査順を変更する。
【００４０】
図１０と図１１は、本実施形態のゲート線マルチ駆動を示したタイミングチャートである。図１０はＮフレームでのゲート線のタイミングチャートを示し、図１１はＮ＋１フレームでのゲート線のタイミングチャートである。なお、Ｄａｔａはデータ信号を示し、ＳＴＶＬは主制御部から第１のゲート線ドライバ回路１４に供給されるスタートパルス、ＳＴＶＲは主制御部から第２のゲート線ドライバ回路１６に供給されるスタートパルスを示している。
【００４１】
図１２と図１３は、データ信号Ｄａｔａとゲート線Ｇａｔｅ（１）〜ゲート線Ｇａｔｅ（２）のタイミングチャートを示したものであり、本実施形態では、ゲート線の走査をフレーム毎に変更するものであり、図１２はＮフレーム時（但し、Ｎ＞＝１である）のタイミングチャート、図１３はＮ＋１フレーム時のタイミングチャートである。
【００４２】
（３）Ｎフレーム時の駆動方法
Ｎフレーム時のゲート線マルチ駆動について図１２に基づいて説明する。
【００４３】
まず、ゲート線Ｇａｔｅ（１）がＨレベルとなると、画素ＡのＴＦＴのゲート電極にＨレベルが供給され、画素ＡのＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）からソース電極を介して、前段のプラス方向の信号電位が画素Ａの画素電極に供給される。その後、データ線Ｄａｔａ（１）からソース電極を介して、画素Ａの画素電極にマイナスの信号電位が印加される。
【００４４】
次に、ゲート線Ｇａｔｅ（２）がＨレベルとなると、画素ＢのＴＦＴのゲート電極にＨレベルが供給され、画素ＢのＴＦＴのソース電極、ドレイン電極が導通状態となる。画素Ｂの画素電極には画素Ａの画素電極に印加されたマイナスの信号電位が印加される。
【００４５】
次に、ゲート線Ｇａｔｅ（１）がＬレベルとなると、画素ＡのＴＦＴのゲート電極にＬレベルが供給され、画素ＡのＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ａはマイナスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｂにはデータ線Ｄａｔａ（１）からマイナスの信号電位が印加される。
【００４６】
次に、ゲート線Ｇａｔｅ（２）がＬレベルとなると、画素ＢのＴＦＴのゲート電極にＬレベルが供給され、画素ＢのＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｂはマイナスの電位に保持される。
【００４７】
以上により、図１２のＮフレーム目において、図８に示す画素Ａの画素電極は所望電位とは逆極性のデータ信号が先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる。これに対し、画素Ｂの画素電極は所望電位と同極性のデータ信号が先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる。
【００４８】
したがって、Ｎフレーム目においては、図８に示す画素Ａは画素Ｂに比べ充電に不利な状態にある。
【００４９】
（４）Ｎ＋１フレーム時の駆動方法
Ｎ＋１フレーム時のゲート線マルチ駆動について図１３に基づいて説明する。
【００５０】
まず、ゲート線Ｇａｔｅ（２）がＨレベルとなると、画素ＢのＴＦＴのゲート電極にＨレベルが供給され、画素ＢのＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）からソース電極を介して、前段のマイナスの信号電位が画素Ｂの画素電極に供給される。その後、データ線Ｄａｔａ（１）からソース電極を介して、画素Ｂの画素電極にプラスの信号電位が印加される。
【００５１】
次に、ゲート線Ｇａｔｅ（１）がＨレベルとなると、画素ＡのＴＦＴのゲート電極にＨレベルが供給され、画素ＡのＴＦＴのソース電極、ドレイン電極が導通状態となる。画素Ａの画素電極には画素Ｂの画素電極に印加されたプラスの信号電位が印加される。
【００５２】
次に、ゲート線Ｇａｔｅ（２）がＬレベルとなると、画素ＢのＴＦＴのゲート電極にＬレベルが供給され、画素ＢのＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｂはプラスの電位が保持される。一方、ソース電極、ドレイン電極が導通状態である画素Ａにはデータ線Ｄａｔａ（１）からプラスの信号電位が印加される。
【００５３】
次に、ゲート線Ｇａｔｅ（１）がＬレベルとなると、画素ＡのＴＦＴのゲート電極にＬレベルが供給され、画素ＡのＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ａはプラスの電位が保持される。
【００５４】
以上により、図１３のＮ＋１フレーム目において、図８に示す画素Ｂの画素電極は所望電位とは逆極性のデータ信号が先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる。これに対し、画素Ａの画素電極は所望電位と同極性のデータ信号が先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる。
【００５５】
したがって、Ｎ＋１フレーム目においては、図８に示す画素Ｂは画素Ａに比べ充電に不利な状態にある。
【００５６】
（５）効果
本実施形態によれば、２フレームを用いて画素電極への書き込み補正（前フレームで充電不足であれば次フレームでは完全に充電できるような補正）を行なうことで、それぞれの画素Ａと画素Ｂの充電差による輝度差が時間的、空間的に平均化されるために、表示品位を落とすことなく画像表示ができる。
【００５７】
また、従来、インセルタッチパネルなどの配線を行なう際に、別レイヤでの配線の必要性や開口率低減の可能性があったが、データシェアリング型の構成を行なうことにより、データ線本数が削減できることからタッチパネル配線用に別レイヤにて配線する必要もなく、また開口率の低減も少ない。
【実施形態２】
【００５８】
実施形態２の液晶表示装置１０について図１４〜図１７に基づいて説明する。本実施形態は、データシェアリング型の液晶表示装置１０のＨライン反転駆動方法においてゲート線マルチ駆動を行う場合について説明する。図１４はＮフレーム時の画素充電状態、図１５はタイミングチャート、図１６はＮ＋１フレーム時の画素充電状態、図１７はタイミングチャートを示す。
【００５９】
（１）画素セルの構成
本実施形態の液晶表示装置１０の画素セルの構成について図１４、図１６に基づいて説明する。
【００６０】
図１４、図１６の点線で囲まれた画素セルに着目する。
【００６１】
ゲート線Ｇａｔｅ（１）、Ｇａｔｅ（２）、Ｇａｔｅ（３）、Ｇａｔｅ（４）が各画素のＴＦＴのゲート電極に接続されている。図では、ゲート線Ｇａｔｅ（１）には、画素Ｒ１、Ｂ１のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（２）には、画素Ｇ１のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（３）には、画素Ｒ２、Ｂ２のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（４）には、画素Ｇ２のＴＦＴのゲート電極が接続されている。
【００６２】
データ線Ｄａｔａ（１）は、画素Ｒ１、Ｇ１、Ｒ２、Ｇ２に接続され、データ線Ｄａｔａ（２）は、画素Ｂ１、Ｂ２に接続されている。
【００６３】
（２）Ｎフレーム時の駆動方法
Ｎフレーム時の本実施形態の駆動方法について図１５のタイミングチャートに基づいてを説明する。
【００６４】
まず、ゲート線Ｇａｔｅ（１）がＨレベルとなると、画素Ｒ１、Ｂ１のＴＦＴのゲート電極にＨレベルが供給され、画素Ｒ１、Ｂ１のＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）、Ｄａｔａ（２）からソース電極を介して、前段のマイナスの信号電位が画素Ｒ１、Ｂ１の画素電極に供給される。その後、データ線Ｄａｔａ（１）からソース電極を介して、画素Ｒ１、Ｂ１の画素電極にプラスの信号電位が画素電極に印加される。
【００６５】
次に、ゲート線Ｇａｔｅ（２）がＨレベルとなると、画素Ｇ１のＴＦＴのゲート電極にＨレベルが供給され、画素Ｇ１のＴＦＴのソース電極、ドレイン電極が導通状態となり、画素Ｒ１、Ｂ１の画素電極に印加されたプラスの信号電位が画素Ｇ１の画素電極に印加される。
【００６６】
次に、ゲート線Ｇａｔｅ（１）がＬレベルとなると、画素Ｒ１、Ｂ１のＴＦＴのゲート電極にＬレベルが供給され、画素Ｒ１、Ｂ１のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｒ１、Ｂ１はプラスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｇ１にはデータ線Ｄａｔａ（１）からプラスの信号電位が印加される。
【００６７】
次に、ゲート線Ｇａｔｅ（２）がＬレベルとなると、画素Ｇ１のＴＦＴのゲート電極にＬレベルが供給され、画素Ｇ１のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｇ１はプラスの電位に保持される。
【００６８】
次に、ゲート線Ｇａｔｅ（３）がＨレベルとなると、画素Ｒ２、Ｂ２のＴＦＴのゲート電極にＨレベルが供給され、画素Ｒ２、Ｂ２のＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）、Ｄａｔａ（２）からソース電極を介して、前段のプラスの信号電位が画素Ｒ２、Ｂ２の画素電極に供給される。その後、データ線Ｄａｔａ（１）、Ｄａｔａ（２）からソース電極を介して、画素Ｒ２、Ｂ２の画素電極にマイナスの信号電位が印加される。
【００６９】
次に、ゲート線Ｇａｔｅ（４）がＨレベルとなると、画素Ｇ２のＴＦＴのゲート電極にＨレベルが供給され、画素Ｇ２のＴＦＴのソース電極、ドレイン電極が導通状態となる。画素Ｒ２、Ｂ２の画素電極に印加されたマイナスの信号電位が画素Ｇ２の画素電極に印加される。
【００７０】
次に、ゲート線Ｇａｔｅ（３）がＬレベルとなると、画素Ｒ２、Ｂ２のＴＦＴのゲート電極にＬレベルが供給され、画素Ｒ２、Ｂ２のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｒ２、Ｂ２はマイナスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｇ２にはデータ線Ｄａｔａ（１）からマイナスの信号電位が印加される。
【００７１】
次に、ゲート線Ｇａｔｅ（４）がＬレベルとなると、画素Ｇ２のＴＦＴのゲート電極にＬレベルが供給され、画素Ｇ２のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｇ２はマイナスの電位に保持される。
【００７２】
以上により、図１４に示すように、Ｎフレーム目において画素Ｒ１、Ｂ１の画素電極は所望電位とは逆極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる（図中では「ＮＧ」と記載）。これに対して、画素Ｇ１の画素電極は所望電位と同極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる（図中では「ＯＫ」と記載）。
【００７３】
同様に、図１４に示すように、画素Ｒ２、Ｂ２の画素電極は所望電位とは逆極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる（図中では「ＮＧ」と記載）。これに対して、画素Ｇ２の画素電極は所望電位と同極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる（図中では「ＯＫ」と記載）。
【００７４】
したがって、Ｎフレームにおける充電に不利な画素は、画素Ｒ１、Ｂ１、Ｒ２、Ｂ２となる。
【００７５】
（３）Ｎ＋１フレーム時の駆動方法
Ｎ＋１フレーム時の本実施形態の駆動方法について図１７のタイミングチャートに基づいてを説明する。
【００７６】
まず、ゲート線Ｇａｔｅ（２）がＨレベルとなると、画素Ｇ１のＴＦＴのゲート電極にＨレベルが供給され、画素Ｇ１のＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）からソース電極を介して、前段のプラスの信号電位が画素Ｇ１の画素電極に供給される。その後、データ線Ｄａｔａ（１）からソース電極を介して、画素Ｇ１の画素電極にマイナスの信号電位が画素電極に印加される。
【００７７】
次に、ゲート線Ｇａｔｅ（１）がＨレベルとなると、画素Ｒ１、Ｂ１のＴＦＴのゲート電極にＨレベルが供給され、画素Ｒ１、Ｂ１のＴＦＴのソース電極、ドレイン電極が導通状態となり、画素Ｇ１の画素電極に印加されたマイナスの信号電位が画素Ｒ１、Ｂ１の画素電極に印加される。
【００７８】
次に、ゲート線Ｇａｔｅ（２）がＬレベルとなると、画素Ｇ１のＴＦＴのゲート電極にＬレベルが供給され、画素Ｇ１のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｇ１はマイナスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｒ１、Ｂ１にはデータ線Ｄａｔａ（１）、Ｄａｔａ（２）からマイナスの信号電位が印加される。
【００７９】
次に、ゲート線Ｇａｔｅ（１）がＬレベルとなると、画素Ｒ１、Ｂ１のＴＦＴのゲート電極にＬレベルが供給され、画素Ｒ１、Ｂ１のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｒ１、Ｂ１はマイナスの電位に保持される。
【００８０】
次に、ゲート線Ｇａｔｅ（４）がＨレベルとなると、画素Ｇ２のＴＦＴのゲート電極にＨレベルが供給され、画素Ｇ２のＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）からソース電極を介して、前段のマイナスの信号電位が画素Ｇ２の画素電極に供給される。その後、データ線Ｄａｔａ（１）からソース電極を介して、画素Ｇ２の画素電極にプラスの信号電位が印加される。
【００８１】
次に、ゲート線Ｇａｔｅ（３）がＨレベルとなると、画素Ｒ２、Ｂ２のＴＦＴのゲート電極にＨレベルが供給され、画素Ｒ２、Ｂ２のＴＦＴのソース電極、ドレイン電極が導通状態となり、画素Ｇ２の画素電極に印加されたプラスの信号電位が画素Ｒ２、Ｂ２の画素電極に印加される。
【００８２】
次に、ゲート線Ｇａｔｅ（４）がＬレベルとなると、画素Ｇ２のＴＦＴのゲート電極にＬレベルが供給され、画素Ｇ２のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｇ２はプラスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｒ２、Ｂ２にはデータ線Ｄａｔａ（１）、Ｄａｔａ（２）からプラスの信号電位が印加される。ゲート線Ｇａｔｅ（３）がＬレベルとなると、画素Ｒ２、Ｂ２のＴＦＴのゲート電極にＬレベルが供給され、画素Ｒ２、Ｂ２のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｒ２、Ｂ２はプラスの電位に保持される。
【００８３】
以上により、図１６に示すように、Ｎ＋１フレーム目において画素Ｇ１の画素電極は、所望電位とは逆極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる（図中では「ＮＧ」と記載）。これに対して、画素Ｒ１、Ｂ１の画素電極は所望電位と同極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる（図中では「ＯＫ」と記載）。
【００８４】
同様に、図１６に示すように、画素Ｇ２の画素電極は、所望電位とは逆極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる（図中では「ＮＧ」と記載）。これに対して、画素Ｒ２、Ｂ２の画素電極は所望電位と同極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる（図中では「ＯＫ」と記載）。
【００８５】
したがって、Ｎ＋１フレームにおける充電に不利な画素（ＮＧの画素）は、画素Ｇ１、Ｇ２となる。
【００８６】
（４）効果
本実施形態によれば、２フレームを用いて画素電極への書き込み補正（前フレームで充電不足であれば次フレームでは完全に充電できるような補正）を行なうことで、それぞれの画素の充電差による輝度差が時間的、空間的に平均化されるために、表示品位を落とすことなく画像表示ができる。
【００８７】
また、従来、インセルタッチパネルなどの配線を行なう際に、別レイヤでの配線の必要性や開口率低減の可能性があったが、データシェアリング型の構成を行なうことにより、データ線本数が削減できることからタッチパネル配線用に別レイヤにて配線する必要もなく、また開口率の低減も少ない。
【実施形態３】
【００８８】
実施形態３の液晶表示装置１０について図１８〜図２１に基づいて説明する。本実施形態は、データシェアリング型の液晶表示装置１０のＨライン反転駆動方法においてゲート線マルチ駆動で、かつ、ゲート線接続変更を行う場合について説明する。図１８は画素セルのＮフレーム時の画素充電状態、図１９はタイミングチャート、図２０は画素セルのＮ＋１フレーム時の画素充電状態、図２１はタイミングチャートを示す。
【００８９】
ゲート線マルチ駆動によって画素の充電差による輝度差を時間的、空間的に平均化できる。しかし、同一フレームで見てみると充電に不利な画素とそうでない画素とが列毎に並ぶこととなる。そこで、本実施形態では、ゲート線の接続方法を変更することにより、充電に不利な画素とそうでない画素とを面内均等にばらつかせる。
【００９０】
（１）画素セルの構成
本実施形態の液晶表示装置１０の画素セルの構成について図１８、図２０に基づいて説明する。
【００９１】
図１８、図２０の点線で囲まれた画素セルに着目する。
【００９２】
ゲート線Ｇａｔｅ（１）、Ｇａｔｅ（２）、Ｇａｔｅ（３）、Ｇａｔｅ（４）が各画素のゲート電極に接続されている。図では、ゲート線Ｇａｔｅ（１）が、画素Ｒ１、Ｂ１のＴＦＴのゲート電極に接続され、ゲート線Ｇａｔｅ（２）が、画素Ｇ１のＴＦＴのゲート電極に接続され、ゲート線Ｇａｔｅ（３）が、画素Ｇ２のＴＦＴのゲート電極に接続され、ゲート線Ｇａｔｅ（４）が、画素Ｒ２、Ｂ２のＴＦＴのゲート電極に接続されている。
【００９３】
データ線Ｄａｔａ（１）は、画素Ｒ１、Ｇ１、Ｒ２、Ｇ２に接続され、データ線Ｄａｔａ（２）は、画素Ｂ１、Ｂ２に接続されている。
【００９４】
（２）Ｎフレーム時の駆動方法
Ｎフレーム時の本実施形態の駆動方法を図１９のタイミングチャートに基づいて説明する。
【００９５】
まず、ゲート線Ｇａｔｅ（１）がＨレベルとなると、画素Ｒ１、Ｂ１のＴＦＴのゲート電極にＨレベルが供給され、画素Ｒ１、Ｂ１のＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）、Ｄａｔａ（２）からソース電極を介して、前段のマイナスの信号電位が画素Ｒ１、Ｂ１の画素電極に供給される。その後、データ線Ｄａｔａ（１）、Ｄａｔａ（２）からソース電極を介して、画素Ｒ１、Ｂ１の画素電極にプラスの信号電位が画素電極に印加される。
【００９６】
次に、ゲート線Ｇａｔｅ（２）がＨレベルとなると、画素Ｇ１のＴＦＴのゲート電極にＨレベルが供給され、画素Ｇ１のＴＦＴのソース電極、ドレイン電極が導通状態となり、画素Ｒ１の画素電極に印加されたプラスの信号電位がデータ線Ｄａｔａ（１）から画素Ｇ１の画素電極に印加される。
【００９７】
次に、ゲート線Ｇａｔｅ（１）がＬレベルとなると、画素Ｒ１、Ｂ１のＴＦＴのゲート電極にＬレベルが供給され、画素Ｒ１、Ｂ１のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｒ１、Ｂ１はプラスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｇ１にはデータ線Ｄａｔａ（１）からプラスの信号電位が印加される。
【００９８】
次に、ゲート線Ｇａｔｅ（２）がＬレベルとなると、画素Ｇ１のＴＦＴのゲート電極にＬレベルが供給され、画素Ｇ１のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｇ１はプラスの電位に保持される。
【００９９】
次に、ゲート線Ｇａｔｅ（３）がＨレベルとなると、画素Ｇ２のＴＦＴのゲート電極にＨレベルが供給され、画素Ｇ２のＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）からソース電極を介して、前段のプラス方向の信号電位が画素Ｇ２の画素電極に供給される。その後、データ線Ｄａｔａ（１）からソース電極を介して、画素Ｇ２の画素電極にマイナスの信号電位が印加される。
【０１００】
次に、ゲート線Ｇａｔｅ（４）がＨレベルとなると、画素Ｒ２、Ｂ２のＴＦＴのゲート電極にＨレベルが供給され、画素Ｒ２、Ｂ２のＴＦＴのソース電極、ドレイン電極が導通状態となる。画素Ｇ２の画素電極に印加されたマイナスの信号電位が画素Ｒ２、Ｂ２の画素電極に印加される。
【０１０１】
次に、ゲート線Ｇａｔｅ（３）がＬレベルとなると、画素Ｇ２のＴＦＴのゲート電極にＬレベルが供給され、画素Ｇ２のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｇ２はマイナスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｒ２、Ｂ２にはデータ線Ｄａｔａ（１）、Ｄａｔａ（２）からマイナスの信号電位が印加される。
【０１０２】
次に、ゲート線Ｇａｔｅ（４）がＬレベルとなると、画素Ｒ２、Ｂ２のＴＦＴのゲート電極にＬレベルが供給され、画素Ｒ２、Ｂ２のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｒ２、Ｂ２はマイナスの電位に保持される。
【０１０３】
以上により、図１８に示すように、Ｎフレーム目において画素Ｒ１、Ｂ１の画素電極は所望電位とは逆極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる（図中では「ＮＧ」と記載）。これに対して、画素Ｇ１の画素電極は所望電位と同極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる（図中では「ＯＫ」と記載）。
【０１０４】
同様に、図１８に示すように、画素Ｇ２の画素電極は所望電位とは逆極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる（図中では「ＮＧ」と記載）。これに対して、画素Ｒ２、Ｂ２の画素電極は所望電位と同極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる（図中では「ＯＫ」と記載）。
【０１０５】
したがって、Ｎフレームにおける充電に不利な画素（ＮＧの画素）は、画素Ｒ１、Ｂ１、Ｇ２となる。
【０１０６】
（３）Ｎ＋１フレーム時の駆動方法
Ｎ＋１フレーム時の本実施形態の駆動方法を図２１のタイミングチャートに基づいて説明する。
【０１０７】
まず、ゲート線Ｇａｔｅ（２）がＨレベルとなると、画素Ｇ１のＴＦＴのゲート電極にＨレベルが供給され、画素Ｇ１のＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）からソース電極を介して、前段のプラスの信号電位が画素Ｇ１の画素電極に供給される。その後、データ線Ｄａｔａ（１）からソース電極を介して、画素Ｇ１の画素電極にマイナスの信号電位が画素電極に印加される。
【０１０８】
次に、ゲート線Ｇａｔｅ（１）がＨレベルとなると、画素Ｒ１、Ｂ１のＴＦＴのゲート電極にＨレベルが供給され、画素Ｒ１、Ｂ１のＴＦＴのソース電極、ドレイン電極が導通状態となり、画素Ｇ１の画素電極に印加されたマイナスの信号電位が画素Ｒ１、Ｂ１の画素電極に印加される。
【０１０９】
次に、ゲート線Ｇａｔｅ（２）がＬレベルとなると、画素Ｇ１のＴＦＴのゲート電極にＬレベルが供給され、画素Ｇ１のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｇ１はマイナスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｒ１、Ｂ１にはデータ線Ｄａｔａ（１）、Ｄａｔａ（２）からマイナスの信号電位が印加される。
【０１１０】
次に、ゲート線Ｇａｔｅ（１）がＬレベルとなると、画素Ｒ１、Ｂ１のＴＦＴのゲート電極にＬレベルが供給され、画素Ｒ１、Ｂ１のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｒ１、Ｂ１はマイナスの電位に保持される。
【０１１１】
次に、ゲート線Ｇａｔｅ（４）がＨレベルとなると、画素Ｒ２、Ｂ２のＴＦＴのゲート電極にＨレベルが供給され、画素Ｒ２、Ｂ２のＴＦＴのソース電極、ドレイン電極が導通状態となる。データ線Ｄａｔａ（１）、Ｄａｔａ（２）からソース電極を介して、前段のマイナスの信号電位が画素Ｒ２、Ｂ２の画素電極に供給される。その後、データ線Ｄａｔａ（１）、Ｄａｔａ（２）からソース電極を介して、画素Ｒ２、Ｂ２の画素電極にプラスの信号電位が印加される。
【０１１２】
次に、ゲート線Ｇａｔｅ（３）がＨレベルとなると、画素Ｇ２のＴＦＴのゲート電極にＨレベルが供給され、画素Ｇ２のＴＦＴのソース電極、ドレイン電極が導通状態となる。画素Ｒ２、Ｂ２の画素電極に印加されたプラスの信号電位が画素Ｇ２の画素電極に印加される。
【０１１３】
次に、ゲート線Ｇａｔｅ（４）がＬレベルとなると、画素Ｒ２、Ｂ２のＴＦＴのゲート電極にＬレベルが供給され、画素Ｒ２、Ｂ２のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｒ２、Ｂ２はプラスの電位に保持される。一方、ソース電極、ドレイン電極が導通状態にある画素Ｇ２にはデータ線Ｄａｔａ（１）からプラスの信号電位が印加される。
【０１１４】
次に、ゲート線Ｇａｔｅ（３）がＬレベルとなると、画素Ｇ２のＴＦＴのゲート電極にＬレベルが供給され、画素Ｇ２のＴＦＴのソース電極、ドレイン電極が絶縁状態となり、画素Ｇ２はプラスの電位に保持される。
【０１１５】
以上により、図２０に示すように、Ｎ＋１フレーム目において画素Ｇ１の画素電極は所望電位とは逆極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる（図中では「ＮＧ」と記載）。これに対して、画素Ｒ１、Ｂ１の画素電極は所望電位と同極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる（図中では「ＯＫ」と記載）。
【０１１６】
同様に、図２０に示すように、画素Ｒ２、Ｂ２の画素電極は所望電位とは逆極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、書き込み期間で所望のデータ信号が書き込まれる（図中では「ＮＧ」と記載）。これに対して、画素Ｇ２の画素電極は所望電位と同極性のデータ信号を先行充電期間（プリチャージ期間）で書き込まれた後、さらに書き込み期間で所望のデータ信号が書き込まれる（図中では「ＯＫ」と記載）。
【０１１７】
したがって、Ｎ＋１フレームにおける充電に不利な画素（ＮＧの画素）は、Ｇ１、Ｒ２、Ｂ２となる。
【０１１８】
（３）効果
本実施形態によれば、ゲート線と画素との接続を、ｃ行の画素とｃ＋１行の画素で変更することによって、同一フレーム内でも充電に不利な画素とそうでない画素とを面内均等にでき、充電差による輝度差を時間的空間的に平均化でき、画質品位を落とすことなく画像表示ができる。
【０１１９】
また、従来、インセルタッチパネルなどの配線を行なう際に、別レイヤでの配線の必要性や開口率低減の可能性があったが、データシェアリング型の構成を行なうことにより、データ線本数が削減できることからタッチパネル配線用に別レイヤにて配線する必要もなく、また開口率の低減も少ない。
【実施形態４】
【０１２０】
実施形態４の液晶表示装置１０について図２２〜図２５に基づいて説明する。
【０１２１】
上記各実施形態はＨライン反転駆動方法を説明したが、これに代えて、本実施形態は、データシェアリング型の液晶表示装置１０の２Ｈ１Ｖの２画素ドット反転駆動方法のゲート線マルチ駆動で、かつ、ゲート線接続変更を行う。図２２は、本実施形態のＮフレーム時の画素充電状態、図２３はタイミングチャート、図２４はＮ＋１フレーム時の画素充電状態、図２５はタイミングチャートを示す。
【０１２２】
本実施形態の画素セルの構成は、図２２と図２４に示すように、実施形態３同様である。
【０１２３】
本実施形態の駆動方法は、図２３と図２５に示すように、データ信号ＤａｔａＡの位相とデータ信号ＤａｔａＢの位相を反転させる。
【実施形態５】
【０１２４】
次に、ペンタイル画素を用いたデータシェアリング型の液晶表示装置１０について図２６〜図３６に基づいて以下の実施形態５〜実施形態８で説明する。すなわち、実施形態５〜８は、ＲＧＢの３色画素に代えて、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（W）のペンタイル（Ｐｅｎｔｉｌｅ）画素を用いている。
【０１２５】
実施形態５は、ペンタイル画素を用いたデータシェアリング型の液晶表示装置１０の例であって、実施形態１に対応する。
【０１２６】
図２６は、本実施形態のペンタイル画素の構成図である。この図の点線部で示すように、ゲート線Ｇａｔｅ（１）には、画素Ｒ１、Ｂ１のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（２）には、画素Ｇ１、Ｗ１のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（３）には、画素Ｒ２、Ｂ２のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（４）には、画素Ｗ２、Ｇ２のＴＦＴのゲート電極が接続されている。
【０１２７】
ｃ本目のデータ線には、画素Ｒ１、Ｇ１、画素Ｂ２、W２が接続され、ｃ＋１本目のデータ線には、画素Ｂ１、Ｗ１、画素Ｒ２、Ｇ２が接続されている。
【０１２８】
本実施形態の駆動方法は、実施形態１と同様であるが、実施形態１の画素Ｒ３を画素Ｗ１に置き換え、画素Ｒ４を画素Ｇ２に置き換える。
【０１２９】
以上により、従来の３色画素とデータシェアリング型の組み合わせでは、開口率の調整が必要であるが、本実施形態のようにペンタイル画素にデータシェアリング型の構成を組み合わせると開口率の調整をする必要がない。
【０１３０】
また、本実施形態によれば、各画素へのデータ信号の充電差による輝度差を時間的、空間的に平均化でき、表示ムラや輝度低下などの画質品位を落とすことなく画像表示を行なうことができる。
【０１３１】
また、従来、インセルタッチパネルなどの配線を行なう際に、別レイヤでの配線の必要性や開口率低減の可能性があったが、データシェアリング型の構成を行なうことにより、データ線本数が削減できることからタッチパネル配線用に別レイヤにて配線する必要もなく、また開口率の低減も少ない。
【実施形態６】
【０１３２】
実施形態６の液晶表示装置１０について図２７〜図３０に基づいて説明する。本実施形態は、ペンタイル画素を用いたデータシェアリング型の液晶表示装置１０に関し、Ｈライン反転駆動方法とゲート線マルチ駆動を組み合わせた例であって、実施例２に対応する。
【０１３３】
図２７はＮフレーム時の画素充電状態、図２８はタイミングチャート、図２９はＮ＋１フレーム時の画素充電状態、図３０はタイミングチャートを示している。
【０１３４】
本実施形態のペンタイル画素の構成は、図２７と図２９に示すように、上記実施形態５と同様である。
【０１３５】
本実施形態の駆動方法は、図２８と図３０に示すように、実施形態２と同様であるが、実施形態２の画素Ｒ３を画素Ｗ１に置き換え、画素Ｒ４を画素Ｇ２に置き換える。
【０１３６】
本実施形態によれば、各画素へのデータ信号の充電差による輝度差を時間的、空間的に平均化でき、表示ムラや輝度低下などの画質品位を落とすことなく画像表示を行なうことができる。
【実施形態７】
【０１３７】
実施形態７の液晶表示装置１０について図３１〜図３４に基づいて説明する。本実施形態は、ペンタイル画素を用いたデータシェアリング型の液晶表示装置１０に関し、Ｈライン反転駆動方法とゲート線マルチ駆動のゲート線接続変更を組み合わせた例であって、実施形態３に対応する。
【０１３８】
図３１はＮフレーム時の画素充電状態、図３２はタイミングチャート、図３３はＮ＋１フレーム時の画素充電状態、図３４はタイミングチャートを示している。
【０１３９】
図３１、図３３は、実施形態３に対応するペンタイル画素の構成図である。この図の点線部で示すように、ゲート線Ｇａｔｅ（１）には、画素Ｒ１、Ｂ１のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（２）には、画素Ｇ１、Ｗ１のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（３）には、画素Ｗ２、Ｇ２のＴＦＴのゲート電極が接続され、ゲート線Ｇａｔｅ（４）には、画素Ｂ２、Ｒ２のＴＦＴのゲート電極が接続されている。
【０１４０】
ｃ本目のデータ線には、画素Ｒ１、Ｇ１、画素Ｂ２、W２が接続され、ｃ＋１本目のデータ線には、画素Ｂ１、Ｗ１、画素Ｒ２、Ｇ２が接続されている。
【０１４１】
本実施形態の駆動方法は、図３２と図３４に示すように、実施形態３と同様であるが、実施形態２の画素Ｒ３を画素Ｗ１に置き換え、画素Ｒ４を画素Ｇ２に置き換える。
【０１４２】
本実施形態によれば、各画素へのデータ信号の充電差による輝度差を時間的、空間的に平均化でき、表示ムラや輝度低下などの画質品位を落とすことなく画像表示を行なうことができる。
【０１４３】
また、ゲート線と画素との接続方法の変更により、同一フレーム内でも充電に不利な画素とそうでない画素とを面内均等にばらつかせることができる。
【実施形態８】
【０１４４】
実施形態８の液晶表示装置１０について図３５〜図３８に基づいて説明する。本実施形態は、ペンタイル画素を用いたデータシェアリング型の液晶表示装置１０に関し、２画素ドット反転駆動方法とゲート線マルチ駆動のゲート線接続変更を組み合わせた例であって、実施形態４に対応する。
【０１４５】
図３５はＮフレーム時の画素充電状態、図３６はタイミングチャート、図３７はＮ＋１フレーム時の画素充電状態、図３８はタイミングチャートを示している。
【０１４６】
本実施形態のペンタイル画素の構成は、図３５と図３７に示すように、上記実施形態７と同様である。
【０１４７】
本実施形態の駆動方法は、図３６と図３８に示すように、実施形態４と同様であるが、実施形態２の画素Ｒ３を画素Ｗ１に置き換え、画素Ｒ４を画素Ｇ２に置き換える。
【０１４８】
本実施形態によれば、各画素へのデータ信号の充電差による輝度差を時間的、空間的に平均化でき、表示ムラや輝度低下などの画質品位を落とすことなく画像表示を行なうことができる。
【０１４９】
また、ゲート線と画素との接続方法の変更により、同一フレーム内でも充電に不利な画素とそうでない画素とを面内均等にばらつかせることができる。
【変更例】
【０１５０】
上記各実施形態では液晶表示装置１０を用いて説明をしたが、これに代えて、有機ＥＬ表示装置に適用しても、上記各実施形態と同様の効果を奏する。
【０１５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１５２】
１０・・・液晶表示装置
１２・・・画像表示部
１４・・・第１のゲート線ドライバ回路
１６・・・第２のゲート線ドライバ回路
１８・・・データ線ドライバ回路
２０・・・液晶層
２２・・・蓄積容量
【図１】
2014153541.tif 000003
【図２】
2014153541.tif 000004
【図３】
2014153541.tif 000005
【図４】
2014153541.tif 000006
【図５】
2014153541.tif 000007
【図６】
2014153541.tif 000008
【図７】
2014153541.tif 000009
【図８】
2014153541.tif 000010
【図９】
2014153541.tif 000011
【図１０】
2014153541.tif 000012
【図１１】
2014153541.tif 000013
【図１２】
2014153541.tif 000014
【図１３】
2014153541.tif 000015
【図１４】
2014153541.tif 000016
【図１５】
2014153541.tif 000017
【図１６】
2014153541.tif 000018
【図１７】
2014153541.tif 000019
【図１８】
2014153541.tif 000020
【図１９】
2014153541.tif 000021
【図２０】
2014153541.tif 000022
【図２１】
2014153541.tif 000023
【図２２】
2014153541.tif 000024
【図２３】
2014153541.tif 000025
【図２４】
2014153541.tif 000026
【図２５】
2014153541.tif 000027
【図２６】
2014153541.tif 000028
【図２７】
2014153541.tif 000029
【図２８】
2014153541.tif 000030
【図２９】
2014153541.tif 000031
【図３０】
2014153541.tif 000032
【図３１】
2014153541.tif 000033
【図３２】
2014153541.tif 000034
【図３３】
2014153541.tif 000035
【図３４】
2014153541.tif 000036
【図３５】
2014153541.tif 000037
【図３６】
2014153541.tif 000038
【図３７】
2014153541.tif 000039
【図３８】
2014153541.tif 000040