(57)【要約】【課題】剛性の高いＳＵＳ板等のキャリアプレートを用いることなく、両面にＣｕ箔がラミネートされたコア材を用いてＩＣ内蔵基板を製造する。【解決手段】多層基板１の製造では、コア基板１０の材料として両面銅張積層板２０を採用し、両面のＣｕ箔を加工してコンフォーマルマスクＰ１及びボトムパターンＰ３を形成する。次に、ボトムパターンＰ３をキャビティ１０ａの底面として使用してＩＣチップ１２をキャビティ１０ａ内に埋め込む。さらに、コア基板１０にＩＣチップ１２を埋め込んだ後に第１及び第２の層間絶縁層１３Ａ，１３Ｂ及びＣｕ箔２２Ａ，２２Ｂを真空熱プレスにより同時にラミネートすることにより、多層基板１の反りの発生を防止する。【選択図】図４
2014183179.tif 000002
【特許請求の範囲】
【請求項１】
絶縁樹脂シートの上面及び底面に第１及び第２の金属箔がそれぞれ貼り付けられたコア材を用意する工程と、
前記第１の金属箔をパターニングして少なくとも第１の開口パターンを形成する工程と、
前記第１の開口パターンから露出する前記絶縁樹脂シートを選択的に除去してキャビティを形成し、前記第２の金属箔の表面を前記キャビティの底面として露出させる工程と、
前記キャビティの内部にチップ部品を収容して前記チップ部品を前記第２の金属箔の前記表面に接着する工程と、
前記絶縁樹脂シートの上面側に第１の層間絶縁層及び第３の金属箔を順に積層してなる第１のビルドアップ層を形成する工程と、
前記絶縁樹脂シートの底面側に第２の層間絶縁層及び第４の金属箔を順に積層してなる第２のビルドアップ層を形成する工程と、
前記第３及び第４の金属箔をパターニングする工程とを備えることを特徴とする多層基板の製造方法。
【請求項２】
前記第１のビルドアップ層及び前記第２のビルドアップ層は一度の熱プレスにより同時に形成される、請求項１に記載の多層基板の製造方法。
【請求項３】
前記キャビティの内部に前記チップ部品を収容する前に、前記第２の金属箔をパターニングする工程を含み、
前記第２の金属箔をパターニングする工程は、前記キャビティの底部を塞ぐボトムパターンを形成する工程を含む請求項１又は２に記載の多層基板の製造方法。
【請求項４】
前記第１のビルドアップ層を形成した後であって、前記第２のビルドアップ層を形成する前に、前記第２の金属箔をパターニングする工程をさらに備える、請求項１に記載の多層基板の製造方法。
【請求項５】
前記第１の金属箔をパターニングする工程は、前記第１の開口パターンと共に所定の形状のアライメントマークを形成する工程を含む、請求項１乃至４のいずれか一項に記載の多層基板の製造方法。
【請求項６】
前記キャビティの内部に前記チップ部品を収容した後であって、前記第１のビルドアップ層を形成する前に、前記チップ部品と前記キャビティとの間の隙間に応力緩衝剤を充填する工程をさらに備える、請求項１乃至５のいずれか一項に記載の多層基板の製造方法。
【請求項７】
コア基板と、
前記コア基板を貫通するように設けられたキャビティの内部に埋め込まれたチップ部品と、
前記コア基板の上面に形成された第１の導体層と、
前記コア基板の底面に形成された第２の導体層と、
前記第１の導体層を覆うように前記コア基板の上面に形成された第１の層間絶縁層と、
前記第２の導体層を覆うように前記コア基板の底面に形成された第２の層間絶縁層と、
前記第１の層間絶縁層の上面に形成された第３の導体層と、
前記第２の層間絶縁層の底面に形成された第４の導体層とを備え、
前記第２の導体層は、前記キャビティの底部を塞ぐように前記コア基板の底面に貼り付けられた金属箔からなるボトムパターンを含み、
前記チップ部品は、前記キャビティの内部の前記ボトムパターンの表面に接着剤を介して搭載されていることを特徴とする多層基板。
【請求項８】
前記第１の導体層は、前記キャビティの周囲を取り囲むように設けられた開口パターンを含む、請求項７に記載の多層基板。
【請求項９】
前記第３及び第４の導体層は配線パターンを含む、請求項７又は８に記載の多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板及びその製造方法に関し、特に、半導体ＩＣチップ等のチップ部品を内蔵する多層基板の製造方法に関するものである。また、本発明はそのような製造方法により製造される多層基板に関するものである。
【背景技術】
【０００２】
電子機器の小型化、高性能化の要求に応えるため、ＩＣチップを基板に埋め込む技術が提案されている。例えば、特許文献１に記載の多層基板の製造方法では、コア材として両面銅張積層板を用い、このコア材を貫通するキャビティをドリル加工により形成する。次に、コア材の裏面にテープを貼り付けてキャビティの底部を構成し、キャビティ内のテープの表面にＩＣチップを配置し、その上からプリプレグをラミネートして第１の層間絶縁層を形成すると共に、ＩＣチップをキャビティ内に埋め込む。その後、テープを剥離し、コア材の底面側にプリプラグをラミネートして第２の層間絶縁層を形成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２１６７４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記多層基板の製造方法では、コア材として両面銅張積層板を使用しており、両面銅張積層板の両面にはＣｕ箔がラミネートされている。このようなコア材にキャビティを形成する場合、Ｃｕ箔を含むコア材全体を貫通するようにキャビティを形成し、その後に再度テープを貼り付けなくてはならず、当初から存在しているＣｕ箔を積極的に利用していない。
【０００５】
また、ＩＣチップをキャビティ内に収容するためには、コア材の底面側にテープを貼り付けてキャビティの底面を確保する必要があり、ＩＣチップを埋め込んだ後はテープを剥離する必要があり、工程数が増加するという問題もある。
【０００６】
さらに、テープを剥離する際は、コア材の上面側にプリプレグをラミネートしてＩＣチップをキャビティ内に固定する必要がある。ここで上面側のプリプレグとしては、キャビティ内を埋めるため流動性が高いものが必要である。一方、底面側のプリプレグは、キャビティ構造が崩れないように流動性のないものが必要である。このように、上面側と底面側とで特性が異なる２種類のプリプレグ樹脂を使用する必要があり、製造工程が複雑になるという問題がある。
【０００７】
さらに、コア材の片面に層間絶縁層を形成する際は、ＳＵＳ板等のキャリアプレートを用いてコア材を支持する必要があり、キャリアプレートは最後に取り外さなければならないことから、工程数が増加するという問題がある。
【０００８】
したがって、本発明の目的は、両面に金属箔が貼り付けられたコア材にＩＣチップ等のチップ部品を効率よく埋め込むことが可能な多層基板の製造方法を提供することにある。また、本発明の他の目的は、そのような製造方法を用いて製造される信頼性の高い多層基板を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明による多層基板の製造方法は、絶縁樹脂シートの上面及び底面に第１及び第２の金属箔がそれぞれ貼り付けられたコア材を用意する工程と、前記第１の金属箔をパターニングして少なくとも第１の開口パターンを形成する工程と、前記第１の開口パターンから露出する前記絶縁樹脂シートを選択的に除去してキャビティを形成し、前記第２の金属箔の表面を前記キャビティの底面として露出させる工程と、前記キャビティの内部にチップ部品を収容して前記チップ部品を前記第２の金属箔の前記表面に接着する工程と、前記絶縁樹脂シートの上面側に第１の層間絶縁層及び第３の金属箔を順に積層してなる第１のビルドアップ層を形成する工程と、前記絶縁樹脂シートの底面側に第２の層間絶縁層及び第４の金属箔を順に積層してなる第２のビルドアップ層を形成する工程と、前記第３及び第４の金属箔をパターニングする工程とを備えることを特徴とする。
【００１０】
本発明によれば、絶縁樹脂シートの底面側に形成された第２の金属箔をキャビティの底面として使用するので、例えば両面銅張積層板のような予め金属箔が貼り付けられたコア材を有効利用することができ、チップ部品を支持するためのテープやキャリアプレートを用いることなく効率的な埋め込みが可能である。
【００１１】
本発明において、前記第１のビルドアップ層及び前記第２のビルドアップ層は一度の熱プレスにより同時に形成されることが好ましい。この製造方法によれば、必要な回路を形成するための上下のビルドアップ層が熱プレスによって両面同時に形成されるので、線膨張係数の違いによる多層基板の反りを抑制することができる。
【００１２】
本発明による多層基板の製造方法は、前記キャビティの内部に前記チップ部品を収容する前に、前記第２の金属箔をパターニングする工程を含み、前記第２の金属箔をパターニングする工程は、前記キャビティの底部を塞ぐボトムパターンを形成する工程を含むことが好ましい。この構成によれば、ボトムパターンの外側の領域において第２の金属箔を選択的に除去することができ、スルーホール導体のレイアウト等を容易に行うことが可能となる。
【００１３】
本発明による多層基板の製造方法は、前記第１のビルドアップ層を形成した後であって、前記第２のビルドアップ層を形成する前に、前記第２の金属箔をパターニングする工程をさらに備えることが好ましい。この構成によれば、キャビティの直下を含むコア材の底面の全体を配線領域として使用することができ、実装密度の向上を図ることができる。
【００１４】
本発明において、前記第１の金属箔をパターニングする工程は、前記第１の開口パターンと共に所定の形状のアライメントマークを形成する工程を含むことが好ましい。この構成によれば、多層基板の製造時に必要なアライメントマークを第１の開口パターンと同一層に形成することができ、第１の金属箔を有効利用することができる。
【００１５】
本発明による多層基板の製造方法は、前記キャビティの内部に前記チップ部品を収容した後であって、前記第１のビルドアップ層を形成する前に、前記チップ部品と前記キャビティとの間の隙間に樹脂を充填する工程をさらに備えることが好ましい。応力緩衝剤としての樹脂を予めキャビティ内に充填した上でビルドアップ層を形成した場合には、応力に弱いデバイスの破損を防止することができる。
【００１６】
また、本発明による多層基板は、コア基板と、前記コア基板を貫通するように設けられたキャビティの内部に埋め込まれたチップ部品と、前記コア基板の上面に形成された第１の導体層と、前記コア基板の底面に形成された第２の導体層と、前記第１の導体層を覆うように前記コア基板の上面に形成された第１の層間絶縁層と、前記第２の導体層を覆うように前記コア基板の底面に形成された第２の層間絶縁層と、前記第１の層間絶縁層の上面に形成された第３の導体層と、前記第２の層間絶縁層の底面に形成された第４の導体層とを備え、前記第２の導体層は、前記キャビティの底部を塞ぐように前記コア基板の底面に貼り付けられた金属箔からなるボトムパターンを含み、前記チップ部品は、前記キャビティの内部の前記ボトムパターンの表面に接着剤を介して搭載されていることを特徴とする。
【００１７】
本発明において、前記第１の導体層は、前記キャビティの周囲を取り囲むように設けられた開口パターンを含むことが好ましい。また、前記第３及び第４の導体層は配線パターンを含むことが好ましい。
【発明の効果】
【００１８】
本発明によれば、コア材に形成されたキャビティ内にチップ部品を埋め込む際に、コア材の表面に設けられた金属箔を有効利用することが可能な多層基板の製造方法を提供することができる。また、本発明によれば、そのような製造方法を用いて製造された信頼性の高い多層基板を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態による多層基板１の構造を示す略断面図である。
【図２】多層基板１を上方から見たときの略平面図であって、特に（ａ）は、多層基板１の第１の導体層のレイアウトを示す略平面図、（ｂ）は第２の導体層のレイアウトを透過的に示す略平面図である。
【図３】（ａ），（ｂ），（ｃ）は、多層基板１の製造方法を説明するための略断面図である。
【図４】（ａ），（ｂ）は、多層基板１の製造方法を説明するための略断面図である。
【図５】（ａ），（ｂ）は、多層基板１の製造方法を説明するための略断面図である。
【図６】本発明の第２の実施の形態による多層基板２の構造を示す略側面断面図である。
【図７】（ａ），（ｂ），（ｃ）は、多層基板２の製造方法を説明するための略断面図である。
【図８】（ａ），（ｂ）は、多層基板２の製造方法を説明するための略断面図である。
【図９】（ａ），（ｂ）は、多層基板２の製造方法を説明するための略断面図である。
【図１０】本発明の第３の実施の形態による多層基板３の構造を示す略側面断面図である。
【図１１】（ａ），（ｂ），（ｃ）は、多層基板３の製造方法を説明するための略断面図である。
【図１２】（ａ），（ｂ），（ｃ）は、多層基板３の製造方法を説明するための略断面図である。
【図１３】（ａ），（ｂ）は、多層基板３の製造方法を説明するための略断面図である。
【図１４】第４の実施の形態による多層基板の製造方法を説明する略断面図である。
【発明を実施するための形態】
【００２０】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００２１】
図１は、本発明の第１の実施の形態による多層基板１の構造を示す略断面図である。また、図２は、多層基板１を上方から見たときの略平面図であって、特に（ａ）は、多層基板１の第１の導体層のレイアウトを示す略平面図、（ｂ）は第２の導体層のレイアウトを透過的に示す略平面図である。
【００２２】
図１及び図２に示すように、本実施形態による多層基板１は、コア基板１０と、コア基板１０の上下面にそれぞれ形成された第１及び第２の導体層１１Ａ，１１Ｂと、コア基板１０の内部に埋め込まれたＩＣチップ１２と、第１の導体層１１Ａ及びＩＣチップ１２を覆うようにコア基板１０の上面に形成された第１の層間絶縁層１３Ａと、第２の導体層１１Ｂを覆うようにコア基板１０の下面に形成された第２の層間絶縁層１３Ｂと、第１の層間絶縁層１３Ａの上面に形成された第３の導体層１４Ａと、第２の層間絶縁層１３Ｂの下面に形成された第４の導体層１４Ｂとを備えている。
【００２３】
また多層基板１は、第１の層間絶縁層１３Ａを貫通するスルーホール導体１５Ａと、第１の層間絶縁層１３Ａ、コア基板１０及び第２の層間絶縁層１３Ｂを貫通するスルーホール導体１５Ｂと、第３の導体層１４Ａを選択的に覆うように第１の層間絶縁層１３Ａの上面に形成された第１のソルダーレジスト層１６Ａと、第４の導体層１４Ｂを選択的に覆うように第２の層間絶縁層１３Ｂの下面に形成された第２のソルダーレジスト層１６Ｂと、第１のソルダーレジスト層１６Ａの表面に設けられ第３の導体層１４Ａの一部（ランド）と電気的に接続されたバンプ電極１７と、第２のソルダーレジスト層１６Ｂの表面に設けられ第４の導体層１４Ｂの一部（ランド）と電気的に接続された受動部品１８とを備えている。なお、バンプ電極１７は、図示されていない平面方向の他の位置にて第３の導体層１４Ａの一部と電気的に接続されている。また、図１の多層基板１は、実際にはバンプ電極１７の形成面が下向きとなるように上下反転した状態で実装される。
【００２４】
コア基板１０は、ガラスクロス、ガラス不織布、あるいはアラミド不織布等の補強材にエポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂、あるいはポリイミド樹脂等を含浸させてなる絶縁基板である。特に限定されないが、コア基板１０の厚さは例えば１５０μｍである。
【００２５】
コア基板１０の平面方向の略中央部には平面形状が略矩形のキャビティ１０ａが形成されており、キャビティ１０ａはコア基板１０を貫通している。ＩＣチップ１２はその端子電極１２ａの形成面（底面）が上向きの状態でキャビティ１０ａの内部に埋め込まれている。ＩＣチップ１２の端子電極１２ａとスルーホール導体１５Ａとを確実に接続するため、端子電極１２ａが形成されたＩＣチップ１２の主面はコア基板１０の上面と同一平面上にあることが好ましい。ＩＣチップ１２としては、例えばマイクロＤＣＤＣコンバータなどのパワーＩＣを挙げることができる。
【００２６】
第１の導体層１１Ａはコア基板１０の上面に形成されており、第２の導体層１１Ｂはコア基板１０の下面に形成されている。第１及び第２の導体層１１Ａ，１１Ｂの材料はＣｕであることが好ましく、その厚さは例えば約２０μｍである。第１及び第２の導体層１１Ａ，１１Ｂは、コスト面でできるだけ薄いほうがよいが、薄すぎると強度が不足してＩＣチップ１２の支持が困難となるので、適切な厚さが存在する。第１の導体層１１Ａは、キャビティ１０ａの加工時に用いる開口パターンであるコンフォーマルマスクＰ１と、加工時の位置合わせに用いられるアライメントマークＰ２を含む。第２の導体層１１Ｂは、キャビティ１０ａの底面となるボトムパターンＰ３を含む。ボトムパターンＰ３はコア基板１０を貫通するキャビティ１０ａの下側の開口を塞いでおり、ＩＣチップ１２はボトムパターンＰ３の上面に搭載されている。ＩＣチップ１２とボトムパターンＰ３との間には接着剤１０ｂが介在している。
【００２７】
接着剤１０ｂは銀ペーストなどの熱伝導性の高い材料を含むものであってもよい。そのような接着剤を用いる場合には、ＩＣチップ１２の発熱をボトムパターンＰ３側に逃がすことができ、放熱性を高めることが可能である。この場合、ボトムパターンＰ３はスルーホール導体（不図示）を介して第４の導体層１４Ｂ又は第３の導体層１４Ａに接続されることが好ましく、これによれば、ＩＣチップ１２の発熱は第４の導体層１４Ｂ又は第３の導体層１４Ａを介して効果的に外部に拡散される。
【００２８】
さらに、導体層１４Ｂがグランドになるように回路構成すれば、ＩＣチップ１２の特性向上のためその裏面を所定の電位に維持することが要求される場合に、その実現が容易である。
【００２９】
第１の層間絶縁層１３Ａはコア基板１０の上面に形成されており、第１の導体層１１Ａと第３の導体層１４Ａとを電気的に絶縁分離している。第２の層間絶縁層１３Ｂはコア基板１０の下面に形成されており、第２の導体層１１Ｂと第４の導体層１４Ｂとを電気的に絶縁分離している。第１及び第２の層間絶縁層１３Ａ，１３Ｂの材料は例えばプリプレグであり、その厚さは例えば約６０μｍである。
【００３０】
第３の導体層１４Ａは第１の層間絶縁層１３Ａの上面に形成されており、第４の導体層１４Ｂは第２の層間絶縁層１３Ｂの下面に形成されている。第３及び第４の導体層１４Ａ，１４Ｂの材料はＣｕであることが好ましく、その厚さは例えば約２０μｍである。第３及び第４の導体層１４Ａ，１４Ｂは、ＩＣチップ１２及び受動部品１８と共に電子回路を構成するための配線パターンを構成している。このように、本実施形態による多層基板１は２層の配線層を有するものである。
【００３１】
ＩＣチップ１２の端子電極１２ａは、第１のスルーホール導体１５Ａを介して第３の導体層１４Ａに接続されている。第３の導体層１４Ａは、第２のスルーホール導体１５Ｂを介して第４の導体層１４Ｂに接続され、さらに受動部品１８の端子電極に接続されている。
【００３２】
本実施形態による多層基板１は、コア基板１０の材料（コア材）として両面銅張積層板を用い、ＩＣチップ１２を埋め込む際にＣｕ箔をキャビティ１０ａの底面として使用するので、ＩＣチップ１２の効率的な埋め込みが可能である。また、コア基板１０にＩＣチップ１２を埋め込んだ後に第１及び第２の層間絶縁層１３Ａ，１３Ｂを同時に形成するので、多層基板１の反りを防止することが可能である。以下、図３〜図５を参照しながら、多層基板１の製造方法について説明する。
【００３３】
多層基板１の製造では、まず図３（ａ）に示すように、コア材としての両面銅張積層板２０を用意する。両面銅張積層板２０は、コア基板１０となる絶縁樹脂シート１０Ａの両面にＣｕ箔２１Ａ，２１Ｂがそれぞれ貼り付けられたものである。Ｃｕ箔２１Ａ，２１Ｂはパターニングされて上記第１及び第２の導体層１１Ａ，１１Ｂとなる材料層である。上記のように、絶縁樹脂シート１０Ａの厚さは例えば１５０μｍ、Ｃｕ箔２１Ａ，２１Ｂの厚さは例えば２０μｍである。なお、以下の説明は一つの多層基板に着目したものであるが、実際には一枚の大きな基板（集合基板）上に複数の多層基板を形成し、この集合基板をダイシングすることで個々の多層基板を得るものである。
【００３４】
次に、図３（ｂ）に示すように、両面銅張積層板２０の一方の主面（上面）のＣｕ箔２１Ａ（第１のＣｕ箔）をパターニングして第１の導体層１１Ａを形成し、また他方の主面（下面）のＣｕ箔２１Ｂ（第２のＣｕ箔）をパターニングして第２の導体層１１Ｂを形成する。第１の導体層１１ＡはコンフォーマルマスクＰ１及びアライメントマークＰ２を構成しており、第２の導体層１１ＢはボトムパターンＰ３を構成している。コンフォーマルマスクＰ１の開口パターンのサイズはＩＣチップ１２の平面サイズよりも少し大きい。ボトムパターンＰ３の平面形状は特に限定されないが、少なくともコンフォーマルマスクＰ１の開口パターンと平面視にて重なる領域を覆っていることが必要である。以上により、第１及び第２の導体層１１Ａ，１１Ｂが設けられた多層基板１が完成する。
【００３５】
次に、図３（ｃ）に示すように、コンフォーマルマスクＰ１の開口パターンの内側の絶縁樹脂シート１０Ａを選択的に除去してキャビティ１０ａを形成する。キャビティ１０ａはＣＯ２レーザ、ＵＶ−ＹＡＧレーザ、エキシマレーザ等を用いたコンフォーマル法により形成することができる。コンフォーマルマスクＰ１はレーザに対するマスクとなり、またボトムパターンＰ３はレーザに対するストッパーとなるので、キャビティ１０ａを高精度に加工することができる。このレーザ加工により、絶縁樹脂シート１０Ａを構成する樹脂やガラスクロスは溶融し、これによりキャビティ１０ａが形成され、ボトムパターンＰ３の上面はキャビティ１０ａの底面となる。
【００３６】
次に、図４（ａ）に示すように、ＩＣチップ１２をキャビティ１０ａの内部に収容して固定する。このとき、第２のＣｕ箔２１ＢからなるボトムパターンＰ３の上面に接着剤１０ｂを予め塗布しておき、端子電極１２ａが形成されたＩＣチップ１２の主面を上向きにして収容し、この状態で接着剤１０ｂを硬化させてＩＣチップ１２を固定する。接着剤１０ｂの塗布量（厚さ）は、ＩＣチップ１２の高さに合わせて適宜調整すればよい。またＤＡＦ（Die Attach Film）を設けたＩＣチップ１２をボトムパターンＰ３に直接接着しても良い。
【００３７】
ＩＣチップ１２の下には薄いＣｕ箔からなるボトムパターンＰ３しか無いが、パターニングされた両面銅張積層板２０からなるコア材は平坦なステージ１００上に置かれて平面的に支持されているので、Ｃｕ箔の表面にＩＣチップ１２を搭載したとしても特に問題なく、コア基板１０のハンドリングも十分に可能である。
【００３８】
次に、図４（ｂ）に示すように、コア基板１０の両面に第１及び第２のビルドアップ層２３Ａ，２３Ｂをそれぞれ形成する。第１のビルドアップ層２３Ａは、コア基板１０（絶縁樹脂シート１０Ａ）の上面側に第１の層間絶縁層１３Ａ及びＣｕ箔２２Ａをこの順に積層してなるものであり、第２のビルドアップ層２３Ｂは、コア基板１０（絶縁樹脂シート１０Ａ）の底面側に第２の層間絶縁層１３Ａ及びＣｕ箔２２Ｂをこの順に積層してなるものである。
【００３９】
第１及び第２のビルドアップ層２３Ａ，２３Ｂの形成では、第１及び第２の層間絶縁層１３Ａ，１３Ｂをそれぞれ形成し、さらに第１及び第２の層間絶縁層１３Ａ，１３Ｂの表面に第３及び第４のＣｕ箔２２Ａ，２２Ｂをそれぞれ形成してもよい。あるいは、層間絶縁層の表面にＣｕ箔が予め貼り付けられたものを用いてビルドアップ層を形成してもよい。第１及び第２の層間絶縁層１３Ａ，１３Ｂは、フィルム状のプリプレグをラミネートすることにより形成することができる。プリプレグの厚さは例えば３０μｍであり、Ｃｕ箔の厚さは例えば２０μｍである。プリプレグは真空熱プレスによりラミネートすることができる。ここで、第１及び第２の層間絶縁層１３Ａ，１３Ｂ及びＣｕ箔２２Ａ，２２Ｂは上下一層ずつ別々に熱プレスするのではなく、上下層を同時に熱プレスする。このようにすることで多層基板の平坦性を担保することができ、ＳＵＳ板等のキャリアプレートを用いることなく上下方向の形状の対称性を維持することができる。
【００４０】
次に、図５（ａ）に示すように、第１の層間絶縁層１３Ａの上面に形成された第３のＣｕ箔２２Ａをパターニングして第３の導体層１４Ａを形成すると共に、第２の層間絶縁層１３Ａの下面に形成された第４のＣｕ箔２２Ｂをパターニングして第４の導体層１４Ｂを形成する。さらに、スルーホール導体１５Ａ，１５Ｂを周知の方法により形成する。
【００４１】
次に、図５（ｂ）に示すように、第３の導体層１４Ａが形成された層間絶縁層１３Ａの上面に第１のソルダーレジスト層１６Ａを形成すると共に、第４の導体層１４Ｂが形成された層間絶縁層１３Ｂの下面に第２のソルダーレジスト層１６Ｂを形成する。その後、バンプ電極１７の形成及び受動部品１８の実装を行うことにより、図１に示した多層基板１が完成する。
【００４２】
従来の多層基板の製造方法では、コア材１０（絶縁樹脂シート１０Ａ）を貫通するキャビティを先に形成し、その後でコア材の下面にのみ層間絶縁層及びＣｕ箔からなるビルドアップ層を形成してキャビティの底面を確保し、キャビティの内部にＩＣチップを収容した後、コア基板の上面に層間絶縁層及びＣｕ箔からなるビルドアップ層を形成していた。そのため、コア材に最初から付いているＣｕ箔をわざわざ一度剥離除去して開口パターンを形成しなければならなかった。さらに、ビルドアップ時に上下方向の対称性が崩れて基板の反りが発生するという問題があった。
【００４３】
しかしながら、本実施形態による多層基板１は、絶縁樹脂シート１０Ａの両面にＣｕ箔２１Ａ，２１Ｂがラミネートされた両面銅張積層板を加工してキャビティを形成しており、ＩＣチップ１２を埋め込む際に下面側のＣｕ箔をキャビティ１０ａの底面として使用するので、両面銅張積層板のＣｕ箔を有効理由することができ、ＩＣチップを支持するためのテープやＳＵＳ板等のキャリアプレートを用いることなくＩＣチップ１２の効率的な埋め込みが可能である。
【００４４】
また、本実施形態によれば、必要な回路を形成するためのビルドアップ層を両面同時に形成しており、上下のビルドアップ層が同時に熱プレスされて形成されるので、線膨張係数の違いによる多層基板の反りを抑制することができる。例えば、コア材の片方に積み重ねていく場合（片面ビルドアップ工法）など、多層基板の加工の最中にバランスを崩すと基板が反ってしまうが、縦方向に対称性・バランスを保ちながらサンドイッチ構造を作っていくので、ＳＵＳ板等のキャリアプレートを用いる必要がなく、完成した多層基板をキャリアプレートから剥離する工程も不要となる。
【００４５】
次に、本発明の第２の実施の形態による多層基板２及びその製造方法について説明する。
【００４６】
図６は、本発明の第２の実施の形態による多層基板２の構造を示す略側面断面図である。また、図７〜図９は、多層基板２の製造方法を説明するための略断面図である。
【００４７】
図６に示すように、本実施形態による多層基板２の特徴は、コア基板１０の上下面にそれぞれ形成された第１及び第２の導体層１１Ａ，１１Ｂを配線パターンとしても利用する点にある。すなわち、コア基板１０の上面には、キャビティ加工用のコンフォーマルマスクＰ１及びアライメントマークＰ２だけでなく、回路を構成するための配線パターンＰ４（ランドを含む、以下同じ。）が形成されている。また、コア基板１０の底面には、ボトムパターンＰ３だけでなく、回路を構成するための配線パターンＰ５が形成されている。コア基板１０の上面側の配線パターンＰ４と下面側の配線パターンＰ５は、コア基板１０を貫通するスルーホール導体１５Ｃを介して互いに電気的に接続されている。なお、図６においてアライメントマークＰ２は示されていないが、平面方向の他の位置（他の断面位置）に設けられているものとする。
【００４８】
第２の実施の形態による多層基板２の製造方法は、まず図７（ａ）に示すようにコア材としての両面銅張積層板２０を用意し、次いで図７（ｂ）に示すように上面側の第１のＣｕ箔２１Ａをパターニングしてキャビティ加工用のコンフォーマルマスクＰ１、アライメントマークＰ２（不図示）及び配線パターンＰ４を含む第１の導体層１１Ａを形成すると共に、底面側の第２のＣｕ箔２１ＢをパターニングしてボトムパターンＰ３及び配線パターンＰ５を形成する。さらに、絶縁樹脂シート１０Ａを貫通するスルーホール導体１５Ｃを形成する。
【００４９】
次に、図７（ｃ）に示すように、コンフォーマルマスクＰ１の開口パターンの内側の絶縁樹脂シート１０Ａを選択的に除去してキャビティ１０ａを形成する。キャビティ１０ａの形成方法は第１の実施の形態と同じである。このレーザ加工により、絶縁樹脂シート１０Ａを構成する樹脂やガラスクロスは溶融し、これによりキャビティ１０ａが形成され、ボトムパターンＰ３の上面はキャビティ１０ａの底面となる。
【００５０】
次に、図８（ａ）に示すように、ＩＣチップ１２をキャビティ１０ａの内部に収容して固定する。ＩＣチップ１２の収容方法は第１の実施の形態と同様である。
【００５１】
次に、図８（ｂ）に示すように、コア基板１０の両面に第１及び第２のビルドアップ層２３Ａ，２３Ｂをそれぞれ形成する。これらの工程も第１の実施の形態と同じである。
【００５２】
次に、図９（ａ）に示すように、第１の層間絶縁層１３Ａの上面に形成された第３のＣｕ箔２２Ａをパターニングして第３の導体層１４Ａを形成すると共に、第２の層間絶縁層１３Ａの下面に形成された第４のＣｕ箔２２Ｂをパターニングして第４の導体層１４Ｂを形成する。さらに、スルーホール導体１５Ａ，１５Ｂを周知の方法により形成する。
【００５３】
次に、図９（ｂ）に示すように、第３の導体層１４Ａが形成された層間絶縁層１３Ａの上面に第１のソルダーレジスト層１６Ａを形成すると共に、第４の導体層１４Ｂが形成された層間絶縁層１３Ｂの下面に第２のソルダーレジスト層１６Ｂを形成する。その後、バンプ電極１７及び受動部品１８を実装することにより、図６に示した多層基板２が完成する。
【００５４】
以上説明したように、本実施形態による多層基板２は、第１の実施形態と同様、コア基板１０の材料（コア材）として両面銅張積層板を採用し、ＩＣチップ１２を埋め込む際にＣｕ箔をキャビティ１０ａの底面として使用するので、ＳＵＳ板等のキャリアプレートを用いることなくＩＣチップ１２の効率的な埋め込みが可能である。また、コア基板１０にＩＣチップ１２を埋め込んだ後に第１及び第２の層間絶縁層１３Ａ，１３Ｂを同時に形成するので、多層基板１の反りを防止することが可能である。さらに、本実施形態によれば、４層の配線構造となるため、より複雑な回路レイアウトを実現することができる。
【００５５】
次に、本発明の第３の実施の形態による多層基板３及びその製造方法について説明する。
【００５６】
図１０は、本発明の第３の実施の形態による多層基板３の構造を示す略側面断面図である。また、図１１〜図１３は、多層基板３の製造方法を説明するための略断面図である。
【００５７】
図１０に示すように、本実施形態による多層基板３の特徴は、キャビティ１０ａの底面（ボトムパターンＰ３）となる第２の導体層１１ＢをＩＣチップ１２の埋め込み後にパターニングして配線パターンとして用いることを特徴とするものである。そのため、第１及び第２の層間絶縁層１３Ａ，１３Ｂ及び第３及び第４のＣｕ箔２２Ａ，２２Ｂは同時にラミネートされず、第１の層間絶縁層１３Ａ及び第３のＣｕ箔２２Ａがまずラミネートされた後、第２の層間絶縁層１３Ｂ及び第４のＣｕ箔２２Ｂがラミネートされる。
【００５８】
第３の実施の形態による多層基板３の製造方法では、まず図１１（ａ）に示すようにコア材としての両面銅張積層板２０を用意し、次いで図１１（ｂ）に示すように上面側の第１のＣｕ箔２１Ａをパターニングしてキャビティ加工用のコンフォーマルマスクＰ１、アライメントマークＰ２（不図示）及び配線パターンＰ４を含む第１の導体層１１Ａを形成するが、下面側の第２のＣｕ箔２１Ｂはパターニングせず、全面が覆われた状態のままとする。さらに、絶縁樹脂シート１０Ａを貫通するスルーホール導体１５Ｃを形成する。
【００５９】
次に、図１１（ｃ）に示すように、コンフォーマルマスクＰ１の開口パターンの内側の絶縁樹脂シート１０Ａを選択的に除去してキャビティ１０ａを形成する。キャビティ１０ａの形成方法は第１の実施の形態と同じくレーザ加工である。このレーザ加工により、絶縁樹脂シート１０Ａを構成する樹脂やガラスクロスは溶融し、これによりキャビティ１０ａが形成され、第２のＣｕ箔２１Ｂの上面はキャビティ１０ａの底面となる。
【００６０】
次に、図１２（ａ）に示すように、ＩＣチップ１２をキャビティ１０ａの内部に収容して固定する。ＩＣチップ１２の収容方法は第１の実施の形態と同様である。
【００６１】
次に、図１２（ｂ）に示すように、コア基板１０の上面だけに第１のビルドアップ層２３Ａを形成する。すなわち、この段階では第２のビルドアップ層２３Ｂは形成しない。なお、第１のビルドアップ層２３Ａは、コア基板１０（絶縁樹脂シート１０Ａ）の上面側に第１の層間絶縁層１３Ａ及びＣｕ箔２２Ａをこの順に積層してなるものである。
【００６２】
次に、図１２（ｃ）に示すように、コア基板１０を上下反転し、コア基板１０の下面に形成された第２のＣｕ箔２１Ｂをパターニングして配線パターンＰ３，Ｐ５を形成する。このとき、キャビティ１０ａと重なる領域のＣｕ箔２１Ｂもパターニングされるが、第１の層間絶縁層１３ＡがＩＣチップ１２の支持体となるので、Ｃｕ箔２１Ｂを問題なくパターニングすることができる。
【００６３】
次に、図１３（ａ）に示すように、反転状態のコア基板１０の底面に第２のビルドアップ層２３Ｂを形成する。上記のように、第２のビルドアップ層２３Ｂは、コア基板１０（絶縁樹脂シート１０Ａ）の底面側に第２の層間絶縁層１３Ａ及びＣｕ箔２２Ｂをこの順に積層してなるものである。
【００６４】
次に、図１３（ｂ）に示すように、反転状態をもとに戻し、第１の層間絶縁層１３Ａの上面に形成された第３のＣｕ箔２２Ａをパターニングして第３の導体層１４Ａを形成すると共に、第２の層間絶縁層１３Ａの下面に形成された第４のＣｕ箔２２Ｂをパターニングして第４の導体層１４Ｂを形成する。さらに、層間絶縁層１３Ａのみを貫通するスルーホール導体１５Ａ及び１５Ｂ，層間絶縁層１３Ａ，コア基板１０及び層間絶縁層１３Ｂを貫通するスルーホール導体１５Ｄ，層間絶縁層１３Ａ及びコア基板１０を貫通する１５Ｅ、層間絶縁層１３Ｂのみを貫通するスルーホール導体１５Ｆを周知の方法により形成する。
【００６５】
その後、第３の導体層１４Ａが形成された層間絶縁層１３Ａの上面に第１のソルダーレジスト層１６Ａを形成すると共に、第４の導体層１４Ｂが形成された層間絶縁層１３Ｂの下面に第２のソルダーレジスト層１６Ｂを形成する。さらに、バンプ電極１７及び受動部品１８を実装することにより、図１０に示した多層基板３が完成する。
【００６６】
以上説明したように、本実施形態による多層基板３の製造方法は、第１及び第２の実施形態と同様、コア基板１０の材料（コア材）として両面銅張積層板を採用し、ＩＣチップ１２を埋め込む際にＣｕ箔をキャビティ１０ａの底面として使用するので、ＳＵＳ板等のキャリアプレートを用いることなくＩＣチップ１２の効率的な埋め込みが可能である。さらに、本実施形態によれば、４層の配線構造となるため、より複雑な回路レイアウトを実現することができる。特に、コア基板１０の底面の全体を配線領域として広く使用することができる。したがって、複雑な回路レイアウトを実現することができ、実装密度の向上を図ることができる。
【００６７】
次に、本発明の第４の実施の形態による多層基板の製造方法について説明する。
【００６８】
図１４は、第４の実施の形態による多層基板の製造方法を説明する略断面図である。
【００６９】
図１４に示すように、本実施形態による多層基板の製造方法は、第１の実施の形態の改良であって、コア基板１０の両面に層間絶縁層１３Ａ，１３Ｂを貼り合わせる前に、キャビティ１０ａ内に応力緩衝剤１９（樹脂）を充填することを特徴としている。すなわち、図１４（ａ）及び（ｂ）に示すように、キャビティ１０ａ内にＩＣチップ１２を収容した後、キャビティ１０ａ内には応力緩衝剤１９が充填される。その後、図１４（ｃ）に示すように、コア基板１０の両面に層間絶縁層１３Ａ，１３Ｂ及びＣｕ箔２２Ａ，２２Ｂを貼り合わせ、真空熱プレスすることによりビルドアップ層を形成する。
【００７０】
応力緩衝剤１９は柔らかい樹脂であり、特に基板の厚さ方向の中心に向うにつれてフィラー濃度が高くなるような構造であることが好ましい。このように、応力緩衝剤１９を予め充填した上でビルドアップ層を形成した場合には、応力に弱いデバイス（例えば、ＩＣ，センサ等）の破損を防止することができる。なお、本実施形態は第１の実施の形態においてＩＣチップ１２を応力緩衝剤１９により保護する応用例であるが、第１の実施の形態のみならず、第２及び第３の実施の形態にも応用することができる。
【００７１】
本発明は、以上の実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲で種々の変更を加えることが可能であり、それらも本発明に包含されるものであることは言うまでもない。
【００７２】
例えば、上記実施形態においては、コア材として両面銅張積層板を例に挙げたが、コア材の両面に形成される金属箔はＣｕ箔に限定されず、種々の金属箔を用いることができる。また、多層基板中の配線パターンやスルーホール導体のレイアウトは特に限定されない。
【符号の説明】
【００７３】
１〜３    多層基板
１０    コア基板
１０Ａ    絶縁樹脂シート
１０ａ    キャビティ
１０ｂ    接着剤
１１Ａ    第１の導体層
１１Ｂ    第２の導体層
１２    ＩＣチップ
１２ａ    ＩＣチップの端子電極
１３Ａ    第１の層間絶縁層
１３Ｂ    第２の層間絶縁層
１４Ａ    第３の導体層
１４Ｂ    第４の導体層
１５Ａ    スルーホール導体
１５Ｂ    スルーホール導体
１５Ｃ    スルーホール導体
１６Ａ    ソルダーレジスト層
１６Ｂ    ソルダーレジスト層
１７    バンプ電極
１８    チップ部品
１９    応力緩衝剤
２０    両面銅張積層板
２１Ａ    第１のＣｕ箔
２１Ｂ    第２のＣｕ箔
２２Ａ    第３のＣｕ箔
２２Ｂ    第４のＣｕ箔
２３Ａ    第１のビルドアップ層
２３Ｂ    第２のビルドアップ層
１００    ステージ
Ｐ１    コンフォーマルマスク
Ｐ２    アライメントマーク
Ｐ３    ボトムパターン
Ｐ４    配線パターン
Ｐ５    配線パターン
【図１】
2014183179.tif 000003
【図２】
2014183179.tif 000004
【図３】
2014183179.tif 000005
【図４】
2014183179.tif 000006
【図５】
2014183179.tif 000007
【図６】
2014183179.tif 000008
【図７】
2014183179.tif 000009
【図８】
2014183179.tif 000010
【図９】
2014183179.tif 000011
【図１０】
2014183179.tif 000012
【図１１】
2014183179.tif 000013
【図１２】
2014183179.tif 000014
【図１３】
2014183179.tif 000015
【図１４】
2014183179.tif 000016