(57)【要約】【課題】異種材料からなる複数のウェハを同時にダイシングしてもチッピングの発生しにくいウェハレベルパッケージを提供する。【解決手段】半導体基板１と支持基板であるガラス基板２との間に逆台形の接着層３を設け、接着層と隣接する接着層との隙間をダイシングブレード幅からアライメントズレ許容値を引いた長さと同等、もしくは、それより狭くする。【選択図】図１
2014175343.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップが行列状に整列して配置された第１のウェハと、
前記複数のチップの各々の周囲を取り囲んで設けられた、断面形状が前記第１のウェハとの接着面において長い底辺を有する台形である接着層からなる外枠と、
前記複数のチップにおいて隣り合うチップの間では前記外枠が離間していることで生じるダイシングラインとなる溝部と、
前記接着層により前記第１のウェハと接着された第２のウェハと、
を有し、
前記溝部の断面形状は台形であって、前記台形の短い底辺が前記第１のウェハに面し、前記台形の長い底辺が前記第２のウェハに面していることを特徴とするウェハレベルパッケージ。
【請求項２】
前記短い底辺の長さは、前記ダイシングラインをダイシングするときに用いるダイシングブレード幅からアライメントズレ許容値を引いた長さと同等、もしくは、それより狭いことを特徴とする請求項１記載のウェハレベルパッケージ。
【請求項３】
前記長い底辺の長さは、前記ダイシングラインをダイシングするときに用いるダイシングブレード幅にアライメントズレ許容値を加えた長さよりも長いことを特徴とする請求項２記載のウェハレベルパッケージ。
【請求項４】
前記接着層は感光性樹脂からなることを特徴とする請求項１乃至３のいずれか１項に記載のウェハレベルパッケージ。
【請求項５】
前記請求項１乃至４のいずれか１項に記載のウェハレベルパッケージが個片化された半導体装置。
【請求項６】
行列状に複数のチップを形成した第１のウェハと、前記第１のウェハに対向する第２のウェハと、前記第１のウェハと前記第２のウェハを接合する接着層とを備えるウェハレベルパッケージの製造方法であって、
第１のウェハの第１面に感光性樹脂膜を塗布する工程と、
前記感光性樹脂膜を露光現像して断面形状が正台形形状の接着層を形成し、前記複数のチップの各々の外周に前記接着層からなる外枠および前記複数のチップにおいて隣り合うチップの間では前記外枠が離間していることで生じるダイシングラインとなる断面形状が台形の溝部を形成する工程と、
前記台形の溝部の短い底辺が前記第１のウェハに面し、前記台形の長い底辺が前記第２のウェハの第１面に面するように、前記接着層と前記第２のウェハを接着する工程と、
からなるウェハレベルパッケージの製造方法。
【請求項７】
前記台形の溝部の短い底辺の長さにアライメントズレ許容値を加えたブレード幅を有するブレードで前記ダイシングラインに沿って前記第１のウェハおよび前記第２のウェハをダイシングし、個片化された半導体装置とする工程をさらに有する請求項６記載のウェハレベルパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板と支持基板を貼り合わせた構造を有するウェハレベルパッケージとその製造方法に関する。
【背景技術】
【０００２】
半導体装置において、パッケージの小型化が種々検討されている。その１つとしてウエハレベルパッケージ（ＷＬＰ）がある。この技術は、ＭＥＭＳ素子のパッケージや、固体撮像装置のパッケージとして、採用されている。（例えば、特許文献１参照）
【０００３】
固体撮像装置の場合は、半導体基板を貫通させて形成した電極により、半導体基板の表面に形成された信号線や電源線を半導体基板の裏面側に引き出し、裏面内で配線および保護膜を形成した後、半田ボール電極を形成している。この構造を用いる場合、貫通電極を形成し易くするために、半導体基板を薄膜化する必要がある。薄膜化された基板は、そのままでは配線などを形成する際に取り扱いが困難であるため、これを支持する役目をする支持基板が必要となる。撮像素子の場合には光を取り込むため支持基板として透光性の光学ガラス基板を用いて樹脂系接着剤などで貼り付けている。
【０００４】
例えば、ＣＭＯＳイメージセンサを形成した半導体基板とガラス基板を貼り合わせ、貫通電極を形成して、画素面とは対向する裏面に配線を引き出し、半田ボールを形成する構造とすることがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１０５１６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記構造を有する半導体基板を個片化する際は、シリコン等の半導体基板やガラス基板や接着剤など複数の異種材料をダイシングする必要がある。複数の材質の異なる材料を切断すると、ダイシングブレードの目詰まりがしやすくなり、基板が欠けるチッピングなどの問題が生じる。
【０００７】
本発明は、上記の課題に鑑みなされたもので、半導体基板と支持基板を接着層で貼り合わせた構造を有しながらも、チッピングの無いダイシングが可能な、半導体装置のためのウェハレベルパッケージを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明では下記手段を用いた。
まず、行列状に複数のチップを形成した第１のウェハと、前記第一のウェハに対向する第２のウェハと、前記第１のウェハと前記第２のウェハを接合する接着層とを備えるウェハレベルパッケージにおいて、前記複数のチップは前記接着層からなる外枠を有し、隣り合う前記チップの前記外枠は離間してダイシングラインとなる溝部を設け、前記溝部の断面は台形の形状であって、前記台形の短い底辺が前記第１のウェハと接し、前記台形の長い底辺が前記第２のウェハと接することを特徴とするウェハレベルパッケージとした。
【０００９】
また、前記短い底辺の長さは、ダイシングブレード幅からアライメントズレ許容値を引いた長さと同等、もしくは、それより狭いことを特徴とするウェハレベルパッケージとした。
また、前記長い底辺の長さはダイシングブレード幅にアライメントズレ許容値を加えた長さよりも長いことを特徴とするウェハレベルパッケージとした。
【００１０】
さらに、行列状に複数のチップを形成した第１のウェハと、前記第一のウェハに対向する第２のウェハと、前記第１のウェハと前記第２のウェハを接合する接着層とを備えるウェハレベルパッケージの製造方法において、第１のウェハの第１面に感光性樹脂膜を塗布する工程と、前記感光性樹脂膜を露光現像して断面視的に正台形形状の接着層を形成し、前記チップの外周に前記接着層からなる外枠を形成する工程と、前記接着層と第２のウェハの第１面を接着して前記チップの前記外枠と隣り合う前記チップの前記外枠との間にダイシングラインとなる溝部を形成する工程と、からなることを特徴とするウェハレベルパッケージの製造方法を用いた。
【発明の効果】
【００１１】
本発明によれば、半導体基板と支持基板を接着層で貼り合わせる構造を有する、チッピングの発生しにくい高品質なダイシングを可能とする、半導体装置のためのウェハレベルパッケージを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係るウェハレベルパッケージの断面図である。
【図２】本発明の実施形態に係るウェハレベルパッケージの基板貼り合せ後の平面図である。
【図３】図２のＡ−Ａ´線に沿った断面図である。
【図４】ダイシング工程における本発明の実施形態に係るウェハレベルパッケージの断面図。
【図５】本発明の実施形態に係るウェハレベルパッケージの効果を説明するための比較断面図。
【図６】本発明の実施形態に係るウェハレベルパッケージのダイシング方法を示す断面図である。
【図７】図１の部分断面拡大図である。
【発明を実施するための形態】
【００１３】
以下、ＣＭＯＳイメージセンサを例にとり、本発明の実施形態を説明する。
図１は、本発明の実施形態に係るウェハレベルパッケージを有する半導体装置の断面図である。イメージセンサを有する複数のチップが行列状に縦横に整列して配置された第１のウェハであるウェハ状の半導体基板１が、下方にあるガラス基板のような透光性を有する第２のウェハであるウェハ状の支持基板２と、断面が半導体基板１との接着面において長い底辺を有している逆台形形状の樹脂系材料による接着層３を介して接着されている。接着層３は各チップの外周に沿って配置されており、外枠を形成している。そして、あるチップの接着層３と隣接するチップの接着層３の間には、ダイシングラインとなる、断面が２つの斜辺で挟まれた台形形状をなす、間隔が狭い領域である溝部９が形成されている。図において各チップの下にあたる領域には溝部９に比べ間隔が広い領域である中空部８が形成される。
【００１４】
中空部８に面する半導体基板１上に複数のイメージセンサのチップが形成され、中空部８を取り囲むように接着層３が設けられている。各チップには半導体基板１の中空部８とは反対側の面には電極となる半田ボール５が設けられている。図示していないが、各チップにおいてイメージセンサは反対面の半田ボール５と貫通電極によって電気的に接続されている。
【００１５】
図では本発明の半導体装置の溝部９がダイシングブレード４によって切断されている様子を示しているが、台形形状の溝部９の短い上底の長さはダイシングブレード４の幅からアライメントズレ許容値を引いた長さと同等、もしくは、それよりわずかに狭くすれば良い。ただし、ダイシング時のアライメントズレ許容値も考慮すれば、さらにズレ許容値を引いた長さの溝部とすれば良い。
【００１６】
一般に異種材料を切断する場合は、６０μｍ程度の幅厚のダイシングブレードが用いられる。また、アライメントズレ許容値は、５μｍ程度であるので溝部の上底の長さは、５５μｍとすれば良い。アライメントズレ許容値がほぼゼロであれば、溝部上底の長さは６０μｍとなる。
【００１７】
他方、台形形状の溝部９の下底の長さは上底よりも長く、ダイシングブレード幅にアライメントズレ許容値を加えた長さよりも長いことが好ましく、上記条件であれば、６５μｍ以上とすれば良い。このような構成とすることでダイシング時に切断端面が下付きの逆台形の接着層３に支えられるためチッピングおよびその飛散が防止できる。また、ダイシングブレード４と接着層３が接触する領域が極めて小さくされているためブレード４の目詰まりが抑えられ、ブレードの切断力の劣化によるチッピングに至りにくいという効果が得られる。
【００１８】
図７は、図１の部分断面拡大図である。図では、溝部に対し、ダイシングブレードの右側にアライメントズレ許容値１５だけズレがある状態を示している。ダイシングブレード４のブレード幅１４よりも溝部上底長さ１６が狭く、アライメントズレ最大量であるアライメントズレ許容値１５のズレがあっても左側の接着層３の右斜め上端がブレード４の左側面に接しており、半導体基板１の下支えになっている。図の右側の接着層３の左斜め上端はブレード４によって削り落とされるが、接着層３は逆台形となっており、その左下部はブレード４と接していない。このため、ブレード４と接着層との接触面積が小さくなり、目詰まりという不具合が発生しにくい。
【００１９】
以上のように、本発明のウェハレベルパッケージでは、接着層が半導体基板を下支えしつつ、ダイシングブレードとの接触を極力少なくする構造であるため、ダイシング時にチッピングという不具合が発生しにくい。
【００２０】
次に、図１のウェハレベルパッケージを有する半導体装置の製造方法について説明する。まず、複数のイメージセンサを有する半導体チップを配列した半導体基板１を用意し、この表面に接着層となる感光性樹脂膜を塗布する。この感光性樹脂膜に所定のマスクを用いて露光・現像して所定のパターンを形成することで接着層を形成する。接着層となる感光性樹脂膜は、断面形状が半導体基板１との接着面において長い底辺を有する台形となるように形成されることが必要であるので、台形形状が形成しやすい感光性樹脂膜を選択することが重要である。なお、接着層は感光性樹脂膜を用いずに、半導体基板１の上に直接印刷することで形成することも可能である。
【００２１】
図２は接着層の上に支持基板を貼り合せた後の工程途中図であって、支持基板であるガラス板側から見た平面図である。半導体基板１にはイメージセンサを有するチップ７が複数行列状に配置され、イメージセンサ７を有する複数のチップの各々の周囲を取り囲むように接着層３が形成され、接着層３は各チップの外枠６となっている。そして、外枠６は隣接するチップ７の外枠との間に溝部９を形成している。
【００２２】
図３は、図２のＡ−Ａ´線に沿った断面図である。この断面図は製造工程途中図であるため、図１に示した断面図と上下逆になっている。表面にイメージセンサが形成された半導体基板１の上には正台形の複数の接着層３が設けられ、接着層３には支持基板２が接着されている。接着層３と隣接する接着層３の間には、ダイシングラインとなる２つの斜辺を有する逆台形形状の狭い領域の溝部９と広い領域の中空部８が形成されている。
【００２３】
接着層に支持基板を貼り合せた後、半導体基板１の裏面を研削して基板厚みを薄くする。その後、イメージセンサを有するチップの配線を半導体基板裏面に取り出すための貫通孔をエッチングにて形成する。続いてシリコン酸化膜などの絶縁膜を形成し貫通孔内の絶縁膜をエッチング開口し、Ｃｕメッキを行い貫通孔に貫通電極を、半導体基板１の裏面に配線を同時に形成する。次に、絶縁膜、貫通電極と配線が形成された半導体基板の裏面に保護膜を形成後、電極形成位置の配線上の保護膜をエッチングし、この位置に半田ボールを載置し、リフローすることにより、図１に示す裏面電極５を形成する。
【００２４】
その後、図４に示すように、半導体基板１をダイシングテープ１０に貼り付けて、図２の溝部９の中央にそって、ダイシングブレード４でダイシングし切断することで、個々の半導体装置に個片化する。このダイシング時のブレード幅からアライメントズレ許容値を引いた長さ以下の溝部上底とすると、接着層３とダイシングブレードとの接触面積が小さくなり、ダイシングブレード４への目詰まりを回避でき、チッピングを軽減できる。もし、端部にクラックができたとしても切断端面の下に接着層３があって、これに支えられるため基板の歪が小さくクラックが大きくなる懸念が少ない。このためチッピングおよびその飛散が抑制される。
【００２５】
図５は、本発明の実施形態に係るウェハレベルパッケージの効果を説明するための比較断面図である。図５（ａ）では、接着層３の断面が矩形で溝部が広く、ダイシングブレード４と接着層３が離れているため、ダイシングでクラックすると下支えの接着層３がないためチッピング１１の発生に至る。図５（ｂ）では、接着層３の断面形状が逆台形であるが、溝部が広く、ダイシングブレード４と接着層３が離れているため、ダイシングでクラックすると下支えの接着層３がないためチッピング１１の発生に至る。
【００２６】
図６は、ダイシングブレード幅を変えたダイシング例を示したものである。半導体基板１を切削するときのダイシングブレード１２の幅が支持基板２を切削するダイシングブレード１３より幅広くすることで半導体基板１を切削するダイシングブレードと支持基板２を切削するダイシングブレードをそれぞれ加工物に対し最適なダイシングブレードが選択することが可能となり、ダイシング品質がさらに向上する。
【００２７】
以上、具体例を参照しつつ本発明の実施形態について説明したが、本発明はこの具体例に限定されるものではない。すなわち、この具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。
【００２８】
上記実施形態ではイメージセンサが設けられているチップを具体例として説明したが、本発明は光センサあるいはＭＥＭＳ等の機能素子を含むチップのパッケージに応用することができる。第２のウェハにはガラス基板のような透光性を有するウェハ状の支持基板を具体例としたが、ガラス基板に限定されるものではない。チップの特性により適宜選択されるものである。前述した具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【符号の説明】
【００２９】
１    半導体基板
２    支持基板
３    接着層
４    ダイシングブレード
５    半田ボール（裏面電極）
６    外枠
７    イメージセンサ
８    中空部
９    溝部（ダイシングライン）
１０  ダイシングテープ
１１  チッピング
１２  ダイシングブレード（半導体基板）、
１３  ダイシングブレード（支持基板）
１４  ダイシングブレード幅
１５  アライメントズレ許容値
１６  溝部上底長さ
１７  溝部下底長さ
【図１】
2014175343.tif 000003
【図２】
2014175343.tif 000004
【図３】
2014175343.tif 000005
【図４】
2014175343.tif 000006
【図５】
2014175343.tif 000007
【図６】
2014175343.tif 000008
【図７】
2014175343.tif 000009