(57)【要約】【課題】  パワー素子のスイッチング損失およびノイズを減らすことができるインバータ制御装置を提供する。【解決手段】  パワー素子1aと帰還ダイオード1bとが並列接続されたチョッパ回路を備え、パワー素子1aをオンオフ制御するインバータ装置において、インバータ制御装置は、パワー素子1aのゲート充電電流を増やすゲート電流増量スイッチ部8と、パワー素1a子のゲートの電圧が所定電圧になったことを検出するゲート電圧検出部4と、ゲート電圧検出部4にてゲート電圧が所定電圧以上であることを検出している間は、ゲート電流増量スイッチ部8をオフにしておくデート電流増量スイッチ部制御手段R4、4と、を有する。【選択図】図１
2014222991.tif 000002
【特許請求の範囲】
【請求項１】
パワー素子と帰還ダイオードとが並列接続されたチョッパ回路を備え、前記パワー素子をオンオフ制御するインバータ装置において、
前記パワー素子のゲート充電電流を増やすゲート電流増量スイッチ部と、
前記パワー素子のゲートの電圧が所定電圧になったことを検出するゲート電圧検出部と、
前記ゲート電圧検出部にて前記ゲート電圧が前記所定電圧以上であることを検出している間は、前記ゲート電流増量スイッチ部をオフにしておくデート電流増量スイッチ部制御手段と、
を備えたことを特徴とするインバータ制御装置。
【請求項２】
請求項１または請求項２に記載のインバータ制御装置において、
前記所定電圧が、パワー素子の閾値である、
ことを特徴とするインバータ制御装置。
【請求項３】
請求項１または請求項２に記載のインバータ制御装置において、
前記ゲート電圧検出部は、
出力にオープンコレクタを有し、プラス入力に前記パワー素子の閾値電力に相当する定電圧を接続し、マイナス入力に前記パワー素子のゲートを接続するコンパレータで構成した、
ことを特徴とするインバータ制御装置。
【請求項４】
請求項３に記載のインバータ制御装置において、
前記ゲート電流増量スイッチ部制御手段は、
前記ゲート電流増量スイッチ部のゲートに抵抗を介して駆動信号を印加するとともに、
前記コンパレータの出力を、前記ゲート電流増量スイッチ部を構成する素子のゲートに接続して、構成した、
ことを特徴とするインバータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば電気モータなどの負荷を駆動制御するため等に用いるインバータ制御装置に関する。
【背景技術】
【０００２】
従来のインバータ装置としては、特許文献１に記載のものが知られている。この従来のインバータ装置では、電圧駆動形の半導体スイッチング素子(実施例ではMOS入力型のパワートランジスタ)と帰還ダイオードとが逆並列接続されたインバータのパワー素子が、制御回路でオンオフ制御されるようにされている。これにより、パワー素子の各直列接続点に結線された負荷が、通電制御される。
上記制御回路は、直列接続した一方のパワー素子がターンオンに移行する際に、直列接続した他方のパワー素子に逆並列接続した帰還ダイオードに流れる回復電流を検出して、回復電流が略最大となる時点までは遅いターンオン速度とし、この時点に到達した後は速いターンオン速度にする。
【０００３】
より具体的には、パワー素子のゲート電圧が閾値となり、回復電流がピークになると、ミラー効果により、ゲート−エミッタ間の電位Vgeは一次的に降下する（特許文献１の図６を参照）。このことを利用して、上記従来のインバータ装置のピーク検出回路では、回復電流のピーク時を検出するのに、ゲート−エミッタ間の電位Vgeの降下を検出するようにしている。
そして、上記電位Vgeの降下を検出したら、初めゆっくり上昇させていたゲート電圧から、ゲートを充電する電流を増やすようにしてゲート電圧を早く上昇させ、オン抵抗の大きな領域を速く抜けることで、損失を減らすようにしている。
このようにして、回復時に生じるサージ電圧を確実に抑制し、かつインバータを高効率で動作させることを狙っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３３７９５６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来のインバータ制御装置では、電位Vgeの略ピークを検出するのに、ゲート−エミッタ間の電位Vgeが降下したことを検出するようにしている。このように上記電位の降下を検出してからゲート電圧上昇の動作したのでは、回路に動作遅れの時間があるため、そのスイッチング損失を減らす効果が少ない、という問題点がある。
【０００６】
すなわち、損失は、コレクタ−エミッタ間の電位Vceにコレクタ−エミッタ間を流れた電流Iceを乗算した値となるので、ゲート電圧が下がったことを検出してから動作させたのでは遅く、損失を減らす効果が小さくなることになる。
【０００７】
本発明は、上記問題に着目してなされたもので、その目的とするところは、インバータ回路の一方のパワー素子がターンオンする際に、直列接続した他方のパワー素子に逆並列接続した帰還ダイオードに流れる回復電流のピークをより正確に検出して、パワー素子のスイッチング損失を従来装置に比べて、より少なくすることができるようにしたインバータ制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
この目的のため本発明によるインバータ制御装置は、
パワー素子と帰還ダイオードとが並列接続されたチョッパ回路を備え、パワー素子をオンオフ制御するインバータ装置において、
パワー素子のゲート充電電流を増やすゲート電流増量スイッチ部と、
パワー素子のゲートの電圧が所定電圧になったことを検出するゲート電圧検出部と、
ゲート電圧検出部がゲート電圧が所定電圧以上であることを検出している間は、ゲート電流増量スイッチ部をオフにしておくデート電流増量スイッチ部制御手段と、
を備えたことを特徴とする。
【０００９】
また、好ましくは、所定電圧が、パワー素子の閾値である、
ことを特徴とする。
【００１０】
また、好ましくは、ゲート電圧検出部を、
出力にオープンコレクタを有し、プラス入力にパワー素子の閾値電力に相当する定電圧を接続し、マイナス入力にパワー素子のゲートを接続するコンパレータで構成した、
ことを特徴とする。
【００１１】
また、好ましくは、ゲート電流増量スイッチ部制御手段を、
ゲート電流増量スイッチ部のゲートに抵抗を介して駆動信号を印加するとともに、
上記コンパレータの出力を、ゲート電流増量スイッチ部を構成する素子のゲートに接続して、構成した、
ことを特徴とする。
【発明の効果】
【００１２】
本発明のインバータ制御装置にあっては、パワー素子がターンオンする際のスイッチング損失を最低限に抑えながら、帰還ダイオードを流れる逆方向回復電流を低減してこの電流に起因したノイズを低減することができる。
【００１３】
また、所定電圧をパワー素子の閾値としたので、逆方向回復電流が流れるタイミングを、正確かつ確実に予測することができる。
【００１４】
また、ゲート電圧検出部を、出力にオープンコレクタを有し、プラス入力にパワー素子の閾値電力に相当する定電圧を接続し、マイナス入力にパワー素子のゲートを接続するコンパレータで構成したので、簡単な構成でゲート電圧が閾値になったタイミングを検出することができる。
【００１５】
また、ゲート電流増量スイッチ部制御手段が、ゲート電流増量スイッチ部のゲートに駆動信号が抵抗を介して印加されるようにするとともに、上記コンパレータの出力を、ゲート電流増量スイッチ部を構成する素子のゲートに接続して構成されているので、簡単な構成で、ゲート電流増量スイッチ部のゲート電圧を制御することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例１に係るインバータ制御装置とインバータとの回路図である。
【図２】スイッチングが遅い場合の、IGBT1aのゲート電圧Ve、コレクタ電圧Vce、コレクタ電流Icのそれぞれの時間的変化を示す図である。
【図３】スイッチングが早い場合の、IGBT1aのゲート電圧Ve、コレクタ電圧Vce、コレクタ電流Icのそれぞれの時間的変化を示す図である。
【図４】実施例１のインバータ制御装置の動作を説明するタイムチャートを示す図である。
【図５】第２MOSFETを連続オンにする場合と、途中でオフにする場合とのゲート電圧Vgeとコレクタ電流Icの波形を比較して示した図である。
【図６】第２MOSFETを途中でオフにしてそのまま連続オフにする場合と、途中でオフした後オンに戻す場合とのゲート電圧Vgeとコレクタ電流Icの波形を比較して示した図である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を、図面に示す実施例に基づき詳細に説明する。
【実施例１】
【００１８】
まず、実施例１のインバータ制御装置の全体構成を説明する。
この実施例１のインバータ制御装置は、本実施例では、たとえば電気自動車の車両駆動用の電気モータを駆動制御するインバータを制御するのに用いられ、図１に示すように、インバータ1に接続され、ゲート駆動回路2と、ゲート電流増量スイッチ部3と、コンパレータ4と、抵抗R4と、を備えている。
【００１９】
インバータ1は、周知のように、それぞれパワー素子と帰還ダイオードの並列回路からなる昇圧チョッパ回路と降圧チョッパ回路とを組み合わせた双方向チョッパを基に複数組（たとえば３組）で構成されており、直流電力を交流電力に変えて、図示しない電気モータを駆動制御する。
ここでは、図１に示すように、１組のチョッパ回路、絶縁ゲートバイポーラ型トランジスタ（IGBT）1a、およびこの両端に逆方向並列接続した帰還ダイオード1bのみを描いてある。他の組も上記と同じ構成に同じになるので、それらの図示および説明は省略してある。
なお、IGBT1aは、本発明のパワー素子に相当する。
【００２０】
ゲート駆動回路2は、IGBT1aをオン、オフするためのHighとLowの両信号からなるパルス指令を発生するようにICで構成されたパルス指令部21と、パルス指令信号を受けてオンオフする２つのMOS型の電界効果型トランジスタ、すなわちオン用MOSFET5およびオフ用MOSFET6と、IGBT1aをオフにするためのゲートオフ用MOSFET9と、を有している。なお、オン用MOSFET5およびゲートオフ用MOSFET9はPチャンネル型とし、オフ用MOSFET6はNチャンネル型としている。
【００２１】
パルス指令部21としては、たとえば、「電気自動車工学」（廣田幸嗣、小笠原悟司編著、舟渡寛人、三原輝儀、出口欣▲高▼、初田匡之  共著、森北出版会社  2010年12月30日発行）の第133頁の図6.5に説明されているようにして、指令信号を発生する。
【００２２】
オン用MOSFET5は、パルス指令部21に接続されたゲートと、電源に接続されたドレインと、オフ用MOSFET6のドレインおよび抵抗R4にそれぞれ接続されたソースと、を有する。ゲートにLow信号（負電圧）が印加されると、オン用MOSFET5はオンとなってドレーン〜ソース間が導通するが、ゲートにhigh信号（正電圧）が印加されると、オン用MOSFET5はオフとなってドレーン〜ソースを遮断する。
【００２３】
一方、オフ用MOSFET6は、パルス指令部21に接続されたゲートと、オン用MOSFET5のソースおよび抵抗R4にそれぞれ接続されたドレインと、接地されたソースと、を有する。ゲートにhigh信号が印加されると、オフ用MOSFET6はオンとなってドレーン〜ソース間が導通するが、ゲートにLow信号が印加されると、オフ用MOSFET6はオフとなってドレーン〜ソースを遮断する。
なお、これらのオン用MOSFET5およびオフ用MOSFET6のドレイン−ソース間には、帰還ダイオード10、11がそれぞれ逆並列接続されている。
【００２４】
ゲートオフ用MOSFET9は、オン用MOSFET5のソースおよびオフ用MOSFET6のドレインに接続されたゲートと、ゲート電流増量スイッチ部3の第１MOSFET 7に抵抗R2を介して、またゲート電流増量スイッチ部3の第２MOSFET 8のソースに抵抗R6および抵抗R5を介して、また抵抗R6を介してIGBT1aのゲートに接続されたドレインと、接地されたソースと、を有する。
ゲートオフ用MOSFET9のゲートにLow信号が印加されると、MOSFET9はオンとなってドレーン〜ソース間が導通して接地されるが、ゲートにhigh信号が印加されると、ゲートオフ用MOSFET9はオフとなってドレーン〜ソースを遮断する。
なお、ゲートオフ用MOSFET9のドレイン−ソース間には、寄生ダイオード14が逆並列接続されている。
【００２５】
ゲート電流増量スイッチ部3は、IGBT1aのゲート電流を増幅するためのものであって第１ゲート電流増量スイッチ部3aと、第２ゲート電流増量スイッチ部3bとからなる。
第１ゲート電流増量スイッチ部3aは、オン用MOSFET5のソースに抵抗R3を介してゲートが接続されたゲート、電源に接続されたドレイン、抵抗R6を介してIGBT1aに接続されたソースを有するNチャンネル型の第１MOSFET7と、このドレイン−ソース間に逆並列接続された寄生ダイオード12と、を備えている。
【００２６】
第２ゲート電流増量スイッチ部3bは、オン用MOSFET5のソースに抵抗R4を介して接続されたゲート、電源に接続されたドレイン、抵抗R5を介してIGBT1aのゲートに接続されたソースを有するNチャンネル型の第２MOSFET8と、このドレイン−ソース間に逆並列接続された寄生ダイオード13と、を備えている。
【００２７】
なお、第１MOSFET7および第２MOSFET8は、いずれにあっても、ゲートにhigh信号が印加されると、それらはオンとなってドレーン〜ソース間が導通するが、ゲートにLow信号が印加されると、それらはオフとなってドレーン〜ソースを遮断する。
【００２８】
コンパレータ4は、出力がオープンコレクタを有し、抵抗R4を介してオン用MOSFET5のソースおよびオフ用MOSFET6のドレインに接続されるとともに、第２MOSFET8のゲートに接続されている。また、そのプラス入力は、定電圧部15が接続され、そのマイナス入力はIGBT1aのゲートに抵抗R1を介して接続されるとともに、コンデンサC1を介して接地される。
ここで、定電圧部15は、コンパレータ4のプラス入力に所定電圧、すなわちマイナス入力への入力電圧がIGBT1aのゲートの閾値電圧に相当する値になる電圧を出力するようにされている。
【００２９】
上記のように構成された実施例１のインバータ制御装置の作用について、以下に説明するが、その前にスイッチング損失およびその対策についての考え方を説明しておく。
インバータは、上下アームとなる双方向チョッパ回路で構成されるが、一方のアームのパワー素子がオフになると負荷電流は他方のアームの帰還ダイオードへ転流する。
次に上記パワー素子を再びオンにすると、上記帰還ダイオードがキャリアを放出して逆回復するまでの間、寄生インダクタンスを有する配線、上記帰還ダイオード、上記パワー素子からなる回路を通じて電源（バッテリ）が瞬間短絡状態になる。
【００３０】
この場合、すぐに上記帰還ダイオードに逆回復電流が流れることでこの帰還ダイオードは逆方向特性を回復する。しかし、逆回復電流の減衰が急であると、配線インダクタンスによるサージ電圧が上昇して上記帰還ダイオードや他方のアームのパワー素子に印加される。
すなわち、ゲート電圧VgeがIGBT1aの閾値を超えるとこれをオーバーシュートした後、ゲート電圧Vgeが徐々に下がり、コレクタ電流も徐々に下がる。このゲート電圧Vgeは、ダイオード1bに逆回復電流が流れ始めた時点で下がる。
【００３１】
図２は、スイッチングが遅い場合の、また図３は、スイッチングが早い場合の、IGBT1aのゲート電圧Ve、コレクタ電圧Vce、コレクタ電流Icの時間的変化をそれぞれ示す。
ゲート電圧Vgeのピーク電圧(同図中、○で囲んだ範囲)が高い、すなわち立ち上がり時間が短いと、逆回復電流が大きくなるので、これを小さくするには、ゲート電圧Vgeを抑える必要がある。
そこで、パワー素子のゲート電圧を緩やかに上昇させて、オーバーシュート量を抑えて逆方向電流のピーク値を減らす方法があるものの、この場合、パワー素子のオン抵抗が大きい領域を、時間をかけて通ることとなるため、スイッチング損失が大きくなってしまうことになる。
【００３２】
そこで、IGNBT1aのスイッチング損失を減らすためには、パワー素子のオン電圧が大きい領域でゲート電流を増やして速く通過する方法があるが、この最良のタイミングは、逆方向回復電流の直後とすることが望ましい。
このため逆方向回復電流の直前を検出したいのだが、この直前のタイミングにおけるゲート電圧はIGBT1aの閾値（コレクタ電流がエミッタに流れ始めるとき、すなわちIGBT1aがオンするときのゲート電圧値）を大きく超えた値となる。
したがって、直前のタイミングを検出するためには、検出電圧と比較して判定するための電圧値を大きく設定することになる。しかし、閾値を超えた電圧の山はインダクタの電流値によって低くなることがあることがあり、このようなときには検出しているゲート電圧が上記比較する電圧値まで達しないことがありえる。このような場合には、ゲート充電電流を制御する動作を行うことができなくなってしまうことになるが、コレクタ電流が低いためスイッチング損失は小さい。
【００３３】
また、上記従来の装置のように、IGBT1aのゲート−エミッタ間の電位Vgeの下降を検出してからゲート充電電流を制御する動作を始めたのでは、IGBT1aの応答遅れがあるため、従来の装置では遅すぎて損失の低減が十分ではない。このことは、後で詳しく本実施例と比較しながら説明する。
【００３４】
図４に、実施例１のインバータ制御装置の作動のタイムチャートを示す。
図１および図４に示すように、IGBT1aをオフの状態からオンにするには、パルス指令部21からオン用MOSFET 5、およびオフ用MOSFET6にLow信号が印加される。
すると、オン用MOSFET5がオンとなり、オフ用MOSFET6がオフとなる。
また、この結果、オン用MOSFET5のソースとオフ用MOSFET6のドレインとの間は、highとなってゲートオフ用MOSFET9のゲートに印加されるので、このゲートオフ用MOSFET9はオフとなる。
【００３５】
オン用MOSFET5がオンになると、このドレインからソースへ電源からの電流が流れる。この電流は抵抗R3を通って第１MOSFET7のゲートに印加されてこの第１MOSFET7をオンにするとともに、抵抗R4を通って第２MOSFET8のゲートにも印加されてこの第２MOSFET8をオンにする。
したがって、図２中の時刻t1に第１MOSFET7と第２MOSFET8が同時にオンする結果、これらの両MOSFET7、8および抵抗R6、R5をそれぞれ介してIGBT1aのゲートに駆動電流が流れ込みこととなり、IGBT1aのゲート電圧Vgeおよびコレクタ電流は増加していく。
【００３６】
ゲート電圧Vgeが増加していき、このゲート電圧VgeがIGBT1aの閾値を時刻t2で超えると、コンパレータ5のマイナス入力に抵抗R1を介してゲート駆動電流が印加されて発生した電圧と、プラス入力に接続された定電圧部の定電圧（所定電圧）と、が比較されて、マイナス入力の電圧がプラス入力の所定電圧より大きくなる。この結果、コンパレータ4では、それまでのhigh出力からLow出力に切り替わる。
この切り替わりにより、第２MOSFET 8のゲート電流は、コンパレータ4を介して接地され、第２MOSFET 8がオフとなり、これからIGVBT1aのゲートへの電流印加は停止される。
ただし、第１MOSFET7では、オン用MOSFET5を介して電源から供給される電流が、大きな抵抗R4の存在によりコンパレータ4に流れ込むのが抑制され、その残りがゲートに流れ込み、第１MOSFET7をオンに保っている。
【００３７】
したがって、第２MOSFET 8のソースからIGBT1aのゲートへ印加されていたゲート電流は無くなるので、IGBT1aのゲートへの印加電流は、第１MOSFET7を通じてのみとなり、その大きさが減少することになる。
これにより、ゲート電圧Vgeの上昇は緩くなり、ダイオード1bの逆回復電流が大きくなるのを抑制され、ノイズも小さく抑えられる。
【００３８】
時刻t2を過ぎて、逆回復電流が流れ始めた時点でゲート電圧Vgeが下がり始める。
そして、ゲート電圧Vgeが閾値電圧まで下がると、コンパレータ4が出力を反転してhigh信号を出力する。そうすると、第２MOSFET8は再びオンとなって、このドレインとソースが導通して、その分、IGBT1aのゲートに印加するゲート電流を増加させる。これにより、スイッチング損失が大きくなる領域を早く通過することとなって、スイッチング損失を減らすことになる。
なお、従来装置の場合には、ゲート電圧のピークを過ぎてからの降下を検出してゲート電流を増やすようにしているので、回路の動作遅れがあり、スイッチング損失を減らす分が少なくなってしまう。
【００３９】
第２MOSFET8のオンにより時刻t3からのゲート電圧Vgeおよびコレクタ電流Icの降下は、途中で止まり、その後上昇していく。
時刻t4でゲート電圧Vgeが閾値電圧より大きくなると、第２MOSFET8はオフとなるが、第１MOSFET7はオンとなっていてIGBT1aのゲートに電流を流し込むため、ゲート電圧Vgeおよびコレクタ電流Icは緩やかに上昇していく。
【００４０】
一方、IGBT1aをオフにするには、パルス指令部21からオン用MOSFET5とオフ用MOSFET6にhigh信号を印加する。すると、オン用MOSFET5はオフとなり、オフ用MOSFET6はオフとなる。
この結果、第１MOSFET7と第２MOSFET8のゲートには、オン用MOSFET5から電流の印加は無くなる。また、オフ用MOSFET6がオンとなって、このオフ用MOSFET6を介して、第１MOSFET7と第２MOSFET8との両ゲートを接地する。したがって、第１MOSFET7と第２MOSFET8とは、オフになる。
一方、オン用MOSFET7とオフ用MOSFET8との間もアースされる結果、ここに接続されたゲートオフ用MOSFET9のゲートもアースされ、このゲートオフ用MOSFET9がオンとなる。
したがって、IGBT1aのゲートは、抵抗R6、R2、およびゲートオフ用MOSFET9を介して接地されるので、IGBT1aは、オフとなる。
【００４１】
ここで、実施例１のインバータ制御装置における第２MOSFET8のオンオフ制御の効果について説明する。
図５は、第２MOSFET8を時刻t1でオンしたらそのまま連続させて時刻t2でゲート電圧Vgeが閾値電圧より小さくなっても、そのままオフにせずオンを継続する場合(一点鎖線で示す)と、実施例１の場合（実線で示す。時刻t2移行オフとなる。）と、のタイムチャートと、そのときのゲート電圧Vgeとコレクタ電流Icの波形を比較して示した図である。
この図から分かるように、前者では、ゲート電圧Vgeとコレクト電流Icのピーク値が大きくなって逆回復電流が大きくなってノイズが大きくなる懸念がある。ただし、スイッチング損失の領域はわずかに早く通過するので、スイッチング損失はわずかによくなる。
したがって、逆回復電流を減らしてノイズを小さくするには、実施例１の場合のように、ゲート電圧Vgeが閾値電圧になる時刻t2で第２MOSFET8をオフにすることが望ましい。
【００４２】
また、図６は、第２MOSFET8を時刻t1でオンし、時刻t2でオフにしたら、その後、時刻t3でゲート電圧Vgeが閾値電圧より小さくなってもオフし続けるようにした場合（一点鎖線で示す）と、実施例１の場合（実線で示す。時刻t2で一旦オフとなり、時刻t3で再度オンになる。）と、のタイムチャートと、そのときのゲート電圧Vgeとコレクタ電流Icの波形を比較して示した図である。
この図から分かるように、ゲート電圧Vgeが閾値電圧を超えてからは、いずれの場合にも、ゲート電圧Vgeが緩やかに上昇し、ゲート電圧Vgeもコレクタ電流Icもピーク値が小さく押させることでノイズを減らすことができる。
しかしながら、時刻t2以降のスイッチング損失を生じる領域では、前者の場合、ゲート電圧Vgeが緩やかにしか上昇しないので、コレクタ電圧Vceの上昇も緩やかとなる結果、スイッチング損失（＝コレクタ電圧Vce×コレクタ電流Ic）も後者の場合より大きくなることが分かる。
したがって、時刻t2以降では第２MOSFET8をオンにしてスイッチング損失の領域を早く通過させることでスイッチング損失を減らすことができることになる。
【００４３】
以上説明したように、実施例１のインバータ制御装置は、以下の効果を有する。
すなわち、IGBT1aのゲートの電圧Vgeが所定電圧になったことをコンパレータ4で検出し、ゲート電圧Vgeが所定電圧以上であることを検出している間は、第２MOSFET8をオフにしておくようにしたので、従来装置の場合に比べ、より早くゲート充電電流の増量を行うことが可能となってIGBT1aのスイッチング損失をさらに減らすことができるとともに、帰還ダイオード1bの貫通電流を小さく抑えてノイズを低減することができるようになる。
【００４４】
また、コンパレータ4でゲート電圧Vgeが閾値になったことを検出するので、ゲート電圧Vgeの山がインダクタの電流値により低くなった場合でも、確実かつ正確に、かつ早くゲート電圧の知りたいタイミングを検出することができる。
【００４５】
また、コンパレータ4が第２MOSFET8のオフ後にゲート電圧Vgeが閾値以下になったらオンにするようにしたので、スイッチング損失を減らすことで、安価の構成で達成することができる。
また、第２MOSFET8をコンパレータ4と抵抗R4とで制御するので、安価な構成で済む。
【００４６】
以上、本発明を上記実施例に基づき説明してきたが、本発明は上記実施例に限られず、本発明の要旨を逸脱しない範囲で設計変更等があった場合でも、本発明に含まれる。
【００４７】
たとえば、パワー素子はIGBTに限られず、たとえばMOSFETなどでも他の素子であってもよい。
また、ゲート電圧検出部やゲート電流増量スイッチ制御手段は、実施例とは異なる構成としてもよい。
また、コンパレータ4でオフするのは、第１MOSFET7および第２MOSFET8のいずれか一方であればよい。
また、本発明のインバータ制御装置は、電気自動車の電気モータへの適用に限られず、他の分野の装置にも適用することができる。
【符号の説明】
【００４８】
1             インバータ
1a            IGBT(パワー素子)
1b            帰還ダイオード
2             ゲート駆動回路
21            パルス指令部
3             ゲート電流増量スイッチ部
3a            第１ゲート電流増量スイッチ部
3b            第２ゲート電流増量スイッチ部
4             コンパレータ（ゲート電圧検出部、ゲート電流増量スイッチ部制御手段）
5             オン用MOSFET
6             オフ用MOSFET
7             第１MOSFET（ゲート電流増量スイッチ部）
8             第２MOSFET（ゲート電流増量スイッチ部）
9             ゲートオフ用MOSFET
10、11        帰還ダイオード
12、13、14    寄生ダイオード
15            定電圧部
C1            コンデンサ
R1〜R10       抵抗（R4：ゲート電流増量スイッチ部制御手段）
【図１】
2014222991.tif 000003
【図２】
2014222991.tif 000004
【図３】
2014222991.tif 000005
【図４】
2014222991.tif 000006
【図５】
2014222991.tif 000007
【図６】
2014222991.tif 000008