(57)【要約】【課題】補間処理およびＯＤ処理を行うために必要なフレームメモリの容量およびアクセスバンド幅を削減することができる画像データ処理装置を提供する。【解決手段】画像データ処理装置は、第１のフレーム周期で入力画像の連続して受信する第１および第２のフレームのそれぞれのデータをフレームメモリに書き込む書き込み回路と、フレームメモリに書き込まれた、入力画像の第１のフレームの左目用のデータと右目用のデータとの組の読み出し、および、入力画像の第１のフレームの左目用と右目用との一方のデータと入力画像の第２のフレームの左目用と右目用との他方のデータとの組の読み出しとを、交互に、両方で第１のフレーム周期の１／２の第２のフレーム周期で行う読み出し回路と、読み出し回路が読み出したそれぞれの組みのデータを利用して、出力画像のそれぞれのフレームの処理済みデータを生成する画像処理回路とを備える。【選択図】図１
2014175912.tif 000002
【特許請求の範囲】
【請求項１】
入力画像のそれぞれのフレームのデータを第１のフレーム周期で受信し、出力画像のそれぞれのフレームのデータを、前記第１のフレーム周期の１／２の第２のフレーム周期で出力する画像データ処理装置であって、
前記入力画像のそれぞれのフレームのデータは左目用のデータと右目用のデータとの両方を含み、前記出力画像のそれぞれのフレームのデータは左目用のデータと右目用のデータとの一方のみを含み、
前記入力画像の連続して受信する第１および第２のフレームのそれぞれのデータをフレームメモリに書き込む書き込み回路と、
前記フレームメモリに書き込まれた、前記入力画像の第１のフレームの左目用のデータと右目用のデータとの組の読み出し、および、前記入力画像の第１のフレームの左目用と右目用との一方のデータと前記入力画像の第２のフレームの左目用と右目用との他方のデータとの組の読み出しとを、交互に、両方で前記第２のフレーム周期で行う読み出し回路と、
前記読み出し回路が読み出したそれぞれの組みのデータを利用して、前記出力画像のそれぞれのフレームの処理済みデータを生成する画像処理回路とを備えることを特徴とする画像データ処理装置。
【請求項２】
前記出力画像のそれぞれのフレームは、それぞれが第１の画素数を有する第１のライン数のラインによって構成されており、
前記読み出し回路が読み出した左目用と右目用とのデータのそれぞれは、それぞれが前記第１の画素数の１／２の第２の画素数を有する前記第１のライン数のラインによって、もしくは、それぞれが前記第１の画素数を有する前記第１のライン数の１／２の第２のライン数のラインによって構成されており、
前記画像処理回路は、前記読み出した左目用と右目用とのデータのそれぞれを構成する、前記第２の画素数を有するそれぞれのラインの画素数を前記第１の画素数に増大させる、もしくは、前記第２のライン数を前記第１のライン数に増大させる、スケーラ回路を備えることを特徴とする請求項１記載の画像データ処理装置。
【請求項３】
前記読み出し回路は、前記組のそれぞれを構成する左目用のデータと右目用のデータとを、ラインごとに、交互に読み出すことを特徴とする請求項１または２記載の画像データ処理装置。
【請求項４】
前記書き込み回路は、前記入力画像のそれぞれのフレームのデータに含まれる左目用のデータと右目用のデータとを分離し、それぞれを、前記フレームメモリの異なる単位記憶領域に書き込むことを特徴とする請求項１ないし３のいずれかに記載の画像データ処理装置。
【請求項５】
前記フレームメモリは、それぞれが前記それぞれのフレームのデータに含まれる左目用のデータと右目用のデータとの一方を記憶可能な３つの単位記憶領域を備え、前記書き込み回路は、前記第１のフレーム周期ごとに、前記分離した左目用のデータと右目用のデータとを該３つの単位記憶領域のうちの２つの単位記憶領域に上書きして書き込むことを特徴とする請求項４記載の画像データ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力画像のそれぞれのフレームの画像データを受信し、液晶パネルなどの表示パネルに３Ｄ（３次元）表示を行うためのデータ処理を行って出力画像のそれぞれのフレームの画像データを生成する画像データ処理装置に関するものである。
【背景技術】
【０００２】
３Ｄ表示用の画像データの伝送フォーマット（形式）として、サイド・バイ・サイド（ＳＢＳ）形式、トップ・アンド・ボトム（ＴＡＢ）形式のように、１フレーム時間毎に、左目用および右目用の画像データのそれぞれを１／２のデータ量に削減して伝送するものや、フレーム・パッキング（ＦＰ）形式のように、１フレーム時間毎に、左目用および右目用の画像データを削減することなくそのまま伝送するものがある。
【０００３】
ＳＢＳ形式は、右目用および左目用の画像データをそれぞれ水平方向に１／２のデータ量に削減し、１フレームを水平方向に分割して、削減した左目用の画像データを左半分に、削減した右目用の画像データを右半分に記録して伝送する形式である。
ＴＡＢ形式は、右目用および左目用の画像データをそれぞれ垂直方向に１／２のデータ量に削減し、１フレームを垂直方向に分割して、削減した左目用の画像データを上半分に、削減した右目用の画像データを下半分に記録して伝送する形式である。
ＦＰ形式は、１フレーム時間内に、削減していない左目用および右目用の画像データを記録して伝送する形式である。
【０００４】
例えば、ＳＢＳ形式の入力画像の画像データの場合、入力画像のそれぞれのラインの左目用および右目用の画像データのそれぞれは、水平方向に１／２の画素数（解像度）しかない。そのため、各々のラインの画像データの画素数を水平方向に２倍に増大して、水平方向の画素数を、出力画像の水平方向の画素数と同じ画素数に増大した画像データを生成する補間（スケーリング）処理が行われる（特許文献１の図６，００３１段落等参照）。
【０００５】
また、シャッター眼鏡を利用して３Ｄ表示を行う場合、左目用の画像データに対応する左目用の画像と右目用の画像データに対応する右目用の画像とを表示パネルに交互に表示する必要がある。従って、伝送されてくる入力画像のフレームレートが６０フレーム／秒の場合、表示パネルに出力する出力画像の画像データを、その２倍の１２０フレーム／秒（倍速）、もしくはそれ以上のフレームレートで表示パネルに出力する必要がある。
【０００６】
また、応答速度に限界がある液晶パネルで、左目用および右目用の画像の混合（クロストーク）の少ない表示を実現するためには、直前のフレームで表示した左目（右目）用の画像データと、現在のフレームで表示する右目（左目）用の画像データとを比較し、変化を強調した画像データを生成して、表示パネルに出力するオーバドライブ（ＯＤ）処理を行う必要がある（特許文献２の００１７，００２１，００２２段落等参照）。
【０００７】
上記の補間処理およびＯＤ処理を行うために、フレームメモリが利用される。このため、画像データ処理装置には、フレームメモリ、および、フレームメモリへのデータ書き込み／読み出しを制御するメモリコントローラが必要である。
【０００８】
従来の画像データ処理装置では、ＳＢＳ形式の入力画像の画像データを補間処理して、水平方向に２倍に画素数を増大した左目用および右目用の画像データを含む、２フレーム分の画像データを全部フレームメモリに書き込むことが一般的である。
【０００９】
このため、従来の画像データ処理装置では、３Ｄ表示を行う場合、２倍に増大した左目用および右目用の画像データを含む２フレーム分の画像データを、第１のフレームレートでフレームメモリに書き込む。そして、入力画像の現在および直前のフレームの、増大した左目用および右目用の画像データを記憶しておき、増大した左目用および右目用の画像データを含む、合計２フレーム分の画像データを、第１のフレームレートの２倍の第２のフレームレートでフレームメモリから読み出す必要がある。
【００１０】
このため、３Ｄ表示を行うために、大きなメモリ容量とアクセスバンド幅が必要になるという問題点があった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１１−２１７１７３号公報
【特許文献２】特開２０１１−２０５１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、前記従来技術の問題点を解消し、補間処理およびＯＤ処理を行うために必要なフレームメモリの容量およびアクセスバンド幅を削減することができる画像データ処理装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は、入力画像のそれぞれのフレームのデータを第１のフレーム周期で受信し、出力画像のそれぞれのフレームのデータを、前記第１のフレーム周期の１／２の第２のフレーム周期で出力する画像データ処理装置であって、
前記入力画像のそれぞれのフレームのデータは左目用のデータと右目用のデータとの両方を含み、前記出力画像のそれぞれのフレームのデータは左目用のデータと右目用のデータとの一方のみを含み、
前記入力画像の連続して受信する第１および第２のフレームのそれぞれのデータをフレームメモリに書き込む書き込み回路と、
前記フレームメモリに書き込まれた、前記入力画像の第１のフレームの左目用のデータと右目用のデータとの組の読み出し、および、前記入力画像の第１のフレームの左目用と右目用との一方のデータと前記入力画像の第２のフレームの左目用と右目用との他方のデータとの組の読み出しとを、交互に、両方で前記第２のフレーム周期で行う読み出し回路と、
前記読み出し回路が読み出したそれぞれの組みのデータを利用して、前記出力画像のそれぞれのフレームの処理済みデータを生成する画像処理回路とを備えることを特徴とする画像データ処理装置を提供するものである。
【００１４】
ここで、前記出力画像のそれぞれのフレームは、それぞれが第１の画素数を有する第１のライン数のラインによって構成されており、
前記読み出し回路が読み出した左目用と右目用とのデータのそれぞれは、それぞれが前記第１の画素数の１／２の第２の画素数を有する前記第１のライン数のラインによって、もしくは、それぞれが前記第１の画素数を有する前記第１のライン数の１／２の第２のライン数のラインによって構成されており、
前記画像処理回路は、前記読み出した左目用と右目用とのデータのそれぞれを構成する、前記第２の画素数を有するそれぞれのラインの画素数を前記第１の画素数に増大させる、もしくは、前記第２のライン数を前記第１のライン数に増大させる、スケーラ回路を備えることが好ましい。
【００１５】
また、前記読み出し回路は、前記組のそれぞれを構成する左目用のデータと右目用のデータとを、ラインごとに、交互に読み出すことが好ましい。
【００１６】
また、前記書き込み回路は、前記入力画像のそれぞれのフレームのデータに含まれる左目用のデータと右目用のデータとを分離し、それぞれを、前記フレームメモリの異なる単位記憶領域に書き込むことが好ましい。
【００１７】
また、前記フレームメモリは、それぞれが前記それぞれのフレームのデータに含まれる左目用のデータと右目用のデータとの一方を記憶可能な３つの単位記憶領域を備え、前記書き込み回路は、前記第１のフレーム周期ごとに、前記分離した左目用のデータと右目用のデータとを該３つの単位記憶領域のうちの２つの単位記憶領域に上書きして書き込むことが好ましい。
【発明の効果】
【００１８】
本発明によれば、従来の画像データ処理装置に比較して小さなメモリ容量およびアクセスバンド幅で３Ｄ表示を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の画像データ処理装置の構成を表す一実施形態のブロック図である。
【図２】ＳＢＳ形式の入力画像の画像データと、フレームメモリに書き込み／保持される画像データと、フレームメモリから読み出される画像データと、出力画像の画像データの様子を表す概念図である。
【図３】フレームメモリから読み出される画像データと、第１および第２のラインバッファに書き込み／保持される画像データと、第１および第２のラインバッファから読み出される画像データの様子を表す概念図である。
【図４】ＴＡＢ形式の入力画像の画像データと、フレームメモリに書き込み／保持される画像データと、フレームメモリから読み出される画像データと、出力画像の画像データの様子を表す概念図である。
【図５】フレームメモリから読み出される画像データと、第１および第２のラインバッファに書き込み／保持される画像データと、第１および第２のラインバッファから読み出される画像データの様子を表す概念図である。
【発明を実施するための形態】
【００２０】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の画像データ処理装置を詳細に説明する。
【００２１】
図１は、本発明の画像データ処理装置の構成を表す一実施形態のブロック図である。
第１実施形態の画像データ処理装置１０は、ＳＢＳ形式で伝送されてくる入力画像のそれぞれのフレームの画像データを、第１のフレームレートに対応する第１のフレーム周期で受信して順次フレームメモリ１４に記憶し、フレームメモリ１４に記憶した画像データを、第１のフレームレートの２倍の第２のフレームレートに対応する、第１のフレーム周期の１／２の第２のフレーム周期で読み出し、３Ｄ表示を行うためのデータ処理を行って、出力画像のそれぞれのフレームの画像データを順次出力する。
画像データ処理装置１０は、図１に示すように、書き込み回路１２と、読み出し回路１６と、画像処理回路１８とによって構成されている。
【００２２】
ここで、入力画像は、画像データ処理装置１０に入力される入力画像データに対応する画像であり、出力画像は、画像データ処理装置１０から液晶パネルなどの表示パネルに出力される出力画像データに対応する画像である。入力画像のそれぞれのフレームの画像データは左目用の画像データと右目用の画像データとの両方を含み、出力画像のそれぞれのフレームの画像データは左目用の画像データと右目用の画像データとの一方のみを含む。
本実施形態では、ＳＢＳ形式の入力画像データを６０フレーム／秒の第１のフレームレート、つまり、１／６０秒の第１のフレーム周期で受信し、出力画像データを１２０フレーム／秒の第２のフレームレート、つまり、１／１２０秒の第２のフレーム周期で出力する。
【００２３】
フレームメモリ１４は、それぞれが、ＳＢＳ形式の入力画像のそれぞれのフレームの画像データに含まれる左目用の画像データと右目用の画像データとの一方が記憶可能な第１〜第３の単位記憶領域を備えている。つまり、ＳＢＳ形式の入力画像の１フレーム分の画像データの１／２のデータ量に相当する、出力画像の１フレーム分の画像データの１／２のデータ量の画像データを記憶可能な、第１〜第３の単位記憶領域を備えている。言い換えると、フレームメモリ１４は、出力画像の１．５フレーム分のメモリ容量を有する。
【００２４】
書き込み回路１２は、入力画像の連続して受信する第１および第２のフレームのそれぞれの画像データをフレームメモリ１４に書き込む。
本実施形態の場合、書き込み回路１２は、ＳＢＳ形式の入力画像のそれぞれのフレームのそれぞれのラインに含まれる左目用の画像データと右目用の画像データとを分離し、そのそれぞれを、入力画像データの６０フレーム／秒のフレームレートに対応する１６０ＭＨｚの書き込みクロック信号に同期して、フレームメモリ１４の異なる単位記憶領域へ交互に順次書き込む。また、書き込み回路１２は、第１のフレーム周期ごとに、分離した左目用の画像データと右目用の画像データとを、第１〜第３の単位記憶領域のうちの２つの単位記憶領域に上書きして書き込む。
つまり、書き込み回路１２は、入力画像の連続して受信する最新の１．５フレーム分の画像データをフレームメモリ１４に順次記憶させる。
各フレームのそれぞれのラインの画素数は規格によって定められているため、それぞれのラインの左半分の左目用画像データ、および、右半分の右目用画像データの画素数も一定である。従って、書き込み回路１２は、ラインごとに、例えば、前半の半分の画素のデータを左目用画像データとしてフレームメモリ１４の第１の単位記憶領域に書き込み、後半の半分の画素のデータを右目用画像データとしてフレームメモリ１４の第２の単位記憶領域に書き込むことが可能である。
【００２５】
一方、読み出し回路１６は、フレームメモリ１４に書き込まれた、入力画像の第１のフレームの左目用の画像データと右目用の画像データとの組の読み出し、および、入力画像の第１のフレームの左目用と右目用との一方の画像データと入力画像の第２のフレームの左目用と右目用との他方の画像データとの組の読み出しを、交互に、両方で第２のフレーム周期で行う。
本実施形態の場合、読み出し回路１６は、出力画像データの１２０フレーム／秒のフレームレートに対応する３２０ＭＨｚの読み出しクロック信号に同期して、フレームメモリ１４の異なる単位記憶領域に記憶された左目用の画像データと右目用の画像データとを、１ライン毎に、交互に順次読み出し、画像処理回路１８に入力する。
フレームメモリ１４内のどのような領域に第１〜第３の単位記憶領域を設けるかは任意である。一例としては、それぞれ異なるロウアドレス範囲内に第１〜第３の単位記憶領域を設けるようにすれば、書き込み回路１２による書き込み、および、読み出し回路１６による読み出しの制御が容易である。
【００２６】
画像処理回路１８は、読み出し回路１６がフレームメモリ１４から読み出したそれぞれの組みの画像データを利用して、出力画像のそれぞれのフレームの処理済み画像データ（出力画像データ）を生成する。
本実施形態の場合、画像処理回路１８は、読み出し回路１６がフレームメモリ１４から順次読み出したそれぞれの組みの、左目用の画像データと右目用の画像データのそれぞれのラインの画像データを利用して、出力画像のぞれぞれのフレームの処理済み画像データを順次生成する。
画像処理回路１８は、図１に示すように、スケーラ（補間）回路２０と、オーバドライブ（ＯＤ）回路２２とを備えている。
【００２７】
ここで、出力画像のそれぞれのフレームは、それぞれが第１の画素数を有する第１のライン数のラインによって構成されている。
また、ＳＢＳ形式の入力画像の場合、読み出し回路１６がフレームメモリ１４から読み出す左目用と右目用との画像データのそれぞれは、それぞれが第１の画素数の１／２の第２の画素数を有する第１のライン数のラインによって構成されている。
【００２８】
スケーラ回路２０は、読み出し回路１６がフレームメモリ１４から読み出した左目用と右目用との画像データのそれぞれを構成する、第２の画素数を有するそれぞれのラインの画素数を第１の画素数に増大させる補間（スケーリング）処理を行う。
本実施形態の場合、スケーラ回路２０は、読み出し回路１６がフレームメモリ１４から読み出したそれぞれの組みの、第２の画素数の左目用の画像データおよび右目用の画像データを、水平方向に２倍の第１の画素数に増大させた、それぞれのラインの画像データを生成する補間処理を順次行う。
スケーラ回路２０は、図１に示すように、入力画像の左目用および右目用の１ライン分の画像データをそれぞれ記憶する第１および第２のラインバッファ２４，２６を備えている。
【００２９】
ＯＤ回路２２は、スケーラ回路２０が補間処理したそれぞれの組の、左目用および右目用のそれぞれのラインの画像データを用いてＯＤ処理を行い、出力画像のそれぞれのフレームの処理済み画像データを順次出力する。
【００３０】
次に、第１実施形態の画像データ処理装置１０の動作を説明する。
まず、書き込み回路１２によるフレームメモリ１４への画像データの書き込みについて説明する。
【００３１】
図２は、ＳＢＳ形式の入力画像の画像データと、フレームメモリに書き込み／保持される画像データと、フレームメモリから読み出される画像データと、出力画像の画像データの様子を表す概念図である。
この図では、左側から右側へ向かって時間ｔが経過する。入力画像の画像データのそれぞれが四角で囲まれた領域の左右方向の長さが、それぞれ入力画像の１フレーム時間を表し、フレームメモリ１４から読み出される画像データのそれぞれが四角で囲まれた領域の左右方向の長さが、それぞれ出力画像の１フレーム時間を表す。
また、ＬｎおよびＲｎの、ＬおよびＲは、それぞれ左目用および右目用のそれぞれのフレームの画像データ、ｎ（ｎ＝０，１，２，…）は、フレーム番号を表す。例えば、Ｌ０は、入力画像のフレーム０の左目用の画像データである。
【００３２】
ＳＢＳ形式の入力画像の画像データは、それぞれのラインの左半分が左目用の画像データ、右半分が右目用の画像データによって構成されている。
ＳＢＳ形式の入力画像のそれぞれのフレームの画像データは、１ライン毎に、左目用および右目用の画像データから構成される１ライン分の画像データが書き込み回路１２に順次入力される。入力画像の１フレーム分の画像データ全体としては、図２に示すように、１フレーム時間の全体を使って、左目用および右目用の１フレーム分の画像データが書き込み回路１２に入力される。
【００３３】
書き込み回路１２は、入力画像のそれぞれのフレームのそれぞれのラインの画像データを順次受信し、入力画像のそれぞれのフレームのそれぞれのラインに含まれる左目用の画像データと右目用の画像データとを分離する。そして、１ライン毎に、分離した左目用および右目用の画像データのそれぞれを、１６０ＭＨｚの書き込みクロック信号に同期して、フレームメモリ１４の異なる単位記憶領域に交互に書き込む。
【００３４】
図２に示すように、書き込み回路１２は、入力画像のフレーム０の画像データを受信すると、受信した入力画像のフレーム０のそれぞれのラインの画像データに含まれる左目用の画像データＬ０と右目用の画像データＲ０とを分離し、分離した入力画像のフレーム０の左目用および右目用の画像データＬ０，Ｒ０を、１ライン毎に、フレームメモリ１４の第１および第２の単位記憶領域に交互に書き込む。
【００３５】
以下順に、書き込み回路１２は、入力画像のフレーム１の画像データを受信すると、同様に、分離したフレーム１の左目用および右目用の画像データＬ１，Ｒ１を、１ライン毎に、フレームメモリ１４の第３および第１の単位記憶領域に交互に書き込む。
【００３６】
ここで、フレームメモリ１４の第１の単位記憶領域に記憶されたフレーム０の左目用の画像データＬ０は、書き込み回路１２によってフレーム１の右目用の画像データＲ１の書き込みが開始される前に、読み出し回路１６によって読み出しが開始される。つまり、書き込み回路１２は、フレーム１の右目用の画像データＲ１を、読み出し回路１６によって読み出しが行われた、フレーム０の左目用の画像データＬ０が記憶されていた第１の単位記憶領域のアドレスに順次上書きする。
【００３７】
続いて、書き込み回路１２は、入力画像のフレーム２の画像データを受信すると、同様に、分離したフレーム２の左目用および右目用の画像データＬ２，Ｒ２を、１ライン毎に、フレームメモリ１４の第２および第３の単位記憶領域に交互に書き込む。
【００３８】
同様に、フレームメモリ１４の第２の単位記憶領域に記憶されたフレーム０の右目用の画像データＲ０は、書き込み回路１２によってフレーム２の左目用の画像データＬ２の書き込みが開始される前に、読み出し回路１６によって読み出しが開始される。
また、フレームメモリ１４の第３の単位記憶領域に記憶されたフレーム１の左目用の画像データＬ１は、書き込み回路１２によってフレーム２の右目用の画像データＲ２の書き込みが開始される前に、読み出し回路１６によって読み出しが開始される。
【００３９】
続いて、書き込み回路１２は、入力画像のフレーム３の画像データを受信すると、同様に、分離したフレーム３の左目用および右目用の画像データＬ３，Ｒ３を、１ライン毎に、フレームメモリ１４の第１および第２の単位記憶領域に交互に書き込む。
【００４０】
同様に、フレームメモリ１４の第１の単位記憶領域に記憶されたフレーム１の右目用の画像データＲ１は、書き込み回路１２によってフレーム３の左目用の画像データＬ３の書き込みが開始される前に、読み出し回路１６によって読み出しが開始される。
また、フレームメモリ１４の第２の単位記憶領域に記憶されたフレーム２の左目用の画像データＬ２は、書き込み回路１２によってフレーム３の右目用の画像データＲ３の書き込みが開始される前に、読み出し回路１６によって読み出しが開始される。
【００４１】
これ以後の、書き込み回路１２によるフレームメモリ１４への画像データの書き込みの動作は上記の繰り返しである。
【００４２】
続いて、読み出し回路１６によるフレームメモリ１４からの画像データの読み出しについて説明する。
【００４３】
書き込み回路１２によるフレームメモリ１４への画像データの書き込みと、読み出し回路１６によるフレームメモリ１４からの画像データの読み出しとは、同時に行われる。
【００４４】
読み出し回路１６は、３２０ＭＨｚの読み出しクロック信号に同期して、書き込み回路１２によってフレームメモリ１４に書き込まれた、入力画像の左目用および右目用の画像データの組の読み出しを開始する。つまり、１ライン毎に、入力画像の第１のフレームを構成するそれぞれのラインの左目用の画像データと右目用の画像データとの組みの読み出し、および、入力画像の第１のフレームを構成するそれぞれのラインの左目用と右目用との一方の画像データと入力画像の第２のフレームを構成する対応するラインの左目用と右目用との他方の画像データとの組みの読み出しとを交互に、両方で第２のフレーム周期で行う。
【００４５】
図２に示すように、読み出し回路１６は、書き込み回路１２によってフレーム０の左目用および右目用の画像データＬ０，Ｒ０の書き込みが開始された後、フレーム１の右目用の画像データＲ１の、フレーム０の左目用の画像データＬ０への上書きが開始される前に、画像データの第１の組の読み出しを開始する。つまり、フレームメモリ１４の第１の単位記憶領域に書き込まれたフレーム０のそれぞれのラインの左目用（直前のフレーム）の画像データＬ０の読み出しと、第２の単位記憶領域に書き込まれたフレーム０のそれぞれのラインの右目用（現在のフレーム）の画像データＲ０の読み出しとを行う。
【００４６】
続いて、読み出し回路１６は、書き込み回路１２によってフレーム１の左目用の画像データＬ１の書き込みが開始された後、フレーム２の左目用の画像データＬ２の、フレーム０の右目用の画像データＲ０への上書き、および、フレーム２の右目用の画像データＲ２の、フレーム１の左目用の画像データＬ１への上書きが開始される前に、第１の組の読み出しに続いて、画像データの第２の組の読み出しを開始する。つまり、同様に、フレームメモリ１４の第２の単位記憶領域に書き込まれたフレーム０の右目用の画像データＲ０の読み出しと、第３の単位記憶領域に書き込まれたフレーム１の左目用の画像データＬ１の読み出しとを行う。
【００４７】
以下順に、読み出し回路１６は、書き込み回路１２によってフレーム１の左目用および右目用の画像データＬ１，Ｒ１の書き込みが開始された後、フレーム２の右目用の画像データＲ２の、フレーム１の左目用の画像データＬ１への上書きが開始される前に、第２の組の読み出しに続いて、画像データの第３の組の読み出しを開始する。つまり、同様に、フレームメモリ１４の第３の単位記憶領域に書き込まれたフレーム１の左目用の画像データＬ１の読み出しと、第２の単位記憶領域に書き込まれたフレーム１の右目用の画像データＲ１の読み出しとを行う。
【００４８】
続いて、読み出し回路１６は、書き込み回路１２によってフレーム２の左目用の画像データＬ２の書き込みが開始された後、フレーム３の左目用の画像データＬ３の、フレーム１の右目用の画像データＲ１への上書き、および、フレーム３の右目用の画像データＲ３の、フレーム２の左目用の画像データＬ２への上書きが開始される前に、第３の組の読み出しに続いて、画像データの第４の組の読み出しを開始する。つまり、同様に、フレームメモリ１４の第１の単位記憶領域に書き込まれたフレーム１の右目用の画像データＲ１の読み出しと、第２の単位記憶領域に書き込まれたフレーム２の左目用の画像データＬ２の読み出しとを行う。
【００４９】
続いて、読み出し回路１６は、書き込み回路１２によってフレーム２の左目用および右目用の画像データＬ２，Ｒ２の書き込みが開始された後、フレーム３の右目用の画像データＲ３の、フレーム２の左目用の画像データＬ２への上書きが開始される前に、第４の組の読み出しに続いて、画像データの第５の組の読み出しを開始する。つまり、同様に、フレームメモリ１４の第２の単位記憶領域に書き込まれたフレーム２の左目用の画像データＬ２の読み出しと、第３の単位記憶領域に書き込まれたフレーム２の右目用の画像データＲ２の読み出しとを行う。
【００５０】
続いて、読み出し回路１６は、書き込み回路１２によってフレーム３の左目用の画像データＬ３の書き込みが開始された後、フレーム４の右目用の画像データＲ４の、フレーム３の左目用の画像データＬ３への上書きが開始される前に、第５の組の読み出しに続いて、画像データの第６の組の読み出しを開始する。つまり、同様に、フレームメモリ１４の第３の単位記憶領域に書き込まれたフレーム２の右目用の画像データＲ２の読み出しと、第１の単位記憶領域に書き込まれたフレーム３の左目用の画像データＬ３の読み出しとを行う。
【００５１】
これ以後の、読み出し回路１６によるフレームメモリ１４からの画像データの読み出しの動作は上記の繰り返しである。
【００５２】
続いて、読み出し回路１６がフレームメモリ１４から読み出したそれぞれの組の、左目用の画像データおよび右目用の画像データのそれぞれのラインの画像データは、画像処理回路１８のスケーラ回路２０の第１および第２のラインバッファ２４，２６に順次入力され、記憶される。
スケーラ回路２０は、第１および第２のラインバッファ２４，２６に記憶されたそれぞれの組の、入力画像の現在および直前のフレームのラインの画像データに補間処理を行って、水平方向に２倍に画素数を増大した入力画像の現在および直前のフレームのそれぞれのラインの画像データを順次生成する。
【００５３】
以下、第１および第２のラインバッファ２４，２６への画像データの書き込みについて説明する。
【００５４】
図３は、フレームメモリから読み出される画像データと、第１および第２のラインバッファに書き込み／保持される画像データと、第１および第２のラインバッファから読み出される画像データの様子を表す概念図である。
同様に、この図では、左側から右側へ向かって時間ｔが経過する。フレームメモリ１４から読み出される画像データのそれぞれが四角で囲まれた領域の左右方向の長さが、それぞれ１ライン時間を表す。
また、ｌｎおよびｒｎの、ｌおよびｒは、それぞれ左目用および右目用のそれぞれのラインの画像データ、ｎ（ｎ＝０，１，２，…）は、ライン番号を表す。例えば、ｌ０は、ライン０の左目用の画像データである。
【００５５】
ＳＢＳ形式の入力画像の画像データの場合、読み出し回路１６によってフレームバッファ１４から読み出されるそれぞれのラインの左目用および右目用の画像データの画素数は、出力画像のそれぞれのラインの画像データの画素数の１／２である。フレームメモリ１４には、書き込み回路１２によって画像データが１／２の画素数のまま書き込まれているため、フレームメモリ１４からの左目用および右目用の画像データの読み出しは、それぞれ１／２ライン時間で終了する。従って、左目用および右目用の画像データを含む１ライン分の画像データの読み出しは、１ライン時間で終了する。
【００５６】
本実施形態の場合、スケーラ回路２０は、第１および第２のラインバッファ２４，２６として、それぞれ入力画像の左目用および右目用の１ライン分の画像データを記憶する１つのラインバッファを備え、ラインバッファ２４，２６の一方を左目用の画像データのラインバッファ、他方を右目用の画像データのラインバッファとして使用する。本実施形態の場合、第１および第２のラインバッファ２４，２６は、それぞれフレームメモリ１４から読み出される左目用および右目用の画像データｌｎ，ｒｎ（ｎ＝０，１，２，…）を保持する。
【００５７】
図３に示すように、読み出し回路１６によって、フレームメモリ１４からライン０の左目用の各画素の画像データｌ０および右目用の各画素の画像データｒ０がこの順番で読み出される。フレームメモリ１４から読み出された左目用の各画素の画像データｌ０は第１のラインバッファ２４に順次入力されて記憶される。続いて、フレームメモリ１４から読み出された右目用の各画素の画像データｒ０が第２のラインバッファ２６に順次入力されて記憶される。
【００５８】
ここで、第１のラインバッファ２４に記憶されたライン０の左目用の各画素の画像データｌ０は、図３に示すように、次のライン１の左目用の画像データｌ１の、ライン０の左目用の各画素の画像データへの上書きが開始される前に、読み出しが開始される。つまり、ライン１の左目用の各画素の画像データｌ１は、第１のラインバッファ２４から読み出しが行われた、ライン０の左目用の各画素の画像データｌ０が記憶されていた部分に順次上書きされる。ライン０の右目用の各画素の画像データｒ０についても同様である。
【００５９】
これ以後の、第１および第２のラインバッファ２４，２６への画像データの書き込みの動作は上記の繰り返しである。
【００６０】
なお、第１および第２のラインバッファ２４，２６は、同じ１フレームの時間内では、左目用および右目用の画像データのうちの一方を記憶し続け、１フレーム時間毎に、左目用の画像データと右目用の画像データとを逆にして、両者を交互に記憶する。
【００６１】
続いて、第１および第２のラインバッファ２４，２６からの画像データの読み出しについて説明する。
【００６２】
ライン０の右目用の各画素の画像データｒ０の書き込みが開始された後、ライン１の左目用の各画素の画像データｌ１の、ライン０の左目用の各画素の画像データｌ０への上書きが開始される前に、第１および第２のラインバッファ２４，２６から、それぞれライン０の左目用および右目用の各画素の画像データｌ０，ｒ０の読み出しが開始される。
補間処理は、例えば、左目用の各画素の画像データｌ０の、隣り合う画素同士の間に両者の平均値の画素を挿入することによって実現される。右目用の各画素の画像データｒ０についても同様である。
【００６３】
これ以後の、第１および第２のラインバッファ２４，２６からの画像データの読み出しの動作は上記の繰り返しである。
【００６４】
上記のように、１ライン時間の前半で左目用のそれぞれのラインの画像データｌｎをフレームメモリ１４から読み出して第１のラインバッファ２４に書き込み、後半で右目用のそれぞれのラインの画像データｒｎをフレームメモリ１４から読み出して第２のラインバッファ２６に書き込むと、各１ライン時間の後半から次の１ライン時間の前半にかけて、同一ラインの左目用および右目用の画像データが第１および第２のラインバッファ２４，２６の中に揃う（記憶される）。
従って、両者が揃う期間に同一ラインの左目用および右目用の画像データｌｎ，ｒｎを第１および第２のラインバッファ２４，２６から同時に読み出すことができる。
【００６５】
続いて、スケーラ回路２０が補間処理を施したそれぞれの組の、左目用および右目用のそれぞれのラインの画像データは、ＯＤ回路２２に順次入力される。
ＯＤ回路２２は、スケーラ回路２０が補間処理を施したそれぞれの組の、左目用および右目用のそれぞれのラインの画像データを用いてＯＤ処理を行って、出力画像のそれぞれのフレームのそれぞれのラインの処理済み画像データを順次出力する。
その結果、ＯＤ回路２２からは、１フレーム時間毎に、出力画像の左目用の画像データＬ１，Ｌ２，Ｌ３，…と右目用の画像データＲ０，Ｒ１，Ｒ２，…とが交互に出力されて、表示パネルに順次入力される。
【００６６】
これにより、表示パネルには、出力画像の１フレーム時間毎に、左目用の画像データＬ１，Ｌ２，Ｌ３，…に対応する左目用の画像と、右目用の画像データＲ０，Ｒ１，Ｒ２，…に対応する右目用の画像とが交互に表示される。
本実施形態の場合、表示パネルには、図２の出力画像の画像データに示すように、画像データＲ０，Ｌ１，Ｒ１，Ｌ２，Ｒ２，Ｌ３，…の順番で対応する右目用の画像と左目用の画像とが交互に表示される。
そして、表示パネルの表示に同期して、左目用の画像が表示されている期間には左目のシャッターのみを開き、右目用の画像が表示されている期間には右目のシャッターのみを開くように、シャッター眼鏡のシャッターの開閉を制御することにより、シャッター眼鏡を装着したユーザに対して３Ｄ画像を表示することができる。
【００６７】
本実施形態の画像データ処理装置１０では、３Ｄ表示を行う場合、ＳＢＳ形式の入力画像の１フレーム分の画像データを、第１のフレームレートでフレームメモリ１４に書き込み、現在および直前のフレームの、合計１．５フレーム分の画像データを記憶しておき、入力画像の左目用および右目用の、合計１フレーム分の画像データを、第１のフレームレートの２倍の第２のフレームレートでフレームメモリ１４から読み出す。
【００６８】
従って、本実施形態の画像データ処理装置は、従来の画像データ処理装置に比較して、小さなメモリ容量およびアクセスバンド幅で３Ｄ表示を実現することができる。
本実施形態の場合、入力画像および出力画像の各画素の画像データは、図１に示すように、それぞれ８ビットからなる、合計２４ビットのＲＧＢ（赤緑青）の画像データである。この場合、フレームメモリ１４に画像データを書き込むときのアクセスバンド幅は、１６０ＭＨｚ×２４ビット＝３．８４Ｇｂｐｓ、フレームメモリ１４から画像データを読み出すときのアクセスバンド幅は、３２０ＭＨｚ×２４ビット＝７．６８Ｇｂｐｓであり、両者の合計のアクセスバンド幅は、１１．５２Ｇｂｐｓである。
【００６９】
次に、本発明の第２実施形態の画像データ処理装置について説明する。
第２実施形態の画像データ処理装置は、ＴＡＢ形式の入力画像の画像データに対して３Ｄ表示を行うためのデータ処理を行うものであり、図１に示す第１実施形態の画像データ処理装置１０と同様の構成のものであるから、同じ図１を参照して説明を行う。両者の相違点は、書き込み回路１２およびスケーラ回路２０であるから、これらの構成要素について説明し、同じ構成要素については説明を省略する。
【００７０】
書き込み回路１２は、同様に、入力画像の連続して受信する第１および第２のフレームのそれぞれの画像データをフレームメモリ１４に書き込む。
本実施形態の場合、書き込み回路１２は、ＴＡＢ形式の入力画像のそれぞれのフレームの左目用の画像データと右目用の画像データのそれぞれを、１６０ＭＨｚの書き込みクロック信号に同期して、フレームメモリ１４の異なる単位記憶領域へそれぞれ順次書き込む。また、書き込み回路１２は、同様に、第１のフレーム周期ごとに、左目用の画像データと右目用の画像データとを、第１〜第３の単位記憶領域のうちの２つの単位記憶領域に上書きして書き込む。
【００７１】
ここで、出力画像のそれぞれのフレームは、前述のように、それぞれが第１の画素数を有する第１のライン数のラインによって構成されている。
ＴＡＢ形式の入力画像の場合、読み出し回路１６がフレームメモリ１４から読み出す左目用と右目用とのデータのそれぞれは、それぞれが第１の画素数を有する第１のライン数の１／２の第２のライン数のラインによって構成されている。
各フレームのライン数は規格によって定められているため、それぞれのフレームの上半分の左目用画像データ、および、下半分の右目用画像データのライン数も一定である。従って、書き込み回路１２は、フレーム毎に、例えば、前半の半分のラインのデータを左目用画像データとしてフレームメモリ１４の第１の単位記憶領域に書き込み、後半の半分のラインのデータを右目用画像データとしてフレームメモリ１４の第２の単位記憶領域に書き込むことが可能である。
【００７２】
スケーラ回路２０は、読み出し回路１６がフレームメモリ１４から読み出した左目用と右目用との画像データのそれぞれを構成する、第２のライン数を第１のライン数に増大させる補間処理を行う。
本実施形態の場合、スケーラ回路２０は、読み出し回路１６がフレームメモリ１４から読み出したそれぞれの組みの、左目用の画像データおよび右目用の画像データの第２のライン数を、垂直方向に２倍の第１のライン数に増大させて、ライン数を増大した入力画像のそれぞれのラインの画像データを生成する補間処理を順次行う。
スケーラ回路２０は、入力画像の左目用の画像データの２ライン分の画像データ、および、右目用の画像データの２ライン分の画像データをそれぞれ記憶する第１および第２のラインバッファ２４，２６を備えている。
【００７３】
次に、第２実施形態の画像データ処理装置の動作を説明する。
まず、書き込み回路１２によるフレームメモリ１４への画像データの書き込みについて説明する。
【００７４】
図４は、図２の場合と同様に、ＴＡＢ形式の入力画像の画像データと、フレームメモリに書き込み／保持される画像データと、フレームメモリ１４から読み出される画像データと、出力画像の画像データの様子を表す概念図である。
【００７５】
ＴＡＢ形式の入力画像の画像データは、それぞれのフレームの上半分が左目用の画像データ、下半分が右目用の画像データによって構成されている。
ＴＡＢ形式の入力画像のそれぞれのフレームの画像データは、図４に示すように、１フレーム時間の前半に左目用の画像データＬｎ、後半に右目用の画像データＲｎが書き込み回路１２に入力される。
【００７６】
書き込み回路１２は、入力画像のそれぞれのフレームの左目用および右目用の画像データを順次受信し、受信した入力画像のそれぞれのフレームの左目用の画像データと右目用の画像データとのそれぞれを、１６０ＭＨｚの書き込みクロック信号に同期して、フレームメモリ１４の異なる単位記憶領域に順次書き込む。
【００７７】
図４に示すように、書き込み回路１２は、入力画像のフレーム０の画像データを受信する期間の前半に、受信した入力画像のフレーム０の左目用の画像データＬ０をフレームメモリ１４の第１の単位記憶領域に書き込み、後半に、受信した右目用の画像データＲ０を第２の単位記憶領域に書き込む。
【００７８】
これ以後の動作は、入力画像のそれぞれのフレームの画像データを受信する期間の前半に、受信した入力画像のそれぞれのフレームの左目用の画像データＬｎをフレームメモリ１４の対応する単位記憶領域に書き込み、後半に、受信した右目用の画像データＲｎを対応する単位記憶領域に書き込むこと以外、第１実施形態の場合と同じである。
【００７９】
一方、読み出し回路１６の動作は、第１実施形態の場合と同じである。
つまり、図４に示すように、フレームメモリ１４からは、画像データＬ０，Ｒ０の組、画像データＲ０，Ｌ１の組、画像データＬ１，Ｒ１の組、…の順序で画像データの組の読み出しが行われる。
【００８０】
続いて、読み出し回路１６がフレームメモリ１４から読み出したそれぞれの組の、左目用画像および右目用画像のそれぞれのラインの画像データは、画像処理回路１８のスケーラ回路２０の第１および第２のラインバッファ２４，２６に順次入力され、記憶される。
スケーラ回路２０は、第１および第２のラインバッファ２４，２６に記憶されたそれぞれの組の、左目用および右目用のラインの画像データに補間処理を行って、垂直方向に２倍にライン数を増大した入力画像のそれぞれのラインの画像データを順次生成する。
【００８１】
以下、第１および第２のラインバッファ２４，２６への画像データの書き込みについて説明する。
【００８２】
図５は、図３の場合と同様に、フレームメモリから読み出される画像データと、第１および第２のラインバッファに書き込み／保持される画像データと、第１および第２のラインバッファから読み出される画像データの様子を表す概念図である。
【００８３】
ＴＡＢ形式の入力画像の画像データの場合、フレームメモリ１４からの１ライン分の左目用および右目用の画像データの読み出しにはそれぞれ１ライン時間、合計で２ライン時間を必要とする。フレームメモリ１４には、書き込み回路１２によって画像データが１／２のライン数のまま書き込まれているため、読み出し回路１６によってフレームバッファ１４から読み出される左目用および右目用の画像データのライン数は、出力画像の画像データのライン数の１／２である。従って、２ライン時間を使用して、１ライン分の左目用および右目用の画像データを読み出し、１フレーム分の左目用および右目用の画像データを１フレーム時間で読み出すことができる。
【００８４】
本実施形態の場合、スケーラ回路２０は、第１および第２のラインバッファ２４，２６として、それぞれ入力画像の２ライン分の画像データを記憶する２つのラインバッファを備え、ラインバッファ２４，２６の一方を左目用の画像データのラインバッファ、他方を右目用の画像データのラインバッファとして使用する。本実施形態の場合、第１および第２のラインバッファ２４，２６は、それぞれフレームメモリ１４から読み出される左目用および右目用の画像データｌｎ，ｒｎ（ｎ＝０，１，２，…）を保持する。
【００８５】
図５に示すように、読み出し回路１６によって、フレームメモリ１４からライン０の左目用の各画素の画像データｌ０が読み出されると、読み出された左目用の各画素の画像データｌ０は、第１のラインバッファ２４の一方のラインバッファに順次入力されて記憶される。続いて、フレームメモリ１４からライン０の右目用の各画素の画像データｒ０が読み出されると、読み出された右目用の各画素の画像データｒ０は、第２のラインバッファ２６に順次入力されて記憶される。
【００８６】
続いて、フレームメモリ１４からライン２の左目用の各画素の画像データｌ２が読み出されると、読み出された左目用の各画素の画像データｌ２は、第１のラインバッファ２４の他方のラインバッファに順次入力されて記憶される。続いて、フレームメモリ１４からライン２の右目用の各画素の画像データｒ２が読み出されると、読み出された右目用の各画素の画像データｒ２は、第２のラインバッファ２６の他方のラインバッファに順次入力されて記憶される。
【００８７】
続いて、フレームメモリ１４からライン４の左目用の各画素の画像データｌ４が読み出されると、読み出された左目用の各画素の画像データｌ４は、第１のラインバッファの一方のラインバッファに順次入力されて記憶される。続いて、フレームメモリ１４からライン４の右目用の各画素の画像データｒ４が読み出されると、読み出された右目用の各画素の画像データｒ４は、第２のラインバッファ２６の他方のラインバッファに順次入力されて記憶される。
【００８８】
ここで、第１のラインバッファ２４の一方のラインバッファに記憶されたライン０の左目用の各画素の画像データｌ０は、ライン４の左目用の各画素の画像データｌ４の、ライン０の左目用の各画素の画像データへの上書きが開始される前に、読み出しが開始される。つまり、ライン４の左目用の各画素の画像データｌ４は、第１のラインバッファ２４の一方のラインバッファから読み出しが行われた、ライン０の左目用の各画素の画像データｌ０が記憶されていた部分に順次上書きされる。ライン０の右目用の画像データｒ０についても同様である。
【００８９】
これ以後の、第１および第２のラインバッファ２４，２６への画像データの書き込みの動作は上記の繰り返しである。
【００９０】
同様に、第１および第２のラインバッファ２４，２６は、同じ１フレームの時間内では、左目用および右目用の画像データのうちの一方を記憶し続け、１フレーム時間毎に、左目用の画像データと右目用の画像データとを逆にして、両者を交互に記憶する。
【００９１】
続いて、第１および第２のラインバッファ２４，２６からの画像データの読み出しについて説明する。
【００９２】
ライン０の右目用の各画素の画像データｒ０の書き込みが開始された後、ライン４の左目用の各画素の画像データｌ４の、ライン０の左目用の画像データｌ０への上書きが開始される前に、第１および第２のラインバッファ２４，２６の一方のラインバッファから、それぞれライン０の左目用および右目用の各画素の画像データｌ０，ｒ０の読み出しが開始される。
【００９３】
続いて、ライン２の右目用の各画素の画像データｒ２の書き込みが開始された後、ライン４の左目用の各画素の画像データｌ４の、ライン０の左目用の画像データｌ０への上書きが開始される前に、第１のラインバッファ２４の２つのラインバッファから、ライン０およびライン２の左目用の各画素の画像データｌ０，ｌ２の読み出しが開始されるとともに、第２のラインバッファ２６の２つのラインバッファから、ライン０およびライン２の右目用の各画素の画像データｒ０，ｒ２の読み出しが開始される。
補間処理は、ライン０およびライン２の左目用の画像データｌ０，ｌ２を使用して行われ、ライン１の左目用の画像データとして補間処理後のラインｌ０／ｌ２が生成される。ライン０およびライン２の右目用の画像データｒ０，ｒ２についても同様であり、ライン１の右目用の画像データとして補間処理後のラインｒ０／ｒ２が生成される。
【００９４】
これ以後の、第１および第２のラインバッファ２４，２６からの画像データの読み出しの動作は上記の繰り返しである。
また、これ以後の動作は、第１実施形態の画像データ処理装置１０と同様である。
【００９５】
上記のように、左目用のライン０の画像データｌ０を第１のラインバッファ２４の一方のラインバッファに書き込み、右目用のライン０の画像データｒ０を第２のラインバッファ２６の一方のラインバッファに書き込み、続いて、左目用のライン２の画像データｌ２を第１のラインバッファ２４の他方のラインバッファに書き込み、右目用のライン２の画像データｒ２を第２のラインバッファ２６の他方のラインバッファに書き込むと、左目用のライン２の画像データｌ２が読み出される期間に、ライン０の左目用および右目用の画像データｌ０，ｒ０が第１および第２のラインバッファ２４，２６の一方のラインバッファの中に揃う（記憶される）。
続いて、右目用のライン２の画像データｒ２が読み出される期間に、ライン０の左目用および右目用の画像データｌ０，ｒ０が第１および第２のラインバッファ２４，２６の一方のラインバッファに揃い、ライン２の左目用および右目用の画像データｌ２，ｒ２が第１および第２のラインバッファ２４，２６の他方のラインバッファに揃う。
従って、左目用のライン２の画像データｌ２が読み出される期間に、ライン０の左目用および右目用の画像データｌ０，ｒ０を第１および第２のラインバッファ２４，２６から同時に読み出し、ＯＤ回路２２に供給することができる。
続いて、右目用のライン２の画像データｒ２が読み出される期間には、ライン０とライン２の左目用および右目用の画像データｌ０，ｌ２およびｒ０，ｒ２を、第１および第２のラインバッファ２４，２６から同時に読み出すことができる。この、ライン０とライン２の左目用および右目用の画像データｌ０，ｌ２およびｒ０，ｒ２とを利用して、ライン１の左目用および右目用の画像データｌ０／ｌ２およびｒ０／ｒ２を生成し、ＯＤ回路２２に供給することができる。他のラインの左目用および右目用の画像データｌｎ，ｒｎについても同様である。
【００９６】
第２実施形態の画像データ処理装置においても、第１実施形態の画像データ処理装置１０の場合と同様に、従来の画像データ処理装置に比較して、小さなメモリ容量およびアクセスバンド幅で３Ｄ表示を実現することができる。
【００９７】
なお、スケーラ回路２０およびＯＤ回路２２は公知の構成要素であり、本発明においても、公知の構成のもの、もしくは、各種の補間処理およびＯＤ処理を行うものが利用可能である。
【００９８】
第２の実施形態において、スケーラ回路２０は、入力画像の２ライン分の画像データをそれぞれ記憶する第１および第２のラインバッファ２４，２６を備える。これに対して、第１の実施形態では、スケーラ回路２０のラインバッファ２４，２６は、それぞれ入力画像の左目用および右目用の１ライン分の画像データを記憶する。すなわち、第１の実施形態においてラインバッファ２４，２６に必要な記憶容量は、第２の実施形態においてラインバッファ２４，２６に必要な記憶容量の１／４でしかない。しかしながら、ＳＢＳ形式の入力画像データとＴＡＢ形式の入力画像データとの両方を処理することが可能な画像データ処理装置とするためには、ラインバッファ２４，２６として、入力画像の２ライン分の画像データをそれぞれ記憶できるものを備えることが好ましい。
さらに、ラインバッファ２４，２６に入力画像の２ライン分の画像データを記憶することにより、スケーラ回路２０は、ＳＢＳ形式の入力画像の画像データの場合にも、連続する２ライン分の画像データを使用して、画像データの補間処理を行うことができる。これにより、スケーリング処理によって生成した画素の上下の画素との連続性を高め、表示される画像の品質を向上させることができる。
ＳＢＳ形式の入力画像データとＴＡＢ形式の入力画像データとの両方を処理することが可能な画像データ処理装置とする場合には、入力画像の特徴を抽出することによってＳＢＳ形式であるかＴＡＢ形式であるかを検出する検出部をさらに設け、入力画像の形式に合わせて処理を行うようにすることが好ましい。例えば、特許文献１には、各フレームの左側画像と右側画像との相関関係が強いことを利用してＳＢＳ形式であることを検出する検出部が記載されている。同様に、ＴＡＢ形式の場合には、各フレームの上側画像と下側画像との相関関係が強いことを利用して検出することが可能である。
【００９９】
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【符号の説明】
【０１００】
１０  画像データ処理装置
１２  書き込み回路
１４  フレームメモリ
１６  読み出し回路
１８  画像処理回路
２４，２６  ラインバッファ
【図１】
2014175912.tif 000003
【図２】
2014175912.tif 000004
【図３】
2014175912.tif 000005
【図４】
2014175912.tif 000006
【図５】
2014175912.tif 000007