(57)【要約】【課題】チップサイズが大面積であっても電流通電試験を適用可能な炭化珪素チップ、炭化珪素ウエハ、当該炭化珪素チップの試験方法、当該炭化珪素ウエハの試験方法の提供を目的とする。【解決手段】本発明の炭化珪素チップ４は、実動作を行う炭化珪素半導体素子が作り込まれる製品チップ領域１と、製品チップ領域１の周囲に設けられる、製品チップ領域１よりも小面積の実動作に関与しないＰＮダイオード３と、を備える。【選択図】図１
2014183136.tif 000002
【特許請求の範囲】
【請求項１】
実動作を行う炭化珪素半導体素子が作り込まれる製品チップ領域と、
前記製品チップ領域の周囲に設けられる、前記製品チップ領域よりも小面積の前記実動作に関与しないＰＮダイオードと、を備える、
炭化珪素チップ。
【請求項２】
前記ＰＮダイオードの面積は、前記ＰＮダイオード内に発生する一つの三角積層欠陥の面積の１０倍以下である、
請求項１に記載の炭化珪素チップ。
【請求項３】
前記ＰＮダイオードの周囲に設けられ、通電により発熱する温度制御用配線をさらに備える、
請求項１又は２に記載の炭化珪素チップ。
【請求項４】
実動作を行う炭化珪素半導体素子が作り込まれる複数の製品チップ領域と、
各前記製品チップ領域の周囲に設けられる、前記製品チップ領域よりも小面積の前記実動作に関与しないＰＮダイオードと、を備える、
炭化珪素ウエハ。
【請求項５】
前記ＰＮダイオードの面積は、前記ＰＮダイオード内に発生する一つの三角積層欠陥の面積の１０倍以下である、
請求項４に記載の炭化珪素ウエハ。
【請求項６】
複数の前記ＰＮダイオードに順方向電流を印加するための第１の電極パッドと、
各前記ＰＮダイオードに設けられ、前記電流印加時の前記ＰＮダイオードの順方向電圧のシフト量を測定するための第２の電極パッドと、を備える、
請求項４又は５に記載の炭化珪素ウエハ。
【請求項７】
前記第１の電極パッドは、複数の前記ＰＮダイオードに一括して接続される、
請求項６に記載の炭化珪素ウエハ。
【請求項８】
各前記ＰＮダイオードの周囲に設けられ、通電により発熱する温度制御用配線をさらに備える、
請求項４〜７のいずれかに記載の炭化珪素ウエハ。
【請求項９】
（ａ）請求項１〜３のいずれかに記載の炭化珪素チップを準備する工程と、
（ｂ）前記炭化珪素チップの前記ＰＮダイオード領域に順方向電流を印加し、順方向電圧の変化量を測定する工程と、
（ｃ）前記順方向電圧の変化量が所定値以上である場合に、前記炭化珪素チップを不良チップと判断する工程と、を備える、炭化珪素チップの試験方法。
【請求項１０】
（ａ）請求項４〜８のいずれかに記載の炭化珪素ウエハを準備する工程と、
（ｂ）前記炭化珪素ウエハの各前記ＰＮダイオードに順方向電流を印加し、順方向電圧の変化量を測定する工程と、
（ｃ）前記順方向電圧の変化量が所定値以上である前記ＰＮダイオードに対応する前記炭化珪素ウエハの前記製品チップ領域を不良チップと判断する工程と、を備える、
炭化珪素ウエハの試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素チップの不良判定を行う技術に関する。
【背景技術】
【０００２】
炭化珪素などのワイドギャップ半導体材料は、シリコンと比較して絶縁破壊耐量が高いため、シリコン材料より基板の不純物濃度を高め、基板の抵抗を低減することが可能である。この低抵抗化により、パワー素子のスイッチング動作における損失を低減できる。また、熱伝導度が高く、機械的強度にも優れており、小型で低損失、高効率なパワーデバイスが実現されると期待されている。
【０００３】
炭化珪素を用いて構成されるＰＮダイオードに関して、順方向電流を流し続けると、結晶中に三角積層欠陥が発生して順方向電圧がシフトするという信頼性上の問題がよく知られている（例えば非特許文献１参照）。これは、ＰＮダイオードに注入された少数キャリアが多数キャリアと再結合する際の再結合エネルギーにより、炭化珪素基板に存在する基底面転位などを起点として面欠陥である三角積層欠陥が拡張するためと考えられている（例えば非特許文献２参照）。この三角積層欠陥は、電流の流れを阻害するため、流れる電流が減少し順方向電圧を増加させ、信頼性劣化を引き起こす。
【０００４】
このような順方向電圧シフトは、炭化珪素を用いたＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）でも同様に発生するとの報告がある（例えば非特許文献３参照）。ＭＯＳＦＥＴ構造は、ソースドレイン間に寄生ダイオード（ボディーダイオード）を有しており、順方向電流がこのボディダイオードに流れると、ＰＮダイオードと同様の信頼性劣化を引き起こす。一般に、スイッチング回路における還流ダイオードには順方向電圧の低いショットキーバリアダイオードが用いられるが、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードを還流ダイオードとして用いる場合には、ＭＯＳＦＥＴ特性のシフトを引き起こし、信頼性上の大きな問題となる。
【０００５】
この問題に対する試験方法としては、特許文献１に示されるように、ＰＮダイオード構造に長時間、順方向電流を流し、順方向電圧を測定する方法（以下、電流通電試験）がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２８９０２３号公報
【非特許文献】
【０００７】
【非特許文献１】Journal of ELECTRONIC MATERIALS, Vol. 39, No. 6, 2010“Electrical and Optical Properties of Stacking Faults in 4H-SiC Devices”
【非特許文献２】Physical Review Letters vol.92, 175504（2004） “Driving Force of Stacking-Fault Formation in SiC p-i-n Diodes”
【非特許文献３】IEEE ELECTRON DEVICE LETTERS, VOL. 28, NO. 7, JULY 2007"A New Degradation Mechanism in High-Voltage SiC Power MOSFETs”
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の電流通電試験は、非常に時間がかかることに加え、デバイスサイズ（チップサイズ）が大面積になった場合、ストレス時間を短くするために高電流密度でストレス印加すると発熱によるコンタクトピンの破壊などが発生し、大面積デバイスに適応できないという問題があった。
【０００９】
本発明は上述の問題点に鑑み、チップサイズが大面積であっても電流通電試験を適用可能な炭化珪素チップ、炭化珪素ウエハ、当該炭化珪素チップの試験方法、当該炭化珪素ウエハの試験方法の提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明の炭化珪素チップは、実動作を行う炭化珪素半導体素子が作り込まれる製品チップ領域と、製品チップ領域の周囲に設けられる、製品チップ領域よりも小面積の実動作に関与しないＰＮダイオードと、を備える。
【００１１】
また、本発明の炭化珪素ウエハは、実動作を行う炭化珪素半導体素子が作り込まれる複数の製品チップ領域と、各製品チップ領域の周囲に設けられる、製品チップ領域よりも小面積の実動作に関与しないＰＮダイオードと、を備える。
【００１２】
また、本発明の炭化珪素チップの試験方法は、（ａ）本発明の炭化珪素チップを準備する工程と、（ｂ）炭化珪素チップのＰＮダイオード領域に順方向電流を印加し、順方向電圧の変化量を測定する工程と、（ｃ）順方向電圧の変化量が所定値以上である場合に、炭化珪素チップを不良チップと判断する工程と、を備える。
【００１３】
また、本発明の炭化珪素ウエハの試験方法は、（ａ）本発明の炭化珪素ウエハを準備する工程と、（ｂ）炭化珪素ウエハの各ＰＮダイオードに順方向電流を印加し、順方向電圧の変化量を測定する工程と、（ｃ）順方向電圧の変化量が所定値以上であるＰＮダイオードに対応する炭化珪素ウエハの製品チップ領域を不良チップと判断する工程と、を備える。
【発明の効果】
【００１４】
本発明の炭化珪素チップは、実動作を行う炭化珪素半導体素子が作り込まれる製品チップ領域と、製品チップ領域の周囲に設けられる、製品チップ領域よりも小面積の実動作に関与しないＰＮダイオードと、を備える。したがって、順方向電流をＰＮダイオードに流すことで、三角積層欠陥を拡張させることが可能である。そのときの順方向電圧のシフト量を測定すれば、三角積層欠陥の密度が大きい不良チップを検出することが可能である。さらに、ＰＮダイオードは製品チップ領域に比べて小面積であることから、より小電流で三角積層欠陥の拡張が可能であるため、発熱によるコンタクトピンの破壊を抑制できる。
【００１５】
また、本発明の炭化珪素ウエハは、実動作を行う炭化珪素半導体素子が作り込まれる複数の製品チップ領域と、各製品チップ領域の周囲に設けられる、製品チップ領域よりも小面積の実動作に関与しないＰＮダイオードと、を備える。したがって、順方向電流をＰＮダイオードに流すことで、三角積層欠陥を拡張させることが可能である。そのときの順方向電圧のシフト量を測定すれば、三角積層欠陥の密度が大きい不良チップを検出することが可能である。さらに、ＰＮダイオードは製品チップ領域に比べて小面積であることから、より小電流で三角積層欠陥の拡張が可能であるため、発熱によるコンタクトピンの破壊を抑制できる。
【００１６】
また、本発明の炭化珪素チップの試験方法は、（ａ）本発明の炭化珪素チップを準備する工程と、（ｂ）炭化珪素チップのＰＮダイオード領域に順方向電流を印加し、順方向電圧の変化量を測定する工程と、（ｃ）順方向電圧の変化量が所定値以上である場合に、炭化珪素チップを不良チップと判断する工程と、を備える。本発明の炭化珪素チップのＰＮダイオード領域は、製品チップ領域と比べて小面積であるため、工程（ｂ）では、製品チップ領域に対する場合と比べて小さい順方向電流を印加することで、順方向電圧の変化を生じさせることが可能である。従って、順方向電流を長時間印加することなく、コンタクトピンを発熱で損傷することもなく、三角積層欠陥の密度が大きい不良チップを検出することが可能である。
【００１７】
また、本発明の炭化珪素ウエハの試験方法は、（ａ）本発明の炭化珪素ウエハを準備する工程と、（ｂ）炭化珪素ウエハの各ＰＮダイオードに順方向電流を印加し、順方向電圧の変化量を測定する工程と、（ｃ）順方向電圧の変化量が所定値以上であるＰＮダイオードに対応する炭化珪素ウエハの製品チップ領域を不良チップと判断する工程と、を備える。本発明の炭化珪素チップのＰＮダイオード領域は、製品チップ領域と比べて小面積であるため、工程（ｂ）では、製品チップ領域に対する場合と比べて小さい順方向電流を印加することで、順方向電圧の変化を生じさせることが可能である。従って、順方向電流を長時間印加することなく、コンタクトピンを発熱で損傷することもなく、三角積層欠陥の密度が大きい不良チップを検出することが可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の炭化珪素チップの構成図である。
【図２】本発明の炭化珪素ウエハの構成図である。
【図３】本発明の炭化珪素チップのＰＮダイオードの断面図である。
【図４】ＰＮダイオードに発生する三角積層欠陥を示す図である。
【図５】積層欠陥の面積と順方向電圧のシフト量の関係を示す図である。
【図６】前提技術の炭化珪素ウエハの試験方法のフローチャートである。
【図７】本発明の炭化珪素ウエハの試験方法のフローチャートである。
【図８】本発明の炭化珪素チップと電極を示す平面図である。
【図９】本発明の炭化珪素チップと電極を示す平面図である。
【発明を実施するための形態】
【００１９】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、実施の形態１の炭化珪素チップ４のチップレイアウトを示している。炭化珪素チップ４は、製品チップのレイアウト領域（製品チップ領域１）と、ＰＮダイオード３が離散的に複数配置されるＰＮダイオード配置領域２を備えている。図１に示す製品チップ領域１は正方形であり、ＰＮダイオード配置領域２は、レイアウト領域１の右辺と下辺に沿って設けられる。ＰＮダイオード３は、製品チップ領域１に比べて小面積である。
【００２０】
図２は、図１のチップレイアウトをウエハプロセスを経て作成した状態を示している。ＰＮダイオード配置領域２は、レイアウト領域１の右辺又は左辺のいずれか、及び上辺又は下辺のいずれかに沿って設けられる。レイアウト領域１のうち２辺のみに沿ってＰＮダイオード配置領域２を形成することで、図２に示すように、炭化珪素ウエハ５上に炭化珪素チップ４を隙間なく形成したときに、製品チップ領域１とダイオード配置領域２による格子状パターンが形成される。
【００２１】
但し、製品チップ領域１は、図１，２に示す正方形の他、円形や任意の多角形等、様々な形状を取り得る。製品チップ領域１がいずれの形状であるにせよ、ＰＮダイオード配置領域２は、炭化珪素チップ４を配列した際にＰＮダイオード配置領域２を囲むように形成される。
【００２２】
図３は、ＰＮダイオード３の断面図である。ＰＮダイオード３は、ＳｉＣ基板１１、Ｎ＋エピタキシャル層１２、Ｐ＋拡散領域１４、高濃度Ｐ＋拡散領域１５、層間絶縁膜１８を備えている。ＳｉＣ基板１１上にＮ＋エピタキシャル層１２が形成され、Ｎ＋エピタキシャル層１２の表層にＰ＋拡散領域１４が形成される。Ｎ＋エピタキシャル層１２の表層において、Ｐ＋拡散領域１４上には高濃度Ｐ＋拡散領域１５が形成される。高濃度Ｐ＋拡散領域１５上には、複数のＰＮダイオード３に接続するアルミなどの電極パッド１９が形成され、電極パッド１９とＮ＋エピタキシャル層１２の間に層間絶縁膜１８が形成される。電極パッド１９とＳｉＣ基板１１の間に、Ｎ＋エピタキシャル層１２とＰ＋拡散領域１４が形成するＰＮ接合障壁を上回る順方向電圧を印加すると、順方向電流が流れる。すなわち、電極パッド１９は、複数のＰＮダイオード３に順方向電流を印加するための第１の電極パッドとして動作する。
【００２３】
図４は、ＰＮダイオード３の平面図であり、順方向電流ストレスにより拡張する三角積層欠陥１６を示している。ＳｉＣ基板１１に順方向電流を流すと、基底面転位を起点として、三角形状の積層欠陥が拡張する。
【００２４】
図５は、ＰＮダイオード３の順方向電圧Ｖｆについて、順方向電流を流し始めた当初の値から、順方向電流を流してから一定期間経過後の値へのシフト量の割合（％）を、積層欠陥の面積との関係で示したグラフである。横軸には、Ｐ＋拡散領域１４に対する積層欠陥の面積比（％）を示し、縦軸には、順方向電圧Ｖｆのシフト量（％）を示している。
【００２５】
三角積層欠陥の面積は、Ｎ＋エピタキシャル層１２の厚さＴｅやウエハのＯＦＦ角θにより決まる。すなわち、ステップフロー方向の三角積層欠陥の幅Ｗｓｆは、
【００２６】
【数１】
2014183136.tif 000003
【００２７】
であり、ステップフロー方向に対して垂直方向の三角積層欠陥の高さＨｓｆは、
【００２８】
【数２】
2014183136.tif 000004
【００２９】
で決まる。従って、例えば、（０００１）面から＜１１−２０＞方向に４°オフした４Ｈ−ＳｉＣ基板に１０μｍのエピ膜を形成した場合に、三角積層欠陥の面積は約０．０１８ｍｍ２となる。積層欠陥拡張をモニタするためには、Ｖｆのシフト量は２％以上であることが望ましいので、図５から、想定する積層欠陥の面積は、ＰＮダイオード３の有効面積の１０％以上となることが望ましい。したがって、ＰＮダイオード３の面積は、検出する三角積層欠陥の面積の１０倍である０．１８ｍｍ２以下が望ましい。ＰＮダイオードの面積が積層欠陥に対して大きすぎると、順方向電流を流した後の順方向電圧Ｖｆのシフト量が小さくなり、積層欠陥の検出感度が低下してしまう。
【００３０】
＜Ａ−２．動作＞
本発明の前提技術における炭化珪素チップの試験方法を、図６のフローチャートに沿って説明する。まず、半導体プロセスにより半導体装置（炭化珪素ウエハ）を作成し（ステップＳ１）、その後、ウエハテスト工程（ステップＳ２）、ダイシング工程（ステップＳ３）、チップテスト工程（ステップＳ４）を経て、電流通電試験を行う（ステップＳ５）。電流通電試験では、製品チップに順方向電流を流して積層欠陥を拡張させ、それによる順方向電圧Ｖｆの変動を測定する。順方向電圧Ｖｆの変動量が閾値未満である製品チップは良品チップとして選別する（ステップＳ６）。
【００３１】
ところで、製品チップが大面積化すると、順方向電流ストレスがチップの大面積化に伴って増大し、発熱による順方向電流ストレスの制限によってストレス時間が長時間化する。また、発熱によってプローブや製品チップ自体が損傷するため、短時間に大電流密度の順方向電流ストレスを印加し積層欠陥を拡張させ、特性変動を評価することは困難である。
【００３２】
図７は、この問題を解決する本発明の試験方法のフローチャートを示している。以下、図７に沿って、本発明の炭化珪素ウエハ（又は炭化珪素チップ）の試験方法を説明する。まず、半導体プロセスにより半導体装置（炭化珪素ウエハ５）を作成する（ステップＳ１１）。次に、所定のウエハテストを行う（ステップＳ１２）。その後、炭化珪素ウエハ５をダイシングする前に電流通電試験を行う。ここでは、ウエハ面内の全てのＰＮダイオード３に一括して、あるいはグループ単位で順方向電流を印加し（ステップＳ１３）、順方向電流印加当初から所定時間における順方向電圧Ｖｆのシフト量を測定する。
【００３３】
この際、例えば後述する変形例（図８）の構成を利用して、順方向電流の印加は電極パッド１９から行い、各ＰＮダイオード３の順方向電圧Ｖｆのシフト量の測定は、各ＰＮダイオード３に接続した測定パッド２０（第２の電極パッド）により行う。
【００３４】
そして、ウエハ面内の各ＰＮダイオード３のうち、順方向電圧Ｖｆのシフト量が閾値以上であったＰＮダイオード３を、拡張積層欠陥密度が大きい領域として検出する（ステップＳ１４）。
【００３５】
そして、検出した領域に含まれる製品チップを除外チップとして選別する（ステップＳ１５）。その後、ダイシングを行い（ステップＳ１６）、チップテストを行う（ステップＳ１７）。最後に、ステップＳ１５で除外チップとして選別したチップ以外のチップを良品チップとして選別する（ステップＳ１８）。
【００３６】
以上に示したように、本発明の試験方法では、製品チップ（製品チップ領域１）より小面積で、高電流密度の電流ストレスを印加可能なＰＮダイオード３に高電流密度ストレスを印加することで、短時間に積層欠陥を拡張させ、製品チップの判定を行うことが可能である。積層欠陥を拡張させるに必要な温度やストレス条件は、定格電流以上、とくに３００Ａ／ｃｍ２以上が望ましく、また、１８０℃〜３５０℃の高温条件で実施することを特徴とする。この加速された条件であれば、ストレス印加時間１分以下で積層欠陥が拡張する。
【００３７】
＜Ａ−３．変形例＞
なお、拡張積層欠陥密度の測定精度を向上させるには、炭化珪素半導体ウエハ４に多数のＰＮダイオード３を搭載する必要がある。しかし、ＰＮダイオード３に順次電流を印加すると試験に要する時間が長くなる。そこで、並列配置した複数のＰＮダイオード３に電極パッド１９から一括して電流印加することにより電流通電試験の所要時間を短くすることができる（図８）。順方向電流ストレスを印加した後の順方向電圧Ｖｆのシフト量は、測定パッド２０を用いて、それぞれのＰＮダイオード３で評価を行う。
【００３８】
このように、ストレス順方向電流を複数のダイオードに一括して印加することでストレス印加時間を短縮可能である。
【００３９】
なお、上記では、炭化珪素半導体ウエハを形成後、ダイシングを行う前に電流通電試験を行うと説明したが、ダイシングの後、炭化珪素半導体チップとなった状態で電流通電試験を行っても良い。
【００４０】
また、図９に示すように、ポリシリコンなどを材料とする温度制御用配線２２で各炭化珪素半導体チップ４を囲んでも良い。温度制御用配線２２は、アルミなどの金属パッド２１とコンタクト２３で接続している。金属パッド２１に電圧を印加することで、温度制御用配線２２は通電し発熱する。これにより、製品デバイスに長時間の温度ストレスを印加することなく、制御よく配線体を周囲に引き回すことで温度の均一性が向上する。
【００４１】
＜Ａ−４．効果＞
実施の形態１の炭化珪素チップ４（炭化珪素ウエハ５）は、実動作を行う炭化珪素半導体素子が作り込まれる製品チップ領域１と、製品チップ領域１の周囲に設けられる、製品チップ領域１よりも小面積の実動作に関与しないＰＮダイオード３とを備える。したがって、順方向電流をＰＮダイオード３に流すことで、三角積層欠陥１６を拡張させることが可能である。そのときの順方向電圧のシフト量を測定すれば、三角積層欠陥１６の密度が大きい不良チップを検出することが可能である。また、ＰＮダイオード３は製品チップ領域１に比べて小面積であることから、より小電流で三角積層欠陥１６の拡張が可能であるため、発熱によるコンタクトピンの破壊を抑制できる。
【００４２】
また、ＰＮダイオード３の面積は、ＰＮダイオード３内に発生する一つの三角積層欠陥１６の面積の１０倍以下とする。これにより、三角積層欠陥１６の拡張に伴う順方向電圧Ｖｆのシフト量が２％以上となるため、高精度に検出することが出来る。
【００４３】
また、炭化珪素チップ４は、ＰＮダイオード３の周囲に設けられ、通電により発熱する温度制御用配線２２を備えており、炭化珪素チップ４の温度制御が容易に行うことが可能であるため、電流通電試験の時間を短縮することができる。
【００４４】
また、実施の形態１の炭化珪素ウエハ５は、複数のＰＮダイオード３に順方向電流を印加するための電極パッド１９（第１の電極パッド）と、各ＰＮダイオード３に設けられ、電流印加時のＰＮダイオード３の順方向電圧のシフト量を測定するための測定パッド２０（第２の電極パッド）とを備える。したがって、電極パッド１９から各ＰＮダイオード３に順方向電流を印加し、そのとき順方向電圧のシフト量を測定パッド２０で測定することにより、各ＰＮダイオード３における三角積層欠陥１６の密度を測定可能であり、それに基づき炭化珪素チップ４の良・不良を判別できる。
【００４５】
また、電極パッド１９は、複数のＰＮダイオード３に一括して接続されるので、複数のＰＮダイオード３に一括して順方向電流を印加することができ、通電試験時間を短縮することができる。
【００４６】
実施の形態１の炭化珪素チップ４の試験方法は、（ａ）実施の形態１の炭化珪素チップ４を準備する工程と、（ｂ）炭化珪素チップ４のＰＮダイオード領域３に順方向電流を印加し、順方向電圧Ｖｆの変化量を測定する工程と、（ｃ）順方向電圧Ｖｆの変化量が所定値以上である場合に、炭化珪素チップ４を不良チップと判断する工程と、を備える。ＰＮダイオード領域３は製品チップ領域１に比べて小面積であるため、製品チップ領域１に対して直接通電試験を行う場合に比べ、小電流で三角積層欠陥１６の拡張が可能であり、発熱によるコンタクトピンの破壊を抑制できる。
【００４７】
実施の形態１の炭化珪素ウエハ５の試験方法は、（ａ）実施の形態１の炭化珪素ウエハ５を準備する工程と、（ｂ）炭化珪素ウエハ５の各ＰＮダイオード３に順方向電流を印加し、順方向電圧Ｖｆの変化量を測定する工程と、（ｃ）順方向電圧Ｖｆの変化量が所定値以上であるＰＮダイオード３に対応する炭化珪素ウエハ５の製品チップ領域１を不良チップと判断する工程と、を備える。ＰＮダイオード領域３は製品チップ領域１に比べて小面積であるため、製品チップ領域１に対して直接通電試験を行う場合に比べ、小電流で三角積層欠陥１６の拡張が可能であり、発熱によるコンタクトピンの破壊を抑制できる。
【００４８】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００４９】
１  製品チップ領域、２  ＰＮダイオード配置領域、３  ＰＮダイオード、４  炭化珪素チップ、５  炭化珪素ウエハ、１１  ＳｉＣ基板、１２  エピタキシャル層、１４  Ｐ＋拡散領域、１５  高濃度Ｐ＋拡散領域、１６  三角積層欠陥、１８  層間絶縁膜、１９  電極パッド、２０  測定パッド、２１  金属パッド、２２  温度制御用配線、２３  コンタクト。
【図１】
2014183136.tif 000005
【図２】
2014183136.tif 000006
【図３】
2014183136.tif 000007
【図４】
2014183136.tif 000008
【図５】
2014183136.tif 000009
【図６】
2014183136.tif 000010
【図７】
2014183136.tif 000011
【図８】
2014183136.tif 000012
【図９】
2014183136.tif 000013