(57)【要約】【課題】負のバイアス電源を用いることなく、また、駆動信号が停止した場合でも、ワイドバンドギャップ半導体で形成されたＷＢＧ−ＭＯＳＦＥＴのオフ状態を安定して維持することができ、高効率で小型軽量かつ低コスト化が可能な電力変換装置を実現することができるスイッチング回路を得ること。【解決手段】ドライブトランス５の高電圧側二次巻線の出力により駆動されるＷＢＧ−ＭＯＳＦＥＴ８と、ＷＢＧ−ＭＯＳＦＥＴ８にカスコード接続され、ドライブトランス５の低電圧側二次巻線の出力により駆動されるＳｉ−ＭＯＳＦＥＴ９と、ＷＢＧ−ＭＯＳＦＥＴ８とＳｉ−ＭＯＳＦＥＴ９とからなる直列回路のオフ期間、および駆動信号の停止時において、ＷＢＧ−ＭＯＳＦＥＴ８のゲートに蓄積された電荷を放電すると共に、ＷＢＧ−ＭＯＳＦＥＴ８のゲート電圧をこのＷＢＧ−ＭＯＳＦＥＴ８のソース電圧よりも低い電圧に維持するゲート電荷放電回路１００とを備える。【選択図】図１
2014193022.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号発生回路から出力される駆動信号のターンオンおよびターンオフに同期してスイッチング動作を行うスイッチング回路であって、
前記駆動信号が入力される一次巻線と中点が接続された高電圧側二次巻線および低電圧側二次巻線とを有するドライブトランスと、
前記高電圧側二次巻線の出力により駆動されるワイドバンドギャップ半導体で形成されたＷＢＧ−ＭＯＳＦＥＴと、
前記ＷＢＧ−ＭＯＳＦＥＴにカスコード接続され、前記低電圧側二次巻線の出力により駆動されるＳｉ半導体で形成されたＳｉ−ＭＯＳＦＥＴと、
前記ＷＢＧ−ＭＯＳＦＥＴと前記Ｓｉ−ＭＯＳＦＥＴとからなる直列回路に逆並列に接続されたフリーホイールダイオードと、
前記直列回路のオフ期間、および、前記駆動信号の停止時において、前記ＷＢＧ−ＭＯＳＦＥＴのゲートに蓄積された電荷を放電すると共に、前記ＷＢＧ−ＭＯＳＦＥＴのゲート電圧を当該ＷＢＧ−ＭＯＳＦＥＴのソース電圧よりも低い電圧に維持するゲート電荷放電回路と、
を備えることを特徴とするスイッチング回路。
【請求項２】
前記ゲート電荷放電回路は、
前記高電圧側二次巻線から前記ＷＢＧ−ＭＯＳＦＥＴのゲート端子へ通電可能に接続された第１のダイオードと、
前記第１のダイオードのカソードにエミッタが接続され、前記第１のダイオードのアノードにベースが接続され、前記駆動信号のターンオフ時にオンするＰＮＰトランジスタと、
前記ＰＮＰトランジスタのコレクタから前記Ｓｉ−ＭＯＳＦＥＴのソース端子へ通電可能に接続された第２のダイオードと、
を備えることを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記フリーホイールダイオードは、ワイドバンドギャップ半導体で形成されたショットキーバリアダイオードであることを特徴とする請求項１または２に記載のスイッチング回路。
【請求項４】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドであることを特徴とする請求項１〜３の何れか一項に記載のスイッチング回路。
【請求項５】
前記低電圧側二次巻線の両端間に直列に接続され、該接続点から前記Ｓｉ−ＭＯＳＦＥＴのゲート端子に出力される信号の電流と電圧とを調整する第１の抵抗および第２の抵抗をさらに備えることを特徴とする請求項１〜４の何れか一項に記載のスイッチング回路。
【請求項６】
前記高電圧側二次巻線から前記ＷＢＧ−ＭＯＳＦＥＴのゲート端子に出力される信号の電流を制限する第３の抵抗をさらに備えることを特徴とする請求項１〜５の何れか一項に記載のスイッチング回路。
【請求項７】
前記駆動信号のターンオフ時に前記Ｓｉ−ＭＯＳＦＥＴのゲートに過大な負バイアスが印加されるのを防ぐ第３のダイオードをさらに備えることを特徴とする請求項１〜６の何れか一項に記載のスイッチング回路。
【請求項８】
前記ＷＢＧ−ＭＯＳＦＥＴのゲート端子にカソードが接続された第１のツェナーダイオードのアノードと前記ＷＢＧ−ＭＯＳＦＥＴのソース端子にカソードが接続された第２のツェナーダイオードのアノードとが接続され、前記ＷＢＧ−ＭＯＳＦＥＴのゲート電圧を定格値以下に制限すると共に、前記Ｓｉ−ＭＯＳＦＥＴの寄生容量に蓄積される電荷を定格値以下に制限する保護回路をさらに備えることを特徴とする請求項１〜７の何れか一項に記載のスイッチング回路。
【請求項９】
複数個のスイッチング回路がフルブリッジ接続されて構成された電力変換装置であって、
少なくともアームの低電圧側に接続されたスイッチング回路は、請求項１〜８の何れか一項に記載のスイッチング回路であることを特徴とする電力変換装置。
【請求項１０】
一次側巻線と二次側巻線とを有するトランスと、
前記各スイッチング回路の出力間に前記一次側巻線を介して接続された共振コイルと、
を備え、
前記各スイッチング回路のフリーホイールダイオードがオンした状態で当該スイッチング回路をオンさせるゼロ電圧スイッチングを行うフェイズシフト・フルブリッジ方式のＤＣ／ＤＣコンバータであることを特徴とする請求項９に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路および電力変換装置に関する。
【背景技術】
【０００２】
電圧の高い直流電源を入力とする電力変換装置の利用分野として、艦船用または航空機用など３相交流発電機の出力電圧を整流して使用する電源システムや、バッテリーを複数台直列に接続して一次電源とする電気自動車などの電源システムがある。この種の電源システムでは、出力電流が無負荷に近い状態から定格負荷まで幅広く変化する中で、常に高い変換効率を維持し、消費電力を低く抑えるとともに、小型軽量で信頼性の高い電力変換装置が要求されている。
【０００３】
ここで、艦船用または航空機用の電源システムで使用される従来の電力変換装置では、４個のスイッチング素子を交互にオン／オフさせ、スイッチングトランスの一次電流を双方向に流して、トランスの利用効率を高めたフルブリッジ型の電力変換装置を搭載したものが知られている。
【０００４】
このようなフルブリッジ型の電力変換装置としては、スイッチング素子にＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）を使用したスイッチング方式による電力変換装置が一般的であるが、シリコン（以下、「Ｓｉ」という）半導体を用いたパワー半導体素子を用いた回路においては、オン抵抗や飽和電圧の低減化が要求されているものの、技術的に限界に達しつつあり、これに伴いＤＣ／ＤＣコンバータ回路の高効率化に関しても頭打ちの状況にある。
【０００５】
しかし、近年では、Ｓｉ半導体のバンドギャップに対し２倍程度の値を有するワイドバンドギャップ半導体の研究が進められた結果、低オン抵抗で高耐圧であって大電流かつ高速スイッチングが可能な、窒化ガリウム（以下、「ＧａＮ」という）を用いたＦＥＴや、炭化ケイ素（以下「ＳｉＣ」という）を用いたＦＥＴが使用され始めている。
【０００６】
一般的に、ＧａＮやＳｉＣ等のワイドバンドギャップ半導体で形成されたＦＥＴを使用すれば、スイッチング損失を削減することができ、さらに小型で高効率な電力変換装置が提供できることが知られている。
【０００７】
しかしながら、現在、実用化されつつあるＧａＮやＳｉＣ等のワイドバンドギャップ半導体で形成されたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）は、Ｓｉで形成されたＭＯＳＦＥＴに比べ、耐電圧が高く、オン抵抗が低いうえに高温動作においても特性の劣化がなく、導通状態における損失（以下、「導通損失」という）は小さいが、十分にオン抵抗を下げるためには、Ｓｉで形成されたＭＯＳＦＥＴに比べ高い電圧でゲートを駆動する必要がある。一方で、このワイドバンドギャップ半導体で形成されたＭＯＳＦＥＴは、しきい値電圧が低く、オフ状態を維持するためには、ゲートに負バイアスの電圧を印加しておく必要がある。このため、このワイドバンドギャップ半導体で形成されたＭＯＳＦＥＴを駆動するためには、正および負の２種類のバイアス電源が必要となり、駆動回路の構成がＳｉ半導体で形成されたＭＯＳＦＥＴの駆動回路の構成に比べて大きく複雑になる。
【０００８】
さらに、ＦＥＴのオフ状態を維持しておくための負バイアス電源が停止した場合、ＦＥＴが短絡した状態となる可能性があるため、ＦＥＴの入力側に直流電圧を遮断するための保護回路や短絡を検知するための検出回路などが必要となり、電力変換装置が大型化する傾向にある。
【０００９】
このＷＢＧ半導体で形成されたＦＥＴを用いたスイッチング回路を小型化する手法としては、スイッチング動作によってバイアス用コンデンサに電荷を蓄え、その電荷を利用してＦＥＴを駆動するブートストラッブ方式や、ドライブトランスを介して直流電圧をスイッチングし、このドライブトランスの二次側に正および負の矩形波を発生させ、その矩形波によってＦＥＴを駆動するドライブトランス方式などがある。しかし、これらブートストラップ方式やドライブトランス方式では、スイッチング動作をしていれば負バイアスを維持することができるが、スイッチング動作が停止すると負バイアスを維持できなくなるため、スイッチング動作が停止したことを検知して入力電圧を遮断する保護回路が必要となる。また、スイッチング動作のオンとオフの比率が極端に偏っている場合も、正あるいは負のバイアス電圧が不足し、正常なオン／オフ動作を維持することができない。
【００１０】
そのため、例えば、ノーマリオン型のワイドバンドギャップ半導体で形成されたＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  ＦＥＴ）とノーマリオフ型のＳｉ半導体で形成されたＭＯＳＦＥＴをカスコード接続し、ＪＦＥＴのゲートをＭＯＳＦＥＴのソースに接続したハイブリッドパワーデバイスが開示されている（例えば、特許文献１）。このような構成とすれば、ＭＯＳＦＥＴによりＪＦＥＴのオフ状態を維持することができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１１−１６６６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に示された構成においては、ＪＦＥＴが導通状態となることによりＪＦＥＴのゲート電圧が負バイアス状態となり、ＪＦＥＴがオフ状態となると負バイアス状態が維持できずにオン状態となるため、ＭＯＳＦＥＴがオンからオフ状態になる度にチャタリングを起こし、ノイズ発生の原因となる。このため、チャタリングを防止するためにゲートに流れる電流を制限するとスイッチング動作が遅くなりスイッチング損失が大きくなる、という問題があった。
【００１３】
さらに、ＪＦＥＴに直列に接続するＭＯＳＦＥＴとしては、オン抵抗の十分小さい耐電圧の低いＭＯＳＦＥＴを選定する必要があるが、ＪＦＥＴがターンオフする際にＭＯＳＦＥＴより遅れてオフ状態となるため、極めて短時間ではあるがＭＯＳＦＥＴに入力電圧がそのまま印加されることとなり、高速スイッチングを行うために耐電圧の低いＭＯＳＦＥＴを使用していた場合には、ＭＯＳＦＥＴに耐電圧を超える電圧が印加され破損する虞がある。そのため、オン抵抗が小さく耐電圧が低いＭＯＳＦＥＴを使用することができず、導通損失が大きくなる、という問題があった。また、ＭＯＳＦＥＴが故障した際に短絡電流が流れないように入力電圧を遮断する保護回路が必要となるため、スイッチング回路やこのスイッチング回路を用いた電力変換装置が大型化する、という問題があった。
【００１４】
本発明は、上記に鑑みてなされたものであって、負のバイアス電源を用いることなく、また、駆動信号発生回路や駆動用のバイアス電源が停止して駆動信号が停止した場合でも、ワイドバンドギャップ半導体で形成されたＭＯＳＦＥＴのオフ状態を安定して維持することができ、高効率で小型軽量かつ低コスト化が可能な電力変換装置を実現することができるスイッチング回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するため、本発明にかかるスイッチング回路は、駆動信号発生回路から出力される駆動信号のターンオンおよびターンオフに同期してスイッチング動作を行うスイッチング回路であって、前記駆動信号が入力される一次巻線と中点が接続された高電圧側二次巻線および低電圧側二次巻線とを有するドライブトランスと、前記高電圧側二次巻線の出力により駆動されるワイドバンドギャップ半導体で形成されたＷＢＧ−ＭＯＳＦＥＴと、前記ＷＢＧ−ＭＯＳＦＥＴにカスコード接続され、前記低電圧側二次巻線の出力により駆動されるＳｉ半導体で形成されたＳｉ−ＭＯＳＦＥＴと、前記ＷＢＧ−ＭＯＳＦＥＴと前記Ｓｉ−ＭＯＳＦＥＴとからなる直列回路に逆並列に接続されたフリーホイールダイオードと、前記直列回路のオフ期間、および、前記駆動信号の停止時において、前記ＷＢＧ−ＭＯＳＦＥＴのゲートに蓄積された電荷を放電すると共に、前記ＷＢＧ−ＭＯＳＦＥＴのゲート電圧を当該ＷＢＧ−ＭＯＳＦＥＴのソース電圧よりも低い電圧に維持するゲート電荷放電回路と、を備えることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、負のバイアス電源を用いることなく、また、駆動信号発生回路や駆動用のバイアス電源が停止して駆動信号が停止した場合でも、ワイドバンドギャップ半導体で形成されたＭＯＳＦＥＴのオフ状態を安定して維持することが可能なスイッチング回路を得ることができ、高効率で小型軽量かつ低コスト化が可能な電力変換装置を実現することができる、という効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施の形態にかかるスイッチング回路の一構成例を示す図である。
【図２】図２は、駆動信号発生回路からスイッチング回路をオンさせる信号が送信された場合のスイッチング回路の状態を示す図である。
【図３】図３は、駆動信号発生回路からスイッチング回路をオフさせる信号が送信された場合のスイッチング回路の状態を示す図である。
【図４】図４は、実施の形態にかかるスイッチング回路の各部波形を示す図である。
【図５】図５は、図１に示すスイッチング回路を適用した実施の形態にかかる電力変換装置の一構成例を示す図である。
【図６】図６は、実施の形態にかかる電力変換装置の定格運転時における各部波形を示す図である。
【図７】図７は、実施の形態にかかるスイッチング回路との比較例を示す図である。
【図８】図８は、図７に示すスイッチング回路の各部波形を示す図である。
【図９】図９は、図７に示すスイッチング回路を適用した電力変換装置の一構成例を示す図である。
【発明を実施するための形態】
【００１８】
以下に添付図面を参照し、本発明の実施の形態にかかるスイッチング回路および電力変換装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
【００１９】
実施の形態．
図１は、実施の形態にかかるスイッチング回路の一構成例を示す図である。図１に示すように、実施の形態にかかるスイッチング回路１８は、駆動信号発生回路１から出力される駆動信号のターンオンおよびターンオフに同期してスイッチングを行うものであり、その基本構成として、駆動信号が入力される一次巻線と中点が接続された高電圧側二次巻線および低電圧側二次巻線とを有するドライブトランス５と、ドライブトランス５の高電圧側二次巻線の出力により駆動されるワイドバンドギャップ（ＷＢＧ）半導体で形成されたＭＯＳＦＥＴ（以下、「ＷＢＧ−ＭＯＳＦＥＴ」という）８と、ＷＢＧ−ＭＯＳＦＥＴ８にカスコード接続され、ドライブトランス５の低電圧側二次巻線の出力により駆動されるＳｉ半導体で形成されたＭＯＳＦＥＴ（以下、「Ｓｉ−ＭＯＳＦＥＴ」という）９と、ＷＢＧ−ＭＯＳＦＥＴ８とＳｉ−ＭＯＳＦＥＴ９とからなる直列回路に逆並列に接続されたフリーホイールダイオード１７と、直列回路のオフ期間、および、駆動信号の停止時において、ＷＢＧ−ＭＯＳＦＥＴ８のゲートに蓄積された電荷を放電すると共に、ＷＢＧ−ＭＯＳＦＥＴ８のゲート電圧をこのＷＢＧ−ＭＯＳＦＥＴ８のソース電圧よりも低い電圧に維持するゲート電荷放電回路１００とを備えている。
【００２０】
ゲート電荷放電回路１００は、ドライブトランス５の高電圧側二次巻線からＷＢＧ−ＭＯＳＦＥＴ８のゲート端子へ通電可能に接続された第１のダイオード１０と、第１のダイオード１０のカソードにエミッタが接続され、第１のダイオード１０のアノードにベースが接続され、駆動信号のターンオフ時にオンするＰＮＰトランジスタ１３と、ＰＮＰトランジスタ１３のコレクタからＳｉ−ＭＯＳＦＥＴ９のソース端子へ通電可能に接続された第２のダイオード１２とを備えている。
【００２１】
また、実施の形態にかかるスイッチング回路１８は、ドライブトランス５の低電圧側二次巻線の両端間に直列に接続され、その接続点からＳｉ−ＭＯＳＦＥＴ９のゲート端子に出力される信号の電流と電圧とを調整する第１の抵抗６および第２の抵抗７と、ドライブトランス５の高電圧側二次巻線からＷＢＧ−ＭＯＳＦＥＴ８のゲート端子に出力される信号の電流を制限する第３の抵抗１１と、駆動信号のオフ時にＳｉ−ＭＯＳＦＥＴ９のゲートに過大な負バイアスが印加されるのを防ぐ第３のダイオード１４と、ＷＢＧ−ＭＯＳＦＥＴ８のゲート端子にカソードが接続された第１のツェナーダイオード１５のアノードとＷＢＧ−ＭＯＳＦＥＴ８のソース端子にカソードが接続された第２のツェナーダイオード１６のアノードとが接続され、ＷＢＧ−ＭＯＳＦＥＴ８のゲート電圧を定格値以下に制限すると共に、Ｓｉ−ＭＯＳＦＥＴ９の寄生容量に蓄積される電荷を定格値以下に制限する保護回路２００とを備えている。
【００２２】
駆動信号発生回路１は、例えば、フォワードコンバータやフルブリッジコンバータにおけるＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号を送信する信号発生回路や制御用ＩＣである。図１に示す例では、この駆動信号発生回路１の後段に、ＮＰＮトランジスタ２、ＰＮＰトランジスタ３、およびコンデンサ４を具備し、駆動信号発生回路１から出力されるＰＷＭ信号が増幅され、コンデンサ４により直流成分がカットされてドライブトランス５に駆動信号が出力され、この駆動信号によりドライブトランス５が駆動される例を示している。
【００２３】
ドライブトランス５は、駆動信号が入力される一次巻線と、ＷＢＧ−ＭＯＳＦＥＴ８およびＳｉ−ＭＯＳＦＥＴ９を駆動するのに必要な電圧を発生する高電圧側二次巻線および低電圧側二次巻線とを有している。
【００２４】
ドライブトランス５の低電圧側二次巻線から出力される信号は、第１の抵抗６および第２の抵抗７によって電流と電圧とが調整され、Ｓｉ−ＭＯＳＦＥＴ９を駆動するのに適した信号となる。
【００２５】
また、ドライブトランス５の高電圧側二次巻線から出力される信号は、第３の抵抗１１によって電流が制限され、第１のダイオード１０を介してＷＢＧ−ＭＯＳＦＥＴ８を駆動するのに適した信号となる。
【００２６】
ゲート電荷放電回路１００は、ドライブトランス５の出力が反転すると同時にＰＮＰトランジスタ１３がオン状態となることで、第２のダイオード１２を介してＷＢＧ−ＭＯＳＦＥＴ８のゲートの電荷を急速に放電すると共に、ＷＢＧ−ＭＯＳＦＥＴ８のゲート電圧をＳｉ−ＭＯＳＦＥＴ９のソース電圧に第２のダイオード１２のオン電圧を加えた電圧まで下げることでＷＢＧ−ＭＯＳＦＥＴ８をオフさせる。
【００２７】
第３のダイオード１４は、ドライブトランス５の出力が反転した際にＳｉ−ＭＯＳＦＥＴ９のゲートに大きな負バイアスがかからないよう保護するためのものである。
【００２８】
第１のツェナーダイオード１５および第２のツェナーダイオード１６からなる保護回路２００は、ＷＢＧ−ＭＯＳＦＥＴ８のゲート電圧にサージ電圧やノイズが重畳して定格値以上の電圧になるのを防ぐとともに、Ｓｉ−ＭＯＳＦＥＴ９の寄生容量にＷＢＧ−ＭＯＳＦＥＴ８のゲート負バイアス電圧の定格値を越える電荷が充電されるのを防ぎ、ＷＢＧ−ＭＯＳＦＥＴ８を保護するためのものである。
【００２９】
フリーホイールダイオード１７は、ＷＢＧ−ＭＯＳＦＥＴ８およびＳｉ−ＭＯＳＦＥＴ９からなる直列回路が電力変換装置等に使用された場合に、ＷＢＧ−ＭＯＳＦＥＴ８およびＳｉ−ＭＯＳＦＥＴ９のオフ時に発生する回生電流を流すためのものであり、ＷＢＧ−ＭＯＳＦＥＴ８およびＳｉ−ＭＯＳＦＥＴ９内の寄生ダイオードよりもオン電圧が低くスイッチング損失の小さいＷＢＧ半導体等で形成されたショットキーバリアダイオードである。
【００３０】
つぎに、本実施の形態にかかるスイッチング回路１８の動作について、図１〜図４を参照して説明する。図２は、駆動信号発生回路からスイッチング回路をオンさせる信号が送信された場合のスイッチング回路の状態を示す図である。また、図３は、駆動信号発生回路からスイッチング回路をオフさせる信号が送信された場合のスイッチング回路の状態を示す図である。
【００３１】
本実施の形態１にかかるスイッチング回路１８は、高耐電圧でオン抵抗の小さいＷＢＧ−ＭＯＳＦＥＴ８をドライブトランス５の高電圧側二次巻線に接続し、耐電圧が低く高速スイッチングが可能でオン抵抗の小さいＳｉ−ＭＯＳＦＥＴ９をドライブトランス５の低電圧側二次巻線に接続し、ＷＢＧ−ＭＯＳＦＥＴ８のソース端子とＳｉ−ＭＯＳＦＥＴ９のドレイン端子とを接続して形成している。
【００３２】
ここで、Ｓｉ−ＭＯＳＦＥＴ９のソース電位を基準電位（＝０）、ＷＢＧ−ＭＯＳＦＥＴ８のドレインに印加される入力電圧を（＋Ｖ）とし、ＷＢＧ−ＭＯＳＦＥＴ８をオフさせておくのに必要なゲート負バイアスの電圧を（ＶＧ−）、オン抵抗を十分に小さくするために必要なゲート正バイアスの電圧を（ＶＧ＋）、Ｓｉ−ＭＯＳＦＥＴ９をオン状態にさせる電圧を（ＶＧＳｉ）、第１のダイオード１０、第２のダイオード１２、および第３のダイオード１４のオン電圧を（Ｖｆ）とする。
【００３３】
駆動信号発生回路１からスイッチング回路１８をオンさせる信号が送信されると、図２に示すように、ドライブトランス５の高電圧側二次巻線には（（ＶＧ＋）＋Ｖf）以上の電圧が出力され、ＷＢＧ−ＭＯＳＦＥＴ８がオン状態になると同時に、ドライブトランス５の低電圧側二次巻線にも（ＶＧＳｉ）以上の電圧が出力され、Ｓｉ−ＭＯＳＦＥＴ９もオン状態となる。
【００３４】
また、駆動信号発生回路１からスイッチング回路１８をオフさせる信号が送信されると、図３に示すように、Ｓｉ−ＭＯＳＦＥＴ９のゲート端子の電圧が（−Ｖf）となりＳｉ−ＭＯＳＦＥＴ９がオフ状態となる。一方、ＷＢＧ−ＭＯＳＦＥＴ８もＰＮＰトランジスタ１３がオンすることでゲート端子の電圧が（＋Ｖｆ）となる。
【００３５】
このとき、Ｓｉ−ＭＯＳＦＥＴ９内部の寄生容量には、ＷＢＧ−ＭＯＳＦＥＴ８内部の寄生容量を介して電荷が流れ込み、この寄生容量に蓄積された電荷により、ＷＢＧ−ＭＯＳＦＥＴ８のソース端子の電圧が（（ＶＧ−）＋Ｖｆ）となると、ＷＢＧ−ＭＯＳＦＥＴ８のゲート端子の電圧は、ＷＢＧ−ＭＯＳＦＥＴ８のソース端子の電圧よりも（ＶＧ−）だけ低くなる。この動作により、ＷＢＧ−ＭＯＳＦＥＴ８のオフ状態を維持することができる。
【００３６】
また、本実施の形態にかかるスイッチング回路１８では、上述した動作によりＷＢＧ−ＭＯＳＦＥＴ８およびＳｉ−ＭＯＳＦＥＴ９がほぼ同時にオン／オフするため、ＷＢＧ−ＭＯＳＦＥＴ８およびＳｉ−ＭＯＳＦＥＴ９の何れか一方が短絡状態となり他方のドレイン−ソース間に入力電圧（＋Ｖ）が印加される虞がない。また、駆動信号発生回路１や駆動用のバイアス電源が停止して駆動信号が停止した場合においても、入力電圧（＋Ｖ）が印加されている限り、ＷＢＧ−ＭＯＳＦＥＴ８のゲート端子には（ＶＧ−）の負バイアスが印加され、オフ状態が維持される。このように、本実施の形態にかかるスイッチング回路１８は、負のバイアス電源を用いることなく、ＷＢＧ−ＭＯＳＦＥＴ８のオフ状態を安定して維持することができ、また、駆動信号発生回路１や駆動用のバイアス電源が停止して駆動信号が停止した場合でも、ＷＢＧ−ＭＯＳＦＥＴ８のオフ状態を維持することができる。
【００３７】
図４は、実施の形態にかかるスイッチング回路の各部波形を示す図である。図４（ａ）は、駆動信号発生回路１の出力電圧波形を示している。また、図４（ｂ）は、Ｓｉ−ＭＯＳＦＥＴ９のゲート−ソース間電圧波形を示し、図４（ｃ）は、ＷＢＧ−ＭＯＳＦＥＴ８のゲート−ソース間電圧波形を示している。また、図４（ｄ）は、Ｓｉ−ＭＯＳＦＥＴ９のドレイン−ソース間電圧を示し、図４（ｅ）は、ＷＢＧ−ＭＯＳＦＥＴ８のドレインとＳｉ−ＭＯＳＦＥＴ９のソースとの間の電圧波形を示している。
【００３８】
図４に示すように、駆動信号発生回路１の出力電圧波形がオン状態となると（図４（ａ））、Ｓｉ−ＭＯＳＦＥＴ９のゲート−ソース間電圧は、（ＶＧＳｉ）以上の電圧に保たれ（図４（ｂ））、ＷＢＧ−ＭＯＳＦＥＴ８のゲート−ソース間電圧は、（ＶＧ＋）以上の電圧に保たれる（図４（ｃ））。このとき、Ｓｉ−ＭＯＳＦＥＴ９のドレイン−ソース間電圧およびＷＢＧ−ＭＯＳＦＥＴ８のドレインとＳｉ−ＭＯＳＦＥＴ９のソースとの間の電圧は、ほぼ０となる（図４（ｄ），（ｅ））。
【００３９】
また、駆動信号発生回路１の出力電圧波形がオフ状態となると（図４（ａ））、その直後には、ＷＢＧ−ＭＯＳＦＥＴ８のゲート−ソース間電圧は、ドライブトランス５の反転出力によって大きくマイナス側に振れて第２のツェナーダイオード１６によってクランプされる電圧まで下がり（図４（ｃ））、これに伴い、Ｓｉ−ＭＯＳＦＥＴ９のゲート−ソース間電圧は、第３のダイオード１４のオン電圧（Ｖｆ）分だけ低い電圧まで下がる（図４（ｂ））。
【００４０】
その後、Ｓｉ−ＭＯＳＦＥＴ９内部の寄生容量に電荷が蓄積されることにより、Ｓｉ−ＭＯＳＦＥＴ９のドレイン−ソース間電圧が徐々に上昇し（図４（ｄ））、これに伴い、ＷＢＧ−ＭＯＳＦＥＴ８のゲート−ソース間電圧が徐々にＷＢＧ−ＭＯＳＦＥＴ８のオフ状態を維持する電圧（ＶＧ−）まで上昇して安定し（図４（ｃ））、さらに、Ｓｉ−ＭＯＳＦＥＴ９のゲート−ソース間電圧も上昇して安定する（図４（ｂ））。
【００４１】
また、図４に示す時刻ｔにおいて、駆動信号発生回路１が停止して駆動信号発生回路１の出力電圧波形がオフ状態となった場合や、後段の駆動用のバイアス電源が停止した場合でも、ＷＢＧ−ＭＯＳＦＥＴ８のゲート−ソース間電圧がＷＢＧ−ＭＯＳＦＥＴ８のオフ状態を維持する電圧（ＶＧ−）に保たれる。
【００４２】
図５は、図１に示すスイッチング回路を適用した実施の形態にかかる電力変換装置の一構成例を示す図である。図５に示すように、実施の形態にかかる電力変換装置３００は、複数個のスイッチング回路１８ａ，１８ｂ，１９ｃ，１９ｄがフルブリッジ接続されて構成され、この図５に示す例では、図１に示すスイッチング回路１８に相当するスイッチング回路１８ａ，１８ｂをアームの低電圧側に接続した構成としている。なお、ここでは、以下の説明において詳細に説明するスイッチング回路１８ａの各構成部の符号には添え字ａを付し、スイッチング回路１８ｂの各構成部の符号には添え字ｂを付して説明する。
【００４３】
各スイッチング回路１９ｃ，１９ｄは、それぞれＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄを備えている。なお、図５に示す例では、スイッチング回路１９ｃを構成する各構成部の符号には添え字ｃを付し、スイッチング回路１９ｄの各構成部の符号には添え字ｄを付している。
【００４４】
ドライブトランス２９ｃ，２９ｄは、駆動信号が入力される一次巻線と、ＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄを駆動するのに必要な電圧を発生する二次巻線とを有している。
【００４５】
ドライブトランス２９ｃ，２９ｄの二次巻線から出力される信号は、第４の抵抗３０ｃ，３０ｄおよび第５の抵抗３１ｃ，３１ｄによって電流と電圧が調整されてＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄを駆動するのに適した信号となる。
【００４６】
第３のツェナーダイオード３２ｃ，３２ｄおよび第４のツェナーダイオード３３ｃ，３３ｄは、ＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄのゲート電圧にサージ電圧やノイズが重畳して定格値以上の電圧になるのを防ぎ、ＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄを保護するためのものである。
【００４７】
フリーホイールダイオード２１ｃ，２１ｄは、ＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄのオフ時に発生する回生電流を流すためのものであり、図１に示す実施の形態にかかるスイッチング回路１８のフリーホイールダイオードに相当するショットキーバリアダイオードである。
【００４８】
本実施の形態にかかる電力変換装置３００は、トランス２８の一次側巻線に対して襷掛け状に接続された４つのスイッチング回路１８ａ，１８ｂ，１９ｃ，１９ｄが互いに位相を変えながら交互にオン／オフすることによって、トランス２８の一次側巻線に印加される電圧の時間幅を制御して、一次側巻線と二次側巻線との巻線比に応じた電圧と電流とを二次側巻線に発生させて電力を伝送する、所謂フェイズシフト・フルブリッジ方式のＤＣ／ＤＣコンバータとして構成したものである。
【００４９】
フェイズシフト・フルブリッジ方式のＤＣ／ＤＣコンバータ回路において、トランス２８の一次側に直列に接続された共振コイル２７は、各スイッチング回路１８ａ，１８ｂ，１９ｃ，１９ｄのスイッチング時に流れる電流を遅らせて各スイッチング回路１８ａ，１８ｂ，１９ｃ，１９ｄにかかる電圧と電流のタイミングをずらしてスイッチング損失を低減するとともに、共振コイル２７に流れた電流によって蓄えられたエネルギーを使って、各スイッチング回路１８ａ，１８ｂ，１９ｃ，１９ｄのフリーホイールダイオード１７ａ，１７ｂ，２１ｃ，２１ｄを介して、各スイッチング回路１８ａ，１８ｂ，１９ｃ，１９ｄの寄生容量に蓄えられた電荷を各スイッチング回路１８ａ，１８ｂ，１９ｃ，１９ｄがオフしている間に入力コンデンサ３４へ回生する機能を有している。
【００５０】
図６は、実施の形態にかかる電力変換装置の定格運転時における各部波形を示す図である。図６（ａ）は、ＷＢＧ−ＭＯＳＦＥＴ２０ｃのゲート−ソース間電圧波形を示し、図６（ｂ）は、ＷＢＧ−ＭＯＳＦＥＴ８ａのゲート−ソース間電圧波形を示し、図６（ｃ）は、ＷＢＧ−ＭＯＳＦＥＴ２０ｄのゲート−ソース間電圧波形を示し、図６（ｄ）は、ＷＢＧ−ＭＯＳＦＥＴ８ｂのゲート−ソース間電圧波形を示している。また、図６（ｅ）は、トランス２８の一次電圧波形を示し、図６（ｆ）は、共振コイル２７に流れる電流波形を示している。図６に示すように、ＷＢＧ−ＭＯＳＦＥＴ２０ｃのオン期間とＷＢＧ−ＭＯＳＦＥＴ８ａのオン期間との間、および、ＷＢＧ−ＭＯＳＦＥＴ２０ｄのオン期間とＷＢＧ−ＭＯＳＦＥＴ８ｂのオン期間との間にデッドタイムを設け、それぞれのオン期間が重なり短絡電流が流れるのを防止している。
【００５１】
図５中に示す破線矢印は、１スイッチング周期において、ＷＢＧ−ＭＯＳＦＥＴ２０ｃおよびＷＢＧ−ＭＯＳＦＥＴ８ｂのオン期間が重なっている期間Ａに流れる電流の経路を示し、図５中に示す一点鎖線矢印は、ＷＢＧ−ＭＯＳＦＥＴ２０ｃがオフとなる期間Ｂ１に流れるＷＢＧ−ＭＯＳＦＥＴ８ａの寄生容量の回生電流の経路を示し、図５中に示す二点鎖線矢印は、ＷＢＧ−ＭＯＳＦＥＴ８ｂもオフとなる期間Ｂ２に流れるフリーホイールダイオード１７ａの順方向電流の経路を示している。
【００５２】
ＷＢＧ−ＭＯＳＦＥＴ２０ｃおよびＷＢＧ−ＭＯＳＦＥＴ８ａは、互いに位相を１８０°違えて動作しており、ＷＢＧ−ＭＯＳＦＥＴ２０ｄおよびＷＢＧ−ＭＯＳＦＥＴ８ｂも同様に、位相を１８０°違えて動作している。電力変換装置３００の起動直後の初期状態では、ＷＢＧ−ＭＯＳＦＥＴ２０ｃとＷＢＧ−ＭＯＳＦＥＴ２０ｄとが同位相でスイッチ動作している。このとき、共振コイル２７には電流は流れず、トランス２８の一次電圧も生じない。
【００５３】
その後、徐々にＷＢＧ−ＭＯＳＦＥＴ２０ｃおよびＷＢＧ−ＭＯＳＦＥＴ８ａの位相を遅らせ、ＷＢＧ−ＭＯＳＦＥＴ２０ｃのオン期間とＷＢＧ−ＭＯＳＦＥＴ８ｂのオン期間とが重なると、共振コイル２７に電流が流れ（図６（ｆ）参照）、トランス２８の一次巻線に電圧が印加される（図６（ｅ）参照）。
【００５４】
１スイッチング周期において、ＷＢＧ−ＭＯＳＦＥＴ２０ｃおよびＷＢＧ−ＭＯＳＦＥＴ８ｂのオン期間が重なっている期間Ａ（図６参照）では、図５に破線矢印で示す経路で電流が流れる。これにより、トランス２８の一次巻線に電圧が印加される。
【００５５】
ＷＢＧ−ＭＯＳＦＥＴ２０ｃがオフとなり、ＷＢＧ−ＭＯＳＦＥＴ８ｂのみオンしている期間Ｂ１（図６参照）では、期間Ａにおいて共振コイル２７に電流が流れていたことにより生じた起電力によりＷＢＧ−ＭＯＳＦＥＴ８ａの寄生容量に蓄えられた電荷が放電し、共振コイル２７およびトランス２８の一次巻線を介して通電状態のＷＢＧ−ＭＯＳＦＥＴ８ｂに向かい電流が流れ、図５に一点鎖線矢印で示す経路でループ電流が流れる。
【００５６】
このとき、ＷＢＧ−ＭＯＳＦＥＴ８ａの寄生容量に蓄えられていた電荷は、トランス２８の一次巻線を通ってＧＮＤに放電されるため、ＷＢＧ−ＭＯＳＦＥＴ８ａの寄生容量に蓄えられていた電荷によるエネルギーは、トランス２８の二次巻線に伝送されたことになる。
【００５７】
そして、ＷＢＧ−ＭＯＳＦＥＴ８ａの寄生容量に蓄えられていた電荷がすべて放電されると、ＷＢＧ−ＭＯＳＦＥＴ８ａのフリーホイールダイオード１７ａに電流が流れる。これにより、ＷＢＧ−ＭＯＳＦＥＴ８ａのドレイン−ソース間電圧は、フリーホイールダイオード１７ａのオン電圧に等しくなる。この状態でＷＢＧ−ＭＯＳＦＥＴ８ａをターンオンさせることで、ＷＢＧ−ＭＯＳＦＥＴ８ａのゼロ電圧スイッチングが達成される。
【００５８】
ＷＢＧ−ＭＯＳＦＥＴ２０ｃおよびＷＢＧ−ＭＯＳＦＥＴ８ｂが双方ともオフとなる期間Ｂ２（図６参照）では、ＷＢＧ−ＭＯＳＦＥＴ８ａから共振コイル２７とトランス２８の一次巻線とを介して流れる電流と、期間Ａにおいて共振コイル２７に電流が流れていたことにより生じた起電力によりＷＢＧ−ＭＯＳＦＥＴ２０ｄの寄生容量に蓄えられた電荷が放電し、ＷＢＧ−ＭＯＳＦＥＴ８ａから共振コイル２７とトランス２８の一次巻線とを介して流れる電流に合流して、入力コンデンサ３４に向かい電流が流れ、図５に二点鎖線矢印で示す経路で電流が流れる。
【００５９】
このとき、ＷＢＧ−ＭＯＳＦＥＴ２０ｄの寄生容量に蓄えられていた電荷が入力コンデンサ３４へ回生されることになる。
【００６０】
そして、ＷＢＧ−ＭＯＳＦＥＴ２０ｄの寄生容量に蓄えられていた電荷がすべて放電されると、ＷＢＧ−ＭＯＳＦＥＴ２０ｄのフリーホイールダイオード２１ｄに電流が流れる。これにより、ＷＢＧ−ＭＯＳＦＥＴ２０ｄのドレイン−ソース間電圧は、フリーホイールダイオード２１ｄのオン電圧に等しくなる。この状態でＷＢＧ−ＭＯＳＦＥＴ２０ｄをターンオンさせることで、ＷＢＧ−ＭＯＳＦＥＴ２０ｄのゼロ電圧スイッチングが達成される。
【００６１】
以下、同様にＷＢＧ−ＭＯＳＦＥＴ８ａおよびＷＢＧ−ＭＯＳＦＥＴ２０ｄの制御が行われることにより、ＷＢＧ−ＭＯＳＦＥＴ２０ｃおよびＷＢＧ−ＭＯＳＦＥＴ８ｂのゼロ電圧スイッチングが達成され、電力変換装置３００のスイッチング損失の低減が可能となる。
【００６２】
なお、図５に示す例では、上述したように、図１に示すスイッチング回路１８に相当するスイッチング回路１８ａ，１８ｂをアームの低電圧側に接続して構成した例を示している。上述したフェイズシフト・フルブリッジ方式のＤＣ／ＤＣコンバータ回路では、アームの高電圧側に接続したスイッチング回路１９ｃ，１９ｄとアームの低電圧側に接続したスイッチング回路１８ａ，１８ｂとが常に１８０°位相をずらして動作させるものであり、アームの高電圧側に接続したスイッチング回路１９ｃ，１９ｄのオフ期間は、アームの低電圧側に接続したスイッチング回路１８ａ，１８ｂは必ずオン状態となっていることから、ＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄのソース電位は正の値となる。このため、アームの高電圧側に接続するスイッチング回路１９ｃ，１９ｄとしては、ＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄにＳｉ−ＭＯＳＦＥＴをカスコード接続して、ゲート放電回路１００を具備した図１の構成としなくても、ＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄのゲート電位をＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄのソース電位に対して負バイアスとし、オフ状態を維持することが可能である。
【００６３】
したがって、必ずしもアームの高電圧側に接続するスイッチング回路を本実施の形態にかかるスイッチング回路１８相当としなくてもよいが、アームの高電圧側に接続するスイッチング回路を、アームの低電圧側に接続したスイッチング回路１８ａ，１８ｂと同様に、ＷＢＧ−ＭＯＳＦＥＴ２０ｃ，２０ｄにＳｉ−ＭＯＳＦＥＴをカスコード接続して、ゲート放電回路１００を具備した図１に示す構成としても、図５に示す構成と同様の効果を得られることは言うまでもない。
【００６４】
図７は、実施の形態にかかるスイッチング回路との比較例を示す図である。また、図８は、図７に示すスイッチング回路の各部波形を示す図である。また、図９は、図７に示すスイッチング回路を適用した電力変換装置の一構成例を示す図である。
【００６５】
図８（ａ）は、駆動信号発生回路１の出力電圧波形を示している。また、図８（ｂ）は、ＷＢＧ−ＭＯＳＦＥＴ８のゲート−ソース間電圧波形を示し、図８（ｃ）は、ＷＢＧ−ＭＯＳＦＥＴ８のドレイン−ソース間電圧を示している。
【００６６】
図７に示すスイッチング回路４０では、ＷＢＧ−ＭＯＳＦＥＴ８のみ設け、図１に示すＳｉ−ＭＯＳＦＥＴ９およびゲート電荷放電回路１００を具備しない構成としている。この構成では、ＷＢＧ−ＭＯＳＦＥＴ８のオフ時にゲート電位をソース電位に対して負バイアスとするために、図７に示すように、駆動用のバイアス電源として、正のバイアス電源３６に加えて負のバイアス電源３７が必要となる場合がある。
【００６７】
図７に示す構成では、図８に示すように、駆動信号発生回路１の出力電圧波形がオン状態となると（図８（ａ））、ＷＢＧ−ＭＯＳＦＥＴ８のゲート−ソース間電圧は、（ＶＧ＋）を最大とするプラス電圧となり（図８（ｂ））、ＷＢＧ−ＭＯＳＦＥＴ８のドレイン−ソース間電圧は、ほぼ０となる（図８（ｃ））。
【００６８】
駆動信号発生回路１の出力電圧波形がオフ状態となると（図８（ａ））、ＷＢＧ−ＭＯＳＦＥＴ８のゲート−ソース間電圧は、（ＶＧ−）を最大とするマイナス電圧となり（図８（ｂ））、ＷＢＧ−ＭＯＳＦＥＴ８のドレイン−ソース間電圧は、（＋Ｖ）となる（図８（ｃ））。
【００６９】
ところが、図８に示す時刻ｔ１において、例えば、駆動用のバイアス電源３６，３７が停止すると、ＷＢＧ−ＭＯＳＦＥＴ８のゲート電圧が上昇してオフ状態を保てなくなり、ＷＢＧ−ＭＯＳＦＥＴ８が短絡状態となる（図８の時刻ｔ２）。
【００７０】
このため、図９に示すように、図７に示すスイッチング回路４０を用いて電力変換装置を構成する場合には、異常な電流が流れたことを検出する電流検出回路４１や入力遮断回路４２を設ける必要がある。
【００７１】
これに対し、図１に示す本実施の形態にかかるスイッチング回路１８では、負のバイアス電源を用いることなく、ＷＢＧ−ＭＯＳＦＥＴ８のオフ状態を安定して維持することができ、また、駆動信号発生回路１や駆動用のバイアス電源が停止して駆動信号が停止した場合でも、ＷＢＧ−ＭＯＳＦＥＴ８のオフ状態を維持することができる。
【００７２】
また、少なくともアームの低電圧側に本実施の形態にかかるスイッチング回路１８を適用して、図５に示す電力変換装置３００を構成することにより、図９に示すような異常な電流が流れたことを検出する電流検出回路４１や入力遮断回路４等の保護装置が不要となり、小型軽量かつ低コスト化が可能な電力変換装置３００を実現することができる。
【００７３】
以上説明したように、実施の形態のスイッチング回路によれば、駆動信号が入力される一次巻線と中点が接続された高電圧側二次巻線および低電圧側二次巻線とを有するドライブトランスと、ドライブトランスの高電圧側二次巻線の出力により駆動されるＷＢＧ半導体で形成されたＷＢＧ−ＭＯＳＦＥＴと、ＷＢＧ−ＭＯＳＦＥＴにカスコード接続され、ドライブトランスの低電圧側二次巻線の出力により駆動されるＳｉ半導体で形成されたＳｉ−ＭＯＳＦＥＴと、ＷＢＧ−ＭＯＳＦＥＴとＳｉ−ＭＯＳＦＥＴとからなる直列回路に逆並列に接続されたフリーホイールダイオードと、駆動信号のオフ時に、ＷＢＧ−ＭＯＳＦＥＴのゲートに蓄積された電荷を放電すると共に、ＷＢＧ−ＭＯＳＦＥＴのゲート電圧をこのＷＢＧ−ＭＯＳＦＥＴのソース電圧よりも低い電圧に維持するゲート電荷放電回路とを備える構成としたので、負のバイアス電源を用いることなく、また、駆動信号発生回路や駆動用のバイアス電源が停止して駆動信号が停止した場合でも、ＷＢＧ−ＭＯＳＦＥＴのオフ状態を安定して維持することができる。
【００７４】
また、このスイッチング回路を、少なくともアームの低電圧側に適用して、電力変換装置を構成することにより、異常な電流が流れたことを検出する電流検出回路や入力遮断回路等の保護装置が不要となり、小型軽量かつ低コスト化が可能な電力変換装置を実現することができ、また、ＷＢＧ−ＭＯＳＦＥＴを用いているため、スイッチング損失や導通損失の低減を図ることができ、高効率な電力変換装置を得ることができる。
【００７５】
さらに、この電力変換装置を、フェイズシフト・フルブリッジ方式のＤＣ／ＤＣコンバータとして構成し、ゼロ電圧スイッチングを行うことで、よりスイッチング損失を低減して高効率化を図ることができる。
【００７６】
なお、上述した実施の形態において説明したＷＢＧ半導体により構成されたＷＢＧ−ＭＯＳＦＥＴを用いることによる効果は、上述した効果にとどまらない。
【００７７】
例えば、ＷＢＧ−ＭＯＳＦＥＴは、耐電圧性が高く、許容電流密度も高いため、より一層の小型化が可能であり、これら小型化されたＭＯＳＦＥＴを用いることにより、スイッチング回路および電力変換装置のより一層の小型化が可能となる。
【００７８】
また、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。
【産業上の利用可能性】
【００７９】
以上のように、本発明にかかるスイッチング回路および電力変換装置は、ＷＢＧ−ＭＯＳＦＥＴを用いたスイッチング回路やこのスイッチング回路を用いた電力変換装置の小型軽量かつ低コスト化を図る技術として有用であり、特に、車載用や艦船用または航空機用の電源システムで使用するスイッチング回路および電力変換装置として好適である。
【符号の説明】
【００８０】
１  駆動信号発生回路、２  ＮＰＮトランジスタ、３  ＰＮＰトランジスタ、４  コンデンサ、５，２９ｃ，２９ｄ  ドライブトランス、６  第１の抵抗、７  第２の抵抗、８，８ａ，８ｂ，２０ｃ，２０ｄ  ＷＢＧ−ＭＯＳＦＥＴ、９，９ａ，９ｂ  Ｓｉ−ＭＯＳＦＥＴ、１０  第１のダイオード、１１  第３の抵抗、１２  第２のダイオード、１３  ＰＮＰトランジスタ、１４  第３のダイオード、１７，１７ａ，１７ｂ，２１ｃ，２１ｄ  フリーホイールダイオード、１８，１８ａ，１８ｂ，１９ｃ，１９ｄ  スイッチング回路、２７  共振コイル、２８  トランス、３０ｃ，３０ｄ  第４の抵抗、３１ｃ，３１ｄ  第５の抵抗、３２ｃ，３２ｄ  第３のツェナーダイオード、３３ｃ，３３ｄ  第４のツェナーダイオード、３４  入力コンデンサ、３６  正のバイアス電源、３７  負のバイアス電源、４０  スイッチング回路、４１  電流検出回路、４２  入力遮断回路、１００  ゲート電荷放電回路、２００  保護回路、３００  電力変換装置。
【図１】
2014193022.tif 000003
【図２】
2014193022.tif 000004
【図３】
2014193022.tif 000005
【図４】
2014193022.tif 000006
【図５】
2014193022.tif 000007
【図６】
2014193022.tif 000008
【図７】
2014193022.tif 000009
【図８】
2014193022.tif 000010
【図９】
2014193022.tif 000011