(57)【要約】【課題】光透過率を高めることができ、かつ、ＧａＮ層との間のショットキ障壁のエネルギ差を低減することにより、オーミック性を目指す。【解決手段】ＧａＮ層と、ＧａＮ層に積層されたＮｉ薄膜と、Ｎｉ薄膜に積層された透明導電膜とを備え、Ｎｉ薄膜は、厚さが０．５ｎｍ〜１．５ｎｍである。このとき、Ｎｉ薄膜の堆積速度を透明導電膜の堆積速度よりも遅くする。【選択図】図１
2014183090.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ層と、該ＧａＮ層に積層されたＮｉ薄膜と、該Ｎｉ薄膜に積層された透明導電膜とを備え、
前記Ｎｉ薄膜は、厚さが０．５ｎｍ〜１．５ｎｍであることを特徴とする透明電極構造。
【請求項２】
前記Ｎｉ薄膜は、光透過率が８０％以上であることを特徴とする請求項１に記載の透明電極構造。
【請求項３】
前記Ｎｉ薄膜は、Ｎｉを前記透明導電膜の膜厚に成膜するときの成膜速度よりも遅い成膜速度で堆積されていることを特徴とする請求項１又は請求項２に記載の透明電極構造。
【請求項４】
前記透明導電膜は、少なくともＩｎ、Ｓｎ、Ｚｎ、Ａｌ、Ｇａの何れかを含むＩＴＯ、ＡＺＯ、及びＧＺＯの何れか一の透明導電材料を用いることを特徴とする請求項１乃至請求項３の何れか一項に記載の透明電極構造。
【請求項５】
ｎ−ＧａＮ層と発光層とｐ−ＧａＮ層とが積層された窒化物半導体発光ダイオードにおいて、
前記ｐ−ＧａＮ層に積層されたＮｉ薄膜と、該Ｎｉ薄膜に積層された透明導電膜とを備え、
前記Ｎｉ薄膜は、厚さが０．５ｎｍ〜１．５ｎｍであることを特徴とする窒化物半導体発光ダイオード。
【請求項６】
前記ｎ−ＧａＮ層は、Ｓｉ基板上に積層されていることを特徴とする請求項５に記載の窒化物半導体発光ダイオード。
【請求項７】
前記Ｎｉ薄膜は、Ｎｉを前記透明導電膜の膜厚に成膜するときの成膜速度よりも遅い成膜速度で堆積された膜であることを特徴とする請求項５又は請求項６に記載の窒化物半導体発光ダイオード。
【請求項８】
前記透明導電膜は、少なくともＩｎ、Ｓｎ、Ｚｎ、Ａｌ、Ｇａの何れかを含むＩＴＯ、ＡＺＯ、及びＧＺＯの何れか一の透明導電材料を用いることを特徴とする請求項５乃至請求項７の何れか一項に記載の窒化物半導体発光ダイオード。
【請求項９】
ＧａＮ層と、該ＧａＮ層に積層されたＮｉ薄膜と、該Ｎｉ薄膜に積層された透明導電膜とを備えた透明電極の透明電極成膜方法であって、
前記Ｎｉ薄膜は、厚さが０．５ｎｍ〜１．５ｎｍになるまで、Ｎｉを透明導電膜の膜厚に成膜するときの成膜速度よりも遅い成膜速度で堆積されることを特徴とする透明電極成膜方法。
【請求項１０】
前記遅い成膜速度は、Ｎｉを前記透明導電膜の膜厚に成膜するときの加熱電力よりも少ない加熱電力を蒸着材に供給して実現されることを特徴とする請求項９に記載の透明電極成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明電極構造、窒化物半導体発光ダイオード、及び窒化物半導体発光ダイオードの製造方法に関し、特に、接触抵抗の低減化による性能向上に効果のある透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法に関する。
【背景技術】
【０００２】
近年、発光ダイオードは、輝度や、光量の増大が求められており、接触抵抗の低減等を行って発光効率を向上させることが問題となっている。まず、従来の発光ダイオードの構成、特に、非発光部（電極）の構成について説明する。
図１３は、特許文献１に記載されているような、従来の窒化物半導体発光ダイオードの切断断面図であり、主要部を説明するための概略図でもある。
窒化物半導体発光ダイオード１０Ｂは、支持基板としてのＳｉ基板１１の表面に、バッファ層１２、ｎ型クラッド層１３、発光層１４、及びｐ型クラッド層１５が順次、積層されて構成されている。以下、発光ダイオードを、ＬＥＤ（Light Emitting Diode）素子と称することもある。
【０００３】
ＬＥＤ素子のｐ型クラッド層１５の基板反対側表面上には、Ｎｉや、ＩＴＯ、ＺｎＯ(酸化亜鉛)、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＩＺＯ（登録商標）（インジウムドープ酸化亜鉛）、ＴｉＯ２（二酸化チタン）等の透明導電膜の透明電極１７ｂが形成され、ｎ型クラッド層１３の表面まで掘り込まれた箇所、すなわち、ｎ型クラッド層１３の基板反対側表面の発光層１４（発光部）から離間した位置に非発光部としてのｎ型電極１９がオーミック接合で形成されている。なお、透明電極１７ｂには、配線用のｐ型電極１８が接触しており、その材料はＮｉ／Ａｕの積層構造である。
【０００４】
窒化物半導体において、窒化ガリウム（ＧａＮ：Gallium Nitride）の単結晶基板は、高価であり、また、基板サイズも小さいものしか入手することができない。このため、窒化物半導体発光ダイオードを製造する場合は、通常、支持基板として、他の材質で形成された異種材料基板を用いて、この異種材料基板の表面上に、バッファ層１２を積層し、バッファ層１２の表面に、ＧａＮなどの窒化物半導体薄膜を成長させるようにしている。ここで、異種材料基板として、シリコン（Ｓｉ（１１１））基板１１以外に、例えば、シリコンカーバイド（ＳｉＣ）基板、サファイア基板なども用いられる。
【０００５】
特許文献２は、発光面積を縮小させない構造として、従来のＬＥＤ構造をフリップチップ化し、基板の裏面から光を取り出す方法が記載されている。しかしながら、この方法は、支持基板には炭化珪素（ＳｉＣ）やサファイアなどの透明な基板が必要になるが、ＳｉＣや、サファイアは、Ｓｉに比べると高価であるという欠点がある。
【０００６】
また、透明電極１７ｂは、ＩＴＯ膜が用いられることが多い。ＩＴＯ膜とｐ型クラッド層１５との間は、ショットキ接合となり、必要以上に電圧を印加する必要が生じ、効率的な駆動ができず、さらに発熱の原因ともなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２３２６４９号公報
【特許文献２】特開２００９−０４９３４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、オーミック接触を得るために、不透明、又は半透明な電極を用いることも考えられる。電極材料が不透明な場合、発光層と反対側の面から光を取り出すフリップチップ型の実装が必要になる。しかしながら、透光性のサファイア基板やＳｉＣといったＬＥＤ形成用の基板は高価であり、コスト面で不利になってしまう。
そこで、電極材料として、透明なＩＴＯ(酸化インジウム錫)やＺｎＯ(酸化亜鉛)などを用いることにより、表面から光を取り出すことが可能になる。これにより、Ｓｉ基板などの安価なＬＥＤ形成用基板を用いることが可能となる。
【０００９】
しかしながら、窒化物半導体発光ダイオードを構成するｐ−ＧａＮ層は、真空準位からフェルミ準位までのエネルギが、約７ｅＶと非常に大きく、ＩＴＯ（Indium Tin Oxide）は、真空準位からの仕事関数が、およそ４．１〜４．７ｅＶと組成や形成条件で変化する不安定な材料である。このため、ｐ−ＧａＮ層とＩＴＯ電極との接合は、ショットキ接合となり、発光層に効率の良い電力供給を行うことができない。
また、図１３に記載のｐ型電極１８は、オーミック性を高めるためにＮｉ／Ａｕ電極を用いているが、光透過性を欠き、発光素子には向かない。なお、Ｎｉの仕事関数は５．２ｅＶであり、Ａｕは５．１ｅＶであり、双方共、高い仕事関数を有している。
そこで、窒化物半導体発光ダイオードに用いる電極構造は、光透過性を向上させ、かつｐ−ＧａＮ層との間のショットキ障壁のエネルギ差を低減し、オーミック性を目指すことが求められる。
【００１０】
この点、ＩＴＯ膜（透明導電膜）とｐ−ＧａＮ層との間に、仕事関数がＩＴＯよりも高いＮｉ膜を介挿することが考えられる。しかしながら、Ｎｉ膜は、数ｎｍまで薄くしても光透過率が不十分である。また、成膜条件は、通常の一般的な制限があり、Ｎｉ膜をさらに薄くすることに困難が伴う。
【００１１】
そこで、本発明は、光透過率を高めることができ、かつ、ＧａＮ層との間のショットキ障壁のエネルギ差を低減することができる透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記課題を解決するため、本発明の透明電極構造は、ＧａＮ層と、該ＧａＮ層に積層されたＮｉ薄膜と、該Ｎｉ薄膜に積層された透明導電膜とを備え、前記Ｎｉ薄膜は、厚さが０．５ｎｍ〜１．５ｎｍであることを特徴とする。
【００１３】
また、本発明の透明電極成膜方法は、ＧａＮ層と、該ＧａＮ層に積層されたＮｉ薄膜と、該Ｎｉ薄膜に積層された透明導電膜とを備えた透明電極の透明電極成膜方法であって、前記Ｎｉ薄膜は、厚さが０．５ｎｍ〜１．５ｎｍであることを特徴とする。
また、前記Ｎｉ薄膜は、Ｎｉを透明導電膜の膜厚に成膜するときの成膜速度よりも遅い成膜速度で形成されていることを特徴とする。
【００１４】
被成膜素子を載置する回転台は、所定の回転時間（１０秒程度）を有しているので、一般的に、その数倍の成膜時間（数十秒）が必要である。一方、蒸着材（又はターゲット）に供給する加熱電力は、均一に成膜する必要性から、成膜面積に合わせて所定電力以上必要であるのが通常である。しかしながら、成膜時間を変えずに、０．５ｎｍ〜１．５ｎｍの厚さに成膜するために、強制的に加熱電力を低下させる。
【００１５】
本発明の透明電極構造によれば、Ｎｉ薄膜は、厚さが０．５ｎｍ〜１．５ｎｍであるので、光透過率が高くなり、かつ、ＧａＮ層との間のショットキ障壁のエネルギ差が小さくなる。このため、本発明の窒化物半導体発光ダイオードによれば、発光層で発した光エネルギのうちＬＥＤの外部に取り出せた光エネルギの割合を示す光取り出し効率が高くなる。また、Ｎｉ薄膜は、ＧａＮ層との間のショットキ障壁のエネルギ差がＩＴＯ膜よりも小さいので、全電子のうち発光層に注入された電子の割合を示す電子注入効率が向上する。また、外部量子効率は、電子注入効率と内部量子効率と光取り出し効率との乗算である。したがって、本発明の窒化物半導体発光ダイオードによれば、投入する電気エネルギのうち、外部に取り出せる光エネルギの割合である外部量子効率が向上する。
【発明の効果】
【００１６】
本発明によれば、光透過率を高めることができ、かつ、ＧａＮ層との間のショットキ障壁のエネルギ差を低減させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態である窒化物発光ダイオードの断面図である。
【図２】ｐｎ接合とオーミック接合とを説明するためのバンド図である。
【図３】Ｎｉ／ＩＴＯ電極の透過率とＮｉ膜厚との関係を示す図である。
【図４】窒化物発光ダイオードの立ち上がり電圧とＮｉ膜厚との関係を示す図である。
【図５】窒化物発光ダイオードの製造工程を説明するためのフローチャートである。
【図６】ＬＥＤ構造基板の断面図である。
【図７】Ｎｉ薄膜・ＩＴＯ膜を堆積する工程を説明するための素子断面図である。
【図８】第１のパターニング工程を説明するための素子断面図である。
【図９】ドライエッチング工程を説明するための素子断面図である。
【図１０】第２のパターニング工程を説明するための素子断面図である。
【図１１】ｐ型電極を堆積する工程を説明するための素子断面図である。
【図１２】リフトオフ工程を説明するための素子断面図である。
【図１３】従来構造の窒化物発光ダイオードの断面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００１９】
(第１実施形態)
図１は、本発明の実施形態の窒化物半導体発光ダイオードの構成図である。
図１において、窒化物半導体発光ダイオード１０Ａは、支持基板としてのＳｉ基板１１の表面にバッファ層１２が積層され、バッファ層１２の基板反対側表面には、ｎ型クラッド層１３が積層され、ｎ型クラッド層１３の基板反対側表面の一部領域には、発光層１４が積層され、発光層１４の基板反対側表面には、ｐ型クラッド層１５が積層され、ｐ型クラッド層１５の基板反対側表面にはＮｉ薄膜１６が積層され、Ｎｉ薄膜１６の基板反対側表面には透明導電材１７が積層され、透明導電材１７の基板反対側表面の端部には、ｐ型電極２０が積層されている。また、窒化物半導体発光ダイオード１０Ａは、ｎ型クラッド層１３の基板反対側表面の他の領域には、ｎ型電極１９が積層されている。
【００２０】
Ｓｉ基板１１は、例えば直径３インチ、厚さ６００μｍの単結晶シリコンから成り、主面の結晶方位が（１１１）であることが好ましい。格子定数（単位：１０−１０ｍ）は、Ｓｉ（１１１）基板が３．８４であり、ＧａＮが３．１８であり、ＡｌＮが３．１１である。Ｓｉ（１１１）基板とＡｌＮとのドメイン不整合は約１％と小さいので、良質なヘテロエピタキシャル成長が可能である。なお、支持基板としては、（０００１）面ＳｉＣ基板、や、（０００１）面サファイア基板であっても構わない。
【００２１】
バッファ層１２は、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）なる組成で基板に堆積され、Ｓｉ基板１１とｎ型クラッド層１３との間の格子定数及び熱膨張係数の差分を緩和するために積層される多層膜であり、ｘ＝１であるＡｌＮを含む。なお、室温での熱膨張係数（単位：１０−６／Ｋ）は、シリコンが３．５９であり、ＧａＮが５．５９であり、ＡｌＮが４．１５である。室温での熱膨張係数は、ＧａＮ＞ＡｌＮであるが、結晶成長温度（１４００Ｋ）では、ＧａＮが５．３９６であり、ＡｌＮが６．９４２であるので、ＧａＮ＜ＡｌＮとなる。
【００２２】
ｎ型クラッド層１３は、ＳｉドープしたＧａＮ層であり、ｎ−ＧａＮ層という。また、ｐ型クラッド層１５は、ＭｇドープしたＧａＮ層であり、ｐ−ＧａＮ層という。ＧａＮは、通常、ウルツ鉱型（Wurtzite）結晶構造をとり、六角柱の結晶格子で表現される。
【００２３】
発光層１４は、量子井戸層を複数持つ多重量子井戸構造の活性層であり、バルク型よりも明るく鮮やかな発光が可能である。発光層１４は、通常は、ＩｎＧａＮ井戸層と、ＧａＮ又はＩｎＧａＮ障壁層とした多重量子井戸（ＭＱＷ: Multi Quantum Well）構造とする。なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。
【００２４】
ｎ型電極１９、及びｐ型電極２０は、Ｔｉ／Ａｌが使われる。これらの金属電極は、同一材料が使われることにより、同一工程で堆積することができる。
【００２５】
図２は、ｐｎ接合とオーミック接合とを説明するためのバンド図である。
ＬＥＤは、ｐｎ接合で構成されているが、ｐ型電極がφｍ１＞χ＋ＥＧで接続され、ｎ型電極がφｍ２＜χで接続されることによって、ｐ型電極、及びｎ型電極ともにオーミック接合される。
ここで、φｍ１は、ｐ型電極材料の真空準位からフェルミ準位ＥＦまでのエネルギであり、φｍ２は、ｎ型電極材料の真空準位からフェルミ準位ＥＦまでのエネルギであり、χは、真空準位から半導体の伝導帯ＥＣまでのエネルギであり、ＥＧは、半導体の禁制帯のエネルギである。
しかしながら、窒化物半導体発光ダイオードでは、ｐ−ＧａＮに接合させるには高い仕事関数φｍを持ったｐ型電極材料が必要になる。フリップチップ実装を用いない場合では、表面の電極は光透過性が高い材料が必要になる。ＩＴＯは、透明導電材料として好適であるが、仕事関数が小さく、物性値も不安定であり、ＬＥＤの効率的な発光に問題がある。
【００２６】
ニッケル（Ｎｉ）は、仕事関数がおよそ５．２ｅＶと高いので、不安定なＩＴＯ（４．１〜４．７ｅＶ）よりもｐ−ＧａＮとの間のショットキ障壁のエネルギ差を低減させて、オーミック性を目指すことができる。しかしながら、通常用いるＮｉ／Ａｕといった金属電極では、光が透過しづらくＬＥＤの発光を阻害する。そこで、本実施形態の電極構造は、Ｎｉ／ＩＴＯの積層膜を用いることにした。
【００２７】
（実験結果）
図３は、Ｎｉ／ＩＴＯ電極の透過率とＮｉ膜厚との関係を示す図であり、ＩＴＯを膜厚３００ｎｍでサファイア基板上に成膜した場合の、波長４６０ｎｍ、及び５３０ｎｍのときの関係を示している。なお、横軸は、Ｎｉ膜厚［ｎｍ］であり、縦軸は、透過率［％］である。
図３において、Ｎｉの膜厚を０．５〜２．５ｎｍにすれば、Ｎｉ／ＩＴＯの光透過率が透明電極として基準となる８０％を超え、１．５ｎｍのとき８５％を超える。つまり、Ｎｉ膜を０．５〜２．５ｎｍ（好ましくは、１．５ｎｍ）にすることにより、光取り出し効率が向上する。
ＩＴＯは、Ｎｉ薄膜の種々のプロセスダメージへの耐性を高め、電気伝導性を向上させる効果もある。また、ＩＴＯは、膜厚を厚くするとＬＥＤ表面の面内の電流密度が均一になり、例えば、膜厚３００ｎｍにすると不透明金属電極（Ａｕ電極）に近いシート抵抗値となる。
ここで、Ｎｉ薄膜は、Ｎｉを膜厚３００ｎｍ堆積する場合の通常の成長速度よりも遅く堆積させる必要がある。言い換えれば、膜厚３００ｎｍは、透明導電膜ＩＴＯの膜厚であるので、Ｎｉ薄膜は、Ｎｉを透明導電膜の膜厚に成膜するときの成膜速度よりも遅い成膜速度で堆積される。また、Ｎｉの膜厚を０．５ｎｍ未満にすることは、Ｎｉ原子を１原子層レベルで制御することになるため、成膜制御が難しくなる。この結果、０．５ｎｍ未満のＮｉ膜厚は、ＬＥＤの動作を不安定にさせるので、０．５ｎｍ以上の膜厚が好ましい。
【００２８】
図４は、窒化物発光ダイオードの立ち上がり電圧とＮｉ膜厚との関係を示す図である。縦軸は立ち上がり電圧Ｖｆ（Ｖ）であり、横軸はＮｉ膜厚（ｎｍ）である。この立ち上がり電圧Ｖｆは、順方向電流ＩをＩ＝０．０４ｍＡのときの値である。
ＩＴＯのみの電極（Ｎｉ膜厚＝０）とした場合の立ち上がり電圧Ｖｆは、Ｖｆ＝５Ｖである一方、Ｎｉ膜厚を数ｎｍ（好ましくは、０．５ｎｍ〜１．５ｎｍ、特に、１．０ｎｍ〜１．５ｎｍ）にすることで、立ち上がり電圧Ｖｆが低減している。つまり、Ｎｉ薄膜は、ショットキ障壁のエネルギ差を低減し、ＬＥＤを駆動させる際の目安となる立ち上り電圧（順方向電圧）Ｖｆを低減する。
また、ショットキ障壁のエネルギ差の低減は、印加電圧を低減させ、ＬＥＤ駆動時の損失が減少し、発熱を抑制することができる。つまり、Ｎｉ薄膜の介挿は、電子注入効率を向上させ、ＬＥＤの発光効率を向上させることができる。
図４において、Ｎｉ／ＩＴＯ電極とｐ型電極として従来用いられていたＮｉ／Ａｕ電極（５０ｎｍ／５００ｎｍ）とを立ち上り電圧Ｖｆで比較した場合（破線参照）、Ｎｉ薄膜の厚さを１．０ｎｍ〜１．５ｎｍにすることで、Ｎｉ／Ａｕと同等のＶｆを持つ透明電極の形成が可能となる。
【００２９】
(製造方法)
図５は、窒化物発光ダイオードの製造工程を説明するためのフローチャートである。
窒化物半導体発光ダイオード１０Ａは、まず、ＬＥＤ構造基板（積層基板）を準備し（Ｓ１０）、Ｎｉ薄膜・ＩＴＯ膜を堆積し（Ｓ１２）、レジストで第１のパタ−ニングを行い（Ｓ１４）、ドライエッチングを行い（Ｓ１６）、第２のパターニングを行い（Ｓ１８）、ｐ型電極を堆積し（Ｓ２０）、リフトオフを行い（Ｓ２２）、アニールを行う（Ｓ２４）、ことにより形成される。
【００３０】
（１）まず、図６に示すＬＥＤ構造基板（積層基板）を準備する。
ＬＥＤ構造基板は、支持基板としての（１１１）面のＳｉ基板１１と、その表面に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により積層されたバッファ層１２と、その表面にエピタキシャル成長されたｎ型クラッド層１３と、その表面に積層された発光層１４と、その表面に１次結晶成長されたｐ型クラッド層１５とから構成されている。
【００３１】
なお、ｎ型クラッド層１３は、Ｓｉドープされたｎ−ＧａＮ層であり、ＧａＮが、例えば、トリメチルガリウム（ＴＭＧ）、及びアンモニア（ＮＨ３）を原料ガスとし、窒素（Ｎ２）や水素（Ｈ２）をキャリアガスとして、エピタキシャル成長される。
また、ｐ型クラッド層１５は、Ｍｇドープされたｐ−ＧａＮ層であり、ｐ−ＧａＮ層は、窒素雰囲気中の熱処理により活性化アニールが行われる。活性化アニールとは、原料ガスのアンモニア（ＮＨ３）に含まれる水素、又はキャリアガスの水素との結合により不活性化されたＭｇを、窒素雰囲気中の熱処理により、水素原子を乖離させ、アクセプタを活性化させることである。なお、ｐ型クラッド層１５は、ｐ−ＧａＮ層だけでなく、さらにＡｌＧａＮ層が積層されることが多い。
【００３２】
（２）図７は、Ｎｉ薄膜・ＩＴＯ膜を堆積する工程を説明するための素子断面図である。
この工程は、ＬＥＤ構造基板のｐ型クラッド層１５の基板反対側表面にＮｉ薄膜１６を厚さが０．５ｎｍ〜１．５ｎｍになるまで堆積させ、そのＮｉ薄膜１６の基板反対側表面に透明導電材１７（ＩＴＯ）を蒸着又はスパッタで３００ｎｍ堆積して行われる。
【００３３】
このとき、Ｎｉ薄膜１６の成膜レートは、Ｎｉを膜厚３００ｎｍまで成膜させるという通常の成膜レートよりも遅くする。また、サンプルを載置する回転台は、１０秒程度で１回転するので、面内分布を均一にするため、成膜時間は、回転時間の数倍（数十秒）必要である。つまり、スパッタは、回転台が１回転する時間（約１０秒）で、２原子層〜数原子層の膜厚に制御しようとすると、不均一になる虞があり、回転時間の数倍の成膜時間が必要である。このため、本実施形態では、成膜材料に供給する交流電力を減少させて、成膜レートを遅くする。
【００３４】
例えば、通常の膜厚３００ｎｍのＮｉ成膜では、３００Ｗの交流電力を成膜材料に注入して、十数分の成膜時間が必要であるが、本実施形態の膜厚１ｎｍのＮｉ成膜では、ほぼ同じ数十秒の成膜時間をかけて、約２０Ｗの交流電力を成膜材料に注入すればよい。このときのＮｉ成膜レートは、２．５４ｎｍ／分となる。なお、スパッタは、２０Ｗ以下で交流電力が不足すると、プラズマが不安定になり、膜厚制御が難しくなる。つまり、本実施形態のスパッタは、成膜材料に注入する交流電力をプラズマが安定になる限界まで制限しつつ、サンプル回転時間の数倍の成膜時間をかけて、２原子層〜数原子層の膜厚に制御している。
【００３５】
（３）図８は、第１のパターニング工程を説明するための素子断面図である。
この工程は、透明導電材１７（ＩＴＯ）を堆積した積層基板の平面を発光領域とｎ型電極領域とｐ型電極領域とに分割し、発光領域、及びｐ型電極領域にレジスト１８を塗布する工程である。
【００３６】
（４）図９は、ドライエッチング工程を説明するための素子断面図である。
この工程は、レジスト１８が塗布されていない領域（すなわち、ｎ型電極領域）をｎ型クラッド層１３の一部まで除去し、いわゆるＭＥＳＡ構造（Mesa Structure）を形成する工程である。ドライエッチングは、例えば、塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）のガスによる誘導結合型反応性イオンエッチング法がある。
【００３７】
（５）図１０は、第２のパターニング工程を説明するための素子断面図である。
この工程は、透明導電材１７が積層された発光領域、及びｎ型電極領域の一部にフォトレジストを塗布する工程である。
（６）図１１は、ｐ型電極２０を堆積する工程を説明するための素子断面図である。
この工程は、ｐ型電極領域、及び塗布されたフォトレジストの表面にＴｉ／Ａｌ積層膜を堆積する工程である。
【００３８】
（７）図１２は、リフトオフ工程を説明するための素子断面図である。
この工程は、フォトレジスト、及びフォトレジストに堆積されたＴｉ／Ａｌを剥がし、ｐ型電極領域にｐ型電極２０を形成し、ｎ型電極領域の他の領域にｎ型電極１９を形成する工程である。
（８）次に、リフトオフにより電極が形成された発光ダイオードは、ＲＴＡ（Rapid Thermal Annealing：急速アニール装置）を用いて、４５０℃〜７００℃のＮ２雰囲気で３分間アニールが行われる。なお、このアニール温度は、４５０℃以上であればよいが、過剰な温度下では電極材料が凝集するので、８００℃以下が好ましい。また、ＩＴＯ成膜時に、例えば、２５０℃程度で成膜する場合は、アニールが必要ない場合もある。
【００３９】
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記実施形態は、透明導電材１７として、ＩＴＯ膜を用いたが、ＩＴＯ膜の代わりに、ＺｎＯ、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＩＺＯ（登録商標）(インジウムドープ酸化亜鉛)、ＴｉＯ２(二酸化チタン)などであっても、同様の効果が得られる。また、前記実施形態は、ＬＥＤの主原料として、ＧａＮを用いたが、ＧａＮ以外に、ＧａＡｓ、ＩｎＰなどを使用することができる。
（２）前記実施形態は、仕事関数５．２ＶのＮｉ薄膜１６を用いたが、仕事関数５．３Ｖの白金Ｐｔでもよい。
（３）前記実施形態は、発光ダイオード単体について説明したが、Ｓｉ基板１１に複数の窒化物半導体発光ダイオード１０Ａ，１０Ｂを二次元配列して、表示装置とすることができる。
（４）前記実施形態は、本発明の透明電極構造を、窒化物半導体発光ダイオードに適用したが、窒化物半導体発光ダイオード以外のＧａＮを適用した窒化物半導体素子（例えば、レーザダイオード）にも適用することができる。
【符号の説明】
【００４０】
１０Ａ，１０Ｂ  窒化物半導体発光ダイオード
１１  Ｓｉ基板
１２  バッファ層
１３  ｎ型クラッド層
１４  発光層
１５  ｐ型クラッド層
１６  Ｎｉ薄膜
１７  透明導電材
１９  ｎ型電極
２０  ｐ型電極
【図１】
2014183090.tif 000003
【図２】
2014183090.tif 000004
【図３】
2014183090.tif 000005
【図４】
2014183090.tif 000006
【図５】
2014183090.tif 000007
【図６】
2014183090.tif 000008
【図７】
2014183090.tif 000009
【図８】
2014183090.tif 000010
【図９】
2014183090.tif 000011
【図１０】
2014183090.tif 000012
【図１１】
2014183090.tif 000013
【図１２】
2014183090.tif 000014
【図１３】
2014183090.tif 000015