(57)【要約】      （修正有）【課題】容易に製造をすることができ、ノーマリーオフ動作をさせることができ、均一性の高い半導体装置を提供する。【解決手段】基板１１の上に形成された第１の半導体層１２と、第１の半導体層１２の上に形成された第２の半導体層１３と、第２の半導体層１３の上に形成された第１の絶縁層３１と、第１の絶縁層３１の上に形成された第２の絶縁層３２と、第２の絶縁層３２の上に形成されたゲート電極４１と、を有し、第１の絶縁層３１は、ＳｉＯ２を含む材料により形成されており、第２の絶縁層３２は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３、ＨｆＯ２のうちから選ばれる１または２以上を含む材料により形成されている半導体装置。【選択図】図１
2014183125.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された第１の絶縁層と、
前記第１の絶縁層の上に形成された第２の絶縁層と、
前記第２の絶縁層の上に形成されたゲート電極と、
を有し、
前記第１の絶縁層は、ＳｉＯ２を含む材料により形成されており、
前記第２の絶縁層は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３、ＨｆＯ２のうちから選ばれる１または２以上を含む材料により形成されていることを特徴とする半導体装置。
【請求項２】
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された第１の絶縁層と、
前記第１の絶縁層の上に形成された第２の絶縁層と、
前記第２の絶縁層の上に形成されたゲート電極と、
を有し、
前記第１の絶縁層は、ＨｆＯ２を含む材料により形成されており、
前記第２の絶縁層は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３のうちから選ばれる１または２以上を含む材料により形成されていることを特徴とする半導体装置。
【請求項３】
前記ゲート電極が形成される領域における前記第１の絶縁層の厚さは、３０ｎｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ゲート電極が形成される領域における前記第１の絶縁層の厚さは、２ｎｍ以上であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２の半導体層の上には、前記ゲート電極が形成される領域に開口部を有する第３の絶縁層が形成されており、
前記第１の絶縁膜及び前記第２の絶縁膜は、前記開口部における前記第２の半導体層の上に形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記第２の半導体層の上には、第３の絶縁層が形成されており、
前記ゲート電極が形成される領域においては、前記第３の絶縁層及び前記第２の半導体層の一部を除去することにより開口部が形成されており、
前記第１の絶縁膜及び前記第２の絶縁膜は、前記開口部における前記第２の半導体層の上に形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項７】
前記第２の半導体層の上には、第３の絶縁層が形成されており、
前記ゲート電極が形成される領域においては、前記第３の絶縁層、前記第２の半導体層及び前記第１の半導体層を除去することにより、または、前記第３の絶縁層、前記第２の半導体層及び前記第１の半導体層の一部を除去することにより開口部が形成されており、
前記第１の絶縁膜及び前記第２の絶縁膜は、前記開口部における前記第１の半導体層の上に形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項８】
前記第２の半導体層に接してソース電極及びドレイン電極が設けられていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのうちのいずれかを含む材料により形成されていることを特徴とする請求項１から９のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
【０００３】
窒化物半導体を用いたＨＥＭＴは、基板上に、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造が形成されており、ＧａＮ層を電子走行層とするものである。尚、基板としては、サファイア、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）等により形成される基板が用いられる。
【０００４】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）や、ＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電圧強度を有している。また、飽和電子速度が大きく、高電圧動作、かつ、高出力を得ることができるため、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイス等に用いることができる。更に、トランジスタにおけるリーク電流を抑制するため、ゲート電極の下に絶縁膜を形成した絶縁ゲート構造のデバイスも開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開２０１０−１９９４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、電力用スイッチング素子においては、ゲート電圧が０Ｖの場合に半導体素子に電流が流れないノーマリーオフ動作が求められている。このようなノーマリーオフ動作のためには、ゲート閾値電圧を正の方向にシフトさせる必要があり、ｐ−ＧａＮキャップ層を設けた構造のものやゲートリセスを形成した構造のものの検討が行なわれている。しかしながら、ｐ−ＧａＮキャップ層を設けた構造の場合、結晶成長が困難であるという問題点を有しており、ゲートリセスを形成した構造の場合、エッチングダメージ等を受けやすく、また、ゲートリセスの深さ制御が難しいといった問題点を有している。
【０００７】
よって、半導体材料としてＧａＮ等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、容易に製造をすることができ、ノーマリーオフ動作する均一性の高い半導体装置が求められている。
【課題を解決するための手段】
【０００８】
本実施の形態の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成された第１の絶縁層と、前記第１の絶縁層の上に形成された第２の絶縁層と、前記第２の絶縁層の上に形成されたゲート電極と、を有し、前記第１の絶縁層は、ＳｉＯ２を含む材料により形成されており、前記第２の絶縁層は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３、ＨｆＯ２のうちから選ばれる１または２以上を含む材料により形成されていることを特徴とする。
【０００９】
また、本実施の形態の他の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成された第１の絶縁層と、前記第１の絶縁層の上に形成された第２の絶縁層と、前記第２の絶縁層の上に形成されたゲート電極と、を有し、前記第１の絶縁層は、ＨｆＯ２を含む材料により形成されており、前記第２の絶縁層は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３のうちから選ばれる１または２以上を含む材料により形成されていることを特徴とする。
【発明の効果】
【００１０】
開示の半導体装置によれば、半導体材料としてＧａＮ等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、容易に製造をすることができ、均一性を高くすることができ、ノーマリーオフ動作をさせることができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態における半導体装置の構造図
【図２】第１の絶縁層と第２の絶縁層の説明図（１）
【図３】第１の絶縁層と第２の絶縁層の説明図（２）
【図４】第１の絶縁層と第２の絶縁層の説明図（３）
【図５】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図６】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図７】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図８】第２の実施の形態における半導体装置の構造図
【図９】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図１０】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図１１】第２の実施の形態における半導体装置の製造方法の工程図（３）
【図１２】第３の実施の形態における半導体装置の構造図
【図１３】第４の実施の形態における半導体装置の構造図
【図１４】第５の実施の形態における半導体装置の構造図
【図１５】第６の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図１６】第６の実施の形態における電源装置の回路図
【図１７】第６の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１２】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１３】
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について、図１に基づき説明する。
【００１４】
本実施の形態における半導体装置は、基板１１の上に、第１の半導体層であるｉ−ＧａＮにより形成された電子走行層１２、第２の半導体層であるＡｌＧａＮにより形成された電子供給層１３が積層して形成されている。電子供給層１３及び電子走行層１２の一部には素子間分離領域２１が形成されている。電子供給層１３の上には、ソース電極４２及びドレイン電極４３が形成される領域を除く領域に絶縁膜３０が形成されている。この絶縁膜３０には、ゲート電極４１が形成される領域に電子供給層１３の表面が露出している開口部３０ａが形成されている。また、本実施の形態においては、第１の半導体層及び第２の半導体層は、窒化物半導体により形成されている。
【００１５】
また、絶縁膜３０の開口部３０ａにおける電子供給層１３の上及び絶縁膜３０の上には、第１の絶縁層３１及び第２の絶縁層３２が積層して形成されている。絶縁膜３０において開口部３０ａが形成されている領域における第２の絶縁層３２の上には、ゲート電極４１が形成されており、電子供給層１３の上には、ソース電極４２及びドレイン電極４３が形成されている。また、第２の絶縁層３２等の上には、保護絶縁膜３３が形成されている。
【００１６】
本実施の形態においては、電子走行層１２における電子走行層１２と電子供給層１３との界面近傍には、２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）１２ａが生じている。しかしながら、本実施の形態では、後述する理由により、ゲート電極４１の直下においては、２ＤＥＧ１２ａが消失しているため、ノーマリーオフにすることができる。
【００１７】
本実施の形態においては、第１の絶縁層３１及び第２の絶縁層３２は、相互に異なる酸化物により形成されている。具体的には、第１の絶縁層３１は、ＳｉＯ２またはＨｆＯ２等を含む材料により形成されている。第１の絶縁層３１が、ＳｉＯ２を含む材料により形成されている場合には、第２の絶縁層３２は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３、ＨｆＯ２等のうちから選ばれる１または２以上を含む材料により形成されている。また、第１の絶縁層３１が、ＨｆＯ２を含む材料により形成されている場合には、第２の絶縁層３２は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３等のうちから選ばれる１または２以上を含む材料により形成されている。
【００１８】
尚、第１の絶縁層３１が、ＳｉＯ２を含む材料により形成されている場合には、第２の絶縁層３２は、Ａｌ２Ｏ３またはＨｆＯ２を含む材料により形成されていることが好ましい。また、第１の絶縁層３１が、ＨｆＯ２を含む材料により形成されている場合には、第２の絶縁層３２は、Ａｌ２Ｏ３を含む材料により形成されていることが好ましい。
【００１９】
また、絶縁膜３０は、酸化物または窒化物により形成されており、具体的には、ＳｉＯ２またはＳｉＮ等を含む材料により形成されている。本実施の形態においては、絶縁膜３０は、ＳｉＮにより形成されている。尚、本実施の形態においては、絶縁膜３０は、第３の絶縁層と記載する場合がある、
また、保護絶縁膜３３は、酸化物または窒化物等の絶縁材料により形成されており、本実施の形態においては、保護絶縁膜３３は、ＳｉＯ２またはＳｉＮ等を含む材料により形成されている。
【００２０】
（第１の絶縁層３１と第２の絶縁層３２）
次に、本実施の形態における第１の絶縁層３１と第２の絶縁層３２について説明する。図２に示されるように、窒化物半導体層８１の上に、絶縁層を形成し、この絶縁層の上に電極８５を形成した試料を作製し、作製した試料における電圧と容量の関係を測定した。尚、窒化物半導体層８１は、電子走行層１２及び電子供給層１３に対応しているものとする。
【００２１】
図２（ａ）に示される試料２Ａは、ＡｌＧａＮにより窒化物半導体層８１が形成されているものについて、酸素プラズマ処理、酸素雰囲気中での熱処理を行った後、窒化物半導体層８１の上に、Ａｌ２Ｏ３膜８２を厚さが約４０ｎｍとなるように成膜したものである。尚、Ａｌ２Ｏ３膜８２の上には、電極８５が形成されている。試料２Ａでは、大気中で６００℃の温度で熱処理を行うことにより、窒化物半導体層８１の表面が酸化され、ＡｌＯｘ、ＧａＯｘ、ＩｎＯｘ等の酸化膜８３が形成されている。よって、Ａｌ２Ｏ３膜８２は、この酸化膜８３の上に形成されている。
【００２２】
図２（ｂ）に示される試料２Ｂは、ＡｌＧａＮにより形成されている窒化物半導体層８１の表面の自然酸化膜をフッ酸等により除去した後、窒化物半導体層８１の上に、厚さが約４０ｎｍとなるようにＡｌ２Ｏ３膜８２を成膜したものである。尚、Ａｌ２Ｏ３膜８２の上には、電極８５が形成されている。従って、試料２Ｂでは、窒化物半導体層８１の上に、直接Ａｌ２Ｏ３膜８２が形成されている。
【００２３】
図２（ｃ）に示される試料２Ｃは、ＡｌＧａＮにより形成されている窒化物半導体層８１の上に、厚さが約５ｎｍのＳｉＯ２膜８４を成膜し、ＳｉＯ２膜８４の上に、厚さが約３５ｎｍのＡｌ２Ｏ３膜８２を成膜し、約６００℃の温度で熱処理を行ったものである。尚、Ａｌ２Ｏ３膜８２の上には、電極８５が形成されている。
【００２４】
このように作製された試料２Ａ、２Ｂ、２Ｃについて、電圧と容量との関係（ＣＶ（容量・電圧）カーブ）を測定した結果を図３に示す。具体的には、このＣＶカーブは、電極８５と、電極８５の周囲であって、窒化物半導体層８１の上に形成されている不図示の電極とを用いて測定したものである。図３に示されるように、試料２Ａにおいては、試料２Ｂに比べてフラットバンドが負の側にシフトしており、試料２Ｃにおいては、試料２Ｂに比べてフラットバンドが正の側にシフトしている。よって、半導体装置において、試料２Ｃに示すような構造を適用することにより、容易にノーマリーオフにすることが可能である。尚、図２（ｂ）に示される試料２Ｂにおいて、Ａｌ２Ｏ３膜８２に代えてＳｉＯ２膜を形成したところ、フラットバンドの正の側のシフトは確認されなかった。よって、このフラットバンドの正の側のシフトは、ＳｉＯ２膜８４の上にＡｌ２Ｏ３膜８２を形成し、熱処理を行ったことに起因して生じたものと推察される。
【００２５】
ここで、試料２Ｃにおいて、ＣＶカーブが正の側にシフトしている理由について、より詳細に、図４に基づき説明する。図４（ａ）に示されるように、窒化物半導体層８１の上にＳｉＯ２膜８４を成膜して、図４（ｂ）に示されるように、Ａｌ２Ｏ３膜８２を成膜した後、熱処理を行うことにより、Ａｌ２Ｏ３膜８２からＳｉＯ２膜８４に酸素イオンが移動するものと考えられる。このように、Ａｌ２Ｏ３膜８２からＳｉＯ２膜８４に酸素イオンが移動することにより、Ａｌ２Ｏ３膜８２とＳｉＯ２膜８４との界面にはダイポール（双極子）が形成される。このダイポールは、Ａｌ２Ｏ３膜８２の側が正となり、ＳｉＯ２膜８４の側が負となるものであり、ＳｉＯ２膜８４の側が負となることにより、窒化物半導体層８１に２ＤＥＧが形成されていた場合には、２ＤＥＧを減少させる、または、消失させることができる。よって、ゲート電極４１の直下となる領域において、試料２Ｃに示される構造を適用することにより、ゲート電極４１の直下における２ＤＥＧを減少させる、または、消失させることができ、容易に半導体装置をノーマリーオフにすることが可能となる。
【００２６】
ところで、このようなダイポールは、熱処理等を行うことによって、２種類の酸化膜のうちの一方から他方に酸素イオンが移動するような材料を選択し、選択した材料を積層することにより生成することができる。例えば、２種類の酸化膜における酸素の密度が、一方が高密度であって、他方が低密度の材料であれば、熱処理等を行うことによりダイポールを生成することができる。このような材料の組み合わせについて具体的に検討を行ったところ以下の知見が得られた。即ち、一方の絶縁膜がＳｉＯ２により形成されている場合には、他方の絶縁膜がＡｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３、ＨｆＯ２により形成されていると、ダイポールが発生しやすくなるとの知見が得られた。また、一方の絶縁膜がＨｆＯ２により形成されている場合には、他方の絶縁膜がＡｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３により形成されていると、ダイポールが発生しやすくなるとの知見が得られた。
【００２７】
従って、第１の絶縁層３１がＳｉＯ２を含む材料により形成され、第２の絶縁層３２をＡｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３、ＨｆＯ２等のうちから選ばれる１または２以上を含む材料により形成されることにより、ノーマリーオフにすることが可能となる。このうち、第１の絶縁層３１がＳｉＯ２を含む材料により形成され、第２の絶縁層３２がＡｌ２Ｏ３またはＨｆＯ２等を含む材料により形成されていることが更に好ましい。
【００２８】
また、第１の絶縁層３１がＨｆＯ２を含む材料により形成され、第２の絶縁層３２がＡｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３等のうちから選ばれる１または２以上を含む材料により形成されることにより、ノーマリーオフにすることが可能となる。このうち、第１の絶縁層３１がＨｆＯ２を含む材料により形成され、第２の絶縁層３２がＡｌ２Ｏ３等を含む材料により形成されていることが更に好ましい。
【００２９】
尚、本実施の形態における効果を得るためには、第１の絶縁層３１は、膜厚が３０ｎｍ以下であることが好ましく、更には、２０ｎｍ以下であることが好ましい。また、第１の絶縁層３１が形成されていれば、本実施の形態における効果を得ることができるが、第１の絶縁層３１の膜厚が２ｎｍ以上であることが好ましい。第１の絶縁層３１が厚すぎると、生成したダイポールの影響が小さくなり、薄すぎるとノーマリーオフにするために十分なダイポールを生成することができないからである。
【００３０】
（半導体装置の製造方法）
次に、図５から図７に基づき本実施の形態における半導体装置の製造方法について説明する。
【００３１】
最初に、図５（ａ）に示すように、基板１１上に、半導体層となる不図示のバッファ層、電子走行層１２、電子供給層１３を順次ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法によりエピタキシャル成長させることにより形成する。尚、必要に応じて、電子供給層１３の上にキャップ層を形成した構造のものであってもよい。キャップ層は、例えば、不純物元素としてＳｉ等の不純物元素がドープされたｎ−ＧａＮにより形成することができる。
【００３２】
基板１１としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。
【００３３】
電子走行層１２は、第１の半導体層となる層であり、厚さが約３μｍのインテンショナリーアンドープＧａＮにより形成されている。
【００３４】
電子供給層１３は、第２の半導体層となる層であり、厚さが約２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎにより形成されている。尚、電子供給層１３は、Ｓｉ等の不純物元素をドープして、ｎ型としたものを用いてもよい。これにより、電子走行層１２において、電子走行層１２と電子供給層１３との界面近傍には、２ＤＥＧ１２ａが生成される。
【００３５】
本実施の形態におけるＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられ、Ｓｉの原料ガスにはＳｉＨ３（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００３６】
次に、図５（ｂ）に示すように、形成された半導体層に素子間分離領域２１を形成する。具体的には、電子供給層１３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子間分離領域２１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング、若しくはイオン注入法により素子間分離領域２１を形成する。素子間分離領域２１を形成した後は、レジストパターンは有機溶剤等により除去する。
【００３７】
次に、図５（ｃ）に示すように、電子供給層１３等の半導体層と接するソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層１３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴｉ／Ａｌの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層１３上において、レジストパターンが形成されていない領域に、Ｔｉ／Ａｌにより形成されたソース電極４２及びドレイン電極４３を形成することができる。この後、約６００℃の温度で熱処理を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせることができる。
【００３８】
次に、図６（ａ）に示すように、開口部３０ａを有する絶縁膜３０を形成する。絶縁膜３０は、絶縁性を有する酸化物、窒化物等、例えば、ＳｉＮ、ＳｉＯ２等の材料により形成されている。本実施の形態においては、絶縁膜３０は、ＳｉＮにより形成されている。具体的には、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法により絶縁膜３０となるＳｉＮ膜を成膜した後、ＳｉＮ膜の表面にフォトレジストを塗布し、露光装置による露光、現像を行なう。これにより、開口部３０ａが形成される領域、即ち、後述するゲート電極４１が形成される領域の直下となる領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングによりレジストパターンの開口において露出しているＳｉＮ膜を電子供給層１３の表面が露出するまで除去し、開口部３０ａを形成する。このようにして、ゲート電極４１が形成される領域の直下となる領域において、開口部３０ａを有する絶縁膜３０を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。本実施の形態においては、開口部３０ａを形成する際のＳｉＮの除去はウェットエッチングにより行われるため、電子供給層１３には殆どダメージを与えることはない。尚、ドライエッチングでは、ＳｉＮを除去するためのエッチングガスと、ＡｌＧａＮを除去するための好ましいエッチングガスとは異なる。このため、ドライエッチングにおいて、エッチングガスを選択することにより、電子供給層１３には殆どダメージを与えることなく、開口部３０ａが形成される領域のＳｉＮをすべて除去することができる。
【００３９】
次に、図６（ｂ）に示すように、開口部３０ａにおいて露出している電子供給層１３の上及び絶縁膜３０の上に、第１の絶縁層３１を形成する。第１の絶縁層３１は、ＡＬＤ法等の成膜方法により、ＳｉＯ２膜を約５ｎｍ成膜することにより形成する。
【００４０】
次に、図６（ｃ）に示すように、第１の絶縁層３１の上に、第２の絶縁層３２を形成する。第２の絶縁層３２は、ＡＬＤ法等の成膜方法により、Ａｌ２Ｏ３膜を約３０ｎｍ成膜することにより形成する。尚、第１の絶縁層３１及び第２の絶縁層３２の成膜方法は、ＡＬＤ法以外の成膜方法により成膜してもよい。また、第２の絶縁層３２を形成した後、熱処理を行ってもよい。この熱処理は、例えば、酸素雰囲気中、または、窒素雰囲気中において、１分間、６００℃の温度で行うものであってもよい。この熱処理を行うことにより、より確実に、第２の絶縁層３２から第１の絶縁層３１に酸素イオンを移動させることができるため、より確実に第１の絶縁層３１と第２の絶縁層３２にダイポールを生成させることができる。これにより、より確実にゲート電極４１の直下となる領域、即ち、絶縁膜３０における開口部３０ａの直下の領域の２ＤＥＧを消失させることができ、より確実にノーマリーオフにすることができる。
【００４１】
次に、図７（ａ）に示すように、開口部３０ａが形成されている領域における第２の絶縁層３２の上にゲート電極４１を形成する。具体的には、第２の絶縁層３２上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、絶縁膜３０における開口部３０ａを含む領域に、レジストパターンの開口が位置するように形成する。この後、真空蒸着等によりＮｉ／Ａｕの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、レジストパターンの形成されていない領域における第２の絶縁層３２の上に、Ｎｉ／Ａｕにより形成されたゲート電極４１を形成することができる。尚、本実施の形態において、ゲート電極４１の直下とは、第２の絶縁層３２及び第１の絶縁層３１を介した下の領域、または、第２の絶縁層３２、第１の絶縁層３１及び電子供給層１３等を介した下の領域等であるものとする。
【００４２】
次に、図７（ｂ）に示すように、第２の絶縁層３２等の上に、ＳｉＮ、ＳｉＯ２等の材料によりＡＬＤ法またはＣＶＤ法等により保護絶縁膜３３を形成する。
【００４３】
以上により、本実施の形態における半導体装置を製造することができる。本実施の形態においては、電子供給層１３等の半導体層にエッチング等によるダメージを与えることなく、ノーマリーオフとなる半導体装置を得ることができる。また、第１の絶縁層３１と第２の絶縁層３２を積層形成した後、必要に応じて熱処理を行うことにより、ノーマリーオフにすることができるため、製造が容易であり、製造される半導体装置の均一性も高くなる。よって、本実施の形態においては、高い歩留りで、低コストで、半導体装置を製造することができる。
【００４４】
尚、電子供給層１３は、ＡｌＧａＮの他、ＩｎＡｌＧａＮ、ＩｎＡｌＮ等により形成されていてもよい。また、ＡｌＧａＮにより形成された電子供給層１３とＧａＮにより形成された電子走行層１２との間に、ＡｌＮ層を形成したものであってもよい。
【００４５】
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について、図８に基づき説明する。
【００４６】
本実施の形態における半導体装置は、基板１１の上に、ｉ−ＧａＮにより形成された電子走行層１２、ＡｌＧａＮにより形成された電子供給層１３が積層して形成されている。電子供給層１３及び電子走行層１２の一部には素子間分離領域２１が形成されている。電子供給層１３の上には、ソース電極４２及びドレイン電極４３が形成される領域を除く領域に絶縁膜３０が形成されている。尚、ゲート電極４１が形成される領域においては、絶縁膜３０及び電子供給層１３の一部が除去され、開口部１３０ａが形成されている。開口部１３０ａは、ゲート電極４１が形成される領域における電子供給層１３を全部除去したものであってもよく、更には、電子走行層１２の一部を除去したものであってもよい。
【００４７】
また、開口部１３０ａにおける電子供給層１３等の上及び絶縁膜３０の上には、第１の絶縁層３１及び第２の絶縁層３２が積層して形成されている。また開口部１３０ａが形成されている領域における第２の絶縁層３２の上には、ゲート電極４１が形成されており、電子供給層１３の上には、ソース電極４２及びドレイン電極４３が形成されている。また、第２の絶縁層３２等の上には、保護絶縁膜３３が形成されている。
【００４８】
本実施の形態においては、電子走行層１２における電子走行層１２と電子供給層１３との界面近傍には、２ＤＥＧ１２ａが生じているが、後述する理由により、ゲート電極４１の直下においては、２ＤＥＧ１２ａが消失している。このように、ゲート電極４１の直下において、２ＤＥＧ１２ａを消失させることにより、ノーマリーオフにすることができる。
【００４９】
本実施の形態においては、第１の絶縁層３１及び第２の絶縁層３２は、相互に異なる酸化物により形成されている。具体的には、第１の絶縁層３１は、ＳｉＯ２またはＨｆＯ２等を含む材料により形成されている。第１の絶縁層３１が、ＳｉＯ２を含む材料により形成されている場合には、第２の絶縁層３２は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３、ＨｆＯ２等のうちから選ばれる１または２以上を含む材料により形成されている。また、第１の絶縁層３１が、ＨｆＯ２を含む材料により形成されている場合には、第２の絶縁層３２は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３等のうちから選ばれる１または２以上を含む材料により形成されている。
【００５０】
尚、第１の絶縁層３１が、ＳｉＯ２を含む材料により形成されている場合には、第２の絶縁層３２は、Ａｌ２Ｏ３またはＨｆＯ２を含む材料により形成されていることが好ましい。また、第１の絶縁層３１が、ＨｆＯ２を含む材料により形成されている場合には、第２の絶縁層３２は、Ａｌ２Ｏ３を含む材料により形成されていることが好ましい。
【００５１】
また、絶縁膜３０は、酸化物または窒化物により形成されており、具体的には、ＳｉＯ２またはＳｉＮ等を含む材料により形成されている。本実施の形態においては、絶縁膜３０は、ＳｉＮにより形成されている。尚、本実施の形態においては、絶縁膜３０は、第３の絶縁層と記載する場合がある、
また、保護絶縁膜３３は、酸化物または窒化物等の絶縁材料により形成されており、具体的には、ＳｉＯ２またはＳｉＮ等を含む材料により形成されている。
【００５２】
本実施の形態においては、ゲート電極４１の直下の領域において、電子供給層１３等が除去されリセスが形成されているため、より一層確実にノーマリーオフにすることができる。
【００５３】
（半導体装置の製造方法）
次に、図９から図１１に基づき本実施の形態における半導体装置の製造方法について説明する。
【００５４】
最初に、図９（ａ）に示すように、基板１１上に、半導体層となる不図示のバッファ層、電子走行層１２、電子供給層１３を順次ＭＯＶＰＥ法によりエピタキシャル成長させることにより形成する。尚、必要に応じて、電子供給層１３の上にキャップ層を形成した構造のものであってもよい。キャップ層は、例えば、不純物元素としてＳｉ等の不純物元素がドープされたｎ−ＧａＮにより形成することができる。
【００５５】
基板１１としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。
【００５６】
電子走行層１２は、第１の半導体層となる層であり、厚さが約３μｍのインテンショナリーアンドープＧａＮにより形成されている。
【００５７】
電子供給層１３は、第２の半導体層となる層であり、厚さが約２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎにより形成されている。尚、電子供給層１３は、Ｓｉ等の不純物元素をドープして、ｎ型としたものを用いてもよい。これにより、電子走行層１２において、電子走行層１２と電子供給層１３との界面近傍には、２ＤＥＧ１２ａが生成される。
【００５８】
本実施の形態におけるＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられ、Ｓｉの原料ガスにはＳｉＨ３（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００５９】
次に、図９（ｂ）に示すように、形成された半導体層に素子間分離領域２１を形成する。具体的には、電子供給層１３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子間分離領域２１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング、若しくはイオン注入法により素子間分離領域２１を形成する。素子間分離領域２１を形成した後は、レジストパターンは有機溶剤等により除去する。
【００６０】
次に、図９（ｃ）に示すように、電子供給層１３等の半導体層と接するソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層１３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴｉ／Ａｌの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層１３上において、レジストパターンが形成されていない領域に、Ｔｉ／Ａｌにより形成されたソース電極４２及びドレイン電極４３を形成することができる。この後、約６００℃の温度で熱処理を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせることができる。
【００６１】
次に、図１０（ａ）に示すように、絶縁膜３０を形成し、ゲート電極４１が形成される領域の直下の領域の絶縁膜３０及び電子供給層１３の一部を除去することにより、開口部１３０ａを形成する。絶縁膜３０は、絶縁性を有する酸化物、窒化物等、例えば、ＳｉＮ、ＳｉＯ２等の材料により形成されている。本実施の形態においては、絶縁膜３０は、ＳｉＮにより形成されている。具体的には、原子層堆積法により絶縁膜３０となるＳｉＮ膜を成膜した後、ＳｉＮ膜の表面にフォトレジストを塗布し、露光装置による露光、現像を行なう。これにより、開口部１３０ａが形成される領域、即ち、後述するゲート電極４１が形成される領域の直下となる領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングによりレジストパターンの開口において露出しているＳｉＮ膜を除去し、更に、塩素系ガスを用いたドライエッチングにより、電子供給層１３の一部を除去することにより、開口部１３０ａを形成する。尚、開口部１３０ａは電子供給層１３の一部を除去する場合の他、電子供給層１３をすべて除去し、電子走行層１２を露出したものであってもよく、更には、電子走行層１２の一部が除去されているものであってもよい。この後、不図示のレジストパターンは有機溶剤等により除去する。また、レジストパターンの開口において露出しているＳｉＮ膜を除去する場合、ウェットエッチングに代えて、ドライエッチングにより行ってもよい。
【００６２】
次に、図１０（ｂ）に示すように、開口部１３０ａにおいて露出している電子供給層１３の上及び絶縁膜３０の上に、第１の絶縁層３１を形成する。第１の絶縁層３１は、ＡＬＤ法等の成膜方法により、ＳｉＯ２膜を約５ｎｍ成膜することにより形成する。
【００６３】
次に、図１０（ｃ）に示すように、第１の絶縁層３１の上に、第２の絶縁層３２を形成する。第２の絶縁層３２は、ＡＬＤ法等の成膜方法により、Ａｌ２Ｏ３膜を約３０ｎｍ成膜することにより形成する。尚、第１の絶縁層３１及び第２の絶縁層３２の成膜方法は、ＡＬＤ法以外の成膜方法により成膜してもよい。また、第２の絶縁層３２を形成した後、熱処理を行ってもよい。この熱処理は、例えば、酸素雰囲気中、または、窒素雰囲気中において、１分間、６００℃の温度で行うものであってもよい。この熱処理を行うことにより、より確実に、第２の絶縁層３２から第１の絶縁層３１に酸素イオンを移動させることができるため、より確実に第１の絶縁層３１と第２の絶縁層３２にダイポールを生成させることができる。これにより、より確実にゲート電極４１の直下となる領域、即ち、開口部１３０ａの直下の領域の２ＤＥＧを消失させることができ、より確実にノーマリーオフにすることができる。
【００６４】
次に、図１１（ａ）に示すように、開口部１３０ａが形成されている領域における第２の絶縁層３２の上にゲート電極４１を形成する。具体的には、第２の絶縁層３２上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、開口部１３０ａを含む領域に、レジストパターンの開口が位置するように形成する。この後、真空蒸着等によりＮｉ／Ａｕの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、第２の絶縁層３２の上のレジストパターンの形成されていない領域に、Ｎｉ／Ａｕにより形成されたゲート電極４１を形成することができる。尚、本実施の形態において、ゲート電極４１の直下とは、第２の絶縁層３２及び第１の絶縁層３１を介した下の領域、または、第２の絶縁層３２、第１の絶縁層３１及び電子供給層１３等を介した下の領域を含むものである。
【００６５】
次に、図１１（ｂ）に示すように、第２の絶縁層３２等の上に、ＳｉＮ、ＳｉＯ２等の材料によりＡＬＤ法またはＣＶＤ法等により保護絶縁膜３３を形成する。
【００６６】
以上により、本実施の形態における半導体装置を製造することができる。本実施の形態においては、ゲート電極４１直下において、電子供給層１３の一部が除去されているため、更に、ゲート電極４１直下によける２ＤＥＧ１２ａを消失させることができ、より一層確実に、ノーマリーオフにすることができる。
【００６７】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００６８】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第１の実施の形態と同様の構造であって、第１の絶縁層がＨｆＯ２により形成されているものである。具体的には、図１２に示されるように、厚さが約５ｎｍのＨｆＯ２を成膜することにより、第１の絶縁層２３１が形成されている半導体装置である。本実施の形態においても、第１の実施の形態と同様に、容易に半導体装置をノーマリーオフにすることができる。尚、上記以外の内容については、第１の実施の形態と同様である。
【００６９】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、図１３に示されるように、ゲート電極４１の直下となる電子供給層１３の上に、第１の絶縁層３１及び第２の絶縁層３２が形成されている構造のものである。
【００７０】
このような半導体装置の製造方法は、例えば、第１の実施の形態の半導体装置の製造方法における図６（ｂ）及び図６（ｃ）に示される工程において、ステップカバレッジの低い成膜方法または成膜条件等により、第１の絶縁層３１及び第２の絶縁層３２を成膜する。この後、絶縁膜３０の上の第１の絶縁層３１及び第２の絶縁層３２を除去し、図７（ａ）に示される工程と同様の工程を行うことにより形成することができる。また、絶縁膜３０を成膜する前に、第１の絶縁層３１及び第２の絶縁層３２を成膜し、ゲート電極４１が形成される領域を除く領域の第１の絶縁層３１及び第２の絶縁層３２を除去することにより形成するものであってもよい。尚、上記以外の内容については、第１の実施の形態と同様であり、また、本実施の形態は第２の実施の形態に適用することも可能である。
【００７１】
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、第１の実施の形態等における絶縁膜３０と第１の絶縁層３１とを同じ材料により形成したものである。具体的には、図１４に示されるように、絶縁膜３０と第１の絶縁層３１とに相当するものを第１の絶縁層３３１により形成した構造のものである。
【００７２】
本実施の形態においては、第１の絶縁層３３１は、第１の実施の形態における第１の絶縁層３１と同様の材料により形成されており、ゲート電極４１が形成される領域には、第１の絶縁層３３１を一部除去することにより、開口部３３１ａが形成されている。従って、開口部３３１ａにおいては、第１の絶縁層３３１は、開口部３３１ａが形成されていない他の領域よりも薄く形成されている。
【００７３】
本実施の形態における半導体装置は、第１の絶縁層３３１を形成するためのＳｉＯ２膜を形成した後、ゲート電極４１が形成される領域のＳｉＯ２膜を所望の深さまでエッチングし開口部３３１ａを形成することにより作製することができる。これにより、第１の実施の形態における半導体装置の製造方法において、図６（ａ）及び図６（ｂ）に示される工程を同時に行うことができ、製造工程がより一層短縮することができる。また、開口部３３０ａを形成する際、電子供給層１３等は、エッチングガスやエッチング液に曝されないため、電子供給層１３等における半導体層が受けるダメージをより一層抑制することができる。尚、上記以外の内容については、第１の実施の形態と同様であり、また、本実施の形態は第２の実施の形態に適用することも可能である。
【００７４】
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００７５】
本実施の形態における半導体デバイスは、第１から第５の実施の形態における半導体装置のいずれかをディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１５に基づき説明する。尚、図１５は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第５の実施の形態に示されているものとは、異なっている。
【００７６】
最初に、第１から第５の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第５の実施の形態における半導体装置に相当するものである。
【００７７】
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４４１はゲート電極パッドであり、第１から第５の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４４２はソース電極パッドであり、第１から第５の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４４３はドレイン電極パッドであり、第１から第５の実施の形態における半導体装置のドレイン電極４３と接続されている。
【００７８】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００７９】
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第５の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。
【００８０】
最初に、図１６に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１６に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１６に示す例では３つ）４６８を備えている。図１６に示す例では、第１から第５の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００８１】
次に、図１７に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１７に示す例では、パワーアンプ４７３は、第１から第５の実施の形態における半導体装置のいずれかを有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１７に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００８２】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００８３】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された第１の絶縁層と、
前記第１の絶縁層の上に形成された第２の絶縁層と、
前記第２の絶縁層の上に形成されたゲート電極と、
を有し、
前記第１の絶縁層は、ＳｉＯ２を含む材料により形成されており、
前記第２の絶縁層は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３、ＨｆＯ２のうちから選ばれる１または２以上を含む材料により形成されていることを特徴とする半導体装置。
（付記２）
前記第２の絶縁層は、Ａｌ２Ｏ３またはＨｆＯ２を含む材料により形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された第１の絶縁層と、
前記第１の絶縁層の上に形成された第２の絶縁層と、
前記第２の絶縁層の上に形成されたゲート電極と、
を有し、
前記第１の絶縁層は、ＨｆＯ２を含む材料により形成されており、
前記第２の絶縁層は、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ５、Ｇａ２Ｏ３のうちから選ばれる１または２以上を含む材料により形成されていることを特徴とする半導体装置。
（付記４）
前記第２の絶縁層は、Ａｌ２Ｏ３を含む材料により形成されていることを特徴とする付記３に記載の半導体装置。
（付記５）
前記ゲート電極が形成される領域における前記第１の絶縁層の厚さは、３０ｎｍ以下であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記ゲート電極が形成される領域における前記第１の絶縁層の厚さは、２ｎｍ以上であることを特徴とする付記５に記載の半導体装置。
（付記７）
前記第２の半導体層の上には、前記ゲート電極が形成される領域に開口部を有する第３の絶縁層が形成されており、
前記第１の絶縁膜及び前記第２の絶縁膜は、前記開口部における前記第２の半導体層の上に形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第２の半導体層の上には、第３の絶縁層が形成されており、
前記ゲート電極が形成される領域においては、前記第３の絶縁層及び前記第２の半導体層の一部を除去することにより開口部が形成されており、
前記第１の絶縁膜及び前記第２の絶縁膜は、前記開口部における前記第２の半導体層の上に形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記９）
前記第２の半導体層の上には、第３の絶縁層が形成されており、
前記ゲート電極が形成される領域においては、前記第３の絶縁層、前記第２の半導体層及び前記第１の半導体層を除去することにより、または、前記第３の絶縁層、前記第２の半導体層及び前記第１の半導体層の一部を除去することにより開口部が形成されており、
前記第１の絶縁膜及び前記第２の絶縁膜は、前記開口部における前記第１の半導体層の上に形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記１０）
前記第１の絶縁層には、前記ゲート電極が形成される領域における前記第１の絶縁層の一部を除去することにより開口部が形成されており、
前記第２の絶縁層は、前記開口部における前記第１の絶縁膜の上に形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記１１）
前記第３の絶縁層は、ＳｉＮまたはＳｉＯ２を含む材料により形成されていることを特徴とする付記７から９のいずれかに記載の半導体装置。
（付記１２）
前記第２の半導体層に接してソース電極及びドレイン電極が設けられていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする付記１から１２のいずれかに記載の半導体装置。
（付記１４）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのうちのいずれかを含む材料により形成されていることを特徴とする付記１から１４のいずれかに記載の半導体装置。
（付記１６）
付記１から１４のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１７）
付記１から１４のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【符号の説明】
【００８４】
１１        基板
１２        電子走行層（第１の半導体層）
１２ａ      ２ＤＥＧ
１３        電子供給層（第２の半導体層）
２１        素子間分離領域
３０        絶縁膜（第３の絶縁層）
３０ａ      開口部
３１        第１の絶縁層
３２        第２の絶縁層
３３        保護絶縁膜
４１        ゲート電極
４２        ソース電極
４３        ドレイン電極
【図１】
2014183125.tif 000003
【図２】
2014183125.tif 000004
【図３】
2014183125.tif 000005
【図４】
2014183125.tif 000006
【図５】
2014183125.tif 000007
【図６】
2014183125.tif 000008
【図７】
2014183125.tif 000009
【図８】
2014183125.tif 000010
【図９】
2014183125.tif 000011
【図１０】
2014183125.tif 000012
【図１１】
2014183125.tif 000013
【図１２】
2014183125.tif 000014
【図１３】
2014183125.tif 000015
【図１４】
2014183125.tif 000016
【図１５】
2014183125.tif 000017
【図１６】
2014183125.tif 000018
【図１７】
2014183125.tif 000019