(57)【要約】【課題】低消費電力の薄膜トランジスタ４６を備えた表示装置を提供することを目的とする。【解決手段】表示装置は、ゲート電極５２、半導体層５４、ドレイン電極５６及びソース電極５８を有する薄膜トランジスタ４６を備える。ドレイン電極５６及びソース電極５８は、それぞれ、凹及び凸からなる凹凸の輪郭形状の側縁５６ｃ，５８ｃを有する。ドレイン電極５６の凹とソース電極５８の凸が対向し、ドレイン電極５６の凸とソース電極５８の凹が対向する。ドレイン電極５６は、凹凸の輪郭形状の側縁５６ｃとは反対側の側縁５６ｄに、凸と隣り合うように窪み６０を有する。【選択図】図４
2014110323.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを備え、
前記ドレイン電極及び前記ソース電極は、それぞれ、凹及び凸からなる凹凸の輪郭形状の側縁を有し、
前記ドレイン電極の前記凹と前記ソース電極の前記凸が対向し、
前記ドレイン電極の前記凸と前記ソース電極の前記凹が対向し、
前記ドレイン電極及び前記ソース電極の少なくとも一方は、前記凹凸の輪郭形状の前記側縁とは反対側の側縁に、前記凸と隣り合うように窪みを有することを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置において、
前記ドレイン電極及び前記ソース電極は、それぞれ、間隔をあけて相互に対向するように配置されていることを特徴とする表示装置。
【請求項３】
請求項１に記載された表示装置において、
前記ドレイン電極及び前記ソース電極の一方である第１電極は、他方である第２電極を囲むように配置され、
前記第２電極は、前記凹凸の輪郭形状の前記側縁及び前記窪みを有する前記側縁を相互に反対側に有し、
前記第１電極は、前記第２電極の前記凹凸の輪郭形状の前記側縁と対向するように、前記凹凸の輪郭形状の前記側縁を有することを特徴とする表示装置。
【請求項４】
請求項１から３のいずれか１項に記載された表示装置において、
前記窪みの窪む方向は、前記凸の突出する方向であることを特徴とする表示装置。
【請求項５】
ゲート電極、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを備え、
前記ドレイン電極及び前記ソース電極は、それぞれ、基幹部と、前記基幹部から分岐する複数の分岐部と、を有し、
前記ドレイン電極及び前記ソース電極の前記基幹部は、それぞれ、間隔をあけて並列し、
前記ドレイン電極の前記複数の分岐部は、前記ソース電極の前記基幹部に近づく方向に延び、
前記ソース電極の前記複数の分岐部は、前記ドレイン電極の前記基幹部に近づく方向に延び、
前記ドレイン電極の前記複数の分岐部と前記ソース電極の前記複数の分岐部は交互に配列され、
前記ドレイン電極及び前記ソース電極の少なくとも一方の前記基幹部は、前記複数の分岐部が設けられる部分で前記複数の分岐部とは反対側に窪みを有する平面形状になっていることを特徴とする表示装置。
【請求項６】
請求項５に記載された表示装置において、
前記窪みの窪む方向は、前記複数の分岐部が前記基幹部から延びる方向であることを特徴とする表示装置。
【請求項７】
請求項１から６のいずれか１項に記載された表示装置において、
前記ドレイン電極及び前記ソース電極の一方のみが前記窪みを有することを特徴とする表示装置。
【請求項８】
請求項７に記載された表示装置において、
薄膜トランジスタは、キャリアが電子であるように構成され、
前記キャリアは、前記ソース電極から前記ドレイン電極に移動し、
前記ドレイン電極が前記窪みを有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
液晶表示パネル又は有機エレクトロルミネッセンスパネルなどのパネルディスプレイは、画像信号を薄膜トランジスタで制御（オン／オフ）して画素電極に入力するようになっている。薄膜トランジスタのゲートには、走査回路（ゲート回路）に設けられた他の薄膜トランジスタによって制御（オン／オフ）された走査信号が入力される（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−８０４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、パネルディスプレイに要求される性能として低消費電力化が挙げられるようになってきた。薄膜トランジスタは、ゲート−ドレイン間に形成される寄生容量の充放電で電力が消費されるので、その消費電力を抑えることが望まれる。
【０００５】
本発明は、低消費電力の薄膜トランジスタを備えた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
（１）本発明に係る表示装置は、ゲート電極、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを備え、前記ドレイン電極及び前記ソース電極は、それぞれ、凹及び凸からなる凹凸の輪郭形状の側縁を有し、前記ドレイン電極の前記凹と前記ソース電極の前記凸が対向し、前記ドレイン電極の前記凸と前記ソース電極の前記凹が対向し、前記ドレイン電極及び前記ソース電極の少なくとも一方は、前記凹凸の輪郭形状の前記側縁とは反対側の側縁に、前記凸と隣り合うように窪みを有することを特徴とする。本発明によれば、ドレイン電極及びソース電極の少なくとも一方に窪みが形成されることでその面積が小さくなる。これにより、ゲート電極との間に形成される寄生容量を小さくすることができるので、充放電電流を減らして、消費電力を低減することができる。
【０００７】
（２）（１）に記載された表示装置において、前記ドレイン電極及び前記ソース電極は、それぞれ、間隔をあけて相互に対向するように配置されていることを特徴としてもよい。
【０００８】
（３）（１）に記載された表示装置において、前記ドレイン電極及び前記ソース電極の一方である第１電極は、他方である第２電極を囲むように配置され、前記第２電極は、前記凹凸の輪郭形状の前記側縁及び前記窪みを有する前記側縁を相互に反対側に有し、前記第１電極は、前記第２電極の前記凹凸の輪郭形状の前記側縁と対向するように、前記凹凸の輪郭形状の前記側縁を有することを特徴としてもよい。
【０００９】
（４）（１）から（３）のいずれか１項に記載された表示装置において、前記窪みの窪む方向は、前記凸の突出する方向であることを特徴としてもよい。
【００１０】
（５）本発明に係る表示装置は、ゲート電極、半導体層、ドレイン電極及びソース電極を有する薄膜トランジスタを備え、前記ドレイン電極及び前記ソース電極は、それぞれ、基幹部と、前記基幹部から分岐する複数の分岐部と、を有し、前記ドレイン電極及び前記ソース電極の前記基幹部は、それぞれ、間隔をあけて並列し、前記ドレイン電極の前記複数の分岐部は、前記ソース電極の前記基幹部に近づく方向に延び、前記ソース電極の前記複数の分岐部は、前記ドレイン電極の前記基幹部に近づく方向に延び、前記ドレイン電極の前記複数の分岐部と前記ソース電極の前記複数の分岐部は交互に配列され、前記ドレイン電極及び前記ソース電極の少なくとも一方の前記基幹部は、前記複数の分岐部が設けられる部分で前記複数の分岐部とは反対側に窪みを有する平面形状になっていることを特徴とする。本発明によれば、ドレイン電極及びソース電極の少なくとも一方に窪みが形成されることでその面積が小さくなる。これにより、ゲート電極との間に形成される寄生容量を小さくすることができるので、充放電電流を減らして、消費電力を低減することができる。
【００１１】
（６）（５）に記載された表示装置において、前記窪みの窪む方向は、前記複数の分岐部が前記基幹部から延びる方向であることを特徴としてもよい。
【００１２】
（７）（１）から（６）のいずれか１項に記載された表示装置において、前記ドレイン電極及び前記ソース電極の一方のみが前記窪みを有することを特徴としてもよい。
【００１３】
（８）（７）に記載された表示装置において、薄膜トランジスタは、キャリアが電子であるように構成され、前記キャリアは、前記ソース電極から前記ドレイン電極に移動し、前記ドレイン電極が前記窪みを有することを特徴としてもよい。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る表示装置を示す断面図である。
【図２】本実施形態に係る表示装置の回路の一部を示す図である。
【図３】走査回路の薄膜トランジスタを示す位置での表示装置の断面図である。
【図４】走査回路の薄膜トランジスタの平面図である。
【図５】本発明の実施形態に係る表示装置の変形例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。
【００１６】
図１は、本発明の実施形態に係る表示装置を示す断面図である。図１に示す表示装置は液晶表示装置であるが、それ以外の有機エレクトロルミネッセンス表示装置などにも本発明に係る表示装置は適用可能である。
【００１７】
表示装置は、第１基板１０を有する。第１基板１０には、ブラックマトリクス１２、カラーフィルタ１４、平坦化層１６及び第１配向膜１８が積層されており、カラーフィルタ基板を構成している。第１配向膜１８に対向して、セルギャップをあけて、第２配向膜２０が配置されている。第１配向膜１８及び第２配向膜２０の間に液晶材料２２が配置されている。
【００１８】
図２は、本実施形態に係る表示装置の回路の一部を示す図である。表示装置は、画像を表示するための画像表示領域２４を有する。画像表示領域２４には、液晶材料２２への電圧の印加を制御するための薄膜トランジスタ２６が設けられている。詳しくは、薄膜トランジスタ２６のゲート電極２８（図１参照）に接続された走査線３０に印加される走査信号（クロック信号）によって、信号線３２に印加される映像信号が制御される。そして、映像信号の電圧によって液晶材料２２が駆動される。
【００１９】
図１に示すように、第２基板３４には、薄膜トランジスタ２６のゲート電極２８が形成されている。薄膜トランジスタ２６は、ボトムゲート型である。薄膜トランジスタ２６が形成された第２基板３４は、ＴＦＴ（Thin Film Transistor）基板とよばれる。ゲート電極２８は、アルミニウム、モリブデン、クロム、銅、タングステン、チタン、ジルコニウム、タンタル、銀及びマンガンから選ばれた元素、またはこれらの元素を組み合わせた合金などで形成する。また、チタンの上にアルミニウムを積層する、もしくはアルミニウムの上層と下層をチタンではさむなどの積層構造を採用しても良い。
【００２０】
表示装置は、ゲート絶縁膜３６を有する。ゲート絶縁膜３６は、ゲート電極２８を覆うように第２基板３４の上に設けられている。ゲート絶縁膜３６は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜で形成することができ、これらの絶縁膜を積層した構造でもよい。
【００２１】
ゲート絶縁膜３６の上に半導体層３８が設けられている。半導体層３８のソース領域及びドレイン領域にそれぞれ接するように、ソース電極４０及びドレイン電極４２が設けられている。ソース電極４０及びドレイン電極４２は、上述したゲート電極２８として選択可能な材料から形成されており、ゲート電極２８と同じ材料から形成してもよい。
【００２２】
表示装置は、パッシベーション層４４を有する。パッシベーション層４４は、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜などの絶縁膜で形成してもよいし、これらの絶縁膜を積層して形成してもよい。パッシベーション層４４は、ソース電極４０及びドレイン電極４２の上に設けられている。パッシベーション層４４の上に第２配向膜２０が形成されている。
【００２３】
図２に示すように、画素表示領域の外側にある周辺領域には、走査線３０に印加される走査信号（クロック信号）を制御（オン／オフ）するための薄膜トランジスタ４６が設けられている。複数の薄膜トランジスタ４６を有するように走査回路４８が構成される。
【００２４】
図３は、走査回路４８の薄膜トランジスタ４６を示す位置での表示装置の断面図である。図２に示したように走査回路４８は画像表示領域２４の外側にあり、図１に示す液晶材料２２を封止するためのシール材５０（図３参照）が走査回路４８（図２参照）に重なるように設けられている。シール材５０は、第１配向膜１８及び第２配向膜２０の間に設けられている。
【００２５】
図４は、走査回路４８の薄膜トランジスタ４６の平面図である。薄膜トランジスタ４６は、ゲート電極５２、半導体層５４、ドレイン電極５６及びソース電極５８を有する。
【００２６】
ドレイン電極５６及びソース電極５８は、それぞれ、間隔をあけて相互に対向するように配置されている。ドレイン電極５６は、基幹部５６ａを有する。ソース電極５８は、基幹部５８ａを有する。ドレイン電極５６及びソース電極５８の基幹部５６ａ，５６ｂは、それぞれ、間隔をあけて並列している。
【００２７】
ドレイン電極５６は、基幹部５６ａから分岐する複数の分岐部５６ｂを有する。ドレイン電極５６の複数の分岐部５６ｂは、ソース電極５８の基幹部５８ａに近づく方向に延びている。ドレイン電極５６は、分岐部５６ｂが凸となり、基幹部５６ａの分岐部５６ｂが存在しない部分が凹となるように、凹凸の輪郭形状の側縁５６ｃを有する。
【００２８】
ソース電極５８は、基幹部５８ａから分岐する複数の分岐部５８ｂを有する。ソース電極５８の複数の分岐部５８ｂは、ドレイン電極５６の基幹部５６ａに近づく方向に延びている。ソース電極５８は、分岐部５８ｂが凸となり、基幹部５８ａの分岐部５８ｂが存在しない部分が凹となるように、凹凸の輪郭形状の側縁５８ｃを有する。
【００２９】
ドレイン電極５６の複数の分岐部５６ｂとソース電極５８の複数の分岐部５８ｂは交互に配列されている。そのため、ドレイン電極５６の凹とソース電極５８の凸が対向し、ドレイン電極５６の凸とソース電極５８の凹が対向する。
【００３０】
ドレイン電極５６及びソース電極５８の少なくとも一方（図４ではドレイン電極５６のみ）は、凹凸の輪郭形状の側縁５６ｃとは反対側の側縁５６ｄに、その凸（分岐部５６ｂ）と隣り合うように窪み６０（あるいは切り込み）を有する。ドレイン電極５６及びソース電極５８の一方のみが窪み６０を有する。窪み６０の窪む方向は、凸の突出する方向である。言い換えると、ドレイン電極５６及びソース電極５８の少なくとも一方（図４ではドレイン電極５６のみ）の基幹部５６ａは、複数の分岐部５６ｂが設けられる部分で複数の分岐部５６ｂとは反対側に窪み６０を有する平面形状になっている。窪み６０の窪む方向は、複数の分岐部５６ｂが基幹部５６ａから延びる方向である。
【００３１】
本実施形態によれば、ドレイン電極５６及びソース電極５８の少なくとも一方に窪み６０が形成されることでその面積が小さくなる。これにより、ゲート電極５２との間に形成される寄生容量を小さくすることができるので、充放電電流を減らして、消費電力を低減することができる。
【００３２】
本実施形態では、ソース電極５８からドレイン電極５６に移動するキャリアが電子となるように薄膜トランジスタ４６が構成されている。逆に、電流の流れは、ドレイン電極５６からソース電極５８の方向であり、ＨＩＧＨの走査信号（クロック信号）が走査線３０に入力されるようになっている。
【００３３】
本実施形態では、ドレイン電極５６が窪み６０を有し、ソース電極５８が窪み６０を有していない。ドレイン電極５６に窪み６０を形成することで、ドレイン電極５６と半導体層５４の接触抵抗が大きくなるため、半導体層５４に形成されるチャネルに加えられるゲート−ドレイン間の実効電圧が低くなる。これに対して、ソース電極５８には窪み６０を形成しないので、ソース電極５８と半導体層５４の接触抵抗が大きくならない（比較的小さい）ので、チャネルに加えられるゲート−ソース間の実効電圧が低くならない（比較的高い）。ゲート−ドレイン間の実効電圧が、ゲート−ソース間の実効電圧よりも高いので、ドレイン電極５６からソース電極５８の方向に電流（クロック信号）が流れやすくなる。また、ソース−ドレイン間の実効電圧を大きくすることができるので、電圧変化がなまるのを抑えることができる。
【００３４】
図５は、本発明の実施形態に係る表示装置の変形例を示す図である。本変形例では、ソース電極１５８は、ドレイン電極１５６を囲むように配置されている。ドレイン電極１５６は、凹凸の輪郭形状の側縁１５６ｃ及び窪み１６０を有する側縁１５６ｄを相互に反対側に有する。ソース電極１５８の凹凸の輪郭形状の側縁１５８ｃは、ドレイン電極１５６の凹凸の輪郭形状の側縁１５６ｃと対向する。本変形例でも、窪み１６０を形成することによって上述した効果を達成する。なお、ソース電極１５８及びドレイン電極１５６は、逆に、ドレイン電極がソース電極を囲むように入れ替えてもよい。その他の詳細は、上述した実施形態で説明した内容が該当する。
【００３５】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００３６】
１０  第１基板、１２  ブラックマトリクス、１４  カラーフィルタ、１６  平坦化層、１８  第１配向膜、２０  第２配向膜、２２  液晶材料、２４  画像表示領域、２６  薄膜トランジスタ、２８  ゲート電極、３０  走査線、３２  信号線、３４  第２基板、３６  ゲート絶縁膜、３８  半導体層、４０  ソース電極、４２  ドレイン電極、４４  パッシベーション層、４６  薄膜トランジスタ、４８  走査回路、５０  シール材、５２  ゲート電極、５４  半導体層、５６  ドレイン電極、５６ａ  基幹部、５６ｂ  分岐部、５６ｃ  凹凸の輪郭形状の側縁、５６ｄ  反対側の側縁、５８  ソース電極、５８ａ  基幹部、５８ｂ  複数の分岐部、５８ｃ  凹凸の輪郭形状の側縁、６０  窪み、１５６  ドレイン電極、１５６ｃ  凹凸の輪郭形状の側縁、１５６ｄ  反対側の側縁、１５８  ソース電極、１５８ｃ  の凹凸の輪郭形状の側縁、１６０  窪み。
【図１】
2014110323.tif 000003
【図２】
2014110323.tif 000004
【図３】
2014110323.tif 000005
【図４】
2014110323.tif 000006
【図５】
2014110323.tif 000007