(57)【要約】【課題】  待機電力の低減が可能な電源装置および該電源装置を用いた照明器具を提供する。【解決手段】  第２駆動回路２０には、スイッチング素子Ｑ２に流れる電流に応じた電圧が検出電圧Ｖｄとして入力される。第２駆動回路２０は、インダクタＬ２に流れる電流の減少の停止が検出されたときにスイッチング素子Ｑ２をオンし、検出電圧Ｖｄが所定の第１基準電圧Ｖｒ１以上となったときにスイッチング素子Ｑ２をオフする。制御回路３１は、検出電圧Ｖｄを第１基準電圧Ｖｒ１よりも高い状態に維持することでスイッチング素子Ｑ２をオフ状態に維持する第１オフ動作と、第２駆動回路２０の一部への電力の供給を停止させることでスイッチング素子Ｑ２をオフ状態に維持する第２オフ動作とを行う。出力が長時間停止される場合には、第１オフ動作から第２オフ動作に切り替えることによる待機電力の低減が可能となる。【選択図】図１
2014232602.tif 000002
【特許請求の範囲】
【請求項１】
インダクタと、
直流電源から前記インダクタへの電力の供給をオンオフするスイッチング素子と、
前記スイッチング素子に流れる電流に比例した電圧を出力する電流検出部と、
前記スイッチング素子をオンオフ駆動する駆動回路と、
前記駆動回路を制御する制御回路とを備え、
前記駆動回路は、所定の条件でトリガーを生成するトリガー生成部と、前記電流検出部の出力電圧が検出電圧として入力され前記検出電圧と基準電圧とを比較する比較部と、前記トリガー生成部が生成したトリガーと前記比較部での比較結果とに応じて前記スイッチング素子をオンオフ駆動する駆動部とを有し、
前記駆動部は、前記トリガー生成部がトリガーを生成したときに前記スイッチング素子をオンし、前記比較部での比較において前記検出電圧が前記基準電圧以上となったときに前記スイッチング素子をオフするものであって、
前記制御回路は、外部から入力される信号に応じて、
前記検出電圧と前記基準電圧との少なくとも一方を変更することで前記スイッチング素子をオフ状態に維持する第１オフ動作と、
前記駆動回路の少なくとも一部への電力の供給を停止させることで前記スイッチング素子をオフ状態に維持する第２オフ動作とを行うことを特徴とする電源装置。
【請求項２】
前記制御回路は、前記第１オフ動作において、前記検出電圧を前記基準電圧以上に維持することで前記スイッチング素子をオフ状態に維持することを特徴とする請求項１記載の電源装置。
【請求項３】
前記制御回路は、前記第２オフ動作において、前記駆動回路の全体への電力の供給を停止させることを特徴とする請求項１又は請求項２記載の電源装置。
【請求項４】
前記制御回路は、前記第２オフ動作を開始する前に前記第１オフ動作を開始し、前記第２オフ動作の開始後に前記第１オフ動作を終了することを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【請求項５】
前記制御回路は、前記第２オフ動作を終了する前に前記第１オフ動作を開始し、前記第２オフ動作の終了後に前記第１オフ動作を終了することを特徴とする請求項１〜４のいずれか１項に記載の電源装置。
【請求項６】
請求項１〜５のいずれか１項に記載の電源装置と、前記電源装置の出力により点灯する発光ダイオードとを備えることを特徴とする照明器具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置および該電源装置を用いた照明器具に関するものである。
【背景技術】
【０００２】
従来から、インダクタと、このインダクタへの外部の直流電源からの電力の入力をオンオフするスイッチング素子と、このスイッチング素子をオンオフ駆動する駆動回路とを有するＤＣ−ＤＣコンバータを備える電源装置が提供されている。上記のＤＣ−ＤＣコンバータは、スイッチング素子のオンオフに伴ってインダクタへのエネルギーの蓄積と蓄積されたエネルギーの解放（回生）とが交互に繰り返されることで、所定の直流電力を出力する。上記のようなＤＣ−ＤＣコンバータとしては、バックコンバータやブーストコンバータなどが知られている。
【０００３】
上記のスイッチング素子は、オンされた後には、スイッチング素子に流れる電流が所定の程度まで増加したタイミングでオフされる。すなわち、上記の駆動回路は、スイッチング素子に直列に接続された抵抗の両端電圧（以下、「検出電圧」と呼ぶ。）を入力され、この検出電圧が所定の基準電圧に達したタイミングでスイッチング素子をオフする。
【０００４】
さらに、上記のＤＣ−ＤＣコンバータの出力電圧により発光ダイオードを点灯させる照明器具において、検出電圧が基準電圧よりも高い状態に維持されることでスイッチング素子がオフされたままとなる状態（以下、「バーストオフ状態」と呼ぶ。）を周期的に作り出すことで発光ダイオードを間欠点灯させるものがある（例えば、特許文献１参照）。人の目に点滅として認識されない程度に十分に短い周期で上記の間欠点灯が行われることで、人の目から見た発光ダイオードの明るさは、上記の間欠点灯のオンデューティに応じた明るさとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２８０４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電源装置としては、外部から入力される信号に応じて動作するものもある。この種の電源装置においては、出力の停止中（照明器具においては消灯中）にも信号の入力を受け付けるために、入力された信号に応じて出力を停止させる際には外部の電源からの給電を停止させない。この場合、スイッチ等により外部の電源からの給電を停止させる場合と違って、出力の停止中にも信号の入力の受付が可能となる代わりに、待機電力が発生する。
【０００７】
外部の電源からの給電を停止させずに出力を停止する具体的な動作としては、上記のバーストオフ状態を継続するという動作が考えられる。しかしながら、バーストオフ状態では検出電圧を基準電圧よりも高く維持するために電力が消費される。従って、長時間継続して出力が停止される場合にバーストオフ状態を維持すると、待機電力が比較的に多くなってしまう。
【０００８】
本発明は、上記事由に鑑みて為されたものであり、その目的は、待機電力の低減が可能な電源装置および該電源装置を用いた照明器具を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電源装置は、インダクタと、直流電源から前記インダクタへの電力の供給をオンオフするスイッチング素子と、前記スイッチング素子に流れる電流に比例した電圧を出力する電流検出部と、前記スイッチング素子をオンオフ駆動する駆動回路と、前記駆動回路を制御する制御回路とを備え、前記駆動回路は、所定の条件でトリガーを生成するトリガー生成部と、前記電流検出部の出力電圧が検出電圧として入力され前記検出電圧と基準電圧とを比較する比較部と、前記トリガー生成部が生成したトリガーと前記比較部での比較結果とに応じて前記スイッチング素子をオンオフ駆動する駆動部とを有し、前記駆動部は、前記トリガー生成部がトリガーを生成したときに前記スイッチング素子をオンし、前記比較部での比較において前記検出電圧が前記基準電圧以上となったときに前記スイッチング素子をオフするものであって、前記制御回路は、外部から入力される信号に応じて、前記検出電圧と前記基準電圧との少なくとも一方を変更することで前記スイッチング素子をオフ状態に維持する第１オフ動作と、前記駆動回路の少なくとも一部への電力の供給を停止させることで前記スイッチング素子をオフ状態に維持する第２オフ動作とを行うことを特徴とする。
【００１０】
上記の電源装置において、前記制御回路は、前記第１オフ動作において、前記検出電圧を前記基準電圧以上に維持することで前記スイッチング素子をオフ状態に維持することが望ましい。
【００１１】
上記の電源装置において、前記制御回路は、前記第２オフ動作において、前記駆動回路の全体への電力の供給を停止させることが望ましい。
【００１２】
上記の電源装置において、前記制御回路は、前記第２オフ動作を開始する前に前記第１オフ動作を開始し、前記第２オフ動作の開始後に前記第１オフ動作を終了することが望ましい。
【００１３】
上記の電源装置において、前記制御回路は、前記第２オフ動作を終了する前に前記第１オフ動作を開始し、前記第２オフ動作の終了後に前記第１オフ動作を終了することが望ましい。
【００１４】
本発明の照明器具は、上記いずれかの電源装置と、前記電源装置の出力により点灯する発光ダイオードとを備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、出力が長時間停止される場合には、第２オフ動作において駆動回路の少なくとも一部への電力の供給が停止されることで、第１オフ動作が継続される場合に比べて待機電力の低減が可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態の要部を示す回路ブロック図である。
【図２】同上を示す回路ブロック図である。
【図３】バースト信号のＬレベルの継続時間が比較的に長い場合における同上の動作を示す説明図である。
【図４】バースト信号のＬレベルの継続時間が比較的に短い場合における同上の動作を示す説明図である。
【図５】第２オフ動作へ移行する際の同上の動作を示す説明図である。
【図６】第２オフ動作から復帰する際の同上の動作を示す説明図である。
【図７】同上の変更例の要部を示す回路ブロック図である。
【図８】同上の別の変更例を示す回路ブロック図である。
【図９】第２オフ動作へ移行する際の図８の例の動作を示す説明図である。
【図１０】第２オフ動作から復帰する際の図８の例の動作を示す説明図である。
【図１１】同上の更に別の変更例を示す回路ブロック図である。
【図１２】図１１の例の動作の一例を示す説明図である。
【図１３】図１１の例において第２オフ動作へ移行する際の動作の一例を示す説明図である。
【発明を実施するための形態】
【００１７】
本発明の電源装置は、インダクタＬ２と、直流電源（ブーストコンバータ１）からインダクタＬ２への電力の供給をオンオフするスイッチング素子Ｑ２と、スイッチング素子Ｑ２に流れる電流に比例した電圧を出力する電流検出部（抵抗Ｒ２）とを備える。また、本発明の電源装置は、スイッチング素子Ｑ２をオンオフ駆動する駆動回路（第２駆動回路２０）と、駆動回路（第２駆動回路２０）を制御する制御回路３１とを備える。駆動回路（第２駆動回路２０）は、所定の条件でトリガーを生成するトリガー生成部（第２比較部ＣＰ２）と、電流検出部（抵抗Ｒ２）の出力電圧が検出電圧Ｖｄとして入力され検出電圧Ｖｄと基準電圧（第１基準電圧Ｖｒ１）とを比較する比較部（第１比較部ＣＰ１）とを備える。また、駆動回路（第２駆動回路２０）は、トリガー生成部（第２比較部ＣＰ２）が生成したトリガーと比較部（第１比較部ＣＰ１）での比較結果とに応じてスイッチング素子Ｑ２をオンオフ駆動する駆動部（ドライバＤＲ）を有する。駆動部（ドライバＤＲ）は、トリガー生成部（第２比較部ＣＰ２）がトリガーを生成したときにスイッチング素子Ｑ２をオンする。また、駆動部（ドライバＤＲ）は、比較部（第１比較部ＣＰ１）での比較において検出電圧Ｖｄが基準電圧（第１基準電圧Ｖｒ１）以上となったときにスイッチング素子Ｑ２をオフする。制御回路３１は、外部から入力される信号に応じて、検出電圧Ｖｄと基準電圧（第１基準電圧Ｖｒ１）との少なくとも一方を変更することでスイッチング素子Ｑ２をオフ状態に維持する第１オフ動作を行う。また、制御回路３１は、外部から入力される信号に応じて、駆動回路（第２駆動回路２０）の少なくとも一部への電力の供給を停止させることでスイッチング素子Ｑ２をオフ状態に維持する第２オフ動作を行う。
【００１８】
制御回路３１は、第１オフ動作において、検出電圧Ｖｄを基準電圧（第１基準電圧Ｖｒ１）以上に維持することで前記スイッチング素子をオフ状態に維持することが好ましい。
【００１９】
制御回路３１は、第２オフ動作において、駆動回路（第２駆動回路２０）の全体への電力の供給を停止させることが好ましい。
【００２０】
制御回路３１は、第２オフ動作を開始する前に第１オフ動作を開始し、第２オフ動作の開始後に第１オフ動作を終了することが好ましい。
【００２１】
制御回路３１は、第２オフ動作を終了する前に第１オフ動作を開始し、第２オフ動作の終了後に第１オフ動作を終了することが好ましい。
【００２２】
本発明の照明器具は、上記の電源装置と、電源装置の出力により点灯する発光ダイオード（発光ダイオードアレイ５）とを備える。
【００２３】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００２４】
本実施形態の電源回路は、図２に示すように、外部の交流電源ＡＣから入力された交流電力を直流電力に変換して発光ダイオードアレイ５に出力することで発光ダイオードアレイ５を点灯させるものであり、発光ダイオードアレイ５とともに照明器具を構成する。発光ダイオードアレイ５は、複数個（図２では４個）の発光ダイオードからなる直列回路である。
【００２５】
詳しく説明すると、本実施形態は、ヒューズＦＵとアクロスザラインコンデンサＣｘとコモンモードチョークＣｃとを介して交流電源ＡＣから入力された交流電流を全波整流するダイオードブリッジＤＢを備える。ダイオードブリッジＤＢの直流出力端間にはコンデンサ（以下、「入力コンデンサ」と呼ぶ。）Ｃ０が接続されており、この入力コンデンサＣ０によりダイオードブリッジＤＢの直流出力（脈流出力）が平滑化される。ダイオードブリッジＤＢの低電圧側の直流出力端は、グランドに接続されている。
【００２６】
また、本実施形態は、ダイオードブリッジＤＢの出力端間に接続された直流電源としてのブーストコンバータ１と、ブーストコンバータ１が出力した直流電圧を降圧して発光ダイオードアレイ５に出力するバックコンバータ２とを備える。すなわち、発光ダイオードアレイ５は、バックコンバータ２の出力により点灯される。
【００２７】
ブーストコンバータ１は、ダイオードブリッジＤＢの高電圧側の出力端に一端を接続されたインダクタＬ１と、このインダクタＬ１の他端にアノードを接続されたダイオードＤ１と、このダイオードＤ１のカソードとグランドとの間に接続されたコンデンサ（以下、「第１出力コンデンサ」と呼ぶ。）Ｃ１とを備える。第１出力コンデンサＣ１の両端が、ブーストコンバータ１の出力端となる。
【００２８】
また、ブーストコンバータ１は、インダクタＬ１とダイオードＤ１との接続点とグランドとの間に接続されたスイッチング素子Ｑ１と、スイッチング素子Ｑ１をオンオフ駆動する第１駆動回路１０とを備える。スイッチング素子Ｑ１は、電界効果トランジスタからなり、ドレインがインダクタＬ１とダイオードＤ１との接続点に接続され、ゲートが抵抗を介して第１駆動回路１０に接続されている。また、スイッチング素子Ｑ１のソースは、電流検出用の抵抗Ｒ１を介してグランドに接続されている。
【００２９】
第１駆動回路１０は、第１出力コンデンサＣ１の両端電圧（すなわちブーストコンバータ１の出力電圧）が抵抗Ｒ１５，Ｒ１６で分圧された電圧が入力されるＦＢ端子を有する。そして、第１駆動回路１０は、ＦＢ端子に入力された上記の電圧を所定の目標電圧とするようにフィードバック動作する。このフィードバック動作により、ブーストコンバータ１の出力電圧（すなわち第１出力コンデンサＣ１の両端電圧）は一定に維持される。
【００３０】
バックコンバータ２は、カソードがブーストコンバータ１の高電圧側の出力端に接続されたダイオードＤ２と、ダイオードＤ２のカソードに一端が接続されたコンデンサ（以下、「第２出力コンデンサ」と呼ぶ。）Ｃ２とを備える。第２出力コンデンサＣ２の他端とダイオードＤ２のアノードとの間にはインダクタＬ２が接続されており、ダイオードＤ２と第２出力コンデンサＣ２とインダクタＬ２とでループが構成されている。また、第２出力コンデンサＣ２の両端が、バックコンバータ２の出力端として発光ダイオードアレイ５の両端に接続されている。
【００３１】
さらに、バックコンバータ２は、ダイオードＤ２のアノードとグランドとの間に接続されたスイッチング素子Ｑ２と、スイッチング素子Ｑ２をオンオフ駆動する第２駆動回路２０とを備える。スイッチング素子Ｑ２は電界効果トランジスタからなり、ドレインがダイオードＤ２のアノードに接続され、ゲートが抵抗Ｒ２１を介して第２駆動回路２０に接続されている。また、スイッチング素子Ｑ２のソースは、電流検出部としての抵抗Ｒ２を介してグランドに接続されている。
【００３２】
また、本実施形態は、制御を指示する信号が外部から入力される信号入力回路３０と、信号入力回路に入力された信号に応じて各駆動回路１０，２０を制御する制御回路３１とを備える。
【００３３】
信号入力回路３０に入力される信号は、無線信号であってもよいし、電気信号であってもよい。無線信号の媒体としては電波や光などが考えられる。また、信号入力回路３０に入力される電気信号としては、指示の内容を電圧値によって示す電圧信号や、指示の内容をオンデューティによって示す矩形波（いわゆるＰＷＭ信号）や、ＩＥＣ６０９２９に規定されたＤＡＬＩ（Digital Addressable Lighting Interface）規格に従った電気信号などが考えられる。いずれの場合にも信号入力回路３０は周知技術で実現可能であるので、詳細な図示並びに説明は省略する。
【００３４】
また、本実施形態は、各駆動回路１０，２０の電源電圧ＶＣＣ１や制御回路３１の電源電圧ＶＣＣ２を生成する制御電源回路４を備える。制御電源回路４は、入力コンデンサＣ０から電力を供給されて所定の直流電力を生成する集積回路からなるレギュレータ４０を備える。また、制御電源回路４は、レギュレータ４０の出力端と制御電源回路４の出力端との間に接続されたインダクタＬ４と、制御電源回路４の出力端に並列に接続されたコンデンサＣ４とを備える。さらに、制御電源回路４は、アノードをグランドに接続されてカソードをインダクタＬ４とレギュレータ４０との接続点に接続されたダイオードＤ４を備える。上記のような制御電源回路４は周知であるので、詳細な説明は省略する。
【００３５】
ここで、第１駆動回路１０と第２駆動回路２０とには、互いに共通の回路構成を有する集積回路が用いられている。各駆動回路１０，２０は、それぞれ、制御電源回路４から電源電圧ＶＣＣ１を入力されるＶＣＣ端子と、抵抗Ｒ１１，Ｒ２１を介してスイッチング素子Ｑ１，Ｑ２に接続されるＯＵＴ端子と、インダクタＬ１，Ｌ２に設けられた二次巻線の両端電圧が抵抗Ｒ１９，Ｒ２９を介して接続されるＺＣＤ端子とを有する。ＶＣＣ端子からのノイズの流入を抑えるため、ＶＣＣ端子は、コンデンサ（いわゆるバイパスコンデンサ）Ｃ１０，Ｃ２０を介してグランドに接続されている。また、各駆動回路１０，２０は、それぞれ、電流検出用の抵抗Ｒ１，Ｒ２の両端電圧が別の抵抗Ｒ１２，Ｒ２２を介して入力されるＩＳ端子を有する。
【００３６】
第２駆動回路２０の概略について図１を用いて説明する。第２駆動回路２０は、電流検出用の抵抗Ｒ２の両端電圧がＩＳ端子を通じて検出電圧Ｖｄとして非反転入力端子に入力されたコンパレータからなる第１比較部ＣＰ１を備える。第１比較部ＣＰ１の反転入力端子には、所定の第１基準電圧Ｖｒ１が入力されている。また、第２駆動回路２０は、インダクタＬ２に設けられた二次巻線の両端電圧が抵抗Ｒ２９とＺＣＤ端子とを通じてゼロクロス電圧Ｖｚとして反転入力端子に入力されたコンパレータからなる第２比較部ＣＰ２を備える。第２比較部ＣＰ２の非反転入力端子には、所定の第２基準電圧Ｖｒ２が入力されている。すなわち、インダクタＬ２に流れる電流（以下、「インダクタ電流」と呼ぶ。）ＩＬ２の減少が停止したときには、第２比較部ＣＰ２の出力がＬレベルからＨレベルとなる。つまり、第２比較部ＣＰ２は、インダクタ電流ＩＬ２のゼロクロスが検出されたという条件でトリガーを生成するトリガー生成部である。また、第２駆動回路２０は、ＲＳ型のフリップフロップＦＦと、フリップフロップＦＦの出力電圧をスイッチング素子Ｑ２の駆動に適した電圧Ｖｏに変換して抵抗Ｒ２１を介してスイッチング素子Ｑ２のゲートに入力する駆動部としてのドライバＤＲとを備える。第２比較部ＣＰ２の出力端子はフリップフロップＦＦのセット端子Ｓに接続され、第１比較部ＣＰ１の出力端子は遅延回路ＤＬを介してフリップフロップＦＦのリセット端子Ｒに接続されている。
【００３７】
次に、第２駆動回路２０の動作の一例を、図３を用いて説明する。なお、ノイズの影響を抑えるため、各比較部ＣＰ１，ＣＰ２はそれぞれヒステリシス特性を有し、第１比較部ＣＰ１とフリップフロップＦＦとの間には遅延回路ＤＬが設けられているが、以下の説明ではヒステリシス特性や遅延回路ＤＬの影響は無視している。図３におけるタイミングｔ４〜ｔ５のように駆動回路２０からスイッチング素子Ｑ２への入力電圧（以下、「駆動電圧」と呼ぶ。）ＶｏがＨレベルである期間には、スイッチング素子Ｑ２がオンされる。スイッチング素子Ｑ２がオンされている期間には、インダクタＬ２にエネルギーが蓄積され、スイッチング素子Ｑ２に流れる電流の増加に伴って検出電圧Ｖｄが徐々に上昇する。やがて図３におけるタイミングｔ５のように検出電圧Ｖｄが第１基準電圧Ｖｒ１に達すると、第１比較部ＣＰ１からフリップフロップＦＦのリセット端子ＲにＨレベルの電圧が入力されることで、駆動電圧ＶｏがＬレベルとなってスイッチング素子Ｑ２がオフされる。すると、インダクタＬ２に蓄積されたエネルギーの解放が開始され、インダクタ電流ＩＬ２が低下に転じることで、ゼロクロス電圧Ｖｚが第２基準電圧Ｖｒ２よりも高くなる。やがて図３におけるタイミングｔ６のようにインダクタＬ２からのエネルギーの解放が完了してインダクタ電流ＩＬ２が０になると、インダクタ電流ＩＬ２の減少が停止することで、ゼロクロス電圧Ｖｚが第２基準電圧Ｖｒ２を下回る。すると、第２比較部ＣＰ２からフリップフロップＦＦのセット端子ＳにＨレベルの電圧が入力されることで、駆動電圧ＶｏがＨレベルとなってスイッチング素子Ｑ２がオンされる。通常は、上記の一連の動作が繰り返されることで、バックコンバータ２の出力電流が一定に維持される。
【００３８】
また、信号入力回路３０に入力された信号が、定常点灯より低い光出力での発光ダイオードアレイ５の点灯（いわゆる調光点灯）を指示するものである場合、制御回路３１は、スイッチング素子Ｑ２をオフ状態に維持する第１オフ動作を間欠的に行う。これにより、発光ダイオードアレイ５は間欠点灯する。発光ダイオードアレイ５の間欠点灯の周波数（つまり第１オフ動作の繰り返しの周波数）は、上記の間欠点灯が人の目に点滅として認識されない程度に十分に高い周波数とされる。
【００３９】
第１オフ動作は、具体的には、Ｈレベルでの電圧が第１基準電圧Ｖｒ１よりも高い矩形波状の電圧信号（以下、「バースト信号」と呼ぶ。）ＢＲにより、検出電圧Ｖｄを第１基準電圧Ｖｒ１よりも高い電圧に維持するものである。バースト信号ＢＲは、抵抗Ｒ３６，Ｒ２５を介して、第２駆動回路２０のＩＳ端子に入力される。また、ノイズの影響を抑えるため、バースト信号ＢＲの経路はコンデンサＣ２３を介してグランドに接続されている。図２ではバースト信号ＢＲの経路において上記のコンデンサＣ２３が接続された箇所の両側に抵抗Ｒ３６，Ｒ２５を設けているが、これらの抵抗Ｒ３６，Ｒ２５の一方は省略してもよい。また、フリップフロップＦＦはリセット端子Ｒへの入力をセット端子Ｓへの入力よりも優先する。すなわち、図３におけるタイミングｔ２のように、検出電圧Ｖｄが第１基準電圧Ｖｒ１を上回っている状態でゼロクロス電圧Ｖｚが第２基準電圧Ｖｒ２を下回っても、スイッチング素子Ｑ２はオンされない。信号入力回路３０に入力された信号によって指示された光出力が低いほど、バースト信号ＢＲのオンデューティが高くされることで、発光ダイオードアレイ５の間欠点灯のオンデューティは低くされる。
【００４０】
さらに、制御回路３１は、始動時や、図３に示すタイミングｔ３のような第１オフ動作の終了時（すなわちバースト信号ＢＲがＬレベルとされるとき）には、第２基準電圧Ｖｒ２よりも高い電圧値のパルス信号（以下、「リスタート信号」と呼ぶ。）ＲＳを、ダイオードＤ２２と抵抗Ｒ２８とを介して第２駆動回路２０のＺＣＤ端子に出力する。インダクタ電流ＩＬ２が０の状態では、図３に示すタイミングｔ４のようなリスタート信号ＲＳの立ち下がりにより、第２比較部ＣＰ２の出力がＨレベルとなってスイッチング素子Ｑ２がオン駆動される。
【００４１】
第２駆動回路２０の動作の別の例を図４に示す。図４の例では、バースト信号ＢＲのＬレベルの継続時間が非常に短いことにより、インダクタ電流ＩＬ２が０に達するタイミングｔ６では常にバースト信号ＢＲにより検出電圧Ｖｄが基準電圧Ｖｒ１以上となっている。この結果、スイッチング素子Ｑ２のオン制御がリスタート信号ＲＳによってのみ行われている。また、バースト信号ＢＲが立ち下がったタイミングｔ３の後、検出電圧Ｖｄが低下しきる前に、再びバースト信号ＢＲが立ち上がるタイミングｔ０となる。これにより、バースト信号ＢＲが立ち上がってから検出電圧Ｖｄが第１基準電圧Ｖｒ１に達するまでの時間ｔ０〜ｔ５が図３の例よりも短くなり、従ってリスタート信号ＲＳによるオン状態の継続時間ｔ４〜ｔ５も短くなっている。図４の例のように、検出電圧Ｖｄが第１基準電圧Ｖｒ１に達する前にゼロクロス電圧Ｖｚが立ち下がるのであれば、バースト信号ＢＲのＬレベルの継続時間ｔ３〜ｔ０がリスタート信号ＲＳのパルス幅ｔ３〜ｔ４よりも短くても、出力が完全に停止されることはない。
【００４２】
また、図１における図示は省略されているが、各駆動回路１０，２０は、それぞれ、グランドに接続されるＧＮＤ端子と、抵抗Ｒ１３，Ｒ２３を介してグランドに接続されるＲＴ端子と、コンデンサＣ１１，Ｃ２１を介してグランドに接続されるＣＯＭＰ端子とを有する。ＲＴ端子はオン状態の継続時間（以下、「オン幅」と呼ぶ。）の上限（以下、「最大オン幅」と呼ぶ。）を設定するための端子である。すなわち、各駆動回路１０，２０は、スイッチング素子Ｑ１，Ｑ２のオン幅が、ＲＴ端子とグランドとの間の抵抗Ｒ１３，Ｒ２３に応じた最大オン幅に達したときにも、スイッチング素子Ｑ１，Ｑ２をオフする。また、ＣＯＭＰ端子に接続されたコンデンサＣ１１，Ｃ２１は、電源電圧ＶＣＣ１が所定値（例えば９Ｖ）を下回ったときに放電され、電源電圧ＶＣＣ１が所定値（例えば１３Ｖ）を上回ったときに充電を開始される。また、各駆動回路１０，２０は、ＣＯＭＰ端子の電圧が低いほど、スイッチング素子Ｑ１，Ｑ２の最大オン幅を小さくする。以上により、電源がオンされた直後には、スイッチング素子Ｑ１，Ｑ２の最大オン幅が徐々に大きくされるというソフトスタートが達成される。また、各駆動回路１０，２０は、ＣＯＭＰ端子への入力電圧が所定電圧よりも低いときには、他の端子への入力電圧に関わらずスイッチング素子Ｑ１，Ｑ２をオフ状態に維持する。
【００４３】
また、第２駆動回路２０のＦＢ端子には電源電圧ＶＣＣ１が分圧抵抗Ｒ２６，Ｒ２７によって分圧された電圧が入力されている。さらに、第２駆動回路２０のＦＢ端子は、スイッチング素子（以下、「待機用スイッチング素子」と呼ぶ。）Ｑ２１を介してグランドに接続されている。待機用スイッチング素子Ｑ２１は例えばＮＰＮトランジスタからなり、ベースが抵抗Ｒ２４を介して制御回路３１に接続されている。制御回路３１は、抵抗Ｒ２４を介して待機用スイッチング素子Ｑ２１に接続された端子から出力する電圧信号（以下、「待機信号」と呼ぶ。）ＥＮにより、待機用スイッチング素子Ｑ２１をオンオフ制御する。
【００４４】
さらに、第２駆動回路２０は、ＦＢ端子への入力電圧が反転入力端子に入力され所定の第３基準電圧Ｖｒ３が非反転入力端子に入力されたコンパレータからなる第３比較部ＣＰ３を備える。また、第２駆動回路２０は、第３比較部ＣＰ３の出力がＨレベルとなったときに第１比較部ＣＰ１や第２比較部ＣＰ２への電力の供給を停止させるデバイスコントローラＳＣを備える。すなわち、第１駆動回路１０のように、出力電圧を分圧抵抗Ｒ１５，Ｒ１６で分圧した電圧がＦＢ端子に入力されてフィードバック動作が行われる場合において、低電圧側の分圧抵抗Ｒ１５の短絡や、高電圧側の分圧抵抗Ｒ１６の開放が発生した場合であっても、デバイスコントローラＳＣの上記動作により、上記のフィードバック動作で出力電圧が過剰に高くなることが防止される。待機用スイッチング素子Ｑ２１がオフされた状態での第２駆動回路２０のＦＢ端子への入力電圧（つまり、電源電圧ＶＣＣ１が分圧抵抗Ｒ２６，Ｒ２７によって分圧された電圧）は、第３基準電圧Ｖｒ３よりも高くされている。すなわち、待機用スイッチング素子Ｑ２１がオフされている期間には第３比較部ＣＰ３の出力はＬレベルとなり、待機用スイッチング素子Ｑ２１がオンされると第３比較部ＣＰ３の出力はＨレベルとなる。
【００４５】
以下、本発明の特徴である、第２オフ動作について説明する。
【００４６】
制御回路３１には、入力コンデンサＣ０の両端電圧が分圧抵抗Ｒ５１，Ｒ５２によって分圧された電圧が入力されており、この電圧に基いて制御回路３１は停電を検出する。制御回路３１は、消灯を指示する信号が信号入力回路３０に入力されたとき、及び、停電が検出されたときに、第１比較部ＣＰ１や第２比較部ＣＰ２への電力の供給が停止される第２オフ動作への移行を開始する。第２オフ動作への移行の際には、制御回路３１は、まず、図５におけるタイミングｔ７のようにバースト信号ＢＲをＨレベルとして第１オフ動作を開始する。次に、制御回路３１は、図５におけるタイミングｔ８のように待機信号ＥＮをＨレベルとして待機用スイッチング素子Ｑ２１をオンすることでＦＢ端子の電圧を低下させ、第３比較部ＣＰ３の出力をＨレベルとする。これにより、第１比較部ＣＰ１や第２比較部ＣＰ２への電力の供給が停止される第２オフ動作が開始される。また、制御回路３１は、図５におけるタイミングｔ９のように、第２オフ動作の開始後に、バースト信号ＢＲをＬレベルとして第１オフ動作を終了することで、バースト信号ＢＲによる電力消費を停止させる。制御回路３１は、バースト信号ＢＲをＬレベルとして第１オフ動作を終了する際、上記のタイミングｔ９のように第２オフ動作中であれば（つまり待機信号ＥＮがＨレベルであれば）リスタート信号ＲＳを出力しない。
【００４７】
第２オフ動作中であって停電が検出されていない状態で、点灯を指示する信号が信号入力回路３０に入力された場合、制御回路３１は第２オフ動作からの復帰を開始する。第２オフ動作から復帰する際には、制御回路３１は、まず、図６におけるタイミングｔ１０のようにバースト信号ＢＲをＨレベルとして第１オフ動作を開始する。その後、制御回路３１は、図６におけるタイミングｔ１１のように、待機信号ＥＮをＬレベルとして待機用スイッチング素子Ｑ２１をオフし第２オフ動作を終了する。その後、制御回路３１は、図６におけるタイミングｔ１２のようにバースト信号ＢＲをＬレベルとして第１オフ動作を終了するとともに、リスタート信号ＲＳを出力する。
【００４８】
また、ブーストコンバータ１において、第１駆動回路１０のＣＯＭＰ端子はスイッチング素子Ｑ１１を介してグランドに接続されている。上記のスイッチング素子Ｑ１１はＮＰＮトランジスタからなり、上記のスイッチング素子Ｑ１１のベースには、待機信号ＥＮが抵抗Ｒ１４を介して入力される。すなわち、第２オフ動作中には、上記のスイッチング素子Ｑ１１がオンされることで、第１駆動回路１０のＣＯＭＰ端子の電圧が低下することにより、ブーストコンバータ１のスイッチング素子Ｑ１はオフ状態に維持される。
【００４９】
上記構成によれば、出力が長時間停止される場合には、検出電圧Ｖｄの変更による第１オフ動作ではなく、第２オフ動作が行われる。第２オフ動作中には、第１比較部ＣＰ１や第２比較部ＣＰ２への電力の供給が停止される。また、本実施形態においては、待機信号ＥＮによる消費電力は、バースト信号ＢＲによる消費電力よりも少ない。従って、第１オフ動作が継続される場合に比べ、待機電力が低減される。
【００５０】
また、制御回路３１は、第２オフ動作を開始する際には、まず第１オフ動作を開始してから、第１オフ動作中に第２オフ動作を開始する。第２オフ動作のみでスイッチング素子Ｑ２をオフする際にかかる時間のばらつきが、第１オフ動作のみでスイッチング素子Ｑ２をオフする際にかかる時間のばらつきよりも大きい場合、上記動作により、スイッチング素子Ｑ２がオフされるタイミングのばらつき（つまり発光ダイオードアレイ５の消灯のタイミングのばらつき）が抑えられる。また、第２オフ動作の開始直後の消費電力の低下速度よりも第１オフ動作の開始直後の消費電力の低下速度のほうが速い場合、上記動作により、第１オフ動作を開始せずに第２オフ動作を開始する場合に比べ、より高速に消費電力を低下させることができる。特に、制御回路３１が不揮発性メモリを有し、停電が検出されたことで第２オフ動作を開始する際に不揮発性メモリ内のデータを書き換える場合、データの書き換えに必要な電力を確保するためには、上記のように高速に消費電力が低下されることが望ましい。
【００５１】
さらに、制御回路３１は、第２オフ動作を終了する際には、まず第１オフ動作を開始してから、第１オフ動作中に第２オフ動作を終了する。第２オフ動作を終了してからスイッチング素子Ｑ２をオンするまでに必要な時間のばらつきが、第１オフ動作を終了してからスイッチング素子Ｑ２をオンするまでに必要な時間のばらつきよりも大きい場合、上記動作により、第２オフ動作の終了後にスイッチング素子Ｑ２がオンされるタイミングのばらつき（つまり発光ダイオードアレイ５の点灯のタイミングのばらつき）が抑えられる。
【００５２】
なお、第１オフ動作としては、上記のように検出電圧Ｖｄを変更するものに代えて、第１基準電圧Ｖｒ１を変更するものも考えられる。具体的には、制御回路３１は、第１オフ動作の際には第１基準電圧Ｖｒ１を０とし、少なくとも第１オフ動作中には所定のオフセット電圧を検出電圧Ｖｄに重畳する。上記のオフセット電圧は、第１比較部ＣＰ１の出力を確実にＨレベルとするためのものであり、例えば数百ｍＶである。ただし、上記のように第１基準電圧Ｖｒ１を可変とするために第２駆動回路２０に端子を追加すると、第２駆動回路２０へのノイズの進入の経路が増加することにより第２駆動回路２０がノイズの影響を受けやすくなってしまう。従って、第１オフ動作は、検出電圧Ｖｄを第１基準電圧Ｖｒ１よりも高くするものであることが望ましい。
【００５３】
また、第２オフ動作は、上記のようにＦＢ端子をグランドに短絡するものに限られない。例えば、第２駆動回路２０が、ＣＯＭＰ端子への入力電圧が所定値よりも低い場合に第１比較部ＣＰ１や第２比較部ＣＰ２への電力供給が停止されるような回路構成を有する場合、第２オフ動作はＣＯＭＰ端子をグランドに短絡するものであってもよい。具体的には、図７に示すように、待機用スイッチング素子Ｑ２１をＦＢ端子ではなくＣＯＭＰ端子に接続する。つまり、待機用スイッチング素子Ｑ２１は、第２オフ動作において制御回路３１からの待機信号ＥＮによりオン制御され、ＣＯＭＰ端子をグランドに短絡する。この場合、ＣＯＭＰ端子に接続されたコンデンサＣ２１は第２オフ動作中に放電されるから、第２オフ動作の終了直後には、電源がオンされた直後と同様のソフトスタートが行われる。
【００５４】
さらに、第２オフ動作としては、上記のように駆動回路１０，２０の一部（第１比較部ＣＰ１等）への電力供給を停止させるもの以外に、駆動回路１０，２０の全体への電力供給を停止させるものが考えられる。具体的には例えば、図８に示すように、制御電源回路４において、主に各駆動回路１０，２０の電源となるコンデンサ（以下、「第１電源コンデンサ」と呼ぶ。）Ｃ４１を、主に制御回路３１の電源となるコンデンサ（以下、「第２電源コンデンサ」と呼ぶ。）Ｃ４２とは別途に設ける。さらに、制御回路３１からの待機信号ＥＮに従ってレギュレータ４０から第１電源コンデンサＣ４１への充電をオンオフするスイッチング素子Ｑ４を設ける。上記のスイッチング素子Ｑ４は、例えばベースが制御回路３１とエミッタとにそれぞれ抵抗Ｒ４０，Ｒ４１を介して接続されたＰＮＰトランジスタからなる。すなわち、上記のスイッチング素子Ｑ４は、待機信号ＥＮがＬレベルである期間中にはオン状態となり、待機信号ＥＮがＨレベルである期間中にはオフ状態となる。この場合、図９に示すように、第２オフ動作の開始後に第１オフ動作を終了する（すなわちバースト信号ＢＲをＬレベルとする）タイミングｔ９は、第１電源コンデンサＣ４１の両端電圧ＶＣＣ１が０まで低下したタイミングｔ１３よりも後とされる。また、図１０に示すように、第２オフ動作の終了後に第１オフ動作を終了する（バースト信号ＢＲをＬレベルとする）タイミングｔ１２は、第１電源コンデンサＣ４１の両端電圧ＶＣＣ１が安定したタイミングｔ１４よりも後とされる。上記構成を採用すれば、第２オフ動作では各駆動回路１０，２０の全体への電力供給が停止されるから、図１の例や図７の例のように各駆動回路１０，２０の一部（第３比較部ＣＰ３やデバイスコントローラＳＣなど）への電力供給が継続される場合と比べ、第２オフ動作における消費電力が低減される。これにより、さらに待機電力を低減することができる。
【００５５】
また、図１１に示すように、１個のブーストコンバータ１の出力端に、複数個（図１１では３個）のバックコンバータ２を互いに並列に接続してもよい。図１１の例では、リスタート信号ＲＳは全てのバックコンバータ２で共通とされる一方で、バースト信号ＢＲ１，ＢＲ２，ＢＲ３はバックコンバータ２毎に個別に入力されている。これにより、図１２に示すように、第１オフ動作の終了のタイミングｔ３を全てのバックコンバータ２で共通としつつ、第１オフ動作の開始のタイミングｔ１５，ｔ１６，ｔ１７をバックコンバータ２毎に異ならせることが可能となっている。そして、第１オフ動作の開始のタイミングｔ１５，ｔ１６，ｔ１７が早いバックコンバータ２ほど、バースト信号ＢＲ１，ＢＲ２，ＢＲ３がＨレベルとされる期間が長くなり、駆動電圧Ｖｏ１，Ｖｏ２，Ｖｏ３が出力される期間が短くなる。また、図１３に示すように、第２オフ動作への移行が開始されたタイミングｔ７では、その時点で第１オフ動作を行っていない全て（図１３の例では２個）のバックコンバータ２に対して同時にバースト信号ＢＲ１，ＢＲ２の出力が開始される。
【００５６】
さらに、トリガー生成部がトリガーを生成する条件としては、上記のようにインダクタ電流ＩＬ２のゼロクロスが検出されたという条件に代えて、以前にトリガーが生成されてから一定時間が経過したという条件を採用することも考えられる。この場合、トリガー生成部は、上記の一定時間おきに周期的にトリガーを生成する回路となる。このようなトリガー生成部は周知技術で実現可能であるので、詳細な図示並びに説明は省略する。
【符号の説明】
【００５７】
１  ブーストコンバータ（直流電源）
５  発光ダイオードアレイ
２０  第２駆動回路
３１  制御回路
ＣＰ１  第１比較部
ＣＰ２  第２比較部（トリガー生成部）
ＤＲ  ドライバ（駆動部）
Ｌ２  インダクタ
Ｑ２  スイッチング素子
Ｒ２  抵抗（電流検出部）
Ｖｄ  検出電圧
Ｖｒ１  第１基準電圧
【図１】
2014232602.tif 000003
【図２】
2014232602.tif 000004
【図３】
2014232602.tif 000005
【図４】
2014232602.tif 000006
【図５】
2014232602.tif 000007
【図６】
2014232602.tif 000008
【図７】
2014232602.tif 000009
【図８】
2014232602.tif 000010
【図９】
2014232602.tif 000011
【図１０】
2014232602.tif 000012
【図１１】
2014232602.tif 000013
【図１２】
2014232602.tif 000014
【図１３】
2014232602.tif 000015