(57)【要約】【課題】光取り出し効率の低下を抑えつつ、反りやクラックを抑制できる半導体発光素子及びその製造方法を提供する。【解決手段】実施形態によれば、積層体と光学部とを備えた半導体発光素子が提供される。積層体は、第１及び第２半導体層と発光層とを含む。第２半導体層は、第１方向において第１半導体層と離間する。発光層は、第１半導体層と第２半導体層との間に設けられる。光学部は、第１方向において積層体と積層される。光学部は、第１方向に対して垂直な方向に延在する。光学部の第１方向の長さは、第１半導体層の第１方向の長さよりも長い。光学部の第１方向に対して垂直な平面に投影した面積は、積層体の平面に投影した面積よりも小さい。光学部の少なくとも一部は、Ａｌを含む。光学部の少なくとも一部のＡｌの組成比は、積層体のＡｌの組成比よりも高い。【選択図】図１
2014175496.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形の第１半導体層と、
第１方向において前記第１半導体層と離間する第２導電形の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられた発光層と、
を含む積層体と、
前記第１方向において前記積層体と積層された光透過性の光学部と、
を備え、
前記光学部は、前記第１方向に対して垂直な方向に延在し、
前記光学部の前記第１方向の長さは、前記第１半導体層の前記第１方向の長さよりも長く、
前記光学部の前記第１方向に対して垂直な平面に投影した面積は、前記積層体の前記平面に投影した面積よりも小さく、
前記光学部の少なくとも一部は、Ａｌを含み、
前記光学部の前記少なくとも一部のＡｌの組成比は、前記積層体のＡｌの組成比よりも高い半導体発光素子。
【請求項２】
前記光学部は、多層膜を含み、
前記多層膜は、第１層と、第２層と、を少なくとも含み、
前記第１層は、前記第１方向において前記積層体と離間し、
前記第２層は、前記第１層と前記積層体との間に設けられ、
前記第１層のＡｌの組成比は、前記第２層のＡｌの組成比よりも高い請求項１記載の半導体発光素子。
【請求項３】
前記多層膜は、第３層をさらに含み、
前記第３層は、前記第２層と前記積層体との間に設けられ、
前記第２層のＡｌの組成比は、前記第３層のＡｌの組成比よりも高い請求項２記載の半導体発光素子。
【請求項４】
前記光学部は、前記第１方向に積層された複数の前記多層膜を含む請求項２または３に記載の半導体発光素子。
【請求項５】
前記光学部は、ＡｌＮ、ＡｌＧａＮ、及び、ＧａＮの少なくともいずれかを含む請求項１〜４のいずれか１つに記載の半導体発光素子。
【請求項６】
前記光学部は、前記積層体と反対側を向く表面を有し、
前記表面には、凹凸が設けられ、
前記積層体は、前記積層体から前記光学部に向かう方向を向く光取り出し面を有し、
前記光取り出し面には、凹凸が設けられる請求項１〜５のいずれか１つに記載の半導体発光素子。
【請求項７】
前記光学部の前記表面に設けられた前記凹凸、及び、前記光取り出し面に設けられた前記凹凸は、前記発光層から放出される光の波長よりも大きい請求項６記載の半導体発光素子。
【請求項８】
前記光学部は、前記平面と交差する側面を有し、
前記側面は、前記第１方向に対して傾斜している請求項１〜７のいずれか１つに記載の半導体発光素子。
【請求項９】
前記側面と前記平面との成す角は、３０°以上６０°以下である請求項８記載の半導体発光素子。
【請求項１０】
前記光学部は、枠状の第１部分を含む請求項１〜９のいずれか１つに記載の半導体発光素子。
【請求項１１】
前記第１部分は、前記平面に投影したときに、前記第１半導体層の外縁に沿う請求項１０記載の半導体発光素子。
【請求項１２】
前記光学部は、前記第１部分の内側の領域を仕切る第２部分をさらに含む請求項１０または１１に記載の半導体発光素子。
【請求項１３】
前記第１半導体層と電気的に接続された第１電極をさらに備え、
前記第１電極は、前記平面に投影したときに、前記光学部の内側に沿う枠状である請求項１０〜１２のいずれか１つに記載の半導体発光素子。
【請求項１４】
前記第１電極は、外部との配線に用いられるパッド部を含み、
前記パッド部は、前記光学部の外側に配置される請求項１３記載の半導体発光素子。
【請求項１５】
成長用基板と、
前記成長用基板の上に設けられた積層膜であって、
第１導電形の第１半導体膜と、
前記成長用基板と前記積層膜との積層方向において前記第１半導体膜と離間する第２導電形の第２半導体膜と、
前記第１半導体膜と前記第２半導体膜との間に設けられた発光膜と、
を含む積層膜と、
前記成長用基板と前記積層膜との間に設けられたバッファ部であって、前記バッファ部の少なくとも一部は、Ａｌを含み、前記バッファ部の前記少なくとも一部のＡｌの組成比は、前記積層膜のＡｌの組成比よりも高いバッファ部と、
を含む加工体を準備する工程と、
前記成長用基板を除去する工程と、
前記バッファ部から光学部を形成する工程であって、前記光学部は、前記積層方向に対して垂直な方向に延在し、前記光学部の前記第１方向の長さは、前記第１半導体膜の前記第１方向の長さよりも長く、前記光学部の前記第１方向に対して垂直な平面に投影した面積は、前記積層膜の前記平面に投影した面積よりも小さく、前記光学部の少なくとも一部は、Ａｌを含み、前記光学部の前記少なくとも一部のＡｌの組成比は、前記積層膜のＡｌの組成比よりも高い光学部を形成する工程と、
を備えた半導体発光素子の製造方法。
【請求項１６】
前記バッファ部から前記光学部を形成する前記工程は、ドライエッチングによって前記バッファ部の一部を除去する工程を含む請求項１５記載の半導体発光素子の製造方法。
【請求項１７】
前記ドライエッチングのエッチングガスには、Ｃｌ２ガス、Ａｒガス、及び、Ｃｌ２ガスとＡｒガスとの混合ガスの少なくともいずれかが用いられる請求項１６記載の半導体発光素子の製造方法。
【請求項１８】
前記光学部は、前記積層膜と反対側を向く表面を有し、
前記積層膜は、前記積層膜から前記光学部に向かう方向を向く光取り出し面を有し、
前記バッファ部から前記光学部を形成する前記工程は、前記光学部の前記表面及び前記光取り出し面のそれぞれに凹凸を形成する工程をさらに含む請求項１５〜１７のいずれか１つに記載の半導体発光素子の製造方法。
【請求項１９】
前記凹凸を形成する前記工程には、ドライエッチング及びウェットエッチングの少なくとも一方が用いられる請求項１８記載の半導体発光素子の製造方法。
【請求項２０】
前記凹凸を形成する前記工程における前記ドライエッチングのエッチングガスは、Ｃｌ２ガスを含み、
前記凹凸を形成する前記工程における前記ウェットエッチングのエッチング液は、ＫＯＨ水溶液を含む請求項１９記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
発光ダイオードやレーザダイオードなどの半導体発光素子がある。半導体発光素子において、例えば、結晶成長用の基板と半導体結晶層との間に、バッファ層を設けることが行われている。バッファ層は、例えば、基板と結晶層との格子不整合を緩和させ、結晶層や基板の反りを抑制する。バッファ層は、例えば、結晶層を支持用の別の基板に貼り付けた後に、取り除かれる。この時、結晶層に反りやクラックが生じてしまう場合がある。バッファ層を残した場合には、結晶層を支持用の基板に貼り付けた後にも、反りやクラックの発生を抑えることができる。しかしながら、バッファ層を残すと、結晶層から放出される光の一部がバッファ層に吸収されてしまう。例えば、光取り出し効率が低下してしまう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４３９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、光取り出し効率の低下を抑えつつ、反りやクラックを抑制できる半導体発光素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、積層体と、光学部と、を備えた半導体発光素子が提供される。前記積層体は、第１半導体層と、第２半導体層と、発光層と、を含む。前記第１半導体層は、第１導電形である。前記第２半導体層は、第１方向において前記第１半導体層と離間し、第２導電形である。前記発光層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記光学部は、前記第１方向において前記積層体と積層され、光透過性である。前記光学部は、前記第１方向に対して垂直な方向に延在する。前記光学部の前記第１方向の長さは、前記第１半導体層の前記第１方向の長さよりも長い。前記光学部の前記第１方向に対して垂直な平面に投影した面積は、前記積層体の前記平面に投影した面積よりも小さい。前記光学部の少なくとも一部は、Ａｌを含む。前記光学部の前記少なくとものＡｌの組成比は、前記積層体のＡｌの組成比よりも高い。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）〜図１（ｃ）は、第１の実施形態に係る半導体発光素子を表す模式図である。
【図２】第１の実施形態に係る半導体発光素子の一部を表す模式的断面図である。
【図３】図３（ａ）及び図３（ｂ）は、第１の実施形態に係る加工体を表す模式図である。
【図４】図４（ａ）〜図４（ｈ）は、第１の実施形態に係る別の半導体発光素子を表す模式的平面図である。
【図５】図５（ａ）〜図５（ｅ）は、第１の実施形態に係る半導体発光素子の光学シミュレーションの結果を表す模式図である。
【図６】図６（ａ）〜図６（ｆ）は、第１の実施形態に係る半導体発光素子の応力シミュレーションの結果を表す模式図である。
【図７】図７（ａ）〜図７（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を表す模式的断面図である。
【図８】図８（ａ）〜図８（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を表す模式的断面図である。
【図９】図９（ａ）及び図９（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を表す模式的断面図である。
【図１０】第１の実施形態に係る別の半導体発光素子を表す模式的平面図である。
【図１１】第１の実施形態に係る別の半導体発光素子の特性の一例を表すグラフ図である。
【図１２】図１２（ａ）〜図１２（ｃ）は、第１の実施形態に係る別の半導体発光素子を表す模式図である。
【図１３】第１の実施形態に係る別の半導体発光素子を表す模式的断面図である。
【図１４】第２の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１（ａ）〜図１（ｃ）は、第１の実施形態に係る半導体発光素子を表す模式図である。  
図１（ａ）は、模式的斜視図であり、図１（ｂ）は、模式的平面図であり、図１（ｃ）は、図１（ｂ）のＡ１−Ａ２線断面を表す模式的断面図である。  
図１（ａ）〜図１（ｃ）に表したように、本実施形態に係る半導体発光素子１１０は、積層体ＳＢと、光学層５０と、を含む。
【０００９】
積層体ＳＢは、第１半導体層１０と、第２半導体層２０と、発光層３０と、を含む。  
第１半導体層１０は、窒化物半導体を含み、第１導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下では、第１導電形がｎ形で、第２導電形がｐ形である場合として説明する。第１半導体層１０には、例えば、ｎ形の不純物を含むＧａＮ層が用いられる。ｎ形の不純物には、例えば、Ｓｉが用いられる。
【００１０】
第２半導体層２０は、第１方向において第１半導体層１０と離間する。この例では、第１方向をＺ軸方向とする。第１方向は、例えば、第１半導体層１０の膜面に対して垂直な方向である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【００１１】
第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２半導体層２０には、例えば、ｐ形の不純物を含むＧａＮ層が用いられる。ｐ形の不純物には、例えば、Ｍｇが用いられる。第２半導体層２０の厚さは、例えば、第１半導体層１０の厚さよりも薄い。第２半導体層２０の厚さは、第１半導体層１０の厚さ以上でも良い。
【００１２】
発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。Ｚ軸方向（第１方向）は、例えば、第１半導体層１０と第２半導体層２０と発光層３０との積層方向に対応する。この例では、第２半導体層２０の上に、発光層３０が設けられ、発光層３０の上に、第１半導体層１０が設けられる。
【００１３】
発光層３０は、例えば、窒化物半導体を含む。発光層３０には、例えば、複数の障壁層と、複数の障壁層の間に設けられた井戸層と、を含む。障壁層及び井戸層は、Ｚ軸方向に沿って積層される。発光層３０には、例えばＭＱＷ（Multi-Quantum Well）構造が用いられる。発光層３０には、ＳＱＷ（Single-Quantum Well）構造を用いてもよい。障壁層には、例えば、ＧａＮ層が用いられる。井戸層には、例えば、ＩｎＧａＮ層が用いられる。
【００１４】
第１半導体層１０と第２半導体層２０との間に電圧を印加し、発光層３０に電流を流す。これにより、発光層３０から光が放出される。
【００１５】
光学層５０は、Ｚ軸方向において積層体ＳＢと積層される。光学層５０は、光透過性を有する。光学層５０は、発光層３０から放出される光に対して光透過性である。光学層５０は、光学部５２を含む。光学部５２は、Ｚ軸方向において積層体ＳＢと積層され、光透過性である。光学部５２は、Ｚ軸方向に対して垂直な方向に延在する。光学部５２は、例えば、Ｘ−Ｙ平面に対して平行な方向に延在する。光学部５２のＺ軸方向の長さＴ２は、第１半導体層１０のＺ軸方向の長さＴ１よりも長い。すなわち、光学部５２の厚さは、第１半導体層１０の厚さよりも厚い。光学部５２のＺ軸方向に対して垂直な平面（Ｘ−Ｙ平面）に投影した面積は、積層体ＳＢのＸ−Ｙ平面に投影した面積よりも小さい。光学部５２のＸ−Ｙ平面に投影した面積は、例えば、第１半導体層１０のＸ−Ｙ平面に投影した面積よりも小さい。
【００１６】
この例において、光学部５２は、枠状である。光学部５２のＸ−Ｙ平面に投影した形状は、例えば、四角環状である。光学部５２は、例えば、Ｘ−Ｙ平面に投影したときに、第１半導体層１０の外縁に沿う。この例において、光学層５０は、開口部５４を含む。開口部５４は、例えば、下の層の一部を露呈させる。光学部５２のＸ−Ｙ平面に投影した形状は、四角環状に限ることなく、Ｘ−Ｙ平面に対して平行な方向に延在する任意の形状でよい。光学層５０は、例えば、複数の開口部５４を含んでもよい。
【００１７】
光学部５２は、Ｘ−Ｙ平面と交差する側面５２ｓを有する。側面５２ｓは、例えば、Ｚ軸方向に延びる成分を少なくとも有する。光学部５２は、一対の側面５２ｓを有する。光学部５２は、例えば、内側面ＩＳと、外側面ＯＳと、を含む。内側面ＩＳは、枠状の光学部５２に囲まれる領域と対向する側面５２ｓである。外側面ＯＳは、光学部５２の外側を向く側面５２ｓである。光学部５２の一対の側面５２ｓは、Ｚ軸方向に対して傾斜している。側面５２ｓとＸ−Ｙ平面との成す角θは、例えば、３０°以上７０°以下である。内側面ＩＳとＸ−Ｙ平面との成す角θは、例えば、３０°以上７０°以下である。外側面ＯＳとＸ−Ｙ平面との成す角θは、例えば、３０°以上７０°以下である。
【００１８】
このように、側面５２ｓをＺ軸方向に対して傾斜させることにより、例えば、半導体発光素子１１０の配光角を制御することができる。なお、側面５２ｓは、例えば、Ｚ軸方向に対して実質的に平行でもよい。内側面ＩＳと外側面ＯＳとの一方のみをＺ軸方向に対して傾斜させてもよい。
【００１９】
この例において、積層体ＳＢは、中間層４０をさらに含む。中間層４０は、例えば、第１半導体層１０と光学層５０との間に設けられる。この例において、光学層５０は、中間層４０の上に設けられる。開口部５４は、例えば、中間層４０の一部を露呈させる。中間層４０は、窒化物半導体を含む。中間層４０に含まれる不純物の濃度は、例えば、第１半導体層１０に含まれる不純物の濃度よりも低い。中間層４０に含まれる不純物の濃度は、例えば、第２半導体層２０に含まれる不純物の濃度よりも低い。中間層４０には、例えば、ノンドープのＧａＮ層が用いられる。
【００２０】
中間層４０は、発光層３０と反対側を向く表面４０ａを有する。半導体発光素子１１０では、表面４０ａが、光取り出し面ＬＦとなる。中間層４０は、必要に応じて設けられ、省略可能である。積層体ＳＢは、他の層をさらに含んでもよい。光取り出し面ＬＦは、例えば、積層体ＳＢにおいて、積層体ＳＢから光学層５０に向かう方向を向く面である。光取り出し面ＬＦは、例えば、Ｚ軸方向と交差する。光取り出し面ＬＦは、例えば、積層体ＳＢにおいて、最も外側に位置し、かつ光反射性の部材と対向しない部分を有する面である。例えば、中間層４０を含まない場合には、第１半導体層１０の表面が、光取り出し面ＬＦとなる。例えば、中間層４０と光学層５０との間にさらに別の層を含む場合には、その層の表面が、光取り出し面ＬＦとなる。
【００２１】
半導体発光素子１１０は、例えば、基板４と、第１電極１１と、第２電極１２と、第３電極１３と、をさらに含む。
【００２２】
基板４は、Ｚ軸方向において、積層体ＳＢと積層される。積層体ＳＢは、基板４と光学層５０との間に設けられる。すなわち、基板４の上に積層体ＳＢが設けられ、積層体ＳＢの上に光学層５０が設けられる。基板４は、例えば、積層体ＳＢを支持する。基板４は、例えば、シリコンを含む。基板４は、例えば、シリコン基板である。基板４は、例えば、導電性を有する。この例では、基板４が、第２半導体層２０と電気的に接続されている。
【００２３】
第１電極１１は、第１半導体層１０と電気的に接続される。この例では、第１半導体層１０が、発光層３０と第１電極１１との間に設けられる。すなわち、この例では、第１電極１１が、第１半導体層１０の上に設けられる。中間層４０には、開口４０ｂが設けられている。開口４０ｂは、第１電極１１の一部を露呈させる。第１電極１１は、第１半導体層１０のうちの開口４０ｂに露呈された部分の上に設けられる。第１電極１１は、例えば、第１半導体層１０に接する。これにより、第１電極１１が、第１半導体層１０と電気的に接続される。
【００２４】
第１電極１１は、例えば、枠状である。第１電極１１は、例えば、Ｘ−Ｙ平面に投影したときに、第１電極１１の一部と重ならない。これにより、発光層３０から放出された光が、第１電極１１の開口部分を介して外部に出射する。第１電極１１は、例えば、Ｘ−Ｙ平面に投影したときに、光学層５０と重ならない位置に配置される。第１電極１１は、例えば、光学部５２の内側に沿う枠状である。
【００２５】
第１電極１１は、例えば、発光層３０から放出される光に対して反射性である。第１電極１１は、例えば、Ｔｉ、Ｐｔ、Ａｌ、Ａｇ、Ｎｉ、Ａｕ及びＴａの少なくともいずれかを含む。第１電極１１には、例えば、Ｔｉ、Ｐｔ、Ａｌ、Ａｇ、Ｎｉ、Ａｕ及びＴａの少なくともいずれかを含む合金が用いられる。第１電極１１は、Ａｌ及びＡｇの少なくともいずれかを含むことがより望ましい。これにより、例えば、第１電極１１において、発光層３０から放出される光に対して高い反射性を持たせることができ、光取り出し効率を改善することができる。第１電極１１の厚さは、例えば、１０ｎｍ以上１０μｍ以下である。
【００２６】
第１電極１１には、パッド部１１ｐが設けられている。パッド部１１ｐは、例えば、第１電極１１と外部の部材との配線に用いられる。パッド部１１ｐには、例えば、Ｔｉ、Ｐｔ及びＡｕの少なくともいずれかの金属、または、これら少なくともいずれかの金属を含む合金が用いられる。
【００２７】
第２電極１２は、例えば、第２半導体層２０と基板４との間に設けられる。第２電極１２は、第２半導体層２０及び基板４と電気的に接続される。基板４は、例えば、第２電極１２を介して第２半導体層２０と電気的に接続される。第２電極１２は、例えば、発光層３０から放出される光に対して反射性である。第２電極１２は、例えば、Ａｇを含む。第２電極１２には、例えば、Ａｇ及びＡｇ合金のいずれか一方が用いられる。これにより、例えば、第２電極１２において、高い反射性が得られる。第２電極１２の厚さは、例えば、１０ｎｍ以上１０μｍ以下である。
【００２８】
第３電極１３は、例えば、Ｚ軸方向において基板４と積層される。基板４は、例えば、第２電極１２と第３電極１３との間に設けられる。第３電極１３は、例えば、基板４と電気的に接続される。第３電極１３は、例えば、基板４及び第２電極１２を介して第２半導体層２０と電気的に接続される。第３電極１３は、例えば、外部の部材との電気的な接続に用いられる。
【００２９】
図２は、第１の実施形態に係る半導体発光素子の一部を表す模式的断面図である。  
図２は、光学層５０を表す模式的断面図である。  
図２に表したように、光学層５０の光学部５２は、多層膜６０を含む。多層膜６０は、第１層６１と、第２層６２と、第３層６３と、を含む。第１層６１は、Ｚ軸方向において積層体ＳＢと離間する。第２層６２は、第１層６１と積層体ＳＢとの間に設けられる。第３層６３は、第２層６２と積層体ＳＢとの間に設けられる。すなわち、第１層６１は、第２層６２の上に設けられる。第２層６２は、第３層６３の上に設けられる。
【００３０】
第１層６１〜第３層６３は、例えば、窒化物半導体を含む。また、第１層６１及び第２層６２は、Ａｌを含む。第３層６３は、Ａｌを含んでもよいし、Ａｌを実質的に含まなくてもよい。第１層６１のＡｌの組成比は、第２層６２のＡｌの組成比よりも高い。第２層６２のＡｌの組成比は、第３層６３のＡｌの組成比よりも高い。
【００３１】
第１層６１には、例えば、ＡｌＮ層が用いられる。第２層６２には、例えば、ＡｌＧａＮ層が用いられる。第３層６３には、例えば、ＧａＮ層が用いられる。第１層６１は、例えば、第２層６２よりもＡｌの組成比の高いＡｌＧａＮ層でもよい。第３層６３は、例えば、第２層６２よりもＡｌの組成比の低いＡｌＧａＮ層でもよい。
【００３２】
このように、光学部５２の少なくとも一部は、Ａｌを含む。半導体発光素子１１０では、例えば、第１層６１と第２層６２とが、Ａｌを含む。光学部５２の少なくとも一部のＡｌの組成比は、例えば、積層体ＳＢのＡｌの組成比よりも高い。光学部５２の少なくとも一部のＡｌの組成比は、例えば、第１半導体層１０のＡｌの組成比よりも高い。光学部５２の少なくとも一部のＡｌの組成比は、例えば、第２半導体層２０のＡｌの組成比よりも高い。
【００３３】
前述のように、第１半導体層１０、第２半導体層２０及び発光層３０には、例えば、ＧａＮ層が用いられる。第１半導体層１０、第２半導体層２０及び発光層３０は、例えば、実質的にＡｌを含まない。従って、例えば、ＡｌＮ層である第１層６１のＡｌの組成比、及び、ＡｌＧａＮ層である第２層６２のＡｌの組成比は、第１半導体層１０、第２半導体層２０及び発光層３０のそれぞれのＡｌの組成比よりも高い。
【００３４】
光学部５２は、例えば、複数の多層膜６０を含む。複数の多層膜６０のそれぞれは、Ｚ軸方向に積層される。すなわち、光学部５２では、例えば、複数の第１層６１と、複数の第２層６２と、複数の第３層６３と、が、第３層６３、第２層６２及び第１層６１の順に、Ｚ軸方向に繰り返し積層される。
【００３５】
この例では、光学部５２が、３つの多層膜６０を含む。光学部５２に含まれる多層膜６０の数は、３つに限ることなく、１つまたは２つでもよいし、４つ以上でもよい。多層膜６０に含まれる層の数は、３つに限ることなく、２つでもよいし、４つ以上でもよい。多層膜６０は、Ａｌを含む層を少なくとも１つ有していればよい。但し、多層膜６０は、Ａｌの組成比の異なる複数の層を有し、Ａｌの組成比を段階的に変化させることが好ましい。光学部５２は、例えば、ＡｌＮ層やＡｌＧａＮ層などの単層構造でもよい。
【００３６】
図３（ａ）及び図３（ｂ）は、第１の実施形態に係る加工体を表す模式図である。  
図３（ａ）は、半導体発光素子１１０の製造に用いられる加工体１１０ｗを表す模式的断面図である。半導体発光素子１１０は、加工体１１０ｗを加工することによって製造される。図３（ｂ）は、加工体１１０ｗに含まれる複数の層のそれぞれの格子間隔を表す模式図である。図３（ｂ）では、紙面に対して左側に向かうほど、対応する層の格子間隔が大きくなることを表している。
【００３７】
図３（ａ）に表したように、加工体１１０ｗは、例えば、成長用基板５と、積層膜ＳＦと、第１バッファ部ＢＦ１と、第２バッファ部ＢＦ２と、を含む。
【００３８】
成長用基板５は、例えば、シリコンを含む。成長用基板５は、例えば、シリコン基板（シリコンウェーハ）である。成長用基板５は、例えば、サファイア基板などでもよい。
【００３９】
積層膜ＳＦは、Ｚ軸方向において、成長用基板５に積層される。積層膜ＳＦは、成長用基板５の上に設けられる。積層膜ＳＦは、第１半導体層１０となる第１導電形の第１半導体膜１０ｆと、第２半導体層２０となる第２導電形の第２半導体膜２０ｆと、発光層３０となる発光膜３０ｆと、中間層４０となる中間膜４０ｆと、を含む。
【００４０】
加工体１１０ｗでは、第２半導体膜２０ｆが、成長用基板５と積層膜ＳＦとの積層方向（Ｚ軸方向）において、第１半導体膜１０ｆと離間する。発光膜３０ｆは、第１半導体膜１０ｆと第２半導体膜２０ｆとの間に設けられる。この例では、第１半導体膜１０ｆが、発光膜３０ｆと中間膜４０ｆとの間に設けられる。この例では、中間膜４０ｆの上に第１半導体膜１０ｆが設けられ、第１半導体膜１０ｆの上に発光膜３０ｆが設けられ、発光膜３０ｆの上に第２半導体膜２０ｆが設けられる。
【００４１】
第１バッファ部ＢＦ１は、成長用基板５と積層膜ＳＦとの間に設けられる。第１バッファ部ＢＦ１は、例えば、多層膜７０を含む。多層膜７０は、例えば、第１膜７１と、第２膜７２と、第３膜７３と、を含む。第２膜７２は、例えば、第１膜７１と積層膜ＳＦとの間に設けられる。第３膜７３は、例えば、第２膜７２と積層膜ＳＦとの間に設けられる。すなわち、第１膜７１の上に第２膜７２が設けられ、第２膜７２の上に第３膜７３が設けられる。
【００４２】
第１膜７１には、例えば、ＡｌＮ層が用いられる。第１膜７１の厚さ（Ｚ軸方向の長さ）は、例えば、１２ｎｍである。第１膜７１の厚さは、例えば、５ｎｍ以上２０ｎｍ以下である。
【００４３】
第２膜７２には、例えば、ＡｌＧａＮ層が用いられる。第２膜７２の厚さは、例えば、２０ｎｍである。第２膜７２の厚さは、例えば、１０ｎｍ以上３０ｎｍ以下である。第２膜７２におけるＡｌの組成比は、例えば、５０％である。第２膜７２におけるＡｌの組成比は、例えば、４０％以上６０％以下である。
【００４４】
第３膜７３には、例えば、ＧａＮ層が用いられる。第３膜７３の厚さは、例えば、５００ｎｍである。第３膜７３の厚さは、例えば、４００ｎｍ以上６００ｎｍ以下である。
【００４５】
第１バッファ部ＢＦ１は、複数の多層膜７０を含む。複数の多層膜７０のそれぞれは、Ｚ軸方向に積層される。すなわち、第１バッファ部ＢＦ１では、例えば、複数の第１膜７１と、複数の第２膜７２と、複数の第３膜７３と、が、この順に、Ｚ軸方向に繰り返し積層される。この例では、第１バッファ部ＢＦ１が、３つの多層膜７０を含む。第１バッファ部ＢＦ１に含まれる多層膜７０の数は、１つまたは２つでもよいし、４つ以上でもよい。また、多層膜７０に含まれる膜の数は、３つに限ることなく、２つ以上の任意の数でよい。
【００４６】
このように、第１バッファ部ＢＦ１の少なくとも一部は、Ａｌを含む。この例では、第１膜７１及び第２膜７２が、Ａｌを含む。第１バッファ部ＢＦ１の少なくとも一部の組成比は、積層膜ＳＦのＡｌの組成比よりも高い。
【００４７】
光学層５０は、第１バッファ部ＢＦ１を加工することによって形成される。すなわち、多層膜７０が、多層膜６０となる。第１膜７１が、第１層６１となる。第２膜７２が、第２層６２となる。第３膜７３が、第３層６３となる。
【００４８】
第２バッファ部ＢＦ２は、成長用基板５と第１バッファ部ＢＦ１との間に設けられる。第２バッファ部ＢＦ２は、例えば、第１バッファ膜８１と、第２バッファ膜８２と、第３バッファ膜８３と、第４バッファ膜８４と、第５バッファ膜８５と、を含む。なお、第２バッファ部ＢＦ２に含まれるバッファ膜の数は、５つに限ることなく、１つから４つでもよいし、６つ以上でもよい。
【００４９】
第２バッファ膜８２は、第１バッファ膜８１と第１バッファ部ＢＦ１との間に設けられる。第３バッファ膜８３は、第２バッファ膜８２と第１バッファ部ＢＦ１との間に設けられる。第４バッファ膜８４は、第３バッファ膜８３と第１バッファ部ＢＦ１との間に設けられる。第５バッファ膜８５は、第４バッファ膜８４と第１バッファ部ＢＦ１との間に設けられる。すなわち、第１バッファ膜８１の上に第２バッファ膜８２が設けられ、第２バッファ膜８２の上に第３バッファ膜８３が設けられ、第３バッファ膜８３の上に第４バッファ膜８４が設けられ、第４バッファ膜８４の上に第５バッファ膜８５が設けられる。
【００５０】
第１バッファ膜８１には、例えば、ＡｌＮ層が用いられる。第１バッファ膜８１の厚さは、例えば、１２０ｎｍである。第１バッファ膜８１の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下である。
【００５１】
第２バッファ膜８２には、例えば、ＡｌＧａＮ層が用いられる。第２バッファ膜８２の厚さは、例えば、１００ｎｍである。第２バッファ膜８２の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下である。第２バッファ膜８２のＡｌの組成比は、第１バッファ膜８１のＡｌの組成比よりも低い。第２バッファ膜８２におけるＡｌの組成比は、例えば、５０％である。第２バッファ膜８２におけるＡｌの組成比は、例えば、４０％以上６０％以下である。
【００５２】
第３バッファ膜８３には、例えば、ＡｌＧａＮ層が用いられる。第３バッファ膜８３の厚さは、例えば、２００ｎｍである。第３バッファ膜８３の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。第３バッファ膜８３のＡｌの組成比は、第２バッファ膜８２のＡｌの組成比よりも低い。第３バッファ膜８３におけるＡｌの組成比は、例えば、３０％である。第３バッファ膜８３におけるＡｌの組成比は、例えば、２０％以上４０％以下である。
【００５３】
第４バッファ膜８４には、例えば、ＡｌＧａＮ層が用いられる。第４バッファ膜８４の厚さは、例えば、２５０ｎｍである。第４バッファ膜８４の厚さは、例えば、１５０ｎｍ以上３５０ｎｍ以下である。第４バッファ膜８４のＡｌの組成比は、第３バッファ膜８３のＡｌの組成比よりも低い。第４バッファ膜８４におけるＡｌの組成比は、例えば、１５％である。第４バッファ膜８４におけるＡｌの組成比は、例えば、５％以上２５％以下である。
【００５４】
第５バッファ膜８５には、例えば、ＧａＮ層が用いられる。第５バッファ膜８５の厚さは、例えば、４００ｎｍである。第５バッファ膜８５の厚さは、例えば、３００ｎｍ以上５００ｎｍ以下である。第５バッファ膜８５のＡｌの組成比は、第４バッファ膜８４のＡｌの組成比よりも低い。
【００５５】
図３（ｂ）に表したように、第１バッファ部ＢＦ１及び第２バッファ部ＢＦ２は、例えば、シリコンを含む成長用基板５とＧａＮを含む第１半導体膜１０ｆとの間の格子間隔の差を段階的に変化させる。例えば、Ａｌの組成比の異なる複数の層を積層させることにより、隣接する層同士の格子間隔の差を小さくする。これにより、第１バッファ部ＢＦ１及び第２バッファ部ＢＦ２は、例えば、徐々に格子間隔を変化させることで、緩和を生じさせずに、応力を蓄積する。第１バッファ部ＢＦ１及び第２バッファ部ＢＦ２は、例えば、蓄積された応力に起因する積層膜ＳＦの反りを抑制する。第１バッファ部ＢＦ１及び第２バッファ部ＢＦ２は、例えば、積層膜ＳＦに蓄積される応力を制御するための応力制御層である。
【００５６】
製造過程において第１バッファ部ＢＦ１及び第２バッファ部ＢＦ２を除去する半導体発光素子がある。このような半導体発光素子では、第１バッファ部ＢＦ１及び第２バッファ部ＢＦ２を除去した後に、応力のバランスが崩れ、積層膜ＳＦ及び積層膜ＳＦから形成される積層体ＳＢに、反りやクラックが生じてしまう場合がある。積層体ＳＢの反りやクラックは、例えば、半導体発光素子の歩留まりを低下させる。
【００５７】
例えば、積層体ＳＢの反りやクラックを抑制するために、応力制御層を積層体ＳＢの上にそのまま残すことも考えられる。しかしながら、この場合には、例えば、発光層３０から放出された光の一部が、応力制御層に吸収され、光取り出し効率が低下してしまう。
【００５８】
これに対して、本実施形態に係る半導体発光素子１１０では、光学部５２を含む光学層５０を設ける。光学層５０は、例えば、第１バッファ部ＢＦ１を加工することにより、第１バッファ部ＢＦ１から形成される。これにより、半導体発光素子１１０では、例えば、応力のバランスが崩れることを抑制できる。すなわち、半導体発光素子１１０では、例えば、積層体ＳＢに反りやクラックが生じることを抑制することができる。
【００５９】
また、光学層５０は、開口部５４を含み、開口部５４を介して発光層３０から放出された光を透過させる。これにより、半導体発光素子１１０では、発光層３０から放出された光の光学層５０での吸収を抑えることができる。すなわち、半導体発光素子１１０では、光取り出し効率の低下を抑えることができる。
【００６０】
このように、半導体発光素子１１０では、光取り出し効率の低下を抑えつつ、反りやクラックを抑制できる。
【００６１】
図４（ａ）〜図４（ｈ）は、第１の実施形態に係る別の半導体発光素子を表す模式的平面図である。  
図４（ａ）に表したように、半導体発光素子１１１では、光学層５０の光学部５２が、第１部分５２ａと、第２部分５２ｂと、第３部分５２ｃと、を含む。第１部分５２ａは、枠状である。第１部分５２ａは、例えば、積層体ＳＢの外縁に沿う。第１部分５２ａのＸ−Ｙ平面に投影した形状は、四角環状である。第２部分５２ｂ及び第３部分５２ｃは、第１部分５２ａの内側の領域を仕切る。第２部分５２ｂは、例えば、第１部分５２ａの一方の対角線に沿って延びる。第３部分５２ｃは、例えば、第１部分５２ａの他方の対角線に沿って延びる。すなわち、この例において、第２部分５２ｂ及び第３部分５２ｃのＸ−Ｙ平面に投影した形状は、Ｘ字状である。このように、光学部５２のＸ−Ｙ平面に投影した形状は、例えば、四角形状の枠の内側をＸ字状に仕切った形状でもよい。
【００６２】
また、この例において、光学層５０は、４つの開口部５４を含む。そして、この例では、第１電極１１が、４つの部分を含む。第１電極１１の４つの部分のそれぞれは、Ｘ−Ｙ平面に投影したときに、４つの開口部５４のそれぞれと重なり、光学部５２の内側に沿う枠状である。第１電極１１の４つの部分のそれぞれは、図示を省略した配線部分によって電気的に接続される。配線部分は、例えば、光学層５０の上を通ってもよいし、光学層５０の下を通ってもよい。
【００６３】
このように、光学層５０が複数の開口部５４を含む場合には、複数の開口部５４のそれぞれと重なる部分に第１電極１１を配置する。これにより、例えば、第１半導体層１０に対して印加される電圧のＸ−Ｙ平面に対して平行な方向におけるバラツキを抑制できる。なお、第１電極１１は、例えば、必ずしも複数の開口部５４のそれぞれに対応する部分を有していなくてもよい。
【００６４】
図４（ｂ）に表したように、半導体発光素子１１２では、光学部５２が、第１部分５２ａと、第２部分５２ｂと、を含む。このように、光学部５２のＸ−Ｙ平面に投影した形状は、例えば、四角形状の枠の内側を対角線に沿って仕切った形状でもよい。
【００６５】
図４（ｃ）に表したように、半導体発光素子１１３では、光学部５２が、第１部分５２ａと、第２部分５２ｂと、第３部分５２ｃと、第４部分５２ｄと、を含む。第１部分５２ａは、例えば、四角環状である。第２部分５２ｂ、第３部分５２ｃ及び第４部分５２ｄは、第１部分５２ａの内側の領域を仕切る。第２部分５２ｂは、例えば、第１部分５２ａの１つの辺の中央付近から第１部分５２ａの中心に向かって延びる。第３部分５２ｃは、例えば、第１部分５２ａの１つの頂点部分から第１部分５２ａの中心に向かって延びる。第４部分５２ｄは、例えば、第１部分５２ａの別の１つの頂点部分から第１部分５２ａの中心に向かって延びる。すなわち、この例において、第２部分５２ｂ、第３部分５２ｃ及び第４部分５２ｄのＸ−Ｙ平面に投影した形状は、Ｙ字状である。このように、光学部５２のＸ−Ｙ平面に投影した形状は、例えば、四角形状の枠の内側をＹ字状に仕切った形状でもよい。
【００６６】
図４（ｄ）に表したように、半導体発光素子１１４では、光学部５２が、第１部分５２ａと、第２部分５２ｂと、第３部分５２ｃと、を含む。第１部分５２ａは、例えば、四角環状である。第２部分５２ｂ及び第３部分５２ｃは、第１部分５２ａの内側の領域を仕切る。第２部分５２ｂは、例えば、第１部分５２ａの１つの辺に対して平行な方向に延びる。第３部分５２ｃは、例えば、第１部分５２ａの前記１つの辺と交差する別の１つの辺に対して平行な方向に延びる。第３部分５２ｃは、例えば、第２部分５２ｂに対して直交する。すなわち、この例において、第２部分５２ｂ及び第３部分５２ｃのＸ−Ｙ平面に投影した形状は、十字状である。このように、光学部５２のＸ−Ｙ平面に投影した形状は、例えば、四角形状の枠の内側を十字状に仕切った形状でもよい。
【００６７】
図４（ｅ）に表したように、半導体発光素子１１５では、光学部５２が、第１部分５２ａと、第２部分５２ｂと、を含む。第１部分５２ａは、例えば、四角環状である。第２部分５２ｂは、例えば、第１部分５２ａの１つの辺に対して平行な方向に延びる。このように、光学部５２のＸ−Ｙ平面に投影した形状は、例えば、四角形状の枠の内側を枠の１つの辺に対して平行に仕切った形状でもよい。
【００６８】
図４（ｆ）に表したように、半導体発光素子１１６では、光学部５２のＸ−Ｙ平面に投影した形状が、六角形の枠状である。このように枠状の光学部５２の形状は、四角形状に限ることなく、他の多角形状でもよい。
【００６９】
また、半導体発光素子１１６では、パッド部１１ｐが、枠状の光学部５２の外側に配置される。パッド部１１ｐは、例えば、中間層４０の表面４０ａ（光取り出し面ＬＦ）上において、光学部５２の外側に配置される。このように、パッド部１１ｐは、光学部５２の外側に配置してもよい。このとき、パッド部１１ｐは、例えば、図示を省略した配線を介して、第１電極１１と電気的に接続される。配線は、光学層５０の上を通ってもよいし、光学層５０の下を通ってもよい。
【００７０】
図４（ｇ）に表したように、半導体発光素子１１７では、光学部５２が、第１部分５２ａと、第２部分５２ｂと、第３部分５２ｃと、第４部分５２ｄと、を含む。第１部分５２ａは、例えば、六角形状の環状である。第２部分５２ｂ、第３部分５２ｃ及び第４部分５２ｄは、第１部分５２ａの内側の領域を仕切る。第２部分５２ｂは、例えば、第１部分５２ａの中心を通る１つの対角線に沿って延びる。第３部分５２ｃは、例えば、第１部分５２ａの中心を通る別の１つの対角線に沿って延びる。第４部分５２ｄは、例えば、第１部分５２ａの中心を通る別の１つの対角線に沿って延びる。このように、光学部５２のＸ−Ｙ平面に投影した形状は、例えば、六角形状の枠の内側を中心を通る各対角線に沿って仕切った形状でもよい。
【００７１】
図４（ｈ）に表したように、半導体発光素子１１８では、光学部５２のＸ−Ｙ平面に投影した形状が、実質的に円形の枠状である。光学部５２のＸ−Ｙ平面に投影した形状が、円環状である。このように枠状の光学部５２の形状は、四角形状に限ることなく、円形や楕円形などでもよい。
【００７２】
図５（ａ）〜図５（ｅ）は、第１の実施形態に係る半導体発光素子の光学シミュレーションの結果を表す模式図である。  
図５（ａ）〜図５（ｄ）は、光学シミュレーションに用いたモデルＭ１１〜Ｍ１４を表す模式的断面図である。  
図５（ｅ）は、光学シミュレーションの結果の一例を表すグラフ図である。
【００７３】
図５（ａ）に表したように、モデルＭ１１では、光学層５０が設けられていない。すなわち、モデルＭ１１は、製造過程において応力制御層である第１バッファ部ＢＦ１及び第２バッファ部ＢＦ２を除去したモデルである。
【００７４】
図５（ｂ）に表したように、モデルＭ１２では、光学層５０が、第１半導体層１０の全体を覆う。モデルＭ１２では、光学部５２が設けられていない。すなわち、モデルＭ１２は、第１バッファ部ＢＦ１をそのまま残したモデルである。
【００７５】
図５（ｃ）及び図５（ｄ）に表したように、モデルＭ１３及びモデルＭ１４では、光学層５０が、光学部５２を含む。すなわち、モデルＭ１３及びモデルＭ１４が、本実施形態に係る半導体発光素子のモデルである。モデルＭ１３とモデルＭ１４とでは、側面５２ｓの角θの値が異なる。モデルＭ１３では、角θが、３０°である。一方、モデルＭ１４では、角θが、６０°である。
【００７６】
各モデルＭ１１〜Ｍ１４において、積層体ＳＢのＸ−Ｙ平面に投影した形状は、正方形状とした。モデルＭ１３及びモデルＭ１４において、光学部５２のＸ−Ｙ平面に投影した形状は、四角環状である。すなわち、モデルＭ１３及びモデルＭ１４は、半導体発光素子１１０のモデルである。モデルＭ１３及びモデルＭ１４において、光学部５２のＸ−Ｙ平面に投影した面積は、積層体ＳＢのＸ−Ｙ平面に投影した面積の２０％とした。但し、光学部５２の面積の計算は、側面５２ｓを含まない上面部分の面積で計算した。従って、角θの小さいモデルＭ１３の光学部５２の面積は、厳密には、モデルＭ１４の光学部５２の面積よりも僅かに大きい。
【００７７】
図５（ｅ）は、各モデルＭ１１〜Ｍ１４のそれぞれの光取り出し効率の計算結果を表す。図５（ｅ）では、モデルＭ１１の結果を基準とし、モデルＭ１１の光取り出し効率に対する相対的な変化を表している。
【００７８】
図５（ｅ）に表したように、モデルＭ１２では、モデルＭ１１に対して約３．５９％光取り出し効率が低下してしまう。これに対して、モデルＭ１３の光取り出し効率は、モデルＭ１１に対して約−０．７５％であり、モデルＭ１４の光取り出し効率は、モデルＭ１１に対して約−０．４７％である。このように、光学部５２を含む光学層５０を設けた場合には、光学層５０を設けない場合に対する光取り出し効率の低下を１％未満に抑えることができる。従って、本実施形態に係る半導体発光素子１１０では、光学層５０を設けた場合にも、光取り出し効率の低下を抑えることができる。
【００７９】
図６（ａ）〜図６（ｆ）は、第１の実施形態に係る半導体発光素子の応力シミュレーションの結果を表す模式図である。  
図６（ａ）は、応力シミュレーションに用いたモデルＭ２１を表す模式的斜視図である。  
図６（ｂ）は、モデルＭ２１の応力シミュレーションの結果を模式的に表す。  
図６（ｃ）は、応力シミュレーションに用いたモデルＭ２２を表す模式的斜視図である。  
図６（ｄ）は、モデルＭ２２の応力シミュレーションの結果を模式的に表す。  
図６（ｅ）は、応力シミュレーションに用いたモデルＭ２３を表す模式的斜視図である。  
図６（ｆ）は、モデルＭ２３の応力シミュレーションの結果を模式的に表す。
【００８０】
図６（ａ）に表したように、モデルＭ２１では、光学層５０が設けられていない。  
図６（ｂ）に表したように、モデルＭ２１において、積層体ＳＢの反り量（Ｚ軸方向の変化の量）は、約３０μｍであった。
【００８１】
図６（ｃ）に表したように、モデルＭ２２では、光学層５０が、四角環状の光学部５２を含む。すなわち、モデルＭ２２は、半導体発光素子１１０のモデルである。
【００８２】
図６（ｄ）に表したように、モデルＭ２２において、積層体ＳＢの反り量は、約２３μｍであった。このように、モデルＭ２２では、モデルＭ２１に比べて、積層体ＳＢの反りを約２３％低減させることができる。なお、モデルＭ２２において、光学部５２の幅Ｗ１は、５０μｍとした。
【００８３】
図６（ｅ）に表したように、モデルＭ２３では、光学層５０の光学部５２のＸ−Ｙ平面に投影した形状が、四角形状の枠の内側をＸ字状に仕切った形状である。すなわち、モデルＭ２３は、半導体発光素子１１１のモデルである。
【００８４】
図６（ｆ）に表したように、モデルＭ２３において、積層体ＳＢの反り量は、約１９μｍであった。このように、モデルＭ２３では、モデルＭ２１に比べて、積層体ＳＢの反りを約３７％低減させることができる。なお、モデルＭ２３においても、光学部５２の幅Ｗ１は、５０μｍである。
【００８５】
このように、本実施形態に係る半導体発光素子１１０では、光学層５０を設けない場合に比べて、積層体ＳＢの反りを抑えることができる。そして、本実施形態に係る半導体発光素子１１１では、積層体ＳＢの反りをより適切に抑えることができる。すなわち、光学部５２の面積を大きくすることにより、積層体ＳＢの反りをより適切に抑えることができる。
【００８６】
積層体ＳＢの反りの改善と光取り出し効率の改善とは、トレードオフの関係にある。すなわち、光学部５２の面積を大きくすると、積層体ＳＢの反りを抑えることができる反面、光取り出し効率が低下してしまう。一方、光学部５２の面積を小さくすると、光取り出し効率の低下を抑制できる反面、積層体ＳＢの反りの抑制効果が低下してしまう。従って、光学部５２のＸ−Ｙ平面に投影した面積は、例えば、積層体ＳＢのＸ−Ｙ平面に投影した面積に対して１０％以上６５％以下とする。これにより、例えば、光取り出し効率の低下と、積層体ＳＢの反りと、を適切に抑制することができる。
【００８７】
次に、本実施形態に係る半導体発光素子の製造方法について説明する。  
以下では、半導体発光素子１１０を例に説明を行う。以下の製造方法は、半導体発光素子１１０に限ることなく、例えば、半導体発光素子１１１〜半導体発光素子１１８にも適用することができる。
【００８８】
図７（ａ）〜図７（ｃ）、図８（ａ）〜図８（ｃ）、図９（ａ）及び図９（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を表す模式的断面図である。  
図７（ａ）に表したように、半導体発光素子１１０の製造では、まず、加工体１１０ｗが準備される。加工体１１０ｗの準備は、例えば、成長用基板５の上に第２バッファ部ＢＦ２を形成し、第２バッファ部ＢＦ２の上に第１バッファ部ＢＦ１を形成し、第１バッファ部ＢＦ１の上に中間膜４０ｆを形成し、中間膜４０ｆの上に第１半導体膜１０ｆを形成し、第１半導体膜１０ｆの上に発光膜３０ｆを形成し、発光膜３０ｆの上に第２半導体膜２０ｆを形成することにより、加工体１１０ｗを形成することを含む。
【００８９】
なお、図７（ａ）〜図７（ｃ）、図８（ａ）及び図８（ｂ）では、便宜的に、第１バッファ部ＢＦ１及び第２バッファ部ＢＦ２を簡略化して図示している。
【００９０】
図７（ｂ）に表したように、例えば、スパッタリング処理や蒸着処理などにより、第２半導体膜２０ｆの上に、第２電極１２となる導電膜１２ｆが形成される。
【００９１】
図７（ｃ）に表したように、導電膜１２ｆの上に、基板４となる支持基板６を貼り付ける。すなわち、積層膜ＳＦの上に、支持基板６を貼り付ける。支持基板６は、例えば、シリコンを含む。支持基板６は、例えば、シリコン基板である。支持基板６の貼り付けには、例えば、ＡｕＳｎ半田などが用いられる。
【００９２】
図８（ａ）に表したように、例えば、スパッタリング処理や蒸着処理などにより、支持基板６の上に、第３電極１３となる導電膜１３ｆが形成される。
【００９３】
図８（ｂ）に表したように、例えば、研削処理及びエッチング処理の少なくとも一方により、成長用基板５及び第２バッファ部ＢＦ２が除去される。
【００９４】
図８（ｃ）に表したように、例えば、フォトリソグラフ処理及びエッチング処理により、第１バッファ部ＢＦ１の一部が除去される。これにより、第１バッファ部ＢＦ１から複数の光学層５０が形成される。複数の光学層５０のそれぞれにおいて、光学部５２は、例えば、四角環状に形成される。
【００９５】
このとき、光学部５２は、成長用基板５と積層膜ＳＦとの積層方向（Ｚ軸方向）に対して垂直な方向に延在する。光学部５２のＺ軸方向の長さは、第１半導体膜１０ｆのＺ軸方向の長さよりも長い。光学部５２のＸ−Ｙ平面に投影した面積は、積層膜ＳＦのＸ−Ｙ平面に投影した面積よりも小さい。光学部５２のＸ−Ｙ平面に投影した面積は、例えば、第１半導体膜１０ｆのＸ−Ｙ平面に投影した面積よりも小さい。
【００９６】
光学層５０の形成には、例えば、ドライエッチングが用いられる。このドライエッチングのエッチングガスは、例えば、Ｃｌ２ガス、Ａｒガス、及び、Ｃｌ２ガスとＡｒガスとの混合ガスの少なくともいずれかを含む。これにより、例えば、光学層５０を高精度に形成することができる。
【００９７】
図９（ａ）に表したように、例えば、フォトリソグラフ処理、エッチング処理及び蒸着法やスパッタ法などにより、複数の第１電極１１が形成される。複数の第１電極１１のそれぞれは、例えば、複数の光学層５０のそれぞれの光学部５２の内側の領域に配置される。
【００９８】
図９（ｂ）に表したように、例えば、複数の光学層５０のそれぞれの間に設定されるダイシングラインＤＬに沿って加工体１１０ｗを切断し、複数の光学層５０毎に個片化する。これにより、本実施形態に係る半導体発光素子１１０が完成する。
【００９９】
図１０は、第１の実施形態に係る別の半導体発光素子を表す模式的平面図である。  
図１０に表したように、半導体発光素子１２０では、光学部５２の表面５２ｆに、凹凸５２ｖが設けられている。換言すれば、半導体発光素子１２０では、光学部５２の表面５２ｆが粗面化されている。表面５２ｆは、例えば、光学部５２の積層体ＳＢと反対側を向く面の全体である。表面５２ｆは、例えば、側面５２ｓを含む。凹凸５２ｖは、例えば、発光層３０から放出される光の波長よりも大きい。凹凸５２ｖの頂点部分と底部分との間の距離（凹凸５２ｖの高さ）は、例えば、４００ｎｍ以上１５００ｎｍ以下である。
【０１００】
また、半導体発光素子１２０では、中間層４０の表面４０ａに、凹凸４０ｖが設けられている。すなわち、積層体ＳＢの光取り出し面ＬＦに、凹凸４０ｖが設けられている。換言すれば、光取り出し面ＬＦが、粗面化されている。凹凸４０ｖは、例えば、発光層３０から放出される光の波長よりも大きい。凹凸４０ｖの頂点部分と底部分との間の距離（凹凸４０ｖの高さ）は、例えば、４００ｎｍ以上１５００ｎｍ以下である。
【０１０１】
このように、凹凸５２ｖ及び凹凸４０ｖを設けることにより、例えば、発光層３０から放出された光の表面５２ｆ及び表面４０ａでの全反射を抑えることができる。これにより、例えば、光取り出し効率をより向上させることができる。
【０１０２】
半導体発光素子１２０の製造では、まず、半導体発光素子１１０の場合と同様の手順で、第１バッファ部ＢＦ１から複数の光学層５０を形成する（図８（ｃ）参照）。この後、複数の光学層５０及び中間膜４０ｆに対してエッチングを行う。このとき、積層膜ＳＦでは、中間膜４０ｆのうちの複数の開口部５４のそれぞれに露呈された部分が、光取り出し面ＬＦとなる。光取り出し面ＬＦは、例えば、積層膜ＳＦにおいて、積層膜ＳＦから光学層５０に向かう方向を向く面である。これにより、複数の光学層５０のそれぞれの光学部５２の表面５２ｆに、凹凸５２ｖが形成される。そして、積層膜ＳＦの光取り出し面ＬＦに、凹凸４０ｖが形成される。
【０１０３】
凹凸５２ｖ及び凹凸４０ｖの形成には、例えば、ドライエッチング及びウェットエッチングの少なくとも一方が用いられる。ドライエッチングによって凹凸５２ｖ及び凹凸４０ｖを形成する場合には、例えば、Ｃｌ２ガスが、エッチングガスに用いられる。一方、ウェットエッチングによって凹凸５２ｖ及び凹凸４０ｖを形成する場合には、例えば、ＫＯＨ（水酸化カリウム）水溶液が、エッチング液に用いられる。
【０１０４】
図１１は、第１の実施形態に係る別の半導体発光素子の特性の一例を表すグラフ図である。  
図１１は、半導体発光素子１２０の配光角と光強度との関係の一例を表すグラフ図である。  
図１１の横軸は、発光層３０から放出された光の配光角ＬＤＡ（°）であり、縦軸は、発光層３０から放出された光の強度ＬＩ（ａ．ｕ．：任意単位）である。図１１において、特性ＣＴ１は、ＫＯＨ水溶液を用いたウェットエッチングによって凹凸５２ｖ及び凹凸４０ｖを形成した場合の特性の一例である。特性ＣＴ２及び特性ＣＴ３は、Ｃｌ２ガスを用いたドライエッチングによって凹凸５２ｖ及び凹凸４０ｖを形成した場合の特性の一例である。特性ＣＴ２は、ドライエッチングにおいて、特性ＣＴ３に比べて密度の高い凹凸４０ｖを形成した場合の特性の一例である。特性ＣＴ３は、ドライエッチングにおいて、特性ＣＴ２に比べて密度の低い凹凸４０ｖを形成した場合の特性の一例である。
【０１０５】
図１１に表したように、ドライエッチングによって凹凸５２ｖ及び凹凸４０ｖを形成したときの配光角ＬＤＡの特性は、ウェットエッチングによって凹凸５２ｖ及び凹凸４０ｖを形成したときの配光角ＬＤＡの特性と異なる。このように、凹凸５２ｖ及び凹凸４０ｖの形成方法によって、例えば、半導体発光素子１２０の配光角を制御することができる。
【０１０６】
図１２（ａ）〜図１２（ｃ）は、第１の実施形態に係る別の半導体発光素子を表す模式図である。  
図１２（ａ）は、模式的斜視図であり、図１２（ｂ）は、模式的平面図であり、図１２（ｃ）は、模式的断面図である。図１２（ｃ）は、図１２（ｂ）のＢ１−Ｂ２線断面を表す。  
図１２（ａ）〜図１２（ｃ）に表したように、半導体発光素子１３０は、第１絶縁層９１と、第２絶縁層９２と、第１導電層９３と、第２導電層９４と、をさらに含む。
【０１０７】
半導体発光素子１３０では、第１半導体層１０が、Ｘ−Ｙ平面に投影したときに、第２半導体層２０と重なる第１領域１０ａと、重ならない第２領域１０ｂと、を含む。第１絶縁層９１は、第２領域１０ｂと基板４との間に少なくとも設けられる。第１電極１１は、第２領域１０ｂと第１絶縁層９１との間に設けられ、第１半導体層１０と電気的に接続される。第１絶縁層９１は、例えば、第１電極１１と第２半導体層２０とを電気的に絶縁する。第１絶縁層９１は、例えば、第１電極１１と発光層３０とを電気的に絶縁する。第１絶縁層９１は、例えば、第１電極１１を介して第１半導体層１０と第２半導体層２０とが短絡することを抑制する。第２絶縁層９２は、例えば、第１絶縁層９１と第１半導体層１０との間に設けられる。第１絶縁層９１及び第２絶縁層９２には、例えば、シリコン酸化膜などが用いられる。
【０１０８】
この例において、第１電極１１は、Ｘ軸方向に延在する部分と、Ｙ軸方向に延在する部分とを含む。この例では、第１電極１１のＸ−Ｙ平面に投影した形状が、例えば、四角環状である。第１絶縁層９１及び第２絶縁層９２も同様に、四角環状である。この例では、Ｘ−Ｙ平面に投影したときに、第１電極１１が光学部５２に重なる位置に配置してもよい。
【０１０９】
第１導電層９３は、例えば、第２電極１２と基板４との間、及び、第１絶縁層９１と基板４との間に設けられる。第１導電層９３は、第２電極１２と電気的に接続される。第２導電層９４は、例えば、第１導電層９３と基板４との間に設けられる。第２導電層９４は、例えば、第１導電層９３及び基板４と電気的に接続される。これにより、第１導電層９３及び第２導電層９４を介して基板４が第２電極１２と電気的に接続される。第１導電層９３及び第２導電層９４には、例えば、ＡｇやＡｌなどの反射率の高い金属材料が用いられる。
【０１１０】
このように、第１電極１１は、第１半導体層１０の上に設けてもよいし、第１半導体層１０の下に設けてもよい。
【０１１１】
図１３は、第１の実施形態に係る別の半導体発光素子を表す模式的断面図である。  
図１３に表した半導体発光素子１３１のように、第１電極１１を第１半導体層１０の下に設ける場合には、光学層５０の一部が、積層体ＳＢの上に薄く設けられていてもよい。
【０１１２】
すなわち、光学層５０は、例えば、光学部５２と、光学部５２よりも薄い薄膜部５６と、を含んでもよい。
【０１１３】
（第２の実施形態）  
図１４は、第２の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。  
図１４に表したように、実施形態に係る半導体発光素子の製造方法は、加工体１１０ｗを準備するステップＳ１１０と、成長用基板５を除去するステップＳ１２０と、光学部５２を形成するステップＳ１３０と、を含む。
【０１１４】
ステップＳ１１０では、例えば、図７（ａ）に関して説明した処理が実施される。ステップＳ１２０では、例えば、図８（ｂ）に関して説明した処理が実施される。ステップＳ１３０では、例えば、図８（ｃ）に関して説明した処理が実施される。これにより、例えば、光取り出し効率の低下を抑えつつ、反りやクラックを抑制した半導体発光素子１１０が製造される。
【０１１５】
ステップＳ１３０は、例えば、ドライエッチングによって第１バッファ部ＢＦ１の一部を除去するステップを含んでもよい。
【０１１６】
また、実施形態に係る半導体発光素子の製造方法は、例えば、光学部５２の表面５２ｆ及び積層膜ＳＦの光取り出し面ＬＦのそれぞれに、凹凸５２ｖ及び凹凸４０ｖを形成するステップを、さらに含んでもよい。
【０１１７】
実施形態によれば、光取り出し効率の低下を抑えつつ、反りやクラックを抑制できる半導体発光素子及びその製造方法が提供される。
【０１１８】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【０１１９】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。「積層される」状態は、互いに接して重ねられる状態の他に、間に他の要素が挿入されて重ねられる状態も含む。「対向する」状態は、直接的に面する状態の他に、間に他の要素が挿入されて面する状態も含む。本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。
【０１２０】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子及びその製造方法に含まれる、第１半導体層、第２半導体層、発光層、積層体、光学層、光学部、多層膜、第１層〜第３層、第１電極、パッド部、成長用基板、積層膜、第１半導体膜、第２半導体膜、発光膜、及び、加工体などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２１】
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２２】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１２３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２４】
４…基板、  ５…成長用基板、  ６…支持基板、  １０…第１半導体層、  １０ａ…第１部分、  １０ｂ…第２部分、  １０ｆ…第１半導体膜、  １１…第１電極、  １１ｐ…パッド部、  １２…第２電極、  １３…第３電極、  ２０…第２半導体層、  ２０ｆ…第２半導体膜、  ３０…発光層、  ３０ｆ…発光膜、  ４０…中間層、  ４０ａ…表面、  ４０ｆ…中間膜、  ４０ｖ…凹凸、  ５０…光学層、  ５２…光学部、  ５２ｓ…側面、  ５２ｖ…凹凸、  ５４…開口部、  ５６…薄膜部、  ６０…多層膜、  ６１…第１層、  ６２…第２層、  ６３…第３層、  ７０…多層膜、  ７１…第１膜、  ７２…第２膜、  ７３…第３膜、  ８１〜８５…第１バッファ膜〜第５バッファ膜、  ９１…第１絶縁層、  ９２…第２絶縁層、  ９３…第１導電層、  ９４…第２導電層、  ６０ｆ…絶縁膜、  １１０〜１１８、１２０、１３０、１３１…半導体発光素子、  １１０ｗ…加工体、  ＢＦ１…第１バッファ部、  ＢＦ２…第２バッファ部、  ＬＦ…光取り出し面、  ＳＢ…積層体、  ＳＦ…積層膜
【図１】
2014175496.tif 000003
【図２】
2014175496.tif 000004
【図３】
2014175496.tif 000005
【図４】
2014175496.tif 000006
【図６】
2014175496.tif 000007
【図７】
2014175496.tif 000008
【図８】
2014175496.tif 000009
【図９】
2014175496.tif 000010
【図１０】
2014175496.tif 000011
【図１１】
2014175496.tif 000012
【図１２】
2014175496.tif 000013
【図１３】
2014175496.tif 000014
【図１４】
2014175496.tif 000015
【図５】
2014175496.tif 000016