(57)【要約】【課題】画素構造を変えずに、変換効率を変える。【解決手段】受光した光量に応じた光電荷を蓄積する電荷蓄積部と、光電荷を電気信号に変換する信号変換部と、電荷蓄積部と信号変換部との間に配置され、所定の駆動信号により、電荷蓄積部から信号変換部への光電荷の転送を行う導通状態と、電荷蓄積部から信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部とを有する画素が複数配置されている画素アレイ部を備える固体撮像素子が、電荷蓄積部から信号変換部に光電荷を転送し、転送された光電荷に応じた信号を読み出すまでの間、電荷転送部を導通状態に保持する駆動制御を行う。本技術は、例えば、ＣＭＯＳイメージセンサに適用できる。【選択図】図６
2014222797.tif 000002
【特許請求の範囲】
【請求項１】
受光した光量に応じた光電荷を蓄積する電荷蓄積部と、
光電荷を電気信号に変換する信号変換部と、
前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部と
を有する画素が複数配置されている画素アレイ部と、
前記駆動信号により前記電荷転送部の状態を制御するとともに、前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた第１の信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する第１の駆動制御を行う駆動制御部と
を備える固体撮像素子。
【請求項２】
前記駆動制御部は、前記電荷転送部に前記駆動信号を供給するタイミングを制御することにより、前記第１の駆動制御と、前記電荷蓄積部から前記電荷電圧変換部に光電荷を転送した後、前記電荷転送部を前記非導通状態に設定してから前記第１の信号を読み出す第２の駆動制御とを切り替える
請求項１に記載の固体撮像素子。
【請求項３】
前記駆動制御部は、受光した光量に応じて、前記第１の駆動制御と前記第２の駆動制御を切り替える
請求項２に記載の固体撮像素子。
【請求項４】
前記第１の信号と、前記電荷転送部を前記非導通状態に設定し、前記信号変換部をリセットした状態で読み出された第２の信号との差分に基づく画素信号を生成する信号処理部を
さらに備える請求項１に記載の固体撮像素子。
【請求項５】
前記信号処理部は、前記第１の駆動制御時に、前記画素アレイ部の有効画素の前記画素信号から前記画素アレイ部のオプティカルブラック画素の前記画素信号を減ずることにより前記有効画素の前記画素信号を補正する
請求項４に記載の固体撮像素子。
【請求項６】
前記信号処理部は、前記第１の駆動制御時に、同じ電荷量に対する信号値が等しくなるように前記第１の信号と前記第２の信号に異なるゲインを乗じる
請求項４に記載の固体撮像素子。
【請求項７】
受光した光量に応じた光電荷を蓄積する電荷蓄積部と、
光電荷を電気信号に変換する信号変換部と、
前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部と
を有する画素が複数配置されている画素アレイ部を
備える固体撮像素子が、
前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する駆動制御を行う
ステップを含む固体撮像素子の駆動方法。
【請求項８】
受光した光量に応じた光電荷を蓄積する電荷蓄積部と、
光電荷を電気信号に変換する信号変換部と、
前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部と
を有する画素が複数配置されている画素アレイ部と、
前記駆動信号により前記電荷転送部の状態を制御するとともに、前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた第１の信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する第１の駆動制御を行う駆動制御部と
を備える固体撮像素子と、
前記画素から出力される画素信号に対して信号処理を行う信号処理部と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関し、特に、変換効率を変化させる場合に用いて好適な固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】
従来、ＣＣＤイメージセンサのフローティングディフュージョンとアウトプットゲートの間にコントロールゲートを設け、コントロールゲートを制御して、フローティングディフュージョンの容量を変化させることにより、画素内に蓄積された電荷を電圧に変換する際の変換効率（電荷電圧変換効率）を可変にすることが提案されている（例えば、特許文献１参照）。
【０００３】
また、従来、ＣＣＤイメージセンサのフローティングディフュージョンとプリチャージドレイン領域の間に、拡散領域とプリチャージゲートを設け、プリチャージゲートを介して、フローティングディフュージョンと拡散領域を結合し、フローティングディフュージョンの容量を変化させることにより、変換効率を可変にすることが提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−９５００８号公報
【特許文献２】特開平５−２５１４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１及び２に記載の発明では、新たにゲートや拡散領域を追加する必要があり、受光部（フォトダイオード）の面積が小さくなったり、製造工程が増え、製造コストが増大したりする。
【０００６】
そこで、本技術は、画素構造を変えずに、変換効率を変えることができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の第１の側面の固体撮像素子は、受光した光量に応じた光電荷を蓄積する電荷蓄積部と、光電荷を電気信号に変換する信号変換部と、前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部とを有する画素が複数配置されている画素アレイ部と、前記駆動信号により前記電荷転送部の状態を制御するとともに、前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた第１の信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する第１の駆動制御を行う駆動制御部とを備える。
【０００８】
前記駆動制御部には、前記電荷転送部に前記駆動信号を供給するタイミングを制御することにより、前記第１の駆動制御と、前記電荷蓄積部から前記電荷電圧変換部に光電荷を転送した後、前記電荷転送部を前記非導通状態に設定してから前記第１の信号を読み出す第２の駆動制御とを切り替えさせることができる。
【０００９】
前記駆動制御部には、受光した光量に応じて、前記第１の駆動制御と前記第２の駆動制御を切り替えさせることができる。
【００１０】
前記第１の信号と、前記電荷転送部を前記非導通状態に設定し、前記信号変換部をリセットした状態で読み出された第２の信号との差分に基づく画素信号を生成する信号処理部をさらに設けることができる。
【００１１】
前記信号処理部には、前記第１の駆動制御時に、前記画素アレイ部の有効画素の前記画素信号から前記画素アレイ部のオプティカルブラック画素の前記画素信号を減ずることにより前記有効画素の前記画素信号を補正させることができる。
【００１２】
前記信号処理部には、前記第１の駆動制御時に、同じ量の電気信号に対する信号値が等しくなるように前記第１の信号と前記第２の信号に異なるゲインを乗じさせることができる。
【００１３】
本技術の第１の側面の固体撮像素子の駆動方法は、受光した光量に応じた光電荷を蓄積する電荷蓄積部と、光電荷を電気信号に変換する信号変換部と、前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部とを有する画素が複数配置されている画素アレイ部を備える固体撮像素子が、前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する駆動制御を行うステップを含む。
【００１４】
本技術の第２の側面の電子機器は、受光した光量に応じた光電荷を蓄積する電荷蓄積部と、光電荷を電気信号に変換する信号変換部と、前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部とを有する画素が複数配置されている画素アレイ部と、前記駆動信号により前記電荷転送部の状態を制御するとともに、前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた第１の信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する第１の駆動制御を行う駆動制御部とを備える固体撮像素子と、前記画素から出力される画素信号に対して信号処理を行う信号処理部とを備える。
【００１５】
本技術の第１の側面によれば、電荷蓄積部から信号変換部に光電荷を転送し、転送された光電荷に応じた信号を読み出すまでの間、前記電荷転送部が導通状態に保持される。
【００１６】
本技術の第２の側面によれば、電荷蓄積部から信号変換部に光電荷を転送し、転送された光電荷に応じた信号を読み出すまでの間、前記電荷転送部が導通状態に保持され、画素から出力される画素信号に対して信号処理が行われる。
【発明の効果】
【００１７】
本技術の第１の側面又は第２の側面によれば、画素構造を変えずに、変換効率を変えることができる。
【図面の簡単な説明】
【００１８】
【図１】本技術を適用したＣＭＯＳイメージセンサの一実施の形態を示すブロック図である。
【図２】単位画素の回路構成の例を示す回路図である。
【図３】単位画素の画素構造を示す概略図である。
【図４】高変換効率駆動時のタイミングチャートである。
【図５】高変換効率駆動時のポテンシャル図である。
【図６】低変換効率駆動時のタイミングチャートである。
【図７】低変換効率駆動時のポテンシャル図である。
【図８】Ｄ相とＰ相の変換効率の差により発生する現象を説明するための図である。
【図９】Ｄ相とＰ相の変換効率の差の影響を軽減する方法を説明するための図である。
【図１０】カメラシステムの構成例を示す図である。
【発明を実施するための形態】
【００１９】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．カメラシステムに適用した例
３．変形例
【００２０】
＜１．実施の形態＞
［１−１．基本的なシステム構成］
図１は、本技術が適用される固体撮像素子、例えばＸ−Ｙアドレス方式固体撮像素子の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
【００２１】
本適用例に係るＣＭＯＳイメージセンサ１０は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１２、カラム処理部１３、水平駆動部１４及びシステム制御部１５から構成されている。
【００２２】
ＣＭＯＳイメージセンサ１０は更に、信号処理部１８及びデータ格納部１９を備えている。信号処理部１８及びデータ格納部１９については、本ＣＭＯＳイメージセンサ１０と同じ基板上に搭載しても構わないし、本ＣＭＯＳイメージセンサ１０とは別の基板上に配置するようにしても構わない。また、信号処理部１８及びデータ格納部１９の各処理については、本ＣＭＯＳイメージセンサ１０とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ（Digital Signal Processor）回路やソフトウェアによる処理でも構わない。
【００２３】
画素アレイ部１１は、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部を有する単位画素（以下、単に「画素」とも称する）が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言う。また、画素アレイ部１１に配置されている画素は、外部からの光が当たる領域内にある有効画素と、有効画素の領域の外側に配置され、外部からの光があたらないオプティカルブラック画素に分類される。なお、単位画素の具体的な回路構成や画素構造の詳細については後述する。
【００２４】
画素アレイ部１１において、行列状の画素配列に対して、画素行ごとに画素駆動線１６が行方向に沿って配線され、画素列ごとに垂直信号線１７が列方向に沿って配線されている。画素駆動線１６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。
【００２５】
垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１２は、当該垂直駆動部１２を制御するシステム制御部１５と共に、画素アレイ部１１の各画素を駆動する駆動制御部を構成している。この垂直駆動部１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００２６】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００２７】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００２８】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の露光期間となる。
【００２９】
垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線１７の各々を通してカラム処理部１３に入力される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各画素から垂直信号線１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００３０】
具体的には、カラム処理部１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部１３によるＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。また、カラム処理部１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。
【００３１】
水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３において単位回路ごとに信号処理された画素信号が順番に出力される。
【００３２】
システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１２、カラム処理部１３、及び、水平駆動部１４などの駆動制御を行う。
【００３３】
信号処理部１８は、少なくとも演算処理機能を有し、カラム処理部１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。そして、カラム処理部１３と信号処理部１８により、全体としてＣＭＯＳイメージセンサ１０の信号処理を行う１つの信号処理部が構成される。
【００３４】
データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００３５】
［単位画素の構成例］
図２は、図１のＣＭＯＳイメージセンサ１０の画素アレイ部１１に配置される単位画素１００の回路構成の例を示している。
【００３６】
この単位画素１００は、光電変換素子として、例えばフォトダイオード１１１を有している。また、単位画素１００は、１個のフォトダイオード１１１に対して、転送素子（電荷転送部）としての転送トランジスタ１１２、リセット素子としてのリセットトランジスタ１１３、増幅トランジスタ１１４、及び、選択トランジスタ１１５の４つのトランジスタを能動素子として有している。
【００３７】
フォトダイオード１１１は、入射光を、受光した光量に応じた量の光電荷（ここでは電子）に光電変換し、蓄積する。
【００３８】
転送トランジスタ１１２は、フォトダイオード１１１と出力ノードとしてのフローティングディフュージョンＦＤとの間に接続されている。転送トランジスタ１１２は、転送制御線ＬＴｘを通じてそのゲート（転送ゲート）に与えられる駆動信号ＴＧにより、導通状態と非導通状態の切り替えが可能である。導通状態とは、フォトダイオード１１１で光電変換された電子をフローティングディフュージョンＦＤに転送する状態であり、非導通状態とは、フォトダイオード１１１からフローティングディフュージョンＦＤへの電子の転送を停止した状態である。
【００３９】
リセットトランジスタ１１３は、電源ラインＬＶＤＤとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタ１１３は、リセット制御線ＬＲＳＴを通してそのゲートにリセット信号ＲＳＴが与えられることで、フローティングディフュージョンＦＤの電位を電源ラインＬＶＤＤの電位にリセットする。
【００４０】
フローティングディフュージョンＦＤには、増幅トランジスタ１１４のゲートが接続されている。増幅トランジスタ１１４は、選択トランジスタ１１５を介して垂直信号線１７に接続され、画素部外の定電流源とソースフォロアを構成している。
【００４１】
そして、フローティングディフュージョンＦＤは、転送トランジスタ１１２を介してフォトダイオード１１１から転送された電子を電気信号に変換する。すなわち、選択制御線ＬＳＥＬを通して制御信号（アドレス信号またはセレクト信号)ＳＥＬが選択トランジスタ１１５のゲートに与えられると、選択トランジスタ１１５がオンする。選択トランジスタ１１５がオンすると、増幅トランジスタ１１４はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線１７に出力する。垂直信号線１７を通じて、各画素から出力された電圧は、カラム処理部１３に出力される。
【００４２】
これらの動作は、たとえば転送トランジスタ１１２、リセットトランジスタ１１３、および選択トランジスタ１１５の各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
【００４３】
単位画素１００に配線されている転送制御線ＬＴｘ、リセット制御線ＬＲＳＴ、および選択制御線ＬＳＥＬが、一組として画素配列の各行単位で配線されている。これらの転送制御線ＬＴｘ、リセット制御線ＬＲＳＴ、および選択制御線ＬＳＥＬを介して、転送トランジスタ１１２、リセットトランジスタ１１３、および選択トランジスタ１１５が、画素駆動部としての垂直駆動部１２（図１）により駆動される。
【００４４】
図３は、単位画素１００の画素構造を示す概略図である。より具体的には、図３は、単位画素１００の４画素分の画素レイアウトを示す平面パターンを示している。また、図中、図２と同じ部分には、同じ符号を付してある。
【００４５】
なお、図３には、図２の例と異なり、垂直方向の２個のフォトダイオード１１１に対して、１つのリセットトランジスタ１１３、増幅トランジスタ１１４、選択トランジスタ１１５、及び、フローティングディフュージョンＦＤを共有する例が示されている。換言すれば、垂直方向に隣接する２つの単位画素で１つのフローティングディフュージョンＦＤ、リセットトランジスタ１１３、増幅トランジスタ１１４、及び、選択トランジスタ１１５を共有する例を示している。
【００４６】
なお、画素共有の方法は、この例に限定されるものではなく、任意の方法を採用することができる。また、必ずしも画素共有する必要はない。
【００４７】
また、図３では、図を分かりやすくするために、電源、グラウンド、信号線等の配線の図示を省略している。
【００４８】
フォトダイオード１１１ａ乃至１１１ｄは、格子状に配置されている。具体的には、フォトダイオード１１１ａとフォトダイオード１１１ｂは、素子分離部により所定の間隔を空けて、垂直方向に並ぶように配置されている。同様に、フォトダイオード１１１ｃとフォトダイオード１１１ｄは、素子分離部により所定の間隔を空けて、垂直方向に並ぶように配置されている。また、フォトダイオード１１１ａとフォトダイオード１１１ｃは、水平方向に隣接するように配置されている。同様に、フォトダイオード１１１ｂとフォトダイオード１１１ｄは、水平方向に隣接するように配置されている。
【００４９】
また、各フォトダイオード１１１に対して、図示せぬカラーフィルタがベイヤ配列に従って配置されている。例えば、フォトダイオード１１１ｂ及びフォトダイオード１１１ｄに対して緑色のフィルタが設けられ、フォトダイオード１１１ｂに対して赤色のフィルタが設けられ、フォトダイオード１１１ｃに対して青色のフィルタが設けられている。
【００５０】
フォトダイオード１１１ａとフォトダイオード１１１ｂの間には、フローティングディフュージョンＦＤａが配置されている。また、フォトダイオード１１１ａとフローティングディフュージョンＦＤａの間（境界部）、及び、フォトダイオード１１１ｂとフローティングディフュージョンＦＤａの間（境界部）に、それぞれ転送トランジスタ１１２ａ及び転送トランジスタ１１２ｂが配置されている。
【００５１】
フォトダイオード１１１ｃとフォトダイオード１１１ｄの間には、フローティングディフュージョンＦＤｂが配置されている。また、フォトダイオード１１１ｃとフローティングディフュージョンＦＤｂの間（境界部）、及び、フォトダイオード１１１ｄとフローティングディフュージョンＦＤｂの間（境界部）に、それぞれ転送トランジスタ１１２ｃ及び転送トランジスタ１１２ｄが配置されている。
【００５２】
フローティングディフュージョンＦＤａとフローティングディフュージョンＦＤｂの間には、コンタクト部１１６が配置されている。フォトダイオード１１１ａ乃至１１１ｄ、及び、フローティングディフュージョンＦＤａ，ＦＤｂと、コンタクト部１１６との間には、それぞれ素子分離部により所定の間隔が設けられている。コンタクト部１１６は、例えば、グラウンドに接続され、画素内のウエル領域にグラウンド電位を供給する。
【００５３】
フォトダイオード１１１ｂの転送トランジスタ１１２ｂが設けられている側と反対側において、素子分離部により所定の間隔を空けて、リセットトランジスタ１１３ａ、増幅トランジスタ１１４ａ、選択トランジスタ１１５ａが水平方向に並ぶように配置されている。同様に、フォトダイオード１１１ｄの転送トランジスタ１１２ｄが設けられている側と反対側において、素子分離部により所定の間隔を空けて、リセットトランジスタ１１３ｂ、増幅トランジスタ１１４ｂ、選択トランジスタ１１５ｂが水平方向に並ぶように配置されている。
【００５４】
なお、以下、フォトダイオード１１１ａ乃至１１１ｄを個々に区別する必要がない場合、単にフォトダイオード１１１と称する。転送トランジスタ１１２ａ及び１１２ｄを個々に区別する必要がない場合、単に転送トランジスタ１１２と称する。リセットトランジスタ１１３ａ及び１１３ｂを個々に区別する必要がない場合、単にリセットトランジスタ１１３と称する。増幅トランジスタ１１４ａ及び１１４ｂを個々に区別する必要がない場合、単に増幅トランジスタ１１４と称する。選択トランジスタ１１５ａ及び１１５ｂを個々に区別する必要がない場合、単に選択トランジスタ１１５と称する。フローティングディフュージョンＦＤａ及びＦＤｂを個々に区別する必要がない場合、単にフローティングディフュージョンＦＤと称する。
【００５５】
［単位画素１００の信号読み出し時の駆動方法］
次に、図４乃至図７を参照して、単位画素１００の信号を読み出すときの駆動方法について説明する。
【００５６】
ＣＭＯＳイメージセンサ１０では、高変換効率駆動と低変換効率駆動の２種類の駆動方法により、変換効率を切り替えて単位画素１００の画素信号を読み出すことができる。
【００５７】
ここで、変換効率（電荷電圧変換効率）とは、フローティングディフュージョンＦＤに蓄積された電荷量に対する電位の変動率（実際には、ソースフォロアの出力である垂直信号線１７の電圧の変動率）のことである。
【００５８】
この変換効率は、フローティングディフュージョンＦＤの容量に反比例するため、フローティングディフュージョンＦＤの容量を制御することで、制御される。また、フローティングディフュージョンＦＤの容量は、フローティングディフュージョンＦＤの拡散層の容量（拡散容量）、フローティングディフュージョンＦＤの配線と他の配線との間の配線容量、フローティングディフュージョンＦＤの配線と基板との間の容量、増幅トランジスタ１１４のゲート端又はゲート下の容量等からなる。なお、ＣＭＯＳイメージセンサ１０では、フローティングディフュージョンＦＤの拡散容量を制御することにより、変換効率を制御する。
【００５９】
まず、図４及び図５を参照して、ＣＭＯＳイメージセンサ１０の高変換効率駆動時の駆動方法について説明する。具体的には、高変換効率駆動時に、図３のフォトダイオード１１１ｃに蓄積された電子（光電荷）をフローティングディフュージョンＦＤｂに転送し、画素信号を読み出す場合の処理について説明する。
【００６０】
なお、図４は、垂直信号線１７の電圧ＶＳＬ、リセット信号ＲＳＴ、駆動信号ＴＧのタイミングチャートを示している。図５は、図４の時刻ｔｄにおける図３のＡ−Ａ’部の垂直方向の１次元のポテンシャル図を示している。なお、図５の横軸は、Ａ−Ａ’間の位置を示し、縦軸は垂直方向のポテンシャルを示している。また、図５において、フォトダイオード１１１ｃをＰＤ、転送トランジスタ１１２ｃをＴＧ、フローティングディフュージョンＦＤｂをＦＤの各符号で示している。
【００６１】
なお、図４の処理が始まる前に、制御信号ＳＥＬが選択トランジスタ１１５ｂのゲートに供給され（制御信号ＳＥＬがオンし）、選択トランジスタ１１５ｂがオンした状態となる。すなわち、増幅トランジスタ１１４ｂがフローティングディフュージョンＦＤｂの電位を増幅し、その電位に応じた電圧が垂直信号線１７に出力された状態になる。
【００６２】
まず、時刻ｔ１から時刻ｔ２までの期間に、リセットトランジスタ１１３ｂのゲートにリセット信号ＲＳＴが供給される（リセット信号ＲＳＴがオンする）。これにより、フローティングディフュージョンＦＤｂの電位が電源ラインＬＶＤＤの電位にリセットされ、電圧ＶＳＬがリセットレベルになる。
【００６３】
次に、時刻ｔ２と時刻ｔ３の間の時刻ｔｐにおいて、リセットレベル（Ｐ相）の電圧ＶＳＬがクランプされ、Ｐ相の信号（以下、リセットレベル信号と称する）として読み出される。
【００６４】
次に、時刻ｔ３において、転送トランジスタ１１２ｃのゲートに駆動信号ＴＧが供給され（駆動信号ＴＧがHighレベル（オン）に設定され）、転送トランジスタ１１２ｃがオンする。これにより、フォトダイオード１１１ｃに蓄積されている電子が、転送トランジスタ１１２ｃを介して、フローティングディフュージョンＦＤｂに転送される。そして、フローティングディフュージョンＦＤｂの電位が、転送された電子の量に応じた電位に変化し、その電位に応じた電圧ＶＳＬが垂直信号線１７に出力される。
【００６５】
時刻ｔ４において、駆動信号ＴＧの供給が停止され（駆動信号ＴＧがLowレベル（オフ）に設定され）、転送トランジスタ１１２ｃがオフし、非導通状態に設定される。
【００６６】
その後、時刻ｔｄにおいて、転送トランジスタ１１２ｃがオフした状態で、データレベル（Ｄ相）の電圧ＶＳＬがクランプされ、Ｄ相の信号（以下、データ信号と称する）として読み出される。
【００６７】
このとき、転送トランジスタ１１２ｃがオフしているため、図５に示されるように、転送トランジスタ１１２ｃの領域に電位障壁が形成され、フローティングディフュージョンＦＤｂとフォトダイオード１１１ｃの間が非導通状態となっている。
【００６８】
そして、カラム処理部１３が、ＣＤＳ処理によりデータ信号とリセットレベル信号の差分に基づく画素信号を生成し、信号処理部１８に出力する。
【００６９】
次に、図６及び図７を参照して、ＣＭＯＳイメージセンサ１０の低変換効率駆動時の駆動方法について説明する。なお、図６は、図４と同様のタイミングチャートを示しており、図４と対応する時刻には、同じ符号を付してある。また、図７は、図５と同様に、図６の時刻ｔｄにおける図３のＡ−Ａ’部の垂直方向の１次元のポテンシャル図を示している。
【００７０】
時刻ｔ１から時刻ｔ３までの期間において、高変換効率駆動時と同様の動作が行われる。
【００７１】
そして、駆動信号ＴＧの供給が継続し、転送トランジスタ１１２ｃがオンし、導通状態が保持されたまま、時刻ｔｄにおいて、データレベル（Ｄ相）の電圧ＶＳＬがクランプされ、データ信号が読み出される。
【００７２】
このとき、転送トランジスタ１１２ｃがオンしているため、図７に示されるように、フローティングディフュージョンＦＤｂとフォトダイオード１１１ｃの間が導通状態となっている。これにより、フローティングディフュージョンＦＤｂの領域が、転送トランジスタ１１２ｃの領域まで拡大する。従って、高変換効率駆動時と比較して、フローティングディフュージョンＦＤｂの体積が増大し、拡散容量が増大する。そして、フローティングディフュージョンＦＤｂの拡散容量が増大することにより、高変換効率駆動時と比較して、変換効率が低下する。
【００７３】
その後、時刻ｔ４’において、駆動信号ＴＧの供給が停止され（駆動信号ＴＧがLowレベル（オフ）に設定され）、転送トランジスタ１１２ｃがオフする。
【００７４】
そして、カラム処理部１３が、ＣＤＳ処理によりデータ信号とリセットレベル信号の差分に基づく画素信号を生成し、信号処理部１８に出力する。
【００７５】
このように、ＣＭＯＳイメージセンサ１０の画素構造を変更することなく、転送トランジスタ１１２ｃに駆動信号ＴＧを供給するタイミングを制御するだけで、変換効率を変えることができる。これにより、例えば、被写体や撮影条件に応じて変換効率を切り替えることができ、被写体や撮影条件に適した撮影が可能になる。
【００７６】
例えば、標準時に高変換効率駆動で動作するように設定しておけば、例えば、照度が高いとき（受光量が大きいとき）に低変換効率駆動に切り替えることにより、ダイナミックレンジを拡大することができ、低ＩＳＯ感度での高画質の撮影が可能になる。一方、標準時に低変換効率駆動で動作するように設定しておけば、例えば、照度が低いとき（受光量が小さいとき）に高変換効率駆動に切り替えることにより、Ｓ／Ｎ比を高くすることができ、高ＩＳＯ感度での高画質の撮影が可能になる。
【００７７】
［Ｄ相とＰ相の変換効率の差に対する対策］
低変換効率駆動時において、Ｄ相のデータ信号の読み出し時には、転送トランジスタ１１２がオンしているのに対し、Ｐ相のリセットレベル信号の読み出し時には、転送トランジスタ１１２がオフしている。従って、Ｄ相に対してＰ相の変換効率が高くなり、以下のような現象が発生する。
【００７８】
図８は、低変換効率駆動時の垂直信号線１７の電圧ＶＳＬの理想的な推移と実際の推移を示している。図内の実線は、電圧ＶＳＬの理想的な推移、すなわち、Ｄ相とＰ相の変換効率が同じであると仮定した場合の推移を示している。一方、図内の一点鎖線は、電圧ＶＳＬの実際の推移、すなわち、Ｄ相に対してＰ相の変換効率が高くなる場合の推移を示している。なお、この図では、図を分かりやすくするために、理想的な電圧ＶＳＬと実際の電圧ＶＳＬとの差が誇張して示されている。
【００７９】
上述したように、ＣＤＳ処理により、データ信号とリセットレベル信号の差分に基づく画素信号が生成されるが、このときの画素信号の値は、図８の値Ｓａになるのが理想的である。しかし、Ｄ相に対してＰ相の変換効率が高くなるため、Ｐ相のクランプ時の電圧が理想値より増大する。従って、実際の画素信号の値は、図８の値Ｓｂとなり、理想値よりΔＳだけ信号値が減少する。
【００８０】
ただし、低変換効率駆動は、明るい被写体を撮影するとき等にゲインを低く設定した状態で使用されることが想定される。そのため、減少値ΔＳが信号値Ｓｂと比較して非常に小さい値となり、画質に大きな影響を及ぼすことはないと考えられる。
【００８１】
また、Ｄ相とＰ相の変換効率の差の画質への影響を軽減するために、例えば、以下の２つの方法を採ることが考えられる。
【００８２】
１つ目の方法は、ＯＰＢ（Optical Black）画素を用いた黒レベル補正を行う方法である。低変換効率駆動時には、ＯＰＢ画素においても、有効画素と同様にＤ相とＰ相で変換効率が変化する。従って、図９に示されるように、ＯＰＢ画素では、Ｄ相とP相でフローティングディフュージョンＦＤの電位がほぼ同じであるにも関わらず、変換効率が変化することにより電圧ＶＳＬが変化する。そして、Ｄ相のデータ信号からＰ相のリセットレベル信号を引いた画素信号の値Ｓｃは負の値となり、絶対値は、上述した有効画素の画素信号の減少値ΔＳとほぼ等しくなる。
【００８３】
そこで、例えば、カラム処理部１３又は信号処理部１８において、ＣＤＳ処理後の有効画素の画素信号から、ＣＤＳ処理後のＯＰＢ画素の画素信号の値を減ずることにより、Ｄ相とＰ相の変換効率の差を相殺し、減少値ΔＳの補正を行うことができる。
【００８４】
なお、ＯＰＢ画素の画素信号の代わりに、例えば、超高速シャッタ時の有効画素の画素信号、又は、完全遮光状態での有効画素の画素信号を用いるようにしてもよい。
【００８５】
２つ目の方法は、変換効率の変動分に応じて、Ｄ相のデータ信号とＰ相のリセットレベル信号に異なる値のアナログゲインを乗じ、デジタル信号に変換したときに、Ｄ相とＰ相の変換効率を略一致させるようにする方法である。すなわち、アナログゲインを乗じた後のデータ信号とリセットレベル信号において、同じ電荷量に対する信号値がほぼ等しくなるように、リセットレベル信号に対するアナログゲインがデータレベル信号に対するアナログゲインより下げられる。
【００８６】
なお、デジタル信号に変換してからＣＤＳ処理を行う場合、デジタル信号に変換した後のデータ信号とリセットレベル信号に異なるゲインを乗じるようにしてもよい。
【００８７】
また、データ信号又はリセットレベル信号の一方のみにゲインを乗じ、Ｄ相とＰ相の変換効率を略一致させるようにしてもよい。
【００８８】
＜２．カメラシステムの構成例＞
図１０は、本技術の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
【００８９】
カメラシステム３００は、図１０に示すように、ＣＭＯＳイメージセンサ１０が適用可能な撮像デバイス３１１を有する。
【００９０】
カメラシステム３００は、撮像デバイス３１１の画素領域に入射光を導く（被写体像を結像する）光学系として、たとえば入射光（像光）を撮像面上に結像させるレンズ３１２を有する。
【００９１】
さらに、カメラシステム３００は、撮像デバイス３１１を駆動する駆動回路（ＤＲＶ）３１３と、撮像デバイス３１１の出力信号を処理する信号処理回路（ＰＲＣ）３１４と、を有する。
【００９２】
駆動回路３１３は、撮像デバイス３１１内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ（図示せず）を有し、所定のタイミング信号で撮像デバイス３１１を駆動する。
【００９３】
また、信号処理回路３１４は、撮像デバイス３１１の出力信号に対して所定の信号処理を施す。
【００９４】
信号処理回路３１４で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路３１４で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。
【００９５】
上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス３１１として、先述したＣＭＯＳイメージセンサ１０を搭載することで、高精度なカメラが実現できる。
【００９６】
＜３．変形例＞
本技術は、上述したフォトダイオードに蓄積された光電荷を直接フローティングディフュージョンに転送する構成とは異なる構成の固体撮像素子にも適用することが可能である。例えば、本技術は、フォトダイオードとフローティングディフュージョンの間に１以上の任意の数の電荷蓄積部を設け、フォトダイオードに蓄積された光電荷を電荷蓄積部に転送した後、電荷蓄積部から転送トランジスタを介してフローティングディフュージョンに光電荷を転送する構成の固体撮像素子にも適用することができる。すなわち、この場合、電荷蓄積部とフローティングディフュージョンの間の転送トランジスタを上述した方法により駆動することにより、高変換効率駆動と低変換効率駆動を切り替えることができる。
【００９７】
また、高変換効率駆動と低変換効率駆動の切り替えは、設定により切り替えるようにしてもよいし、受光量に基づいて自動で切り替えるようにしてもよい。自動切替えの場合、例えば、受光量が所定の閾値より大きいとき、低変換効率駆動に設定され、受光量が所定の閾値未満のとき、高変換効率駆動に設定される。また、自動切替えの場合、固体撮像素子の内部で検出した受光量に基づいて自身で切り替えるようにしてもよいし、固体撮像素子の外部で検出した受光量に基づいて供給される制御信号等により切り替えるようにしてもよい。
【００９８】
また、以上の説明では、本技術をＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本技術はＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本技術は、転送トランジスタ等により構成される電荷転送部を介して、電荷蓄積部からフローティングディフュージョンに光電荷を転送し、フローティングディフュージョンに蓄積された光電荷に応じた信号を読み出す構成の固体撮像素子全般に対して適用可能である。
【００９９】
さらに、本技術は、例えば、ＣＤＳ処理を行わない固体撮像素子にも適用することができる。また、本技術は、例えば、ＤＤＳ（Double Data Sampling）方式など、ＣＤＳ以外の方式によりデータ信号とリセットレベル信号の差分をとる方式の固体撮像素子にも適用することができる。
【０１００】
また、本技術は、例えば、低変換効率駆動のみを行う固体撮像素子にも適用することができる。
【０１０１】
さらに、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子全般に対して適用可能である。
【０１０２】
なお、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１０３】
また、上述した回路の各スイッチは、例えば、ＭＯＳＦＥＴ等の各種のトランジスタにより構成される。
【０１０４】
さらに、例えば、本技術は以下のような構成も取ることができる。
【０１０５】
（１）
受光した光量に応じた光電荷を蓄積する電荷蓄積部と、
光電荷を電気信号に変換する信号変換部と、
前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部と
を有する画素が複数配置されている画素アレイ部と、
前記駆動信号により前記電荷転送部の状態を制御するとともに、前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた第１の信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する第１の駆動制御を行う駆動制御部と
を備える固体撮像素子。
（２）
前記駆動制御部は、前記電荷転送部に前記駆動信号を供給するタイミングを制御することにより、前記第１の駆動制御と、前記電荷蓄積部から前記電荷電圧変換部に光電荷を転送した後、前記電荷転送部を前記非導通状態に設定してから前記第１の信号を読み出す第２の駆動制御とを切り替える
請求項１に記載の固体撮像素子。
（３）
前記駆動制御部は、受光した光量に応じて、前記第１の駆動制御と前記第２の駆動制御を切り替える
前記（２）に記載の固体撮像素子。
（４）
前記第１の信号と、前記電荷転送部を前記非導通状態に設定し、前記信号変換部をリセットした状態で読み出された第２の信号との差分に基づく画素信号を生成する信号処理部を
さらに備える前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（５）
前記信号処理部は、前記第１の駆動制御時に、前記画素アレイ部の有効画素の前記画素信号から前記画素アレイ部のオプティカルブラック画素の前記画素信号を減ずることにより前記有効画素の前記画素信号を補正する
前記（４）に記載の固体撮像素子。
（６）
前記信号処理部は、前記第１の駆動制御時に、同じ量の光電荷に対応する信号値が等しくなるように前記第１の信号と前記第２の信号に異なるゲインを乗じる
前記（４）に記載の固体撮像素子。
（７）
受光した光量に応じた光電荷を蓄積する電荷蓄積部と、
光電荷を電気信号に変換する信号変換部と、
前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部と
を有する画素が複数配置されている画素アレイ部を
備える固体撮像素子が、
前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する駆動制御を行う
ステップを含む固体撮像素子の駆動方法。
（８）
受光した光量に応じた光電荷を蓄積する電荷蓄積部と、
光電荷を電気信号に変換する信号変換部と、
前記電荷蓄積部と前記信号変換部との間に配置され、所定の駆動信号により、前記電荷蓄積部から前記信号変換部への光電荷の転送を行う導通状態と、前記電荷蓄積部から前記信号変換部への光電荷の転送を停止する非導通状態との切り替えが可能な電荷転送部と
を有する画素が複数配置されている画素アレイ部と、
前記駆動信号により前記電荷転送部の状態を制御するとともに、前記電荷蓄積部から前記信号変換部に光電荷を転送し、転送された光電荷に応じた第１の信号を読み出すまでの間、前記電荷転送部を前記導通状態に保持する第１の駆動制御を行う駆動制御部と
を備える固体撮像素子と、
前記画素から出力される画素信号に対して信号処理を行う信号処理部と
を備える電子機器。
【０１０６】
１０  ＣＭＯＳイメージセンサ，  １１  画素アレイ部，  １２  垂直駆動部，  １３  カラム処理部，  １４  水平駆動部，  １５  システム制御部，  １６  画素駆動線，  １７  垂直信号線，  １８  信号処理部，  １９  データ格納部，  １００  単位画素，  １１１，１１１ａ乃至１１１ｄ  フォトダイオード，  １１２，１１２ａ乃至１１２ｄ  転送トランジスタ，  １１３，１１３ａ，１１３ｂ  リセットトランジスタ，  １１４，１１４ａ，１１４ｂ  増幅トランジスタ，  １１５，１１５ａ，１１５ｂ  選択トランジスタ，  ３００  カメラシステム，  ３１１  撮影デバイス，  ３１３  駆動回路，  ３１４  信号処理回路，  ＦＤ，ＦＤａ，ＦＤｂ  フローティングディフュージョン
【図１】
2014222797.tif 000003
【図２】
2014222797.tif 000004
【図３】
2014222797.tif 000005
【図４】
2014222797.tif 000006
【図５】
2014222797.tif 000007
【図６】
2014222797.tif 000008
【図７】
2014222797.tif 000009
【図８】
2014222797.tif 000010
【図９】
2014222797.tif 000011
【図１０】
2014222797.tif 000012