(57)【要約】【課題】歩留り予測をより正確に行うことが可能なプログラム及び装置を提供すること。【解決手段】ＰＣＭ値と半導体デバイスの初期製造されたサンプルにおける歩留りとの相関係数（ＰＣＭ歩留り相関係数）を算出させ、ＰＣＭ歩留り相関係数が第１の閾値に満たないＰＣＭ値とウェハ歩留りを、半導体デバイスを構成するデバイス領域についてＰＣＭ歩留り相関係数で降順に順位付けし、ＰＣＭ歩留り相関係数順に、ＰＣＭ歩留り相関係数についての単位空間及び信号空間を作成させ、単位空間及び信号空間についてマハラノビス距離（ＭＤ）を算出させ、ＭＤとウェハ歩留りとの相関係数であるＭＤ歩留り相関係数を算出させ、ＭＤ歩留り相関係数が予め定めた閾値を越えた場合、ＭＤ歩留り相関係数のウェハ歩留りに対応するＰＣＭ値がウェハ歩留りを低下させる因子であると判断し、製造プロセスにおけるウェハ歩留りを算出させることを特徴とする。【選択図】図９
2014222712.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの製造プロセスにおけるウェハ歩留まりを予測するウェハ歩留まり予測プログラムであって、
コンピュータに、
プロセスコントロールモニタ値と前記半導体デバイスの初期製造されたサンプルにおけるウェハ歩留まりとの相関係数であるＰＣＭ歩留まり相関係数を算出させ、
前記ＰＣＭ歩留まり相関係数が予め定めた第１の閾値に満たない前記プロセスコントロールモニタ値と前記ウェハ歩留まりを、前記半導体デバイスを構成するデバイス領域について前記ＰＣＭ歩留まり相関係数で降順に順位付けさせ、
前記順位付けられた前記ＰＣＭ歩留まり相関係数の順に、
前記ＰＣＭ歩留まり相関係数についての単位空間及び信号空間を作成させ、
前記算出した単位空間及び信号空間についてマハラノビス距離を算出させ、
前記算出した前記マハラノビス距離と前記ウェハ歩留まりとの相関係数であるＭＤ歩留まり相関係数を算出させ、
前記ＭＤ歩留まり相関係数が予め定めた第２の閾値を越えた場合、前記ＭＤ歩留まり相関係数の前記ウェハ歩留まりに対応する前記プロセスコントロールモニタ値が前記ウェハ歩留まりを低下させる因子であると判断して、前記プロセスコントロールモニタ値と前記ウェハ歩留まりの換算表を用いた関数近似処理に基づいて製造プロセスにおけるウェハ歩留まりを算出させる、
ことを特徴とするウェハ歩留まり予測プログラム。
【請求項２】
前記降順の順序付けにおいて、前記ＰＣＭ歩留まり相関係数に加え、前記半導体デバイスの全体に対して最終のウェハ試験項目まで終了した半導体デバイスの割合を示すパス率の標準偏差で降順に順位付けさせる、
ことを特徴とする請求項１に記載のウェハ歩留まり予測プログラム。
【請求項３】
半導体デバイスの製造プロセスにおけるウェハ歩留まりを予測するウェハ歩留まり予測装置であって、
プロセスコントロールモニタ値と前記半導体デバイスの初期製造されたサンプルにおけるウェハ歩留まりとの相関係数であるＰＣＭ歩留まり相関係数を算出するＰＣＭ歩留まり相関係数算出手段と、
前記ＰＣＭ歩留まり相関係数が予め定めた第１の閾値に満たない前記プロセスコントロールモニタ値と前記ウェハ歩留まりを、前記半導体デバイスを構成するデバイス領域について前記ＰＣＭ歩留まり相関係数で降順に順位付ける順位付け手段と、
前記順位付けられた前記ＰＣＭ歩留まり相関係数の順に、
前記ＰＣＭ歩留まり相関係数についての単位空間及び信号空間を作成させ、
前記算出した単位空間及び信号空間についてマハラノビス距離を算出させ、
前記算出した前記マハラノビス距離と前記ウェハ歩留まりとの相関係数であるＭＤ歩留まり相関係数を算出させる、ＭＤ歩留まり相関係数算出手段と、
前記ＭＤ歩留まり相関係数が予め定めた第２の閾値を越えた場合、前記ＭＤ歩留まり相関係数の前記ウェハ歩留まりに対応する前記プロセスコントロールモニタ値が前記ウェハ歩留まりを低下させる因子であると判断して、前記プロセスコントロールモニタ値と前記ウェハ歩留まりの換算表を用いた関数近似処理に基づいて製造プロセスにおけるウェハ歩留まりを算出させる、ウェハ歩留まり算出手段と、
を備えることを特徴とするウェハ歩留まり予測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハの歩留まりを予測するウェハ歩留まり予測プログラム及びウェハ歩留まり予測装置に関する。
【背景技術】
【０００２】
集積回路（Integrated Circuit：ＩＣ）や大規模集積回路（Large Scaled Integrated Circuit:ＬＳＩ）等の半導体デバイスは、多数の工程が実施されることにより製造される。１枚の半導体ウェハからより多くの良品を得ることができること、つまり歩留まりを上げることは、半導体デバイスの低コスト化につながる重要な事項である。
【０００３】
半導体デバイスのウェハ歩留まりは、ウェハをテストすることによって判明する。ウェハテストとは、半導体デバイスを多数搭載した半導体ウェハの製造後に、半導体ウェハ上の半導体デバイスを所定の半導体テスト装置を用いて半導体デバイスごとに電気的なテストを実施することである。半導体デバイスの製造工程においては、工程毎又は一連の複数工程毎にこのようなテストが実施され、欠陥品は排除される。
【０００４】
したがって、半導体デバイスの製造において、製造プロセス後のウェハ試験歩留まりとその予測は、半導体デバイスの品質や製品供給において非常に重要である。
【０００５】
従来、ウェハ歩留まりの予測は、例えば、インプロセス内での欠陥検査データから予測するか、又は各製造工程での出来上がりの値から総合的に判断する方法が主流となっている。
【０００６】
また、製造工程における異常状態を正確に判定するために、製造工程パラメータのデータをサンプリングし、これにより複数の製造管理パラメータのマハラノビス空間を作成し、製造工程の稼働時の製造パラメータのサンプリングを行い、当該サンプリングデータと前記マハラノビス空間からマハラノビス距離を算出し、当該マハラノビス距離と所定値を比較して製造工程の状態を判定する技術が開示されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−３１８６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
近年、半導体デバイスの製造において、ウェハ試験歩留まりの予測やその改善はテクノロジーの微細化と共に益々困難となり、且つリソースの増大（エンジニア工数不足）によりコストや納期を圧迫する結果となっている。従来のウェハ試験歩留まりの予測やその改善はエンジニアのスキルやノウハウに依存するケースが殆どであり、特に先端品や新規開発品種の量産立上げ時にはウェハ試験歩留まりの低迷期間が必ず発生する。これを解決する方法としては、一般的には社内のリソースを集中して人海及び物量で対応する場合が殆どであるが、リソース自体は無限にあるものでは無いため早晩限界が来てしまう。
【０００９】
すなわち、ウェハ歩留まりの予測を正確に行うことができない場合がある、という問題点があった。
【００１０】
本発明は、上述のような実状に鑑みたものであり、歩留まりの予測をより正確に行うことが可能なウェハ歩留まり予測プログラム及びウェハ歩留まり予測装置の提供を目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決するため、下記のような構成を採用した。
１つの案では、半導体デバイスの製造プロセスにおけるウェハ歩留まりを予測するウェハ歩留まり予測プログラムであって、コンピュータに、プロセスコントロールモニタ値と前記半導体デバイスの初期製造されたサンプルにおけるウェハ歩留まりとの相関係数であるＰＣＭ歩留まり相関係数を算出させ、前記ＰＣＭ歩留まり相関係数が予め定めた第１の閾値に満たない前記プロセスコントロールモニタ値と前記ウェハ歩留まりを、前記半導体デバイスを構成するデバイス領域について前記ＰＣＭ歩留まり相関係数で降順に順位付けさせ、前記順位付けられた前記ＰＣＭ歩留まり相関係数の順に、前記ＰＣＭ歩留まり相関係数についての単位空間及び信号空間を作成させ、前記算出した単位空間及び信号空間についてマハラノビス距離を算出させ、前記算出した前記マハラノビス距離と前記ウェハ歩留まりとの相関係数であるＭＤ歩留まり相関係数を算出させ、前記ＭＤ歩留まり相関係数が予め定めた第２の閾値を越えた場合、前記ＭＤ歩留まり相関係数の前記ウェハ歩留まりに対応する前記プロセスコントロールモニタ値が前記ウェハ歩留まりを低下させる因子であると判断して、前記プロセスコントロールモニタ値と前記ウェハ歩留まりの換算表を用いた関数近似処理に基づいて製造プロセスにおけるウェハ歩留まりを算出させることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ウェハ歩留まりの予測をより正確に行うことができる、という効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】本実施の形態のウェハ歩留まり予測装置が実行するウェハ歩留まり予測処理の全体の流れを示すフローチャートである。
【図２】ＰＣＭの試験項目におけるＰＣＭ値と歩留まりとの相関係数のテーブルを示す図である。
【図３】半導体デバイスの各領域の例を示す図である。
【図４】ＰＣＭと領域のグループを対応付けたテーブルを示す図である。
【図５】各試験項目についてのテスト結果（例えば、不良率）のテーブルを示す図である。
【図６】不良率からパス率に変換したテーブルを示す図である。
【図７】図４のＰＣＭと領域のグループを対応付けたテーブルと、図６の不良率からパス率に変換したテーブルとを組み合わせたテーブルを示す図である。
【図８】マハラノビス距離の算出を説明するための図である。
【図９】ウェハ歩留まり予測処理の一部の詳細な流れを示すフローチャートである。
【図１０】パス率と相関係数の整合性を検証した例を示す図である。
【図１１】「直線フィッティング処理」による予測値の導出を示す図である。
【発明を実施するための形態】
【００１４】
本発明を適用した実施の形態について説明する。
半導体デバイスの製造プロセスの検証には、各製造工程における検証と全工程終了後の検証とがある。これらは、何れもプロセスコントロールモニタ（Process Control Monitor：ＰＣＭ）と言われる小規模かつ複数の回路素子の特性を計測することにより、製造工程毎又は全工程の正当性を判断している。
【００１５】
本発明を適用した実施の形態は、ウェハ上に配置した各種ＰＣＭの値（モニタ値）から、ウェハ試験前にウェハ歩留まりを正確に予測するウェハ歩留まり予測処理に関する。
【００１６】
そして、本実施の形態のウェハ歩留まり予測処理は、ウェハ歩留まり予測装置のコンピュータがウェア歩留りプログラムを実行する。本実施の形態のウェハ歩留まり予測処理は、マハラノビス距離（MahalanobisDistance：ＭＤ）を利用し、主にＰＣＭデータと量産初期段階のウェハ試験結果を活用し、一連のアルゴリズムに従ってデータを処理及び解析する事でウェハ試験前にウェハ試験歩留まりを予測する。ここで、マハラノビス距離とは、統計学で用いられる距離であり、多変数間の相関に基づくものであり、多変量解析に用いられる。グループ内と見なせるものは小さい距離、グループ外と見なせるものは大きな距離に変換する。
【００１７】
本実施の形態のウェハ歩留まり予測処理は、まず、プロセスコントロールモニタ値と半導体デバイスの初期製造されたサンプルにおけるウェハ歩留まりとの相関係数であるＰＣＭ歩留まり相関係数を算出する。次に、ＰＣＭ歩留まり相関係数が予め定めた第１の閾値に満たないプロセスコントロールモニタ値とウェハ歩留まりを、半導体デバイスを構成するデバイス領域についてＰＣＭ歩留まり相関係数で降順に順位付けする。あるいは、ＰＣＭ歩留まり相関係数に加え、半導体デバイスの全体に対して最終のウェハ試験項目まで終了した半導体デバイスの割合を示すパス率の標準偏差で降順に順位付けする。
【００１８】
そして、順位付けられた前記ＰＣＭ歩留まり相関係数の順に、ＰＣＭ歩留まり相関係数についての単位空間及び信号空間を作成し、単位空間及び信号空間についてマハラノビス距離を算出し、マハラノビス距離とウェハ歩留まりとの相関係数であるＭＤ歩留まり相関係数を算出する。
【００１９】
次に、ＭＤ歩留まり相関係数が予め定めた第２の閾値を越えた場合、ＭＤ歩留まり相関係数のウェハ歩留まりに対応するプロセスコントロールモニタ値がウェハ歩留まりを低下させる因子であると判断して、因子に基づいて製造プロセスにおけるウェハ歩留まりを算出する。実際に歩留まり予測を行う場合は、求められたＭＤ値と歩留まりの換算表を使って「直線フィッティング処理」を行い、求めた直線からウェハ試験歩留まりの予測値を導き出す。
【００２０】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は、本実施の形態のウェハ歩留まり予測装置が実行するウェハ歩留まり予測処理の全体の流れを示すフローチャートである。図２は、ＰＣＭの試験項目におけるＰＣＭ値と歩留まりとの相関係数のテーブルを示す図である。図３は、半導体デバイスの各領域の例を示す図である。図４は、ＰＣＭと領域のグループを対応付けたテーブルを示す図である。図５は、各試験項目についてのテスト結果（例えば、不良率）のテーブルを示す図である。図６は、不良率からパス率に変換したテーブルを示す図である。図７は、図４のＰＣＭと領域のグループを対応付けたテーブルと、図６の不良率からパス率に変換したテーブルとを組み合わせたテーブルを示す図である。
【００２１】
まず、図１のステップＳ１０１において、解析対象のデータとして、ＰＣＭ値及びテスト歩留まりを所定のメモリ領域から取得する。ＰＣＭ値及びテスト歩留まりは、下記のようにして所定のメモリ領域に格納されている。
【００２２】
ＰＣＭ値の測定はＰＣＭ測定装置が行う。ＰＣＭ測定装置は、標本となる完成ウェハについてのＰＣＭ値を測定する。ＰＣＭは、例えば、完成ウェハに製造されたトランジスタの特性、拡散領域のシート抵抗、及びメタル配線の抵抗等を対象にする。完成ウェハ上には、閾値、ゲート耐圧、電流ドライブ能力、オフ時耐圧等、特性の互いに異なる複数種類の素子が作りこまれている。ＰＣＭ測定装置は、それぞれに対して前述したＰＣＭを測定する。
【００２３】
ＰＣＭ測定装置が測定するＰＣＭの項目数は、例えば、２００から３００個程度である。ＰＣＭ測定装置は、測定したＰＣＭを表すデータを生成し、必要に応じて、完成ウェハを識別するための識別番号に関連付けて、ＰＣＭ測定装置の内部メモリに一時的に記憶する。また、測定したデータを、さらに、上位のコンピュータや不揮発性の記憶媒体に記録する。
【００２４】
テスト歩留まりの測定は半導体テスト装置が行う。半導体テスト装置は、完成ウェハに製造された個々の半導体デバイスの電気的なテストを実施する。このとき、半導体デバイスのテスト歩留まり、良品数、各試験項目の不良数等のテスト結果を得ることができる。測定されたテスト結果を表すテスト結果データは、ウェハ一枚ごとに集計され、完成ウェハを識別する識別番号に関連付けて、半導体テスト装置の内部にあるメモリに記憶される。また、テスト結果データを、さらに、上位のコンピュータや不揮発性の記憶媒体に記録する。
【００２５】
次に、ステップＳ１０２において、必要であればデータクレンジングを実施する。ここで、データクレンジングとは、データベースの精度を高めるために、データベースの中から誤りや重複を洗い出し、異質なデータを取り除いて整理することである。例えば、データベースの空白セルや重複セルの一方を排除したり、明らかに異常なデータを排除したりすることを含む。
【００２６】
そして、ステップＳ１０３において、ステップＳ１０１で取得したＰＣＭ値と歩留まりとの相関係数を算出し、予め定めた閾値、例えば「０．５」より大きいか否かを判断する。
【００２７】
この相関係数が「０．５」より大きい場合（ステップＳ１０３：Ｙｅｓ）は、ステップＳ１０４において、歩留まり低下の要因である可能性が高いと判断し、ステップＳ１０７へ進む。この処理の流れは従来と同様である。
【００２８】
他方、相関係数が「０．５」より大きくない場合（ステップＳ１０３：Ｎｏ）は、ステップＳ１０５において、コンペア（照合）と優先順位付けを行う。具体的には、以下のようにする。
【００２９】
まず、図２に示すような、ＰＣＭの試験項目におけるＰＣＭ値と歩留まりとの相関係数のテーブルを作成する。次に、このテーブルにおける各試験項目について、図３に示すような、半導体デバイスにおけるデバイス領域を対応付けて、図４に示すようなテーブルを作成する。例えば、図４において、試験項目「ＰＣＭ０１」は、相関係数が「０．３０」であり、デバイス領域として「Ｉ／Ｏ領域」である「Ｇｒｏｕｐ−Ａ」と対応付けられる。
【００３０】
また、図５に示すような、各試験項目についてのテスト結果、例えば、製品全体に対する不良品の割合を示す不良率のテーブルを作成する。すなわち、図５は、「テスト２１」「テスト２２」等の各試験項目についての不良率を示す。図５に示した例では、「歩留り」が「９４．２８」％である「サンプルＮｏ．１」のウェハ乃至「歩留り」が「８２．８８」％である「サンプルＮｏ．５」のウェハ、及び「サンプルＮｏ．１」から「サンプルＮｏ．５」の平均の不良率が示されている。例えば、試験項目「テスト２１」は、「デバイス領域」が「Ｉ／Ｏ」領域である「グループ」「Ａ」であり、「サンプルＮｏ．１」の不良率が「０．１４」であり、平均が「０．１４」であることを示している。また、試験項目「テスト２２」は、「デバイス領域」が「メモリ」領域である「グループ」「Ｃ」であり、「サンプルＮｏ．１」の不良率が「１．３１」であり、平均が「１１．０８」であることを示している。
【００３１】
さらに、図５のテーブルについて、不良率からパス率に変換したテーブル（図６）を作成する。ここで、パス率とは、製品全体に対して最終のウェハ試験項目までパスした製品の割合を示す。
【００３２】
そして、図４に示したＰＣＭと領域のグループを対応付けたテーブルと、図６に示した不良率からパス率に変換したテーブルとを組み合わせて、図７に示すようなテーブルを作成する。なお、図４に示したＰＣＭと領域のグループを対応付けたテーブルと、図５に示した不良率のテーブルをと組み合わせたテーブルを用いることもできるが、パス率を用いた方が、不良率に比べてウェハ歩留まりとの関連性が高いので、より正確な結果を得られる。
【００３３】
そして、図６のテーブルにおいて、最もパス率の低い歩留まり（図６中の「ＹＩＥＬＤ％」）の項目が「テスト２２」であるので、これに対応するデバイス領域「メモリ」のグループ「Ｃ」について、下記の順位付けを行う。なお、図６の代わりに図５のテーブルを用いた場合は、図５のテーブルにおいて、最も不良率の高い歩留まり（図５中の「ＹＩＥＬＤ％」）の項目が「テスト２２」であるので、これに対応するデバイス領域「メモリ」のグループ「Ｃ」について優先順位付けを行う。
【００３４】
上述の相関係数が上述の閾値に満たないＰＣＭ値とウェハ歩留まりを、半導体デバイスを構成するデバイス領域「Ｃ」について上記相関係数で降順に順位付けさせる。図７においては、試験項目「テスト２２」「テスト２３」「テスト２４」「テスト２５」が順位付けの対象となる。順位付けを行うと、「テスト２２」と「テスト２５」が同率で１位となり、「テスト２３」「テスト２４」と続く。「テスト２２」と「テスト２５」が同率であるので、半導体デバイスの全体に対して最終のウェハ試験項目まで終了した半導体デバイスの割合を示すパス率の標準偏差で降順、すなわちデータのばらつきが大きい順に順位付けする。これにより、試験項目「テスト２２」「テスト２５」「テスト２３」「テスト２４」の順に順位付けがされる。
【００３５】
次に、ステップＳ１０６において、相関係数についての単位空間及び信号空間を作成し、ステップＳ１０７において、単位空間及び信号空間を用いてマハラノビス距離を算出する。
【００３６】
図８は、マハラノビス距離の算出を説明するための図である。
図８に示すように、まず、ＰＣＭ値（モニタ値）と歩留りの相関をとる（１）。そして、上位歩留りグループ（例えば、５％）から単位空間（基準）を決め（２）、歩留り（変量Ｘ）と、相関の高いＰＣＭ項目（変量Ｙ）からＭＤ値を算出して基準化する（３）。
【００３７】
また、残り（他のロット）のグループ（９５％）は信号空間として定義し、同様に歩留り（変量Ｘ）と、相関の高いＰＣＭ項目（変量Ｙ）から信号空間のＭＤ値を算出する（４）。
【００３８】
このようにすることで、中心となる単位空間（基準）のＭＤ値から近い距離と、中心からの距離が遠い信号空間（各ロット）のＭＤ値の差を監視することができる（５）。
【００３９】
そして、マハラノビス距離とウェハ歩留まりとの相関係数であるＭＤ歩留まり相関係数を算出する。ここで、単位空間とは良品や正常品のデータ群であり、信号空間とは不良品や異常品のデータ群である。
【００４０】
次に、図１のステップＳ１０８において、ＭＤ歩留まり相関係数が予め定めた閾値、例えば「０．５」より大きいか否かを判断する。「０．５」を越えた場合（ステップＳ１０８：Ｙｅｓ）、ＭＤ歩留まり相関係数のウェハ歩留まりに対応するプロセスコントロールモニタ値がウェハ歩留まりを低下させる因子であると判断して、因子に基づいて製造プロセスにおけるウェハ歩留まりを算出するため、ステップＳ１０９に進む。他方、「０．５」を越えない場合（ステップＳ１０８：Ｎｏ）は、ステップＳ１０６に戻る。これらステップＳ１０６乃至Ｓ１０８の流れの詳細については、図１０を用いて後述する。
【００４１】
通常のＭＴ（マハラノビス・タグチ）法では、単位空間を一度定義すると基本的に変更することは無い。しかながら、半導体デバイスの製造においては、製造方法の変更（レシピや工程の変更）や電気的特性試験の条件（電圧／電流等）や判定スペック自体の変更（強化／緩和等）が比較的頻繁に行われるため、所定のウェハ試験トレンド監視ルール（ＭＤ値管理基準ルール）を設け、所定の条件でＭＤ値の予測相関線から外れた場合は、変更されたパラメータを明確にして再度単位区間を定義し直す「精度アップ用ルーチン」を用いる。
【００４２】
そこで、ステップＳ１０９では、ステップＳ１０６で作成した単位空間を確定し、ステップＳ１１０において、マハラノビス距離とウェハ歩留まりとの相関関係を監視する。そして、ステップＳ１１１において、上記のウェハ試験トレンド監視ルールに抵触しているか否かを判断し、抵触している場合（ステップＳ１１１：Ｙｅｓ）は、ステップＳ１１２において、単位空間の維持とメンテナンスを行い、ステップＳ１０５以降を繰り返す。他方、抵触していない場合（ステップＳ１１１：Ｎｏ）は、ステップＳ１１０に戻る。
【００４３】
図９は、ウェハ歩留まり予測処理の一部の詳細な流れを示すフローチャートである。
図１のステップＳ１０５で優先順位付けを行った後、優先順位第１位（Ｓ９０１）の試験項目（図７の例では、「テスト２２」）について、ステップＳ９０２において、単位空間の作成を行い、ステップＳ９０３において、信号空間の作成を行う。一般的に、単位空間とは良品や正常品のデータ群であり、信号空間とは不良品や異常品のデータ群である。
【００４４】
ここでは、ウェハ試験歩留まりデータ全体の確率分布から、例えば歩留まりが高い順に上位５％以内を単位空間として定義する。ただし、このデータ数がデータ全体の四分位範囲の第３四分位点の更に上位６０％以上に存在している事を前提とする。  また、信号空間は、単位空間で使用したデータ以外でＭＤ値を求めたいロット（ウェハ単位）のＰＣＭデータを用いる。  そして、上述したように、ステップＳ１０７において、単位空間及び信号空間を用いてマハラノビス距離を算出し、ステップＳ１０８において、ＭＤ歩留まり相関係数が予め定めた閾値（例えば「０．５」）より大きいか否かを判断する。ＭＤ歩留まり相関係数が予め定めた閾値を越えない場合（ステップＳ１０８：Ｎｏ）は、優先順位第２位（Ｓ９０４）について、上述のステップＳ９０２以降を実行し、同様に優先順位第３位（Ｓ９０５）乃至最終順位である第ｎ位（Ｓ９０６）まで繰り返す。
【００４５】
そして、ステップＳ９０７において、優先順位第ｎ位後にＭＤ歩留まり相関係数が予め定めた閾値を越えない場合（ステップＳ１０８：Ｎｏ）は、ステップＳ９０８において、ウェハ歩留まり予測処理を終了する。
【００４６】
また、図１のステップＳ１１２で単位空間の維持とメンテナンスを行った後は、ステップＳ９０９において、半導体デバイスの製造プロセス条件や試験仕様版数に変更があるか否かを判断し、変更がなければ（ステップＳ９０９：Ｎｏ）、ステップＳ１１０に戻り、変更があれば（ステップＳ９０９：Ｙｅｓ）、ステップＳ９１０において、単位区間の見直し、製造プロセス条件を格納したデータベース（プロセス条件ＤＢ）及び試験仕様版数を格納したデータベース（試験仕様版数ＤＢ）へのフィードバックを行う。
【００４７】
図１０は、パス率と相関係数の整合性を検証した例を示す図である。図１１は、「直線フィッティング処理」による予測値の導出を示す図である。
【００４８】
上述したような実施の形態によるウェハ歩留まり予測を実行することにより、従来に比べてウェハ歩留まりの予測をより正確に行うことができる。例えば、従来のウェハ歩留まり予測では、図７に示したように、相関係数の最も高い試験項目「ＰＣＭ１２」が歩留まりに最も影響を与えているとしてウェハ歩留まり予測を実行していたが、図１０に示すように、相関係数としては最も高いわけではない試験項目「テスト２２」が歩留まりに最も影響を与えているとしてウェハ歩留まり予測を実行することになる。
【００４９】
実際に歩留まり予測を行う場合は、図１１に示すように、求められたＭＤ値と歩留まりの換算表を使って「直線フィッティング処理」を行い、すなわち、多項式で表されるＭＤ値と歩留まりとの関係を直線で近似（線形近似）し、求めた直線からウェハ試験歩留まりの予測値を導き出す。
【００５０】
上述したような実施の形態によるウェハ歩留まり予測は、主にＰＣＭ値と量産初期段階のウェハ試験結果を活用し、一連のアルゴリズムに従いデータを処理及び解析する事で、ウェハ試験前にウェハ試験歩留まりを予測する事ができる。これにより、従来の手法で必要としていたエンジニアのスキルやノウハウに依存せず、試験歩留まりを支配しているパラメータについても明確化できる。また、半導体デバイスの製造中又は今後製造する半導体デバイス製品で、より電気的特性精度を改善及び向上させたい半導体デバイス全てに対して、上述のウェハ歩留まり予測を適用することができる。そして、歩留まり予測が可能となるため、半導体デバイス製品の安定供給や品質ランクの位置付けをウェハ試験前に行うことができる。
【００５１】
すなわち、新規テクノロジーの量産初期段階においてはウェハ試験歩留まりが安定しないのが常であり、その状態を早期に改善させる手法として活用することができる。更に、従来は大きなリソースを投入していた先端品や新規開発品種の量産立上げ時のウェハ試験歩留まり予測の手段として活用することができる。このウェハ歩留まり予測をシステム化する事で、エンジニアのスキルやノウハウに依存せずに非常に短期間でウェハ試験歩留まり予測や低歩留まりの改善が可能となる。また、ウェハ試験前に歩留まり予測が可能となるため、半導体デバイス製品の安定供給や品質ランクの位置付け、更に試験工程自体の短縮などに活用することができる。
【００５２】
上述したように、半導体デバイスの製造において、製造プロセス後のウェハ歩留まりとその事前予測は、半導体デバイス製品の品質や供給において非常に重要な事項となっている。上述のウェハ歩留まり予測処理は、ウェハ試験をする前に高い確度で歩留まりの予測が可能となるため、半導体デバイス製品の品質やコストを改善する上で非常に有効な手法と言える。
【００５３】
上述のウェハ歩留まり予測装置は、通常の情報処理装置（コンピュータ）を使用して実現することができる。すなわち、ウェハ歩留まり予測装置は、ＣＰＵ、ＲＡＭやＲＯＭ等のメモリ、入力装置、出力装置、外部記録装置、媒体駆動装置、及びネットワーク接続装置を備える。また、これらはバスにより互いに接続されている。
【００５４】
メモリは、ウェハ歩留まり予測装置に用いられるプログラム及びデータを格納する。ＣＰＵは、メモリを利用してプログラムを実行することにより、上述のウェハ歩留まり予測処理を実行する。
【００５５】
入力装置は、例えば、キーボード、ポインティングデバイス等であり、ユーザからの指示や情報の入力に用いられる。出力装置は、例えば、表示装置、プリンタ、スピーカ等であり、ユーザへの問い合わせや処理結果の出力に用いられる。
【００５６】
外部記録装置は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置、テープ装置等である。この外部記録装置には、ハードディスクドライブも含まれる。ウェハ歩留まり予測装置は、この外部記録装置にプログラム及びデータを格納しておき、それらをメモリにロードして使用することができる。
【００５７】
媒体駆動装置は、可搬型記録媒体を駆動し、その記録内容にアクセスする。可搬型記録媒体は、メモリデバイス、フレキシブルディスク、光ディスク、光磁気ディスク等である。この可搬型記録媒体には、ＣＤ−ＲＯＭ（Compact Disk Read Only Memory）、ＤＶＤ（Digital Versatile Disk）、ＵＳＢ（Universal Serial Bus）メモリ等も含まれる。ユーザは、この可搬型記録媒体にプログラム及びデータを格納しておき、それらをメモリにロードして使用することができる。
【００５８】
このように、ウェハ歩留まり予測処理に用いられるプログラム及びデータを格納するコンピュータ読み取り可能な記録媒体には、メモリ、外部記録装置、及び可搬型記録媒体のような、物理的な（非一時的な）記録媒体が含まれる。
【００５９】
ネットワーク接続装置は、ＬＡＮ（Local Area Network）等の有線または無線の通信ネットワークに接続され、通信に伴うデータ変換を行う通信インタフェースである。ウェハ歩留まり予測装置は、プログラム及びデータを外部の装置からネットワーク接続装置を介して受け取り、それらをメモリにロードして使用することができる。
【００６０】
例えば、外部記録装置に格納したプログラムやデータは、ウェハ歩留まり予測装置のメモリにロードされる。また、ネットワーク接続装置を介して接続可能な外部装置は、プログラムやデータを搬送する搬送信号を生成し、通信ネットワーク上の任意の伝送媒体を介してウェハ歩留まり予測装置に送信する。
【００６１】
開示した実施の形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができる。
【図１】
2014222712.tif 000003
【図２】
2014222712.tif 000004
【図３】
2014222712.tif 000005
【図４】
2014222712.tif 000006
【図５】
2014222712.tif 000007
【図６】
2014222712.tif 000008
【図７】
2014222712.tif 000009
【図９】
2014222712.tif 000010
【図１１】
2014222712.tif 000011
【図８】
2014222712.tif 000012
【図１０】
2014222712.tif 000013