(57)【要約】【課題】電気特性のばらつきの低減されたトランジスタを含む半導体装置を提供する。【解決手段】酸化物半導体層にチャネルが形成されるトランジスタを含み、酸化物半導体層においてチャネルが形成される領域に含まれるキャリア濃度を１×１０１５／ｃｍ３以下、好ましくは１×１０１３／ｃｍ３以下、さらに好ましくは１×１０１１／ｃｍ３以下とすることで、ソースとドレイン間を流れる電子が越えるべきエネルギー障壁の高さを一定値に収束させる。これにより、トランジスタ間の電気特性のばらつきを抑制された半導体装置を提供する。【選択図】図１
2014232868.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極層と、
前記ゲート電極層と重なる酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間のゲート絶縁層と、
前記酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、を有し、
前記ゲート電極層に０Ｖの電位が与えられたとき、前記酸化物半導体層のチャネルが形成される領域に含まれるキャリア濃度は、１×１０１５／ｃｍ３以下であり、
前記チャネルが形成される領域の任意の点における伝導帯下端のエネルギーをＥｃ１、フェルミ準位をＥｆ１、エネルギーギャップをＥｇ１としたとき、以下の式（１）が成り立つことを特徴とする半導体装置。
【数１】
2014232868.tif 000007
【請求項２】
ゲート電極層と、
前記ゲート電極層と重なる酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間のゲート絶縁層と、
前記酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、を有し、
前記ゲート電極層に０Ｖの電位が与えられたとき、前記酸化物半導体層のチャネルが形成される領域に含まれるキャリア濃度は、１×１０１５／ｃｍ３以下であり、
前記チャネルが形成される領域の任意の点における伝導帯下端のエネルギーをＥｃ１、フェルミ準位をＥｆ１、エネルギーギャップをＥｇ１とし、
前記酸化物半導体層において前記ソース電極層又は前記ドレイン電極層と重なる領域の任意の点における伝導帯下端のエネルギーをＥｃ２、フェルミ準位をＥｆ２としたとき、以下の式（２）が成り立つことを特徴とする半導体装置。
【数２】
2014232868.tif 000008
【請求項３】
ゲート電極層と、
前記ゲート電極層と重なる酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間のゲート絶縁層と、
前記酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、を有し、
前記ゲート電極層に０Ｖの電位が与えられたとき、前記酸化物半導体層のチャネルが形成される領域に含まれるキャリア濃度は、１×１０１３／ｃｍ３以下であり、
前記チャネルが形成される領域の任意の点における伝導帯下端のエネルギーをＥｃ１、フェルミ準位をＥｆ１とし、
前記酸化物半導体層において前記ソース電極層又は前記ドレイン電極層と重なる領域の任意の点における伝導帯下端のエネルギーをＥｃ２、フェルミ準位をＥｆ２とし、
前記ゲート電極層の仕事関数をφｍとし、前記酸化物半導体層の電子親和力をχＯＳとし、前記ゲート絶縁層の固定電荷をＱＧＩとし、前記ゲート絶縁層の容量をＣＧＩとし、前記酸化物半導体層の容量をＣＯＳとしたとき、以下の式（３）が成り立つことを特徴とする半導体装置。
【数３】
2014232868.tif 000009
【請求項４】
請求項１乃至３のいずれか一において、
前記酸化物半導体層は、インジウム、ガリウム及び亜鉛を含有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する発明の一態様は、半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス酸化物からなる半導体層を用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１８１８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置の信頼性を向上させるため、又は半導体装置を安定して動作させるためには、半導体装置に含まれる複数のトランジスタ間の電気特性のばらつきを低減させることが重要となる。
【０００７】
そこで、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。また、本発明の一態様は、電気特性のばらつきの低減されたトランジスタを含む半導体装置を提供することを課題の一とする。
【０００８】
また、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、酸化物半導体層にチャネルが形成されるトランジスタを含み、酸化物半導体層においてチャネルが形成される領域に含まれるドナー濃度を１×１０１５／ｃｍ３以下、又は１×１０１３／ｃｍ３以下、又は１×１０１１／ｃｍ３以下とすることで、複数のトランジスタ間の電気特性を一定値に収束させた半導体装置である。より具体的には、例えば以下の構成とすることができる。
【００１１】
本発明の一態様は、ゲート電極層と、ゲート電極層と重なる酸化物半導体層と、ゲート電極層と酸化物半導体層との間のゲート絶縁層と、酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、を有し、酸化物半導体層においてチャネルが形成される領域に含まれるドナー濃度は、１×１０１５／ｃｍ３以下であり、チャネルが形成される領域の任意の点における伝導帯下端のエネルギーをＥｃ１、フェルミ準位をＥｆ１、エネルギーギャップをＥｇ１としたとき、以下の式（１）が成り立つことを特徴とする半導体装置である。
【００１２】
【数１】
2014232868.tif 000003
【００１３】
また、本発明の一態様は、ゲート電極層と、ゲート電極層と重なる酸化物半導体層と、ゲート電極層と酸化物半導体層との間のゲート絶縁層と、酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、を有し、酸化物半導体層においてチャネルが形成される領域に含まれるドナー濃度は、１×１０１５／ｃｍ３以下であり、チャネルが形成される領域の任意の点における伝導帯下端のエネルギーをＥｃ１、フェルミ準位をＥｆ１、エネルギーギャップをＥｇ１とし、酸化物半導体層においてソース電極層又はドレイン電極層と重なる領域の任意の点における伝導帯下端のエネルギーをＥｃ２、フェルミ準位をＥｆ２としたとき、以下の式（２）が成り立つことを特徴とする半導体装置である。
【００１４】
【数２】
2014232868.tif 000004
【００１５】
また、本発明の一態様は、ゲート電極層と、ゲート電極層と重なる酸化物半導体層と、ゲート電極層と酸化物半導体層との間のゲート絶縁層と、酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、を有し、酸化物半導体層においてチャネルが形成される領域に含まれるドナー濃度は、１×１０１３／ｃｍ３以下であり、チャネルが形成される領域の任意の点における伝導帯下端のエネルギーをＥｃ１、フェルミ準位をＥｆ１とし、酸化物半導体層においてソース電極層又はドレイン電極層と重なる領域の任意の点における伝導帯下端のエネルギーをＥｃ２、フェルミ準位をＥｆ２とし、ゲート電極層の仕事関数をφｍとし、酸化物半導体層の電子親和力をχＯＳとし、ゲート絶縁層の固定電荷をＱＧＩとし、ゲート絶縁層の容量をＣＧＩとし、酸化物半導体層の容量をＣＯＳとしたとき、以下の式（３）が成り立つことを特徴とする半導体装置である。
【００１６】
【数３】
2014232868.tif 000005
【００１７】
上記の半導体装置のいずれか一において、酸化物半導体層は、インジウム、ガリウム及び亜鉛を含有することが好ましい。
【００１８】
本発明の一態様に係る構成の効果は、以下のように説明することができる。但し、以下はあくまでも一考察に過ぎないことを付記する。
【００１９】
本発明の一態様に係る半導体装置は、酸化物半導体層にチャネルが形成されるトランジスタを含み、酸化物半導体層においてチャネルが形成される領域に含まれるキャリア濃度を１×１０１５／ｃｍ３以下、又は１×１０１３／ｃｍ３以下、又は１×１０１１／ｃｍ３以下、すなわち当該領域を高純度真性又は実質的に高純度真性とした半導体装置である。
【００２０】
酸化物半導体層として高純度真性または実質的に高純度真性の酸化物半導体層を用いた場合、酸化物半導体層に形成されるチャネルのフェルミ準位（Ｅｆ）はミッドギャップ（Ｅｉ）と同じになる、又はミッドギャップに限りなく近づく。
【００２１】
フェルミ準位とミッドギャップが同じであれば、直観的には、ソースとドレイン間を流れる電子が越えるべきエネルギー障壁（単に、エネルギー障壁とも表記する。）の高さは、酸化物半導体層のエネルギーギャップ（Ｅｇ）の半分（＝Ｅｇ／２）になる。ソースとドレイン間を流れる電子が越えるべきエネルギー障壁の高さが大きいほど必要とされるゲート電圧も高くなるため、酸化物半導体層に含まれるドナー濃度（キャリア濃度）に依存してトランジスタの電気特性も変動する。具体的には、ドナー濃度（キャリア濃度）が低くなるほど、ドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性の立ち上がり電圧がプラス方向にシフトする。
【００２２】
しかしながら、実測においては、酸化物半導体層を高純度真性又は実質的に高純度真性とし、この層を用いたトランジスタを作製した場合であっても、ドレイン電流−ゲート電圧特性（以下、Ｉｄ−Ｖｇ特性とも表記する。）において、ゲート電圧が０Ｖ付近からドレイン電流が流れ始めることが、本発明者らによって確認されている。
【００２３】
図５（Ａ）に、活性層に適用する酸化物半導体層のドナー濃度を変化させて作製したボトムゲート型のトランジスタのＩｄ−Ｖｇ特性を示す。図５（Ａ）では、チャネル幅５０μｍ、チャネル長３μｍのトランジスタについて、ドナー濃度を変化させた６サンプルを作製し、ドレイン電圧（Ｖｄ）を１Ｖとして、特性を測定した。
【００２４】
また、図５（Ｂ）に、図５（Ａ）に示すＩｄ−Ｖｇ特性から抽出された、ゲート電圧に０Ｖが与えられたときのキャリア濃度（ｎ）と、しきい値電圧（Ｖｔｈ）の関係を示す。
【００２５】
図５（Ｂ）より、酸化物半導体層のドナー濃度を低減させても、しきい値電圧はある程度の値までしかプラス方向にシフトしないことがわかる。また、図５（Ａ）より、ドナー濃度を低減させた酸化物半導体層を用いたトランジスタのＩｄ−Ｖｇ特性は、いずれの濃度においてもほとんど重なっており、立ち上がりのゲート電圧が０Ｖ近傍で収束したノーマリオフ型の特性が得られることがわかる。
【００２６】
ここから、高純度真性または実質的に高純度真性の酸化物半導体層を用いて作製したトランジスタでは、ソースとドレイン間を流れる電子が越えるべきエネルギー障壁が低下、すなわち、フェルミ準位に対する伝導帯下端のエネルギー（Ｅｃ）の低下が起こることが見いだされる。以下では、フェルミ準位に対して伝導帯下端のエネルギーが低下する現象を、ＣＢＬ効果（ＣＢＬ：Ｃｏｎｄｕｃｔｉｏｎ  Ｂａｎｄ  Ｌｏｗｅｒｉｎｇ）と表記するものとする。
【００２７】
上述したように、酸化物半導体層においてチャネルが形成される領域のドナー濃度（キャリア濃度）を低減することにより生じるＣＢＬ効果によって、ドレイン電流−ゲート電圧特性の立ち上がり電圧が０Ｖ付近に収束する。換言すると、該酸化物半導体層を適用したトランジスタの電気特性を一定の値に収束させることができる。よって、このような酸化物半導体層を用いることによって、ばらつきの低減された均一性に優れたトランジスタを提供することが可能となる。
【発明の効果】
【００２８】
本発明の一態様により、新規な半導体装置を提供することができる。または、電気特性のばらつきの低減された半導体装置を提供することができる。
【００２９】
また、本発明の一態様により、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一態様に係る半導体装置の断面図及びエネルギーバンド図。
【図２】本発明の一態様に係る半導体装置の断面図及びエネルギーバンド図。
【図３】チャネル長とエネルギー障壁の高さの関係を示す図。
【図４】ドナー濃度とエネルギー障壁の高さ又はトランジスタ特性との関係を示す図。
【図５】キャリア濃度とトランジスタ特性との関係を示す図。
【図６】本発明の一態様の半導体装置の構成例を示す平面図及び断面図。
【図７】本発明の一態様の半導体装置の作製方法を示す断面図。
【図８】記憶装置の一例を示す回路図。
【図９】表示装置の一例を示す上面図および回路図。
【図１０】電子機器の一例を示す外観図。
【図１１】ＲＦＩＤタグの使用例を説明する図。
【図１２】キャリア濃度とトランジスタ特性との関係を示す図。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の主旨およびその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分又は同様の機能を有する部分には同一の符号又は同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３２】
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００３３】
また、本明細書等において用いる第１、第２等の序数詞は、構成要素の混合を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。
【００３４】
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００３５】
なお、本明細書等において、チャネルが形成される領域の長さ（チャネル長ともいう）とは、酸化物半導体層と重なるソース電極層と、酸化物半導体層と重なるドレイン電極層との間の距離をいうものとする。
【００３６】
また、本明細書等において、酸化物半導体層が実質的に高純度真性のとき、酸化物半導体層に含有されるドナー濃度は、１×１０１５／ｃｍ３以下、又は１×１０１３／ｃｍ３以下である。
【００３７】
また、本明細書等において、酸化物半導体層が実質的に高純度真性のとき、酸化物半導体層に含有されるキャリア濃度は、１×１０１５／ｃｍ３以下、又は１×１０１３／ｃｍ３以下、又は１×１０１１／ｃｍ３以下である。なお、本明細書中におけるキャリア濃度とは、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を含む半導体装置において、ゲート電極（Ｍｅｔａｌ）に０Ｖの電位が与えられたときの、酸化物半導体層（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に含有されるキャリア濃度のことを表す。キャリア濃度は、例えば、ＣＶ（Ｃａｐａｃｉｔａｎｃｅ  Ｖｏｌｔａｇｅ）測定により測定することができる。
【００３８】
本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００３９】
また、本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００４０】
（実施の形態１）
本実施の形態では、ＣＢＬ効果、及びＣＢＬ効果が生じる半導体装置について図１乃至図４を用いて説明する。本実施の形態では、半導体装置の一例としてボトムゲート型のトランジスタを用いて説明する。但し、本発明の一態様の構成はこれに限られるものではない。
【００４１】
はじめに、図１（Ａ）に示す半導体装置１００を用いて、半導体装置に含まれる酸化物半導体層において、チャネルが形成される領域のキャリアが流れる方向（チャネル長方向）におけるエネルギーバンド構造について説明を行う。図１（Ｂ）は、数値計算によって見積もられた半導体装置１００の伝導帯のエネルギーバンド構造を示している。なお、図１（Ａ）に示す半導体装置１００は、ボトムゲート型のトランジスタにおいて、ゲート電極を省略した構成である。
【００４２】
図１（Ａ）に示す半導体装置１００は、絶縁層１０４上に形成された酸化物半導体層１０６と、酸化物半導体層１０６の一部と接するソース電極層１０８ａ及びドレイン電極層１０８ｂと、を有する。ここでは、酸化物半導体層１０６においてチャネルが形成される領域（ソース電極層１０８ａとドレイン電極層１０８ｂの間の領域）１０６ｂを、真性半導体（ｉ）と仮定して計算を行った。また、酸化物半導体層１０６において、ソース電極層１０８ａと接する領域１０６ａと、ドレイン電極層１０８ｂと接する領域１０６ｃは、５×１０１８／ｃｍ３のドナー濃度を含む低抵抗な半導体（ｎ＋またはｎ）と仮定した。このため、酸化物半導体層１０６は、ｎ＋−ｉ−ｎ＋のホモ接合を含む。
【００４３】
よって、図１（Ａ）の構成において、チャネルが形成される領域の任意の点における伝導帯下端のエネルギーをＥｃ１、フェルミ準位をＥｆ１とし、酸化物半導体層においてソース電極層又はドレイン電極層と重なる領域の任意の点における伝導帯下端のエネルギーをＥｃ２、フェルミ準位をＥｆ２としたとき（Ｅｃ２−Ｅｆ２）＜（Ｅｃ１−Ｅｆ１）が成立する。
【００４４】
なお、図１に示した計算において、酸化物半導体層１０６は、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体を適用した。酸化物半導体層の伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャップ）Ｅｇは３．２ｅＶとし、酸化物半導体層の比誘電率εは１５ε０（ε０は真空誘電率）とし、絶対温度Ｔは３００Ｋと仮定した。
【００４５】
図１（Ｂ）は、図１（Ａ）に示す半導体装置１００の、無バイアス状態（ソース電極層１０８ａの電位及びドレイン電極層１０８ｂの電位を０Ｖと仮定した状態）での図１（Ａ）の破線矢印に沿ったチャネル長方向における伝導帯バンド構造であり、チャネル長Ｌを、０．１μｍ、１μｍ、１０μｍ、１００μｍ、１０５μｍ、１０１２μｍとした結果をそれぞれ示している。図１（Ｂ）において縦軸は、酸化物半導体層１０６のフェルミ準位（Ｅｆ）を原点とした伝導帯下端エネルギー（Ｅｃ）、すなわち、ソースとドレイン間のエネルギー障壁の高さを示し、横軸は、規格化したチャネル長を示す。また、図１（Ｂ）の一点鎖線は、酸化物半導体層１０６のフェルミ準位を示し、破線は、酸化物半導体層１０６のフェルミ準位が、酸化物半導体層１０６のミッドギャップ（Ｅｉ）と一致したときの、伝導帯下端エネルギー（１．６ｅＶ）を示す。
【００４６】
図１（Ｂ）より、チャネル長が長くなる程、ソースとドレイン間のエネルギー障壁の高さが大きくなっている。しかしながら、本計算においては、チャネル形成領域を真性半導体と仮定しているため、フェルミ準位とミッドギャップが同じであるにも関わらず、ソースとドレイン間のエネルギー障壁が、酸化物半導体層のエネルギーギャップ（Ｅｇ）の半分（＝Ｅｇ／２）である１．６ｅＶとなるには、１０１２μｍ＝１２００ｋｍという非現実的なチャネル長を要する。
【００４７】
図１（Ｂ）において、チャネル長が１０１２μｍの場合のチャネル形成領域におけるエネルギーバンドは、ｎ＋−ｉ接合（ｘ／Ｌ＝−０．５、または、ｘ／Ｌ＝０．５）に近づくほど下に曲がっている。曲がっている部分のキャリア濃度（ｎ）は真性キャリア濃度（ｎｉ）の６．６×１０−９／ｃｍ３よりも大きくなるため、当該領域ではキャリアが蓄積状態となる。
【００４８】
バンドが曲がっている部分の幅は、真性キャリア濃度（ｎｉ）に対するデバイの遮蔽長λＤ＝（ε０ｋＢＴ／ｅ２ｎｉ）１／２で特徴づけられる長さである。なお、ｋＢはボルツマン定数であり、ｅは電子素電荷である。ここで、酸化物半導体層の誘電率ε＝１５ε０、絶対温度Ｔ＝３００Ｋを代入すると、デバイの遮蔽長λＤは、５．７×１０１０μｍ＝５７ｋｍと、非常に大きな値であることがわかる。
【００４９】
これは、図１に示す半導体装置１００では、高純度真性（実質的に高純度真性を含む）酸化物半導体である領域１０６ｂのキャリア濃度があまりに小さいため、ｎ＋層である領域１０６ａから領域１０６ｂに向かう電界は遮蔽されることなく５７ｋｍも侵入することを意味する。また、チャネル長がデバイの遮蔽長λＤの２倍である１．１４×１０１１μｍ＝１１４ｋｍよりも大きければ、ｎ＋層とｉ層のエネルギー障壁の高さは酸化物半導体層１０６のエネルギーギャップの半分となる。上述のように、チャネル長が１０１２μｍの場合、ソースとドレイン間のエネルギー障壁は１．６ｅＶ（＝Ｅｇ／２）となるが、この場合確かにＬ＝１０１２μｍ＝２λＤ＞１．１４×１０１１μｍを満たしている。
【００５０】
一方、チャネル長がデバイの遮蔽長λＤの２倍である１．１４×１０１１μｍ＝１１４ｋｍよりも小さいときには、ｎ＋層である領域１０６ａ、領域１０６ｃからの電界が遮蔽されずに、チャネルが形成される領域１０６ｂの中央まで達するため、エネルギー障壁の高さが低くなる。よって、領域１０６ｂが高純度真性又は実質的に高純度真性であっても、すなわち、フェルミ準位がミッドギャップ付近にあっても、フェルミ準位に対する伝導帯下端のエネルギーの低下によって、エネルギー障壁の高さが低減する。換言すると、ソース電極層１０８ａとドレイン電極層１０８ｂ下に、ｎ＋層である領域１０６ａ、領域１０６ｃが存在する限りは、現実的なデバイスでのチャネル長においては、エネルギー障壁の高さはＥｇ／２と比較して非常に小さくなる。
【００５１】
次いで、ゲート電極層を有するトランジスタ構造を用いて、ＣＢＬ効果について検討する。
【００５２】
図２（Ａ）に、計算に用いたトランジスタ２００の構成を図示する。図２（Ａ）では、ゲート電極層２０２と、ゲート電極層２０２上に設けられたゲート絶縁層２０４と、ゲート絶縁層２０４上の酸化物半導体層２０６と、酸化物半導体層２０６の一部と接するソース電極層２０８ａ及びドレイン電極層２０８ｂと、を有するボトムゲート型のトランジスタである。図１の場合と同様に、酸化物半導体層２０６においてチャネルが形成される領域（ソース電極層２０８ａとドレイン電極層２０８ｂの間の領域）２０６ｂを、真性半導体（ｉ）と仮定して計算を行った。また、酸化物半導体層２０６において、ソース電極層２０８ａと接する領域２０６ａと、ドレイン電極層２０８ｂと接する領域２０６ｃは、５×１０１８／ｃｍ３のドナー濃度を含む低抵抗な半導体（ｎ＋またはｎ）と仮定した。
【００５３】
なお、図２に示す計算において、酸化物半導体層２０６は、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体を適用し、エネルギーギャップ（Ｅｇ）を３．２ｅＶとし、膜厚を３５ｎｍとした。また、ゲート絶縁層２０４の等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）は２５６ｎｍと仮定した。
【００５４】
図２（Ｂ）に、図２（Ａ）の破線矢印に沿った無バイアス状態（ゲート電極層２０２の電位、ソース電極層２０８ａの電位及びドレイン電極層２０８ｂの電位を０Ｖと仮定した状態）でのチャネル長方向における伝導帯バンド構造の計算結果を示す。図２（Ｂ）では、チャネル長Ｌを、０．１μｍ、０．３μｍ、１μｍ、３μｍ、１０μｍ、１００μｍ、１０５μｍ、１０１２μｍとした結果をそれぞれ示している。図２（Ｂ）において縦軸は、酸化物半導体層２０６のフェルミ準位（Ｅｆ）を原点とした伝導帯下端エネルギー（Ｅｃ）、すなわち、ソースとドレイン間のエネルギー障壁の高さを示し、横軸は、規格化したチャネル長を示す。また、図２（Ｂ）の一点鎖線は、酸化物半導体層２０６のフェルミ準位を示す。
【００５５】
なお、ソース電極層２０８ａ又はドレイン電極層２０８ｂと重なる領域２０６ａ、２０６ｃはｎ型化されているため、チャネルが形成される領域２０６ｂの任意の点における伝導帯下端のエネルギーをＥｃ１、フェルミ準位をＥｆ１、領域２０６ａ、２０６ｃの任意の点における伝導帯下端のエネルギーＥｃ２、フェルミ準位Ｅｆ２としたとき、（Ｅｃ２−Ｅｆ２）＜（Ｅｃ１−Ｅｆ１）が成り立つ（図２（Ｂ）参照）。
【００５６】
図２（Ｂ）に示すように、ゲート電極層２０２を設けた場合においても、チャネル形成領域の全領域にわたってエネルギー障壁の高さ（Ｅｃ１−Ｅｆ１）はＥｇ／２（１．６ｅＶ）より小さいことから、酸化物半導体層を適用したトランジスタを想定した計算においてもＣＢＬ効果による影響が確認される。
【００５７】
なお、ゲート電極層を想定しない場合の図１（Ｂ）と異なり、図２（Ｂ）では、ある程度チャネル長が大きい場合のエネルギー障壁の高さは、Ｅｇ／２（１．６ｅＶ）には達しないものの、ある一定値（図２（Ｂ）では、チャネル長３μｍ以上で０．４ｅＶ）に飽和している。これは、チャネル長がある程度以上長い場合は、ｎ＋層である領域２０６ａ、２０６ｃが、チャネルが形成される領域２０６ｂに与える影響よりも、ゲート電極層２０２から領域２０６ｂに対して垂直方向に与えられる電界の影響が強いため、と理解できる。
【００５８】
一方、チャネル長が短い（例えば、３μｍ未満）場合ではゲート電極層を想定しない場合と同様に、ｎ＋層である領域２０６ａ、領域２０６ｃからチャネルが形成される領域２０６ｂへ加わる電界の影響が強くなり、エネルギー障壁の高さが前述の一定値よりさらに低下する。
【００５９】
ここで、チャネル長が長い場合（例えば、３μｍより大きい場合）でのエネルギー障壁の高さ（ＥＢＨ：Ｅｎｅｒｇｙ  ｂａｒｒｉｅｒ  ｈｅｉｇｈｔ）は、以下の式（４）で表される。
【００６０】
【数４】
2014232868.tif 000006
【００６１】
式（４）において、φｍは、ゲート電極層２０２の仕事関数を表し、χＯＳは酸化物半導体層２０６の電子親和力を表し、ＱＧＩはゲート絶縁層２０４の固定電荷を表し、ＣＧＩはゲート絶縁層２０４の容量を表し、ＣＯＳは、酸化物半導体層２０６の容量を表し、ｔは酸化物半導体層２０６の膜厚を表し、Ｎｄは領域２０６ｂのドナー濃度を表す。但し、本計算においてＮｄは真性キャリア濃度（ｎｉ）を仮定しているため、十分に小さく、式（４）における右辺第２項目は無視することができる。本計算においては、ｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ）として０．４ｅＶを用いて計算を行ったため、図２（Ｂ）においてｎ＋層の電界の影響を受けない程チャネル長が長いトランジスタにおいては、エネルギー障壁の高さが０．４ｅＶに飽和している。換言すると、ドナー濃度が十分に小さければ、エネルギー障壁の高さ（Ｅｃ１−Ｅｆ１）はｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ）に収束する。
【００６２】
図１（Ｂ）及び図２（Ｂ）の計算をもとに算出した、エネルギー障壁の高さのチャネル長依存性を図３に示す。図３の縦軸は、エネルギー障壁の高さ（伝導帯下端のエネルギーからフェルミ準位までのエネルギー）を示し、横軸はチャネル長（μｍ）を示す。
【００６３】
図３に示すように、ゲート電極層がない場合（図１（Ｂ）に対応）では、長チャネル極限（上述したデバイの遮蔽長λＤの２倍を越えるチャネル長）では、エネルギー障壁の高さはＥｇ／２＝１．６ｅＶとなり、チャネル長が短くなる程、エネルギー障壁の高さは低下する。
【００６４】
また、ゲート電極層がある場合（図２（Ｂ）に対応）では、長チャネルになる程、ｎ＋層からの電界の影響よりも、ゲート電極層からの垂直方向の電界の影響が強くなるため、上述の式（４）の右辺第１項で与えられる一定値に飽和している。短チャネル側では、ｎ＋層からの電界の影響が強くなるため、エネルギー障壁の高さはさらに低下する。
【００６５】
なお、図３に示すエネルギー障壁高さは、トランジスタのしきい値電圧を決定し、ＮＭＯＳトランジスタにおいては、エネルギー障壁が高いほど、トランジスタのしきい値電圧が高くなる。
【００６６】
次いで、チャネル長方向のエネルギーバンド図に、ドナー濃度が与える影響について検討を行うため、図２（Ａ）に示すトランジスタ２００において、チャネル長を３μｍとしてチャネルが形成される領域２０６ｂにおけるドナー濃度を増加させたときのエネルギーバンド図を計算した。
【００６７】
図４（Ａ）に、無バイアス状態（ゲート電極層２０２の電位、ソース電極層２０８ａの電位及びドレイン電極層２０８ｂの電位を０Ｖと仮定した状態）での図２（Ａ）の破線矢印に沿ったチャネル長方向における伝導帯バンド構造の計算結果を示す。図４（Ａ）では、ドナー濃度（Ｎｄ）を６．６×１０−９／ｃｍ３、１０１４／ｃｍ３、１０１５／ｃｍ３、３×１０１５／ｃｍ３、１０１６／ｃｍ３、１０１７／ｃｍ３、１０１８／ｃｍ３とした計算結果をそれぞれ示す。
【００６８】
図４（Ａ）より、ドナー濃度が、６．６×１０−９／ｃｍ３から１０１４／ｃｍ３の範囲では、エネルギーバンド図は変化せずに一致している。つまり、チャネル形成領域に含まれるドナー濃度が十分小さいと（例えば、１×１０１５／ｃｍ３以下、または１×１０１３／ｃｍ３以下）、バンド構造は変化せずにゲート電極層の電界に起因したＣＢＬ効果によってエネルギー障壁の高さも一定のままであることがわかる。一方、ドナー濃度が増加すると、エネルギー障壁の高さも低下する。
【００６９】
エネルギー障壁の高さとドナー濃度依存性との相関を、図４（Ｂ）に示す。図４（Ｂ）において縦軸はエネルギー障壁の高さを示し、横軸はチャネルが形成される領域２０６ｂに含まれるドナー濃度を示す。なお、図４（Ｂ）では、上述の式（４）の右辺第１項のｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ）として０．４ｅＶを用いた結果（図４（Ａ）に相当）に加えて、ｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ）＝０．５８ｅＶとした結果を示している。ｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ）＝０．５８ｅＶは、図５（Ａ）及び（Ｂ）に示す実測のトランジスタから想定されるエネルギー障壁の高さの飽和値である。
【００７０】
また、図４（Ｂ）中の破線のグラフは、上述の式（４）の右辺第１項のｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ）を、０．４ｅＶ又は０．５８ｅＶとし、それぞれＮｄの値を代入した近似曲線である。
【００７１】
図４（Ｂ）より、チャネル形成領域に含有されるドナー濃度が、１×１０１５／ｃｍ３以下程度であればエネルギー障壁の高さは一定の値を示す。また、ドナー濃度が１×１０１５／ｃｍ３より大きくとなると、ドナー濃度が増大する程、エネルギー障壁の高さは低下する。
【００７２】
図４（Ｃ）は、図２（Ａ）に示すトランジスタ２００のしきい値電圧（Ｖｔｈ）と、チャネルが形成される領域２０６ｂに含まれるドナー濃度の関係を示している。なお、図４（Ｃ）では、ｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ）＝０．５８ｅＶとして計算を行った。
【００７３】
図４（Ｃ）に示すように、ドナー濃度が１×１０１５／ｃｍ３以下、好ましくは１×１０１３以下では、ドナー濃度の変化に対して、しきい値電圧がある一定値に飽和する。これは図４（Ｂ）の結果と合致する。トランジスタのチャネル形成領域に含まれるドナー濃度が十分に低い場合は、エネルギー障壁高さがある一定値（好ましくは、ｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ））に飽和する。トランジスタのしきい値電圧は、エネルギー障壁高さで決定されるため、結果として、しきい値電圧もある一定値に飽和する。
【００７４】
図１２は、図２（Ａ）に示すトランジスタ２００のしきい値電圧（Ｖｔｈ）と、チャネルが形成される領域２０６ｂに含まれるキャリア濃度の関係を示している。図１２において、白丸は図５（Ｂ）に示した実測のキャリア濃度としきい値電圧の関係を示し、実線は計算から算出されたキャリア濃度としきい値電圧の関係を示している。
【００７５】
図１２に示すように、計算から求めたキャリア濃度としきい値の関係は、実測をよく再現している。キャリア濃度が１×１０１５／ｃｍ３以下、好ましくは１×１０１３ｃｍ３以下、より好ましくは１×１０１１ｃｍ３以下では、キャリア濃度の変化に対して、しきい値電圧がある一定値に飽和する。キャリア濃度はドナー濃度と相関があることを考えると、これは図４（Ｃ）の結果と同様に説明できる。
【００７６】
以上より、酸化物半導体層においてチャネルが形成される領域のドナー濃度及びキャリア濃度を十分に低減することで、該酸化物半導体層を用いたトランジスタは、ＣＢＬ効果によって、トランジスタ間のしきい値電圧のばらつきを抑制することが可能である。
【００７７】
本発明の一態様では、チャネルが形成される領域を含む酸化物半導体層を有し、該チャネルが形成される領域に含まれるキャリア濃度を１×１０１５／ｃｍ３以下、好ましくは、１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下とすることで、ＣＢＬ効果によって、該チャネルが形成される領域の伝導帯下端のエネルギーとフェルミ準位のエネルギー差（Ｅｃ−Ｅｆ）を、少なくともチャネルが形成される領域のエネルギーギャップＥｇの２分の１（＝Ｅｇ／２）より小さくすることができ、好ましくは、ｅ（φｍ−χＯＳ−ＱＧＩ／ＣＧＩ）に収束することができる。
【００７８】
このような酸化物半導体層をチャネルに適用したトランジスタは、電気特性の変動が抑制されたトランジスタである。また、トランジスタ間の電気特性が一定値に収束され、ばらつきの低減されたトランジスタである。よって、該酸化物半導体層を用いた半導体装置の信頼性を向上させることができる。
【００７９】
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００８０】
（実施の形態２）
本実施の形態では、実施の形態１で示した高純度真性又は実質的に高純度真性な酸化物半導体層を含む半導体装置の詳細な構成例及び作製方法の一例について、図面を用いて説明する。
【００８１】
なお、以下に示す本実施の形態では、ボトムゲート構造のトランジスタを用いて説明するが、本発明の一態様はこれに限られるものではなく、トップゲート構造のトランジスタ、マルチゲート構造のトランジスタ等に適用することが可能である。また、チャネル保護型のトランジスタに適用してもよい。
【００８２】
図６に半導体装置の構成例を示す。図６（Ａ）は、トランジスタ３００の平面図であり、図６（Ｂ）は、図６（Ａ）のＸ１−Ｙ１における断面図であり、図６（Ｃ）は図６（Ａ）のＶ１−Ｗ１における断面図である。なお、図６（Ａ）では、煩雑になることを避けるため、構成要素の一部（例えば、絶縁層４１４）を省略して図示している。
【００８３】
図６に示すトランジスタ３００は、基板４００上に設けられたゲート電極層４０２と、ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４上に設けられ、ゲート電極層４０２と重なる酸化物半導体層４０８と、酸化物半導体層４０８と電気的に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、を含む。
【００８４】
酸化物半導体層４０８、ソース電極層４１０ａ及びドレイン電極層４１０ｂ上に設けられる絶縁層４１４をトランジスタ３００の構成要素に含めてもよい。酸化物半導体層４０８においてチャネルが形成される領域と接する絶縁層４１４には、酸素を含む絶縁層（酸化物絶縁層）、換言すると酸素を放出することが可能な絶縁層を用いることが好ましい。酸素を放出することが可能な絶縁層４１４から、酸化物半導体層４０８のチャネルに酸素を供給することで、酸化物半導体層４０８の膜中又は界面の酸素欠損を補填することが可能となるためである。なお、酸素を放出することが可能な絶縁層としては、例えば、酸化シリコン層、酸化窒化シリコン層、又は酸化アルミニウム層を適用することができる。
【００８５】
酸化物半導体層４０８においてチャネルが形成される領域は、水素が可能な限り低減されていることが好ましい。具体的には、酸化物半導体層４０８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
【００８６】
酸素欠損が補填され、水素が低減された酸化物半導体層４０８は、高純度真性化、又は実質的に高純度真性化された酸化物半導体層といえる。高純度真性、又は実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性又は実質的に高純度真性である酸化物半導体は、ドナーの要因である欠陥準位密度が低いため、トラップ準位密度を低減することができる。よって、当該酸化物半導体をトランジスタのチャネルに適用することで、実施の形態１で説明したＣＢＬ効果によってソースとドレイン間のエネルギー障壁の高さを低減させて一定の値（飽和値）に収束させることが可能となるため、複数のトランジスタ間における電気特性のばらつきを抑制することができる。
【００８７】
また、高純度真性、又は実質的に高純度真性である酸化物半導体層４０８は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体層２０６にチャネル領域が形成されるトランジスタ３００は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
【００８８】
ところで、酸化物半導体層は、非単結晶酸化物半導体層と、単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層、多結晶酸化物半導体層、微結晶酸化物半導体層、非晶質酸化物半導体層などをいう。本実施の形態のトランジスタ３００に含まれる酸化物半導体層４０８としては、非晶質酸化物半導体層と比較して規則性が高く欠陥準位密度が低い酸化物半導体層である、微結晶酸化物半導体層を用いることが好ましく、微結晶酸化物半導体層と比較して欠陥準位密度が低い酸化物半導体層であるＣＡＡＣ−ＯＳ層を適用することがより好ましい。
【００８９】
以下に、ＣＡＡＣ−ＯＳ膜及び微結晶酸化物半導体層について詳述する。
【００９０】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体層の一つである。
【００９１】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００９２】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【００９３】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【００９４】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【００９５】
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
【００９６】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【００９７】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【００９８】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【００９９】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【０１００】
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
【０１０１】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１０２】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体層である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体層の主成分以外の元素である。特に、シリコンなどの、酸化物半導体層を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体層から酸素を奪うことで酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体層内部に含まれると、酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体層に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０１０３】
また、上述したように、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体層である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０１０４】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）、換言すると、高純度真性または実質的に高純度真性である酸化物半導体層は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体層を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体層は、キャリアトラップが少ない。そのため、当該酸化物半導体層を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。さらに、ＣＢＬ効果によって、電気特性が一定の値に収束されるため、トランジスタ間の電気特性のばらつきを低減することが可能となる。
【０１０５】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０１０６】
微結晶酸化物半導体層は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体層に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体層を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
【０１０７】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体層と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０１０８】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０１０９】
なお、酸化物半導体層４０８は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１１０】
図６に示す半導体装置の作製方法の一例について、図７を用いて説明する。
【０１１１】
まず、基板４００上にゲート電極層４０２（これと同じ層で形成される配線を含む）を形成し、ゲート電極層４０２上にゲート絶縁層４０４を形成する（図７（Ａ）参照）。
【０１１２】
基板４００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板等を、基板４００として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを基板４００として用いてもよい。
【０１１３】
また、基板４００として、可撓性基板を用い、可撓性基板上に直接トランジスタ３００を形成してもよい。または、基板４００とトランジスタ３００との間に剥離層を設けてもよい。剥離層は、その上に半導体装置の一部又は全部を完成させた後、基板４００から分離し、他の基板に転載するのに用いることができる。その際、トランジスタ３００は耐熱性の劣る基板や可撓性の基板に転載することができる。
【０１１４】
なお、基板４００とゲート電極層４０２との間に下地絶縁層を設けてもよい。また、基板４００として半導体素子が設けられた基板を適用する場合、該下地絶縁層は層間絶縁層として機能することができる。
【０１１５】
ゲート電極層４０２の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０２としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。ゲート電極層４０２は、単層構造としてもよいし、積層構造としてもよい。また、ゲート電極層４０２は、テーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。
【０１１６】
また、ゲート電極層４０２の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸化珪素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。
【０１１７】
または、ゲート電極層４０２の材料として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これらの材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いてゲート電極層４０２を形成することでトランジスタのしきい値電圧をプラスにすることができ、ノーマリオフのスイッチングトランジスタを実現できる。
【０１１８】
ゲート絶縁層４０４は、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜を一種以上含む膜を適用することができる。ゲート絶縁層４０４は、単層構造としてもよいし、積層構造としてもよい。
【０１１９】
なお、ゲート絶縁層４０４において、後に形成される酸化物半導体層４０８と接する領域は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することが好ましい。ゲート絶縁層４０４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にてゲート絶縁層４０４を形成すればよい。又は、成膜後のゲート絶縁層４０４に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
【０１２０】
次いで、ゲート絶縁層４０４上に、酸化物半導体膜を成膜し、島状に加工して酸化物半導体層４０８を形成する（図７（Ｂ）参照）。酸化物半導体層４０８は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
【０１２１】
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
【０１２２】
酸化物半導体層４０８を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１２３】
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１２４】
酸化物半導体層４０８は、単層構造としてもよいし、複数の酸化物半導体層が積層された構造としてもよい。例えば、酸化物半導体層４０８を、第１の酸化物半導体層と第２の酸化物半導体層の積層として、第１の酸化物半導体層と第２の酸化物半導体層に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物半導体層に三元系金属の酸化物を用い、第２の酸化物半導体層に二元系金属の酸化物を用いてもよい。また、例えば、第１の酸化物半導体層と第２の酸化物半導体層を、どちらも三元系金属の酸化物としてもよい。
【０１２５】
また、第１の酸化物半導体層と第２の酸化物半導体層の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。
【０１２６】
この時、第１の酸化物半導体層と第２の酸化物半導体層のうち、ゲート電極に近い側（チャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ≧Ｇａ（Ｉｎの含有率はＧａの含有率以上）とすることが好ましい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ＜Ｇａ（Ｉｎの含有率はＧａの含有率未満）とすることが好ましい。
【０１２７】
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ≧Ｇａの組成となる酸化物はＩｎ＜Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ＜Ｇａの組成となる酸化物はＩｎ≧Ｇａの組成となる酸化物と比較して安定した特性を備える。
【０１２８】
チャネル側にＩｎ≧Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ＜Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性をさらに高めることが可能となる。
【０１２９】
また、第１の酸化物半導体層と第２の酸化物半導体層に、結晶性の異なる酸化物半導体層を適用してもよい。すなわち、単結晶酸化物半導体層、多結晶酸化物半導体層、微結晶酸化物半導体層、非晶質酸化物半導体層、またはＣＡＡＣ−ＯＳ膜を適宜組み合わせた構成としてもよい。ただし、非晶質酸化物半導体層は水素などのドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体層は、ＣＡＡＣ−ＯＳ膜などの結晶性を有する酸化物半導体膜を適用することが好ましい。
【０１３０】
酸化物半導体膜の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
【０１３１】
酸化物半導体膜を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体層４０８に水分等が取り込まれることを可能な限り防ぐことができる。
【０１３２】
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。
【０１３３】
また、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。
【０１３４】
なお、基板４００を高温に保持した状態で酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板４００を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。
【０１３５】
酸化物半導体膜成膜後、又は島状の酸化物半導体層４０８に加工後、熱処理を行う。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３２０℃以上３７０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの熱処理によって、酸化物半導体層４０８及びゲート絶縁層４０４の少なくとも一から水素や水などの不純物を除去することができる。前述の通り、酸化物半導体をチャネルとするトランジスタ３００に安定した電気特性を付与するためには、酸化物半導体層４０８中の不純物濃度を低減し、酸化物半導体層を高純度真性又は実質的に高純度真性とすることが有効である。
【０１３６】
次いで、酸化物半導体層４０８上にソース電極層４１０ａ及びドレイン電極層４１０ｂ（これと同じ層で形成される配線を含む）となる導電膜を成膜し、これを加工してソース電極層４１０ａ及びドレイン電極層４１０ｂを形成する（図７（Ｃ）参照）。
【０１３７】
なお、チャネル長が極めて短いトランジスタを形成する場合は、電子ビーム露光などの細線加工に適した方法を用いてレジストマスクを形成し、エッチング処理を行うことによって、ソース電極層４１０ａ及びドレイン電極層４１０ｂを形成すればよい。なお、当該レジストマスクとしては、ポジ型レジストを用いれば、露光領域を最小限にすることができ、スループットを向上させることができる。このような方法を用いれば、チャネル長を３０ｎｍ以下とするトランジスタを作製することができる。
【０１３８】
ソース電極層４１０ａ及びドレイン電極層４１０ｂには、酸素と結合し易い導電材料を好ましく用いることができる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどを用いることができる。後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることが特に好ましい。なお、酸素と結合し易い導電材料には、酸素が拡散し易い材料も含まれる。
【０１３９】
このような導電材料と酸化物半導体層４０８を接触させると、酸化物半導体層４０８中の酸素が、酸素と結合し易い導電材料側に取り込まれる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記酸素の移動により、酸化物半導体層４０８においてソース電極層４１０ａ及びドレイン電極層４１０ｂと接触した界面近傍の領域に酸素欠損が発生し、ｎ型化した領域を形成することができる。該ｎ型化した領域はトランジスタ３００のソースまたはドレインとして作用させることができる。
【０１４０】
なお、ｎ型化した領域には、ソース電極層４１０ａ及びドレイン電極層４１０ｂの構成元素が混入することがある。また、ｎ型化した領域に接するソース電極層４１０ａ及びドレイン電極層４１０ｂでは、一部酸素の濃度が高い領域が形成されうる。また、ｎ型化した領域に接するソース電極層４１０ａ及びドレイン電極層４１０ｂでは、酸化物半導体層４０８の構成元素が混入することがある。すなわち、酸化物半導体層４０８とソース電極層４１０ａ及びドレイン電極層４１０ｂとが接触する界面近傍には、当該接触した２層の混合領域又は混合層と呼ぶことのできる箇所が形成されることもある。
【０１４１】
なお、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御ができない状態（導通状態）が現れる。そのため、チャネル長が極短いトランジスタを形成する場合は、ソース電極及びドレイン電極には、酸素と結合しにくい導電材料を用いてもよい。当該導電材料としては、例えば、窒化タンタル、窒化チタンなどを用いることが好ましい。なお、酸素と結合しにくい導電材料には、酸素が拡散しにくい材料も含まれる。
【０１４２】
次いで、酸化物半導体層４０８、ソース電極層４１０ａ及びドレイン電極層４１０ｂ上に、絶縁層４１４を形成する（図７（Ｄ）参照）。絶縁層４１４としては、酸化物絶縁層を用いることが好ましく、例えば、酸化シリコン層、酸化窒化シリコン層、又は酸化アルミニウム層を適用することが好ましい。
【０１４３】
絶縁層４１４として酸化物絶縁層を設けた場合、該絶縁層４１４を形成後に熱処理を行うことが好ましい。熱処理によって、酸化物絶縁層である絶縁層４１４に含まれる酸素の一部を酸化物半導体層４０８に酸素を移動させ、酸化物半導体層４０８中の酸素欠損を補填することが可能である。この結果、酸化物半導体層４０８に含まれる酸素欠損量を低減することができる。熱処理の条件は、酸化物半導体膜成膜後又は島状の酸化物半導体層４０８に加工後の熱処理と同様とすることができる。
【０１４４】
また、絶縁層４１４は、積層構造としてもよい。例えば、酸化物半導体層４０８に接する酸化物絶縁層と、該酸化物絶縁層上の窒化物絶縁層との積層構造としてもよい。窒化物絶縁層としては、窒化シリコン層、窒化酸化シリコン層等を用いることができる。
【０１４５】
以上によって、本実施の形態のトランジスタ３００を形成することができる。
【０１４６】
本実施の形態で示すトランジスタは、チャネルが形成される酸化物半導体層の水素等の不純物を低減し、且つ酸素欠損を補填することで、高純度真性化、又は実質的に高純度真性化した酸化物半導体層を含むトランジスタである。このような酸化物半導体層を用いることで、電気特性の変動が抑制されたトランジスタを提供することができる。また、トランジスタ間での電気特性のばらつきを低減することができる。よって、信頼性の高い半導体装置を提供することができる。
【０１４７】
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１４８】
（実施の形態３）
本実施の形態では、実施の形態１で示した高純度真性又は実質的に高純度真性な酸化物半導体層を含むトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）について、図面を用いて説明する。
【０１４９】
図８（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上記実施の形態で説明した本発明の一態様のトランジスタを用いることができる。
【０１５０】
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０１５１】
図８（Ａ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極は、トランジスタ３３００のソース電極またはドレイン電極の他方、および容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
【０１５２】
図８（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１５３】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲートに与えられた電荷が保持される（保持）。
【０１５４】
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの電荷は長時間にわたって保持される。
【０１５５】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。
【０１５６】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲートの状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えればよい。
【０１５７】
図８（Ｂ）に示す半導体装置は、トランジスタ３２００を設けていない点で図８（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。
【０１５８】
次に、情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の第１の端子の電位（あるいは容量素子３４００に蓄積された電荷）によって、異なる値をとる。
【０１５９】
例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の第３の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０１６０】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０１６１】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
【０１６２】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０１６３】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０１６４】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケースが考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０１６５】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０１６６】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
【０１６７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１６８】
（実施の形態４）
本実施の形態では、本発明の一態様のトランジスタを利用した表示装置の構成例について説明する。
【０１６９】
［構成例］
図９（Ａ）は、本発明の一態様の表示装置の上面図であり、図９（Ｂ）は、本発明の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図９（Ｃ）は、本発明の一態様の表示装置の画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。
【０１７０】
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
【０１７１】
アクティブマトリクス型表示装置の上面図の一例を図９（Ａ）に示す。表示装置の基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、および第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
【０１７２】
図９（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
【０１７３】
〔液晶表示装置〕
また、画素の回路構成の一例を図９（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表示装置の画素に適用することができる画素回路を示す。
【０１７４】
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。
【０１７５】
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。
【０１７６】
トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
【０１７７】
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。
【０１７８】
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
【０１７９】
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成される。
【０１８０】
なお、図９（Ｂ）に示す画素回路は、これに限定されない。例えば、図９（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
【０１８１】
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図９（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
【０１８２】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１８３】
図９（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
【０１８４】
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。
【０１８５】
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。
【０１８６】
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には他の実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。
【０１８７】
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線７２７に設定される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
【０１８８】
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。
【０１８９】
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジスタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用トランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
【０１９０】
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０１９１】
なお、画素回路の構成は、図９（Ｃ）に示す画素構成に限定されない。例えば、図９（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
【０１９２】
図９で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。
【０１９３】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
【０１９４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１９５】
（実施の形態５）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１０に示す。
【０１９６】
図１０（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図１０（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０１９７】
図１０（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０１９８】
図１０（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
【０１９９】
図１０（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
【０２００】
図１０（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。
【０２０１】
図１０（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
【０２０２】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２０３】
（実施の形態６）
本実施の形態では、本発明の一態様に係るＲＦＩＤの使用例について図１１を用いながら説明する。ＲＦＩＤの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１１（Ａ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１１（Ｂ）参照）、包装用容器類（包装紙やボトル等、図１１（Ｃ）参照）、乗り物類（自転車等、図１１（Ｄ）参照）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１１（Ｅ）、図１１（Ｆ）参照）等に設けて使用することができる。
【０２０４】
本発明の一態様に係るＲＦＩＤ４０００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦＩＤ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦＩＤ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦＩＤを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦＩＤを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０２０５】
以上のように、本発明の一態様に係わるＲＦＩＤを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
【０２０６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０２０７】
１００    半導体装置
１０４    絶縁層
１０６    酸化物半導体層
１０６ａ    領域
１０６ｂ    領域
１０６ｃ    領域
１０８ａ    ソース電極層
１０８ｂ    ドレイン電極層
２００    トランジスタ
２０２    ゲート電極層
２０４    ゲート絶縁層
２０６    酸化物半導体層
２０６ａ    領域
２０６ｂ    領域
２０６ｃ    領域
２０８ａ    ソース電極層
２０８ｂ    ドレイン電極層
３００    トランジスタ
４００    基板
４０２    ゲート電極層
４０４    ゲート絶縁層
４０８    酸化物半導体層
４１０ａ    ソース電極層
４１０ｂ    ドレイン電極層
４１４    絶縁層
７００    基板
７０１    画素部
７０２    走査線駆動回路
７０３    走査線駆動回路
７０４    信号線駆動回路
７１０    容量配線
７１２    ゲート配線
７１３    ゲート配線
７１４    データ線
７１６    トランジスタ
７１７    トランジスタ
７１８    液晶素子
７１９    液晶素子
７２０    画素
７２１    スイッチング用トランジスタ
７２２    駆動用トランジスタ
７２３    容量素子
７２４    発光素子
７２５    信号線
７２６    走査線
７２７    電源線
７２８    共通電極
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
４０００    ＲＦＩＤ
【図１】
2014232868.tif 000010
【図２】
2014232868.tif 000011
【図３】
2014232868.tif 000012
【図４】
2014232868.tif 000013
【図５】
2014232868.tif 000014
【図６】
2014232868.tif 000015
【図７】
2014232868.tif 000016
【図８】
2014232868.tif 000017
【図９】
2014232868.tif 000018
【図１０】
2014232868.tif 000019
【図１１】
2014232868.tif 000020
【図１２】
2014232868.tif 000021