(57)【要約】【課題】１つの画素回路当たりのデータプログラムに使える時間を長くし、発光Ｄｕｔｙの向上を図ることを目的とする。【解決手段】発光素子と、第１乃至第３トランジスタと、第１及び第２容量と、を有する画素回路がマトリクス状に配置された表示装置の駆動方法であって、第２容量に前記階調データ電圧を書き込み、第２電源の電圧を第１トランジスタのゲート電極に供給し、階調データ電圧を第１トランジスタのゲート電極に供給し、第１トランジスタを通じて電流を発光素子に供給して発光させることを特徴とする表示装置の駆動方法。【選択図】図２
2014232214.tif 000002
【特許請求の範囲】
【請求項１】
供給された電流によって発光強度が決まる発光素子と、
ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第１トランジスタと、
前記第１トランジスタのゲート電極と前記第１トランジスタの第１端子とに接続された第２トランジスタと、
第１端子が前記第１トランジスタの第２端子に接続する第３トランジスタと、
前記第１トランジスタのゲート電極と前記第１電源とに接続された第１容量と、
前記第３トランジスタの第２端子と前記第１電源とに接続された第２容量と、
を有する画素回路がマトリクス状に配置された表示装置の駆動方法であって、
前記第２容量に前記階調データ電圧を書き込み、
第２電源の電圧を前記第１トランジスタのゲート電極に供給し、
前記第２容量に書き込まれた前記階調データ電圧を前記第１トランジスタのゲート電極に供給し、
前記第１トランジスタを通じて電流を前記発光素子に供給して発光させること、
を含むことを特徴とする表示装置の駆動方法。
【請求項２】
前記第１トランジスタの第２端子と前記第１電源とに接続された第４トランジスタを有することを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項３】
前記第１トランジスタの第１端子と前記発光素子とに接続された第５トランジスタを有することを特徴とする請求項１又は請求項２に記載の表示装置の駆動方法。
【請求項４】
前記第３トランジスタの第２端子と前記階調データ電圧を供給する信号線とに接続された第６トランジスタを有することを特徴とする請求項１乃至請求項３のいずれかの請求項に記載の表示装置の駆動方法。
【請求項５】
前記第１トランジスタのゲート電極と前記第２電源とに接続された第７トランジスタを有することを特徴とする請求項１乃至請求項４のいずれかの請求項に記載の表示装置の駆動方法。
【請求項６】
前記発光素子が発光している期間の一部で前記第２容量に前記階調データ電圧を書き込むことを特徴とする請求項１乃至請求項５のいずれかの請求項に記載の表示装置の駆動方法。
【請求項７】
供給された電流によって発光強度が決まる発光素子と、
ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第１トランジスタと、
前記第１トランジスタのゲート電極と前記第１トランジスタの第１端子とに接続された第２トランジスタと、
第１端子が前記第１トランジスタの前記第２端子に接続する第３トランジスタと、
前記第１トランジスタの第２端子と第１電源とに接続された第４トランジスタと、
前記第１トランジスタの前記第１端子と前記発光素子とに接続された第５トランジスタと、
前記第３トランジスタの第２端子と信号線とに接続された第６トランジスタと、
前記第１トランジスタのゲート電極と第２電源とに接続された第７トランジスタと、
前記第１トランジスタのゲート電極と前記第１電源とに接続された第１容量と、
前記第３トランジスタの前記第２端子と前記第１電源とに接続された第２容量と、
を有する画素回路を備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気光学装置における画素回路及びその駆動方法に関する発明である。
【背景技術】
【０００２】
近年、ＣＲＴディスプレイ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ  ｄｉｓｐｌａｙ）に替わる表示装置として、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ：ＬＣＤ）や有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ等の表示装置が多く採用されている。特に有機ＥＬディスプレイは低消費電力、薄型ディスプレイとして非常に注目を集めている。
【０００３】
有機ＥＬ素子は、素子に流れる電流によって発光輝度が変化するが、アクティブマトリクスパネルで用いる薄膜トランジスタ（ＴＦＴ）素子の特性ばらつき（ＴＦＴ閾値電圧（Ｖｔｈ）ばらつき）によって、画素毎に有機ＥＬ素子に流れる電流が異なり、表示ムラとなって表示品位を低下させる要因となる。
【０００４】
そこで、駆動トランジスタ特性ばらつきの表示への影響を抑制するため、画素内に補償回路を設けてトランジスタのＶｔｈ（閾値）ばらつきを抑えるための技術、いわゆるＶｔｈ補償技術が開発されている。
【０００５】
例えば特許文献１や特許文献２は、駆動トランジスタ、スイッチトランジスタ、第１容量、発光素子から構成され、ひとつの画素に６個のトランジスタと１個の第１容量から構成され、初期化期間、Ｖｔｈ補償期間、データプログラム期間、発光期間に分かれて駆動するＥＬ表示装置を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２６５３２８号公報
【特許文献２】特開２００９−２５８２２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献の画素回路を用いて、例えば３Ｄ表示を行うＳｉｍｕｌｔａｎｅｏｕｓ駆動を行う場合、初期化、Ｖｔｈ補償、データプログラムを行う期間は非発光状態であり、また、各画素回路毎に初期化、Ｖｔｈ補償、データプログラムを行う必要があった。そのため、パネルの大型化・高精細化による画素数の増加に伴い、１つの画素回路当たりに割り当てられた上記の動作を行うための時間が短くなってしまう。また、反対に１フレーム期間におけるデータプログラム時間を確保しようとすると、相対的に有機ＥＬ素子（発光素子）の発光時間が短くなり（発行Ｄｕｔyが悪化）、消費電力の増加や、有機ＥＬ素子の信頼性低下の原因となる。
【０００８】
また、データプログラムにおいて、画素数が多くなると負荷容量が大きくなるため信号の遅延が大きくなり、正確な階調データをプログラムするためにはより多くの時間が必要になる。上記のように、画素数の増加に伴い１つの画素回路当たりのデータプログラムに使える時間は短くなり、正確なデータプログラムができず表示画質が悪化する問題が発生する。
【０００９】
本発明は、初期化、Ｖｔｈ補償を全画面一括で処理を行うことで、１つの画素回路当たりのデータプログラムに使える時間を長くし、表示品質及び発光Ｄｕｔｙの向上を図ることを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一実施形態に係る画素回路の駆動方法は、供給された電流によって発光強度が決まる発光素子と、ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第１トランジスタと、前記第１トランジスタのゲート電極と前記第１トランジスタの第１端子とに接続された第２トランジスタと、第１端子が前記第１トランジスタの第２端子に接続する第３トランジスタと、前記第１トランジスタのゲート電極と前記第１電源とに接続された第１容量と、前記第３トランジスタの第２端子と前記第１電源とに接続された第２容量と、を有する画素回路がマトリクス状に配置された表示装置の駆動方法であって、前記第２容量に前記階調データ電圧を書き込み、第２電源の電圧を前記第１トランジスタのゲート電極に供給し、前記階調データ電圧を前記第１トランジスタのゲート電極に供給し、前記第１トランジスタを通じて電流を前記発光素子に供給して発光させる動作を行う。
【００１１】
この画素回路の駆動方法によれば、１つの画素回路当たりのデータプログラムに使える時間を長くすることができ、表示品質及び発光Ｄｕｔｙの向上を図ることができる。
【００１２】
また、別の好ましい態様において、前記第１トランジスタの第２端子と前記第１電源とに接続された第４トランジスタを有してもよい。
【００１３】
また、別の好ましい態様において、前記第１トランジスタの第１端子と前記発光素子とに接続された第５トランジスタを有してもよい。
【００１４】
また、別の好ましい態様において、前記第３トランジスタの第２端子と信号線とに接続された第６トランジスタを有してもよい。
【００１５】
また、別の好ましい態様において、前記第１トランジスタのゲート電極と前記第２電源とに接続された第７トランジスタを有してもよい。
【００１６】
この画素回路の駆動方法によれば、さらに表示装置をより精度よく制御することができ
る。
【００１７】
本発明の一実施形態に係る画素回路は、供給された電流によって発光強度が決まる発光素子と、ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第１トランジスタと、前記第１トランジスタのゲート電極と前記第１トランジスタの第１端子とに接続された第２トランジスタと、第１端子が前記第１トランジスタの前記第２端子に接続する第３トランジスタと、前記第１トランジスタの第２端子と第１電源とに接続された第４トランジスタと、前記第１トランジスタの前記第１端子と前記発光素子とに接続された第５トランジスタと、前記第３トランジスタの第２端子と信号線とに接続された第６トランジスタと、前記第１トランジスタのゲート電極と第２電源とに接続された第７トランジスタと、前記第１トランジスタのゲート電極と前記第１電源とに接続された第１容量と、前記第３トランジスタの前記第２端子と前記第１電源とに接続された第２容量と、を有する。
【００１８】
この画素回路によれば、１つの画素回路当たりのデータプログラムに使える時間を長くすることができ、表示品質及び発光Ｄｕｔｙの向上を図ることができる。
【発明の効果】
【００１９】
本発明によれば、１つの画素回路当たりのデータプログラムに使える時間を長くし、表示品質及び発光Ｄｕｔｙの向上を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態１における発光表示装置の構成の一例を示す概略図。
【図２】本発明の実施形態１における単位画素の回路構成の一例を示す回路図。
【図３】本発明の実施形態１における単位画素の各動作期間の状態。
【図４】本発明の実施形態１における発光表示装置のタイミングチャート。
【図５】本発明の実施形態１における駆動方法を示した図。
【発明を実施するための形態】
【００２１】
以下、図面を参照して本発明に係る発光素子を駆動する画素回路及びそれを用いた表示装置について説明する。但し、本発明の発光素子を駆動する画素回路及びそれを用いた表示装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施形態１）
図１〜図５を参照して、実施形態１に係る発光表示装置の構成および動作方法を説明する。図１は本発明の実施形態１に係る電子機器１の構成の一例を示す概略図である。電子機器１は、スマートフォン、携帯電話、パーソナルコンピュータ、テレビなど、画像を表示する表示部を有する装置である。電子機器１は、表示装置２、制御部８０および電源９０を有する。表示装置２は、マトリクス状に配置された画素毎に画素回路１００を有する。
【００２３】
表示装置２は、各画素回路１００における発光素子を発光させて画像を表示し、上記の表示部を構成する。各画素回路１００における発光素子は、発光ダイオードを有する（図２参照）。この例では、発光ダイオードは、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いた発光素子であるものとするが、発光素子（発光ダイオード）であれば、ＯＬＥＤに限られない。また、本実施形態の電子機器１は、三次元（３Ｄ）表示を行うためのシャッタ眼鏡２００が具備されていてもよい。シャッタ眼鏡２００は後述するように３Ｄ表示時に表示装置２と同期するように制御される。
【００２４】
なお、図１において、画素回路１００は、マトリクス状に配置されているが、この配置でなくてもよい。以下の説明では、画素回路１００は、ｎ行ｍ列のマトリクス状に配置されるものとする。表示装置２の詳細については後述する。
【００２５】
制御部８０は表示装置２の動作を制御するコントローラである。制御部８０は、スキャンドライバ１０、エミッション制御ドライバ２０、データドライバ３０を制御する。また、制御部８０は、電子機器１の表示部に表示させる画像を示す画像データが入力され、入力された画像データに基づいて各画素回路１００における階調を決定し、決定した階調に応じたデータ電圧（階調データ電圧）を画素回路１００に供給することにより各画素回路１００の発光素子を発光させるように制御する。なお、制御部８０はＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリなどを有していてもよい。
【００２６】
電源９０は、表示装置２および制御部８０など、電子機器１の各部へ電力を供給する。表示装置１０における各画素回路１００の発光ダイオードのアノードからカソードへの電流は、この電源９０から供給される。このとき、電源９０は、例えば、後述するアノード電圧ＥＬＶＤＤ、カソード電圧ＥＬＶＳＳを供給する。
【００２７】
表示装置２は画素回路１００がｎ行ｍ列のマトリクス状に配置されており、各画素回路はスキャンドライバ１０、エミッション制御ドライバ２０、データドライバ３０によって制御される。ここで、ｎ＝１，２，３，・・・、ｍ＝１，２，３，・・・であり、例えばｎ＝３であれば３行目に配置された画素回路群を指し、ｍ＝３であれば３列目に配置された画素回路群を指す。
【００２８】
スキャンドライバ１０、エミッション制御ドライバ２０はそれぞれ初期化、Ｖｔｈ補償、データプログラム、発光を実行する行を選択する駆動回路であり、各行の画素回路１００に対応して設けられたゲート制御信号線１１〜１３にゲート制御信号ＳＣＡＮ（ｎ）を供給し、エミッション制御線２１〜２３にエミッション制御信号ＥＭ（ｎ）を供給し、データドライバ３０から出力された階調データ電圧ＶＤＡＴＡ（ｎ）がデータ線３１〜３３を介して各画素回路に供給される。また、初期化制御信号ＩＮＩＴやゲート制御信号ＧＣは全ての画素回路に共通しており、全ての画素回路の初期化又はデータ転送を同じ期間に行うことができる。
【００２９】
図２は本発明の実施形態１における単位画素の回路構成の一例を示す回路図である。図２は、画素回路を構成するトランジスタが全てｐチャネル型である場合を示している。一つの画素回路は、駆動トランジスタＭ１、スイッチトランジスタＭ２，Ｍ６，Ｍ７、エミッショントランジスタＭ３，４、データ転送トランジスタＭ５、第１容量Ｃｓｔ、第２容量Ｃｔ、発光素子Ｄ１で構成される。このように、一つの画素回路が７個のトランジスタと、２個の容量と発光素子と、で構成されている。
【００３０】
実施形態１では、ゲート制御信号ＳＣＡＮ（ｎ）はスイッチトランジスタＭ６を制御し、データプログラム時において第２容量Ｃｔにデータドライバ３０から供給される階調データ電圧ＶＤＡＴＡ（ｎ）を書き込む。本実施例では、データプログラムは発光期間に行われ、各行毎に所定の順番で順次排他的に選択される。また、エミッション制御信号ＥＭ（ｎ）はエミッショントランジスタＭ３，Ｍ４を制御し、発光・非発光の制御を行う。また、初期化制御信号ＩＮＩＴはスイッチトランジスタＭ７を制御し、駆動トランジスタＭ１への初期化電圧ＶＩＮＩＴの供給を制御することで、画素回路１００の初期化のタイミングを制御する。また、ゲート制御信号ＧＣはスイッチトランジスタＭ２およびデータ転送トランジスタＭ５を制御し、Ｖｔｈ補償＋データ転送のタイミングを制御する。
【００３１】
図２を用いて単位画素１００の各々の素子の接続関係を説明する。発光素子Ｄ１のカソード側の電極はカソード電源ＥＬＶＳＳに接続されている。駆動トランジスタＭ１はゲート電極に供給される電圧に応じてＤ１への供給電流の大きさを制御する。Ｍ１のゲート電極とＭ１の第１端子とにゲート制御信号ＧＣで制御されるスイッチトランジスタＭ２が接続されている。Ｍ１の第２端子とアノード電源ＥＬＶＤＤとには、エミッション制御信号ＥＭ（ｎ）で制御されるエミッショントランジスタＭ３が接続されている。Ｍ１の第１端子と発光素子とには、エミッション制御信号ＥＭ（ｎ）で制御されるエミッショントランジスタＭ４が接続されている。Ｍ１の第２端子には、ゲート制御信号ＧＣで制御されるスイッチトランジスタＭ５の第１端子が接続されている。Ｍ５の第２端子とデータ線とには、ゲート制御信号ＳＣＡＮ（ｎ）で制御されるスイッチトランジスタＭ６が接続されている。Ｍ１のゲート電極と初期化電源とには、初期化制御信号ＩＮＩＴで制御されるスイッチトランジスタＭ７が接続されている。Ｍ１のゲート電極とＥＬＶＤＤとにはＭ１のゲートに供給された電圧を維持するための第１容量Ｃｓｔが接続され、Ｍ５の第２端子とＥＬＶＤＤとには次のフレーム期間の階調データ電圧を保持する第２容量Ｃｔが接続されている。
【００３２】
以下では、画素回路を動作させる各種信号が、「ローレベル」と「ハイレベル」の論理レベルを示す電圧信号であるものとして説明する。また、以下では、トランジスタが導通することを“トランジスタがオンする”または“トランジスタがオンとなる”と示し、トランジスタが導通しないことを“トランジスタがオフする”または“トランジスタがオフとなる”と示す場合がある。
【００３３】
図３は本発明の実施形態１における単位画素の各動作期間の状態を示す。図４は本発明の実施形態１における発光表示装置のタイミングチャートを示す。図３，４では（ａ）初期化期間、（ｂ）Ｖｔｈ補償＋データ転送期間、（ｃ）データプログラム＋発光期間にそれぞれ分かれている。また、図３における矢印は電流の向きを表す。
【００３４】
（ａ）初期化期間
初期化制御信号ＩＮＩＴがローレベルになりスイッチトランジスタＭ７がオンし、駆動トランジスタＭ１のゲート電極および第１容量Ｃｓｔに初期化電圧ＶＩＮＩＴが供給され、画素回路１００の初期化が行われる。この初期化動作は表示に関わる全ての画素回路に対して同じ期間に行うことができる。初期化動作は初期化制御信号ＩＮＩＴがハイレベルになりＭ７がオフすることで終了する。
【００３５】
（ｂ）Ｖｔｈ補償＋データ転送期間
ゲート制御信号ＧＣがローレベルになりスイッチトランジスタＭ２およびデータ転送トランジスタＭ５がオンし、前のフレーム期間に第２容量Ｃｔに書き込まれていた階調データ電圧ＶＤＡＴＡがＭ５→Ｍ１→Ｍ２を介してＭ１のゲート電極および第１容量Ｃｓｔに供給される。ここで、Ｃｔへの階調データ電圧の書き込み方法の詳細は後述する。このとき、Ｍ２はＭ１のゲート電極と第１端子（この状態の時はドレイン電極に該当する）とが接続されたダイオード接続となっており、Ｍ１のゲート電極にはＶＤＡＴＡからＭ１のトランジスタの閾値（Ｖｔｈ）分だけ低い電圧が供給される。この動作はＶｔｈ補償動作と呼ばれるもので発光時のＭ１の閾値ばらつきの影響を抑制することができ、データ信号で発光素子Ｄ１に流れる電流をより正確に制御することができる。このとき、データ転送動作と同時にＶｔｈ補償が行われることから、Ｖｔｈ補償＋データ転送、もしくはＶｔｈ補償動作を含むデータ転送動作と呼ぶ。ここで、前のフレーム期間に各画素回路のＣｔに階調データ電圧が書き込まれているので、このＶｔｈ補償動作を含むデータ転送動作は表示に関わる全ての画素回路に対して同じ期間に行うことができる。Ｖｔｈ補償動作を含むデータ転送動作はゲート制御信号ＧＣがハイレベルになりＭ２およびＭ５がオフして終了する。
【００３６】
（ｃ）データプログラム＋発光期間
エミッション制御信号ＥＭ（ｎ）がローレベルとなりエミッショントランジスタＭ３，Ｍ４がオンする。また、アノード電源ＥＬＶＤＤから供給された電流のうち第１容量Ｃｓｔに書き込まれた電圧に基づく電流が駆動トランジスタＭ１を通じて発光素子Ｄ１に供給されてＤ１を発光させる。また、同じ期間にゲート制御信号ＳＣＡＮ（ｎ）がローレベルとなりスイッチトランジスタＭ６がオンし、第２容量Ｃｔに次のフレーム期間の階調データ電圧ＶＤＡＴＡが供給される。このとき、ＣｔにはＶＤＡＴＡとＥＬＶＤＤの差に起因した電圧が書き込まれ、データがプログラムされた状態になっている。ＣｔへのＶＤＡＴＡの書き込みは発光期間内に各行毎に所定の順番で順次排他的に行われる。ここで、データ転送トランジスタＭ５がオフしているため、次のフレーム期間の階調データ電圧は発光強度には影響を及ぼさない。発光動作はエミッション制御信号ＥＭ（ｎ）がハイレベルになりＭ３，Ｍ４がオフして終了する。
【００３７】
上記のように、本実施例の画素回路および駆動方法を行うことで、発光期間中に次のフレーム期間のデータをプログラムすることができる。したがって、従来データプログラムのために必要だった時間を発光期間に使うことができ、発光期間を長く取ることができる。
【００３８】
また、初期化動作やＶｔｈ補償動作を含むデータ転送動作は、表示に関わる全ての画素回路に対して同じ期間に行うことができる。したがって、従来は表示装置に存在する画素回路の数だけ必要だった初期化動作やＶｔｈ補償動作を含むデータ転送動作の動作を１回で行うことができるため、一つの画素回路当たりに使用できる時間を長くしつつ、全体の所要時間を短くすることができる。
【００３９】
図５に本発明の実施形態１における駆動方法を示す。図５では初期化動作とＶｔｈ補償動作を含むデータ転送動作とを表示に関わる全ての画素回路に対して同じ期間に行う。発光期間中に表示に関わる全ての画素回路に対して線順次的にデータプログラム動作を行うことで、全画素回路で非発光と発光とを繰り返し、図５に示すようなＳｉｍｕｌｔａｎｅｏｕｓ駆動で動作をおこなう。
【００４０】
図５では、特に三次元（３Ｄ）表示を行う場合の表示方法を示している。Ｓｉｍｕｌｔａｎｅｏｕｓ駆動では制御部８０で表示装置２とシャッタ眼鏡２００とを同時に制御することで立体的な画像を提供する。
【００４１】
具体的には、図５に示すように最初の１フレーム期間では、表示装置２は右眼用のデータを表示し、それと同期するようにシャッタ眼鏡２００の右眼が透過状態、左眼が非透過状態となり、右眼にのみ右眼用の画像データが視認される。次のフレーム期間では、表示装置２は左眼用の画像データを表示し、それと同期するようにシャッタ眼鏡２００の左眼が透過状態、右眼が非透過状態となり、左眼にのみ左眼用の画像データが視認される。このように、右眼には右眼用の画像データを、左眼には左眼用の画像データを送ることで立体的な画像を表示する。
【００４２】
本実施形態によると、初期化動作とＶｔｈ補償動作を含むデータ転送動作とに必要な時間以外は発光期間に割り当てることができる。初期化動作とＶｔｈ補償動作を含むデータ転送動作とに必要な時間は１ｍｓｅｃ以下、好ましくは１００μｓｅｃ以下あればよい。表示装置を６０Ｈｚで表示させた場合、１フレーム期間は約１６．７ｍｓｅｃであるので、１フレーム期間の９０％以上を発光期間に使用することができる。つまり、９０％以上の発光Ｄｕｔｙ駆動をすることができる。
【００４３】
ここで、初期化動作とＶｔｈ補償動作を含むデータ転送動作との非発光期間は任意で設定することができ、例えば３Ｄ表示を行う場合は、右眼用のデータが左眼に、又は左眼用のデータが右眼に視認されない程度に非発光期間を設定してもよい。
【００４４】
本実施形態で説明した本発明の画素回路の駆動方法は実施例の一つであり、本実施形態の駆動方法に限定されず、目的を逸脱しない範囲でさまざまな駆動方法を採用することができる。
【００４５】
例えば、本実施形態では発光期間中に表示に関わる全ての画素回路に対してデータプログラムを行う例を示したが、発光期間中に全ての画素回路にデータプログラムされず、一部の画素回路のデータプログラムが非発光期間中に行われてもよく、全てのデータプログラムが非発光期間中に行われてもよい。そのような場合でも、少なくともＶｔｈ補償動作を含むデータ転送動作を表示に関わる全ての画素回路に対して同じ期間に行うことができるため、全体のＶｔｈ補償動作を含むデータ転送動作の動作期間を短くすることができる。
【００４６】
また、本実施形態では、スイッチトランジスタＭ２とデータ転送トランジスタＭ５を同時制御しているが、それぞれのトランジスタを個別に制御してもよい。
【００４７】
また、エミッショントランジスタＭ３，Ｍ４を同時制御しているが、それぞれのトランジスタを個別に制御してもよい。
【００４８】
また、本実施形態におけるタイミングチャートでは、（ａ）〜（ｃ）の各期間の切り替わりが同時に行われる動作を例示したが、本発明の目的が達成できる範囲内で各信号のタイミングをずらすことができる。
【００４９】
例えば、実施形態１の初期化期間において、エミッショントランジスタＭ４がオンした状態でスイッチトランジスタＭ７がオンすると、駆動トランジスタＭ１が多くの電流を流してしまう。その結果、黒浮きなどの問題が生じ、コントラストが低下してしまう。したがって、Ｍ３，Ｍ４をオフした以後にＭ７をオンすることが好ましい。
【００５０】
また、実施形態１のＶｔｈ補償＋データ転送期間において、Ｍ７がオンした状態でスイッチトランジスタＭ２およびデータ転送トランジスタＭ５をオンすると、第２容量Ｃｔに書き込まれたデータをＭ１のゲートおよび第１容量Ｃｓｔに転送することができなくなる。したがって、Ｍ７をオフした以後にＭ２，Ｍ５をオンすることが好ましい。
【００５１】
また、Ｍ２，Ｍ５をオンした状態でエミッショントランジスタＭ３，Ｍ４をオンすると、Ｍ１のゲートおよび第１容量Ｃｓｔに転送された階調データが書き換えられてしまう。したがって、Ｍ２，Ｍ５をオフした以後にＭ３，Ｍ４をオンすることが好ましい。
【００５２】
なお、本発明は上記実施の形態に限られたものではなく、要旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００５３】
１：電子機器、    ２：表示装置、    １０：スキャンドライバ、    ２０：エミッション制御ドライバ、    ３０：データドライバ、    ８０：制御部、    ９０：電源、    １００：画素回路、    ２００：シャッタ眼鏡、    １１，１２，１３，１４：ゲート制御信号線、    ２１，２２，２３，２４：エミッション制御線、    ３１，３２，３３，３４：データ線
【図１】
2014232214.tif 000003
【図２】
2014232214.tif 000004
【図３】
2014232214.tif 000005
【図４】
2014232214.tif 000006
【図５】
2014232214.tif 000007