(57)【要約】【課題】高精度な出力電圧が得られるＤＣ／ＤＣコンバータの提供。【解決手段】ＤＣ／ＤＣコンバータ１１の制御回路３１は、第１スイッチング素子１７、第２スイッチング素子１９、第３スイッチング素子２５、および第４スイッチング素子２７のオンオフ時比率を決定するための発振回路３３を有する。発振回路３３は、スイッチング発振回路３５と、基準発振回路３７と、スイッチング発振回路３５と基準発振回路３７とに電気的に接続される波形補正回路３９を有する。そして、波形補正回路３９は、スイッチング発振回路３５のスイッチング出力Ｖｓと基準発振回路３７の基準出力Ｖｒとを取り込み、スイッチング出力Ｖｓと基準出力Ｖｒに基づいて補正した補正スイッチング出力Ｖｓｃを発振回路３３の出力とする。【選択図】図１
2014193004.tif 000002
【特許請求の範囲】
【請求項１】
入力端子とグランド端子との間に電気的に接続される、第１スイッチング素子と第２スイッチング素子の直列回路と、
出力端子と前記グランド端子との間に電気的に接続される、第３スイッチング素子と第４スイッチング素子の直列回路と、
前記第１スイッチング素子と前記第２スイッチング素子の接続点、および、前記第３スイッチング素子と前記第４スイッチング素子の接続点との間に電気的に接続されるインダクタと、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子と電気的に接続される制御回路と、を備え、
前記制御回路は、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子と電気的に接続され、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子のオンオフ時比率を決定するための発振回路を有し、
前記発振回路は、スイッチング発振回路と、
基準発振回路と、
前記スイッチング発振回路と前記基準発振回路とに電気的に接続される波形補正回路を有し、
前記波形補正回路は、前記スイッチング発振回路のスイッチング出力（Ｖｓ）と前記基準発振回路の基準出力（Ｖｒ）とを取り込み、前記スイッチング出力（Ｖｓ）と前記基準出力（Ｖｒ）に基づいて補正した補正スイッチング出力（Ｖｓｃ）を前記発振回路の出力とするようにしたＤＣ／ＤＣコンバータ。
【請求項２】
前記制御回路は、前記波形補正回路が、前記スイッチング出力（Ｖｓ）と前記基準出力（Ｖｒ）に基づいて補正した第１補正スイッチング出力（Ｖｓｃ１）と、前記第１補正スイッチング出力（Ｖｓｃ１）を反転して生成した第２補正スイッチング出力（Ｖｓｃ２）と、のいずれか一方を、前記第１スイッチング素子、および前記第２スイッチング素子の制御に用いるとともに、
いずれか他方を、前記第３スイッチング素子、および前記第４スイッチング素子の制御に用いるようにした請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記基準発振回路はアナログ回路により構成される請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記基準発振回路には水晶振動子が用いられる請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項５】
入力端子とグランド端子との間に電気的に接続される、第１スイッチング素子と第２スイッチング素子の直列回路と、
出力端子と前記グランド端子との間に電気的に接続される、第３スイッチング素子と第４スイッチング素子の直列回路と、
前記第１スイッチング素子と前記第２スイッチング素子の接続点、および、前記第３スイッチング素子と前記第４スイッチング素子の接続点との間に電気的に接続されるインダクタと、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子と電気的に接続される制御回路と、を備え、
前記制御回路は、前記第１スイッチング素子、および前記第２スイッチング素子と電気的に接続され、前記第１スイッチング素子、および前記第２スイッチング素子のオンオフ時比率を決定するための第１発振回路と、
前記第３スイッチング素子、および前記第４スイッチング素子と電気的に接続され、前記第３スイッチング素子、および前記第４スイッチング素子のオンオフ時比率を決定するための第２発振回路と、
前記第１発振回路、および前記第２発振回路と電気的に接続される波形補正回路を有し、
前記波形補正回路は、前記第１発振回路の第１スイッチング出力（Ｖｓ１）と前記第２発振回路の第２スイッチング出力（Ｖｓ２）とを取り込み、前記第１スイッチング出力（Ｖｓ１）と前記第２スイッチング出力（Ｖｓ２）に基づいて補正した第１補正スイッチング出力（Ｖｓｃ１）と第２補正スイッチング出力（Ｖｓｃ２）とを、それぞれ前記第１発振回路、および前記第２発振回路の出力とするようにしたＤＣ／ＤＣコンバータ。
【請求項６】
前記波形補正回路、前記第１発振回路、または前記第２発振回路のいずれか１つは、前記第１補正スイッチング出力（Ｖｓｃ１）と前記第２補正スイッチング出力（Ｖｓｃ２）とが互いに反転するように出力する構成とした請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記第１発振回路と前記第２発振回路の少なくとも一方はアナログ回路により構成される請求項５に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧、および降圧の電圧変換を行うことが可能なＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来、スイッチング素子をオンオフ制御することで、直流電圧を昇圧変換、または降圧変換するためのスイッチングコンバータ（ＤＣ／ＤＣコンバータ）が、例えば特許文献１に提案されている。
【０００３】
このスイッチングコンバータの回路図を図６に示す。図６において、スイッチングコンバータ２００はコントローラ２１２、降圧部２１４、昇圧部２１６を含む。コントローラ２１２は、フィードバック経路に加えフィードフォワード経路を含み、バッテリ２０６のような主エネルギ供給源の出力電圧に関連して、降圧部２１４がスイッチングコンバータ２００の出力電圧Ｖｏｕｔを減らすように、スイッチ２２１〜２２４を制御する。これに対し、昇圧部２１６は出力電圧Ｖｏｕｔを増やす。降圧部２１４と昇圧部２１６を互いに併せて使うことで、コントローラ２１２は、特別なバッテリ２０６によって供給される様々な入力電圧Ｖｉｎにもかかわらず、選択されたレベルで一致し、信頼性のある出力電圧Ｖｏｕｔを維持する。すなわち、入力電圧Ｖｉｎが選択された出力電圧Ｖｏｕｔより高いか低いかに従って、コントローラ２１２はスイッチ２２１〜２２４のデューティサイクルを変化させる。また、スイッチングコンバータ２００はデューティサイクル検出部２１８を含む。デューティサイクル検出部２１８は、いつコントローラ２１２がスイッチ２２１〜２２４の様々な組み合わせでスイッチングするかを決定するために、スイッチ２２１〜２２４の様々な組み合わせのスイッチングを監視できる。そしてその情報からコントローラ２１２は降圧モードで、または昇圧モードで動作しているかを推察する。監視された制御サイクルの量ＤＣＢｕｃｋ、ＤＣＢｏｏｓｔはコントローラ２１２へフィードバックされ、スイッチングコンバータ２００の制御に使われる。
【０００４】
図７はスイッチングコンバータ２００のタイミングチャートである。図７（ａ）はフィードバック信号とキャリア信号のタイミングチャート、図７（ｂ）は降圧部スイッチ（スイッチ２２１、２２２）の制御信号のタイミングチャート、図７（ｃ）は昇圧部スイッチ（スイッチ２２３、２２４）の制御信号のタイミングチャートである。
【０００５】
図７（ａ）において、昇圧フィードバック信号５０６は降圧フィードバック信号４０６にオフセット５１４を加えて生成される。オフセット５１４は、降圧キャリア信号４０４と昇圧キャリア信号５０４（ここでは互いにほぼ等しい）にほぼ同じ大きさに選択される。降圧キャリア信号４０４と昇圧キャリア信号５０４はノコギリ波または三角波で水平方向に対称である。図７（ａ）の白丸５０８に示すように、降圧フィードバック信号４０６が降圧キャリア信号４０４と制御モード変更を含む閾値で交差するとき、白丸５１０に示すように、昇圧フィードバック信号５０６もまた昇圧キャリア信号５０４に交差するのに非常に近づく。従って、降圧フィードバック信号４０６と降圧キャリア信号４０４の相互作用は、図７（ｂ）に示すように、スイッチ２２１を閉じるように駆動される。そして、昇圧キャリア信号５０４と昇圧フィードバック信号５０６の相互作用は、図７（ｃ）に示すように、出力電圧Ｖｏｕｔを制御するためのスイッチ２２３、２２４のディーティサイクルを設定する。
【０００６】
なお、降圧キャリア信号４０４、降圧フィードバック信号４０６、昇圧キャリア信号５０４、昇圧フィードバック信号５０６、オフセット５１４などを生成するのに関連した回路や素子は集積回路チップ上で調整される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開２０１１／０００６７４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記したスイッチングコンバータ２００によると、互いに反転した降圧キャリア信号４０４と昇圧キャリア信号５０４により、様々な入力電圧Ｖｉｎにもかかわらず、選択されたレベルで一致し、信頼性のある出力電圧Ｖｏｕｔを維持することができる。そして、このような制御を行なうための各種パラメータ（降圧キャリア信号４０４、降圧フィードバック信号４０６、昇圧キャリア信号５０４、昇圧フィードバック信号５０６、オフセット５１４など）は集積回路チップ上で調整される構成であると記載されている。しかし、この場合、特に降圧キャリア信号４０４と昇圧キャリア信号５０４については、前記集積回路に内蔵される発振回路またはカウンタ回路により生成される周期的な信号に基づいて、降圧キャリア信号４０４と昇圧キャリア信号５０４が生成される構成であることになる。ここで、一般に前記集積回路に内蔵される発振回路またはカウンタ回路は、特に温度に対する変化が大きく、スイッチングコンバータ２００を使用する環境温度が変化したり、スイッチ２２１〜２２４のオンオフ動作に起因した発熱により、発振回路またはカウンタ回路の周期が変化する可能性がある。さらに、発振回路として構成される場合は、その出力電圧幅（例えばピーク電圧値）も変化する可能性がある。その結果、出力電圧Ｖｏｕｔが所望の値からずれて、精度が低下する可能性があるという課題があった。
【０００９】
本発明は、前記従来の課題を解決するもので、高精度な出力電圧が得られるＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記従来の課題を解決するために、本発明のＤＣ／ＤＣコンバータは、入力端子とグランド端子との間に電気的に接続される、第１スイッチング素子と第２スイッチング素子の直列回路を備える。本発明のＤＣ／ＤＣコンバータは、出力端子と前記グランド端子との間に電気的に接続される、第３スイッチング素子と第４スイッチング素子の直列回路を備える。本発明のＤＣ／ＤＣコンバータは、前記第１スイッチング素子と前記第２スイッチング素子の接続点、および、前記第３スイッチング素子と前記第４スイッチング素子の接続点との間に電気的に接続されるインダクタを備える。本発明のＤＣ／ＤＣコンバータは、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子と電気的に接続される制御回路を備える。そして、前記制御回路は、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子と電気的に接続され、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子のオンオフ時比率を決定するための発振回路を有する。そして、前記発振回路は、スイッチング発振回路と、基準発振回路と、前記スイッチング発振回路と前記基準発振回路とに電気的に接続される波形補正回路を有する。そして、前記波形補正回路は、前記スイッチング発振回路のスイッチング出力（Ｖｓ）と前記基準発振回路の基準出力（Ｖｒ）とを取り込み、前記スイッチング出力（Ｖｓ）と前記基準出力（Ｖｒ）に基づいて補正した補正スイッチング出力（Ｖｓｃ）を前記発振回路の出力とするようにしたものである。
【００１１】
また、本発明のＤＣ／ＤＣコンバータは、入力端子とグランド端子との間に電気的に接続される、第１スイッチング素子と第２スイッチング素子の直列回路を備える。本発明のＤＣ／ＤＣコンバータは、出力端子と前記グランド端子との間に電気的に接続される、第３スイッチング素子と第４スイッチング素子の直列回路を備える。本発明のＤＣ／ＤＣコンバータは、前記第１スイッチング素子と前記第２スイッチング素子の接続点、および、前記第３スイッチング素子と前記第４スイッチング素子の接続点との間に電気的に接続されるインダクタを備える。本発明のＤＣ／ＤＣコンバータは、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子と電気的に接続される制御回路を備える。そして、前記制御回路は、前記第１スイッチング素子、および前記第２スイッチング素子と電気的に接続され、前記第１スイッチング素子、および前記第２スイッチング素子のオンオフ時比率を決定するための第１発振回路を備える。そして、前記制御回路は、前記第３スイッチング素子、および前記第４スイッチング素子と電気的に接続され、前記第３スイッチング素子、および前記第４スイッチング素子のオンオフ時比率を決定するための第２発振回路を備える。そして、前記制御回路は、前記第１発振回路、および前記第２発振回路と電気的に接続される波形補正回路を有する。そして、前記波形補正回路は、前記第１発振回路の第１スイッチング出力（Ｖｓ１）と前記第２発振回路の第２スイッチング出力（Ｖｓ２）とを取り込み、前記第１スイッチング出力（Ｖｓ１）と前記第２スイッチング出力（Ｖｓ２）に基づいて補正した第１補正スイッチング出力（Ｖｓｃ１）と第２補正スイッチング出力（Ｖｓｃ２）とを、それぞれ前記第１発振回路、および前記第２発振回路の出力とするようにしたものである。
【発明の効果】
【００１２】
本発明のＤＣ／ＤＣコンバータによれば、第１スイッチング素子から第４スイッチング素子までをオンオフ制御するためのスイッチング発振回路に加え、基準発振回路も備える。その結果、スイッチング発振回路のスイッチング出力Ｖｓにおける周期や出力電圧幅が温度に起因して変化しても、基準発振回路の基準出力Ｖｒに基づいて、それぞれの温度による変化特性から補正ができる。従って、波形補正回路からの補正スイッチング出力Ｖｓｃにより第１スイッチング素子から第４スイッチング素子までをオンオフ制御することで、高精度な出力電圧Ｖｏが得られるという効果を奏する。
【００１３】
また、本発明のＤＣ／ＤＣコンバータによれば、第１スイッチング素子と第２スイッチング素子をオンオフ制御するための第１発振回路と、第３スイッチング素子と第４スイッチング素子をオンオフ制御するための第２発振回路とを備える。そして、第１発振回路の第１スイッチング出力（Ｖｓ１）と前記第２発振回路の第２スイッチング出力（Ｖｓ２）とに基づいて、それぞれの温度による変化特性から相互に補正ができる。従って、波形補正回路からの第１補正スイッチング出力Ｖｓｃ１により第１スイッチング素子と第２スイッチング素子を、波形補正回路からの第２補正スイッチング出力Ｖｓｃ２により第３スイッチング素子と第４スイッチング素子を、それぞれオンオフ制御することで、高精度な出力電圧Ｖｏが得られるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１におけるＤＣ／ＤＣコンバータのブロック回路図
【図２】本発明の実施の形態１におけるＤＣ／ＤＣコンバータのスイッチング出力と基準出力の経時特性図で、（ａ）温度ａにおけるスイッチング出力Ｖｓの経時特性図、（ｂ）温度ａにおける基準出力Ｖｒの経時特性図、（ｃ）温度ｂにおけるスイッチング出力Ｖｓの経時特性図、（ｄ）温度ｂにおける基準出力Ｖｒの経時特性図
【図３】本発明の実施の形態２におけるＤＣ／ＤＣコンバータのブロック回路図
【図４】本発明の実施の形態２におけるＤＣ／ＤＣコンバータのスイッチング出力と基準出力の経時特性図で、（ａ）温度ａにおけるスイッチング出力Ｖｓの経時特性図、（ｂ）温度ａにおける基準出力Ｖｒの経時特性図、（ｃ）温度ｂにおけるスイッチング出力Ｖｓの経時特性図、（ｄ）温度ｂにおける基準出力Ｖｒの経時特性図
【図５】本発明の実施の形態５におけるＤＣ／ＤＣコンバータのブロック回路図
【図６】従来のスイッチングコンバータの回路図
【図７】従来のスイッチングコンバータのタイミングチャートで、（ａ）フィードバック信号とキャリア信号のタイミングチャート、（ｂ）降圧部スイッチの制御信号のタイミングチャート、（ｃ）昇圧部スイッチの制御信号のタイミングチャート
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態について図面を参照しながら説明する。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータのブロック回路図である。図２は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータのスイッチング出力と基準出力の経時特性図で、（ａ）は温度ａにおけるスイッチング出力Ｖｓの経時特性図、（ｂ）は温度ａにおける基準出力Ｖｒの経時特性図、（ｃ）は温度ｂにおけるスイッチング出力Ｖｓの経時特性図、（ｄ）は温度ｂにおける基準出力Ｖｒの経時特性図である。
【００１７】
図１において、ＤＣ／ＤＣコンバータ１１は、入力端子１３とグランド端子１５との間に電気的に接続される、第１スイッチング素子１７と第２スイッチング素子１９の直列回路を備える。本発明のＤＣ／ＤＣコンバータ１１は、出力端子２１とグランド端子１５との間に電気的に接続される、第３スイッチング素子２５と第４スイッチング素子２７の直列回路を備える。本発明のＤＣ／ＤＣコンバータ１１は、第１スイッチング素子１７と第２スイッチング素子１９の接続点、および、第３スイッチング素子２５と第４スイッチング素子２７の接続点との間に電気的に接続されるインダクタ２９を備える。本発明のＤＣ／ＤＣコンバータ１１は、第１スイッチング素子１７、第２スイッチング素子１９、第３スイッチング素子２５、および第４スイッチング素子２７と電気的に接続される制御回路３１を備える。そして、制御回路３１は、第１スイッチング素子１７、第２スイッチング素子１９、第３スイッチング素子２５、および第４スイッチング素子２７と電気的に接続され、第１スイッチング素子１７、第２スイッチング素子１９、第３スイッチング素子２５、および第４スイッチング素子２７のオンオフ時比率を決定するための発振回路３３を有する。そして、発振回路３３は、スイッチング発振回路３５と、基準発振回路３７と、スイッチング発振回路３５と基準発振回路３７とに電気的に接続される波形補正回路３９を有する。そして、波形補正回路３９は、スイッチング発振回路３５のスイッチング出力Ｖｓと基準発振回路３７の基準出力Ｖｒとを取り込み、スイッチング出力Ｖｓと基準出力Ｖｒに基づいて補正した補正スイッチング出力Ｖｓｃを発振回路３３の出力とする。
【００１８】
これにより、第１スイッチング素子１７から第４スイッチング素子２７までをオンオフ制御するためのスイッチング発振回路３５に加え、基準発振回路３７も備えるので、スイッチング発振回路３５のスイッチング出力Ｖｓにおける周期や出力電圧幅が温度に起因して変化しても、基準発振回路３７の基準出力Ｖｒに基づいて、それぞれの温度による変化特性から補正ができる。従って、波形補正回路３９からの補正スイッチング出力Ｖｓｃにより第１スイッチング素子１７から第４スイッチング素子２７までをオンオフ制御することで、出力電圧Ｖｏの高精度化が可能なＤＣ／ＤＣコンバータ１１が得られる。
【００１９】
以下、より具体的に本実施の形態１の構成、動作について説明する。なお、本実施の形態１では、季節、気象条件や影などにより変動する太陽電池の電圧を昇降圧して一定の電圧を出力するためのＤＣ／ＤＣコンバータ１１として説明する。
【００２０】
図１において、ＤＣ／ＤＣコンバータ１１の入力端子１３とグランド端子１５には、太陽電池からなる直流電源４０が電気的に接続されている。従って、直流電源４０が発電した電力は、入力端子１３とグランド端子１５からＤＣ／ＤＣコンバータ１１に入力される。
【００２１】
一方、ＤＣ／ＤＣコンバータ１１の出力端子２１とグランド端子１５には、負荷４１が電気的に接続される。負荷４１は、ＤＣ／ＤＣコンバータ１１から出力される一定の電圧で駆動する電気製品でもよいし、インバータにより商用電力（例えば交流１００Ｖの電力）に変換するパワーコンディショナであってもよい。
【００２２】
次に、ＤＣ／ＤＣコンバータ１１の詳細な構成について説明する。
【００２３】
図１において、ＤＣ／ＤＣコンバータ１１の入力端子１３とグランド端子１５との間には、第１スイッチング素子１７と第２スイッチング素子１９の直列回路が電気的に接続される。第１スイッチング素子１７と第２スイッチング素子１９は半導体スイッチング素子であり、本実施の形態１では電界効果トランジスタ（以下、ＦＥＴという）を用いた。なお、第１スイッチング素子１７と第２スイッチング素子１９はＦＥＴに限定されるものではなく、外部からのオンオフ信号に応じてスイッチング動作が可能な半導体スイッチング素子であればよい。
【００２４】
ＦＥＴからなる第１スイッチング素子１７のオンオフ制御を行なうゲート端子は、制御回路３１と電気的に接続される。従って、第１スイッチング素子１７のオンオフ制御は制御回路３１により行なわれる。同様に、第２スイッチング素子１９もゲート端子が制御回路３１と接続され、制御回路３１によりオンオフ制御が行なわれる。
【００２５】
ＤＣ／ＤＣコンバータ１１の出力端子２１とグランド端子１５の間には、第３スイッチング素子２５と第４スイッチング素子２７の直列回路が電気的に接続される。第３スイッチング素子２５と第４スイッチング素子２７はＦＥＴで構成され、そのゲート端子も、それぞれ制御回路３１に接続される。従って、第３スイッチング素子２５と第４スイッチング素子２７も制御回路３１によりオンオフ制御が行なわれる。
【００２６】
第１スイッチング素子１７と第２スイッチング素子１９の接続点、および、第３スイッチング素子２５と第４スイッチング素子２７の接続点との間には、インダクタ２９が電気的に接続される。また、入力端子１３とグランド端子１５の間、および出力端子２１とグランド端子１５の間には、それぞれ平滑コンデンサ３０が電気的に接続される。
【００２７】
次に、制御回路３１の詳細について説明する。制御回路３１は、以下に説明する回路構成が従来同様、集積回路として構成されるとともに、周辺回路も含む構成を有する。ここでは、特に集積回路として構成される部分を中心に説明する。
【００２８】
上記したように、制御回路３１は、第１スイッチング素子１７、第２スイッチング素子１９、第３スイッチング素子２５、および第４スイッチング素子２７と電気的に接続される。
【００２９】
制御回路３１には、まず第１スイッチング素子１７、第２スイッチング素子１９、第３スイッチング素子２５、および第４スイッチング素子２７のオンオフ時比率を決定するための発振回路３３を有している。
【００３０】
ここで、発振回路３３は、スイッチング発振回路３５と、基準発振回路３７を有する。そして、スイッチング発振回路３５と基準発振回路３７には、波形補正回路３９が電気的に接続される。従って、発振回路３３には２つの発振部が内蔵されることになる。波形補正回路３９は、スイッチング発振回路３５が出力するスイッチング出力Ｖｓと、基準発振回路３７が出力する基準出力Ｖｒに基づいて、補正を行った結果の補正スイッチング出力Ｖｓｃを出力する。
【００３１】
発振回路３３の波形補正回路３９は、降圧側比較器４３、および昇圧側比較器４５と電気的に接続される。降圧側比較器４３と昇圧側比較器４５はいずれも正端子（図中、「＋」と記載された方）と負端子（図中、「−」と記載された方）の２つの入力端子と、１つの出力端子を有する。本実施の形態１では、波形補正回路３９からの出力が、降圧側比較器４３の正端子と、昇圧側比較器４５の負端子に、それぞれ接続される。
【００３２】
降圧側比較器４３の出力は、第１スイッチング素子１７のゲート端子と電気的に接続されるとともに、降圧側反転増幅器４７を介して第２スイッチング素子１９のゲート端子と電気的に接続される。なお、図１では省略しているが、制御回路３１から第１スイッチング素子１７、および第２スイッチング素子１９のゲート回路の間には、第１スイッチング素子１７と第２スイッチング素子１９の駆動回路がそれぞれ設けられる。但し、ＤＣ／ＤＣコンバータ１１の扱う電圧範囲が制御回路３１の電圧範囲と近く、前記集積回路の出力で直接、第１スイッチング素子１７と第２スイッチング素子１９を駆動することができる場合であれば、前記駆動回路は特に設けなくてもよい。
【００３３】
一方、昇圧側比較器４５の出力は、第４スイッチング素子２７のゲート端子と電気的に接続されるとともに、昇圧側反転増幅器４９を介して第３スイッチング素子２５のゲート端子と電気的に接続される。なお、制御回路３１から第３スイッチング素子２５、および第４スイッチング素子２７のゲート回路の間には、第３スイッチング素子２５と第４スイッチング素子２７の駆動回路がそれぞれ設けられる。
【００３４】
なお、降圧側比較器４３と降圧側反転増幅器４７の接続は、上記に限定されるものではなく、例えば、降圧側比較器４３の正端子と負端子を逆にして、降圧側反転増幅器４７を第１スイッチング素子１７のゲート端子に電気的に接続する構成としてもよい。同様に、昇圧側比較器４５と昇圧側反転増幅器４９の接続も、昇圧側比較器４５の正端子と負端子を逆にして、昇圧側反転増幅器４９を第４スイッチング素子２７のゲート端子と電気的に接続する構成としてもよい。また、これらを両方同時に行なう構成としてもよい。
【００３５】
次に、降圧側比較器４３の負端子には、降圧側比例積分回路５１が電気的に接続される。降圧側比例積分回路５１は、出力端子２１とグランド端子１５にも電気的に接続されている。従って、降圧側比例積分回路５１は、出力端子２１における出力電圧Ｖｏを検出して、出力電圧Ｖｏにおける降圧側比例積分値ＰＩｋｏを求めて、従来技術における降圧フィードバック信号に相当する信号を出力する。従って、降圧側比較器４３からは、発振回路３３の波形補正回路３９から出力された補正スイッチング出力Ｖｓｃと前記信号とを比較して、前者が後者を超えた時にハイレベル、それ以外でローレベルとなるような時比率を持つパルス幅変調波形が出力される。これに基づき、第１スイッチング素子１７と第２スイッチング素子１９は、降圧側反転増幅器４７により、互いに前記パルス幅変調波形が反転した信号が入力される。このような構成により、発振回路３３は、第１スイッチング素子１７と第２スイッチング素子１９のオンオフ時比率を決定する補正スイッチング出力Ｖｓｃを出力することになる。
【００３６】
同様に、昇圧側比較器４５の正端子には、昇圧側比例積分回路５３が電気的に接続される。昇圧側比例積分回路５３は、出力端子２１とグランド端子１５にも電気的に接続されている。従って、昇圧側比例積分回路５３は、出力端子２１における出力電圧Ｖｏを検出して、出力電圧Ｖｏにおける昇圧側比例積分値ＰＩｓｏを求めて、従来技術における昇圧フィードバック信号に相当する信号を出力する。従って、昇圧側比較器４５からは、補正スイッチング出力Ｖｓｃと前記信号とを比較して、前者が後者を超えた時にハイレベル、それ以外でローレベルとなるような時比率を持つパルス幅変調波形が出力される。これに基づき、第３スイッチング素子２５と第４スイッチング素子２７は、昇圧側反転増幅器４９により、互いに前記パルス幅変調波形が反転した信号が入力される。このような構成により、発振回路３３は、第３スイッチング素子２５と第４スイッチング素子２７についても、それらのオンオフ時比率を決定する補正スイッチング出力Ｖｓｃを出力することになる。
【００３７】
なお、従来の技術と同様に、降圧側比例積分値ＰＩｋｏに対して、スイッチング出力Ｖｓと同様の大きさのオフセット値を加減することにより、昇圧側比例積分値ＰＩｓｏを生成する構成としてもよい。
【００３８】
次に、このようなＤＣ／ＤＣコンバータ１１の動作について説明する。
【００３９】
本実施の形態１におけるＤＣ／ＤＣコンバータ１１は昇降圧型であるので、その基本的な動作は上記したように従来の技術と同じである。従って、ここでは、本実施の形態１における特徴となる動作を中心に説明する。すなわち、本実施の形態１における特徴は、前記集積回路内に形成された発振回路３３で補正スイッチング出力Ｖｓｃを発生する点である。
【００４０】
前記集積回路では、その温度変化（周囲温度変化や各スイッチング素子の動作に起因した温度変化）に応じて、スイッチングの基となるノコギリ波または三角波の波形が変化する。なお、本実施の形態１では、ノコギリ波を例に説明する。
【００４１】
図２は前記集積回路に形成されたスイッチング発振回路３５から出力されるスイッチング出力Ｖｓと、基準発振回路３７から出力される基準出力Ｖｒの経時出力である。
【００４２】
ここで、まず図２（ａ）は、温度ａ（例えば２０℃）におけるスイッチング発振回路３５からのスイッチング出力Ｖｓの経時特性図である。このときのスイッチング出力Ｖｓの波形を、スイッチング出力電圧幅Ｗｓａ、スイッチング出力周期Ｔｓａとする。
【００４３】
次に、図２（ｂ）は、温度ａ（例えば２０℃）における基準発振回路３７からの基準出力Ｖｒの経時特性図である。このときの基準出力Ｖｒの波形を、基準出力電圧幅Ｗｒａ、基準出力周期Ｔｒａとする。
【００４４】
図２（ａ）、（ｂ）に示すように、同じ出力電圧幅、同じ周期になるように、同じ前記集積回路上に形成されたスイッチング発振回路３５と基準発振回路３７であっても、それらの波形にはバラツキが存在する。さらに、このような波形の状態で、例えば環境温度が上昇し、任意の温度ｂ（例えば５０℃）に至ると、それぞれの波形のバラツキに加え、温度特性にもバラツキが存在するため、より一層、波形が変化する。その様子を図２（ｃ）、（ｄ）に示す。
【００４５】
まず、図２（ｃ）は、温度ｂにおけるスイッチング出力Ｖｓの経時特性図である。図２（ａ）と比較すると、温度変化により、スイッチング出力Ｖｓの波形が、出力電圧幅、周期ともに大きくなることがわかる。ここで、温度ｂにおけるスイッチング出力Ｖｓの波形を、スイッチング出力電圧幅Ｗｓｂ、スイッチング出力周期Ｔｓｂとする。
【００４６】
次に、図２（ｄ）は、温度ｂにおける基準出力Ｖｒの経時特性図である。図２（ｂ）と比較すると、温度変化により、基準出力Ｖｒの波形が、上記したスイッチング出力Ｖｓの波形と同様に、出力電圧幅、周期ともに大きくなることがわかる。ここで、温度ｂにおける基準出力Ｖｒの波形を、基準出力電圧幅Ｗｒｂ、基準出力周期Ｔｒｂとする。
【００４７】
次に、これらの波形から、波形補正回路３９が補正スイッチング出力Ｖｓｃを求める方法について説明する。
【００４８】
まず、温度ａから温度ｂに上昇した時に、スイッチング出力周期Ｔｓａがスイッチング出力周期Ｔｓｂに変化した場合、その要因は前記集積回路に内蔵されるカウンタ（図示せず。このカウンタは前記集積回路に１つだけ内蔵され、スイッチング発振回路３５と基準発振回路３７に接続される。）のカウント周期の温度変化によるものである。従って、スイッチング出力周期Ｔｓａ、Ｔｓｂはいずれも、前記カウンタの値を元にデジタル的に決定されるので、換言すれば、スイッチング出力周期Ｔｓａ、Ｔｓｂの値は前記カウンタの値と等価である。ゆえに、温度が変化した場合、図２（ａ）、（ｃ）に示すようにスイッチング出力周期Ｔｓａ、Ｔｓｂは波形上、変化しているが、前記集積回路の内部におけるスイッチング出力周期Ｔｓａ、Ｔｓｂの値は変わらないことになる。また、波形を発生する基準となるカウンタ自身の温度変化については、前記集積回路に温度センサを取り付けるなどの構成としない限り補正することができない。この場合、前記温度センサと前記集積回路との間における温度の絶対値や温度変化に差があると、かえって補正誤差が大きくなるため、実際的ではない。これらのことから、スイッチング出力周期Ｔｓａ、Ｔｓｂのみによって、補正スイッチング出力Ｖｓｃを得ることは困難である。
【００４９】
そこで、本実施の形態１においては、温度による変化がアナログ的であるスイッチング出力Ｖｓａ、Ｖｓｂのそれぞれにおけるスイッチング出力電圧幅Ｗｓａ、Ｗｓｂ（振幅と同義）を用いて補正する。すなわち、スイッチング出力電圧幅Ｗｓａ、Ｗｓｂはスイッチング発振回路３５に内蔵されるアナログ増幅回路（図示せず）により決定される。このアナログ増幅回路の基本構成はオペアンプと周辺回路素子（抵抗など）により構成されるので、その温度特性が増幅率に対し単調に変化する。ゆえに、この増幅率変化から補正スイッチング出力Ｖｓｃを次のようにして求める。
【００５０】
まず、波形補正回路３９には、予め、スイッチング出力Ｖｓの各温度ｔにおける、スイッチング出力電圧幅Ｗｓｔと、その温度ｔにおける、基準の温度ａに対するスイッチング出力周期補正係数Ｋｓｔを求めて記憶しておく。これらのスイッチング電圧記憶データテーブルは、各温度ｔにおいて、スイッチング出力Ｖｓｔを外部から計測することで求めることができる。なお、スイッチング出力周期補正係数Ｋｓｔは、現在の温度ｔにおいて変化した前記カウント周期を基準の温度ａにおけるカウント周期に補正するための係数で、前記カウント周期の温度特性を求め、基準の温度ａにおける前記カウント周期を１とした時の補正係数として得られる。
【００５１】
次に、波形補正回路３９には、予め、各温度におけるスイッチング出力Ｖｓｔのスイッチング出力電圧幅Ｗｓｔと基準出力Ｖｒｔの基準出力電圧幅Ｗｒｔの比（＝Ｗｓｔ／Ｗｒｔ）における、前記増幅率との相関テーブルを求めて記憶しておく。この相関は、ある温度ｔにおける前記比が求められた時に、前記増幅率をどの値に調整すれば、基準となる温度ａ（２０℃）におけるスイッチング出力電圧幅Ｗｓａになるかを示すものである。従って、前記アナログ増幅回路は、前記集積回路の内部で前記増幅率を調整できるように構成されている。
【００５２】
次に、ＤＣ／ＤＣコンバータ１１の使用中において、波形補正回路３９はスイッチング発振回路３５からスイッチング出力Ｖｓを、基準発振回路３７から基準出力Ｖｒを、それぞれ取り込む。ここでは、温度ｂが５０℃であり、波形補正回路３９はスイッチング出力Ｖｓｂと基準出力Ｖｒｂを取り込むとする。
【００５３】
そして、まず波形補正回路３９は、現在のスイッチング出力Ｖｓｂと基準出力Ｖｒｂから、それぞれスイッチング出力電圧幅Ｗｓｂと基準出力電圧幅Ｗｒｂを求める。次に、波形補正回路３９は、前記スイッチング電圧記憶データテーブルを参照して、両者の電圧幅の比（＝Ｗｓｂ／Ｗｒｂ）を求める。この比より、前記相関テーブルに基づいて、前記増幅率を調整する。その結果、スイッチング出力電圧幅Ｗｓが補正される。
【００５４】
次に、波形補正回路３９は、前記スイッチング電圧記憶データテーブルにより、スイッチング出力電圧幅Ｗｓｂからスイッチング出力周期補正係数Ｋｓｂを求める。そして、下記のようにして補正スイッチング出力周期Ｔｓｃを得る。
【００５５】
すなわち、判りやすくするために極端な例で説明すると、基準の温度ａで図２（ａ）のスイッチング出力周期Ｔｓａが前記カウント周期の１０周期分であったとする。それが温度ｂにより、カウント周期の幅が１０％変化し、１．１倍になったとする。この場合、１０周期分によるスイッチング出力周期Ｔｓｂは、温度ａに比べ１．１倍の周期になる。そこで、温度ｂの場合は、スイッチング出力周期補正係数Ｋｓｂを１／１．１（≒０．９１）と求めておくことで、これを温度ｂにおけるスイッチング出力周期Ｔｓｂに乗ずれば、温度ｂであっても、温度ａにおけるスイッチング出力周期Ｔｓａを得ることができる。このようにして、上記した、補正スイッチング出力周期Ｔｓｃを生成する。
【００５６】
こうして、波形補正回路３９は、スイッチング出力周期Ｔｓとスイッチング出力電圧幅Ｗｓを補正して、補正スイッチング出力Ｖｓｃとして降圧側比較器４３と昇圧側比較器４５の両方に出力する。ゆえに、温度が変化しても、スイッチングを制御する基となるスイッチング出力Ｖｓを高精度に補正することができ、その結果、出力電圧Ｖｏの高精度化、安定化を図ることができる。
【００５７】
この際、前記スイッチング電圧記憶データテーブルは、まず、各温度ｔにおけるスイッチング出力電圧幅Ｗｓｔと基準出力電圧幅Ｗｒｔの比（＝Ｗｓｔ／Ｗｒｔ）における、前記増幅率との相関テーブルを有する。これは前記比と前記増幅率との相関テーブルであるので、温度ｔのデータは不要である。さらに、前記スイッチング電圧記憶データテーブルは、各温度ｔにおける、スイッチング出力電圧幅Ｗｓｔと、その温度ｔにおける、基準の温度ａに対するスイッチング出力周期補正係数Ｋｓｔを求めて記憶しているが、温度ｔとスイッチング出力電圧幅Ｗｓｔは相関しているため、スイッチング出力電圧幅Ｗｓｔによって温度データとして代用することができる。従って、スイッチング出力周期補正係数Ｋｓｔはスイッチング出力電圧幅Ｗｓｔとの相関として記憶することができる。実際に、前記スイッチング電圧記憶データテーブルは、スイッチング出力電圧幅Ｗｓｔとスイッチング出力周期補正係数Ｋｓｔとの相関として記憶している。これらのことから、前記スイッチング電圧記憶データテーブルは、温度データを記憶する必要がないことがわかる。このようなデータ構築を行うことで、温度データに変換することによる誤差要因を低減でき、高精度化を測ることが可能となる。
【００５８】
上記に説明した補正動作をまとめると、次のようになる。波形補正回路３９は、スイッチング発振回路３５のスイッチング出力Ｖｓと基準発振回路３７の基準出力Ｖｒとを取り込み、スイッチング出力Ｖｓと基準出力Ｖｒに基づいて補正した補正スイッチング出力Ｖｓｃを発振回路３３の出力とする。
【００５９】
以上の構成、動作により、第１スイッチング素子１７から第４スイッチング素子２７までをオンオフ制御するためのスイッチング発振回路３５に加え、基準発振回路３７も備えるので、スイッチング発振回路３５のスイッチング出力Ｖｓにおける周期や出力電圧幅が温度に起因して変化しても、基準発振回路３７の基準出力Ｖｒに基づいて、それぞれの温度による変化特性から補正ができる。従って、波形補正回路３９からの補正スイッチング出力Ｖｓｃにより第１スイッチング素子１７から第４スイッチング素子２７までをオンオフ制御することで、出力電圧Ｖｏの高精度化が可能なＤＣ／ＤＣコンバータ１１が得られる。
【００６０】
なお、本実施の形態１では、上記したように、基準発振回路３７を有している。そこで、上記したスイッチング出力周期補正係数Ｋｓｔに加え、基準出力周期補正係数Ｋｒｔを求めて補正スイッチング出力Ｖｓｃを出力する構成としてもよい。具体的には、波形補正回路３９には、予め、基準出力Ｖｒの各温度ｔにおける、基準出力電圧幅Ｗｒｔと、その温度ｔにおける、基準の温度ａに対する基準出力周期補正係数Ｋｒｔを求めて記憶しておく。これらの基準電圧記憶データテーブルは、各温度ｔにおいて、基準出力Ｖｒを外部から計測することで求めることができる。基準出力周期補正係数Ｋｒｔもスイッチング出力周期補正係数Ｋｓｔと同様にして求められる。
【００６１】
この際、前記基準電圧記憶データテーブルにおいても、前記スイッチング電圧記憶データテーブルと同様のデータ構築が可能である。すなわち、前記基準電圧記憶データテーブルは、基準出力Ｖｒの温度ｔにおける、基準出力電圧幅Ｗｒｔと、その温度ｔにおける、基準の温度ａに対する基準出力周期補正係数Ｋｒｔを求めて記憶している。これを換言すると、温度ｔにおける、基準出力電圧幅Ｗｒｔが温度ｔを代用できることになる。従って、前記基準電圧記憶データテーブルは、基準出力電圧幅Ｗｒｔと基準出力周期補正係数Ｋｒｔとの相関テーブルを記憶している。この点からも、温度データに変換することによる誤差要因を低減でき、高精度化を測ることが可能となる。
【００６２】
この基準出力周期補正係数Ｋｒｔを活用したスイッチング出力周期Ｔｓの求め方を以下に述べる。まず、前記スイッチング電圧記憶データテーブルにより、取り込んだスイッチング出力Ｖｓｂからスイッチング出力電圧幅Ｗｓｂ、およびスイッチング出力周期補正係数Ｋｓｂを求めるとともに、前記基準電圧記憶データテーブルにより、取り込んだ基準出力Ｖｒｂから基準出力電圧幅Ｗｒｂ、および基準出力周期補正係数Ｋｒｂを求める。これらの補正係数は、スイッチング発振回路３５と基準発振回路３７が同じ前記集積回路に形成されていることから、ほぼ同じ値となるものであるが、上記したように、両者には温度特性に対するバラツキが存在する。そこで、このバラツキの影響を低減するために、スイッチング出力周期補正係数Ｋｓｂと基準出力周期補正係数Ｋｒｂを平均して補正スイッチング出力周期Ｔｓｃを得る。この補正スイッチング出力周期Ｔｓｃを用いて補正スイッチング出力Ｖｓｃを求める。その結果、温度変化に対し、スイッチング出力Ｖｓをさらに高精度に補正することができる。
【００６３】
（実施の形態２）
図３は、本発明の実施の形態２におけるＤＣ／ＤＣコンバータのブロック回路図である。図４は、本発明の実施の形態２におけるＤＣ／ＤＣコンバータのスイッチング出力と基準出力の経時特性図で、（ａ）は温度ａにおけるスイッチング出力Ｖｓの経時特性図、（ｂ）は温度ａにおける基準出力Ｖｒの経時特性図、（ｃ）は温度ｂにおけるスイッチング出力Ｖｓの経時特性図、（ｄ）は温度ｂにおける基準出力Ｖｒの経時特性図である。
【００６４】
本実施の形態２における構成において、実施の形態１と同じものには同じ符号を付して、詳細な説明を省略する。
【００６５】
すなわち、本実施の形態２の特徴は、次のとおりである。制御回路３１は、波形補正回路３９が、スイッチング出力Ｖｓと基準出力Ｖｒに基づいて補正した第１補正スイッチング出力Ｖｓｃ１と、第１補正スイッチング出力Ｖｓｃ１を反転して生成した第２補正スイッチング出力Ｖｓｃ２と、のいずれか一方を、第１スイッチング素子１７、および第２スイッチング素子１９の制御に用いる。そして、制御回路３１は、第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２の、いずれか他方を、第３スイッチング素子２５、および第４スイッチング素子２７の制御に用いるようにした。
【００６６】
これにより、出力電圧Ｖｏの高精度化が可能となる上、昇圧と降圧を切り替えるタイミングにおいて、第１スイッチング素子１７から第４スイッチング素子２７までが早いタイミングで切り替わるので、即時的、かつスムースな切り替えが可能になるＤＣ／ＤＣコンバータ１１が得られる。
【００６７】
以下、より具体的に本実施の形態２の構成、動作について説明する。なお、本実施の形態２においても、実施の形態１と同様に、太陽電池の電圧を昇降圧して一定の電圧を出力するためのＤＣ／ＤＣコンバータ１１として説明する。
【００６８】
まず、本実施の形態２における構成において、実施の形態１と異なる特徴点を図３により説明する。
【００６９】
発振回路３３には、実施の形態１と同様に降圧側比較器４３が電気的に接続されるとともに、本実施の形態３では反転増幅器５５を介して昇圧側比較器４５と電気的に接続される。反転増幅器５５の増幅率は１倍とした。従って、降圧側比較器４３に入力される信号は補正スイッチング出力Ｖｓｃであるが、昇圧側比較器４５に入力される信号は、補正スイッチング出力Ｖｓｃに対し反転した信号となる。なお、以下の説明で、降圧側比較器４３に入力される信号と昇圧側比較器４５に入力される信号が異なる場合は、前者を第１補正スイッチング出力Ｖｓｃ１と呼び、後者を第２補正スイッチング出力Ｖｓｃ２と呼ぶ。
【００７０】
上記以外の構成は図１と同じである。
【００７１】
次に、このような構成のＤＣ／ＤＣコンバータ１１の特徴となる動作について説明する。
【００７２】
図４は、ＤＣ／ＤＣコンバータ１１のスイッチング出力と基準出力の経時特性図で、（ａ）は温度ａにおけるスイッチング出力Ｖｓの経時特性図、（ｂ）は温度ａにおける基準出力Ｖｒの経時特性図、（ｃ）は温度ｂにおけるスイッチング出力Ｖｓの経時特性図、（ｄ）は温度ｂにおける基準出力Ｖｒの経時特性図である。本実施の形態２では、図４では、第１補正スイッチング出力Ｖｓｃ１（太線）と第２補正スイッチング出力Ｖｓｃ２（細線）の両方を同じグラフに記載している。
【００７３】
また、図４（ａ）のみ、降圧側比例積分値ＰＩｋｏと昇圧側比例積分値ＰＩｓｏの変化を示す。なお、前者を太線、後者を細線で示す。
【００７４】
図４（ａ）〜（ｄ）より明らかなように、第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２は反転していることがわかる。さらに、第２補正スイッチング出力Ｖｓｃ２は、発振回路３３により補正された補正スイッチング出力Ｖｓｃを、反転増幅器５５により反転しているだけなので、第２補正スイッチング出力Ｖｓｃ２も第１補正スイッチング出力Ｖｓｃ１と同等の高精度を有する。なお、発振回路３３による補正スイッチング出力Ｖｓｃの求め方は実施の形態１と同じである。
【００７５】
このことから、第２補正スイッチング出力Ｖｓｃ２に基づいてオンオフ制御される第３スイッチング素子２５と第４スイッチング素子２７も、第１補正スイッチング出力Ｖｓｃ１に基づいてオンオフ制御される第１スイッチング素子１７と第２スイッチング素子１９と同様に、高精度なオンオフ制御が可能となる。その結果、実施の形態１と同様に、本実施の形態２においても出力電圧Ｖｏの高精度化が可能なＤＣ／ＤＣコンバータ１１が得られる。
【００７６】
さらに、本実施の形態２では、第３スイッチング素子２５と第４スイッチング素子２７のオンオフ制御に関与する第２補正スイッチング出力Ｖｓｃ２が第１補正スイッチング出力Ｖｓｃ１に対し反転している。これによる動作の詳細を以下に説明する。
【００７７】
まず、実施の形態１の場合について述べる。実施の形態１では、同一の補正スイッチング出力Ｖｓｃに対し、降圧側比例積分値ＰＩｋｏと昇圧側比例積分値ＰＩｓｏが、それぞれ降圧側比較器４３と昇圧側比較器４５により比較される。この様子を図４（ａ）に示す。なお、ここではＤＣ／ＤＣコンバータ１１が降圧から昇圧に切り替わる場合を示す。
【００７８】
図４（ａ）の時刻ｔ１より左側では、ＤＣ／ＤＣコンバータ１１は降圧動作を行っている。従って、図４（ａ）の降圧側比例積分値ＰＩｋｏと補正スイッチング出力Ｖｓｃ（太線同士）とを比較し、両者の大小関係が逆転した時に第１スイッチング素子１７と第２スイッチング素子１９のオンオフ状態が反転する。これを繰り返して降圧動作を行っているのであるが、直流電源４０の出力が低下すると、制御回路３１は昇圧動作に切り替える。具体的には、入力電圧Ｖｉが目標値（降圧側比例積分回路５１に保持される）からずれるので、ずれを補正するために、降圧側比例積分回路５１は降圧側比例積分値ＰＩｋｏ（太線）を経時的に大きくする。そして、昇圧側比例積分回路５３は昇圧側比例積分値ＰＩｓｏ（細線）を経時的に大きくして、第３スイッチング素子２５と第４スイッチング素子２７のオンオフ制御を行なうようにする。これにより昇圧動作を行うことができる。
【００７９】
その結果、スイッチング出力周期Ｔｓａにおいて、時刻ｔ１で降圧側比例積分値ＰＩｋｏと補正スイッチング出力Ｖｓｃの大小関係が逆転する（黒丸で示す）時刻ｔ１で第１スイッチング素子１７と第２スイッチング素子１９のオンオフが逆転する。
【００８０】
次に、時刻ｔ２で再び降圧側比例積分値ＰＩｋｏと補正スイッチング出力Ｖｓｃの大小関係が逆転する（黒丸で示す）。これにより、第１スイッチング素子１７と第２スイッチング素子１９のオンオフが逆転する。ここまでの動作では、第３スイッチング素子２５と第４スイッチング素子２７のオンオフ状態が変化していないので、昇圧動作は行われていない。なお、時刻ｔ２以降は降圧側比例積分値ＰＩｋｏと補正スイッチング出力Ｖｓｃが交差しないので、第１スイッチング素子１７と第２スイッチング素子１９は時刻ｔ２の状態を維持する。すなわち、第１スイッチング素子１７がオン状態、第２スイッチング素子１９がオフ状態となる。
【００８１】
次に、時刻ｔ３に至り、ようやく昇圧側比例積分値ＰＩｓｏ（細線）と補正スイッチング出力Ｖｓｃの大小関係が逆転する（黒四角で示す）。これにより、第３スイッチング素子２５と第４スイッチング素子２７のオンオフ状態が反転する。従って、時刻ｔ２から時刻ｔ３までの間は、昇圧から降圧への切り替えタイミングのずれ期間が生じることになる。ゆえに、出力電圧Ｖｏが一時的に不安定となる可能性がある。
【００８２】
時刻ｔ３以降では、昇圧側比例積分値ＰＩｓｏと補正スイッチング出力Ｖｓｃの大小関係が逆転することにより昇圧動作が継続されるので、時刻ｔ３以降は出力電圧Ｖｏが安定化する方向に向かう。
【００８３】
これらのことから、実施の形態１の動作では、降圧から昇圧に切り替える際に、出力電圧Ｖｏが一時的に不安定になる可能性がある。これは、昇圧から降圧に切り替える場合も同様である。
【００８４】
これに対し、本実施の形態２の場合、図４（ａ）の細線同士、太線同士の大小関係が、それぞれ逆転した場合に、太線は第１スイッチング素子１７と第２スイッチング素子１９の、細線は第３スイッチング素子２５と第４スイッチング素子２７の、オンオフ状態が逆転する。この様子を図４（ａ）のスイッチング出力周期Ｔｓａで見ると、時刻ｔ１では降圧側比例積分値ＰＩｋｏ（太線）と第１補正スイッチング出力Ｖｓｃ１（太線）の大小関係が逆転すると同時に、昇圧側比例積分値ＰＩｓｏ（細線）と第２補正スイッチング出力Ｖｓｃ２（細線）の大小関係も逆転している。従って、第１スイッチング素子１７から第４スイッチング素子２７までのオンオフ状態が一斉に反転することになる。
【００８５】
このとき、時刻ｔ１の直前まで、第１スイッチング素子１７はオン、第２スイッチング素子１９はオフであり、第３スイッチング素子２５はオン状態を維持し、第４スイッチング素子２７はオフ状態を維持しているとする。この状態は、インダクタ２９に電力が蓄えられる状態であるので、時刻ｔ１になり、上記した第１スイッチング素子１７から第４スイッチング素子２７までのオンオフ状態が一斉に反転すると、インダクタ２９に蓄えられた電力が出力端子２１から出力される。
【００８６】
そして、図４（ａ）に示すように、時刻ｔ２で再び第１スイッチング素子１７から第４スイッチング素子２７までのオンオフ状態が一斉に反転するので、インダクタ２９に電力が蓄えられる。この時刻ｔ２以降は図４（ａ）より太線同士が交差しないため、第１スイッチング素子１７はオン状態を、第２スイッチング素子１９はオフ状態を、それぞれ維持する。そして、時刻ｔ２以降は細線同士が交差するので、昇圧動作のみとなる。従って、図４に示す動作の場合、時刻ｔ１から時刻ｔ２において、第１スイッチング素子１７から第４スイッチング素子２７までのオンオフ状態が同じタイミングで反転するため、実施の形態１に比べ、即時的に、かつ、スムースに昇降圧の切り替えが可能となる。その結果、切り替えに伴う出力電圧Ｖｏの変化も低減でき、その安定化が実現できる。
【００８７】
なお、図４の動作においては、第１スイッチング素子１７から第４スイッチング素子２７までのオンオフ状態が同じタイミングで反転する場合について説明したが、これは、必ずしも同じタイミングになるとは限らない。しかし、第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２は互いに反転した波形であるので、降圧から昇圧に切り替わる際に、図４（ａ）において、第１補正スイッチング出力Ｖｓｃ１だけであれば時刻ｔ３まで切り替わらないが、第２補正スイッチング出力Ｖｓｃ２を用いることで、時刻ｔ３よりも早いタイミングで切り替わる。従って、反転波形の使用により、切り替えに伴う出力電圧Ｖｏの変動も低減でき、その安定化が実現できる。
【００８８】
以上の構成、動作により、発振回路３３から出力される補正スイッチング出力Ｖｓｃに基づいて、第１スイッチング素子１７から第４スイッチング素子２７までのオンオフ制御を行なうので、出力電圧Ｖｏの高精度化が可能となる。さらに、昇圧と降圧を切り替えるタイミングにおいて、第１スイッチング素子１７から第４スイッチング素子２７までが早いタイミングで切り替わるので、即時的、かつスムースな切り替えが可能になり、出力電圧Ｖｏの安定化が可能なＤＣ／ＤＣコンバータ１１が得られる。
【００８９】
なお、本実施の形態２では、上記したように、制御回路３１は、波形補正回路３９が、スイッチング出力Ｖｓと基準出力Ｖｒに基づいて補正した第１補正スイッチング出力Ｖｓｃ１を、第１スイッチング素子１７、および第２スイッチング素子１９の制御に用いている。そして、制御回路３１は、第１補正スイッチング出力Ｖｓｃ１を反転して生成した第２補正スイッチング出力Ｖｓｃ２を、第３スイッチング素子２５、および第４スイッチング素子２７の制御に用いている。しかし、このような制御に限定されるものではなく、逆の制御であってもよい。すなわち、制御回路３１は、第１補正スイッチング出力Ｖｓｃ１を、第３スイッチング素子２５、および第４スイッチング素子２７の制御に用い、第２補正スイッチング出力Ｖｓｃ２を、第１スイッチング素子１７、および第２スイッチング素子１９の制御に用いてもよい。このような構成によっても本実施の形態２と同じ効果が得られる。
【００９０】
（実施の形態３）
本実施の形態３において、実施の形態１の図１と同じ構成には同じ符号を付して詳細な説明を省略する。すなわち、本実施の形態３の特徴となる構成は、基準発振回路３７がアナログ回路により構成される点である。
【００９１】
これにより、基準発振回路３７から出力される基準出力Ｖｒの基準出力周期Ｔｒは温度に対してアナログ的に変化するので、任意の温度ｂにおける基準出力周期Ｔｒｂを用いてスイッチング出力周期Ｔｓｂを補正することで、補正誤差を小さくすることができる。
【００９２】
以下、本実施の形態３のＤＣ／ＤＣコンバータ１１の特徴となる構成について述べる。
【００９３】
まず、図１において、基準発振回路３７はアナログ回路で構成される。具体的には、基準発振回路３７に内蔵されるカウンタ回路（図示せず）は、オペアンプ、抵抗器、およびコンデンサからなる構成を有する。そして、カウンタ回路の周期は上記した抵抗器とコンデンサの時定数で定まる。このカウンタ回路で得られた周期に基づいて、基準発振回路３７は基準出力Ｖｒを生成し、出力する。従って、基準発振回路３７を低コストに実現できる。
【００９４】
上記以外の構成は実施の形態１と同じである。
【００９５】
次に、本実施の形態３のＤＣ／ＤＣコンバータ１１の特徴となる動作、すなわちスイッチング出力周期Ｔｓｂの補正について述べる。
【００９６】
実施の形態１では、前記集積回路内にカウンタを有する構成であるので、図２に示すスイッチング出力周期Ｔｓａ、Ｔｓｂはいずれも、前記カウンタの値を元にデジタル的に決定される。そのため、温度が変化して、図２（ａ）、（ｃ）に示すように、スイッチング出力周期Ｔｓａ、Ｔｓｂが波形上、変化しても、前記集積回路の内部におけるスイッチング出力周期Ｔｓａ、Ｔｓｂの値は変わらない。これは、図２（ｂ）、（ｄ）に示す基準出力周期Ｔｒａ、Ｔｒｂも同様である。従って、実施の形態１では、これらのパラメータを用いて、任意の温度ｂにおけるスイッチング出力周期Ｔｓｂと基準出力周期Ｔｒｂから、基準となる温度ａにおけるスイッチング出力周期Ｔｓａを高精度に補正できない。
【００９７】
そこで、本実施の形態３では、前記集積回路内のカウンタによる周期生成は、スイッチング発振回路３５に対してのみとし、基準発振回路３７における周期生成は前記アナログ回路の抵抗器とコンデンサの時定数で決める。そのため、基準発振回路３７から出力される基準出力Ｖｒにおける、基準出力周期Ｔｒは温度変化に対し、アナログ的に変わる。ゆえに、波形補正回路３９は基準出力周期Ｔｒに基づいてスイッチング出力周期Ｔｓを補正することができる。その具体的な動作は以下のとおりである。
【００９８】
まず、各温度ｔにおける基準出力周期Ｔｒｔを予め測定する。この温度ｔと基準出力周期Ｔｒｔとの関係は単調変化であるので、基準出力周期Ｔｒｔは温度ｔを示すことになる。従って、任意の温度ｂにおける基準出力周期Ｔｒｂから基準となる温度ａにおける基準出力周期Ｔｒａを求めるためのスイッチング出力周期補正係数Ｋｓｂが求められる。なお、スイッチング出力周期補正係数Ｋｓｂは実施の形態１と同じ名称であるが、内容は異なる。すなわち、本実施の形態３では、スイッチング出力周期補正係数Ｋｓｂが基準出力周期Ｔｒａを基準出力周期Ｔｒｂで除することにより得られる。すなわち、Ｋｓｂ＝Ｔｒａ／Ｔｒｂとなる。ゆえに、各温度ｔにおける基準出力周期Ｔｒｔとスイッチング出力周期補正係数Ｋｓｔとの相関テーブルを前記スイッチング電圧記憶データテーブルに予め記憶しておく。
【００９９】
次に、ＤＣ／ＤＣコンバータ１１の動作中に、波形補正回路３９は、基準発振回路３７からの任意の温度ｂにおける基準出力Ｖｒを取り込む。そして、基準出力Ｖｒから基準出力周期Ｔｒｂを求める。ここで、基準出力周期Ｔｒｂは上記した抵抗器とコンデンサの時定数で決まるカウンタ値から求める。このカウンタ値も温度特性を持つが、温度に対しアナログ的な変化であるため、この変化も含め、スイッチング出力周期補正係数Ｋｓｂは求められていることになる。
【０１００】
次に、波形補正回路３９は、基準出力周期Ｔｒｂと前記スイッチング電圧記憶データテーブルから、スイッチング出力周期補正係数Ｋｓｂを求める。この値を、実施の形態１で述べた前記カウント周期に乗ずれば、補正されたカウント周期が得られる。従って、この補正されたカウント周期を基にスイッチング出力周期Ｔｓを補正し生成することができる。
【０１０１】
なお、スイッチング出力Ｖｓの電圧幅の補正は、実施の形態１と同じ方法である。
【０１０２】
このような構成とすることで、実施の形態１では、基準出力Ｖｒの電圧幅のみから、振幅と周期の両方を補正していたが、本実施の形態３では、基準出力周期Ｔｒもアナログ的に変化するように構成されているので、スイッチング出力Ｖｓの電圧幅（振幅）は、スイッチング出力Ｖｓｔと基準出力Ｖｒｔとの比における増幅率の調整により補正され、スイッチング出力周期Ｔｓは、基準出力周期Ｔｒｂとスイッチング出力周期補正係数Ｋｓｂとの相関から補正される。ゆえに、周期と電圧幅は独立して補正されるので、例えば実施の形態１における基準出力Ｖｒの電圧幅がノイズ等の影響で一時的に変動すると、それに応じて補正誤差も大きくなる可能性があるが、本実施の形態３では、電圧幅のノイズの影響があっても、周期については独立して補正されるので影響が少なくなり、その分、補正誤差を小さくすることが可能となる。
【０１０３】
以上の構成、動作により、基準発振回路３７から出力される基準出力Ｖｒの基準出力周期Ｔｒは温度に対してアナログ的に変化するので、任意の温度ｂにおける基準出力周期Ｔｒｂを用いてスイッチング出力周期Ｔｓｂを補正することで、補正誤差を小さくすることが可能なＤＣ／ＤＣコンバータ１１が得られる。
【０１０４】
（実施の形態４）
本実施の形態４において、実施の形態１の図１と同じ構成には同じ符号を付して詳細な説明を省略する。すなわち、本実施の形態４の特徴となる構成は、基準発振回路３７には、水晶振動子が用いられる点である。
【０１０５】
これにより、基準発振回路３７から出力される基準出力Ｖｒの基準出力周期Ｔｒは温度に対して極めて安定するので、その基準出力周期Ｔｒを用いてスイッチング出力周期Ｔｓｂを補正することで、補正誤差をさらに小さくすることができる。
【０１０６】
以下、本実施の形態４のＤＣ／ＤＣコンバータ１１の特徴となる構成について述べる。
【０１０７】
まず、図１において、基準発振回路３７には、水晶振動子が用いられる。具体的には、基準発振回路３７に内蔵されるカウンタ回路（図示せず）の発振源として、図示しない水晶振動子を用いている。この水晶振動子で得られた周期に基づいて、基準発振回路３７は基準出力Ｖｒを生成し、出力する。従って、基準発振回路３７を極めて高精度に実現できる。
【０１０８】
上記以外の構成は実施の形態１と同じである。
【０１０９】
次に、本実施の形態４のＤＣ／ＤＣコンバータ１１の特徴となる動作、すなわちスイッチング出力周期Ｔｓｂの補正について述べる。
【０１１０】
本実施の形態４では、前記集積回路内のカウンタによる周期生成は、スイッチング発振回路３５に対してのみとし、基準発振回路３７における周期生成は温度に対する発振周波数変化が極めて少ない前記水晶振動子により決める。そのため、基準発振回路３７から出力される基準出力Ｖｒにおける、基準出力周期Ｔｒは温度変化があっても、ほとんど変化しない。ゆえに、波形補正回路３９は温度に対し安定した基準出力周期Ｔｒに基づいてスイッチング出力周期Ｔｓを補正することができる。その具体的な動作は以下のとおりである。
【０１１１】
まず、基準出力周期Ｔｒは温度が変わってもほぼ一定であるので、ここでは基準出力周期Ｔｒを一定値として扱う。また、この基準出力周期Ｔｒが基準となる温度ａにおけるスイッチング出力周期Ｔｓａと等しくなるように基準発振回路３７を構成する。
【０１１２】
次に、ＤＣ／ＤＣコンバータ１１の動作中に、波形補正回路３９は、基準発振回路３７から基準出力Ｖｒを取り込む。その基準出力周期Ｔｒは温度によらず一定で、基準となる温度ａにおけるスイッチング出力周期Ｔｓａである。従って、波形補正回路３９は、単に、現在の任意の温度ｂにおけるスイッチング出力周期Ｔｓｂを、取り込まれた基準出力Ｖｒにおける基準出力周期Ｔｒになるように、圧縮、または伸張して補正する。なお、スイッチング出力電圧幅Ｗｓの補正は、実施の形態１と同じ方法である。
【０１１３】
このような構成とすることで、スイッチング出力周期Ｔｓを極めて容易に、かつ高精度に補正することができる。さらに、実施の形態３と同様に、周期を電圧幅と独立して補正するので、その分、補正誤差を小さくすることが可能となる。
【０１１４】
以上の構成、動作により、基準発振回路３７から出力される基準出力Ｖｒの基準出力周期Ｔｒは温度に対して極めて安定するので、その基準出力周期Ｔｒを用いてスイッチング出力周期Ｔｓｂを補正することで、補正誤差をさらに小さくすることができるＤＣ／ＤＣコンバータ１１が得られる。
【０１１５】
（実施の形態５）
図５は、本発明の実施の形態５におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、本実施の形態５において、実施の形態１と同じ構成には同じ符号を付して、詳細な説明を省略する。
【０１１６】
図５において、ＤＣ／ＤＣコンバータ１１は、入力端子１３とグランド端子１５との間に電気的に接続される、第１スイッチング素子１７と第２スイッチング素子１９の直列回路を備える。本発明のＤＣ／ＤＣコンバータ１１は、出力端子２１とグランド端子１５との間に電気的に接続される、第３スイッチング素子２５と第４スイッチング素子２７の直列回路を備える。本発明のＤＣ／ＤＣコンバータ１１は、第１スイッチング素子１７と第２スイッチング素子１９の接続点、および、第３スイッチング素子２５と第４スイッチング素子２７の接続点との間に電気的に接続されるインダクタ２９を備える。本発明のＤＣ／ＤＣコンバータ１１は、第１スイッチング素子１７、第２スイッチング素子１９、第３スイッチング素子２５、および第４スイッチング素子２７と電気的に接続される制御回路３１を備える。そして、制御回路３１は、第１スイッチング素子１７、および第２スイッチング素子１９と電気的に接続され、第１スイッチング素子１７、および第２スイッチング素子１９のオンオフ時比率を決定するための第１発振回路６１を備える。そして、制御回路３１は、第３スイッチング素子２５、および第４スイッチング素子２７と電気的に接続され、第３スイッチング素子２５、および第４スイッチング素子２７のオンオフ時比率を決定するための第２発振回路６３を備える。そして、制御回路３１は、第１発振回路６１、および第２発振回路６３と電気的に接続される波形補正回路３９を有する。そして、波形補正回路３９は、第１発振回路６１の第１スイッチング出力Ｖｓ１と第２発振回路６３の第２スイッチング出力Ｖｓ２とを取り込み、第１スイッチング出力Ｖｓ１と第２スイッチング出力Ｖｓ２に基づいて補正した第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２とを、それぞれ第１発振回路６１、および第２発振回路６３の出力とするようにしたものである。
【０１１７】
これにより、ＤＣ／ＤＣコンバータ１１は、第１スイッチング素子１７と第２スイッチング素子１９をオンオフ制御するための第１発振回路６１と、第３スイッチング素子２５と第４スイッチング素子２７をオンオフ制御するための第２発振回路６３とを備える。そして、第１発振回路６１の第１スイッチング出力Ｖｓ１と第２発振回路６３の第２スイッチング出力Ｖｓ２とに基づいて、それぞれの温度による変化特性から相互に補正ができる。従って、波形補正回路３９からの第１補正スイッチング出力Ｖｓｃ１により第１スイッチング素子１７と第２スイッチング素子１９を、波形補正回路３９からの第２補正スイッチング出力Ｖｓｃ２により第３スイッチング素子２５と第４スイッチング素子２７を、それぞれオンオフ制御することで、高精度な出力電圧Ｖｏが得られる。
【０１１８】
以下、より具体的に本実施の形態５の構成、動作について説明する。
【０１１９】
本実施の形態５の特徴となる構成は、図５において、まず、第１スイッチング素子１７と第２スイッチング素子１９をオンオフ制御するためのオンオフ時比率を決定する第１発振回路６１を備える点である。具体的には、第１発振回路６１は実施の形態１と同様に前記集積回路内に構成され、前記集積回路における前記カウンタ値に基づいて第１スイッチング出力Ｖｓ１を生成し、出力する。従って、その構成は実施の形態１におけるスイッチング発振回路３５と同等の構成である。
【０１２０】
第１発振回路６１は、波形補正回路３９と降圧側比較器４３との間に電気的に接続される。そして、第１発振回路６１と波形補正回路３９との間は、信号のやり取りが行われる構成としている。すなわち、第１発振回路６１から波形補正回路３９へは第１スイッチング出力Ｖｓ１が出力され、波形補正回路３９から第１発振回路６１へは第１補正スイッチング出力Ｖｓｃ１が出力される。また、第１発振回路６１から降圧側比較器４３へは第１補正スイッチング出力Ｖｓｃ１が出力される。
【０１２１】
同様に、第２発振回路６３は、波形補正回路３９と昇圧側比較器４５との間に電気的に接続される。そして、第２発振回路６３と波形補正回路３９との間は、信号のやり取りが行われる構成としている。すなわち、第２発振回路６３から波形補正回路３９へは第２スイッチング出力Ｖｓ２が出力され、波形補正回路３９から第２発振回路６３へは第２補正スイッチング出力Ｖｓｃ２が出力される。また、第２発振回路６３から昇圧側比較器４５へは第２補正スイッチング出力Ｖｓｃ２が出力される。
【０１２２】
上記以外の構成は実施の形態１と同じである。
【０１２３】
次に、本実施の形態５における特徴となる動作について説明する。
【０１２４】
本実施の形態５における動作において、実施の形態１と同じ部分については説明を省略し、特徴となる部分について述べる。すなわち、本実施の形態５の特徴となる動作は、第１発振回路６１の第１スイッチング出力Ｖｓ１と第２発振回路６３の第２スイッチング出力Ｖｓ２とに基づいて、それぞれの温度による変化特性から相互に補正を行う点である。これは、換言すると、補正動作を行うための構成において、実施の形態１におけるスイッチング発振回路３５が本実施の形態５における第１発振回路６１に相当し、実施の形態１における基準発振回路３７が本実施の形態５における第２発振回路６３に相当する。
【０１２５】
但し、異なる点は、実施の形態１では、補正スイッチング出力Ｖｓｃのみによって第１スイッチング素子１７から第４スイッチング素子２７までのオンオフ時比率が決定されるが、本実施の形態５では、第１スイッチング素子１７と第２スイッチング素子１９については第１補正スイッチング出力Ｖｓｃ１によって、第３スイッチング素子２５と第４スイッチング素子２７については第２補正スイッチング出力Ｖｓｃ２によって、それぞれオンオフ時比率が決定される点である。このように、第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２により、独立してオンオフ時比率が決定され、オンオフ動作がなされる構成であっても、高精度な出力電圧Ｖｏが得られる。
【０１２６】
次に、より具体的な補正動作について説明する。
【０１２７】
上記したように、波形補正回路３９には第１発振回路６１から第１スイッチング出力Ｖｓ１が取り込まれると同時に、第２発振回路６３から第２スイッチング出力Ｖｓ２が取り込まれる。これらの出力は、実施の形態１におけるスイッチング出力Ｖｓと基準出力Ｖｒに相当する。そして、スイッチング出力Ｖｓ、および基準出力Ｖｒと同様に、温度によって第１スイッチング出力Ｖｓ１と第２スイッチング出力Ｖｓ２の電圧幅や周期が変化する。
【０１２８】
従って、波形補正回路３９は、例えば実施の形態１におけるスイッチング出力Ｖｓを第１スイッチング出力Ｖｓ１に、基準出力Ｖｒを第２スイッチング出力Ｖｓ２に、それぞれ置き換えることで、実施の形態１と同じ方法で温度に対する補正を行うことができる。すなわち、温度に対しアナログ的に変化する電圧幅を温度と関連するパラメータとし、それに基づく周期の補正、および電圧幅の補正（増幅率の調整）を行う。その結果、例えば、まず第１補正スイッチング出力Ｖｓｃ１を生成する。次に、同じ方法で第２補正スイッチング出力Ｖｓｃ２を生成する。これは、換言すると、第１発振回路６１の第１スイッチング出力Ｖｓ１と第２発振回路６３の第２スイッチング出力Ｖｓ２とに基づいて、それぞれの温度による変化特性から相互に補正することになる。
【０１２９】
しかし、第１補正スイッチング出力Ｖｓｃ１と同じ方法で第２補正スイッチング出力Ｖｓｃ２を生成すると、以下の理由により精度が低下する可能性がある。
【０１３０】
本来、第１補正スイッチング出力Ｖｓｃ１と同じようにして第２補正スイッチング出力Ｖｓｃ２を生成すると、両者の波形はほぼ同じになる。しかし、補正時の誤差などが蓄積することで、オンオフ時比率を決める第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２との間に誤差が含まれる場合がある。その結果、第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２をそれぞれ求めても、かえって出力電圧Ｖｏの精度が低下する可能性がある。
【０１３１】
そこで、本実施の形態５では、求められた第１補正スイッチング出力Ｖｓｃ１をそのまま第２補正スイッチング出力Ｖｓｃ２として出力するようにしている。この場合も、第１発振回路６１の第１スイッチング出力Ｖｓ１と第２発振回路６３の第２スイッチング出力Ｖｓ２とに基づいて、それぞれの温度による変化特性から相互に補正していることになる。
【０１３２】
次に、波形補正回路３９は、得られた第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２を、それぞれ第１発振回路６１と第２発振回路６３に出力する。第１発振回路６１は、第１補正スイッチング出力Ｖｓｃ１を降圧側比較器４３へ出力するとともに、第２発振回路６３は、第２補正スイッチング出力Ｖｓｃ２を昇圧側比較器４５へ出力する。このように、降圧側比較器４３と昇圧側比較器４５へ独立して第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２を出力する構成であっても、高精度な出力電圧Ｖｏが得られる。
【０１３３】
上記以外の動作は、実施の形態１と同じである。
【０１３４】
以上の構成、動作により、ＤＣ／ＤＣコンバータ１１は、第１スイッチング素子１７と第２スイッチング素子１９をオンオフ制御するための第１発振回路６１と、第３スイッチング素子２５と第４スイッチング素子２７をオンオフ制御するための第２発振回路６３とを備える。そして、第１発振回路６１の第１スイッチング出力Ｖｓ１と第２発振回路６３の第２スイッチング出力Ｖｓ２とに基づいて、それぞれの温度による変化特性から相互に補正ができる。従って、波形補正回路３９からの第１補正スイッチング出力Ｖｓｃ１により第１スイッチング素子１７と第２スイッチング素子１９を、波形補正回路３９からの第２補正スイッチング出力Ｖｓｃ２により第３スイッチング素子２５と第４スイッチング素子２７を、それぞれオンオフ制御することで、高精度な出力電圧Ｖｏが得られるＤＣ／ＤＣコンバータ１１が実現できる。
【０１３５】
（実施の形態６）
本実施の形態６において、実施の形態５の図５と同じ構成には同じ符号を付して詳細な説明を省略する。すなわち、本実施の形態６の特徴は、波形補正回路３９、第１発振回路６１、または第２発振回路６３のいずれか１つが、第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２とが互いに反転するように出力する構成とした点である。
【０１３６】
これにより、出力電圧Ｖｏの高精度化が可能となる上、昇圧と降圧を切り替えるタイミングにおいて、第１スイッチング素子１７から第４スイッチング素子２７までが早いタイミングで切り替わるので、即時的、かつスムースな切り替えが可能になるＤＣ／ＤＣコンバータ１１が得られる。
【０１３７】
以下、本実施の形態６のＤＣ／ＤＣコンバータ１１の特徴となる構成について述べる。
【０１３８】
まず、図５において、波形補正回路３９は実施の形態５と同様にして、第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２を生成する。この際、波形補正回路３９が生成する第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２は、実施の形態５で述べたように、ほぼ同じ波形となる。
【０１３９】
これらを降圧側、昇圧側のそれぞれに独立して出力する構成が実施の形態５の特徴であるが、本実施の形態６では、波形補正回路３９が第１補正スイッチング出力Ｖｓｃ１を反転して第２補正スイッチング出力Ｖｓｃ２として出力する点が特徴である。
【０１４０】
第２補正スイッチング出力Ｖｓｃ２を第１補正スイッチング出力Ｖｓｃ１に対して反転させて出力することにより、実施の形態２の図４（ａ）で説明したように、第１スイッチング素子１７から第４スイッチング素子２７までが同じタイミングで切り替わる場合があるなど、切り替えタイミングを早めることができる。従って、実施の形態２と同様に、即時的、かつスムースな昇降圧切り替えが可能になる。
【０１４１】
以上の構成、動作により、出力電圧Ｖｏの高精度化が可能となる上、昇圧と降圧を切り替えるタイミングにおいて、第１スイッチング素子１７から第４スイッチング素子２７までの切り替えタイミングを早めることができるので、即時的、かつスムースな切り替えが可能になるＤＣ／ＤＣコンバータ１１が得られる。
【０１４２】
なお、本実施の形態６では、波形補正回路３９で第２補正スイッチング出力Ｖｓｃ２を第１補正スイッチング出力Ｖｓｃ１に対して反転させて出力する構成としているが、これは、波形補正回路３９で反転する構成に限定されるものではなく、波形補正回路３９、第１発振回路６１、または第２発振回路６３のいずれか１つで第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２とが互いに反転するようにすればよい。これら、いずれの構成によっても、本実施の形態６と同じ効果が得られる。
【０１４３】
（実施の形態７）
本実施の形態７において、実施の形態５の図５と同じ構成には同じ符号を付して詳細な説明を省略する。すなわち、本実施の形態７の特徴となる構成は、第１発振回路６１と第２発振回路６３の少なくとも一方がアナログ回路により構成される点である。
【０１４４】
これにより、例えば第２発振回路６３がアナログ回路により構成される場合、第２発振回路６３から出力される第２スイッチング出力Ｖｓ２の第２スイッチング出力周期Ｔｓ２は温度に対してアナログ的に変化するので、任意の温度ｂにおける第２スイッチング出力周期Ｔｓ２ｂを用いて第１スイッチング出力周期Ｔｓ１ｂを補正することで、補正誤差を小さくすることができる。
【０１４５】
また、第１発振回路６１がアナログ回路により構成される場合も、任意の温度ｂにおける第１スイッチング出力周期Ｔｓ１ｂを用いて第２スイッチング出力周期Ｔｓ２ｂを補正することで、補正誤差を小さくすることができる。
【０１４６】
さらに、第１発振回路６１と第２発振回路６３の両方がアナログ回路で構成される場合、それぞれの補正係数により第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２が得られる。従って、一方の補正係数に影響される可能性が低減され、その分、補正精度を向上することができる。
【０１４７】
以下、本実施の形態７のＤＣ／ＤＣコンバータ１１の特徴となる構成について述べる。
【０１４８】
まず、図５において、第２発振回路６３はアナログ回路で構成される。この具体的構成は、実施の形態３における基準発振回路３７と同等である。従って、本実施の形態７の構成は、図５の構成における第２発振回路６３を、実施の形態３の基準発振回路３７に置き換えた構成と等価である。ゆえに、その詳細構成については説明を省略する。
【０１４９】
上記以外の構成は実施の形態５と同じである。
【０１５０】
次に、本実施の形態７のＤＣ／ＤＣコンバータ１１の特徴となる動作、すなわち第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２の求め方について述べる。
【０１５１】
上記したとおり、本実施の形態７においては、第２発振回路６３が実施の形態３の基準発振回路３７に相当する。従って、アナログ回路で構成される第２発振回路６３から出力される第２スイッチング出力Ｖｓ２は、実施の形態３における基準出力Ｖｒに相当する。従って、波形補正回路３９は、実施の形態３と同様にして、第１発振回路６１から波形補正回路３９に出力される第１スイッチング出力Ｖｓ１の第１スイッチング出力周期Ｔｓ１を、第２スイッチング出力Ｖｓ２の第２スイッチング出力周期Ｔｓ２と、温度変化に対する第１スイッチング出力周期補正係数Ｋｓ１ｂにより補正する。この動作の詳細は実施の形態３と同じであるので、ここでは説明を省略する。また、任意の温度ｂにおける第１スイッチング出力電圧幅Ｗｓ１ｂの補正は実施の形態１と同じであるので、この詳細説明も省略する。
【０１５２】
このようにして、第２スイッチング出力Ｖｓ２から第１補正スイッチング出力Ｖｓｃ１が得られる。
【０１５３】
次に、第２補正スイッチング出力Ｖｓｃ２の求め方を述べる。第２スイッチング出力Ｖｓ２の出力において、任意の温度ｂでの第２スイッチング出力周期Ｔｓ２ｂ、第２スイッチング出力電圧幅Ｗｓ２ｂのいずれも、温度変化に対しアナログ的に変化する。従って、基準となる温度ａにおける第２スイッチング出力周期Ｔｓ２ａ、第２スイッチング出力電圧幅Ｗｓ２ａに対し、各温度ｔでの第２スイッチング出力周期Ｔｓ２ｔ、第２スイッチング出力電圧幅Ｗｓ２ｔを予め求めて、それぞれの補正係数（第２スイッチング出力周期補正係数Ｋｓ２ｔ、第２スイッチング出力電圧幅補正係数Ｋｗ２ｔ）を求める。そして、第２スイッチング出力周期Ｔｓ２ｔと第２スイッチング出力周期補正係数Ｋｓ２ｔとの相関、および第２スイッチング出力電圧幅補正係数Ｋｗ２ｔと第２スイッチング出力電圧幅Ｗｓ２ｔとの相関を求め、それぞれ相関テーブルとして記憶しておく。この方法は実施の形態１で述べたスイッチング出力周期補正係数Ｋｓｔの求め方と同様である。
【０１５４】
そして、ＤＣ／ＤＣコンバータ１１の動作時に、波形補正回路３９が任意の温度ｂでの第２スイッチング出力Ｖｓ２ｂを取り込む。そして、第２スイッチング出力Ｖｓ２ｂから第２スイッチング出力周期Ｔｓ２ｂと第２スイッチング出力電圧幅Ｗｓ２ｂを求める。次に、前記相関テーブルを用いて、第２スイッチング出力周期Ｔｓ２ｂに対応する第２スイッチング出力周期補正係数Ｋｓ２ｔを、第２スイッチング出力周期Ｔｓ２ｂに乗じて、基準の温度ａに対応した第２補正スイッチング出力周期Ｔｓｃ２ａを求める。同様に、前記相関テーブルから、第２スイッチング出力電圧幅Ｗｓ２ｂに対応する第２スイッチング出力電圧幅補正係数Ｋｗ２ｔを、第２スイッチング出力電圧幅Ｗｓ２ｂに乗じて、基準の温度ａに対応した第２補正スイッチング出力電圧幅Ｗｓｃ２ａを求める。これらの結果に基づいて波形を補正することで、第２補正スイッチング出力Ｖｓｃ２を求める。
【０１５５】
なお、実施の形態５で述べたように、基本的には第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２は同じ波形となる。従って、誤差蓄積を低減するために、第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２のいずれか一方のみを求めて、それを他方とするようにしてもよい。
【０１５６】
波形補正回路３９は、こうして得られた第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２を、それぞれ第１発振回路６１と第２発振回路６３に出力する。従って、制御回路３１による、温度変化を補正したスイッチング制御により出力電圧Ｖｏが得られるので、高精度に安定化を図ることができる。
【０１５７】
なお、上記の構成においては、第２発振回路６３をアナログ回路で構成する例を示したが、これは第１発振回路６１をアナログ回路で構成してもよい。この場合は、上記した説明において、第２発振回路６３を第１発振回路６１に置き換えて構成し、動作させればよい。この場合も、上記と同じ効果が得られる。
【０１５８】
また、第１発振回路６１と第２発振回路６３の両方をアナログ回路で構成するようにしてもよい。この場合は、上記した第２補正スイッチング出力Ｖｓｃ２の求め方を第１補正スイッチング出力Ｖｓｃ１にも適用すればよい。
【０１５９】
これらのことから、第１発振回路６１と第２発振回路６３の少なくとも一方がアナログ回路により構成される構成とすることで、高精度な出力電圧Ｖｏが得られる。
【０１６０】
以上の構成、動作により、第２発振回路６３がアナログ回路により構成される場合、第２発振回路６３から出力される第２スイッチング出力Ｖｓ２の第２スイッチング出力周期Ｔｓ２は温度に対してアナログ的に変化するので、任意の温度ｂにおける第２スイッチング出力周期Ｔｓ２ｂを用いて第１スイッチング出力周期Ｔｓ１ｂを補正することで、補正誤差を小さくすることができる。
【０１６１】
また、第１発振回路６１がアナログ回路により構成される場合も、任意の温度ｂにおける第１スイッチング出力周期Ｔｓ１ｂを用いて第２スイッチング出力周期Ｔｓ２ｂを補正することで、補正誤差を小さくすることができる。
【０１６２】
さらに、第１発振回路６１と第２発振回路６３の両方がアナログ回路で構成される場合、それぞれの補正係数により第１補正スイッチング出力Ｖｓｃ１と第２補正スイッチング出力Ｖｓｃ２が得られる。従って、一方の補正係数に影響される可能性が低減され、その分、補正精度を向上することができる。
【０１６３】
ゆえに、いずれの場合も、実施の形態５に対し、さらなる高精度な出力電圧Ｖｏを得ることができるＤＣ／ＤＣコンバータ１１を実現できる。
【０１６４】
なお、実施の形態１〜７で述べた数値はいずれも一例であるので、これらはＤＣ／ＤＣコンバータ１１の仕様等に応じて、適宜設定すればよい。
【０１６５】
また、実施の形態１〜７では、直流電源４０を太陽電池とした例について述べたが、これは太陽電池に限定されるものではなく、バッテリ等の蓄電デバイスであってもよい。この場合、バッテリの放電に伴う入力電圧Ｖｉの低下に対応して、昇降圧を切り替えながら負荷４１へ安定した出力電圧Ｖｏを供給することができる。このように、入力電圧Ｖｉが変動してＤＣ／ＤＣコンバータ１１の昇降圧を切り替えながら出力電圧Ｖｏを高精度に安定化して出力する用途であれば、実施の形態１〜７のＤＣ／ＤＣコンバータ１１を適用できる。
【産業上の利用可能性】
【０１６６】
本発明にかかるＤＣ／ＤＣコンバータは、入力電圧が変動しても、出力電圧を高精度化することができるため、特に昇圧、および降圧の動作切り替えを伴うＤＣ／ＤＣコンバータ等として有用である。
【符号の説明】
【０１６７】
１１  ＤＣ／ＤＣコンバータ
１３  入力端子
１５  グランド端子
１７  第１スイッチング素子
１９  第２スイッチング素子
２１  出力端子
２５  第３スイッチング素子
２７  第４スイッチング素子
２９  インダクタ
３１  制御回路
３３  発振回路
３５  スイッチング発振回路
３７  基準発振回路
３９  波形補正回路
６１  第１発振回路
６３  第２発振回路
【図１】
2014193004.tif 000003
【図２】
2014193004.tif 000004
【図３】
2014193004.tif 000005
【図４】
2014193004.tif 000006
【図５】
2014193004.tif 000007
【図６】
2014193004.tif 000008
【図７】
2014193004.tif 000009