(57)【要約】      （修正有）【課題】歪み補償処理に用いる帰還信号の信号レベルの変化を抑制し、歪み補償処理の処理時間を短縮することの可能な歪み補償回路を提供する。【解決手段】第１可変利得アンプ１３は、入力信号の信号レベルを調整する。分岐部は、信号レベルを調整した入力信号を出力信号として出力すると共に、帰還信号として取り出す。第２可変利得アンプ２４は、帰還信号の信号レベルを調整する。補償部は、信号レベルを調整した帰還信号に基づいて、出力信号の歪み成分を補償する。調整部は、出力信号の信号レベルが所望の信号レベルになる第１可変利得アンプの利得である第１設定利得を示す第２制御信号と、第１設定利得との和が一定となる第２設定利得を示す第３制御信号とを生成し、第２制御信号を使用して第１可変利得アンプの利得を設定し、第３制御信号を使用して第２可変利得アンプの利得を設定する。【選択図】図２
2014183441.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の信号レベルを調整する第１可変利得アンプと、
前記信号レベルを調整した入力信号を出力信号として出力すると共に、帰還信号として取り出す分岐部と、
前記帰還信号の信号レベルを調整する第２可変利得アンプと、
前記信号レベルを調整した帰還信号に基づいて、前記出力信号の歪み成分を補償する補償部と、
前記出力信号の所望の信号レベルに応じた第１制御信号を生成する生成部と、
前記第１制御信号に対して、前記第１可変利得アンプおよび前記第２可変利得アンプの特性に応じて予め定められている第１処理を行うことで、前記出力信号の信号レベルが前記所望の信号レベルになる前記第１可変利得アンプの利得である第１設定利得を示す第２制御信号と、前記第１設定利得との和が一定となる第２設定利得を示す第３制御信号とを生成し、前記第２制御信号を使用して前記第１可変利得アンプの利得を設定し、前記第３制御信号を使用して前記第２可変利得アンプの利得を設定する調整部と、を備える歪み補償回路。
【請求項２】
前記第１可変利得アンプおよび前記第２可変利得アンプは、同一の制御信号が使用された場合に設定される利得が同一であり、
前記調整部は、前記第１処理として、前記第１制御信号を非反転増幅して前記第２制御信号および前記第３制御信号のうち一方を生成し、前記第１制御信号を反転増幅して前記第２制御信号および前記第３制御信号のうち他方を生成する処理を行う、請求項１に記載の歪み補償回路。
【請求項３】
前記第１可変利得アンプおよび前記第２可変利得アンプに対して同一の制御信号が使用された場合に、前記第１可変利得アンプに設定される利得と前記第２可変利得アンプに設定される利得との和は一定であり、
前記調整部は、前記第１処理として、前記第１制御信号を非反転増幅して前記第２制御信号および前記第３制御信号を生成する、請求項１に記載の歪み補償回路。
【請求項４】
前記入力信号の信号レベルを調整する第３可変利得アンプと、
前記帰還信号の信号レベルを調整する第４可変利得アンプと、をさらに備え、
前記生成部は、前記出力信号の所望の信号レベルに応じた第４制御信号をさらに生成し、
前記調整部は、前記第４制御信号に対して、前記第３可変利得アンプおよび前記第４可変利得アンプの特性に応じて予め定められている第２処理を行うことで、前記出力信号の信号レベルが前記所望の信号レベルになる前記第３可変利得アンプの利得である第３設定利得を示す第５制御信号と、前記第３設定利得との和が一定となる第４設定利得を示す第６制御信号とを生成し、前記第５制御信号を使用して前記第３可変利得アンプの利得を設定し、前記第６制御信号を使用して前記第４可変利得アンプの利得を設定する、請求項１ないし３のいずれか１項に記載の歪み補償回路。
【請求項５】
前記入力信号の信号レベルを調整する第３可変利得アンプと、
前記帰還信号の信号レベルを調整する第４可変利得アンプと、をさらに備え、
前記調整部は、前記第１制御信号に対して、前記第３可変利得アンプおよび前記第４可変利得アンプの特性に応じて予め定められている第２処理を行うことで、前記出力信号の信号レベルが前記所望の信号レベルになる前記第３可変利得アンプの利得である第３設定利得を示す第５制御信号と、前記第３設定利得との和が一定となる第４設定利得を示す第６制御信号とを生成し、前記第５制御信号を使用して前記第３可変利得アンプの利得を設定し、前記第６制御信号を使用して前記第４可変利得アンプの利得を設定する、請求項３に記載の歪み補償回路。
【請求項６】
前記第１可変利得アンプおよび前記第３可変利得アンプと接続され、前記入力信号の周波数を変換して上げる第１周波数変換器と、
前記第２可変利得アンプおよび前記第４可変利得アンプと接続され、前記帰還信号の周波数を変換して下げる第２周波数変換器と、をさらに備え、
前記補償部は、前記第１周波数変換器が周波数を変換する前の前記入力信号に、前記出力信号の歪みを補償する成分を加えることで、前記出力信号の歪みを補償する、請求項４または５に記載の歪み補償回路。
【請求項７】
入力信号の信号レベルを調整する第１可変利得アンプと、
前記信号レベルを調整した入力信号を出力信号として出力すると共に、帰還信号として取り出す分岐部と、
前記帰還信号の信号レベルを調整する第２可変利得アンプと、
前記信号レベルを調整した帰還信号に基づいて、前記出力信号の歪み成分を補償する補償部と、を有する歪み補償回路が、
前記出力信号の所望の信号レベルに応じた第１制御信号を生成し、
前記第１制御信号に対して、前記第１可変利得アンプおよび前記第２可変利得アンプの特性に応じて予め定められている第１処理を行うことで、前記出力信号の信号レベルが前記所望の信号レベルになる前記第１可変利得アンプの利得である第１設定利得を示す第２制御信号と、前記第１設定利得との和が一定となる第２設定利得を示す第３制御信号とを生成し、
前記第２制御信号を使用して前記第１可変利得アンプの利得を設定し、
前記第３制御信号を使用して前記第２可変利得アンプの利得を設定する、歪み補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪み補償回路および歪み補償方法に関する。
【背景技術】
【０００２】
増幅器などの回路から出力された出力信号には、その回路内の素子や部品の特性、熱や振動の発生などに起因する歪み成分が含まれることがある。この歪み成分を補償する技術としては、ＤＰＤ（Ｄｉｇｉｔａｌ  Ｐｒｅ  Ｄｉｓｔｏｒｔｉｏｎ）方式の歪み補償回路がある。ＤＰＤ方式の歪み補償回路は、対象の回路で生じる歪みを推定し、その歪みを打ち消す成分（逆歪み）を入力信号に予め加えておくものである。
【０００３】
この逆歪みを算出するための補償係数は、出力信号を帰還させた帰還信号に基づいて、その値が収束するまで繰り返し修正される。このため、帰還信号の信号レベルの変化が大きいと、補償係数が収束するまでに時間がかかり、歪み補償処理にかかる時間が増大してしまう。
【０００４】
これに対して、帰還信号の信号レベルを調整する可変利得アンプを用いると、歪み補償回路に入力される帰還信号の信号レベルの変化が小さくすることができる。図１０は、帰還信号の信号レベルを調整する可変利得アンプと、歪み補償回路とを有する周波数変換回路８０を説明するための図である。
【０００５】
この周波数変換回路８０は、入力端子８１と出力端子８２との間で信号を伝送するメインライン上に、信号の周波数を変換するミキサ８３と、周波数を変換する前の信号の信号レベルを調整する可変利得アンプ８４と、周波数を変換した後の信号の信号レベルを調整する可変利得アンプ８５とを有する。
【０００６】
また周波数変換回路８０は、信号の歪みを補償するＤＰＤ回路８６と、可変利得アンプ８４が出力した信号をメインラインから分岐してＤＰＤ回路８６に入力するカプラ８７と、可変利得アンプ８５が出力した信号をメインラインから分岐してＤＰＤ回路８６に帰還させるカプラ８８とを有する。また周波数変換回路８０は、カプラ８８からＤＰＤ回路８６まで帰還信号を伝送する帰還ライン上に、帰還信号の周波数を変換するミキサ８９と、帰還信号の信号レベルを調整する可変利得アンプ９０および９１と、ＤＰＤ回路８６に入力される帰還信号の信号レベルを検出する検波器９２とを有する。
【０００７】
また、周波数変換回路８０は、メインラインおよび帰還ライン上の可変利得アンプ８４，８５，９０，および９１の利得を制御する制御部９３を有する。制御部９３は、可変利得アンプ８４，８５，９０，および９１に設定する利得をそれぞれ算出して算出した利得に応じた制御信号を出力するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）９４を有する。ＣＰＵ９４は、出力端子８２に出力する信号の信号レベルに応じて可変利得アンプ８４および８５の利得を算出し、検波器９２が検出した帰還信号の信号レベルに基づいて、帰還信号の信号レベルが一定となるように、可変利得アンプ９０および９１の利得を算出する。
【０００８】
ＣＰＵ９４が出力した制御信号は、ＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）９５でアナログ信号に変換され、可変利得アンプ８４，８５，９０，および９１のそれぞれに対応して設けられた調整回路９６〜９９で電圧値がそれぞれ調整された後に可変利得アンプ８４，８５，９０，および９１のそれぞれに入力される。
【０００９】
しかしながら、図１０に示した周波数変換回路８０では、検波器９２を用いることで、帰還信号の信号レベルを一定にすることはできるが、検波器９２が検出した帰還信号の信号レベルに基づいて、可変利得アンプ９０および９１に設定する利得を算出する計算処理が必要となる。このため、検波器９２を用いることで、補償係数を算出する時間を短縮することはできるが、歪み補償処理全体としては、処理時間を短縮することはできず、その結果、信号の歪みを補償するまでに時間がかかっていた。
【００１０】
また特許文献１には、検波器を用いずに帰還信号の信号レベルを調整するレベル調整部を有する無線装置が記載されている。この無線装置が有するレベル調整部は、複数の減衰器と、帰還信号が通過する減衰器を選択する複数のスイッチとを含む。レベル調整部は、指定された出力信号の信号レベルに応じて、各スイッチを開閉させることで、帰還信号が通過する減衰器の数を制御して、帰還信号の信号レベルを調整する。この無線装置によれば、検波器を用いずに、歪み補償回路に入力される帰還信号の信号レベルの変化を抑制することができる。したがって、特許文献１に記載の無線装置では、検波器を用いずに補償係数を算出する時間を短縮することはできる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１８７１５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に記載の無線装置では、帰還信号の信号レベルに基づいて、帰還信号の信号レベルの変化が小さくなるように、開閉するスイッチを決定するための計算処理が必要となる。このため、歪み補償処理全体としては、信号の歪みを補償するまでの時間を十分に短縮することができなかった。
【００１３】
本発明の目的は、歪み補償処理に用いる帰還信号の信号レベルの変化を抑制し、かつ、信号の歪みを補償するまでの時間を短縮することの可能な歪み補償回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明による歪み補償回路は、
入力信号の信号レベルを調整する第１可変利得アンプと、
前記信号レベルを調整した入力信号を出力信号として出力すると共に、帰還信号として取り出す分岐部と、
前記帰還信号の信号レベルを調整する第２可変利得アンプと、
前記信号レベルを調整した帰還信号に基づいて、前記出力信号の歪み成分を補償する補償部と、
前記出力信号の所望の信号レベルに応じた第１制御信号を生成する生成部と、
前記第１制御信号に対して、前記第１可変利得アンプおよび前記第２可変利得アンプの特性に応じて予め定められている第１処理を行うことで、前記出力信号の信号レベルが前記所望の信号レベルになる前記第１可変利得アンプの利得である第１設定利得を示す第２制御信号と、前記第１設定利得との和が一定となる第２設定利得を示す第３制御信号とを生成し、前記第２制御信号を使用して前記第１可変利得アンプの利得を設定し、前記第３制御信号を使用して前記第２可変利得アンプの利得を設定する調整部とを備える。
【００１５】
また、本発明による歪み補償方法は、
入力信号の信号レベルを調整する第１可変利得アンプと、
前記信号レベルを調整した入力信号を出力信号として出力すると共に、帰還信号として取り出す分岐部と、
前記帰還信号の信号レベルを調整する第２可変利得アンプと、
前記信号レベルを調整した帰還信号に基づいて、前記出力信号の歪み成分を補償する補償部と、を有する歪み補償回路が、
前記出力信号の所望の信号レベルに応じた第１制御信号を生成し、
前記第１制御信号に対して、前記第１可変利得アンプおよび前記第２可変利得アンプの特性に応じて予め定められている第１処理を行うことで、前記出力信号の信号レベルが前記所望の信号レベルになる前記第１可変利得アンプの利得である第１設定利得を示す第２制御信号と、前記第１設定利得との和が一定となる第２設定利得を示す第３制御信号とを生成し、
前記第２制御信号を使用して前記第１可変利得アンプの利得を設定し、
前記第３制御信号を使用して前記第２可変利得アンプの利得を設定する。
【発明の効果】
【００１６】
本発明によれば、歪み補償処理に用いる帰還信号の信号レベルの変化を抑制し、かつ、信号の歪みを補償するまでの時間を短縮することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態にかかる周波数変換回路の構成を示す図である。
【図２】調整部の詳細な構成を示す図である。
【図３】周波数変換回路１００の可変利得アンプの制御電圧と利得の関係を説明するための図である。
【図４】調整部が制御電圧を調整して得られる効果を説明するための図である。
【図５】周波数変換回路の動作例を説明するためのフローチャートである。
【図６】本発明の第２の実施形態における可変利得アンプの制御電圧と利得の関係、および調整部が制御電圧を調整して得られる効果を説明するための図である。
【図７】本発明の第３の実施形態にかかる周波数変換回路２００の構成を示す図である。
【図８】周波数変換回路２００の可変利得アンプの制御電圧と利得の関係を説明するための図である。
【図９】本発明の第４の実施形態にかかる周波数変換回路３００の構成を示す図である。
【図１０】本発明に関連する技術を用いた周波数変換回路の構成を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について添付の図面を参照して説明する。なお、本明細書および図面において、同一の機能を有する構成要素については同じ符号を付することにより重複説明を省略する場合がある。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる周波数変換回路の構成図である。
【００２０】
図１に示す周波数変換回路１００は、中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）帯の信号を受け付けて周波数を変換し、高周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）帯の信号を出力する。また周波数変換回路１００は、ＤＰＤ方式の歪み補償機能を有する歪み補償回路である。
【００２１】
周波数変換回路１００は、入力端子１１と出力端子１２とを有し、入力端子１１から入力された入力信号は、入力端子１１と出力端子１２との間のメインラインを伝送される。周波数変換回路１００は、このメインライン上に、可変利得アンプ１３と、カプラ１４と、ミキサ１５と、可変利得アンプ１６と、カプラ１７とを有する。また、周波数変換回路１００は、発振器１８と、ＤＰＤ回路１９とを有する。
【００２２】
入力端子１１は、ＩＦ帯の入力信号を受け付け、受け付けた入力信号を出力する。
【００２３】
可変利得アンプ１３は、利得を変更することが可能なアンプであり、ＩＦ帯の入力信号の信号レベルを調整する第１可変利得アンプの一例である。可変利得アンプ１３は、入力端子１１が出力した入力信号を受け付け、受け付けた入力信号の信号レベルを調整し、信号レベルを調整した入力信号を出力する。また可変利得アンプ１３は、利得を設定するための制御信号を受け付ける制御端子を有する。可変利得アンプ１３は、この制御端子に入力された制御信号の電圧値に応じた利得で、受け付けた入力信号の信号レベルを調整する。
【００２４】
カプラ１４は、ＩＦ帯の信号用の方向性結合器である。カプラ１４は、可変利得アンプ１３が出力した入力信号を受け付け、受け付けた入力信号をＤＰＤ回路１９に入力し、ＤＰＤ回路１９が出力した入力信号をメインラインに出力する。
【００２５】
ミキサ１５は、カプラ１４が出力したＩＦ帯の入力信号を受け付け、受け付けた入力信号の周波数を変換したＲＦ帯の入力信号を出力する。具体的には、ミキサ１５は、発振器１８が出力した信号とカプラ１４が出力したＩＦ帯の入力信号とをミキシングすることで、ＲＦ帯の入力信号を生成して出力する。
【００２６】
可変利得アンプ１６は、利得を変更することが可能なアンプであり、ＲＦ帯の入力信号の信号レベルを調整する第３可変利得アンプの一例である。可変利得アンプ１６は、ミキサ１５が出力したＲＦ帯の入力信号を受け付け、受け付けた入力信号の信号レベルを調整し、信号レベルを調整した入力信号を出力する。また可変利得アンプ１６は、利得を設定するための制御信号を受け付ける制御端子を有する。可変利得アンプ１６は、この制御端子に入力された制御信号の電圧値に応じた利得で、受け付けた入力信号の信号レベルを調整する。
【００２７】
カプラ１７は、ＲＦ帯の信号用の方向性結合器である。カプラ１７は、可変利得アンプ１６が出力したＲＦ帯の入力信号を出力信号として出力端子１２を介して外部に出力し、また、可変利得アンプ１６が出力した入力信号を帰還信号として出力して帰還させる。
【００２８】
ＤＰＤ回路１９は、ＤＰＤ方式で歪み補償処理を行う補償部の一例である。ＤＰＤ回路１９は、入力信号がミキサ１５および可変利得アンプ１６を通過することで生じる歪みを打ち消すための予歪成分を入力信号に加えて出力する。
【００２９】
また、周波数変換回路１００は、カプラ１７からＤＰＤ回路１９へ帰還信号を伝送する帰還ライン上に、可変利得アンプ２２と、ミキサ２３と、可変利得アンプ２４とを有する。
【００３０】
可変利得アンプ２２は、利得を変更することが可能なアンプであり、ＲＦ帯の帰還信号の信号レベルを調整する第４可変利得アンプの一例である。可変利得アンプ２２は、カプラ１７が出力したＲＦ帯の帰還信号を受け付け、受け付けた帰還信号の信号レベルを調整し、信号レベルを調整した帰還信号を出力する。また可変利得アンプ２２は、利得を設定するための制御端子を有する。可変利得アンプ２２は、この制御端子に入力された制御信号の電圧値に応じた利得で、受け付けた帰還信号の信号レベルを調整する。
【００３１】
ミキサ２３は、可変利得アンプ２２が出力したＲＦ帯の帰還信号を受け付け、受け付けた帰還信号の周波数を変換したＩＦ帯の帰還信号を出力する。具体的には、ミキサ２３は、発振器１８が出力した信号と可変利得アンプ２２が出力したＲＦ帯の帰還信号とをミキシングすることで、ＩＦ帯の帰還信号を生成して出力する。
【００３２】
可変利得アンプ２４は、利得を変更することが可能なアンプであり、ＩＦ帯の帰還信号の信号レベルを調整する第２可変利得アンプの一例である。可変利得アンプ２４は、ミキサ２３が出力したＩＦ帯の帰還信号を受け付け、受け付けた帰還信号の信号レベルを調整し、信号レベルを調整した帰還信号を出力する。また可変利得アンプ２４は、利得を設定するための制御端子を有する。可変利得アンプ２４は、この制御端子に入力された制御信号の電圧値に応じた利得で、受け付けた帰還信号の信号レベルを調整する。
【００３３】
周波数変換回路１００は、メインライン上の可変利得アンプ１３および１６と、帰還ライン上の可変利得アンプ２２および２４とに利得を設定するための制御信号を生成する生成部の一例である制御信号生成部２５を有する。制御信号生成部２５は、ＣＰＵ２６とＤＡＣ２７とを含む。
【００３４】
ＣＰＵ２６は、所望の信号レベルに応じた第１制御信号および第４制御信号を生成する。具体的には、ＣＰＵ２６は、出力端子１２から出力される出力信号が所望の信号レベルになるような可変利得アンプ１３の利得である第１設定利得および出力信号の信号レベルが所定の値になるような可変利得アンプ１６の利得である第３設定利得を算出する。ＣＰＵ２６は、第１設定利得に応じた第１制御信号と、第３設定利得に応じた第４制御信号とを生成し、ＤＡＣ２７に出力する。なお、第１制御信号および第４制御信号はデジタル信号であるとする。
【００３５】
ＤＡＣ２７は、デジタル信号をアナログ信号に変換する。本実施形態では、ＤＡＣ２７は、ＣＰＵ２６が出力した第１制御信号および第４制御信号をデジタル信号からアナログ信号に変換して制御ライン３３および３４にそれぞれ出力する。
【００３６】
また、周波数変換回路１００は、制御信号生成部２５が出力した制御信号に対して所定の第１処理および第２処理を行って、可変利得アンプ１３，１６，２２，２４のそれぞれの利得を設定するための制御信号を生成する調整部２８ａを有する。調整部２８ａは、可変利得アンプ１３，１６，２２，２４のそれぞれに対応して設けられた調整回路２９〜３２を有する。
【００３７】
調整回路２９は、制御ライン３３と接続され、ＤＡＣ２７が出力した第１制御信号を受け付け、受け付けた制御信号に所定の処理を行い可変利得アンプ２４および調整回路３０に出力する。
【００３８】
調整回路３０は、調整回路３０が出力した第１制御信号を受け付け、受け付けた制御信号に所定の処理を行い可変利得アンプ１３に出力する。
【００３９】
なお、調整回路２９が行う所定の処理と、調整回路３０が行う所定の処理とは、まとめて第１処理と称することができる。この第１処理は、可変利得アンプ１３および２４の特性に応じて予め定められている。
【００４０】
調整回路３１は、制御ライン３４と接続され、ＤＡＣ２７が出力した制御信号を受け付け、受け付けた制御信号に所定の処理を行い可変利得アンプ２２および調整回路３２に出力する。
【００４１】
調整回路３２は、調整回路３１が出力した制御信号を受け付け、受け付けた制御信号に所定の処理を行い可変利得アンプ１６に出力する。
【００４２】
なお、調整回路３１が行う所定の処理と調整回路３２が行う所定の処理とは、まとめて第２処理と称することができる。この第２処理は、可変利得アンプ１６および２２の特性に応じて予め定められている。
【００４３】
図２は、調整部２８ａの詳細な構成を説明するための図である。
【００４４】
ＤＡＣ２７が制御ライン３３に出力する制御信号を第１制御信号とし、第１制御信号の電圧値を第１制御電圧Ｖ１と称する。また、可変利得アンプ１３に設定する第１設定利得を示す制御信号を第２制御信号とし、第２制御信号の電圧値を第２制御電圧Ｖｂと称する。また、可変利得アンプ２４に設定する第２設定利得を示す制御信号を第３制御信号とし、第３制御信号の電圧値を第３制御電圧Ｖａと称する。
【００４５】
図３は、可変利得アンプ１３および２４の特性を示す図である。可変利得アンプ１３および２４は、同一の特性を有する。ここで可変利得アンプ１３および２４の特性が同一であるとは、図３に示すように、同じ電圧値の制御信号を使用した場合に可変利得アンプ１３に設定される利得と可変利得アンプ２４に設定される利得とが同じであることを意味する。
【００４６】
調整回路２９は、ＤＡＣ２７が出力した第１制御信号を受け付け、受け付けた第１制御信号に所定の処理を行うことで第３制御信号を生成する。本実施形態では調整回路２９は非反転増幅器であり、調整回路２９内のアンプの利得を１とする。この場合、第３制御電圧Ｖａは、第１制御電圧Ｖ１と等価である。
【００４７】
調整回路３０は、調整回路２９が出力した第３制御信号を受け付け、受け付けた第３制御信号に所定の処理を行うことで第２制御信号を生成する。本実施形態では調整回路３０はオフセット電圧Ｖ０が印加された反転増幅器である。反転増幅器内のアンプの利得を１とした場合、第２制御電圧Ｖｂは、第３制御電圧Ｖａおよびオフセット電圧Ｖ０を用いて以下の数式（１）で表される。
【００４８】
Ｖｂ＝２Ｖ０−Ｖａ  ・・・数式（１）
図４は、第１制御電圧Ｖ１に対する可変利得アンプ１３および２４に設定される利得の関係を示す図である。なお、ここでは簡単のため調整回路２９および調整回路３０内のアンプの利得は１とする。図４の左図は、第１制御電圧Ｖ１と可変利得アンプ１３に設定される利得との関係を示す図であり、中図は、第１制御電圧Ｖ１と可変利得アンプ２４に設定される利得との関係を示す図であり、右図は、第１制御電圧Ｖ１と、可変利得アンプ１３および２４にそれぞれ設定される利得の和との関係を示す図である。
【００４９】
調整回路３０が制御信号の電圧値を調整することで、可変利得アンプ１３に設定される利得と、第１制御電圧Ｖ１との関係は、図４の左図に示す通りとなる。可変利得アンプ１３に設定する利得の値を上げようとする場合、ＣＰＵ２６は、第１制御電圧Ｖ１を上げる。このとき、可変利得アンプ２４に設定される利得は下がる。
【００５０】
ここで簡単な具体例を説明する。
【００５１】
電圧値Ｖ２＝１Ｖ、電圧値Ｖ３＝２Ｖ、電圧値Ｖ０＝１Ｖとし、調整回路２９および３０内のアンプの利得を１とした場合、各電圧値の関係は下表１のようになる。
【００５２】
【表１】
2014183441.tif 000003
【００５３】
このとき、可変利得アンプ１３に設定される利得を上げると可変利得アンプ２４に設定される利得は下がり、可変利得アンプ１３に設定される利得を下げると可変利得アンプ２４に設定される利得は上がる。第１制御電圧Ｖ１の変化に対する可変利得アンプ１３および２４の利得の変動幅は同じであるため、可変利得アンプ１３および２４に設定される利得の和は、図４の右端のグラフに示される通り、第１制御電圧Ｖ１の値に関わらず一定値となる。このように、可変利得アンプ１３および可変利得アンプ２４に設定される利得の和を一定とすることで、ＤＰＤ回路１９に入力される帰還信号の信号レベルを一定にすることが可能になる。
【００５４】
またここでは調整回路２９および３０によって可変利得アンプ１３および２４に設定される利得について説明したが、調整回路３１および３２と、可変利得アンプ１６および２２との関係についても同様である。図２〜図４における調整回路２９を調整回路３１、調整回路３０を調整回路３２、可変利得アンプ１３を可変利得アンプ１６、可変利得アンプ２４を可変利得アンプ２２にそれぞれ置き換えることで、調整回路３１および３２と、可変利得アンプ１６および２２との関係が示されることになる。
【００５５】
なお、ＤＡＣ２７が制御ライン３４に出力する制御信号を第４制御信号、可変利得アンプ１６に設定する第３設定利得を示す制御信号を第５制御信号、可変利得アンプ２２に設定する第４設定利得を示す制御信号を第６制御信号と称する。
【００５６】
また、ここでは簡単のため調整回路２９内のアンプの利得と調整回路３０内のアンプの利得とは共に１であることとしたが、調整回路２９内のアンプの利得と調整回路３０内のアンプの利得とは、第３制御信号Ｖａと第２制御信号Ｖｂとの和が一定となるように調整される。
【００５７】
図５は、本実施形態にかかる歪み補償回路の動作を説明するためのフローチャートである。
【００５８】
まずＣＰＵ２６は、出力端子１２から出力する出力信号の信号レベルを決定する（ステップＳ１００）。
【００５９】
そして、出力信号の信号レベルをステップＳ１００で決定した所定のレベルにするために可変利得アンプ１３および１６に設定する利得をそれぞれ算出し、算出した利得を可変利得アンプ１３および１６のそれぞれに設定するための制御信号を生成して制御ライン３３および３４に出力する。制御ライン３３に出力された制御信号は、調整回路２９および３０でそれぞれ第１処理が行われ、可変利得アンプ１３および２４に入力される。また制御ライン３４に出力された制御信号は、調整回路３１および３２でそれぞれ第２処理が行われ、可変利得アンプ１６および２２に入力される（ステップＳ１０５）。
【００６０】
入力端子１１から入力された入力信号は、可変利得アンプ１３で信号レベルが調整されると、カプラ１４で基準ライン２０を介してＤＰＤ回路１９に入力される。ＤＰＤ回路１９は、この入力信号と、可変利得アンプ２４から入力される帰還信号とに基づいて、入力信号がミキサ１５および可変利得アンプ１６を通過した後の出力信号に含まれる歪み成分を補償する歪補償信号を生成する。具体的には、ＤＰＤ回路１９は、出力信号に含まれる歪み成分を推定し、推定した歪み成分を打ち消す成分である逆歪みを、カプラ１４から入力された入力信号に加えることで、歪補償信号を生成する（ステップＳ１１０）。
【００６１】
ＤＰＤ回路１９は、生成した歪補償信号を入力信号としてメインラインへ出力する（ステップＳ１１５）。
【００６２】
ミキサ１５は、ＤＰＤ回路１９が出力した入力信号を受け付け、その入力信号を発振器１８が出力した信号とミキシングして入力信号の周波数を変換し、周波数を変換した入力信号を出力する。可変利得アンプ１６は、ミキサ１５が出力した入力信号を受け付け、受け付けた入力信号の信号レベルを調整し、信号レベルを調整した入力信号を出力する。ＤＰＤ回路１９が出力した入力信号は、歪み成分を打ち消す成分が予め加えられた歪補償信号である。このため、可変利得アンプ１６を通過した後の入力信号は、歪み成分が補償された歪補償済みの信号となり、この歪み補償済みの信号が出力信号として出力端子１２から出力されることとなる（ステップＳ１２０）。
【００６３】
以上説明したように、本実施形態によれば、出力信号の所望の信号レベルに応じた第１制御信号が生成される。そして、第１制御信号に対して所定の第１処理を行う調整部２８ａによって、第１設定利得を示す第２制御信号と、第１設定利得との和が一定となる第２設定利得を示す第３制御信号とが生成される。この第２制御信号を使用して第１可変利得アンプの利得が設定され、第３制御信号を使用して第２可変利得アンプの利得が設定されるため、第１可変利得アンプの利得は、出力信号の信号レベルに応じて設定され、第１可変利得アンプの利得と第２可変利得アンプの利得との和が一定となる。また補償部は、第２可変利得アンプが信号レベルを調整した帰還信号に基づいて歪み補償処理を行う。
【００６４】
このため、補償部に入力する帰還信号の信号レベルの変化を抑制することが可能になる。また、第１制御信号に予め定められた処理が行われることで、第２設定利得を示す第３制御信号が生成されるため、帰還信号の信号レベルの変化を抑制するための計算処理を別途必要とせずに、歪み補償処理に用いる帰還信号の信号レベルの変化を抑制することが可能になる。したがって、歪み補償処理の処理時間を短縮することが可能になり、その結果、信号の歪みを補償するまでの時間を短縮することが可能になる。
【００６５】
また、本実施形態によれば、第１可変利得アンプおよび第２可変利得アンプは、同一の制御信号が使用された場合に設定される利得が同一である。この場合、調整部２８ａは、第１制御信号を非反転増幅して第３制御信号を生成し、第３制御信号を反転増幅して第２制御信号を生成することで、第１可変利得アンプの利得と第２可変利得アンプの利得との和を一定とすることが可能になる。したがって、簡単な処理で補償部に入力する帰還信号の信号レベルの変化を抑制することが可能になり、信号の歪みを補償するまでの時間をより短縮することが可能になる。
【００６６】
また、本実施形態によれば、出力信号の所望の信号レベルに応じた第４制御信号が生成される。そして、第４制御信号に対して所定の処理を行う調整部２８ａによって、第３設定利得を示す第５制御信号と、第３設定利得との和が一定となる第４設定利得を示す第６制御信号とが生成される。この第５制御信号を使用して第３可変利得アンプの利得が設定され、第６制御信号を使用して第４可変利得アンプの利得が設定されるため、第３可変利得アンプの利得は、出力信号の信号レベルに応じて設定され、第３可変利得アンプの利得と第４可変利得アンプの利得との和が一定となる。また補償部は、第２および第４可変利得アンプが信号レベルを調整した帰還信号に基づいて歪み補償処理を行う。
【００６７】
このため、補償部に入力する帰還信号の信号レベルの変化を抑制することが可能になる。また、第４制御信号に予め定められた処理が行われることで、第４設定利得を示す第６制御信号が生成されるため、帰還信号の信号レベルの変化を抑制するための計算処理を別途必要とせずに、歪み補償処理に用いる帰還信号の信号レベルの変化を抑制することが可能になる。したがって、歪み補償処理の処理時間を短縮することが可能になり、その結果、信号の歪みを補償するまでの時間を短縮することが可能になる。
【００６８】
また、本実施形態によれば、第１周波数変換器によって入力信号の周波数が変換されて上がり、第２周波数変換器によって帰還信号の周波数が変換されて下がる。また、周波数が変換される前の入力信号に、出力信号の歪みを補償する成分が予め加えられる。また、補償部は、周波数が変換されて低下した後の帰還信号を受け付けることとなる。これにより、補償部が周波数変換後の高い周波数の信号を処理することができない場合であっても、適切に歪み補償処理を行うことが可能になる。
【００６９】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態にかかる周波数変換回路２００の構成は、図１および図２に示した構成と同様である。周波数変換回路２００は、可変利得アンプ１３，１６，２２，２４の特性が周波数変換回路１００と異なる。以下、差異点について主に説明する。
【００７０】
図６は、周波数変換回路２００の可変利得アンプ１３および２４の特性を説明するための図である。
【００７１】
図６の上部には、可変利得アンプ１３の制御電圧Ｖｂと利得の関係、および可変利得アンプ２４の制御電圧Ｖａと利得の関係が示されている。可変利得アンプ２４は、可変利得アンプ１３と特性が異なり、同一の制御信号が使用された場合に設定される利得が異なる。
【００７２】
調整回路３０は、第３制御信号を受け付け、受け付けた第３制御信号に所定の第１処理を行うことで、第２制御信号を生成する。このとき調整回路３０に含まれるアンプの利得や、オフセット電圧Ｖ０は、可変利得アンプ１３の利得と可変利得アンプ２４の利得との和が一定となるように予め調整されている。このときの第１制御電圧Ｖ１と可変利得アンプ１３に設定される利得との関係は、図６の下部に示される通り、第１制御電圧Ｖ１と可変利得アンプ２４に設定される利得との関係と逆特性である。ここでいう逆特性とは、制御電圧Ｖ１の変化に対して設定される利得の変化が逆向きであり、変化量が同じであることを指す。
【００７３】
以上説明したように、本実施形態によれば、第１可変利得アンプと第２可変利得アンプの特性が異なる場合であっても、調整回路３０内のアンプの利得やオフセット電圧Ｖ０を調整することで、第１可変利得アンプの利得と第２可変利得アンプの利得との和を一定とすることができる。したがって、本実施形態でも、歪み補償処理の処理時間を短縮することが可能になり、その結果、信号の歪みを補償するまでの時間を短縮することが可能になる。
【００７４】
（第３の実施形態）
図７は、本発明の第３の実施形態にかかる周波数変換回路３００の構成を説明するための図である。
【００７５】
周波数変換回路３００は、周波数変換回路１００の調整部２８ａの代わりに調整部２８ｂを有する。また、周波数変換回路３００は、可変利得アンプ１３，１６，２２，２４の特性が周波数変換回路１００と異なる。以下、差異点について主に説明する。
【００７６】
図８は、周波数変換回路３００の可変利得アンプ１３および２４の特性を説明するための図である。
【００７７】
周波数変換回路３００の可変利得アンプ１３の第３制御電圧Ｖｂと設定される利得との関係は、可変利得アンプ２４の第２制御電圧Ｖａと設定される利得との関係と異なる。制御電圧の変化に対して設定される利得の変化は、可変利得アンプ１３と２４とでは逆向きであり、利得の変化量は同一である。このため、調整部２８ｂが電圧値の調整を行わなくても、可変利得アンプ１３の利得と可変利得アンプ２４の利得との和は、制御電圧Ｖ１の変化に関わらず一定となる。
【００７８】
なお、可変利得アンプ１６と可変利得アンプ２２の関係も、可変利得アンプ１３と可変利得アンプ２４の関係と同様である。
【００７９】
この場合、周波数変換回路１００における調整回路３０および３２の構成を省略することができる。
【００８０】
調整部２８ｂは、調整回路２９および３１を有する。
【００８１】
調整回路２９は、制御ライン３３と接続され、ＤＡＣ２７が出力した第１制御信号を受け付け、受け付けた第１制御信号を非反転増幅して、可変利得アンプ１３および２４に出力する。
【００８２】
調整回路３１は、制御ライン３４と接続され、ＤＡＣ２７が出力した第１制御信号を受け付け、受け付けた第１制御信号を非反転増幅して、可変利得アンプ１６および２２に出力する。
【００８３】
以上説明したように、本実施形態でも、歪み補償処理の処理時間を短縮することが可能になり、その結果、信号の歪みを補償するまでの時間を短縮することが可能になる。
【００８４】
また、本実施形態によれば、第１可変利得アンプおよび第２可変利得アンプは、同一の制御信号が使用された場合に設定される利得の和が一定である。この場合、調整部２８ｂは、制御電圧の値を調整しなくてもよく、第３制御信号は、第２制御信号と等価である。このため、調整部２８ｂの構成を単純にすることができ、第１可変利得アンプおよび第２可変利得アンプの特性が異なる場合と比較して、回路規模を抑制し、コストを低減することが可能になる。
【００８５】
（第４の実施形態）
図９は、本発明の第４の実施形態にかかる周波数変換回路４００の構成を説明するための図である。
【００８６】
周波数変換回路４００は、周波数変換回路３００の調整部２８ｂの代わりに調整部２８ｃを有する。周波数変換回路４００の可変利得アンプ１３，１６，２２，２４の特性は、周波数変換回路３００の可変利得アンプ１３，１６，２２，２４の特性と同一である。
【００８７】
調整部２８ｃは、調整回路２９および３１を有する。
【００８８】
調整回路３１は、制御ライン３４と接続され、ＤＡＣ２７が出力した第１制御信号を受け付け、受け付けた第１制御信号を非反転増幅して、可変利得アンプ１６および２２と、調整回路２９とに出力する。
【００８９】
調整回路２９は、調整回路３１が出力した第１制御信号を受け付け、受け付けた第１制御信号を非反転増幅して、可変利得アンプ１３および２４に出力する。
【００９０】
周波数変換回路１００，２００，３００においては、可変利得アンプ１３および２４の利得を設定するための制御信号は、ＤＡＣ２７が制御ライン３３に出力した第１制御信号に基づいて生成され、可変利得アンプ１６および２２の利得を生成するための制御信号は、ＤＡＣ２７が制御ライン３４に出力した第１制御信号に基づいて生成されていた。これに対して本実施形態では、可変利得アンプ１３，１６，２２，２４に利得を設定するための制御信号は、ＤＡＣ２７が制御ライン３４に出力した同一の第１制御信号に基づいて生成される。
【００９１】
以上説明したように、本実施形態でも、歪み補償処理の処理時間を短縮することが可能になり、その結果、信号の歪みを補償するまでの時間を短縮することが可能になる。
【００９２】
また、本実施形態によれば、第１制御信号は、出力信号を所定のレベルとするために、第１可変利得アンプに設定する第１設定利得および第３可変利得アンプに設定する第２設定利得がそれぞれ算出され、この第１設定利得および第２設定利得に応じた第１制御信号が生成される。そして第１制御信号に所定の処理を行うことで、第１〜第４可変利得アンプに利得を設定するための制御信号がそれぞれ生成される。このため、第４制御信号に応じて第３および第４可変利得アンプに利得を設定するための制御信号を生成する第１〜第３の実施形態と比較して、第４制御信号を伝送する制御ラインが不要となり、回路規模を抑制することが可能になる。
【００９３】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【００９４】
例えば、上記実施形態では、歪み補償回路の一例として周波数変換回路について説明したが、本発明はかかる例に限定されない。例えば、周波数変換機能を有さない回路に本発明の構成を用いてもよい。
【００９５】
また、上記実施形態では、入力信号の信号レベルを調整する可変利得アンプと、帰還信号の信号レベルを調整する可変利得アンプを２つずつ有する歪み補償回路について説明したが、本発明はかかる例に限定されない。歪み補償回路は、入力信号の信号レベルを調整する可変利得アンプと、帰還信号の信号レベルを調整する可変利得アンプとを、それぞれ１つずつ有してもよいし、それぞれ３つ以上有してもよい。
【符号の説明】
【００９６】
１００，２００，３００    周波数変換回路
１１                      入力端子
１２                      出力端子
１３，１６                可変利得アンプ（第１、第３可変利得アンプ）
１４，１７                カプラ
１５，２３                ミキサ（周波数変換器）
２２，２４                可変利得アンプ（第２、第４可変利得アンプ）
２５                      制御信号生成部（生成部）
２６                      ＣＰＵ
２７                      ＤＡＣ
２８ａ、２８ｂ、２８ｃ    調整部
２９，３０，３１，３２    調整回路
【図１】
2014183441.tif 000004
【図２】
2014183441.tif 000005
【図３】
2014183441.tif 000006
【図４】
2014183441.tif 000007
【図５】
2014183441.tif 000008
【図６】
2014183441.tif 000009
【図７】
2014183441.tif 000010
【図８】
2014183441.tif 000011
【図９】
2014183441.tif 000012
【図１０】
2014183441.tif 000013