(57)【要約】【課題】  較正温度測定システムが開示される。【解決手段】  本開示の幾つかの実施形態によると、較正温度測定システムは、抵抗器と、サーミスタと、抵抗値に基づき電流信号を生成するよう構成される抵抗−電流変換器と、アナログ−デジタル変換器（ＡＤＣ）であって、前記抵抗器に基づく第１の電流信号を受信し前記第１の電流信号を第１のデジタル信号に変換し、前記サーミスタに基づく第２の電流信号を受信し、前記第２の電流信号を第２のデジタル信号に変換する、よう構成されるＡＤＣと、を有する。メモリは、抵抗−特性情報を有しても良い。計算段は、ＡＤＣ出力に通信可能に結合され、前記第１のデジタル信号に基づき第１のデジタル値を決定し、前記第２のデジタル信号に基づき第２のデジタル値を決定し、前記第１のデジタル値及び前記第２のデジタル値に基づき抵抗比を計算し、前記抵抗比及び前記抵抗−特性情報に基づき温度出力値を決定する、よう構成されても良い。【選択図】  図１Ａ
2014232108.tif 000002
【特許請求の範囲】
【請求項１】
抵抗器と、
サーミスタと、
抵抗値に基づき電流信号を生成するよう構成される抵抗−電流変換器と、
アナログ−デジタル変換器（ＡＤＣ）であって、
前記抵抗器に基づく第１の電流信号を受信し、
前記第１の電流信号を第１のデジタル信号に変換し、
前記サーミスタに基づく第２の電流信号を受信し、
前記第２の電流信号を第２のデジタル信号に変換する、よう構成されるＡＤＣと、
抵抗−特性情報を有するメモリと、
ＡＤＣ出力に通信可能に結合される計算段であって、
前記第１のデジタル信号に基づき第１のデジタル値を決定し、
前記第２のデジタル信号に基づき第２のデジタル値を決定し、
前記第１のデジタル値及び前記第２のデジタル値に基づき抵抗比を計算し、
前記抵抗比及び前記抵抗−特性情報に基づき温度出力値を決定する、よう構成される計算段と、
を有する温度測定システム。
【請求項２】
前記ＡＤＣは、
前記抵抗器に基づく第１の相補的電流信号を受信し、
前記第１の相補的電流信号を第１の相補的デジタル信号に変換し、
前記サーミスタに基づく第２の相補的電流信号を受信し、
前記第２の相補的電流信号を第２の相補的デジタル信号に変換する、
よう更に構成され、
前記第１のデジタル値は、前記第１の相補的デジタル信号に更に基づき、
前記第２のデジタル値は、前記第２の相補的デジタル信号に更に基づく、
請求項１に記載の温度測定システム。
【請求項３】
抵抗器と、
抵抗値に基づき電流信号を生成するよう構成される抵抗−電流変換器と、
アナログ−デジタル変換器（ＡＤＣ）であって、
前記抵抗器に基づく第１の電流信号を受信し、
前記第１の電流信号を第１のデジタル信号に変換し、
第２の電流信号を受信し、
前記第２の電流信号を第２のデジタル信号に変換する、よう構成されるＡＤＣと、
抵抗−特性情報を有するメモリと、
ＡＤＣ出力に通信可能に結合される計算段であって、
前記第１のデジタル信号に基づき第１のデジタル値を決定し、
前記第２のデジタル信号に基づき第２のデジタル値を決定し、
前記第１のデジタル値及び前記第２のデジタル値に基づき抵抗比を計算し、
前記抵抗比及び前記抵抗−特性情報に基づき温度出力値を決定する、よう構成される計算段と、
を有する温度測定システム。
【請求項４】
前記ＡＤＣは、
前記抵抗器に基づく第１の相補的電流信号を受信し、
前記第１の相補的電流信号を第１の相補的デジタル信号に変換し、
第２の相補的電流信号を受信し、
前記第２の相補的電流信号を第２の相補的デジタル信号に変換する、
よう更に構成され、
前記第１のデジタル値は、前記第１の相補的デジタル信号に更に基づき、
前記第２のデジタル値は、前記第２の相補的デジタル信号に更に基づく、
請求項３に記載の温度測定システム。
【請求項５】
前記抵抗器は、前記ＡＤＣと同じ半導体チップに配置される、請求項１又は３に記載の温度測定システム。
【請求項６】
前記抵抗−特性情報は、前記抵抗器の実際の抵抗値と前記抵抗器の設計された抵抗値とに基づく抵抗−特性比を有する、請求項１又は３に記載の温度測定システム。
【請求項７】
複数の温度出力値と前記抵抗器の設計された抵抗値に基づく第１の複数の抵抗−比値とを有するルックアップマップと、
前記第１の複数の抵抗−比値と前記抵抗−特性情報とに基づき第２の複数の抵抗−比値を計算するよう構成される抵抗−比変換器と、
を更に有する請求項１又は３に記載の温度測定システム。
【請求項８】
基準抵抗器に基づく第１の電流信号を生成するステップと、
前記第１の電流信号を第１のデジタル信号に変換するステップと、
前記第１のデジタル信号に基づき前記基準抵抗器の抵抗値に対応する第１のデジタル値を決定するステップと、
テスト抵抗器に基づき第２の電流信号を生成するステップと、
前記第２の電流信号を第２のデジタル信号に変換するステップと、
前記第２のデジタル信号に基づき、前記テスト抵抗器の抵抗値に対応する第２のデジタル値を決定するステップと、
基準抵抗器特性情報をメモリに格納するステップと、
を有する温度測定システムを特徴付ける方法。
【請求項９】
前記第１のデジタル値及び前記第２のデジタル値に基づき抵抗−特性比を計算するステップ、を更に有し、前記基準抵抗器特性情報は、前記抵抗−特性比を有する、請求項８に記載の方法。
【請求項１０】
前記抵抗器に基づく第１の相補的電流信号を生成するステップと、
前記第１の相補的電流信号を第１の相補的デジタル信号に変換するステップと、
前記テスト抵抗器に基づく第２の相補的電流信号を生成するステップと、
前記第２の相補的電流信号を第２の相補的デジタル信号に変換するステップと、
を更に有し、
前記第１のデジタル値は、前記第１の相補的デジタル信号に更に基づき、
前記第２のデジタル値は、前記第２の相補的デジタル信号に更に基づく、
請求項８に記載の方法。
【請求項１１】
基準抵抗器に基づく第１の電流信号を生成する手段と、
前記第１の電流信号を第１のデジタル信号に変換する手段と、
前記第１のデジタル信号に基づき前記基準抵抗器の抵抗値に対応する第１のデジタル値を決定する手段と、
テスト抵抗器に基づき第２の電流信号を生成する手段と、
前記第２の電流信号を第２のデジタル信号に変換する手段と、
前記第２のデジタル信号に基づき、前記テスト抵抗器の抵抗値に対応する第２のデジタル値を決定する手段と、
基準抵抗器特性情報をメモリに格納する手段と、
を有する温度測定システムを特徴付けるシステム。
【請求項１２】
前記第１のデジタル値及び前記第２のデジタル値に基づき抵抗−特性比を計算する手段、を更に有し、前記基準抵抗器特性情報は、前記抵抗−特性比を有する、請求項１１に記載のシステム。
【請求項１３】
前記抵抗器に基づく第１の相補的電流信号を生成する手段と、
前記第１の相補的電流信号を第１の相補的デジタル信号に変換する手段と、
前記テスト抵抗器に基づく第２の相補的電流信号を生成する手段と、
前記第２の相補的電流信号を第２の相補的デジタル信号に変換する手段と、
を更に有し、
前記第１のデジタル値は、前記第１の相補的デジタル信号に更に基づき、
前記第２のデジタル値は、前記第２の相補的デジタル信号に更に基づく、
請求項１１に記載のシステム。
【請求項１４】
抵抗器に基づく第１の電流信号を生成するステップと、
前記第１の電流信号を第１のデジタル信号に変換するステップと、
前記第１のデジタル信号に基づき前記抵抗器の抵抗値に対応する第１のデジタル値を決定するステップと、
サーミスタに基づく第２の電流信号を生成するステップと、
前記第２の電流信号を第２のデジタル信号に変換するステップと、
前記第２のデジタル信号に基づき、前記サーミスタの抵抗値に対応する第２のデジタル値を決定するステップと、
前記第１のデジタル値及び前記第２のデジタル値に基づき、抵抗比を計算するステップと、
前記抵抗比及び抵抗−特性比に基づき、温度出力値を決定するステップと、
を有する温度を測定する方法。
【請求項１５】
前記抵抗器に基づく第１の相補的電流信号を生成するステップであって、前記第１の相補的電流信号は前記第１の電流信号を補完する、ステップと、
前記第１の相補的電流信号を第１の相補的デジタル信号に変換するステップと、
前記サーミスタに基づく第２の相補的電流信号を生成するステップであって、前記第２の相補的電流信号は前記第２の電流信号を補完する、ステップと、
前記第２の相補的電流信号を第２の相補的デジタル信号に変換するステップと、
を更に有し、
前記第１のデジタル値は、前記第１の相補的デジタル信号に更に基づき、
前記第２のデジタル値は、前記第２の相補的デジタル信号に更に基づく、
請求項１４に記載の方法。
【請求項１６】
前記第１の電流信号を前記第１のデジタル信号に変換するステップは、前記第１の電流信号を、連続時間シグマ−デルタアナログ−デジタル変換器で第１のデジタルビットストリームに変換するステップを有し、
前記第２の電流信号を前記第２のデジタル信号に変換するステップは、前記第２の電流信号を、連続時間シグマ−デルタアナログ−デジタル変換器で第２のデジタルビットストリームに変換するステップを有する、
請求項１４に記載の方法。
【請求項１７】
前記第１のデジタル値及び前記第２のデジタル値に基づき前記抵抗比を計算するステップは、前記第１のデジタル値を、前記第１のデジタル値と前記第２のデジタル値との和で除算するステップを有する、請求項１４に記載の方法。
【請求項１８】
前記第１のデジタル値及び前記第２のデジタル値に基づき前記抵抗比を計算するステップは、前記第２のデジタル値を、前記第１のデジタル値と前記第２のデジタル値との和で除算するステップを有する、請求項１４に記載の方法。
【請求項１９】
第１の複数の抵抗−比値及び前記抵抗−特性比に基づき、第２の複数の抵抗−比値を計算するステップと、
前記第２の複数の抵抗−比値のうちのどれが前記抵抗比に最も近いかを決定するステップと、
前記第２の複数の抵抗−比値のうちの前記の最も近い１つに関連する温度値を決定するステップと、
を更に有する請求項１４に記載の方法。
【請求項２０】
抵抗器に基づく第１の電流信号を生成する手段と、
前記第１の電流信号を第１のデジタル信号に変換する手段と、
前記第１のデジタル信号に基づき前記抵抗器の抵抗値に対応する第１のデジタル値を決定する手段と、
サーミスタに基づく第２の電流信号を生成する手段と、
前記第２の電流信号を第２のデジタル信号に変換する手段と、
前記第２のデジタル信号に基づき、前記サーミスタの抵抗値に対応する第２のデジタル値を決定する手段と、
前記第１のデジタル値及び前記第２のデジタル値に基づき、抵抗比を計算する手段と、
前記抵抗比及び抵抗−特性比に基づき、温度出力値を決定する手段と、
を有する温度を測定するシステム。
【請求項２１】
前記抵抗器に基づく第１の相補的電流信号を生成する手段であって、前記第１の相補的電流信号は前記第１の電流信号を補完する、手段と、
前記第１の相補的電流信号を第１の相補的デジタル信号に変換する手段と、
前記サーミスタに基づく第２の相補的電流信号を生成する手段であって、前記第２の相補的電流信号は前記第２の電流信号を補完する、手段と、
前記第２の相補的電流信号を第２の相補的デジタル信号に変換する手段と、
を更に有し、
前記第１のデジタル値は、前記第１の相補的デジタル信号に更に基づき、
前記第２のデジタル値は、前記第２の相補的デジタル信号に更に基づく、
請求項２０に記載のシステム。
【請求項２２】
前記第１の電流信号を前記第１のデジタル信号に変換する手段は、前記第１の電流信号を、連続時間シグマ−デルタアナログ−デジタル変換器で第１のデジタルビットストリームに変換する手段を有し、
前記第２の電流信号を前記第２のデジタル信号に変換する手段は、前記第２の電流信号を、連続時間シグマ−デルタアナログ−デジタル変換器で第２のデジタルビットストリームに変換する手段を有する、
請求項２０に記載のシステム。
【請求項２３】
前記第１のデジタル値及び前記第２のデジタル値に基づき前記抵抗比を計算する手段は、前記第１のデジタル値を、前記第１のデジタル値と前記第２のデジタル値との和で除算する手段を有する、請求項２０に記載のシステム。
【請求項２４】
前記第１のデジタル値及び前記第２のデジタル値に基づき前記抵抗比を計算する手段は、前記第２のデジタル値を、前記第１のデジタル値と前記第２のデジタル値との和で除算する手段を有する、請求項２０に記載のシステム。
【請求項２５】
第１の複数の抵抗−比値及び前記抵抗−特性比に基づき、第２の複数の抵抗−比値を計算する手段と、
前記第２の複数の抵抗−比値のうちのどれが前記抵抗比に最も近いかを決定する手段と、
前記第２の複数の抵抗−比値のうちの前記の最も近い１つに関連する温度値を決定する手段と、
を更に有する請求項２０に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して電気回路に関し、より詳細には温度測定及び電圧測定回路に関する。
【背景技術】
【０００２】
回路が動作する温度は、多くの用途において主要な性能検討材料である。例えば、種々の半導体装置の性能は、高温及び低温に渡り大幅に変化し得る。したがって、半導体製造者は、所定の温度範囲のみで回路性能を保証する場合が多い。温度は、主要な性能検討材料になり得るので、幾つかのアプリケーションは積極的に温度を測定し監視する。サーミスタとして知られる装置は、温度に渡り変化する抵抗値を有することが知られている。したがって、幾つかのアプリケーションは、回路が動作するおおよその温度を追跡するために、サーミスタの抵抗値を測定する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
較正温度測定システムが開示される。
【課題を解決するための手段】
【０００４】
本開示の幾つかの実施形態によると、較正温度測定システムは、抵抗器と、サーミスタと、抵抗値に基づき電流信号を生成するよう構成される抵抗−電流変換器と、アナログ−デジタル変換器（ＡＤＣ）であって、前記抵抗器に基づく第１の電流信号を受信し前記第１の電流信号を第１のデジタル信号に変換し、前記サーミスタに基づく第２の電流信号を受信し、前記第２の電流信号を第２のデジタル信号に変換する、よう構成されるＡＤＣと、を有する。システムは、抵抗−特性情報を有するメモリと、計算段であって、ＡＤＣ出力に通信可能に結合され、前記第１のデジタル信号に基づき第１のデジタル値を決定し、前記第２のデジタル信号に基づき第２のデジタル値を決定し、前記第１のデジタル値及び前記第２のデジタル値に基づき抵抗比を計算し、前記抵抗比及び前記抵抗−特性情報に基づき温度出力値を決定する、よう構成される計算段と、を更に有しても良い。
【０００５】
本開示のべっつのの実施形態によると、較正温度測定システムは、抵抗器と、抵抗値に基づき電流信号を生成するよう構成される抵抗−電流変換器と、アナログ−デジタル変換器（ＡＤＣ）であって、前記抵抗器に基づく第１の電流信号を受信し前記第１の電流信号を第１のデジタル信号に変換し、第２の電流信号を受信し、前記第２の電流信号を第２のデジタル信号に変換する、よう構成されるＡＤＣと、を有しても良い。システムは、抵抗−特性情報を有するメモリと、計算段であって、ＡＤＣ出力に通信可能に結合され、前記第１のデジタル信号に基づき第１のデジタル値を決定し、前記第２のデジタル信号に基づき第２のデジタル値を決定し、前記第１のデジタル値及び前記第２のデジタル値に基づき抵抗比を計算し、前記抵抗比及び前記抵抗−特性情報に基づき温度出力値を決定する、よう構成される計算段と、を有しても良い。
【０００６】
本開示の別の実施形態によると、温度測定システムを特徴付ける方法は、基準抵抗器に基づく第１の電流信号を生成するステップと、前記第１の電流信号を第１のデジタル信号に変換するステップと、前記第１のデジタル信号に基づき前記基準抵抗器の抵抗値に対応する第１のデジタル値を決定するステップと、テスト抵抗器に基づき第２の電流信号を生成するステップと、前記第２の電流信号を第２のデジタル信号に変換するステップと、前記第２のデジタル信号に基づき、前記テスト抵抗器の抵抗値に対応する第２のデジタル値を決定するステップと、基準抵抗器特性情報をメモリに格納するステップと、を有する。
【０００７】
本開示の更に別の実施形態によると、温度を測定する方法は、抵抗器に基づく第１の電流信号を生成するステップと、前記第１の電流信号を第１のデジタル信号に変換するステップと、前記第１のデジタル信号に基づき前記抵抗器の抵抗値に対応する第１のデジタル値を決定するステップと、サーミスタに基づく第２の電流信号を生成するステップと、前記第２の電流信号を第２のデジタル信号に変換するステップと、前記第２のデジタル信号に基づき、前記サーミスタの抵抗値に対応する第２のデジタル値を決定するステップと、前記第１のデジタル値及び前記第２のデジタル信号に基づき、抵抗比を計算するステップと、前記抵抗比及び抵抗−特性比に基づき、温度出力値を決定するステップと、を有する。
【０００８】
上述の全体的説明及び以下の詳細な説明の両方は、例示及び説明のためであり、本発明の範囲を限定しないことが理解される。
【図面の簡単な説明】
【０００９】
本発明の実施形態及びその利点のより完全且つ詳細な理解は、添付の図面と関連する以下の説明を参照することにより得られる。図中、同様の参照符号は同様の特徴を示す。
【図１Ａ】本開示の教示に従う、電流モードバッファの概略図を示す。
【図１Ｂ】本開示の教示に従う、電流モードバッファの概略図を示す。
【図２】本開示の教示に従う、抵抗器及びサーミスタの抵抗値を測定する例示的な方法のフローチャートを示す。
【図３】本開示の教示に従う、温度測定システムを示すブロック図を示す。
【図４】本開示の教示に従う、温度を測定する例示的な方法のフローチャートを示す。
【図５】本開示の教示に従う、較正温度測定システムを示すブロック図を示す。
【図６】本開示の教示に従う、ルックアップマップのブロック図を示す。
【図７】本開示の教示に従う、温度測定システムを較正する例示的な方法のフローチャートを示す。
【図８】本開示の教示に従う、温度を測定する例示的な方法のフローチャートを示す。
【図９】本開示の教示に従う、電流モードバッファの概略図を示す。
【図１０】本開示の教示に従う、増幅器の概略図を示す。
【図１１】本開示の教示に従う、電圧測定システムを示すブロック図を示す。
【発明を実施するための形態】
【００１０】
図１Ａは、本開示の教示に従う、電流モードバッファ１００の概略図を示す。バッファ１００は、図３を参照して後に詳述するシステムの入力段であっても良く、温度依存抵抗の値を測定することにより温度を測定するよう構成されても良い。
【００１１】
バッファ１００は、共通モード電圧基準（ＶＣＭ）、Ｎ：１マルチプレクサ（ＭＵＸ）１１１、増幅器１２０、ｐ型金属酸化膜半導体電界効果トランジスタ（ＰＭＯＳ）１３０、１３２、１３４、ｎ型金属酸化膜半導体電界効果トランジスタ（ＮＭＯＳ）１４０、１４２、１４４、及びスイッチ１１２を有しても良い。バッファ１００は、バッファ１００の複数の入力（例えば、ＶＩＮ１及びＶＩＮ２）のうちの１つに結合される抵抗を検知し、該抵抗の値に基づき電流を出力するよう構成されても良い。出力電流は、差動出力電流、ＩＯＵＴ＋及びＩＯＵＴ−であっても良い。幾つかの実施形態では、出力電流は、検知された抵抗に逆比例し、又はそれに基づいても良い。バッファ１００は、自身の入力のうちの１つに結合された任意の適切な装置の抵抗を検知するよう構成されても良い。例えば、バッファ１００は、サーミスタ、抵抗器、ダイオード、ダイオードに接続されたトランジスタ、又は抵抗特性を有する任意の他の装置の抵抗を検知するよう構成されても良い。このような抵抗性装置は、オフチップ装置又はバッファ１００と同じ半導体チップに配置されたオンチップ装置であっても良い。本開示の目的のために、サーミスタは、抵抗が温度と共に知られている方法で変化する任意の装置であっても良い。したがって、サーミスタを通る電流は、所与の電圧がサーミスタに印可されたとき、ある温度範囲に渡り変化しても良い。幾つかの市販のサーミスタは、筐体が接地され、したがってグランドに結合された１つの端子（ＧＮＤ）を有しても良い。したがって、バッファ１００の幾つかの実施形態は、バッファ１００の入力とＧＮＤとの間に結合された装置の抵抗を検知するよう構成されても良い。
【００１２】
上述のように、バッファ１００は、温度測定システムの入力段として動作するよう構成されても良い。幾つかの実施形態では、このような温度測定システムは、測定したサーミスタ１０５の抵抗値に基づき、温度を決定するよう構成されても良い。幾つかの実施形態では、このような温度測定システムは、サーミスタ１０５の抵抗と基準抵抗器１０６の抵抗の両方を含む比に基づき、温度を決定するよう構成されても良い。したがって、バッファ１００は、異なる時間に、異なる装置（例えば、サーミスタ１０５及び基準抵抗器１０６）の抵抗を検知するよう構成されても良い。例えば、サーミスタ１０５はＶＩＮ１に結合されても良く、基準抵抗器１０６はＶＩＮ２に結合されても良い。サーミスタ１０５の抵抗が検知され及び／又は測定され得る第１の時間期間中、ＭＵＸ１１１ｂは、ＶＩＮ１を増幅器１２０の入力に結合し、ＭＵＸ１１１ａは、フィードバック経路（例えば、ＰＭＯＳ１３０を含む電流経路）をＶＩＮ１に結合しても良い。同様に、基準抵抗器１０６の抵抗が検知され及び／又は測定され得る第２の時間期間中、ＭＵＸ１１１ｂは、ＶＩＮ２を増幅器１２０の入力に結合し、ＭＵＸ１１１ａは、フィードバック経路（例えば、ＰＭＯＳ１３０を含む電流経路）をＶＩＮ２に結合しても良い。
【００１３】
ＭＵＸ１１１ａ及びＭＵＸ１１１ｂは２：１のマルチプレクサとして図示されるが、ＭＵＸ１１１ａ及びＭＵＸ１１１ｂは、任意の適切な「Ｎ」個の入力を有する「Ｎ：１」のマルチプレクサであっても良い。したがって、ＭＵＸ１１１ａ及びＭＵＸ１１１ｂは、バッファ１００により検知され及び／又は測定されるべき任意の適切な数の抵抗性装置のための任意の適切な数の（例えば、３、４、又はそれより多い）入力を有しても良い。
【００１４】
ＰＭＯＳ１３０及び増幅器１２０は、増幅器１２０に結合された抵抗に基づき電流を生成するよう構成されても良い。上述のように、増幅器１２０の正入力端子がＭＵＸ１１１ｂによりＶＩＮ１に結合されるとき、ＰＭＯＳ１３０を含むフィードバック経路もＶＩＮ１に結合されても良い。このとき、増幅器１２０は、ＶＩＮ１の電圧を基準電圧（例えば、共通モード基準ＶＣＭ）と比較しても良い。次に、増幅器１２０の出力は、フィードバックノード１２５を介してＰＭＯＳ１３０を駆動し、フィードバック電流ＩＦＢを生成しても良い。また、フィードバック電流は、サーミスタ１０５に渡る電圧降下を生じ、ＶＩＮ１の電圧がＶＣＭの電圧と等価になるようにしても良い。ＶＩＮ１の電圧はＶＣＭの電圧と等価であっても良いが、１又は複数の非理想的性質（例えば、半導体装置の不一致、処理エラー、及び／又は増幅器１２０の限られた利得）の結果生じ得る増幅器１２０のオフセットに起因する幾らかのオフセットが存在しても良い。サーミスタ１０５の検知及び／又は測定中のフィードバック電流ＩＦＢは、次式により表せる。ＩＦＢ＝ＶＩＮ１／ＲＴＨ、ここで、ＲＴＨはサーミスタ１０５の抵抗であっても良い。ＶＩＮ１の電圧は増幅器１２０によりＶＣＭと等価にされ得るので、フィードバック電流ＩＦＢは、ＩＦＢ＝ＶＣＭ／ＲＴＨとしても表せる。バッファ１００は、ＶＩＮ２に結合された基準抵抗器１０６の抵抗が検知され及び／又は測定されるとき、同様の方法で動作しても良い。このような測定のために、フィードバック電流ＩＦＢは、ＩＦＢ＝ＶＣＭ／ＲＲＥＦとして表されても良い。ここで、ＲＲＥＦは基準抵抗器１０６の抵抗であっても良い。
【００１５】
ＭＵＸ１１１ａ及びＭＵＸ１１１ｂは、パスゲートトランジスタ（明示的に図示されない）のような、抵抗を有するコンポーネントを有しても良い。したがって、ＭＵＸ１１１を流れる電流は、電圧降下を生じ得る。ＭＵＸ１１１内のこのような装置の抵抗は種々のパラメータ（例えば、半導体プロセスのばらつき、及び／又は温度）により影響を受け得るので、ＭＵＸ１１１に渡る電圧降下は変化し得る。このような変化する電圧降下により生じるエラーを回避するため、増幅器１２０の入力は、有意な量の電流を引き出さないよう構成されても良い。したがって、バッファ１００は、ＭＵＸ１１１ｂを流れる有意な量の電流を有しないで、ＶＩＮ１及び／又はＶＩＮ２に結合された抵抗を検知しても良い。したがって、ＭＵＸ１１１ｂを通るこのような電流に関連する電圧降下及び／又はエラーは、回避できる。バッファ１００はＶＩＮ１及び／又はＶＩＮ２からの電流を増幅器１２０の入力に引き出さないで、ＶＩＮ１及び／又はＶＩＮ２に結合された抵抗の値を検知するよう構成され得るので、バッファ１００は、本願明細書で「高インピーダンスバッファ」として参照され得る。
【００１６】
上述のように、フィードバック電流ＩＦＢの値は、ＶＩＮ１又はＶＩＮ２に結合される抵抗の値に基づいても良い。したがって、ＩＦＢと等価な、ＩＦＢに比例する、又はＩＦＢに基づく電流は、、ＶＩＮ１又はＶＩＮ２に結合される抵抗の値を測定するために利用できる。幾つかの実施形態では、ＰＭＯＳ１３２は、ＰＭＯＳ１３０をミラーするよう構成されても良く、それにより、ＩＦＢに比例し得るシングルエンド出力電流ＩＯＵＴを提供しても良い。ＰＭＯＳ１３０と同様に、ＰＭＯＳ１３２は、ＶＤＤに結合されるソース、及びフィードバックノード１２５に結合されるゲートを有しても良い。
【００１７】
所与のＩＦＢに対してＩＯＵＴを所望のレベルにスケーリングするために、ＰＭＯＳ１３２の大きさは、ＰＭＯＳ１３０の大きさより大きく又は小さくても良い適切な大きさに調整されても良い。本開示の目的のために、ＰＭＯＳ又はＮＭＯＳトランジスタの「大きさ」は、トランジスタの幅対長さ比を表しても良い。幾つかの実施形態では、ＰＭＯＳ１３２の大きさは、ＰＭＯＳ１３０の大きさの倍になるよう構成されても良い。したがって、ＩＯＵＴの値は、ＩＦＢの値の倍であっても良い。同様に、幾つかの実施形態では、ＰＭＯＳ１３２の大きさは、ＰＭＯＳ１３０の大きさの半分になるよう構成されても良い。したがって、ＩＯＵＴの値は、ＩＦＢの値の半分であっても良い。本発明の目的のために、ＩＯＵＴのＩＦＢに対する比は、バッファ１００の「利得」として表されても良い。
【００１８】
幾つかの実施形態では、バッファ１００の利得は、動的に調整されても良い。例えば、ＰＭＯＳ１３２は、調整可能な大きさを有しても良い。調整可能な大きさを実現するために、ＰＭＯＳ１３２は、ＰＭＯＳ１３２の動作に選択的に含まれ得る任意の適切な数の個別ＰＭＯＳ装置を有しても良い。各個別に選択されるＰＭＯＳ装置は、ＰＭＯＳ１３２の全体の大きさに貢献しても良い。したがって、より多くの個別ＰＭＯＳ装置の選択は、ＰＭＯＳ１３２のより大きな実効サイズをもたらし、より少ない個別ＰＭＯＳ装置の選択は、ＰＭＯＳ１３２のより小さな実効サイズをもたらしても良い。幾つかの実施形態では、このような個別装置の選択及び選択解除は、スイッチ、パスゲート、又は２つの端子を選択的に一緒に結合するよう構成される任意の他の適切な装置により、ＰＭＯＳ１３２のゲート、ソース及び／又はドレイン端子のうちの１又は複数を結合することにより実施されても良い。
【００１９】
バッファ１００は、正出力ノード１５４又は負出力ノード１５２のいずれかにＩＯＵＴを出力するよう構成されても良い。例えば、バッファ１００の出力段は、スイッチ１１２を有しても良い。第１の分極状態中、スイッチ１１２は、シングルエンドＩＯＵＴを正出力ノード１５４に向け、第２の分極状態中、スイッチ１１２は、シングルエンドＩＯＵＴを負出力ノード１５２に向けても良い。バッファ１００の出力の交互に生じる極性は、半導体装置の不一致、半導体プロセスの欠陥又は他の種類の非理想的性質に起因するバッファ１００により引き起こされるオフセット及び／又は信号エラーを補正するために、バッファ１００を組み込むシステムにより用いられても良い。例えば、バッファ１００は、例えばサーミスタ１０５の第１の測定中の増幅器１２０の入力における正オフセットに起因するオフセットを生じ得る。サーミスタ１０５の第１の測定中、シングルエンドＩＯＵＴは、正出力端子１５４に向けられても良く、したがってオフセットは正オフセットとして出力されても良い。次に、バッファ１００の分極状態は、スイッチ１１２の状態を変更することにより変更されても良い。サーミスタ１０５の第２の測定中、シングルエンドＩＯＵＴは、負出力端子１５２に向けられても良い。同様のオフセットが、第２の測定中に生じ得る。しかし、ＩＯＵＴは負出力端子１５２に向けられ得るので、オフセットは負オフセットとして出力され得る。本開示の目的のために、バッファ１００が第２の分極状態にある間の抵抗性装置（例えば、サーミスタ１０５）に基づく出力電流は、バッファ１００が第１の分極状態にある間の同じ抵抗性装置に基づく出力電流に対して「相補的」であると表せる。図３を参照して後に詳述するように、サーミスタ１０５の第１及び第２の測定値を表す２つの出力電流を受信するシステムは、２つの測定値を結合し、第１及び第２の分極状態中に生成された特定のオフセットを相殺するようにしても良い。
【００２０】
幾つかの実施形態では、バッファ１００は、シングルエンドＩＯＵＴを差動出力電流ＩＯＵＴ＋及びＩＯＵＴ−に変換するよう構成されても良い。ＩＯＵＴのようなシングルエンド電流信号を差動電流信号に変換するために、バッファ１００は、ＩＯＵＴを２つの出力ノード１５２及び１５４のうちの１つに供給し（source）、同時に、出力ノード１５２及び１５４の両方からＩＯＵＴの２分の１をシンク（sink）するよう構成されても良い。このようなソース及びシンク電流は、２つの出力ノード１５２及び１５４のうちの一方にＩＯＵＴの約２分の１の正電流を生じ、２つの出力ノード１５２及び１５４のうちの他方にＩＯＵＴの約２分の１の負電流を生じ得る。したがって、差動出力電流ＩＯＵＴ＋及びＩＯＵＴ−は、ＩＯＵＴのシングルエンド値にほぼ等価な微分値で、出力ノード１５２及び１５４に供給されても良い。
【００２１】
幾つかの実施形態では、バッファ１００は、ＰＭＯＳ１３４を有しても良い。ＰＭＯＳ１３２と同様に、ＰＭＯＳ１３４は、ＶＤＤに結合されるソース、及びフィードバックノード１２５に結合されるゲートを有しても良い。ＰＭＯＳ１３４は、ＰＭＯＳ１３２と一致するように構成されても良いが、ＰＭＯＳ１３２の大きさの約２分の１の大きさを有する。したがって、ＰＭＯＳ１３４により供給される電流は、ＩＯＵＴの約２分の１であっても良い。ＮＭＯＳ１４０、ＮＭＯＳ１４２、及びＮＭＯＳ１４４は、ＰＭＯＳ１３４のＩＯＵＴ電流の２分の１を順にミラーするよう構成されても良い。例えば、ＮＭＯＳ１４０は、グランド（「ＧＮＤ」）に結合されるソース、及びＰＭＯＳ１３４のドレインに結合されるドレインを有しても良い。したがって、ＮＭＯＳ１４０は、ゲートバイアスを生じ、ＰＭＯＳ１３４により供給される２分の１のＩＯＵＴ電流をシンクしても良い。ＮＭＯＳ１４２及びＮＭＯＳ１４４は、それぞれ、ＧＮＤに結合されるソース、及びＮＭＯＳ１４０のゲートに結合されるゲートを有しても良い。ＮＭＯＳ１４２及びＮＭＯＳ１４４は、互いに一致するよう構成されても良く、ほぼ同じ大きさを有しても良い。さらに、ＮＭＯＳ１４２及びＮＭＯＳ１４４は、ＮＭＯＳ１４０に一致するよう構成されても良く、ＮＭＯＳ１４０とほぼ同じ大きさを有しても良い。したがって、ＮＭＯＳ１４２及びＮＭＯＳ１４４は、２分の１のＩＯＵＴにほぼ等しい電流をシンクするよう構成されても良い。したがって、ＮＭＯＳ１４２は、出力ノード１５２から約２分の１のＩＯＵＴの電流をシンクしても良く、ＮＭＯＳ１４４は、出力ノード１５４から約２分の１のＩＯＵＴの電流をシンクしても良い。本開示の目的のために、ＮＭＯＳ１４２及びＮＭＯＳ１４４は、電流シンクとして又は電流ソースとして表されても良い。バッファの出力の共通モードは、２つの出力ノード１５２及び１５４のうちの１つにＩＯＵＴをソースし、同時に２つの出力ノード１５２及び１５４のうちの両方から２分の１のＩＯＵＴ電流をシンクすることにより設定されても良いが、バッファ１００の出力の共通モードは、任意の適切な方法で確立されても良い。例えば、ＩＯＵＴは２つの出力ノード１５２及び１５４のうちの１つからシンクされ、同時に２分の１のＩＯＵＴが２つの出力ノード１５２及び１５４の両方にソースされても良い。
【００２２】
ＩＯＵＴの半減はＰＭＯＳ１３４がＰＭＯＳ１３２の半分の大きさを有する結果として上述されたが、ＩＯＵＴの半減は任意の適切な方法で実施されても良い。例えば、幾つかの実施形態では、ＰＭＯＳ１３４は、ＰＭＯＳ１３２と同じ大きさを有し、したがってＮＭＯＳ１４０にＩＯＵＴと等価な電流を供給しても良い。このような実施形態では、ＮＭＯＳ１４２及びＮＭＯＳ１４４は、ＮＭＯＳ１４０の大きさの半分であっても良い。
【００２３】
幾つかの実施形態では、ＩＯＵＴは、増幅器１２０から直接引き出されずに、ＩＦＢから反射されても良い。図１Ｂは、本開示の教示に従う、電流モードバッファ１０２の概略図を示す。図１Ｂに示すように、増幅器１２０は、ＮＭＯＳ１３５を駆動するよう構成されても良い。ＮＭＯＳ１３５は、増幅器１２０の出力に結合されるゲート、ＭＵＸ１１１ａに結合されるソース、及びＰＭＯＳ１３６のようなダイオード接続された装置のゲート及びドレインに結合されるドレインを有しても良い。ＰＭＯＳ１３６は、ＶＤＤに結合されるソース、及び上述のように一緒にＮＭＯＳ１３５のドレインに結合されるゲート及びドレインを有しても良い。ＰＭＯＳ１３６はフィードバックトランジスタＮＭＯＳ１３５と同じ電流経路内にあるので、ダイオード接続されたＰＭＯＳ１３６は、フィードバック電流ＩＦＢで自己バイアスされても良い。ＰＭＯＳ１３８及びＰＭＯＳ１３７は、それぞれ、ＰＭＯＳ１３６のゲートに結合されるゲートを有しても良く、したがってＰＭＯＳ１３６をミラーしても良い。例えば、ＰＭＯＳ１３８は、図１ＡでＰＭＯＳ１３２がＰＭＯＳ１３０をミラーするのと同様の方法で、ＰＭＯＳ１３６をミラーしてＩＯＵＴを生成しても良い。同様に、ＰＭＯＳ１３７は、図１ＡでＰＭＯＳ１３４がＰＭＯＳ１３０をミラーするのと同様の方法で、ＰＭＯＳ１３６をミラーして２分の１のＩＯＵＴを生成しても良い。
【００２４】
上述のように、サーミスタ１０５のような装置の２つの測定中に極性を変えるバッファ１００の能力は、バッファ１００を実装するシステムが２つの測定中に生じるオフセットを効率的に相殺できるようにし得る。バッファ１００のアーキテクチャは後段でオフセットを相殺させるので、バッファ１００は、オフセットに貢献し得る種々のパラメータについての緩和した要件で設計できる。例えば、増幅器１２０の整合されたトランジスタの寸法（例えば、差動対及び／又は電流ミラー）は、それらの整合されたトランジスタが実際にどれだけ厳密に整合するかに影響を与え得る。標準的に、小さい寸法（例えば、ＮＭＯＳ又はＰＭＯＳ装置のチャネル幅及びチャネル長）を有するトランジスタは、大きい寸法を有するトランジスタより、半導体プロセス不良又は不一致の影響を受け易い。このような半導体プロセス不良又は不一致は、例えば、増幅器１２０への入力を形成するトランジスタの差動対（明示しない）に影響を与え得る。このような不一致の結果は、増幅器１２０の入力に渡りオフセットになり得る。これは、出力電流のオフセットを生じ得る。しかしながら、不一致の誘起したオフセットは後段でキャンセルされるので、増幅器１２０内の不一致トランジスタは公称寸法で実装できる。したがって、不一致及びオフセットを最小化するために大きな寸法で実装される不一致トランジスタと比べて、有意な量の半導体面積が節約できる。
【００２５】
図２は、本開示の教示に従う、抵抗器及びサーミスタの抵抗値を測定する例示的な方法２００のフローチャートを示す。
【００２６】
ステップ２０２で、抵抗器は、バッファの増幅器入力に結合されても良い。例えば、基準抵抗器１０６は、ＭＵＸ１１１ｂにより増幅器１２０の正入力に選択的に結合されても良く、フィードバック経路は、ＭＵＸ１１１ａにより基準抵抗器１０６に結合されても良い。
【００２７】
ステップ２０４で、バッファは、第１の極性状態に設定されても良い。例えば、スイッチ１１２は、シングルエンドＩＯＵＴを正出力ノード１５４に向けるよう設定され、一方、ＮＭＯＳ１４４及びＮＭＯＳ１４２のそれぞれは、２分の１のＩＯＵＴの電流を正出力ノード１５４及び負出力ノード１５２からそれぞれシンクする。
【００２８】
ステップ２０６で、第１の出力電流は、抵抗器に基づき生成されても良い。例えば、増幅器１２０は、フィードバック経路内のトランジスタ（例えば、ＰＭＯＳ１３０）にフィードバック電流を生成させる電圧に、フィードバックノード１２５を駆動しても良い。このフィードバック電流は、基準抵抗器１０６に渡る電圧をＶＣＭに等しくさせるのに十分な電流であっても良い。さらに、ＰＭＯＳ１３２は、ＰＭＯＳ１３０のフィードバック電流をミラーしても良い。幾つかの実施形態では、ＰＭＯＳ１３２からのシングルエンド信号電流は、シングルエンド出力電流として出力されても良い。幾つかの実施形態では、ＰＭＯＳ１３２からのシングルエンド信号電流は、ＮＭＯＳ１４２及びＮＭＯＳ１４４により形成される２分の１のＩＯＵＴ電流シンクにより差動出力電流に変換されても良い。
【００２９】
ステップ２０８で、バッファは、第２の極性状態に設定されても良い。例えば、スイッチ１１２は、シングルエンドＩＯＵＴを負出力ノード１５２に向けるよう設定され、一方、ＮＭＯＳ１４４及びＮＭＯＳ１４２のそれぞれは、２分の１のＩＯＵＴの電流を正出力ノード１５４及び負出力ノード１５２からそれぞれシンクする。
【００３０】
ステップ２１０で、第１の相補出力電流は、抵抗器の抵抗値に基づき生成されても良い。バッファ１００の極性は、ステップ２１０の間、第２の極性状態に設定されても良いが、基準抵抗器１０６に基づく第１の相補出力電流は、ステップ２０６と同様の方法でバッファ１００により生成されても良い。
【００３１】
ステップ２１２で、サーミスタは、バッファの増幅器入力に結合されても良い。例えば、サーミスタ１０５は、ＭＵＸ１１１ｂにより増幅器１２０の正入力に選択的に結合されても良く、フィードバック経路は、ＭＵＸ１１１ａによりサーミスタ１０５に結合されても良い。
【００３２】
ステップ２１４乃至２２０の間、サーミスタに基づく複数の出力電流は、ステップ２０４乃至２１０で生成される抵抗器に基づく複数の出力電流と同様の方法で生成され得る。
【００３３】
ステップ２１４で、バッファ１００は、ステップ２０４で説明した第１の極性状態に再設定されても良い。
【００３４】
ステップ２１６で、第２の相補出力電流は、サーミスタの抵抗値に基づき生成されても良い。例えば、増幅器１２０は、フィードバック経路内のトランジスタ（例えば、ＰＭＯＳ１３０）にフィードバック電流を生成させる電圧に、フィードバックノード１２５を駆動しても良い。このフィードバック電流は、サーミスタ１０５に渡る電圧をＶＣＭに等しくさせるのに十分な電流であっても良い。さらに、ＰＭＯＳ１３２は、ＰＭＯＳ１３０のフィードバック電流をミラーしても良い。幾つかの実施形態では、ＰＭＯＳ１３２からのシングルエンド信号電流は、シングルエンド出力電流として出力されても良い。幾つかの実施形態では、ＰＭＯＳ１３２からのシングルエンド信号電流は、ＮＭＯＳ１４２及びＮＭＯＳ１４４により形成される２分の１のＩＯＵＴ電流シンクにより差動出力電流に変換されても良い。
【００３５】
ステップ２１８で、バッファ１００は、ステップ２０８で説明した第２の極性状態に再設定されても良い。第２の極性状態にあるバッファ１００により、第２の相補出力電流は、サーミスタの抵抗値に基づきステップ２０２で生成されても良い。バッファ１００の極性は、ステップ２２０の間、第２の極性状態に設定されても良いが、或いは、第２の相補出力電流は、ステップ２１６について上述したのと同様の方法でバッファ１００により生成されても良い。
【００３６】
図２は、例示的な方法２００に関して行われる特定数のステップを示すが、方法２００は、図２に示したステップより多くの又は少ないステップで実行されても良い。例えば、方法２００は、ステップ２０２、２０６、２１２及び２１６のみを有し実行されても良い。さらに、図２は、方法２００に関して行われる特定順序のステップを示すが、方法２００に含まれるステップは、任意の適切な順序で達成されても良い。例えば、ステップ２１２乃至２２０は、ステップ２０２乃至２１０の前に実行されても良い。
【００３７】
図３は、本開示の教示に従う、温度測定システム３００を示すブロック図を示す。温度測定システム３００は、サーミスタ１０５、基準抵抗器１０６、アナログ入力段３０５、及びデジタル計算段３１５を有しても良い。幾つかの実施形態では、アナログ入力段３０５及びデジタル計算段３１５は、単一の半導体チップに含まれても良く、サーミスタ１０５及び基準抵抗器１０６は、外部コンポーネントであっても良い。このような実施形態では、サーミスタ１０５は、アナログ入力段３０５にピン３０１を介して結合されても良く、基準抵抗器１０６は、アナログ入力段３０５にピン３０２を介して結合されても良い。
【００３８】
アナログ入力段３０５は、バッファ１００及びアナログ−デジタル変換器（ＡＤＣ）３１０を有しても良い。図１を参照して上述したように、バッファ１００は、バッファ１００に結合された抵抗の値に逆比例する又はそれに基づく差動電流信号を出力するよう構成されても良いさらに、バッファ１００は、バッファ１００の出力の極性状態を交番するよう構成されても良い。例えば、基準抵抗器１０６の第１の測定中、バッファ１００は、ＡＤＣ３１０の正入力に結合され得る自身の正出力ノード１５４に電流を出力しても良い。同様に、基準抵抗器１０６の第２の測定中、バッファ１００は、ＡＤＣ３１０の負入力に結合され得る自身の負出力ノード１５２に電流を出力しても良い。幾つかの実施形態では、アナログ入力段３０５は、バッファ１００以外の抵抗−電流変換器を有しても良い。このような実施形態では、アナログ入力段３０５は、極性を交番する装置を有しても良い。この極性を交番する装置は、スイッチ１１２がバッファ１００の出力電流を交互に生じさせるのと同様の方法で、ＡＤＣ３１０の正入力及びＡＤＣ３１０の負入力に抵抗−電流変換器の出力の転送を交互に生じさせ得る。さらに、このような実施形態では、アナログ入力段３０５は、ＡＤＣ３１０により受信される電流信号の共通モードを設定し及び／又は制御できる共通モード回路を有しても良い。
【００３９】
ＡＤＣ３１０は、アナログ電流信号をデジタル信号に変換するよう構成され得る適切な種類のＡＤＣを備えられても良い。例えば、ＡＤＣ３１０は、差動電流信号ＩＯＵＴ＋及びＩＯＵＴ−の値を表すデジタルビットストリームを連続的に出力するよう構成され得るシグマ−デルタＡＤＣであっても良い。シグマ−デルタＡＤＣ又は他の適切な種類のＡＤＣとして実装されるＡＤＣ３１０の実施形態は、適切な数の積分段を有しても良い。幾つかの実施形態では、このような積分段は、連続時間積分器３１２を有しても良い。１又は複数の連続時間積分器３１２の連続時間動作は、ＡＤＣ３１０を低雑音方式で動作させる。例えば、連続時間積分器３１２は、スイッチキャパシタ積分器より有意に少ない雑音しか生成しない。このような低雑音動作は、ＡＤＣ３１０を雑音の影響を受けやすい回路（例えば、無線通信機）と同じ半導体チップに配置できるようにする。このような集積は、単一の半導体チップにより多くの回路を集積させることにより、種々の用途において部品数及び関連コストを低減できる。
【００４０】
デジタル計算段３１５は、ＡＤＣ３１０からの１又は複数のデジタルビットストリームを受信し及び処理し並びに温度を計算するよう構成されるデジタルロジックを有しても良い。デジタル計算段３１５は、デマルチプレクサ（ＤＥＭＵＸ）３３０、１又は複数のデシメータ３４０、１又は複数のオフセットキャンセラ３５０、加算器３６０、除算器３７０、及びルックアップマップ３８０を有しても良い。デジタル計算段３１５は、任意の適切な方法で実装されるロジックを有しても良い。例えば、デジタル計算段３１５のロジックは、ＡＳＩＣ（application-specific  integrated  circuit）で、ＦＰＧＡ（field-programmable  gate  array）で、メモリ内に格納され多目的プロセッサにより実行されるよう構成されるプログラム命令で、又はそれらの任意の組み合わせで、実装されても良い。
【００４１】
以下に更に詳述するように、デジタル計算段３１５は、（ｉ）異なる時間においてサーミスタ１０５及び基準抵抗器１０６の抵抗値を表すＡＤＣ３１０からのビットストリームを複数ビットのデジタル値（例えば、ＩＴＨ及びＩＲＥＦ）に変換し、（ｉｉ）２つのデジタル値に基づき抵抗比を計算し、（ｉｉｉ）計算した抵抗比に基づき温度を決定する、よう構成されても良い。
【００４２】
幾つかの実施形態では、デジタル計算段３１５の入力は、ＤＥＭＵＸ３３０の入力に結合されても良い。幾つかの実施形態では、ＤＥＭＵＸ３３０は、１対４のデマルチプレクサであっても良く、一度にデジタル計算段３１５の入力を４個のデシメータのうちの１つに結合するよう構成されても良い。４個のデシメータ３４０ａ−ｄの各々は、４つの測定（例えば、測定Ｍ１乃至Ｍ４）のうちの１つの間に、ＡＤＣ３１０からデジタルビットストリームを受信するよう構成されても良い。例えば、ＤＥＭＵＸ３３０は、測定値Ｍ１をデシメータ３４０ａに、測定値Ｍ２をデシメータ３４０ｂに、測定値Ｍ３をデシメータ３４０ｃに、測定値Ｍ４をデシメータ３４０ｄに、向けても良い。測定値Ｍ１及びＭ２は、基準抵抗器１０６の相補的測定値を有しても良い。例えば、測定値Ｍ１は、第１の極性状態にある間、バッファ１００が基準抵抗器１０６の抵抗を検知する第１の時間期間中、ＡＤＣ３１０からのビットストリームを有しても良い。さらに、測定値Ｍ２は、第２の極性状態にある間、バッファ１００が基準抵抗器１０６の抵抗を検知する第２の時間期間中、ＡＤＣ３１０からのビットストリームを有しても良い。同様に、測定値Ｍ３及びＭ４は、サーミスタ１０５の相補的測定を有しても良い。例えば、測定値Ｍ３は、第１の極性状態にある間、バッファ１００がサーミスタ１０５の抵抗を検知する第３の時間期間中、ＡＤＣ３１０からのビットストリームを有しても良い。さらに、測定値Ｍ４は、第２の極性状態にある間、バッファ１００がサーミスタ１０５の抵抗を検知する第４の時間期間中、ＡＤＣ３１０からのビットストリームを有しても良い。
【００４３】
各デシメータ３４０は、ＡＤＣ３１０からのデジタルビットストリームを単一の複数ビット値に変換するよう構成されても良い。デシメータ３４０は、適切な数のビットを連続的に受信しても良く、単一の複数ビット値を出力しても良い。例えば、デシメータ３４０は、ＡＤＣ３１０からの６４個の連続したビットを連続的に受信しても良く、論理１に設定された６４個の入力ビットの数に対応する単一の複数ビット値を出力しても良い。幾つかの実施形態では、論理１を受信すると、デシメータ３４０は、自身の出力値に１を加算しても良い。同様に、論理０を受信すると、デシメータ３４０は、自身の出力値から１を減算しても良い。したがって、６４個の連続入力ビットに対して、デシメータ３４０は、負の６４の最小出力値、及び正の６４の最大出力値を有し得る。デシメータ３４０の上述の例は６４個の連続入力ビットを連続的に受信することに言及したが、デシメータ３４０は、適切な精度の複数ビット値を出力するために、適切な数のビットを受信するよう構成されても良い。デシメータ３４０のビットサイズは、複数ビット出力の所望の分解能及び所望の信号範囲を含むがこれらに限定されない複数の要因に依存しても良い。例えば、図１を参照して上述したように、デシメータ３４０は、バッファ１００の利得が動的に増大又は減少するとき飽和を回避できる十分大きな信号範囲を提供するために、多数の連続的に受信されるビットを変換するよう構成されても良い。さらに、デシメータ３４０は、適切な数の順序デシメータであっても良い。例えば、デシメータ３４０は、１次デシメータ、４次デシメータ、又は他の適切な次数のデシメータであっても良い。
【００４４】
オフセットキャンセラ３５０ａは、測定値Ｍ１及びＭ２を表すデシメータ３４０ａ及び３４０ｂからの複数ビット値を受信し、基準抵抗器１０６の測定中に基準抵抗器１０６の電流を表す複数ビット値ＩＲＥＦを出力するよう構成されても良い。上述のように、測定値Ｍ１は、バッファ１００が第１の極性設定に設定されて、基準抵抗器１０６に対して実行されても良く、測定値Ｍ２は、バッファ１００が第２の極性設定に設定されて、基準抵抗器１０６に対して実行されても良い。したがって、測定Ｍ１中に発生したオフセットは、測定Ｍ２中に発生した等価なオフセットに対応し得る。このような等価なオフセットは、適切な技術によりキャンセルできる。例えば、式１〜３により示すように、オフセットキャンセラ３５０ａは、オフセット電流をキャンセルするために、デシメータ３４０ｂから受信した値を、デシメータ３４０ａから受信した値から減算しても良い。
【００４５】
バッファ１００が第１の極性状態であるときの基準抵抗器１０６の電流モード測定値は、次式のように表せる。
（式１）  Ｍ１＝（ＶＣＭ’／ＲＲＥＦ）＋ＩＯＦＦ
ＶＣＭ’は、共通モード基準電圧とバッファ１００内の増幅器１２０のオフセットとの和である。ＲＲＥＦは、基準抵抗器１０６の抵抗値である。ＩＯＦＦは、ＡＤＣ３１０内で又はその入力において発生するオフセット電流である（例えば、ＮＭＯＳ１４２及びＮＭＯＳ１４４の不一致により生じるＡＤＣ３１０の入力オフセット電流及び／又はバッファ１００の出力オフセット電流）。同様に、バッファ１００が第２の極性状態であるときの基準抵抗器１０６の電流モード測定値は、次式のように表せる。
（式２）  Ｍ２＝（ＶＣＭ’／ＲＲＥＦ）＋ＩＯＦＦ
Ｍ１からＭ２を減算すると、次式を得る。
（式３）  ＩＲＥＦ＝Ｍ１−Ｍ２＝２＊ＶＣＭ’／ＲＲＥＦ
以下に示すように、ＩＲＥＦの値は、ＶＣＭ’の値で表された増幅器１２０のオフセットを更にキャンセルするために、ＩＴＨの値と更に結合されても良い。
【００４６】
オフセットキャンセラ３５０ｂは、オフセットキャンセラ３５０ａと同様の方法で動作するよう構成されても良い。オフセットキャンセラ３５０ｂは、測定値Ｍ３及びＭ４を表すデシメータ３４０ｃ及び３４０ｄからの複数ビット値を受信し、サーミスタ１０５の測定中にサーミスタ１０５の電流を表す複数ビット値ＩＴＨを出力するよう構成されても良い。上述のように、測定値Ｍ３は、バッファ１００が第１の極性設定に設定されて、サーミスタ１０５に対して実行されても良く、測定値Ｍ４は、バッファ１００が第２の極性設定に設定されて、サーミスタ１０５に対して実行されても良い。したがって、測定値Ｍ３中に発生したオフセットは、測定値Ｍ４中に発生した等価なオフセットに対応し得る。このような等価なオフセットは、適切な技術によりキャンセルできる。例えば、式４〜６により示すように、オフセットキャンセラ３５０ｂは、オフセット電流をキャンセルするために、デシメータ３４０ｄから受信した値を、デシメータ３４０ｃから受信した値から減算しても良い。
【００４７】
バッファ１００が第１の極性状態であるときのサーミスタ１０５の電流モード測定値は、次式のように表せる。
（式４）  Ｍ３＝（ＶＣＭ’／ＲＴＨ）＋ＩＯＦＦ
ＶＣＭ’は、共通モード基準電圧とバッファ１００内の増幅器１２０のオフセットとの和である。ＲＴＨは、サーミスタ１０５の抵抗値である。ＩＯＦＦは、ＡＤＣ３１０のオフセット電流である。同様に、バッファ１００が第２の極性状態であるときのサーミスタ１０５の電流モード測定値は、次式のように表せる。
（式５）  Ｍ４＝（−ＶＣＭ’／ＲＴＨ）＋ＩＯＦＦ
Ｍ３からＭ４を減算すると、次式を得る。
（式６）  ＩＴＨ＝Ｍ３−Ｍ４＝２＊ＶＣＭ’／ＲＴＨ
以下に示すように、ＩＴＨの値は、ＶＣＭ’の値で表された増幅器１２０のオフセットを更にキャンセルするために、ＩＲＥＦの値と更に結合されても良い。
【００４８】
ＩＴＨ及びＩＲＥＦが決定された後、ＩＴＨ及びＩＲＥＦは比に結合されても良い。式８、９により示すように、このような電流比は、基準抵抗器１０６とサーミスタ１０５の各抵抗値を含む抵抗比と等価であっても良い。例えば、加算器３６０は、ＩＴＨ及びＩＲＥＦを加算しても良い。次に、除算器３７０は、加算器３６０の出力によりＩＲＥＦ（つまり、ＩＴＨ及びＩＲＥＦの和）を除算しても良い。式３、６にＩＴＨ及びＩＲＥＦの値を代入すると、次式を得る。
（式７）  ＩＲＥＦ／（ＩＲＥＦ＋ＩＴＨ）＝（２＊ＶＣＭ’／ＲＲＥＦ）／（（２＊ＶＣＭ’／ＲＲＥＦ）＋（２＊ＶＣＭ’／ＲＴＨ））
このような比では、２つの要因、及びＶＣＭ’の値（バッファ１００内の増幅器１２０のオフセットを含む）は、キャンセルされ、次式を得る。
（式８）  ＩＲＥＦ／（ＩＲＥＦ＋ＩＴＨ）＝（１／ＲＲＥＦ）／（（１／ＲＲＥＦ）＋（１／ＲＴＨ））
式８の分子及び分母をＲＲＥＦ＊ＲＴＨで乗算すると、式８の電流比は、次式の抵抗比と等価である。
（式９）  Γ＝ＲＴＨ／（ＲＴＨ＋ＲＲＥＦ）
Γは、抵抗比を表す。ＲＲＥＦは、基準抵抗器１０６の抵抗値を表す。ＲＴＨは、サーミスタ１０５の抵抗値を表す。
【００４９】
基準抵抗器１０６は、例えば８５乃至−３０度Ｃの温度範囲に渡りほぼ同じ抵抗値を有し得る個別オフチップコンポーネントであっても良い。他方で、サーミスタ１０５は、そのような温度範囲に渡り設計により変化しうる抵抗値を有しても良い。したがって、抵抗比の値は、温度範囲に渡り温度の関数として変化しても良い。ルックアップマップ３８０は、除算器３７０から抵抗比を受信し、抵抗比に基づく温度値を出力するよう構成されても良い。幾つかの実施形態では、ルックアップマップ３８０は、温度範囲に渡る可能な抵抗比と対応する温度値のテーブルを含む不揮発性メモリを有しても良い。このような実施形態では、ルックアップマップ３８０は、除算器３７０から抵抗比を受信し、テーブル内で最も近い抵抗比を決定し、テーブル内の最も近い抵抗比に対応する温度を出力しても良い。このような実施形態の温度出力の分解能は、このような抵抗比の値のテーブル内の可能な抵抗比値の数に依存する。例えば、ルックアップマップ３８０は、８５度Ｃから−３０度Ｃの可能な範囲に渡り１度Ｃの分解能を提供するために、１６０個のエントリを有するテーブルを有しても良い。
【００５０】
幾つかの実施形態であは、ルックアップマップ３８０は、２以上のテーブルエントリに基づき温度値を補間するよう構成されても良い。例えば、抵抗比入力が２つのテーブルエントリの抵抗比の間の中間にある場合、ルックアップマップ３８０は、２つのテーブルエントリの対応する温度出力値の間の中間である温度を計算しても良い。幾つかの実施形態では、ルックアップマップ３８０は、抵抗比と対応する温度値のテーブルの代わりに、アルゴリズムを有しても良い。このような実施形態では、ルックアップマップ３８０は、抵抗比及び温度アルゴリズムに基づく温度出力を計算しても良い。ルックアップマップ３８０内のテーブルに格納された抵抗比及び温度値、及び／又はルックアップマップ３８０のアルゴリズムで用いられるパラメータは、サーミスタ１０５及び／又は基準抵抗器１０６の知られている特徴に基づいても良い。
【００５１】
温度測定システム３００は、所与の用途の適切な温度範囲に渡り温度を測定し出力するよう構成されても良い。例えば、消費者電子機器用途では、温度測定システム３００は、８５乃至−３０度Ｃの温度値を測定し出力するよう構成されても良い。別の例として、自動車用途では、温度測定システム３００は、１４０乃至−８５度Ｃの温度値を測定し出力するよう構成されても良い。
【００５２】
最終的な温度測定値はＲＴＨ及びＲＲＥＦを含む比に基づき得るので、最終的な温度測定の精度は、ＲＴＨ又はＲＲＥＦ個々の精度ではなく、ＲＲＥＦに対するＲＴＨの相対的な値に依存し得る。ＡＤＣ３１０及びデシメータ３４０の種々の設計パラメータ（例えば、シグマ−デルタ動作の周期数、ＡＤＣ３１０の利得、及びデシメーションの次数）は、ＲＴＨ及びＲＲＥＦの個々の精度に同じ影響を与え得る。したがって、このような設計パラメータはＲＴＨ及び／又はＲＲＥＦの個々の測定に影響を与えると同時に、これらの設計パラメータは、ＲＴＨ及びＲＲＥＦを含む抵抗比に無視できる影響しか与えない。その結果、温度測定システム３００は、ＡＤＣ３１０の利得を調整すること及び／又はＡＤＣ３１０及びデシメータ３４０の正規化を実行することなく、高い精度を達成できる。
【００５３】
同様の理由で、温度測定システム３００は、バッファ１００内の利得エラーにより引き起こされるエラーを回避できる。例えば、半導体装置の不一致がバッファ１００の利得を設計より５パーセント大きくする場合、同じ５パーセントのエラーが、基準抵抗器１０６についての測定値Ｍ１及びＭ２の各々、及びサーミスタ１０５についての測定値Ｍ３及びＭ４の各々により発生し得る。このような状況では、ＲＴＨ及びＲＲＥＦの両者は、５パーセントのエラーを含み得る。しかしながら、５パーセントのエラーがＲＴＨ及びＲＲＥＦに等しく影響を与える場合、このようなエラーは、ＲＴＨ及びＲＲＥＦを含む抵抗比からキャンセルできる。したがって、温度測定出力は、バッファ１００の利得エラーの影響を受けない。
【００５４】
温度測定システム３００のアーキテクチャは、バッファ１００及び／又はＡＤＣ３１０内の可能な利得エラーをキャンセルできるので、バッファ１００及び／又はＡＤＣ３１０は、このような利得エラーに貢献し得る種々のパラメータの要件を緩和して設計できる。例えば、図１を参照して上述したように、バッファ１００の利得は、ＰＭＯＳ１３０の大きさと比べたＰＭＯＳ１３２の大きさにより影響を受け得る。ＰＭＯＳ１３０及びＰＭＯＳ１３２の大きさの比は、例えば、種々の半導体プロセス不良又は不一致により影響を受け得る。小さい寸法（例えば、ＮＭＯＳ又はＰＭＯＳ装置のチャネル幅及びチャネル長）を有するトランジスタは、大きい寸法を有するトランジスタより、半導体プロセス不良及び／又は不一致の影響を受け易い。しかしながら、不一致の誘起した利得エラーは後段でキャンセルされるので、ＰＭＯＳ１３０及びＰＭＯＳ１３２のは公称寸法で構成できる。したがって、有意な量の半導体面積が節約できる。
【００５５】
抵抗比は上述のようにΓ＝ＲＴＨ／（ＲＴＨ＋ＲＲＥＦ）のように記述できるので、デジタル計算段３１５は、ＲＴＨ及びＲＲＥＦを含む適切な比を実装するよう構成されても良い。例えば、ＤＥＭＵＸ３３０は、測定値Ｍ１及びＭ２をそれぞれデシメータ３４０ｃ及び３４０ｄへ向け、測定値Ｍ３及びＭ４をそれぞれデシメータ３４０ａ及び３４０ｂへ向けるよう構成されても良い。このような実施形態では、加算器３６０及び除算器３７０は、ＲＴＨ／（ＲＴＨ＋ＲＲＥＦ）ではなく、ＲＲＥＦ／（ＲＲＥＦ＋ＲＴＨ）の抵抗比を計算するよう結合されても良い。幾つかの実施形態では、加算器３６０の機能はバイパスされ、ＲＲＥＦ／ＲＴＨ又はＲＴＨ／ＲＲＥＦの比が用いられても良い。
【００５６】
図４は、本開示の教示に従う、温度を測定する例示的な方法４００のフローチャートを示す。ステップ４０２で、抵抗器の抵抗値に基づく第１の電流信号が生成されても良い。例えば、バッファ１００は、基準抵抗器１０６に基づく差動出力電流を生成しても良い。幾つかの実施形態では、バッファ１００は、ステップ４０２の間、第１の極性状態に設定されても良い。ステップ４０４で、第１の電流信号は、第１のデジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００５７】
ステップ４０６で、抵抗器の抵抗値に基づく第１の相補的電流信号が生成されても良い。例えば、バッファ１００の極性は、第１の極性状態から第２の極性状態に変更されても良く、バッファ１００は、基準抵抗器１０６に基づく差動出力電流を生成しても良い。したがって、ステップ４０２の間に発生したオフセット電流（例えば、ＩＯＦＦ）は、ステップ４０６の間に等価なオフセットに一致されても良い。ステップ４０８で、第１の相補的電流信号は、第１の相補的デジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００５８】
ステップ４１２で、サーミスタの抵抗値に基づく第２の電流信号が生成されても良い。例えば、バッファ１００は、サーミスタ１０５に基づく差動出力電流を生成しても良い。幾つかの実施形態では、バッファ１００は、ステップ４１２の間、第１の極性状態であっても良い。ステップ４１４で、第２の電流信号は、第２のデジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００５９】
ステップ４１６で、サーミスタの抵抗値に基づく第２の相補的電流信号が生成されても良い。例えば、バッファ１００の極性は、第１の極性状態から第２の極性状態に変更されても良く、バッファ１００は、サーミスタ１０５に基づく差動出力電流を生成しても良い。したがって、ステップ４１２の間に発生したオフセット電流（例えば、ＩＯＦＦ）は、ステップ４１６の間に等価なオフセットに一致されても良い。ステップ４１８で、第２の相補的電流信号は、第２の相補的デジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００６０】
ステップ４２０で、抵抗器の抵抗値に対応する第１のデジタル値が決定されても良い。幾つかの実施形態では、第１のデジタル値は、第１のデジタル信号及び第１の相補的デジタル信号に基づいても良い。例えば、ＤＥＭＵＸ３３０は、第１のデジタル信号（例えば、ステップ４０４中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ａへ向けても良い。同様に、ＤＥＭＵＸ３３０は、第１の相補的デジタル信号（例えば、ステップ４０８中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｂへ向けても良い。デシメータ３４０ａ及び３４０ｂは、それら個々の受信したデジタル信号を複数ビット値に変換し、それらの複数ビット値をオフセットキャンセラ３５０ａへ送信しても良い。オフセットキャンセラ３５０ａは、デシメータ３４０ｂの出力をデシメータ３４０ａの出力から減算し、基準抵抗器１０６の抵抗値に依存し得るデジタル値ＩＲＥＦを出力しても良い。
【００６１】
ステップ４２２で、サーミスタの抵抗値に対応する第２のデジタル値が決定されても良い。幾つかの実施形態では、第２のデジタル値は、第２のデジタル信号及び第２の相補的デジタル信号に基づいても良い。例えば、ＤＥＭＵＸ３３０は、第２のデジタル信号（例えば、ステップ４１４中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｃへ向けても良い。同様に、ＤＥＭＵＸ３３０は、第２の相補的デジタル信号（例えば、ステップ４１８中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｄへ向けても良い。デシメータ３４０ｃ及び３４０ｄは、それら個々の受信したデジタル信号を複数ビット値に変換し、それらの複数ビット値をオフセットキャンセラ３５０ｂへ送信しても良い。オフセットキャンセラ３５０ｂは、デシメータ３４０ｄの出力をデシメータ３４０ｃの出力から減算し、サーミスタ１０５の抵抗値に依存し得るデジタル値ＩＴＨを出力しても良い。
【００６２】
ステップ４２４で、抵抗比は、第１のデジタル値及び第２のデジタル値に基づき計算されても良い。例えば、加算器３６０及び除算器３７０は、第１のデジタル値（例えばＩＲＥＦ）及び第２のデジタル値（例えばＩＴＨ）の和により、第１のデジタル値（例えばＩＲＥＦ）を除算するよう結合されても良い。上述の式８、９に示すように、ＩＲＥＦ／（ＩＲＥＦ＋ＩＴＨ）のような比は、ＲＴＨ／（ＲＴＨ＋ＲＲＥＦ）のような抵抗比と等価であっても良い。
【００６３】
ステップ４２６で、温度出力値は、抵抗比に基づき決定されても良い。例えば、ルックアップマップ３８０は、可能な抵抗比及び対応する温度出力値のテーブルを有しても良い。ステップ４２４からの抵抗比は、テーブル内の最も近い抵抗比エントリを探すために用いることができ、対応する温度出力値が返される。
【００６４】
図４は、例示的な方法４００に関して行われる特定数のステップを示すが、方法４００は、図４に示したステップより多くの又は少ないステップで実行されても良い。例えば、方法４００は、ステップ４０６、４０８、４１６及び４１８を有しないで実行されても良い。さらに、図４は、方法４００に関して行われる特定順序のステップを示すが、方法４００に含まれるステップは、任意の適切な順序で達成されても良い。例えば、ステップ４０２及びステップ４０４は、同時に生じても良い。
【００６５】
図５は、本開示の教示に従う、較正温度測定システム５００を示すブロック図を示す。温度測定システム５００は、温度測定システム３００と同様のコンポーネントを有し、同様の測定を実行しても良い。温度測定システム５００は、オンチップ基準抵抗器（例えば、基準抵抗器５０６）の特性解析、及びこのようなオンチップ基準抵抗器を用いる温度測定の較正を提供する追加コンポーネント有しても良い。
【００６６】
幾つかの実施形態では、基準抵抗器５０６は、アナログ入力段５０５及びデジタル計算段５１５のような同じ半導体チップに配置されたオンチップ抵抗器であっても良い。例えば、基準抵抗器は、半導体チップ上に配置されたポリシリコン構造を有しても良く、「ポリシリコン抵抗器」又は「ポリ抵抗器」と称されても良い。基準抵抗器５０６のようなポリ抵抗器の値は、半導体プロセスの変動に基づき設計された抵抗値から変化し得る。例えば、ポリ抵抗器の値は、半導体プロセスの変動により最大±１０パーセント変化し得る。このような変動は、多かれ少なかれ、所与の半導体プロセスのパラメータに依存しても良い。
【００６７】
基準抵抗器５０６の可能な変動を説明するためん、温度測定システム５００は、基準抵抗器５０６を特性解析し、次に部分的に基準抵抗器５０６に基づく温度測定を較正するよう構成されても良い。例えば、温度測定システム５００を最終製品に実装する前に、基準抵抗器５０６の抵抗値は、テスト環境において高精度テスト抵抗器５０７の抵抗値と比較されても良い。幾つかの実施形態では、テスト抵抗器５０７は、基準抵抗器５０６の所望の抵抗値に等しい抵抗値を有するよう構成されても良い。以下に更に詳述するように、基準抵抗器５０６の抵抗値のテスト抵抗器５０７の抵抗値（例えば、基準抵抗器５０６の理想抵抗値）と比較した特性解析は、較正モジュール５８５に格納されても良い。次に、基準抵抗器５０６の特性解析は、温度測定システム５００を組み込んだ最終製品内の基準抵抗器５０６及びサーミスタ１０５に基づき実行され得る温度測定を調整するために用いられても良い。
【００６８】
温度測定システム５００は、アナログ入力段５０５を有しても良い。アナログ入力段３０５と同様に、アナログ入力段５０５は、バッファ１００及びＡＤＣ３１０を有しても良い。基準抵抗器５０６はアナログ入力段５０５内のオンチップ装置であっても良いので、基準抵抗器５０６は、ピンを使用しないで、バッファ１００の内部マルチプレクサに直接結合できる。温度測定中、サーミスタ１０５は、ピン５０２に結合されても良い。しかし、基準抵抗器５０６の特性解析中、テスト抵抗器５０７は、サーミスタ１０５の代わりにピン５０２に結合されても良い。テスト抵抗器５０７の結合は、例えば、温度測定システム５００がサーミスタ１０５と共に製品に組み込まれる前に、テスト環境で生じても良い。
【００６９】
テスト抵抗器５０７がピン５０２に結合され、アナログ入力段５０５は、アナログ入力段３０５について上述したのと同様の方法で一連の測定を実行しても良い。さらに、ＤＥＭＵＸ３３０、デシメータ３４０ａ−ｄ、及びオフセットキャンセラ３５０ａ―ｂは、デジタル計算段３１５について上述したのと同様の方法で、これらの測定値を複数ビット値ＩＲＥＦ及びＩＴＥＳＴに変換しても良い。
【００７０】
例えば、４個のデシメータ３４０ａ−ｄの各々は、４つの測定（例えば、測定Ｍ１乃至Ｍ４）のうちの１つの間に、ＡＤＣ３１０からデジタルビットストリームを受信するよう構成されても良い。ＤＥＭＵＸ３３０は、測定値Ｍ１をデシメータ３４０ａに、測定値Ｍ２をデシメータ３４０ｂに、測定値Ｍ３をデシメータ３４０ｃに、測定値Ｍ４をデシメータ３４０ｄに、向けても良い。測定値Ｍ１及びＭ２は、基準抵抗器５０６の反対の測定値を有しても良い。測定値Ｍ１は、バッファ１００が第１の極性設定に設定され基準抵抗器５０６が測定される第１の時間期間中のＡＤＣ３１０からのビットストリームを有しても良い。測定値Ｍ１は、バッファ１００が第２の極性設定に設定され基準抵抗器５０６が測定される第２の時間期間中のＡＤＣ３１０からのビットストリームを有しても良い。同様に、測定値Ｍ３及びＭ４は、テスト抵抗器５０７の反対の測定を有しても良い。例えば、測定値Ｍ３は、バッファ１００が第１の極性設定に設定されテスト抵抗器５０７が測定される第３の時間期間中のＡＤＣ３１０からのビットストリームを有しても良い。さらに、測定値Ｍ４は、バッファ１００が第２の極性設定に設定されテスト抵抗器５０７が測定される第４の時間期間中のＡＤＣ３１０からのビットストリームを有しても良い。
【００７１】
次に、オフセットキャンセラ３５０ａは、デシメータ３４０ａ及び３４０ｂの出力を結合し、基準抵抗器５０６の抵抗値に対応する複数ビット値ＩＲＥＦを出力しても良い。同様に、オフセットキャンセラ３５０ｂは、デシメータ３４０ｃ及び３４０ｄの出力を結合し、テスト抵抗器５０７の抵抗値に対応する複数ビット値ＩＴＥＳＴを出力しても良い。特性解析中、加算器３６０の機能はバイパスされても良い。例えば、ＩＴＥＳＴは、経路５６５を介して除算器５７０に直接向けられても良い。ＩＲＥＦも除算器５７０に向けられても良い。ＩＴＥＳＴ及びＩＲＥＦは、テスト抵抗器５０７及び基準抵抗器５０６の各々の抵抗値に反比例しても良く、ＩＴＥＳＴ／ＩＲＥＦのような電流比は、ＲＲＥＦ／ＲＴＥＳＴのような抵抗比と等価であっても良い。
【００７２】
幾つかの実施形態では、テスト抵抗器５０７は、基準抵抗器５０６の所望の理想抵抗値にほぼ等しい非常に正確な抵抗値を有しても良い。したがって、除算器５７０は、基準抵抗器５０６の実際の抵抗値（例えばＲＲＥＦ）と基準抵抗器５０６の理想抵抗値（例えばＲＴＥＳＴ）との間の特性比を計算しても良い。このような特性比は、γ＝ＲＲＥＦ／ＲＴＥＳＴのように表せる。次に、抵抗特性情報は、メモリに格納されても良い。例えば、ＲＲＥＦをＲＴＥＳＴで除算した比は、較正モジュール５８５に格納されても良い。幾つかの実施形態では、抵抗比を計算するために用いられたデータは、特性比に加えて又はその代わりに較正モジュール５８５に格納されても良い。このような実施形態では、格納された特性情報は、後の時間に（例えば、温度測定中に）特性比を計算するために用いられても良い。較正モジュール５８５は、任意の種類の不揮発性メモリを有しても良い。例えば、較正モジュール５８５は、物理的に焼き付けられた複数のデジタルヒューズを有しても良い。幾つかの実施形態では、較正モジュール５８５は、電子的にプログラムされ得る複数のＥＥＰＲＯＭビットを有しても良い。したがって、ＲＲＥＦをＲＴＥＳＴで除算した比は、後の温度測定中に、ルックアップマップ５８０に提供されても良い。
【００７３】
特性解析の実行後、テスト抵抗器５０７はピン５０２から分離され、サーミスタ１０５がピン５０２に結合されても良い。次に、温度測定システム５００は、サーミスタ１０５及び基準抵抗器１０６について図３を参照して上述したのと同様の方法で、基準抵抗器５０６及びサーミスタ１０５の測定を実行しても良い。例えば、アナログ入力段５０５は、基準抵抗器５０６についてバッファ１００の対立する極性で２つの測定を、及びサーミスタ１０５についてバッファ１００の対立する極性で２つの測定を実行しても良い。次に、ＤＥＭＵＸ３３０、デシメータ３４０ａ−ｄ、及びオフセットキャンセラ３５０ａ―ｂは、これらの測定値をサーミスタ１０５の抵抗値に対応する複数ビット値（例えばＩＴＨ）に、及び基準抵抗器５０６の抵抗値に対応する複数ビット値（例えばＩＲＥＦ）に変換しても良い。式８、９を参照して上述したのと同様に、次に、加算器３６０及び除算器３７０は、次式により表せる抵抗比を計算するよう結合されても良い。
（式１０）  Γａｃｔｕａｌ＝ＲＲＥＦ／（ＲＲＥＦ＋ＲＴＨ）
Γａｃｔｕａｌは、計算された実際の抵抗比である。ＲＲＥＦは、基準抵抗器５０６の実際の抵抗値を表す。ＲＴＨは、サーミスタ１０５の抵抗値を表す。次に、実際の抵抗比Γａｃｔｕａｌは、ルックアップマップ５８０に提供されても良い。
【００７４】
図６は、本開示の教示に従う、ルックアップマップ５８０のブロック図を示す。ルックアップマップ３８０と同様に、ルックアップマップ５８０は、抵抗比エントリ及びサーミスタ１０５の知られている特性に基づく対応する温度値を有するテーブル５８２を有しても良い。テーブル５８２内の抵抗比エントリ及び温度値は、基準抵抗器５０６の理想設計抵抗値にも基づいても良い。この理想設計抵抗値は、基準抵抗器５０６の実際の抵抗値を変化させ得るプロセス変動を説明しない。したがって、テーブル５８２内の抵抗比エントリは、理想抵抗比（Γｉｄｅａｌ）として参照され得る。ルックアップマップ５８０は、（ｉ）理想抵抗比（Γｉｄｅａｌ）、及び（ｉｉ）抵抗−特性比（γ）に基づき、実際の抵抗比（Γａｃｔｕａｌ）を計算するよう構成される抵抗比変換器５８４を有しても良い。
【００７５】
以下の一連の式により示すように、Γａｃｔｕａｌは、Γｉｄｅａｌ及びγの関数として決定されても良い。
（式１１）  Γａｃｔｕａｌ＝ＲＲＥＦ／（ＲＲＥＦ＋ＲＴＨ）
式１１は、次式のように書き換えられる。
（式１２）  Γａｃｔｕａｌ＝１／（１＋（ＲＴＨ／ＲＲＥＦ））
実際の抵抗比について解くと、次式を得る。
（式１３）  ＲＴＨ／ＲＲＥＦ＝（１／Γａｃｔｕａｌ）−１
ＲＲＥＦの理想抵抗値はＲＴＥＳＴの抵抗値であって良いので、理想抵抗比は、式１３と同様の方法で、次式のように表せる。
（式１４）  ＲＴＨ／ＲＴＥＳＴ＝（１／Γｉｄｅａｌ）−１
式１４の両辺を（１／γ）により乗算すると、次式を得る。
（式１５）  ＲＴＨ／（γ＊ＲＴＥＳＴ）＝（（１／Γｉｄｅａｌ）−１）／γ
ＲＲＥＦ＝γ＊ＲＴＥＳＴを式１４に代入すると、次式を得る。
（式１６）  ＲＴＨ／ＲＲＥＦ＝（（１／Γｉｄｅａｌ）−１）／γ
そして、式１６を式１２に代入すると、Γｉｄｅａｌ及びγの関数として次のΓａｃｔｕａｌの式を得る。
（式１７）  Γａｃｔｕａｌ＝１／（１＋（（（１／Γｉｄｅａｌ）−１）／γ））
幾つかの実施形態で、抵抗比変換器５８４は、テーブル５８２内の各エントリについてΓａｃｔｕａｌの値を計算しても良い。したがって、較正されたテーブル５８６は、テーブル５８２に含まれる各温度値についてΓａｃｔｕａｌの値及び対応する温度値を有しても良い。ルックアップマップ５８０が除算器５７０から抵抗比を受信するとき、ルックアップマップ５８０は、較正されたテーブル５８６内の最も近いΓａｃｔｕａｌエントリを決定し、対応する温度出力値を返しても良い。温度測定の分解能は、較正されたテーブル５８６内のΓａｃｔｕａｌ値の数に依存しても良い。例えば、較正されたテーブル５８６は、８５度Ｃから−３０度Ｃの範囲に渡り１度Ｃの分解能を提供するために、１６０個のエントリを有するテーブルを有しても良い。
【００７６】
幾つかの実施形態であは、ルックアップマップ５８０は、較正されたテーブル５８６内の２以上のエントリに基づき温度値を補間するよう構成されても良い。例えば、抵抗比入力がテーブル５８６内の２つのΓａｃｔｕａｌ値の間の中間にある場合、ルックアップマップ５８０は、２つのテーブルエントリの対応する温度値の間の中間である温度を計算し出力しても良い。幾つかの実施形態では、ルックアップマップ５８０は、抵抗比と対応する温度値のテーブルの代わりに、アルゴリズムを有しても良い。このような実施形態では、ルックアップマップ３８０は、実際の抵抗比、抵抗−特性比、及びサーミスタ１０５の知られている特性に基づき、温度出力を計算しても良い。
【００７７】
オンチップ基準抵抗器５０６の特性解析及び基準抵抗器５０６に基づく温度測定値の較正は、基準抵抗器エラーを最小限にしコストを低減することを可能にする。例えば、１パーセント精度の格付けを有する外部基準抵抗器の金銭的コストは、アナログ入力段５０５及び／又はデジタル計算段５１５と同じチップに基準抵抗器５０６を組み込むために用いられる追加半導体面積の金銭的コストよりも有意に大きい。さらに、基準抵抗器５０６の特性情報で温度測定値を較正することは、例えば１パーセントのオフチップ基準抵抗器による可能性より高い精度（例えば、０．１％）を達成できる。さらに、基準抵抗器５０６をオンチップに取り込むことは、温度測定システムを組み込む所与の用途に必要なピン数を低減できる。したがって、半導体パッケージングコストは低減でき、温度測定システム５００を含む用途のための印刷回路基板レイアウトの複雑さが簡略化できる。
【００７８】
図７は、本開示の教示に従う、温度測定システム５００を較正する例示的な方法７００のフローチャートを示す。
【００７９】
ステップ７０２で、基準抵抗器の抵抗値に基づく第１の電流信号が生成されても良い。例えば、バッファ１００は、基準抵抗器５０６に基づく差動出力電流を生成しても良い。幾つかの実施形態では、バッファ１００は、ステップ７０２の間、第１の極性状態であっても良い。ステップ７０４で、第１の電流信号は、第１のデジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００８０】
ステップ７０６で、基準抵抗器の抵抗値に基づく第１の相補的電流信号が生成されても良い。例えば、バッファ１００の極性は、第１の極性状態から第２の極性状態に変更されても良く、バッファ１００は、基準抵抗器５０６に基づく差動出力電流を生成しても良い。したがって、ステップ７０２の間に発生したオフセット電流（例えば、ＩＯＦＦ）は、ステップ７０６の間に等価なオフセットに一致されても良い。ステップ７０８で、第１の相補的電流信号は、第１の相補的デジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００８１】
ステップ７１２で、テスト抵抗器の抵抗値に基づく第２の電流信号が生成されても良い。例えば、バッファ１００は、テスト抵抗器５０７に基づく差動出力電流を生成しても良い。幾つかの実施形態では、バッファ１００は、ステップ７１２の間、第１の極性状態であっても良い。ステップ７１４で、第２の電流信号は、第２のデジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００８２】
ステップ７１６で、テスト抵抗器の抵抗値に基づく第２の相補的電流信号が生成されても良い。例えば、バッファ１００の極性は、第１の極性状態から第２の極性状態に変更されても良く、バッファ１００は、テスト抵抗器５０７に基づく差動出力電流を生成しても良い。したがって、ステップ７１２の間に発生したオフセット電流（例えば、ＩＯＦＦ）は、ステップ７１６の間に等価なオフセットに一致されても良い。ステップ７１８で、第２の相補的電流信号は、第２の相補的デジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００８３】
ステップ７２０で、基準抵抗器の抵抗値に対応する第１のデジタル値が決定されても良い。幾つかの実施形態では、第１のデジタル値は、第１のデジタル信号及び第１の相補的デジタル信号に基づいても良い。例えば、ＤＥＭＵＸ３３０は、第１のデジタル信号（例えば、ステップ７０４中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０へ向けても良い。同様に、ＤＥＭＵＸ３３０は、第１の相補的デジタル信号（例えば、ステップ７０８中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｂへ向けても良い。デシメータ３４０ａ及び３４０ｂは、それら個々の受信したデジタル信号を複数ビット値に変換し、それらの複数ビット値をオフセットキャンセラ３５０ａへ送信しても良い。オフセットキャンセラ３５０ａは、デシメータ３４０ｂの出力をデシメータ３４０ａの出力から減算し、基準抵抗器５０６の抵抗値に対応し得るデジタル値（例えばＩＲＥＦ）を出力しても良い。
【００８４】
ステップ７２２で、テスト抵抗器の抵抗値に対応する第２のデジタル値が決定されても良い。幾つかの実施形態では、第２のデジタル値は、第２のデジタル信号及び第２の相補的デジタル信号に基づいても良い。例えば、ＤＥＭＵＸ３３０は、第２のデジタル信号（例えば、ステップ７１４中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｃへ向けても良い。同様に、ＤＥＭＵＸ３３０は、第２の相補的デジタル信号（例えば、ステップ７１８中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｄへ向けても良い。デシメータ３４０ｃ及び３４０ｄは、それら個々の受信したデジタル信号を複数ビット値に変換し、それらの複数ビット値をオフセットキャンセラ３５０ｂへ送信しても良い。オフセットキャンセラ３５０ｂは、デシメータ３４０ｄの出力をデシメータ３４０ｃの出力から減算し、テスト抵抗器５０７の抵抗値に対応し得るデジタル値（例えばＩTEST）を出力しても良い。
【００８５】
ステップ７２４で、抵抗−特性比は、第１のデジタル値及び第２のデジタル値に基づき計算されても良い。例えば、除算器３７０は、第２のデジタル値（例えば、ＩＴＥＳＴ）を第１のデジタル値（例えばＩＲＥＦ）で除算し、基準抵抗器５０６の抵抗値をテスト抵抗器５０７の抵抗値で除算した比（例えば、ＲＲＥＦ／ＲＴＥＳＴ）と等価な値を得ても良い。式７を参照して上述したのと同様に、１つのデジタル値（例えば、ＩＴＥＳＴ）を別のデジタル値（例えばＩＲＥＦ）で除算することは、バッファ１００内の増幅器１２０の電圧オフセットをキャンセルできる。ステップ７２６で、抵抗−特性比は、メモリ内に格納されても良い。幾つかの実施形態では、メモリは、不揮発性メモリであっても良く、格納された抵抗−特性比は、後に実行される温度測定中に温度測定システム５００に利用可能であっても良い。
【００８６】
図７は、例示的な方法７００に関して行われる特定数のステップを示すが、方法７００は、図７に示したステップより多くの又は少ないステップで実行されても良い。例えば、方法７００は、ステップ７０６、７０８、７１６及び７１８を有しないで実行されても良い。さらに、図７は、方法７００に関して行われる特定順序のステップを示すが、方法７００に含まれるステップは、任意の適切な順序で達成されても良い。例えば、ステップ７０２及びステップ７０４は、同時に生じても良い。
【００８７】
図８は、本開示の教示に従う、温度を測定する例示的な方法８００のフローチャートを示す。
【００８８】
ステップ８０２で、抵抗器の抵抗値に基づく第１の電流信号が生成されても良い。例えば、バッファ１００は、基準抵抗器５０６に基づく差動出力電流を生成しても良い。幾つかの実施形態では、バッファ１００は、ステップ８０２の間、第１の極性状態であっても良い。ステップ８０４で、第１の電流信号は、第１のデジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００８９】
ステップ８０６で、抵抗器の抵抗値に基づく第１の相補的電流信号が生成されても良い。例えば、バッファ１００の極性は、第１の極性状態から第２の極性状態に変更されても良く、バッファ１００は、基準抵抗器５０６に基づく差動出力電流を生成しても良い。したがって、ステップ８０２の間に発生した電流オフセット（例えば、ＩＯＦＦ）は、ステップ８０６の間に等価なオフセットに一致されても良い。ステップ８０８で、第１の相補的電流信号は、第１の相補的デジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００９０】
ステップ８１２で、サーミスタの抵抗値に基づく第２の電流信号が生成されても良い。例えば、バッファ１００は、サーミスタ１０５に基づく差動出力電流を生成しても良い。幾つかの実施形態では、バッファ１００は、ステップ８１２の間、第１の極性状態であっても良い。ステップ８１４で、第２の電流信号は、第２のデジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００９１】
ステップ８１６で、サーミスタの抵抗値に基づく第２の相補的電流信号が生成されても良い。例えば、バッファ１００の極性は、第１の極性状態から第２の極性状態に変更されても良く、バッファ１００は、サーミスタ１０５に基づく差動出力電流を生成しても良い。したがって、ステップ８１２の間に発生したオフセット電流（例えば、ＩＯＦＦ）は、ステップ８１６の間に等価なオフセットに一致されても良い。ステップ８１８で、第２の相補的電流信号は、第２の相補的デジタル信号に変換されても良い。例えば、ＡＤＣ３１０は、シグマ−デルタＡＤＣであっても良く、バッファ１００からの差動出力電流をデジタルビットストリームに変換しても良い。
【００９２】
ステップ８２０で、基準抵抗器の抵抗値に対応する第１のデジタル値が決定されても良い。幾つかの実施形態では、第１のデジタル値は、第１のデジタル信号及び第１の相補的デジタル信号に基づいても良い。例えば、ＤＥＭＵＸ３３０は、第１のデジタル信号（例えば、ステップ８０４中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０へ向けても良い。同様に、ＤＥＭＵＸ３３０は、第１の相補的デジタル信号（例えば、ステップ８０８中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｂへ向けても良い。デシメータ３４０ａ及び３４０ｂは、それら個々の受信したデジタル信号を複数ビット値に変換し、それらの複数ビット値をオフセットキャンセラ３５０ａへ送信しても良い。オフセットキャンセラ３５０ａは、デシメータ３４０ｂの出力をデシメータ３４０ａの出力から減算し、基準抵抗器５０６の抵抗値に対応し得るデジタル値（例えばＩＲＥＦ）を出力しても良い。
【００９３】
ステップ８２２で、サーミスタの抵抗値に対応する第２のデジタル値が決定されても良い。幾つかの実施形態では、第２のデジタル値は、第２のデジタル信号及び第２の相補的デジタル信号に基づいても良い。例えば、ＤＥＭＵＸ３３０は、第２のデジタル信号（例えば、ステップ８１４中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｃへ向けても良い。同様に、ＤＥＭＵＸ３３０は、第２の相補的デジタル信号（例えば、ステップ８１８中にＡＤＣ３１０により生成されるビットストリーム）を、デシメータ３４０ｄへ向けても良い。デシメータ３４０ｃ及び３４０ｄは、それら個々の受信したデジタル信号を複数ビット値に変換し、それらの複数ビット値をオフセットキャンセラ３５０ｂへ送信しても良い。オフセットキャンセラ３５０ｂは、デシメータ３４０ｄの出力をデシメータ３４０ｃの出力から減算し、サーミスタ１０５の抵抗値に対応し得るデジタル値（例えば、ＩＴＨ）を出力しても良い。
【００９４】
ステップ８２４で、抵抗比は、第１のデジタル値及び第２のデジタル値に基づき計算されても良い。例えば、加算器３６０及び除算器３７０は、第１のデジタル値（例えばＩＲＥＦ）及び第２のデジタル値（例えばＩＴＨ）の和により、第１のデジタル値（例えばＩＲＥＦ）を除算するよう結合されても良い。式７を参照して上述したように、第１のデジタル値（例えば、ＩＲＥＦ）を、第１のデジタル値（例えば、ＩＲＥＦ）及び第２のデジタル値（例えば、ＩＴＨ）の和で除算することは、バッファ１００内の増幅器１２０の電圧オフセットをキャンセルできる。さらに、式８、９を参照して以上に示したように、このような電流値の比は、基準抵抗器５０６とサーミスタ１０５の抵抗値を含む抵抗比と等価であっても良い。ステップ８２６で、温度出力値は、抵抗比及び抵抗−特性比に基づき決定されても良い。
【００９５】
図８は、例示的な方法８００に関して行われる特定数のステップを示すが、方法８００は、図８に示したステップより多くの又は少ないステップで実行されても良い。例えば、方法８００は、ステップ８０６、８０８、８１６及び８１８を有しないで実行されても良い。さらに、図８は、方法８００に関して行われる特定順序のステップを示すが、方法８００に含まれるステップは、任意の適切な順序で達成されても良い。例えば、ステップ８０２及びステップ８０４は、同時に生じても良い。
【００９６】
図９は、本開示の教示に従う、電流モードバッファ９００の概略図を示す。バッファ９００は、図１１を参照して後に詳述する電圧を測定するよう構成され得るシステムの入力段であっても良い。
【００９７】
バッファ９００は、共通モード電圧基準（ＶＣＭ）、増幅器９２０、ＰＭＯＳトランジスタ１３０、１３２、１３４、ＮＭＯＳトランジスタ１４０、１４２、１４４、並びにスイッチ１１２及びスイッチ９１２を有しても良い。バッファ１００は、電圧を検知し、検知した電圧に基づく電流を出力するよう構成されても良い。幾つかの実施形態では、出力電流は、検知した電圧に比例しても良い。
【００９８】
幾つかの実施形態では、増幅器９２０は、複数の電圧入力のうちの１つに結合される負入力を有しても良い。例えば、増幅器９２０の負入力は、スイッチ９１２を介してＶＣＭ及びＶＸのうちの１つに結合されても良い。第１の状態では、スイッチ９１２はＶＣＭを増幅器９２０に結合し、第２の状態では、スイッチ９１２はＶＸを増幅器９２０に結合しても良い。増幅器９２０の出力は、ＰＭＯＳ１３０のゲートを駆動し得るフィードバックノード１２５に結合されても良い。ＰＭＯＳ１３０は、フィードバック電流（ＩＦＢ）を、増幅器９２０の正入力に結合されても良い抵抗器９０６に供給しても良い。幾つかの実施形態では、抵抗器９０６は、オフチップ装置であっても良い。幾つかの実施形態では、抵抗器９０６は、バッファ１００と同じ半導体チップに配置されるオンチップ装置であっても良い。ＰＭＯＳ１３０により形成されるフィードバックループは、正入力における電圧を増幅器９２０の負入力に結合される電圧と等価にするのに十分なフィードバック電流を駆動しても良い。したがって、ＶＣＭは増幅器９２０の負入力に結合され、フィードバック電流はＩＦＢ＝ＶＣＭ／Ｒ９０６のように表せる。ここで、Ｒ９０６は抵抗器９０６の抵抗値であっても良い。同様に、ＶＸが増幅器９２０の負入力に結合されるとき、フィードバック電流はＩＦＢ＝ＶＸ／Ｒ９０６のように表せる。
【００９９】
幾つかの実施形態では、バッファ９００は、バッファ１００について図１Ａを参照して上述したのと同様の方法で、出力電流を生成するよう構成されても良い。例えば、ＰＭＯＳ１３２は、任意の適切な比でＰＭＯＳ１３０をミラーするよう構成されても良く、それにより、ＩＦＢに比例し得るシングルエンド出力電流ＩＯＵＴを生成しても良い。幾つかの実施形態では、ＰＭＯＳ１３０は、スイッチ１１２に結合されても良い。スイッチ１１２は、ＩＯＵＴを２つの出力ノードのうちの１つに向けても良い。例えば、スイッチ１１２が第１の状態であるとき、スイッチ１１２は、ＩＯＵＴを正出力ノード９５４に向けても良い。スイッチ１１２が第２の状態であるとき、スイッチ１１２は、ＩＯＵＴを負出力ノード９５２に向けても良い。
【０１００】
幾つかの実施形態では、バッファ９００は、正出力ノード９５４及び負出力ノード９５２の両方から２分の１のＩＯＵＴ電流をシンクすることにより、シングルエンド出力電流ＩＯＵＴを差動出力電流に変換するよう構成されても良い。例えば、ＰＭＯＳ１３４は、ＰＭＯＳ１３２がＰＭＯＳ１３０をミラーする比の半分で、ＰＭＯＳ１３０をミラーするよう構成されても良い。したがって、ＰＭＯＳ１３２は、２分の１のＩＯＵＴと等価なシングルエンド電流を生成しても良い。ＮＭＯＳ１４０は、２分の１のＩＯＵＴ電流を受けるよう構成されても良い。ＮＭＯＳ１４０は、自己バイアスされ（つまり、ゲートが自身のドレインに結合され）、ＮＭＯＳ１４２及びＮＭＯＳ１４４のゲートバイアスを生成しても良い。ＮＭＯＳ１４２及びＮＭＯＳ１４４は、ＮＭＯＳ１４０のゲートに結合されるゲートを有し、ＮＭＯＳ１４０と同じ大きさを有するよう構成されても良い。したがって、ＮＭＯＳ１４２及びＮＭＯＳ１４４は、それぞれＮＭＯＳ１４０の２分の１のＩＯＵＴ電流をミラーするよう構成されても良い。幾つかの実施形態では、ＮＭＯＳ１４２は負出力ノード９５２に結合されるドレインを有しても良く、ＮＭＯＳ１４４は正出力ノード１５４に結合されるドレインを有しても良い。したがって、ＮＭＯＳ１４２は、負出力ノード９５２から約２分の１のＩＯＵＴの電流をシンクしても良く、ＮＭＯＳ１４４は、正出力ノード９５４から約２分の１のＩＯＵＴの電流をシンクしても良い。
【０１０１】
スイッチ１１２の状態を交番することによりバッファ９００の出力極性を交番するのに加えて、バッファ９００は、増幅器９２０の入力極性状態を交番することにより入力極性を交番するよう構成されても良い。増幅器９２０の交番する極性状態は、図１０を参照して以下に更に詳述する。
【０１０２】
図１０は、本開示の教示に従う、増幅器９２０の概略図を示す。増幅器９２０は、正入力（ＶＩＮ＋）、負入力（ＶＩＮ−）、電流源９３１及び９３２、スイッチ９１３ａ−ｄ、ＰＭＯＳ９３３及びＰＭＯＳ９３４により形成される差動対、ＮＭＯＳ９３５及びＮＭＯＳ９３６により形成される一致するトランジスタ対、ＮＭＯＳ９３７及びミラーキャパシタ９３８により形成される第２の段を有しても良い。
【０１０３】
幾つかの実施形態では、増幅器９２０は、スイッチ９１３ａ−ｄの状態に基づき極性状態を交番するよう構成されても良い。例えば、ＰＭＯＳ９３３及びＰＭＯＳ９３４は、電流源９３１によりバイアスされる入力段差動対として構成されても良い。増幅器９２０の第１の極性状態では、ＶＩＮ＋は、スイッチ９１３ａによりＰＭＯＳ９３３のゲートに結合されても良く、ＶＩＮ−は、スイッチ９１３ｂによりＰＭＯＳ９３４のゲートに結合されても良い。ＰＭＯＳ９３３のドレインは、ＮＭＯＳ９３５のドレインに結合されても良い。同様に、ＰＭＯＳ９３４のドレインは、ＮＭＯＳ９３６のドレインに結合されても良い。第１の極性状態では、スイッチ９１３ｄは、ＮＭＯＳ９３６のドレインをＮＭＯＳ９３６のゲート及びＮＭＯＳ９３５のゲートに結合し、ＮＭＯＳ９３６をＮＭＯＳ９３５もバイアスする自己バイアス装置にしても良い。したがって、第１の段の出力は、ＰＭＯＳ９３３のドレイン及びＰＭＯＳ９３５のドレインを結合するノードであっても良い。また、第１の段の出力ノードは、スイッチ９１３ｃにより、増幅器９２０の第２の段のＮＭＯＳ９３７のゲートに結合されても良い。ＮＭＯＳ９３７のドレインは、増幅器９２０の出力ノード（ＯＵＴ）で電流源９３２に結合されても良い。
【０１０４】
増幅器９２０の第２の極性状態では、スイッチ９１３ａ−ｄの各々の状態は、第２の状態に交番されても良い。例えば、ＶＩＮ−は、スイッチ９１３ａによりＰＭＯＳ９３３のゲートに結合されても良く、ＶＩＮ＋は、スイッチ９１３ｂによりＰＭＯＳ９３４のゲートに結合されても良い。ＰＭＯＳ９３３のドレインは、ＮＭＯＳ９３５のドレインに結合されても良い。同様に、ＰＭＯＳ９３４のドレインは、ＮＭＯＳ９３６のドレインに結合されても良い。第２の極性状態では、スイッチ９１３ｄは、ＮＭＯＳ９３５のドレインをＮＭＯＳ９３５のゲート及びＮＭＯＳ９３６のゲートに結合し、ＮＭＯＳ９３５をＮＭＯＳ９３６もバイアスする自己バイアス装置にしても良い。したがって、第１の段の出力は、ＰＭＯＳ９３４のドレイン及びＰＭＯＳ９３６のドレインを結合するノードであっても良い。また、第１の段の出力ノードは、スイッチ９１３ｃにより、増幅器９２０の第２の段のＮＭＯＳ９３７に結合されても良い。ＮＭＯＳ９３７のドレインは、増幅器９２０の出力ノード（ＯＵＴ）で電流源９３２に結合されても良い。ミラーキャパシタ９３８は、ＮＭＯＳ９３７のゲートからＮＭＯＳ９３７のドレインへと結合され、第１の極性状態と第２の極性状態の両方で増幅器９２０の統一利得周波数及び位相マージンを決定し得る値を有しても良い。
【０１０５】
図９に戻ると、バッファ９００は、一度に４つの可能な状態のうちの１つで動作しても良い。例えば、出力スイッチ１１２は、第１又は第２の出力スイッチ状態のいずれかで動作しても良い。本開示の目的のために、出力スイッチ１１２の交番は、ここでは、バッファ９００の出力極性の交番として参照される。さらに、増幅器９２０は、第１又は第２の極性状態のいずれかで動作しても良い。本開示の目的のために、増幅器９２０の極性状態の交番は、ここでは、バッファ９００の入力極性の交番として参照される。２つの入力極性状態及び２つの出力極性状態を有し、バッファ９００は、４つの可能な状態のうちの１つで動作しても良い。さらに、出力スイッチ９１２は、ＶＣＭ又はＶＸを増幅器９２０の負入力に結合しても良い。したがって、バッファ９００は、８つのユニークな電流モード測定の結合された合計のために、ＶＣＭを測定している間、４つの状態のうちの１つで動作し、ＶＸを測定している間、４つの状態のうちの１つで動作しても良い。これらの８個の測定値を使用して、（ｉ）バッファ９００内で生じる又はバッファ９００の下流で生じるオフセットをキャンセルすること、（ｉｉ）ＶＣＭの知られている値に基づきＶＸの値を計算することは、図１１を参照して以下に詳述する。
【０１０６】
図１１は、本開示の教示に従う、電圧測定システム９５０を示すブロック図を示す。電圧測定システム９５０は、アナログ入力段９５５、及びデジタル計算段９５６を有しても良い。幾つかの実施形態では、アナログ入力段９５５及びデジタル計算段９５６は、単一の半導体チップに含まれても良い。幾つかの実施形態では、アナログ入力段９５５の抵抗器９０６は、アナログ入力段９５５の他の部分と同じ半導体チップに含まれても良い。また、幾つかの実施形態では、抵抗器９０６は外部コンポーネントであっても良い。
【０１０７】
アナログ入力段９５５は、バッファ９００及びＡＤＣ３１０を有しても良い。上述のように、バッファ９００は、ＶＸ及びＶＣＭのうちの選択された１つに比例する差動電流信号を出力するよう構成されても良い。さらに、上述のように、バッファ９００は、２つの入力極性状態及び２つの出力極性状態の間で交番しても良い。例えば、バッファ９００は、時間期間１乃至４でＶＸの４つの測定を実行し、時間期間５乃至８でＶＣＭの４つの測定を実行しても良い。また、ＡＤＣ３１０は、バッファ９００からの８個の差動電流信号の各々を８個の個々のデジタルビットストリームに変換しても良い。ＡＤＣ３１０の出力は、デジタル計算段９５６に伝達されても良い。
【０１０８】
デジタル計算段９５６は、ＡＤＣ３１０からの１又は複数のデジタルビットストリームを受信し及び処理し並びに電圧及び／又は電圧比を計算するよう構成されるデジタルロジックを有しても良い。デジタル計算段９５６は、ＤＥＭＵＸ９５８、デシメータ３４０ａ−ｈ、減算器９６０ａ−ｄ、加算器９６１ａ−ｂ、及び除算器９７０を有しても良い。デジタル計算段９５６は、任意の適切な方法で実装されるロジックを有しても良い。例えば、デジタル計算段９５６のロジックは、ＡＳＩＣ（application-specific  integrated  circuit）で、ＦＰＧＡ（field-programmable  gate  array）で、メモリ内に格納され多目的プロセッサにより実行されるよう構成されるプログラム命令で、又はそれらの任意の組み合わせで、実装されても良い。
【０１０９】
幾つかの実施形態では、デジタル計算段９５６の入力は、ＤＥＭＵＸ９５８の入力に結合されても良い。ＤＥＭＵＸ９５８は、８対１のデマルチプレクサであっても良く、一度にデジタル計算段９５６の入力を８個のデシメータ３４０のうちの１つに結合するよう構成されても良い。バッファ９００により実行され、ＡＤＣ３１０によりデジタル形式に変換され、デシメータ３４０ａ−ｈへ向けられた、ＶＸ及びＶＣＭについての８個の異なる測定値は、式１８〜２５を参照して以下に記載するように表せる。
【０１１０】
第１の測定値Ｍ１は、デシメータ３４０ａに向けられても良い。Ｍ１は、バッファ９００が第１の入力極性状態及び第１の出力極性状態にあるときのＶＸの電流モード測定（及び後続のアナログ−デジタル変換）に基づいても良い。第１の測定値Ｍ１は、次のように表せる。
（式１８）  Ｍ１＝（（ＶＸ＋ＶＯＦＦ）／Ｒ９０６）＋ＩＯＦＦ
ここで、ＶＯＦＦは増幅器９２０の入力オフセット電圧を表す。ＩＯＦＦはＡＤＣ３１０の入力オフセット電流を表す。Ｒ９０６は抵抗器９０６の抵抗値を表す。
【０１１１】
第２の測定値Ｍ２は、デシメータ３４０ｂに向けられても良い。Ｍ２は、バッファ９００が第１の入力極性状態及び第２の出力極性状態にあるときのＶＸの電流モード測定（及び後続のアナログ−デジタル変換）に基づいても良い。第２の測定値Ｍ２は、次のように表せる。
（式１９）  Ｍ２＝（−（ＶＸ＋ＶＯＦＦ）／Ｒ９０６）＋ＩＯＦＦ
式１９に示すように、−（ＶＸ＋ＶＯＦＦ）／Ｒ９０６により表せる電流値は、式１８と比べて反転されている。これは、第２の出力極性状態では、バッファ９００は、バッファ９００の正及び負出力端子に向けられる電流の極性を交番し、それにより、ＡＤＣ３１０に出力する電流の極性を交番するからである。
【０１１２】
第３の測定値Ｍ３は、デシメータ３４０ｃに向けられても良い。Ｍ３は、バッファ９００が第２の入力極性状態及び第１の出力極性状態にあるときのＶＸの電流モード測定（及び後続のアナログ−デジタル変換）に基づいても良い。第３の測定値Ｍ３は、次のように表せる。
（式２０）  Ｍ３＝（（ＶＸ＋ＶＯＦＦ）／Ｒ９０６）＋ＩＯＦＦ
式２０に示すように、ＶＯＦＦはＶＸに加算される代わりにＶＸから減算され得る。これは、第１の入力極性状態中（例えば、測定Ｍ１中）に発生したオフセットが、第２の入力極性状態中に反転され得るからである。
【０１１３】
第４の測定値Ｍ４は、デシメータ３４０ｄに向けられても良い。Ｍ４は、バッファ９００が第２の入力極性状態及び第２の出力極性状態にあるときのＶＸの電流モード測定（及び後続のアナログ−デジタル変換）に基づいても良い。第４の測定値Ｍ４は、次のように表せる。
（式２１）  Ｍ４＝（−（ＶＸ−ＶＯＦＦ）／Ｒ９０６）＋ＩＯＦＦ
第５〜第８の測定Ｍ５〜Ｍ８は、Ｍ１〜Ｍ４がＶＸに対して実行されたのと同様の方法でＶＣＭに対して実行され、それぞれデシメータ３４０ｅ−ｈに向けられても良い。第５〜第８の測定値は、次のように表せる。
（式２２）  Ｍ５＝（（ＶＣＭ＋ＶＯＦＦ）／Ｒ９０６）＋ＩＯＦＦ
（式２３）  Ｍ６＝（−（ＶＣＭ＋ＶＯＦＦ）／Ｒ９０６）＋ＩＯＦＦ
（式２４）  Ｍ７＝（（ＶＣＭ−ＶＯＦＦ）／Ｒ９０６）＋ＩＯＦＦ
（式２５）  Ｍ８＝（−（ＶＣＭ−ＶＯＦＦ）／Ｒ９０６）＋ＩＯＦＦ
図３を参照して上述したように、各デシメータ３４０は、ＡＤＣ３１０から受信したデジタルビットストリームを複数ビットデジタル値に変換しても良い。減算器９６０ａ−ｄ、加算器９６１ａ−ｂ、及び除算器９７０は、デシメータ３４０ａ−ｈにより出力された複数ビットデジタル値を更に処理しても良い。例えば、減算器９６０ａは、デシメータ３４０ｂの出力（例えば、変換後のＭ２）を、デシメータ３４０ａの出力（例えば、変換後のＭ１）から減算しても良い。式１８と１９を結合すると、減算器９６０ａの出力は次のように表せる。
（式２６）  Ｍ１−Ｍ２＝２＊（ＶＸ＋ＶＯＦＦ）／Ｒ９０６
式２６に示すように、式１８及び１９のＩＯＦＦ（例えば、ＡＤＣ３１０の入力オフセット電流）はキャンセルされ得る。
【０１１４】
減算器９６０ｂは、デシメータ３４０ｄの出力（例えば、変換後のＭ４）を、デシメータ３４０ｃの出力（例えば、変換後のＭ３）から減算しても良い。式２０と２１を結合すると、減算器９６０ｂの出力は次のように表せる。
（式２７）  Ｍ３−Ｍ４＝２＊（ＶＸ−ＶＯＦＦ）／Ｒ９０６
減算器９６０ｃは、デシメータ３４０ｆの出力（例えば、変換後のＭ６）を、デシメータ３４０ｅの出力（例えば、変換後のＭ５）から減算しても良い。式２２と２３を結合すると、減算器９６０ｃの出力は次のように表せる。
（式２８）  Ｍ５−Ｍ６＝２＊（ＶＣＭ＋ＶＯＦＦ）／Ｒ９０６
減算器９６０ｄは、デシメータ３４０ｈの出力（例えば、変換後のＭ８）を、デシメータ３４０ｇの出力（例えば、変換後のＭ７）から減算しても良い。式２４と２５を結合すると、減算器９６０ｄの出力は次のように表せる。
（式２９）  Ｍ７−Ｍ８＝２＊（ＶＣＭ−ＶＯＦＦ）／Ｒ９０６
加算器９６１ａ及び９６１ｂは、減算器９６０ａ−ｄの出力を結合しても良い。例えば、加算器９６１ａは、減算器９６０ｂの出力を減算器９６０ａの出力に加算しても良い。式２６と２７を結合すると、加算器９６１ａの出力は次のように表せる。
（式３０）  （Ｍ１−Ｍ２）＋（Ｍ３−Ｍ４）＝（４＊ＶＸ）／Ｒ９０６
式２９に示すように、ＶＯＦＦ（例えば、増幅器９２０の入力オフセット電圧）は、減算器９６０ａ及び減算器９６０ｂの出力を結合すると、キャンセルされ得る。
【０１１５】
加算器９６１ｂは、減算器９６０ｄの出力を減算器９６０ｃの出力に加算しても良い。式２８と２９を結合すると、加算器９６１ｂの出力は次のように表せる。
（式３１）  （Ｍ５−Ｍ６）＋（Ｍ７−Ｍ８）＝（４＊ＶＣＭ）／Ｒ９０６
式３１に示すように、ＶＯＦＦ（例えば、増幅器９２０の入力オフセット電圧）は、ＶＸの測定について式３０に示したのと同様の方法で、ＶＣＭの測定についてキャンセルされ得る。
【０１１６】
加算器９６１ａ及び９６１ｂの各出力は、除算器９７０の入力に伝達されても良い。除算器９７０は、ある値を他の値で除算しても良い。例えば、除算器９７０は、加算器９６１ａの出力を加算器９６１ｂの出力で除算しても良い。式３０と３１を結合すると、除算器９７０の出力は次のように表せる。
（式３２）  （（４＊ＶＸ）／Ｒ９０６）／（（４＊ＶＣＭ）／Ｒ９０６）＝ＶＸ／ＶＣＭ
式３２に示すように、４の倍数及び抵抗器９０６の値はキャンセルされ、除算器９７０の出力はＶＸをＶＣＭで除算した比に等しくなる。したがって、除算器９７０の出力は、電圧比として表せる。
【０１１７】
幾つかの実施形態では、ＶＣＭの電圧は知られている値であっても良い。例えば、ＶＣＭは、バンドギャップ電圧に基づく知られている値であっても良い。したがって、ＶＸの値はＶＣＭの知られている値及び計算された電圧比ＶＸ／ＶＣＭに基づき決定されても良い。このような決定は、任意の適切な方法で実行されても良い。幾つかの実施形態では、除算器９７０の出力は、ルックアップマップに提供されても良い。ルックアップマップは、電圧比エントリと対応するＶＸの出力値のテーブルを有しても良い。幾つかの実施形態では、ＶＸの値は、ルックアップテーブルではなく、アルゴリズムに基づき決定されても良い。例えば、計算された比ＶＸ／ＶＣＭは、ＶＸを得るために、ＶＣＭの知られている値により乗算されても良い。
【０１１８】
本開示は、当業者が考え得る、本願明細書に記載された例である実施形態の全ての変更、代替、変形、選択肢、及び修正を包含する。同様に、適切な場合には、添付の特許請求の範囲は、当業者が考え得る、本願明細書に記載された例である実施形態の全ての変更、代替、変形、選択肢、及び修正を包含する。さらに、特定の機能を実行するよう、適応され、配置され、可能にされ、構成され、実行可能なように、動作可能なように、又は機能するようにされた装置又はシステム又は採用されている装置若しくはシステムの構成要素への添付の特許請求の範囲中の参照は、それ又は該特定の機能が作動され、オンに切り替えられ、又は解除されているか否かに拘わらず、該装置、システム又は構成要素がそのように適応され、配置され、可能にされ、構成され、使用可能にされ、動作可能にされ又は機能するようにされている限り、該装置、システム、構成要素を包含する。
【０１１９】
本願明細書に記載された全ての例及び条件文は、教育上の目的で、読者が本発明の原理及び発明者により考案された概念を理解するのを助け、技術を促進させるためであり、これらの特に記載された例及び条件に限定されず、このような本願明細書における例は本発明の優位性や劣等性を示すものとは無関係であると考えられるべきである。本発明の実施形態が詳細に記載されたが、種々の変更、置換及び修正が本発明の精神及び範囲から逸脱することなく行われうることが理解されるべきである。
【符号の説明】
【０１２０】
１００  バッファ
３１２  連続時間積分器
３４０ａ−ｄ  デシメータ
３５０ａ−ｂ  オフセットキャンセラ
３６０  加算器
５７０  除算器
５８０  ルックアップマップ
５８５  較正モジュール
９００  バッファ
９６０ａ−ｄ  減算器
９６１ａ−ｂ  加算器
９７０  除算器
【図１Ａ】
2014232108.tif 000003
【図１Ｂ】
2014232108.tif 000004
【図２】
2014232108.tif 000005
【図３】
2014232108.tif 000006
【図４】
2014232108.tif 000007
【図５】
2014232108.tif 000008
【図６】
2014232108.tif 000009
【図７】
2014232108.tif 000010
【図８】
2014232108.tif 000011
【図９】
2014232108.tif 000012
【図１０】
2014232108.tif 000013
【図１１】
2014232108.tif 000014
【外国語明細書】
2014232108000001.pdf
2014232108000002.pdf
2014232108000003.pdf
2014232108000004.pdf