(57)【要約】【課題】アニール時間を短縮できる低コストの空洞を有する半導体基板の製造方法およびその基板を用いて製作した半導体装置を提供する。【解決手段】アニールの前に、トレンチ１３の底部１３ａに接し、隣同士が接続する幅の広い一つの空洞１５をエッチングにより形成することによって、トレンチ１３の開口部１３ｂを塞ぎ、前記の空洞１３内壁を滑らかにするためのアニールの時間を大幅に短縮することができる。さらに開口部１３ｂをエピタキシャル層で塞ぐ場合に比べて低コスト化を図ることができる。その結果、短時間に形成できる低コストのＳＯＮ構造２０を有する半導体基板１００の製造方法とその基板を用いて製作した半導体装置２００を提供することができる。【選択図】        図２
2014120729.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に異方性エッチングで側壁に側壁保護膜を備えた複数のトレンチを形成する工程と、
前記側壁保護膜をマスクとして、等方性エッチングにより前記トレンチの底部の前記半導体基板をエッチングして、前記トレンチの底部に接続する小空洞を形成する工程と、
前記等方性エッチングを継続して、前記小空洞を横方向に繋いで一つの空洞を形成する工程と、
マイグレーション処理により、前記トレンチの開口部を塞ぎ、前記半導体基板の内部に一つの平板状の空洞を形成する工程と、
を含むことを特徴とする半導体基板の製造方法。
【請求項２】
前記マイグレーション処理が水素アニールであることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記トレンチの開口部の大きさが０．３μｍ〜１．５μｍ、該トレンチ間の間隔が０．３μｍ〜３．０μｍ、該トレンチの深さが０．３μｍ〜６μｍの範囲において、該トレンチのアスペクト比が１〜４であることを特徴とする請求項１または２に記載の半導体基板の製造方法。
【請求項４】
前記異方性エッチングは反応性イオンエッチングにより行なうことを特徴とする請求項１〜３のいずれか一項に記載の半導体基板の製造方法。
【請求項５】
前記異方性エッチングは、等方性エッチングと保護膜形成をこの順に交互に複数回行なうことを特徴とする請求項１〜３のいずれか一項に記載の半導体基板の製造方法。
【請求項６】
前記等方性エッチングを、前記異方性エッチングを行なう装置と同じ装置で前記異方性エッチングと等方性エッチングを連続で実施することを特徴とする請求項１〜５のいずれか一項に記載の半導体基板の製造方法。
【請求項７】
前記水素アニールの温度が１０００℃〜１２００℃であり、処理時間が５ｍｉｎ〜３０ｍｉｎであることを特徴とする請求項２に記載の半導体基板の製造方法。
【請求項８】
前記請求項１〜７のいずれか一項に記載した製造方法で形成した半導体基板を用いて製作したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、空洞を有する半導体基板の製造方法およびその基板を用いて製作した半導体装置に関する。
【背景技術】
【０００２】
空洞を有する半導体基板としてＳＯＮ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｎｏｔｈｉｎｇ）構造は信頼性の低下や、コストの上昇を招かずにＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を作製する技術として注目されている。また、圧力センサや加速度センサ等のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）センサなどの半導体装置への応用が考えられている。
【０００３】
特許文献１には、ＳＯＮ構造を形成する製造方法として、シリコンマイグレーションを利用した方法が開示されている。その内容は、図７に示すように、半導体基板５１表面に複数のトレンチ５２を形成する（同図（ａ））。その後、水素アニールすることにより表面マイグレーションを起こして、表面エネルギーが小さくなるように表面を変形させて、トレンチ上部５２ａを塞ぎ、トレンチ５２同士が繋がって、半導体基板５１内に一つの平板状の空洞５３を形成してＳＯＮ構造５４にするものである。ＳＯＮ構造５４を形成するためには、トレンチ５２のアスペクト比を高くする必要がある。
【０００４】
トレンチ５２の深さが浅く、低アスペクト比の場合はトレンチが平坦化されて空洞が形成されなくなる。そこで、低アスペクト比でも空洞が形成できる方法が特許文献２に開示されている。
【０００５】
特許文献２には、図８に示すように、半導体基板６１表面に低アスペクト比のトレンチ６２を形成する。このトレンチ６２は異方性エッチングにより形成される第１のトレンチ６３と、等方性エッチングにより第１のトレンチ６３の下部６３ａに形成され第１のトレンチ６３の開口部６３ｂの幅Ｗより広い第２のトレンチ６４からなる。
その後、水素アニール処理によるシリコンマイグレーションを利用して、第１のトレンチの開口部６３ｂを塞いで、ＳＯＮ構造６５を形成する方法が示されている。第１のトレンチ６３の深さは、全体のトレンチ６２の深さの１／３から１／２にすることが記載されている。
【０００６】
また、特許文献３では、複数のトレンチの下部にトレンチの開口部の幅より広い空洞を繋がるように形成し、トレンチの開口部をエピタキシャル成長膜で塞ぎ、水素アニールで波形形状をした空洞内部を丸みを帯びた形状にすることが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２７３９９３号公報
【特許文献２】特開２００２−３２４８３６号公報
【特許文献３】特開２００６−７５９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１の作製方法では、（１）空洞を十分に厚くできない。（２）水素アニールに時間がかかり生産性が低いという２つの課題がある。
ＳＯＮ構造で圧力センサなどの半導体装置を作製する場合、ＳＯＮ構造の空洞が圧力差で潰れないように、空洞の厚さをできるだけ厚くする必要がある。空洞を厚くするには、トレンチの体積を増やせばよい。このトレンチの体積を増やす方法としては、（１）トレンチを深くする。（２）トレンチの幅を広くする等が挙げられる。
【０００９】
トレンチの深さと空洞の厚さの依存性について、本発明者は検証実験を行なった。その結果を図９に示す。
図９は、検証試験におけるＳＥＭ（走査型電子顕微鏡）による観察写真図を模写した断面図である。検証試験の結果、直径０．８μｍのトレンチで、深さ４μｍのとき、空洞の厚さは１．５μｍとなり、深さ６μｍのとき、空洞の厚さは２．０μｍとなり、深さ７μｍのとき、図９に示すように、半導体基板５１内に平板状の空洞５５が２段に分かれて形成される（アスペクト比＝８以上）。
【００１０】
尚、特許文献１で一定以上アスペクト比が大きくなると、空洞が２段に分割されることが報告されており、検証試験の結果と一致する。
前記のようにＳＯＮ構造の空洞の厚さを大きくするには、トレンチ５２を深くする必要があるが、トレンチ５２を深くしすぎると、前記したように空洞が分離して複数段形成されるため、厚い空洞のＳＯＮ構造を形成することが困難になる。
【００１１】
また、特許文献１の作製方法のもう１つの課題が水素アニールに時間がかかり生産性が低いことである。例えば、本発明者の検証実験によれば、図１０に示すように、直径０．６μｍ、深さ３μｍのトレンチを１１００℃で水素アニールした場合、ＳＯＮ構造５４の形成まで２０ｍｉｎ程度要する。
【００１２】
図１０は、検証試験におけるＳＥＭによる観察写真図を模写した断面図であり、同図（ａ）はアニール前の図、同図（ｂ）は５ｍｉｎアニールしたときの図、同図（ｃ）は２０ｍｉｎアニール後の図である。直径０．６μｍ、深さ３μｍのトレンチを水素アニールによりＳＯＮ構造５４へ変形する途中経過を観察すると、まず、半導体基板５１表面のトレンチ５２(図１０（ａ）)が変形して、つぎに、トレンチ５２と同じ数の縦長の空洞５３ａができる（アニール時間５ｍｉｎ後、図１０（ｂ））。つぎに、縦長の空洞５３ａが徐々に球体に変形し、隣り合う空洞５３ａが繋がり、一つの平板状の空洞５３ができる（アニール時間２０ｍｉｎ後、図１０（ｃ））。というステップを経過する。
【００１３】
つまり、図１０（ｂ）の形状になるまでは５ｍｉｎと短いが、図１０（ｃ）の形状のＳＯＮ構造５４になるまでは２０ｍｉｎもかかる。
このように、特許文献１で示されている従来の作製方法では、図１０に示すように、個々の空洞５３ａが変形し、隣同士が繋がり一つの平板状の空洞５３になるのに時間がかかるため、水素アニール時間が長くなる。
【００１４】
また、特許文献２では、低アスペクト比のトレンチ６２で、ＳＯＮ構造を形成する方法であるので一つの平板状の空洞を厚く形成することは困難である。また、特許文献２に記載されているように第１のトレンチ６３の深さを、全体のトレンチ６２の深さの１／３から１／２にすると、第１のトレンチ６３の下部６３ａに形成される第２のトレンチ６４同士は繋がらないで離れて形成される。本発明者の検証実験によれば、第２のトレンチ６４同士が離れていると水素アニールなどによる表面マイグレーションで一つの平板状の空洞を形成するためには長い処理時間を必要とする。
【００１５】
また、特許文献３では、トレンチの開口部を塞ぐために、開口部にエピタキシャル成長膜を形成する必要がある。そのため、空洞上のシリコン層の厚さ（Ｓｉダイアフラムの厚さ）はエピタキシャル成長層の厚さで決定される。このため、アニールによる半導体材料のマイグレーションによりシリコン層が形成されないため、エピタキシャル成長層を厚く形成する必要がる。
【００１６】
この発明の目的は、前記の課題を解決して、低コストで厚い空洞を有する半導体基板の製造方法およびその基板を用いて製作した半導体装置を提供することである。
【課題を解決するための手段】
【００１７】
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、半導体基板表面に異方性エッチングで側壁に側壁保護膜を備えた複数のトレンチを形成する工程と、前記側壁保護膜をマスクとして、等方性エッチングにより前記トレンチの下部の前記半導体基板をエッチングして、前記トレンチの下部に接続する小空洞を形成する工程と、前記等方性エッチングを継続して、前記小空洞を横方向に繋いで一つの空洞を形成する工程と、マイグレーション処理により、前記トレンチの開口部を塞ぎ、前記半導体基板の内部に前記の一つの平板状の空洞を形成する工程と、を含む半導体基板の製造方法とする。
【００１８】
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記マイグレーション処理が水素アニールであるとよい。
また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、前記トレンチの開口部の大きさが０．３μｍ〜１．５μｍ、該トレンチ間の間隔が０．３μｍ〜３．０μｍ、該トレンチの深さが０．６μｍ〜１２μｍの範囲において、該トレンチのアスペクト比が２〜８であるとよい。
【００１９】
また、特許請求の範囲の請求項４記載の発明によれば、請求項１ないし３のいずれか一項に記載の発明において、前記異方性エッチングは反応性イオンエッチングにより行なうとよい。
【００２０】
また、特許請求の範囲の請求項５に記載の発明によれば、請求項１ないし３のいずれか一項に記載の発明において、前記異方性エッチングは、等方性エッチングと保護膜形成をこの順に交互に複数回行なうとよい。
【００２１】
また、特許請求の範囲の請求項６に記載の発明によれば、請求項１、２もしくは４のいずれか一項に記載の発明において、前記等方性エッチングを、前記異方性エッチングと同じ装置で前記トレンチの側壁に側壁保護膜を形成するためのガスを流さないでエッチングを行なうことにより、前記異方性エッチングと等方性エッチングを連続で実施するとよい。
【００２２】
また、特許請求の範囲の請求項７に記載の発明によれば、請求項２に記載の発明において、前記水素アニールの温度が、１０００℃〜１２００℃であり、処理時間が５ｍｉｎ〜３０ｍｉｎであるとよい。
【００２３】
また、特許請求の範囲の請求項８に記載の発明によれば、前記請求項１〜７のいずれか一項に記載した製造方法で形成した半導体基板を用いて製作した半導体装置とする。
【発明の効果】
【００２４】
この発明によれば、低コストの空洞有する構造を有する半導体基板の製造方法を提供することができる。
また、この半導体基板を用いて、圧力センサなどの半導体装置を製作することができる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態について、その概要を説明す工程図である。
【図２】この発明の１実施例に係る空洞を有する半導体基板の製造方法であり、（ａ）〜（ｅ）は工程順に示す要部製造工程断面図である。
【図３】図２（ｄ）の工程での要部平面図である。
【図４】等方性エッチングでトレンチ下部に形成した空洞の写真図である。
【図５】等方性エッチング後のトレンチ１３と一つの空洞１５の形状を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した断面図、（ｃ）は（ａ）のＢ−Ｂ線で切断した断面図である。
【図６】図２（ｅ）の空洞１６を有する半導体基板１００を用いて製作した半導体装置２００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断したときの要部断面図である。
【図７】従来のＳＯＮ構造５４を形成する方法を説明する図であり、（ａ）はトレンチ５２を形成した図、（ｂ）水素アニールしてＳＯＮ構造５４を形成した図である。
【図８】トレンチ５２の幅より大きい空洞５３をトレンチ５２の下部５２ａに接して形成した断面図である。
【図９】検証試験におけるＳＥＭ（走型電子顕微鏡）による観察写真図を模写した断面図である。
【図１０】検証試験におけるＳＥＭによる観察写真図を模写した断面図であり、（ａ）はアニール前の図、（ｂ）は５ｍｉｎアニールしたときの図、（ｃ）は２０ｍｉｎアニール後の図である。
【発明を実施するための形態】
【００２６】
図１は、実施の形態について、その概要を説明す工程図である。この工程断面図は、ＳＯＮ構造を有する半導体基板の製造工程を示す。
まず、図１（ａ）において、半導体基板１（シリコン基板や炭化ケイ素基板）表面（４）に、異方性エッチングを行い、複数のトレンチ２を形成する。
【００２７】
つぎに、図１（ｂ）において、トレンチ２の下部２ａだけを選択的に等方性エッチングすることで、フラスコ型の形状をした空洞を形成し、この空洞を広げて互いに繋げて、一つの空洞３を形成する。
【００２８】
つぎに、図１（ｃ）において、水素雰囲気などの還元性雰囲気でアニールすることにより半導体基板１表面のトレンチ２の開口部２ｂを塞ぎ、空洞３内の平坦化を行って、一つの平板状の空洞４を形成する。
【００２９】
つぎに、前記の実施の形態を以下の実施例で具体的に説明する。
【実施例１】
【００３０】
図２は、この発明の１実施例に係るＳＯＮ構造を有する半導体基板の製造方法であり、同図（ａ）〜同図（ｅ）は工程順に示す要部製造工程断面図である。尚、図３は、図２（ｄ）の工程での要部平面図である。
【００３１】
まず、図２（ａ）において、例えば、シリコン基板である半導体基板１０表面に、マスク１１を形成する。このマスク１１は、例えば、ＳｉＯ２膜（０．５μｍ）である。
つぎに、図２（ｂ）において、異方性エッチングで複数のトレンチ１３を形成する。エッチング方法は等方性エッチング（例えばＳＦ６によるエッチング）と保護膜の堆積（例えばＣ４Ｆ８による成膜）を繰り返す方法（ボッシュプロセス）や反応性イオンエッチング（ＲＩＥ）等、側壁に側壁保護膜１４を形成する方法であればよい。例えば、ＲＩＥの場合、ガスはＳＦ６，ＨＢｒ，Ｏ２を用い、トレンチ１３を形成しながらトレンチ側壁１３ｃにシリコン酸化膜の側壁保護膜１４を形成する。このシリコン酸化膜（側壁保護膜１４）は、ここでは反応性イオンエッチングで形成されるシリコン−酸素−フッ素の重合体の絶縁膜（シリコン酸化膜系絶縁膜）を指す。
【００３２】
トレンチ形成するためのＲＩＥの条件の一例を以下に示す。ＳＦ６＝５０ｓｃｃｍ、Ｏ２＝１０ｓｃｃｍ（Ｏ２雰囲気）、ＨＢｒ＝１０ｓｃｃｍ、圧力＝２Ｐａ、ソースパワー＝１０００Ｗ、バイアス＝３００Ｗである。尚、Ｓは硫黄、Ｆはフッ素、Ｏは酸素、Ｈは水素、Ｂｒは臭素、Ｐａはパスカル、Ｗはワットである。トレンチの寸法の一例としては、例えば直径０．８μｍ、深さ３μｍであり、このトレンチ１３の中心Ｑは正方形の格子上に配置し、トレンチ１３間の間Ｌは０．８μｍである。
【００３３】
前記の異方性エッチングは、側壁保護膜１４の形成とエッチングを同時または交互に実施する。このプロセスにより、側壁保護膜１４の形成とトレンチ１３は同時に形成される。トレンチ１３の直径Ｄは０．３μｍ〜１．５μｍとし、その間隔Ｌを０．３μｍ〜３．０μｍにする。好ましくは、トレンチ１３の直径Ｄは０．８μｍ程度で、その間隔Ｌは０．８μｍ程度以下がよい。トレンチ１３の直径Ｄが０．３μｍ未満、間隔Ｌが０．３μｍ未満では、トレンチ１３の下部１３ａに繋がる一つの平板状の空洞１５の厚さＫが良好な厚さで形成されなくなる。一方、トレンチ１３の直径Ｄが１．５μｍ超では、トレンチ１３の開口部１３ｂを塞ぐための水素アニールの処理時間が長くなる。本発明では間隔Ｌはアニール時間には影響しない。因みに間隔Ｌが広いとトレンチ１３下部１３ａの小空洞を繋ぐことが難しくなる。間隔Ｌが狭いと、トレンチ１３部も隣同士がくっつき，ＳＯＮ化してＳＯＮ構造２０の上部のシリコン層１８が薄過ぎて好ましくない。
【００３４】
つまり、これらの範囲から外れると所定の水素アニール時間で、トレンチ１３の開口部１３ｂを良好な状態で塞ぐことが困難になる。また、トレンチ１３の深さＴは０．３μｍ〜６μｍである。ただし、この寸法は等方性エッチング後のトレンチ深さの寸法を示している。等方性エッチングをすると、上方向にシリコンが削れトレンチが浅くなるので、あらかじめ等方性エッチングの量を見越して、深めにトレンチを形成する必要がある。
【００３５】
前記のトレンチ１３の直径Ｄと間隔Ｌが好ましい範囲では、トレンチ１３の深さＴは３．２μｍ程度以下、好ましくは２μｍにするとよい。それは、一つの平板状の空洞１５の上に小空洞が形成しないようにするためである。前記のトレンチ１３の深さＴが０．３μｍ未満では、一つの平板状の空洞１５の厚さＫが小さくなり過ぎる。一方、６μｍ超では、一つの平板状の空洞１５が良好に形成されない。
【００３６】
また、トレンチ１３の直径Ｄ、トレンチ１３間の間隔Ｌ、トレンチ１３の深さＴが前記の範囲内にあるとき、トレンチ１３のアスペクト比（直径／深さ）を１〜４の範囲にするとよい。(アスペクト比は空洞が形成しない範囲に設定する必要があります)この範囲から外れると一つの平板状の空洞１５が良好に形成されない。特に、アスペクト比が4超になると、一つの平板状の空洞１５の上に小空洞が形成されるようになる。このトレンチ１３のアスペクト比は、好ましくは２．５程度がよい。
【００３７】
つぎに、図２（ｃ）において、トレンチ１３の下部１３ａのみを選択的に等方性エッチングして、それぞれのトレンチ１３の下部１３ａに形成される小さな個々の空洞を繋がるまでエッチングを続ける。この等方性エッチングを異方性エッチングと同じ装置で連続処理することで、生産性が向上できる。このとき、トレンチ側壁１３ｃにはＲＩＥで形成されるシリコン−酸素−フッ素の重合体である保護膜（側壁保護膜１４：シリコン酸化膜系絶縁膜）がマスクとして残っているため、トレンチ側壁１３ｃはエッチングされずトレンチ１３の下部１３ａだけを選択的にエッチングすることができる。等方性エッチングの条件は、例えば、上記ＲＩＥでＳＦ６＝５０ｓｃｃｍ、ＨＢｒ＝１０ｓｃｃｍ、Ｏ２＝０ｓｃｃｍ（無酸素雰囲気）、圧力＝２Ｐａ、ソースパワー＝１０００Ｗ、バイアス＝１００Ｗとする。バイアスは３００Ｗでも構わないが、側壁保護膜１４のエッチング量が大きくなるので、小さなバイアスで行う方が好ましい。この側壁保護膜１４を形成するためのガス（ここでは、Ｏ２）を流さない（無酸素雰囲気にする）ことで、新たな側壁保護膜１４は形成されず、等方性エッチングができる。この作製方法で、トレンチ１３の下部１３ａのみを選択的に等方性エッチングした実例を図４に示す。等方性エッチングのエッチング量は、狙いの空洞１５の厚さＫから逆算して決める。寸法の一例としては、例えば深さ方向で異方性エッチングよりさらに５μｍ程度の深さにエッチングして個々の空洞（フラスコ状の空洞）を繋げて一つの空洞１５にする。この一つの空洞１５が水素雰囲気などの還元性雰囲気でアニールすることで、トレンチ１３の開口部１３ｂが塞がれ、空洞１５内壁が平坦化された一つの平板状の空洞１６になる。この一つの平板状の空洞１６の厚さＫｏは数μｍになり、図７および図８で説明した従来の製造方法で形成される一つの平板状の空洞の厚さの１．５倍〜数倍の厚さにすることができる。
【００３８】
つぎに、図２（ｄ）において、ＳｉＯ２のマスク１１および側壁保護膜１４（シリコン酸化膜系絶縁膜）を除去する。例えば、ＳｉＯ２のマスク１１およびシリコン酸化膜系絶縁膜である側壁保護膜１４をＨＦ液につけ、除去する。
【００３９】
尚、図２（ｄ）の断面図だと、一見すると一つの空洞１５上の半導体層１ａは支えがなく落下するように見えるが、図３の平面図に示すように、半導体層１１ａの表面はすべて繋がっており、落下することはない。
【００４０】
つぎに、図２（ｅ）において、マイグレーション処理である水素アニールを行い、トレンチ１３の開口部１３ｂを塞ぎ、空洞１３内壁を滑らかに（平坦化）して一つの平板状の空洞１６を形成する。この水素アニール条件は、例えば、温度１１００℃、時間１０ｍｉｎである。この水素アニール条件としてはアニール温度を１０００℃〜１２００℃、処理時間を５ｍｉｎ〜３０ｍｉｎの範囲にするとよい。アニール温度が１０００℃未満では、トレンチの開口部を塞ぐための処理時間が長く掛かる。一方、このアニール温度が１２００℃超では、水素アニール炉が特殊で高価な専用の炉が必要となる。また、水素アニール時間が３０ｍｉｎ超では生産性が良くない。そのため、好ましくは、アニール温度を１１００℃程度、処理時間を１０ｍｉｎ程度にするとよい。
【００４１】
予め、等方性エッチングにより、個々の空洞を繋げて一つの空洞１５を形成しているので、トレンチ１３の開口部１３ｂを塞ぐための水素アニール時間は特許文献１，２の場合に比べて短縮できる。
【００４２】
図５は、等方性エッチング後のトレンチ１３と一つの空洞１５の形状を示す図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した断面図、同図（ｃ）は同図（ａ）のＢ−Ｂ線で切断した断面図である。等方性エッチングでは、図５に示すように格子（ここでは正方形格子）上にトレンチ１３の中心Ｑを配置する場合、等方性エッチングの時間が十分でないと、同図（ａ）に示すように対角線上の中心Ｑ同士の中央Ｒにシリコンの柱１７ができる。しかし柱１７があっても、次工程の水素アニールで、シリコンが平坦化され、柱１７は急速に消滅するので、特に問題になることはない。
【００４３】
一つの平板状の空洞１６を形成した後に、必要に応じてエピタキシャル成長層により一つの平板状の空洞１６の上のシリコン層１８の厚さを厚くすることができる。
本発明により、（１）一つの平板状の空洞１６の厚さＫを厚くできる。（２）水素アニール前に一つの空洞１５を形成するため、水素アニール時間が大幅に短縮される。といった効果がある。
【００４４】
また、本発明では、エッチング工程でトレンチ１３間を繋げ、１つの空洞１５を作るため、一つの平板状の空洞１６は水素アニールで上下２段に分割することがない。また、一つの平板状の空洞１６の厚さＫは等方性エッチングにより容易に制御できる。
【００４５】
また、本発明により、従来技術（特許文献１や２）では実現できなかった一つの平板状の厚い空洞１６を形成することができる。そのため、静電容量を小さくでき、ＳＯＩ基板の代用としての応用が期待できる。また、ＳＯＮ構造２０が応力でつぶれることが防止されて、一つの平板状の空洞１６の天井２１と床２２（コンデンサの対向電極となる）が潰れることがなく大面積化が可能なため、本発明のＳＯＮ構造２０を有する半導体基板１００はＭＥＭＳセンサである半導体装置２００への応用範囲が拡大される。勿論、コンデンサを形成するためには、一つの平板状の空洞１６上のシリコン層１８の両側は半導体基板１１から絶縁膜などで電気的に絶縁する必要がある。
【００４６】
また、従来技術（特許文献１）では水素アニールの表面マイグレーション現象を利用して、隣同士のトレンチを繋げて一つの平板状の空洞にする。一方、本発明では、水素アニール前に高アスペクト比（＝２〜８）のトレンチ１３の下部１３ａに形成した個々の空洞を繋げてトレンチ１３の下部１３ａに接続する一つの空洞１５を予め形成しているので、トレンチ１３の開口部１３ｂを塞いで一つの平板状の空洞１６を形成するための水素アニールの処理時間を短縮することができる。
【００４７】
また、本発明では、トレンチ１３の開口部１３ｂを塞ぐためのエピタキシャル膜の形成は必要なく、還元性雰囲気でのアニールによりトレンチ１３の開口部１３ｂを塞ぐため、アニールにより形成されたシリコン層１８を形成することができる。このため、その上にエピタキシャル成長層を形成する必要がないかもしくはエピタキシャル成長層形成する場合でもその厚さを薄くすることができる。よって低コスト化ができる。
【実施例２】
【００４８】
図６は、図２（ｅ）のＳＯＮ構造２０を有する半導体基板１００を用いて製作した半導体装置２００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断したときの要部断面図である。この半導体装置２００は圧力センサを例として挙げた。ＳＯＮ構造２０を構成する上部のシリコン層１８（ＣＡＰ層）が圧力センサのホイートストンブリッジを構成する抵抗３１を含むダイアフラム３０となる。その周りに図示しないＩＣ回路などが形成される。抵抗３１はシリコン層１８とは導電型が異なる拡散層で形成される。
【００４９】
このＳＯＮ構造２０を有する半導体基板１００は、圧力センサの他に加速度センサなどのＭＥＭＳセンサである半導体装置を製作する基板として用いられる。
以上の説明では、シリコン基板を用いた例を説明したが、炭化ケイ素などシリコン以外の半導体基板においても同様の効果を得ることができる。
【符号の説明】
【００５０】
１，１１  半導体基板
２，１３  トレンチ
２ａ、１３ａ  下部
２ｂ，１３ｂ  開口部
３，１５  一つの空洞
４、１６  一つの平板状の空洞
１１ａ  半導体層
１２    マスク（ＳｉＯ２膜）
１３ｃ  トレンチ側壁
１４    側壁保護膜（シリコン酸化膜系絶縁膜）
１８    シリコン層
２０    ＳＯＮ構造
３０    ダイアフラム
３１    抵抗
１００    ＳＯＮ構造を有する半導体基板
２００    半導体装置
【図１】
2014120729.tif 000003
【図２】
2014120729.tif 000004
【図３】
2014120729.tif 000005
【図４】
2014120729.tif 000006
【図５】
2014120729.tif 000007
【図６】
2014120729.tif 000008
【図７】
2014120729.tif 000009
【図８】
2014120729.tif 000010
【図９】
2014120729.tif 000011
【図１０】
2014120729.tif 000012