(57)【要約】【課題】駆動回路を配設した基板に、別途形成した発光素子等を含むエピフィルムを転写して、発光素子と駆動回路とを配線して発光デバイスを形成する場合、発光素子に高精度で配線を行なうことが難しく、配線による発光効率の低下を招くなどの問題があった。【解決手段】エピフィルム製造用基材３３１上に、ＡｌＡｓ剥離層３５３を介して発光サイリスタアレイ３０２と＋印のアライメントマーク１３とを形成する第１のステップと、駆動回路を配設したＳｉ基板２０１に、エピフィルム製造用基材３３１から剥離した発光サイリスタアレイ３０２及びアライメントマーク１３を、相対的位置関係を変えることなく転写する第２のステップと、アライメントマーク１３を基準として、Ｓｉ基板２０１に転写された発光サイリスタアレイ３０２に対して配線を施す第３のステップとにより、発光サイリスタアレイ３０２を形成する。【選択図】図５
2014110291.tif 000002
【特許請求の範囲】
【請求項１】
駆動回路が配設された基板と、
前記基板上に形成された接着層と、
前記接着層上に配設された発光素子アレイと、
前記接着層上に配設された位置合わせパターンと、
前記位置合わせパターンを基準にして前記発光素子アレイに施した配線と
を備えたことを特徴とする発光デバイス。
【請求項２】
対をなす前記発光素子アレイと前記位置合わせパターンとが、複数対直線状に配列されていることを特徴とする請求項１記載の発光デバイス。
【請求項３】
前記発光素子アレイは、発光サイリスタアレイであることを特徴とする請求項１又は２記載の発光デバイス。
【請求項４】
前記配線は前記発光サイリスタアレイのゲート電極と前記駆動回路の駆動端子を電気的に接続する個別配線であることを特徴とする請求項３記載の発光デバイス。
【請求項５】
前記駆動端子は、前記個別配線の配線精度誤差を許容する分だけ拡張して形成されていることを特徴とする請求項４記載の発光デバイス。
【請求項６】
前記発光素子アレイは、最下層に密着層を備えたことを特徴とする請求項１乃至５の何れかに記載の発光デバイス。
【請求項７】
前記位置合わせパターンは、最下層に密着層を備えたことを特徴とする請求項１乃至６の何れかに記載の発光デバイス。
【請求項８】
前記駆動回路を駆動回路形成用基材上に形成し、前記接着層上に配設したことを特徴とする請求項１乃至７の何れかに記載の発光デバイス。
【請求項９】
発光素子製造用基材上に、剥離層を介して発光素子アレイと位置合わせパターンとを形成する第１のステップと、
駆動回路を配設した基板に、前記発光素子製造用基材から剥離した発光素子アレイ及び位置合わせパターンを、相対的位置関係を変えることなく転写する第２のステップと、
前記位置合わせパターンを基準として、前記基板に転写された前記発光素子アレイに対して配線を施す第３のステップと
を有することを特徴とする発光デバイスの製造方法。
【請求項１０】
前記基板上に、前記転写される発光素子アレイ及び前記位置合わせパターンを載置する接着層を設けたことを特徴とする請求項９記載の発光デバイスの製造方法。
【請求項１１】
前記第２のステップにおいて、対をなす前記発光素子アレイと前記位置合わせパターンとを、複数対直線状に転写することを特徴とする請求項９又は１０記載の発光デバイスの製造方法。
【請求項１２】
前記発光素子アレイは、発光サイリスタアレイであることを特徴とする請求項９乃至１１の何れかに記載の発光デバイスの製造方法。
【請求項１３】
前記第３のステップにおいて、前記発光サイリスタアレイのアノード電極に配線を施すことを特徴とする請求項１２記載の発光デバイスの製造方法。
【請求項１４】
前記第３のステップより前に、前記基板に、駆動回路形成用基材上に形成した前記駆動回路を転写するステップを設けたことを特徴とする請求項９乃至１３の何れかに記載の発光デバイスの製造方法。
【請求項１５】
駆動回路が配設された基板と、
前記基板上に形成された接着層と、
前記接着層上に配設された発光素子アレイと、
前記接着層上に配設された位置合わせパターンと、
前記位置合わせパターンを基準にして前記発光素子アレイに施した配線と
を備えた発光デバイスと、
前記発光デバイスを支持する支持体と、
前記発光素子アレイからの光を導くレンズアレイと
を有することを特徴とする発光素子プリントヘッド。
【請求項１６】
駆動回路が配設された基板と、
前記基板上に形成された接着層と、
前記接着層上に配設された発光素子アレイと、
前記接着層上に配設された位置合わせパターンと、
前記位置合わせパターンを基準にして前記発光素子アレイに施した配線と
を備えた発光デバイスと、
前記発光デバイスを支持する支持体と、
前記発光素子アレイからの光を導くレンズアレイと
を有する発光素子プリントヘッドと、
前記発光素子プリントヘッドによって、帯電された表面に選択的に光を照射されて静電潜像を形成する像担持体と、
前記静電潜像を現像する現像部と
を有し、記録媒体上に前記現像部により現像された画像を形成することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真式プリンタ等の画像形成装置に使用される発光素子プリントヘッドを構成する発光デバイス及びその製造方法に関する。
【背景技術】
【０００２】
従来、駆動回路をガラスやＳｉの基板上に形成し、別途発光素子をガリウム砒素の基板上に形成し、ガリウム砒素基板上に形成した剥離層をエッチングして発光素子を分離し、分離した発光素子を駆動回路が形成された基板に転写し、発光素子と駆動回路を配線で電気的に接続することで、ＬＥＤプリントヘッドなどの発光デバイスを形成する構造が提案されている。発光素子は薄膜のまま、剥離、転写形成されているため、個別に接続するワイヤーボンディングなどを用いず、フォトリソグラフィ法などで基板上の発光素子、駆動回路等を一括に配線できる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２０７４４４号公報（段落００２１〜００２６、図５〜図７）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、この方法では発光素子と駆動回路が全く別の基板で形成されるため、正確な配線を実施するためには、転写工程での高精度の位置合わせが要求され、現在では、この転写工程の位置合わせ精度にミクロンオーダーが要求される。現在実用化されているＬＥＤプリントヘッドの発光素子は、例えば、１インチ当たりのドット数が１２００ドット、即ち１２００ｄｐｉであり、発光素子サイズが約１０μｍと高精細に形成されている。この発光素子および駆動回路に対して正確に配線を接続するためには、転写の位置合わせ精度と配線の位置合わせ精度を両方合わせて、大きくとも±３μｍ以下の位置合わせ精度が要求される。転写による位置ずれが大きくなると、意図しない箇所でショートしたり、断線したりして電気的に接続できなくなったり、発光素子に対して精度の高い配線が出来ないため、配線によって発光部による出光を妨げる領域が拡大し、発光効率を下げてしまうなどの問題があった。
【課題を解決するための手段】
【０００５】
本発明による発光デバイスは、駆動回路が配設された基板と、前記基板上に形成された接着層と、前記接着層上に配設された発光素子アレイと、前記接着層上に配設された位置合わせパターンと、前記位置合わせパターンを基準にして前記発光素子アレイに施した配線とを備えたことを特徴とする。
【０００６】
本発明による発光デバイスの製造方法は、発光素子製造用基材上に、剥離層を介して発光素子アレイと位置合わせパターンとを形成する第１のステップと、駆動回路を配設した基板に、前記発光素子製造用基材から剥離した発光素子アレイ及び位置合わせパターンを、相対的位置関係を変えることなく転写する第２のステップと、前記位置合わせパターンを基準として、前記基板に転写された前記発光素子アレイに対して配線を施す第３のステップとを有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、発光部にかかる配線を高精度で実施でき、配線による遮光での出力光量低下を最小限に抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明による実施の形態１の発光デバイスの構成を概略的に示す要部平面図である。
【図２】図１に示す点線で囲んだ領域Ｄ１を部分拡大した部分拡大図である。
【図３】図２に示すＡ−Ａ断面図である。
【図４】図２に示すＢ−Ｂ断面図である。
【図５】実施の形態１において、発光デバイスの組み立て手順を簡略化して説明するための製造工程図であり、（ａ）は、発光素子形成工程が終了した段階の半導体層の構成を示す平面図、（ｂ）は、駆動素子形成工程が終了した段階の半導体層の構成を示す平面図、（ｃ）は、転写工程の説明に供する平面図、（ｄ）は、配線工程の説明に供する平面図、（ｅ）は、ダイシング工程の説明に供する平面図である。
【図６】実施の形態１において、発光サイリスタアレイを形成するための積層された半導体層の断面を示す断面図である。
【図７】実施の形態１において、発光サイリスタアレイを形成するための積層された半導体層の断面を示す断面図であり、個々が所定の大きさに分離された状態を示す。
【図８】（ａ）〜（ｅ）は、発光サイリスタアレイ及び＋印のアライメントマークを形成する過程を示す平面図である。
【図９】（ａ）〜（ｅ）は、エピフィルムの転写先となる、駆動回路が形成されたＳｉ基板の、転写前から転写後の配線までの各工程を示す平面図である。
【図１０】例えば図２に示す発光デバイスにおいて、発光サイリスタアレイ、駆動回路、及び各配線の各接続関係を示す回路図である。
【図１１】発光デバイスを採用したＬＥＤプリントヘッドの構成例を示す構成図である。
【図１２】ＬＥＤプリントヘッドを採用した画像形成装置の構成例を示す構成図である。
【図１３】実施の形態２において、発光デバイスの製造方法を簡略化して説明するための製造工程を示す平面図である。
【図１４】実施の形態２において、発光デバイスの製造方法を簡略化して説明するための製造工程を示す平面図である。
【図１５】実施の形態２において、ダイシング工程の説明に供する平面図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、本発明による実施の形態１の発光デバイスの構成を概略的に示す要部平面図であり、図２は、図１に示す点線で囲んだ領域Ｄ１を部分拡大した部分拡大図であり、図３は図２に示すＡ−Ａ断面図であり、図４は図２に示すＢ−Ｂ断面図である。
【００１０】
これらの図に示すように、発光デバイス１は、Ｓｉ基板２０１上に形成した駆動回路２０２、Ｓｉ基板２０２上に接着層としての平坦化層２０５を介して配置した発光素子アレイとしての発光サイリスタアレイ３０２、同じく平坦化層２０５を介して配置した位置合わせパターンとしての＋印のアライメントマーク１３、及び複数の第１共通配線１０１、複数の第２共通配線１０２、及び複数の個別配線１０３を備えている。発光サイリスタアレイ３０２には、複数の、発光素子としての発光サイリスタ３２０が直線状に等間隔に配列されており、各発光サイリスタ３２０に対応する位置には、これらを個別に駆動するための駆動回路２０２の駆動端子２０３が等間隔に配列されている。
【００１１】
各第１共通配線１０１は、対応する発光サイリスタ３２０のアノード電極３２１と母配線１０５とを電気的に接続し、各第２共通配線１０２は、対応する発光サイリスタ３２０のカソード電極３２２と共通電極層２０６とを電気的に接続し、各個別配線１０３は、対応する発光サイリスタ３２０のゲート電極３２３と駆動回路２０２の対応する駆動端子２０３とを電気的に接続している。
【００１２】
後述するように、これらの各配線１０１〜１０３は、ワイヤーなどのように個々に形成されたものではなく、一括で形成されている特徴を持つ。尚、ここでは省略するが、後述するように、配線は、パッシベーション膜（図９）の上に形成され、パッシベーション膜に形成されたコンタクトホール１１６（図９）を介して各接続部を電気的に接続するものである。
【００１３】
後述するアライメントブロック３６３の箇所でのＡ−Ａ断面では、図３に示すように、最下層のＳｉ基板２０１上に層間絶縁膜２１２が形成され、この層間絶縁膜２１２を含む破線で囲まれた回路構成層２０８には、駆動回路２０２が形成されている。層間絶縁膜２１２の上にはパッシベーションを介して平坦化層２０５が形成され、平坦化層２０５上には、＋印のアライメントマーク１３が形成されたアライメントブロック３６３となるエピフィルム３３３が配置されている。
【００１４】
発光サイリスタ３２０を含む箇所でのＢ−Ｂ断面では、図４に示すように、最下層のＳｉ基板２０１上に層間絶縁膜２１２が形成され、この層間絶縁膜２１２を含む破線で囲まれた回路構成層２０８には、駆動回路２０２が形成されている。層間絶縁膜２１２の上にはパッシベーションを介して、平坦化層２０５、共通電極層２０６、及び駆動端子２０３が形成され、平坦化層２０５上には、発光サイリスタアレイ３０２となるエピフィルム３３３が配置されている。これらの上層には、パッシベーション膜１１５を介して母配線１０５、第１共通配線１０１、及び個別配線１０３等が形成されている。
【００１５】
次に、発光デバイス１の製造方法について説明する。図５は、発光デバイス１の組み立て手順を簡略化して説明するための製造工程図である。
【００１６】
発光デバイス１の製造工程は、大きく分けて、
（１）発光素子形成工程
（２）駆動素子形成工程
（３）転写による集積化工程
（４）転写後の基板の配線工程
に分けられる。（１）〜（４）の各製造工程で使用するアライメントマークについて説明する。
【００１７】
図５（ａ）は、発光素子形成工程が終了した段階の半導体層の構成を示す平面図である。同図に示すように、直線状に複数（ここでは４つ）且つ所定の間隔で平行に複数（ここでは８列）、配置された発光サイリスタアレイ３０２、この発光素子形成工程で使用する△印のアライメントマーク１０、後の転写工程で用いる◇印のアライメントマーク１２ａ、後の配線工程で使用される＋印のアライメントマーク１３が、後述するように、ＧａＡｓ基板である発光素子製造用基材としてのエピフィルム製造用基材３３１のＧａＡｓバッファ層３５２上に剥離層３５３（図６）を介して、形成されている。
【００１８】
図５（ｂ）は、駆動素子形成工程が終了した段階の半導体層の構成を示す平面図である。同図に示すように、シリコン基板２０１には、図１に示すように直線状に配列された複数の駆動端子２０３を有し、直線状に複数（ここでは４つ）且つ所定の間隔で平行に複数（ここでは８列）、配置された駆動回路２０２、駆動回路の駆動素子形成工程で用いられる○印のアライメントマーク１１、後の転写工程で用いる◇印のアライメントマーク１２ｂが形成されている。尚、図５に示す各アライメントマークの、形、位置、及び数等は便宜上のものであり、実際の使用ではこれに限定されるものではない。
【００１９】
図５（ａ）、（ｂ）に示すように、発光デバイス１の発光サイリスタアレイ３０２と駆動回路２０２とは別の基板を用いて製造され、それぞれ独立したプロセスで形成される。その後、図５（ｃ）に示すように、発光サイリスタアレイ３０２はアライメントマーク１２ａ，１３と共に一体的に、後述するエピフィルム３３３としてエピフィルム製造用基材３３１から剥離され、◇印のアライメントマーク１２ａがシリコン基板２０１に形成された◇印のアライメントマーク１２ｂと重なるようにシリコン基板２０１上に転写される。即ち、発光サイリスタアレイ３０２と＋印のアライメントマーク１３とは、互いに相対的な位置関係を保ったままシリコン基板２０１上に転写されるものである。
【００２０】
このとき、シリコン基板２０１上の転写位置には、図１に示すように予め平坦化層２０５が形成されており、これらの平坦化層２０５を介してシリコン基板２０１上に例えば分子間力接合により転写されるものである。この段階で、各発光サイリスタアレイ３０２と各駆動回路２０２とは、図２に示すように、それぞれ対応する発光サイリスタ３２０（発光素子）のゲート電極３２３と駆動回路２０２の駆動端子２０３とが対峙する関係となる。
【００２１】
その後、図５（ｄ）に示す配線工程で、例えばフォトリソグラフィ法により、図１に示す各配線が形成される。このとき、位置合わせの基準パターンとして、発光サイリスタアレイ３０２と一体的に転写した＋印のアライメントマーク１３を用いる。
【００２２】
以上のような（１）〜（４）の４つの工程では、以下の点が要求される。
・発光サイリスタ３２０のゲート電極３２３と駆動回路２０２の駆動電極とを良好に電気的接続するためには、転写時の位置合わせ精度を高める必要がある。
・発光サイリスタ３２０の上部に形成される配線（図２）は、光を遮るためその接続部を大きく形成することが出来ず、発光サイリスタ３２０に対する配線工程では、高い位置精度が要求される。
【００２３】
これに対して、上記した本実施の形態の発光デバイス１の製造方法では、これらの要求が満たされる。その理由は以下の通りである。
【００２４】
・転写時に、発光サイリスタアレイ３０２と一体的に移動する◇印のアライメントマーク１２ａが、転写先のＳｉ基板２０１に形成された◇印のアライメントマーク１２ａと一致するように位置決めされるので、転写時の位置ずれを防ぐことが出来る。尚、◇印のアライメントマーク１２ａに対する各発光サイリスタアレイ３０２の位置、及び◇印のアライメントマーク１２ｂに対する各駆動回路２０２の位置は、図１に示すように、それぞれ対応する発光サイリスタ３２０のゲート電極３２３と駆動回路２０２の駆動電極とが対峙する関係となるように予め設計されているものとする。
【００２５】
・配線工程では、発光サイリスタアレイ３０２と一体的に転写された＋印のアライメントマーク１３を使用して位置合わせを行う。この＋印のアライメントマーク１３と発光サイリスタアレイ３０２は一体的に転写されるため、これらの相対的な位置関係は、例え転写工程で位置合わせずれが生じたとてもこれに影響されない。従って、配線工程時に＋印のアライメントマーク１３を使用して位置合わせを行うことによって、転写時の位置合わせずれに影響されずに、発光サイリスタ３２０（発光素子）に対して高精度の配線を施すことができる。一方、Ｓｉ基板２０１に形成された駆動回路２０２に対する配線の位置ずれが、転写時の位置合わせずれに応じて生ずることになるが、この位置ずれは、例えば駆動回路２０２の駆動端子２０３をその分拡張して形成することなどにより吸収することができる。
【００２６】
図５（ｅ）に示すように、配線工程が終了すると、Ｓｉ基板２０１上に形成した、各々が発光サイリスタアレイ３０２を有する発光デバイス１を個々に分離するため、ダイシングライン１１０に沿って切り分ける。
【００２７】
次に、駆動素子形成工程について更に説明する。
【００２８】
Ｓｉ基板２０１（図３、図４）には、駆動回路２０２のシフトレジスタ２１０（図１０）を構成する予定のトランジスタが予め形成され、トランジスタを形成した後に、その上層が、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）等で形成されたパッシベーション膜２１１により覆われる。
【００２９】
パッシベーション膜２１１の下層には、後述する層間絶縁膜２１２が形成されており、図３、図４に示すように、この層間絶縁膜２１２を含む破線で囲まれた領域には、トランジスタ等からなる回路構成層２０８が形成されている。尚、駆動回路２０２は、この回路構成層２０８に形成される。これらのＳｉ基板２０１及び回路構成層２０８等からなるＭＯＳトランジスタ等を含むＩＣウエハは、公知の相補型ＭＯＳトランジスタ（以下「ＣＭＯＳ」という）プロセスを用いて製造される。
【００３０】
次に発光素子形成工程について更に説明する。
【００３１】
図６、図７は、メサ型の発光サイリスタアレイ３０２を形成するための積層された半導体層の断面を示す断面図である。図６に示すように、発光サイリスタアレイ３０２の製造方法では、例えば、有機金属化学蒸着法（ＭｅｔＡｌ  Ｏｒｇａｎｉｃ  ＣｈｅｍｉｃＡｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、以下「ＭＯＣＶＤ法」という）や分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ、以下「ＭＢＥ法」という）等を用い、以下のようにして、エピフィルム製造用基材３３１上にエピタキシャル層３３２を形成する。
【００３２】
先ず、発光素子形成基板としてＧａＡｓ基板３５１を用い、ＧａＡｓバッファ層３５２を成膜してエピフィルム製造用基材３３１を形成し、更に、ＧａＡｓバッファ層３５２上に、犠牲膜であるアルミニウム・砒素（ＡｌＡｓ）剥離層３５３を成膜する。このＡｌＡｓ剥離層３５３を成膜した後、この上に、ｎ型アルミニウム・ガリウム・砒素（ＡｌＧａＡｓ）層３５４と、ｎ型ＧａＡｓコンタクト層３５５を順に成膜する。次いで、インジウム・ガリウム・リン（ＩｎＧａＰ）エッチングストップ層３５６、ｐ型ＡｌＧａＡｓ層３５７、ｎ型ＡｌＧａＡｓ層３５８、ＩｎＧａＰエッチングストップ層３５９、ｐ型ＡｌＧａＡｓ層３６０、及びｐ型ＧａＡｓコンタクト層３６１を順に成膜して、エピタキシャル層３３２を形成する。尚、図６においては説明を簡略化するために、ＡｌＧａＡｓの混晶比を変えた複層構造として図示していないが、混晶比を様々に変えることで、シングルヘテロ接合、ダブルヘテロ接合を実現することができる。
【００３３】
以上のように構成することで、エピタキシャル層３３２をエピフィルム製造用基材３３１から剥がしてエピフィルム３３３（図３、図４）を形成することが可能となる。即ちエピフィルム３３３は、ここでは、後述するようにエピタキシャル層３３２をエッチング等で加工してエピフィルム製造用基材３３１から分離したものに相当する。
【００３４】
そのため、図７に示すように、エピタキシャル層３３２をエッチングし、溝３３５を形成しておく。溝３３５の形成は、溝部の予定領域以外をレジスト等によりマスクするフォトリソグラフィ工程と、例えばクェン酸／アンモニア／過酸化水素水を調製したエッチング薬液を用いるウェットエッチング法とを用いて行うことができる。このように、溝３３５によって互いに分離されたエピタキシャル層３３２を、後述するように加工して発光サイリスタアレイ３０２等を形成した段階での平面図が、例えば図５（ａ）に示す平面図に相当する。
【００３５】
図８は、図７に示すように、個々が所定の大きさに分離されたエピタキシャル層３３２をエッチング加工しながら発光サイリスタアレイ３０２を形成する過程を示す平面図である。尚、同図（ａ）〜（ｅ）の各平面図は、簡単のため、１つの発光サイリスタアレイ３０２とその周辺の、更に一部のみを示している。
【００３６】
図８（ａ）は、個々の発光サイリスタ３２０のアノード電極３２１（図１）となるｐ型ＧａＡｓコンタクト層３６１の一部を除いて、ｐ型ＡｌＧａＡｓ層３６０までエッチングした状態を示し、図８（ｂ）は、個々の発光サイリスタ３２０の発光領域を除いて、ｎ型ＡｌＧａＡｓ層３５８までエッチングした状態を示し、図８（ｃ）は、個々の発光サイリスタ３２０のゲート電極３２３が形成されるｎ型ＡｌＧａＡｓ層３５８の一部領域を除いて、ｎ型ＧａＡｓコンタクト層３５５までエッチングした状態を示す。次に、図８（ｄ）に示すように、ｎ型ＡｌＧａＡｓ層３５８上に、個々の発光サイリスタ３２０のゲート電極３２３となるメタル電極、及びｎ型ＧａＡｓコンタクト層３５５上に、個々の発光サイリスタ３２０のカソード電極３２２となるメタル電極を同一工程で形成する。
【００３７】
更に、ゲート電極３２３及びカソード電極３２２のメタル電極を形成する工程で、同時に＋印のアライメントマーク１３をｎ型ＧａＡｓコンタクト層上の所定位置に形成する。尚、ここでは、＋印のアライメントマーク１３をメタル電極と同時に形成する例を示したが、これに限定されるものではなく、この＋印のアライメントマーク１３は、発光サイリスタ３２０の形成途中に同時に形成され、発光サイリスタアレイ３０２との相互の位置関形が定かに形成されていればよい。
【００３８】
図８（ｅ）は、直線状に配置された複数の発光サイリスタ３２０を一体的に配置するｎ型ＧａＡｓコンタクト層３５５の一部領域、及び＋印のアライメントマーク１３を配置するｎ型ＧａＡｓコンタクト層３５５の一部領域を除いて、ＧａＡｓバッファ層３５２までエッチングした状態を示す。従って、ここでは、エピフィルム３３３（図３、図４）が、ＡｌＡｓ剥離層３５３を介してエピフィルム製造用基材３３１上に配置された、発光サイリスタアレイ３０２及び＋印のアライメントマーク１３が形成されたｎ型ＧａＡｓコンタクト層３５５の一部領域であるアライメントブロック３６３に相当する。尚、ここでは説明しないが、図５で説明した◇印のアライメントマーク１２ａも必要に応じてエピフィルムとして残すものである。
【００３９】
次に、例えばフォトリソグラフィ法とウェットエッチング法を用いて、図７に示すＡｌＡｓ剥離層３５３を選択的に除去する。ウェットエッチング法を用いた場合、ウェットエッチング薬液の組成を適切に選択することで、ＡｌＡｓ剥離層３５３に対するエッチング速度を、ＡｌＧａＡｓ層、ＧａＡｓ層、及びエッチングストップ層に対するエッチング速度に比べ格段に大きくすることができ、ＡｌＡｓ剥離層３５３を選択的にエッチングすることが可能となる。なお、図７には、ＡｌＡｓ剥離層３５３の一部が残されている状態（エッチング途中）が図示されているが、後述するように、エピフィルム３３３を保持した状態で、最終的にＡｌＡｓ剥離層３５３は完全に除去される。
【００４０】
次に、発光素子の転写工程について更に説明する。
【００４１】
エピフィルム３３３の剥離に際して、このエピフィルム３３３を支持及び保護する支持体（図示せず）を、エピフィルム３３３上に設けることができる。例えば、エピフィルム３３３上に支持体を設けた場合、エピフィルム支持体表面を、例えば、真空吸着や光照射により粘着性を失う光硬化性粘着シート等の部材で形成し、エピフィルム３３３を吸着して所定の位置に移動することができる。このとき、エピフィルム３３３を構成する発光サイリスタアレイ３０２及びアライメントブロック３６３は一体的に処理される。
【００４２】
図９は、エピフィルム３３３の転写先となる、駆動回路２０２が形成されたＳｉ基板２０１の、転写前から転写後の配線までの各工程を示す平面図である。尚、同図（ａ）〜（ｅ）の各平面図は、簡単のため、１つの発光サイリスタアレイ３０２とその周辺の、更に一部のみを示した図８（ｅ）に示すエピフィルムに対応するＳｉ基板２０１の一部のみを示している。
【００４３】
図９（ａ）に示すように、Ｓｉ基板２０１には、駆動回路２０２とその駆動端子２０３、及び共通電極層２０６が形成されており、転写に際して、図９（ｂ）に示すように、その表面の、発光サイリスタアレイ３０２及びアライメントブロック３６３が配置される位置に、例えば、ポリイミドなどをパターニングして設けた接着層となる平坦化層２０５が予め形成される。転写時には、図５（ｃ）で説明したように、エピフィルム３３３側に形成された◇印のアライメントマーク１２ａとＳｉ基板２０１側に形成された◇印のアライメントマーク１２ｂとが重なるように、角度や、Ｘ、Ｙ方向の位置合わせを行う。図９（ｃ）は、この転写後の状態を示している。
【００４４】
ここでの転写は、前記したように、発光サイリスタアレイ３０２とアライメントブロック３６３とが一体的に行われるものである。従って転写時に、例えＳｉ基板２０１に対する発光サイリスタアレイ３０２とアライメントブロック３６３の位置がずれたとしても、発光サイリスタアレイ３０２の各発光サイリスタ３２０と＋印のアライメントマーク１３との相対的な位置関係は不変である。
【００４５】
次に、転写工程後のプロセスについて説明する。
【００４６】
転写後のＳｉ基板２０１の表面には、図９（ｄ）に示すように、配線を行うためのパッシベーション膜１１５を形成し、更にパッシベーション膜１１５の、その下層の各接続部に対応する位置にはコンタクトホール１１６を形成する。これらの処理は、例えばフォトリソグラフィ法により、ポリイミドをパターニングすることで形成される。このときのアライメントマークとして、＋印のアライメントマーク１３を用いることにより、各発光サイリスタ３２０上のコンタクトホール１１６を高精度に位置合わせして形成することが出来る。
【００４７】
上記したように、転写時に、各発光サイリスタ３２０と＋印のアライメントマーク１３との相対的な位置関係は不変であるため、転写工程において発光素子と駆動素子の位置合わせがずれても、このアライメントマーク１３と発光サイリスタアレイ３０２の位置関係には影響を及ぼさない。このため、各発光サイリスタ３２０に対するコンタクトホール１１６の位置合わせ精度を、フォトリソグラフィ法などの高精度な位置合わせ精度とすることができる。一方、同時に形成される駆動端子２０３上のコンタクトホール１１６は、駆動端子２０３に対して、転写時の転写ずれに応じて位置ずれすることになるが、コンタクトホール１１６に対して駆動端子２０３の面積を大きめに形成することによって、この位置ずれを吸収して駆動端子２０３上にコンタクトホール１１６を形成することができる。
【００４８】
次に、図９（ｅ）に示すように、パッシベーション膜１１５上に、配線１０７を形成する。この配線１０７は、発光サイリスタアレイ３０２に平行して延在する母配線１０５、コンタクトホール１１６を介して、対応する発光サイリスタ３２０のアノード電極３２１と母配線１０５とを電気的に接続する第１共通配線１０１、コンタクトホール１１６を介して、対応する発光サイリスタ３２０のカソード電極３２２と共通電極層２０６とを電気的に接続する第２共通配線１０２、コンタクトホール１１６を介して、対応する発光サイリスタ３２０のゲート電極３２３と駆動回路２０２の対応する駆動端子２０３とを電気的に接続する個別配線１０３とからなる。
【００４９】
この配線１０７は、コンタクトホール１１６と同様に、例えばフォトリソグラフィ法によって形成する。この際に、位置合わせの基準として＋印のアライメントマーク１３を用いることにより、各発光サイリスタ３２０に対して高精度の位置合わせが可能となる。特にアノード電極３２１に接続する第１共通配線１０１は、発光素子である発光サイリスタ３２０の上部に接続されるため、遮光を防ぐため細く形成して所定の位置に正確に配線する必要があるが、これらの要求を満たすことが可能となる。また、この配線１０７と先のコンタクトホール１１６は同じ＋印のアライメントマーク１３を位置合わせの基準として使用しているため、これらの相互の位置精度もフォトリソグラフィ法などの高精度な位置合わせ精度とすることができる。
【００５０】
以上のようにして配線工程が終了すると、図５（ｅ）に示すように、Ｓｉ基板２０１上に形成した、各々が発光サイリスタアレイ３０２を有する発光デバイス１を個々に分離するため、ダイシングライン１１０に沿って切り分ける。これにより独立した複数の発光デバイス１が完成する。
【００５１】
図１０は、例えば図２に示す発光デバイス１において、発光サイリスタアレイ３０２、駆動回路２０２、及び各配線の各接続関係を示す回路図である。尚、ここでは簡単のため４個の発光サイリスタ３２０が示されているが、実際には、複数の発光サイリスタアレイ３０２を直列に並べることによって、例えば、４９９２個の発光サイリスタ３２０が配列されるものである。
【００５２】
同図に示すように、発光サイリスタアレイ３０２の、各発光サイリスタ３２０のアノード端子は、第１共通配線１０１及び母配線１０５を介して共にＤ端子に接続され、各発光サイリスタ３２０のカソード端子は、第２共通配線１０２及び共通電極層２０６を介して共にグランド（ＧＮＤ）に接続され、各発光サイリスタ３２０のゲート端子は、個別配線１０３を介して駆動回路２０２の駆動端子２０３に個別に接続されている。
【００５３】
駆動回路２０２は、例えば発光サイリスタアレイ３０２を時分割駆動するゲート駆動用のシフトレジスタ２１０により構成されている。シフトレジスタ２１０は、複数段（ここでは４段）のフリップフロップ回路（以下、ＦＦ回路と称す）がカスケード（縦続）接続されて構成され、シリアルデータＳＩを入力するデータ入力端子ＳＩと、シリアルクロックＳＣＫを入力するクロック入力端子ＣＫと、シフトされたデータを出力し、それぞれが駆動端子２０３に接続する出力端子Ｑ１〜Ｑ４とを有している。
【００５４】
シフトレジスタ２１０は、入力されるシリアルクロックＳＣＫに同期して、入力されるシリアルデータＳＩを内部のＦＦ回路にて順にシフトしていき、各段のＦＦ回路がシフトされたデータを順次保持して出力端子Ｑ１〜Ｑ４から出力する機能を有している。従って、発光サイリスタアレイ３０２の各発光サイリスタ３２０は、Ｄ端子に所定の電圧が印加された状態で、出力端子Ｑ１〜Ｑ４から出力されるデータ出力に応じて選択的に発光する。
【００５５】
尚、本実施の形態では、駆動回路２０２が形成されたＳｉ基板２０１の所定位置に、エピフィルム３３３を転写する構成としたが、本発明はこれに限定されるものではなく、例えば、駆動回路２０２を構成する回路構成層を別基板の駆動回路製造用基材上に形成し、形成した回路構成層を保持部材によって保持した状態で駆動回路製造用基材から分離して、Ｓｉ基板２０１に転写して配設してもよい。この場合も、回路構成層及びエピフィルム３３３を共に転写した後に、前記した配線１０７の形成方法と同じ方法、例えばフォトリソグラフィ法によって配線を形成するものである。
【００５６】
図１１は、以上のようにして製作した発光デバイス１を採用した発光素子プリントヘッドとしてのＬＥＤプリントヘッド１２００の構成例を示す構成図である。
【００５７】
同図に示すように、ベース部材１２０１上には、ＬＥＤユニット１２０２が搭載されている。このＬＥＤユニット１２０２の上部には、発光デバイス１が長手方向に沿って複数配置されている。発光デバイス１の発光部の上方には、発光部から出射された光を集光する光学素子としてのロッドレンズアレイ１２０３が配設されている。このロッドレンズアレイ１２０３は、柱状の光学レンズを、直線状に配列された複数の発光デバイス１の発光部（ここでは発光サイリスタアレイ３０２）に沿って多数配列したもので、レンズホルダ１２０４によって所定位置に保持されている。
【００５８】
このレンズホルダ１２０４は、同図に示すように、ベース部材１２０１及びＬＥＤユニット１２０２を覆うように形成されている。そして、ベース部材１２０１、ＬＥＤユニット１２０２、及びレンズホルダ１２０４は、ベース部材１２０１及びレンズホルダ１２０４に形成された開口部１２０１ａ，１２０４ａを介して配設されるクランパ１２０５によって一体的に挟持されている。従って、ＬＥＤユニット１２０２で発生した光はロッドレンズアレイ１２０３を通して、所定の外部部材に照射される、このＬＥＤプリントヘッド１２００は、例えば電子写真プリンタや電子写真コピー装置等の画像形成装置の露光装置として用いられる。
【００５９】
図１２は、以上のようにして製作したＬＥＤプリントヘッド１２００を採用した画像形成装置１３００の構成例を示す構成図である。
【００６０】
同図に示すように、画像形成装置１３００内には、イエロー、マゼンダ、シアン、ブラックの各色の画像を、各々に形成する四つのプロセスユニット１３０１〜１３０４が記録媒体１３０５の搬送経路１３２０に沿ってその上流側から順に配置されている。これらのプロセスユニット１３０１〜１３０４の内部構成は共通しているため、例えばシアンのプロセスユニット１３０３を例にとり、これらの内部構成を説明する。
【００６１】
プロセスユニット１３０３には、像担持体として感光ドラム１３０３ａが矢印方向に回転可能に配置され、この感光体ドラム１３０３ａの周囲にはその回転方向上流側から順に、感光ドラム１３０３ａの表面に電気供給して帯電させる帯電装置１３０３ｂ、帯電された感光体ドラム１３０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置３１０３ｃが配設される。更に、静電潜像が形成された感光体ドラム１３０３ａの表面に、所定色（シアン）のトナーを付着させて顕像を発生させる現像装置１３０３ｄ、及び感光体ドラム１３０３ａの表面に残留したトナーを除去するクリーニング装置１３０３ｅが配設される。尚、これら各装置に用いられているドラム又はローラは、図示しない駆動源及びギアによって回転させられる。
【００６２】
また、画像形成装置１３００は、その下部に、紙等の記録媒体１３０５を堆積した状態で収納する用紙カセット１３０６を装着し、その上方には記録媒体１３０５を１枚ずつ分離させて搬送するためのホッピングローラ１３０７を配設している。更に、記録媒体１３０５の搬送方向における、このホッピングローラ１３０７の下流側には、ピンチローラ１３０８，１３０９と共に記録媒体１３０５を挟持することによって、記録媒体１３０５の斜行を修正し、プロセスユニット１３０１〜１３０４に搬送する搬送ローラ１３１０，１３１１を配設している。これ等のホッピングローラ１３０７及び搬送ローラ１３１０，１３１１は、図示しない駆動源及びギアによって連動回転する。
【００６３】
プロセスユニット１３０１〜１３０４の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ１３１２が配設されている。そして、感光体ドラム１３０１ａ〜１３０４ａ上のトナーを記録媒体１３０５に付着させるために、感光体ドラム１３０１ａ〜１３０４ａの表面とこれらの各転写ローラ１３１２の表面との間に所定の電位差が生じるように構成されている。
【００６４】
定着装置１３１３は、加熱ローラとバックアップローラとを有し、記録媒体１３０５上に転写されたトナーを加圧、加熱することによって定着させる。また、排出ローラ１３１４，１３１５は、定着装置１３１３から排出された記録媒体１３０５を、排出部のピンチローラ１３１６，１３１７と共に挟持し、記録媒体スタッカ部１３１８に搬送する。尚、排出ローラ１３１４，１３１５は、図示されない駆動源及びギアによって連動回転する。ここで使用される露光装置１３０３ｃとしては、図１１で説明したＬＥＤプリントヘッド１２００が用いられる。
【００６５】
次に、前記構成の画像形成装置の動作について説明する。
まず、用紙カセット１３０６に堆積した状態で収納されている記録媒体１３０５がホッピングローラ１３０７によって、上から１枚ずつ分離されて搬送される。続いて、この記録媒体１３０５は、搬送ローラ１３１０，１３１１及びピンチローラ１３０８，１３０９に挟持されて、プロセスユニット１３０１の感光ドラム１３０１ａ及び転写ローラ１３１２に搬送される。その後、記録媒体１３０５は、感光体ドラム１３０１ａ及び転写ローラ１３１２に挟持され、その記録画面にトナー画像が転写されると同時に感光体ドラム１３０１ａの回転によって搬送される。
【００６６】
同様にして、記録媒体１３０５は、順次プロセスユニット１３０２〜１３０４を通過し、その通過過程で、各露光装置１３０１ｃ〜１３０４ｃにより形成された静電潜像を、現像装置１３０１ｄ〜１３０４ｄによって現像した各色のトナー像がその記録画面に順次転写され重ね合わせられる。そして、記録面上に各色のトナー像が重ね合わせられた後、定着装置１３１３によってトナー像が定着された記録媒体１３０５は、排出ローラ１３１４，１３１５及びピンチローラ１３１６，１３１７に挟持されて、画像形成装置１３００の外部の記録媒体スタッカ部１３１８に排出される。以上の過程を経て、カラー画像が記録媒体１３０５上に形成される。
【００６７】
以上のように本実施の形態の発光デバイス１及びその製造方法によれば、転写された発光サイリスタアレイに対する、コンタクトホールの形成や配線を、転写時の位置合わせずれにかかわらず、高精度で行うことが可能となる。例えば、転写工程により駆動素子と発光素子の位置合わせずれが±５μｍ生じたとしても、発光サイリスタアレイ（発光素子）に対して、例えばステッパーを用いたフオトリソグラフィ法を採用することによって、±０．１μｍ程度の高精度で、コンタクトホールや配線の位置合わせを行うことが出来る。これにより、発光部にかかる配線を高精度で実施でき、配線による遮光での出力光量低下を最小限に抑制した発光デバイスを提供できる。
【００６８】
実施の形態２．
図１３、図１４は、本発明に基づく実施の形態２の、発光デバイス１の製造方法を簡略化して説明するための製造工程図である。尚、前記した実施の形態１で説明した部分と共通する箇所には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。
【００６９】
前記した実施の形態１の場合、例えば図５（ｃ）に示すように、エピフィルム製造用基材３３１から分離したエピフィルム３３３を、各発光サイリスタ３２０（図２参照）に１対１で対応する駆動回路２０２の駆動端子２０３（図１）が形成されたＳｉ基板２０１に転写する例を示したが、本実施の形態では、図１３に示すように、同様に形成したエピフィルム３３３を、対応する駆動回路２０２が形成された複数（ここでは８箇所）の転写領域５０２に個別に転写可能なＳｉ基板５０１に転写する例を示すものである。
【００７０】
ここでは省略したが、各転写領域５０２には、例えば図５に示す◇印のアライメントマーク１２ｂが形成され、エピフィルム３３３には、同じく◇印のアライメントマーク１２ａが形成されているものとする。
【００７１】
転写時に、発光サイリスタアレイ３０２と一体的に移動する◇印のアライメントマーク１２ａが、転写先のＳｉ基板５０１の各転写領域５０２に形成された◇印のアライメントマーク１２ａと一致するように位置決めされるので、転写時の位置ずれを防ぐことが出来る。尚、◇印のアライメントマーク１２ａに対する各発光サイリスタアレイ３０２の位置、及び◇印のアライメントマーク１２ｂに対する各転写領域５０２における各駆動回路２０２の位置は、図１に示すように、それぞれ対応する発光サイリスタ３２０のゲート電極３２３と駆動回路２０２の駆動電極とが対峙する関係となるように設計されているものとする。
【００７２】
エピフィルム３３３を、複数（ここでは８箇所）の転写領域５０２に個別に転写した後、図１４に示す配線工程で、Ｓｉ基板５０１の各転写領域５０２では、例えばフォトリソグラフィ法により、図１に示す各配線（配線１０７（図９（ｅ）参照））を形成する。このとき、位置合わせの基準として、各転写領域５０２では、発光サイリスタアレイ３０２と一体的に転写した＋印のアライメントマーク１３を用いる。
【００７３】
この配線工程では、発光サイリスタアレイ３０２と一体的に転写された＋印のアライメントマーク１３を使用して位置合わせを行う。各転写領域５０２において、この＋印のアライメントマーク１３と発光サイリスタアレイ３０２は一体的に転写されるため、これらの相対的な位置関係は転写工程の位置合わせズレに影響されない。尚、ここでは、図１４に示すように、発光サイリスタアレイ３０２の直線状に等間隔に配列された各発光サイリスタ３２０（ここでは１３個）間の距離Ｗ１と、隣接する転写領域５０２に形成された各発光サイリスタアレイ３０２の、隣接する端部発光サイリスタ３２０間の距離Ｗ２が等しくなるように設定されているものとする。
【００７４】
従って、各転写領域５０２において、配線工程時に＋印のアライメントマーク１３を使用して位置合わせを行うことによって、転写時の位置合わせズレに影響されずに、発光サイリスタ３２０（発光素子）に対して高精度の配線を施すことができる。一方、Ｓｉ基板５０１に形成された駆動回路２０２に対する配線の精度は、転写時の位置合わせズレに応じて低下することになるが、例えば、駆動回路２０２の駆動端子２０３をその分拡張して形成することにより、転写工程の位置合わせズレを吸収できる。
【００７５】
図１５に示すように、フォトリソグラフィ法による配線１０７の形成工程が終了すると、Ｓｉ基板５０１上に形成した、各々が発光サイリスタアレイ３０２を複数（ここでは４つ）直列にした複数(ここでは４個)の発光デバイス１を個々に分離するため、ダイシングライン１１０に沿って切り分ける。従って、ここで形成された４つの発光デバイス１は、各々が発光サイリスタアレイ３０２を直列に４つ並べたサイズの発光デバイスとなっている。
【００７６】
尚、本実施の形態においては、Ｓｉ基板５０１に複数の転写領域５０２を設けて、各転写領域５０２において、エピフィルム３３３の転写による集積化、及び転写後の基板の配線を繰り返して、大規模の発光デバイス１を形成することを可能とする方法を説明したが、各転写領域５０２での詳細な形成過程は、実施の形態１において図９を参照して説明した形成過程と同じなので、ここでの説明は省略する。
【００７７】
以上のように、本実施の形態による発光デバイスの製造方法によれば、Ｓｉ基板５０１の対応する転写領域５０２に直線状に複数転写して配列した各発光サイリスタアレイ３０２に対して、高精度に配線を施すことが可能となるため、高精細の大規模サイズの発光デバイス１を作製することが可能となる。
【産業上の利用可能性】
【００７８】
本発明は上記実施の形態は限定されず、その他の利用形態や変形が可能である。例えば、発光素子として発光サイリスタを用いた場合について説明したが、本発明はこれに限らず、ＬＥＤ、有機ＥＬ素子などにも適応可能である。また、本発明の発光デバイスは、列状あるいはマトリクス状に配列されたものであっても適応可能である。
【符号の説明】
【００７９】
１  発光デバイス、  １０  △印のアライメントマーク、  １１  ○印のアライメントマーク、  １２ａ  ◇印のアライメントマーク、  １２ｂ  ◇印のアライメントマーク、  １３  ＋印のアライメントマーク、  １０１  第１共通配線、  １０２  第２共通配線、  １０３  個別配線、  １０５  母配線、  １０７  配線、  １１０  ダイシングライン、  １１５  パッシベーション膜、  １１６  コンタクトホール、  ２０１  Ｓｉ基板、  ２０２  駆動回路、  ２０３  駆動端子、  ２０５  平坦化層、  ２０６  共通電極層、  ２０８  回路構成層、  ２１０  シフトレジスタ、  ２１１  パッシベーション膜、  ２１２  層間絶縁膜、  ３０２  発光サイリスタアレイ、  ３２０  発光サイリスタ、  ３２１  アノード電極、  ３２２  カソード電極、  ３２３  ゲート電極、  ３３１  エピフィルム製造用基材、  ３３２  エピタキシャル層、  ３３３  エピフィルム、  ３５１  ＧａＡｓ基板、  ３５２  ＧａＡｓバッファ層、  ３５３  ＡｌＡｓ剥離層、  ３５４  ｎ型ＡｌＧａＡｓ層、  ３５５  ｎ型ＧａＡｓコンタクト層、  ３５６  エッチングストップ層、  ３５７  ｐ型ＡｌＧａＡｓ層、  ３５８  ｎ型ＡｌＧａＡｓ層、  ３５９  ＩｎＧａＰエッチングストップ層、  ３６０  ｐ型ＡｌＧａＡｓ層、  ３６１  ｐ型ＧａＡｓコンタクト層、  ３６３  アライメントブロック、  ５０１  Ｓｉ基板、  ５０２  転写領域、  １２００  ＬＥＤプリントヘッド、  １２０１  ベース部材、  １２０１ａ  開口部、  １２０２  ＬＥＤユニット、  １２０３  ロッドレンズアレイ、  １２０４  レンズホルダ、  １２０４ａ  開口部、  １２０５  クランパ、  １３００  画像形成装置、  １３０１，１３０２，１３０３，１３０４  プロセスユニット、  １３０１ａ〜１３０４ａ  感光体ドラム、  １３０３ｂ  帯電装置、  １３０３ｃ  露光装置、  １３０３ｄ  現像装置、  １３０３ｅ  クリーニング装置、  １３０５  記録媒体、  １３０６  用紙カセット、  １３０７  ホッピングローラ、  １３０８，１３０９  ピンチローラ、  １３１０，１３１１  搬送ローラ、  １３１２  転写ローラ、  １３１３  定着装置、  １３１４，１３１５  排出ローラ、  １３１６，１３１７  ピンチローラ、  １３１８  記録媒体スタッカ部。
【図１】
2014110291.tif 000003
【図２】
2014110291.tif 000004
【図３】
2014110291.tif 000005
【図４】
2014110291.tif 000006
【図５】
2014110291.tif 000007
【図６】
2014110291.tif 000008
【図７】
2014110291.tif 000009
【図８】
2014110291.tif 000010
【図９】
2014110291.tif 000011
【図１０】
2014110291.tif 000012
【図１１】
2014110291.tif 000013
【図１２】
2014110291.tif 000014
【図１３】
2014110291.tif 000015
【図１４】
2014110291.tif 000016
【図１５】
2014110291.tif 000017