(57)【要約】【課題】マイクロコントローラにおいて、コストの増加を抑えつつ、多様な入力信号レベルに対応可能にする。【解決手段】マイクロコントローラ（１Ａ、１Ｂ）は、内部回路（１６〜２１）と、デジタル信号を入力するための第１入力端子（ＰＩＮ１〜ＰＩＮ６、ＰＩＮ１〜ＰＩＮ３）と、第１入力端子に供給された信号（ＤＩＮ１１〜ＤＩＮ３２、ＤＩＮ０〜ＤＩＮ３）を受ける入力インターフェース回路（１０＿１〜１０＿６、２０＿１〜２０＿３）とを備える。入力インターフェース回路は、第１入力端子に供給された信号と閾値電圧（Ａｖｒｅｆ１〜Ａｖｒｅｆ３、Ａｖｒｅｆ１Ｈ／１Ｌ〜Ａｖｒｅｆ３Ｈ／３Ｌ）を比較し、その比較結果を内部回路の動作電圧（ＶＤＤ）に応じた信号レベルのデジタル信号として出力するアナログコンパレータ回路（３０、ＨＣＭＰ、ＬＣＭＰ）を含んで構成される。アナログコンパレータ回路は、前記閾値電圧が変更可能にされる。【選択図】図２
2014175742.tif 000002
【特許請求の範囲】
【請求項１】
内部回路と、
デジタル信号を入力するための第１入力端子と、
前記第１入力端子に供給された信号を受ける入力インターフェース回路と、を有し、
前記入力インターフェース回路は、前記第１入力端子に供給された信号と閾値電圧とを比較し、その比較結果を前記内部回路の動作電圧に応じた信号レベルのデジタル信号として出力するアナログコンパレータ回路を含み、
前記アナログコンパレータ回路は、前記閾値電圧が変更可能にされる、マイクロコントローラ。
【請求項２】
複数の第２入力端子を更に有し、
前記アナログコンパレータ回路は、前記第２入力端子に供給された電圧の何れか１つが前記閾値電圧として供給可能にされる請求項１に記載のマイクロコントローラ。
【請求項３】
プログラム処理を実行するデータ処理制御部と、
前記データ処理制御によってアクセス可能にされる記憶部と、を更に有し、
前記アナログコンパレータ回路は、前記第２入力端子に供給された電圧のうち前記記憶部の設定値に従って選択された電圧が前記閾値電圧として供給される請求項２に記載のマイクロコントローラ。
【請求項４】
複数の基準電圧を生成する電圧生成部を更に有し、
前記アナログコンパレータ回路は、前記電圧生成部によって生成された前記基準電圧の何れか１つが前記閾値電圧として供給可能にされる請求項１に記載のマイクロコントローラ。
【請求項５】
プログラム処理を実行するデータ処理制御部と、
前記データ処理制御によってアクセス可能にされる記憶部と、を更に有し、
前記アナログコンパレータ回路は、前記電圧生成部によって生成された複数の前記基準電圧のうち前記記憶部の設定値に従って選択された電圧が前記閾値電圧として供給される請求項４に記載のマイクロコントローラ。
【請求項６】
前記電圧生成部は、複数の電圧発生回路を含み、
前記電圧発生回路は、抵抗ラダー回路によって生成された複数の電圧のうち１つの電圧を選択し、前記基準電圧として出力する請求項５に記載のマイクロコントローラ。
【請求項７】
前記電圧生成部は、複数のデジタル・アナログコンバータを含み、
前記デジタル・アナログコンバータの夫々の出力が前記複数の基準電圧とされる請求項５に記載のマイクロコントローラ。
【請求項８】
前記入力インターフェース回路は、ノイズキャンセル回路を更に有し、
前記ノイズキャンセル回路は、前記アナログコンパレータ回路の出力信号の論理レベルが所定期間維持されたら、その論理レベルの信号を出力する請求項３に記載のマイクロコントローラ。
【請求項９】
前記ノイズキャンセル回路は、デジタルフィルタである請求項８に記載のマイクロコントローラ。
【請求項１０】
前記入力インターフェース回路は、
前記第１入力端子に供給された信号と第１閾値電圧を比較する第１アナログコンパレータ回路と、
前記第１入力端子に供給された信号と前記第１閾値電圧よりも低い第２閾値電圧を比較する第２アナログコンパレータ回路と、
前記第１アナログコンパレータ回路の比較結果をセット信号として入力し、前記第２アナログコンパレータ回路の比較結果をリセット信号として入力するＲＳラッチ回路と、を有する請求項３に記載のマイクロコントローラ。
【請求項１１】
前記第１入力端子と、それに対応する前記入力インターフェース回路とを複数組有し、
夫々の前記入力インターフェース回路は、別個に、前記閾値電圧が変更可能にされる請求項１に記載のマイクロコントローラ。
【請求項１２】
外部デジタル信号を入力し、その論理レベルに応じたデジタル信号を生成する複数の入力インターフェース回路を備えるマイクロコントローラであって、
前記複数の入力インターフェース回路は、前記外部デジタル信号の論理レベルを判定するための閾値電圧が変更可能にされる第１入力インターフェース回路と、前記閾値電圧が固定にされる第２インターフェース回路とを含み、
前記第１インターフェース回路は、前記外部デジタル信号と前記閾値電圧とを比較し、その比較結果を出力するアナログコンパレータ回路を含んで構成される、マイクロコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコントローラに関し、外部からデジタル信号を入力するための入力インターフェース回路を備えるマイクロコントローラに適用して有効な技術に関する。
【背景技術】
【０００２】
携帯端末等の電子機器では、マイクロコントローラ（以下、マイコンと称する。）と各種の周辺回路とから構成されるシステムが搭載されている。このようなシステムでは、マイコンと周辺回路とがインターフェースされ、各種の信号をやり取りすることによって多くの機能が実現される。例えば、マイクロコントローラは、周辺回路から出力された信号を入力インターフェース回路で受け、その信号に基づいて各種制御信号を生成したり、各種演算処理を実行したりすることによって所望の機能を実現する。
【０００３】
入力インターフェース回路の従来技術として、例えば、特許文献１及び２に開示がある。
【０００４】
特許文献１には、ＤＤＲ型のＳＤＲＡＭに搭載される、入力信号の論理レベルを判定するための入力信号判定部に関し、電源電圧が低下した場合であっても、２値の入力信号と参照電位を比較する差動回路に十分な動作電流を供給することにより、入力信号判定部の感度の低下を防止する技術が開示されている。
【０００５】
特許文献２には、ＥＣＬ入力レベルに対応するインターフェース回路とＣＭＯＳレベルに対応するインターフェース回路を備え、所定の外部端子に与えられた論理レベルに応じて２つのインターフェース回路を切り替える技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２５９０６２号公報
【特許文献２】特開平６−２３２７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の汎用的なマイコンの多くは、入力インターフェース回路の閾値電圧が固定値とされている。そのため、動作電源の異なる複数の周辺回路（ＩＣチップ）を１つのマイコンに接続するためには、部品追加や設計変更等が必要であった。例えば、マイクロコントローラよりも低い動作電源の周辺回路を接続する場合、マイコンの入力インターフェース回路と周辺回路の間にレベルアップシフタを設けたり、接続する周辺回路に合わせてマイコンの入力インターフェース回路を再設計したりする必要があり、部品増加や作業工数の増加によりコストアップを招いていた。
【０００８】
上記特許文献１の技術は、入力信号判定部自身の電源電圧の変化に伴う入力信号判定部の感度の低下を防止するためのものであり、入力信号を供給する側の動作電源の変更に伴う入力信号の信号レベルの変化については特に考慮されていない。また、上記特許文献２の技術では、入力インターフェースの対応可能な信号レベルとして、ＥＣＬ入力レベルとＣＭＯＳレベルの２つしかなく、様々な入力信号レベルに対応できるとは言えない。
【０００９】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、本マイクロコントローラは、内部回路と、デジタル信号を入力するための第１入力端子と、前記第１入力端子に供給された信号を受ける入力インターフェース回路と、を備える。前記入力インターフェース回路は、前記第１入力端子に供給された信号と閾値電圧とを比較し、その比較結果を前記内部回路の動作電圧に応じた信号レベルのデジタル信号として出力するアナログコンパレータ回路を含んで構成される。前記アナログコンパレータ回路は、前記閾値電圧が変更可能にされる。
【発明の効果】
【００１２】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、本マイクロコントローラによれば、コストの増加を抑えつつ、多様な入力信号レベルに対応することができる。
【図面の簡単な説明】
【００１４】
【図１】本願の代表的な実施の形態に係るマイコンを例示する図である。
【図２】実施の形態１に係るマイコン１Ａを適用したシステム１００Ａを例示する図である。
【図３】入力インターフェース回路１１の内部構成を例示する図である。
【図４】入力インターフェース回路１０の内部構成を例示する図である。
【図５】入力インターフェース回路１０に信号が入力されたときのタイミングチャートを例示する図である。
【図６】実施の形態２に係るマイコン１Ｂを適用したシステム１００Ｂを例示する図である。
【図７】ラッチ回路ＲＳＦＦの真理値表を例示する図である。
【図８】入力インターフェース回路２０に信号が入力されたときのタイミングチャートを例示する図である。
【図９】電圧発生回路２４０の内部構成を例示する図である。
【発明を実施するための形態】
【００１５】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１６】
〔１〕（閾値電圧が切り替え可能なアナログコンパレータによって構成される入力インターフェース回路を備えるマイコン）
本願の代表的な実施の形態に係るマイクロコントローラ（１）は、内部回路（１６〜２１）と、デジタル信号を入力するための第１入力端子（ＰＩＮ１〜ＰＩＮｎ）と、前記第１入力端子に供給された信号（ＤＩＮ１〜ＤＩＮｎ）を受ける入力インターフェース回路（１０＿１〜１０＿ｎ）と、を有する。前記入力インターフェース回路は、前記第１入力端子に供給された信号と閾値電圧（Ａｖｒｅｆ１〜Ａｖｒｅｆｎ）とを比較し、その比較結果を前記内部回路の動作電圧（ＶＣＣ）に応じた信号レベルのデジタル信号として出力するアナログコンパレータ回路（３０、ＨＣＭＰ、ＬＣＭＰ）を含んで構成される。前記アナログコンパレータ回路は、前記閾値電圧が変更可能にされる。
【００１７】
これによれば、第１入力端子に供給されるデジタル信号の信号レベルに応じて、アナログコンパレータ回路の閾値電圧を変更することができるから、マイコンとして多様な信号レベルの入力デジタル信号に対応することができる。すなわち、部品追加等を行うことなく、動作電源の異なる複数の周辺回路を１種類のマイコンに接続することが可能となり、コストの増加を抑えることができる。例えば、マイコンよりも動作電源の低い周辺回路を接続する場合に、従来のように、マイコンの入力インターフェース回路と周辺回路の間にレベルアップシフタを設けたり、接続する周辺回路に合わせてマイコンの入力インターフェース回路を再設計したりする必要はないから、コストの増加を抑えることができる。
【００１８】
〔２〕（外部入力電圧）
項１のマイクロコントローラ（１）は、複数の第２入力端子（ＰＶＴＨ１〜ＰＶＴＨ３）を更に有する。前記アナログコンパレータ回路は、前記第２入力端子に供給された電圧（ＶＲＥＦ１〜ＶＲＥＦ３）の何れか１つが前記閾値電圧として選択可能にされる。
【００１９】
これによれば、閾値電圧を変更することが容易となる。
【００２０】
〔３〕（レジスタによって外部入力電圧を選択）
項２のマイクロコントローラは、プログラム処理を実行するデータ処理制御部（１４、１２、１３）と、前記データ処理制御によってアクセス可能にされる記憶部（２３１）と、を更に有する。前記アナログコンパレータ回路は、前記第２入力端子に供給された電圧のうち前記記憶部の設定値に従って選択された電圧（Ａｖｒｅｆ１〜Ａｖｒｅｆｎ）が前記閾値電圧として供給される。
【００２１】
これによれば、第２入力端子に供給された複数の電圧から所望の電圧を閾値電圧として選択することが容易となる。
【００２２】
〔４〕（内部基準電圧）
項１のマイクロコントローラ（２）は、複数の基準電圧（ＶＲＥＦ１Ａ〜ＶＲＥＦ４Ａ）を生成する電圧生成部（２４）を更に有する。前記アナログコンパレータ回路は、前記電圧生成部によって生成された前記基準電圧の何れか１つが前記閾値電圧（Ａｖｒｅｆ１Ｈ，Ａｖｒｅｆ１Ｌ〜Ａｖｒｅｆ３Ｈ，Ａｖｒｅｆ３Ｌ）として選択可能にされる。
【００２３】
これによれば、前記第１入力端子に供給される入力信号の信号レベルに応じて、閾値電圧を変更することが容易となる。また、マイクロコントローラ内部で基準電圧を生成するから、外部から基準電圧を供給するための外部端子を設けなくても良い。
【００２４】
〔５〕（レジスタによって内部基準電圧を選択）
項４のマイクロコントローラは、プログラム処理を実行するデータ処理制御部（１２、１３、１４）と、前記データ処理制御によってアクセス可能にされる記憶部（２３１）と、を更に有する。前記アナログコンパレータ回路は、前記電圧生成部によって生成された複数の前記基準電圧のうち前記記憶部の設定値に従って選択された電圧が前記閾値電圧（Ａｖｒｅｆ１Ｈ，Ａｖｒｅｆ１Ｌ〜Ａｖｒｅｆ３Ｈ，Ａｖｒｅｆ３Ｌ）として供給される。
【００２５】
これによれば、電圧生成部によって生成された複数の基準電圧から所望の電圧を閾値電圧として選択することが容易となる。
【００２６】
〔６〕（抵抗ラダー回路）
項４又は５のマイクロコントローラにおいて、前記電圧生成部は、複数の電圧発生回路を含む。前記電圧発生回路は、抵抗ラダー回路によって生成された複数の電圧のうち１つの電圧を選択し、前記基準電圧として出力する。
【００２７】
これによれば、所望の基準電圧を生成することが容易となり、より多様な信号レベルの入力デジタル信号に対応することが可能となる。
【００２８】
〔７〕（ＤＡＣ）
項４又は５のマイクロコントローラにおいて、前記電圧生成部は、複数のデジタル・アナログコンバータを含む。前記デジタル・アナログコンバータの夫々の出力が前記複数の基準電圧とされる。
【００２９】
これによれば、所望の基準電圧を生成することが容易となり、より多様な入力信号レベルに対応することができる。
【００３０】
〔８〕（ノイズキャンセラ）
項３乃至７の何れかのマイクロコントローラにおいて、前記入力インターフェース回路は、ノイズキャンセル回路（３１）を更に含む。前記ノイズキャンセル回路は、前記アナログコンパレータ回路の出力信号（ＣＭＰＯ）の論理レベルが所定期間維持されたら、その論理レベルの信号を出力する。
【００３１】
これによれば、入力信号にノイズが重畳した場合であっても、その影響を抑えることができる。
【００３２】
〔９〕（デジタルフィルタ）
項８のマイクロコントローラにおいて、前記ノイズキャンセル回路は、デジタルフィルタである。
【００３３】
〔１０〕（シュミットトリガ特性の入力インターフェース回路）
項３乃至７の何れかのマイクロコントローラ（２）において、前記入力インターフェース回路（２０＿１〜２０＿３）は、前記第１入力端子に供給された信号（ＤＩＮ１〜ＤＩＮ３）と第１閾値電圧（Ａｖｒｅｆ１Ｈ，Ａｖｒｅｆ２Ｈ，Ａｖｒｅｆ３Ｈ）を比較する第１アナログコンパレータ回路（ＨＣＭＰ）を有する。前記入力インターフェース回路は更に、前記第１入力端子に供給された信号と前記第１閾値電圧よりも低い第２閾値電圧（Ａｖｒｅｆ１Ｌ，Ａｖｒｅｆ２Ｌ，Ａｖｒｅｆ３Ｌ）を比較する第２アナログコンパレータ回路（ＬＣＭＰ）を有する。前記入力インターフェース回路は更に、前記第１アナログコンパレータ回路の比較結果（ＣＭＰＯＨ）をセット信号として入力し、前記第２アナログコンパレータ回路の比較結果（ＣＭＰＯＬ）をリセット信号として入力するＲＳラッチ回路（ＲＳＦＦ）と、を有する。
【００３４】
これによれば、前記第２閾値電圧と前記第１閾値電圧との間にある範囲の信号が入力インターフェース回路に入力された場合、その信号の入力によってＲＳラッチ回路の出力の論理レベルが変化することはない。これにより、入力インターフェース回路のノイズ耐性を高めることができる。
【００３５】
〔１１〕（複数の入力インターフェース回路毎に閾値電圧を調整）
項１乃至１０の何れかのマイクロコントローラは、前記第１入力端子と、それに対応する前記入力インターフェース回路とを複数組有する。夫々の前記入力インターフェース回路は、別個に、前記閾値電圧が変更可能にされる。
【００３６】
これによれば、マイコンを適用するシステムに応じて、より柔軟に対応することが可能となる。
【００３７】
〔１２〕（閾値電圧の変更可能な入力インターフェース回路と閾値電圧の固定された入力インターフェース回路を備えるマイクロコントローラ）
本願の代表的な実施の形態に係るマイクロコントローラ（１、２）は、外部デジタル信号を入力し、その論理レベルに応じたデジタル信号を生成する複数の入力インターフェース回路（１０＿１〜１０＿６、２０＿１〜２０＿３、１１）を備える。前記複数の入力インターフェース回路は、前記外部デジタル信号の論理レベルを判定するための閾値電圧が変更可能にされる第１入力インターフェース回路（１０＿１〜１０＿６、２０＿１〜２０＿３）と、前記閾値電圧が固定にされる第２インターフェース回路（１１）とを含む。前記第１インターフェース回路は、前記外部デジタル信号と前記閾値電圧とを比較し、その比較結果を出力するアナログコンパレータ回路（３０、ＨＣＭＰ、ＬＣＭＰ）を含んで構成される。
【００３８】
これによれば、項１と同様に、本マイクロコントローラは、多様な信号レベルの入力デジタル信号に対応することができる。また、これによれば、例えば閾値電圧を調整する必要のない入力信号は第２インターフェース回路で受け、閾値電圧を調整する必要のある入力信号は第１インターフェース回路で受けるというようなシステム構成を実現することができ、ユーザにとってシステムを構築する上での利便性が増す。
【００３９】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４０】
図１に、マイコンを搭載したシステムを例示する。同図に示されるシステム１００は、マイコン１と複数の周辺回路（ＰＲ＿ＣＩＲ）３＿０〜３＿ｎ（ｎは１以上の整数）がインターフェースされ、各種の信号をやり取りすることによって、本システムの目的とされる種々の機能を実現する。マイコン１は、複数の入力インターフェース回路及び出力インターフェース回路を備え、入力インターフェース回路を介して外部（周辺回路）から信号を入力するとともに、入力した信号に基づいて各種演算処理を実行する。そして、演算結果に応じて生成した制御信号等を出力インターフェース回路を介して外部の周辺回路に供給することにより、システムにおける種々の機能を実現する。マイコン１と周辺回路３＿０〜３＿ｎとは、例えば、実装基板（ボード）上に設置され、実装基板上に形成された配線パターンによって電気的に接続される。周辺回路３＿０〜３＿ｎは、例えば、加速度センサ及び温度センサ等の各種センサや、ＰＬＬ（ｐｈａｓｅ  ｌｏｃｋｅｄ  ｌｏｏｐ）等である。
【００４１】
前述したように、従来のマイコンでは、入力信号の論理レベルを判定するための閾値電圧が固定にされる入力インターフェース回路を備えるものが多かったが、図１に示されるマイコン１は、閾値電圧が固定にされる入力インターフェース回路１１と、閾値電圧が変更可能にされる入力インターフェース回路１０＿１〜１０＿ｎの双方を備える構成とされる。
【００４２】
以下、マイコン１の具体的な構成例を実施の形態１、２に示す。
【００４３】
≪実施の形態１≫
図２に、実施の形態１に係るマイコンを適用したシステムを例示する。
【００４４】
同図に示されるシステム１００Ａは、マイコン１Ａと周辺回路３＿０〜３＿３がインターフェースされる。  マイコン１Ａは、特に制限されないが、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。例えば、マイコン１Ａは、ＲＯＭ１２、ＲＡＭ１３、中央処理装置（ＣＰＵ）１４、バスステートコントローラ（ＢＳＣ）１５、複数の入力インターフェース回路１１、１０＿１〜１０＿６、複数の内部回路１６〜２１、複数の外部端子、及び、その他の図示されない出力インターフェース回路等を含んで構成される。なお、図２には前記複数の外部端子として代表的に、基準電圧を入力するための端子ＰＶＴＨ１〜ＰＶＴＨ３と、デジタル信号を入力するための端子ＰＩＮ０〜ＰＩＮ６が例示されている。
【００４５】
特に制限されないが、マイコン１Ａの内部は、ＶＣＣを動作電源とする電源ドメインと、ＶＣＣよりも小さいＶＤＤを動作電源とする電源ドメインに分けられる。例えば、入力インターフェース回路１１は電源ＶＣＣによって動作可能にされ、内部回路１６〜２１や中央処理装置１４等は、例えば、電源ＶＤＤからの給電により動作する。なお、２つの電源電圧ＶＤＤ、ＶＣＣは、例えば、異なる外部端子（図示せず）から夫々供給されても良いし、外部端子（図示せず）から供給された電源電圧ＶＣＣをマイコン内部に設けたレギュレータ回路によって電源ＶＤＤを生成しても良く、特に制限されない。
【００４６】
中央処理装置１４は、ＲＯＭ１２等に予め格納されたプログラムにしたがって各種の演算処理を実行するとともに、マイコン１Ａの内部に設けられた各機能部の統括的な制御を行う。ＲＡＭ１３は、中央処理装置１４による演算処理において演算結果やプログラム等が一時的に格納される。すなわち、中央処理装置１４、ＲＡＭ１３及びＲＯＭ１２は、例えば、１つのデータ処理装置（プログラム処理装置）として機能する。中央処理装置１４やＲＡＭ１３、バスステートコントローラ１５、内部回路１６〜２１等は、内部バス２２を介して共通に接続される。内部バス２２を介したデータの送受信はバスステートコントローラ１５によって制御される。
【００４７】
内部回路１６〜２１は、例えば、中央処理装置１４の代わりにデータ転送を行うＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）や、中央処理装置１４の代わりに各種演算処理を行うアクセラレータ、メモリカード用のホストインタフェース等のほかに、各種のタイマ等が含まれる。同図には、代表的に、８ビットのタイマ（ＴＭＲ）１８、シリアルコミュニケーションインタフェース（ＳＣＩ）１９、マルチファンクションタイマパルスユニット（ＭＴＵ）２０、１６ビットのタイマパルスユニット（ＴＰＵ）２１が例示されている。
【００４８】
入力インターフェース回路１１は、外部端子に供給された信号を入力し、その論理レベルに応じたデジタル信号を生成する。たとえば、入力インターフェース回路１１は、周辺回路３＿０から端子ＰＩＮ０に供給されたデジタル信号ＤＩＮ１０を、振幅ＶＤＤのデジタル信号ＤＯＵＴ１０に変換する。デジタル信号ＤＯＵＴ１０は、例えばタイマ１８に入力される。ここで、周辺回路３＿０は、電源電圧ＶＣＣからの給電により動作し、周辺回路３＿０が出力するデジタル信号ＤＩＮ１０の振幅は“ＶＣＣ”（ローレベルが０Ｖ、ハイレベルがＶＣＣ）である。
【００４９】
入力インターフェース回路１１は、入力信号の論理レベルを判定するための閾値電圧が固定にされる。図３は、入力インターフェース回路１１の内部構成を例示する図である。同図に示されるように、入力インターフェース回路１１は、例えば、バッファ回路１１１とレベルシフト回路１１０とから構成される。バッファ回路１１１は、例えば、電源電圧ＶＣＣを動作電源とする判定回路１１１０と、必要に応じて段数が調整された単数又は複数のインバータ回路１１１１とから構成される。判定回路１１１０は、入力信号（ＤＩＮ１０）を２つの判定閾値ＶＴＨＬ、ＶＴＨＨ（ＶＴＨＨ＞ＶＴＨＬ）と比較することによって入力信号の信号レベルを判定し、判定結果を出力する。例えば、入力信号が判定閾値ＶＴＨＬよりも小さい場合にローレベル（０Ｖ）の信号を出力し、入力信号が判定閾値ＶＴＨＨよりも大きい場合にハイレベル（ＶＣＣ）の信号を出力する。判定閾値ＶＴＨＬ、ＶＴＨＨは、入力信号の振幅が“ＶＣＣ”であることを前提に最適と考えられる値が予め設計されている。例えば、“ＶＴＨＬ＝０．１×ＶＣＣ“、”ＶＴＨＨ＝０．９×ＶＣＣ“として設計される。判定回路１１１０から出力された信号は、単数又は複数のインバータ回路１１１１を介してレベルシフト回路１１０に供給される。レベルシフト回路１１０は、バッファ回路１１１から供給された振幅ＶＣＣの信号を振幅ＶＤＤの信号ＤＯＵＴ１０に変換する。
【００５０】
入力インターフェース回路１０＿１〜１０＿ｎ（総称する場合は、入力インターフェース回路１０と記す。）は、外部端子に供給された信号を入力し、その論理レベルに応じたデジタル信号を生成する。同図には、６つの入力インターフェース回路１０＿１〜１０＿６が例示されるが、その数に特に制限はない。
【００５１】
入力インターフェース回路１０＿１は、周辺回路３＿１から端子ＰＩＮ１に供給されたデジタル信号ＤＩＮ１１を、振幅ＶＤＤのデジタル信号ＤＯＵＴ１１に変換し、シリアルコミュニケーションインタフェース１９に供給する。入力インターフェース回路１０＿２は、周辺回路３＿１から端子ＰＩＮ２に供給されたデジタル信号ＤＩＮ１２を、振幅ＶＤＤのデジタル信号ＤＯＵＴ１２に変換し、シリアルコミュニケーションインタフェース１９に供給する。周辺回路３＿１は、例えば、電源電圧ＶＣＣ１（＜ＶＣＣ）からの給電により動作し、周辺回路３＿１が出力するデジタル信号ＤＩＮ１１、ＤＩＮ１２の振幅は“ＶＣＣ１”（ローレベルが０Ｖ、ハイレベルがＶＣＣ１）である。
【００５２】
入力インターフェース回路１０＿３は、周辺回路３＿２から端子ＰＩＮ３に供給されたデジタル信号ＤＩＮ２１を、振幅ＶＤＤのデジタル信号ＤＯＵＴ２１に変換し、マルチファンクションタイマパルスユニット２０に供給する。同様に、入力インターフェース回路１０＿４は、周辺回路３＿２から端子ＰＩＮ４に供給されたデジタル信号ＤＩＮ２２を、振幅ＶＤＤのデジタル信号ＤＯＵＴ２２に変換し、マルチファンクションタイマパルスユニット２０に供給する。周辺回路３＿２は、例えば、電源電圧ＶＣＣ２（＜ＶＣＣ）からの給電により動作し、周辺回路３＿２が出力するデジタル信号ＤＩＮ２１、ＤＩＮ２２の振幅は“ＶＣＣ２”（ローレベルが０Ｖ、ハイレベルがＶＣＣ２）である。
【００５３】
入力インターフェース回路１０＿５は、周辺回路３＿３から端子ＰＩＮ５に供給されたデジタル信号ＤＩＮ３１を、振幅ＶＤＤのデジタル信号ＤＯＵＴ３１に変換し、タイマパルスユニット２１に供給する。同様に、入力インターフェース回路１０＿６は、周辺回路３＿３から端子ＰＩＮ６に供給されたデジタル信号ＤＩＮ３２を、振幅ＶＤＤのデジタル信号ＤＯＵＴ３２に変換し、タイマパルスユニット２１に供給する。周辺回路３＿３は、例えば、電源電圧ＶＣＣ３（＜ＶＣＣ）からの給電により動作し、周辺回路３＿３が出力するデジタル信号ＤＩＮ３１、ＤＩＮ３２の振幅は“ＶＣＣ３”（ローレベルが０Ｖ、ハイレベルがＶＣＣ３）である。
【００５４】
入力インターフェース回路１０＿１〜１０＿６は、入力信号の論理レベルを判定するための閾値電圧が変更可能にされる。例えば、端子ＰＶＴＨ１〜ＰＴＨ３に供給された基準電圧ＶＲＥＦ１〜ＶＲＥＦ３の中から１つの電圧を前記閾値電圧として選択することによって、閾値電圧の変更を可能にする。具体的には、電圧選択部２３＿１〜２３＿３（以下、総称する場合は、電圧選択部２３と記す。）を設け、電圧選択部２３によって基準電圧ＶＲＥＦ１〜ＶＲＥＦ３の中から１つの電圧を選択し、閾値電圧（Ａｖｒｅｆ１〜Ａｖｒｅｆ３）として入力インターフェース回路１０＿１〜１０＿６に与える。
【００５５】
電圧選択部２３は、例えば、選択回路２３０及びレジスタ２３１から構成される。レジスタ２３１は、例えば、中央処理装置１４によってアクセス可能にされ、所望の基準電圧を指示する値が設定される。選択回路２３０は、基準電圧ＶＲＥＦ１〜ＶＲＥＦ３を入力し、レジスタ２３１の設定値に従って何れか１つの電圧を選択して出力する。これによれば、複数の基準電圧ＶＲＥＦ１〜ＶＲＥＦ３から閾値電圧を選択することが容易となる。
【００５６】
例えば、ＶＲＥＦ１＝０．５×ＶＣＣ１、ＶＲＥＦ２＝０．５×ＶＣＣ２、ＶＲＥＦ３＝０．５×ＶＣＣ３とした場合を考える。この場合、振幅ＶＣＣ１のデジタル信号ＤＩＮ１１、１２を受ける入力インターフェース回路１０＿１、１０＿２の閾値電圧Ａｖｒｅｆ１が“ＶＲＥＦ１”となるように、電圧選択部２３＿１のレジスタ２３１の値を設定する。同様に、振幅ＶＣＣ２のデジタル信号ＤＩＮ２１、２２を受ける入力インターフェース回路１０＿３、１０＿４の閾値電圧Ａｖｒｅｆ２が“ＶＲＥＦ２”となるように電圧選択部２３＿２のレジスタ値を設定する。また、振幅ＶＣＣ３のデジタル信号ＤＩＮ３１、３２を受ける入力インターフェース回路１０＿５、１０＿６の閾値電圧Ａｖｒｅｆ３が“ＶＲＥＦ３”となるように、電圧選択部２３＿３のレジスタ値を設定する。このようにすることで、入力インターフェース回路１０＿１〜１０＿６の夫々に供給されるデジタル信号の信号レベルに応じて、最適な閾値電圧Ａｖｒｅｆ１〜Ａｖｒｅｆ３を選択することが可能となる。
【００５７】
なお、図２では、１つの電圧選択部２３によって選択された電圧が２つの入力インターフェース回路１０に供給される場合を例示したが、電圧選択部２３を入力インターフェース回路１０毎に設け、１つの電圧選択部２３によって選択された電圧を対応する１つの入力インターフェース回路に供給するようにしても良い。また、同図では、基準電圧を入力するための端子として３つの端子ＰＶＴＨ１〜ＰＶＴＨ３を設けた場合が例示されるが、その数に特に制限はない。例えば、更に２つの外部端子を設け、電圧選択部２３によって、合計５つの基準電圧の中から閾値電圧を選択するようにしても良い。
【００５８】
図４は、入力インターフェース回路１０の内部構成を例示する図である。なお、本実施の形態では入力インターフェース回路１０＿１〜１０＿６は同一の回路構成とされるため、代表的に、入力インターフェース回路１０＿１の内部構成について説明し、その他の入力インターフェース回路１０＿２〜１０＿６については説明を省略する。
【００５９】
同図に示されるように、入力インターフェース回路１０＿１は、アナログコンパレータ回路３０と、ノイズキャンセル回路３１とを含んで構成される。アナログコンパレータ回路３０は、例えば差動回路から構成され、例えば電源電圧ＶＣＣ１、ＶＤＤからの給電によって動作可能にされる。差動回路の一方の入力端子には、電圧選択部２３＿１から出力された閾値電圧Ａｖｆｅｆ１が入力され、他方の入力端子には、端子ＰＩＮ１に供給されたデジタル信号ＤＩＮ１１が入力される。アナログコンパレータ回路３０は、デジタル信号ＤＩＮ１１と閾値電圧Ａｖｆｅｆ１とを比較し、比較結果ＣＭＰＯを出力する。比較結果ＣＭＰＯは、例えば、信号ＤＩＮ１１が閾値電圧Ａｒｅｆ１よりも大きいときにハイレベル（ＶＤＤ）とされ、信号ＤＩＮ１１が閾値電圧Ａｒｅｆ１よりも小さいときにローレベル（０Ｖ）とされるデジタル信号である。
【００６０】
ノイズキャンセル回路３１は、アナログコンパレータ回路３０の比較結果ＣＭＰＯの論理レベルが変化してから所定の不感期間の経過を待って、比較結果ＣＭＰＯの論理レベルに応じたデジタル信号ＤＯＵＴ１１を出力する。換言すれば、ノイズキャンセル回路３１は、アナログコンパレータ回路３０の比較結果ＣＭＰＯの論理レベルが所定期間維持されたら、その論理レベルの信号を出力する。例えば、基準クロック信号ＣＬＫの６サイクル分の期間、比較結果ＣＭＰＯの論理レベルが変化しなかったら、その論理レベルの信号を出力する。ノイズキャンセル回路３１は、例えばデジタルフィルタである。ノイズキャンセル回路３１によれば、信号ＤＩＮ１１に閾値電圧Ａｖｒｅｆ１を跨ぐような大きなノイズが重畳した場合であっても、そのノイズが所定期間内（例えば６クロックサイクル以内）であれば、出力信号ＤＯＵＴ１１はノイズの影響を受けることはない。これにより、ノイズ耐性を高めることができる。
【００６１】
図５に、入力インターフェース回路１０＿1に信号が入力されたときのタイミングチャートを例示する。ここでは、ノイズキャンセル回路３１の不感期間が６クロックサイクルであるとして説明する。
【００６２】
先ず、時刻ｔ０において、端子ＰＩＮ１に入力された信号ＤＩＮ１１がローレベルからハイレベルに切り替わると、アナログコンパレータ回路３０は、信号ＤＩＮ１１が閾値電圧Ａｖｒｅｆ１を超えたことを検出する。これにより、比較結果ＣＭＰＯがローレベルからハイレベルに切り替わる。比較結果ＣＭＰＯがハイレベルになってから６クロックサイクルが経過した時刻ｔ１において、ノイズキャンセル回路３１は出力信号ＤＯＵＴ１１をハイレベルに切り替える。
【００６３】
時刻ｔ２において、信号ＤＩＮ１１がハイレベルからローレベルに切り替わると、アナログコンパレータ回路３０は、信号ＤＩＮ１１が閾値電圧Ａｖｒｅｆ１よりも低くなったことを検出する。これにより、比較結果ＣＭＰＯがハイレベルからローレベルに切り替わる。その後、６クロックサイクルが経過する前のタイミング（時刻ｔ３〜ｔ４の期間）において信号ＤＩＮ１１にノイズが重畳し、信号ＤＩＮ１１が閾値電圧Ａｖｒｅｆ１よりも高くなると、時刻ｔ３〜ｔ４の期間に、比較結果ＣＭＰＯがローレベルからハイレベルに切り替わり、その後ローレベルに切り替わる。比較結果ＣＭＰＯがローレベルになってから６クロックサイクルが経過した時刻ｔ５において、ノイズキャンセル回路３１は出力信号ＤＯ１をローレベルに切り替える。このように、６クロックサイクル以内の信号変化のノイズであれば、出力信号ＤＯＵＴ１１はそのノイズの影響を受けない。
【００６４】
その後、時刻ｔ６において、再度、信号ＤＩＮ１１がローレベルからハイレベルに切り替わると、アナログコンパレータ回路３０は、信号ＤＩＮ１１が閾値電圧Ａｖｒｅｆ１よりも高くなったことを検出する。これにより、比較結果ＣＭＰＯがローレベルからハイレベルに切り替わる。その後、６クロックサイクルが経過する前のタイミング（時刻ｔ７〜ｔ８の期間）において信号ＤＩＮ１１にノイズが重畳し、信号ＤＩＮ１１が閾値電圧Ａｖｒｅｆ１よりも低くなると、時刻ｔ７〜ｔ８の期間に比較結果ＣＭＰＯがハイレベルからローレベルに切り替わる。その後、比較結果ＣＭＰＯがハイレベルに戻ってから６クロックサイクルが経過した時刻ｔ９において、ノイズキャンセル回路３１は出力信号ＤＯＵＴ１１をローレベルからハイレベルに切り替える。このように、６クロックサイクル以内の信号変化のノイズであれば、出力信号ＤＯＵＴ１１はそのノイズの影響を受けない。
【００６５】
以上、マイコン１Ａによれば、アナログコンパレータ回路３０の閾値電圧Ａｖｒｅｆ１〜Ａｖｒｅｆ３を端子ＰＶＴＨ１〜ＰＶＴＨ３に供給された基準電圧ＶＲＥＦ１〜ＶＲＥＦ３の中から選択することにより、入力インターフェース回路１０＿１〜１０＿６に入力される信号ＤＩＮ１１〜ＤＩＮ３２の信号レベルに応じて閾値電圧Ａｖｒｅｆ１〜Ａｖｒｅｆ３を変更することが可能になる。これにより、マイコンとして多様な信号レベルの入力デジタル信号に対応することができるから、例えば、動作電源の異なる複数の周辺回路（例えば、ＩＣチップ）を１種類のマイコンに接続することが可能となる。例えば、マイコンよりも動作電源の低い周辺回路を接続する場合に、従来のように、マイコンの入力インターフェース回路と周辺回路の間に電圧変換のためのレベルアップシフタを設けたり、接続する周辺回路に合わせてマイコンの入力インターフェース回路を再設計したりする必要はない。
【００６６】
更に、閾値電圧が変更可能にされる入力インターフェース回路１０に加えて、閾値電圧が固定にされる入力インターフェース回路１１を更に設けることによって、ユーザにとってシステムを構築する上での利便性が増す。例えば、振幅がＶＣＣであるデジタル信号をマイコンに入力する場合、入力インターフェース回路１０ではなく入力インターフェース回路１１に信号を入力するようにすれば、レジスタ等によって閾値電圧を設定する手間を省くことができる。
【００６７】
≪実施の形態２≫
図６に、実施の形態２に係るマイコンを適用したシステムを例示する。同図に示されるマイコン１Ｂは、閾値電圧の変更が可能な入力インターフェース回路として、実施の形態１に係る入力インターフェース回路１０＿１〜１０＿６の代わりにシュミットトリガ特性を持つ入力インターフェース回路２０＿１〜２０＿３を備える。また、マイコン１Ｂは、入力インターフェース回路の閾値電圧として選択可能な基準電圧ＶＲＥＦ１Ａ〜ＶＲＥＦ４Ａを、マイコン内部で生成する。その他の構成はマイコン１Ａと同様とされ、図６においてマイコン１Ａと同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００６８】
入力インターフェース回路２０＿１〜２０＿ｎ（総称する場合は、入力インターフェース回路２０と記す。）は、外部端子に供給された信号を入力し、その論理レベルに応じたデジタル信号を生成する。同図には、３つの入力インターフェース回路２０＿１〜２０＿３が例示されるが、その数に特に制限はない。
【００６９】
入力インターフェース回路２０＿１は、周辺回路３＿１から端子ＰＩＮ１に供給されたデジタル信号ＤＩＮ１を、振幅ＶＤＤのデジタル信号ＤＯＵＴ１に変換し、シリアルコミュニケーションインタフェース１９に供給する。周辺回路３＿１は、例えば、電源電圧ＶＣＣ１（＜ＶＣＣ）からの給電により動作し、周辺回路３＿１が出力するデジタル信号ＤＩＮ１の振幅は“ＶＣＣ１”（ローレベルが０Ｖ、ハイレベルがＶＣＣ１）である。
【００７０】
入力インターフェース回路２０＿２は、周辺回路３＿２から端子ＰＩＮ２に供給されたデジタル信号ＤＩＮ２を、振幅ＶＤＤのデジタル信号ＤＯＵＴ２に変換し、マルチファンクションタイマパルスユニット２０に供給する。周辺回路３＿２は、例えば、電源電圧ＶＣＣ２（＜ＶＣＣ）からの給電により動作し、周辺回路３＿２が出力するデジタル信号ＤＩＮ２の振幅は“ＶＣＣ２”（ローレベルが０Ｖ、ハイレベルがＶＣＣ２）である。
【００７１】
入力インターフェース回路２０＿３は、周辺回路３＿３から端子ＰＩＮ３に供給されたデジタル信号ＤＩＮ３を、振幅ＶＤＤのデジタル信号ＤＯＵＴ３に変換し、タイマパルスユニット２１に供給する。周辺回路３＿３は、例えば、電源電圧ＶＣＣ３（＜ＶＣＣ）からの給電により動作し、周辺回路３＿３が出力するデジタル信号ＤＩＮ３の振幅は“ＶＣＣ３”（ローレベルが０Ｖ、ハイレベルがＶＣＣ３）である。
【００７２】
以下、入力インターフェース回路２０＿１について更に詳細に説明する。なお、入力インターフェース回路２０＿２、２０＿３は、入力インターフェース回路２０＿１と同様の回路構成とされるため、その説明を省略する。
【００７３】
入力インターフェース回路２０＿１は、ハイ側のアナログコンパレータ回路ＨＣＭＰと、ロー側のアナログコンパレータ回路ＬＣＭＰと、ラッチ回路ＲＳＦＦと、同期化回路２０１と、を含んで構成される。ハイ側のアナログコンパレータ回路ＨＣＭＰ及びロー側のアナログコンパレータ回路ＬＣＭＰは、例えば、差動回路から構成され、電源電圧ＶＣＣ１、ＶＤＤからの給電によって動作する。例えば、前述のアナログコンパレータ回路３０と同一の回路構成とされる。
【００７４】
ハイ側のアナログコンパレータ回路ＨＣＭＰの一方の入力端子（反転入力端子（−））には、閾値電圧Ａｖｆｅｆ１Ｈが入力され、他方の入力端子（非反転入力端子（＋））には、端子ＰＩＮ１に供給されたデジタル信号ＤＩＮ１が入力される。アナログコンパレータ回路ＨＣＭＰは、デジタル信号ＤＩＮ１と閾値電圧Ａｖｆｅｆ１Ｈとを比較し、比較結果ＣＭＰＯＨを出力する。比較結果ＣＭＰＯＨは、例えば、信号ＤＩＮ１が閾値電圧Ａｒｅｆ１Ｈよりも大きいときにハイレベル（ＶＤＤ）とされ、信号ＤＩＮ１が閾値電圧Ａｒｅｆ１Ｈよりも小さいときにローレベル（０Ｖ）とされるデジタル信号である。
【００７５】
ロー側のアナログコンパレータ回路ＬＣＭＰの一方の入力端子（反転入力端子（−））には、デジタル信号ＤＩＮ１が入力され、他方の入力端子（非反転入力端子（＋））には、閾値電圧Ａｖｆｅｆ１Ｌが入力される。ここで、閾値電圧Ａｖｆｅｆ１Ｌは閾値電圧Ａｖｆｅｆ１Ｈよりも小さい。
【００７６】
アナログコンパレータ回路ＬＣＭＰは、デジタル信号ＤＩＮ１と閾値電圧Ａｖｆｅｆ１Ｌとを比較し、比較結果ＣＭＰＯＬを出力する。比較結果ＣＭＰＯＬは、例えば、信号ＤＩＮ１が閾値電圧Ａｒｅｆ１Ｌよりも大きいときにローレベル（０Ｖ）とされ、信号ＤＩＮ１が閾値電圧Ａｒｅｆ１Ｈよりも大きいときにハイレベル（ＶＣＣ）とされるデジタル信号である。
【００７７】
ラッチ回路ＲＳＦＦは、例えばＳＲフリップフロップ回路であって、セット端子（Ｓ）にハイ側のアナログコンパレータ回路ＨＣＭＰの比較結果ＣＭＰＯＨが入力され、リセット端子（Ｈ）にロー側のアナログコンパレータ回路ＬＣＭＰの比較結果ＣＭＰＯＬが入力される。ラッチ回路ＲＳＦＦは、電源電圧ＶＤＤからの給電によって動作する。
【００７８】
図７にラッチ回路ＲＳＦＦの真理値表を例示する。同図に示されるように、比較結果ＣＭＰＯＬがローレベル（Ｒ＝０）のときに比較結果ＣＭＰＯＨがハイレベル（Ｓ＝１）となったら出力Ｄがハイレベル（Ｄ＝１）となり、比較結果ＣＭＰＯＬがローレベル（Ｒ＝０）のときに比較結果ＣＭＰＯＨがローレベル（Ｓ＝０）となったら出力Ｄは直前の値を保持する（Ｄ＝１／０）。また、比較結果ＣＭＰＯＬがハイレベル（Ｒ＝１）となったら、出力Ｄがローレベル（Ｄ＝０）となる。これにより、信号ＤＩＮ１の信号レベルが閾値電圧Ａｒｅｆ１ＬからＡｒｅｆ１Ｈの範囲となった場合には、出力信号Ｄとして直前の論理レベルが出力される。
【００７９】
同期回路２０１は、ラッチ回路ＲＳＦＦの出力信号Ｄをクロック信号ＣＬＫに同期させて出力する。例えば、同期回路２０１は、複数のフリップフロップ回路から構成され、所定のクロックサイクル後に、クロック信号ＣＬＫに同期して、ラッチ回路ＲＳＦＦの出力Ｄを出力信号ＤＯＵＴ１として出力する。図６には、同期回路２０１が２つのフリップフロップ回路（ＦＦ）から構成される場合が例示されている。この場合、同期回路２０１は、２クロックサイクル後にラッチ回路ＲＳＦＦの出力Ｄを出力信号ＤＯＵＴ１として出力する。同期回路２０１は、電源電圧ＶＤＤからの給電によって動作する。
【００８０】
図８に、入力インターフェース回路２０＿１に信号が入力されたときのタイミングチャートを例示する。
【００８１】
先ず、時刻ｔ１０において、端子ＰＩＮ１に入力された信号ＤＩＮ１がローレベルから上昇し、閾値電圧Ａｖｒｅｆ１Ｌを超えると、ロー側のアナログコンパレータ回路ＬＣＭＰは比較結果ＣＭＰＯＬをハイレベルからローレベルに切り替える。その後、信号ＤＩＮ１が更に上昇し、時刻ｔ１１において、閾値電圧Ａｖｒｅｆ１Ｈを超えると、ハイ側のアナログコンパレータ回路ＨＣＭＰは比較結果ＣＭＰＯＨをローレベルからハイレベルに切り替える。これにより、ラッチ回路ＲＳＦＦの出力Ｄがローレベルからハイレベルに切り替わる。同期化回路２０１は、たとえば２クロックサイクル後に、クロック信号ＣＬＫに同期して出力信号ＤＯＵＴ１をローレベルからハイレベルに切り替える。
【００８２】
その後、時刻ｔ１３において、信号ＤＩＮ１がハイレベルから低下し、閾値電圧Ａｖｒｅｆ１Ｈよりも低くなると、ハイ側のアナログコンパレータ回路ＨＣＭＰは比較結果ＣＭＰＯＨをハイレベルからローレベルに切り替える。信号ＤＩＮ１が更に低下し、時刻ｔ１４において、閾値電圧Ａｖｒｅｆ１Ｌよりも低くなると、ロー側のアナログコンパレータ回路ＬＣＭＰは比較結果ＣＭＰＯＬをローレベルからハイレベルに切り替える。これにより、ラッチ回路ＲＳＦＦの出力Ｄがハイレベルからローレベルに切り替わる。同期化回路２０１は、たとえば２クロックサイクル後に、クロック信号ＣＬＫに同期して出力信号ＤＯＵＴ１をハイレベルからローレベルに切り替える。仮に、時刻ｔ１３から時刻ｔ１４の期間に信号ＤＩＮ１にノイズが重畳したとしても、信号ＤＩＮ１の信号レベルが閾値電圧Ａｖｆｅｆ１Ｌ以上閾値電圧Ａｖｆｅｆ１Ｈ以下であれば、ラッチ回路ＲＳＦＦは直前の値を出力するため、出力信号ＤＯＵＴ１はノイズの影響を受けることはない。
【００８３】
その後、時刻ｔ１６において、信号ＤＩＮ１がローレベルからハイレベルに切り替わると、ロー側のアナログコンパレータ回路ＬＣＭＰの比較結果ＣＭＰＯＬがローレベルに切り替わり、ハイ側のアナログコンパレータ回路ＨＣＭＰの比較結果ＣＭＰＯＨがハイレベルに切り替わる。これにより、ラッチ回路ＲＳＦＦの出力Ｄはローレベルからハイレベルに切り替わる。その後、時刻ｔ１７〜ｔ１８の期間において信号ＤＩＮ１にノイズが重畳し、信号ＤＩＮ１が閾値電圧Ａｖｒｅｆ１Ｈを下回ると、時刻ｔ１７〜ｔ１８の期間において比較結果ＣＭＰＯＨがハイレベルからローレベルに切り替わり、その後ハイレベルに戻る。このとき、ロー側のアナログコンパレータ回路ＬＣＭＰの比較結果ＣＭＰＯＬはローレベルのままなので、ラッチ回路ＲＳＦＦの出力Ｄは変化せず、直前の値（ハイレベル）が保持される。そして、同期化回路２０１は、時刻ｔ１７から２クロックサイクル経過した時刻ｔ１９において、クロック信号ＣＬＫに同期して出力信号ＤＯ１をローレベルからハイレベルに切り替える。
【００８４】
このように、入力インターフェース回路２０にシュミットトリガ特性を持たせることで、外部ノイズ等によって閾値電圧Ａｖｒｅｆ１Ｌ以上閾値電圧Ａｖｒｅｆ１Ｈ以下の信号が入力されたとしても、その影響を受けない。これにより、入力インターフェース回路２０のノイズ耐性を高めることができる。
【００８５】
次に、閾値電圧Ａｖｒｅｆ１Ｌ、Ａｖｒｅｆ１Ｈについて説明する。
【００８６】
閾値電圧Ａｖｒｅｆ１Ｈ、Ａｖｒｅｆ１Ｌは、実施の形態１と同様に、複数の基準電圧から選択可能にされる。例えば、閾値電圧Ａｖｒｅｆ１Ｈは、電圧選択部３３＿１によって基準電圧ＶＲＥＦ１Ａ、ＶＲＥＦ２Ａの中から選択され、閾値電圧Ａｖｒｅｆ１Ｌは、電圧選択部３３＿２によって基準電圧ＶＲＥＦ３Ａ、ＶＲＥＦ４Ａの中から選択される。同様に、閾値電圧Ａｖｒｅｆ２Ｈは、電圧選択部３３＿３によって基準電圧ＶＲＥＦ１Ａ、ＶＲＥＦ２Ａの中から選択され、閾値電圧Ａｖｒｅｆ２Ｌは、電圧選択部３３＿４によって基準電圧ＶＲＥＦ３Ａ、ＶＲＥＦ４Ａの中から選択される。図示はしないが、閾値電圧Ａｖｒｅｆ３Ｈ、閾値電圧Ａｖｒｅｆ３Ｌについても同様である。
【００８７】
電圧選択部３３＿１〜３３＿４（総称する場合は、電圧選択部３３と記す。）は、例えば、実施の形態１に係る電圧選択部２３と同様に、選択回路２３０及びレジスタ２３１から構成され、レジスタ２３１の設定値に従って、複数の基準電圧の中から何れか１つの電圧が選択されて出力される。これにより、複数の基準電圧から閾値電圧を選択することが容易となる。
【００８８】
基準電圧ＶＲＥＦ１Ａ〜ＶＲＥＦ４Ａは、マイコン１Ｂの内部に設けられた基準電圧生成部２４によって生成される。基準電圧生成部２４は、例えば、電圧発生回路２４０＿１〜２４０＿４（総称する場合は、電圧発生回路２４０と記す。）を含んで構成される。
【００８９】
図９に電圧発生回路２４０の内部構成を例示する。電圧発生回路２４０は、例えば、選択回路３０２、抵抗ラダー回路３０１、及びレジスタ３０３を含んで構成される。抵抗ラダー回路３０１は、内部電源電圧ＶＲＥＧを抵抗分圧することにより、複数の基準電圧を生成する。特に制限されないが、内部電源電圧ＶＲＥＧは、マイコン内部に設けられたレギュレータ回路（図示せず）によって生成された電圧である。選択回路３０２は、レジスタ３０３の設定値に基づいて、抵抗ラダー回路３０１によって生成された複数の基準電圧から１つの電圧を選択して出力する。レジスタ３０３は、例えば、中央処理装置１４によってアクセス可能にされ、所望の基準電圧を指示する値が設定される。これによれば、基準電圧ＶＲＥＦ１Ａ〜ＶＲＥＦ４Ａとして選択可能な電圧を複数生成することができるから、マイコンとして、より多様な信号レベルの入力デジタル信号に対応することが可能となる。また、基準電圧を外部から供給するための外部端子を追加する必要がなくなる。
【００９０】
なお、電圧発生回路２４０は、複数の基準電圧が生成可能な構成であれば、図９の回路構成に限定されるものではない。例えば、電圧発生回路２４０として、マイコン１Ｂに内蔵されるデジタル・アナログコンバータ（ＤＡＣ）を用いることも可能である。
【００９１】
以上、実施の形態２に係るマイコンによれば、実施の形態１に係るマイコン１Ａと同様に、入力インターフェース回路２０＿１〜２０＿３に入力されるデジタル信号ＤＩＮ１〜ＤＩＮ３の信号レベルに応じて最適な閾値電圧Ａｖｒｅｆ１Ｈ、１Ｌ〜Ａｖｒｅｆ３Ｈ、３Ｌを選択することができるので、多様な信号レベルの入力デジタル信号に対応することができる。これにより、動作電源の異なる複数の周辺回路を１種類のマイコンに接続することが可能となり、コストの増加を抑えることができる。また、上記のように入力インターフェース回路２０＿１〜２０＿３にシュミットトリガ特性を持たせることで、ノイズ耐性を高めることができる。
【００９２】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９３】
例えば、マイコン１Ａにおいて電圧発生回路２４０を更に設けることにより、外部端子ＰＶＴＨ１〜ＰＶＴＨ３に供給された基準電圧と電圧発生回路２４０によって生成された基準電圧との中から、閾値電圧を選択するようにしても良い。同様に、マイコン１Ｂにおいて基準電圧を入力するための外部端子を更に設けることにより、外部端子に供給された基準電圧と電圧発生回路２４０によって生成された基準電圧との中から、閾値電圧を選択するようにしても良い。これによれば、閾値電圧の選択肢が広がるので、更に多様な入力信号レベルに対応することが可能となる。
【００９４】
また、マイコン１Ａ、１Ｂにおいて、閾値電圧が固定にされる入力インターフェース回路１１が１つである場合を例示したが、入力インターフェース回路１１は複数あっても良く、その数に特に制限はない。
【符号の説明】
【００９５】
１，１Ａ  マイクロコントローラ
３＿０〜３＿３  周辺回路
１００，１００Ａ  システム
ＰＩＮ０〜ＰＩＮｎ、ＰＶＴＨ１〜ＰＶＴＨ３  外部端子
１２  ＲＯＭ
１３  ＲＡＭ
１４  中央処理装置（ＣＰＵ）
１５  バスステートコントローラ（ＢＳＣ）
１１、１０＿１〜１０＿６  入力インターフェース回路
１６、１７  内部回路
１８  ８ビットのタイマ（ＴＭＲ）
１９  シリアルコミュニケーションインタフェース（ＳＣＩ）
２０  マルチファンクションタイマパルスユニット（ＭＴＵ）
２１  １６ビットのタイマパルスユニット（ＴＰＵ）
２２  内部バス
ＶＲＥＦ１〜ＶＲＥＦ３  基準電圧
ＤＩＮ１０〜ＤＩＮ３２  入力信号
ＤＯＵＴ１０〜ＤＯＵＴ３２  出力信号
２３＿１〜２３＿３  電圧選択部
２３０  選択回路
２３１  レジスタ
Ａｒｅｆ１〜Ａｒｅｆ３  閾値電圧
１０＿１〜１０＿６  入力インターフェース回路
３０  アナログコンパレータ回路
３１  ノイズキャンセラ回路
ＣＬＫ  クロック信号
ＣＭＰ０  比較結果
１１１  バッファ回路
１１０  レベルシフト回路
１１１０  判定回路
１１１１  インバータ回路
１Ｂ  マイクロコントローラ
１００Ｂ  システム
２４  電圧生成部
２４０＿１〜２４０＿４  電圧発生回路
３３＿１〜３３＿４  電圧選択部
ＶＲＥＦ１Ａ〜ＶＲＥＦ４Ａ  基準電圧
ＤＩＮ０〜ＤＩＮ３  入力信号
ＤＯＵＴ０〜ＤＯＵＴ３  出力信号
Ａｒｅｆ１Ｌ、Ａｒｅｆ１Ｈ〜Ａｒｅｆ３Ｌ、Ａｒｅｆ３Ｈ  閾値電圧
ＨＣＭＰ  ハイ側のアナログコンパレータ回路
ＬＣＭＰ  ロー側のアナログコンパレータ回路
ＣＭＰＯＨ、ＣＭＰＯＬ  比較結果
ＲＳＦＦ  ＲＳフリップフロップ回路
２０１  同期化回路
３０２  選択回路
３０１  抵抗ラダー回路
３０３  レジスタ
【図１】
2014175742.tif 000003
【図２】
2014175742.tif 000004
【図３】
2014175742.tif 000005
【図４】
2014175742.tif 000006
【図５】
2014175742.tif 000007
【図６】
2014175742.tif 000008
【図７】
2014175742.tif 000009
【図８】
2014175742.tif 000010
【図９】
2014175742.tif 000011