(57)【要約】【課題】本発明は、表面に薄膜が形成された半導体基板において個体識別情報が付与された、生産性の低下を抑制する半導体装置およびその製造方法を提供することを目的とする。【解決手段】本発明は、半導体基板としてのシリコン基板４上に形成された第１膜としての吸収膜６と、吸収膜６上に形成された第２膜としての輪郭形成膜７と、輪郭形成膜７表面から吸収膜６表面に達して形成された剥離部とを備える。輪郭形成膜７は、吸収膜６と同一の複数の材料からなり、輪郭形成膜７の組成比は、吸収膜６の組成比とは異なり、輪郭形成膜７の光吸収率が、吸収膜６の光吸収率よりも低い。【選択図】図７
2014175632.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１膜と、
前記第１膜上に形成された第２膜と、
前記第２膜表面から前記第１膜表面に達して形成された剥離部とを備え、
前記第２膜は、前記第１膜と同一の複数の材料からなり、
前記第２膜の組成比は、前記第１膜の組成比とは異なり、
前記第２膜の光吸収率が、前記第１膜の光吸収率よりも低いことを特徴とする、
半導体装置。
【請求項２】
前記剥離部が、前記第２膜表面から前記第１膜表面に達して形成された孔からなることを特徴とする、
請求項１に記載の半導体装置。
【請求項３】
前記第２膜上に形成された保護膜をさらに備え、
前記剥離部が、前記第２膜表面から前記第１膜表面に達して形成されたひびからなることを特徴とする、
請求項１に記載の半導体装置。
【請求項４】
前記剥離部が、前記第１膜表面における破裂現象により形成されることを特徴とする、
請求項１または２に記載の半導体装置。
【請求項５】
前記第１膜の光吸収率が１０％以上であることを特徴とする、
請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記第２膜の光吸収率が５％以下であることを特徴とする、
請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記剥離部が、英数字、記号、図形、バーコードまたは二次元コードからなる個体識別情報を形成することを特徴とする、
請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記第１膜および前記第２膜が、シリコン窒化膜であることを特徴とする、
請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
（ａ）半導体基板上に第１膜を形成する工程と、
（ｂ）前記第１膜上に第２膜を形成する工程と、
（ｃ）前記第２膜上から光を照射し、前記第１膜表面において破裂現象を生じさせることにより、前記第２膜表面から前記第１膜表面に達する剥離部を形成する工程とを備え、
前記第２膜は、前記第１膜と同一の複数の材料からなり、
前記第２膜の組成比は、前記第１膜の組成比とは異なり、
前記第２膜の光吸収率が、前記第１膜の光吸収率よりも低いことを特徴とする、
半導体装置の製造方法。
【請求項１０】
前記工程（ｂ）の後前記工程（ｃ）の前に、前記第２膜上に保護膜を形成する工程をさらに備え、
前記工程（ｃ）が、前記保護膜上から光を照射し、前記第１膜表面において界面剥離を生じさせることにより、前記第２膜表面から前記第１膜表面に達するひびからなる剥離部を形成する工程であることを特徴とする、
請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、および、半導体装置の製造方法に関し、特に各半導体装置を識別するための識別情報の付与に関するものである。
【背景技術】
【０００２】
半導体装置の各々を識別するための個体識別情報を付与する場合、従来は、例えばレーザ照射によりシリコン基板を溶融させて凸状のドット形状を当該シリコン基板表面に形成することにより、個体識別情報を付与していた（特許文献１）。
【０００３】
また、他の付与技術としては、透明な保護膜越しに加工レーザ光を照射し、当該保護膜下にある加工膜を変質させることにより、発塵を抑制しつつ個体識別情報を付与する技術（特許文献２）があった。
【０００４】
また、レーザ加工を実施するために二層の異なる薄膜を積層する技術（特許文献３）や、シリコン基板表面のシリコン酸化膜上に形成されているシリコン窒化膜等を加工して、個体識別情報を付与する技術（特許文献４）があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１２／０６６５９６号（１４頁１行〜１６頁９行、図６）
【特許文献２】特開２００９−１４１１４７号公報（３頁２５行〜３頁３５行、図３）
【特許文献３】特開平２−２０６８５号公報（２頁左段３９〜２頁右段２５行、図１０）
【特許文献４】特開２００３−１５１８６６号公報（２頁右段２７〜３頁左段１３行、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、シリコン基板自身に加工レーザ光を照射して、基板の一部を溶融させることによりドット形状を形成する。
【０００７】
当該技術をシリコンチップに応用しようとする場合、通常シリコンチップの表面には複数の薄膜（シリコン酸化膜、シリコン窒化膜または金属配線膜等）が積層されており、加工レーザ光を照射するにあたり、照射範囲のシリコンチップ表面に形成された薄膜を全て除去する必要があった。
【０００８】
また、特許文献２〜４では、ドット形状を形成するための薄膜と、加工レーザ光による半導体基板へのダメージを抑制するために当該薄膜下に形成された保護膜とが、それぞれ異なる材料からなる膜であるため、双方の薄膜形成のためにはそれぞれ異なる製造工程が必要となり、生産性が低下するという問題があった。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、表面に薄膜が形成された半導体基板において個体識別情報が付与された、生産性の低下を抑制する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様に関する半導体装置は、半導体基板上に形成された第１膜と、前記第１膜上に形成された第２膜と、前記第２膜表面から前記第１膜表面に達して形成された剥離部とを備え、前記第２膜は、前記第１膜と同一の複数の材料からなり、前記第２膜の組成比は、前記第１膜の組成比とは異なり、前記第２膜の光吸収率が、前記第１膜の光吸収率よりも低いことを特徴とする。
【００１１】
本発明の一態様に関する半導体装置の製造方法は、（ａ）半導体基板上に第１膜を形成する工程と、（ｂ）前記第１膜上に第２膜を形成する工程と、（ｃ）前記第２膜上から光を照射し、前記第１膜表面において破裂現象を生じさせることにより、前記第２膜表面から前記第１膜表面に達する剥離部を形成する工程とを備え、前記第２膜は、前記第１膜と同一の複数の材料からなり、前記第２膜の組成比は、前記第１膜の組成比とは異なり、前記第２膜の光吸収率が、前記第１膜の光吸収率よりも低いことを特徴とする。
【発明の効果】
【００１２】
本発明の上記態様によれば、既に第１膜および第２膜が表面に形成された半導体基板において形成された剥離部が、良好な読取性を有する個体識別情報として機能する。また、第１膜および第２膜がともに同一の材料からなることで、半導体装置の生産性低下を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態による、半導体装置を示す平面図である。
【図２】本発明の第１実施形態による、半導体装置のＡ−Ａ’断面図である。
【図３】本発明の第１実施形態による、シリコン窒化膜の波長に対する吸収率の関係を示す図である。
【図４】本発明の第１実施形態による、レーザ照射に伴う各層の状態推移を示す模式図である。
【図５】本発明の第１実施形態による、レーザ照射に伴う各層の状態推移を示す模式図である。
【図６】本発明の第１実施形態による、レーザ照射に伴う各層の状態推移を示す模式図である。
【図７】本発明の第１実施形態による、レーザ照射に伴う各層の状態推移を示す模式図である。
【図８】本発明の第１実施形態による、ドット形状を俯瞰した模式図である。
【図９】本発明の第２実施形態による、半導体装置を示す平面図である。
【図１０】本発明の第２実施形態による、半導体装置のＡ−Ａ’断面図である。
【図１１】本発明の第２実施形態による、ポリイミドの波長に対する吸収率を示す図である。
【図１２】本発明の第２実施形態による、シリコン窒化膜の波長に対する吸収率を示す図ある。
【図１３】本発明の第２実施形態による、レーザ照射に伴う各層の状態推移を示す模式図である。
【図１４】本発明の第２実施形態による、レーザ照射に伴う各層の状態推移を示す模式図である。
【発明を実施するための形態】
【００１４】
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
【００１５】
なお、本明細書において、表面または底面等との用語が用いられるが、これらの用語は、各面を便宜上区別するために用いられているものであり、実際の上下左右の方向とは関係しない。
【００１６】
＜第１実施形態＞
＜構成＞
一般的なパワーモジュールに用いられるシリコンＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）チップにおいて、チップ最表面に保護膜がなくシリコン窒化膜が形成されている場合について説明する。
【００１７】
図１は、本発明の第１実施形態に関する半導体装置を、シリコンＩＧＢＴチップを例として示す平面図である。
【００１８】
シリコンＩＧＢＴチップは、チップ有効領域１およびチップ無効領域２に分けられている。チップ有効領域１の外周部（チップ有効領域１とチップ無効領域２との境界部）には、耐圧を保持するためにチップ終端領域３が形成されている。
【００１９】
個体識別情報である二次元コードは、チップ無効領域２に形成される。
【００２０】
図２は、チップ無効領域２のＡ−Ａ’断面（図１参照）の模式図である。
【００２１】
チップ無効領域２では、シリコン基板４表面にシリコン酸化膜５が形成されている。シリコン酸化膜５上には、第１膜としての吸収膜６が形成されている。吸収膜６上には、第２膜としての輪郭形成膜７が形成されている。吸収膜６および輪郭形成膜７には、同一材料であるシリコン窒化膜（シリコンと窒素）を採用することができる。ここで、吸収膜６と輪郭形成膜７とは、異なる組成比で構成される。シリコン窒化膜は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により成膜することが可能であり、膜厚、屈折率および吸収率を容易に制御することができる。また、吸収膜６および輪郭形成膜７を、同一の装置内で連続的に成膜させることが可能であり、高い生産効率を得ることができる。ここで、シリコン基板４表面にシリコン酸化膜５が形成されず、直接吸収膜６、さらには輪郭形成膜７が形成されていてもよい。
【００２２】
以下、ＹＡＧレーザの２倍波である波長５３２ｎｍのパルスレーザによる加工を例に挙げて説明する。
【００２３】
吸収膜６の波長５３２ｎｍの光に対する屈折率をｎ＝２．４５〜２．５５程度、膜厚を４００ｎｍ〜６００ｎｍとする。また、輪郭形成膜７の波長５３２ｎｍの光に対する屈折率をｎ＝２．１５〜２．２５程度、膜厚を８００ｎｍ〜９００ｎｍとする。
【００２４】
この場合のシリコン窒化膜の各波長に対する光吸収率は、図３に示されるような曲線を示す。ここで図３は、輪郭形成膜７および吸収膜６の、各波長に対する吸収率を示した図であり、縦軸に吸収率（％）が示され、横軸に波長（ｎｍ）が示されている。
【００２５】
波長５３２ｎｍの光に対しては、第２膜としての輪郭形成膜７では吸収がなく（光吸収率が５％以下）、加工レーザ光に対して透明となる。よって、加工レーザ光は輪郭形成膜７を透過して吸収膜６に到達する。
【００２６】
一方で、第１膜としての吸収膜６では光吸収率が１０％以上（より具体的には光吸収率が２０％以上）の十分な吸収が得られる。よって、加工レーザ光によって、吸収膜６を加工することができる。
【００２７】
レーザ照射による各層の状態推移を図４〜７に模式的に示す。
【００２８】
まず図４に示されるように、加工レーザ光８は第２膜としての輪郭形成膜７では吸収されることなく透過し、第１膜としての吸収膜６に到達する。
【００２９】
次に図５に示されるように、第１膜としての吸収膜６表面近傍の、吸収部９の温度が上昇する。そして吸収部９は溶融し、さらに体積膨張することにより破裂する。
【００３０】
次に図６に示されるように、吸収部９上部の、第２膜としての輪郭形成膜７の一部がチップ表面から剥離される。
【００３１】
この結果図７に示されるように、吸収部９は表面が荒れたドット底面１０となり、剥離した第２膜としての輪郭形成膜７には、表面が滑らかな輪郭強調面１１が形成される。このようにして、加工レーザ光が照射された箇所（吸収部９）において、輪郭形成膜７表面から吸収膜６表面に達する、剥離部としての孔が形成される。
【００３２】
図７で形成されたドット形状を上面から俯瞰した模式図を図８に示す。
【００３３】
図８に示されるように、剥離部において、ドット底面１０の周囲には滑らかな輪郭強調面１１が形成されている。輪郭強調面１１は、シリコン基板１表面に対して斜めの加工線を形成させることができる。
【００３４】
このドット形状（剥離部）を斜光照明で照射することで、輪郭強調面１１で強い反射が生じ、高いコントラストの画像を容易に得ることができる。よって、良好な読取性を持つ個体識別情報（二次元コード）を得ることができる。
【００３５】
本実施形態で用いられている波長５３２ｎｍの加工レーザ光８では、パルス幅を５〜６０ｎｓとするのが望ましい。
【００３６】
パルス幅が５ｎｓ未満と短い場合には、吸収膜６での温度上昇が十分に起こらず、第１膜としての吸収膜６表面における破裂現象の発生と、第２膜としての輪郭形成膜７の界面剥離の発生とが不安定になってしまい、安定してドット形状を形成することができない場合があるため望ましくない。
【００３７】
一方で６０ｎｓよりもパルス幅が長くなると、吸収膜６での温度上昇範囲が広がり、それによって形成されるドット形状（剥離部）が大きくなる。そうすると、隣接ドット形状が熱的干渉を引き起こし、非加工部まで変形させる場合があるため望ましくない。
【００３８】
加工レーザ光８のスポット径は１〜３μｍとすれば、ドット底面１０の外形は概ね１．５〜３．５μｍとなる。
【００３９】
ドットピッチを２．５〜４．５μｍとすれば、隣接ドット形状の熱的干渉を避けることが可能であり、例えば、２０×２０ドット形状で形成される二次元コードを形成する場合でも、１辺が９０μｍ以下の範囲に形成することが可能となる。よって、微小領域への高密度二次元コードを個体識別情報として設けた半導体装置を提供できる。
【００４０】
加工点（吸収部９）におけるエネルギー密度を０．５〜２．５Ｊ／ｃｍ２とした場合、ドット底面１０の外径は概ね２．５μｍ程度、輪郭外径線１２の直径は概ね３．５μｍ程度となる。
【００４１】
加工点（吸収部９）におけるエネルギー密度が小さ過ぎると、前述の問題と同様に、ドット形状の形成が不安定になる。また、加工点（吸収部９）におけるエネルギー密度が大き過ぎる場合は、隣接ドット形状が熱的干渉を起こし、非加工部まで変形してしまう。このことによって、ドット形状（剥離部）の読取性が著しく低下する。さらに、吸収部９の深さ方向の広がりも拡大し、シリコン基板１へダメージを与えてしまうという問題がある。
【００４２】
加工点におけるエネルギー密度を適宜調整することにより、吸収部９におけるエネルギーの拡散を制御することが可能となるため、これらの問題は回避することができる。
【００４３】
ドットピッチを４．５μｍとすれば、隣接ドット形状の熱的干渉を避けることが可能であり、例えば、２０×２０ドットの二次元コードを形成する場合でも、１辺が９０μｍ以下の範囲に形成することが可能となる。よって、微小領域への高密度二次元コードを個体識別情報として設けた半導体装置を提供できる。
【００４４】
このような第１膜としての吸収膜６、および、第２膜としての輪郭形成膜７は、例えば、一般的に半導体製造プロセスで用いられるプラズマＣＶＤ法を用いることにより成膜される。具体的には、原料ガスであるシランおよびアンモニアの供給流量比、ＲＦパワー、さらには成膜圧力を適宜調整することで、これらの層を連続的に成膜することが可能である。よって、良好な生産性を得ることができる。
【００４５】
さらには、チップ終端領域３の電界緩和に用いられる半絶縁性窒化膜（ＳＩｎＳｉＮ膜）を吸収膜６として、パッシベーション膜として用いられる絶縁性窒化膜（ＳｉＮ膜）を輪郭形成膜７としてそれぞれ適用すれば、新たに製造工程を追加する必要がない。よって、良好な読取性と生産性とを両立させることができる。
【００４６】
なお、本技術の応用により、個体識別情報として二次元コード以外の英数字、記号、図形、バーコードまたは二次元コードを、マーキングするエリアまたは用途により適当なものを選択して用いた場合においても、良好な読取性と生産性を両立させることができる。
【００４７】
＜効果＞
本発明に関する実施形態によれば、半導体装置が、半導体基板としてのシリコン基板４上に形成された第１膜としての吸収膜６と、吸収膜６上に形成された第２膜としての輪郭形成膜７と、輪郭形成膜７表面から吸収膜６表面に達して形成された剥離部とを備える。
【００４８】
輪郭形成膜７は、吸収膜６と同一の複数の材料からなり、輪郭形成膜７の組成比は、吸収膜６の組成比とは異なり、輪郭形成膜７の光吸収率が、吸収膜６の光吸収率よりも低い。
【００４９】
このような構成によれば、既に第１膜としての吸収膜６および第２膜としての輪郭形成膜７が表面に形成されたシリコン基板１において、輪郭形成膜７の表面から吸収膜６の表面に達する剥離部が形成される。当該剥離部は、例えば輪郭強調面１１とドット底面１０からなる孔形状であり、個体識別情報として機能するため、例えば斜光照明を用いた場合に良好な読取性を有することができる。
【００５０】
また、加工レーザ光を吸収する吸収膜６、および、吸収膜６の破裂等により吸収膜６の一部とともに剥離する輪郭形成膜７が、ともに同一の材料（例えばシリコン窒化膜）からなることで、半導体装置の生産性低下を抑制することができる。
【００５１】
また、本発明に関する実施形態によれば、剥離部が、吸収膜６表面における破裂現象により形成される。
【００５２】
このような構成によれば、例えば加工レーザ光の熱エネルギーにより溶融させて吸収膜６を変質させるのみでドット形状を形成する場合に比べて、加工レーザ光を照射した箇所における形状の輪郭が狭い領域に収まり、かつ、鮮明となる。よって、より狭い領域内において鮮明な個体識別情報を付与することができる。
【００５３】
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ａ）半導体基板としてのシリコン基板４上に第１膜としての吸収膜６を形成する工程と、（ｂ）吸収膜６上に第２膜としての輪郭形成膜７を形成する工程と、（ｃ）輪郭形成膜７上から光を照射し、吸収膜６表面において破裂現象を生じさせることにより、輪郭形成膜７表面から吸収膜６表面に達する剥離部を形成する工程とを備え、輪郭形成膜７は、吸収膜６と同一の複数の材料からなり、輪郭形成膜７の組成比は、吸収膜６の組成比とは異なり、輪郭形成膜７の光吸収率が、吸収膜６の光吸収率よりも低い。
【００５４】
このような構成によれば、既に第１膜としての吸収膜６および第２膜としての輪郭形成膜７が表面に形成されたシリコン基板１において、輪郭形成膜７の表面から吸収膜６の表面に達する剥離部が形成される。当該剥離部は、例えば輪郭強調面１１とドット底面１０からなる孔形状であり、個体識別情報として機能するため、例えば斜光照明を用いた場合に良好な読取性を有することができる。
【００５５】
特に剥離部は、吸収膜６表面における破裂現象により形成されることで、例えば加工レーザ光の熱エネルギーにより溶融させて吸収膜６を変質させるのみでドット形状を形成する場合に比べて、加工レーザ光を照射した箇所における形状の輪郭が狭い領域に収まり、かつ、鮮明となる。よって、より狭い領域内において鮮明な個体識別情報を付与することができる。
【００５６】
また、加工レーザ光を吸収する吸収膜６、および、吸収膜６の破裂等により吸収膜６の一部とともに剥離する輪郭形成膜７が、ともに同一の材料（例えばシリコン窒化膜）からなることで、半導体装置の生産性低下を抑制することができる。
【００５７】
＜第２実施形態＞
例えば、ＩＧＢＴまたはダイオード等の、一般的なパワーモジュールに用いられる半導体チップでは、チップ終端領域３の上に、しばしばポリイミド樹脂を用いた保護膜が形成される。これは、エポキシ樹脂を用いたモールド工程で発生する樹脂による応力、または、その後の通電により発生する熱応力から、チップ終端領域３を保護するためのものである。
【００５８】
＜構成＞
第２実施形態においては、第２膜としての輪郭形成膜７上に、ポリイミド樹脂からなる保護膜を形成したダイオードチップを例として説明する。
【００５９】
図９は、本発明の第２実施形態におけるダイオードチップの平面模式図である。
【００６０】
ダイオードチップは、チップ有効領域１およびチップ無効領域２に分けられている。チップ有効領域１の外周部（チップ有効領域１とチップ無効領域２との境界部）には、チップ終端領域３が形成されている。
【００６１】
さらに、チップ無効領域２上およびチップ終端領域３上を覆ってポリイミド膜が形成されている。
【００６２】
図１０は、チップ無効領域２のＡ−Ａ’断面（図９参照）の模式図である。
【００６３】
チップ無効領域２では、シリコン基板４表面にシリコン酸化膜５が形成されている。シリコン酸化膜５上には、第１膜としての吸収膜６が形成されている。吸収膜６上には、第２膜としての輪郭形成膜７が形成されている。さらに、第２膜としての輪郭形成膜７上には、例えばポリイミドからなる保護膜１３が形成されている。ここで、シリコン基板４表面にシリコン酸化膜５が形成されず、直接吸収膜６が形成されていてもよい。
【００６４】
第１膜としての吸収膜６、および、第２膜としての輪郭形成膜７は、例えば、一般的に半導体製造プロセスで用いられるプラズマＣＶＤ法を用いることにより成膜される。具体的には、原料ガスであるシランおよびアンモニアの供給流量比、ＲＦパワー、さらには成膜圧力を適宜調整することで、これらの層を連続的に成膜することが可能である。よって、良好な生産性を得ることができる。
【００６５】
その後、芳香族ポリイミド原料をチップ上に塗布した後露光し、さらに現像の写真製版工程を経てパターニングを行う。そしてエッチング等を適宜行うことで保護膜１３が形成される。
【００６６】
図１１は、保護膜１３に用いられる芳香族ポリイミドの光吸収率を示した図であり、縦軸に吸収率（％）が示され、横軸に波長（ｎｍ）が示されている。
【００６７】
図１１に示されるように、保護膜１３に用いられる芳香族ポリイミドは、３００ｎｍ以上の波長の光に対して吸収がなく透明である。
【００６８】
そこで本実施形態においては、ＹＶＯ４レーザの３倍波である３５５ｎｍの波長を持つ加工レーザ光を用いた例を挙げて説明する。
【００６９】
第１膜としての吸収膜６の３５５ｎｍの光に対する屈折率を２．６０〜２．８０程度、膜厚を４００〜６００ｎｍ程度とする。また、第２膜としての輪郭形成膜７の３５５ｎｍの光に対する屈折率を２．１０〜２．２５程度、膜厚を５００〜７００ｎｍ程度とする。
【００７０】
この場合のシリコン窒化膜の各波長に対する光吸収率は、図１２に示されるような曲線を示す。ここで図１２は、輪郭形成膜７および吸収膜６の、各波長に対する吸収率を示した図であり、縦軸に吸収率（％）が示され、横軸に波長（ｎｍ）が示されている。
【００７１】
第２膜としての輪郭形成膜７における光吸収率は０．７％程度とほぼ吸収がないため、加工レーザ光に対して透明である。
【００７２】
一方で、第１膜としての吸収膜６における光吸収率は９９．９％であり、十分な吸収が得られる。
【００７３】
レーザ照射による各層の状態推移を図１３および図１４に模式的に示す。
【００７４】
まず図１３に示されるように、保護膜１３上から照射された加工レーザ光８は、ポリイミドからなる保護膜１３、および、第２膜としての輪郭形成膜７で吸収されることなく透過する。その後、第１膜としての吸収膜６に到達する。
【００７５】
次に図１４に示されるように、吸収部９の温度が上昇する。そして吸収部９は溶融し、さらに体積膨張する。しかし、第２膜として輪郭形成膜７がポリイミドからなる保護膜１３に覆われて固められているため、破裂することはない。
【００７６】
代わりに、吸収膜６と輪郭形成膜７との界面剥離が生じ、加工レーザ光が照射された箇所（吸収部９）において、輪郭形成膜７表面から吸収膜６表面に達するクラック１４（ひび）が形成される。
【００７７】
この剥離部としてのクラック１４が図４〜７で示された輪郭強調面１１と同様の役割を果たし、クラック１４において光の照射に対する強い反射が生じ、高いコントラストの画像を容易に得ることができる。よって、良好な読取性を持つ個体識別情報（二次元コード）を得ることができる。
【００７８】
さらに、ポリイミドからなる保護膜１３は加工されることがなく輪郭形成膜７を覆って形成されているため、ドット形成に伴う異物の飛散を抑制することができる。
【００７９】
本実施形態で用いている波長３５５ｎｍの加工レーザ光８では、パルス幅を５〜６０ｎｓとするのが望ましい。
【００８０】
パルス幅が５ｎｓ未満と短い場合には、吸収膜６での温度上昇が十分に起こらず、第１膜としての吸収膜６と第２膜としての輪郭形成膜７との間の界面剥離の発生と、第２膜としての輪郭形成膜７におけるクラック１４の発生とが不安定になってしまい、安定してドット形状を形成することができない場合があるため望ましくない。
【００８１】
一方で６０ｎｓよりもパルス幅が長くなると、吸収膜６での温度上昇範囲が広がり、それによって形成されるドット形状（剥離部）が大きくなる。そうすると、隣接ドット形状が熱的干渉を引き起こし、非加工部まで変形させる場合があるため望ましくない。
【００８２】
加工レーザ光８のスポット径は１〜５μｍとすれば、クラック１４の外形は概ね１．５〜５．５μｍとなる。
【００８３】
ドットピッチを２．５〜４．５μｍとすれば、隣接ドット形状の熱的干渉を避けることが可能であり、例えば、１６×１６ドットで形成される二次元コードを形成する場合でも、１辺が９０μｍ以下の範囲に形成することが可能でなる。よって、微小領域への高密度二次元コードを個体識別情報として設けた半導体装置を提供できる。
【００８４】
加工点（吸収部９）におけるエネルギー密度を０．１〜２．０Ｊ／ｃｍ２とした場合、クラック１４の外径は概ね２．５μｍ程度、輪郭外径線１２の直径は概ね３．５μｍ程度となる。
【００８５】
加工点（吸収部９）におけるエネルギー密度が小さ過ぎると、第２膜としての輪郭形成膜７にクラック１４を形成されない場合が生じ、ドット形状の形成が不安定になる。また、加工点（吸収部９）におけるエネルギー密度が大き過ぎる場合は、隣接ドット形状が熱的干渉を起こし、非加工部まで変形してしまう。このことによって、ドット形状（剥離部）の読取性が著しく低下する。さらに、吸収部９の深さ方向の広がりも拡大し、シリコン基板１へダメージを与えてしまうという問題がある。
【００８６】
加工点におけるエネルギー密度を適宜調整することにより、吸収部９におけるエネルギーの拡散を制御することが可能になるため、これらの問題は回避することができる。
【００８７】
ドットピッチを４．５μｍとすれば、隣接ドット形状の熱的干渉を避けることが可能であり、例えば、２０×２０ドットの二次元コードを形成する場合でも、１辺が９０μｍ以下の範囲に形成することが可能となる。よって、微小領域に高密度二次元コードを個体識別情報として設けた半導体装置を提供できる。
【００８８】
なお、本技術の応用により、個体識別情報として二次元コード以外の英数字、記号、図形、バーコードまたは二次元コードを、マーキングするエリアまたは用途により適当なものを選択して用いた場合においても、良好な読取性と生産性を両立させることができる。
【００８９】
＜効果＞
本発明に関する実施形態によれば、半導体装置が、輪郭形成膜７上に形成された保護膜１３をさらに備える。剥離部は、輪郭形成膜７表面から吸収膜６表面に達して形成されたひび（クラック１４）からなる。
【００９０】
このような構成によれば、保護膜１３が輪郭形成膜７を覆って形成されるため、加工レーザ光が照射されて吸収部９が溶融、さらには体積膨張した場合にも破裂することがない。よって、剥離部としてのクラック１４を形成する際に、半導体チップ上に異物が飛散してしまうことを防ぐことができる。
【００９１】
また、本発明に関する実施形態によれば、半導体装置の製造方法が、工程（ｂ）の後工程（ｃ）の前に、輪郭形成膜７上に保護膜１３を形成する工程をさらに備える。工程（ｃ）は、保護膜１３上から光を照射し、吸収膜６表面において界面剥離を生じさせることにより、輪郭形成膜７表面から吸収膜６表面に達するひび（クラック１４）からなる剥離部を形成する工程である。
【００９２】
このような構成によれば、保護膜１３が輪郭形成膜７を覆って形成された後、加工レーザ光を照射して吸収部９を溶融、さらには体積膨張させるため、当該部分が破裂することがない。よって、剥離部としてのクラック１４を形成する際に、半導体チップ上に異物が飛散してしまうことを防ぐことができる。
【００９３】
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【００９４】
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。
【符号の説明】
【００９５】
１  チップ有効領域、２  チップ無効領域、３  チップ終端領域、４  シリコン基板、５  シリコン酸化膜、６  吸収膜、７  輪郭形成膜、８  加工レーザ光、９  吸収部、１０  ドット底面、１１  輪郭強調面、１２  輪郭外径線、１３  保護膜、１４  クラック。
【図１】
2014175632.tif 000003
【図２】
2014175632.tif 000004
【図３】
2014175632.tif 000005
【図４】
2014175632.tif 000006
【図５】
2014175632.tif 000007
【図６】
2014175632.tif 000008
【図７】
2014175632.tif 000009
【図９】
2014175632.tif 000010
【図１０】
2014175632.tif 000011
【図１１】
2014175632.tif 000012
【図１２】
2014175632.tif 000013
【図１３】
2014175632.tif 000014
【図１４】
2014175632.tif 000015
【図８】
2014175632.tif 000016