(57)【要約】      （修正有）【課題】表面上観察出来ない欠陥に対しても、非接触に配線の欠陥を検出することができる検査装置および検査方法を提供する。【解決手段】基板１０には、画素領域１１及びゲート線を全選択状態にするコンタクトパッドと、データ線にコモン電圧を与えるコンタクトパッド１２が設けられている。センサは、アクチュエータ機構に搭載されており、画素領域１１を撮像する。検査ピンを介してゲート線を全選択状態にし、かつ全データ線をコモン電圧に設定した状態で、画素領域の格子のピッチを１／４ずつずらした４つのモアレ縞画像を取得する。計算機は、モアレ縞画像から前記画素領域内の位相を計算し、標準とする画素領域が形成された基板を用いて検出された位相と、検査対象とする画素領域が形成された基板を用いて検出された位相を比較して相違を検出する。【選択図】図３
2014153177.tif 000002
【特許請求の範囲】
【請求項１】
等間隔で配置された多数の平行配線と、当該平行配線に同時に電流を流すことが可能なコンタクトパッドとを有する基板の検査装置において、
前記コンタクトパッドに対向して配置された検査ピンと、
前記平行配線が配置された領域を撮像する受光素子と、
前記撮像素子を移動させて前記領域を走査するアクチュエータ機構と、
前記検査ピンを介して前記平行配線に電流を流した状態で、前記受光素子の走査画像を入力し、前記画素領域の格子のピッチを１／４ずつずらした４つのモアレ縞画像を取得し、当該モアレ縞画像から前記領域内の位相のずれを計算する計算機とを有し、
前記計算機は、位相のずれに基づいて欠陥を検出することを特徴とする検査装置。
【請求項２】
前記計算機は、さらに標準とする平行配線が配置された基板から計算した位相と、検査対象とする平行配線が配置された基板から計算された位相のずれを比較して、欠陥を検出することを特徴とする請求項１に記載の検査装置。
【請求項３】
多数のゲート線と多数のデータ線が格子状に配置されたトランジスタアクティブマトリクスによる画素領域が基板上に形成された段階で当該基板の検査を行う検査装置であって、前記基板上には前記多数のゲート線を全選択状態にするコンタクトパッドと、前記多数の全データ線にコモン電圧を与えるコンタクトパッドとが設けられており、
前記コンタクトパッドに対向して配置された検査ピンと、
前記画素領域を撮像する受光素子と、
前記撮像素子を移動させて前記画素領域を走査するアクチュエータ機構と、
前記検査ピンを介して前記ゲート線を全選択状態にし、かつ前記全データ線をコモン電圧に設定した状態で、前記受光素子の走査画像を入力し、前記画素領域の格子のピッチを１／４ずつずらした４つのモアレ縞画像を取得し、当該モアレ縞画像から前記画素領域内の位相を計算する計算機とを有し、
前記計算機は、さらに標準とする画素領域が形成された基板を用いて検出された位相と、検査対象とする画素領域が形成された基板を用いて検出された位相を比較して、相違を検出することを特徴とする検査装置。
【請求項４】
前記画素領域の格子のピッチに対応した格子ピッチを有するインデックススケールを有し、
前記インデックススケールを通して前記受光素子で撮像することにより、格子のピッチを１／４ずつずらした４つのモアレ縞画像を取得することを特徴とする請求項１記載又は３記載の検査装置。
【請求項５】
前記計算機は、前記受光素子により得られた画像を等間隔の画素ごとに起点の画素を変えながら、標準となる基板において取得した格子のピッチでサンプリングし、さらに起点の画素を３回ずらしながらサンプリングし、各サンプリング画像に対して補間処理を行いモアレ縞画像を生成することを特徴とする請求項１記載又は３記載の検査装置。
【請求項６】
多数のゲート線と多数のデータ線が格子状に配置されたトランジスタアクティブマトリクスによる画素領域が基板上に形成された段階で当該基板の検査を行う検査方法であって、前記全ゲート線或いは全データ線に電流を流すコンタクトパッドとが設けられており、
前記コンタクトパッドに検査ピンを接触させて前記全ゲート線或いは全データ線に電流を流し、
前記画素領域を撮像して、前記画素領域の格子のピッチを１／４ずつずらした４つのモアレ縞画像を取得し、
当該モアレ縞画像から前記画素領域内の位相を計算し、
標準とする画素領域が形成された基板を用いて検出された位相と、検査対象とする画素領域が形成された基板を用いて検出された位相を比較して、相違を検出することを特徴とする検査方法。
【請求項７】
前記画素領域の格子のピッチに対応した格子ピッチを有するインデックススケールを通して受光素子で撮像することにより、格子のピッチを１／４ずつずらした４つのモアレ縞画像を取得することを特徴とする請求項６記載の検査方法。
【請求項８】
前記受光素子により得られた画像を等間隔の画素ごとに起点の画素を変えながら、標準となる基板において取得した格子のピッチでサンプリングし、さらに起点の画素を３回ずらしながらサンプリングし、各サンプリング画像に対して補間処理を行いモアレ縞画像を生成することを特徴とする請求項６記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査装置および検査方法に関し、特にデータ線や、アドレス線等の平行配線を有するプリント基板や半導体基板、トランジスタアクティブマトリックス等のガラス基板を検査する検査装置および検査方法に関する。
【背景技術】
【０００２】
プリント基板、半導体基板は、工程が進むほど製造コストが増えてゆくため、次工程に進む前に検査し、不良箇所を含む基板を排除し又は修正して歩留まりを向上させている。これは、ＴＦＴ方式の液晶または有機ＥＬパネル等のようなトランジスタアクティブマトリックスにおいても同様である。トランジスタアクティブマトリックスは、ガラス製の基板上に多数のデータ線と、多数のゲート線とが格子状に配置され、プリント基板、半導体基板と同様に高度に平行配線が多用されている。データ線とゲート線の交点には、画素を制御する薄膜トランジスタが配置されており、これを画素領域としてその上に液晶を封入し或いは有機ＥＬ塗布を行う。トランジスタアクティブマトリックスにおいても工程が進むにつれて製造コストが増えてゆくため、トランジスタアクティブマトリックスを基板に形成した工程段階で検査を行って不良箇所を含む基板を排除し又は修正して、液晶を封入し或いは有機ＥＬ塗布前の早い段階で歩留まりを向上させることが行われる。
【０００３】
プリント基板、半導体基板やトランジスタアクティブマトリックスが形成されたガラス基板の検査においては、基板上に現れるパターンにボイドが無いかを外観から検査する方法に加えて、電気信号を与えて検査する方法もある。例えば、トランジスタアクティブマトリックスは、トランジスタアクティブマトリックスによる画素領域は、ゲート線、データ線等がガラス基板上に縦横に整列し、その交点位置に駆動用のトランジスタとインジウム錫酸化物を用いた透明電極が形成されている。図８Ａ、図８Ｂに液晶パネルと有機ＥＬパネルの１画素分のＴＦＴ駆動回路を示す。図８Ａは液晶パネルの１画素分のＴＦＴ駆動回路であり、駆動用のトランジスタ４はゲートをゲート線２に、ソースとドレインをデータ線３と透明電極５に接続されている。この透明電極５を露出した状態で、液晶パネルの場合は、ゲート線２、データ線３に電位を与えて、正常な電位が透明電極５の表面に発生しているかどうかを計測して判断することにより電気的に検査する。
【０００４】
図８Ｂは有機ＥＬパネルの１画素分のＴＦＴ駆動回路６であり、有機ＥＬパネルにおいては、液晶パネルと異なり有機ＥＬ自体が自己発光するための駆動電流が必要となる。このため、液晶用のＴＦＴ駆動回路６に比べ、駆動用のトランジスタ７と駆動電流を供給するドライブ線８が付加されている点が異なる。
【０００５】
いずれのパネルに対しても、露出した透明電極に対して間隔を開けて対向する電極を配置し、交流電流を印加した基板にプローブを近接させ、プローブに誘起される電圧を測定する。この検査では、基板の表面上で観察できない欠陥を検出できる。このような従来例として、例えば、特許文献１および２に示すような非接触型の検査装置が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−２７４９４号公報
【特許文献２】特開２００２−２２７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
欠陥が表面上に現れていないと、外観検査により発見することは難しい。また、電気的に欠陥を検査する上記した従来技術は、露出した透明電極に対してギャップをおいて検査をするものであり、透明電極により誘起される電圧を測定するために検査のスループットが低い。検査時に基板とプローブ間に誘電性流体が充填することにより大きなキャパシタンスが得られるが、透明電極が誘電性流体により汚染防止の処理が必要とされる。
【０００８】
本発明は上記の問題点を解決し、表面上観察出来ない欠陥に対しても、非接触に配線の欠陥を検出することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の検査装置によれば、等間隔で配置された多数の平行配線と、当該平行配線に同時に電流を流すことが可能なコンタクトパッドとを有する基板の検査装置において、前記コンタクトパッドに対向して配置された検査ピンと、前記平行配線が配置された領域を撮像する受光素子と、前記撮像素子を移動させて前記領域を走査するアクチュエータ機構と、前記検査ピンを介して前記平行配線に電流を流した状態で、前記受光素子の走査画像を入力し、前記画素領域の格子のピッチを１／４ずつずらした４つのモアレ縞画像を取得し、当該モアレ縞画像から前記領域内の位相のずれを計算する計算機とを有し、前記計算機は、位相のずれに基づいて欠陥を検出することを特徴とする。
【００１０】
また、本発明の検査方法によれば、多数のゲート線と多数のデータ線が格子状に配置されたトランジスタアクティブマトリクスによる画素領域が基板上に形成された段階で当該基板の検査を行う検査方法であって、前記全ゲート線或いは全データ線に電流を流すコンタクトパッドとが設けられており、前記コンタクトパッドに検査ピンを接触させて前記全ゲート線或いは全データ線に電流を流し、前記画素領域を撮像して、前記画素領域の格子のピッチを１／４ずつずらした４つのモアレ縞画像を取得し、当該モアレ縞画像から前記画素領域内の位相を計算し、標準とする画素領域が形成された基板を用いて検出された位相と、検査対象とする画素領域が形成された基板を用いて検出された位相を比較して、相違を検出することを特徴とする。
【発明の効果】
【００１１】
これら本発明によれば、平行配置された配線に対して受光素子による光学的な検査を行うので当該検査範囲に対しては非接触に欠陥を検出できる。また、モアレ縞を用いて熱による形状変化を検査するものであるため、外観上検出が出来ない欠陥であっても、検査も行うことができる。
【図面の簡単な説明】
【００１２】
【図１】モアレ縞による位相検出の実験データを示す図である。
【図２】平行配線に対する実験データを示す図である。
【図３】標準或いは検査対象の基板を示す図である。
【図４】検査装置を示す図である。
【図５】センサが走査する状態を示す図である。
【図６】検査方法のステップを示す図である。
【図７】他のセンサを用いて位相を測定する様子を示す図である。
【図８】フラットパネルディスプレイのＴＦＴ駆動回路を示す図である。
【発明を実施するための形態】
【００１３】
まず、検査の原理について説明する。
プリント基板、半導体基板、ガラス基板上のデータ線、アドレス線等の配線パターンは上層に皮膜された状態でも平行模様として観察できる。この配線パターンに電流を流した状態にすると、配線パターンが保有する電気抵抗により発熱する。配線パターンが細いと抵抗が大きいため、発熱量が他の配線パターンと比べて大きくなったり、或いは断線していると発熱が起こらない。この結果、配線パターンの不良の具合が、基板上に発熱量の変化として現れる。そして、発熱の相違により、各箇所における基板の膨張が変化する。
【００１４】
また、液晶パネルや有機ＥＬＤの画素領域においては、さらに、ゲート線を全選択状態にし、全データ線を接地電位にする。この状態下で、あるゲート線あるデータ線とが交差する位置において短絡している欠陥があると、このゲート線とデータ線には電流が流れる。この結果、電流によりこのゲート線とデータ線及び短絡箇所において発熱し、その箇所だけ熱による膨張が発生する。
【００１５】
一方、物体の変位や応力測定に対して、モアレ縞を用いた測定法が知られている。これは、表面に濃淡の格子縞が所定ピッチで形成されたガラス板（メインスケール）を通し、さらにメインスケールと同じピッチで且つ位相が１／４ピッチずつ異なる４つの格子縞が形成されたインデックススケールを通して、受光素子で電気信号を発生させる。ここにおいて、例えばメインスケールが移動すれば、４つの格子縞が形成されたインデックススケールを通した電気信号に強度変化が生じて位相変化を検出できる。
【００１６】
この技術を利用して、画素領域の格子模様を上記メインスケールとして、インデックススケールを通して受講素子にその反射光を撮像させる。上記した液晶パネルや有機ＥＬＤの画素領域における配線短絡による膨張は極めて微小であるが、他の格子模様の繰返し位相に対して、熱膨張した箇所においてのみに位相の変化を生じさせており、この位相を受光素子により電気信号として捕らえることができる。
【００１７】
位相θは、１／４ピッチずつ異なる４個の格子縞を通して検出されたモアレ縞画像（Ｉ０（ｘ、ｙ）、Ｉ１（ｘ、ｙ）、Ｉ２（ｘ、ｙ）、Ｉ３（ｘ、ｙ））としたとき、数１により求めることができる。（ｘ、ｙ）は、受光素子で画素領域を撮像した時の画素の位置である。
【００１８】
【数１】
2014153177.tif 000003
【００１９】
図１はモアレ縞による位相検出の実験データを示している。図１Ａは基板に表れた格子模様を示している。実験では、加熱された基板が冷却してゆく過程で、センサでガラス基板を撮像した。温度分布が場所により相違が生じる。受光素子でガラス基板を撮像し、各座標（ｘ、ｙ）の輝度から、位相を計算し、位相の分布を位相がずれるにつれ明度が暗くなるように濃淡で表して表示する。図１Ｂは初期の位相分布であり、全体が加熱されたことにより膨張し、全体的に明度が統一されたグレーの状態である。図１Ｃは５分後、図１Ｄは１１分経過後の位相分布である。時間が経過するにつれて、図中左側が右側に比べて明るくなってきている。これは、左側に行くほど縮んで、元の格子の間隔に近づいていることを示している。このように、熱膨張／熱収縮により格子の間隔が変化したことをモアレ縞により検出することができる。
【００２０】
図２は、フレキシブルプリント基板上の１ｍｍの等間隔に配置された平行配線について検査した様子を示している。図２Ａにおいて、「欠陥」と表示されている箇所の配線太さが他の配線と比べて細くなっている。この平行配線に対して電流を流すと、「欠陥」を有している配線が他の配線と比べて発熱量が大きくなり、フレキシブルプリント基板に形状的な変化を与える。図２Ａの横矢印は図２Ｂの横軸に対応し、縦軸は無負荷時の位相のずれ量を示している。各平行配線に電流を３３ｍＡ流した状態では、欠陥箇所において２０μｍのずれを検出した。また、１５０ｍＡを流した状態では、２００μｍのずれを検出した。いずれも、欠陥の無い配線の位置よりも大きな位相のずれが検出できた。尚、モアレ縞を用いた検出手法であるので、平行配線の両端にある配線に欠陥がある場合には検出が出来ない。また、撮像するカメラの画素数は、格子模様或いは配線間隔で割り切れる画素数である必要があり、カメラ位置の接写・拡大で合わせておく。
【００２１】
半導体基板やトランジスタアクティブマトリックスが形成されたガラス基板においても等間隔に配置された平行配線が局所的に加熱される場合は、加熱を受けた場所だけが膨張／収縮するため、当該部分に等間隔配線のピッチに微小な変化が生じるのであり、これを位相のずれとして検出することができる。
以下、トランジスタアクティブマトリックスが形成されたガラス基板を検査対象とした例を示して、本実施例の検査装置を説明する。
【００２２】
液晶パネルや有機ＥＬＤには、画素領域の周囲に検査信号を入力するコンタクトパッドが多数個設けられている。図３は、ＴＦＴ液晶パネルの基板１０を示している。この基板１０には、１枚のガラス板の上に多数の画素領域１が薄膜技術により設けられており、この後液晶の封入や切断が行われて夫々が１つの製品になる。画素領域１１の左側には、画素領域１１に検査信号を与えるためのコンタクトパッド１２が設けられる。コンタクトパッド１２から、データ線全線、ドライブ線全線或いはゲート線全線に夫々に対して電流を流すことができる。また、コンタクトパッド１２を用いてゲート線を全選択した状態でデータ線のコモン電圧設定が可能とする回路が基板１０内に作られている。
図３においては、作図の都合上３つ程度示されているが、図は一例であり、この数、配置に限られるものではない。
【００２３】
図４は、本実施例の検査装置１３である。検査装置１３は、検査対象である基板１０が搭載されるステージ１４と、ステージ１４の上でリフトピン１５により上下するプローブ基板１６を有している。プローブ基板１６には、画素領域１１に対応して開口１７が設けられており、コンタクトパッド１２に接触して検査信号を与える検査ピン１８が各開口１７に対して設けられている。検査ピン１８は、プローブ基板１６の左端の箇所にある接続栓１９に繋がれており、ステージ１４の主電源入力ピン２０に接続する。
【００２４】
基板１０がステージ１４上に配置されると、リフトピン１５によりプローブ基板１６が下降し、検査ピン１８がコンタクトパッド１２に接触する。そして、接続栓１９が主電源入力ピン２０に接触することにより、検査信号がコンタクトパッド１２に与えられる。
【００２５】
一方、センサ２１はプローブ基板１６の開口１７の上から画素領域１１を撮像する。Ｘ方向電動アクチュエータ２２及びＹ方向電動アクチュエータ２３からなるアクチュエータ機構にセンサ２１は搭載されており、ｘｙ面内を移動することにより画素領域１１を走査する。
【００２６】
計算機２４は、リフトピン１５の昇降制御、ｘ方向電動アクチュエータ２２及びｙ方向電動アクチュエータ２３の位置制御、主電源入力ピン２０への電源制御、及びセンサ２１からの電気信号から位相を求めて、基板１０の欠陥の有無を判断する。
【００２７】
図５は、センサ２１の動作の一例である。センサ２１内には、インデックススケール２５とＣＣＤイメージセンサ等の２次元画像を取得する受光素子２６が配置されている。インデックススケール２５は、図示しない機構で図中２７の矢印で示すように１／４ピッチずつ移動させることができ、各ピッチで撮像することにより４つのモアレ縞画像（Ｉ０（ｘ、ｙ）、Ｉ１（ｘ、ｙ）、Ｉ２（ｘ、ｙ）、Ｉ３（ｘ、ｙ））を輝度信号として検出する。
インデックススケール２５として、特開２００３−１０６８６９号のように、１／４ピッチずつピッチのずれた格子が予め４つ形成されているものを用いても良い。
【００２８】
図６を用いて、検査方法を説明する。尚、ステップＳ１については、他の実施例において説明する。検査装置１３に対して標準となる基板１０を設定する。まずコンタクトパッド１２に対して検査ピン１８を接触させる（Ｓ２）。そして、位相測定サブルーチン（図６Ｂ）を呼び出し、全ゲート線に電流を流してゲート線の検査を行い、ついで全データ線、全ドライブ線に電流を流してデータ線の検査を行う（Ｓ１０）。全ゲート線２、全データ線３或いは全ドライブ線８の配線の両端には図８Ｃに示すドライバが設けられており、夫々の入力Ｐ、Ｑに相補的な信号を与えることにより、全ゲート線２に同時に、全データ線３に同時に或いは全ドライブ線８に同時に電流を流すことができる。また、全ゲート線２の両端に図８Ｃに示すドライバが設けられている場合、入力Ｐ、Ｑに同一電位を与えれば、全ゲート線に対して両端から電荷を注入して選択状態にすることができる。
【００２９】
次に、ゲート線と、データ線或いはドライブ線との短絡検査を行う。液晶パネルの場合、ゲート線と、全データ線をコモン電圧に設定する（Ｓ１１）。有機ＥＬパネルの場合は、ゲート線、データ線のほかにドライブ線があるので、ゲート線を全選択状態にしておいて、全データ線をコモン電圧にしたり、或いは、全データ線をコモン電圧にする代わりに全ドライブ線をコモン電圧とする。
【００３０】
各検査においては、ゲート線２、データ線３、ドライブ線８に所定の条件を設定して所定時間後、センサ２１はＸＹ平面を走査して、各画素領域１１の各位置について、基板の全画素領域の位相変化を測定する。ここにおいて、インデックススケール２５（図５）のピッチは、標準基板の画素領域の表面に現れた格子模様のピッチに対応するものである。
【００３１】
数１に基づき計算機２４により位相を計算し、画素領域１１における位相の分布を求める。このようにして求めた位相の分布を標準パターンとして、計算機２４に記憶する（Ｓ４）。
【００３２】
インデックススケール２５の格子の方向を９０度変更して、同様に標準パターンを取得して計算機２４に設定する。これにより、縦横の標準パターンを取得する。
【００３３】
次に検査対象の基板１０を検査装置１３に設定する。そして、コンタクトパッド１２に対して検査ピン１８を接触させる（Ｓ５）。そして、位相測定サブルーチン（図６Ｂ）を呼び出し、標準となる基板と同様に、ゲート線、データ線、ドライブ線を制御して、各画素領域に対して所定時間後に位相測定をする（Ｓ１０〜Ｓ１１）。
【００３４】
標準の基板で求めた位相の標準パターンと、検査対象の基板で求めた位相のパターンとを比較し、誤差と看做される予め決められた閾値以上の相違がある箇所が存在する場合、異常として判断し、異常を検出した座標を計算機２４の表示画面を利用して示す。インデックススケール２５の格子の方向を９０度変更して、同様に検査を行う。このように、位相が変化している箇所が、熱による膨張を起こし、格子の間隔が変化している箇所として検出することができる。
【００３５】
尚、標準の基板で求めた位相の標準パターンを用いたのは、検査対象の基板の構造により、たとえ欠陥の無い基板であっても、ゲート線、データ線、ドライブ線を制御した際の位相のずれの発生の仕方が異なるからである。
図２の例で示したように、欠陥箇所のみに位相のずれが生じる構造の基板であれば、標準の基板を用いて標準パターンとの比較をするまでもない。
【００３６】
図７は、特開２００９-２６４８５２号公報に開示されているサンプリングモアレ法を用いた変位測定方法を利用したセンサ２１である。
このセンサ２１は、図４の例と同様にＣＣＤイメージセンサ等の２次元画像を取得する受光素子２８で構成されておりインデックススケールを有していない。１／４ピッチずれたモアレ縞画像を受光装置２８からの映像から計算で求めるのである。この計算は計算機２４により行う。
【００３７】
まず、図６の手順において、標準となる基板１０を検査装置に設定して、画素領域１１の格子模様を受光素子２８で撮像し、格子のピッチを計算機２４に設定する（Ｓ１）。その後の処理は、先の実施例と同じであるが、位相測定サブルーチン（図６Ｂ）において、位相測定を行うステップＳ１２の処理において、計算機２４に次の処理が追加される。
【００３８】
図７Ｂにおいて、２９は検査対象の基板１０の画素領域１１に現れる格子のピッチを示している。これを受光素子２８で撮像すると、３０に示される輝度値が得られる。これを等間隔の画素ごとのサンプリングを１回行い（図７Ｂの３１）、さらに起点の画素を変えながら３回実行する（同図３２〜３４）。サンプリングの周期は、標準となる基板において取得した格子のピッチである。また、起点の画素を４回ずらすと、もとの周期に戻るようにする。このようにしてサンプリングされた結果が、３１〜３４に示されるサンプリング画像である。そして、各サンプリング画像３１〜３４に対して補間処理を行い、モアレ縞画像（Ｉ０（ｘ、ｙ）、Ｉ１（ｘ、ｙ）、Ｉ２（ｘ、ｙ）、Ｉ３（ｘ、ｙ））３５〜３８を生成する。そして、数１により位相を求めるのである。
【００３９】
図５の実施例においては、検査対象の基板１０の格子ピッチが変更された場合、センサ２１のインデックススケール２７をそれに合わせたものに変更しなくてはならない。一方、サンプリングモアレ法によれば、標準となる基板を用いて受光素子２８に写った状態で、格子模様のピッチを取得すれば良い。
【００４０】
また、サンプリングモアレ法によれば、受光素子２８により得られた画素に対して、サンプルする方向を縦横で変更することにより、縦横両方の位相測定ができるため、計算機内での処理で対応が可能である。
【００４１】
また、サンプリングモアレ法によれば、センサ２１と基板１０との間に光学系を配置し、光学的に拡大した上で受光素子２８により撮像することにより、細かい格子に対して容易に対応できるようになる。
【符号の説明】
【００４２】
１０  基板
１１  画素領域
１２  コンタクトパッド
１３  検査装置
１４  ステージ
１５  リフトピン
１６  プローブ基板
１７  開口
１８  検査ピン
１９  接続栓
２０  主電源入力ピン
２１  センサ
２２  Ｘ方向電動アクチュエータ
２３  Ｙ方向電動アクチュエータ
２４  計算機
２５  インデックススケール
２６、２８  受光素子
【図１】
2014153177.tif 000004
【図２】
2014153177.tif 000005
【図３】
2014153177.tif 000006
【図４】
2014153177.tif 000007
【図５】
2014153177.tif 000008
【図６】
2014153177.tif 000009
【図７】
2014153177.tif 000010
【図８】
2014153177.tif 000011