(57)【要約】【課題】高い耐圧と低いオン抵抗とを有する炭化珪素半導体装置を提供する。【解決手段】第１のドリフト層８１ａは、第１の電極９８に面しかつ第１の電極９８に電気的に接続された第１の面Ｐ１と、第１の面Ｐ１と反対の第２の面Ｐ２とを有する。第１のドリフト層８１ａは、不純物濃度ＮAを有する。緩和領域７１は、第１のドリフト層８１ａの第２の面Ｐ２に部分的に設けられている。第１のドリフト層８１ａおよび第２のドリフト層８１ｂは、緩和領域７１を埋め込むドリフト領域８１を構成している。第２のドリフト層８１ｂは不純物濃度ＮBを有し、ＮB＞ＮAが満たされている。ボディ領域８２、ソース領域８３および第２の電極９４は第２のドリフト層８１ｂ上に設けられている。【選択図】図１
2014175518.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体装置であって、
第１の電極と、
前記第１の電極に面しかつ前記第１の電極に電気的に接続された第１の面と前記第１の面と反対の第２の面とを有し、第１の導電型を有し、不純物濃度ＮAを有する第１のドリフト層と、
前記第１のドリフト層の前記第２の面に部分的に設けられ、前記第１の面から距離ＬAを有し、第２の導電型を有する緩和領域と、
前記第２の面に接する第３の面と前記第３の面と反対の第４の面とを有し、前記第１の導電型を有する第２のドリフト層とを備え、前記第１のドリフト層および前記第２のドリフト層は、前記緩和領域を埋め込むドリフト領域を構成しており、前記第２のドリフト層は不純物濃度ＮBを有し、ＮB＞ＮAが満たされ、前記炭化珪素半導体装置はさらに
前記第２のドリフト層の前記第４の面上に設けられ、前記第２の導電型を有するボディ領域と、
前記ボディ領域上に設けられ、前記ボディ領域によって前記ドリフト領域から隔てられ、前記第１の導電型を有するソース領域と、
前記ソース領域に電気的に接続された第２の電極と、
前記ソース領域および前記第２のドリフト層をつなぐように前記ボディ領域上に位置する部分を含むゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極とを備える、炭化珪素半導体装置。
【請求項２】
前記第３の面は前記第４の面から距離ＬBを有し、ＬA＞ＬBが満たされている、請求項１に記載の炭化珪素半導体装置。
【請求項３】
ＬA＞２・ＬBが満たされている、請求項２に記載の炭化珪素半導体装置。
【請求項４】
ＬA＞５μｍが満たされている、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記緩和領域はドーズ量ＤRを有し、ＬA・ＮA＜ＤRが満たされている、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記ソース領域および前記ボディ領域を貫通して前記第２のドリフト層に至りかつ前記第１のドリフト層から離れた側壁面を有するトレンチが設けられており、
前記ゲート電極は前記ゲート絶縁膜を介して前記側壁面上に位置している、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置。
【請求項７】
前記ソース領域、前記ボディ領域および前記第２のドリフト層の各々からなる部分を有しかつ前記第２のドリフト層の前記第４の面と平行な平坦面が設けられており、
前記ゲート電極は前記ゲート絶縁膜を介して前記平坦面上に位置している、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置に関するものであり、特に、ドリフト領域を有する炭化珪素半導体装置に関するものである。
【背景技術】
【０００２】
広く用いられている電力用半導体装置であるＳｉ（シリコン）ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）に関して、耐圧の主な決定要因は、耐圧保持領域をなすドリフト層が耐え得る電界強度の上限である。Ｓｉから作られたドリフト層は、０．３ＭＶ／ｃｍ程度以上の電界が印加された箇所で破壊し得る。このためＭＯＳＦＥＴのドリフト層全体において電界強度を所定の値未満に抑えることが必要である。最も単純な方法はドリフト層の不純物濃度を低くすることである。しかしながらこの方法ではＭＯＳＦＥＴのオン抵抗が大きくなるという短所がある。すなわちオン抵抗と耐圧との間にトレードオフ関係が存在する。
【０００３】
特開平９−１９１１０９号公報において、典型的なＳｉ  ＭＯＳＦＥＴについて、Ｓｉの物性値から得られる理論限界を考慮しつつ、オン抵抗と耐圧との間のトレードオフ関係の説明がなされている。そしてこのトレードオフを解消するために、ドレイン電極上のｎ型基板の上のｎベース層中において、下側のｐ型埋込層と、上側のｐ型埋込層とを付加することが開示されている。下側のｐ型埋込層および上側の埋込層によってｎベース層は、各々等しい厚さを有する下段と中段と上段とに区分される。この公報に記載の一実施の形態によれば、印加電圧が２００Ｖに達した時点でまず上段にパンチスルーが生じ、印加電圧が４００Ｖに達した時点でさらに中段にパンチスルーが生じ、印加電圧が６００Ｖに達した時点でさらに下段にパンチスルーが生じる。パンチスルーが生じた各段は等しい電圧を分担し、各段の最大電界が限界電界強度以下に保たれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１９１１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したトレードオフをより大きく改善するための方法として、近年、Ｓｉに代わりＳｉＣ（炭化珪素）を用いることが活発に検討されている。ＳｉＣはＳｉと異なり０．４ＭＶ／ｃｍ以上の電界強度にも十分に耐え得る材料である。
【０００６】
このように高い電界が印加され得る場合は、ＭＯＳＦＥＴ構造における特定位置での電界集中に起因した破壊が問題となる。たとえばトレンチ型ＭＯＳＦＥＴの場合、トレンチの底部、特に角部、における、ゲート絶縁膜中での電界集中に起因したゲート絶縁膜の破壊現象が、耐圧の主な決定要因である。このように耐圧の決定要因がＳｉ半導体装置とＳｉＣ半導体装置との間で異なる。このため、Ｓｉの使用を前提としていると考えられる上記公報の技術をＳｉＣ半導体装置の耐圧を向上させるために単純に適用したとすると、ＳｉＣの物性上の利点を十分に利用した耐圧の改善を行うことができない。
【０００７】
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、高い耐圧と低いオン抵抗とを有する炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の炭化珪素半導体装置は、第１の電極と、第１のドリフト層と、緩和領域と、第２のドリフト層と、ボディ領域と、ソース領域と、第２の電極と、ゲート絶縁膜と、ゲート電極とを有する。第１のドリフト層は、第１の電極に面しかつ第１の電極に電気的に接続された第１の面と、第１の面と反対の第２の面とを有する。第１のドリフト層は、第１の導電型を有し、不純物濃度ＮAを有する。緩和領域は、第１のドリフト層の第２の面に部分的に設けられており、第１の面から距離ＬAを有する。緩和領域は第２の導電型を有する。第２のドリフト層は、第２の面に接する第３の面と、第３の面と反対の第４の面とを有する。第２のドリフト層は第１の導電型を有する。第１のドリフト層および第２のドリフト層は、緩和領域を埋め込むドリフト領域を構成している。第２のドリフト層は不純物濃度ＮBを有し、ＮB＞ＮAが満たされている。ボディ領域は第２のドリフト層の第４の面上に設けられている。ボディ領域は第２の導電型を有する。ソース領域は、ボディ領域上に設けられており、ボディ領域によってドリフト領域から隔てられている。ソース領域は第１の導電型を有する。第２の電極はソース領域に電気的に接続されている。ゲート絶縁膜は、ソース領域および第２のドリフト層をつなぐようにボディ領域上に位置する部分を含む。ゲート電極はゲート絶縁膜上に設けられている。
【発明の効果】
【０００９】
本発明によれば、高い耐圧と低いオン抵抗とを有する炭化珪素半導体装置が得られる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【図２】図１の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分斜視図である。
【図３】図１の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分上面図である。
【図４】図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図５】図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図６】図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図７】図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【図８】図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。
【図９】図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。
【図１０】図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。
【図１１】図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。
【図１２】図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。
【図１３】図１の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す部分断面図である。
【図１４】図１の炭化珪素半導体装置の製造方法の第１１工程を概略的に示す部分断面図である。
【図１５】炭化珪素半導体装置が有する炭化珪素層の表面の微細構造を概略的に示す部分断面図である。
【図１６】ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。
【図１７】図１６の線ＸＶＩＩ−ＸＶＩＩに沿う（１１−２０）面の結晶構造を示す図である。
【図１８】図１５の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。
【図１９】図１５の複合面を（０１−１０）面から見た図である。
【図２０】巨視的に見たチャネル面および（０００−１）面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。
【図２１】チャネル方向および＜０−１１−２＞方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。
【図２２】図１５の変形例を示す図である。
【図２３】本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【図２４】距離ＬA＝３μｍ、５μｍ、１０μｍおよび１５μｍの各々の場合における、下部ドリフト層の不純物濃度ＮAと、耐圧との関係を例示するグラフ図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
【００１２】
はじめに、実施の形態の概要について、以下の(i)〜(vii)に記す。
(i)  炭化珪素半導体装置２０１，２０２は、第１の電極９８と、第１のドリフト層８１ａと、緩和領域７１と、第２のドリフト層８１ｂと、ボディ領域８２と、ソース領域８３と、第２の電極９４と、ゲート絶縁膜９１と、ゲート電極９２とを有する。第１のドリフト層８１ａは、第１の電極９８に面しかつ第１の電極９８に電気的に接続された第１の面Ｐ１と、第１の面Ｐ１と反対の第２の面Ｐ２とを有する。第１のドリフト層８１ａは、第１の導電型を有し、不純物濃度ＮAを有する。緩和領域７１は、第１のドリフト層８１ａの第２の面Ｐ２に部分的に設けられており、第１の面Ｐ１から距離ＬAを有する。緩和領域７１は第２の導電型を有する。第２のドリフト層８１ｂは、第２の面Ｐ２に接する第３の面Ｐ３と、第３の面Ｐ３と反対の第４の面Ｐ４とを有する。第２のドリフト層８１ｂは第１の導電型を有する。第１のドリフト層８１ａおよび第２のドリフト層８１ｂは、緩和領域７１を埋め込むドリフト領域８１を構成している。第２のドリフト層８１ｂは不純物濃度ＮBを有し、ＮB＞ＮAが満たされている。ボディ領域８２は第２のドリフト層８１ｂの第４の面Ｐ４上に設けられている。ボディ領域は第２の導電型を有する。ソース領域８３は、ボディ領域８２上に設けられており、ボディ領域８２によってドリフト領域から隔てられている。ソース領域８３は第１の導電型を有する。第２の電極９４はソース領域８３に電気的に接続されている。ゲート絶縁膜９１は、ソース領域８３および第２のドリフト層８１ｂをつなぐようにボディ領域８２上に位置する部分を含む。ゲート電極９２はゲート絶縁膜９１上に設けられている。
【００１３】
この炭化珪素半導体装置２０１，２０２によれば、ＮB＞ＮAが満たされる。これにより、第１の電極９８および第２の電極９４の間に電圧が印加された際に、ボディ領域８２から第２のドリフト層８１ｂへの空乏層の伸展に比して、緩和領域７１から第１のドリフト層８１ａへの空乏層の伸展の方が、より促進される。よって、印加電圧のうち大きな割合が第１のドリフト層８１ａで負担される。よって、第２のドリフト層８１ｂにおいて電界強度を抑制することができる。炭化珪素半導体装置の破壊は第２のドリフト層またはその上に設けられた構造において生じやすい。よって上述したように第２のドリフト層８１ｂにおいて電界強度を抑制することで、炭化珪素半導体装置２０１，２０２の耐圧を高めることができる。
【００１４】
またＮB≦ＮAの場合に比して第２のドリフト層８１ｂの不純物濃度が高いので、第２のドリフト層８１ｂの電気抵抗を低くすることができる。よって炭化珪素半導体装置２０１，２０２のオン抵抗を低くすることができる。
【００１５】
以上のように、高い耐圧と低いオン抵抗とを有する炭化珪素半導体装置２０１，２０２が得られる。
【００１６】
(ii)  第３の面Ｐ３が第４の面Ｐ４から距離ＬBを有し、ＬA＞ＬBが満たされていてもよい。
【００１７】
これにより第１のドリフト層により負担される電圧の割合を、より高めることができる。よって耐圧をより高めることができる。
【００１８】
(iii)  上記(ii)において、ＬA＞２・ＬBが満たされていてもよい。
これにより第１のドリフト層８１ａにより負担される電圧の割合を、さらにより高めることができる。よって耐圧をより高めることができる。
【００１９】
(iv)  ＬA＞５μｍが満たされていてもよい。
これにより、緩和領域７１と第１の面Ｐ１との間に、最大で５μｍの長さを有する空乏層が形成され得る。言い換えれば、緩和領域７１と第１の面Ｐ１との間に、十分な長さを有する空乏層が、より確実に形成され得る。よって炭化珪素半導体装置２０１，２０２の耐圧をより高め得る。
【００２０】
(v)  緩和領域７１はドーズ量ＤRを有し、ＬA・ＮA＜ＤRが満たされていてもよい。ここで「ドーズ量」とは単位面積当たりの不純物量を意味する。単位面積は、厚さ方向に垂直な面におけるものである。
【００２１】
これにより、炭化珪素半導体装置２０１，２０２がオフ状態とされることで第１の電極９８と第２の電極９４との間の電圧が高まった際に、緩和領域７１から第１の面Ｐ１に向かって空乏層が十分に延びる前に緩和領域７１が完全に空乏化してしまうことが防止される。これにより緩和領域７１と第１の面Ｐ１との間で第１のドリフト層８１ａ中に、十分な長さを有する空乏層が形成され得る。よって、第１の電極９８と第２の電極９４との間の電圧について、第１のドリフト層８１ａで負担される割合が高められる。言い換えれば、第２のドリフト層８１ｂで負担される電圧が軽減される。これにより、電界集中によって破壊が生じやすい部分での電界強度をより抑制することができる。これにより炭化珪素半導体装置の耐圧がより高められる。
【００２２】
(vi)  炭化珪素半導体装置２０１には、側壁面ＳＷを有するトレンチＴＲが設けられていてもよい。側壁面ＳＷは、ソース領域８３およびボディ領域８２を貫通して第２のドリフト層８１ｂに至っている。また側壁面ＳＷは第１のドリフト層８１ａから離れている。ゲート電極９２はゲート絶縁膜９１を介して側壁面ＳＷ上に位置している。
【００２３】
このようなトレンチ型の炭化珪素半導体装置においては、第２のドリフト層中に至る側壁面ＳＷ端部の近傍でのゲート絶縁膜の破壊が、炭化珪素半導体装置の耐圧の決定要因となりやすい。このような場合であっても、上記(i)の特徴を有することで、オン抵抗を抑制しつつ、十分な耐圧を確保することができる。
【００２４】
(vii)  炭化珪素半導体装置２０２には、ソース領域８３Ｐ、ボディ領域８２Ｐおよび第２のドリフト層８１ｂの各々からなる部分を有しかつ第２のドリフト層８１ｂの第４の面Ｐ４と平行な平坦面ＰＦが設けられていてもよい。ゲート電極９２Ｐはゲート絶縁膜９１Ｐを介して平坦面ＰＦ上に位置している。
【００２５】
このようなプレーナ型の炭化珪素半導体装置２０２においては、第２のドリフト層８１ｂとボディ領域８２Ｐとの界面近傍での破壊が、炭化珪素半導体装置２０２の耐圧の決定要因となりやすい。このような場合であっても、上記(i)の特徴を有することで、オン抵抗を抑制しつつ、十分な耐圧を確保することができる。
【００２６】
次に、本願発明の実施の形態のより詳細な説明として、以下に実施の形態１および２と補足事項とについて説明する。
【００２７】
（実施の形態１）
図１〜図３に示すように、本実施の形態のＭＯＳＦＥＴ２０１（炭化珪素半導体装置）は、単結晶基板８０と、エピタキシャル層１０１（炭化珪素層）と、ゲート酸化膜９１（ゲート絶縁膜）と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４（第２の電極）と、ソース配線層９５と、ドレイン電極９８（第１の電極）とを有する。ＭＯＳＦＥＴ２０１は、ドレイン電極９８およびソース電極９４の間で６００Ｖ以上の耐圧を有することが好ましい。言い換えればＭＯＳＦＥＴ２０１は、高耐圧を有する電力用半導体装置であることが好ましい。
【００２８】
単結晶基板８０は、炭化珪素からなり、ｎ型（第１の導電型）を有する。単結晶基板８０の一方の面（図中、上面）上にはエピタキシャル層１０１が設けられ、他方の面（図中、下面）上にはオーミック電極としてのドレイン電極９８が設けられている。単結晶基板８０は、ポリタイプ４Ｈの六方晶の結晶構造を有することが好ましい。
【００２９】
エピタキシャル層１０１は、単結晶基板８０上にエピタキシャルに成長させられた炭化珪素層である。エピタキシャル層１０１は、ポリタイプ４Ｈの六方晶の結晶構造を有することが好ましい。エピタキシャル層１０１は、緩和領域７１と、ドリフト領域８１と、ボディ領域８２と、ソース領域８３と、コンタクト領域８４を有する。
【００３０】
ドリフト領域８１はｎ型を有する。ドリフト領域８１は下部ドリフト層８１ａ（第１のドリフト層）および上部ドリフト層８１ｂ（第２のドリフト層）を有する。下部ドリフト層８１ａは、第１の面Ｐ１と、第１の面Ｐ１と反対の第２の面Ｐ２とを有する。第１の面Ｐ１は、ドレイン電極９８に面しており、単結晶基板８０を介してドレイン電極９８に電気的に接続されている。下部ドリフト層８１ａは、ｎ型を有し、不純物濃度ＮAを有する。
【００３１】
緩和領域７１は、下部ドリフト層８１ａの第２の面Ｐ２に部分的に設けられており、第１の面Ｐ１から距離ＬAを有する。好ましくはＬA＞５μｍが満たされている。緩和領域７１は、ｐ型（第２の導電型）を有し、不純物として、たとえばアルミニウムが添加されている。緩和領域７１はドーズ量ＤRを有する。ここで「ドーズ量」とは単位面積当たりの不純物量を意味する。単位面積は、厚さ方向（図１における縦方向）に垂直な面におけるものである。言い換えれば、ドース量とは、単位体積当たりの不純物濃度を厚さ方向に積分した値である。好ましくは、ＬA・ＮA＜ＤRが満たされている。緩和領域７１のドース量は、好ましくは１×１０12ｃｍ-2以上であり、より好ましくは１×１０13ｃｍ-2以上である。またこのドーズ量は、好ましくは１×１０15ｃｍ-2以下である。このドーズ量は、たとえば３×１０13ｃｍ-2である。
【００３２】
上部ドリフト層８１ｂは、下部ドリフト層８１ａの第２の面Ｐ２上に設けられている。上部ドリフト層８１ｂは、第２の面Ｐ２に接する第３の面Ｐ３と、第３の面Ｐ３と反対の第４の面Ｐ４とを有する。第３の面Ｐ３は第４の面Ｐ４から距離ＬBを有する。言い換えれば、上部ドリフト層８１ｂは厚さＬBを有する。緩和領域７１および第１の面Ｐ１の間の距離ＬAと、第３の面Ｐ３および第４の面Ｐ４の間の距離ＬBとの間で、好ましくはＬA＞ＬBが満たされており、より好ましくはＬA＞２・ＬBが満たされている。下部ドリフト層８１ａおよび上部ドリフト層８１ｂは、緩和領域７１を埋め込むドリフト領域８１を構成している。言い換えれば上部ドリフト層８１ｂは緩和領域７１を覆っている。上部ドリフト層８１ｂは、ｎ型を有し、不純物濃度ＮBを有する。
【００３３】
下部ドリフト層８１ａの不純物濃度ＮAと上部ドリフト層８１ｂの不純物濃度ＮBとの間では、ＮB＞ＮAの関係が満たされている。不純物濃度ＮAは、好ましくは３×１０15ｃｍ-3以上１×１０16ｃｍ-3以下であり、たとえば４×１０15ｃｍ-3である。不純物濃度ＮBは、好ましくは７×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であり、たとえば７．５×１０15ｃｍ-3である。単結晶基板８０の不純物濃度は、不純物濃度ＮAよりも十分に大きいことが好ましく、たとえば５０倍以上である。このような場合、単結晶基板８０はドリフト領域としての機能、すなわち耐圧保持機能を実質的に有しない。
【００３４】
ボディ領域８２は上部ドリフト層８１ｂの第４の面Ｐ４上に設けられている。ボディ領域はｐ型を有する。ボディ領域８２は上部ドリフト層８１ｂによって緩和領域７１から隔てられている。ボディ領域８２の不純物濃度は、好ましくは１×１０17ｃｍ-3以上５×１０18ｃｍ-3以下であり、たとえば１×１０18ｃｍ-3である。
【００３５】
ソース領域８３は、ボディ領域８２上に設けられており、ボディ領域８２によってドリフト領域から隔てられている。ソース領域はｎ型を有する。ソース領域８３はコンタクト領域８４と共にエピタキシャル層１０１の上面をなしている。コンタクト領域８４はｐ型を有する。コンタクト領域８４はボディ領域８２につながっている。
【００３６】
ＭＯＳＦＥＴには、エピタキシャル層１０１の上面にトレンチＴＲが設けられている。トレンチＴＲは側壁面ＳＷおよび底面ＢＴを有する。側壁面ＳＷは、ソース領域８３およびボディ領域８２を貫通して上部ドリフト層８１ｂに至っている。これにより側壁面ＳＷは、ボディ領域８２上においてＭＯＳＦＥＴ２０１のチャネル面を含む。側壁面ＳＷは下部ドリフト層８１ａから離れている。底面ＢＴは上部ドリフト層８１ｂ上に位置している。本実施の形態においては底面ＢＴは上面とほぼ平行な平坦な形状を有する。底面ＢＴと側壁面ＳＷとがつながる部分はトレンチＴＲの角部を構成している。本実施の形態においてはトレンチＴＲは、平面視（図３）において、ハニカム構造を有する網目を構成するように延びている。これによりエピタキシャル層１０１は、トレンチＴＲによって囲まれた、六角形状を有する上面を有する。側壁面ＳＷはエピタキシャル層１０１の上面に対して傾斜しており、これによりトレンチＴＲは開口に向かってテーパ状に拡がっている。側壁面ＳＷの面方位は、｛０００１｝面に対して５０°以上６５°以下傾斜していることが好ましく、（０００−１）面に対して５０°以上６５°以下傾斜していることがより好ましい。好ましくは側壁面ＳＷは、特にボディ領域８２上の部分において、所定の結晶面（特殊面とも称する）を有する。特殊面の詳細については後述する。
【００３７】
好ましくは緩和領域７１は、図３に示すように、平面視においてトレンチＴＲの底面ＢＴの外にのみ配置されている。本実施の形態においては、緩和領域７１は、平面視において、開口部を有している。具体的には緩和領域７１は、六角形状を有する上面とほぼ相似の外縁および開口部を有する。
【００３８】
ゲート酸化膜９１は、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々を覆っている。これによりゲート酸化膜９１は、ソース領域８３および上部ドリフト層８１ｂをつなぐようにボディ領域８２上に位置する部分を含む。ゲート電極９２はゲート酸化膜９１上に設けられている。これによりゲート電極９２はゲート酸化膜９１を介して側壁面ＳＷ上に位置する部分を有する。
【００３９】
ソース電極９４は、ソース領域８３およびコンタクト領域８４の各々に接することにより各々に電気的に接続されている。ソース配線層９５はソース電極９４に接している。ソース配線層９５は、たとえばアルミニウム層である。層間絶縁膜９３はゲート電極９２とソース配線層９５との間を絶縁している。
【００４０】
本実施の形態によれば、ＭＯＳＦＥＴ２０１には、側壁面ＳＷを有するトレンチＴＲが設けられている。側壁面ＳＷは、ソース領域８３およびボディ領域８２を貫通して上部ドリフト層８１ｂに至っており、かつ下部ドリフト層８１ａから離れている。ゲート電極９２はゲート酸化膜９１を介して側壁面ＳＷ上に位置している。このようなトレンチ型のＭＯＳＦＥＴ２０１においては、下部ドリフト層８１ｂ中に至る側壁面ＳＷ端部（トレンチＴＲの角部）の近傍でのゲート絶縁膜９１の破壊が、ＭＯＳＦＥＴ２０１の耐圧の決定要因となりやすい。
【００４１】
ここで下部ドリフト層８１ａの不純物濃度ＮAと上部ドリフト層８１ｂの不純物濃度ＮBとの間でＮB＞ＮAが満たされていることにより、ドレイン電極９８およびソース電極９４の間に電圧が印加された際に、ボディ領域８２から上部ドリフト層８１ｂへの空乏層の伸展に比して、緩和領域７１から下部ドリフト層８１ａへの空乏層の伸展の方が、より促進される。よって、印加電圧のうち大きな割合が下部ドリフト層８１ａで負担される。よって、上部ドリフト層８１ｂにおいて電界強度を抑制することができる。上述したようにＭＯＳＦＥＴ２０１の破壊は下部ドリフト層８１ｂ上のゲート絶縁膜９１において生じやすい。よって上部ドリフト層８１ｂにおいて電界強度を抑制することで、ＭＯＳＦＥＴ２０１の耐圧を高めることができる。
【００４２】
またＮB≦ＮAの場合に比して上部ドリフト層８１ｂの不純物濃度が高いので、上部ドリフト層８１ｂの電気抵抗を低くすることができる。よってＭＯＳＦＥＴ２０１のオン抵抗を低くすることができる。
【００４３】
以上のように、高い耐圧と低いオン抵抗とを有するＭＯＳＦＥＴ２０１が得られる。
距離ＬAおよびＬB（図１）の間でＬA＞ＬBが満たされている場合、特にはＬA＞２・ＬBが満たされている場合、下部ドリフト層８１ａにより負担される電圧の割合を、より高めることができる。よって耐圧をより高めることができる。
【００４４】
ＬA＞５μｍが満たされている場合、緩和領域７１と第１の面Ｐ１との間に、最大で５μｍの長さを有する空乏層が形成され得る。言い換えれば、緩和領域７１と第１の面Ｐ１との間に、十分な長さを有する空乏層が、より確実に形成され得る。よってＭＯＳＦＥＴ２０１の耐圧をより高め得る。
【００４５】
ＬA・ＮA＜ＤRが満たされている場合、ＭＯＳＦＥＴ２０１がオフ状態とされることでドレイン電極９８とソース電極９４との間の電圧が高まった際に、緩和領域７１から第１の面Ｐ１に向かって空乏層が十分に延びる前に緩和領域７１が完全に空乏化してしまうことが防止される。これにより緩和領域７１と第１の面Ｐ１との間で下部ドリフト層８１ａ中に、十分な長さを有する空乏層が形成され得る。よって、ドレイン電極９８とソース電極９４との間の電圧について、下部ドリフト層８１ａで負担される割合が高められる。言い換えれば、上部ドリフト層８１ｂで負担される電圧が軽減される。これにより、電界集中によって破壊が生じやすい部分での電界強度をより抑制することができる。これによりＭＯＳＦＥＴ２０１の耐圧がより高められる。
【００４６】
また下部ドリフト層８１ａとドレイン電極９８との電気的接続が、不純物濃度ＮAより高い不純物濃度を有する単結晶基板８０を介して行なわれる。よってドレイン電極９８の接触抵抗を小さくすることができる。よってその分だけドリフト領域８１の電気抵抗を大きくし得る。よってドリフト領域８１の不純物濃度をより低くし得る。よってＭＯＳＦＥＴ２０１の耐圧をより高め得る。
【００４７】
緩和領域７１が平面視（図３）においてトレンチＴＲの底面ＢＴの外に配置されている場合、ＭＯＳＦＥＴ２０１がオフ状態にある場合に、トレンチＴＲの底面ＢＴの縁に位置するトレンチＴＲの角部に向かって、緩和領域７１から空乏層が延びる。よって電界緩和構造の効果をより高めることができる。
【００４８】
次にＭＯＳＦＥＴ２０１（図１）の製造方法について、以下に説明する。
図４に示すように、下部ドリフト層８１ａが単結晶基板８０上に形成される。具体的には、単結晶基板８０上におけるエピタキシャル成長によって下部ドリフト層８１ａが形成される。このエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ（Chemical  Vapor  Deposition）法により行うことができる。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
【００４９】
図５に示すように、下部ドリフト層８１ａの第２の面Ｐ２の一部の上に、ｐ型を有する緩和領域７１が形成される。具体的には、第２の面Ｐ２上において、注入マスク（図示せず）を用いたアクセプタイオン（第２の導電型を付与するための不純物イオン）の注入が行われる。
【００５０】
図６に示すように、緩和領域７１が形成された後に第２の面Ｐ２上に、ｎ型を有する上部ドリフト層８１ｂが形成される。これにより緩和領域７１は、下部ドリフト層８１ａおよび上部ドリフト層８１ｂによって構成されるドリフト領域８１に埋め込まれる。上部ドリフト層８１ｂは下部ドリフト層８１ａの形成方法と同様の方法によって形成され得る。
【００５１】
図７に示すように、上部ドリフト層８１ｂの第４の面Ｐ４上にボディ領域８２およびソース領域８３が形成される。図８に示すように、ボディ領域８２上にコンタクト領域８４が形成される。これらの形成は、たとえば上部ドリフト層８１ｂの第４の面（図６）上へのイオン注入により行い得る。ボディ領域８２およびコンタクト領域８４を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するための不純物がイオン注入される。またソース領域８３を形成するためのイオン注入においては、たとえばリン（Ｐ）などの、ｎ型を付与するための不純物がイオン注入される。なおイオン注入の代わり、不純物の添加をともなうにエピタキシャル成長が用いられてもよい。
【００５２】
次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
【００５３】
図９に示すように、ソース領域８３およびコンタクト領域８４からなる面上に、開口部を有するマスク層４０が形成される。マスク層４０として、たとえばシリコン酸化膜などを用いることができる。開口部はトレンチＴＲ（図１）の位置に対応して形成される。
【００５４】
図１０に示すように、マスク層４０の開口部において、ソース領域８３と、ボディ領域８２と、上部ドリフト層８１ｂの一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲ（図１）が形成されるべき領域に、上面に対してほぼ垂直な側壁を有する凹部ＴＱが形成される。
【００５５】
次に、凹部ＴＱにおいて熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＢＣＬ3、ＳＦ6、またはＣＦ4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。
【００５６】
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、この場合に、酸化珪素から作られたマスク層４０は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。
【００５７】
図１１に示すように、上記の熱エッチングにより、エピタキシャル層１０１の上面上にトレンチＴＲが形成される。好ましくは、トレンチＴＲの形成時、側壁面ＳＷ上、特にボディ領域８２上において、特殊面が自己形成される。次にマスク層４０がエッチングなど任意の方法により除去される。
【００５８】
図１２に示すように、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々を覆うゲート酸化膜９１が形成される。ゲート酸化膜９１は、たとえば熱酸化により形成され得る。この後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。温度プロファイルは、たとえば、温度１１００℃以上１３００℃以下、保持時間１時間程度の条件を有する。これにより、ゲート酸化膜９１とボディ領域８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート酸化膜９１の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート酸化膜９１とボディ領域８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
【００５９】
図１３に示すように、ゲート酸化膜９１上にゲート電極９２が形成される。具体的には、トレンチＴＲの内部の領域をゲート酸化膜９１を介して埋めるように、ゲート酸化膜９１上にゲート電極９２が形成される。ゲート電極９２の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰ（Chemical  Mechanical  Polishing）とによって行い得る。
【００６０】
図１４を参照して、ゲート電極９２の露出面を覆うように、ゲート電極９２およびゲート酸化膜９１上に層間絶縁膜９３が形成される。層間絶縁膜９３およびゲート酸化膜９１に開口部が形成されるようにエッチングが行われる。この開口部により上面上においてソース領域８３およびコンタクト領域８４の各々が露出される。次に上面上においてソース領域８３およびコンタクト領域８４の各々に接するソース電極９４が形成される。ドリフト領域８１からなる第１の面Ｐ１上に、単結晶基板８０を介して、ドレイン電極９８が形成される。
【００６１】
再び図１を参照して、ソース配線層９５が形成される。これにより、ＭＯＳＦＥＴ２０１が得られる。
【００６２】
（特殊面）
上述した側壁面ＳＷは、特にボディ領域８２上の部分において、特殊面を有する。特殊面を有する側壁面ＳＷは、図１５に示すように、面方位｛０−３３−８｝を有する面Ｓ１を含む。言い換えれば、トレンチＴＲの側壁面ＳＷ上においてボディ領域８２には、面Ｓ１を含む表面が設けられている。面Ｓ１は好ましくは面方位（０−３３−８）を有する。
【００６３】
より好ましくは、側壁面ＳＷは面Ｓ１を微視的に含み、側壁面ＳＷはさらに、面方位｛０−１１−１｝を有する面Ｓ２を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission  Electron  Microscope）を用いることができる。面Ｓ２は好ましくは面方位（０−１１−１）を有する。
【００６４】
好ましくは、側壁面ＳＷの面Ｓ１および面Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＲを構成している。すなわち複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic  Force  Microscopy）により観察し得る。この場合、複合面ＳＲは｛０００−１｝面に対して巨視的に６２°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。好ましくは複合面ＳＲは面方位（０−１１−２）を有する。この場合、複合面ＳＲは（０００−１）面に対して巨視的に６２°のオフ角を有する。
【００６５】
好ましくは、チャネル面上においてキャリアが流れる方向（すなわちＭＯＳＦＥＴの厚さ方向（図１などにおける縦方向））であるチャネル方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。
【００６６】
次に複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図１６に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
【００６７】
図１７に示すように、（１１−２０）面（図１６の線ＸＶＩＩ−ＸＶＩＩの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図１７においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
【００６８】
図１８に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図１７）に対応する。
【００６９】
図１９に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図２４においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図１６においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。
【００７０】
次に図２０を参照して、側壁面ＳＷの結晶面と、チャネル面の移動度ＭＢとの関係について説明する。図２０のグラフにおいて、横軸は、チャネル面を有する側壁面ＳＷの巨視的な面方位と（０００−１）面とのなす角度Ｄ１を示し、縦軸は移動度ＭＢを示す。プロット群ＣＭは側壁面ＳＷが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群ＭＣはそのような熱エッチングがなされない場合に対応する。
【００７１】
プロット群ＭＣにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−３３−８）のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が（０−３３−８）とされることによって、微視的な面方位（０−３３−８）、つまり原子レベルまで考慮した場合の面方位（０−３３−８）が形成される割合が確率的に高くなったためと考えられる。
【００７２】
一方、プロット群ＣＭにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−１１−２）のとき（矢印ＥＸ）に最大となった。この理由は、図１８および図１９に示すように、面方位（０−３３−８）を有する多数の面Ｓ１が面Ｓ２を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位（０−３３−８）が占める割合が高くなったためと考えられる。
【００７３】
なお移動度ＭＢは複合面ＳＲ上において方位依存性を有する。図２１に示すグラフにおいて、横軸はチャネル方向と＜０−１１−２＞方向との間の角度Ｄ２を示し、縦軸はチャネル面の移動度ＭＢ（任意単位）を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度ＭＢを大きくするには、チャネル方向ＣＤ（図１５）が有する角度Ｄ２は、０°以上６０°以下であることが好ましく、ほぼ０°であることがより好ましいことがわかった。
【００７４】
図２２に示すように、側壁面ＳＷは複合面ＳＲに加えてさらに面Ｓ３を含んでもよい。より具体的には、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを側壁面ＳＷが含んでもよい。この場合、側壁面ＳＷの｛０００−１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０−３３−８}面となる表面がある。より好ましくは、側壁面ＳＷの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。
【００７５】
このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭにより観察し得る。
（実施の形態２）
図２３に示すように、本実施の形態のＭＯＳＦＥＴ２０２は、いわゆるプレーナ型である。エピタキシャル層１０２は、ボディ領域８２Ｐ、ソース領域８３Ｐおよびコンタクト領域８４Ｐを含む。ＭＯＳＦＥＴ２０２には平坦面ＰＦが設けられている。平坦面ＰＦは、ソース領域８３Ｐ、ボディ領域８２Ｐおよび上部ドリフト層８１ｂの各々からなる部分を有し、かつ上部ドリフト層８１ｂの第４の面Ｐ４と平行である。ゲート電極９２Ｐはゲート酸化膜９１Ｐを介して平坦面ＰＦ上に位置している。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００７６】
本実施の形態においては、下部ドリフト層８１ｂとボディ領域８２Ｐとの界面（特に角部ＣＲ）の近傍での破壊が、ＭＯＳＦＥＴ２０２の耐圧の決定要因となりやすい。このような場合であっても、実施の形態１とほぼ同様の理由により、オン抵抗を抑制しつつ、十分な耐圧を確保することができる。
【００７７】
（不純物濃度ＮAおよび距離Ｌdと、耐圧との関係について）
図２４のシミュレーション結果に示すように、緩和領域７１の完全空乏化が生じない程度に緩和領域の不純物ドーズ量が十分に高い場合、緩和領域７１および下部ドリフト層８１ａの界面の耐圧は主に、下部ドリフト層８１ａの不純物濃度ＮA、および緩和領域７１と第１の面Ｐ１との間の距離ＬAによって決まる。この耐圧は、シリコン半導体装置においては６００Ｖ程度（図中、破線参照）が上限となる。炭化珪素半導体装置においては、ＬA≧５μｍの場合、６００Ｖ以上の耐圧が得られた。
【００７８】
（実施例１）
ＭＯＳＦＥＴ２０１（図１）について、不純物濃度ＮA、ＮBと、距離ＬA、ＬBとを変化させて、電界強度およびオン抵抗ＲONのシミュレーション１〜５を行なった。なおシミュレーション１は、不純物濃度ＮA、ＮBが互いに同一とされた比較例である。結果を以下に示す。
【００７９】
【表１】
2014175518.tif 000003
【００８０】
ここで、「Ｅfp/n」は緩和領域７１と下部ドリフト層８１ａとの界面近傍の最大電界強度、「Ｅtrench」はトレンチＴＲにおける最大電界強度、「ＥOX」はゲート酸化膜９１での最大電界強度、「Ｅpn」はボディ領域８２と上部ドリフト層８１ｂとの界面近傍の最大電界強度である。
【００８１】
ＭＯＳＦＥＴ２０１においては、緩和領域７１が設けられることでＥOXが効果的に抑制される一方で、Ｅfp/nが過度に高くならないように留意する必要がある。シミュレーション１（比較例）とシミュレーション２（実施例）との間では、Ｅfp/nを同程度に抑えつつ、後者（実施例）の方がオン抵抗ＲONが抑制されていた。シミュレーション３〜５に示すように、不純物濃度ＮBを高めたところ、オン抵抗ＲONはさらに抑制された。
【００８２】
（実施例２）
上記と同様のシミュレーションをＭＯＳＦＥＴ２０２（図２３）についても行なった。その結果を以下に示す。
【００８３】
【表２】
2014175518.tif 000004
【００８４】
シミュレーション１（比較例）とシミュレーション２（実施例）との間では、後者（実施例）の方がオン抵抗ＲONが抑制されていた。
【００８５】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。たとえば、トレンチは平坦な底面を有するものに限定されるものではなく、その断面形状がＵ字状またはＶ字状であってもよい。また炭化珪素半導体装置はＭＯＳＦＥＴに限定されるものではなく、たとえばＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）であってもよい。この場合、上述した上述したソース電極、ソース領域およびドレイン電極のそれぞれは、エミッタ電極、エミッタ領域およびコレクタ電極としての機能を有する。また上記各実施の形態においては第１の導電型がｎ型であり第２の導電型がｐ型であるが、これらの導電型が入れ替えられもよい。この場合、上記説明におけるドナーおよびアクセプタも入れ替えられる。なお、より高いチャネル移動度を得るためには、第１導電型がｎ型であることが好ましい。また炭化珪素半導体装置は、必ずしも単結晶基板を有する必要はなく、単結晶基板が省略されてもよい。
【符号の説明】
【００８６】
７１  緩和領域
８０  単結晶基板
８１  ドリフト領域
８１ａ  上部ドリフト層（第１のドリフト層）
８１ｂ  下部ドリフト層（第２のドリフト層）
８２，８２Ｐ  ボディ領域
８３，８３Ｐ  ソース領域
８４，８４Ｐ  コンタクト領域
９１，９１Ｐ  ゲート酸化膜（ゲート絶縁膜）
９２，９２Ｐ  ゲート電極
９３  層間絶縁膜
９４  ソース電極
９５  ソース配線層
９８  ドレイン電極（第１の電極）
９４  ソース電極（第２の電極）
１０１，１０２  エピタキシャル層
２０１，２０２  ＭＯＳＦＥＴ（炭化珪素半導体装置）
ＢＴ  底面
ＣＤ  チャネル方向
ＣＲ  角部
Ｐ１〜Ｐ４  第１〜第４の面
ＳＷ  側壁面
ＴＲ  トレンチ
【図１】
2014175518.tif 000005
【図２】
2014175518.tif 000006
【図３】
2014175518.tif 000007
【図４】
2014175518.tif 000008
【図５】
2014175518.tif 000009
【図６】
2014175518.tif 000010
【図７】
2014175518.tif 000011
【図８】
2014175518.tif 000012
【図９】
2014175518.tif 000013
【図１０】
2014175518.tif 000014
【図１１】
2014175518.tif 000015
【図１２】
2014175518.tif 000016
【図１３】
2014175518.tif 000017
【図１４】
2014175518.tif 000018
【図１５】
2014175518.tif 000019
【図１６】
2014175518.tif 000020
【図１７】
2014175518.tif 000021
【図１８】
2014175518.tif 000022
【図１９】
2014175518.tif 000023
【図２０】
2014175518.tif 000024
【図２１】
2014175518.tif 000025
【図２２】
2014175518.tif 000026
【図２３】
2014175518.tif 000027
【図２４】
2014175518.tif 000028