(57)【要約】【課題】本発明は、印刷回路基板の製造方法に関する。【解決手段】本発明は、簡単な方法によりボイド（ｖｏｉｄ）などの欠陥がないビア電極を形成するために、（ａ）コア層の一面に対してホール加工工程を実行して所定の高さ（ｈ１）の第１ビアホールを加工する段階と、（ｂ）前記コア層の一面にメッキ工程を実行して前記第１ビアホールの内部に第１ビア電極及び前記コア層の一面に第１金属層を形成する段階と、（ｃ）前記コア層の他面に対してホール加工工程を実行して前記第１ビア電極の下部面を外部に露出させる所定の高さ（ｈ２）の第２ビアホールを加工する段階と、（ｄ）前記コア層の他面にメッキ工程を実行して前記第２ビアホールの内部に第２ビア電極及び前記コア層の他面に第２金属層を形成する段階と、を含む、印刷回路基板の製造方法を提示する。【選択図】図９
2014120756.tif 000002
【特許請求の範囲】
【請求項１】
コア層と、
前記コア層の一面に形成された所定の高さ（ｈ１）の第１ビアホールの内部に充填、形成された第１ビア電極と、
前記コア層の他面に形成され、前記第１ビア電極の下部面を外部に露出させる所定の高さ（ｈ２）の第２ビアホールの内部に充填、形成された第２ビア電極と、
を含む、印刷回路基板。
【請求項２】
前記第１ビア電極と第２ビア電極は、平坦な界面を有して接合する、請求項３に記載の印刷回路基板。
【請求項３】
（ａ）コア層の一面に対してホール加工工程を実行して所定の高さ（ｈ１）の第１ビアホールを加工する段階と、
（ｂ）前記コア層の一面にメッキ工程を実行して前記第１ビアホールの内部に第１ビア電極及び前記コア層の一面に第１金属層を形成する段階と、
（ｃ）前記コア層の他面に対してホール加工工程を実行して前記第１ビア電極の下部面を外部に露出させる所定の高さ（ｈ２）の第２ビアホールを加工する段階と、
（ｄ）前記コア層の他面にメッキ工程を実行して前記第２ビアホールの内部に第２ビア電極及び前記コア層の他面に第２金属層を形成する段階と、
を含む、印刷回路基板の製造方法。
【請求項４】
前記第１ビアホールの高さ（ｈ１）は、前記コア層の厚さの半分に該当する値である、請求項３に記載の印刷回路基板の製造方法。
【請求項５】
前記（ｂ）段階を実行する前に、前記コア層の他面にメッキ防止膜を付着し、（ｂ）段階以後に剥離する、請求項３に記載の印刷回路基板の製造方法。
【請求項６】
前記（ｄ）段階を実行する前に、前記第１金属層の表面にメッキ防止膜を付着し、（ｄ）段階以後に剥離する、請求項３に記載の印刷回路基板の製造方法。
【請求項７】
前記（ａ）段階または（ｃ）段階のホール加工工程は、ＣＮＣドリル、ＣＯ２レーザードリル、またはＹＡＧレーザードリルのうちいずれか一つを利用する、請求項３に記載の印刷回路基板の製造方法。
【請求項８】
前記第１及び第２ビアホールは、前記コア層の内部に行くほど直径が狭くなるテーパー（ｔａｐｅｒ）形状を有する、請求項３に記載の印刷回路基板の製造方法。
【請求項９】
前記（ｂ）段階または（ｄ）段階のメッキ工程は、
前記第１ビアホールの内壁または前記第２ビアホールの内壁を含む前記コア層の表面にシード層を形成する段階と、
前記シード層を引込線として電解メッキを実行する段階と、を介して行われる、請求項３に記載の印刷回路基板の製造方法。
【請求項１０】
前記（ｄ）段階以後、前記第１及び第２金属層を選択的にエッチングして回路パターンを形成する、請求項３に記載の印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路基板の製造方法に関し、より詳しくは、印刷回路基板に層間接続のためのビア電極を製造する方法に関する。
【背景技術】
【０００２】
最近、電子機器及び製品の尖端化による電子機器及び製品の小型化及び技術集積は益々発展しており、これと共に電子機器などに使われる印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：ＰＣＢ）の製造工程も小型化及び技術集積に対応して多様な変化を要求している。
【０００３】
前記印刷回路基板を製造する方法に対する技術方向は、初期は片面基板から両面基板に、さらに多層基板に展開され、特に、多層基板を製造するにあたり、最近はビルドアップ（ｂｕｉｌｄ  ｕｐ）工法と呼ばれる製造方法が展開中である。
【０００４】
前記多層基板を製造する過程には、各層の回路パターン及び電子素子間を電気的に連結するために、内部ビアホール（Ｉｎｎｅｒ  Ｖｉａ  Ｈｏｌｅ：ＩＶＨ）、ブラインドビアホール（Ｂｌｉｎｄ  Ｖｉａ  Ｈｏｌｅ：ＢＶＨ）または貫通ホール（Ｐｌａｔｅｄ  Ｔｈｒｏｕｇｈ  Ｈｏｌｅ：ＰＴＨ）などの多様なビアホールが形成される。
【０００５】
従来技術によるビアホールの形成過程は、まず、基板にドリルやレーザーなどを使用してビアホールを形成し、基板の表面及びビアホールの内周面にデスミア作業を実行した後、ビアホールの内部空間を金属で充填する。
【０００６】
このとき、ビアホールの内部空間を金属で充填するために、フィル（ｆｉｌｌ）メッキ方式を使用するが、フィルメッキ方式は、一定の大きさ以上のビアホールには適用しにくいという問題点がある。即ち、大きさが大きいビアホールの場合には、ディンプル（ｄｉｍｐｌｅ）が大きく発生し、メッキの厚さが厚くなってもビアホールをうまくメッキしにくいという問題点がある。
【０００７】
一方、貫通ホールの場合、ホールの上下部の両方とも開口されているため、金属が高密度に充填されにくく、さらに、加工偏差によってホールの表面が一定でない場合、メッキ過程で空洞形態のボイド（ｖｏｉｄ）及びシーム（ｓｅａｍ）などの欠陥が発生することができる。これは、結局、印刷回路基板の収率及び信頼性の低下につながる。
【０００８】
これと関連し、特許文献１では、第１ビアホールを形成する第１段階、前記パネルの表面と第１ビアホールに絶縁性ペーストを充填して塗布する第２段階、前記絶縁性ペーストが充填された第１ビアホールに前記第１ビアホールの直径より小さい直径の第２ビアホールを加工する第３段階、を実行するビアホールの製造方法を提示している。
【０００９】
しかし、このような特許文献１の技術によると、狭小ビアピッチの具現が可能であるが、依然として、ビアホールの加工時、基板全体を貫通するホールを加工した後、メッキを実行するため、前記のような問題に対する解決策になっていない。
【００１０】
また、従来のビアホールの加工に比べて多くの数の工程を進行しなければならないため、生産性の側面でも不利である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】韓国公開特許第１０−２００５−００９８５７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、前記のような問題を解決するために、コア層の両面にビア電極形成工程を進行し、ボイド等の欠陥がないビア電極が形成された印刷回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記のような目的を達成するために創案された本発明は、（ａ）コア層の一面に対してホール加工工程を実行して所定の高さ（ｈ１）の第１ビアホールを加工する段階と、（ｂ）前記コア層の一面にメッキ工程を実行して前記第１ビアホールの内部に第１ビア電極及び前記コア層の一面に第１金属層を形成する段階と、（ｃ）前記コア層の他面に対してホール加工工程を実行して前記第１ビア電極の下部面を外部に露出させる所定の高さ（ｈ２）の第２ビアホールを加工する段階と、（ｄ）前記コア層の他面にメッキ工程を実行して前記第２ビアホールの内部に第２ビア電極及び前記コア層の他面に第２金属層を形成する段階と、を含む、印刷回路基板の製造方法を提供する。
【００１４】
また、前記第１ビアホールの高さ（ｈ１）は、前記コア層の厚さの半分に該当する値である、印刷回路基板の製造方法を提供する。
【００１５】
また、前記（ｂ）段階を実行する前に、前記コア層の他面にメッキ防止膜を付着し、（ｂ）段階以後に剥離する、印刷回路基板の製造方法を提供する。
【００１６】
また、前記（ｄ）段階を実行する前に、前記第１金属層の表面にメッキ防止膜を付着し、（ｄ）段階以後に剥離する、印刷回路基板の製造方法を提供する。
【００１７】
また、前記（ａ）段階または（ｃ）段階のホール加工工程は、ＣＮＣドリル、ＣＯ２レーザードリル、またはＹＡＧレーザードリルのうちいずれか一つを利用する、印刷回路基板の製造方法を提供する。
【００１８】
また、前記第１及び第２ビアホールは、前記コア層の内部に行くほど直径が狭くなるテーパー（ｔａｐｅｒ）形状を有する、印刷回路基板の製造方法を提供する。
【００１９】
また、前記（ｂ）段階または（ｄ）段階のメッキ工程は、前記第１ビアホールの内壁または前記第２ビアホールの内壁を含む前記コア層の表面にシード層を形成する段階と、前記シード層を引込線として電解メッキを実行する段階と、を介して行われる、印刷回路基板の製造方法を提供する。
【００２０】
また、前記（ｄ）段階以後、前記第１及び第２金属層を選択的にエッチングして回路パターンを形成する、印刷回路基板の製造方法を提供する。
【発明の効果】
【００２１】
本発明によると、簡単な方法によりボイド（ｖｏｉｄ）などの欠陥がないビア電極を形成することができるため、少ない費用で信頼性が保障された印刷回路基板を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明による印刷回路基板の製造方法を順次示す工程図である。
【図２】本発明による印刷回路基板の製造方法を順次示す工程図である。
【図３】本発明による印刷回路基板の製造方法を順次示す工程図である。
【図４】本発明による印刷回路基板の製造方法を順次示す工程図である。
【図５】本発明による印刷回路基板の製造方法を順次示す工程図である。
【図６】本発明による印刷回路基板の製造方法を順次示す工程図である。
【図７】本発明による印刷回路基板の製造方法を順次示す工程図である。
【図８】本発明による印刷回路基板の製造方法を順次示す工程図である。
【図９】本発明による印刷回路基板の製造方法を順次示す工程図である。
【発明を実施するための形態】
【００２３】
本発明の利点及び特徴、それらを達成する技術は、添付図面と共に詳細に後述されている実施形態を参照すると明らかになるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態に具現されることができる。本実施形態は、本発明の開示が完全になるようにし、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に知らせるために提供されることができる。明細書の全文における同一の参照符号は、同一の構成要素を示す。
【００２４】
本明細書で使われている用語は、実施形態を説明するためのものであり、本発明を制限するためのものではない。本明細書で、単数形は文章で特別に言及しない限り複数形も含む。明細書で使われている‘含む（ｃｏｍｐｒｉｓｅ）’及び／または‘含む（ｃｏｍｐｒｉｓｉｎｇ）’は言及された構成要素、段階、動作及び／または素子は、一つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。
【００２５】
図９は、本発明の製造方法によって最終完成される印刷回路基板の断面図であり、図９を参照すると、本発明の印刷回路基板は、コア層１００、第１ビア電極１２０、及び第２ビア電極１６０を含むことができる。
【００２６】
前記第１ビア電極１２０は、前記コア層１００の一面に形成された所定の高さ（ｈ１）の第１ビアホール１１０（図１の１１０）の内部に金属材質が充填されることによって形成されることができる。
【００２７】
このように、前記第１ビア電極１２０は、前記コア層１００を完全に貫通せずに所定の高さ（ｈ１）までのみ開口し、その下部が開（ｏｐｅｎ）形態にならず、閉（ｃｌｏｓｅｄ）形態の前記第１ビアホール１１０内部に形成されるため、金属材質の充填時、高密度に充填することができるため、前記第１ビア電極１２０は、ボイド（ｖｏｉｄ）などの欠陥なしに形成されることができる。
【００２８】
また、前記第２ビア電極１６０は、前記コア層１００の他面に形成され、前記第１ビア電極１２０の下部面を外部に露出させる所定の高さ（ｈ２）の第２ビアホール１５０（図５の１５０）の内部に金属材質が充填されることによって形成されることができる。
【００２９】
前記第２ビア電極１６０も前記第１ビア電極１２０と同様に、前記コア層１００を完全に貫通せずに所定の高さ（ｈ２）までのみ開口し、その下部が開（ｏｐｅｎ）状態にならず、閉（ｃｌｏｓｅｄ）形態の前記第２ビアホール１５０の内部に形成されるため、金属材質の充填時、高密度に充填することができるため、前記第２ビア電極１６０は、ボイド（ｖｏｉｄ）などの欠陥なしに形成されることができる。
【００３０】
ここで、前記第２ビアホール１５０は、前記第１ビア電極１２０の下部面を外部に露出させるため、前記第２ビア電極１６０と前記第１ビア電極１２０は、平坦な界面を有して互いに接合することができ、これにより、前記コア層１００の表面に形成された回路パターン１３０ａ、１７０ａは、電気的に接続される。
【００３１】
以下、図１乃至図９を参照して本発明の印刷回路基板を製造する方法に対して説明する。
【００３２】
まず、本発明による印刷回路基板の製造方法は、図１に示すように、コア層１００の一面に対してホール加工工程を実行して第１ビアホール１１０を加工する段階を進行する。
【００３３】
ここで、前記コア層１００は、熱光化性または熱可塑性高分子基板、セラミック基板、有無機複合素材基板、またはガラス繊維含浸基板であってもよく、高分子樹脂を含む場合、エポキシ系絶縁樹脂やポリイミド系樹脂を含むことができる。
【００３４】
または、前記コア層１００は、前記のような絶縁素材の絶縁板の一面または両面に銅薄が積層された銅薄積層板（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ；ＣＣＬ）であってもよい。ただし、図面上、銅薄積層板の銅薄は別に図示せずにコア層１００に含まれている。
【００３５】
前記第１ビアホール１１０の加工時、ＹＡＧレーザー、ＣＯ２レーザーなどのレーザードリルやＣＮＣドリル（Ｃｏｍｐｕｔｅｒ  Ｎｕｍｅｒｉｃａｌ  Ｃｏｎｔｒｏｌ  Ｄｒｉｌｌ）などの機械ドリルを利用することができる。
【００３６】
前記コア層１００が銅薄積層板（ＣＣＬ）である場合、前記第１ビアホール１１０が形成される部分の銅薄をエッチングした後、ＣＯ２レーザードリルを利用して絶縁板を除去する。ＹＡＧレーザードリルを利用する場合には、銅薄積層板（ＣＣＬ）を構成する銅薄と絶縁板を同時に除去することができる。
【００３７】
このとき、前記コア層１００を一定の深さ（ｈ１）までのみ除去して前記コア層１００が貫通されないようにする。これにより、前記第１ビアホール１１０は、一定の高さ（ｈ１）を有し、上下部が外部に完全に開（ｏｐｅｎ）形態にならず、上部は前記コア層１００の一面に開形態を有し、下部はコア層１００により閉（ｃｌｏｓｅｄ）形態を有するようになる。
【００３８】
本発明の目的は、層間接続のためのビア電極を分割メッキで形成することであるため、ここで、前記第１ビアホール１１０の高さ（ｈ１）は、前記コア層１００の厚さの半分に該当する値に設定することが好ましい。
【００３９】
一方、レーザードリルにより形成される前記第１ビアホール１１０は、前記コア層１００の内部に行くほど直径が狭くなるテーパー（ｔａｐｅｒ）形状を有するようになる。
【００４０】
前記コア層１００の一面に所定の高さ（ｈ１）の前記第１ビアホール１１０が加工されると、図３のように、前記コア層１００の一面にメッキ工程を実行し、前記第１ビアホール１１０の内部に第１ビア電極１２０及び前記コア層１００の一面に第１金属層１３０を形成する。
【００４１】
前記コア層１００は、絶縁物質からなり、前記第１ビアホール１１０の内壁も前記コア層１００の絶縁物質であるため、導電性を付与するために、まず、無電解メッキを実行して前記第１ビアホール１１０の内壁を含む前記コア層１００の表面にシード層（図示せず）を形成する。
【００４２】
また、前記シード層を引込線として電解メッキを実行すると、前記コア層１００の一面に第１金属層１３０がメッキされると同時に、前記第１ビアホール１１０の内部に金属が充填されて前記第１ビア電極１２０が形成される。
【００４３】
このとき、前記第１ビアホール１１０の下部は、開（ｏｐｅｎ）形態でなく、コア層１００により閉（ｃｌｏｓｅｄ）形態を有するため、電解メッキ時、前記第１ビアホール１１０の内部に充填される金属は高密度化されて充填することができる。これにより、内部にボイド（ｖｏｉｄ）などの欠陥がない前記第１ビア電極１２０を形成することができる。
【００４４】
一方、前記メッキ工程実行の前に、図２に示すように、前記コア層１００の他面にメッキ防止膜２００を付着する段階をさらに進行することができる。
【００４５】
前記シード層形成のための無電解メッキは、前記コア層１００をメッキ液が入っているメッキ槽に沈積させた状態で進行されるため、図２のように、前記コア層１００の他面にメッキ防止膜２００を付着して無電解メッキを実行すると、前記コア層１００の他面にシード層が形成されることを防止することができる。前記コア層１００の他面にシード層形成を防止する理由に対しては後述する。
【００４６】
メッキ工程が終わった後、図４のように、前記メッキ防止膜２００を剥離し、図５のように、前記コア層１００の他面に対してホール加工工程を実行して第２ビアホール１５０を加工する。
【００４７】
前記第２ビアホール１５０は、前記第１ビアホール１１０と同様に、ＹＡＧレーザー、ＣＯ２レーザーなどのレーザードリルやＣＮＣドリルなどの機械ドリルを利用して形成されることができる。
【００４８】
このとき、前記第１ビア電極１２０と垂直線上一致する位置にドリリングする。これにより、前記コア層１００は、貫通されず、一定の深さ（ｈ２）までのみ開口され、前記第１ビア電極１２０の下部面１２０ａが外部に露出するようになる。
【００４９】
即ち、前記第２ビアホール１５０は、一定の高さ（ｈ２）を有し、上下部が外部に完全に開（ｏｐｅｎ）形態にならず、上部は前記コア層１００の他面に開形態を有し、下部は前記第１ビア電極１２０により閉（ｃｌｏｓｅｄ）形態を有するようになる。
【００５０】
一方、前記第１ビア電極１２０及び第１金属層１３０を形成するためのメッキ工程の前に前記コア層１００の他面にメッキ防止膜２００を付着しなくて前記コア層１００の他面にシード層が形成された場合、ＣＯ２レーザーを利用して前記第２ビアホール１５０を加工する時、前記第２ビアホール１５０が形成される部分のシード層をエッチングする作業をさらに実行しなければならない。
【００５１】
または、ＹＡＧレーザーを利用してシード層とコア層１００を同時に加工する場合にも、高温のドリル条件によりシード層が溶解されて前記第２ビアホール１５０の内壁に異物が付くことができ、これを除去するための追加作業を進行しなければならないため、工程効率が落ちることができる。従って、前記第１ビア電極１２０及び第１金属層１３０を形成するためのメッキ工程の前に、図２のように前記コア層１００の他面にメッキ防止膜２００を付着することである。
【００５２】
前記第２ビアホール１５０が形成されると、図６のように、前記第１金属層１３０の表面にメッキ防止膜２００を付着した後、無電解メッキを実行して前記第２ビアホール１５０の内壁を含む前記コア層１００の表面にシード層を形成し、前記シード層を引込線として電解メッキを実行することによって、図７のように、前記第２ビアホール１５０の内部に第２ビア電極１６０及び前記コア層１００の他面に第２金属層１７０を形成する。
【００５３】
このとき、前記第２ビアホール１５０の下部は、外部に開（ｏｐｅｎ）形態になっておらず、前記第１ビア電極１２０により閉（ｃｌｏｓｅｄ）形態を有するため、電解メッキ時、前記第２ビアホール１５０の内部に充填される金属は高密度化されて充填されることができる。これにより、前記第１ビア電極１２０と同様に、内部にボイド（ｖｏｉｄ）などの欠陥がない前記第２ビア電極１６０の形成が可能となる。
【００５４】
このように、前記第２ビア電極１６０が形成されると、前記第２ビア電極１６０は、前記第１ビア電極１２０の下部面１２０ａと接合し、これにより、層間電気的導通は、前記第１及び第２ビア電極１２０、１６０を介して行われるようになる。
【００５５】
前記第２ビア電極１６０及び第２金属層１７０が形成されると、図８のように、前記コア層１００の他面から前記メッキ防止膜２００を剥離し、最後に前記第１金属層１３０及び第２金属層１７０を選択的にエッチングすると、図９のように、前記コア層１００の表面に回路パターン１３０ａ、１７０ａが形成された本発明の印刷回路基板を最終完成することができる。
【００５６】
以上の詳細な説明は本発明を例示するものである。また、前述した内容は本発明の好ましい実施形態を示して説明するものに過ぎず、本発明は多様な他の組合せ、変更及び環境で使用することができる。即ち、本明細書に開示された発明の概念の範囲、著述した開示内容と均等な範囲及び／または当業界の技術または知識の範囲内で変更または修正が可能である。前述した実施形態は、本発明を実施するにあたり最良の状態を説明するためのものであり、本発明のような他の発明を利用するにおいて、当業界に知られた他の状態への実施、そして、発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は、開示された実施形態に本発明を制限するものではない。また、添付された特許請求の範囲は、他の実施形態も含むと解釈されなければならない。
【符号の説明】
【００５７】
１００  コア層
１１０  第１ビアホール
１２０  第１ビア電極
１３０  第１金属層
１５０  第２ビアホール
１６０  第２ビア電極
１７０  第２金属層
１３０ａ、１７０ａ  回路パターン
２００  メッキ防止膜
【図１】
2014120756.tif 000003
【図２】
2014120756.tif 000004
【図３】
2014120756.tif 000005
【図４】
2014120756.tif 000006
【図５】
2014120756.tif 000007
【図６】
2014120756.tif 000008
【図７】
2014120756.tif 000009
【図８】
2014120756.tif 000010
【図９】
2014120756.tif 000011