(57)【要約】【課題】出力電圧を適正に制御しつつ電源効率を維持できるＤＣ−ＤＣコンバータを提供する【解決手段】実施形態のＤＣ−ＤＣコンバータによれば、高周波トランスの１次側と２次側とに、平滑コンデンサ，スイッチング回路，コンデンサ回路をそれぞれ備える。そして、電圧検出手段によりコンデンサ回路の中点電圧を検出すると、タイミング信号出力手段は、スイッチング回路のスイッチング動作に応じて、高周波トランスの巻線電圧が変化する周期に同期したタイミング信号を前記中点電圧の変化に基づいて生成し、駆動回路に出力する。【選択図】図１
2014180110.tif 000002
【特許請求の範囲】
【請求項１】
１次側の直流電源に並列に接続される、１次側平滑コンデンサ，２個のスイッチング素子を直列接続してなる１次側スイッチング回路，２個のコンデンサを直列接続してなる１次側コンデンサ回路と、
２次側の負荷に並列に接続される、２次側平滑コンデンサ，２個のスイッチング素子を直列接続してなる２次側スイッチング回路，２個のコンデンサを直列接続してなる２次側コンデンサ回路と、
１次側巻線が、前記１次側スイッチング回路の共通接続点と、前記１次側コンデンサ回路の共通接続点とに接続され、２次側巻線が、前記２次側スイッチング回路の共通接続点と、前記２次側コンデンサ回路の共通接続点とに接続される高周波トランスと、
前記コンデンサ回路の中点電圧を検出する電圧検出手段と、
前記スイッチング回路を構成するスイッチング素子に、駆動信号を出力する駆動回路と、
前記スイッチング回路により行われるスイッチング動作に応じて、前記高周波トランスの巻線電圧が変化する周期に同期したタイミング信号を前記駆動回路に出力するタイミング信号出力手段とを備え、
前記タイミング信号出力手段は、前記中点電圧の変化に基づいて前記タイミング信号を生成することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記電圧検出手段，前記タイミング信号出力手段及び前記駆動回路は、１次側にのみ設けられており、
前記２次側スイッチング回路に対しては、前記駆動回路が出力する駆動信号が、絶縁回路を介して入力されることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記電圧検出手段，前記タイミング信号出力手段及び前記駆動回路は、それぞれ１次側，２次側に個別に設けられていることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記２次側の負荷に印加される電圧（負荷電圧）を基準電圧と比較し、前記負荷電圧が前記基準電圧を超えると停止信号を出力する比較器と、
前記停止信号が出力されると、前記タイミング信号出力手段から前記駆動回路に前記タイミング信号が入力されることを阻止するロジック回路とを備えることを特徴とする請求項１から３の何れか一項に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記１次側スイッチング回路によるスイッチング動作が停止している状態から当該スイッチング動作を開始させるため、前記タイミング信号出力手段とは独立に、始動用の制御信号を前記駆動回路に出力する始動回路を備えることを特徴とする請求項１から４の何れか一項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、共振型のＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
直流電源電圧を変換するＤＣ−ＤＣコンバータは、例えば電気自動車の駆動用電源であるリチウムイオン電池等を充電する際や、太陽電池が発電した電力を変換して利用するためなどに用いられる。そして、ＤＣ−ＤＣコンバータについては、電力損失を低減して電源効率の向上を図ることが一般的な技術課題となっている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６０７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
共振型のＤＣ−ＤＣコンバータにおいて、二次側の負荷に供給する直流電圧Ｖｏが一定となるように制御するには、制御回路が電圧Ｖｏを監視して、スイッチング素子に出力するＰＷＭ信号のデューティ又は周波数を変化させることが必要となる。ところが、この様に制御を行うと、効率が良好となる５０％デューティに固定したスイッチングはできなくなるため、電力損失が増大し、電源効率を低下させることに繋がる。
そこで、出力電圧を適正に制御しつつ電源効率を維持できるＤＣ−ＤＣコンバータを提供する。
【課題を解決するための手段】
【０００５】
実施形態のＤＣ−ＤＣコンバータによれば、高周波トランスの１次側と２次側とに、平滑コンデンサ，スイッチング回路，コンデンサ回路をそれぞれ備える。そして、電圧検出手段によりコンデンサ回路の中点電圧を検出すると、タイミング信号出力手段は、スイッチング回路のスイッチング動作に応じて、高周波トランスの巻線電圧が変化する周期に同期したタイミング信号を前記中点電圧の変化に基づいて生成し、駆動回路に出力する。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態であり、共振型ＤＣ−ＤＣコンバータの構成を示す回路図及び機能ブロック図
【図２】動作タイミングチャート
【図３】第２実施形態を示す図１相当図
【図４】第３実施形態を示す図１相当図
【図５】図２相当図
【図６】電力調整回路及びＭＣＵの動作を示すタイミングチャート
【図７】第４実施形態を示す図１相当図
【図８】始動回路の構成を示す図
【図９】始動回路のロジックを示す図
【発明を実施するための形態】
【０００７】
（第１実施形態）
以下、第１実施形態について図１及び図２を参照して説明する。図１は、共振型ＤＣ−ＤＣコンバータの構成を示す回路図及び機能ブロック図である。ＤＣ−ＤＣコンバータ１の入力端子２ａ（正側），２ｂ（負側）間には、直流電源３が接続されている。この
直流電源３は、例えばバッテリや交流−直流間変換整流回路，太陽電池等である。また、入力端子２ａ，２ｂ間には、平滑コンデンサ４，スイッチング素子（例えば、ＮチャネルＭＯＳＦＥＴ）５ａ，５ｂの直列回路（スイッチング回路５）とコンデンサ６ａ，６ｂの直列回路（コンデンサ回路６）とが接続されている。そして、これらの直列回路の共通接続点間に高周波トランス７の１次側巻線７Ｐが接続されている。
【０００８】
ＤＣ−ＤＣコンバータ１の出力端子１２ａ（正側），１２ｂ（負側）間には、直流電源のシンボルで示す負荷１３が接続されている。この負荷１３は、例えば、バッテリや抵抗負荷，モータ等の誘導負荷を駆動するインバータ装置などである。また、出力端子１２ａ，１２ｂ間には、入力側と同様に、平滑コンデンサ１４，スイッチング素子１５ａ，１５ｂの直列回路（スイッチング回路１５）とコンデンサ１６ａ，１６ｂの直列回路（コンデンサ回路１６）とが接続されている。そして、これらの直列回路の共通接続点間に高周波トランス７の２次側巻線７Ｓが接続されている。
【０００９】
尚、スイッチング素子５ａ，５ｂ，１５ａ，１５ｂのドレイン，ソース（導通端子）間には、それぞれ寄生ダイオード１７ａ，１７ｂ，１８ａ，１８ｂが接続されている。スイッチング素子は、その他バイポーラトランジスタやＩＧＢＴでも良く、バイポーラトランジスタを用いる際には、寄生ダイオード１７，１８に替わるフリーホイールダイオードを外付けすれば良い。また、前記各スイッチング素子の種類や個数については、特に限定しない。
【００１０】
コンデンサ６ａ，６ｂの中点には、電圧検出部２１（電圧検出手段）の入力端子が接続されており、電圧検出部２１は、グランドを基準とする前記中点の電圧を検出する。その検出電圧は、駆動信号生成回路２２（タイミング信号出力手段）を介してスイッチング素子駆動回路２３に入力される。スイッチング素子駆動回路２３は、入力される電圧信号に基づき駆動信号を生成し、スイッチング素子５ａ，５ｂのゲート（導通制御端子）に出力する。
【００１１】
このとき、スイッチング素子駆動回路２３は、スイッチング素子５ａ，５ｂが同時にオンする期間を形成しないように、同時にオフする期間であるデットタイムを設ける。但し、例えばマイクロコンピュータなどのデッドタイム生成手段を有する制御ユニットによりスイッチング素子５を駆動する場合は、上述の形態に限るものではない。また、スイッチング素子駆動回路２３は、例えばフォトカプラなどの絶縁回路２４を介して、２次側のスイッチング素子１５ａ，１５ｂの導通制御端子にも駆動信号を出力する。
【００１２】
次に、本実施形態の作用について図２も参照して説明する。入力側の一対のスイッチング素子５ａ，５ｂが交互にオンオフされると、コンデンサ６ａ及び６ｂのキャパシタンスと高周波トランス７の１次側巻線７Ｐのインダクタンスとで決まる共振周波数で当該１次側巻線７Ｐに電流が通電される。このとき、出力側の負荷が変動すると入力側（１次側）回路の入力インピーダンスと高周波トランス７の相互インダクタンスとが変化するため、共振周波数は一定の値にならない。
【００１３】
スイッチング素子５ａ，５ｂのオンオフは、並列に接続されているコンデンサ６ａ及び御６ｂの中点電圧ＶＣに基づき行われる。例えばシステム起動時にスイッチング素子５ｂをオンすることで、直流電源３の正側に接続されるコンデンサ６ａをフル充電状態にする。その後、スイッチング素子５ｂをオンさせて共振を開始する。
【００１４】
すなわち、図２（ａ）〜（ｄ）に示すように、スイッチング素子５ａ，５ｂのオンオフに応じて、中点電圧ＶＣは直流電源３の電圧Ｖ＋からその逆極性の電圧−Ｖ＋の間で変動する。例えば、スイッチング素子５ａがオンしている期間は、中点電圧ＶＣが、その振幅極性が正を示す範囲において、上述したキャパシタンス及びインダクタンスで決まる時間で正弦波状に変化する。一方、スイッチング素子５ｂがオンしている期間には、中点電圧ＶＣが、その振幅極性が負を示す範囲において正弦波状に変化する。
【００１５】
このとき、コンデンサ６ａ及び６ｂの中点電圧波形は、図２（ｆ）に示す高周波トランス７の１次側に流れる電流ＩＬ１の波形に対して、９０度位相が遅れた波形になる。そこで、後段の回路遅延時間をも考慮して電圧検出部２１にヒステリシス特性を持たせつつ、例えば比較器などにより中点電圧と閾値電圧とを比較することで、中点電圧が−Ｖ＋，或いはＶ＋付近に達するタイミングにおいて、スイッチング素子５ａ，５ｂのゲート駆動信号を生成するように制御ループを形成する（詳細については、第３実施形態参照）。尚、比較器については電源が両極性のものを用いても良いし、或いは単極性のものを使用し、負側についてはレベルシフトすることで比較動作させても良い。
【００１６】
すなわち、スイッチング素子駆動回路２３は、駆動信号生成回路２２の出力電圧振幅が正側の最大値Ｖ＋を示す付近でスイッチング素子５ｂをターンオフさせ、デッドタイムを挟んだ後スイッチング素子５ａをターンオンさせる。また、スイッチング素子駆動回路２３は、上記出力電圧振幅が負側の最大値−Ｖ＋を示す付近でスイッチング素子５ａをターンオフさせ、デッドタイムを挟んだ後スイッチング素子５ｂをターンオンさせる。このようにゲート駆動信号を生成出力する（図２（ｃ）,（ｄ）参照）。結果として、スイッチング回路５は、デッドタイムを含むほぼ５０％デューティのＰＷＭ信号でスイッチング動作される。
以上により、コンデンサ６ａ及び６ｂと高周波トランス７とで決まる共振周波数を維持した状態で、ソフトスイッチング動作を実現できる。これにより、例えばＤＣ−ＤＣコンバータ１を構成する部品のばらつきや、直流電源３の電圧変動に応じてスイッチング周波数が変化しても、その変化に対応して共振するようにスイッチング動作が維持される。
【００１７】
次に、ＤＣ−ＤＣコンバータ１の出力側（２次側）回路を構成するスイッチング素子１５ａ，１５ｂの動作について説明する。スイッチング素子１５ａ，１５ｂは、ダイオード１８ａ，１８ｂが並列に接続されているため、特段スイッチング動作をさせずとも、高周波トランス７の２次側巻線７Ｓの交流出力を直流電圧に変換できる。しかしながら、一般的にスイッチング素子のオン抵抗による損失に比較して、ダイオードの順方向電圧による損失の方が大きいため、スイッチング素子１５ａ，１５ｂは入力側のスイッチング素子５ａ，５ｂに同期して動作させることが望ましい。
【００１８】
ここで、スイッチング素子１５ａ，１５ｂの動作の極性は、高周波トランス７の巻き方向によって異なる。本実施形態のように、高周波トランス７の１次側と２次側の極性が異なるように巻装されている場合、１次側巻線７Ｐに通電される電流に対して２次側巻線７Ｓに通電される電流は位相が反転した波形になる。したがって、１次側のスイッチング素子５ａ，５ｂのスイッチングパターンを極性反転した駆動信号によって、２次側のスイッチング素子１５ａ，１５ｂをスイッチング動作させる。
【００１９】
このため、スイッチング素子駆動回路２３が出力するスイッチング素子５ａの駆動信号を、絶縁回路２４を介してスイッチング素子１５ｂのゲートに与え、同じくスイッチング素子５ｂの駆動信号を、絶縁回路２４を介してスイッチング素子１５ａのゲートに与えるようにする。図２（ｇ）は、高周波トランス７の２次側巻線７Ｓに流れる電流ＩＬ２の波形を示すが、これは図２（ｆ）に示す電流ＩＬ１の逆相となっている。電流ＩＬ２は正弦波状に変化する波形となるから、平滑コンデンサ１４などの平滑手段により整流することで共振動作を維持させて出力電圧を発生させる（図２（ｈ））。平滑された直流出力電圧は負荷１３に印加されて、負荷１３が例えば２次電池であれば当該電池は充電される。
【００２０】
以上のように本実施形態のＤＣ−ＤＣコンバータ１によれば、高周波トランス７の１次側と２次側とに、平滑コンデンサ４及び１３，スイッチング回路５及び１５，コンデンサ回路６及び１６をそれぞれ備える。そして、電圧検出部２１によりコンデンサ回路６の中点電圧ＶＣを検出すると、駆動信号生成回路２２は、スイッチング回路５のスイッチング動作に応じて、高周波トランス７の巻線電圧が変化する周期に同期したタイミング信号を中点電圧ＶＣの変化に基づいて生成し、スイッチング素子駆動回路２３に出力する。したがって、負荷変動によらず共振現象を維持して、ＤＣ−ＤＣコンバータ１を最大効率で動作させることができる。
【００２１】
また、電圧検出部２１，駆動信号生成回路２２及びスイッチング素子駆動回路２３を高周波トランス７の１次側のみに設け、２次側のスイッチング回路１５に対しては、スイッチング素子駆動回路２３が出力する駆動信号を、絶縁回路２４を介して入力するので、ＤＣ−ＤＣコンバータ１の構成がより簡単になる。
【００２２】
（第２実施形態）
図３は第２実施形態であり、第１実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施形態のＤＣ−ＤＣコンバータ３１は、第１実施形態の電圧検出部２１，駆動信号生成回路２２，スイッチング素子駆動回路２３を、それぞれ電圧検出部２１Ｐ，駆動信号生成回路２２Ｐ，スイッチング素子駆動回路２３Ｐとする。そして、それらと対称になる構成を電圧検出部２１Ｓ，駆動信号生成回路２２Ｓ，スイッチング素子駆動回路２３Ｓとして、２次側に配置する。尚、絶縁回路２４は削除している。
【００２３】
電圧検出部２１Ｓは、コンデンサ１６ａ及び１６ｂの中点電圧を検出し、駆動信号生成回路２２Ｓがタイミング信号を生成し、スイッチング素子駆動回路２３Ｓがスイッチング素子１５ａ，１５ｂのゲートに駆動信号を出力する。すなわち、第２実施形態では、１次側，２次側に同じ構成の回路を配置して、それらを独立に動作させる。以上のように構成される第２実施形態による場合も、第１実施形態と同様の効果が得られる。
【００２４】
（第３実施形態）
図４ないし図６は第３実施形態であり、第１実施形態と異なる部分のみ説明する。第３実施形態のＤＣ−ＤＣコンバータ４１は、高周波トランス７の２次側に電力調整回路４２を備えている。また、電圧検出部２１，駆動信号生成回路２２をより具体的に示すと共に、第１実施形態では図示しなかったデッドタイム生成回路４３を示している。また、その他一部の回路については図示を省略している。
【００２５】
電圧検出部２１は、２つの抵抗素子４４及び４５の直列回路で構成されており、これらにより中点電圧ＶＣを分圧している。コンデンサ６ａ及び６ｂの直列回路に対して、抵抗素子４６〜４８の直列回路が並列に接続されている。抵抗素子４６及び４７の共通接続点とグランドとの間には、抵抗素子４９及び５０の直列回路が接続されており、抵抗素子４７及び４８の共通接続点とグランドとの間には、抵抗素子５１及び５２の直列回路が接続されている。
【００２６】
抵抗素子４４及び４５の共通接続点は、駆動信号生成回路２２を構成する比較器５３ａの反転入力端子と、比較器５３ｂの非反転入力端子とに接続されている。また、抵抗素子４９及び５０の共通接続点は比較器５３ｂの反転入力端子に接続され、抵抗素子５１及び５２の共通接続点は比較器５３ａの非反転入力端子に接続されている。比較器５３ａ，５３ｂの出力端子は、それぞれシュミットトリガインバータ５４ａ,５４ｂを介してＮＡＮＤゲート５５ａ,５５ｂの入力端子の一方に接続されている。ＮＡＮＤゲート５５ａ,５５ｂの入力端子の他方は、それぞれＮＡＮＤゲート５５ｂ,５５ａの出力端子に接続されている。
【００２７】
ＮＡＮＤゲート５５ａの出力端子は、デッドタイム生成回路４３を構成するＡＮＤゲート７１の入力端子の一方に接続されており、ＡＮＤゲート７１の出力端子はＡＮＤゲート５６ａの入力端子の一方に接続されている。ＮＡＮＤゲート５５ｂの出力端子は、ＡＮＤゲート５６ｂの入力端子の一方に接続されている。ＡＮＤゲート５６ａ，５６ｂの前記入力端子は、それぞれ抵抗素子５７（ａ，ｂ）及びコンデンサ５８（ａ，ｂ）の直列回路を介してグランドに接続されている。また、抵抗素子５７（ａ，ｂ）の両端には、ダイオード５９（ａ，ｂ）が逆並列に接続されている。そして、ＡＮＤゲート５６の入力端子の他方は、抵抗素子５７及びコンデンサ５８の共通接続点に接続されている。
【００２８】
ＡＮＤゲート５６ａ,５６ｂの出力端子は、それぞれＯＲゲート６０ａ,６０ｂを介して、スイッチング素子駆動回路２３ａ,２３ｂの入力端子に接続されている。ＯＲゲート６０ａ,６０ｂの入力端子の他方は、ＭＣＵ（Micro Control Unit，制御ユニット）６１の異なる出力端子にそれぞれ接続されていると共に、抵抗素子６２ａ,６２ｂを介してプルダウンされている。また、ＯＲゲート６０ａ,６０ｂの出力端子も、それぞれ抵抗素子６３ａ,６３ｂを介してプルダウンされている。
【００２９】
電力調整回路４２は、２次側のコンデンサ１４の両端に並列接続される、抵抗素子６４及び６５の直列回路並びに抵抗素子６６及びツェナーダイオード６７の直列回路を備えている。比較器６８の反転入力端子は抵抗素子６４及び６５の共通接続点に接続されており、非反転入力端子は抵抗素子６６及びツェナーダイオード６７の共通接続点に接続されている。比較器６８の出力端子は、抵抗素子６９を介してプルアップされていると共に、絶縁回路７０を介してＡＮＤゲート７１の入力端子の他方に接続されている。また、絶縁回路７０の出力端子は、ＭＣＵ６１の入力端子に接続されている。
【００３０】
次に、第３実施形態の作用について図５及び図６も参照して説明する。一般に、共振型ＤＣＤＣコンバータは、最適条件での共振動作により駆動されるので出力電力の調整が困難である。また、負荷状態に応じて２次側の出力電圧を調整したくても、高周波トランス７の巻数比で出力電圧が決定されるため調整できない。そこで、第３実施形態のＤＣ−ＤＣコンバータ４１は、電力調整回路４２を備えることで高効率化を図る。
【００３１】
出力電圧Ｖoutは、入力電圧Ｖinと高周波トランス７の巻線比（Ｎ２／Ｎ１）によって求まり、Ｖout＝Ｖin×（Ｎ２／Ｎ１）で計算できる。また、出力電力は出力電圧Ｖoutと出力電流との積で求まる。出力電流は、負荷１３が例えばリチウムイオン電池や太陽電池等を含んでいれば、出力電圧Ｖoutと負荷１３に蓄えられている電力に基づく電圧との差を、負荷１３の等価直列抵抗で除して求められる。
【００３２】
負荷１３は、例えばインバータやコンバータ等も含む場合がある。そのため、負荷１３に蓄えられている電力は変動することがあるから、所望の電力に応じたＤＣ−ＤＣコンバータ４１の動作が要求される。例えば、負荷１３に接続される回路の電力が小さければ負荷１３の電圧変動は非常に小さく、ＤＣ−ＤＣコンバータ４１の動作を瞬間的に停止しても負荷１３が蓄えている電力への影響はほとんどない。そのため、ＤＣ−ＤＣコンバータ４１の動作を、負荷１３の電圧に基づき始動,停止させることで、出力電力の調整を行うことができる。
【００３３】
駆動信号生成回路２２は、コンデンサ６ａ及び６ｂの中点電圧ＶＣを、比較器５３ａ，５３ｂにより低電位側閾値ＶＬ，高電位側閾値ＶＨとそれぞれ比較し、その比較結果をインバータ５４ａ,５４ｂを介してＮＡＮＤゲート５５ａ,５５ｂに出力する。比較器５３ａは（分圧された）ＶＣ＞ＶＨになると信号をハイレベルにし、比較器５３ｂは、ＶＣ＜ＶＬになると信号をハイレベルにする。
【００３４】
電力調整回路４２は、分圧された高周波トランス７の２次側電圧がツェナーダイオード６７のツェナー電圧を上回らなければ、ＡＮＤゲート７１にハイレベル信号を出力している。したがって、比較器５３ａ，５３ｂの出力信号がそれぞれハイレベルになると、ＮＡＮＤゲート５５ａ，５５ｂの出力信号がそれぞれハイレベルになる。
デッドタイム回路４３では、ＡＮＤゲート５６の入力信号の立ち上がりが抵抗素子５７及びコンデンサ５８の直列回路により遅延されることで、デッドタイムが付与される。一方、上記入力信号の立ち下がりは、ダイオード５９の作用により急峻となる。ＡＮＤゲート５６の出力信号は、ＯＲゲート６０を介してスイッチング素子駆動回路２３に入力される。
【００３５】
図５及び図６に示すように、電力調整回路４２は、ＤＣ−ＤＣコンバータ４１の二次側出力電圧が基準電圧（ツェナー電圧）を超過すると、比較器６８の出力信号をローレベルにして（停止信号）ＡＮＤゲート７１（ロジック回路）によりスイッチング素子５ａ側のゲート駆動信号の出力を阻止する。このとき、コンデンサ６ａ，６ｂの中点電圧ＶＣは図５に示すように除々に減衰し、最終的にはＶ−になる。スイッチング素子５ｂ側については、暫くは中点電圧ＶＣに基づいた駆動が継続されるが、コンデンサ６ｂの電圧が放電されるとスイッチング素子５ｂ側の駆動信号も停止する（電力調整期間）。
【００３６】
したがって、スイッチング素子５ａ側のスイッチング動作を停止させることで、共振を維持したまま、高周波トランス７のインダクタンスとコンデンサ６，１６の容量に基づき、入出力電流ＩＬ１，ＩＬ２は減少して行く。出力電流ＩＬ２がゼロになれば（図５（ｄ）,（ｅ）参照）電力変換動作が停止される。
【００３７】
また、図６に示すように、ＤＣ−ＤＣコンバータ４１の出力電圧が基準電圧を超えてスイッチング動作が停止した後、負荷１３に接続される後段の回路で消費される電力等に応じて負荷１３の電圧が降下した結果、出力電圧が基準電圧よりも下回れば、比較器６８は出力信号をハイレベルに変化させる（図６（ｃ）,（ｄ）参照）。
この時、ＤＣ−ＤＣコンバータ４１を共振動作が停止している電力調整期間から復帰させるため、比較器６８の出力信号を受けたＭＣＵ６１（始動回路）が、スイッチング素子５ａ側の駆動信号を出力する（図６（ａ）参照）。すると、コンデンサ６ｂが充電されて、スイッチング素子５ａ，５ｂによるスイッチング動作が再開される。
【００３８】
以上のように第３実施形態によれば、比較器６８は、２次側の負荷１３に印加される電圧をツェナーダイオード６７のツェナー電圧で与えられる基準電圧と比較し、負荷電圧が基準電圧を超えると停止信号を出力し、ＡＮＤゲート７１は、停止信号が出力されると、駆動信号生成回路２２からスイッチング素子駆動回路２３ａにタイミング信号が入力されることを阻止する。したがって、ＤＣ−ＤＣコンバータ４１の出力電圧が過剰に上昇すること防止して、効率を向上させることができる。
【００３９】
また、ＭＣＵ６１はスイッチング回路５によるスイッチング動作が停止している状態から当該スイッチング動作を開始させるため、駆動信号生成回路２２とは独立に、始動用の制御信号を駆動回路２３ａに出力する。したがって、電力調整期間の経過後に、ＤＣ−ＤＣコンバータ３１のスイッチング動作を再開させることができる。
【００４０】
（第４実施形態）
図７から図９は第４実施形態であり、第３実施形態と異なる部分について説明する。図７に示すように、第４実施形態のＤＣ−ＤＣコンバータ８１は、第３実施形態のＭＣＵ６１に替えて、始動回路８２を備えている。始動回路８２には、直流電源３の電圧と、中点電圧ＶＣと、絶縁回路７０の出力信号とが入力されている。図８に示すように、直流電源３の正側端子とグランドとの間には、抵抗素子８３及び８４の直列回路が接続されており、それらの共通接続点は比較器８５の非反転入力端子に接続されている。
【００４１】
コンデンサ６ａ及び６ｂの共通接続点とグランドとの間には、抵抗素子８６及び８７の直列回路が接続されており、それらの共通接続点は、コンデンサ８８及び抵抗素子８９の直列回路を介してオペアンプ９０の反転入力端子に接続されている。また、オペアンプ９０の反転入力端子は、抵抗素子９１を介して出力端子に接続されている。すなわち、オペアンプ９０は、電圧バッファ回路を構成している。絶縁回路７０の出力端子は、比較器９２の非反転入力端子に接続されている。そして、比較器８５及び９２の反転入力端子と、オペアンプ９０の非反転入力端子には、共通の基準電圧９３が与えられている。
【００４２】
オペアンプ９０の出力端子は、比較器９４の非反転入力端子に接続されており、比較器９４の反転入力端子には、基準電圧９３が与えられている。そして、比較器９４の出力端子は、ＮＯＴゲート９５を介して３入力ＡＮＤゲート９６の入力端子の１つに接続されている。３入力ＡＮＤゲート９６の他の２つの入力端子は、比較器８５及び９２の出力端子にそれぞれ接続されている。
【００４３】
図９（ａ）は、始動回路８２のロジックを示す真理値表である。すなわち、始動回路８２は、絶縁回路７０を介して入力される信号がハイレベル（１）で電力調整が不要であり、且つ直流電源３が接続されており、且つコンデンサ６ａ及び６ｂの中点電圧ＶＣがＶ−レベルであることを条件として、ＯＲゲート６０ａにハイレベル信号を出力する。これにより、電力調整期間の経過後に、ＤＣ−ＤＣコンバータ８１の共振動作が再開される。
【００４４】
また、図９（ｂ）は、ＯＲゲート６０ａのロジックを示す真理値表であるが、始動回路８２の出力信号がローレベル（０）であれば、駆動信号生成回路２２が信号を出力していても、第３実施形態で説明したようにＡＮＤゲート７１により阻止されるので、ＯＲゲート６０ａの出力信号がローレベルになる。
以上のように第４実施形態によれば、ハードロジックで構成される始動回路８２を備えたので、第３実施形態のようにＭＣＵ６１を用いずとも同様の作用効果が得られる。
【００４５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４６】
図面中、１はＤＣ−ＤＣコンバータ、３は直流電源、４は平滑コンデンサ、５はスイッチング回路、５ａ，５ｂはスイッチング素子、６はコンデンサ回路、６ａ，６ｂはコンデンサ、７は高周波トランス、１３は負荷、１４は平滑コンデンサ、１５はスイッチング回路、１５ａ，１５ｂはスイッチング素子、１６はコンデンサ回路、１６ａ，１６ｂはコンデンサ、２１は電圧検出部（電圧検出手段）、２２は駆動信号生成回路（タイミング信号出力手段）、２３はスイッチング素子駆動回路、３１，４１はＤＣ−ＤＣコンバータ、４２は電力調整回路、６８は比較器、６１はＭＣＵ（始動回路）、７１はＡＮＤゲート（ロジック回路）、８２は始動回路を示す。
【図１】
2014180110.tif 000003
【図２】
2014180110.tif 000004
【図３】
2014180110.tif 000005
【図４】
2014180110.tif 000006
【図５】
2014180110.tif 000007
【図６】
2014180110.tif 000008
【図７】
2014180110.tif 000009
【図８】
2014180110.tif 000010
【図９】
2014180110.tif 000011