(57)【要約】【課題】半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できると共に放熱性の優れた半導体装置を提供する。【解決手段】この半導体装置によれば、Ａｕで作製されたカソード電極９の溝２１とＡｕ/Ｓｎ共晶合金で作製された半田層４の凸部２２とが嵌合していてカソード電極９は、半田層４との第２の接合面９Ａとは反対側の第１の接合面９ＢでＳｉＣ半導体積層体２０に接合されていると共に半田層４よりも延性が高い。このため、加熱または冷却によって、半田層４が膨張または収縮したときに、カソード電極９は、溝２１で半田層４の凸部２２からの力を受けて塑性変形する。このカソード電極９の塑性変形により、ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力を緩和できる。【選択図】図２
2014175604.tif 000002
【特許請求の範囲】
【請求項１】
半導体層とこの半導体層に積層される電極層とを有する半導体素子と、
上記半導体素子が取り付けられると共に少なくとも一部が導電体からなり、この導電体に上記半導体素子の電極層が電気的に接続される支持体と、
上記半導体素子の電極層と上記支持体の導電体との間に介在して上記電極層と上記導電体とを電気的に接続する半田層と
を備え、
上記電極層は、
上記半田層をなす金属材料よりも延性の高い金属材料で作製されており、
上記半導体層に接合された第１の接合面と、
上記半田層に接合された第２の接合面と
を有し、
上記第２の接合面に凹部が形成されており、
上記半田層は、
上記電極層の第２の接合面の凹部に嵌合した凸部を有していることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記電極層の第２の接合面に上記凹部としての溝が形成され、
上記半田層は、上記溝に嵌合するように線状に延在する凸部を有していることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記電極層の第２の接合面に上記凹部としてのドット状の窪みが形成され、
上記半田層は、上記窪みに嵌合したドット状の凸部を有していることを特徴とする半導体装置。
【請求項４】
請求項１から３のいずれか１つに記載の半導体装置において、
上記凹部は、上記電極層の第２の接合面に複数形成され、
上記第２の接合面は、
中央部とこの中央部よりも外側の周辺部とに上記凹部が形成されており、
上記周辺部には、上記中央部に形成された凹部の深さに比べて深い凹部が形成されていることを特徴とする半導体装置。
【請求項５】
請求項１から４のいずれか１つに記載の半導体装置において、
上記凹部は、上記電極層の第２の接合面に複数形成され、
上記第２の接合面は、
中央部とこの中央部よりも外側の周辺部とに上記凹部が形成されており、
上記周辺部には、上記中央部に形成された凹部の開口幅に比べて広い開口幅の凹部が形成されていることを特徴とする半導体装置。
【請求項６】
請求項１から５のいずれか１つに記載の半導体装置において、
上記凹部は、上記電極層の第２の接合面に複数形成され、
上記第２の接合面は、
中央部とこの中央部よりも外側の周辺部とに上記凹部が形成されており、
上記周辺部には、上記中央部に形成された凹部の密度に比べて高い密度で凹部が形成されていることを特徴とする半導体装置。
【請求項７】
請求項１から６のいずれか１つに記載の半導体装置において、
上記電極層は、Ａｕ、Ａｌ、ＮｉまたはＣｕで作製されており、
上記半田層は、金系の共晶半田、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミ、ビスマス亜鉛、ビスマス銀、銀ペーストのいずれかで構成される高温用半田で作製されていることを特徴とする半導体装置。
【請求項８】
請求項１から７のいずれか１つに記載の半導体装置において、
上記半導体素子は、ワイドバンドギャップ半導体で作製されていることを特徴とする半導体装置。
【請求項９】
請求項１から８のいずれか１つに記載の半導体装置において、
上記支持体は、
上記導電体が形成された絶縁層を含む絶縁基板を有することを特徴とする半導体装置。
【請求項１０】
半導体素子が表面に取り付けられるセラミック層とこのセラミック層の裏面に形成された金属層とを有する絶縁セラミック基板と、
上記絶縁セラミック基板が取り付けられると共に少なくとも一部が導電体からなり、この導電体に上記絶縁セラミック基板の裏面の金属層が電気的に接続される支持部材と、
上記絶縁セラミック基板の金属層と上記支持部材の導電体との間に介在して上記金属層と上記導電体とを電気的に接続する半田層と
を備え、
上記金属層は、
上記半田層をなす金属材料よりも延性の高い金属材料で作製されており、
上記セラミック層に接合された第１の接合面と、
上記半田層に接合された第２の接合面と
を有し、
上記第２の接合面に凹部が形成されており、
上記半田層は、
上記金属層の第２の接合面の凹部に嵌合した凸部を有していることを特徴とする半導体素子の取り付け構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、放熱性に優れていると共に熱応力による破壊を回避でき、高耐電圧かつ高耐熱のワイドギャップ半導体装置に利用可能であり、一例として耐熱性が高い高耐電圧パワー半導体装置として有用である半導体装置および半導体素子の取り付け構造体に関する。
【背景技術】
【０００２】
一般に、半導体素子は、その取扱いを容易にし、かつ上記半導体素子を保護する目的で、パッケージに実装される。このパッケージは、通常、上記半導体素子を被覆する封止樹脂と上記半導体素子が載置される支持体で構成され、上記半導体素子の金属電極と上記支持体の金属配線とが半田でもって電気的に接続される。
【０００３】
ところで、一般的に、上記半導体素子の半導体と上記金属電極,金属配線とでは、熱膨張率が異なるので、加熱処理を含む実装過程や素子駆動過程において、熱歪みが生じ、半導体素子自体にクラックが発生するという問題がある。
【０００４】
そこで、特許文献１(特開２００８−３００４５５号公報)では、上記半導体素子の金属電極と上記支持体の金属配線を上記金属電極に電気的に接続する半田層との間に、上記半導体素子の半導体の熱膨張係数と上記金属電極,金属配線の熱膨張係数の中間の熱膨張係数を持つ緩衝層を設けた半導体装置が提案されている。この半導体装置では、上記緩衝層の存在により、上記半導体素子と上記支持体との間に生じる熱応力の緩和を図っている。
【０００５】
また、特許文献２(特開２０１０−１７１２７１号公報)では、上記半導体素子の金属電極に上記支持体の金属配線を電気的に接続する接合材として、高分子樹脂と導電性金属とを組み合わせたものを用いている。この高分子樹脂と導電性金属とを組み合わせた接合材によって、上記半導体素子と上記支持体との間に生じる熱応力の緩和を図っている。
【０００６】
ところが、上記特許文献１および２のいずれの半導体装置においても、上記半導体素子と支持体との接続部に上記緩衝層や上記接合材を設けることにより、上記接続部の熱伝導率が低下する。このため、高温での動作を前提とする半導体素子には適用できないという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−３００４５５号公報
【特許文献２】特開２０１０−１７１２７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、この発明の課題は、半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できると共に放熱性の優れた半導体装置を提供することにある。
【０００９】
また、この発明のもう１つの課題は、半導体素子が取り付けられる絶縁セラミック基板と支持体との接続部の熱伝導率を低下させることなく、絶縁セラミック基板と支持体との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できると共に放熱性の優れた半導体素子の取り付け構造体を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、この発明の半導体装置は、半導体層とこの半導体層に積層される電極層とを有する半導体素子と、
上記半導体素子が取り付けられると共に少なくとも一部が導電体からなり、この導電体に上記半導体素子の電極層が電気的に接続される支持体と、
上記半導体素子の電極層と上記支持体の導電体との間に介在して上記電極層と上記導電体とを電気的に接続する半田層と
を備え、
上記電極層は、
上記半田層をなす金属材料よりも延性の高い金属材料で作製されており、
上記半導体層に接合された第１の接合面と、
上記半田層に接合された第２の接合面と
を有し、
上記第２の接合面に凹部が形成されており、
上記半田層は、
上記電極層の第２の接合面の凹部に嵌合した凸部を有していることを特徴としている。
【００１１】
この発明の半導体装置によれば、上記電極層は上記半田層よりも延性が高く、上記電極層の第１の接合面は上記半導体層に接合しており、上記電極層の第２の接合面の凹部と上記半田層の凸部とが嵌合している。このため、温度変化によって、上記半田層が膨張または収縮したときに、上記電極層は、上記第２接合面の凹部で上記半田層の凸部からの力を受けて塑性変形する。この電極層の塑性変形により、上記半導体素子と支持体との間に生じる熱応力を緩和することができる。したがって、この発明によれば、熱伝導率を低下させるような緩衝層あるいは高分子樹脂と導電性金属とを組み合わせた特殊な接合材を、上記電極層と半田層との間に介在させることなく、上記半導体素子と支持体との間に生じる熱応力を緩和することができる。よって、この発明によれば、半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できると共に放熱性の優れた半導体装置を実現できる。
【００１２】
また、一実施形態の半導体装置では、上記電極層の第２の接合面に上記凹部としての溝が形成され、
上記半田層は、上記溝に嵌合するように線状に延在する凸部を有している。
【００１３】
この実施形態の半導体装置によれば、温度が変化したときに、上記電極層の第２の接合面の溝は、上記半田層の線状に延在する凸部から膨張または収縮による力を溝の延在方向に沿って略均等に受けて塑性変形するので、温度変化によって上記電極層に生じる応力を効率良く緩和でき、半導体素子と支持体との間に生じる熱応力を効率良く緩和できる。
【００１４】
また、一実施形態の半導体装置では、上記電極層の第２の接合面に上記凹部としてのドット状の窪みが形成され、
上記半田層は、上記窪みに嵌合したドット状の凸部を有している。
【００１５】
この実施形態の半導体装置によれば、温度変化によって、上記半田層が膨張または収縮したときに、上記電極層は、上記第２の接合面の凹部としてのドット状の窪みで上記半田層のドット状の凸部からの力を受けて塑性変形する。この電極層の塑性変形により、上記半導体素子と支持体との間に生じる熱応力を緩和することができる。
【００１６】
また、一実施形態の半導体装置では、上記凹部は、上記電極層の第２の接合面に複数形成され、
上記第２の接合面は、
中央部とこの中央部よりも外側の周辺部とに上記凹部が形成されており、
上記周辺部には、上記中央部に形成された凹部の深さに比べて深い凹部が形成されている。
【００１７】
この実施形態の半導体装置によれば、上記電極層の第２の接合面の中央部よりも周辺部の方が塑性変形し易くなる。ここで、上記半田層は、温度変化によって、上記第２の接合面の中央部に対応する部分を基準として膨張または収縮する。したがって、上記第２の接合面の中央部よりも周辺部の方が温度変化による変位量が大きくなる。したがって、上記電極層の第２の接合面の中央部よりも周辺部の方が塑性変形し易い構造によって、温度変化によって上記電極層に生じる応力を効率良く緩和でき、上記半導体素子と支持体との間に生じる熱応力を効率良く緩和できる。
【００１８】
また、一実施形態の半導体装置では、上記凹部は、上記電極層の第２の接合面に複数形成され、
上記第２の接合面は、
中央部とこの中央部よりも外側の周辺部とに上記凹部が形成されており、
上記周辺部には、上記中央部に形成された凹部の開口幅に比べて広い開口幅の凹部が形成されている。
【００１９】
この実施形態の半導体装置によれば、上記電極層は、温度変化による膨張または収縮の基準になる第２の接合面の中央部に比べて周辺部の方が塑性変形し易い構造になる。したがって、温度変化によって上記電極層に生じる応力を効率良く緩和でき、上記半導体素子と支持体との間に生じる熱応力を効率良く緩和できる。上記半田層は、温度変化によって、上記第２の接合面の中央部に対応する部分を基準として膨張または収縮するからである。
【００２０】
また、一実施形態の半導体装置では、上記凹部は、上記電極層の第２の接合面に複数形成され、
上記第２の接合面は、
中央部とこの中央部よりも外側の周辺部とに上記凹部が形成されており、
上記周辺部には、上記中央部に形成された凹部の密度に比べて高い密度で凹部が形成されている。
【００２１】
この実施形態の半導体装置によれば、上記電極層は、温度変化による膨張または収縮の基準になる第２の接合面の中央部に比べて周辺部の方が塑性変形し易い構造になる。したがって、温度変化によって上記電極層に生じる応力を効率良く緩和でき、上記半導体素子と支持体との間に生じる熱応力を効率良く緩和できる。
【００２２】
また、一実施形態の半導体装置では、上記電極層は、Ａｕ、Ａｌ、ＮｉまたはＣｕで作製されており、
上記半田層は、金系の共晶半田、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミ、ビスマス亜鉛、ビスマス銀、銀ペーストのいずれかで構成される高温用半田で作製されている。
【００２３】
この実施形態の半導体装置によれば、高融点(例えば２５０℃以上)で熱伝導も高い半田層でもって、上記半導体素子と支持体との接合を実現できる。
【００２４】
また、一実施形態の半導体装置では、上記半導体素子は、ＳｉＣ、ＧａＮ、ダイヤモンドのようなワイドバンドギャップ半導体で作製されている。
【００２５】
この実施形態の半導体装置によれば、半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力の緩和を図れるので、シリコン半導体に比べて動作温度を数倍(例えば３倍)高くできるというＳｉＣ、ＧａＮ、ダイヤモンドのようなワイドバンドギャップ半導体で作製された半導体素子のメリットを十分に発揮できる。特に、ＳｉＣ半導体素子の大型化が進んだ場合、熱応力により発生する歪の絶対量が大きくなり、素子破壊の可能性が上昇すると予想されるが、この実施形態によれば、ＳｉＣ半導体素子の実装時や素子動作時の信頼性を向上でき、大型のＳｉＣ半導体素子による大容量化が実現可能になる。
【００２６】
また、一実施形態の半導体装置では、上記支持体は、上記導電体が形成された絶縁層を含む絶縁基板を有する。
【００２７】
この実施形態の半導体装置によれば、上記絶縁基板を有する支持体と半導体素子との接続部の熱伝導率を低下させることなく、上記支持体と半導体素子との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できる。
【００２８】
また、この発明の半導体素子の取り付け構造体は、半導体素子が表面に取り付けられるセラミック層とこのセラミック層の裏面に形成された金属層とを有する絶縁セラミック基板と、
上記絶縁セラミック基板が取り付けられると共に一部が導電体からなり、この導電体に上記絶縁セラミック基板の裏面の金属層が電気的に接続される支持部材と、
上記絶縁セラミック基板の金属層と上記支持部材の導電体との間に介在して上記金属層と上記導電体とを電気的に接続する半田層と
を備え、
上記金属層は、
上記半田層をなす金属材料よりも延性の高い金属材料で作製されており、
上記セラミック層に接合された第１の接合面と、
上記半田層に接合された第２の接合面と
を有し、
上記第２の接合面に凹部が形成されており、
上記半田層は、
上記金属層の第２の接合面の凹部に嵌合した凸部を有していることを特徴としている。
【００２９】
この発明の半導体素子の取り付け構造体によれば、上記金属層は上記半田層よりも延性が高く、上記金属層の第１の接合面は上記セラミック層に接合しており、上記金属層の第２の接合面の凹部と上記半田層の凸部とが嵌合している。このため、温度変化によって、上記半田層が膨張または収縮したときに、上記金属層は、上記第２接合面の凹部で上記半田層の凸部からの力を受けて塑性変形する。この金属層の塑性変形により、上記絶縁セラミック基板と支持体との間に生じる熱応力を緩和することができる。したがって、この発明によれば、熱伝導率を低下させるような緩衝層あるいは高分子樹脂と導電性金属とを組み合わせた特殊な接合材を、上記金属層と半田層との間に介在させることなく、上記絶縁セラミック基板と支持部材との間に生じる熱応力を緩和することができる。よって、この発明によれば、絶縁セラミック基板と支持部材との接続部の熱伝導率を低下させることなく、絶縁セラミック基板と支持部材との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できると共に放熱性の優れた半導体素子の取り付け構造体を実現できる。
【発明の効果】
【００３０】
この発明の半導体装置によれば、電極層は半田層よりも延性が高く、上記電極層の第１の接合面は半導体層に接合しており、上記電極層の第２の接合面の凹部と上記半田層の凸部とが嵌合している。そして、温度変化によって、上記半田層が膨張または収縮したときに、上記電極層は、上記第２接合面の凹部で上記半田層の凸部からの力を受けて塑性変形する。これにより、半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できると共に放熱性の優れた半導体装置を実現できる。
【図面の簡単な説明】
【００３１】
【図１】この発明の第１実施形態としての半導体装置であるＳｉＣ ＧＴＯサイリスタを備えた半導体装置を示す断面図である。
【図２】稼働時(高温時)における上記第１実施形態のＳｉＣ ＧＴＯサイリスタの電極層と半田層との接合部分の断面図である。
【図３】非稼働時(低温時)における上記接合部分の断面図である。
【図４】上記第１実施形態の電極層の接合面の平面図である。
【図５】上記第１実施形態の第１変形例の電極層の接合面の平面図である。
【図６】上記第１実施形態の第２変形例の電極層の接合面の平面図である。
【図７】上記第１実施形態の第３変形例の電極層の接合面の平面図である。
【図８】上記第１実施形態の第４変形例の電極層の接合面の平面図である。
【図９Ａ】上記電極層(カソード電極９)の接合面に形成する凹部の一変形例を示す断面図である。
【図９Ｂ】上記電極層(カソード電極９)の接合面に形成する凹部の一変形例を示す断面図である。
【図９Ｃ】上記電極層(カソード電極９)の接合面に形成する凹部の一変形例を示す断面図である。
【図１０Ａ】上記電極層(カソード電極９)の溝および半田層の凸部の一変形例を示す断面図である。
【図１０Ｂ】上記電極層(カソード電極９)の溝および半田層の凸部の一変形例を示す断面図である。
【図１１】この発明の第２実施形態としてのＩＧＢＴモジュールの断面を示す断面図である。
【図１２】稼働時(高温時)における上記第２実施形態のＩＧＢＴの電極層と半田層との接合部分の断面図である。
【図１３】非稼働時(低温時)における上記接合部分の断面図である。
【図１４】稼働時(高温時)における上記第２実施形態の絶縁セラミック基板の金属層と半田層との接合部分の断面図である。
【図１５】非稼働時(低温時)における上記接合部分の断面図である。
【発明を実施するための形態】
【００３２】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３３】
(第１の実施の形態)
図１は、この発明の第１実施形態としての半導体装置の実施形態の断面図である。この実施形態の半導体装置は、半導体素子として、ＳｉＣ ＧＴＯサイリスタ素子１を有し、このＳｉＣ サイリスタ素子１は、銅製の支持体３の上面３Ａに載置されている。上記ＳｉＣ ＧＴＯサイリスタ素子１は、ＳｉＣ半導体積層体２０を有している。
【００３４】
上記ＳｉＣ ＧＴＯサイリスタ素子１は、上記ＳｉＣ半導体積層体２０の表面に形成されたアノード電極２およびゲート電極６と、上記ＳｉＣ半導体積層体２０の裏面に形成された電極層としてのカソード電極９を有する。図２に示すように、このカソード電極９の第１の接合面９Ｂが上記ＳｉＣ半導体積層体２０の裏面に接合されている。上記アノード電極２はＴｉ/Ａｌ電極とし、上記ゲート電極６はＮｉ電極とした。また、上記カソード電極９は、後述する半田層４をなす金属材料よりも延性の高い金属材料で作製されており、ここでは、Ａｕ(金)で作製されたＡｕ電極とした。このＡｕ電極であるカソード電極９は、上記ＳｉＣ半導体積層体２０の裏面に、例えば、スパッタリングにより形成される。
【００３５】
上記アノード電極２は、アルミニウム,金,銅等で作製されるリード線７によりアノード端子１０の上端に接続されている。また、上記ゲート電極６は、アルミニウム,金,銅等で作製されるリード線８によりゲート端子１１の上端に接続されている。このリード線７,８と、アノード端子１０およびゲート端子１１は電気接続部である。上記アノード端子１０およびゲート端子１１はそれぞれ絶縁材１４,１９で支持体３との間の絶縁を保ちつつ支持体３を貫通して支持体３に固定されている。
【００３６】
また、上記ＳｉＣ ＧＴＯサイリスタ素子１のカソード電極９は、半田層４によって、カソード端子をなす銅製の支持体３にダイボンドされ、支持体３に電気的接続を保って取り付けられている。上記半田層４としては、金の共晶系半田を用いた。この金の共晶系半田としては、例えば、Ａｕ‐２０Ｓｎ合金等のＡｕ/Ｓｎ共晶合金を用いることができる。なお、上記半田層４として、金シリコン,金スズ,金ゲルマニウムのような金系半田や、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミ、ビスマス亜鉛、ビスマス銀、銀ペーストのような、その他の高温用半田を用いてもよい。
【００３７】
また、この実施形態は、被覆部１５を備える。この被覆部１５と上記支持体３とでパッケージを構成している。上記被覆部１５は、上記ＳｉＣ ＧＴＯサイリスタ素子１の表面、およびリード線７,８とＳｉＣ ＧＴＯサイリスタ素子１との接続部近傍、および支持体３の上面３Ａの大部分と、支持体３の上面３Ａから突出したアノード端子１０,ゲート端子１１を覆っている。この被覆部１５は、一例として、エポキシ樹脂やシリコーン樹脂で作製される。
【００３８】
図２に示すように、上記Ａｕ(金)で作製されたＡｕ電極としたカソード電極９は、上記第１の接合面９Ｂの反対側の第２の接合面９Ａが半田層４に接合される。このカソード電極９の第２の接合面９Ａには、凹部としての溝２１が形成されている。このカソード電極９の第２の接合面９Ａの凹部としての溝２１は、例えば、スパッタ時のマスキングや機械的なグルービング(溝切り)により形成される。
【００３９】
上記半田層４は、上記ダイボンドの際に加熱,溶融されて上記カソード電極９の第２の接合面９Ａに押圧される。これにより、上記半田層４には、上記カソード電極９の第２の接合面９Ａの溝２１に嵌合するように凸部２２が形成されている。この実施形態では、一例として、図４に示すように、上記カソード電極９の略四角形状の第２の接合面９Ａの各辺に沿って所定間隔を隔てて複数の溝２１が形成されている。
【００４０】
この実施形態の半導体装置によれば、例えば、図２に示す状態を通電時の高温状態(一例として２００℃)とすると、この高温状態からオフ時の室温状態に戻ると、上記半田層４が、白抜き矢印Ｘ１,Ｘ２で示すように、周辺部から中央部に向かって収縮する。ここで、上記カソード電極９の第１の接合面９Ｂは上記カソード電極９よりも熱膨張係数が小さいＳｉＣ半導体積層体２０に接合されていると共に上記カソード電極９の第２の接合面９Ａの溝２１と上記半田層４の凸部２２とが嵌合している。これにより、温度低下で上記半田層４が収縮したときに、上記カソード電極９は第２接合面９Ａの溝２１で半田層４の凸部２２からの力を受けて、溝２１による薄肉部２３の周辺側の箇所でくさび状に裂けて塑性変形する。
【００４１】
そして、上記オフ時の室温状態から上記通電時の高温状態になると、上記半田層４および上記カソード電極９は、白抜き矢印Ｙ１,Ｙ２で示すように、中央部から周辺部に向かって膨張して、図２に示す状態に戻る。
【００４２】
このように、この実施形態によれば、加熱または冷却によって、上記半田層４が膨張または収縮したときに、上記カソード電極９が上記溝２１で塑性変形することにより、上記ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力を緩和することができ、ＳｉＣ半導体積層体２０にクラックが発生するのを防止できる。
【００４３】
したがって、この実施形態によれば、熱伝導率を低下させるような緩衝層あるいは高分子樹脂と導電性金属とを組み合わせた特殊な接合材を、上記カソード電極９と半田層４との間に介在させることなく、上記ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力を緩和できる。したがって、この実施形態によれば、ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との接続部の熱伝導率を低下させることなく、ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できると共に放熱性の優れたＳｉＣ ＧＴＯサイリスタ装置を実現できる。
【００４４】
尚、上記実施形態では、図４に示すカソード電極９の第２接合面９Ａに形成する複数の溝２１を略同じ深さにしたが、上記実施形態の第１変形例では、図５に示すように、第２接合面９Ａの周辺部９３を通る溝３３の深さを、接合面９Ａの中央部９１を通る溝３１の深さよりも深くした。また、上記中央部９１と上記周辺部９３との間の中間部９２を通る溝３２の深さを、上記溝３１の深さよりも深く、かつ上記溝３３の深さよりも浅くした。したがって、この第１変形例では、上記溝３２に嵌合する半田層４の凸部２２の高さが上記溝３１に嵌合する凸部２２の高さよりも高くなり、上記溝３３に嵌合する凸部２２の高さが上記溝３２に嵌合する凸部２２の高さよりも高くなる。
【００４５】
この第１変形例によれば、上記カソード電極９の接合面９Ａの中央部９１よりも中間部９２の方が塑性変形し易くなり、中間部９２よりも周辺部９３の方が塑性変形し易くなる。ここで、上記半田層４は、温度変化によって、上記接合面９Ａの中央部９１に対応する部分を基準として膨張または収縮する。したがって、上記半田層４は、上記接合面９Ａの中央部９１に対応する部分から周辺部９３に対応する部分に向かって温度変化による変位が大きくなる。したがって、上記接合面９Ａの中央部９１よりも周辺部９３の方が塑性変形し易い構造によって、温度変化によって上記カソード電極９に生じる応力を効率良く緩和でき、上記ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力を効率良く緩和できる。
【００４６】
また、上記実施形態の第２変形例では、図６に示すように、接合面９Ａの周辺部９３を通る溝５３の開口幅Ｄ３を、接合面９Ａの中央部９１を通る溝５１の開口幅Ｄ１よりも広くし、上記中央部９１と上記周辺部９３との間の中間部９２を通る溝５２の開口幅Ｄ２を上記溝５１の開口幅Ｄ１よりも広く、かつ上記溝５３の開口幅Ｄ３よりも狭くした。したがって、この第２変形例では、上記溝５２に嵌合する半田層４の凸部２２の幅が上記溝５１に嵌合する凸部２２の幅よりも広くなり、上記溝５３に嵌合する凸部２２の幅が上記溝５２に嵌合する凸部２２の幅よりも広くなる。
【００４７】
この第２変形例によれば、上記カソード電極９の接合面９Ａの中央部９１よりも周辺部９３の方が塑性変形し易くなる。ここで、上記半田層４は、温度変化によって、上記接合面９Ａの中央部９１に対応する部分を基準として膨張または収縮する。したがって、この第２変形例によれば、温度変化によって上記カソード電極９に生じる応力を効率良く緩和でき、上記ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力を効率良く緩和でき、ＳｉＣ半導体積層体２０にクラックが発生するのを防止できる。なお、上記第１変形例と第２変形例とを組み合わせて、接合面９Ａの周辺部９３を通る溝の深さと開口幅を、中間部９２を通る溝の深さと開口幅よりも増加させ、中間部９２を通る溝の深さと開口幅を中央部９１を通る溝の深さと開口幅よりも増加させてもよい。
【００４８】
また、上記実施形態の第３変形例では、図７に示すように、接合面９Ａの仮想円Ｃ２の外側の周辺部１０３に形成された溝７１の密度(単位面積当たりの溝数)を、接合面９Ａの仮想円Ｃ１の内側の中央部１０１に形成された溝７１の密度よりも高くした。また、上記中央部１０１と周辺部１０３との間の中間部１０２に形成された溝７１の密度を、上記周辺部１０３での溝７１の密度よりも低く、かつ上記中央部１０１での溝７１の密度よりも高くした。なお、この第３変形例では、カソード電極９の接合面９Ａに対角線状の溝７２,７３を形成して、溝７１,７２,７３で区画された各部分が塑性変形し易くしている。したがって、この第３変形例では、上記カソード電極９の接合面９Ａに形成された各溝７１,７２,７３に嵌合するように半田層４に凸部２２が形成される。
【００４９】
この第３変形例によれば、上記カソード電極９の接合面９Ａの中央部１０１よりも周辺部１０３の方が塑性変形し易くなる。ここで、上記半田層４は、温度変化によって、上記接合面９Ａの中央部１０１に対応する部分を基準として膨張または収縮する。したがって、上記半田層４は、上記接合面９Ａの中央部１０１に対応する部分から周辺部１０３に対応する部分に向かって温度変化による変位が大きくなる。したがって、上記接合面９Ａの中央部１０１よりも周辺部１０３の方が塑性変形し易い構造によって、温度変化によって上記カソード電極９に生じる応力を効率良く緩和でき、上記ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力を効率良く緩和でき、ＳｉＣ ＧＴＯサイリスタ素子１の破壊を防止できる。なお、上記第３変形例の溝７１の深さ,開口幅の両方もしくはいずれか一方を、中央部１０１から周辺部１０３に向かって増大させてもよい。
【００５０】
また、上記実施形態では、電極層としてのカソード電極９をＡｕ(金)で作製したが、Ａｌ(アルミニウム)で作製してもよい。また、電極層をＣｕ(銅)で作製してもよく、Ｎｉ(ニッケル)で作製してもよい。すなわち、上記電極層は、Ａｕ,Ａｌ,Ｃｕ,Ｎｉのうちのいずれか一つで作製された実質的な純金属製としてもよい。また、上記実施形態では、上記半田層４として金の共晶系半田(例えば、Ａｕ‐２０Ｓｎ合金等のＡｕ/Ｓｎ共晶合金)を用いたが、上記半田層４として、金シリコン,金スズ,金ゲルマニウムのような金系半田や、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミ、ビスマス亜鉛、ビスマス銀、銀ペーストのような、その他の高温用半田を用いてもよい。要は、上記半田層をなす金属材料よりも延性の高い金属材料で上記電極層が作製されていればよい。また、上記実施形態では、電極層としてのカソード電極９の接合面９Ａに形成する凹部を溝としたが、上記凹部を円形,楕円形,多角形の窪みとしてもよい。また、上記凹部を斑点状(ドット状)の窪みとしてもよい。
【００５１】
すなわち、上記実施形態の第４変形例では、図８に示すように、カソード電極９の接合面９Ａの周辺部１１３に形成されたドット状の窪み１１５の密度(単位面積当たりの個数)を、中央部１１１側の中間部１１２に形成されたドット状の窪み１１５の密度(単位面積当たりの個数)よりも高くした。したがって、この第４変形例では、上記カソード電極９の接合面９Ａに形成された各ドット状の窪み１１５に嵌合するように半田層４に凸部２２が形成される。
【００５２】
この第４変形例によれば、上記カソード電極９の接合面９Ａの中央部１１１よりも周辺部１１３の方が塑性変形し易くなる。ここで、上記半田層４は、温度変化によって、上記接合面９Ａの中央部１１１に対応する部分を基準として膨張または収縮する。したがって、上記半田層４は、上記接合面９Ａの中央部１１１に対応する部分から周辺部１１３に対応する部分に向かって温度変化による変位が大きくなる。したがって、上記接合面９Ａの中央部１１１よりも周辺部１１３の方が塑性変形し易い構造によって、温度変化によって上記カソード電極９に生じる応力を効率良く緩和でき、上記ＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力を効率良く緩和でき、ＳｉＣ ＧＴＯサイリスタ素子１の破壊を防止できる。
【００５３】
また、上記実施形態および変形例では、上記電極層としてのカソード電極９の接合面９Ａを四角形状としたが、円形状、枠形状、多角形状あるいはそれ以外の形状であっても構わない。
【００５４】
また、上記実施形態および変形例では、図２に示すように、上記電極層としてのカソード電極９の接合面９Ａに形成する凹部(溝２１,溝３１〜３３,溝５１〜５３,窪み１１５)を断面四角形状としたが、図９Ａに示すように、カソード電極９の接合面９Ａに断面Ｖ字形状の凹部(溝,窪み)１３１を形成してもよい。この場合、上記断面Ｖ字形状の凹部(溝,窪み)１３１に嵌合する半田層４の凸部１３２は先細のくさび形状となる。
【００５５】
また、図９Ｂに示すように、カソード電極９の接合面９Ａに断面半楕円形状の凹部(溝,窪み)１４１を形成してもよい。この場合、上記断面半楕円形状の凹部(溝,窪み)１４１に嵌合する半田層４の凸部１４２も半楕円形状となる。また、図９Ｃに示すように、カソード電極９の接合面９Ａに開口から底に向かって広くなる断面逆台形状の凹部(溝,窪み)１５１を形成してもよい。この場合、上記断面逆台形状の凹部(溝,窪み)１５１に嵌合する半田層４の凸部１５２も、断面逆台形状となる。
【００５６】
尚、上記実施形態では、図２に示すように、カソード電極９の溝２１に半田層４の凸部２２が密接して嵌合している場合を説明したが、図１０Ａ,図１０Ｂに示すように、凸部１７２,１８２が溝１７１,１８１に対して、隙間を隔てて嵌合していてもよい。この場合にも、温度変化によってＳｉＣ ＧＴＯサイリスタ素子１と支持体３との間に生じる熱応力を緩和でき、ＳｉＣ半導体積層体２０にクラックが発生するのを防止できる。
【００５７】
また、上記実施形態では、半導体素子としてのＳｉＣ ＧＴＯサイリスタ素子１のカソード電極９が銅製の支持体３の上面３Ａに半田層４で電気的に接続される場合を説明したが、図１１に示す第２実施形態のように、半導体素子としてのＩＧＢＴ(インシュレーテッド・ゲート・バイポーラトランジスタ)３０５を絶縁セラミック基板２０１上に取り付ける場合に本発明を適用してもよい。
【００５８】
(第２の実施の形態)
図１１は、この発明の第２実施形態としてのＩＧＢＴモジュールの断面図である。このＩＧＢＴモジュールは、半導体素子としてのＩＧＢＴ３０５が絶縁セラミック基板２０１に半田付けされている。また、上記絶縁セラミック基板２０１が支持部材としてのヒートシンク２０２に半田付けされている。上記絶縁セラミック基板２０１とヒートシンク２０２とが支持体を構成していると共に取り付け構造体を構成している。
【００５９】
図１１に示すＩＧＢＴ３０５は、半導体積層体３０６を有し、この半導体積層体３０６の表面にゲート電極３０８とエミッタ電極３０７が形成されている。また、上記半導体積層体３０６の裏面にコレクタ電極３０１が形成されている。上記ＩＧＢＴ３０５のコレクタ電極３０１と絶縁セラミック基板２０１のセラミック層２０３上に形成された銅製の電極２０９とが半田層４１１で電気的に接続されている。図１２に示すように、上記コレクタ電極３０１の第１の接合面３０１Ｂが上記半導体積層体３０６の裏面に接合されている。上記エミッタ電極３０７はＴｉ/Ａｌ電極とし、上記ゲート電極３０８はＮｉ電極とした。また、上記コレクタ電極３０１は、後述する半田層４１１をなす金属材料よりも延性の高い金属材料で作製されており、ここでは、Ａｕ(金)で作製されたＡｕ電極とした。このＡｕ電極であるコレクタ電極３０１は、上記半導体積層体３０６の裏面に、例えば、スパッタリングにより形成される。
【００６０】
また、上記絶縁セラミック基板２０１は、セラミック層２０３とこのセラミック層２０３の裏面２０３Ｂに形成された金属層２０４とで構成される。このセラミック層２０３の表面２０３Ａに上記ＩＧＢＴ３０５が取り付けられている。上記セラミック層２０３は、例えば、Ａｌ２Ｏ３，Ｓｉ３Ｎ４，ＡｌＮなどで作製される。また、上記金属層２０４は、第１の接合面２０４Ｂが上記セラミック層２０３の裏面２０３Ｂに接合されている。また、この金属層２０４は、第２の接合面２０４Ａが、後述する半田層２２２に接合される。上記金属層２０４は、半田層２２２をなす金属材料よりも延性の高い金属材料で作製されており、ここでは、一例として、Ａｕ(金)で作製した。
【００６１】
上記ＩＧＢＴ３０５のコレクタ電極３０１が半田層４１１で接合された銅製の電極２０９は、リード線２１０によって、上記セラミック層２０３上に形成された電極２１１に電気的に接続されている。この電極２１１にはコレクタ端子２１２が電気的に接続されている。また、上記エミッタ電極３０７は、リード線２１３によって、上記セラミック層２０３上に形成された電極２１５に電気的に接続され、この電極２１５にはエミッタ端子２１６が電気的に接続されている。また、上記ゲート電極３０８は、リード線２１７によって、上記セラミック層２０３上に形成された電極２２０に電気的に接続され、この電極２２０にはゲート端子２２１が電気的に接続されている。上記各リード線２１０,２１３,２１７は、アルミニウム,金,銅等で作製される。
【００６２】
また、この実施形態は、被覆部４１５を備える。この被覆部４１５は、ＩＧＢＴ３０５の表面、およびリード線２１０,２１３,２１７と電極２０９,２１１,２１５,２２０およびセラミック層２０３の表面２０３Ａを覆っている。この被覆部４１５は、前述の第１実施形態の被覆部１５と同様の材料で作製されている。
【００６３】
上記絶縁セラミック基板２０１の金属層２０４は、半田層２２２によって、支持体としての銅製のヒートシンク２０２にダイボンドされ、このヒートシンク２０２に電気的接続を保って取り付けられている。上記半田層２２２としては、金の共晶系半田を用いた。この金の共晶系半田としては、例えば、Ａｕ‐２０Ｓｎ合金等のＡｕ/Ｓｎ共晶合金を用いることができる。なお、上記半田層２２２として、金シリコン,金スズ,金ゲルマニウムのような金系半田や、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミ、ビスマス亜鉛、ビスマス銀、銀ペーストのような、その他の高温用半田を用いてもよい。
【００６４】
図１２に示すように、上記Ａｕ(金)で作製されたＡｕ電極としたコレクタ電極３０１は、上記第１の接合面３０１Ｂの反対側の第２の接合面３０１Ａが半田層４１１に接合される。このコレクタ電極３０１の第２の接合面３０１Ａには、凹部としての溝３３１が形成されている。このコレクタ電極３０１の第２の接合面３０１Ａの凹部としての溝３３１は、例えば、スパッタ時のマスキングや機械的なグルービング(溝切り)により形成される。
【００６５】
上記半田層４１１は、上記ダイボンドの際に加熱,溶融されて上記コレクタ電極３０１の第２の接合面３０１Ａに押圧される。これにより、上記半田層４１１には、上記コレクタ電極３０１の第２の接合面３０１Ａの溝３３１に嵌合するように凸部４１２が形成されている。この実施形態では、一例として、上記コレクタ電極３０１の略四角形状の第２の接合面３０１Ａの各辺に沿って所定間隔を隔てて複数の溝３３１が形成されている。
【００６６】
この実施形態の半導体装置によれば、例えば、図１２に示す状態を通電時の高温状態(一例として２００℃)とすると、この高温状態からオフ時の室温状態に戻ると、上記半田層４１１が、白抜き矢印Ｘ１,Ｘ２で示すように、周辺部から中央部に向かって収縮する。ここで、上記コレクタ電極３０１の第１の接合面３０１Ｂは上記コレクタ電極３０１よりも熱膨張係数が小さい半導体積層体３０６に接合されていると共に上記コレクタ電極３０１の第２の接合面３０１Ａの溝３３１と上記半田層４１１の凸部４１２とが嵌合している。これにより、温度低下で上記半田層４１１が収縮したときに、上記コレクタ電極３０１は第２の接合面３０１Ａの溝３３１で半田層４１１の凸部４１２からの力を受けて、溝３３１による薄肉部３３３の周辺側の箇所でくさび状に裂けて塑性変形する。
【００６７】
そして、上記オフ時の室温状態から上記通電時の高温状態になると、上記半田層４１１および上記コレクタ電極３０１は、白抜き矢印Ｙ１,Ｙ２で示すように、中央部から周辺部に向かって膨張して、図１２に示す状態に戻る。
【００６８】
このように、この実施形態によれば、加熱または冷却によって、上記半田層４１１が膨張または収縮したときに、上記コレクタ電極３０１が上記溝３３１で塑性変形することにより、上記ＩＧＢＴ３０５と絶縁セラミック基板２０１との間に生じる熱応力を緩和することができ、半導体積層体３０６にクラックが発生するのを防止できる。
【００６９】
なお、上記実施形態では、上記コレクタ電極３０１に形成する複数の溝３３１を略同じ深さにしたが、図５を参照して説明した第１変形例と同様に、第２接合面３０１Ａの周辺部を通る溝３３１の深さを、第２接合面３０１Ａの中央部を通る溝３３１の深さよりも深くしてもよい。また、図６を参照して説明した第２変形例と同様に、第２の接合面３０１Ａの周辺部を通る溝３３１の開口幅を、第２の接合面３０１Ａの中央部を通る溝３３１の開口幅よりも広くしてもよい。また、図７を参照して説明した第３変形例と同様に、第２の接合面３０１Ａの周辺部を通る溝３３１の密度(単位面積当たりの溝数)を、第２接合面３０１Ａの中央部を通る溝３３１の密度(単位面積当たりの溝数)よりも高くしてもよい。また、図８を参照して説明した第４変形例と同様に、第２の接合面３０１Ａに溝３３１に替えてドット状の複数の窪みを形成してもよい。そして、上記第２の接合面３０１Ａの周辺部に形成したドット状の窪みの密度(単位面積当たりの個数)を、第２接合面３０１Ａの中央部に形成したドット状の窪みの密度(単位面積当たりの個数)よりも高くしてもよい。
【００７０】
また、上記実施形態では、上記コレクタ電極３０１の第２の接合面３０１Ａを四角形状としたが、円形状、枠形状、多角形状あるいはそれ以外の形状であっても構わない。
【００７１】
また、上記実施形態では、図１２に示すように、上記コレクタ電極３０１の第２の接合面３０１Ａに形成する凹部(溝３３１もしくはドット状の窪み)を断面四角形状としたが、断面Ｖ字形状の凹部(溝,窪み)を形成してもよい。この場合、上記断面Ｖ字形状の凹部(溝,窪み)に嵌合する半田層４１１の凸部４１２は先細のくさび形状となる。
【００７２】
また、コレクタ電極３０１の接合面３０１Ａに断面半楕円形状の凹部(溝,窪み)を形成してもよい。この場合、上記断面半楕円形状の凹部(溝,窪み)に嵌合する半田層４１１の凸部４１２も半楕円形状となる。また、コレクタ電極３０１の第２の接合面３０１Ａに開口から底に向かって広くなる断面逆台形状の凹部(溝,窪み)を形成してもよい。この場合、上記断面逆台形状の凹部(溝,窪み)に嵌合する半田層４１１の凸部４１２も、断面逆台形状となる。
【００７３】
また、上記実施形態では、図１２示すように、コレクタ電極３０１の溝３３１に半田層４１１の凸部４１２が密接して嵌合している場合を説明したが、図１０Ａ,図１０Ｂを参照して説明したのと同様に、凸部４１２が溝３３１に対して、隙間を隔てて嵌合していてもよい。この場合にも、温度変化によって半導体積層体３０６と絶縁セラミック基板２０１との間に生じる応力を緩和できる。
【００７４】
また、この第２実施形態のＩＧＢＴモジュールの取り付け構造体では、図１４に示すように、上記Ａｕ(金)で作製された金属層２０４は、第１の接合面２０４Ｂの反対側の第２の接合面２０４Ａが半田層２２２に接合される。この金属層２０４の第２の接合面２０４Ａには、凹部としての溝２３１が形成されている。この金属層２０４の第２の接合面２０４Ａの凹部としての溝２３１は、例えば、スパッタ時のマスキングや機械的なグルービング(溝切り)により形成される。
【００７５】
上記半田層２２２は、上記ダイボンドの際に加熱,溶融されて上記金属層２０４の第２の接合面２０４Ａに押圧される。これにより、上記半田層２２２には、上記金属層２０４の第２の接合面２０４Ａの溝２３１に嵌合するように線状に延在した凸部２３２が形成されている。この実施形態では、一例として、上記金属層２０４の略四角形状の第２の接合面２０４Ａの各辺に沿って所定間隔を隔てて複数の溝２３１が形成されている。
【００７６】
この第２実施形態のＩＧＢＴモジュールの取り付け構造体では、例えば、図１４に示す状態を通電時の高温状態(一例として２００℃)とすると、この高温状態からオフ時の室温状態に戻ると、上記半田層２２２が、図１５に白抜き矢印Ｘ１,Ｘ２で示すように、周辺部から中央部に向かって収縮する。ここで、上記金属層２０４の第１の接合面２０４Ｂは上記金属層２０４よりも熱膨張係数が小さいセラミック層２０３に接合されていると共に上記金属層２０４の第２の接合面２０４Ａの溝２３１と上記半田層２２２の凸部２３２とが嵌合している。これにより、温度低下で上記半田層２２２が収縮したときに、上記金属層２０４は第２の接合面２０４Ａの溝２３１で半田層２２２の凸部２３２からの力を受けて、溝２３１による薄肉部２３３の周辺側の箇所でくさび状に裂けて塑性変形する。
【００７７】
そして、上記オフ時の室温状態から上記通電時の高温状態になると、上記半田層２２２および上記金属層２０４は、図１５に白抜き矢印Ｙ１,Ｙ２で示すように、中央部から周辺部に向かって膨張して、図１４に示す状態に戻る。
【００７８】
このように、この実施形態によれば、加熱または冷却によって、上記半田層２２２が膨張または収縮したときに、上記金属層２０４が上記溝２３１で塑性変形することにより、上記セラミック層２０３とヒートシンク２０２との間に生じる熱応力を緩和することができ、セラミック層２０３にクラックが発生するのを防止できる。
【００７９】
尚、上記実施形態では、上記金属層２０４に形成する複数の溝２３１を略同じ深さにしたが、図５を参照して説明した第１変形例と同様に、第２の接合面２０４Ａの周辺部を通る溝２３１の深さを、第２の接合面２０４Ａの中央部を通る溝２３１の深さよりも深くしてもよい。また、図６を参照して説明した第２変形例と同様に、第２の接合面２０４Ａの周辺部を通る溝２３１の開口幅を、第２の接合面２０４Ａの中央部を通る溝２３１の開口幅よりも広くしてもよい。また、図７を参照して説明した第３変形例と同様に、第２の接合面２０４Ａの周辺部を通る溝２３１の密度(単位面積当たりの溝数)を、第２の接合面２０４Ａの中央部を通る溝２３１の密度(単位面積当たりの溝数)よりも高くしてもよい。また、図８を参照して説明した第４変形例と同様に、第２の接合面２０４Ａに溝２３１に替えてドット状の複数の窪みを形成してもよい。そして、上記第２の接合面２０４Ａの周辺部に形成したドット状の窪みの密度(単位面積当たりの個数)を、第２の接合面２０４Ａの中央部に形成したドット状の窪みの密度(単位面積当たりの個数)よりも高くしてもよい。
【００８０】
また、上記実施形態では、上記金属層２０４の第２の接合面２０４Ａを四角形状としたが、円形状、枠形状、多角形状あるいはそれ以外の形状であっても構わない。
【００８１】
また、上記実施形態では、図１４に示すように、上記金属層２０４の接合面２０４Ａに形成する凹部(溝２３１もしくはドット状の窪み)を断面四角形状としたが、断面Ｖ字形状の凹部(溝,窪み)を形成してもよい。この場合、上記断面Ｖ字形状の凹部(溝,窪み)に嵌合する半田層２２２の凸部２３２は先細のくさび形状となる。
【００８２】
また、金属層２０４の接合面２０４Ａに断面半楕円形状の凹部(溝,窪み)を形成してもよい。この場合、上記断面半楕円形状の凹部(溝,窪み)に嵌合する半田層２２２の凸部２３２も半楕円形状となる。また、金属層２０４の接合面２０４Ａに開口から底に向かって広くなる断面逆台形状の凹部(溝,窪み)を形成してもよい。この場合、上記断面逆台形状の凹部(溝,窪み)に嵌合する半田層２２２の凸部２３２も、断面逆台形状となる。
【００８３】
また、上記実施形態では、図１４に示すように、金属層２０４の溝２３１に半田層２２２の凸部２３２が密接して嵌合している場合を説明したが、図１０Ａ,図１０Ｂを参照して説明したのと同様に、凸部２３２が溝２３１に対して、隙間を隔てて嵌合していてもよい。この場合にも、温度変化によってセラミック層２０３とヒートシンク２０２との間に生じる応力を緩和できる。
【００８４】
また、上記実施形態では、支持体３,ヒートシンク２０２を銅製としたが、銅の他にアルミニウムのような金属、または、Ａｌ‐ＳｉＣのような金属と半導体の複合材料、または、銅とモリブデン等の異種金属の積層構造材料で作製してもよい。また、上記支持体の表面を金またはニッケル等でメッキしてもよい。
【００８５】
また、上記実施形態では、半導体素子としてＳｉＣによるＧＴＯサイリスタやＩＧＢＴを備えたが、ｐｎダイオード素子等、ＳｉＣで作製された他の半導体素子を備えてもよく、ＧａＮもしくは他のワイドギャップ半導体で作製された半導体素子を備えてもよく、ワイドギャップ半導体以外の半導体で作製された半導体素子を備えてもよい。また、上記実施形態では、支持体３に１つの半導体素子を載置したが、２つの半導体素子もしくは３つ以上の半導体素子を載置してもよい。
【符号の説明】
【００８６】
１  ＳｉＣ ＧＴＯサイリスタ素子
２  アノード電極
３  支持体
３Ａ  上面
４,２２２,４１１  半田層
６,３０８  ゲート電極
７,８,２１０,２１３,２１７  リード線
９  カソード電極
９Ａ  第２の接合面
９Ｂ  第１の接合面
１０  アノード端子
１１  ゲート端子
１４,１９  絶縁材
１５,４１５  被覆部
２０  ＳｉＣ半導体積層体
２１,３１,３２,３３,５１,５２,５３,７１,１７１,１８１,２３１,３３１  凹部としての溝
２２,１３２,１４２,１５２,１７２,１８２,２３２,４１２  凸部
２３  薄肉部
９１,１０１,１１１  中央部
９２,１０２,１１２  中間部
９３,１０３,１１３  周辺部
１３１,１４１,１５１  凹部
２０１  絶縁セラミック基板
２０２  ヒートシンク
２０３  セラミック層
２０３Ａ  表面
２０３Ｂ  裏面
２０４  金属層
２０４Ａ  第２の接合面
２０４Ｂ  第１の接合面
２０９,２１１,２１５,２２０  電極
２２２,４１１  半田層
２３３,３３３  薄肉部
３０１  コレクタ電極
３０１Ａ  第２の接合面
３０１Ｂ  第１の接合面
３０５  ＩＧＢＴ
３０６  半導体積層体
３０７  エミッタ電極
【図１】
2014175604.tif 000003
【図２】
2014175604.tif 000004
【図３】
2014175604.tif 000005
【図４】
2014175604.tif 000006
【図５】
2014175604.tif 000007
【図６】
2014175604.tif 000008
【図７】
2014175604.tif 000009
【図８】
2014175604.tif 000010
【図９Ａ】
2014175604.tif 000011
【図９Ｂ】
2014175604.tif 000012
【図９Ｃ】
2014175604.tif 000013
【図１０Ａ】
2014175604.tif 000014
【図１０Ｂ】
2014175604.tif 000015
【図１１】
2014175604.tif 000016
【図１２】
2014175604.tif 000017
【図１３】
2014175604.tif 000018
【図１４】
2014175604.tif 000019
【図１５】
2014175604.tif 000020