(57)【要約】【課題】ＭＯＳトランジスタがオン状態からオフ状態に遷移する際、ＭＯＳトランジスタのオフ動作の応答時間が長くなることを防止できる、半導体回路を提供すること。【解決手段】測定電圧入力点に接続されるソースと、測定電圧出力点に接続されるドレインと、ゲートとを有する第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのソースに接続されるソースと、前記第１のＭＯＳトランジスタのゲートに接続されるドレインと、該ドレインに接続されるゲートとを有する第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタのドレインに接続される電流源とを備え、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタは同一の特性を有する、半導体回路。【選択図】図１
2014222183.tif 000002
【特許請求の範囲】
【請求項１】
測定電圧入力点に接続されるソースと、測定電圧出力点に接続されるドレインと、ゲートとを有する第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのソースに接続されるソースと、前記第１のＭＯＳトランジスタのゲートに接続されるドレインと、該ドレインに接続されるゲートとを有する第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのドレインに接続される電流源とを備え、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタは同一の特性を有する、半導体回路。
【請求項２】
前記第１のＭＯＳトランジスタのソースに接続されるソースと、前記第１のＭＯＳトランジスタのゲートに接続されるドレインと、ゲートとを有する第３のＭＯＳトランジスタと、
前記電流源の接続先を、前記第２のＭＯＳトランジスタのドレインと前記第３のＭＯＳトランジスタのゲートのいずれか一方に切り替える切替回路とを備える、請求項１に記載の半導体回路。
【請求項３】
前記第１のＭＯＳトランジスタのソースに接続されるソースと、前記第２のＭＯＳトランジスタのゲートに接続されるゲートと、ドレインとを有する第４のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのソースに接続されるソースと、前記第３のＭＯＳトランジスタのゲートに接続されるゲートと、該ゲートに接続されるドレインとを有する第５のＭＯＳトランジスタとを備え、
前記切替回路は、前記電流源の接続先を、前記第２のＭＯＳトランジスタのドレインと前記第３のＭＯＳトランジスタのドレインとが接続される第１の接続点と、前記第４のＭＯＳトランジスタのドレインと前記第５のＭＯＳトランジスタのドレインとが接続される第２の接続点とのいずれか一方に切り替える、請求項２に記載の半導体回路。
【請求項４】
前記第２のＭＯＳトランジスタのドレインと前記第１の接続点との間に電位差を発生させる電位差発生部と、
前記第５のＭＯＳトランジスタのドレインと前記第２の接続点との間に電位差を発生させる電位差発生部とを備える、請求項３に記載の半導体回路。
【請求項５】
前記第１のＭＯＳトランジスタのソースは、電圧測定ラインを介して前記測定電圧入力点に接続され、前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタと前記第５のＭＯＳトランジスタの各ソースは、電流ラインを介して前記測定電圧入力点に接続される、請求項３又は４に記載の半導体回路。
【請求項６】
前記電流ラインと前記第２のＭＯＳトランジスタのソースとの間に電位差を発生させる電位差発生部と、
前記電流ラインと前記第３のＭＯＳトランジスタのソースとの間に電位差を発生させる電位差発生部と、
前記電流ラインと前記第４のＭＯＳトランジスタのソースとの間に電位差を発生させる電位差発生部と、
前記電流ラインと前記第５のＭＯＳトランジスタのソースとの間に電位差を発生させる電位差発生部とを備える、請求項５に記載の半導体回路。
【請求項７】
前記電圧測定ラインの電圧を降圧する降圧回路を備え、
前記降圧回路は、前記第１の接続点に接続される第１の入力部と、前記第２の接続点に接続される第２の入力部と、前記第１のＭＯＳトランジスタのゲートに接続される出力部とを有する、請求項５又は６に記載の半導体回路。
【請求項８】
前記第１のＭＯＳトランジスタのソースに接続されるソースと、前記測定電圧出力点とは別の測定電圧出力点に接続されるドレインと、前記第２の接続点に接続されるゲートとを有する第６のＭＯＳトランジスタを備える、請求項３から７のいずれか一項に記載の半導体回路。
【請求項９】
請求項１から８のいずれか一項に記載の半導体回路と、
前記測定電圧入力点に接続される電圧測定対象と、
前記測定電圧出力点に接続される電圧測定回路とを備える、電圧測定システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定電圧入力点に接続されるＭＯＳトランジスタを備える、半導体回路及び電圧測定システムに関する。
【背景技術】
【０００２】
従来、電圧測定点と電圧測定回路との間に接続されたＭＯＳトランジスタと、ＭＯＳトランジスタのゲートとソースとの間に接続された抵抗素子とを備えた電圧測定装置が知られている（例えば、特許文献１を参照）。この電圧測定装置は、抵抗素子の両端の電圧を制御することによって、ＭＯＳトランジスタのオンオフを制御する制御回路を備えたものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２‐１１２８１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＭＯＳトランジスタの製造ばらつきが存在するため、ＭＯＳトランジスタを確実にオンさせるには、従来技術では、ＭＯＳトランジスタの閾値電圧よりも十分大きな制御電圧を、ＭＯＳトランジスタのゲートとソースの間に印加しなければならない。このため、ＭＯＳトランジスタがオン状態からオフ状態に遷移する際、ＭＯＳトランジスタのオフ動作の応答時間が長くなる。
【０００５】
そこで、ＭＯＳトランジスタがオン状態からオフ状態に遷移する際、ＭＯＳトランジスタのオフ動作の応答時間が長くなることを防止できる、半導体回路及び電圧測定システムの提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、
測定電圧入力点に接続されるソースと、測定電圧出力点に接続されるドレインと、ゲートとを有する第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのソースに接続されるソースと、前記第１のＭＯＳトランジスタのゲートに接続されるドレインと、該ドレインに接続されるゲートとを有する第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのドレインに接続される電流源とを備え、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタは同一の特性を有する、半導体回路及びそれを備える電圧測定システムが提供される。
【発明の効果】
【０００７】
ＭＯＳトランジスタがオン状態からオフ状態に遷移する際、ＭＯＳトランジスタのオフ動作の応答時間が長くなることを防止できる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の半導体回路及び電圧測定システムの構成例を示した図
【図２】ＭＯＳトランジスタがオンオフしたときのタイミングチャート
【図３】第２の実施形態の半導体回路及び電圧測定システムの構成例を示した図
【図４】第３の実施形態の半導体回路及び電圧測定システムの構成例を示した図
【図５】第４の実施形態の半導体回路及び電圧測定システムの構成例を示した図
【図６】第５の実施形態の半導体回路及び電圧測定システムの構成例を示した図
【図７】第６の実施形態の半導体回路及び電圧測定システムの構成例を示した図
【図８】他の実施形態の半導体回路及び電圧測定システムの構成例を示した図
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施形態例を説明する。なお、ＭＯＳトランジスタ（Metal  Oxide  Semiconductor  transistor）は、ＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）又はＭＯＳスイッチとも呼ばれる。また、各図面において、「Ｓ」はソース、「Ｄ」はドレイン、「Ｇ」はゲートを表す。
【００１０】
図１は、第１の実施形態の半導体回路２０１及び電圧測定システム１０１の構成例を示した図である。電圧測定システム１０１は、電圧測定対象２１の電圧Ｖｍを測定し、その測定結果を出力するシステムである。電圧測定システム１０１は、電圧測定対象２１と、電圧測定回路２２と、半導体回路２０１とを備えている。
【００１１】
電圧測定対象２１は、電圧Ｖｍを出力するデバイスである。電圧測定対象２１の具体例として、複数のセルが直列に接続された組電池が挙げられる。
【００１２】
電圧測定回路２２は、半導体回路２０１を介して、電圧測定対象２１から出力される電圧Ｖｍを測定する回路であり、例えば、電圧Ｖｍの測定結果を出力する。電圧測定回路２２は、半導体回路２０１と共通の半導体基板上に形成された回路でもよいし、半導体回路２０１とは別の基板上に形成された回路でもよい。
【００１３】
半導体回路２０１は、Ｐチャネル型のＭＯＳトランジスタ３１と、ＭＯＳトランジスタ３１を駆動するゲート駆動回路１とを備えた集積回路である。
【００１４】
半導体回路２０１は、測定電圧入力点１１に接続されるソースと、測定電圧出力点１２に接続されるドレインと、ゲートとを有する第１のＭＯＳトランジスタとして、ＭＯＳトランジスタ３１を備えている。
【００１５】
測定電圧入力点１１は、電圧測定対象２１から供給される電圧Ｖｍが入力される入力ノード、又は該入力ノードとほぼ同電位のノードである。測定電圧入力点１１は、例えば、ＭＯＳトランジスタ３１が形成される半導体基板に設けられた入力電極である。
【００１６】
測定電圧出力点１２は、電圧測定対象２１から供給される電圧ＶｍがＭＯＳトランジスタ３１を介して出力される出力ノード、又は該出力ノードとほぼ同電位のノードである。測定電圧出力点１２は、例えば、ＭＯＳトランジスタ３１が形成される半導体基板に設けられた出力電極である。
【００１７】
電圧Ｖｍは、例えば、測定電圧入力点１１と測定電圧入力点１１よりも低電位の基準電位点１３との間の電圧である。測定電圧入力点１１は、電圧測定対象２１の高電位部に電気的に接続され、基準電位点１３は、電圧測定対象２１の低電位部に電気的に接続される。基準電位点１３は、例えば、ＭＯＳトランジスタ３１が形成される半導体基板に設けられた基準電極である。基準電位点１３は、例えば、ＭＯＳトランジスタ３１が形成される半導体基板に設けられた基準電位部１４に同電位に接続される。
【００１８】
ゲート駆動回路１は、ＭＯＳトランジスタ３１のゲートとソースとの間に印加される制御電圧（「ゲート電圧」とも呼ばれる）を、ＭＯＳトランジスタ３１をオン又はオフさせる電圧値に制御する回路である。ゲート駆動回路１は、ＭＯＳトランジスタ３１と共通の半導体基板上に形成された回路である。
【００１９】
ゲート駆動回路１は、Ｐチャネル型のＭＯＳトランジスタ３２と、Ｐチャネル型のＭＯＳトランジスタ３３と、Ｐチャネル型のＭＯＳトランジスタ３４と、Ｐチャネル型のＭＯＳトランジスタ３５と、電流源５０と、切替回路６０とを備えた集積回路である。
【００２０】
ＭＯＳトランジスタ３２，３３，３４，３５は、全て、ＭＯＳトランジスタ３１と同一の特性を有するように、ＭＯＳトランジスタ３１と共通の半導体基板上に同一のプロセスで形成されている。ＭＯＳトランジスタ３２，３４によって、第１のカレントミラー回路４１が形成され、ＭＯＳトランジスタ３３，３５によって、第２のカレントミラー回路４２が形成される。
【００２１】
ゲート駆動回路１は、ＭＯＳトランジスタ３１のソースに接続されるソースと、ＭＯＳトランジスタ３１のゲートに接続されるドレインと、該ドレインに接続されるゲートとを有する第２のＭＯＳトランジスタとして、ＭＯＳトランジスタ３２を備えている。ＭＯＳトランジスタ３２のソースは、例えば、測定電圧入力点１１とＭＯＳトランジスタ３１のソースとの間の電流経路である電流ライン７０に接続され、電流ライン７０を介してＭＯＳトランジスタ３１のソースに接続される。
【００２２】
ゲート駆動回路１は、ＭＯＳトランジスタ３１のソースに接続されるソースと、ＭＯＳトランジスタ３１のゲートに接続されるドレインと、ゲートとを有する第３のＭＯＳトランジスタとして、ＭＯＳトランジスタ３３を備えている。ＭＯＳトランジスタ３３のソースは、例えば、電流ライン７０に接続され、電流ライン７０を介してＭＯＳトランジスタ３１のソースに接続される。
【００２３】
ゲート駆動回路１は、ＭＯＳトランジスタ３１のソースに接続されるソースと、ＭＯＳトランジスタ３２のゲートに接続されるゲートと、ドレインとを有する第４のＭＯＳトランジスタとして、ＭＯＳトランジスタ３４を備えている。ＭＯＳトランジスタ３４のソースは、例えば、電流ライン７０に接続され、電流ライン７０を介してＭＯＳトランジスタ３１のソースに接続される。
【００２４】
ゲート駆動回路１は、ＭＯＳトランジスタ３１のソースに接続されるソースと、ＭＯＳトランジスタ３３のゲートに接続されるゲートと、該ゲートに接続されるドレインとを有する第５のＭＯＳトランジスタとして、ＭＯＳトランジスタ３５を備えている。ＭＯＳトランジスタ３５のソースは、例えば、電流ライン７０に接続され、電流ライン７０を介してＭＯＳトランジスタ３１のソースに接続される。
【００２５】
電流源５０は、ＭＯＳトランジスタ３２のドレインに接続される回路であり、第１の接続点８１及び第２の接続点８２に切替回路６０を介して接続される回路である。電流源５０は、ＭＯＳトランジスタ３２とＭＯＳトランジスタ３５のいずれか一方のソース‐ドレイン間に流れる電流を発生させる。電流源５０の上流部は、切替回路６０に接続され、電流源５０の下流部は、測定電圧入力点１１の電位よりも低電位の基準電位部１４に接続される。
【００２６】
第１の接続点は、ＭＯＳトランジスタ３１のゲートとＭＯＳトランジスタ３２のドレインとＭＯＳトランジスタ３３のドレインとが接続されるノードである。第２の接続点は、ＭＯＳトランジスタ３４のドレインとＭＯＳトランジスタ３５のドレインとが接続されるノードである。
【００２７】
切替回路６０は、外部から供給される制御信号φに従って、電流源５０の接続先を、接続点８１と接続点８２のいずれか一方に切り替える選択回路である。制御信号φは、電圧測定回路２２から供給される信号でもよいし、電圧測定回路２２とは別の不図示の制御回路から供給される信号でもよい。制御信号φは、ＭＯＳトランジスタ３１のオンオフの切り替えを指令するための信号である。つまり、切替回路６０は、制御信号φに従って、ＭＯＳトランジスタ３１の状態をオン状態かオフ状態のいずれか一方に切り替える。
【００２８】
電圧測定回路２２は、ＭＯＳトランジスタ３１がオン状態のとき、電圧Ｖｍを測定することができ、ＭＯＳトランジスタ３１がオフ状態のとき、電圧Ｖｍを測定することができない。
【００２９】
切替回路６０は、電流源５０の接続先を接続点８１と接続点８２のいずれか一方に切り替えることによって、ＭＯＳトランジスタ３２とＭＯＳトランジスタ３５のどちらをオン状態にするのかを制御する。これにより、ＭＯＳトランジスタ３２とＭＯＳトランジスタ３５のどちらのソース‐ドレイン間に、電流源５０によって発生した電流を流すのかが制御される。
【００３０】
電流源５０が切替回路６０により接続点８１に接続された場合、電流源５０は、接続点８１を介して、ＭＯＳトランジスタ３２のドレイン及びゲートに接続される。電流源５０がＭＯＳトランジスタ３２のドレイン及びゲートに接続されると、ＭＯＳトランジスタ３２がオンし、電流源５０によって発生した電流がＭＯＳトランジスタ３２のソース‐ドレイン間に流れる。
【００３１】
ＭＯＳトランジスタ３２のゲートとドレインが互いに接続されているため、ＭＯＳトランジスタ３２のソース‐ドレイン間に電流が流れる状態では、ＭＯＳトランジスタ３２の閾値電圧と等しい電圧が、ＭＯＳトランジスタ３２のドレイン‐ソース間に発生する。これにより、ＭＯＳトランジスタ３２の閾値電圧と等しい電圧が、ＭＯＳトランジスタ３２と同一の特性のＭＯＳトランジスタ３１のゲート‐ソース間に印加されるため、ＭＯＳトランジスタ３１もオンする。
【００３２】
つまり、ＭＯＳトランジスタ３１をオンさせるためにＭＯＳトランジスタ３１のゲート‐ソース間に印加される電圧が過度に大きくならず、その大きさをＭＯＳトランジスタ３１と同一の特性のＭＯＳトランジスタ３２の閾値電圧と等しい電圧値に制限できる。
【００３３】
このように、ＭＯＳトランジスタ３１のゲート‐ソース間のオン状態の電圧が高すぎないため、ＭＯＳトランジスタ３１のオフ指令を制御信号φによって受けると、ＭＯＳトランジスタ３１のオフ動作は速やかに実行される。つまり、ＭＯＳトランジスタ３１のゲート‐ソース間の電圧が低下し始めてからＭＯＳトランジスタ３１がオフするまでの応答時間が長くなることを防止できる。
【００３４】
例えば、電圧測定回路２２が複数の電圧を共通の電圧測定ポートを介して測定する場合、ＭＯＳトランジスタ３１のオフ動作の応答時間が長くなることを防止できると、電圧測定回路２２は次の電圧の測定に速やかに切り替えることができる。
【００３５】
また、ＭＯＳトランジスタ３１とＭＯＳトランジスタ３２は同一の特性を有しているので、ＭＯＳトランジスタの製造ばらつきがあっても、ＭＯＳトランジスタ３２の閾値電圧と等しい電圧をＭＯＳトランジスタ３１のゲート‐ソース間に印加できる。これにより、ＭＯＳトランジスタ３１がオン状態からオフ状態に遷移する際のオフ動作の応答時間が各半導体回路２０１間でばらつくことを抑えることができる。
【００３６】
一方、電流源５０が切替回路６０により接続点８２に接続された場合、電流源５０は、接続点８２を介して、ＭＯＳトランジスタ３３のゲート（ＭＯＳトランジスタ３５のドレイン）に接続される。電流源５０がＭＯＳトランジスタ３３のゲート（ＭＯＳトランジスタ３５のドレイン）に接続されると、ＭＯＳトランジスタ３３（ＭＯＳトランジスタ３５）がオンする。ＭＯＳトランジスタ３３がオンすると、ＭＯＳトランジスタ３１のゲートに接続される接続点８１の電位は、ＭＯＳトランジスタ３１のソースに接続される測定電圧入力点１１とほぼ等しい電位に遷移するため、ＭＯＳトランジスタ３１はオフする。
【００３７】
このように、電流源５０の接続先が接続点８１から接続点８２に切り替わることによって、ＭＯＳトランジスタ３３がオフすることにより、ＭＯＳトランジスタ３１を確実にオフさせることができる。
【００３８】
また、図１の場合、ＭＯＳトランジスタ３２のオンタイミングとほぼ同時に、ＭＯＳトランジスタ３２にミラー接続されたＭＯＳトランジスタ３４もオンする。これにより、ＭＯＳトランジスタ３５のドレインに接続される接続点８２の電位は、ＭＯＳトランジスタ３５のソースに接続される測定電圧入力点１１とほぼ同電位に遷移する。そのため、ＭＯＳトランジスタ３４のオンタイミングとほぼ同時にＭＯＳトランジスタ３５はオフする。そして、ＭＯＳトランジスタ３５のオフタイミングとほぼ同時に、ＭＯＳトランジスタ３５にミラー接続されたＭＯＳトランジスタ３３もオフする。したがって、ＭＯＳトランジスタ３２のオンタイミングからほとんど遅延無くＭＯＳトランジスタ３３がオフするので、ＭＯＳトランジスタ３１がオフ状態からオン状態に遷移する際のオン動作の応答時間を短縮できる。
【００３９】
同様に、ＭＯＳトランジスタ３５のオンタイミングとほぼ同時に、ＭＯＳトランジスタ３５にミラー接続されたＭＯＳトランジスタ３３もオンする。これにより、ＭＯＳトランジスタ３２のドレインに接続される接続点８１の電位は、ＭＯＳトランジスタ３２のソースに接続される測定電圧入力点１１とほぼ同電位に遷移する。そのため、ＭＯＳトランジスタ３３のオンタイミングとほぼ同時にＭＯＳトランジスタ３２はオフする。したがって、ＭＯＳトランジスタ３３のオンタイミングからほとんど遅延無くＭＯＳトランジスタ３２がオフするので、ＭＯＳトランジスタ３１がオン状態からオフ状態に遷移する際のオフ動作の応答時間を短縮できる。
【００４０】
図２は、図１の構成において、高電圧系のＭＯＳトランジスタ３１が低電圧系の制御信号φによってオンオフしたときのタイミングチャートである。ＭＯＳトランジスタ３１がオン状態でのＭＯＳトランジスタ３１のゲート‐ソース間の電圧振幅は、ＭＯＳトランジスタ３２の閾値電圧にほぼ等しい。ＭＯＳトランジスタ３１のオン状態で、電圧Ｖｍは測定される。
【００４１】
図３は、第２の実施形態の半導体回路２０２及び電圧測定システム１０２の構成例を示した図である。上述の実施形態と同様の構成及び効果についての説明は省略又は簡略する。電圧測定システム１０２は、図１の電圧測定対象２１の具体例である組電池２３の電圧Ｖｍを測定し、その測定結果を出力するシステムである。電圧測定システム１０２は、組電池２３と、電圧測定回路２２と、半導体回路２０２とを備えている。
【００４２】
組電池２３は、直列に接続された複数のセル２３ａ，２３ｂ，２３ｃ，２３ｄを有している。電圧Ｖｍは、組電池２３の両端電圧である。電圧Ｖｍは、組電池２３に構成される複数のセルのうち、一つのセルの両端電圧でもよいし、二つ以上のセルの直列回路の両端電圧でもよい。
【００４３】
半導体回路２０２は、Ｐチャネル型のＭＯＳトランジスタ３１と、ＭＯＳトランジスタ３１を駆動するゲート駆動回路２とを備えた集積回路である。ゲート駆動回路２は、Ｐチャネル型のＭＯＳトランジスタ３２と、Ｐチャネル型のＭＯＳトランジスタ３３と、Ｐチャネル型のＭＯＳトランジスタ３４と、Ｐチャネル型のＭＯＳトランジスタ３５と、電流源５０と、切替回路６０とを備えた集積回路である。
【００４４】
ＭＯＳトランジスタ３１のソースは、電圧測定ライン７２を介して測定電圧入力点１１に接続されている。ＭＯＳトランジスタ３２とＭＯＳトランジスタ３３とＭＯＳトランジスタ３４とＭＯＳトランジスタ３５の各ソースは、電流ライン７１を介して測定電圧入力点１１に接続される。
【００４５】
ＭＯＳトランジスタ３２とＭＯＳトランジスタ３３とＭＯＳトランジスタ３４とＭＯＳトランジスタ３５のいずれかが常にオンするため、電流ライン７１には定常的に電流が流れる。しかしながら、測定電圧入力点１１に接続される導電経路が、電圧測定ライン７２と電流ライン７１に分離されることによって、電圧測定ライン７２に定常的な電流が流れることを防止できる。また、電圧測定ライン７２に定常的な大きな電流が流れないため、電圧測定ライン７２上の抵抗成分７３における電圧降下によって、電圧Ｖｍの測定誤差が大きくなることを防止できる。抵抗成分７３は、例えば、電圧測定ライン７２上に直列に挿入された、ローパスフィルタを構成する抵抗素子である。
【００４６】
ＭＯＳトランジスタ３２のソースは、電流ライン７１及び電圧測定ライン７２を介して、ＭＯＳトランジスタ３１のソースに接続される。ＭＯＳトランジスタ３３，３４，３５，３６の各ソースも、電流ライン７１及び電圧測定ライン７２を介して、ＭＯＳトランジスタ３１のソースに接続される。
【００４７】
電流源５０は、電源電位部１５の電源電圧及び抵抗素子５１の抵抗値により決定される電流値を、Ｐチャネル型のＭＯＳトランジスタ５２，５３によるカレントミラーとＮチャネル型のＭＯＳトランジスタ５５，５６によるカレントミラーとによってコピーする。電流源５０は、他の形態の電流源で代用してよい。
【００４８】
切替回路６０は、ＣＭＯＳのトランスファーゲートで構成され、切替回路６０の一方の出力部として、第１のトランスファーゲート６１を有し、切替回路６０のもう一方の出力部として、第２のトランスファーゲート６４を有している。トランスファーゲート６１の入力部とトランスファーゲート６４の入力部との間の中間ノードに、電流源５０の出力部が接続されている。
【００４９】
トランスファーゲート６１は、制御信号φがゲートに入力されるＮチャネル型のＭＯＳトランジスタ６３と制御信号φの反転信号がゲートに入力されるＰチャネル型のＭＯＳトランジスタ６２とが並列に接続されて構成されている。トランスファーゲート６４は、制御信号φがゲートに入力されるＰチャネル型のＭＯＳトランジスタ６６と制御信号φの反転信号がゲートに入力されるＮチャネル型のＭＯＳトランジスタ６５とが並列に接続されて構成されている。
【００５０】
ゲート駆動回路２は、トランスファーゲート６１の出力部と接続点８１との間に設けられたＮチャネル型のＭＯＳトランジスタ６７と、トランスファーゲート６４の出力部と接続点８２との間に設けられたＮチャネル型のＭＯＳトランジスタ６８とを備えている。ＭＯＳトランジスタ６７は、接続点８１の高電圧が低電圧系の切替回路６０及び電流源５０に印加されることを、ＭＯＳトランジスタ６７のゲート‐ソース間に生じる電位差によって防止する高耐圧素子である。ＭＯＳトランジスタ６８は、接続点８２の高電圧が低電圧系の切替回路６０及び電流源５０に印加されることを、ＭＯＳトランジスタ６８のゲート‐ソース間に生じる電位差によって防止する高耐圧素子である。
【００５１】
ＭＯＳトランジスタ６７は、接続点８１に接続されるソースと、トランスファーゲート６１に接続されるドレインと、電流源５０に構成されたＮチャネル型のＭＯＳトランジスタ５４のゲート及びソースに接続されるゲートとを有している。ＭＯＳトランジスタ６８は、接続点８２に接続されるソースと、トランスファーゲート６４に接続されるドレインと、電流源５０に構成されたＮチャネル型のＭＯＳトランジスタ５４のゲート及びソースに接続されるゲートとを有している。ＭＯＳトランジスタ５４は、カレントミラーの出力側のＭＯＳトランジスタ５３とカレンとミラーの入力側のＭＯＳトランジスタ５５との間に挿入され、ＭＯＳトランジスタ６７，６８とほぼ同一の特性を有する。
【００５２】
なお、ＭＯＳトランジスタ６７，６８は、バイポーラトランジスタ、ダイオード等の他の形態の高耐圧素子で代用してよい。また、ＭＯＳトランジスタ３１，３２，３３，３４，３５も高耐圧ＭＯＳトランジスタを用いてよい。
【００５３】
図４は、第３の実施形態の半導体回路２０３及び電圧測定システム１０３の構成例を示した図である。上述の実施形態と同様の構成及び効果についての説明は省略又は簡略する。電圧測定システム１０３は、組電池２３と、電圧測定回路２２と、半導体回路２０３とを備えている。半導体回路２０３は、Ｐチャネル型のＭＯＳトランジスタ３１と、ＭＯＳトランジスタ３１を駆動するゲート駆動回路３とを備えた集積回路である。
【００５４】
ゲート駆動回路３は、ＭＯＳトランジスタ３２のドレインと接続点８１との間に電位差を発生させる電位差発生部として、抵抗素子９１を有している。抵抗素子９１は、ＭＯＳトランジスタ３２のドレインと接続点８１との間に直列に挿入されている。同様に、ゲート駆動回路３は、ＭＯＳトランジスタ３５のドレインと接続点８２との間に電位差を発生させる電位差発生部として、抵抗素子９２を有している。抵抗素子９２は、ＭＯＳトランジスタ３５のドレインと接続点８２との間に直列に挿入されている。抵抗素子９１は、電流が流れることでその両端に電圧（例えば、０．１〜０．２Ｖ）を発生させる。抵抗素子９２も同様である。
【００５５】
したがって、ＭＯＳトランジスタ３２のドレイン‐ソース間に電流が流れる状態では、ＭＯＳトランジスタ３２の閾値電圧と抵抗素子９１の両端に発生する電圧とを加算した電圧が、ＭＯＳトランジスタ３１のゲート‐ソース間に印加される。これにより、ＭＯＳトランジスタ３１のドレイン‐ソース間のオン抵抗を低減できるため、電圧Ｖｍの測定誤差を小さくできる。また、抵抗素子９１，９２のような電位差発生部によって電流制限が可能であるため、ＭＯＳトランジスタ３２，３５に過電流が流れることを防止できる。
【００５６】
なお、電位差発生部は、抵抗素子に限らず、ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオード等の他の形態の電位差発生部でもよい。また、電位差発生部は、複数の種類の素子を直列又は並列に組み合わせた回路でもよい。
【００５７】
図５は、第４の実施形態の半導体回路２０４及び電圧測定システム１０４の構成例を示した図である。上述の実施形態と同様の構成及び効果についての説明は省略又は簡略する。電圧測定システム１０４は、組電池２３と、電圧測定回路２２と、半導体回路２０４とを備えている。半導体回路２０４は、Ｐチャネル型のＭＯＳトランジスタ３１と、ＭＯＳトランジスタ３１を駆動するゲート駆動回路４とを備えた集積回路である。
【００５８】
ゲート駆動回路４は、ＭＯＳトランジスタ３２のソースと電流ライン７１との間に電位差を発生させる電位差発生部として、抵抗素子９３を有している。抵抗素子９３は、ＭＯＳトランジスタ３２のソースと電流ライン７１との間に直列に挿入されている。ゲート駆動回路４は、同様の電位差発生部として、抵抗素子９４，９５，９６を備えている。
【００５９】
したがって、ＭＯＳトランジスタ３２のドレイン‐ソース間に電流が流れる状態では、ＭＯＳトランジスタ３２の閾値電圧と抵抗素子９３の両端に発生する電圧とを加算した電圧が、ＭＯＳトランジスタ３１のゲート‐ソース間に印加される。これにより、ＭＯＳトランジスタ３１のドレイン‐ソース間のオン抵抗を低減できるため、電圧Ｖｍの測定誤差を小さくできる。また、抵抗素子９３，９４，９５，９６のような電位差発生部によって電流制限が可能であるため、ＭＯＳトランジスタ３２，３３，３４，３５に過電流が流れることを防止できる。
【００６０】
なお、この場合も、電位差発生部は、抵抗素子に限らず、ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオード等の他の形態の電位差発生部でもよい。また、電位差発生部は、複数の種類の素子を直列又は並列に組み合わせた回路でもよい。
【００６１】
図６は、第５の実施形態の半導体回路２０５及び電圧測定システム１０５の構成例を示した図である。上述の実施形態と同様の構成及び効果についての説明は省略又は簡略する。電圧測定システム１０５は、組電池２３と、電圧測定回路２２と、半導体回路２０５とを備えている。半導体回路２０５は、Ｐチャネル型のＭＯＳトランジスタ３１と、ＭＯＳトランジスタ３１を駆動するゲート駆動回路５とを備えた集積回路である。
【００６２】
ゲート駆動回路５は、電圧測定ライン７２の電圧を降圧する降圧回路２１０を備えている。降圧回路２１０は、電圧測定ライン７２の電位を基準電位として降圧する回路である。降圧回路２１０は、接続点８１に接続される第１の入力部として、キャパシタ２１１を有し、接続点８２に接続される第２の入力部として、キャパシタ２１２を有している。降圧回路２１０は、ＭＯＳトランジスタ３１のゲートに接続される出力部として、Ｐチャネル型のＭＯＳトランジスタ２１３のドレインとＰチャネル型のＭＯＳトランジスタ２１４のゲートとが接続される接続点を有している。
【００６３】
ＭＯＳトランジスタ３２のドレインは、キャパシタ２１１を介して、ＭＯＳトランジスタ３１のゲートに接続されている。ＭＯＳトランジスタ２１３は、電圧測定ライン７２に接続されるソースと、キャパシタ２１１に接続されるドレインと、キャパシタ２１２に接続されるゲートとを有している。ＭＯＳトランジスタ２１４は、電圧測定ライン７２に接続されるソースと、キャパシタ２１２に接続されるドレインと、キャパシタ２１１に接続されるゲートとを有している。
【００６４】
したがって、測定電圧入力点１１に接続される導電経路の寄生抵抗（配線抵抗）によって、電流ライン７１と電圧測定ライン７２との間の電位差が大きくなっても、降圧回路２１０は、電流ライン７１と接続点８１の間に発生した電位差と同等の電圧をＭＯＳトランジスタ３１のゲート‐ソース間に与えることができる。これにより、電圧Ｖｍの測定誤差を小さくできる。
【００６５】
図７は、第６の実施形態の半導体回路２０７及び電圧測定システム１０７の構成例を示した図である。上述の実施形態と同様の構成及び効果についての説明は省略又は簡略する。電圧測定システム１０７は、組電池２３と、電圧測定回路２２，２４と、半導体回路２０７とを備えている。
【００６６】
電圧測定回路２２は、ＭＯＳトランジスタ３１及び測定電圧出力点１２を介して、電圧Ｖｍを測定する回路であるのに対し、電圧測定回路２４は、ＭＯＳトランジスタ３６及び測定電圧出力点１６を介して、電圧Ｖｍを測定する回路である。
【００６７】
半導体回路２０７は、Ｐチャネル型のＭＯＳトランジスタ３１と、Ｐチャネル型のＭＯＳトランジスタ３６と、ＭＯＳトランジスタ３１，３６を駆動するゲート駆動回路７とを備えた集積回路である。半導体回路２０７は、測定電圧入力点１１に接続されるソースと、測定電圧出力点１２とは別の測定電圧出力点１６に接続されるドレインと、接続点８２に接続されるゲートとを有する第６のＭＯＳトランジスタとして、ＭＯＳトランジスタ３６を備えている。
【００６８】
ＭＯＳトランジスタ３１のゲートは接続点８１に接続され、ＭＯＳトランジスタ３６のゲートは接続点８２に接続されているため、ＭＯＳトランジスタ３１とＭＯＳトランジスタ３６は交互にオン状態になる。つまり、ＭＯＳトランジスタ３１がオン状態のときに、ＭＯＳトランジスタ３６がオフ状態となり、ＭＯＳトランジスタ３２がオフ状態のときに、ＭＯＳトランジスタ３６がオン状態になる。これにより、電圧測定回路２２と電圧測定回路２４は、交互に、電圧Ｖｍを測定できる。
【００６９】
以上、半導体回路及び電圧測定システムを実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００７０】
例えば、図４と図５の構成を組み合わせてもよいし、図７の構成を他の構成に組み合わせてもよい。
【００７１】
また例えば、図８に示されるように、図１の構成を上下反転させてもよい。図８は、他の実施形態の半導体回路２０８及び電圧測定システム１０８の構成例を示した図である。上述の実施形態と同様の構成及び効果についての説明は省略又は簡略する。
【００７２】
電圧測定システム１０８は、電圧測定対象１２１の電圧Ｖｍを測定し、その測定結果を出力するシステムである。電圧測定システム１０８は、電圧測定対象１２１と、電圧測定回路１２２と、半導体回路２０８とを備えている。半導体回路２０８は、Ｎチャネル型のＭＯＳトランジスタ１３１と、ＭＯＳトランジスタ１３１を駆動するゲート駆動回路８とを備えた集積回路である。
【００７３】
半導体回路２０８は、測定電圧入力点１１１に接続されるソースと、測定電圧出力点１１２に接続されるドレインと、ゲートとを有する第１のＭＯＳトランジスタとして、ＭＯＳトランジスタ１３１を備えている。
【００７４】
ゲート駆動回路８は、Ｎチャネル型のＭＯＳトランジスタ１３２と、Ｎチャネル型のＭＯＳトランジスタ１３３と、Ｎチャネル型のＭＯＳトランジスタ１３４と、Ｎチャネル型のＭＯＳトランジスタ１３５と、電流源１５０と、切替回路１６０とを備えた集積回路である。
【００７５】
ＭＯＳトランジスタ１３２，１３３，１３４，１３５は、全て、ＭＯＳトランジスタ１３１と同一の特性を有するように、ＭＯＳトランジスタ１３１と共通の半導体基板上に同一のプロセスで形成されている。ＭＯＳトランジスタ１３２，１３４によって、第１のカレントミラー回路１４１が形成され、ＭＯＳトランジスタ１３３，１３５によって、第２のカレントミラー回路１４２が形成される。
【００７６】
ゲート駆動回路８は、ＭＯＳトランジスタ１３１のソースに接続されるソースと、ＭＯＳトランジスタ１３１のゲートに接続されるドレインと、該ドレインに接続されるゲートとを有する第２のＭＯＳトランジスタとして、ＭＯＳトランジスタ１３２を備えている。
【００７７】
ゲート駆動回路８は、ＭＯＳトランジスタ１３１のソースに接続されるソースと、ＭＯＳトランジスタ１３１のゲートに接続されるドレインと、ゲートとを有する第３のＭＯＳトランジスタとして、ＭＯＳトランジスタ１３３を備えている。
【００７８】
ゲート駆動回路８は、ＭＯＳトランジスタ１３１のソースに接続されるソースと、ＭＯＳトランジスタ１３２のゲートに接続されるゲートと、ドレインとを有する第４のＭＯＳトランジスタとして、ＭＯＳトランジスタ１３４を備えている。
【００７９】
ゲート駆動回路８は、ＭＯＳトランジスタ１３１のソースに接続されるソースと、ＭＯＳトランジスタ１３３のゲートに接続されるゲートと、該ゲートに接続されるドレインとを有する第５のＭＯＳトランジスタとして、ＭＯＳトランジスタ１３５を備えている。
【００８０】
電流源１５０は、ＭＯＳトランジスタ１３２のドレインに接続される回路であり、接続点１８１及び接続点１８２に切替回路１６０を介して接続される回路である。
【００８１】
切替回路１６０は、外部から供給される制御信号φに従って、電流源１５０の接続先を、接続点１８１と接続点１８２のいずれか一方に切り替える選択回路である。
【符号の説明】
【００８２】
１，２，３，４，５，７，８  ゲート駆動回路
１１，１１１  測定電圧入力点
１２，１６，１１２  測定電圧出力点
１３，１１３  基準電位点
１４  基準電位部
１５  電源電位部
２１，１２１  電圧測定対象
２２，２４，２５，１２２  電圧測定回路
２３  組電池
３１，３２，３３，３４，３５，３６，１３１，１３２，１３３，１３４，１３５  ＭＯＳトランジスタ
４１，４２，１４１，１４２  カレントミラー回路
５０，１５０  電流源
６０，１６０  切替回路
６１，６４  トランスファーゲート
７０，７１，１７０  電流ライン
７２  電圧検出ライン
７３  抵抗
８１，８２，１８１，１８２  接続点
９１，９２，９３，９４，９５，９６  抵抗
１０１，１０２，１０３，１０４，１０５，１０７，１０８  電圧測定システム
２０１，２０２，２０３，２０４，２０５，２０７，２０８  半導体回路
２１０  降圧回路
【図１】
2014222183.tif 000003
【図２】
2014222183.tif 000004
【図３】
2014222183.tif 000005
【図４】
2014222183.tif 000006
【図５】
2014222183.tif 000007
【図６】
2014222183.tif 000008
【図７】
2014222183.tif 000009
【図８】
2014222183.tif 000010