(57)【要約】【課題】より高集積化および寄生容量の低減化を図る。【解決手段】実施形態の半導体装置は、下地層と、前記下地層の上に設けられ、第１方向に延在する第１配線と、前記下地層の上において前記第１配線の横に設けられ、前記第１方向に延在する第２配線と、前記第１配線と前記第２配線との間に設けられた絶縁層と、前記下地層と前記絶縁層との間に設けられ、前記第１方向に延在する第３配線と、を備え、前記第１配線、前記第２配線、および前記第３配線を含む配線の組が前記第１方向に交差する第２方向に周期的に配列されている。【選択図】図１
2014183135.tif 000002
【特許請求の範囲】
【請求項１】
下地層と、
前記下地層の上に設けられ、第１方向に延在する第１配線と、
前記下地層の上において前記第１配線の横に設けられ、前記第１方向に延在する第２配線と、
前記第１配線と前記第２配線との間に設けられた絶縁層と、
前記下地層と前記絶縁層との間に設けられ、前記第１方向に延在する第３配線と、
を備え、
前記第１配線、前記第２配線、および前記第３配線を含む配線の組が前記第１方向に交差する第２方向に周期的に配列され、
前記第３配線の直上に、前記第１配線および前記第２配線のそれぞれが位置していない半導体装置。
【請求項２】
下地層と、
前記下地層の上に設けられ、第１方向に延在する第１配線と、
前記下地層の上において前記第１配線の横に設けられ、前記第１方向に延在する第２配線と、
前記第１配線と前記第２配線との間に設けられた絶縁層と、
前記下地層と前記絶縁層との間に設けられ、前記第１方向に延在する第３配線と、
を備え、
前記第１配線、前記第２配線、および前記第３配線を含む配線の組が前記第１方向に交差する第２方向に周期的に配列された半導体装置。
【請求項３】
（ａ）下地層の上に第１絶縁層を形成する工程と、
（ｂ）前記第１絶縁層の上面から前記下地層にまでに貫通し、前記第１絶縁層の前記上面に対して平行な第１方向に延在し、前記第１方向に交差する第２方向に配列された複数の第１トレンチを形成する工程と、
（ｃ）前記複数の第１トレンチのそれぞれのなかに第１導電層を形成する工程と、
（ｄ）前記第１導電層の上面を前記第１絶縁層の前記上面よりも降下させることにより、前記第１導電層から前記複数の第１トレンチのそれぞれの第１側面の一部と、前記第１側面に対向する第２側面の一部と、を表出させる工程と、
（ｅ）前記第１側面の上に第１側壁膜を形成するとともに、前記第２側面の上に第２側壁膜を形成する工程と、
（ｆ）前記第１側壁膜と前記第２側壁膜との間に位置する前記第１導電層を除去することにより、前記第１側壁膜の下に前記第１方向に延在する第１配線と、前記第２側壁膜の下に前記第１方向に延在する第２配線を形成する工程と、
を備えた半導体装置の製造方法。
【請求項４】
前記（ｂ）工程と、前記（ｃ）工程との間に、
（ｇ）前記複数の第１トレンチのそれぞれの前記第１側面の上に第３側壁膜を形成するとともに、前記複数の第１トレンチのそれぞれの前記第２側面の上に第４側壁膜を形成する工程と、
（ｈ）前記第３側壁膜と前記第４側壁膜との間に位置する前記下地層を除去することにより、前記下地層に前記第１方向に延在する第２トレンチを形成する工程と、
（ｉ）前記第３側壁膜と前記第４側壁膜とを除去する工程と、
を、さらに備え、
前記（ｃ）工程においては、
前記複数の第１トレンチのそれぞれのなかに加えて、前記第２トレンチのなかに前記第１導電層を形成し、
前記（ｆ）工程においては、
前記第１側壁膜と前記第２側壁膜との間に位置する前記第１導電層を除去するとともに、前記第２トレンチのなかに設けられた前記第１導電層の上部を除去することにより、前記第１側壁膜の下に前記第１配線と、前記第２側壁膜の下に前記第２配線と、を形成し、さらに、前記第１配線と前記第２配線との間であり、前記第１配線および前記第２配線の下側に前記第１方向に延在する第３配線を形成する請求項３記載の半導体装置の製造方法。
【請求項５】
前記（ｆ）工程においては、
前記第１側壁膜の下に前記第１配線と、前記第２側壁膜の下に前記第２配線を形成するとともに、前記第１側壁膜と前記第２側壁膜との間に位置する前記下地層を除去することにより、前記下地層に前記第１方向に延在する第２トレンチを形成し、
前記第２トレンチを形成した後、前記第２トレンチのなか、前記第１配線と前記第２配線との間、および前記第１側壁膜と前記第２側壁膜との間に前記第２導電層を形成し、
前記第２導電層の上面を前記下地層の前記上面より降下させることによって、前記第１配線と前記第２配線との間であり、前記第１配線および前記第２配線の下側に第３配線を形成する請求項３記載の半導体装置の製造方法。
【請求項６】
前記（ｂ）工程は、
（ｊ）前記第１絶縁層の上に、前記第２方向に配列された前記複数の第１トレンチの２倍のピッチで配列され、前記第１方向に延在する複数のマスク層を形成する工程と、
（ｋ）前記複数のマスク層のそれぞれの側壁に、第５側壁膜を形成する工程と、
（ｌ）前記複数のマスク層を除去する工程と、
（ｍ）前記第５側壁膜から表出された前記第１絶縁層をエッチングすることにより、前記複数の第１トレンチを形成する工程と、
を有する請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、露光装置の解像度以上に配線構造を狭小化する技術として、スペーサプロセスを利用したダブルパターニング技術がある。ダブルパターニング技術は、例えば、以下の手順による。まず、加工対象の被膜上に芯材と呼ばれる層を成膜した後、この芯材の側面に側壁膜を形成する。次に、芯材を除去し、残った側壁膜をマスクとして被膜を加工する。この方法によれば、露光装置の最小解像ピッチの倍のピッチで配線をパターニングできる。
【０００３】
しかし、最近では配線のさらなる高集積化が要求されている。このため、ダブルパターニング技術ではその要求が満たせなくなりつつある。スペーサプロセスにより芯材の加工を行った後、さらにもう１回、スペーサプロセスを行う手法も考えられる。しかし、この手法では、工程数が多くなったり、製造コストが上昇したり、さらに各工程でのプロセス制御が困難になる場合がある。また、このプロセスでは配線が全て同じ高さに形成されるため、隣り合う配線間の寄生容量が高集積化に伴いますます大きくなるという問題もある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許６４７５８９１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、より高集積化および寄生容量の低減化が可能な半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、下地層と、前記下地層の上に設けられ、第１方向に延在する第１配線と、前記下地層の上において前記第１配線の横に設けられ、前記第１方向に延在する第２配線と、前記第１配線と前記第２配線との間に設けられた絶縁層と、前記下地層と前記絶縁層との間に設けられ、前記第１方向に延在する第３配線と、を備え、前記第１配線、前記第２配線、および前記第３配線を含む配線の組が前記第１方向に交差する第２方向に周期的に配列されている。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）〜図１（ｃ）は、第１実施形態に係る半導体装置を表す断面模式図であり、図１（ｄ）は、第１実施形態に係る半導体装置を表す平面模式図である。
【図２】図２（ａ）〜図２（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図３】図３（ａ）〜図３（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図４】図４（ａ）〜図４（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図５】図５（ａ）〜図５（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図６】図６（ａ）〜図６（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図７】図７（ａ）〜図７（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図８】図８（ａ）〜図８（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図９】図９（ａ）〜図９（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１０】図１０（ａ）〜図１０（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１１】図１１（ａ）〜図１１（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１２】図１２（ａ）〜図１２（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１３】図１３（ａ）〜図１３（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１４】図１４（ａ）〜図１４（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１５】図１５（ａ）〜図１５（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１６】図１６（ａ）〜図１６（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１７】図１７（ａ）〜図１７（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。
【図１８】図１８（ａ）〜図１８（ｄ）は、参考例に係る半導体装置の製造過程を表す断面模式図である。
【図１９】図１９（ａ）〜図１９（ｃ）は、第２実施形態に係る半導体装置の製造過程を表す断面模式図である。
【図２０】図２０（ａ）〜図２０（ｃ）は、第２実施形態に係る半導体装置の製造過程を表す断面模式図である。
【図２１】図２１（ａ）〜図２１（ｂ）は、第３実施形態に係る半導体装置の製造過程を表す断面模式図である。
【図２２】図２２（ａ）〜図２２（ｂ）は、第３実施形態に係る半導体装置の製造過程を表す断面模式図である。
【図２３】図２３（ａ）〜図２３（ｂ）は、第３実施形態に係る半導体装置の製造過程を表す断面模式図である。
【図２４】図２４（ａ）〜図２４（ｂ）は、第３実施形態に係る半導体装置の製造過程を表す断面模式図である。
【図２５】図２５（ａ）〜図２５（ｂ）は、第３実施形態に係る半導体装置の製造過程を表す断面模式図である。
【図２６】図２６（ａ）〜図２６（ｃ）は、第３実施形態に係る半導体装置の製造過程を表す断面模式図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
【０００９】
（第１実施形態）  
図１（ａ）〜図１（ｃ）は、第１実施形態に係る半導体装置を表す断面模式図であり、図１（ｄ）は、第１実施形態に係る半導体装置を表す平面模式図である。
【００１０】
図１（ａ）には、図１（ｄ）のＡ−Ａ’線の位置における断面が表されている。図１（ｂ）には、図１（ｄ）のＢ−Ｂ’線の位置における断面が表されている。半導体装置１が記憶セルを含む半導体メモリの場合、図１（ａ）、図１（ｂ）、および図１（ｄ）の構造は、半導体装置１の記憶セル領域（または、素子領域）に配置されている。図１（ｃ）の構造は、半導体装置１の記憶セル領域外の周辺回路領域に配置されている。
【００１１】
半導体装置１においては、半導体層１０の上方に下地層１１が設けられている。下地層１１は、例えば、半導体装置１の層間絶縁膜である。下地層１１の上には、配線層２１（第１配線）および配線層２２（第２配線）が設けられている（図１（ａ））。配線層２２は、配線層２１の横に設けられている。配線層２１および配線層２２は、半導体層１０の下面１０ｄに対して平行なＸ方向（第１方向）に延在している。なお、本実施形態においては、「配線層」という表現は、「配線」と置き換えてもよい。
【００１２】
配線層２１は、下地層１１のなかに設けられたコンタクトプラグ５０に接続させてもよい。あるいは、配線層２１は、その側面２１ｗ、上端２１ｕ、および下端２１ｄが絶縁層３０、３１および下地層１１によって取り囲まれてもよい。また、配線層２２は、下地層１１のなかに設けられたコンタクトプラグ５１に接続させてもよい。あるいは、配線層２２は、その側面２２ｗ、上端２２ｕ、および下端２２ｄが絶縁層３０、３１および下地層１１によって取り囲まれてもよい。
【００１３】
また、配線層２１と配線層２２との間には絶縁層３１が設けられている。配線層２１と配線層２２との間に設けられた絶縁層３１の下側には、配線層２３（第３配線）が設けられている。すなわち、下地層１１と絶縁層３１との間に、配線層２３が設けられている。配線層２３は、Ｘ方向に延在している。配線層２３の側壁２３ｗと下端２３ｄは、下地層１１によって取り囲まれている。配線層２３は、下地層１１のなかに設けられたコンタクトプラグ５２に接続されてもよい。
【００１４】
配線層２３のＸ方向における長さは、配線層２１のＸ方向における長さおよび配線層２２のＸ方向における長さよりも長い（図１（ｄ）参照）。配線層２１および配線層２２のそれぞれは、配線層２３の直上に位置していない。すなわち、Ｚ方向から配線層２１、２２、２３を見た場合、配線層２１および配線層２２のそれぞれは、配線層２３と重なっていない。
【００１５】
半導体装置１においては、配線層２１、配線層２２、および配線層２３を含む配線の組２０がＸ方向に交差する方向に複数になって配列されている。Ｘ方向に交差する方向とは、例えば、Ｘ方向とＺ方向とに対して垂直なＹ方向（第２方向）である。組２０は、配線層が組になって並んだときの最小単位である。組２０は、Ｙ方向において、例えば、周期的に配列されている。組２０は、例えば、２組以上である。組２０の数の上限については、適宜、デバイスの構造によって調整される。
【００１６】
また、半導体装置１においては、配線層２１、２２を上側配線層としてもよく、配線層２３を下側配線層としてもよい。例えば、半導体装置１においては、Ｙ方向において、上側配線層、下側配線層、上側配線層、上側配線層、下側配線層、上側配線層、上側配線層、下側配線層、上側配線層・・・という順序で配線層が並んでいる。
【００１７】
また、図１（ｂ）において、下地層１１のなかに配線層２３が設けられている。この配線層２３の上には、絶縁層３１が設けられている。図１（ｂ）における配線層２３の高さは、図１（ａ）における配線層２３の高さと同じである。また、図１（ｃ）において、下地層１１のなかに配線層５４が設けられている。配線層５４のＹ方向の幅は、配線層２３のＹ方向の幅よりも広い。配線層５４には、コンタクトプラグ５５が接続されている。配線層５４の上には絶縁層３１が設けられている。さらに、本実施形態は、図１（ａ）に表す構造に限らない。例えば、配線層２１、２２、２３、５４のそれぞれの上に、上層の配線と接続するためのコンタクトプラグが設けられてもよい。
【００１８】
半導体層１０の材料は、例えば、ヒ素（Ａｓ）、リン（Ｐ）等のｎ形不純物元素もしくはホウ素（Ｂ）等のｐ形不純物元素が含有された半導体である。ここで、半導体とは、シリコン（Ｓｉ）、ポリシリコン（poly−Ｓｉ）等である。
【００１９】
配線層２１、２２、２３、５４の材料は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム等である。コンタクトプラグ５０、５１、５２、５５の材料は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、アルミニウム等である。下地層１１、絶縁層３０、３１の材料は、酸化シリコン（ＳｉＯ２）等である。
【００２０】
図２（ａ）〜図１７（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す模式図である。ここで、各図の（ａ）〜（ｃ）は、第１実施形態に係る半導体装置の製造過程を表す断面模式図であり、各図の（ｄ）は、第１実施形態に係る半導体装置の製造過程を表す平面模式図である。
【００２１】
各図の（ａ）には、各図の（ｄ）のＡ−Ａ’線の位置における断面が表されている。各図の（ｂ）には、各図の（ｄ）のＢ−Ｂ’線の位置における断面が表されている。各図の（ｃ）は、半導体装置の記憶セル領域外の周辺回路領域における製造過程の断面が表されている。なお、図２（ａ）〜図１７（ｄ）の各図では、半導体層１０の表示が省略されている。
【００２２】
以下に説明される膜、層の形成方法は、特に断らない限り、ＣＶＤ（Chemical Vapor Deposition）、スパッタリング法、ＡＬＤ（Atomic Layer Deposition）法、エピタキシャル法、スピンコート法等のいずれかから適宜選択される。また、膜、層の除去は、ＲＩＥ（Reactive Ion Etching）等のドライエッチング、フッ酸溶液、アルカリ溶液等によるウェットエッチング、酸素含有ガスによるアッシング、ＣＭＰ等のいずれかから適宜選択される。
【００２３】
まず、図２（ａ）〜図２（ｄ）に表されるように、下地層１１のなかにコンタクトプラグ５０、５１、５２、５５が設けられた構造体が準備される。コンタクトプラグ５０、５１、５２は、例えば、記憶セルに電気的な接続を図るための配線層である。
【００２４】
次に、図３（ａ）〜図３（ｄ）に表されるように、下地層１１の上に絶縁層３０（第１絶縁層）が形成される。絶縁層３０のＺ方向における膜厚は、例えば、１２５ｎｍである。
【００２５】
次に、図４（ａ）〜図４（ｄ）に表されるように、下地層１１の上にラインアンドスペースが形成される。例えば、図４（ａ）、図４（ｂ）、および図４（ｄ）に表されるように、フォトリソグラフィおよび異方性エッチングにより、絶縁層３０に複数のトレンチ３０ｔａ（第１トレンチ）が形成される。さらに、図４（ｃ）に表されるように、絶縁層３０には、トレンチ３０ｔｂが形成される。
【００２６】
異方性エッチングは、例えば、ＲＩＥ（Reactive Ion Etching）である。トレンチ３０ｔａ、３０ｔｂは、絶縁層３０から下地層１１に向かう方向に凹設されている。トレンチ３０ｔａ、３０ｔｂのそれぞれは、絶縁層３０の上面３０ｕから下地層１１にまでに貫通している。このラインラインアンドスペースは、Ｙ方向に周期的に配列されている。このラインラインアンドスペースのＹ方向における１ピッチをＰ１とする。例えば、パターニングされた絶縁層３０において、絶縁層３０の中心と、この絶縁層３０に隣り合う絶縁層３０の中心との間の距離をＰ１とする。
【００２７】
トレンチ３０ｔａは、絶縁層３０の上面３０ｕに対して平行なＸ方向に延在している。トレンチ３０ｔａは、Ｘ方向に交差する方向（例えば、Ｙ方向）に配列されている。トレンチ３０ｔａの１ピッチは、上側配線層（配線層２１、２２）の２倍のピッチに調整される。トレンチ３０ｔａのＹ方向における１ピッチは、例えば、８０ｎｍである。トレンチ３０ｔａのＹ方向における幅は、例えば、４０ｎｍである。
【００２８】
トレンチ３０ｔｂについては、一例として、Ｘ方向に延在された状態が示されている。トレンチ３０ｔｂのＹ方向における幅は、配線層５４のＹ方向における幅よりも、例えば、２６ｎｍ広くなっている。トレンチ３０ｔｂについては、１つとは限らず、複数形成してもよい。
【００２９】
次に、図５（ａ）〜図５（ｄ）に表されるように、等方性エッチングによってトレンチ３０ｔａ、３０ｔｂのＹ方向における幅が広げられる。等方性エッチングは、例えば、ウェットエッチングである。ウェットエッチングでは、例えば、０．５％フッ酸水溶液が用いられる。この段階では、トレンチ３０ｔａ、３０ｔｂのＹ方向における幅が図４（ａ）〜図４（ｄ）に表される段階よりも、例えば、１０ｎｍ拡大される。トレンチ３０ｔａのＹ方向における幅は、例えば、６０ｎｍである。ラインアンドスペースの１ピッチは「Ｐ１」のままである。
【００３０】
次に、図６（ａ）〜図６（ｄ）に表されるように、複数のトレンチ３０ｔａのそれぞれのなか、およびトレンチ３０ｔｂのなかに、側壁膜４０が形成される。側壁膜４０は、複数のトレンチ３０ｔａのそれぞれのなか、およびトレンチ３０ｔｂのなかに完全に形成されない。すなわち、トレンチ３０ｔａ、３０ｔｂが残るように側壁膜４０の厚さが調整される。側壁膜４０の膜厚は、例えば、２３ｎｍである。側壁膜４０の材料は、例えば、窒化シリコン（ＳｉＮ）である。
【００３１】
続いて、側壁膜４０に異方性エッチング（例えば、ドライエッチング）が施される。この異方性エッチングにより、絶縁層３０の上面３０ｕから上の側壁膜４０が除去されるとともに、トレンチ３０ｔａ、３０ｔｂの底部において表出している側壁膜４０が除去される。この状態を、図７（ａ）〜図７（ｄ）に表す。
【００３２】
図７（ａ）〜図７（ｄ）に表されるように、複数のトレンチ３０ｔａのそれぞれの側面３０ｗａ（第１側面）の上に側壁膜４１（第３側壁膜）が形成される。さらに、複数のトレンチ３０ｔａのそれぞれの側面３０ｗｂ（第２側面）の上に側壁膜４２（第４側壁膜）が形成される。また、トレンチ３０ｔｂの側面３０ｗａの上に側壁膜４３が形成される。さらに、トレンチ３０ｔｂの側面３０ｗｂの上に側壁膜４４が形成される。
【００３３】
側壁膜４１〜４４の材料は、側壁膜４０と同じである。
【００３４】
次に、図８（ａ）〜図８（ｄ）に表されるように、側壁膜４１と側壁膜４２との間に位置する下地層１１が異方性エッチングにより除去される。この異方性エッチングでは、側壁膜４１と側壁膜４２とがマスクの役割をする。同様に、側壁膜４３と側壁膜４４との間に位置する下地層１１が異方性エッチングにより除去される。これにより、下地層１１にＸ方向に延在するトレンチ１１ｔａ（第２トレンチ）が形成される。また、下地層１１にＸ方向に延在するトレンチ１１ｔｂが形成される。トレンチ１１ｔａ、１１ｔｂのＺ方向における深さは、例えば、５０ｎｍである。また、絶縁層３０の膜厚は、異方性エッチングの影響を受けて減少する。
【００３５】
次に、図９（ａ）〜図９（ｄ）に表されるように、側壁膜４１〜４４が除去される。側壁膜４１〜４４は、リン酸を用いたウェットエッチングにより除去される。
【００３６】
次に、図１０（ａ）〜図１０（ｄ）に表されるように、複数のトレンチ３０ｔａのそれぞれのなか、およびトレンチ１１ｔａのなかに導電層２７（第１導電層）が形成される。さらに、トレンチ３０ｔｂのなか、およびトレンチ１１ｔｂのなかに導電層５７が形成される。導電層２７、５７の材料は、例えば、タングステン（Ｗ）等である。下地層１１と絶縁層３０との接合部からの導電層２７、５７のそれぞれの厚さ（Ｚ方向における厚さ）は、例えば、２００ｎｍである。
【００３７】
第１実施形態では、配線層２３が予め形成され、この後に、別の工程によって配線層２１、２２が積層されるプロセスを経ない。第１実施形態では、配線層２１、２２、２３の原型となる導電層２７がこの段階において一括で形成される。また、導電層２７は、コンタクトプラグ５０、５１、５２に接続される。導電層５７は、コンタクトプラグ５５に接続される。
【００３８】
次に、図１１（ａ）〜図１１（ｄ）に表されるように、導電層２７の上面２７ｕを絶縁層３０の上面３０ｕよりも降下させる。これにより、複数のトレンチ３０ｔａのそれぞれの側面３０ｗａの一部と、側面３０ｗａに対向する側面３０ｗｂの一部とが導電層２７から表出する。また、導電層５７の上面５７ｕを絶縁層３０の上面３０ｕよりも降下させる。これにより、トレンチ３０ｔｂの側面３０ｗａの一部と、側面３０ｗａに対向する側面３０ｗｂの一部とが導電層５７から表出する。
【００３９】
この段階において、下地層１１と絶縁層３０との接合部からの導電層２７、５７のそれぞれの厚さ（Ｚ方向における厚さ）は、例えば、４０ｎｍである。導電層２７、５７の除去は、化学的機械研磨（ＣＭＰ,Chemical Mechanical Polishing）、ドライエッチング、ウェットエッチング等の少なくとも１つの手段で行われる。例えば、ＣＭＰと、ドライエッチングあるいはウェットエッチンとの組み合わせの手段によって導電層２７、５７が除去される。
【００４０】
次に、図１２（ａ）〜図１２（ｄ）に表されるように、導電層２７と絶縁層３０とを覆う側壁膜６０が形成される。側壁膜６０は、複数のトレンチ３０ｔａのそれぞれのなか、およびトレンチ３０ｔｂのなかに完全に形成されない。すなわち、トレンチ３０ｔａ、３０ｔｂが残るように側壁膜６０の厚さが調整される。側壁膜６０の材料は、例えば、窒化シリコン（ＳｉＮ）である。側壁膜６０の厚さは、例えば、２０ｎｍである。
【００４１】
続いて、側壁膜６０に異方性エッチング（例えば、ドライエッチング）が施される。この異方性エッチングにより、絶縁層３０の上面３０ｕから上の側壁膜６０が除去されるとともに、トレンチ３０ｔａ、３０ｔｂの底部において表出している側壁膜６０が除去される。この状態を、図１３（ａ）〜図１３（ｄ）に表す。
【００４２】
図１３（ａ）〜図１３（ｄ）に表されるように、複数のトレンチ３０ｔａのそれぞれの側面３０ｗａの上に側壁膜６１（第１側壁膜）が形成されるとともに、複数のトレンチ３０ｔａのそれぞれの側面３０ｗｂの上に側壁膜６２（第２側壁膜）が形成される。また、トレンチ３０ｔｂの側面３０ｗａの上に側壁膜６３が形成されるとともに、トレンチ３０ｔｂの側面３０ｗｂの上に側壁膜６４が形成される。
【００４３】
側壁膜６１〜６４の材料は、側壁膜６０と同じである。
【００４４】
ここで、図１３（ｄ）に表されるように、領域１ｂにおいては、側壁膜６１と側壁膜６２とが側壁膜６５を経由して折り返された構造が形成されている。すなわち、側壁膜６１、側壁膜６２、および側壁膜６５によって、側壁膜のループが形成されている。これは、絶縁層３０によって取り囲まれたトレンチ３０ｔａの側面に沿って側壁膜が形成されたためである。領域１ａにおいては、側壁膜６１と側壁膜６２とがともにＸ方向に延在し、側壁膜６１と側壁膜６２とがＹ方向に並んだ構造が形成されている。
【００４５】
次に、図１４（ａ）〜図１４（ｄ）に表されるように、領域１ａにおいて、絶縁層３０、側壁膜６１、６２、および導電層２７を覆うマスク層９０が形成される。マスク層９０は、フォトリソグラフィおよびドライエッチングにより形成される。マスク層９０の材料は、例えば、レジストである。
【００４６】
続いて、マスク層９０から表出された側壁膜６１〜６４がドライエッチングにより除去される。この後、マスク層９０が除去される。この状態を、図１５（ａ）〜図１５（ｄ）に表す。
【００４７】
図１５（ａ）〜図１５（ｄ）に表されるように、領域１ｂ（図１５（ｂ））および周辺回路領域（図１５（ｃ））において側壁膜が除去されている。実施形態では、領域１ｂにおいて側壁膜の折り返し構造を除去することから、領域１ｂをループ分離領域とする。ループ分離領域から側壁膜６１、６２が除去されたことにより、後述するプロセスによってＹ方向に分離された配線層２１と配線層２２とが形成される。配線層２１と配線層２２とは、上側配線層としての微細配線である（後述）。
【００４８】
また、図１（ｃ）には、一例として、周辺回路領域において、配線層５４の上方に微細な配線層が設けられていない状態が表されている。このような場合には、配線層５４の上方に微細な配線層が設ける必要がないため、周辺回路領域からは側壁膜６３、６４が除去される。なお、配線層５４の上方に配線層を適宜、設けてもよい。
【００４９】
次に、図１６（ａ）および図１６（ｄ）に表されるように、側壁膜６１と側壁膜６２とをマスクとして、側壁膜６１と側壁膜６２との間に位置する導電層２７が除去される。導電層２７を除去する手段は、異方性エッチングである。これにより、導電層２７が分割されて、Ｘ方向に延在する配線層２１と、Ｘ方向に延在する配線層２２が形成される。配線層２１は、側壁膜６１の下に位置している。配線層２２は、側壁膜６２の下に位置している。
【００５０】
実施形態では、側壁膜６１と側壁膜６２との間に位置する導電層２７が除去されるとともに、トレンチ１１ｔａのなかに設けられた導電層２７の上部が除去される。導電層２７の上部とは、例えば、下地層１１と絶縁層３０との接合部から１０ｎｍの深さ（Ｚ方向の深さ）までの導電層２７である。さらに、この上部両側の下地層１１が除去される。換言すれば、側壁膜６１、６２をマスクとして、下地層１１と絶縁層３０との接合部から１０ｎｍの深さまでオーバーエッチングが施される。
【００５１】
これにより、配線層２１と配線層２２との間に配線層２３が形成される。配線層２３は、Ｘ方向に延在している。配線層２３は、配線層２１および配線層２２の下に設けられている。その結果、配線層２１、配線層２２、および配線層２３を含む配線の組２０がＹ方向に複数配列される。
【００５２】
また、領域１ｂ（図１６（ｂ））および周辺回路領域（図１６（ｃ））においては、マスクとしての側壁膜が設けられていない。このため、トレンチ３０ｔａのなかに設けられた導電層２７、およびトレンチ３０ｔｂのなかに設けられた導電層５７が除去される。さらに、下地層１１と絶縁層３０との接合部から１０ｎｍの深さまでオーバーエッチングが施される。その結果、下地層１１のなかには、配線層２３とコンタクトプラグ５５とが形成される。
【００５３】
すなわち、領域１ｂでは、異方性エッチングの前に、側壁膜が除去されたため、配線層２３が形成される。これに対し、領域１ａでは、配線層２３のほか、導電層２７から分割された配線層２１と配線層２２とが形成される。
【００５４】
配線層２１、２２のＺ方向における層厚は、例えば、４０ｎｍである。配線層２１、２２のＸ方向における幅は、例えば、２０ｎｍである。配線層２３のＺ方向における層厚は、例えば、４０ｎｍである。配線層２３のＸ方向における幅は、例えば、１４ｎｍである。配線層５４のＺ方向における層厚は、例えば、４０ｎｍである。配線層５４のＹ方向における幅は、配線層２１、２２、２３のＸ方向におけるそれぞれの幅よりも広い。絶縁層３０については、異方性エッチングの影響を受けて、その膜厚がさらに薄くなっている。
【００５５】
次に、図１７（ａ）〜図１７（ｄ）に表されるように、側壁膜６１、６２がウェットエッチングにより除去される。このウェットエッチングでは、リン酸が用いられる。これにより、ピッチＰ１のなかに、３つの配線層２１、２２、２３が形成されている。
【００５６】
この後は、図１（ａ）〜図１（ｄ）に表されるように、キャップ部材としての絶縁層３１が形成される。絶縁層３１のＺ方向における膜厚は、例えば、１００ｎｍである。
【００５７】
第１実施形態の効果を説明する前に、参考例を説明する。以下に説明する参考例も、本実施形態に含まれる。  
図１８（ａ）〜図１８（ｄ）は、参考例に係る半導体装置の製造過程を表す断面模式図である。図１８（ａ）〜図１８（ｄ）には、上述したダブルパターニングプロセスが例示されている。
【００５８】
まず、図１８（ａ）に表されるように、下地層１００の上に、絶縁層１０１がパターニングされる。絶縁層１０１はＸ方向に延在している。絶縁層１０１のＹ方向における１ピッチは「Ｐ１」である。
【００５９】
次に、図１８（ｂ）に表されるように、絶縁層１０１の側壁に側壁膜１０２が形成される。  
【００６０】
次に、図１８（ｃ）に表されるように、絶縁層１０１が除去される。
【００６１】
次に、図１８（ｄ）に表されるように、側壁膜１０２をマスクとして、下地層１００に異方性エッチングが施される。これにより、下地層１００にトレンチ１０３が形成される。トレンチ１０３のなかには、例えば、配線層が形成される。なお、下地層１１もしくは絶縁層３０の一部に、ドライエッチング工程の精度を高めるためのストッパ層が形成されてもよい。たとえば、下地層１１の最上層もしくは絶縁層３０の最下層にストッパー層として、例えば、窒化シリコン（ＳｉＮ）膜を使用することで、図４に示されるトレンチ３０ｔａ、３０ｔｂの深さばらつきが低減する。この場合は、側壁膜４０として、例えば、アモルファスシリコン等のストッパ膜と異なる種類の膜が用いられる。
【００６２】
参考例は、第１実施形態と組み合わせることができる。例えば、下地層１００は絶縁層３０に置き換えられる。この場合には、以下のフローが実施される。
【００６３】
まず、絶縁層３０の上に、Ｙ方向に配列された複数のトレンチ３０ｔａの２倍のピッチで配列され、Ｘ方向に延在する複数の絶縁層（マスク層）が形成される（図１８（ａ））。
【００６４】
次に、複数の絶縁層１０１のそれぞれの側壁に、側壁膜１０２（第５側壁膜）が形成される（図１８（ｂ））。
【００６５】
次に、複数の絶縁層１０１が除去される（図１８（ｃ））。
【００６６】
そして、側壁膜１０２から表出された絶縁層３０をエッチングすることにより、複数のトレンチ１０３が形成される（図１８（ｄ））。この場合、トレンチ１０３がトレンチ３０ｔａに対応している。
【００６７】
参考例では、１ピッチがＰ１の絶縁層１０１の側壁に側壁膜１０２が形成され、側壁膜１０２をマスクとして下地層１００がエッチング加工されている。このため、トレンチ１０３のＹ方向における１ピッチは、Ｐ１の１／２になる。すなわち、参考例では、ラインアンドスペースの１ピッチのなかに２つの配線層が形成されることになる。
【００６８】
これに対して、第１実施形態によれば、ラインアンドスペースの１ピッチのなかに３つの配線層を形成することができる（図１７（ａ）参照）。換言すれば、参考例に係るラインアンドスペースと同じ１ピッチに対して、１／３のピッチで配線層を形成することができる。すなわち、参考例では、ラインアンドスペースの１ピッチに対して、１／２のピッチで配線が微細化されるのに対して、第１実施形態では、ラインアンドスペースの１ピッチに対して、１／３のピッチで配線が微細化される。このように、第１実施形態によれば、配線の微細化がより促進する。
【００６９】
さらに、参考例に係る製造プロセスと第１実施形態に係る製造プロセスとを組み合わせることにより、ラインアンドスペースの１ピッチに対して、１／６（１／２×１／３）のピッチで配線を形成することができる。すなわち、参考例に係る製造プロセスと第１実施形態に係る製造プロセスとを組み合わせることにより、ラインアンドスペースの１ピッチに６つの配線層を形成することができる。
【００７０】
参考例に係る製造プロセスを２回繰り返したプロセスでも、配線層の微細化を図ることができる。しかしこの場合は、ラインアンドスペースの１ピッチに対して、１／４（１／２×１／２）のピッチで配線層が形成されるに過ぎない。これに対し、参考例に係る製造プロセスと第１実施形態に係る製造プロセスとを組み合わせることにより、ラインアンドスペースの１ピッチに対して、１／６のピッチで配線を形成することができる。すなわち、第１実施形態によれば、配線層の微細化がより確実に促進する。
【００７１】
また、第１実施形態によれば、１ピッチにおける配線層２１、２２、２３のうち、配線層２１、２２は上側に形成され、配線層２３は下側に形成されている（図１（ａ））。さらに、配線層２１、２２、２３の原型である導電層２７は、一括で形成される（図１０（ａ））。従って、配線層２１、２２（上側配線層）と配線層２３（下側配線層）の相互の位置は、自己整合（セルフアライン）により決定される。
【００７２】
これにより、配線層２３と配線層２１、２２とは、Ｚ方向において重なることがなく、且つＹ方向において重なることがない。すなわち、配線層２３と、配線層２１、２２とは、上下左右において重なっていない。従って、配線層２３の上に配線層２１、２２を積層しても、寄生容量（配線間容量）の増加が抑制される。
【００７３】
また、第１実施形態では、配線層２３のＸ方向における長さが配線層２１、２２のＸ方向における長さよりも長い（図１（ｄ）、図１７（ｄ））。例えば、図１（ｄ）に表されるように、配線層２３は、配線層２３の端部が配線層２１、２２の端部から突出した部分２３ａを有している。この部分２３ａは、配線層２１、２２によって挟まれていない。
【００７４】
すなわち、第１実施形態では、部分２３ａとコンタクトプラグ等とを接続する接続構造を設けることができる。コンタクトプラグは、例えば、部分２３ａの上に設けられる。この接続構造を形成するには、フォトリソグラフィプロセスを経る。このフォトリソグラフィプロセスにおいては、部分２３ａが配線層２１、２２によって挟まれていないため、上側配線層（配線層２１、２２）からの干渉を受け難くなる。このため、この接続構造のフォトリソグラフィプロセスでは、位置合わせのズレが起き難くなる。このように、第１実施形態によれば、高集積化および寄生容量の低減化が実現する。
【００７５】
（第２実施形態）  
図１９（ａ）〜図２０（ｃ）は、第２実施形態に係る半導体装置の製造過程を表す断面模式図である。ここで、各図の左図、中図、および右図は、第１実施形態の図１（ａ）〜図１（ｃ）に対応している。
【００７６】
第２実施形態においては、まず、図１９（ａ）に表されるように、図１５（ａ）〜図１５（ｃ）と同じ状態が準備される。
【００７７】
次に、図１９（ｂ）に表されるように、ウェットエッチングあるいはドライエッチング等により絶縁層３０がエッチバックされる。例えば、０．５％フッ酸水溶液を用いたウェットエッチングにより、絶縁層３０の高さが導電層２７、５７の高さと同じになるように絶縁層３０がエッチバックされる。
【００７８】
次に、図１９（ｃ）の左図に表されるように、側壁膜６１と側壁膜６２との間に位置する導電層２７が除去される。さらに、絶縁層３０も除去される。また、図１９（ｃ）の中図および右図に表されるように、下地層１１から上側の導電層２７、５７が除去される。さらに、絶縁層３０も除去される。これらの除去手段は、例えば、異方性エッチングである。
【００７９】
図１９（ｃ）の左図においては、側壁膜６１、６２をマスクとして、下地層１１と絶縁層３０との接合部から１０ｎｍの深さまでオーバーエッチングが施される。これにより、配線層２１と配線層２２との間に配線層２３が形成される。
【００８０】
また、図１９（ｃ）の中図および右図においても、下地層１１と絶縁層３０との接合部から１０ｎｍの深さまでオーバーエッチングが施される。その結果、下地層１１のなかには、配線層２３とコンタクトプラグ５５とが形成される。
【００８１】
配線層２１、２２のそれぞれのＺ方向に厚さは、例えば、４０ｎｍであり、Ｙ方向の幅は、例えば、２０ｎｍである。また、配線層２３のＺ方向の厚さは、例えば、４０ｎｍであり、Ｙ方向の幅は、例えば、１４ｎｍである。配線層５４のＺ方向の厚さは、例えば、４０ｎｍである。
【００８２】
次に、図２０（ａ）に表されるように、リン酸を用いたウェットエッチングにより側壁膜６１、６２が除去される。
【００８３】
次に、絶縁層３０が除去された後に、図２０（ｂ）に表されるように、配線層２１および配線層２２の間に、絶縁層３３（第２絶縁層）が形成される。絶縁層３３は、絶縁層３０、３１の誘電率よりも低い誘電率を有する。絶縁層３３のＺ方向の厚さは、例えば、１００ｎｍである。
【００８４】
絶縁層３３の材料は、例えば、比誘電率が３．７以下のいわゆる低誘電率材が選択される。これにより、酸化シリコン（比誘電率４．０〜４．５）を絶縁層３３の材料として用いた場合よりも、配線層２１と配線層２２との間の寄生容量がさらに低減する。
【００８５】
低誘電率材としては、例えば、フッ素化シリコン酸化膜（ＦＳＧ）、炭素含有シリコン酸化膜（ＳｉＯＣ）、水素シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）といった無機系膜、ポリアリルエーテル、ベンゾシクロブテン、ポリテトラフロロエチレン等の有機系材、膜中に空孔構造が設けられたポーラスシリカ材等があげられる。
【００８６】
あるいは、第２実施形態では、絶縁層３０が除去された後に、図２０（ｃ）に表されるように、配線層２１および配線層２２の間に、内部に空隙３１ｈが存在する絶縁層３１を形成してもよい。絶縁層３１の材料は、絶縁層３３と同じであってもよい。
【００８７】
例えば、絶縁層３１は、段差被覆性の悪いＣＶＤ条件で形成される。これにより、配線層２１および配線層２２の間の絶縁層３１に空隙３１ｈが形成される。その結果、配線層２１と配線層２２との間の寄生容量がさらに低減する。
【００８８】
（第３実施形態）  
第３実施形態においては、予め、図２（ａ）〜図４（ｄ）と同じ製造プロセスが実施される。但し、図２（ａ）に例示された絶縁層３０のＺ方向の厚さは、例えば、１４０ｎｍとする。また、トレンチ３０ｔｂのＹ方向における幅は、トレンチ３０ｔａのＹ方向の幅よりも２０ｎｍ広くなっている。
【００８９】
図２１（ａ）〜図２５（ｃ）は、第３実施形態に係る半導体装置の製造過程を表す断面模式図である。ここで、各図の左図、中図、および右図は、第１実施形態の図１（ａ）〜図１（ｃ）に対応している。
【００９０】
まず、図２１（ａ）に表されるように、図５（ａ）〜図５（ｃ）と同じ状態が準備される。
【００９１】
次に、図２１（ｂ）に表されるように、トレンチ３０ｔａのなか、および絶縁層３０の上面３０ｕの上に導電層２７が形成される。また、トレンチ３０ｔｂのなか、および絶縁層３０の上面３０ｕの上に導電層５７が形成される。導電層２７、５７の厚さは、例えば、２５０ｎｍである。
【００９２】
次に、図２２（ａ）に表されるように、導電層２７、５７がエッチバックされる。これにより、トレンチ３０ｔａ、３０ｔｂが再び形成される。導電層２７、５７のＺ方向における厚さは、例えば、４０ｎｍである。導電層２７、５７の除去は、化学的機械研磨、ドライエッチング、ウェットエッチング等の少なくとも１つの手段で行われる。例えば、ＣＭＰと、ドライエッチングあるいはウェットエッチンとの組み合わせの手段によって導電層２７、５７が除去される。
【００９３】
次に、図２２（ｂ）に表されるように、複数のトレンチ３０ｔａのそれぞれのなか、およびトレンチ３０ｔｂのなかに、側壁膜４０が形成される。側壁膜４０は、複数のトレンチ３０ｔａのそれぞれのなか、およびトレンチ３０ｔｂのなかに完全に形成されない。すなわち、トレンチ３０ｔａ、３０ｔｂが残るように側壁膜４０の厚さが調整される。側壁膜４０の膜厚は、例えば、２０ｎｍである。側壁膜４０の材料は、例えば、窒化シリコン（ＳｉＮ）である。
【００９４】
続いて、側壁膜４０に異方性エッチング（例えば、ドライエッチング）が施される。この異方性エッチングにより、絶縁層３０の上面３０ｕから上側の側壁膜４０が除去されるとともに、トレンチ３０ｔａ、３０ｔｂの底部において表出している側壁膜４０が除去される。この状態を、図２３（ａ）に表す。
【００９５】
図２３（ａ）に表されるように、複数のトレンチ３０ｔａのそれぞれの側面３０ｗａの上に側壁膜４１が形成される。さらに、複数のトレンチ３０ｔａのそれぞれの側面３０ｗｂの上に側壁膜４２が形成される。また、トレンチ３０ｔｂの側面３０ｗａの上に側壁膜４３が形成される。さらに、トレンチ３０ｔｂの側面３０ｗｂの上に側壁膜４４が形成される。側壁膜４１〜４４の材料は、側壁膜４０と同じである。
【００９６】
次に、図２３（ｂ）に表されるように、側壁膜４１の下に配線層２１と、側壁膜４２の下に配線層２２が形成される。さらに、側壁膜４１と側壁膜４２との間に位置する下地層１１が除去される。これにより、下地層１１にＸ方向に延在するトレンチ１１ｔａが形成される。
【００９７】
すなわち、側壁膜４１、４２をマスクとして、側壁膜４１と側壁膜４２との間に位置する導電層２７と、この導電層２７の下の下地層１１の一部が除去される。また、側壁膜４３、４４をマスクとして、側壁膜４３と側壁膜４４との間に位置する導電層５７と、この導電層５７の下の下地層１１の一部が除去される。除去手段は、例えば、異方性エッチングである。  
これにより、配線層２１、２２が形成される。また、導電層５７は分割されて配線層５７が形成される。下地層１１に設けられたトレンチ１１ｔａ、１１ｔｂのＺ方向の深さは、例えば、５０ｎｍである。また、絶縁層３０の厚さは、異方性エッチングの影響によって減少する。
【００９８】
次に、図２４（ａ）の左図において、マスク層９０が形成される。図２４（ａ）の中図および右図において、マスク層９０は形成されない。これは、上述した、側壁膜４１、４２の折り返し構造を取り除くためである。
【００９９】
すなわち、図２４（ｂ）に表されるように、図２４（ａ）の中図および右図において、側壁膜４１〜４４が除去される。また、マスク層９０も除去される。側壁膜４１〜４４の除去は、例えば、ドライエッチングプロセスに従う。
【０１００】
次に、図２５（ａ）に表されるように、トレンチ３０ｔａ、３０ｔｂのなか、およびトレンチ１１ｔａ、１１ｔｂのなかに導電層２８、５８が形成される。これにより、配線層２１と配線層２２との間、および側壁膜４１と側壁膜４２との間に導電層２８（第２導電層）が形成される。導電層２８、５８のＺ方向の厚さは、例えば、３００ｎｍである。導電層２８、５８の材料は、例えば、タングステン等である。
【０１０１】
次に、図２５（ｂ）の左図に表されるように、導電層２８の上面を下地層１１の上面１１ｕより降下させる。すなわち、側壁膜４１、４２をマスクとして、側壁膜４１と側壁膜４２との間の導電層２８が除去される。また、側壁膜４１、４２をマスクとして、下地層１１と絶縁層３０との接合部から１０ｎｍの深さまでオーバーエッチングが施される。これにより、配線層２３が配線層２１と配線層２２との間、および配線層２１および配線層２２の下に形成される。
【０１０２】
また、図２５（ｂ）の中図に表されるように、導電層２８の上面が下地層１１の上面１１ｕより降下されて、配線層５３が形成される。さらに、図２５（ｂ）の右図に表されるように、導電層５８の上面が下地層１１の上面１１ｕより降下されて、配線層５４が形成される。
【０１０３】
導電層２８、５８の除去は、化学的機械研磨、ドライエッチング、ウェットエッチング等の少なくとも１つの手段で行われる。例えば、ＣＭＰと、ドライエッチングあるいはウェットエッチンとの組み合わせの手段によって導電層２８、５８が除去される。
【０１０４】
配線層２１、２２のそれぞれのＺ方向に厚さは、例えば、４０ｎｍであり、Ｙ方向の幅は、２０ｎｍである。また、配線層２３のＺ方向の厚さは、例えば、４０ｎｍであり、Ｙ方向の幅は、例えば、２０ｎｍである。配線層５４のＺ方向の厚さは、例えば、４０ｎｍである。
【０１０５】
次に、図２６（ａ）に表されるように、側壁膜４１、４２がリン酸を用いたウェットエッチングにより除去される。
【０１０６】
次に、図２６（ｂ）に表されるように、配線層２１および配線層２２の間に、絶縁層３３が形成される。絶縁層３３は、上述したように、絶縁層３０、３１の誘電率よりも低い誘電率を有する。絶縁層３３のＺ方向の厚さは、例えば、１００ｎｍである。
【０１０７】
あるいは、第３実施形態では、絶縁層３０が除去された後に、図２６（ｃ）に表されるように、配線層２１および配線層２２の間に、内部に空隙３１ｈが存在する絶縁層３１を形成してもよい。絶縁層３１の材料は、絶縁層３３と同じであってもよい。第３実施形態においても、第１実施形態または第２実施形態と同じ効果が得られる。
【０１０８】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【０１０９】
また、「部位Ａは部位Ｂの上に設けられている」という場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合と、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられている。
【０１１０】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【０１１１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１２】
１  半導体装置、  １ａ、１ｂ  領域、  １０  半導体層、  １０ｄ  下面、  １１  下地層、  １１ｔａ、１１ｔｂ、３０ｔａ、３０ｔｂ  トレンチ、  １１ｕ、２７ｕ、３０ｕ  上面、  ２０  組、  ２１、２２、２３、５３、５４、５７  配線層、  ２１ｄ、２２ｄ、２３ｄ  下端、  ２１ｕ、２２ｕ  上端、  ２１ｗ、２２ｗ、３０ｗａ、３０ｗｂ  側面、  ２３ａ  部分、  ２３ｗ  側壁、  ２７、２８、５７、５８  導電層、  ３０、３１、３３  絶縁層、  ３１ｈ  空隙、  ４０、４１、４２、４３、４４、６０、６１、６２、６３、６４、６５  側壁膜、  ５０、５１、５２、５５  コンタクトプラグ、  ９０  マスク層、  １００  下地層、  １０１  絶縁層、  １０２  側壁膜、  １０３  トレンチ
【図１】
2014183135.tif 000003
【図２】
2014183135.tif 000004
【図３】
2014183135.tif 000005
【図４】
2014183135.tif 000006
【図５】
2014183135.tif 000007
【図６】
2014183135.tif 000008
【図７】
2014183135.tif 000009
【図８】
2014183135.tif 000010
【図９】
2014183135.tif 000011
【図１０】
2014183135.tif 000012
【図１１】
2014183135.tif 000013
【図１２】
2014183135.tif 000014
【図１３】
2014183135.tif 000015
【図１４】
2014183135.tif 000016
【図１５】
2014183135.tif 000017
【図１６】
2014183135.tif 000018
【図１７】
2014183135.tif 000019
【図１８】
2014183135.tif 000020
【図１９】
2014183135.tif 000021
【図２０】
2014183135.tif 000022
【図２１】
2014183135.tif 000023
【図２２】
2014183135.tif 000024
【図２３】
2014183135.tif 000025
【図２４】
2014183135.tif 000026
【図２５】
2014183135.tif 000027
【図２６】
2014183135.tif 000028