(57)【要約】【課題】半導体層形成時のアライメント合わせ工程の短縮が可能で、半導体層と保護層のアライメントを正確に合わせることのできる薄膜トランジスタアレイを提供する。【解決手段】基板と、基板上に形成されたゲート電極と、基板およびゲート電極の上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、ゲート絶縁体層とソース電極およびドレイン電極と半導体層との上に形成された保護層とを有し、半導体層と保護層とは、各ストライプが複数のトランジスタに亘るように、ストライプの長辺側の両端が互いに一致したストライプ形状をなし、半導体層と保護層とにおけるストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向である。【選択図】図４
2014183265.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成されたゲート電極と、前記基板および前記ゲート電極の上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、前記ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極と前記半導体層との上に形成された保護層とを有し、
前記半導体層と前記保護層とは、各ストライプが複数のトランジスタに亘るように、前記ストライプの長辺側の両端が互いに一致したストライプ形状をなし、前記半導体層と前記保護層とにおける前記ストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向であることを特徴とする、薄膜トランジスタアレイ。
【請求項２】
前記半導体層が有機物を含む材料からなることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記保護層が無機化合物を含む材料からなることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタアレイ。
【請求項４】
前記保護層が有機物を含む材料からなることを特徴とする請求項１乃至請求項３のいずれか１項に記載の薄膜トランジスタアレイ。
【請求項５】
前記保護層が無機化合物と有機物との混合物を含む材料からなることを特徴とする請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタアレイ。
【請求項６】
薄膜トランジスタアレイの製造方法であって、
基板上にゲート電極を形成する工程と、
前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上にソース電極およびドレイン電極を形成する工程と、
前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極との上に半導体層を形成する工程と、
前記半導体層上に保護層を形成する工程と、
前記半導体層の前記保護層で被覆されていない箇所を除去する工程とを有し、
前記保護層を形成する工程では、前記保護層を、各ストライプが複数のトランジスタに亘って前記ゲート電極の直上を、水平方向に、かつ、前記チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に形成することを特徴とする、薄膜トランジスタアレイの製造方法。
【請求項７】
前記半導体層が塗布法にて形成されることを特徴とする請求項６に記載の薄膜トランジスタアレイの製造方法。
【請求項８】
前記保護層が塗布法にて形成されることを特徴とする請求項６又は請求項７に記載の薄膜トランジスタアレイの製造方法。
【請求項９】
前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液で洗い流すことを特徴とする請求項６乃至請求項８のいずれか１項に記載の薄膜トランジスタアレイの製造方法。
【請求項１０】
前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液の蒸気にさらすことで除去する方法であることを特徴とする請求項６乃至請求項９のいずれか１項に記載の薄膜トランジスタアレイの製造方法。
【請求項１１】
前記塗布方法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれか１つ以上であることを特徴とする請求項６乃至請求項１０のいずれか１項に記載の薄膜トランジスタアレイの製造方法。
【請求項１２】
請求項１乃至請求項１１のいずれか１項に記載の薄膜トランジスタアレイと、前記ソース電極および前記ドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された共通電極を含む画像表示媒体とを有する画素表示装置。
【請求項１３】
前記画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置のいずれか１つ以上であることを特徴とする請求項１２に記載の画素表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタでは電極上に半導体層のパターンを、半導体層上に保護層のパターンをそれぞれ形成する。半導体層および保護層のパターン形成は、フォトリソグラフィー法などのパターン形成法やインクジェット印刷によって行われている。フォトリソグラフィー法などのパターン形成法やインクジェット印刷のいずれにおいてもアライメント合わせの工程がその都度必要となる。前工程で形成した層、つまり半導体層は電極に、保護層は半導体層にアライメントを合わせて形成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２０１０５６号公報
【特許文献２】特開２００８−２７０４９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
薄膜トランジスタの製造では、電極に半導体層のアライメントを、半導体層に保護層のアライメントを合わせなければならない。そのため、いずれかの工程でずれが生じると後工程のアライメントがずれてしまう、もしくは半導体層が保護されない構造となってしまう問題がある。
【０００５】
本発明は、半導体層形成時のアライメント合わせ工程の短縮が可能で、半導体層と保護層のアライメントを正確に合わせることのできる薄膜トランジスタアレイ、およびその製造方法、ならびに画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明において上記課題を達成するために、まず、第１の発明は、基板と、前記基板上に形成されたゲート電極と、前記基板および前記ゲート電極の上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、前記ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極と前記半導体層との上に形成された保護層とを有し、前記半導体層と前記保護層とは、各ストライプが複数のトランジスタに亘るように、前記ストライプの長辺側の両端が互いに一致したストライプ形状をなし、前記半導体層と前記保護層とにおける前記ストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向であることを特徴とする、薄膜トランジスタアレイである。
【０００７】
また、第２の発明は、前記第１の発明において、前記半導体層が有機物を含む材料からなることを特徴とする薄膜トランジスタアレイである。
【０００８】
また、第３の発明は、前記第１又は第２の発明において、前記保護層が無機化合物を含む材料からなることを特徴とする薄膜トランジスタアレイである。
【０００９】
また、第４の発明は、前記第１乃至第３のいずれかの発明において、前記保護層が有機物を含む材料からなることを特徴とする薄膜トランジスタアレイである。
【００１０】
また、第５の発明は、前記第１乃至第４のいずれかの発明において、前記保護層が無機化合物と有機物の混合物を含む材料からなることを特徴とする薄膜トランジスタアレイである。
【００１１】
また、第６の発明は、薄膜トランジスタアレイの製造方法であって、基板上にゲート電極を形成する工程と、前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、前記ゲート絶縁体層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極との上に半導体層を形成する工程と、前記半導体層上に保護層を形成する工程と、前記半導体層の前記保護層で被覆されていない箇所を除去する工程とを有し、前記保護層を形成する工程では、前記保護層を、各ストライプが複数のトランジスタに亘って前記ゲート電極の直上を、水平方向に、かつ、前記チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に形成することを特徴とする、薄膜トランジスタアレイの製造方法である。
【００１２】
また、第７の発明は、前記第６の発明において、前記半導体層が塗布法にて形成されることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１３】
また、第８の発明は、前記第６又は第７の発明において、前記保護層が塗布法にて形成されることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１４】
また、第９の発明は、前記第６乃至第８のいずれかの発明において、前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液で洗い流すことを特徴とする薄膜トランジスタアレイの製造方法である。
【００１５】
また、第１０の発明は、前記第６乃至第９のいずれかの発明において、前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液の蒸気にさらすことで除去する方法であることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１６】
また、第１１の発明は、前記第６乃至第１０のいずれかの発明において、前記塗布方法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれか１つ以上であることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１７】
また、第１２の発明は、前記第１乃至第５のいずれかの薄膜トランジスタアレイと、前記ソース電極および前記ドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された共通電極を含む画像表示媒体とを有する画素表示装置である。
【００１８】
また、第１３の発明は、前記第１２の発明において、前記画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置のいずれか１つ以上であることを特徴とする画素表示装置である。
【発明の効果】
【００１９】
本発明によれば、塗布法にて半導体層を全面に形成後、塗布法にて保護層を前記チャネル部を流れる電流の方向と直交する方向にストライプ状に形成し、保護層で被覆されていない箇所の半導体層を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離を行うことが可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明の薄膜トランジスタアレイの製造方法を説明する図であって、（ａ）は、本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板を模式的に示した側断面図であり、（ｂ）は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板に半導体層を前面に形成した基板を模式的に示した側断面図であり、（ｃ）は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層を形成した基板に保護層をストライプ状に形成した基板を模式的に示した側断面図であり、（ｄ）は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層と保護層を形成した基板の半導体層の保護層で被覆されていない部分を除去した基板を模式的に示した側断面図である。
【図２】本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板に半導体層を前面に形成した基板を模式的に示した平面図である。
【図３】本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層を形成した基板に保護層をストライプ状に形成した基板を模式的に示した平面図である。
【図４】本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層と保護層を形成した基板の半導体層の保護層で被覆されていない部分を除去した基板を模式的に示した平面図である。
【発明を実施するための形態】
【００２１】
本発明の薄膜トランジスタアレイおよびその製造方法を一実施形態に基づいて以下に説明する。
【００２２】
図１（ａ）〜（ｄ）は、本発明の薄膜トランジスタの製造方法の一実施例を説明する製造工程の側面断面図である。図１は、全面に形成した半導体層に保護層をストライプ状に形成し、保護層に被覆されていない部分の半導体層を除去することで、半導体層のストライプパターンを形成する製造工程の一例を示す工程図である。
【００２３】
図１（ａ）では、基板１にゲート電極２のパターンを形成する。前記基板１および前記ゲート電極２の全面にわたってゲート絶縁体層３を形成する。前記ゲート絶縁体層３の上にソース電極４およびドレイン電極５のパターンを形成する。
【００２４】
次いで、図１（ｂ）では、前記ゲート電極２と前記ゲート絶縁膜層３と前記ソース電極４および前記ドレイン電極５を形成した前記基板１の前記ゲート絶縁膜層３と前記ソース電極４および前記ドレイン電極５の全面にわたって、半導体層６を形成する。
【００２５】
次いで、図１（ｃ）では、前記ゲート電極２と前記ゲート絶縁膜層３と前記ソース電極４および前記ドレイン電極５と前記半導体層６を形成した前記基板１の前記半導体層６の上に、保護層７を前記ゲート電極２の直上、かつ水平方向、かつ前記チャネル部を流れる電流の方向と直交する方向に各ストライプが延伸するようストライプ状に形成する。なお、チャネル部を流れる電流の方向とは図２の平面図において符号１０で示す矢印の方向である。
【００２６】
次いで、図１（ｄ）では、有機系溶剤、無機系溶剤、およびこれらの混合溶液で前記保護層７に被覆されていない前記半導体層６を洗い流すことで、保護層７と同様のストライプ状に半導体層６をパターニングする。これにより、半導体層６と保護層７とはストライプの長辺側の両端が互いに一致したストライプ形状をなす。図４の平面図に示すように、半導体層および保護層の積層体９のそれぞれは１つのストライプをなし、各ストライプが複数のトランジスタに亘ってゲート電極２の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸している。隣接するストライプどうしの間の分離は隣接するトランジスタ間での素子分離を兼ねている。
【００２７】
本発明の実施形態における基板１に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてＰＥＮやポリイミドなどを用いることが望ましい。
【００２８】
本発明の実施形態において、ゲート電極２の電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどがある。ゲート電極２を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサなどがある。
【００２９】
本発明の実施形態において、ゲート絶縁膜層３として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。
【００３０】
本発明の実施形態において、半導体層６の半導体材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。
【００３１】
本発明の実施形態において、保護層7の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。また、保護層７には必要に応じて遮光性を付与することも出来る。
【実施例】
【００３２】
本発明者は、図２に示した通り塗布法にて半導体層６を全面に形成し、図３の平面図に示した通り、全面に亘るゲート絶縁膜および半導体層の積層体８上に、各ストライプが複数のトランジスタに亘ってゲート電極の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に保護層７を形成した。そして、保護層７の形成後に、保護層７で被覆されていない箇所の半導体層６を除去することで素子分離を行った第１の薄膜トランジスタアレイを作製した。
【００３３】
更に、塗布法にて半導体層６を全面に形成し、各ストライプが複数のトランジスタに亘ってゲート電極の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に保護層７を形成した後、保護層７で被覆されていない箇所の半導体層６を除去せずにストライプ形状のまま残っている、素子分離を行っていない第２の薄膜トランジスタアレイを作製した。
【００３４】
上記２種類の薄膜トランジスタアレイの素子特性の関係について検討した。
【００３５】
[実施例１]
図１（ｄ）に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法について説明する。まず、基板１の材料として、ポリエチレンナフタレート（ＰＥＮ）、厚さ１２５ μｍを用いた。
【００３６】
次に、ゲート電極２の材料として、ナノ銀と、ポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０ ℃で１時間ベークしてゲート電極２を形成した。
【００３７】
次に、ゲート絶縁体層３の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層３の溶液をダイコータ法により塗布し、１８０ ℃で１時間乾燥させて形成した。
【００３８】
次に、ソース電極４およびドレイン電極５の材料として、ナノ銀と、ポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、１８０ ℃で１時間乾燥させてソース電極４及びドレイン電極５を形成した。
【００３９】
次に、半導体層６の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層６は、塗布法を用いて全面に塗布し、１００℃で６０分乾燥させて形成した。
【００４０】
次に、封止材料としてポリビニルアルコールを純水に５重量％で溶解させたインキを用い、複数のトランジスタにわたってゲート電極の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向に保護層７を形成した。
【００４１】
次に、半導体層６の保護層７で被覆されていない半導体層箇所をトルエンで洗い流すことで素子の分離を行い、前記第１の薄膜トランジスタアレイを作製した。この結果、薄膜トランジスタのオフ状態での電流（リーク電流）値を小さくすることができた。
【００４２】
[実施例２]
保護層７まで形成する工程は実施例１と全く同様な方法で前記第１の薄膜トランジスタアレイを作製した。
【００４３】
当該作製においては、保護層７を形成する工程の次に、半導体層６の保護層７で被覆されていない半導体層箇所をトルエンの蒸気にさらすことで除去して素子の分離を行った。この結果、薄膜トランジスタのオフ状態での電流（リーク電流）値を小さくすることができた。
【００４４】
[比較例１]
保護層７まで形成する工程は実施例１と全く同様な方法で前記第２の薄膜トランジスタアレイを作製した。
【００４５】
当該作製においては、保護層７を形成する工程の次に、半導体層６の保護層７で被覆されていない半導体層箇所を除去せずに素子の分離を行わなかった。この結果、薄膜トランジスタのオフ状態での電流（リーク電流）値が高くなってしまった。
【００４６】
塗布法にて半導体層６を全面に形成して、複数のトランジスタにわたってゲート電極の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向に塗布法にて保護層７を形成後、有機系溶剤、無機系溶剤、およびそれらの混合溶液のいずれかで保護層７で被覆されていない箇所の半導体層６を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタを作製することができた。
【００４７】
上述のようにして作製された第１の薄膜トランジスタアレイを含む基板に対し、例えば、ソース電極４およびドレイン電極５の上に層間絶縁膜（図示せず）を形成し、当該層間絶縁膜上に形成された共通電極を含む画像表示媒体を組み合わせることで、画素表示装置を構成することができる。前記画素表示媒体として、例えば、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置のいずれか１つ以上の表示媒体を用いることができる。
【産業上の利用可能性】
【００４８】
本発明は、例えば、電子ペーパー、液晶ディスプレイ、ＥＬディスプレイ等の薄型表示装置を始めとするアクティブマトリク型の表示装置に適用可能である。
【符号の説明】
【００４９】
１…基板
２…ゲート電極
３…ゲート絶縁膜層
４…ソース電極
５…ドレイン電極
６…半導体層
７…保護層
８…ゲート絶縁膜および半導体層の積層体
９…半導体層および保護層の積層体
１０…チャネル部を流れる電流の向き 
【図１】
2014183265.tif 000003
【図２】
2014183265.tif 000004
【図３】
2014183265.tif 000005
【図４】
2014183265.tif 000006