(57)【要約】【課題】高信頼性の表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法を提供する。【解決手段】実施形態によれば、基板部と、薄膜トランジスタと、画素電極と、表示層と、を含む表示装置が提供される。基板部は、基板と、基板の上に設けられた第１水素濃度を有する第１絶縁層と、第１絶縁層の上に設けられ第１水素濃度よりも高い第２水素濃度を有する第２絶縁層と、を含む。薄膜トランジスタは、基板部の上に設けられ、第２絶縁層の上に設けられたゲート電極と、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物の半導体層と、ゲート電極と半導体層との間に設けられたゲート絶縁層と、半導体層を覆う第３絶縁層と、を含む。画素電極は、薄膜トランジスタと接続される。表示層は、画素電極の電荷に応じて、発光、及び、光学特性の変化、のいずれかを生じる。【選択図】図１
2014183238.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に設けられた第１水素濃度を有する第１絶縁層と、
前記第１絶縁層の上に設けられ前記第１水素濃度よりも高い第２水素濃度を有する第２絶縁層と、
を含む基板部と、
前記基板部の上に設けられた薄膜トランジスタであって、前記薄膜トランジスタは、
前記第２絶縁層の上に設けられたゲート電極と、
前記基板から前記第２絶縁層に向かう積層方向において前記ゲート電極と離間し、第１部分と、前記積層方向に対して垂直な第１方向において前記第１部分と離間する第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含み、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物の半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
前記第１部分及び前記第２部分の一方と電気的に接続された第１導電部と、
前記第１部分及び前記第２部分の他方と電気的に接続された第２導電部と、
前記半導体層のうちの前記第１部分及び前記第２部分を除く部分を覆う第３絶縁層と、
を含む薄膜トランジスタと、
前記薄膜トランジスタの前記第１導電部及び前記第２導電部の一方と接続された画素電極と、
前記画素電極に供給される電荷に応じて、発光、並びに、吸収性、反射性、散乱性、屈折性及び旋光性の少なくともいずれかの光学特性の変化、のいずれかを生じる表示層と、
を備えた表示装置。
【請求項２】
前記第２絶縁層の屈折率は、前記第１絶縁層の屈折率よりも低い請求項１記載の表示装置。
【請求項３】
前記第２絶縁層の密度は、前記第１絶縁層の密度よりも低い請求項１記載の表示装置。
【請求項４】
前記第１絶縁層は、窒化シリコン、または、酸窒化シリコンを含み、
前記第２絶縁層は、酸化シリコン、窒化シリコン、または、酸窒化シリコンを含み、
前記第２絶縁層の屈折率は、前記第１絶縁層の屈折率よりも低い請求項１記載の表示装置。
【請求項５】
前記ゲート絶縁層は、前記第２水素濃度よりも低い水素濃度を有する請求項１〜４のいずれか１つに記載の表示装置。
【請求項６】
前記第３絶縁層は、前記第２水素濃度よりも低い水素濃度を有する請求項１〜５のいずれか１つに記載の表示装置。
【請求項７】
前記第１絶縁層は、シリコン窒化物を含み、
前記第２絶縁層は、シリコン酸化物を含み、
前記ゲート絶縁層は、シリコン酸化物を含む請求項１〜６のいずれか１つに記載の表示装置。
【請求項８】
前記第３絶縁層は、シリコン酸化物を含む請求項１〜７のいずれか１つに記載の表示装置。
【請求項９】
前記ゲート電極は、前記半導体層と前記基板部との間に配置され、
前記半導体層は、前記積層方向に対して垂直な平面に対して交差する側面を有し、
前記ゲート絶縁層は、前記側面を覆う請求項１記載の表示装置。
【請求項１０】
前記半導体層は、前記ゲート電極と前記基板部との間に配置され、
前記半導体層は、前記積層方向に対して垂直な平面に対して交差する側面を有し、
前記第３絶縁層は、前記側面を覆う請求項１記載の表示装置。
【請求項１１】
基板と、
前記基板の上に設けられた第１水素濃度を有する第１絶縁層と、
前記第１絶縁層の上に設けられ前記第１水素濃度よりも高い第２水素濃度を有する第２絶縁層と、
前記第２絶縁層の上に設けられたゲート電極と、
前記基板から前記第２絶縁層に向かう積層方向において前記ゲート電極と離間し、第１部分と、前記積層方向に対して垂直な第１方向において前記第１部分と離間する第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含み、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物の半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
前記第１部分及び前記第２部分の一方と電気的に接続された第１導電部と、
前記第１部分及び前記第２部分の他方と電気的に接続された第２導電部と、
前記半導体層のうちの前記第１部分及び前記第２部分を除く部分を覆う第３絶縁層と、
を含む薄膜トランジスタ。
【請求項１２】
基板の上に第１温度で第１水素濃度を有する第１絶縁層を形成する工程と、
前記第１絶縁層の上に、前記第１温度よりも低い第２温度で前記第１水素濃度よりも高い第２水素濃度を有する第２絶縁層を形成する工程と、
前記基板部の上に薄膜トランジスタを形成する工程であって、前記薄膜トランジスタは、前記第２絶縁層の上に設けられたゲート電極と、前記基板から前記第２絶縁層に向かう積層方向において前記ゲート電極と離間し、第１部分と、前記積層方向に対して垂直な第１方向において前記第１部分と離間する第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含み、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物の半導体層と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、含む構造体と、前記第１部分及び前記第２部分の一方と電気的に接続された第１導電部と、前記第１部分及び前記第２部分の他方と電気的に接続された第２導電部と、前記半導体層のうちの前記第１部分及び前記第２部分を除く部分を覆う第３絶縁層と、を含む薄膜トランジスタを形成する工程と、
前記複数の薄膜トランジスタの前記第１導電部及び前記第２導電部の一方と接続された画素電極を形成する工程と、
前記画素電極の電位に応じて、発光、並びに、吸収性、反射性、散乱性、屈折性及び旋光性の少なくともいずれかの光学特性の変化、のいずれかを生じる表示層を形成する工程と、
を備えた表示装置の製造方法。
【請求項１３】
基板の上に第１温度で第１水素濃度を有する第１絶縁層を形成する工程と、
前記第１絶縁層の上に、前記第１温度よりも低い第２温度で前記第１水素濃度よりも高い第２水素濃度を有する第２絶縁層を形成する工程と、
前記第２絶縁層の上に設けられたゲート電極と、前記基板から前記第２絶縁層に向かう積層方向において前記ゲート電極と離間し、第１部分と、前記積層方向に対して垂直な第１方向において前記第１部分と離間する第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含み、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物の半導体層と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、を含む構造体を形成する工程と、
前記半導体層のうちの前記第１部分及び前記第２部分を除く部分を覆う第３絶縁層を形成する工程と、
前記第１部分及び前記第２部分の一方と電気的に接続された第１導電部と、前記第１部分及び前記第２部分の他方と電気的に接続された第２導電部と、を形成する工程と、
を備えた薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
アモルファスの酸化物半導体を用いた薄膜トランジスタがある。この酸化物半導体は、例えば、スパッタリング法によって、室温で、大面積に、均一に成膜できる。この酸化物半導体は、可視光域に対して透過性である。この酸化物半導体は、耐熱性の低いプラスティックフィルム基板の上に形成できる。これにより、フレキシブルで透明な薄膜トランジスタを得ることができる。酸化物半導体を用いた薄膜トランジスタにおいて、高い信頼性を得ることが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２７２４２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、高信頼性の表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、基板部と、薄膜トランジスタと、画素電極と、表示層と、を含む表示装置が提供される。前記基板部は、基板と、前記基板の上に設けられた第１水素濃度を有する第１絶縁層と、前記第１絶縁層の上に設けられ前記第１水素濃度よりも高い第２水素濃度を有する第２絶縁層と、を含む。前記薄膜トランジスタは、前記基板部の上に設けられる。前記薄膜トランジスタは、前記第２絶縁層の上に設けられたゲート電極と、前記基板から前記第２絶縁層に向かう積層方向において前記ゲート電極と離間し、第１部分と、前記積層方向に対して垂直な第１方向において前記第１部分と離間する第２部分と、前記第１部分と前記第２部分との間に設けられた第３部分と、を含み、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物の半導体層と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、前記第１部分及び前記第２部分の一方と電気的に接続された第１導電部と、前記第１部分及び前記第２部分の他方と電気的に接続された第２導電部と、前記半導体層のうちの前記第１部分及び前記第２部分を除く部分を覆う第３絶縁層と、を含む。前記画素電極は、前記薄膜トランジスタの前記第１導電部及び前記第２導電部の一方と接続される。前記表示層は、前記画素電極に供給される電荷に応じて、発光、並びに、吸収性、反射性、散乱性、屈折性及び旋光性の少なくともいずれかの光学特性の変化、のいずれかを生じる。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る薄膜トランジスタを示す模式的断面図である。
【図２】図２（ａ）〜図２（ｈ）は、第１の実施形態に係る薄膜トランジスタの製造方法を示す工程順模式的断面図である。
【図３】図３（ａ）及び図３（ｂ）は、薄膜トランジスタの特性を示すグラフ図である。
【図４】図４（ａ）及び図４（ｂ）は、第２の実施形態に係る薄膜トランジスタを示す模式的断面図である。
【図５】図５（ａ）〜図５（ｈ）は、第２の実施形態に係る薄膜トランジスタの製造方法を示す工程順模式的断面図である。
【図６】第３の実施形態に係る表示装置を示す模式図である。
【図７】第３の実施形態に係る表示装置を示す模式的断面図である。
【図８】第４の実施形態に係る表示装置を示す模式的断面図である。
【図９】第５の実施形態に係る薄膜トランジスタの製造方法を示すフローチャート図である。
【図１０】第５の実施形態に係る別の薄膜トランジスタの製造方法を示すフローチャート図である。
【図１１】第５の実施形態に係る別の薄膜トランジスタの製造方法を示すフローチャート図である。
【図１２】第６の実施形態に係る表示装置の製造方法を示すフローチャート図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
本実施形態は、薄膜トランジスタに係る。  
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る薄膜トランジスタを例示する模式的断面図である。  
図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。  
図１（ａ）及び図１（ｂ）に表したように、本実施形態に係る薄膜トランジスタ１１０は、基板部１５と、ゲート電極２０と、半導体層３０と、ゲート絶縁層２５と、第１導電部４１と、第２導電部４２と、第３絶縁層５０と、を含む。
【０００９】
基板部１５は、基板１０と、第１絶縁層１１と、第２絶縁層１２と、を含む。  
基板１０には、例えば、ガラス基板が用いられる。基板１０に、ポリイミド、ポリエチレンナフタレート、または、ポリエーテルサルホンなどの樹脂基板などが用いても良い。基板１０は、基体と、基体の上に設けられた絶縁層と、を含んでも良い。この絶縁層は、樹脂でも良い。基体は、非透光性でも良い。基体には、例えば、ステンレスが用いられる。例えば、基板１０の上面は、例えば、絶縁性である。
【００１０】
基板１０の厚さは、例えば、１μｍ（マイクロメートル）以上１０００μｍ以下である。
【００１１】
第１絶縁層１１は、基板１０の上に設けられる。第１絶縁層１１には、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、及び、酸窒化シリコン（ＳｉＯｘＮｙ）のいずれかが用いられる。第１絶縁層１１には、例えば、酸化シリコン（ＳｉＯｘ）膜、窒化シリコン（ＳｉＮｘ）膜、及び、酸窒化シリコン（ＳｉＯｘＮｙ）膜の２つ以上の膜含む多層膜を用いても良い。
【００１２】
第１絶縁層１１は、高温で形成される。第１絶縁層１１の成膜温度（第１温度）は、例えば、３００℃以上４００℃以下である。高温で成膜することで、緻密な膜が得られる。第１絶縁層１１において、基板１０からの不純物（例えば水を含む）に対する高いバリア性が得られる。第１絶縁層１１の厚さは、例えば、１０ｎｍ（ナノメートル）以上１０００ｎｍ以下である。
【００１３】
第２絶縁層１２は、第１絶縁層１１の上に設けられる。第２絶縁層１２は、第１絶縁層１１に含まれる水素濃度（第１水素濃度）よりも高い水素濃度（第２水素濃度）を有する。第１水素濃度は、０でも良い。すなわち、第１絶縁層１１には、水素が含まれなくても良い。
【００１４】
第２絶縁層１２には、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、及び、酸窒化シリコン（ＳｉＯｘＮｙ）のいずれかが用いられる。第１絶縁層１１には、例えば、酸化シリコン（ＳｉＯｘ）膜、窒化シリコン（ＳｉＮｘ）膜、及び、酸窒化シリコン（ＳｉＯｘＮｙ）膜の２つ以上の膜含む多層膜を用いても良い。第２絶縁層１２には、例えば、ＴＥＯＳ膜が用いられる。
【００１５】
第２絶縁層１２は、例えば、ＰＥＣＶＤ法で形成される、第２絶縁層１２の成膜温度（第２温度）は、第１絶縁層１１の成膜温度（第１温度）よりも低い。第２絶縁層１２の成膜温度は、２５℃以上２３０℃以下である、第２絶縁層１２の成膜温度は、例えば、２００℃以下であることがさらに好ましい。低い温度で成膜することで、水素濃度が高くできる。
【００１６】
第２絶縁層１２の厚さは、例えば１０ｎｍ以上５００ｎｍ以下である。
【００１７】
基板１０から第２絶縁層１２に向かう方向を積層方向とする。積層方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
【００１８】
この例では、第１絶縁層１１は、基板１０と第２絶縁層１２とに接している。
【００１９】
ゲート電極２０、半導体層３０、ゲート絶縁層２５、第１導電部４１、第２導電部４２及び第３絶縁層５０は、基板部１５の上に設けられる。
【００２０】
本願明細書において、「上に設けられる状態」は、直接接して設けられる状態と、間に別の要素が設けられる状態と、を含む。
【００２１】
ゲート電極２０は、第２絶縁層１２の上に設けられる。ゲート電極２０の厚さは、例えば、１０ｎｍ以上５００ｎｍ以下である。ゲート電極２０には、導電性の各種の材料を用いることができる。例えば、ゲート電極２０には、モリブデンタングステン（ＭｏＷ）、モリブデンタンタル（ＭｏＴａ）、または、タングステン（Ｗ）のような高融点金属を用いることができる。ゲート電極２０には、例えば、Ａｌ合金を用いても良い。このＡｌ合金は、Ａｌを主成分とし、ヒロック対策が施される。ゲート電極２０には、例えば、ＡｌＮｄなどを用いても良い。
【００２２】
ゲート電極２０は、側面２０ｓを有している。側面２０ｓは、Ｘ−Ｙ平面（積層方向）に対して交差する。ゲート電極２０の側面２０ｓは、Ｚ軸方向に対して傾斜していても良い。すなわち、ゲート電極２０の側面２０ｓは、テーパ状でも良い。例えば、ゲート電極２０の上側部分の、Ｚ軸方向に対して垂直な方向に沿う幅は、ゲート電極２０の下側部分の、その方向に沿う幅よりも狭い。
【００２３】
ゲート電極２０の側面２０ｓとＸ−Ｙ平面との間の角度は、例えば、１０度以上４０度以下が好ましい。ゲート電極２０の側面２０ｓをテーパ状にすることで、ゲート電極２０の上に形成される膜による被覆性が高まる。被覆性が高まることで、例えば、リーク電流を抑制できる。
【００２４】
半導体層３０は、Ｚ軸方向（基板１０から第２絶縁層１２に向かう積層方向）においてゲート電極２０と離間する。この例では、半導体層３０と、第２絶縁層１２と、の間にゲート電極２０が配置される。
【００２５】
半導体層３０は、第１部分１ｐと、第２部分ｐ２と、第３部分ｐ３と、を含む。第２部分ｐ２は、第１方向において、第１部分ｐ１と離間する。第１方向は、Ｚ軸方向（積層方向）に対して垂直である。第３部分ｐ３は、第１部分ｐ１と第２部分ｐ２との間に設けられる。半導体層３０は、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物を含む。
【００２６】
半導体層３０は、薄膜トランジスタ１１０のチャネル層となる。半導体層３０には、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（以下、ＩＧＺＯ）などのアモルファス酸化物半導体が用いられる。アモルファス酸化物半導体層においては、例えば、透過電子顕微鏡（ＴＥＭ）またはＸ線回折（ＸＲＤ）での観察において、結晶性を示す回折パターンが観察されない。
【００２７】
半導体層３０の厚さは、例えば、５ｎｍ以上１００ｎｍ以下である。半導体層３０の厚さが５ｎｍ以上のときに、良好な電気的特性が得られる。半導体層３０における膜質及び形状は、例えば、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）などで観察することができる。
【００２８】
この例において、Ｘ−Ｙ平面に投影したときに、半導体層３０の外縁３０ｒは、ゲート電極２０の外縁２０ｒの内側であることが好ましい。これにより、ゲート電極２０の外縁２０ｒに形成される電界集中部に起因する、トランジスタ特性の異常を抑制できる。
【００２９】
ゲート絶縁層２５は、ゲート電極２０と半導体層３０との間に設けられる。ゲート絶縁層２５には、例えば、酸化シリコン（例えばＳｉＯ２）、酸窒化シリコン（ＳｉＯｘＮｙ：Ｈ）、及び、窒化シリコン（ＳｉＮｘ：Ｈ）のいずれかを用いることができる。ゲート絶縁層２５には、例えば、酸化シリコン、酸窒化シリコン、及び、窒化シリコンの２つ以上の膜の積層膜を用いても良い。ゲート絶縁層２５の厚さは、例えば、１０ｎｍ以上５００ｎｍ以下である。
【００３０】
第１導電部４１は、第１部分ｐ１及び第２部分ｐ２の一方と電気的に接続される。第２導電部４２は、第１部分ｐ１及び第２部分ｐ２の他方と電気的に接続される。この例では、第１導電部４１は、第１部分ｐ１と電気的に接続され、第２導電部４２は、第２部分ｐ２と電気的に接続される。第１導電部４１は、ソース及びドレインの一方であり、第２導電部４２は、ソース及びドレインの他方である。
【００３１】
本願明細書において、電気的に接続される状態は、２つの導体が物理的に接する状態と、２つの導体が別の導体により接続される状態と、２つの導体がトランジスタやダイオードなどの電気素子を介して接続されて２つの導体に電流が流れる状態が形成可能な状態と、を含む。
【００３２】
第１導電部４１及び第２導電部４２には、例えば、チタン（Ｔｉ）膜／アルミニウム（Ａｌ）膜／チタン（Ｔｉ）膜の積層膜、モリブデン（Ｍｏ）膜／アルミニウム（Ａｌ）膜／モリブデン（Ｍｏ）膜の積層膜、または、ＩＴＯ（Indium Tin Oxide）などの各種の導電性材料が用いられる。
【００３３】
半導体層３０の第１部分ｐ１及び第２部分ｐ２に、例えばアルゴン（Ａｒ）プラズマ処理を行うことで、第１部分ｐ１及び第２部分ｐ２を低抵抗化することができる。この低抵抗化された部分を、第１導電部４１の少なくとも一部、及び、第２導電部４２の少なくとも一部として用いても良い。
【００３４】
第３絶縁層５０は、半導体層３０のうちの第１部分ｐ１及び第２部分ｐ２を除く部分を覆う。半導体層３０は、側面３０ｓを有している。側面３０ｓは、Ｘ−Ｙ平面（積層方向）に対して交差する。第３絶縁層５０は、例えば、半導体層３０の上面３０ｕ、及び、半導体層３０の側面３０ｓと、を覆う。この上面３０ｕは、例えば、第１部分ｐ１の上面、及び、第２部分ｐ２の上面を除く部分である。
【００３５】
このような構成を有する薄膜トランジスタ１１０によれば、高信頼性の薄膜トランジスタを提供することができる。
【００３６】
酸化物半導体を用いた薄膜トランジスタにおいて、特性が劣化し易い。例えば、基板１０から酸化物半導体膜（半導体層３０）に、不純物（例えば水も含む）が移動すると、薄膜トランジスタの特性が劣化する。例えば、基板１０が有機物（例えばポリイミド）を含む場合に、この現象が特に生じ易い。
【００３７】
基板１０から半導体層３０への不純物の移動を抑制するためには、第１絶縁層１１は、緻密であることが好ましい。第１絶縁層１１を高温成長することで、第１絶縁層１１は緻密になる。これにより、基板１０から半導体層３０への不純物の移動を抑制することができる。
【００３８】
一方、本願発明者の検討によると、半導体層３０中に含まれる水素濃度が過度に低くなると、半導体層３０において欠陥が生じ、薄膜トランジスタの特性が劣化することが分かった。半導体層３０中にある程度の水素が含まれるときに高い信頼性が得られる。半導体層３０に、半導体層３０の周りに設けられる、絶縁層、または、電極から、水素を供給することで、半導体層３０中における水素濃度を、所望の値に維持できる。これにより、半導体層３０における欠陥の発生を抑制できる。
【００３９】
上記のように、基板１０から半導体層３０への不純物の移動を抑制するために、第１絶縁層１１として、高温成長の緻密な膜を用いると、第１絶縁層１１における水素濃度（第１濃度）は、低くなる。このような第１絶縁層１１からは、水素は離脱し難く、第１絶縁層１１から半導体層３０に水素を十分に供給することが困難である。
【００４０】
本実施形態においては、第１絶縁層１１の上に、水素濃度が高い第２絶縁層１２を設ける。これにより、第２絶縁層１２から半導体層３０に、必要な水素を供給でき、半導体層３０における水素濃度を適正な値に維持できる。
【００４１】
本実施形態においては、基板１０からの半導体層３０への不純物の移動を抑制しつつ、半導体層３０における水素濃度を適正に維持し、欠陥の発生を抑制できる。これにより、高信頼性の薄膜トランジスタが提供できる。
【００４２】
第１絶縁層１１における水素密度は、例えば、１×１０２１／ｃｍ３以上５×１０２２／ｃｍ３以下である。第２絶縁層１２における水素密度は、例えば、２×１０２１／ｃｍ３以上５×１０２２／ｃｍ３以下である。
【００４３】
本実施形態において、第１絶縁層１１は緻密であり、第２絶縁層１２は、第１絶縁層１１よりも緻密ではない。例えば、第２絶縁層１２の密度は、第１絶縁層１１の密度よりも低い。例えば、第２絶縁層１２の屈折率は、第１絶縁層１１の屈折率よりも低い。
【００４４】
本実施形態において、例えば、第１絶縁層１１は、窒化シリコン、または、酸窒化シリコンを含む。第２絶縁層１２は、酸化シリコン、窒化シリコン、または、酸窒化シリコンを含む。この例において、第２絶縁層１２の屈折率は、第１絶縁層１１の屈折率よりも低い。
【００４５】
本実施形態において、ゲート絶縁層２５は、第２水素濃度よりも低い水素濃度を有しても良い。すなわち、第２絶縁層１２における水素濃度は、ゲート絶縁層２５における水素濃度よりも高くてもよい。
【００４６】
例えば、酸化物半導体を用いた薄膜トランジスタ１１０において、ゲート絶縁層２５と半導体層３０との界面を高品質にすることで、高い信頼性が得られる。例えば、ゲート絶縁層２５として、高温成膜の絶縁膜を用いる。これにより、ゲート絶縁層２５と半導体層３０との界面の品質が高まる。高温成膜のゲート絶縁層２５においては、ゲート絶縁層２５に含まれる水素の濃度は低い。このようなゲート絶縁層２５からは、半導体層３０に水素を供給することは困難である。このとき、第２絶縁層１２における水素濃度を、ゲート絶縁層２５における水素濃度よりも高くすることで、第２絶縁層１２から半導体層３０に、必要な水素を供給できる。これにより、ゲート絶縁層２５と半導体層３０との界面の品質を高めつつ、半導体層３０における水素濃度を適正にできる。
【００４７】
例えば、第２絶縁層１２の密度は、ゲート絶縁層２５の密度よりも低い。例えば、第２絶縁層１２の屈折率は、ゲート絶縁層２５の屈折率よりも低い。
【００４８】
さらに、実施形態において、第３絶縁層５０は、第２水素濃度よりも低い水素濃度を有してもよい。すなわち、第２絶縁層１２における水素濃度は、第３絶縁層５０における水素濃度よりも高くてもよい。
【００４９】
例えば、第２絶縁層１２の密度は、第３絶縁層５０の密度よりも低い。例えば、第２絶縁層１２の屈折率は、第３絶縁層５０の屈折率よりも低い。
【００５０】
例えば、第３絶縁層５０は、半導体層３０の上に、半導体層３０の一部に接して設けられる。第３絶縁層５０は、チャネル保護層として機能する。第３絶縁層５０の品質を高めることで、高い信頼性が得られる。例えば、第３絶縁層５０を２００℃以上２５０℃以下の温度で成膜することで、品質の高い第３絶縁層５０が得られる。このような第３絶縁層５０においては、第３絶縁層５０に含まれる水素の濃度は低い。このような第３絶縁層５０からは、半導体層３０に水素を供給することは困難である。このとき、第２絶縁層１２における水素濃度を、第３絶縁層５０における水素濃度よりも高くすることで、第２絶縁層１２から半導体層３０に、必要な水素を供給できる。これにより、チャネル保護層として機能する第３絶縁層５０の品質を高めつつ、半導体層３０における水素濃度を適正にできる。
【００５１】
第２絶縁層１２には、例えば、含まれる水素濃度を除いて、第１絶縁層１１の材料と同じ材料を用いることができる。第２絶縁層１２に、第１絶縁層１１の材料とは異なる材料を用いても良い。  
第２絶縁層１２には、例えば、含まれる水素濃度を除いて、ゲート絶縁層２５の材料と同じ材料を用いても良い。第２絶縁層１２に、ゲート絶縁層２５の材料とは異なる材料を用いても良い。  
第２絶縁層１２には、例えば、含まれる水素濃度を除いて、第３絶縁層５０の材料と同じ材料を用いても良い。第２絶縁層１２に、第３絶縁層５０の材料とは異なる材料を用いても良い。
【００５２】
この例では、半導体層３０の側面３０ｓは、Ｚ軸方向に対して傾斜していている。すなわち、半導体層３０の側面３０ｓは、テーパ状である。例えば、半導体層３０の上側部分の、Ｚ軸方向に対して垂直な方向に沿う幅は、半導体層３０の下側部分の、その方向に沿う幅よりも狭い。これにより、第３絶縁層５０による半導体層３０の被覆性が高まり、さらに、高い信頼性が得られる。
【００５３】
以下、本実施形態に係る薄膜トランジスタ１１０の製造方法の例について説明する。  
図２（ａ）〜図２（ｈ）は、第１の実施形態に係る薄膜トランジスタの製造方法を例示する工程順模式的断面図である。  
これらの図は、図１（ａ）のＡ１−Ａ２線断面に対応する断面図である。  
図２（ａ）に表したように、基板１０を準備する。基板１０の表面には、例えば、ポリイミドなどの樹脂層が形成されていても良い。
【００５４】
図２（ｂ）に表したように、基板１０の上に、第１絶縁層１１を形成する。第１絶縁層１１の形成には、例えば、プラズマＣＶＤ法が用いられる。第１絶縁層１１の成膜温度は、例えば３００℃以上４００℃以下である。
【００５５】
図２（ｃ）に表したように、第１絶縁層１１の上に、第２絶縁層１２を形成する。第２絶縁層１２の形成には、例えば、ＰＥＣＶＤ法が用いられる。第２絶縁層１２の成膜温度は、例えば、２５℃以上２３０℃以下である。第２絶縁層１２の成膜温度は、２５℃以上２００℃以下であることがさらに好ましい。以上により、基板部１５が形成される。
【００５６】
第２絶縁層１２の上に、ゲート電極２０、ゲート絶縁層２５及び半導体層３０を含む構造体３５を形成する（図２（ｇ）参照）。  
この例では、図２（ｄ）に表したように、第２絶縁層１２の上にゲート電極２０を形成する。例えば、ゲート電極２０となる導電膜を形成し、フォトリソグラフィとエッチングによりその導電膜を加工して、ゲート電極２０が形成される。ゲート電極２０の側面２０ｓにテーパ形状が形成されても良い。
【００５７】
図２（ｅ）に表したように、ゲート電極２０を覆うように、ゲート絶縁層２５を形成する。
【００５８】
図２（ｆ）に表したように、水素を含有した雰囲気でのアニール処理を行う。このアニール処理における水素濃度は、例えば、０．５％以上１０％以下である。このアニール処理における温度は、例えば１６０℃以上３００℃以下である。
【００５９】
図２（ｇ）に表したように、ゲート絶縁層２５の上に、半導体層３０を形成する。これにより、ゲート電極２０、ゲート絶縁層２５及び半導体層３０を含む構造体３５が形成される。
【００６０】
図２（ｈ）に表したように、半導体層３０の上に、第３絶縁層５０となる絶縁膜を形成し、半導体層３０の第１部分ｐ１に届く第１孔４１ｈと、半導体層３０の第２部分ｐ２に届く第２孔４２ｈと、を形成する。これにより、第３絶縁層５０が形成される。
【００６１】
半導体層３０のチャネル保護層となる第３絶縁層５０には、例えば、半導体層３０よりも耐酸性が強い材料が用いられる。第３半導体層３０には、例えば、酸化シリコンが用いられる。
【００６２】
第３絶縁層５０の形成後に、アニール処理を行う。このアニール処理は、第３絶縁層５０となる絶縁膜の形成の後で、第１孔４１ｈ及び第２孔４２ｈの形成の前に実施しても良い。第１孔４１ｈ及び第２孔４２ｈを形成した後に、アニール処理を行っても良い。アニール処置における温度は、２００℃以上４００℃以下である。アニール処理は、不活性ガス雰囲気中で行われることが好ましい。アニー処理の時間は、例えば、３０分以上５時間以下である。アニール処理により、例えば、半導体層３０とゲート絶縁層２５との間の界面の欠陥が低減できる。
【００６３】
第１孔４１ｈ及び第２孔４２ｈに導電材料を埋め込んで、それぞれ、第１導電部４１及び第２導電部４２を形成する。
【００６４】
第１導電部４１及び第２導電部４２を形成した後に、アニール処理を行う。このアニール処理により、例えば、プロセスダメージが除去できる。このアニール処理の温度は、例えば、第３絶縁層５０（チャネル保護層）の形成後のアニール温度よりも低いことが好ましい。第１導電部４１及び第２導電部４２の形成後のアニール処理の温度は、例えば、２５０℃以上３００℃以下である。第１導電部４１及び第２導電部４２の形成後のアニール処理の温度が３００℃以上であるときは、例えば、第１導電部４１及び第２導電部４２として用いた金属と半導体層３０とが反応し、金属が半導体層３０中に拡散し、信頼性を劣化させる場合がある。第１導電部４１及び第２導電部４２の形成後のアニール処理は、例えば、不活性ガス雰囲気で行うことが好ましい。  
以上により、薄膜トランジスタ１１０が形成できる。
【００６５】
以下、薄膜トランジスタの特性の例について説明する。  
図３（ａ）及び図３（ｂ）は、薄膜トランジスタの特性を例示するグラフ図である。  
図３（ａ）は、本実施形態に係る薄膜トランジスタ１１０の特性を例示している。図３（ｂ）は、参考例の薄膜トランジスタ１１９（構成は図示しない）の特性を例示している。薄膜トランジスタ１１９においては、第２絶縁層１２が第１絶縁層１１と同様の条件で形成されている。すなわち、薄膜トランジスタ１１９においては、第２絶縁層１２における水素濃度は、第１絶縁層１１と同様に低い。そして、薄膜トランジスタ１１９においては、第２絶縁層１２における水素濃度は、ゲート絶縁層２５における水素濃度よりも低い。これらの図における横軸は、ゲート電圧ＶＧ（ボルト：Ｖ）である。縦軸は、ソース−ドレイン電流ＩＤ（アンペア：Ａ）である。これらの特性において、ドレイン電圧Ｖｄは、１５Ｖである。
【００６６】
図３（ｂ）に示したように、薄膜トランジスタ１１９においては、しきい値電圧は約１０Ｖである。ＢＴＳ試験後における薄膜トランジスタ１１９のしきい値電圧は、１Ｖ以上、正側にシフトする。このように、参考例の薄膜トランジスタ１１９においては、初期特性においてしきい値電圧が高く、ＢＴＳ試験後の特性変動が大きい。
【００６７】
これに対して、本実施形態に係る薄膜トランジスタ１１０においては、しきい値電圧は約０Ｖである。ＢＴＳ試験後における薄膜トランジスタ１１０のしきい値電圧は、初期特性と実質的に同じである。このように、本実施形態に係る薄膜トランジスタ１１０においては、初期特性においてしきい値電圧が低く、ＢＴＳ試験後の特性変動が小さい。
【００６８】
以上説明した薄膜トランジスタ１１０は、ボトムゲート構造を有する。実施形態は、以下のように、トップゲート構造にも適用できる。
【００６９】
（第２の実施形態）  
図４（ａ）及び図４（ｂ）は、第２の実施形態に係る薄膜トランジスタを例示する模式的断面図である。  
図４（ｂ）は、図４（ａ）のＡ１−Ａ２線断面図である。  
図４（ａ）及び図４（ｂ）に表したように、第２の実施形態に係る薄膜トランジスタ１２０も、基板部１５と、ゲート電極２０と、半導体層３０と、ゲート絶縁層２５と、第１導電部４１と、第２導電部４２と、第３絶縁層５０と、を含む。基板部１５は、基板１０と、第１絶縁層１１と、第２絶縁層１２と、を含む。薄膜トランジスタ１２０においても、ゲート電極２０、半導体層３０、ゲート絶縁層２５、第１導電部４１、第２導電部４２及び第３絶縁層５０は、基板部１５の上に設けられる。
【００７０】
薄膜トランジスタ１２０においては、半導体層３０は、ゲート電極２０と、基板部１５（第２絶縁層１２）と、の間に配置される。第２絶縁層１２の上に、半導体層３０が設けられ、半導体層３０の上にゲート絶縁層２５が設けられ、ゲート絶縁層２５の上にゲート電極２０が設けられる。すなわち、薄膜トランジスタ１２０は、トップゲート構造を有する。
【００７１】
半導体層３０は、第２絶縁層１２に接する。ゲート絶縁層２５は、半導体層３０とゲート電極２０との間に設けられ、半導体層３０とゲート電極２０とに接する。
【００７２】
この例では、半導体層３０は、第１部分ｐ１と、第１方向（例えばＸ軸方向）において第１部分ｐ１と離間する第２部分ｐ２と、第１部分ｐ１と第２部分ｐ２との間に設けられた第３部分ｐ３と、を含む。
【００７３】
第１導電部４１は、第１部分ｐ１と電気的に接続される。第２導電部４２は、第２部分ｐ２と電気的に接続される。第３絶縁層５０は、半導体層３０のうちの第１部分ｐ１及び第２部分ｐ２を除く部分を覆う。
【００７４】
半導体層３０は、Ｘ−Ｙ平面（積層方向であるＺ軸方向に対して垂直な平面）に対して交差する側面３０ｓを有する。この例でも、第３絶縁層５０は、半導体層３０の側面３０ｓを覆う。これにより、半導体層３０の特性の変動が抑制し易くできる。
【００７５】
薄膜トランジスタ１２０における基板部１５、半導体層３０、ゲート絶縁層２５、ゲート電極２０、第１導電部４１、第２導電部４２及び第３絶縁層５０には、第１の実施形態に関して説明した構成及び材料を適用できる。
【００７６】
薄膜トランジスタ１２０においても、第２絶縁層１２における水素濃度は、第１絶縁層１１における水素濃度よりも高い。
【００７７】
本実施形態においても、第１絶縁層１１を高温成長することで、第１絶縁層１１は緻密になり、基板１０から半導体層３０への不純物の移動を抑制できる。このとき、第１絶縁層１１における水素濃度は、低くなる。このような第１絶縁層１１の上に、水素濃度が高い第２絶縁層１２を設けることで、第２絶縁層１２から半導体層３０に、必要な水素を供給でき、半導体層３０における水素濃度を適正な値に維持できる。
【００７８】
本実施形態においても、基板１０からの半導体層３０への不純物の移動を抑制しつつ、半導体層３０における水素濃度を適正に維持し、欠陥の発生を抑制できる。これにより、高信頼性の薄膜トランジスタが提供できる。
【００７９】
本実施形態においても、第２絶縁層１２における水素濃度を、ゲート絶縁層２５における水素濃度よりも高くしても良い。これにより、第２絶縁層１２から半導体層３０に、必要な水素を供給できる。これにより、ゲート絶縁層２５と半導体層３０との界面の品質を高めつつ、半導体層３０における水素濃度を適正にできる。
【００８０】
例えば、第２絶縁層１２の密度は、ゲート絶縁層２５の密度よりも低い。例えば、第２絶縁層１２の屈折率は、ゲート絶縁層２５の屈折率よりも低い。
【００８１】
さらに、本実施形態においても、第２絶縁層１２における水素濃度は、第３絶縁層５０における水素濃度よりも高くてもよい。例えば、第２絶縁層１２の密度は、第３絶縁層５０の密度よりも低い。例えば、第２絶縁層１２の屈折率は、第３絶縁層５０の屈折率よりも低い。
【００８２】
この例においても、半導体層３０の側面３０ｓは、Ｚ軸方向に対して傾斜している。ゲート電極２０の側面２０ｓも、Ｚ軸方向に対して傾斜している。これにより、これらの上に設けられる層による被覆性が良くなり、信頼性がさらに高くできる。
【００８３】
以下、本実施形態に係る薄膜トランジスタ１２０の製造方法の例について説明する。  
図５（ａ）〜図５（ｈ）は、第２の実施形態に係る薄膜トランジスタの製造方法を例示する工程順模式的断面図である。  
これらの図は、図４（ａ）のＡ１−Ａ２線断面に対応する断面図である。  
図５（ａ）に表したように、基板１０を準備する。  
図５（ｂ）に表したように、基板１０の上に、第１絶縁層１１を形成する。  
図５（ｃ）に表したように、第１絶縁層１１の上に、第２絶縁層１２を形成する。基板１０．第１絶縁層１１及び第２絶縁層１２の形成には、第１の実施形態に関して説明した方法及び条件を用いることができる。
【００８４】
第２絶縁層１２の上に、ゲート電極２０、ゲート絶縁層２５及び半導体層３０を含む構造体３５を形成する（図５（ｆ）参照）。  
この例では、図５（ｄ）に表したように、第２絶縁層１２の上に半導体層３０を形成する。  
図５（ｅ）に表したように、半導体層３０を覆うように、ゲート絶縁層２５となるゲート絶縁膜２５ｆを形成し、ゲート絶縁層２５の上に、ゲート電極２０となるゲート電極膜２０ｆを形成する。  
図５（ｆ）に表したように、ゲート電極膜２０ｆ及びゲート絶縁膜２５ｆを加工して、ゲート電極２０及びゲート絶縁層２５をそれぞれ形成する。これにより、ゲート電極２０、ゲート絶縁層２５及び半導体層３０を含む構造体３５が形成される。
【００８５】
図５（ｇ）に表したように、ゲート電極２０を覆うように、第３絶縁層５０となる第３絶縁膜５０ｆを形成する。
【００８６】
図５（ｈ）に表したように、第３絶縁膜５０ｆに、半導体層３０の第１部分ｐ１に届く第１孔４１ｈと、半導体層３０の第２部分ｐ２に届く第２孔４２ｈと、を形成する。これにより、第３絶縁層５０が形成される。
【００８７】
第３絶縁層５０には、例えば、酸化シリコンが用いられる。第３絶縁層５０または第３絶縁膜５０ｆの形成後に、アニール処理を行う。このアニール処理は、第１孔４１ｈ及び第２孔４２ｈの形成の前に実施しても良い。第１孔４１ｈ及び第２孔４２ｈの形成の後に、アニール処理を行っても良い。アニール処置における温度は、２００℃以上４００℃以下である。アニール処理は、不活性ガス雰囲気中で行われることが好ましい。アニー処理の時間は、例えば、３０分以上５時間以下である。
【００８８】
第１孔４１ｈ及び第２孔４２ｈに導電材料を埋め込んで、それぞれ、第１導電部４１及び第２導電部４２を形成する。この例でも、第１導電部４１及び第２導電部４２の形成後に、アニール処理を行う。このアニール処理の温度は、例えば、第３絶縁層５０の形成後のアニール温度よりも低いことが好ましい。第１導電部４１及び第２導電部４２の形成後のアニール処理の温度は、例えば、２５０℃以上３００℃以下である。第１導電部４１及び第２導電部４２の形成後のアニール処理は、例えば、不活性ガス雰囲気で行うことが好ましい。  
以上により、薄膜トランジスタ１２０が形成できる。
【００８９】
本実施形態に係る薄膜トランジスタ１２０においても、しきい値電圧は約０Ｖであり、ＢＴＳ試験後における薄膜トランジスタ１１０のしきい値電圧は、初期特性と実質的に同じである。このように、本実施形態に係る薄膜トランジスタ１２０においても、初期特性においてしきい値電圧が低く、ＢＴＳ試験後の特性変動が小さい。
【００９０】
（第３の実施形態）  
本実施形態は、第１の実施形態に係る薄膜トランジスタを用いた表示装置にかかる。  
図６は、第３の実施形態に係る表示装置を例示する模式図である。  
図６に表したように、本実施形態に係る表示装置２１０は、基板部１５と、複数の薄膜トランジスタ１１０と、複数の画素電極６０と、表示層７０と、を含む。基板部１５の上に、複数の薄膜トランジスタ１１０と、複数の画素電極６０と、表示層７０と、が設けられる。
【００９１】
この例では、基板部１５の上に、複数の制御線１６１と、複数の信号線１６２と、電源線１６３と、がさらに設けられる。制御線１６１と信号線１６２とは互いに交差する。複数の制御線１６１と、複数の信号線１６２と、の交差部のそれぞれに、画素６１が設けられる。
【００９２】
１つの画素６１には、書き込みトランジスタ１５１と、駆動トランジスタ１５２と、キャパシタ１５３と、画素電極６０と、が設けられる。例えば、画素電極６０と対向電極６５との間に表示層７０が設けられる。表示層７０として、例えば、有機発光層を用いることができる。
【００９３】
書き込みトランジスタ１５１と、駆動トランジスタ１５２と、に、第１の実施形態に関して説明した薄膜トランジスタ１１０を用いることができる。ただし、表示装置２１０においては、１つの基板部１５の上に複数の薄膜トランジスタが設けられるので、薄膜トランジスタは、基板部１５とは別体とする。
【００９４】
以下、１つの画素について説明する。  
書き込みトランジスタ１５１のソースに、信号線１６２が接続される。書き込みトランジスタ１５１のゲートに制御線１６１が接続される。書き込みトランジスタ１５１のドレインに、駆動トランジスタ１５２のゲートが接続される。駆動トランジスタ１５２のドレインは、電源線１６３に接続される。電源線１６３は、例えば、電源電位Ｖｄｄに設定される。駆動トランジスタ１５２のゲートに、キャパシタ１５３の一端が接続され、駆動トランジスタ１５２のドレインに、キャパシタ１５３の他端が接続される。駆動トランジスタ１５２のソースに画素電極６０が接続される。画素電極６０と対向電極６５との間に、表示層７０が設けられる。表示層７０として有機発光層を用いる場合には、例えば、画素電極６０はアノードとなり、対向電極６５はカソードとなる。
【００９５】
制御線１６１は、制御線駆動部１６１ａに接続される。信号線１６２は、信号線駆動部１６２ａに接続される。制御線駆動部１６１ａ及び信号線駆動部１６２ａは、制御部１６４に接続される。制御線駆動部１６１ａ、信号線駆動部１６２ａ、及び、制御部１６４の少なくとも一部は、基板部１５の上に設けても良く、基板部１５とは別に設けても良い。
【００９６】
制御線１６１に順次信号が供給され、書き込みトランジスタ１５１及び駆動トランジスタ１５２が動作し、信号線１６２に供給される信号に応じた電荷が画素電極６０に供給される。電荷は、駆動トランジスタ１５２を介して、画素電極６０に供給される。表示層７０においては、画素電極６０の電荷に応じて、例えば、発光する。表示層７０において、画素電極６０の電荷に応じて、光学特性が変化しても良い。これにより、表示が行われる。
【００９７】
以下、１つの画素の構成の例についてさらに説明する。  
図７は、第３の実施形態に係る表示装置を例示する模式的断面図である。  
図７に表したように、基板部１５には、基板１０、第１絶縁層１１及び第２絶縁層１２が設けられる。基板１０、第１絶縁層１１及び第２絶縁層１２には、第１の実施形態に関して説明した構成及び材料が適用できる。
【００９８】
薄膜トランジスタ１１０（複数の薄膜トランジスタ１１０のそれぞれ）は、ゲート電極２０と、半導体層３０と、ゲート絶縁層２５と、第１導電部４１と、第２導電部４２と、第３絶縁層５０と、を含む。
【００９９】
ゲート電極２０は、第２絶縁層１２の上に設けられる。この例では、ゲート電極２０は、第２絶縁層１２に接する。半導体層３０は、積層方向においてゲート電極２０と離間する。半導体層３０は、第１部分ｐ１と、第２部分ｐ２と、第３部分ｐ３と、を含む。半導体層３０には、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物が用いられる。ゲート絶縁層２５は、ゲート電極２０と半導体層３０との間に設けられる。
【０１００】
第１導電部４１は、第１部分ｐ１と電気的に接続される。第２導電部４２は、第２部分ｐ２と電気的に接続される。第３絶縁層５０は、半導体層３０のうちの第１部分ｐ１及び第２部分ｐ２を除く部分を覆う。  
表示装置２１０においては、ボトムゲート構造の薄膜トランジスタ１１０が用いられている。
【０１０１】
複数の画素電極６０のそれぞれは、複数の薄膜トランジスタ１１０のそれぞれの第１導電部４１及び第２導電部４２の一方と接続される。
【０１０２】
表示層７０においては、複数の薄膜トランジスタ１１０のそれぞれを介して複数の画素電極６０のそれぞれに供給される電荷に応じて、発光、並びに、吸収性、反射性、散乱性、屈折性及び旋光性の少なくともいずれかの光学特性の変化、のいずれかを生じる。
【０１０３】
画素電極６０には、例えば、ＩＴＯ（Indium Tin Oxide）などが用いられる。
【０１０４】
表示層７０として、例えば、有機発光層が用いられる。表示層７０として、例えば、液晶層を用いても良い。  
表示装置２１０により、高信頼性の表示装置が提供できる。
【０１０５】
（第４の実施形態）  
本実施形態は、第２の実施形態に係る薄膜トランジスタ（トップゲート構造の薄膜トランジスタ）を用いた表示装置にかかる。本実施形態に係る表示装置も図６に関して説明した構成を有することができる。書き込みトランジスタ１５１と、駆動トランジスタ１５２と、に、第２の実施形態に関して説明した薄膜トランジスタ１２０を用いることができる。表示装置においては、１つの基板部１５の上に複数の薄膜トランジスタが設けられるため、薄膜トランジスタは、基板部１５とは別体とする。
【０１０６】
以下、１つの画素の構成の例についてさらに説明する。  
図８は、第４の実施形態に係る表示装置を例示する模式的断面図である。  
図８に表したように、本実施形態に係る表示装置２２０においては、基板部１５の上に、第２の実施形態に関して説明した薄膜トランジスタ１２０が設けられる。薄膜トランジスタ１２０（複数の薄膜トランジスタ１２０のそれぞれ）は、ゲート電極２０と、半導体層３０と、ゲート絶縁層２５と、第１導電部４１と、第２導電部４２と、第３絶縁層５０と、を含む。
【０１０７】
半導体層３０は、第２絶縁層１２の上に設けられる。この例では、半導体層３０は、第２絶縁層１２に接する。ゲート電極２０の上にゲート絶縁層２５が設けられ、ゲート絶縁層２５の上にゲート電極２０が設けられる。第１導電部４１は、半導体層３０の第１部分ｐ１と電気的に接続される。第２導電部４２は、半導体層３０の第２部分ｐ２と電気的に接続される。第３絶縁層５０は、半導体層３０のうちの第１部分ｐ１及び第２部分ｐ２を除く部分を覆う。
【０１０８】
表示装置２２０における、複数の画素電極６０及び表示層７０に関しては、表示装置２１０と同様とすることができる。  
表示装置２２０により、高信頼性の表示装置が提供できる。
【０１０９】
（第５の実施形態）  
本実施形態は、薄膜トランジスタの製造方法に係る。  
図９は、第５の実施形態に係る薄膜トランジスタの製造方法を例示するフローチャート図である。  
図９に表したように、本実施形態に係る製造方法は、基板１０の上に第１温度で、第１水素濃度を有する第１絶縁層１１を形成する工程（ステップＳ１１０）を含む。
【０１１０】
本製造方法は、第１絶縁層１１の上に、第１温度よりも低い第２温度で、第１水素濃度よりも高い第２水素濃度を有する第２絶縁層１２を形成する工程（ステップＳ１２０）を含む。
【０１１１】
本製造方法は、構造体３５を形成する工程（ステップＳ１３０）を含む。構造体３５は、第２絶縁層１２の上に設けられたゲート電極２０と、基板１０から第２絶縁層１２に向かう積層方向（Ｚ軸方向）においてゲート電極２０と離間し、第１部分ｐ１と、積層方向に対して垂直な第１方向において第１部分ｐ１と離間する第２部分ｐ２と、第１部分ｐ１と第２部分ｐ２との間に設けられた第３部分ｐ３と、を含み、インジウム、ガリウム及び亜鉛の少なくともいずれかを含む酸化物の半導体層３０と、ゲート電極２０と半導体層３０との間に設けられたゲート絶縁層２５と、を含む。
【０１１２】
本製造方法は、半導体層３０のうちの第１部分ｐ１及び第２部分ｐ２を除く部分を覆う第３絶縁層５０を形成する工程（ステップＳ１４０）を含む。
【０１１３】
本製造方法は、第１部分ｐ１及び第２部分ｐ２の一方と電気的に接続された第１導電部４１と、第１部分ｐ１及び第２部分ｐ２の他方と電気的に接続された第２導電部４２と、を形成する工程（ステップＳ１５０）を含む。  
本実施形態によれば、高信頼性の薄膜トランジスタの製造方法を提供できる。
【０１１４】
構造体３５を形成する工程（ステップＳ１３０）の例について説明する。  
図１０は、第５の実施形態に係る別の薄膜トランジスタの製造方法を例示するフローチャート図である。  
図１０に表したように、構造体３５を形成する工程（ステップＳ１３０）は、第２絶縁層１２の上に、ゲート電極２０を形成する工程（ステップＳ１３１）を含む。  
構造体３５を形成する工程（ステップＳ１３０）は、ゲート電極２０の上に、ゲート絶縁層２５を形成する工程（ステップＳ１３２）を含む。  
構造体３５を形成する工程（ステップＳ１３０）は、ゲート絶縁層２５の上に、半導体層３０を形成する工程（ステップＳ１３３）をさらに含む。  
この製造方法においては、例えば、図２（ａ）〜図２（ｈ）に関して説明した処理を行う。
【０１１５】
図１１は、第５の実施形態に係る別の薄膜トランジスタの製造方法を例示するフローチャート図である。  
図１０に表したように、構造体３５を形成する工程（ステップＳ１３０）は、第２絶縁層１２の上に、半導体層３０を形成する工程（ステップＳ１３３ａ）を含む。  
構造体３５を形成する工程（ステップＳ１３０）は、半導体層３０の上に、ゲート絶縁層２５を形成する工程（ステップＳ１３２ａ）を含む。  
構造体３５を形成する工程（ステップＳ１３０）は、ゲート絶縁層２５の上に、ゲート電極２０を形成する工程（ステップＳ１３１ａ）をさらに含む。  
この製造方法においては、例えば、図５（ａ）〜図５（ｈ）に関して説明した処理を行う。
【０１１６】
（第６の実施形態）  
本実施形態は、表示装置の製造方法に係る。  
図１２は、第６の実施形態に係る表示装置の製造方法を例示するフローチャート図である。  
図１２に表したように、本製造方法は、図９に関して説明したステップＳ１１０〜Ｓ１５０を含む。
【０１１７】
すなわち、本製造方法は、基板１０の上に第１温度で、第１水素濃度を有する第１絶縁層１１を形成する工程（ステップＳ１１０）を含む。
【０１１８】
本製造方法は、第１絶縁層１１の上に、第１温度よりも低い第２温度で、第１水素濃度よりも高い第２水素濃度を有する第２絶縁層１２を形成する工程（ステップＳ１２０）を含む。これにより、基板１０と第１絶縁層１１と第２絶縁層１２とを含む基板部１５が形成される。
【０１１９】
基板部１５の上に複数の薄膜トランジスタを形成する。複数の薄膜トランジスタを形成する工程は、構造体３５を形成する工程（ステップＳ１３０）と、第３絶縁層５０を形成する工程（ステップＳ１４０）と、第１導電部４１及び第２導電部４２を形成する工程（ステップＳ１５０）と、を含む。
【０１２０】
構造体３５を形成する工程は、図１０及び図１１に関して説明した処理を含むことができる。
【０１２１】
本製造方法は、それぞれが複数の薄膜トランジスタのそれぞれの第１導電部４１及び第２導電部４２の一方と接続された複数の画素電極６０を形成する工程（ステップＳ１６０）を含む。
【０１２２】
本製造方法は、複数の画素電極６０のそれぞれの電位に応じて、発光、並びに、吸収性、反射性、散乱性、屈折性及び旋光性の少なくともいずれかの光学特性の変化、のいずれかを生じる表示層７０を形成する工程（ステップＳ１７０）を含む。  
本実施形態によれば、高信頼性の表示装置の製造方法を提供できる。
【０１２３】
実施形態によれば、高信頼性の表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法が提供できる。
【０１２４】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０１２５】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、薄膜トランジスタに含まれる基板、第１〜第３絶縁層、ゲート電極、ゲート絶縁層、半導体層、及び、第１、第２導電部、並びに、表示装置に含まれる画素電極及び表示層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２６】
その他、本発明の実施の形態として上述した表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２７】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１２８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２９】
１０…基板、  １１…第１絶縁層、  １２…第２絶縁層、  １５…基板部、  ２０…ゲート電極、  ２０ｆ…ゲート電極膜、  ２０ｒ…外縁、  ２０ｓ…側面、  ２５…ゲート絶縁層、  ２５ｆ…ゲート絶縁膜、  ３０…半導体層、  ３０ｒ…外縁、  ３０ｓ…側面、  ３０ｕ…上面、  ３５…構造体、  ４１…第１導電部、  ４１ｈ…第１孔、  ４２…第２導電部、  ４２ｈ…第２孔、  ５０…第３絶縁層、  ５０ｆ…第３絶縁膜、  ６０…画素電極、  ６１…画素、  ６５…対向電極、  ７０…表示層、  １１０、１１９、１２０…薄膜トランジスタ、  １５１…書き込みトランジスタ、  １５２…駆動トランジスタ、  １５３…キャパシタ、  １６１…制御線、  １６１ａ…制御線駆動部、  １６２…信号線、  １６２ａ…信号線駆動部、  １６３…電源線、  １６４…制御部、  ２１０、２２０…表示装置、  ＩＤ…ソース−ドレイン電流、  ＶＧ…ゲート電圧、  ｐ１〜ｐ３…第１〜第３部分
【図１】
2014183238.tif 000003
【図２】
2014183238.tif 000004
【図３】
2014183238.tif 000005
【図４】
2014183238.tif 000006
【図５】
2014183238.tif 000007
【図６】
2014183238.tif 000008
【図７】
2014183238.tif 000009
【図８】
2014183238.tif 000010
【図９】
2014183238.tif 000011
【図１０】
2014183238.tif 000012
【図１１】
2014183238.tif 000013
【図１２】
2014183238.tif 000014