(57)【要約】【課題】感度の低下を抑制しつつ、転送悪化を防止することができるようにする。【解決手段】光電変換部１３９Ａは、画素単位で入射光の光量に応じた電荷を発生する。蓄積部１３９Ｂは、光電変換部１３９Ａで発生した画素単位の電荷を分割して蓄積する。素子分離部１４０は、画素単位の光電変換部１３９Ａの境界に形成される。素子分離部１４１は、画素の分割単位の蓄積部１３９Ｂの境界に形成される。本開示は、例えば、ＣＭＯＳイメージセンサ等に適用することができる。【選択図】図７
2014183064.tif 000002
【特許請求の範囲】
【請求項１】
画素単位で入射光の光量に応じた電荷を発生する光電変換部と、
前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部と、
画素単位の前記光電変換部の境界に形成される第１の素子分離部と、
画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部と
を有する基板
を備える固体撮像素子。
【請求項２】
前記光電変換部は、前記蓄積部より前記入射光が照射される側に形成され、
前記第１の素子分離部は、前記第２の素子分離部より前記入射光が照射される側に形成される
請求項１に記載の固体撮像素子。
【請求項３】
前記第１の素子分離部の前記基板の上に設けられる前記入射光を遮光する遮光部
をさらに備える
請求項１に記載の固体撮像素子。
【請求項４】
前記光電変換部の前記基板の上に設けられる、前記光電変換部に対応する画素に割り当てられた色のカラーフィルタ
をさらに備える
請求項１に記載の固体撮像素子。
【請求項５】
前記光電変換部の前記基板の上に設けられる、前記光電変換部への入射光を集光するレンズ
をさらに備える
請求項１に記載の固体撮像素子。
【請求項６】
固体撮像装置の製造装置が、
基板に画素単位で入射光の光量に応じた電荷を発生する光電変換部を形成する光電変換部形成ステップと、
前記基板に前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部を形成する蓄積部形成ステップと、
前記基板に画素単位の前記光電変換部の境界に形成される第１の素子分離部を形成する第１の素子分離部形成ステップと、
前記基板に画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部を形成する第２の素子分離部形成ステップと
を含む製造方法。
【請求項７】
画素単位で入射光の光量に応じた電荷を発生する光電変換部と、
前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部と、
画素単位の前記光電変換部の境界に形成される第１の素子分離部と、
画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部と
を有する基板
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子および製造方法、並びに電子機器に関し、特に、感度の低下を抑制しつつ、転送悪化を防止することができるようにした固体撮像素子および製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
近年、固体撮像素子において、高感度化を実現するために、画素サイズを大きして受光面の面積を拡大することが考えられている。しかしながら、画素サイズが大きくなると、転送長が長くなり、転送効率が悪化する。
【０００３】
そこで、画素を分割し、分割画素それぞれに対して転送トランジスタを設けることにより、転送長を短くして転送効率の悪化を防止するとともに、低電圧化を可能にする手法が考案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２３９０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した手法では、分割画素間に分割画素を分離する素子分離部を形成する必要があるため、フォトダイオードの開口面積が小さくなり、感度が低下する。
【０００６】
本開示は、このような状況に鑑みてなされたものであり、感度の低下を抑制しつつ、転送悪化を防止することができることができるようにするものである。
【課題を解決するための手段】
【０００７】
本開示の第１の側面の固体撮像素子および電子機器は、画素単位で入射光の光量に応じた電荷を発生する光電変換部と、前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部と、画素単位の前記光電変換部の境界に形成される第１の素子分離部と、画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部とを有する基板を備える。
【０００８】
本開示の第１の側面においては、光電変換部が、画素単位で入射光の光量に応じた電荷を発生し、蓄積部が、前記光電変換部で発生した画素単位の前記電荷を分割して蓄積し、第１の素子分離部が、画素単位の前記光電変換部の境界に形成され、第２の素子分離部が、画素の分割単位の前記蓄積部の境界に形成される。
【０００９】
本開示の第２の側面の製造方法は、固体撮像装置の製造装置が、基板に画素単位で入射光の光量に応じた電荷を発生する光電変換部を形成する光電変換部形成ステップと、前記基板に前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部を形成する蓄積部形成ステップと、前記基板に画素単位の前記光電変換部の境界に形成される第１の素子分離部を形成する第１の素子分離部形成ステップと、前記基板に画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部を形成する第２の素子分離部形成ステップとを含む製造方法である。
【００１０】
本開示の第２の側面においては、基板に画素単位で入射光の光量に応じた電荷を発生する光電変換部が形成され、前記基板に前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部が形成され、前記基板に画素単位の前記光電変換部の境界に形成される第１の素子分離部が形成され、前記基板に画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部が形成される。
【発明の効果】
【００１１】
本開示の第１の側面によれば、感度の低下を抑制しつつ、転送悪化を防止することができる。
【００１２】
また、本開示の第２の側面によれば、感度の低下を抑制しつつ、転送悪化を防止することができる固体撮像素子を製造することができる。
【図面の簡単な説明】
【００１３】
【図１】裏面照射型のCMOSイメージセンサにおける画素アレイの光の入射側から見た平面図である。
【図２】図１のＡ−Ａ´断面図である。
【図３】図２の各分割画素のポテンシャル状態の概略を示すＸ−Ｘ´断面図である。
【図４】図２の各分割画素のポテンシャル状態の概略を示すＹ−Ｙ´断面図である。
【図５】本開示を適用した固体撮像素子としての裏面照射型のＣＭＯＳイメージセンサの第１実施の形態の構成例を示すブロック図である。
【図６】図５の画素アレイ部の光の入射側から見た平面図である。
【図７】図６のＡ−Ａ´断面図である。
【図８】図７の各分割画素のポテンシャル状態の概略を示すＸ−Ｘ´断面図である。
【図９】図７の各分割画素のポテンシャル状態の概略を示すＹ−Ｙ´断面図である。
【図１０】製造装置による画素アレイ部のフォトダイオード周辺の製造方法の例を説明する図である。
【図１１】本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１４】
＜本開示の前提＞
図１は、画素を２×２個に分割する場合の固体撮像素子としての裏面照射型のCMOS（Complementary Metal-Oxide Semiconductor）イメージセンサにおける画素アレイの、光の入射側から見た平面図である。また、図２は、図１のＡ−Ａ´断面図である。
【００１５】
図１では、説明の便宜上、画素アレイに配置される２×２個の画素のみ図示している。また、図１の例では、各画素の配列がベイヤ配列となっている。即ち、左上の画素１１は赤色（Ｒ）の画素であり、右上の画素１２と左下の画素１３は緑色（Ｇ）の画素であり、右下の画素１４は青色（Ｂ）の画素である。
【００１６】
図１に示すように、各画素１１乃至１４は２×２個に分割されて、画素アレイの基板（半導体基板）１０に形成される。具体的には、画素１１は、４個の分割画素１５−１乃至１５−４として形成され、画素１２は、４個の分割画素１５−５乃至１５−８として形成される。画素１３および画素１４についても同様である。
【００１７】
なお、以下では、分割画素１５−１乃至１５−８を特に区別する必要がない場合、それらをまとめて分割画素１５という。同様に、画素１１乃至１４をまとめて画素１１Ａという。
【００１８】
また、図２に示すように、分割画素１５の基板１０の内部には、光電変換素子であるフォトダイオード１９等が設けられる。また、分割画素１５の境界の基板１０の内部には、素子分離部２０が、基板１０の光の入射側(裏面側)からその反対側（表面側）まで形成されている。
【００１９】
このように、素子分離部２０は基板１０の裏面側から表面側まで設けられているため、フォトダイオード１９の開口部２１は、素子分離部２０が形成されない場合に比べて素子分離部２０分だけ小さくなる。その結果、感度が低下する。
【００２０】
なお、図２において、フォトダイオード１９内に記載されている実線は、ポテンシャルの等高線である。
【００２１】
また、図１および図２に示すように、素子分離部２０の基板１０の裏面側の上には、入射光を遮光する遮光メタル１６が設けられる。各分割画素１５のフォトダイオード１９の基板１０の裏面側の上には、その分割画素１５を含む画素１１Ａに割り当てられた色のカラーフィルタ１７、フォトダイオード１９への入射光を集光するオンチップレンズ１８が基板１０側から順に設けられる。
【００２２】
図３は、図２の各分割画素１５のポテンシャル状態の概略を示すＸ−Ｘ´断面図であり、図４は、Ｙ−Ｙ´断面図である。
【００２３】
図３と図４に示すように、フォトダイオード１９のポテンシャルは低く、素子分離部２０のポテンシャルは高い。また、素子分離部２０の形成により、素子分離部２０の側壁間の容量は増加しており、フォトダイオード１９の飽和信号量Ｑｓは増加している。
【００２４】
但し、図３と図４に示すように、フォトダイオード１９のポテンシャルは、基板１０の表面側に比べて、裏面側の方が浅い。
【００２５】
そこで、本開示では、素子分離部２０を基板１０の表面側にだけ形成させる。これにより、転送悪化を防止するために画素１１乃至１４を分割した場合であっても、フォトダイオード１９の開口部２１の面積を維持し、感度の低下を抑制することができる。即ち、感度の低下を抑制しつつ、転送悪化を防止することができる。
【００２６】
また、ポテンシャルが深く、容量が大きく付きやすい基板１０の表面側では、素子分離部２０の側壁容量により飽和信号量Ｑｓを増加させ、ポテンシャルが浅く、容量が付きにくい基板１０の裏面側では、フォトダイオード１９の体積により飽和信号量Ｑｓを増加させることができる。従って、効率良く飽和信号量Ｑｓを増加させ、ダイナミックレンジを向上させることができる。
【００２７】
＜第１実施の形態＞
（固体撮像素子の一実施の形態の構成例）
図５は、本開示を適用した固体撮像素子としての裏面照射型のＣＭＯＳイメージセンサの第１実施の形態の構成例を示すブロック図である。
【００２８】
ＣＭＯＳイメージセンサ１００は、画素アレイ部１１１、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４、システム制御部１１５、画素駆動線１１６、垂直信号線１１７、信号処理部１１８、およびデータ格納部１１９により構成される。
【００２９】
画素アレイ部１１１、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４、システム制御部１１５、画素駆動線１１６、垂直信号線１１７、信号処理部１１８、およびデータ格納部１１９は、図示せぬ基板（チップ）に形成されている。
【００３０】
なお、ＣＭＯＳイメージセンサ１００は、信号処理部１１８とデータ格納部１１９を含まず、信号処理部１１８とデータ格納部１１９は、例えば、ＣＭＯＳイメージセンサ１００とは別の基板にＤＳＰ(Digital Signal Processor)等の外部信号処理部として設けられるようにしてもよい。
【００３１】
ＣＭＯＳイメージセンサ１００は、被写体の画像を撮像し、その画像の各画素の画素信号を出力する。
【００３２】
具体的には、画素アレイ部１１１には、入射光の光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換素子であるフォトダイオード等を有する画素が、行列状に２次元配置される。各画素は、複数（本実施の形態では２×２個）の分割画素に分割される。
【００３３】
また、画素アレイ部１１１には、行列状の画素に対して行ごとに画素駆動線１１６が図の左右方向（行方向）に形成され、列ごとに垂直信号線１１７が図の上下方向（列方向）に形成される。画素駆動線１１６の一端は、垂直駆動部１１２の各行に対応した図示せぬ出力端に接続されている。
【００３４】
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１１の各画素を行単位等で駆動する画素駆動部である。この垂直駆動部１１２の具体的な構成について図示は省略するが、垂直駆動部１１２は、読み出し走査系および掃き出し走査系の２つの走査系を有する構成となっている。
【００３５】
読み出し走査系は、各画素からの画素信号を行単位で順に読み出すように、各行を順に選択し、選択行の画素駆動線１１６と接続する出力端から選択パルス等を出力する。
【００３６】
掃き出し走査系は、フォトダイオードから不要な電荷を掃き出す(リセットする)ために、読み出し系の走査よりもシャッタスピードの時間分だけ先行して、各行の画素駆動線１１６と接続する出力端から制御パルスを出力する。この掃き出し走査系による走査により、いわゆる電子シャッタ動作が行ごとに順に行われる。ここで、電子シャッタ動作とは、フォトダイオードの電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことをいう。
【００３７】
垂直駆動部１１２の読み出し走査系によって選択された行の各画素から出力される画素信号は、垂直信号線１１７の各々を通してカラム処理部１１３に供給される。
【００３８】
カラム処理部１１３は、画素アレイ部１１１の列ごとに信号処理回路を有する。カラム処理部１１３の各信号処理回路は、選択行の各画素から垂直信号線１１７を通して出力される画素信号に対して、CDS(Correlated Double Sampling)（相関二重サンプリング）処理等のノイズ除去処理、A/D変換処理等の信号処理を行う。CDS処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１１３は、信号処理後の画素信号を一時的に保持する。
【００３９】
水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１１３の信号処理回路を順番に選択する。この水平駆動部１１４による選択走査により、カラム処理部１１３の各信号処理回路で信号処理された画素信号が順番に信号処理部１１８に出力される。
【００４０】
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１１２、カラム処理部１１３、および水平駆動部１１４を制御する。
【００４１】
信号処理部１１８は、少なくとも加算処理機能を有する。信号処理部１１８は、カラム処理部１１３から出力される画素信号に対して加算処理等の種々の信号処理を行う。このとき、信号処理部１１８は、必要に応じて、信号処理の途中結果などをデータ格納部１１９に格納し、必要なタイミングで参照する。信号処理部１１８は、信号処理後の画素信号を出力する。
【００４２】
（画素アレイ部の構成例）
図６は、図５の画素アレイ部１１１の光の入射側から見た平面図であり、図７は、図６のＡ−Ａ´断面図である。
【００４３】
図６では、説明の便宜上、画素アレイ部１１１に配置される２×２個の画素のみ図示している。また、図６の例では、各画素の配列がベイヤ配列となっている。即ち、左上の画素１３１は赤色（Ｒ）の画素であり、右上の画素１３２と左下の画素１３３は緑色（Ｇ）の画素であり、右下の画素１３４は青色（Ｂ）の画素である。
【００４４】
図６に示すように、各画素１３１乃至１３４は２×２個に分割されて、画素アレイ部１１１の基板１３０に形成される。具体的には、画素１３１は、４個の分割画素１３５−１乃至１３５−４として形成され、画素１３２は、４個の分割画素１３５−５乃至１３５−８として形成される。画素１３３および画素１３４についても同様である。
【００４５】
なお、以下では、分割画素１３５−１乃至１３５−８を特に区別する必要がない場合、それらをまとめて分割画素１３５という。同様に、画素１３１乃至１３４をまとめて画素１３１Ａという。
【００４６】
また、図７に示すように、分割画素１３５の基板１３０の内部には、フォトダイオード１３９等が設けられる。フォトダイオード１３９は、基板１３０の裏面側に画素１３１Ａ単位で設けられた光電変換部１３９Ａと、基板１３０の表面側に分割画素１３５単位で設けられた蓄積部１３９Ｂとにより構成される。
【００４７】
光電変換部１３９Ａは、画素１３１Ａ単位で入射光の光量に応じた電荷を発生し、蓄積部１３９Ｂは、光電変換部１３９Ａで発生した画素１３１Ａ単位の電荷を分割して分割画素１３５単位で蓄積する。蓄積部１３９Ｂにより蓄積された電荷は、分割画素１３５単位で転送される。これにより、転送長が短くなり、転送悪化を防止することができる。
【００４８】
画素１３１Ａ単位の光電変換部１３９Ａの境界には素子分離部１４０が形成され、分割画素１３５単位の蓄積部１３９Ｂの境界には素子分離部１４１が形成される。具体的には、素子分離部１４１は、分割画素１３５単位で設けられ、基板１３０の表面側から蓄積部１３９Ｂの厚み（例えば1.5マイクロメートル）だけ形成される。一方、素子分離部１４０は、画素１３１Ａ単位で設けられ、画素１３１Ａ単位の素子分離部１４１に接続して、基板１３０の裏面側まで形成される。
【００４９】
即ち、各分割画素１３５のフォトダイオード１３９の境界には素子分離部１４１が形成され、画素１３１Ａのフォトダイオード１９の境界には素子分離部１４０と素子分離部１４１が形成される。
【００５０】
以上のように、各分割画素１３５の境界に設けられる素子分離部１４１は、基板１３０の裏面側には形成されないため、基板１３０の裏面側には、画素１３１Ａ単位の素子分離部１４０のみが形成される。従って、フォトダイオード１３９の開口部１４２のサイズは、画素を分割しない場合と同様のサイズとなり、感度の低下を抑制することができる。
【００５１】
なお、図７において、フォトダイオード１３９内に記載されている実線は、ポテンシャルの等高線である。
【００５２】
また、図６および図７に示すように、素子分離部１４０の基板１３０の裏面側の上には入射光を遮光する遮光メタル１３６が設けられる。各画素１３１Ａの光電変換部１３９Ａの基板１３０の裏面側の上には、その画素１３１Ａに割り当てられた色のカラーフィルタ１３７、光電変換部１３９Ａの入射光を集光するオンチップレンズ１３８が基板１３０側から順に設けられる。
【００５３】
図８は、図７の各分割画素１３５のポテンシャル状態の概略を示すＸ−Ｘ´断面図であり、図９は、Ｙ−Ｙ´断面図である。
【００５４】
図８に示すように、基板１３０の表面側では、蓄積部１３９Ｂのポテンシャルは低く、分割画素１３５単位の素子分離部１４１のポテンシャルは高い。また、図９に示すように、基板１３０の裏面側では、光電変換部１３９Ａのポテンシャルは低く、画素１３１Ａ単位の素子分離部１４０のポテンシャルは高い。
【００５５】
また、図８と図９に示すように、フォトダイオード１３９のポテンシャルは、基板１３０の裏面側に比べて表面側の方が深くなる。即ち、基板１３０の表面側では、容量が大きく付きやすく、基板１３０の裏面側では、容量が付きにくい。
【００５６】
従って、ＣＭＯＳイメージセンサ１００のように、基板１３０の表面側において分割画素１３５単位で素子分離部１４１が形成される場合、素子分離部１４１の側壁容量により効率良く飽和信号量Ｑｓが増加する。また、ＣＭＯＳイメージセンサ１００のように、基板１３０の裏面側において素子分離部１４１が設けられない場合、フォトダイオード１３９の体積増加により効率良く飽和信号量Ｑｓが増加する。その結果、ダイナミックレンジを向上させることができる。
【００５７】
（画素アレイ部の製造方法）
図１０は、製造装置による画素アレイ部１１１のフォトダイオード１３９周辺の製造方法の例を説明する図である。
【００５８】
図１０に示すように、第１の工程において、基板１３０の内部に、光電変換部１３９Ａと蓄積部１３９Ｂからなるフォトダイオード１３９が形成される。そして、基板１３０の上部の各分割画素１３５の蓄積部１３９Ｂに対応する領域にフォトレジスト１５１が塗布される。
【００５９】
第２の工程において、イオン注入が行われ、フォトレジスト１５１が塗布されていない蓄積部１３９Ｂの境界に所定の厚み（例えば1.5マイクロメートル）の不純物１５２が注入される。これにより素子分離部１４１が形成されると、基板１３０の上部の各画素１３１Ａの光電変換部１３９Ａに対応する領域にフォトレジスト１５３が塗布される。
【００６０】
第３の工程において、イオン注入が行われ、フォトレジスト１５３が塗布されていない光電変換部１３９Ａの境界の素子分離部１４１の基板１３０の裏面側に裏面まで不純物１５４が注入される。これにより、画素１３１Ａの光電変換部１３９Ａの境界の素子分離部１４１の上に素子分離部１４０が形成される。
【００６１】
以上のように、画素１３１Ａの光電変換部１３９Ａの境界以外の素子分離部１４１の基板１３０の裏面側には不純物が注入されない。従って、全ての素子分離部１４１の基板１３０の裏面側に素子分離部１４０が形成される場合に比べて基板１３０に注入される不純物を削減することができ、白点の発生を抑制することができる。
【００６２】
＜第２実施の形態の構成例＞
（電子機器の一実施の形態の構成例）
図１１は、本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【００６３】
図１１の撮像装置５００は、ビデオカメラやデジタルスチルカメラ等である。撮像装置５００は、光学部５０１、固体撮像素子５０２、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、操作部５０７、および電源部５０８からなる。ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、操作部５０７、および電源部５０８は、バスライン５０９を介して相互に接続されている。
【００６４】
光学部５０１は、レンズ群などからなり、被写体からの入射光（像光）を取り込んで固体撮像素子５０２の撮像面上に結像する。固体撮像素子５０２は、上述したCMOSイメージセンサ１００からなる。固体撮像素子５０２は、光学部５０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路５０３に供給する。
【００６５】
ＤＳＰ回路５０３は、固体撮像素子５０２から供給される画素信号に対して所定の画像処理を行い、画像処理後の画像信号をフレーム単位でフレームメモリ５０４に供給し、一時的に記憶させる。
【００６６】
表示部５０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、フレームメモリ５０４に一時的に記憶されたフレーム単位の画素信号に基づいて、画像を表示する。
【００６７】
記録部５０６は、ＤＶＤ(Digital Versatile Disk)、フラッシュメモリ等からなり、フレームメモリ５０４に一時的に記憶されたフレーム単位の画素信号を読み出し、記録する。
【００６８】
操作部５０７は、ユーザによる操作の下に、撮像装置５００が持つ様々な機能について操作指令を発する。電源部５０８は、電源を、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、および操作部５０７に対して適宜供給する。
【００６９】
本技術を適用する電子機器は、画像取込部（光電変換部）に固体撮像素子を用いる電子機器であればよく、撮像装置５００のほか、撮像機能を有する携帯端末装置、画像読取部に固体撮像素子を用いる複写機などがある。
【００７０】
なお、ＣＭＯＳイメージセンサはワンチップとして形成された形態であってもよいし、光学部等を含めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００７１】
また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【００７２】
例えば、本開示は、裏面照射型のCMOSイメージセンサ以外の表面照射型のCMOSイメージセンサ、CCD(Charge Coupled Device)等の固体撮像素子にも適用することができる。
【００７３】
また、素子分離部１４１の基板１３０に垂直な方向の位置は、フォトダイオード１３９のポテンシャルが比較的深い領域に対応すればよく、基板１３０の表面から1.5マイクロメートルまでの位置に限定されない。
【００７４】
なお、本開示は、以下のような構成もとることができる。
【００７５】
（１）
画素単位で入射光の光量に応じた電荷を発生する光電変換部と、
前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部と、
画素単位の前記光電変換部の境界に形成される第１の素子分離部と、
画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部と
を有する基板
を備える固体撮像素子。
（２）
前記光電変換部は、前記蓄積部より前記入射光が照射される側に形成され、
前記第１の素子分離部は、前記第２の素子分離部より前記入射光が照射される側に形成される
前記（１）に記載の固体撮像素子。
（３）
前記第１の素子分離部の前記基板の上に設けられる前記入射光を遮光する遮光部
をさらに備える
前記（１）または（２）に記載の固体撮像素子。
（４）
前記光電変換部の前記基板の上に設けられる、前記光電変換部に対応する画素に割り当てられた色のカラーフィルタ
をさらに備える
前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（５）
前記光電変換部の前記基板の上に設けられる、前記光電変換部への入射光を集光するレンズ
をさらに備える
前記（１）乃至（４）のいずれかに記載の固体撮像素子。
（６）
固体撮像装置の製造装置が、
基板に画素単位で入射光の光量に応じた電荷を発生する光電変換部を形成する光電変換部形成ステップと、
前記基板に前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部を形成する蓄積部形成ステップと、
前記基板に画素単位の前記光電変換部の境界に形成される第１の素子分離部を形成する第１の素子分離部形成ステップと、
前記基板に画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部を形成する第２の素子分離部形成ステップと
を含む製造方法。
（７）
画素単位で入射光の光量に応じた電荷を発生する光電変換部と、
前記光電変換部で発生した画素単位の前記電荷を分割して蓄積する蓄積部と、
画素単位の前記光電変換部の境界に形成される第１の素子分離部と、
画素の分割単位の前記蓄積部の境界に形成される第２の素子分離部と
を有する基板
を備える電子機器。
【符号の説明】
【００７６】
１００  ＣＭＯＳイメージセンサ，  １３０  基板，  １３６  遮光メタル，  １３７  カラーフィルタ，  １３８  オンチップレンズ，  １３９Ａ  光電変換部，  １３９Ｂ  蓄積部，  １４０，１４１  素子分離部
【図１】
2014183064.tif 000003
【図２】
2014183064.tif 000004
【図３】
2014183064.tif 000005
【図４】
2014183064.tif 000006
【図５】
2014183064.tif 000007
【図６】
2014183064.tif 000008
【図７】
2014183064.tif 000009
【図８】
2014183064.tif 000010
【図９】
2014183064.tif 000011
【図１０】
2014183064.tif 000012
【図１１】
2014183064.tif 000013