(57)【要約】      （修正有）【課題】井戸層とキャップ層と障壁層とを形成することにより発光層を形成する際に、井戸層への損傷の発生を抑制しつつ平坦かつ結晶性に優れた井戸層を形成するIII族窒化物半導体発光素子の製造方法を提供する。【解決手段】発光層形成工程では、ピット径Ｄを１２０ｎｍ以上２５０ｎｍ以下の範囲内としてピットＸを形成しつつ発光層１６０を成長させる。発光層形成工程は、障壁層を形成する障壁層形成工程と、井戸層を形成する井戸層形成工程と、キャップ層を形成するキャップ層形成工程と、を有する。障壁層の成長温度は、井戸層の成長温度よりも６５℃以上１３５℃以下の範囲内で高い。【選択図】図３
2014110396.tif 000002
【特許請求の範囲】
【請求項１】
基板の主面上にIII 族窒化物半導体から成る半導体層を形成するIII 族窒化物半導体発光素子の製造方法において、
発光層を形成する発光層形成工程を有し、
前記発光層形成工程は、
障壁層を形成する障壁層形成工程と、
前記障壁層の上に井戸層を形成する井戸層形成工程と、
前記井戸層の上にキャップ層を形成するキャップ層形成工程と、
を有し、
前記障壁層形成工程での基板温度は、前記井戸層形成工程での基板温度よりも６５℃以上１３５℃以下の範囲内で高い温度であり、
前記発光層形成工程では、
前記発光層における最上面でのピットの平均径を、
１２０ｎｍ以上２５０ｎｍ以下の範囲内として前記発光層を形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項２】
請求項１に記載のIII 族窒化物半導体発光素子の製造方法において、
前記発光層形成工程では、
前記発光層の最下面でのピットの平均径を５０ｎｍ以上１７０ｎｍ以下の範囲内として前記発光層を形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項３】
請求項１または請求項２に記載のIII 族窒化物半導体発光素子の製造方法において、
前記井戸層形成工程では、
前記井戸層としてＩｎを含むものを形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項４】
請求項１から請求項３までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
前記キャップ層形成工程では、
前記キャップ層の分解拡散速度を０．０１０Å／秒以上０．０２５Å／秒以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項５】
請求項１から請求項４までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
前記発光層形成工程では、
前記キャップ層の膜厚を少なくとも２Å以上残留させるとともに、その残留している前記キャップ層の上に前記障壁層を形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項６】
請求項１から請求項５までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
前記発光層形成工程では、
前記発光層の全体の厚みを５００ｎｍ以上７００ｎｍ以下の範囲内として前記発光層を形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III 族窒化物半導体発光素子の製造方法に関する。井戸層と障壁層とを積層した量子井戸構造を有するIII 族窒化物半導体発光素子の製造方法に関するものである。
【背景技術】
【０００２】
III 族窒化物半導体発光素子は、電子と正孔とが再結合することにより発光する発光層を有する。発光層は、井戸層と、障壁層と、を有する。障壁層のバンドギャップは、井戸層のバンドギャップよりも大きい。そして、半導体発光素子には、井戸層と障壁層とを繰り返し積層した多重量子井戸構造（ＭＱＷ構造）を有するものがある。
【０００３】
井戸層と障壁層とは組成の異なる半導体層である。そのため一般に、井戸層の成長温度と障壁層の成長温度とは異なっている。そのため、多重量子井戸構造の発光層を形成する際には、成長温度の高い半導体層を形成する際に、既に形成した成長温度の低い半導体層に損傷を与えるおそれがある。または、高い温度環境下に所定時間おかれることにより、成長温度の低い半導体層の結晶性が悪くなるおそれがある。例えば、井戸層に含まれているＩｎが部分的に蒸発し、井戸層の組成にむらが生じるおそれがある。
【０００４】
したがって、成長温度の低い半導体層の上に保護層を設けることがある。例えば、特許文献１には、成長温度の低い井戸層を形成した後、井戸層の上にキャップ層を形成する技術が開示されている（特許文献１の段落［００１３］および図２）。このキャップ層は、成長温度の高い障壁層を形成するための昇温過程で消失する（特許文献１の段落［００１３］および図２）。これにより、井戸層に損傷を与えないで発光層を形成することができるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−６８１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、キャップ層の消失した後で、井戸層が高温環境下に直接おかれることになる。そのため、井戸層が平坦でない場合や、井戸層が損傷を受けている場合がある。その結果、井戸層の結晶性が悪くなるおそれがある。つまり、半導体発光素子の発光効率が悪くなる場合がある。
【０００７】
本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、井戸層とキャップ層と障壁層とを形成することにより発光層を形成する際に、井戸層への損傷の発生を抑制しつつ平坦かつ結晶性に優れた井戸層を形成するIII 族窒化物半導体発光素子の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
第１の態様に係るIII 族窒化物半導体発光素子の製造方法は、基板の主面上にIII 族窒化物半導体から成る半導体層を形成する方法である。このIII 族窒化物半導体発光素子の製造方法は、発光層を形成する発光層形成工程を有する。そして、発光層形成工程は、障壁層を形成する障壁層形成工程と、障壁層の上に井戸層を形成する井戸層形成工程と、井戸層の上にキャップ層を形成するキャップ層形成工程と、を有する。また、障壁層形成工程での基板温度は、井戸層形成工程での基板温度よりも６５℃以上１３５℃以下の範囲内で高い温度である。そして、発光層形成工程では、発光層における最上面でのピットの平均径を、１２０ｎｍ以上２５０ｎｍ以下の範囲内として発光層を形成する。
【０００９】
このIII 族窒化物半導体発光素子の製造方法では、発光層におけるキャップ層の一部が熱分解とピットの内部への拡散により消失する。そのため、キャップ層の消失による井戸層への損傷が抑えられる。さらには、拡散後のピットの大きさをある範囲にする。つまり、結晶性の良好な井戸層をもち、かつ、最適範囲の大きさのピットをもつ半導体発光素子を製造することができる。
【００１０】
第２の態様に係るIII 族窒化物半導体発光素子の製造方法において、発光層形成工程では、発光層の最下面でのピットの平均径を５０ｎｍ以上１７０ｎｍ以下の範囲内として発光層を形成する。
【００１１】
第３の態様に係るIII 族窒化物半導体発光素子の製造方法において、井戸層形成工程では、井戸層としてＩｎを含むものを形成する。
【００１２】
第４の態様に係るIII 族窒化物半導体発光素子の製造方法において、キャップ層形成工程では、キャップ層の分解拡散速度を０．０１０Å／秒以上０．０２５Å／秒以下の範囲内とする。この場合においても、発光層における各半導体層が平坦であり、かつ、損傷が少なく結晶性に優れた井戸層を有する半導体発光素子を製造することができる。
【００１３】
第５の態様に係るIII 族窒化物半導体発光素子の製造方法において、発光層形成工程では、キャップ層の膜厚を少なくとも２Å以上残留させるとともに、その残留しているキャップ層の上に障壁層を形成する。障壁層を形成する際の昇温時にキャップ層が熱分解およびピットの内部への拡散により消失しきるおそれがない。そのため、井戸層に損傷を与えるおそれがほとんどない。
【００１４】
第６の態様に係るIII 族窒化物半導体発光素子の製造方法において、発光層形成工程では、発光層の全体の厚みを５００ｎｍ以上７００ｎｍ以下の範囲内として発光層を形成する。好適なピット径のピットを形成しやすいからである。
【発明の効果】
【００１５】
本発明によれば、井戸層とキャップ層と障壁層とを形成することにより発光層を形成する際に、井戸層への損傷の発生を抑制しつつ平坦かつ結晶性に優れた井戸層を形成するIII 族窒化物半導体発光素子の製造方法が提供されている。
【図面の簡単な説明】
【００１６】
【図１】実施形態に係る発光素子の構造を示す概略構成図である。
【図２】実施形態に係る発光素子の半導体層の積層構造を示す図である。
【図３】実施形態に係る発光素子に形成されるピットの形状を説明するための図である。
【図４】実施形態に係る発光素子の製造方法を説明するための図（その１）である。
【図５】実施形態に係る発光素子の製造方法を説明するための図（その２）である。
【図６】発光層の上面におけるピット径と発光素子の出力との関係を示すグラフである。
【図７】発光層の下面におけるピット径と発光素子の出力との関係を示すグラフである。
【図８】井戸層と障壁層との成長温度差と発光素子の出力との関係を示すグラフである。
【図９】井戸層と障壁層との成長温度差とキャップ層の分解拡散速度との関係を示すグラフである。
【発明を実施するための形態】
【００１７】
以下、具体的な実施形態について、半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。また、後述するピットの大きさ等については、実際のものより大きく描いてある。
【００１８】
１．半導体発光素子
本実施形態に係る発光素子１００の概略構成を図１に示す。図２は、発光素子１００における半導体層の積層構造を示す図である。発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。
【００１９】
図１に示すように、発光素子１００は、基板１１０と、低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ型ＥＳＤ層１４０と、ｎ型ＳＬ層１５０と、発光層１６０と、ｐ型クラッド層１７０と、ｐ型コンタクト層１８０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、パッシベーション膜Ｆ１と、を有している。
【００２０】
基板１１０の主面上には、各半導体層が、低温バッファ層１２０、ｎ型コンタクト層１３０、ｎ型ＥＳＤ層１４０、ｎ型ＳＬ層１５０、発光層１６０、ｐ型クラッド層１７０、ｐ型コンタクト層１８０の順に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｐ電極Ｐ１は、ｐ型コンタクト層１８０の上に形成されている。
【００２１】
基板１１０は、ＭＯＣＶＤ法により、主面上に上記の各半導体層を形成するための成長基板である。そして、その表面に凹凸加工がされているとよい。基板１１０の材質は、サファイアである。また、サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮなどの材質を用いてもよい。
【００２２】
低温バッファ層１２０は、基板１１０の結晶性を受け継ぎつつ、上層を形成するためのものである。そのため、低温バッファ層１２０は、基板１１０の主面上に形成されている。低温バッファ層１２０の材質は、例えばＡｌＮやＧａＮである。
【００２３】
ｎ型コンタクト層１３０は、ｎ電極Ｎ１とオーミック接触をとるためのものである。ｎ型コンタクト層１３０は、低温バッファ層１２０の上に形成されている。また、ｎ型コンタクト層１３０は、ｎ電極Ｎ１の下に位置する層である。ｎ型コンタクト層１３０は、ｎ型ＧａＮである。そのＳｉ濃度は１×１０18／ｃｍ3 以上である。また、ｎ型コンタクト層１３０を、キャリア濃度の異なる複数の層としてもよい。ｎ電極Ｎ１とのオーミック性を向上させるためである。ｎ型コンタクト層１３０の厚みは、例えば、４μｍである。もちろん、これ以外の厚みを用いてもよい。
【００２４】
ｎ型ＥＳＤ層１４０は、各半導体層の静電破壊を防止するための静電耐圧層である。ｎ型ＥＳＤ層１４０は、ｎ型コンタクト層１３０の上に形成されている。ｎ型ＥＳＤ層１４０は、ノンドープのｉ−ＧａＮとｎ型ＧａＮとを積層した半導体層である。ｎ型ＥＳＤ層１４０の膜厚は、３００ｎｍである。
【００２５】
ｎ型ＳＬ層１５０は、発光層１６０に加わる応力を緩和するための歪緩和層である。より具体的には、ｎ型ＳＬ層１５０は、超格子構造を有するｎ型超格子層である。ｎ型ＳＬ層１５０は、ｎ型ＥＳＤ層１４０の上に形成されている。図２に示すように、ｎ型ＳＬ層１５０は、ＩｎＧａＮ層１５１と、ｎ型ＧａＮ層１５２とを積層した単位積層体を繰り返し積層したものである。その繰り返し回数は、１０回以上２０回以下の範囲内である。ただし、これ以外の回数であってもよい。
【００２６】
発光層１６０は、電子と正孔とが再結合することにより発光する層である。発光層１６０は、ｎ型ＳＬ層１５０の上に形成されている。発光層１６０は、障壁層１６１と、井戸層１６２と、キャップ層１６３とを積層した単位積層体を繰り返し積層したものである。つまり、発光層１６０は、この単位積層体を繰り返し積層した多重量子井戸構造（ＭＱＷ構造）を有するものである。キャップ層１６３は、井戸層１６２を熱から保護するための保護層である。例えば、井戸層１６２のＩｎを昇華させないようにする役割を担っている。この積層の繰り返し回数は、例えば、５回である。もちろん、これ以外の回数であってもよい。障壁層１６１は、例えば、ＧａＮ層やＡｌＧａＮ層が挙げられる。井戸層１６２は、例えば、ＩｎＧａＮ層である。キャップ層１６３は、例えば、ＧａＮ層である。これらは、あくまで例示である。ただし、井戸層１６２は、Ｉｎを含む層である。
【００２７】
障壁層１６１の厚みは、１０Å以上１００Å以下の範囲内である。井戸層１６２の厚みは、１０Å以上５０Å以下の範囲内である。キャップ層１６３の厚みは、２Å以上１８Å以下の範囲内である。これらの数値は、あくまで例示である。そのため、ここで挙げた数値範囲を用いてもよい。ただし、キャップ層１６３の厚みは、少なくとも２Å以上である。
【００２８】
なお、発光層１６０の全体での厚みは、５００ｎｍ以上７００ｎｍ以下の範囲内である。
【００２９】
ｐ型クラッド層１７０は、発光層１６０の上に形成されている。図２に示すように、ｐ型クラッド層１７０は、ｐ型ＩｎＧａＮ層１７１と、ｐ型ＡｌＧａＮ層１７２と、を繰り返し積層して形成したものである。繰り返し回数は、例えば、５回である。ｐ型ＩｎＧａＮ層１７１のＩｎ組成比は、０．０５以上０．１２以下の範囲内である。ｐ型ＩｎＧａＮ層１７１の厚みは、２ｎｍである。ｐ型ＡｌＧａＮ層１７２のＡｌ組成比は、０．２５以上０．４以下の範囲内である。ｐ型ＡｌＧａＮ層１７２の厚みは、２．５ｎｍである。これらの数値は、あくまで例示である。したがって、これ以外の数値であってもよい。また、異なる構成であってもよい。
【００３０】
ｐ型コンタクト層１８０は、ｐ型クラッド層１７０の上に形成されている。ｐ型コンタクト層１８０は、ｐ電極Ｐ１とオーミック接触するためのものである。ｐ型コンタクト層１８０の厚みは、８０ｎｍである。ｐ型コンタクト層１８０では、Ｍｇが１×１０19／ｃｍ3 以上１×１０22／ｃｍ3 以下の範囲内でドープされている。
【００３１】
ｐ電極Ｐ１は、ｐ型コンタクト層１８０の上に形成されている。ｐ電極Ｐ１は、ｐ型コンタクト層１８０とオーミック接触している。ｐ電極Ｐ１の材質は、ＩＴＯである。
【００３２】
ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０とオーミック接触している。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の側から、Ｖ、Ａｌを順に形成したものである。また、Ｔｉ、Ａｌを順に形成してもよい。もちろん、これらに限らない。
【００３３】
パッシベーション膜Ｆ１は、ｎ型コンタクト層１３０、ｎ型ＥＳＤ層１４０、ｎ型ＳＬ層１５０、発光層１６０、ｐ型クラッド層１７０、ｐ型コンタクト層１８０の側面を覆うとともに、ｐ電極Ｐ１の一部およびｎ電極Ｎ１の一部を覆っている。つまり、ｐ電極Ｐ１の残部およびｎ電極Ｎ１の残部は、パッシベーション膜Ｆ１に覆われずに露出している。パッシベーション膜Ｆ１の材質は、例えば、ＳｉＯ2 である。
【００３４】
２．ピットの形状
図３に、発光素子１００に形成されるピットＸを示す。図３では、発光素子１００のうちの半導体のみを取り出して描いてある。ピットＸは、貫通転位の箇所に形成される。ピットＸは、ｎ型ＥＳＤ層１４０から成長する。つまり、基板１１０から上方に成長する貫通転位がｎ型ＥＳＤ層１４０の膜の内部で、横方向、すなわち貫通転位の成長方向に対して垂直な方向に広がる。そして、それがピットＸとなる。そして、ピットＸは、ｐ型コンタクト層１８０に達するまで成長する。
【００３５】
また、図３にピットＸのピット径Ｄを示す。本実施形態におけるピット径Ｄは、発光層１６０の最上面でのピットＸの直径の平均値である。つまり、ピット径Ｄは、発光層１６０とｐ型クラッド層１７０との界面におけるピットＸの直径の平均値である。
【００３６】
このピットＸのピット径Ｄは、ｎ型ＥＳＤ層１４０の膜厚と、ｎ型ＥＳＤ層１４０を成長させる成長温度とにより、変化する値である。ｎ型ＥＳＤ層１４０の膜厚を厚くするほど、ピット径Ｄは大きくなる。逆に、ｎ型ＥＳＤ層１４０の膜厚を薄くするほど、ピット径Ｄは小さくなる。また、ｎ型ＥＳＤ層１４０を成長させる成長温度を高くするほど、ピット径Ｄは小さくなる。逆に、ｎ型ＥＳＤ層１４０を成長させる成長温度を低くするほど、ピット径Ｄは大きくなる。したがって、形成するｎ型ＥＳＤ層１４０の膜厚と、その成長温度とを設定することにより、ピット径Ｄを調整することができる。また、ｎ型ＥＳＤ層より上層の半導体層を形成する場合であっても、形成する半導体層の膜厚もしくは成長温度とピット径Ｄとの関係は同様である。
【００３７】
本実施形態では、ピット径Ｄについて次の式（１）を満たすようにする。
１２０ｎｍ  ≦  Ｄ  ≦  ２５０ｎｍ  ………（１）
つまり、ピット径Ｄを１２０ｎｍ以上２５０ｎｍ以下の範囲内とする。詳細については、後述する実験のところで説明する。
【００３８】
なお、図３にｎ型ＳＬ層１５０でのピットＸの径Ｄ１を示す。ｎ型ＳＬ層１５０でのピットＸの径Ｄ１は、発光層１６０での最下面でのピットＸの径の平均値である。すなわち、ピットＸの径Ｄ１は、ｎ型ＳＬ層１５０と発光層１６０との界面におけるピットＸの直径の平均値である。
【００３９】
３．発光層の成長温度
本実施形態では、障壁層１６１を形成する際の基板温度と、井戸層１６２を形成する際の基板温度との間の差を次の式（２）を満たすようにする。
６５℃  ≦  ΔＴ  ≦  １３５℃      ………（２）
ΔＴ  ＝  Ｔ１−Ｔ２
ΔＴ：  成長温度差
Ｔ１：  障壁層の成長温度
Ｔ２：  井戸層の成長温度
【００４０】
つまり、障壁層１６１を形成する際の基板温度を、井戸層１６２を形成する際の基板温度よりも６５℃以上１３５℃以下の範囲内で高い温度とする。ここでＴ１は、障壁層１６１の成長温度、すなわち、障壁層１６１を形成する際の基板温度である。Ｔ２は、井戸層１６２の成長温度、すなわち、井戸層１６２を形成する際の基板温度である。ΔＴは、障壁層１６１と井戸層１６２との成長温度差、すなわち、障壁層１６１を形成する際の基板温度と、井戸層１６２を形成する際の基板温度との差である。
【００４１】
４．半導体発光素子の製造方法
ここで、本実施形態に係る発光素子１００の製造方法について説明する。有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。ここで用いるキャリアガスは、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）である。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。
【００４２】
４−１．ｎ型コンタクト層形成工程
まず、基板１１０の主面上に低温バッファ層１２０を形成する。その後に、バッファ層１２０の上にｎ型コンタクト層１３０を形成する。このときの基板温度は、１０８０〜１１４０℃である。Ｓｉ濃度は１×１０18／ｃｍ3 以上である。
【００４３】
４−２．静電耐圧層形成工程
次に、ｎ型コンタクト層１３０の上にｎ型ＥＳＤ層１４０を形成する。ここで、シラン（ＳｉＨ4 ）の供給を停止してｉ−ＧａＮを形成した後に、シラン（ＳｉＨ4 ）の供給を再開してｎ型ＧａＮ層を形成する。このときの基板温度は、７５０℃以上９５０℃以下の範囲内である。そして、この工程では、図４に示すように、ピットＸ１を形成する。ピットＸ１は、この後の半導体層の成長にともなって成長し、ピットＸとなるものである。このように、ピットＸ１を形成しつつ、ｎ型ＥＳＤ層１４０を形成する。
【００４４】
４−３．ｎ型超格子層形成工程
次に、ｎ型ＳＬ層１５０を形成する。まずは、ｎ型ＥＳＤ層１４０の上にＩｎＧａＮ層１５１から形成する。次に、ＩｎＧａＮ層１５１の上にｎ型ＧａＮ層１５２を形成する。そして、このＩｎＧａＮ層１５１とｎ型ＧａＮ層１５２とを単位積層体として繰り返し形成する。
【００４５】
４−４．発光層形成工程
次に、発光層１６０を形成する。そのために、障壁層１６１と、井戸層１６２と、キャップ層１６３とを、この順序で積層した単位積層体を繰り返し積層する。つまり、発光層形成工程は、障壁層１６１を形成する障壁層形成工程と、障壁層１６１の上に井戸層１６２を形成する井戸層形成工程と、井戸層１６２の上にキャップ層１６３を形成するキャップ層形成工程と、を有する。そして、これらの工程を繰り返し行う。そのため、キャップ層１６３の上に再び障壁層１６１を形成することとなる。
【００４６】
ここで、障壁層１６１の成長温度と井戸層１６２の成長温度との差は、式（２）の関係を満たす。つまり、障壁層形成工程での基板温度は、井戸層形成工程での基板温度よりも６５℃以上１３５℃以下の範囲内で高い温度である。なお、井戸層１６２を成長させる際の基板温度を、７３０℃以上８５０℃以下の範囲内とする。
【００４７】
また、障壁層形成工程の成長温度は、キャップ層形成工程の成長温度よりも高い。そのため、障壁層形成工程では、基板温度が障壁層１６１の成長温度に達するまで、基板温度を上昇させる。この昇温により、キャップ層１６３の一部は、熱分解およびピットＸの内部への拡散により消失する。
【００４８】
ここで、再び障壁層１６１を形成する際には、キャップ層１６３は消失しきっていない。少なくとも２Å以上の膜厚のキャップ層１６３を残留させる。そのため、井戸層１６２からＩｎが昇華して半導体層から離脱することを防止することができる。また、残留しているキャップ層１６３は、ピットＸの内部を部分的に埋める。そのため、キャップ層１６３の表面は平坦である。そして、その残留しているキャップ層１６３の上に再び障壁層１６１を形成する。
【００４９】
ここで、発光層１６０の全体での厚みを、５００ｎｍ以上７００ｎｍ以下の範囲内とする。式（１）を満たすピット径ＤでピットＸを形成しやすいからである。そして、発光層１６０における最上面でのピット径Ｄを、１２０ｎｍ以上２５０ｎｍ以下の範囲内として、発光層１６０を形成する。
【００５０】
４−５．ｐ型超格子層形成工程
次に、ｐ型クラッド層１７０を形成する。ここでは、ｐ型ＩｎＧａＮ層１７１と、ｐ型ＡｌＧａＮ層１７２と、を繰り返し積層する。
【００５１】
４−６．ｐ型コンタクト層形成工程
次に、ｐ型コンタクト層１８０を形成する。基板温度を、９００℃以上１０５０℃以下の範囲内とする。これにより、図５に示したように、基板１１０に各半導体層が積層されることなる。このとき、ピットＸは、ｎ型ＥＳＤ層１４０からｐ型コンタクト層１８０に達するまでの領域にわたって形成されている。
【００５２】
４−７．電極形成工程
次に、ｐ型コンタクト層１８０の上にｐ電極Ｐ１を形成する。そして、レーザーもしくはエッチングにより、ｐ型コンタクト層１８０の側から半導体層の一部を抉ってｎ型コンタクト層１３０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。
【００５３】
４−８．絶縁膜形成工程
そして、半導体層の側面等およびｐ電極Ｐ１の一部とｎ電極Ｎ１の一部とを、パッシベーション膜Ｆ１で覆う。このパッシベーション膜Ｆ１として、ＳｉＯ2 が挙げられる。もちろん、その他の透明性絶縁膜を形成することとしてもよい。もしくは、パッシベーション膜Ｆ１で、発光素子１００の全体を覆った後に、必要な箇所だけ露出させることとしてもよい。
【００５４】
４−９．その他の工程
また、上記の工程の他、熱処理工程等、その他の工程を実施してもよい。以上により、図１に示した発光素子１００が製造される。
【００５５】
５．実験
５−１．ピット径と光出力
ここで、発光素子１００に形成されたピットＸと半導体発光素子の光出力との関係を調べた実験について説明する。この実験では、表１に示すように、発光層の障壁層としてＡｌＧａＮ層を形成し、発光層の井戸層としてＩｎＧａＮ層を形成し、発光層のキャップ層としてＧａＮ層を形成した。障壁層のＡｌ組成比は、０．０５である。井戸層のＩｎ組成比は、０．２である。障壁層の成長温度は、９００℃である。井戸層の成長温度は、８００℃である。キャップ層の成長温度は、８００℃である。また、これらの繰り返しにより形成された発光層の全厚を、６００ｎｍとした。
【００５６】
５−１−１．発光層の上面
【００５７】
図６は、発光層１６０のピット径Ｄと半導体発光素子の光出力との関係を示すグラフである。図６では、ピット径Ｄが２５０ｎｍのときの半導体発光素子の光出力の値を基準値、すなわち、１とした。そして、ピット径Ｄがその他の値をとるときには、その基準値に対する相対的な光出力の値をプロットした。
【００５８】
図６に示すように、領域Ｒ１の範囲では、光出力の相対値が、基準値の±５％以内におさまっている。ここで、領域Ｒ１は、式（１）を満たす範囲である。すなわち、式（１）を満たすピット径Ｄの範囲内では、半導体発光素子の光出力は十分である。
【００５９】
なお、図６のグラフの左側、すなわち、ピット径Ｄの小さい順に、Ｊ１、Ｊ２、Ｊ３、Ｊ４、Ｊ５、Ｊ６とする。
【００６０】
５−１−２．発光層の下面
図７は、ピットＸにおける発光層１６０の下面におけるピットＸの径Ｄ１と半導体発光素子の光出力との関係を示す。図７では、ピットＸの径Ｄ１が１７０ｎｍのときの半導体発光素子の光出力の値を基準値、すなわち、１とした。そして、ピットＸの径Ｄ１がその他の値をとるときには、その基準値に対する相対的な光出力の値をプロットした。
【００６１】
図７に示すように、領域Ｒ２の範囲では、光出力の相対値が、基準値の±５％以内におさまっている。ここで、発光層１６０の最下面でのピットＸの平均径Ｄ１は、次に示す式（３）を満たす範囲内（図７の領域Ｒ２の範囲内）にある。
５０ｎｍ  ≦  Ｄ１  ≦  １７０ｎｍ  ………（３）
すなわち、ピットＸにおける発光層１６０の最下面でのピットＸの平均径Ｄ１を、５０ｎｍ以上１７０ｎｍ以下の範囲内として、発光層１６０を形成するとよい。
【００６２】
なお、図７のグラフの左側、すなわち、ピットＸの径Ｄ１の小さい順に、Ｋ１、Ｋ２、Ｋ３、Ｋ４、Ｋ５、Ｋ６とする。
【００６３】
５−２．井戸層と障壁層との成長温度差と光出力
図８は、障壁層１６１の成長温度と井戸層１６２の成長温度との差と、半導体発光素子の光出力との関係を示すグラフである。図８では、障壁層１６１の成長温度と井戸層１６２の成長温度との差が、１００℃のときの光出力の値を基準値、すなわち、１とした。なお、この基準値となる半導体発光素子における各層の成長温度を、表１に示す。
【００６４】
図８に示すように、領域Ｒ３の範囲では、光出力の相対値が、基準値の±５％以内におさまっている。ここで、領域Ｒ３は、前述した式（２）を満たす範囲である。
【００６５】
［表１］
物質            組成比                  成長温度
キャップ層      ＧａＮ          −                      ８００℃
井戸層          ＩｎＧａＮ      ０．２（Ｉｎ）          ８００℃
障壁層          ＡｌＧａＮ      ０．０５（Ａｌ）        ９００℃
【００６６】
５−３．キャップ層の分解拡散速度
図９は、障壁層１６１の成長温度と井戸層１６２の成長温度との差と、キャップ層１６３における分解拡散速度との関係を示すグラフである。図９に示すように、障壁層１６１の成長温度と井戸層１６２の成長温度との差が大きいほど、キャップ層１６３の分解拡散速度が大きい。障壁層１６１の成長温度と井戸層１６２の成長温度との差がゼロのときには、キャップ層１６３は、拡散しない。
【００６７】
ここでいう分解拡散速度とは、キャップ層１６３が昇温時の熱分解により消失する成分と、キャップ層１６３がピットＸに入り込む成分とを足し合わせた、キャップ層１６３の消失速度である。そして、キャップ層１６３の分解拡散速度Ｖは、次に示す式（４）を満たすときに、障壁層１６１の成長温度と井戸層１６２の成長温度との差は、式（２）を満たす。
０．０１０Å／秒  ≦  Ｖ  ≦  ０．０２５Å／秒  ………（４）
Ｖ：  キャップ層１６３の分解拡散速度
【００６８】
つまり、キャップ層形成工程から障壁層形成工程にかけての昇温による分解拡散速度を０．０１０Å／秒以上０．０２５Å／秒以下の範囲内とすればよい。したがって、式（４）を満たすときに、その半導体発光素子における光出力は高い。なお、図９のＲ４の範囲は、式（２）の満たす範囲である。また、Ｒ５の範囲は、式（４）を満たす。
【００６９】
このように、キャップ層形成工程から障壁層形成工程にかけての昇温により、キャップ層１６３の一部を分解するとともに、キャップ層１６３の残部をピットＸの内部に入り込ませる。井戸層１６２の代わりにキャップ層１６３が消失するため、井戸層１６２に損傷をほとんど与えない。また、キャップ層１６３の残部が、ピットＸを好適に埋める。そのため、平坦な井戸層１６２を形成することができる。つまり、結晶性に優れた発光層１６０を形成することができる。
【００７０】
ここで、発光層１６０の井戸層１６２におけるＩｎ組成比Ｘは、０＜Ｘ≦０．４の範囲内であれば、本発明を適用することができる。
【００７１】
６．変形例
６−１．発光層
本実施形態では、発光層１６０における障壁層１６１としてＧａＮ層を用い、井戸層１６２としてＩｎＧａＮ層を用い、キャップ層１６３としてＧａＮ層を用いた。しかし、井戸層１６２としてＡｌＩｎＧａＮ層を用いてもよい。また、障壁層１６１およびキャップ層１６３として、ＩｎＧａＮ層、ＡｌＧａＮ層、ＡｌＩｎＧａＮ層のうちのいずれかを用いてもよい。ただし、発光層１６０のうち井戸層１６２のバンドギャップが最も小さい。また、障壁層１６１とキャップ層１６３とで、異なる材質のものを用いてもよい。
【００７２】
６−２．ｐ電極
本実施形態では、ｐ電極Ｐ１として、透明な導電性酸化物であるＩＴＯを用いた。しかし、ＩＴＯの他に、ＩＣＯ、ＩＺＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 の透明な導電性酸化物を用いることができる。また、ｐ電極Ｐ１の上に、金属から成る金属電極を形成してもよい。もしくは、ｐ電極Ｐ１の上にその他の電極を形成してもよい。
【００７３】
６−３．組み合わせ
以上の変形例を自由に組み合わせてもよい。
【００７４】
７．まとめ
以上詳細に説明したように、本実施形態の発光素子１００では、発光層１６０の上面におけるピット径Ｄが１２０ｎｍ以上２５０ｎｍ以下の範囲内である。また、障壁層１６１の成長温度は、井戸層１６２の成長温度よりも６５℃以上１３５℃以下の範囲内で高い。このため、発光層１６０における井戸層が平坦であるとともに結晶性に優れている発光素子１００が実現されている。
【００７５】
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。また、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。また、液相エピタキシー法、分子線エピタキシー法等、その他のエピタキシャル成長法により半導体層を形成することとしてもよい。
【符号の説明】
【００７６】
１００…発光素子
１１０…基板
１２０…低温バッファ層
１３０…ｎ型コンタクト層
１４０…ｎ型ＥＳＤ層
１５０…ｎ型ＳＬ層
１６０…発光層
１７０…ｐ型クラッド層
１８０…ｐ型コンタクト層
Ｎ１…ｎ電極
Ｐ１…ｐ電極
Ｆ１…パッシベーション膜
Ｘ…ピット
Ｄ…ピット径
【図１】
2014110396.tif 000003
【図２】
2014110396.tif 000004
【図３】
2014110396.tif 000005
【図４】
2014110396.tif 000006
【図５】
2014110396.tif 000007
【図６】
2014110396.tif 000008
【図７】
2014110396.tif 000009
【図８】
2014110396.tif 000010
【図９】
2014110396.tif 000011