(57)【要約】【課題】スイッチ挿入による電力損失や制御回路実装の手間を発生させずに、複数の周波数で共用可能なフロントエンド回路を提供する。【解決手段】アンテナ１１と共通側接点を接続された１回路３接点のスイッチ２１と、共用端子と入力端子と出力端子とを備え、スイッチ２１の切替側接点と共用端子とを接続され、入力端子から入力された送信信号を共用端子から出力し、共用端子から入力された受信信号を出力端子から出力するサーキュレータ３１〜３３と、サーキュレータ入力端子に出力側を接続され、複数の周波数帯の送信信号を通過させる送信用フィルタバンク４１〜４３と、サーキュレータ出力端子に入力側を接続され、複数の周波数帯の受信信号を通過させる受信用フィルタバンク４４〜４６と、２以上の送信用フィルタバンクの入力側に接続され、接続された送信用フィルタバンクの通過帯域の送信信号を増幅するＭＭＭＢＰＡ５１とを備える。【選択図】図４
2014120842.tif 000002
【特許請求の範囲】
【請求項１】
複数の周波数帯の信号を送受信する第１のアンテナと、
前記第１のアンテナと共通側接点を接続された１回路Ｎ接点（Ｎは２以上の整数）の第１のスイッチと、
共用端子と、入力端子と、出力端子とを１つずつ備え、前記第１のスイッチの切替側接点の各々と共用端子とを接続され、前記入力端子から入力された送信信号を前記共用端子から出力し、前記共用端子から入力された受信信号を前記出力端子から出力するＮ個のサーキュレータと、
前記サーキュレータの入力端子に出力側を接続され、複数の周波数帯の送信信号を通過させるＮ個の送信用フィルタバンクと、
前記サーキュレータの出力端子に入力側を接続され、複数の周波数帯の受信信号を通過させるＮ個の受信用フィルタバンクと、
少なくとも２以上の送信用フィルタバンクの入力側に接続され、前記接続された送信用フィルタバンクの通過帯域の送信信号を増幅するＭＭＭＢＰＡと、
を備えるフロントエンド回路。
【請求項２】
請求項１に記載のフロントエンド回路であって、
Ｎ＝３とし、
８００ＭＨｚ帯から９００ＭＨｚ帯の送信信号を通過させる第１の送信用フィルタバンクと、
７００ＭＨｚ帯の送信信号を通過させる第２の送信用フィルタバンクと、
１．７ＧＨｚ帯から２．１ＧＨｚ帯の送信信号を通過させる第３の送信用フィルタバンクと、
８００ＭＨｚ帯から９００ＭＨｚ帯の受信信号を通過させる第１の受信用フィルタバンクと、
７００ＭＨｚ帯の受信信号を通過させる第２の受信用フィルタバンクと、
１．７ＧＨｚ帯から２．１ＧＨｚ帯の受信信号を通過させる第３の受信用フィルタバンクとを備え、
前記ＭＭＭＢＰＡは前記第１の送信用フィルタバンクの入力側と、前記第３の送信用フィルタバンクの入力側に接続され、前記第１の送信用フィルタバンクと、前記第３の送信用フィルタバンクの通過帯域の送信信号を増幅すること
を特徴とするフロントエンド回路。
【請求項３】
請求項２に記載のフロントエンド回路であって、
前記第１の送信用フィルタバンクがＧＳＭ８５０、Ｂａｎｄ５、Ｂａｎｄ６、Ｂａｎｄ１９、Ｂａｎｄ２６、ＧＳＭ９００、およびＢａｎｄ８の送信信号を通過させ、
前記第２の送信用フィルタバンクがＡＰＡＣ７００、Ｂａｎｄ１３、Ｂａｎｄ１４、Ｂａｎｄ１７の送信信号を通過させ、
前記第３の送信用フィルタバンクがＧＳＭ１８００、Ｂａｎｄ３、Ｂａｎｄ９、ＧＳＭ１９００、Ｂａｎｄ２、およびＢａｎｄ１の送信信号を通過させ、
前記第１の受信用フィルタバンクがＧＳＭ８５０、Ｂａｎｄ５、Ｂａｎｄ６、Ｂａｎｄ１９、Ｂａｎｄ２６、ＧＳＭ９００、およびＢａｎｄ８の受信信号を通過させ、
前記第２の受信用フィルタバンクがＡＰＡＣ７００、Ｂａｎｄ１３、Ｂａｎｄ１４、Ｂａｎｄ１７の受信信号を通過させ、
前記第３の受信用フィルタバンクがＧＳＭ１８００、Ｂａｎｄ３、Ｂａｎｄ９、ＧＳＭ１９００、Ｂａｎｄ２、およびＢａｎｄ１の受信信号を通過させること
を特徴とするフロントエンド回路。
【請求項４】
請求項１から３の何れかに記載のフロントエンド回路であって、
ＭＩＭＯダイバーシチ用の信号を受信する第２のアンテナと、
前記第２のアンテナと共通側接点を接続された１回路Ｎ接点（Ｎは２以上の整数）の第２のスイッチと、
前記第２のスイッチの切替側接点の各々と入力側を接続され、複数の周波数帯の受信信号を通過させるＮ個のダイバーシチ用フィルタバンクとをさらに備えること
を特徴とするフロントエンド回路。
【請求項５】
請求項４に記載のフロントエンド回路であって、
Ｎ＝３とし、
８００ＭＨｚ帯から９００ＭＨｚ帯の受信信号を通過させる第１のダイバーシチ用フィルタバンクと、
７００ＭＨｚ帯の受信信号を通過させる第２のダイバーシチ用フィルタバンクと、
１．７ＧＨｚ帯から２．１ＧＨｚ帯の送信信号を通過させる第３のダイバーシチ用フィルタバンクとを備えること
を特徴とするフロントエンド回路。
【請求項６】
請求項５に記載のフロントエンド回路であって、
前記第１のダイバーシチ用フィルタバンクがＧＳＭ８５０、Ｂａｎｄ５、Ｂａｎｄ６、Ｂａｎｄ１９、Ｂａｎｄ２６、ＧＳＭ９００、およびＢａｎｄ８の受信信号を通過させ、
前記第２のダイバーシチ用フィルタバンクがＡＰＡＣ７００、Ｂａｎｄ１３、Ｂａｎｄ１４、Ｂａｎｄ１７の受信信号を通過させ、
前記第３のダイバーシチ用フィルタバンクがＧＳＭ１８００、Ｂａｎｄ３、Ｂａｎｄ９、ＧＳＭ１９００、Ｂａｎｄ２、およびＢａｎｄ１の受信信号を通過させること
を特徴とするフロントエンド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の周波数帯を用いて通信を行う端末装置用のフロントエンド回路に関する。
【背景技術】
【０００２】
昨今、欧州でのサービス開始を筆頭として、世界各国においてＬＴＥ（Ｌｏｎｇ＿Ｔｅｒｍ＿Ｅｖｏｌｕｔｉｏｎ）のサービスが開始されている。今後は世界中でＬＴＥが普及することが見込まれている。
【０００３】
ＷＣＤＭＡにおいては各国へのローミング可能な世界共通バンドとして２．１ＧＨｚ（Ｂａｎｄ１）やＧＳＭ周波数帯である８５０／９００／１８００／１９００ＭＨｚ帯（Ｂａｎｄ５／８／３／２）が利用されている。一方、ＬＴＥについては各国共通のバンドがなく各国で異なる周波数帯を利用してサービスを行っている。例えば米国であれば７００ＭＨｚ帯（Ｂａｎｄ１３、１７）、欧州であれば２．６ＧＨｚ帯（Ｂａｎｄ７）、韓国は８５０ＭＨｚ帯（Ｂａｎｄ５）、日本は２ＧＨｚ帯（Ｂａｎｄ１）を用いており、各国におけるＬＴＥの利用周波数が異なる。このためＷＣＤＭＡやＧＳＭのように世界共通の周波数帯が存在しないため、海外においてＬＴＥを利用するためには携帯電話端末が各国の周波数に対応したＰＡ（Ｐｏｗｅｒ＿Ａｍｐｌｉｆｉｅｒ）やＤＵＰ（Ｄｕｐｌｅｘｅｒ）などのデバイスを実装する必要がある。しかしながら、各国の周波数毎にＰＡやＤＵＰを実装する方法では、無線回路の実装面積が増大し携帯電話端末の回路小型化の障害となるため、複数周波数帯において共用可能なデバイスの需要が高まっている。複数の周波数帯で共用可能な送信側のＰＡとしてＭＭＭＢＰＡ（Ｍｕｌｔｉ＿Ｍｏｄｅ＿Ｍｕｌｔｉ＿Ｂａｎｄ＿Ｐｏｗｅｒ＿Ａｍｐｌｉｆｉｅｒ）が知られている。現状のＭＭＭＢＰＡでは、ＤＵＰ前段までの周波数については１ＧＨｚ未満として８００〜９００ＭＨｚ帯、１ＧＨｚ以上として１．７〜２．１ＧＨｚ帯において共用可能である。
【０００４】
また、国際ローミングを実現させるために、ＣＰＵからの制御信号に従って周波数帯の切替制御（スイッチ制御）をおこなうマルチバンド無線機が存在する。このようなマルチバンド無線機の例として、例えば特許文献１がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０８０６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば、前述したＭＭＭＢＰＡと、特許文献１記載の周波数帯スイッチ制御技術とを組み合わせて、各国のＬＴＥサービスにおいてローミング可能な携帯電話端末用のフロントエンド回路を設計すると、例えば図１のようになる。図１のフロントエンド回路９００は、アンテナ９１１、９１２と、スイッチ９２１、９２２、９２３、９２４、９２５と、ＭＭＭＢＰＡ９５１と、デュプレクサ９７１、９７２、９７３と、ＲｘＢＰＦ９８１、９８２、９８３と、スイッチ切替制御部９９１、９９２とを備える。フロントエンド回路９００は、ＲＦＩＣ９６０と接続されている。アンテナ９１２からＲＦＩＣ９６０までの回路はＭＩＭＯダイバーシチ用に設けてある。
【０００７】
スイッチ９２１、９２２、９２３、９２４、９２５は、この例では図示しない開放用接点も含めて１回路４接点のスイッチとする。以下、開放用接点を除く３つの切替側接点の接続について説明していく。スイッチ９２１の共通側接点はアンテナ９１１と接続されている。スイッチ９２１の切替側接点はそれぞれデュプレクサ９７１、９７２、９７３のアンテナ端子と接続されている。スイッチ９２２の共通側接点はアンテナ９１２と接続されている。スイッチ９２２の切替側接点はそれぞれＲｘＢＰＦ９８１、９８２、９８３の入力端子と接続されている。スイッチ９２３の切替側接点はそれぞれデュプレクサ９７１、９７２、９７３の送信端子と接続されている。スイッチ９２３の共通側接点はＭＭＭＢＰＡ９５１の出力端子と接続されている。ＭＭＭＢＡ９５１の入力端子は、ＲＦＩＣ９６０の送信信号用端子９６１と接続されている。スイッチ９２４の切替側接点はそれぞれデュプレクサ９７１、９７２、９７３の受信端子と接続されている。スイッチ９２４の共通側接点はＲＦＩＣ９６０の受信信号用端子９６２と接続されている。スイッチ９２５の切替側接点はそれぞれＲｘＢＰＦ９８１、９８２、９８３の出力端子と接続されている。スイッチ９２５の共通側接点はＲＦＩＣ９６０のＭＩＭＯダイバーシティ用端子９６３と接続されている。スイッチ切替制御部９９１、９９２は、制御線（図中一点鎖線で示す）を介してスイッチ９２１、９２２、９２３、９２４、９２５と接続され、ＣＰＵ（図示略）により送信された制御信号に従って、スイッチ９２１、９２２、９２３、９２４、９２５の切り換え制御を実行する。
【０００８】
図１のようにフロントエンド回路を構成することにより、最新のＭＭＭＢＰＡによって、複数の周波数帯においてＰＡを共用することができるため、回路面積の増大をある程度防ぐことは可能である。しかしながら、デュプレクサ９７１、９７２、９７３における周波数依存性（送信波の受信回路への回り込み）があるため、後段のスイッチ９２３、９２４が必須となる。これらのスイッチの挿入により１〜１．５ｄＢ程度の電力損失が発生するため、送信出力が低下し、通信品質が損なわれ、標準規格を満足することが困難となる。またスイッチの切替制御のために、ＣＰＵから制御信号を出力する回路や、当該制御信号に従ってスイッチの切替制御を実行するスイッチ切替制御部９９１、９９２などが必要となる。これらの制御信号回路は制御信号バンド追加の度に再定義して追加実装する必要が発生する。また、ＭＩＭＯダイバーシチ用の受信回路についてはＲｘＢＰＦ９８１、９８２、９８３に周波数依存性があるため、同様に周波数切替数に対応したスイッチ９２５を挿入する必要があり、同様に１〜１．５ｄＢの感度劣化が発生する。このように、従来技術の組み合わせによってＬＴＥの国際ローミングを達成するためには、スイッチ切替制御の際に生じる電力損失による性能劣化、規格未達の課題、制御信号回路の実装の手間の増大等の課題がある。そこで本発明では、スイッチ挿入による電力損失や制御回路実装の手間を発生させずに、複数の周波数帯で共用可能なフロントエンド回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のフロントエンド回路は、第１のアンテナと、第１のスイッチと、Ｎ個（Ｎは２以上の整数）のサーキュレータと、Ｎ個の送信用フィルタバンクと、Ｎ個の受信用フィルタバンクと、ＭＭＭＢＰＡとを備える。
【００１０】
第１のアンテナは、複数の周波数帯の信号を送受信する。第１のスイッチは第１のアンテナと共通側接点を接続された１回路Ｎ接点のスイッチである。Ｎ個のサーキュレータは、共用端子と、入力端子と、出力端子とを１つずつ備え、第１のスイッチの切替側接点の各々と共用端子とを接続され、入力端子から入力された送信信号を共用端子から出力し、共用端子から入力された受信信号を出力端子から出力する。Ｎ個の送信用フィルタバンクは、サーキュレータの入力端子に出力側を接続され、複数の周波数帯の送信信号を通過させる。Ｎ個の受信用フィルタバンクは、サーキュレータの出力端子に入力側を接続され、複数の周波数帯の受信信号を通過させる。ＭＭＭＢＰＡは、少なくとも２以上の送信用フィルタバンクの入力側に接続され、接続された送信用フィルタバンクの通過帯域の送信信号を増幅する。
【発明の効果】
【００１１】
本発明のフロントエンド回路によれば、スイッチ挿入による電力損失や制御回路実装の手間を発生させずに、複数の周波数帯で共用することができる。
【図面の簡単な説明】
【００１２】
【図１】従来技術を組み合わせて構成したフロントエンド回路の構成を示す図。
【図２】本発明のフロントエンド回路に用いられるサーキュレータとフィルタバンクによる回路構成を示す図。
【図３】本発明で用いられるフィルタバンクの構成例（３周波数帯で共用）を示すブロック図。
【図４】実施例１のフロントエンド回路の構成を示すブロック図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。
【００１４】
前述したようにＤＵＰやＲｘＢＰＦには周波数依存性があり、フロントエンド回路にスイッチとその制御回路を設ける必要があるため、電力損失、制御回路実装の手間などの課題があった。そこで、本発明のフロントエンド回路においてサーキュレータとフィルタバンクを用いることで従来の課題を解決した。サーキュレータはスイッチより低損失である。また、サーキュレータは制御を必要としない。本発明では、サーキュレータの使用に伴い、送信信号の系統と受信信号の系統と分離する必要が生じる。送信（受信）信号の系統をマルチバンド化するため、本発明では送信（受信）信号用にフィルタバンクを用いる。
【００１５】
以下、図２を参照して本発明のフロントエンド回路に用いられるサーキュレータとフィルタバンクによる回路構成を説明する。図２（ａ）は、図１で説明したデュプレクサ９７１、９７２、９７３、スイッチ９２３、９２４、およびその制御回路の代わりに用いられる構成である。図２（ｂ）は、図１で説明したＲｘＢＰＦ９８１、９８２、９８３、スイッチ９２５、およびその制御回路の代わりに用いられる構成である。図２（ａ）に示す回路は、サーキュレータ３０と、送信用フィルタバンク４０−１と、受信用フィルタバンク４０−２とを備える。送信用フィルタバンク４０−１は複数の周波数帯の送信信号を通過させる。受信用フィルタバンク４０−２は複数の周波数帯の受信信号を通過させる。サーキュレータ３０は、共用端子と、入力端子と、出力端子とを１つずつ備える。共用端子はアンテナ側と接続される。サーキュレータ３０は、入力端子から入力された送信信号を共用端子から出力し、共用端子から入力された受信信号を出力端子から出力する。送信用フィルタバンク４０−１は、サーキュレータ３０の入力端子に出力側（ＯＵＴ）を接続される。送信用フィルタバンク４０−１の入力側（ＩＮ）は増幅器（ＡＭＰ）に接続される。受信用フィルタバンク４０−２は、サーキュレータ３０の出力端子に入力側（ＩＮ）を接続される。受信用フィルタバンク４０−２の出力側（ＯＵＴ）はＲＦＩＣに接続される。
【００１６】
図２（ｂ）に示す回路は、ダイバーシチ用フィルタバンク４０−３を備える。ダイバーシチ用フィルタバンク４０−３は複数の周波数帯のＭＩＭＯダイバーシチ用信号を通過させる。ダイバーシチ用フィルタバンク４０−３の出力側（ＯＵＴ）はアンテナ側と接続される。ダイバーシチ用フィルタバンク４０−３の入力側（ＩＮ）はＲＦＩＣに接続される。
【００１７】
以下、図３を参照して本発明で用いられるフィルタバンクの構成について説明する。図３は本発明で用いられるフィルタバンクの構成例（３周波数帯で共用）を示すブロック図である。図３に示す通りフィルタバンク４０は、１入力３出力の位相器４０ａと、１入力１出力のＢＰＦ４０ｂ、４０ｃ、４０ｄと、３入力１出力の合成器４０ｅとを備える。位相器４０ａの入力端子は、フィルタバンク４０の入力端子とみなすことができる。位相器４０ａの３つの出力端子はそれぞれ３つのＢＰＦ４０ｂ、４０ｃ、４０ｄの入力端子と接続される。３つのＢＰＦ４０ｂ、４０ｃ、４０ｄの出力端子は、それぞれ合成器４０ｅの３つの入力端子に接続される。合成器４０ｅの出力端子はフィルタバンク４０の出力端子とみなすことができる。
【実施例１】
【００１８】
以下、上記で説明したサーキュレータとフィルタバンクを用い３つの帯域の周波数において共用可能とした実施例１のフロントエンド回路について図４を参照して説明する。図４は本実施例のフロントエンド回路の構成を示すブロック図である。
【００１９】
図４に示すように、本実施例のフロントエンド回路１００は、第１のアンテナ１１と、第１のスイッチ２１と、３個のサーキュレータ３１、３２、３３と、３個の送信用フィルタバンク４１、４２、４３と、ＭＭＭＢＰＡ５１と、ＰＡ５２と、３個の受信用フィルタバンク４４、４５、４６と、第２のアンテナ１２と、第２のスイッチ２２と、３個のダイバーシチ用フィルタバンク４７、４８、４９とを備える。本実施例のフロントエンド回路１００はＲＦＩＣ６０と接続される。ＲＦＩＣ６０は、第１出力端子６１、第２出力端子６２、第３出力端子６３、第１入力端子６４、第２入力端子６５、第３入力端子６６、ダイバーシチ用第１入力端子６７、ダイバーシチ用第２入力端子６８、ダイバーシチ用第３入力端子６９を備える。なお、サーキュレータ３１、３２、３３は送信側回路⇒アンテナ１１の方向およびアンテナ１１⇒受信側回路の方向のみを信号が通過するように実装されている。
【００２０】
第１のアンテナ１１は、複数の周波数帯の信号を送受信する。第１のスイッチ２１は第１のアンテナ１１と共通側接点を接続された１回路３接点のスイッチである。サーキュレータ３１、３２、３３は、共用端子と、入力端子と、出力端子とを１つずつ備え、第１のスイッチ２１の切替側接点の各々と共用端子とを接続され、入力端子から入力された送信信号を共用端子から出力し、共用端子から入力された受信信号を出力端子から出力する。送信用フィルタバンク４１、４２、４３（以下、第１の送信用フィルタバンク４１、第２の送信用フィルタバンク４２、第３の送信用フィルタバンク４３ともいう）は、サーキュレータ３１、３２、３３の入力端子に出力側を接続され、複数の周波数帯の送信信号を通過させる。受信用フィルタバンク４４、４５、４６（以下、第１の受信用フィルタバンク４４、第２の受信用フィルタバンク４５、第３の受信用フィルタバンク４６ともいう）は、サーキュレータ３１、３２、３３の出力端子に入力側を接続され、複数の周波数帯の受信信号を通過させる。ＭＭＭＢＰＡ５１、ＰＡ５２は、接続された送信用フィルタバンクの通過帯域の送信信号を増幅する。本実施例では、ＭＭＭＢＰＡ５１は、第１の送信用フィルタバンク４１と、第３の送信用フィルタバンク４３の入力側に接続される。なお、ＭＭＭＢＰＡ５１は少なくとも２以上の送信用フィルタバンクへの入力信号を統合するものであればよく、例えば第２の送信用フィルタバンク４２と、第３の送信用フィルタバンク４３の入力側に接続されていても良いし、第１の送信用フィルタバンク４１と、第２の送信用フィルタバンク４２の入力側に接続されていても良い。本実施例では、ＰＡ５２は、第２の送信用フィルタバンク４２の入力側に接続される。
【００２１】
第２のアンテナ１２は、ＭＩＭＯダイバーシチ用の信号を受信する。第２のスイッチ２２は、第２のアンテナ１２と共通側接点を接続された１回路３接点のスイッチである。ダイバーシチ用フィルタバンク４７、４８、４９（以下、第１のダイバーシチ用フィルタバンク４７、第２のダイバーシチ用フィルタバンク４８、第３のダイバーシチ用フィルタバンク４９ともいう）は、第２のスイッチ２２の切替側接点の各々と入力側を接続され、複数の周波数帯の受信信号を通過させる。
【００２２】
ＭＭＭＢＰＡ５１の入力側は、ＲＦＩＣ６０の第１出力端子６１と、第３出力端子６３に接続される。ＰＡ５２の入力側は、ＲＦＩＣ６０の第２出力端子６２に接続される。第１の受信用フィルタバンク４４の出力側は、ＲＦＩＣ６０の第１入力端子６４に接続される。第２の受信用フィルタバンク４５の出力側は、ＲＦＩＣ６０の第２入力端子６５に接続される。第３の受信用フィルタバンク４６の出力側は、ＲＦＩＣ６０の第３入力端子６６に接続される。第１のダイバーシチ用フィルタバンク４７の出力側は、ＲＦＩＣ６０のダイバーシチ用第１入力端子６７に接続される。第２のダイバーシチ用フィルタバンク４８の出力側は、ＲＦＩＣ６０のダイバーシチ用第２入力端子６８に接続される。第３のダイバーシチ用フィルタバンク４９の出力側は、ＲＦＩＣ６０のダイバーシチ用第３入力端子６９に接続される。
【００２３】
本実施例のフロントエンド回路１００は、上記のように構成されることでスイッチ挿入による電力損失や制御回路実装の手間を発生させずに、３つの周波数帯で共用することができる。
【００２４】
以下、本実施例のフロントエンド回路１００で共用する３つの帯域の周波数について具体的に検討を加える。現行のＲＦＩＣは一組の入出力から近接する周波数帯の信号および異なる方式の信号を入出力可能である。例えば、現行のＲＦＩＣにおいてはＧＳＭ１８００とＧＳＭ１９００とを一組の入出力ポートから出力可能である。また、ＷＣＤＭＡ／ＬＴＥのＢａｎｄ２、Ｂａｎｄ３を一組の入出力ポートから入出力可能である。また前述したように、現状のＭＭＭＢＰＡにおいて、ＤＵＰ前段までの周波数については１ＧＨｚ未満としては８００〜９００ＭＨｚ、１ＧＨｚ以上としては１．７〜２．１ＧＨｚまでは統合可能である。
【００２５】
従って本実施例における３つの帯域の周波数帯を、仮にＬｏｗ：１ＧＨｚ未満、Ｍｉｄ：１ＧＨｚ以上２．２ＧＨｚ未満、Ｈｉｇｈ：２．２ＧＨｚ以上と区分したときに主要国で利用される周波数帯は、例えば日本においてＬｏｗ：７００ＭＨｚ（ＡＰＡＣ７００）、８００ＭＨｚ（Ｂａｎｄ６／１９）、９００ＭＨｚ（Ｂａｎｄ８）、Ｍｉｄ：１．５ＧＨｚ（Ｂａｎｄ１１／２１）、１．７ＧＨｚ（Ｂａｎｄ３／９）、２．１ＧＨｚ（Ｂａｎｄ１）となる。欧州においては、Ｌｏｗ：８００ＭＨｚ（Ｂａｎｄ２０）、９００ＭＨｚ（ＧＳＭ９００／Ｂａｎｄ８）、Ｍｉｄ：１．７ＧＨｚ（Ｂａｎｄ３）、２．１ＧＨｚ（Ｂａｎｄ１）、Ｈｉｇｈ：２．６ＧＨｚ（Ｂａｎｄ７）となる。また米国においては、Ｌｏｗ：７００ＭＨｚ（Ｂａｎｄ１３、１４、１７）、８００ＭＨｚ（ＧＳＭ８５０／Ｂａｎｄ５／２６）、Ｍｉｄ：１．９ＧＨｚ（ＧＳＭ１９００／Ｂａｎｄ２）、Ｈｉｇｈ：２．６ＧＨｚ（Ｂａｎｄ４１）となる。
【００２６】
上記のように、Ｌｏｗ、Ｍｉｄ、Ｈｉｇｈに帯域を区分して考えた場合、ＲＦＩＣの入出力のポートはＬｏｗ、Ｍｉｄ、Ｈｉｇｈの範囲で共用可能である。一方、ＭＭＭＢＰＡについてはＬｏｗ：８００ＭＨｚ（ＧＳＭ８５０／Ｂａｎｄ５／６／１９／２６）、９００ＭＨｚ（ＧＳＭ９００／Ｂａｎｄ８）、Ｍｉｄ：１．７ＧＨｚ（ＧＳＭ１８００／Ｂａｎｄ３／９）、１．９ＧＨｚ（ＧＳＭ１９００／Ｂａｎｄ２）、２．１ＧＨｚ（Ｂａｎｄ１）の範囲で周波数統合が実現できている。従って、Ｌｏｗの範囲を８００ＭＨｚ帯、９００ＭＨｚ帯に限定したＬｏｗ１として、本実施例のＲＦＩＣ６０の第１出力端子６１をＬｏｗ１出力ポートとし、第２出力端子６２をＨｉｇｈ出力ポートとし、第３出力端子をＭｉｄ出力ポートとして、ＭＭＭＢＰＡ５１をＬｏｗ１出力ポートと、Ｍｉｄ出力ポートの共用とすることができる。この場合、ＲＦＩＣ６０の第１入力端子６４をＬｏｗ１入力ポートとし、第２入力端子６５をＨｉｇｈ入力ポートとし、第３入力端子６６をＭｉｄ入力ポートとし、ダイバーシチ用第１入力端子６７をＬｏｗ１入力ポートとし、ダイバーシチ用第２入力端子６８をＨｉｇｈ入力ポートとし、ダイバーシチ用第３入力端子６９をＭｉｄ入力ポートとする。従って、この場合、それぞれの入出力ポートに接続されるフィルタバンク４１〜４９は以下のような特性となる。第１の送信用フィルタバンク４１は、Ｌｏｗ１：８００ＭＨｚ（ＧＳＭ８５０／Ｂａｎｄ５／６／１９／２６）、９００ＭＨｚ（ＧＳＭ９００／Ｂａｎｄ８）の周波数帯の送信信号を通過させる。第２の送信用フィルタバンク４２は、Ｈｉｇｈ：２．６ＧＨｚ（Ｂａｎｄ７／４１）の周波数帯の送信信号を通過させる。第３の送信用フィルタバンク４３は、Ｍｉｄ：１．７ＧＨｚ（ＧＳＭ１８００／Ｂａｎｄ３／９）、１．９ＧＨｚ（ＧＳＭ１９００／Ｂａｎｄ２）、２．１ＧＨｚ（Ｂａｎｄ１）の周波数帯の送信信号を通過させる。同様に、第１の受信用フィルタバンク４４は、Ｌｏｗ１：８００ＭＨｚ（ＧＳＭ８５０／Ｂａｎｄ５／６／１９／２６）、９００ＭＨｚ（ＧＳＭ９００／Ｂａｎｄ８）の周波数帯の受信信号を通過させる。第２の受信用フィルタバンク４５は、Ｈｉｇｈ：２．６ＧＨｚ（Ｂａｎｄ７／４１）の周波数帯の受信信号を通過させる。第３の受信用フィルタバンク４６は、Ｍｉｄ：１．７ＧＨｚ（ＧＳＭ１８００／Ｂａｎｄ３／９）、１．９ＧＨｚ（ＧＳＭ１９００／Ｂａｎｄ２）、２．１ＧＨｚ（Ｂａｎｄ１）の周波数帯の受信信号を通過させる。ダイバーシチ用フィルタバンク４７〜４９についても、受信用フィルタバンク４４〜４６と同様である。
【００２７】
上述の周波数帯域のパターンでは、ＭＭＭＢＰＡの統合周波数の制約上、日本で使用される７００ＭＨｚ帯が除かれてしまう。そこで、本実施例のフロントエンド回路１００において３つの帯域を以下のＬｏｗ１、Ｌｏｗ２、Ｍｉｄのように設定しても良い。
Ｌｏｗ１：８００ＭＨｚ（ＧＳＭ８５０／Ｂａｎｄ５／６／１９／２６）、９００ＭＨｚ（ＧＳＭ９００／Ｂａｎｄ８）、Ｌｏｗ２：（ＡＰＡＣ７００、Ｂａｎｄ１３、１４、１７）、Ｍｉｄ：１．７ＧＨｚ（ＧＳＭ１８００／Ｂａｎｄ３／９）、１．９ＧＨｚ（ＧＳＭ１９００／Ｂａｎｄ２）、２．１ＧＨｚ（Ｂａｎｄ１）の組合せで構成する。
【００２８】
上記のように、Ｌｏｗ１、Ｌｏｗ２、Ｍｉｄに帯域を区分して考えた場合、ＲＦＩＣの入出力のポートも同様にＬｏｗ１、Ｌｏｗ２、Ｍｉｄの範囲で共用可能である。一方、ＭＭＭＢＰＡについてはＬｏｗ１、Ｍｉｄの範囲で周波数統合が実現が可能である。従って、本実施例のＲＦＩＣ６０の第１出力端子６１をＬｏｗ１出力ポートとし、第２出力端子６２をＬｏｗ２出力ポートとし、第３出力端子をＭｉｄ出力ポートとして、ＭＭＭＢＰＡ５１をＬｏｗ１出力ポートと、Ｍｉｄ出力ポートの共用とすることができる。この場合、ＲＦＩＣ６０の第１入力端子６４をＬｏｗ１入力ポートとし、第２入力端子６５をＬｏｗ２入力ポートとし、第３入力端子６６をＭｉｄ入力ポートとし、ダイバーシチ用第１入力端子６７をＬｏｗ１入力ポートとし、ダイバーシチ用第２入力端子６８をＬｏｗ２入力ポートとし、ダイバーシチ用第３入力端子６９をＭｉｄ入力ポートとする。
【００２９】
従って、この場合、それぞれの入出力ポートに接続される送信用フィルタバンク４１〜４３は以下のような特性となる。第１の送信用フィルタバンク４１は、Ｌｏｗ１：８００ＭＨｚ（ＧＳＭ８５０／Ｂａｎｄ５／６／１９／２６）、９００ＭＨｚ（ＧＳＭ９００／Ｂａｎｄ８）の周波数帯の送信信号を通過させる。第２の送信用フィルタバンク４２は、Ｌｏｗ２：（ＡＰＡＣ７００、Ｂａｎｄ１３、１４、１７）の周波数帯の送信信号を通過させる。第３の送信用フィルタバンク４３は、Ｍｉｄ：１．７ＧＨｚ（ＧＳＭ１８００／Ｂａｎｄ３／９）、１．９ＧＨｚ（ＧＳＭ１９００／Ｂａｎｄ２）、２．１ＧＨｚ（Ｂａｎｄ１）の周波数帯の送信信号を通過させる。受信用フィルタバンク４４〜４６、ダイバーシチ用フィルタバンク４７〜４９についても、送信用フィルタバンク４１〜４３と同様である。
【００３０】
本実施例のフロントエンド回路１００によれば、ＤＵＰ技術を用いることによりバンド統合による挿入損失は０．５〜１ｄＢ程度に低減できる。
【００３１】
昨今ＤＵＰの小型化が進んでおり、従来３ｍｍ角以上のＤＵＰが、最新技術では１．８×１．４ｍｍ角のサイズまで小型化された。これにより、一つあたりのバンドパスフィルタのサイズは０．８×０．６ｍｍ角まで小型化されており、今後１〜２年でさらに面積が１／４程度に小型化されることが予想される。しかしながら、現在の素子の電極ピッチが０．４ｍｍであることから、たとえＤＵＰが１／４に小型化しても、単独ＤＵＰによる回路設計においては電極のサイズが支配的となり、電極配置のためのパッケージサイズより小型化できない懸念があった。一方、本発明のフロントエンド回路では、例えば上述の例のように、Ｌｏｗ１、Ｌｏｗ２、Ｍｉｄ各々４バンド相当の小型化されたフィルタで一つのフィルタバンクを形成した場合、これらのフィルタバンクを従来のＤＵＰと同等のサイズの素子として実装できるようになるため、現在と同じ電極ピッチと電極配置で複数バンドのＤＵＰを実現できる。
【００３２】
上述のように、本実施例のフロントエンド回路１００における３つの帯域をＬｏｗ１、Ｌｏｗ２、Ｍｉｄのように設定した場合、日本の１．５ＧＨｚ、欧州・米国の２．６ＧＨｚという特殊な周波数帯を除いた１２バンドの周波数帯をカバーでき、従来のフロントエンド回路に比べて、９バンド分の素子実装面積を削減できる。また本発明のフロントエンド回路は受動素子で構成されているため、スイッチのような切替制御を必要とせず、制御回路の追加実装も不要である。
【００３３】
なお、本実施例では、３つの帯域の周波数で共用可能なフロントエンド回路１００について詳述したが、帯域の数に制限はなく、Ｎを２以上の整数として、任意のＮ個の周波数帯で共用可能なフロントエンド回路を構成することができる。この場合、上述のスイッチ２１、２２を１回路Ｎ接点のスイッチとし、サーキュレータ３１、３２、・・・をＮ個とし、送信用フィルタバンク、受信用フィルタバンク、ダイバーシチ用フィルタバンクをそれぞれＮ個とすればよい。このとき、ＭＭＭＢＰＡ５１は、ＲＦＩＣ６０の少なくとも２つ以上の送信用ポートにおいて共用可能に接続されていればよい。
【図１】
2014120842.tif 000003
【図２】
2014120842.tif 000004
【図３】
2014120842.tif 000005
【図４】
2014120842.tif 000006