(57)【要約】【課題】半導体装置とその製造方法において、電界効果トランジスタの耐圧を高めること。【解決手段】基板２０の上に形成され、活性領域２２ａと、不活性原子２７が導入された素子分離領域２２ｂとを備えた窒化物半導体層２２と、窒化物半導体層２２の上に形成されたソース電極４３及びゲート電極３７と、窒化物半導体層２２の上においてゲート電極３７から間隔をおいて形成され、かつ、素子分離領域２２ｂと活性領域２２ａとの境界Bから第１の距離a1をおいて設けられた端部４４ａを備えたドレイン電極４４とを有し、第１の距離a1は、素子分離領域２２ｂから活性領域２２ａに拡散した不活性原子２７の濃度が第１の濃度となる第２の距離a2よりも大きく、不活性原子２７の濃度が第１の濃度より高い位置における活性領域２２ａの電子密度は、活性領域２２ａの中央部２２ｄにおける電子密度より低い半導体装置による。【選択図】図５
2014175341.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成され、活性領域と、不活性原子が導入された素子分離領域とを備えた窒化物半導体層と、
前記活性領域における前記窒化物半導体層の上に形成されたソース電極と、
前記活性領域における前記窒化物半導体層の上において前記ソース電極から間隔をおいて形成されたゲート電極と、
前記活性領域における前記窒化物半導体層の上において前記ゲート電極から間隔をおいて形成され、かつ、前記素子分離領域と前記活性領域との境界から第１の距離をおいて設けられた端部を備えたドレイン電極とを有し、
前記第１の距離は、前記素子分離領域から前記活性領域に拡散した前記不活性原子の濃度が第１の濃度となる第２の距離よりも大きく、前記不活性原子の濃度が前記第１の濃度より高い位置における前記活性領域の電子密度は、前記活性領域の中央部における電子密度より低いことを特徴とする半導体装置。
【請求項２】
前記活性領域は、前記素子分離領域との境界において、互いに対向する第１の辺と第２の辺とを有し、
前記ソース電極は、前記第１の辺と前記第２の辺の各々を横切って、前記素子分離領域における前記窒化物半導体層の上まで延在することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ドレイン電極の前記端部は平面視で丸いことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記ドレイン電極の前記端部に設けられた延長部を更に有し、
前記延長部が、前記端部から前記素子分離領域にまで延在することを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項５】
前記延長部と前記ゲート電極との第１の間隔が、前記ドレイン電極と前記ゲート電極との第２の間隔よりも広いことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１の距離と前記第２の距離との差は、前記素子分離領域と前記ドレイン電極との位置合わせ誤差よりも大きいことを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記境界から前記第２の距離だけ離れた位置の前記活性領域における電子密度は、前記活性領域の中央部における電子密度と同じであることを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置。
【請求項８】
基板と、
前記基板の上に形成され、活性領域と、不活性原子が導入された素子分離領域とを備えた窒化物半導体層と、
前記活性領域における前記窒化物半導体層の上に形成されたソース電極と、
前記活性領域における前記窒化物半導体層の上において前記ソース電極から間隔をおいて形成され、かつ、前記素子分離領域と前記活性領域との境界から第１の距離をおいて設けられた端部を備えたドレイン電極と、
前記素子分離領域から間隔をおいて前記活性領域における前記窒化物半導体層の上に形成され、前記ソース電極を内側に含む第１の開口と、該第１の開口から間隔をおいて設けられて前記ドレイン電極を内側に含む第２の開口とを備えたゲート電極とを有し、
前記第１の距離は、前記素子分離領域から前記活性領域に拡散した前記不活性原子の濃度が第１の濃度となる第２の距離よりも大きく、前記不活性原子の濃度が前記第１の濃度より高い位置における前記活性領域の電子密度は、前記活性領域の中央部における電子密度より低いことを特徴とする半導体装置。
【請求項９】
前記第１の距離と前記第２の距離との差は、前記素子分離領域と前記ドレイン電極との位置合わせ誤差よりも大きいことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記境界から前記第２の距離だけ離れた位置の前記活性領域における電子密度が、前記活性領域の中央部における電子密度と同じであることを特徴とする請求項８又は請求項９に記載の半導体装置。
【請求項１１】
基板の上に窒化物半導体層を形成する工程と、
前記窒化物半導体層に不活性原子をイオン注入することにより素子分離領域を形成すると共に、前記素子分離領域以外の前記窒化物半導体層を活性領域とする工程と、
前記活性領域における前記窒化物半導体層の上にソース電極を形成する工程と、
前記活性領域における前記窒化物半導体層の上に、前記ソース電極から間隔をおいてゲート電極を形成する工程と、
前記活性領域における前記窒化物半導体層の上に、前記素子分離領域と前記活性領域との境界から第１の距離をおいて設けられた端部を備えたドレイン電極を、前記ゲート電極から間隔をおいて形成する工程とを有し、
前記ドレイン電極を形成する工程において、前記第１の距離を前記素子分離領域から前記活性領域に拡散した前記不活性原子の濃度が第１の濃度となる第２の距離よりも大きくし、
前記不活性原子の濃度が前記第１の濃度より高い位置における前記活性領域の電子密度は、前記活性領域の中央部における電子密度より低いことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム等の窒化物半導体をチャネルに使用する電界効果トランジスタは、耐圧が高いという特徴を活かして高出力デバイスに使用されている。電界効果トランジスタの耐圧を下げる要因の一つにドレイン端における電界集中があり、その電界集中を緩和することで電界効果トランジスタの耐圧を更に向上させることができる。
【０００３】
但し、電界効果トランジスタにおいては、ドレイン端での電界集中の他に耐圧を支配する要因を見出し、耐圧を一層向上させる点で改善の余地がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２３８９８２号公報
【特許文献２】特開２０１０−６２３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置とその製造方法において、電界効果トランジスタの耐圧を高めることを目的とする。
【課題を解決するための手段】
【０００６】
以下の開示の一観点によれば、基板と、前記基板の上に形成され、活性領域と、不活性原子が導入された素子分離領域とを備えた窒化物半導体層と、前記活性領域における前記窒化物半導体層の上に形成されたソース電極と、前記活性領域における前記窒化物半導体層の上において前記ソース電極から間隔をおいて形成されたゲート電極と、前記活性領域における前記窒化物半導体層の上において前記ゲート電極から間隔をおいて形成され、かつ、前記素子分離領域と前記活性領域との境界から第１の距離をおいて設けられた端部を備えたドレイン電極とを有し、前記第１の距離は、前記素子分離領域から前記活性領域に拡散した前記不活性原子の濃度が第１の濃度となる第２の距離よりも大きく、前記不活性原子の濃度が前記第１の濃度より高い位置における前記活性領域の電子密度は、前記活性領域の中央部における電子密度より低い半導体装置が提供される。
【０００７】
また、その開示の別の観点によれば、基板と、前記基板の上に形成され、活性領域と、不活性原子が導入された素子分離領域とを備えた窒化物半導体層と、前記活性領域における前記窒化物半導体層の上に形成されたソース電極と、前記活性領域における前記窒化物半導体層の上において前記ソース電極から間隔をおいて形成され、かつ、前記素子分離領域と前記活性領域との境界から第１の距離をおいて設けられた端部を備えたドレイン電極と、前記素子分離領域から間隔をおいて前記活性領域における前記窒化物半導体層の上に形成され、前記ソース電極を内側に含む第１の開口と、該第１の開口から間隔をおいて設けられて前記ドレイン電極を内側に含む第２の開口とを備えたゲート電極とを有し、前記第１の距離は、前記素子分離領域から前記活性領域に拡散した前記不活性原子の濃度が第１の濃度となる第２の距離よりも大きく、前記不活性原子の濃度が前記第１の濃度より高い位置における前記活性領域の電子密度は、前記活性領域の中央部における電子密度より低い半導体装置が提供される。
【発明の効果】
【０００８】
以下の開示によれば、素子分離領域と活性領域との境界から第２の距離よりも大きい第１の距離をおいてドレイン電極の端部を設ける。
【０００９】
これにより、チャネル層において電子密度が低くドレイン電極に強い電界が働く領域からドレイン電極が離れるので、ドレイン電極への電界集中で電界効果トランジスタの耐圧が低下するのが抑制され、ひいてはその耐圧を高めることができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は調査に使用した電界効果トランジスタの拡大平面図であり、図１（ｂ）は図１（ａ）のI−I線に沿う断面図である。
【図２】図２は、活性領域内における電子密度の相違によって空乏層がどのような影響を受けるのかを模式的に示す平面図である。
【図３】図３（ａ）は、活性領域における電子密度をシミュレーションして得られたグラフであり、図３（ｂ）は、電界強度をシミュレーションして得られたグラフである。
【図４】図４（ａ）は、電界効果トランジスタがオフからオンになる過程におけるチャネル長方向に沿った断面図（その１）であり、図４（ｂ）は、電界効果トランジスタがオフからオンになる過程におけるチャネル長方向に沿った断面図（その２）である。
【図５】図５（ａ）は、第１実施形態に係る半導体装置の平面図であり、図５（ｂ）は、図５（ａ）のII−II線に沿う断面図である。
【図６】図６は、第１実施形態において、アルゴン原子の濃度分布をシミュレーションして得られた図である。
【図７】図７は、第１実施形態において、チャネル層の表面におけるアルゴン原子の濃度をシミュレーションして得られた図である。
【図８】図８（ａ）は、比較例に係る電界効果トランジスタの耐圧を調査して得られた図であり、図８（ｂ）は、第１実施形態に係る電界効果トランジスタの耐圧を調査して得られた図である。
【図９】図９は、第１実施形態において、素子分離領域とドレイン電極との位置ずれについて示す平面図である。
【図１０】図１０（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図１１】図１１（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図１２】図１２（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図１３】図１３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図１４】図１４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。
【図１５】図１５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。
【図１６】図１６は、第１実施形態に係る半導体装置の製造途中の断面図（その７）である。
【図１７】図１７は、第２実施形態に係る半導体装置の平面図である。
【図１８】図１８（ａ）は、第３実施形態に係る半導体装置の平面図であり、図１８（ｂ）は、第３実施形態に係る半導体装置のドレイン電極の端部の拡大平面図である。
【図１９】図１９は、第４実施形態に係る半導体装置の平面図である。
【図２０】図２０は、第５実施形態に係る半導体装置の平面図である。
【発明を実施するための形態】
【００１１】
本実施形態の説明に先立ち、本願発明者が行った調査について説明する。
【００１２】
図１（ａ）は、その調査に使用した電界効果トランジスタの拡大平面図である。図１（ａ）に示すように、この電界効果トランジスタTRは、チャネル層１と、チャネル層１の上に互いに間隔をおいて形成されたドレイン電極３と、ゲート電極４と、ソース電極５とを備える。
【００１３】
このうち、チャネル層１としては、電界効果トランジスタTRの耐圧を高めるのに好適な窒化ガリウム層等の窒化物半導体層を使用し得る。そのチャネル層１は、平面視で矩形状の活性領域１ａを有しており、その活性領域１ａの周囲のチャネル層１はアルゴン原子がイオン注入されて電子密度が低い素子分離領域１ｂとして供される。
【００１４】
このようにイオン注入で素子分離領域１ｂを形成する方法では、STI(Shallow Trench Isolation)等のように溝や絶縁膜を形成して素子分離を行う必要がないため、半導体装置の製造工程を簡略化することができる。
【００１５】
ここで、ドレイン電極３の端部３ａは電界Eが集中し易い部分であり、この電界集中が活性領域１ａで生じるとトランジスタTRの耐圧が低下するおそれがあるので、この例では端部３ａを素子分離領域１ｂの上に設けている。
【００１６】
図１（ｂ）は、図１（ａ）のI−I線に沿う断面図である。
【００１７】
図１（ｂ）に示すように、ドレイン電極３は、窒化チタン層等のように仕事関数が低い下地導電層３ｂと、電極の本体部分となるアルミニウム層等の導電層３ｃとをこの順に積層してなる。
【００１８】
そして、チャネル層１とドレイン電極３との間には電子供給層２としてAlGaN層が設けられる。なお、その電子供給層２は図１（ａ）では省いている。
【００１９】
上記のように素子分離領域１ｂにはアルゴンがイオン注入される。そのイオン注入によって素子分離領域１ｂのチャネル層１の結晶構造が破壊されるため、素子分離領域１ｂの電子密度は活性領域１ａにおけるよりも低下し、隣り合う電界効果トランジスタTRを電気的に分離することができる。
【００２０】
但し、素子分離領域１ｂにイオン注入されたアルゴンは、イオン注入の際にチャネル層１内で散乱して活性領域１ａにも僅かに導入されるので、図１（ａ）、（ｂ）において点線で示す領域１ｃにもアルゴンが存在するようになる。
【００２１】
そのアルゴンによるチャネル層１の結晶破壊が原因で、領域１ｃにおける電子密度は活性領域１ａの中央部C（図１（ａ）参照）におけるよりも低下することになる。
【００２２】
図２は、活性領域１ａ内におけるこのような電子密度の相違によって空乏層がどのような影響を受けるのかを模式的に示す平面図である。
【００２３】
なお、図２において図１におけるのと同じ要素には図１におけるのと同じ符号を付し、以下ではその説明を省略する。
【００２４】
図２では、ドレイン電圧Vdを２５V程度のハイレベルに維持しつつ、ゲート電圧Vgを０V程度のローレベルにすることにより、トランジスタTRをオフにした場合を想定している。
【００２５】
この場合、ドレイン電極３とゲート電極４との間のチャネル層１には空乏層DLが広がる。チャネル層１においては電子密度が低い領域ほど早く空乏化する。そのため、活性領域１ａにおいて上記の領域１ｃに近い部分ほど空乏層DLの幅Dが広がるようになり、活性領域１ａの場所によってその幅Dが異なるようになる。
【００２６】
本願発明者は、このような空乏層DLの幅Dの相違が電界効果トランジスタTRの耐圧に与える影響を以下のように調査した。
【００２７】
図３（ａ）は、活性領域１ａにおける電子密度をシミュレーションして得られたグラフである。
【００２８】
そのシミュレーションにおいては、ゲート電圧Vgを０V、ドレイン電圧Vdを２５Vとした場合に、図２の断面線Fに沿う電子密度が計算された。
【００２９】
そして、図３（ａ）の横軸は、ゲート電極４内の原点から断面線Fに沿った距離であり、その縦軸は活性領域１ａにおける電子密度である。
【００３０】
なお、図３（ａ）において複数のグラフが存在するのは、ドレイン電圧Vdが０Vのときの電子密度を変えながら複数回シミュレーションを行ったためであり、各グラフの括弧内の数値はVd=０Vのときの電子密度を表す。
【００３１】
図３（ａ）に示すように、Vd=０Vのときの電子密度が小さいほど、Vd＝２５Vのときに空乏層DLがドレイン領域３に近づき、空乏層DLの幅Dが広くなることがシミュレーションによっても確認できた。
【００３２】
図３（ｂ）は、Vd=０Vのときの電子密度ごとに、図２の断面線Fに沿う電界強度をシミュレーションして得られたグラフである。
【００３３】
なお、Vd=０Vのときの電子密度は図３（ａ）におけるのと同じ値を用い、図３（ａ）におけるのと電子密度が同じグラフは図３（ａ）と同じ線種で示されている。
【００３４】
また、図３（ｂ）の横軸は図３（ａ）の横軸と同じであり、縦軸は電界強度を表す。
【００３５】
図３（ｂ）に示すように、例えば一点鎖線のグラフのようにVd=０Vのときの電子密度が大きい場合には、ドレイン電極３における電界強度は弱い。
【００３６】
これに対し、実線のグラフのようにVd=０Vのときの電子密度が小さい場合には、ドレイン電極３における電界強度が強くなることが明らかとなった。
【００３７】
図４（ａ）、（ｂ）は、このようなドレイン電極３での電界集中により電界効果トランジスタTRの耐圧が低下することを模式的に示す断面図である。なお、図４（ａ）、（ｂ）において、図１や図２で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。
【００３８】
図４（ａ）は、電界効果トランジスタTRがオフからオンになる過程におけるチャネル長方向に沿った断面図である。
【００３９】
図４（ａ）に示すように、電子供給層２とゲート電極４との間にはキャップ層９としてp型のGaN層が設けられる。
【００４０】
ソース電極５の近傍におけるチャネル層１と電子供給層２との界面には、電子供給層２のAlGaNによって電子７が誘起され、その電子７により二次元電子ガス８が生成される。
【００４１】
ゲート電圧が０Vのときは、上記のキャップ層９がその下の電子供給層２の電位を下げるように作用するため、ゲート電極４の下方には二次元電子ガス８は生成されず、電界トランジスタTRはオフとなる。
【００４２】
ここで、ゲート電圧を上昇させて電界効果トランジスタTRがオフからオンになる過程では、上記の二次元電子ガス８からドレイン電極３に向かって電子７が引き付けられる。
【００４３】
このとき、上記のようにドレイン電極３における電界強度が強いと、その強い電界によって電子７が加速されて高いエネルギを持つようになり、ドレイン電極３の近傍においてチャネル層１のGaNの結晶格子に高エネルギの電子７が衝突する。
【００４４】
高エネルギの電子７はこの衝突によりGaNの共有結合における電子１１に高いエネルギを与えるため、当該電子１１が自由電子化すると共に、この電子１１に対応したホール１０が生成される。このような電子正孔対の生成はイオンインパクト化とも呼ばれる。
【００４５】
図４（ｂ）に示すように、イオンインパクト化で生じた電子１１はドレイン電極３から取り出されるものの、ホール１０は徐々にチャネル層１に溜まる。そのホールはチャネル層１の電位を上昇させるため、これにより二次元電子ガス８から電子７が引き抜かれ、その電子７が再びドレイン電極３に向かって流れて更なるイオンインパクト化が発生する。
【００４６】
このように電子７によるイオンインパクト化が正帰還に入り遂にはアバランシェ降伏に至り、電界効果トランジスタTRの耐圧が著しく劣化してしまう。
【００４７】
以上説明したように、この例では図１（ａ）のようにドレイン電極３の端部３ａを素子分離領域１ｂ上に位置させることにより、端部３ａへの電界集中が活性領域１ａで発生しないようにし、トランジスタTRの耐圧の向上を狙った。
【００４８】
しかし、実際には上記のように素子分離領域１ｂから拡散したアルゴンが原因で活性領域１ａに電子密度が低い領域１ｃが発生し、この領域１ｃと重なった部分のドレイン電極３に電界が強く集中し、トランジスタTRの耐圧が低下してしまう。
【００４９】
以下に、このようにアルゴン等の不活性原子が拡散しても耐圧の低下を抑制し得る電界効果トランジスタについて説明する。
【００５０】
（第１実施形態）
図５（ａ）は、本実施形態に係る半導体装置の平面図である。
【００５１】
この半導体装置５０は、高耐圧化に有利な窒化物半導体のチャネル層２２を備えた電界効果トランジスタであって、チャネル層２２の上に互いに間隔をおいて形成されたソース電極４３、ゲート電極３７、及びドレイン電極４４を有する。なお、チャネル層２２は窒化物半導体層の一例である。
【００５２】
チャネル層２２は、その材料である窒化物半導体として窒化ガリウムが用いられ、平面視で矩形状の活性領域２２ａとその周囲の素子分離領域２２ｂとを有する。
【００５３】
素子分離領域２２ｂにおけるチャネル層２２には不活性原子としてアルゴン原子がイオン注入されており、これにより素子分離領域２２ｂの窒化ガリウム結晶が破壊されて素子分離領域２２ｂの電子密度を低下させることができる。
【００５４】
前述のように、素子分離領域２２ｂにイオン注入されたアルゴンは、イオン注入の際にチャネル層２２内で散乱して活性領域２２ａにも僅かに導入されるので、点線で示す領域２２ｃにもアルゴンが存在する。
【００５５】
その領域２２ｃにおける電子密度は、上記のアルゴンが原因で活性領域２２ａの中央部２２ｄにおけるよりも低くなる。このような電子密度の相違により、前述のように空乏層DLの幅Dは活性領域２２ａの場所により異なるようになり、領域２２ｃによって幅Dが特に広がることになる。
【００５６】
ここで、電子密度が特に低い領域２２ｃにドレイン電極４４が重なると、図３（ｂ）に示したようにドレイン電極４４において電界強度が高くなり、電界効果トランジスタの耐圧が低下してしまう。
【００５７】
そこで、本実施形態では、ドレイン電極４４の端部４４ａを活性領域２２ａと素子分離領域２２ｂとの境界Bから後退させることで、領域２２ｃと端部４４ａとが重なるのを防止して、電界効果トランジスタの耐圧を高めるようにする。
【００５８】
なお、このように端部４４ａを境界Bから後退させることで、端部４４ａと境界Bとは第１の距離a1だけ隔てられることになるが、その第１の距離a1の好適な値については後述する。
【００５９】
図５（ｂ）は、図５（ａ）のII−II線に沿う断面図である。
【００６０】
図５（ｂ）に示すように、活性領域２２ａの上には電子供給層２３としてAlGaN層が設けられる。
【００６１】
そして、ドレイン電極４４は、窒化チタン層等の下地導電層４１と、電極の本体部分となるアルミニウム層等の導電層４２とをこの順に積層してなる。
【００６２】
更に、ドレイン電極４４の横のチャネル層２２や電子供給層２３は、窒化シリコン層等の保護絶縁層３３で保護されている。
【００６３】
次に、図５（ａ）に示したドレイン電極４４の端部４４ａと境界Bとの第１の距離a1の好適な値について説明する。
【００６４】
図６は、図５（ａ）の断面線Gに沿ったアルゴン原子の濃度分布をモンテカルロ法でシミュレーションして得られた図である。図６の横軸は、ドレイン電極４４の端部４４ａを原点とした場合の断面線Gに沿った距離である。そして、図６の縦軸は、保護絶縁層３３の表面から測った深さである。
【００６５】
なお、図６では、アルゴン原子の濃度が同一の点をプロットし、その濃度ごとに複数の濃度分布を示している。各濃度分布の横の数値は、その分布に対応するアルゴン原子の濃度を示す。
【００６６】
図６に示されるように、アルゴン原子は素子分離領域２２ｂから活性領域２２ａに拡散している。
【００６７】
図７は、チャネル層２２の表面におけるアルゴン原子の濃度をシミュレーションして得られた図である。図７の横軸は、図６におけるのと同様に、ドレイン電極４４の端部４４ａを原点とした場合の断面線Gに沿った距離である。そして、図７の縦軸は、チャネル層２２の表面におけるアルゴン原子の濃度である。
【００６８】
図７に示すように、チャネル層２２の表面においてもアルゴン原子が素子分離領域２２ｂから活性領域２２ａに拡散している。
【００６９】
前述のようにアルゴン原子が拡散した領域では電子密度が低下する。図７によれば、境界Bから離れた部分の活性領域２２ａではアルゴン原子の濃度が少ないので、当該部分では電子密度の低下は顕著には生じない。
【００７０】
図７の点線で示すグラフAはそのような電子密度を模式的に示すグラフである。そのグラフAに示すように、電子密度は、境界Bから離れた部分の活性領域２２ａにおいて十分に大きな値となる。
【００７１】
このように電子密度が大きい部分では、図３（ｂ）に示したようにドレイン電極での電界集中は抑制されるので、当該部分にまでドレイン電極４４の端部４４ａを後退させればドレイン電極４４への電界集中を防止できる。
【００７２】
そこで、本実施形態では、ドレイン電極４４への電界集中を抑制し得る電子密度の目安として、活性領域２２ａの中央部２２ｄ（図５（ａ））における電子密度EDを採用し、電子密度がその電子密度EDと同じ領域にまで端部４４ａを後退させる。
【００７３】
図７によれば、距離が０．３１μm以下になるとアルゴン原子の濃度が急激に低下している。よって、距離が０．３１μm以下の領域では、素子分離領域２２ｂから拡散してきたアルゴンは無視できる程度に少なく、活性領域２２ａの中央部２２ｄと同程度のアルゴン原子の濃度と電子密度とを有すると考えられる。
【００７４】
距離が０．３１μmの地点は、境界Bから測った距離a2が０．１９μmの地点である。その地点におけるアルゴン原子の濃度は、当該地点における電子密度が中央部２２ｄにおける電子密度EDと同じ密度となるような第１の濃度となる。
【００７５】
すなわち、境界Bから距離a2だけ離れた位置においては、アルゴン原子の濃度は上記第１の濃度であり、活性領域２２ａにおける電子密度は、活性領域２２ａの中央部２２ｄにおける電子密度と同じ密度である。さらに、アルゴン原子の濃度が上記第１の濃度より高くなる地点においては、電子密度は、中央部２２ｄにおける電子密度EDよりも低くなる。以下では、素子分離領域２２ｂから活性領域２２ａに拡散したアルゴン原子の濃度が上記の第１の濃度となる距離a2を第２の距離と呼ぶ。図７の例では、第２の距離a2において中央部２２ｄの電子密度EDと同じ電子密度を与えるアルゴン原子の濃度は約１×１０14cm-3である。
【００７６】
本実施形態では、上記の第１の距離a1を第２の距離a2よりも大きくすることにより、活性領域２２ａにおいて電子密度が低い領域にドレイン電極４４が重ならないようにし、ドレイン電極４４への電界集中を防止する。
【００７７】
本願発明者は、このように第１の距離a1を第２の距離a2よりも大きくすることで電界効果トランジスタの耐圧が実際に向上するかどうかについて調査した。
【００７８】
その調査結果を図８（ａ）、（ｂ）に示す。
【００７９】
その調査では、ゲート電圧を０Vとしてオフ状態とした複数の電界効果トランジスタの各々について、それらのドレイン電圧Vdとドレイン電流Idとの関係が調べられた。
【００８０】
なお、図８（ａ）は、図１のようにドレイン電極３の端部３ａを素子分離領域１ｂ上に設けた比較例に係る結果である。
【００８１】
そして、図８（ｂ）は、本実施形態のように活性領域２２ａと素子分離領域２２ｂの境界Bからドレイン電極４４の端部４４ａを後退させ、かつ、上記の第１の距離a1を第２の距離a2よりも大きくした場合の結果である。
【００８２】
図８（ａ）の点線円Xに示すように、比較例においてはドレイン電圧Vdを高くするとドレイン電流Idが急激に高くなるトランジスタがある。これはアバランシェ降伏によって耐圧が劣化していることを示す。
【００８３】
これに対し、図８（ｂ）に示す本実施形態では比較例のようにドレイン電流Idが急激に増大するトランジスタは存在しない。このことから、第１の距離a1を第２の距離a2よりも大きくすることが電界効果トランジスタの耐圧を高めるのに有効であることが確かめられた。
【００８４】
なお、半導体装置の製造時においては各層を厳密に位置合わせするのは難しいため、以下のように位置合わせ誤差を考慮して上記の第１の距離a1を定めるのが好ましい。
【００８５】
図９は、素子分離領域２２ｂとドレイン電極４４との位置ずれについて示す平面図である。
【００８６】
図９の例では、素子分離領域２２ｂとドレイン電極４４との間には位置合わせ誤差Δが存在する場合を想定している。位置合わせ誤差Δは、半導体装置の製造時に素子分離領域２２ｂとドレイン電極４４との間に生じ得る位置ずれの最大値であって、その位置合わせ誤差Δが生じた場合には図９の点線Yまで素子分離領域２２ｂがずれることになる。
【００８７】
この場合は、半導体装置を設計する際に、位置合わせ誤差Δを考慮して上記の第１の距離a1と第２の距離a2との差（a1−a2）を位置合わせ誤差Δよりも大きくするのが好ましい。これにより、素子分離領域２２ｂとドレイン電極４４とが位置ずれをしたとしても、ドレイン電極４４の端部４４ａと境界Bとの第１の距離a1が前述の第２の距離a2よりも確実に大きくなり、トランジスタの耐圧を確実に向上させることができる。
【００８８】
例えば、前述のように第２の距離a2は０．１９μmであるから、位置合わせ誤差Δが０．５μmのときは、第１の距離a1を０．６９μm（＝０．１９μm＋０．５μm）よりも大きな値、例えば６．６５μmとするのが好ましい。
【００８９】
また、これ以外にも図９では各寸法b〜gが例示されているが、これらの寸法も特に限定されず、例えば以下の値を採用し得る。
【００９０】
・ゲート電極３７とドレイン電極４４との間隔b…３．３μm
・ゲート電極３７の幅c…１μm
・ソース電極４３の幅d…３μm
・ドレイン電極４４の幅e…３μm
・ドレイン電極４４の長さf…３００μm
・ゲート電極３７とソース電極４３との間隔g…０．７μm
以上説明したように、本実施形態によれば、前述の第１の距離a1を第２の距離a2よりも大きくすることにより、アルゴンの拡散で電子密度が低下した部分の活性領域２２ａにドレイン電極４４が重なるのを防止する。これにより、活性領域２２ａからドレイン電極４４に強い電界が作用するのを抑制でき、ひいては半導体装置５０の耐圧を高めることが可能となる。
【００９１】
なお、後述の第２〜第５実施形態においても、このように第１の距離a1を第２の距離a2よりも大きくすることにより半導体装置の耐圧が高められる。
【００９２】
次に、本実施形態に係る半導体装置の製造方法について説明する。
【００９３】
図１０〜図１６は、本実施形態に係る半導体装置の製造途中の断面図である。
【００９４】
まず、図１０（ａ）に示すように、半導体基板２０としてボロンが８×１０19cm-3±８×１０18cm-3の濃度でドープされた厚さが約６４５μmのp型のシリコン基板を用意する。なお、ノンドープのシリコン基板を半導体基板２０として用いてもよい。
【００９５】
次いで、有機金属気相成長（MOVPE: Metal Organic Vapor Phase Epitaxy）法を用いて、半導体基板２０の上にバッファ層２１、チャネル層２２、電子供給層２３、及びキャップ層２４をこの順に形成する。
【００９６】
これらの層の材料や厚さは特に限定されない。本実施形態では、バッファ層２１として厚さが１００nm〜２０００nm程度でアルミニウムの組成比が２０％以上１００％未満のAlGaN層を形成する。
【００９７】
そのバッファ層２１は、半導体基板２０とチャネル層２２との格子整合を図る機能を有する。そのような機能を有する膜としては、AlN層とGaN層とを交互に複数積層した積層膜もある。更に、半導体基板２０から上方に離れるにつれアルミニウムの組成比が減少するAlxGa(1-x)N(0＜x≦1)層をバッファ層２１として形成してもよい。
【００９８】
そして、チャネル層２２としてはi型のGaN層を１００nm〜１２００nm程度の厚さに形成し得る。なお、チャネル層２２は、前述のように窒化物半導体層の一例である。
【００９９】
また、電子供給層２３は、その下のチャネル層２２に電子を誘起して二次元電子ガスを生成するための層であり、例えば厚さが５nm〜４０nmでアルミニウムの組成比が１０％〜３０％のAlGaN層を電子供給層２３として形成し得る。
【０１００】
そして、キャップ層２４は、例えばMgが１×１０19cm-3〜４×１０19cm-3の濃度でドープされた厚さが１０nm〜３００nmのp型のGaN層である。
【０１０１】
次いで、図１０（ｂ）に示す断面構造を得るまでの工程について説明する。
【０１０２】
まず、キャップ層２４の上にイオン注入のスルー膜２５としてプラズマCVD(Chemical Vapor Deposition)法により窒化シリコン層を５nm〜１００nmの厚さに形成する。
【０１０３】
そして、そのスルー膜２５の上にフォトレジストを塗布し、それを露光、現像して第１のレジスト層２６を０．８μm〜３μmの厚さに形成する。
【０１０４】
更に、第１のレジスト層２６をマスクにしながら、第１のレジスト層２６で覆われていない部分のチャネル層２２にアルゴン等の不活性原子２７をイオン注入する。
【０１０５】
このように不活性原子２７が導入された部分のチャネル層２２では、窒化ガリウムの結晶が破壊されて素子分離領域２２ｂとなる。なお、素子分離領域２２ｂ以外の部分であって不活性原子２７が導入されていない部分のチャネル層２２は活性領域２２ａとして供される。
【０１０６】
また、このイオン注入の条件は特に限定されないが、本実施形態では２回に分けてそのイオン注入を行う。１回目のイオン注入の条件としては、例えば加速エネルギを１４０keV〜２００keV、ドーズ量を３×１０13cm-2〜７×１０13cm-2、チルト角を４°〜１０°とする条件を採用し得る。また、２回目のイオン注入の条件としては、例えば加速エネルギを５０keV〜１２０keV、ドーズ量を７×１０12cm-2〜２×１０13cm-2、チルト角を４°〜１０°とする条件を採用し得る。
【０１０７】
この後に、スルー膜２５と第１のレジスト層２６は除去される。
【０１０８】
続いて、図１１（ａ）に示すように、キャップ層２４の上に第１の金属層３０として窒化チタン層をスパッタ法で２０nm〜１５０nmの厚さに形成する。
【０１０９】
次に、図１１（ｂ）に示すように、第１の金属層３０の上に第２のレジスト層３１を形成する。そして、第２のレジスト層３１をマスクにしてキャップ層２４と第１の金属層３０とをドライエッチングし、第２のレジスト層３１の横に電子供給層２３を露出させる。
【０１１０】
このドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、塩素系ガス又はSFx系ガスをエッチングガスとして使用する。
【０１１１】
この後に、第２のレジスト層３１は除去される。
【０１１２】
続いて、図１２（ａ）に示すように、電子供給層２３と第１の金属層３０の各々の上にプラズマCVD法で窒化シリコン層を２０nm〜５００nmの厚さに形成し、その窒化シリコン層を保護絶縁層３３とする。
【０１１３】
保護絶縁層３３は窒化シリコン層に限定されず、酸化シリコン層や、窒化シリコン層と酸化シリコン層との積層膜を保護絶縁層３３として形成してもよい。
【０１１４】
更に、プラズマCVD法に代えて熱CVD法や原子層堆積（ALD: Atomic Layer Deposition）法により保護絶縁層３３を形成してもよい。
【０１１５】
次に、図１２（ｂ）に示す断面構造を得るまでの工程について説明する。
【０１１６】
まず、保護絶縁層３３の上にフォトレジストを塗布し、それを露光、現像することにより、第１の金属層３０の上に孔３５ａを備えた第３のレジスト層３５を形成する。
【０１１７】
そして、フッ酸溶液をエッチング液として用い、孔３５ａを通じて保護絶縁層３３をウエットエッチングすることにより、第１の金属層３０の上の保護絶縁層３３に開口３３ａを形成する。
【０１１８】
この後に、第３のレジスト層３５は除去される。
【０１１９】
次いで、図１３（ａ）に示すように、物理気相成長（PVD: Physical Vapor Deposition）法により保護絶縁膜３３の上に第２の金属層３６として金層を形成し、その第２の金属層３６で開口３３ａを完全に埋める。
【０１２０】
第２の金属層３６は金層に限定されない。第２の金属層３６の材料としては、金、ニッケル、コバルト、タンタル、プラチナ、タングステン、ルテニウム、Ni3Si、及びパラジウムのいずれかを採用し得る。また、窒素リッチな窒化チタン又は窒化タンタル、若しくはカーボンリッチなTaCも第２の金属層３６の材料として使用し得る。
【０１２１】
その後、図１３（ｂ）に示すように、不図示のレジストパターンをマスクにするドライエッチングにより第２の金属層３６をパターニングして、開口３３ａとその周囲にのみ第２の金属層３６を残す。開口３３ａ内に残された第２の金属層３６は、その下の第１の金属層３０と共にゲート電極３７として供される。
【０１２２】
なお、そのドライエッチングで使用するエッチングガスは特に限定されないが、本実施形態ではエッチングガスとして塩素系のガスを使用する。
【０１２３】
次に、図１４（ａ）に示すように、保護絶縁層３３とゲート電極３７の上に層間絶縁層３８としてスピンコート法で酸化シリコン層を１００nm〜１５００nm程度の厚さに形成する。スピンコート法では酸化シリコンの液体原料が保護絶縁膜３３の表面上を流動するため、層間絶縁層３８の表面には凹凸が現れ難い。なお、CVD法で層間絶縁層３８を形成した後に、その表面をCMP(Chemical Mechanical Polishing)法で平坦化するようにしてもよい。
【０１２４】
そして、図１４（ｂ）に示すように、不図示のレジストパターンをマスクにしながら保護絶縁層３３と層間絶縁層３８とをドライエッチングすることにより、電子供給層２３に至る深さの第１及び第２のホール３８ａ、３８ｂを形成する。
【０１２５】
そのドライエッチングの条件は特に限定されない。例えば、CF4、SF6、CHF3、及びフッ素のいずれかを含むエッチングガスを平行平板エッチング装置内に供給し、基板温度を２５℃〜２００℃、圧力を１０mTorr〜２Torr、RFパワーを１０W〜４００Wとすることでこのドライエッチングを行い得る。
【０１２６】
次いで、図１５（ａ）に示すように、第１及び第２のホール３８ａ、３８ｂ内と層間絶縁層３８の上に下地導電層４１として窒化チタン層をPVD法で１nm〜１００nmの厚さに形成する。更に、その下地導電層４１の上に導電層４２としてPVD法でアルミニウム層を形成し、その導電層４２で第１及び第２のホール３８ａ、３８ｂを完全に埋める。
【０１２７】
下地導電層４１として形成した窒化チタン層は仕事関数が低いため、下地導電層４１と電子供給層２３とがオーミック接合となりこれらの間の抵抗を低減することができる。このように仕事関数が低い材料としては、アルミニウム、チタン、タンタル、窒化タンタル、ジルコニウム、TaC、NiSi2、及び銀もあり、これらのいずれかを材料とする導電層を下地導電層４１として形成してもよい。
【０１２８】
次いで、図１５（ｂ）に示すように、下地導電層４１と導電層４２をパターニングすることにより、これらの導電層を第１及び第２のホール３８ａ、３８ｂとその周囲にソース電極４３やドレイン電極４４として残す。
【０１２９】
なお、アルミニウムを材料とする導電層４３にはアルミニウムのスパイクが形成され、そのスパイクが下地導電層４１を突き抜けて電子供給層２３に至ることがある。そのため、ソース電極４３とドレイン電極４４を形成した後にこれらの電極に対してアニールを行い、上記のアルミニウムのスパイクを消失させるのが好ましい。
【０１３０】
そのアニールは、例えば、窒素雰囲気中で基板温度を５５０℃〜６５０℃、処理時間を１８０秒以下とする条件で行われる。なお、窒素雰囲気に代えて、希ガス、酸素、アンモニア、及び水素のいずれかの雰囲気でアニールを行ってもよい。
【０１３１】
そして、図１６に示すように、層間絶縁層３８、ソース電極４３、及びドレイン電極４４の各々の上にスピンコート法で酸化シリコン層を１００nm〜１５００nmの厚さに形成し、その酸化シリコン層を保護絶縁層４６とする。なお、スピンコート法に代えてCVD法で保護絶縁層４６を形成してもよい。
【０１３２】
この後は、層間絶縁層３８や保護絶縁層４６にゲート電極３７、ソース電極４３、及びドレイン電極４４を引き出すための開口を形成する工程が行われるが、その詳細については省略する。
【０１３３】
以上により、本実施形態に係る半導体装置５０の基本構造が完成する。
【０１３４】
その半導体装置５０においては、図１５（ｂ）の工程でドレイン電極４４を形成するときに、端部４４ａと境界Bとの距離a1（図５（ｂ）参照）を前述の第２の距離a2よりも大きくすることで、トランジスタの耐圧を高めることができる。
【０１３５】
（第２実施形態）
本実施形態では、第１実施形態と比較してソース電極から取り出される電流を大きくする。
【０１３６】
図１７は、本実施形態に係る半導体装置の平面図である。なお、図１７において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１３７】
本実施形態に係る半導体装置５１は、第１実施形態と同様に窒化ガリウム層等の窒化物半導体層をチャネル層２２とする電界効果トランジスタである。
【０１３８】
この半導体装置５１においては、第１実施形態におけるよりもソース電極４３を延長し、素子分離領域２２ｂ上にまでソース電極４３を位置させる。これ以外は本実施形態は第１実施形態と同じである。
【０１３９】
活性領域２２ａは、第１実施形態と同様に矩形であって、境界Bにおいて互いに対向する第１の辺２２ｅと第２の辺２２ｆとを有するが、上記のように延長されたソース電極４３がこれらの辺２２ｅ、２２ｆを横切りチャネル層２２まで延在する。
【０１４０】
これにより、活性領域２２ａとソース電極４３との接触面積が増えてこれらの間の抵抗が減少するので、ソース電極４３から取り出される電流を第１実施形態よりも増やすことが可能となる。
【０１４１】
なお、図１７において例示される各寸法a1、b〜gの値は特に限定されず、例えば以下の値を採用し得る。
【０１４２】
・第１の距離a1…６．６５μm
・ゲート電極３７とドレイン電極４４との間隔b…３．３μm
・ゲート電極３７の幅c…１μm
・ソース電極４３の幅d…３μm
・ドレイン電極４４の幅e…３μm
・ドレイン電極４４の長さf…３００μm
・ゲート電極３７とソース電極４３との間隔g…０．７μm
（第３実施形態）
本実施形態では、ドレイン電極の端部における電界集中を以下のように抑制する。
【０１４３】
図１８（ａ）は、本実施形態に係る半導体装置の平面図である。なお、図１８（ａ）において第１、第２実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１４４】
本実施形態に係る半導体装置５２は、第１実施形態や第２実施形態と同様に窒化ガリウム層等の窒化物半導体層をチャネル層２２とする電界効果トランジスタである。
【０１４５】
この半導体装置５２においては、ドレイン電極４４の端部４４ａが平面視で丸い。
これ以外は本実施形態は第２実施形態と同じである。
【０１４６】
端部４４ａに平面視で先鋭な角部が存在すると、その角部に電界が集中して電界効果型トランジスタの耐圧が低下してしまう。
【０１４７】
本実施形態では端部４４ａを丸くすることでそのような角部をなくし、端部４４ａに電界が集中するのを抑制する。これにより、端部４４での電界集中が原因で電界効果トランジスタの耐圧が低下するのを抑制することが可能となる。
【０１４８】
なお、図１８（ａ）において例示される各寸法a1、b〜gの値は特に限定されず、例えば以下の値を採用し得る。
【０１４９】
・第１の距離a1…６．６５μm
・ゲート電極３７とドレイン電極４４との間隔b…３．３μm
・ゲート電極３７の幅c…１μm
・ソース電極４３の幅d…３μm
・ドレイン電極４４の幅e…３μm
・ドレイン電極４４の長さf…３００μm
・ゲート電極３７とソース電極４３との間隔g…０．７μm
図１８（ｂ）は、ドレイン電極４４の端部４４ａの拡大平面図である。
【０１５０】
端部４４ａの形状は、角がない丸い形状であれば特に限定されない。この例では、上記の幅eの１/２を半径とする半円状に端部４４ａを形成する。
【０１５１】
（第４実施形態）
本実施形態では、第１〜第３実施形態と比較してドレイン電流を大きくする。
【０１５２】
図１９は、本実施形態に係る半導体装置の平面図である。なお、図１９において第１〜第３実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１５３】
本実施形態に係る半導体装置５３は、第１〜第３実施形態と同様に窒化ガリウム層等の窒化物半導体層をチャネル層２２とする電界効果トランジスタである。
【０１５４】
この半導体装置５３においては、ドレイン電極４４の端部４４ａに延長部４４ｂを設ける。これ以外は、本実施形態は第２実施形態と同じである。
【０１５５】
上記の延長部４４ｂは、端部４４ａから素子分離領域２２ｂにまで延在する。そして、延長部４４ｂとゲート電極３７との第１の間隔W1は、ドレイン電極４４とゲート電極３７との第２の間隔W2よりも広い。
【０１５６】
このように延長部４４ｂを設けることにより、ドレイン電極４４だけでなく延長部４４ｂからもドレイン電流を取り出すことができるので、第１〜第３実施形態よりもドレイン電流を増やすことが可能となる。
【０１５７】
また、ゲート電極３７とドレイン電極４４との電位差がVdのとき、延長部４４ｂとゲート電極３７との間に生じる電界E1はVd/W1となり、ドレイン電極４４とゲート電極３７との間に生じる電界E2はVd/W2となる。
【０１５８】
上記のように本実施形態では第１の間隔W1を第２の間隔W2よりも広くするので電界E1は電界E2よりも弱くなり、延長部４４ｂにおいて電界E1が強く集中するのを防止して、延長部４４ｂの近傍でアバランシェ降伏が生じるのを防止できる。
【０１５９】
なお、図１９において例示される各寸法a1、W1、W2、c〜gの値は特に限定されず、例えば以下の値を採用し得る。
【０１６０】
・第１の距離a1…６．６５μm
・第１の幅W1…４．３μm
・第２の幅W2…３．３μm
・ゲート電極３７の幅c…１μm
・ソース電極４３の幅d…３μm
・ドレイン電極４４の幅e…３μm
・ドレイン電極４４の長さf…３００μm
・ゲート電極３７とソース電極４３との間隔g…０．７μm
（第５実施形態）
本実施形態では、以下のようにして第１〜第４実施形態よりも電界効果トランジスタのリーク電流を低減する。
【０１６１】
図２０は、本実施形態に係る半導体装置の平面図である。なお、図２０において第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【０１６２】
本実施形態に係る半導体装置５４は、第１〜第４実施形態と同様に窒化ガリウム層等の窒化物半導体層をチャネル層２２とする電界効果トランジスタである。
【０１６３】
この半導体装置５４においては、素子分離領域２２ｂから間隔をおいた部分の活性領域２２ａにゲート電極３７を形成することで、活性領域２２ａと素子分離領域２２ｂとの境界Bにゲート電極３７が重ならないようにする。
【０１６４】
更に、そのゲート電極３７は、互いに間隔をおいて設けられた第１の開口３７ａと第２の開口３７ｂを有する。このうち、第１の開口３７ａは平面視でソース電極４３を内側に含み、第２の開口３７ｂは平面視でドレイン電極４４を内側に含む。
【０１６５】
ここで、境界Bにおいては、素子分離領域２２ｂにアルゴン等の不活性原子をイオン注入した際に欠陥が生じる。その欠陥はトラップアシストトンネリングを引き起こすため、境界Bとゲート電極３７とが平面視で重なると、トラップアシストトンネリングによってゲート電極３７からチャネル層２２にリーク電流が流れてしまう。
【０１６６】
本実施形態では境界Bにゲート電極３７が重ならないため、上記のようなリーク電流がゲート電極３７の下で発生するのを抑制することができ、ひいては半導体装置５４の信頼性を高めることができる。
【０１６７】
更に、ソース電極４３やドレイン電極４４がゲート電極３７の各開口３７ａ、３７ｂで囲まれるので、ソース電極４３からドレイン電極４４に至る任意の電流パスPが必ずゲート電極３７と重なるようになる。
【０１６８】
よって、ゲート電圧をローレベルにしてトランジスタをオフにするときに、ゲート電極３７の下の電流パスPを電流が流れるのを防止でき、ソース電極４３からドレイン電極４４に至るリーク電流を抑制することができる。
【０１６９】
なお、図２０（ａ）において例示される各寸法a1、b〜gの値は特に限定されず、例えば以下の値を採用し得る。
【０１７０】
・第１の距離a1…６．６５μm
・ゲート電極３７とドレイン電極４４との間隔b…３．３μm
・ゲート電極３７の幅c…１μm
・ソース電極４３の幅d…３μm
・ドレイン電極４４の幅e…３μm
・ドレイン電極４４の長さf…３００μm
・ゲート電極３７とソース電極４３との間隔g…０．７μm
・ゲート電極３７と素子分離領域２２ｂとの間隔h…１．７５μm
【符号の説明】
【０１７１】
１…チャネル層、１ａ…活性領域、１ｂ…素子分離領域、１ｃ…領域、２…電子供給層、３…ドレイン電極、３ａ…端部、３ｂ…下地導電層、３ｃ…導電層、４…ゲート電極、５…ソース電極、７…電子、８…二次元電子ガス、９…キャップ層、１０…ホール、２０…半導体基板、２１…バッファ層、２２…チャネル層、２２ａ…活性領域、２２ｂ…素子分離領域、２２ｃ…領域、２２ｄ…中央部、２３…電子供給層、２４…キャップ層、２６…第１のレジスト層、３１…第２のレジスト層、３０…第１の金属層、３３…保護絶縁層、３３ａ…開口、３５…第３のレジスト層、３５ａ…孔、３６…第２の金属層、３７…ゲート電極、３８…層間絶縁層、３８ａ、３８ｂ…第１及び第２のホール、４１…下地導電層、４２…導電層、４３…ソース電極、３７…ゲート電極、４４…ドレイン電極、４４ａ…端部、４４ｂ…延長部、４６…保護絶縁層、５０〜５４…半導体装置。
【図１】
2014175341.tif 000003
【図２】
2014175341.tif 000004
【図３】
2014175341.tif 000005
【図４】
2014175341.tif 000006
【図５】
2014175341.tif 000007
【図６】
2014175341.tif 000008
【図７】
2014175341.tif 000009
【図８】
2014175341.tif 000010
【図９】
2014175341.tif 000011
【図１０】
2014175341.tif 000012
【図１１】
2014175341.tif 000013
【図１２】
2014175341.tif 000014
【図１３】
2014175341.tif 000015
【図１４】
2014175341.tif 000016
【図１５】
2014175341.tif 000017
【図１６】
2014175341.tif 000018
【図１７】
2014175341.tif 000019
【図１８】
2014175341.tif 000020
【図１９】
2014175341.tif 000021
【図２０】
2014175341.tif 000022