(57)【要約】【課題】ＧａＮ系の半導体装置において、ドライエッチングが施されたＰ型半導体層の電気的特性を向上させる。【解決手段】半導体装置の製造方法は、ドライエッチングによってＰ型半導体層の厚みを薄くするドライエッチング工程と；ドライエッチング工程を行った後、酸素を含有する気体の中でＰ型半導体層を加熱する加熱工程とを備え、加熱工程における気体の温度は、７００〜１０００℃である。【選択図】図２
2014183146.tif 000002
【特許請求の範囲】
【請求項１】
窒化ガリウム（ＧａＮ）から主に成るＰ型半導体層を備える半導体装置を製造する、半導体装置の製造方法であって、
ドライエッチングによって前記Ｐ型半導体層の厚みを薄くするドライエッチング工程と、
前記ドライエッチング工程を行った後、酸素（Ｏ2）を含有する気体の中で前記Ｐ型半導体層を加熱する加熱工程であって、前記気体の温度は７００〜１０００℃である、加熱工程と
を備える、半導体装置の製造方法。
【請求項２】
前記気体の温度は８００〜９００℃である、請求項１に記載の半導体装置の製造方法。
【請求項３】
請求項１または請求項２に記載の半導体装置の製造方法であって、
前記気体は、酸素（Ｏ2）と窒素（Ｎ2）とから主に成り、
前記気体における窒素（Ｎ2）の流量に対する酸素（Ｏ2）の流量の割合は、１％以上である、半導体装置の製造方法。
【請求項４】
前記加熱工程において前記Ｐ型半導体層を加熱する時間は、５分以上である、請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記ドライエッチングは、塩素および塩化物の少なくとも一方を含有する気体の中で前記Ｐ型半導体層を加工する処理である、請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法。
【請求項６】
半導体装置であって、
窒化ガリウム（ＧａＮ）から主に成るＰ型半導体層であって、ドライエッチングによって前記Ｐ型半導体層の厚みを薄くした領域であるドライエッチング領域を、有するＰ型半導体層を備え、
前記ドライエッチング領域におけるマグネシウム（Ｍｇ）の平均濃度に対する水素原子（Ｈ）の平均濃度の割合は、４０％以下である、半導体装置。
【請求項７】
前記ドライエッチング領域におけるマグネシウム（Ｍｇ）の平均濃度に対する水素原子（Ｈ）の平均濃度の割合は、２０％以下である、請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体デバイス、半導体素子）としては、Ｐ型半導体層を備える窒化ガリウム（ＧａＮ）系の半導体装置が知られている。ＧａＮ系の半導体装置におけるＰ型半導体層は、ＧａＮから主になり、アクセプタ（ドーパント、不純物）を含有する。Ｐ型半導体層のアクセプタとしては、マグネシウム（Ｍｇ）が知られている。
【０００３】
ＧａＮ系の半導体装置における半導体層は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって形成される。ＭＯＣＶＤによって形成されるＰ型半導体層には、ＭＯＣＶＤの原料ガスに由来する水素原子（Ｈ）が残留するため、Ｐ型半導体層におけるアクセプタの機能が抑制される。そのため、Ｐ型半導体層から水素原子を離脱させることによってＰ型半導体層におけるアクセプタを活性化させる加熱処理（活性化アニール処理）が行われる。これによって、Ｐ型半導体層のホール濃度が向上し、これにともなって、Ｐ型半導体層の比抵抗が低下する。
【０００４】
特許文献１には、４００〜１０００℃の不活性ガス（例えば、窒素（Ｎ2））の中でＧａＮ系のＰ型半導体層を加熱する加熱処理が記載されている。特許文献２には、酸素（Ｏ2）を含有する４００〜７００℃の気体の中で、２０分間、ＧａＮ系のＰ型半導体層を加熱する加熱処理が記載されている。非特許文献１には、酸素を含有する気体の中で、数時間、ＧａＮを加熱した場合、ＧａＮの表面に酸化ガリウム（Ｇａ2Ｏ3）が形成されることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第２５４０７９１号公報
【特許文献２】特許第３３４４２５７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｙｏｓｈｉｔａｋａ  Ｎａｋａｎｏ、Ｔａｋａｓｈｉ  Ｊｉｍｂｏ著、「Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  Ｖｏｌ．８２  Ｎｏ．２」、Ａｍｅｒｉｃａｎ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｐｈｙｓｉｃｓ、２００３年１月１３日発行、第２１８頁〜第２２０頁
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１，２の加熱処理では、ドライエッチングによってＰ型半導体層の厚みを薄くした領域であるドライエッチング領域がＰ型半導体層に形成されている場合、ドライエッチング領域におけるホール濃度を十分に向上させることができないという課題があった。仮に、特許文献１の加熱処理において不活性ガスを１０００℃より高い温度にした場合、ドライエッチング領域におけるホール濃度を十分に向上させることができるものの、半導体装置として利用できなくなるまでにＰ型半導体層の表面が荒れてしまうという課題があった。仮に、特許文献２の加熱処理を数時間にわたって実施した場合、ドライエッチング領域におけるホール濃度を十分に向上させることができるものの、Ｐ型半導体層の表面に形成される酸化ガリウムを除去する必要があることから、製造に要する時間およびコストの増大という課題があった。
【０００８】
そのため、ＧａＮ系の半導体装置において、ドライエッチングが施されたＰ型半導体層の電気的特性を向上させることが可能な技術が望まれていた。そのほか、半導体装置においては、微細化や、低コスト化、省資源化、製造の容易化、使い勝手の向上、耐久性の向上などが望まれていた。
【課題を解決するための手段】
【０００９】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【００１０】
（１）本発明の一形態によれば、窒化ガリウム（ＧａＮ）から主に成るＰ型半導体層を備える半導体装置を製造する、半導体装置の製造方法が提供される。この製造方法は、ドライエッチングによって前記Ｐ型半導体層の厚みを薄くするドライエッチング工程と；前記ドライエッチング工程を行った後、酸素（Ｏ2）を含有する気体の中で前記Ｐ型半導体層を加熱する加熱工程であって、前記気体の温度は７００〜１０００℃である、加熱工程とを備える。この形態によれば、Ｐ型半導体層の表面を荒らすことなく、Ｐ型半導体層のホール濃度を十分に向上させることができる。その結果、ＧａＮ系の半導体装置において、ドライエッチングが施されたＰ型半導体層の電気的特性を向上させることができる。
【００１１】
（２）上記形態における半導体装置の製造方法において、前記気体の温度は８００〜９００℃であってもよい。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１２】
（３）上記形態における半導体装置の製造方法において、前記気体は、酸素（Ｏ2）と窒素（Ｎ2）とから主に成り、前記気体における窒素（Ｎ2）の流量に対する酸素（Ｏ2）の流量の割合は、１％以上であってもよい。この形態によれば、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１３】
（４）上記形態における半導体装置の製造方法において、前記加熱工程において前記Ｐ型半導体層を加熱する時間は、５分以上であってもよい。この形態によれば、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１４】
（５）上記形態における半導体装置の製造方法において、前記ドライエッチングは、塩素および塩化物の少なくとも一方を含有する気体の中で前記Ｐ型半導体層を加工する処理であってもよい。この形態によれば、塩素系の気体を用いてドライエッチングが施されたＰ型半導体層のホール濃度を十分に向上させることができる。
【００１５】
（６）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、窒化ガリウム（ＧａＮ）から主に成るＰ型半導体層であって、ドライエッチングによって前記Ｐ型半導体層の厚みを薄くした領域であるドライエッチング領域を、有するＰ型半導体層を備え、前記ドライエッチング領域におけるマグネシウム（Ｍｇ）の平均濃度に対する水素原子（Ｈ）の平均濃度の割合は、４０％以下である。この形態によれば、ドライエッチング領域を有するＰ型半導体層の電気的特性を向上させることができる。
【００１６】
（７）上記形態の半導体装置において、前記ドライエッチング領域におけるマグネシウム（Ｍｇ）の平均濃度に対する水素原子（Ｈ）の平均濃度の割合は、２０％以下であってもよい。この形態によれば、ドライエッチング領域を有するＰ型半導体層の電気的特性をいっそう向上させることができる。
【００１７】
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、本願発明は、上記形態の半導体装置が組み込まれた電気機器、上記形態の半導体装置を製造する製造装置などの形態で実現することができる。
【発明の効果】
【００１８】
本発明によれば、Ｐ型半導体層の表面を荒らすことなく、Ｐ型半導体層のホール濃度を十分に向上させることができる。その結果、ＧａＮ系の半導体装置において、ドライエッチングが施されたＰ型半導体層の電気的特性を向上させることができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態における半導体装置の構成を模式的に示す断面図である。
【図２】半導体装置の製造方法を示す工程図である。
【図３】第２実施形態における半導体装置の構成を模式的に示す断面図である。
【図４】第３実施形態における半導体装置の構成を模式的に示す断面図である。
【図５】評価試験に用いた試料の構成を模式的に示す断面図である。
【図６Ａ】第１評価試験における活性化アニール温度とＰ型半導体層の比抵抗との関係を示すグラフである。
【図６Ｂ】第１評価試験における活性化アニール温度とＰ型半導体層のホール濃度との関係を示すグラフである。
【図６Ｃ】第１評価試験における活性化アニール温度とＰ型半導体層のホール移動度との関係を示すグラフである。
【図７Ａ】第１評価試験におけるＯ2／Ｎ2流量比とＰ型半導体層の比抵抗との関係を示すグラフである。
【図７Ｂ】第１評価試験におけるＯ2／Ｎ2流量比とＰ型半導体層のホール濃度との関係を示すグラフである。
【図７Ｃ】第１評価試験におけるＯ2／Ｎ2流量比とＰ型半導体層のホール移動度との関係を示すグラフである。
【図８Ａ】第２評価試験における活性化アニール時間とＰ型半導体層の比抵抗との関係を示すグラフである。
【図８Ｂ】第２評価試験における活性化アニール時間とＰ型半導体層のホール濃度との関係を示すグラフである。
【図８Ｃ】第２評価試験における活性化アニール時間とＰ型半導体層のホール移動度との関係を示すグラフである。
【図９Ａ】第３評価試験における活性化アニール温度とＰ型半導体層の比抵抗との関係を示すグラフである。
【図９Ｂ】第３評価試験における活性化アニール温度とＰ型半導体層のホール濃度との関係を示すグラフである。
【図９Ｃ】第３評価試験における活性化アニール温度とＰ型半導体層のホール移動度との関係を示すグラフである。
【図１０Ａ】第３評価試験における活性化アニール温度とＰ型半導体層の比抵抗との関係を示すグラフである。
【図１０Ｂ】第３評価試験における活性化アニール温度とＰ型半導体層のホール濃度との関係を示すグラフである。
【図１０Ｃ】第３評価試験における活性化アニール温度とＰ型半導体層のホール移動度との関係を示すグラフである。
【図１１Ａ】第４評価試験における活性化アニール時間とＰ型半導体層の比抵抗との関係を示すグラフである。
【図１１Ｂ】第４評価試験における活性化アニール時間とＰ型半導体層のホール濃度との関係を示すグラフである。
【図１１Ｃ】第４評価試験における活性化アニール時間とＰ型半導体層のホール移動度との関係を示すグラフである。
【図１２Ａ】第５評価試験におけるＰ型半導体層のＭｇ濃度とＨ／Ｍｇ割合との関係を示すグラフである。
【図１２Ｂ】第５評価試験におけるＰ型半導体層のホール濃度とＨ／Ｍｇ割合との関係を示すグラフである。
【発明を実施するための形態】
【００２０】
Ａ．第１実施形態
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、電力制御に用いられ、パワーデバイスまたは高周波デバイスとも呼ばれる。
【００２１】
半導体装置１０は、基板１１０と、Ｎ型半導体層１２０と、Ｐ型半導体層１３０と、Ｎ型半導体層１４０と、電極２１０，２３０，２４０，２５０と、絶縁膜３４０とを備える。半導体装置１０は、ＮＰＮ型の半導体装置であり、Ｎ型半導体層１２０とＰ型半導体層１３０とＮ型半導体層１４０とが順に接合した構造を有する。
【００２２】
半導体装置１０のＮ型半導体層１２０、Ｐ型半導体層１３０、およびＮ型半導体層１４０は、有機金属気相成長法（ＭＯＣＶＤ）による結晶成長によって形成された半導体層である。半導体装置１０には、ドライエッチングによって、凹部１８２と、凹部１８４と、凹部１８６とが形成されている。
【００２３】
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、基板１１０に対してＮ型半導体層１２０が積層する積層方向に沿った軸である。Ｘ軸に沿ったＸ軸方向のうち、＋Ｘ軸方向は、基板１１０からＮ型半導体層１２０に向かう方向であり、−Ｘ軸方向は、＋Ｘ軸方向に対向する方向である。図１のＸＹＺ軸のうち、Ｙ軸およびＺ軸は、Ｚ軸に直交すると共に相互に直交する軸である。Ｙ軸に沿ったＹ軸方向のうち、＋Ｙ軸方向は、図１の紙面左から紙面右に向かう方向であり、−Ｙ軸方向は、＋Ｙ軸方向に対向する方向である。Ｚ軸に沿ったＺ軸方向のうち、＋Ｚ軸方向は、図１の紙面手前から紙面奥に向かう方向であり、−Ｚ軸方向は、＋Ｚ軸方向に対向する方向である。
【００２４】
半導体装置１０の基板１１０は、Ｙ軸およびＺ軸に沿って広がる半導体層である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成り、Ｎ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。
【００２５】
半導体装置１０のＮ型半導体層１２０は、基板１１０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。Ｎ型半導体層１２０は、窒化ガリウム（ＧａＮ）から主に成ると共に、Ｎ型半導体層１４０よりも低い濃度でケイ素（Ｓｉ）をドナーとして含有する。Ｎ型半導体層１２０は、「ｎ-−ＧａＮ」とも呼ばれる。
【００２６】
半導体装置１０のＰ型半導体層１３０は、Ｎ型半導体層１２０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。Ｐ型半導体層１３０は、窒化ガリウム（ＧａＮ）から主に成り、マグネシウム（Ｍｇ）をアクセプタとして含有する。Ｐ型半導体層１３０は、「ｐ−ＧａＮ」とも呼ばれる。
【００２７】
Ｐ型半導体層１３０は、ドライエッチングによってＰ型半導体層１３０の厚み（Ｘ軸方向の長さ）を薄くした領域であるドライエッチング領域１３５を有する。ドライエッチング領域１３５は、ドライエッチングによってＰ型半導体層１３０の組成が変成した領域である。ドライエッチング領域１３５は、ドライエッチングによって形成されたＰ型半導体層１３０の表面と、その表面の直下（−Ｘ軸方向側）のＰ型半導体層１３０の一部とを含む。本実施形態では、ドライエッチング領域１３５は、ドライエッチングによって凹部１８２が形成される際、Ｐ型半導体層１３０のＸ軸方向側が除去されることによって形成される。ドライエッチングによってドライエッチング領域１３５が形成された後、Ｐ型半導体層１３０は、酸素（Ｏ2）を含有する７００〜１０００℃の気体の中で加熱処理（活性化アニール処理）される。これによって、ドライエッチング領域１３５の全域におけるＨ／Ｍｇ割合は、Ｐ型半導体層としての電気的特性の実現に必要とされる４０％以下になる。Ｈ／Ｍｇ割合は、Ｐ型半導体層１３０におけるマグネシウム（Ｍｇ）の平均濃度に対する水素原子（Ｈ）の平均濃度の比率である。
【００２８】
半導体装置１０のＮ型半導体層１４０は、Ｐ型半導体層１３０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。Ｎ型半導体層１４０は、窒化ガリウム（ＧａＮ）から主に成り、Ｎ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。Ｎ型半導体層１４０は、「ｎ+−ＧａＮ」とも呼ばれる。
【００２９】
半導体装置１０の凹部１８２は、ドライエッチングによって形成され、Ｎ型半導体層１４０の＋Ｘ軸方向側からＰ型半導体層１３０にまで窪んだ部位である。凹部１８２は、リセス（recess）とも呼ばれる。凹部１８２の−Ｘ軸方向側には、Ｐ型半導体層１３０のドライエッチング領域１３５が存在する。
【００３０】
半導体装置１０の凹部１８４は、ドライエッチングによって形成され、Ｎ型半導体層１４０の＋Ｘ軸方向側からＰ型半導体層１３０を貫通しＮ型半導体層１２０にまで窪んだ部位である。凹部１８４は、トレンチ（trench）とも呼ばれる。本実施形態では、凹部１８４は、凹部１８２の＋Ｙ軸方向側に位置する。
【００３１】
凹部１８４の表面には、Ｎ型半導体層１４０の＋Ｘ軸方向側に至るまで、絶縁膜３４０が形成されている。本実施形態では、絶縁膜３４０は、二酸化ケイ素（ＳｉＯ2）から成る。
【００３２】
半導体装置１０の凹部１８６は、ドライエッチングによって形成され、Ｎ型半導体層１４０の＋Ｘ軸方向側からＰ型半導体層１３０を貫通しＮ型半導体層１２０にまで窪んだ部位である。凹部１８６は、トレンチとも呼ばれる。本実施形態では、凹部１８６は、凹部１８４の−Ｙ軸方向側に位置する。
【００３３】
半導体装置１０の電極２１０は、基板１１０の−Ｘ軸方向側に形成されたドレイン電極である。本実施形態では、電極２１０は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後に焼成することによって形成される。
【００３４】
半導体装置１０の電極２３０は、凹部１８２の内側に露出するＰ型半導体層１３０に形成されたボディ電極である。本実施形態では、電極２３０は、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した後に焼成することによって形成される。
【００３５】
半導体装置１０の電極２４０は、凹部１８２と凹部１８４との間におけるＮ型半導体１４０の＋Ｘ軸方向側に形成されたソース電極である。本実施形態では、電極２４０は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後に焼成することによって形成される。
【００３６】
半導体装置１０の電極２５０は、凹部１８４における絶縁膜３４０上に形成されたゲート電極である。本実施形態では、電極２５０は、アルミニウム（Ａｌ）から成る。
【００３７】
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、まず、基板１１０上に、Ｎ型半導体層１２０と、Ｐ型半導体層１３０と、Ｎ型半導体層１４０とを順に形成する（工程Ｐ１２０）。これによって、製造者は、基板１１０上に各半導体層を形成した半導体装置１０の中間製品を得る。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を実現するＭＯＣＶＤ装置を用いて、基板１１０上に各半導体層を形成する。
【００３８】
各半導体層を形成した後（工程Ｐ１２０）、製造者は、ドライエッチング工程（工程Ｐ１４０）を行う。ドライエッチング工程（工程Ｐ１４０）では、製造者は、半導体装置１０の中間製品にドライエッチングを施すことによって、凹部１８２を形成する。本実施形態では、製造者は、凹部１８２の他、凹部１８４および凹部１８６をドライエッチングによって形成する。
【００３９】
本実施形態では、ドライエッチング工程（工程Ｐ１４０）で実施されるドライエッチングは、塩素（Ｃｌ2）および塩化物（例えば、塩化ホウ素（ＢＣｌ3）、塩化ケイ素（ＳｉＣｌ4））の少なくとも一方を含有する気体の中で、半導体装置１０の中間製品を加工する処理である。本実施形態では、ドライエッチング工程（工程Ｐ１４０）で実施されるドライエッチングは、誘電結合プラズマ（ＩＣＰ：Inductively Coupled Plasma）ドライエッチングである。
【００４０】
ドライエッチング工程（工程Ｐ１４０）を行った後、製造者は、加熱（活性化アニール）工程（工程Ｐ１６０）を行う。加熱工程（工程Ｐ１６０）では、製造者は、酸素（Ｏ2）を含有する気体の中で、半導体装置１０の中間製品を加熱処理（活性化アニール処理）する。これによって、Ｐ型半導体層１３０から水素原子（Ｈ）が離脱するため、Ｐ型半導体層１３０のアクセプタであるＭｇが活性化する。
【００４１】
加熱工程（工程Ｐ１６０）に用いられる気体の温度（活性化アニール温度）は、７００〜１０００℃であることが好ましく、８００〜９００℃であることがいっそう好ましい。活性化アニール温度の評価については後述する。
【００４２】
本実施形態では、加熱工程（工程Ｐ１６０）に用いられる気体は、酸素（Ｏ2）と窒素（Ｎ2）とから主に成る。加熱工程（工程Ｐ１６０）に用いられる気体における窒素（Ｎ2）の流量に対する酸素（Ｏ2）の流量の比率（Ｏ2／Ｎ2流量比）は、１％以上であることが好ましく、２％以上であることがさらに好ましく、５％以上であることがいっそう好ましい。Ｏ2／Ｎ2流量比の評価については後述する。
【００４３】
本実施形態では、加熱工程（工程Ｐ１６０）において半導体装置１０の中間製品を加熱する時間（活性化アニール時間）は、５分以上であり、６０分程度に留めることが好ましい。活性化アニール時間の評価については後述する。
【００４４】
加熱工程（工程Ｐ１６０）の後、製造者は、半導体装置１０の中間製品における凹部１８２に電極２３０を形成する（工程Ｐ１８０）。本実施形態では、製造者は、電極２３０の他、電極２１０，２４０，２５０と絶縁膜３４０とを形成する。これらの工程を経て、半導体装置１０が完成する。
【００４５】
以上説明した第１実施形態によれば、Ｐ型半導体層１３０の表面を荒らすことなく、Ｐ型半導体層１３０のホール濃度を十分に向上させることができる。その結果、ＧａＮ系の半導体装置１０において、ドライエッチングが施されたＰ型半導体層１３０の電気的特性を向上させることができる。
【００４６】
Ｂ．第２実施形態
図３は、第２実施形態における半導体装置５０の構成を模式的に示す断面図である。図３には、図１と同様にＸＹＺ軸が図示されている。半導体装置５０は、ＧａＮ系の半導体装置である。本実施形態では、半導体装置５０は、ＰＩＮダイオード（P-Intrinsic-N Diode）である。
【００４７】
半導体装置５０は、Ｎ型半導体層５２０と、Ｐ型半導体層５３０と、電極５９３とを備える。半導体装置５０は、Ｎ型半導体層５２０とＰ型半導体層５３０とが接合した構造を有する。半導体装置５０のＮ型半導体層５２０およびＰ型半導体層５３０は、ＭＯＣＶＤによる結晶成長によって形成された半導体層である。半導体装置５０には、ドライエッチングによって、凹部５８２と、凹部５８３とが形成されている。
【００４８】
半導体装置５０のＮ型半導体層５２０は、Ｙ軸およびＺ軸に沿って広がる半導体層である。Ｎ型半導体層５２０は、ＧａＮから主に成り、Ｓｉをドナーとして含有する。
【００４９】
半導体装置５０のＰ型半導体層５３０は、Ｎ型半導体層５２０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。Ｐ型半導体層５３０は、ＧａＮから主に成り、Ｍｇをアクセプタとして含有する。
【００５０】
Ｐ型半導体層５３０は、ドライエッチングによってＰ型半導体層５３０の厚み（Ｘ軸方向の長さ）を薄くした領域であるドライエッチング領域５３５を有する。本実施形態では、ドライエッチング領域５３５は、ドライエッチングによって凹部５８３が形成される際、Ｐ型半導体層５３０のＸ軸方向側が除去されることによって形成される。ドライエッチングによってドライエッチング領域５３５が形成された後、Ｐ型半導体層５３０は、酸素を含有する７００〜１０００℃の気体の中で加熱処理（活性化アニール処理）される。これによって、ドライエッチング領域５３５の全域におけるＨ／Ｍｇ割合は、Ｐ型半導体層としての電気的特性の実現に必要とされる４０％以下になる。
【００５１】
半導体装置５０の凹部５８２は、ドライエッチングによって形成され、Ｐ型半導体層５３０の＋Ｘ軸方向側からＮ型半導体層５２０にまで窪んだ部位である。凹部５８２は、Ｐ型半導体層５３０を取り囲む形状を成す。
【００５２】
半導体装置５０の凹部５８３は、ドライエッチングによって形成され、凹部５８２によって囲まれたＰ型半導体層５３０の＋Ｘ軸方向側の中央に位置する窪んだ部位である。凹部５８３は、リセスとも呼ばれる。凹部５８３の−Ｘ軸方向側には、Ｐ型半導体層５３０のドライエッチング領域５３５が存在する。
【００５３】
半導体装置５０の電極５９３は、凹部５８３の内側に露出するＰ型半導体層５３０に形成されたオーミック電極である。本実施形態では、電極５９３は、Ｎｉから成る層にＡｕから成る層を積層した後に焼成することによって形成される。
【００５４】
第２実施形態における半導体装置５０の製造方法は、各工程で形成される構造が異なる点を除き、第１実施形態における半導体装置１０の製造方法と同様である。
【００５５】
以上説明した第２実施形態によれば、Ｐ型半導体層５３０の表面を荒らすことなく、Ｐ型半導体層５３０のホール濃度を十分に向上させることができる。その結果、ＧａＮ系の半導体装置５０において、ドライエッチングが施されたＰ型半導体層５３０の電気的特性を向上させることができる。
【００５６】
Ｃ．第３実施形態
図４は、第３実施形態における半導体装置６０の構成を模式的に示す断面図である。図４には、図１と同様にＸＹＺ軸が図示されている。半導体装置６０は、ＧａＮ系の半導体装置である。本実施形態では、半導体装置６０は、発光素子であり、発光ダイオード（ＬＥＤ：Light Emitting Diode）とも呼ばれる。
【００５７】
半導体装置６０は、Ｎ型半導体層６１０と、発光層６２０と、Ｐ型半導体層６３０と、電極６９１，６９３とを備える。半導体装置６０は、Ｎ型半導体層６１０に発光層６２０とＰ型半導体層６３０とが順に接合した構造を有する。半導体装置６０のＮ型半導体層６１０、発光層６２０、およびＰ型半導体層６３０は、ＭＯＣＶＤによる結晶成長によって形成された半導体層である。半導体装置６０には、ドライエッチングによって凹部６８１が形成されている。
【００５８】
半導体装置６０のＮ型半導体層６１０は、Ｙ軸およびＺ軸に沿って広がる半導体層である。Ｎ型半導体層５２０は、ＧａＮから主に成ると共に、Ｓｉをドナーとして含有する。
【００５９】
半導体装置６０の発光層６２０は、Ｎ型半導体層６１０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。発光層６２０は、発光可能に構成された半導体層であり、本実施形態では、窒化インジウムガリウム（ＩｎＧａＮ）から主に成る。
【００６０】
半導体装置６０のＰ型半導体層６３０は、発光層６２０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。Ｐ型半導体層６３０は、ＧａＮから主に成り、Ｍｇをアクセプタとして含有する。
【００６１】
Ｐ型半導体層６３０における＋Ｘ軸方向側の全面は、ドライエッチングによって形成された表面である。そのため、Ｐ型半導体層６３０の全領域は、ドライエッチングによってＰ型半導体層６３０の厚み（Ｘ軸方向の長さ）を薄くしたドライエッチング領域となる。Ｐ型半導体層６３０にドライエッチングが施された後、Ｐ型半導体層６３０は、酸素を含有する７００〜１０００℃の気体の中で加熱処理（活性化アニール処理）される。これによって、Ｐ型半導体層６３０の全域におけるＨ／Ｍｇ割合は、Ｐ型半導体層としての電気的特性の実現に必要とされる４０％以下になる。
【００６２】
半導体装置６０の凹部６８１は、ドライエッチングによって形成され、Ｐ型半導体層６３０の＋Ｘ軸方向側からＮ型半導体層６１０にまで窪んだ部位である。
【００６３】
半導体装置６０の電極６９１は、凹部６８１によって露出したＮ型半導体層６１０に形成されたオーミック電極である。本実施形態では、電極６９１は、Ｔｉから成る層にＡｌから成る層を積層した後に焼成することによって形成される。
【００６４】
半導体装置６０の電極６９３は、Ｐ型半導体層６３０の＋Ｘ軸方向側に形成されたオーミック電極である。本実施形態では、電極６９３は、Ｎｉから成る層にＡｕから成る層を積層した後に焼成することによって形成される。
【００６５】
第３実施形態における半導体装置６０の製造方法は、各工程で形成される構造が異なる点を除き、第１実施形態における半導体装置１０の製造方法と同様である。
【００６６】
以上説明した第３実施形態によれば、Ｐ型半導体層６３０の表面を荒らすことなく、Ｐ型半導体層６３０のホール濃度を十分に向上させることができる。その結果、ＧａＮ系の半導体装置６０において、ドライエッチングが施されたＰ型半導体層６３０の電気的特性を向上させることができる。
【００６７】
Ｄ．評価試験
図５は、評価試験に用いた試料９０の構成を模式的に示す断面図である。図５には、図１と同様にＸＹＺ軸が図示されている。試料９０は、基板９１０と、バッファ層９２０と、アンドープ半導体層９３０と、Ｐ型半導体層９４０と、電極９９２，９９４とを備える。
【００６８】
試料９０は、基板９１０上にバッファ層９２０とアンドープ半導体層９３０とＰ型半導体層９４０と順に接合した構造を有する。試料９０のバッファ層９２０、アンドープ半導体層９３０、およびＰ型半導体層９４０は、ＭＯＣＶＤによる結晶成長によって形成された半導体層である。
【００６９】
試料９０の基板９１０は、Ｙ軸およびＺ軸に沿って広がる半導体層である。基板９１０は、単結晶サファイアから成る。
【００７０】
試料９０のバッファ層９２０は、基板９１０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。バッファ層９２０は、窒化アルミニウム（ＡｌＮ）から成る。
【００７１】
試料９０のアンドープ半導体層９３０は、バッファ層９２０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。アンドープ半導体層９３０は、ＧａＮから主になる真性半導体層である。
【００７２】
試料９０のＰ型半導体層９４０は、アンドープ半導体層９３０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸に沿って広がる半導体層である。Ｐ型半導体層９４０は、ＧａＮから主に成り、Ｍｇをアクセプタとして含有する。
【００７３】
Ｐ型半導体層９４０に対するドライエッチングを実施した試料９０を作成する場合、Ｐ型半導体層９４０における＋Ｘ軸方向側の全面は、ドライエッチングによって形成された表面になる。この場合、Ｐ型半導体層９４０の全領域は、ドライエッチングによってＰ型半導体層９４０の厚み（Ｘ軸方向の長さ）を薄くしたドライエッチング領域になる。
【００７４】
試料９０の電極９９２，９９４は、Ｐ型半導体層９４０の特性を測定するために、Ｐ型半導体層９４０の＋Ｘ軸方向側に形成された電極である。本実施形態では、電極９９２，９９４は、Ｎｉから成る電極である。Ｐ型半導体層９４０に対する加熱処理（活性化アニール処理）を実施した試料９０を作製する場合、電極９９２，９９４は、Ｐ型半導体層９４０に対する加熱処理の後に形成される。
【００７５】
図６Ａは、第１評価試験における活性化アニール温度とＰ型半導体層９４０の比抵抗との関係を示すグラフである。図６Ｂは、第１評価試験における活性化アニール温度とＰ型半導体層９４０のホール濃度との関係を示すグラフである。図６Ｃは、第１評価試験における活性化アニール温度とＰ型半導体層９４０のホール移動度との関係を示すグラフである。
【００７６】
図７Ａは、第１評価試験におけるＯ2／Ｎ2流量比とＰ型半導体層９４０の比抵抗との関係を示すグラフである。図７Ｂは、第１評価試験におけるＯ2／Ｎ2流量比とＰ型半導体層９４０のホール濃度との関係を示すグラフである。図７Ｃは、第１評価試験におけるＯ2／Ｎ2流量比とＰ型半導体層９４０のホール移動度との関係を示すグラフである。
【００７７】
第１評価試験では、試験者は、Ｐ型半導体層９４０に対してドライエッチングおよび活性化アニール処理が実施されていない試料９０と、ドライエッチングされていないＰ型半導体層９４０に次の条件で活性化アニール処理を実施した複数の試料９０とを作製し、これらの試料について、Ｐ型半導体層９４０の比抵抗、ホール濃度およびホール移動度を測定した。第１評価試験では、Ｐ型半導体層９４０の全域におけるＭｇの平均濃度は、１．０×１０19ｃｍ-3である。
【００７８】
＜第１評価試験における活性化アニール処理の条件＞
・活性化アニール温度：６００〜１２００℃
・Ｏ2／Ｎ2流量比：０％、１％、２％、５％
・活性化アニール時間：５分
【００７９】
図６Ａおよび図６Ｂに示すように、Ｏ2／Ｎ2流量比が１％以上である場合、活性化アニール温度が７００℃以上であれば、Ｐ型半導体層９４０の比抵抗およびホール濃度が飽和する。これに対して、Ｏ2／Ｎ2流量比が０％である場合、活性化アニール温度を９００℃以上にしなければ、Ｐ型半導体層９４０の比抵抗およびホール濃度は飽和しない。活性化アニール温度が１０００℃より高い温度である場合、半導体装置として利用できなくなるまでにＰ型半導体層９４０の表面が荒れてしまう。
【００８０】
図７Ａおよび図７Ｂに示すように、Ｏ2／Ｎ2流量比が０％よりも大きいこと、すなわち、活性化アニール処理に用いられる気体が酸素を含有することは、Ｐ型半導体層９４０における比抵抗の低減、およびホール濃度の増加に効果的である。
【００８１】
図６Ｃに示すように、活性化アニール温度が１１００℃を超えなければ、Ｐ型半導体層９４０のホール移動度には大きな変化はない。図７Ｃに示すように、いずれのＯ2／Ｎ2流量比であっても、Ｐ型半導体層９４０のホール移動度には大きな変化はない。
【００８２】
したがって、第１評価試験の結果によれば、活性化アニール処理に用いられる気体は、酸素を含有することが好ましく、例えば、Ｏ2／Ｎ2流量比は、０．１〜９９．９％であってもよい。また、第１評価試験の結果によれば、活性化アニール温度は、７００〜１０００℃であることが好ましい。
【００８３】
図８Ａは、第２評価試験における活性化アニール時間とＰ型半導体層９４０の比抵抗との関係を示すグラフである。図８Ｂは、第２評価試験における活性化アニール時間とＰ型半導体層９４０のホール濃度との関係を示すグラフである。図８Ｃは、第２評価試験における活性化アニール時間とＰ型半導体層９４０のホール移動度との関係を示すグラフである。
【００８４】
第２評価試験では、試験者は、ドライエッチングされていないＰ型半導体層９４０に次の条件で活性化アニール処理を実施した複数の試料９０を作製し、これらの試料について、Ｐ型半導体層９４０の比抵抗、ホール濃度およびホール移動度を測定した。第２評価試験では、Ｐ型半導体層９４０の全域におけるＭｇの平均濃度は、１．０×１０19ｃｍ-3である。
【００８５】
＜第２評価試験における活性化アニール処理の条件＞
・活性化アニール温度：６５０℃
・Ｏ2／Ｎ2流量比：１％
・活性化アニール時間：５分、１０分、３０分
【００８６】
図８Ａに示すように、活性化アニール時間が長くなるにつれて、Ｐ型半導体層９４０の比抵抗は低下し、比抵抗が低下する度合いは小さくなる。図８Ｂに示すように、活性化アニール時間が長くなるにつれて、Ｐ型半導体層９４０のホール濃度は増加し、ホール濃度が低下する度合いは小さくなる。図８Ｃに示すように、活性化アニール時間が長くなるにつれて、Ｐ型半導体層９４０のホール移動度が低下する。
【００８７】
したがって、第２評価試験の結果によれば、Ｐ型半導体層９４０の電気的特性を向上させる観点から、活性化アニール時間は、５〜１０分程度であれば十分である。
【００８８】
図９Ａは、第３評価試験における活性化アニール温度とＰ型半導体層９４０の比抵抗との関係を示すグラフである。図９Ｂは、第３評価試験における活性化アニール温度とＰ型半導体層９４０のホール濃度との関係を示すグラフである。図９Ｃは、第３評価試験における活性化アニール温度とＰ型半導体層９４０のホール移動度との関係を示すグラフである。
【００８９】
図１０Ａは、第３評価試験における活性化アニール温度とＰ型半導体層９４０の比抵抗との関係を示すグラフである。図１０Ｂは、第３評価試験における活性化アニール温度とＰ型半導体層９４０のホール濃度との関係を示すグラフである。図１０Ｃは、第３評価試験における活性化アニール温度とＰ型半導体層９４０のホール移動度との関係を示すグラフである。
【００９０】
第３評価試験では、試験者は、次の各条件で複数の試料９０を作製し、これらの試料について、Ｐ型半導体層９４０の比抵抗、ホール濃度およびホール移動度を測定した。第３評価試験では、Ｐ型半導体層９４０の全域におけるＭｇの平均濃度は、２．０×１０19ｃｍ-3である。
【００９１】
＜条件１＞
・ＩＣＰドライエッチング（処理ガス：Ｃｌ2＋ＢＣｌ3、バイアスパワー：４５Ｗ）
・活性化アニール処理（活性化アニール時間：５分、Ｏ2／Ｎ2流量比：５％、活性化アニール温度：６５０〜９００℃）
【００９２】
＜条件２＞
・ＩＣＰドライエッチング（処理ガス：Ｃｌ2＋ＢＣｌ3、バイアスパワー：２０Ｗ）
・活性化アニール処理（活性化アニール時間：５分、Ｏ2／Ｎ2流量比：５％、活性化アニール温度：６５０〜９００℃）
【００９３】
＜条件３＞
・ＩＣＰドライエッチング（処理ガス：Ｃｌ2＋ＳｉＣｌ4、バイアスパワー：４５Ｗ）
・活性化アニール処理（活性化アニール時間：５分、Ｏ2／Ｎ2流量比：５％、活性化アニール温度：６５０〜９００℃）
【００９４】
＜条件４＞
・ＩＣＰドライエッチング（処理ガス：Ｃｌ2＋ＳｉＣｌ4、バイアスパワー：２０Ｗ）
・活性化アニール処理（活性化アニール時間：５分、Ｏ2／Ｎ2流量比：５％、活性化アニール温度：６５０〜９００℃）
【００９５】
＜条件５＞
・ＩＣＰドライエッチング（処理ガス：Ｃｌ2＋ＢＣｌ3、バイアスパワー：４５Ｗ）
・活性化アニール処理（活性化アニール時間：５分、Ｏ2／Ｎ2流量比：１％、活性化アニール温度：６５０〜９００℃）
【００９６】
＜条件６＞
・ＩＣＰドライエッチングなし
・活性化アニール処理（活性化アニール時間：５分、Ｏ2／Ｎ2流量比：５％、活性化アニール温度：６５０〜９００℃）
【００９７】
＜条件７＞
・ＩＣＰドライエッチングなし
・活性化アニール処理なし
【００９８】
図９Ａ、図９Ｂ、図１０Ａおよび図１０Ｂに示すように、ドライエッチングされている条件１〜５の試料９０におけるＰ型半導体層９４０の比抵抗およびホール濃度を、ドライエッチングされていない条件６の試料９０と同等の値にするためには、活性化アニール温度を８００℃以上にする必要がある。図９Ｃおよび図１０Ｃに示すように、６５０〜９００℃の活性化アニール温度であれば、いずれの条件であっても、Ｐ型半導体層９４０のホール移動度には大きな変化はない。
【００９９】
したがって、第３評価試験の結果によれば、製造コストを抑制しながらＰ型半導体層のホール濃度を十分に向上させる観点から、活性化アニール温度は、８００〜９０００℃であることがいっそう好ましい。
【０１００】
図１１Ａは、第４評価試験における活性化アニール時間とＰ型半導体層９４０の比抵抗との関係を示すグラフである。図１１Ｂは、第４評価試験における活性化アニール時間とＰ型半導体層９４０のホール濃度との関係を示すグラフである。図１１Ｃは、第４評価試験における活性化アニール時間とＰ型半導体層９４０のホール移動度との関係を示すグラフである。
【０１０１】
第４評価試験では、試験者は、次の条件で複数の試料９０を作製し、これらの試料について、Ｐ型半導体層９４０の比抵抗、ホール濃度およびホール移動度を測定した。第４評価試験では、Ｐ型半導体層９４０の全域におけるＭｇの平均濃度は、２．０×１０19ｃｍ-3である。
【０１０２】
＜第４評価試験の条件＞
・ＩＣＰドライエッチング（処理ガス：Ｃｌ2＋ＢＣｌ3、バイアスパワー：４５Ｗ）
・活性化アニール処理（Ｏ2／Ｎ2流量比：５％、活性化アニール温度：８００℃、活性化アニール時間：５分、１０分、３０分）
【０１０３】
図１１Ａに示すように、活性化アニール時間が長くなるにつれて、Ｐ型半導体層９４０の比抵抗は低下し、比抵抗が低下する度合いは小さくなる。図１１Ｂに示すように、活性化アニール時間が長くなるにつれて、Ｐ型半導体層９４０のホール濃度は増加し、ホール濃度が低下する度合いは小さくなる。図１１Ｃに示すように、活性化アニール時間が長くなるにつれて、Ｐ型半導体層９４０のホール移動度が低下する。
【０１０４】
したがって、第４評価試験の結果によれば、活性化アニール時間は、５〜１０分程度であれば十分である。活性化アニール時間が必要以上に長くなると、製造コストの増大、および、Ｐ型半導体層９４０の表面に形成される酸化物などの不具合が顕著になる。そのため、活性化アニール時間は、６０分程度に留めることが好ましい。
【０１０５】
図１２Ａは、第５評価試験におけるＰ型半導体層９４０のＭｇ濃度とＨ／Ｍｇ割合との関係を示すグラフである。図１２Ｂは、第５評価試験におけるＰ型半導体層９４０のホール濃度とＨ／Ｍｇ割合との関係を示すグラフである。
【０１０６】
第５評価試験では、試験者は、次の条件で複数の試料９０を作製し、これらの試料について、Ｐ型半導体層９４０のＭｇ濃度とホール濃度とＨ／Ｍｇ割合とを測定した。
【０１０７】
＜第５評価試験の条件＞
・ＩＣＰドライエッチング（処理ガス：Ｃｌ2＋ＢＣｌ3、バイアスパワー：４５Ｗ）
・活性化アニール処理（Ｏ2／Ｎ2流量比：１％、活性化アニール温度：６５０℃または７５０℃、活性化アニール時間：５分または３０分）
【０１０８】
図１２Ａおよび図１２Ｂ示すように、Ｍｇ濃度が１．０×１０18ｃｍ-3以上１．０×１０20ｃｍ-3以下であるＰ型半導体層９４０に対して、ドライエッチングを実施した後に、酸素を含有する７５０℃の気体の中で活性化アニール処理を実施することによって、十分なホール濃度が得られ、この場合、Ｐ型半導体層９４０のＨ／Ｍｇ割合は、４０％以下になることが推測される。図１２Ｂに示すように、Ｐ型半導体層９４０のＨ／Ｍｇ割合が低下するにつれて、Ｐ型半導体層９４０のホール濃度が増加する。
【０１０９】
したがって、第５評価試験の結果によれば、Ｐ型半導体層９４０のＨ／Ｍｇ割合は、４０％以下であることが好ましく、３０％以下であることがさらに好ましく、２０％以下であることがいっそう好ましい。
【０１１０】
Ｅ．他の実施形態：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【０１１１】
上述の実施形態において、基板とＮ型半導体層と間に真性半導体層が形成されてもよいし、Ｎ型半導体層とＰ型半導体層との間に真性半導体層が形成されてもよい。
【０１１２】
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）などであってもよい。
【０１１３】
上述の実施形態において、基板とＮ型半導体層との少なくとも一方に含まれるドナーは、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
【０１１４】
上述の実施形態において、Ｐ型半導体層に含まれるアクセプタは、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
【０１１５】
上述の実施形態において、絶縁膜は、窒化ケイ素（ＳｉＮ）、窒化酸化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化酸化アルミニウム（ＡｌＯＮ）、二酸化ジルコニウム（ＺｒＯ2）、酸化チタン（ＴｉＯ2）、五酸化タンタル（Ｔａ2Ｏ5）、五酸化ニオブ（Ｎｂ2Ｏ5）、二酸化ハフニウム（ＨｆＯ2）、窒化アルミニウム（ＡｌＮ）などから成る膜であってもよい。
【符号の説明】
【０１１６】
１０…半導体装置
５０…半導体装置
６０…半導体装置
９０…試料
１１０…基板
１２０…Ｎ型半導体層
１３０…Ｐ型半導体層
１３５…ドライエッチング領域
１４０…Ｎ型半導体層
１８２…凹部
１８４…凹部
１８６…凹部
２１０…電極
２３０…電極
２４０…電極
２５０…電極
３４０…絶縁膜
５２０…Ｎ型半導体層
５３０…Ｐ型半導体層
５３５…ドライエッチング領域
５８２…凹部
５８３…凹部
５９３…電極
６１０…Ｎ型半導体層
６２０…発光層
６３０…Ｐ型半導体層
６８１…凹部
６９１…電極
６９３…電極
９１０…基板
９２０…バッファ層
９３０…アンドープ半導体層
９４０…Ｐ型半導体層
９９２，９９４…電極
【図１】
2014183146.tif 000003
【図２】
2014183146.tif 000004
【図３】
2014183146.tif 000005
【図４】
2014183146.tif 000006
【図５】
2014183146.tif 000007
【図６Ａ】
2014183146.tif 000008
【図６Ｂ】
2014183146.tif 000009
【図６Ｃ】
2014183146.tif 000010
【図７Ａ】
2014183146.tif 000011
【図７Ｂ】
2014183146.tif 000012
【図７Ｃ】
2014183146.tif 000013
【図８Ａ】
2014183146.tif 000014
【図８Ｂ】
2014183146.tif 000015
【図８Ｃ】
2014183146.tif 000016
【図９Ａ】
2014183146.tif 000017
【図９Ｂ】
2014183146.tif 000018
【図９Ｃ】
2014183146.tif 000019
【図１０Ａ】
2014183146.tif 000020
【図１０Ｂ】
2014183146.tif 000021
【図１０Ｃ】
2014183146.tif 000022
【図１１Ａ】
2014183146.tif 000023
【図１１Ｂ】
2014183146.tif 000024
【図１１Ｃ】
2014183146.tif 000025
【図１２Ａ】
2014183146.tif 000026
【図１２Ｂ】
2014183146.tif 000027