(57)【要約】【課題】不揮発性メモリに格納されるデータの信頼性を維持しつつ、処理の遅延が生じるのを抑制すること。【解決手段】主電源から電力供給されて動作するメモリ部であって、不揮発性メモリと該不揮発性メモリを制御する第１の制御部とを備えるメモリ部と、前記主電源からの電力供給が停止したときに前記メモリ部に電力供給可能な補助電源と、前記主電源および前記補助電源から前記メモリ部への電力供給を遮断可能なスイッチ部と、前記第１の制御部の動作状態を監視し、前記第１の制御部の動作状態が所定の状態である場合に、前記主電源と前記補助電源の双方からの前記メモリ部への電力供給が遮断された状態となるように前記スイッチ部を制御する第２の制御部と、を備える処理装置。【選択図】図１
2014153771.tif 000002
【特許請求の範囲】
【請求項１】
主電源から電力供給されて動作するメモリ部であって、不揮発性メモリと該不揮発性メモリを制御する第１の制御部とを備えるメモリ部と、
前記主電源からの電力供給が停止したときに前記メモリ部に電力供給可能な補助電源と、
前記主電源および前記補助電源から前記メモリ部への電力供給を遮断可能なスイッチ部と、
前記第１の制御部の動作状態を監視し、前記第１の制御部の動作状態が所定の状態である場合に、前記主電源と前記補助電源の双方からの前記メモリ部への電力供給が遮断された状態となるように前記スイッチ部を制御する第２の制御部と、
を備える処理装置。
【請求項２】
請求項１記載の処理装置であって、
前記第１の制御部は、前記不揮発性メモリに対するウェアレベリングを行う制御部である、
処理装置。
【請求項３】
請求項１または２記載の処理装置であって、
前記不揮発性メモリは、リセット端子を有さない不揮発性メモリである、
処理装置。
【請求項４】
請求項１から３のうちいずれか１記載の処理装置であって、
前記メモリ部に供給される電圧を検出する検出部を備え、
前記第２の制御部は、前記メモリ部が、前記主電源と前記補助電源の双方からの前記メモリ部への電力供給が遮断された状態となるように前記スイッチ部を制御した後、前記検出部により検出される電圧が第１の所定電圧以下となったことを確認してから、前記主電源と前記補助電源の双方から前記メモリ部へ電力供給可能な状態となるように前記スイッチ部を制御する、
処理装置。
【請求項５】
請求項４記載の処理装置であって、
前記第２の制御部は、前記主電源と前記補助電源の双方からの前記メモリ部への電力供給が遮断された状態となるように前記スイッチ部を制御した後、所定時間経過し且つ前記検出部により検出される電圧が前記第１の所定電圧以下とならなかった場合に、エラー処理を行う、
処理装置。
【請求項６】
請求項４または５に記載の処理装置であって、
前記第２の制御部は、前記主電源と前記補助電源の双方から前記メモリ部へ電力供給可能な状態となるように前記スイッチ部を制御した後、前記検出部により検出される電圧が第２の所定電圧を超えたことを確認してから、前記第１の制御部に動作指示を開始する、
処理装置。
【請求項７】
顧客による注文の内容が入力される注文受付装置と、
前記注文受付装置と通信を行う通信部を備え、前記顧客による注文の管理を行う請求項１から６のうちいずれか１項記載の処理装置と、を備える注文管理システムであって、
前記メモリ部には、前記注文受付装置に対して入力された注文の内容の履歴が格納される、
注文管理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、処理装置、および注文管理システムに関する。
【背景技術】
【０００２】
各種システムに組み込まれたコンピュータ、パーソナルコンピュータ、タブレット端末、携帯電話、その他の処理装置が普及している。これらの処理装置においては、重要なデータを格納する不揮発性メモリに対する処理が確実に行われることを保証するために、不揮発性メモリおよびその制御回路等に、コンデンサなどの補助電源が接続されることがある。これによって、主電源からの電力供給が停止したときに、コンデンサの放電によって、不揮発性メモリに対する処理を完了するまでの時間が確保される。
これに関連し、特許文献１には、フラッシュメモリの内部動作中に電源の遮断が発生した場合に、その動作を最後まで終了させることができるメモリ保護回路について記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０９−１７９６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、不揮発性メモリには、一般的な書き込み、読み出しを制御する機能の他に、特定のメモリエリアのみに書き込み動作が集中しないように、各エリアへの書き込み回数を均一化（ウェアレベリング）する機能を有する制御部（制御回路）が取り付けられている場合がある。この制御部に何らかの原因で動作異常が生じた場合、ＳＤメモリカード等の、リセット専用端子が備わっていない記憶媒体では、不揮発性メモリと制御部への電力供給を一時停止して制御部をリセットする必要性が生じ得る。
ここで、不揮発性メモリおよび制御部に電気二重層コンデンサのような大容量コンデンサなどが接続されている場合、主電源からの電力供給を停止しても、ある程度の時間、コンデンサの放電によって不揮発性メモリおよび制御部への電力供給は維持される。このため、不揮発性メモリにコンデンサが接続された従来の装置では、制御部のリセットを保証する最低電圧に到達するまで、コンデンサが放電を終えるのを待たなければならなかった。処理の信頼性向上の点では、重要なデータを格納する不揮発性メモリに対する処理を完了させるための時間を十分に確保するために、大容量のコンデンサを接続するのが好ましいが、制御部のリセット処理が遅延するという不都合な一面も生じ得る。
本発明は、このような事情を考慮してなされたものであり、不揮発性メモリに格納されるデータの信頼性を維持しつつ、処理の遅延が生じるのを抑制することを目的の一つとする。
【課題を解決するための手段】
【０００５】
本発明の一態様は、主電源から電力供給されて動作するメモリ部であって、不揮発性メモリと該不揮発性メモリを制御する第１の制御部とを備えるメモリ部と、前記主電源からの電力供給が停止したときに前記メモリ部に電力供給可能な補助電源と、前記主電源および前記補助電源から前記メモリ部への電力供給を遮断可能なスイッチ部と、前記第１の制御部の動作状態を監視し、前記第１の制御部の動作状態が所定の状態である場合に、前記主電源と前記補助電源の双方からの前記メモリ部への電力供給が遮断された状態となるように前記スイッチ部を制御する第２の制御部と、を備える処理装置である。
本発明の一態様において、前記第１の制御部は、前記不揮発性メモリに対するウェアレベリングを行う制御部であってよい。
また、本発明の一態様において、前記不揮発性メモリは、リセット端子を有さない不揮発性メモリであってよい。
また、本発明の一態様において、前記メモリ部に供給される電圧を検出する検出部を備え、前記第２の制御部は、前記メモリ部が、前記主電源と前記補助電源の双方からの前記メモリ部への電力供給が遮断された状態となるように前記スイッチ部を制御した後、前記検出部により検出される電圧が第１の所定電圧以下となったことを確認してから、前記主電源と前記補助電源の双方から前記メモリ部へ電力供給可能な状態となるように前記スイッチ部を制御するものとしてよい。
また、本発明の一態様において、前記第２の制御部は、前記主電源と前記補助電源の双方からの前記メモリ部への電力供給が遮断された状態となるように前記スイッチ部を制御した後、所定時間経過し且つ前記検出部により検出される電圧が前記第１の所定電圧以下とならなかった場合に、エラー処理を行うものとしてよい。
また、本発明の一態様において、前記第２の制御部は、前記主電源と前記補助電源の双方から前記メモリ部へ電力供給可能な状態となるように前記スイッチ部を制御した後、前記検出部により検出される電圧が第２の所定電圧を超えたことを確認してから、前記第１の制御部に動作指示を開始するものとしてよい。
本発明の他の態様は、不揮発性メモリと該不揮発性メモリを制御する第１の制御部とを備えるメモリ部と、主電源からの電力供給が停止したときに前記メモリ部に電力供給可能な補助電源と、前記主電源から前記メモリ部への電力供給を遮断可能な第１のスイッチ部と、前記補助電源から前記メモリ部への電力供給を遮断可能な第２のスイッチ部と、前記第１の制御部の動作状態を監視し、前記第１の制御部の動作状態が所定の状態である場合に、前記主電源と前記補助電源の双方からの前記メモリ部への電力供給が遮断された状態となるように前記第１のスイッチ部と前記第２のスイッチ部を制御する第２の制御部と、を備える処理装置である。
本発明の他の態様は、顧客による注文の内容が入力される注文受付装置と、前記注文受付装置と通信を行う通信部を備え、前記顧客による注文の管理を行う本発明のいずれかの態様の処理装置と、を備える注文管理システムであって、前記メモリ部には、前記注文受付装置に対して入力された注文の内容の履歴が格納される、注文管理システムである。
【発明の効果】
【０００６】
本発明の一態様によれば、不揮発性メモリに格納されるデータの信頼性を維持しつつ、処理の遅延が生じるのを抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係る処理装置１の全体構成の一例を示す構成図である。
【図２】メモリ部電源制御部４０の構成の一例を示す構成図である。
【図３】第１実施例に係るシステム制御部２０により実行される処理の流れを示すフローチャートの一例である。
【図４】本発明の第２実施形態に係る処理装置２の全体構成の一例を示す構成図である。
【図５】第２実施形態に係るシステム制御部２０により実行される処理の流れを示すフローチャートの一例である。
【図６】本発明の処理装置が適用された注文管理システム１００のシステム構成例を示す構成図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照し、本発明の処理装置、および注文管理システムの実施形態について説明する。
【０００９】
＜第１実施形態＞
以下、第１実施形態に係る処理装置１について説明する。
［構成］
図１は、本発明の第１実施形態に係る処理装置１の全体構成の一例を示す構成図である。処理装置１は、例えば、電源制御部１０と、システム制御部２０と、メモリ部３０と、メモリ部電源制御部４０と、その他装置部５０とを備える。なお、図１における破線矢印は、情報の流れを示している。処理装置１は、例えば、後述するように種々のシステムに組み込まれるコンピュータである。また、これに限らず、処理装置１は、パーソナルコンピュータ、タブレット端末、携帯電話、その他の装置であってもよい。
電源制御部１０は、例えば、電圧生成部１２と、電源断検出部１４とを備える。電圧生成部１２は、例えば、外部電源である商用電源から供給される交流を所望の電圧の直流に変換し、処理装置１の各部に供給する。電源断検出部１４は、例えばコンセントからプラグが抜かれたことなどに起因して、外部電源からの電力供給が途切れたことを検出すると、電源断検出信号をシステム制御部２０に出力する。なお、外部電源として商用電源以外のものが用いられてもよいし、処理装置１が内部に主電源としてのバッテリーなどを備えてもよい。
【００１０】
システム制御部２０は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を備え、各種情報処理をおこなって処理装置１の各部を制御する。システム制御部２０は、メモリ部３０に対する書き込み信号や読み出し信号（メモリ部制御信号）をメモリ部３０に対して出力する。システム制御部２０は、電源断検出部１４から電源断検出信号が入力されると、メモリ部３０に対して、例えば、現在行っている書き込みまたは読み出しを完了し、新規なメモリ部制御信号を拒否するように指示する信号（処理完了指示信号）を出力する。なお、システム制御部２０は、メモリ部電源制御部４０と同様に、電力供給が停止されたときに補助電源として機能するコンデンサなどを備えてよい。また、システム制御部２０は、メモリ部３０に供給する電力を制御するための信号（メモリ部電源制御信号）をメモリ部電源制御部４０に出力する。
【００１１】
また、システム制御部２０は、レジスタやＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭなどの記憶部２２、タイマー、通信インターフェースなどを備えている。記憶部２２は、情報処理の結果のうちメモリ部３０に記憶しないものを一時的に記憶したり、ＣＰＵが実行するプログラム（ファームウェア）を格納したりする。
【００１２】
メモリ部３０は、例えばＳＤカードなど、リセット端子を備えない不揮発性のメモリである。メモリ部３０は、メモリコントローラ３２と、メモリ本体部３４とを備える。メモリコントローラ３２は、メモリ本体部３４に対してウェアレベリングなどの制御を行う。すなわち、メモリコントローラ３２は、メモリ本体部３４の特定のメモリエリアのみに書き込み動作が集中しないように、各エリアへの書き込み回数を均一化する処理などを行う。
メモリ部電源制御部４０は、システム制御部２０からの指示に応じて、メモリ部３０に供給される電力を制御する。詳しくは、後述する。
その他装置部５０は、例えば他装置との通信を行う通信装置、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などの表示装置、タッチパネルやキーなどの入力装置、スピーカーなど、任意の装置が含まれる。
【００１３】
図２は、メモリ部電源制御部４０の構成の一例を示す構成図である。図２に示すように、メモリ部電源制御部４０は、例えば、コンデンサ４２と、逆止用ダイオード４４と、スイッチ部４６とを備える。
【００１４】
コンデンサ４２は、電圧生成部１２から供給される電力により充電され、電圧生成部１２からの電力供給が停止したときに放電し、ある程度の時間、メモリ部３０に電力供給する。このとき、逆止用ダイオード４４は、コンデンサ４２から他の構成要素（その他装置部５０など）に電流が流れるのを防止する。これによって、例えば外部電源からの電力供給が途切れたことなどに起因し、急に電圧生成部１２からの電力供給が停止した場合であっても、ある程度の時間、メモリ部３０が処理を継続することができる。前述のように、外部電源からの電力供給が途切れた場合、システム制御部２０から処理完了指示信号が入力されるため、メモリ部３０は、コンデンサ４２の放電によって動作可能な時間の範囲内で、処理を完了することが可能となる。この結果、メモリ部３０に格納されるデータの信頼性を維持することができる。なお、処理装置１は、こうした補助電源として、コンデンサ４２以外のものを備えてもよい。
【００１５】
スイッチ部４６は、例えばＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）である。スイッチ部４６は、例えば、オン状態で電圧生成部１２およびコンデンサ４２とメモリ部３０とを電気的に接続し、オフ状態で電圧生成部１２およびコンデンサ４２とメモリ部３０とを電気的に遮断する。ＦＥＴをスイッチ部４６として用いる場合、エンハンスメント形とディプレッション形のいずれを用いてもよい。スイッチ部４６をオン状態またはオフ状態にする電圧信号は、メモリ部電源制御信号としてシステム制御部２０から入力される。
【００１６】
［処理フロー］
以下、システム制御部２０によりメモリ部３０への電力供給が制御される処理の流れについて説明する。図３は、第１実施例に係るシステム制御部２０により実行される処理の流れを示すフローチャートの一例である。図３のフローチャートは、例えば、処理装置１に電源投入されたときに開始される。
【００１７】
まず、システム制御部２０は、スイッチ部４６をオン状態にする（ステップＳ１００）。処理装置１に電源投入されると電圧生成部１２が動作を開始するため、スイッチ部４６をオン状態にすることによってメモリ部３０への電力供給が開始される。
【００１８】
次に、システム制御部２０は、メモリ部３０への動作指示および監視を開始する（ステップＳ１０２）。具体的には、システム制御部２０は、メモリ部３０に対して出力したメモリ部制御信号に対して、正常な応答がなされているか否かをリアルタイムに監視する。そして、システム制御部２０は、メモリ部３０に異常が生じるまで待機する（ステップＳ１０４）。システム制御部２０は、メモリ部３０に対して出力したメモリ部制御信号に対して、正常な応答がなされなかった場合に、メモリ部３０に異常が生じたと判定する。
【００１９】
メモリ部３０に異常が生じると、システム制御部２０は、異常発生回数が規定回数を超えるか否かを判定する（ステップＳ１０６）。規定回数は、予め記憶部２２（ＲＯＭ）に記憶されている。異常発生回数は、例えば、処理装置１の電源がオフされたときにリセットされ、電源投入時にゼロに設定される。システム制御部２０は、異常発生回数が規定回数を超えない場合は、異常発生回数を１カウントアップし（ステップＳ１１０）、スイッチ部４６をオン状態からオフ状態にする（ステップＳ１１２）。そして、システム制御部２０は、一定時間経過するのを待って（ステップＳ１１４）、ステップＳ１００に戻り、スイッチ部４６をオン状態にする。「一定時間」は、メモリ部３０の電圧が十分に低下し、メモリコントローラ３２が動作を停止するのに十分な時間に設定される。
【００２０】
このような処理によって、メモリ部３０に異常が生じた場合、メモリ部３０が電圧生成部１２とコンデンサ４２の双方から電気的に遮断され、直ちにメモリ部３０への電力供給が停止される。この結果、メモリコントローラ３２を速やかにリセットすることができ、処理の遅延が生じるのを抑制することができる。本実施形態の処理装置１では、メモリコントローラのリセット時に電圧生成部（主電源）からの電力供給のみ遮断する従来構成のものと比較すると、ほぼコンデンサ４２の放電時間分に等しい時間を短縮することができる。
【００２１】
一方、異常発生回数が規定回数を超える場合（ステップＳ１０６のＹｅｓ）、システム制御部２０は、メモリ異常通知を行う（ステップＳ１０８）。具体的には、システム制御部２０は、その他装置部５０（表示装置やスピーカー）に、メモリ部３０に異常が生じたことを示す情報を出力させ、ユーザーの手動によるリセットなどが行われるまで、処理を停止する。これによって、単なるリセットでは対応できないメモリ部３０の異常に対しては、処理を停止して修理などが行われるのを待つことができる。
【００２２】
［まとめ］
以上説明した第１実施形態の処理装置１によれば、電圧生成部１２からの電力供給が停止したときにコンデンサ４２からメモリ部３０に電力供給されるため、メモリ部３０が実行中の処理を完了することができ、メモリ部３０に格納されるデータの信頼性を維持することができる。また、メモリコントローラ３２をリセットする際には、電圧生成部１２とコンデンサ４２の双方からメモリ部３０への電力供給が速やかに停止されるため、メモリコントローラ３２を速やかにリセットすることができ、処理の遅延が生じるのを抑制することができる。すなわち、メモリ部３０に格納されるデータの信頼性を維持しつつ、処理の遅延が生じるのを抑制することができる。
【００２３】
＜第２実施形態＞
以下、第２実施形態に係る処理装置２について説明する。
［構成］
図４は、本発明の第２実施形態に係る処理装置２の全体構成の一例を示す構成図である。第２実施形態に係る処理装置２は、第１実施形態の処理装置１が有する構成要素に加えて、電圧監視部２４を備える。以下、第１実施形態との共通部分については同一の符号を付して説明を省略し、相違点を中心に説明する。なお、図４では、電圧監視部２４がシステム制御部内に配置されているが、これに限定されるものではない。
【００２４】
電圧監視部２４は、メモリ部３０に供給される電圧を検出する機能部であり、例えば、Ａ―Ｄコンバータや分圧用抵抗などを備える。電圧監視部２４は、スイッチ部４６とメモリ部３０の間の任意の箇所（メモリ部３０の入力端子などであってもよい）に接続され、検出した電圧に応じたデジタル信号を、システム制御部２０のＣＰＵに出力する。
【００２５】
［処理フロー］
第２実施形態のシステム制御部２０は、電圧監視部２４から入力された電圧に基づいて、第１実施形態よりも精緻な制御を行う。以下、これについて説明する。図５は、第２実施形態に係るシステム制御部２０により実行される処理の流れを示すフローチャートの一例である。
【００２６】
まず、システム制御部２０は、スイッチ部４６をオン状態にする（ステップＳ２００）。処理装置１に電源投入されると電圧生成部１２が動作を開始するため、スイッチ部４６をオン状態にすることによってメモリ部３０への電力供給が開始される。
【００２７】
次に、システム制御部２０は、電圧監視部２４を作動させてメモリ部３０への供給電圧を取得し（ステップＳ２０２）、メモリ部３０への供給電圧が閾値ＶＡを超えるか否かを判定する（ステップＳ２０４）。閾値ＶＡは、メモリ部３０が正常に動作できる電圧よりも若干高い値に設定されている。メモリ部３０への供給電圧が閾値ＶＡを超えない場合、システム制御部２０は、メモリ部３０が正常に動作できない可能性があると判断し、電源部異常通知を行う（ステップＳ２０６）。具体的には、システム制御部２０は、その他装置部５０（表示装置やスピーカー）に、電源部（電源制御部１０またはメモリ部電源制御部４０）に異常が生じたことを示す情報を出力させ、ユーザーの手動によるリセットなどが行われるまで、処理を停止する。
【００２８】
メモリ部３０への供給電圧が閾値ＶＡを超える場合、システム制御部２０は、メモリ部３０への動作指示および監視を開始する（ステップＳ２０８）。具体的には、システム制御部２０は、メモリ部３０に対して出力したメモリ部制御信号に対して、正常な応答がなされているか否かをリアルタイムに監視する。そして、システム制御部２０は、メモリ部３０に異常が生じるまで待機する（ステップＳ２１０）。システム制御部２０は、メモリ部３０に対して出力したメモリ部制御信号に対して、正常な応答がなされなかった場合に、メモリ部３０に異常が生じたと判定する。
【００２９】
メモリ部３０に異常が生じると、システム制御部２０は、異常発生回数が規定回数を超えるか否かを判定する（ステップＳ２１２）。システム制御部２０は、異常発生回数が規定回数を超えない場合は、異常発生回数を１カウントアップし（ステップＳ２１４）、スイッチ部４６をオン状態からオフ状態にする（ステップＳ２１６）。そして、システム制御部２０は、一定時間経過するのを待って（ステップＳ２１８）、電圧監視部２４を作動させてメモリ部３０への供給電圧を取得し（ステップＳ２２０）、メモリ部３０への供給電圧が閾値ＶＢ以下であるか否かを判定する（ステップＳ２２２）。閾値ＶＢは、この値を上回るとメモリコントローラ３２を確実にリセットできない可能性がある値の付近に設定されており、閾値ＶＡ＞閾値ＶＢが成立する。メモリ部３０への供給電圧が閾値ＶＢを超える場合、システム制御部２０は、メモリコントローラ３２をリセットできない可能性があると判断し、電源部異常通知を行う（ステップＳ２２４）。
【００３０】
メモリ部３０への供給電圧が閾値ＶＢ以下である場合、システム制御部２０は、ステップＳ１００に戻り、スイッチ部４６をオン状態にする。
【００３１】
このような処理によって、メモリ部３０に異常が生じた場合、メモリ部３０が電圧生成部１２とコンデンサ４２の双方から電気的に遮断され、直ちにメモリ部３０への電力供給が停止される。この結果、メモリコントローラ３２を速やかにリセットすることができ、処理の遅延が生じるのを抑制することができる。
【００３２】
一方、異常発生回数が規定回数を超える場合（ステップＳ２１２のＹｅｓ）、システム制御部２０は、メモリ異常通知を行う（ステップＳ２２６）。
【００３３】
［まとめ］
以上説明した第２実施形態の処理装置２によれば、第１実施形態と同様に、メモリ部３０に格納されるデータの信頼性を維持しつつ、処理の遅延が生じるのを抑制することができる。
【００３４】
また、第２実施形態の処理装置２によれば、電圧監視部２４がメモリ部３０への供給電圧を監視し、スイッチ部４６をオン状態からオフ状態にした後（ステップＳ２１６）、メモリ部３０への供給電圧が閾値ＶＢ以下となったことを確認してから、スイッチ部４６をオン状態にする（ステップＳ２００）ため、メモリコントローラ３２をより確実にリセットすることができる。この結果、メモリコントローラ３２が正常に動作していることの信頼性を高め、メモリ部３０に格納されるデータの信頼性を更に高めることができる。
【００３５】
また、第２実施形態の処理装置２によれば、スイッチ部４６をオン状態からオフ状態にした後（ステップＳ２１６）、メモリ部３０への供給電圧が閾値ＶＢ以下とならなかった場合には電源部異常通知を行うため、故障状態で装置が継続使用されることを防止し、処理の信頼性を高めることができる。
【００３６】
また、第２実施形態の処理装置２によれば、電圧監視部２４がメモリ部３０への供給電圧を監視し、スイッチ部４６をオフ状態からオン状態にした後（ステップＳ２００）、メモリ部３０への供給電圧が閾値ＶＡを超えたことを確認してから、メモリ部３０への動作指示を開始するため、故障状態で装置が継続使用されることを防止し、処理の信頼性を高めることができる。
【００３７】
＜適用例＞
本発明の各実施形態の処理装置は、例えば、レストランなどで顧客の注文を管理する注文管理システムの制御コンピュータとして好適に使用される。ウェアレベリング機能は、特に、不揮発性メモリへの書き込み動作が頻繁に行われる環境下で使用される処理装置において、必要性が高いものとなっている。不揮発性メモリへの書き込み動作が頻繁に行われる環境下で使用されるものとしては、例えば、レストランなどで顧客の注文を管理する注文管理システムの制御コンピュータなどが挙げられる。
【００３８】
また、注文管理システムの制御コンピュータでは、顧客への請求額を管理するための重要な情報として、注文履歴が不揮発性メモリに格納されるため、コンデンサなどの補助電源が不揮発性メモリに取り付けられることが多い。
【００３９】
図６は、本発明の処理装置が適用された注文管理システム１００のシステム構成例を示す構成図である。注文管理システム１００は、ハンディーターミナル６０（１）、６０（２）と、プリンタ７０（１）、７０（２）と、コントローラ８０とを備える。コントローラ８０は、上記いずれかの態様の処理装置（１〜３）である。なお、ハンディーターミナルやプリンタの数に特段の制限は無く、単独、或いは３以上であってもよい。
【００４０】
ハンディーターミナル６０（１）、６０（２）は、例えばレストランの接客担当者または顧客によって使用され、顧客のテーブル番号、注文された料理や飲み物、食事セットなどの注文品とその注文数量、接客担当を特定する担当識別情報、顧客の人数や客層などが入力される。ハンディーターミナル６０（１）、６０（２）は、これらの入力内容を注文データとして、コントローラ８０、または中継装置として機能するプリンタ７０（１）、７０（２）に例えば無線で送信する。
【００４１】
プリンタ７０（１）、７０（２）は、ロール紙への印字を行う印字部や、ロール紙の未印字の部分から印字された部分の紙をカットするカッター部などを備える。プリンタ７０（１）、７０（２）は、処理装置１から受信した伝票データに基づいて印字を行い、調理伝票や請求伝票を作成する。
【００４２】
コントローラ８０に入力された注文データは、メモリ部３０に格納される。処理装置１は、メモリ部３０に格納された注文データの履歴に基づいて、調理伝票等の伝票を印字させるためのデータ、請求のためのデータなどを含む伝票データを生成し、プリンタ７０（１）、７０（２）に送信する。コントローラ８０とプリンタ７０（１）、７０（２）、或いはプリンタ間の通信は、有線または無線によって行われる。
【００４３】
係る構成によれば、メモリ部３０には、注文データのように書き込み頻度が高く且つ重要なデータが格納される。これに対し、コントローラ８０は、電力供給停止時における動作確保、メモリコントローラ３２の確実なリセットといった信頼性の要求に応えることができる。この結果、コントローラ８０は、注文管理システム１００の処理の信頼性を高めることができる。
【００４４】
以上、本発明を実施するための形態について実施形態を用いて説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【００４５】
例えば、システム制御部２０は、メモリ部３０に対して出力したメモリ部制御信号に対して、正常な応答がなされているか否かをリアルタイムに監視するものとしたが、メモリ部３０の状態を監視するためだけの応答要求信号をメモリ部３０に出力し、その応答に基づいてメモリ部３０に異常が生じたか否かを判定してもよい。
【符号の説明】
【００４６】
１‥処理装置、１０‥電源制御部、１２‥電圧生成部、１４‥電源断検出部、２０‥システム制御部、２２‥記憶部、３０‥メモリ部、３２‥メモリコントローラ、３４‥メモリ本体部、４０‥メモリ部電源制御部、４２‥コンデンサ、４４‥逆止用ダイオード、４６、４７、４８‥スイッチ部、５０‥その他装置部、６０（１）、６０（２）‥ハンディーターミナル、７０（１）、７０（２）‥プリンタ、１００‥注文管理システム
【図１】
2014153771.tif 000003
【図２】
2014153771.tif 000004
【図３】
2014153771.tif 000005
【図４】
2014153771.tif 000006
【図５】
2014153771.tif 000007
【図６】
2014153771.tif 000008