(57)【要約】      （修正有）【課題】製造歩留まりを低下させることなく、光放出面内での発光強度の分布を均一化することが可能な半導体発光素子及びその製造方法を提供する。【解決手段】支持基板１０上に、キャップ電極１１、反射電極１２、ｐ電極膜１３、ｐ−ＧａＮ（窒化ガリウム）層１４、発光層１５、ｎ−ＧａＮ層１６及びｎ電極１７を積層させた構造を有し、ｐ−ＧａＮ層、発光層及びｎ−ＧａＮ層が積層された構造体がＬＥＤ層１９となり、ｐ−ＧａＮ（窒化ガリウム）層，発光層，ｎ−ＧａＮ層が積層されたＬＥＤ層を挟むｐ電極膜，ｎ電極の内のｐ電極膜には、ＬＥＤ層とｐ電極膜との界面に沿って、互いに抵抗値が異なる低抵抗領域ＬＲ及び高抵抗領域ＨＲが交互に形成されていて、ｐ電極膜において、上記ＬＥＤ層を介した高抵抗領域及び第ｎ電極間の電流経路が、ＬＥＤ層を介した低抵抗領域及びｎ電極間の電流経路よりも短くなる位置に、高抵抗領域及び低抵抗領域が夫々形成される。【選択図】図１
2014175338.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層、発光層、及び第１導電型とは反対導電型の第２導電型の第２の半導体層が積層されたＬＥＤ層と、前記第１の半導体層上に形成された第１電極と、前記第２の半導体層上に形成された第２電極と、を有し、
前記第１電極には、前記ＬＥＤ層と前記第１電極との界面に沿って、互いに抵抗値が異なる低抵抗領域及び高抵抗領域が形成されており、
前記第１電極内において、前記ＬＥＤ層を介した前記高抵抗領域及び前記第２電極間の電流経路が前記ＬＥＤ層を介した前記低抵抗領域及び前記第２電極間の電流経路よりも短くなる位置に、前記高抵抗領域及び低抵抗領域が夫々形成されていることを特徴とする半導体発光素子。
【請求項２】
前記第２電極は、前記第２の半導体層上における前記高抵抗領域に対向した位置に形成されていることを特徴とする請求項１記載の半導体発光素子。
【請求項３】
前記ＬＥＤ層は、前記第１の半導体層及び前記発光層を貫通して前記第２の半導体層の表面を露出させる凹部を有し、
前記第２電極は、前記第２の半導体層の前記凹部からの露出面に形成されていることを特徴とする請求項１記載の半導体発光素子。
【請求項４】
前記第１電極は透明導電性の金属酸化膜であり、前記高抵抗領域の酸素濃度が前記低抵抗領域の酸素濃度よりも高いことを特徴とする請求項１〜３のいずれか１に記載の半導体発光素子。
【請求項５】
第１導電型の第１の半導体層、発光層、及び第１導電型とは反対導電型の第２導電型の第２の半導体層が積層されたＬＥＤ層を形成するＬＥＤ層形成工程と、
前記第１の半導体層上に第１電極を形成する第１電極形成工程と、
前記第２の半導体層上に第２電極を形成する第２電極形成工程と、
前記第１電極上にパターンニングしたレジストを形成し、前記レジストをマスクとして前記第１電極に酸素プラズマ処理を施すことにより、前記第１電極の一部を高抵抗化した高抵抗領域と、前記高抵抗領域よりも抵抗値が低い低抵抗領域とを、前記ＬＥＤ層と前記第１電極との界面に沿って交互に形成する高抵抗化工程と、を有し、
前記第２電極形成工程では、前記ＬＥＤ層を介した前記高抵抗領域及び前記第２電極間の電流経路が、前記ＬＥＤ層を介した前記低抵抗領域及び前記第２電極間の電流経路よりも短くなるような前記第２の半導体層上の位置に前記第２電極を形成することを特徴とする半導体発光素子の製造方法。
【請求項６】
前記高抵抗化工程では、前記酸素プラズマ処理の後に、前記レジストを除去した状態で前記第２電極の表面に酸化処理を施すことを特徴とする請求項５記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ：Light Emitting Diode）等の半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、窒化物系の半導体発光素子として、ｐ型の窒化物半導体層とｎ型の窒化物半導体層との間に、活性層（発光層とも称する）を挟んだ構造を有するものが知られている。かかる半導体発光素子では、ｐ型の窒化物半導体層の表面を全面的に覆うように形成されている導電性の電極膜、及びｎ型の窒化物半導体層の表面の一部を覆うように形成されている電極片間に電圧を印加することにより活性層から光を放出させ、その光をｎ型の窒化物半導体層を介して外部に取り出すようにしている。ここで、ｎ型の窒化物半導体層の表面に形成されている電極片は、光り取り出し効率の低下を抑える為に、ｎ型の窒化物半導体層の表面よりも表面を小さく形成するのが好ましい。かかる構成によると、活性層内においてｎ型の窒化物半導体層における上記電極片に対向した領域と、この電極片との間に挟まれた領域は、その他の領域に比して抵抗値が低くなり、駆動電流が集中的に流れ込むようになる。これにより、発光効率が悪くなるという問題が生じていた。
【０００３】
そこで、かかる問題を解決せんとして、ｐ型の窒化物半導体層の表面における、上記電極片に対向した領域だけを他の領域に比して高抵抗化するようにした窒化物半導体発光素子が提案された（例えば、特許文献１参照）。かかる窒化物半導体発光素子では、ｐ型の窒化物半導体層の形成後、その表面における上記電極片に対向した領域に対して不活性ガスを用いたプラズマ処理を施すことにより、かかる領域を高抵抗化するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８０５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ｐ型の窒化物半導体層の表面における上記電極片に対向した領域だけにプラズマ処理を施すには、かかる領域を除く他の領域にレジストをパターニングし、その後、かかるレジストを除去及び洗浄すべき表面処理をｐ型の窒化物半導体層に対して施すことになる。この際、かかる表面処理によりｐ型の窒化物半導体層の表面状態が悪化すると、その後の工程でｐ型の窒化物半導体層の表面に電極膜を良好に成膜することができなくなり、歩留まり低下を招く虞があった。
【０００６】
本発明は、上記した点に鑑みてなされたものであり、歩留まりを低下させることなく、発光効率を改善することが可能な半導体発光素子及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明に係る半導体発光素子は、第１導電型の第１の半導体層、発光層、及び第１導電型とは反対導電型の第２導電型の第２の半導体層が積層されたＬＥＤ層と、前記第１の半導体層上に形成された第１電極と、前記第２の半導体層上に形成された第２電極と、を有し、前記第１電極には、前記ＬＥＤ層と前記第１電極との界面に沿って、互いに抵抗値が異なる低抵抗領域及び高抵抗領域が形成されており、前記第１電極内において、前記ＬＥＤ層を介した前記高抵抗領域及び前記第２電極間の電流経路が前記ＬＥＤ層を介した前記低抵抗領域及び前記第２電極間の電流経路よりも短くなる位置に、前記高抵抗領域及び低抵抗領域が夫々形成されている。
【０００８】
また、本発明に係る半導体発光素子の製造方法は、第１導電型の第１の半導体層、発光層、及び第１導電型とは反対導電型の第２導電型の第２の半導体層が積層されたＬＥＤ層を形成するＬＥＤ層形成工程と、前記第１の半導体層上に第１電極を形成する第１電極形成工程と、前記第２の半導体層上に第２電極を形成する第２電極形成工程と、前記第１電極上にパターンニングしたレジストを形成し、前記レジストをマスクとして前記第１電極に酸素プラズマ処理を施すことにより、前記第１電極の一部を高抵抗化した高抵抗領域と、前記高抵抗領域よりも抵抗値が低い低抵抗領域とを、前記ＬＥＤ層と前記第１電極との界面に沿って交互に形成する高抵抗化工程と、を有し、前記第２電極形成工程では、前記ＬＥＤ層を介した前記高抵抗領域及び前記第２電極間の電流経路が、前記ＬＥＤ層を介した前記低抵抗領域及び前記第２電極間の電流経路よりも短くなるような前記第２の半導体層上の位置に前記第２電極を形成する。
【０００９】
このように、本発明に係る半導体発光素子では、第１導電型の第１の半導体層、発光層及び第１導電型とは反対導電型の第２導電型の第２の半導体層が積層されたＬＥＤ層を挟む第１及び第２電極の内の第１電極には、ＬＥＤ層と第１電極との界面に沿って、互いに抵抗値が異なる低抵抗領域ＬＲ及び高抵抗領域ＨＲが交互に形成されている。この際、第１電極内において、上記ＬＥＤ層を介した高抵抗領域及び第２電極間の電流経路が、ＬＥＤ層を介した低抵抗領域及び第２電極間の電流経路よりも短くなる位置に、高抵抗領域及び低抵抗領域が夫々形成されているのである。
【００１０】
かかる構成によれば、上記ＬＥＤ層を介して第１電極及び第２電極間の電流経路が短い高抵抗領域にばかり電流が集中することを防止することができる。これにより、発光効率が改善されることになる。
【００１１】
また、本発明に係る半導体発光素子では、ＬＥＤ層内に流れる駆動電流の拡散を図るという目的を達成するために、第１電極の一部の領域（ＨＲ）を高抵抗化するようにしているので、かかる目的を達成すべくＬＥＤ層内の半導体層の一部をプラズマ処理によって高抵抗化した場合に生じる問題が回避される。すなわち、本発明に係る半導体発光素子によれば、半導体層をプラズマ処理する場合に伴う、半導体層表面に対するレジスト除去処理は為されない。よって、このレジスト除去処理を実施したが故に半導体層の表面が、電極膜を良好に成膜出来なくなるような状態に悪化してしまうという不具合が回避されるのである。
【００１２】
よって、本発明に係る半導体発光素子によれば、歩留まりを低下させることなく、発光効率を改善することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１である半導体発光素子１００の断面図である。
【図２】半導体発光素子の製造手順を示すフロー図である。
【図３】製造工程毎に素子構造の断面を示す製造工程図である。
【図４】製造工程毎に素子構造の断面を示す製造工程図である。
【図５】ＬＥＤ層内での電流経路を示す図である。
【図６】ｐ電極膜１３が、ｐ−ＧａＮ層１４上におけるｎ電極１７に対向した領域以外の領域にパターンニングされた、半導体発光素子の断面図である。
【図７】ｐ電極膜１３をｐ−ＧａＮ層１４上にパターンニングする際の製造工程図である。
【図８】本発明の実施例２である半導体発光素子２００の断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例について図面を参照しつつ説明する。図１は、本発明の第１の実施例による半導体発光素子１００の断面を示す断面図である。図１に示すように、かかる半導体発光素子は、支持基板１０上に、キャップ電極１１、反射電極１２、ｐ電極膜１３、ｐ−ＧａＮ（窒化ガリウム）層１４、発光層１５、ｎ−ＧａＮ層１６及びｎ電極１７を積層させた構造を有する。この際、ｐ−ＧａＮ層１４、発光層１５及びｎ−ＧａＮ層１６が積層された構造体がＬＥＤ層１９となる。
【００１５】
支持基板１０は、例えば熱伝導率６０Ｗ／ｍＫ又は１５０Ｗ／ｍＫのＳｉ（シリコン）からなる。尚、支持基板１０としては、熱伝導率１６０Ｗ／ｍＫのＣｕＷ（銅タングステン）、熱伝導率１７Ｗ／ｍＫのＡｌＮ（窒化アルミ）、熱伝導率３００Ｗ／ｍＫのＳｉＣ（炭化シリコン）、又は熱伝導率４００Ｗ／ｍＫのＣｕ（銅）等を用いるようにしても良い。
【００１６】
キャップ電極１１は、支持基板１０上に形成されており、例えばＴｉ（チタン）／Ｐｔ（プラチナ）／Ａｕ（金）、或いはＴｉＷ（チタンタングステン）／Ｔｉ／Ｐｔ／Ａｕのような金属が積層されてなる膜厚が約５００μｍ以上の電極膜である。
【００１７】
反射電極１２は、キャップ電極１１上に形成されており、例えばＡｇ（銀）からなる膜厚が約４０ｎｍ以上の電極膜である。尚、反射電極１２は、発光層１５から放出された光を反射させる為に設けられているものである。この際、高い反射率を得る為には、反射電極１２の厚さが５０ｎｍ以上であることが望ましい。
【００１８】
ｐ電極膜１３は、反射電極１２及びｐ−ＧａＮ層１４に挟まれて形成されており、例えばＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）等からなる、膜厚が約５ｎｍ〜５０ｎｍの透明導電性の金属酸化膜である。ｐ電極膜１３には、このｐ電極膜１３の材料であるＩＴＯ又はＩＺＯ自体の抵抗値を有する低抵抗領域ＬＲと、低抵抗領域ＬＲよりも抵抗値が高い高抵抗領域ＨＲとが、図１に示すように、ＬＥＤ層１９とｐ電極膜１３との界面に沿って形成されている。この際、これら高抵抗領域ＨＲ及び低抵抗領域ＬＲは、ｐ電極膜１３内において、ＬＥＤ層１９を介した高抵抗領域ＨＲ及びｎ電極１７間の距離が、ＬＥＤ層１９を介した低抵抗領域ＬＲ及びｎ電極１７間の距離よりも小となる位置に夫々形成されている。尚、高抵抗領域ＨＲは、低抵抗領域ＬＲよりも高い酸素濃度を有し、これにより低抵抗領域ＬＲよりも抵抗値が高くなっている。
【００１９】
ｐ−ＧａＮ層１４は、ｐ電極膜１３上に形成されており、例えばＭｇ（マグネシウム）のようなｐ型ドーパントが添加された、膜厚が約０．０５μｍ〜０．０３μｍのｐ型のＧａＮ系半導体結晶膜からなる半導体層である。発光層１５は、ＩｎＧａＮ（インジウム窒化ガリウム）結晶からなる井戸層と、この井戸層よりもＩｎ組成（Ｘ）の小さいＩｎXＧａ(1-X)Ｎ結晶又はＧａＮ結晶からなる障壁層とが交互に繰り返し積層されてなる、いわゆる多重量子井戸構造（MQW:Multiple Quantum Well）からなる。尚、井戸層及び障壁層の各々の層厚は、約３ｎｍ〜１０ｎｍである。ｎ−ＧａＮ層１６は、発光層１５上に形成されており、例えばＳｉ（シリコン）のようなｎ型ドーパントが添加された、膜厚が約３μｍ〜７μｍのｎ型のＧａＮ系半導体結晶膜からなる半導体層である。尚、ｎ−ＧａＮ層１６における発光層１４との界面に対向する面が、発光層１５からの放出光を外部に取り出す光取出面となる。
【００２０】
上記したｐ−ＧａＮ層１４、発光層１５及びｎ−ＧａＮ層１６が積層された構造体が、発光ダイオードとしてのＬＥＤ層１９となる。
【００２１】
ｎ電極１７は、ｎ−ＧａＮ層１６の表面、つまり光取出面の一部を覆うように形成された、例えばＴｉ／Ａｌ／Ｐｔ／Ａｕ又はＴｉ／Ｎｉ／Ａｕのような金属が積層されてなる電極片である。尚、ｎ電極１７は、図１に示すように、ｎ−ＧａＮ層１６上における、ｐ電極膜１３の高抵抗領域ＨＲに対向した位置に形成されている。
【００２２】
図２は、上記した半導体発光素子を製造する際の製造手順を示すフロー図である。先ず、有機金属気相成長（以下、ＭＯＣＶＤと称する）法により、図３（ａ）に示すように、サファイア等からなる成長基板９上に、上記したｎ−ＧａＮ層１６、発光層１５及びｐ−ＧａＮ層１４が順に積層されてなるＬＥＤ層を形成する（ＬＥＤ層形成工程Ｓ１）。
【００２３】
次に、スパッタ又はＥＢ（電子ビーム）蒸着により、図３（ｂ）に示すように、ｐ−ＧａＮ層１４上に、膜厚が約５ｎｍ〜３０ｎｍのＩＴＯ又はＩＺＯ等の透明導電性の金属酸化膜からなるｐ電極膜１３を形成する（ｐ電極形成工程Ｓ２）。
【００２４】
次に、図３（ｃ）に示すように、ｐ電極膜１３上における低抵抗領域ＬＲの形成予定箇所にレジストＲｇをパターンニングし、引き続き、図３（ｄ）に示すように、レジストＲｇを隔ててｐ電極膜１３に対して、例えば１．０Ｐａの圧力、処理時間１分の条件で酸素プラズマ処理を施す。
【００２５】
かかる酸素プラズマ処理によれば、ｐ電極膜１３における、レジストＲｇに覆われていない領域が酸素プラズマに曝され、その領域内に酸素が取り込まれる。これにより、ｐ電極膜１３における、レジストＲｇに覆われていない領域内の酸素濃度が増加し、高抵抗化する。その後、図３（ｅ）に示すように、レジストＲｇを除去した状態でｐ電極膜１３の表面に酸化処理を施すことにより、ｐ電極膜１３の透過率を高める。例えばｐ電極膜１３の表面に対して、例えばＲＴＡ（急速加熱）装置を用い、酸素雰囲気下で、４００℃〜６００℃の処理温度による１分〜１０分間のアニール（熱処理）を施すことにより、ｐ電極膜１３の表面の酸素濃度を高める。
【００２６】
かかる酸化処理によれば、ｐ電極膜１３中の酸素プラズマに曝された領域において酸素原子が結晶格子に取り込まれ、この領域の抵抗値が更に高まる。よって、上記した酸素プラズマ処理及び酸化処理により、このｐ電極膜１３として用いられる材料の抵抗値（例えば、ＩＴＯの接触抵抗１０-4オーム）の低抵抗領域ＬＲ及びその抵抗値の約５〜３０倍程度の抵抗値を有する高抵抗領域ＨＲが、図３（ｅ）に示すように、ＬＥＤ層１９とｐ電極膜１３との界面に沿って交互に形成される（高抵抗化工程Ｓ３）。
【００２７】
図３（ｅ）に示す酸化処理の実行後、図４（ａ）に示すように、ｐ電極膜１３を各素子毎の形態にパターンニングし、引き続きスパッタ又はＥＢ蒸着により、ｐ電極膜１３上に、Ａｇからなる膜厚が約５０ｎｍ以上の反射電極１２を形成する（反射電極形成工程Ｓ４）。
【００２８】
次に、スパッタ又はＥＢ蒸着により、図４（ａ）に示すように、かかる反射電極１２上にＴｉ／Ｐｔ／Ａｕのような金属が積層されてなる、膜厚が約５００μｍ以上のキャップ電極１１を形成する（キャップ電極形成工程Ｓ５）。この際、キャップ電極１１の一方の界面、つまり反射電極１２との接合面はＴｉで形成されており、他方の界面、つまり支持基板１０との接合面はＡｕで形成されている。尚、反射電極１２、つまりＡｇ（銀）のマイグレーションを防止する為には、キャップ電極１１の材料としては、例えばＴｉＷ（チタンタングステン）のようなバリアメタルを含む合金、例えばＴｉＷ（チタンタングステン）／Ｔｉ／Ｐｔ／Ａｕが積層されてなる合金を用いるのが望ましい。
【００２９】
次に、ドライエッチング処理を施すことによりＬＥＤ層１９を素子毎に分割し、引き続き、この分割したキャップ電極１１に、図４（ｂ）に示すように支持基板１０を貼り合わせる（支持基板貼合工程Ｓ６）。支持基板１０の表面にはＡｕ（金）膜（図示せず）が形成されており、支持基板貼合工程Ｓ６では、キャップ電極１１の表面と支持基板１０の表面とを、Ａｕ／Ａｕ接合によるウェハボンディングによって貼り合わせる。尚、キャップ電極１１に支持基板１０を貼り合わせる方法としては、上記のような金属同士の接合のみならず、金属共晶接合を用いても良い。この際、支持基板１０の表面にはＡｕ（金）に代えて例えばＳｎ（スズ）を形成しておき、支持基板１０の表面とキャップ電極１１とを接合する（Ｓｎ／Ａｕ接合）。
【００３０】
尚、図３（ａ）〜図３（ｅ）及び図４（ａ）はウェハ中の一部の断面構造を示すものであり、図４（ｂ）及び以下の図４（ｃ）及び図４（ｄ）は、このウェハから分割した１発光素子分の断面構造を示すものである。
【００３１】
上記した支持基板貼合工程Ｓ６の終了後、レーザリフトオフ法により、図４（ｃ）に示すように、ｎ−ＧａＮ層１６から成長基板９を剥がしてこれを除去する（成長基板除去工程Ｓ７）。
【００３２】
次に、スパッタ又はＥＢ蒸着により、ｎ−ＧａＮ層１６上におけるｐ電極膜１３の高抵抗領域ＨＲに対向した位置に、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ又はＴｉ／Ｎｉ／Ａｕのような電極膜からなるｎ電極１７を、図４（ｄ）に示すように形成する。すなわち、ＬＥＤ層１９を介した高抵抗領域ＨＲ及びｎ電極１７間の電流経路が、ＬＥＤ層１９を介した低抵抗領域ＬＲ及びｎ電極１７間の電流経路よりも短くなるようなｎ−ＧａＮ層１６上の位置に、ｎ電極１７を形成するのである（ｎ電極形成工程Ｓ８）。
【００３３】
尚、高抵抗領域ＨＲは、これをｎ−ＧａＮ層１６の上方から平面視で眺めたときに、ｎ電極１７以上の大きさを有し且つｎ電極１７が高抵抗領域ＨＲ内に納まるような位置に形成することが好ましい。
【００３４】
以上のように、図１に示される半導体発光素子１００では、ｐ−ＧａＮ層１４の表面を覆うｐ電極膜１３として、ＬＥＤ層１９とｐ電極膜１３との界面に沿って、互いに抵抗値が異なる低抵抗領域ＬＲ及び高抵抗領域ＨＲが交互に形成されている電極膜を採用する。この際、ｐ電極膜１３の高抵抗領域ＨＲは、ｎ−ＧａＮ層１６の表面の一部を覆うｎ電極１７に対向した位置に形成されている。すなわち、図５に示すように、ｐ電極膜１３内において、ＬＥＤ層１９を介した高抵抗領域ＨＲ及びｎ電極１７間の電流経路Ｌ２が、ＬＥＤ層１９を介した低抵抗領域ＬＲ及びｎ電極１７間の電流経路Ｌ１よりも短くなる位置に、高抵抗領域ＨＲ及び低抵抗領域ＬＲを夫々形成したのである。
【００３５】
かかる構成によれば、ｐ電極膜１３の低抵抗領域ＬＲからは、ＬＥＤ層１９内の電流経路Ｌ１（一点鎖線にて示す）を介してｎ電極１７側に駆動電流が流れる。また、ｐ電極膜１３の高抵抗領域ＨＲからは、ＬＥＤ層内の電流経路Ｌ２を介してｎ電極１７側に駆動電流が流れる。この際、図５に示すように、ｐ電極膜１３の高抵抗領域ＨＲはＬＥＤ層を挟んでｎ電極１７に対向した位置に存在し、ｐ電極膜１３の低抵抗領域ＬＲはｎ電極１７に対向した位置からずれた位置に存在するので、電流経路Ｌ２の経路長は電流経路Ｌ１の経路長よりも短くなる。つまり、ｐ電極膜１３の高抵抗領域ＨＲ及びｎ電極１７間に形成される電流経路Ｌ２での抵抗値は、ｐ電極膜１３の低抵抗領域ＬＲ及びｎ電極１７間に形成される電流経路Ｌ１での抵抗値よりも低くなる。ところが、ｐ電極膜１３における高抵抗領域ＨＲは低抵抗領域ＬＲよりも抵抗値が高いので、電流経路Ｌ２に多くの電流が集中することを防止し、電流経路Ｌ１にも電流が広がるようにすることが可能となる。
【００３６】
従って、図１に示す半導体発光素子１００によれば、ＬＥＤ層１９の広い範囲に駆動電流を流すことができるようになり、発光効率を改善することが可能となる。
【００３７】
このとき、抵抗値によって電流経路Ｌ１と電流経路Ｌ２に流れる電流値の差を小さくすることも可能であるが、電流経路Ｌ２よりも電流経路Ｌ１に流れる電流値を大きくすることもできる。このような場合であっても電流を広範囲に広げる効果は同様に発揮される為、発光効率の改善に繋がる。また、図１のように光を透過させない電極が発光面にある場合、電極真下の発光は電極に阻害され、光を取り出すことが出来ない。そのため、電極直下から外れるような電流経路Ｌ１に電流がより多く流れた方が、より高効率な発光を実現できる。
【００３８】
また、図１に示す半導体発光素子１００では、前述したように、ｐ電極膜１３の一部の領域（ＨＲ）を高抵抗化することにより、ＬＥＤ層内に流れる駆動電流の均一化を図るようにしている。これにより、ＬＥＤ層内に流れる駆動電流を広げる為にこのＬＥＤ層に含まれるＧａＮ系半導体層の一部の領域をプラズマ処理によって高抵抗化する場合に生じる、以下の問題が回避される。すなわち、従来、ＧａＮ系半導体層の一部の領域を高抵抗化する為には、ＧａＮ系半導体層に対して、レジストのパターンニング、不活性ガスによるプラズマ処理、及びレジスト除去処理を実施することになる。しかしながら、そのレジスト除去処理において、ＧａＮ系半導体層の表面に塗布するレジスト剥離剤及び洗浄剤により、ＧａＮ系半導体層の表面状態が悪化、つまりその後の工程で電極膜を表面に成膜することが出来なくなるような表面状態に悪化する場合があった。
【００３９】
この際、図１に示す半導体発光素子１００では、ＧａＮ系半導体層（１４）の表面に対しては、その表面状態を悪化させるようなレジスト除去処理が為されないので、このＧａＮ系半導体層の表面に電極膜を良好に成膜することが可能となる。
【００４０】
よって、本発明に係る半導体発光素子によれば、歩留まりを低下させることなく、光放出面内での発光強度の分布を均一化することが可能となる。
【００４１】
尚、本発明では、ＬＥＤ層内に流れる駆動電流の拡散を図るという目的を達成すべく、ｐ電極膜１３として、高抵抗領域ＨＲ及び低抵抗領域ＬＲを有するものを採用している。しかしながら、同様な目的を達成する為に、図６に示すように、ｐ−ＧａＮ層１４上におけるｎ電極１７に対向した領域以外の領域にｐ電極膜１３をパターンニングすることも考えられる。この際、ｐ−ＧａＮ層１４上にｐ電極膜１３をパターンニングする為に、図３（ａ）〜図３（ｃ）に示す一連の工程終了後、引き続き図７（ａ）に示すように、ｐ電極膜１３に対してエッチング処理を施す。かかるエッチング処理により、ｐ電極膜１３においてレジストＲｇに覆われていない箇所が除去される。しかしながら、その除去が完全に為されない場合があり、この際、図７（ｂ）に示すような電極残渣ＰＺがｐ−ＧａＮ層１４上に残留する。次に、レジスト剥離剤及び洗浄剤により、図７（ｂ）に示すようなレジストＲｇを除去すべきレジスト除去処理を行う。しかしながら、その除去が完全になされない場合があり、この際、図７（ｃ）に示すようなレジスト残渣ＥＺがｐ電極膜１３上に残留する。その後、図７（ｃ）に示すように、ｐ電極膜１３及びｐ−ＧａＮ層１４上に、Ａｇ（銀）からなる反射電極１２が成膜される。ところが、上記したエッチング処理で使用されたエッチング液及びレジスト除去処理で使用されたレジスト剥離剤及び洗浄剤によってｐ−ＧａＮ層１４の表面状態が悪化している為、ｐ−ＧａＮ層１４及び反射電極１２の界面で図７（ｃ）に示すようなＡｇ（銀）の凝集ＧＳが生じる場合があった。
【００４２】
従って、図６に示すような、ｐ電極膜１３をパターンニングした構造を採用した場合には、図７（ｃ）に示すように反射電極１２内に残留する電極残渣ＰＺ、並びに、ｐ−ＧａＮ層１４及び反射電極１２の界面で生じているＡｇの凝集ＧＳにより、反射電極１２での反射率が低下するという問題があった。
【００４３】
しかしながら、本発明に係る半導体発光素子では、ｐ電極膜１３に対してエッチング処理を実施することはないので、電極残渣ＰＺの残留、及びＡｇの凝集ＧＳが生じる虞が無い。よって、本発明によれば、電極残渣ＰＺ及びＡｇの凝集ＧＳに起因する、反射電極１２の反射率低下が生じないので、高効率な発光を実現することが可能となる。
【００４４】
また、上記した実施例では、半導体発光素子として、図１に示すような薄膜フィルム構造を有するものを例にとって説明したが、フリップ・チップ構造の素子にも適用することが可能である、
図８は、かかる点に鑑みて為された、フリップ・チップ構造からなる本発明の第２の実施例による半導体発光素子２００の構成を示す断面図である。
【００４５】
図８に示す半導体発光素子２００においては、キャップ電極１１、反射電極１２、ｐ電極膜１３、ｐ−ＧａＮ層１４、発光層１５及びｎ−ＧａＮ層１６を積層した構造を有する点については、図１に示す半導体発光素子１００と同一である。ただし、半導体発光素子２００ＬＥＤ層１９は、図８に示すように、ｐ−ＧａＮ層１４及び発光層１５を貫通してｎ−ＧａＮ層１６の表面を露出させる凹部を有する。そして、ｎ−ＧａＮ層１６の凹部からの露出面に、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕからなる柱状のｎ電極２０の一端が直接接続されている。この際、ｎ電極２０の他端は、ボンディングメタル２１Ａを介して、例えばＰＣＢ（printed circuit board）からなる基板５０に配線されている第１のライン（図示せぬ）に接続されており、キャップ電極１１はボンディングメタル２１Ｂを介して、基板５０に配線されている第２のライン（図示せぬ）に接続されている。また、この半導体発光素子２００に形成されているｐ電極膜１３では、ｎ電極２０に最も近い領域が上述した高抵抗領域ＨＲとなっており、ｎ電極２０の一端から離れている領域が低抵抗領域ＬＲとなっている。すなわち、図５の場合と同様に、ｐ電極膜１３内においてｎ電極２０から離れた位置の領域ほどＬＥＤ層１９内での電流経路が長くなりその抵抗値が高くなるので、ｐ電極膜１３内においてｎ電極２０に最も近い位置に存在する領域を高抵抗化することにより、ＬＥＤ層内に流れる駆動電流の拡散を図るのである。尚、図８に示す一例では、ＬＥＤ層を形成させる為の成長基板９がＬＥＤ層に付着したままとなっているが、これを剥がすようにしても良い。
【００４６】
要するに、本発明に係る半導体発光素子は、第１の半導体層であるｐ−ＧａＮ層１４、発光層１５及び第２の半導体層であるｎ−ＧａＮ層１６が積層されてなるＬＥＤ層１９と、第１の半導体層上に形成された第１電極としてのｐ電極膜１３と、第２の半導体層上に形成された第２電極としてのｎ電極１７（２０）と、を有するものである。ここで、第１電極には、ＬＥＤ層と第１電極との界面に沿って、互いに抵抗値が異なる低抵抗領域（ＬＲ）及び高抵抗領域（ＨＲ）が形成されている。この際、これら高抵抗領域及び低抵抗領域は、ＬＥＤ層を介した高抵抗領域及び第２電極間の電流経路が、ＬＥＤ層を介した低抵抗領域及び第２電極間の電流経路よりも短くなる位置に夫々形成されているのである。
【００４７】
尚、第１の半導体層をｐ型の半導体層、第２の半導体層をｎ型の半導体層として説明しているが、第１の半導体層がｎ型の半導体層、第２の半導体層がｐ型の半導体層であっても良い。要するに、ＬＥＤ層としては、第１導電型の第１の半導体層、発光層、及び第１導電型とは反対導電型の第２導電型の第２の半導体層が積層された構造を有するものであれば良いのである。
【符号の説明】
【００４８】
１２            反射電極
１３            ｐ電極膜
１４            ｐ−ＧａＮ層
１５            発光層
１６            ｎ−ＧａＮ層
１７            ｎ電極
１００、２００  半導体発光素子
【図１】
2014175338.tif 000003
【図２】
2014175338.tif 000004
【図３】
2014175338.tif 000005
【図４】
2014175338.tif 000006
【図５】
2014175338.tif 000007
【図６】
2014175338.tif 000008
【図７】
2014175338.tif 000009
【図８】
2014175338.tif 000010