(57)【要約】      （修正有）【課題】書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置の駆動方法を提供する。【解決手段】行列状に配置された複数の画素回路はそれぞれ、発光期間と非発光期間とを有し、複数の画素回路の行のうち２つの行毎の画素回路に、２つの行毎の順で同時にＥＬ素子の駆動電流経路上に設けられたイネーブルスイッチをオフにすることで、２つの行毎の画素回路の非発光期間を同時に開始するとともに、２つの行毎の画素回路の一方には、当該一方に対応するデータ信号電圧を書き込み、２つの行毎の画素回路の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、２つの行毎の画素回路にそれぞれ書き込まれたデータ信号電圧に基づき、２つの行毎の画素回路を同時に発光させることで、２つの行毎の画素回路の発光期間を同時に開始する。【選択図】図６
2014232195.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の発光画素を備える表示装置の駆動方法であって、
前記複数の発光画素はそれぞれ、駆動電流を発光素子に流し前記発光素子を発光させる期間である発光期間と、前記駆動電流を前記発光素子に流さず前記発光素子を発光させない期間である非発光期間とを有し、
前記複数の発光画素の行のうち２つの行毎の発光画素に、２つの行毎の順で同時に前記発光素子の駆動電流経路上に設けられたスイッチをオフにすることで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には、当該一方に対応するデータ信号電圧を書き込み、
前記２つの行毎の発光画素の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する、
表示装置の駆動方法。
【請求項２】
前記複数の発光画素はそれぞれ、発光期間と非発光期間とで１フレーム期間を構成し、
前記複数の発光画素すべての１フレーム期間における発光期間を実施することで、立体視画像を構成する右眼用の画像および左眼用の画像の一方を表示し、当該１フレーム期間に続く次の１フレーム期間における発光期間を実施することで、前記右眼用の画像および左眼用の画像の他方を表示することにより、前記右眼用の画像および前記左眼用の画像を順次目視可能とする眼鏡を介してユーザに立体映像を視認させる、
請求項１に記載の表示装置の駆動方法。
【請求項３】
前記２つの行毎の発光画素のうちの一方は、前記複数の発光画素の行の奇数行および偶数行の一方に属し、
前記２つの行毎の発光画素のうちの他方は、前記複数の発光画素の行の奇数行および偶数行の他方に属する、
請求項１に記載の表示装置の駆動方法。
【請求項４】
前記２つの行毎の発光画素のうちの一方は、前記複数の発光画素の上半分領域および下半分領域のうちの一方に属し、
前記２つの行毎の発光画素のうちの他方は、前記複数の発光画素の上半分領域および下半分領域の他方に属する、
請求項１に記載の表示装置の駆動方法。
【請求項５】
行列状に配置され、それぞれ、駆動電流を発光素子に流し前記発光素子を発光させる期間である発光期間、および、前記駆動電流を前記発光素子に流さず前記発光素子を発光させない期間である非発光期間を有する複数の発光画素と、
前記複数の発光画素の行のうち２つ行毎の発光画素に、２つの行毎の順で同時に前記発光素子の駆動電流経路上に設けられた第１スイッチをオフにすることで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には当該一方に対応するデータ信号電圧を書き込み、前記２つの行毎の発光画素の他方には当該他方に対応するデータ信号電圧を書き込むとともに、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する制御部とを備える、
表示装置。
【請求項６】
前記複数の発光画素の各々は、少なくとも、
発光素子と、
電圧を保持するための蓄積容量と、
ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、
第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える前記第１スイッチと、
第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、
データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、
前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、とを備え、
前記駆動トランジスタは、
（ｉ）前記第２スイッチがオフされており第２電源線と前記蓄積容量の前記第１電極とが非導通であり、かつ、前記第１スイッチがオンされて第１電源線と前記ドレイン電極と導通した場合に、当該データ信号電圧に応じた電流である駆動電流を前記発光素子に流すことにより前記発光素子を発光させ、
（ｉｉ）前記第２スイッチがオフされており第２電源線と前記蓄積容量の前記第１電極とが非導通であり、かつ、前記第１スイッチがオフされて第１電源線と前記ドレイン電極とが非導通となった場合に、前記駆動電流を前記発光素子に流さず前記発光素子を発光させない、
請求項５に記載の表示装置。
【請求項７】
さらに、前記駆動トランジスタの閾値電圧は、
（ｉ）前記第２スイッチがオンされており、第２電源線と前記蓄積容量の前記第１電極とが導通している場合において、前記第３スイッチがオフ、かつ、前記第４スイッチがオフ、かつ、前記第１スイッチがオンされて、前記信号線と前記蓄積容量の前記第１電極とが非導通、かつ、前記蓄積容量の前記第２電極と第４電源線とが非導通、かつ、第１電源線と前記ドレイン電極と導通されている間に、補償される、
請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に関し、特に電流駆動型の発光素子を用いた表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
従来、立体映像を表示させるために各種の方式が検討されている。その一例として、立体映像を視認するための視差に対応した一方の眼用の画像情報および他方の眼用の画像情報を表示装置に交互に表示し、電子シャッター付きメガネのシャッターを切り替えることにより立体映像を生成する方式がある（例えば、特許文献１参照）。
【０００３】
特許文献１に記載の方式では、立体映像の一画面（１フレーム）の映像信号を、一方の眼用の画像情報が設定された第１フレームと他方の眼用の画像情報が設定された第２フレームとに分離する。そして、表示部に次の書き換え信号が入力されるまで前の画像の輝度が保持されるホールド型の表示方法により、第１フレームの画像情報と第２フレームの画像情報とが交互に表示部に表示される。視聴者は、第１フレームおよび第２フレームに同期して左右のシャッターの開閉を行う電子シャッター付きメガネを介して一画面分の立体映像を認識できる。
【０００４】
また、第１フレームの映像信号の表示期間と第２フレームの映像信号の表示期間との間に黒表示期間を設けることで、視聴者が第１フレームの映像と第２フレームの映像とを混同して認識しないように構成されている。
【０００５】
ここで、図１３は、特許文献１に記載の表示装置における画像表示の走査タイミングの一例を示す図である。図１３の（ａ）では走査タイミングを示しており、図１３の（ｂ）ではシャッター付き眼鏡の右眼用シャッターのタイミングを示している。また、図１３の（ｃ）ではシャッター付き眼鏡の左眼用シャッターのタイミングを示す図である。
【０００６】
特許文献１に記載の画像表示装置では、図１３の（ｂ）および（ｃ）に示すように、時刻ｔ８１にシャッター付き眼鏡のシャッター切り替えが開始され、図１３の（ａ）に示すように、時刻ｔ８１から時刻ｔ８３にかけて全表示ラインに対する表示データの書き込み走査が行われる。また、時刻ｔ８３に、全表示ラインが同時に発光を開始する。時刻ｔ８４には、全表示ラインの発光が停止し、シャッター切り替えと表示データの書き込み走査が開始される。
【０００７】
このような信号制御により、特許文献１に記載の画像表示装置は、最後に書き込み走査が完了する表示ライン（第１０８０ライン）の書き込み走査完了のタイミング（例えば、時刻ｔ８３および時刻ｔ８６）に、全ての表示ラインで同時に発光を開始することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２０１０／０８２４７９号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載の画像表示装置では、次のような課題がある。
【００１０】
特許文献１に記載の画像表示装置は、立体映像表示時に、走査線駆動回路への書き込み速度を２倍（２倍速）とした上で、一括点灯を行う駆動方法である。そして、この駆動方法では、２倍の書き込み速度に対応する高速動作対応のシフトレジスタが必要である。しかし、このような高速動作に対応するシフトレジスタを実現するのが難しく、コストがかかる。さらに、画素書き込みを実現するのが困難であるという課題もある。
【００１１】
本発明は上述の問題に鑑みてなされたものであり、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の一態様に係る表示装置の駆動方法は、行列状に配置された複数の発光画素を備える表示装置の駆動方法であって、前記複数の発光画素はそれぞれ、駆動電流を発光素子に流し前記発光素子を発光させる期間である発光期間と、前記駆動電流を前記発光素子に流さず前記発光素子を発光させない期間である非発光期間とを有し、前記複数の発光画素の行のうち２つの行毎の発光画素に、２つの行毎の順で同時に前記発光素子の駆動電流経路上に設けられたスイッチをオフにすることで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には、当該一方に対応するデータ信号電圧を書き込み、前記２つの行毎の発光画素の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する。
【発明の効果】
【００１３】
本発明の表示装置の駆動方法等によれば、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とすることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施の形態１に係る表示装置の機能ブロック図の一例である。
【図２】図２は、実施の形態１に係る表示装置の有する発光画素の回路構成の一例を示す図である。
【図３】図３は、実施の形態１に係る表示装置の３Ｄ駆動時の動作の一例を説明するためのタイミングチャートである。
【図４Ａ】図４Ａは、１行目の画素回路の１フレームの動作の一例を示す図である。
【図４Ｂ】図４Ｂは、ｎ／２+１行目の画素回路の１フレームの動作の一例を示す図である。
【図５Ａ】図５Ａは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図５Ｂ】図５Ｂは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図５Ｃ】図５Ｃは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図５Ｄ】図５Ｄは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図５Ｅ】図５Ｅは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。
【図６】図６は、実施の形態１に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。
【図７】図７は、実施の形態１に係る走査線駆動回路を構成するゲートドライバの一例とスタートパルスの入力の一例を示す図である。
【図８】図８は、実施の形態１に係る走査線駆動回路を構成するゲートドライバに対するスタートパルスの入力の別の一例を示す図である。
【図９】図９は、Ｅｎａｂｌｅ線に入力されるスタートパルスの波形の一例を示す図である。
【図１０】図１０は、実施の形態１に係る表示装置の有する発光画素の回路構成の別の１例を示す図である。
【図１１】図１１は、実施の形態２に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。
【図１２】図１２は、本開示の表示装置を内蔵した薄型フラットＴＶの外観図である。
【図１３】図１３は、特許文献１に記載の表示装置における画像表示の走査タイミングの一例を示す図である。
【発明を実施するための形態】
【００１５】
本発明に係る表示装置の駆動方法の一態様は、行列状に配置された複数の発光画素を備える表示装置の駆動方法であって、前記複数の発光画素はそれぞれ、駆動電流を発光素子に流し前記発光素子を発光させる期間である発光期間と、前記駆動電流を前記発光素子に流さず前記発光素子を発光させない期間である非発光期間とを有し、前記複数の発光画素の行のうち２つの行毎の発光画素に、２つの行毎の順で同時に前記発光素子の駆動電流経路上に設けられたスイッチをオフにすることで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には、当該一方に対応するデータ信号電圧を書き込み、前記２つの行毎の発光画素の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する。
【００１６】
また、前記複数の発光画素はそれぞれ、発光期間と非発光期間とで１フレーム期間を構成し、前記複数の発光画素すべての１フレーム期間における発光期間を実施することで、立体視画像を構成する右眼用の画像および左眼用の画像の一方を表示し、当該１フレーム期間に続く次の１フレーム期間における発光期間を実施することで、前記右眼用の画像および左眼用の画像の他方を表示することにより、前記右眼用の画像および前記左眼用の画像を順次目視可能とする眼鏡を介してユーザに立体映像を視認させるとしてもよい。
【００１７】
ここで、前記２つの行毎の発光画素のうちの一方は、前記複数の発光画素の行の奇数行および偶数行の一方に属し、前記２つの行毎の発光画素のうちの他方は、前記複数の発光画素の行の奇数行および偶数行の他方に属するとしてもよい。
【００１８】
また、前記２つの行毎の発光画素のうちの一方は、前記複数の発光画素の上半分領域および下半分領域のうちの一方に属し、前記２つの行毎の発光画素のうちの他方は、前記複数の発光画素の上半分領域および下半分領域の他方に属するとしてもよい。
【００１９】
また、本発明に係る表示装置の一態様は、行列状に配置され、それぞれ、駆動電流を発光素子に流し前記発光素子を発光させる期間である発光期間、および、前記駆動電流を前記発光素子に流さず前記発光素子を発光させない期間である非発光期間を有する複数の発光画素と、前記複数の発光画素の行のうち２つ行毎の発光画素に、２つの行毎の順で同時に前記発光素子の駆動電流経路上に設けられた第１スイッチをオフにすることで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には当該一方に対応するデータ信号電圧を書き込み、前記２つの行毎の発光画素の他方には当該他方に対応するデータ信号電圧を書き込むとともに、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する制御部とを備える。
【００２０】
ここで、前記複数の発光画素の各々は、少なくとも、発光素子と、電圧を保持するための蓄積容量と、ゲート電極が前記蓄積容量の第１電極と導通し、ソース電極が前記蓄積容量の第２電極および前記発光素子のアノードと導通している、駆動トランジスタと、第１電源線と前記駆動トランジスタのドレイン電極との導通および非導通を切り換える前記第１スイッチと、第２電源線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第２スイッチと、データ信号電圧を供給するための信号線と前記蓄積容量の前記第１電極との導通および非導通を切り換える第３スイッチと、前記蓄積容量の前記第２電極と第４電源線との導通および非導通を切り換える第４スイッチと、とを備え、前記駆動トランジスタは、（ｉ）前記第２スイッチがオフされており第２電源線と前記蓄積容量の前記第１電極とが非導通であり、かつ、前記第１スイッチがオンされて第１電源線と前記ドレイン電極と導通した場合に、当該データ信号電圧に応じた電流である駆動電流を前記発光素子に流すことにより前記発光素子を発光させ、（ｉｉ）前記第２スイッチがオフされており第２電源線と前記蓄積容量の前記第１電極とが非導通であり、かつ、前記第１スイッチがオフされて第１電源線と前記ドレイン電極とが非導通となった場合に、前記駆動電流を前記発光素子に流さず前記発光素子を発光させないとしてもよい。
【００２１】
さらに、前記駆動トランジスタの閾値電圧は、（ｉ）前記第２スイッチがオンされており、第２電源線と前記蓄積容量の前記第１電極とが導通している場合において、前記第３スイッチがオフ、かつ、前記第４スイッチがオフ、かつ、前記第１スイッチがオンされて、前記信号線と前記蓄積容量の前記第１電極とが非導通、かつ、前記蓄積容量の前記第２電極と第４電源線とが非導通、かつ、第１電源線と前記ドレイン電極と導通されている間に、補償されるとしてもよい。
【００２２】
以下、本発明の一態様に係る表示装置およびその駆動方法について、図面を参照しながら具体的に説明する。
【００２３】
なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。
【００２４】
（実施の形態１）
本実施の形態において、本開示の一態様に係る表示装置は、画像表示の切り替えと同期して左右の眼の視界を交互に遮蔽するシャッター付き眼鏡と共に使用される立体視画像表示装置である。以下、この立体視画像表示装置の発光素子として有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いる場合について説明する。
【００２５】
図１は、実施の形態１に係る表示装置の機能ブロック図の一例である。
【００２６】
図１に示す表示装置１は、表示パネル制御回路２と、走査線駆動回路３と、データ線駆動回路５と、表示パネル６と、シャッター制御回路７と、シャッター付き眼鏡８とを備える。
【００２７】
表示パネル６は、例えば有機ＥＬパネルである。また、表示パネル６は、少なくとも、互いに平行に配置されたＮ（例えばＮ＝１０８０）本の走査線と、N本の点灯制御線、直交して配置されたＭ本のソース信号線を有する（図示せず）。さらに、表示パネル６は、ソース信号線と走査線との各交点に、薄膜トランジスタおよびＥＬ素子から構成される画素回路（図示せず）を有する。以下、同一の走査線に対応して配置された画素回路を、適宜、「表示ライン」という。すなわち、表示パネル６は、Ｍ個のＥＬ素子を有する表示ラインをＮ本並べた構成となっている。
【００２８】
表示パネル制御回路２は、制御部の一例である。表示パネル制御回路２は、行列状に配置され、それぞれ、駆動電流を発光素子に流して発光素子を発光させることにより発光する発光期間と駆動電流を前記発光素子に流さず発光素子を発光させないことにより発光しない非発光期間とを有する複数の発光画素（画素回路）の行のうち２つ行毎の発光画素（画素回路）に、２つの行毎の順で同時に発光素子の駆動電流経路上に設けられたスイッチをオフにすることにより、２つの行毎の発光画素（画素回路）の非発光期間を同時に開始する。それとともに（非発光期間の開始時に）、２つの行毎の発光画素（画素回路）の一方には当該一方に対応するデータ信号電圧を書き込む。そして、表示パネル制御回路２は、当該一方に対応するデータ信号電圧を書き込んだ後、２つの行毎の発光画素（画素回路）の他方には当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了後に非発光期間を終了させる。表示パネル制御回路２は、非発光期間の終了とともに、２つの行毎の発光画素（画素回路）にそれぞれ書き込まれたデータ信号電圧に基づき、２つの行毎の発光画素（画素回路）を同時に発光させる。それにより、表示パネル制御回路２は、２つの行毎の発光画素（画素回路）の発光期間を同時に開始する。
【００２９】
具体的には、表示パネル制御回路２は、表示データ信号Ｓ１に基づいてデータ線駆動回路５を制御するための制御信号Ｓ２を生成し、生成した制御信号Ｓ２をデータ線駆動回路５へ出力する。また、表示パネル制御回路２は、入力される同期信号に基づいて走査線駆動回路３を制御するための制御信号Ｓ３を生成する。そして、表示パネル制御回路２は、生成した制御信号Ｓ３を走査線駆動回路３へ出力する。
【００３０】
ここで、表示データ信号Ｓ１は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに左眼用画像の階調情報である各画素値および右眼用画像の階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの左眼用画像および右眼用画像のそれぞれの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号であり、ここでは、表示ラインごとの処理タイミングの基準となる信号である。
【００３１】
また、制御信号Ｓ２は、映像信号および水平同期信号を含む。制御信号Ｓ３は、垂直同期信号および水平同期信号をそれぞれ含む。
【００３２】
データ線駆動回路５は、表示パネル制御回路２で生成された制御信号Ｓ２に基づいて、表示パネル６のソース信号線を駆動する。より具体的には、データ線駆動回路５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。
【００３３】
走査線駆動回路３は、表示パネル制御回路２で生成された制御信号Ｓ３に基づいて、表示パネル６の走査線を駆動する。より具体的には、走査線駆動回路３は、垂直同期信号および水平同期信号に基づいて、各画素回路に走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号を、少なくとも表示ライン単位で出力する。
【００３４】
シャッター制御回路７は、表示データ信号Ｓ１に基づいて、シャッター付き眼鏡８に対してシャッター切り替えを指示するためのシャッター制御信号Ｓ４を生成する。そして、シャッター制御回路７は、例えば赤外線通信により、生成したシャッター制御信号Ｓ４をシャッター付き眼鏡８へ送信する。換言すると、シャッター制御回路７は、左右の目の視界を交互に遮蔽することが可能な眼鏡の、遮蔽状態の切り替えタイミングを制御する遮蔽タイミング制御手段である。
【００３５】
シャッター付き眼鏡８は、例えば、液晶シャッターを両眼のレンズ部分に配置した眼鏡である。すなわち、シャッター付き眼鏡８は、シャッター制御信号Ｓ４に応じて左右のレンズの遮蔽状態を切り替えることにより、表示パネル６が表示する映像を、左右の目に対して交互に入力させる。
【００３６】
以上のように、表示装置１は構成される。
【００３７】
なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。例えば、表示データ信号Ｓ１は、例えば、ＣＰＵが制御プログラムを実行することにより生成される。
【００３８】
図２は、実施の形態１に係る表示装置の有する発光画素の回路構成の一例を示す図である。
【００３９】
図２に示す画素回路６０は、表示パネル６が有する一画素であり、Ｄａｔａ線７６（データ線）を介して供給されたデータ信号電圧（データ信号）により発光する機能を有する。
【００４０】
画素回路６０は、発光画素の一例であり、行列状に配置されている。画素回路６０は、駆動トランジスタ６１と、スイッチ６２と、スイッチ６３と、スイッチ６４と、イネーブルスイッチ６５と、ＥＬ素子６６と、蓄積容量６７と、を備えている。また、画素回路６０には、Ｄａｔａ線７６（データ線）と、基準電圧電源線６８（ＶＲＥＦ）と、ＥＬアノード電源線６９（ＶＴＦＴ）と、ＥＬカソード電源線７０（ＶＥＬ）と、初期化電源線７１（ＶＩＮＩ）とを備える。
【００４１】
ここで、Ｄａｔａ線７６は、データ信号電圧を供給するための信号線の一例である。
【００４２】
基準電圧電源線６８（ＶＲＥＦ）は、蓄積容量６７の第１電極の電圧値を規定する基準電圧ＶＲＥＦを供給する第２電源線の一例である。ＥＬアノード電源線６９（ＶＴＦＴ）は、駆動トランジスタ６１のドレイン電極の電位を決定するための高電圧側電源線である第１電源線の一例である。ＥＬカソード電源線７０（ＶＥＬ）は、ＥＬ素子６６の第２電極（カソード）に接続された低電圧側電源線である。初期化電源線７１（ＶＩＮＩ）は、駆動トランジスタ６１のソースゲート間の電圧すなわち蓄積容量６７の電圧を初期化するための第４電源線の一例である。
【００４３】
ＥＬ素子６６は、発光素子の一例であり、行列状に配置される。ＥＬ素子６６は、駆動電流が流されて発光する発光期間と、駆動電流が流されず発光しない非発光期間とを有する。具体的には、ＥＬ素子６６は、駆動トランジスタ６１の駆動電流により発光する。ＥＬ素子６６は、例えば有機ＥＬ素子である。ＥＬ素子６６は、カソード（第２電極）が、ＥＬカソード電源線７０に接続され、アノード（第１電極）が、駆動トランジスタ６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線７０に供給されている電圧はＶＥＬであり、例えば０（ｖ）である。
【００４４】
駆動トランジスタ６１は、ＥＬ素子６６への電流の供給を制御する電圧駆動の駆動素子であり、ＥＬ素子６６に電流（駆動電流）を流すことでＥＬ素子６６を発光させる。具体的には、駆動トランジスタ６１は、ゲート電極が蓄積容量６７の第１電極と導通し、ソース電極が蓄積容量６７の第２電極およびＥＬ素子６６のアノードと導通している。
【００４５】
駆動トランジスタ６１は、スイッチ６３（第２スイッチ）がオフされて基準電圧電源線６８（第２電源線）と蓄積容量６７の第１電極とが非導通であり、かつ、イネーブルスイッチ６５（第１スイッチ）がオンされてＥＬアノード電源線６９（第１電源線）とドレイン電極と導通した場合に、当該データ信号電圧に応じた電流である駆動電流をＥＬ素子６６に流すことにより、ＥＬ素子６６を発光させる。ここで、ＥＬアノード電源線６９に供給されている電圧はＶＴＦＴであり、例えば２０Ｖである。これにより、駆動トランジスタ６１は、ゲート電極に供給されたデータ信号電圧（データ信号）を、そのデータ信号電圧（データ信号）に対応した信号電流に変換し、変換された信号電流をＥＬ素子６６に供給する。
【００４６】
また、駆動トランジスタ６１は、スイッチ６３（第２スイッチ）がオフされて基準電圧電源線６８（第２電源線）と蓄積容量６７の第１電極とが非導通であり、かつ、イネーブルスイッチ６５（第１スイッチ）がオフされてＥＬアノード電源線６９（第１電源線）とドレイン電極とが非導通である場合に、駆動電流をＥＬ素子６６に流さずＥＬ素子６６を発光させない。
【００４７】
さらに、駆動トランジスタ６１の閾値電圧は、スイッチ６３（第２スイッチ）がオンされて基準電圧電源線６８（第２電源線）と蓄積容量６７の第１電極とが導通している場合、スイッチ６２（第３スイッチ）がオフ、かつ、スイッチ６４（第４スイッチ）がオフ、かつ、イネーブルスイッチ６５（第１スイッチ）がオンされることで、Ｄａｔａ線７６（信号線）と蓄積容量６７の第１電極とが非導通、かつ、蓄積容量６７の第２電極と初期化電源線７１（第４電源線）とが非導通、かつ、ＥＬアノード電源線６９（第１電源線）とドレイン電極と導通されている間に、補償される。なお、詳細については後述するためここでの説明は省略する。
【００４８】
蓄積容量６７は、電圧を保持するための蓄積容量の一例であり、駆動トランジスタ６１の流す電流量を決める電圧を保持する。具体的には、蓄積容量６７の第２電極（節点Ｂ側の電極）は、駆動トランジスタ６１のソース（ＥＬカソード電源線７０側）とＥＬ素子６６のアノード（第１電極）との間に接続されている。蓄積容量６７の第１電極（節点Ａ側の電極）は、駆動トランジスタ６１のゲートに接続されている。また、蓄積容量６７の第１電極は、基準電圧電源線６８（ＶＲＥＦ）とスイッチ６３を介して接続されている。
【００４９】
蓄積容量６７は、例えば、スイッチ６３がオフ状態となった後も、印加された基準電圧（ＶＲＥＦ）を維持し、継続して駆動トランジスタ６１のゲートにその基準電圧（ＶＲＥＦ）を供給する。また、蓄積容量６７は、スイッチ６２がオン状態になった場合に、データ信号電圧が印加され、スイッチ６３がオフ状態になった後、そのデータ信号電圧を保持するとともに、保持しているデータ信号電圧を駆動トランジスタ６１のソースおよびゲートに印加する。そして、イネーブルスイッチ６５がオン状態となった後の駆動トランジスタ６１にＥＬ素子６６へ駆動電流を供給させる。なお、蓄積容量６７は、データ信号電圧を、そのデータ信号電圧に静電容量を積算した電荷で保持する。
【００５０】
スイッチ６２は、データ信号電圧を供給するためのＤａｔａ線７６（信号線）と蓄積容量６７の第１電極との導通および非導通を切り換える第３スイッチの一例である。具体的には、スイッチ６２は、ドレインおよびソースの一方の端子がＤａｔａ線７６に接続され、ドレインおよびソースの他方の端子が蓄積容量６７の第１電極に接続され、ゲートが走査線であるＳｃａｎ線７２に接続されているスイッチングトランジスタである。換言すると、スイッチ６２は、Ｄａｔａ線７６を介して供給された映像信号電圧（映像信号）に応じたデータ信号電圧（データ信号）を蓄積容量６７に書き込むための機能を有する。
【００５１】
スイッチ６３は、基準電圧ＶＲＥＦを供給する基準電圧電源線６８（第２電源線）と蓄積容量６７の第１電極との導通および非導通を切り換える第２スイッチの一例である。具体的には、スイッチ６３は、ドレインおよびソースの一方の端子が基準電圧電源線６８（ＶＲＥＦ）に接続され、ドレインおよびソースの他方の端子が蓄積容量６７の第１電極に接続され、ゲートがＲｅｆ線７３に接続されているスイッチングトランジスタである。換言すると、スイッチ６３は、蓄積容量６７の第１電極（駆動トランジスタ６１のゲート）に対して基準電圧（ＶＲＥＦ）を与える機能を有する。
【００５２】
スイッチ６４は、蓄積容量６７の第２電極と初期化電源線７１（第４電源線）との導通および非導通を切り換える第４スイッチの一例である。具体的には、スイッチ６４は、ドレインおよびソースの一方の端子が初期化電源線７１（ＶＩＮＩ）に接続され、ドレインおよびソースの他方の端子が蓄積容量６７の第２電極に接続され、ゲートがＩｎｉｔ線７４に接続されているスイッチングトランジスタである。換言すると、スイッチ６４は、蓄積容量６７の第２電極（駆動トランジスタ６１のソース）に対して初期化電圧（ＶＩＮＩ）を与える機能を有する。
【００５３】
イネーブルスイッチ６５は、ＥＬアノード電源線６９（第１電源線）と駆動トランジスタ６１のドレイン電極との導通および非導通を切り換える第１スイッチの一例である。具体的には、イネーブルスイッチ６５は、ドレインおよびソースの一方の端子がＥＬアノード電源線６９（ＶＴＦＴ）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６１のドレイン電極に接続され、ゲートがＥｎａｂｌｅ線７５に接続されているスイッチングトランジスタである。換言すると、イネーブルスイッチ６５は、点灯及び閾値補正制御を行う機能、すなわち駆動トランジスタ６１のドレイン電極の電位（ＶＴＦＴＦ）を与える機能と、駆動トランジスタ６１の閾値電圧Ｖｔの補償動作を行わせる機能を有する。
【００５４】
以上のように画素回路６０は構成されている。
【００５５】
なお、画素回路６０を構成するスイッチ６２〜スイッチ６４とイネーブルスイッチ６５とはｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とは、ｐ型ＴＦＴであってもよい。
【００５６】
また、基準電圧電源線６８の電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩとの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。
【００５７】
また、基準電圧電源線６８の電圧ＶＲＥＦ及び初期化電源線７１の電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、次のように設定されている。
【００５８】
電圧ＶＩＮＩ＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）、
（基準電圧電源線６８の電圧ＶＲＥＦ）＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）＋（駆動トランジスタ６１の閾値電圧）
【００５９】
ここで、電圧ＶＥＬは、上述したように、ＥＬカソード電源線７０の電圧である。
【００６０】
次に、図２に示す画素回路の駆動方法について図３〜図５Ｅを用いながら説明を行う。
【００６１】
図３は、実施の形態１に係る表示装置の３Ｄ駆動時の動作の一例を説明するためのタイミングチャートである。図４Ａは、１行目の画素回路の１フレームの動作の一例を示す図であり、図４Ｂは、ｎ／２+１行目の画素回路の１フレームの動作の一例を示す図である。図５Ａ〜図５Ｅは、図３に示すタイミングチャートにおける画素回路の動作の一例を示す図である。図３、図４Ａおよび図４Ｂにおいて、横軸は時間を表している。また横軸方向には、表示パネル６を構成するｎ行の画素回路６０のうち対応する行の画素回路６０に対するＳｃａｎ線７２、Ｒｅｆ線７３、Ｉｎｉｔ線７４と、Ｅｎａｂｌｅ線７５に発生する電圧の波形図が示されている。
【００６２】
本実施の形態のおける走査方法（駆動方法）は、図２に示す画素回路６０の構成により実現できる。すなわち、表示パネル６を構成するｎ行の画素回路６０（以下、表示行とも記載）のうち、対応するデータ信号電圧が入力される行の画素回路６０は、その直前に駆動トランジスタ６１のソースゲート間の電圧すなわち蓄積容量６７の電圧を初期化と駆動トランジスタ６１の閾値電圧補償を行う。このように画素回路６０は非発光期間の間に駆動トランジスタの閾値電圧の補償が行われる。
【００６３】
以下、１行目の画素回路６０の動作を例に挙げて具体的に説明する。
【００６４】
（初期化期間：期間Ｐ１）
図３及び図４Ａの時刻ｔ０〜時刻ｔ１の期間(図４Ａで期間Ｐ１）は、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な電圧を駆動トランジスタ６１のソースゲート間に印加する初期化期間である。
【００６５】
具体的には、図５Ａの画素回路６０の動作状態に示されるように、時刻ｔ０において、走査線駆動回路３は、Ｓｃａｎ線７２とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持し、Ｒｅｆ線７３とＩｎｉｔ線７４の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ０において、スイッチ６２及びイネーブルスイッチ６５は非導通状態（オフ状態）のままで、かつ、スイッチ６３及びスイッチ６４が導通状態（オン状態）にされる。これにより、駆動トランジスタ６１は、基準電圧電源線６８の電圧ＶＲＥＦ及び初期化電源線７１の電圧ＶＩＮＩが印加される。
【００６６】
なお、上述したように、駆動トランジスタ６１のゲートソース間電圧は、閾値補正動作を行うのに必要な初期ドレイン電流を確保できる電圧に設定されることが必要である。そのため、基準電圧電源線６８の電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。また、電圧ＶＲＥＦ及び電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、電圧ＶＩＮＩ＜電圧ＶＥＬ＋ＥＬ素子６６の順方向電流閾値電圧、ＶＲＥＦ＜電圧ＶＥＬ＋ＥＬ素子６６の順方向電流閾値電圧＋駆動トランジスタ６１の閾値電圧、となるように設定しておく。
【００６７】
（閾値補償期間：期間Ｐ２）
次に、図３及び図４Ａの時刻ｔ１〜時刻ｔ３の期間(図４Ａで期間Ｐ２）は、駆動トランジスタ６１の閾値電圧を補償する閾値補償期間である。
【００６８】
具体的には、図５Ｂの画素回路６０の動作状態に示されるように、時刻ｔ１において、走査線駆動回路３は、Ｓｃａｎ線７２の電圧レベルをＬＯＷ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持し、Ｅｎａｂｌｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させるとともに、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ１において、スイッチ６２は非導通状態（オフ状態）、かつ、スイッチ６３は導通状態（オン状態）に維持されつつ、イネーブルスイッチ６５は導通状態（オン状態）にされるとともに、スイッチ６４は非導通状態（オフ状態）にされる。
【００６９】
また、初期化期間（期間Ｐ１）では、上述したように電圧が設定されているので、ＥＬ素子６６には電流が流れない。駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴによりドレイン電流が供給されるが、それとともに駆動トランジスタ６１のソース電位が変化する。言い換えると、駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴにより供給されるドレイン電流が０となる点まで駆動トランジスタ６１のソース電位が変化する。このように、イネーブルスイッチ６５を導通状態（オン状態）にすることで、駆動トランジスタ６１の閾値電圧補償を行う。
【００７０】
なお、閾値補償期間（期間Ｐ２）の終了時には、駆動トランジスタ６１のゲートソース間電圧は、駆動トランジスタ６１の閾値電圧と略等しくなっており、この閾値電圧は蓄積容量６７に保持（記憶）される。
【００７１】
（映像信号書込み期間：期間Ｐ３）
次に、図３及び図４Ａの時刻ｔ３〜時刻ｔ４の期間(図４Ａで期間Ｐ３）は、Ｄａｔａ線７６から表示階調に応じた電圧（データ信号電圧）が、駆動トランジスタ６１のゲートに印加される映像信号書込み期間である。
【００７２】
具体的には、図５Ｃの画素回路６０の動作状態に示されるように、時刻ｔ３において、走査線駆動回路３は、Ｉｎｉｔ線７４の電圧レベルをＬＯＷに維持し、Ｒｅｆ線７３及びＥｎａｂｌｅ線７５の電圧レベルをＨＩＧＨからＬＯＷに変化させるとともに、Ｓｃａｎ線７２の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ３において、スイッチ６４は非導通状態（オフ状態）に維持されつつ、スイッチ６３とイネーブルスイッチ６５とは非導通状態（オフ状態）にされ、スイッチ６２は導通状態（オン状態）にされる。
【００７３】
これにより、蓄積容量６７には、閾値補償期間で記憶された閾値電圧に加えて、データ信号電圧Ｖｄａｔａと基準電圧電源線６８の電圧ＶＲＥＦとの電圧差が、（ＥＬ素子６６の容量）／（ＥＬ素子６６の容量＋蓄積容量６７の容量）倍されて、記憶（保持）される。
【００７４】
このように映像信号書込み期間（期間Ｐ３）では、映像信号の電圧（データ信号電圧）及び駆動トランジスタ６１の閾値電圧に応じた電圧が蓄積容量６７に記憶（保持）される。
【００７５】
（黒挿入期間）
次に、図３及び図４Ａの時刻ｔ４〜時刻ｔ１１の期間(図４Ａで期間Ｐ４）は、黒挿入期間である。
【００７６】
具体的には、図５Ｄの画素回路６０の動作状態に示されるように、時刻ｔ４において、走査線駆動回路３は、Ｒｅｆ線７３、Ｉｎｉｔ線７４及びＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持し、Ｓｃａｎ線７２の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ４において、スイッチ６２、スイッチ６３、スイッチ６４、イネーブルスイッチ６５はすべて非導通状態（オフ状態）にされる。
【００７７】
このように、非発光期間において、スイッチ６２、スイッチ６３、スイッチ６４、イネーブルスイッチ６５がすべて非導通状態（オフ状態）にされている期間が黒挿入期間である。
【００７８】
（点灯期間）
次に、図３及び図４Ａの時刻ｔ１１〜時刻ｔ１８の期間は、点灯期間（発光期間）である。
【００７９】
具体的には、図５Ｅの画素回路６０の動作状態に示されるように、時刻ｔ１１において、走査線駆動回路３は、Ｓｃａｎ線７２、Ｒｅｆ線７３及びＩｎｉｔ線７４の電圧レベルをＬＯＷに維持しつつ、Ｅｎａｂｌｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ１１において、スイッチ６２、スイッチ６３及びスイッチ６４は非導通状態（オフ状態）に維持されつつ、イネーブルスイッチ６５が導通状態（オン状態）にされる。
【００８０】
このように、イネーブルスイッチ６５を導通（オン）させ、蓄積容量６７に蓄えられた電圧に応じて駆動トランジスタ６１にＥＬ素子６６に電流を供給させることでＥＬ素子６６を発光させる。
【００８１】
以上のようなシーケンスにより、１行目の画素回路６０は、階調表示を行う。
【００８２】
なお、図３及び図４Ｂに示されるｎ／２+１行目の画素回路６０の動作は、期間Ｐ４の動作が期間Ｐ１の前に行われているのを除いて、上述したとおりであるため、説明は省略する。
【００８３】
また、表示パネル制御回路２は、表示パネル６を構成する２行目〜ｎ／２行目の画素回路６０（上半分の表示行）については、時刻ｔ４〜時刻ｔ１０において、初期化及び閾値電圧補償の直後に映像信号書込みを線順次に行っている。同様に、表示パネル制御回路２は、表示パネル６を構成するｎ／２＋２行目〜ｎ行目の画素回路６０（下半分の表示行）については、初期化及び閾値電圧補償の直後に映像信号書込みを線順次に行う。
【００８４】
以上のようにして、本実施の形態の走査方法（駆動方法）は行われる。
【００８５】
図６は、実施の形態１に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。ここで、図６に示す横軸は時間を表している。また、縦軸には、表示行すなわち表示パネル６を構成するｎ行の画素回路６０のうち対応する行の画素回路６０が示されている。図６では、３Ｄ駆動の時に１フレーム期間走査した際の発光パターンが示されており、表示パネル６（画面）の上下を２分割し、それぞれのブロック（上半分の画面および下半分の画面）で上の行から順に走査を実施する場合の例を示している。
【００８６】
なお、図６に示す非発光とは、対応する行の画素回路６０が非発光であることを示しており、上記の初期化期間(期間Ｐ１）と閾値電圧補償期間（期間Ｐ２）と映像信号書き込み期間（期間Ｐ３）と黒挿入期間（期間Ｐ４）を加えた期間に相当する。また、図６に示す発光とは、対応する行の画素回路６０が発光していることを示しており、上記の点灯期間（期間Ｐ５）に相当する。また、書き込み期間とは、映像信号書き込みに必要な一連の動作も含み、図４で示す期間Ｐ１〜期間Ｐ３のうち少なくとも期間Ｐ３を含む期間である。
【００８７】
３Ｄ駆動を行うためには、右眼用の発光と左眼用の発光を時間的に分離する必要がある。従来構成の画素であれば、発光動作と非発光動作とを従来の２倍の速度で走査すれば実施が可能であるが、本実施の形態の画素回路６０において、２倍の速度で走査させることは、現実的ではない。なぜなら、ＥＬ素子６６を発光させるイネーブルスイッチ６５は、図５Ｂに示すように、閾値補償動作にも用いられている。そのため、画素回路６０に対して２倍の速度で走査させるすなわち、書込み動作全体を２倍速で動作させることは、大型や画素数の多い表示装置では信号線（Ｄａｔａ線７６）の寄生容量が大きいことや、水平走査期間が短いことから、信号線（Ｄａｔａ線７６）から供給される映像信号の充放電が難しく、所定の輝度で画素に電圧が書き込みにくいため現実的ではない。
【００８８】
そこで、本実施の形態では、図６に示すように、例えば１行目とｎ／２＋１行目など２行同時に点灯走査及び非点灯走査を行うことで、１行あたりの走査速度を変更することなく、画面全体での表示切り替えを２倍にしている。
【００８９】
より具体的には、２行同時に点灯走査及び非点灯走査を行うが、図３に示すように表示行で（上半分の行と下半分の行とで）、１フレーム内での動作シーケンスを異ならせる。例えば、１行目とｎ／２＋１行目の２行の表示行のうち１行目（上半分の行）では、図４Ａに示すようなタイミングチャートにより表示が行われ、ｎ／２＋１行目（下半分の行）では図４Ｂに示すようなタイミングチャートにより表示が行われる。
【００９０】
したがって、図６に示すように、上半分の行では映像信号書込み後、非発光状態(非発光期間）を経て発光する動作シーケンスが行われる一方、下半分の行では、映像信号書き込み後、発光状態（発光期間）となったあと、非発光状態（非発光期間）となる。
【００９１】
このように、本実施の形態における走査方法（駆動方法）によれば、図６に示すように同一時間軸上では、上半分の表示行の画素回路６０とそれに対応する下半分の表示行の画素回路６０とでは、同時に非発光期間を開始し、同時に非発光期間を終了することができる。また、同一時間軸上では、上半分の表示行の画素回路６０とそれに対応する下半分の表示行の画素回路６０とで同時に発光期間を開始させることができる。
【００９２】
それにより、図６に示すような、発光状態と非発光状態を実現できる。すなわち、左眼用映像の発光期間と、右眼用映像の発光期間とにおいて、時間的な重なりがない状態を実現することができる。具体的には、シャッター付き眼鏡８の左右の眼鏡の透過率を図６の下段に示すように切り替えることで３Ｄ表示を実現できる。
【００９３】
以上、実施の形態１によれば、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を実現することができる。
【００９４】
具体的には、実施の形態１の駆動方法は、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に走査を実施する。
【００９５】
より具体的には、表示装置１は、行列状に配置された複数の発光画素（画素回路６０）を備え、複数の発光画素（画素回路６０）はそれぞれ、駆動電流をＥＬ素子６６に流しＥＬ素子６６を発光させることにより発光する発光期間と駆動電流をＥＬ素子６６に流さずＥＬ素子６６を発光させないことにより発光しない非発光期間とを有する。表示装置１は、複数の画素回路６０の行のうち２つ行毎の画素回路６０に、２つの行毎の順で同時にＥＬ素子６６の駆動電流経路上に設けられたイネーブルスイッチ６５（第１スイッチ）をオフにする。それにより、その２つの行毎の画素回路６０を発光させない非発光期間を同時に開始することができる。また、表示装置１は、非発光期間の開始後、画素回路６０で線順次に、初期化及び閾値電圧補償の直後に対応するデータ信号電圧を書き込む。次に、表示装置１は、画素回路６０で線順次に、対応するデータ信号電圧の書き込みを終了した後、非発光期間を終了する。そして、表示装置１は、上記非発光期間の終了とともに、２つの行毎の画素回路６０にそれぞれ書き込まれたデータ信号電圧に基づき、２つの行の画素回路６０を同時に発光させる。それにより２つの行毎の発光画素の発光期間を同時に開始する。ここで、２つの行の画素回路６０のうちの一方は、複数の画素回路６０（表示パネル６）の上半分領域および下半分領域のうちの一方に属している。２つの行の画素回路６０のうちの他方は、複数の画素回路６０（表示パネル６）の上半分領域および下半分領域の他方に属している。
【００９６】
ここで、複数の画素回路６０はそれぞれ、発光期間と非発光期間とで１フレーム期間を構成する。したがって、複数の画素回路６０すべての１フレーム期間における発光期間を実施することで、立体視画像を構成する右眼用の画像および左眼用の画像の一方を表示し、当該１フレーム期間に続く次の１フレーム期間における発光期間を実施することで、右眼用の画像および左眼用の画像の他方を表示する。このようにして、右眼用の画像および前記左眼用の画像を順次目視可能とする眼鏡を介してユーザに立体映像を視認させることができる。
【００９７】
なお、図６では、Ｓｃａｎ線７２、Ｒｅｆ線７３、Ｉｎｉｔ線７４と、Ｅｎａｂｌｅ線７５等に発生する電圧になまり等のない理想的な場合が示されている。そのため、図３および６に示すように、表示装置１は、その２つの行毎の画素回路６０の他方（下半分領域）に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了とともに非発光期間を終了している。しかし、実際には、発生する電圧になまり等があるため、発生する電圧になまり等で同時ＯＮ（非発光期間の終了と発光期間開始とが同時）となるのを防止するためにＳｃａｎ線７２およびＥｎａｂｌｅ線７５ともにＯＦＦ期間を設けるなどすればよい。
【００９８】
また、実施の形態１の駆動方法は、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に走査を実施するとしたが、それに限らない。それぞれのブロックで下（分割したブロック）の行から順に走査を実施するとしてもよい。
【００９９】
本実施の形態の駆動方法で３Ｄ駆動を行う際の利点としては、走査線駆動回路３を構成するゲートドライバを２つのブロックに分割し、それぞれにスタートパルスを入力できるようにすれば、図３に示す駆動方法（図６に示す駆動）を実現できる点である。
【０１００】
ここで、図７は、実施の形態１に係る走査線駆動回路を構成するゲートドライバの一例とスタートパルスの入力の一例を示す図である。図８は、実施の形態１に係る走査線駆動回路を構成するゲートドライバに対するスタートパルスの入力の別の一例を示す図である。図９は、Ｅｎａｂｌｅ線に入力されるスタートパルスの波形の一例を示す図である。
【０１０１】
図６に示すような駆動を実現するために、ゲート信号線のうち、Ｅｎａｂｌｅ線７５を走査するゲートドライバにおいては、図７に示すようにスタートパルス１およびスタートパルス２の入力を用意し、図９のようなタイミングで入力するとよい。
【０１０２】
図７および図８に示すように、表示パネル６の内部に走査線駆動回路３ａと走査線駆動回路３ｂとが構成されている。走査線駆動回路３ａは、ゲートドライバ３１とゲートドライバ３２とで構成され、走査線駆動回路３ｂは、ゲートドライバ３３とゲートドライバ３４とで構成される。
【０１０３】
図８および図９に示すように、表示パネル６上にゲートドライバ回路（ゲートドライバ３１〜ゲートドライバ３４）を形成した場合には、表示パネル６の額縁を広げることなく、回路を形成できる。それにより、狭額縁な表示装置を実現することが可能となるという効果を奏する。
【０１０４】
ここで、ゲートドライバ３１〜ゲートドライバ３４は、Ｓｃａｎ線７２、Ｒｅｆ線７３、Ｉｎｉｔ線７４と、Ｅｎａｂｌｅ線７５を制御する。発光または非発光を選択するＥｎａｂｌｅ線７５を制御する。
【０１０５】
図３に示す動作（図６に示す駆動）を実現するために、図７および図９に示すように、発光または非発光を選択するＥｎａｂｌｅ線７５にスタートパルスを入力する。
【０１０６】
より具体的には、表示パネル６の先頭（上半分領域の１行目）と中央行（下半分領域の１行目）で同時に非点灯操作（非発光）を行うときには、図９に示すタイミング（図でｔ１８）において、スタートパルス１およびスタートパルス２をローレベルにするように入力する。そして、ゲートドライバ３１とゲートドライバ３２とを通じて、表示パネル６の表示行を順次発光から非発光状態に遷移させる。
【０１０７】
同様に、表示パネル６の先頭（上半分領域の１行目）と中央行（下半分領域の１行目）で同時に点灯操作（発光）を行うときには、図９に示すタイミング（図でｔ１２）において、スタートパルス１およびスタートパルス２をハイレベルにするように入力する。そして、ゲートドライバ３１とゲートドライバ３２とを通じて、表示パネル６の表示行を順次非発光から発光状態に遷移させる。
【０１０８】
一方、Ｅｎａｂｌｅ線７５以外のゲート信号線（映像信号の書込み動作に必要な信号と、Ｅｎａｂｌｅ信号以外の閾値補償動作に必要な信号）については、表示パネル６の先頭（上半分領域の１行目）から最終行（下半分領域の最終行目）まで順次走査を行う。そのため、図８に示すような接続でスタートパルスはスタートパルス１のみ入力し、ゲートドライバ３１(ゲートドライバ３３）の最終行（上半分領域の最終行目）に対する出力を次の行（下半分領域の１行目）に対応するゲートドライバ３２(ゲートドライバ３４）のスタートパルス２への入力として動作させるようにすれよい。
【０１０９】
このようにすることで、スタートパルスの数を増やすことなく３Ｄ表示を実現することが可能である。つまり、従来の表示方法と同様の方法で実現できるという効果を奏する。もちろん、スタートパルス２を個別に供給するとしても良い。その場合、図７と同一の構成を用いて実現すればよく、スタートパルス２は、スタートパルス１に対してゲートドライバ３１での波形伝搬を考慮した分だけ遅らせた信号として入力されればよい。
【０１１０】
このようにして、ゲートドライバの回路規模を大きくすることなく、実施の形態１の３Ｄ駆動方法を実施することができる。それにより、ゲートドライバを作成するコストはほぼ変わらないという効果を奏する。
【０１１１】
なお、ゲートドライバ３１とゲートドライバ３２（ゲートドライバ３３とゲートドライバ３４）とは、物理的な１チップを示すものではなく、パルスを伝搬するシフトレジスタ回路の１ブロック分に対応する１つのゲートドライバである。また、図７および図８では、ゲートドライバ３１〜３４（シフトレジスタ回路）は、表示パネル６と同一基板上に形成された例を示しているがそれに限らない。ＣＯＦ、ＣＯＧ、ＴＡＢ形態で、シフトレジスタ回路を別チップとして表示パネルに実装した形態であってもよい。
【０１１２】
また、本実施の形態における特徴的な走査方法（駆動方法）は、３Ｄ駆動の場合に用いることに限られない。２Ｄ駆動の場合にも用いることができる。具体的には、図７および図８に示すゲートドライバ回路を用いて２Ｄ駆動を行う場合、ゲートドライバ３１とゲートドライバ３２とそれぞれに対して同時にスタートパルスを入力しないで、ゲートドライバ３１のパルス伝播終了時にゲートドライバ３２にスタートパルスを入力すればよい。つまり、２Ｄ駆動を行う場合には、３Ｄ駆動を行う場合から入力信号パターンを変えるだけで共通の回路で２Ｄ表示も実現できる。
【０１１３】
（変形例１）
実施の形態１では、シャッター付き眼鏡８の切り替え時間（透過率の変化）はほぼ０として説明を行った。しかし、例えば、シャッター付き眼鏡８に液晶シャッターを用いた場合には１〜２ｍｓ程度、変化に時間がかかる。その場合、シャッター付き眼鏡８の切り替え時においては、両眼とも表示パネル６を視認できるタイミングがあり、クロストーク現象が発生してしまう可能性がある。
【０１１４】
その場合、クロストーク現象を回避するために、シャッターを切り替えるのに必要なシャッター切り替え期間を設け、シャッター切り替え期間では表示パネル６を、全表示行を非発光に駆動させるとすればよい。
【０１１５】
なお、シャッター切り替え期間では全表示面を非発光期間に駆動させることは、図６に示す発光パターンにおいて、１行あたりの走査期間を１０〜２０％程度短くすることで実現できる。
【０１１６】
このように、全表示行画面に設けた非発光期間内に、シャッター切り替え期間を含めれば、シャッター付き眼鏡８がシャッターの切り替えに時間を要する場合でもクロストークのない３Ｄ表示が可能となる。
【０１１７】
（変形例２）
上記では、図２に示す画素回路６０を有する表示装置１やその駆動方法について説明したが、図１０に示す画素回路６０Ａでも適用が可能である。ここで、図１０は、実施の形態１に係る表示装置の有する発光画素の回路構成の別の１例を示す図である。なお、図２と同様の要素には同一の符号を付しており、詳細な説明は省略する。図１０に示す画素回路６０Ａと図２に示す画素回路６０と異なる点は、画素回路６０では駆動トランジスタ６１がｎ型ＴＦＴであったのに対して、画素回路６０Ａでは、駆動トランジスタ６１ａはＰ型ＴＦＴである。駆動トランジスタ６１ａがＰ型ＴＦＴであることから、Ｉｎｉｔ線７４と、Ｅｎａｂｌｅ線７５と、初期化電源線７１（ＶＩＮＩ）等の接続関係が異なっているのであり、動作は上記で説明したとおりとなる。また、図１０では、駆動トランジスタ６１ａを図２に示す画素回路６０と同じ動作をさせるために、コンデンサ７７、スイッチ７８、制御線７９、８０が追加されている。
【０１１８】
以上のように、点灯するかどうかを決定するイネーブルスイッチ６５が閾値補償動作にも利用される画素回路６０Ａの構成であれば、画素回路６０と同様の実施が可能である。
【０１１９】
なお、発光動作と兼用されるのが閾値補償動作でなくてもよく、任意の動作の組み合わせでも同様に実施が可能である。
【０１２０】
以上、実施の形態１によれば、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を実現することができる。
【０１２１】
なお、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に走査を実施する場合の例として、表示パネル６（画面）を上半分の画面および下半分の画面で２分割する場合を説明したが、それに限らない。つまり、図６では上半分と下半分に分けた例を示したが、それに限らない。例えば表示パネル６（画面）を奇数行の画面と偶数行の画面とで２分割するなどして、偶数行と奇数行で発光状態を変えるとしてもよく、任意の組み合わせにおいて、実現してもよい。この場合、映像信号書込みとの整合を取るために、書き込み後非点灯となる行から先に映像信号書込みを行い書込が完了した後に、書き込み後点灯してから非点灯となる行を書き込むとすればよい。
【０１２２】
換言すると、２つの行の画素回路６０のうちの一方は、複数の画素回路６０（表示パネル６）の上半分領域および下半分領域のうちの一方に属し、２つの行の画素回路６０のうちの他方は、複数の画素回路６０（表示パネル６）の上半分領域および下半分領域のうちの他方に属している場合に限らない。２つの行の画素回路６０のうちの一方は、複数の画素回路６０（表示パネル６）の奇数行および偶数行の一方に属し、２つの行の画素回路６０のうちの他方は、複数の画素回路６０（表示パネル６）の奇数行および偶数行の他方に属しているとしてもよい。
【０１２３】
（実施の形態２）
実施の形態１では、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に同一方向に走査を行う場合について説明した。実施の形態２では、走査の方向が異なる場合について説明する。
【０１２４】
図１１は、実施の形態２に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。
【０１２５】
すなわち、表示パネル制御回路２は、図１１に示すように、上半分領域の画面（ブロック）の行では線順次に上から、初期化及び閾値電圧補償の直後に映像信号書込みを実施し、下半分領域の画面（ブロック）の行では線順次に下から、初期化及び閾値電圧補償の直後に映像信号書込みを実施するとしてもよい。つまり、上半分領域のブロックの行と下半分領域のブロックの行とで、走査方向を反転させてもよい。
【０１２６】
具体的には、走査線駆動回路３は、上半分の表示行に対しては、１行目からｎ／２行目の方向に走査を行い、下半分の表示行に対しては、ｎ行目からｎ／２＋１行目の方向に走査を行う。なお、データ線駆動回路５から出力されるデータ信号電圧（データ信号）もブロックの走査方向に応じて行う。
【０１２７】
このように、表示パネル６（画面）の上半分のブロックと下半分のブロックとで走査方向を反転させて駆動する。それにより、隣接する行で発光時間が大きくことなることがなくなる。したがって、横スクロール動画のような表示パターンにおいて、中央を境に表示パターンが上下でずれるといった問題を低減することができる効果を奏する。
【０１２８】
なお、走査方向の反転、連続行走査を行うブロック数は２つでなくてもよい。例えば、表示パネル６（画面）を４つのブロックに分割してもよい。
【０１２９】
この駆動方法は、小型パネルで用いられている信号線選択駆動と組み合わせて実現することができる。例えば上下分割駆動、ダブルデータ線など、データ線へのデータ信号の書込み方法によらず、映像書き込みを行う表示行の画素回路の順番によってデータ線へのデータ転送順を並べ替え、かつ、走査線のパルス幅を調整すれば実現できる。
【０１３０】
また、走査方向の反転、連続行走査を行うブロック数を３つにしてもよい。同様に、発光期間にする行は同時に２行として説明したが、それに限らない。もちろん２行以上同時に発光期間にするとしてもよい。
【０１３１】
以上、実施の形態２によれば、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を実現することができる。
【０１３２】
なお、本発明の表示装置およびその駆動方法の範囲は、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を行う場合に限られない。上記の表示装置およびその駆動方法を用いて２Ｄ映像表示を行う場合も発明の範囲内に含まれる。
【０１３３】
黒挿入期間が５０％程度以上ある場合には、本発明の表示装置およびその駆動方法を用いて２Ｄ映像表示のみを行っても効果的である。具体的には、黒挿入期間が５０％程度以上あり、かつ、２Ｄ映像表示を行う場合には、１）より動画視認性が高くなる（パネル上下行で点灯期間の差が小さくなる）効果を奏する。また、２）インタレースとプログレッシブとの信号が両方くる表示装置の場合でもハード対応が簡単に行えるという効果を奏する。
【０１３４】
以上、本発明の一つまたは複数の態様に係る表示装置およびその駆動方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
【０１３５】
なお、本発明において、スイッチ６２〜スイッチ６４、イネーブルスイッチ６５および駆動トランジスタ６１を構成する薄膜トランジスタ（ＴＦＴ）はｎ型であってもｐ型であっても、両方の組み合わせであってもよい。また、薄膜トランジスタのチャネル層は、アモルファスシリコン、微結晶シリコン、ポリシリコン、酸化物半導体および有機半導体などのうちのいずれかで形成されていてもよい。
【０１３６】
また、ＥＬ素子６６は、典型的には有機発光素子であるが、電流に応じて発光強度が変化するデバイスであればどんな電流−光変換デバイスでもよい。
【産業上の利用可能性】
【０１３７】
本発明は、表示装置およびその駆動方法に利用でき、特に、例えば図１２に示されるようなテレビなどのＦＰＤ表示装置に利用することができる。
【符号の説明】
【０１３８】
１    表示装置
２    表示パネル制御回路
３、３ａ、３ｂ    走査線駆動回路
５    データ線駆動回路
６    表示パネル
７    シャッター制御回路
８    シャッター付き眼鏡
３１、３２、３３、３４    ゲートドライバ
６０、６０Ａ    画素回路
６１、６１ａ    駆動トランジスタ
６２、６３、６４、７８    スイッチ
６５    イネーブルスイッチ
６６    ＥＬ素子
６７    蓄積容量
６８    基準電圧電源線
６９    ＥＬアノード電源線
７０    ＥＬカソード電源線
７１    初期化電源線
７２    Ｓｃａｎ線
７３    Ｒｅｆ線
７４    Ｉｎｉｔ線
７５    Ｅｎａｂｌｅ線
７６    Ｄａｔａ線
７７    コンデンサ
７９、８０    制御線
【図１】
2014232195.tif 000003
【図２】
2014232195.tif 000004
【図３】
2014232195.tif 000005
【図４Ａ】
2014232195.tif 000006
【図４Ｂ】
2014232195.tif 000007
【図５Ａ】
2014232195.tif 000008
【図５Ｂ】
2014232195.tif 000009
【図５Ｃ】
2014232195.tif 000010
【図５Ｄ】
2014232195.tif 000011
【図５Ｅ】
2014232195.tif 000012
【図６】
2014232195.tif 000013
【図７】
2014232195.tif 000014
【図８】
2014232195.tif 000015
【図９】
2014232195.tif 000016
【図１０】
2014232195.tif 000017
【図１１】
2014232195.tif 000018
【図１２】
2014232195.tif 000019
【図１３】
2014232195.tif 000020