(57)【要約】【課題】携帯情報端末などに搭載される表示装置では、限られた大きさの筐体で高精細化を実現する必要があり、画像表示に係わらない表示領域の外側部分（いわゆる、額縁領域）をさらに縮小することが求められており、点灯検査回路が形成される領域のさらなる縮小が要望されている。一方、点灯検査回路を構成するスイッチ素子には薄膜トランジスタが用いられており、薄膜トランジスタを形成するためには、所定の面積が必要である。【解決手段】表示装置の信号線を駆動する半導体チップの端子に接続される端子群が形成される領域に、検査回路のトランジスタを設ける。【選択図】図１
2014153493.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と前記走査線に交差する複数の映像信号線とが形成される表示領域の外側に形成され、前記複数の走査線と前記複数の映像信号線とのうちの何れかに信号を供給する半導体チップに接続される第１の端子が形成される端子領域と、
第１の配線と接続されるゲート電極と、第２の配線と接続されるソース電極と、ドレイン電極とを有する検査用薄膜トランジスタとを備え、
前記検査用薄膜トランジスタは前記端子領域に配置される表示装置。
【請求項２】
請求項１の表示装置において、前記第１の端子の下に前記検査用薄膜トランジスタが形成されている。
【請求項３】
請求項１の表示装置において、前記第１の端子は、前記ドレイン電極と接続される。
【請求項４】
請求項２に記載の表示装置は、さらに前記ドレイン電極と前記第１の端子とを接続する第３の配線を有し、前記第1の端子の下に前記第３の配線が形成される。
【請求項５】
請求項４に記載の表示装置において、前記第３の配線は前記ドレイン電極と同層の金属膜である。
【請求項６】
請求項５に記載の表示装置において、前記第１の端子は、透明性導電膜で形成され、前記半導体チップに付けられたバンプに異方性導電フィルムを介して接続される。
【請求項７】
複数の走査線と前記走査線に交差する複数の映像信号線とが形成される表示領域の外側に形成され、前記複数の走査線と前記複数の映像信号線とのうちの何れかに信号を供給する配線に接続される第１の端子が形成される端子領域と、
第１の配線と接続されるゲート電極と、第２の配線と接続されるソース電極と、前記第１の端子に接続されるドレイン電極とを有する検査用薄膜トランジスタとを備え、
前記検査用薄膜トランジスタは前記端子領域に配置される表示装置。
【請求項８】
請求項７の表示装置において、前記第１の端子の下に前記検査用薄膜トランジスタが形成されている。
【請求項９】
請求項８に記載の表示装置は、さらに前記ドレイン電極と前記第１の端子とを接続する第３の配線を有し、前記第1の端子の下に前記第３の配線が形成される。
【請求項１０】
請求項９に記載の表示装置において、前記第３の配線は前記ドレイン電極と同層の金属膜である。
【請求項１１】
請求項１０に記載の表示装置において、前記第１の端子は、透明性導電膜で形成され、半導体チップに付けられたバンプに異方性導電フィルムを介して接続される。
【請求項１２】
請求項７の表示装置において、前記端子領域はさらに第２の端子を有し、前記第１の端子と前記第２の端子との間に前記検査用薄膜トランジスタが形成されている。
【請求項１３】
請求項１２の表示装置において、前記第１の端子と前記第２の端子とは並列に形成されている。
【請求項１４】
請求項１３に記載の表示装置において、前記第１および第２の端子は、それぞれ透明性導電膜で形成され、半導体チップに付けられたバンプに異方性導電フィルムを介してそれぞれ接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係わり、例えば、表示パネルを点灯させて検査するための点灯検査回路に適用可能な技術に関する。
【背景技術】
【０００２】
アクティブマトリクス型の表示装置では、走査線（以下、ゲート線という。）と映像信号線（ソース線またはドレイン線ともいう。以下、ソース線という。）とが交差する付近の領域に、ゲート線からの走査信号によってオンする薄膜トランジスタ（ＴＦＴ）と、ソース線からの映像信号が前述の薄膜トランジスタを介して供給される画素電極とが形成され、画素が構成される。これら複数の画素が形成された領域が表示領域であり、当該表示領域を囲んで周辺領域（額縁領域）が存在する。この周辺領域には、ソース線を駆動する映像線駆動回路及びゲート線を駆動する走査線駆動回路を構成する半導体チップや、表示領域のゲート線やソース線を半導体チップと接続するための配線（端子配線）等が設けられている。
【０００３】
近年、表示装置は、情報の認識性を良好にするための表示画像の高精細化に伴い画像数が増加し、ソース線及びゲート線の本数が増えている。この増加に伴い半導体チップ装置の入出力数と共に、端子配線数も増加しており、大きさの限られた周辺領域に半導体チップと多数の端子配線とを形成する技術が要望されている。
【０００４】
これらの要望を解決する手段として、例えば、特開２０１１−１６４３６１号公報（特許文献１）に記載の技術がある。特許文献１に記載の技術では、端子配線に形成される端子（端子用コンタクトホール）に隣接する端子配線を屈曲させることにより、端子配線間の間隔を小さくする（小さい配線ピッチ）技術が開示されている。また、この配線ピッチで液晶表示装置（液晶表示パネル）の不良検出方法である擬似ダイナミック点灯検査を行うための検査回路（以下、点灯検査回路という。）を形成する技術が開示されている。
なお、本願発明者らが発明した結果に基づいて先行技術調査を行ったところ関連する技術として特許文献２および特許文献３が抽出された。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１６４３６１号公報
【特許文献２】特開２０１０−１０２２３７号公報
【特許文献３】特開２００９−２３７２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
携帯情報端末などに搭載される表示装置では、限られた大きさの筐体で高精細化を実現する必要があり、画像表示に係わらない表示領域の外側部分（いわゆる、額縁領域）をさらに縮小することが求められており、点灯検査回路が形成される領域のさらなる縮小が要望されている。一方、点灯検査回路を構成するスイッチ素子には特許文献１に記載されるように薄膜トランジスタが用いられており、薄膜トランジスタを形成するためには、所定の面積が必要である。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
実施の形態による表示装置は、表示装置の信号線を駆動する半導体チップの端子に接続される端子群が形成される領域に、検査回路のトランジスタを設ける。
【発明の効果】
【０００８】
上記実施の形態によれば、端子配線の配線間ピッチなどが小さくなった場合であっても、検査回路のトランジスタの面積を確保することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態に係る表示装置の構成を説明するための図である。
【図２】実施例１に係る液晶表示装置の全体構成を説明するための図である。
【図３】実施例１に係る液晶表示装置のＩＣドライバとの接続を示す断面図である。
【図４】実施例１の液晶表示装置における点灯検査回路の概略構成を説明するための図である。
【図５】実施例１の液晶表示装置における点灯検査回路の回路構成図である。
【図６】実施例１の液晶表示装置における点灯検査回路のレイアウトパターン図である。
【図７】図６中の太い実線で四角く囲った（ａ）部分を拡大したレイアウトパターン図である。
【図８】図７におけるＡ−Ａ断面図である。
【図９】図６中の太い実線で四角く囲った（ｂ）部分を拡大したレイアウトパターン図である。
【図１０Ａ】図６中の太い実線で四角く囲った（ｃ）部分を拡大したレイアウトパターン図である。
【図１０Ｂ】図１０Ａ中の検査用薄膜トランジスタ部分を拡大したレイアウトパターン図である。
【図１０Ｃ】図１０Ａ中のコンタクト部分を拡大したレイアウトパターン図である。
【図１１】図１０ＡにおけるＢ−Ｂ断面図である。
【図１２】図６中の太い実線で四角く囲った（ｄ）部分を拡大したレイアウトパターン図である。
【図１３】図６中の太い実線で四角く囲った（ｅ）部分を拡大したレイアウトパターン図である。
【図１４】図６中の太い実線で四角く囲った（ｆ）部分を拡大したレイアウトパターン図である。
【図１５Ａ】変形例１の液晶表示装置における点灯検査回路のレイアウトパターン図である。
【図１５Ｂ】図１５Ａ中の検査用薄膜トランジスタ部分を拡大したレイアウトパターン図である。
【図１６】図１５ＡにおけるＣ−Ｃ断面図である。
【図１７】変形例２の液晶表示装置における点灯検査回路の回路構成図である。
【図１８】変形例２の液晶表示装置における点灯検査回路のレイアウトパターン図である。
【図１９Ａ】図１８中の太い実線で四角く囲った（ａ）部分を拡大したレイアウトパターン図である。
【図１９Ｂ】図１９Ａ中の検査用薄膜トランジスタ部分を拡大したレイアウトパターン図である。
【図２０】実施例２の液晶表示装置における点灯検査回路の回路構成図である。
【図２１】実施例２の液晶表示装置における点灯検査回路のレイアウトパターン図である。
【図２２】図２１中の太い実線で四角く囲ったＥ部分を拡大したレイアウトパターン図である。
【図２３】図２２におけるＦ−Ｆ断面図である。
【発明を実施するための形態】
【００１０】
以下、実施形態、実施例および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
【００１１】
図１は実施の形態に係る表示装置の構成を説明するための図である。図１の回路構成図はレイアウト配置も併せて示している。基板ＳＵＢ上に各ゲート電極を共通とする複数の検査用トランジスタＴＴｒが配置されている。複数の検査用トランジスタＴＴｒおよび配線ＴＧＷ，Ｔ１Ｗ，Ｔ２Ｗ，Ｔ３Ｗは半導体チップ搭載領域ＤｒＡＲの内側に配置されている。配線ＴＧＷ，Ｔ１Ｗ，Ｔ２Ｗ，Ｔ３Ｗは検査用端子ＴＧ，Ｔ１，Ｔ２，Ｔ３と複数の検査用トランジスタＴＴｒとに接続されている。複数の検査用トランジスタＴＴｒは配線Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６（配線Ｌという。）とそれぞれ接続されている。配線Ｌは表示領域に延在している。複数の検査用トランジスタＴＴｒは半導体チップの出力端子群が接続される領域（出力端子領域）ＯＴＡＲの内側に配置されている。なお、複数の検査用トランジスタＴＴｒは半導体チップの入力端子群が接続される領域（入力端子領域）ＩＴＡＲの内側に配置されるようにしてもよい。図１では、検査用端子ＴＧ，Ｔ１，Ｔ２，Ｔ３は半導体搭載領域ＤｒＡＲの外側に配置されているが、全部またはその一部が半導体搭載領域ＤｒＡＲの内側に配置されようにしてもよい。
【００１２】
検査用端子ＴＧに印加された信号によって、検査用トランジスタＴＴｒがオン／オフされる。検査用トランジスタＴＴｒがオンしているときは、検査用端子Ｔ１，Ｔ２，Ｔ３に印加された信号が配線Ｌに伝達される。これによって、半導体チップを搭載する前に、点灯検査をすることができる。検査用トランジスタＴＴｒがオフしているときは、配線Ｔ１Ｗ，Ｔ２Ｗ，Ｔ３Ｗ上の信号が配線Ｌに伝達されない。
【００１３】
検査用トランジスタＴＴｒが半導体チップの端子群に接続される領域内に配置されることによって、半導体チップの面積が小さくなったときや半導体チップの端子間ピッチが小さくなったときや半導体チップの入力端子と出力端子との間隔が小さくなったときでも、検査用トランジスタＴＴｒおよび配線ＴＧＷ，Ｔ１Ｗ，Ｔ２Ｗ，Ｔ３Ｗを含む検査回路を半導体チップ搭載領域ＤｒＡＲの内側に配置することができる。
【実施例１】
【００１４】
＜全体構成＞
実施の形態の具体的な構成（実施例）を説明する前に、本実施例が適用される液晶表示装置の構成について説明する。なお、本実施例においては、液晶表示装置を例にとって説明するが、本実施例は有機ＥＬ表示装置などの他の形式の表示装置についても適用することができる。
【００１５】
図２は実施例１に係る液晶表示装置の全体構成を説明するための図である。図２は、例えば携帯電話、スマートフォン、タブレット端末等の携帯情報端末に使用される液晶表示装置ＬＣＤＭである。図２において、画素電極、薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板１００の上に、対向基板２００が積層されている。対向基板２００には、カラーフィルタがＴＦＴ基板１００の画素電極に対応して形成されてカラー画像が形成されている。ＴＦＴ基板１００と対向基板２００との間に液晶層が挟持されている。そして液晶分子によって光の透過率を画素毎に制御することによって画像が形成されている。ＴＦＴ基板１００と対向基板２００とによって表示領域が形成されている。
【００１６】
ＴＦＴ基板１００には、縦方向（Ｙ方向）に延在し、横方向（Ｘ方向）に配列した複数の映像信号線（ソース線）と、横方向に延在して縦方向に配列した複数の走査線（ゲート線）とが存在し、映像信号線と走査線とで囲まれた領域に画素が形成されている。画素は主として画素電極とスイッチング素子である薄膜トランジスタ（ＴＦＴ）を有する。このようにマトリクス状に形成された多くの画素によって表示領域が形成されている。ＴＦＴ基板１００の表示領域ではまず、ＴＦＴが形成され、その上に無機パッシベーション膜が形成され、その上に画素電極が形成されている。無機パッシベーション膜としては例えばＳｉＮなどの絶縁膜が使用され、画素電極としては例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明導電膜が使用される。なお、ＴＦＴ基板１００は実施の形態における基板ＳＵＢの一実施例である。ＴＦＴ基板１００としては、例えばガラス基板の他に石英ガラスやプラスチック（樹脂）の絶縁性基板が用いられる。
【００１７】
ＴＦＴ基板１００が対向基板２００から露出している部分には、映像信号線や走査線を駆動するためのＩＣドライバ３００が設置され、また、外部から電源、信号等を供給するために、フレキシブル配線基板５００が設置されている。
【００１８】
図３は実施例１に係る液晶表示装置のＩＣドライバとの接続を示す断面図である。図３に示すように、ＩＣドライバ３００は異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）４００を介してＴＦＴ基板１００に形成された端子１０に接続されている。なお、ＩＣドライバ３００は実施の形態における半導体チップの一実施例である。図２において、ＴＦＴ基板１００の上に端子１０が形成されている。端子は、配線メタル、コンタクトホール、透明導電膜（ＩＴＯ）等で形成されるが、図２では省略して描かれている。ＩＣドライバ３００には、端子１０と接続するためのバンプ３１０が形成されており、バンプ３１０がＴＦＴ基板１００に形成された端子１０と接続される。バンプ３１０と端子１０との間の接続は異方性導電フィルム４００を介して行われる。このようにガラス基板等が用いられるＴＦＴ基板に半導体チップを直接実装することをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装といい、端子１０はＣＯＧ端子ともいう。
【００１９】
異方性導電フィルム４００は樹脂フィルムに導電性粒子４１０が分散されているものであって、ＩＣドライバ３００とＴＦＴ基板１００とを圧着すると、導電性粒子４１０を介してバンプ３１０と端子１０が電気的に接続される。一方、図３における横方向（Ｙ方向）には、導電性粒子４１０が互いに離間しているので、電気的な導通は生じない。
【００２０】
このように、本実施例の液晶表示装置では、複数の走査線と、複数の走査線に交差する複数の映像信号線と、複数の画素とが形成された表示領域と、表示領域の外側に形成された端子群とを有する。そして、端子群は、複数の走査線と複数の映像信号線とのうちの何れかに端子配線を介して信号を供給する複数の端子１０を有する。
【００２１】
＜点灯検査回路構成＞
図４は実施例１の液晶表示装置における点灯検査回路の概略構成を説明するための図である。以下、図４に基づいて本実施例の点灯検査回路の構成を説明する。ただし、以下の説明では、検査用薄膜トランジスタＱＤＴｒが備える一対のソース・ドレイン電極の内で、検査用端子ＴＧ１、ＴＧ２、Ｒ、Ｇ、Ｂに接続される側をソース電極と記し、ソース線ＳＬに接続される側をドレイン電極と記す。
【００２２】
本実施例の液晶表示装置では、ＴＦＴ基板１００の液晶側の面であって、表示領域ＡＲの外側の領域に、点灯検査回路ＱＤが形成されている。本実施例の点灯検査回路ＱＤでは、各ゲート電極を共通とする複数の検査用薄膜トランジスタＱＤＴｒを備える構成となっており、この検査用薄膜トランジスタＱＤＴｒのゲート電極が配線ＴＧ１Ｗを介して検査用端子ＴＧ１、ＴＧ２に接続されている。また、検査用薄膜トランジスタＱＤＴｒのドレイン電極がソース線ＳＬにそれぞれ接続されている。なお、検査用薄膜トランジスタＱＤＴｒは実施の形態における検査用トランジスタＴＴｒの一実施例である。端子ＴＧ１，ＴＧ２は、実施の形態における端子ＴＧの一実施例である。端子Ｒ，Ｇ，Ｂは、実施の形態における端子Ｔ１，Ｔ２，Ｔ３の一実施例である。配線ＴＧ１Ｗ，ＤＲＷ，ＤＧＷ，ＤＢＷは、実施の形態における配線ＴＧＷ，Ｔ１Ｗ，Ｔ２Ｗ，Ｔ３Ｗの一実施例である。ソース線ＳＬは実施の形態における配線Ｌの一実施例である。
【００２３】
一方、検査用薄膜トランジスタＱＤＴｒの内で、そのドレイン電極がＲ（赤色）の画素の薄膜トランジスタのソース線ＳＬに接続される検査用薄膜トランジスタＱＤＴｒのソース電極は、配線ＤＲＷを介して検査用端子Ｒに接続されている。また、検査用薄膜トランジスタＱＤＴｒの内で、そのドレイン電極がＧ（緑色）の画素の薄膜トランジスタのソース線ＳＬに接続される検査用薄膜トランジスタＱＤＴｒのソース電極は、配線ＤＧＷを介して検査用端子Ｇに接続されている。さらには、検査用薄膜トランジスタＱＤＴｒの内で、そのドレイン電極がＢ（青色）の画素の薄膜トランジスタのソース線ＳＬに接続される検査用薄膜トランジスタＱＤＴｒのソース電極は、配線ＤＢＷを介して検査用端子Ｂに接続されている。
【００２４】
図４で示すように、本実施例の液晶表示装置では、複数の検査用薄膜トランジスタＱＤＴｒは、検査用端子Ｒ，Ｇ，Ｂに接続される３個の検査用薄膜トランジスタＱＤＴｒが検査用薄膜トランジスタ群ＱＤＴｒＧを形成し、点灯検査回路ＱＤの形成領域に、検査用薄膜トランジスタ群を順次繰り返して配置する構成としている。  
端子ＶＧＬはフレキシブル配線基板５００に接続される端子であり、点灯検査終了後は端子ＴＧ１，ＴＧ２に固定電位を供給し検査用薄膜トランジスタＱＤＴｒをオフすることができるようにするものである。なお、図４では、検査用薄膜トランジスタＱＤＴｒはソース線ＳＬに接続される部分しか示していないが、ゲート線用にも同様な検査用薄膜トランジスタ、配線、検査用端子等がある。
【００２５】
図５は実施例１の液晶表示装置における点灯検査回路の回路構成図である。図５の回路構成図はレイアウト配置も併せて示している。配線ＴＧ１，ＤＲＷ，ＤＧＷ，ＤＢＷはＸ方向に延在し、ソース線ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４，ＳＬ５，ＳＬ６はＹ方向に延在している。端子ＳＬＴ１，ＳＬＴ２，ＳＬＴ３，ＳＬＴ４，ＳＬＴ５，ＳＬＴ６は、図３に示された端子１０に対応しているもので、４段千鳥配置になっている。すなわち、端子ＳＬＴ１，ＳＬＴ２，ＳＬＴ３，ＳＬＴ４，ＳＬＴ５，ＳＬＴ６はＹ方向に４つずつずれて配置されている。端子ＳＬＴ１，ＳＬＴ２，ＳＬＴ３，ＳＬＴ４，ＳＬＴ５，ＳＬＴ６のそれぞれの下に検査用薄膜トランジスタＱＤＴｒが配置されている。
【００２６】
検査用薄膜トランジスタＱＤＴｒのゲート電極を構成する金属層Ｍ１は、Ｘ方向に延在する配線ＴＧ１，ＤＲＷ，ＤＧＷ，ＤＢＷに使用されている。また、ソース線ＳＬ１，ＳＬ３，ＳＬ５にも金属層Ｍ１が使用されている。一方、検査用薄膜トランジスタＱＤＴｒのソース電極およびドレイン電極を構成する金属層Ｍ２は、Ｙ方向に延在する配線ＴＧ１，ＤＲＷ，ＤＧＷ，ＤＢＷに使用されている。また、ソース線ＳＬ２，ＳＬ４，ＳＬ６にも金属層Ｍ２が使用されている。なお、金属層Ｍ１と金属層Ｍ２は形成される層が異なるため、近接して配置することができる。図５に示す黒丸は、金属層Ｍ１と金属層Ｍ２とを接続するコンタクト、金属層Ｍ２と端子１０（端子ＳＬＴ２，ＳＬＴ４，ＳＬＴ６）と接続するコンタクト、または金属層Ｍ１と金属層Ｍ２と端子１０（端子ＳＬＴ１，ＳＬＴ３，ＳＬＴ５）と接続するコンタクトを示している。図５において、端子ＳＬ１Ｔ，ＳＬ５Ｔの左端から端子ＳＬ４Ｔの右端がＩＣドライバ３００（半導体チップ）の出力端子群が接続される出力端子領域ＯＴＡＲである。なお、出力端子領域ＯＴＡＲは図示されているよりも広くＸ方向に延在している。
【００２７】
図６は実施例１の液晶表示装置における点灯検査回路のレイアウトパターン図である。図６はＩＣドライバ３００の半導体チップの一端ＣＬＥが位置する部分と半導体チップの他端ＣＲＥが位置する部分との間の点灯検査回路のレイアウトパターンを示している。図６の下側から順に、半導体チップの入力端子群が接続される入力端子領域ＩＴＡＲ、配線領域ＷＡＲ、半導体チップの出力端子群が接続される出力端子領域（検査用トランジスタ領域）ＯＴＡＲが配置されている。なお、図６では、１２個の端子、１２個の検査用薄膜トランジスタおよびそれらに付随する配線、コンタクトを１組のレイアウトパターンとして、そのレイアウトパターンが繰り返されている。
【００２８】
図７は、図６中の太い実線で四角く囲った（ａ）部分を拡大したレイアウトパターン図である。金属層Ｍ１で構成される配線ＴＧＷ，ＤＲＷ，ＤＧＷ，ＤＢＷがＸ方向に延在している。金属層Ｍ２で構成される配線ＤＲＷ１，ＤＧＷ１，ＤＢＷ１，ＤＲＷ２，ＤＧＷ２，ＤＢＷ２がＹ方向に延在している。金属層Ｍ１で構成される配線ＤＲＷ，ＤＧＷ，ＤＢＷと金属層Ｍ２で構成される配線ＤＲＷ１，ＤＧＷ１，ＤＢＷ１，ＤＲＷ２，ＤＧＷ２，ＤＢＷ２とはコンタクトＣＮＴ部でそれぞれ接続されている。金属層Ｍ１の上を金属層Ｍ２が横切る部分には、段差緩和のための半導体層ＰＳが配置されている。また、半導体層ＰＳがあることによって、金属層１と金属層２との間の絶縁膜ＧＩだけよりもショートが起きにくくなる。
【００２９】
図８は、図７におけるＡ−Ａ断面図である。ＴＦＴ基板１００の上に配線ＴＧＷ，ＤＲＷ，ＤＧＷ，ＤＢＷが金属層Ｍ１で形成されている。金属層Ｍ１の上に絶縁膜ＧＩを介して金属層Ｍ２が形成されている。金属層Ｍ１で形成される配線ＤＲＷはコンタクト部ＣＮＴにおいて金属層Ｍ２で形成される配線ＤＲＷと接続されている。金属層Ｍ１で形成される配線ＴＧＷ，ＤＢＷ，ＤＧＷの上には絶縁膜ＧＩと金属層Ｍ２との間に半導体層ＰＳが形成されている。
【００３０】
図９は、図６中の太い実線で四角く囲った（ｂ）部分を拡大したレイアウトパターン図である。金属層Ｍ２で形成された配線ＤＢＷ１はコンタクト部ＣＮＴにおいて金属層Ｍ１で形成された配線ＤＢＷ１に接続されている。これは、金属層Ｍ２で形成された配線ＤＧＷ１と配線ＤＲＷ１との間隔が狭くなっているので、その間に配線ＤＢＷ１を通すためである。
【００３１】
図１０Ａは、図６中の太い実線で四角く囲った（ｃ）部分を拡大したレイアウトパターン図である。図１０Ｂは、図１０Ａ中の検査用薄膜トランジスタ部分を拡大したレイアウトパターン図である。図１０Ｃは、図１０Ａ中のコンタクト部分を拡大したレイアウトパターン図である。透明導電膜（ＩＴＯ）で形成された端子ＳＬＴ１，ＳＬＴ５の下には、それぞれ検査用薄膜トランジスタＱＤＴｒ１，ＱＤＴｒ５が配置されている。端子ＳＬＴ１下に位置する検査用薄膜トランジスタＱＤＴｒ１のゲート電極は金属層Ｍ１で形成される配線ＴＧＷ１と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ１のソース電極は金属層Ｍ２で形成される配線ＤＲＷ１と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ１のドレイン電極は、配線ＤＲＷ１と同じ層の金属膜で形成されている。また、端子ＳＬＴ１の下には、検査用薄膜トランジスタＱＤＴｒ１のドレイン電極とソース線ＳＬ１とを接続する配線ＤＲＳＬ１が配置されている。配線ＤＲＳＬ１は、コンタクト部ＣＮＴ１において金属層Ｍ１で形成されるソース線ＳＬ１と端子ＳＬＴ１とが接続されている。配線ＤＲＳＬ１の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ１のドレイン電極の幅よりも広く、端子ＳＬＴ１の幅よりも狭くなっている。
【００３２】
端子ＳＬＴ５下に位置する検査用薄膜トランジスタＱＤＴｒ５のゲート電極は金属層Ｍ１で形成される配線ＴＧＷ１と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ５のソース電極は金属層Ｍ２で形成される配線ＤＧＷ２と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ５のドレイン電極は、配線ＤＧＷ２と同じ層の金属膜で形成されている。また、端子ＳＬＴ５の下には、検査用薄膜トランジスタＱＤＴｒ５のドレイン電極とソース線ＳＬ５とを接続する配線ＤＲＳＬ５が配置されている。配線ＤＲＳＬ５は、コンタクト部ＣＮＴ５において金属層Ｍ１で形成されるソース線ＳＬ５と端子ＳＬＴ５とが接続されている。配線ＤＲＳＬ５の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ５のドレイン電極の幅よりも広く、端子ＳＬＴ５よりも狭くなっている。また、端子ＳＬＴ５下に位置する配線ＤＧＷ２の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ５のソース電極の幅よりも広く、端子ＳＬＴ５の幅よりも狭くなっている。
【００３３】
図１１は、図１０ＡにおけるＢ−Ｂ断面図である。ＴＦＴ基板１００の上に検査用薄膜トランジスタＱＤＴｒ１のゲート電極ＧＴ１（配線ＴＧＷ１）およびソース線ＳＬ１が金属層Ｍ１で形成されている。ゲート電極ＧＴ１の上に絶縁膜ＧＩを介して半導体層ＰＳが形成されている。半導体層ＰＳの上にソース電極ＳＴ１およびドレイン電極ＤＴ１が形成されている。ソース電極ＳＴ１と配線ＤＲＷは金属層Ｍ２で一体に形成されている。ドレイン電極ＤＴ１と配線ＤＲＳＬ１は金属層Ｍ２で一体に形成されている。コンタクト部ＣＮＴ１において配線ＤＲＳＬ１とソース線ＳＬ１が接続されている。ソース電極ＳＴ１、ドレイン電極ＤＴ１、配線ＤＲＳＬ１の上にパッシベーション膜（絶縁膜）ＰＶを介して端子ＳＬＴ１が形成されている。コンタクト部ＣＮＴ１において配線ＤＲＳＬ１と端子ＳＬＴ１が接続されている。
【００３４】
図１２は、図６中の太い実線で四角く囲った（ｄ）部分を拡大したレイアウトパターン図である。透明導電膜（ＩＴＯ）で形成された端子ＳＬＴ２，ＳＬＴ６の下には、それぞれ検査用薄膜トランジスタＱＤＴｒ２，ＱＤＴｒ６が配置されている。端子ＳＬＴ２下に位置する検査用薄膜トランジスタＱＤＴｒ２のゲート電極は金属層Ｍ１で形成される配線ＴＧＷ１と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ２のソース電極は金属層Ｍ２で形成される配線ＤＧＷ１と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ２のドレイン電極は、配線ＤＧＷ１と同じ層の金属膜で形成されている。また、端子ＳＬＴ２の下には、検査用薄膜トランジスタＱＤＴｒ２のドレイン電極とソース線ＳＬ２とを接続する配線ＤＲＳＬ２が配置されている。配線ＤＲＳＬ２は、コンタクト部ＣＮＴ２において端子ＳＬＴ２と接続されている。配線ＤＲＳＬ２の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ２のドレイン電極の幅よりも広く、端子ＳＬＴ２の幅よりも狭くなっている。
【００３５】
端子ＳＬＴ６下に位置する検査用薄膜トランジスタＱＤＴｒ６のゲート電極は金属層Ｍ１で形成される配線ＴＧＷ２と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ６のソース電極は金属層Ｍ２で形成される配線ＤＢＷ２と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ６のドレイン電極は、配線ＤＢＷ２と同じ層の金属膜で形成されている。また、端子ＳＬＴ６の下には、検査用薄膜トランジスタＱＤＴｒ６のドレイン電極とソース線ＳＬ６とを接続する配線ＤＲＳＬ６が配置されている。配線ＤＲＳＬ６は、コンタクト部ＣＮＴ６において端子ＳＬＴ６と接続されている。配線ＤＲＳＬ６の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ６のドレイン電極の幅よりも広く、端子ＳＬＴ６の幅よりも狭くなっている。また、端子ＳＬＴ６下に位置する配線ＤＢＷ２の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ６のソース電極の幅とほぼ同じになっている。これは、端子ＳＬＴ６の下に配線ＴＧＷ２を通すためである。このため、検査用薄膜トランジスタＱＤＴｒ６は、端子ＳＬＴ６の左端近くではなく中央付近に配置されている。また、配線ＤＲＷ２の一部とソース線ＳＬ５の一部とは、端子ＳＬＴ６の下を通っている。そのため、コンタクト部ＣＮＴ６は端子ＳＬＴ６の右端から左側によって配置されている。
【００３６】
図１３は、図６中の太い実線で四角く囲った（ｅ）部分を拡大したレイアウトパターン図である。透明導電膜（ＩＴＯ）で形成された端子ＳＬＴ３，ＳＬＴ７の下には、それぞれ検査用薄膜トランジスタＱＤＴｒ３，ＱＤＴｒ７が配置されている。端子ＳＬＴ３下に位置する検査用薄膜トランジスタＱＤＴｒ３のゲート電極は金属層Ｍ１で形成される配線ＴＧＷ１と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ３のソース電極は金属層Ｍ２で形成される配線ＤＢＷ１と同じ層の金属膜と連続して形成されている。なお、金属層Ｍ１で形成される配線ＤＢＷ１は、コンタクト部ＣＮＴ３Ｓにおいて金属層Ｍ２で形成される配線ＤＢＷ１と接続されている。検査用薄膜トランジスタＱＤＴｒ３のドレイン電極は、金属層Ｍ２で形成される配線ＤＢＷ１と同じ層の金属膜で形成されている。また、端子ＳＬＴ３の下には、検査用薄膜トランジスタＱＤＴｒ３のドレイン電極とソース線ＳＬ３とを接続する配線ＤＲＳＬ３が配置されている。配線ＤＲＳＬ３は、コンタクト部ＣＮＴ３においてソース線ＳＬ３および端子ＳＬＴ３とで接続されている。配線ＤＲＳＬ３の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ３のドレイン電極の幅よりも広く、端子ＳＬＴ３の幅よりも狭くなっている。
【００３７】
端子ＳＬＴ７下に位置する検査用薄膜トランジスタＱＤＴｒ７のゲート電極は金属層Ｍ１で形成される配線ＴＧＷ２と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ７のソース電極は金属層Ｍ２で形成される配線ＤＲＷ３と同じ層の金属膜と連続して形成されている。なお、金属層Ｍ１で形成される配線ＤＲＷ３は、コンタクト部ＣＮＴ３Ｓにおいて金属層Ｍ２で形成される配線ＤＲＷ３と接続されている。検査用薄膜トランジスタＱＤＴｒ７のドレイン電極は、金属層Ｍ２で形成される配線ＤＲＷ３と同じ層の金属膜で形成されている。また、端子ＳＬＴ７の下には、検査用薄膜トランジスタＱＤＴｒ７のドレイン電極とソース線ＳＬ７とを接続する配線ＤＲＳＬ７が配置されている。配線ＤＲＳＬ７は、コンタクト部ＣＮＴ７においてソース線ＳＬ７および端子ＳＬＴ７とで接続されている。配線ＤＲＳＬ７の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ７のドレイン電極の幅よりも広く、端子ＳＬＴ７よりも狭くなっている。また、端子ＳＬＴ７下に位置する配線ＤＢＷ２の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ７のソース電極の幅よりも広く端子ＳＬ７Ｔの幅よりも狭くなっている。なお、端子ＳＬＴ７の下に配線ＴＧＷ２の一部とソース線ＳＬ７の一部が配置されているため、配線ＤＲＷ３の幅が狭くなっているところがある。また、金属層Ｍ１で形成される配線ＤＲＷ３はコンタクト部ＣＮＴ７Ｓにおいて金属層Ｍ２で構成される配線ＤＲＷ３と接続される。コンタクト部ＣＮＴ７Ｓは端子ＳＬ７の下に配置されている。このため、検査用薄膜トランジスタＱＤＴｒ７は、端子ＳＬＴ７の左端近くではなく中央付近に配置されている。また、コンタクト部ＣＮＴ７は端子ＳＬＴ７の右端から左側によって配置されている。
【００３８】
図１４は、図６中の太い実線で四角く囲った（ｆ）部分を拡大したレイアウトパターン図である。透明導電膜（ＩＴＯ）で形成された端子ＳＬＴ４，ＳＬＴ８の下には、それぞれ検査用薄膜トランジスタＱＤＴｒ４，ＱＤＴｒ８が配置されている。端子ＳＬＴ４下に位置する検査用薄膜トランジスタＱＤＴｒ４のゲート電極は金属層Ｍ１で形成される配線ＴＧＷ１と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ４のソース電極は金属層Ｍ２で形成される配線ＤＲＷ２と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ４のドレイン電極は、金属層Ｍ２で形成される配線ＤＲＷ２と同じ層の金属膜で形成されている。また、端子ＳＬＴ４の下には、検査用薄膜トランジスタＱＤＴｒ４のドレイン電極とソース線ＳＬ４とを接続する配線ＤＲＳＬ４が配置されている。配線ＤＲＳＬ４は、コンタクト部ＣＮＴ４においてソース線ＳＬ４および端子ＳＬＴ４とで接続されている。配線ＤＲＳＬ４の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ４のドレイン電極の幅よりも広く、端子ＳＬＴ４の幅よりも狭くなっている。
【００３９】
端子ＳＬＴ８下に位置する検査用薄膜トランジスタＱＤＴｒ８のゲート電極は金属層Ｍ１で形成される配線ＴＧＷ２と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ８のソース電極は金属層Ｍ２で形成される配線ＤＧＷ３と同じ層の金属膜と連続して形成されている。検査用薄膜トランジスタＱＤＴｒ８のドレイン電極は、金属層Ｍ２で形成される配線ＤＧＷ３と同じ層の金属膜で形成されている。また、端子ＳＬＴ８の下には、検査用薄膜トランジスタＱＤＴｒ８のドレイン電極とソース線ＳＬ８とを接続する配線ＤＲＳＬ８が配置されている。配線ＤＲＳＬ８は、コンタクト部ＣＮＴ８においてソース線ＳＬ８および端子ＳＬＴ８とで接続されている。配線ＤＲＳＬ８の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ７のドレイン電極の幅よりも広く、端子ＳＬＴ７よりも狭くなっている。また、端子ＳＬＴ７下に位置する配線ＤＢＷ２の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ８のソース電極の幅よりも広く端子ＳＬ７８の幅よりも狭くなっている。なお、端子ＳＬＴ８の下に配線ＴＧＷ２の一部が配置されているため、配線ＤＧＷ３の幅が狭くなっているところがある。このため、検査用薄膜トランジスタＱＤＴｒ８は、端子ＳＬＴ８の左端近くではなく中央付近に配置されている。また、コンタクト部ＣＮＴ８は端子ＳＬＴ８の右端から左側によって配置されている。
【００４０】
端子ピッチが９μｍ程度、端子幅が１８μｍ程度、配線幅が４μｍ程度であると、隣接するソース線に対応する端子（例えば端子ＳＬＴ１、ＳＬＴ２）はＸ方向において重なってしまう。そのため、端子をＹ方向にずらして配置している。また、Ｘ方向で隣接する端子（例えば、端子ＳＬＴ１、ＳＬＴ５）の間にも配線を通すため、３端子分の間隔をあけている。すなわち、端子は４段千鳥配置としている。したがって、出力端子領域の幅（Ｙ方向）が広くなり、入力端子領域と出力端子領域の間隔（Ｙ方向）が狭くなってしまう。しかし、本実施例のように端子下に検査回路のトランジスタを設けることによって、特許文献１と同じ等価回路でトランジスタサイズがそのままでもコンパクトになり、入力端子領域の出力端子領域側の端よりも出力端子領域側に検査回路が配置可能となる。
【００４１】
トランジスタを配置するために端子（ＩＴＯ）とのコンタクト面積を小さくして、端子（ＩＴＯ）下に金属膜が配置されるようにドレイン電極と接続される配線の幅および隣接配線の幅を部分的に拡大している。これによって、ＡＣＦ導電粒子の圧痕が観察でき導電粒子数の管理が可能となる。
【００４２】
＜変形例１＞
実施例１に係る表示装置の第１の変形例（変形例１）について説明する。本変形例は、実施例１に係る表示装置とは端子を形成する透明導電膜（ＩＴＯ）の大きさが異なるだけである。図１５Ａは、実施例１に係る表示装置の変形例を示すレイアウト図である。実施例１の図６中の太い実線で四角く囲った（ｃ）部分を拡大したレイアウトパターン図である。すなわち、図１５Ａは、実施例１の図１０Ａに対応する図である。図１５Ｂは、図１５Ａ中の検査用薄膜トランジスタ部分を拡大したレイアウトパターン図である。
【００４３】
透明導電膜（ＩＴＯ）で形成された端子ＳＬＴ１１，ＳＬＴ５１の下には、検査用薄膜トランジスタＱＤＴｒ１，ＱＤＴｒ５は配置されていない。実施例１では、端子ＳＬＴ１、ＳＬＴ５を形成する透明導電膜は図１５のＤ−Ｄ線まで延在していた。一方、本変形例では、端子ＳＬＴ１１、ＳＬＴ５１を形成する透明導電膜は検査用薄膜トランジスタＱＤＴｒ１，ＱＤＴｒ５のそれぞれ手前までしか延在していない。
【００４４】
図１６は、図１５ＡにおけるＣ−Ｃ断面図である。端子ＳＬＴ１１が検査用薄膜トランジスタＱＤＴｒ１の上まで延在してないことを除き、実施例１の図１１と同じである。
端子の下に検査用薄膜トランジスタが配置されていないので、ＩＣドライバの強圧着時にＡＣＦ導電粒子が、端子を形成する透明導電膜（ＩＴＯ）をクラックさせたとしても、各バンプ電位と検査用薄膜トランジスタとのショートの防止が可能となる。
【００４５】
＜変形例２＞
実施例１に係る表示装置の第２の変形例（変形例２）について説明する。本変形例は、実施例１に係る表示装置とは検査用薄膜トランジスタＱＤＴｒの配置が異なる。すなわち、実施例１では、検査用薄膜トランジスタＱＤＴｒは端子の下に配置されている。一方、変形例２では、検査用薄膜トランジスタＱＤＴｒは端子の横にずらして配置されている。
図１７は変形例２の液晶表示装置における点灯検査回路の回路構成図である。図１７の回路構成図はレイアウト配置も併せて示している。実施例１の図５に比べて、検査用薄膜トランジスタＱＤＴｒの配置が異なるだけである。すなわち、検査用薄膜トランジスタＱＤＴｒが端子の横（Ｘ方向）にずらして配置されている。
【００４６】
図１８は変形例２の液晶表示装置における点灯検査回路のレイアウトパターン図である。半導体チップの入力端子群が接続される入力端子領域ＩＴＡＲおよび配線領域ＷＡＲは、実施例１の図６と同じである。半導体チップの出力端子群が接続される出力端子領域（検査用トランジスタ領域）ＩＴＡＲのレイアウトパターンが実施例１とは異なる。なお、図１８では、１２個の端子、１２個の検査用薄膜トランジスタおよびそれらに付随する配線、コンタクトを１組のレイアウトパターンとして、そのレイアウトパターンが繰り返されている。
【００４７】
図１９Ａは、図１８中の太い実線で四角く囲った（ｃ）部分を拡大したレイアウトパターン図である。図１９Ｂは、図１９Ａ中の検査用薄膜トランジスタ部分を拡大したレイアウトパターン図である。透明導電膜（ＩＴＯ）で形成された端子ＳＬＴ１，ＳＬＴ５の横（Ｘ方向）にずらした位置に、それぞれ検査用薄膜トランジスタＱＤＴｒ１，ＱＤＴｒ５が配置されている。すなわち、端子ＳＬＴ１と端子ＳＬＴ５の間に検査用薄膜トランジスタＱＤＴｒ１が配置されている。これによって隣接する配線ＤＧＷ１，ＤＢＷ１，ＤＲＷ２等もＸ方向にずれて配置されている。したがって、配線ＤＧＷ１，ＤＢＷ１，ＤＲＷ２の一部は端子ＳＬＴ５の下に位置するように配置されている。検査用薄膜トランジスタＱＤＴｒ１のドレイン電極とソース線ＳＬ１とを接続する配線ＤＲＳＬ１の一部も端子ＳＬＴ１からＸ方向にずれて配置されている。配線ＤＲＳＬ１は、金属層Ｍ１で形成されるソース線ＳＬ１と端子ＳＬＴ１とコンタクト部ＣＮＴ１で接続されている。端子ＳＬＴ１の下に位置する配線の幅（Ｘ方向の長さ）は端子ＳＬＴ１の外に位置する配線の幅よりも広く、端子ＳＬＴ１の幅よりも狭くなっている。
【００４８】
端子ＳＬＴ５の下には、検査用薄膜トランジスタＱＤＴｒ５のドレイン電極とソース線ＳＬ５とを接続する配線ＤＲＳＬ５が配置されている。配線ＤＲＳＬ５は、金属層Ｍ１で形成されるソース線ＳＬ５と端子ＳＬＴ５とコンタクト部ＣＮＴ５で接続されている。配線ＤＲＳＬ５の幅（Ｘ方向の長さ）は検査用薄膜トランジスタＱＤＴｒ５のドレイン電極の幅よりも広く、端子ＳＬＴ５よりも狭くなっている。また、端子ＳＬＴ５下に位置する配線ＤＲＷ２の幅（Ｘ方向の長さ）は端子ＳＬＴ５の外に位置する配線の幅よりも広く、端子ＳＬＴ５の幅よりも狭くなっている。
【００４９】
端子の下に検査用薄膜トランジスタが配置されていないので、ＩＣドライバの強圧着時にＡＣＦ導電粒子が、端子を形成する透明導電膜（ＩＴＯ）をクラックさせたとしても、各バンプ電位と検査用薄膜トランジスタとのショートの防止が可能となる。
【実施例２】
【００５０】
図２０は実施例２の液晶表示装置における点灯検査回路の回路構成図である。図２０の回路構成図はレイアウト配置も併せて示している。実施例２は、実施例１とは異なり検査用薄膜トランジスタＱＤＴｒを出力端子領域ＯＴＡＲに配置せず、出力端子領域ＯＴＡＲにおける入力端子領域ＩＴＡＲ側の端よりも左側（Ｙ方向の負方向）に配置している。
配線ＴＧ１は、実施例１と同様にＸ方向に延在しているが、実施例１と異なり入力端子領域ＩＴＡＲ側に配置されている。配線ＤＲＷ，ＤＧＷ，ＤＢＷは、実施例１と異なり２組ずつＸ方向に延在している。ソース線ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４，ＳＬ５，ＳＬ６は、実施例１と同様にＹ方向に延在している。端子ＳＬＴ１，ＳＬＴ２，ＳＬＴ３，ＳＬＴ４，ＳＬＴ５，ＳＬＴ６は、実施例１と同様に４段千鳥配置になっている。
【００５１】
検査用薄膜トランジスタＱＤＴｒのゲート電極を構成する金属層Ｍ１は、Ｘ方向およびＹ方向に延在する配線ＴＧ１、並びにＸ方向に延在する配線ＤＲＷ，ＤＧＷ，ＤＢＷに使用されている。また、ソース線ＳＬ１，ＳＬ３，ＳＬ５には、実施例１と同様に金属層Ｍ１が使用されている。一方、検査用薄膜トランジスタＱＤＴｒのソース電極およびドレイン電極を構成する金属層Ｍ２は、Ｘ方向に延在する配線ＤＲＷ，ＤＧＷ，ＤＢＷに使用されている。また、ソース線ＳＬ２，ＳＬ４，ＳＬ６には、実施例１と同様に金属層Ｍ２が使用されている。なお、金属層Ｍ１と金属層Ｍ２は形成される層が異なるため、近接して配置することができる。図２０に示す黒丸は、実施例１の図５と同様に金属層Ｍ１と金属層Ｍ２とを接続するコンタクトを示している。端子ＳＬＴ１では、検査用薄膜トランジスタＱＤＴｒのドレイン電極に同層で接続された金属層Ｍ２と金属層Ｍ１で形成されたソース線ＳＬ１とが接続されている。端子ＳＬＴ２，ＳＬＴ４，ＳＬＴ６では、金属層Ｍ１で形成された配線ＤＳＬ２，ＤＳＬ４，ＤＳＬ６と金属層Ｍ２で形成されたソース線ＳＬ２，ＳＬ４，ＳＬ６とそれぞれ接続されている。端子ＳＬＴ３，ＳＬＴ５では、金属層Ｍ１で形成された配線ＤＳＬ３，ＤＳＬ５およびソース線ＳＬ３，ＳＬ５と接続されている。実施例１と同様に、図２０において、端子ＳＬ１Ｔ，ＳＬ５Ｔの左端から端子ＳＬ４Ｔの右端がＩＣドライバ３００（半導体チップ）の出力端子群が接続される領域ＯＴＡＲである。なお、領域ＯＴＡＲは図示されているよりも広くＸ方向に延在している。
【００５２】
図２１は実施例２の液晶表示装置における点灯検査回路のレイアウトパターン図である。図２１はＩＣドライバ３００の半導体チップの一端ＣＬＥが位置する部分と半導体チップの他端ＣＲＥが位置する部分との間の点灯検査回路のレイアウトパターンを示している。図２１の左側から順に、半導体チップの入力端子群が接続される入力端子領域ＩＴＡＲ、配線領域ＷＡＲ、半導体チップの出力端子群が接続される出力端子領域ＩＴＡＲが配置されている。入力端子領域ＩＴＡＲと配線領域ＷＡＲは重なり合っている。また、入力端子領域ＩＴＡＲに検査用トランジスタの一部が配置されている。なお、図２１では、１２個の端子、１２個の検査用薄膜トランジスタおよびそれらに付随する配線、コンタクトを１組のレイアウトパターンとして、そのレイアウトパターンが繰り返されている。
【００５３】
実施例１と同様に端子ピッチが狭いので、実施例２では検査用薄膜トランジスタＱＤＴｒをＹ方向に並べて５個配置している。しかし、検査用薄膜トランジスタＱＤＴｒ５，ＱＤＴｒ６および配線ＴＧ１、ＤＢＷは、入力端子領域ＩＴＡＲに配置されてしまう。入力端子領域ＩＴＡＲの端子（入力端子）の下には、フレキシブル配線基板５００に接続される端子と接続するための配線（入力配線）が配置されている。入力端子を従来と同様な構成にするときは、金属層Ｍ１，Ｍ２以外の第三層目の配線を設けて入力配線とする。一方、入力配線と入力端子の接続領域（コンタクト領域）を小さくする（コンタクト領域を半導体チップの一端ＣＬＥに近い側に形成する）と、検査用薄膜トランジスタＱＤＴｒ５，ＱＤＴｒ６および配線ＴＧ１を入力端子の下に配置することができる。
【００５４】
図２２は、図２１中の太い実線で四角く囲ったＥ部分を拡大したレイアウトパターン図である。金属層Ｍ２で形成される配線ＤＲＷは半導体層ＰＳの上をＸ方向に延在している。また、金属層Ｍ２で形成され、検査用薄膜トランジスタＱＤＴｒのドレイン電極ＤＴ１と接続する配線ＤＲＳＬ１はＹ方向に延在している。また、半導体層ＰＳもＸ方向に延在している。金属層Ｍ１で形成される配線ＴＧＷ１と同層で連続して接続されるゲート電極ＧＴ１と、金属層Ｍ２で形成される配線ＤＲＷと同層で連続して接続されるソース電極ＳＴ１と、金属層Ｍ２で形成される配線ＤＲＳＬ１と同層で連続して接続されるドレイン電極ＤＴ１とで、検査用薄膜トランジスタＱＤＴｒ１が形成されている。検査用薄膜トランジスタＱＤＴｒ１の両隣には、金属層Ｍ１で形成される配線ＤＳＬ６、ＤＳＬ２がＹ方向に延在している。
【００５５】
図２３は、図２２におけるＦ−Ｆ断面図である。ＴＦＴ基板１００の上に検査用薄膜トランジスタＱＤＴｒ１のゲート電極ＧＴ１（配線ＴＧＷ１）が金属層Ｍ１で形成されている。ゲート電極ＧＴ１の上に絶縁膜ＧＩを介して半導体層ＰＳが形成されている。半導体層ＰＳの上にソース電極ＳＴ１およびドレイン電極ＤＴ１が形成されている。ドレイン電極ＤＴ１と配線ＤＳＬ１とは金属層Ｍ２で一体に形成されている。ソース電極ＳＴ１、ドレイ電極ＤＴ１、配線ＤＳＬ１の上にパッシベーション膜（絶縁膜）ＰＶが形成されている。
【００５６】
本実施例のように入力端子下に検査回路のトランジスタの一部を設けることによって、特許文献１と同じ等価回路でトランジスタサイズがそのままでもコンパクトになり、出力端子領域の入力端子領域側の端よりも入力端子領域側に検査回路が配置可能となる。
【００５７】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
【符号の説明】
【００５８】
ＳＵＢ…基板
ＴＴｒ…検査用薄膜トランジスタ
ＴＧ、Ｔ１，Ｔ２，Ｔ３…検査用端子
ＴＧＷ、Ｔ１Ｗ、Ｔ２Ｗ、Ｔ３Ｗ…配線
Ｌ…配線
ＤｒＡＲ…半導体チップ搭載領域
ＩＴＡＲ…入力端子領域
ＯＴＡＲ…出力端子領域
【図１】
2014153493.tif 000003
【図２】
2014153493.tif 000004
【図３】
2014153493.tif 000005
【図４】
2014153493.tif 000006
【図５】
2014153493.tif 000007
【図６】
2014153493.tif 000008
【図７】
2014153493.tif 000009
【図８】
2014153493.tif 000010
【図９】
2014153493.tif 000011
【図１０Ａ】
2014153493.tif 000012
【図１０Ｂ】
2014153493.tif 000013
【図１０Ｃ】
2014153493.tif 000014
【図１１】
2014153493.tif 000015
【図１２】
2014153493.tif 000016
【図１３】
2014153493.tif 000017
【図１４】
2014153493.tif 000018
【図１５Ａ】
2014153493.tif 000019
【図１５Ｂ】
2014153493.tif 000020
【図１６】
2014153493.tif 000021
【図１７】
2014153493.tif 000022
【図１８】
2014153493.tif 000023
【図１９Ａ】
2014153493.tif 000024
【図１９Ｂ】
2014153493.tif 000025
【図２０】
2014153493.tif 000026
【図２１】
2014153493.tif 000027
【図２２】
2014153493.tif 000028
【図２３】
2014153493.tif 000029