(57)【要約】【課題】ＩＧＢＴの特性に影響を与えることなく、還流ダイオードのリカバリー電流を制御することができる半導体装置と、その製造方法とを提供する。【解決手段】Ｎ−型の半導体基板１では、ＩＧＢＴ形成領域１５にＩＧＢＴ２１が形成され、還流ダイオード形成領域１６に還流ダイオード２２が形成されている。還流ダイオード２２は、アノード領域２ｂおよびカソード領域１０を備え、カソード領域１０は、ＩＧＢＴ形成領域１５を金属マスクで遮蔽した状態で半導体基板１の他方の表面から水素（Ｈ＋）を照射し、Ｎ−型の半導体基板１をドナー化することによって形成される。【選択図】図４
2014175517.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１主表面および第２主表面を有する所定導電型の半導体基板と、
前記半導体基板において、互いに隣接するように規定された第１領域および第２領域と、
前記第１領域に形成され、前記第１主表面側をエミッタとし、前記第２主表面側をコレクタとする絶縁ゲート型バイポーラトランジスタと、
前記第２領域に形成され、前記第１主表面側をアノードとし、前記第２主表面側をカソードとする還流ダイオードと
を備え、
前記第１領域を除く態様で、前記第２領域に結晶欠陥が形成された、半導体装置。
【請求項２】
前記還流ダイオードは、前記第２主表面側に形成されたカソード領域を含み、
前記カソード領域の不純物濃度は、前記半導体基板における所定導電型の領域の部分の不純物濃度よりも高く、
前記結晶欠陥は前記カソード領域に形成された、請求項１記載の半導体装置。
【請求項３】
前記結晶欠陥は、前記カソード領域と前記アノードとの間に位置する、前記半導体基板における前記所定導電型の領域の部分に形成された、請求項２記載の半導体装置。
【請求項４】
互いに対向する第１主表面および第２主表面を有する第１導電型の半導体基板を用意する工程と、
前記半導体基板において互いに隣接する第１領域および第２領域を規定し、前記第１領域における前記第２主表面側にベース領域を形成し、前記第２領域における前記第１主表面側にアノード領域を形成する工程と、
前記第１領域における前記第２主表面側にエミッタ領域を形成する工程と、
前記第１領域において、前記ベース領域にチャネルを形成することにより、前記エミッタ領域と前記半導体基板における第１導電型の領域の部分とを電気的に導通させるゲート電極部を形成する工程と、
前記第１領域における前記第２主表面側にコレクタ領域を形成する工程と、
前記第１領域を除く態様で前記第２領域に水素（Ｈ＋）を照射する工程と
を備えた、半導体装置の製造方法。
【請求項５】
前記水素（Ｈ＋）を照射する工程は、前記半導体基板の部分をドナー化させて結晶欠陥を有するカソード領域を形成する工程を含む、請求項４記載の半導体装置の製造方法。
【請求項６】
前記水素（Ｈ＋）を照射する工程は、前記カソード領域と前記アノード領域との間に位置する、前記半導体基板における前記第１導電型の領域の部分に、結晶欠陥を形成する工程を含む、請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１領域および前記第２領域のそれぞれの前記第２主表面側に、第２導電型の不純物領域を形成する工程を備え、
前記コレクタ領域を形成する工程では、前記不純物領域のうち前記第１領域に位置する部分が前記コレクタ領域として形成され、
前記水素（Ｈ＋）を照射する工程では、前記不純物領域のうち前記第２領域に位置する部分に、前記第２導電型を反転させる所定のドーズ量をもって照射することによって前記カソード領域が形成される、請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記水素（Ｈ＋）を照射する工程は、前記第１領域を金属マスクで覆った状態で照射される、請求項４〜７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、逆導通型絶縁ゲート型バイポーラトランジスタを備えた半導体装置と、その製造方法とに関するものである。
【背景技術】
【０００２】
近年、省エネルギーの観点から、家電製品や産業用電力装置の制御などにインバータ回路が広く用いられるようになってきている。インバータ回路では、パワー半導体デバイスによって、電圧または電流のオンとオフを繰り返すことにより電力の制御が行われる。定格電圧が３００Ｖ以上の電圧では、その特性から、主に絶縁ゲート型バイポーラトランジスター（Insulated Gate Bipolar Transistor：以下、「ＩＧＢＴ」と記す。）が、スイッチング素子として用いられている。
【０００３】
インバータ回路は、主に誘導モーター等の誘導性負荷を駆動させるのに用いられることが多い。その場合、誘導性負荷から逆起電力が発生するため、その逆起電力から生じる電流を還流させるための還流ダイオードが必要とされる。通常のインバータ回路は、ＩＧＢＴと還流ダイオードとが並列に接続されたものから構成されるが、インバータ装置の小型軽量化を目指して、ＩＧＢＴと還流ダイオードを同一基板に形成することでワンチップ化した逆導通型絶縁ゲート型バイポーラトランジスター（以下、「逆導通型ＩＧＢＴ」と記す。）が開発され、実用化されている。なお、この技術分野の半導体装置を開示した特許文献の例として、特許文献１〜４がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−０１０４１４号公報
【特許文献２】国際公開ＷＯ２００７／０５５３５２号
【特許文献３】特開平１０−０７４９５９号公報
【特許文献４】特開２０１２−０２３３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
逆導通型ＩＧＢＴでは、ＩＧＢＴのベース領域が還流ダイオードのアノード領域とされる。この逆導通型ＩＧＢＴのアノード領域の不純物濃度は、従来の環流ダイオードのアノード領域の不純物濃度よりも高く、また、アノード領域の深さ（拡散深さ）も深くなっている。このため、逆導通型ＩＧＢＴがリカバリー動作をする際に、従来の還流ダイオードに比べてリカバリー電流が大きくなってしまう。そのリカバリー電流を抑制するために、逆導通型ＩＧＢＴでは、電子線等を照射することによってライフタイムを制御する必要がある。
【０００６】
しかしながら、逆導通型ＩＧＢＴでは、ＩＧＢＴと還流ダイオードとが同一基板に形成されてワンチップ化されているため、電子線の照射を行うと、還流ダイオードだけでなく、ＩＧＢＴの特性も変動してしまうという問題があった。
【０００７】
本発明は、上記問題点を解決するためになされたものであり、一つの目的は、ＩＧＢＴの特性に影響を与えることなく、還流ダイオードのリカバリー電流を制御することができる半導体装置を提供することであり、他の目的は、そのような半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、所定導電型の半導体基板と第１領域および第２領域と絶縁ゲート型バイポーラトランジスタと還流ダイオードとを備えている。所定導電型の半導体基板は、互いに対向する第１主表面および第２主表面を有する。第１領域および第２領域は、半導体基板において、互いに隣接するように規定されている。絶縁ゲート型バイポーラトランジスタは、第１領域に形成され、第１主表面側をエミッタとし、第２主表面側をコレクタとする。還流ダイオードは、第２領域に形成され、第１主表面側をアノードとし、第２主表面側をカソードとする。第１領域を除く態様で、第２領域に結晶欠陥が形成されている。
【０００９】
本発明に係る半導体装置の製造方法は、以下の工程を備えている。互いに対向する第１主表面および第２主表面を有する第１導電型の半導体基板を用意する。半導体基板において互いに隣接する第１領域および第２領域を規定し、第１領域における第２主表面側にベース領域を形成し、第２領域における第１主表面側にアノード領域を形成する。第１領域における第２主表面側にエミッタ領域を形成する。第１領域において、ベース領域にチャネルを形成することにより、エミッタ領域と半導体基板における第１導電型の領域の部分とを電気的に導通させるゲート電極部を形成する。第１領域における第２主表面側にコレクタ領域を形成する。第１領域を除く態様で第２領域に水素（Ｈ＋）を照射する。
【発明の効果】
【００１０】
本発明に係る半導体装置によれば、絶縁ゲート型バイポーラトランジスタの電気特性に影響を与えることなく、還流ダイオードのリカバリ電流を制御することができる。
【００１１】
本発明に係る半導体装置の製造方法によれば、絶縁ゲート型バイポーラトランジスタの電気特性に影響を与えることなく、還流ダイオードのリカバリ電流を制御することができる半導体装置を製造することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係る逆導通型ＩＧＢＴを備えた半導体装置が適用されるインバータ装置のインバータ回路を示す図である。
【図２】同実施の形態において、逆導通型ＩＧＢＴを備えた半導体装置の構造を模式的に示す断面図である。
【図３】同実施の形態において、逆導通型ＩＧＢＴを備えた半導体装置の平面パターンの一例を示す平面図である。
【図４】同実施の形態において、図３に示す断面線ＩＶ−ＩＶにおける断面図である。
【図５】同実施の形態において、逆導通型ＩＧＢＴを備えた半導体装置の動作を説明するための第１の断面図である。
【図６】同実施の形態において、逆導通型ＩＧＢＴを備えた半導体装置の動作を説明するための第２の断面図である。
【図７】同実施の形態において、還流ダイオードのリカバリー動作を説明するためのグラフである。
【図８】比較例に係る逆導通型ＩＧＢＴを備えた半導体装置の構造を示す断面図である。
【図９】本発明の実施の形態２に係る、逆導通型ＩＧＢＴを備えた半導体装置の製造方法の一工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【発明を実施するための形態】
【００１３】
はじめに、半導体装置が適用される、誘導性負荷を制御するインバータ装置のインバータ回路を図１に示す。図１に示すように、インバータ装置では、誘導モータ等の誘導性負荷３２への電力を供給するＩＧＢＴ２１と、誘導性負荷３２からの還流電流の通路として還流ダイオード２２とが設けられている。ＩＧＢＴ２１と還流ダイオード２２とは並列に接続されている。図２に示すように、本半導体装置は、ＩＧＢＴ２１と還流ダイオード２２を同一の半導体基板１に形成することでワンチップ化した逆導通型ＩＧＢＴ２０とされる。
【００１４】
半導体基板１では、ＩＧＢＴ形成領域１５と還流ダイオード形成領域１６とが互いに隣接するように規定されている。半導体基板１の一方の主表面におけるＩＧＢＴ形成領域１５では、エミッタ電極８ａが形成され、還流ダイオード形成領域１６では、アノード電極８ｂが形成されている。エミッタ電極８ａとアノード電極８ｂとは、同じ導電膜から形成されている。半導体基板１の他方の主表面におけるＩＧＢＴ形成領域１５では、コレクタ電極１１ａが形成され、還流ダイオード形成領域１６では、カソード電極１１ｂが形成されている。コレクタ電極１１ａとカソード電極１１ｂとは、同じ導電膜から形成されている。
【００１５】
以下、逆導通型ＩＧＢＴ２０を備えた半導体装置の構造とその製造方法について具体的に説明する。
【００１６】
実施の形態１
実施の形態１では、逆導通型ＩＧＢＴを備えた半導体装置の構造について説明する。図３および図４に示すように、半導体基板１では、互いに隣接するようにＩＧＢＴ形成領域１５と還流ダイオード形成領域１６とが規定されている。Ｎ−型の半導体基板１におけるＩＧＢＴ形成領域１５では、一方の表面（半導体基板１の一方の主表面）から所定の深さにわたりｐベース領域２ａが形成されている。そのｐベース領域２ａの表面から、ｐベース領域２ａよりも浅い領域にわたりＮ＋型のエミッタ領域３が形成されている。
【００１７】
エミッタ領域３の表面からエミッタ領域３およびｐベース領域２ａを貫通して半導体基板１のＮ−型の領域に達するトレンチ４が形成されている。そのトレンチ４内に、ゲート酸化膜５を介在させてトレンチゲート電極６が形成されている。そのトレンチゲート電極６を覆うように、絶縁膜７が形成されている。さらに、その絶縁膜７を覆うように、エミッタ電極８ａが形成されている。
【００１８】
ＩＧＢＴ形成領域１５における他方の表面（半導体基板１の他方の主表面）から所定の深さにわたりｐコレクタ領域９ａが形成されている。そのｐコレクタ領域９ａに接触するように、コレクタ電極１１ａが形成されている。なお、図４では、絶縁膜７はエミッタ領域３を覆うように形成されているが、エミッタ電極８ａは、図示されない領域においてエミッタ領域３に電気的に接続されるように形成されている。
【００１９】
一方、Ｎ−型の半導体基板１における還流ダイオード形成領域１６では、一方の表面（半導体基板１の一方の主表面）から所定の深さにわたりアノード領域２ｂが形成されている。そのアノード領域２ｂに接触するようにアノード領域２ｂ上にアノード電極８ｂが形成されている。還流ダイオード形成領域１６における他方の表面（半導体基板１の他方の主表面）から所定の深さにわたりＮ＋型のカソード領域１０が形成されている。カソード領域１０に接触するように、カソード電極１１ｂが形成されている。エミッタ電極８ａとアノード電極８ｂとは同じ導電膜から形成されている。また、コレクタ電極１１ａとカソード電極１１ｂも、同じ導電膜から形成されている。
【００２０】
さらに、逆導通型ＩＧＢＴ２０では、ＩＧＢＴ形成領域１５を除く態様で、還流ダイオード形成領域１６に結晶欠陥が形成されている。すなわち、カソード領域１０に結晶欠陥が形成されている。また、アノード領域２ｂと半導体基板１におけるＮ−型の領域との境界の近傍に位置する半導体基板１のＮ−型の領域の部分に、結晶欠陥が局所ライフタイム制御領域１２として形成されている。後述するように、カソード領域１０は、ＩＧＢＴ形成領域１５を金属マスクで遮蔽した状態で半導体基板１の他方の表面から水素（Ｈ＋）を照射し、Ｎ−型の半導体基板１をドナー化することによって形成される。
【００２１】
なお、上述した逆導通型ＩＧＢＴ２０では、ＩＧＢＴ形成領域１５に形成されているトレンチ４、ゲート酸化膜５およびトレンチゲート電極６と同様の構造が、還流ダイオード形成領域１６にも形成されているが、このような構造が形成されていなくてもよい。また、図３に示される平面パターンは一例であって、これに限られるものではない。
【００２２】
次に、上述した逆導通型ＩＧＢＴ２０の動作として、まず、ＩＧＢＴ２１のオン動作について説明する。エミッタ電極８ａとコレクタ電極１１ａとの間に、所定の正のコレクタ電圧ＶＣＥを印加した状態で、エミッタ電極８ａとトレンチゲート電極６との間に、ゲート電圧ＶＧＥとして、所定のしきい値電圧以上の電圧を印加してトレンチゲート電極６をオン状態にする。
【００２３】
このとき、図５に示すように、トレンチゲート電極６の近傍に位置するＰベース領域２ａの部分において、導電型がｐ型からｎ型へ反転してチャネルが形成され、このチャネルを通じてエミッタ電極８ａから、半導体基板１におけるＮ−型の領域（Ｎ−型半導体層）へ、電子４２が注入される。注入された電子によって、ｐコレクタ領域９ａとＮ−型の半導体基板１の領域との間が順バイアス状態とされ、ｐコレクタ領域９ａから半導体基板１におけるＮ−型の領域へ正孔（ホール）４１が注入されて、半導体基板１におけるＮ−型の領域の抵抗値が大幅に下がる。これにより、ＩＧＢＴ２１のオン抵抗が大幅に下がり、電流容量は増大して、ＩＧＢＴ２１がオン状態になる。
【００２４】
次に、ＩＧＢＴ２１がオン状態からオフ状態にターンオフする場合の動作について説明する。ゲート電圧ＶＧＥとして、０Ｖまたは負の電圧（逆バイアス）を印加することにより、ｐベース領域２ａに形成されていたチャネルが消滅して、半導体基板１におけるＮ−型の領域（Ｎ−型半導体層）への電子の注入が止まる。その後、半導体基板１におけるＮ−型の領域に蓄積されていた電子と正孔（ホール）は、それぞれコレクタ電極１１ａとエミッタ電極８とに向かって流れるか、または、電子と正孔とが再結合して消滅し、最終的にＩＧＢＴ２１がオフ状態になる。
【００２５】
次に、還流ダイオード２２のオン動作について説明する。アノード電極８ｂとカソード電極１１ｂとの間に、所定のしきい値電圧を超える順バイアス電圧（アノード電圧ＶＡＫ）を印加することにより、図６に示すように、アノード領域２ｂから半導体基板１におけるＮ−型の領域に正孔（ホール）４１が注入され、一方、カソード領域１０から電子４２が注入されて、順方向電圧（ＶＦ）が大幅に下がって電流が流れ、オン状態になる。
【００２６】
次に、還流ダイオードをオン状態からオフ状態にする場合の電流の変化（リカバリー動作）について説明する。図７は、還流ダイオードをオン状態からオフ状態にした場合の電流変化（リカバリー動作）を示すグラフである。図７に示すように、還流ダイオードに順方向電流（ＩＦ）が流れている状態から、逆方向の電圧（逆バイアス電圧）が印加された状態になると、ある期間（ＴＲＲ）に逆方向に電流が流れる。
【００２７】
この逆方向に流れる電流はリカバリー電流と称され、また、そのピーク値はＩＲＲと表記される。このリカバリー電流は還流ダイオードにとって損失となるため、その損失を低減するには、リカバリー電流を抑制する必要がある。リカバリー電流は、還流ダイオードが形成されている領域のライフタイムを制御することで、電子とホールの再結合が促されて、損失を抑制することができる。
【００２８】
上述した逆導通型ＩＧＢＴ２０では、還流ダイオード形成領域１６に結晶欠陥５１が形成されていることで、ＩＧＢＴ２１の動作に影響を与えることなく、還流ダイオードの損失を抑えることができる。このことについて、比較例に係る逆導通型ＩＧＢＴとの関係で説明する。
【００２９】
図８に示すように、比較例に係る逆導通型ＩＧＢＴ１２０では、Ｎ−型の半導体基板１０１におけるＩＧＢＴ形成領域１１５では、一方の表面から所定の深さにわたりｐベース領域１０２ａが形成され、そのｐベース領域１０２ａの表面から、ｐベース領域１０２ａよりも浅い領域にわたりＮ＋型のエミッタ領域１０３が形成されている。エミッタ領域１０３の表面からエミッタ領域１０３およびｐベース領域１０２ａを貫通して半導体基板１０１のＮ−型の領域に達するトレンチ１０４が形成されている。
【００３０】
そのトレンチ１０４内に、ゲート酸化膜１０５を介在させてトレンチゲート電極１０５が形成されている。トレンチゲート電極１０５を覆うように、絶縁膜１０７が形成され、さらに、その絶縁膜１０７を覆うように、エミッタ電極１０８ａが形成されている。ＩＧＢＴ形成領域１１５における他方の表面から所定の深さにわたりｐコレクタ領域１０９が形成され、そのｐコレクタ領域１０９に接触するように、コレクタ電極１１１ａが形成されている。
【００３１】
一方、Ｎ−型の半導体基板１０１における還流ダイオード形成領域１１６では、一方の表面から所定の深さにわたりアノード領域１０２ｂが形成され、そのアノード領域１０２ｂに接触するようにアノード電極１０８ｂが形成されている。還流ダイオード形成領域１６における他方の表面から所定の深さにわたりＮ＋型のカソード領域１１０が形成され、そのカソード領域１１０に接触するように、カソード電極１１１ｂが形成されている。
【００３２】
比較例に係る逆導通型ＩＧＢＴ１２０では、還流ダイオードの損失を低減するために、還流ダイオード形成領域１１６に、電子線を照射し、カソード領域１１０、半導体基板１０１におけるＮ−型の領域およびアノード領域１０２ｂのそれぞれに結晶欠陥１５１を形成することによって、還流ダイオードのライフタイムが制御されることになる。
【００３３】
しかしながら、比較例に係る逆導通型ＩＧＢＴ１２０では、製造コストの観点から、還流ダイオード形成領域１１６とともに、ＩＧＢＴ形成領域１１５にも電子線が照射される。このため、ｐコレクタ領域１０９、半導体基板１０１におけるＮ−型の領域およびｐベース領域１０２ａ等のそれぞれに結晶欠陥１５１が形成されることになる。
【００３４】
その結果、比較例におけるＩＧＢＴでは、キャリアのライフタイムが短くなってＩＧＢＴのオン電圧が上昇して導通損失が増加する一方、ターンオフする際のターンオフ損失が低減する。導通損およびターンオフ損失の特性（バランス）は、半導体装置が適用されるアプリケーションによって異なるため、ＩＧＢＴの導通損失およびターンオフ損失の特性が変動することは好ましくない。
【００３５】
比較例に対して実施の形態に係る逆導通型ＩＧＢＴ２０では、ＩＧＢＴ形成領域１５を謝した状態で、還流ダイオード形成領域１６に水素（Ｈ＋）が照射される。これにより、ＩＧＢＴ形成領域１５には、結晶欠陥は形成されず、還流ダイオード形成領域１６に結晶欠陥を有するＮ＋型のカソード領域１０および局所ライフタイム制御領域１２が形成されることになる。このため、ＩＧＢＴ２１がオン動作する際に流れる電子とホールの経路に結晶欠陥は形成されず、ＩＧＢＴ２１のオン動作に影響を与えることはない。その結果、ＩＧＢＴの電気特性に影響を与えることなく、還流ダイオードのリカバリー電流を制御することができる。
【００３６】
また、この場合、後述するように、水素（Ｈ＋）を照射することによって、Ｎ−型の半導体基板１をドナー化してＮ＋型のカソード領域１０を形成するのと、局所ライフタイム制御領域１２を形成するのを、同じステンレス製マスクを用いて形成することで、生産コストを抑えることができる。
【００３７】
さらに、実施の形態に係る逆導通型ＩＧＢＴ２０におけるＩＧＢＴ２１では、Ｎ＋型のエミッタ領域３およびトレンチゲート電極６等の直下にｐコレクタ領域９ａを形成することで、電子および正孔（ホール）が注入される経路を最短にすることができ、オン抵抗の上昇を防止することができる。また、還流ダイオード２２では、アノード領域２ｂの直下にＮ＋型のカソード領域１０を形成することで、電子および正孔（ホール）が注入される経路を最短にすることができ、順方向電圧（ＶＦ）の上昇を防止することができる。
【００３８】
実施の形態２
実施の形態２では、実施の形態１において説明した逆導通型ＩＧＢＴの製造方法について説明する。
【００３９】
まず、図９に示すように、Ｎ−型の半導体基板１が用意される。次に、図１０に示すように、半導体基板１の一方の主表面に、たとえば、ボロン（Ｂ）を所定の注入条件の下で注入することによって、ＩＧＢＴ形成領域１５では、ｐベース領域２ａが形成され、還流ダイオード形成領域１６では、アノード領域２ｂが形成される。こうして、この工程では、ｐベース領域２ａとアノード領域２ｂとが同時に形成される。
【００４０】
次に、所定の写真製版処理を施すことにより、エミッタ領域を形成するためのレジストパターン（図示せず）が形成される。次に、そのレジストパターンをマスクとして、たとえば、リン（Ｐ）またはヒ素（Ａｓ）を注入することにより、図１１に示すように、ＩＧＢＴ形成領域１５に、Ｎ＋型のエミッタ領域３が選択的に形成される。
【００４１】
次に、所定の写真製版処理を施すことにより、トレンチを形成するためのレジストパターン（図示せず）が形成される。次に、そのレジストパターンをマスクとしてエッチング処理を施すことにより、図１２に示すように、Ｎ＋型のエミッタ領域３およびベース領域２ａを貫通して、Ｎ−型の半導体基板１におけるＮ−型の領域に達するトレンチ４が形成される。このとき、トレンチ４は、ＩＧＢＴ形成領域１５と還流ダイオード形成領域１６との双方に形成される。また、トレンチ４の幅は、いずれも同じ幅とされる。
【００４２】
次に、たとえば、熱酸化処理を施すことにより、トレンチの側壁面等にゲート酸化膜となるシリコン酸化膜（図示せず）が形成される。次に、そのシリコン酸化膜を覆うように、ゲート電極となる、たとえば、ポリシリコン膜（図示せず）が形成される。次に、トレンチ内に位置するシリコン酸化膜およびポリシリコン膜を残して、半導体基板１の表面上に位置するシリコン酸化膜およびポリシリコン膜の部分が除去される。こうして、図１３に示すように、トレンチ４の側壁面上にゲート酸化膜５を介在させてトレンチゲート電極６が形成される。その後、トレンチゲート電極６を覆う絶縁膜７が形成される。なお、トレンチゲート電極６は、後述するエミッタ電極と電気的に接続されることになる。
【００４３】
次に、たとえば、スパッタ法等により、絶縁膜７等を覆うようにアルミニウムシリコン（Ａｌ−Ｓｉ）膜を形成することにより、図１４に示すように、ＩＧＢＴ形成領域１５では、エミッタ電極８ａが形成され、還流ダイオード形成領域１６では、アノード電極８ｂが形成される。こうして、この工程では、エミッタ電極８ａとアノード電極８ｂとが同時に形成される。次に、図１５に示すように、Ｎ−型の半導体基板１の厚みが所定の厚みになるまで、他方の主表面に研磨処理が施される。
【００４４】
次に、Ｎ−型の半導体基板１の他方の主表面の全面に、たとえば、ボロン（Ｂ）を注入することにより、図１６に示すように、ｐ型領域９が形成される。次に、図１７に示すように、ステンレス製マスク１３を用い、ＩＧＢＴ形成領域１５を遮蔽するようにそのステンレス製マスク１３を配置し、その状態で水素（Ｈ＋）１４が半導体基板１の他方の主表面に照射される。このとき、照射される水素（Ｈ＋）１４がｐ型領域９内に留まるように加速電圧が調整される。また、ｐ型領域９がｎ型に反転するように、水素（Ｈ＋）１４のドーズ量が調整される。
【００４５】
これにより、図１８に示すように、還流ダイオード形成領域１６では、他方の主表面に形成されていたｐ型領域がドナー化されてｎ型に反転し、結晶欠陥５１を含むＮ＋型のカソード領域１０が形成される。一方、水素（Ｈ＋）１４が照射されないＩＧＢＴ形成領域１５では、残されたｐ型領域９がｐコレクタ領域９ａとなる。
【００４６】
次に、ＩＧＢＴ形成領域１５を遮蔽するようにステンレス製マスク１３を配置した状態のままで、図１９に示すように、水素（Ｈ＋）１４が半導体基板１の他方の主表面に照射される。このとき、照射される水素（Ｈ＋）１４が、Ｎ−型の半導体基板１のＮ−型の領域における、ｐアノード領域２ｂとＮ−型の領域との境界近傍の部分にまで照射されるように、加速電圧が調整される。これにより、結晶欠陥５１を含む局所ライフタイム制御領域１２が形成される。
【００４７】
次に、たとえば、スパッタ法等により、ｐコレクタ領域９ａおよびＮ＋型のカソード領域１０を覆うようにアルミニウムシリコン膜を形成することにより、図２０に示すように、ＩＧＢＴ形成領域１５では、コレクタ電極１１ａが形成され、還流ダイオード形成領域１６では、カソード電極１１ｂが形成される。こうして、この工程では、コレクタ電極１１ａとカソード電極１１ｂとが同時に形成されて、逆導通型ＩＧＢＴの主要部分が完成する。
【００４８】
上述した逆導通型ＩＧＢＴの製造方法では、Ｎ−型の半導体基板１の他方の主表面の全面にｐ型領域９を形成し、ステンレス製マスク１３を用いて選択的に還流ダイオード形成領域１６に水素（Ｈ＋）が照射される。これにより、照射されたｐ型領域９の導電型がｎ型に反転してＮ＋型のカソード領域１０が形成される一方、照射されなかったｐ型領域９はｐコレクタ領域９ａとなる。その結果、Ｎ＋型のカソード領域１０とｐコレクタ領域９ａとを個々に注入法によって形成する場合と比べて、注入マスクを削減することができる。また、Ｎ＋型のカソード領域を形成する際のステンレス製マスク１３の位置ずれに対して、還流ダイオード２２およびＩＧＢＴ２１の電気特性への影響を最小に抑えることができる。こうして、上述した半導体装置の製造方法では、ＩＧＢＴ２１の電気特性に影響を与えることなく、還流ダイオード２２のリカバリー電流を制御することができる。
【００４９】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５０】
本発明は、ＩＧＢＴと還流ダイオードとが同一基板に形成された半導体装置に有効に利用される。
【符号の説明】
【００５１】
１  半導体基板、２ａ  ｐベース領域、２ｂ  アノード領域、３  エミッタ領域、４  トレンチ、５  トレンチゲート電極、６  ゲート酸化膜、７  絶縁膜、８ａ  エミッタ電極、８ｂ  アノード電極、９  ｐ型領域、９ａ  ｐコレクタ領域、１０  カソード領域、１１ａ  コレクタ電極、１１ｂ  カソード電極、１２  局所ライフタイム制御領域、１３  ステンレス製マスク、１４  水素（Ｈ＋）、１５  ＩＧＢＴ形成領域、１６  還流ダイオード形成領域、２０  逆導通型ＩＧＢＴ、２１  ＩＧＢＴ、２２  還流ダイオード、３１  インバータ回路、３２  誘導性負荷、４１  ホール、４２  電子、５１  結晶欠陥。
【図１】
2014175517.tif 000003
【図２】
2014175517.tif 000004
【図３】
2014175517.tif 000005
【図４】
2014175517.tif 000006
【図５】
2014175517.tif 000007
【図６】
2014175517.tif 000008
【図７】
2014175517.tif 000009
【図８】
2014175517.tif 000010
【図９】
2014175517.tif 000011
【図１０】
2014175517.tif 000012
【図１１】
2014175517.tif 000013
【図１２】
2014175517.tif 000014
【図１３】
2014175517.tif 000015
【図１４】
2014175517.tif 000016
【図１５】
2014175517.tif 000017
【図１６】
2014175517.tif 000018
【図１７】
2014175517.tif 000019
【図１８】
2014175517.tif 000020
【図１９】
2014175517.tif 000021
【図２０】
2014175517.tif 000022