(57)【要約】【課題】ＳｉＣ層とゲート絶縁膜との界面に余分な固定電荷を導入することなく、チャネル移動度が向上したＳｉＣ半導体装置を実現できるようにする。【解決手段】半導体装置は、基板１０１の上に設けられたＳｉＣ半導体層１１１と、ＳｉＣ半導体層１１１の上にゲート絶縁膜１１７を介して設けられたゲート電極１１５とを備えている。ゲート絶縁膜１１７は、ＳｉＣ半導体層１１１と接し、窒素を含む第１の膜１５１と、第１の膜１５１とゲート電極１１５との間に設けられた第２の膜１５２とを有している。ゲート絶縁膜１１７における窒素濃度のピークは、第１の膜１５１におけるＳｉＣ半導体層１１１との界面から間隔をおき、且つ５ｎｍ以内の位置に存在している。第１の膜１５１及び第２の膜１５２に含まれる炭素の濃度は、１原子％以下である。【選択図】図２
2014222735.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１の面に設けられ、第１導電型の第１領域と、第２導電型の第２領域と、前記第２領域により前記第１領域から分離された第１導電型の第３領域とを有するＳｉＣ半導体層と、
前記第３領域に接して設けられた第１オーミック電極と、
前記基板の前記第１の面と反対側の第２の面に設けられた第２オーミック電極と、
前記ＳｉＣ半導体層の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極とを備え、
前記ゲート絶縁膜は、前記ＳｉＣ半導体層と接し、窒素を含む第１の膜と、前記第１の膜と前記ゲート電極との間に設けられ、前記第１の膜よりも窒素濃度が低い第２の膜とを有し、
前記ゲート絶縁膜における窒素濃度のピークは、前記第１の膜における前記ＳｉＣ半導体層との界面から間隔をおき、且つ５ｎｍ以内の位置に存在し、
前記第１の膜及び第２の膜に含まれる炭素の濃度は、１原子％以下である、半導体装置。
【請求項２】
前記第１の膜と前記ＳｉＣ半導体層との界面における窒素濃度は、２原子％以下である、請求項１に記載の半導体装置。
【請求項３】
前記第２の膜における窒素濃度は１原子％以下である、請求項１又は２に記載の半導体装置。
【請求項４】
前記窒素濃度のピークは、前記第１の膜と前記ＳｉＣ半導体層との界面から０．５ｎｍ以上離れた位置に存在する、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２の膜における窒素濃度の最大値は、前記第１の膜における窒素濃度の最小値以下である、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の膜と前記第２の膜との界面を挟んで、窒素濃度が階段状に低下する、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１の膜の膜厚は、１ｎｍ以上、５ｎｍ以下であり、
前記第２の膜の膜厚は、５ｎｍ以上、２００ｎｍ以下である、請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記ＳｉＣ半導体層は、前記第３領域及び第２領域を貫通し、前記第１領域に達するトレンチを有し、
前記ゲート絶縁膜は、前記トレンチの側面及び底面を覆うように設けられている、請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記ＳｉＣ半導体層は、第１のＳｉＣ層と、前記第１のＳｉＣ層と前記ゲート絶縁膜との間に設けられた第２のＳｉＣ層とを有し、
前記第１領域、第２領域及び第３領域は、前記第１のＳｉＣ層に設けられ、
前記第２のＳｉＣ層は、前記第２領域及び第３領域と接している、請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
基板の上に、第１導電型の第１領域と、第２導電型の第２領域と、前記第２領域により前記第１領域から分離された第１導電型の第３領域とを有するＳｉＣ半導体層を形成する工程と、
前記ＳｉＣ半導体層の上にゲート絶縁膜を形成する工程とを備え、
前記ゲート絶縁膜を形成する工程は、
前記ＳｉＣ半導体層の上に、酸化膜からなる第１の膜を堆積する工程と、
前記第１の膜をプラズマ窒化する工程と、
前記第１の膜の上に、酸化膜からなる第２の膜を堆積する工程とを含み、
前記ゲート絶縁膜における窒素濃度のピークを、前記第１の膜における前記ＳｉＣ半導体層との界面から間隔をおき、且つ５ｎｍ以内の位置に設ける、半導体装置の製造方法。
【請求項１１】
前記ゲート絶縁膜を形成する工程は、前記第１の膜をプラズマ窒化する工程よりも後に、非酸化雰囲気において１０００℃以上の温度で熱処理する工程を含む、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１の膜は、１ｎｍ以上、５ｎｍ以下であり、
前記第２の膜は、５ｎｍ以上、２００ｎｍ以下である、請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記ＳｉＣ半導体層を形成する工程は、前記第３領域及び第２領域を貫通し、前記第１領域に達するトレンチを形成する工程を含み、
前記ゲート絶縁膜を形成する工程において、前記トレンチの側面及び底面を覆うように前記ゲート絶縁膜を形成する、請求項１０〜１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記ＳｉＣ半導体層を形成する工程は、
前記第１領域、第２領域及び第３領域を有する第１のＳｉＣ層を形成する工程と、
前記第２領域及び第３領域と接するように第２のＳｉＣ層を形成する工程とを含み、
前記ゲート絶縁膜は、前記第２のＳｉＣ層の上に形成する、請求項１０〜１３のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に炭化珪素を用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きい高硬度の半導体材料である。ＳｉＣは、特に高い絶縁破壊電界を有するので、次世代の低損失パワーデバイスに最適な半導体として期待されている。
【０００３】
ＳｉＣを用いたパワーデバイスのうち代表的な半導体装置はＭＩＳＦＥＴ（Metal Insulator Semiconductor Field-Effect transistor）である。ＳｉＣ−ＭＩＳＦＥＴの損失を低減するためには、チャネルにおけるキャリアの移動度であるチャネル移動度を向上させることが重要である。また、ＳｉＣ−ＭＩＳＦＥＴにおいて、ボディダイオードに替えてチャネル領域を還流ダイオードとすることにより、結晶劣化を抑制することが検討されている（例えば、特許文献１を参照。）。このような素子においては特に、チャネル移動度を向上させることが重要である。
【０００４】
チャネル移動度を向上させる方法として、ゲート絶縁膜中及びＳｉＣ層とゲート絶縁膜との界面における欠陥を低減することが考えられる。ゲート絶縁膜を形成する標準的なプロセスにおいては、ドライ又はウェット雰囲気において１１００℃以上の高温で熱酸化膜を形成する。しかし、標準的な熱酸化プロセスによりゲート絶縁膜を形成すると、ＳｉＣ層とゲート絶縁膜との界面に多量の界面準位が生じ、ＳＩＣ−ＭＩＳＦＥＴの実用上のチャネル移動度が劣化すると報告されている(例えば、非特許文献１を参照。）。
【０００５】
ＳｉＣ層とゲート絶縁膜との界面における界面準位を低減する方法として、ＳｉＣ層の表面に酸化物層を形成した後、１１００℃よりも高く１２５０℃よりも低い温度範囲で酸化物層を窒素等のＶ族元素含有ガスを含む雰囲気に曝露する方法が検討されている（例えば、特許文献２を参照。）。この方法により、酸化物層の特性の劣化を防止しつつ、Ｖ族元素を酸化物層内に効率良く拡散させ、Ｖ族元素含有酸化物層を得ることができる。ゲート絶縁膜をＶ族元素含有酸化物層とすることにより、ＳｉＣ層とゲート絶縁膜との界面における界面準位が低減される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１０４８５６号公報
【特許文献２】特開２００５−１３６３８６号公報
【非特許文献】
【０００７】
【非特許文献１】荒井和雄、吉田貞史共編、ＳｉＣ素子の基礎と応用、オーム社、ｐ．８２−８３、２００３年
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の半導体装置において、ＳｉＣ層とゲート絶縁膜との界面及びその近傍の状態をさらに最適化することにより、チャネル移動度を向上させることが望まれている。
【０００９】
本開示の課題は、ＳｉＣ層とゲート絶縁膜との界面近傍における窒素並びに炭素の濃度及び分布を制御して、チャネル移動度が向上したＳｉＣ半導体装置を実現できるようにすることである。
【課題を解決するための手段】
【００１０】
本開示に係る半導体装置の一態様は、基板の第１の面に設けられ、第１導電型の第１領域と、第２導電型の第２領域と、第２領域により第１領域から分離された第１導電型の第３領域とを有するＳｉＣ半導体層と、第３領域に接して設けられた第１オーミック電極と、基板の第１の面と反対側の第２の面に設けられた第２オーミック電極と、ＳｉＣ半導体層の上に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたゲート電極とを備え、ゲート絶縁膜は、ＳｉＣ半導体層と接し、窒素を含む第１の膜と、第１の膜とゲート電極との間に設けられ、第１の膜よりも窒素濃度が低い第２の膜とを有し、ゲート絶縁膜における窒素濃度のピークは、第１の膜におけるＳｉＣ半導体層との界面から間隔をおき、且つ５ｎｍ以内の位置に存在し、第１の膜及び第２の膜に含まれる炭素の濃度は、１原子％以下である。
【発明の効果】
【００１１】
本開示に係る半導体装置及びその製造方法によれば、チャネル移動度が向上したＳｉＣ半導体装置を実現できる。
【図面の簡単な説明】
【００１２】
【図１】界面窒素濃度とチャネル移動度との関係を示す図である。
【図２】一実施形態に係る半導体装置を示す断面図である。
【図３】一実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図４】一実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図５】一実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図６】一実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図７】一実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図８】一実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図９】一実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１０】ゲート絶縁膜とＳｉＣ半導体層との界面近傍における窒素濃度プロファイルを示す図である。
【図１１】一実施形態に係る半導体装置の変形例を示す断面図である。
【図１２】一実施形態に係る半導体装置の変形例を示す断面図である。
【図１３】一実施形態に係る半導体装置の変形例を示す断面図である。
【発明を実施するための形態】
【００１３】
（本発明に至った経緯）
本発明者らは、チャネル移動度のさらなる向上を目指し、鋭意検討を行なった。その結果、ゲート絶縁膜に含まれる窒素の濃度がある閾値を超えると、チャネルにおけるキャリアの移動度であるチャネル移動度が大きく低下することを見いだした。図１に示すように、チャネル移動度が低下する窒素濃度の閾値は、０．５原子％（atom％）以上、２．５原子％以下の範囲にある。ゲート絶縁膜とＳｉＣ層との界面における窒素濃度が、この範囲を超えるとチャネル移動度は大きく低下する。
【００１４】
ゲート絶縁膜に含まれる窒素の濃度がある閾値を超えると、チャネル移動度が低下する原因として、ゲート絶縁膜内に導入された窒素が固定電荷となることが挙げられる。ＳｉＣ層の上に酸化膜であるゲート絶縁膜を形成した後、熱処理により窒素をゲート絶縁膜に導入すると、窒素はゲート絶縁膜内に均一に分布せず、ゲート絶縁膜とＳｉＣ層との界面近傍に窒素の濃度が高い遷移層が形成される。遷移層は、ゲート絶縁膜とＳｉＣ層との界面からゲート絶縁膜側に５ｎｍ程度又はそれ以下の範囲に形成される。遷移層の界面極近傍の１ｎｍ程度以下の範囲において、窒素の濃度が特に高くなり、これが固定電荷となり、界面における界面準位低減の効果を打ち消し、チャネル移動度を低下させる。
【００１５】
また、ＳｉＣ層の上に熱酸化膜であるゲート絶縁膜を形成すると、ゲート絶縁膜におけるＳｉＣ層との界面に炭素が１０原子％（atom％）程度導入され、当該炭素による固定電荷がチャネル移動度を低下させるという問題があることを本発明者らは見出した。
【００１６】
以上の知見に基づき、本発明者らは、チャネル移動度を向上させるべく、ＳｉＣ層とゲート絶縁膜との界面近傍における窒素濃度及び分布、ならびにゲート絶縁膜における炭素濃度を最適化する半導体装置及び製造方法を検討し、本発明を着想した。なお、以上の説明は、以下に説明する本発明の実施形態を理解する上での一助とするものであり、本発明を限定するものではない。
【００１７】
（実施形態の概要）
半導体装置の一例は、基板の第１の面に設けられ、第１導電型の第１領域と、第２導電型の第２領域と、第２領域により第１領域から分離された第１導電型の第３領域とを有するＳｉＣ半導体層と、第３領域に接して設けられた第１オーミック電極と、基板の第１の面と反対側の第２の面に設けられた第２オーミック電極と、ＳｉＣ半導体層の上に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたゲート電極とを備え、ゲート絶縁膜は、ＳｉＣ半導体層と接し、窒素を含む第１の膜と、第１の膜とゲート電極との間に設けられ、第１の膜よりも窒素濃度が低い第２の膜とを有し、ゲート絶縁膜における窒素濃度のピークは、第１の膜におけるＳｉＣ半導体層との界面から間隔をおき、且つ５ｎｍ以内の位置に存在し、第１の膜及び第２の膜に含まれる炭素の濃度は、１原子％以下である。
【００１８】
半導体装置の一例において、第１の膜とＳｉＣ半導体層との界面における窒素濃度は、２原子％以下であってもよい。
【００１９】
半導体装置の一例において、第２の膜における窒素濃度は１原子％以下であってもよい。
【００２０】
半導体装置に一例において、窒素濃度のピークは、第１の膜とＳｉＣ半導体層との界面から０．５ｎｍ以上離れた位置に存在していてもよい。
【００２１】
半導体装置の一例において、第２の膜における窒素濃度の最大値は、第１の膜における窒素濃度の最小値以下であってもよい。
【００２２】
半導体装置の一例において、第１の膜と第２の膜との界面を挟んで、窒素濃度が階段状に低下してもよい。
【００２３】
半導体装置の一例において、第１の膜の膜厚は１ｎｍ以上、５ｎｍ以下とし、第２の膜の膜厚は、５ｎｍ以上、２００ｎｍ以下としてもよい。
【００２４】
半導体装置の一例において、ＳｉＣ半導体層は、第３領域及び第２領域を貫通し、第１領域に達するトレンチを有し、ゲート絶縁膜は、トレンチの側面及び底面を覆うように設けられていてもよい。
【００２５】
半導体装置の一例において、ＳｉＣ半導体層は、第１のＳｉＣ層と、第１のＳｉＣ層とゲート絶縁膜との間に設けられた第２のＳｉＣ層とを有し、第１領域、第２領域及び第３領域は、第１のＳｉＣ層に設けられ、第２のＳｉＣ層は、第２領域及び第３領域と接していてもよい。
【００２６】
半導体装置の製造方法の一例は、基板の上に、第１導電型の第１領域と、第２導電型の第２領域と、第２領域により第１領域から分離された第１導電型の第３領域とを有するＳｉＣ半導体層を形成する工程と、ＳｉＣ半導体層の上にゲート絶縁膜を形成する工程とを備え、ゲート絶縁膜を形成する工程は、ＳｉＣ半導体層の上に、酸化膜からなる第１の膜を堆積する工程と、第１の膜をプラズマ窒化する工程と、第１の膜の上に、酸化膜からなる第２の膜を堆積する工程とを含み、ゲート絶縁膜における窒素濃度のピークを、第１の膜におけるＳｉＣ半導体層との界面から間隔をおき、且つ５ｎｍ以内の位置に設ける。
【００２７】
製造方法の一例において、第１の膜は、ＳｉＣ半導体層の上に酸化膜を堆積して形成してもよい。
【００２８】
製造方法の一例において、ゲート絶縁膜を形成する工程は、第１の膜をプラズマ窒化する工程よりも後に、非酸化雰囲気において１０００℃以上の温度で熱処理する工程を含んでいてもよい。
【００２９】
製造方法の一例において、第１の膜の膜厚は１ｎｍ以上、５ｎｍ以下とし、第２の膜の膜厚は、５ｎｍ以上、２００ｎｍ以下としてもよい。
【００３０】
製造方法の一例において、ＳｉＣ半導体層を形成する工程は、第３領域及び第２領域を貫通し、第１領域に達するトレンチを形成する工程を含み、ゲート絶縁膜を形成する工程において、トレンチの側面及び底面を覆うようにゲート絶縁膜を形成してもよい。
【００３１】
製造方法の一例は、ＳｉＣ半導体層を形成する工程において、第１のＳｉＣ層と第２のＳｉＣ層とを順次形成し、ゲート絶縁膜は、第２のＳｉＣ層の上に形成する構成としてもよい。
【００３２】
本開示において、第１導電型はｎ型、第２導電型はｐ型として説明する。但し、第１導電型をｐ型、第２導電型をｎ型とすることも可能である。ドーパントの相対的な濃度を示す場合には、導電型を示すｎ又はｐの符号に上付き文字の「＋」又は「−」の符号を附す。例えば「ｎ+」は「ｎ-」よりもドーパントの濃度が高いことを表す。
【００３３】
本開示において、ＡはＢの「上方」に設けられている又は形成されているという表現は、ＡとＢとの間に他の部材が介在している場合と、ＡとＢとが接している場合との両方を含む。ＡはＢの「上」に設けられている又は形成されているという表現の場合も同様である。
【００３４】
炭化珪素膜（ＳｉＣ膜）と酸化膜（ＳｉＯ2膜）とを積層すると、ある程度の範囲に亘って組成の変化が生じる。このため、本開示においては、［Ｃ］／［Ｓｉ］＝１／２（［Ｏ］／［Ｓｉ］）の位置を、ＳｉＣ膜とＳｉＯ2膜との界面と定義する。ここで、［Ｓｉ］、［Ｃ］及び［Ｏ］は、それぞれシリコン、炭素及び酸素の原子組成百分率（atom％）を表す。なお、［Ｃ］／［Ｓｉ］及び［Ｏ］／［Ｓｉ］は、二次イオン質量分析法（ＳＩＭＳ）、Ｘ線光電子分光分析法（ＸＰＳ）、又はオージェ電子分光分析（ＡＥＳ）等により求めることができる。本開示においてはＳＩＭＳにより求めた。
【００３５】
（一実施形態）
以下、図面を参照しつつ、実施形態の一具体例について説明する。
【００３６】
以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、あくまで一例であり、本発明を限定するものではない。また、以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面において、同じ符号を付した構成要素については、説明の繰り返しを省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法比等については正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等を変更でき、かつ、他の公知の工程を追加できる。
【００３７】
図２は、一実施形態に係る半導体装置１００を示している。図１に示すように本実施形態の半導体装置１００は縦型ＤＭＩＳ（Double-Diffused MIS）構造のＳｉＣパワー半導体装置である。半導体装置１００は、第１導電型の基板１０１の第１の面（表面）の上に設けられた、ＳｉＣ半導体層１１１を有している。本実施形態において、基板１０１はｎ＋ＳｉＣ基板である。ＳｉＣ半導体層１１１は、基板１０１側から順次設けられた第１のＳｉＣ層１２１及び第２のＳｉＣ層１２２を有している。
【００３８】
第１のＳｉＣ層１２１は、第１導電型の第１領域１３１と、第２導電型の第２領域１３２と、第２領域１３２により第１領域１３１から分離された第１導電型の第３領域１３３とを有している。第２領域１３２は第１のＳｉＣ層１２１の表層部に配置され、第３領域１３３は第２領域１３２内に配置されている。本実施形態において、第１領域１３１はｎ-型のドリフト層であり、第２領域１３２はｐ型のボディ領域（ウェル領域）であり、第３領域１３３は、ｎ+型のソース領域である。
【００３９】
第３領域１３３の上にはソース電極である第１オーミック電極１１３が設けられている。第１オーミック電極１１３は、第３領域１３３を貫通するように設けられた第２導電型の第４領域１３４と、第３領域１３３との両方に接している。本実施形態において第４領域１３４は、ｐ+型のコンタクト領域である。なお、第１オーミック電極１１３が、第３領域１３３と第４領域１３４とにまたがって形成されている例を示したが、第１オーミック電極１１３は第４領域１３４と接していなくてもよい。この場合には、第４領域１３４の上にコンタクト電極を形成し、第１オーミック電極１１３とコンタクト電極とを配線等により接続すればよい。第４領域１３４は、第２領域１３２に設けられていればよく、第３領域１３３と接していなくてもよい。基板１０１の第１の面と反対側の面（裏面）には、ドレイン電極である第２オーミック電極１１４が設けられている。
【００４０】
本実施形態において、第２のＳｉＣ層１２２は、第１導電型の層であり、第１のＳｉＣ１２１上に、例えばエピタキシャル成長により形成されている。第２のＳｉＣ層１２２は、第２領域１３２及び第３領域１３３の両方と接している。第２のＳｉＣ層１２２は、第２領域１３２の上方の位置に、第１オーミック電極１１３と第２オーミック電極１１４との間に流れる電流の経路であるチャネル領域１２３を有しているため、チャネル層と呼ぶ場合がある。
【００４１】
第２のＳｉＣ層１２２の上には、ゲート絶縁膜１１７が設けられている。ゲート絶縁膜１１７は、堆積により形成された酸化膜（ＳｉＯ2膜）である。ゲート絶縁膜１１７の上にはゲート電極１１５が設けられている。ゲート電極１１５と第１オーミック電極１１３との間には層間絶縁膜１１９が設けられている。
【００４２】
本実施形態において、ゲート絶縁膜１１７は、第２のＳｉＣ層１２２の上に堆積により形成された窒素を含む酸化膜（ＳｉＯ2膜）である。ゲート絶縁膜１１７は、第２のＳｉＣ層１２２と接して設けられ窒素を含む第１の膜１５１と、第１の膜１５１の上に設けられ、第１の膜１５１よりも窒素濃度が低い第２の膜１５２とを有している。第１の膜１５１は厚さが１ｎｍ以上、５ｎｍ以下とすることができ、第２の膜１５２は厚さが５ｎｍ以上、２００ｎｍ以下とすることができる。第１の膜１５１と第２の膜１５２の間には、窒素濃度が急激に変化する５ｎｍ以下の境界層が存在していてもよい。各層における窒素のピーク濃度は第１の膜１５１において第２の膜１５２よりも２倍以上高くてもよい。
【００４３】
ゲート絶縁膜１１７における窒素濃度のピークは、第１の膜１５１において第１の膜１５１と第２のＳｉＣ層１２２との界面から間隔をおいた位置に存在している。ピークの位置は、プロセスの制御性を考慮して第２のＳｉＣ層１２２との界面から１ｎｍ以上離れた位置とすればよい。また、ピークの位置は第１の膜１５１内にあればよく特に限定されないが、第２のＳｉＣ層１２２との界面から５ｎｍ以内の位置とすることができる。窒素濃度のピークを第１の膜１５１と第２のＳｉＣ層１２２との境界から５ｎｍ以内の位置とすることにより、ＳｉＣ層の界面に近い位置に窒素が大量に導入されることを避けることができる。従って、導入された窒素が固定電荷として界面品質に及ぼす影響を低減することができる。
【００４４】
第１の膜１５１と第２のＳｉＣ層１２２との界面における窒素濃度は、２原子％以下とすればよく、１原子％以下としてもよい。ピークにおける窒素濃度は８原子％以上とすればよく、９原子％以上としてもよく、１０原子％以上としてもよい。
【００４５】
本実施形態において、ゲート絶縁膜１１７は、熱酸化膜ではなく堆積により形成した酸化膜である。このため、ゲート絶縁膜１１７は理論的には炭素を含まない。実際には、成膜の際の不純物混入や拡散の影響を受けるため、ある程度の炭素が含まれるが、ゲート絶縁膜１１７における炭素の濃度は、ＳｉＣ層１２２及びゲート絶縁膜１１７界面から５ｎｍの炭素遷移層を除き、ゲート酸化膜領域で１原子％以下である。熱酸化によりゲート絶縁膜を形成した場合には、ゲート絶縁膜における炭素の濃度は、１０原子％程度となる。従って、本実施形態においては、炭素の導入量を大幅に低減できる。ゲート絶縁膜１１７における炭素の濃度は、例えば５原子％以下とすればよく、３原子％以下としてもよく、１原子％以下としてもよい。
【００４６】
本実施形態の半導体装置は、ゲート絶縁膜１１７が窒素を含有しており、ゲート絶縁膜１１７と第２のＳｉＣ層１２２との界面に界面準位を低減させるのに必要な量の窒素、例えば２×１０19ｃｍ-3以上、が導入されている。一方、ゲート絶縁膜１１７における窒素濃度のピークが第２のＳｉＣ層１２２との界面から間隔をおいて存在している。このため、ゲート絶縁膜１１７と第２のＳｉＣ層１２２との界面近傍、特に第１の膜１５１における第２のＳｉＣ層１２２との界面から１ｎｍ程度の位置までの界面極近傍に、界面準位を低減させるのに必要な量を超える過剰な窒素が導入されていない。また、ゲート絶縁膜１１７は固定電荷となる炭素もほとんど含んでいない。従って、界面準位を低減しつつ、固定電荷の導入が抑えられているので、チャネル移動度を大きく向上させることができる。
【００４７】
以上のような構成の半導体装置は、以下のようにして形成することができる。まず、図３に示すように、表面の上にＳｉＣ半導体である第１のＳｉＣ層１２１が形成されたｎ+型のＳｉＣからなる基板１０１を準備する。基板１０１は、例えば、低抵抗（抵抗率０．０１〜０．０３Ωｃｍ）のｎ型４Ｈ−ＳｉＣオフカット基板とすることができる。
【００４８】
次に、図４に示すように、第１のＳｉＣ層１２１の所定の位置に、第２領域１３２、第３領域１３３及び第４領域１３４を形成する。第２領域１３２は、アルミニウム（Ａｌ）等のｐ型の不純物イオンを選択的にドーピングして形成すればよい。第３領域１３３は、窒素（Ｎ）等のｎ型の不純物イオンを選択的にドーピングして形成すればよい。第４領域１３４はアルミニウム等のｐ型の不純物イオンを選択的にドーピングして形成すればよい。イオン注入をされなかった部分は、第１領域１３１となる。
【００４９】
第１領域１３１における不純物濃度は、例えば１×１０14ｃｍ-3〜１×１０16ｃｍ-3程度とすることができる、第２領域１３２における不純物濃度は、例えば１×１０16ｃｍ-3〜１×１０19ｃｍ-3程度とすることができる。第３領域１３３における不純物濃度は、例えば１×１０19ｃｍ-3〜１×１０21ｃｍ-3程度とすることができる。第４領域１３４における不純物濃度は、例えば１×１０16ｃｍ-3〜１×１０19ｃｍ-3程度とすることができる。
【００５０】
イオン注入の後、高温でアニールを行い、注入した不純物を活性化する。アニールは、注入ごとに行っても、いくつかの注入を行った後に行っても、すべての注入が終わった後に行ってもよい。イオン注入は、それぞれ所定の位置に開口部を有するマスクを用いて行えばよい。マスクは、それぞれ酸化膜又はポリシリコン膜等をパターニングして形成すればよい。
【００５１】
次に、図５に示すように、第１のＳｉＣ層１２１の上に第２のＳｉＣ層１２２を形成する。第２のＳｉＣ層１２２は、エピタキシャル成長により形成する。第２の層１２２は、例えば、化学気相堆積（ＣＶＤ）装置を用いて、基板を１４５０℃〜１６５０℃程度に加熱しながら、シリコン系ガス、カーボン系ガス及びドーパントガスを供給して形成すればよい。第２のＳｉＣ層１２２の厚さは５０ｎｍ〜２００ｎｍ程度とすればよい。第２のＳｉＣ層１２２の窒素ドーパント濃度は、例えば５×１０1７ｃｍ-3〜５×１０19ｃｍ-3とすればよい。
【００５２】
次に、図６に示すように、第２のＳｉＣ層１２２の上に、ゲート絶縁膜１１７の第１の膜１５１を形成する。第１の膜１５１は、熱酸化ではなくＣＶＤ法等を用いて堆積により形成する。例えば、ＳｉＨ4の流量を２５ｓｃｃｍ（０℃、１気圧におけるｍｌ／min）、Ｎ2Ｏの流量を１２５０ｓｃｃｍとし、圧力が０．６ｈＰａ、温度が８００℃条件で成膜することができる。この場合の成膜速度は約０．８９ｎｍ／minとなる。第１の膜１５１の膜厚は１ｎｍ以上とすればよく、２ｎｍ以上としてもよく、また１０ｎｍ以下とすればよく、８ｎｍ以下としてもよく、５ｎｍ以下としてもよい。
【００５３】
次に、第１の膜１５１に対してプラズマ窒化処理を行う。プラズマ窒化処理による窒素濃度のピーク位置は、プラズマ電力によって制御が可能である。プラズマ窒化処理は、例えば窒素の流量を５００ｓｃｃｍ、圧力を２０ｍＴｏｒｒ（約２．７Ｐａ）とし、２０００Ｗ（DutyCycle５％、実効電力１０００Ｗ）の条件で４０秒間行えばよい。プラズマ窒化処理後、非酸化雰囲気においてアニールを行ってもよい。アニールは１０００℃以上で行うことができ、例えば、圧力を１Ｔｏｒｒとして、１０５０℃で４５秒間とすることができる。
【００５４】
次に、図７に示すように、プラズマ窒化処理した第１の膜１５１の上に第２の膜１５２を形成する。第２の膜１５２は、第１の膜１５１と同様の成膜条件で形成することができる。第２の膜１５２の膜厚は５ｎｍ以上とすればよく、１０ｎｍ以上としてもよく、また２００ｎｍ以下とすればよく、１００ｎｍ以下としてもよい。第２の膜１５２を形成した後、非酸化雰囲気においてアニールを行ってもよい。アニールは１０００℃以上で行うことができ、例えば、窒素雰囲気において、１２００℃で１時間間とすることができる。第１の膜１５１のプラズマ窒化処理後及び第２の膜１５２の成膜後にそれぞれアニールを行うことにより、ゲート絶縁膜１１７の膜密度を向上させると共に、固定電荷をさらに低減することができる。但し、第１の膜１５１及び第２の膜１５２に対するアニールは行わなくてもよく、いずれか一方の膜にのみアニールを行ってもよい。
【００５５】
次に、図８に示すように、ゲート絶縁膜１１７の上にゲート電極１１５を形成する。例えば、不純物ドープしたポリシリコン膜をゲート絶縁膜１１７の上に形成した後、レジストパターニングとエッチングにより、ゲート電極１１５、ゲート絶縁膜１１７、及び第２のＳｉＣ層１２２の不要部分を除去すればよい。
【００５６】
次に、図９に示すように、ゲート電極１１５、ゲート絶縁膜１１７、及び第２のＳｉＣ層１２２を覆い、第３領域１３３及び第４領域１３４を露出する層間絶縁膜１１９を形成し、その後、レジストパターニング及びエッチングにより第１オーミック電極１１３を形成する。第１オーミック電極１１３は、例えば、層間絶縁膜１１９を形成した基板１０１上の全面にニッケル膜を形成し、不活性ガス雰囲気において、９５０℃で５分間熱処理し、シリサイド化した後、不要なニッケル膜を除去して形成すればよい。基板１０１の裏面には第２オーミック電極１１４を形成する。第２オーミック電極１１４も第１オーミック電極１１３と同様に、基板１０１の裏面をシリサイド化して形成すればよい。
【００５７】
本実施形態において、第１の膜１５１はプラズマ窒化処理されており、第１の膜１５１は窒素を含んでいる。第１の膜１５１中において窒素濃度は均一ではなく、第２のＳｉＣ層１２２との界面及び第２の膜１５２との界面から離れた位置にピークを有する。一方、第１の膜１５１と第２のＳｉＣ層１２２との界面における窒素濃度は２原子％以下である。また、第２の膜１５２はプラズマ窒化処理されていない。このため、第２の膜１５２の平均窒素濃度は、第１の膜１５１の平均窒素濃度よりも低く、例えば平均で１原子％以下である。第１の膜１５１と第２の膜１５２との界面を挟んで窒素濃度は急激に変化し、階段状に低下する。熱処理条件にも依存するが、例えば、窒素濃度が急激に変化する境界層の厚さは５ｎｍ以下である。各層における窒素のピーク濃度は第１の膜１５１において第２のＳｉＣ層１２２よりも２倍以上高い。
【００５８】
図１０は、第２のＳｉＣ層１２２の上に第１の膜１５１を形成した状態での窒素プロファイルの一例を示している。図１０における窒素プロファイルは、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）により分析した。第１の膜１５１と第２のＳｉＣ層１２２との界面から遠ざかるに従い次第に濃度が上昇し、第１の膜１５１と第２のＳｉＣ層１２２との界面から１．８ｎｍ程度（第１の膜１５１の表面から０．５ｎｍ程度）の位置で濃度が最も高くなる。第１の膜１５１と第２のＳｉＣ層１２２との界面における窒素濃度は約１原子％であり、ピーク濃度は約１０原子％である。
【００５９】
このように、第１の膜１５１における窒素濃度の最大値は高く、第１の膜１５１を平均してみた場合には強く窒化されている。しかし、第２のＳｉＣ層１２２との界面においては窒素濃度が２原子％以下に抑えられており、第１の膜１５１と第２のＳｉＣ層１２２との界面から１ｎｍ程度の領域における窒素濃度は、チャネル移動度が劣化しない程度に抑えられている。このため、第１の膜１５１と第２のＳｉＣ層１２２との界面において界面準位を低減できる一方、チャネル移動度を劣化させる過剰な窒素の導入を避けることができる。
【００６０】
第１の膜１５１と第２のＳｉＣ層１２２との界面近傍の窒素濃度及びプロファイルは、第１の膜１５１の膜厚により制御することができる。窒素濃度のピークを第１の膜１５１と第２のＳｉＣ層１２２との界面から間隔をおいた位置とするために、第１の膜１５１の膜厚は１ｎｍ以上とすればよく、２ｎｍ以上としてもよい。第１の膜１５１と第２のＳｉＣ層１２２との界面に界面準位の低減に必要な量の窒素を導入するためには、第１の膜１５１の膜厚を１０ｎｍ以下とすればよく、８ｎｍ以下としてもよく、５ｎｍ以下としてもよい。
【００６１】
ゲート絶縁膜１１７に窒素を導入することにより、ゲート絶縁膜１１７の比誘電率を高くすることもできる。これにより、実効的に電気的絶縁膜の厚さを変えることなく、物理的絶縁膜を厚くすることが可能となり、ゲート絶縁膜１１７の耐圧向上を図ることもできる。
【００６２】
また、本実施形態においては、ゲート絶縁膜１１７を堆積により形成しているため、ゲート絶縁膜１１７に含まれる炭素の濃度を低減することも可能となる。ゲート絶縁膜１１７に含まれる炭素は固定電荷となるため、移動度を低下させる原因となる。ＳｉＣ膜を熱酸化してゲート絶縁膜を形成する場合には、ゲート絶縁膜に必ず炭素が含まれる。しかし、ゲート絶縁膜が堆積膜である場合には、ゲート絶縁膜に含まれる炭素の濃度を１原子％以下とすることができる。但しゲート絶縁膜に含まれる炭素の濃度は３原子％以下であってもよく、５原子％以下であってもよい。
【００６３】
本実施形態においては、第２の膜１５２に窒素を積極的に導入していないが、第２の膜１５２を窒素が積極的に導入された膜としてもよい。
【００６４】
本実施形態においては、ＳｉＣ半導体層１１１を第１のＳｉＣ層１２１の上に第２のＳｉＣ層１２２を成長させた構成としたが、図１１に示すように、第２のＳｉＣ層１２２を設けず、ＳｉＣ半導体層１１１を第１のＳｉＣ層１２１の一層とし、第１のＳｉＣ層１２１の表面にゲート絶縁膜１１７を設けた半導体装置１００Ａとしてもよい。この場合には、第１のＳｉＣ層１２１の表面（第２の領域１３２の表面）にチャネル領域が形成される。
【００６５】
本実施形態においてはプレーナ型のＭＩＳＦＥＴについて説明したが、図１２に示すように、トレンチ型のＭＩＳＦＥＴとしてもよい。トレンチ型のＭＩＳＦＥＴは、チャネル層を縦方向に形成することができるため、単位セルの微細化が有効であり、集積度を高くでき、素子のオン抵抗を低減することができる。
【００６６】
トレンチ型の半導体装置１００Ｂは、図１２に示すように、第１導電型の基板１０１の表面の上に設けられた、ＳｉＣ半導体層１１１を有している。ＳｉＣ半導体層１１１は、基板１０１の上に設けられた第１のＳｉＣ層１２１を有している。第１のＳｉＣ層１２１は、基板１０１側から順次設けられたｎ-型の第１領域１３１と、ｐ型の第２領域１３２と、ｎ+型の第３領域１３３と有している。第１のＳｉＣ層１２１は、第３領域１３３及び第２領域１３２を貫通し第１領域１３１に達するトレンチを有している。トレンチの側面及び底面を覆うように第２のＳｉＣ層１２２が設けられている。第２のＳｉＣ層１２２の上にはゲート絶縁膜１１７を介してゲート電極１１５が設けられている。第２のＳｉＣ層１２２におけるトレンチの側面において第２領域１３２と接する部分は、チャネル領域となる。第１のＳｉＣ層１２１は、第３領域１３３を挟んでトレンチと反対側に設けられたｐ+型の第４領域１３４を有している。第３領域１３３及び第４領域１３４の上には第１オーミック電極１１３が設けられている。第１オーミック電極１１３とゲート電極１１５との間には層間絶縁膜１１９が設けられている。基板１０１の裏面には、第２オーミック電極１１４が設けられている。
【００６７】
ゲート絶縁膜１１７は、プレーナ型の半導体装置１００と同様にすることができる。具体的に、第２のＳｉＣ層１２２の上に堆積により形成された窒素を含む酸化膜（ＳｉＯ2膜）である。ゲート絶縁膜１１７は、第２のＳｉＣ層１２２と接して設けられ、窒素を含む第１の膜１５１と、第１の膜１５１の上に設けられ、第１の膜１５１よりも窒素濃度が低い第２の膜１５２とを有している。第１の膜１５１は厚さが１ｎｍ以上、５ｎｍ以下とすることができ、第２の膜１５２は厚さが５ｎｍ以上、２００ｎｍ以下とすることができる。ゲート絶縁膜１１７における窒素濃度のピークは、第１の膜１５１における第１の膜１５１と第２のＳｉＣ層１２２との界面から離れた位置に存在している。例えば、第２のＳｉＣ層１２２との界面から０．５ｎｍ以上離れた位置に存在していればよく、１ｎｍ以上離れた位置に存在していてもよい。また、窒素濃度のピークは、第１の膜１５１と第２のＳｉＣ層１２２との界面から５ｎｍ以内の位置に存在していてよい。第１の膜１５１と第２のＳｉＣ層１２２との界面における窒素濃度は、２原子％以下とすればよい。
【００６８】
ゲート絶縁膜１１７は、熱酸化膜ではなく堆積により形成した酸化膜である。このため、ゲート絶縁膜１１７における炭素の濃度は、１原子％以下である。
【００６９】
トレンチ型の半導体装置１００Ｂにおいても、プレーナ型の半導体装置１００と同様に、チャネル移動度を向上させることができる。また、熱酸化によりゲート絶縁膜を形成する場合には、ＳｉＣ層の結晶面方位の影響によりトレンチの底面においてゲート絶縁膜が薄くなる場合がある。しかし、堆積によりゲート絶縁膜を形成するため、トレンチ底面にもトレンチ側面と同程度の厚いゲート絶縁膜を形成できるという利点も得られる。
【００７０】
トレンチ型のＭＩＳＦＥＴの場合にも、図１３に示すように、第２のＳｉＣ層１２２を形成せず、第１のＳｉＣ層１２１の表面にゲート絶縁膜１１７を設けた半導体装置１００Ｃとしてもよい。
【００７１】
以上、本開示を実施形態により説明してきたが、本開示は上記実施形態に限定されず種々の改変が可能である。例えば、半導体基板として４Ｈ−ＳｉＣを用いる例を示したが６Ｈ、３Ｃ又は１５Ｒ等の他のポリタイプの基板を用いてもよい。ＳｉＣ半導体層は、半導体基板の（０００１）Ｓｉ面の上に形成することができるが、（０００−１）Ｃ面の上にＳｉＣ半導体層を形成してもよい。また、半導体基板の主面の面方位を他の結晶面としてもよい。主面は、０．５°以上１０°以下のオフカット角度を有していてよいが、オフカット角度を有していなくてもよい。また、炭化珪素からなる半導体基板を用いた例を示したが、他の基板を用いることもできる。
【００７２】
ＭＩＳＦＥＴ構造の半導体装置について説明したが、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor ：ＩＧＢＴ）構造の半導体装置としてもよい。ＩＧＢＴ構造の半導体装置は、半導体基板とその直上に形成する半導体層とをそれぞれ互いに異なる導電型とすることにより作製することができる。この場合、第２領域はエミッタ領域又はコレクタ領域であり、第１オーミック電極はエミッタ電極又はコレクタ電極であり、第２オーミック電極はコレクタ電極又はエミッタ電極である。
【００７３】
また、ソース及びドレインを設けずＭＩＳキャパシタとすることも可能である。
【産業上の利用可能性】
【００７４】
本開示の半導体装置及びその製造方法は、ＳｉＣ層とゲート絶縁膜との界面に余分な固定電荷を導入することなく、チャネル移動度が向上したＳｉＣ半導体装置を実現でき、特にパワーデバイス等の分野において有用である。
【符号の説明】
【００７５】
１００      半導体装置
１００Ａ    半導体装置
１００Ｂ    半導体装置
１００Ｃ    半導体装置
１０１      基板
１１１      ＳｉＣ半導体層
１１３      第１オーミック電極
１１４      第２オーミック電極
１１５      ゲート電極
１１７      ゲート絶縁膜
１１９      層間絶縁膜
１２１      第１のＳｉＣ層
１２２      第２のＳｉＣ層
１２３      チャネル領域
１３１      第１領域
１３２      第２領域
１３３      第３領域
１３４      第４領域
１５１      第１の膜
１５２      第２の膜
【図１】
2014222735.tif 000003
【図２】
2014222735.tif 000004
【図３】
2014222735.tif 000005
【図４】
2014222735.tif 000006
【図５】
2014222735.tif 000007
【図６】
2014222735.tif 000008
【図７】
2014222735.tif 000009
【図８】
2014222735.tif 000010
【図９】
2014222735.tif 000011
【図１０】
2014222735.tif 000012
【図１１】
2014222735.tif 000013
【図１２】
2014222735.tif 000014
【図１３】
2014222735.tif 000015