(57)【要約】【課題】発振周波数を可変とし、かつ、周波数可変幅を良好に保つ。【解決手段】発振回路１００は、水晶振動子１と、水晶振動子１の第１端子とグランドとの間に設けられ、制御電圧ＶＣの制御により容量値が変化する可変容量素子２と、水晶振動子１の第２端子にベースが接続されたトランジスタ３１と、トランジスタ３１のエミッタとコレクタとの間に設けられたキャパシタ４と、を備える。【選択図】図１
2014175679.tif 000002
【特許請求の範囲】
【請求項１】
振動子と、
前記振動子の第１端子とグランドとの間に設けられた第１可変容量素子と、
前記振動子の第２端子にベースが接続されたトランジスタと、
前記トランジスタのエミッタとコレクタとの間に設けられた第１容量素子と、
を備える発振回路。
【請求項２】
前記第１容量素子として、前記トランジスタのエミッタとコレクタとの間に設けられた第２可変容量素子を備える、
請求項１に記載の発振回路。
【請求項３】
前記第２可変容量素子と並列に設けられた第２容量素子をさらに備える、
請求項２に記載の発振回路。
【請求項４】
前記第１可変容量素子に印加される電圧を分圧した分圧電圧を前記第２可変容量素子に印加する分圧部をさらに備える、
請求項２又は３に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路に関するものである。
【背景技術】
【０００２】
従来、発振周波数を調整できる発振回路が知られている（例えば、特許文献１参照）。図６は、従来の発振回路５００の構成例を示す。発振回路５００は、振動子２０１と、可変容量素子２０２と、回路部２０３と、キャパシタ２０４と、キャパシタ２０６と、キャパシタ２０７と、抵抗２０８と、インダクタ２０９とを有する。
【０００３】
振動子２０１は、一端が、インダクタ２０９、キャパシタ２０６及びキャパシタ２０７を介して可変容量素子２０２に接続され、他端が発振段の回路部２０３に接続されている。可変容量素子２０２は、キャパシタ２０６及びキャパシタ２０７とグランドとの間に設けられている。回路部２０３は、振動子２０１と接続されることでコルピッツ型発振回路を構成する。
【０００４】
発振回路５００の発振周波数は、可変容量素子２０２の容量値、キャパシタ２０６及びキャパシタ２０７の容量値、及びインダクタ２０９のインダクタンス値に基づいて定まる。制御電圧ＶＣを変化させて可変容量素子２０２の容量値を変化させることにより、発振回路５００の発振周波数を変化させることができる。
【０００５】
図７は、従来の発振回路６００の構成例を示す。発振回路６００は、発振回路５００におけるキャパシタ２３５の代わりに、可変容量素子２３８が設けられている。発振回路６００においては、可変容量素子２３８に印加する電圧に応じて、発振周波数を変化させることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２３７６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、図６の発振回路５００の回路全体の負荷容量ＣＬは、以下の（１）式で表される。ここで、Ｄは可変容量素子２０２の容量、Ｃｔはキャパシタ２０６の容量、Ｃｔａはキャパシタ２０７の容量、Ｃ１はキャパシタ２３４の容量、Ｃ２はキャパシタ２３５の容量である。また、ＣＬＬは、インダクタ２０９のインダクタンス値をＬ１とした場合のインピーダンス、−（１／ω２Ｌ１）を表した値である。
ＣＬ＝１／［１／Ｄ＋（Ｃｔ＋Ｃｔａ）＋１／Ｃ１＋１／Ｃ２］＋ＣＬＬ・・・（１）
【０００８】
発振回路５００において、例えばキャパシタ２０６の容量を調整することによって発振周波数を変化させることができる。しかし、可変容量素子２０２の容量が比較的小さい場合には、この容量が発振回路５００の回路全体の負荷容量ＣＬに大きく影響するため、キャパシタ２０６の容量を調整したとしても発振回路５００の発振周波数を十分に変化させることが困難である。
【０００９】
また、インダクタ２０９のインダクタンス値を大きくすることにより、発振回路５００の発振周波数を低下させることができる。しかし、インダクタ２０９のインダクタンス値を大きくすると、大きな実装面積を要するとともに、周波数可変幅が変化するという問題がある。
【００１０】
図７の発振回路６００においては、可変容量素子２３８に印加する電圧を変化させて可変容量素子２３８の容量を変化させると、回路部２０３の負性抵抗が小さくなり、発振マージンが小さくなるという問題が生じる。
【００１１】
そこで、本発明はこれらの点に鑑みてなされたものであり、発振周波数を変化させることが可能であり、かつ、周波数可変幅を良好に保つことができる発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の態様においては、振動子と、振動子の第１端子とグランドとの間に設けられた第１可変容量素子と、振動子の第２端子にベースが接続されたトランジスタと、トランジスタのエミッタとコレクタとの間に設けられた第１容量素子と、を備える発振回路を提供する。
【００１３】
上記の発振回路は、上記の第１容量素子として、トランジスタのエミッタとコレクタとの間に設けられた第２可変容量素子を備えてもよい。また、上記の発振回路は、第２可変容量素子と並列に設けられた第２容量素子をさらに備えてもよい。また、上記の発振回路は、第１可変容量素子に印加される電圧を分圧した分圧電圧を第２可変容量素子に印加する分圧部をさらに備えてもよい。
【発明の効果】
【００１４】
本発明に係る発振回路によれば、発振周波数を変化させることが可能であり、かつ、周波数可変幅を良好に保つことができるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係る発振回路の構成例を示す。
【図２】水晶発振器の発振周波数の偏移量のシミュレーション結果を示す。
【図３】第２の実施形態に係る発振回路の構成例を示す。
【図４】第３の実施形態に係る発振回路の構成例を示す。
【図５】第４の実施形態に係る発振回路の構成例を示す。
【図６】従来の発振回路の構成例を示す。
【図７】従来の発振回路の構成例を示す。
【発明を実施するための形態】
【００１６】
＜第１の実施形態＞
［発振回路１００の回路構成］
図１は、第１の実施形態に係る発振回路１００の構成例を示す。
発振回路１００は、水晶振動子１と、可変容量素子２と、回路部３と、キャパシタ４と、キャパシタ５と、互いに並列に接続されたキャパシタ６及びキャパシタ７と、抵抗８と、インダクタ９とを有する。
【００１７】
水晶振動子１は、例えば、ＡＴカット水晶片を用いた水晶振動子である。水晶振動子１の第１端子は、キャパシタ６、キャパシタ７及びインダクタ９を介して可変容量素子２に接続されている。水晶振動子１の第２端子は、回路部３に接続されている。
【００１８】
可変容量素子２は、例えば、バリキャップダイオードである。可変容量素子２は、水晶振動子１の第１端子とグランドとの間に設けられている。可変容量素子２は、入力端子Ｔ１に印加される制御電圧ＶＣ１に応じてインピーダンスが変化する。可変容量素子２のインピーダンスが変化することにより、発振回路１００の発振周波数が変化する。具体的には、制御電圧ＶＣ１が大きくなると可変容量素子２の容量が小さくなるので、発振周波数が高くなる。制御電圧ＶＣ１が小さくなると可変容量素子２の容量が大きくなるので、発振周波数が低くなる。
【００１９】
回路部３は、水晶振動子１と接続することでコルピッツ発振回路を形成する発振段の回路である。回路部３は、トランジスタ３１と、抵抗３２と、抵抗３３と、キャパシタ３４と、キャパシタ３５と、抵抗３６と、抵抗３７とを備える。
【００２０】
トランジスタ３１は、例えばＮＰＮ型トランジスタである。トランジスタ３１のベースは、水晶振動子１の第２端子に接続されている。また、トランジスタ３１のベースは、抵抗３２、抵抗３３及びキャパシタ３４に接続されている。
【００２１】
抵抗３２及び抵抗３３は、トランジスタ３１のバイアス電圧を定めるための抵抗である。抵抗３２は、トランジスタ３１のベースと水晶振動子１との接続点と、電源Ｖｃｃとの間に設けられている。抵抗３３は、トランジスタ３１のベースと水晶振動子１との接続点と、グランドとの間に設けられている。
【００２２】
トランジスタ３１のエミッタとグランドとの間には、抵抗３６が設けられている。また、トランジスタ３１のエミッタは、キャパシタ３４とキャパシタ３５との接続点に接続されている。トランジスタ３１のコレクタは、抵抗３７を介して電源Ｖｃｃに接続されている。トランジスタ３１のコレクタは、キャパシタ５及び出力端子Ｔ２を介して、発振信号を外部に出力する。
【００２３】
トランジスタ３１のエミッタとコレクタとの間には、第１容量素子としてのキャパシタ４が設けられている。トランジスタ３１のエミッタとコレクタとの間にキャパシタ４が設けられていることにより、発振回路１００は、キャパシタ４が設けられていない場合の発振周波数と異なる周波数で発振することができる。具体的には、発振回路１００の発振周波数は、キャパシタ４が設けられることによって低下し、キャパシタ４の容量値に応じて発振周波数が定められる。
【００２４】
［シミュレーション結果］
図２は、発振回路１００のキャパシタ４の容量値を変化させた場合の発振周波数の偏移量及び発振周波数の可変範囲のシミュレーション結果を示す。図２には、キャパシタ４を設けていない状態、キャパシタ４の容量値Ｃｃｅを１ｐＦとした場合、キャパシタ４の容量値Ｃｃｅを２ｐＦとした場合のそれぞれにおける、発振回路１００の発振周波数の偏移量、発振周波数の下限値、発振周波数の上限値、及び発振周波数の可変範囲のシミュレーション結果が示されている。
【００２５】
ここで、発振周波数の偏移量は、制御電圧ＶＣ１を電源電圧Ｖｃｃの半分の大きさとしたときの水晶振動子１の発振周波数ｆｃに対する偏移量である。発振周波数の下限値は、制御電圧ＶＣ１を最も小さくした状態における発振周波数のｆｃに対する偏移量である。発振周波数の上限値は、制御電圧ＶＣ１を最も大きくした状態における発振周波数のｆｃに対する偏移量である。発振周波数の可変範囲の大きさは、発振周波数の上限値と発振周波数の下限値との周波数差に等しい。
【００２６】
図２に示される発振周波数の偏移量から、キャパシタ４の容量値を調整することで、発振周波数が変化していることが確認できる。発振回路１００においては、キャパシタ４の容量値が１ｐＦ変化するだけで、発振周波数が１５ｐｐｍ〜２０ｐｐｍ程度変化するので、図６に示した従来の発振回路５００に比べて広い範囲で発振周波数を変化させることができる。また、図２から、キャパシタ４の容量値を変化させても発振周波数の可変範囲の大きさがほとんど変化していないことも確認できる。
【００２７】
以上のとおり、第１の実施形態によれば、コルピッツ型発振回路を構成するトランジスタ３１のエミッタとコレクタとの間にキャパシタ４が設けられていることにより、発振周波数の可変範囲の大きさを維持しつつ、効果的に発振周波数を変化させることができる。
【００２８】
＜第２の実施形態＞
図３は、第２の実施形態に係る発振回路２００の構成例を示す。第２の実施形態に係る発振回路２００は、トランジスタ３１のコレクタとエミッタとの間に、キャパシタ４１と、可変容量素子４２と、キャパシタ４３と、抵抗４４と、抵抗４５とを備える点で図３に示した発振回路１００と異なり、他の点で同じである。
【００２９】
第２の実施形態において、キャパシタ４１は、一端がトランジスタ３１のコレクタに接続され、他端が可変容量素子４２に接続されている。可変容量素子４２は、一端がキャパシタ４１に接続され、他端がキャパシタ４３に接続されている。キャパシタ４３は、一端が可変容量素子４２に接続され、他端がトランジスタ３１のエミッタに接続されている。すなわち、発振回路２００においては、キャパシタ４１と、可変容量素子４２と、キャパシタ４３とが、トランジスタ３１のコレクタとエミッタとの間において直列に接続されている。
【００３０】
抵抗４４は、キャパシタ４１と可変容量素子４２との接続点と、グランドとの間に設けられている。抵抗４５は、キャパシタ４３と可変容量素子４２との接続点と、制御電圧ＶＣ２の入力端子Ｔ３との間に設けられている。
【００３１】
可変容量素子４２の容量値は、制御電圧ＶＣ２に応じて変化する。したがって、制御電圧ＶＣ２を変化させることで、トランジスタ３１のコレクタとエミッタとの間の容量の大きさが変化し、発振回路２００の発振周波数を変化させることができる。具体的には、制御電圧ＶＣ２が大きくなると可変容量素子４２の容量値が小さくなるので、発振周波数が高くなる。
【００３２】
発振回路２００においては、制御電圧ＶＣ１及び制御電圧ＶＣ２を変化させることにより可変容量素子２及び可変容量素子４２の容量値が変化するので、制御電圧ＶＣ１及び制御電圧ＶＣ２を用いて、より広い周波数範囲で発振周波数を変化させることができる。なお、入力端子Ｔ３に制御電圧ＶＣ１を入力してもよい。
【００３３】
＜第３の実施形態＞
図４は、第３の実施形態に係る発振回路３００の構成例を示す。第３の実施形態に係る発振回路３００は、図３に示した発振回路２００における可変容量素子４２と並列に設けられたキャパシタ４６を備える点で図３に示した発振回路１００とは異なる。また、可変容量素子４２には、可変容量素子２に印加される制御電圧ＶＣ１が印加されている。
【００３４】
発振回路３００において、キャパシタ４６及び可変容量素子４２は、トランジスタ３１のコレクタ及びエミッタとの間に並列に接続されている。キャパシタ４６が、可変容量素子４２と並列に設けられていることにより、制御電圧ＶＣ１の変化量に対する、トランジスタ３１のコレクタとエミッタとの間の容量値の変化量が小さくなる。すなわち、制御電圧ＶＣ１が変化した場合の発振周波数の変化量において可変容量素子４２の容量値の変化が寄与する割合が小さくなる。したがって、例えば、発振回路３００をＰＬＬ回路の電圧制御発振器として用いる場合に、可変容量素子４２の容量値の変化により発振周波数を急激に変化させることなく、安定した動作を実現することができる。
【００３５】
＜第４の実施形態＞
図５は、第４の実施形態に係る発振回路４００の構成例を示す。第４の実施形態に係る発振回路４００は、抵抗５１及び抵抗５２から構成される分圧部を備え、制御電圧ＶＣ１を抵抗５１及び抵抗５２によって分圧した電圧が可変容量素子４２に印加される点で、図３に示した発振回路２００と異なり、他の点で同じである。
【００３６】
発振回路４００において、抵抗５１は、入力端子Ｔ１と可変容量素子４２との間に設けられている。抵抗５２は、抵抗５１及び可変容量素子４２の接続点とグランドとの間に設けられている。
【００３７】
発振回路４００においては、可変容量素子２に入力される制御電圧ＶＣ１を分圧した分圧電圧が可変容量素子４２に印加される。したがって、制御電圧ＶＣ１の変化量に対する可変容量素子４２に印加される電圧の変化量の割合が、抵抗５１及び抵抗５２が設けられていない場合に比べて小さくなる。その結果、発振回路３００と同様に、ＰＬＬ回路の電圧制御発振器として用いる場合に、可変容量素子４２の容量値の変化により発振周波数を急激に変化させることなく、安定した動作を実現することができる。
【００３８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。例えば、上記の実施形態においては、トランジスタ３１がバイポーラトランジスタであったが、トランジスタ３１が電界効果トランジスタであってもよい。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００３９】
１・・・水晶振動子、２・・・可変容量素子、３・・・回路部、４２・・・可変容量素子、１００・・・発振回路
２００・・・発振回路、２０１・・・振動子、２０２・・・可変容量素子、２０３・・・回路部、２３８・・・可変容量素子、３００・・・発振回路、４００・・・発振回路、５００・・・発振回路、６００・・・発振回路
【図１】
2014175679.tif 000003
【図２】
2014175679.tif 000004
【図３】
2014175679.tif 000005
【図４】
2014175679.tif 000006
【図５】
2014175679.tif 000007
【図６】
2014175679.tif 000008
【図７】
2014175679.tif 000009