(57)【要約】【課題】位相シフト制御（ＰＳＭ制御）において、特に対の制御パルス信号の位相差が大きく対のスイッチング素子のオン期間のずれが大きくなる低出力要求時の動作改善を図ることができる電源装置（アーク溶接用電源装置）を提供する。【解決手段】電源装置１１の制御回路２０は、所定出力要求より高出力側において、電力伝達において対をなすスイッチング素子ＴＲ１，ＴＲ２の制御パルス信号Ｓ１，Ｓ２間、及びスイッチング素子ＴＲ３，ＴＲ４の制御パルス信号Ｓ３，Ｓ４間の位相差αを調整するＰＳＭ制御を行い、所定出力要求よりも低出力側になると、制御パルス信号Ｓ１〜Ｓ４のオンパルスの密度を調整するＰＤＭ制御に切り替える。【選択図】図１
2014205190.tif 000002
【特許請求の範囲】
【請求項１】
電源装置の出力電力の生成過程において直流電力から高周波交流電力への電力変換を行うインバータ回路を備える電源装置において、
上アーム及び下アームにスイッチング素子を備えるとともに、各アームのスイッチング素子のそれぞれに直列接続され電力伝達において対で動作するスイッチング素子を更に備えてなるハーフブリッジ型インバータ回路と、
前記インバータ回路の各スイッチング素子に制御パルス信号を出力して各スイッチング素子のオンオフ動作を制御し、電源装置の出力電力を制御する制御回路と
を備えた電源装置であって、
前記制御回路は、電力伝達において対をなす前記スイッチング素子の制御パルス信号の位相差を調整するＰＳＭ制御と、前記制御パルス信号のオンパルスの密度を調整するＰＤＭ制御とが実施可能に構成され、
前記制御回路の制御において、所定出力要求より高出力側では前記ＰＳＭ制御を行わせ、所定出力要求よりも低出力側では前記ＰＤＭ制御に切り替える制御切替部を備えたことを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記制御切替部は、前記制御パルス信号の位相差がゼロから所定値となるまで前記ＰＳＭ制御を行わせ、それ以下の低出力要求時には前記制御パルス信号の位相差を前記所定値で固定としつつオンパルスの密度を調整する前記ＰＤＭ制御に切り替えることを特徴とする電源装置。
【請求項３】
請求項１又は２に記載の電源装置において、
前記ＰＤＭ制御は、前記制御パルス信号の一定周期分をＰＤＭ制御周期とし、そのＰＤＭ制御周期中のいずれかのオンパルスを間引いてオンパルスの密度を調整することを特徴とする電源装置。
【請求項４】
請求項３に記載の電源装置において、
前記ＰＤＭ制御は、前記ＰＤＭ制御周期の後端側からオンパルスを順に間引いてオンパルスの密度を調整することを特徴とする電源装置。
【請求項５】
請求項１〜４のいずれか１項に記載の電源装置において、
前記インバータ回路は、上アーム及び下アームのスイッチング素子に跨って並列接続されるキャパシタを備えたことを特徴とする電源装置。
【請求項６】
請求項１〜５のいずれか１項に記載の電源装置は、アーク加工用の直流出力電力を生成するように構成されたことを特徴とするアーク加工用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置の出力電力の生成過程において、直流電力から高周波交流電力への電力変換を行うインバータ回路を備える電源装置及びアーク加工用電源装置に関する。
【背景技術】
【０００２】
インバータ回路を備える電源装置として、例えば特許文献１に開示のアーク加工用電源装置が知られている。特許文献１の電源装置は、入力される商用交流電力を整流回路にて直流電力に変換し、変換した直流電力をハーフブリッジ型インバータ回路のスイッチング動作にて高周波交流電力に変換し、変換した高周波交流電力をトランスを介して二次側に供給し、該二次側においてアーク溶接等のアーク加工に適した直流出力電力に変換する構成となっている。出力電力を調整するには、インバータ回路のスイッチング動作を制御することで行われる。
【０００３】
インバータ回路のスイッチング制御の一つに、例えば特許文献２に開示されている位相シフト制御（ＰＳＭ制御）がある。尚、特許文献２のインバータ回路は、フルブリッジ型のものが用いられている。そして、その時々において出力電力を大きくする場合は、インバータ回路の対をなすスイッチング素子の同時オン期間を長くすることが行われ、スイッチング素子に出力する制御パルス信号の位相差（位相シフト角）が小さく設定される。これに対して、出力電力を小さくする場合は、インバータ回路の対をなすスイッチング素子の同時オン期間を短くすることが行われ、スイッチング素子に出力する制御パルス信号の位相差（位相シフト角）が大きく設定される。ＰＳＭ制御においては、インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を十分幅広（例えば最大幅）に設定できるため、スイッチング素子がオンし損ねることが防止でき、出力不安定、トランス偏磁等の発生防止を図ることができる。
【０００４】
ところで、特許文献１のハーフブリッジ型インバータ回路においては、上アーム及び下アームの各スイッチング素子（第１，第２のスイッチング素子）のそれぞれに直列接続され電力伝達において対で動作するスイッチング素子（第１，第２の電力開閉用スイッチング素子）が備えられている。そのため、電力伝達において対で動作するスイッチング素子に対して特許文献２のようなＰＳＭ制御を行えば、ハーフブリッジ型インバータ回路を用いる電源装置でありながらも、ＰＳＭ制御による出力調整を行うことが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２７９７７４号公報
【特許文献２】特開２００６−２８０１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、低出力要求時の対の制御パルス信号の位相差がより大きく、対のスイッチング素子のオン期間のずれがより大きくなる条件では、電力伝達に寄与しない循環電流が大きく、その損失も大きくなる。また、ＰＳＭ制御は、対のスイッチング素子のオン期間をずらす制御であることから、位相差を大きくした時に中性点電位が不安定になるためにトランス電流が一方の極性に偏ってトランスが偏磁を起こすことがある。特にトランスの偏磁や循環電流の増大といった問題は、位相差が大きいほど顕著になる。
【０００７】
本発明は、上記課題を解決するためになされたものであって、その目的は、位相シフト制御（ＰＳＭ制御）において、特に対の制御パルス信号の位相差が大きく対のスイッチング素子のオン期間のずれが大きくなる低出力要求時の動作改善を図ることができる電源装置及びアーク加工用電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決する電源装置は、電源装置の出力電力の生成過程において直流電力から高周波交流電力への電力変換を行うインバータ回路を備える電源装置において、上アーム及び下アームにスイッチング素子を備えるとともに、各アームのスイッチング素子のそれぞれに直列接続され電力伝達において対で動作するスイッチング素子を更に備えてなるハーフブリッジ型インバータ回路と、前記インバータ回路の各スイッチング素子に制御パルス信号を出力して各スイッチング素子のオンオフ動作を制御し、電源装置の出力電力を制御する制御回路とを備えた電源装置であって、前記制御回路は、電力伝達において対をなす前記スイッチング素子の制御パルス信号の位相差を調整するＰＳＭ制御と、前記制御パルス信号のオンパルスの密度を調整するＰＤＭ制御とが実施可能に構成され、前記制御回路の制御において、所定出力要求より高出力側では前記ＰＳＭ制御を行わせ、所定出力要求よりも低出力側では前記ＰＤＭ制御に切り替える制御切替部を備えた。
【０００９】
この構成によれば、所定出力要求より高出力側では、電力伝達において対をなすスイッチング素子の制御パルス信号の位相差を調整するＰＳＭ制御が行われ、所定出力要求よりも低出力側になると、制御パルス信号のオンパルスの密度を調整するＰＤＭ制御に切り替えられる。つまり、低出力要求時にＰＳＭ制御を実施すると、対の制御パルス信号の位相差が大きく対のスイッチング素子のオン期間のずれが大きくなって、回路内に生じる循環電流が増大するといった問題や、インバータ回路の後段にトランスを備える構成の場合ではトランスの偏磁の問題の発生が懸念されるため、この低出力要求時においては制御パルス信号のオンパルスを適宜間引いてスイッチング素子（インバータ回路）の動作を停止するＰＤＭ制御に切り替えることで、先の問題を解消しつつ低出力要求に応えることが可能となる。
【００１０】
また、上記電源装置において、前記制御切替部は、前記制御パルス信号の位相差がゼロから所定値となるまで前記ＰＳＭ制御を行わせ、それ以下の低出力要求時には前記制御パルス信号の位相差を前記所定値で固定としつつオンパルスの密度を調整する前記ＰＤＭ制御に切り替えるようにするのが好ましい。
【００１１】
この構成によれば、ＰＳＭ制御とＰＤＭ制御との切り替わり時に制御パルス信号の位相差が所定値として継承されるようにしたことで、制御の切り替わり時の出力過渡変化を小さくでき、出力安定化に寄与できる。
【００１２】
また、上記電源装置において、前記ＰＤＭ制御は、前記制御パルス信号の一定周期分をＰＤＭ制御周期とし、そのＰＤＭ制御周期中のいずれかのオンパルスを間引いてオンパルスの密度を調整するようにするのが好ましい。
【００１３】
この構成によれば、ＰＤＭ制御において、制御パルス信号の一定周期分がＰＤＭ制御周期とされ、そのＰＤＭ制御周期中のいずれかのオンパルスが間引かれてオンパルスの密度の調整が行われる。つまり、このＰＤＭ制御は、ＰＤＭ制御周期が常に制御パルス信号の一定周期分で行われるため、制御の簡略化に寄与できる。
【００１４】
また、上記電源装置において、前記ＰＤＭ制御は、前記ＰＤＭ制御周期の後端側からオンパルスを順に間引いてオンパルスの密度を調整するようにするのが好ましい。
この構成によれば、ＰＤＭ制御において、ＰＤＭ制御周期の後端側からオンパルスが順に間引かれてオンパルスの密度が調整される。つまり、ＰＤＭ制御周期の後端側から単純にオンパルスが間引かれるため、このことでも制御の簡略化に寄与できる。
【００１５】
また、上記電源装置において、前記インバータ回路は、上アーム及び下アームのスイッチング素子に跨って並列接続されるキャパシタを備えるのが好ましい。
この構成によれば、キャパシタは、上アーム及び下アームのスイッチング素子に入力される電圧に生じ得るサージ電圧を吸収する機能を発揮するため、各スイッチング素子に要求される耐圧が低く抑えられる。つまり、上アーム及び下アームのスイッチング素子に耐圧の低い安価なスイッチング素子を用いることが可能となる。
【００１６】
また、上記電源装置を、アーク加工用の直流出力電力を生成するアーク加工用電源装置に適用するのが好ましい。
この構成によれば、アーク加工用電源装置において、ＰＳＭ制御の実施の際に特に対の制御パルス信号の位相差が大きく対のスイッチング素子のオン期間のずれが大きくなる低出力要求時の動作改善を図ることが可能となる。
【発明の効果】
【００１７】
本発明の電源装置及びアーク加工用電源装置によれば、位相シフト制御（ＰＳＭ制御）において、特に対の制御パルス信号の位相差が大きく対のスイッチング素子のオン期間のずれが大きくなる低出力要求時の動作改善を図ることができる。
【図面の簡単な説明】
【００１８】
【図１】一実施形態におけるアーク溶接用電源装置を示す回路図。
【図２】高出力要求時のＰＳＭ制御にかかる電源装置各所の波形図。
【図３】中出力要求時におけるＰＳＭ−ＰＤＭ臨界時の電源装置各所の波形図。
【図４】低出力要求時のＰＤＭ制御にかかる電源装置各所の波形図。
【図５】別例におけるアーク溶接用電源装置を示す回路図。
【発明を実施するための形態】
【００１９】
以下、電源装置としてのアーク溶接用電源装置の一実施形態について説明する。
図１に示すように、アーク溶接機１０は、これに用いるアーク溶接用電源装置１１のプラス側の出力端子ｏ１に溶接トーチＴＨの電極ＷＥを接続し、マイナス側の出力端子ｏ２に溶接対象（母材）Ｍを接続して、電源装置１１にて生成した直流出力電力に基づいて電極ＷＥの先端にてアークを生じさせ、溶接対象Ｍのアーク溶接を行うものである。アーク溶接機１０は、例えば消耗電極式のアーク溶接機であり、電極ＷＥとして用いるワイヤ電極がアークにより消耗するため、該電極ＷＥをその消耗に応じて送給する送給装置（図示略）を用いる。
【００２０】
アーク溶接用電源装置１１は、入力変換回路１２、インバータ回路１３、トランスＩＮＴ、及び出力変換回路１４を備え、入力される商用交流電力からアーク溶接に適した直流出力電力を生成する。
【００２１】
入力変換回路１２は、ダイオードブリッジ回路よりなる一次側整流回路ＤＲａと、該整流回路ＤＲａの出力端子間に直列接続される平滑キャパシタＣ１，Ｃ２とを備え、三相の商用交流電力を直流電力に変換する。直流入力電力は、後段のインバータ回路１３に供給される。
【００２２】
インバータ回路１３は、ＩＧＢＴ等の半導体スイッチング素子よりなる第１〜第４スイッチング素子ＴＲ１〜ＴＲ４と、各スイッチング素子ＴＲ１〜ＴＲ４に付随するダイオードＤＲ１〜ＤＲ４と、これらとは別にクランプダイオードＤｃ１，Ｄｃ２とスナバキャパシタＣｓ１，Ｃｓ２とを備えている。
【００２３】
インバータ回路１３は、ハーフブリッジ型インバータにて構成されるものであり、一方の上アームに第２スイッチング素子ＴＲ２が備えられ、下アームに第３スイッチング素子ＴＲ３が備えられている。第２及び第３スイッチング素子ＴＲ２，ＴＲ３にはそれぞれダイオードＤＲ２，ＤＲ３が逆接続されている。また、第２及び第３スイッチング素子ＴＲ２，ＴＲ３とは並列をなすもう一方の上アームにはダイオードＤｃ１が備えられ、下アームにはダイオードＤｃ２が備えられている。この直列接続のダイオードＤｃ１，Ｄｃ２（スイッチング素子ＴＲ２，ＴＲ３））には更にキャパシタＣｓ１，Ｃｓ２がそれぞれ並列接続されている。
【００２４】
第２スイッチング素子ＴＲ２と整流回路ＤＲａのプラス側出力端子との間には第１スイッチング素子ＴＲ１が備えられ、該スイッチング素子ＴＲ１は第２スイッチング素子ＴＲ２と対で動作する。また、第３スイッチング素子ＴＲ３と整流回路ＤＲａのマイナス側出力端子との間には第４スイッチング素子ＴＲ４が備えられ、該スイッチング素子ＴＲ４は第３スイッチング素子ＴＲ３と対で動作する。第１及び第４スイッチング素子ＴＲ１，ＴＲ４にはそれぞれダイオードＤＲ１，ＤＲ４が逆接続されている。因みに、キャパシタＣｓ１，Ｃｓ２は、スイッチング素子ＴＲ１，ＴＲ４のオンオフ時の電位差を解消すべく充放電動作して、スイッチング素子ＴＲ１，ＴＲ４をゼロ電圧でスイッチング動作させる所謂ソフトスイッチング動作を行わせるために設けられている。
【００２５】
第２及び第３スイッチング素子ＴＲ２，ＴＲ３間はインバータ回路１３の出力端子ａであり、ダイオードＤｃ１，Ｄｃ２間はインバータ回路１３の出力端子ｂである。出力端子ａはトランスＩＮＴの一次側コイルＬ１の一端側と接続され、出力端子ｂはトランスＩＮＴの一次側コイルＬ１の一端側と接続されるとともに平滑キャパシタＣ１，Ｃ２間とも接続されている。
【００２６】
そして、インバータ回路１３は、第１及び第２スイッチング素子ＴＲ１，ＴＲ２と、第３及び第４スイッチング素子ＴＲ３，ＴＲ４とが交互にスイッチング動作することで、平滑キャパシタＣ１，Ｃ２の充電電力を交互に使って高周波交流電力を生成し、トランスＩＮＴの一次側コイルＬ１に供給する。これらスイッチング素子ＴＲ１〜ＴＲ４のスイッチング動作は、制御回路２０から入力される制御パルス信号Ｓ１〜Ｓ４に基づいて行われる。
【００２７】
トランスＩＮＴの二次側では、インバータ回路１３にて生成された高周波交流電力が所定電圧に変換され、二次側コイルＬ２から出力される。二次側コイルＬ２には、出力変換回路１４が接続される。
【００２８】
出力変換回路１４は、二次側整流回路ＤＲｂと、直流リアクトルＤＣＬとを備えている。二次側整流回路ＤＲｂは、一対のダイオードＤｓ１，Ｄｓ２を用いた全波整流回路よりなり、各ダイオードＤｓ１，Ｄｓ２のアノードが二次側コイルＬ２の両側端子にそれぞれ接続され、各ダイオードＤｓ１，Ｄｓ２のカソードは共に直流リアクトルＤＣＬの一端に接続されている。直流リアクトルＤＣＬの他端は、電源装置１１のプラス側の出力端子ｏ１に接続されている。電源装置１１のマイナス側の出力端子ｏ２は、二次側コイルＬ２の中間端子と接続されている。このような出力変換回路１４は、トランスＩＮＴの二次側コイルＬ２からの高周波交流電力をアーク溶接用の直流出力電力に変換し、出力端子ｏ１，ｏ２から出力する。
【００２９】
電源装置１１には、ＣＰＵ等を含む制御回路２０が備えられている。制御回路２０には、電源装置１１の出力側電源線上に設置した電流検出器２１から出力電流Ｉｏに対応する検出信号Ｉｄと、使用者等により操作可能な出力電流設定器２２から出力電流目標値に対応する設定信号Ｉｒとがそれぞれ入力されている。制御回路２０は、入力された検出信号Ｉｄ及び設定信号Ｉｒから得られる出力電流Ｉｏの実値及びその目標値等を含む各種パラメータに基づき、その時々で適切な出力を行うための内部演算を行っている。そして、制御回路２０は、その内部演算に基づいてインバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４に対してスイッチング制御を実施する。
【００３０】
本実施形態のスイッチング制御としては、高〜中出力要求時においては位相シフト制御（ＰＳＭ制御）が用いられ、低出力要求時においてはパルス密度変調制御（ＰＤＭ制御）が用いられ、ＰＳＭ制御とＰＤＭ制御とが適宜切り替えられる。制御の切り替えについて本実施形態では、先ず制御回路２０の位相差設定部２０ａにて、出力電流Ｉｏの実値及び目標値等に基づきその時々で適切な制御パルス信号Ｓ１，Ｓ２間（制御パルス信号Ｓ３，Ｓ４間）の位相差α（図３等参照）が算出され、次いでその位相差αの算出値に基づいて制御切替部２０ｂにてＰＳＭ制御かＰＤＭ制御かの切り替えが行われる。
【００３１】
次に、図２〜図４を用いて本実施形態の動作（作用）を説明する。
［高〜中出力要求時：ＰＳＭ制御］
インバータ回路１３（スイッチング素子ＴＲ１〜ＴＲ４）に出力する制御パルス信号Ｓ１，Ｓ２間（制御パルス信号Ｓ３，Ｓ４間）の位相差αの算出に基づいて、その算出値が図２に示すゼロから図３に示す本実施形態での最大値（臨界値）までの間にある場合、算出値がそのまま位相差αとして設定される。つまり、この高〜中出力要求時においては、位相差αが図２のゼロから図３の臨界値までの間で調整されるＰＳＭ制御により電源装置１１の出力が調整される。
【００３２】
即ち、第１及び第２スイッチング素子ＴＲ１，ＴＲ２は、キャパシタＣ１の充電電力をトランスＩＮＴ側に伝達するものであり、制御パルス信号Ｓ１，Ｓ２の位相差αが小さくスイッチング素子ＴＲ１，ＴＲ２のオン期間のずれが小さいほど、同時オン期間（電力伝達期間）が大きく、トランスＩＮＴ側への電力伝達は大きい。一方、制御パルス信号Ｓ１，Ｓ２の位相差αが大きくスイッチング素子ＴＲ１，ＴＲ２のオン期間のずれが大きくなるほど、同時オン期間（電力伝達期間）が小さくなり、トランスＩＮＴ側への電力伝達は小さくなる。
【００３３】
第３及び第４スイッチング素子ＴＲ３，ＴＲ４についても第１及び第２スイッチング素子ＴＲ１，ＴＲ２と同様である。第３及び第４スイッチング素子ＴＲ３，ＴＲ４は、キャパシタＣ２の充電電力をトランスＩＮＴ側に伝達するものであり、制御パルス信号Ｓ３，Ｓ４の位相差αが小さくスイッチング素子ＴＲ３，ＴＲ４のオン期間のずれが小さいほど、同時オン期間が大きく、トランスＩＮＴ側への電力伝達は大きい。一方、制御パルス信号Ｓ３，Ｓ４の位相差αが大きくスイッチング素子ＴＲ３，ＴＲ４のオン期間のずれが大きくなるほど、同時オン期間が小さくなり、トランスＩＮＴ側への電力伝達は小さくなる。
【００３４】
本実施形態では、第１及び第４スイッチング素子ＴＲ１，ＴＲ４の制御パルス信号Ｓ１，Ｓ４が基準相（固定相）となっており、１８０°より若干小さいオンパルス幅を有するとともに、互いが１８０°の位相差を有している。これに対し、第２及び第３スイッチング素子ＴＲ２，ＴＲ３の制御パルス信号Ｓ２，Ｓ３が制御相ではあるが、第１及び第４スイッチング素子ＴＲ１，ＴＲ４の制御パルス信号Ｓ１，Ｓ４と同幅のオンパルス幅に設定されている。そして、位相差αが設定されると、制御相である制御パルス信号Ｓ２，Ｓ３は制御パルス信号Ｓ１，Ｓ４よりもその位相差α分だけ遅れ側に位相シフトされ、第２及び第３スイッチング素子ＴＲ２，ＴＲ３のオン期間が第１及び第４スイッチング素子ＴＲ１，ＴＲ４のオン期間よりも遅れ側にずらされる。
【００３５】
図２及び図３（後述する図４も同様）において、インバータ回路１３の出力端子ａ，ｂ間電圧をＶａｂ、スイッチング素子ＴＲ１〜ＴＲ４を流れる電流をＩTR1〜ＩTR4、スイッチング素子ＴＲ１〜ＴＲ４に印加される電圧をＶTR1〜ＶTR4とする。制御パルス信号Ｓ１，Ｓ２間及び制御パルス信号Ｓ３，Ｓ４間の位相差αに応じてインバータ回路１３の出力電圧Ｖａｂが変化することで、トランスＩＮＴの二次側で生成される電源装置１１の出力電力の調整がなされる。
【００３６】
ところで、制御パルス信号Ｓ１，Ｓ２及び制御パルス信号Ｓ３，Ｓ４の位相差αの臨界値は、図３に示すように、本実施形態では例えば９０°（オンパルス幅の約半分）に設定されている。つまり、第１スイッチング素子ＴＲ１に対する第２スイッチング素子ＴＲ２のオン期間のずれ、第４スイッチング素子ＴＲ４に対する第３スイッチング素子ＴＲ３のオン期間のずれに伴ってトランスＩＮＴの一次側回路で生じる循環電流がこれ以上増大しないようにしている。そのため、出力要求に応じた位相差αの算出が臨界値より大きくなった場合、位相差αを臨界値に固定した状態でオンパルスの密度を調整（オンパルスを間引き）するＰＤＭ制御に移行する。換言すると、上記のＰＳＭ制御では毎周期でオン機会が与えられ、オンパルスの密度（ＰＤＭデュティサイクル）としては１００％、最大である。
【００３７】
［低出力要求時：ＰＤＭ制御］
位相差αの算出値が臨界値より大きい値となった場合には、位相差αは臨界値で固定し、そのオンパルスの密度が小さく設定される。つまり、この低出力要求時においては、オンパルス数が調整されるＰＤＭ制御により電源装置１１の出力が調整される。
【００３８】
具体的には、本実施形態では図４に示すように、制御パルス信号Ｓ１〜Ｓ４のオンパルスが例えば１０個、即ち上記のＰＳＭ制御時の制御周期の１０周期分がＰＤＭ制御周期ＴＤの１周期とされ、各制御周期ＴＤ毎に位相差αの算出値に応じて間引く数が決定される。位相差αの算出値が大きくなるほど間引く数が多くなる。また不要となったオンパルスは、ＰＤＭ制御周期ＴＤの後端から順に間引かれて、オンパルスの密度が小さくされる。更に制御パルス信号Ｓ１，Ｓ４及びこれに付随する制御パルス信号Ｓ２，Ｓ３は同様に間引かれる。因みに、同図４は、ＰＤＭデュティサイクルが５０％、ＰＤＭ制御の１周期の内で前半５個のオンパルスはそのまま設定され（位相差αは固定）、後半５個のオンパルスは間引かれて消失する。
【００３９】
ここで、本実施形態のＰＤＭ制御では、制御パルス信号Ｓ１〜Ｓ４のオンパルスの間引きは制御回路２０で行うため、スイッチング素子ＴＲ１〜ＴＲ４をオンさせないのは意図して行っている。つまり、上アーム側のスイッチング素子ＴＲ１，ＴＲ２と下アーム側のスイッチング素子ＴＲ３，ＴＲ４とのスイッチング動作（オンオフ）のバランスは、トランスＩＮＴにて発生し得る偏磁の抑制等を考慮して行われる。
【００４０】
このようにして、制御パルス信号Ｓ１，Ｓ２間及び制御パルス信号Ｓ３，Ｓ４間の位相差αの算出値がＰＳＭ−ＰＤＭ制御の臨界値よりも大きい値となる低出力要求がなされた場合では、オンパルス自体を適宜間引いてオンパルスの密度を小さくすることで、電源装置１１としては最低出力まで出力要求に応えることが可能である。
【００４１】
因みに図４に示すように、制御パルス信号Ｓ１〜Ｓ４の個々のオンパルスに対するインバータ回路１３の出力電圧Ｖａｂは、ＰＳＭ−ＰＤＭ制御臨界時の図３と同様であるが、そこからオンパルスを間引いた分、出力電圧Ｖａｂの平均電圧は低下する。そのため、トランスＩＮＴの二次側で生成される電源装置１１の出力電力も低出力となる。
【００４２】
次に、本実施形態の特徴的な効果を記載する。
（１）所定出力要求より高出力側では、電力伝達において対をなすスイッチング素子ＴＲ１，ＴＲ２の制御パルス信号Ｓ１，Ｓ２間、及びスイッチング素子ＴＲ３，ＴＲ４の制御パルス信号Ｓ３，Ｓ４間の位相差αを調整するＰＳＭ制御が行われ、所定出力要求よりも低出力側になると、制御パルス信号Ｓ１〜Ｓ４のオンパルスの密度を調整するＰＤＭ制御に切り替えられる。つまり、低出力要求時にＰＳＭ制御を実施すると、対の制御パルス信号Ｓ１，Ｓ２間及び制御パルス信号Ｓ３，Ｓ４間の位相差αが大きく対のスイッチング素子ＴＲ１，ＴＲ２間及びスイッチング素子ＴＲ３，ＴＲ４間のオン期間のずれが大きくなって、トランスＩＮＴの一次側回路内に生じる循環電流が増大するといった問題や、インバータ回路１３の後段にトランスＩＮＴを備える本実施形態の場合ではトランスＩＮＴの偏磁の問題の発生が懸念されるため、この低出力要求時において本実施形態では、制御パルス信号Ｓ１〜Ｓ４のオンパルスを適宜間引いてスイッチング素子ＴＲ１〜ＴＲ４（インバータ回路１３）の動作を停止するＰＤＭ制御に切り替えることで、先の問題を解消しつつ低出力要求に応えることができる。
【００４３】
（２）ＰＳＭ制御とＰＤＭ制御との切り替わり時に制御パルス信号Ｓ１，Ｓ２及び制御パルス信号Ｓ３，Ｓ４の位相差αが臨界値（本実施形態の最大値）として継承されるようにしたことで、制御切り替わり時の出力過渡変化が小さく出力安定化に寄与することができる。
【００４４】
（３）ＰＤＭ制御において、制御パルス信号Ｓ１〜Ｓ４の一定周期分（例えば１０周期分）がＰＤＭ制御周期ＴＤとされ、そのＰＤＭ制御周期ＴＤ中のいずれかのオンパルスが間引かれてオンパルスの密度の調整が行われる。つまり、このＰＤＭ制御は、ＰＤＭ制御周期ＴＤが常に制御パルス信号Ｓ１〜Ｓ４の一定周期分で行われるため、制御の簡略化に寄与することができる。
【００４５】
（４）ＰＤＭ制御において、ＰＤＭ制御周期ＴＤの後端側からオンパルスが順に間引かれてオンパルスの密度が調整される。つまり、ＰＤＭ制御周期ＴＤの後端側から単純にオンパルスが間引かれるため、このことでも制御の簡略化に寄与することができる。
【００４６】
尚、上記実施形態は、以下のように変更してもよい。
・ＰＤＭ制御周期ＴＤを制御パルス信号Ｓ１〜Ｓ４の１０周期で一定に設定したが、周期数はこれに限らず適宜変更してもよい。また、ＰＤＭ制御周期ＴＤは一定でなく、その時々で変更してもよい。
【００４７】
・ＰＤＭ制御周期ＴＤの後端から順にオンパルスを間引いたが、前端から順に間引いてもよく、適当な箇所から間引くようにしてもよい。この場合、オンパルス間の間隔が同様となるように（オンパルス間の間隔の差が小さくなるように）間引いてもよい。
【００４８】
・制御パルス信号Ｓ１〜Ｓ４の位相差αの臨界値をオンパルスの約半分としたが、これに限らず適宜変更してもよい。尚、この場合、スイッチング素子ＴＲ１〜ＴＲ４のソフトスイッチング動作が可能な範囲内で位相差αを設定するのが好ましい。また、ＰＳＭ制御とＰＤＭ制御とで位相差αを継承させなくてもよく、ＰＤＭ制御において位相差ゼロも含めて独自に位相差αを設定してもよい。
【００４９】
・出力要求としての制御パルス信号Ｓ１〜Ｓ４の位相差αの算出値の大小に基づいて制御を切り替えるのではなく、電流検出器２１にて検出される出力電流Ｉｏ等の実出力値の大小や、出力電流設定器２２による出力電流目標値等の出力目標値の大小に基づいて制御を切り替えるようにしてもよい。
【００５０】
・図１に示す上記実施形態の電源装置１１は一例であり、その構成を適宜変更してもよい。例えばハーフブリッジ型インバータ回路１３の構成はこれに限らず、適宜変更してもよい。図５はその一例である。
【００５１】
図５に示すインバータ回路１３は、図１の回路で上アーム及び下アームの第２及び第３スイッチング素子ＴＲ２，ＴＲ３のそれぞれに並列に設けられていたキャパシタＣｓ１，Ｃｓ２を省略し、１つのキャパシタＣｓｓを第２及び第３スイッチング素子ＴＲ２，ＴＲ３に跨って並列接続（素子ＴＲ２，ＴＲ３のコレクタ間に接続）して構成されている。キャパシタＣｓｓは、第２及び第３スイッチング素子ＴＲ２，ＴＲ３に入力される電圧に生じ得るサージ電圧を吸収する機能を発揮する。これにより、第２及び第３スイッチング素子ＴＲ２，ＴＲ３に要求される耐圧を低く抑えることができ、耐圧の低い安価なスイッチング素子を用いることが可能となる。また図５のインバータ回路１３では、第１及び第４スイッチング素子ＴＲ１，ＴＲ４にそれぞれキャパシタＣｓ３，Ｃｓ４が並列接続され、各スイッチング素子ＴＲ１，ＴＲ４のゼロ電圧スイッチングを可能としている。
【００５２】
・電源装置１１はアーク溶接用電源装置であったが、アーク溶接以外のアーク加工用電源装置や、これ以外の他の電源装置であってもよい。
次に、上記実施形態及び別例から把握できる技術的思想を以下に追記する。
【００５３】
（イ）電源装置の出力電力の生成過程において、上アーム及び下アームにスイッチング素子を備えるとともに各アームのスイッチング素子のそれぞれに直列接続され電力伝達において対で動作するスイッチング素子を更に備えて直流電力から高周波交流電力への電力変換を行うハーフブリッジ型インバータ回路に対し、各スイッチング素子に制御パルス信号を出力して各スイッチング素子のオンオフ動作を制御し、電源装置の出力電力を制御する電源装置の制御方法であって、
電力伝達において対をなす前記スイッチング素子の制御パルス信号の位相差を調整するＰＳＭ制御と、前記制御パルス信号のオンパルスの密度を調整するＰＤＭ制御とが実施可能であり、所定出力要求より高出力側ではＰＳＭ制御を実施し、所定出力要求よりも低出力側ではＰＤＭ制御に切り替えて実施するようにしたことを特徴とする電源装置の制御方法。
【符号の説明】
【００５４】
１１        アーク溶接用電源装置（電源装置、アーク加工用電源装置）
１３        インバータ回路
２０        制御回路
２０ｂ      制御切替部
Ｓ１〜Ｓ４  制御パルス信号
ＴＤ        ＰＤＭ制御周期
ＴＲ１〜ＴＲ４  スイッチング素子
Ｃｓｓ      キャパシタ
α          位相差
【図１】
2014205190.tif 000003
【図２】
2014205190.tif 000004
【図３】
2014205190.tif 000005
【図４】
2014205190.tif 000006
【図５】
2014205190.tif 000007