(57)【要約】【課題】封止部材上にシールド効果を有する導体層を容易に形成できる半導体装置及び半導体装置の製造方法を提供すること。【解決手段】実施形態に係る半導体装置の製造方法は、第１の端子と、第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームのマウント部上に半導体チップを載置する工程と、半導体チップ及びリードフレームを樹脂で封止する工程と、底面が第１の端子の上面と第２の端子の上面との間に位置する溝を樹脂に形成する工程と、溝を充填するとともに、樹脂の表面を被覆し、第１の端子とは電気的に導通し第２の端子とは電気的に絶縁される様に導体層を形成する工程と、溝に充填された導体層の断面が露出するように樹脂を厚み方向に切断する工程と、を有する。【選択図】図１
2014183142.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と、前記第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームの前記マウント部上に半導体チップを載置する工程と、
前記半導体チップ及び前記リードフレームを樹脂で封止する工程と、
底面が前記第１の端子の上面と前記第２の端子の上面との間に位置する溝を前記樹脂に形成する工程と、
前記溝を充填するとともに、前記樹脂の表面を被覆し、前記第１の端子とは電気的に導通し前記第２の端子とは電気的に絶縁される様に導体層を形成する工程と、
前記溝に充填された導体層の断面が露出するように前記樹脂を厚み方向に切断する工程と、
を有する半導体装置の製造方法。
【請求項２】
第１の端子と、前記第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームと、
前記マウント部にマウントされた半導体チップと、
前記半導体チップ及び前記リードフレームを封止し、端面の前記第１の端子の上面と前記第２の端子の上面との間の位置に形成された段差を有する封止部材と、
前記段差において前記第１の端子の上面と接触し、前記封止部材を被覆する導体層と、
を備える半導体装置。
【請求項３】
第１の端子と、前記第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームと、
前記マウント部にマウントされた半導体チップと、
前記半導体チップ及び前記リードフレームを封止し、上面に前記第１の端子を露出させる孔と、端面に形成された段差とを有する封止部材と、
前記孔内に充填され、前記段差から上側の前記封止部材を被覆する導体層と、
を備える半導体装置。
【請求項４】
前記第１，第２の端子の裏面は、前記封止部材から露出している請求項２又は請求項３に記載の半導体装置。
【請求項５】
前記端面は、ダイシングブレードによる切断面である請求項２乃至請求項４のいずれか１項に記載の半導体装置。
【請求項６】
第１の端子と第２の端子とがマウント部の周囲に離間して配置されたリードフレームの前記マウント部上に半導体チップを載置する工程と、
前記半導体チップ及び前記リードフレームを樹脂で封止する工程と、
底面が前記第１の端子の上面と前記第２の端子の上面が露出しない位置に溝を前記樹脂に形成する工程と、
前記第１の端子の上面が露出する位置に前記樹脂に開口を形成する工程と、
前記溝と開口とを充填するとともに、前記樹脂の表面を被覆し、前記第１の端子とは電気的に導通し前記第２の端子とは電気的に絶縁される様に導体層を形成する工程と、
前記溝に充填された導体層の断面が露出するように前記樹脂を厚み方向に切断する工程と、
を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、できるだけ外部からのノイズを入れない、もしくはできるだけ外部へノイズを出さない（以下、シールド効果と記載する）ために半導体チップを封止する樹脂等の封止部材を金属材料で覆ったものがある。十分なシールド効果を得るためには、金属材料を接地する必要がある。このため、リードフレームの端子とは別に、金属材料を接地するための端子を半導体装置の底面の角（パッケージコーナー部）に設けることが提案されている（例えば、特許文献１）。
【０００３】
また、ＴＳＯＰ（Thin small outline package）やＱＦＰ（quad flat package）のように封止部材の側面から端子が露出する構造の半導体装置の場合、封止部材の側面まで金属材料で覆うと、金属材料と端子とが導通してしまう。このため、金属材料で覆うことのできる面積が狭くなる。この結果、十分なシールド効果を得ることができない虞が生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３３４４４号公報（図４）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、封止部材上にシールド効果を有する導体層を容易に形成できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置の製造方法は、第１の端子と、第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームのマウント部上に半導体チップを載置する工程と、半導体チップ及びリードフレームを樹脂で封止する工程と、底面が第１の端子の上面と第２の端子の上面との間に位置する溝を樹脂に形成する工程と、溝を充填するとともに、樹脂の表面を被覆し、第１の端子とは電気的に導通し第２の端子とは電気的に絶縁される様に導体層を形成する工程と、溝に充填された導体層の断面が露出するように樹脂を厚み方向に切断する工程と、を有する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体装置の構成図である。
【図２】第１の実施形態に係る半導体装置の製造途中の平面図である。
【図３】第１の実施形態に係る半導体装置の製造工程図である。
【図４】第１の実施形態に係る半導体装置の製造工程図である。
【図５】第１の実施形態に係る半導体装置の製造工程図である。
【図６】第２の実施形態に係る半導体装置の構成図である。
【図７】第２の実施形態に係る半導体装置の製造工程図である。
【図８】第２の実施形態に係る半導体装置の製造工程図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、実施形態について詳細に説明する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１００の構成図である。図１（ａ）は、半導体装置１００の俯瞰図、図１（ｂ）は、図１（ａ）の線分Ｘ−Ｘにおける半導体装置１００の断面図である。図１に示すように、半導体装置１００は、リード端子が封止部材から突出していないＱＦＰ（quad flat non-lead package）型の半導体装置である。以下、図１を参照して半導体装置１００の構成について説明する。
【００１０】
半導体装置１００は、リードフレーム１０１と、半導体チップ１０２と、ボンディングワイヤ１０３と、封止部材１０４と、導体層１０５とを備える。リードフレーム１０１は、半導体チップ１０２をマウントするためのマウント部１０１ａと、接地（ＧＮＤ）用端子（第１の端子）１０１ｂと、他の端子、例えば、シグナル用端子などの第２の端子１０１ｃとを備える。
【００１１】
第１，第２の端子１０１ｂ，１０１ｃは、マウント部１０１ａの周囲に離間して配置されている。第２の端子１０１ｃの先端部は、エッチングやコイニング等により薄化されている。このため、第１の端子１０１ｂの厚みＤ１は、他の端子である第２の端子１０１ｃの先端部の厚みＤ２よりも厚い。逆に言うと、第２の端子１０１ｃの先端部の厚みＤ２は、第１の端子１０１ｂの厚みＤ１よりも薄い。第１の端子１０１ｂの厚みＤ１は、例えば、２００μｍ±１０μｍである。第２の端子１０１ｃの先端部の厚みＤ２は、例えば、１００μｍ±２５μｍである。なお、第１，第２の端子１０１ｂ，１０１ｃの裏面Ｒ１，Ｒ２は、封止部材１０４から露出している。
【００１２】
半導体チップ１０２は、マウント部１０１ａ上にダイボンド材を用いて接着されている。半導体チップ１０２の外部接続用のパッド（不図示）とリードフレーム１０１の第１，第２の端子とが、ボンディングワイヤ１０３により電気的に接合されている。
【００１３】
封止部材１０４は、エポキシ樹脂を主成分とし、シリカ充填材等を加えた熱硬化性成形材料で構成される。封止部材１０４は、半導体チップ１０２及びリードフレーム１０１を封止する。なお、第１，第２の端子１０１ｂ，１０１ｃは、裏面Ｒ１，Ｒ２が露出するようにして封止部材１０４により封止される。
【００１４】
封止部材１０４の端面１０４ａには、第１の端子１０１ｂの上面Ｔ１と第２の端子１０１ｃの低いほうの上面Ｔ２（以下、単に上面Ｔ２と記載する）との間の位置に段差１０４ｂが形成されている。封止部材１０４の底面１０４ｃ又は第２の端子１０１ｃの裏面Ｒ２から段差１０４ｂまでの高さ（厚み）Ｄ３は、第１の端子１０１ｂの厚みＤ１よりも薄く、第２の端子１０１ｃの厚みＤ２よりも厚い。つまり、厚みＤ１〜Ｄ３は、以下の（１）式を満たしている。
Ｄ１＞Ｄ３＞Ｄ２・・・（１）
【００１５】
なお、封止部材１０４の底面１０４ｃから段差１０４ｂまでの高さ（厚み）Ｄ３は、第１の端子１０１ｂの厚みＤ１よりも２０μｍ程度薄い（低い）ことが好ましい。後述する導体層１０５と、第１の端子１０１ｂとを確実に導通、つまり電気的につながっている状態とさせるためである。また、封止部材１０４の底面１０４ｃから段差１０４ｂまでの高さ（厚み）Ｄ３は、第２の端子１０１ｃの厚みＤ２よりも３５μｍ程度厚い（高い）ことが好ましい。後述する導体層１０５と、第２の端子１０１ｃとが導通しないようにするためである。
【００１６】
導体層１０５は、段差１０４ｂより上側の封止部材１０４を被覆する。導体層１０５は、封止部材１０４の端面１０４ａの段差１０４ｂにおいて、第１の端子１０１ｂと直接接している。導体層１０５は、電気導電性を有する材料で形成されている。このため、導体層１０５は、第１の端子１０１ｂと電気的に直接接続される。導体層１０５は、導電性ペーストを塗布後に焼結または硬化することで形成したり、無電解めっきにより形成することができる。
【００１７】
図２は、リードフレーム１０１及び半導体チップ１０２を封止部材１０４で封止した状態の平面図である。図２に示すように、半導体装置の製造では、複数の半導体チップを一度に封止している。なお、図２は、第１のダイシングライン（ハーフカット）を実線で、第２のダイシングライン（フルカット）を破線で示している。
【００１８】
図３〜図５は、図２の線分Ｙ−Ｙにおける断面図である。以下、図３〜図５を参照して半導体装置１００の製造方法について説明する。なお、半導体チップ１０２及びリードフレーム１０１が封止部材１０４で封止された状態から半導体装置１００の製造方法について説明する（図３（ａ）参照）。
【００１９】
初めに、ブレードＢを使用して、図２に示した第１のダイシングライン（実線）に沿ってハーフカットを行う（図３（ｂ）参照）。ここでは、図４（ａ）に示すように、封止部材１０４の底面１０４ｃからブレードＢの下端までの高さＤ３が、第１の端子１０１ｂの厚みＤ１よりも薄く、第２の端子１０１ｃの厚みＤ２よりも厚くなるように、ブレードＢの高さを調整してハーフカットを行う。該ハーフカットにより、封止部材１０４の１０４の両端に溝Ｇが形成される（図４（ｂ）参照）。図４（ｂ）に示すように、溝Ｇの底面Ｓ１は、第１の端子１０１ｂの上面Ｔ１と、第２の端子１０１ｃの低いほうの上面Ｔ２との間に位置する。
【００２０】
なお、すでに述べたように、封止部材１０４の底面１０４ｃからからブレードＢの下端までの高さＤ３は、第１の端子１０１ｂの厚みＤ１よりも２０μｍ程度低いことが好ましい。２０μｍ程度低くすることで、第１の端子１０１ｂを確実に露出させることができる。この結果、第１の端子１０１ｂと導体層１０５とが確実に導通する。また、封止部材１０４の底面１０４ｃからからブレードＢの下端までの高さＤ３は、第２の端子１０１ｃの厚みＤ２よりも３５μｍ程度厚い（高い）ことが好ましい。導体層１０５と、第２の端子１０１ｃとが導通しないようにするためである。
【００２１】
次に、封止部材１０４の表面に印刷法により導電性ペーストを塗布する。この際、溝Ｇ内にも導体ペーストが充填される。次に、導体ペーストを焼結または硬化して導体層１０５を得る（図４（ｃ）参照）。導体ペーストは、例えば、銀（Ag）や銅（Cu）等の導電性の高い粉末を熱硬化樹脂中に分散させたものである。なお、導体層１０５は、溝Ｇ内を含む封止部材１０４の表面に無電解めっき触媒（例えば、パラジウム（Ｐａ））を塗布した後、無電解銅めっきを行い形成してもよい。
【００２２】
次に、ブレードＢを使用して、図２に示した第２のダイシングライン（破線）に沿ってフルカットを行う（図５（ａ）参照）。該フルカットにより、リードフレーム１０１が切断され、導体層１０５の断面が露出した個片化された半導体装置１００を得ることができる（図５（ｂ）参照）。
【００２３】
以上のように、半導体装置１００では、リードフレーム１０１の接地（ＧＮＤ）端子１０１ｂの厚みＤ１を、その他の端子である第２の端子１０１ｃの厚みＤ２よりも厚くし、封止部材１０４をハーフカットすることで、第１の端子１０１ｂのみを露出させる溝Ｇを形成している。その後、溝Ｇを充填するようにして導体層１０５を形成している。
【００２４】
このため、封止部材１０４上にシールド効果を有する導体層１０５を容易に形成することができる。また、封止部材１０４の端面１０４ａまで導体層１０５で覆われているため、導体層１０５によるシールド効果が向上する。さらに、従来の半導体装置のように、導体層１０５を接地するために、別途端子等を設ける必要がなく、工程数の増加を抑制することができる。この結果、導体層１０５を備える半導体装置１００の製造コストを抑制することができる。
【００２５】
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置２００の構成図である。図６（ａ）は、半導体装置２００の俯瞰図、図６（ｂ）は、図６（ａ）の線分Ｚ−Ｚにおける半導体装置２００の断面図である。半導体装置２００は、リード端子が封止部材から突出していないＱＦＰ（quad flat non-lead package）型の半導体装置である。以下、図６を参照して半導体装置２００の構成について説明する。なお、図１〜図５を参照して説明した半導体装置１００と同じ構成には、同一の符号を付して重複する説明を省略する。
【００２６】
半導体装置２００は、リードフレーム２０１と、半導体チップ１０２と、ボンディングワイヤ１０３と、封止部材２０４と、導体層１０５とを備える。リードフレーム２０１は、半導体チップ１０２をマウントするためのマウント部２０１ａと、接地（ＧＮＤ）端子（第１の端子）２０１ｂと、シグナル用端子等の他の端子（第２の端子）２０１ｃとを備える。
【００２７】
第１，第２の端子２０１ｂ，２０１ｃは、マウント部２０１ａの周囲に離間して配置されている。第２の実施形態では、第２の端子２０１ｃの先端部が薄化されておらず、第１の端子２０１ｂの厚みＤ４と第２の端子２０１ｃの厚みＤ５がほぼ同じとなっている。
【００２８】
このため、この半導体装置２００では、封止部材２０４に、第１の端子２０１ｂの上面Ｔ１を露出させる孔Ｈを形成し、該孔Ｈ内を導体層２０５で充填することで、接地（ＧＮＤ）端子である第１の端子２０１ｂと、導体層１０５とを導通させている。なお、孔Ｈは、第１の端子２０１ｂごとに形成してもよい。また、十分な導通を得られる場合は、孔Ｈの数は、第１の端子２０１ｂの数よりも少なくてもよい。
【００２９】
封止部材２０４は、エポキシ樹脂を主成分とし、シリカ充填材等を加えた熱硬化性成形材料であり、半導体チップ１０２及びリードフレーム２０１を封止する。また、封止部材２０４の端面２０４ａには、段差２０４ｂが形成されている。この実施形態では、段差２０４ｂは、導体層１０５と第２の端子２０１ｃが導通しないように、第２の端子２０１ｃの上面Ｔ２よりも高い位置に経営されている。
【００３０】
図７，図８は、半導体装置２００の製造工程図である。以下、図６に示す半導体装置２００の製造方法について図２，図７，図８を参照して説明する。なお、半導体チップ１０２及びリードフレーム２０１が封止部材２０４で封止された状態から半導体装置２００の製造方法について説明する（図７（ａ）参照）。
【００３１】
初めに、ブレードＢを使用して、図２に示した第１のダイシングライン（実線）に沿ってハーフカットを行う（図７（ｂ）参照）。該ハーフカットにより、封止部材２０４の両端に溝Ｇが形成される（図７（ｃ）参照）。また、レーザを用いて、封止部材２０４に、第１の端子２０１ｂの上面Ｔ１を露出させる孔Ｈを形成する（図７（ｃ）参照）。
【００３２】
なお、ブレードＢの下端の位置は、第２の端子２０１ｃの上面Ｔ２から３５μｍ程度高いことが好ましい。導体層１０５と、第２の端子２０１ｃとが導通しないようにするためである。
【００３３】
次に、封止部材２０４の表面に印刷法により導電性ペーストを塗布する。この際、封止部材２０４に形成された溝Ｇ内及び孔Ｈ内にも導体ペーストが充填される。次に、導体ペーストを焼結または硬化して導体層１０５を得る（図８（ａ）参照）。なお、導体層１０５は、溝Ｇ及び孔Ｈ内を含む封止部材２０４の表面に無電解めっき触媒（例えば、パラジウム（Ｐａ））を塗布した後、無電解銅めっきを行い形成してもよい。
【００３４】
次に、ブレードＢを使用して、図２に示した第２のダイシングライン（破線）に沿ってフルカットを行う（図８（ｂ）参照）。該フルカットにより、リードフレーム２０１が切断され、導体層１０５の断面が露出した個片化された半導体装置２００を得ることができる（図８（ｃ）参照）。
【００３５】
以上のように、半導体装置２００では、封止部材２０４に、接地（ＧＮＤ）端子である第１の端子２０１ｂの上面Ｔ１を露出させる孔Ｈをレーザにより形成した後、該孔Ｈ内を充填するようにして導体層１０５を形成している。
【００３６】
このため、接地（ＧＮＤ）端子である第１の端子２０１ｂの厚みＤ４と、その他の端子である第２の端子２０１ｃの厚みＤ５とがほぼ同じである場合にも、封止部材２０４上にシールド効果を有する導体層１０５を容易に形成することができる。その他の効果は、第１の実施形態に係る半導体装置１００の効果と同じである。
【００３７】
（実施形態の変形例）
上記第１の実施形態に係る半導体装置１００及び第２の実施形態に係る半導体装置２００の製造工程では、第１のダイシングライン（ハーフカット）と、第２のダイシングライン（フルカット）が異なる位置となっているが、第１，第２のダイシングラインを同一としてもよい。この場合、封止部材１０４，２０４の側面にも導体層１０５を形成するため、一回目（ハーフカット時）に使用するブレードの厚みを、二回目（フルカット時）に使用するブレードの厚みよりも厚くしておくことが好ましい。また、リード端子が封止部材から突出していないＱＦＰ（quad flat non-lead package）型の半導体装置について説明したが、その他の半導体装置、例えば、ＴＳＯＰ型の半導体装置についても適用することができる。
【００３８】
さらに、第２の実施形態に係る半導体装置２００では、接地（ＧＮＤ）端子（第１の端子２０１ｂ）の厚みと、それ以外の端子（第２の端子２０１ｃ）の厚みがほぼ同じ場合について説明した。しかしながら、第１の実施形態に係る半導体装置１００において、第１の端子１０１ｂと導体層１０５との導通をより確実にするために、レーザを用いて、封止部材１０４に、第１の端子１０１ｂの上面Ｔ１を露出させる孔Ｈを形成するようにしてもよい。
【００３９】
（その他の実施形態）
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４０】
１００，２００…半導体装置、１０１，２０１…リードフレーム、１０１ａ，２０１ａ…マウント部、１０１ｂ，２０１ｂ…第１の端子、１０１ｃ，２０１ｃ…第２の端子、１０２…半導体チップ、１０３…ボンディングワイヤ、１０４，２０４…封止部材、１０４ａ，２０４ａ…端面、１０４ｂ，２０４ｂ…段差、１０４ｃ，２０４ｃ…底面、１０５，２０５…導体層。
【図１】
2014183142.tif 000003
【図２】
2014183142.tif 000004
【図３】
2014183142.tif 000005
【図４】
2014183142.tif 000006
【図５】
2014183142.tif 000007
【図６】
2014183142.tif 000008
【図７】
2014183142.tif 000009
【図８】
2014183142.tif 000010