(57)【要約】      （修正有）【課題】電源電圧やプロセス、温度変動下において、直線性を向上することが可能なデジタル／アナログ変換回路を提供する。【解決手段】デジタル／アナログ変換回路１００は、デジタル信号ＤＩＮが入力され、前記デジタル信号に応じた出力電流を出力端子に出力するデジタル／アナログ変換部ＤＡＣを備える。デジタル／アナログ変換回路は、前記出力電流を補正するための検出信号Ｖｇ１〜Ｖｇｎを前記デジタル／アナログ変換部に出力する誤差電流検出部ＩＤを備える。【選択図】図１
2014175925.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号が入力され、前記デジタル信号に応じた出力電流を出力端子に出力するデジタル／アナログ変換部と、
前記出力電流を補正するための検出信号を前記デジタル／アナログ変換部に出力する誤差電流検出部と、を備え、
前記デジタル／アナログ変換部は、
一端が電源に接続され、第１の変換用電流を出力する第１の変換用電流源と、
一端が前記電源に接続され、前記第１の変換用電流をカレントミラーした第２の変換用電流を出力する第２の変換用電流源と、
前記第１の変換用電流源の他端と前記出力端子との間の導通を前記デジタル信号に基づいて制御する第１の変換用スイッチ回路と、
前記第２の変換用電流源の他端と前記出力端子との間の導通を前記デジタル信号に基づいて制御する第２の変換用スイッチ回路と、
一端が前記電源に接続され、前記検出信号に応じた第１の補正用電流を出力する第１の補正用電流源と、
一端が前記電源に接続され、前記検出信号に応じた第２の補正用電流を出力する第２の補正用電流源と、
前記第１の補正用電流源の他端と前記出力端子との間の導通を前記第１の変換用スイッチ回路と連動して制御する第１の補正用スイッチ回路と、
前記第２の補正用電流源の他端と前記出力端子との間の導通を前記第２の変換用スイッチ回路と連動して制御する第２の補正用スイッチ回路と、を有する
ことを特徴とするデジタル／アナログ変換回路。
【請求項２】
デジタル信号が入力され、前記デジタル信号に応じた出力電流を出力端子に出力するデジタル／アナログ変換部と、
前記出力電流を補正するための検出信号を前記デジタル／アナログ変換部に出力する誤差電流検出部と、を備え、
前記デジタル／アナログ変換部は、
一端が電源に接続され、第１の変換用電流を出力する第１の変換用電流源と、
一端が前記電源に接続され、前記第１の変換用電流をカレントミラーした第２の変換用電流を出力する第２の変換用電流源と、
前記第１の変換用電流源の他端と前記出力端子との間の導通を前記デジタル信号に基づいて制御する第１の変換用スイッチ回路と、
前記第２の変換用電流源の他端と前記出力端子との間の導通を前記デジタル信号に基づいて制御する第２の変換用スイッチ回路と、
一端が前記電源に接続され、他端が前記第１の変換用電流源の他端に接続され、前記検出信号に応じた第１の補正用電流を出力する第１の補正用電流源と、
一端が前記電源に接続され、他端が前記第２の変換用電流源の他端に接続され、前記検出信号に応じた第２の補正用電流を出力する第２の補正用電流源と、
を有する
ことを特徴とするデジタル／アナログ変換回路。
【請求項３】
前記出力端子と接地との間に接続された出力抵抗をさらに備えることを特徴とする請求項１又は２に記載のデジタル／アナログ変換回路。
【請求項４】
前記誤差電流検出部は、
一端が前記電源に接続され基準電流を出力する基準電流源と、
一端が前記基準電流源の他端に接続され、他端が接地に接続された基準抵抗と、
一端が前記電源に接続され、前記基準電流源に流れる前記基準電流をカレントミラーした電流を出力する検出用電流源と、
一端が前記検出用電流源の他端に接続された誤差用抵抗と、
前記誤差用抵抗の他端に一端が接続され、他端が前記接地に接続され、前記基準抵抗と同じ抵抗値を有する検出用抵抗と、
前記基準抵抗の一端の電圧と前記検出用抵抗の一端の電圧との誤差を増幅した電圧を前記検出信号として出力する誤差増幅回路と、
一端が前記電源に接続され、他端が前記誤差用抵抗の一端に接続され、前記検出信号に応じた誤差電流を出力する誤差用電流源と、を有する
ことを特徴とする請求項１又は２に記載のデジタル／アナログ変換回路。
【請求項５】
前記誤差電流検出部は、
一端が前記電源に接続され基準電流を出力する基準電流源と、
一端が前記基準電流源の他端に接続され、他端が接地に接続された基準抵抗と、
一端が前記電源に接続され、前記基準電流源に流れる前記基準電流をカレントミラーした電流を出力する第１の検出用電流源と、
一端が前記電源に接続され、前記基準電流源に流れる前記基準電流をカレントミラーした電流を出力する第２の検出用電流源と、
一端が前記第１の検出用電流源の他端に接続された第１の誤差用抵抗と、
一端が前記第２の検出用電流源の他端に接続され、前記第１の誤差用抵抗よりも抵抗値が大きい第２の誤差用抵抗と、
一端に前記第１の誤差用抵抗の他端が接続され、他端が前記接地に接続され、前記基準抵抗と同じ抵抗値を有する第１の検出用抵抗と、
一端が前記第２の誤差用抵抗の他端に接続され、他端が前記接地に接続され、前記基準抵抗と同じ抵抗値を有する第２の検出用抵抗と、
前記基準抵抗の一端の電圧と前記第１の検出用抵抗の一端の電圧との誤差を増幅した電圧を第１の検出信号として出力する第１の誤差増幅回路と、
前記基準抵抗の一端の電圧と前記第２の検出用抵抗の一端の電圧との誤差を増幅した電圧を第２の検出信号として出力する第２の誤差増幅回路と、
一端が前記電源に接続され、他端が前記第１の誤差用抵抗の一端に接続され、前記第１の検出信号に応じた誤差電流を出力する第１の誤差用電流源と、
前記電源に一端が接続され、前記第２の誤差用抵抗の一端に他端が接続され、前記第２の検出信号に応じた誤差電流を出力する第２の誤差用電流源と、を有し、
前記デジタル／アナログ変換部は、
前記デジタル信号に基づいて、前記第１の検出信号または前記第２の検出信号の何れかを前記検出信号として選択するセレクタをさらに有する
ことを特徴とする請求項１又は２に記載のデジタル／アナログ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、デジタル／アナログ変換回路に関する。
【背景技術】
【０００２】
従来、直線性を向上するために、チャネル長変調効果で電流が減少する分を補うように、予め電流源トランジスタのサイズを大きくしたデジタル／アナログ変換回路がある。
【０００３】
デジタル／アナログ変換回路は製造プロセスばらつきや温度変動に対して十分に補正できない問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ９９／４８２１０
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態は、電源電圧やプロセス、温度変動下において、直線性を向上することが可能なデジタル／アナログ変換回路を提供する。
【課題を解決するための手段】
【０００６】
実施例に従ったデジタル／アナログ変換回路は、デジタル信号が入力され、前記デジタル信号に応じた出力電流を出力端子に出力するデジタル／アナログ変換部を備える。デジタル／アナログ変換回路は、前記出力電流を補正するための検出信号を前記デジタル／アナログ変換部に出力する誤差電流検出部を備える。
【０００７】
前記デジタル／アナログ変換部は、一端が電源に接続され、第１の変換用電流を出力する第１の変換用電流源と、一端が前記電源に接続され、前記第１の変換用電流をカレントミラーした第２の変換用電流を出力する第２の変換用電流源と、前記第１の変換用電流源の他端と前記出力端子との間の導通を前記デジタル信号に基づいて制御する第１の変換用スイッチ回路と、前記第２の変換用電流源の他端と前記出力端子との間の導通を前記デジタル信号に基づいて制御する第２の変換用スイッチ回路と、一端が前記電源に接続され、前記検出信号に応じた第１の補正用電流を出力する第１の補正用電流源と、一端が前記電源に接続され、前記検出信号に応じた第２の補正用電流を出力する第２の補正用電流源と、前記第１の補正用電流源の他端と前記出力端子との間の導通を前記第１の変換用スイッチ回路と連動して制御する第１の補正用スイッチ回路と、前記第２の補正用電流源の他端と前記出力端子との間の導通を前記第２の変換用スイッチ回路と連動して制御する第２の補正用スイッチ回路と、を有する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施例１に係るデジタル／アナログ変換回路１００の構成の一例を示す図である。
【図２】図２は、実施例２に係るデジタル／アナログ変換回路２００の構成の一例を示す図である。
【図３】図３は、図２に示すデジタル／アナログ変換回路２００のデジタル信号ＤＩＮとアナログ信号である出力電圧ＶＯＵＴＰとの関係の一例を示す図である。
【図４】図４は、実施例３に係るデジタル／アナログ変換回路３００の構成の一例を示す図である。
【図５】図５は、実施例４に係るデジタル／アナログ変換回路４００の構成の一例を示す図である。
【図６】図６は、実施例５に係るデジタル／アナログ変換回路５００の構成の一例を示す図である。
【発明を実施するための形態】
【０００９】
先ず、実施例１では、デジタル／アナログ変換回路の基本的な構成の説明をする。そして、より具体的なデジタル／アナログ変換回路の構成および動作特性については、実施例２から５において説明する。以下、各実施例について図面に基づいて説明する。
【実施例１】
【００１０】
図１は、実施例１に係るデジタル／アナログ変換回路１００の構成の一例を示す図である。
【００１１】
図１に示すように、デジタル／アナログ変換回路１００は、デジタル／アナログ変換部ＤＡＣと、誤差電流検出部ＩＤと、を備える。  
誤差電流検出部ＩＤは、出力電流Ｉｏｕｔｐを補正するための検出信号Ｖｇ１〜Ｖｇｎをデジタル／アナログ変換部ＤＡＣに出力するようになっている。
【００１２】
デジタル／アナログ変換部ＤＡＣは、デジタル信号ＤＩＮが入力され、デジタル信号ＤＩＮに応じた出力電流Ｉｏｕｔｐを出力端子ＴＯＵＴに出力するようになっている。
【００１３】
このデジタル／アナログ変換部ＤＡＣは、図１に示すように、例えば、本体部Ｘと、補正部Ｙと、出力抵抗ＲＯＵＴと、を有する。
【００１４】
本体部Ｘは、複数（ｎ個：ｎ≧２の整数）の変換用電流源Ｍｄ１〜Ｍｄｎと、複数（ｎ個）の変換用スイッチ回路ＳＷｄ１〜ＳＷｄｎと、を有する。なお、図１においては、変換用電流源Ｍｄ２〜Ｍｄｎ−１と、変換用スイッチ回路ＳＷｄ２〜ＳＷｄｎ−１は簡単のため表記が省略されている。
【００１５】
この本体部Ｘは、デジタル信号ＤＩＮが入力され、デジタル信号ＤＩＮに応じた電流Ｉｄａｃを出力端子ＴＯＵＴに出力するようになっている。
【００１６】
また、補正部Ｙは、複数（ｎ個）の補正用電流源Ｍｃ１〜Ｍｃｎと、複数（ｎ個）の補正用スイッチ回路ＳＷｃ１〜ＳＷｃｎと、を有する。なお、図１においては、補正用電流源Ｍｃ２〜Ｍｃｎ−１と、変換用スイッチ回路ＳＷｃ２〜ＳＷｃｎ−１は簡単のため表記が省略されている。
【００１７】
この補正部Ｘは、デジタル信号ＤＩＮが入力され、デジタル信号ＤＩＮおよび検出信号Ｖｇ１〜Ｖｇｎに応じた電流Ｉｃａｌを出力端子ＴＯＵＴに出力するようになっている。
【００１８】
また、出力抵抗ＲＯＵＴは、出力端子ＴＯＵＴと接地との間に接続されている。
【００１９】
なお、この出力抵抗ＲＯＵＴに出力電流Ｉｏｕｔｐ（電流Ｉｄａｃ＋電流Ｉｃａｌ）が流れることにより、出力電圧（アナログ信号）ＶＯＵＴＰが出力端子ＴＯＵＴから出力される。
【００２０】
ここで、第１の変換用電流源Ｍｄ１は、一端が電源に接続され、第１の変換用電流Ｉｄ１を出力するようになっている。
【００２１】
第ｎの変換用電流源Ｍｄｎは、一端が電源に接続され、第１の変換用電流Ｉｄ１をカレントミラーした第ｎの変換用電流Ｉｄｎを出力するようになっている。
【００２２】
第１の変換用スイッチ回路ＳＷｄ１は、デジタル信号ＤＩＮに基づいて、第１の変換用電流源Ｍｄ１の他端と出力端子ＴＯＵＴとの間に配置され、第１の変換用電流源Ｍｄ１と出力端子ＴＯＵＴ間の導通を制御している。
【００２３】
特に、図１に示す例では、第１の変換用スイッチ回路ＳＷｄ１は、デジタル信号ＤＩＮに基づいて、第１の変換用電流源Ｍｄ１の他端が出力端子ＴＯＵＴ、又は、接地との何れかに導通するように制御している。以下、第ｎの変換用スイッチ回路ＳＷｄｎも同様の構成である。
【００２４】
同様に、第ｎの変換用スイッチ回路ＳＷｄｎは、デジタル信号ＤＩＮに基づいて、第ｎの変換用電流源Ｍｄｎの他端と出力端子ＴＯＵＴとの間に配置され、第ｎの変換用電流源Ｍｄｎと出力端子間の導通を制御している。
【００２５】
また、第１の補正用電流源Ｍｃ１は、一端が電源に接続され、検出信号Ｖｇ１〜Ｖｇｎに応じた第１の補正用電流を出力するようになっている。
【００２６】
同様に、第ｎの補正用電流源Ｍｃｎは、一端が電源に接続され、検出信号Ｖｇ１〜Ｖｇｎに応じた第ｎの補正用電流を出力するようになっている。
【００２７】
なお、例えば、第１の補正用電流の値は、この第ｎの補正用電流の値と等しくなるように設定されている。
【００２８】
また、第１の補正用スイッチ回路ＳＷｃ１は、デジタル信号ＤＩＮに基づいて、第１の補正用電流源Ｍｃ１の他端と前記出力端子ＴＯＵＴとの間に配置され、第１の補正用電流源Ｍｃ１と出力端子ＴＯＵＴ間の導通を制御している。
【００２９】
特に、図１に示す例では、第１の補正用スイッチ回路ＳＷｃ１は、デジタル信号ＤＩＮに基づいて、第１の補正用電流源Ｍｃ１の他端が出力端子ＴＯＵＴ、又は、接地との何れかに導通するように制御している。以下、第ｎの補正用スイッチ回路ＳＷｃｎも同様の構成である。
【００３０】
同様に、第ｎの補正用スイッチ回路ＳＷｃｎは、デジタル信号ＤＩＮに基づいて、第ｎの補正用電流源Ｍｃｎの他端と出力端子ＴＯＵＴとの間を導通するようになっている。
【００３１】
なお、デジタル／アナログ変換回路１００は、後述の実施例に記載のように、検出信号Ｖｇ１〜Ｖｇｎをデコードして得られた信号に基づいて、変換用スイッチ回路ＳＷｄ１〜ＳＷｄｎや、複数（ｎ個）の補正用スイッチ回路ＳＷｃ１〜ＳＷｃｎを制御するデコーダを備えるようにしてもよい。
【００３２】
また、デジタル／アナログ変換回路１００は、後述の実施例に記載のように、検出信号Ｖｇ１〜Ｖｇｎをデコーダがデコードして得られた信号に基づいて、補正用電流源Ｍｃ１〜Ｍｃｎに供給する検出信号Ｖｇ１〜Ｖｇｎを選択するセレクタを備えるようにしてもよい。すなわち、補正用電流源と検出信号の数量が同数でなくても実施形態の効果を得ることができる。
【００３３】
以上のように、デジタル／アナログ変換回路１００において、本体部Ｘは、デジタル信号ＤＩＮに応じた電流Ｉｄａｃを出力端子ＴＯＵＴに出力する。補正部Ｙは、デジタル信号ＤＩＮおよび検出信号Ｖｇ１〜Ｖｇｎに応じた電流Ｉｃａｌを出力端子ＴＯＵＴに出力する。
【００３４】
そして、この出力抵抗ＲＯＵＴに出力電流Ｉｏｕｔｐ（電流Ｉｄａｃ＋電流Ｉｃａｌ）が流れることにより、出力電圧（アナログ信号）ＶＯＵＴＰが出力端子ＴＯＵＴから出力される。
【００３５】
すなわち、誤差電流検出部ＩＤが出力する検出信号Ｖｇ１〜Ｖｇｎにより、出力電圧（アナログ信号）ＶＯＵＴＰが補正される。
【００３６】
これにより、特に電源電圧やプロセス、温度変動下において、デジタル／アナログ変換部ＤＡＣの出力電圧の変動によって生じる電流源の誤差電流の影響を相殺するように、入力されるデジタル信号ＤＩＮに応じて選択的に出力電流Ｉｏｕｔｐを補正することができる。すなわち、出力電圧変動による電流誤差の影響を低減することができる。
【００３７】
以上のように、本実施例１に係るデジタル／アナログ変換回路によれば、電源電圧、プロセス、温度変動下において、ＤＡＣの入出力特性の直線性を向上することができる。
【実施例２】
【００３８】
既述の実施例１では、デジタル／アナログ変換回路の基本的な構成の説明をした。
【００３９】
本実施例２では、より具体的なデジタル／アナログ変換回路の構成および動作特性の一例について説明する。なお、以下では、一例として、ｎ＝３の場合について説明するが、他の場合も同様である。
【００４０】
図２は、実施例２に係るデジタル／アナログ変換回路２００の構成の一例を示す図である。なお、図２において、図１と同じ符号は、実施例１と同様の構成を示す。
【００４１】
図２に示すように、デジタル／アナログ変換回路２００は、実施例１と同様に、デジタル／アナログ変換部ＤＡＣと、誤差電流検出部ＩＤと、を備える。
【００４２】
そして、デジタル／アナログ変換部ＤＡＣは、実施例１と同様に、デジタル信号ＤＩＮが入力され、デジタル信号ＤＩＮに応じた出力電流Ｉｏｕｔｐを出力端子ＴＯＵＴに出力するようになっている。
【００４３】
このデジタル／アナログ変換部ＤＡＣは、図２に示すように、実施例１と同様に、本体部Ｘと、補正部Ｙと、出力抵抗ＲＯＵＴと、を有する。
【００４４】
本体部Ｘは、第１から第３の変換用電流源Ｍｄ１〜Ｍｄ３と、第１から第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３と、第１のデコーダＤＥ１と、を有する。
【００４５】
この本体部Ｘは、デジタル信号ＤＩＮが入力され、デジタル信号ＤＩＮに応じた電流Ｉｄａｃを出力端子ＴＯＵＴに出力するようになっている。
【００４６】
補正部Ｙは、第１から第３の補正用電流源Ｍｃ１〜Ｍｃ３と、第１から第３の補正用スイッチ回路ＳＷｃ１〜ＳＷｃ３と、第２のデコーダＤＥ２と、セレクタＳＥと、を有する。
【００４７】
この補正部Ｙは、デジタル信号ＤＩＮが入力され、デジタル信号ＤＩＮおよび検出信号Ｖｇ１〜Ｖｇ３に応じた電流Ｉｃａｌを出力端子ＴＯＵＴに出力するようになっている。
【００４８】
ここで、第１の変換用電流源Ｍｄ１は、一端が電源に接続され、第１の変換用電流を出力するようになっている。
【００４９】
第１の変換用電流源Ｍｄ１は、例えば、図２に示すように、一端（ソース）が電源に接続され、他端（ドレイン）が第１の変換用スイッチ回路ＳＷｄ１に接続され、基準ＭＯＳトランジスタのゲートにゲートが接続された第１の変換用ＭＯＳトランジスタである。
【００５０】
第２の変換用電流源Ｍｄ２は、一端が電源に接続され、第１の変換用電流をカレントミラーした第２の変換用電流を出力するようになっている。
【００５１】
この第２の変換用電流源Ｍｄ２は、例えば、図２に示すように、一端（ソース）が電源に接続され、他端（ドレイン）が第２の変換用スイッチ回路ＳＷｄ２に接続され、ゲートが第１の変換用ＭＯＳトランジスタのゲートに接続された第２の変換用ＭＯＳトランジスタである。
【００５２】
第３の変換用電流源Ｍｄ３も第２の変換用電流源Ｍｄ２と同様の構成を備えている。
【００５３】
第１乃至第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３は、デジタル信号ＤＩＮに基づいて、第１乃至第３の変換用電流源Ｍｄ１〜Ｍｄ３の他端と出力端子ＴＯＵＴとの間を導通するようになっている。
【００５４】
特に、図２に示す例では、第１乃至第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３は、デジタル信号ＤＩＮに基づいて、第１乃至第３の変換用電流源Ｍｄ１〜Ｍｄ３の他端が出力端子ＴＯＵＴ、又は、接地との何れかに導通するように制御している。
【００５５】
なお、第１の変換用ＭＯＳトランジスタＭｄ１のサイズは、第２および第３の変換用ＭＯＳトランジスタＭｄ２、Ｍｄ３のサイズと等しくなるように設定されている。
【００５６】
また、第１乃至第３の補正用電流源Ｍｃ１〜Ｍｃ３は、一端が電源に接続され、検出信号Ｖｇ１〜Ｖｇ３に応じた第１乃至第３の補正用電流Ｉｃを出力するようになっている。
【００５７】
この第１乃至第３の補正用電流源Ｍｃ１〜Ｍｃ３は、一端（ソース）が電源に接続され、他端（ドレイン）が第１乃至第３の補正用スイッチ回路ＳＷｃ１〜ＳＷｃ３にそれぞれ接続され、ゲートにセレクタＳＥが出力する検出信号Ｖｇｃが入力される第１乃至第３の補正用ＭＯＳトランジスタである。
【００５８】
なお、例えば、第１の補正用電流Ｉｃの値は、この第２、第３の補正用電流Ｉｃの値と等しくなるように設定されている。
【００５９】
また、第１乃至第３の補正用スイッチ回路ＳＷｃ１〜ＳＷｃ３は、デジタル信号ＤＩＮに基づいて、第１乃至第３の補正用電流源Ｍｃ１〜Ｍｃ３の他端と前記出力端子ＴＯＵＴとの間にそれぞれ配置され、第１乃至第３の補正用電流源Ｍｃ１〜Ｍｃ３と出力端子ＴＯＵＴの導通を制御している。
【００６０】
特に、図２に示す例では、第１乃至第３の補正用スイッチ回路ＳＷｃ１〜ＳＷｃ３は、デジタル信号ＤＩＮに基づいて、第１乃至第３の補正用電流源Ｍｃ１〜Ｍｃ３の他端が出力端子ＴＯＵＴ、又は、接地との何れか１つを導通するように制御している。
【００６１】
第１のデコーダＤＥ１は、デジタル信号ＤＩＮをデコードして得られた情報に基づいて、第１の変換用スイッチ回路ＳＷｄ１から第３の変換用スイッチ回路ＳＷｄ３を制御するようになっている。
【００６２】
第２のデコーダＤＥ２は、デジタル信号ＤＩＮをデコードして得られた情報に基づいて、第１の補正用スイッチ回路ＳＷｃ１から第３の補正用スイッチ回路ＳＷｃ３を制御するようになっている。
【００６３】
例えば、第１のデコーダＤＥ１が、デジタル信号ＤＩＮに基づいて、第１の変換用電流源Ｍｄ１の他端と出力端子ＴＯＵＴとの間を導通するように、第１の変換用スイッチ回路ＳＷｄ１を制御しているとする。その場合、第２のデコーダＤＥ２は、デジタル信号ＤＩＮに基づいて、第１の補正用電流源Ｍｃ１の他端と出力端子ＴＯＵＴとの間を導通するように、第１の補正用スイッチ回路ＳＷｃ１を制御する。
【００６４】
また、第１のデコーダＤＥ１が、デジタル信号ＤＩＮに基づいて、第１および第２の変換用電流源Ｍｄ１、Ｍｄ２の他端と出力端子ＴＯＵＴとの間を導通するように、第１および第２の変換用スイッチ回路ＳＷｄ１、ＳＷｄ２を制御しているとする。その場合、第２のデコーダＤＥ２は、デジタル信号ＤＩＮに基づいて、第１および第２の補正用電流源Ｍｃ１、Ｍｃ２の他端と出力端子ＴＯＵＴとの間を導通するように制御する。
【００６５】
また、第１のデコーダＤＥ１が、デジタル信号ＤＩＮに基づいて、第１から第３の変換用電流源Ｍｄ１〜Ｍｄ３の他端と出力端子ＴＯＵＴとの間を導通するように、第１から第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３を制御しているとする。その場合、第２のデコーダＤＥ２は、デジタル信号ＤＩＮに基づいて、第１から第３の補正用電流源Ｍｃ１〜Ｍｃ３の他端と出力端子ＴＯＵＴとの間を導通するように制御する。
【００６６】
すなわち、第１乃至第３の補正用スイッチ回路ＳＷｃ１は、第１乃至第３の変換用スイッチ回路ＳＷｄ１乃至ＳＷｄ３に連動してスイッチ動作が行われる。
【００６７】
セレクタＳＥは、デジタル信号ＤＩＮに基づいて第２のデコーダＤＥにより制御され、第１の検出信号Ｖｇ１、第２の検出信号Ｖｇ２、または第３の検出信号Ｖｇ３の何れかを検出信号Ｖｇｃとして選択するようになっている。
【００６８】
より具体的には、セレクタＳＥは、１つの変換用電流源が出力端子ＴＯＵＴと導通し、残りの変換用電流源が接地と導通した場合には、第１の検出信号Ｖｇ１を選択して検出信号Ｖｇｃとして出力する。
【００６９】
例えば、セレクタＳＥは、本体部Ｘにおいて、デジタル信号ＤＩＮに基づいて、第１の変換用電流源Ｍｄ１と出力端子ＴＯＵＴが第１の変換用スイッチ回路ＳＷｄ１により導通し、かつ、第２及び第３の変換用電流源Ｍｄ２，Ｍｄ３が接地と導通した場合には、第１の検出信号Ｖｇ１を選択して検出信号Ｖｇｃとして出力する。
【００７０】
また、セレクタＳＥは、２つの変換用電流源が出力端子ＴＯＵＴと導通し、残りの変換用電流源が接地と導通した場合には、第２の検出信号Ｖｇ２を選択して検出信号Ｖｇｃとして出力する。
【００７１】
例えば、セレクタＳＥは、本体部Ｘにおいて、デジタル信号ＤＩＮに基づいて、第１及び第２の変換用電流源Ｍｄ１、Ｍｄ２と出力端子ＴＯＵＴが第１及び第２の変換用スイッチ回路ＳＷｄ１、ＳＷｄ２により導通し、かつ、第３の変換用電流源Ｍｄ３が接地導通した場合には、第２の検出信号Ｖｇ２を選択して検出信号Ｖｇｃとして出力する。
【００７２】
また、セレクタＳＥは、３つの変換用電流源が出力端子ＴＯＵＴと導通した場合には、第３の検出信号Ｖｇ３を選択して検出信号Ｖｇｃとして出力する。
【００７３】
例えば、セレクタＳＥは、本体部Ｘにおいて、デジタル信号ＤＩＮに基づいて、第１乃至第３の変換用電流源Ｍｄ１〜Ｍｄ３と出力端子ＴＯＵＴが第１乃至第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３により導通した場合には、第３の検出信号Ｖｇ３を選択して検出信号Ｖｇｃとして出力する。
【００７４】
すなわち、セレクタＳＥは、本体部Ｘにおいて変換用電流源と出力端子ＴＯＵＴの導通した数量によって、検出信号Ｖｇｃが決定される。変換用電流源と出力端子ＴＯＵＴとの接続は、デジタル信号ＤＩＮを第１のデコーダＤＥ１によりデコードした制御信号に基づいて変換用スイッチ回路によって制御される。
【００７５】
また、図２に示すように、誤差電流検出部ＩＤは、出力電流Ｉｏｕｔｐを補正するための検出信号Ｖｇ１〜Ｖｇ３をデジタル／アナログ変換部ＤＡＣに出力するようになっている。
【００７６】
この誤差電流検出部ＩＤは、例えば、図２に示すように、基準電流源Ｍｒ０と、基準抵抗ｒｇ０と、第１の検出用電流源Ｍｒ１と、第２の検出用電流源Ｍｒ２と、第３の検出用電流源Ｍｒ３と、第１の誤差用抵抗Ｒ１と、第２の誤差用抵抗Ｒ２と、第３の誤差用抵抗Ｒ３と、第１の検出用抵抗ｒｇ１と、第２の検出用抵抗ｒｇ２と、第３の検出用抵抗ｒｇ３と、第１の誤差用電流源Ｍｅ１と、第２の誤差用電流源Ｍｅ２と、第３の誤差用電流源Ｍｅ３と、第１の誤差増幅回路Ａ１と、第２の誤差増幅回路Ａ２と、第３の誤差増幅回路Ａ３と、を有する。
【００７７】
基準電流源Ｍｒ０は、電源に一端が接続され基準電流を出力するようになっている。この基準電流源Ｍｒ０は、例えば、図２に示すように、一端（ソース）が電源と接続され、他端（ドレイン）が第１の基準抵抗ｒｇ０の一端と接続された基準ＭＯＳトランジスタである。
【００７８】
基準抵抗ｒｇ０は、一端が基準電流源Ｍｒ０の他端と接続され、他端が接地と接続されている。
【００７９】
第１の検出用電流源Ｍｒ１は、一端が電源と接続され、基準電流源Ｍｒ０に流れる基準電流Ｉｒ０をカレントミラーした電流Ｉｒ１を出力するようになっている。
【００８０】
この第１の検出用電流源Ｍｒ１は、例えば、図２に示すように、一端（ソース）が電源と接続され、他端（ドレイン）が第１の誤差用抵抗Ｒ１の一端と接続され、ゲートが基準ＭＯＳトランジスタのゲートと接続された第１の検出用ＭＯＳトランジスタである。
【００８１】
第２の検出用電流源Ｍｒ２は、一端が電源と接続され、基準電流源Ｍｒ０に流れる基準電流Ｉｒ０をカレントミラーした電流Ｉｒ２を出力するようになっている。
【００８２】
この第２の検出用電流源Ｍｒ２は、例えば、図２に示すように、一端（ソース）が電源と接続され、他端（ドレイン）が第２の誤差用抵抗Ｒ２の一端と接続され、ゲートが基準ＭＯＳトランジスタのゲートと接続された第２の検出用ＭＯＳトランジスタである。
【００８３】
第３の検出用電流源Ｍｒ３は、一端が電源と接続され、基準電流源Ｍｒ０に流れる基準電流Ｉｒ０をカレントミラーした電流Ｉｒ３を出力するようになっている。
【００８４】
この第３の検出用電流源Ｍｒ３は、例えば、図２に示すように、一端（ソース）が電源と接続され、他端（ドレイン）が第３の誤差用抵抗Ｒ２の一端と接続され、ゲートが基準ＭＯＳトランジスタのゲートと接続された第３の検出用ＭＯＳトランジスタである。
【００８５】
なお、基準ＭＯＳトランジスタのサイズは、第１から第３の検出用ＭＯＳトランジスタのサイズと等しくなるように設定されている。
【００８６】
第２の誤差用抵抗Ｒ２は、第１の誤差用抵抗Ｒ１よりも抵抗値が大きくなるように設定されている。例えば、第２の誤差用抵抗Ｒ２の抵抗値は、第１の誤差用抵抗Ｒ１の抵抗値の２倍に設定される。
【００８７】
第３の誤差用抵抗Ｒ３は、第１の誤差用抵抗Ｒ１よりも抵抗値が大きくなるように設定されている。例えば、第３の誤差用抵抗Ｒ３の抵抗値は、第３の誤差用抵抗Ｒ３の抵抗値の３倍に設定される。
【００８８】
第１乃至第３の検出用抵抗ｒｇ１〜ｒｇ３は、一端が第１乃至第３の誤差用抵抗Ｒ１〜Ｒ３の他端とそれぞれ接続され、他端が接地と接続されている。この第１乃至第３の検出用抵抗ｒｇ１〜ｒｇ３は、基準抵抗ｒｇ０と同じ抵抗値を有する。
【００８９】
第１の誤差増幅回路Ａ１は、基準抵抗ｒｇ０の一端の電圧と第１の検出用抵抗ｒｇ１の一端の電圧との誤差を増幅した電圧を第１の検出信号Ｖｇ１として出力する。
【００９０】
特に、図２に示す例では、この第１の誤差増幅回路Ａ１は、反転入力端子が基準抵抗ｒｇ０の一端と接続され、非反転入力端子が第１の検出用抵抗ｒｇ１の一端と接続され、第１の検出信号Ｖｇ１をセレクタＳＥに出力している。
【００９１】
また、第２の誤差増幅回路Ａ２は、基準抵抗ｒｇ０の一端の電圧と第２の検出用抵抗ｒｇ２の一端の電圧との誤差を増幅した電圧を第２の検出信号Ｖｇ２として出力する。
【００９２】
特に、図２に示す例では、この第２の誤差増幅回路Ａ２は、反転入力端子が基準抵抗ｒｇ０の一端と接続され、非反転入力端子が第２の検出用抵抗ｒｇ２の一端と接続され、第２の検出信号Ｖｇ２をセレクタＳＥに出力している。
【００９３】
また、第３の誤差増幅回路Ａ３は、基準抵抗ｒｇ０の一端の電圧と第３の検出用抵抗ｒｇ３の一端の電圧との誤差を増幅した電圧を第３の検出信号Ｖｇ３として出力する。
【００９４】
特に、図２に示す例では、この第３の誤差増幅回路Ａ３は、反転入力端子が基準抵抗ｒｇ０の一端と接続され、非反転入力端子が第３の検出用抵抗ｒｇ３の一端と接続され、第３の検出信号Ｖｇ３をセレクタＳＥに出力している。
【００９５】
第１の誤差用電流源Ｍｅ１は、一端が電源と接続され、他端が第１の誤差用抵抗Ｒ１の一端と接続され、第１の検出信号Ｖｇ１に応じた誤差電流Ｉｅ１を出力する。
【００９６】
第２の誤差用電流源Ｍｅ２は、一端が電源と接続され、他端が第２の誤差用抵抗Ｒ２の一端と接続され、第２の検出信号Ｖｇ２に応じた誤差電流Ｉｅ２を出力する。
【００９７】
第３の誤差用電流源Ｍｅ３は、一端が電源と接続され、他端が第３の誤差用抵抗Ｒ３の一端と接続され、第３の検出信号Ｖｇ３に応じた誤差電流Ｉｅ３を出力する。
【００９８】
これら第１乃至第３の誤差用電流源Ｍｅ１〜Ｍｅ３は、例えば、図２に示すように、一端（ソース）が電源と接続され、他端（ドレイン）が第１乃至第３の誤差用抵抗Ｒ１〜Ｒ３の一端とそれぞれ接続され、ゲートに第１乃至第３の検出信号Ｖｇ１〜Ｖｇ３がそれぞれ入力される第１乃至第３の誤差用ＭＯＳトランジスタである。
【００９９】
なお、第１から第３の誤差用ＭＯＳトランジスタＭｅ１〜Ｍｅ３のサイズは、例えば、第１から第３の補正用ＭＯＳトランジスタＭｃ１〜Ｍｃ３のサイズと等しくなるように設定されている。
【０１００】
次に、以上のような構成を有する図２に示すデジタル／アナログ変換回路２００の動作特性について説明する。一例として、デジタル信号ＤＩＮが２ビットの信号であると仮定する。図３は、図２に示すデジタル／アナログ変換回路２００のデジタル信号ＤＩＮとアナログ信号である出力電圧ＶＯＵＴＰとの関係の一例を示す図である。
【０１０１】
（Ａ）デジタル信号ＤＩＮ＝（００）の場合
この場合、例えば、第１のデコーダＤＥ１は、第１から第３の変換用電流源Ｍｄ１〜Ｍｄ３の他端と接地との間を導通するように、第１から第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３を制御する。さらに、第２のデコーダＤＥ２は、第１から第３の補正用電流源Ｍｃ１〜Ｍｃ３の他端と接地との間を導通するように、第１から第３の補正用スイッチ回路ＳＷｃ１〜ＳＷｃ３を制御する。
【０１０２】
したがって、本体部Ｘから出力端子ＴＯＵＴに流れる電流Ｉｄａｃ（００）は、０であり、補正部Ｙから出力端子ＴＯＵＴに流れる電流Ｉｃａｌ（００）は０である。すなわち、出力電流Ｉｏｕｔｐ＝０である。
【０１０３】
したがって、出力電圧ＶＯＵＴＰ（００）＝出力抵抗ＲＯＵＴ×０＝０である。
【０１０４】
（Ｂ）デジタル信号ＤＩＮ＝（０１）の場合
この場合、例えば、第１のデコーダＤＥ１は、第１の変換用電流源Ｍｄ１の他端と出力端子ＴＯＵＴとの間を導通するように、第１の変換用スイッチ回路ＳＷｄ１を制御する。さらに、第２のデコーダＤＥ２は、第１の補正用電流源Ｍｃ１の他端と出力端子ＴＯＵＴとの間を導通するように、第１の補正用スイッチ回路ＳＷｃ１を制御する。
【０１０５】
このとき、セレクタＳＥは、第１の検出信号Ｖｇ１を選択して検出信号Ｖｇｃとして出力する。
【０１０６】
したがって、デジタル信号ＤＩＮ＝（０１）の場合、本体部Ｘから出力端子ＴＯＵＴに電流Ｉｄａｃ（０１）が流れ、補正部Ｙから出力端子ＴＯＵＴに流れる電流Ｉｃａｌ（０１）はＩｃ（＝Ｉｅ１）である。すなわち、出力電流Ｉｏｕｔｐ＝Ｉｄａｃ（０１）+Ｉｃである。
【０１０７】
したがって、出力電圧 ＶＯＵＴＰ（０１）＝出力抵抗ＲＯＵＴ×（Ｉｄａｃ（０１）+Ｉｃ）である。
【０１０８】
（Ｃ）デジタル信号ＤＩＮ＝（１０）の場合
この場合、例えば、第１のデコーダＤＥ１は、第１および第２の変換用電流源Ｍｄ１、Ｍｄ２の他端と出力端子ＴＯＵＴとの間を導通するように、第１および第２の変換用スイッチ回路ＳＷｄ１、ＳＷｄ２を制御する。さらに、デジタル信号ＤＩＮに基づいて、第１および第２の補正用電流源Ｍｃ１、Ｍｃ２の他端と出力端子ＴＯＵＴとの間を導通するように制御する。
【０１０９】
このとき、セレクタＳＥは、第２の検出信号Ｖｇ２を選択して検出信号Ｖｇｃとして出力する。
【０１１０】
したがって、本体部Ｘから出力端子ＴＯＵＴに電流はＩｄａｃ（１０）が流れ、補正部Ｙから出力端子ＴＯＵＴに流れる電流Ｉｃａｌ（１０）はＩｃ×２（＝Ｉｅ２×２）である。すなわち、出力電流Ｉｏｕｔｐ＝Ｉｄａｃ（１０）+Ｉｃ×２である。
【０１１１】
したがって、出力電圧ＶＯＵＴＰ（１０）＝出力抵抗ＲＯＵＴ×（Ｉｄａｃ（１０）+Ｉｃ×２）である。
【０１１２】
（Ｄ）デジタル信号ＤＩＮ＝（１１）の場合
この場合、例えば、第１のデコーダＤＥ１は、第１から第３の変換用電流源Ｍｄ１〜Ｍｄ３の他端と出力端子ＴＯＵＴとの間を導通するように、第１から第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３を制御する。さらに、第２のデコーダＤＥ２は、第１から第３の補正用電流源Ｍｃ１〜Ｍｃ３の他端と出力端子ＴＯＵＴとの間を導通するように制御する。
【０１１３】
このとき、セレクタＳＥは、第３の検出信号Ｖｇ３を選択して検出信号Ｖｇｃとして出力する。
【０１１４】
したがって、本体部Ｘから出力端子ＴＯＵＴに電流Ｉｄａｃ（１１）が流れ、補正部Ｙから出力端子ＴＯＵＴに流れる電流Ｉｃａｌ（１１）はＩｃ×３（＝Ｉｅ３×３）である。すなわち、出力電流Ｉｏｕｔｐ＝Ｉｄａｃ（１１）+Ｉｃ×３である。したがって、出力電圧（アナログ信号） ＶＯＵＴＰ（１１）＝出力抵抗ＲＯＵＴ×（Ｉｄａｃ（１１）+Ｉｃ×３）である。
【０１１５】
以上のように、デジタル信号ＤＩＮに応じたデジタル／アナログ変換回路２００の動作により、アナログ信号である出力電圧ＶＯＵＴＰが上昇するように補正される（図３）。
【０１１６】
ここで、基準ＭＯＳトランジスタ（基準電流源）Ｍｒ０、第１の検出用ＭＯＳトランジスタ（第１の検出用電流源）Ｍｒ１、 第２の検出用ＭＯＳトランジスタ（第２の検出用電流源）Ｍｒ２、 第３の検出用ＭＯＳトランジスタ（第３の検出用電流源）Ｍｒ３は、すべて同じサイズである。したがって、カレントミラー動作により、同じ電流が流れるはずである。
【０１１７】
しかし、それぞれのＭＯＳトランジスタＭｒ０〜Ｍｒ３のドレインに接続される抵抗Ｒ１〜Ｒ３の抵抗値の違いにより、各ＭＯＳトランジスタＭｒ０〜Ｍｒ３のドレイン・ソース間電圧Ｖｄｓに差が生じる。
【０１１８】
すなわち、それぞれのＭＯＳトランジスタＭｒ０〜Ｍｒ３に流れる電流Ｉｒ０〜Ｉｒ３に誤差が生じる。すなわち、各電流の大きさは、基準電流Ｉｒ０＞電流Ｉｒ１>電流Ｉｒ２＞電流Ｉｒ３の関係になる。これにより、チャネル長変調効果を再現することができる。
【０１１９】
第１から第３の誤差増幅回路Ａ１〜Ａ３の動作により、各抵抗ｒｇ０〜ｒｇ３の電位が等しくなるように、電流Ｉｅ１〜Ｉｅ３が自動調整される。
【０１２０】
すなわち、基準電流Ｉｒ０＝電流Ｉｒ１+電流Ｉｅ１＝電流Ｉｒ２+電流Ｉｅ２＝電流Ｉｒ３+電流Ｉｅ３となる。
【０１２１】
このように、ＭＯＳトランジスタの抵抗の不足による電流誤差を、ドレイン−ソース間電圧Ｖｄｓに応じた電流で相殺して、自動補正することができる。これにより、電源電圧、プロセス、温度変動による誤差電流変動の影響が低減される。
【０１２２】
すなわち、本実施例２に係るデジタル／アナログ変換回路２００によれば、電源電圧、プロセス、温度変動下において、直線性を向上することができる。
【０１２３】
特に、本実施例２に係るデジタル／アナログ変換回路によれば、低電源電圧で動作することができるので、電流源に関して高出力抵抗化用のカスコード接続が不要となる。すなわち、電流源用のＭＯＳトランジスタの面積を削減することができる。
【実施例３】
【０１２４】
既述の実施例２では、誤差電流検出部ＩＤが複数の検出信号を出力し、デジタル／アナログ変換部ＤＡＣのセレクタＳＥで選択する構成の一例について説明した。
【０１２５】
本実施例３では、誤差電流検出部ＩＤが１つの検出信号を出力するようにして、セレクタを省略した構成の一例について説明する。
【０１２６】
図４は、実施例３に係るデジタル／アナログ変換回路３００の構成の一例を示す図である。なお、図４において、図２と同じ符号は、実施例２と同様の構成を示し、説明を省略する
図４に示すように、デジタル／アナログ変換回路３００は、実施例２と同様に、デジタル／アナログ変換部ＤＡＣと、誤差電流検出部ＩＤと、を備える。
【０１２７】
また、図４に示すように、誤差電流検出部ＩＤは、出力電流Ｉｏｕｔｐを補正するための１つの検出信号Ｖｇｃ（Ｖｇ３）をデジタル／アナログ変換部ＤＡＣに出力する。
【０１２８】
この誤差電流検出部ＩＤは、例えば、図４に示すように、基準電流源Ｍｒ０と、基準抵抗ｒｇ０と、第３の検出用電流源Ｍｒ３と、第３の誤差用抵抗Ｒ３と、第３の検出用抵抗ｒｇ３と、第３の誤差用電流源Ｍｅ３と、第３の誤差増幅回路Ａ３と、を有する。
【０１２９】
すなわち、本実施例３に係る誤差電流検出部ＩＤは、実施例２と比較して、第１、第２の検出用電流源Ｍｒ１、Ｍｒ２と、第１、第２の誤差用抵抗Ｒ１、Ｒ２と、第１、第２の検出用抵抗ｒｇ１、ｒｇ２と、第１、第２の誤差用電流源Ｍｅ１、Ｍｅ２と、第１、第２の誤差増幅回路Ａ１、Ａ２と、が省略されている。
【０１３０】
また、補正部Ｙは、第１から第３の補正用電流源Ｍｃ１〜Ｍｃ３と、第１から第３の補正用スイッチ回路ＳＷｃ１〜ＳＷｃ３と、第２のデコーダＤＥ２と、有する。
【０１３１】
すなわち、本実施例３に係る補正部Ｙは、実施例２と比較して、セレクタＳＥが省略されている。そして、第３の誤差増幅回路Ａ３が出力した検出信号Ｖｇｃ（Ｖｇ３）が、第１から第３の補正用電流源Ｍｃ１〜Ｍｃ３に直接入力されるようになっている。
【０１３２】
このように、デジタル／アナログ変換回路３００は、実施例２のデジタル／アナログ変換回路２００と比較して、誤差電流検出部ＩＤが１つの検出信号を出力するようにして、セレクタが省略されている。
【０１３３】
これにより、デジタル／アナログ変換回路３００は、実施例２のデジタル／アナログ変換回路２００と比較して、回路面積を削減することができる。
【０１３４】
このデジタル／アナログ変換回路３００のその他の構成は、実施例２と同様である。
【０１３５】
また、以上のような構成を有する図４に示すデジタル／アナログ変換回路３００の動作は、セレクタＳＥの動作が省略されている点以外は、実施例２と同様である。
【０１３６】
すなわち、デジタル信号ＤＩＮに応じたデジタル／アナログ変換回路３００の動作により、アナログ信号である出力電圧ＶＯＵＴＰが上昇するように補正される。
【０１３７】
これにより、電源電圧、プロセス、温度変動による誤差電流変動の影響が低減される。
【０１３８】
以上のように、本実施例３に係るデジタル／アナログ変換回路３００によれば、回路面積を削減しつつ、低電源電圧下において、直線性を向上することができる。
【実施例４】
【０１３９】
既述の実施例２では、デジタル／アナログ変換部ＤＡＣが、本体部Ｘと補正部Ｙとを有する構成の一例について説明した。
【０１４０】
本実施例４では、本体部Ｘと補正部Ｙを共通化した構成の一例について説明する。
【０１４１】
図５は、実施例４に係るデジタル／アナログ変換回路４００の構成の一例を示す図である。なお、図５において、図２と同じ符号は、実施例２と同様の構成を示し、説明を省略する。
【０１４２】
図５に示すように、デジタル／アナログ変換回路４００は、実施例２と同様に、デジタル／アナログ変換部ＤＡＣと、誤差電流検出部ＩＤと、を備える。
【０１４３】
デジタル／アナログ変換部ＤＡＣは、図５に示すように、本体部Ｘと、出力抵抗ＲＯＵＴと、を有する。
【０１４４】
そして、本体部Ｘは、第１から第３の変換用電流源Ｍｄ１〜Ｍｄ３と、第１から第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３と、第１から第３の補正用電流源Ｍｃ１〜Ｍｃ３と、第１のデコーダＤＥ１と、セレクタＳＥと、を有する。
【０１４５】
この本体部Ｘは、デジタル信号ＤＩＮが入力され、デジタル信号ＤＩＮに応じた電流Ｉｄａｃを出力端子ＴＯＵＴに出力するとともに、デジタル信号ＤＩＮおよび検出信号Ｖｇ１〜Ｖｇ３に応じた電流Ｉｃａｌを出力端子ＴＯＵＴに出力するようになっている。
【０１４６】
ここで、図５に示すように、第１の補正用電流源Ｍｃ１の他端は、第１の変換用電流源Ｍｄ１の他端に接続されている。
【０１４７】
また、第２の補正用電流源Ｍｃ２の他端は、第２の変換用電流源Ｍｄ２の他端に接続されている。
【０１４８】
また、第３の補正用電流源Ｍｃ３の他端は、第３の変換用電流源Ｍｄ３の他端に接続されている。
【０１４９】
図５に示す第１から第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３は、既述の図２に示す第１から第３の補正用スイッチ回路ＳＷｃ１〜ＳＷｃ３及び第１から第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３を共通化している。
【０１５０】
そして、図５に示す第１のデコーダＤＥ１は、既述の図２に示す第１のデコーダＤＥ１と第２のデコーダＤＥを共通化している。
【０１５１】
このように、本実施例４では、本体部Ｘと補正部Ｙが共通化されている。これにより、デジタル／アナログ変換回路４００は、実施例２のデジタル／アナログ変換回路２００と比較して、回路面積を削減することができる。
【０１５２】
このデジタル／アナログ変換回路４００のその他の構成は、実施例２と同様である。
【０１５３】
また、以上のような構成を有する図５に示すデジタル／アナログ変換回路４００の動作は、第１のデコーダＤＥ１と第２のデコーダＤＥ２の動作が共通化されている点以外は、実施例２と同様である。
【０１５４】
すなわち、デジタル信号ＤＩＮに応じたデジタル／アナログ変換回路４００の動作により、アナログ信号である出力電圧ＶＯＵＴＰが上昇するように補正される。
【０１５５】
これにより、電源電圧、プロセス、温度変動による誤差電流変動の影響が低減される。
【０１５６】
以上のように、本実施例４に係るデジタル／アナログ変換回路４００によれば、実施例１と同様に、低電源電圧下において、直線性を向上することができる。
【実施例５】
【０１５７】
本実施例５では、既述の実施例３の構成と実施例４の構成を組み合わせた構成の一例について説明する。
【０１５８】
図６は、実施例５に係るデジタル／アナログ変換回路５００の構成の一例を示す図である。なお、図６において、図４、図５と同じ符号は、実施例３、４と同様の構成を示し、説明を省略する。
【０１５９】
図６に示すように、デジタル／アナログ変換回路５００は、実施例３、４と同様に、デジタル／アナログ変換部ＤＡＣと、誤差電流検出部ＩＤと、を備える。
【０１６０】
誤差電流検出部ＩＤは、出力電流Ｉｏｕｔｐを補正するための１つの検出信号Ｖｇｃ（Ｖｇ３）をデジタル／アナログ変換部ＤＡＣに出力するようになっている。
【０１６１】
この誤差電流検出部ＩＤは、実施例３と同様に、基準電流源Ｍｒ０と、基準抵抗ｒｇ０と、第３の検出用電流源Ｍｒ３と、第３の誤差用抵抗Ｒ３と、第３の検出用抵抗ｒｇ３と、第３の誤差用電流源Ｍｅ３と、第３の誤差増幅回路Ａ３と、を有する。
【０１６２】
また、デジタル／アナログ変換部ＤＡＣは、実施例４と同様に、本体部Ｘと、出力抵抗ＲＯＵＴと、を有する。
【０１６３】
そして、本体部Ｘは、第１から第３の変換用電流源Ｍｄ１〜Ｍｄ３と、第１から第３の変換用スイッチ回路ＳＷｄ１〜ＳＷｄ３と、第１から第３の補正用電流源Ｍｃ１〜Ｍｃ３と、第１のデコーダＤＥ１と、を有する。
【０１６４】
このように、本実施例５では、誤差電流検出部ＩＤが１つの検出信号を出力するようにして、セレクタが省略され、さらに、本体部Ｘと補正部Ｙが共通化されている。これにより、デジタル／アナログ変換回路５００は、回路面積をより削減することができる。
【０１６５】
このデジタル／アナログ変換回路５００のその他の構成は、実施例３、４と同様である。
【０１６６】
また、以上のような構成を有する図６に示すデジタル／アナログ変換回路５００の動作は、第１のデコーダＤＥ１と第２のデコーダＤＥ２の動作が共通化されている点およびセレクタＳＥの動作が省略されている点以外は、実施例３、４と同様である。
【０１６７】
すなわち、デジタル信号ＤＩＮに応じたデジタル／アナログ変換回路５００の動作により、アナログ信号である出力電圧ＶＯＵＴＰが上昇するように補正される。
【０１６８】
これにより、電源電圧、プロセス、温度変動による誤差電流変動の影響が低減される。
【０１６９】
以上のように、本実施例５に係るデジタル／アナログ変換回路５００によれば、電源電圧やプロセス、温度変動下において、直線性を向上することができる。
【０１７０】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１７１】
１００、２００、３００、４００、５００  デジタル／アナログ変換回路
ＤＡＣ  デジタル／アナログ変換部
ＩＤ  誤差電流検出部
Ｉｏｕｔｐ  出力電流
Ｖｇ１〜Ｖｇｎ  検出信号
ＤＩＮ  デジタル信号
ＴＯＵＴ  出力端子
Ｘ  本体部
Ｙ  補正部
ＲＯＵＴ  出力抵抗
Ｍｄ１〜Ｍｄｎ  変換用電流源
ＳＷｄ１〜ＳＷｄｎ  変換用スイッチ回路
Ｍｃ１〜Ｍｃｎ  補正用電流源
ＳＷｃ１〜ＳＷｃｎ  補正用スイッチ回路
ＲＯＵＴ  出力抵抗
【図１】
2014175925.tif 000003
【図２】
2014175925.tif 000004
【図３】
2014175925.tif 000005
【図４】
2014175925.tif 000006
【図５】
2014175925.tif 000007
【図６】
2014175925.tif 000008