(57)【要約】【課題】  送信の優先順位を示す情報が変容した場合でも、従来と比べてフレームを効率良く送信することができる技術を提供することを目的とする。【解決手段】  フレームを記憶する記憶部と、記憶部におけるフレームの記憶状態を示す情報に基づいて、フレームが含む優先情報に基づいて設定されるフレームの送信の優先順位が正しいか否かを判定する判定部と、判定部によりフレームに設定された優先順位が誤りと判定された場合、フレームの送信を禁止する送信部と、を備える。【選択図】    図１
2014175890.tif 000002
【特許請求の範囲】
【請求項１】
フレームを記憶する記憶部と、
前記記憶部における前記フレームの記憶状態を示す情報に基づいて、前記フレームが含む優先情報に基づいて設定される前記フレームの送信の優先順位が正しいか否かを判定する判定部と、
前記判定部により前記フレームに設定された優先順位が誤りと判定された場合、前記フレームの送信を禁止する送信部と、
を備えることを特徴とするフレーム処理装置。
【請求項２】
請求項１に記載のフレーム処理装置において、
前記記憶部から前記送信部に前記フレームが読み出されたことに基づいて信号を生成して前記判定部に出力する生成部を備え、
前記判定部は、前記生成部から出力された前記信号と前記記憶状態を示す情報とに基づいて、前記フレームに設定された優先順位が正しいか否かを判定する
ことを特徴とするフレーム処理装置。
【請求項３】
請求項１または請求項２に記載のフレーム処理装置において、
前記送信部は、前記判定部により前記フレームに設定された優先順位が正しいと判定された場合、設定された前記優先順位に従って前記フレームを送信することを特徴とするフレーム処理装置。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載のフレーム処理装置において、
前記フレームが含む前記優先情報に基づいて前記優先順位を決定し、決定した前記優先順位を前記フレームに設定する設定部を備えることを特徴とするフレーム処理装置。
【請求項５】
請求項１ないし請求項４のいずれか１項に記載のフレーム処理装置において、
前記フレームを外部より受信する受信部と、
前記記憶部が有する複数の記憶領域のうち前記フレームを記憶していない空き領域のアドレス情報を記憶する第１のメモリと、を備え、
前記受信部は、前記アドレス情報に従って受信した前記フレームを前記記憶部の前記空き領域に記憶する
ことを特徴とするフレーム処理装置。
【請求項６】
請求項１ないし請求項５のいずれか１項に記載のフレーム処理装置において、
前記記憶部における前記フレームの記憶状態を示す情報を記憶する第２のメモリを備え、
前記判定部は、前記フレームの記憶状態を示す情報を前記第２のメモリから取得する
ことを特徴とするフレーム処理装置。
【請求項７】
記憶部におけるフレームの記憶状態を示す情報に基づいて、前記フレームが含む送信の優先情報に基づいて設定される前記フレームの優先順位が正しいか否かを判定し、
前記優先順位が誤りと判定された場合、前記フレームの送信を禁止する
ことを特徴とするフレーム処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレーム処理装置およびフレーム処理方法に関する。
【背景技術】
【０００２】
従来、レイヤスイッチやルータ等の切替装置は、受信したフレームに付加されたＱｏＳ（Quality of Service）のパラメータの値に基づいて設定される送信の優先順位の高いフレームからフレームを順次に送信する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２４０７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、宇宙線等の外的要因や装置に含まれる要素間でのデータの受け渡しタイミングのズレ等により、例えば、１つのフレームに対して２つの送信の優先順位が割り当てられる等、各フレームの優先順位を示す情報が変容する場合がある。従来技術では、例えば、１つのフレームに対して２つの送信の優先順位が割り当てられた場合、切替装置は、１つ目の優先順位でフレームを送信し、２つ目の優先順位で空のデータのフレームを送信することになる。その結果、切替装置が空のデータを有するフレームを送信するため、伝送路のトラフィックが無駄に使われてしまう。
【０００５】
本件開示のフレーム処理装置およびフレーム処理方法は、送信の優先順位を示す情報が変容した場合でも、従来と比べてフレームを効率良く送信することができる技術を提供することにある。
【課題を解決するための手段】
【０００６】
一つの観点によれば、フレーム処理装置は、フレームを記憶する記憶部と、記憶部におけるフレームの記憶状態を示す情報に基づいて、フレームが含む優先情報に基づいて設定されるフレームの送信の優先順位が正しいか否かを判定する判定部と、判定部によりフレームに設定された優先順位が誤りと判定された場合、フレームの送信を禁止する送信部と、を備える。
【０００７】
別つの観点によれば、フレーム処理方法は、記憶部におけるフレームの記憶状態を示す情報に基づいて、フレームが含む優先情報に基づいて設定されるフレームの送信の優先順位が正しいか否かを判定し、優先順位が誤りと判定された場合、フレームの送信を禁止する。
【発明の効果】
【０００８】
本件開示のフレーム処理装置およびフレーム処理方法は、送信の優先順位を示す情報が変容した場合でも、従来と比べてフレームを効率良く送信することができる。
【図面の簡単な説明】
【０００９】
【図１】フレーム処理装置およびフレーム処理方法の一の実施形態を示す図である。
【図２】第１メモリ、第２メモリ、監視部、バッファメモリおよびメモリそれぞれの初期状態の一例を示す図である。
【図３】図２に示す初期状態から５つのフレームを受信した場合の一例を示す図である。
【図４】図３に示す状態から１つのフレームを送信した場合の一例を示す図である。
【図５】図１に示したフレーム処理装置の動作を示す図である。
【図６】図３に示す状態から変容した場合の一例を示す図である。
【図７】図６に示す状態から１つのフレームを送信した場合の一例を示す図である。
【図８】フレーム処理装置およびフレーム処理方法の別の実施形態を示す図である。
【図９】図８に示したフレーム処理装置の動作を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて実施形態を説明する。
【００１１】
図１は、フレーム処理装置およびフレーム処理方法の一の実施形態を示す。フレーム処理装置１００は、受信部１０、バッファメモリ１１、第１メモリ１２、第２メモリ１３、監視部１４、設定部１５、判定部１７および送信部１８を有する。なお、図１に示すフレーム処理装置１００は、例えば、レイヤスイッチやルータ等の切替装置である。
【００１２】
受信部１０は、例えば、光ファイバ等の伝送路２０を介して、ネットワークや伝送装置等の外部から伝送されてきたイーサネット（登録商標）規格等のフレームを受信する。受信部１０は、受信したフレームを一時的にバッファメモリ１１に記憶するために、バッファメモリ１１の空き領域のアドレスを第１メモリ１２より取得する。受信部１０は、取得したアドレスが示すバッファメモリ１１の記憶領域に受信したフレームを書き込み、バッファメモリ１１に記憶させる。また、受信部１０は、受信したフレームに付加されたＱｏＳ（Quality of Service）の値を設定部１５に出力する。なお、ＱｏＳの値は、優先情報の一例である。
【００１３】
また、受信部１０は、例えば、受信したフレームに対してＣＲＣ（Cyclic Redundancy Check）方式等のパリティ演算を行う。受信部１０は、パリティ演算の結果と、例えば、フレームに付加されたＦＣＳ（Frame Check Sequence）の値とを比較して、フレームが正常に受信されたか否かを判定する。受信部１０は、パリティエラーを検出し、フレームが正常に受信されていないと判定した場合、受信したフレームを破棄する機能を有することが好ましい。
【００１４】
バッファメモリ１１は、受信部１０により受信されたフレームを一時的に記憶するＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等である。バッファメモリ１１は、例えば、０からＮ−１の番地で示されるアドレスが割り当てられた記憶領域を有し、最大Ｎ個のフレームを記憶する（Ｎは正の整数である）。なお、バッファメモリ１１は、記憶部の一例を示す。
【００１５】
第１メモリ１２は、例えば、ＳＤＲＡＭであり、バッファメモリ１１のＮ個の記憶領域のうちフレームが記憶されていない空き領域のアドレスを記憶する。第１メモリ１２は、例えば、０からＮ−１の番地で示されるＮ個の記憶領域を有し、番地０から番地Ｎ−１の順序で記憶領域にバッファメモリ１１の空き領域のアドレスを記憶する。第１メモリ１２は、バッファメモリ１１の空き領域のアドレスを番地Ｎ−１の記憶領域まで一巡して記憶した後、巡回的に番地０に戻り、番地０の記憶領域からバッファメモリ１１の空き領域のアドレスを記憶する。また、第１メモリ１２は、受信部１０からのアドレス取得の要求に応じて、バッファメモリ１１の空き領域のアドレスを、受信部１０とともに、第２メモリ１３、監視部１４および設定部１５に出力する。なお、第１メモリ１２に記憶されるバッファメモリ１１の空き領域のアドレスは、アドレス情報の一例である。
【００１６】
第２メモリ１３は、例えば、ＳＤＲＡＭであり、第１メモリ１２に記憶されるバッファメモリ１１の空き領域のアドレスに基づいて、バッファメモリ１１の各記憶領域にフレームのデータが記憶されているか否かを示す情報を記憶する。第２メモリ１３は、バッファメモリ１１のアドレス０からＮ−１にそれぞれ対応する０からＮ−１の番地で示されるＮ個の記憶領域を有する。例えば、第２メモリ１３は、バッファメモリ１１のアドレスｋが第１メモリ１２に記憶されていない場合、バッファメモリ１１のアドレスｋの記憶領域にフレームが記憶されていると判定して、アドレスｋに対応する番地ｋの記憶領域に「１」の値を記憶する。一方、第２メモリ１３は、バッファメモリ１１のアドレスｋが第１メモリ１２に記憶されている場合、バッファメモリ１１のアドレスｋの記憶領域は空き領域と判定して、番地ｋの記憶領域に「０」の値を記憶する。なお、ｋは正の整数で０からＮ−１である。
【００１７】
また、第２メモリ１３に書き込まれる、バッファメモリ１１の各記憶領域にフレームが記憶されているか否かを示す情報は、バッファメモリ１１の記憶状態を示す情報の一例である。さらに、第２メモリ１３は、設定部１５から優先順位が最上位に設定されたフレームを記憶したアドレスを受け付けた場合、受け付けたアドレスに対応する番地の記憶領域の情報を判定部１７に出力する機能を有する。
【００１８】
監視部１４は、第１メモリ１２のバッファメモリ１１の空き領域のアドレスおよび第２メモリ１３のバッファメモリ１１の各アドレスにフレームが記憶されたか否かを示す情報に基づいて、バッファメモリ１１の各記憶領域の使用状況を監視する。監視部１４は、バッファメモリ１１の各記憶領域の各アドレスに対応する０からＮ−１の番地で示されるＮ個の記憶領域を有するＳＤＲＡＭ等を含む。例えば、第１メモリ１２が番地ｍの記憶領域に記憶するバッファメモリ１１のアドレスｋを受信部１０等に出力することで、第２メモリ１３は、番地ｋの記憶領域に記憶される値を「０」から「１」に変更する。監視部１４は、第２メモリ１３の番地ｋの値が「０」から「１」に変更されることで、バッファメモリ１１のアドレスｋの記憶領域は使用されていると判定し、監視部１４の番地ｋの記憶領域に「０」の値を記憶する。また、監視部１４は、バッファメモリ１１のアドレスｋを記憶していた第１メモリ１２の番地ｍに対応する第２メモリ１３の番地ｍの記憶領域が記憶する値を監視する。監視部１４は、第２メモリ１３の番地ｍの値が「０」の場合、バッファメモリ１１のアドレスｍの記憶領域は使用されていないと判定し、監視部１４の番地ｍの記憶領域に未使用を示す「１」の値を記憶する。なお、ｍは正の整数で０からＮ−１である。
【００１９】
そして、第１メモリ１２が、例えば、番地０から番地Ｎ−１までの記憶領域を一巡することで、監視部１４は、番地ｋの記憶領域に記憶する値が「０」の場合、対応するバッファメモリ１１のアドレスｋの記憶領域は正常に使用されていると判定する。一方、監視部１４は、番地ｋの記憶領域に記憶する値が「１」の場合、対応するバッファメモリ１１のアドレスｋの記憶領域に記憶されたフレームのデータが滞留している等の異常を検出する。
【００２０】
設定部１５は、受信部１０より受信したフレームに付加されたＱｏＳの値を受け付けるとともに、第１メモリ１２より受信したフレームが記憶されたバッファメモリ１１のアドレスを受け付ける。設定部１５は、受け付けたＱｏＳの値に基づいて、第１メモリ１２より受け付けたアドレスの優先順位を決定し、決定した優先順位をフレームに設定する。設定部１５は、優先順位を設定したアドレスを、内蔵するＳＤＲＡＭ等のメモリ１６の記憶領域のうち設定した優先順位に応じた記憶領域に記憶する。設定部１５は、メモリ１６に記憶されたアドレスのうち、優先順位が最上位のアドレスを読み出して、第２メモリ１３および送信部１８に出力する。また、設定部１５は、読み出したアドレスが空き領域になったとして、読み出したアドレスを第１メモリ１２に出力して記憶させる。
【００２１】
第２メモリ１３は、設定部１５から受け付けた優先順位が最上位のアドレスに対応する番地の記憶領域に記憶された値を判定部１７に出力し、判定部１７は、出力された値を取得する。判定部１７は、取得した値に基づいて、バッファメモリ１１において最上位のアドレスの記憶領域から送信部１８により読み出されたフレームに設定された優先順位が正しいか否かを判定する。例えば、判定部１７は、第２メモリ１３から取得した値が「１」の場合、読み出されたフレームはバッファメモリ１１に記憶されたデータであり、読み出されたフレームに設定された優先順位は正しいと判定する。一方、取得した値が「０」の場合、判定部１７は、読み出されたフレームは空のデータであり、読み出されたフレームに設定された優先順位は誤りと判定する。判定部１７は、判定結果を送信部１８に出力する。
【００２２】
送信部１８は、設定部１５から受け付けた最上位のアドレスにより示されるバッファメモリ１１の記憶領域からフレームのデータを読み込む。送信部１８は、判定部１７から受け付けた判定結果に基づいて、読み込んだフレームに設定された優先順位が正しい場合、フレームを光ファイバ等の伝送路３０に送信する。一方、送信部１８は、読み込んだフレームに設定された優先順位が誤りの場合、フレームを送信せずに破棄する。なお、送信部１８は、フレームを伝送路３０に送信するにあたり、ＣＲＣ方式等のパリティ演算を行い、演算結果をフレームに付加する機能を有することが好ましい。また、送信部１８は、判定部１７から判定結果を受け付け、受け付けた判定結果が正しい優先順位を示す場合にバッファメモリ１１からフレームを読み込んでもよい。
【００２３】
図２から図４は、フレーム処理装置１００の処理動作の一例を示す。
【００２４】
図２は、第１メモリ１２、第２メモリ１３、監視部１４、バッファメモリ１１およびメモリ１６それぞれの初期状態の一例を示す。なお、記憶領域の数を示すＮは１６とする。図２に示す第１メモリ１２、第２メモリ１３、監視部１４、バッファメモリ１１およびメモリ１６の各矩形は、０から１５の番地またはアドレスの記憶領域を示し、値が入っていない白抜きの矩形は空き領域を示す。図２に示すように、初期状態において、バッファメモリ１１の各アドレスにはフレームが記憶されていないことから、第１メモリ１２の０から１５の番地の記憶領域には、バッファメモリ１１の０から１５のアドレスが記憶される。また、第２メモリ１３の０から１５の番地の記憶領域には、「０」の値が記憶される。監視部１４の０から１５の番地の記憶領域には、初期状態において「０」の値が記憶される。
【００２５】
図３は、図２に示す初期状態から５つのフレームを受信した場合の一例を示す。図３に示すように、例えば、メモリ１６の番地０に記憶されるアドレス１のフレームの優先順位が最上位であり、番地４に記憶されるアドレス４のフレームの優先順位が最下位である。また、図３に示すように、バッファメモリ１１のアドレス０からアドレス４の記憶領域に、フレームのデータＦＬが記憶されることで、第１メモリ１２の番地０から番地４の記憶領域は空き領域となる。第２メモリ１３の番地０から番地４の記憶領域には「１」の値が記憶される。さらに、監視部１４の番地０から番地４の記憶領域には「０」の値が記憶され、バッファメモリ１１のアドレス０からアドレス４の各記憶領域は正常であることを示す。
【００２６】
図４は、図３に示す状態から１つのフレームを送信した場合の一例を示す。図４に示すように、第１メモリ１２は、番地５から番地１５の記憶領域にバッファメモリ１１のアドレス５からアドレス１５を記憶するとともに、番地０の記憶領域にバッファメモリ１１のアドレス１を記憶する。第２メモリ１３は、番地５から番地１５と番地０との記憶領域に「０」の値を記憶する。バッファメモリ１１は、アドレス５からアドレス１５とアドレス０との記憶領域を空き領域とする。監視部１４は、各番地の記憶領域に「０」の値を記憶する。メモリ１６は、番地１から番地４に優先順位に応じて記憶していたアドレスを番地０から番地３に繰り上げて記憶する。
【００２７】
図５は、図１に示したフレーム処理装置１００の動作を示す。図５に示す動作は、例えば、フレーム処理装置１００が内蔵するマイクロプロセッサ等の制御部が実行するプログラムの処理の例を示す。すなわち、図５は、フレーム処理装置１００が内蔵するマイクロプロセッサ等の制御部が、受信部１０、バッファメモリ１１、第１メモリ１２、第２メモリ１３、監視部１４、設定部１５、判定部１７および送信部１８を制御することにより実現される。
【００２８】
ステップＳ１０１において、受信部１０は、伝送路２０を介して、フレームを受信する。受信部１０は、例えば、受信したフレームに対して、ＣＲＣ方式等のパリティ演算を行い、パリティ演算の結果とフレームに付加されるＦＣＳの値とを比較して、フレームが正常に受信されたか否かを判定する。受信部１０は、パリティエラーが検出されない場合、ステップＳ１０２の処理に移行する。受信部１０は、パリティエラーを検出し、フレームが正常に受信されていないと判定した場合、受信したフレームを破棄し、次のフレームを受信するまで待機し、次のフレームが正常に受信された場合にステップＳ１０２の処理に移行する。
【００２９】
ステップＳ１０２において、受信部１０は、バッファメモリ１１における空き領域のアドレスを第１メモリ１２より取得する。受信部１０は、取得したアドレス０のバッファメモリ１１の記憶領域にフレームのデータＦＬを書き込んで記憶させるとともに、フレームに付加されたＱｏＳの値を設定部１５に出力する。なお、第１メモリ１２は、図２に示した初期状態の場合、最初の番地０の記憶領域に記憶するアドレス０を受信部１０と設定部１５とに出力する。第１メモリ１２は、出力した番地０の記憶領域を空き領域にする。
【００３０】
ステップＳ１０３において、第２メモリ１３は、例えば、ステップＳ１０２で第１メモリ１２より出力されたアドレス０に対応する番地０の記憶領域の値を「０」から「１」に変更する。
【００３１】
ステップＳ１０４において、監視部１４は、第１メモリ１２および第２メモリ１３の動作に基づいて、バッファメモリ１１の各記憶領域の使用状況を監視する。例えば、図２に示した初期状態の場合、ステップＳ１０３で第２メモリ１３の番地０の値が「０」から「１」に変化したことから、監視部１４は、番地０の記憶領域の値を「０」に維持する。また、監視部１４は、ステップＳ１０１でバッファメモリ１１のアドレス０を記憶していた第１メモリ１２の番地０に対応する第２メモリ１３の番地０の値が「１」であることから、バッファメモリ１１のアドレス０の記憶領域は使用されていると判定する。監視部１４は、番地０の記憶領域の値を「０」に維持する。
【００３２】
ステップＳ１０５において、設定部１５は、受信部１０から受け付けたＱｏＳの値に基づいて、第１メモリ１２から受け付けたアドレスに対する優先順位を決定し、決定した優先順位を受け付けたアドレスに設定する。設定部１５は、設定した優先順位に基づいて、第１メモリ１２から受け付けたアドレスをメモリ１６に記憶する。なお、メモリ１６は、例えば、図３に示したように、アドレスの優先順位が高いほど記憶領域の番地の番号が大きい記憶領域にアドレスを記憶する。
【００３３】
ステップＳ１０６において、設定部１５は、優先順位が最上位のアドレス、例えば、図３に示した状態の場合ではアドレス１を送信部１８および第２メモリ１３に出力する。
【００３４】
ステップＳ１０７において、送信部１８は、設定部１５から受け付けたアドレス１のバッファメモリ１１の記憶領域からフレームのデータＦＬを読み込む。
【００３５】
ステップＳ１０８において、第２メモリ１３は、設定部１５から受け付けたアドレス１に対応する第２メモリ１３の番地１に記憶する値を判定部１７に出力する。判定部１７は、第２メモリ１３より受け付けた値に基づいて、ステップＳ１０７で送信部１８が読み込んだフレームに設定された優先順位が正しいか否かを判定する。例えば、判定部１７は、受け付けた値が「１」の場合、送信部１８が読み込んだフレームはバッファメモリ１１のアドレス１に記憶されたデータＦＬであると判定する。つまり、判定部１７は、送信部１８が読み込んだフレームに設定された優先順位は正しいとする判定結果を送信部１８に出力し、ステップＳ１０９の処理（ＹＥＳ側）に移行する。一方、判定部１７は、受け付けた値が「０」の場合、送信部１８が読み込んだフレームは空のデータと判定する。つまり、判定部１７は、送信部１８が読み込んだフレームに設定された優先順位は誤りとする判定結果を送信部１８に出力し、ステップＳ１１１の処理（ＮＯ側）に移行する。
【００３６】
ステップＳ１０９において、送信部１８は、フレームを伝送路３０に送信する。
【００３７】
ステップＳ１１０において、設定部１５は、バッファメモリ１１のアドレス１を空き領域として、第１メモリ１２に記憶させる。例えば、図３に示した状態の場合、第１メモリ１２は、巡回的な順序に応じて、第１メモリ１２の番地１５までの記憶領域が使用されていることから、番地０の記憶領域にアドレス１を記憶する。また、第２メモリ１３は、第１メモリ１２の番地０にアドレス１が記憶されたことから、アドレス１に対応する番地１の値を「１」から「０」に変更する。
【００３８】
ステップＳ１１１において、送信部１８は、フレームの送信を禁止し、フレームを破棄する。
【００３９】
ステップＳ１１２において、受信部１０は、新たなフレームを受信したか否かを判定する。受信部１０は、新たなフレームを受信した場合、ステップＳ１０１の処理（ＹＥＳ側）に移行する。一方、受信部１０は、新たなフレームを受信しない場合、ステップＳ１１３の処理（ＮＯ側）に移行する。
【００４０】
ステップＳ１１３において、設定部１５は、メモリ１６に未送信のアドレスを記憶しているか否かを判定する。設定部１５は、未送信のアドレスがある場合、ステップＳ１０６の処理（ＹＥＳ側）に移行する。一方、未送信のアドレスがない場合（ＮＯ側）、例えば、フレーム処理装置１００は、受信部１０が新たなフレームを受信するまで待機する。
【００４１】
その後、受信部１０が、伝送路２０を介して、新たなフレームを受信すると、フレーム処理装置１００は、ステップＳ１０１に移行して、ステップＳ１０１からステップＳ１１３の処理を行う。
【００４２】
次に、宇宙線等の外的要因やフレーム処理装置１００が有する受信部１０等の要素間でデータの受け渡しタイミングのズレ等により、記憶されるバッファメモリ１１のアドレス等のデータが変容した場合のフレーム処理装置１００の動作処理について説明する。
【００４３】
ここで、バッファメモリ１１等に記憶されるデータは、例えば、２進数で記憶される。例えば、図３に示したメモリ１６の番地０のアドレス１は、４ｂｉｔの［０００１］等の２進数で記憶される。しかしながら、外的要因や受け渡しタイミングのズレ等により、例えば、［０００１］の２ｂｉｔ目が１に変化して[００１１]と変容した場合、メモリ１６の番地０には、アドレス１がアドレス３として記憶される。
【００４４】
図６は、図３に示した状態から変容した場合の一例を示す。図６は、例えば、メモリ１６の番地０のアドレス１が変容してアドレス３となった場合を示す。なお、第１メモリ１２、第２メモリ１３、監視部１４およびバッファメモリ１１の状態は、図３と同様である。
【００４５】
図７は、図６に示した状態から１つのフレームを送信した場合の一例を示す。図７に示すように、第１メモリ１２は、番地０の記憶領域にバッファメモリ１１のアドレス３を記憶する。第２メモリ１３は、番地１に「１」の値を記憶し、番地３の値を「０」から「１」に変更して記憶する。また、バッファメモリ１１は、アドレス１の記憶領域にフレームのデータＦＬを記憶し、アドレス３の記憶領域を空き領域とする。なお、図７に示す監視部１４およびメモリ１６の状態は、図４と同様である。
【００４６】
図６に示したように、メモリ１６の番地０のバッファメモリ１１のアドレス１がアドレス３に変容した場合、ステップＳ１０６において、設定部１５は、メモリ１６の番地０の優先順位が最上位であるアドレス３を送信部１８および第２メモリ１３に出力する。ステップＳ１０７において、送信部１８は、設定部１５から受け付けたアドレス３のバッファメモリ１１の記憶領域からフレームのデータＦＬを読み込む。ステップＳ１０８において、第２メモリ１３は、設定部１５から受け付けたアドレス３に対応する番地３の記憶領域の「１」の値を判定部１７に出力する。判定部１７は、受け付けた「１」の値に基づいて、送信部１８が読み込んだフレームに設定された優先順位は正しいと判定し、判定結果を送信部１８に出力する。ステップＳ１０９において、送信部１８は、フレームを伝送路３０に出力し送信する。ステップＳ１１０において、設定部１５は、第１メモリ１２の番地０にバッファメモリ１１のアドレス３を記憶させ、第２メモリ１３は、バッファメモリ１１のアドレス３に対応する番地１の値を「１」から「０」に変更する。
【００４７】
そして、図７に示したように、例えば、メモリ１６の番地０に本来のアドレス３が繰り上がり記憶された場合に、ステップＳ１０６において、設定部１５は、アドレス３を送信部１８および第２メモリ１３に出力する。ステップＳ１０７において、送信部１８は、設定部１５から受け付けたアドレス３のバッファメモリ１１の記憶領域から空のデータを読み込む。ステップＳ１０８において、第２メモリ１３は、設定部１５から受け付けたアドレス３に対応する番地３の記憶領域の「０」の値を判定部１７に出力する。判定部１７は、受け付けた「０」の値に基づいて、送信部１８が読み込んだフレームに設定された優先順位は誤りと判定し、判定結果を送信部１８に出力する。ステップＳ１１１において、送信部１８は、フレームの送信を禁止し、フレームを破棄する。
【００４８】
本実施形態では、判定部１７が、バッファメモリ１１の記憶状態を示す情報に基づいて、送信部１８が読み込んだフレームに設定された送信の優先順位が正しいか否かを判定する。判定部１７が設定された優先順位が誤りと判定した場合、送信部１８は、設定された優先順位のアドレスが示すバッファメモリ１１の記憶領域から読み込んだフレームの送信を禁止し、フレームを破棄する。したがって、フレーム処理装置１００は、メモリ１６に記憶されるバッファメモリ１１の各アドレスに設定された優先順位が変容した場合でも、従来と比べてフレームを効率良く送信することができる。
【００４９】
図８は、フレーム処理装置およびフレーム処理方法の別の実施形態を示す。図８に示すフレーム処理装置２００の各要素において、図１に示すフレーム処理装置１００の要素と同一または同等の機能を有するものについては、同一の符号を付し説明は省略する。図８に示すフレーム処理装置２００は、送信部１８によりバッファメモリ１１からフレームのデータＦＬが読み出されたことに基づいて信号を生成し、生成した信号を判定部１７ａに出力する生成部１９を有する。生成部１９が生成し出力する信号は、例えば、ＬｏｗまたはＨｉｇｈを示す「０」または「１」の２値信号である。つまり、生成部１９は、バッファメモリ１１からフレームが送信部１８により読み出されない場合、「０」の値の信号を生成し、生成した信号を判定部１７に出力する。また、生成部１９は、バッファメモリ１１からフレームが送信部１８により読み出された場合、「１」の値の信号を生成し、生成した信号を判定部１７に出力する。
【００５０】
判定部１７ａは、生成部１９から出力された信号と、メモリ１６において優先順位が最上位のアドレスに対応する第２メモリ１３の番地の値とに基づいて、送信部１８がバッファメモリ１１から読み出したフレームに設定された優先順位が正しいか否かを判定する。判定部１７ａは、判定結果を送信部１８に出力する。例えば、判定部１７ａは、生成部１９からの信号および第２メモリ１３からの値が「１」の場合、送信部１８が読み出したフレームに設定された優先順位は正しいと判定する。一方、判定部１７ａは、生成部１９からの信号が「０」または「１」で第２メモリ１３からの値が「０」の場合、送信部１８が読み出したフレームに設定された優先順位は誤りと判定する。
【００５１】
図９は、図８に示したフレーム処理装置２００の動作を示す。図９に示す動作は、例えば、フレーム処理装置２００が内蔵するマイクロプロセッサ等の制御部が実行するプログラムの処理の例を示す。すなわち、図９は、フレーム処理装置２００が内蔵する制御部が、受信部１０、バッファメモリ１１、第１メモリ１２、第２メモリ１３、監視部１４、設定部１５、判定部１７ａ、送信部１８および生成部１９を制御することで実現される。なお、図９において、図５と同一または同様の処理を行うステップは、同一のステップ番号を付し詳細な説明は省略する。
【００５２】
ステップＳ１０７ａにおいて、送信部１８は、設定部１５から受け付けたアドレスが示すバッファメモリ１１の記憶領域からフレームのデータＦＬを読み込む。生成部１９は、バッファメモリ１１からフレームのデータＦＬが読み出されたことに基づいて、「１」の値の信号を生成して、生成した信号を判定部１７ａに出力する。
【００５３】
ステップＳ１０８ａにおいて、第２メモリ１３は、設定部１５から受け付けたアドレスに対応する第２メモリ１３の番地に記憶する値を判定部１７ａに出力する。判定部１７ａは、生成部１９から受信した「１」の値の信号と、第２メモリ１３から受け付けた値とに基づいて、ステップＳ１０７ａで送信部１８により読み出されたフレームに設定された優先順位が正しいか否かを判定する。
【００５４】
本実施形態では、判定部１７ａが、バッファメモリ１１の記憶状態を示す情報に基づいて、送信部１８が読み込んだフレームに設定された送信の優先順位が正しいか否かを判定する。設定された優先順位が誤りと判定部１７ａが判定した場合、送信部１８は、設定された優先順位のアドレスが示すバッファメモリ１１の記憶領域から読み込んだフレームの送信を禁止し、フレームを破棄する。したがって、フレーム処理装置２００は、メモリ１６に記憶されるバッファメモリ１１の各アドレスに設定された優先順位が変容した場合でも、従来と比べてフレームを効率良く送信することができる。
【００５５】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００５６】
１０…受信部；１１…バッファメモリ；１２…第１メモリ；１３…第２メモリ；１４…監視部；１５…設定部；１６…メモリ；１７，１７ａ…判定部；１８…送信部；１９…生成部；２０，３０…伝送路；１００，２００…フレーム処理装置
【図１】
2014175890.tif 000003
【図２】
2014175890.tif 000004
【図３】
2014175890.tif 000005
【図４】
2014175890.tif 000006
【図５】
2014175890.tif 000007
【図６】
2014175890.tif 000008
【図７】
2014175890.tif 000009
【図８】
2014175890.tif 000010
【図９】
2014175890.tif 000011