(57)【要約】【課題】デプレッション型の動作となるトランジスタを用いた場合であっても、消費電力を抑えることが可能な表示装置及び駆動回路を提供する。【解決手段】マトリクス状に配置された複数の表示画素ＰＸと、複数の表示画素が配列する行及び列に沿って延びる複数の駆動線Ｇ，Ｓと、複数の駆動線に駆動信号を出力する少なくとも一つの駆動回路２１、３１とを有し、駆動回路は、入力される信号の位相をシフトして駆動信号として出力する複数のシフトレジスタ２２、３２と、それぞれのシフトレジスタに設けられる出力回路ＳＲＯＣとを有し、出力回路は、駆動信号を形成する少なくとも一つのトランジスタＴ１と、当該トランジスタの制御電極に一端が接続され、他端にトランジスタの断続を制御する電圧が印加される容量素子Ｃａと、トランジスタの制御電極に所定の電圧を付与するか当該制御電極をフローティングにするかを制御する制御回路Ｔ１０とを備える表示装置である。【選択図】  図３
2014153532.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の表示画素と、
前記複数の表示画素が配列する行及び列に沿って延びる複数の駆動線と、
前記複数の駆動線に駆動信号を出力する少なくとも一つの駆動回路とを有し、
前記駆動回路は、
入力される信号の位相をシフトして駆動信号として出力する複数のシフトレジスタと、
前記それぞれのシフトレジスタに設けられる出力回路とを有し、
前記出力回路は、
前記駆動信号を形成する少なくとも一つのトランジスタと、
当該トランジスタの制御電極に一端が接続され、他端に前記トランジスタの断続を制御する電圧が印加される容量素子と、
前記トランジスタの制御電極に所定の電圧を付与するか当該制御電極をフローティングにするかを制御する制御回路とを備える、表示装置。
【請求項２】
前記所定の電圧は、前記トランジスタの制御電極に供給された際、前記トランジスタを導通させる値である、請求項１に記載の表示装置。
【請求項３】
前記シフトレジスタおよび出力回路を構成する各トランジスタはｎＭＯＳトランジスタであって、
前記制御回路は、前記制御電極に付与する電圧を、前記容量素子の他端に印加される電圧よりも低く制御する、請求項２に記載の表示装置。
【請求項４】
前記シフトレジスタおよび出力回路を構成する各トランジスタはｐＭＯＳトランジスタであって、
前記制御回路は、前記制御電極に付与する電圧を、前記容量素子の他端に印加される電圧よりも高く制御する、請求項２に記載の表示装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の表示装置に備えられる前記駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置及び駆動回路に関する。
【背景技術】
【０００２】
液晶表示装置に代表される表示装置は、薄型、軽量かつ低消費電力であることから、各種機器のディスプレイとして用いられている。中でも、画素毎にトランジスタを配置したアクティブマトリクス型液晶表示装置は、ノート型パソコンや携帯型情報端末のディスプレイとして普及しつつある。
【０００３】
近年、従来の液晶表示装置に用いられていたアモルファスシリコン薄膜トランジスタThin Film Transistor (ＴＦＴ)に比べて電子移動度が高い、酸化物半導体膜を用いた薄膜トランジスタの研究開発が活発化している。これにより、複数の走査線と複数の信号線との各交差部に配置したトランジスタを有する画素部と各トランジスタを駆動する駆動回路とを同一の製造プロセスによって電極基板上に一体的に形成することができるようになった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記酸化物半導体膜では、水素ガス等の進入により、電気的に浅い不純物準位が形成され低抵抗化を引き起こすことが報告されている。このような酸化物半導体膜を薄膜トランジスタに用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型、すなわちデプレッション型の動作となり、欠陥準位の増大と共に、しきい値電圧が小さくなり、リーク電流が増大する。
【０００６】
薄膜トランジスタに酸化物半導体膜を用いた場合に限られず、デプレッション型の動作となるトランジスタを用いて駆動回路を用いた場合、通常オフすべきトランジスタにも電流が流れるため、駆動回路の消費電力が増大する問題が発生する。特に負荷の大きい走査線等の出力部を駆動する出力回路では、トランジスタのチャネル幅（Ｗ値）を他のトランジスタより大きく設定する必要があり、消費電力を増加させる大きな要因となっている。
【０００７】
本発明は、斯かる事情に鑑みてなされたものであり、デプレッション型の動作となるトランジスタを用いた場合であっても、消費電力を抑えることが可能な表示装置及び駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様による表示装置は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素が配列する行及び列に沿って延びる複数の駆動線と、前記複数の駆動線に駆動信号を出力する少なくとも一つの駆動回路とを有し、前記駆動回路は、入力される信号の位相をシフトして駆動信号として出力する複数のシフトレジスタと、前記それぞれのシフトレジスタに設けられる出力回路とを有し、前記出力回路は、前記駆動信号を形成する少なくとも一つのトランジスタと、当該トランジスタの制御電極に一端が接続され、他端に前記トランジスタの断続を制御する電圧が印加される容量素子と、前記トランジスタの制御電極に所定の電圧を付与するか当該制御電極をフローティングにするかを制御する制御回路とを備える。
【図面の簡単な説明】
【０００９】
【図１】一実施の形態における表示装置の構成を示す回路図である。
【図２】一実施の形態における表示装置の駆動回路の内部構成を示す回路図である。
【図３】一実施の形態における表示装置の駆動回路に設けられるシフトレジスタの回路図である。
【図４】一実施の形態における表示装置のシフトレジスタの各信号のタイミングチャートである。
【図５】一実施の形態における表示装置のシフトレジスタの時刻ｔ２−ｔ３の期間の各ノードの電位を示す図である。
【図６】ｎＭＯＳエンハンス型トランジスタと、デプレッション型トランジスタのＶｇｓ−Ｉｄｓ特性を比較して示す図である。
【図７】一実施の形態における表示装置のシフトレジスタの時刻ｔ３以降（時刻ｔ１以前）の各ノードの電位を示す図である。
【図８】一実施の形態における表示装置の駆動回路に設けられるシフトレジスタの回路図である。
【発明を実施するための形態】
【００１０】
図１は、一実施の形態における表示装置の構成を示す回路図である。ここでは、アクティブマトリクス型の液晶表示装置を例に説明する。同図の表示装置は、透明基板１０上に画素部１１、走査線駆動回路２１、信号線駆動回路３１を備える。
【００１１】
画素部１１では、複数の走査線Ｇ１，Ｇ２，・・・Ｇｎ（以下「Ｇ」と総称する）と、複数の信号線Ｓ１，Ｓ２，・・・Ｓｍ（以下「Ｓ」と総称する）とが交差するように配置され、各交差部にスイッチング素子１２、画素電極１３、液晶容量１４、補助容量１５を備える。スイッチング素子には、一例として、酸化物半導体薄膜トランジスタを用いる。
【００１２】
走査線駆動回路２１は、電気的に縦続接続された複数のシフトレジスタからなる垂直シフトレジスタ２２を備える。信号線駆動回路３１は、電気的に縦続接続された複数のシフトレジスタからなる水平シフトレジスタ３２と、映像信号が供給されてくる映像信号線３４と、映像信号線３４を各信号線Ｓに接続するための複数のアナログスイッチ３５とを備える。
【００１３】
垂直シフトレジスタ２２、水平シフトレジスタ３２にはスタートパルス信号（ＳＴＰ）とクロック信号（ＣＫ）とセット信号（ＳＥＴ）が入力される。ここでは、垂直シフトレジスタ２２に入力されるスタートパルス信号をＳＴＶ、水平シフトレジスタ３２に入力されるスタートパルス信号をＳＴＨと呼ぶ。また、垂直シフトレジスタ２２に入力されるクロック信号をＣＫＶ、水平シフトレジスタ３２に入力されるクロック信号をＣＫＨと呼ぶ。また、垂直シフトレジスタ２２に入力されるセット信号をＳＥＴＶ、水平シフトレジスタ３２に入力されるセット信号をＳＥＴＨと呼ぶ。
【００１４】
垂直シフトレジスタ２２、水平シフトレジスタ３２は、入力されたスタートパルス信号ＳＴＰの位相をシフトさせて出力する。走査線駆動回路２１は、内部の各シフトレジスタから各走査線Ｇに対して垂直走査パルスを１段ずつ位相をシフトさせながら出力する。信号線駆動回路３１は、内部の各シフトレジスタから各信号線Ｓに設けられたアナログスイッチ３５に対して水平走査パルスを１段ずつ位相をシフトさせながら出力してアナログスイッチ３５をオンさせ、外部から映像信号線３４に供給されてきた映像信号をアナログスイッチ３５を通じて各信号線Ｓに出力させる。
【００１５】
各駆動回路は、製造工程を短縮し低コスト化を実現するために、ｎＭＯＳ又はｐＭＯＳのいずれか一方のトランジスタのみを用いて構成することが望ましい
図２は、一実施の形態における表示装置の駆動回路の内部構成を示す回路図である。走査線駆動回路２１も信号線駆動回路３１も基本的には同様の構成である。もちろん、いずれか一方の駆動回路だけを同図の構成としてもよい。この駆動回路は、電気的に縦列接続された複数のシフトレジスタＳＲ１，ＳＲ２，〜ＳＲｎ（以下、総称ＳＲ）と、各シフトレジスタＳＲに対して位相をずらした３本のクロック信号ＣＫ１，ＣＫ２，ＣＫ３のうちのいずれか２本を入力するためのクロック線３６を備えた構成である。各クロック信号ＣＫ１〜ＣＫ３は、垂直シフトレジスタ２２においては垂直クロック信号ＣＫＶであり、水平シフトレジスタ３２においては水平クロック信号ＣＫＨである。またセット信号ＳＥＴは、垂直レジスタ２２においてはＳＥＴＶであり、水平シフトレジスタ３２においてはＳＥＴＨである。
【００１６】
各シフトレジスタＳＲは、第１クロック端子４１、第２クロック端子４２を有する。シフトレジスタＳＲ１では、第１クロック端子４１に第１クロック信号ＣＫ１が入力され、第２クロック端子４２に第２クロック信号ＣＫ２が入力される。シフトレジスタＳＲ２では、第１クロック端子４１に第２クロック信号ＣＫ２が入力され、第２クロック端子４２に第３クロック信号ＣＫ３が入力される。また各シフトレジスタＳＲはセット端子４７を有する。本構成例では各シフトレジスタＳＲが共通のセット信号で制御される構成を想定しているが、各シフトレジスタＳＲで個別のセット信号が与えられる構成や複数のシフトレジスタＳＲの組に対してセット信号が与えられる構成も可能である。
【００１７】
各シフトレジスタＳＲは、入力された入力信号ＩＮの位相を２つのクロック信号に同期するようにシフトさせて出力信号ＯＵＴとして出力する。入力信号ＩＮとして、初段のシフトレジスタＳＲ１ではスタートパルス信号ＳＴＰが入力され、２段目以降のシフトレジスタＳＲでは前段のシフトレジスタＳＲの出力信号ＯＵＴが入力される。
【００１８】
走査線駆動回路２１では、各シフトレジスタＳＲからの出力信号ＯＵＴを垂直走査パルスとして各走査線Ｇに出力し、信号線駆動回路３１では、各シフトレジスタＳＲからの出力信号ＯＵＴを水平走査パルスとして各アナログスイッチ３５の制御電極に出力する。
【００１９】
図３は、一実施の形態における表示装置の駆動回路に設けられるシフトレジスタＳＲの回路図である。以下、図２及び図３を参照しつつシフトレジスタＳＲの回路構成を説明する。
【００２０】
入力端子４３には入力信号ＩＮが入力される。また、位相をシフトさせたＣＫ１〜ＣＫ３の３本のクロック信号のうちのいずれか２本のクロック信号がクロック端子入力される。図３では、一例として、第１クロック信号ＣＫ１が第１クロック端子４１に入力され、第２クロック信号ＣＫ２が第２クロック端子４２に入力される。そして、出力端子４４からは出力信号ＯＵＴが出力される。シフトレジスタＳＲに含まれるトランジスタは一例として全てｎＭＯＳトランジスタである。
【００２１】
シフトレジスタＳＲは、入力回路ＳＲＩＣ、インバータＳＲＩＮ、リセット回路ＳＲＳＴ及び出力回路ＳＲＯＣを備えている。なお、シフトレジスタＳＲには、ノードｎ１、・・・ノードｎ４が設けられている。
【００２２】
[入力回路]  
入力回路ＳＲＩＣは、第３トランジスタＴ３と第４トランジスタＴ４により構成される。第３トランジスタＴ３のドレインは電源電極４５に、ゲートは入力端子４３に、ソースは、ノードｎ４にそれぞれ電気的に接続される。また、第４トランジスタのドレインはノードｎ１に、ゲートは入力端子４３に、ソースは電源電極４６にそれぞれ電気的に接続される。
【００２３】
電源電極４５にはハイレベルの電源電圧ＶＧＨが供給され電源電極４６にはローレベルの電源電圧ＶＧＬが供給される。この入力回路ＳＲＩＣは、入力端子４３を通じて入力信号ＩＮを受け、ノードｎ４にハイレベル電圧ＶＧＨ、ノードｎ１にローレベル電圧ＶＧＬを供給する。
【００２４】
[インバータ]  
インバータＳＲＩＮは、第５トランジスタＴ５と第６トランジスタＴ６とにより構成される。具体的には、第５トランジスタＴ５のゲートおよびドレインは電源電極４５に接続される。第６トランジスタＴ６のドレインは第５トランジスタＴ５のソース電極に、ゲートはノードｎ４に、ソースは電源電極４６に電気的に接続される。また、第５トランジスタＴ５のソース（第６トランジスタＴ６のドレイン）はノードｎ１に電気的に接続される。
【００２５】
[リセット回路]  
リセット回路ＳＲＳＴは、第７トランジスタＴ７、第８トランジスタＴ８、及び第９トランジスタＴ９により構成される。第７トランジスタＴ７のゲートは第２クロック端子４２に、ソースは出力端子４４に、ドレインはノードｎ４にそれぞれ電気的に接続される。また、第９トランジスタＴ９のゲートはノードｎ１に、ソースは出力端子４４に、ドレインはノードｎ４にそれぞれ電気的に接続される。そして、第８トランジスタＴ８のゲートは電源電極４５に接続され、ソースはノードｎ４に、ドレインはノードｎ２にそれぞれ電気的に接続される。
【００２６】
[出力回路]  
出力回路ＳＲＯＣは、第１トランジスタＴ１、第２トランジスタＴ２、第１０トランジスタＴ１０、及び第１容量素子Ｃａにより構成される。第１トランジスタＴ１のドレインは第１クロック端子４１に、ソースは出力端子４４に、ゲートはノードｎ３にそれぞれ電気的に接続される。第２トランジスタＴ２のドレインは出力端子４４に、ソースは電源電極４６に、ゲートはノードｎ１にそれぞれ電気的に接続される。第１クロック端子４１には第１クロック信号ＣＫ１が入力され、電源電極４６にはローレベルの電源電圧ＶＧＬが供給される。第１トランジスタＴ１がオンで第２トランジスタＴ２がオフのときには、第１クロック信号ＣＫ１を出力端子４４へ出力し、第１トランジスタＴ１がオフで第２トランジスタＴ２がオンのときには、電源電圧ＶＧＬを出力端子４４へ出力する。
【００２７】
第１容量素子Ｃａの一方の端子はノードｎ３（第１トランジスタＴ１のゲート）に電気的に接続される。また第１容量素子Ｃａの他方の端子は、ノードｎ２に電気的に接続される。そして、第１０トランジスタＴ１０のソースは電源電極４８に接続され、ドレインは、ノードｎ３に接続され、ゲートはセット端子４７にそれぞれ電気的に接続される。
【００２８】
電源電極４８には電源電圧ＧＶＳＳが入力される。電源電圧ＧＶＳＳは第１０トランジスタＴ１０を介してノードｎ３に供給された際にノードｎ２に供給されている電圧より低くなるように設定されている。第１０トランジスタＴ１０のゲートにはセット信号ＳＥＴが入力される。セット信号ＳＥＴはハイレベルの電圧ＶＧＨとローベルの電圧ＶＧＬＬとの２値電圧である。ローレベルの電圧ＶＧＬＬは、第１０トランジスタＴ１０を十分オフにできるようにＧＶＳＳよりも低い値（ＶＧＬＬ＜ＧＶＳＳ）に設定されている。
【００２９】
本駆動回路では、出力回路ＳＲＯＣにおいて、第１容量素子Ｃａと第１０トランジスタＴ１０とを設け、第１０トランジスタＴ１０のゲート電圧を制御するように構成したことを特徴とする。この点について、図４を参照しつつ詳細に説明する。
【００３０】
図４は、一実施の形態における表示装置のシフトレジスタの各信号のタイミングチャートである。  
即ち、図４は、シフトレジスタＳＲにおける入力信号ＩＮ、クロック信号ＣＫ１〜ＣＫ３、ノードｎ１〜ｎ４、セット信号ＳＥＴ、シフトレジスタの出力信号ＯＵＴの関係を示すタイミングチャートである。シフトレジスタの出力信号ＯＵＴは、入力信号ＩＮの位相をシフトさせた信号である。なお、他のシフトレジスタＳＲも図４のタイミングチャートに従ってシフトレジスタＳＲと同様に動作する。
【００３１】
[時刻ｔ０−ｔ０’]  
時刻ｔ０−ｔ０’の期間では、垂直ブランキング期間のように、全てのシフトレジスタが選択されていない期間である。このときは、第５トランジスタＴ５を介してノードｎ１にはハイレベル電圧ＶＧＨが印加されているため、第２トランジスタＴ２はオンし、出力信号ＯＵＴの電圧はローレベル電圧ＶＧＬとなる。また、第９トランジスタＴ９もオンしているため、ノードｎ４及びノードｎ２の電圧はローレベル電圧ＶＧＬとなっている。
【００３２】
この期間では、セット信号ＳＥＴがハイレベルとされ、ノードｎ３に第１０トランジスタＴ１０を介して電源電圧ＧＶＳＳを供給する。このときは上述のように、ノードｎ２には電源電圧ＶＧＬが供給されているため、第１容量素子Ｃａのノードｎ２側の一端の電位はＶＧＬ、ノードｎ３側の他端の電位はＧＶＳＳとなり、第１容量素子Ｃａの端子間には電位差が生ずる。時刻ｔ０’以降では、セット信号ＳＥＴがローレベルとなり、第１０トランジスタＴ１０がオフするため、第１容量素子Ｃａの端子間には前記電位差が保持される。ここでＶＧＬとＧＶＳＳの電位差をα（＝ＶＧＬ−ＧＶＳＳ）とする。
【００３３】
[時刻ｔ１−ｔ２]  
時刻ｔ１−ｔ２の期間において、入力信号ＩＮの電位がローレベル電圧ＶＧＬからハイレベル電圧ＶＧＨになると、第３トランジスタＴ３及び第４トランジスタＴ４がオンする。このとき、第２クロック信号ＣＫ２はローレベル電圧であるため、第７トランジスタＴ７はオフ状態である。従って、ノードｎ１の電位は、第４トランジスタＴ４を通じてローレベル電源電圧ＶＧＬが供給されてローレベルになり、第２トランジスタＴ２及び第９トランジスタＴ９をオフさせる。また、ノードｎ４の電位は第３トランジスタＴ３を通じてハイレベル電源電圧ＶＧＨが供給されてハイレベルになり、第６トランジスタＴ６をオンさせる。
【００３４】
第５トランジスタＴ５と第６トランジスタＴ６はインバータ回路を構成しており、第６トランジスタＴ６がオンのときノードｎ１にはローレベル電圧ＶＧＬが出力される。この結果、第２トランジスタＴ２はオフする。また、ノードｎ４の電位がハイレベルであるため、ノードｎ２の電位は第８トランジスタＴ８を通じてハイレベルになる。ノードｎ３の電位は第１容量素子Ｃａに保持されている電位差αだけノードｎ２よりも低い電位になる。ただし、このときのノードｎ３の電位はローレベルよりも高い電圧になるように設定されており、かつ第１クロック信号ＣＫ１はローレベルのため、第１トランジスタＴ１はオンする。第１クロック信号ＣＫ１のローレベルが出力信号ＯＵＴとして出力される。
【００３５】
[時刻ｔ２−ｔ３]  
時刻ｔ２−ｔ３の期間では、入力信号ＩＮの電位がハイレベル電圧ＶＧＨからローレベル電圧ＶＧＬになると同時に、第１クロック信号ＣＫ１の電位がローレベル電圧ＶＧＬからハイレベル電圧ＶＧＨに反転する。入力信号ＩＮの電位がローレベルになることで、第３トランジスタＴ３がオフし、ノードｎ４は、電圧が供給されないフローティング状態になる。その結果、ノードｎ３は、第１クロック信号ＣＫ１の電位がハイレベルに反転する影響を第１トランジスタＴ１を介して受け、ハイレベル電圧ＶＧＨよりさらに高い電位（＋ｘ）になる。これは、第１トランジスタＴ１のゲート部にチャネル容量があるため、ゲートすなわちノードｎ３がフローティング状態であり、第１トランジスタＴ１がオン状態である場合、第１トランジスタＴ１のドレイン・ソースの電位変動に伴ってノードｎ３の電位が変動するためである。このように、接続先のトランジスタにおける電位変動の影響を受けてフロ一ティング状態にあるゲートの電位が変動する現象のことをブートストラップといい、このときのノードのことをブートストラップノードという。
【００３６】
ノードｎ３がハイレベル電圧ＶＧＨより更に高い電位（＋ｘ）になることで第１トランジスタＴ１は十分にオン状態となり、出力端子ＯＵＴに第１クロック信号ＣＫ１の電位であるハイレベル電圧ＶＧＨを出力する。またノードｎ２は第１容量素子Ｃａを介してノードｎ３の影響を受け、ノードｎ３よりも更に電位差αだけ高い電位になる。
【００３７】
図５は、一実施の形態における表示装置のシフトレジスタの時刻ｔ２−ｔ３の期間の各ノードの電位を示す図である。時刻ｔ２−ｔ３では、ノードｎ１には、第５トランジスタＴ５と第６トランジスタＴ６で構成されるインバータ回路からローレベル電圧ＶＧＬが供給される。出力回路を構成する第２トランジスタＴ２のゲート・ソース間電圧（Ｖｇｓ）は０Ｖである。
【００３８】
図６は、ｎＭＯＳエンハンス型トランジスタと、デプレッション型トランジスタの
Ｖｇｓ−Ｉｄｓ特性を比較して示す図である。図６に示すとおり、エンハンス型においては、ゲート・ソース間電位差が０Ｖの時、ソース・ドレイン間にほとんど電流は流れないが、デプレッション型においては、ゲート・ソース間電位差が０Ｖの時、ソース・ドレイン間に電流が流れてしまう。このように、第２トランジスタＴ２がデプレッション型の場合、オフ電流が流れてしまう。ただし、本実施の形態のシフトレジスタでは、この期間は駆動全体の期間に対して短いため実質的には問題にならない。
【００３９】
[時刻ｔ３以降]  
時刻ｔ３においては、第１クロック信号ＣＫ１の電位がローレベル電圧ＶＧＬになり、出力信号ＯＵＴはローレベル電圧ＶＧＬとなる。また第２クロック信号ＣＫ２の電位がハイレベル電圧ＶＧＨになる。第２クロック信号ＣＫ２の電位がハイレベルになることで、第７トランジスタＴ７がオンする。このとき、第３トランジスタＴ３はオフ状態にあるので、ノードｎ４の電位は、第７トランジスタＴ７を通じてローレベル電圧ＶＧＬになる。
【００４０】
ノードｎ４の電位がＶＧＬになることによって、第５トランジスタＴ５と第６トランジスタＴ６で構成されるインバータ回路からノードｎ１にハイレベル電圧ＶＧＨが供給され第２トランジスタＴ２と第９トランジスタＴ９がオンする。またノードｎ２にはノードｎ４からローレベル電圧ＶＧＬが供給され、ノードｎ３はノードｎ２の電位であるＶＧＬよりも第１容量素子Ｃａに蓄えられた電位差αだけ低い電位になる。
【００４１】
図７は、一実施の形態における表示装置のシフトレジスタの時刻ｔ３以降（時刻ｔ１以前）の各ノードの電位を示す図である。出力回路を構成する第２トランジスタＴ２がオンとなり出力端子ＯＵＴにローレベル電圧ＶＧＬを供給する。このとき第１トランジスタＴ１のゲート・ソース間電圧（Ｖｇｓ）は、第１容量素子Ｃａの存在によって−αとなっている。
【００４２】
このため図６に示すように、ゲート・ソース間電圧（Ｖｇｓ）を０Ｖよりも小さい値である−αとしているため第１トランジスタＴ１がデプレッション型であってもオフ電流を小さく抑えることができる。
【００４３】
時刻ｔ３以降の期間では、次に入カＩＮが入力される前に第１クロック信号ＣＫ１および第２クロック信号ＣＫ２がそれぞれのタイミングでハイレベルとローレベルとを変化するが、出力端子ＯＵＴには常にＶＧＬが出力される。これは、第１トランジスタＴ１はオフであり、第７トランジスタＴ７のドレインとソースにあたるノードｎ４とノードｎ１の電位は等しくＶＧＬとなっているため、シフトレジスタＳＲの内部ノードの電位が変化しないためである。
【００４４】
本実施の形態においては、シフトレジスタにｎＭＯＳトランジスタを用いることとして、凸型パルスが上に向くスタートパルス信号ＳＴＰを伝送する駆動回路について説明を行ったが、これに限られるものではない。例えば、図８に示すように、シフトレジスタやバッファをｐＭＯＳトランジスタを用いて構成することとし、凸型パルスが下に向くスタートパルス信号ＳＴＰを伝送する駆動回路の構成としても良い。この場合、容量素子Ｃａの両端に電位差を与えるためにノードｎ３に第１０トランジスタＴ１０を介して電圧を供給する電源ＧＶＤＤの電圧を、セット信号ＳＥＴで第１０トランジスタＴ１０をオンするタイミングのノードｎ２に供給されている電圧より高く設定する。この場合にも、上記と同様の効果を得ることができる。
【００４５】
また、本実施の形態においては、液晶表示装置に本発明の駆動回路を適用した場合を例にとって説明したが、他の表示装置、例えば有機ＥＬ等を用いた表示装置などにも本発明の駆動回路を適用できることは言うまでもない。
【００４６】
なお、図３に示す出力回路ＳＲＯＣは、次のように表わすことができる。
【００４７】
（１）  入力される入力信号ＩＮの位相をシフトさせた出力信号ＯＵＴを出力するシフトレジスタＳＲに設けられる出力回路ＳＲＯＣであって、  
シフトレジスタＳＲを駆動するクロック信号が入力される第１の電極、制御電極及び出力信号ＯＵＴを出力する第２電極を有する第１トランジスタと、  
第１電極が前記第１トランジスタの前記第２電極に接続され、制御電極及び第１の電源電圧が印加される第２電極を有する第２トランジスタと、  
前記第１トランジスタの制御電極に一端が接続され、他端に前記第１トランジスタの断続を制御する電圧が印加される容量素子と、  
第１電極が前記第１トランジスタの前記制御電極に接続され、制御電極及び第２の電源電圧が印加される第２電極を有する第１０トランジスタとを備える。
【００４８】
（２）  前記第２の電源電圧は、前記第１０トランジスタを介して前記第１トランジスタの制御電極に供給された際、前記容量素子の他端に印加される電圧との間で電位差を生じるように設けられる（１）の出力回路。
【００４９】
（３）前記シフトレジスタがｎＭＯＳトランジスタで構成されている場合で、前記シフトレジスタが選択されていないときは、前記第１のトランジスタのゲート・ソース間電圧は０よりも小さい、（２）の出力回路。
【００５０】
以上説明したように、本実施の形態によれば、シフトレジスタの出力回路を構成するトランジスタＴ１のゲート端子に信号を供給する信号線を容量素子を介して接続するとともに、このゲート端子に所定の電位を供給する回路を設けたため、デプレッション型のトランジスタを用いた際にも、出力回路を流れるオフリーク電流を小さくし、消費電力を低く抑えることができる。
【００５１】
なお、シフトレジスタは、図３の構成のものに限らず、入力信号の位相をシフト可能なものであれば、どのような構成のものであってもよい。
【００５２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５３】
Ｔ１…トランジスタ、Ｔ２…トランジスタ、Ｔ１０…トランジスタ、Ｃａ…容量素子、ＧＶＳＳ…電源電圧、ＶＧＬＬ…電圧、ＶＧＬ…ローレベル電源電圧、ＶＧＨ…ハイレベル電源電圧、ＳＲ…シフトレジスタ、ＣＫ…クロック信号、１０…透明基板、１１…画素部、１２…スイッチング素子、１３…画素電極、１４…液晶容量、１５…補助容量、２１、３１…駆動回路、２２…垂直シフトレジスタ、３１…信号線駆動回路、３２…水平シフトレジスタ、３６…クロック線、４１…クロック端子、４２…クロック端子、４３…入力端子、４４…出力端子、４５…電源電極、４６…電源電極、４７…セット端子、４８…電源電極。
【図１】
2014153532.tif 000003
【図２】
2014153532.tif 000004
【図３】
2014153532.tif 000005
【図４】
2014153532.tif 000006
【図５】
2014153532.tif 000007
【図６】
2014153532.tif 000008
【図７】
2014153532.tif 000009
【図８】
2014153532.tif 000010