(57)【要約】【課題】ノイズの影響で増幅回路の出力電圧の平均値がドリフトする。【解決手段】出力端子と入力端子を帰還接続して用いられる増幅回路ＯＰ１Ａは、出力端子ＯＵＴに接続されている最終段の出力増幅回路１３ａ、及び電流補償回路１３ｂを備える。電流補償回路１３ｂは、出力増幅回路１３ａから出力端子ＯＵＴに供給される供給電流と出力端子ＯＵＴから出力増幅回路１３ａに引き込まれる引込電流の差を減少させる補償電流を生成するように構成されている。【選択図】図４
2014175983.tif 000002
【特許請求の範囲】
【請求項１】
出力端子と入力端子を帰還接続して用いられる増幅回路であって、
前記出力端子に接続されている最終段の出力増幅回路と、
前記出力端子に接続されており、前記出力増幅回路から前記出力端子に供給される供給電流と前記出力端子から前記出力増幅回路に引き込まれる引込電流の差を減少させる補償電流を生成するように構成されている電流補償回路と、を備える増幅回路。
【請求項２】
前記出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第１電流源と第１トランジスタを有しており、前記第１電流源が前記正電源端子側に接続されており、前記第１トランジスタが前記負電源端子側に接続されており、前記第１電流源と前記第１トランジスタの間の第１ノードが前記出力端子に接続されており、
前記電流補償回路は、前記第１トランジスタを流れる電流値に基づいて、前記補償電流を調整する請求項１に記載の増幅回路。
【請求項３】
前記電流補償回路は、前記出力端子に接続されている第２電流源と、前記第２電流源の電流生成のオンとオフを制御する第２トランジスタと、を有しており、
前記第２トランジスタは、前記第１トランジスタがオンするモードでオフすることによって前記第２電流源の電流生成をオフさせ、前記第１トランジスタがオフするモードでオンすることによって前記第２電流源の電流生成をオンさせるように構成されている請求項２に記載の増幅回路。
【請求項４】
前記電流補償回路はさらに、第１キャパシタを有しており、
前記第２トランジスタは、制御電極が前記第１ノードに接続されており、ドレイン電極が前記第２電流源に接続されており、前記ソース電極が前記負電源端子に接続されており、
前記第１キャパシタは、前記第２トランジスタの前記制御電極と前記ソース電極の間に接続されている請求項３に記載の増幅回路。
【請求項５】
前記出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第３電流源と第３トランジスタを有しており、前記第３トランジスタが前記正電源端子側に接続されており、前記第３電流源が前記負電源端子側に接続されており、前記第３トランジスタと前記第３電流源との間の第２ノードが前記出力端子に接続されており、
前記電流補償回路は、前記第３トランジスタを流れる電流値に基づいて、前記補償電流を調整する請求項１に記載の増幅回路。
【請求項６】
前記電流補償回路は、前記出力端子に接続されている第４電流源と、前記第４電流源の電流生成のオンとオフを制御する第４トランジスタと、を有しており、
前記第４トランジスタは、前記第３トランジスタがオンするモードでオフすることによって前記第４電流源の電流生成をオフさせ、前記第３トランジスタがオフするモードでオンすることによって前記第４電流源の電流生成をオンさせるように構成されている請求項５に記載の増幅回路。
【請求項７】
前記電流補償回路はさらに、第２キャパシタを有しており、
前記第４トランジスタは、制御電極が前記第２ノードに接続されており、ドレイン電極が前記第４電流源に接続されており、前記ソース電極が前記正電源端子に接続されており、
前記第２キャパシタは、前記第４トランジスタの前記制御電極と前記ソース電極の間に接続されている請求項６に記載の増幅回路。
【請求項８】
出力端子と入力端子を帰還接続して用いられる増幅回路であって、
前記出力端子に接続されている最終段の出力増幅回路と、
電流補償回路と、を備えており、
前記出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第１電流源と第１トランジスタを有しており、前記第１電流源が前記正電源端子側に接続されており、前記第１トランジスタが前記負電源端子側に接続されており、前記第１電流源と前記第１トランジスタの間の第１ノードが前記出力端子に接続されており、
前記電流補償回路は、前記出力端子に接続されている第２電流源と、前記第２電流源の電流生成のオンとオフを制御する第２トランジスタと、第１キャパシタと、を有しており、
前記第２トランジスタは、制御電極が前記第１ノードに接続されており、ドレイン電極が前記第２電流源に接続されており、前記ソース電極が前記負電源端子に接続されており、
前記第１キャパシタは、前記第２トランジスタの前記制御電極と前記ソース電極の間に接続されている増幅回路。
【請求項９】
出力端子と入力端子を帰還接続して用いられる増幅回路であって、
前記出力端子に接続されている最終段の出力増幅回路と、
電流補償回路と、を備えており、
前記出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第３電流源と第３トランジスタを有しており、前記第３トランジスタが前記正電源端子側に接続されており、前記第３電流源が前記負電源端子側に接続されており、前記第３トランジスタと前記第３電流源との間の第２ノードが前記出力端子に接続されており、
前記電流補償回路は、前記出力端子に接続されている第４電流源と、前記第４電流源の電流生成のオンとオフを制御する第４トランジスタと、第２キャパシタと、を有しており、
前記第４トランジスタは、制御電極が前記第２ノードに接続されており、ドレイン電極が前記第４電流源に接続されており、前記ソース電極が前記正電源端子に接続されており、
前記第２キャパシタは、前記第４トランジスタの前記制御電極と前記ソース電極の間に接続されている増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される技術は、増幅回路に関し、特にセンサ素子の検出信号を増幅して出力する増幅回路に関する。
【背景技術】
【０００２】
例えば、半導体の歪みゲージを利用した半導体圧力センサが知られている。この種の半導体圧力センサから出力される検出信号は非常に小さい。このため、特許文献１に開示されるように、検出信号は、負帰還接続されたオペアンプを有する増幅回路を利用して増幅される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２４７３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、この種の半導体圧力センサが車両に搭載される場合、増幅回路で増幅された検出信号は、ＥＣＵ(Electronic Control Unit)に出力される。特許文献１でも指摘されているように、増幅回路とＥＣＵの間の信号線は、ワイヤーハーネスに組み込まれている。ワイヤーハーネスには他の様々な配線も組み込まれているので、増幅回路とＥＣＵの間の信号線は、そのような他の配線からの誘導ノイズや外部からの放射ノイズの影響を受け易い。
【０００５】
このような誘導ノイズ等は、負帰還ループ等を介してオペアンプの最終段に設けられている出力増幅回路の入力側に回り込み、出力増幅回路の入力を大きく振幅させる。図１３に、ＥＣＵ等の容量性負荷に接続されている出力増幅回路の入力が振幅する様子を示す。出力増幅回路の入力が大きく振幅すると、出力増幅回路のトランジスタがオンとオフを繰返すようなスイッチング動作をしてしまう。この例の出力増幅回路では、トランジスタがオンしているときに出力増幅回路に向けて引込電流が流れ、トランジスタがオフしているときに出力増幅回路から供給電流が出力される。この例の出力増幅回路では、トランジスタがオンしているときのトランジスタの抵抗値は極めて小さいので、引込電流が供給電流よりも大きくなり、引込電流と供給電流の間でアンバランスが発生する。なお、出力増幅回路の構成によっては、供給電流が引込電流よりも大きくなるようなアンバランスが発生することもある。
【０００６】
図１４に示されるように、このような引込電流と供給電流の間のアンバランスが発生すると、増幅回路の出力電圧の平均値がドリフトしてしまう。このように、ノイズの影響で増幅回路の出力電圧の平均値がドリフトすると、ローパスフィルタのような受動素子で対処することができない。
【０００７】
本明細書では、ノイズの影響で増幅回路の出力電圧の平均値がドリフトする現象を抑える技術を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本明細書で開示される技術は、帰還接続して用いられる増幅回路に具現化される。増幅回路の一実施形態は、出力端子に接続されている最終段の出力増幅回路、及び出力増幅回路から出力端子に供給される供給電流と出力端子から出力増幅回路に引き込まれる引込電流の差を減少させる補償電流を生成するように構成されている電流補償回路を備える。この実施形態の増幅回路では、電流補償回路が生成する補償電流によって供給電流と引込電流の差が減少するので、ノイズの影響で増幅回路の出力電圧の平均値がドリフトする現象が抑えられる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施例のセンサＩＣがセンサ素子及びＥＣＵに接続されている構成を示す。
【図２】図２は、センサＩＣの内部構成を示す。
【図３】図３は、センサＩＣを構成するオペアンプの内部構成を示す。
【図４】図４は、第１実施例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。
【図５】図５は、図４のオペアンプが動作するときの、電流及び電圧のタイミングチャートを示す。
【図６】図６は、第１実施例のオペアンプの変形例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。
【図７】図７は、図６のオペアンプが動作するときの、電流及び電圧のタイミングチャートを示す。
【図８】図８は、第２実施例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。
【図９】図９は、第２実施例のオペアンプの変形例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。
【図１０】図１０は、第３実施例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。
【図１１】図１１は、比較例のオペアンプを構成する出力増幅部の具体的な内部回路を示す。
【図１２】図１２は、図１１のオペアンプが動作するときの、電流及び電圧のタイミングチャートを示す。
【図１３】図１３は、オペアンプの最終段の出力増幅回路において、ノイズの影響で引込電流と供給電流の間でアンバランスが発生する様子を示す。
【図１４】図１４は、ノイズの影響で増幅回路の出力電圧の平均値がドリフトする様子を示す。
【発明を実施するための形態】
【００１０】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）本明細書で開示される増幅回路は、出力端子と入力端子を帰還接続して用いられる。増幅回路の一実施形態は、出力端子に接続されている最終段の出力増幅回路、及び電流補償回路を備える。電流補償回路は、出力端子に接続されており、出力増幅回路から出力端子に供給される供給電流と出力端子から出力増幅回路に引き込まれる引込電流の差を減少させる補償電流を生成するように構成されている。出力端子にノイズが混入したときに、引込電流が供給電流よりも大きくなるような出力増幅回路の場合、電流補償回路は、供給電流と同一の向きに流れる補償電流を生成するように構成されているのが望ましい。また、出力端子にノイズが混入したときに、供給電流が引込電流よりも大きくなるような出力増幅回路の場合、電流補償回路は、引込電流と同一の向きに流れる補償電流を生成するように構成されているのが望ましい。
（特徴２）特徴１において、出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第１電流源と第１トランジスタを有していてもよい。この場合、第１電流源が正電源端子側に接続されており、第１トランジスタが負電源端子側に接続されており、第１電流源と第１トランジスタの間の第１ノードが出力端子に接続されていてもよい。この実施形態の出力増幅回路は、出力端子にノイズが混入したときに、引込電流が供給電流よりも大きくなるように動作する傾向にある。電流補償回路は、第１トランジスタを流れる電流値に基づいて、補償電流を調整してもよい。第１トランジスタを流れる電流値は、抵抗素子を利用して検知してもよく、第１トランジスタの制御電極の電圧値を利用して検知してもよい。
（特徴３）特徴２において、電流補償回路は、出力端子に接続されている第２電流源、及び第２電流源の電流生成のオンとオフを制御する第２トランジスタを有していてもよい。第２トランジスタは、第１トランジスタがオンするモードでオフすることによって第２電流源の電流生成をオフさせ、第１トランジスタがオフするモードでオンすることによって第２電流源の電流生成をオンさせるように構成されていてもよい。電流補償回路は、供給電流が流れるモードで補償電流を生成することにより、供給電流と同一の向きに流れる補償電流を供給することができる。
（特徴４）特徴３において、電流補償回路はさらに、第１キャパシタを有していてもよい。第２トランジスタは、制御電極が第１ノードに接続されており、ドレイン電極が第２電流源に接続されており、ソース電極が負電源端子に接続されていてもよい。第１キャパシタは、第２トランジスタの制御電極とソース電極の間に接続されていてもよい。この実施形態の増幅回路では、ノイズの影響で出力端子の電圧が上昇するモードにおいて、第１キャパシタの容量カップリングによって第２トランジスタのソース電極の電圧が上昇し、基板バイアス効果によって第２トランジスタの閾値電圧が上昇する。これにより、ノイズの影響で出力端子の電圧が上昇するモードにおいて、電流補償回路は補償電流を生成しない。一方、ノイズの影響で出力端子の電圧が降下するモードでは、このような基板バイアス降下が失われ、電流補償回路は補償電流を生成する。
（特徴５）特徴１において、出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第３電流源と第３トランジスタを有していてもよい。この場合、第３トランジスタが正電源端子側に接続されており、第３電流源が負電源端子側に接続されており、第３トランジスタと第３電流源との間の第２ノードが出力端子に接続されている。この実施形態の出力増幅回路は、供給電流が引込電流よりも大きくなるように動作する傾向にある。電流補償回路は、第３トランジスタを流れる電流値に基づいて、補償電流を調整してもよい。第３トランジスタを流れる電流値は、抵抗素子を利用して検知してもよく、第３トランジスタの制御電極の電圧値を利用して検知してもよい。
（特徴６）特徴５において、電流補償回路は、出力端子に接続されている第４電流源、及び第４電流源の電流生成のオンとオフを制御する第４トランジスタを有していてもよい。第４トランジスタは、第３トランジスタがオンするモードでオフすることによって第４電流源の電流生成をオフさせ、第３トランジスタがオフするモードでオンすることによって第４電流源の電流生成をオンさせるように構成されていてもよい。電流補償回路は、引込電流が流れるモードで補償電流を生成することにより、引込電流と同一の向きに流れる補償電流を供給することができる。
（特徴７）特徴６において、電流補償回路はさらに、第２キャパシタを有していてもよい。第４トランジスタは、制御電極が第２ノードに接続されており、ドレイン電極が第４電流源に接続されており、ソース電極が正電源端子に接続されていてもよい。第２キャパシタは、第４トランジスタの制御電極とソース電極の間に接続されていてもよい。この実施形態の増幅回路では、ノイズの影響で出力端子の電圧が降下するモードにおいて、第２キャパシタの容量カップリングによって第４トランジスタのソース電極の電圧が降下し、基板バイアス効果によって第４トランジスタの閾値電圧が降下する。これにより、ノイズの影響で出力端子の電圧が降下するモードにおいて、電流補償回路は補償電流を生成しない。一方、ノイズの影響で出力端子の電圧が上昇するモードでは、このような基板バイアス降下が失われ、電流補償回路は補償電流を生成する。
（特徴８）本明細書で開示される増幅回路は、出力端子と入力端子を帰還接続して用いられる。増幅回路の一実施形態は、出力端子に接続されている最終段の出力増幅回路、及び電流補償回路を備えている。出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第１電流源と第１トランジスタを有している。第１電流源が正電源端子側に接続されており、第１トランジスタが負電源端子側に接続されており、第１電流源と第１トランジスタの間の第１ノードが出力端子に接続されている。電流補償回路は、出力端子に接続されている第２電流源、第２電流源の電流生成のオンとオフを制御する第２トランジスタ、及び第１キャパシタを有している。第２トランジスタは、制御電極が第１ノードに接続されており、ドレイン電極が第２電流源に接続されており、ソース電極が負電源端子に接続されている。第１キャパシタは、第２トランジスタの制御電極とソース電極の間に接続されている。
（特徴９）本明細書で開示される増幅回路は、出力端子と入力端子を帰還接続して用いられる。増幅回路の一実施形態は、出力端子に接続されている最終段の出力増幅回路、及び電流補償回路を備えている。出力増幅回路は、正電源端子と負電源端子の間に直列に接続されている第３電流源と第３トランジスタを有している。第３トランジスタが正電源端子側に接続されており、第３電流源が負電源端子側に接続されており、第３トランジスタと第３電流源との間の第２ノードが前記出力端子に接続されている。電流補償回路は、出力端子に接続されている第４電流源、第４電流源の電流生成のオンとオフを制御する第４トランジスタ、及び第２キャパシタを有している。第４トランジスタは、制御電極が第２ノードに接続されており、ドレイン電極が第４電流源に接続されており、ソース電極が正電源端子に接続されている。第２キャパシタは、第４トランジスタの制御電極とソース電極の間に接続されている。
【実施例１】
【００１１】
図１に示されるように、センサ素子１は、例えば、半導体の歪みゲージを利用した半導体圧力センサであり、車両の内燃機関の吸気圧を検出するために用いられる。センサ素子１は、車両の内燃機関の吸気圧を検出し、検出した検出信号をセンサＩＣ２に出力する。センサＩＣ２は、入力した検出信号を増幅し、その増幅された検出信号をワイヤーハーネスを介して容量性負荷を含むＥＣＵ３に出力する。ＥＣＵ３は、増幅された検出信号を処理し、センサ素子１で検出した圧力に関する情報を取得する。ＥＣＵ３は、この圧力情報に基づいて、車両に搭載される各種の装置を制御する。
【００１２】
図２に示されるように、センサＩＣ２は、バッファ回路４及び増幅回路５を備えている。バッファ回路４は、センサ素子１と増幅回路５の間に設けられている。増幅回路５は、負帰還接続して用いられるオペアンプＯＰ１を有している。オペアンプＯＰ１は、所謂反転増幅回路として構成されており、非反転入力端子（＋）には参照電源Ｖrefから参照電圧が入力しており、反転入力端子（−）にはバッファ回路４を介してセンサ素子１の検出信号が入力している。２つの抵抗素子Ｒ１及びＲ２によって電圧増幅率が調整される。
【００１３】
図３に、オペアンプＯＰ１の内部回路の構成を示す。オペアンプＯＰ１は、バイアス部１１、差動入力部１２、及び出力増幅部１３を有している。バイアス部１１と差動入力部１２が初段の差動増幅部を構成している。この例のオペアンプＯＰ１は、差動増幅部（バイアス部１１及び差動入力部１２）と出力増幅部１３の２段で構成されている。この例に代えて、出力増幅部１３が複数段で構成されていてもよい。
【００１４】
図４に、オペアンプＯＰ１の一例であるオペアンプＯＰ１Ａの出力増幅部１３の具体的な内部回路を示す。出力増幅部１３は、出力増幅回路１３ａ及び電流補償回路１３ｂを有している。出力増幅回路１３ａは、第１抵抗素子Ｒ１、第１トランジスタＭ１、及び第２抵抗素子Ｒ２を有する。第１抵抗素子Ｒ１と第１トランジスタＭ１は、正電源端子（ＶＣＣ＋）と負電源端子（ＶＣＣ−）の間に直列に接続されている。第１抵抗素子Ｒ１と第１トランジスタＭ１の間の中間ノードＮ１が、第２抵抗素子Ｒ２を介して出力端子ＯＵＴに接続されている。
【００１５】
第１抵抗素子Ｒ１は、電流源として用いられており、請求項に記載の第１電流源に対応する。第１抵抗素子Ｒ１に代えて、例えば、ゲート電極にバイアス電圧（ＶＣＣ＋）等が入力するトランジスタを電流源として用いてもよい。第１抵抗素子Ｒ１は、一端が正電源端子（ＶＣＣ＋）に接続されており、他端が中間ノードＮ１に接続されている。
【００１６】
第１トランジスタＭ１は、ｎ型のＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)であり、ゲート電極が差動入力部１２の出力に接続されており、ドレイン電極が第３抵抗素子Ｒ３を介して中間ノードＮ１に接続されており、ソース電極が負電源端子（ＶＣＣ−）に接続されている。
【００１７】
電流補償回路１３ｂは、カレントミラー回路１４、第２トランジスタＭ２、第１キャパシタＣ１、第３抵抗素子Ｒ３、及び第４抵抗素子Ｒ４を有している。
【００１８】
カレントミラー回路１４は、電流源として用いられており、請求項に記載の第２電流源に対応する。カレントミラー回路１４は、一対のトランジスタＭ１１，Ｍ１２を有している。一対のトランジスタＭ１１，Ｍ１２の各々は、ｐ型のＭＯＳＦＥＴである。一方のトランジスタＭ１１では、ゲート電極が他方のトランジスタＭ１２のゲート電極に接続されており、ソース電極が正電源端子（ＶＣＣ＋）に接続されており、ドレイン電極が第２抵抗素子Ｒ２を介して出力端子ＯＵＴに接続されている。他方のＭＯＳＦＥＴＭ１２では、ゲート電極とドレイン電極が短絡しており、ソース電極が正電源端子（ＶＣＣ＋）に接続されている。
【００１９】
第２トランジスタＭ２は、ｎ型のＭＯＳＦＥＴであり、カレントミラー回路１４の電流の生成のオンとオフを制御している。第２トランジスタＭ２では、ゲート電極が中間ノードＮ１に接続されており、ドレイン電極がカレントミラー回路１４の他方のトランジスタＭ１２のドレイン電極に接続されており、ソース電極が第４抵抗素子Ｒ４を介して負電源端子（ＶＣＣ−）に接続されている。
【００２０】
第１キャパシタＣ１は、一端が第３抵抗素子Ｒ３を介して第２トランジスタＭ２のゲート電極に接続されており、他端が第２トランジスタＭ２のソース電極に接続されている。
【００２１】
ここで、本実施例のオペアンプＯＰ１Ａの動作を説明する前に、比較例のオペアンプＯＰ１Ｆの動作を説明する。図１１に、比較例のオペアンプＯＰ１Ｆの出力増幅部１３の具体的な内部回路の構成を示す。図１１に示されるように、比較例のオペアンプＯＰ１Ｆの出力増幅部１３は、出力増幅回路１３ａのみで構成されており、電流補償回路１３ｂ（図４参照）が設けられていない点で第１実施例のオペアンプＯＰ１Ａと相違する。
【００２２】
図１２に、比較例のオペアンプＯＰ１Ｆのタイミングチャートを示す。ここで、図１１に示されるように、中間ノードＮ１から負電源端子（ＶＣＣ−）に向けて流れる電流を「Ｉ１」とし、正電源端子（ＶＣＣ＋）から中間ノードＮ１に向けて流れる電流を「Ｉ２」とする。また、第１トランジスタＭ１のゲート電圧を「Ｖ１」とし、中間ノードＮ１の電圧を「Ｖ２」とし、出力端子ＯＵＴの出力電圧を「Ｖ３」とする。また、この比較例では、正電源端子（ＶＣＣ＋）の電圧が５Ｖに設定されており、負電源端子（ＶＣＣ−）の電圧が０Ｖに設定されており、出力電圧Ｖ３の初期値が２．５Ｖに設定されている。図１２のタイミングチャートは、この状態で、出力端子ＯＵＴに１ＭＨｚのノイズを強制的に印加した例である。
【００２３】
図１２に示されるように、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が上昇し、第１トランジスタＭ１がオンする。第１トランジスタＭ１のゲート電圧Ｖ１が十分に大きいので、第１トランジスタＭ１の抵抗は小さい。このため、電流Ｉ１として示されるように、出力端子ＯＵＴから第１トランジスタＭ１を介して負電源端子（ＶＣＣ−）に向けて過剰な引込電流が流れる。以下、このような引込電流が流れる期間を引込期間という。次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が降下すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が降下し、第１トランジスタＭ１がオフする。このため、電流Ｉ２として示されるように、第１抵抗素子Ｒ１を介して出力端子ＯＵＴに向けて供給電流が流れる。以下、このような供給電流が流れる期間を供給期間という。
【００２４】
図１２に示されるように、比較例のオペアンプＯＰ１Ｆでは、出力電圧Ｖ３が約１Ｖを平均電圧として振幅している。このように、比較例のオペアンプＯＰ１Ｆでは、出力端子ＯＵＴにノイズが混入すると、出力電圧Ｖ３の平均電圧が、初期値の２．５Ｖから約１Ｖに負方向にドリフトしてしまう。これは、引込電流（電流Ｉ１に相当）が供給電流（電流Ｉ２に相当）よりも大きいことが原因であると考えられる。なお、図１２の円状破線Ｃで示されるように、供給期間において、電流Ｉ１が負方向に流れているが、これは、第１トランジスタＭ１の各電極に印加される電圧から理解できる。
【００２５】
次に、図５を参照して、第１実施例のオペアンプＯＰ１Ａの動作を説明する。ここで、図４に示されるように、カレントミラー回路１４が生成する電流を「Ｉ３」とする。また、第１トランジスタＭ１のドレイン電極の電圧を「Ｖ４」とし、第２トランジスタＭ２のソース電極の電圧を「Ｖ５」とする。
【００２６】
図５に示されるように、ノイズの影響により出力端子ＯＵＴの電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が上昇し、第１トランジスタＭ１がオンする。第１トランジスタＭ１のゲート電圧Ｖ１が十分に大きいので、第１トランジスタＭ１の抵抗は小さい。このため、電流Ｉ１として示されるように、出力端子ＯＵＴから第１トランジスタＭ１を介して負電源端子（ＶＣＣ−）に向けて引込電流が流れる。このとき、中間ノードＮ１の電圧Ｖ２及び第１トランジスタＭ１のドレイン電極の電圧Ｖ４も上昇する。また、第１キャパシタＣ１の容量カップリングによって、第２トランジスタＭ２のソース電極の電圧Ｖ５も追随して上昇する。このため、第２トランジスタＭ２では、基板バイアス効果によって閾値電圧が上昇しているので、第２トランジスタＭ２はオフである。したがって、カレントミラー回路１４は動作しない。
【００２７】
次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が降下すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が降下し、第１トランジスタＭ１がオフする。このため、電流Ｉ２として示されるように、第１抵抗素子Ｒ１を介して出力端子ＯＵＴに向けて供給電流が流れる。このとき、出力増幅部１３の各電圧も追随して降下する。しかしながら、中間ノードＮ１の電圧Ｖ２は、第１抵抗素子Ｒ１と第２抵抗素子Ｒ２による抵抗分圧に依存するので、ある程度の高い電圧値が維持される。このため、第２トランジスタＭ２はオンする。したがって、カレントミラー回路１４が動作し、電流Ｉ３が生成される。
【００２８】
図５に示されるように、第１実施例のオペアンプＯＰ１Ａでは、供給期間において、カレントミラー回路１４が補償電流（電流Ｉ３に相当）を生成する。供給期間において電流Ｉ１が流れていないことから、この補償電流は、出力端子ＯＵＴに向けて流れており、供給電流と同一の向きである。このように、補償電流は、引込電流が供給電流よりも大きいというアンバランスを補償するように、引込電流と供給電流の差を減少させる向きに流れる。この結果、第１実施例のオペアンプＯＰ１Ａでは、出力電圧Ｖ３が約２．５Ｖを平均電圧として振幅しており、初期電圧が維持されている。第１実施例のオペアンプＯＰ１Ａでは、出力電圧Ｖ３の平均電圧がドリフトする現象が抑制される。
【００２９】
（変形例）
図６に、変形例のオペアンプＯＰ１Ｂの出力増幅部１３の具体的な内部回路を示す。このオペアンプＯＰ１Ｂでは、出力増幅回路１３ａの第１トランジスタＭ１のゲート電極及び電流補償回路１３ｃの第２トランジスタＭ２のゲート電極の双方が、差動入力部１２の出力に接続されていることを特徴としている。なお、第１実施例のオペアンプＯＰ１Ａの構成要素と共通のものには共通の符号を付し、その説明を省略する。
【００３０】
図７を参照して、変形例のオペアンプＯＰ１Ｂの動作を説明する。図７に示されるように、ノイズの影響により出力端子ＯＵＴの電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が上昇し、第１トランジスタＭ１がオンする。第１トランジスタＭ１のゲート電圧Ｖ１が十分に大きいので、第１トランジスタＭ１の抵抗は小さい。このため、電流Ｉ１として示されるように、出力端子ＯＵＴから第１トランジスタＭ１を介して負電源端子（ＶＣＣ−）に向けて引込電流が流れる。このとき、第２トランジスタＭ２のゲート電圧も上昇しているので、第２トランジスタＭ２もオンする。したがって、カレントミラー回路１４が動作し、電流Ｉ３を生成する。
【００３１】
次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が降下すると、そのノイズ成分が負帰還ループを介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第１トランジスタＭ１のゲート電圧Ｖ１が降下し、第１トランジスタＭ１がオフする。このため、電流Ｉ２として示されるように、第１抵抗素子Ｒ１を介して出力端子ＯＵＴに向けて供給電流が流れる。このとき、第２トランジスタＭ２のゲート電圧も降下しているので、第２トランジスタＭ２もオフする。したがって、カレントミラー回路１４は動作しない。
【００３２】
図７に示されるように、変形例のオペアンプＯＰ１Ｂでは、引込期間において、カレントミラー回路１４が動作し、補償電流（電流Ｉ３に相当）を生成する。図７に示されるように、引込期間において、電流Ｉ１が増加していることから、カレントミラー回路１４が生成する補償電流の多くは、第１トランジスタＭ１に流れ込んでいるが、一部は出力端子ＯＵＴに流れ込む。この出力端子ＯＵＴに向けて流れ込む補償電流は、供給電流と同一の向きである。このように、補償電流は、引込電流が供給電流よりも大きいというアンバランスを補償するように、引込電流と供給電流の差を減少させる向きに流れる。この結果、変形例のオペアンプＯＰ１Ｂでは、出力電圧Ｖ３が約２．５Ｖを平均電圧として振幅しており、初期電圧が維持されている。変形例のオペアンプＯＰ１Ｂでは、出力電圧Ｖ３の平均電圧がドリフトする現象が抑制される。
【実施例２】
【００３３】
図８に、第２実施例のオペアンプＯＰ１Ｃの出力増幅部１３の具体的な内部回路を示す。オペアンプＯＰ１Ｃの出力増幅部１３は、出力増幅回路１３ｄ及び電流補償回路１３ｅを有している。出力増幅回路１３ｄは、第５抵抗素子Ｒ５、第３トランジスタＭ３、及び第６抵抗素子Ｒ６を有している。第５抵抗素子Ｒ５と第３トランジスタＭ３は、正電源端子（ＶＣＣ＋）と負電源端子（ＶＣＣ−）の間に直列に接続されている。第５抵抗素子Ｒ５と第３トランジスタＭ３の間の中間ノードＮ２が、第６抵抗素子Ｒ６を介して出力端子ＯＵＴに接続されている。
【００３４】
第５抵抗素子Ｒ５は、電流源として用いられており、請求項に記載の第３電流源に対応する。第５抵抗素子Ｒ５に代えて、例えば、ゲート電極にバイアス電圧（ＶＣＣ＋）等が入力するトランジスタを電流源として用いてもよい。第５抵抗素子Ｒ５は、一端が負電源端子（ＶＣＣ−）に接続されており、他端が中間ノードＮ２に接続されている。
【００３５】
第３トランジスタＭ３は、ｐ型のＭＯＳＦＥＴであり、ゲート電極が差動入力部１２の出力に接続されており、ドレイン電極が第７抵抗素子Ｒ７を介して中間ノードＮ２に接続されており、ソース電極が正電源端子（ＶＣＣ＋）に接続されている。
【００３６】
電流補償回路１３ｅは、カレントミラー回路１５、第４トランジスタＭ４、第２キャパシタＣ２、第７抵抗素子Ｒ７、及び第８抵抗素子Ｒ８を有している。
【００３７】
カレントミラー回路１５は、電流源として用いられており、請求項に記載の第４電流源に対応する。カレントミラー回路１５は、一対のトランジスタＭ２１，Ｍ２２を有している。一対のトランジスタＭ２１，Ｍ２２の各々は、ｎ型のＭＯＳＦＥＴである。一方のトランジスタＭ２１では、ゲート電極が他方のトランジスタＭ２２のゲート電極に接続されており、ソース電極が負電源端子（ＶＣＣ−）に接続されており、ドレイン電極が第６抵抗素子Ｒ６を介して出力端子ＯＵＴに接続されている。他方のＭＯＳＦＥＴＭ２２では、ゲート電極とドレイン電極が短絡しており、ソース電極が負電源端子（ＶＣＣ−）に接続されている。
【００３８】
第４トランジスタＭ４は、ｐ型のＭＯＳＦＥＴであり、カレントミラー回路１５の電流の生成のオンとオフを制御している。第４トランジスタＭ４では、ゲート電極が中間ノードＮ２に接続されており、ドレイン電極がカレントミラー回路１５の他方のトランジスタＭ２２のドレイン電極に接続されており、ソース電極が第８抵抗素子Ｒ８を介して正電源端子（ＶＣＣ＋）に接続されている。
【００３９】
第２キャパシタＣ２は、一端が第７抵抗素子Ｒ７を介して第４トランジスタＭ４のゲート電極に接続されており、他端が第４トランジスタＭ４のソース電極に接続されている。
【００４０】
第２実施例のオペアンプＯＰ１Ｃでは、ノイズの影響により出力端子ＯＵＴの電圧が降下すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第３ランジスタＭ３のゲート電圧が降下し、第３トランジスタＭ３がオンする。第３トランジスタＭ３のゲート電圧が十分に小さいので、第３トランジスタＭ３の抵抗は小さい。このため、第３トランジスタＭ３を介して出力端子ＯＵＴに向けて供給電流が流れる。このとき、中間ノードＮ２の電圧及び第３トランジスタＭ３のドレイン電極の電圧も降下する。また、第２キャパシタＣ２の容量カップリングによって、第４トランジスタＭ４のソース電極の電圧も追随して降下している。このため、第４トランジスタＭ４では、基板バイアス効果によって閾値電圧が降下しているので、第４トランジスタＭ４はオフである。したがって、カレントミラー回路１５は動作しない。
【００４１】
次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第３トランジスタＭ３のゲート電圧が上昇し、第３トランジスタＭ３がオフする。このため、出力端子ＯＵＴから第５抵抗素子Ｒ５を介して負電源端子（ＶＣＣ−）に向けて引込電流が流れる。このとき、出力増幅部１３の各電圧も追随して上昇する。しかしながら、中間ノードＮ２の電圧は、第５抵抗素子Ｒ５と第６抵抗素子Ｒ６による抵抗分圧に依存するので、ある程度の低い電圧値が維持される。このため、第４トランジスタＭ４はオンする。したがって、カレントミラー回路１５が動作し、電流が生成される。
【００４２】
第２実施例のオペアンプＯＰ１Ｃでは、引込期間において、カレントミラー回路１５が補償電流を生成する。この補償電流は、出力端子ＯＵＴからカレントミラー回路１５の一方のトランジスタＭ２１を介して負電源端子（ＶＣＣ−）に向けて流れており、引込電流と同一の向きである。このように、補償電流は、供給電流が引込電流よりも大きいというアンバランスを補償するように、引込電流と供給電流の差を減少させる向きに流れる。この結果、第２実施例のオペアンプＯＰ１Ｃでは、出力電圧の平均電圧が初期電圧に維持されており、出力電圧の平均電圧がドリフトする現象が抑制される。
【００４３】
（変形例）
図９に、変形例のオペアンプＯＰ１Ｄの出力増幅部１３の具体的な内部回路を示す。このオペアンプＯＰ１Ｄでは、出力増幅回路１３ｄの第３トランジスタＭ３のゲート電極及び電流補償回路１３ｆの第４トランジスタＭ４のゲート電極の双方が、差動入力部１２の出力に接続されていることを特徴としている。なお、第２実施例のオペアンプＯＰ１Ｃの構成要素と共通のものには共通の符号を付し、その説明を省略する。
【００４４】
変形例のオペアンプＯＰ１Ｄでは、ノイズの影響により出力端子ＯＵＴの電圧が降下すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を降下させる。これにより、第３トランジスタＭ３のゲート電圧が降下し、第３トランジスタＭ３がオンする。第３トランジスタＭ３のゲート電圧が十分に小さいので、第３トランジスタＭ３の抵抗は小さい。このため、第３トランジスタＭ３を介して出力端子ＯＵＴに向けて供給電流が流れる。このとき、第４トランジスタＭ４のゲート電圧も降下しているので、第４トランジスタＭ４もオンする。したがって、カレントミラー回路１５が動作し、電流を生成する。
【００４５】
次に、ノイズの影響により出力端子ＯＵＴの出力電圧Ｖ３が上昇すると、そのノイズ成分が負帰還ループ等を介して出力増幅部１３の入力側に回り込み、出力増幅部１３の入力電圧を上昇させる。これにより、第３トランジスタＭ３のゲート電圧が上昇し、第３トランジスタＭ３がオフする。このため、出力端子ＯＵＴから第５抵抗素子Ｒ５を介して負電源端子（ＶＣＣ−）に向けて引込電流が流れる。このとき、第４トランジスタＭ４のゲート電圧も上昇しているので、第４トランジスタＭ４もオフする。したがって、カレントミラー回路１５は動作しない。
【００４６】
変形例のオペアンプＯＰ１Ｄでは、供給期間において、カレントミラー回路１５が補償電流を生成する。この補償電流の多くは第３トランジスタＭ３からの電流を流し、一部は出力端子ＯＵＴからカレントミラー回路１５の一方のトランジスタＭ２１を介して負電源端子（ＶＣＣ−）に向けて流れており、引込電流と同一の向きである。このように、補償電流は、供給電流が引込電流よりも大きいというアンバランスを補償するように、引込電流と供給電流の差を減少させる向きに流れる。この結果、変形例のオペアンプＯＰ１Ｄでは、出力電圧の平均電圧が初期電圧に維持されており、出力電圧の平均電圧がドリフトする現象が抑制される。
【実施例３】
【００４７】
図１０に、第３実施例のオペアンプＯＰ１Ｅの出力増幅部１３の具体的な内部回路を示す。オペアンプＯＰ１Ｅの出力増幅部１３は、図４の出力増幅部１３に対応する回路（即ち、出力増幅回路１３ａ及び電流補償回路１３ｂ）と図８の出力増幅部１３に対応する回路（即ち、出力増幅回路１３ｄ及び電流補償回路１３ｅ）を組合せた構成であることを特徴としている。なお、図４の出力増幅部１３及び図８の出力増幅部１３の構成要素と共通のものには共通の符号を付し、その説明を省略する。
【００４８】
図１０に示されるように、オペアンプＯＰ１Ｅの出力増幅部１３は、切換え部１６を備えていることを特徴としている。切換え部１６は、２つの切換え用トランジスタＭ３１，Ｍ３２のオンとオフを制御可能に構成されている。第１の切換え用トランジスタＭ３１は、カレントミラー回路１４を構成する一対のトランジスタＭ１１，Ｍ１２のゲート電極と正電源端子（ＶＣＣ＋）の間に接続されている。第１の切換え用トランジスタＭ３１がオンすると、一対のトランジスタＭ１１，Ｍ１２のゲート電極とソース電極が短絡するので、一対のトランジスタＭ１１，Ｍ１２に電流が流れなくなり、カレントミラー回路１４の動作が停止される。第２の切換え用トランジスタＭ３２は、カレントミラー回路１５を構成する一対のトランジスタＭ２１，Ｍ２２のゲート電極と負電源端子（ＶＣＣ−）の間に接続されている。第２の切換え用トランジスタＭ３２がオンすると、一対のトランジスタＭ２１，Ｍ２２のゲート電極とソース電極が短絡するので、一対のトランジスタＭ２１，Ｍ２２に電流が流れなくなり、カレントミラー回路１５の動作が停止される。
【００４９】
第３実施例のオペアンプＯＰ１Ｅでは、図４の出力増幅部１３に対応する回路を動作させる場合、切換え部１６が、第１の切換え用トランジスタＭ３１をオフにし、第２の切換え用トランジスタＭ３２をオンにする。これにより、図４の出力増幅部１３に対応する回路が動作する。第３実施例のオペアンプＯＰ１Ｅでは、図８の出力増幅部１３に対応する回路を動作させる場合、切換え部１６が、第１の切換え用トランジスタＭ３１をオンにし、第２の切換え用トランジスタＭ３２をオフにする。これにより、図８の出力増幅部１３に対応する回路が動作する。このように、第３実施例のオペアンプＯＰ１Ｅは、図４の出力増幅部１３に対応する回路と図８の出力増幅部１３に対応する回路のいずれか一方を選択的に動作させることができる。
【００５０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５１】
１：センサ素子
２：センサＩＣ
３：ＥＣＵ
４：バッファ回路
５：増幅回路
１３：出力増幅部
１３ａ，１３ｄ：出力増幅回路
１３ｂ，１３ｃ，１３ｅ，１３ｆ：電流補償回路
１３ｄ 出力増幅回路
１３ｅ 電流補償回路
１４，１５：カレントミラー回路
Ｃ１，Ｃ２：キャパシタ
【図１】
2014175983.tif 000003
【図２】
2014175983.tif 000004
【図３】
2014175983.tif 000005
【図４】
2014175983.tif 000006
【図５】
2014175983.tif 000007
【図６】
2014175983.tif 000008
【図７】
2014175983.tif 000009
【図８】
2014175983.tif 000010
【図９】
2014175983.tif 000011
【図１０】
2014175983.tif 000012
【図１１】
2014175983.tif 000013
【図１２】
2014175983.tif 000014
【図１３】
2014175983.tif 000015
【図１４】
2014175983.tif 000016