(57)【要約】【課題】周波数シンセサイザ（ＰＬＬ：Phase Locked Loop）を持つ高周波信号処理装置において、キャリブレーション時間の短縮を実現する。【解決手段】ＰＬＬ内の制御回路は、発振回路のバイアス電流を第１および第２バイアス設定値（Ｂ１，Ｂ２）に設定した際に得られる各発振周波数を測定し、その周波数差分量を取得する。当該周波数差分量は、例えば周波数自動選択部ＡＢＳを用いて粗調容量設定信号ＣＴＲＭの設定値の差分量（Ｃ１−Ｃ２）として取得してもよい。制御回路は、このバイアス設定値の差分量とＣＴＲＭの設定値の差分量との関係を一次関数（ＳＰ１）に近似して保持する。その後、制御回路は、ＰＬＬのロック中にバイアス電流を切り替える際に、当該一次関数（ＳＰ１）に基づいてＣＴＲＭを定め、バイアス電流と共にＣＴＲＭを切り替える。【選択図】図１３
2014183391.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数を持つ発振出力信号を生成し、第１周波数設定信号に応じて第１分解能で周波数が制御され、第２周波数設定信号に応じて前記第１分解能よりも高い分解能である第２分解能で周波数が制御され、バイアス設定信号に応じたバイアス電流で動作する発振回路と、
ループ設定信号がオンレベルの際に、前記発振出力信号を帰還した信号の位相と基準クロック信号の位相とが一致するように前記第２周波数設定信号を帰還制御し、前記ループ設定信号がオフレベルの際に、前記帰還制御を開放状態に設定する帰還ループ回路と、
前記ループ設定信号がオフレベルの状態で、前記発振出力信号の周波数を測定する測定回路と、
前記バイアス設定信号と前記第１周波数設定信号とを制御する制御回路と、を備え、
前記制御回路は、
前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記バイアス設定信号を第１バイアス設定値に設定した際に得られる前記発振出力信号の周波数と、前記バイアス設定信号を第２バイアス設定値に設定した際に得られる前記発振出力信号の周波数との間の周波数差分量を測定する第１処理と、
前記第１処理によって得られる前記第２バイアス設定値と前記第１バイアス設定値との間の可変バイアス量と、前記周波数差分量との関係を一次関数に近似して保持する第２処理と、
前記ループ設定信号がオンレベルの状態で、前記バイアス設定信号を変化させる際に、当該バイアス設定信号の変化量に対する前記発振出力信号の周波数の変化量を前記一次関数に基づいて定め、当該定めた周波数の変化量に基づいて第１周波数設定信号を制御する第３処理と、を実行する、高周波信号処理装置。
【請求項２】
請求項１記載の高周波信号処理装置において、
前記制御回路は、さらに、前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記バイアス設定信号の変化に対する前記発振出力信号の周波数の感度を検出し、当該検出結果に対応する製造プロセスのばらつき度合いを予め設計段階で実装したプロセステーブルに基づいて判別するプロセスモニタ部を備え、
前記制御回路は、さらに、前記第１処理を実行する前に、前記プロセスモニタ部を用いて前記製造プロセスのばらつき度合いを判別し、当該製造プロセスのばらつき度合いに応じて前記第１処理の中で用いる前記第１および第２バイアス設定値を定める第４処理を実行する、高周波信号処理装置。
【請求項３】
請求項２記載の高周波信号処理装置において、
前記制御回路は、前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記発振出力信号の周波数を目標周波数に設定する際に最適となる前記第１周波数設定信号の設定値を自動探索する周波数自動選択部を備え、
前記制御回路は、前記第１処理を実行する際に、前記周波数自動選択部を介して前記測定回路に測定を行わせ、前記第１バイアス設定値に設定した際に得られる前記第１周波数設定信号の設定値と前記第２バイアス設定値に設定した際に得られる前記第１周波数設定信号の設定値との間の差分量を前記周波数差分量として測定する、高周波信号処理装置。
【請求項４】
請求項３記載の高周波信号処理装置において、
前記発振回路は、
インダクタおよび容量を含むＬＣタンク回路と、
トランジスタを含み、前記ＬＣタンク回路に結合される負性抵抗生成回路と、
前記負性抵抗生成回路に結合され、前記バイアス設定信号に応じたバイアス電流を生成する可変電流源と、を備え、
前記ＬＣタンク回路は、
前記第１周波数設定信号に応じて前記第１分解能で周波数が制御される第１可変容量と、
前記第２周波数設定信号に応じて前記第２分解能で周波数が制御される第２可変容量と、を有する、高周波信号処理装置。
【請求項５】
請求項４記載の高周波信号処理装置において、さらに、
前記発振出力信号を用いてベースバンド信号をアップコンバートするミキサ回路と、
前記ミキサ回路の出力信号を電力指示信号に基づくゲインで増幅する電力増幅回路と、を備え、
前記制御回路は、前記第３処理の中で前記バイアス設定信号を変化させる際に、前記電力指示信号に基づいて前記バイアス設定信号を変化させる、高周波信号処理装置。
【請求項６】
所定の周波数を持つ第１発振出力信号を生成し、第１周波数設定信号に応じて第１分解能で周波数が制御され、第２周波数設定信号に応じて前記第１分解能よりも高い分解能である第２分解能で周波数が制御され、バイアス設定信号に応じたバイアス電流で動作する発振回路と、
前記第１発振出力信号が入力され、第２発振出力信号を出力するバッファ回路と、
電源電圧設定信号に応じた電源電圧を生成し、前記発振回路および前記バッファ回路のいずれか一方または両方にそれぞれ前記電源電圧を供給する電源回路と、
ループ設定信号がオンレベルの際に、前記第２発振出力信号を帰還した信号の位相と基準クロック信号の位相とが一致するように前記第２周波数設定信号を帰還制御し、前記ループ設定信号がオフレベルの際に、前記帰還制御を開放状態に設定する帰還ループ回路と、
前記ループ設定信号がオフレベルの状態で、前記第２発振出力信号の周波数を測定する測定回路と、
前記バイアス設定信号と、前記第１周波数設定信号と、前記電源電圧設定信号とを制御する制御回路と、を備え、
前記制御回路は、
前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記電源電圧設定信号を第１電圧設定値に設定し、かつ前記バイアス設定信号を第１バイアス設定値に設定した際に得られる前記第２発振出力信号の周波数と、前記電源電圧設定信号を第２電圧設定値に設定し、かつ前記バイアス設定信号を第２バイアス設定値に設定した際に得られる前記第２発振出力信号の周波数との間の周波数差分量が、予め定めた範囲内に収まるように前記第２電圧設定値を探索する第１処理と、
前記第１処理によって得られる前記第２バイアス設定値と前記第１バイアス設定値との間の可変バイアス量と、前記第２電圧設定値と前記第１電圧設定値との間の可変電圧量との関係を保持する第２処理と、
前記ループ設定信号がオンレベルの状態で、前記バイアス設定信号を変化させる際に、当該バイアス設定信号の変化量に対する可変電圧量を前記第２処理で保持された関係に基づいて定め、当該定めた可変電圧量に基づいて前記電源電圧設定信号を制御する第３処理と、を実行する、高周波信号処理装置。
【請求項７】
請求項６記載の高周波信号処理装置において、
前記制御回路は、前記第２処理を実行する際に、前記可変バイアス量と前記可変電圧量との関係を一次関数に近似して保持する、高周波信号処理装置。
【請求項８】
請求項６記載の高周波信号処理装置において、
前記制御回路は、
前記第１処理を実行する際に、前記第２バイアス設定値を段階的に変更しながらそれぞれの第２バイアス設定値に対応する前記第２電圧設定値をそれぞれ探索し、
前記第２処理を実行する際に、前記複数の第２バイアス設定値に対応して得られる複数の前記可変バイアス量と、前記複数の第２電圧設定値に対応して得られる複数の前記可変電圧量との関係を保持する、高周波信号処理装置。
【請求項９】
請求項７記載の高周波信号処理装置において、
前記制御回路は、さらに、前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記バイアス設定信号の変化に対する前記第２発振出力信号の周波数の感度を検出し、当該検出結果に対応する製造プロセスのばらつき度合いを予め設計段階で実装したプロセステーブルに基づいて判別するプロセスモニタ部を備え、
前記制御回路は、さらに、前記第１処理を実行する前に、前記プロセスモニタ部を用いて前記製造プロセスのばらつき度合いを判別し、当該製造プロセスのばらつき度合いに応じて前記第１処理の中で用いる前記第１および第２バイアス設定値を定める第４処理を実行する、高周波信号処理装置。
【請求項１０】
請求項９記載の高周波信号処理装置において、
前記制御回路は、前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記第２発振出力信号の周波数を目標周波数に設定する際に最適となる前記第１周波数設定信号の設定値を自動探索する周波数自動選択部を備え、
前記制御回路は、前記第１処理を実行する際に、前記周波数自動選択部を介して前記測定回路に測定を行わせ、前記第１バイアス設定値に設定した際に得られる前記第１周波数設定信号の設定値と前記第２バイアス設定値に設定した際に得られる前記第１周波数設定信号の設定値との間の差分量を前記周波数差分量として測定する、高周波信号処理装置。
【請求項１１】
請求項１０記載の高周波信号処理装置において、
前記発振回路は、
インダクタおよび容量を含むＬＣタンク回路と、
トランジスタを含み、前記ＬＣタンク回路に結合される負性抵抗生成回路と、
前記負性抵抗生成回路に結合され、前記バイアス設定信号に応じたバイアス電流を生成する可変電流源と、を備え、
前記ＬＣタンク回路は、
前記第１周波数設定信号に応じて前記第１分解能で周波数が制御される第１可変容量と、
前記第２周波数設定信号に応じて前記第２分解能で周波数が制御される第２可変容量と、を有する、高周波信号処理装置。
【請求項１２】
請求項１１記載の高周波信号処理装置において、さらに、
前記第２発振出力信号を用いてベースバンド信号をアップコンバートするミキサ回路と、
前記ミキサ回路の出力信号を電力指示信号に基づくゲインで増幅する電力増幅回路と、を備え、
前記制御回路は、前記第３処理の中で前記バイアス設定信号を変化させる際に、前記電力指示信号に基づいて前記バイアス設定信号を変化させる、高周波信号処理装置。
【請求項１３】
所定の周波数を持つ第１発振出力信号を生成し、第１周波数設定信号に応じて第１分解能で周波数が制御され、第２周波数設定信号に応じて前記第１分解能よりも高い分解能である第２分解能で周波数が制御され、バイアス設定信号に応じたバイアス電流で動作する発振回路と、
前記第１発振出力信号が入力され、第２発振出力信号を出力するバッファ回路と、
電源電圧設定信号に応じた電源電圧を生成し、前記発振回路および前記バッファ回路のいずれか一方または両方にそれぞれ前記電源電圧を供給する電源回路と、
ループ設定信号がオンレベルの際に、前記第２発振出力信号を帰還した信号の位相と基準クロック信号の位相とが一致するように前記第２周波数設定信号を帰還制御し、前記ループ設定信号がオフレベルの際に、前記帰還制御を開放状態に設定する帰還ループ回路と、
前記ループ設定信号がオフレベルの状態で、前記第２発振出力信号の周波数を測定する測定回路と、
前記バイアス設定信号と、前記第１周波数設定信号と、前記電源電圧設定信号とを制御する制御回路と、を備え、
前記制御回路は、
前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記バイアス設定信号を第１バイアス設定値に設定した際に得られる前記第２発振出力信号の周波数と、前記バイアス設定信号を第２バイアス設定値に設定した際に得られる前記第２発振出力信号の周波数との間の周波数差分量を測定する第１処理と、
前記第１処理によって得られる前記第２バイアス設定値と前記第１バイアス設定値との間の可変バイアス量と、前記周波数差分量との関係を保持する第２処理と、
前記ループ設定信号がオンレベルの状態で、前記バイアス設定信号を変化させる際に、当該バイアス設定信号の変化量に対する周波数差分量を前記第２処理で保持された関係に基づいて定め、当該定めた周波数差分量に基づいて前記第１周波数設定信号を制御する第３処理と、を実行する、高周波信号処理装置。
【請求項１４】
請求項１３記載の高周波信号処理装置において、
前記制御回路は、さらに、前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記バイアス設定信号の変化に対する前記第２発振出力信号の周波数の感度を検出し、当該検出結果に対応する製造プロセスのばらつき度合いを予め設計段階で実装したプロセステーブルに基づいて判別するプロセスモニタ部を備え、
前記制御回路は、さらに、前記第１処理を実行する前に、前記プロセスモニタ部を用いて前記製造プロセスのばらつき度合いを判別し、当該製造プロセスのばらつき度合いに応じたオフセット量を前記プロセステーブルに基づいて定め、当該定められたオフセット量を前記バイアス設定信号に加えることで製造プロセスのばらつきを補償する第４処理を実行する、高周波信号処理装置。
【請求項１５】
請求項１４記載の高周波信号処理装置において、
さらに、温度センサを備え、
前記制御回路は、
さらに、前記第１処理を実行する前に、前記温度センサによって測定された温度を補償するための前記電源電圧設定信号の電圧設定値を予め設計段階で実装した温度補償テーブルに基づいて定め、当該定めた電圧設定値に基づき前記電源電圧設定信号を制御した状態で前記第１処理を実行するための第５処理を実行し、
前記第３処理を実行する際には、さらに、前記第３処理を実行する段階で前記温度センサによって測定された温度を補償するための前記電源電圧設定信号の電圧設定値を前記温度補償テーブルに基づいて定め、当該定めた電圧設定値に基づき前記電源電圧設定信号を制御する、高周波信号処理装置。
【請求項１６】
請求項１５記載の高周波信号処理装置において、
前記制御回路は、前記第２処理を実行する際に、前記可変バイアス量と前記周波数差分量との関係を一次関数に近似して保持する、高周波信号処理装置。
【請求項１７】
請求項１６記載の高周波信号処理装置において、
前記制御回路は、前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記第２発振出力信号の周波数を目標周波数に設定する際に最適となる前記第１周波数設定信号の設定値を自動探索する周波数自動選択部を備え、
前記制御回路は、前記第１処理を実行する際に、前記周波数自動選択部を介して前記測定回路に測定を行わせ、前記第１バイアス設定値に設定した際に得られる前記第１周波数設定信号の設定値と前記第２バイアス設定値に設定した際に得られる前記第１周波数設定信号の設定値との間の差分量を前記周波数差分量として測定する、高周波信号処理装置。
【請求項１８】
請求項１７記載の高周波信号処理装置において、
前記発振回路は、
インダクタおよび容量を含むＬＣタンク回路と、
トランジスタを含み、前記ＬＣタンク回路に結合される負性抵抗生成回路と、
前記負性抵抗生成回路に結合され、前記バイアス設定信号に応じたバイアス電流を生成する可変電流源と、を備え、
前記ＬＣタンク回路は、
前記第１周波数設定信号に応じて前記第１分解能で周波数が制御される第１可変容量と、
前記第２周波数設定信号に応じて前記第２分解能で周波数が制御される第２可変容量と、を有する、高周波信号処理装置。
【請求項１９】
請求項１８記載の高周波信号処理装置において、さらに、
前記第２発振出力信号を用いてベースバンド信号をアップコンバートするミキサ回路と、
前記ミキサ回路の出力信号を電力指示信号に基づくゲインで増幅する電力増幅回路と、を備え、
前記制御回路は、前記第３処理の中で前記バイアス設定信号を変化させる際に、前記電力指示信号に基づいて前記バイアス設定信号を変化させる、高周波信号処理装置。
【請求項２０】
請求項１３記載の高周波信号処理装置において、
前記制御回路は、さらに、前記第１処理を実行する前に、
前記ループ設定信号がオフレベルの状態で前記測定回路に測定を行わせ、前記電源電圧設定信号を第１電圧設定値に設定し、かつ前記バイアス設定信号を第３バイアス設定値に設定した際に得られる前記第２発振出力信号の周波数と、前記電源電圧設定信号を第２電圧設定値に設定し、かつ前記バイアス設定信号を第４バイアス設定値に設定した際に得られる前記第２発振出力信号の周波数との間の周波数差分量が、予め定めた範囲内に収まるように前記第２電圧設定値を探索する第６処理と、
前記第６処理によって得られる前記第４バイアス設定値と前記第３バイアス設定値との間の可変バイアス量と、前記第２電圧設定値と前記第１電圧設定値との間の可変電圧量との関係を保持する第７処理と、を実行し、
前記第１処理を実行する際に、前記第１バイアス設定値および前記第２バイアス設定値のそれぞれに対応する前記電源電圧設定信号の電圧設定値を前記第６処理で保持された関係に基づいて定め、当該定めた電圧設定値に基づき前記電源電圧設定信号を制御した状態で、前記第１バイアス設定値および前記第２バイアス設定値のそれぞれを用いて前記第２発振出力信号の前記周波数差分量を測定し、
前記第３処理を実行する際には、さらに、前記バイアス設定信号の変化量に対する可変電圧量を前記第７処理で保持された関係に基づいて定め、当該定めた可変電圧量に基づいて前記電源電圧設定信号を制御する、高周波信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数シンセサイザ（ＰＬＬ：Phase Locked Loop）を持つ高周波信号処理装置および無線通信システムに関し、例えば、周波数シンセサイザを利用して変復調を行う高周波信号処理装置、およびそれを備えた移動体端末等の無線通信システムに関する。
【背景技術】
【０００２】
例えば、特許文献１には、発振回路の負荷変動時（電流切り替え時を含む）に発振回路の容量を切り替えることで周波数変動を抑える方式が示されている。特許文献２には、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つける自動バンド切り替え回路が示されている。また、非特許文献１には、電流増加による周波数変動の理論が記載され、非特許文献２には、高調波による発振周波数変動の理論が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１２／１０１７７４号
【特許文献２】特開２００５−１０９６１８号公報
【非特許文献】
【０００４】
【非特許文献１】Ting Wu; Un-Ku Moon; Mayaram, K.、“Dependence of LC VCO Oscillation Frequency on Bias current”、IEEE International Symposium on Circuits and Systems、2006年
【非特許文献２】Groszkowski, J. “The Interdependence of Frequency Variation and Harmonic Content, and The Problem of Constant-Frequency Oscillatiors”、Proceedings of the Institute of Radio Engineers、Volume:21、Issue:7、pp.958-981、1933年
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、一つの基地局で複数の端末を中継する移動体通信（例えばＷＣＤＭＡ：Wideband Code Division Multiple Access）では、一度に通信できる端末数を増加させるため、基地局と端末間との距離に応じて端末の送信電力を調整し、基地局が受ける個々の端末電力を一定に保つ必要がある。このため、端末は、高周波信号処理装置（以降、ＲＦＩＣとも呼ぶ）の出力部にある電力増幅器の電力を調整する機能を備えており、これによって、基地局との距離が近づくとＲＦＩＣの消費電力は減少する。
【０００６】
ＲＦＩＣには、変復調に必要なＰＬＬ回路が実装される。ＰＬＬは、主に、発振回路、分周回路、位相比較回路、フィルタで構成される。ＰＬＬは、発振回路の制御電圧（またはディジタルコード）をフィードバックループで制御することで、発振周波数を一定に保つ回路である。発振周波数が一定となった状態は“ロック状態”と呼ばれ、不安定な状態は“アンロック状態（ロックが外れた状態）”と呼ばれる。
【０００７】
ＰＬＬには、送信動作時に、電力増幅器等からの送信電力がＰＬＬの出力に干渉してしまうインジェクションロック（引き込み）と呼ばれる問題がある。インジェクションロックは、発振回路の電流を増やすことで防ぐことができる。ただし、発振回路の電流を過剰に増やすと、ＲＦＩＣの消費電力が増大する。このため、発振回路の電流の最適値は、送信電力に応じて最低限必要とされる電流値の範囲内（すなわちインジェクションロックを防げる範囲内）で、その最低限の電流値となる。
【０００８】
ここで、前述したように、基地局との距離に応じて送信電力が変化すると、発振回路の電流の最適値も変化する。したがって、ＰＬＬを含むＲＦＩＣの消費電力をより低減するためには、ＰＬＬのロック中に送信電力に応じて発振回路の電流を切り替えることが必要となる。送信電力に応じて発振回路の電流の切り替えを行う場合、発振回路における発振周波数の消費電流依存性から、ロックが外れることが問題となる。すなわち、発振回路のフリーラン周波数（すなわちＰＬＬがオープンループ時の周波数）は電流に依存するため、ロック中に電流を切り替えると、これに応じて発振周波数は突然変化することになる。
【０００９】
この問題の対策として、例えば、特許文献１に示されるように、発振回路の電流を切り替えると同時に発振回路の容量を切り替える方法がある。しかしながら、この方法の場合、切り替え先の電流値に対してそれぞれ１回ずつ最適な容量を決めるためのキャリブレーションを行う必要があるため、例えば、ＰＬＬの起動時間が非常に長くなる恐れがある。また、キャリブレーション結果は、実際には温度に依存するため、例えば、ロック後にＲＦＩＣの温度変化があった場合、温度変化の前に取得したキャリブレーション結果では十分な精度を保証できない事態が生じ得る。
【００１０】
後述する実施の形態は、このようなことを鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
一実施の形態による高周波信号処理装置は、発振回路と、帰還ループ回路と、測定回路と、制御回路とを備える。発振回路は、所定の周波数を持つ発振出力信号を生成し、第１周波数設定信号に応じて第１分解能で周波数が制御され、第２周波数設定信号に応じて第１分解能よりも高い分解能である第２分解能で周波数が制御され、バイアス設定信号に応じたバイアス電流で動作する。帰還ループ回路は、ループ設定信号がオンレベルの際に、発振出力信号を帰還した信号の位相と基準クロック信号の位相とが一致するように第２周波数設定信号を帰還制御し、ループ設定信号がオフレベルの際に、帰還制御を開放状態に設定する。測定回路は、ループ設定信号がオフレベルの状態で、発振出力信号の周波数を測定する。制御回路は、第１〜第３処理を実行する。制御回路は、第１処理において、ループ設定信号がオフレベルの状態で測定回路に測定を行わせ、バイアス設定信号を第１バイアス設定値に設定した際に得られる発振出力信号の周波数と、第２バイアス設定値に設定した際に得られる発振出力信号の周波数との間の周波数差分量を測定する。制御回路は、第２処理において、第１処理によって得られる第２バイアス設定値と第１バイアス設定値との間の可変バイアス量と、周波数差分量との関係を一次関数に近似して保持する。制御回路は、第３処理において、ループ設定信号がオンレベルの状態で、バイアス設定信号を変化させる際に、その変化量に対する発振出力信号の周波数の変化量を第２処理での一次関数に基づいて定め、当該定めた周波数の変化量に基づいて第１周波数設定信号を制御する。
【発明の効果】
【００１２】
前記一実施の形態によれば、周波数シンセサイザ（ＰＬＬ：Phase Locked Loop）を持つ高周波信号処理装置において、キャリブレーション時間の短縮が実現可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施の形態よる無線通信システムにおいて、その概略構成例を示すブロック図である。
【図２】図１における送信用ＰＬＬブロックの詳細な構成例を示すブロック図である。
【図３】図２における発振回路の構成例を示す回路図である。
【図４】図３の発振回路の概略的な動作例を示す説明図である。
【図５】（ａ）および（ｂ）は、図２の制御回路における周波数自動選択部の動作例を示す図である。
【図６】図３の発振回路における可変電流源の詳細な構成例を示す回路図である。
【図７】（ａ）〜（ｄ）は、図２におけるプロセスモニタ部の動作を説明するための補足図である。
【図８】（ａ）および（ｂ）は、図２の制御回路におけるプロセスモニタ部の動作例を示す図である。
【図９】本発明の実施の形態１による高周波信号処理装置において、その動作原理の一例を示す模式図である。
【図１０】（ａ）および（ｂ）は、本発明の実施の形態１による高周波信号処理装置において、その作用の一例を示す模式図である。
【図１１】本発明の実施の形態１による高周波信号処理装置において、バイアス設定信号に対する発振周波数特性の一例を製造ばらつきを含めて示す概略図である。
【図１２】本発明の実施の形態１による高周波信号処理装置において、図２の制御回路の詳細な処理内容の一例を示すフロー図である。
【図１３】図１２のフローで作成される補間式の一例を示す説明図である。
【図１４】図１２の処理を適用した送信用ＰＬＬブロックの時系列的な動作例を示す概略図である。
【図１５】本発明の実施の形態３による高周波信号処理装置において、その送信用ＰＬＬブロックの詳細な構成例を示すブロック図である。
【図１６】（ａ）および（ｂ）は、本発明の実施の形態３による高周波信号処理装置において、その動作原理の一例を示す模式図である。
【図１７】本発明の実施の形態３による高周波信号処理装置において、図１５の制御回路の詳細な処理内容の一例を示すフロー図である。
【図１８】図１７の処理を適用した送信用ＰＬＬブロックの時系列的な動作例を示す概略図である。
【図１９】本発明の実施の形態４による高周波信号処理装置において、図１５の制御回路の詳細な処理内容の一例を示すフロー図である。
【図２０】図１９の処理内容を説明する補足図である。
【図２１】本発明の実施の形態５による高周波信号処理装置において、その処理内容の一例を示すフロー図である。
【図２２】（ａ）および（ｂ）は、図２１の処理内容を説明する補足図である。
【図２３】本発明の実施の形態６による高周波信号処理装置において、図１５の制御回路の詳細な処理内容の一例を示すフロー図である。
【図２４】図２３の処理内容を説明する補足図である。
【図２５】本発明の実施の形態７による高周波信号処理装置において、図１５の制御回路の詳細な処理内容の一例を示すフロー図である。
【図２６】図２５に続く処理内容の一例を示すフロー図である。
【図２７】（ａ）および（ｂ）は、図２５および図２６の処理内容を説明する補足図である。
【図２８】（ａ）は、ＬＣ発振回路において、バイアス電流に対する発振周波数（フリーラン周波数）の特性例を示す図であり、（ｂ）は、ＬＣ発振回路を含んだＰＬＬにおいて、ロック中にバイアス電流を切り替えた際の過渡応答の一例を示す図である。
【図２９】本発明の前提として検討したＬＣ発振回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１５】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
《高周波信号処理装置および無線通信システム（本実施の形態）の概略構成》
図１は、本発明の一実施の形態よる無線通信システムにおいて、その概略構成例を示すブロック図である。図１に示す無線通信システムは、例えば、携帯電話システムであり、ベースバンド処理装置ＢＢＩＣと、高周波信号処理装置ＲＦＩＣと、基準クロック生成装置ＴＣＸＯと、電力増幅装置ＨＰＡと、アンテナスイッチＡＮＴＳＷ（又はデュプレクサＤＰＸ）と、アンテナＡＮＴとを備える。
【００１９】
ベースバンド処理装置ＢＢＩＣは、例えば、ベースバンド帯で必要な所定の処理をプロセッサ等を用いて行い、高周波信号処理装置ＲＦＩＣに向けた送信ベースバンド信号の出力や、ＲＦＩＣが出力した受信ベースバンド信号の処理等を行う。また、ＢＢＩＣは、図示しない基地局から送信される電力指示用の信号等に基づいてＲＦＩＣに向けて送信電力指示信号ＶＲＭＰを出力する。この電力指示用の信号は、基地局と当該無線通信システムとの距離に応じて適宜定められる信号であり、実際には、アンテナＡＮＴやＲＦＩＣ等を介してＢＢＩＣに伝送される。ＢＢＩＣは、さらに、ＲＦＩＣに向けて、送信周波数帯や受信周波数帯の指示等を行う。
【００２０】
電力増幅装置ＨＰＡは、高周波信号処理装置ＲＦＩＣが出力した高周波信号を電力増幅し、アンテナスイッチＡＮＴＳＷ（又はデュプレクサＤＰＸ）に向けて出力する。ＡＮＴＳＷ（又はＤＰＸ）は、送信動作の際には、ＨＰＡによって電力増幅された高周波信号をアンテナＡＮＴに伝送し、受信動作の際には、ＡＮＴで受信した高周波信号をＲＦＩＣに向けて伝送する。ＡＮＴＳＷは、例えばＲＦＩＣ等からの送受信の指示信号に応じてオン・オフが制御される複数のスイッチ等を含む。例えば、ＧＳＭ（Global System for Mobile Communications）等のようなＴＤＤ（Time Division Duplex）方式を用いる際には、当該ＡＮＴＳＷによってＡＮＴとＲＦＩＣとの間の接続関係が制御される。一方、ＤＰＸは、送信周波数帯と受信周波数帯を分離するフィルタ等を含む。例えば、ＷＣＤＭＡやＬＴＥ（Long Term Evolution）等のようなＦＤＤ（Frequency Division Duplex）方式を用いる際には、当該ＤＰＸによってＡＮＴとＲＦＩＣとの間の接続関係が制御される。
【００２１】
基準クロック生成装置ＴＣＸＯは、例えば、水晶発振回路等を用いて、固定の周波数を持つ基準クロック信号ＣＫｒｅｆを生成する。高周波信号処理装置ＲＦＩＣは、送信ブロックＴＸＢＫと、受信ブロックＲＸＢＫと、送信用ＰＬＬブロックＰＬＬＢＫｔｘと、受信用ＰＬＬブロックＰＬＬＢＫｒｘとを備える。ＴＸＢＫは、ＢＢＩＣが出力した送信ベースバンド信号を所定の送信周波数帯にアップコンバート（言い換えれば周波数変換又は変調）し、電力増幅装置ＨＰＡに向けて出力する。この際に、ＰＬＬＢＫｔｘは、ＣＫｒｅｆを用いて、この所定の送信周波数帯を持つローカル信号（発振出力信号）ＬＯｔｘを生成する。
【００２２】
受信ブロックＲＸＢＫは、アンテナＡＮＴおよびアンテナスイッチＡＮＴＳＷ（又はデュプレクサＤＰＸ）を介して伝送された所定の受信周波数帯を持つ高周波信号を受け、当該高周波信号をベースバンド帯にダウンコンバート（言い換えれば周波数変換又は復調）する。この際に、受信用ＰＬＬブロックＰＬＬＢＫｒｘは、基準クロック信号ＣＫｒｅｆを用いて、この所定の受信周波数帯を持つローカル信号（発振出力信号）ＬＯｒｘを生成する。また、ＲＸＢＫは、ダウンコンバートした信号を受信ベースバンド信号としてベースバンド処理装置ＢＢＩＣに向けて出力する。
【００２３】
送信ブロックＴＸＢＫは、より詳細には、フィルタ回路ＦＬＴｔｉ，ＦＬＴｔｑと、ミキサ回路ＭＩＸｔｉ，ＭＩＸｔｑと、位相シフト回路ＳＨＦＴｔと、加算回路ＡＤＤと、電力増幅回路（パワーアンプ回路）ＰＡとを備える。ここでは、所謂直交変調（ＩＱ変調）を用いている。ＦＬＴｔｉ，ＦＬＴｔｑは、それぞれ、ベースバンド処理装置ＢＢＩＣが出力したＩ側送信ベースバンド信号およびＱ側送信ベースバンド信号を、帯域制限を行ったのちＭＩＸｔｉ，ＭＩＸｔｑに向けて出力する。ＳＨＦＴｔは、ローカル信号ＬＯｔｘを受けて位相が互いに９０°異なるローカル信号を生成し、その一方をＭＩＸｔｉに、他方をＭＩＸｔｑに出力する。
【００２４】
ミキサ回路ＭＩＸｔｉ，ＭＩＸｔｑは、位相シフト回路ＳＨＦＴｔを介して入力されたローカル信号（発振出力信号）ＬＯｔｘを用いて、フィルタ回路ＦＬＴｔｉ，ＦＬＴｔｑを介して入力されたＩ側およびＱ側送信ベースバンド信号をそれぞれアップコンバート（ＩＱ変調）する。加算回路ＡＤＤは、ＭＩＸｔｉ，ＭＩＸｔｑの出力信号を合成する。電力増幅回路ＰＡは、ＡＤＤの出力信号を送信電力指示信号ＶＲＭＰに基づくゲインで増幅し、これによって得られる高周波信号を電力増幅装置ＨＰＡに向けて出力する。なお、ここでは、ＨＰＡの入力電力を制御することで送信電力を制御する構成となっているが、場合によっては、ＶＲＭＰに応じてＨＰＡのゲインを制御するような構成や、ＰＡとＨＰＡの両方にＶＲＭＰを出力するような構成であってもよい。
【００２５】
受信ブロックＲＸＢＫは、より詳細には、ロウノイズアンプ回路ＬＮＡと、ミキサ回路ＭＩＸｒｉ，ＭＩＸｒｑと、位相シフト回路ＳＨＦＴｒと、フィルタ回路ＦＬＴｒｉ，ＦＬＴｒｑと、可変利得増幅回路ＰＧＡｉ，ＰＧＡｑとを備える。ここでは、所謂直交復調（ＩＱ復調）を用いている。ＬＮＡは、アンテナＡＮＴおよびアンテナスイッチＡＮＴＳＷ（又はデュプレクサＤＰＸ）を介して伝送された高周波信号を低雑音で増幅する。ＳＨＦＴｒは、ローカル信号ＬＯｒｘを受けて位相が互いに９０°異なるローカル信号を生成し、その一方をＭＩＸｒｉに、他方をＭＩＸｒｑに出力する。
【００２６】
ミキサ回路ＭＩＸｒｉ，ＭＩＸｒｑは、位相シフト回路ＳＨＦＴｒを介して入力されたローカル信号（発振出力信号）ＬＯｒｘを用いて、ロウノイズアンプ回路ＬＮＡの出力信号をダウンコンバート（ＩＱ復調）する。ＦＬＴｒｉ，ＦＬＴｒｑは、それぞれ、ＭＩＸｒｉ，ＭＩＸｒｑの出力信号を、帯域制限を行ったのち可変利得増幅回路ＰＧＡｉ，ＰＧＡｑに向けて出力する。ＰＧＡｉ，ＰＧＡｑは、それぞれ、ＦＬＴｒｉ，ＦＬＴｒｑを介して入力されたＭＩＸｒｉ，ＭＩＸｒｑの出力信号を、その振幅ばらつきを低減するように増幅し、これによって得られるＩ側およびＱ側受信ベースバンド信号をベースバンド処理装置ＢＢＩＣに向けて出力する。
【００２７】
送信用ＰＬＬブロックＰＬＬＢＫｔｘは、送信用発振回路ＤＣＯｔｘと、温度センサＴＭＰと、記憶装置ＬＵＴと、送信用制御回路ＣＴＬｔｘとを備える。同様に、受信用ＰＬＬブロックＰＬＬＢＫｒｘも、受信用発振回路ＤＣＯｒｘと、温度センサＴＭＰと、記憶装置ＬＵＴと、受信用制御回路ＣＴＬｒｘとを備える。ＴＭＰやＬＵＴに関しては、ＰＬＬＢＫｔｘとＰＬＬＢＫｒｘで共用することも可能である。なお、ＰＬＬＢＫｔｘの詳細に関しては、以降で適宜説明する。
【００２８】
ここで、送信用発振回路ＤＣＯｔｘの電流は、高周波信号処理装置ＲＦＩＣの低消費電力化やノイズ低減等の観点から、前述したように、パワーアンプ回路ＰＡおよび電力増幅装置ＨＰＡの送信電力（すなわち送信電力指示信号ＶＲＭＰ）に応じて、インジェクションロックを防げる範囲内で最低限の電流値とすることが望ましい。そこで、ＰＬＬＢＫｔｘは、前述した送信電力指示信号ＶＲＭＰに基づいて後述するバイアス設定信号を変化させ、このバイアス設定信号によってＤＣＯｔｘのバイアス電流を制御する。
【００２９】
《ＰＬＬブロックの構成および動作》
図２は、図１における送信用ＰＬＬブロックの詳細な構成例を示すブロック図である。図２に示す送信用ＰＬＬブロックＰＬＬＢＫｔｘは、発振回路ＤＣＯと、帰還ループ回路ＦＢＬＰＵと、制御回路ＣＴＬと、カウンタ回路（測定回路）ＣＮＴと、記憶装置ＬＵＴとを備える。ＬＵＴは、場合によっては、高周波信号処理装置ＲＦＩＣの外部に設けることも可能である。ＤＣＯは、所定の周波数（すなわち送信周波数帯）を持つ発振出力信号ＣＫｏｕｔ（ローカル信号ＬＯｔｘ）を生成する。この際に、ＤＣＯの周波数は、粗調容量設定信号（第１周波数設定信号）ＣＴＲＭと、微調容量設定信号（第２周波数設定信号）ＣＦＩＮＥで制御される。ＣＦＩＮＥによる周波数設定の分解能は、ＣＴＲＭによる周波数設定の分解能よりも高い。また、ＤＣＯは、バイアス設定信号ＩＳＥＴに応じたバイアス電流で動作する。
【００３０】
帰還ループ回路ＦＢＬＰＵは、ループ設定信号ＬＰＳＥＴがオンレベルの際に、発振出力信号ＣＫｏｕｔを帰還した信号の位相と基準クロック信号ＣＫｒｅｆの位相とが一致するように微調容量設定信号（第２周波数設定信号）ＣＦＩＮＥを帰還制御する。また、ＦＢＬＰＵは、ＬＰＳＥＴがオフレベルの際に、当該帰還制御を開放状態に設定し、発振回路ＤＣＯをフリーラン（オープンループ）状態に設定する。
【００３１】
帰還ループ回路ＦＢＬＰＵは、詳細には、位相比較回路ＤＰＦＤと、ループフィルタ回路ＤＬＰＦと、スイッチＳＷと、分周回路ＭＭＤを備える。ＭＭＤは、発振出力信号ＣＫｏｕｔを設定された分周比で分周し、当該分周された発振出力信号をＤＰＦＤに向けて帰還する。ＤＰＦＤは、当該帰還された発振出力信号と、図１の基準クロック生成回路ＴＣＸＯによって生成された基準クロック信号ＣＫｒｅｆとの位相差を比較し、その位相差の方向および大きさに応じた制御信号を出力する。ＤＬＰＦは、当該制御信号を平均化し、この平均化された制御信号を、ＳＷを介して微調容量設定信号（第２周波数設定信号）ＣＦＩＮＥとして発振回路ＤＣＯに出力する。ＳＷは、ループ設定信号ＬＰＳＥＴがオンレベルの際にはオンに、オフレベルの際にはオフに制御される。
【００３２】
このような発振回路ＤＣＯおよび帰還ループ回路ＦＢＬＰＵの構成により、ロック状態での発振出力信号ＣＫｏｕｔの周波数は、基準クロック信号ＣＫｒｅｆの周波数と分周回路ＭＭＤに設定される分周比に基づいて定められる。当該分周比は、例えば、図１のベースバンド処理回路ＢＢＩＣが出力する送信周波数帯の指示信号に基づいて適宜定められる。なお、ここでは、ＤＣＯおよびＦＢＬＰＵの構成として、所謂ディジタルＰＬＬを想定している。ディジタルＰＬＬでは、微調容量設定信号（第２周波数設定信号）ＣＦＩＮＥがディジタルコードで与えられ、ＤＣＯは、当該ディジタルコードに基づいてＣＫｏｕｔの周波数を調整する。ただし、ディジタルＰＬＬに限定されるものではなく、アナログＰＬＬであってもよい。アナログＰＬＬでは、電圧制御型の発振回路が用いられ、第２周波数設定信号が電圧レベルによって与えられる。
【００３３】
カウンタ回路（測定回路）ＣＮＴは、発振出力信号ＣＫｏｕｔをカウントすることでＣＫｏｕｔの周波数を測定する。例えば、ＣＮＴは、ＣＫｒｅｆの１周期内でのＣＫｏｕｔをカウント数を測定する。本実施の形態では、ＣＮＴは、ループ設定信号ＬＰＳＥＴがオフレベル（すなわちスイッチＳＷがオフ）の状態で、発振回路ＤＣＯのフリーラン周波数を測定する際に使用される。制御回路ＣＴＬは、例えば、ロジック回路やプロセッサ等によって構成され、バイアス設定信号ＩＳＥＴと、粗調容量設定信号（第１周波数設定信号）ＣＴＲＭと、ＬＰＳＥＴとを出力する。ＣＴＬは、詳細は後述するが、周波数自動選択部ＡＢＳやプロセスモニタ部ＰＭを備え、送信電力指示信号ＶＲＭＰや、ＣＮＴによる測定結果や、記憶装置ＬＵＴ内の情報等を反映して、ＩＳＥＴ，ＣＴＲＭ，ＬＰＳＥＴを出力する。なお、ここでは、送信用ＰＬＬブロックＰＬＬＢＫｔｘの構成について説明したが、受信用ＰＬＬブロックＰＬＬＢＫｒｘの構成も同様である。
【００３４】
図３は、図２における発振回路の構成例を示す回路図である。図３に示す発振回路ＤＣＯは、ＬＣタンク回路ＬＣＵと、ＬＣＵに結合される増幅回路（負性抵抗生成回路）ＲＮＧＥＮと、ＲＮＧＥＮに結合される可変電流源ＩＳＶとを備える。ＬＣＵは、インダクタＬ１，Ｌ２と、粗調用可変容量（第１可変容量）Ｃｔｖと、微調用可変容量（第２可変容量）Ｃｆｖを備える。Ｌ１，Ｌ２は、一端に電源電圧ＶＤＤが供給される。Ｃｔｖ，Ｃｆｖは、それぞれ、Ｌ１の他端とＬ２の他端との間に並列に接続される。Ｃｔｖは、粗調容量設定信号（第１周波数設定信号）ＣＴＲＭに応じて容量値（すなわち周波数）が制御され、Ｃｆｖは、微調容量設定信号（第２周波数設定信号）ＣＦＩＮＥに応じて容量値（すなわち周波数）が制御される。特に限定はされないが、Ｃｔｖによる周波数分解能はＭＨｚオーダであり、Ｃｆｖによる周波数分解能はｋＨｚオーダである。
【００３５】
粗調用可変容量（第１可変容量）Ｃｔｖは、インダクタＬ１，Ｌ２の他端の間に並列接続された複数の直列接続回路を含む。各直列接続回路は、順に接続された、容量（例えばＣｔ１）、スイッチ（例えばＳＷｔ１）、容量（例えばＣｔ２）を備えている。スイッチ（例えばＳＷｔ１）がオンに制御されることで、各容量（例えばＣｔ１，Ｃｔ２）は、発振周波数の設定に寄与することになる。したがって、当該複数の直列接続回路にそれぞれ含まれるスイッチのオン・オフを粗調容量設定信号（第１周波数設定信号）ＣＴＲＭを用いて適宜制御することで、発振周波数が所定の分解能（例えばＭＨｚオーダ）で制御される。
【００３６】
同様に、微調用可変容量（第２可変容量）Ｃｆｖも、インダクタＬ１，Ｌ２の他端の間に並列接続された複数の直列接続回路を含む。各直列接続回路は、順に接続された、容量（例えばＣｆ１）、スイッチ（例えばＳＷｆ１）、容量（例えばＣｆ２）を備えている。スイッチ（例えばＳＷｆ１）がオンに制御されることで、各容量（例えばＣｆ１，Ｃｆ２）は、発振周波数の設定に寄与することになる。したがって、当該複数の直列接続回路にそれぞれ含まれるスイッチのオン・オフを微調容量設定信号（第２周波数設定信号）ＣＦＩＮＥを用いて適宜制御することで、発振周波数が所定の分解能（例えばｋＨｚオーダ）で制御される。
【００３７】
増幅回路（負性抵抗生成回路）ＲＮＧＥＮは、所謂クロスカップルで接続された２個のＮＭＯＳトランジスタＭＮ１，ＭＮ２を備え、ＬＣタンク回路ＬＣＵの抵抗成分を相殺するように負性抵抗成分を生成する。ＭＮ１，ＭＮ２のドレインは、インダクタＬ１，Ｌ２の他端にそれぞれ接続される。可変電流源ＩＳＶは、ＭＮ１，ＭＮ２の共通ソースと、接地電源電圧ＧＮＤとの間に接続され、バイアス設定信号ＩＳＥＴに応じたバイアス電流を生成する。
【００３８】
図４は、図３の発振回路の概略的な動作例を示す説明図である。図４に示すように、発振出力信号ＣＫｏｕｔの発振周波数は、粗調容量設定信号（第１周波数設定信号）ＣＴＲＭのディジタルコードに応じて大まかに制御され、微調容量設定信号（第２周波数設定信号）ＣＦＩＮＥのディジタルコードに応じて細かく制御される。例えば、ＣＴＲＭ＝１０４に設定された場合、ＣＴＲＭ＝１０４に対応する周波数を中心とする前後の範囲で、ＣＦＩＮＥに基づき複数段階（例えば５１２段階等）の調整を行うことが可能となっている。ＣＦＩＮＥに基づく周波数調整幅をここではΔＶｔｕｎｅで表している。また、例えば、ＣＴＲＭ＝１０４とΔＶｔｕｎｅの組合せによって得られる周波数（絶対値）の範囲と、これに隣接するＣＴＲＭ＝１０３とΔＶｔｕｎｅの組合せによって得られる周波数（絶対値）の範囲とは、一部重複するように設計される。
【００３９】
《周波数自動選択部の動作》
図５（ａ）および図５（ｂ）は、図２の制御回路における周波数自動選択部の動作例を示す図である。周波数自動選択部ＡＢＳは、図２におけるループ設定信号ＬＰＳＥＴがオフレベルの状態でカウンタ回路（測定回路）ＣＮＴに測定を行わせ、発振出力信号ＣＫｏｕｔの周波数を目標周波数に設定する際に最適となる粗調容量設定信号（第１周波数設定信号）ＣＴＲＭの設定値を自動探索する機能を持つ。
【００４０】
図５（ａ）では、例えば、図３における粗調用可変容量（第１可変容量）Ｃｔｖの容量値を５１２段階で設定できる場合を例としている。この場合、ＡＢＳは、まず、粗調容量設定信号（第１周波数設定信号）ＣＴＲＭの設定値を中心値となる２５６に設定し、発振回路ＤＣＯのフリーラン周波数をカウンタ回路ＣＮＴを用いて測定する（Ｓ１０１，Ｓ１０２）。次いで、ＡＢＳは、測定した周波数が予め設定された目標周波数に対して高いか低いかを判別する（Ｓ１０３）。目標周波数は、送信周波数に応じたカウント数として予め設定されている。
【００４１】
続いて、周波数自動選択部ＡＢＳは、測定した周波数が目標周波数よりも高い場合には、粗調容量設定信号（第１周波数設定信号）ＣＴＲＭを１２８（＝２５６−１２８）に設定し（Ｓ１０４）、目標周波数よりも低い場合には、ＣＴＲＭを３８４（＝２５６＋１２８）に設定する（Ｓ１０５）。以降同様にして、ＡＢＳは、図５（ｂ）にも示されるような所謂２分探索方式を用いて、最適なＣＴＲＭが得られるまで、ＣＴＲＭの設定、発振周波数の測定、目標周波数との比較を繰り返す。なお、ＡＢＳは、その他にも様々な方式が考えられ、最適なＣＴＲＭの設定値が得られる方式であれば、図５（ａ）および図５（ｂ）の方式に限定されるものではない。
【００４２】
《プロセスモニタ部の動作》
図６は、図３の発振回路における可変電流源の詳細な構成例を示す回路図である。図６に示すように、可変電流源ＩＳＶは、ＮＭＯＳトランジスタＭＮ１，ＭＮ２の共通ソースと接地電源電圧ＧＮＤの間に並列接続された複数の直列接続回路によって構成される。各直列接続回路は、順に、抵抗（例えばＲｉ１）とＮＭＯＳトランジスタ（例えばＭＮｉ１）が接続された構成となっている。各直列接続回路内のＮＭＯＳトランジスタ（例えばＭＮｉ１）は、それぞれ、スイッチ（例えばＳＷｉ１）を介して固定電圧ＶＲが共通に供給される。したがって、各ＮＭＯＳトランジスタに対応するスイッチのオン・オフをバイアス設定信号ＩＳＥＴによって適宜制御することで、発振回路ＤＣＯのバイアス電流を可変設定することが可能になる。
【００４３】
図７（ａ）〜図７（ｄ）は、図２におけるプロセスモニタ部の動作を説明するための補足図である。図７（ａ）に示すように、図３のようなＬＣ型の発振回路ＤＣＯでは、バイアス電流を増加させると発振出力信号ＣＫｏｕｔの振幅も増加するが、振幅は電源電圧ＶＤＤに制限されるため、ある点から飽和する。これに伴い、図７（ｂ）に示すように、ＤＣＯのフリーラン周波数は、ＣＫｏｕｔの振幅の増加に伴い増加し、振幅がさらに大きくなり飽和すると、高調波成分が大きくなる影響で低下する。
【００４４】
図７（ｃ）には、バイアス設定信号ＩＳＥＴとバイアス電流の関係が示されている。バイアス電流は、ＩＳＥＴの設定値（ディジタルコード）に応じて所定の傾きで変化するが、この傾きの大きさやバイアス電流のオフセット量は、実際には、製造プロセスのばらつき（例えばしきい値電圧Ｖｔｈの高低等）に応じて変化する。これにより、ＣＫｏｕｔの振幅の飽和点も、製造プロセスのばらつきに応じて異なる。その結果、図７（ｄ）に示すように、バイアス設定信号ＩＳＥＴに対する発振周波数の特性も製造プロセスのばらつきに応じて異なる。
【００４５】
そこで、図２のプロセスモニタ部ＰＭは、図７（ｄ）に示したような、製造プロセスのばらつきに応じた発振周波数の特性の違いを識別することで、製造プロセスのばらつき度合いを判別する。図８（ａ）および図８（ｂ）は、図２の制御回路におけるプロセスモニタ部の動作例を示す図である。図８（ａ）に示すように、ＰＭは、まず、図２のループ設定信号ＬＰＳＥＴがオフレベルの状態で（Ｓ２０１）、カウンタ回路（測定回路）ＣＮＴに測定を行わせながらバイアス設定信号ＩＳＥＴの変化に対する発振出力信号ＣＫｏｕｔの周波数の感度を検出する（Ｓ２０２〜Ｓ２０６）。この例では、図８（ａ）および図８（ｂ）に示すように、ＩＳＥＴに基づきバイアス電流をＩ４に設定した際の周波数（ｆ１）と、バイアス電流をＩ７に設定した際の周波数（ｆ２）とを測定し（Ｓ２０２〜Ｓ２０５）、（ｆ１−ｆ２）の値を算出する（Ｓ２０６）。
【００４６】
次いで、プロセスモニタ部ＰＭは、予め設計段階で記憶装置ＬＵＴ内に実装したプロセステーブルに基づいて、算出した（ｆ１−ｆ２）の値に対応するプロセス値（すなわち製造プロセスのばらつき度合い）を判別する（Ｓ２０７）。なお、（ｆ１−ｆ２）の値が想定値よりも大きい場合には、プロセス値を予め定めた初期値に設定する（Ｓ２０８）。なお、プロセスモニタ部ＰＭは、その他にも様々な方式が考えられ、製造プロセスのばらつき度合いを判別できる方式であれば、図８（ａ）および図８（ｂ）の方式に限定されるものではない。
【００４７】
《高周波信号処理装置（前提構成）における問題点の詳細》
図２８（ａ）は、ＬＣ発振回路において、バイアス電流に対する発振周波数（フリーラン周波数）の特性例を示す図であり、図２８（ｂ）は、ＬＣ発振回路を含んだＰＬＬにおいて、ロック中にバイアス電流を切り替えた際の過渡応答の一例を示す図である。図７（ｂ）でも述べたが、ＬＣ発振回路は、図２８（ａ）に示すように、バイアス電流を増加させると、出力振幅の増加に伴って発振周波数が上昇する。これは、非特許文献１に記載されているように、寄生容量の電流依存性に起因する。また、ＬＣ発振回路は、非特許文献２に記載されているように、さらにバイアス電流を増加させると、ある点で出力振幅が飽和するため、高調波が発生し、その影響で発振周波数が減少していく。
【００４８】
ここで、図２８（ａ）に示すように、特定のバイアス電流でＰＬＬをロックした状態で、バイアス電流を減少方向に切り替えた場合を想定する。そのとき、発振周波数は大きく上昇し、結果として、発振周波数の過渡応答は、図２８（ｂ）のようになる。例えば、数ＧＨｚで発振している状態でバイアス電流値を最大幅で変動させた場合、発振周波数が十ＭＨｚ以上変動する場合がある。
【００４９】
ＰＬＬをロックした状態でＬＣ発振回路のバイアス電流を切り替えたため、発振周波数が急激に増加し、一時的にロックが外れる。ただし、ＰＬＬは、フィードバックループにより発振周波数を一定に保とうとする機能を持つため、発振周波数の増加量が微調用可変容量（図３のＣｆｖに相当）の調整範囲内であれば、当該微調用可変容量の調整を行うことでターゲットに再収束する。しかし、周波数（位相）誤差は、通信方式ごとに仕様が定められており、決められた誤差の範囲内に決められた時間内に戻ってこなければならない。この再収束時間は、ＰＬＬのループ帯域を広げることで短縮できる。ただし、ループ帯域を広げることは、位相誤差とのトレードオフがあるため容易でない。
【００５０】
そこで、例えば、特許文献１に示されるような方式を用いることが考えられる。図２９は、本発明の前提として検討したＬＣ発振回路の構成例を示す回路図である。図２９に示すＬＣ発振回路は、通常の可変容量（Ｃｔｒ）のほか、追加の容量（Ｃａｄｄ）を持っている。この方式では、事前にキャリブレーションを行う中で、切り替え後のバイアス電流でＬＣ発振回路を動作させ、その際の発振周波数を周波数カウンタでカウントする。そして、当該周波数をバイアス電流の切り替え前の周波数と比較し、その差分を小さくするための容量（Ｃａｄｄ）の値（ＣＮ）を予め探索し、テーブルに記憶しておく。ＰＬＬの通常動作時にバイアス電流の切り替えが生じた際には、当該テーブルを参照し、バイアス電流の切り替えと共に容量（Ｃａｄｄ）の値（ＣＮ）を切り替える。
【００５１】
しかしながら、このようなキャリブレーション方式を用いると、選択可能な全てのバイアス電流を対象に、対応する容量（Ｃａｄｄ）の値（ＣＮ）を探索する必要がある。この場合、キャリブレーションに要する時間が増大し、キャリブレーションに要する消費電力も増大する。この対策として、例えば、バイアス電流の選択肢を減らすことが考えられるが、この場合、送信電力に応じたバイアス電流の最適化が不十分となる。すなわち、最低限必要とされるバイアス電流ではなく、それにある程度のマージンを持たせたバイアス電流が設定されることになる。その結果、消費電力の低減効果も不十分となる。
【００５２】
また、温度変化等でキャリブレーション結果が変動することを考慮すると、ＰＬＬのロック直前にキャリブレーションを行うことが好ましい。ただし、キャリブレーション点数が多い場合には、ロック直前にキャリブレーションを行うことは容易でなく、現実的には、起動時（もしくは工場で製造時）に行うこととなる。その場合、キャリブレーション結果の変動（温度変化、その他経年変化など）に対応できない可能性がある。さらに、仮に温度変化を踏まえた上でキャリブレーションを行う場合であっても、複雑なテーブルが必要となる事態や、十分な精度を確保できない事態等が生じる恐れがあり、そのキャリブレーションの実現自体が容易でない。
【００５３】
《代表的な実施の形態の概要》
＜方式１＞バイアス電流に応じた粗調容量の切り替え方式
方式１を用いた代表的な実施の形態による高周波信号処理装置は、例えば図２および図３を参照して、発振回路（ＤＣＯ）、帰還ループ回路（ＦＢＬＰＵ）、測定回路（カウンタ回路）（ＣＮＴ）、および第１〜第３処理を実行する制御回路（ＣＴＬ）を備える。制御回路は、第１処理において、ループ設定信号（ＬＰＳＥＴ）がオフレベルの状態で測定回路に測定を行わせ、発振出力信号（ＣＫｏｕｔ）の周波数を測定する。具体的には、例えば図１３を参照して、バイアス設定信号（ＩＳＥＴ）を第１バイアス設定値（Ｂ１）に設定した際に得られる周波数と、第２バイアス設定値（Ｂ２）に設定した際に得られる周波数との間の周波数差分量を測定する。
【００５４】
次いで、制御回路は、第２処理において、例えば図１３を参照して、第１処理によって得られる第２バイアス設定値（Ｂ２）と第１バイアス設定値（Ｂ１）との間の可変バイアス量と、周波数差分量との関係を一次関数（ＳＰ１）に近似して保持する。その後、制御回路は、第３処理において、ループ設定信号（ＬＰＳＥＴ）がオンレベルの状態で、バイアス設定信号（ＩＳＥＴ）を変化させる際に、当該バイアス設定信号の変化量に対する発振出力信号（ＣＫｏｕｔ）の周波数の変化量を当該一次関数（ＳＰ１）に基づいて定め、これに基づいて第１周波数設定信号（ＣＴＲＭ）を制御する。
【００５５】
実際に、発振回路がどの範囲でバイアス電流を使用するかは、高周波信号処理装置を使用するアプリケーションによって決まる。ここで、例えば図１１を参照して、出力振幅の飽和点を超えた領域（ＡＲ２）でバイアス電流を使用する際には、バイアス電流と発振周波数との関係はほぼ線形となる。このため、２点のバイアス電流でキャリブレーション（第１処理）を行えば、補間によってバイアス電流と発振周波数（すなわちバイアス電流と第１周波数設定信号（ＣＴＲＭ））との関係を得ることができる。また、出力振幅の飽和点を超えない領域で使う場合も同様にほぼ線形となるため、２点のバイアス電流でキャリブレーションを行えばよい。さらに、出力振幅が飽和し始める周辺（山の頂点周辺）の領域（ＡＲ１）でバイアス電流を使用する場合には、周波数変動が元々小さく、バイアス電流の切り替えに応じた第１周波数設定信号（ＣＴＲＭ）の制御は不要のため、キャリブレーションを省略可能である。
【００５６】
これらのことを利用すれば、バイアス電流を切り替える際（第３処理の際）に、キャリブレーションの結果（すなわち第１および第２処理）に基づいて第１周波数設定信号（ＣＴＲＭ）を制御することで、バイアス電流の切り替えに伴う突発的な周波数変動を抑制でき、再収束時間を短縮できる。加えて、キャリブレーションに要する時間を大幅に短縮することができる。なお、例えば図１１を参照して、発振周波数とバイアス電流の関係は、実際には、製造プロセスのばらつきによって変動し、これに応じて最適な（すなわち一次関数による線形補間が適用可能な）第１および第２バイアス設定値も変動する場合がある。そこで、図８（ａ）および図８（ｂ）に示すようなプロセスモニタ部によって予め製造プロセスのばらつきを把握しておくことが望ましい。
【００５７】
＜方式２＞バイアス電流に応じた電源電圧の切り替え方式
方式２を用いた代表的な実施の形態による他の高周波信号処理装置は、例えば図３および図１５を参照して、発振回路（ＤＣＯ）、バッファ回路（ＢＦ）、電源回路（ＬＤＯ１，ＬＤＯ２）、帰還ループ回路（ＦＢＬＰＵ）、測定回路（カウンタ回路）（ＣＮＴ）、および第１〜第３処理を実行する制御回路（ＣＴＬ）を備える。制御回路は、第１処理において、ループ設定信号（ＬＰＳＥＴ）がオフレベルの状態で測定回路に測定を行わせ、例えば、図１６（ａ）、図１６（ｂ）、図１９に示すように、バイアス設定信号（ＩＳＥＴ）と、電源電圧（ＶＤＤ１および／またはＶＤＤ２）を設定する電源電圧設定信号（ＶＳＥＴ）との関係を探索する。
【００５８】
具体的には、制御回路は、電源電圧設定信号およびバイアス設定信号をそれぞれ第１電圧設定値（ＶＳＥＴ＝ｘｘ）および第１バイアス設定値（Ｂ１）に設定した際に得られる発振出力信号（ＣＫｏｕｔ）の周波数と、第２電圧設定値（ＶＳＥＴ＝ｙｙ）および第２バイアス設定値（Ｂｎ）に設定した際に得られる発振出力信号の周波数との間の周波数差分量を測定する。そして、制御回路は、当該周波数差分量が予め定めた範囲内に収まるように（具体的にはゼロに近づくように）第２電圧設定値を探索する。
【００５９】
次いで、制御回路は、第２処理において、第１処理によって得られる第２バイアス設定値と第１バイアス設定値との間の可変バイアス量と、第２電圧設定値と第１電圧設定値との間の可変電圧量との関係を保持する。その後、制御回路は、第３処理において、ループ設定信号（ＬＰＳＥＴ）がオンレベルの状態で、バイアス設定信号を変化させる際に、当該バイアス設定信号の変化量に対する可変電圧量を第２処理で保持された関係に基づいて定め、当該定めた可変電圧量に基づいて電源電圧設定信号を制御する。
【００６０】
このように、方式２では、バイアス電流に対する発振周波数の特性を電源電圧の調整によってフラットにすることで、バイアス電流の切り替えに伴う突発的な周波数変動を抑制し、再収束時間を短縮する。発振回路の出力振幅が飽和している際のバイアス電流の増加に伴う発振周波数の低下は、非特許文献２に示されるように、電源クリップによる高調波の増加が原因であることがわかっている。そのため、出力振幅が飽和している領域のバイアス電流を使用する場合、バイアス電流の増加にあわせて発振回路（および／またはバッファ回路）の電源電圧も増加させることで、高調波の発生を抑え、発振周波数の変動を小さくすることができる。
【００６１】
このときの最適な電源電圧は、事前に第１および第２処理を用いてキャリブレーションを行い、テーブルに保存しておく。そして、通常動作（すなわちループ設定信号（ＬＰＳＥＴ）がオンレベル）の際には、当該テーブルに基づき、バイアス電流の切り替えと共に電源電圧を切り替える。なお、当該キャリブレーションを行う際には、例えば、方式１の場合と同様に、２点のバイアス電流で最適な電源電圧の値を探索し、バイアス電流と最適な電源電圧との関係を補間（一次関数を用いた近似式）で得ることも可能である。これによって、キャリブレーションに要する時間を大幅に短縮することができる。なお、当該方式２を用いる場合、方式１のように、第１周波数設定信号（ＣＴＲＭ）に対するキャリブレーションは不要となる。
【００６２】
＜方式３＞バイアス電流に応じた粗調容量および電源電圧の切り替え方式［１］
方式３を用いた代表的な実施の形態による他の高周波信号処理装置は、方式２と同様の構成を用いて、制御回路が方式１と同様の動作を実行するものである。方式３では、キャリブレーション精度の更なる向上を図るため、方式１での第１処理に先だって、例えば図８（ａ）および図８（ｂ）等に示すようなプロセスモニタ部（ＰＭ）を用いた処理を実行することが望ましい。制御回路は、当該処理によって得られる製造プロセスのばらつき度合いに応じたオフセット量を予め設計段階で定めたプロセステーブルに基づいて定め、当該オフセット量をバイアス設定信号に加えることで製造プロセスのばらつきを予め補償しておく。
【００６３】
さらに、温度補償を実現するため、例えば図１を参照して、高周波信号処理装置に温度センサ（ＴＭＰ）を設ける。制御回路は、温度を補償するための電源電圧設定信号（ＶＳＥＴ）の電圧設定値を予め設計段階で実装した温度補償テーブルに基づいて定め、当該定めた電圧設定値に基づき電源電圧設定信号を制御した状態で、方式１の第１処理を実行する。すなわち、製造プロセスと温度の両方が補償された状態で方式１の第１処理を実行する。
【００６４】
これによって、第１周波数設定信号（ＣＴＲＭ）に対するキャリブレーションをより高精度化できる。キャリブレーションの高精度化により、バイアス電流の切り替えに伴う突発的な周波数変動もより抑制でき、再収束時間をより短縮できる。さらに、製造プロセスのばらつきはバイアス電流によって補償し、温度は電源電圧によって補償するため、例えば、製造プロセスのばらつきと温度を一つの変数で補償するような場合と比べて、補償の容易化が実現可能になる。なお、方式１の第３処理（すなわち通常動作）の際に、制御回路は、バイアス電流の切り替えと共に第２処理での関係に基づき第１周波数設定信号（ＣＴＲＭ）を制御し、更に、バイアス電流を切り替える段階での温度に基づき、温度補償テーブルを参照して電源電圧設定信号を制御する。このように、通常動作時に温度変化が生じた場合でも、再度、キャリブレーションを行う必要性が無くなるため、結果として、キャリブレーション時間の短縮が実現可能になる。
【００６５】
＜方式４＞バイアス電流に応じた粗調容量および電源電圧の切り替え方式［２］
方式４を用いた代表的な実施の形態による他の高周波信号処理装置は、方式２と同様の構成を用いて、制御回路が方式１と方式２を組み合わせたようなキャリブレーションを実行するものである。制御回路は、方式２のようなキャリブレーションによって、可変バイアス量と可変電圧量との関係を探索し、保持する。さらに、制御回路は、この可変バイアス量と可変電圧量との関係に基づき電源電圧設定信号（ＶＳＥＴ）を制御した状態で、方式１のようなキャリブレーションによって、可変バイアス量と周波数差分量との関係を探索し、保持する。粗調容量と電源電圧の両方を用いてキャリブレーションを行うことで、キャリブレーションの更なる高精度化が実現できる場合がある。
【００６６】
以下、これらの各方式を用いた高周波信号処理装置の更なる詳細について説明する。
【００６７】
（実施の形態１）
本実施の形態１では、前述した方式１を用いた高周波信号処理装置の詳細について説明する。本実施の形態１の高周波信号処理装置は、図２に示した送信用ＰＬＬブロックＰＬＬＢＫｔｘ１を備え、発振回路ＤＣＯのバイアス電流の切り替えに応じて粗調容量設定信号（第１周波数設定信号）ＣＴＲＭを制御することで、バイアス電流の切り替えに伴う突発的な周波数変動を抑制する。まず、この突発的な周波数変動を抑制する際の動作原理について説明する。
【００６８】
図９は、本発明の実施の形態１による高周波信号処理装置において、その動作原理の一例を示す模式図である。図９には、粗調容量設定信号ＣＴＲＭおよび微調容量設定信号ＣＦＩＮＥに対する発振周波数特性の一例が示されている。図９において、例えば、ＣＴＲＭが１００であり、ＣＦＩＮＥがロックポイントＬＰ０で動作している状態を想定する。この状態で、発振回路ＤＣＯのバイアス電流を切り替えた場合、図２の送信用ＰＬＬブロックＰＬＬＢＫｔｘ１は、このバイアス電流の切り替えに伴う周波数変動を相殺するように帰還制御を行う。
【００６９】
ここで、仮に粗調容量設定信号ＣＴＲＭの切り替えを行わない場合、図９に示すように、微調容量設定信号ＣＦＩＮＥは、バイアス電流の切り替えに伴う周波数変動を相殺するため大きく変動し、ΔＶｔｕｎｅ１だけ変動したロックポイントＬＰ１に再収束する。ＰＬＬでは、ＣＦＩＮＥはループフィルタ回路ＤＬＰＦを介した積分制御によって変動するため、ΔＶｔｕｎｅ１が大きいとＬＰ１に到達するまでにある程度の時間を要し、その過渡期間では周波数が目標周波数から大きくずれた状態となる。また、ΔＶｔｕｎｅ１が非常に大きい場合には、再収束自体が困難となり得る。
【００７０】
一方、粗調容量設定信号ＣＴＲＭの切り替えを行う場合、図９に示すように、例えばＣＴＲＭを１００から１０２に切り替えることで、バイアス電流の切り替えに伴う周波数変動の大部分はこのＣＴＲＭの切り替えによって相殺される。その結果、再収束後のロックポイントＬＰ２に到達するまでの微調容量設定信号ＣＦＩＮＥの変動幅（ΔＶｔｕｎｅ２）を非常に小さくすることができる。ΔＶｔｕｎｅ２が小さいため、ＬＰ２に到達するまでの時間が短く、その過渡期間における周波数の目標周波数からのずれ幅も小さくなる。
【００７１】
図１０（ａ）および図１０（ｂ）は、本発明の実施の形態１による高周波信号処理装置において、その作用の一例を示す模式図である。図１０（ａ）において、例えば粗調容量設定信号ＣＴＲＭを１０２に設定した状態でバイアス設定信号ＩＳＥＴを切り替えた場合を想定する。この場合、ＣＴＲＭが１０２のままでは、ＩＳＥＴを切り替えた瞬間に周波数が大きく変動し、これに応じて図１０（ｂ）に示すように、所定の目標周波数の範囲に再収束するまでの時間（所謂セットリング時間）も増大する。一方、図１０（ａ）に示すように、例えばＣＴＲＭを１００に切り替えた場合、ＩＳＥＴを切り替えた瞬間の周波数変動が抑制され、これに応じて図１０（ｂ）に示すように、セットリング時間も短縮できる。
【００７２】
図１１は、本発明の実施の形態１による高周波信号処理装置において、バイアス設定信号に対する発振周波数特性の一例を製造ばらつきを含めて示す概略図である。図１１に示すように、バイアス電流設定信号ＩＳＥＴに対する発振周波数特性は、山状の特性カーブとなるが、この山の頂点に対応するＩＳＥＴのバイアス設定値は、製造プロセスのばらつき（ＳＳ特性、ＴＹＰ特性、ＦＦ特性）に応じて変動する。ＳＳ特性は、ＴＹＰ特性に比べてＭＯＳトランジスタのしきい値電圧が高い場合等に該当し、ＦＦ特性は、ＴＹＰ特性に比べてＭＯＳトランジスタのしきい値電圧が低い場合等に該当する。例えば、ＩＳＥＴがある値に設定された場合、ＴＹＰ特性に比べてＳＳ特性の方がバイアス電流が流れ難くなるため、その分、出力振幅の飽和点（すなわち山の頂点）はＩＳＥＴのバイアス設定値が大きい側に変動する。
【００７３】
図１１において、バイアス設定信号ＩＳＥＴの可変範囲が出力振幅の飽和点（すなわち山の頂点）を超えた領域（ＡＲ２）の場合、ＩＳＥＴと発振周波数との関係はほぼ線形となる。また、ＩＳＥＴの可変範囲が出力振幅の飽和点を超えない領域の場合も同様に、ＩＳＥＴと発振周波数との関係はほぼ線形となる。さらに、ＩＳＥＴの可変範囲が出力振幅が飽和し始める周辺（山の頂点周辺）の領域（ＡＲ１）の場合、近似的に、ＩＳＥＴに対して発振周波数の変動は無いものとして取り扱うことができる。
【００７４】
図１２は、本発明の実施の形態１による高周波信号処理装置において、図２の制御回路の詳細な処理内容の一例を示すフロー図である。図１３は、図１２のフローで作成される補間式の一例を示す説明図である。図１２に示すように、制御回路ＣＴＬは、まず、ＰＬＬ起動時に、図８（ａ）および図８（ｂ）等に示したようなプロセスモニタ部ＰＭを用いて、バイアス設定信号ＩＳＥＴに対する発振周波数特性における山の形状を判別する（Ｓ３０１）。ここでは、プロセスモニタ部ＰＭによって、製造プロセスのばらつきが図１１のＴＹＰ特性と判別された場合を例とし、さらに、ＩＳＥＴの可変範囲が出力振幅の飽和点（すなわち山の頂点）を超えた領域（図１１のＡＲ１）および山の頂点周辺である場合を例とする。
【００７５】
次いで、制御回路ＣＴＬは、製造プロセスのばらつき（ここではＴＹＰ特性）に基づいて、最適なバイアス設定信号ＩＳＥＴのバイアス設定値を２個（Ｂ１，Ｂ２）定める（Ｓ３０２）。最適なＩＳＥＴのバイアス設定値とは、例えば、図１１の線形領域（ＡＲ２）での両端のバイアス設定値である。続いて、ＣＴＬは、一方のバイアス設定値（Ｂ１）を設定し、図５に示したような周波数自動選択部ＡＢＳを用いて粗調容量設定信号（第１周波数設定信号）ＣＴＲＭの最適値（Ｃ１）を取得する。同様に、ＣＴＬは、他方のバイアス設定値（Ｂ２）を設定し、ＡＢＳを用いてＣＴＲＭの最適値（Ｃ２）を取得する（Ｓ３０３〜Ｓ３０６）。
【００７６】
この際に、周波数自動選択部ＡＢＳは、発振周波数の測定回路として機能する。例えば、バイアス設定値Ｂ１で目標周波数に設定する際に最適となる粗調容量設定信号ＣＴＲＭがＣ１であり、バイアス設定値Ｂ２で当該目標周波数に設定する際に最適となるＣＴＲＭがＣ２であった場合、Ｂ１とＢ２との間の可変バイアス量によって生じた周波数差分量を相殺するように、Ｃ１がＣ２に変わったことになる。これは、当該可変バイアス量によって生じた周波数差分量をＣ１とＣ２との間のＣＴＲＭの設定値の差分量によって測定していることを意味する。
【００７７】
なお、Ｓ３０３〜Ｓ３０６の処理は、図２のカウンタ回路（測定回路）ＣＮＴを用いて各バイアス設定値（Ｂ１，Ｂ２）に対する発振周波数を直接測定する処理であってもよい。ただし、本実施の形態１の方式は、粗調容量設定信号ＣＴＲＭの最適値を得ることを目的とするため、このように周波数自動選択部ＡＢＳを介してＣＮＴに測定を行わせ、その周波数の測定結果をＣＴＲＭの設定値として取得する処理を用いる方が、より効率的となる。
【００７８】
続いて、図１２において、制御回路ＣＴＬは、前述した可変バイアス量（Ｂ２−Ｂ１）と、粗調容量設定信号ＣＴＲＭの最適値（Ｃ２−Ｃ１）との関係を補間式（一次関数の近似式）として図２の記憶装置ＬＵＴに保持する（Ｓ３０７）。すなわち、図１１の線形領域（ＡＲ２）の特性を図１３に示すような補間式（一次関数の近似式）ＳＰ１で表す。ＳＰ１は、特に限定はされないが、ＩＮＴを最も近い整数値として、式（１）のように定めることができる。
【００７９】
ＣＴＲＭ＝ＩＮＴ｛｜（Ｃ２−Ｃ１）／（Ｂ２−Ｂ１）｜・（ＩＳＥＴ−Ｂ１）−Ｃ１｝      （１）
なお、記憶装置ＬＵＴ内には、当該補間式をそのまま保持するか、あるいは、当該補間式から求まる結果（すなわちＩＳＥＴとＣＴＲＭの離散値）を最適粗調容量予測テーブルとして保持してもよい。前者の場合、ＬＵＴの記憶容量が低減でき、後者の場合、バイアス設定信号ＩＳＥＴの切り替えの際に逐次演算を行う必要が無いため、粗調容量設定信号ＣＴＲＭの最適値を迅速に定めることができる。
【００８０】
次いで、図１２において、制御回路ＣＴＬは、バイアス設定信号ＩＳＥＴの初期のバイアス設定値でＰＬＬをロックし、通常の動作状態となる（Ｓ３０８）。以降、ＣＴＬは、バイアス設定信号ＩＳＥＴの切り替えが必要となる度に、当該ＩＳＥＴに対応する粗調容量設定信号ＣＴＲＭの設定値を、記憶装置ＬＵＴ内の補間式（あるいは最適粗調容量予測テーブル）に基づいて定める（Ｓ３０９，Ｓ３１０）。そして、ＣＴＬは、ＣＴＲＭの切り替えが必要な場合には、ＩＳＥＴと共に切り替えを行い、必要が無い場合にはＩＳＥＴの切り替えを行う（Ｓ３１１，Ｓ３１２）。
【００８１】
なお、バイアス設定信号ＩＳＥＴの可変範囲が図１１における山の頂点周辺の領域の場合には、周波数変動が小さいため、制御回路ＣＴＬは、図１３に示すように近似的に周波数変動が無いものとして取り扱い、粗調容量設定信号ＣＴＲＭの切り替えを行わない。場合によっては、ＩＳＥＴがこの領域のみで使用されるように設計することで、ＩＳＥＴの可変範囲は減少する（結果的にＰＬＬの低消費電力化が図り難くなる）ものの、Ｓ３０１〜Ｓ３０７に示したようなキャリブレーション自体を省略することができ、ＰＬＬの起動を高速化することができる。
【００８２】
図１４は、図１２の処理を適用した送信用ＰＬＬブロックの時系列的な動作例を示す概略図である。図１４に示すように、送信用ＰＬＬブロックＰＬＬＢＫｔｘ１の起動時には、まず、図１２のＳ３０１〜Ｓ３０６の処理に伴い、周波数自動選択部ＡＢＳによる処理が最低２回（ＡＢＳ１，ＡＢＳ２）行われる。次いで、図１２のＳ３０８の処理により、ＰＬＬＢＫｔｘ１の通常のロックに伴うＡＢＳの処理が行われる。その後は、図１２のＳ３１１の処理により、バイアス設定信号ＩＳＥＴの切り替えが生じる度に粗調容量設定信号ＣＴＲＭの切り替えが行われる。
【００８３】
以上、本実施の形態１の高周波信号処理装置を用いることで、例えば、次のような効果が得られる。まず、図１４のＳ３１１に示したバイアス設定信号ＩＳＥＴの切り替えの際には、併せて粗調容量設定信号ＣＴＲＭの切り替えを行っているため、図９や図１０（ａ）および図１０（ｂ）で述べたように、ＩＳＥＴの切り替えに伴う突発的な発振周波数の変動が抑制され、セットリング時間の短縮が実現可能になる。
【００８４】
さらに、図１４のＳ３０１〜Ｓ３０６に対応するキャリブレーションの時間（言い換えればＰＬＬの起動時間）を短縮することができる。すなわち、例えば特許文献１のような方式を用いる場合には、Ｓ３０１〜Ｓ３０６の処理において、ＩＳＥＴの選択肢の数だけ周波数自動選択部ＡＢＳによる処理を実行する必要があるが、本実施の形態１では、図１３に示したように補間式を用いることで、ＡＢＳによる処理を数回（例えば２回）行えばよい。ＡＢＳによる処理は、例えば１回当たりに２５μｓ程度要する場合があるため、その処理回数を低減することでキャリブレーションの時間を大幅に短縮できる。その結果、ＩＳＥＴの選択肢の数を容易に増加させることができ、高周波信号処理装置の更なる低消費電力化が図れる。
【００８５】
なお、図１２のＳ３０１におけるプロセスモニタ部ＰＭの処理は、製造プロセスのばらつきを判別できる処理であればよく、必ずしも、図８（ａ）および図８（ｂ）の処理に限定されるものではない。
【００８６】
（実施の形態２）
本実施の形態２では、前述した実施の形態１の高周波信号処理装置の限定例について説明する。本実施の形態２の高周波信号処理装置は、前述した実施の形態１の高周波信号処理装置と同様の構成および動作を備え、プロセスモニタ部ＰＭの処理を前述した図８（ａ）および図８（ｂ）の処理に限定したものとなっている。
【００８７】
プロセスモニタ部ＰＭが図８（ａ）および図８（ｂ）の処理を行う場合、図１２のＳ３０１の処理の段階で、２点のバイアス電流（図８（ｂ）のＩ４，Ｉ７）に対する発振周波数の測定が行われることになる。例えば、この２点のバイアス電流での測定結果に基づいて製造プロセスのばらつきが図１１のＴＹＰ特性と判別され、さらに、この２点のバイアス電流が図１１の線形領域（ＡＲ２）の両端（すなわち図１３のバイアス設定値Ｂ１，Ｂ２）に設定されていた場合、図１２のＳ３０３〜Ｓ３０６の処理を省略することができる。
【００８８】
すなわち、図１２のＳ３０３〜Ｓ３０６のキャリブレーションの処理は、Ｓ３０１のプロセスモニタの処理と兼用されるため、当該キャリブレーションに要する時間は実質的にゼロとなる。なお、仮に、製造プロセスのばらつきが図１１のＳＳ特性やＦＦ特性であった場合でも、さらに発振周波数の測定を行うバイアス電流を１点追加することで、バイアス設定信号ＩＳＥＴと粗調容量設定信号（第１周波数設定信号）ＣＴＲＭとの関係を、補間によって規定できるようになる場合がある。例えば、図８（ｂ）において、ＳＳ特性（Ｖｔｈが高い）の場合、Ｉ７よりも右側のバイアス電流での測定を１点追加すればよく、ＦＦ特性（Ｖｔｈが低い）の場合、Ｉ４よりも左側のバイアス電流での測定を１点追加すればよい。
【００８９】
これによって、図８（ａ）および図８（ｂ）とは異なる処理を行うプロセスモニタ部を用いる場合と比較して、図１４のＳ３０１〜Ｓ３０６のキャリブレーションに要する時間を短縮することが可能になる。なお、ここでは、プロセスモニタ部ＰＭは、バイアス電流（実際にはバイアス設定信号ＩＳＥＴ）の変動量（すなわち可変バイアス量）に対する発振回路の周波数差分量を図２のカウンタ回路ＣＮＴを介して測定している。実施の形態１でも述べたように、ＣＮＴによる発振周波数の測定と周波数自動選択部ＡＢＳによる粗調容量設定信号（第１周波数設定信号）ＣＴＲＭの探索処理は、実質的に等価であり、当該周波数差分量が判明すれば、これに基づいてＣＴＲＭの設定値も判明する。
【００９０】
（実施の形態３）
本実施の形態３では、前述した方式２を用いた高周波信号処理装置の詳細について説明する。本実施の形態３の高周波信号処理装置は、バイアス電流の切り替えに伴う突発的な周波数変動を、発振回路および／またはバッファ回路の電源電圧を制御することで抑制する。
【００９１】
図１５は、本発明の実施の形態３による高周波信号処理装置において、その送信用ＰＬＬブロックの詳細な構成例を示すブロック図である。図１５に示す送信用ＰＬＬブロックＰＬＬＢＫｔｘ２は、図２に示した送信用ＰＬＬブロックＰＬＬＢＫｔｘ１と比較して、バッファ回路ＢＦと、電源回路（例えば所謂シリーズレギュレータ）ＬＤＯ１，ＬＤＯ２とが追加された構成となっている。ＢＦは、発振回路ＤＣＯの発振出力信号（第１発振出力信号）が入力され、それをバッファリングしたのち発振出力信号（第２発振出力信号）ＣＫｏｕｔを出力する。ＬＤＯ１は、ＤＣＯに電源電圧ＶＤＤ１を供給し、ＬＤＯ２は、ＢＦに電源電圧ＶＤＤ２を供給する。ＶＤＤ１，ＶＤＤ２の大きさは、制御回路ＣＴＬが出力する電源電圧設定信号ＶＳＥＴに基づいて制御される。なお、これ以外の構成に関しては図２と同様であるため、詳細な説明は省略する。
【００９２】
ここでは、例えば、バイアス設定信号ＩＳＥＴの可変範囲が前述した図１１における領域（ＡＲ２）である場合を想定する。図１１に示したように、ＩＳＥＴの増大に伴い出力振幅が飽和点を超えた領域（ＡＲ２）での発振周波数の低下現象は、電源クリップによる高調波成分の増加が原因であることがわかっている。そのため、飽和点を超えた領域でＩＳＥＴを可変制御する場合、ＩＳＥＴの増加に併せて出力振幅の飽和の原因となっている発振回路ＤＣＯの電源電圧ＶＤＤ１および／またはバッファ回路ＢＦの電源電圧ＶＤＤ２を増加させることで、高調波成分の発生を抑制することができる。その結果、図１６（ａ）および図１６（ｂ）に示すように、ＩＳＥＴの変化に対する発振周波数の特性をフラットにすることが可能になる。
【００９３】
図１６（ａ）および図１６（ｂ）は、本発明の実施の形態３による高周波信号処理装置において、その動作原理の一例を示す模式図である。図１６（ａ）には、バイアス設定信号ＩＳＥＴに対する発振周波数特性の一例が示されている。当該特性は、これまでにも述べたように、山状の特性カーブとなる。電源電圧設定信号ＶＳＥＴを用いて電源電圧ＶＤＤ１および／またはＶＤＤ２を増加させると、出力振幅が飽和し難くなるため、山の頂点がＩＳＥＴのバイアス設定値が増大する側に推移する。したがって、ＩＳＥＴのバイアス設定値の増大と共に、ＶＤＤ１および／またはＶＤＤ２を増加させれば、ＩＳＥＴに対する動作点を山状の特性カーブ上のほぼ同じ位置に保つことができる。
【００９４】
例えば、図１６（ａ）の例では、バイアス設定信号ＩＳＥＴをバイアス設定値（Ｂ１）を起点に順に増加させていき、発振周波数の低下量が予め定めた所定の範囲を超えた場合に電源電圧設定信号ＶＳＥＴを所定の可変電圧量だけ制御することで、発振周波数の低下量を相殺することができる。その結果、図１６（ｂ）に示しように、理想的には、ＩＳＥＴに対する発振周波数特性をフラット（すなわちＩＳＥＴに対する発振周波数の感度をゼロ）にすることができる。本実施の形態３では、この所定の可変電圧量をキャリブレーションによって探索する。
【００９５】
図１７は、本発明の実施の形態３による高周波信号処理装置において、図１５の制御回路の詳細な処理内容の一例を示すフロー図である。図１７に示すように、制御回路ＣＴＬは、まず、プロセスモニタ部ＰＭを用いて製造ばらつきを判別し（Ｓ４０１）、これに基づいて山の頂点付近に対応するバイアス設定信号ＩＳＥＴのバイアス設定値（Ｂ１）を決定する（Ｓ４０２）。次いで、ＣＴＬは、バイアス設定値（Ｂ１）で周波数自動選択部ＡＢＳを用いた処理を行い、最適な粗調容量設定信号（第１周波数設定信号）ＣＴＲＭの設定値を取得する（Ｓ４０３）。
【００９６】
続いて、制御回路ＣＴＬは、バイアス設定信号ＩＳＥＴのバイアス設定値（ディジタルコード）を１ビット増加させ、周波数自動選択部ＡＢＳを用いた処理を行い、最適な粗調容量設定信号ＣＴＲＭの設定値を取得する（Ｓ４０４，Ｓ４０５）。ここで、Ｓ４０３とＳ４０５とで得られたＣＴＲＭの設定値が変化した場合、ＣＴＬは、このＣＴＲＭの設定値の変化が相殺されるまで、電源電圧設定信号ＶＳＥＴの電圧設定値（ディジタルコード）を１ビット増加させる処理とＡＢＳを用いてＣＴＲＭの設定値を取得する処理とを繰り返す（Ｓ４０６〜Ｓ４０８）。ＣＴＬは、ＣＴＲＭの設定値の変化が無い場合（あるいは相殺された場合）には、その際のＶＳＥＴの電圧設定値を記憶装置ＬＵＴに記録する（Ｓ４０９）。次いで、ＣＴＬは、ＩＳＥＴのバイアス設定値が最大値に到達したか否かを判別し（Ｓ４１０）、最大値に未達の場合には、Ｓ４０４〜４０９の処理を更に繰り返す。
【００９７】
その結果、バイアス設定信号ＩＳＥＴに対する発振周波数特性をフラットにするための電源電圧設定信号ＶＳＥＴの電圧設定値が記憶装置ＬＵＴに最適電源電圧予測テーブルとして保持される。次いで、制御回路ＣＴＬは、ＩＳＥＴの初期のバイアス設定値でＰＬＬをロックし、通常の動作状態となる（Ｓ４１１）。以降、ＣＴＬは、ＩＳＥＴの切り替えが必要となる度に、当該ＩＳＥＴに対応するＶＳＥＴの設定値を、ＬＵＴ内の最適電源電圧予測テーブルに基づいて定める（Ｓ４１２，Ｓ４１３）。そして、ＣＴＬは、ＶＳＥＴの切り替えが必要な場合には、ＩＳＥＴと共に切り替えを行い、必要が無い場合にはＩＳＥＴの切り替えを行う（Ｓ４１４，Ｓ４１５）。
【００９８】
なお、ここでは、図５（ａ）および図５（ｂ）に示したように、周波数自動選択部ＡＢＳを介してカウンタ回路ＣＮＴに測定を行わせ、粗調容量設定信号ＣＴＲＭの設定値を取得することで発振周波数の測定を行った。ただし、実施の形態１等の場合と同様に、ＡＢＳを用いずに、ＣＮＴに発振周波数の測定を直接行わせることも可能である。例えば、図１７のＳ４０６において、ＡＢＳを用いる場合には、ＣＴＲＭの分解能で発振周波数の一致・不一致を判定することになるが、ＣＮＴに測定を直接行わせる場合には、測定分解能を更に高めた状態で一致・不一致を判定できるため、より最適なＶＳＥＴの電圧設定値を探索することが可能になる。
【００９９】
この場合、一致・不一致の判定は、例えば、発振周波数の差分（周波数差分量）が予め定めた所定の範囲内（ゼロに近い範囲内）である場合に一致とすることができる。また、別の方式として、一致・不一致を判定するのではなく、例えば、電源電圧設定信号ＶＳＥＴを実際に１ビットずつ変化させながら発振周波数の測定を行い、周波数差分量が極小点となるＶＳＥＴの電圧設定値を探索するような方式でもよい。なお、図１７のＳ４０１におけるプロセスモニタ部ＰＭの処理は、製造プロセスのばらつきを判別できる処理であればよく、必ずしも、図８（ａ）および図８（ｂ）の処理に限定されるものではない。
【０１００】
図１８は、図１７の処理を適用した送信用ＰＬＬブロックの時系列的な動作例を示す概略図である。図１８に示すように、送信用ＰＬＬブロックＰＬＬＢＫｔｘ２の起動時には、まず、図１７のＳ４０１〜Ｓ４１０の処理に伴い、周波数自動選択部ＡＢＳによる処理が複数回（ＡＢＳ１〜ＡＢＳｎ）行われる。次いで、図１７のＳ４１１の処理により、ＰＬＬＢＫｔｘ２の通常のロックに伴うＡＢＳの処理が行われる。その後は、図１７のＳ４１４の処理により、バイアス設定信号ＩＳＥＴの切り替えが生じる度に電源電圧設定信号ＶＳＥＴ（電源電圧ＶＤＤ１および／またはＶＤＤ２）の切り替えが行われる。
【０１０１】
以上、本実施の形態３の高周波信号処理装置を用いることで、例えば、次のような効果が得られる。まず、図１８のＳ４１４に示したバイアス設定信号ＩＳＥＴの切り替えの際には、併せて電源電圧設定信号ＶＳＥＴの切り替えを行っているため、図１６（ａ）および図１６（ｂ）に示されるように、ＩＳＥＴの切り替えに伴う突発的な発振周波数の変動が抑制され、セットリング時間の短縮が実現可能になる。この際に、ＶＳＥＴによって電源電圧ＶＤＤ１，ＶＤＤ２のいずれを切り替えるかは、そのどちら側（あるいは両方）が出力振幅の飽和の原因となっているかに依る。
【０１０２】
また、電源電圧設定信号ＶＳＥＴの切り替えを用いることで、実施の形態１等で述べた粗調容量設定信号（第１周波数設定信号）ＣＴＲＭの切り替えを用いる場合と比べて、バイアス設定信号ＩＳＥＴの切り替えに伴う突発的な発振周波数の変動をより抑制できる場合がある。例えば、ＣＴＲＭを用いる場合、ＣＴＲＭの分解能によっては、ＣＴＲＭの切り替えを行ったとしてもＩＳＥＴの切り替え前後で微調容量設定信号（第２周波数設定信号）ＣＦＩＮＥがある程度変動する可能性が有るが、ＶＳＥＴの分解能を高めることで、このＣＦＩＮＥの変動量を更に小さくできる場合がある。
【０１０３】
（実施の形態４）
本実施の形態４では、前述した実施の形態３における制御回路の処理内容の変形例について説明する。前述した図１７の処理内容では、バイアス設定信号ＩＳＥＴの各バイアス設定値に対して電源電圧設定信号ＶＳＥＴの電圧設定値を探索しているため、図１８のＳ４０１〜Ｓ４１０に示したキャリブレーションに要する時間が増大する恐れがある。そこで、本実施の形態４では、実施の形態１の場合と同様にして、ＶＳＥＴに対して補間式を用いることで、キャリブレーションに要する時間を短縮する。
【０１０４】
図１９は、本発明の実施の形態４による高周波信号処理装置において、図１５の制御回路の詳細な処理内容の一例を示すフロー図である。図２０は、図１９の処理内容を説明する補足図である。図１９に示すように、制御回路ＣＴＬは、まず、プロセスモニタ部ＰＭを用いて製造プロセスのばらつきを判別し、これに基づいて最適なバイアス設定信号ＩＳＥＴのバイアス設定値を２個（Ｂ１，Ｂ２）定める（Ｓ５０１，Ｓ５０２）。次いで、ＣＴＬは、一方のバイアス設定値（Ｂ１）を設定し、周波数自動選択部ＡＢＳを用いて粗調容量設定信号ＣＴＲＭの最適値（Ｃ１）を取得する（Ｓ５０３，Ｓ５０４）。続いて、ＣＴＬは、他方のバイアス設定値（Ｂ２）を設定し、ＡＢＳを用いてＣＴＲＭの最適値（Ｃ２）を取得する（Ｓ５０５，Ｓ５０６）。
【０１０５】
次に、制御回路ＣＴＬは、取得した粗調容量設定信号ＣＴＲＭの最適値（Ｃ１，Ｃ２）がＣ１＝Ｃ２となるまで、電源電圧設定信号ＶＳＥＴの電圧設定値（ディジタルコード）を１ビット増加させる処理とＡＢＳを用いてＣＴＲＭの最適値（Ｃ２）を再度取得する処理とを繰り返す（Ｓ５０７〜Ｓ５０９）。これによって、図２０に示すように、バイアス設定値（Ｂ１）の場合のＶＳＥＴの電圧設定値（ＶＳＥＴ１）とバイアス設定値（Ｂ２）の場合のＶＳＥＴの電圧設定値（ＶＳＥＴ２）が得られ、その間の差分値となる可変電圧量ΔＶＳＥＴが得られる。続いて、ＣＴＬは、可変バイアス量（Ｂ２−Ｂ１）と、可変電圧量ΔＶＳＥＴとの関係を補間式（一次関数の近似式）として図１５の記憶装置ＬＵＴに保持する（Ｓ５１０）。当該補間式は、特に限定はされないが、例えば、式（２）のように定めることができる。
【０１０６】
ＶＳＥＴ＝ＩＮＴ｛｜ΔＶＳＥＴ／（Ｂ２−Ｂ１）｜・（ＩＳＥＴ−Ｂ１）＋ＶＳＥＴ１｝      （２）
その後、制御回路ＣＴＬは、バイアス設定信号ＩＳＥＴの初期のバイアス設定値でＰＬＬをロックし、通常の動作状態となる（Ｓ５１１）。以降、ＣＴＬは、ＩＳＥＴの切り替えが必要となる度に、当該ＩＳＥＴに対応するＶＳＥＴの設定値を、記憶装置ＬＵＴ内の補間式に基づいて定める（Ｓ５１２，Ｓ５１３）。そして、ＣＴＬは、ＶＳＥＴの切り替えが必要な場合には、ＩＳＥＴと共に切り替えを行い、必要が無い場合にはＩＳＥＴの切り替えを行う（Ｓ５１４，Ｓ５１５）。
【０１０７】
以上、本実施の形態４の高周波信号処理装置を用いることで、実施の形態３で述べた各種効果に加えて、更に、キャリブレーションの時間（言い換えればＰＬＬの起動時間）の短縮が実現可能になる。その結果、バイアス設定信号ＩＳＥＴの選択肢の数を容易に増加させることができ、高周波信号処理装置の更なる低消費電力化が図れる。なお、ここでは、発振周波数の測定を周波数自動選択部ＡＢＳを介して行ったが、実施の形態３の場合と同様にカウンタ回路ＣＮＴを用いて直接行ってもよい。また、記憶装置ＬＵＴ内には、実施の形態１の場合と同様に、補間式の代わりに当該補間式に基づく離散値を記録してもよい。
【０１０８】
（実施の形態５）
本実施の形態５の高周波信号処理装置は、前述した実施の形態１および２に対するキャリブレーション精度の補償と精度向上方法であり、その構成は各実施の形態の構成に従う。ただし、本実施の形態５では、図３の微調用可変容量（第２可変容量）Ｃｆｖの設定値を監視する機能が必要となる。例えば、図３に示すようなディジタル型の発振回路ＤＣＯを用いる場合には、微調容量設定信号ＣＦＩＮＥがディジタルコードで与えられるため、それを単に読み取るだけでＣｆｖの設定値を監視できる。また、アナログ型の発振回路を用いる場合でも、可変容量（所謂バラクタ）の制御電圧をコンパレータ等で判別することで、Ｃｆｖの設定値を監視できる。
【０１０９】
前述した実施の形態１および２のいずれかを用いてバイアス電流の切り替えの際に粗調容量を最適値に切り替えることで、理想的には、バイアス電流の切り替え前後で微調容量設定信号ＣＦＩＮＥの変動幅が最小となる状態を構築できる。ただし、当該変動幅は、最小ではあるが、バイアス電流の切り替え条件等に応じてある程度の値を持つことになる。例えば、バイアス電流の切り替え前後で粗調容量を切り替えずに対応できる場合には、バイアス電流の切り替え前後での周波数変動に応じた分だけＣＦＩＮＥの変動幅が生じる。また、バイアス電流の切り替え前後で粗調容量を切り替えた場合でも、実際には、ある程度のＣＦＩＮＥの変動幅が生じる。
【０１１０】
また、前述したように、理想的には微調容量設定信号ＣＦＩＮＥの変動幅が最小となる状態を構築できるが、実施の形態１および２では線形補間を行っているため、実際には、理想状態からの誤差が生じる。さらに、このＣＦＩＮＥの変動幅は、仮に同じようにバイアス電流の切り替えを行った場合でも、実動作中に生じる温度変化等に応じて時系列的に変化する恐れがある。通常、ＰＬＬは、このような誤差分または変化分を微調容量で調整し、再収束する。
【０１１１】
ここで、ＰＬＬでは、周波数が飛んだとき、ループが再収束を始めるため、微調容量設定信号ＣＦＩＮＥが大きく変化する。このときのＣＦＩＮＥの変化量（ΔＣＦＩＮＥ）が大きくなるほど、ロックが外れてしまう可能性が高まり、ロックが外れない場合でも再収束を完了するまでの時間（すなわちセットリング時間）が遅くなる。このような問題は、例えば、ΔＣＦＩＮＥが、前述した線形補間に伴う理想状態からの誤差に伴い増加した場合や、あるいは、温度変化等に応じて時系列的に増加傾向にあるような場合に生じ得る。
【０１１２】
そこで、本実施の形態５では、各実施の形態１および２におけるキャリブレーションの後の通常動作の段階で、図２１に示すような処理を実行する。図２１は、本発明の実施の形態５による高周波信号処理装置において、その処理内容の一例を示すフロー図である。当該処理内容は、例えば、図２の制御回路ＣＴＬによって実行される。図２１に示すように、ＣＴＬは、通常動作（Ｓ６０１）においてバイアス電流（バイアス設定信号ＩＳＥＴ）の切り替えが生じた際に、その前後の微調容量設定信号ＣＦＩＮＥの設定値を記録し、その差分ΔＣＦＩＮＥ（｜ＣＦＩＮＥ２−ＣＦＩＮＥ１｜）を確認する（Ｓ６０２〜Ｓ６０５）。
【０１１３】
次いで、制御回路ＣＴＬは、ΔＣＦＩＮＥが十分小さい場合は問題ないが、ΔＣＦＩＮＥが想定値よりも大きく、粗調容量で最適化可能と判断された場合は、実施の形態１で述べた記憶装置ＬＵＴ内の最適粗調容量予測テーブルを書き換える（Ｓ６０６）。具体的には、ΔＣＦＩＮＥが正か負かによって粗調容量を増加／減少のどちら側に１ビットずらせばよいかを判別し、そのずらした後の値を最適粗調容量予測テーブルに書き込む。
【０１１４】
図２２（ａ）および図２２（ｂ）は、図２１の処理内容を説明する補足図である。図２２（ａ）の例では、バイアス設定信号ＩＳＥＴの切り替え前後でΔＣＦＩＮＥの変動量が想定値よりも大きいため、粗調容量設定信号ＣＴＲＭを１ビット増加させている。すなわち、当該切り替え後のＩＳＥＴに対応するＣＴＲＭの設定値を記憶装置ＬＵＴ上で書き換える。これにより、図２２（ｂ）に示すように、ＩＳＥＴの切り替えに伴う発振周波数の突発的な変動が抑制される。
【０１１５】
なお、ここでは、最適粗調容量予測テーブルを書き換える方式を用いたが、より安全性を高める場合は、ΔＣＦＩＮＥが想定値よりも大きく変化したことを検出した場合、その切り替えパターンを一時的に使用不能とし、バイアス電流の削減を一時的に行わないようにしてもよい。この場合、その後の適当なタイミングで、再度、実施の形態１および２のいずれかを用いてキャリブレーションを行う。
【０１１６】
（実施の形態６）
本実施の形態６では、前述した方式３を用いた高周波信号処理装置の詳細について説明する。本実施の形態６の高周波信号処理装置は、図１５に示した送信用ＰＬＬブロックＰＬＬＢＫｔｘ２を備え、更に、図１に示したような温度センサＴＭＰを備える。例えば、前述した実施の形態１〜５の高周波信号処理装置を用いた場合、ＰＬＬの起動時に、プロセスモニタを含めたキャリブレーションが行われるが、その後に、温度変化が生じた場合には、当該キャリブレーションの精度が低下する恐れがある。その対策として、例えば、温度がある程度変化する度にプロセスモニタを含めたキャリブレーションを再度行うことが考えられるが、この場合、当該キャリブレーションに伴う余分な時間や余分な消費電力が必要とされる。
【０１１７】
そこで、本実施の形態６では、ＰＬＬの起動時にキャリブレーションを一度行うことで、その後に温度変化が生じた場合でも、キャリブレーションを再度行わずにキャリブレーションの精度を確保できるようにする。図２３は、本発明の実施の形態６による高周波信号処理装置において、図１５の制御回路の詳細な処理内容の一例を示すフロー図である。図２４は、図２３の処理内容を説明する補足図である。
【０１１８】
図２３に示すように、制御回路ＣＴＬは、まず、プロセスモニタによって製造プロセスのばらつきを判別し、バイアス電流（バイアス設定信号ＩＳＥＴ）に対する発振周波数特性が図２４に示すようなＴＹＰ特性となるようにＩＳＥＴに所定のオフセット量を固定的に加える（Ｓ７０１）。更に、ＣＴＬは、温度センサＴＭＰでＰＬＬ起動時の温度を取得し、設計段階で予め記憶装置ＬＵＴ内に実装してある温度補償テーブルを参照して、バイアス電流（ＩＳＥＴ）に対する発振周波数特性が常温時の特性となるように、電源電圧設定信号ＶＳＥＴの電圧設定値を定め、当該電圧設定値に基づき電源電圧ＶＤＤ１および／またはＶＤＤ２を制御する（Ｓ７０２）。
【０１１９】
すなわち、本実施の形態６では、電源電圧設定信号ＶＳＥＴの可変制御を、実施の形態３および４のように発振周波数特性をフラットにするために使用するのではなく、温度を補償するために使用する。この図２３のＳ７０１およびＳ７０２の処理によって、図２４に示すように、バイアス電流（バイアス設定信号ＩＳＥＴ）に対する発振周波数特性がＴＹＰ特性かつ常温特性となるように補正される。例えば、温度が上昇すると、バイアス電流が流れ難くなるため山状の特性カーブはＳＳ特性に近づき、逆に、温度が低下すると、バイアス電流が流れ易くなるため山状の特性カーブはＦＦ特性に近づく。この山状の特性カーブは、例えば図１６（ａ）に示したようにＶＳＥＴによって制御することができるため、ＶＳＥＴによって温度変化を補償できることになる。なお、ここでは、常温特性となるように補正したが、勿論、これに限らず任意の温度特性となるように補正すればよい。
【０１２０】
次いで、図２３に示すように、制御回路ＣＴＬは、Ｓ７０２の後に、図１２のＳ３０３〜Ｓ３０８の処理と同様にして、キャリブレーション（すなわち補間式、最適粗調容量テーブルの作成ならびに保存）と初期バイアス設定値でのＰＬＬロックとを行い、通常動作に移行する（Ｓ７０３〜Ｓ７０８）。その後、ＣＴＬは、バイアス設定信号ＩＳＥＴの切り替えが生じる度に、温度センサＴＭＰを用いて再度温度を取得する（Ｓ７０９，Ｓ７１０）。
【０１２１】
続いて、制御回路ＣＴＬは、図１２の場合と同様にしてキャリブレーション結果（すなわち補間式、最適粗調容量テーブル）に基づき最適な粗調容量設定信号ＣＴＲＭの設定値を定め、これに加えて、温度補償テーブルに基づいて最適な電源電圧設定信号ＶＳＥＴの電圧設定値も定める（Ｓ７１１）。そして、ＣＴＬは、ＣＴＲＭおよび／またはＶＳＥＴの切り替えが必要な場合には、バイアス設定信号ＩＳＥＴの切り替えと共に切り替えを行い、必要が無い場合にはＩＳＥＴの切り替えを行う（Ｓ７１２，Ｓ７１３）。
【０１２２】
以上、本実施の形態６の高周波信号処理装置を用いることで、例えば、次のような効果が得られる。まず、図２３のＳ７０３〜Ｓ７０７におけるキャリブレーション（すなわち補間式、最適粗調容量テーブルの作成ならびに保存）は、Ｓ７０１およびＳ７０２により製造プロセスのばらつきと温度が補償された状態で行われる。これにより、キャリブレーションの精度を高めることが可能になる。また、図２３のＳ７０９〜Ｓ７１３に示したように、通常動作の状態でバイアス設定信号ＩＳＥＴの切り替えを行う際にも、常に、ＴＹＰ特性かつ常温特性に補正された状態で当該キャリブレーション結果に基づく粗調容量設定信号ＣＴＲＭの決定と切り替えが行われる。
【０１２３】
これにより、キャリブレーションを実行する際と、その結果を反映する際とで、常に高精度なキャリブレーション結果が維持されることになる。したがって、バイアス設定信号ＩＳＥＴの切り替えに伴う突発的な発振周波数の変動をより抑制することができ、セットリング時間の短縮が実現可能となる。なお、Ｓ７０３〜Ｓ７０７におけるキャリブレーションの実行の際には、製造プロセスのばらつきと温度が予め補償されているため、バイアス設定値（Ｂ１）やバイアス設定値（Ｂ２）は、予め設計段階で定めた固定値とすることができる。
【０１２４】
さらに、キャリブレーションに要する時間を短縮することが可能になる。すなわち、図２３に示したように、キャリブレーションを一度行えば、それ以降に温度変化が生じた場合でも、キャリブレーションを再度行うことなく、当該温度変化を電源電圧設定信号ＶＳＥＴによって補償することができる。この際に、当該一度のキャリブレーションに伴う実行時間も、実施の形態１等の場合と同様に補間式を用いることで短縮することができる。ただし、仮に特許文献１のように補間式を用いない方式を用いる場合であっても、温度変化に伴うキャリブレーションを削減できる効果は得られる。
【０１２５】
また、温度補償を含めてキャリブレーションを容易化することができる。すなわち、製造プロセスのばらつきと温度変化をそれぞれ別の変数で補償した上でキャリブレーションを実行できるため、キャリブレーションに伴うテーブルを単純化でき、結果的に、キャリブレーションの容易化が図れる。記憶装置ＬＵＴに保持されるテーブルは、予め設計段階で実装したプロセステーブルと、予め設定段階で実装した温度補償テーブルと、キャリブレーション時に作成される最適粗調容量テーブル（または補間式）である。プロセステーブルには、例えば、図８のプロセスモニタ部ＰＭを前提とすると、測定結果となる周波数差に対応する製造プロセスのばらつきの判別結果および当該判別結果毎のバイアス設定信号ＩＳＥＴのオフセット量等が定められている。温度補償テーブルには、温度に対する電源電圧設定信号ＶＳＥＴの電圧設定値等が定められている。
【０１２６】
ここで、比較例として、プロセステーブルと温度補償テーブルの代わりに、例えば、製造プロセスのばらつきと、温度と、これらを補償するバイアス設定信号ＩＳＥＴのオフセット量との関係を規定したテーブルを設計段階で実装することも考えられる。ただし、当該テーブルは、複雑な内容になり得ることに加えて、ＩＳＥＴのオフセット量のみの補償では、十分な精度を確保できない場合もある。本実施の形態６の方式では、テーブルを２つに分けることで、テーブルの内容を単純化でき、また、ＩＳＥＴのオフセット量と電源電圧設定信号ＶＳＥＴの２個の変数を用いて補償を行うことで、補償の精度を向上させることが可能になる。
【０１２７】
（実施の形態７）
本実施の形態７では、前述した方式４を用いた高周波信号処理装置の詳細について説明する。本実施の形態７の高周波信号処理装置は、図１５に示した送信用ＰＬＬブロックＰＬＬＢＫｔｘ２を備え、制御回路が、実施の形態１で述べた図１２の処理と、実施の形態４で述べた図１９の処理とを組み合わせたような処理を行うものとなっている。実施の形態１では、補間式（一次関数の近似式）によって粗調容量設定信号ＣＴＲＭの設定値を定めているため、若干誤差が生じる可能性がある。そこで、本実施の形態７では、実施の形態４の場合と同様の処理を用いて特性カーブの線形性を予め高めた上で、実施の形態１の場合と同様の処理を実行する。
【０１２８】
図２５は、本発明の実施の形態７による高周波信号処理装置において、図１５の制御回路の詳細な処理内容の一例を示すフロー図である。図２６は、図２５に続く処理内容の一例を示すフロー図である。図２７（ａ）および図２７（ｂ）は、図２５および図２６の処理内容を説明する補足図である。図２５および図２６において、制御回路ＣＴＬは、まず、プロセスモニタを実行し（Ｓ７０１）、その結果に基づいてバイアス設定信号ＩＳＥＴのバイアス設定値を３個（Ｂ１〜Ｂ３）決定する（Ｓ７０２）。
【０１２９】
次いで、制御回路ＣＴＬは、バイアス設定値Ｂ１とバイアス設定値Ｂ２との間で、図１９のＳ５０３〜Ｓ５１０と同様の処理によって電圧電圧設定信号ＶＳＥＴの補間式（一次関数の近似式）を作成（Ｓ７０３〜Ｓ７１０）する。さらに、ＣＴＬは、Ｂ２とバイアス設定値Ｂ３との間でも、図１９のＳ５０３〜Ｓ５１０と同様の処理によってＶＳＥＴの補間式（一次関数の近似式）を作成する（Ｓ７１１〜Ｓ７１６）。この際に、Ｂ２に対する周波数自動選択部ＡＢＳの処理は、Ｓ７０３〜Ｓ７１０の段階で既に行われているため省略できる。
【０１３０】
ここで、図２７（ａ）に示すように、バイアス電流（バイアス設定信号ＩＳＥＴ）に対する発振周波数特性の特性カーブは、実際には曲線であるが、実施の形態１では、これを直線とみなして２点間で線形補間を行っている。そこで、前述した図２５のＳ７０３〜Ｓ７１６の処理では、バイアス設定値Ｂ１とバイアス設定値Ｂ２と間と、Ｂ２とバイアス設定値Ｂ３との間でそれぞれ補間式を作成することで予め特性カーブの線形性を高める。なお、線形性を更に高めるために、バイアス設定値を更に追加してもよい。ただし、バイアス設定値が多くなるほどキャリブレーションに要する時間が増大するために、この時間との関係を加味して可能な限り多くのバイアス設定値を定め、互いに隣り合うバイアス設定値の間で線形補間を行うことが望ましい。
【０１３１】
図２５および図２６において、制御回路ＣＴＬは、Ｓ７１６の処理を終えたのち、Ｓ７０１でのプロセスモニタの結果に基づいて、バイアス設定信号ＩＳＥＴのバイアス設定値を２個（Ｂ４，Ｂ５）定める。そして、ＣＴＬは、図２７（ｂ）に示すように、図１２のＳ３０３〜Ｓ３０７と同様の処理によって粗調容量設定信号ＣＴＲＭの補間式（一次関数の近似式）を作成する（Ｓ７１８〜Ｓ７２２）。なお、当該処理は、各バイアス設定値（Ｂ４，Ｂ５）に対して前述した電圧設定信号ＶＳＥＴの補間式（一次関数の近似式）に基づきＶＳＥＴの電圧設定値を適宜設定した状態で行われる。
【０１３２】
続いて、制御回路ＣＴＬは、初期バイアス設定値でのＰＬＬロックを行い、通常動作に移行する（Ｓ７２３）。その後、ＣＴＬは、バイアス設定信号ＩＳＥＴの切り替えが生じる度に、ＶＳＥＴの補間式（一次関数の近似式）および粗調容量設定信号ＣＴＲＭの補間式（一次関数の近似式）に基づいてＶＳＥＴの電圧設定値とＣＴＲＭの設定値を定める（Ｓ７２４，Ｓ７２５）。そして、ＣＴＬは、ＶＳＥＴおよび／またはＣＴＲＭの切り替えが必要な場合には、ＩＳＥＴの切り替えと共に切り替えを行い、必要が無い場合にはＩＳＥＴの切り替えを行う（Ｓ７２６，Ｓ７２７）。
【０１３３】
以上、本実施の形態７の高周波信号処理装置を用いることで、実施の形態１や実施の形態４の場合と比較して、キャリブレーションの精度をより向上させることが可能になる。その結果、バイアス設定信号ＩＳＥＴの切り替えに伴う突発的な発振周波数の変動をより抑制することができ、セットリング時間の短縮が実現可能となる。また、この際には、実施の形態５でも述べたような、線形補間に伴う理想状態からの誤差によって生じ得るロック外れの危険性等も併せて低減できる。
【０１３４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【０１３５】
例えば、ここでは、送信用のＰＬＬに対してバイアス電流の切り替えを行ったが、場合によっては、受信用のＰＬＬに対しても同様にしてバイアス電流の切り替えを行うことが可能である。また、ここでは、携帯電話システム用の高周波信号処理装置に含まれるＰＬＬを例に説明を行ったが、これに限らず、ＰＬＬを備えた装置およびシステムであり、ＰＬＬに複数の電力モードを設定可能な構成であれば、同様に適用して同様の効果が得られる。さらに、例えば、実施の形態７では、実施の形態１と実施の形態４との組合せを示したが、勿論、これに限定されるものではなく、同様にして、実施の形態１および２と、実施の形態３および４とを適宜組み合わせることも可能である。
【符号の説明】
【０１３６】
ＡＢＳ  周波数自動選択部
ＡＤＤ  加算回路
ＡＮＴ  アンテナ
ＡＮＴＳＷ  アンテナスイッチ
ＢＢＩＣ  ベースバンド処理装置
ＢＦ  バッファ回路
Ｃ  容量
ＣＦＩＮＥ  微調容量設定信号（第２周波数設定信号）
ＣＫｏｕｔ  発振出力信号
ＣＫｒｅｆ  基準クロック信号
ＣＮＴ  カウンタ回路（測定回路）
ＣＴＬ  制御回路
ＣＴＲＭ  粗調容量設定信号（第１周波数設定信号）
Ｃｆｖ  微調用可変容量（第２可変容量）
Ｃｔｖ  粗調用可変容量（第１可変容量）
ＤＣＯ  発振回路
ＤＬＰＦ  ループフィルタ回路
ＤＰＦＤ  位相比較回路
ＤＰＸ  デュプレクサ
ＦＢＬＰＵ  帰還ループ回路
ＦＬＴ  フィルタ回路
ＧＮＤ  接地電源電圧
ＨＰＡ  電力増幅装置
ＩＳＥＴ  バイアス設定信号
ＩＳＶ  可変電流源
Ｌ  インダクタ
ＬＣＵ  ＬＣタンク回路
ＬＤＯ  電源回路
ＬＮＡ  ロウノイズアンプ回路
ＬＯ  ローカル信号
ＬＰ  ロックポイント
ＬＰＳＥＴ  ループ設定信号
ＬＵＴ  記憶装置
ＭＩＸ  ミキサ回路
ＭＭＤ  分周回路
ＭＮ  ＮＭＯＳトランジスタ
ＰＡ  電力増幅回路（パワーアンプ回路）
ＰＧＡ  可変利得増幅回路
ＰＬＬＢＫ  ＰＬＬブロック
ＰＭ  プロセスモニタ部
Ｒ  抵抗
ＲＦＩＣ  高周波信号処理装置
ＲＮＧＥＮ  増幅回路（負性抵抗生成回路）
ＲＸＢＫ  受信ブロック
ＳＨＦＴ  位相シフト回路
ＳＰ  補間式（一次関数の近似式）
ＳＷ  スイッチ
ＴＣＸＯ  基準クロック生成装置
ＴＭＰ  温度センサ
ＴＸＢＫ  送信ブロック
ＶＤＤ  電源電圧
ＶＲ  固定電圧
ＶＲＭＰ  送信電力指示信号
ＶＳＥＴ  電源電圧設定信号
【図１】
2014183391.tif 000003
【図２】
2014183391.tif 000004
【図３】
2014183391.tif 000005
【図４】
2014183391.tif 000006
【図５】
2014183391.tif 000007
【図６】
2014183391.tif 000008
【図７】
2014183391.tif 000009
【図８】
2014183391.tif 000010
【図９】
2014183391.tif 000011
【図１０】
2014183391.tif 000012
【図１１】
2014183391.tif 000013
【図１２】
2014183391.tif 000014
【図１３】
2014183391.tif 000015
【図１４】
2014183391.tif 000016
【図１５】
2014183391.tif 000017
【図１６】
2014183391.tif 000018
【図１７】
2014183391.tif 000019
【図１８】
2014183391.tif 000020
【図１９】
2014183391.tif 000021
【図２０】
2014183391.tif 000022
【図２１】
2014183391.tif 000023
【図２２】
2014183391.tif 000024
【図２３】
2014183391.tif 000025
【図２４】
2014183391.tif 000026
【図２５】
2014183391.tif 000027
【図２６】
2014183391.tif 000028
【図２７】
2014183391.tif 000029
【図２８】
2014183391.tif 000030
【図２９】
2014183391.tif 000031