(57)【要約】【課題】光起電素子及びその製造方法を提供する。【解決手段】半導体構成の組合せ及び保護層を備える。半導体構成の組合せは複数の側表面を有し、且つｐ―ｎ接合部、ｎ―ｐ接合部、ｐ―ｉ―ｎ接合部、ｎ―ｉ―ｐ接合部、二重接合部、或いは多重接合部を含む。特に、保護層は半導体構成の組合せの複数の側表面を被覆させて形成される。これにより、保護層は本発明の光起電素子が発生させる誘発電位減衰効果を有効的に抑制させる。【選択図】図１１
2014175661.tif 000002
【特許請求の範囲】
【請求項１】
複数の側表面を有し、ｐ―ｎ接合部、ｎ―ｐ接合部、ｐ―ｉ―ｎ接合部、ｎ―ｉ―ｐ接合部、二重接合部、及び多重接合部により構成されるグループの内から選択される何れか１つの接合部を含む半導体構成の組合せと、
前記複数の側表面を被覆させて形成され、且つ光起電素子が発生させる誘発電位減衰効果を抑制させるための第一保護層を備えることを特徴とする光起電素子。
【請求項２】
前記第一保護層の構成は酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、及び上述の化合物の混合物により構成されるグループの内の何れか１つから選択されることを特徴とする、請求項１に記載の光起電素子。
【請求項３】
前記第一保護層を被覆させて形成される第二保護層を更に備え、前記第二保護層の構成は窒化シリコン、酸窒化シリコン、及び上述の化合物の混合物により構成されるグループの内の何れか１つから選択されることを特徴とする、請求項２に記載の光起電素子。
【請求項４】
前記半導体構成の組合せは表の表面及び前記表の表面に対する裏の表面を更に有し、前記表の表面には粗化処理が施され、前記第一保護層は前記表の表面の辺縁まで延出されると共に前記裏の表面の辺縁まで延出され、
前記光起電素子は、
前記表の表面に形成されると共に前記表の表面の辺縁の前記第一保護層を被覆させて延出される反射防止層と、
前記反射防止層に形成され、前記表の表面と共にオーム接触を形成させる正極と、
前記裏の表面に形成される少なくとも１つの裏面バス電極と、
前記裏の表面に形成されると共に前記裏の表面を被覆させて前記少なくとも１つの裏面バス電極以外の領域を形成させるバック接点を更に備えることを特徴とする、請求項２または３に記載の光起電素子。
【請求項５】
前記半導体構成の組合せは表の表面及び前記表の表面に対する裏の表面を更に有し、前記表の表面には粗化処理が施され、前記第一保護層は前記表の表面を被覆させて延出され、且つ前記裏の表面の辺縁まで延出され、
前記光起電素子は、
前記表の表面を覆う前記第一保護層を被覆させて形成される反射防止層と、
前記反射防止層に形成され、前記表の表面と共にオーム接触を形成させる正極と、
前記裏の表面に形成される少なくとも１つの裏面バス電極と、
前記裏の表面に形成されると共に前記裏の表面を被覆させて前記少なくとも１つの裏面バス電極以外の領域を形成させるバック接点を更に備えることを特徴とする、請求項２から４の何れか１項に記載の光起電素子。
【請求項６】
前記半導体構成の組合せは表の表面及び前記表の表面に対する裏の表面を更に有し、前記表の表面には粗化処理が施され、前記第一保護層は前記表の表面の辺縁まで延出され、且つ前記裏の表面を被覆させて延出され、
前記光起電素子は、
前記表の表面に形成されると共に前記表の表面の辺縁の前記第一保護層を被覆させて延出される反射防止層と、
前記反射防止層に形成され、前記表の表面と共にオーム接触を形成させる正極と、
前記第一保護層に形成され、前記裏の表面と共にオーム接触を形成させる少なくとも１つの裏面バス電極と、
前記第一保護層を被覆させて形成され且つ前記少なくとも１つの裏面バス電極を被覆させないバック接点を更に備えることを特徴とする、請求項２から５の何れか１項に記載の光起電素子。
【請求項７】
前記半導体構成の組合せは表の表面及び前記表の表面に対する裏の表面を更に有し、前記表の表面には粗化処理が施され、前記第一保護層は前記表の表面を被覆させて延出され、且つ前記裏の表面を被覆させて延出され、また、前記光起電素子は、
前記表の表面を被覆させる前記第一保護層を被覆させて形成される反射防止層と、
前記反射防止層に形成され、前記表の表面と共にオーム接触を形成させる正極と、
前記第一保護層に形成され、前記裏の表面と共にオーム接触を形成させる少なくとも１つの裏面バス電極と、
前記第一保護層を被覆させて形成され且つ前記少なくとも１つの裏面バス電極は被覆させないバック接点を更に備えることを特徴とする、請求項２から６の何れか１項に記載の光起電素子。
【請求項８】
半導体構成の組合せは複数の側表面を有すると共にｐ―ｎ接合部、ｎ―ｐ接合部、ｐ―ｉ―ｎ接合部、ｎ―ｉ―ｐ接合部、二重接合部、及び多重接合部により構成されるグループの内から選択される何れか１つの接合部からなる、半導体構成の組合せの準備工程と、
前記複数の側表面を被覆させ、且つ光起電素子が発生させる誘発電位減衰効果を抑制させる第一保護層を形成させる工程を含むことを特徴とする光起電素子の製造方法。
【請求項９】
前記第一保護層の構成は酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、及び上述の化合物の混合物により構成されるグループの内の何れか１つから選択されることを特徴とする、請求項８に記載の光起電素子の製造方法。
【請求項１０】
前記第一保護層を被覆させ、窒化シリコン、酸窒化シリコン、及び上述の化合物の混合物により構成されるグループの内の何れか１つから選択される、第二保護層を形成させてる工程を更に含むことを特徴とする、請求項９に記載の光起電素子の製造方法。
【請求項１１】
前記半導体構成の組合せは表の表面及び前記表の表面に対する裏の表面を更に有し、また、
前記表の表面に粗化処理を施す工程と、
前記第一保護層を前記表の表面の辺縁まで延出させ、且つ前記第一保護層を前記裏の表面の辺縁まで延出させる工程と、
反射防止層を前記表の表面に形成させ、前記表の表面の辺縁の前記第一保護層を被覆させて延出させる工程と、
正極を前記反射防止層に形成させ、且つ前記正極と前記表の表面と共にオーム接触を形成させる工程と、
少なくとも１つの裏面バス電極を前記裏の表面に形成させる工程と、
バック接点を前記裏の表面に形成させ、前記裏の表面を被覆させて前記少なくとも１つの裏面バス電極以外の領域を形成させる工程を更に含むことを特徴とする、請求項９または１０に記載の光起電素子の製造方法。
【請求項１２】
前記半導体構成の組合せは表の表面及び前記表の表面に対する裏の表面を更に有し、また、
前記表の表面に粗化処理を施す工程と、
前記第一保護層を延出させて前記表の表面を被覆させ、前記第一保護層を前記裏の表面の辺縁まで延出させる工程と、
反射防止層を形成させて前記表の表面を被覆させる前記第一保護層を被覆させる工程と、
正極を前記反射防止層に形成させ、且つ前記正極と前記表の表面と共にオーム接触を形成させる工程と、
少なくとも１つの裏面バス電極を前記裏の表面に形成させる工程と、
バック接点を前記裏の表面に形成させ、前記裏の表面を被覆させて前記少なくとも１つの裏面バス電極以外の領域を形成させる工程を更に含むことを特徴とする、請求項９から１１の何れか１項に記載の光起電素子の製造方法。
【請求項１３】
前記半導体構成の組合せは表の表面及び前記表の表面に対する裏の表面を更に有し、また、
前記表の表面に粗化処理を施す工程と、
前記第一保護層を前記表の表面の辺縁まで延出させ、且つ前記第一保護層を延出させて前記裏の表面を被覆させる工程と、
反射防止層を前記表の表面に形成させ、前記表の表面の辺縁の前記第一保護層を被覆させて延出させる工程と、
正極を前記反射防止層に形成させ、且つ前記正極と前記表の表面と共にオーム接触を形成させる工程と、
少なくとも１つの裏面バス電極を前記第一保護層に形成させ、前記少なくとも１つの裏面バス電極と前記裏の表面と共にオーム接触を形成させる工程と、
バック接点を形成させて前記第一保護層を被覆させ、前記少なくとも１つの裏面バス電極は被覆させない工程を更に含むことを特徴とする、請求項９から１２の何れか１項に記載の光起電素子の製造方法。
【請求項１４】
前記半導体構成の組合せは表の表面及び前記表の表面に対する裏の表面を更に有し、
前記表の表面に粗化処理を施す工程と、
前記第一保護層を延出させて前記表の表面を被覆させ、且つ前記第一保護層を延出させて前記裏の表面を被覆させる工程と、
反射防止層を形成させて前記表の表面を被覆させる前記第一保護層を被覆させる工程と、
正極を前記反射防止層に形成させ、且つ前記正極と前記表の表面と共にオーム接触を形成させる工程と、
少なくとも１つの裏面バス電極を前記第一保護層に形成させ、前記少なくとも１つの裏面バス電極と前記裏の表面と共にオーム接触を形成させる工程と、
バック接点を形成させて前記第一保護層を被覆させ、前記少なくとも１つの裏面バス電極は被覆させない工程を更に含むことを特徴とする、請求項９から１３の何れか１項に記載の光起電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発生誘発電位減衰(potential-induced degradation、 PID)効果を有効的に抑制させる光起電素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＰＩＤ効果が光起電素子及び光起電素子が装設されるモジュールの信頼性に与える問題は日増しに重要になっている。光起電素子の製造メーカーは皆、ＰＩＤ効果の発生を抑制させる光起電素子及び光起電素子が装設されるモジュールの開発に注力している。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＰＩＤ効果は２００５年にサンパワー社がｎ型態シリコンベース光起電素子中から最初に発見した。しかしながら、装設モジュールが長時間高温下におかれ、湿度の高い環境で高電圧で使用するとガラスや装設材料の間に漏電が発生し、大量の電荷が光起電素子の表面に集中し、光起電素子の表面の効果が劣化し、光起電素子の機能特性、充填比(FF)、短絡電流密度(JSC)、開路電圧(VOC)等が急激に低下し、装設モジュールの機能が設計時よりも低下する。減衰を引き起こすこれらの現象は誘発電位減衰(PID)効果と称される。
【０００４】
シリコンベース光起電素子は、従来の技術ではＳｉＮＸ反射防止層の屈折率を調整させることでＰＩＤ効果の抑制を達成させる。然しながら、前述の方法は反射防止層自体の効果を犠牲にするため、反射防止層での反射率が高まる。また、前記の方法は他の型態の光起電素子には適用出来ない。
【０００５】
また、関連する文献では誘発電位減衰効果の一般的な区分は以下の３種に分類されている。第１は半導体材料の表面の活性領域への影響である。第２は半導体の接合部の性能の減衰及び分流現象である。第３は電解腐食及び金属導電イオンの転移である。一般的には、ＰＩＤ効果の多くは光起電素子の辺縁から発生する。故に、光起電素子及び光起電素子モジュールはＰＩＤ効果の発生を如何に抑制させるか、特に光起電素子の辺縁から発生するＰＩＤ効果を抑制させ、光起電素子の耐用年数を延長させる方法を本分野の専門家達が研究を続けている。
【０００６】
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の光起電素子及びその製造方法の提案に到った。
【０００７】
本発明は、このような従来の問題に鑑みてなされたものである。上記課題解決のため、本発明は、ＰＩＤ効果の発生を有効的に抑制させる光起電素子及びその製造方法を提供することを主目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明に係る光起電素子は、
複数の側表面を有し、ｐ―ｎ接合部、ｎ―ｐ接合部、ｐ―ｉ―ｎ接合部、ｎ―ｉ―ｐ接合部、二重接合部、及び多重接合部により構成されるグループの内から選択される何れか１つの接合部を含む半導体構成の組合せと、前記複数の側表面を被覆させて形成され、且つ前記光起電素子が発生させる誘発電位減衰効果を抑制させるための第一保護層を備えることを特徴とする。
【０００９】
さらに、本発明に係る光起電素子は第二保護層を更に備える。第二保護層は第一保護層を被覆させて形成される。
【００１０】
また、本発明の実施形態に係る光起電素子の製造方法については、まず半導体構成の組合せを準備する。半導体構成の組合せは複数の側表面を有し、またｐ―ｎ接合部、ｎ―ｐ接合部、ｐ―ｉ―ｎ接合部、ｎ―ｉ―ｐ接合部、二重接合部、多重接合部、或いは他の型態の接合部を備える。最後に、本発明の方法は第一保護層を形成させ、半導体構成の組合せの複数の側表面を被覆させる。
【発明の効果】
【００１１】
本発明によれば、半導体構成の組合せの複数の側表面を被覆させる第一保護層による本発明の光起電素子が発生させるＰＩＤ効果の有効的に抑制が得られる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一好ましい実施形態に係る光起電素子を説明する断面模式図である。
【図２】本発明の一好ましい実施形態に係る光起電素子の製造方法を説明する断面模式図である。
【図３】本発明の一好ましい実施形態に係る光起電素子の製造方法を説明する断面模式図である。
【図４】本発明の第１範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図５】本発明の第１範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図６】本発明の第１範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図７】本発明の第１範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図８】本発明の第２範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図９】本発明の第２範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図１０】本発明の第３範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図１１】本発明の第３範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図１２】本発明の第４範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【図１３】本発明の第４範例のシリコンベース光起電素子の製造方法を説明する断面模式図である。
【発明を実施するための形態】
【００１３】
本発明における好適な実施の形態について、添付図面を参照して説明する。尚、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
【００１４】
図１に示す光起電素子１は半導体構成の組合せ１０及び第一保護層１２を備える。半導体構成の組合せ１０は複数の側表面１０２を有し、且つｐ―ｎ接合部、ｎ―ｐ接合部、ｐ―ｉ―ｎ接合部、ｎ―ｉ―ｐ接合部、二重接合部、多重接合部、或いは他の型態の接合部を備える。つまりは、本発明の光起電素子１は単結晶シリコンの光起電素子、擬似単結晶シリコンの光起電素子、多結晶シリコンの光起電素子、ヒ化ガリウムの光起電素子、薄膜アモルファスシリコンの光起電素子、薄膜微結晶(μ-Si)の光起電素子、薄膜硫化カドミウム(CdS)の光起電素子、薄膜アンチモン化カドミウム(CdTe)の光起電素子、薄膜セレン化銅インジウム(CuInSe2、 CIS)の光起電素子、薄膜セレン化ガリウムインジウム銅(Cu(In、Ga)Se2、 CIGS)の光起電素子、薄膜染料増感(DSSC)の光起電素子等の様々な型態の光起電素子が適用可能である。図１では、半導体構成の組合せ１０は接合部１０４を代表として図示する。
【００１５】
特に、第一保護層１２は半導体構成の組合せ１０の複数の側表面１０２を被覆させて形成される。これにより、第一保護層１２は本発明の光起電素子１が発生させる誘発電位減衰効果を有効的に抑制させる。
【００１６】
好適な実施の形態では、第一保護層１２の構成は酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、或いは他の金属酸化物ないしは上述の化合物の混合物である。
【００１７】
好適な実施の形態では、第一保護層１２の厚さは約０.２〜１００ｎｍである。
【００１８】
さらに、図１に示すように、本発明の光起電素子１は第二保護層１４を更に備える。第二保護層１４は第一保護層１２を被覆させて形成される。
【００１９】
好適な実施の形態では、第二保護層１４の構成は窒化シリコン、酸窒化シリコン、或いは上述の化合物の混合物である。
【００２０】
図２ないし図３は、本発明の具体的な一好ましい実施形態に係わる図１に示すような光起電素子の製造方法の断面模式図である。
【００２１】
まず、本発明の方法は半導体構成の組合せ１０を準備し、半導体構成の組合せ１０は複数の側表面１０２を有し、且つｐ―ｎ接合部、ｎ―ｐ接合部、ｐ―ｉ―ｎ接合部、ｎ―ｉ―ｐ接合部、二重接合部、多重接合部、或いは他の型態接合部を備える。図２では、半導体構成の組合せ１０は接合部１０４を代表として図示する（図２参照）。
【００２２】
最後に、本発明の方法は第一保護層１２を形成させ、半導体構成の組合せ１０の複数の側表面１０２を被覆させる（図３参照）。
【００２３】
さらに、本発明の方法は第一保護層１２を被覆させる第二保護層１４を形成させ、図１に示す光起電素子１の構造を完成させる。
【００２４】
以下、幾つかの範例を詳述し、本発明の光起電素子１及びその製造方法をシリコンベース光起電素子の構造及びその製造方法に実施する方法について説明する。
【００２５】
図４ないし図７は、本発明の第１範例のシリコンベース光起電素子の製造方法及び構造の断面模式図である。
【００２６】
図４によれば、まず、本発明の方法は半導体構成の組合せ１０を準備し、半導体構成の組合せ１０は複数の側表面１０２、表の表面１０６、及び表の表面１０６に対する裏の表面１０８を有する。図４では、半導体構成の組合せ１０に接合部１０４を代表として図示する。第一導電型態を有するシリコンベース材１０１を備える半導体構成の組合せ１０を準備し、シリコンベース材１０１は単結晶シリコンベース材、擬似単結晶シリコンベース材、或いは多結晶シリコンベース材等でもよい。シリコンベース材１０１の厚さは約１５０マイクロメートル〜２２０マイクロメートルであり、但し、この範囲に限定されない。
【００２７】
半導体構成の組合せ１０は接合部１０４を更に備え、接合部１０４の型態は上述のとおりであり、再述はしない。
【００２８】
なお、図４に示すように、本発明の方法は表の表面１０６には粗化(texturing)処理が施される。即ち、表の表面１０６は粗化表面である。表の表面１０６の粗化は酸やアルカリエッチングにより、表の表面１０６に大きさの不均一なピラミッド型(pyramid texture)構造を形成させる。表の表面１０６は入光面となり、粗化された表の表面１０６は入射光の反射率を有効的に低下させる。
【００２９】
よくある表面粗化技術はＶ字型溝部或いはピラミッド型構造を形成させ、これら粗化表面の粗度は数センチメートルから数マイクロメートルのサイズである。光起電素子に対する光電変換効率を維持するため、光起電素子の入射表面の粗度をナノメートルサイズまで高めた技術が既に開発されている。これら光起電素子の入射表面はナノスケールの柱が分布する構造になり、これらナノスケールの柱構造は非常に高い根入幅比を有する(深さ~１・m、幅~１００ｎｍ)。ナノメートルサイズで粗化された入射表面を有する光起電素子は３００ｎｍ〜１０００ｎｍの入射光に対し反射率を５％以下まで低下させる。
［範例１］
【００３０】
第１範例において、本発明の方法は、ドープ剤を粗化された表の表面１０６の一定の範囲内に添加させ、第二導電型態を有する半導体領域１０３を形成させ、シリコンベース光起電素子のエミッタ(emitter)とする。この好適な実施の形態では、ドープ剤はホウ素、リン、或いはヒ素等である。上述のドープ剤の添加には拡散炉(Diffusion Furnace)、スクリーン印刷、回転塗布(Spin Coating)、或いは噴射等の工程を用いて行う。
【００３１】
好適な実施の形態では、シリコンベース材１０１はｐ型態であり、半導体領域１０３はｎ型態である。ほかの好適な実施の形態では、シリコンベース材１０１はｎ型態であり、半導体領域１０３はｐ型態である。
【００３２】
次は本発明の第１範例の方法は第一保護層１２を形成させ、半導体構成の組合せ１０の複数の側表面１０２を被覆させる。また、本発明の第１範例の方法は第一保護層１２を表の表面１０６の辺縁まで延出させ、且つ第一保護層１２を裏の表面１０８の辺縁まで延出させる（図５参照）。
【００３３】
好適な実施の形態では、第一保護層１２が表の表面１０６の辺縁まで延出される幅は約０.１ｍｍ〜１００ｍｍの間であり、第一保護層１２が裏の表面１０８の辺縁まで延出される幅は約０.１ｍｍ〜１００ｍｍの間であるが、但しこれらに制限されない。第一保護層１２の厚さは上述の通りであり、再述は省く。
【００３４】
続いて、好適な実施の形態では、第一保護層１２の形成はプラズマＣＶＤ(plasma-enhanced chemical vapor deposition、 PECVD)工程、大気圧ＣＶＤ(atmospheric pressure chemical vapor deposition、 APCVD)工程、有機金属気相成長法(metalorganic chemical vapor deposition、 MOCVD)工程、原子層堆積法(atomic layer deposition、 ALD)工程、或いは物理気相成長(physical vapor deposition、 PVD)工程等により実行される。
【００３５】
第一保護層１２が続いて形成される電極中の金属元素により汚染されるのを回避させるため、本発明の第１範例の方法は第二保護層１４を更に形成させて第一保護層１２を被覆させる。第二保護層１４の構成は上述の通りであり、再述はしない（図５参照）。
【００３６】
また、本発明の第１範例の方法は反射防止層１６を表の表面１０６に形成させ、表の表面１０６の辺縁の第一保護層１２を被覆させて延出させる。好適な実施の形態では、反射防止層１６の形成には化学気相成長(CVD)工程、或いは物理気相成長(PVD)工程により実行する。このほか、反射防止層１６はシリコンベース光起電素子１の表面のキャリアの複合速度を低下させる以外、更に光電流を高め、シリコンベース光起電素子１の保護(例えば、防傷、防湿)等の効果を達成させる（図６参照）。
【００３７】
なお、本発明の第１範例の方法は正極１７を表の表面１０６上の反射防止層１６に形成させ、表の表面１０６と共にオーム接触(Ohmic contact)を形成させる。この好適な実施の形態では、正極１７は所定の金属ペースト(例えば、銀ペースト（silver paste）)を表の表面１０６に局部スクリーン印刷或いは塗布し、焼結させて完成させる。焼結過程では、銀ペースト中のガラス粉末に反射防止層１６及び表の表面１０６のシリコンを貫通させて接触を形成させ、正極１７と表の表面１０６とにオーム接触を形成させる。ほかの好適な実施の形態では、本発明の第１範例の方法は反射防止層１６上に溝部を形成させ、溝部内の表の表面１０６を外に露出させ、正極１７を溝部内に形成させて外に露出される表の表面１０６を被覆させてもよい（図７参照）。
【００３８】
次に本発明の第１範例の方法は、少なくとも１つの裏面バス電極１８を裏の表面１０８に形成させる（図７参照）。
【００３９】
最後に、本発明の第１範例の方法は、バック接点１９を裏の表面１０８に形成させて裏の表面１０８を被覆させ、少なくとも１つの裏面バス電極１８以外の領域を形成させ、シリコンベース光起電素子１を完成させる。この好適な実施の形態では、正極１７、少なくとも１つの裏面バス電極１８、及びバック接点１９は所定の金属ペーストを反射防止層１６及び裏の表面１０８に局部スクリーン印刷（Sreen print）或いは塗布し、共燃焼(co-firing)工程により５７０℃〜８４０℃の温度で焼結させて完成させる。続いて、シリコンベース光起電素子１は装設されてモジュール化される。前記モジュールの使用中、半導体構成の組合せ１０の複数の側表面１０２を被覆させる第一保護層１２は封装材料(通常はエチレン酢酸ビニル(ethylene-vinyl acetate、 EVA)或いはガラス板)に累積される電荷を第一保護層１２の表面に沿わせて第一導電型態を有するシリコンベース材１０１に導入させる。これにより、第一保護層１２は本発明のシリコンベース光起電素子１が発生させる誘発電位減衰効果、特にシリコンベース光起電素子１の側表面１０２から発せられる誘発電位減衰効果を有効的に抑制させる。
［範例２］
【００４０】
図８及び図９は断面模式図により本発明の第２範例のシリコンベース光起電素子の製造方法及びその構造を図示する。
【００４１】
本発明の第２範例の製造方法は本発明の第１範例の製造方法と大方類似するため、以下では本発明の第１範例の製造方法と異なる部分のみについて説明する。図８を示すように、本発明の第２範例の製造方法は第一保護層１２を延出させて表の表面１０６を被覆させ、第一保護層１２を裏の表面１０８の辺縁まで延出させる。
【００４２】
本発明の第２範例の製造方法は、反射防止層１６を形成させて表の表面１０６を覆う第一保護層１２を被覆させる。同様に図８に示すように、本発明の第２範例の製造方法は、第二保護層１４を形成させて第一保護層１２を被覆させる（図８参照）。
【００４３】
最後に、図９を示すように、本発明の第２範例の製造方法は正極１７を反射防止層１６に形成させ、表の表面１０６と共にオーム接触を形成させる。また、本発明の第２範例の製造方法は少なくとも１つの裏面バス電極１８を裏の表面１０８に形成させ、バック接点１９を裏の表面１０８に形成させて裏の表面１０８を被覆させることで前記少なくとも１つの裏面バス電極１８以外の領域を形成させ、シリコンベース光起電素子１を完成させる。具体的な実施例は、本発明の第２範例の方法は、焼結過程中に銀ペースト中のガラス粉末が反射防止層１６及び表の表面１０６のシリコンを貫通させて接触を形成させ、正極１７と表の表面１０６とがオーム接触を形成させる。他の具体な実施例では、本発明の第２範例の方法は反射防止層１６及び第一保護層１２に溝部を形成させ、溝部内の表の表面１０６を外に露出させ、正極１７を溝部内に形成させて外に露出される表の表面１０６を被覆させる。
［範例３］
【００４４】
図１０及び図１１では断面模式図を用いて本発明の第３範例のシリコンベース光起電素子の製造方法及び構造を図示する。
【００４５】
本発明の第３範例の製造方法は本発明の第１範例の製造方法に大方類似するため、以下では本発明の第１範例の製造方法と異なる部分のみ説明する。本発明の第３範例の製造方法は前記第一保護層１２を表の表面１０６の辺縁まで延出させ、且つ第一保護層１２を延出させることで裏の表面１０８を被覆させる（図１０参照）。
【００４６】
図１０を示すように、本発明の第３範例の製造方法は、反射防止層１６を表の表面１０６に形成させ、表の表面１０６の辺縁の第一保護層１２を被覆させて延出させる。同様に図１０に示すように、本発明の第３範例の製造方法は第二保護層１４を形成させて第一保護層１２を被覆させる。
【００４７】
続いて、本発明の第３範例の製造方法は、少なくとも１つの裏面バス電極１８を第一保護層１２に形成させ、少なくとも１つの裏面バス電極１８と裏の表面１０８とによりオーム接触を形成させる。図１０によれば、本発明の第３範例の製造方法は裏の表面１０８を被覆させる第一保護層１２に少なくとも１つの溝部１２２を形成させ、少なくとも１つの溝部１２２内の裏の表面１０８は外に露出される。次は、図１１を示すように、本発明の第３範例の製造方法は、少なくとも１つの裏面バス電極１８を少なくとも１つの溝部１２２内に形成させて外に露出される裏の表面１０８を被覆させる。本発明の第３範例の製造方法では溝部１２２を形成せず、焼結過程で銀ペースト中のガラス粉末が第一保護層１２及び裏の表面１０８のシリコンを貫通させて接触を形成させ、少なくとも１つの裏面バス電極１８と裏の表面１０８とがオーム接触を形成させてもよい。
【００４８】
最後は、本発明の第３範例の製造方法は正極１７を反射防止層１６に形成させ、表の表面１０６と共にオーム接触を形成させる。本発明の第３範例の製造方法は、少なくとも１つの裏面バス電極１８を形成させ、またバック接点１９を形成させて裏の表面１０８を覆う第一保護層１２を被覆させ、少なくとも１つの裏面バス電極１８は被覆させず、シリコンベース光起電素子１を完成させる（図１１参照）。この好適な実施の形態では、本発明の第３範例の方法は、焼結過程中に銀ペースト中のガラス粉末が反射防止層１６、第一保護層１２、及び表の表面１０６のシリコンを貫通させて接触を形成させ、正極１７と表の表面１０６とによりオーム接触が形成される。なお、ほかの好適な実施の形態では、本発明の第３範例の方法は、反射防止層１６と第一保護層１２とにより溝部が形成され、溝部内の表の表面１０６は外に露出され、正極１７は溝部内に形成されて外に露出される表の表面１０６を被覆させる。
［範例４］
【００４９】
図１２及び図１３では断面模式図により本発明の第４範例のシリコンベース光起電素子の製造方法及び構造を図示する。
【００５０】
本発明の第４範例の製造方法は本発明の第１範例の製造方法に大方類似するため、以下では本発明の第１範例の製造方法と異なる部分のみ説明する。本発明の第４範例の製造方法は、第一保護層１２が延出されて表の表面１０６を被覆させ、且つ第一保護層１２が延出されて裏の表面１０８を被覆させる（図１２参照）。
【００５１】
同様に、図１２を示すように、本発明の第４範例の製造方法は、反射防止層１６が形成されて表の表面１０６を覆う第一保護層１２を被覆させる。同様に図１２に図示するように、本発明の第４範例の製造方法は第二保護層１４が形成されて第一保護層１２を被覆させる。
【００５２】
続いて、本発明の第４範例の製造方法は、少なくとも１つの裏面バス電極１８が第一保護層１２に形成され、少なくとも１つの裏面バス電極１８と裏の表面１０８とによりオーム接触が形成される。例えば、図１２に示す本発明の第４範例の製造方法は、裏の表面１０８を被覆させる第一保護層１２には少なくとも１つの溝部１２２が形成され、少なくとも１つの溝部１２２内の裏の表面１０８は外に露出される。次は、本発明の第４範例の製造方法は、少なくとも１つの裏面バス電極１８が少なくとも１つの溝部１２２内に形成され、外に露出される裏の表面１０８を被覆させる。本発明の第４範例の製造方法では、溝部１２２が形成されず、焼結過程中に銀ペースト中のガラス粉末が第一保護層１２及び裏の表面１０８のシリコンを貫通させて接触を形成させ、少なくとも１つの裏面バス電極１８と裏の表面１０８とによりオーム接触が形成されてもよい（図１３参照）。
【００５３】
図１３を示すように、最後に、本発明の第４範例の製造方法は、正極１７が反射防止層１６に形成され、表の表面１０６と共にオーム接触を形成させる。本発明の第４範例の製造方法は、少なくとも１つの裏面バス電極１８が形成され、バック接点１９が形成されて裏の表面１０８を覆う第一保護層１２を被覆させ、少なくとも１つの裏面バス電極１８は被覆されず、シリコンベース光起電素子１を完成させる。好適な実施の形態では、本発明の第４範例の方法は、焼結過程で銀ペースト中のガラス粉末が反射防止層１６、第一保護層１２、及び表の表面１０６のシリコンを貫通させて接触を形成させ、正極１７と表の表面１０６とによりオーム接触が形成される。また、ほかの好適な実施の形態では、本発明の第４範例の方法は、反射防止層１６及び第一保護層１２には溝部が形成され、溝部内の表の表面１０６は外に露出され、正極１７は溝部内に形成されて外に露出される表の表面１０６を被覆させる。
【００５４】
以下には数例のＡシリコンベース光起電素子、数例のＢシリコンベース光起電素子、及び数例のＣシリコンベース光起電素子に関するＰＩＤの測定結果を例示する。Ａシリコンベース光起電素子は本発明の第３範例の方法により製造されたシリコン結晶光起電素子であり、構造は図１１に示す。Ｂシリコンベース光起電素子は従来の技術によりＳｉＮＸ反射防止層の屈折率を調整させＰＩＤ効果の抑制を達成させる。Ｃシリコンベース光起電素子は一般的なシリコンベース光起電素子によりＰＩＤ効果を抑制させない設計となっている。本発明で採用するＰＩＤ測定方法は、シリコンベース光起電素子が装設される装設モジュールにＰＩＤ測定を行い、測定条件は、温度８５℃、湿度為８５％ＲＨ、測定時間９６時間である。
【００５５】
表１はＡシリコンベース光起電素子、Ｂシリコンベース光起電素子、及びＣシリコンベース光起電素子を表示し、また、ＰＩＤ測定後の初期光電変換効率、測定後の光電変換効率、減衰率、及び分路抵抗(shunt resistance、 Rshunt)を表示する。分路抵抗の定義はシリコンベース光起電素子の漏電の大きさであり、つまり、分路抵抗が大きいと漏電が小さくなる。表１のデータはＡシリコンベース光起電素子及びＢシリコンベース光起電素子の光電変換効率が皆Ｃシリコンベース光起電素子より高いことを証明しており、皆ＰＩＤ効果を有効的に抑制する。Ｃシリコンベース光起電素子の減衰幅は非常に大きく、分路抵抗が非常に低い。Ｂシリコンベース光起電素子は反射防止層自体の効果を犠牲にし、Ｂシリコンベース光起電素子の光電変換効率はＡシリコンベース光起電素子の光電変換効率より低く、減衰率はＡシリコンベース光起電素子の減衰率より高く、分路抵抗はＡシリコンベース光起電素子の分路抵抗より低い。本発明の光起電素子がＰＩＤ効果を抑制させる効果は従来の技術によるＰＩＤ効果の抑制効果よりも明らかに優れている。更に、本発明の光起電素子及びその製造方法は様々な型態の光起電素子に広く応用可能である。
【表１】
2014175661.tif 000003
【００５６】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【００５７】
１  光起電素子
１０  半導体構成の組合せ
１０１  シリコンベース材
１０２  側表面
１０３  半導体領域
１０４  接合部
１０６  表の表面
１０８  裏の表面
１２  第一保護層
１２２  溝部
１４  第二保護層
１６  反射防止層
１７  正極
１８  裏面バス電極
１９  バック接点
【図１】
2014175661.tif 000004
【図２】
2014175661.tif 000005
【図３】
2014175661.tif 000006
【図４】
2014175661.tif 000007
【図５】
2014175661.tif 000008
【図６】
2014175661.tif 000009
【図７】
2014175661.tif 000010
【図８】
2014175661.tif 000011
【図９】
2014175661.tif 000012
【図１０】
2014175661.tif 000013
【図１１】
2014175661.tif 000014
【図１２】
2014175661.tif 000015
【図１３】
2014175661.tif 000016