(57)【要約】【課題】画素アレイにわたって変換層が配された検出装置において有利な技術を提供する。【解決手段】入射した光又は放射線を電荷に変換する変換層と、変換層で変換された電荷を収集するための複数の第１電極とを備える検出装置が提供される。変換層は複数の第１電極を覆う位置に、複数の第１電極にわたって配される。変換層のうち隣接する２つの第１電極の間を覆う部分は、変換層のうち第１電極の縁を覆う部分よりも膜厚が薄い部分を含む。【選択図】図２
2014110353.tif 000002
【特許請求の範囲】
【請求項１】
入射した光又は放射線を電荷に変換する変換層と、
前記変換層で変換された電荷を収集するための複数の第１電極とを備え、
前記変換層は前記複数の第１電極を覆う位置に、前記複数の第１電極にわたって配され、
前記変換層のうち隣接する２つの前記第１電極の間を覆う部分は、前記変換層のうち前記第１電極の縁を覆う部分よりも膜厚が薄い部分を含むことを特徴とする検出装置。
【請求項２】
前記複数の第１電極に電気的に接続された複数のトランジスタをさらに備え、
前記複数のトランジスタそれぞれは、当該トランジスタに電気的に接続された第１電極に覆われる位置に配されることを特徴とする請求項１に記載の検出装置。
【請求項３】
前記変換層は、隣接する２つの前記第１電極の間を覆う部分において窪んでいることを特徴とする請求項１又は２に記載の検出装置。
【請求項４】
前記検出装置は、前記複数の第１電極と前記変換層との間に複数の第１不純物半導体層をさらに備えるとともに、前記変換層の上に、前記複数の第１電極にわたって配された第２不純物半導体層と第２電極とをこの順にさらに備え、
前記変換層は真性半導体層を含み、
前記複数の第１不純物半導体層の導電型と前記第２不純物半導体層の導電型とは互いに異なることを特徴とする請求項１乃至３の何れか１項に記載の検出装置。
【請求項５】
前記第２不純物半導体層及び前記第２電極は、隣接する２つの前記第１電極の間を覆う部分において窪んでいることを特徴とする請求項４に記載の検出装置。
【請求項６】
前記変換層のうち隣接する２つの前記第１電極の間を覆う部分の膜厚の最小値は、前記変換層のうち前記電極の縁を覆う部分の膜厚の１／３以上であることを特徴とする請求項１乃至５の何れか１項に記載の検出装置。
【請求項７】
請求項１乃至６の何れか１項に記載の検出装置と、
前記検出装置によって得られた信号を処理する信号処理手段と
を備えることを特徴とする放射線検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は検出装置及び放射線検出システムに関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（ＴＦＴ）を用いた液晶パネルの製造技術が検出装置に利用されている。このような検出装置ではＴＦＴを覆う位置に変換素子を形成することで、開口率の向上を実現する。変換素子は例えばＰ型半導体層、真性半導体層及びＮ型半導体層が積層されたＰＩＮ構造を有し、真性半導体層が光電変換層として機能する。特許文献１では、電荷量やＳＮＲを向上するために、画素アレイにわたって光電変換層を配するとともに、光電変換層で発生した電荷を収集するための電極を画素ごとに配することによって、開口率が１００％である検出装置を提案する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第５６１９０３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の検出装置では、光電変換層の上面が平坦になっている。後述するように、このような構成では、電荷量やＳＮＲを十分に向上できない。そこで、本発明は、画素アレイにわたって変換層が配された検出装置において有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、本発明の１つの側面は、入射した光又は放射線を電荷に変換する変換層と、前記変換層で変換された電荷を収集するための複数の第１電極とを備え、前記変換層は前記複数の第１電極を覆う位置に、前記複数の第１電極にわたって配され、前記変換層のうち隣接する２つの前記第１電極の間を覆う部分は、前記変換層のうち前記第１電極の縁を覆う部分よりも膜厚が薄い部分を含むことを特徴とする検出装置を提供する。
【発明の効果】
【０００６】
上記手段により、画素アレイにわたって変換層が配された検出装置において有利な技術が提供される。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態の検出装置の全体構成例を説明する図。
【図２】本発明の実施形態の検出装置の詳細な構成例を説明する図。
【図３】本発明の実施形態の検出装置のポテンシャル分布を説明する図。
【図４Ａ】本発明の実施形態の検出装置の製造方法例を説明する図。
【図４Ｂ】本発明の実施形態の検出装置の製造方法例を説明する図。
【図５】本発明の実施形態の検出装置で発生する自然酸化膜を説明する図。
【図６】本発明の実施形態の検出装置の別の製造方法例を説明する図。
【図７】本発明の実施形態の放射線検出装置の構成を説明する図。
【発明を実施するための形態】
【０００８】
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付して重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。本発明は一般に、複数の画素を含む画素アレイにわたって変換層が配された検出装置に適用可能である。以下の説明では変換素子がＰＩＮ構造を有する場合を例として扱うが、変換素子は導電型が逆のＮＩＰ構造を有してもよいし、ＭＩＳ構造を有してもよい。同様に、以下の説明ではトランジスタがボトムゲート型の薄膜トランジスタである場合を例として扱うが、トランジスタはトップゲート型の薄膜トランジスタであってもよい。トランジスタはアモルファスシリコンで形成されてもよいし、ポリシリコンで形成されてもよい。また、本明細書において、電磁波は可視光、赤外光等の光の波長帯からＸ線、α線、β線、γ線等の放射線の波長帯までを含む。
【０００９】
図１を参照して、本発明の１つの実施形態に係る検出装置１００の全体構成を説明する。検出装置１００は、画素アレイ１１０、共通電極駆動回路１２０、ゲート駆動回路１３０及び信号処理回路１４０を含む。画素アレイ１１０には複数の画素がアレイ状に配される。画素アレイ１１０は例えば３０００行３０００列程度の画素を有するが、図１では説明のために５行５列の画素を有するものとして示される。
【００１０】
各画素は変換素子１１１とトランジスタ１１２とを含む。変換素子１１１は検出装置１００が受けた電磁波に応じた電荷を発生する。変換素子１１１は、シンチレータによって放射線から変換された可視光を電荷に変換する光電変換素子であってもよいし、検出装置１００に照射された放射線を直接に電荷に変換する変換素子であってもよい。トランジスタ１１２は例えば薄膜トランジスタである。変換素子１１１とトランジスタ１１２の第１主電極（ソース又はドレイン）とは互いに電気的に接続されている。図１では変換素子１１１とトランジスタ１１２とが基板表面に対して平行な方向に隣接するように描かれているが、後述するように変換素子１１１とトランジスタ１１２とは基板表面に対して直交する方向に重なって配される。画素アレイ１１０はさらに、複数の画素に対して共通に配された共通電極１１３を含む。
【００１１】
共通電極駆動回路１２０は駆動線１２１を介して共通電極１１３に接続されており、共通電極１１３に供給する駆動電圧を制御する。ゲート駆動回路１３０はゲート線１３１を介してトランジスタ１１２のゲートに接続されており、トランジスタ１１２の導通状態を制御する。信号処理回路１４０は信号線１４１を介してトランジスタ１１２の第２主電極（ドレイン又はソース）に接続されており、変換素子１１１からの信号を読み出す。
【００１２】
続いて、図２を参照して、検出装置１００の画素の詳細な構成を説明する。図２（ａ）は画素アレイ１１０に含まれる隣接する２つの画素ＰＸａ、ＰＸｂに着目した平面図であり、図２（ｂ）は図２（ａ）のＡ−Ａ´線断面図であり、図２（ｃ）は図２（ｂ）の領域Ｂの拡大図である。画素アレイ１１０の各画素の構成は同一であってもよいので、以下では画素ＰＸａの構成を中心に説明する。
【００１３】
画素アレイ１１０は基板２０１上に配され、画素アレイ１１０の各画素は変換素子１１１及びトランジスタ１１２を有する。画素ＰＸａは変換素子１１１として変換素子１１１ａを含み、トランジスタ１１２としてトランジスタ１１２ａを含む。トランジスタ１１２ａは、ゲート電極２０２、絶縁層２０３、真性半導体層２０４、不純物半導体層２０５、第１主電極２０６及び第２主電極２０７で構成される。ゲート電極２０２は画素ごとに個別に配される。絶縁層２０３は、各画素のゲート電極２０２を覆うように、画素アレイ１１０にわたって配される。絶縁層２０３のうちゲート電極２０２を覆う部分はトランジスタ１１２ａのゲート絶縁膜として機能する。真性半導体層２０４は絶縁層２０３を介してゲート電極２０２を覆う位置に、画素ごとに個別に配される。真性半導体層２０４にトランジスタ１１２ａのチャネルが形成される。第１主電極２０６は、その一端が不純物半導体層２０５を介して真性半導体層２０４の上に配され、他端が信号線１４１に接続される。第２主電極２０７は、その一端が不純物半導体層２０５を介して真性半導体層２０４の上に配され、他端が真性半導体層２０４の外側まで延びる。不純物半導体層２０５は真性半導体層２０４と第１主電極２０６及び第２主電極２０７との間のコンタクト抵抗を低減する。
【００１４】
検出装置１００は、トランジスタ１１２を覆うように、画素アレイ１１０にわたって配された保護層２０８をさらに含む。保護層２０８は第２主電極２０７の一部を露出させる開口を有する。保護層２０８の上に、画素アレイ１１０にわたって平坦化層２０９が配される。平坦化層２０９は保護層２０８の開口を露出させ、その結果として第２主電極２０７の一部を露出させる開口を有する。平坦化層２０９は変換素子１１１ａを安定して形成できるようにするとともに、トランジスタ１１２ａと変換素子１１１ａとの間の寄生容量を低減できる。
【００１５】
検出装置１００は、基板２０１に近い順に、個別電極２１０ａ、Ｎ型半導体層２１１ａ、真性半導体層２１２、Ｐ型半導体層２１３及び共通電極（第２電極）１１３を含み、これらの要素により変換素子１１１ａが構成される。すなわち、変換素子１１１ａはＰＩＮ構造を有する。個別電極２１０ａ（第１電極）及びＮ型半導体層（第１不純物半導体層）２１１ａは画素ごとに個別に配される。真性半導体層２１２、Ｐ型半導体層２１３（第２不純物半導体層）及び共通電極（第２電極）１１３は、画素アレイ１１０にわたって配される。保護層２０８の開口及び平坦化層２０９の開口を通じて、個別電極２１０ａはトランジスタ１１２ａの第２主電極２０７と接触し、これにより個別電極２１０ａとトランジスタ１１２ａとが電気的に接続される。真性半導体層２１２は変換層として機能し、受けた電磁波に応じた電荷を発生する。真性半導体層２１２のうち個別電極２１０ａを覆う部分で発生した電荷は個別電極２１０ａに収集される。検出装置１００は、変換素子１１１を覆うように、画素アレイ１１０にわたって配された保護層２１４をさらに含む。
【００１６】
図２（ｃ）を参照して、画素ＰＸａと画素ＰＸｂとの境界付近の構成を説明する。画素ＰＸｂの変換素子１１１は個別電極２１０ｂ及びＮ型半導体層２１１ｂを有する。真性半導体層２１２のうち個別電極２１０ａと個別電極２１０ｂとの間を覆う部分（境界被覆部分２５０と呼ぶ）の膜厚Ｔｂは、真性半導体層２１２のうち個別電極２１０ａ、２１０ｂの縁を覆う部分（縁被覆部分２５１と呼ぶ）の膜厚Ｔｅよりも薄い。このような構成にすることによる効果を以下に説明する。
【００１７】
境界被覆部分２５０のうち個別電極２１０ａに近い半分を左側部分２５０ａと呼び、個別電極２１０ｂに近い半分を右側部分２５０ｂと呼ぶ。左側部分２５０ａで発生した電荷は個別電極２１０ａによって収集され、右側部分２５０ｂで発生した電荷は個別電極２１０ｂによって収集されることが望ましい。以下、このように電荷が収集された場合は正しく電荷が収集されたと表す。しかし、境界被覆部分２５０における電場が弱いと、境界被覆部分２５０で発生した電荷が個別電極２１０ａ、２１０ｂのどちらによって収集されるかは確率的に決まる。右側部分２５０ｂで発生した電荷が個別電極２１０ａによって収集されたり、左側部分２５０ａで発生した電荷が個別電極２１０ｂによって収集されたりした場合に、ノイズの原因になる。また、境界被覆部分２５０における電場が弱いと、境界被覆部分２５０で発生した電荷が何れの個別電極２１０ａ、２１０ｂにも収集されずに消滅する場合もある。この場合に、検出装置１００で検出される信号量の低下の原因になる。さらに、境界被覆部分２５０における電場が弱く、電荷が個別電極２１０ａ、２１０ｂまで到達するのに時間がかかった場合には、残像が発生し、これもノイズの原因になる。いずれの場合であっても、境界被覆部分２５０における電場が弱いと、ＳＮＲ（信号対雑音比）が悪化しうる。本実施形態に係る検出装置１００では、境界被覆部分２５０の膜厚Ｔｂを縁被覆部分２５１の膜厚Ｔｅよりも薄くすることによって、境界被覆部分２５０における電場を強くできる。
【００１８】
図３を参照して、境界被覆部分２５０の膜厚Ｔｂを変更した場合の図２（ｃ）のＣ−Ｃ´線におけるポテンシャル分布の変化を説明する。Ｃ−Ｃ´線はＮ型半導体層２１１ａ、２１１ｂの真上の位置にとる。図３では、境界被覆部分２５０の上面と縁被覆部分２５１の上面との差をΔＴＨＫとした場合に、複数のΔＴＨＫごとにＣ−Ｃ´線におけるポテンシャル分布をグラフで表される。各グラフにおいて、具体的に、線３０１〜３０５はそれぞれ、ΔＴＨＫが０μｍ、０．３μｍ、０．６μｍ、０．９μｍ、１．１μｍの場合のポテンシャル分布を表す。ΔＴＨＫが０μｍの場合は真性半導体層２１２の上端が略平坦な場合であり、特許文献１で提案される構成に等しい。ΔＴＨＫの値が大きいほど、境界被覆部分２５０の膜厚Ｔｂは薄くなる。各グラフにおいて、横軸にＣ−Ｃ´線における位置をとり、縦軸にポテンシャルをとる。横軸ではＣにおける位置を原点とし、右方向（Ｃ´へ向かう方向）に正をとる。これらのポテンシャル分布は、個別電極２１０ａ、２１０ｂに１５Ｖの電圧を印加し、共通電極１１３に０Ｖの電圧を印加し、境界被覆部分２５０の幅Ｗｂを４μｍとし、縁被覆部分２５１の膜厚Ｔｅを１．２μｍとした場合のシミュレーション値である。
【００１９】
一般に、電場はポテンシャル分布の空間微分で与えられ、電荷が受ける力は電場の強さに比例する。図３に示されるように、境界被覆部分２５０の外側（縁被覆部分２５１に近い側）では、ΔＴＨＫの値が大きいほど、境界被覆部分２５０におけるポテンシャルが低い値になり、ポテンシャル分布の傾きは急峻になる。そのため、ΔＴＨＫの値が大きく、境界被覆部分２５０の膜厚Ｔｂが薄いほど、電荷に対して正しく収集される方向に働く力が強くなり、ＳＮＲが向上する。
【００２０】
一方、境界被覆部分２５０の内側（境界被覆部分２５０の中央部分）では、ΔＴＨＫの値が大きいほど、境界被覆部分２５０におけるポテンシャルが低い値になるが、ポテンシャルが０Ｖ（個別電極２１０ａ、２１０ｂの電圧）に等しくなると下げ止まる。この状態からさらにΔＴＨＫの値を大きくすると、ポテンシャルが約０Ｖになる部分の幅が広くなる。例えば、線３０３で表されるΔＴＨＫが０．６μｍの場合に、境界被覆部分２５０の中央でポテンシャルが約０Ｖになる。線３０４で表されるΔＴＨＫが０．９μｍの場合に、境界被覆部分２５０の半分程度の領域でポテンシャルが約０Ｖになる。線３０５で表されるΔＴＨＫが１．１μｍの場合に、境界被覆部分２５０の大部分の領域でポテンシャルが約０Ｖになる。ポテンシャルが約０Ｖで一定の領域では電荷に力が働かないので、上述の理由からＳＮＲが低下する。また、境界被覆部分２５０の膜厚Ｔｂが薄くなりすぎると、暗電流が増加する原因にもなる。
【００２１】
このように、境界被覆部分２５０の膜厚Ｔｂが薄くなれば、ＳＮＲが向上するが、一定値を超えると、ＳＮＲが低下するようになる。例えば、図３の例では、線３０３で表されるポテンシャル分布となるように、ΔＴＨＫを０．６μｍとしてもよい。この場合に、ポテンシャル分布の１点でポテンシャルが約０Ｖに等しくなり、ポテンシャル勾配が０となる領域を含まない。一般に、境界被覆部分２５０の膜厚Ｔｂの最小値は縁被覆部分２５１の膜厚Ｔｅの１／３以上となるように設計しうる。
【００２２】
図３のシミュレーションでは境界被覆部分２５０の幅Ｗｂを４μｍとした。しかし、幅Ｗｂは他の値であってもよく、例えば１μｍや５００ｎｍ程度にしてもよいし、２０μｍ程度以下にしてもよい。本実施形態によれば、境界被覆部分２５０の膜厚Ｔｂを薄くすることで、この部分におけるポテンシャル分布を変化させ、検出される信号量及びＳＮＲを向上できる。
【００２３】
続いて、図４Ａ及び図４Ｂを参照して、図１の検出装置１００の製造方法の一例を説明する。図４Ａ及び図４Ｂの各図は、図２（ｂ）の断面図に対応する各製造工程における断面図を示す。まず、図４Ａ（ａ）に示されるように、基板２０１の上にトランジスタ１１２のゲート電極２０２を形成し、その上に絶縁層２０３を成膜する。ゲート電極２０２は例えばスパッタ装置で基板２０１全面に成膜された金属層をパターニングすることによって形成される。この金属層の厚さは例えば１５０ｎｍ〜７００ｎｍであり、材料として、Ａｌ、Ｃｕ、Ｍｏ、Ｗ等の低抵抗な金属やこれらの合金又はこれらの積層を用いる。絶縁層２０３は例えばシリコン窒化膜（ＳｉＮ）で形成される。トランジスタ１１２の耐圧を例えば２００Ｖ程度に維持しつつ、ゲート絶縁膜の容量を高くするために、絶縁層２０３の膜厚は例えば１５０ｎｍ〜６００ｎｍである。
【００２４】
次に、図４Ａ（ｂ）に示されるように、絶縁層２０３の上に真性半導体層２０４を形成し、その上に不純物半導体層２０５を形成する。真性半導体層２０４は、真性半導体層を成膜した後に、これを島状にエッチングすることによって形成される。真性半導体層２０４の厚さは、トランジスタ１１２の直列抵抗を小さくしつつ、不純物半導体層２０５を形成する際のエッチングで除去されない程度の厚さになるように、例えば１００ｎｍ〜２５０ｎｍである。不純物半導体層２０５は、不純物半導体層を形成した後、島状にエッチングし、さらに中央部分（チャネル領域を覆う部分）を除去することで形成される。不純物半導体層２０５の厚さは、真性半導体層２０４と第１主電極２０６及び第２主電極２０７との間の接合が取れる厚さであればよく、例えば２０ｎｍ〜７０ｎｍである。
【００２５】
次に、図４Ａ（ｃ）に示されるように、信号線１４１、第１主電極２０６及び第２主電極２０７を形成し、その上に保護層２０８を形成する。信号線１４１、第１主電極２０６及び第２主電極２０７は、例えばスパッタ装置で基板２０１全面に成膜された金属層をパターニングすることによって形成される。この金属層の厚さは例えば１５０ｎｍ〜８００ｎｍであり、材料として、Ａｌ、Ｃｕ、Ｍｏ、Ｗ等の低抵抗な金属やこれらの合金又はこれらの積層を用いる。保護層２０８は、基板２０１全面に絶縁層を成膜し、第２主電極２０７の一部を露出させるように、この絶縁層の一部を除去することによって形成される。保護層２０８の膜厚は例えば２００ｎｍ〜５００ｎｍである。
【００２６】
次に、図４Ａ（ｄ）に示されるように、平坦化層２０９を形成する。平坦化層２０９は、基板２０１全面に有機層を成膜し、絶縁層２０８の開口を露出させるように、この有機層の一部を除去することによって形成される。上述の平坦化層２０９の機能を果たすように、平坦化層２０９の膜厚は例えば１μｍ〜５μｍである。
【００２７】
次に、図４Ａ（ｅ）に示されるように、個別電極２１０ａ、２１０ｂを形成する。個別電極２１０ａ、２１０ｂは、例えば基板２０１全面に成膜された金属層をパターニングすることによって形成される。個別電極２１０ａ、２１０ｂはＩＴＯなどを材料とした透明電極であってもよく、この場合に厚さを数十ｎｍ程度にできる。または、個別電極２１０ａ、２１０ｂは、Ａｌ、Ｃｕ、Ｍｏ、Ｗ等の低抵抗な金属やこれらの合金又はこれらの積層を材料として用いてもよく、この場合に厚さを例えば５０ｎｍ〜３００ｎｍにできる。
【００２８】
次に、図４Ａ（ｆ）に示されるように、基板２０１全面にＮ型半導体層４０１を形成し、その上に基板２０１全面に真性半導体層４０２を形成する。Ｎ型半導体層４０１及び真性半導体層４０２は同一の成膜装置（例えば、ＣＶＤ装置）で連続して成膜される。まず、図４Ａ（ｅ）の工程終了後の基板２０１を成膜装置に設置し、例えば１０ｎｍ〜１００ｎｍの厚さとなるようにＮ型半導体層４０１を成膜する。その後、基板２０１を成膜装置に入れたままガスの切り替えを行い、例えば３０ｎｍ〜１００ｎｍの厚さとなるように真性半導体層４０２を成膜する。
【００２９】
次に、図４Ｂ（ｇ）に示されるように、Ｎ型半導体層４０１及び真性半導体層４０２をパターニングして、個別電極２１０ａ、２１０ｂが形成されていない部分を覆う部分を除去する。これにより、Ｎ型半導体層４０１が画素ごとのＮ型半導体層２１１ａ、２１１ｂに分割される。
【００３０】
次に、図４Ｂ（ｈ）に示されるように、基板２０１全面に真性半導体層４０３を形成し、その上に基板２０１全面にＰ型半導体層２１３を形成する。真性半導体層４０３及びＰ型半導体層２１３は同一の成膜装置（例えば、ＣＶＤ装置）で連続して成膜される。まず、図４Ｂ（ｇ）の工程終了後の基板２０１を成膜装置に設置し、例えば３００ｎｍ〜２０００ｎｍの厚さとなるように真性半導体層４０３を成膜する。その後、基板２０１を成膜装置に入れたままガスの切り替えを行い、例えば数十ｎｍ程度の厚さとなるようにＰ型半導体層２１３を成膜する。上述の２つの真性半導体層４０２、４０３が図２の真性半導体層２１２を構成する。
【００３１】
次に、図４Ｂ（ｉ）に示されるように、共通電極１１３を形成し、その上に基板２０１全面に保護層２１４を形成する。共通電極１１３は例えば基板２０１全面に金属層を成膜することによって形成される。共通電極１１３はＩＴＯなどを材料とした透明電極であってもよく、この場合に厚さを数十ｎｍ程度にできる。または、共通電極１１３は、Ａｌ、Ｃｕ、Ｍｏ、Ｗ等の低抵抗な金属やこれらの合金又はこれらの積層を材料として用いてもよく、この場合に厚さを例えば３００ｎｍ〜７００ｎｍにできる。保護層２１４は例えば基板２０１全面に絶縁層を成膜することによって形成される。その後、例えば周知の方法で残りの構成要素を形成することで、図２（ｂ）に示された断面構造を有する検出装置１００が製造される。
【００３２】
上述の方法のように真性半導体層２１２を真性半導体層４０２と真性半導体層４０３とに分けて成膜し、Ｎ型半導体層４０１と真性半導体層４０２とを同一の成膜装置で連続して成膜することで、Ｎ型半導体層４０１の表面に自然酸化膜が発生することを抑制できる。また、Ｎ型半導体層４０１を成膜後にＮ型半導体層４０１をパターニングする場合に、Ｎ型半導体層４０１の膜厚が薄いので、膜剥がれが発生する場合がある。しかし、上述の方法のように、Ｎ型半導体層４０１と真性半導体層４０２とを成膜した後にパターニングした場合には、これらの層の膜厚の合計が少なくとも３０ｎｍはあるので、膜剥がれが発生する可能性は低い。
【００３３】
Ｎ型半導体層４０１及び真性半導体層４０２をパターニングする際に、真性半導体層４０２の表面に自然酸化膜５０１が発生してしまう。しかし、一般に真性半導体層の酸化速度はＮ型半導体層の酸化速度よりも遅いので、Ｎ型半導体層４０１の表面に自然酸化膜が発生する場合と比較して、自然酸化膜の膜厚を低減でき、接合抵抗を小さくできる。さらに、上述の方法では、自然酸化膜５０１が個別電極２１０ａから遠くに位置するので、光電変換により蓄積された電荷を例えばトランジスタ１１２ａで転送する場合に、電荷の蓄積されている電極近傍への影響が低減される。自然酸化膜５０１を個別電極２１０ａと共通電極１１３との両方から遠ざけるために、Ｎ型半導体層４０１と真性半導体層４０２とを互いに同程度の厚さにしてもよい。例えば、それぞれの膜厚を３００ｎｍ〜１０００ｎｍとしてもよい。
【００３４】
続いて、図６を参照して、図１の検出装置１００の製造方法の別の例を説明する。この製造方法では、１回の成膜工程で真性半導体層２１２を成膜する。まず、上述の図４Ａ（ｅ）までの工程を行って、個別電極２１０ａ、２１０ｂまで形成する。図６（ａ）に示されるように、Ｎ型半導体層を成膜し、個別電極２１０ａ、２１０ｂの間を覆う部分を除去してＮ型半導体層２１１ａ、２１１ｂを形成する。次に、図６（ｂ）に示されるように、真性半導体層６０１を成膜する。次に、図６（ｃ）に示されるように、真性半導体層６０１のうち、個別電極２１０ａ、２１０ｂの間を覆う部分の厚さを低減するようにエッチングを行って、真性半導体層２１２を形成する。このエッチングは、適切な膜厚が残るような時間だけ行う。その後、図４Ｂ（ｈ）以降の工程と同様にして、検出装置１００を完成させる。
【００３５】
図７は本発明に係る放射線用の検出装置のＸ線診断システム（放射線検出システム）への応用例を示した図である。Ｘ線チューブ６０５０（放射線源）で発生した放射線としてのＸ線６０６０は、被験者又は患者６０６１の胸部６０６２を透過し、シンチレータを本発明の検出装置の上部に配置した検出装置６０４０に入射する。ここで、シンチレータを上部に配置した検出変換装置は放射線用の検出装置を構成する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレータは発光し、これを光電変換して、電気的情報を得る。この情報はデジタル信号に変換され信号処理部となるイメージプロセッサ６０７０により画像処理され制御室の表示部となるディスプレイ６０８０で観察できる。なお、放射線検出システムは、検出装置と、検出装置からの信号を処理する信号処理部とを少なくとも有する。
【００３６】
また、この情報は電話回線６０９０等の伝送処理部により遠隔地へ転送でき、別の場所のドクタールームなど表示部となるディスプレイ６０８１に表示もしくは光ディスク等の記録部に保存することができ、遠隔地の医師が診断することも可能である。また記録部となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【図１】
2014110353.tif 000003
【図２】
2014110353.tif 000004
【図３】
2014110353.tif 000005
【図４Ａ】
2014110353.tif 000006
【図４Ｂ】
2014110353.tif 000007
【図５】
2014110353.tif 000008
【図６】
2014110353.tif 000009
【図７】
2014110353.tif 000010