(57)【要約】【課題】スイッチング電源回路が一時的に発振を停止した場合でも、スイッチング電源回路を備える装置がリセットされることを抑制できる減電圧検出回路を提供する。【解決手段】交流電圧が供給されるスイッチング電源回路が有するトランスの２次側電圧に基づき、前記交流電圧の減電圧を検出する減電圧検出部と、前記減電圧検出部により減電圧が検出されると、前記スイッチング電源回路を備える装置の制御部をリセットするリセット部と、前記スイッチング電源回路が一時的にスイッチング動作を停止するときに前記減電圧検出部を無効化する無効化部を備える減電圧検出回路としている。【選択図】図２
2014222816.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧が供給されるスイッチング電源回路が有するトランスの２次側電圧に基づき、前記交流電圧の減電圧を検出する減電圧検出部と、
前記減電圧検出部により減電圧が検出されると、前記スイッチング電源回路を備える装置の制御部をリセットするリセット部と、
前記スイッチング電源回路が一時的にスイッチング動作を停止するときに前記減電圧検出部を無効化する無効化部と、を備える減電圧検出回路。
【請求項２】
前記減電圧検出部は、前記トランスの２次側電圧をマイナス側に整流平滑してマイナス整流電圧を生成する整流回路と、前記マイナス整流電圧が生成される部位と所定の電源電圧が印加される部位間の電圧を分圧して分圧電圧を生成する分圧抵抗と、前記分圧電圧に基づきオンオフされるスイッチング素子と、を有しており、
前記リセット部は、前記スイッチング素子がオンとなったときに前記制御部をリセットし、
前記無効化部は、前記スイッチング電源回路が一時的にスイッチング動作を停止するときに、前記分圧電圧を０Ｖ以下に制限することで前記スイッチング素子のオフを維持する、ことを特徴とする請求項１に記載の減電圧検出回路。
【請求項３】
前記分圧電圧が生成される部位と前記所定の電源電圧が印加される部位間において前記分圧抵抗の一部である第１の抵抗と第２の抵抗が直列に接続され、
前記無効化部は、前記第１の抵抗と前記第２の抵抗との接続点とグランド間に接続される第２のスイッチング素子を有し、
前記スイッチング電源回路が一時的にスイッチング動作を停止するときに、前記第２のスイッチング素子がオンとなることで前記分圧電圧を０Ｖ以下に制限する、ことを特徴とする請求項２に記載の減電圧検出回路。
【請求項４】
前記所定の電源電圧が印加される部位とグランド間において少なくとも一つの抵抗と前記スイッチング素子とが直列に接続され、
前記少なくとも一つの抵抗の一部と前記スイッチング素子間に発生する電圧に応じて、前記リセット部はレベルを切替えてリセット信号を前記制御部へ出力する、ことを特徴とする請求項２または請求項３に記載の減電圧検出回路。
【請求項５】
請求項１〜請求項４のいずれか１項に記載の減電圧検出回路と、スイッチング電源回路と、を備えたテレビ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に供給される交流電圧の減電圧を検出する回路に関する。
【背景技術】
【０００２】
従来、ＡＣ／ＤＣ変換により生成された直流電圧を出力するスイッチング電源回路に供給される交流電圧の減電圧を検出する減電圧検出回路が知られている（交流電圧の減電圧とは、例えばＡＣ１００ＶがＡＣ７０Ｖなどに低下することである）。
【０００３】
このような従来の減電圧検出回路が特許文献１の第４図に開示されている。特許文献１の第４図に示された減電圧検出回路２６０は、スイッチング電源回路が有するトランスの２次側電圧をマイナス側に整流平滑する整流回路２６１を備える。
【０００４】
定常時は、整流回路２６１により整流されたマイナス整流電圧Ｖｍｓと定電圧Ｖｃｃ（＝３．３Ｖ）間の電圧を抵抗Ｒ２１とＲ２２により分圧した電圧がトランジスタＴｒ２１のベースに印加され、トランジスタＴｒ２１はオフである。
【０００５】
そして、スイッチング電源に供給される交流電圧の減電圧が発生した場合、マイナス整流電圧Ｖｍｓはプラス側に上昇し、抵抗Ｒ２１とＲ２２による分圧電圧がプラス側に上昇し、分圧電圧が閾値電圧を超えると、トランジスタＴｒ２１がオンとなる。これにより、リセットラインがグランド電位となり、スイッチング電源回路を備える装置全体がリセットされる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２３５６１８号公報（第４図）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、スイッチング電源回路には、出力する直流電圧を、例えば装置の電源がオンからオフにされたときなどに低下させる場合、一時的に発振（スイッチング動作）を停止させるものが存在する。このようなスイッチング電源回路を用いた場合、一時的に発振が停止されると、上記特許文献１の減電圧検出回路では、マイナス整流電圧Ｖｍｓがプラス側に上昇することで、トランジスタＴｒ２１がオンとなり、装置全体がリセットされてしまう。
【０００８】
そこで、更なる性能向上を実現するため、本発明は、スイッチング電源回路が一時的に発振を停止した場合でも、スイッチング電源回路を備える装置がリセットされることを抑制できる減電圧検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の一態様に係る減電圧検出回路は、交流電圧が供給されるスイッチング電源回路が有するトランスの２次側電圧に基づき、前記交流電圧の減電圧を検出する減電圧検出部と、前記減電圧検出部により減電圧が検出されると、前記スイッチング電源回路を備える装置の制御部をリセットするリセット部と、前記スイッチング電源回路が一時的にスイッチング動作を停止するときに前記減電圧検出部を無効化する無効化部を備える構成としている。
【００１０】
このような構成によれば、スイッチング電源回路が一時的に発振（スイッチング動作）を停止する場合でも、減電圧検出部を無効化するので、リセット部による制御部のリセットを抑制できる。即ち、スイッチング電源回路を備える装置のリセットを抑制できる。
【００１１】
また、上記構成において、前記減電圧検出部は、前記トランスの２次側電圧をマイナス側に整流平滑してマイナス整流電圧を生成する整流回路と、前記マイナス整流電圧が生成される部位と所定の電源電圧が印加される部位間の電圧を分圧して分圧電圧を生成する分圧抵抗と、前記分圧電圧に基づきオンオフされるスイッチング素子と、を有しており、前記リセット部は、前記スイッチング素子がオンとなったときに前記制御部をリセットし、前記無効化部は、前記スイッチング電源回路が一時的にスイッチング動作を停止するときに、前記分圧電圧を０Ｖ以下に制限することで前記スイッチング素子のオフを維持する構成としてもよい。
【００１２】
このような構成によれば、交流電圧の減電圧が発生した場合は、トランスの２次側電圧のマイナス側電圧がプラス側へ上昇するので、マイナス整流電圧及び分圧電圧がプラス側へ上昇し、或るタイミングでスイッチング素子がオフからオンへ切替わり、減電圧が検出される。これにより、リセット部により制御部がリセットされる。
【００１３】
また、スイッチング電源回路が一時的に発振を停止する場合は、分圧電圧を０Ｖ以下に制限することでスイッチング素子のオフが維持されるので、減電圧検出が無効化され、リセット部による制御部のリセットを抑制できる。
【００１４】
また、上記構成において、前記分圧電圧が生成される部位と前記所定の電源電圧が印加される部位間において前記分圧抵抗の一部である第１の抵抗と第２の抵抗が直列に接続され、前記無効化部は、前記第１の抵抗と前記第２の抵抗との接続点とグランド間に接続される第２のスイッチング素子を有し、前記スイッチング電源回路が一時的にスイッチング動作を停止するときに、前記第２のスイッチング素子がオンとなることで前記分圧電圧を０Ｖ以下に制限する構成としてもよい。
【００１５】
このような構成によれば、スイッチング電源回路が一時的に発振を停止するときに、第２のスイッチング素子がオンとなることで、第１の抵抗と第２の抵抗との接続点がグランド電位となるので、分圧電圧を０Ｖ以下に制限できる。
【００１６】
また、上記いずれかの構成において、前記所定の電源電圧が印加される部位とグランド間において少なくとも一つの抵抗と前記スイッチング素子とが直列に接続され、前記少なくとも一つの抵抗の一部と前記スイッチング素子間に発生する電圧に応じて、前記リセット部はレベルを切替えてリセット信号を前記制御部へ出力する構成としてもよい。
【００１７】
このような構成によれば、交流電圧の減電圧が発生してスイッチング素子がオンになると、少なくとも一つの抵抗の一部とスイッチング素子間に発生する電圧は、所定の電源電圧から抵抗により電圧降下した電圧となる。この電圧に基づき、リセット部は制御部をリセットさせるレベルのリセット信号を出力する。
【００１８】
また、スイッチング電源回路が一時的に発振を停止する場合は、分圧電圧を０Ｖ以下に制限することでスイッチング素子のオフが維持されるので、少なくとも一つの抵抗の一部とスイッチング素子間に発生する電圧は、所定の電源電圧となる。この電圧に基づき、リセット部は制御部をリセットさせないレベルのリセット信号を出力する。従って、装置のリセットが抑制される。そして、仮に所定の電源電圧が低下した場合、少なくとも一つの抵抗の一部とスイッチング素子間に発生する電圧は低下するので、この電圧に基づき、リセット部は制御部をリセットさせるレベルのリセット信号を出力する。従って、制御部をリセットして、制御部の誤動作を抑制できる。
【００１９】
また、本発明の一態様に係るテレビ装置は、上記いずれかの構成の減電圧検出回路と、スイッチング電源回路と、を備えたものとしている。
【００２０】
このような構成によれば、スイッチング電源回路が一時的に発振を停止する場合でも、減電圧検出部を無効化するので、リセット部によるテレビ装置の制御部のリセットを抑制できる。即ち、テレビ装置のリセットを抑制できる。
【発明の効果】
【００２１】
本発明によると、スイッチング電源回路が一時的に発振を停止した場合でも、スイッチング電源回路を備える装置がリセットされることを抑制できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係るスイッチング電源回路及びその周辺の構成を示す図である。
【図２】本発明の一実施形態に係る減電圧検出回路の回路構成を示す図である。
【図３】定常時における減電圧検出回路の各部電圧の波形例を示すタイミングチャートである。
【図４】減電圧発生における減電圧検出回路の各部電圧の波形例を示すタイミングチャートである。
【図５】スイッチング電源回路の出力電圧レベルが遷移する際の各部波形例を示すタイミングチャートである。
【図６】スイッチング電源回路が一時的に発振を停止したときのマイナス整流電圧及びベース電圧の波形例を示す図である。
【図７】本発明の変形例に係る減電圧検出回路の回路構成を示す図である。
【発明を実施するための形態】
【００２３】
以下に本発明の一実施形態について図面を参照して説明する。本発明の一実施形態に係るスイッチング電源回路及びその周辺構成を図１に示す。なお、図１に示す構成は、例えばテレビ装置などの装置に備えられる。
【００２４】
図１に示すスイッチング電源回路２は、ダイオードブリッジ２１と、電解コンデンサ２２と、トランス２３と、スイッチング素子２４と、ダイオード２５と、電解コンデンサ２６と、制御部２７を備えている。スイッチング電源回路２には、交流電源１から電源が供給される。
【００２５】
交流電源１から入力される交流電圧はダイオードブリッジ２１によって整流され、電解コンデンサ２２によって平滑化されて直流電圧に変換される。
【００２６】
トランス２３の１次側に直流電圧が入力され、スイッチング素子２４が制御部２７によってスイッチングされることにより、トランス２３の２次側へエネルギーが伝達される。トランス２３の２次側電圧のプラス側が、ダイオード２５により整流され、電解コンデンサ２６により平滑化される。これにより、所定電圧の直流電圧がスイッチング電源回路２より出力される。
【００２７】
また、出力電圧が一定となるよう、制御部２７によりフィードバック制御され、スイッチング素子２４のスイッチングが調整される。
【００２８】
このようなスイッチング電源回路２に入力される交流電源１による交流電圧の減電圧を検出するために減電圧検出回路３が設けられている。減電圧検出回路３は、トランス２３の２次側電圧が入力される入力端子Ｔ１を有しており、トランス２３の２次側電圧に基づいて減電圧を検出する。
【００２９】
ここで、減電圧検出回路３の具体的な回路構成を図２に示す。図２に示す減電圧検出回路３は、交流電源１による交流電圧の減電圧を検出する減電圧検出部３１と、メインマイコン４（図１）をリセットさせるリセット部３２と、減電圧検出部３１を無効化する無効化部３３を備えている。
【００３０】
減電圧検出部３１は、入力端子Ｔ３１と、ダイオードＤ１と、コンデンサＣ１と、ツェナーダイオードＺ１と、抵抗Ｒ１〜Ｒ５と、トランジスタＱ１を有している。
【００３１】
入力端子Ｔ１はダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードはコンデンサＣ１の一端とツェナーダイオードＺ１のアノードに共通接続される。コンデンサＣ１の他端はグランドに接続され、ツェナーダイオードのカソードは抵抗Ｒ１の一端に接続される。
【００３２】
所定電圧（例えば＋３．３Ｖ）である電源電圧Ｖｃｃの印加端には、抵抗Ｒ３と抵抗Ｒ２が直列に接続され、抵抗Ｒ１の一端と抵抗Ｒ２の一端との接続点がバイポーラトランジスタであるトランジスタＱ１のベースに接続される。なお、電源電圧Ｖｃｃは、スイッチング電源回路２の出力電圧に基づいて生成される。また、トランジスタＱ１と後述するトランジスタＱ２は、バイポーラトランジスタに限らず、例えばＭＯＳＦＥＴを用いてもよい。
【００３３】
トランジスタＱ１のコレクタと電源電圧Ｖｃｃの印加端の間には、抵抗Ｒ４と抵抗Ｒ５が直列に接続され、トランジスタＱ１のエミッタはグランドに接続される。
【００３４】
リセット部３２は、リセットＩＣ３２１と、コンデンサＣ２及びＣ３と、抵抗Ｒ８と、出力端子Ｔ３を有している。出力端子Ｔ３は、メインマイコン４（図１）に接続される。メインマイコン４は、スイッチング電源回路２が備えられる装置（例えばテレビ装置）全体の制御を行う。
【００３５】
リセットＩＣ３２１の電源端子ＶＤＤは、抵抗Ｒ４と抵抗Ｒ５の接続点に接続される。リセットＩＣ３２１のグランド端子ＧＮＤは、グランドに接続される。リセットＩＣ３２１のリセット出力端子ＶＯＵＴは、出力端子Ｔ３に接続される。リセットＩＣ３２１は、電源端子ＶＤＤに入力される電圧が閾値以上か否かに応じて、リセット出力端子ＶＯＵＴからＨｉｇｈレベルまたはＬｏｗレベルのリセット信号を出力する。リセット信号がＬｏｗレベルのときにメインマイコン４はリセットされる。
【００３６】
なお、リセットＩＣ３２１のコンデンサ接続用端子ＣＴには、コンデンサＣ２が接続される。コンデンサＣ２の容量によってリセット出力端子ＶＯＵＴから出力されるリセット信号の遅延時間が調整される。
【００３７】
無効化部３３は、入力端子Ｔ２と、抵抗Ｒ６及びＲ７と、トランジスタＱ２を有している。入力端子Ｔ２は、メインマイコン４（図１）が接続される。
【００３８】
入力端子Ｔ２とグランドの間に、抵抗Ｒ６と抵抗Ｒ７が直列に接続され、抵抗Ｒ６と抵抗Ｒ７の接続点にバイポーラトランジスタであるトランジスタＱ２のベースが接続される。トランジスタＱ２のエミッタにはグランドが接続され、コレクタには抵抗Ｒ２と抵抗Ｒ３の接続点が接続される。
【００３９】
メインマイコン４０から入力端子Ｔ２にＨｉｇｈレベルまたはＬｏｗレベルの制御信号が入力されることにより、トランジスタＱ２はオンオフ制御される。トランジスタＱ２がオンになると、減電圧検出部３１が無効化される。
【００４０】
次に、定常時の動作について説明する。定常時における各部電圧の波形例を図３に示す。ここで、定常時において、メインマイコン４から入力端子Ｔ２に入力される制御信号はＬｏｗレベルであるので、無効化部３３のトランジスタＱ２はオフである。
【００４１】
図３に示すように、定常時において、入力端子Ｔ１に入力されるトランス２３の２次側電圧Ｖｔｒ（図２）は、グランドを挟んでプラス側電圧とマイナス側電圧が交互に現れるようなパルス状波形となる。
【００４２】
スイッチング電源回路２が備えられる装置が例えばテレビ装置として、テレビ装置の電源がオンの場合、スイッチング電源回路２の出力電圧は例えば＋２１Ｖとなり、プラス側電圧が＋２１Ｖとなる。また、テレビ装置の電源がオフの場合、スイッチング電源回路２の出力電圧は例えば＋５Ｖとなり、プラス側電圧が＋５Ｖとなる。また、マイナス側電圧は、例えば−５０Ｖとなる。以下、電圧値は一例としてこれらの値であるとして説明する。
【００４３】
トランス２３の２次側電圧Ｖｔｒが、ダイオードＤ１によってマイナス側に整流され、コンデンサＣ１によって平滑化されることにより、マイナス整流電圧Ｖｍｓが生成される（図２）。図３に示すように、トランス２３の２次側電圧Ｖｔｒのマイナス側電圧が−５０Ｖであるので、マイナス整流電圧Ｖｍｓは−５０Ｖでほぼ一定となる。
【００４４】
そして、電源電圧Ｖｃｃ（以下、一例として＋３．３Ｖとする）とマイナス整流電圧Ｖｍｓ間の電圧が抵抗Ｒ１〜Ｒ３によって分圧されることにより、分圧電圧であるトランジスタＱ１のベース電圧Ｖｂが生成される。図３に示すように、抵抗Ｒ１〜Ｒ３の抵抗値の設定により、ベース電圧Ｖｂは、グランドよりマイナス側の所定電圧でほぼ一定となる。
【００４５】
従って、トランジスタＱ１はオフとなるので、電源電圧Ｖｃｃの＋３．３ＶがリセットＩＣ３２１の電源端子ＶＤＤに入力され、リセット出力端子ＶＯＵＴからはＨｉｇｈレベルのリセット信号が出力される。よって、出力端子Ｔ３からリセット信号を受けたメインマイコン４はリセットされない。
【００４６】
次に、定常時において交流電源１（図１）による交流電圧の減電圧が生じた場合の動作について説明する。この場合の各部電圧の波形例を図４に示す。
【００４７】
定常時において交流電源１による交流電圧の減電圧が生じた場合、図４に示すように、トランス２３の２次側電圧Ｖｔｒのプラス側電圧はマイナス側へ減少し、マイナス側電圧はプラス側へ上昇する。これにより、図４に示すように、マイナス整流電圧Ｖｍｓは、プラス側へ上昇する。
【００４８】
これに伴い、電源電圧Ｖｃｃ（＝＋３．３Ｖ）とマイナス整流電圧Ｖｍｓ間の電圧を分圧した分圧電圧であるトランジスタＱ１のベース電圧Ｖｂは、プラス側へ上昇する。そして、ベース電圧Ｖｂがグランドを超えてトランジスタＱ１の閾値電圧（例えば＋０．６Ｖ）に達したタイミングで、トランジスタＱ１がオンとなる（図４のタイミングｔ１）。
【００４９】
これにより、リセットＩＣ３２１の電源端子ＶＤＤに入力される電圧が抵抗Ｒ４とＲ５による分圧により、電源電圧ＶＣＣの＋３．３Ｖよりも低くなる。従って、電源端子ＶＤＤに入力される電圧が閾値を下回り、リセット出力端子ＶＯＵＴからＬｏｗレベルのリセット信号が出力される。よって、メインマイコン４は、出力端子Ｔ３から入力されるリセット信号によってリセットされる（即ち、テレビ装置全体がリセットされる）。
【００５０】
このように定常時において交流電源１による交流電圧の減電圧が生じると、減電圧検出部３１の動作によりメインマイコン４をリセットさせることができる。しかしながら、テレビ装置の主電源がオンからオフへ切替えられてスイッチング電源回路２が出力電圧レベルを遷移させる際（＋２１Ｖ⇒＋５Ｖ）、スイッチング電源回路２の発振が一時的に停止するが、この際に減電圧検出部３１が誤動作してメインマイコン４がリセットされることを防止する必要がある。
【００５１】
そこで、このような減電圧検出部３１の誤動作防止について図５及び図６を用いて説明する。
【００５２】
図５は、スイッチング電源回路２の出力電圧レベル遷移時における各部電圧の波形例を示す。ここで、テレビ装置の電源がオンであり、スイッチング電源回路２の出力電圧Ｖｏが＋２１Ｖに制御されて定常状態であるとする。このとき、図５に示すように、トランス２３の２次側電圧Ｖｔｒはプラス側電圧が＋２１Ｖでマイナス側電圧が−５０Ｖとなるパルス状波形となり、マイナス整流電圧Ｖｍｓは−５０Ｖでほぼ一定となっている。
【００５３】
このときにリモコン装置（図１で不図示）による操作により、リモコン受光部５を介してメインマイコン４が電源をオフとする操作信号を受け取ったとすると、メインマイコン４は、制御信号をＨｉｇｈレベルとして入力端子Ｔ２に入力させる（図５のタイミングＴ１１）。これにより、無効化部３３のトランジスタＱ２がオンとなる。
【００５４】
その後、メインマイコン４からの指令信号により、スイッチング電源回路２の制御部２７はスイッチングを停止する（図５のタイミングＴ１２）。即ち、発振が一時的に停止される。これにより、トランス２３の２次側電圧は０Ｖとなり、電解コンデンサ２６の放電によりスイッチング電源回路２の出力電圧Ｖｏは＋２１Ｖから減少する。なお、減電圧検出部３１の抵抗Ｒ２に比して抵抗Ｒ３の抵抗値を小さくしているので、電解コンデンサ２６の放電電流を大きくし、スイッチング電源回路２の出力電圧が遷移後の目標レベル（＝＋５Ｖ）に達するまでの時間を短くできる（図５のタイミングＴ１２〜Ｔ１３の期間の短縮）。
【００５５】
また、減電圧検出部３１のコンデンサＣ１の放電により、マイナス整流電圧Ｖｍｓは−５０Ｖからプラス側へ上昇する。
【００５６】
マイナス整流電圧Ｖｍｓが上昇する際のベース電圧Ｖｂの波形例を図６に示す。Ｈｉｇｈレベルの制御信号によってトランジスタＱ２がオンとなっているので、抵抗Ｒ２と抵抗Ｒ３の接続点は０Ｖとなり、ベース電圧Ｖｂはマイナス整流電圧Ｖｍｓと０Ｖ間の電圧を抵抗Ｒ１とＲ２で分圧して生成される。従って、図６に示すように、マイナス整流電圧Ｖｍｓが上昇した場合、ベース電圧Ｖｂも上昇するが０Ｖ以下に制限される。よって、トランジスタＱ１はオフが維持され、リセットＩＣ３２１によってメインマイコン４がリセットされることを防止できる。
【００５７】
つまり、スイッチング電源回路２が一時的に発振を停止すると、マイナス整流電圧Ｖｍｓは交流電源１の減電圧が生じた場合のように上昇するが、無効化部３３のトランジスタＱ２をオンとすることにより、ベース電圧Ｖｂを０Ｖ以下に制限し、減電圧検出部３１を無効化している。
【００５８】
そして、スイッチング電源回路２の出力電圧Ｖｏが遷移後の目標レベルである＋５Ｖに達すると、スイッチング電源回路２は発振を開始し、定常状態となる（図５のタイミングＴ１３）。これにより、トランス２３の２次側電圧Ｖｔｒはプラス側電圧が＋５Ｖでマイナス側電圧が−５０Ｖとなるパルス状波形となり、マイナス整流電圧Ｖｍｓは−５０Ｖでほぼ一定となる。スイッチング電源回路２の出力電圧Ｖｏは＋５Ｖに制御される。
【００５９】
その後、メインマイコン４は、制御信号をＬｏｗレベルに切替えて入力端子Ｔ２に入力させ、無効化部３３のトランジスタＱ２がオフとされる（図５のタイミングＴ１４）。この後、交流電源１による交流電圧の減電圧が生じた場合は減電圧検出部３１がこれを検出することができる。
【００６０】
なお、スイッチング電源回路２が一時的に発振を停止した場合にメインマイコン４がリセットされることを防止する方法としては、無効化部３３を設けずに、メインマイコン４でリセット信号が出力される出力端子Ｔ３の監視をソフト的に停止することも考えられる。しかしながら、この方法では、監視を停止している間に、電源電圧Ｖｃｃが＋３．３ＶからリセットＩＣ３２１がリセット出力端子ＶＯＵＴからＬｏｗレベルのリセット信号を出力する電圧（例えば２．９Ｖ）に低下しても、メインマイコン４はリセットされない。従って、メインマイコン４が誤動作する恐れがある。
【００６１】
これに対し、本実施形態であれば、無効化部３３により減電圧検出部３１を無効化はするが、メインマイコン４は出力端子Ｔ３の監視を継続しているので、上記のように電源電圧Ｖｃｃの電圧が低下した場合でも、メインマイコン４をリセットすることができる。
【００６２】
次に、上記実施形態の変形例に係る減電圧検出回路の回路構成を図７に示す。図７に示す減電圧検出回路３’の上記実施形態（図２）との相違点は、無効化部３３’を設けたことである。
【００６３】
無効化部３３’は、入力端子Ｔ２’と、バイポーラトランジスタであるトランジスタＱ２’を有している。入力端子Ｔ２’には、メインマイコン４から制御信号が入力される。トランジスタＱ２’のベースには入力端子Ｔ２’が接続され、コレクタには抵抗Ｒ１と抵抗Ｒ２の接続点が接続され、エミッタはグランドに接続される。
【００６４】
本実施形態では、スイッチング電源回路２が一時的に発振を停止している際に、メインマイコン４から入力端子Ｔ２’にＨｉｇｈレベルの制御信号を入力させることでトランジスタＱ２’をオンとし、ベース電圧Ｖｂを０Ｖに制限する。これにより、減電圧検出部３１を無効化し、メインマイコン４がリセットされるのを防止できる。
【００６５】
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変形が可能である。
【符号の説明】
【００６６】
１  交流電源
２  スイッチング電源回路
３、３’  減電圧検出回路
４  メインマイコン
３１  減電圧検出部
３２  リセット部
３３、３３’  無効化部
【図１】
2014222816.tif 000003
【図２】
2014222816.tif 000004
【図３】
2014222816.tif 000005
【図４】
2014222816.tif 000006
【図５】
2014222816.tif 000007
【図６】
2014222816.tif 000008
【図７】
2014222816.tif 000009