(57)【要約】【課題】半導体層上に銀層を形成することを含む半導体発光素子の製造方法であって、半導体発光素子の駆動電圧を低下させ得る方法を提供する。【解決手段】第１導電型の半導体層（７）および第２導電型の半導体層（３）を含む半導体構造体（９）を有する半導体発光素子（３０）の製造方法において、第１出力にて銀または銀混合物をスパッタリングすることにより、第１導電型の半導体層（７）上に銀を含む第１層を形成し、第２出力にて銀または銀混合物をスパッタリングすることにより、第１層上に銀を含む第２層を形成し、これら第１層および第２層は電極層（１１）の少なくとも一部（１１ａ）を成す。第１出力は０．０５Ｗ／ｃｍ２以上０．６０Ｗ／ｃｍ２以下の範囲にあり、かつ、第２出力は第１出力より大きい。【選択図】図１
2014110300.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層および第２導電型の半導体層を含む半導体構造体を備える半導体発光素子の製造方法であって、
（ａ）第１出力にて銀または銀混合物をスパッタリングすることにより、前記第１導電型の半導体層上に銀を含む第１層を形成する工程と、
（ｂ）第２出力にて銀または銀混合物をスパッタリングすることにより、前記第１層上に銀を含む第２層を形成する工程と
を含み、前記第１層および前記第２層が電極層の少なくとも一部を成し、
前記第１出力が０．０５Ｗ／ｃｍ２以上０．６０Ｗ／ｃｍ２以下の範囲にあり、かつ、前記第２出力が前記第１出力より大きいことを特徴とする、半導体発光素子の製造方法。
【請求項２】
前記第１出力が０．１０Ｗ／ｃｍ２以上０．２５Ｗ／ｃｍ２以下の範囲にあることを特徴とする、請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記工程（ａ）は、前記第１出力でのスパッタリングを第１圧力下で実施して前記第１層を形成するものであり、
前記工程（ｂ）は、前記第２出力でのスパッタリングを第２圧力下で実施して前記第２層を形成するものであり、
前記第１圧力が０．１Ｐａ以上０．７Ｐａ以下の範囲にあり、かつ、前記第２圧力が前記第１圧力より低いことを特徴とする、請求項１または２に記載の半導体発光素子の製造方法。
【請求項４】
前記第１圧力が０．２Ｐａ以上０．４Ｐａ以下の範囲にあることを特徴とする、請求項３に記載の半導体発光素子の製造方法。
【請求項５】
前記第１層が、１ｎｍ以上１００ｎｍ以下の厚さで形成することを特徴とする、請求項１〜４のいずれか一項に記載の半導体発光素子の製造方法。
【請求項６】
前記第１層と前記第２層の厚さの合計が２００ｎｍ以下で形成することを特徴とする、請求項１〜５のいずれか一項に記載の半導体発光素子の製造方法。
【請求項７】
前記第１層および前記第２層の少なくとも一方が、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｆｅ、Ｒｕ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ｚｎ、Ａｌ、Ｇａ、Ｉｎ、ＳｉおよびＧｅからなる群から選択される少なくとも１種類の元素を更に含むことを特徴とする、請求項１〜６のいずれか一項に記載の半導体発光素子の製造方法。
【請求項８】
前記第１層および前記第２層の少なくとも一方が、Ａｕ、Ｃｕ、ＰｄおよびＰｔからなる群から選択される少なくとも１種類の元素を更に含むことを特徴とする、請求項７に記載の半導体発光素子の製造方法。
【請求項９】
前記工程（ａ）および前記工程（ｂ）の各々のスパッタリングとして高周波スパッタリングを実施することを特徴とする、請求項１〜８のいずれか一項に記載の半導体発光素子の製造方法。
【請求項１０】
前記半導体構造体が、窒化物半導体材料から成ることを特徴とする、請求項１〜９のいずれか一項に記載の半導体発光素子の製造方法。
【請求項１１】
前記第１導電型がｐ型であり、前記第２導電型がｎ型であることを特徴とする、請求項１〜１０のいずれか一項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法に関し、より詳細には、半導体層上に銀層を形成することを含む半導体発光素子の製造方法に関する。なお、本明細書において「銀層」とは、「銀を含む層」（銀含有層）を意味し、代表的には、銀から成る層、または銀とその他の少なくとも１種類の元素とを含む層であり得る。
【背景技術】
【０００２】
従来、半導体発光素子において、半導体層と接触して形成される電極について、様々な材料および構成のものが知られている（特許文献１〜５）。
【０００３】
なかでも、銀層は、高い光反射率を有するため、特に、いわゆるフリップチップ実装タイプの半導体発光素子において基板側からの光の取り出し効率を高める目的で、電極層として利用されている。例えば、特許文献１では、ｐ型半導体層上に、銀から成る第１金属層を直接形成し、ＳｉＯ２などの絶縁性の保護膜を適宜設け、その上に金などから成る第２金属層を形成している。また、特許文献２では、ｐ型半導体層上に、ＩＴＯなどの透光性の導電性材料から成る第１の電極を形成し、その上面の凹みに銀またはその他の金属から成る第２の電極を形成している。従来の半導体発光素子の製造方法において、銀層は、真空蒸着やスパッタリングなどにより形成されている。上記特許文献１のように、半導体層上に銀層を直接形成する場合、この銀層は、半導体層との間で電気的コンタクト、好ましくはオーミックコンタクトを提供する役割を果たしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１６８８２３号公報
【特許文献２】特開２００７−１３４５３３号公報
【特許文献３】特開２００７−１４２０２８号公報
【特許文献４】特開２００８−４７８６４号公報
【特許文献５】特開２０１０−２８７７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現在、半導体発光素子に対して、その消費電力を低減するために、駆動電圧の一層の低下が要請されている。かかる要請に応えるべく、本発明の目的は、半導体層上に銀層を形成することを含む半導体発光素子の製造方法であって、半導体発光素子の駆動電圧を低下させ得る方法を提供することにある。
【課題を解決するための手段】
【０００６】
半導体層上に銀層を直接形成する場合、得られる半導体発光素子の消費電力を小さくするためには、銀層と半導体層との間のコンタクト抵抗は、できるだけ小さいことが望ましい。本発明者らは、銀層を半導体層上にスパッタリングにより形成する場合、特に、スパッタリングの出力によって、銀層と半導体層との間のコンタクト抵抗が変化することを見出し、更なる鋭意研究の結果、本発明を完成するに至った。
【０００７】
概略的には、第１導電型の半導体層および第２導電型の半導体層を含む半導体構造体を備える半導体発光素子の製造方法であって、
（ａ）第１出力にて銀または銀混合物をスパッタリングすることにより、前記第１導電型の半導体層上に銀を含む第１層を形成する工程と、
（ｂ）第２出力にて銀または銀混合物をスパッタリングすることにより、前記第１層上に銀を含む第２層を形成する工程と
を含み、前記第１層および前記第２層が電極層の少なくとも一部を成し、
前記第２出力が前記第１出力より大きい（換言すれば、前記第１出力が前記第２出力より小さい）ことを特徴とする、半導体発光素子の製造方法が提供される。
【０００８】
より詳細には、本発明によれば、第１導電型の半導体層および第２導電型の半導体層を含む半導体構造体を備える半導体発光素子の製造方法であって、
（ａ）第１出力にて銀または銀混合物をスパッタリングすることにより、前記第１導電型の半導体層上に銀を含む第１層（本明細書において「第１銀層」とも言う）を形成する工程と、
（ｂ）第２出力にて銀または銀混合物をスパッタリングすることにより、前記第１層上に銀を含む第２層（本明細書において「第２銀層」とも言う）を形成する工程と
を含み、前記第１層および前記第２層が電極層の少なくとも一部を成し、
前記第１出力が０．０５Ｗ／ｃｍ２以上０．６０Ｗ／ｃｍ２以下の範囲にあり、かつ、前記第２出力が前記第１出力より大きいことを特徴とする、半導体発光素子の製造方法が提供される。
本発明の半導体発光素子の製造方法によれば、０．０５Ｗ／ｃｍ２以上０．６０Ｗ／ｃｍ２以下の第１出力で銀または銀混合物をスパッタリングして第１層（第１銀層）を半導体層上に直接形成することによって、銀層と半導体層との間のコンタクト抵抗を効果的に低下させることができ、これにより、半導体発光素子の駆動電圧を低下させることができる。そして、本発明の半導体発光素子の製造方法によれば、第１出力より大きい第２出力で銀または銀混合物をスパッタリングして第２層（第２銀層）を第１層（第１銀層）上に形成することによって、高い生産効率を得ることができる。なお、本明細書における第１出力及び第２出力（Ｗ／ｃｍ２）は、スパッタリングのターゲット（銀または銀混合物）に対するもの（より詳細には、該ターゲットの面積に対する出力）である。
【発明の効果】
【０００９】
本発明によれば、半導体層上に銀層を形成することを含む半導体発光素子の製造方法において、０．０５Ｗ／ｃｍ２以上０．６０Ｗ／ｃｍ２以下の第１出力で銀または銀混合物をスパッタリングして第１層（第１銀層）を半導体層上に直接形成し、そして、第１出力より大きい第２出力で銀または銀混合物をスパッタリングして第２層（第２銀層）を第１層（第１銀層）上に形成することによって、高い生産効率を確保しつつ、銀層と半導体層との間のコンタクト抵抗を効果的に低下させることができ、これにより、半導体発光素子の駆動電圧を低下させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明により製造可能な半導体発光素子の１つの例を示す概略断面図である。
【図２】本発明により製造可能な半導体発光素子のもう１つの例を示す概略断面図である。
【図３】図２の半導体発光素子の例の概略上面図である。
【図４】コンタクト抵抗（Ω・ｃｍ２）のスパッタリング出力（Ｗ／ｃｍ２）に対する依存性を示すグラフである。
【図５】コンタクト抵抗（Ω・ｃｍ２）のスパッタリング圧力（Ｐａ）に対する依存性を示すグラフである。
【図６】半導体発光素子の順方向電圧Ｖｆ（Ｖ）および光出力Ｐｏ（ｍＷ）のスパッタリング出力（Ｗ／ｃｍ２）に対する依存性を示すグラフである。
【発明を実施するための形態】
【００１１】
本発明の基本概念は、第１導電型の半導体層および第２導電型の半導体層を含む半導体構造体を備える半導体発光素子の製造方法であって、
（ａ）第１出力にて銀または銀混合物をスパッタリングすることにより、前記第１導電型の半導体層上に銀を含む第１層を形成する工程と、
（ｂ）第２出力にて銀または銀混合物をスパッタリングすることにより、前記第１層上に銀を含む第２層を形成する工程と
を含み、前記第１層および前記第２層が電極層の少なくとも一部を成し、
前記第２出力が前記第１出力より大きいことを特徴とする。
【００１２】
以下、本発明の実施形態における半導体発光素子の製造方法について、図面を参照しながら詳述する。
【００１３】
図１に例示的に示すように、本実施形態によって製造される半導体発光素子３０は、基板１と、その上に形成された、ｎ型半導体層３、活性層５およびｐ型半導体層７を含む半導体構造体９と、保護膜１５と、ｎ型半導体層３およびｐ型半導体層７上にそれぞれ設けられたｎ側電極１９およびｐ側電極２１とを有して成る。より詳細には、ｐ側電極２１は、少なくとも金属電極層１１を含み、好ましくはカバー電極層１３およびパッド電極層１７を更に含んで成る。金属電極層（電極層）１１は、少なくともｐ型半導体層７に直接接触している銀層１１ａを含み、この銀層１１ａは、後述するように第１銀層および第２銀層から形成される。金属電極層１１は、銀（Ａｇ）以外の他の少なくとも１種類の金属を含む層（金属または金属混合物、代表的には合金の層であって、銀を含まない層、以下、単に「銀非含有金属層」と言う）１１ｂを更に含んで成ることが好ましい。他方、ｎ側電極１９は、本実施形態においてはそれ自体がパッド電極層として機能するものとするが、これに限定されない。保護膜１５は、半導体発光素子３０の基板１と反対側の面に形成され、ｎ側電極１９およびｐ側電極２１（より詳細にはパッド電極層１７）の少なくとも一部の表面（窓部）を露出させつつ、これら電極１９および２１の残部の表面および半導体構造体９のうちｎ型半導体層３の素子端面（切断面）を除く表面を被覆している。しかしながら、本発明によって製造される半導体発光素子は、かかる構成に限定されず、半導体層上に銀層が形成される限り、任意の適切な構成を有し得る。
【００１４】
かかる半導体発光素子３０は、本実施形態において、以下のようにして製造することができる。
【００１５】
まず、基板１の上に、ｎ型半導体層３、活性層５およびｐ型半導体層７を含む半導体構造体９を作製する。
【００１６】
基板１は、半導体層をエピタキシャル成長させることができる基板であればよく、絶縁性および導電性のいずれであってもよい。例えば、サファイア、スピネル、ＳｉＣ、ＺｎＳ、ＺｎＯ、Ｓｉ、ＧａＮ、ＡｌＮ、ＧａＡｓなどを基板１として用いることができる。より詳細には、半導体構造体９として、窒化物半導体材料から成る半導体層を成長させる場合、サファイア基板が好適に用いられる。また、基板１は、図１に示すように、半導体層を成長させる側の面に複数の凸部を有していてよいが、これに限定されるものではない。基板１が、かかる凸部を有する場合、光の取り出し効率を向上させることができる。
【００１７】
図１に示すような半導体構造体９は、基板１上に半導体層を順次形成し、得られた積層体の所定の領域を、基板１と反対側の面（成長面側）からエッチングして、ｎ型半導体層３を露出させることにより得られる。各半導体層は、例えば、ＭＯＶＰＥ、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等の公知の技術により形成することができる。また、エッチングには、ドライエッチング（気相エッチング、プラズマエッチング、反応性イオンエッチングなど）やウェットエッチングとして公知の技術を利用できる。
【００１８】
なお、半導体構造体９は、少なくともｎ型半導体層３およびｐ型半導体層７を有する発光可能な半導体構造体であればよい。かかる構造体としては、ＭＩＳ接合、ＰＩＮ接合やＰＮ接合を有したホモ構造、ヘテロ構造あるいはダブルへテロ構造のものが挙げられる。本実施形態においては、ｎ型半導体層３とｐ型半導体層７との間に活性層５を設けているが、この活性層５は、量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造とすることもできる。また、各半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。更に、各半導体層は、単層構造でもよいが、組成および膜厚等の異なる２つまたはそれ以上の層の積層構造または超格子構造等であってもよい。
【００１９】
半導体構造体９の半導体材料としては、一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１、以下同様）で表されるような窒化物半導体材料が挙げられるが、これに限定されない。
【００２０】
より具体的には、窒化物半導体材料から成る積層構造体は、例えば、ＡｌＧａＮよりなるバッファ層、アンドープＧａＮ層、Ｓｉドープｎ型ＧａＮよりなるｎ側コンタクト層、ＧａＮ層とＩｎＧａＮ層とを交互に積層させた超格子層、ＧａＮ層とＩｎＧａＮ層とを交互に積層させた多重量子井戸構造の活性層、ＭｇドープＡｌＧａＮ層とＭｇドープＩｎＧａＮ層とを交互に積層させた超格子層、ＭｇドープＧａＮよりなるｐ側コンタクト層、等が挙げられる。
【００２１】
次に、かかる半導体構造体９を作製した基板１に対して、スパッタリングを２つの工程（ａ）および工程（ｂ）にて実施して、第１銀層および第２銀層をそれぞれ形成し、これら２つの層から銀層１１ａを形成する。より詳細には、以下の通りである。
【００２２】
・工程（ａ）
まず、銀または銀混合物のターゲットを所定の第１条件にてスパッタリングすることにより、ｐ型半導体層７上に第１銀層を形成する。
【００２３】
本発明において、上記所定の第１条件は、スパッタリングの出力を０．０５Ｗ／ｃｍ２以上０．６０Ｗ／ｃｍ２以下の範囲、好ましくは０．１０Ｗ／ｃｍ２以上０．２５Ｗ／ｃｍ２以下の範囲にある第１出力とすることを含む。加えて、上記所定の第１条件は、０．１Ｐａ以上０．７Ｐａ以下の範囲、好ましくは０．２Ｐａ以上０．４Ｐａ以下の範囲の第１圧力とすることを含み得るが、必ずしもこれに限定されない。本発明はいかなる理論によっても拘束されないが、０．６０Ｗ／ｃｍ２以下の低い出力、および好ましくは０．１Ｐａ以上の高い圧力下で、銀または銀混合物をスパッタリングすると、スパッタリングによりその下の半導体層（本実施形態においてはｐ型半導体層７）にダメージが導入されることを効果的に低減することができ、この結果、コンタクト抵抗を低下させることができると考えられる。スパッタリングの出力が低い程、銀または銀混合物のターゲットから弾き出されて半導体層に衝突するＡｇ原子のエネルギーが小さくなり、半導体層に導入されるダメージが小さくなると考えられる。また、周囲（装置内）の圧力が高い程、銀または銀ターゲットから弾き出されたＡｇ原子のエネルギーが半導体層に衝突するまでに小さくなり、半導体層に導入されるダメージが小さくなると考えられる。しかしながら、出力が低くなる程および圧力が高くなる程、所望の膜厚を得るために必要な成膜時間が長くなる傾向にある。よって、０．０５Ｗ／ｃｍ２以上の出力、および好ましくは０．７Ｐａ以下の圧力下でスパッタリングすることにより、第１銀層の成膜時間が長くなり過ぎるのを防止でき、効率的に第１銀層を形成することができる。また、あまり高すぎる圧力は、膜の剥がれが懸念されることから好ましくない。なお、スパッタリング条件である出力および圧力のうち、圧力よりも出力のほうが、コンタクト抵抗の低減に大きく影響することから、本発明において工程（ａ）のスパッタリングは上記第１出力で行うものであればよく、上記第１圧力下で行うことは必須でない点に留意されたい。
【００２４】
・工程（ｂ）
次に、銀または銀混合物のターゲットを所定の第２条件にてスパッタリングすることにより、第１銀層上に第２銀層を形成する。
【００２５】
本発明において、上記所定の第２条件は、スパッタリングの出力を上記第１出力より大きい第２出力とすること（換言すれば、第１出力が第２出力より小さいこと）を含む。加えて、上記所定の第２条件は、上記第１圧力より低い第２圧力とすること（換言すれば、第１圧力が第２圧力より高いこと）を含み得るが、必ずしもこれに限定されない。スパッタリングによる半導体層へのダメージの導入は、スパッタリングにより形成されていく銀層がある程度の厚さに達すれば、その後は無視可能な程度となる。よって、最初、上記第１出力および好ましくは第１圧力下にて、半導体層へのダメージの導入を防止しながら第１銀層を形成し、その後、第２出力および好ましくは第２圧力下にて、第２出力を第１出力より高くし、および好ましくは第２圧力を第１圧力より低くして、第２銀層を形成すれば、第１銀層の成膜レートより第２銀層の成膜レートが大きくなるので、これら二層を合わせた所望の膜厚の銀層１１ａを得るのに必要な成膜時間を短縮することができ、これにより、生産効率を向上させることができ、量産性に優れる。なお、スパッタリング条件である出力および圧力のうち、圧力よりも出力のほうが、成膜時間の短縮に大きく影響することから、本発明において工程（ｂ）のスパッタリングは上記第２出力で行うものであればよく、上記第２圧力下で行うことは必須でない点に留意されたい。
【００２６】
上記第１銀層の膜厚は、例えば１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下であり得る。少なくとも１ｎｍ以上の膜厚の第１銀層を上述の第１出力および好ましくは第１圧力下にて形成すれば、その下の半導体層にダメージが導入されることを効果的に防止でき、コンタクト抵抗の低減効果を確保することができる。上記第１銀層および上記第２銀層の合計膜厚は、半導体構造体９内にて生じた光を有効に反射させ得る程度であればよく、例えば２００ｎｍ以下の範囲で選択可能である。
【００２７】
工程（ａ）および工程（ｂ）に使用するターゲットの組成、スパッタリング装置、スパッタリングガスなどは、互いに異なっていても、同じであってもよい。
【００２８】
上記第１銀層および上記第２銀層は、いずれも少なくとも銀を含むものであればよく、使用するターゲットの組成に応じて様々であり得る。ターゲットは、銀または銀混合物（代表的には銀合金）である（なお、第１銀層を形成するために使用するターゲットと、第２銀層を形成するために使用するターゲットとは、同じであっても、異なっていてもよい。）よって、第１銀層および第２銀層は、銀から成る層（以下、「純銀層」と言う。本明細書において純銀とは、純度４Ｎ（９９．９９％）以上のものを示す。）であっても、銀と銀以外の他の少なくとも１種類の元素とを含む層（以下、「銀混合物層」と言い、代表的には銀合金層）であってもよい。第１銀層／第２銀層の組み合わせとしては、純銀層／純銀層、純銀層／銀混合物層、銀混合物層／純銀層、銀混合物層／銀混合物層のいずれかであり得る。このうち、純銀層／純銀層は、第１銀層および第２銀層に同じターゲットを使用できるので製造が容易であり、純銀層／銀混合物層は得られる半導体発光素子の特性に優れるという利点がある。純銀層は、熱処理および／または実使用の間にマイグレーションが起こり易いという不利点があり、凝集により表面状態が粗面化して反射率が下がる傾向がある。純銀層よりも銀混合物層のほうが、マイグレーションを抑制でき、高い反射率を得ることができる。
【００２９】
例えば、第１銀層および第２銀層の少なくとも一方が、Ａｇに加えて、更に、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｆｅ、Ｒｕ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ｚｎ、Ａｌ、Ｇａ、Ｉｎ、ＳｉおよびＧｅからなる群から選択される少なくとも１種類の元素を含んでいてよく、好ましくは、Ａｕ、Ｃｕ、ＰｄおよびＰｔからなる群から選択される少なくとも１種類の元素を含み得る。
【００３０】
工程（ａ）および工程（ｂ）の各々において、スパッタリングには、高周波（ＲＦ）スパッタリング、直流スパッタリングなどを利用することができる。特に、高周波（ＲＦ）スパッタリングは、他のスパッタリング方法に比べて半導体層にダメージが導入され易いため、本発明によるダメージ低減効果が著しい。
【００３１】
スパッタリングの他の条件は適宜選択できる。温度は、例えば１０〜１００℃であってよい。スパッタリングガスには、一般的には、アルゴンガスなどの不活性ガスが使用され得る。
【００３２】
以上のようにして得られた第１銀層および第２銀層は、上述した金属電極層１１の銀層１１ａを形成するものである。なお、第１銀層と第２銀層とが異なる組成を有する場合、銀層１１ａにおいて、後述する熱処理および／または実使用などによって、第１銀層と第２銀層との間で元素拡散が生じていてもよい。
【００３３】
次に、好ましくは、銀層１１ａの上に、銀非含有金属層１１ｂを形成する。銀非含有金属層１１ｂを銀層１１ａ上に設けると、銀非含有金属層１１ｂが銀層１１ａに対してバリア層として機能し得るため、銀の耐熱性が上がり、かつ、銀の拡散を防止することができる。かかる銀非含有金属層１１ｂの材料としては、例えばＺｎ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｈ、Ｒｕ、Ｏｓ、Ｉｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｏ、Ｆｅ、Ｍｎ、Ｍｏ、Ｃｒ、Ｗ、Ｌａ、Ｃｕ、Ｙ、Ａｕ、Ａｌ等の金属およびこれらの２種以上の混合物（合金）が挙げられる。銀非含有金属層１１ｂは、単層であっても、多層であってもよく、例えば、Ｎｉ／Ｔｉ／Ｐｔの３層構造膜、Ｗ／Ｎｉの２層構造膜等が好ましく利用される。銀非含有金属層１１ｂの膜厚は適宜設定し得るが、例えば１００ｎｍ以上４００ｎｍ以下（多層の場合は合計）である。銀非含有金属層１１ｂは、スパッタリング、蒸着などの公知の方法により形成できる。なお、本明細書において積層構造は、特に記載がない場合は下にあるものを左から記載する。例えば、下から順にＮｉ、Ｔｉ、Ｐｔと積層されている場合は、Ｎｉ／Ｔｉ／Ｐｔと表す。
【００３４】
その後、得られた構造体を熱処理に付すことにより、少なくともｐ型半導体層７と銀層１１ａとの間にオーミックコンタクトを確立することが好ましい。かかる熱処理は、特に限定されないが、例えば、５００〜５５０℃にて５〜１５分間維持することにより実施され得る。なお、本発明において、オーミックコンタクトは、半導体−金属の分野で通常用いられている通りの意味で用い、例えばその電流−電圧特性が直線または略直線となる接合を指す。この熱処理により、存在する場合には、銀非含有金属層１１ｂは一部拡散または合金化していてもよい。熱処理を実施するタイミングは、特に限定されず、例えば、このタイミングに代えて、より後の工程にて適宜実施してもよい。
【００３５】
以上により、銀層１１ａおよび好ましくは銀非含有金属層１１ｂを含んで成る金属電極層１１がｐ型半導体層７上に形成される。金属電極層１１は、例えばリフトオフ技術、エッチングなどにより、ｐ型半導体層７上の所定の領域に形成可能である。
【００３６】
次に、上記で作製した金属電極層１１の表面（露出面）の好ましくは全部を被覆するように、カバー電極層１３を形成する。カバー電極層１３で金属電極層１１を被覆すると、適宜実施され得る熱処理および／または実使用時に起こり得る銀のマイグレーションを効果的に防止することができる。かかるカバー電極層１３の材料としては、熱により金属間の拡散を回避すべく、バリア性（拡散防止性）の高い材料が好ましく、例えばＮｉ、Ｔｉ、Ｗ、Ａｕ、Ｒｕ、Ａｌ、Ｃｕ、Ｓｉ、およびこれらの２種以上を含む混合物（合金）等が挙げられる。カバー電極層１３は、単層であっても、多層であってもよく、例えば、Ｎｉ／ＡｕやＴｉ／Ａｕの２層構造膜、ＡｌＣｕ合金／Ｒｕ／Ｔｉの３層構造膜、ＡｌＣｕ合金の単層構造膜が好ましく利用される。カバー電極層１３の膜厚は、特に限定されないが、例えば５００ｎｍ以上３０００ｎｍ以下（多層の場合は合計）である。カバー電極層１３は、リフトオフ技術、エッチングなどの公知の方法により形成できる。
【００３７】
その後、得られた構造体の基板１と反対側の面（図１の上面側）を、パッド電極層１７およびパッド電極層（ｎ側電極層）１９を形成すべき領域（窓部）を除いて、絶縁性材料から成る保護膜１５で被覆する。保護膜１５は、半導体発光素子を保護すると共に、電極の短絡を防止することができる。保護膜１５の絶縁性材料には、例えば酸化物（ＳｉＯ２、Ａｌ２Ｏ３等）、窒化物（ＳｉＮ、ＴｉＮ、ＳｉＯｘＮｙ等）を用い得る。保護膜１５の膜厚は、特に限定されないが、例えば４００〜１０００ｎｍ程度であり得る。保護膜１５は、化学気相成長法（ＣＶＤ）およびフォトリソグラフィー技術などの公知の方法により形成できる。
【００３８】
そして、保護膜１５の窓部に、パッド電極層１７および１９を形成する。これらパッド電極層１７および１９は、半導体発光素子３０を所定の基材上にバンプにより実装する場合に、バンプ用のパッドとして利用され得る。パッド電極層１７および１９は、互いに同じまたは異なる導電性材料から成っていてよく、導電性材料としては、例えばＡｌ、Ｔｉ、Ｒｈ、Ｐｔ、Ａｕ、Ｃｕ、Ｓｉ、およびこれらの２種以上を含む混合物（合金）等が挙げられる。パッド電極層１７および１９は、単層であっても、多層であってもよく、例えば、Ａｌ合金／Ｔｉ／Ｒｈ／Ａｕ、Ａｌ合金／Ｔｉ／Ｐｔ／Ａｕが好ましく利用される。パッド電極層１７および１９の各膜厚は適宜設定し得るが、例えば４００〜１０００ｎｍ（多層の場合は合計）である。パッド電極層１７および１９は、リフトオフ技術などの公知の方法により形成できる。
【００３９】
以上により、金属電極層１１ならびに好ましくはカバー電極層１３およびパッド電極層１７を含んで成るｐ側電極２１と、パッド電極層そのものであるｎ側電極１９が形成される。なお、本実施形態においては、ｎ型半導体層３上にｎ側電極１９としてパッド電極層のみを形成するものとした。かかる態様は、ｎ型半導体層３が、窒化物半導体材料から成る場合に適する。しかしながら、本発明はこれに限定されず、ｎ型半導体層３上に、銀層を上記銀層１１ａと同様にしてスパッタリングにより形成し、必要に応じて、銀非含有金属層やカバー電極層などを設けてもよい。
【００４０】
これにより、本実施形態に従って、図１に示す半導体発光素子３０が製造される。かかる半導体発光素子３０は、一般的にはフリップチップ実装により、所定の基材上に実装され得る。
【００４１】
以上、本発明の実施形態における半導体発光素子の製造方法について説明したが、本発明は種々の改変が可能である。
【００４２】
例えば、図２に示すような、２つのｎ側電極１９を備えるような半導体発光素子４０を製造することも可能である。図２中、図１を参照して上述した部材と同様の部材には同じ符号を付している。図２の半導体発光素子４０の概略上面図を図３に示す。図３のＡ−Ａ’線における断面図が図２に相当する（なお、図３中、素子周縁部分において、保護膜１５から、カバー電極層１３、ｐ型半導体層７およびｎ型半導体層３を露出させて示しているが、このことは特に必要でない）。この半導体発光素子４０においては、その上面の大部分を占めるように、複数のｐ側パッド電極層１７が設けられ、図３に示す例では、半導体発光素子４０の中央付近において１つのｐ側パッド電極層１７が一対のｎ側パッド電極層１９の間に配置され、残り８つのｐ側パッド電極層１７は半導体発光素子４０の周辺部に配置されている。各ｐ側パッド電極層１７の下方に、図２に示すようにカバー電極層１３および金属電極層１１が配置されている。半導体層９は、２つのｎ側パッド電極層１９の各々の周囲を取り囲んで繋がっている。
【００４３】
また、基板１として絶縁性基板を用いる場合は、絶縁性基板を最終的に取り除いてもよいし、取り除かなくてもよい。絶縁性基板を最終的に取り除かない場合、ｐ側電極２１およびｎ側電極１９は、図１と同様に、いずれも半導体構造体９上の同一面側に形成することが好ましい。また、最終的に絶縁性基板を除去する場合や、ＧａＮ基板、Ｓｉ基板、ＳｉＣ基板などの導電性の基板を用いる場合には、ｐ側電極２１およびｎ側電極１９はいずれも半導体構造体９上の同一面側に形成してもよいし、互いに異なる面、例えば半導体発光素子の対向する面に、それぞれの電極を形成してもよい。
【００４４】
本発明は、活性層５の有無にかかわらず、発光が可能なすべての半導体素子に適用可能である。例えば、ｐｎ接合のみのダイオードを製造する場合も、本発明の技術的範囲に含まれる。
【００４５】
加えて、本発明は、半導体発光素子の製造方法に関するものであるが、半導体層上に銀から成る層を形成することを含む広範に様々な半導体装置の製造方法に応用可能である。すなわち、かかる半導体装置の製造方法において、０．６０Ｗ／ｃｍ２以下の出力にて銀または銀混合物をスパッタリングして半導体層上に銀層を直接形成することによって、銀層と半導体層との間のコンタクト抵抗を効果的に低下させることができ、これにより、半導体装置の駆動電圧を低下させることができる。また、かかる半導体装置の製造方法において、銀または銀混合物を２段階でスパッタリングして半導体層上に第１銀層および第２銀層を形成する場合に、第２のスパッタリングの出力（第２出力）を第１のスパッタリングの出力（第１出力）より大きくすること、および／または第２のスパッタリングの圧力（第２圧力）を第１のスパッタリングの圧力（第１圧力）より低くすることによって、銀層と半導体層との間のコンタクト抵抗を効果的に低下させることができ、これにより、半導体装置の駆動電圧を低下させることができる。
【実施例】
【００４６】
（実験）
まず、本発明の効果を確認するため、ＣＴＬＭ（circular transmission line model）法により、半導体層上に銀層および銀非含有金属層を形成し、これらから成る金属電極層のコンタクト抵抗を測定した。
【００４７】
サファイア基板をＭＯＣＶＤ反応装置に設置して、サファイア基板上にｎ型半導体層３、活性層５、ｐ型半導体層７を順次積層して、５６０℃で熱処理してエピウェハのサンプルを作製した。ｎ型半導体層３、ｐ型半導体層７はそれぞれ、コンタクト層、クラッド層等の必要な機能に対応させた複数の層で構成でき、用途に応じた発光特性を実現することができる。本実施例では、ｎ型半導体層３として、Ｓｉドープのｎ型ＧａＮ層からなるｎ型コンタクト層、およびＧａＮ層とＩｎＧａＮ層とを交互に積層させた超格子構造のｎ型クラッド層を、活性層５として、ＧａＮとＩｎＧａＮとからなる多重量子井戸層を、そして、ｐ型半導体層７として、Ｍｇドープのｐ型ＡｌＧａＮ層からなるｐ型クラッド層、およびＭｇドープのｐ型ＧａＮ層からなるｐ型コンタクト層を、順次積層した。
【００４８】
次に、このエピウェハのサンプルを８つ（Ｎｏ．１〜８）準備し、各サンプルをスパッタリング装置に設置し、銀（純銀）ターゲットを用いて、スパッタリングガスとしてアルゴンガスを装置内に導入して、各サンプルで出力および圧力を異ならせて、銀を高周波（ＲＦ）スパッタリングすることにより、最上層のｐ型コンタクト層上に銀層（単層の純銀層）をＣＴＬＭ法コンタクト抵抗測定用のパターンで形成した。サンプル１〜４については、圧力を０．４Ｐａとして、出力はサンプル１で０．５１Ｗ／ｃｍ２、サンプル２で０．２５Ｗ／ｃｍ２、サンプル３で０．１３Ｗ／ｃｍ２、サンプル４で０．０６Ｗ／ｃｍ２とした。サンプル５〜８については、出力を０．５１Ｗ／ｃｍ２として、圧力はサンプル５で０．１４Ｐａ、サンプル６で０．２Ｐａ、サンプル７で０．４Ｐａ、サンプル８で０．７Ｐａとした。いずれのサンプルにおいても、銀層のターゲット膜厚は１００ｎｍとした。
【００４９】
更に、各サンプルに対して、銀層（Ａｇ層）の上にＮｉ層、Ｔｉ層、Ｐｔ層をこの順にスパッタリングで成膜しリフトオフすることにより形成した。Ｎｉ層、Ｔｉ層、Ｐｔ層のターゲット膜厚は、いずれも１００ｎｍとした。
【００５０】
その後、各サンプルを、５５０℃程度で熱処理した。
【００５１】
以上により得られた各サンプルにつき、ＣＴＬＭ法に従って、コンタクト抵抗（サンプル１〜４では５点平均、サンプル５〜８では３点平均）を求めた。サンプル１〜４（圧力０．４Ｐａ）の結果を図４に、サンプル５〜８（出力０．５１Ｗ／ｃｍ２）の結果を図５に示す。なお、上述した圧力および出力以外の他の条件（例えば、適用したエピタキシャル成長条件、使用したＭＯＣＶＤ反応装置等）は、サンプル１〜４とサンプル５〜８とでは異なるものの、サンプル１〜４では同一とし、また、サンプル５〜８では同一とした点に留意されたい。よって、サンプル１〜８の結果を一概に比較検討することはできないが、サンプル１〜４の結果から出力依存性の傾向を調べ、また、サンプル５〜８から圧力依存性の傾向を調べるには、何ら差し支えない。
【００５２】
図４を参照して、スパッタリングの圧力条件を同一としたサンプル１〜４では、スパッタリングの出力を低くすると、約０．６０Ｗ／ｃｍ２以下、本サンプルに基づくならば０．５１Ｗ／ｃｍ２以下、例えば０．５０Ｗ／ｃｍ２以下、特に約０．２５Ｗ／ｃｍ２以下とすると、コンタクト抵抗が低下する傾向が認められた。これは、スパッタリングの出力を低くするほど、銀層下の半導体層へのダメージの導入を低減できたことによるものと理解される。
【００５３】
また、図５を参照して、スパッタリングの出力条件を同一としたサンプル５〜８では、スパッタリングの圧力を高くすると、約０．１Ｐａ以上、特に０．２Ｐａ以上とすると、コンタクト抵抗が低下する傾向が認められた。これは、スパッタリングの圧力を高くするほど、銀層下の半導体層へのダメージの導入を低減できたことによるものと理解される。
【００５４】
よって、本実験の結果から、０．６０Ｗ／ｃｍ２以下の低い出力、および好ましくは０．１Ｐａ以上の高い圧力下で銀をスパッタリングすると、コンタクト抵抗を低下させ得ることが確認された。
【００５５】
（実施例）
本発明に従って半導体発光素子を製造し、その順方向電圧Ｖｆおよび光出力Ｐｏを測定して、半導体発光素子の初期特性を評価した。
【００５６】
より詳細には、図２を参照して上述した半導体発光素子４０を、以下の手順に従って作成した。
【００５７】
基板１としてサファイア基板を用い、ＭＯＣＶＤ反応装置に設置して、サファイア基板上に、上記実験と同様の半導体層を順次積層した。
【００５８】
これにより得られたエピウェハを、所定の領域でドライエッチングしてｎ型コンタクト層を露出させ、これにより、半導体構造体９（図２参照）を得た。
【００５９】
これにより得られた構造体のサンプルを４つ（Ａ〜Ｄ）準備し、各サンプルをスパッタリング装置に設置し、銀（純銀）ターゲットを用いて、スパッタリングガスとしてアルゴンガスを装置内に導入して、各サンプルで出力を異ならせて、銀を高周波（ＲＦ）スパッタリングすることにより、最上層のｐ型コンタクト層上の所定の領域に銀層（純銀層）１１ａを形成した。サンプルＡでは、銀層１１ａを単層で構成し、サンプルＢ〜Ｄでは銀層１１ａを二層で構成するものとした（サンプルＡは比較例であり、サンプルＢ〜Ｄは本発明の実施例である）。より詳細には、サンプルＡ〜Ｄについて、圧力を０．４Ｐａとして、出力はサンプルＡで０．５１Ｗ／ｃｍ２（単層）、サンプルＢで０．１３Ｗ／ｃｍ２（第１銀層）およびその後０．５１Ｗ／ｃｍ２（第２銀層）、サンプルＣで０．０９Ｗ／ｃｍ２（第１銀層）およびその後０．５１Ｗ／ｃｍ２（第２銀層）、サンプルＤで０．０６Ｗ／ｃｍ２（第１銀層）およびその後０．５１Ｗ／ｃｍ２（第２銀層）とした。いずれのサンプルにおいても、銀層１１ａ全体でのターゲット膜厚は１００ｎｍとし、サンプルＡでは単層１００ｎｍ、サンプルＢ〜Ｄでは第１銀層１０ｎｍおよび第２銀層９０ｎｍとした。
【００６０】
更に、上記のようにして種々の条件で銀層１１ａを形成した各構造体のサンプルに対して、銀層（Ａｇ層）１１ａの上に、銀非含有金属層１１ｂとして、上記実験と同様のＮｉ層、Ｔｉ層、Ｐｔ層を形成した。
【００６１】
その後、各サンプルを、５５０℃程度で熱処理した。これにより、銀層１１ａ（Ａｇ）および銀非含有金属層１１ｂ（Ｎｉ／Ｔｉ／Ｐｔ）から成る金属電極層１１（Ａｇ／Ｎｉ／Ｔｉ／Ｐｔ）が得られた。
【００６２】
次いで、金属電極層１１上に、金属電極層１１の表面（露出面）を完全に被覆するように、スパッタリングによりＴｉ層、Ａｕ層、Ｗ層、Ｔｉ層をこの順に積層することにより、カバー電極層１３（Ｔｉ／Ａｕ／Ｗ／Ｔｉ）を形成した。その後、得られた構造体の基板１と反対側の全面に、保護膜１５として、ＳｉＯ２膜を厚さ３００ｎｍで形成し、パッド電極層１７および１９に対応する位置に開口部（窓部）を設けた。そして、保護膜１５の開口部から露出したカバー電極層１３およびｎ型半導体層３上に、スパッタリングにより、それぞれパッド電極層１７および１９を形成した。これにより、金属電極層１１、カバー電極層１３およびパッド電極層１７から成るｐ側電極２１と、パッド電極層から成るｎ側電極１９を得た。
【００６３】
加えて、パッド電極層１７および１９上にＡｕバンプ（図示せず）を形成し、基板１の底面側を研磨し、１ｍｍ×１ｍｍの寸法にレーザーカットして、半導体発光素子４０のサンプルを個々の素子に分離して得た。
【００６４】
かかる半導体発光素子４０のサンプル（上記サンプルＡ〜Ｄに対応する）を、各条件につき５個ずつ作製し、同条件にて所定の基材に実装し、３５０ｍＡの電流を流して、５個平均での順方向電圧Ｖｆおよび光出力Ｐｏを求めた。サンプルＡ〜Ｄの結果を図６に示す。
【００６５】
図６から理解されるように、スパッタリングの圧力条件を同一とした場合、銀層を単層で形成した場合よりも、銀層を２層で形成し、第１銀層形成の出力を第２銀層形成の出力よりも小さくした場合のほうが、順方向電圧Ｖｆが低下した。また、第１銀層形成のスパッタリングの出力を低くするほど、順方向電圧Ｖｆが低下する傾向が認められた。これは、スパッタリングの出力を低くするほど、銀層下の半導体層へのダメージの導入を低減でき、コンタクト抵抗が低くなったことによるものと理解される。他方、光出力Ｐｏは、スパッタリングの出力を低くしても、ほとんど低下せず、同等レベルを維持できることが確認された。
【産業上の利用可能性】
【００６６】
本発明の半導体発光素子の製造方法は、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶のバックライト用光源、センサー用光源、光通信用光源、信号機等、種々の半導体発光素子または装置の製造方法に利用可能である。
【符号の説明】
【００６７】
１  基板
３  ｎ型半導体層
５  活性層
７  ｐ型半導体層
９  半導体構造体
１１ａ  銀層（第１層および第２層から形成される）
１１ｂ  銀非含有金属層
１１  金属電極層
１３  カバー電極層
１５  保護膜
１７  パッド電極層
１９  ｎ側電極（パッド電極層）
２１  ｐ側電極
３０、４０  半導体発光素子
【図１】
2014110300.tif 000003
【図２】
2014110300.tif 000004
【図３】
2014110300.tif 000005
【図４】
2014110300.tif 000006
【図５】
2014110300.tif 000007
【図６】
2014110300.tif 000008