(57)【要約】【課題】トランジスタのリーク電流に起因する暗電流ノイズを防止し、ＳＮ比を向上させることができる光電変換装置を提供することを課題とする。【解決手段】光電変換装置は、光を電荷に変換する光電変換素子（１０１）と、前記光電変換素子の出力端子に入力端子が接続され、前記光電変換素子の電荷に基づく電圧をバッファリングするバッファ（１０７，１０８）と、前記光電変換素子の出力端子に第１の電極が接続される容量（１０４）と、前記容量の第２の電極と前記バッファの出力端子との間に接続される第１のスイッチ（１０５）と、前記容量の第２の電極と固定電位ノードとの間に接続される第２のスイッチ（１０６）と、を含む画素を有することを特徴とする。【選択図】図１
2014175862.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換する光電変換素子と、
前記光電変換素子の出力端子に入力端子が接続され、前記光電変換素子の電荷に基づく電圧をバッファリングするバッファと、
前記光電変換素子の出力端子に第１の電極が接続される容量と、
前記容量の第２の電極と前記バッファの出力端子との間に接続される第１のスイッチと、
前記容量の第２の電極と固定電位ノードとの間に接続される第２のスイッチと、を含む画素を有すること
を特徴とする光電変換装置。
【請求項２】
前記第１のスイッチ及び前記第２のスイッチは、ＭＯＳトランジスタであることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記光電変換素子の出力端子に接続され、前記光電変換素子の電荷をリセットするリセット部をさらに有し、
前記リセット部は、前記光電変換素子にリセット電圧を供給するＭＯＳトランジスタを有することを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記光電変換素子の出力端子に接続され、前記光電変換素子の電荷をリセットするリセット部をさらに有し、
前記リセット部は、
アノードが前記光電変換素子の出力端子に接続されるダイオードと、
前記ダイオードのカソードに順方向バイアス電圧又は逆方向バイアス電圧を供給するバイアス部とを有することを特徴とする請求項１又は２に記載の光電変換装置。
【請求項５】
前記バッファは、可変ゲインアンプであることを特徴とする請求項１〜４のいずれか１項に光電変換装置。
【請求項６】
前記可変ゲインアンプのゲインは、１以下であることを特徴とする請求項５記載の光電変換装置。
【請求項７】
前記容量の第２の電極は、シリコンに形成された不純物拡散領域であることを特徴とする請求項１〜６のいずれか１項に記載の光電変換装置。
【請求項８】
前記容量の第１の電極は、シリコンに形成された不純物拡散領域であり、
前記光電変換素子の出力端子は、前記容量の第１の電極の不純物拡散領域と同じ導電型の不純物拡散領域であり、
前記容量の第１の電極及び前記光電変換素子の出力端子は、相互に不純物拡散領域で接続されていることを特徴とする請求項１〜７のいずれか１項に記載の光電変換装置。
【請求項９】
前記画素を複数備えることを特徴とする、請求項１〜８のいずれか１項に記載の光電変換装置。
【請求項１０】
第１のモードでは、前記第１のスイッチがオンし、前記第２のスイッチがオフし、
第２のモードでは、前記第１のスイッチがオフし、前記第２のスイッチがオンすることを特徴とする請求項１〜９のいずれか１項に記載の光電変換装置。
【請求項１１】
請求項１０に記載の光電変換装置と、
光量検知部と、を備え、
前記光電変換装置は、前記光量検知部の出力に応じて、前記第１のモード又は前記第２のモードを切り替えること
を特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及び撮像システムに関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサの光電変換装置は、光電変換素子を含む画素と、画素で光電変換された信号を読み出すための読み出し回路などから構成される。また、光電変換装置は、読み出し方式や付加機能に応じて、感度切り替え回路、サンプルホールド回路、走査回路などを備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３９４２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の図２には、光電変換装置の単位画素と転送部の構成を示した回路図が開示されている。光電変換装置は、感度切り替えの為のＭＯＳトランジスタと容量を有する。ＭＯＳトランジスタをオフして容量を入力端子から電気的に切り離された場合について説明する。価電子帯と導電帯の間には、バンドギャップがある。ＭＯＳトランジスタのソース領域とゲート下領域のＰＮ接合部において、ソース領域からゲート下の領域に向かう方向でバンドギャップ幅が、ＭＯＳトランジスタがオンしている場合と比べて狭くなる。そのため、順方向に電子がバンドギャップを超えやすくなり、トンネル電流が生じやすくなる。トンネル電流は、光電変換装置の暗電流となる。ＭＯＳトランジスタがオフしているときに生じるトンネル電流は、入力端子や容量に蓄積され暗電流となる。暗電流はノイズであるため、光電変換装置のＳＮ比を低下させるという課題がある。
【０００５】
本発明の目的は、トランジスタのリーク電流に起因する暗電流ノイズを防止し、ＳＮ比を向上させることができる光電変換装置及び撮像システムを提供することである。
【課題を解決するための手段】
【０００６】
本発明の光電変換装置は、光を電荷に変換する光電変換素子と、前記光電変換素子の出力端子に入力端子が接続され、前記光電変換素子の電荷に基づく電圧をバッファリングするバッファと、前記光電変換素子の出力端子に第１の電極が接続される容量と、前記容量の第２の電極と前記バッファの出力端子との間に接続される第１のスイッチと、前記容量の第２の電極と固定電位ノードとの間に接続される第２のスイッチと、を含む画素を有することを特徴とする。
【発明の効果】
【０００７】
トランジスタのリーク電流に起因する暗電流ノイズを防止し、ＳＮ比を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態による光電変換装置の構成例を示す回路図である。
【図２】第１の実施形態による光電変換装置の動作を説明するタイミング図である。
【図３】第１の実施形態による光電変換装置の構成例を示す回路図である。
【図４】第１の実施形態による光電変換装置の構成例を示す回路図である。
【図５】第２の実施形態による光電変換装置の構成例を示す回路図である。
【図６】第３の実施形態による光電変換装置の構成例を示す回路図である。
【図７】容量の構成例を示す回路図である。
【図８】位相差ＡＦ用の光電変換装置の構成例を示す図である。
【図９】撮像システムの構成例を示す図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態による光電変換装置の構成例を示す回路図である。光電変換装置は、画素と、それに対応する読み出し回路とを有する。光電変換素子１０１は、例えばフォトダイオードである。光電変換素子１０１は、アノードがノードＮ１に接続され、カソードが電源電圧ＶＤＤのノードに接続され、光を電荷に変換して蓄積する。光電変換素子１０１の出力端子は、ノードＮ１に接続される。容量１０２は、ノードＮ１及びグランド電位ノード間に接続され、電荷を蓄積する容量であり、例えば寄生容量である。リセット用ＭＯＳトランジスタ１０３は、光電変換素子１０１の電荷をリセットするリセット部であり、ソースがリセット電圧ＶＲＳのノードに接続され、ゲートが電圧φＲのノードに接続され、ドレインがノードＮ１に接続される。容量１０４は、感度切り替え用の電荷を蓄積する容量であり、ノードＮ１及びＮ３間に接続される。容量１０４の第１の電極はノードＮ１に接続され、容量１０４の第２の電極はノードＮ３に接続される。感度切り替え用ＭＯＳトランジスタ１０５は、ドレインがノードＮ３に接続され、ゲートが電圧ΦＳＷのノードに接続され、ソースがノードＮ２に接続される。感度切り替え用ＭＯＳトランジスタ１０６は、ドレインがノードＮ３に接続され、ゲートが電圧ΦＳＷＢのノードに接続され、ソースがグランド電位ノードに接続される。ソースフォロワを構成するＭＯＳトランジスタ１０７は、ドレインが電源電圧ＶＤＤのノードに接続され、ゲートがノードＮ１に接続され、ソースがノードＮ２に接続される。ＭＯＳトランジスタ１０８は、ソースフォロワの定電流負荷であり、ドレインがノードＮ２に接続され、ゲートが電圧φＬのノードに接続され、ソースがグランド電位ノードに接続される。トランジスタ１０７及び１０８は、バッファ（ソースフォロワ回路）を構成する。バッファ１０７，１０８の入力端子はノードＮ１に接続され、バッファ１０７，１０８の出力端子はノードＮ２に接続される。ＭＯＳトランジスタ１０５は、容量１０４の第２の電極（ノードＮ３）及びバッファ１０７，１０８の出力端子（ノードＮ２）間に接続される第１のスイッチであり、電圧φＳＷがハイレベルになるとオンする。ＭＯＳトランジスタ１０６は、容量１０４の第２の電極（ノードＮ３）及び固定電位ノード（グランド電位ノード）間に接続される第２のスイッチであり、電圧φＳＷＢがハイレベルになるとオンする。画素選択用のＭＯＳトランジスタ１０９は、ドレインがノードＮ２に接続され、ゲートが電圧φＳＬのノードに接続される。クランプ容量１１０は、トランジスタ１０９のソース及びトランジスタ１１１のソース間に接続される。ＭＯＳトランジスタ１１１は、ドレインが電圧ＶＧＲのノードに接続され、ゲートが電圧φＧＲのノードに接続され、ソースが出力端子に接続される。本実施形態において、読み出し回路はＭＯＳトランジスタ１０９、クランプ容量１１０、及びＭＯＳトランジスタ１１１を含んで構成され、画素は、上記以外の素子を含んで構成されるものとする。
【００１０】
図２は、図１の光電変換装置の動作例を説明するためのタイミング図である。電圧φＳＷは、ハイレベル（又はローレベル）を維持する。電圧φＳＷＢは、ローレベル（又はハイレベル）を維持する。まず、期間ｔ１において、電圧φＲ，φＬ，φＳＬ，φＧＲがハイレベルになり、初期化処理が行われる。電圧φＲがハイレベルになると、リセット用ＭＯＳトランジスタ１０３がオンすることにより、光電変換素子１０１、容量１０２及び１０４にリセット電圧ＶＲＳが供給され、光電変換素子１０１、容量１０２及び１０４はリセット電圧ＶＲＳに初期リセットされる。その後、電荷蓄積期間ｔ２では、電圧φＲ及びφＧＲがローレベルになる。電圧φＲがローレベルになると、ＭＯＳトランジスタ１０３はオフし、ノードＮ１はフローティング状態となる。光電変換素子１０１は、入射光を電荷に変換する。その電荷は、容量１０２及び１０４に蓄積され、電荷−電圧変換される。容量１０２及び１０４は、検出容量として働く。ＭＯＳトランジスタ１０７及び１０８により構成されるソースフォロワ回路は、バッファとして働き、ノードＮ１の電圧をバッファリングしてノードＮ２に出力する。ノードＮ１及びノードＮ２の電位には、ＭＯＳトランジスタ１０７のゲート−ソース間電圧に相当するオフセットが生じるが、ノードＮ１及びノードＮ２の電位の変化分は、ゲインが１倍で追従する動作をする。
【００１１】
電圧φＳＷＢのハイレベルによりＭＯＳトランジスタ１０６がオンして、電圧φＳＷのローレベルによりＭＯＳトランジスタ１０５がオフしている場合、容量１０４のノードＮ１に接続された電極と対の電極ノードＮ３は固定電位、例えばグランド電位に固定される。その場合、容量１０４は、検出容量として働き、容量１０２及び容量１０４の合算が検出容量となるので、電荷変換係数が低くなり、低感度モード（第２のモード）となる。
【００１２】
これに対し、電圧φＳＷのハイレベルによりＭＯＳトランジスタ１０５がオンして、電圧φＳＷＢのローレベルによりＭＯＳトランジスタ１０６がオフしている場合を説明する。その場合、容量１０４のノードＮ１に接続された電極と対の電極ノードＮ３は、ソースフォロワの出力ノードＮ２に接続される。ＭＯＳトランジスタ１０７がオン状態のとき、ノードＮ１の電位変化とノードＮ２の電位変化は同じであるため、容量１０４は検出容量としては働かなくなる。これにより、検出容量として働くのは容量１０２のみとなり、電荷変換係数は高くなり、高感度モード（第１のモード）となる。
【００１３】
最後に、期間ｔ３において、電圧φＳＬがハイレベルになる。すると、ＭＯＳトランジスタ１０９がオンし、ソースフォロワの出力ノードＮ２の電位は、容量１１０及びＭＯＳトランジスタ１１１でクランプされ、ノイズが減算された電位がトランジスタ１１１のソースから出力端子を介して後段へ出力される。
【００１４】
本実施形態では、感度切り替え用のＭＯＳトランジスタ１０５，１０６のソース又はドレインがノードＮ１に接続されていない。したがって、感度切り替え用のＭＯＳトランジスタ１０５，１０６の何れか一方がオフのときに発生するトンネル電流は、ノードＮ１に接続された容量１０２及び容量１０４のフローテインングの電極ノードＮ１には蓄積されない。ＭＯＳトランジスタ１０５及び１０６がオフの期間に発生したトンネル電流は、ノードＮ３及びＮ２に流れ込んでも、グランド電位ノード又はソースフォロワの定電流源１０８に吸収されることで、ノードＮ２及びＮ３の電位が変動することはない。これにより、トンネル電流による暗電流ノイズを防止し、ＳＮ比を向上させることができる。
【００１５】
図３は、本実施形態による光電変換装置の他の構成例を示す回路図である。図３の光電変換装置は、図１の光電変換装置に対して、トランジスタ１０７及び１０８の代わりに増幅器（バッファ）２０７を設けたものである。図１のＭＯＳトランジスタ１０７と１０８から構成されるソースフォロワは、図３の増幅器２０７を用いたボルテージフォロワに置き換えられている。増幅器２０７は、正入力端子がノードＮ１に接続され、負入力端子及び出力端子がノードＮ２に接続される。図３の光電変換装置も、図１の光電変換装置と同様の効果を得ることができる。
【００１６】
図４は、本実施形態による光電変換装置の他の構成例を示す回路図である。図４の光電変換装置は、図１の光電変換装置に対して、ＭＯＳトランジスタ３１２を追加したものである。ＭＯＳトランジスタ３１２のソース又はドレインは、ノードＮ１に接続される。ノードＮ１に何らかの機能を付加するためのＭＯＳトランジスタ３１２のソース又はドレインが接続されている場合がある。その場合でも、少なくとも電荷蓄積期間ｔ２中において、ＭＯＳトランジスタ３１２が常にオン状態であれば、トンネル電流は発生せず、暗電流ノイズの影響を防止することができる。例えば、光電変換装置が画素を複数有する場合に、隣接する画素のノードＮ１間にＭＯＳトランジスタ３１２を設けることができる。この場合にはＭＯＳトランジスタ３１２をオンにすることで、隣接する画素の信号を加算することができる。
【００１７】
（第２の実施形態）
図５は、本発明の第２の実施形態による光電変換装置の構成例を示す回路図である。図５の光電変換装置は、図１の光電変換装置に対して、ＭＯＳトランジスタ１０３の代わりに、ダイオード４１３及びＭＯＳトランジスタ４１４，４１５を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。リセット用のダイオード４１３のアノードは、ノードＮ１に接続される。ＭＯＳトランジスタ４１４は、ドレインがダイオード４１３のカソードに接続され、ゲートが電圧φＲのノードに接続され、ソースが電圧ＶＢ１のノードに接続される。ＭＯＳトランジスタ４１５は、ドレインがダイオード４１３のカソードに接続され、ゲートが電圧φＲＢのノードに接続され、ソースが電圧ＶＢ２のノードに接続される。
【００１８】
光電変換素子１０１、容量１０２、１０４をリセットする場合は、リセット用のダイオード４１３が順方向になるように動作させる。ＶＢ１＜ＶＢ２の電圧関係として、電圧φＲのハイレベルによりＭＯＳトランジスタ４１４がオンして、電圧ＶＢ１をダイオード４１３のカソードに印加する。ここで、電圧ＶＢ１は、アノードノードＮ１の電位に対してダイオード４１３の順方向電圧Ｖｆ以上低い電圧である。これにより、リセット用ダイオード４１３を順方向にして、ダイオード４１３のアノードからカソードに電流を流すことで、ノードＮ１を電位（ＶＢ１＋Ｖｆ）［Ｖ］でリセットすることができる。リセット動作を終了するときは、電圧φＲのローレベルによりＭＯＳトランジスタ４１４をオフし、電圧φＲＢのハイレベルによりＭＯＳトランジスタ４１５をオンして、ダイオード４１３のカソードに電圧ＶＢ２を印加する。電圧ＶＢ２は、アノードノードＮ１の電位よりも順方向電圧Ｖｆ高い電位にすることで、リセット用ダイオード４１３を逆バイアスにしてリセット動作を解除することができる。トランジスタ４１４及び４１５は、バイアス部であり、ダイオード４１３のカソードに順方向バイアス電圧ＶＢ１又は逆方向バイアス電圧ＶＢ２を供給する。
【００１９】
第２の実施形態は、第１の実施形態に対して、ノードＮ１に接続されるＭＯＳトランジスタ（例えばトランジスタ１０３）のソース又はドレイン領域をなくすことで、トンネル電流による暗電流を防止し、さらにＳＮ比を向上させることができる。
【００２０】
（第３の実施形態）
図６は、本発明の第３の実施形態による光電変換装置の構成例を示す回路図である。図６の光電変換装置は、図１の光電変換装置に対して、ＭＯＳトランジスタ１０７及び１０８の代わりに可変ゲインアンプ（バッファ）５０７を設けたものである。可変ゲインアンプ５０７は、入力端子がノードＮ１に接続され、出力端子がノードＮ２に接続される。
【００２１】
電圧φＳＷのハイレベルによりＭＯＳトランジスタ１０５をオンして、電圧φＳＷＢのローレベルによりＭＯＳトランジスタ１０６をオフしている場合、可変ゲインアンプ５０７のゲインを変えることで、容量１０４の実効的な容量値を可変にすることができる。容量１０４の容量値をＣとする。例えば、可変ゲインアンプ５０７のゲインを０．５倍にすると、容量１０４の実効的な容量値は０．５Ｃとなり、可変ゲインアンプ５０７のゲインを０．２倍とすると、容量１０４の実効的な容量値は０．８Ｃとなる。また、可変ゲインアンプ５０７のゲインを−１とすると、容量１０４の実効的な容量値は２Ｃとなり、可変ゲインアンプ５０７のゲインを−２とすると、容量１０４の実効的な容量値は３Ｃとなる。可変ゲインアンプ５０７を可変ゲインとすることにより、電荷変換係数を可変にすることができる。このように、ノードＮ１の電位変化よりノードＮ２の電位変化を小さくなるようなゲインの範囲、すなわち可変ゲインアンプ５０７のゲインは１以下で使用する。また、可変ゲインアンプ５０７のゲインを負とすることで、容量１０４のレイアウト面積を大きくすることなく、容量１０４の実効的な容量値を大きくすることができる。
【００２２】
図７は、図６の容量１０４の構成例を示す半導体基板の断面図である。例えば、容量１０４は、一方の電極がポリシリコン又は金属であり、他方の電極がシリコンに形成された不純物拡散領域である。６０１はシリコン（Ｓｉ）基板である。６０２はポリシリコンや金属などの電極である。６０３はＳｉＯなどで形成される誘電体の薄膜である。６０４はシリコン中に形成された不純物拡散領域の電極である。６０５は不純物拡散領域６０４とは異なる導電型の不純物拡散領域であり、ウエルと呼ばれ固定電位に接続されている。電極６０２及び６０４によって誘電体６０３が挟まれて、容量１０４を形成している。電極６０４は、不純物拡散領域で形成されており、異なる導電型の不純物領域６０５とＰＮ接合しているため、暗電流が生じる。暗電流を考慮する場合は、電極６０４を第２の電極として図１、図３〜図６のノードＮ３に接続する方が暗電流の影響を防止できる。それは、バッファ（トランジスタ１０７及び１０８など）もしくは固定電位ノード（グランド電位ノード）に暗電流が吸収され、電位変動を防止できるからである。その結果、光電変換装置のＳＮ比をさらに上げることができる。
【００２３】
また、光電変換素子１０１がフォトダイオードである場合、光電変換素子１０１の出力端子は、シリコンに形成された不純物拡散領域（ノードＮ１）である。その場合、光電変換素子１０１の出力端子の不純物拡散領域（ノードＮ１）と容量１０４の第１の電極６０４の不純物拡散領域とを同じ導電型で形成して、それらを相互に不純物拡散領域で平面的に接続することができる。これにより、光電変換素子１０１及び容量１０４の接続用の配線などが不要となるため、パターンレイアウトの面積を縮小できる。その結果、ＳＮ比を維持しつつ、光電変換装置の面積を縮小することができる。
【００２４】
（第４の実施形態）
図８は、位相差ＡＦ（Ａｕｔｏ  Ｆｏｃｕｓｉｎｇ）用の光電変換装置における撮像面を模式的に示した図である。撮像面には、対となるラインセンサ部Ｌ１ＡとＬ１Ｂ、Ｌ２ＡとＬ２Ｂ、・・・ＬＮＡとＬＮＢが存在する。一対のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、ＡＦの精度の向上を図るものである。各ラインセンサ部は、低感度モードと高感度モードとで動作可能な画素１１Ａ、１２Ａ、・・・を含んでいる。低感度モードでは、高感度モードと比較した場合に、同じ入射光量に対して出力される信号レベルがより小さいモードである。読み出し回路は、複数のラインセンサ部に対応して設けられており、読み出し回路から出力された信号を不図示のモニタ部でモニタする。各画素は、先述の各実施形態で説明した画素を用いることができる。このとき、複数の画素で読み出し回路を共有してもよいし、各画素に対して個別に読み出し回路を設けてもよい。
【００２５】
図９は、図８に示す光電変換装置を用いたＴＴＬ−ＳＩＲ（Ｔｈｒｏｕｇｈ  Ｔｈｅ  Ｌｅｎｓ−Ｓｅｃｏｎｄａｒｙ  Ｉｍａｇｅ  Ｒｅｇｉｓｔｒａｔｉｏｎ）型オートフォーカスシステムを搭載した撮像システムの光学系概略図を示している。ここでは一眼レフカメラを例示する。同図において、４０は被写体像をフィルムや撮像装置（イメージセンサ）上に一次結像させるためのレンズ、４１はファインダースクリーン４２へ光を反射させるためのクイックリターンミラーであり、入射光の一部を透過するハーフミラーとなっている。４３はＡＦ系へ光を導くためのサブミラー、４４は図８に示す光電変換装置（ＡＦセンサ）である。４５はＡＦセンサ上に被写体像を再結像させるための二次結像レンズ（メガネレンズ）、４６はＡＦセンサ４４へ光を導く反射ミラー、４７はフォーカルプレーンシャッター、４８はフィルム又はイメージセンサ、４９は光線の主軸を示している。カメラはさらに光量検知部としてＡＥセンサを備えてもよく、ＡＥセンサによって得られた被写体の光量に応じて、光電変換装置を第１のモードと第２のモードのどちらで動作させるかを切り替えることができる。
【００２６】
上記の実施形態では、説明の簡略化のために、ゲートにハイレベルを印加するとオンするＮＭＯＳトランジスタとして説明したが、ゲートにローレベルを印加するとオンするＰＭＯＳトランジスタであっても、適用できる。
【００２７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００２８】
１０１  光電変換素子、１０２，１０４，１１０  容量、１０３，１０５〜１０９，１１１  ＭＯＳトランジスタ
【図１】
2014175862.tif 000003
【図２】
2014175862.tif 000004
【図３】
2014175862.tif 000005
【図４】
2014175862.tif 000006
【図５】
2014175862.tif 000007
【図６】
2014175862.tif 000008
【図７】
2014175862.tif 000009
【図８】
2014175862.tif 000010
【図９】
2014175862.tif 000011