(57)【要約】【課題】発光効率が高い半導体発光素子の製造方法、及び半導体発光素子を提供する。【解決手段】半導体発光素子１０は、発光層１４の基板反対側にＩｎＧａＮ層１５Ｂを積層し、ＩｎＧａＮ層１５Ｂの基板反対側表面をテクスチャ構造にし、テクスチャ構造の凹凸の表面にＩＴＯ電極１８Ｂよりも高い仕事関数の金属薄膜層１８Ａを形成し、金属薄膜層１８Ａの基板反対側表面にＩＴＯ電極１８Ｂを積層する。【選択図】図１
2014183108.tif 000002
【特許請求の範囲】
【請求項１】
発光層の基板反対側に、窒化物層を９００℃以下で低温成長させて積層する半導体発光素子の製造方法であって、
前記窒化物層は、ＩｎＧａＮ層であり、
前記低温成長により、前記ＩｎＧａＮ層の基板反対側表面がテクスチャ構造となったその凹凸の表面に、仕事関数の高い金属薄膜層が形成される工程と、
前記金属薄膜層の基板反対側表面にＩＴＯ電極が積層される工程と
を備え、
前記金属薄膜層の金属は、前記ＩＴＯ電極よりも高い仕事関数を有することを特徴とする半導体発光素子の製造方法。
【請求項２】
前記金属薄膜層は、前記テクスチャ構造の凹凸に沿って、当該凹凸が残るように形成されることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記金属薄膜層は、ニッケル、白金、金、パラジウムの薄膜、または、これらの金属を２以上組み合わせた合金の薄膜であることを特徴とする請求項１または請求項２に記載の半導体発光素子の製造方法。
【請求項４】
前記金属薄膜層がニッケルの場合、膜厚が３〜１０ｎｍであることを特徴とする請求項１または請求項２に記載の半導体発光素子の製造方法。
【請求項５】
前記ＩｎＧａＮ層を前記低温成長させて、前記ＩｎＧａＮ層の基板反対側表面をテクスチャ構造にする工程は、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、９００℃以下の温度で結晶成長させ、
前記発光層は、前記テクスチャ構造にする工程と同じ条件かつ同じＭＯＶＰＥ法で結晶成長させて形成されることを特徴とする請求項１ないし請求項４のいずれか一項に記載の半導体発光素子の製造方法。
【請求項６】
前記テクスチャ構造にする工程は、トリメチルインジウム（ＴＭＩｎ）を原料ガスとし、前記ＴＭＩｎの量を徐々に増やして供給させることを特徴とする請求項５に記載の半導体発光素子の製造方法。
【請求項７】
前記テクスチャ構造にする工程の次に、
前記ＩｎＧａＮ層と前記発光層とがエッチング処理される工程とをさらに備え、
その後、前記金属薄膜層が形成される工程が行われることを特徴とする請求項１ないし請求項６のいずれか一項に記載の半導体発光素子の製造方法。
【請求項８】
前記発光層の基板反対側にて、ＡｌＧａＮ層が、前記テクスチャ構造にする工程と同じ条件で、有機金属気相成長法（ＭＯＶＰＥ法）を用いて結晶成長させる工程をさらに備え、
前記発光層と前記ＩｎＧａＮ層との間に前記ＡｌＧａＮ層が形成されることを特徴とする請求項５に記載の半導体発光素子の製造方法。
【請求項９】
発光層の基板反対側にＩｎＧａＮ層を積層した半導体発光素子であって、
前記ＩｎＧａＮ層は、基板反対側表面にテクスチャ構造を有し、
前記テクスチャ構造の表面に形成された仕事関数の高い金属薄膜層と、
前記金属薄膜層の基板反対側表面に形成されたＩＴＯ電極と
を備え、
前記金属薄膜層の金属は、前記ＩＴＯ電極よりも高い仕事関数を有することを特徴とする半導体発光素子。
【請求項１０】
前記金属薄膜層は、前記テクスチャ構造の凹凸に沿って、当該凹凸が残るように形成されることを特徴とする請求項９に記載の半導体発光素子。
【請求項１１】
前記金属薄膜層は、ニッケル、白金、金、パラジウムの薄膜、または、これらの金属を２以上組み合わせた合金の薄膜であることを特徴とする請求項９または請求項１０に記載の半導体発光素子。
【請求項１２】
前記金属薄膜層がニッケルの場合、膜厚が３〜１０ｎｍであることを特徴とする請求項９または請求項１０に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法、及び半導体発光素子に関する。
【背景技術】
【０００２】
ＧａＮを主原料とする半導体ＬＥＤ（Light Emitting Device）において、発光効率向上は、今後の省エネルギ化社会実現に向けても大変重要である。そして、ＬＥＤの発光効率を向上させるため、各種の方法が検討されている。
このＬＥＤの発光効率の尺度として、外部量子効率がある。この外部量子効率は、最初に注入された電気エネルギのうち、外部に取り出される光エネルギの割合のことで、この外部量子効率を上げることが、エネルギの高い光を発光することにつながる。そして、外部量子効率は、「電子注入効率」と「内部量子効率」と「光取り出し効率」とから得られる。
【０００３】
そこで、ＬＥＤの発光効率を向上させる方法の一つとして、光取り出し効率を向上させる方法がある。この光取り出し効率を向上させるため、ＧａＮの半導体層を有する半導体発光素子を製造する場合に、例えば、活性層（発光層）上に比較的低温（８００℃）でｐ型ＡＩＧａＮ層を成長させ、その上にｐ型ＧａＮ層を成長させることにより、ｐ型ＧａＮ層の表面にテクスチャ構造を形成する（非特許文献１）という製造方法がある。ｐ型ＧａＮ層の表面がテクスチャ構造であるため、発光層からの光が表面で反射したとき、その反射角は一様ではない。そのため、その光が次に表面に向かった際に取り出せる確率が高くなる。これにより、表面がフラットである場合と比較して、表面がテクスチャ構造である場合の方が光取り出し効率が向上する。
また、この製造方法を用いることにより、ｐ型ＧａＮ層の表面において、フォトリソグラフィやエッチング等を行わずに、ｐ型ＧａＮ層の表面にテクスチャ構造を形成することができた。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】S.J.Chang、外7名、"Nitride-Based LEDs With 800℃ Grown p-AlInGaN-GaN Double-Cap Layers"、IEEE PHOTONICS TECHNOLOGY LETTERS, VOL.16, NO.5, JUNE 2004, p1447-1449.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１のＧａＮの半導体層を有する半導体発光素子より、さらに発光効率が高い半導体発光素子が求められているという問題点があった。
【０００６】
本発明は、以上のような問題を解決するためになされたものであり、発光効率が高い半導体発光素子の製造方法、及び半導体発光素子を提供することを課題とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明の半導体発光素子の製造方法は、発光層の基板反対側に、窒化物層を９００℃以下で低温成長させて積層する半導体発光素子の製造方法であって、前記窒化物層は、ＩｎＧａＮ層であり、前記低温成長により、前記ＩｎＧａＮ層の基板反対側表面がテクスチャ構造となったその凹凸の表面に、仕事関数の高い金属薄膜層が形成される工程と、前記金属薄膜層の基板反対側表面にＩＴＯ電極が積層される工程とを備え、前記金属薄膜層の金属は、前記ＩＴＯ電極よりも高い仕事関数であることを特徴とする。
【０００８】
かかる構成によれば、ｐ型ＧａＮ層よりも、表面の凹凸の高低差が大きなテクスチャ構造が形成されるため、反射角がさらに一様でなくなる上に、光の反射および透過箇所となる表面積が増大する。そのため、光取り出し効率を向上させることができる。
【０００９】
また、かかる構成によれば、半導体層と金属薄膜層との接合において、半導体層と金属薄膜層との間の仕事関数差は、ＧａＮ層よりもＩｎＧａＮ層の方が、金属薄膜層との仕事関数差が小さい。そのため、半導体層と金属薄膜層との間のショットキー障壁がより低くなり、駆動電圧を低減させることができる。
【００１０】
また、かかる構成によれば、表面積が増大するため、コンタクト抵抗を低減させることができる。
【発明の効果】
【００１１】
本発明によれば、発光効率を高くすることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態である半導体発光素子の構成図である。
【図２Ａ】本実施形態のＬＥＤ製造プロセス図（ａ）〜（ｄ）である。
【図２Ｂ】本実施形態のＬＥＤ製造プロセス図（ｅ）〜（ｈ）である。
【図２Ｃ】本実施形態のＬＥＤ製造プロセス図（ｉ）である。
【図３Ａ】比較例のＬＥＤ製造プロセス図（ａ）〜（ｄ）である。
【図３Ｂ】比較例のＬＥＤ製造プロセス図（ｅ）〜（ｈ）である。
【図４】（Ａ）比較例におけるｐ−ＧａＮの表面ＡＦＭの観測結果であり、（Ａ−１）高低差を示す図、（Ａ−２）拡大図である。（Ｂ）本実施形態におけるｐ−ＩｎＧａＮの表面ＡＦＭの観測結果であり、（Ｂ−１）高低差を示す図、（Ｂ−２）拡大図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００１４】
（構成の説明）
図１は、本実施形態の半導体発光素子の構成図である。
半導体発光素子としてのＬＥＤ素子１０は、図１に示すように、支持基板としてのサファイア基板１１の表面にバッファ層１２が積層され、バッファ層１２の基板反対側表面にｎ−ＧａＮクラッド層１３が積層され、ｎ−ＧａＮクラッド層１３の基板反対側表面にＭＱＷ発光層（活性層）１４が積層され、ＭＱＷ発光層１４の基板反対側表面にｐ−ＡｌＧａＮ層１５Ａが積層され、ｐ−ＡｌＧａＮ層１５Ａの基板反対側表面にｐ−ＩｎＧａＮ層１５Ｂが積層され、ｐ−ＩｎＧａＮ層１５Ｂの基板反対側表面にニッケル（Ｎｉ）薄膜１８Ａが積層され、Ｎｉ薄膜１８Ａの基板反対側表面にＩＴＯ（Indium Tin Oxide）電極１８Ｂが積層されている。ここで、ｐ−ＩｎＧａＮ層１５Ｂの基板反対側表面は、多数の凹凸を有するテクスチャ構造を有する。これにより、Ｎｉ薄膜１８Ａ、すなわち、ＩＴＯ電極１８Ｂとの接触面積が広くなり、接触抵抗が小さくなる。
【００１５】
ここで、ＬＥＤ素子１０は、ｐ−ＡｌＧａＮ層１５Ａを有する構造としたが、なくてもよい。すなわち、ＭＱＷ発光層１４の基板反対側表面に直接ｐ−ＩｎＧａＮ層１５Ｂが積層されていてもよい。
【００１６】
ｎ−ＧａＮクラッド層１３と、ＭＱＷ発光層１４と、ｐ−ＡｌＧａＮ層１５Ａと、ｐ−ＩｎＧａＮ層１５Ｂとは、台形状（メサ型）に形成されている。そして、ｎ−ＧａＮクラッド層１３は、カソード電極２２が接合されている。ＩＴＯ電極１８Ｂは、アノード電極２１が接合されている。カソード電極２２は、例えば、ＴｉやＡｌ等で成形されている。アノード電極２１は、例えば、ＮｉやＡｕ等で成形されている。
窒化膜１９は、Ｎｉ薄膜１８Ａ、ｐ−ＡｌＧａＮ層１５Ａ、ｐ−ＩｎＧａＮ層１５Ｂ、及びＭＱＷ発光層１４と、アノード電極２１またはカソード電極２２とを絶縁している。
【００１７】
サファイア基板１１は、窒化ガリウム（ＧａＮ）と同様の六方晶系の基板である。ＧａＮは、通常ウルツ鉱型（Wurtzite）結晶構造をとる、直接遷移型の半導体である。
バッファ層１２は、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）なる組成で基板に堆積され、サファイア基板１１とｎ−ＧａＮクラッド層１３との格子定数の違い（約２０％）を緩和する。なお、格子定数は、サファイア基板で４．７５８であり、Ｓｉ（１１１）基板で３．８４であり、ＧａＮで３．１８であり、ＡｌＮで３．１１である。
【００１８】
ｎ−ＧａＮクラッド層１３は、シリコン（Ｓｉ）をドープして作成され、ｐ−ＡｌＧａＮ層１５Ａ及びｐ−ＩｎＧａＮ層１５Ｂは、マグネシウム（Ｍｇ）をドープして作成される。なお、ｐ−ＡｌＧａＮ層１５Ａ及びｐ−ＩｎＧａＮ層１５Ｂは、窒素雰囲気中で熱処理が行われ、ドーパント（Ｍｇ）の活性化が行われる。
このｎ−ＧａＮクラッド層１３は、発光層へのキャリアの注入と、キャリアの閉じ込めとを行う層である。
【００１９】
ＭＱＷ発光層１４は、量子井戸層を複数持つ多重量子井戸構造の発光層であり、バルク型よりも明るく鮮やかな発光が可能である。このＭＱＷ発光層１４は、通常は、ＩｎＧａＮ井戸層と、ＧａＮまたはＩｎＧａＮ障壁層とした多重量子井戸（ＭＱＷ：Multi Quantum Well）構造とする。なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。
【００２０】
（製造方法の説明）
図２Ａ〜Ｃ（（ａ）〜（ｉ））は、本実施形態のＬＥＤ製造プロセス図である。
まず、図２Ａ（ａ）に示すように、サファイア基板１１の表面上に、有機金属気相成長法（ＭＯＶＰＥ法）により、バッファ層１２、ｎ−ＧａＮクラッド層１３、ＭＱＷ発光層１４、ｐ−ＡｌＧａＮ層１５Ａを順番に形成し、積層基板を作成する。
【００２１】
ここで行われるＭＯＶＰＥ法は、一般的には１０００℃以上の温度で行われるところを、それより低い９００℃以下の低温で行う。例えば、８００〜９００℃が好ましい。また、ＭＯＶＰＥ法の各成長層の成長条件は、所望の構造が成長されるように最適化され、例えば、ＩｎＧａＮは、例えば、トリメチルインジウム（ＴＭＩｎ）を原料ガスとし、窒素（Ｎ２）や水素（Ｈ２）をキャリアガスとして、エピタキシャル成長される。このとき、低温で結晶成長させるため、ＴＭＩｎを最初から所定量を供給せずに、所定時間が経過してから徐々に（段階的に）量を増やして供給することが望ましい。ｐ−ＧａＮを１０ｎｍ程度成長した状態である。
【００２２】
次に、図２Ａ（ｂ）に示すように、積層基板は、ｐ−ＡｌＧａＮ層１５Ａの表面上に、ＭＯＶＰＥ法により、９００℃以下でｐ−ＩｎＧａＮ層１５Ｂが低温成長され、形成される。これにより、ｐ−ＩｎＧａＮ層１５Ｂの表面に凹凸が形成されて、テクスチャ構造となる。このテクスチャ構造が形成されることにより、ＭＱＷ発光層１４で発光した光が、ｐ−ＩｎＧａＮ層１５Ｂの凹凸な表面で不規則に反射し、その反射した光が再度ｐ−ＩｎＧａＮ層１５Ｂを透過したりするため、光取り出し効率が向上する。
【００２３】
その後、窒素雰囲気中にて、１分以上の熱処理が施され、ｐ−ＡｌＧａＮ層１５Ａ及びｐ−ＩｎＧａＮ層１５Ｂに含まれるアクセプタ不純物（ドーパント）（Ｍｇ）を活性化する。この熱処理（活性化アニール）は６００〜１０００℃の温度で行われることが好ましい。
【００２４】
そして、図２Ａ（ｃ）に示すように、表面にテクスチャ構造が形成されたｐ−ＩｎＧａＮ層１５Ｂを有する積層基板は、通常のフォトリソグラフィ工程によりレジストマスク１７が形成される。このレジストマスク１７は、大きさが所望のサイズ及び形状に設計されている。
【００２５】
次に、図２Ａ（ｄ）に示すように、レジストマスク１７が形成された積層基板は、通常のドライエッチング法により、レジストマスク１７以外の領域が０．４μｍ程度エッチング除去され、メサ型（ＭＥＳＡ構造）が形成される。ドライエッチングは、例えば、塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）のガスによる誘導結合型反応性イオンエッチング法がある。なお、エッチング深さは、今回０．４μｍ程度としたが、所望の深さになるように設計することができる。
【００２６】
図２Ｂ（ｅ）に示すように、エッチング除去された積層基板は、テクスチャ構造となったｐ−ＩｎＧａＮ層１５Ｂの表面に、スパッタ法や蒸着法等（例えば、電子ビーム蒸着装置）により、Ｎｉ薄膜１８Ａが３〜１０ｎｍ程度の膜厚で堆積される。
【００２７】
さらに、図２Ｂ（ｆ）に示すように、Ｎｉ薄膜１８Ａが堆積された積層基板は、そのＮｉ薄膜１８Ａの表面に、透明導電膜であるＩＴＯ電極１８Ｂが通常のフォトリソグラフィ技術を用いたリフトオフ法やエッチングにより形成される。このときのＮｉ薄膜１８Ａ及びＩＴＯ電極１８Ｂは、所望の特性が得られるように、成膜方法や条件が設計される。
【００２８】
次に、図２Ｂ（ｇ）に示すように、Ｎｉ薄膜１８Ａ及びＩＴＯ電極１８Ｂが形成された積層基板は、ＣＶＤ（Chemical Vapor Deposition）法等により、窒化（ＳｉＮ）膜１９が２００ｎｍ程度の膜厚で堆積される。
そして、図２Ｂ（ｈ）に示すように、窒化膜１９が堆積した積層基板は、フォトリソグラフィ技術を用いて、ＳｉＮ開口２０が形成される。
【００２９】
最後に、図２Ｃ（ｉ）に示すように、ＳｉＮ開口２０が形成された積層基板は、所望の設計になるようにフォトリソグラフィ技術によって、アノード電極２１がＩＴＯ電極１８Ｂと、カソード電極２２がｎ−ＧａＮクラッド層１３とコンタクト可能な材料で蒸着法等により形成される。
【００３０】
（駆動動作の説明）
再び図１を用いて、駆動動作について説明する。
駆動方法は、通常のＬＥＤ駆動と同じで、アノード電極２１とカソード電極２２との間に、順方向電圧を印加し、素子に適切な電流を流す。そして、ＭＱＷ発光層１４が出射した光をＩＴＯ電極１８Ｂ側から取り出す。
【００３１】
（比較例）
図３Ａ〜Ｂ（（ａ）〜（ｈ））は、比較例のＬＥＤ製造プロセス図である。
この比較例のＬＥＤ製造プロセス図は、図２Ａ〜Ｃで示す本実施形態のＬＥＤ製造プロセスにおいて、（相違点１）ｐ−ＩｎＧａＮ層１５Ｂではなく、ｐ−ＧａＮ層１１５Ｂが形成される点と、（相違点２）Ｎｉ薄膜１８Ａが堆積されない点と、（相違点３）ＭＯＶＰＥ法で成長させるときの温度が、低温（９００℃以下）ではなく、一般的な１０００℃以上の温度（以下、高温と称する）である点との３点で異なる。
【００３２】
まず、図３Ａ（ａ）に示すように、サファイア基板１１の表面上に、有機金属気相成長法（ＭＯＶＰＥ法）により、バッファ層１２、ｎ−ＧａＮクラッド層１３、ＭＱＷ発光層１４、ｐ−ＡｌＧａＮ層１５Ａを順番に形成し、積層基板を作成する。ここで行われるＭＯＶＰＥ法は、一般的には１０００℃以上の温度で行われる。
その後の図３Ａ（ｂ）〜図３Ｂ（ｈ）に示す比較例のＬＥＤ製造プロセスは、図２Ａ（ｅ）を除く、図２Ａ（ｂ）〜（ｄ）、図２Ｂ（ｆ）〜図２Ｃ（ｉ）に示す本実施形態のＬＥＤ製造プロセスとほぼ同様である。
【００３３】
次に、図３Ａ（ｂ）に示すように、積層基板は、ｐ−ＡｌＧａＮ層１５Ａの表面上に、ＭＯＶＰＥ法により、１０００℃以上の温度でｐ−ＧａＮ層１１５Ｂが高温成長され、形成される。これにより、ｐ−ＧａＮ層１１５Ｂの表面に凹凸が形成されて、テクスチャ構造となる。
【００３４】
その後、窒素雰囲気中にて、１分以上の熱処理が施され、ｐ−ＡｌＧａＮ層１５Ａ及びｐ−ＧａＮ層１１５Ｂに含まれるアクセプタ不純物（ドーパント）（Ｍｇ）を活性化する。この熱処理（活性化アニール）は６００〜１０００℃の温度で行われることが好ましい。
【００３５】
そして、図３Ａ（ｃ）に示すように、表面にテクスチャ構造が形成されたｐ−ＧａＮ層１１５Ｂを有する積層基板は、通常のフォトリソグラフィ工程によりレジストマスク１７が形成される。このレジストマスク１７は、大きさが所望のサイズ及び形状に設計されている。
【００３６】
次に、図３Ａ（ｄ）に示すように、レジストマスク１７が形成された積層基板は、通常のドライエッチング法により、レジストマスク１７以外の領域が０．４μｍ程度エッチング除去され、メサ型（ＭＥＳＡ構造）が形成される。ドライエッチングは、例えば、塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）のガスによる誘導結合型反応性イオンエッチング法がある。なお、エッチング深さは、今回０．４μｍ程度としたが、所望の深さになるように設計することができる。
【００３７】
さらに、図３Ｂ（ｅ）に示すように、エッチング除去された積層基板は、テクスチャ構造となったｐ−ＧａＮ層１１５Ｂの表面に、透明導電膜であるＩＴＯ電極１８Ｂが通常のフォトリソグラフィ技術を用いたリフトオフ法やエッチングにより形成される。このときのＩＴＯ電極１８Ｂは、所望の特性が得られるように、成膜方法や条件が設計される。
【００３８】
次に、図３Ｂ（ｆ）に示すように、ＩＴＯ電極１８Ｂが形成された積層基板は、ＣＶＤ法等により、窒化膜１９が２００ｎｍ程度の膜厚で堆積される。
そして、図３Ｂ（ｇ）に示すように、窒化膜１９が堆積した積層基板は、フォトリソグラフィ技術を用いて、ＳｉＮ開口２０が形成される。
【００３９】
最後に、図３Ｂ（ｈ）に示すように、ＳｉＮ開口２０が形成された積層基板は、所望の設計になるようにフォトリソグラフィ技術によって、アノード電極２１とカソード電極２２との双方が、ｎ−ＧａＮクラッド層１３とコンタクト可能な材料で蒸着法等により形成される。
【００４０】
図４に、図３Ａ〜Ｂで示した比較例のＬＥＤ製造プロセスにおいて、高温成長させたｐ−ＧａＮの表面ＡＦＭの観測結果（図４（Ａ））と、図２Ａ〜Ｃで示した本実施形態のＬＥＤ製造プロセスにおいて、低温成長させたｐ−ＩｎＧａＮの表面ＡＦＭの観測結果（図４（Ｂ））とを示す。
【００４１】
図４（Ａ−１）（Ａ−２）に示す高温成長させたｐ−ＧａＮの表面ＡＦＭは、平均粗さが０．２８８ｎｍ、高低差が約３．７ｎｍであった。その一方、図４（Ｂ−１）（Ｂ−２）に示す低温成長させたｐ−ＩｎＧａＮの表面ＡＦＭは、平均粗さが６．８ｎｍ、高低差が約６０ｎｍであった。このように、高温成長させたｐ−ＧａＮより、低温成長させたｐ−ＩｎＧａＮの方が、表面の凹凸が大きなテクスチャ構造が形成された。
【００４２】
このような表面の凹凸の高低差が大きなテクスチャ構造を有することで、ＭＱＷ発光層１４で発光した光の表面からの取出し効率が向上する。また、表面積が増大することにもなるため、コンタクト抵抗を低くことができる。
【００４３】
（効果の説明）
一般的に、金属と半導体との接合（ショットキー接合）によって生じるショットキー障壁は、金属の仕事関数と半導体の仕事関数との差分によって決まり、その仕事関数差が小さいほどショットキー障壁の高さが下がる。ここで、Ｎｉの仕事関数は５．２ｅＶであり、ｐ−ＧａＮ層１１５Ｂの仕事関数は約７ｅＶであり、ｐ−ＩｎＧａＮ層１５Ｂの仕事関数はｐ−ＧａＮ層１１５Ｂの仕事関数より小さい。そのため、Ｎｉ薄膜１８Ａとｐ−ＧａＮ層１１５Ｂとの仕事関数差より、Ｎｉ薄膜１８Ａとｐ−ＩｎＧａＮ層１５Ｂとの仕事関数差の方が小さい。よって、ｐ−ＧａＮ層１１５Ｂの代わりに、本実施形態ではｐ−ＩｎＧａＮ層１５Ｂを積層することで、ショットキー障壁の高さをさらに下げることができる。これにより、駆動電圧を低減させることができる。
【００４４】
また、製造プロセスにおいて、ｐ−ＧａＮ層１１５Ｂの代わりにｐ−ＩｎＧａＮ層１５Ｂを用いて、そのｐ−ＩｎＧａＮ層１５Ｂの表面に、コンタクト電極として仕事関数の高いニッケル（Ｎｉ）を用いたＮｉ薄膜１８Ａを堆積し、このＮｉ薄膜１８Ａを除去しないで残したまま、そのＮｉ薄膜１８Ａの表面にＩＴＯ電極１８Ｂを形成する。このように積層することで、金属と半導体との接合によって生じてしまうショットキー障壁の高さを下げることができ、すなわち、コンタクト抵抗を低くすることができる。
【００４５】
また、ｐ−ＩｎＧａＮ層１５Ｂの形成は、その前のＭＱＷ発光層１４と同様の９００℃よりも低い温度条件でＭＯＶＰＥ法により行われる。すなわち、同じ環境でｐ−ＩｎＧａＮ層１５Ｂの形成することになる。さらに、ｐ−ＩｎＧａＮ層１５Ｂの表面にテクスチャ構造を形成する際、一般的なテクスチャ構造を形成する工程である、アニールする工程や、Ｎｉクラスターマスクをエッチングする工程がないため、製造プロセスの簡略化が可能になる。
【００４６】
また、ｐ−ＩｎＧａＮ層１５Ｂの表面に形成された凹凸は、表面と成す角度が６７度以上なると、ｐ−ＩｎＧａＮ層１５Ｂの基板側からの入射光が全反射してしまい、光の取り出し効率が低下する。そのため、ｐ−ＩｎＧａＮ層１５Ｂの表面に凹凸（テクスチャ構造）を形成する際、凹凸が表面と成す角度が６７度を超えない程度に形成される条件にして形成する。
【００４７】
以上のように、本実施形態の製造プロセスで形成されたＬＥＤ素子１０は、従来の製造プロセスで形成されたＬＥＤ素子１１０よりも、光取り出し効率が向上し、ひいては発光効率が向上する。
【００４８】
（変形例）
本発明は、前記した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更や変形を行うことができる。
実施形態において、ｐ−ＩｎＧａＮ層１５Ｂの表面にニッケル（Ｎｉ）を用いたＮｉ薄膜１８Ａを積層しているが、ＩＴＯ電極（4〜4.7eV）より仕事関数が高い値の金属であればよく、例えば、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）等の薄膜や、これらの金属を２以上組み合わせた合金の薄膜であってもよい。
【００４９】
また、実施形態では、支持基板として（０００１）面サファイア基板１１を用いたが、バッファ層１２を適切に選択すれば、（１１１）面Ｓｉ基板、または（０００１）面ＳｉＣ基板を用いることもできる。
【００５０】
また、実施形態では、ＬＥＤ素子単体について説明したが、サファイア基板１１に複数のＬＥＤ素子１０を二次元配列して、表示装置とすることができる。
【符号の説明】
【００５１】
１０    ＬＥＤ素子（半導体発光素子）
１１    サファイア基板
１２    バッファ層
１３    ｎ−ＧａＮクラッド層
１４    ＭＱＷ発光層
１５Ａ  ｐ−ＡｌＧａＮ層
１５Ｂ  ｐ−ＩｎＧａＮ層
１７    レジストマスク
１８Ａ  ニッケル（Ｎｉ）薄膜（金属薄膜層）
１８Ｂ  ＩＴＯ電極
１９    窒化膜（ＳｉＮ）
２０    ＳｉＮ開口
２１    アノード電極
２２    カソード電極
１１０  ＬＥＤ素子
１１５Ｂ  ｐ−ＧａＮ層
【図１】
2014183108.tif 000003
【図２Ａ】
2014183108.tif 000004
【図２Ｂ】
2014183108.tif 000005
【図２Ｃ】
2014183108.tif 000006
【図３Ａ】
2014183108.tif 000007
【図３Ｂ】
2014183108.tif 000008
【図４】
2014183108.tif 000009