(57)【要約】【課題】Ｇｅチャネルに対してＳｉＧｅ層で引張り歪みを付与した構成において、ＳｉＧｅ層の欠陥発生を招くことなく、配線とのコンタクト抵抗を低減することができ、素子特性の向上に寄与する。【解決手段】ＧｅチャネルとＳｉＧｅのソース・ドレイン領域を有する電界効果型半導体装置であって、Ｇｅを含む半導体層１０と、半導体層１０上にゲート絶縁膜２０を介して設けられたゲート電極３１と、ゲート電極３１下のチャネル領域を挟んで半導体層１０に設けられ、チャネル領域に引っ張り歪みを付与するためのＳｉ1-x Ｇｅx（０＜ｘ＜１）からなるソース・ドレイン領域６０と、ソース・ドレイン領域６０上に形成されたＧｅ層６３と、Ｇｅ層６３にコンタクトされた配線層７２と、を具備した。【選択図】      図４
2014222723.tif 000002
【特許請求の範囲】
【請求項１】
Ｇｅを含む半導体層と、
前記半導体層上にゲート絶縁膜を介して設けられたゲート電極と、
前記ゲート電極下のチャネル領域を挟んで前記半導体層に設けられ、前記チャネル領域に引っ張り歪みを付与するためのＳｉ1-x Ｇｅx（０＜ｘ＜１）からなるソース・ドレイン領域と、
前記ソース・ドレイン領域上に形成されたＧｅ層と、
前記Ｇｅ層にコンタクトされた配線層と、
を具備したことを特徴とする電界効果型半導体装置。
【請求項２】
前記Ｇｅ層と前記Ｓｉ1-x Ｇｅx 層との界面は前記チャネル領域の上面より上側にあることを特徴とする、請求項１に記載の電界効果型半導体装置。
【請求項３】
前記Ｓｉ1-x Ｇｅx のＧｅ組成ｘは０．７≦ｘ≦０．９であることを特徴とする、請求項１又は２に記載の電界効果型半導体装置。
【請求項４】
前記Ｇｅ層の膜厚は１ｎｍ以上１０ｎｍ以下であることを特徴とする、請求項１乃至３の何れかに記載の電界効果型半導体装置。
【請求項５】
前記Ｇｅ層の表面上にＧｅ金属化合物領域が形成されていることを特徴とする、請求項１乃至４の何れかに記載の電界効果型半導体装置。
【請求項６】
前記Ｇｅ金属化合物領域の金属は、Ｎｉ，Ｆｅ，Ｃｏ，Ｐｄ，Ｐｔ，Ｃｕの中から選ばれた少なくとも一つであることを特徴とする、請求項５に記載の電界効果型半導体装置。
【請求項７】
前記半導体層はｐ型であり、前記Ｓｉ1-x Ｇｅx 層及び前記Ｇｅ層はｎ型であることを特徴とする、請求項１乃至６の何れかに記載の電界効果型半導体装置。
【請求項８】
前記ソース・ドレイン領域は、ノンドープの第１のＳｉ1-x Ｇｅx 層とｎ型ドープの第２のＳｉ1-x Ｇｅx 層の積層構造であることを特徴とする、請求項７に記載の電界効果型半導体装置。
【請求項９】
Ｇｅを含む半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側に位置する前記半導体層の表面部のソース・ドレイン領域をエッチングして溝部を形成する工程と、
前記溝部を埋め込むようにＳｉ1-x Ｇｅx（０＜ｘ＜１）層を形成する工程と、
前記Ｓｉ1-x Ｇｅx 層上にＧｅ層を形成する工程と、
前記Ｇｅ層にコンタクトする配線層を形成する工程と、
を含むことを特徴とする電界効果型半導体装置の製造方法。
【請求項１０】
前記Ｓｉ1-x Ｇｅx 層及び前記Ｇｅ層を形成する工程はＣＶＤ法で連続して行うこと特徴とする、請求項９に記載の電界効果型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＧｅチャネルとＳｉＧｅのソース・ドレイン領域を有する電界効果型半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電界効果トランジスタ（ＭＩＳＦＥＴ）の性能向上のために、従来用いられているＳｉよりも電子及び正孔の移動度が何れも高いＧｅチャネルを用いる試みが検討されている。この方法では、高移動度によりＭＩＳＦＥＴの電流駆動力が向上し、高速動作或いは低消費電力化が期待される。
【０００３】
このようなＧｅチャネルを用いたＭＩＳＦＥＴにおいて、更なる特性向上のためにＧｅチャネルに歪みを印加する構造が提案されている。Ｓｉの場合と同様に、Ｇｅチャネルに引張り歪みを印加することによって電子移動度が増大することが知られている（非特許文献１参照）。特に、ｎ型ＭＩＳＦＥＴにおいて、Ｓｉに対して格子定数の小さなＳｉＣをソース及びドレイン領域に形成する方法と同じく、Ｇｅに対して格子定数の小さなＳｉＧｅをソース及びドレイン領域に埋め込むことにより、チャネルに対して一軸引張り歪みを印加することで電子移動度を増大させて駆動力を向上させることができる。
【０００４】
ソース及びドレイン領域への埋め込みＳｉＧｅの形成方法としては、エピタキシャル法が用いられる。ところが、ＳｉＧｅ層に対してｎ型不純物ドーピングのためにイオン注入法を用いると、イオン注入による結晶への損傷が著しく、結晶性の回復に高温工程が必要となる。結晶性を回復させないまま素子を製造すると、結晶の欠陥起因でキャリアが発生しリーク電流の原因となる。また、結晶性の回復に高温工程を導入すると、蒸気圧の高い酸化ゲルマニウム（II）の脱離が表面から起きるため、素子特性に劣化が生じる。
【０００５】
イオン注入による結晶への損傷を避けるために、ソース及びドレイン領域への埋め込みＳｉＧｅ層をＧｅに対してエピタキシャル成長する際に、ＰＨ3 ガス等を導入してｎ型ドーピングを行う方法が考えられる。この場合、ＳｉＧｅ層にはＰが十分導入されるが、配線とのコンタクト抵抗を低減するために電気的に活性化するには、高温工程が必要となる。その場合に、ＳｉＧｅ／Ｇｅのエピタキシャル層の界面で欠陥が発生し、上記と同様、キャリアの発生によるリーク電流の原因となる。また、同様に蒸気圧の高い酸化ゲルマニウム（II）の脱離が表面から起きるため、素子特性に劣化が生じる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Y.-J. Yang, et al., Appl. Phys. Lett. 91, 102103 (2007).
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このように、Ｇｅチャネルに引っ張り歪みを印加するためにソース・ドレイン領域にＳｉＧｅ層を埋め込んだ構成においては、ＳｉＧｅ層にｎ型ドーピングを行っても、配線とのコンタクト抵抗を十分に低減するのは困難であった。さらに、コンタクト抵抗を低減させるために高温熱処理を施すと、ＳｉＧｅ層の欠陥発生に伴って素子特性が大きく劣化する問題があった。即ち、ｎ型ＧｅチャネルのＭＩＳＦＥＴにおいてエピタキシャル成長中のドーピングを行ったＳｉＧｅソース・ドレインでは、キャリア濃度が向上せずに低抵抗化が困難であり、チャネルへの引張り歪みの印加と寄生抵抗の低減が両立できない問題があった。
【０００８】
本発明が解決しようとする課題は、Ｇｅチャネルに対してＳｉＧｅ層で引張り歪みを付与した構成において、ＳｉＧｅ層の欠陥発生を招くことなく、配線とのコンタクト抵抗を低減することができ、素子特性の向上に寄与し得る電界効果型半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するための本発明の電界効果型半導体装置は、Ｇｅを含む半導体層と、前記半導体層上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極下のチャネル領域を挟んで前記半導体層に設けられ、前記チャネル領域に引っ張り歪みを付与するためのＳｉ1-x Ｇｅx（０＜ｘ＜１）からなるソース・ドレイン領域と、前記ソース・ドレイン領域上に形成されたＧｅ層と、前記Ｇｅ層にコンタクトされた配線層と、を具備したことを特徴とする。
【００１０】
また、本発明の半導体装置の製造方法は、Ｇｅを含む半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側に位置する前記半導体層の表面部のソース・ドレイン領域をエッチングして溝部を形成する工程と、前記溝部を埋め込むようにＳｉ1-x Ｇｅx（０＜ｘ＜１）層を形成する工程と、前記Ｓｉ1-x Ｇｅx 層上にＧｅ層を形成する工程と、前記Ｇｅ層にコンタクトする配線層を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＳｉＧｅからなるソース・ドレイン領域と配線層との間にＧｅ層を挿入することにより、ＳｉＧｅに対して高温熱処理を施すことなしに配線とのコンタクト抵抗を大幅に低減させることができる。このため、Ｇｅチャネルに対して引張り歪みを印加させつつ、配線とのコンタクト抵抗を低減させることができ、トランジスタの駆動力の増大等に寄与することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明のソース・ドレイン構造（Ｇｅ／ＳｉＧｅ）と従来構造（ＳｉＧｅ）とにおける抵抗の測定結果を示す図。
【図２】ＳｉＧｅ層のＰ濃度及びキャリア濃度の測定結果とそれから計算される活性化率を示す図。
【図３】本発明のソース・ドレイン構造を用いた場合のチャネル領域にかかる一軸引張りひずみ量の測定結果を示す図。
【図４】本発明の一実施形態に係わる電界効果トランジスタの素子構造を示す断面図。
【図５】図４の電界効果トランジスタの製造工程を示す断面図。
【発明を実施するための形態】
【００１３】
発明の実施形態を説明する前に、本発明の基本原理について説明する。
【００１４】
ソース及びドレイン領域への埋め込みＳｉＧｅ層をＧｅに対してエピタキシャル成長する際に、ＳｉＧｅ層の上に連続してＧｅ層をエピタキシャル成長させる。これにより、トランジスタの配線層とソース及びドレイン領域であるＳｉＧｅ層との間にＧｅ層が挿入された構造となる。
【００１５】
ソース及びドレイン領域であるｎ型ドーピングＳｉＧｅ層と配線層との間にＧｅ層を挿入することにより、図１に示すように、配線層とのコンタクト抵抗を大幅に低減させることができる。図１は、ＳｉＧｅ層を配線層に直接コンタクトさせた場合と、ＳｉＧｅ層上にＧｅ層を形成してコンタクトさせた場合の、ＳｉＧｅ層の配線層からの距離に対する抵抗変化を示す図であり、距離が長くなるに伴って抵抗が大きくなっている。距離ゼロの点がコンタクト抵抗であり、ＳｉＧｅの９００Ωに対してＧｅ／ＳｉＧｅでは９．２Ωと２桁も小さくなっている。
【００１６】
Ｇｅ層を挿入することにより配線層とのコンタクト抵抗を低減できる理由は、図２（ａ）（ｂ）に示すように、電気的に活性化させるような高温工程を経なくても、同じｎ型不純物の導入量に対して、Ｇｅの場合、活性化率が十分高いのに対して、ＳｉＧｅの場合、活性化率が２桁近く低いためである。図２（ａ）はＳｉＧｅ中のＧｅ濃度に対するＰ濃度及び電子濃度を示し、図２（ｂ）はＳｉＧｅ中のＧｅ濃度に対する活性化率を示している。図２（ａ）（ｂ）において、Ｇｅ濃度１はＧｅに相当している。
【００１７】
Ｇｅの場合、Ｐ濃度が１×１０20ｃｍ-3に対し電子濃度が７×１０19ｃｍ-3となり、活性化率は７０％である。これに対して、Ｇｅ濃度０．８のＳｉＧｅの場合、Ｐ濃度が７×１０19ｃｍ-3に対し電子濃度が５×１０18ｃｍ-3となり、活性化率は約７％である。従って、電気的に活性化させるような高温工程を経なくても、同じｎ型不純物の導入量に対して、Ｇｅの場合、ほぼ１００％電気的に活性化するのに対して、ＳｉＧｅの場合、殆ど活性化しないことになる。即ち、Ｇｅ層を挿入することにより配線層とのコンタクト抵抗の低減をはかることが可能となる。
【００１８】
配線層とのコンタクト抵抗は（数１）に示すように、半導体層のキャリア濃度と金属／半導体界面のショットキーバリアハイトで規定されるため、活性化率の高いＧｅ層を挿入することはコンタクト抵抗の大幅な低減につながったと考えられる。
【数１】
2014222723.tif 000003
【００１９】
ここで、Ａ：比例定数、ΦB：金属／半導体界面のショットキーバリアハイト、Ｎs：半導体層のキャリア濃度、εs：半導体の誘電率、ｍ*：電子の有効質量である。
【００２０】
また、チャネルに導入される引張り歪みの量も駆動力の向上に十分な量である。さらに、図３に示すように、Ｇｅ／ＳｉＧｅのソース・ドレインの場合、Ｇｅのソース・ドレインよりも歪みが大きく、更にゲート長が細くなるにつれて歪み量も増大している。このため、トランジスタの駆動力向上が期待される。
【００２１】
以上の点から、従来の歪みを印加しないトランジスタ或いはソース・ドレイン領域へＳｉＧｅ層を形成した歪み印加トランジスタと比較して大幅な電流駆動力の向上が期待され、高速動作或いは低消費電力化が期待される。
【００２２】
以下、実施形態の電界効果型半導体装置を、図面を参照して説明する。
【００２３】
（実施形態）
図４は、本発明の一実施形態に係わる電界効果トランジスタの素子構造を示す断面図である。
【００２４】
図中の１０はｐ型Ｇｅ基板（Ｇｅを含む半導体層）であり、このＧｅ基板１０の一部に、素子形成領域を囲むように素子分離絶縁膜１１が形成されている。素子形成領域上の一部に、ＧｅＯｘ層２１（厚さ１ｎｍ）及び高誘電体絶縁膜２２（厚さ２．５ｎｍ）からなるゲート絶縁膜２０が形成されている。さらに、ゲート絶縁膜２０上に、ゲート電極３１（厚さ１０ｎｍ）とＳｉＯ2 ハードマスク（厚さ５ｎｍ）３２が形成されている。
【００２５】
ゲート絶縁膜２０の高誘電体絶縁膜２２としては、アルミニウム，チタン，ジルコニウム，ハフニウムの何れかの酸化物、酸窒化物、若しくは窒化物、又はそれらの混合物を用いることができる。また、イットリウム，ランタン等の希土類元素の酸化物、酸窒化物、若しくは窒化物、又はそれらの混合物を用いることも可能である。さらに、チタン，ジルコニウム，ハフニウムのシリケート若しくはアルミネート、或いはこれらに窒素を添加した絶縁膜を用いることも可能である。また、イットリウム，ランタン等の希土類元素のシリケート若しくはアルミネート、或いはこれらに窒素を添加した絶縁膜を用いることも可能である。
【００２６】
ゲート電極３１としては、タンタル，チタン，ジルコニウム，ハフニウムなどの金属膜及びそれらの窒化物、炭化物を用いることができる。さらに、クロム，モリブデン，タングステン，レニウム，ルテニウム，ロジウム，イリジウム，パラジウム，白金等の貴金属膜を用いることもできる。また、半導体ゲート電極である多結晶シリコン膜、多結晶シリコンゲルマニウム膜、多結晶ゲルマニウム膜を用いても良い。また、金属ゲート電極と半導体ゲート電極から各々１種類以上を選択して積層膜として用いることもできる。ゲート電極３１の厚さは任意の厚さを設定できるが、素子ばらつきや加工しやすさの観点から、概ね５ｎｍ〜１５０ｎｍの範囲で設定するのが良い。
【００２７】
ゲート絶縁膜２０、ゲート電極３１、ハードマスク３２からなるゲート積層構造部の両側面に、酸化シリコン（ＳｉＯ2 ）からなるゲート側壁絶縁膜３３（底部の幅１０ｎｍ）が形成されている。そして、その両脇にソース及びドレイン領域６０が形成されている。ソース及びドレイン領域６０は、ゲート側壁絶縁膜３３の下部に形成された薄いエクステンション拡散層４０（厚さ１０ｎｍ）と、ゲート側壁絶縁膜３３の外側に形成されたＳｉＧｅエピタキシャル層６１（厚さ２５ｎｍ）、ｎ型ドープＳｉＧｅエピタキシャル層６２（厚さ２５ｎｍ）、ｎ型ドープＧｅエピタキシャル層６３（厚さ１０ｎｍ）、Ｇｅ金属化合物層６４（厚さ１０ｎｍ）で構成されている。
【００２８】
ここで、ソース・ドレイン領域として機能するのはｎ型ドープＳｉＧｅエピタキシャル層６２であり、ＳｉＧｅエピタキシャル層６１はチャネルに十分な歪みを与えるためのものである。効率的なチャネルへの歪み印加のため、ＳｉＧｅ層はＧｅチャネル上面より上側に形成されているいわゆるエレベーテッドソース・ドレイン構造となっている。
【００２９】
ＳｉＧｅエピタキシャル層６１の厚みは、例えば基板１０のＧｅ組成７０％では１０ｎｍ以上５０ｎｍ以下が望ましい。また、ＳｉＧｅ中のＧｅ組成に関しては任意に設定できるが、ｘ＜０．７の場合、Ｇｅとの格子定数の差が大きくなり、ＳｉＧｅ／Ｇｅ界面で格子不整合に起因する貫通転位が発生する可能性が高くなる。また、ｘ＞０．９の場合は、格子定数の差が十分ではなくチャネルに十分な歪みが印加できなくなる。従って、ＳｉＧｅ中のＧｅ組成ｘに関しては０．７≦ｘ≦０．９が望ましい。ｎ型ドープＳｉＧｅエピタキシャル層６２の厚さも任意に選択できるが、短チャネル効果を効率良く抑制するためには、ゲート長さの１／２から１／３程度にするのが望ましい。
【００３０】
ｎ型ドープＧｅエピタキシャル層６３の厚さに関しては、薄い場合はコンタクト抵抗低減効果が十分ではなく、また厚い場合は、ＳｉＧｅ層によるチャネルへの引張り歪みの緩和やＳｉＧｅ／Ｇｅ界面で格子不整合に起因する貫通転位が発生することから、１１ｎｍ以上で２０ｎｍ以下が望ましい。
【００３１】
上記のＳｉＧｅエピタキシャル層６１，６２の形成により、Ｇｅチャネルに引っ張り歪みを与えることができる。また、Ｇｅエピタキシャル層６３の形成により、金属配線とのコンタクト抵抗の低減をはかることができる。さらに、Ｇｅ金属化合物層６４の形成により、金属と半導体との界面の面積を拡大することができ、コンタクト抵抗の更なる低減をはかることができる。
【００３２】
Ｇｅ金属化合物層６４は、Ｎｉ，Ｆｅ，Ｃｏ，Ｐｄ，Ｐｔ，Ｃｕの中から選ばれた少なくとも一つの金属とｎ型ドープＧｅエピタキシャル層６３との合金で構成されている。例えば、金属としてＮｉを選択し、メタルコンタクトの面積増大による寄生抵抗低減のために、Ｇｅ層６３の一部をＮｉＧｅ合金化しており、ＮｉＧｅ層を約１０ｎｍの厚さに形成されている。
【００３３】
次に、本実施形態の半導体装置の製造方法を、図５を参照して説明する。
【００３４】
まず、図５（ａ）に示すように、Ｇｅ基板１０の一部に、素子形成領域を囲むように酸化膜等からなる素子分離絶縁膜１１を形成する。続いて、基板１０上に、厚さ１ｎｍのＧｅＯｘ膜２１及び厚さ２．５ｎｍの高誘電体膜２２からなるゲート絶縁膜２０を形成し、更にその上に厚さ１０ｎｍのゲート電極３１を形成する。
【００３５】
ゲート絶縁膜２０の成膜方法としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＡＬＤ(Atomic Layer Deposition)法、ＭＢＥ（分子線エピタキシー）法、ＰＶＤ（Physical Vapor Deposition）法などから適宜選択して用いることができる。さらに、これらの中から積層構造を適宜選択して用いることができる。ゲート絶縁膜２０の膜厚は２ｎｍ〜１０ｎｍの範囲で適宜決定することができる。ゲート電極３１の形成方法としては、スパッタ法を用いることができる。
【００３６】
続いて、ゲート電極３１上に厚さ５ｎｍのＳｉＯ2 ハードマスク３２を形成した後、これを用いてゲート電極３１及びゲート絶縁膜２０をゲートパターンにパターニングすることにより、ゲート積層構造部を形成する。
【００３７】
ハードマスク３２を形成する方法としては、ＳｉＨ4 とＯ2 を用いた減圧ＣＶＤ法の他、ＴＥＯＳとＯ2 、ＳｉＨ4 とＯ2 、ＳｉＨ4 とＮ2Ｏを用いたプラズマＣＶＤ法を用いることができる。また、ＳｉＯ2 の代わりにＳｉＮ膜を用いてもよい。この場合の形成方法としては、ＳｉＨ2Ｃｌ2 とＮＨ3 を用いた減圧ＣＶＤ法のほか、ＳｉＨ4 とＮＨ3 、ＳｉＨ2Ｃｌ2 とＮＨ3 を用いたプラズマＣＶＤ法を用いることができる。
【００３８】
続いて、ゲート積層構造部をマスクにイオン注入等により、ソース・ドレインのエクステンション拡散層４０を形成する。薄いエクステンション拡散層４０の形成方法としては、不純物イオン（Ｐ，Ａｓ，Ｓｂ等）を低加速エネルギーにて注入し、活性化アニールを行う方法のほか、ＰＨ3、ＡｓＨ3、ＳｂＨ3等のガス雰囲気中でアニールして形成してもよい。
【００３９】
続いて、ゲート積層構造部の両側面にゲート側壁絶縁膜３３を形成する。ゲート側壁絶縁膜３３の形成には、全面に酸化膜等の絶縁膜をＣＶＤで堆積した後、ＲＩＥでエッチバックすればよい。
【００４０】
次いで、図５（ｂ）に示すように、ＲＩＥでＧｅ基板１０の表面のソース及びドレイン予定領域のみ選択的にエッチングした後、異方性のウェットエッチングを行うことにより、リセス構造５０を形成する。
【００４１】
次いで、図５（ｃ）に示すように、ＣＶＤ法を用いてノンドープのＳｉＧｅ層６１，ｎ−ＳｉＧｅ層６２，及びｎ−Ｇｅ層６３を順にエピタキシャル成長させる。ＣＶＤ法で形成する場合は、ＳｉＨ4 ，ＧｅＨ4 などのガスを使用する。ＳｉＧｅ層の厚さは任意に選択することができるが、厚さが薄いとチャネルに印加される歪み量が小さくなる。また、臨界膜厚以上に堆積するとＳｉＧｅ／Ｇｅ界面で格子不整合に起因する貫通転位が発生する。そのため、例えばＧｅ組成７０％では１０ｎｍ以上５０ｎｍ以下が望ましい。ｎ−ＳｉＧｅ層６２の厚さも任意に選択できるが、短チャネル効果を効率良く抑制するためには、ゲート長さの１／２から１／３程度にするのが望ましい。
【００４２】
ここで、ｎ−Ｇｅ層６３のキャリア濃度は、ｎ−ＳｉＧｅ層６２と比較して同一の成長条件でも活性化したキャリア濃度が高いため、配線層とのコンタクトを形成しても、コンタクト抵抗を低く維持できる。さらに、Ｇｅ／ＳｉＧｅの２層構造であっても、チャネルへの歪みは効率良く印加されており、引っ張り歪みによるトランジスタの駆動力増大が期待できる。
【００４３】
本実施形態では、上記の事情を鑑みてＳｉＧｅ層の組成、厚さ、ｎ型ドープ層の厚さを決定した。なお、ＳｉＧｅ層６１、ｎ−ＳｉＧｅ層６２、ｎ−Ｇｅ層６３の形成をＣＶＤ法で行う場合においては、形成する際のガス流量等を適宜選択しながら、連続して形成させることができるため、プロセスの煩雑化によるコストの増大は発生しない。
【００４４】
次いで、図５（ｄ）に示すように、ｎ−Ｇｅ層６３上にＧｅ金属化合物層６４を形成する。Ｇｅ金属化合物層６４は、Ｎｉ，Ｆｅ，Ｃｏ，Ｐｄ，Ｐｔ，Ｃｕの中の一つ以上の金属から選択し、ｎ−Ｇｅ層６３上にスパッタ法若しくはＣＶＤ法を用いて堆積を行い、熱処理を行うことにより形成される。例えば、金属としてＮｉを選択し、堆積膜厚５ｎｍ、熱処理３５０℃、１分間の条件でアニーリングを行うことより、約１０ｎｍのＮｉＧｅ層を形成することが可能である。その際、Ｇｅ層は約１０ｎｍ反応して消費されるので、前述したようにｎ型ドープＧｅエピタキシャル層の厚さを１１ｎｍ以上２０ｎｍ以下に設定しておくと、反応せずに残存するＧｅ層の厚さは１ｎｍ以上１０ｎｍ以下となる。
【００４５】
未反応のＮｉ金属については塩酸や希硫酸等の酸化力のない酸によって容易にＧｅに対して選択的に溶解することができる。Ｇｅ金属化合物層６４を形成する際には、ｎ−Ｇｅ層６３が完全に反応してしまわないような条件で形成する必要がある。堆積する金属の膜厚が厚い、若しくはアニーリングの温度が高い条件で行うと、ｎ−Ｇｅ層６３が全てＧｅ金属化合物層に反応してしまい、コンタクト界面がＳｉＧｅ層となるためである。コンタクト界面がＳｉＧｅ層になると、前述した通、ＳｉＧｅ層の活性化率は低いため、コンタクト抵抗の著しい増大を招く。
【００４６】
これ以降は、層間絶縁膜７１の形成、コンタクトホールの形成、配線となるコンタクトビア７２の形成を行うことにより、前記図４に示す構造が得られる。
【００４７】
このように本実施形態によれば、ソース・ドレイン領域にＳｉＧｅ層６１，６２を埋め込むことにより、Ｇｅチャネルに引張り歪みを与えることができる。しかも、ｎ−ＳｉＧｅ層６２上にｎ−Ｇｅ層６３を設けることにより、コンタクト抵抗を低減することができる。加えて、ｎ−Ｇｅ層６３上にＧｅ金属化合物層６４を形成することにより、コンタクト抵抗を更に低減することができる。
【００４８】
即ち、Ｇｅチャネルに対してＳｉＧｅ層６１，６２で引張り歪みを付与した構成において、ｎ−ＳｉＧｅ層６２の欠陥発生を招くことなく、配線とのコンタクト抵抗を低減することができ、素子特性の向上に寄与することが可能となる。そしてこれは、高性能・低消費電力のＣＭＯＳ−ＬＳＩの実現に有効である。
【００４９】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００５０】
チャネルを構成する半導体は必ずしもＧｅ基板に限るものではなく、Ｇｅを主成分として含む基板であればよい。例えば、チャネルがＳｉＧｅ基板でソース・ドレイン領域がチャネルよりもＧｅ濃度の低いＳｉＧｅ層であっても良い。さらに、バルク基板である必要はなく、基板上にＧｅを含む半導体層を形成したものであっても良い。
【００５１】
ソース・ドレイン領域を構成するＳｉ1-x Ｇｅx のＧｅ組成ｘは、半導体層におけるＧｅ組成よりも小さく半導体層に歪みを印加できるものであれば良く、半導体層がＧｅ単体の場合は０．７≦ｘ≦０．９の範囲が望ましい。Ｇｅ層の膜厚は、十分なコンタクト抵抗低減効果が得られ、更に引張り歪みの緩和や貫通転位の発生を抑制する観点から、１ｎｍ以上１０ｎｍ以下の範囲が望ましい。
【００５２】
ソース・ドレイン領域を構成するＳｉＧｅ層は必ずしも２層に形成する必要はなく、上層側のｎ型ドープのＳｉＧｅ層のみでも十分な歪みを印加できる場合は、下層側のＳｉＧｅ層を省略することも可能である。
【００５３】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５４】
１０…ｐ型Ｇｅ基板（半導体層）
１１…素子分離絶縁膜
２０…ゲート絶縁膜
２１…ＧｅＯｘ層
２２…高誘電体絶縁膜
３１…ゲート電極
３２…ＳｉＯ2 ハードマスク
３３…ゲート側壁絶縁膜
４０…エクステンション拡散層
５０…リセス構造
６０…ソース・ドレイン領域
６１…ＳｉＧｅエピタキシャル層
６２…ｎ型ドープＳｉＧｅエピタキシャル層
６３…ｎ型ドープＧｅエピタキシャル層
６４…Ｇｅ金属化合物層
７１…層間絶縁膜
７２…コンタクトビア（配線）
【図１】
2014222723.tif 000004
【図２】
2014222723.tif 000005
【図３】
2014222723.tif 000006
【図４】
2014222723.tif 000007
【図５】
2014222723.tif 000008