(57)【要約】【課題】配線電極の光吸収による光取り出し効率の低下を招くことなく、半導体層との低抵抗化を図り、光取り出し効率がよく且つ大電流投入デバイスとして利用することができる半導体発光装置を提供する。【解決手段】発光層を挟んで第一半導体層及び第二半導体層を備え、第一半導体層の上に電極金属層が形成された半導体発光装置であって、電極金属層は、第一半導体層から順に第一金属層及び第二金属層を有し、第二金属層の面積は、第一金属層と第一半導体層との接触面積よりも大きい。或いは電極金属層と第一半導体層との接触部を除く、電極金属層と第一半導体層との間にギャップが形成されている。【選択図】図１
2014120716.tif 000002
【特許請求の範囲】
【請求項１】
発光層を挟んで第一半導体層及び第二半導体層を備え、前記第一半導体層の上に電極金属層が形成された半導体発光装置であって、
前記電極金属層は、前記第一半導体層から順に第一金属層及び第二金属層を有し、前記第二金属層の面積は、前記第一金属層と前記第一半導体層との接触面積よりも大きいことを特徴とする半導体発光装置。
【請求項２】
請求項１に記載の半導体発光装置であって、
前記第一金属層と前記第二金属層は異なる材料からなることを特徴とする半導体発光装置。
【請求項３】
発光層を挟んで第一半導体層及び第二半導体層を備え、前記第一半導体層の上に電極金属層が形成された半導体発光装置であって、
前記電極金属層と前記第一半導体層との接触部を除く、前記電極金属層と前記第一半導体層との間に空隙を有することを特徴とする半導体発光装置。
【請求項４】
請求項３に記載の半導体発光装置であって、前記空隙は前記接触部の周囲に形成されていることを特徴とする半導体発光装置。
【請求項５】
請求項１ないし４のいずれか一項に記載の半導体発光装置であって、
前記第一半導体層は、前記電極金属層が形成される面に凹部を有し、前記電気金属層は前記凹部に形成されていることを特徴とする半導体発光装置。
【請求項６】
請求項５に記載の半導体発光装置であって、
前記凹部の底面は、前記第一半導体層から出射される光を全反射させる全反射面であることを特徴とする半導体発光装置。
【請求項７】
請求項１ないし６のいずれか一項に記載の半導体発光装置であって、
前記第二半導体層の、前記第一半導体層と対向する面と反対側の面に、透明電極層を有することを特徴とする半導体発光装置。
【請求項８】
発光層を挟んで第一半導体層及び第二半導体層を備え、前記第二半導体層の上に透明電極及び反射層を形成し、前記第一半導体層の上に金属電極層を形成した半導体発光装置を製造する方法であって、
前記第一半導体層の上に、第一金属層を成膜するステップ（１）と、
前記第一金属層の上に、前記第一金属層とは異なる材料からなる第二金属層を成膜するステップ（２）と、
前記第一金属層の一部を除去し、前記第二金属層と前記第一半導体層との間にエアギャップを形成するステップ（３）と、を含み、
前記第一金属層と当該第一金属層よりも面積の大きい第二金属層とからなる金属電極層を有する半導体発光装置の製造方法。
【請求項９】
請求項８に記載の半導体発光装置の製造方法であって、
前記第一金属層は、Ｔｉ層、Ａｌ層、またはＴｉ及びＡｌの積層された層からなり、前記第二金属層は、Ａｕ層からなることを特徴とする半導体発光装置の製造方法。
【請求項１０】
請求項８または９に記載の半導体発光装置の製造方法であって、
前記ステップ（３）は、前記第一金属層を構成する材料を溶解するが前記第二金属層を溶解しないエッチング液を用いてエッチングするステップを含むことを特徴とする半導体発光装置の製造方法。
【請求項１１】
請求項１０に記載の半導体発光装置の製造方法であって、
前記エッチング液が、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、塩化第二鉄水溶液、リン酸硝酸混合液、及び水酸化ナトリウムのいずれかを含むことを特徴とする半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置とその製造方法に関し、特に半導体素子の表面に形成される配線電極に特徴がある半導体発光装置とその製造方法に関する。
【背景技術】
【０００２】
従来の窒化ガリウムを用いたフェイスアップ型半導体装置は、サファイア基板上にｎ型の窒化物半導体層、活性層、ｐ型の窒化物半導体層を順次積層した構造を有し、ｐ型半導体層と活性層の一部を除去することにより露出したｎ型半導体層の上にｎ側電極を、ｐ型半導体層の上にｐ側電極を形成している。このような構造のフェイスアップ型半導体装置では、ｎ側電極とｐ側電極が同一面に形成されているため、電極パッドによる光吸収があり、光の取り出し効率が低下する問題や、直列抵抗が増加することに伴う駆動電圧の上昇などの問題がある。さらにサファイア基板は、熱伝導率が低く放熱性に劣り、大電流投入するデバイスには不向きである。
【０００３】
そこで近年、サファイア基板を除去し、露出したｎ型半導体上にｎ側電極を形成することにより、ｎ側電極とｐ側電極を、半導体層を挟んで対向配置する構造のフェイスアップ型半導体装置が開発されている（例えば、特許文献１、特許文献２など）。この発光装置では、ｐ側電極は発光領域全域に形成され、ｎ側電極は露出したｎ型半導体層の一部に形成され、光はｎ型半導体層側から取り出される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１３４４１５号公報
【特許文献１】特開２０１１−１００７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
大電流を投入するデバイスでは、ｎ側電極の配線抵抗を下げることが要求される。このためｎ側電極とｎ型半導体層との接触面積を広くとると、光取り出し面を占めるｎ側電極の面積が増え、ｎ側電極による光吸収が増え、光取り出し効率が低下する。またｎ側電極の接触面積を増やすことなく配線抵抗を下げるために、ｎ型電極の厚みを厚くした場合には、Ａｕ等電極材料の成膜時間が長くなり材料効率が低下する。また電極の厚みが厚くなると、その側面、すなわち光取り出し面と直交する面の面積が大きくなり、この面における光の吸収により外部量子効率を低下させる。
【０００６】
本発明は、配線電極の光吸収による光取り出し効率の低下を招くことなく、ｎ側電極の成膜時間を短縮して材料効率を向上させた、大電流投入デバイスとして利用することができる半導体発光装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決する本発明の半導体発光装置は、発光層を挟んで第一半導体層及び第二半導体層を備え、前記第一半導体層の上に電極金属層が形成された半導体発光装置であって、前記電極金属層は、前記第一半導体層から順に第一金属層及び第二金属層を有し、前記第二金属層の面積は、前記第一金属層と前記第一半導体層との接触面積よりも大きいことを特徴とする。或いは前記電極金属層と前記第一半導体層との接触部を除く、前記電極金属層と前記第一半導体層との間にギャップを有することを特徴とする。
【０００８】
また本発明の半導体発光装置の製造方法は、発光層を挟んで第一半導体層及び第二半導体層を備え、前記第二半導体層の上に透明電極及び反射層を形成し、前記第一半導体層の上に金属電極層を形成した半導体発光装置を製造する方法であって、前記第一半導体層の上に、第一金属層を成膜するステップ（１）と、前記第一金属層の上に、前記第一金属層とは異なる材料からなる第二金属層を成膜するステップ（２）と、前記第一金属層の一部を除去し、前記第二金属層と前記第一半導体層との間に空隙を形成するステップ（３）と、を含み、前記第一金属層と当該第一金属層よりも面積の大きい第二金属層とからなる金属電極層を有する半導体発光装置を製造する方法である。
【発明の効果】
【０００９】
本発明の半導体発光装置によれば、光取り出し面となる第一半導体層に形成される配線電極を少なくとも２層の金属層で形成し、第一半導体層に接続される第一金属層よりもその上に形成される第二金属層の面積を大きくし、第二金属層と第一半導体層との間にギャップを形成した構造とすることにより、半導体層との接触面積を小さく保ち且つ配線電極の厚みを増加させずに低抵抗化を図ることができる。また配線電極が光を吸収する面積を極力小さくすることができ光の取り出し効率を高めることができる。
【図面の簡単な説明】
【００１０】
【図１】第一実施形態の半導体発光装置を示す断面図
【図２】半導体発光装置の配線電極部分を示す図で、（ａ）は図１の半導体発光装置、（ｂ）は従来の半導体発光装置を示す図
【図３】（ａ）〜（ｃ）は、それぞれ半導体発光装置の平面図で配線電極のパターン例を示す図
【図４】第一実施形態の半導体発光装置の製造工程を示すフロー
【図５】（ａ）〜（ｅ）は、第一実施形態の半導体発光装置の製造工程のうち、チップ分離までの工程を示す図
【図６】（ａ）〜（ｅ）は、第一実施形態の半導体発光装置の製造工程のうち、チップ分割後マイクロコーン形成までの工程を示す図
【図７】（ａ）〜（ｃ）は、第一実施形態の半導体発光装置の製造工程のうち、電極形成とその後の工程を示す図
【図８】第二実施形態の半導体発光装置を示す断面図
【図９】第三実施形態の半導体発光装置を示す断面図
【発明を実施するための形態】
【００１１】
以下、本発明の半導体発光装置の実施形態を、図面を参照して説明する。
【００１２】
＜第一実施形態＞
図１は、第一実施形態の半導体発光装置の断面図、図２の（ａ）は図１の要部を示す図、（ｂ）は従来装置の対応する部分を示す図である。図３は、第一実施形態の半導体発光装置の平面図である。
【００１３】
図示する半導体発光装置１００は、Ｓｉ基板等の支持体１０の上に半導体チップ２０が接合された構造を有し、半導体チップ２０の両面に電極（ｎ電極、ｐ電極）３１、３３が形成されている。半導体チップ２０は、ｎ型半導体層（以下、ｎ層という）２１とｐ型半導体層（以下、ｐ層という）２３を、活性層２２を挟んで上下に配置した構造を有し、ｐ層２３側が支持体１０に接合され、ｎ層２１は活性層２２から発する光を取り出す光取り出し側となっている。
【００１４】
支持体１０は、例えばＳｉ基板の表面にＡｕ／Ｓｎ交互積層１１を成膜したもので、半導体チップ２０は、Ａｕ／Ｓｎ交互積層と共晶を形成する共晶層４０を介して、支持体１０の表面（Ａｕ／Ｓｎ交互積層１１）に接合されている。共晶層４０としては、例えばＴｉ／Ｐｔ／Ａｕ等の金属積層が用いられる。
【００１５】
半導体チップ２０は、特に限定されるものではないが、例えばＡｌＩｎＧａＮから構成される層で、ｎ層２１としてＳｉドープされたＧａＮ層、活性層２２として多重量子井戸構造を持つＩｎＧａＮ／ＧａＮ層、ｐ層２３として、ＡｌＧａＮクラッド層とＭｇドープされたｐ型ＧａＮ層を積層した層を有する。このような構造の半導体チップは両面に設けた電極に電圧を印加することにより、活性層２２が発光し、光として取り出される。
【００１６】
ｐ層２３の、支持体１０と対向する表面は、その外周に沿って絶縁膜５０が形成されるとともに、絶縁膜５０で囲まれた内側にｐ電極３３が形成されている。絶縁膜５０は二酸化ケイ素（ＳｉＯ2）等からなる。ｐ電極３３は、ＩＴＯ等の透明導電性材料からなる透明電極で、Ａｇ等の高反射性の材料（高反射膜３５）で覆われている。高反射膜３５によって、活性層２２からｐ層２３側に向かう光は反射され、光取り出し側であるｎ層２１の表面から取り出される。
【００１７】
ｎ層２１、活性層２２及びｐ層２３は、公知の手法によって、Ｃ面サファイア成長基板上に成膜することにより形成した層であり、活性層２２が発光層である。ｎ層２１は、図２（ａ）に示すように、ｎ側電極３１が形成される部分にエッチングによって凹部２５が形成されており、この凹部２５内にｎ側電極３１が接続されている。凹部２５の形状は、断面が逆台形であってｎ型半導体層の表面側の開口面積よりも底面２５ａの面積が小さく、側面２５ｂが傾斜している。電極が形成される部分を平坦な表面ではなく、このような凹部形状とすることにより、ｎ型半導体層２１表面と凹部２５の側面から光が取り出されることになり、実効的な光取り出し面の面積を増加することができる。なお凹部２５の形状は、断面が長方形、台形等であってもよい。
【００１８】
光取り出し面となるｎ型半導体層２１表面２１ａと凹部２５の側面２５ｂは、さらに光の取り出し効率を高めるための処理、例えばマイクロコーン２７等の凹凸形状が施されていてもよい。マイクロコーンは、光を取り出しやすい凸部を多数配置した構造で、形成方法及び形成条件を適切に選択することにより凸部形状を制御し、光の取り出し効率を向上することができる。マイクロコーンが形成されない凹部２５の底面は、活性層２２から出た光を全反射するように平滑面になっている。全反射された光はｎ型半導体層２１及びｐ型半導体層２２に戻り、各層の界面やｐ側電極で反射されて、ｎ型半導体層２１の光取り出し面から出射される。
【００１９】
ｎ側電極３１は、少なくとも２種の異なる金属の層（第一電極層３１１、第二電極層３１２）からなり、第二電極層３１２が第一電極層３１１を介してｎ層２１に接続された構造となっている。第二電極層３１２は、導電性が高く耐腐食性の高い金属、典型的にはＡｕからなる。第一電極層３１１を構成する金属は、ｎ層２１と十分に接合でき且つエッチングにより除去可能な導電性金属からなり、２種以上の金属からなる多層構造や合金であってもよい。具体的には、Ｔｉ、Ａｌの積層膜が用いられる。なお第二電極層を構成する金属と第一電極層を構成する金属とが合金を形成しないようにするため、第一電極層と第二電極層との間にバリア層を設けてもよい。バリア層として、第二電極層がＡｕ、第一電極層はＴｉの場合、例えばＰｔ層を設けることができる。
【００２０】
また第二電極層３１２は、ｎ層２１に直接接している第一電極層３１１に比べ、ｎ層２１に対向する面３１２ａの面積が大きい。このため、第二電極層３１２とｎ層２１表面との間には空隙（エアギャップ）７０が形成されている。空隙７０は空気の層であってもよいし、ｎ層２１よりも屈折率の低い絶縁性材料（ＳｉＮ、ＳｉＯｘ、ＩＴＯなど）で埋められていてもよい。第二電極３１２とｎ層２１表面との間が空気層或いは低屈折率層であることによって、ｎ層２１と第一電極層３１１との接触部分よりも、ｎ層２１との屈折率差を大きくすることができ、これによりｎ層２１と空隙７０との界面で活性層２２から出た光を確実に全反射させることができる。すなわち、第一電極層３１１との界面では光の一部は第一電極層３１１によって吸収されるが、この第一電極層３１１との接触面を少なくして第一電極層３１１による光の吸収を極力少なくすることができる。その上、第一電極層３１１の上に形成される第二電極層３１１の面積を大きくすることができるので、接触面積と同面積のｎ側電極を形成する場合（図２（ｂ））に比べて、同じ体積であれば厚み（側面の面積）を薄くすることができ、電極側面による光吸収を低減し、光取り出し効率を高めることができる。また厚みを薄くできるので第二電極層３１１を形成するための成膜時間を厚みの減少割合に応じて短縮することができる。接触面積と同じ面積のｎ側電極の場合と同じ厚みにするのであれば電極の体積を大きくすることができるので、大電流化に対応できる。
【００２１】
空隙７０の厚み、すなわちｎ層２１と第二電極層３１２との間の間隔（＝第一電極層３１１の厚み）は、特に限定されるものではないが、１０００Å〜数１０００Å（１０μｍ〜数１０μｍ）程度である。また第一及び第二電極層の幅方向の空隙７０の幅は、第一電極層３１１と第二電極層３１２の幅で決まる。第一及び第二電極層の幅は、［第二電極層の幅Ｗ２］＞［第一電極層の幅Ｗ１］であり且つ安定した電極構造を保つために、［第二電極層の幅Ｗ２］は［第一電極層の幅Ｗ１］の１．２倍〜４倍程度であることが好ましい。空隙７０の幅は、第一及び第二電極層の幅が上述した関係を満たすように決められ、例えば、第一電極層の幅が１０μｍの場合、その両側に１μｍ〜１５μｍ程度、好ましくは５μｍ〜１０μｍ程度の空隙が形成されることが好ましい。
【００２２】
ｎ型電極３１のパターンは、特に限定されるものではないが、例えば図３（ａ）に示すように四角形の二辺を二本の平行な線で結んだ格子のパターンで、四角形の二つの角に電極パッドが形成されている。図３（ａ）に示すものの他、図３（ｂ）、（ｃ）に示すように、放射状に並ぶ線の中心に一つの電極パッドを形成したもの、クモの巣形状のパターンの中心に電極パッドを形成したものなど、面積を抑制できれば任意のパターンでよい。
【００２３】
ｎ側電極３１とマイクロコーンが形成されたｎ層２１の上面は、ＳｉＯ2等の光透過性の絶縁性材料からなる保護膜８０で覆われている。
【００２４】
本実施形態の半導体発光装置によれば、ｎ層２１の光取り出し面に形成される配線電極を少なくとも２層の金属層（第一電極層３１１、第二電極層３１２）で形成し、ｎ層に接続される第一電極層３１１よりもその上の第二電極層３１２の面積を大きくし、第二電極層３１２とｎ層２１との間に空隙７０を形成した構造とすることにより、電極と対向するｎ層表面において光の全反射を実現することができ、電極により吸収される光の割合を減らすことができる。また、第二電極層３１２の厚みを薄くした代わりに幅を太くしたことにより、第二金属層３１２の総体としての断面積を確保し、配線抵抗の上昇を抑制している。これにより電極側面による光吸収の増加を防止でき、高い光の取り出し効率が得られる。
【００２５】
次に上記構成の半導体発光装置の製造方法を、図４に示すフロー及び図５〜図７の工程図を参照して説明する。図５〜図７は、各製造工程における材料の断面図を示している。また図５は複数の素子の処理工程を示し、図６及び図７では素子分離された一つの素子について処理工程を示している。
【００２６】
この半導体発光装置の製造方法は、サファイア基板上に半導体層を成膜し、最上層となる半導体層（ｐ層）の上に電極、反射膜等を形成し、サファイア基板を残した状態で複数の素子に分割するまでの工程（図５）と、分割後の各素子について、ｎ層の表面を加工する工程（図６）と、加工されたｎ層表面に電極等を形成し完成品とする工程（図７）とを含む。以下、工程毎に詳細を説明する。
【００２７】
＜素子分離までの工程＞
半導体膜形成工程４０１から素子分離工程４０６までは公知の半導体発光装置の製造方法と同様であり、概略を説明する。
【００２８】
まず図５（ａ）に示す半導体膜形成工程４０１では、ＭＯＣＶＤ装置を用いて、Ｃ面サファイア成長基板２００に、ｎ型半導体層２１、活性層２２及びｐ型半導体層２３を順次積層する。各層は、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１）で表される半導体からなり、必要に応じてｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＭｇなどが添加される。半導体層の構成は上記３種類の層に限らず、発光効率を向上させるために電流拡散層、クラッド層、コンタクト層などを挿入することも可能である。また活性層を多層膜で構成することも可能である。例えば、活性層をＩｎＧａＮ井戸層とＧａＮ障壁層とを交互に積層した多重量子井戸構造としてもよい。
【００２９】
次に最上層であるｐ型半導体層２３表面の所定の位置（個々のチップに対応する位置）に、フォトリソグラフィおよびスパッタ法を用いて、ＩＴＯ等の透明導電材料を成膜しパターニングを行う（ステップ４０２、図５（ｂ））。図５では、３つのチップに対応する位置に、それぞれ透明導電膜（ｐ側電極３３）を形成した状態を示し、詳細なパターンの図示は省略しているが、個々の透明導電膜のパターンは、後述するｎ側電極の電極パターンとネガポジの関係になっていて、ｎ側電極が形成されない部分に対応するｐ側の部分に透明導電膜３３が形成される。この透明導電膜３３は、ｐ型半導体層２３のコンタクト層となる層で厚みは約１００〜２００Åである。その後、各チップの周囲に、フォトリソグラフィおよびスパッタ法を用いて絶縁膜５０を形成する（ステップ４０３、図５（ｃ））。絶縁膜を形成する材料としては、例えばＳｉＯ2が用いられ、膜の厚みは約１００〜２００Åである。
【００３０】
次いで、フォトリソグラフィ及び電子ビーム蒸着法を用いて、各チップに対応する領域の透明導電膜の上に高反射層３５を形成する（ステップ４０４、図５（ｃ））。高反射層３５は、透明導電膜とともにｐ側電極３３を構成するものであり、反射性が高く且つ導電性の金属、例えばＡｇからなる。厚みは約２０００Åである。この高反射層３５全体と絶縁膜５０の一部を覆うように共晶膜４０を形成する（ステップ４０５、図５（ｄ））。共晶膜４０は、後の工程で支持体と半導体チップとを強固に接合するために設けられる膜で、例えばＴｉ／Ｐｔ／Ａｕの多層膜から成り、フォトリソグラフィおよびスパッタ法、電子ビーム蒸着法などを用いて形成する。厚みは、半導体層２１〜２３の総膜厚よりも厚くする必要があり、例えばＴｉ：５００Å、Ｐｔ：２０００Å、Ａｕ：１２０００Åとする。
【００３１】
次に個別のチップに分離できるように、素子相当領域の間に溝を設ける（ステップ４０６、図５（ｅ））。素子分離エッチングは、素子相当領域にレジストが残るようにパターニングした後（図示省略）、ドライエッチング装置により、レジストがない領域すなわち素子相当領域と素子相当領域との間の領域の半導体層及びその他の層を除去することにより行う。レジストの厚みは半導体膜厚に応じて適宜選択する。これにより、素子相当領域と素子相当領域との間に溝が形成され、後のサファイア基板剥離工程や最終的なチップ分割工程を容易にすることができる。
【００３２】
＜ｎ層加工工程＞
分離後の各チップを張り合わせ装置を用いて支持体に接合する（ステップ４０７、図６（ａ））。支持体としては、例えば導電性Ｓｉ基板を用いることができ、共晶膜４０との接合を強固にするために、表面に共晶膜４０と共晶を生成しやすい材料、例えばＡｕ／Ｓｎを交互に積層して成膜した支持体を用いることが好ましい。Ａｕ／Ｓｎ層を合わせた支持体の厚みは、例えば、１μｍである。張り合わせ装置では、Ａｕ／Ｓｎ層とチップ表面に形成された共晶膜４０とを窒素雰囲気化で熱圧着することにより共晶を形成し接合する。熱圧着の条件は、例えば、圧力が約３００〜５００Ｎ／ｃｍ2、温度が約２８０℃〜３７０℃、圧着時間が約１０分間である。
【００３３】
次いでサファイア基板２００を剥離し、ｎ型半導体層２１を露出させる（ステップ４０８、図６（ｂ））。サファイア基板の剥離は公知のＬＬＯ（レーザーリフトオフ）法で行うことができる。通常、レーザーとしては２４８ｎｍのＫｒＦエキスマレーザーを用い、レーザーのパワーは約８５０ｍｊ／ｃｍ2である。レーザーのエネルギーがサファイア基板とｎ型半導体層との間で吸収され、吸収されたエネルギーが熱に変換されることにより、ＧａＮ層が金属ＧａとＮ2ガスに分解され、サファイア基板が剥離される。
【００３４】
露出したｎ型半導体層２１の表面のｎ側電極形成領域に、溝状に凹部２５を形成し、電極形成に適した低抵抗層を露出させる（ステップ４０９、図６（ｃ））。また凹部２５を形成することによって、光取り出し面より下側に電極を形成し、ｎ型半導体層表面から放出された光がｎ側電極側面などで吸収されるのを防止する。凹部の形成はレジストを用いたパターニングと、ドライエッチングにより行うことができる。凹部のパターンは、例えば、図３（ａ）に示すような四角形の格子形状である。凹部の形状は、開口よりも底面２５ａの面積が小さく側面２５ｂが傾斜し、断面が逆台形の形状である。凹部を形成する際にｎ型半導体層２１表面に形成するフォトレジストの露光条件やベーキング温度・時間等を制御し、その断面を逆テーパ形状にした上でエッチングすることで、このような形状の凹部とすることができる。なお凹部の大きさは、加工精度やｎ型半導体層の面積によって異なるが、一例として底面の幅は約１０〜３０μｍ、深さは１〜数μｍ程度である。
【００３５】
次に凹部の底面を除く部分に微細な凹凸形状（マイクロコーン）２７を形成する。このためまず凹部の底面に保護膜（最終的に素子上面に設けられる保護膜８０と区別してPassivation膜という）６０を形成する（ステップ４１０、図６（ｄ））。Passivation膜６０はマイクロコーンを形成する際に凹部２５の底面が荒らされるのを防止し、底面の平面性（全反射性）を維持するために設けられるものであり、マイクロコーン形成処理によって容易に冒されない材料例えばＳｉＯ2等が用いられる。このような材料のPassivation膜は、スパッタ法により成膜することができる。凹部の底面のみにPassivation膜を形成する場合、凹部のパターニングで用いたレジストをそのまま残しておく。これによりセルフアラインメントでPassivation膜を形成することができる。その後、レジストを除去する。
【００３６】
マイクロコーンは、サファイア基板剥離後のｎ型半導体層表面からの光取り出しを向上させるために形成するもので、高さ及びピッチが１μｍオーダーの凹凸である。このような凹凸は、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ＫＯＨなどの薬液処理、フォトリソグラフィ、ＲＩＥ（反応性ドライエッチング）等の方法で形成することができる（ステップ４１１、図６（ｅ））。処理条件を調整することにより凹凸の高さや形状を調整することができる。一例として、ＴＭＡＨを用い、７０℃で５分間処理することにより高さ１μｍのマイクロコーンを形成することができる。その後、凹部底面に形成したPassivation膜をドライエッチング等により除去し、凹部底面に平坦なｎ型半導体層を露出させる（ステップ４１２）。
【００３７】
＜ｎ側電極形成工程＞
ｎ側電極の形成は、主として第一金属層形成ステップ４１３、第二金属層形成ステップ４１４及び空隙形成ステップ４１５の３つのステップから成る（図７（ａ）、（ｂ））。
【００３８】
第一金属層形成ステップ４１３及び第二金属層形成ステップ４１４では、それぞれ、異なる金属の層を電子ビーム蒸着法等の方法で形成する（図７（ａ））。これらは同一処理装置内で連続して行うことができる。まず金属層の成膜に先立って、フォトリソグラフィ等により、電極形成領域、すなわち凹部底面が開口したフォトレジストマスクを形成する。次いで電極金属を順次形成する。第一金属層に用いる金属は、ｎ型半導体層との密着性に優れ且つ空隙形成ステップ４１５で用いる処理液によって除去可能な金属であり、１種の金属のみならず２種以上の金属を積層した層であってもよい。例えばＴｉ／Ａｌの積層膜やＴｉ／Ａｌ／Ｔｉの積層膜とすることができる。第二金属層に用いる金属は、導電性に優れ且つ空隙形成ステップで用いる処理液によって冒されない金属である。典型的にはＡｕが用いられる。第一金属層と第二金属層との間には両者の合金形成を防止するための金属、例えばＰｔ等のバリア層を挿入してもよい。
【００３９】
第一金属層の厚みは、第二金属層とｎ型半導体層との間に形成される空隙の間隔を決めるものであり、１０００Å〜数１０００Åが好ましい。第二金属層の厚みは、特に限定されるものではないが、凹部の厚みと同程度かそれより若干厚い程度とする。具体的には、１〜３μｍ（１００００Å〜３００００Å）程度である。
【００４０】
第一金属層及び第二金属層を形成した後、ｎ側電極が形成されたｎ型半導体層の表面を、第一金属層の金属を溶解する処理液に浸漬し、第一金属層を両側面から溶解し、ｎ型半導体層に接合した中央の一部を残し、所定の幅の空隙７０を形成する（図７（ｂ））。処理液としては、例えばＴＭＡＨやＴＭＡＨ含有現像液などのアルカリ溶液を用いることができ、処理時間を調整することにより、所望の幅の空隙７０を形成することができる。空隙７０の幅（片側の幅）は、好適には、ｎ型半導体層に接合した中央部の幅の１／３〜１／１程度である。第二金属層のサイズ等によっても異なるが、具体的には、３μｍ〜１０μｍ程度である。処理時間の調整は、例えば、次のように行うことができる。まずｎ型半導体層の表面に凹部形成加工やマイクロコーン形成加工がなされていない同形状の半導体チップや透明基板をリファレンスとして用意し、リファレンスの上に上述したように金属層（第一金属層及び第二金属層）を形成する。次いで金属層側をアルカリ液に浸漬してエッチングを行い、第一金属層のエッチング幅の時間変化をｐ型半導体層側或いは透明基板から監視する。これにより、所定の幅となる処理時間を決めることができる。第一金属層の厚みや用いるアルカリ液によっても異なるが、処理時間は通常数分〜１０数分程度である。
【００４１】
以上の３つのステップ４１３〜４１５により、ｎ側電極とｎ型半導体層との間に空隙７０が形成された電極構造を製造することができる。その後、チップ表面をＳｉＯ2等の保護膜８０で被覆する（ステップ４１６、図７（ｃ））。保護膜８０の形成はスパッタ法等により行うことができ、たとえば、３０００Åの保護膜を形成する。次いで電極パッド上をパターニングして、パッド上の保護膜を除去する（ステップ４１７）。最後に、レーザースクライブ、ダイシング等により各チップに分割し、本実施形態の半導体発光装置を得る。
【００４２】
なお以上説明した製造方法は、本実施形態の半導体発光装置の製造方法の一例であり、ステップによってはその順序を適宜変更することが可能である。例えば、図４では素子分離ステップの前にｐ側電極形成ステップを行っているが、素子分離ステップ４０６後にｐ側電極形成ステップ４０２を行うことも可能である。またパターニング処理やフォトリソグラフィにおいて使用されるレジストやレジストマスクについては、図示や説明を一部を省略しているが、適宜、レジスト等を用いることは言うまでもない。
【００４３】
さらに各ステップで例示した各層の材料は一例であって、それと同様の機能を持つ材料であれば公知の材料を用いることができる。同様に各ステップで説明した各層の厚みについても発光装置の大きさや用途に応じて適宜変更できる。
【００４４】
本実施形態の半導体発光装置の製造方法によれば、ｎ側電極とｎ型半導体層との間に空隙を持つ半導体発光装置を容易に製造することができる。
【００４５】
以上、本発明の半導体発光装置とその製造方法の一実施形態を説明したが、本発明の半導体発光装置は、光取り出し面に形成される配線電極の形状に特徴があり、その特徴を持つものであれば、上記実施形態に限定されることなく種々の変更が可能である。
【００４６】
例えば、図１及び図２では、光取り出し側となるｎ層２１の表面の、配線電極が形成される部分に凹部２５を形成した実施形態を説明したが、図８に示すように、ｎ層２１の表面はフラットであってもよい（第二実施形態）。この場合にもｎ側電極の第一電極層が接続された部分とその周囲のエアギャップの部分とを除き、ｎ層２１の表面は光取り出し構造（マイクロコーン等）が形成されていることが好ましい。
【００４７】
また以上の実施形態では、ｎ側電極は所定のパターンで形成された配線電極からなる場合を説明したが、図９に示すように、ｎ側電極として第一金属層３１１の上に透明電極３１２を形成した構造についても本発明を適用することができる（第三実施形態）。
【実施例】
【００４８】
実施例として、図４に示す製造工程に従い、図１に示す構造の半導体製造装置を作製した。また比較例として、ｎ側電極の幅が１／２、厚みが２倍で、その他の構造は実施例と同様の半導体製造装置を作製した。実施例及び比較例の電極及び半導体層の材料と膜厚は下記のとおりである。
【００４９】
実施例のｎ側電極：Ｔｉ（１０Å）/Ａｌ（２０００Å）/Ｔｉ（１０００Å）/Ｐｔ（２０００Å）/Ａｕ（２００００Å）
比較例のｎ側電極：Ｔｉ（１０Å）/Ａｌ（２０００Å）/Ｔｉ（１０００Å）/Ｐｔ（２０００Å）/Ａｕ（４００００Å）
実施例及び比較例共通
ｎ型半導体層：Ｓｉドープｎ型ＧａＮ層（７μｍ）
活性層：ＩｎＧａＮ／ＧａＮの交互層（５周期）（１５０Å）
ｐ型半導体層：ｐ型ＡｌＧａＮクラッド層（１５Å）／Ｍｇドープｐ型ＧａＮ（ドーパントＣＰ２Ｍｇ：ビスシクロペンタディエニルマグネシウム）（１５００Å）
ｐ側電極：透明導電層（ＩＴＯ）（１５０Å）／高反射膜（Ａｇ）（２０００Å）
【００５０】
実施例のｎ側電極はＡｕ層の厚みが比較例の厚みの１/２であるため、Ａｕ成膜時間（成膜速度：１０Å/秒）が比較例の３４分に対し１７分に短縮された。
【００５１】
また実施例の半導体製造装置と比較例の半導体製造装置に電力（  １Ｗ  ）を供給し、発光量を計測した。その結果、実施例の発光装置は、比較例に対して５％程度発光量が増加した。
【符号の説明】
【００５２】
１０・・・支持体、２０・・・半導体層、２１・・・ｎ型半導体層（第一半導体層）、２１ａ・・・光取り出し面、２２・・・活性層、２３・・・ｐ型半導体層（第二半導体層）、２５・・・凹部、２５ａ・・・凹部底面、２５ｂ・・・凹部側面、３１・・・ｎ側電極、３３・・・ｐ側電極、３５・・・高反射膜（ｐ側電極）、４０・・・共晶膜、５０・・・絶縁膜、７０・・・空隙、８０・・・保護膜、１００・・・半導体発光装置、２００・・・成長基板、２１１・・・マイクロコーン、３１１・・・第一金属層、３１２・・・第二金属層
【図１】
2014120716.tif 000003
【図２】
2014120716.tif 000004
【図３】
2014120716.tif 000005
【図４】
2014120716.tif 000006
【図５】
2014120716.tif 000007
【図６】
2014120716.tif 000008
【図７】
2014120716.tif 000009
【図８】
2014120716.tif 000010
【図９】
2014120716.tif 000011