(57)【要約】【課題】第１コンタクトホール内に埋め込まれた導電体を分割して溝部を形成し、この溝内に絶縁膜を埋め込んだ後に、分割された導電体をリセスエッチすると、導体内のボイドに絶縁膜が入り込み、リセスエッチの際に入り込んだ絶縁膜が脱離してゴミとなったりすることがある。【解決手段】分割された導電体間の溝に埋め込む絶縁膜をライナー状の第１絶縁膜と、第１絶縁膜上の第２絶縁膜とし、分割された導電体を第１の深さまでリセスエッチした後、露出する第１の絶縁膜を第１の深さより深い第２の深さまでウェットエッチングで除去することで、ボイドに入り込んだ第１の絶縁膜があったとしても除去されるため、ゴミの発生等を抑制できる。【選択図】図１４
2014183166.tif 000002
【特許請求の範囲】
【請求項１】
第１導電領域から突出する第１導電体および第２導電領域から突出する第２導電体を形成して、これら第１および第２導電体間にこれら第１および第２導電体の対向する側面により溝を区画する工程と、
前記第１および第２導電体の前記側面を、前記溝を埋め尽くすことなく、第１絶縁膜で覆う工程と、
前記第１絶縁膜上に前記第１絶縁膜とは材料が異なる第２絶縁膜を堆積して前記溝を埋める工程と、
前記第１および第２導電体を第１の深さまで除去すると共に前記第１絶縁膜を前記第１の深さよりも深い第２の深さまで除去して、前記第２絶縁膜の両側に第１および第２空隙を形成する工程と、
前記第１および第２空隙を第３および第４導電体で埋める工程と、
を有する半導体装置の製造方法。
【請求項２】
前記第１および第２導電体の上面の面積より前記第３及び第４導電体の上面の面積が広い請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第３及び第４導電体は、前記第１および第２の導電体より低抵抗の材料で構成される請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１および第２導電体がシリコンを含み、前記第３及び第４導電体が金属材料を含む請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１および第２空隙を形成する工程の後、前記第１および第２導電体表面に金属シリサイド層を形成する工程を有し、
前記第３および第４導電体は前記金属シリサイド層上に埋め込まれる請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２絶縁膜を堆積する前に、前記溝底部の前記第１絶縁膜を除去し、前記第１および第２導電体の側壁に第１絶縁膜をサイドウォール膜として成形する工程を有する請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第１および第２導電体は、前記第１および第２導電領域上に、第１の方向に延在する第１および第２のラインパターンと、前記第１の方向と交差する第２の方向に、前記第１および第２のパターン上を跨いで延在する第３および第４のラインパターンとに囲まれた領域に、少なくとも前記第３および第４ラインパターンの上面より低い位置まで埋め込まれた導電体を、前記第３および第４ラインパターンの側壁に形成したマスクを用いて前記溝を形成するように分割して形成される請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
第２絶縁膜を堆積して前記溝を埋める工程の後、全面を前記第１および第２のラインパターンの上面が露出する高さまで低くする工程を有し、その後、前記第１および第２導電体を前記第１の深さまで選択的に除去し、続いて前記第１絶縁膜を前記第２の深さまで除去して、前記第２絶縁膜の両側に前記第１および第２空隙を形成する請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１絶縁膜が酸化シリコン膜であり、前記第２絶縁膜が窒化シリコン膜である請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
下層導電領域を覆う絶縁層に、前記下層導電領域の少なくとも一部に接続するように選択的に形成されたコンタクトホールと、該コンタクトホールを埋めるコンタクトプラグとを有する半導体装置であって、
前記コンタクトホールの一部側壁は、
前記コンタクトホールの前記一部側壁の下部を構成する第１絶縁膜で為る第１面と、前記コンタクトホールの一部側壁の上部を構成する前記第１絶縁膜とは材料が異なる第２絶縁膜で為る第２面と、前記第１面と第２面の中間に位置し、前記第１面と前記第２面と異なる方向であって、前記第１絶縁膜で為る第３面を含むことを特徴とする半導体装置。
【請求項１１】
前記コンタクトホールの側壁は、実質的に４面で構成され、前記側壁の上部は４面とも前記第２絶縁膜で構成されるが、前記側壁の下部は１面が前記第１絶縁膜で構成され、残りの３面は前記第２絶縁膜で構成されることを特徴とする、請求項１０に記載の半導体装置。
【請求項１２】
前記コンタクトプラグは第１部分と第２部分を有しており、前記コンタクトプラグの前記第１部分が前記下層導電領域に接しており、前記コンタクトプラグの前記第２部分は前記第２絶縁膜の前記第２面と、前記第１絶縁膜の前記第３面に接している、請求項１０又は１１に記載の半導体装置。
【請求項１３】
前記コンタクトプラグの前記第１部分と前記第２部分は異なる導電材料で構成されている、請求項１２に記載の半導体装置。
【請求項１４】
前記コンタクトプラグの前記第２部分は、前記コンタクトプラグの前記第１部分よりも低抵抗の導電材料である請求項１３に記載の半導体装置。
【請求項１５】
前記コンタクトプラグの前記第１部分はシリコンを含み、前記第２部分は金属材料を含む請求項１４に記載の半導体装置。
【請求項１６】
前記コンタクトプラグは、前記第１部分と前記第２部分との間に介在する金属シリサイド層を含む請求項１５に記載の半導体装置。
【請求項１７】
前記金属シリサイド層の一部は前記第１絶縁膜の前記第３面に接している請求項１６に記載の半導体装置。
【請求項１８】
前記コンタクトプラグは、絶縁層を介して離間する第１および第２コンタクトプラグであり、前記第１および第２コンタクトプラグ間に介在する前記絶縁層が、前記第１コンタクトプラグに接する前記第１面から前記第２コンタクトプラグに接する前記第１面まで連続する前記第１絶縁膜で構成される環状構造と、前記第１絶縁膜で構成される環状構造内に埋め込まれ、前記第１コンタクトプラグに接する前記第２面から前記第２コンタクトプラグに接する前記第２面まで連続する前記第２絶縁膜とで構成される請求項１０乃至１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記第１絶縁膜が酸化シリコンを含み、前記第２絶縁膜が窒化シリコンを含む請求項１０乃至１８のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関し、特にコンタクトプラグの製造方法に関する。
【背景技術】
【０００２】
半導体デバイスの配線間微細コンタクトプラグ形成法において、リソグラフィーの精度と上層プラグとの接続性を改善するために、以下の方法がある（特許文献１）。
【０００３】
まず配線間にコンタクト二つ分の大きなスペースを開口し、プラグ材料を埋設する。その後、実際のプラグ部をマスクして、エッチング分離し、分離部に絶縁膜を埋設する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２４３９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、密集した微細なコンタクトプラグをダブルパターンで形成し、しかもプラグの上面と下面の中心位置が平面視上ずれていることを特徴とする。結合すべき上層プラグと下層プラグの位置が上下方向に一致していない場合に極めて有効である。実施例ではＤＲＡＭのキャパシタに接続するコンタクトプラグに適用した場合を説明している。
【０００６】
しかし、発明者が開発を進めたところ、上記発明には以下のような問題が稀に発生することが新たに分かった。
【０００７】
配線間の大きなスペースにプラグ材料を埋設した際にボイドが発生することがあり、このようなボイドが発生した状態で、分離エッチングして、分離部に絶縁膜を埋設すると絶縁膜がボイドに入り込むことがある。一旦埋設したプラグ材料の上に、より低い抵抗の導電膜を形成するためにプラグをリセスすることがある。この時にボイドに侵入した絶縁膜が露出し、脱離してゴミになったり、リセスしたプラグ上に残留し、さらにプラグ上に低抵抗導電膜の形成を阻害したりする問題などの問題が発生することがある。
このように、特許文献１の技術にはさらに改善すべき余地がある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、
第１導電領域から突出する第１導電体および第２導電領域から突出する第２導電体を形成して、これら第１および第２導電体間にこれら第１および第２導電体の対向する側面により溝を区画する工程と、
前記第１および第２導電体の前記対向する側面を、前記溝を埋め尽くすことなく、第１絶縁膜で覆う工程と、
前記第１絶縁膜上に前記第１絶縁膜とは材料が異なる第２絶縁膜を堆積して前記溝を埋める工程と、
前記第１および第２導電体を第１の深さまで除去すると共に前記第１絶縁膜を前記第１の深さよりも深い第２の深さまで除去して、前記第２絶縁膜の両側に第１および第２空隙を形成する工程と、
前記第１および第２空隙を第３および第４導電体で埋める工程と、
を有する半導体装置の製造方法、が提供される。
【０００９】
また、本発明の別の態様によれば、
下層導電領域を覆う絶縁層に、前記下層導電領域の少なくとも一部に接続するように選択的に形成されたコンタクトホールと、該コンタクトホールを埋めるコンタクトプラグとを有する半導体装置であって、
前記コンタクトホールの一部側壁は、
前記コンタクトホールの前記一部側壁の下部を構成する第１絶縁膜で為る第１面と、前記コンタクトホールの一部側壁の上部を構成する前記第１絶縁膜とは材料が異なる第２絶縁膜で為る第２面と、前記第１面と第２面の中間に位置し、前記第１面と前記第２面と異なる方向であって、前記第１絶縁膜で為る第３面を含むことを特徴とする半導体装置、が提供される。
【発明の効果】
【００１０】
本発明の一態様によれば、ゴミの発生や低抵抗形成の阻害要因となる絶縁膜を事前に除去することから、これらの問題が解消される。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図２】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図３】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図４】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図５】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図６】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図７】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図８】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図９】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図１０】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図１１】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図１２】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図１３】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図、（ｄ）は（ｂ）の部分拡大図を示す。
【図１４】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図１５】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図１６】本発明の一実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図１７】図１６の完成した構造からコンタクトプラグ部分を除いたコンタクトホール構成を説明する概略平面図（ａ）と、概略断面図（ｂ）を示す。
【図１８】本発明の別の実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図１９】本発明の別の実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図２０】本発明の別の実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図２１】本発明の別の実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図２２】本発明の別の実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図２３】本発明の別の実施形態例に係る半導体装置の製造方法を説明する概念図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図を示す。
【図２４】図２３の完成した構造からコンタクトプラグ部分を除いたコンタクトホール構成を説明する概略平面図（ａ）と、（ａ）のＣ−Ｃ’断面図（ｂ）を示す。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態例について説明するが、本発明はこれらの実施形態例のみに限定されるものではなく、本発明の主旨を逸脱しない範囲で適宜変更することができる。
【００１３】
〔実施形態例１〕
図１〜図１６は本実施形態例に係る半導体装置の製造方法を説明する概念図であり、各図（ａ）は平面図、各図（ｂ）は各図（ａ）のＡ−Ａ’断面図、各図（ｃ）は各図（ａ）のＢ−Ｂ’断面図を示す。
【００１４】
（図１）
配線形成前に、半導体基板（シリコン）表層に選択的に複数の拡散領域１１を形成し、それぞれ分離する。ここでは、図１（ｂ）に示すように２つの拡散領域（第１拡散領域１１Ａ及び第２拡散領域１１Ｂ）を形成する例を示しているがこれに限定されない。第１拡散領域１１Ａ及び第２拡散領域１１Ｂの表面には熱酸化膜１２（シリコン酸化膜）がある。それらは層間絶縁膜１３（シリコン酸化膜）で埋設されている。なお、層間絶縁膜１３には素子分離絶縁膜と、熱酸化膜１２上に形成された絶縁膜とが含まれるが、ここでは区別していない。層間絶縁膜１３上に導電膜１４（タングステン、バリアメタルとしてその下にTiNを形成する場合もある）を形成し、配線マスク１５（シリコン窒化膜）を使って導電膜１４をＸ方向（第１の方向）に延在する配線として加工する。その後、配線サイドウォール膜１６（シリコン窒化膜）を形成する。なお、実際の装置では、特許文献１に示されるように埋め込みゲート型トランジスタなどの素子が形成され、導電膜１４は、図示しないトランジスタの拡散領域に接続される。
【００１５】
（図２）
全面に絶縁膜１７（シリコン酸化膜）を形成し、配線を埋設する。
【００１６】
（図３）
絶縁膜１７上に図示しないＹ方向（第２の方向）に延在するライン状マスクを形成し、絶縁膜１７，層間絶縁膜１３及び熱酸化膜１２を除去して、絶縁膜１７を含むライン状に成形する。これにより配線と絶縁膜１７で規定される開口部３１が区画される
【００１７】
（図４）
開口部内にコンタクト側壁保護膜１８（シリコン窒化膜）を形成する。コンタクト側壁保護膜１８の形成された配線を第１ラインパターン３２Ａ及び第２ラインパターン３２Ｂとし、コンタクト側壁保護膜１８の形成されたライン状絶縁膜１７を第３ラインパターン３３Ａ及び第４ラインパターン３３Ｂとする。第１ラインパターン３２Ａ、第２ラインパターン３２Ｂ、第３ラインパターン３３Ａ及び第４ラインパターン３３Ｂで囲まれた領域を第１コンタクトホール３４とする。
【００１８】
（図５）
下部プラグ導電膜１９（リンドープアモルファスシリコン）で第１コンタクトホール３４を埋設し、第１ラインパターン３２Ａ、第２ラインパターン３２Ｂの上面より低い位置までリセスエッチする。なお、リセスエッチは第１ラインパターン３２Ａ、第２ラインパターン３２Ｂの上面よりも高い位置まで行うことも可能であり、その場合、面内不均一などにより第１ラインパターン３２Ａ、第２ラインパターン３２Ｂとの間に後工程で形成するコンタクトマスク膜２０が残留し、下部プラグ導電膜１９の分離が不十分となる可能性がある
【００１９】
（図６）
コンタクトマスク膜２０（シリコン窒化膜）を形成する。このとき、コンタクトマスク膜２０の膜厚を調整し、第３ラインパターン３３Ａと第４ラインパターン３３Ｂとの間に下部プラグ導電膜１９のリセスエッチで形成した段差を利用した凹部が形成されるようにする。
【００２０】
（図７）
コンタクトマスク膜２０をエッチバックし、下部プラグ導電膜１９の表面の一部を露出させ、サイドウォール状マスク２０Ｓを形成する。
【００２１】
（図８）
サイドウォール状マスク２０Ｓをマスクに下部プラグ導電膜１９をエッチングして第３ラインパターン３３Ａと第４ラインパターン３３Ｂとの間でＸ方向に分離する。第３ラインパターン３３Ａ側の下部プラグ導電膜１９を第１導電体１９Ａ、第４ラインパターン３３Ｂ側の下部プラグ導電膜１９を第２導電体１９Ｂとする。第１導電体１９Ａと第２導電体１９Ｂの間にこれら第１および第２導電体の対向する側面により溝３５が形成される。
【００２２】
（図９）
第１および第２導電体（１９Ａ，１９Ｂ）の対向する側面を、溝３５を埋め尽くすことなく、第１絶縁膜で覆う。ここでは、全面に第１絶縁膜としてライナー絶縁膜２１（シリコン酸化膜）を５ｎｍ程度形成する。ライナー絶縁膜２１は第１ラインパターン３２Ａ及び第２ラインパターン３２Ｂ上にも形成される。
【００２３】
（図１０）
第１絶縁膜（ライナー絶縁膜２１）とは異なる材料の第２絶縁膜（コンタクト層間膜２２（シリコン窒化膜））で完全に溝３５を埋設する。
【００２４】
（図１１）
スピンコーティングによる塗布膜２３を形成して表面を平坦化する。塗布膜２３としては、フォトリソグラフィー工程に用いられる反射防止有機膜（ＢＡＲＣ：Bottom Anti-Reflection Coating）などを用いることができる。
【００２５】
（図１２）
塗布膜２３とコンタクト層間膜２２とライナー絶縁膜２１をほぼ同じエッチレートで、サイドウォール状マスク２０Ｓが完全に無くなる深さまでエッチングする。このエッチングは、例えば、プラズマドライエッチングにより行うことができる。ここでは、さらに第１ラインパターン３２Ａ、第２ラインパターン３２Ｂ、第３ラインパターン３３Ａ及び第４ラインパターン３３Ｂ、下部プラグ導電膜１９をエッチングして、第１および第２導電体（１９Ａ，１９Ｂ）表面を露出させる。
【００２６】
（図１３）
第１および第２導電体（１９Ａ，１９Ｂ）を選択的に第１の深さｄ１までエッチングする。第１の深さｄ１までエッチバックされた第１および第２導電体（１９Ａ，１９Ｂ）をそれぞれ第１プラグ１９Ａ’、第２プラグ１９Ｂ’とする。図１３（ｄ）に図１３（ｂ）の部分拡大図を示す。第１および第２導電体（１９Ａ，１９Ｂ）のエッチバックで露出したライナー絶縁膜２１の表面には、図示するように、下部プラグ導電膜１９の埋め込みの際に形成されたボイドが分離面（溝３５の壁面）に出現し、そのボイドに入り込んでいたライナー絶縁膜２１の部分（２１ａと表示する）が存在する場合がある。後工程で形成する金属シリサイド膜形成用の金属膜は主にスパッタリング法で成膜されるため、このような部分２１ａが存在するとその下には成膜されなくなる。また、スパッタリング中に脱離してゴミの原因、あるいは正常な金属膜の成膜を阻害するものともなる。従来技術においては、このようなボイドに入り込んだ絶縁膜を除去する事は困難であったが、本発明では、以下に詳述するように容易に除去することが可能である。
【００２７】
（図１４）
本発明では露出した第１絶縁膜（ライナー絶縁膜２１）の一部をウェットエッチする。通常、下部プラグ導電膜１９の表面の自然酸化膜を除去するため、希フッ酸を用いた洗浄処理が実施されるが、本実施形態例では、シリコン酸化膜であるライナー絶縁膜２１の一部を同時に除去する。このとき、第１および第２プラグ（１９Ａ’，１９Ｂ’）上に露出したライナー絶縁膜２１は全て除去する。ウェットエッチングは等方性のエッチングであるため、さらに第１の深さより深い第２の深さまでライナー絶縁膜２１が除去される。ここで、第１絶縁膜の下部プラグ導電膜１９との接触面を第１面４１とし、第２の深さまでエッチングされた第１絶縁膜の上面を第３面４３、第１絶縁膜上で露出する第２絶縁膜の側面を第２面４２とする。さらに、第１面４１と対向する第１絶縁膜の第２絶縁膜との接触面を第４面４４とする。第１絶縁膜は、第１ラインパターン３２Ａ、第２ラインパターン３２Ｂと第２絶縁膜との間でも露出しており、同様にエッチングされる。この部分の第１絶縁膜上面を第５面４５とする。第３面４３から第５面４５にかけて、サイドエッチによるスロープ面（後述する図１７にて説明する）も形成される。第１の深さｄ１と第２の深さｄ２の差Δは、第１および第２プラグ（１９Ａ’，１９Ｂ’）上に露出したライナー絶縁膜２１がちょうど全て除去される程度、すなわち、形成する第１絶縁膜（ライナー絶縁膜２１）の膜厚程度であり、本実施形態例では５ｎｍ程度となる。差Δが大きくなると、次工程で形成する金属シリサイド膜形成用の金属膜、及び上部プラグ導電膜材料が入り込んで除去できず、形成されるプラグ間でショートの原因となる。第１および第２プラグ（１９Ａ’，１９Ｂ’）上の他の部分から後退した部分を第１空隙３６Ａおよび第２空隙３６Ｂとする。
【００２８】
（図１５）
第１および第２プラグ（１９Ａ’，１９Ｂ’）表面に金属シリサイド膜２４を形成する。ここでは、金属シリサイド膜形成用の金属膜としてコバルト膜を成膜し、熱処理を施してコバルトシリサイドに変換する。未反応のコバルト膜は硫酸を用いて除去する。またこのとき、ドープトアモルファスシリコンで形成される第１および第２プラグ（１９Ａ’，１９Ｂ’）はドープトポリシリコンに変換されることがある。金属シリサイド膜２４は、第１絶縁膜の第３面４３上の第１および第２プラグ（１９Ａ’，１９Ｂ’）の側面にも形成されるため、金属シリサイド膜２４の一部は第３面４３に接触している。
【００２９】
（図１６）
最後に、上部プラグ導電膜２５（タングステンと窒化チタン）を金属シリサイド膜２４の形成された第１および第２プラグ（１９Ａ’，１９Ｂ’）上に形成する。つまり、第１および第２空隙（３６Ａ，３６Ｂ）を上部プラグ導体膜２５で埋め込む。窒化チタンはバリアメタルとして使用され、第５面４５上にも形成されるが、ドライエッチングによるパターニングにより除去される。第１プラグ１９Ａ’上の上部プラグ導電膜２５を第３プラグ２５Ａ、第２プラグ１９Ｂ’上の上部プラグ導電膜２５を第４プラグ２５Ｂとする。第３及び第４プラグ（２５Ａ，２５Ｂ）は第１絶縁膜の第３面４３と第２絶縁膜の第２面４２に接している。上部プラグ導電膜２５は、第３または第４ラインパターン（絶縁膜１７）上または第２絶縁膜（コンタクト層間膜２２）上に一部延在してコンタクトパッドを形成するようにしても良い。
【００３０】
ここで、第１プラグ１９Ａ’と第３プラグ２５Ａまたは第２プラグ１９Ｂ’と第４プラグ２５Ｂとの積層からなるコンタクトプラグが埋め込まれているコンタクトホール（第２コンタクトホール５１）について、図１７を参照して説明する。
【００３１】
図１７（ａ）はコンタクトホールの関係を説明する概略平面図である。なお、説明の都合上、コンタクトプラグは表示していない。図１７（ａ）を参照すると、コンタクト保護膜１８で規定される第１コンタクトホール３４内に２つの第２コンタクトホール５１（それぞれを５１Ａ，５１Ｂと表示）が形成されており、第２コンタクトホール５１Ａ−５１Ｂ間には第１絶縁膜５２で形成される環状構造と、この環状構造内に埋め込まれた第２絶縁膜５３で分離されている。第２コンタクトホール５１Ａ−５１Ｂ間に残る第１絶縁膜５２と第２絶縁膜５３とを合わせて分離絶縁膜５４とする。分離絶縁膜５４とコンタクト保護膜１８とが接する部分（図の上下方向）では、第１絶縁膜５２の上面が露出しており、この上面は上記の第５面４５である。また、第２コンタクトホール５１Ａと５１Ｂにそれぞれ面する第１絶縁膜５２の上面が上記の第２面４２である。第２面４２と第５面４５との間にサイドエッチで形成されたスロープ面４６がある。第２コンタクトホール５１Ａと５１Ｂに埋め込まれるコンタクトプラグをそれぞれ第１コンタクトプラグ、第２コンタクトプラグとすると、分離絶縁膜５４は、第１コンタクトプラグに接する第１面４１から第２コンタクトプラグに接する第１面４１まで連続する第１絶縁膜５２で構成される環状構造と、第１絶縁膜５２で構成される環状構造内に埋め込まれ、第１コンタクトプラグに接する第２面４２から第２コンタクトプラグに接する第２面４２まで連続する第２絶縁膜５３とで構成される。また、第１絶縁膜５２で構成される環状構造は、互いに対向する上面として第１コンタクトプラグに接する第３面４３と第２コンタクトプラグに接する第３面４３とを有し、他の互いに対向する上面として第５面４５と、第３面４３から第５面４５にかけてスロープ面４６を有する。
【００３２】
図１７（ｂ）は第２コンタクトホール５１Ａ部分の概略断面図である。第２コンタクトホール５１Ａの一部側壁は、半導体層（拡散領域１１Ａ）に面する第１絶縁膜５２の第１面４１と、第２コンタクトホール５１Ａの上端に向かって第２絶縁膜５３の第２面４２で構成されている。第１面４１と第２面４２との間に第１絶縁膜５２の上面となる第３面４３があり、第１面４１，第３面４３，第２面４２で第２コンタクトホール５１Ａの一部側壁の側壁面が構成される。その他の第２コンタクトホール５１Ａの側壁はコンタクト保護膜１８で形成されている。また、第２コンタクトホール５１Ａ内に形成されるコンタクトプラグを破線にて示しており、拡散領域１１Ａに接続される下部（第１部６１）は第１絶縁膜５２の第１面４１に接しているが、第２絶縁膜５２の第２面４２には接していない。一方、上部（第２部６２）は、第１絶縁膜５２の第３面４３と第２絶縁膜５３の第２面４２に接している。コンタクトプラグの第１部６１は、上記リセスエッチで形成された第１の深さに相当する上面を有し、第１絶縁膜５２の第３面４３は第１の深さより深い第２の深さに形成されているため、コンタクトプラグの第１部６１の上面は第３面４３より上方に位置する。第１絶縁膜５２は図１７（ａ）に示すように平面視で環状構造を形成しており、環状構造の内壁、つまり、第１面４１と対向し、第３面４３に連続する第４面４４を有する。第２絶縁膜５３は第１絶縁膜５２の第４面４４と接するように延在し、その底面下に第１絶縁膜５２が存在する。
【００３３】
以上の説明では、第１絶縁膜５２の第１面４１、第２絶縁膜５３の第２面４２は、基板面に垂直となるように示しているが、本発明はこれに限定されず、下部プラグ導電膜１９をエッチング分離した際の溝３５壁面（第１導電体１９Ａと第２導電体１９Ｂの露出した側面）の状態が反映される。
【００３４】
〔実施形態例２〕
実施形態例１では、第１絶縁膜の第５面４５が深く形成された場合、第５面４５上に導体膜が残り、隣接コンタクトがショートする可能性がある。これを回避するため、本実施形態例では、第５面４５が形成されないようにする方法について説明する。
【００３５】
（図１８）
実施形態例１の図５の工程で、下部プラグ導電膜１９のリセスエッチを第１ラインパターン３２Ａ、第２ラインパターン３２Ｂの上面よりも高い位置まで行った後、図６，図７と同様の工程を経てサイドウォール状マスク２０Ｓを形成する。サイドウォール状マスク２０Ｓは第１ラインパターン３２Ａ、第２ラインパターン３２Ｂの影響を受けないため、ほぼ直線状に形成できる。
【００３６】
（図１９）
サイドウォール状マスク２０Ｓをマスクに下部プラグ導電膜１９をエッチングして第３ラインパターン３３Ａと第４ラインパターン３３Ｂとの間でＸ方向に分離したのち、実施形態例１の図９工程と同様にライナー絶縁膜２１を形成する。その後、ライナー絶縁膜２１（シリコン酸化膜）をエッチングしてサイドウォール状に加工する。サイドウォール状のライナー絶縁膜を２１Ｓとする。このとき、第１および第２導電体（１９Ａ，１９Ｂ）の側壁と第１ラインパターン（３２Ａ，３２Ｂ）の側壁とでライナー絶縁膜２１Ｓの高さは異なる。ライナー絶縁膜２１Ｓで囲まれた溝を溝３５’とする。
【００３７】
（図２０）
実施形態例１の図１０と同様に、ライナー絶縁膜２１Ｓとは異なる材料のコンタクト層間膜２２（シリコン窒化膜）で完全に溝３５’を埋設する。
【００３８】
（図２１）
実施形態例１の図１１と同様にスピンコーティングによる塗布膜２３を形成して表面を平坦化した後、塗布膜２３とコンタクト層間膜２２とライナー絶縁膜２１をほぼ同じエッチレートで、サイドウォール状マスク２０Ｓが完全に無くなる深さまでエッチングする。さらに、第１ラインパターン（３２Ａ，３２Ｂ）側壁のライナー絶縁膜２１Ｓの上部が露出しない高さまで全体を平坦化する。
【００３９】
（図２２）
第１および第２導電体（１９Ａ，１９Ｂ）を選択的に第１の深さｄ１までエッチングし、第１プラグ１９Ａ’、第２プラグ１９Ｂ’とし、さらに、露出したライナー絶縁膜２１Ｓの一部を第２の深さｄ２までウェットエッチングにて除去して第３面４３を形成すると同時に第２絶縁膜（コンタクト層間膜２２）の第２面４２を露出させる。このとき、第１及び第２ラインパターン（３２Ａ，３２Ｂ）側壁のライナー絶縁膜２１Ｓの上部はコンタクト層間膜２２で覆われており、実施形態例１で説明した第５面４５は形成されない。
【００４０】
（図２３）
その後、実施形態例１と同様に、金属シリサイド膜２４，上部プラグ導電膜２５を形成する。
【００４１】
本実施形態例で形成される分離絶縁膜５４は、第２コンタクトホール５１の一側面では、実施形態例１の図１７（ｂ）に示したように、第１絶縁膜５２による第１面４１および第３面４３と第２絶縁膜５３による第２面４２で構成される点で変わらない。一方、図１７（ａ）と同様の平面図である図２４（ａ）及びそのＣ−Ｃ’断面である図２４（ｂ）に示すように、コンタクト保護膜１８の側面で第１絶縁膜５２による第５面４５を有しない点、さらに第２絶縁膜５３の底面に第１絶縁膜５２が存在しない点で異なっている。また、コンタクト保護膜１８側壁の第１絶縁膜５２の上面を第６面４７とし、第６面４７は第２絶縁膜５３と接し、さらに第２絶縁膜５３の一部はコンタクト保護膜１８の一部上にも延在している。
【００４２】
このように、第１及び第２ラインパターン（３２Ａ、３２Ｂ）の側面で第１絶縁膜５２による第５面４５を有しないため、隣接コンタクト間でショートすることがなくなる。また、実施形態例１では第１絶縁膜（ライナー絶縁膜２１）の膜厚を５ｎｍ程度と薄くして第１の深さｄ１と第２の深さｄ２の差Δを小さくするようにしていたが、本実施形態例では、第１絶縁膜の膜厚を厚くすることが可能となる。この結果、第１絶縁膜の一部を除去して形成される第２コンタクトホールの上部開口幅を広くすることができ、コンタクト面積の拡張が可能となる。
【００４３】
以上の実施形態例１および２では、第１〜第４ラインパターンの側壁は、基板面にほぼ垂直に形成されている例を説明したが、本発明ではこれに限定されず、特許文献１に示されるように、第１コンタクトホール３４が底部から上部に向かって広くなるように、傾斜した形状でも良い。また、第１および第２ラインパターンとして、配線を覆う絶縁膜構造を示したがこれに限定されず、全てを絶縁膜で構成してもよい。ＤＲＡＭ等において必要とされるビット線などの配線を用いて第１および第２ラインパターンを形成することで、工程数の増加を抑えることができる。
【００４４】
以上の実施形態例では、半導体基板に形成される拡散領域１１に接続されるコンタクトプラグについて説明したが、本発明はこれに限定されず、下層プラグや配線層に接続する上層のコンタクトプラグにも適用することができる。本明細書では、第１拡散領域１１Ａ及び相当する下層プラグや配線層をまとめて第１導電領域、第２拡散領域１１Ｂ及び相当する下層プラグや配線層をまとめて第２導電領域という。また、一つのコンタクトプラグに着目して下層導電領域と言うこともある。
【符号の説明】
【００４５】
１１  拡散領域
１１Ａ  第１拡散領域
１１Ｂ  第２拡散領域
１２  熱酸化膜
１３  層間絶縁膜
１４  導電膜
１５  配線マスク
１６  サイドウォール膜
１７  絶縁膜
１８  コンタクト保護膜
１９  下部プラグ導電膜
１９Ａ  第１導電体
１９Ｂ  第２導電体
１９Ａ’  第１プラグ
１９Ｂ’  第２プラグ
２０  コンタクトマスク膜
２０Ｓ  サイドウォール状マスク
２１  ライナー絶縁膜（第１絶縁膜）
２２  コンタクト層間膜（第２絶縁膜）
２３  塗布膜
２４  金属シリサイド膜
２５  上部プラグ導電膜
２５Ａ  第３プラグ
２５Ｂ  第４プラグ
３１  開口部
３２Ａ  第１ラインパターン
３２Ｂ  第２ラインパターン
３３Ａ  第３ラインパターン
３３Ｂ  第４ラインパターン
３４  第１コンタクトホール
３５  溝
３６Ａ  第１空隙
３６Ｂ  第２空隙
４１  第１面
４２  第２面
４３  第３面
４４  第４面
４５  第５面
４６  スロープ面
４７  第６面
５１Ａ，５１Ｂ  第２コンタクトホール
５２  第１絶縁膜
５３  第２絶縁膜
５４  分離絶縁膜
６１  プラグ第１部
６２  プラグ第２部
【図１】
2014183166.tif 000003
【図２】
2014183166.tif 000004
【図３】
2014183166.tif 000005
【図４】
2014183166.tif 000006
【図５】
2014183166.tif 000007
【図６】
2014183166.tif 000008
【図７】
2014183166.tif 000009
【図８】
2014183166.tif 000010
【図９】
2014183166.tif 000011
【図１０】
2014183166.tif 000012
【図１１】
2014183166.tif 000013
【図１２】
2014183166.tif 000014
【図１３】
2014183166.tif 000015
【図１４】
2014183166.tif 000016
【図１５】
2014183166.tif 000017
【図１６】
2014183166.tif 000018
【図１７】
2014183166.tif 000019
【図１８】
2014183166.tif 000020
【図１９】
2014183166.tif 000021
【図２０】
2014183166.tif 000022
【図２１】
2014183166.tif 000023
【図２２】
2014183166.tif 000024
【図２３】
2014183166.tif 000025
【図２４】
2014183166.tif 000026