(57)【要約】【課題】無線信号伝送を用いて、所望の映像を表示させる表示装置及び表示システムを提供する。【解決手段】映像データに基づく映像信号を予め記録させ、無線信号伝送を用いて所望の映像を表示させる。表示装置は、映像信号が記録されているメモリ回路と、無線信号を受信するアンテナ回路と、アンテナ回路が受信した無線信号を復調する復調回路と、復調回路で復調された無線信号が入力され、無線信号によりメモリ回路から映像信号の読み出しを命令し、且つ走査線制御信号及び信号線制御信号を出力するコントローラと、信号線制御信号及びメモリ回路から出力される映像信号が入力される信号線駆動回路と、走査線制御信号が入力される走査線駆動回路と、信号線駆動回路及び走査線駆動回路により制御され映像を表示する画素回路と、を有する。【選択図】図４
2014112253.tif 000002
【特許請求の範囲】
【請求項１】
無線信号を受信するアンテナ回路と、
映像信号を記憶し、且つ前記映像信号が読み出されたことを示す信号を出力するメモリ回路と、
前記無線信号に基づいて前記メモリ回路を制御するメモリコントローラと、
前記メモリ回路から読み出された前記映像信号に基づいて映像を表示する表示部と、を有することを特徴とする表示装置。
【請求項２】
請求項１において、
前記映像信号が読み出されたことを示す信号に誤りがないかを判定する論理回路を有することを特徴とする表示装置。
【請求項３】
請求項１又は請求項２において、
前記アンテナ回路は、前記映像信号が読み出されたことを示す信号に基づいた第２の無線信号を送信することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記無線信号を用いて電源電圧を生成し、且つ前記電源電圧を前記メモリ回路及び前記メモリコントローラに供給する電源生成部を有することを特徴とする表示装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
第３の無線信号を受信する第２のアンテナ回路と、
前記第３の無線信号を用いて電源電圧を生成し、且つ前記電源電圧を前記メモリ回路及び前記メモリコントローラに供給する電源生成部を有することを特徴とする表示装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び当該表示装置を用いた表示システムに関する。特に、無線信号伝
送を行う表示装置及び無線信号伝送による表示システムに関する。また、このような表示
装置及び表示システムを用いた電子機器に関する。
【背景技術】
【０００２】
近年、表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められて
いる。特に、絶縁基板上に構成されたトランジスタを用いて、画素回路及びシフトレジス
タ等を含む駆動回路（以下、内部回路ともいう）を一体形成する技術は、低消費電力化、
低コスト化に大きく貢献するため、活発に開発が進められている。絶縁基板上に形成され
た内部回路は、フレキシブルプリント配線基板（ＦＰＣ；Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ
ｅｄ  Ｃｉｒｃｕｉｔ）等の入力インターフェイスを介してコントローラＩＣ等（以下、
外部回路ともいう）に接続されている。ＦＰＣは、内部回路及び外部回路の電気的接続を
行う。外部回路から電源電圧や制御信号、映像データ等が内部回路に供給されることによ
り、表示装置の動作が制御される（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２８１９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の表示装置において、内部回路と外部回路をＦＰＣ等の入力インターフェイ
スで接続する構成にすることにより、様々な課題が生じている。
【０００５】
例えば、ＦＰＣを圧着する時にショートが起きやすく、動作不良が起こりやすい。また、
内部回路や外部回路とＦＰＣ等の入力インターフェイスとの接続部は、熱や曲げ応力等に
弱く、壊れやすい。また、ＦＰＣ端子から内部回路へ電源電圧や制御信号、映像データ等
が内部回路に供給されるため、ＦＰＣ端子と内部回路とを接続する引き回し配線のレイア
ウトが、ＦＰＣの場所や本数等の制約を受けやすく、引き回し配線のレイアウトの自由度
が低くなる。これにより、引き回し配線のレイアウト依存による電圧降下や遅延などの不
具合が起こりやすい。さらに、近年、表示装置の大型化に伴い、さらなる低消費電力化が
求められている。
【０００６】
ところで、近年、電磁界または電波等の無線通信を利用した個体識別技術が注目を集めて
いる。特に、無線通信によりデータの更新を行う半導体装置として、ＲＦＩＤ（Ｒａｄｉ
ｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術
が注目を集めている。
【０００７】
ＲＦＩＤタグ（以下、単にＲＦＩＤともいう）は、電源を内蔵するか、外部から電源供給
を受け取るかの違いにより、ＲＦＩＤの情報を含んだ電波または電磁波を送信することが
可能なアクティブタイプ（能動タイプ）のＲＦＩＤと、外部からの電波または電磁波（搬
送波）の電力を利用して駆動するパッシブタイプ（受動タイプ）のＲＦＩＤとの２つのタ
イプに分けることができる。このうち、アクティブタイプのＲＦＩＤにおいては、ＲＦＩ
Ｄを駆動するための電源を内蔵しており、電源として電池を備えて構成されている。また
、パッシブタイプにおいては、ＲＦＩＤを駆動するための電源を外部からの電波または電
磁波（搬送波）の電力を利用して作り出し、電池を備えることのない構成を実現している
。
【０００８】
本発明は、従来の表示装置において、内部回路と外部回路をＦＰＣ等の入力インターフェ
イスで接続する構成にすることにより生じていた問題点を鑑み、無線信号伝送を用いるこ
とにより内部回路と外部回路を電気的に接続させ、且つ無線信号伝送を用いて所望の映像
を表示する表示装置及び表示システムを提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明は、無線信号伝送を用いることにより内部回路と外部回路を電気的に接続させた非
接触型の表示装置を提供する。さらに、映像データに基づく映像信号を予め記録させ、無
線信号伝送を用いて所望の映像を表示させる表示装置を提供する。
【００１０】
具体的な本発明に係る表示装置の構成は、映像信号が記録されているメモリ回路と、無線
信号を受信するアンテナ回路と、アンテナ回路が受信した無線信号を復調する復調回路と
、復調回路で復調された無線信号が入力され、無線信号によりメモリ回路から映像信号の
読み出しを命令し、且つ走査線制御信号及び信号線制御信号を出力するコントローラと、
信号線制御信号及びメモリ回路から出力される映像信号が入力される信号線駆動回路と、
走査線制御信号が入力される走査線駆動回路と、信号線駆動回路及び走査線駆動回路によ
り制御され映像を表示する画素回路と、を有することを特徴とする。
【００１１】
本発明に係る表示装置の他の構成は、映像信号が記録されているメモリ回路と、無線信号
を送受信するアンテナ回路と、アンテナ回路が受信した無線信号を復調する復調回路と、
復調回路で復調された無線信号が入力され、無線信号によりメモリ回路から映像信号の読
み出しを命令し、且つ走査線制御信号及び信号線制御信号を出力するコントローラと、信
号線制御信号及びメモリ回路から出力される映像信号が入力される信号線駆動回路と、走
査線制御信号が入力される走査線駆動回路と、信号線駆動回路及び走査線駆動回路により
制御され映像を表示する画素回路と、メモリ回路から出力される無線信号を変調して、ア
ンテナ回路に入力する変調回路と、を有することを特徴とする。
【００１２】
また、本発明に係る表示システムの構成は、表示装置と、表示装置と無線信号を授受する
ことにより、データの送受信を行う無線通信装置と、を具備し、表示装置は、映像信号が
記録されているメモリ回路と、無線信号を受信するアンテナ回路と、アンテナ回路が受信
した無線信号を復調する復調回路と、復調回路で復調された無線信号が入力され、無線信
号によりメモリ回路から映像信号の読み出しを命令し、且つ走査線制御信号及び信号線制
御信号を出力するコントローラと、信号線制御信号及びメモリ回路から出力される映像信
号が入力される信号線駆動回路と、走査線制御信号が入力される走査線駆動回路と、信号
線駆動回路及び走査線駆動回路により制御され映像を表示する画素回路と、を有し、表示
装置は、無線通信装置から送信された無線信号により映像を表示することを特徴とする。
【００１３】
また、本発明に係る表示システムの他の構成は、表示装置と、表示装置と無線信号を授受
することにより、データの送受信を行う無線通信装置と、を具備し、表示装置は、映像信
号が記録されているメモリ回路と、無線信号を送受信するアンテナ回路と、アンテナ回路
が受信した無線信号を復調する復調回路と、復調回路で復調された無線信号が入力され、
無線信号によりメモリ回路から映像信号の読み出しを命令し、且つ走査線制御信号及び信
号線制御信号を出力するコントローラと、信号線制御信号及びメモリ回路から出力される
映像信号が入力される信号線駆動回路と、走査線制御信号が入力される走査線駆動回路と
、信号線駆動回路及び走査線駆動回路により制御され映像を表示する画素回路と、メモリ
回路から出力される無線信号を変調して、アンテナ回路に入力する変調回路と、を有し、
表示装置は、無線通信装置から送信された無線信号により映像を表示することを特徴とす
る。
【００１４】
上記構成において、メモリ回路は不揮発性メモリであることが好ましい。
【００１５】
なお、本明細書中において、トランジスタがオンしているとは、トランジスタのゲート及
びソース間電圧がその閾値電圧を超え、ソース及びドレイン間に電流が流れる状態を指す
。また、トランジスタがオフしているとは、トランジスタのゲート・ソース間電圧がその
閾値電圧を下回り、ソース及びドレイン間に電流が流れていない状態を指す。
【００１６】
なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路
の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、
ソースとドレインは特に特定せず、第１の電極、第２の電極と記述する。例えば、第１の
電極がソースである場合には、第２の電極とはドレインを指し、逆に第１の電極がドレイ
ンである場合には、第２の電極とはソースを指すものとする。
【００１７】
なお、本書類（明細書、特許請求の範囲または図面など）においては、１画素とは、１つ
の色要素を示すものとする。従って、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー
表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との３画素から
構成されるものとする。なお、色要素は、３色に限定されず、それ以上の数を用いてもよ
いし、ＲＧＢ以外の色を用いてもよい。例えば、白色（Ｗ）を加えてＲＧＢＷとしてもよ
い。また、ＲＧＢに、例えば、イエロー、シアン、マゼンダなど１色以上を追加したもの
でもよい。また、例えば、ＲＧＢの中の少なくとも１色について、類似した色を追加して
もよい。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。Ｂ１とＢ２とは、どちらも青色であ
るが、波長が異なるものを示す。このような色要素を用いることにより、より実物に近い
表示を行うことができる。また、消費電力を低減することができる。
【００１８】
また、１つの色要素について、複数の領域を用いて明るさを制御してもよい。この場合は
、１つの色要素を１画素とし、その明るさを制御する各領域をサブ画素とする。例えば、
面積階調方式を行う場合、１つの色要素につき、明るさを制御する領域が複数あり、その
全体で階調を表現する。このとき、明るさを制御する各領域をサブ画素とする。よって、
１つの色要素は、複数のサブ画素で構成されることとなる。また、その場合、サブ画素に
よって、表示に寄与する領域の大きさが異なっている場合がある。また、１つの色要素に
つき複数ある明るさを制御する領域、つまり、１つの色要素を構成する複数のサブ画素に
おいて、各々に供給する信号をわずかに異ならせるようにして、視野角を広げるようにし
てもよい。
【００１９】
なお、本書類（明細書、特許請求の範囲または図面など）において、画素は、マトリクス
状に配置（配列）されている場合を含む。ここで、画素がマトリクス状に配置（配列）さ
れているとは、縦方向もしくは横方向において、直線状に並んで配置されている場合や、
ギザギザな線上に並んでいる場合を含む。よって、例えば、３色の色要素（例えばＲＧＢ
）でフルカラー表示を行う場合に、ストライプ配置されている場合や、３つの色要素のド
ットがいわゆるデルタ配置されている場合も含むものとする。さらに、ベイヤー配置され
ている場合も含むものとする。なお、色要素のドット毎にその表示領域の大きさが異なっ
ていてもよい。これにより、低消費電力化、または表示素子の長寿命化を図ることができ
る。
【００２０】
なお、本書類（明細書、特許請求の範囲または図面など）において、表示素子、表示素子
を有する装置である表示装置は、様々な形態を用いたり、様々な素子を有することが出来
る。例えば、表示素子、表示装置としては、ＥＬ素子（有機物及び無機物を含むＥＬ素子
、有機ＥＬ素子、無機ＥＬ素子）、電子放出素子、液晶素子、電子インク、電気泳動素子
、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタル
マイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチュー
ブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する
表示媒体を用いることができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプ
レイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（Ｆ
ＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏ
ｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）など、液晶素子を用いた表示
装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、
反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子イ
ンクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
【００２１】
なお、本書類（明細書、特許請求の範囲または図面など）に記載されたトランジスタとし
て、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種
類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタ
ル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄
膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリ
ットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コス
トの削減、または製造装置の大型化を図ることができる。また、製造装置を大型化できる
ため、大型基板を用いて製造することができる。そのため、同時に多くの個数の表示装置
を製造でき、低コストで製造できる。さらに、低い温度で製造できるため、耐熱性の弱い
基板を用いることができる。よって、透明基板上にトランジスタを製造できる。また、透
明な基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。ある
いは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過さ
せることが出来る。そのため、開口率を向上させることができる。
【００２２】
なお、多結晶シリコンを製造するときに、触媒元素（ニッケルなど）を用いることにより
、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。
その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回
路）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一
体形成することが出来る。
【００２３】
なお、微結晶シリコンを製造するときに、触媒元素（ニッケルなど）を用いることにより
、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。
このとき、レーザーを用いず、熱処理を加えるだけで、結晶性を向上させることができる
。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナ
ログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレー
ザーを用いない場合は、シリコンの結晶性のムラを抑えることができる。そのため、綺麗
な画像を表示することが出来る。
【００２４】
もちろん、触媒元素（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製
造することは可能である。
【００２５】
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。こ
れらの基板を用いることにより、特性やサイズや形状などのバラツキが少なく、電流供給
能力が高く、サイズの小さいトランジスタを製造することができる。また、これらのトラ
ンジスタを用いると、回路の低消費電力化、または回路の高集積化を図ることができる。
【００２６】
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯな
どの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物
半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。こ
れらの化合物半導体または酸化物半導体を用いることにより、薄膜トランジスタの製造温
度を低くできる。例えば、室温でトランジスタを製造することが可能となる。その結果、
耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成す
ることが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチ
ャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これら
の化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極として用いることが
できる。さらに、それらをトランジスタと同時に成膜または形成できるため、コストを低
減できる。
【００２７】
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来
る。これらにより、室温で製造、低真空度で製造、または大型基板上に製造することがで
きる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トラン
ジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がな
いので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付ける
ため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低
コストにできる。
【００２８】
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができ
る。これら有機半導体やカーボンナノチューブを用いることにより、曲げることが可能な
基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。
【００２９】
さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジス
タ、接合型トランジスタ、バイポーラトランジスタなどを本書類（明細書、特許請求の範
囲または図面など）に記載されたトランジスタとして用いることが出来る。ＭＯＳ型トラ
ンジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって
、多数のトランジスタを搭載することができる。また、バイポーラトランジスタを用いる
ことにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることがで
きる。
【００３０】
なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形
成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る
。
【００３１】
その他、様々なトランジスタを用いることができる。
【００３２】
なお、トランジスタが形成されている基板の種類は、様々なものを用いることができ、特
定のものに限定されることはない。トランジスタが形成される基板としては、例えば、単
結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン
基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポ
リウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生
ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレ
ス・スチル・ホイルを有する基板などを用いることが出来る。あるいは、人などの動物の
皮膚（皮表、真皮）または皮下組織を基板として用いてもよい。または、ある基板でトラ
ンジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジス
タを配置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板
、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、、木
材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエ
ステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）など
を含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイル
を有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）
または皮下組織を基板として用いてもよい。または、ある基板でトランジスタを形成し、
その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板
、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材
基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエス
テル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを
含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを
有する基板などを用いることができる。これらの基板を用いることにより、特性のよいト
ランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱
性の付与、軽量化、または薄型化を図ることができる。
【００３３】
なお、本書類（明細書、特許請求の範囲または図面など）に記載されたトランジスタの構
造は、様々な形態をとることができる。例えば、ゲート電極が２個以上になっているマル
チゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続さ
れるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。
マルチゲート構造にすることにより、オフ電流を低減する、トランジスタの耐圧を向上さ
せて信頼性を良くする、又は飽和領域で動作する時に、ドレイン・ソース間電圧が変化し
ても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。
また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲ
ート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を
大きくする、また空乏層ができやすくなってＳ値をよくすることができる。チャネルの上
下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成とな
る。また、ゲート電極はチャネルの上に配置されている構造でもよいし、チャネルの下に
配置されている構造でもよい。また、トランジスタの構造は、正スタガ構造であってもよ
いし、逆スタガ構造でもよい。さらに、チャネル領域は複数の領域に分かれていてもよい
し、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（も
しくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしく
はその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネ
ルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、トラン
ジスタはＬＤＤ領域を有する構造としてもよい。ＬＤＤ領域を設けることにより、オフ電
流を低減する、トランジスタの耐圧を向上させて信頼性を良くする、又は飽和領域で動作
する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化
せず、フラットな特性にすることができる。
【００３４】
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム（Ａｌ）
、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオ
ジウム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（
Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）
、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素
（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成され
た群から選ばれた一つもしくは複数の元素、または、前記群から選ばれた一つもしくは複
数の元素を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、イン
ジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜
鉛（ＺｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネオジウム（Ａ
ｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）など）で
形成されることが望ましい。または、配線、電極、導電層、導電膜、端子などは、これら
の化合物を組み合わせた物質などを有して形成されることが望ましい。もしくは、前記群
から選ばれた一つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、アル
ミシリコン、モリブデンシリコン、ニッケルシリサイドなど）、前記群から選ばれた一つ
もしくは複数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデ
ン等）を有して形成されることが望ましい。
【００３５】
なお、シリコン（Ｓｉ）には、ｎ型不純物元素（リンなど）またはｐ型不純物元素（ボロ
ンなど）を含んでいてもよい。シリコンが不純物元素を含むことにより、導電率が向上す
る、又は通常の導体と同様な振る舞いをすることが可能となる。従って、配線、電極など
として利用しやすくなる。
【００３６】
なお、シリコンは、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシリ
コン）など、様々な結晶性を有するシリコンを用いることが出来る。あるいは、シリコン
は非晶質（アモルファスシリコン）などの結晶性を有さないシリコンを用いることが出来
る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導
電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコン
を用いることにより、簡単な工程で配線などを形成することが出来る。
【００３７】
なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる。
さらに、アルミニウムまたは銀はエッチングしやすいので、パターニングしやすく、微細
加工を行うことが出来る。
【００３８】
また、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は、
密着性を向上させるため、積層構造にすることが望ましい。
【００３９】
また、モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）またはシリコン
と接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有す
るため、望ましい。
【００４０】
また、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。
【００４１】
また、ネオジウムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジウ
ムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこし
にくくなる。
【００４２】
また、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高いな
どの利点を有するため、望ましい。
【００４３】
また、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、酸化錫（Ｓ
ｎＯ）、酸化錫カドミウム（ＣＴＯ）は、透光性を有しているため、光を透過させる部分
に用いることができる。たとえば、画素電極や共通電極として用いることができる。
【００４４】
また、ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッチ
ングしたときに、残渣が残ってしまう問題も起こりにくい。したがって、画素電極として
ＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）をもたらす
ことを低減出来る。
【００４５】
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、
多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜
、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減す
ることが出来る。あるいは、多層構造にすることにより、それぞれの材料のメリットを生
かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することが出来る。
たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低
抵抗化を図ることができる。また、低耐熱性の材料を、高耐熱性の材料で挟む積層構造に
することにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの耐熱性
を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデン、チタン、ネオ
ジウムなどを含む層で挟む積層構造にすると望ましい。
【００４６】
また、配線、電極同士が直接接する場合、お互いに悪影響を及ぼすことがある。例えば、
一方の配線、電極などが他方の配線、電極などの材料の中に入っていって、性質を変えて
しまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成または製造す
るときに、問題が生じて、正常に製造できなくなることがある。そのような場合、積層構
造により反応しやすい材料を、反応しにくい材料で挟んだり、覆うとよい。例えば、ＩＴ
Ｏとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの間に、チタン、モリ
ブデン、ネオジウム合金を挟むことが望ましい。また、シリコンとアルミニウムとを接続
させる場合は、ＩＴＯとアルミニウムとの間に、チタン、モリブデン、ネオジウム合金を
挟むことが望ましい。
【００４７】
なお、配線とは、導電体が配置されているものを言う。配線は、線状に伸びていても良い
し、伸びずに短く配置されていてもよい。したがって、電極は、配線に含まれている。
【００４８】
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどとして、カーボンナノチュ
ーブを用いても良い。さらに、カーボンナノチューブは、透光性を有しているため、光を
透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いること
ができる。
【００４９】
なお、本書類（明細書、特許請求の範囲または図面など）において、接続されているとは
、電気的に接続されていることと同義である。したがって、本発明が開示する構成におい
て、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の
素子やスイッチなど）が配置されていてもよい。
【００５０】
なお、本書類（明細書、特許請求の範囲または図面など）に示すスイッチは、様々な形態
のものを用いることができる。一例として、電気的スイッチや機械的なスイッチなどがあ
る。つまり、本書類に示すスイッチは電流の流れを制御できるものであればよく、特定の
ものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし
、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、
ダイオード接続のトランジスタなど）でもよいし、サイリスタでもよい。または、それら
を組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、
そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型
）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない
方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとして
は、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、ス
イッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（ＶＳＳ、Ｇ
ＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電
位が、高電位側電源（ＶＤＤなど）に近い状態で動作する場合はＰチャネル型を用いるこ
とが望ましい。これは、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチと
して、動作しやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、Ｃ
ＭＯＳ型のスイッチにしてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネル型かＮチ
ャネル型かのどちらかのスイッチが導通すれば電流を流すことができるため、スイッチと
して機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合
でも、適切に電圧を出力させることが出来る。また、スイッチをオン・オフさせるための
信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。
【００５１】
なお、本書類（明細書、特許請求の範囲または図面など）において、ある物の上に形成さ
れている、あるいは、〜上に形成されている、というように、〜の上に、あるいは、〜上
に、という記載については、ある物の上に直接接していることに限定されない。直接接し
てはいない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例
えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、という場合は、層Ａの
上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃ
や層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含む
ものとする。また、〜の上方に、という記載についても同様であり、ある物の上に直接接
していることに限定されず、間に別のものが挟まっている場合も含むものとする。従って
例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層
Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形
成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお
、〜の下に、あるいは、〜の下方に、の場合についても、同様であり、直接接している場
合と、接していない場合とを含むこととする。
【発明の効果】
【００５２】
本発明により、内部回路と外部回路との間の配線を取り除くことができるため、ＦＰＣ等
の入力インターフェイスとの接続によって生じる動作不良や表示装置の破損を防ぐことが
できる。また、無線信号伝送を行うことにより、消費電力を低減させることができる。ま
た、予め映像信号を表示装置に記録させておくことにより、無線で伝送する信号のデータ
量を小さくすることができ、無線信号を短時間で処理することができる。これにより、動
画を表示させた際の表示不良（ちらつきなど）を低減させることができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の表示システムの構成の一例を示す図。
【図２】本発明の表示装置の構成の一例を示す図。
【図３】本発明の表示装置の構成の一例を示す図。
【図４】本発明の表示装置の構成の一例を示す図。
【図５】本発明の表示装置の構成の一例を示す図。
【図６】本発明の表示装置の構成の一例を示す図。
【図７】本発明の表示装置の構成の一例を示す図。
【図８】本発明の表示装置の構成の一例を示す図。
【図９】本発明の表示装置の構成の一例を示す図。
【図１０】本発明のリーダ／ライタの構成の一例を示す図。
【図１１】本発明の表示装置の構成の一例を示す図。
【図１２】本発明の表示装置の構成の一例を示す図。
【図１３】本発明の表示装置の構成の一例を示す図。
【図１４】本発明の表示システムの構成の一例を示す図。
【図１５】本発明の表示装置の構成の一例を示す図。
【図１６】本発明の表示装置の構成の一例を示す図。
【図１７】本発明の表示装置の構成の一例を示す図。
【図１８】本発明の表示システムの構成の一例を示す図。
【図１９】本発明の表示装置の構成の一例を示す図。
【図２０】本発明の表示装置の動作の一例を示す図。
【図２１】本発明の表示装置の動作の一例を示す図。
【図２２】本発明の表示装置の動作の一例を示す図。
【図２３】本発明の表示装置の動作の一例を示す図。
【図２４】本発明のリーダ／ライタの構成の一例を示す図。
【図２５】本発明の表示装置を適用した電子機器の例を示す図。
【図２６】本発明の表示システムを適用した電子機器の例を示す図。
【図２７】本発明の表示装置の作製方法の例を示す図。
【図２８】本発明の表示装置の作製方法の例を示す図。
【図２９】本発明の表示装置の作製方法の例を示す図。
【図３０】本発明の表示装置の作製方法の例を示す図。
【図３１】本発明の表示装置の例を示す図。
【図３２】本発明の表示装置の例を示す図。
【図３３】本発明の表示装置の例を示す図。
【図３４】本発明の表示装置の作製方法の例を示す図。
【図３５】本発明の表示装置の作製方法の例を示す図。
【図３６】本発明の表示装置の作製方法の例を示す図。
【図３７】本発明の表示装置の作製方法の例を示す図。
【図３８】本発明の表示装置の作製方法の例を示す図。
【図３９】本発明の表示装置の作製方法の例を示す図。
【図４０】本発明の表示装置の作製方法の例を示す図。
【図４１】本発明の表示装置の作製方法の例を示す図。
【発明を実施するための形態】
【００５４】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細をさ
まざまに変更しうることは以下に示す実施の形態の記載内容に限定して解釈されるもので
はない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面
間で共通して用いる場合がある。
【００５５】
（実施の形態１）
本発明は、無線信号伝送を用いることにより内部回路と外部回路を電気的に接続させ、
非接触型の表示装置を可能にする。また、表示装置に予め映像信号を記録しておくことで
、無線信号伝送を用いて所望の映像を表示させることを可能とする。なお、本明細書にお
いて「非接触型の表示装置」とは、内部回路及び外部回路を直接接続させず、無線信号伝
送を用いて電気的に接続させる構成の表示装置を示す。以下、本発明にかかる表示装置及
び当該表示装置を用いた表示システムの構成例について、図面を用いて説明する。
【００５６】
図１に示す表示装置及び表示システムは、無線通信装置であるリーダ／ライタ１０１と、
表示装置１０２によって構成される。
【００５７】
リーダ／ライタ１０１は、変調された搬送波（以下、無線信号ともいう）を表示装置１０
２に送信する。リーダ／ライタ１０１から表示装置１０２に送信される無線信号は、デー
タ処理命令信号、表示装置制御信号、メモリＩＤ、メモリアドレス（ｘアドレス、ｙアド
レス）などを含む。また、表示装置制御信号には、クロック生成信号、垂直同期信号、水
平同期信号、メモリ回路制御信号などが含まれている。
【００５８】
表示装置１０２は、リーダ／ライタ１０１から送信された無線信号を受信し、予め記録し
ておいた映像信号に基づく映像を表示させる。表示装置１０２は、アンテナ回路１０３、
電源生成部１０４、信号処理部１０５、表示部１０６によって構成される。
【００５９】
アンテナ回路１０３では、リーダ／ライタ１０１から送信された無線信号を受信する。
【００６０】
電源生成部１０４では、アンテナ回路１０３が受信した無線信号を用いて、表示装置１０
２を駆動させるのに必要な電源電圧を生成する。
【００６１】
信号処理部１０５では、アンテナ回路１０３が受信した無線信号より、表示部１０６を駆
動させるのに必要な制御信号（クロックパルス、スタートパルスなどの走査線制御信号又
は信号線制御信号）を出力する。また、所望の映像を表示部１０６に表示させるために、
予め記録させた映像信号を読み出して表示部１０６に出力する。本発明は、表示装置に予
め映像信号を記録させ、無線信号により映像信号を読み出して、表示部１０６に所望の映
像を表示させることを特徴の１つとしている。
【００６２】
表示部１０６では、電源生成部１０４で生成された電源電圧と、信号処理部１０５から出
力された走査線制御信号及び信号線制御信号等の制御信号と、を用いて、信号処理部１０
５から出力された映像信号に基づく所望の映像を表示する。
【００６３】
なお、リーダ／ライタ１０１から表示装置１０２に送信される無線信号には、データ処理
命令信号、表示装置制御信号、メモリＩＤ、メモリアドレス（ｘアドレス、ｙアドレス）
などが含まれる。データ処理命令信号は、表示装置に１つの映像を表示させるまでの一連
の信号処理を開始するための合図となる信号である。表示装置制御信号は、所望の映像を
表示させるための信号であり、クロック生成信号、水平同期信号、垂直同期信号、メモリ
回路制御信号などが含まれる。メモリＩＤは、信号処理部に設けられたメモリ回路を識別
するためのメモリ回路識別用の番号である。また、メモリアドレス（ｘアドレス、ｙアド
レス）は、メモリ回路内のアドレスである。メモリＩＤ及びメモリアドレス（ｘアドレス
、ｙアドレス）は、メモリ回路から映像信号を読み出す際に必要となる情報である。
【００６４】
次に、表示装置１０２の各構成要素について、説明する。
【００６５】
まず、アンテナ回路１０３の構成例を図２に示す。
【００６６】
アンテナ回路１０３は、ＬＣ並列共振回路を構成するアンテナ１５０１及び共振容量１５
０２によって構成される。リーダ／ライタ１０１から送信される無線信号によって、アン
テナ１５０１に誘導磁場が生成され、この誘導磁場により、アンテナ１５０１に起電力が
誘導される。アンテナ回路１０３では、アンテナ１５０１に誘導される起電力を電気的信
号として受信する。
【００６７】
なお、アンテナ１５０１が有するインダクタンスの大きさ及び共振容量１５０２の大きさ
を調節することにより、アンテナ回路１０３での無線信号の受信効率や、アンテナ回路１
０３で受信可能な無線信号の周波数帯を調節することができる。
【００６８】
次に、電源生成部１０４の構成例を図３に示す。
【００６９】
電源生成部１０４は、整流回路２０１、保持容量２０２、定電圧回路２０３によって構成
される。
【００７０】
電源生成部１０４の動作について、以下に説明する。
【００７１】
アンテナ回路１０３により受信された無線信号は、整流回路２０１に入力される。整流回
路２０１では、アンテナ回路１０３により受信した無線信号に対して、全波整流、もしく
は半波整流を行う。整流回路２０１により整流された電圧は、保持容量２０２で平滑化さ
れ、定電圧回路２０３に入力される。定電圧回路２０３は、保持容量２０２で平滑化され
た電圧を用いて、所定の一定電圧を生成する。定電圧回路２０３で生成された一定電圧は
、信号処理部１０５及び表示部１０６に供給され、信号処理部１０５及び表示部１０６を
駆動させるための電源電圧として利用される。
【００７２】
なお、信号の伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（
８６０〜９６０ＭＨｚ帯）または２．４５ＧＨｚ帯等）を適用する場合、該マイクロ波方
式は電磁波エネルギーを直接的に受けて電源電圧を生成するため、リーダ／ライタ１０１
と表示装置１０２が近接したときに、整流回路２０１で、信号処理部１０５及び表示部１
０６の動作に対して過剰な電源電圧が生成される。そのため、通常、信号処理部１０５及
び表示部１０６に過電圧がかからないように、定電圧回路２０３によって、ある一定以上
の電圧が信号処理部１０５及び表示部１０６に供給されないように制御される。
【００７３】
次に、信号処理部１０５の構成例を図４に示す。
【００７４】
信号処理部１０５は、復調回路３０１、アンプ３０２、論理回路３０３、メモリコントロ
ーラ３０４、ディスプレイコントローラ３０５、メモリ回路３０６によって構成される。
本発明は、信号処理部１０５にメモリ回路３０６を設けることを特徴の１つとしている。
【００７５】
信号処理部１０５の動作について、以下に説明する。
【００７６】
アンテナ回路１０３により受信した無線信号は、復調回路３０１に入力される。復調回路
３０１では、リーダ／ライタ１０１から送信された変調波である無線信号を復調する。復
調回路３０１で復調された無線信号は、アンプ３０２で増幅された後、論理回路３０３に
入力される。論理回路３０３では、リーダ／ライタ１０１から送信された無線信号をデー
タ処理命令信号、表示装置制御信号、メモリＩＤ、メモリアドレスなどに分離し、信号の
解析を行う。なお、表示装置制御信号は、さらにクロック生成信号、垂直同期信号、水平
同期信号、メモリ回路制御信号などに分離される。ここで、データ処理命令信号は表示装
置に１つの映像を表示させるまでの一連の信号処理開始を命令する信号であり、該データ
処理命令信号によって論理回路３０３は信号処理を開始する。論理回路３０３で分離され
た無線信号は、適宜メモリコントローラ３０４及びディスプレイコントローラ３０５に入
力される。メモリコントローラ３０４には、メモリ回路３０６を制御する信号（メモリＩ
Ｄ、メモリアドレス、メモリ回路制御信号など）を入力し、メモリ回路３０６の動作を制
御する。ディスプレイコントローラ３０５には、表示部１０６を駆動させるのに必要な信
号（クロック生成信号、垂直同期信号、水平同期信号など）を入力し、表示部１０６の動
作を制御する。メモリ回路３０６には、映像信号が記録されている。メモリコントローラ
３０４に入力されたメモリＩＤ、メモリアドレス、メモリ回路制御信号などの無線信号に
よって、メモリ回路３０６から所望の映像信号を読み出し、表示部１０６に所望の映像を
表示することができる。
【００７７】
ここで、メモリコントローラ３０４の構成例を図５に示す。
【００７８】
図５において、メモリコントローラ３０４は、メモリＲ／Ｗ回路１２０１、基準発振回路
１２０２、可変分周回路１２０３、メモリＩＤカウンタ１２０４ａ、ｘカウンタ１２０４
ｂ、ｙカウンタ１２０４ｃ、メモリＩＤデコーダ１２０５ａ、ｘデコーダ１２０５ｂ、ｙ
デコーダ１２０５ｃによって構成されている。
【００７９】
メモリ回路３０６は、複数の記憶素子によって構成される。それらの記憶素子は、（ｘ、
ｙ）のアドレスによって選択されるものとする。メモリ回路３０６は、単数又は複数の記
憶素子で、表示部１０６に１つの映像を表示させる映像信号を記録している。よって、単
数又は複数の記憶素子を、（ｘ、ｙ）のアドレスによって選択することにより、所望の映
像信号を読み出すことができる。
【００８０】
メモリコントローラ３０４において、論理回路３０３で分離されたメモリ回路制御信号が
、メモリＲ／Ｗ回路１２０１に入力される。メモリＲ／Ｗ回路１２０１は、論理回路３０
３から入力されるメモリ回路制御信号に応じて、メモリ回路３０６に記録された映像信号
の読み出しを許可するメモリＲ／Ｗ信号を出力する。
【００８１】
また、論理回路３０３で分離されたメモリ回路制御信号は、基準発振回路１２０２を介し
て可変分周回路１２０３に入力され、適当な周波数の信号に変換される。可変分周回路１
２０３で適当な周波数に変換されたメモリ回路制御信号は、メモリＩＤカウンタ１２０４
ａを介してメモリＩＤデコーダ１２０５ａに入力される。また、アンテナ回路１０３によ
り受信された無線信号に含まれ、論理回路３０３で分離されたメモリＩＤが、メモリＩＤ
デコーダ１２０５ａに入力される。これにより、特定のメモリＩＤが割り振られたメモリ
回路を選択することができる。メモリＩＤは、各メモリ回路を識別するために割り振られ
たメモリ回路識別用の番号であるため、特定のメモリＩＤを選択することで、特定のメモ
リ回路を選択することが可能である。ここでは、メモリ回路３０６に割り振られたメモリ
回路識別用のメモリＩＤを選択することにより、メモリ回路３０６を選択する。
【００８２】
また、可変分周回路１２０３で適当な周波数に変換されたメモリ回路制御信号は、ｘカウ
ンタ１２０４ｂを介してｘデコーダ１２０５ｂに入力されるとともに、アンテナ回路１０
３により受信された無線信号に含まれ、論理回路３０３で分離されたメモリアドレス（ｘ
アドレス）が、ｘデコーダ１２０５ｂに入力される。これにより、メモリ回路３０６のｘ
アドレスを選択することができる。同様に、可変分周回路１２０３で適当な周波数に変換
されたメモリ回路制御信号は、ｙカウンタ１２０４ｃを介してｙデコーダ１２０４ｃに入
力されるとともに、アンテナ回路１０３により受信された無線信号に含まれ、論理回路３
０３で分離されたメモリアドレス（ｙアドレス）が、ｙデコーダ１２０５ｃに入力される
。これにより、メモリ回路３０６のｙアドレスを選択することができる。メモリ回路３０
６のｘアドレスとｙアドレスを選択することで、メモリ回路３０６を構成する複数の記憶
素子のうち特定の記憶素子を選択することができる。所望の映像信号を記録した単数又は
複数の記憶素子を、（ｘ、ｙ）アドレスによって選択することで、所望の映像を表示部１
０６に表示させることが可能になる。
【００８３】
なお、入力されたメモリＩＤ及びメモリアドレス（ｘアドレス、ｙアドレス）は、メモリ
Ｒ／Ｗ信号によってメモリ回路３０６からの映像信号の読み出しが許可された場合に、メ
モリ回路３０６に出力される。
【００８４】
次に、メモリ回路３０６の構成例を図２２に示す。なお、本発明に係るメモリ回路は、不
揮発性メモリであることが望ましい。メモリ回路を不揮発性メモリにすることにより、電
源が落ちた場合に映像信号が消失されるのを防ぐことができる。ここでは、図２２にメモ
リ回路３０６として、読み出し専用メモリ（ＲＯＭ）を用いた場合の構成例を示している
。
【００８５】
図２２に示したメモリ回路３０６は、複数の記憶素子２２０１がマトリクス状に配置され
た構成となっている。各記憶素子２２０１は、複数のワード線２２０２、複数のビット線
２２０３を有している。ワード線２２０２及びビット線２２０３を制御することにより、
各記憶素子からの映像信号の読み出しを行う。また、メモリ回路３０６には、各ビット線
２２０３にそれぞれスイッチ２２０４が設けられている。
【００８６】
次に、記憶素子２２０１の構成例を図２３に示す。記憶素子２２０１は、トランジスタ２
３０１、ワード線２２０２、ビット線２２０３、高電位側電源線２３０２（電源電位：Ｖ
ＤＤ）、低電位側電源線２３０３（電源電位：ＶＳＳ）によって構成される。トランジス
タ２３０１は、ゲート電極がワード線２２０２に接続され、第１の電極がビット線２２０
３に接続され、第２の電極が高電位側電源線２３０２もしくは低電位側電源線２３０３の
いずれか一方と接続される。トランジスタ２３０１の第２の電極と高電位側電源線２３０
２もしくは低電位側電源線２３０３との接続は、記録する映像信号に応じて、メモリ回路
作製時に決定される。例えば、図２３（Ａ）に示すように、トランジスタ２３０１の第２
の電極を高電位側電源線２３０２と接続した場合は、記憶素子２２０１には”１”が保持
される。また、図２３（Ｂ）に示すように、トランジスタ２３０１の第２の電極を低電位
側電源線２３０３と接続した場合は、記憶素子２２０１には”０”が保持される。
【００８７】
次に、メモリ回路３０６での映像信号の読み出し方法について、図５、図２２を用いて説
明する。
【００８８】
メモリコントローラ３０４によって選択されたメモリ回路３０６は、メモリＲ／Ｗ信号に
よってメモリ回路３０６からの映像信号の読み出しが許可された場合に、ｘデコーダ１２
０５ｂからメモリコントローラ３０４によって選択されたｘアドレスが入力される。また
、ｙデコーダ１２０５ｃからメモリコントローラ３０４によって選択されたｙアドレスが
入力される。そして、選択されたｙアドレスに対応するワード線２２０２が選択される。
また、選択されたｘアドレスに対応するビット線２２０３に接続されたスイッチ２２０４
がオンされ、対応するビット線２２０３が選択される。以上の動作により、選択されたワ
ード線及びビット線に接続された記憶素子２２０１に記録された映像信号が読み出されて
表示部１０６に出力される。
【００８９】
なお、本実施の形態では、メモリ回路３０６として、ＲＯＭを用いた場合の構成を説明し
たが、本発明は特に限定されない。例えば、フラッシュメモリ等を用いてメモリ回路を構
成することもできる。
【００９０】
次に、ディスプレイコントローラ３０５の構成例を図６に示す。
【００９１】
ディスプレイコントローラ３０５は、基準クロック発生回路１１０１、可変分周回路１１
０２、水平クロック発生回路１１０３、垂直クロック発生回路１１０４、によって構成さ
れている。
【００９２】
ディスプレイコントローラ３０５において、論理回路３０３で分離されたクロック生成信
号は、基準クロック発生回路１１０１に入力され、基準クロックが生成される。この基準
クロックは、可変分周回路１１０２を介して、水平クロック発生回路１１０３及び垂直ク
ロック発生回路１１０４に入力される。
【００９３】
水平クロック発生回路１１０３には、論理回路３０３で分離された水平同期信号が入力さ
れ、信号線駆動回路用のクロックパルスＳ＿ＣＬＫ及びスタートパルスＳ＿ＳＰなどの信
号線制御信号が出力される。また、垂直クロック発生回路１１０４には、論理回路３０３
で分離された垂直同期信号が入力され、走査線駆動回路用のクロックパルスＧ＿ＣＬＫ及
びスタートパルスＧ＿ＳＰなどの走査線制御信号が出力される。
【００９４】
なお、図４では、信号処理部１０５が有するメモリ回路の個数をメモリ回路３０６の１個
としているが、本発明は特に限定されず、信号処理部１０５にメモリ回路を複数設けても
よい。
【００９５】
例えば、メモリ回路を３個設けた場合の信号処理部１０５の構成例を図７に示す。図７で
は、メモリ回路として、第１のメモリ回路７０１、第２のメモリ回路７０２、第３のメモ
リ回路７０３を有する。
【００９６】
第１のメモリ回路７０１〜第３のメモリ回路７０３には、それぞれ異なる映像を表示させ
る映像信号を記録しておく。次に、アンテナ回路１０３により受信された無線信号に含ま
れるメモリＩＤ及びメモリアドレスに基づいて、メモリコントローラ３０４で第１のメモ
リ回路７０１〜第３のメモリ回路７０３のうち１個のメモリ回路を選択し、該選択した１
個のメモリ回路からメモリアドレスを選択する。そして、選択したメモリ回路及びメモリ
アドレスによって選択された記憶素子に記録されている映像信号を読み出し、表示部１０
６に出力する。
【００９７】
このように、メモリ回路を複数設けることにより、より多くの映像信号を記録することが
できる。その結果、多様な映像を表示させることができるようになる。
【００９８】
なお、メモリ回路３０６は、表示装置と同じ基板上に一体形成してもよいし、携帯型の記
憶媒体を外部から接続してもよい。メモリ回路を表示装置と同じ基板上に一体形成する場
合は、部品点数を減らしてコストを低減することができる。また、回路部品との接続点数
を減らして信頼性を向上させることができる。一方、携帯型の記憶媒体を外部から接続す
る場合は、メモリ回路に記録する映像信号を書き換えることができるため、より汎用性の
高い表示装置として利用できる。また、メモリ回路として携帯型の記憶媒体を利用するこ
とにより、メモリ回路が有する記憶容量をより大きくすることができ、より多くの映像信
号を記録することができる。よって、多様な映像を表示させることができるようになる。
【００９９】
次に、表示部１０６の構成例を図８に示す。なお、本実施形態では、表示部１０６の駆動
方式として、アクティブマトリクス型を用いた例を示す。
【０１００】
表示部１０６は、画素回路４０１、信号線駆動回路４０２、走査線駆動回路４０３によっ
て構成される。画素回路４０１は、画素がマトリクス状に配置されている構成となってお
り、各画素には、トランジスタが配置されている。ここで、画素の回路構成例を図９に示
す。
【０１０１】
図９では、各画素に２個のトランジスタを配置した構成を示す。画素は、信号線１４０１
、走査線１４０２、電源線１４０３、第１のトランジスタ１４０４、第２のトランジスタ
１４０５、容量素子１４０６、表示素子１４０７によって構成されている。なお、図９で
は、表示素子１４０７として発光素子を用いた例について説明する。
【０１０２】
第１のトランジスタ１４０４は、ゲート電極が走査線１４０２に接続され、第１の電極が
信号線１４０１に接続され、第２の電極が第２のトランジスタ１４０５のゲート電極と、
容量素子１４０６の第１の電極に接続されている。第２のトランジスタ１４０５は、第１
の電極が電源線１４０３に接続され、第２の電極が表示素子１４０７の第１の電極に接続
されている。容量素子１４０６は、第２の電極が電源線１４０３に接続されている。
【０１０３】
なお、第１のトランジスタ１４０４及び第２のトランジスタ１４０５は、Ｐチャネル型で
もＮチャネル型でもよい。
【０１０４】
また、容量素子１４０６は、設けなくてもよい。例えば、第２のトランジスタ１４０５と
してＮチャネル型トランジスタを適用し、当該Ｎチャネル型トランジスタが、ゲート絶縁
膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している場合、この重な
り合った領域には一般的にゲート容量と呼ばれる寄生容量が形成される。この寄生容量を
、第２のトランジスタ１４０５のゲート電極にかかる電圧を保持するための容量素子とし
て積極的に用いることも可能である。
【０１０５】
次に、映像を表示する際の表示部の動作を以下に説明する。（図８、図９参照）。
【０１０６】
信号線駆動回路４０２には、ディスプレイコントローラ３０５から出力された信号線制御
信号及びメモリ回路３０６から出力された映像信号が入力される。信号線駆動回路４０２
は、信号線制御信号に基づいて信号線１４０１を選択し、選択された信号線１４０１に映
像信号を入力する。
【０１０７】
走査線駆動回路４０３には、ディスプレイコントローラ３０５から出力された走査線制御
信号が入力される。走査線駆動回路４０３は、走査線制御信号に基づいて、走査線１４０
２を順次選択する。
【０１０８】
画素の動作について説明する。走査線駆動回路４０３によって走査線１４０２が選択され
ることにより、第１のトランジスタ１４０４のゲート電極の電位が変化する。こうして導
通状態となった第１のトランジスタ１４０４のソース領域とドレイン領域の間を介して、
信号線１４０１より第２のトランジスタ１４０５のゲート電極に映像信号が入力される。
また、容量素子１４０６に映像信号が保持される。第２のトランジスタ１４０５のゲート
電極に入力された映像信号によって、第２のトランジスタ１４０５のゲート電圧が変化し
、ソース領域とドレイン領域の間が導通状態となる。電源線１４０３の電位が、第２のト
ランジスタ１４０５を介して、表示素子１４０７の第１の電極に与えられる。これにより
、表示素子１４０７が発光し、所望の映像が表示される。
【０１０９】
なお、本実施形態では、表示部１０６の駆動方式としてアクティブマトリクス型を用いた
例を示したが、パッシブマトリクス型を用いてもよい。
【０１１０】
なお、信号線駆動回路４０２の駆動方式として、線順次駆動を用いてもよいし、点順次駆
動を用いてもよい。
【０１１１】
また、本実施の形態では表示素子として発光素子を用いた表示装置の例を示したが、本発
明は特に限定されない。例えば、表示素子としては、電子放出素子、液晶素子、電子イン
ク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（Ｐ
ＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カ
ーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過
率などが変化する表示媒体を用いることができる。また、発光素子としても有機物及び無
機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子を用いることができる。また、ＥＬ素
子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としては
フィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥ
Ｄ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉ
ｓｐｌａｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶デ
ィスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプ
レイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては
電子ペーパーがある。
【０１１２】
次に、図１におけるリーダ／ライタ１０１の構成例について、図１０を用いて説明する。
【０１１３】
リーダ／ライタ１０１は、送信部９０２、制御部９０３、インターフェイス部９０４、ア
ンテナ回路９０５によって構成されている。制御部９０３は、インターフェイス部９０４
を介した上位装置９０６の制御により、送信部９０２を制御する。送信部９０２は表示装
置１０２に送信するデータ処理命令信号、表示装置制御信号、メモリＩＤ、メモリアドレ
ス（ｘアドレス、ｙアドレス）などの無線信号を変調し、アンテナ回路９０５から電磁波
（無線信号）として出力する。
【０１１４】
本実施形態において、図１０に示すリーダ／ライタ１０１のアンテナ回路９０５は、ＬＣ
並列共振回路を構成するアンテナ９０７及び共振容量９０８を有し、送信部９０２に接続
される。送信部９０２は、表示装置１０２へ無線信号を送信するときには、アンテナ回路
９０５に誘導電流を供給し、アンテナ回路９０５から表示装置１０２に無線信号を送信す
る。
【０１１５】
なお、すでに説明したように、リーダ／ライタ１０１は、複数の無線信号（例えば、デー
タ処理命令信号、表示装置制御信号、メモリＩＤ、メモリアドレス（ｘアドレス、ｙアド
レス）など）を表示装置１０２に送信するが、リーダ／ライタ１０１に送信する複数の無
線信号を、ある周波数を有する１つの搬送波に多重化して送信してもよい。
【０１１６】
また、リーダ／ライタ１０１が送信する複数の無線信号を、少なくとも２種類以上の異な
る周波数を有する複数の搬送波を用いて送信してもよい。この場合、周波数が異なる搬送
波をそれぞれ受信できるように、表示装置１０２にアンテナ回路を複数個設けてもよい。
【０１１７】
例えば、表示装置１０２にアンテナ回路を２個設けた場合について、図１１に示す。図１
１では、アンテナ回路として、第１のアンテナ回路１３０１、第２のアンテナ回路１３０
２を有し、これら２個のアンテナ回路を用いて、２種類の周波数を有する搬送波をそれぞ
れ受信する。つまり、異なる周波数を有する搬送波を、異なるアンテナ回路で受信する。
これにより、無線信号が混線するのを防ぐことができるため、無線信号をより正確に送信
することができ、表示装置の誤動作を防ぐことができる。
【０１１８】
なお、図１に示すようなアンテナ回路１０３、或いは図１１に示すような第１のアンテナ
回路１３０１及び第２のアンテナ回路１３０２等のアンテナ回路とリーダ／ライタ１０１
間で伝送される搬送波の周波数は、１２５ｋＨｚ、１３．５６ＭＨｚ、９１５ＭＨｚ、２
．４５ＧＨｚなどがあり、それぞれＩＳＯ規格などで設定される。勿論、アンテナ回路と
リーダ／ライタ１０１間で伝送される搬送波の周波数はこれに限定されず、例えばサブミ
リ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ
波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である
３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３０ＭＨｚ、中波である３００ｋＨｚ
〜３ＭＨｚ、長波である３０ｋＨｚ〜３００ｋＨｚ、及び超長波である３ｋＨｚ〜３０ｋ
Ｈｚのいずれの周波数も用いることができる。
【０１１９】
なお、搬送波の変調方式は、アナログ変調であってもデジタル変調であってもよく、振幅
変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。好ましく
は、振幅変調または周波数変調にするとよい。
【０１２０】
なお、図１に示した表示装置１０２では、電源生成部１０４及び信号処理部１０５で共通
のアンテナ回路１０３を用いていたが、電源生成部１０４と信号処理部１０５で、別々の
アンテナ回路を用いてもよい。この場合の表示システムの構成例を図１２に示す。
【０１２１】
図１２に示した表示装置１０２は、アンテナ回路として、第１のアンテナ回路８０１、第
２のアンテナ回路８０２を有する。第１のアンテナ回路８０１は、電源生成部１０４に接
続され、第２のアンテナ回路８０２は、信号処理部１０５に接続される。そして、第１の
アンテナ回路８０１は、外部に無作為に生じている無線信号（電磁波）を受信する。電源
生成部１０４では、第１のアンテナ回路８０１によって受信した無線信号（を用いて、電
源電圧を生成する。一方、第２のアンテナ回路８０２は、リーダ／ライタ１０１から送信
された特定の周波数を有する無線信号（搬送波）を受信する。信号処理部１０５では、第
２のアンテナ回路８０２が受信した無線信号を用いて、表示部１０６を駆動させるのに必
要な制御信号を出力する。ここで、図１１に示す表示装置１０２との違いは、図１２に示
す第１のアンテナ回路８０１及び第２のアンテナ回路８０２の２個のアンテナ回路は、そ
れぞれ電源生成部１０４、信号処理部１０５に接続されていることである。図１１に示す
表示装置では、第１のアンテナ回路１３０１及び第２のアンテナ回路１３０２ともに信号
処理部１０５に接続されている。
【０１２２】
図１２に示すように、電源生成部１０４と信号処理部１０５で、別々に接続されるアンテ
ナ回路を設けることにより、電源生成部１０４と信号処理部１０５とで受信する無線信号
の周波数を別々にすることができる。特に、電源生成部１０４において、外部に無作為に
生じている無線信号（電磁波）を受信することにより、常に一定の電源電圧を生成し、表
示部１０６に供給することができる。よって、表示装置を利用している最中に電源電圧の
変動によって表示装置が動作しなくなることを防ぐことができる。
【０１２３】
なお、本発明に用いることのできるアンテナの形状については特に限定されない。そのた
め、伝送方式は、電磁結合方式、電磁誘導方式または電波方式、光方式等を用いることが
できる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴っ
て最適な長さ及び形状を有するアンテナを設ければよい。本発明では無線信号の伝送方式
として、電波方式を用いることができ、更にはマイクロ波方式を用いることができる。
【０１２４】
伝送方式として電磁結合方式または電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用
する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する
導電膜を輪状（例えば、ループアンテナ）またはらせん状（例えば、スパイラルアンテナ
）に形成する。ここで、伝送方式として電磁結合方式または電磁誘導方式を用いる場合の
表示装置の構成例を、図１３（Ａ）に示す。
【０１２５】
図１３（Ａ）に示した表示装置１０２は、基板１７０１上に電源生成部１０４、信号処理
部１０５、表示部１０６、スパイラルアンテナ１７０２が配置されている。なお、表示部
１０６は、画素回路４０１、信号線駆動回路４０２、走査線駆動回路４０３によって構成
されている。
【０１２６】
伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６
０ＭＨｚ帯）または２．４５ＧＨｚ帯等）を適用する場合には、無線信号の伝送に用いる
電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい
。アンテナとして機能する導電膜は、例えば、線状（例えば、ダイポールアンテナ）、平
坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして
機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状また
はこれらを組み合わせた形状で設けてもよい。
【０１２７】
また、伝送方式として電磁結合方式または電磁誘導方式を用いる場合の表示装置の構成例
を、図１３（Ｂ）に示す。
【０１２８】
図１３（Ｂ）に示した表示装置１０２は、基板１７０１上に電源生成部１０４、信号処理
部１０５、表示部１０６、ダイポールアンテナ１７０３が配置されている。なお、表示部
１０６は、画素回路４０１、信号線駆動回路４０２、走査線駆動回路４０３によって構成
されている。
【０１２９】
なお、例えば、画素回路４０１と電源生成部１０４と信号処理部１０５とを薄膜トランジ
スタ等の素子で形成する場合、画素回路４０１を構成するトランジスタと電源生成部１０
４を構成するトランジスタと信号処理部１０５を構成するトランジスタとを同時に作り込
むことで、それぞれの素子により形成される回路を任意に配置することができる。したが
って、駆動するために高電圧が必要である信号処理部１０５、信号線駆動回路４０２、走
査線駆動回路４０３等を電源生成部１０４に近接して配置することによって、無線信号（
電磁波）で与えられる電力の損失を最低限に抑えることができる。なぜなら、画素回路４
０１と電源生成部１０４と信号処理部１０８とを別々に貼り合わせ等により設ける場合に
は、それぞれの回路を接続配線により接続するため電力を損失してしまうからである。
【０１３０】
本発明に係る表示装置及び表示システムは、無線信号伝送を利用することにより、内部回
路と外部回路との間の配線を取り除くことができる。その結果、ＦＰＣ等の入力インター
フェイスとの接続によって生じた動作不良や表示装置の破損を防ぐことができる。また、
無線信号伝送を行うことにより、消費電力を低減させることができる。
【０１３１】
また、本実施形態のように、表示装置に予め映像信号を記録することで、無線信号伝送を
利用して所望の映像を表示させることができる。また、表示装置に、無線信号伝送を利用
してメモリＩＤ及びメモリアドレスを送信してメモリ回路から映像信号を読み出すという
方法をとることにより、所望の映像を表示するための信号の送信及び表示装置内での信号
処理にかかる時間を短縮することができる。
【０１３２】
例えば、画像のサイズが大きい映像や階調数や色数が多い映像など、データ容量の大きい
映像を、無線信号を用いて伝送すると、所望の映像を表示するための信号の送信及び表示
装置内での信号処理にかかる時間が長くなる。これにより、映像の表示にかかる時間が長
くなり、例えば動画を表示する場合には、１フレーム期間内に１画面分の映像を書き込み
きれなくなる場合が生じる。また、１画面分の映像を全て書き込めるように１フレーム期
間を合わせると、フレーム周波数が小さくなるため、ちらつきなどの表示不良が起こって
しまう。
【０１３３】
しかし、本実施の形態で説明した、予め表示装置に記録させた映像信号を、無線信号を利
用して読み出す方法をとることにより、リーダ／ライタから送信する無線信号のデータ量
を小さくすることができ、無線信号の送信及び表示装置内での信号処理にかかる時間を短
縮することができる。また、映像の表示にかかる時間を短縮することができるため、１フ
レーム期間内に１画面分の映像信号を全て書き込むことができるようになり、動画表示で
生じるちらつきなどの表示不良を低減させることができる。さらに、所望の映像を表示さ
せるための無線信号の構成を簡潔な構成にすることができるため、無線信号の煩雑化や、
表示装置を構成する回路の煩雑化を防ぐことができる。
【０１３４】
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、または置き換えを自由に行うことができる。
【０１３５】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（
一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、
または置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、
各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させる
ことが出来る。
【０１３６】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図
で述べた内容（一部でもよい）対して、適用、組み合わせ、または置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０１３７】
（実施の形態２）
本実施形態では、表示装置から無線通信装置であるリーダ／ライタへ無線信号を送信する
機構を設けた表示装置及び表示システム、つまり表示装置とリーダ／ライタ間で無線信号
を授受する構成とした例について説明する。
【０１３８】
ここで、本実施形態における表示装置及び表示システムの構成例について、図１４に示す
。なお、上述した実施の形態１に示す表示システムと同じ構成のものは、同じ符号で示し
ている。本実施の形態では、上記実施の形態１と異なる構成の信号処理部６０５及びリー
ダ／ライタ６０１を具備する。具体的には、図１４に示す表示装置及び表示システムでは
、表示装置６０２が有する信号処理部６０５に、表示装置６０２からリーダ／ライタ６０
１へ無線信号を送信する機構を設けている。また、リーダ／ライタ６０１に、表示装置６
０２から送信される無線信号を受信する機構を設けている。
【０１３９】
次に、本実施形態における信号処理部６０５の構成例を図１５に示す。
【０１４０】
信号処理部６０５は、復調回路３０１、第１のアンプ５０１、第１の論理回路５０２、メ
モリコントローラ３０４、ディスプレイコントローラ３０５、メモリ回路３０６、第２の
論理回路５０３、第２のアンプ５０４、変調回路５０５によって構成される。
【０１４１】
なお、実施の形態１で示した信号処理部１０５（図４）と本実施の形態で示す信号処理部
６０５の相違点は、変調回路５０５が追加された点と、第１の論理回路５０２及び第２の
論理回路５０３の２個の論理回路、並びに第１のアンプ５０１及び第２のアンプ５０４の
２個のアンプを有する点である。
【０１４２】
なお、図１５における第１のアンプ５０１は、図４におけるアンプ３０２に対応している
。また、図１５における第１の論理回路５０２は、図４における論理回路３０３に対応し
ている。そのため、図１５における第１のアンプ５０１及び第１の論理回路５０２が有す
る機能は、図４におけるアンプ３０２及び論理回路３０３と同様である。
【０１４３】
本実施形態における信号処理部６０５の動作について、以下に説明する（図１４、図１５
参照）。
【０１４４】
アンテナ回路１０３で無線信号が受信されてから、メモリ回路３０６から映像信号が読み
出されるまでの動作は、実施の形態１で示した信号処理部１０５（図４）と同様であるた
め、ここでは説明を割愛する。
【０１４５】
メモリコントローラ３０４によって選択されたメモリ回路３０６は、記録された映像信号
のうち所望の映像信号を読み出して表示部１０６に出力するとともに、メモリ回路出力信
号を第２の論理回路５０３に出力する。なお、メモリ回路出力信号には、選択したメモリ
回路に割り振られたメモリＩＤ及びメモリアドレス（ｘアドレス、ｙアドレス）、所望の
映像信号を読み出して表示部１０６に出力したことを示すデータ出力信号などが含まれる
。つまり、メモリ回路出力信号は、所望の映像を表示させる映像信号を読み出したことを
示す信号である。第２の論理回路５０３では、入力されたメモリ回路出力信号に対して、
符号化処理を行う。第２の論理回路５０３で符号化処理されたメモリ回路出力信号は、第
２のアンプ５０４で増幅され、変調回路５０５で変調される。変調回路５０５で変調され
たメモリ回路出力信号を含む無線信号は、アンテナ回路１０３からリーダ／ライタ６０１
へ送信される。リーダ／ライタ６０１では、受信したメモリ回路出力信号を解析し、再び
表示装置６０２に無線信号を送信する。
【０１４６】
次に、図１４におけるリーダ／ライタ６０１の構成例について、図２４を用いて説明する
。なお、上述した実施の形態１に示すリーダ／ライタ１０１（図１０）と同じ構成のもの
は、同じ符号で示している。
【０１４７】
リーダ／ライタ６０１は、受信部２４０１、送信部９０２、制御部９０３、インターフェ
イス部９０４、アンテナ回路９０５、アンテナ回路２４０２によって構成されている。制
御部９０３は、インターフェイス部９０４を介した上位装置９０６の制御により、受信部
２４０１、送信部９０２を制御する。送信部９０２は表示装置６０２に送信するデータ処
理命令信号、表示装置制御信号、メモリＩＤ、メモリアドレス（ｘアドレス、ｙアドレス
）などの無線信号を変調し、アンテナ回路９０５から電磁波として出力する。また受信部
２４０１は、アンテナ回路２４０２が受信した無線信号を復調し、データ処理結果として
制御部９０３に出力する。
【０１４８】
本実施形態において、図２４に示すリーダ／ライタ６０１のアンテナ回路９０５、アンテ
ナ回路２４０２は、それぞれＬＣ並列共振回路を構成するアンテナ９０７、アンテナ２４
０３及び共振容量９０８、共振容量２４０４を有し、受信部２４０１及び送信部９０２に
接続される。アンテナ回路２４０２は、表示装置６０２からの無線信号を受信するときに
、表示装置６０２から出力された無線信号によってアンテナ回路２４０２に誘導される起
電力を電気的信号として受信する。また、表示装置６０２へ無線信号を送信するときには
、アンテナ回路９０５に誘導電流を供給し、アンテナ回路９０５から表示装置６０２に無
線信号を送信する。
【０１４９】
本実施形態に示したように、信号処理部６０５からアンテナ回路１０３を介して出力され
る無線信号をリーダ／ライタ６０１へ送信する機構を設けることにより、連続した映像表
示を行うことができる。その方法を以下に説明する（図１４、図１５参照）。
【０１５０】
リーダ／ライタ６０１では、表示装置６０２から送信されるメモリ回路出力信号に含まれ
るデータ出力信号を解析する。データ出力信号は、メモリ回路３０６が映像信号を出力し
たことを示す信号である。そのため、リーダ／ライタ６０１でデータ出力信号を解析する
ことによって、表示装置６０２が映像を表示したという情報がリーダ／ライタ６０１に伝
送される。その後、リーダ／ライタ６０１では、データ出力信号の解析結果を受けて、次
に表示させたい映像を表示させる映像信号が記録されたメモリ回路のメモリＩＤ及びメモ
リアドレスを選択し、再び表示装置６０２に無線信号を送信する。表示装置６０２では、
受信した無線信号を基に、指示されたメモリ回路（ここではメモリ回路３０６）を選択し
、次の映像を表示させる映像信号を読み出す。
【０１５１】
このように、リーダ／ライタ６０１と表示装置６０２との間で無線信号の送受信を繰り返
すことにより、連続した映像表示を行うことができる。また、本実施形態で示した方法に
より、１画面分の映像を表示するのにかかる時間を短縮することができるため、よりスム
ーズな映像表示を行うことができる。
【０１５２】
なお、リーダ／ライタ６０１が表示装置６０２に無線信号を送信し、表示装置６０２がア
ンテナ回路で受信した無線信号により信号処理部６０５で所望の映像信号を読み出して表
示部１０６に出力するまでの間に、ノイズ等が発生して正確な信号が伝送されない場合が
ある。このような場合に、例えば、第２の論理回路５０３に、誤り符号を検出する機構を
追加することにより、リーダ／ライタ６０１が送信した無線信号が途中で誤って伝送され
ていないかを検出することができる。その方法を以下に説明する（図１４、図１５、図１
６参照）。
【０１５３】
まず、メモリ回路３０６から出力されるメモリ回路出力信号の１つとして、例えば、巡回
符号（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄｕｎｃｙ  Ｃｏｄｅ：ＣＲＣ）を設ける。次に、メモ
リ回路出力信号を第２の論理回路５０３に入力する。
【０１５４】
ここで、誤り符号を検出する機構を設けた場合の第２の論理回路５０３の構成例を図１６
に示す。図１６に示した第２の論理回路５０３は、誤り符号検出回路１６０１、符号化回
路１６０２によって構成されている。
【０１５５】
メモリ回路出力信号は誤り符号検出回路１６０１に入力される。誤り符号検出回路１６０
１では、メモリ回路出力信号に含まれる巡回符号に対して、誤り符号検出処理を行う。そ
の後、誤り符号検出回路１６０１での処理結果とその他のメモリ回路出力信号は、符号化
回路１６０２に入力され、符号化処理が行われる。
【０１５６】
ここで、メモリ回路出力信号に含まれる巡回符号に対して誤り符号検出処理を行い、メモ
リ回路出力信号に誤りがないと判定された場合は、リーダ／ライタ６０１に「メモリ回路
出力信号に誤りがない」という誤り符号検出処理の結果を無線信号を用いて送信する。そ
の結果、リーダ／ライタ６０１は、次に表示させたい映像信号が記録されたメモリ回路の
新たなメモリＩＤ及びメモリアドレスを選択し、表示装置６０２に無線信号を送信する。
【０１５７】
一方、メモリ回路出力信号に誤りがあると判定された場合は、リーダ／ライタ６０１に「
メモリ回路出力信号に誤りがある」という誤り符号検出処理の結果を無線信号を用いて送
信する。その結果、リーダ／ライタ６０１が、一度送信したメモリ回路３０６のメモリＩ
Ｄ及びメモリアドレスを再度選択し、無線信号を表示装置６０２に再送信する。
【０１５８】
このように、誤り符号検出回路を設け、リーダ／ライタ６０１と表示装置６０２との間で
無線信号の送受信を繰り返すことにより、リーダ／ライタ６０１から無線信号が正しく送
信されたかを確認することができる。その結果、無線信号の誤送信やそれに伴う映像の誤
表示を防ぐことができる。
【０１５９】
なお、リーダ／ライタ６０１と表示装置６０２との無線信号の送受信を開始する合図とな
る信号は、リーダ／ライタ６０１から表示装置６０２へ送信してもよいし、表示装置６０
２からリーダ／ライタ６０１へ送信してもよい。
【０１６０】
なお、図１５では、信号処理部６０５が有するメモリ回路の個数をメモリ回路３０６の１
個としているが、メモリ回路を複数設けてもよい。
【０１６１】
例えば、メモリ回路を３個設けた場合の信号処理部６０５の構成例を図１７に示す。図１
７では、メモリ回路として、第１のメモリ回路１００１、第２のメモリ回路１００２、第
３のメモリ回路１００３を有する。
【０１６２】
第１のメモリ回路１００１〜第３のメモリ回路１００３には、それぞれ異なる映像信号を
記録しておく。次に、アンテナ回路１０３により受信された無線信号に含まれるメモリＩ
Ｄ及びメモリアドレスに基づいて、メモリコントローラ３０４で第１のメモリ回路１００
１〜第３のメモリ回路１００３のうち１個のメモリ回路を選択し、該選択したメモリ回路
からメモリアドレスを選択する。そして、選択したメモリ回路及びメモリアドレスによっ
て選択された記憶素子に記録されている映像信号を読み出し、表示部に出力する。また、
選択されたメモリ回路は、記録された映像信号を読み出して表示部１０６に出力するとと
もに、メモリ回路出力信号を第２の論理回路５０３に出力する。第２の論理回路５０３で
は、入力されたメモリ回路出力信号に対して、符号化処理を行う。第２の論理回路５０３
で符号化処理されたメモリ回路出力信号は、第２のアンプ５０４で増幅され、変調回路５
０５で変調される。変調回路５０５で変調されたメモリ回路出力信号を含む無線信号は、
アンテナ回路１０３からリーダ／ライタ６０１へ送信される。リーダ／ライタ６０１では
、受信したメモリ回路出力信号を解析し、再び表示装置６０２に無線信号を送信する。
【０１６３】
このように、メモリ回路を複数設けることにより、より多くの映像信号を記録することが
できる。その結果、多様な映像を表示させることができる。
【０１６４】
また、図１６に示したように、第２の論理回路５０３に誤り符号検出回路１６０１を設け
る場合は、複数のメモリ回路に、それぞれ異なる巡回符号を割り当てておく。これにより
、メモリ回路ごとにリーダ／ライタ６０１から無線信号が正しく送信されたかを確認する
ことができるようになる。
【０１６５】
本実施形態に示したように、信号処理部に、表示装置からリーダ／ライタへ無線信号を送
信する機構を設けることにより、映像の連続表示をよりスムーズに行うことができる。そ
の結果、動画を表示された場合に生じるちらつきなどの表示不良を防ぐことができる。ま
た、リーダ／ライタから無線信号が正しく送信されたかを確認することができ、無線信号
の誤送信やそれに伴う映像の誤表示を防ぐことができる。
【０１６６】
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、または置き換えを自由に行うことができる。
【０１６７】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（
一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、
または置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、
各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させる
ことが出来る。
【０１６８】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図
で述べた内容（一部でもよい）対して、適用、組み合わせ、または置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０１６９】
（実施の形態３）
本実施形態では、電源生成部に含まれる定電圧回路を、電磁波を用いて充電を行うバッテ
リーとした場合について説明する。ここで、本実施形態における表示装置及び表示システ
ムの構成例を図１８に示す。なお、上述した実施の形態１、２に示す表示装置及び表示シ
ステムと同じ構成のものは、同じ符号で示している。本実施の形態では、上記実施の形態
１と異なる構成の電源生成部１９０４及び信号処理部１９０５を具備する。具体的には、
図１８に示す表示装置及び表示システムでは、表示装置１９０２が有する電源生成部１９
０４に、無線信号を用いて充電を行うバッテリーを設けている。また、バッテリーを制御
する回路を制御する信号が、信号処理部１９０５から入力される。
【０１７０】
次に、本実施形態における電源生成部１９０４の構成例を図１９に示す。
【０１７１】
電源生成部１９０４は、整流回路１８０１、定電圧回路１８０２によって構成される。ま
た、定電圧回路１８０２は、充電制御回路１８０３、充放電管理回路１８０４、バッテリ
ー１８０５、放電制御回路１８０６によって構成される。
【０１７２】
充電制御回路１８０３は、バッテリー１８０５に充電を行うか否かを制御する。
【０１７３】
放電制御回路１８０６は、バッテリー１８０５に充電された電圧を、信号処理部１９０５
及び表示部１０６に供給する。
【０１７４】
充放電管理回路１８０４は、バッテリー１８０５の充電状況を監視し、充電制御回路１８
０３及び放電制御回路１８０６の動作を制御することにより、バッテリー１８０５の過充
電を防止する。
【０１７５】
次に、アンテナ回路１０３がリーダ／ライタ１０１からの無線信号を受信した場合の動作
の一例について、図１８〜図２０を用いて説明する。なお、ここでは、充電制御回路１８
０３に第１のスイッチが設けられ、放電制御回路１８０６に第２のスイッチが設けられて
いる例を示す。
【０１７６】
まず、リーダ／ライタ１０１から表示装置１９０２へ無線信号が送信されると（ｓ２００
１）、アンテナ回路１０３がリーダ／ライタ１０１から送信された無線信号の受信を開始
する（ｓ２００２）。次に、充放電管理回路１８０４は、バッテリー１８０５の電圧Ｖｙ
が所定の電圧値（例えば、Ｖｘ）以上か否かを確認する（ｓ２００３）。そして、バッテ
リー１８０５の電圧ＶｙがＶｘより低い場合（Ｎｏの場合）には、バッテリー１８０５の
電力を他の回路へ供給しないように放電制御回路１８０６に設けられた第２のスイッチを
オフにする（ｓ２００４）。
【０１７７】
次に、第１のスイッチがオンして（ｓ２００５）、バッテリー１８０５の充電が開始され
る（ｓ２００６）。充電中はバッテリー１８０５の充電状況を充放電管理回路１８０４に
より監視し、バッテリー１８０５の電圧値をモニタリングする。そして、バッテリー１８
０５の電圧Ｖｙが所定の電圧値Ｖｘ以上になった場合（ＹＥＳの場合）に、充電制御回路
１８０３に設けられた第１のスイッチをオフし（ｓ２００８）、充電を停止する（ｓ２０
０９）。
【０１７８】
次に、第１のスイッチのオフと同時またはその後に第２のスイッチをオンして（ｓ２００
７）、放電制御回路１８０６を介して信号処理部１９０５に設けられた回路に電力を供給
する。そして、表示装置１９０２は、通信を開始する信号が含まれた無線信号をリーダ／
ライタ１０１に送信する（ｓ２０１０）。リーダ／ライタ１０１は通信を開始する信号が
含まれた無線信号を受信した後（ｓ２０１１）、必要な情報を含ませた無線信号を、表示
装置１９０２に送信する（ｓ２０１２）。表示装置１９０２は、リーダ／ライタ１０１か
ら送信された無線信号を受信し（ｓ２０１３）、受信した無線信号を処理して（ｓ２０１
４）、返信信号である無線信号を送信する（ｓ２０１５）。そして、リーダ／ライタ１０
１は、表示装置１９０２から発信された無線信号を受信した後（ｓ２０１６）、通信を終
了する（ｓ２０１７）。
【０１７９】
なお、図１８に示した構成では、電源生成部１９０４と信号処理部１９０５にアンテナ回
路１０３を共有させて設けた場合を示したが、電源生成部１９０４と信号処理部１９０５
にそれぞれアンテナ回路を設けた構成としてもよい。
【０１８０】
なお、図２１に示すように、放電制御回路１８０６と信号処理部１９０５及び表示部１０
６の間にスイッチ回路２１０１を設け、バッテリー１８０５に充電させる過程とバッテリ
ー１８０５から信号処理部１９０５及び表示部１０６へ電力を供給する過程とを制御して
もよい。例えば、スイッチ回路２１０１を間欠的にオン・オフさせ、バッテリー１８０５
から信号処理部１９０５及び表示部１０６へ電力を供給して、信号処理部１９０５及び表
示部１０６を動作させる構成としてもよい。なお、スイッチ回路２１０１は、信号処理部
１９０５から出力される信号によって制御される。
【０１８１】
以上のように、定電圧回路として、電磁波を用いて充電を行うことができるバッテリーを
用いることによって、表示装置に安定した電力を供給することができる。また、一定の時
間をかけて電磁波（無線信号）を受信してバッテリーの充電を行い、蓄電された電力をパ
ルス的に放電することによって、バッテリーの充電に利用する電磁波（無線信号）が微弱
な場合であっても、バッテリーから信号処理部及び表示部に大きい電力を供給することが
可能となる。特に、外部に無作為に生じている微弱な電磁波（無線信号）をアンテナ回路
で受信してバッテリーの充電を行う場合には、本実施形態に示した定電圧回路の構成は非
常に有効となる。
【０１８２】
なお、バッテリー１８０５には、二次電池を用いてもよいし、電気二重層コンデンサを用
いてもよい。
【０１８３】
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、または置き換えを自由に行うことができる。
【０１８４】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（
一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、
または置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、
各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させる
ことが出来る。
【０１８５】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図
で述べた内容（一部でもよい）対して、適用、組み合わせ、または置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【実施例１】
【０１８６】
本実施例では、本発明に係る表示装置７５００の構成の一例に関して図２７〜図３０を
用いて説明する。なお、本実施例では、図１３（Ａ）に示した模式図における線分Ｘ−Ｙ
の断面の模式図を示すものとする。
【０１８７】
本実施例で説明する表示装置は、アンテナ回路７１００、メモリ回路７２００、ロジッ
ク回路７３００、画素回路７４００を具備する。ロジック回路７３００は、表示装置に設
けられる信号線駆動回路や走査線駆動回路、その他各種の集積回路に相当する。本実施例
ではアンテナ回路７１００にｎチャネルトランジスタ、メモリ回路７２００にｎチャネル
トランジスタ、ロジック回路７３００にｎチャネルトランジスタ及びｐチャネルトランジ
スタが電気的に接続されたＣＭＯＳトランジスタ、画素回路７４００にｎチャネルトラン
ジスタを設ける構成を示す。なお、メモリ回路７２００はＲＯＭの場合を説明する。なお
、メモリ回路７２００に設けられるトランジスタと接続するワード線は該トランジスタの
ゲート電極層と同じ層で形成され、ビット線、ＶＤＤ、ＶＳＳはトランジスタのソース電
極又はドレイン電極として機能する導電層と同じ層で形成されるものとする。
【０１８８】
以下、具体的な作製方法について説明する。
【０１８９】
まず、基板７０００の一表面に下地絶縁層として機能する絶縁層７００２を形成し、当
該絶縁層７００２を介して島状の半導体層７００４、半導体層７００６、半導体層７００
８、半導体層７０１０、半導体層７０１２を形成する（図２７（Ａ）参照）。
【０１９０】
基板７０００は、絶縁表面を有する基板を用いることができる。例えば、ガラス基板、
石英基板、金属基板（例えばセラミック基板またはステンレス基板など）、Ｓｉ基板等の
半導体基板などから選択することができる。他にもポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフィン（ＰＥＳ）、アクリ
ルなどのプラスチック基板を選択することもできる。
【０１９１】
絶縁層７００２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン（ＳｉＯｘ
）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒
化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば
、絶縁層７００２を２層構造とする場合、第１層目の絶縁層として窒化酸化シリコン層を
形成し、第２層目の絶縁層として酸化窒化シリコン層を形成するとよい。また、第１層目
の絶縁層として窒化シリコン層を形成し、第２層目の絶縁層として酸化シリコン層を形成
してもよい。絶縁層７００２は基板７０００上に形成される素子に不純物元素が混入する
のを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶
縁層７００２を形成することによって、基板７０００からＮａなどのアルカリ金属やアル
カリ土類金属が、基板７０００上方に形成される素子に悪影響を与えることを防ぐことが
できる。なお、基板７０００として石英を用いるような場合には絶縁層７００２を省略し
てもよい。
【０１９２】
島状の半導体層７００４、７００６、７００８、７０１０、７０１２は、基板７０００
上に絶縁層７００２を介して非晶質半導体層を形成し、当該非晶質半導体層を結晶化させ
た後に選択的にエッチングして形成することができる。
【０１９３】
例えば、非晶質半導体層を、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等に
より、２５ｎｍ〜２００ｎｍ（好ましくは３０ｎｍ〜１５０ｎｍ）の厚さで形成する。次
に、非晶質半導体層にレーザビームを照射して結晶化を行う。なお、非晶質半導体層の結
晶化は、レーザビームの照射によるレーザ結晶化の他、ＲＴＡ又はファーネスアニール炉
を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、又はレーザ結晶化
や各種熱結晶化法を組み合わせた方法等により行うことができる。また、レーザビームの
照射により結晶化する場合は、レーザビームを照射する前に脱水素化処理（例えば、窒素
雰囲気下で熱処理５００℃１時間）を行ってもよい。
【０１９４】
次に、得られた結晶性半導体層を選択的にエッチングして、島状の半導体層７００４、
半導体層７００６、半導体層７００８、半導体層７０１０、半導体層７０１２を形成する
（図２７（Ａ）参照）。
【０１９５】
次に、半導体層７００４、７００６、７００８、７０１０、７０１２を覆うように第１
の絶縁層７０３０を形成する（図２７（Ｂ）参照）。
【０１９６】
第１の絶縁層７０３０は、ＣＶＤ法やスパッタリング法、又はそれらの成膜方法にＡＬ
Ｄ法を組み合わせた方法を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（Ｓ
ｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶
縁材料を用いて、単層構造又は積層構造で形成する。例えば、第１の絶縁層７０３０を単
層で設ける場合には、ＣＶＤ法により酸化窒化シリコン層又は窒化酸化シリコン層を５ｎ
ｍ〜５０ｎｍの膜厚で形成する。また、第１の絶縁層７０３０を３層構造で設ける場合に
は、第１層目の絶縁層として酸化窒化シリコン層を形成し、第２の絶縁層として窒化シリ
コン層を形成し、第３の絶縁層として酸化窒化シリコン層を形成する。なお、第１の絶縁
層７０３０は、後に完成する薄膜トランジスタにおいて、ゲート絶縁層として機能する。
【０１９７】
また、第１の絶縁層７０３０は、半導体層７００４、７００６、７００８、７０１０、
７０１２に熱処理又はプラズマ処理等を行うことによって形成することができる。例えば
、電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下のプラズマ処理
（以下、高密度プラズマ処理ともいう）により、半導体層７００４、７００６、７００８
、７０１０、７０１２に酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半
導体層７００４、７００６、７００８、７０１０、７０１２上にそれぞれ酸化膜、窒化膜
又は酸窒化膜となる第１の絶縁層７０３０を形成することができる。好ましくは、電子密
度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．
５ｅＶ以上１．５ｅＶ以下のプラズマを利用するのが望ましい。高密度プラズマ処理時間
は、特に限定されないが、６０秒以上が好ましい。また、高密度プラズマ処理に用いるガ
スは、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、ア
ンモニア、窒素、水素などの混合ガスを用いることができる。なお、高密度プラズマ処理
に希ガスを用いた場合は、形成される絶縁層に該希ガスが含まれる場合がある。
【０１９８】
ここで行う高密度プラズマ処理は、プラズマの電子密度が１×１０１１ｃｍ−３以上と
高密度であり、被処理物である半導体層付近の電子温度が低いため、半導体層がプラズマ
により損傷することを防止することができる。また、プラズマの電子密度が１×１０１１
ｃｍ−３以上と高密度であるため、形成される絶縁層は、ＣＶＤ法やスパッタ法等により
形成された絶縁層と比較して緻密で高耐圧な層を形成することができる。また、プラズマ
の電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温
度で、絶縁層を形成することができる。例えば、ガラス基板の歪点よりも１００℃以上低
い、５００℃〜６００℃程度の温度でプラズマ酸化を行っても十分に酸化処理を行うこと
ができる。
【０１９９】
また、第１の絶縁層７０３０は、ＣＶＤ法やスパッタ法により形成した絶縁層に高密度プ
ラズマ処理を行って形成してもよい。
【０２００】
例えば、半導体層７００４、７００６、７００８、７０１０、７０１２としてＳｉを主
成分とする半導体層を用いて高密度プラズマ処理により酸化処理又は窒化処理を行った場
合、第１の絶縁層７０３０として酸化シリコン（ＳｉＯｘ）層又は窒化シリコン（ＳｉＮ
ｘ）層が形成される。また、高密度プラズマ処理により半導体層７００４、７００６、７
００８、７０１０、７０１２に酸化処理を行った後に、再度高密度プラズマ処理を行うこ
とによって窒化処理を行ってもよい。この場合、半導体層７００４、７００６、７００８
、７０１０、７０１２に接して酸化シリコン層が形成され、当該酸化シリコン層の表面又
は表面近傍に窒素濃度の高い窒素プラズマ処理層が設けられる。
【０２０１】
このような高密度プラズマ処理により、１ｎｍ〜２０ｎｍ、具体的には５ｎｍ〜１０ｎｍ
の絶縁層を半導体層上に形成することができる。この場合の反応は、固相反応であるため
、当該絶縁層と半導体層との界面準位密度はきわめて低くすることができる。このような
、高密度プラズマ処理は、半導体層（結晶性シリコン、或いは多結晶シリコン）を直接酸
化（若しくは窒化）するため、形成される絶縁層の厚さは理想的には、ばらつきをきわめ
て小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされるこ
とがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で
半導体層の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせるこ
となく、均一性が良く、界面準位密度が低い絶縁層を形成することができる。
【０２０２】
なお、高密度プラズマ処理により半導体層７００４、７００６、７００８、７０１０、７
０１２上に絶縁層を形成する場合、さらにプラズマや熱反応を利用したＣＶＤ法で酸化シ
リコン、酸窒化シリコン、窒化シリコンなどの絶縁層を堆積し、積層させて第１の絶縁層
７０３０を形成しても良い。いずれにしても、高密度プラズマで形成した絶縁層をゲート
絶縁層として機能する絶縁層の一部又は全部に含んで形成されるトランジスタは、特性の
ばらつきを小さくすることができる。
【０２０３】
次に、第１の絶縁層７０３０上に、第１の導電層７０３２と第２の導電層７０３４とを積
層して形成する。ここでは、第１の導電層７０３２は、ＣＶＤ法やスパッタリング法等に
より、２０ｎｍ〜１００ｎｍの厚さで形成する。第２の導電層７０３４は、１００ｎｍ〜
４００ｎｍの厚さで形成する。第１の導電層７０３２と第２の導電層７０３４は、タンタ
ル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム
（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、又はこ
れらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不
純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第１
の導電層７０３２と第２の導電層７０３４の組み合わせの例を挙げると、窒化タンタル膜
とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデ
ン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層
７０３２と第２の導電層７０３４を形成した後に、熱活性化を目的とした加熱処理を行う
ことができる。なお、ここでは導電層として第１の導電層及び第２の導電層の２層の積層
構造とする例を示したが、本発明は特に限定されず、単層構造又は３層以上の積層構造と
してもよい。３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構
造を採用するとよい。ここでは、第１の導電層７０３２として窒化タンタル層を形成し、
第２の導電層７０３４としてタングステン層を形成する。
【０２０４】
次に、第１の導電層７０３２及び第２の導電層７０３４を選択的にエッチングして、当該
第１の導電層７０３２及び第２の導電層７０３４を含む積層構造の一部を残存させ、ゲー
ト電極７０３６、ゲート電極７０３８、ゲート電極７０４２、ゲート電極７０４４、ゲー
ト電極７０４６を形成する（図２８（Ａ）参照）。
【０２０５】
次に、半導体層７００８上を覆うように選択的にレジストマスクを形成し、ゲート電極
７０３６、７０３８、７０４４、７０４６をマスクとして、半導体層７００４、７００６
、７０１０、７０１２に、イオン注入法によりｎ型を付与する不純物元素を低濃度に添加
し、不純物領域７０４８、不純物領域７０５０、不純物領域７０５４、不純物領域７０５
６を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用い
ることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、当該リ
ンが５×１０１７〜１×１０１９／ｃｍ３の濃度で含まれるよう、半導体層７００４、７
００６、７０１０、７０１２に添加する。（図２８（Ａ）参照）。
【０２０６】
次に、半導体層７００４、７００６、７０１０、７０１２上を覆うように選択的にレジス
トマスクを形成し、ゲート電極７０４２をマスクとして、半導体層７００８にｐ型を付与
する不純物元素を高濃度に添加し、ソース領域又はドレイン領域として機能する不純物領
域７０５２を形成する。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（
Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｐ型を付与する不純物元
素としてボロン（Ｂ）を用い、当該ボロンが１×１０１７〜１×１０１９／ｃｍ３の濃度
で含まれるように、半導体層７００８に添加する。（図２８（Ａ）参照）。
【０２０７】
次に、第１の絶縁層７０３０とゲート電極７０３６、７０３８、７０４２、７０４４、７
０４６を覆うように、絶縁層を形成する。絶縁層は、プラズマＣＶＤ法やスパッタリング
法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む絶縁層
や、有機樹脂などの有機材料を含む絶縁層を、単層構造又は積層構造で形成する。次に、
絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲー
ト電極７０３６、７０３８、７０４２、７０４４、７０４６の側面に接する絶縁層７０５
８、絶縁層７０６０、絶縁層７０６２、絶縁層７０６４、絶縁層７０６６を形成する。絶
縁層７０５８、７０６０、７０６２、７０６４、７０６６はサイドウォールともよばれる
。また、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピ
ング用のマスクとして機能する。
【０２０８】
次に、半導体層７００８上を覆うように選択的にレジストマスクを形成し、ゲート電極７
０３６、７０３８、７０４４、７０４６および絶縁層７０５８、７０６０、７０６４、７
０６６をマスクとして、半導体層７００４、７００６、７０１０、７０１２にｎ型を付与
する不純物元素を高濃度に添加する。半導体層７００４には、ソース領域又はドレイン領
域として機能する不純物領域７０６８と、ＬＤＤ領域領域を形成する低濃度不純物領域７
０７０と、チャネル形成領域７０７２、が形成される。同様に、半導体層７００６、７０
１０、７０１２には、それぞれソース領域又はドレイン領域として機能する不純物領域７
０７４、７０８６、７０９２と、ＬＤＤ領域領域を形成する低濃度不純物領域７０７６、
７０８８、７０９４と、チャネル形成領域７０７８、７０９０、７０９６が形成される。
ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、当該リンが１×１０２０
〜５×１０２１／ｃｍ３の濃度で含まれるよう、半導体層７００４、７００６、７０１０
、７０１２に添加する。（図２８（Ｂ）参照）。
【０２０９】
次に、半導体層７００４、７００６、７０１０、７０１２上を覆うように選択的にレジス
トマスクを形成し、ゲート電極７０４２および絶縁層７０６２をマスクとして、半導体層
７００８にｐ型を付与する不純物元素を高濃度に添加する。半導体層７００８には、ソー
ス領域又はドレイン領域として機能する不純物領域７０８０と、ＬＤＤ領域領域を形成す
る低濃度不純物領域７０８２と、チャネル形成領域７０８４が形成される。ここでは、ｐ
型を付与する不純物元素としてボロン（Ｂ）を用い、当該ボロンが１×１０１９〜１×１
０２１／ｃｍ３の濃度で含まれるように、半導体層７００４、７００６、７０１０、７０
１２に添加する。（図２８（Ｂ）参照）。
【０２１０】
以上の工程により、アンテナ回路７１００にトランジスタ７１２０、メモリ回路７２００
にトランジスタ７１３０、ロジック回路７３００にＣＭＯＳトランジスタ７１４０、画素
回路７４００にトランジスタ７１５０を設けることができる。
【０２１１】
トランジスタ７１２０、トランジスタ７１３０、トランジスタ７１５０はｎチャネルトラ
ンジスタである。これらのトランジスタは、ゲート電極と重なる半導体層の領域にチャネ
ル形成領域が形成され、ゲート電極及び当該ゲート電極の側面に形成された絶縁層（サイ
ドウォール）と重ならない領域にソース領域又はドレイン領域を形成する不純物領域が形
成され、絶縁層（サイドウォール）と重なる領域であってチャネル形成領域とソース領域
又はドレイン領域を形成する不純物領域の間にＬＤＤ領域を形成する低濃度不純物領域が
形成されている。また、ここではＣＭＯＳトランジスタ７１４０も、他のトランジスタ７
１２０、７１３０、７１５０と同様の構成となっている。なお、本発明は特に限定されず
、ＬＤＤ領域は形成されなくともよい。
【０２１２】
次に、第１の絶縁層７０３０、ゲート電極７０３６、７０３８、７０４２、７０４４、７
０４６等を覆うように、絶縁層を単層構造または積層構造で形成する。絶縁層は、ＣＶＤ
法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物
やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アク
リル、エポキシ等の有機材料やシロキサン材料等により形成する。ここでは、絶縁層７０
９８、絶縁層７１０２の積層構造を形成する。
【０２１３】
なお、半導体層上に絶縁層を形成する前、又は本実施例のように半導体層上に絶縁層７０
９８、７１０２の積層構造を形成する場合においては１層若しくは複数層形成した後に、
半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化
を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法ま
たはＲＴＡ法などを適用するとよい。
【０２１４】
次に、絶縁層７０９８、７１０２に開口部を形成し、当該開口部及び絶縁層７１０２上に
導電層７１０４、導電層７１０６、導電層７１０８、導電層７１１０を形成する。導電層
７１０４、７１０６、７１１０は、半導体層７００４、７００６、７０１２に形成された
不純物領域７０６８、７０７４、７０９２とそれぞれ電気的に接続する。また、導電層７
１０８は半導体層７００８、７０１０に形成された不純物領域７０５２、７０５４と電気
的に接続し、且つ導電層７１０８により不純物領域７０５２、７０５４とを電気的に接続
させる。導電層７１０４、７１０６、７１０８、７１１０は、トランジスタのソース電極
又はドレイン電極として機能する。（図２９（Ａ）参照）。
【０２１５】
導電層７１０４、７１０６、７１０８、７１１０は、ＣＶＤ法やスパッタリング法等によ
り、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、
モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（
Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選
択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又
は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを
主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と
シリコンの一方又は両方とを含む合金材料に相当する。導電層７１０４、７１０６、７１
０８、７１１０は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア
膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ
）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒
化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやア
ルミニウムシリコンは抵抗値が低く、安価であるため、導電層７１０４、７１０６、７１
０８、７１１０を形成する材料として最適である。また、上層と下層のバリア層を設ける
と、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。ま
た、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶性半導体層上に
薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶性半導体層と良好
なコンタクトをとることができる。
【０２１６】
次に、導電層７１０４、７１０６、７１０８、７１１０を覆うように絶縁層７２０２を形
成する。そして、絶縁層７２０２上に導電層７２０３、導電層７２０６を形成する。導電
層７２０３は、アンテナ回路７１００に設けられたトランジスタ７１２０と、後に形成さ
れるアンテナとを電気的に接続する接続端子として機能する。導電層７２０６は、画素回
路７４００に設けられたトランジスタと、後に形成される発光素子の画素電極とを電気的
に接続する接続端子として機能する。導電層７２０３、導電層７２０６は、上述したゲー
ト電極、或いはソース電極又はドレイン電極を形成する導電層と同様の材料を用いて形成
することができる。
【０２１７】
絶縁層７２０２は、ＣＶＤ法やスパッタ法、又はそれらの成膜方法とＡＬＤ法を組み合わ
せた方法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シ
リコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の
酸素または窒素を有する絶縁層やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む
膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、
アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層
構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料
に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成さ
れる。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素
）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として
、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２１８】
次に、接続端子である導電層７２０３上にアンテナとして機能する導電層７２０８を形成
する。導電層７２０８は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷
等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成
する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）
、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）
、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若
しくは化合物材料で、単層構造又は積層構造で形成する。
【０２１９】
例えば、スクリーン印刷法を用いて導電層７２０８を形成する場合には、粒径が数ｎｍか
ら数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に
印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ
）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔ
ａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロ
ゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペースト
に含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能す
る有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹
脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペ
ーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料とし
て、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１
５０〜３００℃の温度範囲で焼成することにより硬化させて導電層を得ることができる。
また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径
２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コスト
であるといった利点を有している。なお、図３０（Ａ）に示す導電層７２０８は、上面か
ら見るとコイル状になっているものとする。
【０２２０】
また、画素回路７４００に発光素子７２２０を形成する。発光素子７２２０は、接続端
子である導電層７２０６を覆うように第１の電極７２０９を形成する。そして、第１の電
極７２０９の端部を覆うように隔壁層７２１０を形成した後、少なくとも発光層を含む層
７２１２と、第２の電極７２１４を積層して形成する。
【０２２１】
隔壁層７２１０は、無機絶縁材料や有機絶縁材料を用いて形成し、所望の形状に加工する
。隔壁層７２１０は、少なくとも第１の電極７２０９の一部が露出するように開口を有す
るものとする。また、隔壁層７２１０の側面は、曲率半径が連続的に変化する形状とする
のが好ましい。
【０２２２】
第１の電極７２０９及び第２の電極のいずれか一方は、一方は発光素子７２２０の陽極
として機能し、他方は陰極として機能する。第１の電極７２０９及び第２の電極７２１４
は、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを含むインジウム錫酸化物、２ｗｔ％
乃至２０ｗｔ％の酸化亜鉛を含む酸化インジウムの他、金（Ａｕ）、白金（Ｐｔ）、ニッ
ケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）
、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）等を用いて形成することができる
。また、アルミニウムの他、マグネシウムと銀との合金、アルミニウムとリチウムとの合
金等も用いることができる。なお、接続端子として形成した導電層７２０６と第１の電極
７２０９を同一の材料を用いて形成することができる場合は、第１の電極７２０９の形成
を省略し、導電層７２０６を第１の電極として機能させることができる。
【０２２３】
層７２１２は、少なくとも所望の発光波長を得ることができる発光材料を含む層を形成
する。なお、層７２１２は、有機物、無機物、又は有機物及び無機物を含む層を形成し、
発光素子７２２０として有機ＥＬ素子、無機ＥＬ素子、又は有機物又は無機物を含むＥＬ
素子を形成する。
【０２２４】
また、絶縁層７２２２を設けず、アンテナ回路７１００に設けられたトランジスタ７１
２０のソース電極又はドレイン電極として機能する導電層上にアンテナとして機能する導
電層を設け、画素回路７４００に設けられたトランジスタ７１５０のソース電極又はドレ
ン電極として機能する導電層の一部を画素電極として用いてもよい。
【０２２５】
次に、導電層７２０８及び発光素子７２２０を覆うように絶縁層７２２２を形成する（図
３０（Ｂ）参照）。絶縁層７２２２は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（Ｓｉ
Ｎｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯ
ｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁層やＤＬＣ（ダイヤモンドライクカーボ
ン）等の炭素を含む層、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベ
ンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料から
なる層を、単層構造または積層構造で設けることができる。また絶縁層７２２２はその材
料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法、塗布法または印刷法でなどで形成する
ことが出来る。
【０２２６】
次に、対向基板７２２４を貼り合わせて圧着する。対向基板７２２４は、基板７０００と
同様の基板を用いることができる。また、対向基板７２２４として、静電気等を防止する
帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる
。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び
帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設
けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両
面に帯電防止可能な材料を設けたフィルムであってもよい。なお、基板７０００及び対向
基板７２２４は、発光素子７２２０からの光を取り出す側を透光性と有する基板とする。
つまり、発光素子７２２０からの光を基板７０００側から取り出す場合には基板７０００
を透光性を有する基板とし、発光素子７２２０からの光を対向基板７２２４側から取り出
す場合には対向基板７２２４を透光性を有する基板とする。また、発光素子７２２０から
の光を基板７０００及び対向基板７２２４の両側から取り出す場合には、両方の基板とも
透光性を有する基板とする。
【０２２７】
なお、図２７〜図３０では、表示素子として発光素子を用いる例を示したが本発明は特に
限定されない。例えば、液晶表示素子を用いることもできるし、電気泳動素子を用いるこ
とも可能である。図３１に液晶表示素子を用いた液晶表示装置の例を示し、図３２に電気
泳動素子を用いて電子ペーパーの例を示す。なお、表示素子以外の構成は、図２７〜図３
０で示したものと同様であるため、説明は割愛する。
【０２２８】
図３１では、発光素子７２２０の代わりに、液晶表示素子を用いていた液晶表示装置７３
５０を示している。図３１では、アンテナ回路７１００、メモリ回路７２００、ロジック
回路７３００上には絶縁層７２２２が形成され、画素回路７４００ではスペーサーが設け
られる。スペーサーは、絶縁層７２２２と同じ材料を用いて同時に形成してもよい。
【０２２９】
次に、導電層７３５１上に配向膜７３５３を形成した後、液晶材料７３５４を表示部が設
けられる画素回路７４００の領域に滴下し、対向電極７３５２が設けられた対向基板７３
２４を貼り合わせて圧着する。対向基板７３２４は、透明導電層からなる対向電極７３５
２と、ラビング処理が施された配向膜７３５５が形成されている。なお、これらに加えて
、カラーフィルタ等が形成されていてもよい。また、偏光板を対向基板７３２４の対向電
極７３５２が形成されている面の反対側の面に貼り合わせておく。導電層７３５１、対向
電極７３５２は、発光素子７２２０の第１の電極７２０９及び第２の電極７２１４と同様
の材料を用いて形成することができる。なお、反射型液晶表示装置とする場合は、導電層
７３５１としては遮光性を有する導電材料を用いて反射電極を形成する。対向基板７３２
４は、ガラス基板、石英基板またはプラスチック等の透光性を有する基板を用いることが
できる。
【０２３０】
図３２では、発光素子７２２０の代わりに、透明な液体と、正に帯電した白い微粒子と負
に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセル７
５５２を用いた電子ペーパー７５５０を示している。当該マイクロカプセル７５５２は、
導電層７５５１と導電層７５５４によって、電場が与えられると、白い微粒子と、黒い微
粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示
素子が電気泳動表示素子である。電気泳動表示素子は、液晶表示素子に比べて反射率が高
いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識
することが可能である。また、表示部に電源が供給されない場合であっても、一度表示し
た像を保持することが可能である。
【０２３１】
なお、図２７〜図３２では、アンテナとして機能する導電層７２０８を導電層７２０３
と電気的に接続するように作り込んで形成した例を示したが、本発明は特に限定されない
。例えば、別途アンテナとして機能する導電層が形成された基板を貼り合わせることによ
って設けてもよい。例えば、図３３（Ａ）に示すように、導電層７２０３上にバンプとし
て機能する導電層７６０２を設け、当該導電層７６０２とアンテナとして機能する導電層
７６０４とが電気的に接続されるように貼り合わせる。なお、アンテナとして機能する導
電層７６０４は、あらかじめ基板７６１０上に設けられている。アンテナとして機能する
導電層７６０４は、前述の導電層７２０８と同様に形成すればよい。また、基板７６１０
も、前述の対向基板７２２４と同様の基板を用いればよい。
【０２３２】
また、導電層７２０３とアンテナとして機能する導電層７６０４は、接着性を有する樹
脂７６０８中に含まれた導電性粒子７６０６によって電気的に接続されている。なお、図
３３（Ａ）は、メモリ回路７２００を省略している。
【０２３３】
他にも、図３３（Ｂ）に示すように、アンテナとして機能する導電層７６５４を対向基
板７６７４に設けた後に、貼り合わせてもよい。この場合、対向基板７６７４にアンテナ
として機能する導電層７６５４が設けられいる。また、図３３（Ａ）と同様に、導電層７
２０３上にバンプとして機能する導電層７６５２を設け、当該導電層７６５２とアンテナ
として機能する導電層７６５４とが電気的に接続されるように貼り合わせている。また、
導電層７２０３とアンテナとして機能する導電層７６５４は、接着性を有する樹脂７６５
８中に含まれた導電性粒子７６５６によって電気的に接続されている。
【０２３４】
また、薄膜トランジスタ等の素子を一旦ガラス基板、石英基板等の支持基板上に形成し
た後に、当該耐熱性を有する基板から剥離してプラスチック等の可撓性を有する基板上に
転置してもよい。支持基板は、耐熱性を有する基板であることが好ましい。薄膜トランジ
スタ等の素子を転置する場合には、最初に薄膜トランジスタ等を形成する耐熱性を有する
基板上に剥離層を設けておく。薄膜トランジスタ等の素子は剥離層上に形成する。剥離層
としては、金属層、金属酸化物層、又は金属層及び金属酸化物層の積層構造等を用いるこ
とができる。例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タン
タル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（
Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、
オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素またはこれらの元素を主成
分とする合金材料若しくは化合物材料からなる層や、これらの金属元素の酸化物層を単層
構造又は積層構造で用いる。
【０２３５】
耐熱性を有する基板上に薄膜トランジスタ、表示素子等の所望の素子を形成した後、支
持基板から素子を有する層を剥離する。例えば、レーザビーム（例えば、ＵＶ光）を照射
することによって素子が形成された領域を避けた領域に開口部を形成した後、物理的な力
を用いて支持基板から素子を有する層を剥離することができる。また、支持基板から素子
を有する層を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層を選択的
に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体
又は液体を使用することができる。例えば、フッ化ハロゲンを含む気体として三フッ化塩
素（ＣｌＦ３）を使用する。そうすると、素子を有する層は、支持基板から剥離された状
態となる。なお、剥離層は、全て除去せず一部分を残存させてもよい。こうすることによ
って、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能
となる。また、剥離層の除去を行った後にも、支持基板上に素子を有する層を保持してお
くことが可能となる。また、素子を有する層が剥離された支持基板を再利用することによ
って、コストを削減することができる。
【０２３６】
次に、支持基板が剥離された面に可撓性を有する基板を貼り合わせて設ける。このように
剥離法を用いることで、可撓性を有する基板上に薄膜トランジスタ等の素子を設けること
が可能となる。なお、可撓性を有する基板としては、静電気等を防止する帯電防止対策を
施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィ
ルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な
材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィル
ムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可
能な材料を設けたフィルムであってもよい。帯電防止フィルムを用いることによって、商
品として取り扱う際に、外部からの静電気等によって薄膜トランジスタ等の素子に悪影響
が及ぶことを抑制することができる。
【０２３７】
以上により、無線信号電送を利用して所望の映像を表示させることができる表示装置を
得ることができる。なお、本実施例は、本明細書で示す他の実施の形態又は他の実施例と
適宜組み合わせることができる。
【実施例２】
【０２３８】
本実施例では、上記実施例とは異なるトランジスタの作製方法の一例について、図３４
、図３５を用いて説明する。具体的には、単結晶基板上にＭＯＳトランジスタを形成する
例について説明する。
【０２３９】
なお、本実施例では、無線信号を制御する回路や表示パネルを制御する駆動回路を構成
するトランジスタ部を代表的に示す。ここでは、Ｐチャネルトランジスタ及びＮチャネル
トランジスタの作製方法について説明する。
【０２４０】
まず、半導体基板２３００に素子を分離した領域２３０４、領域２３０６（以下、領域
２３０４、２３０６とも記す）を形成する（図３４（Ａ）参照）。半導体基板２３００に
設けられた領域２３０４、２３０６は、それぞれ絶縁層２３１２（フィールド酸化膜とも
いう）によって分離されている。また、ここでは、半導体基板２３００としてｎ型の導電
型を有する単結晶Ｓｉ基板を用い、半導体基板２３００の領域２３０６にｐウェル２３０
７を設けた例を示している。
【０２４１】
また、基板２３００は、半導体基板であれば特に限定されず用いることができる。例え
ば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、
ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）等を用いるこ
とができる。また、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍ
ｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  
Ｉｎｓｕｌａｔｏｒ）基板等を用いることもできる。
【０２４２】
素子分離領域２３０４、２３０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄ
ａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができ
る。
【０２４３】
また、半導体基板２３００の領域２３０６に形成されたｐウェル２３０７は、半導体基
板２３００にｐ型の導電型を有する不純物元素を選択的に導入することによって形成する
ことができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）や
ガリウム（Ｇａ）等を用いることができる。
【０２４４】
なお、本実施例では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用
いているため、領域２３０４には不純物元素の導入を行っていないが、ｎ型を示す不純物
元素を導入することにより領域２３０４にｎウェルを形成してもよい。ｎ型を示す不純物
元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型
を有する半導体基板を用いる場合には、領域２３０４にｎ型を示す不純物元素を導入して
ｎウェルを形成し、領域２３０６には不純物元素の導入を行わない構成としてもよい。
【０２４５】
次に、領域２３０４、２３０６を覆うように絶縁層２３３２、２３３４をそれぞれ形成
する（図３４（Ｂ）参照）。
【０２４６】
絶縁層２３３２、２３３４は、例えば、熱処理を行い半導体基板２３００に設けられた
領域２３０４、２３０６の表面を酸化させることにより酸化シリコン層で絶縁層２３３２
、２３３４を形成することができる。また、熱酸化法により酸化シリコン層を形成した後
に、窒化処理を行うことによって酸化シリコン層の表面を窒化させることにより、酸化シ
リコン層と酸素と窒素を有する膜（以下、酸窒化シリコン層ともいう）との積層構造で形
成してもよい。
【０２４７】
他にも、上述したように、プラズマ処理を用いて絶縁層２３３２、２３３４を形成して
もよい。例えば、半導体基板２３００に設けられた領域２３０４、２３０６の表面に高密
度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁層２３３２、２３３
４として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜を形成することが
できる。また、高密度プラズマ処理により領域２３０４、２３０６の表面に酸化処理を行
った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場
合、領域２３０４、２３０６の表面に接して酸化シリコン層が形成され、当該酸化シリコ
ン層上に酸窒化シリコン層が形成され、絶縁層２３３２、２３３４は酸化シリコン層と酸
窒化シリコン層とが積層された膜となる。また、熱酸化法により領域２３０４、２３０６
の表面に酸化シリコン層を形成した後に高密度プラズマ処理により酸化処理又は窒化処理
を行ってもよい。
【０２４８】
また、半導体基板２３００の領域２３０４、２３０６に形成された絶縁層２３３２、２
３３４は、後に完成するトランジスタにおいてゲート絶縁層として機能する。
【０２４９】
次に、領域２３０４、２３０６の上方に形成された絶縁層２３３２、２３３４を覆うよ
うに導電層を形成する（図３４（Ｃ）参照）。ここでは、導電層として、導電層２３３６
と導電層２３３８を順に積層して形成した例を示している。もちろん、導電層は、単層又
は３層以上の積層構造で形成してもよい。
【０２５０】
導電層２３３６、２３３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、
ニオブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若し
くは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形
成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代
表される半導体材料により形成することもできる。
【０２５１】
ここでは、導電層２３３６として窒化タンタルを用いて形成し、その上に導電層２３３
８としてタングステンを用いて積層構造で設ける。また、他にも、導電層２３３６として
、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い
、導電層２３３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を
用いることができる。
【０２５２】
次に、積層して設けられた導電層２３３６、２３３８を選択的にエッチングして除去す
ることによって、領域２３０４、２３０６の上方の一部に導電層２３３６、２３３８を残
存させ、それぞれゲート電極２３４０、２３４２を形成する（図３５（Ａ）参照）。
【０２５３】
次に、領域２３０４を覆うようにレジストマスク２３４８を選択的に形成し、当該レジ
ストマスク２３４８、ゲート電極２３４２をマスクとして領域２３０６に不純物元素を導
入することによって不純物領域を形成する（図３５（Ｂ）参照）。不純物元素としては、
ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元
素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素
としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることがで
きる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０２５４】
図３５（Ｂ）においては、不純物元素を導入することによって、領域２３０６にソース
領域又はドレイン領域を形成する不純物領域２３５２とチャネル形成領域２３５０が形成
される。
【０２５５】
次に、領域２３０６を覆うようにレジストマスク２３６６を選択的に形成し、当該レジ
ストマスク２３６６、ゲート電極２３４０をマスクとして領域２３０４に不純物元素を導
入することによって不純物領域を形成する（図３５（Ｃ）参照）。不純物元素としては、
ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元
素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素
としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることがで
きる。ここでは、図３５（Ｂ）で領域２３０６に導入した不純物元素と異なる導電型を有
する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域２３０４にソース
領域又はドレイン領域を形成する不純物領域２３７０とチャネル形成領域２３６８を形成
される。
【０２５６】
次に、絶縁層２３３２、２３３４、ゲート電極２３４０、２３４２を覆うように絶縁層
２３７２を形成し、当該絶縁層２３７２上に領域２３０４、２３０６にそれぞれ形成され
た不純物領域２３５２、２３７０と電気的に接続する導電層２３７４を形成する（図３５
（Ｄ）参照）。
【０２５７】
絶縁層２３７２は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化
シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコ
ン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁層やＤＬＣ（ダイヤモン
ドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニル
フェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロ
キサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料と
は、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素
（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（
例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いる
こともできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用
いてもよい。
【０２５８】
導電層２３７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タ
ングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル
（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネ
オジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元
素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウ
ムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料
、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含
む合金材料に相当する。導電層２３７４は、例えば、バリア膜とアルミニウムシリコン（
Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）
膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜と
は、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当
する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層２
３７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アル
ミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元
性の高い元素であるチタンからなるバリア膜を形成すると、結晶性半導体層上に薄い自然
酸化膜ができていたとしても、この自然酸化膜を還元し、結晶性半導体層と良好なコンタ
クトをとることができる。
【０２５９】
以上により、無線信号電送を利用して所望の映像を表示させることができる表示装置の
回路の一部を構成するトランジスタを得ることができる。なお、本実施例は、本明細書で
示す他の実施の形態又は他の実施例と適宜組み合わせることができる。
【０２６０】
また、本発明に係る表示装置を構成するトランジスタの構造は図示した構造に限定され
るものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のト
ランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細
化に伴う短チャネル効果を抑制することができるため好適である。
【実施例３】
【０２６１】
本実施例では、上記実施例とは異なるトランジスタの作製方法について、図３６〜図３
９を用いて説明する。具体的には、上記実施例２と異なる作製方法でＭＯＳトランジスタ
を形成する例について説明する。
【０２６２】
まず、基板２６００上に絶縁層を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉ
基板を基板２６００として用い、当該基板２６００上に絶縁層２６０２と絶縁層２６０４
を形成する（図３６（Ａ）参照）。例えば、基板２６００に熱処理を行うことにより絶縁
層２６０２として酸化シリコン（ＳｉＯｘ）を形成し、当該絶縁層２６０２上にＣＶＤ法
を用いて窒化シリコン（ＳｉＮｘ）を形成する。
【０２６３】
また、基板２６００は、半導体基板であれば特に限定されず用いることができる。例えば
、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、Ｉ
ｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法
またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）
法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用
いることができる。
【０２６４】
また、絶縁層２６０４は、絶縁層２６０２を形成した後に上述した高密度プラズマ処理に
より当該絶縁層２６０２を窒化することにより設けてもよい。なお、基板２６００上に設
ける絶縁層は単層又は３層以上の積層構造で設けてもよい。
【０２６５】
次に、絶縁層２６０４上に選択的にレジストマスク２６０６のパターンを形成し、当該レ
ジストマスク２６０６をマスクとして選択的にエッチングを行うことによって、基板２６
００に選択的に凹部２６０８を形成する（図３６（Ｂ）参照）。基板２６００、絶縁層２
６０２、２６０４のエッチングとしては、プラズマを利用したドライエッチングにより行
うことができる。
【０２６６】
次に、レジストマスク２６０６のパターンを除去した後、基板２６００に形成された凹部
２６０８を充填するように絶縁層２６１０を形成する（図３６（Ｃ）参照）。
【０２６７】
絶縁層２６１０は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコ
ン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯ
ｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ここでは、絶縁層２６１０として、
常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガス
を用いて酸化シリコン層を形成する。
【０２６８】
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏ
ｌｉｓｈｉｎｇ）処理を行うことによって、基板２６００の表面を露出させる。ここでは
、基板２６００の表面を露出させることにより、基板２６００の凹部２６０８に形成され
た絶縁層２６１１間に領域２６１２、領域２６１３が設けられる。なお、絶縁層２６１１
は、基板２６００の表面に形成された絶縁層２６１０が研削処理、研磨処理又はＣＭＰ処
理により除去されることにより得られたものである。続いて、ｐ型の導電型を有する不純
物元素を選択的に導入することによって、基板２６００の領域２６１３、２６１４にｐウ
ェル２６１５を形成する（図３７（Ａ）参照）。
【０２６９】
ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ
）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域２６１３
、２６１４に導入する。
【０２７０】
なお、本実施例では、基板２６００としてｎ型の導電型を有する半導体基板を用いている
ため、領域２６１２には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導
入することにより領域２６１２にｎウェルを形成してもよい。ｎ型を示す不純物元素とし
ては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０２７１】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２６１２にｎ型を示す不
純物元素を導入してｎウェルを形成し、領域２６１３には不純物元素の導入を行わない構
成としてもよい。
【０２７２】
次に、基板２６００の領域２６１２、２６１３の表面上に絶縁層２６３２、絶縁層２６３
４をそれぞれ形成する（図３７（Ｂ）参照）。
【０２７３】
絶縁層２６３２、２６３４は、例えば、熱処理を行い基板２６００に設けられた領域２６
１２、２６１３の表面を酸化させることにより酸化シリコン層で形成することができる。
また、絶縁層２６３２、２６３４は、熱酸化法により酸化シリコン層を形成した後に、窒
化処理を行うことによって酸化シリコン層の表面を窒化させることにより、酸窒化シリコ
ン層との積層構造で形成してもよい。
【０２７４】
他にも、上述したように、プラズマ処理を用いて絶縁層２６３２、２６３４を形成しても
よい。例えば、基板２６００に設けられた領域２６１２、２６１３の表面に、上述した高
密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁層２６３２、２６
３４として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜で形成すること
ができる。また、高密度プラズマ処理により領域２６１２、２６１３の表面に酸化処理を
行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この
場合、領域２６１２、２６１３の表面に接して酸化シリコン層が形成され、当該酸化シリ
コン層上に（酸窒化シリコン層）が形成され、絶縁層２６３２、２６３４は酸化シリコン
層と酸窒化シリコン層とが積層された膜となる。また、熱酸化法により領域２６１２、２
６１３の表面に酸化シリコン層を形成した後に高密度プラズマ処理により酸化処理又は窒
化処理を行ってもよい。
【０２７５】
なお、基板２６００の領域２６１２、２６１３に形成された絶縁層２６３２、２６３４は
、後に完成するトランジスタにおいてゲート絶縁層として機能する。
【０２７６】
次に、基板２６００に設けられた領域２６１２、２６１３の上方に形成された絶縁層２６
３２、２６３４を覆うように導電層を形成する（図３７（Ｃ）参照）。ここでは、導電層
として、導電層２６３６と導電層２６３８を順に積層して形成した例を示している。もち
ろん、導電層は、単層又は３層以上の積層構造で形成してもよい。
【０２７７】
導電層２６３６、２６３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（
Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニ
オブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは
化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成す
ることもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表さ
れる半導体材料により形成することもできる。
【０２７８】
ここでは、導電層２６３６として窒化タンタルを用いて形成し、その上に導電層２６３８
としてタングステンを用いて積層構造で設ける。また、他にも、導電層２６３６として、
窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は
積層膜を用い、導電層２６３８として、タングステン、タンタル、モリブデン、チタンか
ら選ばれた単層又は積層膜を用いることができる。
【０２７９】
次に、積層して設けられた導電層２６３６、２６３８を選択的にエッチングして除去する
ことによって、基板２６００の領域２６１２、２６１３の上方の一部に導電層２６３６、
２６３８を残存させ、それぞれゲート電極として機能する導電層２６４０、導電層２６４
２を形成する（図３８（Ａ）参照）。また、ここでは、基板２６００において、導電層２
６４０、２６４２と重ならない領域２６１２、２６１３の表面が露出するようにする。
【０２８０】
具体的には、基板２６００の領域２６１２において、導電層２６４０の下方に形成された
絶縁層２６３２のうち当該導電層２６４０と重ならない部分を選択的に除去し、導電層２
６４０と絶縁層２６３２の端部が概略一致するように形成する。また、基板２６００の領
域２６１３において、導電層２６４２の下方に形成された絶縁層２６３４のうち当該導電
層２６４２と重ならない部分を選択的に除去し、導電層２６４２と絶縁層２６３４の端部
が概略一致するように形成する。
【０２８１】
この場合、導電層２６４０、２６４２の形成と同時に重ならない部分の絶縁層等を除去し
てもよいし、導電層２６４０、２６４２を形成後残存したレジストマスク又は当該導電層
２６４０、２６４２をマスクとして重ならない部分の絶縁層等を除去してもよい。
【０２８２】
次に、基板２６００の領域２６１２、２６１３に不純物元素を選択的に導入し、不純物領
域２６４８、不純物領域２６５０を形成する（図３８（Ｂ）参照）。ここでは、領域２６
１３に導電層２６４２をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入
して不純物領域２６５０を形成し、領域２６１２に導電層２６４０をマスクとしてｐ型を
付与する低濃度の不純物元素を選択的に導入して不純物領域２６４８を形成する。ｎ型を
付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型
を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ
）等を用いることができる。ここで形成される不純物領域２６４８、２６５０の一部は、
後に形成されるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を構成する。
【０２８３】
次に、導電層２６４０、２６４２の側面に接する絶縁層２６５４を形成する。絶縁層２６
５４は、サイドウォールともいわれる。絶縁層２６５４は、プラズマＣＶＤ法やスパッタ
リング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む
膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶
縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層
２６４０、２６４２の側面に接するように形成することができる。なお、絶縁層２６５４
は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング
用のマスクとして用いる。また、ここでは、絶縁層２６５４は、導電層２６４０、２６４
２の下方に形成された絶縁層の側面にも接するように形成されている。
【０２８４】
続いて、当該絶縁層２６５４、導電層２６４０、２６４２をマスクとして基板２６００の
領域２６１２、２６１３に不純物元素を導入することによって、ソース領域又はドレイン
領域として機能する不純物領域を形成する（図３８（Ｃ）参照）。ここでは、基板２６０
０の領域２６１３に絶縁層２６５４と導電層２６４２をマスクとして高濃度のｎ型を付与
する不純物元素を導入し、領域２６１２に絶縁層２６５４と導電層２６４０をマスクとし
て高濃度のｐ型を付与する不純物元素を導入する。
【０２８５】
その結果、基板２６００の領域２６１２には、ソース領域又はドレイン領域を形成する不
純物領域２６５８と、ＬＤＤ領域を形成する低濃度不純物領域２６６０と、チャネル形成
領域２６５６が形成される。また、基板２６００の領域２６１３には、ソース領域又はド
レイン領域を形成する不純物領域２６６４と、ＬＤＤ領域を形成する低濃度不純物領域２
６６６と、チャネル形成領域２６６２が形成される。
【０２８６】
なお、本実施例では、導電層２６４０、２６４２と重ならない基板２６００の領域２６１
２、２６１３を露出させた状態で不純物元素の導入を行っている。従って、基板２６００
の領域２６１２、２６１３にそれぞれ形成されるチャネル形成領域２６５６、チャネル形
成領域２６６２は導電層２６４０、２６４２と自己整合的に形成することができる。
【０２８７】
次に、基板２６００の領域２６１２、２６１３上に設けられた絶縁層や導電層等を覆うよ
うに絶縁層２６７７を形成し、当該絶縁層２６７７に開口部２６７８を形成する（図３９
（Ａ）参照）。
【０２８８】
絶縁層２６７７は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シ
リコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン
（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁層やＤＬＣ（ダイヤモンド
ライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフ
ェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキ
サン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは
、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（
Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例
えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いるこ
ともできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用い
てもよい。
【０２８９】
次に、ＣＶＤ法を用いて開口部２６７８に導電層２６８０を形成し、当該導電層２６８０
と電気的に接続するように絶縁層２６７７上に導電層２６８２ａ、導電層２６８２ｂ、導
電層２６８２ｃ、導電層２６８２ｄを選択的に形成する（図３９（Ｂ）参照）。
【０２９０】
導電層２６８０、２６８２ａ〜２６８２ｄは、ＣＶＤ法やスパッタリング法等により、ア
ルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブ
デン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）
、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択され
た元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層
で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分
としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコ
ンの一方又は両方とを含む合金材料に相当する。導電層２６８０、２６８２ａ〜２６８２
ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造
、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア
膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブ
デン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシ
リコンは抵抗値が低く、安価であるため、導電層を形成する材料として最適である。また
、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの
発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を
形成すると、結晶性半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜
を還元し、結晶性半導体層と良好なコンタクトをとることができる。ここでは、導電層２
６８０はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することがで
きる。
【０２９１】
以上により、無線信号電送を利用して所望の映像を表示させることができる表示装置の
回路の一部を構成するトランジスタを得ることができる。なお、本実施例は、本明細書で
示す他の実施の形態又は他の実施例と適宜組み合わせることができる。
【０２９２】
なお本発明の半導体装置を構成するトランジスタの構造は図示した構造に限定されるもの
ではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジ
スタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴
う短チャネル効果を抑制することができるため好適である。
【実施例４】
【０２９３】
本実施例では、メモリ回路がフラッシュメモリの場合の一例について、図を用いて説明す
る。ここでは、メモリ回路に設けられるメモリトランジスタを説明する。
【０２９４】
本実施例で示すメモリトランジスタは、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）と類似の
構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられて
いる。この電荷蓄積領域は絶縁層上に形成され、周囲と絶縁分離されていることから浮遊
ゲート電極とも呼ばれる。浮遊ゲート電極上には、絶縁層を介して制御ゲート電極を備え
ている。
【０２９５】
上記のような構造を有するメモリトランジスタは、制御ゲート電極に印加する電圧によ
り、浮遊ゲート電極に電荷を蓄積させ、また放出させる動作が行われる。すなわち浮遊ゲ
ート電極に保持させる電荷の出し入れにより、データを記憶する仕組みになっている。浮
遊ゲート電極への電荷の注入や引き抜きは、チャネル形成領域が形成される半導体膜と、
制御ゲート電極の間に高電圧を印加する。このときチャネル形成領域上の絶縁層には、フ
ァウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）型（Ｆ−Ｎ型）トンネル電
流（ＮＡＮＤ型）や、熱電子（ＮＯＲ型）が流れると言われている。チャネル形成領域上
に設けられる絶縁層は、トンネル絶縁層とも呼ばれている。
【０２９６】
まず、図４０（Ａ）に示すように、基板５００上に下地膜となる絶縁層５０７を形成す
る。絶縁層５０７上に、上記実施例１と同様の結晶化方法を用いて、島状の半導体層５１
０を形成する。
【０２９７】
図４０（Ｂ）に示すように、半導体層５１０上に第１の絶縁層５１１を形成する。第１
の絶縁層５１１は、ＣＶＤ法やスパッタ法、又はそれらの成膜方法にＡＬＤ法を組み合わ
せた方法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）
（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用い
て、単層構造又は積層構造で形成する。
【０２９８】
次に、第１の絶縁層５１１に対して高密度プラズマ処理を行い、第２の絶縁層５１２を
形成する。第２の絶縁層５１２上に電荷蓄積層５１３を形成する。第２の絶縁層５１２は
トンネル絶縁層として機能し、電荷蓄積層５１３は浮遊ゲート電極として機能する。
【０２９９】
なお、第１の絶縁層５１１に高密度プラズマ処理をせず、そのままトンネル絶縁層として
機能させてもよい。または、第１の絶縁層５１１を、半導体層５１０を高密度プラズマ処
理することで形成してもよい。高密度プラズマ処理は、上記実施例１と同様の処理を行え
ばよい。
【０３００】
第１の絶縁層５１１に対して高密度プラズマ処理することにより形成された第２の絶縁
層５１２は、メモリトランジスタのトンネル絶縁層として機能する。従って、第２の絶縁
層５１２が薄いほどトンネル電流が流れやすくなる。また、第２の絶縁層５１２が薄いほ
ど、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となる。
【０３０１】
一般的に、半導体層上に絶縁層を薄く形成する方法として熱酸化法があるが、基板５０
０に、ガラス基板のような歪み点が７００℃未満の基板を用いる場合には、半導体層を熱
酸化して、トンネル絶縁層を形成することは非常に困難である。また、ＣＶＤ法やスパッ
タ法により形成した絶縁層は、膜の内部に欠陥を含んでいるため耐圧が十分でない。さら
に、ＣＶＤ法やスパッタ法により膜厚の薄い絶縁層を形成した場合には絶縁耐圧が低く、
かつピンホール等の欠陥が生じやすい問題がある。したがって、ＣＶＤ法やスパッタ法に
より形成した第１の絶縁層５１１をそのままトンネル絶縁層として用いると、不良が生じ
る場合がある。
【０３０２】
そこで、本実施例で示すように、第１の絶縁層５１１を高密度プラズマ処理して第２の
絶縁層５１２を形成することで、ＣＶＤ法やスパッタ法等により形成した絶縁層よりも緻
密で高耐圧な絶縁層を形成することができる。また、第１の絶縁層５１１形成時に半導体
層５１０の端部を十分に被覆できなかった場合でも、高密度プラズマ処理することで、半
導体層を十分に被覆する第２の絶縁層５１２を形成することができる。
【０３０３】
本実施例のメモリトランジスタは、トンネル絶縁層を介して電子を注入することによっ
て情報を記憶する。このとき、トンネル絶縁層に電子トラップの要因となる水素が存在す
ると、書き込みおよび消去を繰り返すうちに電圧が変動してしまい、メモリが劣化する原
因となる。したがって、電子トラップの要因となるトンネル絶縁層中の水素含有量は少な
い方が好ましい。第１の絶縁層５１１を高密度プラズマ処理して第２の絶縁層５１２を形
成することで、ＣＶＤ法やスパッタ法等により形成した絶縁層より膜中の水素含有量を低
減することができる。
【０３０４】
以上のように、チャネル形成領域が形成される半導体層上に、高密度プラズマ処理を利
用してトンネル絶縁層を形成することで、高速動作可能なメモリトランジスタを形成する
ことができる。
【０３０５】
電荷蓄積層５１３は、単層構造または２層以上の積層構造で形成することができる。例
えば、電荷蓄積層５１３を構成する層は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）など
の半導体材料、シリコンを主成分とする化合物、タングステン（Ｗ）、チタン（Ｔｉ）、
タンタル（Ｔａ）、モリブデン（Ｍｏ）等から選ばれた金属、これら金属を主成分とする
合金、およびこれら金属を主成分とする金属化合物（金属窒化物、金属酸化物等）から選
ばれた材料を用いて形成することができる。
【０３０６】
例えば、シリコンを主成分とする化合物として、窒化シリコン、窒化酸化シリコン、炭
化シリコン、およびシリサイド（タングステンシリサイド、チタンシリサイド、ニッケル
シリサイド）などがある。半導体材料として、ｎ型またはｐ型のシリコン、およびゲルマ
ニウムを１０原子％未満の濃度で含むシリコンゲルマニウムなどがある。金属の化合物と
して、窒化タンタル、酸化タンタル、窒化タングステン、窒化チタン、酸化チタンおよび
酸化スズなどがある。また、シリコンを用いる場合は、リンやボロンなどの導電性を付与
する不純物を添加してもよい。
【０３０７】
図４０（Ｄ）に示すように、電荷蓄積層５１３上に第３の絶縁層５１４を形成する。第
３の絶縁層５１４は、酸化シリコン、酸化窒化シリコン等のシリコンを主成分とする絶縁
材料、または、酸化アルミニウム（ＡｌｘＯｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハ
フニウム（ＨｆＯｘ）等の金属酸化物で形成する。これらの膜は、ＣＶＤ法やスパッタ法
、又はそれらの成膜方法とＡＬＤ法を組み合わせた方法等を用いて形成する。
【０３０８】
第１の絶縁層５１１の高密度プラズマ処理と同様に、第３の絶縁層５１４に対して高密
度プラズマ処理を行う。図４１（Ａ）に示すように、第３の絶縁層５１４に対して高密度
プラズマ処理を行うことにより第４の絶縁層５１５を形成する。次に、第４の絶縁層５１
５上に導電層５１６、導電層５１７を順に積層する。なお、第３の絶縁層５１４に高密度
プラズマ処理をせず、そのまま用いてもよい。
【０３０９】
導電層５１６、５１７は、ゲート電極（制御ゲート電極）を構成する導電層である。２
層の導電層でゲート電極を形成する例を示したが、単層でも３層以上でもよい。制御ゲー
ト電極を構成する導電層は、ｎ型またはｐ型のシリコン、タンタル（Ｔａ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、
クロム（Ｃｒ）、ニオブ（Ｎｂ）等の金属、これらの金属を主成分とする合金、およびこ
れら金属を主成分とする金属化合物（金属窒化物、金属酸化物等）から選択された材料で
形成することができる。
【０３１０】
導電層５１６、５１７を選択的にエッチングし、図４１（Ｂ）に示すように、半導体層
５１０上にゲート電極５２０を形成する。さらに、ゲート電極５２０をマスクにして、第
４の絶縁層５１５および電荷蓄積層５１３をエッチングする。その結果、ゲート電極５２
０、第４の絶縁層５１５、電荷蓄積層５１３の側面が概略一致するように形成される。電
荷蓄積層５１３は浮遊ゲート電極として機能し、第４の絶縁層５１５はコントロール絶縁
層として機能し、ゲート電極５２０は制御ゲート電極として機能する。
【０３１１】
次に、ゲート電極５２０をマスクとして、ｎ型またはｐ型を付与する低濃度の不純物元
素を添加し、一対の低濃度不純物領域を形成する。ｎ型を付与する不純物元素にはリン（
Ｐ）やヒ素（Ａｓ）等を用い、ｐ型を示す不純物元素にはボロン（Ｂ）等を用いることが
できる。ここで形成される低濃度不純物領域の一部は、ＬＤＤ領域を形成する。
【０３１２】
次に、ゲート電極５２０、第４の絶縁層５１５および電荷蓄積層５１３の側面に接する
絶縁層５１８を形成する。絶縁層５１８は、サイドウォールともいわれる。絶縁層５１８
は、第２の絶縁層５１２とゲート電極５２０とを覆うように絶縁層を形成した後に、垂直
方向を主体とした異方性エッチングにより選択的にエッチングして形成することができる
。絶縁層５１８は、ＣＶＤ法やスパッタ法により、酸化シリコン、酸化窒化シリコン等の
材料を用いた単層構造又は積層構造で形成することができる。なお、絶縁層５１８は、Ｌ
ＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマ
スクとして用いる。
【０３１３】
次に、ゲート電極５２０及び絶縁層５１８をマスクとして、ｎ型またはｐ型を付与する
高濃度の不純物元素を添加して、ソース領域又はドレイン領域として機能する不純物領域
５２２を形成する。ｎ型を付与する不純物元素にはリン（Ｐ）やヒ素（Ａｓ）等を用い、
ｐ型を示す不純物元素にはボロン（Ｂ）等を用いることができる。以上で、半導体層５１
０に、ソース領域又はドレイン領域を形成する不純物領域５２２と、ＬＤＤ領域を形成す
る低濃度不純物領域５２１と、チャネル形成領域５２３が形成されるなお、チャネル形成
領域５２３は、絶縁層等を介してゲート電極５２０と略重なる位置に形成される。ＬＤＤ
領域として機能する低濃度不純物領域５２１は、第２の絶縁層５１２を介して絶縁層５１
８と略重なる位置に形成される。なお、ｎ型またはｐ型を付与する不純物元素を添加した
後、この不純物元素を活性化する熱処理を行うことが好ましい（図４１（Ｃ）参照）
【０３１４】
図４１（Ｄ）に示すように、ゲート電極５２０等を覆うように第５の絶縁層５２４を形
成する。第５の絶縁層５２４および第２の絶縁層５１２に、不純物領域５２２に達する開
口を形成する。第５の絶縁層５２４上に、不純物領域５２２に電気的に接続される導電層
５２５を形成する。
【０３１５】
以上の工程で、半導体素子であるメモリトランジスタを作製することができる。なお、
本実施例で示したメモリトランジスタの構造は一例であり、他の構造のメモリトランジス
タを用いることも可能である。また、本実施例は、本明細書で示す他の実施の形態又は他
の実施例と適宜組み合わせることができる。
【実施例５】
【０３１６】
本発明に係る表示装置及び表示システムは、様々な電子機器に適用することができる。
具体的には、表示部を有する電子機器に適用することができる。そのような電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム
、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、
携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記
録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓ
ｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）など
が挙げられる。
【０３１７】
図２５（Ａ）はディスプレイであり、筐体２６００１、支持台２６００２、表示部２６
００３、スピーカー部２６００４、ビデオ入力端子２６００５等を含む。本発明の表示装
置は、表示部２６００３や筐体２６００１等に組み込むことができる。なお、ディスプレ
イは、パーソナルコンピュータ用、広告表示用などの全ての情報表示用表示装置が含まれ
る。本発明の表示装置を組み込むことで、無線信号の伝送により、予め記録させた映像信
号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の短縮化を
図ることができる。
【０３１８】
図２５（Ｂ）はカメラであり、本体２６１０１、表示部２６１０２、受像部２６１０３
、操作キー２６１０４、外部接続ポート２６１０５、シャッター２６１０６等を含む。本
発明の表示装置は、表示部２６１０２や本体２６１０１等に組み込むことができる。本発
明の表示装置を組み込むことで、無線信号の伝送により、予め記録させた映像信号に基づ
く映像（ここでは撮影データを含む）を表示させることができるため、低消費電力化並び
に処理時間の短縮化を図ることができる。
【０３１９】
図２５（Ｃ）はコンピュータであり、本体２６２０１、筐体２６２０２、表示部２６２
０３、キーボード２６２０４、外部接続ポート２６２０５、ポインティングマウス２６２
０６等を含む。本発明の表示装置は、表示部２６２０３や本体２６２０１等に組み込むこ
とができる。本発明の表示装置を組み込むことで、無線信号の伝送により、予め記録させ
た映像信号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の
短縮化を図ることができる。
【０３２０】
図２５（Ｄ）はモバイルコンピュータであり、本体２６３０１、表示部２６３０２、ス
イッチ２６３０３、操作キー２６３０４、赤外線ポート２６３０５等を含む。本発明の表
示装置は、表示部２６３０２や本体２６３０１等に組み込むことができる。本発明の表示
装置を組み込むことで、無線信号の伝送により、予め記録させた映像信号に基づく映像を
表示させることができるため、低消費電力化並びに処理時間の短縮化を図ることができる
。
【０３２１】
図２５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２６４０１、筐体２６４０２、表示部Ａ２６４０３、表示部Ｂ２６４０４、
記録媒体（ＤＶＤ等）読み込み部２６４０５、操作キー２６４０６、スピーカー部２６４
０７等を含む。表示部Ａ２６４０３は主として画像情報を表示し、表示部Ｂ２６４０４は
主として文字情報を表示することができる。本発明の表示装置は、表示部Ａ２６４０３、
表示部Ｂ２６４０４、本体２６４０１等に組み込むことができる。本発明の表示装置を組
み込むことで、無線信号の伝送により、予め記録させた映像信号に基づく映像を表示させ
ることができるため、低消費電力化並びに処理時間の短縮化を図ることができる。
【０３２２】
図２５（Ｆ）はゴーグル型ディスプレイであり、本体２６５０１、表示部２６５０２、
アーム部２６５０３を含む。本発明の表示装置は、本体２６５０１、表示部２６５０２等
に組み込むことができる。本発明の表示装置を組み込むことで、無線信号の伝送により、
予め記録させた映像信号に基づく映像を表示させることができるため、低消費電力化並び
に処理時間の短縮化を図ることができる。
【０３２３】
図２５（Ｇ）はビデオカメラであり、本体２６６０１、表示部２６６０２、筐体２６６
０３、外部接続ポート２６６０４、リモコン受信部２６６０５、受像部２６６０６、バッ
テリー２６６０７、音声入力部２６６０８、操作キー２６６０９等を含む。本発明の表示
装置は、本体２６６０１、表示部２６６０２、バッテリー２６６０７等に適用することが
できる。本発明の表示装置を適用することで、無線信号の伝送により、予め記録させた映
像信号に基づく映像を表示させることができるため、低消費電力化並びに処理時間の短縮
化を図ることができる。
【０３２４】
図２５（Ｈ）は携帯電話機であり、本体２６７０１、筐体２６７０２、表示部２６７０
３、音声入力部２６７０４、音声出力部２６７０５、操作キー２６７０６、外部接続ポー
ト２６７０７、アンテナ２６７０８等を含む。本発明の表示装置は、本体２６７０１、表
示部２６７０３等に組み込むことができる。本発明の表示装置を組み込むことで、無線信
号の伝送により、予め格納させた所望の画像データを表示させることができるため、低消
費電力化並びに処理時間の短縮化を図ることができる。
【０３２５】
このように本発明は、あらゆる電子機器に適用することが可能である。
【０３２６】
また図２６（Ａ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を
示す。筐体２７０１、表示部２７０２、操作キー２７０５、スピーカー部２７０３等で構
成されるディスプレイ２７１０には本発明の表示装置が組み込まれている。外部装置２７
０４には本発明に係る無線通信装置が組み込まれている。外部装置２７０４に組み込まれ
た無線通信装置と、ディスプレイ２７１０に組み込まれた表示装置と、は、本発明に係る
表示システムを構成している。具体的には、外部装置２７０４に設けられたアンテナ２７
０６Ｂと、ディスプレイ２７１０に設けられたアンテナ２７０６Ａとの間で無線信号が送
受信される。ディスプレイ２７１０に設けられたアンテナ２７０６Ａで受信した無線信号
により、予めディスプレイ２７１０に記録された映像信号に基づく映像を、を表示部２７
０２に表示させることが可能である。また、ディスプレイ２７１０に無線信号により充電
を行うことができるバッテリーを搭載する場合は、アンテナ２７０６Ａ及びアンテナ２７
０６Ｂで送受信される無線信号により、バッテリーを充電することが可能である。
【０３２７】
なお、本実施例は、本明細書で示す他の実施の形態又は他の実施例と適宜組み合わせるこ
とができる。
【符号の説明】
【０３２８】
１０１    リーダ／ライタ
１０２    表示装置
１０３    アンテナ回路
１０４    電源生成部
１０５    信号処理部
１０６    表示部
１０８    信号処理部
２０１    整流回路
２０２    保持容量
２０３    定電圧回路
３０１    復調回路
３０２    アンプ
３０３    論理回路
３０４    メモリコントローラ
３０５    ディスプレイコントローラ
３０６    メモリ回路
４０１    画素回路
４０２    信号線駆動回路
４０３    走査線駆動回路
５００    基板
５０１    第１のアンプ
５０２    第１の論理回路
５０３    第２の論理回路
５０４    第２のアンプ
５０５    変調回路
５０７    絶縁層
５１０    半導体層
５１１    第１の絶縁層
５１２    第２の絶縁層
５１３    電荷蓄積層
５１４    第３の絶縁層
５１５    第４の絶縁層
５１６    導電層
５１７    導電層
５１８    絶縁層
５２０    ゲート電極
５２１    低濃度不純物領域
５２２    不純物領域
５２３    チャネル形成領域
５２４    第６の絶縁層
５２５    導電層
６０１    リーダ／ライタ
６０２    表示装置
６０５    信号処理部
７０１    第１のメモリ回路
７０２    第２のメモリ回路
７０３    第３のメモリ回路
８０１    第１のアンテナ回路
８０１    電源生成部
８０２    第２のアンテナ回路
２４０１    受信部
９０２    送信部
９０３    制御部
９０４    インターフェイス部
９０５    アンテナ回路
９０６    上位装置
９０７    アンテナ
９０８    共振容量
１００１    第１のメモリ回路
１００２    第２のメモリ回路
１００３    第３のメモリ回路
１１０１    基準クロック発生回路
１１０２    可変分周回路
１１０３    水平クロック発生回路
１１０４    垂直クロック発生回路
１２０１    メモリＲ／Ｗ回路
１２０２    基準発振回路
１２０３    可変分周回路
１３０１    第１のアンテナ回路
１３０２    第２のアンテナ回路
１４０１    信号線
１４０２    走査線
１４０３    電源線
１４０４    トランジスタ
１４０５    トランジスタ
１４０６    容量素子
１４０７    表示素子
１５０１    アンテナ
１５０２    共振容量
１６０１    符号検出回路
１６０２    符号化回路
１７０１    基板
１７０２    スパイラルアンテナ
１７０３    ダイポールアンテナ
１８０１    整流回路
１８０２    定電圧回路
１８０３    充電制御回路
１８０４    充放電管理回路
１８０５    バッテリー
１８０６    放電制御回路
１９０２    表示装置
１９０４    電源生成部
１９０５    信号処理部
２１０１    スイッチ回路
２２０１    記憶素子
２２０２    ワード線
２２０３    ビット線
２２０４    スイッチ
２３００    基板
２３０１    トランジスタ
２３０２    高電位側電源線
２３０３    低電位側電源線
２３０４    領域
２３０６    領域
２３０７    ｐウェル
２３１２    絶縁層
２３３２    絶縁層
２３３６    導電層
２３３８    導電層
２３４０    ゲート電極
２３４２    ゲート電極
２３４８    レジストマスク
２３５０    チャネル形成領域
２３５２    不純物領域
２３６６    レジストマスク
２３６８    チャネル形成領域
２３７０    不純物領域
２３７２    絶縁層
２３７４    導電層
２４０１    受信部
２４０２    アンテナ回路
２４０３    アンテナ
２４０４    共振容量
２６００    基板
２７０１    筐体
２６０２    絶縁層
２７０３    スピーカー部
２６０４    絶縁層
２７０５    操作キー
２６０６    レジストマスク
２７０２    表示部
２６０８    凹部
２７０４    外部装置
２６１０    絶縁層
２７１０    ディスプレイ
２６１１    絶縁層
２６１２    領域
２６１３    領域
２６１５    ｐウェル
２６３２    絶縁層
２６３４    絶縁層
２６３６    導電層
２６３８    導電層
２６４０    導電層
２６４２    導電層
２６４８    不純物領域
２６５０    不純物領域
２６５４    絶縁層
２６５６    チャネル形成領域
２６５８    不純物領域
２６６０    低濃度不純物領域
２６６２    チャネル形成領域
２６６４    不純物領域
２６６６    低濃度不純物領域
２６７７    絶縁層
２６７８    開口部
２６８０    導電層
７０００    基板
７００２    絶縁層
７００４    半導体層
７００６    半導体層
７００８    半導体層
７０１０    半導体層
７０１２    半導体層
７０１２    絶縁層
７０３０    絶縁層
７０３２    導電層
７０３４    導電層
７０３６    ゲート電極
７０３８    ゲート電極
７０４２    ゲート電極
７０４４    ゲート電極
７０４６    ゲート電極
７０４８    不純物領域
７０５０    不純物領域
７０５２    不純物領域
７０５４    不純物領域
７０５６    不純物領域
７０５８    絶縁層
７０６０    絶縁層
７０６２    絶縁層
７０６４    絶縁層
７０６６    絶縁層
７０６８    不純物領域
７０７０    低濃度不純物領域
７０７２    チャネル形成領域
７０７４    不純物領域
７０７６    低濃度不純物領域
７０７８    チャネル形成領域
７０８０    不純物領域
７０８２    低濃度不純物領域
７０８４    チャネル形成領域
７１００    アンテナ回路
７１０４    導電層
７１０６    導電層
７１０８    導電層
７１１０    導電層
７１２０    トランジスタ
７１３０    トランジスタ
７１４０    ＣＭＯＳトランジスタ
７１５０    トランジスタ
７２００    メモリ回路
７２０２    絶縁層
７２０３    導電層
７２０６    導電層
７２０８    導電層
７２０９    第１の電極
７２１０    隔壁層
７２１２    層
７２１４    第２の電極
７２２０    発光素子
７２２２    絶縁層
７２２４    対向基板
７３００    ロジック回路
７３２４    対向基板
７３５０    液晶表示装置
７３５１    導電層
７３５２    対向電極
７３５３    配向膜
７３５４    液晶材料
７３５５    配向膜
７４００    画素回路
７５００    表示装置
７５５０    電子ペーパー
７５５１    導電層
７５５２    マイクロカプセル
７５５４    導電層
７６０２    導電層
７６０４    導電層
７６０６    導電性粒子
７６０８    樹脂
７６１０    基板
７６５２    導電層
７６５２    層
７６５４    導電層
７６５６    導電性粒子
７６５８    樹脂
７６７４    対向基板
１２０４ａ    メモリＩＤカウンタ
１２０４ｂ    ｘカウンタ
１２０４ｃ    ｙカウンタ
１２０４ｃ    ｙデコーダ
１２０５ａ    メモリＩＤデコーダ
１２０５ｂ    ｘデコーダ
１２０５ｃ    ｙデコーダ
２６００１    筐体
２６００２    支持台
２６００３    表示部
２６００４    スピーカー部
２６００５    ビデオ入力端子
２７０６Ａ    アンテナ
２７０６Ｂ    アンテナ
２６１０１    本体
２６１０２    表示部
２６１０３    受像部
２６１０４    操作キー
２６１０５    外部接続ポート
２６１０６    シャッター
２６２０１    本体
２６２０２    筐体
２６２０２    表示部
２６２０３    表示部
２６２０３    筐体
２６２０４    キーボード
２６２０４    外部接続ポート
２６２０５    外部接続ポート
２６２０５    リモコン受信部
２６２０６    ポインティングマウス
２６２０６    受像部
２６２０７    バッテリー
２６２０８    音声入力部
２６２０９    操作キー
２６３０１    本体
２６３０２    表示部
２６３０３    スイッチ
２６３０４    操作キー
２６３０５    赤外線ポート
２６４０１    本体
２６４０２    筐体
２６４０３    表示部Ａ
２６４０４    表示部Ｂ
２６４０５    部
２６４０６    操作キー
２６４０７    スピーカー部
２６５０１    本体
２６５０２    表示部
２６５０３    アーム部
２６７０１    本体
２６７０２    筐体
２６７０３    表示部
２６７０４    音声入力部
２６７０５    音声出力部
２６７０６    操作キー
２６７０７    外部接続ポート
２６７０８    アンテナ
２６８２ａ    導電層
２６８２ｂ    導電層
２６８２ｃ    導電層
２６８２ｄ    導電層
【図１】
2014112253.tif 000003
【図２】
2014112253.tif 000004
【図３】
2014112253.tif 000005
【図４】
2014112253.tif 000006
【図５】
2014112253.tif 000007
【図６】
2014112253.tif 000008
【図７】
2014112253.tif 000009
【図８】
2014112253.tif 000010
【図９】
2014112253.tif 000011
【図１０】
2014112253.tif 000012
【図１１】
2014112253.tif 000013
【図１２】
2014112253.tif 000014
【図１３】
2014112253.tif 000015
【図１４】
2014112253.tif 000016
【図１５】
2014112253.tif 000017
【図１６】
2014112253.tif 000018
【図１７】
2014112253.tif 000019
【図１８】
2014112253.tif 000020
【図１９】
2014112253.tif 000021
【図２０】
2014112253.tif 000022
【図２１】
2014112253.tif 000023
【図２２】
2014112253.tif 000024
【図２３】
2014112253.tif 000025
【図２４】
2014112253.tif 000026
【図２５】
2014112253.tif 000027
【図２６】
2014112253.tif 000028
【図２７】
2014112253.tif 000029
【図２８】
2014112253.tif 000030
【図２９】
2014112253.tif 000031
【図３０】
2014112253.tif 000032
【図３１】
2014112253.tif 000033
【図３２】
2014112253.tif 000034
【図３３】
2014112253.tif 000035
【図３４】
2014112253.tif 000036
【図３５】
2014112253.tif 000037
【図３６】
2014112253.tif 000038
【図３７】
2014112253.tif 000039
【図３８】
2014112253.tif 000040
【図３９】
2014112253.tif 000041
【図４０】
2014112253.tif 000042
【図４１】
2014112253.tif 000043