(57)【要約】【課題】暗電流を十分に低減することができる光電変換装置およびその製造方法を提供すること。【解決手段】基板上の層間膜１９上に配置された下部電極層１０と、下部電極層１０上に配置されたカルコパイライト構造の化合物半導体層１３と、化合物半導体層１３上に配置された透明電極層４とを含む光電変換装置１において、化合物半導体層１３の端面１３２を覆うように、化合物半導体層１３との間にｐｎ接合を形成するチャネルストップ層１４を形成する。【選択図】図３
2014120627.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された下部電極層と、
前記下部電極層上に配置されたカルコパイライト構造の化合物半導体層と、
前記化合物半導体層の端面を覆うように形成され、前記化合物半導体層との間にｐｎ接合を形成するチャネルストップ層と、
前記化合物半導体層上に配置された透明電極層とを含む、光電変換装置。
【請求項２】
前記下部電極層が、前記基板上に互いに間隔を空けて複数配列されており、
前記化合物半導体層は、少なくとも前記下部電極層を一つ含む画素セルに分離されるように複数設けられており、
前記チャネルストップ層は、各前記化合物半導体層の端面を覆うように形成されている、請求項１に記載の光電変換装置。
【請求項３】
前記光電変換装置は、互いに隣り合う前記化合物半導体層の間に埋め込まれた絶縁材料からなる層間膜をさらに含む、請求項２に記載の光電変換装置。
【請求項４】
前記光電変換装置は、互いに隣り合う前記化合物半導体層の間に埋め込まれ、前記透明電極層と同一材料からなる層間膜をさらに含む、請求項２に記載の光電変換装置。
【請求項５】
互いに隣り合う前記化合物半導体層の前記端面間の幅が０．２μｍ〜２μｍである、請求項２〜４のいずれか一項に記載の光電変換装置。
【請求項６】
前記化合物半導体層は、前記下部電極層の端面を覆うように形成されている、請求項１〜５のいずれか一項に記載の光電変換装置。
【請求項７】
前記化合物半導体層は、前記端面と前記下部電極層の端面とが面一になるように、前記下部電極層に積層されている、請求項１〜５のいずれか一項に記載の光電変換装置。
【請求項８】
前記化合物半導体層は、Ｃｕｙ（ＩｎｘＧａ1−ｘ）Ｓｅ２（０≦ｙ≦１、０≦ｘ≦１）で示されるＣＩＧＳ系半導体からなる、請求項１〜７のいずれか一項に記載の光電変換装置。
【請求項９】
前記チャネルストップ層は、ＣｄＳ、ＺｎＳ、Ｉｎ２Ｓ３、ＧａＡｓまたはＣＩＧＳ系半導体からなる、請求項８に記載の光電変換装置。
【請求項１０】
前記化合物半導体層が、ｐ型のＣＩＧＳ系半導体からなり、
前記チャネルストップ層は、ＣｄＳ、ＺｎＳ、Ｉｎ２Ｓ３またはｎ型のＣＩＧＳ系半導体からなる、請求項９に記載の光電変換装置。
【請求項１１】
前記化合物半導体層が、ｎ型のＣＩＧＳ系半導体からなり、
前記チャネルストップ層は、ＧａＡｓまたはｐ型のＣＩＧＳ系半導体からなる、請求項９に記載の光電変換装置。
【請求項１２】
前記光電変換装置は、前記基板と前記下部電極層との間に配置された回路部を含む、請求項１〜１１のいずれか一項に記載の光電変換装置。
【請求項１３】
前記回路部は、ＣＭＯＳ電界効果トランジスタを含む、請求項１２に記載の光電変換装置。
【請求項１４】
前記ＣＭＯＳ電界効果トランジスタは、前記基板の表面部に選択的に形成されたソース層およびドレイン層と、前記ソース層と前記ドレイン層との間に配置されたゲート電極とを含む、請求項１３に記載の光電変換装置。
【請求項１５】
前記下部電極層は、Ｍｏ、Ｎｂ、ＴａまたはＷからなる、請求項１〜１４のいずれか一項に記載の光電変換装置。
【請求項１６】
前記透明電極層は、ＺｎＯ、ＩＴＯからなる、請求項１〜１５のいずれか一項に記載の光電変換装置。
【請求項１７】
基板上に下部電極層を形成する工程と、
前記下部電極層上にカルコパイライト構造の化合物半導体層を形成する工程と、
エッチングによって、前記化合物半導体層を所定の形状に成形する工程と、
前記エッチングによって露出した前記化合物半導体層の端面を覆うように、前記化合物半導体層との間にｐｎ接合を形成するチャネルストップ層を形成する工程と、
前記化合物半導体層上に透明電極層を形成する工程とを含む、光電変換装置の製造方法。
【請求項１８】
前記エッチングは、前記化合物半導体層を複数の画素セルに分離する工程を含み、
前記チャネルストップ層を形成する工程は、各前記化合物半導体層の端面を覆うように前記チャネルストップ層を形成する工程を含む、請求項１７に記載の光電変換装置の製造方法。
【請求項１９】
前記光電変換装置の製造方法は、互いに隣り合う前記化合物半導体層の間に絶縁材料からなる層間膜を埋め込む工程をさらに含む、請求項１８に記載の光電変換装置の製造方法。
【請求項２０】
前記光電変換装置の製造方法は、互いに隣り合う前記化合物半導体層の間に前記透明電極層と同一材料からなる層間膜を埋め込む工程をさらに含む、請求項１８に記載の光電変換装置の製造方法。
【請求項２１】
前記エッチングは、互いに隣り合う前記化合物半導体層の前記端面間の幅が０．２μｍ〜２μｍとなるように行われる、請求項１８〜２０のいずれか一項に記載の光電変換装置の製造方法。
【請求項２２】
前記エッチングは、前記下部電極層を取り囲む外周位置に前記化合物半導体層の前記端面が現れるように、前記化合物半導体層をエッチングする、請求項１７〜２１のいずれか一項に記載の光電変換装置の製造方法。
【請求項２３】
前記エッチングは、前記化合物半導体層とその下方に配置された前記下部電極層の端面が互いに面一になるように、これらの層を連続してエッチングする、請求項１７〜２１のいずれか一項に記載の光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カルコパイライト構造の化合物半導体層を有する光電変換装置およびその製造方法に関する。
【背景技術】
【０００２】
カルコパイライト型半導体を用いた固体撮像素子が公知である。たとえば、特許文献１は、紫外光帯域から可視光帯域、さらには近赤外帯域までの光を感知する光電変換装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５１２７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のような光電変換装置の製造工程において、カルコパイライト型化合物半導体層を所定の形状に成形することがある。たとえば特許文献１では、カルコパイライト構造の化合物半導体薄膜を複数の画素セルに分離する際に、化合物半導体薄膜がドライエッチングまたはウエットエッチングされる。
しかしながら、このエッチングの際に化合物半導体薄膜を構成する原子間の結合が遮断されて未結合手（ダングリングボンド）が生じ、分離後の化合物半導体薄膜の端面に界面準位（欠陥）が多く発生する場合がある。この欠陥は、正孔または電子を捕獲（トラップ）し、当該化合物半導体薄膜の端面にリーク電流のチャネルを形成し易くする。したがって、従来の光電変換装置では、暗電流を十分に低減できているとは言えない。
【０００５】
そこで、本発明の目的は、暗電流を十分に低減することができる光電変換装置およびその製造方法を提供することである。
また、本発明の他の目的は、暗電流の低減とクロストークの低減を両立することができる光電変換装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
上記の目的を達成するため、請求項１に記載の発明は、基板と、前記基板上に配置された下部電極層と、前記下部電極層上に配置されたカルコパイライト構造の化合物半導体層と、前記化合物半導体層の端面を覆うように形成され、前記化合物半導体層との間にｐｎ接合を形成するチャネルストップ層と、前記化合物半導体層上に配置された透明電極層とを含む、光電変換装置である。
【０００７】
この構成によれば、チャネルストップ層によって、化合物半導体層の端面におけるダングリングボンドを不活性化させることができる。これにより、その端面での界面準位を低減でき、リーク電流のチャネル（リークパス）となり得る正孔または電子のトラップを抑制することができる。その結果、暗電流を十分に低減することができる。
請求項２に記載の発明は、前記下部電極層が、前記基板上に互いに間隔を空けて複数配列されており、前記化合物半導体層は、少なくとも前記下部電極層を一つ含む画素セルに分離されるように複数設けられており、前記チャネルストップ層は、各前記化合物半導体層の端面を覆うように形成されている、請求項１に記載の光電変換装置である。
【０００８】
この構成によれば、複数の化合物半導体層が複数の画素セルに物理的に分離されているので、空乏層が、隣り合う画素セル間を跨って広がることを防止することができる。その結果、当該空乏層を介して正孔または電子が画素セルの境界を横切って移動するクロストークの発生を防止することができる。これにより、暗電流の低減とクロストークの低減を両立することができる。
【０００９】
請求項３に記載の発明は、互いに隣り合う前記化合物半導体層の間に埋め込まれた絶縁材料からなる層間膜をさらに含む、請求項２に記載の光電変換装置である。
この構成によれば、画素セル間を良好に絶縁することができる。
請求項４に記載の発明は、互いに隣り合う前記化合物半導体層の間に埋め込まれ、前記透明電極層と同一材料からなる層間膜をさらに含む、請求項２に記載の光電変換装置である。
【００１０】
この構成によれば、層間膜および透明電極層を一連の工程で簡単に形成することができる。そのため、層間膜として透明電極層と異なる材料を用いる場合と異なり、層間膜上において透明電極層に段差が発生することを防止することができる。これにより、透明電極層の平坦性を良好に維持することができる。その結果、画素セル上の領域での凹凸を小さくすることができるので、電界のばらつきを低減することができる。
【００１１】
請求項５に記載の発明は、互いに隣り合う前記化合物半導体層の前記端面間の幅が０．２μｍ〜２μｍである、請求項２〜４のいずれか一項に記載の光電変換装置である。
この構成によれば、化合物半導体層の間にチャネルストップ層の材料を良好に導入することができる。これにより、化合物半導体層の間の領域の開口端がチャネルストップ層に閉塞されて、当該領域にエアギャップが形成されることを防止することができる。
【００１２】
請求項６に記載の発明のように、前記化合物半導体層は、前記下部電極層の端面を覆うように形成されていてもよいし、請求項７に記載の発明のように、前記端面と前記下部電極層の端面とが面一になるように、前記下部電極層に積層されていてもよい。
請求項８に記載の発明のように、前記化合物半導体層は、Ｃｕｙ（ＩｎｘＧａ1−ｘ）Ｓｅ２（０≦ｙ≦１、０≦ｘ≦１）で示されるＣＩＧＳ系半導体からなることが好ましい。
【００１３】
請求項９に記載の発明のように、前記チャネルストップ層は、ＣｄＳ、ＺｎＳ、Ｉｎ２Ｓ３、ＧａＡｓまたはＣＩＧＳ系半導体からなることが好ましい。
具体的には、請求項１０に記載の発明のように、前記化合物半導体層がｐ型のＣＩＧＳ系半導体からなる場合、前記チャネルストップ層は、ＣｄＳ、ＺｎＳ、Ｉｎ２Ｓ３またはｎ型のＣＩＧＳ系半導体からなることが好ましい。一方、請求項１１に記載の発明のように、前記化合物半導体層がｎ型のＣＩＧＳ系半導体からなる場合、前記チャネルストップ層は、ＧａＡｓまたはｐ型のＣＩＧＳ系半導体からなることが好ましい。
【００１４】
請求項１２に記載の発明のように、前記光電変換装置は、前記基板と前記下部電極層との間に配置された回路部を含むことが好ましい。回路部と化合物半導体層とを積層配置することによって、基板上の領域のほとんどを光の検出面として有効利用することができる。そのため、検出面積を十分に確保可能な光電変換装置を設計することができるので、素子の感度を向上させることができる。
【００１５】
請求項１３に記載の発明のように、前記回路部は、ＣＭＯＳ電界効果トランジスタを含んでいてもよい。この場合、請求項１４に記載の発明のように、前記ＣＭＯＳ電界効果トランジスタは、前記基板の表面部に選択的に形成されたソース層およびドレイン層と、前記ソース層と前記ドレイン層との間に配置されたゲート電極とを含んでいてもよい。
請求項１５に記載の発明のように、前記下部電極層は、Ｍｏ、Ｎｂ、ＴａまたはＷからなっていてもよい。また、請求項１６に記載の発明のように、前記透明電極層は、ＺｎＯ、ＩＴＯからなっていてもよい。
【００１６】
請求項１７に記載の発明は、基板上に下部電極層を形成する工程と、前記下部電極層上にカルコパイライト構造の化合物半導体層を形成する工程と、エッチングによって、前記化合物半導体層を所定の形状に成形する工程と、前記エッチングによって露出した前記化合物半導体層の端面を覆うように、前記化合物半導体層との間にｐｎ接合を形成するチャネルストップ層を形成する工程と、前記化合物半導体層上に透明電極層を形成する工程とを含む、光電変換装置の製造方法である。
【００１７】
この方法によれば、エッチングによって化合物半導体層の端面にダングリングボンドが多く発生しても、そのダングリングボンドを、チャネルストップ層によって不活性化させることができる。これにより、その端面での界面準位を低減でき、リーク電流のチャネル（リークパス）となり得る正孔または電子のトラップを抑制することができる。その結果、暗電流を十分に低減することができる。
【００１８】
請求項１８に記載の発明は、前記エッチングは、前記化合物半導体層を複数の画素セルに分離する工程を含み、前記チャネルストップ層を形成する工程は、各前記化合物半導体層の端面を覆うように前記チャネルストップ層を形成する工程を含む、請求項１７に記載の光電変換装置の製造方法である。
この方法によれば、複数の化合物半導体層が複数の画素セルに物理的に分離されるので、空乏層が、隣り合う画素セル間を跨って広がることを防止することができる。その結果、当該空乏層を介して正孔または電子が画素セルの境界を横切って移動するクロストークの発生を防止することができる。これにより、暗電流の低減とクロストークの低減を両立することができる。
【００１９】
請求項１９に記載の発明は、互いに隣り合う前記化合物半導体層の間に絶縁材料からなる層間膜を埋め込む工程をさらに含む、請求項１８に記載の光電変換装置の製造方法である。
この方法によれば、画素セル間を良好に絶縁することができる光電変換装置を提供することができる。
【００２０】
請求項２０に記載の発明は、互いに隣り合う前記化合物半導体層の間に前記透明電極層と同一材料からなる層間膜を埋め込む工程をさらに含む、請求項１８に記載の光電変換装置の製造方法である。
この方法によれば、層間膜および透明電極層を一連の工程で簡単に形成することができる。そのため、層間膜として透明電極層と異なる材料を用いる場合と異なり、層間膜上において透明電極層に段差が発生することを防止することができる。これにより、透明電極層の平坦性を良好に維持することができる。その結果、画素セル上の領域での凹凸を小さくすることができるので、電界のばらつきを低減することができる。
【００２１】
請求項２１に記載の発明は、前記エッチングは、互いに隣り合う前記化合物半導体層の前記端面間の幅が０．２μｍ〜２μｍとなるように行われる、請求項１８〜２０のいずれか一項に記載の光電変換装置の製造方法である。
この方法によれば、化合物半導体層の間にチャネルストップ層の材料を良好に導入することができる。これにより、化合物半導体層の間の領域の開口端がチャネルストップ層に閉塞されて、当該領域にエアギャップが形成されることを防止することができる。
【００２２】
請求項２２に記載の発明のように、前記エッチングは、前記下部電極層を取り囲む外周位置に前記化合物半導体層の前記端面が現れるように、前記化合物半導体層をエッチングしてもよい。
請求項２３に記載の発明は、前記エッチングは、前記化合物半導体層とその下方に配置された前記下部電極層の端面が互いに面一になるように、これらの層を連続してエッチングする、請求項１７〜２１のいずれか一項に記載の光電変換装置の製造方法である。
【００２３】
この方法によれば、化合物半導体層と下部電極層が一連の工程でエッチングされるので、製造工程を簡略化することができる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の第１実施形態に係る光電変換装置の模式的な平面図である。
【図２】図２は、図１の切断面II−IIでの断面図である。
【図３】図３は、前記光電変換装置の要部を説明するための断面図である。
【図４Ａ】図４Ａは、第１実施形態の光電変換装置の製造工程の一部を示す図である。
【図４Ｂ】図４Ｂは、図４Ａの次の工程を示す図である。
【図４Ｃ】図４Ｃは、図４Ｂの次の工程を示す図である。
【図４Ｄ】図４Ｄは、図４Ｃの次の工程を示す図である。
【図４Ｅ】図４Ｅは、図４Ｄの次の工程を示す図である。
【図４Ｆ】図４Ｆは、図４Ｅの次の工程を示す図である。
【図４Ｇ】図４Ｇは、図４Ｆの次の工程を示す図である。
【図５】図５は、前記光電変換装置による暗電流およびクロストークの低減効果を証明するための図である。
【図６】図６は、本発明の第２実施形態に係る光電変換装置の要部を説明するための断面図である。
【図７Ａ】図７Ａは、第２実施形態の光電変換装置の製造工程の一部を示す図である。
【図７Ｂ】図７Ｂは、図７Ａの次の工程を示す図である。
【図７Ｃ】図７Ｃは、図７Ｂの次の工程を示す図である。
【図７Ｄ】図７Ｄは、図７Ｃの次の工程を示す図である。
【図７Ｅ】図７Ｅは、図７Ｄの次の工程を示す図である。
【図７Ｆ】図７Ｆは、図７Ｅの次の工程を示す図である。
【図８】図８は、本発明の第３実施形態に係る光電変換装置の要部を説明するための断面図である。
【図９Ａ】図９Ａは、第３実施形態の光電変換装置の製造工程の一部を示す図である。
【図９Ｂ】図９Ｂは、図９Ａの次の工程を示す図である。
【図９Ｃ】図９Ｃは、図９Ｂの次の工程を示す図である。
【図９Ｄ】図９Ｄは、図９Ｃの次の工程を示す図である。
【図９Ｅ】図９Ｅは、図９Ｄの次の工程を示す図である。
【図９Ｆ】図９Ｆは、図９Ｅの次の工程を示す図である。
【図９Ｇ】図９Ｇは、図９Ｆの次の工程を示す図である。
【図１０】図１０は、本発明の第４実施形態に係る光電変換装置の要部を説明するための断面図である。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る光電変換装置の模式的な平面図である。
光電変換装置１は、入射された光を検出し、光のエネルギを電気信号に変換するイメージセンサである。
光電変換装置１は、一次元に複数配列することによってラインイメージセンサとして使用してもよいし、二次元に複数配列することによってエリアイメージセンサとして使用してもよい。また、光電変換装置１は、セキュリティカメラ（昼間は可視光をセンシングし、夜間は近赤外光をセンシングするカメラ）、個人認証カメラ（外光の影響を受けない近赤外光で個人認証するためのカメラ）、あるいは車載カメラ（夜間の視覚補助や遠方の視野確保などのために車に搭載されるカメラ）用のイメージセンサ、さらに医療用の近赤外光検出用のイメージセンサ、および幅広い波長帯域における光検出装置（フォトディテクタ）、アバランシェフォトダイオード等に適用可能である。さらに、光電変換装置１は、太陽電池に適用してもよい。
【００２６】
光電変換装置１は、基板２と、複数の画素セル３と、透明電極層４と、金属電極層６と、複数のパッド７とを含む。
基板２は、たとえば、シリコン（Ｓｉ）からなる。基板２は、たとえば、５ｍｍ〜１０ｍｍ角のサイズを有している。基板２の中央部には受光領域８が形成され、受光領域８を取り囲むように周辺領域９が形成されている、基板２は、たとえば、４００μｍ〜１０００μｍの厚さを有している。また、光電変換装置１を太陽電池に適用する場合には、基板２は、青板ガラス（ＳＬＧ）からなっていてもよい。その場合、基板２は、５０ｃｍ×１００ｃｍ角、２ｍｍ厚のサイズを有していることが好ましい。
【００２７】
複数の画素セル３は、この実施形態では、受光領域８にマトリクス状（行列状）に配列されており、隣り合う画素セル３には境界３１が設定されている。各画素セル３には、下部電極層１０が１つずつ配置されている。そして、マトリクス状の画素セル３を一括して覆うように、透明電極層４が画素セル３上に配置されている。なお、下部電極層１０は、各画素セル３に複数個設けられていてもよい。
【００２８】
金属電極層６は、たとえば、アルミニウム（Ａｌ）からなる。金属電極層６は、周辺領域９において、透明電極層４を取り囲む環状に形成されており、透明電極層４の周縁部４１を覆っている。これにより、金属電極層６は、透明電極層４の周縁部４１に接続されている。
複数のパッド７は、金属電極層６に対して間隔を隔てた領域に互いに間隔をあけて配列されている。この実施形態では、複数のパッド７は、基板２の各辺に沿って直線状に配列されている。複数のパッド７のうちの幾つか（１つであっても、複数であってもよい）は、金属電極層６と一体的に形成されたパッド接続部１１を介して金属電極層６に接続されている。パッド接続部１１は、当該パッド７と金属電極層６との間に跨って形成されている。
【００２９】
次に、光電変換装置１の断面構造を説明する。図２は、図１の切断面II−IIでの断面図である。
光電変換装置１は、基板２上に順に積層された、回路部１２、下部電極層１０、化合物半導体層１３、透明電極層４、金属電極層６および表面保護膜１５を含む。
回路部１２は、たとえば、ＣＭＯＳ電界効果トランジスタを含む。図２において、回路部１２には、ＣＭＯＳ電界効果トランジスタの一部を構成する複数のｎチャネルＭＯＳトランジスタを示している。当該ｎチャネルＭＯＳトランジスタは、基板２の表面部に選択的に形成されたソース層１６およびドレイン層１７と、ソース層１６とドレイン層１７の間に配置されたゲート電極１８と、基板２上にゲート電極１８を覆うように形成された層間膜１９と、層間膜１９を貫通するビア電極２０とを含む。ゲート電極１８と基板２との間には、ゲート絶縁膜２１が配置されている。
【００３０】
ビア電極２０のうちの幾つか（１つであっても、複数であってもよい）は、下部電極層１０とゲート電極１８とを接続している。ゲート電極１８に下部電極層１０（アノード）が接続されるので、化合物半導体層１３で検出された光情報（電気信号）は、当該ｎチャネルＭＯＳトランジスタによって増幅される。ビア電極２０の残り（１つであっても、複数であってもよい）は、パッド７とゲート電極１８とを接続している。これにより、金属電極層６は、周辺領域９において回路部１２に電気的に接続されている。なお、図２に示した回路部１２の構成は、一例に過ぎない。たとえば、回路部１２は、ガラス基板上の薄膜上に形成されたＣＭＯＳ構成の薄膜トランジスタであってもよい。
【００３１】
下部電極層１０は、層間膜１９上に、マトリクス状に複数配列されている。各下部電極層１０の厚さは、たとえば１０００Å程度である。また、下部電極層１０は、たとえば、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）またはタングステン（Ｗ）からなる。これらのうち、タングステン（Ｗ）が好ましい。タングステン（Ｗ）は他の材料に比べて反射率が高いので、化合物半導体層１３に入射した光だけでなく、下部電極層１０で反射した光も化合物半導体層１３で検出することができる。また、タングステン（Ｗ）は、ＬＳＩ製造技術を利用して簡単に加工することができるので、下部電極層１０のサイズをコントロールし易い。
【００３２】
化合物半導体層１３は、境界３１によって複数の画素セル３に区画されている。化合物半導体層１３は、０．１μｍ〜２μｍの厚さを有していることが好ましく、具体的には、１．２μｍ程度の厚さを有していることが好ましい。また、光電変換装置１を太陽電池に適用する場合には、化合物半導体層１３は、１．８μｍ程度の厚さを有していることが好ましい。
【００３３】
化合物半導体層１３は、カルコパイライト構造の化合物半導体からなる。カルコパイライト構造の化合物半導体は、黄銅鉱（chalcopyrite）と同じ結晶構造であり、たとえば、組成式I−III−VI２、II−IV−V２で示される。ただし、組成式中のローマ数字は、周期表の族番号を示している。たとえば、ローマ数字のIは、IB族元素であり、IIは、IIB族元素である。組成式中、IB族元素は、たとえば、Ｃｕ、Ａｇ等を含み、IIIB族元素は、たとえば、Ａｌ、Ｇａ、Ｉｎ等を含み、VIB族元素は、たとえば、Ｓ、Ｓｅ、Ｔｅ等を含む。また、IIB族元素は、たとえば、Ｚｎ、Ｃｄ等を含み、IVB族元素は、たとえば、Ｓｉ、Ｇｅ、Ｓｎ等を含み、VB族元素は、たとえば、Ｐ、Ａｓ、Ｓｂ等を含む。とりわけ、カルコパイライト構造の化合物半導体は、I−III−VI2型カルコパイライト構造のものが好ましく、Ｃｕｙ（ＩｎｘＧａ1−ｘ）Ｓｅ２（０≦ｙ≦１、０≦ｘ≦１）で示されるＣＩＧＳ系半導体のものがさらに好ましい。ＣＩＧＳ系半導体は、近紫外帯域（波長範囲：３００ｎｍ〜３８０ｎｍ程度）から可視光帯域（波長範囲：３８０ｎｍ〜７８０ｎｍ程度）を経て近赤外帯域（波長範囲：７８０ｎｍ〜１３００ｎｍ程度）までの光を良好に吸収することができる。
【００３４】
透明電極層４は、たとえば、１００Å〜１００００Åの厚さを有している。
金属電極層６は、化合物半導体層１３および透明電極層４の積層構造に乗り上がって形成され、その頂部が透明電極層４の周縁部４１（上面および側面）を覆っている。なお、金属電極層６と、化合物半導体層１３との間は、絶縁膜２２によって互いに絶縁されている。金属電極層６の下部は、層間膜１９上を基板２の表面に沿う横方向に配置され、パッド接続部１１を介してパッド７に接続されている。
【００３５】
表面保護膜１５は、たとえば、窒化シリコン（Ｓｉ３Ｎ４）等の絶縁材料からなる。表面保護膜１５は、金属電極層６、パッド接続部１１およびパッド７を覆うように形成されている。金属電極層６は、露出しないように表面保護膜１５で完全に覆われている。また、パッド７の一部は、表面保護膜１５に形成された開口から選択的に露出している。
次に、光電変換装置１のさらに要部を説明する。図３は、光電変換装置１の要部を説明するための断面図である。
【００３６】
この第１実施形態において、化合物半導体層１３は、下部電極層１０を一つ含む画素セル３に物理的に分離されている。これにより、層間膜１９上には、複数の化合物半導体層１３が、下部電極層１０と同一の配列パターン（この実施形態ではマトリクス状）で配列されている。互いに隣り合う化合物半導体層１３の間には、その底面に層間膜１９の表面を選択的に露出させる一定幅の溝５が境界３１に沿って形成されている。溝５の幅Ｗ１（互いに隣り合う化合物半導体層１３の端面（側面）１３２間の幅）は、０．２μｍ〜２μｍであることが好ましい。各化合物半導体層１３は、下部電極層１０の表面１０１から端面１０２（側面）に回り込んで当該端面１０２を覆うように形成されている。これにより、この実施形態では、各化合物半導体層１３は、下部電極層１０の端面１０２を取り囲む環状の周縁部１３３を有している（環状形状については図１を参照）。
【００３７】
光電変換装置１は、化合物半導体層１３の端面１３２を覆うように形成されたチャネルストップ層１４をさらに含む。この実施形態では、チャネルストップ層１４は、化合物半導体層１３の表面１３１から端面１３２に回り込んで、化合物半導体層１３の全表面を覆っている。より具体的には、チャネルストップ層１４は、その一方表面および他方表面が化合物半導体層１３の各面および溝５の底面に倣うように化合物半導体層１３を一つずつ独立して覆っている。これにより、互いに隣り合う化合物半導体層１３を覆うチャネルストップ層１４同士の間には、溝５の一部がチャネルストップ層１４で埋め戻されずに残っている。この場合、チャネルストップ層１４の厚さは、たとえば、５００Å程度であることが好ましい。なお、チャネルストップ層１４は、化合物半導体層１３の表面１３１および溝５の底面を覆わずに端面１３２のみを覆っていてもよい。また、チャネルストップ層１４は、溝５の全部を埋め戻すことによって端面１３２を覆っていてもよい。この場合、複数の化合物半導体層１３は、チャネルストップ層１４で一括して覆われることとなる。
【００３８】
チャネルストップ層１４の材料としては、化合物半導体層１３との間にｐｎ接合を形成するものが適用される。より具体的には、化合物半導体層１３がｐ型のＣＩＧＳ系半導体からなる場合、チャネルストップ層１４は、ＣｄＳ、ＺｎＳ、Ｉｎ２Ｓ３またはｎ型のＣＩＧＳ系半導体からなることが好ましい。一方、化合物半導体層１３がｎ型のＣＩＧＳ系半導体からなる場合、チャネルストップ層１４は、ＧａＡｓまたはｐ型のＣＩＧＳ系半導体からなることが好ましい。これらのうち、とりわけ好ましいのは、ｐ型のＣＩＧＳ系半導体からなる化合物半導体層１３と、ＣｄＳ、ＺｎＳまたはＩｎ２Ｓ３からなるチャネルストップ層１４との組み合わせである。これにより、化合物半導体層１３の表面１３１において、化合物半導体層１３と透明電極層４との間にＣｄＳ、ＺｎＳまたはＩｎ２Ｓ３からなる層を介在させることができるので、化合物半導体層１３と透明電極層４との格子ずれを緩和することができる。つまり、ＣｄＳのような材料を用いることによって、チャネルストップ層１４の一部（この実施形態では、表面１３１上の部分）にバッファ層としての役割を担わせることができる。なお、チャネルストップ層１４を化合物半導体層１３の端面１３２のみに形成する場合には、表面１３１に別途バッファ層を設けてもよい。
【００３９】
さらにこの実施形態では、光電変換装置１は、互いに隣り合う化合物半導体層１３の間に埋め込まれた絶縁材料からなる層間膜２３を含む。層間膜２３の材料は、たとえば、ＳｉＯ２、Ｓｉ３Ｎ４を適用できる。層間膜２３は、溝５を埋め戻し、さらに化合物半導体層１３上の領域を覆うように形成されている。これにより、互いに隣り合う化合物半導体層１３のチャネルストップ層１４同士を、層間膜２３によって良好に絶縁することができる。
【００４０】
層間膜２３には、化合物半導体層１３の表面１３１を受光面として露出させる受光用開口２４が選択的に形成されている。受光用開口２４は、この実施形態では、化合物半導体層１３の周縁部で取り囲まれた中央部を選択的に露出させるような形状で形成されている。これにより、化合物半導体層１３の表面１３１の周縁部は、層間膜２３で選択的に覆われている。
【００４１】
透明電極層４は、受光用開口２４において、チャネルストップ層１４を介して化合物半導体層１３に電気的に接続されている。また、この実施形態では、層間膜２３の一部が化合物半導体層１３上に境界３１に沿って形成されているので、透明電極層４には、層間膜２３が下方に存在することに起因する段差２５が境界３１に沿って形成されている。
透明電極層４は、酸化亜鉛（ＺｎＯ）からなることが好ましく、たとえば、この実施形態では、化合物半導体層１３に近い側から順に、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ膜４２）およびｎ型のＺｎＯ膜（ｎ−ＺｎＯ膜４３）が積層されたものである。たとえば、ｉ−ＺｎＯ膜４２は１５００Å程度の厚さであり、ｎ−ＺｎＯ膜４３は３０００Å程度の厚さであることが好ましい。なお、透明電極層４は、酸化インジウムスズ（ＩＴＯ）であってもよい。
【００４２】
図４Ａ〜図４Ｇは、第１実施形態の光電変換装置の製造工程の一部を工程順に示す図である。
光電変換装置１の製造工程では、まず、ＣＭＯＳ電界効果トランジスタが形成された基板２上に、図４Ａに示すように、層間膜１９が形成され、層間膜１９を貫通してゲート電極１８に達するビア電極２０が形成される。
【００４３】
次に、図４Ｂに示すように、たとえば、スパッタ法によって、タングステン（Ｗ）が層間膜１９上に堆積させられ、その後、当該タングステンをパターニング（エッチング）することによって、複数の下部電極層１０がマトリクス状に形成される。
次の工程は、化合物半導体層１３を形成する工程である。この工程では、まず図４Ｃに示すように、たとえば、ＭＢＥ（Molecular Beam Epitaxy）法によって、複数の下部電極層１０を一括して覆う化合物半導体層１３が層間膜１９上に積層される。次に、図４Ｄに示すように、エッチングによって、化合物半導体層１３が表面１３１から層間膜１９に達するまで、境界３１に沿って選択的に除去される。これにより、化合物半導体層１３を複数の画素セル３に分離する溝５（たとえば、幅Ｗ１＝０．２μｍ〜２μｍ）が形成され、同時に、各化合物半導体層１３の端面１３２が溝５内に露出する。この実施形態では、各下部電極層１０を取り囲む外周位置に化合物半導体層１３の端面１３２が現れるように、化合物半導体層１３がエッチングされる。これにより、下部電極層１０の端面１０２を取り囲む環状の周縁部１３３が形成される。
【００４４】
次に、図４Ｅに示すように、たとえば、ＣＢＤ（Chemical Bath Deposition）法によって、エッチングによって露出した端面１３２を覆うようにチャネルストップ層１４が形成される。
次に、図４Ｆに示すように、たとえば、ＳＯＧ（Spin On Glass）法によって、層間膜２３の材料が、溝５を埋め戻すように化合物半導体層１３上に塗布される。この後、熱処理が行われることによって層間膜２３が形成され、当該層間膜２３をパターニングすることによって受光用開口２４が形成される。
【００４５】
次に、図４Ｇに示すように、たとえば、スパッタ法によって、透明電極層４が形成される。この後、金属電極層６および表面保護膜１５が形成されることによって、図１〜図３の光電変換装置１が得られる。
以上のように、この実施形態によれば、図４Ｄの工程のエッチングによって、化合物半導体層１３の端面１３２がエッチングダメージを受けて、端面１３２にダングリングボンドが多く発生しても、チャネルストップ層１４によって、化合物半導体層１３の端面１３２におけるダングリングボンドを不活性化させることができる。これにより、端面１３２での界面準位を低減でき、リーク電流のチャネル（リークパス）となり得る正孔または電子のトラップを抑制することができる。その結果、暗電流を十分に低減することができる。さらに、化合物半導体層１３が複数の画素セル３に物理的に分離されているので、空乏層が、隣り合う画素セル３間を跨って広がることを防止することができる。その結果、当該空乏層を介して正孔または電子が画素セル３の境界３１を横切って移動するクロストークの発生を防止することができる。これにより、暗電流の低減とクロストークの低減を両立することができる。このような効果は図５を参照して実証できる。
【００４６】
図５は、光電変換装置１による暗電流およびクロストークの低減効果を証明するための図である。図５において、「新構造」が光電変換装置１、つまり、エッチングによって露出した化合物半導体層１３の端面１３２をチャネルストップ層１４で覆った構成である。一方、「従来構造」は、エッチング後、端面１３２をチャネルストップ層１４で覆わずに、むき出しの状態で溝５に層間膜２３を埋め込んだ構成である。なお、クロストークは、次式（１）で示されるＭＴＦ（Modulation Transfer Function）値を用いて評価した。
【００４７】
ＭＴＦ＝（Ｉｏｐｅｎ−Ｉｓｈｕｔ）／（Ｉｏｐｅｎ＋Ｉｓｈｕｔ）・・・（１）
式（１）において、Ｉｏｐｅｎは所定のピッチの黒白パターンを読み取ったときの白パターンに対応する出力電流であり、Ｉｓｈｕｔは黒パターンに対応する出力電流である。
図５によって、従来構造では、画素セル３の物理的分離によってクロストークの低減効果はあるものの、暗電流が高いことがわかった。これに対し、新構造では、暗電流の低減とクロストークの低減を両立できることがわかった。さらに、新構造および従来構造の光電変換装置の撮像画像を検証したところ、従来構造の画像では新構造に比べ、画像のボケが各部で生じていた（図示せず）。
【００４８】
このような構成により、クロストークの出荷管理が容易になる。その結果、製品の工程数の削減、歩留りの向上といった効果を発現することができる。
また、光電変換装置１では、溝５の幅Ｗ１が０．２μｍ〜２μｍであるため、図４Ｅの工程において、化合物半導体層１３の間（溝５）にチャネルストップ層１４の材料を良好に導入することができる。これにより、溝５の開口端がチャネルストップ層１４に閉塞されて、溝５がエアギャップ（中空）になることを防止することができる。
【００４９】
また、透明電極層４が分離されていないため、受光用開口２４から露出する化合物半導体層１３の開口面を全て受光面として利用することができる。そのため、素子の感度を向上させることができる。さらに、回路部１２と化合物半導体層１３とを積層配置することによって、基板２上の領域のほとんどを受光面として有効利用することができる。そのため、受光面積を十分に確保可能な光電変換装置を設計することができるので、素子の感度を一層向上させることができる。
【００５０】
図６は、本発明の第２実施形態に係る光電変換装置の要部を説明するための断面図である。図６において、前述の図３に示された各部と対応する部分には同一の参照符号を付して示す。
第２実施形態に係る光電変換装置６１は、層間膜２３に代えて、互いに隣り合う化合物半導体層１３の間に埋め込まれた層間膜６２を含む。層間膜６２は、透明電極層４と同一材料からなる。この実施形態では、層間膜６２は、ｉ−ＺｎＯからなり、透明電極層４のｉ−ＺｎＯ膜４２と一体的に形成されている。
【００５１】
図７Ａ〜図７Ｆは、第２実施形態の光電変換装置の製造工程の一部を工程順に示す図である。
光電変換装置６１の製造工程では、まず、ＣＭＯＳ電界効果トランジスタが形成された基板２上に、図７Ａに示すように、層間膜１９が形成され、層間膜１９を貫通してゲート電極１８に達するビア電極２０が形成される。
【００５２】
次に、図７Ｂに示すように、たとえば、スパッタ法によって、タングステン（Ｗ）が層間膜１９上に堆積させられ、その後、当該タングステンをパターニング（エッチング）することによって、複数の下部電極層１０がマトリクス状に形成される。
次の工程は、化合物半導体層１３を形成する工程である。この工程では、まず図７Ｃに示すように、たとえば、ＭＢＥ（Molecular Beam Epitaxy）法によって、複数の下部電極層１０を一括して覆う化合物半導体層１３が層間膜１９上に積層される。次に、図７Ｄに示すように、エッチングによって、化合物半導体層１３が表面１３１から層間膜１９に達するまで、境界３１に沿って選択的に除去される。これにより、化合物半導体層１３を複数の画素セル３に分離する溝５（たとえば、幅Ｗ１＝０．２μｍ〜２μｍ）が形成され、同時に、各化合物半導体層１３の端面１３２が溝５内に露出する。この実施形態では、各下部電極層１０を取り囲む外周位置に化合物半導体層１３の端面１３２が現れるように、化合物半導体層１３がエッチングされる。これにより、下部電極層１０の端面１０２を取り囲む環状の周縁部１３３が形成される。
【００５３】
次に、図７Ｅに示すように、たとえば、ＣＢＤ（Chemical Bath Deposition）法によって、エッチングによって露出した端面１３２を覆うようにチャネルストップ層１４が形成される。
次に、図７Ｆに示すように、たとえば、スパッタ法によって、ｉ−ＺｎＯ材料が、溝５を埋め戻すように化合物半導体層１３上に堆積される。これにより、層間膜６２とｉ−ＺｎＯ膜４２が同時に形成される。次に、たとえば、スパッタ法によって、ｉ−ＺｎＯ膜４２上にｎ−ＺｎＯ膜４３が形成される。この後、金属電極層６および表面保護膜１５が形成されることによって、図６の光電変換装置６１が得られる。
【００５４】
この実施形態によれば、図７Ｆに示すように、層間膜６２および透明電極層４を一連の工程で同時に形成することができる。そのため、第１実施形態の光電変換装置１のように層間膜２３として透明電極層４と異なる材料を用いる場合と異なり、層間膜６２上において透明電極層４に段差（図３では段差２５）が発生することを防止することができる。これにより、透明電極層４の平坦性を良好に維持することができる。その結果、画素セル３上の領域での凹凸を小さくすることができるので、電界のばらつきを低減することができる。むろん、光電変換装置１と同様の効果を達成することもできる。
【００５５】
図８は、本発明の第３実施形態に係る光電変換装置の要部を説明するための断面図である。図８において、前述の図３に示された各部と対応する部分には同一の参照符号を付して示す。
第３実施形態に係る光電変換装置８１では、化合物半導体層１３は、１３２端面と下部電極層１０の端面１０２とが面一になるように、下部電極層１０に積層されている。つまり、化合物半導体層１３の下方において、下部電極層１０の端面１０２が露出している。チャネルストップ層１４は、端面１３２と端面１０２とを跨るように形成され、これらの面１０２，１３２を覆っている。
【００５６】
図９Ａ〜図９Ｇは、第３実施形態の光電変換装置の製造工程の一部を工程順に示す図である。
光電変換装置８１の製造工程では、まず、ＣＭＯＳ電界効果トランジスタが形成された基板２上に、図９Ａに示すように、層間膜１９が形成され、層間膜１９を貫通してゲート電極１８に達するビア電極２０が形成される。
【００５７】
次に、図９Ｂに示すように、たとえば、スパッタ法によって、タングステン（Ｗ）が層間膜１９上に堆積させられる。これにより、下部電極層１０が形成される。
次に、図９Ｃに示すように、たとえば、ＭＢＥ（Molecular Beam Epitaxy）法によって、下部電極層１０上に化合物半導体層１３が積層される。
次に、図９Ｄに示すように、下部電極層１０および化合物半導体層１３が連続してエッチングされる。このエッチングによって、化合物半導体層１３および下部電極層１０が表面１３１から層間膜１９に達するまで、境界３１に沿って選択的に除去される。これにより、化合物半導体層１３を複数の画素セル３に分離する溝５（たとえば、幅Ｗ１＝０．２μｍ〜２μｍ）が形成され、同時に、互いに面一な化合物半導体層１３の端面１３２および下部電極層１０の端面１０２が溝５内に露出する。
【００５８】
次に、図９Ｅに示すように、たとえば、ＣＢＤ（Chemical Bath Deposition）法によって、エッチングによって露出した端面１３２および端面１０２を覆うようにチャネルストップ層１４が形成される。
次に、図９Ｆに示すように、たとえば、ＳＯＧ（Spin On Glass）法によって、層間膜２３の材料が、溝５を埋め戻すように化合物半導体層１３上に塗布される。この後、熱処理が行われることによって層間膜２３が形成され、当該層間膜２３をパターニングすることによって受光用開口２４が形成される。
【００５９】
次に、図９Ｇに示すように、たとえば、スパッタ法によって、透明電極層４が形成される。この後、金属電極層６および表面保護膜１５が形成されることによって、図８の光電変換装置８１が得られる。
この実施形態によれば、図９Ｄに示すように、化合物半導体層１３と下部電極層１０が一連の工程でエッチングされるので、製造工程を簡略化することができる。むろん、光電変換装置１と同様の効果を達成することもできる。
【００６０】
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、下部電極層１０が層間膜１９上に形成された構成を示したが、下部電極層１０は、層間膜１９に埋め込まれていてもよい。この場合、図１０の光電変換装置１００のように、下部電極層１０は、その表面１０１が層間膜１９の表面と同一平面となるように完全に埋め込まれていてもよいし、その一部が層間膜１９の表面よりも上方に突出していてもよい。
【００６１】
また、前述の実施形態では、化合物半導体層１３は、各下部電極層１０を一つずつ覆う複数の画素セル３に物理的に分離されている例を示したが、複数の下部電極層１０を一括して覆っていてもよい。この場合、複数の下部電極層１０を一括して覆う化合物半導体層１３を成形する際のエッチングで露出する端面を、チャネルストップ層１４で覆えばよい。
【００６２】
また、たとえば、基板２上には、ＣＭＯＳ電界効果トランジスタの他、キャパシタ、レジスタ等の各種回路素子が形成されていてもよい。また、これらの回路素子によって、ＳＳＩ（Small Scale Integration）、ＭＳＩ（Medium Scale Integration）、ＬＳＩ（Large Scale Integration）、ＶＬＳＩ（Very Large Scale Integration）、ＵＬＳＩ（Ultra-Very Large Scale Integration）等の集積回路を構成していてもよい。
【００６３】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００６４】
１  光電変換装置
２  基板
３  画素セル
４  透明電極層
１０  下部電極層
１２  回路部
１３  化合物半導体層
１４  チャネルストップ層
１６  ソース層
１７  ドレイン層
１８  ゲート電極
２３  層間膜
３１  （画素セルの）境界
４２  ｉ−ＺｎＯ膜
４３  ｎ−ＺｎＯ膜
６１  光電変換装置
６２  層間膜
８１  光電変換装置
１００  光電変換装置
１０２  （下部電極層の）端面
１３２  （化合物半導体層の）端面
【図１】
2014120627.tif 000003
【図２】
2014120627.tif 000004
【図３】
2014120627.tif 000005
【図４Ａ】
2014120627.tif 000006
【図４Ｂ】
2014120627.tif 000007
【図４Ｃ】
2014120627.tif 000008
【図４Ｄ】
2014120627.tif 000009
【図４Ｅ】
2014120627.tif 000010
【図４Ｆ】
2014120627.tif 000011
【図４Ｇ】
2014120627.tif 000012
【図５】
2014120627.tif 000013
【図６】
2014120627.tif 000014
【図７Ａ】
2014120627.tif 000015
【図７Ｂ】
2014120627.tif 000016
【図７Ｃ】
2014120627.tif 000017
【図７Ｄ】
2014120627.tif 000018
【図７Ｅ】
2014120627.tif 000019
【図７Ｆ】
2014120627.tif 000020
【図８】
2014120627.tif 000021
【図９Ａ】
2014120627.tif 000022
【図９Ｂ】
2014120627.tif 000023
【図９Ｃ】
2014120627.tif 000024
【図９Ｄ】
2014120627.tif 000025
【図９Ｅ】
2014120627.tif 000026
【図９Ｆ】
2014120627.tif 000027
【図９Ｇ】
2014120627.tif 000028
【図１０】
2014120627.tif 000029