(57)【要約】【課題】圧力印加方向に対する感度の対称性が良好な差圧検出素子を提供する。【解決手段】差圧検出素子１０は、ピエゾ抵抗層１２１，１２２を有するカンチレバー部１２と、ピエゾ抵抗層１２１，１２２に電気的に接続された電極１３，１４と、第１の貫通孔１１２を有すると共に、カンチレバー部１２及び電極１３，１４を支持する下部基板１１と、を備え、カンチレバー部１２は、第１の貫通孔１１２に突出するように下部基板１１に片持支持されており、差圧検出素子１０は、下部基板１１の主面１１１に積層されたガラス部材１５をさらに備えており、ガラス部材１５は、第１の貫通孔１１２の開口形状と実質的に同一の開口形状を有し、且つ、第１の貫通孔１１２に対向するように配置された第２の貫通孔１５１を有する。【選択図】  図３
2014149166.tif 000002
【特許請求の範囲】
【請求項１】
ピエゾ抵抗層を有するカンチレバー部と、
前記ピエゾ抵抗層に電気的に接続された電極と、
第１の貫通孔を有すると共に、前記カンチレバー部及び前記電極を支持する下部基板と、を備え、
前記カンチレバー部は、前記第１の貫通孔に突出するように前記下部基板に片持支持されている差圧検出素子であって、
前記差圧検出素子は、前記下部基板において前記カンチレバー部が設けられた主面に積層された上部基板をさらに備えており、
前記上部基板は、前記第１の貫通孔の開口形状と実質的に同一の開口形状を有し、且つ、前記第１の貫通孔に対向するように配置されている第２の貫通孔を有することを特徴とする差圧検出素子。
【請求項２】
請求項１に記載の差圧検出素子であって、
前記上部基板は、ガラス、樹脂、又はシリコンから構成されていることを特徴とする差圧検出素子。
【請求項３】
請求項１又は２に記載の差圧検出素子であって、
前記第２の貫通孔の開口から前記カンチレバー部までの距離は、前記第１の貫通孔の開口から前記カンチレバー部までの距離と実質的に同一であることを特徴とする差圧検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、流路内の上流と下流の圧力差を検出する差圧検出素子に関するものである。
【背景技術】
【０００２】
差圧検出素子として、ピエゾ抵抗層を有するカンチレバー部と、当該カンチレバー部をヒンジ部で弾性変形可能に支持する基板と、を備え、基板に形成された通路内にカンチレバーが突出しているものが知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１４５３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の差圧検出素子では、カンチレバーの下方に狭い通路が存在するのに対し、カンチレバーの上方は広い流路に向かって開放されている。そのため、通路を介してカンチレバーに対して下方から圧力が印加された場合に生じる圧力損失と、当該カンチレバーに対して上方から同じ大きさの圧力が印加された場合に生じる圧力損失が異なるので、圧力印加方向に対する感度の対称性を確保することが難しい、という問題がある。
【０００５】
本発明が解決しようとする課題は、圧力印加方向に対する感度の対称性が良好な差圧検出素子を提供することである。
【課題を解決するための手段】
【０００６】
［１］本発明に係る差圧検出素子は、ピエゾ抵抗層を有するカンチレバー部と、前記ピエゾ抵抗層に電気的に接続された電極と、第１の貫通孔を有すると共に、前記カンチレバー部及び前記電極を支持する下部基板（第１の基板）と、を備え、前記カンチレバー部は、前記第１の貫通孔に突出するように前記下部基板に片持支持されている差圧検出素子であって、前記差圧検出素子は、前記下部基板において前記カンチレバー部が設けられた主面に積層された上部基板（第２の基板）をさらに備えており、前記上部基板は、前記第１の貫通孔の開口形状と実質的に同一の開口形状を有し、且つ、前記第１の貫通孔に対向するように配置されている第２の貫通孔を有することを特徴とする。
【０００７】
［２］上記発明において、前記上部基板は、ガラス、樹脂、又はシリコンから構成されていてもよい。
【０００８】
［３］上記発明において、前記第２の貫通孔の開口から前記カンチレバー部までの距離は、前記第１の貫通孔の開口から前記カンチレバー部までの距離と実質的に同一であってもよい。
【発明の効果】
【０００９】
本発明によれば、下部基板においてカンチレバー部が設けられた主面に上部基板が積層されており、この上部基板が、下部基板の第１の貫通孔の開口形状と実質的に同一の開口形状を有し、且つ、第１の貫通孔に対向するように配置されている第２の貫通孔を有している。
【００１０】
このため、第１の貫通孔を介してカンチレバー部に対して圧力が印加される場合に生じる圧力損失と、第２の貫通孔を介してカンチレバー部に対して同じ大きさの圧力が印加される場合に生じる圧力損失とを同程度にすることができるので、圧力印加方向に対する差圧検出素子の感度の対称性が良好となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施形態における差圧検出素子を用いた流量計測装置の構成を示す図である。
【図２】図２は、本発明の実施形態における差圧検出素子の平面図である。
【図３】図３は、図２のIII-III線に沿った断面図である。
【図４】図４（ａ）及び図４（ｂ）は、本発明の実施形態における差圧検出素子の変形例をそれぞれ示す平面図である。
【図５】図５は、本発明の実施形態における差圧検出素子の製造方法を示す工程図である。
【図６】図６（ａ）〜図６（ｆ）は、図５の各ステップを示す断面図である。
【図７】図７（ａ）〜図７（ｇ）は、図５の各ステップを示す断面図である。
【図８】図８（ａ）及び図８（ｂ）は、差圧検出素子の製造方法の樹脂層形成工程を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に基づいて説明する。
【００１３】
図１は本実施形態における差圧検出素子を用いた流量計測装置の構成を示す図、図２及び図３は本実施形態における差圧検出素子の平面図及び断面図、図４（ａ）及び図４（ｂ）は差圧検出素子の変形例をそれぞれ示す平面図である。
【００１４】
本実施形態における流量計測装置１は、図１に示すように、主流路２を流れる流体の流量を計測する装置である。この流量計測装置１は、主流路２から分岐するバイパス路３に設けられた差圧検出素子１０と、当該差圧検出素子１０に電気的に接続された流量算出部２０と、を備えている。主流路２内を流れる流体の具体例としては、例えば、空気等の気体を例示することができる。
【００１５】
なお、図１では、流体が主流路２内を左側から右側に向かって流れている状況を図示しているが、流体の流通方向は特にこれに限定されず、流体が主流路２内を右側から左側に向かって流れる場合もある。
【００１６】
この流量計測装置１は、差圧検出素子１０のカンチレバー部１２の弾性変形によって、バイパス路３の上流開口４と下流開口５との間の圧力差を検出し、当該圧力差に基づいて流量算出部２０によって主流路２を流れる流体の流量を演算する。
【００１７】
差圧検出素子１０は、図２及び図３に示すように、下部基板１１と、カンチレバー部１２と、電極１３，１４と、ガラス部材１５と、を備えたＭＥＭＳ（Micro Electro Mechanical Systems）素子である。本実施形態におけるガラス部材１５が、本発明における上部基板の一例に相当する。
【００１８】
後述するように、下部基板１１とカンチレバー部１２は、ＳＯＩ（Silicon on Insulator）ウェハ３０を加工することで一体的に形成されており、下部基板１１は、第１のシリコン層３１、酸化シリコン層３２、及び第２のシリコン層３３からなる積層体で構成されている。この下部基板１１には、当該下部基板１１を貫通する第１の貫通孔１１２が形成されている。この第１の貫通孔１１２は、矩形の開口形状（長さ：Ｌ１×幅：Ｗ１）を有しており、第１の貫通孔１１２の下側の開口１１３からカンチレバー部１２までの距離がＤ１となっている。
【００１９】
一方、カンチレバー部１２は、第２のシリコン層３３と、一対のピエゾ抵抗層１２１，１２２と、から構成されており、第１の貫通孔１１２に突出するように下部基板１１に片持支持されている。このカンチレバー部１２において、第２のシリコン層３３は自由端側に位置しているのに対し、ピエゾ抵抗層１２１，１２２は固定端側に位置しており、カンチレバー部１２の外縁と第１の貫通孔１１２の内壁面との間には隙間（ギャップ）１２４が確保されている。この隙間１２４は、バイパス路３内を流体がほとんど流れない程度の狭い幅を有しており、特に限定されないが、例えば、０．１［μｍ］〜１０［μｍ］程度の幅を有することが好ましい。
【００２０】
ピエゾ抵抗層１２１，１２２は、ｎ型若しくはｐ型の不純物を第２のシリコン層３３にドーピングすることで形成されており、カンチレバー部１２の弾性変形に伴って当該ピエゾ抵抗層１２１，１２２の抵抗値が変化する。このため、本実施形態では、ピエゾ抵抗層１２１，１２２は、カンチレバー部１２において最も歪みが大きくなる根元部分に設けられており、カンチレバー部１２は、このピエゾ抵抗層１２１，１２２を介して第１の貫通孔１１２の周縁に連結されている。
【００２１】
このピエゾ抵抗層１２１，１２２同士は、カンチレバー部１２上に設けられた接続リード１２３を介して電気的に直列接続されている。なお、カンチレバー部１２全体をピエゾ抵抗層で形成してもよく、この場合には接続リード１２３は不要となる。
【００２２】
電極１３，１４は、下部基板１１の上面１１１に設けられている。第１の電極１３は、第１のリード１３１を介して第１のピエゾ抵抗層１２１に電気的に接続されている。第２の電極１４も、第２のリード１４１を介して第２のピエゾ抵抗層１２２に電気的に接続されている。この電極１３，１４は、特に図示しない配線等を介して、上述の流量算出部２０に電気的に接続されている。
【００２３】
なお、電極１３，１４の配置は特に限定されない。例えば、図４（ａ）に示すように、電極１３，１４を下部基板１１の端部近傍に配置してもよい。或いは、図４（ｂ）に示すように、電極１３，１４を下部基板１１の角部近傍に配置してもよい。
【００２４】
ガラス部材１５は、下部基板１１の上面１１１に接着剤等を介して積層されている。このガラス部材１５は、シリコン（Ｓｉ）に近い熱膨張係数を有する低膨張ガラスから構成されている。こうした低膨張ガラスの具体例としては、コーニング社製のパイレックス（登録商標）等の硼珪酸ガラスを例示することができる。なお、ガラス部材１５に代えて、上部基板として、シリコン（Ｓｉ）から構成されるシリコン基板を用いてもよいし、或いは、樹脂材料から構成される樹脂層を用いてもよい。
【００２５】
このガラス部材１５は、第２の貫通孔１５１と、第３の貫通孔１５２と、を有している。いずれの貫通孔１５１，１５２もガラス基板１５を貫通している。
【００２６】
第２の貫通孔１５１は、矩形の開口形状（長さ：Ｌ２×幅：Ｗ２）を有している。本実施形態では、この第２の貫通孔１５１の開口形状（Ｌ２×Ｗ２）が、下部基板１１の第１の貫通孔１１２の開口形状（Ｌ１×Ｗ１）と実質的に同一となっている（Ｌ１＝Ｌ２、Ｗ１＝Ｗ２）。また、第２の貫通孔１５１の上側の開口１５３からカンチレバー部１２までの距離Ｄ２（つまり第２の貫通孔１５１の深さ）は、第１の貫通孔１１２の下側の開口１１３からカンチレバー部１２までの距離Ｄ１と実質的に同一となっている（Ｄ２＝Ｄ１）。
【００２７】
この第２の貫通孔１５１は、下部基板１１の第１の貫通孔１１２に対向するように配置されている。従って、第１の貫通孔１１２と第２の貫通孔１５１は連通しており、カンチレバー部１２は第１及び第２の貫通孔１１２，１５１内に突出している。
【００２８】
一方、第３の貫通孔１５２は、下部基板１１上の電極１３，１４に対応するように形成されている。電極１３，１４は、この第３の貫通孔１５２を介してガラス部材１５から露出している。
【００２９】
以上に説明した差圧検出素子１０は、図１に示すように、カンチレバー部１２が流体の流通方向に対して直交し、且つ、第１及び第２の貫通孔１１２，１５１が流体の流通方向に沿うように、バイパス路３内に設置されている。
【００３０】
主流路２を流体が流れている場合、壁面との摩擦等に起因して圧力損失が生じ、下流側ほど圧力が低くなるので、バイパス路３の上流開口４の圧力と比較して下流開口５の圧力が低くなる。一方、上述のように差圧検出素子１０の隙間１２４は流体がほとんど流れない程度に狭くなっている。そのため、カンチレバー部１２の上流側には上流開口４の圧力が加わるのに対し、カンチレバー部１２の下流側には下流開口５の圧力が加わる。そして、この開口４，５間の圧力差によって差圧検出素子１０のカンチレバー部１２が弾性変形し、ピエゾ抵抗層１２１，１２２に歪みが生じる。
【００３１】
流量算出部２０は、上記の差圧に対応したピエゾ抵抗層１２１，１２２の抵抗値の変化を、電極１３，１４を介して検出する。そして、当該流量算出部２０は、流体の圧力損失と流量との間に相関関係があることを利用して、主流路２内の差圧に基づいて流体の流量を演算する。この流量演算部２０は、例えば、コンピュータやアナログ回路等で構成することができる。
【００３２】
以上のように、本実施形態では、下部基板１１の第１の貫通孔１１２の開口形状と実質的に同一の開口形状を有する第２の貫通孔１５１がガラス部材１５に形成されており、第２の貫通孔１５１が第１の貫通孔１１２に対向するようにガラス部材１５が下部基板１１の上面１１１に積層されている。
【００３３】
このため、第１の貫通孔１１２を介してカンチレバー部１２に対して圧力が印加される場合に生じる圧力損失と、第２の貫通孔１５１を介してカンチレバー部１２に対して同じ大きさの圧力が印加される場合に生じる圧力損失とが同程度となるので、圧力印加方向に対する差圧検出素子１０の感度の対称性が良好となる。例えば、図１に示した流量計測装置において、主流路２内を左側から右側へ流体が流れた場合と、主流路２内を右側から左側へ流体が流れた場合とで、どちらの場合においても差圧検出素子１０の感度が同程度となる。
【００３４】
また、本実施形態では、カンチレバー部１２が２つの貫通孔１１２，１５１の中に配置されるので、従来構造（カンチレバーの上方が開放されている構造）と比較して、気流の乱れの影響も受けにくく、差圧検出素子１０の検出精度も向上する。
【００３５】
以下に、本実施形態における差圧検出素子１０の製造方法について、図５〜図８を参照しながら説明する。
【００３６】
図５は本実施形態における差圧検出素子１０の製造方法を示す工程図、図６（ａ）〜図７（ｇ）は図５の各ステップを示す断面図、図８（ａ）及び図８（ｂ）は差圧検出素子の製造方法の樹脂層形成工程を示す断面図である。
【００３７】
先ず、図５のステップＳ１１において、図６（ａ）に示すように、ＳＯＩウェハ３０を準備する。このＳＯＩウェハ３０は、第１のシリコン層３１（ハンドル層）と、酸化シリコン層３２（ＢＯＸ（Buried Oxide）層）と、第２のシリコン層３３（活性層）と、有しており、２つのシリコン層３１，３３の間に酸化シリコン層３２が挟むように３つの層３１〜３３が積層されている。
【００３８】
特に限定されないが、第１のシリコン層３１の厚みｔ１が３００［μｍ］程度であり、酸化シリコン層３２の厚みｔ２が０．４［μｍ］程度であり、第２のシリコン層３３の厚みｔ３が０．３［μｍ］程度であることが好ましい。
【００３９】
こうしたＳＯＩウェハ３０を形成する手法としては、例えば、酸化膜が形成されたシリコン基板に別のシリコン基板を貼り合わせ方法や、ＳＩＭＯＸ（Separation by Implanted Oxygen）法、スマートカット法等を例示することができる。
【００４０】
次いで、図５のステップＳ１２において、ＳＯＩウェハ３０の第２のシリコン層３３にピエゾ抵抗層１２１，１２２を形成する。
【００４１】
具体的には、先ず、図６（ｂ）に示すように、ＳＯＩウェハ３０の第２のシリコン層３３上に第１のレジスト層４１を形成する。この第１のレジスト層４１は、ピエゾ抵抗層１２１，１２２の形状に対応した開口を有している。
【００４２】
次いで、図６（ｃ）に示すように、第１のレジスト層４１の開口を介して、ｎ型若しくはｐ型の不純物を第２のシリコン層３３にドーピングすることで、ピエゾ抵抗層１２１，１２２を形成し、その後、第１のレジスト層４１を除去する。第２のシリコン層３３に不純物をドーピングする手法としては、熱拡散法（Thermal Diffusion）やイオン注入法（Ion Implantation）等を例示することができる。
【００４３】
なお、特に図示しないが、第１のレジスト層４１を形成せずに、第２のシリコン層３３全体に不純物をドーピングしてもよい。この場合には、上述のように、接続リード１２３を省略することができる。
【００４４】
次いで、図５のステップＳ１３において、図６（ｄ）に示すように、ピエゾ抵抗層１２１，１２２を形成したＳＯＩウェハ３０の上面全体に導電層３４を形成する。この導電層３４を構成する材料としては、例えば、銅、アルミニウム、金等の金属材料を例示することができる。また、この導電層３４を形成する手法としては、例えば、スパッタリング、真空蒸着、めっき等を例示することができる。
【００４５】
なお、導電層３４を形成する前に、ＳＯＩウェハ３０の上面全体に下地層を形成してもよい。これにより、第２のシリコン層３３に対する導電層３４の密着性を向上させたり、導電層３４を構成する金属材料が第２のシリコン層３３に拡散するのを防止することができる。こうした下地層を構成する材料としては、例えば、クロム、ニッケル、チタン、或いは、チタン−タングステン等を例示することができる。
【００４６】
次いで、図５のステップＳ１４において、第２のシリコン層３３に対してパターニングを行う。
【００４７】
具体的には、先ず、図６（ｅ）に示すように、導電層３４上に第２のレジスト層４２を形成する。この第２のレジスト層４２は、差圧検出素子１０の隙間１２４の形状に対応した開口を有している。
【００４８】
次いで、図６（ｆ）に示すように、第２のレジスト層４２の開口を介して、ウェットエッチング或いはドライエッチングによって導電層３４を部分的に除去し、その後、第２のレジスト層４２を除去する。
【００４９】
次いで、図７（ａ）に示すように、上記のようにパターニングされた導電層３４をマスクとして利用して、第２のシリコン層３３をエッチングすることで、カンチレバー部１２の外縁を規定する隙間１２４を形成する。この際、酸化シリコン層３２がエッチングストッパとして機能する。この第２のシリコン層３３に対する具体的なエッチング手法としては、例えば、ＤＲＩＥ（Deep Reactive Ion Etching）等のドライエッチングを例示することができる。
【００５０】
次いで、図５のステップＳ１５において、導電層３４に対してパターニングを行うことで、電極１３，１４やリード１２３，１３１，１４１を形成する。
【００５１】
具体的には、先ず、図７（ｂ）に示すように、導電層３４の上に第３のレジスト層４３を形成する。この第３のレジスト層４３は、電極１３，１４やリード１２３，１３１，１４１に対応した形状を有している。次いで、図７（ｃ）に示すように、第３のレジスト層４３が形成された導電層３４をエッチングし、その後、第３のレジスト層４３を除去する。
【００５２】
次いで、図５のステップＳ１６において、図７（ｄ）に示すように、ガラス部材１５をＳＯＩウェハ３０に積層する。
【００５３】
具体的には、先ず、第２の貫通孔１５１及び第３の貫通孔１５２が形成されたガラス部材１５を準備する。こうした貫通孔１５１，１５２をガラス部材１５に形成する手法としては、例えば、サンドブラストやエッチング等を例示することができる。
【００５４】
次いで、ＳＯＩウェハ３０の上面に接着剤を塗布した後に、当該ＳＯＩウェハ３０にガラス部材１５を貼り合わせる。接着剤としては、例えば、感光性と熱硬化性を有する樹脂材料等を例示することができる。
【００５５】
なお、接着剤をガラス部材１５に塗布してもよい。また、接着剤に代えて、例えば、感光性と熱硬化性を有する樹脂フィルムを用いて、ガラス部材１５をＳＯＩウェハ３０に接合してもよい。或いは、陽極接合によってガラス部材１５をＳＯＩウェハ３０に接合してもよい。
【００５６】
上部基板としてシリコン基板を用いる場合にも、ガラス部材１５の場合と同様の要領で、第２及び第３の貫通孔を有するシリコン基板を準備し、接着剤を介して当該シリコン基板をＳＯＩウェハ３０の上面に貼り付ける。
【００５７】
これに対し、上部基板として樹脂層を用いる場合には、以下の要領で下部基板１１上に樹脂層１６を形成する。
【００５８】
すなわち、先ず、図８（ａ）に示すように、樹脂材料１６ａをスピンコートによりＳＯＩウェハ３０の表面に塗布する。こうした樹脂材料の具体例としては、例えば、ポリイミドやノボラック系樹脂等の感光性を有する樹脂材料を例示することができる。
【００５９】
次いで、図８（ｂ）に示すように、樹脂材料に対して露光及び現像を行うことで第２及び第３の貫通孔１６１，１６２を形成した後に、当該樹脂材料を焼成やＵＶ照射により硬化させることで樹脂層１６を形成する。なお、樹脂材料として、ドライフィルムレジスト等のフィルム状の樹脂材料を用いてもよい。
【００６０】
図５に戻り、ＳＯＩウェハ３０にガラス部材１５を貼り付けたら、ステップＳ１７において、図７（ｅ）に示すように、ＳＯＩウェハ３０の下面に第４のレジスト層４４を形成する。この第４のレジスト層４４は、第１の貫通孔１１２の形状に対応した開口を有している。
【００６１】
次いで、図７（ｆ）に示すように、第１のシリコン層３１を下方からエッチングする。この際、酸化シリコン層３２がエッチングストッパとして機能する。この第１のシリコン層３１に対する具体的なエッチング手法としては、例えば、ＤＲＩＥ等のドライエッチングを例示することができる。
【００６２】
次いで、図５のステップＳ１８において、図７（ｇ）に示すように、酸化シリコン層３２を下方からエッチングすることで、第１の貫通孔１１２を有する下部基板１１が形成される。この酸化シリコン層３２に対する具体的なエッチング手法としては、例えば、フッ酸（ＨＦ）を用いたウェットエッチング等を例示することができる。
【００６３】
なお、上部基板としてガラス部材１５やシリコン基板を用いる場合には、下部基板１１に第１の貫通孔１１２を形成した後に、当該下部基板１１に上部基板を貼り付けてもよい。つまり、図５のステップＳ１７及びＳ１８を実行した後に、同図のステップＳ１６を実行してもよい。
【００６４】
本実施形態では、以上に説明したステップＳ１１〜Ｓ１８を実行することで、一枚のＳＯＩウェハ３０に多数の差圧検出素子１０が同時に形成される。このため、図５のステップＳ１９において、当該多数の差圧検出素子１０をダイシングによって個片化する。
【００６５】
特に図示しないが、具体的には、差圧検出素子１０のガラス部材１５側に保護テープに貼り付ける。この保護テープの具体例としては、例えば、紫外線を照射すると粘着力が低下するＵＶテープ等を例示することができる。
【００６６】
次いで、ダイシング装置によって、差圧検出素子１０をスクライブラインに沿って切り分けた後に、個々の差圧検出素子１０を保護テープから剥離する。
【００６７】
この際、本実施形態では、下部基板１１の上にガラス部材１５が貼り付けられており、カンチレバー部１２がガラス部材１５によって保護されているので、保護テープの剥離に伴うカンチレバー部１２の破損を防止することができる。
【００６８】
また、本実施形態では、個片化された差圧検出素子１０を工場内でハンドリングしたり組み付ける際にも、カンチレバー部１２がガラス部材１５によって保護されているので、カンチレバー部１２の破損を防止することができる。
【００６９】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【符号の説明】
【００７０】
１…流量計測装置
２…主流路
３…バイパス路
１０…差圧検出素子
１１…下部基板
１１１…上面
１１２…第１の貫通孔
１１３…下側の開口
１２…カンチレバー部
１２１，１２２…ピエゾ抵抗層
１２４…隙間
１３…第１の電極
１４…第２の電極
１５…ガラス部材
１５１…第２の貫通孔
１６…樹脂層
２０…流量算出部
３０…ＳＯＩウェハ
３１…第１のシリコン層
３２…酸化シリコン層
３３…第２のシリコン層
【図１】
2014149166.tif 000003
【図２】
2014149166.tif 000004
【図３】
2014149166.tif 000005
【図４】
2014149166.tif 000006
【図５】
2014149166.tif 000007
【図６】
2014149166.tif 000008
【図７】
2014149166.tif 000009
【図８】
2014149166.tif 000010