(57)【要約】【課題】良好なミニバンドを維持しつつ、高濃度キャリアを実現可能なＦＥＴを提供する。【解決手段】ソース・ドレイン電極間にチャネル領域１４および超格子領域１２を備えるＦＥＴ２が提供される。チャネル領域１４は、超格子領域１２の一面に接する領域に形成される。チャネル領域１４と隣接して、ドレイン領域１６、ドレイン電極１８が順に形成される。超格子領域１２の周囲には、不純物が拡散された不純物ドーピング領域１０が形成される。【選択図】図１
2014135359.tif 000002
【特許請求の範囲】
【請求項１】
ソース・ドレイン電極間にチャネル領域および超格子領域を備える電界効果トランジスタにおいて、前記超格子領域の積層構造の少なくとも側面と接する領域に、不純物が拡散された不純物ドーピング領域を形成したことを特徴とする電界効果トランジスタ。
【請求項２】
前記チャネル領域を、前記超格子領域の積層構造の上面および底面の一方に接する領域に形成し、
前記不純物ドーピング領域を、前記超格子領域の積層構造の側面に加えて、前記チャネル領域と反対側の、前記積層構造の上面および底面の他方に接する領域に形成したことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
第１電極と、
前記第１電極と電気的に接続される第１不純物ドーピング領域と、
前記第１不純物ドーピング領域の上に形成された積層構造を有する超格子領域と、
前記第１不純物ドーピング領域の上に、前記超格子領域を側面から囲むように形成された第２不純物ドーピング領域と、
前記超格子領域の上に設けられたチャネル領域と、
前記チャネル領域の上に設けられたドレイン領域と、
前記ドレイン領域の上に設けられた第２電極と、
前記チャネル領域および前記ドレイン領域の側面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接して形成されたゲート電極と、
を備えることを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）に関する。
【背景技術】
【０００２】
高速低消費電力デバイスの実現には、低電圧で高いオン電流を流すための高移動度を持つ化合物半導体がチャネル材料として研究されているが、低消費電力動作のためにはオフ時の電流を小さくすることも重要である。低電圧でオフ電流を小さくするためには、ゲートソース間しきい値電圧（以下、単にしきい値電圧と称する）以下における電圧の変化に対する電流の変化を示すサブスレッショルドスロープ（ＳＳ）特性を小さくする必要があり、従来のキャリアの熱分布限界から一桁変化させるために、室温で６０ｍＶ／ｄｅｃを下回る急峻なＳＳ特性を得る必要がある。
【０００３】
従来提案されているトンネルＦＥＴではトンネル時の抵抗が大きく、高いオン電流を急峻なＳＳ特性と両立させることが出来なかったことから、電界効果トランジスタのソースにドーピングして多くのキャリヤを持った超格子を入れたトランジスタが提案されている（特許文献１）。このトランジスタでは、ミニバンドの許容帯に満たされたキャリヤを供給することで高いオン電流を満たしつつ、ミニバンドの禁制帯とチャネルが重なった時は、キャリヤの供給が止まるが、ミニバンドの禁制帯と許容帯のエネルギー差は超格子の設計で変えられることから、急峻なオン/オフの切り替えが設計できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８，１２９，７６３Ｂ２号明細書
【非特許文献】
【０００５】
【非特許文献１】E. Gnani et. al, IEDM. Technol. digest, 2011 5.1.1-5.1.4
【非特許文献２】M. Egard et. al, IEDM. Technol. digest, 2011 13.2.1-13.2.4
【非特許文献３】Y. Yonai et. al, IEDM. Technol. digest, 2011 13.3.1-13.3.4
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者は、かかるトンネルＦＥＴについて検討した結果、以下の課題を認識するに至った。
トンネルＦＥＴを実現するためには、高濃度、具体的には１０１９／ｃｍ３以上でドーピングされた超格子によってミニバンドを形成する必要がある。１０１９／ｃｍ３という濃度オーダーは、一辺１０ｎｍの立方体の体積あたり、数十個の程度の割合でドーパントが混入することを意味する。一方、超格子の層の厚みは、たかだか３〜４ｎｍ程度であるため、濃度１０１９／ｃｍ３のオーダーでドーピングすると、ある層にはドーパントが存在し、ある層にはドーパントが存在しないといったように、ドーパントが超格子にランダムに混入した状態となる。ランダムに存在するドーパントは、超格子により形成されるポテンシャルを乱すことになり、ミニバンドを壊してしまうという問題がある。また、キャリアと不純物との散乱によってキャリアのコヒーレンス性が劣化し、ミニバンドが壊れるという問題がある。なおこれらの問題を当業者の共通の認識としてとらえてはならない。
【０００７】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、良好なミニバンドを維持しつつ、高濃度キャリアを実現可能なＦＥＴの提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、ソース・ドレイン電極間にチャネル領域および超格子領域を備える電界効果トランジスタに関する。この電界効果トランジスタにおいて、超格子領域の周囲に、不純物が拡散された不純物ドーピング領域が形成される。
【０００９】
この態様によれば、超格子領域に不純物を拡散する代わりに、その周辺の領域に、高濃度でドープされた不純物ドーピング領域を形成することにより、不純物ドーピング領域から高濃度のキャリアを超格子領域に発生させ、チャネル領域に供給することができる。これにより、良好なミニバンドを維持しつつ、高濃度キャリアを実現できる。
【００１０】
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１１】
本発明のある態様によれば、良好なミニバンドを維持しつつ、高濃度キャリアを実現できる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に係るＮチャンネルのＦＥＴの構成を示す断面図である。
【図２】図２（ａ）〜（ｆ）は、図１のＦＥＴの製造方法を示す断面図である。
【図３】図３（ａ）〜（ｄ）は、図１のＦＥＴの製造方法を示す断面図である。
【図４】図４は、変形例２に係るＮチャンネルのＦＥＴの構成を示す斜視図である。
【発明を実施するための形態】
【００１３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１４】
図１は、実施の形態に係るＮチャンネルのＦＥＴ２の構成を示す断面図である。ＦＥＴ２は、III−Ｖ族化合物半導体トランジスタであり、不純物ドーピング領域１０、超格子領域１２、チャネル領域１４、ドレイン領域１６、ドレイン電極１８、ゲート絶縁膜２０、ゲート電極２２、絶縁膜２４、層間絶縁膜２６、ドレイン引出電極３０、ゲート引出電極３２、ソース引出電極３４を備える。
【００１５】
ＦＥＴ２は、超格子領域１２およびチャネル領域１４が、縦方向に積層された構造を有し、キャリアである電子は、ＦＥＴ２の基板（底面）側から、電極が形成される上面に向かって垂直方向に流れる。チャネル領域１４はたとえばアンドープのインジウムガリウム砒素（ｉ−ＩｎＧａＡｓ）であり、超格子領域１２は、インジウムガリウムヒ素とインジウムリンの積層構造（ＩｎＧａＡｓ／ＩｎＰ）を有する。
【００１６】
超格子領域１２の周囲の領域、より具体的には、その側面および底面に接する領域には、高濃度の、具体的には２〜１０×１０１９ｃｍ−３程度にてｎ型不純物がドーピングされた半導体層である不純物ドーピング領域１０が形成される。不純物ドーピング領域１０および超格子領域１２は、チャネル領域１４にキャリアを供給するソース領域であり、本実施の形態において、不純物ドーピング領域１０は、ソース電極を兼ねている。
【００１７】
不純物ドーピング領域１０のうち、超格子領域１２の底面に接する領域を第１不純物ドーピング領域１０ａ、超格子領域１２の側面に接する領域を第２不純物ドーピング領域１０ｂと称する。これらは区別されることなく一体形成されてもよいし、別々の領域として形成されてもよい。
【００１８】
不純物ドーピング領域１０は、ＩｎＧａＡｓ／ＩｎＰの超格子領域１２にバンド不連続を用いて効率よくキャリヤを供給可能な、ｎ型の不純物がドープされたインジウムリン（ｎ−ＩｎＰ）で形成してもよい。なお、不純物ドーピング領域１０をｎ−ＩｎＰで形成する場合、後述の変形例２で示すように、不純物ドーピング領域１０とＩｎＰ基板の間に、ｎ−ＩｎＧａＡｓ層を形成してもよい。
【００１９】
あるいは、不純物ドーピング領域１０は、超格子領域１２とバンドが連続するｎ−ＩｎＧａＡｓで形成してもよいし、適度なバンド不連続を有するインジウムガリウムヒ素リン（ｎ−ＩｎＧａＡｓＰ）などで形成してもよい。また、第１不純物ドーピング領域１０ａと第２不純物ドーピング領域１０ｂを別々の工程で形成する場合、それらは必ずしも同じ材料である必要はなく、それぞれを異なる材料で形成してもよい。
【００２０】
ドレイン領域１６は、チャネル領域１４の上に形成される。たとえばドレイン領域１６は、第１の導電性でドープされたインジウムガリウムヒ素（ｎ−ＩｎＧａＡｓ）であり、チャネル領域１４と同じＩｎＧａＡｓに、ｎ型の不純物をドーピングすることにより形成することができる。
【００２１】
ドレイン電極１８は、ドレイン領域１６の上に形成される。ドレイン電極１８は、たとえばタングステンシリサイド（ＷＳｉ）で形成される。
【００２２】
チャネル領域１４およびドレイン領域１６の側壁に沿って、ゲート絶縁膜２０が形成される。ゲート絶縁膜２０の材料としては、二酸化ケイ素（ＳｉＯ２）、あるいはｈｉｇｈ−ｋ材料である酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）などが例示される。
【００２３】
チャネル領域１４を、ゲート絶縁膜２０を介して挟み込むようにして、ゲート電極２２が形成される。ゲート電極２２は、たとえばアルミニウム（Ａｌ）などが用いられる。ゲート電極２２と不純物ドーピング領域１０ｂの間には、層間の前縁および超格子領域１２の近傍の寄生容量を低減を目的として絶縁膜２４が形成される。絶縁膜２４の材料としては、Ａｌ２Ｏ３やＳｉＯ２などの蒸着可能な絶縁膜材料が例示される。
【００２４】
ゲート電極２２の上には、ＢＣＢ（ベンゾシクロブテン）等の層間絶縁膜２６が形成される。ドレイン引出電極３０、ゲート引出電極３２、ソース引出電極３４は、層間絶縁膜２６の開口を介して、ドレイン電極１８、ゲート電極２２、不純物ドーピング領域１０それぞれと接続される。
【００２５】
以上がＦＥＴ２の構成である。
【００２６】
続いて、その製造方法について説明する。図２（ａ）〜（ｆ）および図３（ａ）〜（ｄ）は、図１のＦＥＴ２の製造方法を示す断面図である。
なお、ここで説明する製造方法は一例であり、本発明に係るＦＥＴ２の製造方法はそれに限定されない。
【００２７】
図２（ａ）に示すように、結晶成長により、第１不純物ドーピング領域１０ａとなるｎ−ＩｎＰ基板の上に、超格子領域（ＩｎＧａＡｓ／ＩｎＰ）１２、チャネル領域（ｉ−ＩｎＧａＡｓ層）１４、ドレイン領域（ｎ−ＩｎＧａＡｓ層）１６を順に形成する。チャネル長はチャネル領域１４の層厚で決定される。不純物ドーピング領域（ｎ−ＩｎＰ）１０のキャリヤ濃度は２〜１０×１０１９ｃｍ−３程度とする。
【００２８】
続いて、ドレイン領域１６の上に、ストライプ状のドレイン電極１８を形成する。このドレイン電極の幅は最終のチャネル幅である５〜２０ｎｍに対して数十ｎｍ広く形成する。
【００２９】
続けて、図２（ｂ）に示すように、このドレイン電極１８をマスクとして、ドライエッチング、たとえば反応性イオンエッチング（ＲＩＥ）によりチャネル領域１４の深さまでエッチングを行い、超格子領域１２に到達する前でエッチングを停止する。たとえばメタン／水素を用いたＩＣＰ（誘導結合型）−ＲＩＥなどを用いてもよい。
【００３０】
続いて、図２（ｃ）に示すように、チャネル領域１４の両側を、選択性のあるウェットエッチャント（たとえばクエン酸系エッチャント）でエッチングし、メサ幅を狭める。
【００３１】
続いて、原子層堆積法などを用いて、全面に一様にＳｉＯ２やＡｌ２Ｏ３、ＨｆＯ２などの絶縁膜１９を堆積させる(図２（ｄ）)。
【００３２】
続いて、図２（ｅ）に示すように、ドレイン電極１８をマスクとして、ドライエッチング、たとえばＣＦ４（四フッ化炭素）を用いたＲＩＥによって、チャネル領域１４の側壁以外の部分の絶縁膜を除去する。これにより、ゲート絶縁膜２０が形成される。
【００３３】
続いて、図２（ｆ）に示すように、ドレイン電極１８をマスクとして、ドライエッチング、たとえばメタン／水素を用いたＩＣＰ−ＲＩＥにより超格子領域１２までエッチングする（Ｓ１０）。続けてウェットエッチング（たとえばブロムメタノール）により、超格子領域１２の側壁をエッチングして寸法を縮小する（Ｓ１２）。このとき、残す超格子領域１２の幅は、最終的に形成したいチャネル幅に対して１０〜２０ｎｍ程度大きくとる。
【００３４】
続いて、図３（ａ）に示すように、ドレイン電極１８およびチャネル領域１４の側壁の絶縁膜２０に成長しない選択成長条件のもとで、第２不純物ドーピング領域（ｎ−ＩｎＰ層）１０ｂの成長を行う。成膜した不純物ドーピング領域１０ｂの上端は、超格子領域１２よりも高くとる。
【００３５】
続いて、図３（ｂ）に示すように、Ａｌ２Ｏ３やＳｉＯ２などの絶縁膜２４を角度をつけた蒸着で形成する。
【００３６】
続いて、図３（ｃ）に示すように、ドレイン引出電極３０およびゲート電極２２が形成される。ゲート電極２２は、ドレイン引出電極３０と自己整合的に絶縁するように角度をつけた蒸着により形成される。なお、第２不純物ドーピング領域１０ｂの成長によりチャネル側面に損傷が生じうる場合、ゲート電極２２の形成直前に、ゲート絶縁膜２０を一旦除去し、またチャネル側面を薄くエッチングして損傷を取り除いてから、再度、ゲート絶縁膜２０を形成することが好ましい。これにより、良好なゲート絶縁膜２０の特性が得られる
【００３７】
続いて図３（ｄ）に示すように、スピンコートにより層間絶縁膜２６でデバイス全体を覆い、ドレイン引出電極３０のみを頭出し、露出させる。その後、層間絶縁膜２６に窓を開け、ゲート引出電極３２およびソース引出電極３４が形成される。
【００３８】
以上がＦＥＴ２の製造方法である。
【００３９】
実施の形態に係るＦＥＴ２によれば、不純物ドーピングした半導体である不純物ドーピング領域１０ｂ、第１不純物ドーピング領域１０ａと、超格子領域１２を隣接させることで、超格子領域１２に不純物ドーピング領域１０ｂおよび第１不純物ドーピング領域１０ａからキャリアを供給することができる。これにより、超格子領域１２に高濃度ドーピングを行う必要がなくなるため、良好なミニバンドを維持しつつ、高濃度キャリアを実現できる。
【００４０】
加えて、チャネル長がキャリヤの散乱長より短い場合には、ソース領域でのキャリヤ量と分布によってトランジスタの電圧-電流特性が決まる。したがって、電圧−電流特性（たとえば急峻なオン・オフ特性、高いオン電流など）を柔軟かつ自由に設計可能とすることができる。
【００４１】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００４２】
（変形例１）
実施の形態では、チャネル領域１４をｉ−ＩｎＧａＡｓにおいて、超格子領域１２をＩｎＧａＡｓ／ＩｎＰとする場合を説明したが、本発明において、チャネル領域１４および超格子領域１２の材料はそれには限定されない。
たとえば、チャネル領域１４をｉ−ＩｎＧａＡｓとする場合、超格子領域１２は、インジウムガリウムヒ素とアルミニウムインジウムヒ素の積層構造（ＩｎＧａＡｓ／ＡｌＩｎＡｓ）としてもよい。また、チャネル領域１４を窒化ガリウム（ＧａＮ）とする場合、超格子領域１２はＡｌＧａＮ／ＧａＮの積層構造としてもよい。当業者であれば、チャネル領域１４および超格子領域１２の材料については、その他の組み合わせもあり得ることが理解される。
【００４３】
（変形例２）
図４は、変形例２に係るＮチャンネルのＦＥＴの構成を示す斜視図である。ＦＥＴ２ａにおいて、不純物ドーピング領域１０は、ｎ−ＩｎＰで形成され、不純物ドーピング領域１０とＩｎＰ基板１１の間には、ｎ−ＩｎＧａＡｓ層１３が形成される。また、ソース引出電極３４とＩｎＰ基板１１の間にも、ｎ−ＩｎＧａＡｓ層１５が形成される。
【００４４】
（変形例３）
実施の形態では、ソースから電子を供給するＮチャンネルのＦＥＴについて説明したが、本発明は、チャネルに正孔を供給するＰチャンネルのＦＥＴにも適用可能である。この場合、拡散する不純物（ドーパント）の極性を、ｎ型からｐ型に変更すればよい。
【００４５】
（変形例４）
実施の形態では、ソースが下側（基板側）、ドレインが上側の構造を有するＦＥＴについて説明したが本発明はそれには限定されず、特許文献１に記載のように、ソースが上側、ドレインが下側の構造を有するＦＥＴにも適用でき、その場合も本発明の範囲に含まれる。
【００４６】
（変形例５）
実施の形態では、超格子領域１２のレイヤが、基板に対して垂直方向に積み上げられ、キャリアが鉛直方向に移動する構造について説明したが、本発明はそれには限定されない。超格子領域１２のレイヤを、基板と平行に、つまり水平方向に積層し、キャリアが水平方向に移動する構造としてもよい。
【００４７】
実施の形態で説明した各部材の材料や寸法は例示であり、当業者であれば、各材料や寸法を、適宜変更しうることが理解される。
【００４８】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００４９】
２…ＦＥＴ、１０…不純物ドーピング領域、１０ａ…第１不純物ドーピング領域、１０ｂ…第２不純物ドーピング領域、１２…超格子領域、１４…チャネル領域、１６…ドレイン領域、１８…ドレイン電極、２０…ゲート絶縁膜、２２…ゲート電極、２４…絶縁膜、２６…層間絶縁膜、３０…ドレイン引出電極、３２…ゲート引出電極、３４…ソース引出電極。
【図１】
2014135359.tif 000003
【図２】
2014135359.tif 000004
【図３】
2014135359.tif 000005
【図４】
2014135359.tif 000006