(57)【要約】【課題】ノイズなどに起因するスプリアスの発生を抑えつつ、外部からの発振周波数の変更を受け付けることが可能な発振装置を提供する。【解決手段】電圧制御発振部１１は制御電圧に応じた発振周波数を持つ周波数信号を発振し、ロータリエンコーダ５は回転軸５１の回転方向及び回転量に基づいて、発振周波数の変更量に対応する信号を出力する。制御部４は、前記変更量に基づいて得られた変更後の発振周波数に対応する前記制御電圧の設定値をディジタル設定信号としてバスを介してアナログ／ディジタル変換部１６へと出力する。アナログ／ディジタル変換部１６は、ディジタル設定信号を制御電圧に変換して前記電圧制御発振部１１、１２に入力する。【選択図】図３
2014217006.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じた発振周波数を持つ周波数信号を発振する電圧制御発振部と、
回転軸の回転方向及び回転量に基づいて、前記発振周波数の変更量に対応する信号を出力するロータリエンコーダと、
前記ロータリエンコーダからの信号を受け付け、前記変更量に基づいて得られた変更後の発振周波数に対応する前記制御電圧の設定値をディジタル設定信号としてシリアル通信により出力する制御部と、
前記ディジタル設定信号に基づいて得られた制御電圧を前記電圧制御発振部に入力するアナログ／ディジタル変換部と、
前記制御部とアナログ／ディジタル変換部との間で前記ディジタル設定信号の伝送を行うシリアルバスと、を備えたことを特徴とする発振装置。
【請求項２】
前記制御部は、前記ロータリエンコーダが接続される接続ポートを備えたことを特徴とする請求項１に記載の発振装置。
【請求項３】
前記電圧制御発振部と制御部とは、互いに異なるモジュールに実装されていることを特徴とする請求項１または２に記載の発振装置。
【請求項４】
前記電圧制御発振部が実装されたモジュールは、制振用の弾性体により支持されていることを特徴とする請求項３に記載の発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数信号を発振する発振装置に関する。
【背景技術】
【０００２】
通信の基地局などで使用される周波数シンセサイザは、出力周波数について高精度、高安定性が要求される。例えば周波数シンセサイザは、水晶振動子を備えた発振回路を利用して得た基準周波数信号に対し、ＰＬＬ（Phase Locked Loop）回路を利用して、ＶＣＯ（Voltage-Controlled crystal Oscillator）で発振させた周波数信号を同期させることにより安定した周波数信号を得ている。このため、基準周波数信号を得るために用いられる発振回路は、周波数シンセサイザの性能を決定する重要な役割を果たし、特に高い精度と安定性が要求される。
【０００３】
代表的な発振回路であるコルピッツ回路を例に挙げると、コルピッツ回路における発振周波数の設定は、共振部に設けられたバリキャップダイオードに入力する制御電圧を調節することにより行われる。コルピッツ回路の発振周波数を調整するにあたっては、例えば可変抵抗を備えた直流電源回路から制御電圧の信号線を引き回してバリキャップダイオードに接続し、当該信号線を介して印加される制御電圧を変更する操作が行われる。
【０００４】
しかしながらアナログ信号である制御電圧の信号線は、周囲のノイズの影響を受けやすく、このようなノイズを含んだ制御電圧がコルピッツ回路に供給されると、発振周波数信号中に、前記ノイズに起因する不要なスプリアスが含まれ基準周波数信号の品質を低下させてしまうおそれがある。
【０００５】
ここで引用文献１には、送信データをＩ信号（基本波に対して同相成分の信号）およびＱ信号（基本波に対して直交成分の信号）に変換し、また受信信号から復調されたＩ，Ｑ信号を処理してデータを復元する機能を備えたベースバンドＩＣが記載されている。このベースバンドＩＣは、ＶＣＯを備えたクロック生成回路にディジタル周波数制御情報を出力する機能を備え、このディジタル周波数制御情報がＤＡ変換回路で制御電圧に変換されてＶＣＯのバラクタダイオードに供給されている。
【０００６】
しかしながら、引用文献１にはベースバンドＩＣがいかなる手法でディジタル周波数制御情報を生成しているのかに関する何らの記載もない。特にユーザなど、外部から発振周波数の変更を受け付けて、周波数シンセサイザ内の発振回路の発振周波数の調整するにあたり、既述のスプリアスの影響を低減するための技術は引用文献１には何ら開示されていない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３１９３９３号公報（請求項１、段落００２６、００３４、図１、２）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明はこのような事情の下になされたものであり、その目的は、ノイズなどに起因するスプリアスの発生を抑えつつ、外部から発振周波数の変更を受け付けることが可能な発振装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る発振装置は、制御電圧に応じた発振周波数を持つ周波数信号を発振する電圧制御発振部と、
回転軸の回転方向及び回転量に基づいて、前記発振周波数の変更量に対応する信号を出力するロータリエンコーダと、
前記ロータリエンコーダからの信号を受け付け、前記変更量に基づいて得られた変更後の発振周波数に対応する前記制御電圧の設定値をディジタル設定信号としてシリアル通信により出力する制御部と、
前記ディジタル設定信号に基づいて得られた制御電圧を前記電圧制御発振部に入力するアナログ／ディジタル変換部と、
前記制御部とアナログ／ディジタル変換部との間で前記ディジタル設定信号の伝送を行うシリアルバスと、を備えたことを特徴とする。
【００１０】
前記発振装置は、下記の特徴を備えていてもよい。
（ａ）前記制御部は、前記ロータリエンコーダが接続される接続ポートを備えたこと。
（ｂ）前記電圧制御発振部と制御部とは、互いに異なるモジュールに実装されていること。
（ｃ）前記電圧制御発振部が実装されたモジュールは、制振用の弾性体により支持されていること。
【発明の効果】
【００１１】
本発明によれば、ロータリエンコーダを用いて発振周波数の変更を受け付け、さらに電圧制御発振部への制御電圧の供給をシリアルバス及びアナログ／ディジタル変換部を介してディジタル設定信号により行う。ノイズに強いディジタル設定信号により制御電圧の調整を行うことにより、外部のノイズに起因するスプリアスの少ない周波数信号を発振させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る発振装置を備えた高周波装置のブロック図である。
【図２】前記高周波装置に設けられている周波数シンセサイザの構成例を示すブロック図である。
【図３】前記周波数シンセサイザに設けられている発振装置の構成例を示すブロック図である。
【図４】周波数可変幅の設定を行う記憶部の入出力の関係を示す説明図である。
【図５】周波数調整量に相当するディジタル値と設定周波数に対する変化の比率との関係を示す特性図である。
【発明を実施するための形態】
【００１３】
図１は、無線基地局に用いられ、本発明の実施の形態に係る発振装置を備えた高周波装置の構成例を示している。本例の高周波装置は、アンテナ８１１を介して送信信号及び受信信号の帯域制限を行う送受信共用部８１０と、送信信号及び受信信号の周波数変換を行う周波数変換部８３０と、周波数変換部８３０にて周波数変換された送信信号を増幅する増幅部８２０と、送信信号及び受信信号の周波数変換に用いられる周波数信号を出力する発振部８５０と、復調器８４３により受信信号を復調し、復調された受信信号をベースバンド処理部８４１にてベースバンドに変換すると共に、変調器８４２により送信信号を変調するディジタル信号処理部８４０と、を備えている。  
また、実際の送受信共用部８１０には、上述の周波数変換部８３０、ディジタル信号処理部８４０等（現用システム）と並列に、予備の周波数変換部８３０やディジタル信号処理部８４０を備えた予備システムが接続されているが、図１においては予備システムの記載を省略してある。
【００１４】
各処理部８１０〜８５０中、ＢＰＦ１〜ＢＰＦ６はバンドパスフィルタ、ＡＭＰ１〜ＡＭＰ５は増幅器、ＣＩＲはアンテナ８１１における送信と受信の切り替えを行うサーキュレータ、ＩＳＯ１〜ＩＳＯ２は送受信共用部８１０と、増幅部８２０、周波数変換部８３０との間の反射波の遮断を行うアイソレータ、ＭＩＸ１〜ＭＩＸ２は、周波数変換用のミキサ、ＣＰＬは発振部８５０の出力を受信信号側、送信信号側のミキサＭＩＸ１〜ＭＩＸ２に分配するカプラである。  
また、周波数変換部８３０には本例の高周波装置の統括制御を行うコンピュータからなり、ＣＰＵ（Central Processing Unit）４１とメモリ４２とを備えた制御部４が設けられている。
【００１５】
発振部８５０は基準周波数信号を得るために用いるクロック信号を発振するＯＣＸＯ１と、送信信号及び受信信号の周波数変換に用いる周波数信号を出力するＶＣＯ７と、基準周波数信号に対してＶＣＯ７の周波数信号を同期させるＰＬＬ６と、を備えている。発振部８５０は、振動や衝撃によるＯＣＸＯ１、ＶＣＯ７への影響を抑えるため、周波数変換部８３０とは別体のモジュールとして構成され、発振部８５０を収容する筐体は例えばゲルブッシュ８５１などの制振用の弾性体により支持されている。
【００１６】
図２はＯＣＸＯ１の構成例を示すブロック図である。このＯＣＸＯ１は、設定された周波数の周波数信号を出力する周波数シンセサイザとして構成され、水晶振動子を用いた電圧制御発振器であるＶＣＯ３と、このＶＣＯ３から発振される周波数信号の位相調整を行うＰＬＬ２と、前記周波数信号と位相比較される基準周波数信号を生成するＤＤＳ（Direct  Digital  Synthesizer）回路部２０１と、このＤＤＳ回路部２０１を動作させるクロック信号を生成するクロック生成部１００と、を備えている。
【００１７】
ＰＬＬ２は、ＤＤＳ回路部２０１から出力される基準周波数信号と、ＶＣＯ３から出力された周波数信号を分周器２０４で分周したクロックの位相とを位相比較部２０５にて比較し、その比較結果である位相差がチャージポンプ２０２によりアナログ化される。アナログ化された信号はループフィルタ２０６に入力され、ＰＬＬが安定するように制御される。ここでＤＤＳ回路部２０１は、後述の第１の発振回路１から出力される周波数信号をクロック信号として用い、目的とする周波数の基準周波数信号を出力するための周波数設定値（ディジタル値）が入力されている。
【００１８】
本例において、ＤＤＳ回路部２０１にクロック信号を出力するクロック生成部１００は、例えばＡＴカットの共通の水晶片Ｘｂを用いて構成された第１の水晶振動子１１０及び第２の水晶振動子１２０を備えている。即ち例えば短冊状の水晶片Ｘｂの領域を長さ方向に２分割し、各分割領域（振動領域）の表裏両面に励振用の電極が設けられている。従って一方の分割領域と一対の電極１１１、１１２とにより第１の水晶振動子１１０が構成され、他方の分割領域と一対の電極１２１、１２２とにより第２の水晶振動子１２０が構成される。このため第１の水晶振動子１１０及び第２の水晶振動子１２０は熱的に結合されたものということができる。
【００１９】
第１の水晶振動子１１０及び第２の水晶振動子１２０には夫々第１の発振回路１１及び第２の発振回路１２が接続されている。これら発振回路１１、１２の出力は、いずれについても例えば水晶振動子１１０、１２０のオーバートーン（高調波）であってもよいし、基本波であってもよい。  
第１の水晶振動子１１０及び第１の発振回路１１と、第２の水晶振動子１２０及び第２の発振回路１２とは、本実施の形態の電圧制御発振部に相当する。
【００２０】
ここで便宜上、第１の発振回路１１から周波数ｆ１の周波数信号が出力され、第２の発振回路１２から周波数ｆ２の周波数信号が出力されるものとすると、周波数ｆ１の周波数信号は、前記ＤＤＳ回路部２０１にクロック信号として供給される。なお、第１の発振回路１に替えて第２の発振回路２をクロック出力用の発振回路に選んでもよい。
【００２１】
ここで本例のクロック生成部１００は、第１の水晶振動子１１０、第２の水晶振動子１２０の置かれる雰囲気の温度（以下、環境温度という）を調整するためのヒータ回路１５を備えている。さらに当該クロック生成部１００は、第１の発振回路１１、第２の発振回路１２の周波数を各々ｆ１、ｆ２、基準温度（例えば２５０℃）における第１の発振回路１１、第２の発振回路１２の周波数を各々ｆ１ｒ、ｆ２ｒとしたとき、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する値が水晶振動子１１０、１２０の環境温度の温度検出値に対応する関係があることを利用して、ヒータ回路１５の出力制御を行っている。
【００２２】
ヒータ回路１５の出力制御の概略を述べると、図２に示す周波数差検出部１３は、水晶振動子１１０、１２０の環境温度の温度検出値に対応する上述の差分値を取り出し、加算部１４は当該差分値からヒータ回路１５の温度設定値に対応する値を差し引く。この加算部１４にて得られた結果がループフィルタ１４１にて積分され、ＰＷＭ内挿部１４２及びＬＰＦ１４３を経て直流電圧に変換されてヒータ回路１５に供給される。  
以上に概略を述べたクロック生成部１００の原理や構成については、特開２０１３−５１６７６、特開２０１３−５１６７７に詳細に開示されている。
【００２３】
以上に説明したようにＯＣＸＯ１（クロック生成部１００を含んでいる）は、２つの発振回路（第１の発振回路１１、第２の発振回路１２）を備え、これらの発振回路１１、１２の周波数調整は、発振回路１１、１２に供給される制御電圧を変更することによって行われる。ところが、既述のように当該ＯＣＸＯ１を含む発振部８５０は周波数変換部８３０とは別体のモジュールとして構成されているので、これらのモジュールが一体となっている場合に比べて、周波数変換部８３０内の制御部４から発振回路１１、１２に制御電圧を供給する信号線が長くなってしまう。このような長い信号線を介してアナログ信号により制御電圧を供給すると、背景技術にて説明したように周囲のノイズの影響を受けやすくなり、各発振回路１１、１２からの周波数ｆ１、ｆ２に前記ノイズに起因するスプリアスが含まれてしまうおそれが高まる。
【００２４】
そこで本例の発振部８５０は、各発振回路１１、１２がこうした外部のノイズの影響を受けにくくするため、シリアル通信によるディジタル設定信号を用いて周波数調整を行う機能と、ロータリエンコーダ５を用いて制御部４に対する周波数の変更指示を受け付ける機能と、を備えている。  
以下、これらの機能の詳細について説明する。
【００２５】
図３は、コルピッツ回路として構成された発振回路１１、１２に対し、ディジタル設定信号を用いて制御電圧を調整する機構（発振装置）のブロック図を示している。発振回路１１、１２は、水晶振動子１１０、１２０、インダクタ１０２及び電圧制御型の可変容量素子である例えばバリキャップダイオード１０３を含む共振部と、増幅部であるトランジスタ１０４と、を備え、アナログの制御電圧を入力することにより、バリキャップダイオード１０３の容量を変えて発振周波数を調整することができる。１０６、１０７は抵抗、１０８、１０９はコンデンサである。
【００２６】
上記発振回路１１、１２の周波数を調整する機能につき、制御部４は、ＣＰＵ４１とメモリ４２（記憶部）とを備えたコンピュータとして構成され、メーカー側で決める発振回路１１、１２の設定周波数を、所定の可変幅の範囲で変更できるように構成されている。例えば可変幅は、設定周波数に対する比率（ｐｐｍ）で表され、設定周波数に対してプラス側及びマイナス側に同じ比率が設定されている。可変幅の具体例としては、設定周波数±５ｐｐｍのように表される。  
メモリ４２の第１の記憶部４２１は、設定周波数を例えば３２ビットのディジタル値（ディジタルデータ）にて記憶している。
【００２７】
同じくメモリ４２の第２の記憶部４２２は、周波数調整量を例えば２の補数で表現した２４ビットのディジタル値（ディジタルデータ）にて記憶している。この周波数調整量は、メーカー側で設定された可変幅の中で、ユーザが設定周波数に対する比率を設定するためのものである。この周波数調整量が決まると、既述の設定周波数に、前記比率に応じた周波数が加算され、その加算値が周波数のディジタル設定信号となる。  
またメモリ４２には、第２の記憶部４２２に記憶されている周波数調整量に対するゲインを記憶した第３の記憶部４２３、第４の記憶部４２４が格納されている。本例においては各記憶部４２３、４３４に第１のゲインＧ１及び第２のゲインＧ２が記憶されている。
【００２８】
ゲインＧ１、Ｇ２は、第２の記憶部４２２に格納された周波数調整量の最小値が可変幅の下限値（例えば−５ｐｐｍ）に対応し、前記第２の記憶部４１にて設定された周波数調整量の最大値が可変幅の上限値（例えば＋５ｐｐｍ）に対応するように、決められている。即ち、前記周波数調整量を最小値から最大値に変更していくと、周波数調整量×Ｇ１×Ｇ２の値が例えば−５ｐｐｍ〜＋５ｐｐｍに変わることになる。
【００２９】
第１のゲインＧ１は、例えば２の補数で表現した８ビットのディジタル値として表される。  
第２のゲインＧ２は、前記周波数調整量に第１のゲインＧ１を乗算した値に対して丸め処理（２−ｎ  を乗算する処理（ｎは自然数））を行うための値である。第４の記憶部４２４は、３ビットのディジタル値の入力に対して、２０  、２−３  、２−６  、２−８  、２−９  、２−１０  、２−１１  、２−１２  の値の中から入力値に対応する値がゲインＧ２として選択されて出力される。３ビットのディジタル値とゲインＧ２との関係を図４に示しておく。
【００３０】
周波数調整量、可変幅、及びゲインＧ１、Ｇ２について具体例を挙げておく。設定周波数が３８．８８ＭＨｚであり、この設定周波数に対応したディジタル値が仮に「１２８７９２０２７７７７」であるとする。可変幅を±５ｐｐｍとすると、第１の記憶部３のディジタル値において、３８．８８ＭＨｚの５ｐｐｍに相当するディジタル値は「６４３９６０」である。第２の記憶部４１における２の補数で表現される２４ビットの最大値は「８３８８６０８−１」であるから、２４ビットのディジタル値が最大値のときに、周波数調整量×Ｇ１×Ｇ２の値が「６４３９６０」となるゲインＧ１、Ｇ２を見つけることにより、可変幅を±５ｐｐｍに設定することができる。この場合、ゲインＧ１は７９、ゲイン２は２−１０  となる。
【００３１】
制御部４は、上述のゲインＧ１、Ｇ２の探索を行った後、第１の記憶部４２１に設定されている設定周波数に対応するディジタル値と周波数調整量のディジタル値（周波数調整量×Ｇ１×Ｇ２）とを加算する。上述の例では、第１の記憶部４２１にて、２の補数表現のディジタル値の最小値である「−８３８８６０８」が設定されているときに、制御部４から出力されるディジタル設定信号（発振周波数の設定値）は、３８．８８ＭＨｚから５ｐｐｍ相当の周波数（３８．８８ＭＨｚ×５／１００万）を差し引いた値となる。また第１の記憶部４２１にて最大値である「８３８８６０８−１」が設定されているときに、制御部４から出力されるディジタル設定信号は、３８．８８ＭＨｚから５ｐｐｍ相当の周波数（３８．８８ＭＨｚ×５／１００万）を加えた値となる。
【００３２】
即ち、第２の記憶部４２２に記憶されている周波数調整量は、３８．８８ＭＨｚ±５ｐｐｍ相当の周波数の可変幅の中で、そのディジタル値に見合う周波数を設定できることになる。図５は第２の記憶部４２２に記憶されているディジタル値を最小値から最大値まで変化させたときの周波数調整量（設定周波数に対する周波数の比率）を表わしたものであり、可変幅を±５ｐｐｍに設定したとき、±７ｐｐｍに設定したときの２種類の例を示している。  
図３に戻って、メモリ４２の前記第１〜第４の記憶部４２１〜４２４に記憶されるディジタル値の設定は、例えばメーカーにて不図示の上位コンピュータを介して行われる。
【００３３】
上述の手順にて算出されたディジタル設定信号は、インターフェイス４３にてシリアル信号に変換される。図１に示すように、本例の制御部４はＩ２Ｃ方式により、シリアルデータ（ＳＤＡ）及びシリアルクロック（ＳＣＬ）を伝送するシリアルバスと接続されている。  
シリアル通信の方式は、Ｉ２Ｃ方式に限られるものではなく、ＵＳＢ（Universal Serial Bus）やＲＳ−２３２など他の方式を採用してもよいことは勿論である。
【００３４】
シリアル信号に変換されたディジタル設定信号は、インターフェイス４３から出力され、各発振回路１１、１２の直近に配置されたＤ／Ａ変換部１６に入力される。Ｄ／Ａ変換部１６では、ディジタル設定信号に基づいて、不図示の基準電圧回路から供給された電圧が調整され、バリキャップダイオード１０３の容量を変化させるための制御電圧として出力される。
【００３５】
さらに制御部４はユーザから既述の各発振回路１１、１２の発振周波数の変更を受け付けるロータリエンコーダ５を備えている。ロータリエンコーダ５は回転軸５１を備え、当該回転軸５１の回転方向と回転量とに基づいて発振周波数の変更量に対応する信号を出力する。本例においてはインクリメンタル式のロータリエンコーダ５が採用され、既述の周波数調整量を決定する信号を出力する。
【００３６】
具体例を挙げると、ロータリエンコーダ５の回転軸５１がホームポジションに位置するとき、制御部４は、第２の記憶部４２２から周波数調整量がゼロとなる２４ビットのディジタル値を読み取る。また前記回転軸５１を予め設定された正転方向に回転させると、ロータリエンコーダ５からはその回転量に応じた数のパルス列が出力され、制御部４はこのパルス数に応じたアドレスを特定して、第２の記憶部４２２から例えば＋１ｐｐｍの周波数調整量に対応する２４ビットのディジタル値を読み取る。
【００３７】
一方、前記回転軸５１を正転方向とは反対の反転方向に回転させると、その回転量に応じた数のパルス列が出力され、制御部４はこのパルス数に応じたアドレスを特定して、第２の記憶部４２２から例えば−１ｐｐｍに対応する２４ビットのディジタル値を読み取る。インクリメンタル式の場合、ロータリエンコーダ５からはＡ相、Ｂ相の２本の信号線を介して制御部４と接続され、制御部４は両相のパルス列の位相差に基づいて回転方向を認識する。
【００３８】
本例の制御部４は、ロータリエンコーダ５の出力端子を直接、接続可能な接続ポートを備えている。このため、信号線を引き回す場合に比べて、ロータリエンコーダ５から出力されるパルス信号が制御部４に直接入力されるので、外部からのノイズの影響をより受けにくい構造となっている。
以上に説明した周波数変換部８３０側のモジュールに実装された制御部４と、発振部８５０側のモジュールに実装された第１の発振回路１１、第２の発振回路１２とは、本実施の形態の発振装置を構成している。
【００３９】
次に本実施の形態の作用について説明する。先ず高周波装置のメーカーは、当該装置の製造時に上位コンピュータから各発振回路１１、１２を設定周波数で発振させる周波数設定信号や周波数調整量（例えばフルレンジの可変幅±５ｐｐｍ）に対応するディジタル値や各ゲインＧ１、Ｇ２を第１〜第４の記憶部４２１〜４２４に記憶させておく。
【００４０】
次いで、高周波装置の使用開始前にユーザがロータリエンコーダ５を介して周波数調整量の設定を行うと、設定された±５ｐｐｍの範囲内の周波数調整量に対応したディジタル値を格納したアドレスが選択される。このとき、既述のように回転軸５１は制御部４の接続ポートに直接、接続され、またディジタル信号（パルス信号）を用いて周波数調整量の変更を受け付けるので、周囲のノイズが重畳されたとしてもディジタル設定信号へ与える影響は小さく、ノイズに起因するスプリアスが発生しにくい。
【００４１】
そして高周波装置内の発振部８５０を稼働させると、制御部４は、第１の記憶部４２１から設定周波数に対応するディジタル値を読み出す。一方、第２の記憶部４２２からは、ユーザから受け付けた周波数調整量に応じたディジタル値を読み出すと共に、ゲインＧ１、Ｇ２を求め、これらの値を乗算した後、第１の記憶部４２１から読み出した設定周波数に対応するディジタル値に加算する。この結果、各発振回路１１、１２の発振周波数のディジタル設定信号が算出される。制御部４は、これらの動作を例えばメモリ４２に格納された不図示のプログラムに基づいて実行する。
【００４２】
算出されたディジタル設定信号は、インターフェイス４３にてシリアル信号に変換され、この変換されたディジタル設定信号が各発振回路１１、１２のＤ／Ａ変換部１６に出力される。Ｄ／Ａ変換部１６では、前記ディジタル設定信号がアナログの制御電圧に変換されてバリキャップダイオード１０３の容量を変更し、これにより発振周波数の調整が行われる。
【００４３】
このとき、制御部４からＤ／Ａ変換部１６にシリアルバスを介して出力されるディジタル設定信号は、ノイズに強く、ノイズが重畳されてもアナログに変換された後の制御電圧に与える影響が小さい。このため、この観点においても周囲のノイズに起因するスプリアスが発生しにくい。
【００４４】
本実施の形態に係る発振装置によれば以下の効果がある。ロータリエンコーダ５を用いて第１の発振回路１１、第２の発振回路１２の発振周波数の変更を受け付け、さらに発振回路１１、１２への制御電圧の供給をシリアルバス及びＤ／Ａ変換部１６を介してディジタル設定信号により行う。ノイズに強いディジタル設定信号により制御電圧の調整を行うことにより、外部のノイズに起因するスプリアスの少ない周波数信号を発振させることができる。
【００４５】
ここで図２には、第１の発振回路１１から出力された周波数ｆ１の周波数信号をクロック信号としてＤＤＳ回路部２０１を作動させる場合について説明したが、ＤＤＳ回路部２０１に替えて、第１の発振回路１１または第２の発振回路１２から出力された周波数信号を直接、位相比較部２０５に入力してＰＬＬ２を作動させてもよい。また、第１の発振回路１１または第２の発振回路１２から出力された周波数信号を、図１の発振部８５０のＰＬＬ６に入力してもよい。
【００４６】
また、本例では、第１の発振回路１１、第２の発振回路１２から得られる周波数信号の周波数ｆ１、ｆ２に基づき、水晶振動子１１０、１２０の環境温度に対応する所定の差分値を取得して、ヒータ回路１５の出力制御を行う場合について説明した。但し、ＯＣＸＯ１のヒータ回路１５の出力制御の方法はこの手法に限られるものではなく、サーミスタで検出した環境温度に基づいて出力を調整してもよい。この場合には、電圧制御発振部は１組の水晶振動子１１０と発振回路１１とを備えていればよい。  
さらに電圧制御発振部の構成は、ＯＣＸＯに限定されるものではなく、ＴＣＸＯ（Temperature Compensated Crystal Oscillator、温度補償付き発振器）であってもよい。
【００４７】
この他、ロータリエンコーダ５の構成についてもインクリメント形を採用する場合に限らず、回転軸５１の回転角の絶対的位置に対応するデータを出力するアブソリュート形を用いてもよい。この場合にも、回転軸５１の回転角の絶対的位置から、その回転方向及び回転量を把握することができる。また回転軸５１は、接続ポートを備えた制御部４に直接、接続する場合に限らず、ディジタル信号線を介して制御部４と回転軸５１とを接続してもよいことは勿論である。
【００４８】
そして制御部４が実装されたモジュール（本例では周波数変換部８３０）と水晶振動子１１０、１２０及び発振回路１１、１２が実装されたモジュール（発振部８５０）とを別体として構成する場合の他、これら制御部４や水晶振動子１１０、１２０、発振回路１１、１２が共通のモジュールに実装されている場合であってもディジタル設定信号を用いた発振周波数の調整を行うことにより、ノイズに強い発振装置を実現できる。
【００４９】
さらにまた、発振回路１１、１２の発振周波数の変更方法は、図３を用いて説明した手法（周波数調整量に所定のゲインを乗じて得たディジタル値を設定周波数に対応するディジタル値に加算する手法）に限定されない。例えば、ロータリエンコーダ５を用いて設定された変更量に応じて増減する周波数（例えば±１Ｈｚ単位で増減）に対応するディジタル値を設定周波数のディジタル値に加算してディジタル設定値を得てもよい。また前記変更量に応じて設定周波数を増減させるゲインを設定周波数のディジタル値に乗算してディジタル設定値を得てもよい。
【符号の説明】
【００５０】
１          ＯＣＸＯ
１６        Ｄ／Ａ変換部
１００      クロック生成部
２          ＰＬＬ
３          ＶＣＯ
４          制御部
５          ロータリエンコーダ
５１        回転軸
６          ＰＬＬ
７          ＶＣＯ
８５１      ゲルブッシュ
【図１】
2014217006.tif 000003
【図２】
2014217006.tif 000004
【図３】
2014217006.tif 000005
【図４】
2014217006.tif 000006
【図５】
2014217006.tif 000007