(57)【要約】【課題】製造コストを抑制し重金属原子による金属汚染を生じさせずにターンオフ損失を低減することができる半導体装置およびその製造方法を提供する。【解決手段】半導体基板１は互いに対向する第１および第２の面１１、１２を有する。第１導電型のエミッタ領域３は半導体基板１の第１の面１１に形成されている。第２導電型のベース領域２は第１の面１１に形成され、かつエミッタ領域３とｐｎ接合を構成する。第１導電型のドリフト領域１ａはベース領域２とｐｎ接合を構成する。第２導電型のコレクタ領域４は第２の面１２に形成され、かつドリフト領域１ａとｐｎ接合を構成する。原子注入層５はドリフト領域１ａ内においてコレクタ領域４上に形成されている。原子注入層５は、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素よりなる群から選ばれる１種以上の原子を含む。【選択図】図１
2014056881.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１および第２の面を有する半導体基板と、
前記半導体基板の前記第１の面に形成された第１導電型のエミッタ領域と、
前記第１の面に形成され、かつ前記エミッタ領域とｐｎ接合を構成する第２導電型のベース領域と、
前記ベース領域とｐｎ接合を構成する第１導電型のドリフト領域と、
前記第２の面に形成され、かつ前記ドリフト領域とｐｎ接合を構成する第２導電型のコレクタ領域と、
前記ドリフト領域内において前記コレクタ領域上に形成された原子注入層とを備え、
前記原子注入層は、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素よりなる群から選ばれる１種以上の原子を含む、半導体装置。
【請求項２】
前記原子注入層は、前記コレクタ領域に接する前記ドリフト領域に形成されている、請求項１に記載の半導体装置。
【請求項３】
前記原子注入層は、前記コレクタ領域の前記第１の面側の領域の全てを覆うように形成されている、請求項１または２に記載の半導体装置。
【請求項４】
互いに対向する第１および第２の面を有し、かつ第１導電型のドリフト領域を有する半導体基板を準備する工程と、
前記第１の面に第１導電型のエミッタ領域と、前記エミッタ領域とｐｎ接合を構成する第２導電型のベース領域とを形成する工程と、
前記ベース領域とｐｎ接合を構成する前記ドリフト領域に前記第２の面側から、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素よりなる群から選ばれる１種以上の原子を注入する工程と、
前記第２の面に前記ドリフト領域とｐｎ接合を構成する第２導電型のコレクタ領域を形成する工程とを備えた、半導体装置の製造方法。
【請求項５】
前記原子を注入する工程は、前記第２の面が非晶質になるように前記原子が注入される工程を含み、
前記コレクタ領域を形成する工程は、前記非晶質になった前記第２の面に不純物イオンを注入する工程を含む、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記半導体基板は、フローティングゾーン法で形成されたシリコン結晶を含む、請求項４または５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、インバータに代表されるパワーエレクトロニクスの分野においては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が家電用の用途および産業用の用途だけでなく大容量および高耐圧が要求される電鉄、車両、変電設備といった用途にまで使用されている。このようにＩＧＢＴは高耐圧半導体素子の中で主流の素子となってきている。ＩＧＢＴは縦型ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタのドレイン側にＰＮダイオードを追加した構造を有している。ＩＧＢＴはゲート電圧駆動方式のために制御が容易であり、バイポーラ動作のために低いオン電圧を実現している。
【０００３】
ＩＧＢＴがオン動作される際は、コレクタ‐エミッタ間に順バイアスが印加された状態で、制御端子であるゲート電極に閾値電圧以上の電圧（０から２０Ｖ程度）が印加される。このとき、ゲート電極下にチャネルが形成され、エミッタからドリフト領域へ向かって電子が注入されると同時に流入電子を中和する形でコレクタからドリフト領域に正孔が流入する。これにより伝導度変調が生じてドリフト領域の抵抗が大きく低下するためコレクタ‐エミッタ間の低オン電圧化が実現される。
【０００４】
ＩＧＢＴがオフ動作される際は、コレクタ‐エミッタ間に順バイアスが印加された状態で、ゲート電極に０または負の値の電圧が印加される。これにより電流が遮断され、エミッタ層に接続されたベース領域（Ｐ層）とドリフト領域（Ｎ層）との間に生じる空乏層によってコレクタ‐エミッタ間の印加電圧が保持される。
【０００５】
近年の高耐圧用途のＩＧＢＴでは、オン状態でのドリフト領域内のキャリアの移動度を向上させることによりキャリア輸送効率を増大させてオン電圧の低減が図られている。またオフ状態でエミッタ側に接続されたベース領域（Ｐ層）とドリフト領域（Ｎ層）との間に生じる空乏層の幅を拡大させて電界強度を緩和することで耐圧の向上が図られている。このため、不純物濃度の少ない高比抵抗のＦＺ（Floating Zone）法により作製されたＦＺ結晶を使用したシリコン基板が一般的に用いられている。
【０００６】
しかし、不純物濃度の低いＦＺ結晶では、ドリフト領域内に蓄積されたキャリアが再結合により消滅するまでの時間、すなわちライフタイムが増加する。したがって、ＩＧＢＴがオン状態からオフ状態へターンオフする際に残留キャリアに因るテール電流が発生するため、ターンオフ時の電力損失（ターンオフ損失）が増大するという問題がある。
【０００７】
このターンオフ損失を低減するため、従来、種々の方法が提案されている。たとえば、特開平６−２１３５８号公報（特許文献１）には、水素およびヘリウムなどの軽元素イオンをウエハに打ち込んで選択的に結晶欠陥を導入することでキャリアのライフタイムを短縮させる手法が提案されている。また、たとえば、特開平１−２５３２８０号公報（特許文献２）には、金などの重金属原子をドリフト領域中に拡散することでライフタイム制御を行う手法が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６―２１３５８号公報
【特許文献２】特開平１−２５３２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、上記の特開平６−２１３５８号公報に記載された手法では軽元素イオンを注入する際に数ＭｅＶ以上の高い加速電圧が必要である。このため、サイクロトロンおよびタンデム型パンデグラフなどの特殊な高エネルギー加速器を使用する必要がある。そのため、製造コストが高くなるという問題がある。
【００１０】
また、上記の特開平１−２５３２８０号公報に記載された手法では、重金属原子をライフタイムキラーとして利用する場合、半導体工場内部の製造装置を介して金属汚染が生じる恐れがある。その結果、製造装置を介して他の素子の表面に重金属原子が付着し、重金属原子がゲート特性および接合特性などの素子特性に悪影響を与える可能性がある。
【００１１】
本発明は、上記課題を鑑みてなされたものであり、その目的は、製造コストを抑制し重金属原子による金属汚染を生じさせずにターンオフ損失を低減することができる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、半導体基板と、第１導電型のエミッタ領域と、第２導電型のベース領域と、第１導電型のドリフト領域と、第２導電型のコレクタ領域と、原子注入層とを備えている。半導体基板は互いに対向する第１および第２の面を有する。第１導電型のエミッタ領域は半導体基板の第１の面に形成されている。第２導電型のベース領域は第１の面に形成され、かつエミッタ領域とｐｎ接合を構成する。第１導電型のドリフト領域はベース領域とｐｎ接合を構成する。第２導電型のコレクタ領域は第２の面に形成され、かつドリフト領域とｐｎ接合を構成する。原子注入層はドリフト領域内においてコレクタ領域上に形成されている。原子注入層は、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素よりなる群から選ばれる１種以上の原子を含む。
【発明の効果】
【００１３】
本発明の半導体装置によれば、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素よりなる群から選ばれる１種以上の原子を含む原子注入層がドリフト領域内においてコレクタ領域上に形成されている。原子注入層がキャリアの再結合中心として働くことでキャリアの再結合が促進されるためライフタイムが低減される。このため、ターンオフ損失を低減することができる。また、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素は、通常の半導体製造用イオン注入装置によって注入される。このため、製造コストを抑制することができる。また、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素は重金属原子ではないため、重金属原子による金属汚染が生じない。よって、製造コストを抑制し重金属原子による金属汚染を生じさせずにターンオフ損失を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態における半導体装置の構成を示す概略断面図である。
【図２】図１のＡ−Ａ’線に沿う不純物濃度プロファイルを示す図である。
【図３】本発明の一実施の形態における半導体装置の製造方法の一工程を示す概略断面図である。
【図４】図３に示す工程の次工程を示す概略断面図である。
【図５】図４に示す工程の次工程を示す概略断面図である。
【図６】図５に示す工程の次工程を示す概略断面図である。
【図７】図６に示す工程の次工程を示す概略断面図である。
【図８】図７に示す工程の次工程を示す概略断面図である。
【図９】図８に示す工程の次工程を示す概略断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図に基づいて説明する。
まず本発明の一実施の形態の半導体装置の構成について説明する。本発明の一実施の形態では半導体装置としてＩＧＢＴについて説明する。
【００１６】
図１を参照して、半導体基板１はたとえば第１導電型（ｎ型）の不純物を含むシリコン基板である。この第１導電型（ｎ型）の不純物はたとえばリン原子である。半導体基板１はたとえばフローティングゾーン（ＦＺ）法によって作製されている。半導体基板１は互いに対向する第１の面１１および第２の面１２を有している。半導体基板１にはドリフト領域１ａが形成されている。
【００１７】
半導体基板１の第１の面１１に第２導電型（ｐ型）のベース領域２と第１導電型（ｎ型）のエミッタ領域３とが形成されている。ベース領域２は第１の面１１から半導体基板１の内部に向かって第２導電型（ｐ型）の不純物を導入することによって形成されている。ベース領域２は、半導体基板１に含まれる第１導電型（ｎ型）の不純物濃度よりも高い濃度の第２導電型（ｐ型）の不純物を第１の面１１から半導体基板１内に導入することにより形成されている。この第２導電型（ｐ型）の不純物はたとえばホウ素原子である。
【００１８】
ベース領域２はドリフト領域１ａとｐｎ接合を構成しており、エミッタ領域３ともｐｎ接合を構成している。ドリフト領域１ａとエミッタ領域３とに挟まれ、半導体基板１の第１の面１１に露出したベース領域２の部分にチャネル領域２ａが形成されている。
【００１９】
またエミッタ領域３は第１の面１１から半導体基板１の内部に向かって第１導電型（ｎ型）の不純物を導入することによって形成されている。エミッタ領域３は、ベース領域２内に設けられ、ベース領域２に含まれる第２導電型（ｐ型）の不純物濃度よりも高い濃度の第１導電型（ｎ型）の不純物を第１の面１１からベース領域２内に導入することにより形成されている。この第１導電型（ｎ型）の不純物はたとえば砒素原子である。
【００２０】
半導体基板１の第２の面１２にコレクタ領域４が形成されている。コレクタ領域４は第２の面１２から半導体基板１の内部に向かって第２導電型（ｐ型）の不純物を導入することによって形成されている。この第２導電型（ｐ型）の不純物はたとえばホウ素原子である。コレクタ領域４はドリフト領域１ａとｐｎ接合を構成している。
【００２１】
ドリフト領域１ａ内においてコレクタ領域４上に原子注入層５が形成されている。原子注入層５は、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素よりなる群から選ばれる１種以上の原子を含んでいる。原子注入層５はベース領域２とコレクタ領域４との間に形成されている。原子注入層５は、コレクタ領域４に接するドリフト領域１ａに形成されている。原子注入層５は、コレクタ領域４の第１の面１１側の領域の全てを覆うように形成されている。つまり、原子注入層５は断面視のみならず平面視においてもコレクタ領域４の第１の面１１側の領域の全てを覆っている。
【００２２】
半導体基板１の第１の面１１には、少なくともチャネル領域２ａを覆うように、ゲート絶縁膜６を介してゲート電極７が設けられている。ゲート絶縁膜６はたとえば二酸化シリコンからなっている。ゲート電極７はたとえば多結晶シリコンからなっている。半導体基板１の第１の面１１には、ベース領域２およびエミッタ領域３と電気的接続を確保できるようにエミッタ電極８が設けられている。エミッタ電極８はたとえばアルミニウム等の金属膜からなっている。
【００２３】
ゲート電極７とエミッタ電極８との間には層間絶縁膜９が設けられている。半導体基板１の第２の面１２には、コレクタ領域４と電気的接続を確保できるようにコレクタ電極１０が設けられている。コレクタ電極１０は、たとえばアルミニウム等を含む多層金属膜からなっている。
【００２４】
続いて、図２を参照して、本発明の一実施の形態の半導体装置の不純物濃度プロファイルについて説明する。図２に示すように、原子注入層の不純物濃度は、第１の面側のドリフト領域の不純物濃度よりも高くなっている。
【００２５】
以上、ＩＧＢＴ素子の単位セルの構造について説明した。通常、ＩＧＢＴ素子は、複数個並置させたこのような単位セルと、その周囲を取り囲む終端処理領域と、さらに外部に電流を取り出すための複数のパッド領域とで構成されている。
【００２６】
次に本発明の一実施の形態の半導体装置の製造方法について説明する。
図３を参照して、互いに対向する第１の面１１および第２の面１２を有し、かつ第１導電型（ｎ型）のドリフト領域１ａを有する半導体基板１が準備される。この第１導電型（ｎ型）の不純物としてたとえばリン原子が導入されている。半導体基板１はＦＺ法で形成されている。半導体基板１はＦＺ法で形成されたシリコン結晶を含んでいる。
【００２７】
続いて、図４を参照して、半導体基板１の第１の面１１上にたとえば二酸化シリコンからなるゲート絶縁膜６が選択的に形成される。また、ゲート絶縁膜６上にたとえば多結晶シリコンからなるゲート電極７が形成される。
【００２８】
次に、図５を参照して、第１の面１１に第２導電型のベース領域２と、第１導電型のエミッタ領域３とがそれぞれ形成される。ベース領域２はエミッタ領域３とｐｎ接合を構成するように形成される。
【００２９】
具体的には、第１の面１１から半導体基板１の内部に向かって第２導電型（ｐ型）の不純物を導入することによって第１の面１１にベース領域２が選択的に形成される。ベース領域２は、半導体基板１に含まれる第１導電型（ｎ型）の不純物濃度よりも高い濃度の第２導電型（ｐ型）の不純物を第１の面１１から熱拡散で半導体基板１内に導入することにより形成される。この第２導電型（ｐ型）の不純物としてたとえばホウ素原子が導入される。
【００３０】
また、第１の面１１から半導体基板１の内部に向かって第１導電型（ｎ型）の不純物を導入することによって第１の面１１にエミッタ領域３が選択的に形成される。エミッタ領域３は、ベース領域２内に設けられ、ベース領域２に含まれる第２導電型（ｐ型）の不純物濃度よりも高い濃度の第１導電型（ｎ型）の不純物を第１の面１１から熱拡散でベース領域２内に導入することにより形成される。この第１導電型（ｎ型）の不純物としてたとえば砒素原子が導入される。
【００３１】
続いて、図６を参照して、ゲート絶縁膜６およびゲート電極７を覆うように層間絶縁膜９が形成される。そして、層間絶縁膜９を覆うように、かつベース領域２およびエミッタ領域３と電気的に接続されるようにエミッタ電極８が形成される。エミッタ電極８はたとえばアルミニウム等の金属膜により形成される。
【００３２】
次に、図７を参照して、ベース領域２とｐｎ接合を構成するドリフト領域１ａに第２の面１２側から、炭素（Ｃ）、窒素（Ｎ）、弗素（Ｆ）、硫黄（Ｓ）、ゲルマニウム（Ｇｅ）および酸素（Ｏ）よりなる群から選ばれる１種以上の原子が注入される。これにより、原子注入層５が形成される。
【００３３】
ここでは、半導体基板１に炭素原子が注入される場合について説明する。炭素原子は、たとえば６ＫｅＶ、２×１０15（ａｔ／ｃｍ2）程度で注入され、深さ１μｍ以内に形成される。炭素原子は、半導体基板１の第２の面１２が非晶質になるように注入される。なお、窒素、弗素、硫黄、ゲルマニウムおよび酸素が注入されることでも原子注入層５が形成される。
【００３４】
図８を参照して、連続して半導体基板１の第２の面１２より第２導電型の不純物が注入された後、熱処理にて注入原子が活性化されてコレクタ領域４が形成される。これにより、第２の面１２にドリフト領域１ａとｐｎ接合を構成する第２導電型のコレクタ領域４が形成される。この際、非晶質になった第２の面１２に不純物イオンを注入することでコレクタ領域４が形成される。
【００３５】
次に、図９を参照して、コレクタ領域４が形成された第２の面１２上にコレクタ電極１０が形成される。コレクタ電極１０は、たとえばアルミニウム等を含む多層金属膜により形成される。
【００３６】
次に、本発明の一実施の形態の半導体装置の動作について説明する。
再び図１を参照して、ＩＧＢＴがオン動作される際には、コレクタ電極１０とエミッタ電極８との間に所定の正の電圧（たとえば６００Ｖ）が印加され、ゲート電極７とエミッタ電極８との間に閾値電圧以上の電圧（たとえば１５Ｖ）が印加される。これにより、ゲート電極７直下のチャネル領域２ａの導電型が反転して第１導電型のチャネルが形成される。この第１導電型のチャネルを経由してエミッタ領域３からドリフト領域１ａに電子が多数キャリアとして供給される。それと同時にコレクタ領域４からドリフト領域１ａに正孔が少数キャリアとして注入される。
【００３７】
ドリフト領域１ａに少数キャリアが注入されると、ドリフト領域１ａで伝導度変調が生じて、その導通抵抗は大幅に低下する。このため、コレクタ電極１０とエミッタ電極８との間には大きな電流が流れる。このように、ＩＧＢＴはターンオンしてオン状態へと遷移する。
【００３８】
次に、ＩＧＢＴがオフ動作される際には、導通状態にあるＩＧＢＴにおいて、ゲート電極７とエミッタ電極８との間に閾値電圧以下（たとえば−１５Ｖ）の電圧が印加される。これにより、ゲート電極７直下のチャネル領域２ａに形成されていた第１導電型のチャネルが消滅する。したがって、エミッタ領域３からドリフト領域１ａへの多数キャリア（電子）の供給が止まる。同時にコレクタ領域４からドリフト領域１ａへの少数キャリア（正孔）の注入が停止する。このため、少数キャリアはドリフト領域１ａ中に残留する。
【００３９】
また、キャリアの供給が止まると同時に、コレクタ電極１０に対して負側の電圧が印加されたエミッタ電極８に接続された第２導電型のベース領域２と、第１導電型のドリフト領域１ａとの接合では、逆バイアスが印加された状態となり、空乏層が広がりはじめる。この空乏層がベース領域２とドリフト領域１ａとの間に印加された電圧に応じて広がることでコレクタ電極１０とエミッタ電極８間の電圧が担保され、耐圧が保持される。
【００４０】
この時、ドリフト領域１ａ中に残留している少数キャリアは、広がる空乏層に押されながらドリフト領域１ａ中を移動する。そして少数キャリアの一部はドリフト領域１ａ内で多数キャリアと再結合して消滅するが、残部はドリフト領域１ａ内でコレクタ領域４上に形成された原子注入層５で再結合して消滅する。残留した少数キャリアが全て消滅すると、コレクタ電極１０からエミッタ電極８へと流れる電流、いわゆるテール電流が停止する。このように、ＩＧＢＴはターンオフしてオフ状態へと遷移する。
【００４１】
このオフ状態に遷移するまでの時間いわゆるターンオフ時間の短縮が、ターンオフ損失の低減には必要である。そして、ターンオフ損失の低減は、少数キャリアのライフタイムを如何に短くし如何に早く消滅させるかに依存する。
【００４２】
上記の原子注入層５では、半導体基板１のシリコン結晶中に注入された炭素原子はシリコン原子と容易に置換型および侵入型の格子欠陥を形成する。この格子欠陥はシリコン原子の荷電子帯より０．１ｅＶから０．２ｅＶ程度高い欠陥準位を持つため、少数キャリアである正孔の再結合中心として働き、ライフタイムの低減に寄与する。
【００４３】
次に本発明の一実施の形態の作用効果について説明する。
本発明の一実施の形態の半導体装置によれば、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素よりなる群から選ばれる１種以上の原子を含む原子注入層５がドリフト領域１ａ内においてコレクタ領域４上に形成されている。原子注入層５がキャリアの再結合中心として働くことでキャリアの再結合が促進されるためライフタイムが低減される。このため、ターンオフ損失を低減することができる。また、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素は、通常の半導体製造用イオン注入装置によって注入される。このため、製造コストを抑制することができる。また、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素は重金属原子ではないため、重金属原子による金属汚染が生じない。よって、製造コストを抑制し重金属原子による金属汚染を生じさせずにターンオフ損失を低減することができる。
【００４４】
また、本発明の一実施の形態の半導体装置では、原子注入層５は、コレクタ領域４に接するドリフト領域１ａに形成されていることが好ましい。これにより、ターンオフ時の少数キャリアの流路に沿ってコレクタ領域４近傍で局所的にドリフト領域１ａでの少数キャリアのライフタイムを制御することができる。このため、オン電圧の上昇を可能な限り抑制しつつターンオフ損失を低減することができる。
【００４５】
すなわち、仮にドリフト領域１ａ全体で少数キャリアのライフタイムを単純に低減させると導通特性の悪化を招いてしまうため、ターンオフ損失は低減するがオン電圧は増加するというトレードオフの関係が生じる。よって、オン電圧とターンオフ損失を適切なバランスで両立し、所望の素子特性を得るためには、ドリフト領域１ａ全体ではなく局所的にドリフト領域１ａにおける少数キャリアのライフタイムを適切に制御することが求められる。
【００４６】
また、本発明の一実施の形態の半導体装置では、原子注入層５はコレクタ領域４の第１の面１１側の領域の全てを覆うように形成されていることが好ましい。このため、コレクタ領域４の第１の面１１側の領域の全てで原子注入層５によって少数キャリアの再結合が促進される。したがって、少数キャリアのライフタイムを効率的に低減することができる。
【００４７】
本発明の一実施の形態の半導体装置の製造方法によれば、ドリフト領域１ａに第２の面１２側から、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素よりなる群から選ばれる１種以上の原子が注入される。この原子がキャリアの再結合中心として働くことでキャリアの再結合が促進されるためライフタイムが低減される。このため、ターンオフ損失を低減することができる。また、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素は、通常の半導体製造用イオン注入装置によって注入される。このため、製造コストを抑制することができる。また、炭素、窒素、弗素、硫黄、ゲルマニウムおよび酸素は重金属原子ではないため、重金属原子による金属汚染が生じない。よって、製造コストを抑制し重金属原子による金属汚染を生じさせずにターンオフ損失を低減することができる。
【００４８】
また、本発明の一実施の形態の半導体装置の製造方法によれば、第２の面１２が非晶質になるように原子が注入され、非晶質になった第２の面１２に不純物イオンが注入される。このため、不純物イオンが注入される領域、つまりはコレクタ領域４の分布を浅く形成できる。これにより、耐圧の低下を抑制しつつオン電圧とターンオフ損失とを低減することが可能となる。その理由を以下に説明する。
【００４９】
不純物イオンの注入面となる第２の面１２に対して事前に炭素原子が注入されることでシリコン結晶の格子構造が破壊されて非晶質化される。このため、後に連続してホウ素などの不純物イオンが注入される際に、注入イオンが原子配列の隙間を通って半導体基板１の深い位置まで達するチャネリング現象が引き起こされることを阻止することができる。このため、従来数μｍの深さで形成されるコレクタ領域４を１μｍ以下と極浅く形成することができる。
【００５０】
ＩＧＢＴにおいては、半導体基板１の厚みを薄くすることはエミッタ‐コレクタ間の抵抗成分を減少させ、さらにドリフト領域１ａ中に蓄積する少数キャリアを低減させる。このため、半導体基板１の厚みを薄くすることでオン電圧とターンオフ損失との低減を実現できる。
【００５１】
しかし、ＩＧＢＴの耐圧は、下記の式（１）に示すように、ベース領域２とドリフト領域１ａとの間から広がる空乏層の幅の２乗に比例する。つまり、耐圧は空乏層が広がるドリフト領域１ａの幅の２乗に比例するという相関関係がある。そのため、コレクタ領域４の深さを低減することなく半導体基板１の厚みを低減することは、ドリフト領域１ａの厚みが単純に低減することを意味する。つまり、空乏層の幅が低減することを意味するため、耐圧の大幅な低下を招くこととなる。
【００５２】
ＢＶ＝（ｑ×Ｎｄ×Ｗ2）／２ε  ・・・（１）
ここで、式（１）の各符号を説明する。ＢＶは耐圧（Ｖ）であり、Ｗは空乏層幅（ｃｍ）であり、ｑは電子の電荷量（Ｃ）であり、Ｎｄはシリコン基板のキャリア濃度（ａｔｏｍｓ／ｃｍ3）であり、εはシリコンの誘電率（Ｆ／ｃｍ）である。
【００５３】
したがって、不純物イオン注入領域の分布を浅く形成することで、ドリフト領域１ａの厚みを維持したまま半導体基板１の厚みを低減することが可能となり、耐圧の低下を抑制しつつオン電圧とターンオフ損失とを低減することができる。
【００５４】
また、本発明の一実施の形態の半導体装置の製造方法によれば、半導体基板１は、フローティングゾーン法で形成されたシリコン結晶を含んでいる。不純物濃度の低いＦＺ法で形成されたシリコン結晶では少数キャリアのライフタイムが増加するため、本発明の一実施の形態の半導体装置の製造方法を適用することでターンオフ損失を効果的に低減することができる。
【００５５】
以上、図面に基づき本発明の具体的な実施の形態を説明したが、本発明はこれらに限らず種々の改変が可能であり、そのような構成であっても同様の効果を奏する。たとえば、上記では半導体基板内の導電型に関し、第１導電型をｎ型、第２導電型をｐ型として説明したが、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。
【００５６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【符号の説明】
【００５７】
１  半導体基板、１ａ  ドリフト領域、２  ベース領域、２ａ  チャネル領域、３  エミッタ領域、４  コレクタ領域、５  原子注入層、６  ゲート絶縁膜、７  ゲート電極、８  エミッタ電極、９  層間絶縁膜、１０  コレクタ電極、１１  第１の面、１２  第２の面。
【図１】
2014056881.tif 000003
【図２】
2014056881.tif 000004
【図３】
2014056881.tif 000005
【図４】
2014056881.tif 000006
【図５】
2014056881.tif 000007
【図６】
2014056881.tif 000008
【図７】
2014056881.tif 000009
【図８】
2014056881.tif 000010
【図９】
2014056881.tif 000011