(57)【要約】【課題】カメラアダプタの回路規模と消費電力の低減と、カメラヘッドのＨＤ−ＳＤＩ信号と、非同期の外部のＨＤ−ＳＤＩ信号非同期の２つのデジタル映像信号を伝送とを両立する。【解決手段】カメラヘッドからの映像信号とはクロックおよび水平・垂直位相が非同期の外部シリアルデジタル映像信号を、カメラアダプタから入力し、ラインメモリ部においてカメラヘッドからの映像信号とクロックおよび水平位相を同期化し水平同期化映像信号とした後、多重部でカメラヘッドからの映像信号に多重して多重映像信号とし、伝送部でカメラ制御部へ伝送し、カメラ制御部の受信部で多重映像信号を受信し、分離部で水平同期化映像信号とカメラヘッドからの映像信号に分離し、フレームメモリ部でカメラヘッドからの映像信号に垂直位相も同期させ、映像出力部から出力する。【選択図】  図１
2014050079.tif 000002
【特許請求の範囲】
【請求項１】
カメラヘッド、カメラアダプタ、およびカメラ制御部から構成され互いにクロックおよび水平・垂直位相を同期化しているテレビジョンカメラシステムにおいて、
前記カメラヘッドからの映像信号とはクロックおよび水平・垂直位相が非同期の外部シリアルデジタル映像信号を、テレビジョンカメラシステムとクロックおよび水平位相を同期化し水平同期化映像信号にするラインメモリ部と、前記水平同期化映像信号を前記カメラヘッドからの映像信号に多重化し多重映像信号とする信号多重部と、前記多重映像信号を前記カメラ制御部へ伝送する伝送部と、を前記カメラアダプタに有し、
前記カメラアダプタの伝送部から伝送された前記多重映像信号を受信する受信部と、受信した前記多重映像信号を前記水平同期化映像信号と前記カメラヘッドからの映像信号に分離する分離部と、分離した前記水平同期化映像信号を前記カメラヘッドからの映像信号に同期させるフレームメモリ部と映像出力部とを前記カメラ制御部に有し、
前記カメラヘッドからの映像信号とはクロックおよび水平・垂直位相が非同期の外部シリアルデジタル映像信号を、前記カメラアダプタから入力し、前記ラインメモリ部において前記カメラヘッドからの映像信号とクロックおよび水平位相を同期化し前記水平同期化映像信号とした後、前記信号多重部で前記カメラヘッドからの映像信号に多重して前記多重映像信号とし、前記伝送部で前記カメラ制御部へ伝送し、前記受信部で前記多重映像信号を受信し、前記分離部で前記水平同期化映像信号と前記カメラヘッドからの映像信号に分離し、前記フレームメモリ部で前記カメラヘッドからの映像信号に同期させ、前記映像出力部から出力することを特徴とするテレビジョンカメラシステム。
【請求項２】
請求項１のテレビジョンカメラシステムにおいて、前記多重部は、２本のＨＤ−ＳＤＩ（ＳＭＰＴＥ２９２Ｍ）信号を３Ｇ−ＳＤＩ（ＳＭＰＴＥ４２５Ｍ−Ａ）信号に多重し、前記３Ｇ−ＳＤＩ信号の輝度チャンネルのＴＲＳのＦビットに片方のＨＤ−ＳＤＩ信号の垂直位相情報を埋め込み、前記３Ｇ−ＳＤＩ信号の色差チャンネルのＴＲＳのＦビットにもう片方のＨＤ−ＳＤＩ信号の垂直位相情報を埋め込む機能を有することを特徴とするテレビジョンカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョンカメラシステムに関し、特に非同期の２つのデジタル映像信号の伝送に関するものである。
【背景技術】
【０００２】
従来、制御部と撮像部に接続されたアダプタ部間をトライアックスケーブルでＨＤ−ＳＤＩ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ−Ｓｅｒｉａｌ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅ）（ＳＭＰＴＥ２９２Ｍ）等のシリアルデジタル映像信号で双方向伝送するデジタルトライアックスシステムにおいて、制御部内のラインメモリで非同期の外部入力映像信号のクロック周波数と水平同期周波数を同期化した上で映像信号をデータ圧縮してアダプタ部へ伝送し、アダプタ部内のフレームメモリで垂直同期周波数を同期化した後、圧縮された映像信号を伸張し、外部映像信号として出力する技術が開示されている（例えば、特許文献１参照。）。
【０００３】
近年、映画やテレビで３Ｄ（３次元）映像を目にする機会が増えているが、３Ｄ映像を撮影するカメラには、最初からカメラ内部に２組の撮像素子が搭載されているものや、従来の１組の撮像素子のカメラを２台組み合わせて使うもの等がある。前者については技術がまだ新しくカメラ本体が高価であるため、既存のカメラを使用できる後者の方式を取ることが多いが、この場合、２台のカメラの映像信号を同期化する必要がある。
【０００４】
そこで、カメラヘッド・カメラアダプタ・カメラ制御装置から構成される１台目のカメラシステムから、カメラヘッドのみの２台目のサブカメラに対して、同期基準信号を与えて、サブカメラの映像出力位相カメラシステムに合わせるが、映像信号位相を測定するための測定器が必要で、位相調整にも手間がかかる。また、サブカメラが外部同期機能を持たない場合もある。
【０００５】
そのため、自動的にサブカメラの非同期の外部（トランク）映像信号をカメラシステムに同期させるためのフレームシンクロナイザの搭載が考えられるが、カメラ側にフレームメモリを持たせると、低消費電力が要求されるカメラ側にとってはデメリットになる。またカメラを単体で使用する場合には使用しない機能であるため、余計なコストアップになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−３８７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
カメラアダプタの回路規模と消費電力の低減と、カメラヘッドのＨＤ−ＳＤＩ信号と、非同期の外部のＨＤ−ＳＤＩ信号非同期の２つのデジタル映像信号を伝送とを両立する。
【課題を解決するための手段】
【０００８】
本発明は、カメラヘッド、カメラアダプタ、およびカメラ制御部から構成され互いにクロックおよび水平・垂直位相を同期化しているテレビジョンカメラシステムにおいて、前記カメラヘッドからの映像信号とはクロックおよび水平・垂直位相が非同期の外部シリアルデジタル映像信号を、テレビジョンカメラシステムとクロックおよび水平位相を同期化し水平同期化映像信号にするラインメモリ部と、前記水平同期化映像信号を前記カメラヘッドからの映像信号に多重化し多重映像信号とする信号多重部と、前記多重映像信号を前記カメラ制御部へ伝送する伝送部と、を前記カメラアダプタに有し、前記カメラアダプタの伝送部から伝送された前記多重映像信号を受信する受信部と、受信した前記多重映像信号を前記水平同期化映像信号と前記カメラヘッドからの映像信号に分離する信号分離部と、分離した前記水平同期化映像信号を前記カメラヘッドからの映像信号に（垂直位相も）同期させるフレームメモリ部と映像出力部とを前記カメラ制御部に有し、前記カメラヘッドからの映像信号とはクロックおよび水平・垂直位相が非同期の外部シリアルデジタル映像信号を、前記カメラアダプタから入力し、前記ラインメモリ部において前記カメラヘッドからの映像信号とクロックおよび水平位相を同期化し前記水平同期化映像信号とした後、前記信号多重部で前記カメラヘッドからの映像信号に多重して前記多重映像信号とし、前記伝送部で前記カメラ制御部へ伝送し、前記受信部で前記多重映像信号を受信し、前記分離部で前記水平同期化映像信号と前記カメラヘッドからの映像信号に分離し、前記フレームメモリ部で前記カメラヘッドからの映像信号に（垂直位相も）同期させ、前記映像出力部から出力することを特徴とするテレビジョンカメラシステムである。
【０００９】
上記テレビジョンカメラシステムにおいて、前記多重部は、２本のＨＤ−ＳＤＩ（ＳＭＰＴＥ２９２Ｍ）信号を３Ｇ−ＳＤＩ（ＳＭＰＴＥ４２５Ｍ−Ａ）信号に多重し、前記３Ｇ−ＳＤＩ信号の輝度チャンネルのＴＲＳのＦビットに片方のＨＤ−ＳＤＩ信号の垂直位相情報を埋め込み、前記３Ｇ−ＳＤＩ信号の色差チャンネルのＴＲＳのＦビットにもう片方のＨＤ−ＳＤＩ信号の垂直位相情報を埋め込む機能を有することを特徴とするテレビジョンカメラシステムである。
【発明の効果】
【００１０】
本発明によれば、カメラヘッドのＨＤ−ＳＤＩ信号と、非同期の外部のＨＤ−ＳＤＩ信号を、カメラアダプタのラインメモリでクロックと水平位相を同期させ、３Ｇ−ＳＤＩ信号に多重してカメラ制御装置へ伝送し、カメラ制御装置内のフレームメモリにて垂直位相を同期させ、カメラ制御装置から同じ位相で出力させることにより、カメラアダプタの回路規模と消費電力を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施例である映像信号伝送装置を説明するためのブロック図である。
【図２】ＨＤ−ＳＤＩと３Ｇ−ＳＤＩの信号フォーマットを説明するための図である。
【図３】本発明の一実施例である２本のＨＤ−ＳＤＩパラレル信号から１本の３Ｇ−ＳＤＩパラレル信号への多重を説明するための図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施例について図を用いて説明する。
図１は、本発明の一実施例である映像信号伝送装置を説明するためのブロック図である。
【００１３】
図１において、図示していない入射光はカメラヘッド１０内の光学ブロック１１で赤色光（Ｒｅｄ）、緑色光（Ｇｒｅｅｎ）、青色光（Ｂｌｕｅ）に分光される。各色に分光された光はＣＣＤ（電荷結合素子）等の撮像素子１２Ｂ，１２Ｇ，１２Ｒで映像信号に変換され、ＡＦＥ（アナログフロントエンドプロセッサ）１３Ｂ，１３Ｇ，１３Ｒで所定の信号増幅およびアナログ−デジタル変換が行われ、デジタル信号処理部１４で色補正、階調補正、輪郭補正等の各種映像信号処理が行われ、パラレル−シリアル変換部（Ｐ／Ｓ）１５でＳＭＰＴＥ２９２Ｍ規格で規定される１０８０本走査線の１．５Ｇｂｐｓシリアルデジタル信号（以下、ＨＤ−ＳＤＩと称す）に変換され、カメラアダプタ２０に送られる。
【００１４】
カメラアダプタ２０内では、シリアル−パラレル変換部（Ｓ／Ｐ）２１にてパラレル映像信号に戻され、信号多重部２５に送られる。一方、サブカメラ（図示せず）から出力されたＨＤ−ＳＤＩ信号（以下、外部シリアルデジタル映像信号：トランクビデオと称す）はＴＲＵＮＫ
ＩＮ接栓２２からカメラアダプタ２０に入力され、シリアル−パラレル変換部（Ｓ／Ｐ）２３にてパラレルデジタル映像信号に変換され、２Ｈ（水平走査線）−ＦＩＦＯメモリ（ラインメモリ）部２４に送られる。ラインメモリ部２４は２Ｈ−ＦＩＦＯメモリが便利であるが、ＦＰＧＡ内等の各種のＲＡＭでも実現できる。２Ｈ−ＦＩＦＯメモリ部２４では、トランクビデオの再生クロックで１ライン毎に映像信号の書き込みを行い、カメラアダプタ２０内部のクロック、すなわちシステムクロックで１ライン毎に読み出し、クロックおよび水平位相の同期化を行う。
【００１５】
ここで、２Ｈ−ＦＩＦＯメモリ部２４が２ライン（走査線２本）分のメモリ領域を確保している理由を説明する。トランクビデオのクロックとカメラヘッド部１０のシステムクロックが互いに非同期の場合、メモリの書き込みアドレスと読み出しアドレスの位相関係が時間の経過と共にずれていき、ついにはアドレスの追い抜きが発生する。このときモニタ画面上では不特定の場所で１ライン増えたり、１ライン減ったりする現象が見えてしまうが、２ライン分のメモリ領域があれば、アドレスの追い抜きの発生場所を垂直ブランキング期間に隠すことができるため、見た目の映像に影響を与えずに済む。
【００１６】
信号多重部２５は、カメラヘッド１０から送られたＨＤ−ＳＤＩパラレル信号とトランクビデオのＨＤ−ＳＤＩパラレル信号を多重し、ＳＭＰＴＥ４２５Ｍ−Ａ規格で規定される１０８０本走査線の３Ｇｂｐｓシリアルデジタル信号（以下、３Ｇ−ＳＤＩと称す）に変換される。
パラレル−シリアル変換部（Ｐ／Ｓ）２６は、信号多重部２５で多重化された３Ｇ−ＳＤＩパラレル信号を３Ｇ−ＳＤＩシリアル信号に変換する。
電気信号−光信号変換部（Ｅ／Ｏ）２７は、パラレル−シリアル変換部（Ｐ／Ｓ）２６から出力された３Ｇ−ＳＤＩシリアル信号を光信号に変換する。
光信号に変換された３Ｇ−ＳＤＩシリアル信号は、接栓２８から出力され、光ファイバーケーブル３０によってカメラ制御装置４０の接栓４１に送られる。
【００１７】
カメラ制御装置（カメラ制御部）４０は、接栓４１から入力された光信号を光信号−電気信号変換部（Ｏ／Ｅ）４２にて３Ｇ−ＳＤＩ信号に戻した後、シリアル−パラレル変換部（Ｓ／Ｐ）４３にて３Ｇ−ＳＤＩシリアル信号に変換し、遅延吸収メモリ部４４に送る。遅延吸収メモリ部４４では、光ファイバーケーブル３０の長さによって異なる伝送遅延時間を所定時間になるように補正する。
【００１８】
信号分離部４５は、３Ｇ−ＳＤＩの輝度チャンネルのＦビットを元にカメラヘッド１０のＨＤ−ＳＤＩ信号とトランクビデオのＨＤ−ＳＤＩ信号とに分離する。トランクビデオのＨＤ−ＳＤＩはフレームシンクロナイザ部（Ｆ／Ｓ）４６に入力され、色差チャンネルのＦビットを元にトランクビデオの垂直位相を検出し、ライン１からライン１１２５まで所定のアドレスにフレームメモリ部４７に書き込む。フレームメモリ部４７の読出しはカメラヘッド１０のＨＤ−ＳＤＩの垂直位相に同期したタイミングでライン１からライン１１２５まで順番に読み出す。フレームメモリ部４７はＦＰＧＡ内等の各種のＲＡＭでも実現できる。
【００１９】
信号分離部４５から出力されたカメラヘッド１０のＨＤ−ＳＤＩ信号は、パラレル−シリアル変換部（Ｐ／Ｓ）４８でＨＤ−ＳＤＩシリアル信号（１０８０ｉ）に変換され、接栓５０から出力される。
フレームシンクロナイザ部（Ｆ／Ｓ）４６から出力されたトランクビデオのＨＤ−ＳＤＩパラレル信号は、パラレル−シリアル変換部（Ｐ／Ｓ）４９でトランクビデオのＨＤ−ＳＤＩシリアル信号（ＴＲＵＮＫ  ＯＵＴ）に変換され、接栓５１から出力される。
カメラ制御装置４０から出力される１０８０ｉとＴＲＵＮＫ  ＯＵＴは、同じ位相である。
【００２０】
次に図２を用いてＨＤ−ＳＤＩと３Ｇ−ＳＤＩの信号フォーマットについて説明する。図２はＨＤ−ＳＤＩと３Ｇ−ＳＤＩの信号フォーマットを説明するための図である。
輝度チャンネルと色差チャンネルの各々に、水平映像期間と水平ブランキング期間との境界に４ワードからなるＴＲＳ（タイミング・リファレンス・シグナル）が挿入されており、最初の３ワードは固定値で３ＦＦｈ，０００ｈ，０００ｈ（ｈは１６進数を示す）であり、残りの１ワードは挿入位置により変化し、Ｈビット、ＶビットおよびＦビットの組合せで８通りのパターンがある。各ビットは、水平有効映像期間の始まり（Ｈ＝０）、水平有効映像期間の終わり（Ｈ＝１）、垂直映像期間（Ｖ＝０）、垂直ブランキング期間（Ｖ＝１）、第１フィールド（Ｆ＝０）、および第２フィールド（Ｆ＝１）を示している。
【００２１】
次に図３を用いて本発明の一実施例について説明する。図３は本発明の一実施例である２本のＨＤ−ＳＤＩパラレル信号から１本の３Ｇ−ＳＤＩパラレル信号への多重を説明するための図である。
カメラヘッド１０のＨＤ−ＳＤＩパラレル信号（Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，・・・，Ｍ５６３，Ｍ５６４，・・・，Ｍ１１２３，Ｍ１１２４，Ｍ１１２５）とトランクビデオのＨＤ−ＳＤＩパラレル信号（Ｔ１１２３，Ｔ１１２４，Ｔ１１２５，Ｔ１，Ｔ２，Ｔ３，・・・，Ｔ５６０，Ｔ５６１，・・・，Ｔ１１２０，Ｔ１１２１，Ｔ１１２２）は１ライン毎に３Ｇ−ＳＤＩパラレル信号（Ｔ１１２２，Ｍ１，Ｔ１１２３，ＴＭ２，Ｔ１１２４，Ｍ３，Ｔ１１２５，Ｍ４，Ｔ１，Ｍ５，Ｔ２，Ｍ６，・・・，Ｔ５５９，Ｍ５６３，Ｔ５６０，Ｍ５６４，・・・，Ｔ１１１９，Ｍ１１２３，Ｔ１１２０，Ｍ１１２４，Ｔ１１２１，Ｍ１１２５）にマッピングされる。１〜１１２５の番号は走査線ライン番号を示す。
ここで、ＳＭＰＴＥ４２５Ｍ−Ａで規定される３Ｇ−ＳＤＩは本来、走査線１１２５本のプログレッシブ走査信号を伝送するためのフォーマットであるので、ＨＤ−ＳＤＩのインターレース走査信号のように第１／第２フィールドを識別するＦビットは不要であり、通常はＦ＝０の固定値である。
【００２２】
しかしながら本発明の一実施例では、３Ｇ−ＳＤＩを垂直位相の異なる２本のＨＤ−ＳＤＩを伝送するために用いるために、本来使用していないＦビットを、輝度チャンネルのＦビットについてはカメラヘッドのＨＤ−ＳＤＩパラレル信号のフィールド識別情報をマッピングし、色差チャンネルのＦビットについてはトランクビデオのＨＤ−ＳＤＩパラレル信号のフィールド識別情報をマッピングすることにより、垂直位相の異なる２本のＨＤ−ＳＤＩ信号を、１本の３Ｇ−ＳＤＩ信号に多重して伝送することができる。なお、この多重した３Ｇ−ＳＤＩは受信機器によってはＦビットが０固定になっていないためにフォーマットエラーとなる場合があるが、本発明の一実施例の場合は、受信機器は専用のカメラ制御装置４０であるため問題にはならない。
【００２３】
本発明は、必ずしもカメラヘッド１０と、カメラアダプタ２０と、カメラ制御装置４０の３つ構成が必要ではなく、カメラアダプタ２０とカメラ制御装置４０の２つ構成でもよい。
【００２４】
本発明によれば、カメラヘッドのＨＤ−ＳＤＩ信号と、非同期のトランクビデオのＨＤ−ＳＤＩ信号を、カメラアダプタ内でクロックと水平位相を同期させ、３Ｇ−ＳＤＩ信号に多重してカメラ制御装置へ伝送し、カメラ制御装置内のフレームメモリにて垂直位相を同期させ、カメラ制御装置から同じ位相で出力させることにより、カメラアダプタの回路規模と消費電力を低減することができる。
【００２５】
以上本発明について詳細に説明したが、本発明は、ここに記載された映像信号伝送装置に限定されるものではなく、上記以外の映像信号伝送装置に広く適用することができることは言うまでもない。
【符号の説明】
【００２６】
１１：光学ブロック、１２Ｂ，１２Ｇ，１２Ｒ：撮像素子、１３Ｂ，１３Ｇ，１３Ｒ：ＡＦＥ、１４：デジタル信号処理部、１５，２６，４８，４９：パラレル−シリアル変換部（Ｐ／Ｓ）、２１，２３，４３：シリアル−パラレル変換部（Ｓ／Ｐ）、２４：２Ｈ−ＦＩＦＯメモリ部、２５：信号多重部、２７：電気−光変換部、３０：光ファイバーケーブル、４２：光−電気変換部（Ｅ／Ｏ）、４４：遅延吸収メモリ部、４５：信号分離部、４６：フレームシンクロナイザ部（Ｆ／Ｓ）、
４７：フレームメモリ部。
【図１】
2014050079.tif 000003
【図２】
2014050079.tif 000004
【図３】
2014050079.tif 000005