(57)【要約】【課題】自励発振型Ｄ級アンプにおいて自励発振信号をＰＬＬに取り込んで自励発振周波数を基本周波数に同期させるように制御する構成を採用する場合に、クリップからの復帰後のスイッチング損失を低減し、スイッチング素子を保護する。【解決手段】自励発振型Ｄ級アンプ１は、自励発振周波数監視部３６を有し、自励発振ループ１１における自励発振信号の自励発振周波数を監視し、自励発振が停止した状態を検出したタイミングで制御信号発生回路３１において発生する制御信号Ｖｃｎｔを保持し、自励発振が再開した状態を検出したタイミングでその制御信号Ｖｃｎｔの保持値を用いてディレイ回路１３を動作させる構成である。【選択図】図１
2014131117.tif 000002
【特許請求の範囲】
【請求項１】
基本周波数の基本信号を出力する基本発振器と、
自励発振ループを有し、該自励発振ループにおける自励発振信号によって負荷を駆動する自励発振型Ｄ級増幅回路と、
前記自励発振信号と前記基本信号とを比較し、前記自励発振信号の自励発振周波数を前記基本周波数に同期させる制御信号を発生する制御信号発生手段と、
前記自励発振ループ中に介挿され、前記自励発振信号の遅延時間を前記制御信号に応じて変化させることにより、前記自励発振周波数を前記基本周波数に追随させて前記基本周波数と同期させる自励発振信号遅延手段と、
前記自励発振周波数を監視し、前記自励発振が停止した状態を検出したタイミングで、前記制御信号発生手段において発生する前記制御信号を保持し、前記自励発振が再開した状態を検出したタイミングで、前記制御信号を保持状態から可変状態に戻して前記自励発振信号遅延手段を動作させる自励発振周波数監視手段と、
を備えることを特徴とする自励発振型Ｄ級アンプ。
【請求項２】
前記自励発振周波数監視手段は、前記基本信号の立ち上がり及び立ち下がりのいずれか一方を少なくとも２回検知するまでの間に、前記自励発振信号の位相反転を検知しない場合に、前記自励発振が停止した状態であることを検出することを特徴とする請求項１に記載の自励発振型Ｄ級アンプ。
【請求項３】
前記自励発振周波数監視手段は、前記制御信号を保持した後、前記自励発振信号の位相反転を検知することに伴い、前記自励発振が再開した状態であることを検出することを特徴とする請求項２に記載の自励発振型Ｄ級アンプ。
【請求項４】
前記制御信号発生手段は、前記自励発振信号と前記基本信号との比較結果に基づき、前記自励発振信号及び前記基本信号の周波数、周期又は位相のずれに応じた電圧を発生し、該電圧を前記制御信号として前記自励発振信号遅延手段へ出力するループフィルタを備え、
前記自励発振周波数監視手段は、前記自励発振が停止した状態を検出したタイミングで、前記ループフィルタにおける前記電圧を不変状態に保持し、前記自励発振が再開した状態を検出したタイミングで、前記ループフィルタにおける前記電圧を前記自励発振信号及び前記基本信号の周波数、周期又は位相のずれに応じて変化することを許容することを特徴とする請求項１乃至３のいずれかに記載の自励発振型Ｄ級アンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号などのアナログ信号を増幅して出力する自励発振型Ｄ級アンプに関する。
【背景技術】
【０００２】
Ｄ級アンプには、他励発振型と自励発振型がある。自励発振型は、他励発振型と比較して回路構成がシンプルであり、しかも可聴周波数での帰還量を大きくできるのでオーディオ性能面で優れているという特性がある。従来、この種の自励発振型Ｄ級アンプとして、例えば特許文献１のようなものが知られている。この特許文献１のＤ級アンプは、入力するアナログオーディオ信号をコンパレータでＰＷＭ信号（パルス幅変調信号）に変換し、そのＰＷＭ信号でスイッチ回路をオン／オフ制御すると共に、スイッチ回路から出力されるＰＷＭ信号をローパスフィルタでアナログ音響信号に復調して出力することにより、スピーカー等の負荷を駆動する。このＤ級アンプは、スピーカー等の負荷を駆動する音響出力信号を入力段に帰還させる自励発振ループにより自励発振する。
【０００３】
ところが、自励発振型Ｄ級アンプは、使用環境（温度、電源電圧変動等）、経年変化等で自励発振周波数が変化する。また自励発振型Ｄ級アンプの内部回路において静電容量などの値にバラツキがある場合には自励発振周波数も異なるものとなる。それ故、自励発振型Ｄ級アンプの場合は、複数チャンネルの音響出力のために複数台を比較的近くに設置した状態で同時に動作させると、ビート音（うなり）が発生しやすくなる。そこで、従来は自励発振型Ｄ級アンプの発振周波数を安定化させる手法が種々提案されている（例えば特許文献２〜５）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２３９５０４号公報（図１、段落００２３）
【特許文献２】特開昭５２−１１２２６０号公報（第３図）
【特許文献３】特開２００５−５２３６３１号公報
【特許文献４】特開２００５−２６９５８０号公報（図１）
【特許文献５】特許第３３６６６７号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、本出願人は、上記特許文献２〜５とは異なる手法で自励発振周波数を安定化できるようにした自励発振型Ｄ級アンプを先に提案している（特願２０１２−２３９６１２）。この提案に係る自励発振型Ｄ級アンプは、自励発振ループで発生する自励発振信号（ＰＷＭ信号）をＰＬＬ（Phase Locked Loop）に取り込んで自励発振周波数を基本クロックの周波数に同期させるように制御するものである。そのため、この自励発振型Ｄ級アンプでは、自励発振ループ内に自励発振信号を遅延させるディレイ回路が介挿されており、自励発振信号と基本クロックの位相差などに応じてディレイ回路の遅延量を可変させる構成が採用されている。
【０００６】
ところが、本発明者らが鋭意検討したところによると、自励発振周波数を基本クロックの周波数に同期させるように制御する構成を採用する場合には、更に音響出力信号のクリップ対策を講じることがより好ましいという知見を得た。すなわち、入力信号レベルが大きくなり、自励発振信号（ＰＷＭ信号）のデューティ比が１００％又は０％となって音響出力信号がクリップすると、自励発振が停止した状態となり、自励発振周波数が低下する。そのため、ＰＬＬによる制御は、ディレイ回路の遅延量を小さくして自励発振周波数を上昇させるように働く。この場合、音響出力信号のクリップ期間中にディレイ回路の遅延量が次第に小さくなっていくため、クリップが解消され、自励発振信号がデューティ比１００％又は０％から正常なＰＷＭ信号に復帰したときには、自励発振ループが基本クロックの周波数よりもかなり高い周波数で自励発振するようになる。このとき、自励発振信号に基づいてオンオフ動作する出力段のスイッチ回路は、予期しない高周波数でスイッチング動作を行うこととなり、スイッチング損失が過大なものとなる。したがって、音響出力信号のクリップが解消して自励発振信号が復帰した直後におけるスイッチング損失を低減し、出力段に設けられたスイッチング素子を保護できる構成とすることが好ましい。
【０００７】
ここで、音響出力信号のクリップから復帰した直後においてスイッチング損失が大きくなるという課題は、上述したように、自励発振信号をＰＬＬに取り込んで自励発振周波数を基本クロックの周波数に同期させるように制御する構成を採用した場合に新たに発生する課題である。
【０００８】
そこで本発明は、その新たな課題を解決すべく、クリップからの復帰後においてスイッチング損失を低減し、スイッチング素子を保護することができる自励発振型Ｄ級アンプを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る第１の自励発振型Ｄ級アンプは、基本周波数の基本信号を出力する基本発振器と、自励発振ループを有し、該自励発振ループにおける自励発振信号によって負荷を駆動する自励発振型Ｄ級増幅回路と、自励発振信号と基本信号とを比較し、自励発振信号の自励発振周波数を基本周波数に同期させる制御信号を発生する制御信号発生手段と、自励発振ループ中に介挿され、自励発振信号の遅延時間を制御信号に応じて変化させることにより、自励発振周波数を基本周波数に追随させて基本周波数と同期させる自励発振信号遅延手段と、自励発振周波数を監視し、自励発振が停止した状態を検出したタイミングで、制御信号発生手段において発生する制御信号を保持し、自励発振が再開した状態を検出したタイミングで、制御信号の保持値を保持状態から可変状態に戻して自励発振信号遅延手段を動作させる自励発振周波数監視手段と、を備える構成である。このような構成によれば、自励発振ループにおける自励発振が停止した状態をクリップとして検出した後、そのクリップから復帰して自励発振が再開したときには、クリップ検出時に保持しておいた制御信号を用いて自励発振信号遅延手段を動作させるため、クリップから復帰した直後において自励発振ループが基本周波数よりも高い周波数で自励発振することを防止することができる。
【００１０】
また第２の自励発振型Ｄ級アンプは、上記第１の構成において、自励発振周波数監視手段が、基本信号の立ち上がり及び立ち下がりのいずれか一方を少なくとも２回検知するまでの間に、自励発振信号の位相反転を検知しない場合に、自励発振が停止した状態であることを検出する構成である。
【００１１】
また第３の自励発振型Ｄ級アンプは、上記第２の構成において、自励発振周波数監視手段は、制御信号を保持した後、自励発振信号の位相反転を検知することに伴い、自励発振が再開した状態であることを検出する構成である。
【００１２】
さらに第４の自励発振型Ｄ級アンプは、上記第１乃至第３のいずれかの構成において、制御信号発生手段は、自励発振信号と基本信号との比較結果に基づき、自励発振信号及び基本信号の周波数、周期又は位相のずれに応じた電圧を発生し、該電圧を制御信号として自励発振信号遅延手段へ出力するループフィルタを備え、自励発振周波数監視手段は、自励発振が停止した状態を検出したタイミングで、ループフィルタにおける電圧を不変状態に保持し、自励発振が再開した状態を検出したタイミングで、ループフィルタにおける電圧を自励発振信号及び基本信号の周波数、周期又は位相のずれに応じて変化することを許容することを特徴とする構成である。
【発明の効果】
【００１３】
本発明によれば、自励発振の停止時に制御信号を保持し、自励発振が再開された時にはその保持した制御信号を用いて自励発振信号の遅延時間を制御する動作を再開するため、例えばクリップから復帰して自励発振が再開された後において異常に早い周波数での発振が防止されるためスイッチング損失が低減され、スイッチング素子を保護することができるようになる。
【図面の簡単な説明】
【００１４】
【図１】自励発振型Ｄ級アンプの一構成例を示す回路図である。
【図２】ディレイ回路の詳細な一構成例を示す図である。
【図３】制御信号とディレイ回路のディレイ量との関係を示す図である。
【図４】制御信号発生回路及び自励発振周波数監視部の詳細な回路構成の一例を示す図である。
【図５】位相比較器の動作を説明する図である。
【図６】自励発振周波数監視部の動作を説明する図である。
【図７】自励発振信号のクリップが検出される前後においてループフィルタから出力される制御信号の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。図１は、本発明の一実施形態における自励発振型Ｄ級アンプ１の一構成例を示す回路図である。この自励発振型Ｄ級アンプ１は、アナログオーディオ信号を入力して負荷となるスピーカー２２を駆動する自励発振型のＤ級増幅回路１０を備えている。このＤ級増幅回路１０は、自励発振ループ１１を有し、この自励発振ループ１１における自励発振信号（ＰＷＭ信号）によってスピーカー２２を駆動するものである。すなわち、このＤ級増幅回路１０は、コンパレータ１２と、ディレイ回路１３と、出力回路１４と、ローパスフィルタ１８と、フィードバック回路２３とを有し、コンパレータ１２とディレイ回路１３と出力回路１４とローパスフィルタ１８とで構成される往路と、ローパスフィルタ１８からフィードバック回路２３を経由してコンパレータ１２に入力する帰還路とによって自励発振ループ１１を形成している。
【００１６】
コンパレータ１２は、オーディオ信号と、スピーカー２２に出力される信号が抵抗２４，２５で構成されるフィードバック回路２３を経由して帰還する帰還信号とを入力し、それら両信号レベルの大小に応じて２値に変化する自励発振信号（オーディオ信号をパルス幅変調したＰＷＭ信号）を出力する。この自励発振信号は、自励発振信号遅延手段として構成されるディレイ回路１３に入力し、ディレイ回路１３で調整されたディレイ量（遅延時間）に基づく遅延が施された後に出力回路１４へ入力する。出力回路１４は、ドライバ回路１５と、パワーＭＯＳトランジスタで構成されるスイッチング素子１６，１７とを備えている。ドライバ回路１５は、ディレイ回路１３から出力される自励発振信号に基づき２つのスイッチング素子１６，１７を個別にスイッチング駆動することにより、自励発振信号を各スイッチング素子１６，１７に接続された正負の電源電圧で電力増幅して出力する。この電力増幅された自励発振信号は、コイル１９とコンデンサ２０によるローパスフィルタ１８でアナログオーディオ信号に復調され、出力端子２１からスピーカー２２へ出力される。また復調されたアナログオーディオ信号は、上述したように帰還路に設けられたフィードバック回路２３に入力し、抵抗２４，２５で分圧された帰還信号となってコンパレータ１２へ入力する。尚、スピーカー２２へ出力されるオーディオ信号は、例えば、自励発振信号のデューティ比が５０％のときには０Ｖの信号となり、デューティ比１００％のときにはスイッチング素子１６に接続された正の電源電圧に張り付いた状態（クリップ状態）の信号となり、さらにデューティ比０％のときにはスイッチング素子１７に接続された負の電源電圧に張り付いた状態（クリップ状態）の信号となる。
【００１７】
このような自励発振ループ１１は、可聴周波数帯では負帰還となっているが、可聴周波数帯よりも十分に高い周波数（例えば数１００ｋＨｚ）では入力信号に対する帰還信号の位相回転が生じ、位相回転が１８０°となる周波数で正帰還となって自励発振する。この自励発振ループ１１中に介挿されたディレイ回路１３は自励発振信号のディレイ量を変化させることにより、帰還信号の位相回転が１８０°となる周波数が変化し、自励発振信号の自励発振周波数が変化する。したがって、ディレイ回路１３におけるディレイ量を調整することにより、自励発振信号の自励発振周波数を制御することが可能である。
【００１８】
また自励発振型Ｄ級アンプ１は、ディレイ回路１３から出力される自励発振信号と、基本発振器３０から出力される基本周波数（数１００ｋＨｚ程度）の基本信号（クロック信号）とを入力してそれらを比較し、自励発振信号の自励発振周波数を基本周波数に同期させるための制御信号Ｖｃｎｔを発生させてその制御信号Ｖｃｎｔをディレイ回路１３に出力する制御信号発生回路３１を備えている。この制御信号発生回路３１は、上述した自励発振型Ｄ級増幅回路１０をＶＣＯ（Voltage Controlled Oscillator）とするＰＬＬ（Phase Locked Loop）を構成するものであり、位相比較器３２と、チャージポンプ３３と、ループフィルタ３４とを備える。
【００１９】
位相比較器３２は、ディレイ回路１３から出力される自励発振信号と基本信号の位相比較を行い、その位相差に応じたパルス幅（デューティ比）のパルス信号を出力する。チャージポンプ３３は、位相比較器３２から出力されるパルス信号に基づきループフィルタ３４をチャージするためのパルス状の電圧を発生する。ループフィルタ３４は、チャージポンプ３３から出力されるパルス状の電圧を平均化し、自励発振信号と基本信号との位相差に応じた電圧を制御信号Ｖｃｎｔとして出力する。この制御信号Ｖｃｎｔは自励発振信号のディレイ量を調整するための信号としてディレイ回路１３へ出力される。つまり、ディレイ回路１３におけるディレイ量を制御信号Ｖｃｎｔによって制御することにより、ディレイ回路１３から出力される自励発振信号の自励発振周波数を基本信号の基本周波数に追随させる構成である。
【００２０】
さらに自励発振型Ｄ級アンプ１は、ディレイ回路１３から出力される自励発振信号を監視し、自励発振信号（ＰＷＭ信号）のデューティ比が１００％又は０％となって自励発振が停止した状態を、クリップとして検知する自励発振周波数監視部３５を備えている。この自励発振周波数監視部３５は、自励発振信号と基本信号とを入力して比較し、基本信号の基本周波数に追随することなく、自励発振周波数が基本周波数よりも急激に低下した状態になると、それを自励発振が停止した状態として検出する。そして自励発振周波数監視部３５は、自励発振が停止した状態のままで自励発振信号のクリップを検知している期間中、制御信号発生回路３１のループフィルタ３４から出力される制御信号Ｖｃｎｔを一定の状態に保持するように制御する。
【００２１】
自励発振型Ｄ級アンプ１の各部について更に詳しく説明する。まず図２はディレイ回路１３の詳細な一構成例を示す図である。図２に示すディレイ回路１３は、Ｐ型ＭＯＳトランジスタ４１とＮ型ＭＯＳトランジスタ４２をゲートどうし及びドレインどうしを互いに接続したＣＭＯＳインバータ４３を、複数段に縦列接続してなる２値信号の可変遅延回路として構成される。ループフィルタ３４から出力される制御信号Ｖｃｎｔは、ディレイ回路１３においてオペアンプ４４の非反転入力端子に入力する。この非反転入力端子は入力ハイインピーダンスであるため、ループフィルタ３４からの電流は流れない。オペアンプ４４は、出力端子に接続されたＰ型ＭＯＳトランジスタ４６をオンさせて、反転入力端子の電位が非反転入力端子に入力する制御信号Ｖｃｎｔと等しくなうように動作する。そのため、抵抗４５の両端の電位差が制御信号Ｖｃｎｔに応じて変化し、抵抗４５及びＰ型ＭＯＳトランジスタ４６を流れる電流Ｉが制御信号Ｖｃｎｔに応じて変化する。この電流Ｉは、複数のＮ型ＭＯＳトランジスタ４７で構成されるカレントミラー４８及び複数のＰ型ＭＯＳトランジスタ４９で構成されるカレントミラー５０により、複数のＣＭＯＳインバータ４３のそれぞれに対して等しく供給される。そしてディレイ回路１３は、制御信号Ｖｃｎｔに応じて各ＣＭＯＳインバータ４３の電流を変化させることにより、各ＣＭＯＳインバータ４３における遅延時間を可変させ、ディレイ回路１３全体としてのディレイ量を制御する。
【００２２】
図３は、制御信号Ｖｃｎｔとディレイ回路１３におけるディレイ量との関係を示す図である。ディレイ回路１３に印加される制御信号Ｖｃｎｔが上昇すると、抵抗４５の両端の電位差が小さくなるため、各ＣＭＯＳインバータ４３に流れる電流が減少する。その結果、各ＣＭＯＳインバータ４３での遅延時間が長くなるので、ディレイ回路１３全体としてのディレイ量が大きくなる。このとき、自励発振信号の自励発振周波数を低下させる方向に制御が働く。逆に、制御信号Ｖｃｎｔが下降すると、各ＣＭＯＳインバータ４３に流れる電流が増加するため、各ＣＭＯＳインバータ４３での遅延時間が短くなり、ディレイ回路１３全体としてのディレイ量が減少する。このとき、自励発振信号の自励発振周波数を上昇させる方向に制御が働く。このようにディレイ回路１３は、制御信号Ｖｃｎｔによってディレイ回路１３のディレイ量を可変させることにより、基本周波数を目標周波数として自励発振信号の自励発振周波数を基本周波数に追随させていき、最終的に自励発振信号の周波数及び位相が基本信号と同期した状態へと引き込むことができる。制御信号Ｖｃｎｔは、図３に示すように所定の最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘとの範囲内で調整可能であり、この調整可能範囲を制御範囲としてディレイ量を可変させることができる。
【００２３】
図４は、制御信号発生回路３１及び自励発振周波数監視部３５の詳細な回路構成の一例を示す図である。位相比較器３２は、基本信号と自励発振信号との位相差に応じたパルス幅のパルス信号Ｓ１，Ｓ２をチャージポンプ３３に出力する。すなわち図５（ａ）に示すように基本信号に対して自励発振信号の位相が遅れているときには、パルス信号Ｓ１は基本信号の立ち上がりから自励発振信号の立ち上がりまでの期間だけ"０"から"１"に遷移し、パルス信号Ｓ２は"０"のままとなる。また図５（ｂ）に示すように基本信号に対して自励発振信号の位相が進んでいるときには、パルス信号Ｓ１は"０"のままとなり、パルス信号Ｓ２は自励発振信号の立ち上がりから基本信号の立ち上がりまでの期間だけ"０"から"１"に遷移し、パルス信号Ｓ２は"０"のままとなる。
【００２４】
チャージポンプ３３は、電源電圧Ｖｄに接続されるスイッチング素子５１と、電源電圧Ｖｓ（ただし、Ｖｓ＜Ｖｄ）に接続されるスイッチング素子５２とを備えており、これらスイッチング素子５１，５２の共通接点５３にループフィルタ３４をチャージするためのパルス状の電圧を発生させる。通常、共通接点５３の電位は電源電圧Ｖｄ，Ｖｓを抵抗５４，５５で分圧した値となっている。スイッチング素子５１は位相比較器３２から出力されるパルス信号Ｓ２が"１"となる期間中にオンし、その共通接点５３の電位を電源電圧Ｖｄとする。またスイッチング素子５２は位相比較器３２から出力されるパルス信号Ｓ１が"１"となる期間中にオンし、共通接点５３の電位を電源電圧Ｖｓとする。ここで、電源電圧Ｖｄは制御信号Ｖｃｎｔの最大電圧Ｖｍａｘを規定する電圧であり、電源電圧Ｖｓは制御信号Ｖｃｎｔの最小電圧Ｖｍｉｎを規定する電圧である。そして共通接点５３の電位はスイッチＳＷ１を介してループフィルタ３４へ供給される。
【００２５】
スイッチＳＷ１は、チャージポンプ３３とループフィルタ３４との接続を開閉するスイッチである。このスイッチＳＷ１は、自励発振周波数監視部３５によって開閉制御される。具体的には、自励発振周波数監視部３５において自励発振信号のクリップが検知されていないときには、スイッチＳＷ１はチャージポンプ３３とループフィルタ３４とを接続する閉状態となり、ループフィルタ３４の充放電が行われる。これに対し、自励発振周波数監視部３５において自励発振信号のクリップが検知されている期間中、スイッチＳＷ１はチャージポンプ３３とループフィルタ３４との接続を開放する開状態となるように制御される。
【００２６】
ループフィルタ３４は、抵抗５６，５７とコンデンサ５８，５９とを備えて構成されるローパスフィルタである。このループフィルタ３４は、スイッチＳＷ１が閉状態のとき、チャージポンプ３３から出力される共通接点５３の電位を平均化するように各コンデンサ５８，５９に電荷を蓄積する。このとき各コンデンサ５８，５９に蓄積される電荷により、ループフィルタ３４は、自励発振信号と基本信号との位相差に応じた電圧を発生する。ループフィルタ３４は、その電圧を制御信号Ｖｃｎｔとしてディレイ回路１３へ出力する。またスイッチＳＷ１がチャージポンプ３３とループフィルタ３４との接続を開放しているとき、ループフィルタ３４は、スイッチＳＷ１が開状態となる直前の電圧を保持する。すなわち、スイッチＳＷ１が開状態になると、コンデンサ５８，５９に蓄積された電荷が放電されないため、その直前のループフィルタ電圧がそのまま保持された状態となり、ループフィルタ３４からディレイ回路１３へ出力される制御信号Ｖｃｎｔが不変状態となる。
【００２７】
自励発振周波数監視部３５は、例えば４つのＤフリップフロップ６１，６２，６３，６４と、インバータ６５と、ＮＯＲゲート６６とによって構成される論理回路である。この自励発振周波数監視部３５は、自励発振信号のデューティ比が１００％となるクリップ状態と、デューティ比が０％となるクリップ状態との双方を検出する。ＮＯＲゲート６６は、入力信号Ｓ３，Ｓ４のうちのいずれか一方若しくは双方が"１"になると、出力信号Ｓ５を"０"として出力し、それ以外の場合には出力信号Ｓ５を"１"として出力する。ＮＯＲゲート６６は、この出力信号Ｓ５でスイッチＳＷ１を開閉制御するものであり、出力信号Ｓ５が"１"のときにスイッチＳＷ１を閉状態にし、出力信号Ｓ５が"０"のときにスイッチＳＷ１を開状態にする。ディレイ回路１３から出力される自励発振信号は、Ｄフリップフロップ６１，６２のリセット端子Ｒに入力する。また自励発振信号はインバータ６５によって極性反転し、その反転信号がＤフリップフロップ６３，６４のリセット端子Ｒに入力する。また基本発振器３０から出力される基本信号は、各Ｄフリップフロップ６１，６２，６３，６４のクロック端子ＣＬＫに入力する。Ｄフリップフロップ６１，６３のデータ入力端子Ｄは、所定の電源電圧にプルアップ接続され、常時"１"を入力する。またＤフリップフロップ６１，６３の出力端子ＱはそれぞれＤフリップフロップ６２，６４のデータ入力端子Ｄに接続される。そしてＤフリップフロップ６２，６４の出力端子ＱからＮＯＲゲート６６へ入力する信号Ｓ３，Ｓ４が出力される。
【００２８】
上記構成の自励発振周波数監視部３５は、基本信号の立ち上がりを少なくとも２回検知するまでの間に自励発振信号の位相反転を検知しないとき、Ｄフリップフロップ６２，６４から出力される２つの信号Ｓ３，Ｓ４のうちのいずれか一方が"０"から"１"に遷移する。例えば、図６（ａ）に示すように、タイミングＴ１で自励発振信号のデューティ比が１００％となってクリップした後、タイミングＴ２とＴ３とで基本信号の立ち上がりが２回検知される間に自励発振信号の位相が反転せず、Ｄフリップフロップ６１，６２がリセットされなかった場合、Ｄフリップフロップ６２は出力信号Ｓ３を"０"から"１"へ遷移させる。また図６（ｂ）に示すように、タイミングＴ１で自励発振信号のデューティ比が０％となってクリップした後、タイミングＴ２とＴ３とで基本信号の立ち上がりが２回検知される間に自励発振信号の位相が反転せず、Ｄフリップフロップ６３，６４がリセットされなかった場合、Ｄフリップフロップ６４は出力信号Ｓ４を"０"から"１"へ遷移させる。つまり、自励発振周波数監視部３５は、自励発振信号が一定期間の間に位相反転することなく自励発振が停止状態となったことを検出したタイミングで、Ｄフリップフロップ６２，６４から出力される２つの信号Ｓ３，Ｓ４のうちのいずれか一方を"０"から"１"に遷移させる。このときＮＯＲゲート６６は出力信号Ｓ５を"０"にすることにより、スイッチＳＷ１を開状態に切り替え、ループフィルタ３４において制御信号Ｖｃｎｔが変化しないように制御する。尚、図６では、基本信号の立ち上がりが２回検知される間に自励発振信号の位相が反転しなければ、自励発振信号がクリップしたと判定する場合を例示しているが、クリップ判定期間は必ずしも基本信号の立ち上がりが２回検知される期間に限られるものではなく、基本信号の３回以上の立ち上がりを検知する期間としても良い。また基本信号の立ち上がりを検知するのではなく、立ち下がりを検知するようにしても良い。
【００２９】
自励発振周波数監視部３５がクリップを検出してスイッチＳＷ１が開状態になると、その後は、自励発振信号がクリップ状態から復帰して位相反転が生じるまでその状態が維持される。この状態でも、制御信号発生回路３１においては、位相比較器３２とチャージポンプ３３とが通常通り動作しており、ディレイ回路１３から出力される自励発振信号に基づいてその自励発振信号を基本信号に同期させるための動作が継続される。そのため、制御信号発生回路３１の位相比較器３２及びチャージポンプ３３は、クリップ状態で周波数が低下してＤＣ信号となっている自励発振信号の周波数を上げるべく、チャージポンプ３３の共通接点５３の電位を低下させていく。しかし、スイッチＳＷ１が開状態であるため、ループフィルタ３４には共通接点５３の電位は出力されず、制御信号ＶｃｎｔはスイッチＳＷ１が開放される直前の値を保持し続ける。そのため、ディレイ回路１３はクリップが検出される直前のディレイ量を保持する。このときスイッチＳＷ１が開状態でチャージポンプ３３のスイッチング素子５２がオンすることになるが、抵抗５４によってスイッチング素子５２に流れる電流を抑制することができるので、チャージポンプ３３は破損することなく通常動作を継続する。尚、スイッチＳＷ１が開状態のとき、ディレイ回路１３のディレイ量は、制御信号Ｖｃｎｔによって一定の状態に保持される。
【００３０】
その後、自励発振ループ１１において自励発振が再開し、自励発振信号がクリップ状態から復帰して位相反転が生じると、Ｄフリップフロップ６１，６２，６３，６４がリセットされるため、ＮＯＲゲート６６の出力信号Ｓ５が"１"に戻り、スイッチＳＷ１が閉状態に戻る。したがって、制御信号発生回路３１は、自励発振信号がクリップ状態から復帰して通常の自励発振が再開されると、その復帰した自励発振信号と基本信号とを比較し、自励発振信号の自励発振周波数を基本周波数に同期させるべく、ループフィルタ３４の制御信号Ｖｃｎｔを可変させる動作を再開する。これに伴い、ループフィルタ３４は、クリップが検出される直前の制御信号Ｖｃｎｔの値からディレイ回路１３のディレイ量を可変させる制御を再開する。
【００３１】
図７は、自励発振信号のクリップが検出される前後においてループフィルタ３４から出力される制御信号Ｖｃｎｔの一例を示す図である。図７では、本実施形態の制御を適用した場合の制御信号Ｖｃｎｔの一例を実線Ｌ１で示しており、本実施形態の制御を適用しない場合の比較例を破線Ｌ２で示している。タイミングＴ１０より前において自励発振信号がクリップしていない状態のとき、制御信号Ｖｃｎｔはディレイ回路１３のディレイ量を可変させて自励発振信号の自励発振周波数を基本周波数に追随させるべく、自励発振信号と基本信号との位相差に応じて最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘとの範囲内で変動している。そしてタイミングＴ１０で自励発振信号のクリップが検出されると、本実施形態では実線Ｌ１で示すように、制御信号Ｖｃｎｔが不変状態となり、タイミングＴ１０における値を保持し続ける。その後タイミングＴ１１で自励発振が再開してクリップから復帰すると、制御信号Ｖｃｎｔはクリップ検出期間中に保持していた値を初期バイアス値として、以後、自励発振信号と基本信号との位相差に応じて再び変動するようになる。そのため、クリップから復帰した直後（タイミングＴ１１の直後）では、クリップ検出前の状態を引き継いでディレイ回路１３のディレイ量を可変制御することが可能であり、自励発振周波数が基本周波数よりもかなり高い周波数で自励発振してしまうことを防止できる。これにより、クリップから復帰した直後において、出力回路１４に設けられたスイッチング素子１６，１７が高周波数でスイッチング動作してしまうことを防止できるので、それらスイッチング素子１６，１７を保護することができる。
【００３２】
これに対し、本実施形態の制御を適用しない場合は、タイミングＴ１０でクリップが検出されると、破線Ｌ２で示すように、自励発振信号の自励発振周波数を上昇させるべく、制御信号Ｖｃｎｔは次第に低下する。そしてタイミングＴ１１で自励発振が再開してクリップから復帰したときには、制御信号Ｖｃｎｔはクリップ直前の値から低下しているので、自励発振周波数が基本周波数よりもかなり高い周波数で自励発振するようになる。この場合、出力回路１４に設けられたスイッチング素子１６，１７が高周波数でスイッチング動作を行うため、スイッチング損失が大きくなり、各スイッチング素子１６，１７にかかる負荷が増大する。そして最悪のケースではスイッチング素子１６，１７が破損することもある。
【００３３】
つまり、本実施形態の自励発振型Ｄ級アンプ１は、自励発振周波数監視部３５が自励発振ループ１１における自励発振周波数を監視し、自励発振が停止した状態を検出したタイミングで制御信号発生回路３１において発生する制御信号Ｖｃｎｔを保持し、自励発振が再開した状態を検出したタイミングで制御信号Ｖｃｎｔを保持状態から可変状態に戻してディレイ回路１３を動作させることにより、クリップが解消して自励発振信号が復帰した直後におけるスイッチング損失を低減し、出力回路１４のスイッチング素子１６，１７を良好に保護することができる構成である。またクリップから復帰して正常に自励発振するようになると、クリップ直前の制御信号Ｖｃｎｔを可変状態に戻してディレイ量制御を再開することにより、ディレイ量制御の乱失調を最小限に抑えることができるため、自励発振信号の歪み等を低減できると共に、クリップから復帰した後、自励発振周波数を比較的早期に基本周波数に引き込むことができるようになる。
【００３４】
また自励発振信号がデューティ比１００％又は０％でクリップしているときには、ビート音の原因となる周波数成分が存在しないため、制御信号発生回路３１によるＰＬＬ制御を一時的に停止させたとしてもビート音は発生しない。そしてクリップを検出している期間中は制御信号Ｖｃｎｔを保持した状態で制御信号発生回路３１によるＰＬＬ制御を一時的に停止させることにより、クリップから復帰すれば上述のように自励発振周波数を比較的早期に基本周波数に引き込むことができるので、クリップからの復帰直後においてもビート音を抑制することが可能である。
【００３５】
以上、本発明の一実施形態について説明したが、本発明は上述したものに限定されるものではなく、種々の変形例が適用可能である。例えば、上記実施形態では、自励発振周波数監視部３５が自励発振信号のクリップを検出するためにフリップフロップ６１，６２，６３，６４を用いた回路例を説明したが、他の回路構成を採用してクリップを検出するものであっても構わない。
【００３６】
また上記実施形態では、自励発振周波数監視部３５がクリップを検出すると、チャージポンプ３３とループフィルタ３４との間に介挿されたスイッチＳＷ１を開状態に制御することにより、ループフィルタ３４から出力される制御信号Ｖｃｎｔを不変状態に保持する構成例を説明した。しかし、制御信号Ｖｃｎｔを保持する構成は、これに限られるものではない。例えば自励発振周波数監視部３５がクリップを検出したタイミングで制御信号Ｖｃｎｔの値をメモリなどに一時的に記憶しておき、クリップから復帰したときにはその記憶された値を制御信号Ｖｃｎｔに再設定してＰＬＬ制御を再開させるものであっても構わない。
【００３７】
また上記実施形態では、ディレイ回路１３の一例として複数のＣＭＯＳインバータ４３を縦列接続した回路例を説明した。しかし、ディレイ回路１３は制御信号Ｖｃｎｔに応じて遅延時間を可変制御可能なものであれば良く、必ずしも上述した回路例に限られるものではない。また上記実施形態では、制御信号発生回路３１において自励発振信号と基本信号とを比較し、それらの位相差を検出する場合を例示したが、位相差以外に、例えば自励発振信号と基本信号との周波数又は周期のずれを検出し、そのずれに応じて制御信号Ｖｃｎｔを発生させるものであっても構わない。さらに上記実施形態では、ローパスフィルタ１８の出力端子２１からスピーカー２２へ出力される信号をコンパレータ１２に帰還させて自励発振ループ１１を形成する回路構成を示したが、これに限られるものでもなく、例えば出力回路１４から出力される信号を帰還路に導いて自励発振ループ１１を構成したものであっても良い。
【符号の説明】
【００３８】
１…自励発振型Ｄ級アンプ、１０…自励発振型Ｄ級増幅回路、１１…自励発振ループ、１３…ディレイ回路（自励発振信号遅延手段）、３０…基本発振器、３１…制御信号発生回路、３４…ループフィルタ
【図１】
2014131117.tif 000003
【図２】
2014131117.tif 000004
【図３】
2014131117.tif 000005
【図４】
2014131117.tif 000006
【図５】
2014131117.tif 000007
【図６】
2014131117.tif 000008
【図７】
2014131117.tif 000009