(57)【要約】【課題】高抵抗層を有する半導体装置を提供する。【解決手段】半導体装置の製造方法は、半導体基板２００の主面２０２またはその反対側の裏面２０４にマスク２１２を準備する工程を備える。半導体基板２００は、主面２０２に素子領域２０６を備え、主面２０２と裏面２０４との間に非素子部分を備えてもよい。本方法はさらに、高抵抗層２２２を形成するようにマスク２１２及び半導体基板２００にマスク側からイオン照射をする工程を備える。【選択図】図１０
2014120527.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体基板の主面またはその反対側の裏面にマスクを準備する工程を備え、前記半導体基板は、前記主面に素子領域を備え、前記主面と前記裏面との間に非素子部分を備えており、本方法はさらに、
前記素子領域よりも抵抗率の高い高抵抗層を前記非素子部分に形成するように前記マスク及び前記半導体基板にマスク側からイオン照射をする工程を備えることを特徴とする方法。
【請求項２】
前記マスクは、前記基板の面内方向に関して異なる場所で前記高抵抗層が異なる深さに形成されるように作製されていることを特徴とする請求項１に記載の方法。
【請求項３】
前記マスクは前記裏面に準備されることを特徴とする請求項１または２に記載の方法。
【請求項４】
前記マスクを準備する工程は、前記裏面を平坦化する工程と、前記裏面にマスクパターンを形成する工程と、を備えることを特徴とする請求項３に記載の方法。
【請求項５】
前記イオン照射をする工程の後に、前記裏面から前記マスクパターンを除去する工程をさらに備えることを特徴とする請求項４に記載の方法。
【請求項６】
前記半導体基板は、前記イオン照射をする工程の後に、前記非素子部分の第１区域において第１深さに第１高抵抗層を備え、前記第１区域と異なる前記非素子部分の第２区域において前記第１深さと異なる第２深さに第２高抵抗層を備え、
前記イオン照射をする工程におけるイオン照射条件は、前記第１高抵抗層を前記第１深さに形成するよう定められており、
前記マスクは、前記第１高抵抗層に対応する第１マスク領域と、前記第２高抵抗層に対応する第２マスク領域と、を備え、前記第２マスク領域は、前記第２高抵抗層を前記第２深さに形成するようにマスク厚さが定められていることを特徴とする請求項１から５のいずれかに記載の方法。
【請求項７】
前記第１マスク領域においては前記主面または前記裏面が露出されていることを特徴とする請求項６に記載の方法。
【請求項８】
前記高抵抗層は前記素子領域を囲むように形成されることを特徴とする請求項１から７のいずれかに記載の方法。
【請求項９】
前記イオン照射をする工程は、前記素子領域の外周に形成される高抵抗層が前記素子領域の背後に形成される高抵抗層と前記基板の面内方向に接続されるように、複数回のイオン照射を同一のマスクを使用して異なるイオン照射条件で行うことを含むことを特徴とする請求項８に記載の方法。
【請求項１０】
前記マスクを準備する工程に代えて、欠陥形成位置を調整するための領域を前記主面または前記裏面に形成する工程を備えることを特徴とする請求項１に記載の方法。
【請求項１１】
低抵抗半導体基板の裏面にマスクパターンを形成する工程と、
前記半導体基板の内部に高抵抗層を形成するように前記マスクパターン及び前記半導体基板にマスクパターン側からイオン照射をする工程と、
前記裏面から前記マスクパターンを除去する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項１２】
素子領域を備える主面と、
前記主面の反対側の裏面と、
前記主面と前記裏面との間にある非素子部分と、を備え、
前記非素子部分は、前記素子領域よりも抵抗率の高い第１格子欠陥層及び第２格子欠陥層を備え、
前記第１格子欠陥層は、第１区域において第１深さに形成され、前記第２格子欠陥層は、前記第１区域と異なる第２区域において前記第１深さと異なる第２深さに形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及び半導体装置に関する。
【背景技術】
【０００２】
従来、シリコンウェハ等の基板に様々な微細加工を施すことで、半導体集積回路を製造している。このような基板に求められる性能は、用途や製造工程によって種々ある。例えば、デジタル回路からアナログ回路へ基板を介して伝わるノイズを遮断する手段として、あるいは、オンチップインダクタのＱ値を向上させる手段として、高抵抗基板が使用されている（例えば、特許文献１参照。）。高抵抗基板としては、例えば、ＳＯＩ（Silicon On Insulator）基板、もしくは不純物の少ないＦＺ（Floating Zone）法により製造された基板が使用されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−９３８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＳＯＩ基板、もしくはＦＺ法により製造された高抵抗基板は価格が高く、半導体装置の製造コストを上昇させてしまう。また、抵抗率の高い基板を採用したとしても、トランジスタやダイオード等の素子製造過程で注入された不純物が、その後の熱処理過程で拡散し、基板の抵抗率を低下させることもある。その結果、抵抗率を高く調整した高価な基板を使用していたとしても、半導体装置の製造過程において抵抗率が変化し、本来目標としている抵抗率が得られていない場合もある。
【０００５】
本発明のある態様の例示的な目的のひとつは、高抵抗層を有する半導体装置を実現する技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様によると、半導体装置の製造方法であって、半導体基板の主面またはその反対側の裏面にマスクを準備する工程を備え、前記半導体基板は、前記主面に素子領域を備え、前記主面と前記裏面との間に非素子部分を備えており、本方法はさらに、前記素子領域よりも抵抗率の高い高抵抗層を前記非素子部分に形成するように前記マスク及び前記半導体基板にマスク側からイオン照射をする工程を備えることを特徴とする方法が提供される。
【０００７】
本発明のある態様によると、低抵抗半導体基板の裏面にマスクパターンを形成する工程と、前記半導体基板の内部に高抵抗層を形成するように前記マスクパターン及び前記半導体基板にマスクパターン側からイオン照射をする工程と、前記裏面から前記マスクパターンを除去する工程と、を備えることを特徴とする半導体装置の製造方法が提供される。
【０００８】
本発明のある態様によると、素子領域を備える主面と、前記主面の反対側の裏面と、前記主面と前記裏面との間にある非素子部分と、を備え、前記非素子部分は、前記素子領域よりも抵抗率の高い第１格子欠陥層及び第２格子欠陥層を備え、前記第１格子欠陥層は、第１区域において第１深さに形成され、前記第２格子欠陥層は、前記第１区域と異なる第２区域において前記第１深さと異なる第２深さに形成されていることを特徴とする半導体装置が提供される。
【０００９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明によれば、高抵抗層を有する半導体装置が提供される。
【図面の簡単な説明】
【００１１】
【図１】イオン照射システムの概略構成を模式的に示した図である。
【図２】搬送プレートの一例を示す図である。
【図３】イオンビームの照射イメージを模式的に示した図である。
【図４】高抵抗層が形成されているウェハの断面図を模式的に示した図である。
【図５】イオン照射後のシリコンウェハの表面からの深さと抵抗率との関係の一例を示すグラフである。
【図６】図６（ａ）は、抵抗率のピークの深さが異なる３つの高抵抗層のグラフを示す図、図６（ｂ）は、半値幅の異なる３つの高抵抗層のグラフを示す図である。
【図７】本実施の形態に係る半導体装置の製造方法の一例を示すフローチャートである。
【図８】図８（ａ）は、従来の半導体装置の一例を示す断面図、図８（ｂ）は、本実施の形態に係る半導体装置の一例を示す断面図である。
【図９】図９（ａ）は、半導体装置の他の例を示す上面図、図９（ｂ）は、図９（ａ）に示す半導体装置のＡ−Ａ断面図である。
【図１０】図１０（ａ）ないし図１０（ｄ）は、本発明のある実施の形態に係る半導体装置の製造方法の一例を示す。
【図１１】図１１（ａ）は、本発明のある実施の形態に係る半導体装置の製造方法の他の一例を示し、図１１（ｂ）は、本発明のある実施の形態に係る半導体装置の製造方法の更なる他の一例を示す。
【図１２】図１２（ａ）は、本発明のある実施の形態に係る高抵抗層形成工程に使用されるマスクを例示する平面図であり、図１２（ｂ）は、図１２（ａ）に示すマスクのＢ−Ｂ断面図である。
【図１３】図１３（ａ）は、本発明のある実施の形態に係る高抵抗層形成工程に使用されるマスクを例示する平面図であり、図１３（ｂ）は、図１３（ａ）に示すマスクのＣ−Ｃ断面図である。
【図１４】図１４（ａ）は、本発明のある実施の形態に係る高抵抗層形成工程に使用されるマスクを例示する平面図であり、図１４（ｂ）は、図１４（ａ）に示すマスクのＤ−Ｄ断面図である。
【図１５】本発明のある実施の形態に係るイオン照射工程を説明するための図である。
【図１６】本発明のある実施の形態に係るイオン照射工程を説明するための図である。
【図１７】本発明のある実施の形態に係るマスクを示す図である。
【発明を実施するための形態】
【００１２】
本実施の形態に係る半導体装置の製造方法は、抵抗率に変化が生じうる工程を経た半導体基板の所定の領域にイオン照射を行い、該所定の領域に周囲より抵抗の高い高抵抗層を形成する高抵抗層形成工程を有する。
【００１３】
ここで、抵抗率に変化が生じうる工程とは、例えば、ダイオードやトランジスタ等の素子の形成や配線（回路）の形成をする際に行われる種々の熱処理が挙げられる。熱処理としては、例えば、熱酸化、熱拡散、ＣＶＤ、アニール等が挙げられる。これらの熱処理によっては基板が４００℃以上になることもある。これらの処理を経た半導体基板は、仮にそれまでの抵抗率が高いものであっても、不純物の拡散等によって部分的に又は全体として抵抗率が低下しがちである。そのため、所望の高い抵抗率を製造工程の最後まで維持することが困難であるとともに、所定の領域の抵抗率を精度よく保証することも困難であった。
【００１４】
しかしながら、本実施の形態に係る製造方法は、半導体基板の抵抗率に変化が生じうる工程の後に、イオン照射により高抵抗層を所定の領域に形成している。そのため、高抵抗層形成工程より以前の処理によって抵抗率が変化していたとしても、所定の領域に精度よく高抵抗層を形成することができる。つまり、所望の抵抗率が保証された半導体装置を比較的容易に製造できる。
【００１５】
以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、製造方法を説明する際に示す各断面図において、半導体基板やその他の層の厚みや大きさは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。
【００１６】
（イオン照射装置）
はじめに、半導体基板にイオン照射を行うイオン照射システムについて説明する。図１は、イオン照射システムの概略構成を模式的に示した図である。イオン照射システム１０は、加速器１２と、半導体ウェハを保持し搬送するウェハ搬送装置１４と、加速器１２から出射されたイオンビームをウェハ搬送装置１４まで導くビーム輸送ダクト１６と、を備える。
【００１７】
加速器１２は、イオンを加速し、イオンビームとして外部へ出射する。加速器１２としては、例えば、サイクロトロン方式やバンデグラフ方式の装置が用いられる。ウェハ搬送装置１４は、複数の搬送プレート１８を収容する収容部（不図示）と、搬送プレート１８が搭載しているウェハにイオンビームが照射される照射チャンバ２０と、収容部と照射チャンバ２０との間で搬送プレート１８を移動する移動機構２２と、を備える。ビーム輸送ダクト１６の途中には、内部を真空に維持する真空ポンプやビームの方向を補正する電磁コイル等が設けられている。
【００１８】
図２は、搬送プレートの一例を示す図である。搬送プレート１８は、複数のウェハ２４を搭載する搭載部２６を有する。ウェハ２４は、搭載部２６に搭載された状態で所定の位置に保持される。移動機構２２は、一つの搬送プレート１８に搭載されている全てのウェハ２４に順次イオンビームが照射され、イオン照射処理が終了すると、搬送用軸２８の端部２８ａを搬送プレート１８の端部に設けられている被係合部３０に係合させ、搬送プレート１８を収容部に戻す。そして、次の搬送プレート１８を照射チャンバ２０へ移動する。
【００１９】
図３は、イオンビームの照射イメージを模式的に示した図である。加速器１２から出射したイオンビームＢは、マグネット３２の働きによりその方向が変化する。そして、イオンビームＢでウェハ２４の表面を順次走査することで、ウェハ２４の所定の領域にイオン照射が行われ、高抵抗層３４が形成される。なお、ウェハ２４の照射面の前方には、イオンビームの加速エネルギーを調整するために、アルミ製のアブソーバ３６が配設されている。アブソーバ３６は、例えばアルミホイル等の金属箔が用いられる。
【００２０】
次に、高抵抗層３４について説明する。図４は、高抵抗層が形成されているウェハの断面図を模式的に示した図である。図４に示すように、イオンビームＢによりウェハ２４の所定の深さに高抵抗層３４が形成される。イオン照射により高抵抗層が形成されるメカニズムは、以下の通りと考えられる。
【００２１】
ウェハにイオン照射が行われると、イオンの加速エネルギーに応じた深さまでイオンが到達する。その際、到達した領域を含む近傍では格子欠陥が形成され、結晶の規則性（周期性）が乱れた状態となる。このような格子欠陥が多い領域では電子が散乱されやすくなり、電子の移動が阻害される。つまり、イオン照射により局所的な格子欠陥が生じた領域では、抵抗率が上昇することになる。
【００２２】
図５は、イオン照射後のシリコンウェハの表面からの深さと抵抗率との関係の一例を示すグラフである。ここで、測定したシリコンウェハは、ＣＺ（Czochralski）法により作製されたＮ型のシリコン単結晶（基板抵抗率４Ω・ｃｍ）をスライスしたものである。なお、本実施の形態に係るウェハとしては、シリコン（Ｓｉ）以外にも、炭化ケイ素（ＳｉＣ））、窒化ガリウム（ＧａＮ）等を用いることができる。
【００２３】
このＮ型のＣＺシリコンウェハに、サイクロトロン加速器によりエネルギー２３ＭｅＶで加速し、減速材（アルミホイル）を通過させてイオン打ち込み深さ９μｍに調整した３Ｈｅ＋イオンを、ドーズ量１．０Ｅ＋１３ｃｍ−２の照射量で照射した。
【００２４】
その結果、図５に示すように、抵抗率の深さ方向の変化は、深さが９．５ミクロンの位置でピーク抵抗率１０００Ω・ｃｍとなる山型の関数となっている。また、抵抗率がピークの半分となる半値幅は９．２μｍ前後である。ここでは、この半値幅に含まれる領域を高抵抗層３４と称する。なお、高抵抗層３４の定義は、必ずしもこれに限られず、周囲より抵抗率の高い所定の領域ということもできる。
【００２５】
なお、所定の領域に高抵抗層を形成するためには、イオン照射の加速エネルギーやイオン種、照射量を適宜選択して行うことで実現可能である。図６（ａ）は、抵抗率のピークの深さが異なる３つの高抵抗層のグラフを示す図、図６（ｂ）は、半値幅の異なる３つの高抵抗層のグラフを示す図である。
【００２６】
図６（ａ）に示すように、例えばイオン照射の際のイオンの加速エネルギーを調整することで、高抵抗層が形成される深さを自由に設定できる。例えば、イオン照射を０．００１ＭｅＶ以上の加速エネルギーで行ってもよい。あるいは、０．１ＭｅＶ以上の加速エネルギーで行ってもよい。また、イオン照射を１００ＭｅＶ以下の加速エネルギーで行ってもよい。あるいは、３０ＭｅＶ以下の加速エネルギーで行ってもよい。
【００２７】
また、図６（ｂ）に示すように、例えばイオン照射に用いられるイオン種を適宜選択することで、半値幅の異なる高抵抗層を形成できる。イオン照射に用いられるイオン種は、Ｈ、Ｈｅ、Ｂ、Ｃ、Ｎ、Ｏ、Ｎｅ、Ｓｉ、Ａｒ、Ｋｒ、Ｘｅからなる群より選択される少なくとも１種の原子がイオン化されたものが挙げられる。具体的には、例えば、１Ｈ＋、２Ｈ＋、３Ｈｅ２＋、４Ｈｅ２＋などが挙げられる。
【００２８】
このように、イオン照射システム１０において、イオン種、加速エネルギー、イオン照射量（ビーム電流、照射時間）を調整することで、ウェハ中の所定の領域に形成する高抵抗層の位置や幅、抵抗率の大きさを適宜設定できる。
【００２９】
次に、高抵抗層を形成する工程を実行するのに適したタイミングについて説明する。前述の通り、半導体装置を製造する際の熱処理等によって半導体基板の抵抗率は変わりうる。
【００３０】
図７は、本実施の形態に係る半導体装置の製造方法の一例を示すフローチャートである。はじめに、用意されたシリコンウェハに種々の工程により素子を形成し（Ｓ１０）、更に配線を形成する（Ｓ１２）。この際、熱処理による不純物の拡散等により基板の抵抗率が低下する。そこで、本実施の形態では、これらの工程の後に、イオン照射により高抵抗層を形成する（Ｓ１４）。このように、本実施の形態では、高抵抗層形成工程より前に、半導体基板への熱処理を伴う素子形成工程や配線（回路）形成工程を行っている。つまり、イオン照射による高抵抗層の形成を、抵抗率が変化する一因となる熱処理等の工程の後に行っている。これにより、所望の抵抗率が保証された半導体装置を製造できる。
【００３１】
高抵抗層が形成された半導体基板は、保護膜が形成され（Ｓ１６）、裏面が研磨された（Ｓ１８）後、後工程（Ｓ２０）で処理されて半導体集積回路として完成する。後工程には、例えば、ウェハをダイシングして個片化する工程や、個片化されたチップと実装基板とをワイヤボンドで結線する工程や、チップを樹脂で封止する工程が含まれる。
【００３２】
後工程等の後に高抵抗層を形成することも可能であるが、素子や配線以外に種々の層や部材が半導体基板上に形成された状態でイオン照射を行うことになるため、イオン照射の照射条件の調整が難しくなる。また、個片化されたチップは、イオン照射の際の位置決めやハンドリングが難しくなる。そこで、高抵抗層を形成する工程より後に、抵抗率の変化が実質的に生じない保護膜形成、裏面研磨、後工程等を行うことで、前述のような問題が生じない。
【００３３】
次に、本実施の形態に係る製造方法により製造された半導体装置の特性の改善について説明する。図８（ａ）は、従来の半導体装置の一例を示す断面図、図８（ｂ）は、本実施の形態に係る半導体装置の一例を示す断面図である。
【００３４】
通常、ＩＣに使われるシリコン基板は、ｎ型かｐ型の基板であり、抵抗率が数十Ωｃｍと小さいため、電気伝導率が高い。受信した電気信号は、インダクタなどの受信素子や寄生素子を介してシリコン基板内に入ると、シリコン基板の抵抗成分によりジュール熱となって消費され、信号損失が生じる。
【００３５】
そこで、基板の抵抗率を高めると信号損失（基板に流れる信号）が減少するためＱ値が上昇する。換言すれば、Ｑ値が高いほど信号損失が少なくなり、優れた特性を持つインダクタとなる。
【００３６】
そこで、インダクタが設けられている領域の下層の基板の抵抗率を上げることでインダクタのＱ値を向上することができる。例えば、図８（ａ）に示す半導体装置１００のように、高抵抗基板であるウェハ１０１の表面側にインダクタ形成領域１０２が設けられており、裏面側に素子形成領域１０４が設けられている。インダクタ形成領域１０２と素子形成領域１０４との間の中間領域１０６は、特段の処理が施されておらず、ウェハ当初の抵抗率に近い領域である。
【００３７】
半導体装置１００において、素子形成領域１０４および中間領域１０６は、ともにウェハ当初の抵抗率に近い高い抵抗率を有する高抵抗層１０８である。つまり、トランジスタ等が形成される素子形成領域１０４の抵抗率は高いままである。このような抵抗率の高さに起因してＩＣ（集積回路）でのラッチアップが発生しやすくなり、回路での誤作動が起きやすくなる。そのため、基板全体の抵抗率を高くすることはＩＣにとっては好ましくない。
【００３８】
そこで、本実施の形態に係る半導体装置は、例えば図８（ｂ）に示す構成を採用することで、ＩＣにおける誤作動を低減できる。半導体装置６０は、ＣＺ法により作製されたウェハ６２が用いられている。ＣＺ法により作製されたウェハ６２は、ＦＺ法等により作製された高抵抗ウェハと比較して抵抗率が低く、安価である。
【００３９】
半導体装置６０は、ウェハ６２の表面側にインダクタ形成領域６４が設けられており、裏面側に素子形成領域６６が設けられている。インダクタ形成領域６４と素子形成領域６６との間の中間領域６８は、前述したイオン照射により抵抗率が高められている高抵抗層７０である。このようなイオン照射によって、ウェハ６２全体の抵抗率を高めずに中間領域６８を高抵抗層７０にすることができる。つまり、高抵抗化が必要のない素子形成領域６６の抵抗率を上げることなく、インダクタ形成領域６４の下部に高抵抗層７０を形成できるため、インダクタのＱ値を向上しつつ、素子形成領域６６における回路でのラッチアップの発生を抑制できる。
【００４０】
図９（ａ）は、半導体装置の他の例を示す上面図、図９（ｂ）は、図９（ａ）に示す半導体装置のＡ−Ａ断面図である。
【００４１】
半導体装置５１は、ウェハ２４の上部に、公知の技術によりデジタル回路５２とアナログ回路５４とが形成されている。図９（ａ）に示すように、デジタル回路５２及びアナログ回路５４の周囲には、本実施の形態に係るイオン照射により高抵抗層５６が形成されている。また、図９（ｂ）に示すように、デジタル回路５２及びアナログ回路５４の下部には、本実施の形態に係るイオン照射により高抵抗層５８が形成されている。
【００４２】
これら高抵抗層５６，５８は、デジタル回路５２から発生したノイズ（信号）がウェハ２４内を伝搬することを抑制するノイズ遮断層として機能する。そのため、半導体装置５１は、デジタル回路５２から発生したノイズが水平・垂直の両方向で遮蔽されているため、アナログ回路５４にデジタル回路５２が発生したノイズが侵入することが抑制される。
【００４３】
（マスクを使用する高抵抗層形成工程）
図１０（ａ）ないし図１０（ｄ）は、本発明のある実施の形態に係る半導体装置の製造方法の一例を示す。半導体装置は例えば、システムＬＳＩ、ＳＯＣ（System On a Chip）、または集積回路（ＩＣ）である。この方法は、マスク２１２を使用して高抵抗層２２２を形成する工程を備える。マスク２１２は半導体基板２００の裏面２０４に準備される。詳しくは後述するように、高抵抗層形成工程は、半導体基板２００の裏面２０４にマスクパターン２１６を形成する工程と（図１０（ａ）及び図１０（ｂ）参照）、半導体基板２００の内部に高抵抗層２２２を形成するようにマスクパターン２１６及び半導体基板２００にマスクパターン側からイオン照射をする工程と（図１０（ｃ）参照）、半導体基板２００の裏面２０４からマスクパターン２１６を除去する工程と（図１０（ｄ）参照）、を備える。
【００４４】
ここで、半導体基板２００は、低抵抗の半導体基板であり、基板抵抗率が例えば、１０Ω・ｃｍ以下、５０Ω・ｃｍ以下、１００Ω・ｃｍ以下、５００Ω・ｃｍ以下、または１０００Ω・ｃｍ以下に調整されている。この半導体基板２００に形成される高抵抗層２２２は、当該基板に高抵抗層２２２が形成される前の基板抵抗率よりも大きいピーク抵抗率（例えば図５参照）を有する。よって、高抵抗層２２２のピーク抵抗率は、例えば、１０Ω・ｃｍより大きく、５０Ω・ｃｍより大きく、１００Ω・ｃｍより大きく、５００Ω・ｃｍより大きく、または１０００Ω・ｃｍより大きい。
【００４５】
図１０（ａ）ないし図１０（ｄ）には、半導体基板２００の部分側断面図が示されている。図１０（ａ）に示されるように、まず、半導体基板２００（以下では単に、基板２００ともいう）が準備される。基板２００は、主面２０２と、その反対側の裏面２０４と、を備える。
【００４６】
以下の説明においては、主面２０２（または裏面２０４）に沿う基板２００の面内方向を横方向（図において左右方向）と呼ぶことがある。また、主面２０２（または裏面２０４）に垂直な方向を、縦方向または深さ方向（図において上下方向）と呼ぶことがある。半導体基板２００の縦方向に関して主面２０２に近いほうを上方と呼び、主面２０２から遠いほうを下方と呼ぶことがある。
【００４７】
主面２０２を含む基板表層部分に素子領域２０６が設けられている。よって、主面２０２はプロセス形成面と呼ぶこともできる。素子領域２０６は、素子及び／または配線層を含む回路領域である。素子領域２０６は半導体基板２００の主面側で横方向に広がっており、縦方向にある深さを有する。素子領域２０６は、横方向位置によって異なる深さを有してもよい（例えば図１１（ｂ）参照）。
【００４８】
素子形成工程（図７のＳ１０）が既に行われている場合には、素子領域２０６は少なくとも１つの回路素子（例えば、能動素子、または受動素子）を備える。素子領域２０６は、例えばＲＦ−ＣＭＯＳのインダクタを備えてもよい。素子領域２０６は、横方向に形成される電流経路を有するいわゆる横型の半導体素子を備えてもよい。素子領域２０６は少なくとも１つの電子回路（例えば、アナログ回路５４、またはデジタル回路５２（図９（ａ）及び図９（ｂ）参照））を備えてもよい。素子形成工程（図７のＳ１０）がまだ行われていない場合には、素子領域２０６は、以降の素子形成工程において素子が形成されるべき領域である。なお、図８（ａ）及び図８（ｂ）に示されるように、もう１つの素子領域が基板の裏面に設けられていてもよい。
【００４９】
半導体基板２００は、主面２０２と裏面２０４との間に基体２０８を備える。基体２０８は、素子領域２０６の機械的な支持を提供する。基体２０８は、主面２０２と裏面２０４との間に非素子部分２１０を備える。非素子部分２１０は、素子領域２０６の下方にあり、従って素子領域２０６と裏面２０４との間にある。
【００５０】
本実施形態に係る方法は、裏面２０４を平坦化する工程を備えてもよい。この平坦化工程は、半導体基板２００の厚さを均一化するために、例えば裏面２０４を研磨することを含んでもよい。このようにして、イオンビーム２２４（図１０（ｃ）参照）の入射面である裏面２０４を、基準高さを有する基準面として用いることができる。したがって、イオンビーム２２４により形成される欠陥領域（すなわち、高抵抗層の抵抗率ピーク）を、裏面２０４を基準とする設計上の深さ位置に正確に合わせることができる。なお、例えば、高抵抗層の厳密な位置決めが要求されない場合や、裏面２０４の平坦度が例えば、本方法に先行して行われた他の処理によって保証されている場合には、この平坦化工程は行われなくてもよい。
【００５１】
図１０（ｂ）に示されるように、半導体基板２００の裏面２０４にマスク２１２が形成される。マスク２１２は、凹部を有するマスクパターン２１６を備える。ここで、マスク２１２の凹部は開口部２１４であり、そのため開口部２１４において裏面２０４が露出されている。マスクパターン２１６は裏面２０４を覆っている。ある他の実施形態においては、マスク２１２の凹部はマスクパターン２１６よりも薄いマスク材料層を有してもよい。
【００５２】
マスクパターン２１６は、任意の材料で形成されていてもよく、例えば、金属またはレジストであってもよい。マスクパターン２１６が金属膜である場合には、マスクパターン２１６は湿式メッキまたは乾式メッキ（例えば真空蒸着）を含む任意の公知の成膜方法で形成される。このとき、開口部２１４に相当する基板２００の表面はマスク材料の付着を避けるためにフィルムまたはテープなどの保護部材で被覆される。マスクパターン２１６がレジスト膜である場合には、マスクパターン２１６は任意の公知のレジスト塗布方法で形成される。
【００５３】
典型的には素子領域２０６の直下の必要領域２１８に高抵抗層２２２（図１０（ｃ）参照）を局所的に設けることが求められる。裏面２０４にマスク２１２を準備する場合には、この必要領域２１８に合わせて開口部２１４が形成される。マスクパターン２１６は、不要領域２２０に合わせて形成される。ここで、不要領域２２０は、文字通りに、高抵抗層２２２を設ける必要がない領域を意味してもよい。あるいは、不要領域２２０は、必要領域２１８のように素子領域２０６の直下に高抵抗層２２２を設けるのではなく、必要領域２１８における高抵抗層２２２とは縦方向に異なる位置に高抵抗層２２２を設けることが求められている領域を意味してもよい。
【００５４】
マスクパターン２１６はイオンビーム２２４を透過させるように形成されている。マスクパターン２１６の厚さは、不要領域２２０における高抵抗層２２２を、必要領域２１８における高抵抗層２２２に対して縦方向に所望の間隔を有する深さに形成するように定められている。マスクパターン２１６の厚さを調整することにより、イオンビーム２２４の基板２００への入射面からイオンビーム２２４により形成される欠陥領域までの距離を制御することができる。したがって、マスクパターン２１６にイオンビーム２２４を照射することにより、不要領域２２０において所望の深さに高抵抗層２２２を形成することができる。このようにして、マスク２１２は、基板２００の面内方向に関して異なる場所で高抵抗層２２２が異なる深さに形成されるように作製されている。
【００５５】
マスクパターン２１６の厚さを調整することに代えて、または厚さ調整に組み合わせて、マスクパターン２１６の材料が、高抵抗層２２２を所望の深さに形成するように定められていてもよい。このようにしても、横方向位置によって高抵抗層２２２を異なる深さに形成することができる。
【００５６】
あるいは、マスクパターン２１６は、イオンビーム２２４を遮蔽するようにマスクパターン２１６の厚さ及び／または材料が定められていてもよい。この場合、不要領域２２０には高抵抗層２２２は形成されない。ただし、本実施形態のようにイオン照射によって抵抗率の高い格子欠陥層を形成する場合にはイオンビーム２２４が高エネルギーのイオンを含むので、イオンビーム２２４を遮蔽するマスクパターン２１６を設計することは容易ではないかもしれない。
【００５７】
図１０（ｃ）に示されるように、マスク２１２側から基板２００にイオン照射が行われる。開口部２１４にて露出された裏面２０４の部分とマスクパターン２１６とにイオンビーム２２４が照射され、特定の深さに格子欠陥を顕著に含む局所領域が形成される。こうして形成された格子欠陥層が周囲（例えば素子領域２０６）よりも抵抗率の高い高抵抗層２２２である。
【００５８】
イオンビーム２２４の照射条件は、開口部２１４（すなわち必要領域２１８）において所望の深さ（例えば素子領域２０６の直下）に高抵抗層２２２を形成するように定められている。イオンビーム２２４の照射条件は上述のように、例えば、イオン種、加速エネルギー、イオン照射量（ビーム電流、照射時間）を含む。本実施形態においては、イオンの加速エネルギーが、必要領域２１８における高抵抗層２２２の目標深さに合わせて予め調整されている。
【００５９】
こうして、高抵抗層２２２がイオン照射の結果として非素子部分２１０に形成される。具体的には、半導体基板２００は、必要領域２１８において素子領域２０６の直下に第１高抵抗層２２６を備える。また、半導体基板２００は、不要領域２２０において第１高抵抗層２２６よりも深い位置に第２高抵抗層２２８を備える。高抵抗層２２２は素子領域２０６の外側の非素子部分２１０に形成されているから、素子領域２０６の抵抗率はもとの低抵抗基板の抵抗率に保たれている。
【００６０】
第１高抵抗層２２６は、素子領域２０６に関連して使用される。例えば、第１高抵抗層２２６は、インダクタ形成領域６４の下部に形成された高抵抗層７０（図８（ｂ）参照）に相当する。あるいは、第１高抵抗層２２６は、回路５２、５４の下部に形成された高抵抗層５８（図９（ｂ）参照）に相当する。一方、第２高抵抗層２２８は、非素子部分２１０に単に存在するにすぎず、使用されない。
【００６１】
したがって、本実施形態によると、マスク２１２を使用することにより、高抵抗層２２２を必要領域２１８に選択的に形成することができる。このように横方向に任意の場所に高抵抗層２２２を形成できるのみならず、マスクパターン２１６の厚さ及び／または材料を調整することにより、縦方向にも任意の場所に高抵抗層２２２を形成することができる。よって、半導体基板２００において縦方向及び横方向の任意の場所に高抵抗層２２２を自在に配置することができる。
【００６２】
また、主面２０２（プロセス形成面）と反対側の裏面２０４にマスク２１２を準備してマスク側からイオン照射を行い、かつイオン照射により形成される欠陥領域を非素子部分２１０に留めているので、素子領域２０６へのイオン照射を避けることができる。素子または回路（例えばトランジスタ等の半導体素子やデジタル回路部分など）へのイオン照射をすることなく高抵抗層２２２を形成することができる。高エネルギーのイオンの衝突によって素子及び回路に生じ得る不測の損傷または劣化から、素子及び回路を保護することができる。
【００６３】
図１０（ｄ）に示されるように、本実施形態に係る方法は、イオン照射をする工程の後に、裏面２０４を研磨または研削してマスクパターン２１６を除去する工程をさらに備えてもよい。本実施形態においては裏面２０４は非素子部分２１０であるから、裏面２０４を研磨または研削することが許容される。このようにして、マスク２１２を簡単に取り除くことができる。半導体装置の製造方法は通例、基板２００を規定の厚さまで薄くするために、裏面２０４を研磨または研削する工程を、後工程（図７のＳ２０）に先行して（または後工程において）備える。こうした既存の工程をマスク除去に利用することによって、基板２００の主面２０２に何ら影響を与えずに、かつ追加のコストを要せずに、マスク２１２を除去することができる。
【００６４】
図１１（ａ）は、本発明のある実施の形態に係る半導体装置の製造方法の他の一例を示す。図１１（ａ）に示すように、マスク２１２は主面２０２に準備されてもよい。この場合に図１０に示す高抵抗層２２２と同じ構造を形成するには、開口部２１４及びマスクパターン２１６と必要領域２１８及び不要領域２２０との位置関係が反対になる。つまり、開口部２１４が不要領域２２０に形成され、マスクパターン２１６が必要領域２１８に形成される。イオン照射条件は、必要領域２１８にて所望の深さに高抵抗層２２２を形成するように定められている。開口部２１４において主面２０２が露出されているので、不要領域２２０における高抵抗層２２２は必要領域２１８よりも深くに形成される。なお、イオンビーム２２４は不要領域２２０において半導体基板２００を貫通してもよい。
【００６５】
図１１（ｂ）は、本発明のある実施の形態に係る半導体装置の製造方法の更なる他の一例を示す。図１１（ｂ）においても図１１（ａ）と同様に、マスク２１２は主面２０２に準備される。ただし、図１１（ａ）においてはマスクパターン２１６をイオンビーム２２４が透過するのに対し、図１１（ｂ）に示すマスク２１２は、イオンビーム２２４を遮蔽するマスクパターン２１６を備える。よって、マスク２１２の開口部２１４が必要領域２１８に形成され、マスクパターン２１６が不要領域２２０に形成される。
【００６６】
さらに、図１１（ｂ）においては、素子領域２０６は、浅い側に配線層２４０を備え、深い側に素子形成領域２４２を備える。配線層２４０は必要領域２１８に、例えばインダクタ形成領域６４（図８（ｂ）参照）を備える。また、配線層２４０は不要領域２２０に、素子形成領域２４２の素子を互いに接続して回路を形成するための配線やインダクタ等を備える。素子形成領域２４２は例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子を備える。よって、図示されるように、素子領域２０６は、横方向位置によって異なる深さを有する。
【００６７】
イオン照射条件は、必要領域２１８にて配線層２４０の直下に高抵抗層２２２を形成するように定められている。必要領域２１８には開口部２１４が形成されているので、イオンビーム２２４が非素子部分２１０に照射され、配線層２４０の直下に高抵抗層２２２が形成される。不要領域２２０においてはマスクパターン２１６によってイオンビーム２２４が遮断され、高抵抗層２２２は形成されない。その結果、素子形成領域２４２に横方向に隣接する場所に高抵抗層２２２が選択的に形成される。このように、所望の場所に高抵抗層２２２を配置することができる。
【００６８】
マスク２１２を主面２０２に準備する場合には、マスク２１２は、主面２０２から取り外し可能に接触させられるように構成されていてもよい（例えば、図１７参照）。あるいは、マスク２１２は、主面２０２からいくらかの隙間を空けて配置されてもよい。このようにすれば、素子領域２０６に大きな影響を与えることなくマスク２１２を基板２００から取り除くことができる。
【００６９】
図１２（ａ）、図１３（ａ）、及び図１４（ａ）は、本発明のある実施の形態に係る高抵抗層形成工程に使用されるマスクを例示する平面図であり、図１２（ｂ）、図１３（ｂ）、及び図１４（ｂ）は、図１２（ａ）、図１３（ａ）、及び図１４（ａ）に示すマスクの断面図である。
【００７０】
図１２（ａ）及び図１２（ｂ）に示されるマスク３００は、例えば図８（ｂ）に示される半導体装置６０のようにインダクタの背後に高抵抗層を形成するために使用される。マスク３００は、シリコン基板３０２の裏面側に形成される。マスク３００は、いくつかの（図においては４つの）凹部３０４を有する金属膜３０６である。金属膜３０６は例えばアルミニウムである。金属膜３０６の厚さは例えば１０μｍ〜５０μｍ程度である。凹部３０４においてシリコン基板３０２の裏面が露出されている。凹部３０４は例えば一辺の長さが１００μｍ〜５００μｍ程度の長方形である。凹部３０４のそれぞれが個々のインダクタのための高抵抗層に対応するように形成されている。
【００７１】
図１３（ａ）及び図１３（ｂ）に示されるマスク３０８は、例えば図９（ａ）及び図９（ｂ）に示される半導体装置５１のように、ある回路と他の回路とのアイソレーションのための高抵抗層５６、５８を形成するために使用される。マスク３０８は、シリコン基板３１０の裏面側に形成される。マスク３０８は、凹部３１２を有する金属膜３１４である。金属膜３１４の厚さ及び材料は例えば図１２（ａ）及び図１２（ｂ）に示す金属膜３０６と同様であってもよい。凹部３１２においてシリコン基板３１０が露出されている。
【００７２】
凹部３１２は、ある回路領域３１６とそれに隣接する別の回路領域３１８との境界に沿って細長く延びている。回路領域３１６、３１８は図において破線で示す。凹部３１２によって、金属膜３１４は、一方の回路領域３１６を覆う部分と他方の回路領域３１８を覆う部分とに分離されている。凹部３１２の幅は、２つの回路領域３１６、３１８間の距離よりも狭い。凹部３１２の幅は例えば１０μｍ〜２５０μｍ程度であり、回路領域３１６、３１８間の距離は例えば約３００μｍである。
【００７３】
図１４（ａ）及び図１４（ｂ）に示されるマスク３２０は、図１３（ａ）及び図１３（ｂ）に示されるマスク３０８と同様に、回路間のアイソレーションのための高抵抗層を形成するために使用される。マスク３２０は、シリコン基板３２２の裏面側に形成される。マスク３２０は、凹部３２４を有する金属膜３２６である。金属膜３２６の厚さ及び材料は例えば図１２（ａ）及び図１２（ｂ）に示す金属膜３０６と同様であってもよい。凹部３２４においてシリコン基板３２２が露出されている。
【００７４】
凹部３２４は回路領域の外周に沿って矩形の環状に形成されている。凹部３２４によって、回路領域を覆う金属膜３２６の島状の部分がその外側で島状部分を包囲する金属膜３２６の部分から分離されている。凹部３２４の外周の一辺の長さは例えば３００μｍ〜１０００μｍ程度であり、凹部３２４の幅は例えば５μｍ〜５０μｍ程度である。
【００７５】
ある実施形態においては、マスク３００、３０８、３２０の凹部３０４、３１２、３２４は、凹部の深さ（すなわち金属膜の厚さ）が凹部の幅の２倍から３倍となるように形成されてもよい。凹部３０４、３１２、３２４がこうしたアスペクト比をとる場合、マスク３００、３０８、３２０を既存の方法で形成することが容易であるという利点がある。
【００７６】
図１５は、本発明のある実施の形態に係るイオン照射工程を説明するための図である。このイオン照射工程においては、素子領域２０６を囲むように高抵抗層２２２を形成するために、複数回のイオン照射が行われる。ここで、素子領域２０６は少なくとも１つの回路を備える。複数回のイオン照射が同一のマスク２１２を使用して異なるイオン照射条件で行われる。複数回のイオン照射によって、縦方向に異なる深さに形成される複数の高抵抗層２２２が横方向に接続される。
【００７７】
図１５に示される半導体基板２００においては、図１０に示す半導体基板２００とは異なり、非素子部分２１０の一部が主面２０２に達している。そのため、必要領域２１８に形成される第１高抵抗層２２６もまた主面２０２に達している。第１高抵抗層２２６は、素子領域２０６の外周に形成されている。また、不要領域２２０に形成される第２高抵抗層２２８は、素子領域２０６の背後に形成されている。
【００７８】
第２高抵抗層２２８は、非素子部分２１０に単に存在するのではなく、素子領域２０６をその外部からのノイズから遮蔽するために第１高抵抗層２２６と同様に使用される。したがって、必要領域２１８及び不要領域２２０はそれぞれ、第１必要領域及び第２必要領域と言い換えることもできる。よって、マスク２１２の開口部２１４は第１高抵抗層２２６に対応して第１必要領域２１８に形成され、マスクパターン２１６は第２高抵抗層２２８に対応して第２必要領域２２０に形成されている。
【００７９】
図１５には、３回のイオン照射をする場合を例示する。各回のイオン照射は基板２００の裏面２０４から行われる。同一のマスク２１２が使用されるので、複数回のイオン照射は連続的に順次行われる。各回のイオン照射におけるイオン加速エネルギーは、上方部分２３０、中間部分２３２、及び下方部分２３４が互いに縦方向に接続されるように、段階的に調整される。例えば、１回目のイオン照射で高抵抗層２２２の上方部分２３０が形成され、２回目のイオン照射で高抵抗層２２２の中間部分２３２が形成され、３回目のイオン照射で高抵抗層２２２の下方部分２３４が形成されている。この場合、イオン加速エネルギーは、１回目の照射が最大であり、２回目はそれより小さく、３回目は最小である。
【００８０】
３回目のイオン照射によって第１高抵抗層２２６が第２高抵抗層２２８の深さに達し、第１高抵抗層２２６と第２高抵抗層２２８とが横方向に接続されている。第１高抵抗層２２６と第２高抵抗層２２８との接続部分を符号２３０で図１５に示す。このようにして、素子領域２０６の外周及び背後を囲む高抵抗層２２２が形成される。同一のマスク２１２を使用して高抵抗層２２２を形成することができるので、処理が容易である。
【００８１】
図１６は、本発明のある実施の形態に係るイオン照射工程を説明するための図である。この場合、１回目のイオン照射により形成される高抵抗層Ｉと２回目のイオン照射により形成される高抵抗層ＩＩとがそれぞれ別のマスクを用いて形成される。１回目のイオン照射は、素子領域２０６の外周と背後とに高抵抗層Ｉを形成する。ただし、外周の高抵抗層は背後の高抵抗層とつながっていない。１回目のマスクが除去され、２回目のマスクが形成される。２回目のイオン照射は、高抵抗層Ｉのそれら２つの部分を接続するように、素子領域２０６の外周において深い位置に高抵抗層ＩＩを形成する。このようにして、素子領域２０６の外周及び背後を囲む高抵抗層２２２を形成することもできる。
【００８２】
なお、例えば図５及び図６（ｂ）に示されるように半値幅の広いイオン種を用いる場合には縦方向に広い高抵抗層２２２を形成することができるので、１回のイオン照射で素子領域２０６の外周及び背後を囲む高抵抗層２２２が形成され得る。
【００８３】
本実施形態に係る半導体装置の製造方法においては、基板にマスクを適用してイオン照射をするというシンプルな方法で、既に形成されている素子に実質的に影響を与えることなく、必要な領域に高抵抗層を柔軟に配置することができる。特に、素子を囲む三次元構造をもつ高抵抗層を容易に形成することができる。従来の方法ではそうした構造を得るためには、素子分離のためのトレンチ作製や酸化膜の埋め込みなどを含む複雑な多段階のプロセスを必須としていたのに対し、本実施形態によると、簡便かつ低コストの高抵抗層形成方法が提供される。
【００８４】
以上、本発明を上述の実施の形態を参照して説明したが、本発明は上述の実施の形態に限定されるものではなく、実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて実施の形態におけるイオン照射システム、加速器、ウェハ搬送装置などにおいて各種の設計変更等の変形を実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。
【００８５】
上述の実施形態においては、マスク２１２は基板２００の表面（すなわち主面２０２または裏面２０４）上に直に形成されているが、これに限られない。ある実施形態においては、基板２００の表面とマスク２１２との間に中間層（例えばフィルム３３０、図１７参照）が設けられていてもよい。この中間層は、基板２００を保護するための層または膜であってもよい。あるいは、中間層は、基板２００へのマスク材料（例えば金属）の密着性を高めるための層または膜であってもよい。中間層は基板２００の表面全域に設けられていてもよいし、基板２００の表面の一部（例えば、マスクパターン２１６に相当する領域）に設けられていてもよい。中間層は、マスク２１２が形成される基板２００の片面だけではなく、基板２００の両面に設けられていてもよい。
【００８６】
図１７は、本発明のある実施の形態に係るマスク２１２を示す図である。マスク２１２は、基板２００を保護しかつ基板２００へのマスク材料（例えば金属）の密着性を高めるためのフィルム３３０を備える。フィルム３３０が基板２００の素子領域２０６上に形成され、フィルム３３０上にマスクパターン２１６が形成されている。フィルム３３０は、基板２００の表面から剥離可能なフィルムである。フィルム３３０は例えば、ポリイミドコーティングまたはラミネートである。したがって、フィルム３３０を基板２００の表面から剥がすことにより、基板２００からマスク２１２を容易に除去することができる。このようにフィルム３３０を介在させることにより、基板２００の主面側を研磨または研削せずに、主面２０２からマスク２１２を除去することができる。
【００８７】
ある実施形態においては、半導体基板は、イオン照射をする工程の後に、非素子部分の第１区域において第１深さに第１高抵抗層を備え、第１区域と異なる非素子部分の第２区域において第１深さと異なる第２深さに第２高抵抗層を備えてもよい。イオン照射をする工程におけるイオン照射条件は、第１高抵抗層を第１深さに形成するよう定められていてもよい。マスクは、第１高抵抗層に対応する第１マスク領域と、第２高抵抗層に対応する第２マスク領域と、を備えてもよい。第１マスク領域においては半導体基板の主面または裏面が露出されていてもよい。第２マスク領域は、第２高抵抗層を第２深さに形成するようにマスク厚さ及び／またはマスク材料が定められていてもよい。
【００８８】
第１マスク領域は、マスクの開口部ではなく、マスク材料を有していてもよい。マスクは、第１マスク領域及び第２マスク領域とはマスク厚さ及び／またはマスク材料が異なる第３マスク領域を備えてもよい。各マスク領域の厚さは一定ではなく横方向に変化していてもよい。マスク領域の境界はマスク厚さの段差でなくてもよく、マスク領域の境界においてマスク厚さ及び／またはマスク材料が連続的に変化していてもよい。
【００８９】
ある実施形態においては、マスクを準備する工程に代えて、欠陥形成位置（例えば主面または裏面からの深さ）を調整するための領域を半導体基板の主面または裏面に形成する工程を備えてもよい。例えば、基板の主面または裏面に直に凹部を形成（例えば切削）することにより、マスクを使用する場合と同様に高抵抗層の選択的な形成を実現することも可能であろう。この場合、切削された凹部がマスクの開口部に相当し、残された凸部がマスクパターンに相当する。
【符号の説明】
【００９０】
１０  イオン照射システム、  １２  加速器、  １４  ウェハ搬送装置、  １６  ビーム輸送ダクト、  １８  搬送プレート、  ２０  照射チャンバ、  ２２  移動機構、  ２４  ウェハ、  ２６  搭載部、  ３４  高抵抗層、  ３６  アブソーバ、  ３８  半導体装置、  ５０  高抵抗層、  ５１  半導体装置、  ５２  デジタル回路、  ５４  アナログ回路、  ５６，５８  高抵抗層、  １００  半導体装置、  ２００  半導体基板、  ２０２  主面、  ２０４  裏面、  ２０６  素子領域、  ２１２  マスク、  ２１４  開口部、  ２１６  マスクパターン、  ２２２  高抵抗層、  ２２４  イオンビーム、  ２２６  第１高抵抗層、  ２２８  第２高抵抗層。
【図１】
2014120527.tif 000003
【図２】
2014120527.tif 000004
【図３】
2014120527.tif 000005
【図４】
2014120527.tif 000006
【図５】
2014120527.tif 000007
【図６】
2014120527.tif 000008
【図７】
2014120527.tif 000009
【図８】
2014120527.tif 000010
【図９】
2014120527.tif 000011
【図１０】
2014120527.tif 000012
【図１１】
2014120527.tif 000013
【図１２】
2014120527.tif 000014
【図１３】
2014120527.tif 000015
【図１４】
2014120527.tif 000016
【図１５】
2014120527.tif 000017
【図１６】
2014120527.tif 000018
【図１７】
2014120527.tif 000019