(57)【要約】【課題】画素の書き換えに伴うフリッカの発生が低減された、開口率が高い表示装置の新規な駆動方法を提供する。【解決手段】表示する画像データが二値の静止画像データか、多値の静止画像データかを判別する第１のステップと、多値の静止画像データを書き換える（リフレッシュする）頻度よりも低い頻度で、二値の静止画像データを書き換えて表示する第２のステップと、を有する。【選択図】図２
2014112213.tif 000002
【特許請求の範囲】
【請求項１】
表示する静止画像データが二値の静止画像データか、多値の静止画像データかを判別する第１のステップと、
多値の静止画像データを書き換える頻度よりも低い頻度で、二値の静止画像データを書き換えて表示する第２のステップと、を有する、表示装置の駆動方法。
【請求項２】
前記第１のステップにおいて、
静止画像データが多値の静止画像データを含むか否かの情報を用いて判別することを特徴とする、請求項１記載の表示装置の駆動方法。
【請求項３】
前記第１のステップにおいて、
静止画像データが多値のデータを含むか否かの情報を含むメタファイルを用いて判別することを特徴とする、請求項１記載の表示装置の駆動方法。
【請求項４】
表示する第１の静止画像データが二値の静止画像データか、多値の静止画像データかを判別する第１のステップと、
多値の静止画像データを書き換える頻度よりも低い頻度で、二値の静止画像データである前記第１の静止画像データを書き換えて表示する第２のステップと、
前記第１の静止画像データの表示を終了する第３のステップと、
二値の静止画像データを書き換える頻度よりも高い頻度で、動画像データを書き換えて表示する第４のステップと、を有する、表示装置の駆動方法。
【請求項５】
前記動画像は、
前記第１の静止画像データと、前記第１の静止画像データに続いて表示する第２の静止画像データとを、逐次変化する係数を用いて加重平均することで生成される、請求項４記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動方法に関する。特に、液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
静止画を液晶表示装置に表示する際にリフレッシュレートを小さくして、消費電力を低減する技術が知られている。
【０００３】
リフレッシュレートを低減して静止画を表示する際に生じる画像の劣化を抑制するために、表示部に画像信号に応じた画像を表示する際のリフレッシュレートを、画像信号の階調数が小さいほど小さくする液晶表示装置が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１８６４４９号公報
【特許文献２】特開２０１１−１９１７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表示装置は画素を用いて画像を構成し、画素を通常６０Ｈｚの頻度（約１／６０秒の間隔）で書き換える（リフレッシュするともいう）。このような頻度（リフレッシュレートともいう）で書き換えられる画像を長時間使用・観察することにより、使用者は目に疲労を感じる。
【０００６】
目の疲労を軽減する方法として、画像を書き換える頻度を低減する方法が有効である。しかし、書き換えの頻度を低減すると、画像を保持する時間が長くなるため、保持される画像が劣化してしまう場合がある。
【０００７】
この現象を防ぐために、比較的大きな容量素子を画素に設ける構成が採用されている。
【０００８】
しかし、当該容量素子の大きさを大きくすると、画素の開口率が減少してバックライトを有効に利用することが困難になる。これにより、消費電力が増大してしまう場合がある。また、画像を書き換える頻度を減らすことができないと、目の疲労を軽減することができない場合がある。
【０００９】
本発明の一態様は、このような技術的背景のもとでなされたものである。本発明の一態様は、新規な表示装置の駆動方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、表示する静止画像データが二値の静止画像データか、多値の静止画像データかを判別する第１のステップと、多値の静止画像データを書き換える頻度よりも低い頻度で、二値の静止画像データを書き換えて表示する第２のステップと、を有する、表示装置の駆動方法である。
【００１１】
また、本発明の一態様は、上記第１のステップにおいて、静止画像データが多値のデータを含むか否かの情報を用いて判別することを特徴とする、表示装置の駆動方法である。
【００１２】
また、本発明の一態様は、上記第１のステップにおいて、静止画像データが多値のデータを含むか否かの情報を含むメタファイルを用いて判別することを特徴とする、表示装置の駆動方法である。
【００１３】
本発明の一態様は、表示する第１の静止画像データが二値の静止画像データか、多値の静止画像データかを判別する第１のステップと、多値の静止画像データを書き換える頻度よりも低い頻度で、二値の静止画像データである第１の静止画像データを書き換えて表示する第２のステップと、第１の静止画像データの表示を終了する第３のステップと、二値の静止画像データを書き換える頻度よりも高い頻度で、動画像データを書き換えて表示する第４のステップと、を有する、表示装置の駆動方法である。
【００１４】
本発明の一態様は、上記の表示装置の駆動方法において、動画像は、第１の静止画像データと、第１の静止画像データに続いて表示する第２の静止画像データとを、逐次変化する係数を用いて加重平均することで生成される、表示装置の駆動方法である。
【発明の効果】
【００１５】
本発明の一態様によれば、新規な表示装置の駆動方法を提供できる。
【図面の簡単な説明】
【００１６】
【図１】液晶素子の透過率の入力電圧に対する特性を説明する図。
【図２】実施の形態に係る表示装置の構成を説明するブロック図。
【図３】実施の形態に係る表示装置の駆動方法を説明するフロー図。
【図４】実施の形態に係る表示装置の構成を説明するブロック図。
【図５】実施の形態に係る表示装置の表示パネルの構成を説明する図。
【図６】実施の形態に係る表示装置の表示パネルの構成を説明する図。
【図７】実施の形態に係る表示装置の表示方法を説明する図。
【図８】実施の形態に係る表示パネルの構成を説明する上面図および断面図。
【図９】実施の形態に係る電子機器を説明する図。
【図１０】実施の形態に係る表示パネルに適用可能なトランジスタの構成を説明する図。
【図１１】実施の形態に係る表示パネルに適用可能なトランジスタを作製する方法を説明する断面図。
【図１２】実施の形態に係る表示パネルの第１の電極を作製する方法を説明する断面図。
【発明を実施するための形態】
【００１７】
（実施の形態１）
表示装置は複数の画素がマトリクス状に設けられた表示部を備える。画素には副画素が設けられ、副画素には例えば液晶素子とカラーフィルタが設けられている。
【００１８】
＜液晶素子の特性＞
液晶素子は電気光学素子の一態様であり、一対の偏光板の間に一対の電極に挟持される液晶層を備え、その透過率は一対の電極に入力される信号に応じて変化する。液晶表示装置は、液晶素子が設けられた副画素の背面にバックライトを配設して構成されている。液晶表示装置が備える液晶素子は、バックライトが発する光を制御して、使用者側に透過する光の強度を調整する。これにより、画素において表示される色を制御できる。
【００１９】
液晶素子の透過率が入力信号に応答して変化する特性について、説明する。図１にノーマリホワイト型の液晶素子の特性を示す。図１の縦軸は液晶素子の透過率を、横軸は液晶素子の一対の電極に加える電圧に対応する。
【００２０】
ノーマリホワイト型の液晶素子の透過率は、一対の電極に印加する電圧が低い状態で透過率が高く、印加する電圧が高い状態で透過率が低くなる。
【００２１】
液晶素子の透過率は、入力される電圧の変化に対して一様に変化しない。図１に示す場合、入力される電圧が０ＶからＶ１までの領域およびＶ３以上の領域において、入力される電圧の変化に対する透過率の変化は少ない。他方、入力される電圧がＶ２近傍では、透過率は電圧の変化に対して敏感に変化する。
【００２２】
このような特性を有する液晶素子を副画素に設けた場合、以下の問題が発生する。
【００２３】
副画素は液晶素子の一対の電極の間に加える電圧を保持することにより、そこに表示する画像を保持する。ここで、電流が漏れるパスが副画素にあると、一定の期間（例えば、画像の書き換え期間）の経過に伴い、一部の電荷が漏出し、一対の電極の間に加わる電圧はΔＶだけ低下してしまう。
【００２４】
具体的には、Ｖ１の電圧を保持するように書き込んだ副画素は（Ｖ１−ΔＶ）に、Ｖ２の電圧を保持するように書き込んだ副画素は（Ｖ２−ΔＶ）に、Ｖ３の電圧を保持するように書き込んだ副画素は（Ｖ３−ΔＶ）に、いずれも低下する。
【００２５】
また、透過率の変化に着目すると、Ｖ２の電圧を保持するように書き込んだ副画素は、Ｖ２から（Ｖ２−ΔＶ）に低下することにより、透過率がΔＴ２変化する。ΔＴ２が大きいと、副画素の透過率が所望の値から大きくずれてしまう（ノーマリホワイト型においては、透過率が高くなってしまう。）
【００２６】
しかし、一定の期間に低下する電圧が同じであっても、Ｖ１から（Ｖ１−ΔＶ）への変化に伴う透過率の変化ΔＴ１またはＶ３から（Ｖ３−ΔＶ）への変化に伴う透過率の変化ΔＴ３は、Ｖ２から（Ｖ２−ΔＶ）への変化に伴う透過率の変化ΔＴ２に比べて格段に小さい。
【００２７】
以上から、副画素において中間調が表示される場合に劣化が生じやすいことが解る。よって、副画素の書き換え時間は、当該副画素に中間調に対応する入力信号が入力された場合を基準として決定されるのが一般的である。すなわち、最も液晶素子の透過率の変動が大きい領域を基準とし、当該基準においてちらつき（フリッカ）が生じないように副画素の書き換え時間を決定することが一般的である。
【００２８】
なお、ここではノーマリホワイト型の液晶素子を例に説明をするが、ノーマリブラック型の液晶素子についても同様のことがいえる。
【００２９】
一方、文字情報などを表示することが多い表示装置がある。具体的には、ワードプロセッサや表計算のためのソフトウエアを実行するパーソナルコンピュータ等に接続される表示装置は、文字情報などの静止画が表示されることが比較的多い。
【００３０】
文字情報などの静止画は、中間調が少ない。このような画像は、表示装置の表示領域に設けられた画素またはその副画素のそれぞれが、２階調で表示をおこなうことで表示できる。
【００３１】
具体的には、青色の表示をする副画素、緑色の表示をする副画素および赤色の表示をする副画素のそれぞれが、その色または黒色を表示して、これらを組み合わせることにより、青色、緑色、赤色、シアン、黄色、マゼンタ、黒色または白色を表示できる。
【００３２】
このような、中間調が含まれていない画像を表示する場合、副画素の書き換え時間は、上述した中間調を含む画像を表示する場合とは異なり、液晶素子の透過率の特性の透過率が変化し易い中間調に基づいて決定する必要はない。
【００３３】
本発明の一態様は、開口率が高く、画素の書き換えに伴うフリッカの発生が低減された、新規な表示装置を提供することを課題の一とする。または、開口率が高く、画素の書き換えに伴うフリッカの発生が低減された、新規な表示装置の駆動方法を提供することを課題の一とする。
【００３４】
本発明の一態様は、２階調の静止画像を表示する場合に、中間調を含む多階調の静止画像を表示する場合よりも、画像の書き換え頻度を低減できることに着目して創作されたものである。そして、本実施の形態に例示される構成を備える表示装置の駆動方法に想到した。
【００３５】
本発明の一態様の表示装置は、表示する画像データが二値の静止画像データか、多値の静止画像データかを判別するステップと、二値の静止画像データを多値の静止画像データよりも低い頻度で書き換える（リフレッシュする）ステップとを備える。または、二値の静止画像データを表示するモードと、多値の静止画像データを表示するモードとを備え、二値の静止画像データを表示するモードにおいて、多値の静止画像データを表示するモードより低い頻度で表示画像を書き換える（リフレッシュする）表示装置である。
【００３６】
＜本発明の一態様＞
本実施の形態では、本発明の一態様の表示装置の構成について、図２および図３を参照しながら説明する。具体的には、入力される画像信号が二値の静止画像データであるか、多値の静止画像データであるかを判別して動作する表示装置の構成について説明する。
【００３７】
図２は、本発明の一態様の表示装置の構成を説明するブロック図である。
【００３８】
図３は、本発明の一態様の表示装置の駆動方法を説明するフロー図である。
【００３９】
＜表示装置＞
本発明の一態様の表示装置１００は、グラフィックユニット１１０と、表示手段１２０と、中央演算器１３０とを有する（図２参照）。
【００４０】
《中央演算器》
中央演算器１３０は、プログラムを実行し、画像データを出力する。
【００４１】
《グラフィックユニット》
グラフィックユニット１１０は、画像データが入力される。
【００４２】
グラフィックユニット１１０は、表示手段１２０に画像信号、垂直同期信号や水平同期信号等の同期信号、クロック信号等を出力することができる。
【００４３】
また、グラフィックユニット１１０は、スタートパルス信号を表示手段１２０に出力する。なお、グラフィックユニット１１０は、スタートパルス信号を異なる頻度で出力できる。例えば、二値の静止画像を表示する際に、多値の静止画像より書き換えの頻度を低減するために、スタートパルス信号を出力する頻度を低減することができる。
【００４４】
グラフィックユニット１１０は、画像演算器１０１、記憶装置１０２、入出力インターフェース（Ｉ／Ｏ）１０３、及び伝送路１０４を備える。
【００４５】
伝送路１０４は、画像演算器１０１、記憶装置１０２、Ｉ／Ｏ１０３を互いに接続し、情報の伝達を行う。例えば、画像データはＩ／Ｏ１０３から入力し、伝送路１０４を介して画像演算器１０１及び記憶装置１０２に伝送される。
【００４６】
記憶装置１０２は、少なくとも１フレーム分の画像データを格納することができる。記憶装置１０２は少なくとも直前のフレームの画像データを１フレーム分格納することができる。
【００４７】
画像演算器１０１は、中央演算器１３０から入力される画像データを演算処理し、画像データおよびスタートパルスを含む制御信号を表示手段１２０に出力するよう命令する。
【００４８】
また、画像演算器１０１は、例えば、画像データの一部（例えばヘッダー部分）に格納されている設定情報等を読み込み、表示手段１２０に制御信号を出力するよう命令することができる。
【００４９】
また、例えば、入力される画像信号を記憶装置１０２に格納された直前のフレームの画像データと比較し、これらが一致するか否かを判定することができる。
【００５０】
また、画像演算器１０１は、中央演算器１３０から入力される画像データが、二値の静止画像データであるか、多値の静止画像データであるかを判定することができる。
【００５１】
さらに、画像演算器１０１は、あらかじめ設定された上限をプログラムにより動作するカウンタが超えたか否かを判別することができる。
【００５２】
《表示手段》
表示手段１２０は、グラフィックユニット１１０から入力された各種信号に応じて、表示を行うことができる。
【００５３】
例えば、スタートパルス信号が入力されると１フレーム分の走査を開始し、画像信号に応じた表示の書き換えが行われる。また、スタートパルス信号が入力されない場合には、走査は行われず、表示の書き換えは行われない。
【００５４】
以上が、表示装置１００のハードウェア構成の一例についての説明である。
【００５５】
＜表示装置の駆動方法＞
本発明の一態様の表示装置の動作を図３に示すフロー図を用いて説明する。はじめに、表示装置は表示を開始する。
【００５６】
《第１のステップ》
第１のステップ（Ｓ−１）において、アプリケーションを読み出し、実行する。
【００５７】
《第２のステップ》
第２のステップ（Ｓ−２）において、静止画像データを読み込む。
【００５８】
《第３のステップ》
第３のステップ（Ｓ−３）において、読み込んだ静止画像データが二値の静止画像データか、多値の静止画像データかを判定する。二値の静止画像データの場合は、第４のステップ（Ｓ−４）に進み、多値の静止画像データの場合は第８のステップ（Ｓ−８）に進む。
【００５９】
なお、静止画像データが二値の静止画像データか多値の静止画像データかの判定をする方法としては、静止画像データの一部（例えばヘッダー部分）にあらかじめ記された情報を解析する方法であっても、静止画像データにふくまれる階調情報を解析する方法であってもよい。なお、多値の静止画像データを含むか否かの情報を含む静止画像データは、メタファイルということができる。
【００６０】
《第４のステップ》
第４のステップ（Ｓ−４）において、カウンタの値があらかじめ設定された上限を超えたか否かを判別する。上限を超えている場合は、カウンタの値を初期値に戻して第５のステップ（Ｓ−５）に進み、上限を超えていない場合は、カウントアップして第６のステップ（Ｓ−６）に進む。
【００６１】
なお、カウンタの値の上限は、静止画像データの一部（例えばヘッダー部分）やアプリケーションの設定ファイルにあらかじめ含めてもよく、使用者が適宜設定してもよい。
【００６２】
《第５のステップ》
第５のステップ（Ｓ−５）において、静止画像の書き換え動作を行う。
【００６３】
書き換え動作は、例えば画像演算器１０１の命令によりグラフィックユニット１１０が出力するＧスタートパルス信号により行うことができる。走査線の走査をＧスタートパルス信号により開始することができる。なお、書き換え動作の詳細は実施の形態２において説明する。
【００６４】
《第６のステップ》
第６のステップ（Ｓ−６）において、静止画の表示を終了するか否かを判定する。表示を終了する場合は第７のステップ（Ｓ−７）に進み、表示を終了しない場合は第４のステップ（Ｓ−４）に進む。
【００６５】
なお、表示を終了するか否かを判定する方法としては、あらかじめ静止画像データの一部（例えばヘッダー部分）に「表示を終了するまでの時間」を記しておき、その時間が経過したか否かをもってする方法の他、使用者が入力装置を介して入力する「終了する旨の割り込み命令」を監視する方法であってもよい。
【００６６】
また、第４のステップ（Ｓ−４）から第６のステップ（Ｓ−６）までのステップを繰り返す方法において、カウンタに設定する上限値を用いて、表示手段に表示する静止画を書き換える頻度を調整できる。
【００６７】
例えば、カウンタの初期値を０とする場合において、上限を０と設定とすると、第４のステップ（Ｓ−４）の後は常に第５のステップ（Ｓ−５）に進む。これにより、書き換え動作が高い頻度で行われるように設定できる。
【００６８】
また、カウンタの初期値を０とする場合において、上限をｎ（ｎは正の整数）に設定すると、最初に第４のステップ（Ｓ−４）が行われた後には第５のステップ（Ｓ−５）には進まない。その後、第４のステップ（Ｓ−４）がｎ回繰り替えされた後に第５のステップ（Ｓ−５）に進む。これにより、書き換え動作の頻度が低減されるように設定できる。具体的には、上限を９とすることにより最初から９回目までは書き換え動作を行わず、１０回目に書き換え動作を行う設定とすることができる。
【００６９】
このように、カウンタに設定する上限を１以上とすることにより、目の疲労を軽減することができる。その結果、画素の書き換えに伴うフリッカの発生が低減された、新規な表示装置を提供することができる。または、画素の書き換えに伴うフリッカの発生が低減された、新規な表示装置の駆動方法を提供することができる。
【００７０】
《第７のステップ》
第７のステップ（Ｓ−７）において、アプリケーションを終了するか否かを判定する。アプリケーションを終了する場合は、第１０のステップ（Ｓ−１０）に進み、アプリケーションを終了しない場合は第２のステップ（Ｓ−２）に進む。
【００７１】
なお、アプリケーションを終了するか否かを判定する方法としては、あらかじめ静止画像データの一部（例えばヘッダー部分）に「表示を終了した後にアプリケーションを終了する旨の情報」を記しておき、その情報が記されているか否かをもってする方法の他、使用者が入力装置を介して入力する「終了する旨の割り込み命令」を監視する方法であってもよい。
【００７２】
《第８のステップ》
第８のステップ（Ｓ−８）において、静止画像の書き換え動作を行う。
【００７３】
書き換え動作は、例えば画像演算器１０１の命令によりグラフィックユニット１１０が出力するＧスタートパルス信号により行うことができる。走査線の走査をＧスタートパルス信号により開始することができる。なお、書き換え動作の詳細は実施の形態２において説明する。
【００７４】
《第９のステップ》
第９のステップ（Ｓ−９）において、静止画の表示を終了するか否かを判定する。表示を終了する場合は第７のステップ（Ｓ−７）に進み、表示を終了しない場合は第８のステップ（Ｓ−８）に進む。
【００７５】
なお、表示を終了するか否かを判定する方法としては、あらかじめ静止画像データの一部（例えばヘッダー部分）に「表示を終了するまでの時間」を記しておき、その時間が経過したか否かをもってする方法の他、使用者が入力装置を介して入力する「終了する旨の割り込み命令」を監視する方法であってもよい。
【００７６】
また、第８のステップ（Ｓ−８）から第９のステップ（Ｓ−９）までのステップを繰り返す方法において、表示手段に表示する静止画を高い頻度で書き換えることができる。
【００７７】
この場合、表示手段に設ける副画素の容量素子の大きさを抑制することができる。その結果、開口率が高い、新規な表示装置を提供することができる。または、開口率が高い、新規な表示装置の駆動方法を提供することができる。
【００７８】
本発明の一態様の表示装置は、入力される画像信号が二値の静止画像データであるか、多値の静止画像データであるかを判別する。これにより、二値の静止画像データを表示するときと、多値の静止画像データを表示するときとで書き換え時間を変えることができる。具体的には、多値の静止画像データを表示するときに比べて、書き換え時間を長くして二値の静止画像データを表示する。その結果、フリッカが、二値の静止画像データを表示する場合においても、多値の静止画像データを表示する場合においても観測されない、新規な表示装置を提供できる。
【００７９】
（実施の形態２）
本実施の形態では、リフレッシュレートを変更可能な、表示機能を有する半導体装置（表示装置ともよぶ）及びその駆動方法の一例について、図面を参照して説明する。
【００８０】
図４は、本実施の形態で例示する表示装置の構成を説明するブロック図である。
【００８１】
＜１．表示装置の構成＞
図４に例示する表示装置６００は、演算装置６２０と、グラフィックユニット６３８と、表示手段６３０を少なくとも備える。表示手段６３０は、画素部６３１と、入力される第１の駆動信号（Ｓ信号ともいう）６３３＿Ｓを保持し、Ｓ信号６３３＿Ｓに応じて画素部６３１に画像を表示する表示素子６３５を含む画素回路６３４と、Ｓ信号６３３＿Ｓを画素回路６３４に出力する第１の駆動回路（Ｓ駆動回路ともいう）６３３と、画素回路６３４を選択する第２の駆動信号（Ｇ信号ともいう）６３２＿Ｇを画素回路６３４に出力する第２の駆動回路（Ｇ駆動回路ともいう）６３２と、を有する。
【００８２】
そして、Ｇ駆動回路６３２は、Ｇ信号６３２＿Ｇを画素に１秒間に３０回以上の頻度、好ましくは１秒間に６０回以上９６０回未満の頻度で出力する第１のモードと、１日に１回以上、０．１秒に１回未満の頻度、好ましくは１時間に１回以上、１秒に１回未満の頻度で出力する第２のモードを備える。
【００８３】
なお、実施の形態１で説明する表示装置は、プログラムにより動作するカウンタの値が、あらかじめ設定された上限を超えるか否かを画像演算器１０１が判別する構成を備える。この構成では、グラフィックユニット１１０が静止画像を書き換える頻度を、あらかじめ設定する値を増減することにより制御できる。一方、本実施の形態で例示する表示装置のＧ駆動回路６３２は、書き換えの頻度が異なるモードがあらかじめ設けられ、Ｇ駆動回路６３２は、入力されるＧ駆動回路用スタートパルス信号ＳＰに応じて第１のモードと第２のモードとが切り替わる。
【００８４】
また、画素回路６３４は画素６３１ｐに設けられ、画素６３１ｐは画素部６３１に複数設けられ、画素部６３１は表示手段６３０に設けられている。
【００８５】
演算装置６２０は制御信号６２５＿Ｃと画像信号６２５＿Ｖを出力する。
【００８６】
制御手段６１０はグラフィックユニット６３８を備え、グラフィックユニット６３８はＳ駆動回路６３３とＧ駆動回路６３２を制御する。
【００８７】
表示素子６３５に液晶素子を適用する場合、バックライト６５０を表示手段６３０に設ける。バックライト６５０は液晶素子が設けられた画素部６３１に光を供給する。
【００８８】
表示装置６００は、画素部６３１に設けられた複数の走査線から一の走査線を選択する頻度を、Ｇ駆動回路６３２が出力するＧ信号６３２＿Ｇを用いて変えることができる。その結果、表示装置６００を使用する者へ与えうる目の疲労が低減された表示機能を有する表示装置を提供することができる。
【００８９】
なお、図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【００９０】
なお、本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
【００９１】
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
【００９２】
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
【００９３】
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００９４】
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００９５】
以下に、本発明の一態様の表示装置を構成する個々の要素について説明する。
【００９６】
＜２−１．表示手段＞
表示手段６３０は、各画素に表示素子６３５を有する画素部６３１と、Ｓ駆動回路６３３、Ｇ駆動回路６３２などの駆動回路を有する。画素部６３１は、表示素子６３５が設けられた画素６３１ｐを、複数有する（図４参照）。
【００９７】
表示手段６３０には画像信号６２５＿Ｖ、電源電位、Ｓ駆動回路６３３の動作を制御するＳ駆動回路用のスタートパルス信号ＳＰ、Ｓ駆動回路用のクロック信号ＣＫ、ラッチ信号ＬＰ、Ｇ駆動回路６３２の動作を制御するＧ駆動回路用のスタートパルス信号ＳＰ、Ｇ駆動回路用のクロック信号ＣＫ、パルス幅制御信号ＰＷＣ等が与えられる。
【００９８】
Ｇ駆動回路６３２は、Ｇ駆動回路用のスタートパルス信号ＳＰが入力されると、画素部を駆動するためのＧ信号６３２＿Ｇを出力する。一方、Ｇ駆動回路用のスタートパルス信号ＳＰが入力されない場合には、画素部を駆動するためのＧ信号６３２＿Ｇを出力しない。
【００９９】
表示手段６３０の構成の一例を図５（Ａ）に示す。
【０１００】
図５（Ａ）に示す表示手段６３０には、画素部６３１に、複数の画素６３１ｐと、画素６３１ｐを行毎に選択するための複数の走査線Ｇと、選択された画素６３１ｐに画像信号６２５＿Ｖから生成されたＳ信号６３３＿Ｓを供給するための複数の信号線Ｓとが設けられている。
【０１０１】
走査線ＧへのＧ信号６３２＿Ｇの入力は、Ｇ駆動回路６３２により制御されている。信号線ＳへのＳ信号６３３＿Ｓの入力は、Ｓ駆動回路６３３により制御されている。複数の画素６３１ｐは、走査線Ｇの少なくとも一つと、信号線Ｓの少なくとも一つとに、それぞれ接続されている。
【０１０２】
なお、画素部６３１に設けられる配線の種類及びその数は、画素６３１ｐの構成、数及び配置によって決めることができる。具体的に、図５（Ａ）に示す画素部６３１の場合、ｘ列×ｙ行の画素６３１ｐがマトリクス状に配置されており、信号線Ｓ１乃至信号線Ｓｘ、走査線Ｇ１乃至走査線Ｇｙが、画素部６３１内に配置されている場合を例示している。
【０１０３】
＜２−１−１．画素＞
各画素６３１ｐは、表示素子６３５と、当該表示素子６３５を含む画素回路６３４を有する。
【０１０４】
＜２−１−２．画素回路＞
本実施の形態では、画素回路６３４の一例として、液晶素子６３５ＬＣを表示素子６３５に適用する構成を図５（Ｂ）に示す。
【０１０５】
画素回路６３４は、液晶素子６３５ＬＣへのＳ信号６３３＿Ｓの供給を制御するトランジスタ６３４ｔを有する。トランジスタ６３４ｔと表示素子６３５の接続関係の一例について説明する。
【０１０６】
トランジスタ６３４ｔのゲートが、走査線Ｇ１から走査線Ｇｙのいずれか１つに接続されている。トランジスタ６３４ｔのソース及びドレインの一方は、信号線Ｓ１から信号線Ｓｘのいずれか１つに接続され、トランジスタ６３４ｔのソース及びドレインの他方は、表示素子６３５の第１電極に接続されている。
【０１０７】
なお、画素６３１ｐは、必要に応じて液晶素子６３５ＬＣの第１電極と第２電極間の電圧を保持するための容量素子６３４ｃの他、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を有していてもよい。
【０１０８】
図５（Ｂ）に例示する画素６３１ｐは、Ｓ信号６３３＿Ｓの画素６３１ｐへの入力を制御するスイッチング素子として、一のトランジスタ６３４ｔを用いる。ただし、一のスイッチング素子として機能する、複数のトランジスタを画素６３１ｐに用いていてもよい。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０１０９】
なお、容量素子６３４ｃの大きさは適宜調整すればよい。例えば、後述する第２のモードにおいて、Ｓ信号６３３＿Ｓを比較的長い期間（具体的には、１／６０ｓｅｃ以上）保持する場合には、容量素子６３４ｃを設ける。また、容量素子６３４ｃ以外の構成を用いて、画素回路６３４の容量を調節してもよい。例えば、液晶素子６３５ＬＣの第１の電極と第２の電極を重ねて設ける構成により、実質的に容量素子を形成してもよい。
【０１１０】
なお、画素回路６３４は、表示素子６３５の種類、または駆動方法に応じた構成を選択して用いることができる。
【０１１１】
＜２−１−２ａ．表示素子＞
液晶素子６３５ＬＣは、第１電極および第２電極並びに第１電極と第２電極の間の電圧が印加される液晶材料を含んだ液晶層を有している。液晶素子６３５ＬＣは、第１電極と第２電極の間に与えられる電圧の値に従って、液晶分子の配向が変化して、透過率が変化する。よって、表示素子６３５は、Ｓ信号６３３＿Ｓの電位によってその透過率が制御されることで、階調を表示することができる。
【０１１２】
なお、表示素子６３５は液晶素子６３５ＬＣに限られず、例えば電場を加えることでルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が発生するＯＬＥＤ素子や、電気泳動を用いる電子インクなど、さまざまな表示素子を適用できる。
【０１１３】
＜２−１−２ｂ．トランジスタ＞
トランジスタ６３４ｔは、表示素子６３５の第１電極に、信号線Ｓの電位を与えるか否かを制御する。表示素子６３５の第２電極には、所定の基準電位Ｖｃｏｍが与えられている。
【０１１４】
なお、本発明の一態様の表示装置の駆動方法を適用することができる表示装置に好適なトランジスタとして酸化物半導体を用いたトランジスタを適用することができる。酸化物半導体を用いたトランジスタの詳細については、実施の形態４及び実施の形態５で説明する。
【０１１５】
＜２−２．グラフィックユニット＞
グラフィックユニット６３８には、演算装置６２０により生成された画像信号６２５＿Ｖ、垂直同期信号、水平同期信号などの同期信号などを含む制御信号６２５＿Ｃ等が入力される（図４参照）。
【０１１６】
グラフィックユニット６３８は、垂直同期信号、水平同期信号などの同期信号を用いて、Ｇ駆動回路用のスタートパルス信号ＳＰの他、Ｓ駆動回路用のスタートパルス信号ＳＰ、ラッチ信号ＬＰ、パルス幅制御信号ＰＷＣなどの制御信号等を生成し、表示手段６３０に供給する機能を有する。なお、表示手段６３０は、グラフィックユニット６３８からクロック信号ＣＫなどの制御信号も供給される。
【０１１７】
また、反転制御回路をグラフィックユニット６３８に設け、グラフィックユニット６３８が、反転制御回路が通知するタイミングに従って、画像信号６２５＿Ｖの極性を反転させる機能を備える構成とすることもできる。具体的に、画像信号６２５＿Ｖの極性の反転は、グラフィックユニット６３８において行われてもよいし、グラフィックユニット６３８からの命令に従って、表示手段６３０内で行われてもよい。
【０１１８】
反転制御回路は、画像信号６２５＿Ｖの極性を反転させるタイミングを、同期信号を用いて定める機能を有する。例示する反転制御回路は、カウンタと、信号生成回路とを有する。
【０１１９】
カウンタは、水平同期信号のパルスを用いてフレーム期間の数を数える機能を有する。
【０１２０】
信号生成回路は、カウンタにおいて得られたフレーム期間の数の情報を用いて、連続する複数フレーム期間ごとに画像信号６２５＿Ｖの極性を反転させるべく、画像信号６２５＿Ｖの極性を反転させるタイミングを、グラフィックユニット６３８に通知する機能を有する。
【０１２１】
＜２−３．演算装置＞
演算装置６２０は、表示手段６３０に入力する画像信号６２５＿Ｖを生成する。なお、画像信号６２５＿Ｖをグラフィックユニット６３８に直接入力する構成を有していてもよい。
【０１２２】
ここで演算装置６２０が、モード切り替え信号を含む制御信号６２５＿Ｃを出力し、当該制御信号６２５＿Ｃに含まれるモード切り替え信号が、グラフィックユニット６３８に入力される構成としてもよい。グラフィックユニット６３８は当該制御信号６２５＿Ｃに応じて、Ｇ駆動回路用のスタートパルス信号ＳＰを含む制御信号を生成することができる。
【０１２３】
例えば入力手段５００から入力される画像切り替え信号５００＿Ｃに応じて、演算装置６２０がモード切り替え信号を含む制御信号６２５＿Ｃを出力してもよい。
【０１２４】
入力手段５００としては、様々なヒューマンインターフェースを用いることができる。例えば、キーボード、マウス、タッチパネルの他、ジェスチャや視点動作などを検出するセンサ等も入力手段５００として用いることができる。
【０１２５】
例えば、画像切り替え信号５００＿Ｃが入力手段５００から入力されると、グラフィックユニット６３８は、Ｇ駆動回路６３２が第２のモードから第１のモードに切り替わり、Ｇ信号を１回以上出力して画像の切り替えを行い、その後第２のモードに切り替わるように制御することができる。
【０１２６】
また、グラフィックユニット６３８は、入力される画像信号６２５＿Ｖが動画像か静止画像かを判別し、且つ、静止画像であった場合に二値の画像か多値の画像かを判別し、当該画像信号６２５＿Ｖが動画像または多値の静止画像である場合に、Ｇ駆動回路６３２が第１のモードで動作するようにＧ駆動回路６３２を制御し、一方、二値の静止画像である場合はＧ駆動回路６３２が第２のモードで動作するようにＧ駆動回路６３２を制御する構成としてもよい。
【０１２７】
なお、動画像か静止画像かを判別する方法としては、画像信号６２５＿Ｖに含まれる一のフレームとその前後のフレームの信号の差分が、あらかじめ定められた差分より大きいときに動画像と、それ以下のとき静止画像と、判別すればよい。
【０１２８】
また、第２のモードから第１のモードに切り替わったとき、Ｇ信号６３２＿Ｇを１回以上の所定の回数出力し、その後第２のモードに切り替わる構成としてもよい。
【０１２９】
＜２−４．バックライト＞
バックライト６５０には、複数の光源が設けられている。グラフィックユニット６３８は、バックライト６５０が有する光源の駆動を制御する。グラフィックユニット６３８とバックライト６５０の間に、光源の駆動を制御する制御回路を設けてもよい。
【０１３０】
バックライト６５０の光源としては、冷陰極蛍光ランプ、発光ダイオード（ＬＥＤ）、電場を加えることでルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が発生するＯＬＥＤ素子などを用いることができる。
【０１３１】
特に、光源が発する青色の光の強度を他の色の光の強度より弱めた構成が好ましい。光源が発する光に含まれる青色を呈する光は、眼の角膜や水晶体で吸収されずに、網膜まで到達する。したがって光源が発する青色の光の強度を他の色の光の強度より弱めた構成とすることで、長期的な網膜への影響（例えば、加齢黄斑変性など）や、夜中まで青色の光に暴露された際の概日リズム（サーカディアン・リズム：Ｃｉｒｃａｄｉａｎ  ｒｈｙｔｈｍ）への悪影響などを低減できる。また、主に４００ｎｍより長い波長を有する光を含み、４００ｎｍ以下の波長を有する光（ＵＶＡともいう）を含まない光源が好ましい。
【０１３２】
＜３−１．Ｓ信号の画素部への書き込み方法＞
図５（Ａ）に例示する画素部６３１に、Ｓ信号６３３＿Ｓを書き込む方法の一例を説明する。具体的には、Ｓ信号６３３＿Ｓを、画素部６３１の、図５（Ｂ）に例示する画素回路を備える画素６３１ｐのそれぞれに書き込む方法を説明する。
【０１３３】
＜画素部への信号の書き込み＞
第１フレーム期間において、走査線Ｇ１にパルスを有するＧ信号６３２＿Ｇが入力されることで、走査線Ｇ１が選択される。選択された走査線Ｇ１に接続された複数の各画素６３１ｐにおいて、トランジスタ６３４ｔが導通状態になる。
【０１３４】
トランジスタ６３４ｔが導通状態の時（１ライン期間）に、信号線Ｓ１から信号線Ｓｘに画像信号６２５＿Ｖから生成したＳ信号６３３＿Ｓの電位が与えられる。そして、導通状態のトランジスタ６３４ｔを介して、Ｓ信号６３３＿Ｓの電位に応じた電荷が容量素子６３４ｃに蓄積され、Ｓ信号６３３＿Ｓの電位が液晶素子６３５ＬＣの第１電極に与えられる。
【０１３５】
第１フレーム期間の走査線Ｇ１が選択されている期間において、正の極性のＳ信号６３３＿Ｓが全ての信号線Ｓ１乃至信号線Ｓｘに、順に入力される。走査線Ｇ１と、信号線Ｓ１乃至信号線Ｓｘのいずれか一とにそれぞれ接続された画素６３１ｐ内の第１電極（Ｇ１Ｓ１）乃至第１電極（Ｇ１Ｓｘ）には、正の極性のＳ信号６３３＿Ｓが与えられる。これにより、液晶素子６３５ＬＣの透過率が、Ｓ信号６３３＿Ｓの電位によって制御され、各画素が階調を表示する。
【０１３６】
同様にして、走査線Ｇ２から走査線Ｇｙが順に選択され、走査線Ｇ１が選択されていた期間と同様の動作が、走査線Ｇ２から走査線Ｇｙの各走査線に接続された画素６３１ｐにおいて順次繰り返される。上記動作により、画素部６３１において、第１フレームの画像を表示することができる。
【０１３７】
なお、本発明の一態様では、必ずしも走査線Ｇ１乃至走査線Ｇｙを順に選択する必要はない。
【０１３８】
なお、Ｓ駆動回路６３３から信号線Ｓ１乃至信号線Ｓｘに、Ｓ信号６３３＿Ｓを順に入力する点順次駆動を用いることも、一斉にＳ信号６３３＿Ｓを入力する線順次駆動を用いることもできる。或いは、複数の信号線Ｓごとに順に、Ｓ信号６３３＿Ｓを入力する駆動方法を用いていてもよい。
【０１３９】
また、プログレッシブ方式を用いた走査線Ｇの選択方法に限らず、インターレース方式を用いて走査線Ｇの選択を行うようにしてもよい。
【０１４０】
また、任意の一フレーム期間において、全ての信号線に入力されるＳ信号６３３＿Ｓの極性が同一であっても、任意の一フレーム期間において、一の信号線ごとに、画素に入力されるＳ信号６３３＿Ｓの極性が反転していてもよい。
【０１４１】
＜複数の領域に分割された画素部への信号の書き込み＞
また、表示手段６３０の構成の変形例を図６に示す。
【０１４２】
図６に示す表示手段６３０には、複数の領域に分割された画素部６３１（具体的には第１領域６３１ａ、第２領域６３１ｂ、第３領域６３１ｃ）に、複数の画素６３１ｐと、画素６３１ｐを行毎に選択するための複数の走査線Ｇと、選択された画素６３１ｐにＳ信号６３３＿Ｓを供給するための複数の信号線Ｓとが設けられている。
【０１４３】
それぞれの領域に設けられた走査線ＧへのＧ信号６３２＿Ｇの入力は、それぞれのＧ駆動回路６３２により制御されている。信号線ＳへのＳ信号６３３＿Ｓの入力は、Ｓ駆動回路６３３により制御されている。複数の画素６３１ｐは、走査線Ｇの少なくとも一つと、信号線Ｓの少なくとも一つとに、それぞれ接続されている。
【０１４４】
このような構成とすることで、画素部６３１を分割して駆動することができる。
【０１４５】
例えば、入力手段５００としてタッチパネルを用い、タッチパネルから情報を入力する際に、当該情報が入力された領域を特定する座標を取得し、その座標に対応する領域を駆動するＧ駆動回路６３２のみを第２のモードとし、他の領域を第１のモードとしてもよい。この動作により、タッチパネルから情報が入力されなかった領域、すなわち表示画像を書き換える必要がない領域のＧ駆動回路の動作を停止することができる。
【０１４６】
また例えば、入力される画像データから二値の静止画像を表示している領域を取得し、当該領域を駆動するＧ駆動回路６３２のみを第２のモードとし、他の領域を第１のモードとしてもよい。
【０１４７】
＜３−２．第１のモードと第２のモードのＧ駆動回路＞
Ｇ駆動回路６３２が出力するＧ信号６３２＿Ｇが入力された画素回路６３４に、Ｓ信号６３３＿Ｓが入力される。Ｇ信号６３２＿Ｇが入力されない期間、画素回路６３４は、Ｓ信号６３３＿Ｓの電位を保持する。言い換えると、画素回路６３４は、Ｓ信号６３３＿Ｓの電位が書き込まれた状態を保持する。
【０１４８】
表示データが書き込まれた画素回路６３４は、Ｓ信号６３３＿Ｓに応じた表示状態を維持する。なお、表示状態を維持するとは、表示状態の変化が一定の範囲より大きくならないように保持することをいう。上記一定の範囲は、適宜設定される範囲であり、例えば使用者が表示画像を閲覧する場合に、同じ表示画像であると認識できる表示状態の範囲に設定することが好ましい。
【０１４９】
Ｇ駆動回路６３２は第１のモードと第２のモードを備える。
【０１５０】
＜３−２−１．第１のモード＞
Ｇ駆動回路６３２の第１のモードは、Ｇ信号６３２＿Ｇを、画素に１秒間に３０回以上好ましくは１秒間に６０回以上９６０回未満の頻度で出力する。
【０１５１】
第１のモードのＧ駆動回路６３２は、観察者が信号の書き換え動作毎に変化する画像の変化を識別できない程度の速さで、信号を書き換える。その結果、動画像をなめらかに表示することができる。
【０１５２】
＜３−２−２．第２のモード＞
Ｇ駆動回路６３２の第２のモードは、Ｇ信号６３２＿Ｇを、画素に１日に１回以上、０．１秒に１回未満の頻度、好ましくは１時間に１回以上、１秒に１回未満の頻度で出力する。
【０１５３】
Ｇ信号６３２＿Ｇが入力されない期間、画素回路６３４は、Ｓ信号６３３＿Ｓを保持し、その電位に応じた表示状態を引き続き維持する。
【０１５４】
これにより、第２のモードでは、画素の表示の書き換えに伴うチラつき（フリッカともいう）がない表示をすることができる。
【０１５５】
その結果、当該表示装置の使用者の目の疲労を低減できる。
【０１５６】
第２のモードでは、第１のモードと比較して消費電力を低減できる。第２のモードには、Ｇ駆動回路６３２が動作しない期間が存在するからである。
【０１５７】
なお、上記では第１のモードと第２のモードの２つのモードを有する構成について説明したが、第１のモードより低く、且つ第２のモードよりも高い頻度で、Ｇ信号６３２＿Ｇを出力する第３のモードを有してもよい。例えば、動画像を表示する場合には第１のモードで駆動し、二値の静止画像を表示する場合には第２のモードで駆動し、多値の静止画像を表示する場合には第３のモードで駆動する構成とすればよい。例えば第３のモードでは、Ｇ信号６３２＿Ｇを、１分間に１回以上１秒間に１回未満の頻度で出力すればよい。
【０１５８】
なお、第２のモードを有するＧ駆動回路６３２を用いて駆動する画素回路は、Ｓ信号６３３＿Ｓを長い期間保持する構成が好ましい。例えば、トランジスタ６３４ｔのリーク電流は、オフ状態において小さいものほど好ましい。
【０１５９】
オフ状態においてリーク電流が小さいトランジスタ６３４ｔの構成の一例については、実施の形態４及び実施の形態５で説明する。
【０１６０】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１６１】
（実施の形態３）
本実施の形態では、本発明の一態様の表示装置で表示可能な映像について説明する。特に、画像の切り替えを行う際に使用者の目の疲労を軽減する画像の切り替え方法について説明する。
【０１６２】
表示の素早い切り替えは、使用者が意識しないうちに眼精疲労を誘発する場合がある。例えば、動画像での異なるシーンが切り換わる場合や、異なる静止画を切り換える場合などが含まれる。
【０１６３】
そのため、表示される映像として、不連続な画像が切り替わる際には、瞬間的に表示を切り換えるのではなく、緩やかに（静かに）、自然に画像が切り替わるように、表示することが好ましい。例えば、不連続な第１の画像から第２の画像に表示が切り替わる場合に、フェードイン、フェードアウトなどの手法を用いることが好ましい。特に、第１の画像がフェードアウトすると同時に、第２の画像がフェードインする（クロスフェードともいう）ように、両者の画像を一時的にオーバーラップさせるようにして、表示を切り換えることが好ましい。
【０１６４】
例えば、２つの静止画像データを続けて表示する場合において、低いリフレッシュレートで第１の静止画像データを表示し、続いて高いリフレッシュレートで画像の切り替えを行い、再度低いリフレッシュレートで第２の静止画像データを表示する。このとき、画像の切り替えを行う際には上述のような表示の切り替えを行うことが好ましい。
【０１６５】
以下では、不連続な画像Ａと画像Ｂとを切り換える方法の一例について説明する。
【０１６６】
図７は、画像の切り換え動作を行う場合の、ハードウェア構成を示すブロック図である。図７には、演算装置７０１、記憶装置７０２、グラフィックユニット７０３、及び表示手段７０４を備える構成を示している。
【０１６７】
画像の切り換えを実行する際、演算装置７０１は外部記憶装置等から画像Ａ、及び画像Ｂの各データを記憶装置７０２に格納する。
【０１６８】
演算装置７０１は、予め設定された分割数の値に応じて、画像Ａと画像Ｂの各画像データを元に新たな画像データを順次生成し、生成した画像データをグラフィックユニット７０３に出力する。グラフィックユニット７０３は入力された画像データを表示手段７０４に表示させる。
【０１６９】
図７（Ｂ）は、画像Ａから画像Ｂにかけて段階的に画像を切り換える際に用いられる画像データを説明するための模式図である。
【０１７０】
図７（Ｂ）では、画像Ａが表示されてから画像Ｂが表示されるまでにかけてＮ（Ｎは自然数）個の画像データを生成し、それぞれ１個あたりの画像データをｆ（ｆは自然数）フレーム期間表示した場合について示している。したがって、画像Ａから画像Ｂに切り替わるまでの期間は、Ｎ×ｆフレーム期間となる。
【０１７１】
ここで、上述したＮ、及びｆなどのパラメータは、使用者が自由に設定可能であることが好ましい。演算装置７０１はこれらのパラメータを予め取得し、当該パラメータに応じて、画像データを生成する。
【０１７２】
ｉ番目に生成される画像データ（ｉは１以上Ｎ以下の整数）は、画像Ａの画像データと画像Ｂの画像データを、逐次変化する係数を用いて加重平均することで生成できる。例えば、ある画素において、画像Ａを表示したときの輝度（階調）をａ、画像Ｂを表示したときの輝度（階調）をｂとすると、ｉ番目に生成される画像データを表示したときの当該画素の輝度（階調）ｃは式１に示す値となる。
【０１７３】
【数１】
2014112213.tif 000003
【０１７４】
このような方法により生成された画像データを用いて、画像Ａから画像Ｂに切り換えることで、緩やかに（静かに）、自然に不連続な画像を切り替えることができる。
【０１７５】
なお、式１において、全ての画素についてａ＝０の場合（画像Ａが黒画像である場合）が、黒画像から徐々に画像Ｂに切り替わるフェードインに相当する。また、全ての画素についてｂ＝０の場合（画像Ｂが黒画像である場合）が、画像Ａから徐々に黒画像に切り替わるフェードアウトに相当する。
【０１７６】
上記では、２つの画像を一時的にオーバーラップさせて画像を切り換える方法について述べたが、オーバーラップさせない方法としてもよい。
【０１７７】
２つの画像をオーバーラップさせない場合、画像Ａから画像Ｂに切り換える場合に、間に黒画像を挿入してもよい。このとき、画像Ａから黒画像に遷移する際、または黒画像から画像Ｂに遷移する際、またはその両方に、上述したような画像の切り換え方法を用いてもよい。また、画像Ａと画像Ｂの間に挿入する画像は黒画像だけでなく、白画像などの単一色の画像を用いてもよいし、画像Ａや画像Ｂとは異なる、多色の画像を用いてもよい。
【０１７８】
画像Ａと画像Ｂとの間に他の画像、特に黒画像などの単一色の画像を挿入することで、画像の切り換えのタイミングをより自然に使用者が感じ取ることができ、使用者にストレスを感じさせることなく画像を切り換えることができる。
【０１７９】
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置の表示手段に適用可能な表示パネルの構成例について、図面を参照して説明する。
【０１８０】
図８（Ａ）は、本実施の形態で例示する表示パネル２００の上面概略図である。
【０１８１】
表示パネル２００は、第１の基板２０１、第２の基板２０２、及びシール材２０３に囲まれた封止領域内に、少なくとも複数の画素を備える画素部２１１を備え、ゲート駆動回路２１３を設けることができる。また、第１の基板２０１上の封止領域よりも外側の領域に外部接続電極２０５と、ソース駆動回路として機能するＩＣ２１２を備える。外部接続電極２０５に電気的に接続されたＦＰＣ２０４から、画素部２１１やゲート駆動回路２１３、ＩＣ２１２等を駆動するための電源電位や信号を入力することができる。
【０１８２】
図８（Ｂ）は、図８（Ａ）に示したＦＰＣ２０４及びシール材２０３を含む領域を切断する切断線Ａ−Ｂと、ゲート駆動回路２１３を含む領域を切断する切断線Ｃ−Ｄと、画素部２１１を含む領域を含む領域を切断する切断線Ｅ−Ｆと、シール材２０３を含む領域を切断する切断線Ｇ−Ｈのそれぞれに沿って切断した際の、断面概略図である。
【０１８３】
第１の基板２０１と第２の基板２０２は、それらの外周に近い領域においてシール材２０３によって接着されている。
【０１８４】
図８には、ゲート駆動回路２１３として、ｎチャネル型のトランジスタ２３２を備える例を示している。なお、ゲート駆動回路２１３はｐチャネル型のトランジスタを備えていてもよい。例えば、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを組み合わせた種々のＣＭＯＳ回路や、ｐチャネル型のトランジスタを組み合わせた回路を有する構成としてもよい。本構成例では、第１の基板２０１上にゲート駆動回路２１３が形成されたドライバ一体型の表示パネルの構成を示すが、ゲート駆動回路とソース駆動回路の一方または両方を異なる基板に設ける構成としてもよい。例えば、ＣＯＧ方式により駆動回路用ＩＣを実装してもよいし、ＣＯＦ方式により駆動回路用ＩＣが実装されたフレキシブル基板（ＦＰＣ）を実装してもよい。本構成例では、ソース駆動回路として機能するＩＣ２１２をＣＯＧ方式により第１の基板２０１上に設ける構成を示している。
【０１８５】
また図８には、ゲート駆動回路２１３がコンタクト部２３１を備える構成を例示している。コンタクト部２３１では、トランジスタのゲート電極と同一の導電膜で形成された配線と、トランジスタのソース電極又はドレイン電極と同一の導電膜で形成された配線とが、後に説明する液晶素子２５０の第１の電極２５１と同一の導電膜で形成された配線を介して電気的に接続している。
【０１８６】
なお、画素部２１１、ゲート駆動回路２１３が備えるトランジスタの構造は特に限定されない。例えば、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。具体的には、順プレーナ型、逆プレーナ型、順スタガ型、または逆スタガ型のいずれのトランジスタ構造としてもよい。また、トランジスタに用いる半導体材料としては、例えばシリコンやゲルマニウムなどの半導体材料を用いてもよいし、インジウム、ガリウム、亜鉛のうち少なくともひとつを含む酸化物半導体を用いてもよい。
【０１８７】
また、トランジスタに用いる半導体の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化が抑制されるため好ましい。
【０１８８】
インジウム、ガリウム、亜鉛のうち少なくともひとつを含む酸化物半導体としては、代表的にはＩｎ−Ｇａ−Ｚｎ系金属酸化物などが挙げられる。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いると、オフ時のリーク電流を抑制できるため好ましい。好ましい酸化物半導体の詳細については、後の実施の形態で説明する。
【０１８９】
図８（Ｂ）には、画素部２１１の一例として、一画素分の断面構造を示している。画素部２１１は、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子２５０を備える。
【０１９０】
１つの画素には少なくともスイッチング用のトランジスタ２５６を備える。また１つの画素に図示しない保持容量を有していてもよい。また、トランジスタ２５６のソース電極またはドレイン電極と電気的に接続する第１の電極２５１が絶縁層２３９上に設けられている。
【０１９１】
画素に設けられる液晶素子２５０は、絶縁層２３９上に設けられた第１の電極２５１と、第２の基板２０２上に設けられた第２の電極２５３と、第１の電極２５１と第２の電極２５３に挟持された液晶２５２を有する。
【０１９２】
第１の電極２５１及び第２の電極２５３には、透光性の導電性材料を用いる。透光性を有する導電性材料としては、酸化インジウム、インジウムスズ酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物、又はグラフェンを用いることができる。
【０１９３】
また、少なくとも画素部２１１と重なる領域において、第２の基板２０２上にカラーフィルタ２４３と、ブラックマトリクス２４２が設けられている。
【０１９４】
カラーフィルタ２４３は、画素からの透過光を調色し、色純度を高める目的で設けられている。例えば、白色のバックライトを用いてフルカラーの表示パネルとする場合には、異なる色のカラーフィルタを設けた複数の画素を用いる。その場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のカラーフィルタを用いてもよいし、これに黄色（Ｙ）を加えた４色とすることもできる。また、Ｒ、Ｇ、Ｂ（及びＹ）に加えて白色（Ｗ）の画素を用い、４色（又は５色）としてもよい。
【０１９５】
また、隣接するカラーフィルタ２４３の間に、ブラックマトリクス２４２が設けられている。ブラックマトリクス２４２は隣接する画素から回り込む光を遮光し、隣接画素間における混色を抑制する。ブラックマトリクス２４２は異なる発光色の隣接画素間にのみ配置し、同色画素間には設けない構成としてもよい。ここで、カラーフィルタ２４３の端部を、ブラックマトリクス２４２と重なるように設けることにより、光漏れを抑制することができる。ブラックマトリクス２４２は、画素の透過光を遮光する材料を用いることができ、金属材料や顔料を含む樹脂材料などを用いて形成することができる。なお、図８（Ｂ）に示すようにブラックマトリクス２４２はゲート駆動回路２１３などの画素部２１１以外の領域に設けると、導波光などによる意図しない光漏れを抑制できるため好ましい。
【０１９６】
また、カラーフィルタ２４３とブラックマトリクス２４２を覆うオーバーコート２５５が設けられている。オーバーコート２５５を設けることにより、カラーフィルタ２４３やブラックマトリクス２４２に含まれる顔料などの不純物が液晶２５２に拡散することを抑制できる。オーバーコートは透光性の材料を用い、無機絶縁材料や有機絶縁材料を用いることができる。
【０１９７】
なお、オーバーコート２５５上に、第２の電極２５３が設けられている。
【０１９８】
さらに、オーバーコート２５５のブラックマトリクス２４２と重なる領域に、スペーサ２５４が設けられている。スペーサ２５４には、樹脂材料を用いると厚く形成できるため好ましい。例えばポジ型またはネガ型の感光性樹脂を用いて形成することができる。また、スペーサ２５４として遮光性の材料を用いると、隣接する画素から回り込む光を遮光し、隣接画素間における混色を抑制することができる。なお、本構成例ではスペーサ２５４を第２の基板２０２側に設ける構成としたが、第１の基板２０１側に設ける構成としてもよい。また、スペーサ２５４として、球状の酸化シリコンなどの粒を用い、液晶２５２が設けられる領域に散布された構成としてもよい。
【０１９９】
第１の電極２５１と第２の電極２５３の間に電圧を印加することにより、電極面に対して垂直方向に電界が生じ、該電界によって液晶２５２の配向が制御され、表示パネルの外部に配置されたバックライトからの光の偏光を画素単位で制御することにより、画像を表示することができる。
【０２００】
液晶２５２と接する面には、液晶２５２の配向を制御するための配向膜を設けてもよい。配向膜には透光性の材料を用いる。
【０２０１】
本構成例では、液晶素子２５０と重なる領域にカラーフィルタが設けられているため、色純度が高められたフルカラーの画像表示を実現できる。また、バックライトとして異なる発光色の複数の発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うこともできる。時間分割表示方式を用いた場合、カラーフィルタを設ける必要が無く、また例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの発光を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、単位面積あたりの画素数を増加できるなどの利点がある。
【０２０２】
液晶２５２としては、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶などを用いることができる。また、ブルー相を示す液晶を使用すると、配向膜が不要であり、且つ広い視野角が得られるため好ましい。なお、液晶がブルー相を示す温度領域は、高分子を用いることによって拡大することができる（高分子安定化ブルー相）。具体的には、基板間に上記液晶、重合開始剤およびモノマーの混合物を注入または滴下封止し、その後、当該モノマーを重合することにより、当該液晶がブルー相を示す温度領域を拡大することができる。
【０２０３】
なお、本構成例ではＶＡモードが適用された液晶素子２５０について説明するが、液晶素子の構成はこれに限られず、異なるモードが適用された液晶素子２５０を用いることができる。例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２０４】
第１の基板２０１上には、第１の基板２０１の上面に接して絶縁層２３７と、トランジスタのゲート絶縁層として機能する絶縁層２３８と、トランジスタを覆う絶縁層２３９が設けられている。
【０２０５】
絶縁層２３７は、第１の基板２０１に含まれる不純物の拡散を抑制する目的で設けられる。また、トランジスタの半導体層に接する絶縁層２３８及び絶縁層２３９は、トランジスタの劣化を助長する不純物の拡散を抑制する材料を用いることが好ましい。これら絶縁層には、例えばシリコンなどの半導体や、アルミニウムなどの金属の、酸化物または窒化物、または酸窒化物を用いることができる。またこのような無機絶縁材料の積層膜、または無機絶縁材料と有機絶縁材料の積層膜を用いてもよい。なお、絶縁層２３７や絶縁層２３９は不要であれば設けなくてもよい。
【０２０６】
絶縁層２３９と第１の電極２５１の間に、下層に設けられるトランジスタや配線などによる段差を被覆する平坦化層としての絶縁層を設けてもよい。このような絶縁層としてはポリイミドやアクリルなどの樹脂材料を用いることが好ましい。また、平坦性を高められる場合には、無機絶縁材料を用いてもよい。
【０２０７】
図８（Ｂ）で例示した構成では、第１の基板２０１上にトランジスタと、液晶素子２５０の第１の電極２５１を形成するために必要なフォトマスクの数を低減できる。より具体的には、ゲート電極の加工工程と、半導体層の加工工程と、ソース電極及びドレイン電極の加工工程と、絶縁層２３９の開口工程と、及び第１の電極２５１の加工工程のそれぞれに用いる、５種類のフォトマスクを用いればよい。
【０２０８】
このとき、図８（Ｂ）中のコンタクト部２３１に示すように、トランジスタのゲート電極と同一の導電膜で形成された配線に達するように、絶縁層２３８と絶縁層２３９に同一工程で形成された開口部を設ける。さらにトランジスタのソース電極又はドレイン電極と同一の導電膜で形成された配線に達するように、上記と同一工程で形成された開口部を設ける。さらに、この２つの開口部と重なるように、液晶素子２５０の第１の電極２５１と同一の導電膜で形成された配線を設けることにより、上記２つの配線を電気的に接続する構成とすればよい。
【０２０９】
第１の基板２０１に設けられる配線２０６は、シール材２０３によって封止された領域から外側に延在して設けられ、ゲート駆動回路２１３と電気的に接続している。また配線２０６の端部の一部が外部接続電極２０５を成している。本構成例では、外部接続電極２０５はトランジスタのソース電極又はドレイン電極と同一の導電膜と、液晶素子２５０の第１の電極２５１と同一の導電膜を積層して形成されている。このように、複数の導電膜を積層して外部接続電極２０５を構成することにより、電気抵抗を低減できるほか、ＦＰＣ２０４などの圧着工程に対する機械的強度を高めることができるため好ましい。
【０２１０】
また図示しないが、ＩＣ２１２と画素部２１１とを電気的に接続する配線や外部接続電極も、配線２０６や外部接続電極２０５と同様の構成とすればよい。
【０２１１】
また、外部接続電極２０５に接して接続層２０８が設けられ、接続層２０８を介してＦＰＣ２０４と外部接続電極２０５とが電気的に接続している。接続層２０８としては、公知の異方性導電フィルムや、異方性導電ペーストなどを用いることができる。
【０２１２】
配線２０６や、外部接続電極２０５の端部は、その表面が露出しないように絶縁層で覆われていると、表面の酸化や意図しないショートなどの不具合を抑制できるため好ましい。
【０２１３】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２１４】
（実施の形態５）
上記実施の形態で例示したトランジスタのチャネルが形成される領域に好適に用いることができる半導体の一例について、以下に説明する。
【０２１５】
酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。
【０２１６】
酸化物半導体膜をトランジスタに適用する場合、酸化物半導体膜の膜厚は２ｎｍ以上４０ｎｍ以下とすることが好ましい。
【０２１７】
適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
【０２１８】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２１９】
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０２２０】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０２２１】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。また、インジウムガリウム酸化物を用いてもよい。
【０２２２】
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
【０２２３】
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素も同時に減少してしまうことがある。よって、脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、または過酸素化処理と記す場合がある。
【０２２４】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であることをいう。
【０２２５】
またこのように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジスタがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、さらに好ましくは１×１０−２４Ａ以下、または８５℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、さらに好ましくは１×１０−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上または３Ｖ以上小さければ、トランジスタはオフ状態となる。
【０２２６】
酸化物半導体膜は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【０２２７】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【０２２８】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【０２２９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【０２３０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【０２３１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【０２３２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０２３３】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することができる。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【０２３４】
平板状のスパッタリング粒子は、例えばａ−ｂ面に平行な面の円相当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上１ｎｍ未満である。なお、平板状のスパッタリング粒子は、ａ−ｂ面に平行な面が正三角形又は正六角形であってもよい。ここで、円相当径とは、面の面積と等しい正円の直径をいう。
【０２３５】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０２３６】
成膜時の基板温度を高めることで、基板に到達した平板状のスパッタリング粒子のマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜することが好ましい。
【０２３７】
また、成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０２３８】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０２３９】
ＣＡＡＣ−ＯＳ膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、ＣＡＡＣ−ＯＳ膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりＣＡＡＣ−ＯＳ膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、ＣＡＡＣ−ＯＳ膜の結晶性をさらに高めることができる。なお、加熱処理は、１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下又は１Ｐａ以下の減圧下で行ってもよい。減圧下では、ＣＡＡＣ−ＯＳ膜の不純物濃度をさらに短時間で低減することができる。
【０２４０】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【０２４１】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、１：１：１、１：１：２、１：３：２、１：６：４、１：９：６、２：１：３、２：２：１、３：１：１、３：１：２、３：１：４、４：２：３、８：４：３、またはこれらの近傍の値とすることができる。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【０２４２】
または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成してもよい。
【０２４３】
まず、第１の酸化物半導体膜を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。
【０２４４】
次に、加熱処理を行い、第１の酸化物半導体膜を結晶性の高い第１のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第１の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。
【０２４５】
第１の酸化物半導体膜は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
【０２４６】
次に、第１の酸化物半導体膜と同じ組成である第２の酸化物半導体膜を１０ｎｍ以上５０ｎｍ以下の厚さで成膜する。第２の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。
【０２４７】
次に、加熱処理を行い、第２の酸化物半導体膜を第１のＣＡＡＣ−ＯＳ膜から固相成長させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第２の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第２の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。
【０２４８】
以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成することができる。
【０２４９】
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。
【０２５０】
例えば、酸化物半導体膜を、酸化物半導体膜（便宜上、第１層と呼ぶ）とゲート絶縁膜との間に、第１層を構成する元素からなり、第１層よりも電子親和力が０．２ｅＶ以上小さい第２層を設けてもよい。このとき、ゲート電極から電界が印加されると、第１層にチャネルが形成され、第２層にはチャネルが形成されない。第１層は、第２層と構成する元素が同じであるため、第１層と第２層との界面において、界面散乱がほとんど起こらない。従って、第１層とゲート絶縁膜との間に第２層を設けることによって、トランジスタの電界効果移動度を高くすることができる。
【０２５１】
さらに、ゲート絶縁膜に酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜を用いる場合、ゲート絶縁膜に含まれるシリコンが、酸化物半導体膜に混入することがある。酸化物半導体膜にシリコンが含まれると、酸化物半導体膜の結晶性の低下、キャリア移動度の低下などが起こる。従って、チャネルの形成される第１層のシリコン濃度を低減するために、第１層とゲート絶縁膜との間に第２層を設けることが好ましい。同様の理由により、第１層を構成する元素からなり、第１層よりも電子親和力が０．２ｅＶ以上小さい第３層を設け、第１層を第２層および第３層で挟むことが好ましい。
【０２５２】
このような構成とすることで、チャネルの形成される領域へのシリコンなどの不純物の拡散を低減さらには防止することができるため、信頼性の高いトランジスタを得ることができる。
【０２５３】
なお、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とするためには、酸化物半導体膜中に含まれるシリコン濃度を２．５×１０２１／ｃｍ３以下とする。好ましくは、酸化物半導体膜中に含まれるシリコン濃度を、１．４×１０２１／ｃｍ３未満、より好ましくは４×１０１９／ｃｍ３未満、さらに好ましくは２．０×１０１８／ｃｍ３未満とする。酸化物半導体膜に含まれるシリコン濃度が、１．４×１０２１／ｃｍ３以上であると、トランジスタの電界効果移動度の低下の恐れがあり、４．０×１０１９／ｃｍ３以上であると、酸化物半導体膜と接する膜との界面で酸化物半導体膜がアモルファス化する恐れがあるためである。また、酸化物半導体膜に含まれるシリコン濃度を２．０×１０１８／ｃｍ３未満とすることで、トランジスタの信頼性のさらなる向上並びに酸化物半導体膜におけるＤＯＳ（ｄｅｎｓｉｔｙ  ｏｆ  ｓｔａｔｅ）の低減が期待できる。なお、酸化物半導体膜中のシリコン濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。
【０２５４】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２５５】
（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を備える電子機器の例について、図面を参照して説明する。
【０２５６】
本発明の一態様の表示装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、タブレット型情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。これらの電子機器の具体例を図９に示す。
【０２５７】
図９（Ａ）に示す電子機器は、モニタの一例である。
【０２５８】
図９（Ａ）に示す電子機器は、筐体９０１ａ、表示部９０２ａ、及び入力手段９０３ａを備える。
【０２５９】
表示部９０２ａは筐体９０１ａに組み込まれている。表示部９０２ａにより、映像を表示することが可能である。また筐体９０１ａは、下部に設けられたスタンドにより支持された構成を示している。
【０２６０】
また筐体９０１ａには、入力手段９０３ａが組み込まれている。入力手段９０３ａにより、使用者が様々な設定情報を入力することができる。
【０２６１】
また筐体９０１ａの内部には、少なくとも上記実施の形態で例示した演算装置、記憶装置、及びグラフィックユニットが設けられている。
【０２６２】
図９（Ａ）に示す電子機器は、表示する画像が動画像であるか、静止画像であるかを判定し、且つ、静止画像であった場合に、二値の静止画像であるか、多値の静止画像であるかを判定することができる。そして表示する画像が二値の静止画像であった場合に、リフレッシュレートを低減することにより、画像の劣化を抑制しつつ使用者の目の疲労を低減することができる。さらに、画像の切り替えの際に自然な切り替えを行うことができ、画像の切り替えに伴う使用者の目の疲労を低減できる。
【０２６３】
図９（Ｂ）に示す電子機器は、パーソナルコンピュータの一例である。
【０２６４】
図９（Ｂ）に示す電子機器は、表示部９０２ｂを備える筐体９０１ｂと、筐体９０１ｂに組み込まれた入力手段９０３ｂと、キーボード９０４ｂと、マウス９０５ｂと、本体９０６ｂと、を備える。
【０２６５】
本体９０６ｂ内には少なくとも上記実施の形態で例示した演算装置、記憶装置、及びグラフィックユニットが設けられている。
【０２６６】
キーボード９０４ｂ、マウス９０５ｂは、入力手段９０３ｂとは異なる入力手段として用いることができる。
【０２６７】
図９（Ｂ）に示す電子機器は、表示する画像が動画像であるか、静止画像であるかを判定し、且つ、静止画像であった場合に、二値の静止画像であるか、多値の静止画像であるかを判定することができる。そして表示する画像が二値の静止画像であった場合に、リフレッシュレートを低減することにより、画像の劣化を抑制しつつ使用者の目の疲労を低減することができる。さらに、画像の切り替えの際に自然な切り替えを行うことができ、画像の切り替えに伴う使用者の目の疲労を低減できる。
【０２６８】
図９（Ｃ）に示す電子機器は、ノート型のパーソナルコンピュータの一例である。
【０２６９】
図９（Ｃ）に示す電子機器は、筐体９０１ｃを備え、筐体９０１ｃには表示部９０２ｃ、キーボード９０４ｃ、及びポインティングデバイス９０５ｃが組み込まれている。
【０２７０】
また、筐体９０１ｃの内部には、少なくとも上記実施の形態で例示した演算装置、記憶装置、及びグラフィックユニットが設けられている。
【０２７１】
図９（Ｃ）に示す電子機器は、表示する画像が動画像であるか、静止画像であるかを判定し、且つ、静止画像であった場合に、二値の静止画像であるか、多値の静止画像であるかを判定することができる。そして表示する画像が二値の静止画像であった場合に、リフレッシュレートを低減することにより、画像の劣化を抑制しつつ使用者の目の疲労を低減することができる。さらに、画像の切り替えの際に自然な切り替えを行うことができ、画像の切り替えに伴う使用者の目の疲労を低減できる。
【０２７２】
本発明の一態様の電子機器は、上記構成に限られず、上記実施の形態で例示した演算装置、記憶装置、及びグラフィックユニットを備えていれば、どのような形態であってもよい。またそれぞれが個別に異なる筐体に組み込まれていてもよい。
【０２７３】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２７４】
（実施の形態７）
本実施の形態では、本発明の一態様である表示装置に適用可能な表示パネルのバックプレイン（トランジスタ付き基板）の作製方法について、図１０乃至図１２を参照しながら説明する。なお、本実施の形態では、酸化物半導体膜をトランジスタの半導体膜に適用する場合について説明する。
【０２７５】
図１０（Ａ）乃至図１０（Ｃ）に、表示パネル２００に適用可能なトランジスタ５０の上面図及び断面図を示す。図１０（Ａ）はトランジスタ５０の上面図であり、図１０（Ｂ）は、図１０（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１０（Ｃ）は、図１０（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１０（Ａ）では、明瞭化のため、トランジスタ５０の構成要素の一部（例えば、基板２０１、絶縁層２３８、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化絶縁膜２５など）を省略している。
【０２７６】
図１１は、図１０に示すトランジスタ５０を、基板２０１上に作製する方法を説明する断面図である。
【０２７７】
図１２は、トランジスタ５０の形成後、第１の電極２５１を形成する方法を説明する断面図である。
【０２７８】
＜酸化物半導体膜を用いたトランジスタ＞
酸化物半導体膜を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋がる欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
【０２７９】
酸素欠損の発生原因の一つとして、トランジスタの作製工程において生じるダメージがある。例えば、酸化物半導体膜上にプラズマＣＶＤ法により絶縁膜などを形成する際、その形成条件によって、当該酸化物半導体膜にダメージが入ることがある。
【０２８０】
また、酸素欠損に限らず、絶縁膜の構成元素であるシリコンや炭素等の不純物も、トランジスタの電気特性の不良の原因となる。このため、該不純物が、酸化物半導体膜に混入することにより、当該酸化物半導体膜が低抵抗化してしまい、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
【０２８１】
＜トランジスタの構成＞
図１０（Ｂ）及び図１０（Ｃ）に示すトランジスタ５０は、基板２０１上に設けられるゲート電極１５を有する。また、基板２０１及びゲート電極１５上に、絶縁層２３８が形成され、絶縁層２３８を介して、ゲート電極１５と重なる多層膜２０と、多層膜２０に接する一対の電極２１、２２とを有する。また、絶縁層２３８、多層膜２０、及び一対の電極２１、２２上には、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化絶縁膜２５で構成される絶縁層２３９が形成される。
【０２８２】
本実施の形態に示すトランジスタ５０において、多層膜２０は、酸化物半導体膜１８、Ｉｎ若しくはＧａを含む酸化物膜１９を有する。また、酸化物半導体膜１８がチャネル領域として機能する。また、多層膜２０に接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。即ち、酸化物半導体膜１８と酸化物絶縁膜２３との間に、Ｉｎ若しくはＧａを含む酸化物膜１９が設けられている。
【０２８３】
《半導体膜》
酸化物半導体膜１８は、代表的には、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）がある。
【０２８４】
なお、酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ系酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
【０２８５】
酸化物半導体膜１８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ５０のオフ電流を低減することができる。
【０２８６】
酸化物半導体膜１８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０２８７】
Ｉｎ若しくはＧａを含む酸化物膜１９は、代表的には、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体膜１８よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、Ｉｎ若しくはＧａを含む酸化物膜１９の伝導帯の下端のエネルギーと、酸化物半導体膜１８の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
【０２８８】
Ｉｎ若しくはＧａを含む酸化物膜１９がＩｎ−Ｍ−Ｚｎ系酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０２８９】
また、酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９がＩｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体膜１８と比較して、Ｉｎ若しくはＧａを含む酸化物膜１９に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の原子数比が大きく、代表的には、酸化物半導体膜１８に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
【０２９０】
また、酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９がＩｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、Ｉｎ若しくはＧａを含む酸化物膜１９をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１８をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、当該酸化物半導体膜を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であると好ましい。
【０２９１】
例えば、酸化物半導体膜１８としてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。また、Ｉｎ若しくはＧａを含む酸化物膜１９としてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。なお、酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
【０２９２】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２９３】
Ｉｎ若しくはＧａを含む酸化物膜１９は、後に形成する酸化物絶縁膜２４を形成する際の、酸化物半導体膜１８へのダメージ緩和膜としても機能する。
【０２９４】
Ｉｎ若しくはＧａを含む酸化物膜１９の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍとする。
【０２９５】
酸化物半導体膜１８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１８におけるシリコンや炭素の濃度、またはＩｎ若しくはＧａを含む酸化物膜１９と、酸化物半導体膜１８との界面近傍のシリコンや炭素の濃度を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２９６】
また、酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９は、それぞれ、非晶質構造、単結晶構造、または多結晶構造を有する膜、または前述のＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であってもよい。なお、少なくとも酸化物半導体膜１８をＣＡＡＣ−ＯＳ膜とすることで、可視光や紫外光の照射による電気特性の変動量をさらに低減することが可能である。
【０２９７】
また、本実施の形態に示すトランジスタ５０において、多層膜２０に接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接する酸化物絶縁膜２４が形成されている。
【０２９８】
《絶縁膜》
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２４を形成する際の、多層膜２０へのダメージ緩和膜としても機能する。
【０２９９】
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
【０３００】
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。
【０３０１】
また、酸化物絶縁膜２３と多層膜２０との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、多層膜２０の欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
【０３０２】
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動せず、酸化物絶縁膜２３にとどまる酸素もある。また、酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
【０３０３】
酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２４から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１８に移動させることができる。
【０３０４】
酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。酸化物絶縁膜２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
【０３０５】
酸化物絶縁膜２４としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
【０３０６】
また、酸化物絶縁膜２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜２４は、酸化物絶縁膜２３と比較して多層膜２０から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。
【０３０７】
＜他の構成＞
以下に、トランジスタ５０の他の構成の詳細について説明する。
【０３０８】
《基板》
基板２０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板２０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２０１として用いてもよい。
【０３０９】
また、基板２０１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５０を形成してもよい。または、基板２０１とトランジスタ５０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板２０１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基板や可撓性の基板にも転載できる。
【０３１０】
《ゲート電極》
ゲート電極１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０３１１】
また、ゲート電極１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０３１２】
また、ゲート電極１５と絶縁層２３８との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜１８より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
【０３１３】
絶縁層２３８は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
【０３１４】
また、絶縁層２３８として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０３１５】
絶縁層２３８の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
【０３１６】
《一対の電極》
一対の電極２１、２２は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０３１７】
さらに、酸化物絶縁膜２４上に、酸素、水素、水等のブロッキング効果を有する窒化絶縁膜２５を設けることで、多層膜２０からの酸素の外部への拡散と、外部から多層膜２０への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０３１８】
＜バックプレイン基板の作製方法＞
次に、図１０に示すトランジスタ５０と共に、コンタクト部を作製する方法について、図１１および図１２を用いて説明する。
【０３１９】
《１．ゲート電極の形成》
図１１（Ａ）に示すように、基板２０１上にゲート電極１５を形成し、ゲート電極１５上に絶縁層２３８を形成する。
【０３２０】
ここでは、基板２０１としてガラス基板を用いる。
【０３２１】
ゲート電極１５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ゲート電極１５を形成する。この後、レジストマスクを除去する。
【０３２２】
なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
【０３２３】
ここでは、厚さ１００ｎｍのタングステン膜を用いてゲート電極１５を形成する。
【０３２４】
《２．ゲート絶縁層の形成》
絶縁層２３８は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
【０３２５】
絶縁層２３８として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０３２６】
また、絶縁層２３８として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、絶縁層２３８として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。
【０３２７】
また、絶縁層２３８として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
【０３２８】
《３．酸化物半導体膜の形成》
次に、図１１（Ｂ）に示すように、絶縁層２３８上に酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９を形成する。
【０３２９】
酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９の形成方法について、以下に説明する。絶縁層２３８上に、酸化物半導体膜１８となる酸化物半導体膜、及びＩｎ若しくはＧａを含む酸化物膜１９となるＩｎ若しくはＧａを含む酸化物膜を連続的に形成する。次に、Ｉｎ若しくはＧａを含む酸化物膜上に第２のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成した後、該レジストマスクを用いて酸化物半導体膜、及びＩｎ若しくはＧａを含む酸化物膜のそれぞれ一部をエッチングすることで、図１１（Ｂ）に示すように、絶縁層２３８上であって、ゲート電極１５の一部と重なるように素子分離された酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９を有する多層膜２０を形成する。この後、レジストマスクを除去する。
【０３３０】
酸化物半導体膜１８となる酸化物半導体膜、及びＩｎ若しくはＧａを含む酸化物膜１９となるＩｎ若しくはＧａを含む酸化物膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
【０３３１】
スパッタリング法で該酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
【０３３２】
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
【０３３３】
また、ターゲットは、形成する酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜の組成にあわせて、適宜選択すればよい。
【０３３４】
なお、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、加熱しながら酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を形成することで、前述のＣＡＡＣ−ＯＳを形成することができる。
【０３３５】
酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面において、酸化物半導体膜にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害するバリアを形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
【０３３６】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（１×１０−４Ｐａ〜５×１０−７Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
【０３３７】
高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
【０３３８】
ここでは、スパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を形成した後、スパッタリング法により、Ｉｎ若しくはＧａを含む酸化物膜として厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を形成する。次に、Ｉｎ若しくはＧａを含む酸化物膜上にレジストマスクを形成し、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜のそれぞれ一部を選択的にエッチングすることで、酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９を有する多層膜２０を形成する。
【０３３９】
こののち、加熱処理を行ってもよい。
【０３４０】
《４．電極層の形成》
次に、図１１（Ｃ）に示すように、一対の電極２１、２２を形成する。
【０３４１】
一対の電極２１、２２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜をエッチングして、一対の電極２１、２２を形成する。この後、レジストマスクを除去する。
【０３４２】
ここでは、厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチタン膜を順に積層した膜を用いて一対の電極２１、２２を形成する。
【０３４３】
《５．絶縁膜の形成》
次に、多層膜２０及び一対の電極２１、２２上に、酸化物絶縁膜２３を形成する。次に、酸化物絶縁膜２３上に酸化物絶縁膜２４を形成する。
【０３４４】
なお、酸化物絶縁膜２３を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２３を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２３及び酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１８に移動させることが可能であり、酸化物半導体膜１８の酸素欠損量を低減することができる。
【０３４５】
プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
【０３４６】
酸化物絶縁膜２３の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０３４７】
上記条件を用いることで、酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成することができる。また、Ｉｎ若しくはＧａを含む酸化物膜１９及び酸化物絶縁膜２３を設けることで、後に形成する酸化物絶縁膜２４の形成工程において、酸化物半導体膜１８へのダメージ低減が可能である。なお、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３に含まれる水の含有量が少なくなるため、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３を成膜する際に、酸化物半導体膜１８を含む多層膜２０へのダメージを低減することが可能であり、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２３または後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜１８に含まれる酸素の一部が脱離し、酸素欠損が形成されてしまう。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減してしまう。これらの結果、酸化物半導体膜１８の酸素欠損を補填することが困難となる。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２３の成膜時における酸化物半導体膜１８へのダメージを低減することで、少ない酸素脱離量でも酸化物半導体膜１８中の酸素欠損を低減することが可能である。
【０３４８】
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜２３に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１８に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
【０３４９】
さらには、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
【０３５０】
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜２３として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
【０３５１】
ここでは、酸化物絶縁膜２３として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
【０３５２】
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０３５３】
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０３５４】
酸化物絶縁膜２４の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、多層膜２０上に酸化物絶縁膜２３が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２３が多層膜２０の保護膜となる。また、Ｉｎ若しくはＧａを含む酸化物膜１９が酸化物半導体膜１８の保護膜となる。これらの結果、酸化物半導体膜１８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。
【０３５５】
なお、酸化物絶縁膜２４の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜２４の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。
【０３５６】
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２６Ｗ／ｃｍ２である。
【０３５７】
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
【０３５８】
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
【０３５９】
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
【０３６０】
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に移動させ、酸化物半導体膜１８に含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２３上に形成することで、酸化物半導体膜１８に酸素を移動させ、酸化物半導体膜１８に含まれる酸素欠損を補填することが可能であるため、当該加熱処理を行わなくともよい。
【０３６１】
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
【０３６２】
また、一対の電極２１、２２を形成する際、導電膜のエッチングによって、多層膜２０はダメージを受け、多層膜２０のバックチャネル側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、多層膜２０に含まれる欠陥を低減することができるため、トランジスタ５０の信頼性を向上させることができる。
【０３６３】
以上の工程により、トランジスタ５０を作製することができる。
【０３６４】
チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素欠損の含有量を低減することができる。
【０３６５】
特に、チャネル領域として機能する酸化物半導体膜と、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜との間に酸素を透過する酸化物絶縁膜を形成することで、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する際に、当該酸化物半導体膜にダメージが入ることを抑制できる。この結果、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
【０３６６】
そして、酸化物半導体膜上にＩｎ若しくはＧａを含む酸化物膜を形成することで、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する際に、当該酸化物半導体膜にダメージが入ることをさらに抑制できる。加えて、Ｉｎ若しくはＧａを含む酸化物膜を形成することで、当該酸化物半導体膜上に形成する絶縁膜、例えば酸化物絶縁膜の構成元素が、当該酸化物半導体膜に混入することを抑制できる。
【０３６７】
上記より、酸化物半導体膜を用いた半導体装置において、欠陥量が低減された半導体装置を得ることができる。また、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。
【０３６８】
《６．開口部の形成》
次に、図１２（Ａ）に示すように、開口部を、絶縁層２３９および絶縁層２３８に形成する。
【０３６９】
第４のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成した後、該レジストマスクを用いて、窒化絶縁膜２５、酸化物絶縁膜２４および酸化物絶縁膜２３をエッチングすることで、図１２（Ａ）に示すように、電極２１に達する開口部と、一対の電極２１、２２と同じ工程で形成される配線３２に達する開口部を形成する。さらに、絶縁層２３８をエッチングすることでゲート電極１５と同じ工程で形成される配線３１に達する開口部を形成する。
【０３７０】
《７．第１の電極の形成》
次に、図１２（Ｂ）に示すように、第１の電極２５１を、絶縁層２３９上に形成する。
【０３７１】
第１の電極２５１の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で透光性を有する導電膜を形成する。次に、該導電膜上に第５のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて透光性を有する導電膜をエッチングして、第１の電極２５１および、配線３３を形成する。この後、レジストマスクを除去する。
【０３７２】
このようにして、トランジスタ５０と共に、コンタクト部を作製することができる。
【０３７３】
なお、本実施の形態で作製したバックプレインは、本発明の一態様の表示装置に適用することができる。例えば、実施の形態４に例示した表示パネルに適用することができる。
【０３７４】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０３７５】
１５    ゲート電極
１８    酸化物半導体膜
１９    酸化物膜
２０    多層膜
２１    電極
２２    電極
２３    酸化物絶縁膜
２４    酸化物絶縁膜
２５    窒化絶縁膜
３１    配線
３２    配線
３３    配線
５０    トランジスタ
１００    表示装置
１０１    画像演算器
１０２    記憶装置
１０４    伝送路
１１０    グラフィックユニット
１２０    表示手段
１３０    中央演算器
２００    表示パネル
２０１    基板
２０２    基板
２０３    シール材
２０４    ＦＰＣ
２０５    外部接続電極
２０６    配線
２０８    接続層
２１１    画素部
２１２    ＩＣ
２１３    ゲート駆動回路
２３１    コンタクト部
２３２    トランジスタ
２３７    絶縁層
２３８    絶縁層
２３９    絶縁層
２４２    ブラックマトリクス
２４３    カラーフィルタ
２５０    液晶素子
２５１    電極
２５２    液晶
２５３    電極
２５４    スペーサ
２５５    オーバーコート
２５６    トランジスタ
５００    入力手段
５００＿Ｃ    信号
６００    表示装置
６１０    制御手段
６２０    演算装置
６２５＿Ｃ    制御信号
６２５＿Ｖ    画像信号
６３０    表示手段
６３１    画素部
６３１ａ    領域
６３１ｂ    領域
６３１ｃ    領域
６３１ｐ    画素
６３２    Ｇ駆動回路
６３２＿Ｇ    Ｇ信号
６３３    Ｓ駆動回路
６３３＿Ｓ    Ｓ信号
６３４    画素回路
６３４ｃ    容量素子
６３４ｔ    トランジスタ
６３５    表示素子
６３５ＬＣ    液晶素子
６３８    グラフィックユニット
６５０    バックライト
７０１    演算装置
７０２    記憶装置
７０３    グラフィックユニット
７０４    表示手段
９０１ａ    筐体
９０１ｂ    筐体
９０１ｃ    筐体
９０２ａ    表示部
９０２ｂ    表示部
９０２ｃ    表示部
９０３ａ    入力手段
９０３ｂ    入力手段
９０４ｂ    キーボード
９０４ｃ    キーボード
９０５ｂ    マウス
９０５ｃ    ポインティングデバイス
９０６ｂ    本体
【図１】
2014112213.tif 000004
【図２】
2014112213.tif 000005
【図３】
2014112213.tif 000006
【図４】
2014112213.tif 000007
【図５】
2014112213.tif 000008
【図６】
2014112213.tif 000009
【図７】
2014112213.tif 000010
【図８】
2014112213.tif 000011
【図９】
2014112213.tif 000012
【図１０】
2014112213.tif 000013
【図１１】
2014112213.tif 000014
【図１２】
2014112213.tif 000015