(57)【要約】【課題】高画質の撮影を行うことが可能な瞳分割機能を有する撮像素子を提供する。【解決手段】瞳分割用の画素部１０，１１のペアを複数有する撮像素子４４を備える撮像装置であって、撮像素子４４に含まれる全ての画素部が瞳分割用の画素部であり、ペアを構成する２つの瞳分割用の画素部の間には画素部同士を分離するための素子分離領域１８が設けられており、ＣＰＵ４６は、ペアの信号を用いて位相差検出方式により焦点調節を行う第一の処理と、撮像画像信号に基づいてコントラスト検出方式により焦点調節を行う第二の処理を行う。ＣＰＵ４６は、撮影モードに設定されると、ライブビュー画像表示用の動画撮影を開始し、撮像画像から露出値を算出し、露出値が閾値以上の場合に位相差ＡＦ処理を行い、露出値が閾値未満の場合にコントラストＡＦ処理を行う。【選択図】図８
2014112242.tif 000002
【特許請求の範囲】
【請求項１】
瞳分割用の画素部のペアを複数有する撮像素子を備える撮像装置であって、
前記撮像素子に含まれる全ての画素部が、前記瞳分割用の画素部であり、
前記ペアを構成する２つの瞳分割用の画素部の間には画素部同士を分離するための素子分離領域が設けられており、
前記撮像素子の前方に配置されたフォーカスレンズと、
前記撮像素子で撮影して得られる撮像画像信号に基づいて前記フォーカスレンズの位置を調節する焦点調節処理を行う焦点調節部とを備え、
前記焦点調節処理は、前記ペアの信号を用いて位相差検出方式により焦点調節を行う位相差ＡＦ処理と、前記撮像画像信号に基づいてコントラスト検出方式により焦点調節を行うコントラストＡＦ処理とを含み、
前記撮像装置が撮影モードに設定されると、前記撮像素子によりライブビュー画像表示用の動画撮影を開始し、前記撮像素子から出力される撮像画像信号に基づいて露出値を算出し、前記算出した露出値が閾値以上の場合に前記位相差ＡＦ処理を行い、前記算出した露出値が閾値未満の場合に前記コントラストＡＦ処理を行う撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記撮像素子の被写体側に配置されたメカニカルシャッタを備え、
前記撮影モードが設定されると前記メカニカルシャッタを開いてライブビュー画像表示用の動画撮影を開始し、シャッタボタンが半押しされた時点で前記露出値を算出する撮像装置。
【請求項３】
請求項１又は２記載の撮像装置であって、
全ての前記ペアの一方の瞳分割用の画素部から得られる撮像画像信号と、全ての前記ペアの他方の瞳分割用の画素部から得られる撮像画像信号とをそれぞれ画像処理して視差のある複数の撮像画像データを生成する画像処理部を備える撮像装置。
【請求項４】
瞳分割用の画素部のペアを複数有する撮像素子を備える撮像装置であって、
前記撮像素子に含まれる全ての画素部が、前記瞳分割用の画素部であり、
前記ペアを構成する２つの画素部は、それぞれ、半導体基板内に形成され電荷を発生する第一導電型の電荷発生領域と、前記半導体基板内で前記電荷発生領域に接して形成され前記電荷発生領域で発生した電荷を蓄積する前記電荷発生領域よりも不純物濃度の高い前記第一導電型の電荷蓄積領域と、前記電荷蓄積領域と前記電荷発生領域のうち前記電荷発生領域に接して形成された前記第一導電型と反対導電型の障壁領域と、前記障壁領域に隣接して形成された前記第一導電型の電荷排出領域とを含み、
前記ペアを構成する２つの画素部の一方の画素部の前記電荷発生領域が前記障壁領域と接する部分は、当該電荷発生領域の中心よりも瞳分割方向の一方側にあり、
前記ペアを構成する２つの画素部の他方の画素部の前記電荷発生領域が前記障壁領域と接する部分は、当該電荷発生領域の中心よりも瞳分割方向の他方側にあり、
前記撮像素子の前方に配置されたフォーカスレンズと、
前記撮像素子で撮影して得られる撮像画像信号に基づいて前記フォーカスレンズの位置を調節する焦点調節処理を行う焦点調節部とを備え、
前記焦点調節処理は、前記ペアの信号を用いて位相差検出方式により焦点調節を行う位相差ＡＦ処理と、前記撮像画像信号に基づいてコントラスト検出方式により焦点調節を行うコントラストＡＦ処理とを含み、
撮影モードに設定されると、前記撮像素子によりライブビュー画像表示用の動画撮影を開始し、前記撮像素子から出力される撮像画像信号に基づいて露出値を算出し、前記算出した露出値が閾値以上の場合に前記位相差ＡＦ処理を行い、前記算出した露出値が閾値未満の場合に前記コントラストＡＦ処理を行う撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関する。
【背景技術】
【０００２】
焦点検出技術の１つとして位相差検出方式が知られている。この方式は、撮影レンズの異なる瞳領域を通過する光束を受光する一対の瞳分割用画素を設け、この一対の瞳分割用画素からの信号を用いることで、撮影レンズのデフォーカス量を検出するものである。この位相差検出方式によれば、コントラストＡＦ方式の焦点検出技術に比べて高速に焦点調節を行うことができる。このような位相差検出方式の原理を適用した撮像装置として、特許文献１，２に記載のものが知られている。
【０００３】
特許文献１に記載の固体撮像素子は、１つのマイクロレンズ下方にある光電変換領域を２分割することで、一対の瞳分割用画素を形成するものである。しかし、この構成では、微細化するほど製造が難しくなるだけでなく、混色も発生しやすくなり、位相差検出精度に欠ける。また、様々な入射角に対するタフネス性に欠ける。
【０００４】
特許文献２には、光電変換素子上方に設ける遮光膜開口を偏心させることで瞳分割用画素を形成した固体撮像素子が記載されている。しかし、この構成は、光電変換素子の上方に遮光膜がある構成が前提となっており、光電変換素子の上方に遮光膜が不要となる裏面照射型の撮像素子（例えば特許文献３、４参照）等には簡単に適用できない。
【０００５】
また、特許文献１，２に記載の固体撮像素子は、瞳分割用画素で得られた信号は感度不足となるため、記録用の撮影を行う際には、瞳分割用画素で得られた信号を周囲の信号で補間する欠陥補正処理を行う必要がある。このため、偽色の発生の可能性があり、高画質な画像を得ることが難しい。また、信号を補間生成する演算を行う分、撮影から撮像画像データ記録までに要する時間（撮影時間）が長くなり、シャッタチャンスを逃してしまう可能性がある。
【０００６】
高画質かつ高速撮影を可能にするには、欠陥補正処理が不要になるよう、瞳分割用画素と通常の撮影用の画素とで同じ構造とするのが理想的であるが、これでは瞳分割を行うことができない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２８１２９６号公報
【特許文献２】特開２００８−３１２０７３号公報
【特許文献３】特開２００５−２００２４号公報
【特許文献４】特開２００８−１０３６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記事情に鑑みてなされたものであり、裏面照射型、表面照射型に関わらず容易に製造することができ、かつ、撮影時間を短くして高画質の撮影を行うことが可能な瞳分割機能を有する撮像素子、これを備える撮像装置、及びこれを用いた撮像方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の撮像装置は、瞳分割用の画素部のペアを複数有する撮像素子を備える撮像装置であって、前記撮像素子に含まれる全ての画素部が、前記瞳分割用の画素部であり、前記ペアを構成する２つの瞳分割用の画素部の間には画素部同士を分離するための素子分離領域が設けられており、前記撮像素子の前方に配置されたフォーカスレンズと、前記撮像素子で撮影して得られる撮像画像信号に基づいて前記フォーカスレンズの位置を調節する焦点調節処理を行う焦点調節部とを備え、前記焦点調節処理は、前記ペアの信号を用いて位相差検出方式により焦点調節を行う位相差ＡＦ処理と、前記撮像画像信号に基づいてコントラスト検出方式により焦点調節を行うコントラストＡＦ処理とを含み、前記撮像装置が撮影モードに設定されると、前記撮像素子によりライブビュー画像表示用の動画撮影を開始し、前記撮像素子から出力される撮像画像信号に基づいて露出値を算出し、前記算出した露出値が閾値以上の場合に前記位相差ＡＦ処理を行い、前記算出した露出値が閾値未満の場合に前記コントラストＡＦ処理を行うものである。
本発明の撮像装置は、前記撮像素子の被写体側に配置されたメカニカルシャッタを備え、前記撮影モードが設定されると前記メカニカルシャッタを開いてライブビュー画像表示用の動画撮影を開始し、シャッタボタンが半押しされた時点で前記露出値を算出するものである。
本発明の撮像装置は、全ての前記ペアの一方の瞳分割用の画素部から得られる撮像画像信号と、全ての前記ペアの他方の瞳分割用の画素部から得られる撮像画像信号とをそれぞれ画像処理して視差のある複数の撮像画像データを生成する画像処理部を備えるものである。
本発明の撮像装置は、瞳分割用の画素部のペアを複数有する撮像素子を備える撮像装置であって、前記ペアを構成する２つの画素部は、それぞれ、半導体基板内に形成され電荷を発生する第一導電型の電荷発生領域と、前記半導体基板内で前記電荷発生領域に接して形成され前記電荷発生領域で発生した電荷を蓄積する前記電荷発生領域よりも不純物濃度の高い前記第一導電型の電荷蓄積領域と、前記電荷蓄積領域と前記電荷発生領域のうち前記電荷発生領域に接して形成された前記第一導電型と反対導電型の障壁領域と、前記障壁領域に隣接して形成された前記第一導電型の電荷排出領域とを含み、前記ペアを構成する２つの画素部の一方の画素部の前記電荷発生領域が前記障壁領域と接する部分は、当該電荷発生領域の中心よりも瞳分割方向の一方側にあり、前記ペアを構成する２つの画素部の他方の画素部の前記電荷発生領域が前記障壁領域と接する部分は、当該電荷発生領域の中心よりも瞳分割方向の他方側にあり、前記撮像素子の前方に配置されたフォーカスレンズと、前記撮像素子で撮影して得られる撮像画像信号に基づいて前記フォーカスレンズの位置を調節する焦点調節処理を行う焦点調節部とを備え、前記焦点調節処理は、前記ペアの信号を用いて位相差検出方式により焦点調節を行う位相差ＡＦ処理と、前記撮像画像信号に基づいてコントラスト検出方式により焦点調節を行うコントラストＡＦ処理とを含み、撮影モードに設定されると、前記撮像素子によりライブビュー画像表示用の動画撮影を開始し、前記撮像素子から出力される撮像画像信号に基づいて露出値を算出し、前記算出した露出値が閾値以上の場合に前記位相差ＡＦ処理を行い、前記算出した露出値が閾値未満の場合に前記コントラストＡＦ処理を行うものである。
【００１０】
本発明の撮像装置は、瞳分割用の画素部のペアを複数有する撮像素子であって、前記ペアを構成する２つの画素部は、それぞれ、半導体基板内に形成され電荷を発生する第一導電型の電荷発生領域と、前記半導体基板内で前記電荷発生領域に接して形成され前記電荷発生領域で発生した電荷を蓄積する前記電荷発生領域よりも不純物濃度の高い前記第一導電型の電荷蓄積領域と、前記電荷蓄積領域と前記電荷発生領域のうち前記電荷発生領域のみに接して形成された前記第一導電型と反対導電型の障壁領域と、前記障壁領域に隣接して形成された前記第一導電型の電荷排出領域とを含み、前記ペアを構成する２つの画素部の一方の画素部の前記電荷発生領域が前記障壁領域と接する部分は、当該電荷発生領域の中心よりも瞳分割方向の一方側にあり、前記ペアを構成する２つの画素部の他方の画素部の前記電荷発生領域が前記障壁領域と接する部分は、当該電荷発生領域の中心よりも瞳分割方向の他方側にあるものである。
【００１１】
この構成によれば、障壁領域で形成されるポテンシャル障壁を消滅させた場合には、電荷発生領域の障壁領域と接している部分近辺で発生した電荷が電荷排出領域に移動し、電荷発生領域の障壁領域と接していない部分で発生した電荷が電荷蓄積領域に移動する。ペアを構成する２つの画素部の電荷発生領域が障壁領域と接している部分の位置は瞳分割方向で互いに逆となっているため、ペアを構成する２つの画素部の電荷排出領域に移動する電荷は、異なる瞳領域を通過した光に対応する電荷とすることができる。この結果、ペアを構成する２つの画素部の電荷蓄積領域は、それぞれ異なる瞳領域を通過した光に対応する電荷を蓄積することが可能になり、瞳分割が可能となる。
【００１２】
特許文献１，２に記載された瞳分割の手法では、撮影を行う際に瞳分割用画素で得られた信号を周囲から補間生成する必要がある。これに対し、上記構成によれば、ポテンシャル障壁が形成されるようにした状態で撮影を行うことで、ペアの２つの画素部を撮影用の画素部として機能させることが可能である。このため、信号補間のための演算処理は不要となり、高画質かつ撮影時間の短縮が可能となる。また、上記構成によれば、光学的に開口を狭めて瞳分割を行わずにすむため、裏面照射型撮像素子に適用したとしても、裏面照射型撮像素子の最大の利点である高い感度を損なうことがない。また、遮光膜等を形成する工程を追加する必要がないため、製造コストの増加、混色の発生等を防ぐことができる。また、微細化にも容易に対応することができる。
【発明の効果】
【００１３】
本発明によれば、裏面照射型、表面照射型に関わらず容易に製造することができ、かつ、撮影時間を短くして高画質の撮影を行うことが可能な瞳分割機能を有する撮像素子、これを備える撮像装置、及びこれを用いた撮像方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態を説明するための撮像装置の機能ブロック図
【図２】図１に示した撮像装置における撮像素子の概略構成を示す平面模式図
【図３】図２に示した撮像素子における瞳分割用の画素部の１つのペアのＡ−Ａ線断面模式図
【図４】図２に示したペアの２つの画素部を拡大した平面模式図
【図５】図２に示した撮像素子のローレベル状態での画素部のシリコン基板内のポテンシャル分布を示した図
【図６】図２に示した撮像素子のハイレベル状態での画素部のシリコン基板内のポテンシャル分布を示した図
【図７】図２に示した撮像素子の瞳分割原理を説明するための図
【図８】図１に示した撮像装置の撮影動作を説明するためのフローチャート
【図９】図１に示した撮像装置の撮影動作を説明するためのタイミングチャート
【図１０】図１に示した撮像装置に３Ｄ撮影モードを搭載したときの撮影動作を説明するためのフローチャート
【図１１】図１に示した撮像装置に搭載する撮像素子の第一の変形例を示す図
【図１２】図１に示した撮像装置に搭載する撮像素子の第二の変形例を示す図
【図１３】図１２に示した画素部１０，１１の電荷排出領域１５ａに、障壁領域１６によって形成されるポテンシャル障壁を消滅させるハイレベルの電圧を印加したときの状態を示した図
【図１４】図１に示した撮像装置に搭載する撮像素子の第三の変形例を示す図
【図１５】図１４のＢ−Ｂ線断面模式図
【図１６】図１４のＣ−Ｃ線断面模式図
【図１７】図１４のＤ−Ｄ線断面模式図
【図１８】図１に示した撮像装置に搭載する撮像素子の第四の変形例を示す図
【図１９】図１に示した撮像装置に搭載する撮像素子の第五の変形例を示す図
【図２０】図１に示した撮像装置に搭載する撮像素子の第六の変形例を示す図
【図２１】図１に示した撮像装置に搭載する撮像素子の第七の変形例を示す図
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態を説明するための撮像装置１００の機能ブロック図である。撮像装置１００の撮像系は、撮影レンズ系４１と、絞り４２と、メカニカルシャッタ４３と、撮像素子４４と、アナログデジタル（ＡＤ）変換部４５とを備える。
【００１７】
撮像素子４４はいわゆる裏面照射型のイメージセンサであり、半導体基板としてのシリコン基板（Ｓｉ基板）の一方の面（裏面）から光を受光し、当該光に応じてシリコン基板内で発生した電荷を、シリコン基板の他方の面（表面）に形成された読み出し回路を用いて読み出すものである。読み出し回路としては、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ
Ｄｅｖｉｃｅ）及びアンプで構成されるＣＣＤ回路と、ＭＯＳ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタで構成されるＭＯＳ回路のどちらを用いてもよいが、以下ではＭＯＳ回路を採用した場合について説明する。
【００１８】
撮影レンズ系４１の背部には、絞り４２が配置され、撮影レンズ系４１と絞り４２により撮影光学系を構成している。
【００１９】
絞り４２の背部には、詳細は後述するＣＭＯＳ型かつ裏面照射型の撮像素子４４が配置されている。絞り４２と撮像素子４４の間にはメカニカルシャッタ４３が配置されている。撮影レンズ系４１、絞り４２、及びメカニカルシャッタ４３をこの順に通って撮像素子４４の受光面に入射した被写体光像に対応する撮像画像信号が、ＡＤ変換部４５でデジタルデータに変換され、バス５６に出力される。
【００２０】
バス５６には、この撮像装置１００の全体を統括制御する中央制御部（ＣＰＵ）４６と、シャッタボタンを含む操作ボタン等で構成される操作部４８と、ＤＳＰ等で構成されＣＰＵ４６の指示の基に撮像画像信号に対して周知の画像処理を施す画像処理部４９と、撮像画像信号を画像処理して得られた撮像画像データを表示用のデータに変換するビデオエンコーダ５０と、ビデオエンコーダ５０で変換された撮像画像データを表示部５２に表示するドライバ５３と、メモリ５１と、メディア制御部５４とが接続される。メディア制御部５４には着脱自在に記録媒体（メモリカード）５５が装着される。
【００２１】
ＣＰＵ４６には、デバイス制御部４７が接続される。デバイス制御部４７は、ＣＰＵ４６からの指示に従い、撮像素子４４の駆動制御を行い、絞り４２の開口量調整制御を行い、撮影レンズ系４１のフォーカスレンズの位置制御やズームレンズの位置制御を行い、メカニカルシャッタ４３の開閉制御を行う。
【００２２】
図２は、図１に示した撮像装置１００における撮像素子４４の概略構成を示す平面模式図である。図２では、撮像素子４４をシリコン基板の表面側から見た図を示した。
【００２３】
図２に示したように、撮像素子４４は、複数の画素部１０（細線のブロック）からなる第一グループと、複数の画素部１１（太線のブロック）からなる第二グループとを備える。撮像素子４４に含まれる全ての画素部は、行方向Ｘとこれに直交する列方向Ｙに二次元状（図２の例では正方格子状）に配列されている。そして、左から数えて偶数番目の列にある画素部が、画素部１１となっている。
【００２４】
各画素部１０と、各画素部１０に対して同一の方向で隣接する画素部１１（図２の例では各画素部１０の右隣にある画素部１１）は、撮影光学系の異なる瞳領域を通過する光束を受光する瞳分割用の画素部のペアを構成する。撮像素子４４は、このペアを二次元状に複数配列したものということもできる。
【００２５】
図３は、図２に示した撮像素子４４における瞳分割用の画素部のペアのＡ−Ａ線断面模式図である。
【００２６】
画素部１０のシリコン基板内には、裏面側に電荷発生領域１７が形成されている。電荷発生領域１７は、シリコン基板の裏面側から入射する光に応じた電荷を発生するＮ型不純物層からなる領域である。
【００２７】
画素部１０のシリコン基板内の電荷発生領域１７よりもシリコン基板の表面側には、電荷発生領域１７に接して電荷蓄積領域１３が形成されている。電荷蓄積領域１３は、シリコン基板の裏面側から入射する光に応じた電荷を発生すると共に、電荷発生領域１７及び電荷蓄積領域１３自身で発生した電荷を蓄積する。電荷蓄積領域１３は、電荷発生領域１７よりも不純物濃度の高いＮ型不純物層からなる領域である。電荷発生領域１７と電荷蓄積領域１３が画素部１０の光電変換領域（フォトダイオード）を構成している。
【００２８】
図３の例では、電荷発生領域１７は画素部１０の行方向Ｘの端から端まで形成されており、電荷蓄積領域１３は、電荷発生領域１７よりも行方向Ｘの幅が小さくなっており、かつ、その行方向Ｘの中心が電荷発生領域１７の行方向Ｘの中心に対して左方向に偏心して配置されている。
【００２９】
画素部１０のシリコン基板内の電荷蓄積領域１３とシリコン基板表面との間には、電荷蓄積領域１３での暗電流発生等を抑制するためのＰ型不純物層からなる表面Ｐ領域１２が形成されている。
【００３０】
画素部１０のシリコン基板内の電荷発生領域１７よりもシリコン基板の表面側には、電荷発生領域１７に接して障壁領域１６が形成されている。障壁領域１６は、電荷発生領域１７に対してポテンシャル障壁を形成するＰ型不純物層からなる領域である。障壁領域１６の電荷発生領域１７と接する部分は、当該電荷発生領域１７の行方向Ｘの中心よりも瞳分割方向（行方向Ｘ）の一方側（右側）にある。言い換えると、障壁領域１６は、電荷発生領域１７の行方向Ｘの端部のうちの一方の端部（図３の例では右端部）に接して形成されている。
【００３１】
画素部１０のシリコン基板内の障壁領域１６とシリコン基板表面との間には、電荷発生領域１７と同じ導電型のＮ型不純物層からなる電荷排出領域１５が形成されている。電荷排出領域１５は、図３の例では、電荷蓄積領域１３よりも不純物濃度の高い領域となっている。電荷排出領域１５には、シリコン基板表面上方に形成された配線３０が電気的に接続されており、この配線３０は、図１に示したデバイス制御部４７に接続されている。
【００３２】
画素部１０のシリコン基板内の表面Ｐ領域１２及び電荷蓄積領域１３と、障壁領域１６及び電荷排出領域１５との間には、障壁領域１６よりも不純物濃度の高いＰ型不純物層からなる素子分離領域１４が形成されている。この素子分離領域１４によって、表面Ｐ領域１２及び電荷蓄積領域１３と、障壁領域１６及び電荷排出領域１５とが分離されている。
【００３３】
画素部１１の断面形状は、画素部１０の断面形状を瞳分割方向（行方向Ｘ）で反転させたものとなっているだけであるため、同一機能を持つ領域には画素部１０と同一の符号を付して説明を省略する。
【００３４】
シリコン基板内の画素部１０と画素部１１の間には、画素部同士を分離するためのＰ型不純物層からなる素子分離領域１８が形成されている。また、画素部１０，１１の電荷発生領域１７とシリコン基板の裏面との間には、高濃度のＰ型不純物層からなる裏面Ｐ領域１９が形成されている。
【００３５】
図４は、図２に示したペアを構成する２つの画素部を拡大した平面模式図である。
【００３６】
画素部１０のシリコン基板表面にある表面Ｐ領域１２の隣にはフローティングディフュージョンＦＤが形成されている。フローティングディフュージョンＦＤと表面Ｐ領域１２との間のシリコン基板上方には、図示しない絶縁膜を介して転送ゲート電極３１が形成されている。この転送ゲート電極３１に高電圧が印加されると、電荷蓄積領域１３に蓄積された電荷がフローティングディフュージョンＦＤに転送される。
【００３７】
フローティングディフュージョンＦＤの右隣にはドレイン領域２７が形成されている。ドレイン領域２７には配線２５が接続され、この配線２５には電源電圧ＶＤＤが供給される。フローティングディフュージョンＦＤとドレイン領域２７との間のシリコン基板上方には、図示しない絶縁膜を介してリセットゲート電極２１が形成されている。リセットゲート電極２１に高電圧が印加されると、フローティングディフュージョンＦＤの電荷がドレイン領域２７へと排出されて、フローティングディフュージョンＦＤがリセットされる。フローティングディフュージョンＦＤとリセットゲート電極２１とドレイン領域２７が、フローティングディフュージョンＦＤの電荷をリセットするリセットトランジスタを構成する。
【００３８】
ドレイン領域２７の右隣にはソース領域２８が形成されている。ドレイン領域２７とソース領域２８の間のシリコン基板上方には、図示しない絶縁膜を介してゲート電極２２が形成されている。ゲート電極２２には配線２４が接続され、この配線２４がフローティングディフュージョンＦＤに電気的に接続されている。ドレイン領域２７とゲート電極２２とソース領域２８が、フローティングディフュージョンＦＤの電位に応じた信号を出力する出力トランジスタを構成する。
【００３９】
ソース領域２８の右隣にはドレイン領域２９が形成されている。ソース領域２８とドレイン領域２９の間のシリコン基板上方には、図示しない絶縁膜を介してゲート電極２３が形成されている。ドレイン領域２９には信号出力線２６が接続されている。ソース領域２８とゲート電極２３とドレイン領域２９が、出力トランジスタからの出力信号を信号出力線２６に選択的に出力する選択トランジスタを構成する。この選択トランジスタがオンすることで、出力トランジスタからの出力信号を信号出力線２６に出力することができる。
【００４０】
以上のように、画素部１０は、シリコン基板の表面側に周知のＭＯＳ回路（図３の例ではフローティングディフュージョンＦＤと３つのトランジスタからなるＭＯＳ回路）が読み出し回路として形成されている。なお、画素部１１の読み出し回路の構成は、画素部１０の構成を左右反転させただけであるため、その説明は省略する。また、この読み出し回路のレイアウトは一例であり、シリコン基板表面側の空いているスペースを利用して周知のＭＯＳ回路を形成することができる。
【００４１】
次に、このように構成された瞳分割用の画素部１０，１１の瞳分割の原理について説明する。
【００４２】
撮像装置１００では、デバイス制御部４７が、電荷排出領域１５に接続された配線３０に供給する電圧を制御することで、画素部１０，１１を瞳分割用画素部として機能させたり、瞳分割機能を持たない通常の撮影用の画素部として機能させたりする。具体的には、デバイス制御部４７は、電荷排出領域１５に接続された配線３０に供給する電圧を、障壁領域１６によって形成されるポテンシャル障壁を消滅させることのできるハイレベルの電圧と、当該ポテンシャル障壁を消滅させずに形成しておくことのできるローレベルの電圧とで切り替える。以下では、電荷排出領域１５にローレベルの電圧を印加した状態をローレベル状態といい、電荷排出領域１５にハイレベルの電圧を印加した状態をハイレベル状態という。
【００４３】
図５は、ローレベル状態での画素部１０のシリコン基板内のポテンシャル分布を示した図である。図５において、ＦＩＧ５Ａは、図３に示した断面図におけるＢ−Ｂ線の断面ポテンシャル図であり、ＦＩＧ５Ｂは、図３に示した断面図におけるＣ−Ｃ線の断面ポテンシャル図である。図６は、ハイレベル状態での画素部１０のシリコン基板内のポテンシャル分布を示した図である。図６において、ＦＩＧ６Ａは、図３に示した断面図におけるＢ−Ｂ線の断面ポテンシャル図であり、ＦＩＧ６Ｂは、図３に示した断面図におけるＣ−Ｃ線の断面ポテンシャル図である。
【００４４】
ローレベル状態では、ＦＩＧ５Ｂに示したように、障壁領域１６のポテンシャルが電荷発生領域１７に対して障壁として機能する。このため、電荷発生領域１７のうち、障壁領域１６と接する部分の近辺で発生した電荷は、この障壁を越えられずに、ＦＩＧ５Ａに示した電荷蓄積領域１３によって形成されるポテンシャル井戸に移動する。つまり、ローレベル状態では、電荷発生領域１７で発生する全ての電荷が、電荷蓄積領域１３に蓄積されることになる。
【００４５】
これに対し、ハイレベル状態では、ＦＩＧ６Ｂに示したように、障壁領域１６によって形成されていたポテンシャル障壁が消滅し、障壁領域１６のポテンシャルが電荷発生領域１７に対して障壁として機能しなくなる。このため、電荷発生領域１７のうち、障壁領域１６と接する部分の近辺で発生した電荷は、障壁領域１６を通って電荷排出領域１５に移動し、電荷蓄積領域１３には蓄積されない。一方で、電荷発生領域１７のうち、障壁領域１６と接しない部分で発生した電荷は、ＦＩＧ６Ａに示した電荷蓄積領域１３によって形成されるポテンシャル井戸に移動する。つまり、ハイレベル状態では、電荷発生領域１７で発生する電荷のうち、電荷発生領域１７の行方向Ｘの右端で発生する電荷以外の電荷だけが電荷蓄積領域１３に蓄積されることになる。
【００４６】
ここまでは、画素部１０についての説明であるが、画素部１１については、画素部１０と左右反転の構造となっているため、ハイレベル状態では、電荷発生領域１７で発生する電荷のうち、電荷発生領域１７の行方向Ｘの左端で発生する電荷以外の電荷だけが電荷蓄積領域１３に蓄積され、ローレベル状態では、電荷発生領域１７で発生する全ての電荷が電荷蓄積領域１３に蓄積されることになる。
【００４７】
このように、ハイレベル状態では、画素部１０と画素部１１とで、電荷蓄積領域１３に蓄積される電荷の成分が異なるものとなる。この結果、画素部１０と画素部１１とで瞳分割が可能となる。図７を用いて瞳分割の原理について更に説明する。
【００４８】
図７のＦＩＧ７Ａは、ローレベル状態での画素部１０内での電荷の移動を説明するための図である。図７のＦＩＧ７Ｂは、ハイレベル状態での画素部１０内での電荷の移動を説明するための図である。
【００４９】
画素部１０にシリコン基板の裏面側から入射する光には、画素部１０に対して左側から入射してくる成分と、右側から入射してくる成分とが存在する。左側から入射してくる光成分は、ＦＩＧ７Ａに示すように、電荷発生領域１７の右側の端部に入射し、ここで電荷（丸印に−を記入したもの）を発生する。逆に、右側から入射してくる光成分は、電荷発生領域１７の左側の端部に入射し、ここで電荷を発生する。
【００５０】
ローレベル状態では、障壁領域１６が電荷発生領域１７に対してポテンシャル障壁を形成するため、電荷発生領域１７で発生した全ての電荷は、ＦＩＧ７Ａの矢印で示すように、電荷蓄積領域１３に移動して、ここで蓄積される。
【００５１】
一方、ハイレベル状態では、ＦＩＧ７Ｂに示すように、障壁領域１６のポテンシャル障壁が消滅して、斜線部分で示すように電荷排出領域１５から空乏層が広がるため、左側から入射してきた光成分に応じた電荷は、この空乏層を介して電荷排出領域１５に移動し、右側から入射してきた光成分に応じた電荷は、電荷蓄積領域１３に移動して蓄積される。
【００５２】
画素部１１についての電荷の流れは、図７を左右反転させたものとなる。
【００５３】
したがって、ハイレベル状態では、画素部１０は、右側から入射してくる光成分に応じた電荷を主に蓄積し、画素部１１は、左側から入射してくる光成分に応じた電荷を主に蓄積する。この結果、画素部１０と画素部１１とで、それぞれに入射してくる光の光路は全く変えることなく、配線３０に印加する電圧を変えるという電気的な制御だけで、瞳分割を行うことができる。画素部１０と画素部１１は、従来の裏面照射型撮像素子に対し、主にシリコン基板内の構造を変えることで実現することができる。このため、特許文献１，２に記載のように、シリコン基板外の素子光学系（マイクロレンズや遮光膜）の構成を変えて瞳分割用画素部を作る場合と比較して、感度の低下を防ぐことができる、微細化に容易に対応することができる、製造コストの増大を防ぐことができる等の利点がある。
【００５４】
なお、ハイレベル状態において、電荷発生領域１７のＦＩＧ７Ｂの斜線部分以外の領域で発生した電荷が、電荷排出領域１５に積極的に流れてしまっては、瞳分割性能が劣化してしまう。このため、ハイレベル状態において、画素部１０の電荷発生領域１７の障壁領域１６と接しない部分で発生した電荷が、電荷蓄積領域１３に積極的に移動するように、電荷発生領域１７と電荷蓄積領域１３と障壁領域１６の濃度を決めておくのが好ましい。例えば、図６に示したように、ハイレベル状態において、電荷発生領域１７から電荷蓄積領域１３に向かうポテンシャルの傾斜が、電荷発生領域１７から障壁領域１６に向かうポテンシャルの傾斜よりも大きくなるように、各領域の濃度を設定するのがよい。
【００５５】
上述した瞳分割方式で特に優れている点は、ローレベル状態のときは、画素部１０と画素部１１とで瞳分割は行われないため、瞳分割用の画素部を通常の撮影用の画素部として使用できる点である。このため、撮像装置１００は、撮像画像データを記録するための本撮影時にはローレベル状態にして本撮影を行い、従来行っていた瞳分割用画素部の信号の欠陥補正処理を完全になくしている。以下では、撮像装置１００の撮影時の動作について説明する。
【００５６】
図８は、図１に示した撮像装置１００の撮影動作を説明するためのフローチャートである。図９は、図１に示した撮像装置１００の撮影動作を説明するためのタイミングチャートである。なお、デバイス制御部４７は、撮影モードが設定されると、電荷排出領域１５にローレベルの電圧を印加する。
【００５７】
撮影モードに設定されるとＣＰＵ４６は、デバイス制御部４７を介してメカニカルシャッタ４３を開にするとともに、撮像素子４４によりライブビュー画像表示用の動画撮影（図９のＭＶ）を開始する。そして、操作部４８に含まれるシャッタボタンが半押しされると（ステップＳ１：ＹＥＳ）、ＣＰＵ４６は、半押しされた時点で撮像素子４４から出力された撮像画像信号を取得し、この撮像画像信号に基づいて露出値（ＥＶ値）を算出する（ステップＳ２、図９の“ＡＥ”）。
【００５８】
次に、ＣＰＵ４６は、算出したＥＶ値が閾値ｔｈ以上か否かを判定し（ステップＳ３）、判定の結果がＮＯであった場合はステップＳ４の処理を行い、判定の結果がＹＥＳであった場合はステップＳ５の処理を行う。
【００５９】
ステップＳ４では、ＣＰＵ４６が、デバイス制御部４７を介して、周知の方法により、コントラスト検出方式による焦点調節処理を実行する（図９の“ＡＦ”）。具体的には、撮影レンズ系４１のフォーカスレンズを移動させながら焦点調節用の仮撮影を行い、コントラスト値がピークになったときのフォーカスレンズ位置を合焦位置として、焦点調節を行う。
【００６０】
ステップＳ５では、ＣＰＵ４６が、デバイス制御部４７を介して、電荷排出領域１５に印加する電圧をローレベルからハイレベルに変更する。
【００６１】
ステップＳ５の後、ＣＰＵ４６は、撮像素子４４により焦点調節用の仮撮影を行い、この仮撮影で撮像素子４４から出力された撮像画像信号に基づいて、周知の位相差検出方式により焦点調節を行う（ステップＳ６、図９の“ＡＦ”）。具体的には、撮像素子４４の全ての画素部１０から得られた撮像画像信号と、撮像素子４４の全ての画素部１１から得られた撮像画像信号との比較によって位相差を検出し、この位相差に基づいて被写体までの距離を測定して、合焦位置を決定し、焦点調節を行う。
【００６２】
なお、位相差検出方式により焦点調節を行う場合は、撮像素子４４の全ての画素部１０から得られた撮像画像信号と、撮像素子４４の全ての画素部１１から得られた撮像画像信号とを必ずしも用いなくてよい。例えば、撮像素子４４の特定領域（例えばユーザが指定した領域、顔が検出された領域、予め決められた領域等）にある全ての画素部１０から得られた撮像画像信号と当該特定領域にある全ての画素部１１から得られた撮像画像信号との比較により、位相差検出を行ってもよい。
【００６３】
この場合、仮撮影時において全ての画素部１０，１１をハイレベル状態にする必要はなく、位相差検出に使用する撮像信号を出力する画素部１０，１１だけをハイレベル状態とし、他の画素部１０，１１についてはローレベル状態とすることも考えられるが、全ての画素部１０，１１をハイレベル状態にして仮撮影を行うことが好ましい。このようにすることで、不純物領域１５の電圧を画素部毎に独立に制御できるようにするための配線３０の形成が不要となり、設計が容易になる。
【００６４】
ステップＳ６で位相差検出方式による合焦位置の算出が終わると、ＣＰＵ４６は、デバイス制御部４７を介して、電荷排出領域１５に印加する電圧をハイレベルからローレベルに変更する（ステップＳ７）。
【００６５】
ステップＳ４，Ｓ７の処理が終わり、一定期間中にシャッタボタンの全押しがなされると（ステップＳ８：ＹＥＳ）、ＣＰＵ４６は、ステップＳ２で算出したＥＶ値とステップＳ４又はステップＳ６で決定した合焦位置等の撮影条件にしたがって、撮像素子４４により本撮影を行う（ステップＳ９、図９の“露光”）。一定期間中にシャッタボタンの全押しがなされなかった場合（ステップＳ８：ＮＯ）、ＣＰＵ４６は、ステップＳ２に戻って再びＥＶ値の算出を行う。
【００６６】
ＣＰＵ４６は、本撮影の実行後、設定した露光時間が経過すると、メカニカルシャッタ４３を閉じて本撮影を終了する。本撮影の終了後、撮像素子４４の全ての画素部から撮像信号が出力され（図９の“読み出し”）、この全ての撮像信号の集合である撮像画像信号に対し、画像処理部４９にて画像処理がなされて、１つの撮像画像データが生成される。この画像処理には、従来行っていた瞳分割用の画素部の感度低下に伴う欠陥補正処理は含まれない。生成された撮像画像データは、表示部５２にプレビュー表示されると共に、メモリカード５５に記録される。
【００６７】
以上のように、撮像装置１００によれば、撮像素子４４を搭載していることにより、電気的な制御によって、瞳分割を行った撮影と瞳分割を行わない撮影とを簡単に切り替えることができる。このため、焦点調節を行うための仮撮影時には、瞳分割を行った撮影によって位相差検出処理を実施して、焦点調節を高速に行うことができると共に、記録用の撮像画像データを得るための本撮影時には、瞳分割を行わない撮影によって、欠陥補正の必要のない撮像画像信号を得て、撮影処理終了までの時間を短縮することができる。この結果、欠陥補正処理がなくなることによって画質向上を実現できると共に、撮影時間の短縮によってシャッタチャンスを逃してしまう可能性を低くすることができる。
【００６８】
また、撮像装置１００によれば、本撮影前に決定する露出値に応じて、コントラスト検出方式と位相差検出方式を切り替えて焦点調節を行うことができる。露出値が小さいときには、位相差検出方式よりもコントラスト検出方式の方が、焦点調節精度が高くなるため、図８に示したフローにしたがって焦点調節を行うことで、被写体に応じた最適な焦点調節を行うことができる。閾値ｔｈは、これよりも露出値が低くなると、コントラスト検出方式の焦点調節精度の方が位相差検出方式の焦点調節精度よりも高くなるときの露出値とすればよい。
【００６９】
なお、図８のフローチャートでは、露出値に応じてコントラスト検出方式と位相差検出方式を切り替えるものとしたが、露出値に関わらず、常に位相差検出方式を行ってもよい。つまり、図８において、ステップＳ３，Ｓ４を削除し、ステップＳ２の後にステップＳ５に移行するフローとしてもよい。
【００７０】
また、画素部１０と画素部１１を瞳分割用の画素部として機能させた場合、全ての画素部１０から得られる撮像画像信号と、全ての画素部１１から得られる撮像画像信号の間には、画素部１０と画素部１１の瞳分割方向（行方向Ｘ）において視差が発生する。このため、この２つの撮像画像信号を独立に画像処理して視差のある２つの撮像画像データを生成し、これらを立体表示可能な形式で記録することで、撮像装置１００に３Ｄ撮影機能を持たせることもできる。
【００７１】
図１０は、図１に示した撮像装置１００に３Ｄ撮影モード（視差のある複数の撮像画像データを撮影して記録するモード）を搭載したときの撮影動作を説明するためのフローチャートである。
【００７２】
まず、ＣＰＵ４６は、撮影モードを判定し、撮影モードが３Ｄ撮影モードであった場合（ステップＳ２１：ＹＥＳ）には、ステップＳ２２以降の処理を行う。撮影モードが、３Ｄ撮影モード以外の撮影モード、例えば２Ｄ撮影モード（視差のない撮像画像データを記録するモード）であった場合（ステップＳ２１：ＮＯ）には、図８のステップＳ１以降の処理を行う。
【００７３】
ステップＳ２２では、ＣＰＵ４６が、デバイス制御部４７を介して、電荷排出領域１５に印加する電圧をローレベルからハイレベルに変更する。
【００７４】
次に、操作部４８に含まれるシャッタボタンが半押しされると（ステップＳ２３：ＹＥＳ）、ＣＰＵ４６は、撮像素子４４で焦点調節用の仮撮影を行い、この仮撮影によって得られた撮像画像信号（全ての画素部１０からの撮像画像信号と、全ての画素部１１からの撮像画像信号との２つ）に基づいて、位相差検出方式による焦点調節処理を行う（ステップＳ２４）。
【００７５】
ステップＳ２４の処理が終わり、一定期間中にシャッタボタンの全押しがなされなかった場合（ステップＳ２５：ＮＯ）、ＣＰＵ４６は、ステップＳ２４に処理を戻す。
【００７６】
ステップＳ２４の処理が終わり、一定期間中にシャッタボタンの全押しがなされると（ステップＳ２５：ＹＥＳ）、ＣＰＵ４６は、ステップＳ２４で決定した合焦位置等の撮影条件にしたがって、撮像素子４４により本撮影を行う。この本撮影によって撮像素子４４から出力された撮像画像信号（全ての画素部１０からの撮像画像信号と、全ての画素部１１からの撮像画像信号との２つ）は、画像処理部４９によって処理され、左眼用の撮像画像データと右眼用の撮像画像データが生成される。そして、これら２つの撮像画像データが立体表示可能な形式でメモリカード５５に記録される（ステップＳ２６）。
【００７７】
ＣＰＵ４６は、本撮影の実行後、３Ｄ撮影モードを終了するかどうかを判定し、３Ｄ撮影モードを終了する場合（ステップＳ２７：ＹＥＳ）には、電荷排出領域１５に印加する電圧をハイレベルからローレベルに変更して、３Ｄ撮影モードを終了する。３Ｄ撮影モードを終了しない場合（ステップＳ２７：ＮＯ）には、ステップＳ２３に処理を戻す。
【００７８】
このように、図１に示した撮像装置１００によれば、２Ｄ撮影モードと３Ｄ撮影モードを電気的な制御だけで簡単に切り替えることができる。しかも、このような機能を、単一の撮影光学系と単一の撮像素子４４で実現することができる。このため、２Ｄ撮影と３Ｄ撮影を併用できる撮像装置をコンパクトかつ低コストで実現することができる。
【００７９】
また、撮像装置１００によれば、２Ｄ撮影モード時には、ローレベル状態で本撮影が行われるため、全ての画素部の感度を十分に確保することができると共に、全ての画素部の数に相当する画素数の撮像画像データを作ることができる。したがって、複雑な画像処理を行うことなく、高感度かつ高解像度の撮像画像データを得ることができる。
【００８０】
なお、これまでの説明では、撮像素子４４に含まれる全ての画素部を、瞳分割兼撮影用の画素部としているが、特許文献１，２に記載されているように、撮像素子４４に含まれる全ての画素部の一部を、瞳分割兼撮影用の画素部とし、残りの画素部については、撮影専用の画素部としてもよい。
【００８１】
この場合、撮影専用の画素部は、画素部１０と画素部１１のどちらかの構成と同じにするか、又は、画素部１０，１１とは異なる構成（例えば画素部１０において素子分離領域１４、電荷排出領域１５、及び障壁領域１６を削除し、これらが存在していた領域に、表面Ｐ領域１２と電荷蓄積領域１３を広げた構成）とすればよい。撮影専用の画素部を画素部１０，１１とは異なる構成にした場合には、撮影専用の画素部と画素部１０，１１とで、ローレベル状態で行う本撮影時に若干の感度差が生じる。しかし、この感度差は、従来のような周囲からの信号補間による欠陥補正処理が必要なほどではない。このため、画素部１０，１１から得られる信号のゲインを調整することで簡単に揃えることが可能である。したがって、撮影専用の画素部を設ける構成であっても、撮影時間の短縮を図ることができる。ただし、このような構成にした場合は、３Ｄ撮影機能を持たせることはできない。
【００８２】
次に、図１に示した撮像装置１００に搭載する撮像素子４４の変形例について説明する。
【００８３】
（第一の変形例）
図１１は、図１に示した撮像装置１００に搭載する撮像素子４４の第一の変形例を示す図であり、図３に対応する図である。
【００８４】
図１１に示した断面構成は、電荷排出領域１５及び障壁領域１６が画素部１０と画素部１１とで共有されている点を除いては、図３に示した断面構成と同じである。
【００８５】
図２に例示したように、ペアを構成する画素部１０，１１が互いに隣接する配置の場合には、図１１に示したように、電荷排出領域１５を、画素部１０と画素部１１で共通化して１つにすることが可能である。このようにすることで、電荷排出領域１５に接続する配線数を図３の場合と比較して減らすことができ、配線レイアウトの自由度を向上させることができる。また、ペアを構成する画素部１０と画素部１１とで、電荷排出領域１５及び障壁領域１６を１つにすることで、電荷排出領域１５及び障壁領域１６の画素部毎の製造ばらつきを吸収することができ、画質向上を図ることができる。なお、障壁領域１６については共通化せずに、画素部１０と画素部１１で別々に持っていてもよい。
【００８６】
（第二の変形例）
図１２は、図１に示した撮像装置１００に搭載する撮像素子４４の第二の変形例を示す図であり、図３に対応する図である。
【００８７】
図３、図１１に示した例では、電荷発生領域１７よりもシリコン基板の表面側に障壁領域１６が形成され、障壁領域１６よりもシリコン基板の表面側に電荷排出領域１５が形成されている。これに対し、図１２に示した構成は、電荷発生領域１７と同じ層に障壁領域１６を形成し、この障壁領域１６の隣に、シリコン基板の表面側に伸びる電荷排出領域（１５ａ、１５ｂ）を形成した点が、図３，１１とは大きく異なる。
【００８８】
図１２に示すように、画素部１０のシリコン基板内の電荷発生領域１７の行方向Ｘの右隣には障壁領域１６が形成されている。図１２に示す構成においても、電荷発生領域１７と障壁領域１６とが接する部分は、電荷発生領域１７の行方向Ｘの中心よりも右側に存在している。
【００８９】
障壁領域１６の右隣には電荷発生領域１７と同じ導電型の不純物層からなる電荷排出領域１５ｂが形成されている。
【００９０】
電荷排出領域１５ｂとシリコン基板表面との間には、電荷排出領域１５ｂと同じ導電型でかつ電荷排出領域１５ｂよりも不純物濃度の高い不純物層からなる電荷排出領域１５ａが形成されている。図１２の例では、電荷排出領域１５ｂと電荷排出領域１５ａは、ペアを構成する画素部１０，１１で共有されているが、画素部１０と画素部１１で別々に形成しておいてもよい。電荷排出領域１５ａと電荷排出領域１５ｂは、図３で説明した電荷排出領域１５と同じ機能を有しており、ここに印加する電圧を制御することでここに接している障壁領域１６のポテンシャルを制御することができる。
【００９１】
電荷蓄積領域１３及び表面Ｐ領域１２の行方向Ｘの幅は、電荷発生領域１７と同じになっており、電荷蓄積領域１３及び表面Ｐ領域１２と電荷排出領域１５ａとの間には素子分離領域１４が形成されている。この素子分離領域１４により、電荷蓄積領域１３及び表面Ｐ領域１２と、電荷排出領域１５ｂ、電荷排出領域１５ａ、及び障壁領域１６とが分離されている。
【００９２】
電荷排出領域１５ａには配線３０が接続されており、配線３０はデバイス制御部４７に接続される。
【００９３】
画素部１１の構成は、画素部１０を行方向Ｘで反転させたものである。
【００９４】
図１３は、図１２に示した画素部１０，１１の瞳分割原理を説明するための図であり、電荷排出領域１５ａに、障壁領域１６によって形成されるポテンシャル障壁を消滅させるハイレベルの電圧を印加したときの状態を示した図である。
【００９５】
電荷排出領域１５ａにハイレベルの電圧が印加されると、電荷排出領域１５ｂ、電荷排出領域１５ａの電位が深くなり、これに引きずられて障壁領域１６のポテンシャルも深い方向に移動して、障壁領域１６によって形成されていたポテンシャル障壁が消滅する。つまり、図１３の斜線で示したように電荷排出領域１５ｂから空乏層が広がり、この斜線で示した領域で発生した電荷は、電荷蓄積領域１３には移動せずに、電荷排出領域１５ｂを介して電荷排出領域１５ａに移動し、ここから基板外に排出される。
【００９６】
このように、図１２に示すような構成であっても、前述してきたのと同様の原理で瞳分割を行うことができる。
【００９７】
図１２に示した構成によれば、電荷発生領域１７、電荷蓄積領域１３、及び表面Ｐ領域１２を平面視において同一面積とすることができ、これらの形状が単純になる。このため、シリコン基板裏面上方に画素部対応でマイクロレンズを形成する場合にも、その設計が容易になる。
【００９８】
また、図１２に示した構成によれば、電荷排出領域１５ｂをシリコン基板の裏面に近い位置に形成することができるため、シリコン基板の裏面上方に配線３０を形成し、シリコン基板の裏面側から配線３０と電荷排出領域１５ｂとを接続することができる。この結果、シリコン基板表面側の設計自由度を向上させることができる。また、シリコン基板の裏面上方には、混色防止等を目的に、画素部同士の境界に遮光膜を設けることも考えられるが、この遮光膜を設けた場合には、この遮光膜を配線３０と兼用することも可能であり、製造工程の簡略化を図ることができる。
【００９９】
また、図１２に示した構成は、裏面照射型に限らず、表面照射型の撮像素子にも適用することができる。図１２に示した構成を表面照射型に適用する場合は、シリコン基板の表面側にカラーフィルタやマイクロレンズ等を配置して、表面側から光を入射するものとすればよい。この場合、入射光のうちの長波長の光（赤色の光）は、シリコン基板の深部にある電荷発生領域１７まで到達する。このため、障壁領域１６の近傍の電荷発生領域１７において発生する当該長波長の光に応じた電荷については、ハイレベル状態において電荷排出領域１５ａからこれを排出することができる。一方、入射光のうちの短波長の光（青色、緑色の光）は、電荷発生領域１７までほとんど到達せず、電荷蓄積領域１３で電荷に変換されるため、ハイレベル状態であっても、電荷排出領域１５ａからこれを排出することはほとんどできない。したがって、表面照射型であっても、入射光のうちの長波長の光については、原理的には瞳分割を行うことができる。
【０１００】
（第三の変形例）
図１４は、図１に示した撮像装置１００に搭載する撮像素子４４の第三の変形例を示す図であり、図２の画素部１０をシリコン基板表面側からみたときのシリコン基板内部の構成要素の配置を示した図である。図１５は、図１４のＢ−Ｂ線断面模式図であり、図１６は、図１４のＣ−Ｃ線断面模式図であり、図１７は、図１４のＤ−Ｄ線断面模式図である。
【０１０１】
図３、図１１、図１２に示した例では、電荷発生領域１７よりもシリコン基板の表面側に電荷蓄積領域１３が形成されている。これに対し、第三の変形例では、電荷発生領域１７と同じ層に電荷蓄積領域１３を形成した点が、図３，１１，１２とは大きく異なる。
【０１０２】
図１４及び図１５に示すように、電荷発生領域１７と電荷蓄積領域１３は、Ｐ型のシリコン基板内において列方向Ｙに並べてかつ互いに接して形成されている。電荷蓄積領域１３の不純物濃度は電荷発生領域１７よりも高くなっているため、電荷発生領域１７から電荷蓄積領域１３に向かってポテンシャルスロープが形成され、電荷発生領域１７で発生した電荷は、電荷蓄積領域１３に移動して蓄積される。電荷発生領域１７及び電荷蓄積領域１３とシリコン基板表面との間には表面Ｐ層１２が形成されている。
【０１０３】
図１４及び図１６に示すように、電荷発生領域１７の左隣にはこれに接して障壁領域１６が形成されている。障壁領域１６の上には絶縁膜７１を介して制御電極７２が形成されている。この制御電極７２には、図３で説明した配線３０が接続されており、この配線に供給する電圧を制御することで、障壁領域１６に電荷発生領域１７に対するポテンシャル障壁を形成する状態と、当該ポテンシャル障壁を消滅させる状態とを切り替えることができる。
【０１０４】
障壁領域１６の左隣には、これに接して電荷排出領域１５が形成されている。電荷排出領域１５は固定電源に接続されている。図１４に示すように、電荷蓄積領域１３と障壁領域１６及び電荷排出領域１５との間はＰ型シリコン基板によって分離されている。第三の変形例の撮像素子では、電荷発生領域１７と障壁領域１６と電荷排出領域１５とを全て同じ層に形成している。このため、電荷排出領域１５の電位を制御する代わりに、制御電極７２の電圧を制御することでハイレベル状態とローレベル状態を切り替えることができる。もちろん、電荷排出領域１５に配線３０を接続してローレベル状態とハイレベル状態を切り替えてもよい。この場合は、制御電極７２は不要である。
【０１０５】
図１７に示すように、電荷蓄積領域１３の左隣には少し離間して、図４で例示したようなＭＯＳ回路７０の半導体領域が形成されている。当該半導体領域のうちのフローティングディフュージョンと電荷蓄積領域１３との間のシリコン基板上方には転送ゲート電極７３が形成されている。転送ゲート電極７３と平面視で重なるシリコン基板の領域に電荷読み出し領域４０が形成されている。なお、シリコン基板の裏面上方には、電荷発生領域１７及び電荷蓄積領域１３以外を遮光する遮光膜を設けておくことが好ましい。
【０１０６】
ここまでは図２に示した画素部１０について説明したが、画素部１１については、図１４に示した平面図を行方向Ｘに反転させたものとなる。瞳分割用画素部は撮影にも使うため、全ての画素部１０，１１の光電変換領域は等間隔で二次元状に配置することが好ましい。
【０１０７】
図１６に示すように、画素部１０では、電荷発生領域１７の左端に障壁領域１６が接しているため、画素部１１では、電荷発生領域１７の右端に障壁領域１６が接する構成となる。このため、撮像素子をハイレベル状態で駆動することで、これまで説明してきたのと同様の原理で瞳分割を行うことが可能になる。
【０１０８】
図１４に示した構成によれば、障壁領域１６の電位を制御電極７２によって直接制御することができるため、素子設計が容易になる。なお、図３、図１１、図１２に示したように、電荷発生領域１７と電荷蓄積領域１３をシリコン基板内で積層した構成によれば、画素部に占める電荷発生領域の割合を図１４に示す構成よりも増やすことができ、高感度化を図れるという利点がある。
【０１０９】
なお、図１４に示した画素部の構成においても、例えば、図１４に示す構成を画素部１１の構成とし、図１４の構成を行方向Ｘで反転させたものを画素部１０とすることで、電荷排出領域１５及び読み出し回路７０を、画素部１０と画素部１１で共有することができる。これらを共有することができれば、各画素部の電荷発生領域１７及び電荷蓄積領域１３の面積を大きくすることができ、高感度化を図ることができる。
【０１１０】
また、図１４に示した構成は、裏面照射型に限らず、表面照射型の撮像素子にも適用することができる。図１４に示した構成を表面照射型に適用する場合は、シリコン基板の表面側にカラーフィルタやマイクロレンズ等を配置して、表面側から光を入射するものとすればよい。この場合、図１５〜１７に破線で示したように、シリコン基板表面上方に、電荷発生領域１７及び電荷蓄積領域１３以外の領域を遮光する遮光膜Ｗを設ける。図１４の構成を表面照射型にした場合でも、電荷発生領域１７及び電荷蓄積領域１３が画素部の光電変換領域となる。図１４に示す構成によれば、表面照射型であっても、入射光の波長によらずに、瞳分割を行うことができる。
【０１１１】
（第四の変形例）
図１８は、図１に示した撮像装置１００に搭載する撮像素子４４の第四の変形例を示す図であり、図２に対応する図である。図１８に示す撮像素子４４ａは、各画素部のシリコン基板裏面（シリコン基板の光入射側の面）上方にカラーフィルタを設けた点を除いては、図２に示した撮像素子４４と同じ構成である。
【０１１２】
図１８において、赤色の光を透過するＲカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｒ”の文字を記入し、緑色の光を透過するＧカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｇ”の文字を記入し、青色の光を透過するＢカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｂ”の文字を記入してある。
【０１１３】
図１８に示す撮像素子４４ａは、全ての画素部１０に含まれるカラーフィルタの配列が全体としてベイヤ配列となっており、全ての画素部１１に含まれるカラーフィルタの配列も全体としてベイヤ配列となっている。そして、ペアを構成する２つの画素部１０，１１に含まれるカラーフィルタは同色のものとなっている。
【０１１４】
このような構成により、カラー撮像にも対応することができる。
【０１１５】
撮像素子４４ａを搭載する撮像装置１００は、撮像素子４４ａによりローレベル状態にて本撮影を行って１つの撮像画像データを得る際には、ペア毎に、当該ペアの画素部１０，１１から得られた２つの撮像信号を加算して１つの撮像信号を生成し、全てのペアの数と同数の撮像信号からなる撮像画像信号に画像処理を行って１つの撮像画像データを生成し、記録すればよい。このようにすることで、信号加算によって感度を更に向上させたカラーの撮像画像データを得ることができる。
【０１１６】
なお、撮像素子４４ａのペアを構成する２つの画素部の構成は、図１１，１２，１４〜１７で説明した構成であってもよい。
【０１１７】
（第五の変形例）
図１９は、図１に示した撮像装置１００に搭載する撮像素子４４の第五の変形例を示す図であり、図２に対応する図である。図１９に示す撮像素子４４ｂは、各画素部のシリコン基板裏面（シリコン基板の光入射側の面）上方にカラーフィルタを設けた点、各画素部の配置を変更した点を除いては、図２に示した撮像素子４４と同じ構成である。
【０１１８】
図１９において、赤色の光を透過するＲカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｒ”の文字を記入し、緑色の光を透過するＧカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｇ”の文字を記入し、青色の光を透過するＢカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｂ”の文字を記入してある。
【０１１９】
図１９に示す撮像素子４４ｂの画素部１０は行方向Ｘと列方向Ｙに正方格子状に配列され、画素部１１は行方向Ｘと列方向Ｙに正方格子状に配列されている。画素部１０と画素部１１は、配列ピッチ及び総数が同じになっている。全ての画素部１０に含まれるカラーフィルタの配列は全体としてベイヤ配列になっており、全ての画素部１１に含まれるカラーフィルタの配列も全体としてベイヤ配列になっている。
【０１２０】
画素部１１は、全ての画素部１０を斜め４５°右下方向にずらした位置に配置されている。また、各画素部１０に対して同じ方向（図１９の例では斜め右下方向）に隣接する画素部１１は、当該各画素部１０に含まれるカラーフィルタと同色のカラーフィルタを含むものとなるように、画素部１０と画素部１１が配置されている。そして、各画素部１０と、当該各画素部１０に対して斜め右下方向で隣接する画素部１１とが瞳分割用の画素部のペアを構成している。
【０１２１】
図１９におけるＡ’−Ａ’断面は図３に示した図になる。なお、図１９におけるペアを構成する２つの画素部の構成は、図１１，１２，１４〜１７で説明した構成であってもよい。
【０１２２】
このような構成により、カラー撮像にも対応することができる。また、図１８に示した構成と比較して、１つの画素部あたりの面積を大きくすることができ、更なる高感度化を図ることができる。
【０１２３】
（第六の変形例）
図２０は、図１に示した撮像装置１００に搭載する撮像素子４４の第六の変形例を示す図であり、図２に対応する図である。図２０に示す撮像素子４４ｃは、各画素部のシリコン基板裏面（シリコン基板の光入射側の面）上方にカラーフィルタを設けた点、各画素部の配置を変更した点を除いては、図２に示した撮像素子４４と同じ構成である。
【０１２４】
図２０において、赤色の光を透過するＲカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｒ”の文字を記入し、緑色の光を透過するＧカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｇ”の文字を記入し、青色の光を透過するＢカラーフィルタを持つ画素部１０，１１については、ブロック内に“Ｂ”の文字を記入してある。
【０１２５】
図２では、奇数列の画素部を画素部１０とし、偶数列の画素部を画素部１１としたが、撮像素子４４ｃでは、画素部１０と画素部１１を２列おきに交互に配置している。そして、全ての画素部に含まれるカラーフィルタの配列は、全体としてベイヤ配列になっている。撮像素子４４ｃでは、図中の実線又は破線で示すように、画素部１０と、これに行方向Ｘで最も近い位置にある当該画素部１０と同色のカラーフィルタを含む画素部１１とで、瞳分割用の画素部のペアを構成している。
【０１２６】
このような構成により、カラー撮像にも対応することができる。撮像素子４４ｃによれば、カラーフィルタ配列が全体としてベイヤ配列となっているため、ローレベル状態にて本撮影を行って１つの撮像画像データを得る場合に、画素部１０と画素部１１の撮像信号を加算しなくとも、ベイヤ配列の撮像画像信号を得ることができ、画像処理が容易になると共に、高解像度の撮像画像データを生成することができる。
【０１２７】
なお、図２、図１８、２０に示した構成は、行方向Ｘに瞳分割を行う場合を例示したものであるが、瞳分割を行う方向は任意であり、例えば列方向Ｙとしてもよい。この場合、図２、図１８、図２０に示した撮像素子において、全ての画素部の配列を右又は左に９０°回転させた配列とすれば、列方向Ｙに瞳分割機能を持った撮像素子を実現することができる。
【０１２８】
また、図１９に示した構成の場合は、行方向Ｘと列方向Ｙの各々に対して４５°の方向に瞳分割を行うことができるが、例えば、画素部１０の右端部（四角形ブロックの右の角部）に障壁領域１６を設け、画素部１１の左端部（四角形ブロックの左の角部）に障壁領域１６を設けることで、行方向Ｘに瞳分割を行ったり、画素部１０の下端部（四角形ブロックの下の角部）に障壁領域１６を設け、画素部１１の上端部（四角形ブロックの上の角部）に障壁領域１６を設けることで、列方向Ｙに瞳分割を行ったりすることも可能である。
【０１２９】
また、図２、図１８、図１９、図２０に示した構成では、ペアを構成する画素部１０，１１の各々の障壁領域１６の平面視における中心を、電荷発生領域１３の平面視における中心に対し、瞳分割を行う方向において互いに近づく方向に偏心させているが、この各々の障壁領域１６の中心は、瞳分割を行う方向において互いに遠ざかる方向に偏心させてもよい。例えば、図３の断面図において、画素部１０のシリコン基板内の構造を左右反転し、画素部１１のシリコン基板内の構造を左右反転した断面形状としても、同様に、行方向Ｘに瞳分割を行うことができる。図３のような構造にした場合には、図１１に例示したように、電荷排出領域１５をペアの画素部で共有できるため、好ましい。
【０１３０】
また、瞳分割を行う方向は１方向に限らず、複数方向にしてもよい。以下では、複数方向で瞳分割を行うことが可能な撮像素子について説明する。
【０１３１】
（第七の変形例）
図２１は、図１に示した撮像装置１００に搭載する撮像素子４４の第七の変形例を示す図であり、図２に対応する図である。
【０１３２】
図２１に示す撮像素子４４ｅは、複数の画素部を、図１９と同様の配列で配置した構成である。図１９と大きく異なるのは、互いに隣接する４つの画素部６０ａ，６０ｂ，６０ｃ，６０ｄを１つのグループとし、グループ内の４つの画素部の各々が有するカラーフィルタを同色としている点、各グループにおいて４つの画素部で電荷排出領域１５を共有している点である。図２１において、赤色の光を透過するＲカラーフィルタを持つ画素部については、ブロック内に“Ｒ”の文字を記入し、緑色の光を透過するＧカラーフィルタを持つ画素部については、ブロック内に“Ｇ”の文字を記入し、青色の光を透過するＢカラーフィルタを持つ画素部については、ブロック内に“Ｂ”の文字を記入してある。
【０１３３】
各グループに含まれる４つの画素部６０ａ，６０ｂ，６０ｃ，６０ｄのうち、画素部６０ｂと画素部６０ｄは、行方向Ｘに瞳分割を行う瞳分割用のペアを構成し、画素部６０ａと画素部６０ｃは、列方向Ｙに瞳分割を行う瞳分割用のペアを構成している。全ての瞳分割用のペアの画素部の構成は、図３，１１，１２，１４で説明した構成を適用できる。例えば、図２１に示したａ−ａ線断面とｂ−ｂ線断面は、いずれも図１１又は図１２に示した断面と同じである。ただし、各画素部６０ａ，６０ｂ，６０ｃ，６０ｄに含まれる電荷排出領域１５（１５ａ，１５ｂ）は、グループ内に１つだけとなっており、４つの画素部６０ａ，６０ｂ，６０ｃ，６０ｄで共有されている。
【０１３４】
このような構成により、２つの方向での瞳分割を行うことができる。また、この構成によれば、４つの画素部で電荷排出領域１５を共有することができるため、配線３０の引き回しが容易になる。
【０１３５】
なお、撮像素子４４ｅをローレベル状態にして本撮影を行った場合は、各グループから得られる４つの撮像信号を加算してグループの総数分の撮像信号からなる撮像画像信号を生成し、これを画像処理して１つの撮像画像データを生成して記録すればよい。また、撮像素子４４ｅをハイレベル状態にして本撮影を行った場合は、全ての画素部６０ａから得られる撮像画像信号を画像処理して撮像画像データ（上）を生成し、全ての画素部６０ｂから得られる撮像画像信号を画像処理して撮像画像データ（左）を生成し、全ての画素部６０ｃから得られる撮像画像信号を画像処理して撮像画像データ（下）を生成し、全ての画素部６０ｄから得られる撮像画像信号を画像処理して撮像画像データ（右）を生成し、これらを対応付けて記録すればよい。
【０１３６】
例えば、撮像画像データ（右）と撮像画像データ（左）は、行方向Ｘに視差のあるデータとなっているため、これらを立体視可能に表示することができる。また、撮像画像データ（上）と撮像画像データ（下）は、列方向Ｙに視差のあるデータとなっているため、これらを立体視可能に表示することもできる。このように、撮像素子４４ｅによれば、１度の撮影で、異なる方向に視差を持つ撮像画像データの組を得ることができ、同一の被写体を、様々な視点で見たときの立体画像を再現することが可能になる。
【０１３７】
また、撮像素子４４ｅの各画素部はカラーフィルタを搭載していなくてもよい。この場合でも、１度の撮影で、異なる方向に視差を持つモノクロの撮像画像データを得ることができる。
【０１３８】
また、以上の説明では、電子を信号として読み出す例を示したが、正孔を信号として読み出す構成であってもよい。この場合、これまで説明してきたＰ型とＮ型を逆にすればよい。
【０１３９】
以上のように、本明細書には次の事項が開示されている。
【０１４０】
開示された撮像素子は、瞳分割用の画素部のペアを複数有する撮像素子であって、前記ペアを構成する２つの画素部は、それぞれ、半導体基板内に形成され電荷を発生する第一導電型の電荷発生領域と、前記半導体基板内で前記電荷発生領域に接して形成され前記電荷発生領域で発生した電荷を蓄積する前記電荷発生領域よりも不純物濃度の高い前記第一導電型の電荷蓄積領域と、前記電荷蓄積領域と前記電荷発生領域のうち前記電荷発生領域のみに接して形成された前記第一導電型と反対導電型の障壁領域と、前記障壁領域に隣接して形成された前記第一導電型の電荷排出領域とを含み、前記ペアを構成する２つの画素部の一方の画素部の前記電荷発生領域が前記障壁領域と接する部分は、当該電荷発生領域の中心よりも瞳分割方向の一方側にあり、前記ペアを構成する２つの画素部の他方の画素部の前記電荷発生領域が前記障壁領域と接する部分は、当該電荷発生領域の中心よりも瞳分割方向の他方側にあるものである。
【０１４１】
開示された撮像素子は、前記撮像素子が、前記電荷蓄積領域に蓄積された電荷に応じた信号を、前記半導体基板の光入射側の面とは反対の面側に形成された読み出し回路により読み出す裏面照射型であるものを含む。
【０１４２】
開示された撮像素子は、前記ペアを構成する２つの画素部の一方の画素部の前記電荷発生領域、前記電荷蓄積領域、前記障壁領域、及び前記電荷排出領域の瞳分割方向における断面形状は、前記ペアを構成する２つの画素部の他方の画素部の前記電荷発生領域、前記電荷蓄積領域、前記障壁領域、及び前記電荷排出領域の瞳分割方向における断面形状を、瞳分割方向で反転させたものとなっているものである。
【０１４３】
この構成により、瞳分割を精度よく行うことができる。
【０１４４】
開示された撮像素子は、前記ペアを構成する２つの画素部の各々に含まれる前記電荷発生領域が、前記半導体基板の光入射側の面側に形成され、前記ペアを構成する２つの画素部の各々に含まれる前記電荷蓄積領域が、前記半導体基板内の前記光入射側の反対の面側に形成されているものである。
【０１４５】
開示された撮像素子は、前記障壁領域が、前記電荷発生領域よりも前記半導体基板の前記反対の面側に形成され、前記電荷排出領域が、前記障壁領域よりも前記半導体基板の前記反対の面側に形成されているものである。
【０１４６】
開示された撮像素子は、前記障壁領域が、前記電荷発生領域と同じ層に形成され、前記電荷排出領域が、前記障壁領域の隣から前記半導体基板の前記反対の面側に伸びて形成されているものである。
【０１４７】
開示された撮像素子は、前記電荷排出領域に接続される電圧印加用の配線を備え、前記配線が、前記半導体基板の前記光入射側の面上方に設けられているものである。
【０１４８】
開示された撮像素子は、前記ペアを構成する２つの画素部の各々に含まれる前記電荷発生領域と前記電荷蓄積領域と前記障壁領域と前記電荷排出領域とが同じ層に形成されているものである。
【０１４９】
開示された撮像素子は、前記撮像素子に含まれる全ての画素部が、前記瞳分割用の画素部であり、前記全ての画素部は、二次元状に配列された複数の第一の画素部と、二次元状に配列された複数の第二の画素部とで構成され、前記第一の画素部及び前記第二の画素部は、それぞれ、前記半導体基板の光入射側の面上方にカラーフィルタを備え、前記複数の第一の画素部に含まれるカラーフィルタは全体としてベイヤ配列であり、前記複数の第二の画素部に含まれるカラーフィルタは全体としてベイヤ配列であり、前記複数の第一の画素部と前記複数の第二の画素部は、各第一の画素部に対して同じ方向に隣接する位置に当該各第一の画素部に含まれるカラーフィルタと同色のカラーフィルタを含む前記第二の画素部が配置されるように配列されており、前記第一の画素部と、当該第一の画素部に前記同じ方向で隣接する前記第二の画素部とで前記ペアを構成しているものである。
【０１５０】
開示された撮像素子は、前記撮像素子に含まれる全ての画素部が、前記瞳分割用の画素部であり、前記全ての画素部は、それぞれ、前記半導体基板の光入射側の面上方にカラーフィルタを備え、前記全ての画素部に含まれるカラーフィルタは全体としてベイヤ配列であり、前記画素部と、当該画素部に最も近い位置にある当該画素部に含まれるカラーフィルタと同色のカラーフィルタを持つ画素部とで前記ペアを構成しているものである。
【０１５１】
開示された撮像素子は、前記ペアを構成する２つの画素部が隣接して配置され、前記電荷排出領域が、当該２つの画素部で共有されているものである。
【０１５２】
開示された撮像素子は、前記ペアが、瞳分割方向の異なる２種類のペアを含み、前記２種類のペアを構成する４つの画素部が互いに隣接して配置され、前記電荷排出領域が、当該４つの画素部で共有されているものである。
【０１５３】
開示された撮像素子は、前記撮像素子に含まれる全ての画素部が、前記瞳分割用の画素部であり、前記全ての画素部は、それぞれ、前記半導体基板の光入射側の面上方にカラーフィルタを備え、前記２種類のペアを構成する４つの画素部に含まれるカラーフィルタは全て同色となっているものである。
【０１５４】
開示された撮像装置は、前記撮像素子と、前記撮像素子の前方に配置されたフォーカスレンズと、前記障壁領域によって前記電荷発生領域に対するポテンシャル障壁を形成した状態で撮影を行う第一の撮影処理と、前記ポテンシャル障壁を消滅させた状態で撮影を行う第二の撮影処理とを切り替えて行う駆動部と、前記撮像素子で仮撮影して得られる撮像画像信号に基づいて前記フォーカスレンズの位置を調節する焦点調節処理を行う焦点調節部とを備え、前記焦点調節処理は、前記第二の撮像処理で前記撮像素子から得られる撮像画像信号に基づいて、位相差検出方式により焦点調節を行う位相差ＡＦ処理を含み、前記駆動部は、前記焦点調節処理後に行う本撮影時には、前記第一の撮像処理を行うものである。
【０１５５】
開示された撮像装置は、前記焦点調節処理は、前記第一の撮像処理で前記撮像素子から得られる撮像画像信号に基づいてコントラスト検出方式により焦点調節を行うコントラストＡＦ処理を含み、前記焦点調節部は、前記本撮影前の撮影時に算出される露出値が閾値以上の場合に前記位相差ＡＦ処理を実行し、前記露出値が閾値未満の場合に前記コントラストＡＦ処理を実行するものである。
【０１５６】
開示された撮像装置は、視差のある複数の撮像画像データを撮影して記録する３Ｄ撮影モードを備え、前記３Ｄ撮影モード時には、前記駆動部が前記第二の撮像処理で前記仮撮影及び前記本撮影を行い、前記焦点調節部が前記位相差ＡＦ処理を行うものである。
【０１５７】
開示された撮像方法は、前記撮像素子を用いた撮像方法であって、前記障壁領域によって前記電荷発生領域に対するポテンシャル障壁を形成した状態で撮影を行う第一の撮影処理と、前記ポテンシャル障壁を消滅させた状態で撮影を行う第二の撮影処理とを切り替えて行う駆動ステップと、前記撮像素子で仮撮影して得られる撮像画像信号に基づいて前記撮像素子の前方に配置されたフォーカスレンズの位置を調節する焦点調節処理を行う焦点調節ステップとを備え、前記焦点調節処理は、前記第二の撮像処理で前記撮像素子から得られる撮像画像信号に基づいて、位相差検出方式により焦点調節を行う位相差ＡＦ処理を含み、前記駆動ステップでは、前記焦点調節処理後に行う本撮影時には前記第一の撮像処理を行うものである。
【０１５８】
開示された撮像方法は、前記焦点調節処理は、前記第一の撮像処理で前記撮像素子から得られる撮像画像信号に基づいてコントラスト検出方式により焦点調節を行うコントラストＡＦ処理を含み、前記焦点調節ステップでは、前記本撮影前の撮影時に算出される露出値が閾値以上の場合に前記位相差ＡＦ処理を実行し、前記露出値が閾値未満の場合に前記コントラストＡＦ処理を実行するものである。
【０１５９】
開示された撮像方法は、視差のある複数の撮像画像データを撮影して記録する３Ｄ撮影モード時には、前記第二の撮像処理で前記仮撮影及び前記本撮影を行い、前記位相差ＡＦ処理で焦点調節を行うものである。
【符号の説明】
【０１６０】
１０，１１  瞳分割用の画素部
１３  電荷蓄積領域
１５  電荷排出領域
１６  障壁領域
１７  電荷発生領域
３０  配線
【図１】
2014112242.tif 000003
【図２】
2014112242.tif 000004
【図３】
2014112242.tif 000005
【図４】
2014112242.tif 000006
【図５】
2014112242.tif 000007
【図６】
2014112242.tif 000008
【図７】
2014112242.tif 000009
【図８】
2014112242.tif 000010
【図９】
2014112242.tif 000011
【図１０】
2014112242.tif 000012
【図１１】
2014112242.tif 000013
【図１２】
2014112242.tif 000014
【図１３】
2014112242.tif 000015
【図１４】
2014112242.tif 000016
【図１５】
2014112242.tif 000017
【図１６】
2014112242.tif 000018
【図１７】
2014112242.tif 000019
【図１８】
2014112242.tif 000020
【図１９】
2014112242.tif 000021
【図２０】
2014112242.tif 000022
【図２１】
2014112242.tif 000023