(57)【要約】【課題】  誘導性を有する負荷への通電を停止したときなど、サージ電流が通電されたときに発生する熱による不具合を回避することのできる負荷駆動回路およびサージ保護回路を提供する。【解決手段】  負荷駆動回路１は、制御端子および出力端子の間の電圧に応じてオンされる互いに直列に接続された第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２と、各スイッチング素子の入力端子にカソードが、制御端子にアノードがそれぞれ接続された第１および第２ツェナーダイオードＺＤ１、ＺＤ２と、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２の制御端子に、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２をオン／オフするための駆動信号を出力する信号出力部１０と、を備え、負荷の逆起電力によって発生したサージ電圧は、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２に分圧される。【選択図】図１
2014218923.tif 000002
【特許請求の範囲】
【請求項１】
電源と当該電源の電圧（ＶＢ）よりも低い基準電圧を有する基準電圧部（ＧＮＤ）とを導通させることにより、前記電源と前記基準電圧部との間に設けられた誘導性を有する負荷（Ｌ）を駆動するための負荷駆動回路（１〜３）であって、
互いに直列に接続され、入力端子、出力端子および制御端子をそれぞれ有し、当該制御端子に印加される電圧に応じて、前記入力端子および前記出力端子の間が導通されることによりオンされる第１および第２スイッチング素子（ＭＯＳ１、ＭＯＳ２、Ｔｒ１、Ｔｒ２）を備え、
当該第１スイッチング素子の前記入力端子は前記負荷に接続され、前記第１スイッチング素子の前記出力端子と前記第２スイッチング素子の前記入力端子とが接続され、前記第２スイッチング素子の前記出力端子は前記基準電圧部に接続され、
前記電源の電圧よりも高いツェナー電圧（Ｖｚ）をそれぞれ有し、前記第１および第２スイッチング素子の前記入力端子および前記制御端子にカソードおよびアノードがそれぞれ接続された第１および第２ツェナーダイオード（ＺＤ１、ＺＤ２）と、
前記第１および第２スイッチング素子の前記制御端子に、当該第１および第２スイッチング素子をオン／オフするための駆動信号を出力する信号出力部（１０）と、
をさらに備えていることを特徴とする負荷駆動回路。
【請求項２】
前記第１および第２スイッチング素子は互いに同じ仕様、且つ前記第１および第２ツェナーダイオードのツェナー電圧は互いに同じであることを特徴とする請求項１に記載の負荷駆動回路。
【請求項３】
前記第１および第２スイッチング素子（ＭＯＳ１、ＭＯＳ２）は、ＭＯＳＦＥＴでそれぞれ構成され、
前記入力端子、出力端子および制御端子は、それぞれ前記ＭＯＳＦＥＴのドレイン端子、ソース端子およびゲート端子であることを特徴とする請求項１または２に記載の負荷駆動回路。
【請求項４】
前記第１および第２スイッチング素子（Ｔｒ１、Ｔｒ２）は、バイポーラトランジスタでそれぞれ構成され、
前記入力端子、出力端子および制御端子は、それぞれ前記バイポーラトランジスタのコレクタ端子、エミッタ端子およびベース端子であることを特徴とする請求項１または２に記載の負荷駆動回路。
【請求項５】
前記第１スイッチング素子の前記制御端子と前記信号出力部との間に配置され、前記第１および第２スイッチング素子がオフされたときに、前記負荷の逆起電力による電圧の発生に伴う電流から、前記信号出力部を保護するための抵抗（Ｒ１）と、
当該抵抗に並列に接続され、前記第１スイッチング素子がオン／オフされる速度を向上させるためのコンデンサ（Ｃ１）と、をさらに備えていることを特徴とする
請求項１ないし４のいずれか１項に記載の負荷駆動回路。
【請求項６】
サージ電圧が印加されたときに、当該サージ電圧の発生源（１８）と前記サージ電圧よりも低い電圧を有する低圧部（第２中間端子ｂ１）とを導通させることにより、前記サージ電圧に伴うサージ電流を通電させるためのサージ保護回路であって、
互いに直列に接続され、入力端子、出力端子および制御端子をそれぞれ有し、当該制御端子に印加される電圧に応じて前記入力端子および前記出力端子の間が導通されることによりオンされる複数のスイッチング素子（ＭＯＳ１１〜ＭＯＳ１３）を備え、
当該複数のスイッチング素子には、前記入力端子が前記サージ電圧の発生源に接続された高圧側スイッチング素子（ＭＯＳ１１）と、前記出力端子が前記低圧部に接続された低圧側スイッチング素子（ＭＯＳ１３）とが少なくとも含まれ、互いに隣接する前記スイッチング素子の前記出力端子と前記入力端子とが接続され、
前記複数のスイッチング素子の前記入力端子および前記制御端子にカソードおよびアノードがそれぞれ接続され、前記サージ電圧が印加されたときにブレークされる複数のツェナーダイオード（ＺＤ１１〜ＺＤ１３）をさらに備えていることを特徴とするサージ保護回路。
【請求項７】
前記複数のスイッチング素子は互いに同じ仕様、且つ前記複数のツェナーダイオードのツェナー電圧（Ｖｚ１）は互いに同じであることを特徴とする請求項６に記載のサージ保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導性を有する負荷を駆動する負荷駆動回路、およびサージ電流から回路を保護するためのサージ保護回路とに関するものである。
【背景技術】
【０００２】
従来の負荷駆動回路として、例えば図７に示すものが知られている。同図の負荷駆動回路２０は、誘導性を有するコイルＬを駆動するためのものであり、コイルＬと、電源の電圧ＶＢよりも低電圧の基準電圧部ＧＮＤとの間に、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２が設けられている。第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２は同じ仕様のＭＯＳＦＥＴで構成され、互いに並列に接続されおり、そのゲートには、駆動信号発生回路１１０が接続されている。
【０００３】
第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２は、駆動信号発生回路１１０から出力された駆動信号に応じて同時にオン／オフされ、オンされたときには電源と基準電圧部ＧＮＤとが導通され、コイルＬに電流が通電されることによって、コイルＬが駆動される。その際、コイルＬに通電された電流は、第１スイッチング素子ＭＯＳ０１側の経路と第２スイッチング素子ＭＯＳ０２側の経路に分流されることによって、２つのスイッチング素子ＭＯＳ０１、ＭＯＳ０２に分散して熱が発生する。
【０００４】
また、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２がオフされたときには、電源と基準電圧部ＧＮＤとの間の導通が遮断され、コイルＬへの通電が停止される。このとき、コイルＬの誘導性によってサージ電圧が発生し、このサージ電圧によって、各スイッチング素子のドレイン端子およびゲート端子の間に接続されたツェナーダイオードＺＤ０がブレークされる。それにより、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２のゲートにサージ電圧が印加されることによって、両スイッチング素子ＭＯＳ０１、ＭＯＳ０２がオンされ、サージ電圧によるサージ電流が、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２を経由して基準電圧部ＧＮＤに逃がされる。
【０００５】
また、従来のサージ保護回路として、例えば特許文献１に記載されたものが知られている。このサージ保護回路では、ＭＯＳＦＥＴのドレイン端子およびゲート端子の間に、ドレイン端子側からのサージ電圧によってブレークダウンするツェナーダイオード群が接続されており、ドレイン端子とソース端子の間には、ＭＯＳＦＥＴのゲート耐圧よりも低い、ゲート端子側からの電圧でブレークダウンするツェナーダイオード群が接続されている。また、従来の負荷駆動回路として、例えば特許文献２に記載されたものが知られている。この負荷駆動回路では、互いに並列に接続された第１および第２のスイッチング素子が、電磁負荷と接地電位の間に設けられており、検出した負荷電流の大きさに応じてスイッチング素子を制御し、各スイッチング素子の経路に分流される電流の割合が変更される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−７７５３７号公報
【特許文献２】米国特許５７３１９４６号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、上述した負荷駆動回路２０では、サージ電流がスイッチング素子に通電されたときに過大な熱が発生することにより、スイッチング素子の動作に不具合を来すおそれがある。例えば、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２をオン／オフするのに要するゲートカットオフ電圧に、個体差などに起因して差異がある場合、ゲートに電圧が印加されると、実際にはゲートカットオフ電圧の低い方のスイッチング素子が先にオンされることによって、そのスイッチング素子に先に通電が開始される。特に、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２をオフした直後に、両スイッチング素子ＭＯＳ０１、ＭＯＳ０２がサージ電圧によってオンされる場合、双方が完全にオンされるまで、先にオンされた方のスイッチング素子にサージ電流が偏って通電される。その結果、先にオンされたスイッチング素子に過大な熱が発生することで、その動作に不具合を来すおそれがある。
【０００８】
本発明は、以上のような課題を解決するためになされたものであり、誘導性を有する負荷への通電を停止したときなど、サージ電流が通電されたときに発生する熱による不具合を回避することのできる負荷駆動回路およびサージ保護回路を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明に係る負荷駆動回路は、電源と当該電源の電圧よりも低い基準電圧を有する基準電圧部とを導通させることにより、前記電源と前記基準電圧部との間に設けられた誘導性を有する負荷を駆動するための負荷駆動回路であって、互いに直列に接続され、入力端子、出力端子および制御端子をそれぞれ有し、当該制御端子に印加される電圧に応じて、前記入力端子および前記出力端子の間が導通されることによりオンされる第１および第２スイッチング素子を備え、当該第１スイッチング素子の前記入力端子は前記負荷に接続され、前記第１スイッチング素子の前記出力端子と前記第２スイッチング素子の前記入力端子とが接続され、前記電源の電圧よりも高いツェナー電圧を有し、前記第１スイッチング素子の前記入力端子および前記制御端子にカソードおよびアノードがそれぞれ接続された第１ツェナーダイオードと、前記電源の電圧よりも高いツェナー電圧を有し、前記第２スイッチング素子の前記入力端子側および前記制御端子側にカソードおよびアノードがそれぞれ接続された第２ツェナーダイオードと、前記第１および第２スイッチング素子の前記制御端子に、当該第１および第２スイッチング素子をオン／オフするための駆動信号を出力する信号出力部と、をさらに備えていることを特徴とする。
【００１０】
この負荷駆動回路によれば、誘導性を有する負荷と電源の電圧よりも低い基準電圧を有する基準電圧部との間に配置された第１および第２スイッチング素子がオンされ、電源と基準電圧部とが導通されて負荷に電流が流れることにより、負荷が駆動される。第１および第２スイッチング素子は、信号出力部から出力された駆動信号が各スイッチング素子の制御端子に入力されることによって、オン／オフされる。各スイッチング素子は、制御端子に印加される電圧に応じてオンされることによって、その入力端子と出力端子との間が導通される。
【００１１】
各スイッチング素子がオフされると、各スイッチング素子で導通が遮断され、負荷の駆動が停止される。その際、負荷の逆起電力によって電源の電圧よりも高い電圧が生じ、この高電圧が、第１ツェナーダイオードのツェナー電圧に達すると、これをブレークし、第１ツェナーダイオードを経由して第１スイッチング素子の制御端子に印加される。これにより第１スイッチング素子がオンされる。さらに、この高電圧は、第１スイッチング素子を経由して第２ツェナーダイオードに印加され、これをブレークして第２スイッチング素子の制御端子に印加されることによって、第２スイッチング素子がオンされる。以上により、負荷と基準電圧部との間が導通されることにより、逆起電力による電流が、第１および第２スイッチング素子を経由して基準電圧部に逃がされる。
【００１２】
また、負荷と基準電圧部との間には、第１および第２スイッチング素子が互いに直列に接続されているので、逆起電力による電圧は、各スイッチング素子に分圧される。したがって、いずれか一方のスイッチング素子に過大な電圧が生じることが防止され、逆起電力による電流が通電されたときの発熱量を第１および第２スイッチング素子間で平準化でき、各スイッチング素子に過大な熱が発生することを回避できる。その結果、熱による不具合が各スイッチング素子に生じるのを防止できるので、負荷を適切に駆動することができる。
【００１３】
本発明に係るサージ保護回路は、サージ電圧が印加されたときに、当該サージ電圧の発生源と前記サージ電圧よりも低い電圧を有する低圧部とを導通させることにより、前記サージ電圧に伴うサージ電流を通電させるためのサージ保護回路であって、互いに直列に接続され、入力端子、出力端子および制御端子をそれぞれ有し、当該制御端子に印加される電圧に応じて前記入力端子および前記出力端子の間が導通されることによりオンされる複数のスイッチング素子を備え、当該複数のスイッチング素子には、前記入力端子が前記サージ電圧の発生源に接続された高圧側スイッチング素子と、前記出力端子が前記低圧部に接続された低圧側スイッチング素子とが少なくとも含まれ、互いに隣接する前記スイッチング素子の前記出力端子と前記入力端子とが接続され、前記複数のスイッチング素子の前記入力端子および前記制御端子にカソードおよびアノードがそれぞれ接続された複数のツェナーダイオードをさらに備えていることを特徴とする。
【００１４】
このサージ電流保護回路によれば、サージ電圧の発生源で発生したサージ電圧は、高圧側スイッチング素子の入力端子と制御端子との間に設けられたツェナーダイオードのカソードに、印加される。それにより、そのツェナーダイオードがブレークされ、高圧側スイッチング素子の制御端子にサージ電圧が印加されることによって、入力端子と出力端子との間が導通される。
【００１５】
次いで、オンされた高圧側スイッチング素子に隣接するスイッチング素子に設けられたツェナーダイオードに、高圧側スイッチング素子を経由してサージ電圧が印加され、そのツェナーダイオードがブレークされると、そのスイッチング素子がオンされる。このように、低圧側スイッチング素子まで、複数のスイッチング素子が順次、オンされることによって、サージの発生源と、サージ電圧よりも低電圧の低圧部とが導通されることにより、サージ電圧に伴うサージ電流が、複数のスイッチング素子に通電される。
【００１６】
また、複数のスイッチング素子は直列に接続されているので、サージ電流が通電される際、サージ電圧が各スイッチング素子に分圧される。それにより、各スイッチング素子にはサージ電圧よりも低い電圧が生じる結果、各スイッチ素子では、分圧された電圧に応じた熱が発生するとともに、発生した熱に対応する電力が消費される。
【００１７】
以上のように、複数のスイッチング素子で発生した熱に対応する電力がサージ保護回路で消費され、その分、サージから保護すべき保護対象に供給される電力が低減されるので、保護対象をサージ電流から保護することができる。また、サージ電圧が複数のスイッチング素子に分圧されるので、複数のスイッチング素子間で発熱量を平準化でき、各スイッチング素子に過大な熱が発生するのを回避することができる。その結果、熱による不具合が各スイッチング素子に生じるのを防止でき、サージ保護回路が適切に機能するので、保護対象をサージ電流からより確実に保護することができる。
【図面の簡単な説明】
【００１８】
【図１】一実施形態に係る負荷駆動回路を示す回路図である。
【図２】駆動信号と、図１の第１および第３中間端子ａ、ｃの電圧および電流の大きさと、各スイッチング素子で消費されるエネルギーとを、時系列に沿ってそれぞれ示す図である。
【図３】第１の変形例に係る負荷駆動回路を示す回路図である。
【図４】第１の変形例に係る負荷駆動回路において、駆動信号と、第１および第３中間端子ａ、ｃの電圧および電流とを、時系列に沿ってそれぞれ示す図である。
【図５】第２の変形例に係る負荷駆動回路を示す回路図である。
【図６】一実施形態に係るサージ保護回路を示す回路図である。
【図７】従来の負荷駆動回路を示す回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明の一実施形態に係る負荷駆動回路について、図面を参照しながら説明する。本実施形態の負荷駆動回路１は、例えば車両に搭載されたエンジンを制御するための制御装置（いずれも図示せず）に実装されており、燃料を噴射するためのインジェクタ（図示せず）を駆動するものである。
【００２０】
図１に示すように、負荷駆動回路１は、コイルＬ（負荷）と、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２と、両スイッチング素子ＭＯＳ１、ＭＯＳ２をオン／オフするための駆動信号発生回路１０（信号出力部）などを備えている。コイルＬは、インジェクタに組み込まれており、通電されたときにプランジャ（図示せず）を駆動することによって燃料を噴射させる。コイルＬの一方の端子には、バッテリー（電源（図１では、電源電圧を出力するバッテリーのプラス端子で示す））から所定の電源電圧ＶＢ（例えば１２［Ｖ］）が入力される。
【００２１】
第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２は、同じ仕様のＮチャンネル型のパワーＭＯＳＦＥＴで構成され、互いに直列に接続されている。第１スイッチング素子ＭＯＳ１のドレイン端子（入力端子）には、上述したコイルＬの他方の端子が接続されており、第１スイッチング素子ＭＯＳ１のソース端子（出力端子）には、第２スイッチング素子ＭＯＳ２のドレイン端子（入力端子）が接続され、また、第２スイッチング素子ＭＯＳ２のソース端子（出力端子）は基準電圧部ＧＮＤに接地されている。基準電圧部ＧＮＤの基準電圧はほぼ０［Ｖ］に設定されている。
【００２２】
第１スイッチング素子ＭＯＳ１のゲート端子（制御端子）には、駆動信号発生回路１０（信号出力部）が、第１抵抗Ｒ１を介して接続されている。また、第２スイッチング素子ＭＯＳ２のゲート端子（制御端子）には、駆動信号発生回路１０が、第２抵抗Ｒ２を介して接続されている。
【００２３】
駆動信号発生回路１０は、車両の運転状態に応じて第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のゲート端子に駆動信号を出力する。駆動信号は例えばＰＷＭ信号で構成され、そのデューティ比に応じた駆動信号の電圧レベルが高い（以下「Ｈｉ」という）ときに、ゲート端子およびソース端子の間の電圧が所定のゲートカットオフ電圧を超えることによって、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２がオンされる。それにより、両スイッチング素子ＭＯＳ１、ＭＯＳ２のドレイン端子とソース端子の間がそれぞれ導通される結果、バッテリーと基準電圧部ＧＮＤの間が導通され、バッテリーから基準電圧部ＧＮＤに電流が流れる。一方、駆動信号の電圧レベルが低い（以下「Ｌｏ」という）ときには、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２はオフされ、バッテリーと基準電圧部ＧＮＤとの間の導通が遮断される。
【００２４】
また、第１抵抗Ｒ１には、第１スイッチング素子ＭＯＳ１のオン／オフの速度を向上させるためのスピードアップコンデンサとして、コンデンサＣ１が並列に接続されており、その静電容量は例えば２２００［ｐＦ］に設定されている。駆動信号がＨｉに切り換えられた直後においては、コンデンサＣ１が充電されるのに伴って大きな電圧がコンデンサＣ１を経由してゲート端子に印加されることによって、第１スイッチング素子ＭＯＳ１は速やかにオンされる。また、駆動信号がＬｏに切り換えられた直後においては、コンデンサＣ１から放電されるのに伴って、第１スイッチング素子ＭＯＳ１のゲート端子にマイナスの電圧が印加されることによって、第１スイッチング素子ＭＯＳ１は速やかにオフされる。
【００２５】
また、第１スイッチング素子ＭＯＳ１のドレイン端子とゲート端子の間には、第１ツェナーダイオードＺＤ１および第１ダイオードＤ１が接続されている。具体的には、コイルＬと第１スイッチング素子ＭＯＳ１の間の第１中間端子ａに、第１ツェナーダイオードＺＤ１のカソードが接続され、そのアノードには第１ダイオードＤ１のアノードが接続され、また、第１抵抗Ｒ１と第１スイッチング素子ＭＯＳ１のゲート端子との間の第２中間端子ｂに、第１ダイオードＤ１のカソードが接続されている。また、第１ツェナーダイオードＺＤ１として、電源電圧ＶＢよりも高いツェナー電圧Ｖｚ（例えば３５［Ｖ］）を有するものが用いられている。
【００２６】
また、第２スイッチング素子ＭＯＳ２のドレイン端子とゲート端子の間には、第２ツェナーダイオードＺＤ２および第２ダイオードＤ２が接続されている。具体的には、両スイッチング素子ＭＯＳ１、ＭＯＳ２の間の第３中間端子ｃに、第２ツェナーダイオードＺＤ２のカソードが接続され、そのアノードには第２ダイオードＤ２のアノードが接続され、また、第２抵抗Ｒ２と第２スイッチング素子ＭＯＳ２のゲート端子との間の第４中間端子ｄに、第２ダイオードＤ２のカソードが接続されている。また、第２ツェナーダイオードＺＤ２として、上述した第１ツェナーダイオードＺＤ１と同じツェナー電圧Ｖｚを有するものが用いられている。また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２には、ツェナー電圧Ｖｚよりも高い耐圧性（例えば６０［Ｖ］）を有するものが用いられている。
【００２７】
また、第１スイッチング素子ＭＯＳ１のゲート端子とソース端子の間には、第３抵抗Ｒ３が設けられている。第３抵抗Ｒ３は、駆動信号の電圧がＬｏのときに第１スイッチング素子ＭＯＳ１を確実にオフにするためのプルダウン抵抗であり、その一方の端子は第２中間端子ｂに接続され、他方の端子は、第１スイッチング素子ＭＯＳ１のソース端子に接続されている。第３抵抗Ｒ３の抵抗値は、駆動信号がＨｉのときに第１スイッチング素子ＭＯＳ１のオン状態を維持するために、第１抵抗Ｒ１の抵抗値よりも高い値（例えば３３ｋ［Ω］）に設定されている。
【００２８】
次いで、上述した構成の負荷駆動回路１の動作について説明する。電圧レベルがＨｉの駆動信号が駆動信号発生回路１０から出力され、この駆動信号が、第１抵抗Ｒ１を介して第１スイッチング素子ＭＯＳ１のゲートに印加されるとともに、第２抵抗Ｒ２を介して第２スイッチング素子ＭＯＳ２のゲートに印加され、両スイッチング素子ＭＯＳ１、ＭＯＳ２がいずれも完全にオンされたオン状態においては、バッテリーおよび基準電圧部ＧＮＤの間が導通される。それにより、バッテリーから、コイルＬ、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２を経由して基準電圧部ＧＮＤに電流が通電される。このとき、第１および第２ダイオードＤ１、Ｄ２によって、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のドレイン側への駆動信号の伝搬がそれぞれ阻止される。また、第１および第２ツェナーダイオードＺＤ１、ＺＤ２によって、ゲート側への電源電圧ＶＢの伝搬が阻止される。また、コイルＬに電流が通電されると、インジェクタが駆動されることによって燃料が噴射される。
【００２９】
この状態では、図２に示すように、第１および第３中間端子ａ、ｃの電圧Ｖａ、Ｖｃは、いずれも基準電圧に応じて０［Ｖ］に近い値であり、コイルＬに通電される電流、すなわち第１中間端子ａに通電される電流Ｉａの大きさは、電源電圧ＶＢに応じた一定の電流値ＩＢに維持される。また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２にも、電流値ＩＢの電流が通電される。
【００３０】
以上のようなコイルＬの駆動状態から燃料の噴射を中止するときには、例えばタイミングｔ１において駆動信号の電圧レベルをＬｏに切り換え、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２をオフにする。このとき、前述したコンデンサＣ１によって、第１スイッチング素子ＭＯＳ１は速やかにオフされる。また、コイルＬの逆起電力によって、電源電圧ＶＢよりも高いサージ電圧が発生する。このサージ電圧は、ツェナー電圧Ｖｚに達すると第１ツェナーダイオードＺＤ１をブレークし、第１ダイオードＤ１を経由して第１スイッチング素子ＭＯＳ１のゲートに印加される。これにより、第１スイッチング素子ＭＯＳ１がオンされる。このとき、第１抵抗Ｒ１によって、駆動信号発生回路１０はサージ電圧による電流（以下「サージ電流」という）から保護される。
【００３１】
次いで、サージ電圧は、オンされた第１スイッチング素子ＭＯＳ１を経由して第２ツェナーダイオードＺＤ２に印加される。サージ電圧によって第２ツェナーダイオードＺＤ２がブレークされると、第２ダイオードＤ２を経由して第２スイッチング素子ＭＯＳ２のゲートにサージ電圧が印加される。これにより、第２スイッチング素子ＭＯＳ２がオンされ、その結果、コイルＬと基準電圧部ＧＮＤが導通される。それにより、サージ電流が、コイルＬから、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２を経由して基準電圧部ＧＮＤに逃がされる。
【００３２】
また、前述した回路構成から、サージ電圧は、第１および第２ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧Ｖｚの合計値にクランプされるので、基準電圧部ＧＮＤを基準とした場合の第１中間端子ａの電圧Ｖａの値は、本実施形態ではツェナー電圧Ｖｚの２倍である２Ｖｚ［Ｖ］になる。また、第１および第２ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧Ｖｚは互いに同じであることから、サージ電圧は、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２に１：１で分圧されるので、第３中間端子ｃの電圧Ｖｃの値は、ツェナー電圧Ｖｚと同じになる。すなわち、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のドレイン端子とソース端子の間には、ツェナー電圧Ｖｚと同じ値の電圧がそれぞれ生じる。
【００３３】
サージ電圧は次第に減衰し、タイミングｔ２において電圧Ｖｃがツェナー電圧Ｖｚを下回ると、第２スイッチング素子ＭＯＳ２がオフされる。電圧Ｖｃは、時間の経過に伴ってほぼ０［Ｖ］まで低下する。また、サージ電流は急激に減衰し、タイミングｔ２で第２スイッチング素子ＭＯＳ２がオフされるまでの間にほぼ０［Ａ］になる。また、タイミングｔ３において電圧Ｖａがツェナー電圧Ｖｚを下回ると、第１スイッチング素子ＭＯＳ１もまたオフされる。また、タイミングｔ４においてサージ電圧が消失すると、電圧Ｖａは電源電圧ＶＢで安定する。
【００３４】
また、両スイッチング素子ＭＯＳ１、ＭＯＳ２では、タイミングｔ１〜ｔ２にかけてサージ電流が通電されるのに伴ってエネルギー（電力）が消費される。エネルギーは電圧と電流の積で表され、また、前述した回路構成から、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２に通電される電流の大きさは同じであり、さらに両スイッチング素子ＭＯＳ１、ＭＯＳ２には、前述したように互いに同じ大きさの電圧が生じる。したがって、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２では同じ大きさのエネルギーが消費される。例えば、タイミングｔ１において両スイッチング素子ＭＯＳ１、ＭＯＳ２で消費されたエネルギーの合計がＥ［Ｗ］のときには、両スイッチング素子ＭＯＳ１、ＭＯＳ２ではそれぞれＥ／２［Ｗ］のエネルギーが消費される。また、タイミングｔ１〜ｔ２にかけて電流が減衰するのに伴って、両スイッチング素子ＭＯＳ１、ＭＯＳ２で消費されるエネルギーもまた、減衰する。
【００３５】
また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２では、消費されるエネルギーに対応した熱が発生する。上述したように、両スイッチング素子ＭＯＳ１、ＭＯＳ２には、サージ電圧が１：１で分圧されるとともに同じ大きさのサージ電流が通電されるので、両スイッチング素子ＭＯＳ１、ＭＯＳ２で発生する熱量もまた、両スイッチング素子ＭＯＳ１、ＭＯＳ２間で平準化され、一方に偏ることなく相対的に同じ大きさに維持される。また、タイミングｔ１〜ｔ２において、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２でそれぞれ消費されるエネルギーの総量に対応し、両スイッチング素子ＭＯＳ１、ＭＯＳ２でそれぞれ発生する熱の総量もまた、ほぼ均等になる。
【００３６】
タイミングｔ５において、燃料を噴射するために駆動信号が再度、Ｈｉに切り換えられると、両スイッチング素子ＭＯＳ１、ＭＯＳ２はいずれもオンされ、バッテリーと基準電圧部ＧＮＤとの間が導通される。それに伴って、電流Ｉａの大きさが電流値ＩＢまで急激に上昇する。また、バッテリーと基準電圧部ＧＮＤとの間が導通されたことにより、電圧Ｖａはほぼ０［Ｖ］に低下する。そして、タイミングｔ６において駆動信号が再びＬｏに切り換えられたときには、タイミングｔ６〜ｔ７にかけて、上述したタイミングｔ１〜ｔ２と同様に、サージ電圧が第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２に１：１の大きさで分圧され、両スイッチング素子ＭＯＳ１、ＭＯＳ２の間で発熱量が平準化される。
【００３７】
以上のように、本実施形態に係る負荷駆動回路１によれば、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２をオフした直後に発生するサージ電圧で両スイッチング素子ＭＯＳ１、ＭＯＳ２がオンされたときには、互いに直列の第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２に、サージ電圧が分圧される。したがって、両スイッチング素子ＭＯＳ１、ＭＯＳ２にサージ電流が通電されたときに、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２間で発熱量が平準化され、過大な熱の発生が回避される。その結果、熱による不具合が両スイッチング素子ＭＯＳ１、ＭＯＳ２に生じるのを防止できるので、コイルＬを適切に駆動することができる。
【００３８】
また、第１および第２ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧Ｖｚは互いに同じであるので、両スイッチング素子ＭＯＳ１、ＭＯＳ２にサージ電圧を１：１で分圧することができる。それによりサージ電流が通電されたときの発熱を、両スイッチング素子ＭＯＳ１、ＭＯＳ２にほぼ均等に分散させることができるので、熱による不具合の発生をより確実に回避することができる。
【００３９】
また、第１スイッチング素子ＭＯＳ１のベース抵抗である第１抵抗Ｒ１に、コンデンサＣ１がスピードアップコンデンサとして並列に接続されているので、第１スイッチング素子ＭＯＳ１は、駆動信号の電圧レベルの切換えに遅れることなく、タイミングｔ１やｔ６において迅速にオフされる。それにより、第１スイッチング素子ＭＯＳ１は、サージ電圧が印加されるのとほぼ同時にオンされるので、サージ電圧が両スイッチング素子ＭＯＳ１、ＭＯＳ２に即座に１：１に分圧され、各スイッチング素子での発熱量をより確実に均等化することができる。
【００４０】
図３は、上述した実施形態に係る負荷駆動回路１の第１の変形例を示している。同図に示すように、本変形例に係る負荷駆動回路２では、実施形態に係る負荷駆動回路１と比較して、コンデンサＣ１と、コンデンサＣ１を第１抵抗Ｒ１に並列に接続するための配線とが省略されている。他の構成は実施形態の負荷駆動回路１と同様である。
【００４１】
図４に示すように、本変形例の負荷駆動回路２では、タイミングｔ１において駆動信号をＬｏに切り換えたときに、サージ電圧によって、電圧Ｖｃはツェナー電圧Ｖｚまで上昇する一方、実施形態と異なり、電圧Ｖａは、タイミングｔ１とタイミングｔ２の間のタイミングｔ１ａにおいて、２Ｖｚ［Ｖ］まで上昇する。
【００４２】
これは、コンデンサＣ１を省略したことにより、駆動信号の切換えに対する第１スイッチング素子ＭＯＳ１の応答性が低下したためである。タイミングｔ１で駆動信号がＬｏに切り換えられ、ソース端子が接地された第２スイッチング素子ＭＯＳ２が速やかにオフされることでサージ電圧が発生する一方、第１スイッチング素子ＭＯＳ１がオフ／オンされる際の応答が遅れることによって、電圧Ｖａが２Ｖｚ［Ｖ］まで上昇するタイミングは、タイミングｔ１ａまで遅れる。同様に、タイミングｔ６で駆動信号がＬｏに切り換えられたときも、第１スイッチング素子ＭＯＳ１のオンされるタイミングが、タイミングｔ７との間のタイミングｔ６ａまで遅れる。
【００４３】
以上のように、本変形例に係る負荷駆動回路２によれば、第１スイッチング素子ＭＯＳ１のオフ／オンされるタイミングが実施形態よりも遅れるものの、サージ電圧により第１スイッチング素子ＭＯＳ１がオンされた後には、サージ電圧が第１実施形態と同様に第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２に分圧される。それにより、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２間で発熱量が平準化されるので、実施形態に係る負荷駆動回路１よりも簡易な回路構成で、両スイッチング素子ＭＯＳ１、ＭＯＳ２に熱による不具合が発生するのを回避しながら、コイルＬを駆動することができる。
【００４４】
図５は、前述した実施形態に係る負荷駆動回路１の第２の変形例を示している。以下、この変形例に係る負荷駆動回路３について、実施形態の負荷駆動回路１と共通する構成には同じ符号を付し、負荷駆動回路１との差異を中心として説明する。
【００４５】
負荷駆動回路３の第１スイッチング素子Ｔｒ１は、実施形態のパワーＭＯＳＦＥＴで構成された第１スイッチング素子ＭＯＳ１に代えて設けられており、ｎｐｎ型のバイポーラトランジスタで構成されている。同様に、第２スイッチング素子Ｔｒ２は、実施形態の第２スイッチング素子ＭＯＳ２に代えて設けられており、第１スイッチング素子Ｔｒ１と同じ仕様のｎｐｎ型のバイポーラトランジスタで構成されている。
【００４６】
また、本変形例では第１および第２ダイオードＤ１、Ｄ２が省略されており、第１スイッチング素子Ｔｒ１のベース（制御端子）には、第１ツェナーダイオードＺＤ１のアノードが接続されている。また、第１スイッチング素子Ｔｒ１のベースには、駆動信号発生回路１０から駆動信号が入力される。また、そのコレクタ（入力端子）にはコイルＬの他方の端子、および第１ツェナーダイオードＺＤ１のカソードが接続され、エミッタ（出力端子）には第２スイッチング素子Ｔｒ２が接続されている。
【００４７】
第２スイッチング素子Ｔｒ２のベース（制御端子）には、第２ツェナーダイオードＺＤ２のカソードが接続され、駆動信号発生回路１０から駆動信号が入力される。また、第２スイッチング素子Ｔｒ２のコレクタ（入力端子）には、第１スイッチング素子Ｔｒ１のエミッタ、および第２ツェナーダイオードＺＤ２のカソードが接続され、エミッタ（出力端子）は基準電圧部ＧＮＤに接地されている。他の構成は実施形態に係る負荷駆動回路１と同様である。
【００４８】
本変形例に係る負荷駆動回路３においても、実施形態と同様に、駆動信号をＬｏに切り換えて第１および第２スイッチング素子Ｔｒ１、Ｔｒ２がオフされた直後に、第１および第２ツェナーダイオードＺＤ１、ＺＤ２を経由してベース端子に印加されるサージ電圧によって、互いに直列に接続された両スイッチング素子Ｔｒ１、Ｔｒ２がオンされる。それにより、第１および第２スイッチング素子Ｔｒ１、Ｔｒ２にはサージ電圧が１：１で分圧され、サージ電流が通電されたときの発熱を、両スイッチング素子Ｔｒ１、Ｔｒ２にほぼ均等に分散させることができる。したがって、本変形例においても、熱による不具合が第１および第２スイッチング素子Ｔｒ１、Ｔｒ２に発生することを確実に回避できるので、コイルＬを適切に駆動することができる。また、本変形例のようにスイッチング素子としてバイポーラトランジスタを用いても、上記の効果を得ることができるので、負荷の特性や製造コストなどに応じて、スイッチング素子の種類を任意に選択して用いることができる。
【００４９】
次いで、本発明の一実施形態に係るサージ保護回路について、図面を参照しながら説明する。図６に示すように、本実施形態のサージ保護回路１００は、例えば車両（図示せず）に搭載された電子制御装置（以下「ＥＣＵ」という）１２に実装されている。また、ＥＣＵ１２には、例えば燃料を噴射するためのインジェクタや前照灯などの電装品（図示せず）を駆動するための各種の回路１４が設けられている。
【００５０】
ＥＣＵ１２には、バッテリー１６およびオルタネータ１８が接続されており、回路１４は、両者１６、１８から供給される電力によって動作する。また、バッテリー１６は、オルタネータ１８で発電された余剰電力によって充電される。サージ保護回路１００は、バッテリー１６並びにオルタネータ１８のプラス側の端子および回路１４を接続する経路上の第１中間端子ａ１と、両者１６、１８のマイナス側の端子および回路１４を接続する経路上の第２中間端子ｂ１（低圧部）との間において、回路１４に並列に接続されている。
【００５１】
サージ保護回路１００は、第１スイッチング素子ＭＯＳ１（高圧側スイッチング素子）、第２スイッチング素子ＭＯＳ２、第３スイッチング素子ＭＯＳ１３（低圧側スイッチング素子）、第１〜第３ツェナーダイオードＺＤ１１〜ＺＤ１３、および第１〜第３抵抗Ｒ１１〜Ｒ１３を備えている。第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯＳ１３は、同じ仕様のパワーＭＯＳＦＥＴで構成されており、互いに直列に接続されている。第１スイッチング素子ＭＯＳ１１のソース端子（出力端子）は、隣接する第２スイッチング素子ＭＯＳ１２のドレイン端子（入力端子）に接続されている。また、第２スイッチング素子ＭＯＳ１２のソース端子（出力端子）は、第３スイッチング素子ＭＯＳ１３のドレイン端子（入力端子）に接続されている。
【００５２】
また、第１スイッチング素子ＭＯＳ１１のドレイン端子（入力端子）は、高圧側の第１中間端子ａ１を介して、バッテリー１６およびオルタネータ１８のプラス側の端子に接続されており、第３スイッチング素子ＭＯＳ１３のソース端子（出力端子）は、低圧側の第２中間端子ｂ１を介して、バッテリー１６およびオルタネータ１８のマイナス側の端子に接続されている。
【００５３】
第１ツェナーダイオードＺＤ１１のカソードおよびアノードは、第１スイッチング素子ＭＯＳ１１のドレイン端子およびゲート端子（制御端子）にそれぞれ接続されている。同様に、第２ツェナーダイオードＺＤ１２のカソードおよびアノードは、第２スイッチング素子ＭＯＳ１２のドレイン端子およびゲート端子（制御端子）にそれぞれ接続され、第３ツェナーダイオードＺＤ１３のカソードおよびアノードは、第３スイッチング素子ＭＯＳ１３のドレイン端子およびゲート端子（制御端子）にそれぞれ接続されている。また、第１〜第３ツェナーダイオードＺＤ１１〜ＺＤ１３は、互いに同じツェナー電圧Ｖｚ１を有しており、このツェナー電圧Ｖｚ１は、バッテリー１６およびオルタネータ１８が正常に動作しているときに、両者１６、１８から回路１４に供給される電圧よりも大きく、且つ後述するサージ電圧よりも低い値に設定されている。
【００５４】
また、第１〜第３抵抗Ｒ１１〜Ｒ３３は、第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯＳ１３のゲート端子に電圧が印加されていないときに、第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯＳ１３を確実にオフにするためのプルダウン抵抗である。第１抵抗Ｒ１１は、第１スイッチング素子ＭＯＳ１１のゲート端子とソース端子に接続されており、同様に、第２抵抗Ｒ１２は、第２スイッチング素子ＭＯＳ２のゲート端子とソース端子に、第３抵抗Ｒ１３は、第３スイッチング素子ＭＯＳ１３のゲート端子とソース端子にそれぞれ接続されている。
【００５５】
以上の構成のサージ保護回路１００は、バッテリー１６およびオルタネータ１８が正常に機能しているときには作動せず、各スイッチング素子には電流は流れない。一方、例えば、走行中の振動などによるバッテリー端子の外れや接触不良などのロードダンプが発生した場合、オルタネータ１８で発電された電力は、バッテリー１６の充電に使用されていた分を含め、すべてＥＣＵ１２に供給される。このような状態でオルタネータ１８から出力された電圧が、サージ電圧としてサージ保護回路１００に印加される。
【００５６】
サージ電圧が第１ツェナーダイオードＺＤ１１に印加され、そのツェナー電圧Ｖｚ１に達すると、第１ツェナーダイオードＺＤ１１をブレークして第１スイッチング素子ＭＯＳ１１のゲート端子に印加される。これにより第１スイッチング素子ＭＯＳ１１がオンされる。次いで、サージ電圧が、オンされた第１スイッチング素子ＭＯＳ１１を経由して第２ツェナーダイオードＺＤ１２に印加されると、これをブレークして第２スイッチング素子ＭＯＳ１２のゲート端子に印加されることによって、第２スイッチング素子ＭＯＳ１２がオンされる。さらに、サージ電圧は、第１および第２スイッチング素子ＭＯＳ１１、ＭＯＳ１２を経由して第３ツェナーダイオードＺＤ１３に印加され、これをブレークして第３スイッチング素子ＭＯＳ１３もオンされることによって、第１および第２中間端子ａ１、ｂ１の間が、第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯ１３を介して導通される。
【００５７】
その結果、オルタネータ１８のプラス端子からマイナス端子に向かって、サージ電圧に伴うサージ電流が、第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯＳ１３を経由して通電され、その際、各スイッチング素子でエネルギー（電力）が消費される。すなわち各スイッチング素子で熱が発生し、その分、回路１４に供給される電力が減少する。その際、第１〜第３ツェナーダイオードＺＤ１〜ＺＤ３のツェナー電圧Ｖｚ１は互いに同じであるので、第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯＳ１３にサージ電圧が均等に分圧され、各スイッチング素子のドレイン端子とソース端子の間には、サージ電圧の１／３の電圧が発生する。
【００５８】
各スイッチング素子で消費されるエネルギーは、電圧と電流の積によって表される。各スイッチング素子には同じ大きさのサージ電流が通電されるとともに、同じ電圧が生じるので、第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯＳ１３では、互いに同じ大きさのエネルギーが消費される。また、各スイッチング素子では、消費されるエネルギーに相当する熱が発生するので、発熱量もまた、第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３間で平準化される。
【００５９】
以上のように、本実施形態に係るサージ保護回路１００によれば、例えばロードダンプによってオルタネータ１８からサージ電圧が出力された場合、互いに直列に接続された第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯＳ１３がオンされて各スイッチング素子で熱が発生する。それにより、発熱量に応じた電力が各スイッチング素子で消費され、その分、回路１４に供給される電力が低下するので、回路１４をサージ電流から保護することができる。また、サージ電流の通電に伴う発熱が第１〜第３スイッチング素子ＭＯＳ１１〜ＭＯＳ１３に均等に分散されるので、熱による不具合が各スイッチング素子に生じるのを防止でき、サージ保護回路１００が適切に機能するので、回路１４をサージ電流からより確実に保護することができる。また、サージ保護回路１００は、サージ電圧がツェナー電圧Ｖｚ１よりも高いときに作動する。したがって、第１〜第３ツェナーダイオードＺＤ１１〜ＺＤ１３のツェナー電圧Ｖｚ１を任意に設定することで、サージ保護回路１００の作動電圧を任意に設定することができる。
【００６０】
なお、上述した実施形態のサージ保護回路１００では、互いに直列に接続した計３つのスイッチング素子ＭＯＳ１〜ＭＯＳ３によって、回路１４をサージ電圧およびサージ電流から保護するものとして説明したが、これに限定されることなく、サージ電圧の大きさやスイッチング素子の仕様に応じて、直列に接続した２つまたは４つ以上のスイッチング素子を用いてもよい。また、スイッチング素子として、ＭＯＳＦＥＴに代えてバイポーラトランジスタを用いてもよい。その他、本発明の趣旨の範囲内で、細部の構成を適宜、変更することが可能である。
【符号の説明】
【００６１】
１〜３  負荷駆動回路
１０      駆動信号発生回路（信号出力部）
１８      オルタネータ（サージ電圧の発生源）
１００      サージ保護回路
ＧＮＤ                  基準電圧部
Ｌ                      コイル（負荷）
ＭＯＳ１                第１スイッチング素子
ＭＯＳ２                第２スイッチング素子
ＭＯＳ１１〜ＭＯＳ１３  第１〜第３スイッチング素子（複数のスイッチング素子）
Ｔｒ１                  第１スイッチング素子
Ｔｒ２                  第２スイッチング素子
ＶＢ                    電源の電圧
Ｖｚ                    ツェナー電圧
Ｖｚ１                  ツェナー電圧
ＺＤ１                  第１ツェナーダイオード
ＺＤ２                  第２ツェナーダイオード
ＺＤ１１〜ＺＤ１３      第１〜第３ツェナーダイオード（複数のツェナーダイオード）
ｂ１                    第２中間端子（低圧部）
【図１】
2014218923.tif 000003
【図２】
2014218923.tif 000004
【図３】
2014218923.tif 000005
【図４】
2014218923.tif 000006
【図５】
2014218923.tif 000007
【図６】
2014218923.tif 000008
【図７】
2014218923.tif 000009