(57)【要約】【課題】酸化物半導体を用いた薄膜トランジスタの性能低下を防止する。【解決手段】酸化物半導体を含むチャネル領域と、前記チャネル領域と接続され、前記チャネル領域に対して両側に対向して配置されたソース電極及びドレイン電極と、前記チャネル領域の上に配置された絶縁層と、前記絶縁層上に配置されたゲート電極と、前記ソース電極及び前記ドレイン電極上に配置された保護膜とを含み、前記ドレイン電極は、第１ドレイン領域と、前記第１ドレイン領域を含まない第２ドレイン領域とを有し、前記保護膜は、前記ドレイン電極の前記第１ドレイン領域を露出させる第１コンタクトホールを有し、前記第１ドレイン領域の電荷移動度は、前記第２ドレイン領域の電荷移動度と同等以上である、薄膜トランジスタ。【選択図】図１
2014131047.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体を含むチャネル領域と、
前記チャネル領域と接続され、前記チャネル領域を中央にして両側に対向して配置されたソース電極及びドレイン電極と、
前記チャネル領域の上に配置された絶縁層と、
前記絶縁層上に配置されたゲート電極と、
前記ソース電極及び前記ドレイン電極上に配置された保護膜とを含み、
前記ドレイン電極は、第１ドレイン領域と、前記第１ドレイン領域を含まない第２ドレイン領域とを有し、
前記保護膜は、前記ドレイン電極の前記第１ドレイン領域を露出させる第１コンタクトホールを有し、
前記第１ドレイン領域の電荷移動度は、前記第２ドレイン領域の電荷移動度と同等以上である、薄膜トランジスタ。
【請求項２】
前記ソース電極は、第１ソース領域と、前記第１ソース領域を含まない第２ソース領域とを有し、
前記保護膜は、前記ソース電極の前記第１ソース領域を露出させる第２コンタクトホールを有し、
前記第１ソース領域の電荷移動度は、前記第２ソース領域の電荷移動度と同等以上である、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース電極及び前記ドレイン電極は、前記酸化物半導体を還元した物質を含む、請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記ゲート電極の周縁境界と前記チャネル領域の周縁境界とは、整合するように整列されている、請求項１〜３のいずれか一項に記載の薄膜トランジスタ。
【請求項５】
前記ゲート電極の周縁境界と前記絶縁層の周縁境界とは、整合するように整列されている、請求項１〜４のいずれか一項に記載の薄膜トランジスタ。
【請求項６】
前記第１ソース領域および前記第１ドレイン領域のうち、少なくとも一部の表面には、前記酸化物半導体に含まれる金属成分が析出している、請求項２〜５のいずれか一項に記載の薄膜トランジスタ。
【請求項７】
前記酸化物半導体に含まれる金属成分はインジウム（Ｉｎ）である、請求項６に記載の薄膜トランジスタ。
【請求項８】
前記薄膜トランジスタは、
前記第１ソース領域の上に配置されたソース導電体と、
前記第１ドレイン領域の上に配置されたドレイン導電体とをさらに含む、請求項２〜７のいずれか一項に記載の薄膜トランジスタ。
【請求項９】
前記第１ドレイン領域の電荷移動度は１×１０１７以上であり、前記第２ドレイン領域の電荷移動度は１×１０１７以下である、請求項１〜８のいずれか一項に記載の薄膜トランジスタ。
【請求項１０】
基板と、
前記基板上に配置される酸化物半導体を含むチャネル領域と、
前記チャネル領域と接続され、前記チャネル領域を中央にして両側に対向して配置されたソース電極及びドレイン電極と、
前記チャネル領域の上に配置された絶縁層と、
前記絶縁層上に配置されたゲート電極とを含み、
前記ドレイン電極は、第１ドレイン領域と、前記第１ドレイン領域を含まない第２ドレイン領域とを有し、
前記ソース電極は、第１ソース領域と、前記第１ソース領域を含まない第２ソース領域とを有し、
前記第１ドレイン領域の電荷移動度は、前記第２ドレイン領域の電荷移動度より大きく、
前記第１ソース領域の電荷移動度は、前記第２ソース領域の電荷移動度より大きい、薄膜トランジスタ表示板。
【請求項１１】
前記薄膜トランジスタ表示板は、
前記ソース電極の前記第１ソース領域と接続されているデータ入力部と、前記ドレイン電極の前記第１ドレイン領域と接続されているデータ出力部とをさらに含む、請求項１０に記載の薄膜トランジスタ表示板。
【請求項１２】
前記ソース電極及び前記ドレイン電極は、前記酸化物半導体を還元した物質を含む、請求項１０または１１に記載の薄膜トランジスタ表示板。
【請求項１３】
前記ソース電極及び前記ドレイン電極上に配置され、前記ソース電極の前記第１ソース領域を露出させるソースコンタクトホールと、前記ドレイン電極の前記第１ドレイン領域を露出させるドレインコンタクトホールとを有する保護膜をさらに含む、請求項１０〜１２のいずれか一項に記載の薄膜トランジスタ表示板。
【請求項１４】
前記ゲート電極の周縁境界と前記酸化物半導体の周縁境界とは、整合するように整列されている、請求項１０〜１３のいずれか一項に記載の薄膜トランジスタ表示板。
【請求項１５】
前記ゲート電極の周縁境界と前記絶縁層の周縁境界は、整合するように整列されている、請求項１０〜１４のいずれか一項に記載の薄膜トランジスタ表示板。
【請求項１６】
前記第１ソース領域および前記第１ドレイン領域の表面のうち、少なくとも一部には、前記酸化物半導体に含まれる金属成分が析出している、請求項１０〜１５のいずれか一項に記載の薄膜トランジスタ表示板。
【請求項１７】
前記酸化物半導体に含まれる金属成分はインジウム（Ｉｎ）である、請求項１６に記載の薄膜トランジスタ表示板。
【請求項１８】
前記第１ソース領域の上に配置されたソース導電体と、
前記第１ドレイン領域の上に配置されたドレイン導電体とをさらに含む、請求項１０〜１７のいずれか一項に記載の薄膜トランジスタ表示板。
【請求項１９】
前記第１ドレイン領域の電荷移動度は１×１０１７より大きく、前記第２ドレイン領域の電荷移動度は１×１０１７以下である、請求項１０〜１８のいずれか一項に記載の薄膜トランジスタ表示板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタ表示板に関する。
【背景技術】
【０００２】
一般的な表示装置は、各画素をスイッチングするために薄膜トランジスタを含む。薄膜トランジスタは、スイッチング信号が入力されるゲート電極、データ電圧が印加されるソース電極、及びデータ信号を出力するドレイン電極の三つを端子として、スイッチング素子を構成する。また、このような薄膜トランジスタは、ゲート電極、ソース電極、及びドレイン電極と重なったアクティブ層をチャネル層として含む。なお、アクティブ層は、半導体材料である非晶質シリコンが主に用いられて形成される。
【０００３】
しかし、ディスプレイの大型化に伴い、超高速駆動が可能な薄膜トランジスタの開発が求められている。特に、アクティブ層として、現在、主に用いられている非晶質シリコンは、電子移動度が低く、また、化学気相蒸着法（Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）、及びスパッタリング法などにより形成されるため、高価な真空工程用蒸着設備を必要とする。
【０００４】
したがって、電子移動度が高く、コーティング工程、またはより安価なプリンティング工程によりアクティブ層形成を行うために、湿式工程が可能な酸化物半導体の開発が進められている。
【０００５】
一方、薄膜トランジスタのゲート電極が、ソース電極またはドレイン電極と寄生容量を形成する場合、このような寄生容量のために薄膜トランジスタのスイッチング素子としての特性が低下する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
寄生容量を減らすためには、酸化物半導体の一部分を自己整列方式によってソース領域またはドレイン領域として利用することが検討されている。しかしながら、この場合、ソース領域及びドレイン領域を露出させるコンタクトホールを形成する際に、酸化物半導体が露出することによって電荷移動度が低くなるため、導電性が低くなり、ソース領域及びドレイン領域として利用するのには適さなくなるという問題があった。
【０００７】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、ソース領域及びドレイン領域の導電性の低下を防止することが可能な、新規かつ改良された薄膜トランジスタ、および薄膜トランジスタ表示板を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある観点によれば、酸化物半導体を含むチャネル領域と、前記チャネル領域と接続されて、前記チャネル領域を中央にして両側に対向して配置されたソース電極及びドレイン電極と、前記チャネル領域の上に配置された絶縁層と、前記絶縁層上に配置されたゲート電極とを含み、前記ドレイン電極は、第１ドレイン領域と、前記第１ドレイン領域を含まない第２ドレイン領域とを有し、前記第１ドレイン領域の電荷移動度は、前記第２ドレイン領域の電荷移動度と同等以上である、薄膜トランジスタが提供される。
【０００９】
前記ソース電極は、第１ソース領域と、前記第１ソース領域を含まない第２ソース領域とを有し、前記第１ソース領域の電荷移動度は前記第２ソース領域の電荷移動度と同等以上であってもよい。
【００１０】
前記ソース電極及び前記ドレイン電極は、前記酸化物半導体を還元した物質を含んでもよい。
【００１１】
前記ゲート電極の周縁境界と前記チャネル領域の周縁境界とは整合するように整列されてもよい。
【００１２】
前記ゲート電極の周縁境界と前記絶縁層の周縁境界とは整合するように整列されてもよい。
【００１３】
前記第１ソース領域および前記第１ドレイン領域のうち、少なくとも一部の表面には、前記酸化物半導体に含まれる金属成分が析出していてもよい。
【００１４】
前記酸化物半導体に含まれる金属成分はインジウム（Ｉｎ）であってもよい。
【００１５】
前記薄膜トランジスタは、前記第１ソース領域の上に配置されたソース導電体と、前記第１ドレイン領域の上に配置されたドレイン導電体とをさらに含んでもよい。
【００１６】
前記第１ドレイン領域の電荷移動度は１×１０１７以上であり、前記第２ドレイン領域の電荷移動度は１×１０１７以下であってもよい。
【００１７】
本発明の他の一実施形態による薄膜トランジスタは、酸化物半導体を含むチャネル領域と、前記チャネル領域と接続されて、前記酸化物半導体を中央にして両側に対向して配置されたソース電極及びドレイン電極と、前記酸化物半導体の上に配置された絶縁層と、前記絶縁層上に配置されたゲート電極と、前記ソース電極及び前記ドレイン電極上に配置された保護膜とを含み、前記ドレイン電極は、第１ドレイン領域と、前記第１ドレイン領域を含まない第２ドレイン領域とを有し、前記保護膜は、前記ドレイン電極の前記第１ドレイン領域を露出させる第１コンタクトホールを有し、前記第１ドレイン領域の電荷移動度は、前記第２ドレイン領域の電荷移動度と同等以上であってもよい。
【００１８】
前記保護膜は、前記ソース電極の前記第１ソース領域を露出する第２コンタクトホールを有し、前記第１ソース領域の電荷移動度は、前記第２ソース領域の電荷移動度より大きくてもよい。
【００１９】
また、上記課題を解決するために、本発明の別の観点によれば、基板と、前記基板上に配置される酸化物半導体を含むチャネル領域と、前記チャネル領域と接続され、前記チャネル領域を中央にして両側に対向して配置されたソース電極及びドレイン電極と、前記チャネル領域の上に配置された絶縁層と、前記絶縁層上に配置されたゲート電極とを含み、前記ドレイン電極は、第１ドレイン領域と、前記第１ドレイン領域を含まない第２ドレイン領域とを有し、前記ソース電極は、第１ソース領域と、前記第１ソース領域を含まない第２ソース領域とを有し、前記第１ドレイン領域の電荷移動度は前記第２ドレイン領域の電荷移動度より大きく、前記第１ソース領域の電荷移動度は前記第２ソース領域の電荷移動度より大きい、薄膜トランジスタ表示板が提供される。
【００２０】
前記薄膜トランジスタ表示板は、前記ソース電極の前記第１ソース領域と接続されているデータ入力部と、前記ドレイン電極の前記第１ドレイン領域と接続されているデータ出力部とをさらに含んでもよい。
【００２１】
前記薄膜トランジスタ表示板は、前記ソース電極及び前記ドレイン電極上に配置され、前記ソース電極の前記第１ソース領域を露出させるソースコンタクトホールと、前記ドレイン電極の前記第１ドレイン領域を露出させるドレインコンタクトホールとを有する保護膜をさらに含んでもよい。
【００２２】
また、上記課題を解決するために、本発明の別の観点によれば、酸化物半導体を含む半導体パターンを形成する段階と、前記半導体パターンの一部領域の上に絶縁層及びゲート電極を形成する段階と、前記絶縁層及び前記ゲート電極によって覆われず露出している前記半導体パターンを第１還元処理して、前記ゲート電極によって覆われたチャネル領域と、前記チャネル領域を中央にして対向するソース電極及びドレイン電極を形成する段階と、前記ソース電極及び前記ドレイン電極上に前記ソース電極の第１部分を露出させるソースコンタクトホールと、前記ドレイン電極の第２部分を露出させるドレインコンタクトホールとを有する保護膜を形成する段階と、前記ソースコンタクトホールおよび前記ドレインコンタクトホールによって露出された前記ソース電極の前記第１部分と前記ドレイン電極の前記第２部分とを第２還元処理して、第１ソース領域および第１ドレイン領域を形成する段階とを含む、薄膜トランジスタの製造方法が提供される。
【００２３】
前記第２還元処理する段階は、前記ソース電極の前記第１部分の電荷移動度が、前記ソース電極の前記第１部分を含まない領域の電荷移動度と同等以上となるよう還元処理を行う段階と、前記ドレイン電極の前記第２部分の電荷移動度が、前記ドレイン電極の前記第２部分を含まない領域の電荷移動度と同等以上となるよう還元処理を行う段階とを含んでもよい。
【００２４】
前記絶縁層及び前記ゲート電極を形成する段階は、前記半導体パターンの上に絶縁物質を含む絶縁物質層を形成する段階と、前記絶縁物質層上にゲート電極を形成する段階と、前記ゲート電極をエッチングマスクにして前記絶縁物質層をパターニングして前記絶縁層を形成し、前記半導体パターンの一部を露出させる段階とを含んでもよい。
【００２５】
前記半導体パターンを形成する段階および前記絶縁層及び前記ゲート電極を形成する段階は、前記酸化物半導体を含む半導体層、絶縁物質を含む絶縁物質層、及び導電性物質を含むゲート層を順次に積層する段階と、一つのフォトマスクを利用して前記ゲート層、前記絶縁物質層、及び前記半導体層を順次エッチングして前記半導体パターンを形成する段階と、前記半導体パターンの一部を露出するように前記ゲート層及び前記絶縁物質層をエッチングする段階とを含んでもよい。
【００２６】
前記半導体パターンを形成する段階、及び前記半導体パターンの一部を露出するように前記ゲート層及び前記絶縁物質層をエッチングする段階は、前記ゲート層上に第１部分、及び前記第１部分より薄い第２部分を含む第１感光膜パターンを形成する段階と、前記第１感光膜パターンをエッチングマスクにして前記ゲート層、前記絶縁物質層、及び前記半導体層を順次エッチングして、ゲートパターン、絶縁パターン、及び前記半導体パターンを形成する段階と、前記第１感光膜パターンの前記第２部分を除去して第２感光膜パターンを形成する段階と、前記第２感光膜パターンをエッチングマスクにして前記ゲートパターン及び前記絶縁パターンをエッチングして、前記半導体パターンの一部を露出する段階とを含んでもよい。
【００２７】
前記ソース電極及びドレイン電極を形成する段階において、前記ソース電極及び前記ドレイン電極のうち、少なくとも一つの一部の表面には、前記酸化物半導体に含まれる金属成分が析出してもよい。
【００２８】
前記ソース電極及びドレイン電極を形成する段階は、プラズマを利用した還元処理方法が用いられてもよい。
【００２９】
前記プラズマを利用した還元処理方法は、水素（Ｈ２）、ホスフィン（ＰＨ３）、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、ジボラン（Ｂ２Ｈ６）、ゲルマン（ＧｅＨ４）、セレン化水素（Ｈ２Ｓｅ）、硫化水素（Ｈ２Ｓ）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、三フッ化窒素（ＮＦ３）、フルオロホルム（ＣＨＦ３）のうち一種以上の気体のプラズマを用いた還元処理を行う段階を含んでもよい。
【００３０】
前記薄膜トランジスタの製造方法は、前記第２還元処理を行う段階後に、前記ソースコンタクトホールによって露出された前記ソース電極の前記第１部分と、前記ドレインコンタクトホールによって露出された前記ドレイン電極の前記第２部分との上に、金属層を形成する段階をさらに含んでもよい。
【００３１】
前記金属層を形成する段階は、前記保護膜を形成する段階と同じフォトマスクを利用してもよい。
【００３２】
前記金属層を形成する段階は、前記ソースコンタクトホールと前記ドレインコンタクトホールに導電性液状物質を滴下する段階と、前記導電性液晶物質を硬化させる段階とを含んでもよい。
【００３３】
前記保護膜に前記ソースコンタクトホールおよび前記ドレインコンタクトホールを形成する段階と、前記ソース電極の前記第１部分および前記ドレイン電極の前記第２部分を第２還元処理する段階とは、同時に行われてもよい。
【００３４】
また、上記課題を解決するために、本発明の別の観点によれば、絶縁基板上に酸化物半導体を含む半導体層を積層し、パターニングして半導体パターンを形成する段階と、前記半導体パターンの上に絶縁物質を積層して絶縁物質層を形成する段階と、前記絶縁物質層上にゲート電極を形成する段階と、前記ゲート電極をエッチングマスクにして前記絶縁物質層をパターニングして絶縁層を形成し、前記半導体パターンの一部を露出させる段階と、前記ゲート電極によって覆われた半導体を中央にして前記露出された半導体パターンの一部を第１還元処理して、前記半導体を中央にして対向するソース電極及びドレイン電極を形成する段階と、前記ソース電極及び前記ドレイン電極上に、前記ソース電極の第１部分を露出させるソースコンタクトホールと、前記ドレイン電極の第２部分を露出させるドレインコンタクトホールとを有する保護膜を形成する段階と、前記ソースコンタクトホールと前記ドレインコンタクトホールによって露出させる前記ソース電極の前記第１部分と前記ドレイン電極の前記第２部分とを第２還元処理して、第１ソース領域および第１ドレイン領域を形成する段階とを含む、薄膜トランジスタ表示板の製造方法が提供される。
【００３５】
前記ソース電極の前記第１ソース領域と接続されているデータ入力部と、前記ドレイン電極の前記第１ドレイン領域と接続されているデータ出力部とを形成する段階をさらに含んでもよい。
【発明の効果】
【００３６】
以上説明したように本発明によれば、ソース領域及びドレイン領域の導電性の低下を防止することが可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態による薄膜トランジスタ表示板の断面図である。
【図２】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図４】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図５】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図６】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図７】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図８】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図９】図８に示した薄膜トランジスタの一部を示す電子顕微鏡写真である。
【図１０】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図１１】図１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図１２】本発明の一実験例によるデプスプロファイル（ｄｅｐｔｈ  ｐｒｏｆｉｌｅ）を示すグラフである。
【図１３】本発明の一実験例によるデプスプロファイル（ｄｅｐｔｈ  ｐｒｏｆｉｌｅ）を示すグラフである。
【図１４】本発明の一実験例によるデプスプロファイル（ｄｅｐｔｈ  ｐｒｏｆｉｌｅ）を示すグラフである。
【図１５】本発明の他の一実施形態による薄膜トランジスタ表示板の断面図である。
【図１６】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図１７】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図１８】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図１９】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２０】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２１】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２２】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２３】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２４】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２５】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２６】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２７】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２８】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図２９】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３０】図１５に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３１】本発明のさらに他の一実施形態による薄膜トランジスタ表示板の断面図である。
【図３２】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３３】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３４】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３５】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３６】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３７】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３８】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図３９】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図４０】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図４１】図３１に示した薄膜トランジスタ表示板を製造する方法を順に示す断面図である。
【図４２】本発明の一実験例による薄膜トランジスタにおけるソース領域及びドレイン領域の電荷移動度を示す図面である。
【発明を実施するための形態】
【００３８】
添付した図面を参照して、本発明の実施形態について、本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現することができ、ここで説明する実施形態に限定されない。
【００３９】
図面では、種々の層及び領域を明確に表現するために厚さを拡大して示した。また、明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるというとき、これは他の部分の「すぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「すぐ上」にあるというときには、中間に他の部分がないことを意味する。
【００４０】
まず、図１を参照して、本発明の一実施形態による薄膜トランジスタ及び薄膜トランジスタ表示板について説明する。
【００４１】
本発明は、薄膜トランジスタに半導体として酸化物半導体を使用し、酸化物半導体の一領域を自己整列させてソース領域とドレイン領域に形成した場合において、ソース領域及びドレイン領域を露出するコンタクトホールを形成する際に、ソース領域及びドレイン領域の導電性の低下を防止することを目的としたものである。本発明の実施形態に係る薄膜トランジスタによれば、製造工程における薄膜トランジスタの性能低下を防止することが可能である。
【００４２】
図１は、本発明の一実施形態による薄膜トランジスタ表示板の断面図である。
【００４３】
図１を参照すると、本発明の一実施形態による薄膜トランジスタ表示板は、ガラスまたはプラスチックなどからなる絶縁基板１１０の上に光遮断膜７０が配置されてもよい。光遮断膜７０は、後に積層される酸化物半導体に光が入射することを防止し、入射した光によって酸化物半導体の性能が低下することを防止できる。光遮断膜７０は、有機絶縁物質、無機絶縁物質、金属などの導電性物質などで形成されてもよく、単一膜または多重膜で形成されてもよい。また、光遮断膜７０は工程条件によっては省略することも可能である。具体的に、絶縁基板１１０の下側から光が照射されない場合、より具体的には、本発明の一実施形態による薄膜トランジスタが有機発光表示装置などに用いられる場合、光遮断膜７０は省略されてもよい。
【００４４】
光遮断膜７０の上にバッファ層１２０が配置される。バッファ層１２０は、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、及び酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含んでもよい。バッファ層１２０は、後に積層される半導体層に絶縁基板１１０から不純物が流入することを防止することによって、半導体層を保護し、半導体層の界面特性を向上させることができる。
【００４５】
バッファ層１２０の上には、チャネル領域１３３、ソース電極１３４、及びドレイン電極１３５が配置される。
【００４６】
チャネル領域１３３は、酸化物半導体で形成されてもよい。酸化物半導体は、具体的には、金属酸化物半導体であって、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタニウム（Ｔｉ）などの金属から選択される一つ以上の金属を含む酸化物半導体であってもよい。具体的には、酸化物半導体は、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタニウム酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）のうちの少なくとも一つ以上を含んでもよい。
【００４７】
光遮断膜７０が存在する場合、チャネル領域１３３は光遮断膜７０によって覆われてもよい。
【００４８】
ソース電極１３４及びドレイン電極１３５は、チャネル領域１３３を中央にして両側にそれぞれ配置され、互いに分離されている。また、ソース電極１３４及びドレイン電極１３５は、それぞれチャネル領域１３３と接続されている。
【００４９】
ソース電極１３４及びドレイン電極１３５は、導電性を有し、チャネル領域１３３を構成する酸化物半導体と同じ物質と、該酸化物半導体が還元された半導体物質を含む。ソース電極１３４及びドレイン電極１３５の表面には、酸化物半導体に含まれているインジウム（Ｉｎ）などの金属が析出してもよい。
【００５０】
ソース電極１３４は、第１ソース領域１３４ａと、第１ソース領域１３４ａの周辺に配置され、第１ソース領域１３４ａ以外の部分である第２ソース領域１３４ｂとを含む。同様に、ドレイン電極１３５は、第１ドレイン領域１３５ａと、第１ドレイン領域１３５ａの周辺に配置され、第１ドレイン領域１３５ａ以外の部分である第２ドレイン領域１３５ｂとを含む。本発明の実施形態において、第１ソース領域１３４ａの電荷移動度は、第２ソース領域１３４ｂと同等以上である。また、第１ドレイン領域１３５ａの電荷移動度は、第２ドレイン領域１３５ｂと同等以上である。例えば、第１ドレイン領域１３５ａの電荷移動度は約１×１０１７以上であり、第２ドレイン領域１３５ｂの電荷移動度は約１×１０１７以下であってもよい。
【００５１】
ソース電極１３４の第１ソース領域１３４ａは、後述する第１ソースコンタクトホール１６４の下に配置される。第１ソースコンタクトホール１６４とソース電極１３４とが接する領域において、第１ソースコンタクトホール１６４の周縁は第１ソース領域１３４ａと第２ソース領域１３４ｂとの境界部と隣接する。本発明の他の一実施形態による薄膜トランジスタ表示板によれば、第１ソースコンタクトホール１６４の周縁は、第１ソース領域１３４ａと第２ソース領域１３４ｂの境界と一致してもよい。同様に、ドレイン電極１３５の第１ドレイン領域１３５ａは、後述する第１ドレインコンタクトホール１６５の下に配置され、第１ドレインコンタクトホール１６５とドレイン電極１３５が接する領域において、第１ドレインコンタクトホール１６５の周縁は第１ドレイン領域１３５ａと第２ドレイン領域１３５ｂとの境界と隣接する。また、本発明の他の一実施形態による薄膜トランジスタ表示板によれば、第１ドレインコンタクトホール１６５の周縁は、第１ドレイン領域１３５ａと第２ドレイン領域１３５ｂの境界と一致してもよい。
【００５２】
なお、ソース電極１３４の第１ソース領域１３４ａは、データ信号を伝達するデータ配線（図示せず）と電気的に接続されてもよい。また、ドレイン電極１３５の第１ドレイン領域１３５ａは、画素電極（図示せず）と電気的に接続されてもよい。このような場合、画素電極に印加された電圧と対向電極（図示せず）によって電界が形成されるため、画素電極と対向電極とによって形成された電界によって階調表現を行うことが可能である。
【００５３】
チャネル領域１３３の上には絶縁層１４２が配置される。絶縁層１４２はチャネル領域１３３を覆ってもよい。また、絶縁層１４２は、ソース電極１３４およびドレイン電極１３５の少なくともどちらか一方と重ならないように形成されてもよい。
【００５４】
絶縁層１４２は、第１膜１４２ａと、第１膜上に配置された第２膜１４２ｂとを含む。第１膜１４２ａは、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含むことにより、チャネル領域１３３の界面特性を向上させ、チャネル領域１３３に不純物が侵入することを防止することができる。第２膜１４２ｂは、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）などの多様な絶縁物質で形成されてもよい。例えば、絶縁層１４２は、酸化アルミニウム（ＡｌＯｘ）の第１膜１４２ａと、酸化シリコン（ＳｉＯｘ）の第２膜１４２ｂとを含んでもよく、また、酸化シリコン（ＳｉＯｘ）の第１膜１４２ａと、窒化シリコン（ＳｉＮｘ）の第２膜１４２ｂとを含んでもよい。ただし、絶縁層１４２はこれらの例示に限定されるものではない。
【００５５】
図１に図示した実施形態では、絶縁層１４２は、第１膜１４２ａと、第１膜上に配置された第２膜１４２ｂとを含むが、絶縁層１４２は、単一膜または三重膜以上の多重膜で形成されてもよい。
【００５６】
絶縁層１４２が単一膜である場合、絶縁層１４２は、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含んでもよい。このような構成によれば、絶縁層１４２は、チャネル領域１３３の界面特性を向上させ、チャネル領域１３３に不純物が侵入することを防止することができる。
【００５７】
また、絶縁層１４２は、酸窒化ケイ素を含んでもよい。絶縁層１４２を酸窒化ケイ素の単一膜で形成する場合、絶縁層１４２は、半導体層と接する側ほど酸窒化ケイ素における酸素の組成比が高まるように、絶縁層１４２中の酸素濃度に分布を設けてもよい。このような場合、半導体層内の酸素欠乏（ｏｘｙｇｅｎ  ｄｅｆｉｃｉｅｎｃｙ）濃度を一定に維持することができるようになるため、チャネル層の劣化を防止することができる。
【００５８】
なお、絶縁層１４２の厚さは、薄膜トランジスタの特性が極大化されるように適切に調節することができる。
【００５９】
絶縁層１４２の上にはゲート電極１５４が配置される。ゲート電極１５４の周縁境界と絶縁層１４２の周縁境界とは、実質的に一致してもよい。具体的には、ゲート電極１５４の配置と、絶縁層１４２の配置とが同一となるように整列されていてもよい。
【００６０】
ゲート電極１５４は、チャネル領域１３３と重なる部分を含み、チャネル領域１３３はゲート電極１５４によって覆われている。また、ゲート電極１５４と重なったチャネル領域１３３を挟んで、チャネル領域１３３の両側にはソース電極１３４及びドレイン電極１３５が配置される。ソース電極１３４及びドレイン電極１３５は、ゲート電極１５４と実質的に重ならないように形成されてもよい。したがって、ゲート電極１５４とソース電極１３４とを実質的に重ならないように形成することで、ゲート電極１５４およびソース電極１３４間の寄生容量を小さくしてもよい。また、ゲート電極１５４とドレイン電極１３５についても同様に、ゲート電極１５４とドレイン電極１３５とを実質的に重ならないように形成することで、ゲート電極１５４およびドレイン電極１３５間の寄生容量を小さくしてもよい。
【００６１】
ゲート電極１５４は、アルミニウム（Ａｌ）、またはアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）、または銀合金などの銀系金属、銅（Ｃｕ）、または銅合金などの銅系金属、モリブデン（Ｍｏ）、またはモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、およびタンタル（Ｔａ）からなる群より選択された少なくとも一つ以上の金属を含んでもよい。また、ゲート電極１５４は、単一膜または多重膜構造で形成されてもよい。
【００６２】
図１に図示した実施形態において、チャネル領域１３３とソース電極１３４との間の境界、またはチャネル領域１３３とドレイン電極１３５との間の境界は、ゲート電極１５４及び絶縁層１４２の周縁境界と実質的に一致するように各層が整列されていてもよい。また、本発明の他の一実施形態による薄膜トランジスタ表示板によれば、チャネル領域１３３とソース電極１３４との間の境界、またはチャネル領域１３３とドレイン電極１３５との間の境界は、ゲート電極１５４及び絶縁層１４２の周縁境界より内側に位置してもよい。
【００６３】
ゲート電極１５４、ソース電極１３４及びドレイン電極１３５は、チャネル領域１３３と共に薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）Ｑを構成する。ここで、ゲート電極１５４は薄膜トランジスタＱの制御端子、ソース電極１３４は薄膜トランジスタＱの入力端子、そしてドレイン電極１３５は薄膜トランジスタＱの出力端子である。なお、このとき、薄膜トランジスタのチャネルはチャネル領域１３３に形成される。
ゲート電極１５４、ソース電極１３４、ドレイン電極１３５、及びバッファ層１２０の上には保護膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１６０が配置される。保護膜１６０は、窒化シリコンまたは酸化シリコンなどの無機絶縁物質、または有機絶縁物質などで形成されてもよい。また、保護膜１６０は、ソース電極１３４を露出させる第１ソースコンタクトホール１６４、及びドレイン電極１３５を露出させる第１ドレインコンタクトホール１６５を有してもよい。
【００６４】
保護膜１６０の上にはデータ入力電極１７４及びデータ出力電極１７５が配置されてもよい。データ入力電極１７４は、保護膜１６０の第１ソースコンタクトホール１６４によって薄膜トランジスタＱのソース電極１３４と電気的に接続され、データ出力電極１７５は、保護膜１６０の第１ドレインコンタクトホール１６５によって薄膜トランジスタＱのドレイン電極１３５と電気的に接続される。さらに、データ出力電極１７５は画素電極（図示せず）と接続されてもよく、また、データ出力電極１７５が画素電極であってもよい。
【００６５】
本発明の他の実施形態としては、保護膜１６０の上にさらにカラーフィルタ（図示せず）または有機物質からなる有機膜（図示せず）を配置し、その上にデータ入力電極１７４及びデータ出力電極１７５が配置されてもよい。ただし、かかる場合、カラーフィルタまたは有機膜には、第１ソースコンタクトホール、及び第１ドレインコンタクトホール上に、それぞれソース電極１３４及びドレイン電極１３５を露出させるコンタクトホールが形成されることは言うまでもない。
【００６６】
以下、本発明の一実施形態による薄膜トランジスタの製造方法について、上述した図１と共に図２〜図１１を参照して説明を行う。
【００６７】
図２〜図８、図１０、及び図１１は、図１で示した薄膜トランジスタ表示板を、本発明の一実施形態による薄膜トランジスタの製造方法によって製造する方法を順に示す断面図である。また、図９は、図８に示した薄膜トランジスタの一部を示す電子顕微鏡写真である。
【００６８】
まず、図２を参照すると、ガラスまたはプラスチックなどからなる絶縁基板１１０の上に、有機絶縁物質、無機絶縁物質、金属などの導電性物質のうちから選択された少なくとも一つ以上を含む光遮断膜７０が形成される。なお、光遮断膜７０の形成段階は、工程条件によっては省略されてもよい。
【００６９】
次に、図３に示すように、光遮断膜７０の上に化学気相蒸着法（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）などの方法によって酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）のうちの一つ以上の酸化物を含む絶縁物質からなるバッファ層１２０が形成される。
【００７０】
その後、図４に示すように、バッファ層１２０の上に亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタニウム（Ｔｉ）などの金属のうちから選択された少なくとも一つ以上の金属を含む酸化物が積層される。例えば、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタニウム酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）などの酸化物半導体を含む半導体層１３０が積層されてもよい。なお、半導体層１３０は、コーティング工程、または低コストで知られるプリンティング工程によって積層されてもよい。
【００７１】
次に、半導体層１３０の上にフォトレジストなどの感光膜を塗布し、露光することによって、第１感光膜パターン５０が形成される。なお、第１感光膜パターン５０は、光遮断膜７０と少なくとも一部領域が重なってもよい。
【００７２】
続いて、第１感光膜パターン５０をマスクとして、半導体層１３０をエッチングし、半導体パターン１３２を形成した後、第１感光膜パターン５０を除去する。
【００７３】
次に、図５に示すように、半導体パターン１３２及びバッファ層１２０の上に絶縁物質層１４０が形成される。絶縁物質層１４０は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む第１膜１４０ａと、絶縁物質を含む第２膜１４０ｂとを含む多重膜で形成されてもよい。また、絶縁物質層１４０は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む単一層で形成されてもよい。
【００７４】
また、図６を参照すると、絶縁物質層１４０の上に金属などの導電性物質が積層され、その後、パターニングされることによってゲート電極１５４が形成される。ゲート電極１５４は、半導体パターン１３２の一部領域上に形成される。また、ゲート電極１５４は、ゲート電極１５４と半導体パターン１３２とが重なる領域の両側に位置する半導体パターン１３２の二つの部分が、ゲート電極１５４によって覆われないように形成される。すなわち、ゲート電極１５４は、半導体パターン１３２全体を覆わず、かつ、ゲート電極１５４および半導体パターン１３２が重なる領域の両側に、ゲート電極１５４で覆われていない半導体パターン１３２が存在するように形成される。
【００７５】
その後、図７に示すように、ゲート電極１５４をエッチングマスクとして用いて絶縁物質層１４０をパターニングし、絶縁層１４２が形成される。絶縁物質層１４０のパターニング方法としては、例えば、ドライエッチング工程を用いてもよい。また、かかるドライエッチング工程では、エッチングガス及びエッチング時間を調節することによって、バッファ層１２０はエッチングされないようにしてもよい。
【００７６】
なお、絶縁層１４２は、絶縁性酸化物を含む第１膜１４２ａと、絶縁物質を含む第２膜１４２ｂとの多重膜で形成されてもよい。ただし、絶縁層１４２は単一膜で形成されてもよいことはいうまでもない。
【００７７】
以上の工程により、ゲート電極１５４と、絶縁層１４２とは、実質的に同一の平面形状を有するようになる。また、半導体パターン１３２において、ゲート電極１５４および半導体パターン１３２が重なる一部分領域の両側に、ゲート電極１５４によって覆われない二つの部分領域が露出される。
【００７８】
本実施形態による薄膜トランジスタの製造方法によれば、半導体パターン１３２とゲート電極１５４とを互いに異なるフォトエッチング工程（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ  ｐｒｏｃｅｓｓ）によって形成したが、本実施形態はかかる例示に限定されない。例えば、半導体層１３０、絶縁物質層１４０、ゲート電極金属層を順に積層した後に、一回のフォトエッチング工程によって半導体パターン１３２、絶縁層１４２、及びゲート電極１５４を形成してもよい。このような方法については後でさらに具体的に説明する。
【００７９】
続いて、図８を参照すると、半導体パターン１３２の露出された二つの部分領域に対して第１還元処理を行うことにより、導電性を有するソース電極１３４及びドレイン電極１３５が形成される。また、絶縁層１４２によって覆われているため、第１還元処理により還元されない半導体パターン１３２はチャネル領域１３３になる。
【００８０】
露出された半導体パターン１３２の還元処理方法としては、水素（Ｈ２）、ホスフィン（ＰＨ３）、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、ジボラン（Ｂ２Ｈ６）、ゲルマン（ＧｅＨ４）、セレン化水素（Ｈ２Ｓｅ）、及び硫化水素（Ｈ２Ｓ）などのような分子中に水素（Ｈ）を含む気体、またはオクタフルオロシクロブタン（Ｃ４Ｆ８）、三フッ化窒素（ＮＦ３）、フルオロホルム（ＣＨＦ３）などのような分子中にフッ素（Ｆ）を含む気体のプラズマを利用したプラズマ処理を用いてもよい。かかるプラズマ処理により、露出された半導体パターン１３２を構成する半導体物質の少なくとも一部領域が還元されることで、酸素が除去され金属結合だけが残るようになる。そのため、還元処理された半導体パターン１３２は、導電性を有するようになる。
【００８１】
さらに具体的には、分子中に水素（Ｈ）を含む気体を利用して気体プラズマ処理を行った場合、水素イオンが半導体パターン１３２に流入することによって、キャリア（ｃａｒｒｉｅｒ）濃度を高めることができる。そのため、還元処理された半導体パターン１３２は、表面抵抗（Ｒｓ）が減少し、より好適な導電性を有するようになる。また、分子中に水素を含む気体を用いて気体プラズマ処理を行った場合、半導体パターン１３２の上部には半導体物質の金属成分、例えば、インジウム（Ｉｎ）などが表面に析出される。そのため、還元処理された半導体パターン１３２は、より好適な導電性を有するようになる。
【００８２】
また、分子中にフッ素（Ｆ）を含む気体を利用した気体プラズマ処理を行った場合、フッ素（Ｆ）イオンが半導体パターン１３２の表面に流入することによって、半導体パターン１３２内の酸素を還元するため、キャリア濃度を高めることができる。そのため、還元処理された半導体パターン１３２は、導電性を有するようになる。
【００８３】
これについて、本発明の一実験例を通じてさらに詳細に後述する。
【００８４】
上述したように、半導体パターン１３２の還元処理を行った場合、半導体パターン１３２の上部には半導体物質の金属成分、例えば、インジウム（Ｉｎ）などが表面に析出されてもよい。また、析出された金属層の厚さは２００ｎｍ以下であってもよい。
【００８５】
図９は、半導体パターン１３２を構成する半導体物質がインジウム（Ｉｎ）を含む場合に、インジウム（Ｉｎ）粒子がソース電極１３４及びドレイン電極１３５の表面に析出していることを示す電子顕微鏡写真である。図９を参照すると、半導体パターン１３２の還元処理によって、インジウム（Ｉｎ）粒子がソース電極１３４及びドレイン電極１３５の表面に析出していることがわかる。
【００８６】
本発明の実施形態によれば、チャネル領域１３３とソース電極１３４との間の境界、またはチャネル領域１３３とドレイン電極１３５との間の境界は、ゲート電極１５４及び絶縁層１４２の周縁境界と実質的に一致するように各層が整列されていてもよい。ただし、半導体パターン１３２の還元処理を行った際に絶縁層１４２の周縁部の下に存在する半導体パターン１３２もある程度還元される。したがって、チャネル領域１３３とソース電極１３４との間の境界、またはチャネル領域１３３とドレイン電極１３５との間の境界が、ゲート電極１５４及び絶縁層１４２の周縁境界より内側に位置してもよい。
【００８７】
次に、図１０を参照すると、ゲート電極１５４、ソース電極１３４、ドレイン電極１３５、及びバッファ層１２０の上に絶縁物質を塗布することによって、保護膜１６０が形成される。続いて、保護膜１６０をパターニングすることによってソース電極１３４を露出させる第１ソースコンタクトホール１６４、及びドレイン電極１３５を露出させる第１ドレインコンタクトホール１６５が形成される。このとき、ソース電極１３４及びドレイン電極１３５のうち、第１ソースコンタクトホール１６４と第１ドレインコンタクトホール１６５によって露出される部分領域は、エッチング液、エッチングガス、または空気中の酸素と接触することにより、少なくとも一部分はさらに酸化されうる。この場合、酸化された領域は電荷移動度が低くなることがある。
【００８８】
そこで、図１１に示すように、ソース電極１３４及びドレイン電極１３５のうち、第１ソースコンタクトホール１６４および第１ドレインコンタクトホール１６５によって露出される部分領域に対してさらに第２還元処理を行う。この工程によれば、ソース電極１３４及びドレイン電極１３５のうち、酸化されて周辺より電荷移動度が低くなった領域は、周辺と同等以上の高い電荷移動度を有することができる。
【００８９】
したがって、図１に示したように、第１ソースコンタクトホール１６４によって露出される部分に位置する第１ソース領域１３４ａ以外のその周辺に位置するソース電極１３４の他の領域は、第２ソース領域１３４ｂとなる。また、第１ドレインコンタクトホール１６５によって露出される部分に位置する第１ドレイン領域１３５ａ以外のその周辺に位置するドレイン電極１３５の他の領域は、第２ドレイン領域１３５ｂとなる。本実施形態によれば、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａは、第１還元処理が行われて導電性を有するようになった後に、一部分が酸化され、さらに第２還元処理が行われる。かかる構成により、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａは、それ以外の第２ソース領域１３４ｂと第２ドレイン領域１３５ｂと同等以上の電荷移動度を有することができる。例えば、第１ドレイン領域１３５ａの電荷移動度は約１×１０１７以上であり、第２ドレイン領域１３５ｂの電荷移動度は約１×１０１７以下であってもよい。
【００９０】
本発明の他の一実施形態による薄膜トランジスタ表示板の製造方法によれば、図１０に示した保護膜１６０をパターニングしてソース電極１３４を露出させる第１ソースコンタクトホール１６４、及びドレイン電極１３５を露出させる第１ドレインコンタクトホール１６５を形成する工程と、図１１に示した第２還元処理を行う工程とを同時に行ってもよい。この場合、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａは、第１還元処理されて導電性を有するようになった後に、さらに第２還元処理されることにより、第２ソース領域１３４ｂおよび第２ドレイン領域１３５ｂと同等以上の電荷移動度を有することができる。例えば、第１ドレイン領域１３５ａの電荷移動度は約１×１０１７以上であり、第２ドレイン領域１３５ｂの電荷移動度は約１×１０１７以下であってもよい。
【００９１】
さらに、図１に示すように、保護膜１６０の上にデータ入力電極１７４及びデータ出力電極１７５が形成される。これにより、データ入力電極１７４は、ソース電極１３４の第１ソース領域１３４ａと接続され、データ出力電極１７５は、ドレイン電極１３５の第１ドレイン領域１３５ａと接続される。
【００９２】
本実施形態による薄膜トランジスタＱの製造方法によれば、データ入力電極１７４は、ソース電極１３４のうち、電荷移動度が第２ソース領域１３４ｂと同等以上の第１ソース領域１３４ａと接続され、データ出力電極１７５は、ドレイン電極１３５のうち、電荷移動度が第２ドレイン領域１３５ｂと同等以上の第１ドレイン領域１３５ａと接続される。したがって、本実施形態による薄膜トランジスタＱは、データ入力電極１７４及びデータ出力電極１７５と、ソース電極１３４及びドレイン電極１３５との間の電気的接続を強化することができる。
【００９３】
また、本発明の実施形態による薄膜トランジスタＱにおいて、ゲート電極１５４と、ソース電極１３４およびドレイン電極１３５とは、実質的に重ならないので、ゲート電極１５４とソース電極１３４との間の寄生容量、またはゲート電極１５４とドレイン電極１３５との間の寄生容量を非常に小さくすることができる。したがって、薄膜トランジスタＱのスイッチング素子としてのオン／オフ（ｏｎ／ｏｆｆ）特性を向上させることができる。
【００９４】
以下、図１２〜図１４を参照して、本発明の一実験例について説明する。図１２〜図１４は、本発明の一実験例によるデプスプロファイル（ｄｅｐｔｈ  ｐｒｏｆｉｌｅ）を示すグラフである。
【００９５】
本実験例では、まず、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）からなる半導体パターンの表面を水素（Ｈ２）気体とアンモニア（ＮＨ３）気体を用いて気体プラズマ処理を行った後、半導体パターンの水素濃度のデプスプロファイルを測定して、この結果を図１２に示した。
【００９６】
また、本実験例では、オクタフルオロシクロブタン（Ｃ４Ｆ８）と、三フッ化窒素（ＮＦ３）を用いて気体プラズマ処理を行った後、半導体パターンのフッ素、酸化インジウム、酸素のデプスプロファイルを測定して、この結果を図１３及び図１４に示した。
【００９７】
図１２を参照すると、図８に示したように、半導体パターン１３２の露出した二つの部分を第１還元処理する場合に、分子中に水素（Ｈ）を含む気体を用いて気体プラズマ処理を行うことで、水素イオンが半導体パターンの上部層に流入して、半導体パターン表面の水素濃度が高くなることが分かった。したがって、水素イオンが半導体パターンの上部層に流入することにより、半導体パターンのキャリア濃度を高めることができるため、抵抗が減少し、導電性を有することができることが分かった。また、同時に、分子中に水素を含む気体を用いて気体プラズマ処理を行った場合、半導体パターンの上部には半導体物質の金属成分、例えば、インジウムなどが表面に析出されるため、より好適な導電性を有することができるようになる。
【００９８】
次に、図１３及び図１４を参照すると、図８に示したように、半導体パターン１３２の露出した二つの部分を第１還元処理する場合に、分子中にフッ素（Ｆ）を含む気体を用いて気体プラズマ処理を行った場合、プラズマ処理後において、半導体パターンの表面のフッ素（Ｆ）の濃度が高まり、また、酸素の濃度が低くなることが分かった。したがって、プラズマ処理により半導体パターンの表面にフッ素イオンが流入して、半導体パターン内の酸素を還元させ、キャリア濃度を高めることができるため、半導体パターンは導電性を有することができることが分かった。
【００９９】
以下、図１５を参照して、本発明の他の一実施形態による薄膜トランジスタを含む薄膜トランジスタ表示板について説明する。図１５は、本発明の他の一実施形態による薄膜トランジスタを含む薄膜トランジスタ表示板の断面図である。
【０１００】
図１５を参照すると、本実施形態による薄膜トランジスタ及び薄膜トランジスタ表示板は、図１に示した実施形態による薄膜トランジスタ及び薄膜トランジスタ表示板と同様の構造を有する。そのため、同一の構成要素に対する説明は省略する。
【０１０１】
一方で、本実施形態による薄膜トランジスタ表示板は、図１に示した実施形態による薄膜トランジスタ表示板に対して、保護膜１６０の第１ソースコンタクトホール１６４によって露出された第１ソース領域１３４ａの上に配置されたソース導電体７４と、保護膜１６０の第１ドレインコンタクトホール１６５によって露出された第１ドレイン領域１３５ａの上に配置されたドレイン導電体７５をさらに含む点が異なる。
【０１０２】
ソース導電体７４およびドレイン導電体７５は、導電性の金属層からなり、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａの導電性を高めることによって、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａの抵抗を低くする役割を果たす。
【０１０３】
以下、図１５とともに図１６〜図３０を参照して、本発明の他の一実施形態による薄膜トランジスタの製造方法について説明する。図１６〜図３０は、図１５に示した実施形態による薄膜トランジスタ表示板を、本発明の他の一実施形態による薄膜トランジスタの製造方法によって製造する方法を順に示す断面図である。
【０１０４】
まず、図１６に示すように、絶縁基板１１０の上に有機絶縁物質、無機絶縁物質、金属などの導電性物質のうちから選択された少なくとも一つ以上を含む光遮断膜７０が形成される。光遮断膜７０の形成段階は、工程条件によっては省略されてもよい。
【０１０５】
次に、図１７に示すように、光遮断膜７０の上にバッファ層１２０が形成される。
【０１０６】
その後、図１８に示すように、バッファ層１２０の上に酸化物半導体を含む半導体層１３０が積層されてもよい。半導体層１３０は、コーティング工程、または低コストで知られるプリンティング工程によって積層されてもよい。
【０１０７】
次に、半導体層１３０の上にフォトレジストなどの感光膜を塗布し、露光することによって、第１感光膜パターン５０が形成される。第１感光膜パターン５０は、光遮断膜７０と少なくとも一部領域が重なってもよい。
【０１０８】
続いて、第１感光膜パターン５０をマスクとして、半導体層１３０をエッチングし、半導体パターン１３２を形成した後、第１感光膜パターン５０を除去する。
【０１０９】
図１９に示すように、半導体パターン１３２及びバッファ層１２０の上に絶縁物質層１４０が形成される。絶縁物質層１４０は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む第１膜１４０ａと、絶縁物質を含む第２膜１４０ｂとを含む多重膜で形成されてもよい。また、絶縁物質層１４０は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む単一層で形成されてもよい。
【０１１０】
また、図２０を参照すると、絶縁物質層１４０の上に金属などの導電性物質が積層され、その後、パターニングされることによって、ゲート電極１５４が形成される。ゲート電極１５４は、半導体パターン１３２の一部領域上に形成される。また、ゲート電極１５４は、ゲート電極１５４と半導体パターン１３２とが重なる領域の両側に位置する半導体パターン１３２の二の部分がゲート電極１５４によって覆われないように形成される。
【０１１１】
その後、図２１に示したように、ゲート電極１５４をエッチングマスクとして用いて絶縁物質層１４０をパターニングし、絶縁層１４２が形成される。絶縁物質層１４０のパターニング方法としては、例えば、ドライエッチング工程を用いてもよい。また、かかるドライエッチング工程では、エッチングガス及びエッチング時間を調節することによって、バッファ層１２０はエッチングされないようにしてもよい。絶縁層１４２は、絶縁性酸化物を含む第１膜１４２ａと、絶縁物質を含む第２膜１４２ｂとの多重膜で形成されてもよい。ただし、絶縁層１４２は単一膜で形成されてもよいことはいうまでもない。
【０１１２】
以上の工程により、ゲート電極１５４と、絶縁層１４２とは、実質的に同一の平面形状を有するようになる。また、半導体パターン１３２において、ゲート電極１５４および半導体パターン１３２の重なる一部領域の両側に、ゲート電極１５４によって覆われない二つの部分領域が露出される。
【０１１３】
本実施形態による薄膜トランジスタの製造方法によれば、半導体パターン１３２とゲート電極１５４とを互いに異なるフォトエッチング工程（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ  ｐｒｏｃｅｓｓ）によって形成したが、本実施形態はかかる例示に限定されない。例えば、半導体層１３０、絶縁物質層１４０、ゲート電極金属層を順に積層した後に、一回のフォトエッチング工程によって半導体パターン１３２、絶縁層１４２、及びゲート電極１５４を形成してもよい。
【０１１４】
続いて、図２２を参照すると、半導体パターン１３２の露出された二つの部分領域に対して第１還元処理を行うことにより、導電性を有するソース電極１３４及びドレイン電極１３５が形成される。また、絶縁層１４２に覆われているため、第１還元処理により還元されない半導体パターン１３２はチャネル領域１３３になる。
【０１１５】
露出された半導体パターン１３２の還元処理方法としては、水素（Ｈ２）、ホスフィン（ＰＨ３）、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、ジボラン（Ｂ２Ｈ６）、ゲルマン（ＧｅＨ４）、セレン化水素（Ｈ２Ｓｅ）、及び硫化水素（Ｈ２Ｓ）などのような分子中に水素（Ｈ）を含む気体、またはオクタフルオロシクロブタン（Ｃ４Ｆ８）、三フッ化窒素（ＮＦ３）、フルオロホルム（ＣＨＦ３）などのような分子中にフッ素（Ｆ）を含む気体のプラズマを利用したプラズマ処理を用いてもよい。かかるプラズマ処理により、露出された半導体パターン１３２を構成する半導体物質の少なくとも一部領域が還元されることで、酸素が除去され金属結合だけが残るようになる。そのため、還元処理された半導体パターン１３２は、導電性を有するようになる。
【０１１６】
より具体的には、分子中に水素（Ｈ）を含む気体を利用して気体プラズマ処理を行った場合、水素イオンが半導体パターン１３２に流入することによって、キャリア（ｃａｒｒｉｅｒ）濃度を高めることができる。そのため、還元処理された半導体パターン１３２は、表面抵抗（Ｒｓ）が減少し、より好適な導電性を有するようになる。また、分子中に水素を含む気体を用いて気体プラズマ処理を行った場合、半導体パターン１３２の上部には半導体物質の金属成分、例えば、インジウム（Ｉｎ）などが表面に析出される。そのため、還元処理された半導体パターン１３２は、より好適な導電性を有するようになる。
【０１１７】
また、分子中にフッ素（Ｆ）を含む気体を利用した気体プラズマ処理を行った場合、フッ素（Ｆ）イオンが半導体パターン１３２の表面に流入することによって、半導体パターン１３２内の酸素を還元するため、キャリア濃度を高めることができる。そのため、還元処理された半導体パターン１３２は、導電性を有するようになる。
【０１１８】
次に、図２３に示すように、ゲート電極１５４、ソース電極１３４、ドレイン電極１３５、及びバッファ層１２０の上に絶縁物質を塗布することによって、保護膜１６０が積層され、ソース電極１３４を露出させる第１ソースコンタクトホール１６４及びドレイン電極１３５を露出させる第１ドレインコンタクトホール１６５が形成される。このとき、保護膜１６０の上にさらに第１感光膜４００ａを積層し、フォトマスク（ｐｈｏｔｏ  ｍａｓｋ）５００を利用して露光を行う。フォトマスク５００は、光遮断領域ＢＲおよび光透過領域ＴＲを有する。フォトマスク５００の光透過領域ＴＲは、保護膜１６０に第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５が形成される位置に対応し、かかる場合、第１感光膜４００ａはポジ型レジストである。
【０１１９】
第１感光膜４００ａを露光した後、現像を行い、図２４に示したように、第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５が形成される位置に対応する領域に、第１感光膜４００ａが除去された第１感光膜パターン４０１ａが形成される。
【０１２０】
本実施形態において、上記では、第１感光膜４００ａはポジ型レジストであり、フォトマスク５００の透過領域ＴＲは、保護膜１６０に第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５が形成される位置に対応するとして説明を行ったが、本実施形態はかかる例示に限定されない。例えば、本発明において、第１感光膜４００ａはネガ型レジストであり、フォトマスク５００の遮光領域ＢＲは、保護膜１６０において第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５が形成される位置に対応していてもよい。
【０１２１】
次に、第１感光膜パターン４０１ａをエッチングマスクにして保護膜１６０をエッチングし、残っている第１感光膜パターン４０１ａを除去する。その結果、図２５に示すように保護膜１６０にソース電極１３４を露出させる第１ソースコンタクトホール１６４及びドレイン電極１３５を露出させる第１ドレインコンタクトホール１６５が形成される。このとき、ソース電極１３４及びドレイン電極１３５のうち、第１ソースコンタクトホール１６４および第１ドレインコンタクトホール１６５によって露出される部分は、エッチング液、エッチングガス、または空気中の酸素と接触することにより、少なくとも一部分はさらに酸化されうる。この場合、酸化された領域は電荷移動度が低くなることがある。
【０１２２】
次に、図２６に示すように、ソース電極１３４及びドレイン電極１３５のうちの第１ソースコンタクトホール１６４および第１ドレインコンタクトホール１６５によって露出される部分領域に対してさらに第２還元処理を行う。この工程によれば、ソース電極１３４及びドレイン電極１３５のうち、酸化されて周辺より電荷移動度が低くなった領域は、周辺と同等以上の高い電荷移動度を有することができる。例えば、第１ドレイン領域１３５ａの電荷移動度は約１×１０１７以上であり、第２ドレイン領域１３５ｂの電荷移動度は約１×１０１７以下であってもよい。
【０１２３】
これにより、図１５に示すように、第１ソースコンタクトホール１６４によって露出される部分に位置する第１ソース領域１３４ａ以外のその周辺に位置するソース電極１３４の他の領域は、第２ソース領域１３４ｂになる。また、第１ドレインコンタクトホール１６５によって露出される部分に位置する第１ドレイン領域１３５ａ以外のその周辺に位置するドレイン電極１３５の他の領域は、第２ドレイン領域１３５ｂになる。本実施形態によれば、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａは、第１還元処理が行われて導電性を有するようになった後に、一部分が酸化され、さらに第２還元処理が行われる。かかる構成により、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａは、それ以外の第２ソース領域１３４ｂと第２ドレイン領域１３５ｂと同等以上の高い電荷移動度を有することができる。例えば、第１ドレイン領域１３５ａの電荷移動度は約１×１０１７以上であり、第２ドレイン領域１３５ｂの電荷移動度は、約１×１０１７以下であってもよい。
【０１２４】
本発明の他の一実施形態による薄膜トランジスタ表示板の製造方法によれば、図２３〜図２５に示したように、保護膜１６０をパターニングしてソース電極１３４を露出させる第１ソースコンタクトホール１６４、及びドレイン電極１３５を露出させる第１ドレインコンタクトホール１６５を形成する工程と、図２６に示した第２還元処理を行う工程を同時に行うことができる。この場合、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａは第１還元処理されて、導電性を有するようになった後に、さらに第２還元処理されることにより、第２ソース領域１３４ｂおよび第２ドレイン領域１３５ｂと同等以上の高い電荷移動度を有することができる。
【０１２５】
図２７を参照すると、保護膜１６０と、第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５によって露出されているソース電極１３４及びドレイン電極１３５の第１ソース領域１３４ａおよび第１ドレイン領域１３５ａとの上に金属層８０が積層され、その上に第２感光膜４００ｂが積層される。その後、図２３〜図２５を参照すると、上記の保護膜１６０をパターニングして第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５を形成する工程で用いたフォトマスク５００を用いて、第２感光膜４００ｂを露光する。ここで、第２感光膜４００ｂは、ネガ型レジストであり、フォトマスク５００の光透過領域ＴＲは、第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５に対応する領域である。すなわち、第２感光膜４００ｂのネガポジ特性は、図２３で説明した第１感光膜４００ａのネガポジ特性と反対である。
【０１２６】
第２感光膜４００ｂを露光した後、現像を行い、図２８に示したように、第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５が形成された位置に対応する領域のみに第２感光膜４００ｂが配置された第２感光膜パターン４０１ｂを形成する。
【０１２７】
本実施形態において、上記では、第１感光膜４００ａはポジ型レジストであり、第２感光膜４００ｂはネガ型レジストであり、フォトマスク５００の光透過領域ＴＲは、第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５に対応するとして説明を行ったが、本実施形態はかかる例示に限定されない。例えば、本実施形態において、第１感光膜４００ａはネガ型レジストであり、第２感光膜４００ｂはポジ型レジストであってもよく、フォトマスク５００の遮光領域ＢＲは、第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５が形成される位置に対応してもよい。
【０１２８】
次に、第２感光膜パターン４０１ｂをエッチングマスクにして金属層８０をエッチングし、残っている第２感光膜パターン４０１ｂを除去することで図２９に示すように、保護膜１６０の第１ソースコンタクトホール１６４によって露出される第１ソース領域１３４ａの上に配置されたソース導電体７４と、保護膜１６０の第１ドレインコンタクトホール１６５によって露出される第１ドレイン領域１３５ａの上に配置されたドレイン導電体７５と、が形成される。
【０１２９】
このような本実施形態による薄膜トランジスタ及び薄膜トランジスタ表示板の製造方法によれば、保護膜１６０に第１ソースコンタクトホール１６４及び第１ドレインコンタクトホール１６５を形成する工程と、ソース導電体７４およびドレイン導電体７５を形成する工程とで、一つのフォトマスク５００を使用し、互いに異なる感光性を有する第１感光膜４００ａおよび第２感光膜４００ｂを使用する。したがって、ソース導電体７４およびドレイン導電体７５を形成するフォトエッチング工程が追加されても、一つのフォトマスクを用いることで、製造費用の上昇を防止することができる。
【０１３０】
図３０は、ソース導電体７４とドレイン導電体７５を形成する他の方法を示す。図３０を参照すると、フォトエッチング工程を用いず、インクジェット工程のような湿式工程を用いることも可能である。具体的には、第１ソースコンタクトホール１６４によって露出される第１ソース領域１３４ａおよび第１ドレインコンタクトホール１６５によって露出される第１ドレイン領域１３５ａの上に導電性液状物質を滴下した後、硬化させて、ソース導電体７４およびドレイン導電体７５を形成してもよい。
【０１３１】
以下、図３１を参照して、本発明のさらに他の一実施形態による薄膜トランジスタ及び薄膜トランジスタ表示板について説明する。上述した実施形態と同一の構成要素に対しては同一の図面符号を付け、同一の説明は省略して差異点を中心に説明する。
【０１３２】
図３１は、本発明の他の一実施形態による薄膜トランジスタ表示板の断面図である。
【０１３３】
図３１を参照すれば、絶縁基板１１０の上に光遮断膜７０が配置されてもよい。光遮断膜７０に対する説明は上述した実施形態と同一なので省略する。
【０１３４】
絶縁基板１１０の上にはデータ信号を伝達するデータ線１１５を配置する。データ線１１５は、導電性物質で形成され、具体的にはアルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などの金属、またはこれらの合金などで形成されてもよい。
【０１３５】
光遮断膜７０及びデータ線１１５の上にはバッファ層１２０が配置される。
【０１３６】
バッファ層１２０に対する説明は上述した実施形態と同一なので省略する。
【０１３７】
バッファ層１２０の上にはチャネル領域１３３、ソース電極１３４、及びドレイン電極１３５が配置される。
【０１３８】
チャネル領域１３３は酸化物半導体を含んでもよい。光遮断膜７０が存在する場合、チャネル領域１３３は光遮断膜７０によって覆われてもよい。
【０１３９】
ソース電極１３４及びドレイン電極１３５は、チャネル領域１３３を中央にして両側にそれぞれ対向して配置され、互いに分離されている。また、ソース電極１３４及びドレイン電極１３５はチャネル領域１３３と接続されている。
【０１４０】
ソース電極１３４及びドレイン電極１３５は導電性を有し、チャネル領域１３３を構成する半導体物質と同一の物質及び還元された半導体物質を含む。ソース電極１３４及びドレイン電極１３５の表面には半導体物質に含まれているインジウム（Ｉｎ）などの金属が析出していてもよい。
【０１４１】
ソース電極１３４は、第１ソース領域１３４ａと、第１ソース領域１３４ａの周辺に位置する他の部分である第２ソース領域１３４ｂとを含む。また、ドレイン電極１３５は、第１ドレイン領域１３５ａと、第１ドレイン領域１３５ａの周辺に位置する他の部分である第２ドレイン領域１３５ｂとを含む。ここで、第１ソース領域１３４ａの電荷移動度は、第２ソース領域１３４ｂの電荷移動度と同等以上であり、第１ドレイン領域１３５ａの電荷移動度は、第２ドレイン領域１３５ｂの電荷移動度と同等以上である。例えば、第１ドレイン領域１３５ａの電荷移動度は約１×１０１７以上であり、第２ドレイン領域１３５ｂの電荷移動度は約１×１０１７以下であってもよい。
【０１４２】
ソース電極１３４の第１ソース領域１３４ａは、後述する第２ソースコンタクトホール１８４の下に位置し、その平面形状は第２ソースコンタクトホール１８４の周縁と一致する。同様に、ドレイン電極１３５の第１ドレイン領域１３５ａは、後述する第２ドレインコンタクトホール１８５の下に位置し、その平面形状は第２ドレインコンタクトホール１８５の周縁と一致する。
【０１４３】
ソース電極１３４の第１ソース領域１３４ａはデータ線１１５と電気的に接続される。これについては、後で詳細に説明する。
【０１４４】
チャネル領域１３３の上には絶縁層１４２が配置される。絶縁層１４２はチャネル領域１３３を覆ってもよい。また、絶縁層１４２はソース電極１３４またはドレイン電極１３５と重ならないように配置されてもよい。絶縁層１４２は上述した実施形態と同様に、単一膜または多重膜であってもよい。
【０１４５】
絶縁層１４２の上にはゲート電極１５４が配置される。また、ゲート電極１５４の周縁境界と絶縁層１４２の周縁境界とは実質的に一致してもよい。
【０１４６】
ゲート電極１５４はチャネル領域１３３と重なる部分を含み、チャネル領域１３３はゲート電極１５４によって覆われている。ゲート電極１５４と重なる領域を中央にしてチャネル領域１３３の両側には、ソース電極１３４及びドレイン電極１３５が配置され、ソース電極１３４及びドレイン電極１３５はゲート電極１５４と実質的に重ならなくてもよい。したがって、ゲート電極１５４とソース電極１３４との間の寄生容量、およびゲート電極１５４とドレイン電極１３５との間の寄生容量を小さくすることができる。
【０１４７】
ゲート電極１５４、ソース電極１３４、及びドレイン電極１３５は、チャネル領域１３３と共に薄膜トランジスタＱを構成する。
【０１４８】
ゲート電極１５４、ソース電極１３４、ドレイン電極１３５、及びバッファ層１２０の上には保護膜１６０が配置される。上述したように、保護膜１６０は、第１ソースコンタクトホール１６４および第１ドレインコンタクトホール１６５を有し、保護膜１６０とバッファ層１２０は、データ線１１５を露出させる第１コンタクトホール１６１を有する。
【０１４９】
保護膜１６０の上には有機膜１８０がさらに配置される。有機膜１８０は有機絶縁物質またはカラーフィルタ物質を含んでもよい。また、有機膜１８０の表面は平坦であってもよい。有機膜１８０は、保護膜１６０の第１ソースコンタクトホール１６４に対応してソース電極１３４を露出させる第２ソースコンタクトホール１８４、保護膜１６０の第１ドレインコンタクトホール１６５に対応してドレイン電極１３５を露出させる第２ドレインコンタクトホール１８５、保護膜１６０及びバッファ層１２０の第１コンタクトホール１６１に対応してデータ線１１５を露出させる第２コンタクトホール１８１を有する。
【０１５０】
ソース電極１３４のうち、第１ソースコンタクトホール１６４及び第２ソースコンタクトホール１８４によって露出される部分は、第１ソース領域１３４ａであり、ドレイン電極１３５のうち、第１ドレインコンタクトホール１６５及び第２ドレインコンタクトホール１８５によって露出される部分は、第１ドレイン領域１３５ａである。
【０１５１】
図３１では、有機膜１８０のコンタクトホール１８４、１８５、１８１の周縁と保護膜１６０のコンタクトホール１６４、１６５、１６１の周縁とは、それぞれ一致するとしたが、本実施形態はかかる例示に限定されない。例えば、本実施形態において、保護膜１６０のコンタクトホール１６４、１６５、１６１は、有機膜１８０のコンタクトホール１８４、１８５、１８１の内部に位置してもよい。すなわち、保護膜１６０のコンタクトホール１６４、１６５、１６１は有機膜１８０のコンタクトホール１８４、１８５、１８１の周縁内部に配置されてもよい。
【０１５２】
有機膜１８０の上にはデータ入力電極１７４及びデータ出力電極１７５が配置されてもよい。データ入力電極１７４は、保護膜１６０の第１ソースコンタクトホール１６４及び有機膜１８０の第２ソースコンタクトホール１８４によって薄膜トランジスタＱのソース電極１３４のうちの第１ソース領域１３４ａと電気的に接続されてもよい。また、データ出力電極１７５は、保護膜１６０の第１ドレインコンタクトホール１６５及び有機膜１８０の第２ドレインコンタクトホール１８５によって薄膜トランジスタＱのドレイン電極１３５のうちの第１ドレイン領域１３５ａと電気的に接続されてもよい。さらに、データ入力電極１７４は、保護膜１６０の第１コンタクトホール１６１及び有機膜１８０の第２コンタクトホール１８１によってデータ線１１５と接続されてもよい。したがって、ソース電極１３４はデータ線１１５からデータ信号を受信することができる。また、データ出力電極１７５は、別途の画素電極（図示せず）と接続されてもよく、それ自体が画素電極として機能して、映像表示を制御してもよい。
【０１５３】
このように、本実施形態による薄膜トランジスタ表示板によれば、データ入力電極１７４は、ソース電極１３４のうち電荷移動度が他の領域と同等以上の第１ソース領域１３４ａと接続され、データ出力電極１７５は、ドレイン電極１３５のうち電荷移動度が他の領域と同等以上の第１ドレイン領域１３５ａと接続されることにより、データ入力電極１７４及びデータ出力電極１７５と、ソース電極１３４及びドレイン電極１３５との間の電気的接続を強化することができる。また、ゲート電極１５４と重なる領域を中央としてチャネル領域１３３の両側にはソース電極１３４及びドレイン電極１３５が配置されるため、ソース電極１３４及びドレイン電極１３５は、ゲート電極１５４と実質的に重ならない。したがって、ゲート電極１５４とソース電極１３４との間の寄生容量、およびゲート電極１５４とドレイン電極１３５の間との寄生容量を小さくすることができる。
【０１５４】
図示してはいないが、本発明の他の一実施形態による薄膜トランジスタ表示板は、図１５に示した実施形態と同様に、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａの上に、ソース導電体７４及びドレイン導電体７５が形成されていてもよい。
【０１５５】
以下、本発明の他の一実施形態による薄膜トランジスタ表示板の製造方法について、図３１と共に、図３２〜図４１を参照して説明する。
【０１５６】
図３２〜図４１は、図３１に示した薄膜トランジスタ表示板を、本発明の他の一実施形態による薄膜トランジスタの製造方法によって製造する方法を順に示す断面図である。本実施形態による薄膜トランジスタの製造方法は、図２〜図８、そして図１０〜図１１を参照して上述した実施形態による薄膜トランジスタの製造方法と類似している。したがって、類似する部分に対する具体的な説明は省略する。
【０１５７】
図３２を参照すると、ガラスまたはプラスチックなどからなる絶縁基板１１０の上に有機絶縁物質、無機絶縁物質、または金属などの導電性物質などからなる光遮断膜７０が形成される。光遮断膜７０の形成段階は、工程条件によっては省略されてもよい。
【０１５８】
次に、絶縁基板１１０の上に金属などを積層しパターニングすることによって、データ線１１５が形成される。なお、光遮断膜７０及びデータ線１１５の形成順序は変更してもよい。
【０１５９】
次に、図３３に示すように、光遮断膜７０及びデータ線１１５の上にバッファ層１２０、半導体層１３０、絶縁物質層１４０、及びゲート層１５０が順次積層される。
【０１６０】
バッファ層１２０は、絶縁性酸化物、例えば、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）のうちから選択された一つ以上の絶縁性酸化物を含む絶縁物質を積層することによって形成されてもよい。
【０１６１】
半導体層１３０は、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタニウム（Ｔｉ）などの金属のうちから選択された一つ以上の金属を含む酸化物半導体で形成されてもよい。具体的には、半導体層１３０は、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタニウム酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）などの酸化物半導体を積層することによって形成されてもよい。半導体層１３０は、コーティング工程またはプリンティング工程によって積層されてもよい。
【０１６２】
絶縁物質層１４０は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む絶縁物質で形成されてもよい。絶縁物質層１４０は、単一膜で形成されてもよく、また、酸化シリコン（ＳｉＯｘ）などの酸化物を含む第１膜１４０ａと、絶縁物質を含む第２膜１４０ｂとを含む多重膜で形成されてもよい。
【０１６３】
ゲート層１５０は、アルミニウム（Ａｌ）などの導電性物質を積層することによって形成されてもよい。
【０１６４】
次に、図３４に示したように、ゲート層１５０の上にフォトレジストなどの感光膜を塗布した後、露光することによって、第２感光膜パターン５００が形成される。第２感光膜パターン５００は、図３４に示したように、厚さが相対的に厚い第１部分５２と、厚さが相対的に薄い第２部分５４とを含む。第２感光膜パターン５００の第１部分５２は、光遮断膜７０と重なる部分に配置されてもよい。また、第２感光膜パターン５００の第１部分５２の両側には、第１部分５２を中央において分離されて対向する一対の第２部分５４が配置される。
【０１６５】
このように、互いに厚さの異なる第２感光膜パターン５００は、半透過領域を含むフォトマスク（図示せず）によって露光することで形成してもよい。具体的には、第２感光膜パターン５００を形成するためのフォトマスクは、光を透過させる透過領域、光を透過させない遮光領域、及び光を一部だけ透過させる半透過領域を含んでもよい。半透過領域は、スリットまたは半透明膜などを利用して形成してもよい。
【０１６６】
このような半透過領域を含むフォトマスクを用いて露光を行い、ネガ型レジストを用いる場合、フォトマスクの透過領域に対応する部分は、光が照射されてレジストが残り、相対的に厚い第１部分５２が形成される。また、フォトマスクの遮光領域に対応する部分は、光が照射されずレジストが除去される。さらに、フォトマスクの半透過領域に対応する部分は、光が一部照射されてレジストが一部残り、相対的に薄い第２部分５４が形成される。ポジ型レジストを利用する場合は、上述の場合と反対になるが、フォトマスクの半透過領域に対応する部分は、同様に光の一部が照射されることによって第２部分５４が形成される。
【０１６７】
図３５を参照すると、第２感光膜パターン５００をエッチングマスクにしてゲート層１５０と絶縁物質層１４０とを順にエッチングする。このとき、ゲート層１５０はウェットエッチング方法を用いてエッチングされてもよく、絶縁物質層１４０はドライエッチング方法を用いてエッチングされてもよい。これにより、第２感光膜パターン５００の下部に同一の平面形状を有するゲートパターン１５２及び絶縁パターン１４１が形成されうる。また、感光膜パターン５０によって覆われない半導体層１３０は露出されうる。
【０１６８】
次に、図３６に示すように、ゲートパターン１５２及び絶縁パターン１４１をエッチングマスクにして露出された半導体層１３０を除去することで、半導体パターン１３２が形成される。半導体パターン１３２は、ゲートパターン１５２及び絶縁パターン１４１と同一の平面形状を有してもよい。
【０１６９】
続いて、図３７に示すように、第２感光膜パターン５００をアッシング（ａｓｈｉｎｇ）することにより、第２部分５４が除去される。これによって第１部分５２は厚さが減少するものの残存し、第３感光膜パターン５０’を形成する。
【０１７０】
次に、図３８を参照すると、第３感光膜パターン５０’をエッチングマスクにして、ゲートパターン１５２及び絶縁パターン１４１を順にエッチングする。これにより、第３感光膜パターン５０’によって覆われていない半導体パターン１３２が露出される。露出された半導体パターン１３２は、第３感光膜パターン５０’によって覆われた半導体パターン１３２を中央にして両側に位置し、互いに分離されている。
【０１７１】
図３９を参照すると、露出された半導体パターン１３２を第１還元処理することで、導電性を有するソース電極１３４及びドレイン電極１３５が形成される。このとき、絶縁層１４２によって覆われており、還元されない半導体パターン１３２は、チャネル領域１３３になる。ゲート電極１５４、ソース電極１３４、及びドレイン電極１３５は、チャネル領域１３３と共に薄膜トランジスタＱを構成する。
【０１７２】
露出された半導体パターン１３２の還元処理方法としては、水素（Ｈ２）、ホスフィン（ＰＨ３）、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、ジボラン（Ｂ２Ｈ６）、ゲルマン（ＧｅＨ４）、セレン化水素（Ｈ２Ｓｅ）、及び硫化水素（Ｈ２Ｓ）などのような分子中に水素（Ｈ）を含む気体、またはオクタフルオロシクロブタン（Ｃ４Ｆ８）、三フッ化窒素（ＮＦ３）、フルオロホルム（ＣＨＦ３）などのような分子中にフッ素（Ｆ）を含む気体のプラズマを用いたプラズマ処理を使用してもよい。還元処理され、露出された半導体パターン１３２を構成する半導体物質は、少なくとも一部が還元されて酸素が除去されることで金属結合だけが残り、金属性を得る。したがって、還元処理された半導体パターン１３２は導電性を有するようになる。
【０１７３】
より具体的には、分子中に水素（Ｈ）を含む気体を用いて気体プラズマ処理を行った場合、水素イオンが半導体パターン１３２に流入することによって、キャリア（ｃａｒｒｉｅｒ）濃度を高めることができる。そのため、還元処理された半導体パターン１３２は、表面抵抗（Ｒｓ）が減少し、より好適な導電性を有するようになる。また、分子中に水素を含む気体を用いて気体プラズマ処理を行った場合、半導体パターン１３２の上部には半導体物質の金属成分、例えば、インジウム（Ｉｎ）などが表面に析出される。そのため、還元処理された半導体パターン１３２は、より好適な導電性を有するようになる。
【０１７４】
また、分子中にフッ素（Ｆ）を含む気体を利用した気体プラズマ処理を行った場合、フッ素（Ｆ）イオンが半導体パターン１３２の表面に流入することによって、半導体パターン１３２内の酸素を還元するため、キャリア濃度を高めることができる。そのため、還元処理された半導体パターン１３２は、導電性を有するようになる。
【０１７５】
半導体パターン１３２の還元処理を行った場合、半導体パターン１３２の上部には半導体物質の金属成分、例えば、インジウム（Ｉｎ）などが表面に析出されてもよい。析出された金属層の厚さは２００ｎｍ以下であってもよい。
【０１７６】
本発明の実施形態によれば、チャネル領域１３３とソース電極１３４との間の境界、またはチャネル領域１３３とドレイン電極１３５との間の境界は、ゲート電極１５４及び絶縁層１４２の周縁境界と実質的に一致するように各層が整列されていてもよい。ただし、半導体パターン１３２の還元処理を行った際に、絶縁層１４２の周縁部分の下の半導体パターン１３２もある程度還元処理される。したがって、チャネル領域１３３とソース電極１３４との間の境界、またはチャネル領域１３３とドレイン電極１３５との間の境界は、ゲート電極１５４及び絶縁層１４２の周縁境界より内側に位置してもよい。
【０１７７】
次に、図４０を参照すれば、感光膜パターン５０’を除去した後、ゲート電極１５４、ソース電極１３４、ドレイン電極１３５、及びバッファ層１２０の上に絶縁物質を塗布することによって、保護膜１６０が形成される。続いて、保護膜１６０の上に有機絶縁物質を塗布することによって有機膜１８０が追加的に形成される。このとき、保護膜１６０には、ソース電極１３４の第１ソース領域１３４ａが形成される位置を露出させる第１ソースコンタクトホール１６４、ドレイン電極１３５の第１ドレイン領域１３５ａが形成される位置を露出させる第１ドレインコンタクトホール１６５、及びデータ線１１５の一部分を露出させる第１コンタクトホール１６１が形成される。
【０１７８】
また、このとき、有機膜１８０には、ソース電極１３４の第１ソース領域１３４ａが形成される位置を露出させる第２ソースコンタクトホール１８４、ドレイン電極１３５の第１ドレイン領域１３５ａが形成される位置を露出させる第２ドレインコンタクトホール１８５、及びデータ線１１５の一部分を露出させる第２コンタクトホール１８１が形成される。
【０１７９】
なお、図４０には、有機膜１８０のコンタクトホール１８４、１８５、１８１の周縁と保護膜１６０のコンタクトホール１６４、１６５、１６１の周縁とがそれぞれ一致することが示されているが、本実施形態はかかる例示に限定されない。例えば、保護膜１６０のコンタクトホール１６４、１６５、１６１は、有機膜１８０のコンタクトホール１８４、１８５、１８１の周縁内部に位置してもよい。
【０１８０】
また、有機膜１８０のコンタクトホール１８４、１８５、１８１と保護膜１６０のコンタクトホール１６４、１６５、１６１とは、同時に形成されてもよい。このとき、ソース電極１３４及びドレイン電極１３５のうち、有機膜１８０のコンタクトホール１８４、１８５および保護膜１６０のコンタクトホール１６４、１６５によって露出される部分は、エッチング液、エッチング気体、または空気中の酸素と接触することによって、少なくとも一部分はさらに酸化されうる。
【０１８１】
その後、図４１に示したように、有機膜１８０のコンタクトホール１８４、１８５および保護膜１６０のコンタクトホール１６４、１６５によって露出されているソース電極１３４およびドレイン電極１３５の一部分を第２還元処理することによって、周辺の領域に対して電荷移動度が同等以上である第１ソース領域１３４ａと第１ドレイン領域１３５ａが形成される。
【０１８２】
第１ソースコンタクトホール１６４によって露出される部分に位置する第１ソース領域１３４ａ以外のその周辺に位置するソース電極１３４の他の領域は、第２ソース領域１３４ｂになり、第１ドレインコンタクトホール１６５によって露出される部分に位置する第１ドレイン領域１３５ａ以外のその周辺に位置するドレイン電極１３５の他の領域は、第２ドレイン領域１３５ｂになる。第１ソース領域１３４ａおよび第１ドレイン領域１３５ａは、第１還元処理されることで、導電性を有した後、一部分が酸化され、さらに第２還元処理されることにより、第２ソース領域１３４ｂおよび第２ドレイン領域１３５ｂに対して高い電荷移動度を有しうる。
【０１８３】
本発明の他の一実施形態による薄膜トランジスタ表示板の製造方法によれば、図４０に示した保護膜１６０と有機膜１８０をパターニングして、有機膜１８０のコンタクトホール１８４、１８５および保護膜１６０のコンタクトホール１６４、１６５を形成する工程と、図４１に示した第２還元処理を行う工程とが同時に行われてもよい。この場合、第１ソース領域１３４ａおよび第１ドレイン領域１３５ａは、第１還元処理されて導電性を有した後に、さらに第２還元処理されることにより、第２ソース領域１３４ｂおよび第２ドレイン領域１３５ｂより高い電荷移動度を有しうる。例えば、第１ドレイン領域１３５ａの電荷移動度は約１×１０１７以上であり、第２ドレイン領域１３５ｂの電荷移動度は約１×１０１７以下であってもよい。
【０１８４】
また、本発明の他の一実施形態による薄膜トランジスタ表示板の製造方法によれば、保護膜１６０および有機膜１８０をパターニングして、有機膜１８０のコンタクトホール１８４、１８５および保護膜１６０のコンタクトホール１６４、１６５を形成する工程に用いられたフォトマスクと同一のフォトマスクを利用して、保護膜１６０の第１ソースコンタクトホール１６４によって露出される第１ソース領域１３４ａの上に配置されたソース導電体７４と、保護膜１６０の第１ドレインコンタクトホール１６５によって露出される第１ドレイン領域１３５ａの上に配置されたドレイン導電体７５とを形成する工程をさらに含んでもよい。また、かかる工程は、第１ソースコンタクトホール１６４によって露出される第１ソース領域１３４ａと、第１ドレインコンタクトホール１６５によって露出される第１ドレイン領域１３５ａの上に、導電性液状物質を滴下した後、硬化させて、ソース導電体７４およびドレイン導電体７５とする工程であってもよい。
【０１８５】
さらに、図３１に示したように、有機膜１８０の上にデータ入力電極１７４及びデータ出力電極１７５が形成される。データ入力電極１７４は、ソース電極１３４の第１ソース領域１３４ａと接続され、データ出力電極１７５は、ドレイン電極１３５の第１ドレイン領域１３５ａと接続される。
【０１８６】
これと同時に、データ入力電極１７４は、保護膜１６０に形成された第１コンタクトホール１６１と、有機膜１８０に形成された第２コンタクトホール１８１と、によって露出されているデータ線１１５と接続される。
【０１８７】
以下、図４２を参照して、本発明の一実験例について説明する。本実験例では、本発明の実施形態による薄膜トランジスタ、薄膜トランジスタ表示板を製造し、ソース電極１３４とドレイン電極１３５における電荷移動度を測定して、その結果を図４２に示した。
【０１８８】
図４２において、ケース（Ａ）は、半導体パターン１３２を形成した後、半導体パターン１３２で測定した電荷移動度であり、ケース（Ｂ１）は、半導体パターン１３２を第１還元処理してチャネル領域１３３と、導電性を有するソース電極１３４及びドレイン電極１３５を形成した後、ソース電極１３４及びドレイン電極１３５で測定した電荷移動度である。ケース（Ｂ２）は、チャネル領域１３３とソース電極１３４及びドレイン電極１３５の上に保護膜１６０を積層し、コンタクトホール１６４、１６５を形成した後、コンタクトホール１６４、１６５によって露出されるソース電極１３４及びドレイン電極１３５の一部分で測定した電荷移動度である。また、ケース（Ｃ）は、コンタクトホール１６４、１６５によって露出されるソース電極１３４及びドレイン電極１３５の一部分を第２還元処理して、第１ソース領域１３４ａ及び第１ドレイン領域１３５ａを形成した後、第１ソース領域１３４ａ及び第１ドレイン領域１３５ａで測定した電荷移動度である。
【０１８９】
図４２を参照すると、本発明の実施形態による薄膜トランジスタ、薄膜トランジスタ表示板は、半導体パターン１３２を第１還元処理することで、ソース電極１３４及びドレイン電極１３５を金属と同様の高い電荷移動度（例えば、約１×１０１９程度（Ｂ１））を有することにより、ソース電極１３４とドレイン電極１３５としての役割を果たすことが分かった。
【０１９０】
また、上述した通り、ソース電極１３４とドレイン電極１３５の上に保護膜１６０を積層し、コンタクトホール１６４、１６５形成するとき、コンタクトホール１６４、１６５によって露出されるソース電極１３４及びドレイン電極１３５の一部分は、エッチング液、エッチングガス、または空気中の酸素と接触して、少なくとも一部分がさらに酸化され、電荷移動度が約１×１０１７程度（Ｂ２）に低くなることが分かった。
【０１９１】
また、本発明の実施形態による薄膜トランジスタ、薄膜トランジスタ表示板は、コンタクトホール１６４、１６５によって露出されるソース電極１３４及びドレイン電極１３５の一部分を第２還元処理することにより、それ以外のソース電極１３４及びドレイン電極１３５の電荷移動度より高い（すなわち、１×１０１７より大きい）電荷移動度（例えば、約１×１０２０程度（Ｃ））を有する第１ソース領域１３４ａ及び第１ドレイン領域１３５ａを形成できることが分かった。
【０１９２】
このように、本発明の実施形態によれば、データ入力電極１７４は、ソース電極１３４のうち電荷移動度が大きい第１ソース領域１３４ａと接続され、データ出力電極１７５は、ドレイン電極１３５のうちの電荷移動度が大きい第１ドレイン領域１３５ａと接続される。したがって、データ入力電極１７４及びデータ出力電極１７５と、ソース電極１３４及びドレイン電極１３５との間の電気的接続を強化することができる。
【０１９３】
また、薄膜トランジスタＱのゲート電極１５４と、ソース電極１３４およびドレイン電極１３５とは重ならない、または重なる部分が非常に小さくなるように形成される。したがって、ゲート電極１５４とソース電極１３４との間の寄生容量、およびゲート電極１５４とドレイン電極１３５との間の寄生容量を小さくすることができる。したがって、薄膜トランジスタにおけるオン電流及び電荷移動度を高くすることができるため、薄膜トランジスタＱのスイッチング素子としてのオン／オフ特性を向上させることができる。よって、このような薄膜トランジスタが適用された表示装置では、ＲＣ遅延を減らすことができるため、駆動信号線の厚さを減少可能なマージンが生じることにより製造原価を節減することができる。また、薄膜トランジスタ自体の特性が向上するためので、薄膜トランジスタのサイズを減らし、微細チャネルを形成可能なマージンをさらに確保することができる。
【０１９４】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１９５】
５０、５００、５０’    感光膜パターン
７０      光遮断膜
１１０    絶縁基板
１２０    バッファ層
１３０    半導体層
１３２    半導体パターン
１３３    半導体
１３４    ソース電極
１３５    ドレイン電極
１４０    絶縁物質層
１４１    絶縁パターン
１４２    絶縁層
１５０    ゲート層
１５２    ゲートパターン
１５４    ゲート電極
１６０    保護膜
１６１、１６４、１６５、１８１、１８４、１８５  コンタクトホール
１７４    データ入力電極
１７５    データ出力電極
１８０    有機膜
【図１】
2014131047.tif 000003
【図２】
2014131047.tif 000004
【図３】
2014131047.tif 000005
【図４】
2014131047.tif 000006
【図５】
2014131047.tif 000007
【図６】
2014131047.tif 000008
【図７】
2014131047.tif 000009
【図８】
2014131047.tif 000010
【図９】
2014131047.tif 000011
【図１０】
2014131047.tif 000012
【図１１】
2014131047.tif 000013
【図１２】
2014131047.tif 000014
【図１３】
2014131047.tif 000015
【図１４】
2014131047.tif 000016
【図１５】
2014131047.tif 000017
【図１６】
2014131047.tif 000018
【図１７】
2014131047.tif 000019
【図１８】
2014131047.tif 000020
【図１９】
2014131047.tif 000021
【図２０】
2014131047.tif 000022
【図２１】
2014131047.tif 000023
【図２２】
2014131047.tif 000024
【図２３】
2014131047.tif 000025
【図２４】
2014131047.tif 000026
【図２５】
2014131047.tif 000027
【図２６】
2014131047.tif 000028
【図２７】
2014131047.tif 000029
【図２８】
2014131047.tif 000030
【図２９】
2014131047.tif 000031
【図３０】
2014131047.tif 000032
【図３１】
2014131047.tif 000033
【図３２】
2014131047.tif 000034
【図３３】
2014131047.tif 000035
【図３４】
2014131047.tif 000036
【図３５】
2014131047.tif 000037
【図３６】
2014131047.tif 000038
【図３７】
2014131047.tif 000039
【図３８】
2014131047.tif 000040
【図３９】
2014131047.tif 000041
【図４０】
2014131047.tif 000042
【図４１】
2014131047.tif 000043
【図４２】
2014131047.tif 000044