(57)【要約】【課題】ヘテロ接合型バックコンタクトセルの特性のさらなる改善を達成することが可能な光電変換素子および光電変換素子の製造方法を提供する。【解決手段】第１導電型の半導体基板の表面の一部に、第１の溝と、第２の溝と、第１の溝と第２の溝との間の凸部とが設けられており、第１の溝上、第２の溝上および凸部上には第１導電型非晶質膜が設けられており、半導体基板の表面の第１の溝、第２の溝および凸部以外の領域には第２導電型非晶質膜が設けられており、第１導電型非晶質膜の全面を覆う第１導電型用電極層と、第２導電型非晶質膜の全面を覆う第２導電型用電極層とを有し、第１導電型用電極層と第２導電型用電極層とが電気的に絶縁されている光電変換素子である。【選択図】図１
2014056875.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板を備え、
前記半導体基板の表面の一部には、第１の溝と、第２の溝と、前記第１の溝と前記第２の溝との間の凸部と、が設けられており、
前記第１の溝上、前記第２の溝上および前記凸部上には第１導電型非晶質膜が設けられており、
前記半導体基板の前記表面の前記第１の溝、前記第２の溝および前記凸部以外の領域には第２導電型非晶質膜が設けられており
前記第１導電型非晶質膜の全面を覆う第１導電型用電極層と、前記第２導電型非晶質膜の全面を覆う第２導電型用電極層とを有し、
前記第１導電型用電極層と前記第２導電型用電極層とが電気的に絶縁されている、光電変換素子。
【請求項２】
前記半導体基板の前記表面全体に、前記凸部よりも小さい第２の凸部がさらに設けられている、請求項１に記載の光電変換素子。
【請求項３】
前記半導体基板の前記表面と前記第１導電型非晶質膜との間、および前記半導体基板の前記表面と前記第２導電型非晶質膜との間にｉ型の非晶質膜が設けられている、請求項１または２に記載の光電変換素子。
【請求項４】
第１導電型の半導体基板の一方の表面の一部上に第１のマスク材を設置する工程と、
前記第１のマスク材をマスクとして前記半導体基板の一部を除去することによって前記半導体基板の前記表面に、第１の溝と、第２の溝と、前記第１の溝と前記第２の溝との間の凸部とを形成する工程と、
前記第１の溝と前記第２の溝との間から前記凸部が露出するように第２のマスク材を設置する工程と、
前記第２のマスク材をマスクとして前記凸部の表面の一部を除去する工程と、
前記半導体基板の前記表面の前記第１の溝、前記第２の溝および前記凸部以外の領域に第２導電型非晶質膜を形成する工程と、
前記第１の溝と前記第２の溝と前記凸部とを覆うように第３のマスク材を設置する工程と、
前記半導体基板の前記表面の前記第１の溝、前記第２の溝および前記凸部以外の領域および前記第３のマスク材を覆うように第２導電型非晶質膜を形成する工程と、
前記第３のマスク材と前記第３のマスク材上の第２導電型非晶質膜を除去する工程と、
前記第２導電型非晶質膜の残部上に第４のマスク材を設置する工程と、
前記第４のマスク材、前記第１の溝、前記第２の溝および前記凸部を覆うように第１導電型非晶質膜を形成する工程と、
前記第４のマスク材と前記第４のマスク材上の第１導電型非晶質膜を除去する工程と、
前記第４のマスク材を除去した後に、前記第１導電型非晶質膜の全面を覆う第１導電型用電極層と、前記第２導電型非晶質膜の全面を覆う第２導電型用電極層とを、前記第１導電型用電極層と前記第２導電型用電極層とが電気的に絶縁されるように形成する工程と、を含む、光電変換素子の製造方法。
【請求項５】
前記第３のマスク材を設置する工程の前に、前記半導体基板の前記表面全体に、前記凸部よりも小さい第２の凸部を形成する工程をさらに含む、請求項４に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、たとえば特許文献１には、ｎ型単結晶シリコン基板の裏面側にｎ電極であるエミッタコンタクトと、ｐ電極であるベースコンタクトの双方が形成されたヘテロ接合型バックコンタクトセルが開示されている。
【０００５】
図１９に、従来の特許文献１に開示されたヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１９に示されるヘテロ接合型バックコンタクトセルは、ｎ型シリコン基板１０１の裏面の一部の領域にｐ+領域１０６が形成され、ｎ型シリコン基板１０１の裏面のｐ+領域１０６以外の領域上にｉ型のアモルファスシリコン膜１１０およびｎ型のアモルファスシリコン膜１１１がこの順に積層されており、ｐ+領域１０６上およびｎ型のアモルファスシリコン膜１１１上に、それぞれ、ベースコンタクト１１２およびエミッタコンタクト１１３が形成された構造を有している。
【０００６】
ｎ型シリコン基板１０１の裏面上におけるｉ型のアモルファスシリコン膜１１０およびベースコンタクト１１２以外の領域にはＳｉＮx膜１０３が堆積されている。ｎ型シリコン基板１０１の受光面には微小な凹凸加工が行なわれて、ピラミッド型のエッチング構造１０４が形成されている。さらに、ｎ型シリコン基板１０１のエッチング構造１０４にはリンの拡散が行なわれることによって表面注入層１０２が形成されており、表面注入層１０２上には反射防止膜として用いられるＳｉＮx膜１０８が堆積されている。
【０００７】
このような構造を有するヘテロ接合型バックコンタクトセルは、単結晶シリコン基板の裏面にｐ+領域およびｎ+領域がそれぞれ形成された従来のバックコンタクトセルに比べて単結晶シリコン基板の裏面でのキャリアの再結合を防止でき、開放電圧が高くなるため、特性が向上するとされている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−２１９５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図１９に示す従来の特許文献１に開示されたヘテロ接合型バックコンタクトセルにおいては、ｎ型シリコン基板１０１の受光面から入射してきた光が、ｎ型シリコン基板１０１の内部で吸収されなかった場合には、ベースコンタクト１１２とエミッタコンタクト１１３との間から外部に透過してしまい、短絡電流密度が低くなって、特性が低くなることがあった。そのため、ヘテロ接合型バックコンタクトセルの特性のさらなる改善が要望されている。
【００１０】
上記の事情に鑑みて、本発明の目的は、ヘテロ接合型バックコンタクトセルの特性のさらなる改善を達成することが可能な光電変換素子および光電変換素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、第１導電型の半導体基板を備え、半導体基板の表面の一部には、第１の溝と第２の溝と、第１の溝と第２の溝との間の凸部とが設けられており、第１の溝上、第２の溝上および凸部上には第１導電型非晶質膜が設けられており、半導体基板の表面の第１の溝、第２の溝および凸部以外の領域には第２導電型非晶質膜が設けられており、第１導電型非晶質膜の全面を覆う第１導電型用電極層と、第２導電型非晶質膜の全面を覆う第２導電型用電極層とを有し、第１導電型用電極層と第２導電型用電極層とが電気的に絶縁されている光電変換素子である。
【００１２】
ここで、本発明の光電変換素子において、半導体基板の表面全体に凸部よりも小さい第２の凸部がさらに設けられていることが好ましい。
【００１３】
また、本発明の光電変換素子において、半導体基板の表面と第１導電型非晶質膜との間および半導体基板の表面と第２導電型非晶質膜との間にｉ型の非晶質膜が設けられていることが好ましい。
【００１４】
さらに、本発明は、第１導電型の半導体基板の一方の表面の一部上に第１のマスク材を設置する工程と、第１のマスク材をマスクとして半導体基板の一部を除去することによって半導体基板の表面に、第１の溝と、第２の溝と、第１の溝と第２の溝との間の凸部とを形成する工程と、第１の溝と第２の溝との間から凸部が露出するように第２のマスク材を設置する工程と、第２のマスク材をマスクとして凸部の表面の一部を除去する工程と、半導体基板の表面の第１の溝、第２の溝および凸部以外の領域に第２導電型非晶質膜を形成する工程と、第１の溝と第２の溝と凸部とを覆うように第３のマスク材を設置する工程と、半導体基板の表面の第１の溝、第２の溝および凸部以外の領域および第３のマスク材を覆うように第２導電型非晶質膜を形成する工程と、第３のマスク材と第３のマスク材上の第２導電型非晶質膜を除去する工程と、第２導電型非晶質膜の残部上に第４のマスク材を設置する工程と、第４のマスク材、第１の溝、第２の溝および凸部を覆うように第１導電型非晶質膜を形成する工程と、第４のマスク材と第４のマスク材上の第１導電型非晶質膜を除去する工程と、第４のマスク材を除去した後に、第１導電型非晶質膜の全面を覆う第１導電型用電極層と、第２導電型非晶質膜の全面を覆う第２導電型用電極層とを、第１導電型用電極層と第２導電型用電極層とが電気的に絶縁されるように形成する工程と、を含む、光電変換素子の製造方法である。
【００１５】
ここで、本発明の光電変換素子の製造方法は、第３のマスク材を設置する工程の前に、半導体基板の表面全体に、凸部よりも小さい第２の凸部を形成する工程をさらに含むことが好ましい。
【発明の効果】
【００１６】
本発明によれば、ヘテロ接合型バックコンタクトセルの特性のさらなる改善を達成することが可能な光電変換素子および光電変換素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図５】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図６】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図７】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図８】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図９】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１０】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１１】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１２】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１３】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１４】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１５】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１６】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１７】実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図１８】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１９】従来の特許文献１に開示されたヘテロ接合型バックコンタクトセルの模式的な断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１９】
＜実施の形態１＞
図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルはｎ型単結晶シリコンからなる半導体基板１を有しており、半導体基板１の一方の表面である裏面の一部には、第１の溝４と、第２の溝５と、第１の溝４と第２の溝５との間の凸部６と、が設けられている。ここで、第１の溝４および第２の溝５は、図１の紙面の法線方向に伸長している。また、凸部６は、半導体基板１の裏面方向に突出しながら、第１の溝４および第２の溝５の伸長方向に沿って伸長している。
【００２０】
半導体基板１の裏面において、第１の溝４、凸部６および第２の溝５が形成されている領域（以下、「溝形成領域」という。）１ｂ上には、ｉ型のアモルファスシリコンからなる第１のｉ型非晶質膜１４、ｎ型のアモルファスシリコンからなる第１導電型非晶質膜１５、第１の電極層１６および第２の電極層１７がこの順序で積層されている。
【００２１】
また、第１導電型非晶質膜１５の裏面上に積層された第１の電極層１６と第２の電極層１７との積層体から第１導電型用電極層２０ｂが構成されており、第１導電型非晶質膜１５の裏面の全面が第１導電型用電極層２０ｂで覆われている。
【００２２】
半導体基板１の裏面における溝形成領域１ｂ以外の領域（以下、「溝非形成領域」という。）１ａ上には、ｉ型のアモルファスシリコンからなる第２のｉ型非晶質膜１１、ｐ型のアモルファスシリコンからなる第２導電型非晶質膜１２、第１の電極層１６および第２の電極層１７がこの順序で積層されている。
【００２３】
また、第２導電型非晶質膜１２の裏面上に積層された第１の電極層１６と第２の電極層１７との積層体から第２導電型用電極層２０ａが構成されており、第２導電型非晶質膜１２の裏面の全面が第２導電型用電極層２０ａで覆われている。第１導電型用電極層２０ｂと第２導電型用電極層２０ａとは、第１の溝４および第２の溝５によって、高さ方向に差異が設けられているため、電気的に絶縁されている。
【００２４】
なお、本明細書において「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。
【００２５】
また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手（ダングリングボンド）が水素で終端されたものも含まれる。
【００２６】
半導体基板１の受光面には微細なピラミッド状の凹凸からなるテクスチャ構造２が形成されており、半導体基板１の受光面のテクスチャ構造２上には、パッシベーション膜９と反射防止膜１０とがこの順序で形成されている。
【００２７】
以下、図２〜図１６の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、ｎ型単結晶シリコンからなる半導体基板１の受光面の全面にテクスチャ構造２を形成する。
【００２８】
半導体基板１としてはｎ型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。
【００２９】
半導体基板１の厚さは、特に限定されないが、たとえば１００μｍ以上３００μｍ以下とすることができ、好ましくは１００μｍ以上２００μｍ以下とすることができる。また、半導体基板１の比抵抗も、特に限定されないが、たとえば０．１Ω・ｃｍ以上１Ω・ｃｍ以下とすることができる。
【００３０】
テクスチャ構造２の形成方法は特に限定されないが、たとえば従来から公知のテクスチャエッチングなどを好適に用いることができる。
【００３１】
次に、図３に示すように、半導体基板１の裏面の一部上に第１のマスク材３を設置する。
【００３２】
第１のマスク材３の材質および設置方法は、特に限定されないが、たとえば、第１のマスク材３がフォトレジストからなる場合には、半導体基板１の裏面の全面に第１のマスク材３を塗布した後に、フォトリソグラフィー技術およびエッチング技術による第１のマスク材３のパターンニングを行なうことによって、半導体基板１の裏面の一部上に第１のマスク材３を設置することができる。
【００３３】
次に、図４に示すように、第１のマスク材３をマスクとして半導体基板１の裏面の一部を除去することによって、半導体基板１の裏面の一部に、第１の溝４と、第２の溝５と、第１の溝４と第２の溝５との間の凸部６とを形成する。
【００３４】
ここで、第１のマスク材３をマスクとして用いて半導体基板１の裏面の一部を除去する方法としては、たとえばドライエッチングなどを用いることができる。ドライエッチングとしては、たとえば、エッチングガスとしてＣＦ4ガスを用いたＩＣＰ（Ion Coupling Plasma）ドライエッチング装置による反応性イオンエッチングの方式などを採用することができる。
【００３５】
第１の溝４の深さｄ、第２の溝５の深さｄおよび凸部６の高さｄは、０．３μｍ以上５μｍ以下であることが好ましい。第１の溝４の深さｄ、第２の溝５の深さｄおよび凸部６の高さｄが、０．３μｍ以上である場合には、隣り合う電極間のリークならびに第１のｉ型非晶質膜１４および第１導電型非晶質膜１５の劣化による変換効率などの特性の低下を抑止することができる。第１の溝４の深さｄ、第２の溝５の深さｄおよび凸部６の高さｄが、５μｍ以下である場合には、半導体基板１が薄くなりすぎないため、変換効率などの特性の低下を効果的に抑止することができる。
【００３６】
第１の溝４の幅Ｗ１は、５００μｍ以上であることが好ましい。第１の溝４の幅Ｗ１が５００μｍ以上である場合には、複数のヘテロ接合型バックコンタクトセルを電気的に接続するための配線シートの配線に第１導電型用電極層２０ｂを接続する際に、位置ズレが生じにくくなり、電気的なリークを起こしにくくなる。また、第１の溝４の幅Ｗ１は、１００００μｍ以下であることが好ましい。
【００３７】
第２の溝５の幅Ｗ２は、５００μｍ以上であることが好ましい。第２の溝５の幅Ｗ２が５００μｍ以上には、複数のヘテロ接合型バックコンタクトセルを電気的に接続して電流を集めるための配線シートの配線に第１導電型用電極層２０ｂを接続する際に、位置ズレが生じにくくなるため、電気的なリークを起こしにくくなる。また、第２の溝５の幅Ｗ２は、１００００μｍ以下であることが好ましい。
【００３８】
凸部６の幅Ｗ３は、２５０μｍ以上であることが好ましい。凸部６の幅Ｗ３が２５０μｍ以上である場合には、複数のヘテロ接合型バックコンタクトセルを電気的に接続して電流を集めるための配線シートの配線に第１導電型用電極層２０ｂを接続する際の接続不良の発生を抑えて、電流の取り出し効率の悪化を抑止することができる。また、凸部６の幅Ｗ３は、５００００μｍ以下であることが好ましい。
【００３９】
次に、図５に示すように、半導体基板１の裏面から第１のマスク材３を除去する。第１のマスク材３を除去する方法は、特に限定されず、従来から公知の方法を用いることができる。
【００４０】
次に、図６に示すように、第１の溝４と第２の溝５との間から凸部６が露出するように第２のマスク材７を設置する。
【００４１】
第２のマスク材７の材質および設置方法は、特に限定されないが、たとえば、第２のマスク材７がフォトレジストからなる場合には、半導体基板１の裏面の全面に第２のマスク材７を塗布した後に、フォトリソグラフィー技術およびエッチング技術による第２のマスク材７のパターンニングを行なうことによって、第１の溝４と第２の溝５との間から凸部６が露出するように第２のマスク材７を設置することにより行なうことができる。
【００４２】
次に、図７に示すように、第２のマスク材７をマスクとして凸部６の表面の一部を除去する。これにより、凸部６の表面は、凸部６の表面の一部の除去前よりも、なだらかな斜面を有することになる。このように、凸部６の表面が、凸部６の表面の一部の除去前よりもなだらかな斜面を有するように凸部６を形成した場合には、後述する工程で、半導体基板１の裏面の溝形成領域１ｂ上に、第１のｉ型非晶質膜１４および第１導電型非晶質膜１５を途切れることなく連続的に形成することができる傾向にある。
【００４３】
なお、本工程においては、凸部６の表面の一部が除去されるが、凸部６の表面がなだらかな斜面を有するようにするためのものであるため、当該除去後の凸部６の幅および高さは、当該除去前の幅Ｗ３および高さｄとほぼ変わらない。
【００４４】
ここで、第２のマスク材７をマスクとして用いて凸部６の表面の一部を除去する方法としては、たとえば従来から公知のドライエッチングおよび／またはウエットエッチングなどを用いることができる。
【００４５】
次に、図８に示すように、半導体基板１の裏面から第２のマスク材７を除去する。第２のマスク材７を除去する方法は、特に限定されず、従来から公知の方法を用いることができる。
【００４６】
次に、図９に示すように、半導体基板１の受光面のテクスチャ構造２上に、パッシベーション膜９と、反射防止膜１０とをこの順序で積層する。
【００４７】
パッシベーション膜９および反射防止膜１０としては、それぞれ、たとえば、透明導電酸化物膜、窒化シリコン膜、酸化シリコン膜またはｉ型のアモルファスシリコン膜などを積層することができる。パッシベーション膜９と反射防止膜１０との積層体の厚さは、たとえば１００ｎｍ程度とすることができる。パッシベーション膜９と反射防止膜１０の積層方法は特に限定されず、たとえば従来から公知のプラズマＣＶＤ（Chemical Vapor Deposition）法またはスパッタリング法などを用いることができる。
【００４８】
次に、図１０に示すように、半導体基板１の裏面の溝形成領域１ｂ上に、第３のマスク材８を設置する。
【００４９】
第３のマスク材８の材質および設置方法は、特に限定されないが、たとえば、第３のマスク材８がフォトレジストからなる場合には、半導体基板１の裏面の全面に第３のマスク材８を塗布した後に、フォトリソグラフィー技術およびエッチング技術による第３のマスク材８のパターンニングを行なうことによって、半導体基板１の裏面の溝形成領域１ｂのみを覆うように第３のマスク材８を設置することにより行なうことができる。
【００５０】
次に、図１１に示すように、半導体基板１の裏面の溝非形成領域１ａ上および第３のマスク材８の裏面上に、ｉ型のアモルファスシリコンからなる第２のｉ型非晶質膜１１およびｐ型のアモルファスシリコンからなる第２導電型非晶質膜１２を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【００５１】
第２のｉ型非晶質膜１１としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第２のｉ型非晶質膜１１の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００５２】
第２導電型非晶質膜１２としてはｐ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｐ型のアモルファス半導体膜などを用いてもよい。第２導電型非晶質膜１２の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００５３】
また、第２導電型非晶質膜１２に含まれるｐ型不純物としては、たとえばボロンを用いることができ、第２導電型非晶質膜１２のｐ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００５４】
次に、図１２に示すように、半導体基板１の裏面から第３のマスク材８を除去する。これにより、第３のマスク材８とともに、第３のマスク材８上の第２のｉ型非晶質膜１１および第２導電型非晶質膜１２も除去され、半導体基板１の裏面の溝形成領域１ｂが露出する。
【００５５】
第３のマスク材８を除去する方法は、特に限定されず、従来から公知の方法を用いることができる。
【００５６】
次に、図１３に示すように、上記の第３のマスク材８の除去の残部となる第２導電型非晶質膜１２の裏面上に第４のマスク材１３を設置する。
【００５７】
第４のマスク材１３の材質および設置方法は、特に限定されないが、たとえば、第４のマスク材１３がフォトレジストからなる場合には、第２導電型非晶質膜１２の裏面および半導体基板１の裏面の溝形成領域１ｂの全面に第４のマスク材１３を塗布した後に、フォトリソグラフィー技術およびエッチング技術による第４のマスク材１３のパターンニングを行なうことによって、第２導電型非晶質膜１２の裏面上のみに第４のマスク材１３を設置することにより行なうことができる。
【００５８】
次に、図１４に示すように、第４のマスク材１３の裏面上および半導体基板１の裏面の溝形成領域１ｂ上に、ｉ型のアモルファスシリコンからなる第１のｉ型非晶質膜１４およびｎ型のアモルファスシリコンからなる第１導電型非晶質膜１５を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【００５９】
第１のｉ型非晶質膜１４としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第１のｉ型非晶質膜１４の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００６０】
第１導電型非晶質膜１５としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いてもよい。第１導電型非晶質膜１５の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００６１】
また、第１導電型非晶質膜１５に含まれるｎ型不純物としては、たとえばリンを用いることができ、第１導電型非晶質膜１５のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００６２】
次に、図１５に示すように、第２導電型非晶質膜１２の裏面から第４のマスク材１３を除去する。これにより、第４のマスク材１３とともに、第４のマスク材１３上の第１のｉ型非晶質膜１４および第１導電型非晶質膜１５も除去され、第２導電型非晶質膜１２の裏面が露出する。
【００６３】
第４のマスク材１３を除去する方法は、特に限定されず、従来から公知の方法を用いることができる。
【００６４】
次に、図１６に示すように、第４のマスク材１３を除去した後の半導体基板１の裏面側の全面に第１の電極層１６を形成する工程を行なう。これにより、第１の電極層１６は、第２導電型非晶質膜１２の裏面の全面上および第１のｉ型非晶質膜１４の全面上に形成される。
【００６５】
第１の電極層１６としては、導電性を有する材料を用いることができ、たとえばＩＴＯ（Indium Tin Oxide）などを用いることができる。
【００６６】
第１の電極層１６は、たとえばスパッタリング法により形成することができ、第１の電極層１６の厚さは、たとえば８０ｎｍ以下とすることができる。
【００６７】
次に、図１に示すように、第１の電極層１６の裏面の全面上に、第２の電極層１７を形成する工程を行なう。これにより、第２導電型非晶質膜１２の裏面の全面上には、第１の電極層１６と第２の電極層１７との積層体からなる第２導電型用電極層２０ａが形成されるとともに、第１導電型非晶質膜１５の裏面の全面上には、第１の電極層１６と第２の電極層１７との積層体からなる第１導電型用電極層２０ｂが形成される。図１に示すように、第１導電型用電極層２０ｂと第２導電型用電極層２０ａとは、第１の溝４および第２の溝５によって、高さ方向に差異が設けられているため、電気的に絶縁されることになる。
【００６８】
第２の電極層１７としては、導電性を有し、かつ太陽光を反射することが可能な材料を用いることができ、たとえばアルミニウムなどを用いることができる。
【００６９】
第２の電極層１７は、たとえばスパッタリング法により形成することができ、第２の電極層１７の厚さは、たとえば０．５μｍ以下とすることができる。
【００７０】
その後、半導体基板１の端面に付着した第２導電型用電極層２０ａおよび第１導電型用電極層２０ｂの剥離のために、薄い塩酸などによる洗浄を行なうことが好ましい。
【００７１】
以上により、第１導電型非晶質膜１５の裏面の全面が第１導電型用電極層２０ｂにより覆われるとともに、第２導電型非晶質膜１２の裏面の全面が第２導電型用電極層２０ａにより覆われており、第１導電型用電極層２０ｂと第２導電型用電極層２０ａとが電気的に絶縁された構成を有する実施の形態１のヘテロ接合型バックコンタクトセルが完成する。
【００７２】
実施の形態１のヘテロ接合型バックコンタクトセルにおいては、半導体基板１の裏面の全面に電極層（第１導電型用電極層２０ｂおよび第２導電型用電極層２０ａ）が形成されていることから、半導体基板１の受光面から入射してきた光が、仮に半導体基板１の内部で吸収されなかった場合であっても、特許文献１の場合と比べて、半導体基板１の裏面の電極層で半導体基板１の内部側に反射することができるため、短絡電流密度を高くすることができる。
【００７３】
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、半導体基板１の裏面の全面がｉ型非晶質膜（第１のｉ型非晶質膜１４および第２のｉ型非晶質膜１１）に接触していることから、ｎ型シリコン基板１０１の裏面のｐ+領域１０６以外の領域のみにｉ型のアモルファスシリコン膜１１０が設けられた特許文献１の場合と比べて、半導体基板１の裏面でのキャリアの再結合を防止でき、開放電圧を高くすることができる。
【００７４】
以上の理由により、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、特許文献１の場合と比べて、短絡電流密度および開放電圧などの特性の改善を達成することができる。
【００７５】
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、凸部６の表面がなだらかな斜面を有するように凸部６が形成されていることにより、半導体基板１の裏面の溝形成領域１ｂ上の第１のｉ型非晶質膜１４および第１導電型非晶質膜１５を途切れることなく連続的に形成することができるため、ｐ電極２０ａの裏面と、凸部６を覆うｎ電極２０ｂの頂点との高さを同一にすることも可能となる。したがって、この場合には、実施の形態１のヘテロ接合型バックコンタクトセル同士を、絶縁性基材上に配線パターンを設けた配線シートによって電気的に接続する場合に、ｐ電極２０ａに接続される配線の高さと、ｎ電極２０ｂに接続される配線の高さとを変える必要がないことから、電極と配線との電気的な接続の安定性が向上するとともに、配線シート自体の生産性も向上させることができる。
【００７６】
さらに、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、特にマスクを用いることなく、第１の電極層１６および第２の電極層１７を順次積層して、互いに電気的に分離した第１導電型用電極層２０ｂおよび第２導電型用電極層２０ａを形成することができるため、ヘテロ接合型バックコンタクトセルの生産性が向上する。
【００７７】
＜実施の形態２＞
図１７に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルは、半導体基板１の裏面全体に、凸部６よりも小さい第２の凸部１８がさらに設けられていることを特徴としている。なお、第２の凸部１８の幅および高さは、それぞれ、凸部６の幅および高さよりも小さければ特に限定されないが、たとえば１００ｎｍ以上１０μｍ以下とすることができる。また、第２の凸部１８の形状は、たとえば、個々の第２の凸部１８が三角形の面を有する四面体とすることができる。
【００７８】
実施の形態２のヘテロ接合型バックコンタクトセルのように、半導体基板１の裏面全体に凸部６よりも小さい第２の凸部１８を設けることによって、半導体基板１の内部における光路長を増大させることができるため、半導体基板１の裏面から受光面側への光の反射量を低減することができ、光の反射損失を低減することができる。これにより、実施の形態２のヘテロ接合型バックコンタクトセルにおいては、半導体基板１の内部における光の吸収量を増大させることができることから、実施の形態１よりも高い変換効率を達成することが可能となる。
【００７９】
以下、実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２〜図８に示す工程を経ることにより、半導体基板１の裏面に、第１の溝４、第２の溝５および凸部６を形成する。ここまでは、実施の形態１と同様である。
【００８０】
次に、図１８の模式的断面図に示すように、半導体基板１の受光面のテクスチャ構造２１上に保護膜２１を形成した後に、半導体基板１の裏面のエッチングを行なう。これにより、半導体基板１の裏面全体に、凸部６よりも小さい第２の凸部１８を形成することができる。
【００８１】
ここで、保護膜２１としては、半導体基板１の裏面のエッチング時に受光面を保護できるものであれば特に限定されないが、たとえば酸化シリコン膜または窒化シリコン膜などを用いることができる。
【００８２】
また、半導体基板１の裏面のエッチング方法も特に限定されないが、アルカリ溶液を用いたテクスチャエッチングを用いることが好ましい。この場合には、半導体基板１の裏面全体に第２の凸部１８をより容易に形成することができる。
【００８３】
その後は、実施の形態１と同様にして、実施の形態２のヘテロ接合型バックコンタクトセルを製造することができる。
【００８４】
実施の形態２における上記以外の説明は、実施の形態１と同様であるため、ここではその説明については省略する。
【００８５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８６】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特にヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
【符号の説明】
【００８７】
１  半導体基板、１ａ  溝非形成領域、１ｂ  溝形成領域、２  テクスチャ構造、３  第１のマスク材、４  第１の溝、５  第２の溝、６  凸部、７  第２のマスク材、８  第３のマスク材、９  パッシベーション膜、１０  反射防止膜、１１  第２のｉ型非晶質膜、１２  第２導電型非晶質膜、１３  第４のマスク材、１４  第１のｉ型非晶質膜、１５  第１導電型非晶質膜、１６  第１の電極層、１７  第２の電極層、１８  第２の凸部、２０ａ  第２導電型用電極層、２０ｂ  第１導電型用電極層、２１  保護膜、１０１  ｎ型シリコン基板、１０２  表面注入層、１０３，１０８  ＳｉＮx膜、１０４  エッチング構造、１０６  ｐ+領域、１１０  ｉ型のアモルファスシリコン膜、１１１  ｎ型のアモルファスシリコン膜、１１２  ベースコンタクト、１１３  エミッタコンタクト。
【図１】
2014056875.tif 000003
【図２】
2014056875.tif 000004
【図３】
2014056875.tif 000005
【図４】
2014056875.tif 000006
【図５】
2014056875.tif 000007
【図６】
2014056875.tif 000008
【図７】
2014056875.tif 000009
【図８】
2014056875.tif 000010
【図９】
2014056875.tif 000011
【図１０】
2014056875.tif 000012
【図１１】
2014056875.tif 000013
【図１２】
2014056875.tif 000014
【図１３】
2014056875.tif 000015
【図１４】
2014056875.tif 000016
【図１５】
2014056875.tif 000017
【図１６】
2014056875.tif 000018
【図１７】
2014056875.tif 000019
【図１８】
2014056875.tif 000020
【図１９】
2014056875.tif 000021