(57)【要約】【課題】  超高速差動伝送線路において、超高速差動信号を通過させ、コモンモード信号を十分減衰させることができるようにする。【解決手段】  一対の導線路１Ａ、１Ｂは、第１の誘電体層３Ａの片面に形成するとともに第２の誘電体層３Ｃの片面と当接する。第１の誘電体層３Ａの他方の面側には分割浮きグランド９Ａ〜９Ｄが、第２の誘電体層３Ｃの他方の面側には分割浮きグランド１９Ａ〜１９Ｄが導線路１Ａ、１Ｂと対面するように形成される。分割浮きグランド９Ａ〜９Ｄおよび１９Ａ〜１９Ｄは、外部グランド電位に接続されず独立している。少なくとも入力側および出力側の第１の分割浮きグランド９Ａ、９Ｄと外部グランド電位には受動回路素子からなる第１の受動２端子回路ＣＭ１Ａ〜ＣＭ１Ｄを接続する。少なくともいずれかの対面する前記第１、２の分割浮きグランド９Ａ〜９Ｄ、１９Ａ〜１９Ｄとの間に第２の受動２端子回路ＣＭ２Ａ〜ＣＭ２Ｄを接続する。【選択図】  図１
2014135674.tif 000002
【特許請求の範囲】
【請求項１】
第１の誘電体層に形成され差動信号を伝送させる一対の導線路と、
外部グランド電位から分離され、前記第１の誘電体層を介在させた状態で前記導線路と対面するとともに、前記導線路の長さ方向に複数個に分割され形成され、前記導線路とともに前記差動信号に対して分布定数型の差動伝送線路を形成する第１の分割浮きグランドと、
前記外部グランド電位から分離され、第２の誘電体層を介在させた状態で前記導線路と対面するよう形成され、前記分布定数型の差動伝送線路を形成する第２の分割浮きグランドと、
少なくとも入力側および出力側の前記第１の分割浮きグランドと前記外部グランド電位との間に接続された第１の受動２端子回路と、
少なくともいずれかの対面する前記第１の分割浮きグランドと前記第２の分割浮きグランドとの間に接続された第２の受動２端子回路と、
を具備することを特徴とするコモンモードフィルタ。
【請求項２】
隣り合う全て又は一部の前記第１の分割浮きグランド間にも前記第１の受動２端子回路が接続された請求項１記載のコモンモードフィルタ。
【請求項３】
隣り合う全て又は一部の前記第２の分割浮きグランド間に第３の受動２端子回路が接続された請求項１または２記載のコモンモードフィルタ。
【請求項４】
前記導線路は矩形状の導線路である請求項１〜３いずれか１記載のコモンモードフィルタ。
【請求項５】
前記導線路はスパイラル状の導線路を前記長さ方向に複数直列接続してなる請求項１〜３いずれか１記載のコモンモードフィルタ。
【請求項６】
前記導線路は前記第１の誘電体層としての誘電体基板に形成され、前記第１の分割浮きグランドは前記誘電体基板と異なる誘電体基板に形成されるとともに、第２の浮きグランドは前記第２の誘電体層としての誘電体基板に形成され、互いに異なる前記誘電体基板が積層一体化されてなる請求項１〜５いずれか１記載のコモンモードフィルタ。
【請求項７】
前記第１、第２および第３の受動２端子回路は短絡線路である請求項１〜６いずれか１記載のコモンモードフィルタ。
【請求項８】
前記第１、第２および第３の受動２端子回路は、１個以上の受動素子としてのインダクタンス、容量、抵抗、又はこれらの直列又は並列接続組合せである、請求項１〜６いずれか１記載のコモンモードフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコモンモードフィルタに係り、特に、超高速差動伝送線路を伝搬する超高速差動信号の通過を確保し、コモンモード信号を減衰させるコモンモードフィルタの改良に関する。
【背景技術】
【０００２】
電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。
【０００３】
特に、最近の高速シリアル伝送では、伝送速度がＧＨｚ帯と速くなり、波長が短くなることから、回路パターン長が１／４波長と一致する確率が高まり、回路パターンがアンテナとなって信号が空間に放射される電磁放射ノイズが問題となっている。
【０００４】
もっとも、高速シリアル伝送では、ほとんどの場合、差動線路を用いるため、電磁界は差動線路間で結合して外部へは放射し難い。
【０００５】
しかしながら、差動線路のわずかな非対称性や、ＩＣでのわずかな位相ずれ等に起因して生じるコモンモードノイズは、差動線路間を同相信号で伝播し、差動線路間の結合がないため外部へ放射し易く、電磁放射ノイズとなり易い。
【０００６】
そのため、差動線路を用いた高速シリアル伝送の分野では、コモンモードノイズ対策が必須のものとなっており、コモンモードノイズの除去手段としてコモンモードチョークコイルが使用されることが多い。
【０００７】
ところが、周波数がＧＨｚ帯になると、従来の磁性体を用いたコモンモードチョークコイルでは磁気損失の影響を受け、差動信号が通過し難くなることが問題視されている。
【０００８】
その問題を解決する手段として、磁性体を使わないコモンモードフィルタがWO ２０１１／０１３５４３号公報（特許文献１）およびＷＯ ２０１１／０５２３７４号公報（特許文献２）等で開示されている。
【０００９】
図５は、特許文献１で示される従来のコモンモードフィルタの構成例である。誘電体層に形成された折り返し線路よりなる１対の差動線路と、差動線路の上側および下側に誘電体層を挟んで形成された分割浮きグランドと、分割浮きグランド間に接続された抵抗と、分割浮きグランドとグランド端子電極間に接続された抵抗およびインダクタとで構成され、これらの抵抗およびインダクタでコモンモードノイズを除去するものである。
【００１０】
なお、図６は特許文献２で示されているコモンモードフィルタの等価回路例である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】ＷＯ ２０１１／０１３５４３号公報
【特許文献２】ＷＯ ２０１１／０５２３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このような図５の構成では、対面する上下の浮きグランドが別個に外部グランド電位に接続されているため、コモンモードノイズの外部グランド電位への帰還経路が上下に分散し、そのため図６のような等価回路で考察すると、キャパシタＣｏが、半分の容量値となるキャパシタＣｏ／２の並列接続に分解され、それぞれが別々のグランドに接続されることと等価になる。すなわち、コモンモードノイズから見ると、外部グランド電位への帰還経路に挿入されるキャパシタが、当初のＣｏからＣｏ／２と半分の値になる。
【００１３】
コモンモードノイズの周波数が低くなると、キャパシタＣｏ／２と、線路インダクタンスＬｏ／２とのインピーダンス比較で、線路インダクタンスＬｏ／２の方がインピーダンスが低くなった場合に、コモンモードノイズは外部グランド電位へ帰還せずに線路インダクタンスＬｏ／２を通過して出力され易くなる。このような原理で、コモンモードノイズを除去可能な周波数帯域の下限が決まる。
【００１４】
高速シリアル信号は、データ内容によっては同じ論理電位が連続し、そのような信号波形では周波数成分が低くなるため、低い周波数までコモンモードノイズを除去可能な周波数帯域を広げる必要がある。
【００１５】
従って、浮きグランドを上下に分散させて、コモンモードノイズを除去可能な周波数帯域の下限を上昇させることは好ましくない。
【００１６】
本発明はそのような課題を解決するためになされたもので、低域側のコモンモードノイズ除去帯域を改善可能なコモンモードフィルタの提供を目的とする。
【課題を解決するための手段】
【００１７】
そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、第１の誘電体層に形成され差動信号を伝送させる一対の導線路と、外部グランド電位から分離され、その第１の誘電体層を介在させた状態で導線路と対面するとともに、その導線路の長さ方向に複数個に分割され形成され、その導線路とともに差動信号に対して分布定数型の差動伝送線路を形成する第１の分割浮きグランドと、外部グランド電位から分離され、第２の誘電体層を介在させた状態で導線路と対面するとともに、その導線路の長さ方向に複数個に分割され形成され、その導線路とともに差動信号に対して分布定数型の差動伝送線路を形成する第２の分割浮きグランドと、少なくとも入力側および出力側の第１の分割浮きグランドと外部グランド電位との間に接続された第１の受動２端子回路と、少なくともいずれかの対面する第１の分割浮きグランドと第２の分割浮きグランドとの間に接続された第２の受動２端子回路と、を具備している。
【００１８】
本発明の請求項２に係るコモンモードフィルタは、隣り合う全て又は一部の上記第１の分割浮きグランド間にもその第１の受動２端子回路が接続された構成を有している。
【００１９】
本発明の請求項３に係るコモンモードフィルタは、隣り合う全て又は一部の上記第２の分割浮きグランド間に第３の受動２端子回路が接続された構成を有している。
【００２０】
本発明の請求項４に係るコモンモードフィルタは、上記導線路が矩形状の導線路とする構成を有している。
【００２１】
本発明の請求項５に係るコモンモードフィルタは、上記導線路がスパイラル状の導線路を長さ方向に複数直列接続してなる構成を有している。
【００２２】
本発明の請求項６に係るコモンモードフィルタは、上記導線路がその第１の誘電体層としての誘電体基板に形成され、その第１の分割浮きグランドがその誘電体基板と異なる誘電体基板に形成されるとともに、第２の浮きグランドがその第２の誘電体層としての誘電体基板に形成され、互いに異なるそれら誘電体基板が積層一体化されてなる構成を有している。
【００２３】
本発明の請求項７に係るコモンモードフィルタは、上記第１、第２および第３の受動２端子回路が短絡線路である構成を有している。
【００２４】
本発明の請求項８に係るコモンモードフィルタは、上記第１、第２および第３の受動２端子回路が１個以上の受動素子としてのインダクタンス、容量、抵抗、又はこれらの直列又は並列接続組合せである構成を有している。
【発明の効果】
【００２５】
そのような構成を有する本発明の請求項１に係るコモンモードフィルタでは、第１の誘電体層に差動信号を伝送させる一対の導線路を形成し、その第１の誘電体層を介在させ、かつ導線路と対面するとともにこの長さ方向に複数個に分割された状態で第１の分割浮きグランドを形成するとともに、第２の誘電体層を介在させ、かつ導線路と対面するとともにこの長さ方向に複数個に分割された状態で第２の分割浮きグランドを形成し、少なくとも入力側および出力側の第１の分割浮きグランドと外部グランド電位との間に第１の受動２端子回路を接続し、少なくともいずれかの対面する第１の分割浮きグランドと第２の分割浮きグランドどうしの間に第２の受動２端子回路を接続してなるから、その導線路と第１および第２の分割浮きグランドとで差動信号に対する分布定数型の差動伝送線路が形成されるとともに、導線路と第１および第２の受動２端子回路とでコモンモード信号に対する直列共振回路が形成され、超高速差動伝送線路において、望ましくないコモンモード信号を遮断および内部吸収させて減衰させる一方、望ましい超高速差動信号を良好に通過させることが可能である。
【００２６】
本発明の請求項２に係るコモンモードフィルタでは、隣り合う全て又は一部の上記第１の分割浮きグランド間にもその第１の受動２端子回路が接続されているから、コモンモード信号に対する種々の減衰特性を得ることが可能である。
【００２７】
本発明の請求項３に係るコモンモードフィルタでは、隣り合う全て又は一部の上記第２の分割浮きグランド間に第３の受動２端子回路が接続されているから、コモンモード信号に対する種々の減衰特性を得ることが可能である。
【００２８】
本発明の請求項４に係るコモンモードフィルタでは、上記導線路が矩形状の導線路で形成されているから、上述した効果に加えて、望ましい超高速差動信号の遅延特性を任意に設定することが可能である。
【００２９】
本発明の請求項５に係るコモンモードフィルタでは、上記導線路がスパイラル状の導線路を長さ方向に複数直列接続しているから、これらスパイラル状の導線路を集中定数回路と見なすことができ、上述した効果を回路理論的に解析することによってより最適化することが可能である。
【００３０】
本発明の請求項６に係るコモンモードフィルタでは、上記導線路がその第１の誘電体層としての誘電体基板に形成され、その第１の分割浮きグランドがその誘電体基板と異なる誘電体基板に形成されるとともに、第２の浮きグランドがその第２の誘電体層としての誘電体基板に形成され、互いに異なるそれら誘電体基板が積層一体化されてなるから、簡単にチップ型構成が得られる。
【００３１】
本発明の請求項７、８に係るコモンモードフィルタでは、上記第１、第２および第３の受動２端子回路が短絡線路、１個以上の受動素子としてのインダクタンス、容量、抵抗、又はこれらの直列又は並列接続組合せで形成されているから、簡単な素子構成で、種々の上述した効果が得られる。
【図面の簡単な説明】
【００３２】
【図１】本発明のコモンモードフィルタの基本構成を説明するための分解斜視図である。
【図２】図１のコモンモードフィルタの通過特性図である。
【図３】本発明のコモンモードフィルタの別の実施の形態を示す分解斜視図である。
【図４】本発明のコモンモードフィルタの別の実施の形態を示す分解斜視図である。
【図５】従来のコモンモードフィルタの分解斜視図である。
【図６】従来のコモンモードフィルタを示す回路図である。
【発明を実施するための形態】
【００３３】
以下本発明の実施の形態を図面を参照して説明する。
図１は本発明に係るコモンモードフィルタＦの基本構成を示す分解斜視図である。
【００３４】
図１において、焼成セラミックス等の誘電体基板からなる方形の誘電体層３Ａの片面（図１中上面）には、矩形状に折り返した１対の導線路１Ａ、１Ｂが従来公知の印刷手法等によって誘電体層３Ａの対向縁間に形成され、対向縁に形成された入力端子５Ａ、５Ｂ、出力端子７Ａ、７Ｂに接続されている。図において、それら入力端子５Ａ、５Ｂ、出力端子７Ａ、７Ｂは、便宜上、誘電体層３Ａとは別の箇所に示した。
【００３５】
導線路１Ａ、１Ｂおよび入出力端子５Ａ、５Ｂ、７Ａ、７Ｂは、導線路１Ａ、１Ｂ間を通る仮想線（図示せず）に対して線対称に形成配置されている。
【００３６】
誘電体層３Ａの下方には、誘電体層３Ａと同様の材料で同形状の誘電体基板からなる誘電体層３Ｂが配置されている。
【００３７】
誘電体層３Ｂの片面（図１中上面）のほぼ全域には、分割浮きグランド９Ａ〜９Ｄが公知の印刷手法等によって形成されている。分割浮きグランド９Ａ〜９Ｄは、誘電体層３Ｂについて入力端子５Ａ、５Ｂと出力端子７Ａ、７Ｂ間方向に４分割されるとともに僅かな間隔を置いて各々独立して平行に形成され、誘電体層３Ａを介して導線路１Ａ、１Ｂに対面している。
【００３８】
分割浮きグランド９Ａは、各々受動２端子回路を形成する抵抗とインダクタの直列回路からなる受動２端子回路ＣＭ１Ａ、ＣＭ１Ｂを介して入力側グランド端子１５Ａ、１５Ｂに接続され、分割浮きグランド９Ｂ〜９Ｄは、各々受動２端子素子である抵抗およびインダクタの直列回路からなる受動２端子回路ＣＭ１Ｃ、ＣＭ１Ｄを介して出力側グランド端子１７Ａ、１７Ｂに接続されている。
【００３９】
特に、受動２端子回路ＣＭ１Ｃ、ＣＭ１Ｄは、分割浮きグランド９Ｂ〜９Ｄに対し共用して並列接続されており、受動２端子回路ＣＭ１Ａ、Ｂに比べてインダクタンスが大きな値に設定される。これらの受動２端子回路ＣＭ１Ａ、Ｂ、ＣおよびＤは誘電体層３Ｂに形成されている。
【００４０】
誘電体層３Ａの上方には、誘電体層３１Ａと同様の材料で同形状の誘電体基板からなる誘電体層３Ｃが配置されており、この誘電体層３Ｃにあって誘電体層３Ａと同様の対向縁には、入力側グランド端子１５Ａ、１５Ｂおよび出力側グランド端子１７Ａ、１７Ｂが形成されている。
【００４１】
誘電体層３Ｃの上方には、誘電体層３Ａと同様の材料で同形状の誘電体基板からなる誘電体層３Ｄが配置されている。
【００４２】
誘電体層３Ｃの片面（図１中上面）には、分割浮きグランド１９Ａ、１９Ｂ、１９Ｃ、１９Ｄが、分割浮きグランド９Ａ〜９Ｄと重なる位置に形成されている。
【００４３】
対面する分割浮きグランド９Ａと１９Ａ間、分割浮きグランド９Ｄと１９Ｄ間にはビアによる受動２端子回路ＣＭ２ＡおよびＣＭ２Ｄが、導線路１Ａおよび１Ｂを避ける形で接続される。
【００４４】
さらに、個々の分割浮きグランド１９Ａ〜１９Ｄの両端部において、隣り合う分割浮きグランド１９Ａ〜１９Ｄとの間には、印刷等によって形成された抵抗（例えば５０Ω）からなる受動２端子回路ＣＭ３が接続されている一方、分割浮きグランド１９Ａと入力側グランド端子１５Ａ、１５Ｂとの間および分割浮きグランド１９Ｄと出力側グランド端子１７Ａ、１７Ｂとの間には受動２端子回路が接続されない。
【００４５】
これにより、電気的には分割浮きグランド１９Ａ、１９Ｄは、分割浮きグランド９Ａ、９Ｄおよび受動２端子回路ＣＭ１Ａ〜ＣＭ１Ｄを経由して入力側グランド端子１５Ａ、１５Ｂおよび出力側グランド端子１７Ａ、１７Ｂに接続される。
【００４６】
そして、互いに異なる誘電体層３Ａ、３Ｂ、３Ｃ、３Ｄは重ねられてチップ状に一体化され、マイクロストリップ分布定数型のコモンモードフィルタＦが構成されている。
【００４７】
誘電体層３Ａ〜３Ｄに形成された入出力端子５Ａ〜７Ｂ、入力側グランド端子１５Ａ、１５Ｂおよび出力側グランド端子１７Ａ、１７Ｂは、誘電体層３Ａ〜３Ｄが重ねられてチップ状に一体化されたとき、同様に一体化されている。
【００４８】
一方、従来例のコモンモードフィルタＦの分解斜視図である図５は、図１の構成と類似しているが、対面する分割浮きグランド９Ａと１９Ａ間、分割浮きグランド９Ｄと１９Ｄ間に受動２端子回路ＣＭ２Ａ、ＣＭ２Ｄが接続されておらず、代わりに分割浮きグランド１９Ａと入力側グランド端子１５Ａ、１５Ｂ間、分割浮きグランド１９Ｄと出力側グランド端子１７Ａ、１７Ｂ間に抵抗による受動２端子回路ＣＭ３が接続されている。
【００４９】
すなわち、従来のコモンモードフィルタで問題となる、コモンモードノイズの外部グランド電位への帰還経路が上下に分散された構成である。
【００５０】
これら図１の構造について電磁界解析した結果を図２に示す。
図２中、各曲線の符号は、
Ｓｃｃ２１（１）：図１の構成でのコモンモードノイズ通過特性
Ｓｃｃ２１（２）：図５の構成でのコモンモードノイズ通過特性
Ｓｄｄ２１（１）：図１の構成での差動信号通過特性
Ｓｄｄ２１（２）：図５の構成での差動信号通過特性
である。
【００５１】
図２中のコモンモードノイズ通過特性Ｓｃｃ２１（１）はＳｃｃ２１（２）に比べ、コモンモード減衰ピークの周波数が低域側にシフトしており、図１の構成は図５の従来例に比べ、コモンモードノイズの除去帯域を低周波側に広げることが可能であることが示されている。なお、差動信号通過特性Ｓｄｄ２１（１）はＳｄｄ２１（２）に比べ、１３ＧＨｚ付近でわずかな落ち込みがあるがその差はわずかであり、この程度の差が出力波形に影響する可能性は低い。
【００５２】
このように、対面する一方の面の分割浮きグランドと他方の面の分割浮きグランドとの間に受動２端子回路を接続し、かつ一方の面の分割浮きグランドと近接するグランド端子との間の受動２端子回路接続を除去することによって、コモンモードノイズの除去帯域を低周波側に広げることが可能である。
【００５３】
図３は、本発明のコモンモードフィルタＦに係る別の実施の形態の分解斜視図である。
【００５４】
図１の構成との相違点は、対面する分割浮きグランド９Ａと１９Ａ間、９Ｂと１９Ｂ間、９Ｃと１９Ｃ間、および９Ｄと１９Ｄ間の全てにビアによる受動２端子回路ＣＭ２Ａ〜ＣＭ２Ｄが接続される一方、分割浮きグランド１９Ａ〜１９Ｄの隣り合う分割浮きグランド間には受動２端子回路ＣＭ３が接続されない点である。
【００５５】
特性の図示は省略するが、このような構造によっても、コモンモードノイズの除去帯域を低周波側に広げることが可能である。
【００５６】
次に、本発明に係るコモンモードフィルタＦとしてスパイラル形状の導線路を用いた構成を説明する。
【００５７】
図４は、スパイラル形状の導線路を用いた本発明のコモンモードフィルタＦを示す分解斜視図である。
【００５８】
図４の構成は、図１に示す構成に対し、誘電体層３Ａと誘電体層３Ｃとの間に、誘電体層３Ａとともに第１の誘電体層を形成し誘電体基板からなる誘電体層３Ｅを挿入したものである。
【００５９】
しかも、誘電体層３Ａにはスパイラル状の導線路２１Ａ、２１Ｂが、誘電体層３Ｅにはスパイラル状の導線路２３Ａ、２３Ｂが印刷等の手法により形成されている。
【００６０】
スパイラル状の導線路２１Ａ、２１Ｂ、２３Ａ、２３Ｂは、単位スパイラルコイルを僅かな間隔で、分割浮きグランド９Ａ〜９Ｄおよび１９Ａ〜１９Ｄを横切る方向に複数成形されており、独立した単位スパイラルコイルと、隣合って直列接続される対の単位スパイラルコイルからなっている。
【００６１】
さらに、導線路２１Ａにおける単位スパイラルの中心部と導線路２３Ａにおける単位スパイラルの中心部との間、および導線路２１Ｂにおける単位スパイラルの中心部と導線路２３Ｂにおける単位スパイラルの中心部との間はビア２５Ａ、２５Ｂで接続され、結合スパイラルコイルを形成している。
【００６２】
すなわち、スパイラル状の導線路２１Ａ、２３Ａの単位スパイラルコイルが入出力端子間５Ａ、７Ａ間で交互に直列接続され、スパイラル状の導線路２１Ｂ、２３Ｂの単位スパイラルコイルが入出力端子間５Ｂ、７Ｂ間で交互に直列接続されている。
【００６３】
入力端子５Ａ、５Ｂに最も近い側の結合スパイラルコイルは、分割浮きグランド９Ａ、１９Ａの幅内に収まる寸法で、分割浮きグランド９Ａ、１９Ａに上下から挟まれることによって分布容量が形成されている。分割浮きグランド９Ｂと１９Ｂ間、９Ｃと１９Ｃ間および９Ｄと１９Ｄ間にも、同様な結合スパイラルコイルが挟まれて、分布容量が形成されている。
【００６４】
容量が分布定数的なため、分布定数型線路の特性を示すが、インダクタンスは集中定数的であるため、図６に示すような集中定数の等価回路でもその特性を近似的に表示し易くなり、特性の最適化も容易となる。導線路に関しないその他の形状、構成は、図１と同様である。
【００６５】
特性の図示は省略するが、スパイラル状の導線路においても、対面する一方の面の分割浮きグランドと他方の面の分割浮きグランドとの間に受動２端子回路を接続し、かつ一方の面の分割浮きグランドと近接するグランド端子との間の受動２端子回路接続を除去することによって、コモンモードノイズの除去帯域を低周波側に広げることが可能である。
【００６６】
以上、本発明の実施例においては、説明の都合上、入力グランド端子１５Ａ、１５Ｂは入力端子５Ａ、５Ｂに並べて配置され、出力グランド端子１７Ａ、１７Ｂも出力端子７Ａ、７Ｂに並べて配置された例で説明した。
【００６７】
しかし、電子部品としてのコモンモードフィルタＦを小型の電子機器に使用する場合、図１に例示したものよりも一層の小型化が求められる。
【００６８】
その場合は、四角なチップ部品の一辺に入力端子５Ａ、５Ｂのみを配置し、その対向辺に出力端子７Ａ、７Ｂのみを配置し、入出力グランド端子１５Ａ、１５Ｂ、１７Ａ、１７Ｂ一緒にまとめ、入出力端子５Ａ、５Ｂ、７Ａ、７Ｂを配置してない辺および底面に、共通の端子として配置する等が必要となる。その場合、入出力グランド端子１５Ａ、１５Ｂ、１７Ａ、１７Ｂを一体とすることもできる。
【００６９】
そして、スパイラル形状の分布定数型差動伝送線路を用いた本発明のコモンモードフィルタＦにおいても、ストリップラインやマイクロストリップラインによる分布定数型差動導線路を用いた構成と同様に、上述した構成の種々の組み合せが可能である。
【００７０】
また、上述した第１の受動２端子回路ＣＭ１Ａ〜ＣＭ１Ｄは、少なくとも入力側および出力側の第１の分割浮きグランド９Ａ、９Ｄと外部グランド電位との間に接続され、第２の受動２端子回路ＣＭ２Ａ〜ＣＭ２Ｄは、少なくともいずれかの対面する第１の分割浮きグランド９Ａ〜９Ｄと第２の分割浮きグランド１９Ａ〜１９Ｄとの間に接続されていればよい。
【００７１】
さらに、分割浮きグランド９Ａ〜１９Ｄにあって隣り合う全て又は一部間にも、受動２端子回路ＣＭ１Ａ〜ＣＭ１ＤおよびＣＭ３を接続することも可能である。
【００７２】
以上の実施の形態例において、１個のコモンモードフィルタＦに使用する複数個の受動２端子回路ＣＭ１Ａ〜ＣＭ１Ｄ、ＣＭ２Ａ〜ＣＭ２ＤおよびＣＭ３について、全て同じ種類の受動素子とするか、又は抵抗とインダクタンスとの組み合わせで説明した。
【００７３】
すなわち、図１と図４の構成では４個のインダクタンス、１４個の抵抗および２個の短絡線路を、図３では４個のインダクタンス、８個の抵抗および４個の短絡線路を使用した例を示した。
【００７４】
しかし、本発明においては、１個のコモンモードフィルタＦにおける受動２端子回路ＣＭ１Ａ〜ＣＭ１Ｄ、ＣＭ２Ａ〜ＣＭ２ＤおよびＣＭ３として、インダクタンス、短絡線路、容量、抵抗を任意に直列又は並列接続して組み合わせて使用可能である。
【符号の説明】
【００７５】
１Ａ、１Ｂ  導線路
３Ａ  誘電体層（第１の誘電体層）
３Ｂ  誘電体層
３Ｃ  誘電体層（第２の誘電体層）
３Ｄ  誘電体層
３Ｅ  誘電体層
５Ａ、５Ｂ  入力端子
７Ａ、７Ｂ  出力端子
９Ａ、９Ｂ、９Ｃ、９Ｄ  分割浮きグランド（第１の分割浮きグランド）
１３Ｅ  誘電体層（第１の誘電体層）
１５Ａ、１５Ｂ  入力側グランド端子
１７Ａ、１７Ｂ  出力側グランド端子
１９Ａ、１９Ｂ、１９Ｃ、１９Ｄ  分割浮きグランド（第２の浮きグランド）
２１Ａ、２１Ｂ  スパイラル状導線路
２３Ａ、２３Ｂ  スパイラル状導線路
２５Ａ、２５Ｂ  ビア
ＣＭ１Ａ、ＣＭ１Ｂ、ＣＭ１Ｃ、ＣＭ１Ｄ、受動２端子回路（第１の受動２端子回路）
ＣＭ２Ａ、ＣＭ２Ｂ、ＣＭ２Ｃ、ＣＭ２Ｄ、受動２端子回路（第２の受動２端子回路）
ＣＭ３  受動２端子回路（第３の受動２端子回路）
Ｆ  コモンモードフィルタ
【図１】
2014135674.tif 000003
【図２】
2014135674.tif 000004
【図３】
2014135674.tif 000005
【図４】
2014135674.tif 000006
【図５】
2014135674.tif 000007
【図６】
2014135674.tif 000008