(57)【要約】【課題】蓄積容量が低くて安定であり、成形精度に対する要求が高くない画素ユニット、アレイ基板、及び液晶ディスプレイを提供する。【解決手段】本発明の画素ユニットは、第１の電極、第１の電極の上にある絶縁層、及び絶縁層上にある第２の電極を備える。第１の電極は、互いに平行して且つ間隔をあけて配列される第１の電極ストリップを複数有し、第２の電極は、互いに平行して且つ間隔をあけて配列される第２の電極ストリップを複数有し、第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、０度より大きくて９０度以下である。【選択図】図４
2014056233.tif 000002
【特許請求の範囲】
【請求項１】
画素ユニットであって、第１の電極、前記第１の電極の上にある絶縁層、及び前記絶縁層上にある第２の電極を備え、
前記第１の電極は、互いに平行して且つ間隔をあけて配列される第１の電極ストリップを複数有し、前記第２の電極は、互いに平行して且つ間隔をあけて配列される第２の電極ストリップを複数有し、
前記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、０度より大きくて９０度以下であることを特徴とする画素ユニット。
【請求項２】
前記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、１０度以上で９０度以下であることを特徴とする請求項１に記載の画素ユニット。
【請求項３】
前記第１の電極は共通電極であり、前記第２の電極は画素電極であることを特徴とする請求項１または２に記載の画素ユニット。
【請求項４】
各前記第１の電極ストリップは、幅が等しいことを特徴とする請求項３に記載の画素ユニット。
【請求項５】
第１の電極ストリップでは、隣接する第１の電極ストリップの間の距離が等しいことを特徴とする請求項３または４に記載の画素ユニット。
【請求項６】
第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和が、５μｍ〜７μｍであることを特徴とする請求項３〜５のいずれか１項に記載の画素ユニット。
【請求項７】
前記第１の電極は画素電極であり、前記第２の電極は共通電極であることを特徴とする請求項１または２に記載の画素ユニット。
【請求項８】
各前記第２の電極ストリップは、幅が等しいことを特徴とする請求項７に記載の画素ユニット。
【請求項９】
第２の電極ストリップでは、隣接する第２の電極ストリップの間の距離は等しいことを特徴とする請求項７または８に記載の画素ユニット。
【請求項１０】
第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、５μｍ〜１０μｍであることを特徴とする請求項７〜９のいずれか１項に記載の画素ユニット。
【請求項１１】
複数の前記第１の電極ストリップは、それぞれ前記画素ユニットの中心線の両側にあり、且つ互いに対称である２組に分けられることを特徴とする請求項１〜１０のいずれか１項に記載の画素ユニット。
【請求項１２】
複数の前記第２の電極ストリップは、それぞれ前記画素ユニットの中心線の両側にあり、且つ互いに対称である２組に分けられることを特徴とする請求項１１に記載の画素ユニット。
【請求項１３】
アレイ基板であって、請求項１〜１２のいずれか１項に記載の画素ユニットを備えることを特徴とするアレイ基板。
【請求項１４】
液晶ディスプレイであって、請求項１３に記載のアレイ基板を備えることを特徴とする液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ユニット、アレイ基板及び液晶ディスプレイに関する。
【背景技術】
【０００２】
液晶ディスプレイは、現在では、最も重要な表示装置の１つになった。液晶ディスプレイの表示は画素(又は副画素)を基礎として行い、各画素ユニットは画素電極及び共通電極を備え、両者の間には、該画素ユニットに対応する液晶をねじるように駆動する電界が生じ、該画素ユニットを透過する光の量が変化され、液晶ディスプレイ全体は要求の内容を表示させるようにする。
【０００３】
高級超次元スイッチング(ＡＤＳ、Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｄｉｍｅｎｓｉｏｎ Ｓｗｉｔｃｈ)型液晶ディスプレイは、液晶ディスプレイの１つであり、同一平面内においてスリット電極の縁部に生じる電場、及びスリット電極層と板状電極層との間に生じる電場によって、多次元電場を形成し、液晶セル内のスリット電極間、及び電極の真上における全ての配向液晶分子をいずれも回転することができるようにして、液晶の作業効率が向上され、透過効率も向上された。高級超次元スイッチング技術は、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、薄膜トランジスタ液晶ディスプレイ）製品の画面品質を向上することができ、解像度が高く、透過率が高く、消費電力が低く、視野角が広く、開口率が高く、色収差が低く、プッシュムラ（Ｐｕｓｈ Ｍｕｒａ）がない等のメリットを有する。
【０００４】
図１は従来のＡＤＳ型液晶ディスプレイのアレイ基板における１つの画素ユニットの上面図である。図２は従来のＡＤＳ型液晶ディスプレイのアレイ基板における１つの画素ユニットのＡ−Ａ’に沿う断面概略図である。
【０００５】
図２に示すように、板状の共通電極２はアレイ基板９上にあり、その上に絶縁層７(例えば、二酸化ケイ素)が覆われ、絶縁層７上に画素電極１が設けられ、画素電極１は間隔をあけて配列される画素電極ストリップ１１を複数備える。画素電極１と共通電極２の間に電圧を印加した後、画素電極ストリップ１１と共通電極２の間に多次元電場が生じ、該多次元電場は液晶を回転するように駆動することができる。
【０００６】
図１に示すように、色ずれを改善するように、全体的に長方形である１つの画素ユニットにおける画素電極１の画素電極ストリップ１１は、それぞれ図１の上部及び下部にある２組に分けられ、各組における画素電極ストリップ１１は互いに平行であり、２組の画素電極ストリップ１１の間は所定の角度をなす。このような設計は、「くさび形電極」とも称される。当然ながら、完備した画素ユニットは、薄膜トランジスタ等の他の構造をさらに備えるが、ここでは、一つ一つ贅言しない。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＡＤＳ型液晶ディスプレイでは、共通電極２と画素電極１との間の距離が短くて且つ相対的な面積が大きいため、画素ユニットの蓄積容量(Ｃｓｔ)が大きすぎるようになる。蓄積容量は、液晶表示のための必要な特徴であり、画素電極に電圧を印加していないとき、画素ユニットにおける電場を保持し、表示画面を安定させるものである。蓄積容量が大きすぎると、蓄積容量の充電が遅くなってゲートライン方向に沿う表示エラー(Ｈ−ｂｌｏｃｋ、水平ブロック)をもたらす一方、蓄積容量の放電が遅くなって残像(Ｌｉｎｅ−ＩＳ、線残像)が生じてしまう。表示装置のリフレッシュレートが高い場合、これらの問題が一層ひどくなる。一般的には、蓄積容量が大きすぎることは、特定の検出画面で画面が緑がかった(Ｇｒｅｅｎｉｓｈ)ように表れる。
【課題を解決するための手段】
【０００８】
本発明の一側面は、画素ユニットであって、第１の電極、上記第１の電極の上にある絶縁層、及び上記絶縁層上にある第２の電極を備え、上記第１の電極は、互いに平行して且つ間隔をあけて配列される第１の電極ストリップを複数有し、上記第２の電極は、互いに平行してかつ間隔をあけて配列される第２の電極ストリップを複数有し、上記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は０度より大きくて９０度以下である。
【０００９】
該画素ユニットでは、例えば、上記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、１０度以上で９０度以下である。
【００１０】
該画素ユニットでは、例えば、上記第１の電極は共通電極であり、上記第２の電極は画素電極である。
【００１１】
該画素ユニットでは、例えば、各上記第１の電極ストリップは、幅が等しい。
【００１２】
該画素ユニットでは、例えば、第１の電極ストリップでは、隣接する第１の電極ストリップの間の距離は等しい。
【００１３】
該画素ユニットでは、例えば、第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和は、５μｍ〜７μｍである。
【００１４】
該画素ユニットでは、例えば、上記第１の電極は画素電極であり、上記第２の電極は共通電極である。
【００１５】
該画素ユニットでは、例えば、各上記第２の電極ストリップは、幅が等しい。
【００１６】
該画素ユニットでは、例えば、第２の電極ストリップでは、隣接する第２の電極ストリップの間の距離は等しい。
【００１７】
該画素ユニットでは、例えば、第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、５μｍ〜１０μｍである。
【００１８】
該画素ユニットでは、例えば、複数の上記第１の電極ストリップは、それぞれ上記画素ユニットの中心線の両側にあり、かつ互いに対称である２組に分けられる。
【００１９】
該画素ユニットでは、例えば、複数の上記第２の電極ストリップは、上記画素ユニットの中心線の両側にあり、且つ互いに対称である２組に分けられる。
【００２０】
本発明の他の側面は、アレイ基板であって、上記画素ユニットを備える。
【００２１】
本発明の他の側面は、液晶ディスプレイであって、上記アレイ基板を備える。
【発明の効果】
【００２２】
上記アレイ基板及び液晶ディスプレイは上記アレイ基板を備えるため、それらの蓄積容量は低くて安定であり、成形精度に対する要求も高くない。本発明実施例の技術案は、特に、高級超次元スイッチング型液晶ディスプレイに適用される。
【図面の簡単な説明】
【００２３】
【図１】従来の画素ユニットの上面視の構造概略図である。
【図２】図１に示す画素ユニットのＡ−Ａ’方向に沿う断面構造概略図である。
【図３】画素ユニットの断面構造の概略図である。
【図４】本発明実施例２に係る画素ユニットの一部の、上面視の構造概略図である。
【図５】図４に示す画素ユニットのＡ−Ａ’方向に沿う断面構造概略図である。
【図６】本発明実施例２に係る他の画素ユニットの一部の、上面視の構造概略図である。
【図７】本発明実施例に係る液晶ディスプレイの断面概略図である。
【発明を実施するための形態】
【００２４】
以下、本発明の技術案を一層よく理解するように、図面及び実施例を参照しながら、本発明をさらに詳しく説明する。
【００２５】
本発明では、技術用語または科学技術用語は、特別に定義されていない場合、当業者が理解できる一般的な意味を有する。本願明細書及び特許請求の範囲に記載の「第１」、「第２」及び類似する用語は、順序、数量または重要性を示すものではなく、異なる組成部分を区分するものにすぎない。同じように、「１つ」、「１」または「該」などの類似する用語も数量を制約するものではなく、少なくとも１つがあることを示すものである。「備える」または「含む」等の用語は、「備える」または「含む」の前に記載された素子または部材が、「備える」または「含む」の後に挙げられる素子または部材及びそれらと同等のものをカバーすることを指し、他の素子または部材を排除しない。「接続」または「つながる」等の類似する用語は、物理的または機械的な接続に限定されるのではなく、直接的または間接的な接続に関わらず、電気的な接続も含む。「上」、「下」、「左」、「右」等は、相対的な位置関係を指すだけであり、説明された対象の絶対的な位置が変化すると、該相対的な位置関係も対応して変化する可能性がある。
【００２６】
図３はＡＤＳ型液晶ディスプレイのアレイ基板における画素ユニットの断面概略図である。
【００２７】
図３に示すように、蓄積容量が大きすぎる問題を解決するように、該ＡＤＳ型液晶ディスプレイの画素ユニットにおいて、共通電極２も間隔をあけて配列される複数の共通電極ストリップ２１からなる。共通電極ストリップ２１は、それに対応する画素電極ストリップ１１(その上方にある画素電極ストリップ１１とも称する)に平行であり、且つちょうど画素電極ストリップ１１の間に分布する。このような設計は、画素電極１と共通電極２とが対向する面積を低下することで蓄積容量を低下した。しかし、このような画素ユニットは、それを製造するときに、成形精度(主にフォトエッチング時のアライメント精度)に対して高い要求を提出した。画素電極１と共通電極２との相対的な位置が少しでもずれると、画素電極１と共通電極２とが対向する面積及び電場分布が大幅に変化し、蓄積容量が不安定になり、電場分布が不均一になる等の問題が生じてしまう可能性がある。
【００２８】
本発明実施例に係るアレイ基板は、複数本のゲートライン及び複数本のデータラインを備え、これらのゲートライン及びデータラインは、互いに交差してマトリックスのように配列される画素ユニットを画成し、各画素ユニットは、スイッチング素子としての薄膜トランジスタ、及び液晶の配列を制御する画素電極と共通電極を備える。例えば、各画素の薄膜トランジスタにおいて、ゲート電極は、対応するゲートラインに電気的接続され、または一体に形成され、ソース電極は、対応するデータラインに電気的接続され、または一体に形成され、ドレイン電極は、対応する画素電極に電気的接続され、または一体に形成される。以下、主に、独立または複数の画素ユニットを説明するが、他の画素ユニットも同じように形成することができる。本発明実施例に係るアレイ基板は、共通電極線をさらに備えてもよく、各画素ユニットにおける共通電極は、該共通電極線に接続することができる。
【００２９】
実施例１
本実施例はアレイ基板の画素ユニットであって、第１の電極、第１の電極の上にある絶縁層、及び絶縁層上にある第２の電極を備える。該絶縁層は、例えば、該第１の電極を被覆する。第１の電極及び第２の電極は、該絶縁層によって互いに電気的に絶縁される。第１の電極は、互いに平行して且つ間隔をあけて配列される複数の第１の電極ストリップを少なくとも１組備え、第２の電極は、互いに平行して且つ間隔をあけて配列される複数の第２の電極ストリップを少なくとも１組備え、第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角が０度より大きくて９０度以下である。
【００３０】
第１の電極ストリップ及び第２の電極ストリップは異なる層にあるため、第１の電極ストリップと第２の電極ストリップとの間の挟角は、例えば、第１の電極ストリップの第２の電極ストリップにおける垂直投影と、第２の電極ストリップとの間の挟角である。
【００３１】
これらの複数の第１の電極ストリップは、同じ幅を有してもよいし、異なる幅、例えば、所定の規則によって次第に大きくなる幅を有してもよく、各隣接する２つの第１の電極ストリップの間の距離は、等しくてもよいし、等しくなくてもよい。これらの複数の第２の電極ストリップは、同じ幅を有してもよいし、異なる幅、例えば、所定の規則によって次第に大きくなる幅を有してもよく、各隣接する２つの第２の電極ストリップの間の距離は、等しくてもよいし、等しくなくてもよい。
【００３２】
当然ながら、完備した画素ユニットは、薄膜トランジスタ等の他の構造も備えるが、ここでは、一々贅言しない。
【００３３】
本実施例に係る画素ユニットでは、共通電極及び画素電極はともに「電極ストリップ」の型であるため、それらが対向する面積が小さく、画素ユニットの蓄積容量も小さく、水平ブロック（Ｈ−ｂｌｏｃｋ）、線残像（Ｌｉｎｅ−ＩＳ）、緑がかった（Ｇｒｅｅｎｉｓｈ）等の欠陥が避けられる。それとともに、共通電極ストリップと画素電極ストリップとの間に挟角(或いは、それらが相対的に傾斜するとも称する)を有するため、成形精度が低い場合、共通電極ストリップと画素電極ストリップとの間は相対的な位置が変化するだけであり、総体的に両者間が対向する面積、電場分布等は基本的に変化しない。よって、このような画素ユニットは、蓄積容量が安定して、電場分布が均一である。
【００３４】
実施例２
図４は本発明実施例２に係るアレイ基板の画素ユニットの一部の、上面視の構造概略図であり、図５は図４に示す画素ユニットのＡ−Ａ’方向に沿う断面構造概略図である。図４〜５に示すように、本実施例は、アレイ基板の画素ユニットであって、共通電極２、絶縁層７及び画素電極１を備える。
【００３５】
この実施例では、共通電極２は、第１の電極の例示であり、アレイ基板９上にあり、酸化インジウムスズ(ＩＴＯ)等の透明導電材料からなってもよく、例えば、共通電極線(図示しない)に接続されてもよく、液晶表示を行う時に画素ユニットに共通電圧(Ｖｃｏｍ)を印加するものである。基板９は、例えば、アレイ層を備え、薄膜トランジスタ、ゲートライン及びデータライン等の構造が形成され、共通電極線等も形成されてもよい。薄膜トランジスタ、ゲートライン、データライン及び共通電極線等は、既知の接続方式及び駆動方式を用いてもよいが、本発明はそれらに限らない。
【００３６】
絶縁層７は、共通電極２上に形成され、二酸化ケイ素等の絶縁材料によって形成されてもよく、共通電極２と画素電極１とを分離するものである。絶縁層７は、例えば、該共通電極２を被覆する。
【００３７】
画素電極１は、第２の電極の例示であり、絶縁層７上にあり、酸化インジウムスズ(ＩＴＯ)等の透明導電材料からなってもよく、例えば、該画素ユニットの薄膜トランジスタ(図示しない)のドレイン電極に接続され、薄膜トランジスタのソース電極及びゲート電極がデータライン及びゲートラインにそれぞれ接続される。表示を行う時に、画素ユニットにグレースケールを生じるための電圧信号が該薄膜トランジスタによって該画素電極１に印加され、共通電極２と画素電極１との間に電場が生じ、液晶材料が駆動される。
【００３８】
図４、図５に示すように、共通電極２は、少なくとも１組の共通電極ストリップ２１(即ち、第１の電極ストリップ、点線は共通電極ストリップ２１が絶縁層７の下にあることを示す)を備え、各組における複数本の共通電極ストリップ２１は互いに平行して且つ間隔をあけて配列される。画素電極２は、少なくとも１組の画素電極ストリップ１１(即ち、第２の電極ストリップ)を備え、各組における複数本の共通画素ストリップ１１は互いに平行して且つ間隔をあけて配列される。共通電極ストリップ２１と、その上方にある画素電極ストリップ１１との間の挟角は、０度より大きくて９０度以下である。
【００３９】
図６は、本発明実施例２に係る他の画素ユニットの一部の、上面視の構造概略図であり、該画素ユニットの断面図は図５に類似する。
【００４０】
図４及び図６は、共通電極ストリップ２１と画素電極ストリップ１１との間の挟角が９０度及び４５度である状況をそれぞれ示す。しかし、該挟角は、１０度、１５度、３０度、４５度、６０度、９０度等のいずれの他の適当な角度であってもよい。
【００４１】
同じように、第１の電極ストリップ２１及び第２の電極ストリップ１１は異なる層にあるため、第１の電極ストリップ２１と第２の電極ストリップ１１との間の挟角は、例えば、第１の電極ストリップ２１の第２の電極ストリップ１１における垂直投影と、第２の電極ストリップ２１との間の挟角である。これらの複数の第１の電極ストリップ２１は、同じ幅を有してもよいし、異なる幅、例えば、所定の規則によって次第に大きくなる幅を有してもよい。各隣接する２つの第１の電極ストリップ２１の間の距離は、等しくてもよいし、等しくなくてもよい。これらの複数の第２の電極ストリップ１１は、同じ幅を有してもよいし、異なる幅、例えば、所定の規則によって次第に大きくなる幅を有してもよい。各隣接する２つの第２の電極ストリップ１１の間の距離は、等しくてもよいし、等しくなくてもよい。
【００４２】
電極ストリップの幅及び隣接する電極ストリップの間の距離は、いずれも電極ストリップの長さに垂直な方向で測定する値である。
【００４３】
当然ながら、本実施例に係る画素ユニットにおける電極には、図１中に示すような「くさび形電極」が用いられる。即ち、画素電極１は、２組の画素電極ストリップ１１を備え、さらに、２組の画素電極ストリップ１１の間が所定の角度をなす。それに対応するように、共通電極２は、２組の共通電極ストリップ２１を備え、各組の共通電極ストリップ２１と、その上方の画素電極ストリップ１１とが所定の挟角をなす。２組の画素電極ストリップ１１は、例えば、該画素ユニットの中心線の両側に分布されて互いに対称であり、２組の共通電極ストリップ２１は、例えば、該画素ユニットの中心線の両側に分布されて互いに対称である。
【００４４】
共通電極及び画素電極は、ともに「電極ストリップ」型であるため、両者間が対向する面積が小さくて、それらの間に生じる蓄積容量も小さい。それとともに、図５に示すように、共通電極ストリップ２１とその上方にある画素電極ストリップ１１とが平行しないため、共通電極ストリップ２１及び画素電極ストリップ１１は、成形精度が足りなくて相対的な位置が変化しても、両者間の総体的な対向する面積、電場分布等も基本的に変化しない。よって、本実施例に係る画素ユニットは、蓄積容量が安定し、電場分布が均一し、成形精度に対する要求も高くない。
【００４５】
例えば、共通電極ストリップ２１と、その上方にある画素電極ストリップ１１との間の挟角は１０度以上であって９０度以下であり、または、３０度〜６０度である。上記挟角が小さすぎると、画素電極ストリップ１１と共通電極ストリップ２１とは依然として平行に接近し、本実施例に係る画素ユニットのメリットが明らかにならない。分析して発見したように、該挟角が１０度以上である場合、本実施例に係る画素ユニットのメリットをよりよく具現化することができる。
【００４６】
例えば、各共通電極ストリップ２１の幅が等しく、共通電極ストリップ２１において、各隣接する共通電極ストリップ２１の間の距離が等しい。つまり、共通電極ストリップ２１は周期的な規則によって分布する。これは、画素ユニットにおける電場の均一分布に寄与する。例えば、このとき、各画素電極ストリップ１１の幅も等しく、画素電極ストリップ１１において隣接する画素電極ストリップ１１の間の距離も等しく、画素電極ストリップ２１が周期的な規則によって分布する。
【００４７】
同一組における共通電極ストリップ２１の幅と、隣接する共通電極ストリップ２１の間の距離との和Ｒ１（図４、６に示すように）は、５μｍ〜７μｍにあることが好ましい。つまり、共通電極ストリップ２１の幅と間隔との和は、５μｍ〜７μｍであることが好ましい。
【００４８】
表１〜３に示すように、共通電極ストリップ２１と画素電極ストリップ１１とが相対的に傾斜して設けられる場合、具体的な傾斜角度(挟角)が蓄積容量に与える影響は、共通電極ストリップ２１の幅＋間隔の値が蓄積容量に与える影響より小さい。模擬試験を行って分かるように、上記範囲内にある共通電極ストリップ２１の幅と間隔との和の値は、蓄積容量の値を適当にするとともに、画素ユニットにおける電場分布が従来の高級超次元スイッチング型液晶ディスプレイに対して大きく相違せず、表示に影響しないことを確保できる。共通電極ストリップ２１の幅と間隔との和の値が確定した場合、幅及び間隔の具体的な値は、当業者が要求によって調節することができる。例えば、共通電極ストリップ２１の幅は、２μｍ〜５μｍであり、間隔が２μｍ〜５μｍである。
【００４９】
当然ながら、共通電極ストリップ２１の型の変化は、画素ユニットにおける電場分布にある程度影響を及ぼすため、所定の電極パラメータ(幅、間隔、挟角等)を選択した後、例えば、模擬演算によってその表示効果を確定することができる。
【００５０】
画素電極ストリップ１１の幅と間隔との和の値を限定せず、共通電極ストリップ２１の幅と間隔との和の値を限定することは、画素電極に印加される電圧が広い範囲内で変化しており、共通電極に印加される電圧は相対的に固定されるからである。よって、画素電極ストリップ１１のパラメータは変化しないことが好ましい。一般的に、同一組における画素電極ストリップ１１は、必要によって、幅が２μｍ〜８μｍであり、間隔が２μｍ〜８μｍである。
【００５１】
表１〜３は、同一組における共通電極ストリップ２１の幅と間隔との和の値が模擬演算によってそれぞれ５μｍ、６μｍ、７μｍである場合の画素ユニットの性能である。このとき、比較のため、同一組における画素電極ストリップ１１の幅はいずれも２.６μｍであり、間隔はいずれも５.４μｍである。「蓄積容量低下」は、本実施例に係る画素ユニットの蓄積容量が従来の画素ユニットの蓄積容量に対して低下される比率を示す。即ち、「蓄積容量低下」＝（従来の画素ユニットの蓄積容量−本発明画素ユニットの蓄積容量）／従来の画素ユニットの蓄積容量である。この比較例としての従来の画素ユニットは、図１に示すような板状共通電極を用いる画素ユニットであり、且つその画素電極における画素電極ストリップ１１の幅はいずれも２.６μｍであり、間隔はいずれも５.４μｍである。図１に示すような従来の画素ユニットでは、画素ユニットを作動させる操作電圧（Ｏｐｅｒａｔｉｏｎ Ｖｏｌｔａｇｅ）が８.２Ｖであり、画素ユニットの反応時間(Ｒｅｓｐｏｎｓｅ Ｔｉｍｅ)が２８.２ｍｓである。
【００５２】
【表１】
2014056233.tif 000003
【００５３】
【表２】
2014056233.tif 000004
【００５４】
【表３】
2014056233.tif 000005
【００５５】
以上の表から分かるように、画素ユニットにおける共通電極を共通電極ストリップの型に設け、且つ共通電極ストリップと画素電極ストリップとの間に所定の挟角を形成することで、画素ユニットの蓄積容量を大幅に低下することができ、その蓄積容量低下の値は、共通電極ストリップの幅と間隔との和の値に密接に関連し、上記挟角との関係が比較的に小さい。それとともに、表における各画素ユニットの操作電圧及び反応時間は、従来の画素ユニットに対して、明らかに変化しないため、本実施例の構造は画素ユニットの他の性能に対して悪い影響を与えない。
【００５６】
実施例３
本実施例は、アレイ基板の画素ユニットであって、実施例２の画素ユニットと類似する構造を有する。
【００５７】
本実施例が実施例２に対して相違するところは、本実施例に係る画素ユニットにおいて共通電極と画素電極との相対的な位置が実施例２に係る画素ユニットと逆である。つまり、本実施例に係る画素ユニットにおいて、画素電極は、アレイ基板上にあり、且つ第１の電極の例示であり、その上に絶縁層が形成され（例えば、被覆され）、共通電極は、絶縁層上にあり、且つ第２の電極の例示である。つまり、このとき、画素電極は第１の電極であり、共通電極は第２の電極であり、両者は同一のアレイ基板上に設けられる。
【００５８】
本実施例における共通電極及び画素電極は、ともに共通電極ストリップによって形成されるため、両者の中では、どちらが絶縁層上にあるか、どちらが絶縁層下にあるかは、画素ユニットにおける電場の分布に対して影響を与えない。よって、両者の位置を交換することができる。
【００５９】
実施例４
本実施例はアレイ基板であって、例えば、マトリックスのように配列される画素ユニットを複数備え、各画素ユニットは、例えば、上記実施例のいずれか１つの画素ユニットの構造を用いる。
【００６０】
上記画素ユニットを備えるため、本実施例に係るアレイ基板は、蓄積容量が比較的に低くて安定であり、成形精度に対する要求も高くない。
【００６１】
当然ながら、本実施例に係るアレイ基板は、該アレイ基板上における各画素ユニットを駆動するためのゲートライン、データライン、及びゲートライン、データラインに接続する駆動回路等をさらに備えてもよく、配向層等の他の構造をさらに備えてもよい。これらの構造は、既知または将来に開発される技術によって実現することができ、本発明はそれらに限らない。
【００６２】
実施例５
本実施例は液晶ディスプレイであって、上記実施例４のアレイ基板を備える。
【００６３】
図７に示すように、該表示装置１０は、セル化して設けられる対向基板３００及び上記実施例のいずれか１つのアレイ基板２００を備える。対向基板３００は、アレイ基板２００の画素ユニットに対応するブラックマトリックスを備える。アレイ基板２００及び対向基板３００が互いに対向して液晶セルを形成する。液晶セルは、シール３５０によって封止され、液晶セルにおいて液晶材料４００が充填される。該対向基板３００は、例えば、カラーフィルタ基板であり、その上のブラックマトリックスはアレイ基板２００上の画素ユニットに対応する画素ユニットを画定し、カラーフィルタ基板の各画素ユニットにおいてカラーフィルタ、例えば、ＲＧＢフィルタが形成される。
【００６４】
例示では、該液晶ディスプレイ１０は、表示用バックライトを提供し、例えば、アレイ基板３００の下方にあるバックライト５００をさらに備える。
【００６５】
上記画素ユニットを備えるため、本実施例に係る液晶ディスプレイは、蓄積容量が低くて安定であり、成形精度に対する要求も高くない。
【００６６】
上記液晶ディスプレイは、例えば、液晶パネル、電子ペーパー、携帯電話、タブレットＰＣ、液晶テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーター等の表示機能を有するいずれの製品または部材として実現することができる。
【００６７】
以上は本発明の原理を説明する実施例に過ぎない。しかし、本発明はそれに限らない。当業者にとって、本発明の精神と趣旨から逸脱しない場合、様々な変更及び改善が行える。これらの変更及び改善も本発明の保護範囲に入るとみなされる。
【符号の説明】
【００６８】
１  画素電極
１１  画素電極ストリップ
２  共通電極
２１  共通電極ストリップ
７  絶縁層
９  アレイ基板
【図１】
2014056233.tif 000006
【図２】
2014056233.tif 000007
【図３】
2014056233.tif 000008
【図４】
2014056233.tif 000009
【図５】
2014056233.tif 000010
【図６】
2014056233.tif 000011
【図７】
2014056233.tif 000012