(57)【要約】【課題】装置の小型化、低コスト化を図ることができ、消費電流を低減することができる、地絡検出回路を提供する。【解決手段】直流電圧源ＨＶ（直流電圧源）と負荷４０（負荷）とを接続する正側供給線２０（正側供給線）及び負側供給線３０（負側供給線）における地絡を検出する地絡検出回路１０（地絡検出回路）であって、正側供給線２０と負側供給線３０との間に直列に接続された複数の抵抗素子（Ｒ２、Ｒ１、Ｒ１’’、Ｒ２’’）から構成される分圧回路と、正側供給線２０と負側供給線３０との間の電位差を検出する手段（ＣＰＵ１２）と、を備え、分圧回路の抵抗の接続点であるノードＮ１（第１のノード）と異なるノードＮ２（第２のノード）が接地され、ノードＮ１の電位が地絡の検出に用いられる。【選択図】図１
2014081201.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源と負荷とを接続する正側供給線及び負側供給線における地絡を検出する地絡検出回路であって、
前記正側供給線と前記負側供給線との間に直列に接続された複数の抵抗素子から構成される分圧回路と、
前記正側供給線と前記負側供給線との間の電位差を検出する手段と、
を備え、
前記分圧回路の抵抗の接続点である第１のノードと異なる第２のノードが接地され、
前記第１のノードの電位が地絡の検出に用いられることを特徴とする地絡検出回路。
【請求項２】
前記正側供給線との前記負側供給線との間に前記分圧回路に直列接続されるスイッチング素子を備え、
前記スイッチング素子が導通状態にある期間に、前記第１のノードの電位に応じて、地絡を検出することを特徴とする請求項１に記載の地絡検出回路。
【請求項３】
前記第１のノードの電位変化を検出する制御部を備え、
前記制御部は、定期的に前記スイッチング素子の導通または非導通を制御することを特徴とする請求項２に記載の地絡検出回路。
【請求項４】
前記制御部は、地絡検出以外の所定の動作を予め設定された周期で行う制御部であって、
前記スイッチング素子を、前記周期のうち予め設定された第１所定期間導通状態とし、前記周期のうち前記第１所定期間を除く第２所定期間非導通状態とすることを特徴とする請求項３に記載の地絡検出回路。
【請求項５】
前記制御部は、地絡検出以外の所定の動作を予め設定された周期で行うとともに、前記スイッチング素子を、前記周期より長く、予め設定された専用周期により、前記スイッチング素子の導通または非導通を制御する制御部であって、
前記専用周期のうち予め設定された第１所定期間導通状態とし、前記専用周期のうち前記第１所定期間を除く第２所定期間非導通状態とすることを特徴とする請求項３に記載の地絡検出回路。
【請求項６】
前記制御部は、起動時および停止時において、前記スイッチング素子を導通させることを特徴とする請求項３に記載の地絡検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地絡検出回路に関する。
【背景技術】
【０００２】
従来、直流電圧源からの電圧供給線における地絡を検出する技術として、地絡時にだけ
流れる電流を検出する方法が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２７０９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の地絡検出回路では、フォトカプラを用いるため、装置が大型化、高コスト化するという問題があった。また、フォトカプラを用いた地絡検出では、フォトカプラでは感度が低いために、電流を大きくする必要があり、入力電圧の正極と負極との間に直列接続された電流供給素子の電流能力を高くする（抵抗素子であれば抵抗値を低くする）必要がある。これは消費電流の増大を招いてしまうという問題がある。
【０００５】
本発明は、フォトカプラを用いた場合と比べて、装置の小型化、低コスト化を図ることができる、地絡検出回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の地絡検出回路は、直流電圧源と負荷とを接続する正側供給線及び負側供給線における地絡を検出する地絡検出回路であって、前記正側供給線と前記負側供給線との間に直列に接続された複数の抵抗素子から構成される分圧回路と、前記正側供給線と前記負側供給線との間の電位差を検出する手段と、を備え、前記分圧回路の抵抗の接続点である第１のノードと異なる第２のノードが接地され、前記第１のノードの電位が地絡の検出に用いられることを特徴とする。
【０００７】
また、上記地絡検出回路において、前記正側供給線との前記負側供給線との間に前記分圧回路に直列接続されるスイッチング素子を備え、前記スイッチング素子が導通状態にある期間に、前記第１のノードの電位に応じて、地絡を検出することを特徴とする。
【０００８】
また、上記地絡検出回路において、前記第１のノードの電位変化を検出する制御部を備え、前記制御部は、定期的に前記スイッチング素子の導通または非導通を制御することを特徴とする。
【０００９】
また、上記地絡検出回路において、前記制御部は、地絡検出以外の所定の動作を予め設定された周期で行う制御部であって、前記スイッチング素子を、前記周期のうち予め設定された第１所定期間導通状態とし、前記周期のうち前記第１所定期間を除く第２所定期間非導通状態とすることを特徴とする。
【００１０】
また、上記地絡検出回路において、前記制御部は、地絡検出以外の所定の動作を予め設定された周期で行うとともに、前記スイッチング素子を、前記周期より長く、予め設定された専用周期により、前記スイッチング素子の導通または非導通を制御する制御部であって、前記専用周期のうち予め設定された第１所定期間導通状態とし、前記専用周期のうち前記第１所定期間を除く第２所定期間非導通状態とすることを特徴とする。
【００１１】
また、上記地絡検出回路において、前記制御部は、起動時および停止時において、前記スイッチング素子を導通させることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、抵抗素子により地絡検出を行うので、装置の小型化、低コスト化を図ることができる。また、分圧回路にスイッチング素子を直列に接続し、スイッチング素子のオンまたはオフを定期的に行うことにより、地絡検出における消費電流を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の地絡検出回路１０の構成を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
図１は、本発明の地絡検出回路１０の構成を示す回路図である。なお、図１においては、地絡検出回路１０と併せて、直流電圧源ＨＶ、負荷４０、スイッチング素子Ｑ１、及びＣＰＵ（Central Processing Unit）１２を示している。
直流電圧源ＨＶは、正側端子及び負側端子の間に、直流電圧、例えば５０Ｖ〜５００Ｖの間の直流電圧を発生し、正側供給線２０、及び負側供給線３０を介して負荷４０に直流電圧を供給する直流電圧源である。負荷４０は、例えばコンバータやインバータであり、直流電圧源ＨＶから供給される直流電圧を動作電圧として所定の動作を行う負荷である。
【００１５】
スイッチング素子Ｑ１は、例えばＰＮＰ型バイポーラトランジスタにより構成される。スイッチング素子Ｑ１において、エミッタ端子は正側供給線２０に接続され、ベース端子はＣＰＵ１２におけるドライバ回路ＤＲに接続され、コレクタ端子は地絡検出回路１０における抵抗素子Ｒ２の一端に接続される。スイッチング素子Ｑ１は、ＣＰＵ１２におけるドライバ回路ＤＲがＬ（ロウ）レベルの制御信号ＰＳを出力すると導通状態となり、正側供給線２０と地絡検出回路１０とを電気的に接続する。また、スイッチング素子Ｑ１は、ＣＰＵ１２におけるドライバ回路ＤＲがＨ（ハイ）レベルの制御信号ＰＳを出力すると非導通状態となり、正側供給線２０と地絡検出回路１０とを電気的に非接続とする。なお、図１において、スイッチング素子Ｑ１は、正側供給線２０と地絡検出回路１０との間に設けられているが、地絡検出回路１０と負側供給線３０との間に設ける構成としてもよい。
【００１６】
ＣＰＵ１２は、例えば、ドライバ回路ＤＲ、およびＡ／Ｄコンバータ（Analog-to-Digital Converter；図１において不図示。以下ＡＤＣと言うことがある。）を含んで構成される。
ＣＰＵ１２におけるドライバ回路ＤＲは、定期的に、Ｌレベルの制御信号ＰＳをスイッチング素子Ｑ１に出力してスイッチング素子Ｑ１をオン（導通）させ、Ｈレベルの制御信号ＰＳをスイッチング素子Ｑ１に出力してスイッチング素子Ｑ１をオフ（非導通）させる。このＨレベルとＬレベルの制御信号ＰＳの周期は予め設定される周期である。この制御信号ＰＳを出力する制御についての詳細は後述する。
ＣＰＵ１２は、分圧回路、及びＡＤＣにより、地絡検出回路１０の出力信号であるアナログ出力信号Ｖｏを変換して、正側供給線と負側供給線の電位差を比較することにより、正側供給線２０、または負側供給線３０のいずれかが接地（以下、ＧＮＤと言うこともある）に対して流す電流値を、すなわち供給線の地絡の程度を示すデジタル出力信号を算出する。また、ＣＰＵ１２は、このデジタル出力信号を、図１において不図示の表示部に直接表示する、或いは、ＣＰＵとは別途設けられるＰＣ（Personal Computer）等の信号処理装置に送信する。
【００１７】
これにより、ユーザは、正側供給線２０、または負側供給線３０のいずれかがＧＮＤに対して流す電流値を、すなわち供給線の地絡の程度を知ることができる。もちろん、表示部、或いは信号処理装置の表示部に、地絡の程度を間接的に示す表示（いずれの供給線が地絡し始めた、或いは殆ど地絡しているといった表示）に加工して表示してもよい。ユーザは、地絡の程度を知ることにより、例えば、直流電圧源ＨＶを地絡検出回路１０から取り除き、地絡した箇所の修理等を安全に行なうことができる。
【００１８】
図１に示す抵抗素子Ｒｘ、抵抗素子Ｒｘ’は、地絡検出回路１０の動作説明のために便宜上記載した仮想の抵抗素子である。抵抗素子Ｒｘ、抵抗素子Ｒｘ’は、定常状態（地絡が発生していない状態）では、抵抗値が∞（無限大）であり、電流を流さない抵抗素子（絶縁抵抗）である。
Ｌレベルの制御信号ＰＳが入力されてスイッチング素子Ｑ１がオンし、正側供給線２０とＧＮＤとの間で電流を流す場合、すなわち正側供給線が地絡しかかった場合、この抵抗素子Ｒｘに地絡の程度に応じて電流（地絡電流）が流れる。地絡検出回路１０は、この地絡電流を検出して、検出した地絡電流に応じたアナログ出力信号ＶｏをＣＰＵ１２に対して出力する。
また、Ｌレベルの制御信号ＰＳが入力されてスイッチング素子Ｑ１がオンし、負側供給線３０とＧＮＤとの間で電流を流す場合、すなわち負側供給線が地絡しかかった場合、この抵抗素子Ｒｘ’に地絡の程度に応じて地絡電流が流れる。地絡検出回路１０は、この地絡電流を検出して、検出した地絡電流に応じたアナログ出力信号ＶｏをＣＰＵ１２に対して出力する。
【００１９】
地絡検出回路１０は、Ｌレベルの制御信号ＰＳが入力されてスイッチング素子Ｑ１がオンしている状態で、正側供給線２０または負側供給線３０における地絡の程度を検出する回路である。地絡検出回路１０は、分圧回路を含んで構成される。
分圧回路は、正側供給線２０と負側供給線３０との間に直列に接続された複数の抵抗素子、すなわち、抵抗素子Ｒ２、抵抗素子Ｒ１、抵抗素子Ｒ１’’、及び抵抗素子Ｒ２’’から構成される。
抵抗素子Ｒ２は、その一端が正側供給線２０に接続され、その他端が抵抗素子Ｒ１の一端に接続される。
抵抗素子Ｒ１は、その一端が抵抗素子Ｒ２の他端に接続され、その他端が抵抗素子Ｒ１’’の一端に接続される。なお、以下、この抵抗素子Ｒ１の他端と抵抗素子Ｒ１’’の一端との共通接続点を、ノードＮ２とする。このノードＮ２は、図１に示すようにＧＮＤに接続される。
抵抗素子Ｒ１’’は、その一端がノードＮ２に接続され、その他端が抵抗素子Ｒ２’’の一端に接続される。なお、以下、この抵抗素子Ｒ１’’の他端と抵抗素子Ｒ２’’の一端との共通接続点を、ノードＮ１とする。このノードＮ１は、図１に示すように、抵抗素子Ｒ３の一端に接続される。また、このノードＮ１の電位（アナログ出力信号Ｖｏの電位）が、ＣＰＵ１２において地絡の検出に用いられる。
抵抗素子Ｒ２’’は、その一端がノードＮ１に接続され、その他端が負側供給線３０に接続される。
なお、以下の説明においては、図１に示す各抵抗素子の抵抗値を、その抵抗素子を示す符号により表わすものとする。
ここで、分圧回路を構成する抵抗素子の抵抗値は、次の関係に設定される。すなわち、Ｒ１＝Ｒ１’’、Ｒ２＝Ｒ２’’である。
以下、上述の様に構成された本実施の形態における地絡検出回路１０の動作について説明する。
【００２０】
［定常状態の動作］
まず、地絡が発生していないとき（定常状態）の動作について説明する。
直流電圧源ＨＶが発生する直流電圧が負荷４０に印加され、かつ、正側供給線２０、及び負側供給線３０のいずれにおいても地絡が発生していない場合、Ｌレベルの制御信号ＰＳが入力されてスイッチング素子Ｑ１がオンしている状態で、地絡検出回路１０において、分圧回路に電流が流れる。ＣＰＵ１２には、負側供給線と正側供給線の電位差と分割回路１０に応じた電圧信号が入力される。
なお、直流電圧源ＨＶは、それ自体では（つまり、単体では）、電位的にノードＮ２が接続されるＧＮＤと無依存（フローティング）であるので、この状態では、地絡検出回路１０の分圧回路を流れる電流がノードＮ２を介してＧＮＤに流れることはない。
【００２１】
［正側供給線２０が地絡した状態］
次に、正側供給線２０において地絡が発生した場合について説明する。この場合、図１に示す仮想の抵抗素子Ｒｘに電流値ｉ１の電流が流れるものとする。
ノードＮ２を接地しているので、Ｌレベルの制御信号ＰＳが入力されてスイッチング素子Ｑ１がオンしている状態で、電流値ｉ１の電流が、ノードＮ２が接続されるＧＮＤからノードＮ２を介して、抵抗素子Ｒ１、及び抵抗素子Ｒ１’’へそれぞれ分岐して流れる。この電流値は、それぞれｉ１×（１／２）である。
【００２２】
これにより、分圧回路における抵抗素子Ｒ２’’に流れる電流の電流値が、ｉ１×（１／２）だけ増加し、ノードＮ１の電位（アナログ出力信号Ｖｏの電位）がｉ１×（１／２）×Ｒ２’’だけ上昇する。
ＣＰＵ１２に入力される電圧は、負側供給線と正側供給線との電位差の検出手段と分圧回路から算定される電圧より、マイナス側に振れたレベルであり、電流値ｉ１が大きくなるにつれてアナログ出力信号Ｖｏ’のレベルは小さい値となる。
【００２３】
［負側供給線３０が地絡した状態］
次に、負側供給線３０において地絡が発生した場合について説明する。この場合、図１に示す仮想の抵抗素子Ｒｘ’に電流値ｉ１の電流が流れるものとする。
ノードＮ２を接地しているので、Ｌレベルの制御信号ＰＳが入力されてスイッチング素子Ｑ１がオンしている状態で、電流値ｉ１の電流が、抵抗素子Ｒ１、及び抵抗素子Ｒ１’’から合流し、ノードＮ２を介してノードＮ２が接続されるＧＮＤへ流れる。この抵抗素子Ｒ１、及び抵抗素子Ｒ１’’に流れる電流値は、それぞれｉ１×（１／２）である。
【００２４】
これにより、第１の分圧回路における抵抗素子Ｒ２’’に流れる電流の電流値が、ｉ１×（１／２）だけ減少し、ノードＮ１の電位（アナログ出力信号Ｖｏの電位）がｉ１×（１／２）×Ｒ２’’だけ下降する。
ＣＰＵ１２に入力される電圧は、負側供給線と正側供給線との電位差の検出手段と分圧回路から算定される電圧より、プラス側に振れたレベルであり、電流値ｉ１が大きくなるにつれてアナログ出力信号Ｖｏ’のレベルは大きい値となる。
【００２５】
以上のように、アナログ出力信号Ｖｏの電圧レベルが、負側供給線と正側供給線との電位差の検出手段と分圧回路から算定される電圧と、地絡電流ｉ１に応じたレベルとなる。
後段のＡＤＣにおいては、例えば、次に説明する信号処理を行う。
ＡＤＣは、基準電圧Ｖｒｅｆ×（１／２）を中心にし、入力されるアナログ出力信号Ｖｏ’の最大値と最小値との間で、ｎビットのデジタル出力信号（２進数で最上位側から最下位側へｎ個並べて「００・・００」のように表記する）を出力する。ここで、入力されるアナログ出力信号Ｖｏ’の最大値とは、負側供給線３０で測定すべき地絡電流ｉ１の最大値（設定値）に対応する値である。また、入力されるアナログ出力信号Ｖｏ’の最小値とは、正側供給線２０で測定すべき地絡電流ｉ１の最大値（設定値）に対応する値である。
【００２６】
ＡＤＣでは、入力信号であるアナログ出力信号Ｖｏ’の最大値と最小値との間が（２ｎ−１＋１）個の領域に分割され、アナログ出力信号Ｖｏ’が、この（２ｎ−１＋１）個の領域のいずれの領域にあるかを判定する。また、ＡＤＣは、判定結果に応じて、「０００・・・００」〜「１１１・・・１１」のうちいずれかのデジタル出力信号を生成する信号処理を行い、このデジタル出力信号を表示部等に出力する。ここで、分割された（２ｎ−１＋１）個の領域のうち、中央の領域は、基準電圧Ｖｒｅｆ×（１／２）を中心に所定の幅を持つ領域であり、アナログ出力信号Ｖｏ’が基準電圧Ｖｒｅｆ×（１／２）であるときに、ＡＤＣはデジタル出力信号として「０１０・・・００」（中央値）を出力する。
【００２７】
つまり、ＡＤＣは、上述した定常状態ではデジタル出力信号「０１０・・・００」を出力する。また、ＡＤＣは、正側供給線２０に地絡が発生しているとき、地絡電流の大きさに対応して、２ｎ−２個のデジタル出力信号「０００・・・００」〜「００１・・・１１」のうち、いずれか１個のデジタル出力信号を出力する。また、ＡＤＣは、負側供給線３０に地絡が発生しているとき、地絡電流の大きさに対応して、２ｎ−２個のデジタル出力信号「０１０・・・０１」〜「１１１・・・１１」のうち、いずれか１個のデジタル出力信号を出力する。
このように、ＣＰＵ１２は、地絡検出回路１０が検出した地絡電流に応じて、ユーザに対して、いずれの供給線側で地絡が発生したか、また、どの程度の電流が地絡により流れているか（地絡の程度）を表示等により了知させる。
【００２８】
以上説明したように、本発明の地絡検出回路１０（地絡検出回路）は、直流電圧源ＨＶ（直流電圧源）と負荷４０（負荷）とを接続する正側供給線２０（正側供給線）及び負側供給線３０（負側供給線）における地絡を検出する地絡検出回路である。地絡検出回路１０は、正側供給線２０と負側供給線３０との間に直列に接続された複数の抵抗素子（Ｒ２、Ｒ１、Ｒ１’’、Ｒ２’’）から構成される分圧回路と、正側供給線２０と負側供給線３０との間の電位差を検出する手段（ＣＰＵ１２）と、を備える。また、この分圧回路において、分圧回路の抵抗の接続点であるノードＮ１（第１のノード）と異なるノードＮ２（第２のノード）が接地され、ノードＮ１の電位が地絡の検出に用いられる。
【００２９】
本発明によれば、抵抗素子により地絡検出を行うので、フォトカプラを用いる場合に比べ、装置の小型化、低コスト化を図ることができる。また、分圧回路にスイッチング素子Ｑ１を直列に接続し、スイッチング素子Ｑ１のオンまたはオフを定期的に行うことにより、地絡検出における消費電流を低減することができる。
【００３０】
以下、ＣＰＵ１２（制御部）におけるドライバ回路ＤＲが制御信号ＰＳをスイッチング素子Ｑ１に出力し、スイッチング素子Ｑ１をオンまたはオフする制御について詳述する。
スイッチング素子Ｑ１をオンまたはオフを制御しているＣＰＵ１２は、上記アナログ信号Ｖｏを処理する地絡検出以外にも、様々な箇所（例えば、負荷４０で示される電子機器等）を監視しており、動作状態において、たとえば８箇所又は、１６箇所の監視を行い、各部の電圧、電流、温度、オープン・ショートの異常等の監視を行っている。これらの監視周期（予め設定された周期）は、早い場合５０μｓｅｃの周期、遅い場合１００ｍｓｅｃ周期である。
【００３１】
そこで、例えばＣＰＵ１２におけるドライバ回路ＤＲは、１００ｍｓｅｃ周期（予め設定された周期）のうち、１ｍｓｅｃ（第１所定期間）の間は、Ｌレベルの制御信号ＰＳをスイッチング素子Ｑ１に、残りの９９ｍｓｅｃ（第２所定期間）の間、Ｈレベルの制御信号ＰＳをスイッチング素子Ｑ１に出力する。つまり、１００ｍｓｅｃのうち１ｍｓｅｃの間スイッチング素子Ｑ１をオンさせる。これにより、分圧回路における抵抗での電力損失が、スイッチング素子がない場合に比べて１／１００となる。また、１秒以内に地絡を検出できるという製品規格が設けられている場合、この期間内に必ず検出できるとともに、ＣＰＵ１２に組み込む回路、及びプログラム（ソフトウエア）の負担が、他の検出信号と同じ周期となるため、特別な設計が不要となり、製造コストを低減することができる。
【００３２】
また、例えばＣＰＵ１２におけるドライバ回路ＤＲは、１秒以内の専用周期（前記周期より長く、予め設定された専用周期）のうち、１ｍｓｅｃ（第１所定期間）の間は、Ｌレベルの制御信号ＰＳをスイッチング素子Ｑ１に、残りの（専用周期−１ｍｅｃ；第２所定期間）の間、Ｈレベルの制御信号ＰＳをスイッチング素子Ｑ１に出力する。つまり、専用周期（例えば最大１秒）のうち１ｍｓｅｃの間スイッチング素子Ｑ１をオンさせる。これにより、１秒以内に地絡を検出できるという製品規格が設けられている場合、この期間内に必ず検出できるとともに、分圧回路における抵抗での電力損失が、スイッチング素子がない場合に比べて１／１０００となる。
【００３３】
また、ＣＰＵ１２の起動時、停止時のみ、ドライバ回路ＤＲが、Ｌレベルの制御信号ＰＳをスイッチング素子Ｑ１に対して出力し、スイッチング素子Ｑ１をオン状態とする構成としてもよい。この場合、分圧回路における抵抗での電力損失をほぼゼロにすることができる。ただし、この場合は、１秒以内に地絡を検出できるという製品規格が設けられていない場合、すなわち地絡検出周期に１秒などの制約が無い場合である、つまり、地絡検出回路がＣＰＵにより起動される初期期間と、制御が停止される終期期間との間の期間においては、地絡検出回路が作動しないことが前提となる。
【００３４】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。
例えば、分圧回路において、抵抗素子Ｒ２と抵抗素子Ｒ１とを１つの抵抗素子（抵抗値はＲ２＋Ｒ１の抵抗素子）としてもよい。
【符号の説明】
【００３５】
１０…地絡検出回路、１１…基準電圧源、１２…ＣＰＵ、２０…正側供給線、３０…負側供給線、ＨＶ…直流電圧源、４０…負荷、Ｑ１…スイッチング素子、Ｒ１，Ｒ１’’，Ｒ２，Ｒ２’’，Ｒｘ，ＲＸ’…抵抗素子、ＤＲ…ドライバ回路、Ｖｏ，Ｖｏ’…アナログ出力信号、Ｎ１，Ｎ２…ノード
【図１】
2014081201.tif 000003