(57)【要約】【課題】情報の書き換えを電気的に行う相変化メモリを備える場合であっても、信頼性の低下を抑制可能な不揮発性記憶装置を提供する。【解決手段】第一配線１０１と、第一配線１０１に直交して延在する記憶素子となる相変化材料層１０８及び第二配線１０９の積層膜と、第一配線１０１と第二配線１０９との交差部に設けられた選択素子（１０３、１０４，１０５）と、を具備した不揮発性記憶装置において、記憶素子となる相変化材料層１０６と第二配線１０９との間に、第二配線１０９に比し熱伝導率が低い低熱伝導層１０８を有する。【選択図】図１
2014120606.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主面に沿うように第一方向に延在する第一配線と、
前記第一配線の上方に形成され、前記第一方向と直交する第二方向に延在する記憶素子となる相変化材料層と、
前記記憶素子となる相変化材料層の上方に形成され、前記第二方向に延在する低熱伝導層と、
前記低熱伝導層の上方に形成され、前記第二方向に延在する第二配線と、
鉛直上方から見て前記第一配線と前記第二配線との交差部に設けられ、電流を前記基板の主面に対して垂直方向に流す選択素子と、を具備し、
前記低熱伝導層は前記第二配線に比し熱伝導率が低いことを特徴とする不揮発性記憶装置。
【請求項２】
請求項１記載の不揮発性記憶装置において、
前記選択素子はポリシリコンダイオードであり、前記低熱伝導層は相変化材料層であることを特徴とする不揮発性記憶装置。
【請求項３】
請求項２記載の不揮発性記憶装置において、
前記低熱伝導層の材料は、カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）のうちの少なくとも１元素を含む材料であることを特徴とする不揮発性記憶装置。
【請求項４】
請求項３記載の不揮発性記憶装置において、
前記低熱伝導層の材料は、前記記憶素子となる相変化材料層と同じ材料であることを特徴とする不揮発性記憶装置。
【請求項５】
請求項３記載の不揮発性記憶装置において、
前記低熱伝導層の材料の相状態は、結晶状態であることを特徴とする不揮発性記憶装置。
【請求項６】
基板と、
前記基板の主面に沿うように第一方向に延在する第一配線と、
前記第一配線の上方に形成され、前記第一方向と直交する第二方向に延在する記憶素子となる相変化材料層と、
前記記憶素子となる相変化材料層の上方に形成され、前記第二方向に延在する第二配線と、
前記第一配線と前記第二配線との間に設けられ、電流を前記基板の主面に対して垂直方向に流す選択素子と、
前記基板の主面に対して水平方向に周期的に配置された前記第一配線及び前記第二配線及び前記選択素子及び前記記憶素子となる相変化材料層の間に充填された絶縁膜と、を具備し、
前記垂直方向の前記記憶素子となる相変化材料層は、鉛直上方から見て前記第一配線の上方において、前記選択素子及び前記絶縁膜と重なる領域を有することを特徴とする不揮発性記憶装置。
【請求項７】
請求項６記載の不揮発性記憶装置において、
前記選択素子はポリシリコンダイオードであることを特徴とする不揮発性記憶装置。
【請求項８】
請求項６記載の不揮発性記憶装置において、
前記記憶素子となる相変化材料層と前記第二配線との間に形成され、前記第二配線よりも熱伝導率が低く、前記第二方向に延在する第一低熱伝導層を更に有することを特徴とする不揮発性記憶装置。
【請求項９】
請求項８記載の不揮発性記憶装置において、
前記選択素子はポリシリコンダイオードであり、前記低熱伝導層は相変化材料層であり、前記低熱伝導層の材料はカルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）のうちの少なくとも１元素を含む材料であり、前記低熱伝導層の材料は前記記憶素子となる相変化材料層と同じ材料であり、前記低熱伝導層の材料の相状態は結晶状態である、ことを特徴とする不揮発性記憶装置。
【請求項１０】
請求項８記載の不揮発性記憶装置において、
前記選択素子と前記記憶素子となる相変化材料層との間に形成された第二低熱伝導層を更に有することを特徴とする不揮発性記憶装置。
【請求項１１】
請求項１０記載の不揮発性記憶装置において、
前記選択素子はポリシリコンダイオードであり、前記第一低熱伝導層及び前記第二低熱伝導層は相変化材料層であり、前記第一低熱伝導層及び前記第二低熱伝導層の材料はカルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）のうちの少なくとも１元素を含む材料であり、前記第一低熱伝導層及び前記第二低熱伝導層の材料は前記記憶素子となる相変化材料層と同じ材料であり、前記第一低熱伝導層及び前記第二低熱伝導層の材料の相状態は結晶状態である、ことを特徴とする不揮発性記憶装置。
【請求項１２】
基板と、
前記基板の主面に沿うように第一方向に延在する第一配線と、
前記第一配線の上方に形成され、前記第一方向と直交する前記第二方向に延在する第二配線と、
前記第一配線と前記第二配線との間に設けられ、電流を前記基板の主面に対して垂直方向に流す選択素子及び前記選択素子の上方に形成された記憶素子となる相変化材料層と、
前記基板の主面に対して水平方向に周期的に配置された前記第一配線及び前記第二配線及び前記選択素子及び前記記憶素子となる相変化材料層の間に充填された絶縁膜と、を具備し、
前記第二配線は、鉛直上方から見て前記第一配線の上方において、前記選択素子及び前記絶縁膜と重なる領域を有することを特徴とする不揮発性記憶装置。
【請求項１３】
請求項１２記載の不揮発性記憶装置において、
前記記憶素子となる相変化材料層と前記第二配線との間に、前記第二配線よりも熱伝導率が低い第一低熱伝導層が更に形成されていることを特徴とする不揮発性記憶装置。
【請求項１４】
請求項１３記載の不揮発性記憶装置において、
前記選択素子と前記記憶素子となる相変化材料層との間に、前記第二配線よりも熱伝導率が低い第二低熱伝導層が更に形成されていることを特徴とする不揮発性記憶装置。
【請求項１５】
請求項１２記載の不揮発性記憶装置において、
前記選択素子を挟んで拡散防止膜が更に形成されていることを特徴とする不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置に関する。
【背景技術】
【０００２】
不揮発性記憶装置には、フラッシュメモリ等の半導体メモリの他に金属化合物の結晶状態と非晶質状態を記憶情報として用いるものがある。このタイプのメモリはフラッシュメモリに比し、高速動作が可能である等の特徴を有する。この記憶材料としては、一般にテルル化合物が用いられる。それらの反射率の違いで情報を記憶する原理は、ＤＶＤ（ディジタル・バーサタイル・ディスク）のような光学的情報記憶媒体に広く用いられている。
【０００３】
また、この原理を電気的情報記憶にも用いる提案がなされている。これは光学的手法と異なり、非晶質と結晶との電気抵抗の差、即ち、非晶質の高抵抗状態と結晶の低抵抗状態を、電流量あるいは電圧変化で検出する方法である。これは相変化（型）メモリと呼ばれ、例えば、公知の技術文献として特許文献１（特開２０１０−０４０８２０号公報）などがある。本発明は、この電気的情報記憶に関わるものである。
【０００４】
特許文献１（特開２０１０−０４０８２０号公報）には、クロスポイント型のメモリセル構造の記憶装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−０４０８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記述されているクロスポイント型の相変化メモリでは、選択ダイオードと記憶素子相変化材料層とが直列に接続された柱状構造体を備え、構造体と構造体の間には空隙あるいは熱伝導率の異なる複数の絶縁膜を有している。クロスポイント型の相変化メモリにおいて、情報の書換えは電気的に行うことができ、選択ダイオードを介して記憶素子相変化材料層に電流を流すことで発生するジュール熱によって相変化材料の相状態を変化させることでなされる。しかしながら、情報の記憶時に選択セルで発生する熱は、非選択セルに拡散し、非選択セルの相状態を次第に変化させるため、記憶装置の信頼性上問題となる。特許文献１に記述されている相変化メモリは、構造体間に空隙あるいは熱伝導率の異なる複数の絶縁膜を有しているため、基板と水平方向の拡散が抑制されるが、更なる高密度化を図る上で、上部配線や層間絶縁膜を介した熱の拡散により信頼性を損なうため問題となることが危惧される。
【０００７】
本発明の目的は、情報の書き換えを電気的に行う相変化メモリを備える場合であっても、信頼性の低下を抑制可能な不揮発性記憶装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記問題を解決するため、本発明は、抵抗値の変化により情報を記憶する不揮発性記憶装置において、以下のメモリセル構造であることを特徴とする。メモリセルの構造は、上部配線及び低熱伝導層及び相変化材料層が基板上水平方向に同じ形状（同じマスクを用いて作製）であり、上部配線と相変化材料層の間に低熱伝導層を有する。また/もしくは、メモリセルの構造は、相変化材料層の底面が下部電極の一部と接触し、かつ相変化材料層が層間絶縁膜の一部と接触する特徴を持つ。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【発明の効果】
【００１０】
本発明によれば、不揮発性記憶装置の信頼性を向上させることができる。なお、これ以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施の形態に係る不揮発性記憶装置における要部（メモリセル）の断面図であり、（ａ）は図２のＡ−Ａ’断面図、（ｂ）は図２のＢ−Ｂ’断面図である。
【図２】本発明の第１の実施の形態に係る不揮発性記憶装置における要部（メモリセル）の上面図である。
【図３】本発明の第２の実施の形態に係る不揮発性記憶装置によける要部（メモリセル）の断面図であり、（ａ）は図４のＡ−Ａ’断面図、（ｂ）は図４のＢ−Ｂ’断面図である。
【図４】本発明の第２、第３及び第４の実施の形態に係る不揮発性記憶装置における要部（メモリセル）の上面図である。
【図５】本発明の第３の実施の形態に係る不揮発性記憶装置によける要部（メモリセル）の断面図であり、（ａ）は図４のＡ−Ａ’断面図、（ｂ）は図４のＢ−Ｂ’断面図である。
【図６】本発明の第４の実施の形態に係る不揮発性記憶装置によける要部（メモリセル）の断面図であり、（ａ）は図４のＡ−Ａ’断面図、（ｂ）は図４のＢ−Ｂ’断面図である。
【図７】本発明の第５の実施の形態に係る不揮発性記憶装置によける要部（メモリセル）の断面図であり、（ａ）は図８のＡ−Ａ’断面図、（ｂ）は図８のＢ−Ｂ’断面図である。
【図８】本発明の第５の実施の形態に係る不揮発性記憶装置における要部（メモリセル）の上面図である。
【図９】本発明の各実施の形態に係る不揮発性記憶装置の全体概略平面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１３】
また、以下の実施の形態で用いる図面においては、断面図であっても図面を見易くするために部分的にハッチングを省略する場合がある。
【００１４】
また、以下の実施の形態で用いる図面においては、平面図、俯瞰図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００１５】
（実施の形態１）
本実施の形態に係る不揮発性記憶装置におけるメモリセルの断面構造を図１に、上面図を図２に示す。図１（ａ）は第一金属配線１０１に沿う断面のメモリセル模式図であり、図１（ｂ）は第二金属配線１０９に沿う断面のメモリセル模式図であり、図２はメモリセルの上面図である。図１（ａ）は図２のＡ−Ａ’断面に相当し、図１（ｂ）は図２のＢ−Ｂ’断面に相当する。
【００１６】
本メモリセルは、周辺回路を含む半導体基板００１と、下部配線となる第一金属配線１０１と、拡散防止膜１０２と、Ｎ＋もしくはＰ＋第一ポリシリコン膜１０３と、不純物を含まないもしくはＮ−の第二ポリシリコン膜１０４と、第一ポリシリコン膜１０３と異なる型のＮ＋もしくはＰ＋の第三ポリシリコン膜１０５と、記憶素子となる相変化材料層１０６と、バッファ層１０７と、低熱伝導層１０８と、第二金属配線１０９と、層間絶縁膜１１０とを有する。
【００１７】
ここで、第一金属配線１０１は、図２に図示するように、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に延在し、Ｂ−Ｂ’方向に周期的に配置される。第二金属配線１０９は、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に延在し、Ａ−Ａ’方向に周期的に配置される。
【００１８】
選択素子のダイオードは、第一ポリシリコン膜１０３及び第二ポリシリコン膜１０４及び第三ポリシリコン膜１０５により構成され、記憶装置の情報の書換え時は非選択セルの誤書き込みを防止する機能を有し、情報の読み出し時は非選択セルからのリーク電流を低減する機能を有する。
【００１９】
選択素子のダイオード及びダイオード上面に配置された拡散防止膜１０２は、第一金属配線１０１と第二金属配線１０９の交点に自己整合的に形成される。拡散防止膜１０２は、第一金属配線１０１及び相変化材料層１０６の元素が選択素子のダイオードに拡散するのを防止する機能を有する。バッファ層１０７は、相変化材料層１０６と低熱伝導層１０８の相互拡散を防止する機能を有するため図示したが、配置しなくとも本発明の主旨を逸脱しない。
【００２０】
低熱伝導層１０８の材料は、例えば、カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）のうちの少なくとも１元素を含む材料であり、相変化材料層１０６と同じ材料であってもよい。低熱伝導層１０８の抵抗率はメモリ動作上低い方が望ましく、例えば相変化材料であればその相状態は結晶状態が望ましい。低熱伝導層１０８の熱伝導率は第一金属配線１０１及び第二金属配線１０９より低いことを特徴とする。低熱伝導層１０８は、主として、記憶装置の情報の書換え時に選択セルの相変化材料層１０６で発生する熱の第二金属配線１０９に対する伝搬を抑制し、第二金属配線１０９から非選択セルの相変化材料層１０６に対する熱の伝搬を抑制する機能を有する。メモリ動作上配線抵抗は低い方が望ましく、低熱伝導層１０８の膜厚は、例えば、相変化材料であれば５０ｎｍ以下の有限値であることが望ましい。本実施の形態のメモリ構造を用いることで、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向の非選択セルに対して、情報の書換え時に発生する熱の伝搬を抑制できるため、記憶装置の信頼性を向上することができる。
【００２１】
本実施の形態の不揮発性記憶装置の全体概略構成の平面図を図９に示す。この不揮発性記憶装置は半導体チップ内に作製することができる。図９に示すように本実施の形態の不揮発性記憶装置は、Ｉ／Ｏインタフェース５１、メモリセルアレイ５２、電源５３〜５６、電圧セレクタ５７、配線セレクタ５８、制御部５９、読取り部６０を有するものである。
【００２２】
Ｉ／Ｏインタフェース５１は外部とのデータのやり取りを行うための入出力バッファなどを備える装置であり、メモリセルアレイ５２は前述した相変化メモリを有する記憶素子部である。電圧セレクタ５７は、異なる複数の電圧をメモリセルアレイ５２に供給するために設けられた複数の電源５３〜５６のうちのいずれかの電圧を選ぶ役割を有し、配線セレクタ５８は電圧セレクタ５７からの出力の接続先をメモリセルアレイ５２内のビット線またはワード線などの配線のうちから選ぶ役割を有しており、配線セレクタ５８にはセンスアンプなどを有する読取り部６０が接続されている。制御部５９は装置全体の制御を行う役割を有している。
【００２３】
図９に示すように、Ｉ／Ｏインタフェース５１は制御部５９に接続され、制御部５９はＩ／Ｏインタフェース５１、電圧セレクタ５７、配線セレクタ５８、読取り部６０、メモリセルアレイ５２及び電源５３〜５６のそれぞれに接続されている。電源５３〜５６のそれぞれは制御部５９と電圧セレクタ５７とに接続され、電圧セレクタ５７は制御部５９、電源５３〜５６及び配線セレクタ５８に接続されている。配線セレクタ５８は電圧セレクタ５７、制御部５９、読取り部６０及びメモリセルアレイ５２に接続され、読取り部６０は配線セレクタ５８及び制御部５９に接続され、メモリセルアレイ５２は配線セレクタ５８及び制御部５９に接続されている。
【００２４】
図９に示す不揮発性記憶装置の外部の装置（図示しない）からＩ／Ｏインタフェース５１へデータの入力がある場合、制御部５９は、電圧セレクタ５７によりデータの書き込み用の電圧を選び、電源５３〜５６のいずれかを用いて電圧パルスを生成し、配線セレクタ５８を用いてメモリセルアレイ５２の所定の配線に電圧パルスを供給する動作を行う。これにより、メモリセルアレイ５２内の相変化メモリセルに前記データを書き込む。
【００２５】
外部装置から、データの読み出しの信号がＩ／Ｏインタフェース５１へ入力されると、制御部５９は、電圧セレクタ５７によりデータの読み出し用の電圧を選び、電源５３〜５６のいずれかを用いて電圧を生成し、配線セレクタ５８を用いてメモリセルアレイ５２の所定の配線に電圧を供給する動作を行う。電圧を供給した結果、読み出された電流は読取り部６０で読み取られ、この電流がメモリセルアレイ５２に記憶された情報として制御部５９及びＩ／Ｏインタフェース５１を介して外部装置へ供給される。
【００２６】
図１及び図２で説明したメモリセルを備えた図９に示す不揮発性記憶装置を公知の製造技術を用いて作製し、その信頼性試験を行った結果、書き込んだ情報が変化することなく、正しく読み取れることが確認された。
以上、本実施の形態によれば、情報の書き換えを電気的に行う相変化メモリを備える場合であっても、信頼性の低下を抑制可能な不揮発性記憶装置を提供することができる。
【００２７】
（実施の形態２）
本発明の第２の実施の形態について図３及び図４を用いて説明する。なお、実施の形態１に記載され本実施の形態に未記載の事項は特段の事情が無い限り本実施例にも適用することができる。
【００２８】
本実施の形態に係る不揮発性記憶装置におけるメモリセルの断面構造を図３に、上面図を図４に示す。図３（ａ）は第一金属配線１０１に沿う断面のメモリセル模式図であり、図３（ｂ）は第二金属配線１０９に沿う断面のメモリセル模式図であり、図４はメモリセルの上面図である。図３（ａ）は図４のＡ−Ａ’断面に相当し、図３（ｂ）は図４のＢ−Ｂ’断面に相当する。
【００２９】
本メモリセルは、周辺回路を含む半導体基板００１と、下部配線となる第一金属配線１０１と、拡散防止膜１０２と、Ｎ＋もしくはＰ＋の第一ポリシリコン膜１０３と、不純物を含まないもしくはＮ−の第二ポリシリコン膜１０４と、第一ポリシリコン膜１０３と異なる型のＮ＋もしくはＰ＋の第三ポリシリコン膜１０５と、記憶素子となる相変化材料層１０６と、第二金属配線１０９と、層間絶縁膜１１０、１１１とを有する。
【００３０】
ここで、第一金属配線１０１は、図４に図示するように、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に延在し、Ｂ−Ｂ’方向に周期的に配置される。第二金属配線１０９は、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に延在し、Ａ−Ａ’方向に周期的に配置され、その直下に相変化材料層１０６が配置される。
【００３１】
選択素子のダイオードは、第一ポリシリコン膜１０３、第二ポリシリコン膜１０４及び第三ポリシリコン膜１０５により構成され、記憶装置の情報の書換え時は非選択セルの誤書き込みを防止する機能を有し、情報の読み出し時は非選択セルからのリーク電流を低減する機能を有する。
【００３２】
選択素子のダイオード及びダイオード上面に配置された拡散防止膜１０２は、第一金属配線１０１と第二金属配線１０９の交点に自己整合的に形成される。拡散防止膜１０２は、第一金属配線１０１及び相変化材料層１０６の元素が選択素子のダイオードに拡散するのを防止する機能を有する。
【００３３】
相変化材料層１０６は、図３（ａ）に示すように、選択素子のダイオード上に位置する拡散防止膜１０２の上面の一部と接触し、かつ層間絶縁膜１１０の上面の一部と接触する。また、相変化材料層１０６は、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に連なるセルのダイオード上に位置する拡散防止膜１０２の上面と接触せず、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に連なるセルのダイオード上に位置する拡散防止膜１０２の上面の一部と接触する。ダイオード上に位置する拡散防止膜１０２と相変化材料層１０６との接触面積は、最小加工寸法をＦとし第一金属配線１０１及び第二金属配線１０９の周期が２Ｆとした場合、Ｆ２より小さく、（１／２）Ｆ２以下が望ましい。本実施の形態のメモリ構造を用いることで、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向の非選択セルに対して、情報の書換え時に伝搬する熱の平衡温度を低減できるため、記憶装置の信頼性を向上することができる。
【００３４】
図３及び図４で説明したメモリセルを備えた図９に示す不揮発性記憶装置を公知の製造技術を用いて作製し、その信頼性試験を行った結果、書き込んだ情報が変化することなく、正しく読み取れることが確認された。
以上、本実施の形態によれば、情報の書き換えを電気的に行う相変化メモリを備える場合であっても、信頼性の低下を抑制可能な不揮発性記憶装置を提供することができる。
【００３５】
（実施の形態３）
本発明の第３の実施の形態について図４及び図５を用いて説明する。なお、実施の形態１又は２に記載され本実施の形態に未記載の事項は特段の事情が無い限り本実施例にも適用することができる。
【００３６】
本実施の形態に係る不揮発性記憶装置におけるメモリセルの断面構造を図５（ａ）及び図５（ｂ）に示す。ここで、上面図は図４と同じとなる。図５（ａ）は第一金属配線１０１に沿う断面のメモリセル模式図であり、図５（ｂ）は第二金属配線１０９に沿う断面のメモリセル模式図であり、図４はメモリセルの上面図である。図５（ａ）は図４のＡ−Ａ’断面に相当し、図５（ｂ）は図４のＢ−Ｂ’断面に相当する。
【００３７】
本メモリセルは、周辺回路を含む半導体基板００１と、下部配線となる第一金属配線１０１と、拡散防止膜１０２と、Ｎ＋もしくはＰ＋の第一ポリシリコン膜１０３と、不純物を含まないもしくはＮ−の第二ポリシリコン膜１０４と、第一ポリシリコン膜１０３と異なる型のＮ＋もしくはＰ＋の第三ポリシリコン膜１０５と、記憶素子となる相変化材料層１０６と、バッファ層１０７と、低熱伝導層１０８と、層間絶縁膜１１０、１１１とを有する。
【００３８】
ここで、第一金属配線１０１は、図４に図示するように、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に延在し、Ｂ−Ｂ’方向に周期的に配置される。第二金属配線１０９は、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に延在し、Ａ−Ａ’方向に周期的に配置され、その直下に低熱伝導層１０８が配置される。
【００３９】
選択素子のダイオードは、第一ポリシリコン膜１０３、第二ポリシリコン膜１０４及び第三ポリシリコン膜１０５により構成され、記憶装置の情報の書換え時は非選択セルの誤書き込みを防止する機能を有し、情報の読み出し時は非選択セルからのリーク電流を低減する機能を有する。
【００４０】
選択素子のダイオード及びダイオード上面に配置された拡散防止膜１０２は、第一金属配線１０１と第二金属配線１０９の交点に自己整合的に形成される。拡散防止膜１０２は、第一金属配線１０１及び相変化材料層１０６の元素が選択素子のダイオードに拡散するのを防止する機能を有する。
【００４１】
相変化材料層１０６は、図５（ａ）に図示するように、選択素子のダイオード上に位置する拡散防止膜１０２の上面の一部と接触し、かつ層間絶縁膜１１０の上面の一部と接触する。また、相変化材料層１０６は、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に連なるセルのダイオード上に位置する拡散防止膜１０２の上面と接触せず、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に連なるセルのダイオード上に位置する拡散防止膜１０２の上面の一部と接触する。ダイオード上に位置する拡散防止膜１０２と相変化材料層１０６との接触面積は、最小加工寸法をＦとし第一金属配線１０１及び第二金属配線１０９の周期が２Ｆとした場合、Ｆ２より小さく、（１／２）Ｆ２以下が望ましい。また、バッファ層１０７は、相変化材料層１０６と低熱伝導層１０８の相互拡散を防止する機能を有するため図示したが、配置しなくとも本発明の主旨を逸脱しない。
【００４２】
低熱伝導層１０８の材料は、例えば、カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）のうちの少なくとも１元素を含む材料であり、相変化材料層１０６と同じ材料であってもよい。低熱伝導層１０８の抵抗率はメモリ動作上低い方が望ましく、例えば相変化材料であればその相状態は結晶状態が望ましい。低熱伝導層１０８の熱伝導率は第一金属配線１０１及び第二金属配線１０９より低いことを特徴とする。低熱伝導層１０８は、主として、記憶装置の情報の書換え時に選択セルの相変化材料層１０６で発生する熱の第二金属配線１０９に対する伝搬を抑制し、第二金属配線１０９から非選択セルの相変化材料層１０６に対する熱の伝搬を抑制する機能を有する。メモリ動作上配線抵抗は低い方が望ましく、低熱伝導層１０８の膜厚は、例えば、相変化材料であれば５０ｎｍ以下の有限値であることが望ましい。本実施の形態のメモリ構造を用いることで、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向及びＢ−Ｂ’方向の非選択セルに対して、情報の書換え時に伝搬する熱の平衡温度を低減できるため、記憶装置の信頼性を向上することができる。
【００４３】
図４及び図５で説明したメモリセルを備えた図９に示す不揮発性記憶装置を公知の製造技術を用いて作製し、その信頼性試験を行った結果、書き込んだ情報が変化することなく、正しく読み取れることが確認された。
以上、本実施の形態によれば、情報の書き換えを電気的に行う相変化メモリを備える場合であっても、信頼性の低下を抑制可能な不揮発性記憶装置を提供することができる。
【００４４】
（実施の形態４）
本発明の第４の実施の形態について図４及び図６を用いて説明する。なお、実施の形態１乃至３のいずれかに記載され本実施の形態に未記載の事項は特段の事情が無い限り本実施例にも適用することができる。
【００４５】
本実施の形態に係る不揮発性記憶装置におけるメモリセルの断面構造を図６（ａ）及び図６（ｂ）に示す。ここで、上面図は図４と同じとなる。図６（ａ）は第一金属配線１０１に沿う断面のメモリセル模式図であり、図６（ｂ）は第二金属配線１０９に沿う断面のメモリセル模式図であり、図４はメモリセルの上面図である。図６（ａ）は図４のＡ−Ａ’断面に相当し、図６（ｂ）は図４のＢ−Ｂ’断面に相当する。
【００４６】
本メモリセルは、周辺回路を含む半導体基板００１と、下部配線となる第一金属配線１０１と、拡散防止膜１０２と、Ｎ＋もしくはＰ＋の第一ポリシリコン膜１０３と、不純物を含まないもしくはＮ−の第二ポリシリコン膜１０４と、第一ポリシリコン膜１０３と異なる型のＮ＋もしくはＰ＋の第三ポリシリコン膜１０５と、記憶素子となる相変化材料層１０６と、バッファ層１０７と、低熱伝導層１０８と、層間絶縁膜１１０、１１１とを有する。
【００４７】
ここで、第一金属配線１０１は、図４に図示するように、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に延在し、Ｂ−Ｂ’方向に周期的に配置される。第二金属配線１０９は、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に延在し、Ａ−Ａ’方向に周期的に配置され、その直下に低熱伝導層１０８が配置される。選択素子のダイオードは、第一ポリシリコン膜１０３、第二ポリシリコン膜１０４及び第三ポリシリコン膜１０５により構成され、記憶装置の情報の書換え時は非選択セルの誤書き込みを防止する機能を有し、情報の読み出し時は非選択セルからのリーク電流を低減する機能を有する。
【００４８】
選択素子のダイオード、ダイオード上面の拡散防止膜１０２及び拡散防止膜１０２に挟まれた低熱伝導層１０８は、第一金属配線１０１と第二金属配線１０９の交点に自己整合的に形成される。ダイオードの下面と上面に設けられた拡散防止膜１０２は、第一金属配線１０１及び低熱伝導層１０８の元素が選択素子のダイオードに拡散するのを防止する機能を有する。また、低熱伝導層１０８と相変化材料層１０６との間に設けられた拡散防止膜１０２は、低熱伝導層１０８と相変化材料層１０６との相互拡散を防止する機能を有する。
【００４９】
相変化材料層１０６は、図６（ａ）に図示するように、選択素子のダイオードの上方に位置する拡散防止膜１０２の上面の一部と接触し、かつ層間絶縁膜１１０の上面の一部と接触する。また、相変化材料層１０６は、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に連なるセルのダイオード上に位置する拡散防止膜１０２の上面と接触せず、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に連なるセルのダイオード上に位置する拡散防止膜１０２の上面の一部と接触する。ダイオードの上方に位置する拡散防止膜１０２と相変化材料層１０６との接触面積は、最小加工寸法をＦとし第一金属配線１０１及び第二金属配線１０９の周期が２Ｆとした場合、Ｆ２より小さく、（１／２）Ｆ２以下が望ましい。また、バッファ層１０７は、相変化材料層１０６と低熱伝導層１０８の相互拡散を防止する機能を有するため図示したが、配置しなくとも本発明の主旨を逸脱しない。
【００５０】
低熱伝導層１０８の材料は、例えば、カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）のうちの少なくとも１元素を含む材料であり、相変化材料層１０６と同じ材料であってもよい。低熱伝導層１０８の抵抗率はメモリ動作上低い方が望ましく、例えば相変化材料であればその相状態は結晶状態が望ましい。低熱伝導層１０８の熱伝導率は第一金属配線１０１及び第二金属配線１０９より低いことを特徴とする。相変化材料層１０６と第二金属配線１０９との間に設けられた低熱伝導層１０８は、主として、記憶装置の情報の書換え時に選択セルの相変化材料層１０６で発生する熱の第二金属配線１０９に対する伝搬を抑制し、第二金属配線１０９から非選択セルの相変化材料層１０６への熱の伝搬を抑制する機能を有する。相変化材料層とダイオードとの間に設けられた低熱伝導層１０８は、書換え時に相変化材料層で発生する熱のダイオードへの伝搬を抑制する機能を有する。メモリ動作上配線抵抗は低い方が望ましく、低熱伝導層１０８の膜厚は、例えば、相変化材料であれば５０ｎｍ以下の有限値であることが望ましい。本実施の形態のメモリ構造を用いることで、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向及びＢ−Ｂ’方向の非選択セルに対して、情報の書換え時に伝搬する熱の平衡温度を低減できるため、記憶装置の信頼性を向上することができる。また、書換え時の熱負荷によるダイオードプロファイルの崩れを防止するため、選択素子の信頼性を向上することができる。
【００５１】
図４及び図６で説明したメモリセルを備えた図９に示す不揮発性記憶装置を公知の製造技術を用いて作製し、その信頼性試験を行った結果、書き込んだ情報が変化することなく、正しく読み取れることが確認された。
以上、本実施の形態によれば、情報の書き換えを電気的に行う相変化メモリを備える場合であっても、信頼性の低下を抑制可能な不揮発性記憶装置を提供することができる。
【００５２】
（実施の形態５）
本発明の第５の実施の形態について図７及び図８を用いて説明する。なお、実施の形態１乃至４のいずれかに記載され本実施の形態に未記載の事項は特段の事情が無い限り本実施例にも適用することができる。
【００５３】
本実施の形態に係る不揮発性記憶装置におけるメモリセルの断面構造を図７に示し、上面図を図８に示す。図７（ａ）は第一金属配線１０１に沿う断面のメモリセル模式図であり、図７（ｂ）は第二金属配線１０９に沿う断面のメモリセル模式図であり、図８はメモリセルの上面図である。図７（ａ）は図８のＡ−Ａ’断面に相当し、図７（ｂ）は図８のＢ−Ｂ’断面に相当する。
【００５４】
本メモリセルは、周辺回路を含む半導体基板００１と、下部配線となる第一金属配線１０１と、拡散防止膜１０２と、Ｎ＋もしくはＰ＋の第一ポリシリコン膜１０３と、不純物を含まないもしくはＮ−の第二ポリシリコン膜１０４と、第一ポリシリコン膜１０３と異なる型のＮ＋もしくはＰ＋の第三ポリシリコン膜１０５と、記憶素子となる相変化材料層１０６と、バッファ層１０７と、低熱伝導層１０８と、層間絶縁膜１１０、１１１とを有する。
【００５５】
ここで、第一金属配線１０１は、図８に図示するように、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に延在し、Ｂ−Ｂ’方向に周期的に配置される。第二金属配線１０９は、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に延在し、Ａ−Ａ’方向に周期的に配置され、その直下に低熱伝導層１０８が配置される。
【００５６】
選択素子のダイオードは、第一ポリシリコン膜１０３、第二ポリシリコン膜１０４及び第三ポリシリコン膜１０５により構成され、記憶装置の情報の書換え時は非選択セルの誤書き込みを防止する機能を有し、情報の読み出し時は非選択セルからのリーク電流を低減する機能を有する。選択素子のダイオード、ダイオード上面の拡散防止膜１０２、拡散防止膜１０２に挟まれた低熱伝導層１０８、相変化材料層１０６及びバッファ層１０７は、第一金属配線１０１と第二金属配線１０９の交点に自己整合的に形成される。拡散防止膜１０２は、第一金属配線１０１及び低熱伝導層１０８の元素が選択素子のダイオードに拡散するのを防止する機能を有し、低熱伝導層１０８と相変化材料層１０６との相互拡散を防止する機能を有する。
【００５７】
低熱伝導層１０８は、図７（ａ）に図示するように、選択素子のダイオードの上方に位置するバッファ層１０７の上面の一部と接触し、かつ層間絶縁膜１１０の上面の一部と接触する。また、低熱伝導層１０８は、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向に連なるセルのダイオード上に位置するバッファ層１０７の上面と接触せず、周辺回路を含む半導体基板００１の主面に対して水平なＢ−Ｂ’方向に連なるセルのダイオード上に位置するバッファ層１０７の上面の一部と接触する。ダイオードの上方に位置するバッファ層１０７と低熱伝導層１０８との接触面積は、最小加工寸法をＦとし第一金属配線１０１及び第二金属配線１０９の周期が２Ｆとした場合、Ｆ２より小さく、（１／２）Ｆ２以下が望ましい。また、バッファ層１０７は、相変化材料層１０６と低熱伝導層１０８の相互拡散を防止する機能を有するため図示したが、配置しなくとも本発明の主旨を逸脱しない。
【００５８】
低熱伝導層１０８の材料は、例えば、カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）のうちの少なくとも１元素を含む材料であり、相変化材料層１０６と同じ材料であってもよい。低熱伝導層１０８の抵抗率はメモリ動作上低い方が望ましく、例えば相変化材料であればその相状態は結晶状態が望ましい。低熱伝導層１０８の熱伝導率は第一金属配線１０１及び第二金属配線１０９より低いことを特徴とする。相変化材料層１０６と第二金属配線１０９との間に設けられた低熱伝導層１０８は、主として、記憶装置の情報の書換え時に選択セルの相変化材料層１０６で発生する熱の第二金属配線１０９への伝搬を抑制し、第二金属配線１０９から非選択セルの相変化材料層１０６への熱の伝搬を抑制する機能を有する。相変化材料層とダイオードとの間に設けられた低熱伝導層１０８は、書換え時に相変化材料層で発生する熱のダイオードへの伝搬を抑制する機能を有する。メモリ動作上配線抵抗は低い方が望ましく、低熱伝導層１０８の膜厚は、例えば、相変化材料であれば５０ｎｍ以下の有限値であることが望ましい。本実施の形態のメモリ構造を用いることで、周辺回路を含む半導体基板００１の主面に対して水平なＡ−Ａ’方向及びＢ−Ｂ’方向の非選択セルに対して、情報の書換え時に伝搬する熱の平衡温度を低減できるため、記憶装置の信頼性を向上することができる。また、書換え時の熱負荷によるダイオードプロファイルの崩れを防止するため、選択素子の信頼性を向上することができる。
【００５９】
図７及び図８で説明したメモリセルを備えた図９に示す不揮発性記憶装置を公知の製造技術を用いて作製し、その信頼性試験を行った結果、書き込んだ情報が変化することなく、正しく読み取れることが確認された。
本実施の形態によれば、情報の書き換えを電気的に行う相変化メモリを備える場合であっても、信頼性の低下を抑制可能な不揮発性記憶装置を提供することができる。
【００６０】
以上、本願発明を詳細に説明したが、以下に主な発明の形態を列挙する。  
（１）基板と、
前記基板の主面に沿うように第一方向に延在する第一配線と、
前記第一配線の上方に形成され、前記第一方向と直交する第二方向に延在する記憶素子となる相変化材料層と、
前記記憶素子となる相変化材料層の上方に形成され、前記第二方向に延在する低熱伝導層と、
前記低熱伝導層の上方に形成され、前記第二方向に延在する第二配線と、
鉛直上方から見て前記第一配線と前記第二配線との交差部に設けられ、電流を前記基板の主面に対して垂直方向に流す選択素子と、を具備し、
前記低熱伝導層は前記第二配線に比し熱伝導率が低いことを特徴とする不揮発性記憶装置。
（２）基板と、
前記基板の主面に沿うように第一方向に延在する第一配線と、
前記第一配線の上方に形成され、前記第一方向と直交する第二方向に延在する記憶素子となる相変化材料層と、
前記記憶素子となる相変化材料層の上方に形成され、前記第二方向に延在する第二配線と、
前記第一配線と前記第二配線との間に設けられ、電流を前記基板の主面に対して垂直方向に流す選択素子と、
前記基板の主面に対して水平方向に周期的に配置された前記第一配線及び前記第二配線及び前記選択素子及び前記記憶素子となる相変化材料層の間に充填された絶縁膜と、を具備し、
前記垂直方向の前記記憶素子となる相変化材料層は、鉛直上方から見て前記第一配線の上方において、前記選択素子及び前記絶縁膜と重なる領域を有することを特徴とする不揮発性記憶装置。
（３）基板と、
前記基板の主面に沿うように第一方向に延在する第一配線と、
前記第一配線の上方に形成され、前記第一方向と直交する前記第二方向に延在する第二配線と、
前記第一配線と前記第二配線との間に設けられ、電流を前記基板の主面に対して垂直方向に流す選択素子及び前記選択素子の上方に形成された記憶素子となる相変化材料層と、
前記基板の主面に対して水平方向に周期的に配置された前記第一配線及び前記第二配線及び前記選択素子及び前記記憶素子となる相変化材料層の間に充填された絶縁膜と、を具備し、
前記第二配線は、鉛直上方から見て前記第一配線の上方において、前記選択素子及び前記絶縁膜と重なる領域を有することを特徴とする不揮発性記憶装置。
【００６１】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６２】
前述の実施の形態では、記憶素子にカルコゲナイド材料を用いた相変化メモリを前提に説明したが、記憶素子の材料は限定されず、相変化メモリに限らず、抵抗変化型メモリ（ＲｅＲＡＭ）または他の抵抗性メモリなど、電流を素子に流すことにより電気的特性が変化する様々な半導体メモリに適用することも可能である。
【００６３】
さらに、前述の実施の形態では説明を分かり易くするため、ワード線及びビット線という表現を用いたが、両者は任意のビットを選択するために用いられる選択線であるため、ワード線及びビット線の位置関係等は上下反対となってもよい。
【産業上の利用可能性】
【００６４】
本発明は、熱で書換えを行う抵抗変化型の不揮発性記憶装置に適用することができる。
【符号の説明】
【００６５】
００１  周辺回路を含む半導体基板、
５１    Ｉ／Ｏインタフェース、
５２    メモリセルアレイ、
５３〜５６    電源、
５７    電圧セレクタ、
５８    配線セレクタ、
５９    制御部、
６０    読取り部、
１０１  第一金属配線、
１０２  拡散防止膜、
１０３  第一ポリシリコン膜、
１０４  第二ポリシリコン膜、
１０５  第三ポリシリコン膜、
１０６  相変化材料層、
１０７  バッファ層、
１０８  低熱伝導層、
１０９  第二金属配線、
１１０, １１１  層間絶縁膜。
【図１】
2014120606.tif 000003
【図２】
2014120606.tif 000004
【図３】
2014120606.tif 000005
【図４】
2014120606.tif 000006
【図５】
2014120606.tif 000007
【図６】
2014120606.tif 000008
【図７】
2014120606.tif 000009
【図８】
2014120606.tif 000010
【図９】
2014120606.tif 000011