(57)【要約】【課題】ＧａＮ系ヘテロ接合積層構造に、リセスあるいは部分的に残存するゲート電極を形成する場合、ドライエッチングが必要とされ、半導体装置にエッチングダメージが残留する。【解決手段】ＧａＮ系ヘテロ接合積層構造の上面にソース電極２とドレイン電極６が形成されており、ソース電極とドレイン電極を分断する位置にリセス８ａが形成されており、リセス８ａにゲート電極４が充填されている。リセス８ａの底面よりも上面側にはＧａを含む窒化物の層が存在しないＧａＮ系ヘテロ接合積層構造を用いると、ウェットエッチングしてリセスを形成することができ、リセス８ａの底面に露出しているＧａを含む窒化物の層１０にエッチングダメージが生じない。ｐ型のＩｎＡｌＮ層を部分的に残存させてゲート電極とする構造も、ウェットエッチングで製造できる。【選択図】図１
2014056998.tif 000002
【特許請求の範囲】
【請求項１】
最上面に位置するＩｎＡｌＮ層と下面に位置するＧａＮ層を含む積層構造を備えており、
積層構造の上面にソース電極とドレイン電極が形成されており、
ソース電極とドレイン電極を分断する位置にＩｎＡｌＮ層を貫通するリセスが形成されており、
リセスにゲート電極が充填されており、
リセスの底面よりも上面側にはＧａを含む窒化物の層が存在せず、リセスの底面にＧａを含む窒化物の層が露出していることを特徴とする半導体装置。
【請求項２】
ＩｎＡｌＮ層とＧａＮ層の間にＡｌＧａＮ層が存在し、
リセスの底面にＡｌＧａＮ層が露出していることを特徴とする請求項１の半導体装置。
【請求項３】
ＡｌＧａＮ層とＧａＮ層の間にＡｌＮ層が存在していることを特徴とする請求項２の半導体装置。
【請求項４】
最上面に位置するｐ型のＩｎＡｌＮ層と下面に位置するＧａＮ層を含む積層構造を備えており、
ｐ型のＩｎＡｌＮ層はＧａＮ層の存在範囲の一部に存在しており、
ｐ型のＩｎＡｌＮ層を挟む位置関係でソース電極とドレイン電極が形成されており、
ｐ型のＩｎＡｌＮ層がゲート電極であることを特徴とする半導体装置。
【請求項５】
ｐ型のＩｎＡｌＮ層とＧａＮ層の間にＡｌＧａＮ層が存在していることを特徴とする請求項４の半導体装置。
【請求項６】
Ｇａ以外の３族元素を含んでＧａを含まない窒化物をアンモニア水と過酸化水素水の混合液でウェットエッチングする工程を経て、ＧａＮ層とＧａ以外の３族元素を含む窒化物の層で構成されるヘテロ接合を利用する半導体装置を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、新規な積層型の窒化物半導体装置を開示する。特にＩｎＡｌＮ層とＧａＮ層を含む積層構造を備えている半導体装置を開示する。さらに、その製造方法も開示する。
【背景技術】
【０００２】
ＧａＮは、広いバンドギャップと高い絶縁耐圧と速い飽和ドリフト速度を持っており、高温環境で用いる半導体装置あるいは高電圧で用いる半導体装置の実現を可能とする。ＧａＮを利用する半導体装置の多くは、ヘテロ接合を利用する。すなわち、ＧａＮ層と、Ｇａ以外の３族元素を含む窒化物の層が積層されている積層構造を利用する。例えばＧａＮ層とＡｌＧａＮ層が積層されている積層構造、あるいはＧａＮ層とＩｎＡｌＮ層が積層されている積層構造などを用いる。本明細書では、ＧａＮ層とＧａ以外の３族元素を含む窒化物の層が積層されている構造をＧａＮ系ヘテロ接合積層構造という。
【０００３】
ヘテロ接合を利用するＧａＮ層を含む半導体装置にノーマリーオフの特性を実現する１つの構造に、リセスゲート電極を利用する構造が知られている。
ノーマリーオフの特性を実現する他の１つの構造に、ヘテロ接合を提供するＧａＮ層を含む積層構造の表面の一部にｐ型の半導体層を積層してゲート電極とする構造が知られている。
【０００４】
リセスゲート電極を利用する構造を実現するためには、ヘテロ接合を提供するＧａＮ層を含む積層構造の一部をエッチングしてリセスを形成する必要がある。ＧａＮ層に直接ないし間接的に積層できるとともに半導体装置として機能する半導体層を提供する材料は限られており、Ｇａ以外の３族元素を含む窒化物の層が利用される。その場合、ＧａとともにＧａ以外の３族元素を含む窒化物（例えばＡｌＧａＮ）を利用する場合と、Ｇａ以外の３族元素のみを含んでＧａを含まない窒化物（例えばＩｎＡｌＮ）を利用する場合がある。
【０００５】
リセスゲート電極を利用する構造を実現するためには、Ｇａ以外の３族元素を含む窒化物の層をエッチングしてリセスを形成する必要がある。
特許文献１の技術では、Ｇａ以外の３族元素を含む窒化物の層をドライエッチングしてリセスを形成する。ドライエッチングすると、ドライエッチングのためのプラズマがリセスの底面にダメージを与え、結晶欠陥を発生させる。その結晶欠陥が電流コラプスを引き起こす。またその結晶欠陥は主としてドナー性であり、ノーマリーオフ化の障害となる。
特許文献２の技術では、ＧａＮ層、第１のＡｌＧａＮ層、ＩｎＡｌＮ層、第２のＡｌＧａＮ層が順に積層されている積層構造にリセスを形成する際に、第２のＡｌＧａＮ層の表面からドライエッチングする。するとＩｎＡｌＮ層がドライエッチングに対するエッチングストッパ層となる。次にＩｎＡｌＮ層をＫＯＨ水溶液でウェットエッチングし、リセスの底面に第１のＡｌＧａＮ層を露出させる。その段階で、第２のＡｌＧａＮ層とＩｎＡｌＮ層を貫通して第１のＡｌＧａＮ層に達するリセスが形成される。その技術によると、リセスの底面に露出する第１ＡｌＧａＮ層に、ドライエッチングのためのプラズマがダメージを与えることを防止できる。
【０００６】
ヘテロ接合を提供するＧａＮ層を含む積層構造の表面の一部にｐ型半導体層を積層した構造を得るためには、その積層構造の全面に積層されているｐ型半導体層をエッチングしてゲート電極の形状に加工する必要がある。特許文献３の技術では、ｐ型のＩｎＧａＮ層をドライエッチングしてゲート電極の形状に加工する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１２４４４１号公報
【特許文献２】国際公開ＷＯ２００９／０６６４３４号公報
【特許文献３】特開２００８−９１３９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＧａＮ層に直接ないし間接的に積層できるとともに半導体装置として機能する半導体層を提供する材料は限られており、Ｇａ以外の３族元素を含む窒化物の層が利用される。その窒化物は、Ｇａを含むこともあれば含まないこともある。いずれの場合もＧａ以外の３族元素を含む窒化物をウェットエッチングすることは困難であり、特許文献１と３に開示されているように、ドライエッチングする。
特許文献２は、ＩｎＡｌＮ層をＫＯＨ溶液でウェットエッチングする技術を開示しているが、ＫＯＨ溶液でウェットエッチングできるＩｎＡｌＮ層は欠陥が多い低品質なＩｎＡｌＮ層に限定されている。欠陥が少ない高品質なＩｎＡｌＮ層は、ＫＯＨ溶液でエッチングできない。エッチング条件を変えて様々に試してみたが、ＫＯＨ溶液では高品質なＩｎＡｌＮ層をエッチングすることができなかった。特許文献２は、ドライエッチングに対してエッチングストッパ層となっていたＩｎＡｌＮ層をウェットエッチングする。ドライエッチングの間にＩｎＡｌＮ層にエッチングダメージが加えられていたからウェットエッチングすることが可能となっている。
現状の技術では、Ｇａ以外の３族元素を含む窒化物の高品質な層をエッチングする際にはドライエッチングしており、プラズマによる損傷が避けられない。
本明細書では、ＧａＮ層に直接ないし間接的に積層できるとともに半導体装置として機能する半導体層を提供するＧａ以外の３族元素を含む窒化物の層をウェットエッチングする技術を開示し、プラズマによる損傷がない半導体装置を実現する技術を開示する。また、プラズマによる損傷を与えないで製造できる半導体構造を開示する。
【課題を解決するための手段】
【０００９】
本発明者らは、Ｇａ以外の３族元素を含む窒化物のなかでも、Ｇａを含まない窒化物は、アンモニア水と過酸化水素水の混合液でウェットエッチングできることを見出した。そのウェットエッチング技術を利用すると、ＧａＮ層とＧａ以外の３族元素を含む窒化物の層で構成されるヘテロ接合を利用する半導体装置を、エッチングダメージを与えないで製造できることを見出した。
【００１０】
上記の技術を活用すると、最上面に位置するＩｎＡｌＮ層と下面に位置するＧａＮ層を含む積層構造を備えており、積層構造の上面にソース電極とドレイン電極が形成されており、ソース電極とドレイン電極を分断する位置にＩｎＡｌＮ層を貫通するリセスが形成されており、リセスにゲート電極が充填されている構造を備えている半導体装置を実現できる。ここで、リセスの底面よりも上面側にはＧａを含む窒化物の層が存在しない積層構造を利用すると、ウェットエッチングすることによってリセスの底面にＧａを含む窒化物の層を露出させることができる。リセス底面にエッチングダメージを受けていない半導体装置を実現することができる。上記構造の半導体装置は、半導体装置にエッチングダメージを与えないで製造することができる。
【００１１】
上記の半導体装置は、ウェットエッチングすることでリセスを形成できることから、リセス底面にエッチングダメージが生じない。電流コラプスを引き起こしたり、ノーマリーオフ化の障害となったりするエッチングダメージを受けていない半導体装置が得られる。
【００１２】
最上面に位置するＩｎＡｌＮ層と下面に位置するＧａＮ層の間にＡｌＧａＮ層が存在していてもよい。この場合、最上面からウェットエッチングすると、リセスの底面にＡｌＧａＮ層が露出している半導体装置が得られる。
【００１３】
最上面に位置するＩｎＡｌＮ層と下面に位置するＧａＮ層の間にＡｌＮ層が存在していてもよい。この場合、最上面からウェットエッチングすると、リセスの底面にＧａＮ層が露出して半導体装置が得られる。
【００１４】
最上面に位置するＩｎＡｌＮ層と下面に位置するＧａＮ層の間にＡｌＮ層とＡｌＧａＮ層が存在していてもよい。
【００１５】
本明細書で開示する技術によると、ｐ型半導体でゲート電極を構成するとともに、エッチングダメージを受けていない半導体装置を実現することもできる。
その半導体装置は、最上面に位置するｐ型のＩｎＡｌＮ層と下面に位置するＧａＮ層を含む積層構造を備えている。ｐ型のＩｎＡｌＮ層は、ＧａＮ層の存在範囲（ＧａＮ層が広がっている範囲）の一部に存在しており、ｐ型のＩｎＡｌＮ層を挟む位置関係でソース電極とドレイン電極が形成されている。ｐ型のＩｎＡｌＮ層は、ゲート電極として機能する。
【００１６】
ｐ型のＩｎＡｌＮ層をゲート電極に利用する半導体装置は、本明細書で開示する技術によって実用化されたものである（特許文献３ではｐ型のＩｎＧａＮを利用している）。本明細書で開示する技術によると、ウェットエッチングによってｐ型のＩｎＡｌＮ層をゲート電極に加工することができる。ソース電極とゲート電極の間、ならびにゲート電極とドレイン電極の間に露出するＧａＮ系ヘテロ接合積層構造の表面にエッチングダメージが生じていない半導体装置が得られる。
【００１７】
ｐ型のＩｎＡｌＮ層とＧａＮ層の間にＡｌＧａＮ層が存在していてもよい。また、ＡｌＧａＮ層とＧａＮ層の間にＡｌＮ層が存在していてもよい。
【００１８】
本明細書では、新規な半導体製造方法も開示する。その製造方法では、Ｇａ以外の３族元素を含んでＧａを含まない窒化物をアンモニア水と過酸化水素水の混合液でウェットエッチングする工程を経て、ＧａＮ層とＧａ以外の３族元素を含む窒化物の層で構成されるヘテロ接合を利用する半導体装置を製造する。
【００１９】
上記の製造方法によると、Ｇａ以外の３族元素を含んでＧａを含まない窒化物をウェットエッチングすることから、エッチングダメージを受けていない半導体装置の製造を可能とする。
【発明の効果】
【００２０】
本明細書では、Ｇａ以外の３族元素を含んでＧａを含まない窒化物をウェットエッチングする方法を開示する。その方法は、Ｇａを含む窒化物をエッッチングしないことから、Ｇａを含む窒化物の層がエッチングストップ層となる。Ｇａを含まない窒化物の層とＧａを含む窒化物の層の積層順を選択することで、所望の深さを持つリセスをウェットエッチングで形成することが可能となる。リセス底面にエッチングダメージが受けていない高性能な半導体装置を製造することが可能となる。あるいは所望の形状を持つｐ型の半導体層を残存することができる。ソース電極とゲート電極の間あるいはゲート電極とドレイン電極の間に位置するヘテロ接合面提供層にエッチングダメージが生じていない高性能な半導体装置を製造することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】リセスゲート電極を持つ、ＧａＮ系ヘテロ接合積層構造を利用した、第１実施例の半導体装置の断面を示す。
【図２】第１実施例の半導体装置の製造工程の一段階を示す。
【図３】第１実施例の半導体装置の製造工程の一段階を示す。
【図４】第１実施例の半導体装置の製造工程の一段階を示す。
【図５】第１実施例の半導体装置の製造工程の一段階を示す。
【図６】第１実施例の半導体装置の製造工程の一段階を示す。
【図７】第２実施例の半導体装置の断面を示す。
【図８】第３実施例の半導体装置の断面を示す。
【図９】第４実施例の半導体装置の断面を示す。
【図１０】第５実施例の半導体装置の断面を示す。
【図１１】第６実施例の半導体装置の断面を示す。
【図１２】第６実施例の半導体装置の製造工程の一段階を示す。
【図１３】第６実施例の半導体装置の製造工程の一段階を示す。
【図１４】第７実施例の半導体装置の断面を示す。
【発明を実施するための形態】
【００２２】
下記に説明する実施例の主要な特徴を列記する。
特徴１：アンモニア水の質量を１としたときに、過酸化水素水の質量が０．５〜１．５、水の質量が２．５〜７．５の範囲で混合した混合液でウェットエッチングする。
特徴２：ＳｉＯ２層をマスクにしてウェットエッチングする。
特徴３：Ｇａを含む窒化物の層をエッチングストップ層に利用する。
【実施例】
【００２３】
（第１実施例）
図１に示すように、第１実施例の半導体装置は、下面にＧａＮ層１４、その上部にＡｌＮ層１２、その上部にＡｌＧａＮ層１０、最上面にＩｎＡｌＮ層８が位置しているＧａＮ系ヘテロ接合積層構造を利用した半導体装置の断面を示している。ＧａＮ層１４の下側には、ＧａＮ層１４を結晶成長させる際のベースとなった基板が存在していることもある。
ＩｎＡｌＮ層８の表面にはソース電極２とドレイン電極６が形成されている。ＩｎＡｌＮ層８には、表面から下面に達するリセス８ａが形成されており、そのリセス８ａにゲート電極４が充填されている。リセス８ａないしゲート電極４は、ソース電極２とドレイン電極６を分断する位置に形成されており、リセス８ａの底面にはＡｌＧａＮ層１０の上面が露出しており、その露出面にゲート電極４が密着している。
【００２４】
第１実施例の半導体装置は、ＧａＮ系ヘテロ接合積層構造の最上面にソース電極２とドレイン電極６を形成した後に熱処理されており、ソース電極２とドレイン電極６の下方に位置しているＩｎＡｌＮ層８とＡｌＧａＮ層１０とＡｌＮ層１２は、電子の通過を許容する。ＧａＮ層１４の上面には２次元電子ガスが形成される。ソース電極２とドレイン電極６の間に電位差を印加すると、電子が２次元電子ガスを介してソース電極２とドレイン電極６の間を移動する。ただしゲート電極４に電圧を印加していないときは、ゲート電極４との仕事関数差によって、ゲート電極４の下方では２次元電子ガスが枯渇し、電子がソース電極２とドレイン電極６の間を移動できない。第１実施例の半導体装置はノーマリーオフの特性である。図１の半導体構造は、ノーマリーオフの高電子移動度トランジスタ(High Electron Mobility Transistor、ＨＥＭＴ)として動作する。
【００２５】
リセス８ａの底面に露出しているＡｌＧａＮ層１０の上面に、エッチングダメージが生じていると、電流コラプスが引き起こされ、半導体装置の特性が低下する。また、ノーマリーオン化してしまうこともある。リセス８ａがＩｎＡｌＮ層８の中間深さで終了していると、半導体装置の特性が意図したものにならない。またリセス８ａがＡｌＧａＮ層１０内にまで伸びていると、半導体装置の特性が低下する。
後記する製造方法から理解されるように、第１実施例の半導体装置では、リセス８ａの底面に露出しているＡｌＧａＮ層１０の上面に、エッチングダメージが生じていない。またＩｎＡｌＮ層８はエッチングされてＡｌＧａＮ層１０はエッチングされない方法でリセスを形成することから、リセス８ａがＩｎＡｌＮ層８の中間深さで終了することもなければ、ＡｌＧａＮ層１０内にまで伸びることもない。電流コラプスによって性能が低下することもなければ、ノーマリーオン化してしまうこともなければ、特性が意図したものから低下することもない。
【００２６】
図２は、第１実施例の半導体装置の製造工程の一段階を示す。図２の段階では、ＧａＮ層１４とＡｌＮ層１２とＡｌＧａＮ層１０とＩｎＡｌＮ層８が順に積層されているＧａＮ系ヘテロ接合積層構造を用意する。
【００２７】
図３は、ＩｎＡｌＮ層８の表面にＳｉＯ２層１６を形成し、フォトリソグラフィ法とドライエッチング、またはフォトリソグラフィ法とウェットエッチングによって、ＳｉＯ２層１６の一部１６ａを除去した状態を示している。この段階では、リセス８ａの形成範囲に等しい範囲のＳｉＯ２層１６を除去する。図３は、ＳｉＯ２層１６をエッチングした後にフォトレジストを除去した状態を示している。本実施例では、ＣＶＤ法で厚さ３００ｎｍのＳｉＯ２層１６を形成してからＳｉＯ２層１６をエッチングした。
【００２８】
図４は、図３の基板をウェットエッチングした後の断面を示している。本実施例では、アンモニア水：過酸化水素水：水を１：１：５の質量比で混合した混合液を６０〜９０℃の範囲に加熱し、その中に図３の基板を浸漬してウェットエッチングした。するとＧａを含まないＩｎＡｌＮ層８はエッチングされ、Ｇａを含むＡｌＧａＮ層１０はエッチングされない現象が得られる。その結果、ＳｉＯ２層１６が除去されている範囲１６ａに対応する位置ではＩｎＡｌＮ層８がエッチングされ、ＡｌＧａＮ層１０が露出するとエッチングがストップする現象が得られる。以上によって、ＩｎＡｌＮ層８にリセス８ａが形成される。リセス８ａがＩｎＡｌＮ層８の中間深さで終了することもなければ、ＡｌＧａＮ層１０内にまで伸びることもない。ドライエッチングでなくウェットエッチングによってリセス８ａを形成することから、リセス８ａの底面に露出するＡｌＧａＮ層１０の表面にエッチングダメージは生じない。
【００２９】
図５は、その後にＳｉＯ２層１６を除去した段階を示す。
図６は、その後に、リフトオフ法でソース電極２とドレイン電極６を形成した段階を示している。
図６の構造が得られたら、６００℃で５分間の熱処理をした。その結果、ソース電極２とドレイン電極６の下方に位置しているＩｎＡｌＮ層８とＡｌＧａＮ層１０とＡｌＮ層１２は、電子の通過を許容する状態に変化する。
その後に、ゲート電極４を形成すると、図１の半導体構造が完成する。ゲート電極４を形成するためにＮｉを蒸着した。５０ｎｍの膜厚のＮｉ層を形成し、ゲート電極４の形状に加工することでゲート電極４を形成した。ゲート電極４の形成範囲を規制する段階でも、リフトオフ法を利用した。
本実施例では、Ｎｉによってゲート電極４を形成した。この場合にはショットキー電極となる。それに代えてリセス８ａを形成した後に、リセス８ａの壁に絶縁膜を形成し、絶縁膜の内側の空間に導体を充填してゲート電極を形成してもよい。この場合には絶縁ゲート型となる。
【００３０】
実験では、図３の基板をＫＯＨ溶液に浸漬してウェットエッチングすることを試みた。結果は、特許文献２の報告とは相違し、エッチングできなかった。エッチング条件を様々に変えてもエッチングできなかった。本実施例で製造したＩｎＡｌＮ層８は、注意深く製造した高品質の層である。低品質なＩｎＡｌＮはＫＯＨ溶液でエッチングできても、高品質なＩｎＡｌＮはＫＯＨ溶液ではエッチングできなかった。
その他、硫酸と過酸化水素水の混合液、塩酸と過酸化水素水の混合液、弗化水素水と弗化アンモニウム水の混合液など、ウェットエッチングに用いられる多くのエッチャントで実験したが、いずれでもエッチングできなかった。アンモニア水と過酸化水素水と水の混合液なら、Ｇａを含まない３族窒化物をエッチングできることを見出すまでに多くの実験が必要とされた。
【００３１】
図１の半導体構造は、高品質のＩｎＡｌＮ層８でもウェットエッチングできるという知見に基づいて開発された構造である。リセス８ａの底面に露出するＡｌＧａＮ層１０の上面にエッチングダメージが生じていない。電流コラプスを引き起こしたり、ノーマリーオフ化の障害となったりするエッチングダメージを受けていない半導体装置となっている。また、ＡｌＧａＮ層１０の上面が平坦である。ＡｌＧａＮ層１０の上面に段差があると、それがトラップとなって電子の移動を損ねる。図１の半導体装置にはその問題が生じない。
【００３２】
（第２実施例）
図７は、ＡｌＮ層１２とＡｌＧａＮ層１０の積層順序を逆転した第２実施例の半導体構造を示している。アンモニア水と過酸化水素水と水の混合液は、ＩｎＡｌＮ層８とＡｌＮ層１２をエッチングしてＡｌＧａＮ層１０をエッチングしないことから、ＡｌＮ層１２にもリセス１２ａが形成される。図２の実施例でも、ノーマリーオフのＨＥＭＴが得られる。
【００３３】
（第３実施例）
図８は、図１または図７の構造から、ＡｌＮ層１２を省略した半導体構造を示している。図８の実施例でも、ノーマリーオフのＨＥＭＴが得られる。
【００３４】
（第４実施例）
図９は、図１または図７の構造から、ＡｌＧａＮ層１０を省略した半導体構造を示している。図９の実施例でも、ノーマリーオフのＨＥＭＴが得られる。
【００３５】
（第５実施例）
図１０は、図１または図７の構造から、ＡｌＧａＮ層１０とＡｌＮ層１２を省略した半導体構造を示している。図１０の実施例でも、ノーマリーオフのＨＥＭＴが得られる。
【００３６】
（第６実施例）
図１１は、ｐ型半導体をゲート電極４Ａに用いることでノ-マリーオフを実現したＨＥＭＴを示している。図１〜図１０で説明した部材には同一参照番号を付することによって重複説明を省略する。
ＡｌＮ層１２とＡｌＧａＮ層１０の膜厚が適切に管理されていると、ゲート電極４Ａに電圧が印加されない状態では、ｐ型のゲート電極４Ａの直下に位置するＧａＮ層１４の上面に空乏層が伸び、２次元電子ガスが消失する。ノ-マリーオフとなる。
【００３７】
この半導体装置は、図１２に示すように、下面にＧａＮ層１４、その上部にＡｌＮ層１２、その上部にＡｌＧａＮ層１０、最上面にｐ型のＩｎＡｌＮ層４Ｂが位置しているＧａＮ系ヘテロ接合積層構造を利用して製造する。ＧａＮ層１４の下側には、ＧａＮ層１４を結晶成長させる際のベースとなった基板が存在していることもある。
次に、図示はしないものの、ゲート電極４Ａの形成範囲にのみＳｉＯ２層の膜を形成し（実施例ではＣＶＤ法で厚み５０ｎｍのＳｉＯ２層を製膜した。ゲート電極４Ａの形成範囲にのみ形成するために、フォトリソグラフィ法とドライエッチング、またはフォトリソグラフィ法とウェットエッチングを用いた）、アンモニア水：過酸化水素水：水を１：１：５の質量比で混同した混合液を６０〜９０℃の範囲に加熱し、その中に基板を浸漬してウェットエッチングした。するとＳｉＯ２層で覆われていない範囲のＩｎＡｌＮ層４Ｂはエッチングされ、ＡｌＧａＮ層１０はエッチングされない現象が得られた。その結果、図１３に示すように、ゲート電極４Ａの形成範囲にはｐ型のＩｎＡｌＮ層４Ｂが残存し、それによってｐ型の半導体からなるゲート電極４Ａが形成された。なお図１３は、ゲート電極４Ａの形成範囲に形成したＳｉＯ２層を除去した段階を示している。
その後にリフトオフ法で、ソース電極２とドレイン電極６を形成することで、図１１の半導体装置が得られた。
【００３８】
図１１の半導体装置は、ＡｌＧａＮ層１０の表面にエッチングダメージを生じさせないで製造できる。電流コラプスの発生を防止できる。確実にノーマリーオフの特性に調整できる。またＡｌＧａＮ層１０の表面を平坦に維持することもできる。
【００３９】
（第７実施例）
図１４は、図１１の構造から、ＡｌＮ層１２を省略した半導体構造を示している。図１４の実施例でも、ノーマリーオフのＨＥＭＴが得られる。
【００４０】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４１】
２：ソース電極
４：ゲート電極
４Ａ：ｐ型のゲート電極
６：ドレイン電極
８：ＩｎＡｌＮ層
８ａ：リセス
１０：ＡｌＧａＮ層
１２：ＡｌＮ層
１４：ＧａＮ層
【図１】
2014056998.tif 000003
【図２】
2014056998.tif 000004
【図３】
2014056998.tif 000005
【図４】
2014056998.tif 000006
【図５】
2014056998.tif 000007
【図６】
2014056998.tif 000008
【図７】
2014056998.tif 000009
【図８】
2014056998.tif 000010
【図９】
2014056998.tif 000011
【図１０】
2014056998.tif 000012
【図１１】
2014056998.tif 000013
【図１２】
2014056998.tif 000014
【図１３】
2014056998.tif 000015
【図１４】
2014056998.tif 000016