(57)【要約】【課題】樹脂膜同士を確実に接合しつつ電極がテーパー形状となることを抑えた半導体装置の製造方法を提供する。【解決手段】ウェハ積層体形成工程とダイシング工程とを有する半導体装置の製造方法であって、ウェハ積層体形成工程は、自身のガラス転移点よりも高い温度で加熱した樹脂膜３ａ１を形成し、樹脂膜の表面に第１の穴部を形成し、第１の穴部に電極２Ａを設けて第１のウェハ１Ａを形成する第１のウェハ形成工程と、自身のガラス転移点よりも低い温度で加熱した樹脂膜３ａ２を形成し、樹脂膜の表面に第２の穴部を形成し、第２の穴部に電極２Ｂを設けて第２のウェハ１Ｂを形成する第２のウェハ形成工程と、第２のウェハの樹脂膜をガラス転移点よりも高い温度で加熱することでそれぞれの樹脂膜において互いに接合して第１のウェハと第２のウェハとの積層体を形成するウェハ接合工程とを備える。【選択図】図２
2014120573.tif 000002
【特許請求の範囲】
【請求項１】
回路と、該回路に電気的に接続された電極とを有する複数のウェハが積層されたウェハ積層体を形成するウェハ積層体形成工程と、前記ウェハ積層体をダイシングするダイシング工程とを有する半導体装置の製造方法であって、
前記ウェハ積層体形成工程は、
前記複数の回路を被覆する自身のガラス転移点よりも高い温度で加熱した樹脂膜を形成し、前記樹脂膜の表面から前記回路の配線に達する第１の穴部を形成し、
前記第１の穴部に前記配線に電気的に接続された前記電極を設けることで第１のウェハを形成する第１のウェハ形成工程と、
前記複数の回路を被覆する自身のガラス転移点よりも低い温度で加熱した樹脂膜を形成し、前記樹脂膜の表面から前記回路の配線に達する第２の穴部を形成し、前記第２の穴部に前記配線に電気的に接続された前記電極を設けることで第２のウェハを形成する第２のウェハ形成工程と、
前記第１のウェハおよび前記第２のウェハをそれぞれの電極側で互いに対向させ、前記第２のウェハの前記樹脂膜をガラス転移点よりも高い温度で加熱することでそれぞれの前記樹脂膜において互いに接合し、それぞれの前記電極において互いに接合して、前記ウェハ積層体の少なくとも一部を構成する前記第１のウェハと前記第２のウェハとの積層体を形成するウェハ接合工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記複数のウェハが積層される積層方向を含む断面において、
前記第１のウェハの前記電極における、前記第１のウェハの前記電極と前記第２のウェハの前記電極との接合部側の表面の長さは、前記第２のウェハの前記電極における前記接合部側の表面の長さよりも短いことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記複数のウェハが積層される積層方向に見たときに、
前記第１のウェハの前記電極における、前記第１のウェハの前記電極と前記第２のウェハの前記電極との接合部側の表面は、前記第２のウェハの前記電極における前記接合部側の表面の縁部内に形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
回路と、該回路に電気的に接続された電極とを有するチップが積層された半導体装置であって、
前記複数のチップのうち互いに対向する少なくとも一対は、
互いの対向面に自身のガラス転移点よりも高い温度で加熱した樹脂膜をそれぞれ備え、
前記互いに対向する少なくとも一対のチップの一方の前記電極に比べて、前記互いに対向する少なくとも一対のチップの他方の前記電極は、前記電極同士が接合する接合部に近づくにしたがって拡径するように形成され、
前記互いに対向する少なくとも一対のチップは、前記樹脂膜において互いに接合されているとともに、前記電極において互いに接合されていることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、撮像装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体デバイスが設けられたウェハ同士を電気的に接続する方法として、半田バンプや金属バンプを用いて加熱や圧着して接続する方法や、異方導電性接着材料などの樹脂を用いて加熱接着により接続する方法が盛んに研究、開発されている。その中で感光性樹脂を用いたウェハの積層技術も検討されている（例えば、非特許文献１参照）。
【０００３】
感光性樹脂を用いたウェハ積層技術とは、以下のような技術である。すなわち、積層するウェハの接合面に、液状の感光性樹脂をスピン塗布したりシート状の感光性樹脂を真空ラミネートしたりすることで樹脂膜を形成する。ウェハ同士を接合するために、樹脂膜を本硬化状態にしない仮硬化状態まで加熱し、フォトマスクを用いてパターンを露光して現像、ポストベイクする。接続用の電極をメッキ法、スパッタ法、蒸着法等を用いて形成する。その後、電極と樹脂膜を一緒にＣＭＰ、バイト研削等で平坦化し、加熱、加圧してウェハ同士を接合する。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】「飛び交う３Ｄ積層化への動き−実用化に向けた２．５Ｄ／３Ｄ積層デバイスの最先端技術と業界動向」第３回  システムインテグレーション実装技術研究会  公開研究会資料、平成２３年１０月２５日、ｐ．７７―９０
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の非特許文献１に開示された従来技術ではいくつかの問題がある。
上記従来技術の感光性樹脂を用いたパターンニングにおいて、電極を形成する前の樹脂膜に形成した穴部に、開口に近づくにしたがって拡径するような大きなテーパーが付いてしまうという問題がある。これは、露光時の光の回り込みや、本硬化状態になっていないのでベイク後に熱によるダレが生じてしまうためである。これに対しての対策は、仮硬化状態にするときの仮硬化温度を最適化しても難しく、今後、電極などの微細化が進んで行くにつれて、この方法では加工が難しくなってくる。
【０００６】
この穴部内に金属を充填することで、電極を形成している。このため、各ウェハの電極の形状が接合対象となる電極に向かうにしたがって拡径するテーパー形状となり、ウェハ同士を接合する時に電極の合わせズレのマージン（余裕）が小さくなる。すなわち、電極同士を接合する位置をずらしていくと、電極同士の接合面積がすぐに変わってしまい、電極間の電気的な特性が変化しやすい。
また、樹脂膜に形成した穴部が上述のようなテーパー形状となることで電極の形状（幅）が大きくなってしまうため、電極同士の接合面積が増え、その結果、電極同士を接合するために必要な荷重が増大してしまう問題もある。この問題に関しては、接合荷重の増大が半導体装置に与える影響が大きくなることが懸念される。
【０００７】
本発明は、このような問題点に鑑みてなされたものであって、樹脂膜同士を確実に接合しつつ、電極が接合対象となる電極に向かうにしたがって拡径するテーパー形状となることを抑えた半導体装置、半導体装置の製造方法、および、半導体装置を備える撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体装置の製造方法は、回路と、該回路に電気的に接続された電極とを有する複数のウェハが積層されたウェハ積層体を形成するウェハ積層体形成工程と、前記ウェハ積層体をダイシングするダイシング工程とを有する半導体装置の製造方法であって、前記ウェハ積層体形成工程は、前記複数の回路を被覆する自身のガラス転移点よりも高い温度で加熱した樹脂膜を形成し、前記樹脂膜の表面から前記回路の配線に達する第１の穴部を形成し、前記第１の穴部に前記配線に電気的に接続された前記電極を設けることで第１のウェハを形成する第１のウェハ形成工程と、前記複数の回路を被覆する自身のガラス転移点よりも低い温度で加熱した樹脂膜を形成し、前記樹脂膜の表面から前記回路の配線に達する第２の穴部を形成し、前記第２の穴部に前記配線に電気的に接続された前記電極を設けることで第２のウェハを形成する第２のウェハ形成工程と、前記第１のウェハおよび前記第２のウェハをそれぞれの電極側で互いに対向させ、前記第２のウェハの前記樹脂膜をガラス転移点よりも高い温度で加熱することでそれぞれの前記樹脂膜において互いに接合し、それぞれの前記電極において互いに接合して、前記ウェハ積層体の少なくとも一部を構成する前記第１のウェハと前記第２のウェハとの積層体を形成するウェハ接合工程と、を備えることを特徴としている。
【０００９】
また、上記の半導体装置の製造方法において前記複数のウェハが積層される積層方向を含む断面において、前記第１のウェハの前記電極における、前記第１のウェハの前記電極と前記第２のウェハの前記電極との接合部側の表面の長さは、前記第２のウェハの前記電極における前記接合部側の表面の長さよりも短いことがより好ましい。
また、上記の半導体装置の製造方法において、前記複数のウェハが積層される積層方向に見たときに、前記第１のウェハの前記電極における、前記第１のウェハの前記電極と前記第２のウェハの前記電極との接合部側の表面は、前記第２のウェハの前記電極における前記接合部側の表面の縁部内に形成されていることがより好ましい。
【００１０】
また、本発明の半導体装置は、回路と、該回路に電気的に接続された電極とを有するチップが積層された半導体装置であって、前記複数のチップのうち互いに対向する少なくとも一対は、互いの対向面に自身のガラス転移点よりも高い温度で加熱した樹脂膜をそれぞれ備え、前記互いに対向する少なくとも一対のチップの一方の前記電極に比べて、前記互いに対向する少なくとも一対のチップの他方の前記電極は、前記電極同士が接合する接合部に近づくにしたがって拡径するように形成され、前記互いに対向する少なくとも一対のチップは、前記樹脂膜において互いに接合されているとともに、前記電極において互いに接合されていることを特徴としている。
また、本発明の撮像装置は、上記に記載の半導体装置を備えることを特徴としている。
【発明の効果】
【００１１】
本発明の半導体装置、撮像装置および半導体装置の製造方法によれば、樹脂膜同士を確実に接合しつつ、電極が接合対象となる電極に向かうにしたがって拡径するテーパー形状となることを抑えることができる。
【図面の簡単な説明】
【００１２】
【図１】ダイシングされることで本発明の一実施形態の半導体装置が製造されるウェハ積層体の一部を示す模式的な平面図である。
【図２】図１中の切断線Ａ−Ａの断面図である。
【図３】同ウェハ積層体の電極を積層方向に見た図である。
【図４】同半導体装置の側面の断面図である。
【図５】同半導体装置の斜視図である。
【図６】本実施形態の半導体装置の製造方法を示すフローチャートである。
【図７】同半導体装置の製造方法の第１のウェハ形成工程および第２のウェハ形成工程を示すフローチャートである。
【図８】同半導体装置の製造方法の第１のウェハ形成工程を説明する断面図である。
【図９】同第１のウェハ形成工程を説明する断面図である。
【図１０】同第１のウェハ形成工程を説明する断面図である。
【図１１】同第１のウェハ形成工程を説明する断面図である。
【図１２】同第１のウェハ形成工程を説明する断面図である。
【図１３】同第１のウェハ形成工程を説明する断面図である。
【図１４】同半導体装置の製造方法の第２のウェハ形成工程を説明する断面図である。
【図１５】同第２のウェハ形成工程を説明する断面図である。
【図１６】同第２のウェハ形成工程を説明する断面図である。
【図１７】本発明の変形例の実施形態の半導体装置における電極を積層方向に見た図である。
【図１８】本発明の変形例の実施形態の半導体装置における電極を積層方向に見た図である。
【図１９】本発明の変形例の実施形態の半導体装置の側面の断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明に係る半導体装置および撮像装置の一実施形態を、図１から図１９を参照しながら説明する。なお、各図面は模式図であるため、形状や寸法は誇張されている（以下の図面も同様）。
図１は、ダイシングされることで本実施形態の半導体装置が製造されるウェハ積層体１の一部を示す模式的な平面図である。図２は、図１中の切断線Ａ−Ａの断面図、すなわち、ウェハ積層体１の後述する積層方向Ｚを含む断面図である。
図１および図２に示すように、このウェハ積層体１は、シリコンウェハからなる基板部１ａ上に複数の回路４Ａが形成されたウェハ１Ａ（第１のウェハ）と、シリコンウェハからなる他の基板部１ａ上に複数の回路４Ｂが形成されたウェハ１Ｂ（第２のウェハ）とを積層方向Ｚに積層された状態で備えている。
基板部１ａの大きさや厚さは特に限定されない。ただし、基板部１ａの厚さが厚すぎると、後述する接合部５を形成しにくくなるおそれがあるため、例えば、５００μｍ〜７５０μｍ程度の厚さとすることが好ましい。
【００１４】
回路４Ａ、４Ｂは、それぞれ２方向（図１におけるＸ方向およびＹ方向）に格子状に配列されており、互いに対向可能な位置関係に形成されている。回路４Ａ、４Ｂ（後述するように、回路４Ａおよび回路４Ｂで回路部４を構成する）の平面視の形状は特に限定されないが、本実施形態では、一例として略矩形状（矩形状を含む）の領域内に形成されている。
互いに隣り合う回路４Ａの配列間隔は、図１に示すように、例えば、Ｘ方向がｄ１、Ｙ方向がｄ２とされている。
【００１５】
配列間隔ｄ１（ｄ２）は、例えば、ダイシングブレードやレーザなどを用いたダイシング手段（図示略）によってチップに切り離すために予め設定されたスクライブラインＳ１（Ｓ２）のライン幅ｄＳよりも広い間隔になっている。また、互いに隣り合う回路４Ｂも同様である。
ここで、スクライブラインＳ１、Ｓ２のライン幅は、例えば、ダイシンブブレードの刃幅やレーザダイシング時のスクライブ幅から決まる除去加工に必要な幅である。
本実施形態では、スクライブラインＳ１（Ｓ２）は、回路４Ａ（４Ｂ）の配列間隔ｄ１（ｄ２）の略中心を通る直線上に設定されている。
【００１６】
各回路４Ａ、４Ｂには、図２に示すように、それぞれウェハ１Ａ、１Ｂの片面側の表面に露出するように設けられた複数の電極２Ａ、２Ｂが電気的に接続されている。
各電極２Ａ、２Ｂは、回路４Ａ、４Ｂを互いに対向させたときに、各電極２Ａ、２Ｂの露出した面が互いに対向可能な位置に設けられている。
また、電極２Ａ、２Ｂが設けられているウェハ１Ａ、１Ｂの表面（対向面）には、それぞれスクライブラインＳ１、Ｓ２よりも広い領域に本硬化状態にした樹脂膜３ａ１、３ａ２が形成されている。ここで言う、本硬化状態とは、樹脂膜３ａ１を構成する樹脂が完全に硬化する温度で加熱し、樹脂が完全に硬化している状態を意味する。言い換えれば、樹脂膜３ａ１を構成する樹脂のガラス転移点よりも高い温度で加熱した状態を意味する。樹脂膜３ａ２についても同様である。
【００１７】
本実施形態では、樹脂膜３ａ１、３ａ２は、後述する層間酸化膜３ｂおよび配線４ａの最表層（最も接合部５側となる層）の全体に形成されており、各樹脂膜３ａ１、３ａ２に電極２Ａ、２Ｂが埋め込まれている。言い換えると、積層方向Ｚにおいて、電極２Ａ、２Ｂは樹脂膜３ａ１、３ａ２が設けられた範囲内に形成されている。
樹脂の種類としては一般的に感光性樹脂と非感光性樹脂とに分類されるが、本実施形態では、樹脂膜３ａ１、３ａ２として感光性樹脂を使用している。樹脂膜３ａ１としては、非感光性樹脂も用いることができる。
なお、ウェハ積層体１の外表面には、例えば、回路部４をボンディングするための、接続電極が設けられているが、図１、図２、および後述する図４では図示を省略している（接続電極については、図５の符号７を参照）。
【００１８】
ウェハ積層体１は、このような構成のウェハ１Ａ、１Ｂを積層し、電極２Ａ、２Ｂの露出した面同士を当接して貼り合わせて接合させた積層体になっている。
また、ウェハ積層体１では、積層されたウェハ１Ａ、１ＢのスクライブラインＳ１、Ｓ２に重なる領域において、互いに対向する樹脂膜３ａ１、３ａ２同士が当接して接合されている。
このため、ウェハ積層体１において、各回路４Ａ、４Ｂは、電極２Ａ、２Ｂを介して電気的に接続されて積層されており、全体として回路部４を構成している。
【００１９】
回路部４を構成する回路４Ａ、４Ｂの種類は、半導体装置を形成するための回路であれば特に限定されないが、本実施形態では、一例として、ＣＭＯＳ型の撮像装置を構成するための回路（固体撮像装置回路）としている。また、回路４Ａ、４Ｂは、一方のみが固体撮像装置回路であって、他方は固体撮像装置回路に付随する他の電気回路であってもよい。
回路部４の層構成は、形成する回路の種類により適宜の構成を採用することができる。例えば、図２に示すように、回路４Ａ、４Ｂごとに、基板部１ａ上に拡散層（図示略）を設け、この拡散層上に、適宜の回路を形成する複数の配線４ａを、層間絶縁膜である層間酸化膜３ｂを介して多層に配置し、各配線４ａ同士をビア４ｂによって電気的に接続した多層回路構成を採用することができる。
【００２０】
本実施形態では、電極２Ａ（互いに対向する少なくとも一対のチップの他方の電極）は、図２および図３に示すように、ウェハ１Ａ、１Ｂが積層される積層方向Ｚに延びる円柱状に形成されている。一方で、電極２Ｂ（互いに対向する少なくとも一対のチップの一方の電極）は、電極２Ａ、２Ｂ同士が接続する接合部５に近づくにしたがって拡径する円錐台状に形成されている。図２に示す断面において、電極２Ａにおける接合部５側の表面２Ａ１の長さは、電極２Ｂにおける接合部５側の表面２Ｂ１の長さよりも短く設定されている。さらに、図３に示す積層方向Ｚに見たときに、電極２Ａの表面２Ａ１は、電極２Ｂの表面２Ｂ１の縁部内に形成されている。この場合、表面２Ｂ１の縁部と表面２Ａ１の縁部との間には、表面２Ｂ１の縁部の全周にわたり隙間Ｔが形成されている。
なお、表面２Ａ１、２Ｂ１は、それぞれが平坦な形状に形成されている。
【００２１】
電極２Ａ（２Ｂ）の材質としては、表面活性化接合が可能な金属であれば、適宜の金属を採用することができる。
電極２Ａ（２Ｂ）は、一端が配線４ａに電気的に接続されている。
ウェハ積層体１において、ウェハ１Ａの樹脂膜３ａ１とウェハ１Ｂの樹脂膜３ａ２、電極２Ａ、２Ｂが互いに接合することで、ウェハ１Ａ、１Ｂが互いに接合されている。
【００２２】
例えば、図２に示す断面において、電極２Ａの表面２Ａ１の長さをＬＡ、電極２Ｂの表面２Ｂ１の長さをＬＢ（ただし、ＬＢ＞ＬＡ）とし、電極２Ａ、２Ｂの長さには製造誤差はないものとする。このとき、ウェハ１Ａ、１Ｂの接合時の配置誤差により、△＝（ＬＢ−ＬＡ）／２以内のＸ方向の位置ずれが発生しても、電極２Ａの表面２Ａ１全体が、電極２Ｂの表面２Ｂ１と対向する。このため、電極２Ａ、２Ｂを一定の電気抵抗により電気的に接続することが可能となる。
また、電極２Ａの表面２Ａ１が電極２Ｂの表面２Ｂ１の範囲外に飛び出さないため、表面２Ａ１が、この表面２Ｂ１に隣り合う他の表面２Ｂ１と接触してショートを起こすこともない。
実際には、電極２Ａ、２Ｂの長さには製造誤差があるため、表面２Ａ１の長さＬＡ、表面２Ｂ１の長さＬＢは、このような製造誤差も考慮して適宜設定する。
【００２３】
電極２Ａ、２Ｂの材質は、配線４ａとの接合強度が良好な適宜の金属を採用することができる。例えば、配線４ａが金（Ａｕ）で形成されている場合には、電極２Ａ、２Ｂに同じ材質の金（Ａｕ）を好適に採用することができる。他には、配線４ａがアルミニウム（Ａｌ）で形成されている場合には、電極２Ａ、２Ｂにニッケル（Ｎｉ）／金（Ａｕ）の積層電極を好適に採用することができる。
また、電極２Ａ、２Ｂの材質は、後述する表面活性化処理が容易な適宜の金属を採用することができる。例えば、金（Ａｕ）が好適である。Ａｕは、表面酸化被膜が形成されないため表面活性化処理が容易である。
【００２４】
このように構成されたウェハ積層体１を、スクライブラインＳ１、Ｓ２に沿ってダイシングすることにより、図４および図５に示す半導体装置１１（撮像装置）が製造される。
半導体装置１１は、ウェハ１Ａが切り離されたチップ１１Ａと、ウェハ１Ｂが切り離されたチップ１１Ｂとが、各樹脂膜３ａ１、３ａ２および電極２Ａ、２Ｂによって接合された構造を有する。チップ１１Ａ、１１Ｂの外周には、ダイシングによる切断面ＣＡ、ＣＢが形成されている。
【００２５】
次に、以上のように構成された半導体装置１１を製造する半導体装置１１の製造方法について説明する。
図６は、本発明の実施形態の半導体装置１１の製造方法を示すフローチャートである。図７は、本半導体装置１１の製造方法の第１のウェハ形成工程および第２のウェハ形成工程を示すフローチャートである。
半導体装置１１を製造するには、図６に示すように、ウェハ１Ａ、１Ｂが積層されたウェハ積層体１を形成するウェハ積層体形成工程Ｓ１、および、ウェハ積層体１をダイシングするダイシング工程Ｓ２を、この順に行う。
【００２６】
ウェハ積層体形成工程Ｓ１はウェハ積層体１を形成する工程であり、ウェハ１Ａを形成する第１のウェハ形成工程Ｓ１１と、ウェハ１Ｂを形成する第２のウェハ形成工程Ｓ１２と、ウェハ１Ａ、１Ｂを接合してウェハ積層体１を形成するウェハ接合工程Ｓ１３とを備える。
ただし、第１のウェハ形成工程Ｓ１１と、第２のウェハ形成工程Ｓ１２との順序はこれに限定されるものではなく、これらの工程を逆の順序で行ってもよいし、並行して行ってもよい。
【００２７】
第１のウェハ形成工程Ｓ１１は、図７に示すように、回路形成工程Ｓ２１、樹脂膜被覆工程Ｓ２２、埋め込み穴部形成工程Ｓ２３、電極形成工程Ｓ２４、および表面平坦化工程Ｓ２５を備える。
【００２８】
回路形成工程Ｓ２１は、図８に示すように、シリコンウェハからなる基板部１ａの表面に層間酸化膜３ｂおよび配線４ａを積層させて複数の回路４Ａを形成する工程である。
実際は複数の半導体装置１１を同時に製造しているが、図８では、１つの半導体装置１１、およびその半導体装置１１に対応する回路４Ａのみを図示している（以下の図面も同様）。
回路４Ａは、周知の半導体製造プロセスを用いて形成する。
すなわち、基板部１ａ上に必要な回路構成に対応する拡散層（図示略）を形成した後、層間酸化膜３ｂの形成、パターニング、エッチング、ビア４ｂおよび配線４ａの形成、といったプロセスを繰り返して多層回路を形成する。
このとき、回路４Ａが形成された基板部１ａの表面には、層間酸化膜３ｂの最表層である表面ｓ３ｂと、一部のビア４ｂとが露出されている。
【００２９】
次に、層間酸化膜３ｂの表面ｓ３ｂと一部のビア４ｂ上、すなわち、ウェハ（基板部１ａ）の全面に不図示の金属膜を成膜する。本実施形態では、金属膜の一例として金（Ａｕ）を採用している。
成膜した金属膜に対して、フォトリソグラフィ、エッチングのプロセスを行い、図９に示すように、配線４ａである下地電極４ｃを形成する。
下地電極４ｃのエッチング方法については、ウェットエッチング、ドライエッチングどちらでも構わない。
以上で、回路形成工程Ｓ２１が終了する。
【００３０】
次に、樹脂膜被覆工程Ｓ２２を行う、本工程は、回路４Ａが形成されたウェハ（基板部１ａ）の表面に回路４Ａを被覆する樹脂膜３ａ１を形成する工程である。
すなわち、図１０に示すように、スピンコート法や真空ラミネート法によって、層間酸化膜３ｂの表面ｓ３ｂおよび露出された下地電極４ｃ上に、樹脂膜３ａ１を形成し、表面ｓ３ｂおよび下地電極４ｃを被覆する。被覆した樹脂膜３ａ１を加熱することなどで本硬化状態にする。これにより、ウェハの最表面は、樹脂膜３ａ１の表面ｓ３ａ１で構成される。
以上で、樹脂膜被覆工程Ｓ２２が終了する。
【００３１】
次に、埋め込み穴部形成工程Ｓ２３を行う。本工程は、積層方向Ｚに見たときに下地電極４ｃに重なる樹脂膜３ａ１をエッチングして電極２Ａを埋め込むための埋め込み穴部１２ａ（第１の穴部、図１１参照）を形成する。
より具体的に説明すると、本硬化状態にした樹脂膜３ａ１上にフォトレジストの代わりとなるマスク層を形成して、フォトマスクを使用してフォトレジストを露光、現像する。次に、このマスク層をこのフォトレジストをマスクにしてパターニングする。パターニング後フォトレジストは剥離する。次に、このマスク層を用いて樹脂膜をエッチングしてパターニングする。これにより、樹脂膜３ａ１の表面に形成した不図示のパターンに、図１１に示す積層方向Ｚに延びる柱状の埋め込み穴部１２ａを形成する。これにより従来の感光性樹脂を現像後にベイクして固めるときに、埋め込み穴部１２ａの形状が変形することは起きず、ほぼ変形せずに柱状の形状を維持する。
【００３２】
埋め込み穴部１２ａの形状は、電極２Ａの外形に対応する穴形状であり、樹脂膜３ａ１の表面ｓ３ａ１から電極２Ａが電気的に接続する下地電極４ｃの表面に達するまで樹脂膜３ａ１を貫通している。すなわち、埋め込み穴部１２ａは、下地電極４ｃ上に円柱状の開口を形成している。
本工程におけるエッチング方法は、樹脂膜３ａ１に対して異方性ドライエッチングを用いる。埋め込み穴部１２ａのパターンニングは、例えば、樹脂膜３ａ１上に金属膜１３ａを成膜して、この金属膜１３ａをフォトリソグラフィ、ドライエッチングでパターンニングする（前述の、パターンに相当する。）。次に、前記のようにパターンニングした金属膜１３ａをマスクとして樹脂膜３ａ１を異方性ドライエッチングでエッチングする。
最後に、マスクとして使用した金属膜１３ａを除去する。なお、金属膜１３ａに代えて酸化膜を用いてもよい。
以上で、埋め込み穴部形成工程Ｓ２３が終了する。
【００３３】
次に、電極形成工程Ｓ２４を行う。本工程は、図１２に示すように、埋め込み穴部１２ａに金属Ｍ１を充填することで、電極２Ａを形成する工程である。
金属Ｍ１の充填方法としては、例えば、電解メッキ法、無電解メッキ法、スパッタ法、ＣＶＤ（化学気相成長）法、蒸着法などを挙げることができる。
本実施形態では、電極２Ａは金で形成されているため、金属Ｍ１として金を充填する。このようにして、必要な高さまで充填を続けると、電極２Ａが形成される。ただし、本実施形態では、電極２Ａの高さのばらつきを低減して、略均等な高さに形成するため、本電極形成工程Ｓ２４の後で、表面平坦化工程Ｓ２５を備える。このため、本工程では、電極２Ａが上方（積層方向Ｚにおいて回路４Ａから離間する方向）に突出し、樹脂膜３ａ１の表面ｓ３ａ１を超えて上方に盛り上がるように充填する。これにより、金属Ｍ１が埋め込み穴部１２ａ全体に確実に充填される。
以上で、電極形成工程Ｓ２４が終了する。
【００３４】
次に、表面平坦化工程Ｓ２５を行う。本工程は、図１２に示す樹脂膜３ａ１の表面ｓ３ａ１、および電極形成工程Ｓ２４で形成した電極２Ａの表面ｓ２ａ１を研磨加工により平坦化する工程である。
すなわち、樹脂膜３ａ１の表面ｓ３ａ１と、表面ｓ３ａ１から突出された電極２Ａの表面ｓ２ａ１とを研磨加工して、互いに整列させる。これにより、図１３に示すように、樹脂膜３ａ１の表面ｓ３ａ２と、これに対してＸ方向に整列する電極２Ａの表面２Ａ１とが形成される。
表面ｓ３ａ１、表面２Ａ１の研磨加工方法としては、特に限定されないが、例えば、ケミカル・メカニカル・ポリッシュ（ＣＭＰ）、バイト切削とＣＭＰとを両方用いる方法などの例を挙げることができる。本実施形態では、ＣＭＰを採用している。
以上で、表面平坦化工程Ｓ２５が終了する。
そして、これまで説明してきた回路形成工程Ｓ２１から表面平坦化工程Ｓ２５で、第１のウェハ形成工程Ｓ１１が終了し、ウェハ１Ａが形成される。
【００３５】
続いて、第２のウェハ形成工程Ｓ１２を行う。
第２のウェハ形成工程Ｓ１２は、第１のウェハ形成工程Ｓ１１で行う回路形成工程Ｓ２１から表面平坦化工程Ｓ２５に対して、樹脂膜被覆工程Ｓ２２、埋め込み穴部形成工程Ｓ２３、および電極形成工程Ｓ２４が異なる。
第１のウェハ形成工程Ｓ１１の樹脂膜被覆工程Ｓ２２では、スピンコート法や真空ラミネート法によって、図１０に示すように樹脂膜３ａ１を形成した後、樹脂を本硬化状態にしているが、第２のウェハ形成工程Ｓ１２の樹脂膜被覆工程Ｓ２２では形成した感光性の樹脂膜３ａ２を仮硬化状態にとどめている点のみが異なる。ここで言う、仮硬化状態とは、樹脂が硬化する温度より低い温度で加熱した状態を意味する。言い換えれば、樹脂膜３ａ２を構成する樹脂のガラス転移点よりも低い温度で硬化させた状態を意味する。
【００３６】
埋め込み穴部形成工程Ｓ２３では、仮硬化状態にとどめた樹脂膜３ａ２に対して、フォトリソグラフィで図１４に示す埋め込み穴部１２ｂ（第２の穴部）を形成する。
より具体的に説明すると、通常のフォトレジストを加工することと同じように、仮硬化状態にとどめた樹脂膜３ａ２に、フォトマスクを使用して露光、現像する。これにより、樹脂膜３ａ２の表面に形成した不図示のパターンに、積層方向に延びる柱状の埋め込み穴部１２ｂを形成する。感光性の樹脂膜３ａ２をベイクして固めるときに、図１４に示すように埋め込み穴部１２ｂの形状がダレて、回路４Ｂから離間するにしたがって拡径したテーパー形状になる。
埋め込み穴部１２ｂの形状は、前述の電極２Ｂの外形に対応する穴形状であり、樹脂膜３ａ２の表面ｓ３ａ１から電極２Ｂが電気的に接続する下地電極４ｃの表面に到るまで樹脂膜３ａ２を貫通している。すなわち、埋め込み穴部１２ｂは、配線４ｃ上に円錐台状の開口を形成している。
【００３７】
電極形成工程Ｓ２４では、図１５に示すように埋め込み穴部１２ｂに溶けた金属Ｍ１を充填して固化させることで、埋め込み穴部１２ｂの形状に対応した円錐台状の電極２Ｂを形成する。
次に、表面平坦化工程Ｓ２５において、図１６に示すように電極２Ｂを平坦化し、表面２Ｂ１を形成する。
このようにして、ウェハ１Ｂが形成され、第２のウェハ形成工程Ｓ１２が終了する。
【００３８】
次に、ウェハ接合工程Ｓ１３を行う。本工程は、ウェハ１Ａとウェハ１Ｂとの積層体を形成する工程である。本実施形態では、ウェハ１Ａにおける電極２Ａの表面２Ａ１と、ウェハ１Ｂにおける電極２Ｂの表面２Ｂ１とに、それぞれ表面活性化処理を施す。電極２Ａの表面２Ａ１と電極２Ｂの表面２Ｂ１とを互いに当接させて接合させ、ウェハ１Ａの樹脂膜３ａ１とウェハ１Ｂの樹脂膜３ａ２とを互いに当接させて接合し、ウェハ積層体１を形成する。
まず、ウェハ１Ａ、１Ｂにおける電極２Ａの表面２Ａ１と、電極２Ｂの表面２Ｂ１とを、真空状態で表面活性化処理する。
表面活性化方法としては、例えば、イオンガンビーム法やプラズマ照射法などを採用することができる。ここで、少なくともウェハ１Ａにおける電極２Ａの表面２Ａ１と、ウェハ１Ｂにおける電極２Ｂの表面２Ｂ１とが表面活性化されていればよい。
これにより、表面２Ａ１、表面２Ｂ１上の不純物や被膜などが除去され、表面２Ａ１、表面２Ｂ１が活性化される。
【００３９】
次に、図２に示すように、それぞれ電極２Ａ、２Ｂの表面が表面活性化されたウェハ１Ａ、１Ｂを、大気チャンバー内で、電極２Ａ、２Ｂ同士がそれぞれ対向する位置関係に配置する。
そして、ウェハ１Ａ、１Ｂを対向間隔が狭まるように移動して、電極２Ａの表面２Ａ１と電極２Ｂの表面２Ｂ１とを互いに当接させる。
この時のウェハ１Ａとウェハ１Ｂの接合方向（積層方向Ｚ）に押圧し、既定の押圧力まで達した後、仮硬化状態にとどめたウェハ１Ｂの樹脂膜３ａ２を、樹脂膜３ａ２が本硬化状態になる規定温度まで加熱する。
そしてこの結果、互いに対向する電極２Ａの表面２Ａ１と電極２Ｂの表面２Ｂ１において互いに接合して接合部５が形成されるとともに、ウェハ１Ａ、１Ｂの樹脂膜３ａ１、３ａ２が互いに接合する。ウェハ１Ｂの樹脂膜３ａ２が仮硬化状態にとどめられていたため、樹脂膜３ａ１、３ａ２同士を充分な接合強度で接合することができる。
ウェハ１Ａ、１Ｂの押圧方法については、電極２Ａ、２Ｂ、および樹脂膜３ａ１、３ａ２同士がそれぞれ接合されれば、特に限定されない。
以上で、ウェハ接合工程Ｓ１３が終了する。
このようにして、ウェハ積層体１が製造され、ウェハ積層体形成工程Ｓ１が終了する。
【００４０】
次に、ダイシング工程Ｓ２を行う。本工程は、ウェハ積層体１をダイシングする工程であり、本実施形態では、スクライブラインＳ１、Ｓ２に沿って、ウェハ１Ａ、１Ｂをダイシングする。ダイシング方法としては、ダイシングブレードを用いる方法などの周知のダイシング方法を採用することができる。
ダイシングを行うと、例えば、ダイシングブレードの幅やレーザ照射によるスクライブなどによって、スクライブラインＳ１、Ｓ２の領域の全部または一部が積層方向Ｚに除去される。これにより、図４および図５に示すように、ウェハ１Ａが切り離されたチップ１１Ａと、ウェハ１Ｂが切り離されたチップ１１Ｂとの側面には、ダイシング手段による切断面ＣＡ、ＣＢが形成され、半導体装置１１が切り離される。
以上で、ダイシング工程Ｓ２が終了する。
このようにウェハ積層体１をダイシングすることにより、半導体装置１１（撮像装置）が製造される。
【００４１】
以上説明したように、本実施形態の半導体装置１１および半導体装置１１の製造方法によれば、樹脂膜３ａ１を本硬化状態にして電極２Ａを設けたウェハ１Ａ、および樹脂膜３ａ２を仮硬化状態にとどめて電極２Ｂを設けたウェハ１Ｂの電極２Ａ、２Ｂ同士を当接させて、ウェハ１Ｂの樹脂膜３ａ２が本硬化状態になる規定温度まで加熱する。ウェハ１Ｂの樹脂膜３ａ２が仮硬化状態にとどめられていたため、樹脂膜３ａ１、３ａ２同士、さらにはウェハ１Ａ、１Ｂ同士を充分な接合強度で接合することができる。
また、ウェハ１Ａでは樹脂膜３ａ１を本硬化状態にしてから埋め込み穴部１２ａを形成している。このため、埋め込み穴部１２ａの形状はほぼ変形しないため、回路４Ａから離間するにしたがって拡径したテーパー形状になるのが抑えられる。これにより、埋め込み穴部１２ａに充填させた金属Ｍ１の電極２Ａが、接合対象となる電極２Ｂに向かうにしたがって拡径するテーパー形状となることを抑えることができる。
【００４２】
ウェハ積層体１の積層方向Ｚを含む断面において、電極２Ａの表面２Ａ１の長さは電極２Ｂの表面２Ｂ１の長さよりも短く設定されている。このため、ウェハ１Ａ、１Ｂ同士を接合する時に、この断面において、電極２Ｂに対して電極２ＡがＸ方向にずれて接合された場合であっても電極２Ａ、２Ｂ同士の接合面積が一定となり、電極２Ａ、２Ｂを一定の電気抵抗により電気的に接続することができる。さらに、電極２Ｂに対して電極２ＡがＸ方向にずれて接合された場合であっても、電極２Ａがこの電極２Ｂに対してＸ方向に隣り合う他の電極２Ｂに接触してしまうことを抑制することができる。
積層方向Ｚに見たときに、電極２Ａの表面２Ａ１は、電極２Ｂの表面２Ｂ１の縁部内に形成されている。このため、電極２Ｂに対して電極２ＡがＸ方向だけでなくＹ方向にずれて接合された場合であっても電極２Ａ、２Ｂ同士の接合面積が一定となり、電極２Ａ、２Ｂを一定の電気抵抗により電気的に接続することができる。
【００４３】
以上、本発明の一実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更、組み合わせなども含まれる。
たとえば、前記実施形態では、図２に示す断面において電極２Ａの表面２Ａ１の長さは電極２Ｂの表面２Ｂ１の長さよりも短く設定されているとともに、積層方向Ｚに見たときに、電極２Ａの表面２Ａ１は、電極２Ｂの表面２Ｂ１の縁部内に形成されているとした。
しかし、電極２Ａの表面２Ａ１、電極２Ｂの表面２Ｂ１の形状はこれに限定されない。例えば、図１７に示すように、図２に示す断面に相当する基準面Ｕによる断面において、電極２Ａの表面２Ａ１の長さは電極２Ｂの表面２Ｂ１の長さに等しく設定されているとともに、積層方向Ｚに見たときに、電極２Ａの表面２Ａ１は、電極２Ｂの表面２Ｂ１の縁部内に形成されているとしてもよい。この場合、表面２Ｂ１の縁部と表面２Ａ１の縁部との間には、表面２Ｂ１の縁部の一部に隙間Ｔが形成されている。
また、例えば、図１８に示すように、基準面Ｕによる断面において、電極２Ａの表面２Ａ１の長さは電極２Ｂの表面２Ｂ１の長さよりも短く設定されているとともに、積層方向Ｚに見たときに、電極２Ａの表面２Ａ１は電極２Ｂの表面２Ｂ１の縁部内に形成されていないように構成してもよい。
【００４４】
各電極２Ｂには１つの電極２Ａが接合されているとしたが、各電極２Ｂに接合される電極２Ａの数に制限はない。例えば、図１９に示すウェハ積層体２のように、各電極２Ｂに２つの電極２Ａが接合されているとしてもよい。
前記実施形態では、電極２Ａは積層方向Ｚに延びる円柱状に形成されているとした。しかし、電極２Ａの形状は、これに限ることなく柱状であれば特に限定されない。柱状に形成された電極２Ａの底面の形状は、楕円形状や多角形状などでもよい。さらに、電極２Ａも、接合部５に近づくにしたがって拡径する程度が電極２Ｂに比べて小さく設定されていれば、接合部５に近づくにしたがって拡径する円錐台状に形成されていてもよい。
【００４５】
第１のウェハ形成工程Ｓ１１は表面平坦化工程Ｓ２５を備えるとしたが、電極２Ａ、２Ｂ同士の接合に支障がない程度の寸法に、各電極２Ａの表面の高さを揃えることができれば、表面平坦化工程Ｓ２５は省略することができる。第２のウェハ形成工程Ｓ１２の表面平坦化工程Ｓ２５も同様である。
前記実施形態では、２つのウェハ１Ａ、１Ｂでウェハ積層体１を構成し、２つのチップ１１Ａ、１１Ｂで半導体装置１１を構成するとした。しかし、ウェハ積層体に備えられるウェハの数は３つ以上でもよいし、半導体装置に備えられるチップの数は３つ以上でもよい。
【符号の説明】
【００４６】
１、２  ウェハ積層体
１Ａ  ウェハ（第１のウェハ）
１Ｂ  ウェハ（第２のウェハ）
２Ａ  電極（互いに対向する少なくとも一対のチップの他方の電極）
２Ａ１、２Ｂ１  表面
２Ｂ  電極（互いに対向する少なくとも一対のチップの一方の電極）
３ａ１、３ａ２  樹脂膜
４ａ  配線
４Ａ、４Ｂ  回路
４ｃ  下地電極（配線）
５    接合部
１１  半導体装置（撮像装置）
１１Ａ、１１Ｂ  チップ
１２ａ  埋め込み穴部（第１の穴部）
１２ｂ  埋め込み穴部（第２の穴部）
Ｚ    積層方向
【図１】
2014120573.tif 000003
【図２】
2014120573.tif 000004
【図３】
2014120573.tif 000005
【図４】
2014120573.tif 000006
【図５】
2014120573.tif 000007
【図６】
2014120573.tif 000008
【図７】
2014120573.tif 000009
【図８】
2014120573.tif 000010
【図９】
2014120573.tif 000011
【図１０】
2014120573.tif 000012
【図１１】
2014120573.tif 000013
【図１２】
2014120573.tif 000014
【図１３】
2014120573.tif 000015
【図１４】
2014120573.tif 000016
【図１５】
2014120573.tif 000017
【図１６】
2014120573.tif 000018
【図１７】
2014120573.tif 000019
【図１８】
2014120573.tif 000020
【図１９】
2014120573.tif 000021