(57)【要約】【課題】差動増幅回路を有する半導体装置において、回路規模を抑制しつつ、入力オフセット電圧の補正範囲を広げること。【解決手段】半導体装置１００は、差動増幅回路１０１と、１以上の可変容量部１０２と、差動増幅回路１０１の差動出力対のいずれか一方と可変容量部１０２との間の接続の切り替えを行う１以上の切替部ＳＷＰ及びＳＷＮと、差動出力における入力オフセット電圧に応じて、可変容量部１０２の容量と、切替部ＳＷＰ及びＳＷＮによる切り替えとを制御する制御部１０３と、を備える。【選択図】図１
2014131148.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅回路と、
１以上の可変容量部と、
前記差動増幅回路の差動出力対のいずれか一方と前記可変容量部との間の接続の切り替えを行う１以上の切替部と、
前記差動出力における入力オフセット電圧に応じて、前記可変容量部の容量と、前記切替部による切り替えとを制御する制御部と、
を備える半導体装置。
【請求項２】
前記制御部は、
前記差動出力対のうち電圧が低い側に前記可変容量部を接続させ、当該電圧が高い側に前記可変容量部を接続させないように前記切替部を制御し、
前記入力オフセット電圧が所定の範囲内となるように前記可変容量部の容量を調整して当該入力オフセット電圧を補正する
請求項１に記載の半導体装置。
【請求項３】
前記制御部は、
前記切替部により前記差動出力対のいずれにも前記可変容量部が接続されていない場合、前記差動出力対のうち電圧が低い側に前記可変容量部を接続させるように前記切替部を制御する
請求項２に記載の半導体装置。
【請求項４】
前記１以上の可変容量部として第１の可変容量部と第２の可変容量部とを含み、
前記１以上の切替部として第１の切替部と第２の切替部とを含み、
前記第１の切替部は、前記差動出力対の一方と第１の可変容量部との接続有無の切り替えを行い、
前記第２の切替部は、前記差動出力対の他方と第２の可変容量部との接続有無の切り替えを行う
請求項２に記載の半導体装置。
【請求項５】
前記制御部は、
前記第１の切替部により前記差動出力対の一方と第１の可変容量部とが接続されており、かつ、前記第２の切替部により前記差動出力対の他方と第２の可変容量部とが接続されている場合において、前記差動出力対のうち電圧が低い側に接続された可変容量部の容量を調整した結果、前記入力オフセット電圧が所定の範囲外である場合に、前記差動出力対のうち電圧が高い側に接続された前記第１又は前記第２の可変容量部の接続を解除させるように前記第１又は前記第２の切替部を制御し、
再度、前記差動出力対のうち電圧が低い側に接続された可変容量部の容量を調整して当該入力オフセット電圧を補正する
請求項４に記載の半導体装置。
【請求項６】
前記１以上の切替部として第３の切替部と第４の切替部とをさらに含み、
前記第３の切替部は、前記差動出力対の一方と前記第２の可変容量部との接続有無の切り替えを行い、
前記第４の切替部は、前記差動出力対の他方と前記第１の可変容量部との接続有無の切り替えを行う、
請求項５記載の半導体装置。
【請求項７】
前記制御部は、
前記第１又は前記第２の切替部を制御して前記差動出力対のうち電圧が高い側に接続された可変容量部の接続を解除し、前記電圧が低い側に接続された可変容量部の容量を調整した後の入力オフセット電圧が所定の範囲外である場合に、当該接続を解除された可変容量部を前記電圧が低い側に接続するように前記第３又は前記第４の切替部を制御し、
当該第３又は前記第４の切替部の制御により、前記差動出力対のうち電圧が低い側に新たに接続された可変容量部の容量を調整して当該入力オフセット電圧を補正する
請求項６記載の半導体装置。
【請求項８】
前記可変容量部は、前記１以上の切替部の一部により、他の差動増幅回路における差動出力対の少なくともいずれかと接続可能である
請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記１以上の切替部の一部は、他の差動増幅回路における差動出力対の少なくともいずれかと前記１以上の可変容量部の少なくとも一部との接続の切り替えを行う
請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項１０】
差動増幅回路と、
複数の可変容量部と、
前記差動増幅回路の差動出力対と前記複数の可変容量部の少なくとも一部との間の接続の切り替えを行う複数の切替部と、
前記差動出力における入力オフセット電圧に応じて、前記可変容量部の容量と、前記切替部による切り替えとを制御する制御部と、
を備える半導体装置。
【請求項１１】
前記複数の切替部は、第１の切替部と第２の切替部を含み、
前記複数の可変容量部の少なくとも一部は、前記差動出力対の一方と前記第１の切替部を介して接続され、かつ、前記差動出力対の他方と前記第２の切替部を介して接続される
請求項１０に記載の半導体装置。
【請求項１２】
前記複数の切替部は、第１の切替部と第２の切替部を含み、
前記第１の切替部は、前記差動出力対の一方と前記可変容量部との接続有無の切り替えを行い、
前記第２の切替部は、前記差動出力対の他方と当該可変容量部との接続有無の切り替えを行う
請求項１０に記載の半導体装置。
【請求項１３】
前記複数の切替部は、第３の切替部と第４の切替部を含み、
前記複数の可変容量部の少なくとも一部は、前記差動出力対の一方と前記第３の切替部を介して接続され、かつ、前記差動増幅回路以外の差動増幅回路の差動出力対の一方と前記第４の切替部を介して接続される
請求項１０乃至１２のいずれか１項に記載の半導体装置。
【請求項１４】
差動増幅回路と、１以上の可変容量部とを備える半導体装置の制御部が、
前記差動増幅回路の差動出力対における各電圧値のいずれが高いかをを判定し、
前記差動出力対のうち電圧が低い側に前記可変容量部を接続させ、当該電圧が高い側に当該可変容量部を接続させないように制御し、
前記差動出力における入力オフセット電圧が所定の範囲内となるように前記可変容量部の容量を調整して入力オフセット電圧を補正する
半導体装置の入力オフセット電圧補正方法。
【請求項１５】
前記制御部が、
前記差動出力対のいずれにも前記可変容量部が接続されていない場合、前記差動出力対のうち電圧が低い側に前記可変容量部を接続させるように制御する
請求項１４に記載のオフセット補正方法。
【請求項１６】
前記制御部が、
前記差動出力対のそれぞれに異なる前記可変容量部を接続して、前記差動出力対のうち電圧が低い側に接続された可変容量部の容量を調整した結果、前記入力オフセット電圧が所定の範囲外である場合に、前記差動出力対のうち電圧が高い側に接続された可変容量部の接続を解除させるように制御し、
再度、前記差動出力対のうち電圧が低い側に接続された可変容量部の容量を調整して当該入力オフセット電圧を補正する
請求項１４に記載の入力オフセット電圧補正方法。
【請求項１７】
前記制御部が、
前記電圧が高い側に接続された可変容量部の接続を解除させ、前記電圧が低い側に接続された可変容量部の容量を調整した後の入力オフセット電圧が所定の範囲外である場合に、当該接続を解除させた可変容量部を当該電圧が低い側にさらに接続させるように制御し、
前記差動出力対のうち電圧が低い側にさらに接続させた可変容量部の容量を調整して当該入力オフセット電圧を補正する
請求項１６に記載の入力オフセット電圧補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその入力オフセット電圧補正方法に関し、例えば、差動増幅回路と可変容量部とを備える半導体装置及びその入力オフセット電圧補正方法に関する。
【背景技術】
【０００２】
コンパレータ回路等の半導体装置において、低コスト化の要求に伴い、１チップでの面積の縮小や電力の削減を行うために、面積や電力の削減要求が高まってきた。ここで、一般的なアナログデジタル変換器に内蔵されているコンパレータ回路は、アナログ電圧信号を参照電圧と比較するために用いられる。そして、当該コンパレータ回路は、差動増幅回路やラッチ回路を含めて構成される。また、差動増幅回路の差動対の構成は、コンパレータ回路の中でも大きく面積を占めている。よって、低コスト化のために、差動増幅回路の差動対の構成を小さくする必要が出てきた。しかし、差動対の構成を小さくすると製造ばらつきに起因した入力オフセット電圧が発生してしまうため、補正回路によりオフセット補正を広い範囲で行う必要が出てきた。
【０００３】
特許文献１には、コンパレータ回路の一部として用いられる増幅回路において、低電流での増幅を目的としている。そして、入力オフセット電圧を補正するための可変容量部を具備し、当該可変容量部により入力オフセット電圧を補正するものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２１３０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、近年のトランジスタの微細化により、トランジスタ素子間の製造ばらつきによる入力換算オフセット電圧が大きくなり、補正範囲を広げる必要が出てきた。しかしながら、特許文献１にかかる技術では、入力オフセット電圧の補正範囲を広げるためには、差動増幅回路の差動対の両側に可変容量部を追加しなければならず、回路規模が増大してしまうという問題点があった。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、差動増幅回路の差動出力対のいずれか一方と可変容量部との間の接続の切り替えを行う１以上の切替部を備え、前記差動出力における入力オフセット電圧に応じて、前記可変容量部の容量と、前記切替部による切り替えとを制御するものである。
【発明の効果】
【０００８】
前記一実施の形態によれば、差動増幅回路を有する半導体装置において、回路規模を抑制しつつ、入力オフセット電圧の補正範囲を広げることができる。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態１にかかる半導体装置の構成を示すブロック図である。
【図２】本実施の形態１にかかる入力オフセット電圧補正処理の流れを示すフローチャートである。
【図３】本実施の形態２にかかる半導体装置の構成例を示すブロック図である。
【図４】本実施の形態２にかかるコンパレータ回路の構成の具体例を示す回路図である。
【図５】本実施の形態２にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群の構成を示す回路図である。
【図６】本実施の形態２にかかる入力オフセット電圧補正処理の流れを示すフローチャートである。
【図７】本実施の形態２にかかる入力オフセット電圧補正処理の例を示すタイミングチャートである。
【図８】本実施の形態２にかかる入力オフセット電圧補正処理の例を示すタイミングチャートである。
【図９】本実施の形態２にかかる入力オフセット補正電圧と可変容量の関係を示す図である。
【図１０】本実施の形態２にかかる可変容量部をトランジスタで形成したとき模式図である。
【図１１】本実施の形態３にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群の構成を示す回路図である。
【図１２】本実施の形態３にかかる入力オフセット電圧補正処理の流れを示すフローチャートである。
【図１３】本実施の形態３にかかる入力オフセット補正電圧と可変容量の関係を示す図である。
【図１４】本実施の形態４にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群の構成を示す回路図である。
【図１５】本実施の形態４にかかる入力オフセット電圧補正処理の流れを示すフローチャートである。
【図１６】本実施の形態４にかかる入力オフセット補正電圧と可変容量の関係を示す図である。
【図１７】本実施の形態５にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群の構成を示す回路図である。
【図１８】本実施の形態６にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群の構成を示す回路図である。
【発明を実施するための形態】
【００１０】
以下では、上述した課題を解決するための手段を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
【００１１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１２】
＜実施の形態１＞
図１は、本実施の形態１にかかる半導体装置の構成を示すブロック図である。本実施の形態１にかかる半導体装置１００は、コンパレータ回路１０５と、制御部１０３とを備える。尚、可変容量部１０２は、１以上あっても構わない。コンパレータ回路１０５は、少なくとも差動増幅回路１０１と、ラッチ回路１０４と、可変容量部１０２と、切替部ＳＷＰ及びＳＷＮとを含む。
【００１３】
差動増幅回路１０１は、差動入力信号ＶｉｎＰ及びＶｉｎＮを受け付け、差動出力信号ＶｏｕｔＰ及びＶｏｕｔＮを出力する。ラッチ回路１０４は、差動出力信号ＶｏｕｔＰ及びＶｏｕｔＮを受け付け、差動出力信号ＶｏｕｔＰとＶｏｕｔＮとの電圧値の高低に応じてデジタル信号である出力信号ＯＵＴＰを出力する。可変容量部１０２は、切替部ＳＷＰを介して差動出力信号ＶｏｕｔＰと接続され、切替部ＳＷＮを介して差動出力信号ＶｏｕｔＮと接続される。可変容量部１０２は、容量制御信号ＣＳＣに基づいて容量を変更可能な回路である。切替部ＳＷＰ及びＳＷＮのそれぞれは、必要に応じて、差動増幅回路１０１の差動出力対のそれぞれと可変容量部１０２との間の接続の切り替えを行う。具体的には、切替部ＳＷＰは、差動増幅回路１０１の差動出力信号ＶｏｕｔＰと可変容量部１０２との間の接続有無を、制御部１０３からの切替制御信号ＣＳＷＰに応じて切り替える。また、切替部ＳＷＮは、差動増幅回路１０１の差動出力信号ＶｏｕｔＮと可変容量部１０２との間の接続有無を、制御部１０３からの切替制御信号ＣＳＷＮに応じて切り替える。
【００１４】
制御部１０３は、出力信号ＯＵＴＰに応じて、可変容量部１０２の容量と、切替部ＳＷＰ及びＳＷＮによる切り替えとを制御する制御回路である。具体的には、制御部１０３は、出力信号ＯＵＴＰと接続され、可変容量部１０２に対して容量を制御するための容量制御信号ＣＳＣを出力し、切替部ＳＷＰ及びＳＷＮのそれぞれに対して接続の有無を制御するための切替制御信号ＣＳＷＰ及びＣＳＷＮを出力する。ここで、ラッチ回路１０４は、差動出力信号ＶｏｕｔＰとＶｏｕｔＮとの電圧値の高低を比較し、例えば、ＶｏｕｔＰがＶｏｕｔＮより高い場合には、出力信号ＯＵＴＰを"１"と、ＶｏｕｔＰがＶｏｕｔＮより低い場合には、出力信号ＯＵＴＰを"０"として制御部１０３へ出力する。つまり、出力信号ＯＵＴＰは、差動出力信号ＶｏｕｔＰ及びＶｏｕｔＮの差電圧に応じて値が定まるデジタル信号である。そのため、制御部１０３は、結果として、差動出力信号ＶｏｕｔＰ及びＶｏｕｔＮに応じて可変容量部１０２の容量と、切替部ＳＷＰ及びＳＷＮによる切り替えとを制御するものということができる。このような半導体装置１００により、補正範囲を維持しつつ、回路規模を抑制することができる。尚、上述したラッチ回路１０４及び制御部１０３を一つの機能ブロックとして扱っても構わない。
【００１５】
また、制御部１０３は、差動出力対である差動出力信号ＶｏｕｔＰ及びＶｏｕｔＮのうち電圧が低い側に可変容量部１０２を接続させ、当該電圧が高い側に可変容量部１０２を接続させないように切替部ＳＷＰ又はＳＷＮを制御し、入力オフセット電圧が所定の範囲内となるように可変容量部１０２の容量を調整して入力オフセット電圧を補正することが望ましい。例えば、差動出力信号ＶｏｕｔＰがＶｏｕｔＮより電圧が高い場合、制御部１０３は、可変容量部１０２について、電圧が低い側である差動出力信号ＶｏｕｔＮと接続させ、電圧が高い側である差動出力信号ＶｏｕｔＰとは接続させないように、切替制御信号ＣＳＷＰ及びＣＳＷＮを出力して切替部ＳＷＰ及びＳＷＮを制御する。その後、制御部１０３は、容量制御信号ＣＳＣにより可変容量部１０２の容量を調整して、差動出力信号ＶｏｕｔＰとＶｏｕｔＮとの入力オフセット電圧を補正する。ここで、入力オフセット電圧が所定の範囲内であるか否かは、例えば、出力信号ＯＵＴＰの値が直前の値から反転することが所定回数繰り返される場合等によって、判定することができる。このように、入力オフセット電圧の補正が必要な場合のみ可変容量部を接続することで、可変容量部の寄生容量の影響を除外し、可変容量部の容量を最大限生かした補正範囲とすることができる。
【００１６】
さらに、制御部１０３は、切替部ＳＷＰ及びＳＷＮにより差動出力対のいずれにも可変容量部１０２が接続されていない場合、差動出力対のうち電圧が低い側に可変容量部１０２を接続させるように切替部ＳＷＰ及びＳＷＮを制御するとよい。これにより、入力オフセット電圧の補正に直接用いられる可変容量部のみを備えていればよいため、半導体装置１００の回路面積を抑制することができる。
【００１７】
図２は、本実施の形態１にかかる入力オフセット電圧補正処理の流れを示すフローチャートである。まず、制御部１０３は、初期設定を行う（Ｓ１１）。すなわち、制御部１０３は、切替部ＳＷＰ及びＳＷＮによる接続をＯＦＦにする。具体的には、制御部１０３は、差動出力信号ＶｏｕｔＰと可変容量部１０２とを接続させないための切替制御信号ＣＳＷＰを切替部ＳＷＰへ出力する。これにより、切替部ＳＷＰはスイッチを開放する。また、制御部１０３は、差動出力信号ＶｏｕｔＮと可変容量部１０２とを接続させないための切替制御信号ＣＳＷＮを切替部ＳＷＮへ出力する。これにより、切替部ＳＷＮはスイッチを開放する。
【００１８】
次に、制御部１０３は、差動出力対の電圧値の高低を判定する（Ｓ１２）。具体的には、ラッチ回路１０４は、差動出力信号ＶｏｕｔＰとＶｏｕｔＮの電圧値を比較し、ＶｏｕｔＰがＶｏｕｔＮより高ければ"１"、高くなければ"０"を出力信号ＯＵＴＰとして制御部１０３へ出力する。尚、差動出力対の高低の結果と出力信号ＯＵＴＰの"０"及び"１"の関係とは上記と逆であっても構わない。そして、制御部１０３は、出力信号ＯＵＴＰの値が"０"か"１"かにより差動出力対ＶｏｕｔＰ及びＶｏｕｔＮの高低を判定する。
【００１９】
そして、制御部１０３は、オフセット補正が必要か否かを判定する（Ｓ１３）。例えば、制御部１０３は、出力信号ＯＵＴＰの値が直前の値から反転しているか否かを判定する。そして、当該反転している場合には、制御部１０３は、その反転が所定回数連続して、繰り返されているか否かを判定する。その上で、反転が所定回数連続して、繰り返されている場合には、制御部１０３は、オフセット補正が不要と判定する。それ以外の場合、例えば、出力信号ＯＵＴＰの値が直前の値から変化していない場合や、反転の繰り返し回数が所定より少ない場合には、制御部１０３は、オフセット補正が必要と判定する。言い換えると、制御部１０３は、入力オフセット電圧が所定の範囲外であるか否かを判定しているともいえる。ここで、所定の範囲とは、例えば、入力オフセット電圧が可変容量の最小調整電圧より小さい値であることを示すものとする。つまり、出力信号ＯＵＴＰの値が直前の値からの反転を所定回数繰り返していることにより、入力オフセット電圧が所定の範囲内に収束しており、差動出力信号ＶｏｕｔＰとＶｏｕｔＮの電圧値が概ね等しいことを示す。
【００２０】
ステップＳ１３において、入力オフセット電圧が所定の範囲内である場合、オフセット補正は不要であるため、当該入力オフセット電圧補正処理を終了する。一方、ステップＳ１３において、入力オフセット電圧が所定の範囲外である場合、制御部１０３は、切替部ＳＷＰ又はＳＷＮがＯＮであるか否かを判定する（Ｓ１４）。尚、初回はステップＳ１４でＮＯとなる。このとき引き続き、制御部１０３は、差動出力信号ＶｏｕｔＰの電圧値が差動出力信号ＶｏｕｔＮの電圧値より高いか否かを判定する（Ｓ１５）。尚、ここでは、ステップＳ１２の判定結果と同じとなるため、処理を省略しても構わない。差動出力信号ＶｏｕｔＰの電圧値の方が高いと判定した場合、制御部１０３は、切替部ＳＷＮをＯＮするように切替制御信号ＣＳＷＮを出力する（Ｓ１６）。一方、。差動出力信号ＶｏｕｔＰの電圧値の方が低いと判定した場合、制御部１０３は、切替部ＳＷＰをＯＮするように切替制御信号ＣＳＷＰを出力する（Ｓ１７）。
【００２１】
ステップＳ１４でＹＥＳである場合、又は、ステップＳ１６もしくはＳ１７の後、制御部１０３は、可変容量部１０２の容量を調整する（Ｓ１８）。すなわち、制御部１０３は、可変容量部１０２の容量を所定値に設定するための容量制御信号ＣＳＣを出力する。その後、ステップＳ１３でＮＯと判定されるまでの間、ステップＳ１２、Ｓ１３、Ｓ１８を繰り返す。ここで、例えば、制御部１０３は、ステップＳ１８を実行する度に可変容量部１０２の容量を徐々に大きい値に変化させることができる。逆に、制御部１０３は、可変容量部１０２の容量を徐々に小さい値に変化させてもよい。または、これ以外の調整の仕方でも構わない。
【００２２】
以上のことから、本実施の形態１にかかる入力オフセット電圧の補正方法は、少なくとも次のように表現できる。すなわち、差動増幅回路１０１と、１以上の可変容量部１０２とを備える半導体装置１００の制御部１０３が、差動増幅回路１０１の差動出力対ＶｏｕｔＰ及びＶｏｕｔＮにおける各電圧値のいずれが高いかを判定し、前記差動出力対のうち電圧が低い側に可変容量部１０２を接続させ、当該電圧が高い側に可変容量部１０２を接続させないように制御し、前記差動出力における入力オフセット電圧が所定の範囲内となるように可変容量部１０２の容量を調整して入力オフセット電圧を補正するものである。これにより、入力オフセット電圧の補正が必要な場合のみ可変容量部を接続することで、可変容量部の寄生容量の影響を除外し、可変容量部の容量を最大限生かした補正範囲とすることができる。
【００２３】
さらに、制御部１０３が、前記差動出力対のいずれにも可変容量部１０２が接続されていない場合、前記差動出力対のうち電圧が低い側に可変容量部１０２を接続させるように制御することが望ましい。これにより、オフセット補正に直接用いられる可変容量部のみを備えていればよいため、回路面積を抑制することができる。
【００２４】
このように、本実施の形態１では、差動増幅回路を有する半導体装置において、回路規模を抑制しつつ、入力オフセット電圧の補正範囲を広げることができる。
【００２５】
＜実施の形態２＞
本実施の形態２は、上述した実施の形態１の変形例である。本実施の形態２にかかる半導体装置は、前記１以上の可変容量部として第１の可変容量部と第２の可変容量部とを含み、前記１以上の切替部として第１の切替部と第２の切替部とを含み、前記第１の切替部は、前記差動出力対の一方と第１の可変容量部との接続有無の切り替えを行い、前記第２の切替部は、前記差動出力対の他方と第２の可変容量部との接続有無の切り替えを行うものである。これにより、切替部により差動出力対と可変容量部との接続を解除することで、可変容量部の寄生容量の影響を除外した広い補正範囲により入力オフセット電圧を補正できる。
【００２６】
さらに、本実施の形態２にかかる前記制御部は、前記第１の切替部により前記差動出力対の一方と第１の可変容量部とが接続されており、かつ、前記第２の切替部により前記差動出力対の他方と第２の可変容量部とが接続されている場合において、前記差動出力対のうち電圧が低い側に接続された可変容量部の容量を調整した結果、前記入力オフセット電圧が所定の範囲外である場合に、前記差動出力対のうち電圧が高い側に接続された前記第１又は前記第２の可変容量部の接続を解除させるように前記第１又は前記第２の切替部を制御し、再度、前記差動出力対のうち電圧が低い側に接続された可変容量部の容量を調整して当該入力オフセット電圧を補正することが望ましい。これにより、例えば、特許文献１と同数の可変容量部を用いたとしても、調整に不要な可変容量部の寄生容量を除外でき、より広い補正範囲により入力オフセット電圧を補正できる。
【００２７】
また、本実施の形態２にかかる半導体装置は、次のように表現することができる。すなわち、半導体装置は、差動増幅回路と、複数の可変容量部と、前記差動増幅回路の差動出力対と前記複数の可変容量部の少なくとも一部との間の接続の切り替えを行う複数の切替部と、前記差動出力における入力オフセット電圧に応じて、前記可変容量部の容量と、前記切替部による切り替えとを制御する制御部と、を備える。これにより、調整が不要な可変容量部については切替部により接続を解除することで、可変容量部に存在する寄生容量の影響を排除し、より広い補正範囲により入力オフセット電圧を補正し、回路規模を維持することができる。
【００２８】
また、本実施の形態２にかかる半導体装置の入力オフセット電圧補正方法は、上述した実施の形態１に加えてさらに次の方法を加えたものである。すなわち、前記制御部が、前記差動出力対のそれぞれに異なる前記可変容量部を接続して、前記差動出力対のうち電圧が低い側に接続された可変容量部の容量を調整した結果、前記入力オフセット電圧が所定の範囲外である場合に、前記差動出力対のうち電圧が高い側に接続された可変容量部の接続を解除させるように制御し、再度、前記差動出力対のうち電圧が低い側に接続された可変容量部の容量を調整して当該入力オフセット電圧を補正するものである。これにより、特許文献１と同数の可変容量部を用いたとしても、調整に不要な可変容量部の寄生容量を除外でき、より広い補正範囲により入力オフセット電圧を補正できる。
【００２９】
図３は、本実施の形態２にかかる半導体装置２００の構成例を示す回路図である。半導体装置２００は、コンパレータ回路２１０と、補正カウンタ２２０と、補正制御部２３０と、フリップフロップ２４０とを備える。コンパレータ回路２１０は、コンパレータ用クロック信号ＣＬＫ及びＣＬＫＢに応じて動作し、差動入力信号ＶｉｎＮ及びＶｉｎＰを受け付け、出力信号ＯＵＴＰを出力する。また、コンパレータ回路２１０は、ＳＷ制御信号ＳＳＷ並びに容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎに応じて各種制御を行う。フリップフロップ２４０は、出力信号ＯＵＴＰを受け付け、一時的に保存する。補正カウンタ２２０は、補正用クロック信号ＣＬＫＣ並びにコンパレータ用クロック信号ＣＬＫ及びＣＬＫＢに応じて動作し、出力信号ＯＵＴＰ及び補正制御部２３０からの補正制御信号ＳＣを受け付けて、ＳＷ制御信号ＳＳＷ並びに容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎをコンパレータ回路２１０へ出力する。補正制御部２３０は、補正カウンタ２２０からのカウンタ値を受け付け、補正カウンタ２２０及び差動入力信号ＶｉｎＮ及びＶｉｎＰを接続するためのスイッチに対して補正制御信号ＳＣを出力する。ここで、補正カウンタ２２０及び補正制御部２３０は、図１の制御部１０３の一例である。
【００３０】
図４は、本実施の形態２にかかるコンパレータ回路２１０の構成の具体例を示す回路図である。図４では、コンパレータ回路２１０が、例えば、差動増幅回路部、可変容量部ＣＴＡ及びＣＴＢ、ラッチ回路、ＳＲラッチ部並びにＤラッチ部等を構成要素として有し、図４に示すように接続することによって実現可能であることを例示する。
【００３１】
図５は、本実施の形態２にかかるコンパレータ回路２１０内の差動増幅回路及び可変容量部を中心とした回路群２１１の構成を示す回路図である。コンパレータ回路２１０は、アナログ電圧信号を参照電圧と比較するものである。そして、回路群２１１は、入力換算オフセット電圧を補正するためにスイッチＳＷ１及びＳＷ２を介して可変容量部ＣＴＡを差動出力信号ＶｏｕｔＮに、可変容量部ＣＴＢを差動出力信号ＶｏｕｔＰに接続した回路である。
【００３２】
回路群２１１の差動増幅回路は、ＮＭＯＳトランジスタである入力トランジスタＴＮ１及びＴＮ２、ＰＭＯＳトランジスタである負荷トランジスタＴＰ１及びＴＰ２、ＮＭＯＳトランジスタであるスイッチトランジスタＴＮ３、並びに、定電流源ＴＣＳを備えている。
【００３３】
ここで、負荷トランジスタＴＰ１及びＴＰ２のソースは、ともに電源電圧ＶＤＤに接続されている。また、負荷トランジスタＴＰ１及びＴＰ２のドレインは、それぞれ入力トランジスタＴＮ１及びＴＮ２のドレインに接続されている。
【００３４】
負荷トランジスタＴＰ１のドレインと入力トランジスタＴＮ１のドレインとの間のノードは、差動出力信号ＶｏｕｔＮを出力する。また、負荷トランジスタＴＰ２のドレインと入力トランジスタＴＮ２のドレインとの間のノードは、差動出力信号ＶｏｕｔＰを出力する。差動出力信号ＶｏｕｔＮはスイッチＳＷ１に接続され、差動出力信号ＶｏｕｔＰはスイッチＳＷ２に接続される。スイッチＳＷ１は、差動出力信号ＶｏｕｔＮと可変容量部ＣＴＡとの間を接続する切替部である。スイッチＳＷ２は、差動出力信号ＶｏｕｔＰと可変容量部ＣＴＢとの間を接続する切替部である。
【００３５】
可変容量部ＣＴＡは、ＰＭＯＳトランジスタＴＡ１、ＴＡ２、・・・、ＴＡｎ（ｎは自然数）を有する。ＰＭＯＳトランジスタＴＡ１、ＴＡ２、・・・、ＴＡｎのそれぞれは、ソースとドレインとは互いに接続され、出力信号ＶｏｕｔＮのノードのスイッチＳＷ１の他端に共通に接続されている。可変容量部ＣＴＢは、ＰＭＯＳトランジスタＴＢ１、ＴＢ２、・・・、ＴＢｎ（ｎは自然数）を有する。ＰＭＯＳトランジスタＴＢ１、ＴＢ２、・・・、ＴＢｎのそれぞれは、ソースとドレインとは互いに接続され、出力信号ＶｏｕｔＰのノードのスイッチＳＷ２の他端に共通に接続されている。
【００３６】
ＰＭＯＳトランジスタＴＡ１、ＴＡ２、・・・、ＴＡｎのゲートには、それぞれ制御信号ＤＡ１、ＤＡ２、・・・、ＤＡｎが入力される。また、ＰＭＯＳトランジスタＴＢ１、ＴＢ２、・・・、ＴＢｎのゲートには、それぞれ制御信号ＤＢ１、ＤＢ２、・・・、ＤＢｎが入力される。各制御信号は、図３の補正カウンタ２２０から出力される。
【００３７】
図６は、本実施の形態２にかかる入力オフセット電圧補正処理の流れを示すフローチャートである。また、図９は、本実施の形態２にかかる入力オフセット補正電圧と可変容量の関係を示す図である。図９は、本実施の形態２にかかる入力オフセット電圧補正処理の動作時における入力オフセット補正電圧値ΔＶの変化を示すグラフである。図９の横軸は、補正のための可変容量ＣＴＡ及びＣＴＢの構成要素である各ＰＭＯＳトランジスタに接続される容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎの設定を示している。図９の縦軸は、入力オフセット補正電圧値を示す。初期状態では、容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎは、全てＯＦＦの状態のため、横軸はＦ０の位置に相当し、入力オフセット補正電圧値は０になる。
【００３８】
以下、図６のフローチャートについて、適宜、図９を参照して説明する。まず、補正制御部２３０は、初期設定を行う（Ｓ２１）。具体的には、回路群２１１の初期状態として、コンパレータ用クロック信号ＣＬＫをＬｏｗ、負荷トランジスタＴＰ１及びＴＰ２をＯＮ、スイッチトランジスタＴＮ３をＯＦＦ、スイッチＳＷ１及びＳＷ２を共にＯＮの状態とする。そのため、補正制御部２３０は、全ての容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎをＯＦＦの状態にする。すなわち、可変容量部ＣＴＡ及びＣＴＢのＰＭＯＳトランジスタＴＡ１〜ＴＡｎ及びＴＢ１〜ＴＢｎのゲート電圧をＨｉｇｈの状態にする。これに伴い、初期状態では、差動出力信号ＶｏｕｔＰ及びＶｏｕｔＮは、いずれも電源電圧ＶＤＤにリセットされる。また、この初期状態ではスイッチトランジスタＴＮ３がＯＦＦとなり、電流が遮断される。ここで、容量制御信号は全てＯＦＦの状態であるため、入力オフセット補正電圧値は０となり、図９の入力オフセット補正電圧値はＦ０の位置にあたる。
【００３９】
次に、補正制御部２３０は、コンパレータ用クロック信号ＣＬＫをＨｉｇｈ、負荷トランジスタＴＰ１及びＴＰ２をＯＦＦ、スイッチトランジスタＴＮ３をＯＮの状態とする。これにより、増幅期間となる。増幅期間中に差動出力信号ＶｏｕｔＰとＶｏｕｔＮの差電圧に基づいてコンパレータ回路２１０内のラッチ回路等（図４参照）から出力信号ＯＵＴＰが出力される。そして、補正制御部２３０は、コンパレータ回路２１０から出力される出力信号ＯＵＴＰを、補正カウンタ２２０を経由して受け付ける。次に、補正制御部２３０は、図２のステップＳ１２と同様に、出力信号ＯＵＴＰから差動出力信号ＶｏｕｔＰとＶｏｕｔＮの電圧値の高低を判定する（Ｓ２２）。そして、補正制御部２３０は、入力オフセット電圧の補正の要否を判定する（Ｓ２３）。具体的には、図２のステップＳ１３と同様に、補正制御部２３０は、出力信号ＯＵＴＰの値が直前の値から反転しているか否か、反転している場合には、所定回数連続して繰り返されているかを判定することにより、入力オフセット電圧が所定の範囲外であるか否かを判定する。そして、入力オフセット電圧が所定の範囲内であれば、入力オフセット電圧の補正が不要と判定し、正常に補正が完了したものとして、当該入力オフセット電圧補正処理を終了する。一方、入力オフセット電圧が所定の範囲外であれば、入力オフセット電圧の補正が必要と判定し、ステップＳ２４へ進む。ここで、補正制御部２３０は、結果として差動出力信号ＶｏｕｔＰとＶｏｕｔＮとが一致するか否かを判定しているともいえる。但し、「一致」とは、一般的なアナログ回路における一致の判断を示している。例えば、２つの信号の差が所定の範囲内である場合、または、２つの信号の大小関係（高低の関係を含む）が前後の結果で反転したことが所定回数繰り返される場合等に一致したと判断することが挙げられる。
【００４０】
ステップＳ２３において入力オフセット電圧の補正が必要と判定した場合、補正制御部２３０は、差動出力信号ＶｏｕｔＰ側又はＶｏｕｔＮ側に接続される可変容量部ＣＴＡ又はＣＴＢの容量値が設定可能な限界値まで補正されているか否かを判定する（Ｓ２４）。限界値まで達している場合には、ステップＳ２６へ進む。例えば、差動出力信号ＶｏｕｔＰ側の容量制御信号ＤＢ１〜ＤＢｎの全てがＯＮの状態である場合、図９の入力オフセット電圧値はＦ１の位置にあたる。一方、限界値まで達していない場合には、ステップＳ２５へ進む。
【００４１】
続いて、補正カウンタ２２０及び補正制御部２３０は、可変容量部の容量を調整する（Ｓ２５）。例えば、補正制御部２３０は、入力オフセット電圧値により差動出力信号ＶｏｕｔＮ側又はＶｏｕｔＰ側のいずれかの電圧の低い側を特定し、補正カウンタ２２０は、特定された側の容量を増加するように容量制御信号を設定して出力する。その後、ステップＳ２２へ戻る。
【００４２】
以降、ステップＳ２３において入力オフセット電圧の補正が不要と判定されるか、ステップＳ２４において差動出力信号ＶｏｕｔＰ又はＶｏｕｔＮの片側に接続された可変容量部の容量値が設定可能な限界値まで補正されるまで、ステップＳ２５が繰り返し実行される。
【００４３】
例えば、差動出力信号ＶｏｕｔＰとＶｏｕｔＮとのうちＶｏｕｔＮ側の電圧が高い場合には、可変容量部ＣＴＢの容量値を徐々に大きくするように容量制御信号ＤＢ１〜ＤＢｎを設定することができる。これに伴い、入力オフセット電圧値が小さくなる。これにより、効率的に補正を行うことができる。この場合、図９の入力オフセット補正電圧値がＦ０〜Ｆ１の位置に向けて調整されることとなる。但し、元々の入力オフセット電圧が大きい場合には、容量制御信号ＤＢ１〜ＤＢｎの全てをＯＮの状態に設定したとしても、入力オフセット電圧は補正し切れない。この場合、図９の入力オフセット補正電圧値はＦ１の位置となり、ステップＳ２４でＹＥＳと判定される。
【００４４】
続いて、ステップＳ２４において片側の容量値が限界値まで達している場合には、補正制御部２３０は、差動出力信号ＶｏｕｔＰ又はＶｏｕｔＮの片側に接続されたスイッチＳＷ１又はＳＷ２のいずれかがＯＦＦになっているか否かを判定する（Ｓ２６）。または、ステップＳ２５において差動出力信号ＶｏｕｔＰに接続された可変容量部ＣＴＢの容量が調整されていた場合、補正制御部２３０は、差動出力信号ＶｏｕｔＰと逆側の差動出力信号ＶｏｕｔＮと可変容量部ＣＴＡとを接続するためのスイッチＳＷ１がＯＦＦであるか否かを少なくとも判定すればよい。
【００４５】
ステップＳ２６において、スイッチＳＷ１又はＳＷ２のいずれかがＯＦＦになっていると判定した場合、補正可能範囲が入力オフセット電圧よりも小さいと判断し、当該入力オフセット電圧補正処理を終了する。一方、スイッチＳＷ１及びＳＷ２の双方共にスイッチがＯＮである場合には、ステップＳ２７へ進む。
【００４６】
続いて、補正制御部２３０は、ステップＳ２５において容量を調整していない側の可変容量部を接続するためのスイッチをＯＦＦに設定し、併せて、限界値まで調整済みの容量制御信号の全てをクリアする（Ｓ２７）。すなわち、補正制御部２３０は、電圧値が補正されていない側の差動出力信号と可変容量部とを接続するためのスイッチをＯＦＦの状態とするようにＳＷ制御信号ＳＳＷを設定して、補正カウンタ２２０を介してコンパレータ回路２１０へ出力させる。併せて、補正制御部２３０は、電圧値が補正されている側の可変容量部の容量をクリアするように全ての容量制御信号をＯＦＦに設定して、補正カウンタ２２０を介してコンパレータ回路２１０へ出力させる。その後、ステップＳ２２へ戻る。
【００４７】
例えば、スイッチＳＷ１をＯＦＦ、容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎを全てＯＦＦの状態とした場合には、図９の入力オフセット補正電圧値はＦ２の位置に相当する。すなわち、可変容量部ＣＴＡの寄生容量に相当する入力オフセット補正電圧値がＦ２の縦軸の値であるものといえる。
【００４８】
以降、ステップＳ２３において入力オフセット電圧の補正が不要と判定されるか、ステップＳ２４において差動出力信号ＶｏｕｔＰ又はＶｏｕｔＮの片側に接続された可変容量部の容量値が設定可能な限界値まで補正されるまで、ステップＳ２５が繰り返し実行される。例えば、スイッチＳＷ１をＯＦＦ、容量制御信号ＤＢ１〜ＤＢｎを全てＯＦＦの状態から徐々に容量を増加していき、容量制御信号ＤＢ１〜ＤＢｎの全てをＯＮの状態とするまで入力オフセット電圧の調整が可能となる。この場合、図９の入力オフセット補正電圧値はＦ２からＦ３の位置まで、調整が可能になる。つまり、特許文献１では、Ｆ０からＦ１までの範囲しか補正が行えなかったものが、可変容量部の回路規模は同等であったとしてもスイッチＳＷ１又はＳＷ２のいずれかをＯＦＦした後に再度、容量を調整することで、Ｆ２からＦ３まで補正範囲を拡張することができる。さらに、接続が解除された一方の可変容量部の寄生容量の影響も除外することができる。
【００４９】
尚、図６では、容量制御信号を全てＯＦＦにした状態を初期値とし、順に制御信号をＯＮしていく方法としている。これ以外に容量制御信号を全てＯＮにした状態を初期値とし、片側の制御信号を順次ＯＦＦしていく方法やＶｏｕｔＰ側及びＶｏｕｔＮ側の合計の可変容量を一定とし、片側の可変容量を増やすと同時に、他方の可変容量を減らすような制御方法でも同様に目的を実現することが可能である。
また、コンパレータ回路２１０内のラッチ回路等は、ＶｏｕｔＰとＶｏｕｔＮが完全に一致する場合、出力信号ＯＵＴＰとして"１"又は"０"のいずれかを出力する。そのため、例えば、当初、出力信号ＯＵＴＰが"０"であったが、その後、出力信号ＯＵＴＰが"１"に変化する場合もあり得る。その場合、当初、出力信号ＯＵＴＰが"０"であるため、電圧が低い側ＶｏｕｔＰに接続された可変容量部の容量を調整してステップＳ２２〜Ｓ２５を繰り返し実行する。そして、途中で、出力信号ＯＵＴＰが"１"に変化し、"１"を維持し続ける場合には、今度は、電圧が低い側をＶｏｕｔＮとして、ＶｏｕｔＮに接続された可変容量部の容量を調整してステップＳ２２〜Ｓ２５を繰り返し実行することとなる。
【００５０】
図７は、本実施の形態２にかかる入力オフセット電圧補正処理の例を示すタイミングチャートである。図７では、入力換算オフセット電圧に基づき、差動出力信号ＶｏｕｔＰ側の電圧が高いと判定された場合の例を示す。また、図７は、スイッチＳＷ１及びＳＷ２がＯＮの状態で入力オフセット電圧の補正が完了した場合を示す例である。
【００５１】
時刻Ｔ１において、補正制御部２３０は補正制御信号ＳＣをＯＦＦからＯＮへ設定変更する。その後、補正制御部２３０及び補正カウンタ２２０は、出力信号ＯＵＴＰの値を判定し、差動出力信号ＶｏｕｔＰ側の電圧が高いと判定する。そのため、時刻Ｔ２から、補正制御部２３０は、差動出力信号ＶｏｕｔＮ側に接続された可変容量部ＣＴＡに対する容量制御信号ＤＡ１〜ＤＡｎを補正カウンタ２２０を介して適宜調整し、可変容量部ＣＴＡの容量を徐々に増加させる。時刻Ｔ３において、容量制御信号ＤＡ１、ＤＡ２及びＤＡ３がＯＮである状態から、容量制御信号ＤＡ４のみをＯＮとした状態となる。このとき、出力信号ＯＵＴＰが"１"から"０"へ反転する。その後、容量制御信号ＤＡ１、ＤＡ２及びＤＡ３がＯＮである状態と、容量制御信号ＤＡ４のみがＯＮである状態との間で、入力換算オフセット電圧が０Ｖ付近を前後する。つまり、時刻Ｔ３からＴ４の間に、出力信号ＯＵＴＰが"１"から"０"及び"０"から"１"への反転を連続して所定回数（ここでは、３回）繰り返している。そのため、時刻Ｔ４において補正が完了したものとして当該オフセット電圧補正処理を終了する。つまり、図７は、図６におけるステップＳ２２〜Ｓ２５を繰り返し、ステップＳ２３で入力オフセット電圧の補正が不要と判定されたため、終了した場合に相当する。
【００５２】
図８は、本実施の形態２にかかる入力オフセット電圧補正処理の例を示すタイミングチャートである。図８では、入力換算オフセット電圧に基づき、差動出力信号ＶｏｕｔＰ側の電圧が高いと判定された場合の例を示す。但し、図８は、スイッチＳＷ１及びＳＷ２がＯＮの状態では、可変容量部ＣＴＡの容量の全てを用いても入力オフセット電圧の補正が完了しなかった場合を示す。尚、図８は、図７と前半部分が共通するため図示を省略している。
【００５３】
時刻Ｔ５において、容量制御信号ＤＡ１〜ＤＡｎの全てがＯＮとなった状態つまり、片側で補正が限界値まで達した状態となっている。しかし、入力換算オフセット電圧は、所定の範囲外である（ここでは、０Ｖを下回っていない）ため、図６のステップＳ２４でＮＯと判定される。そして、スイッチＳＷ１及びＳＷ２が共にＯＮであるため、図６のステップＳ２６ではＮＯと判定される。ここで、可変容量部ＣＴＢの容量は調整されていない。そのため、補正制御部２３０は、可変容量部ＣＴＢの接続を解除すべく補正カウンタ２２０を介してＳＷ制御信号ＳＳＷによりスイッチＳＷ２をＯＦＦにする（図６のステップＳ２７）。併せて、補正制御部２３０は、容量制御信号ＤＡ１〜ＤＡｎをＯＦＦにする。これにより、可変容量部ＣＴＢの寄生容量の影響を除外して補正範囲を広げることができる。
【００５４】
その後、補正制御部２３０は、再度、容量制御信号ＤＡ１〜ＤＡｎを用いて可変容量部ＣＴＡの容量を増加させる。時刻Ｔ６において、図７の時刻Ｔ３と同様に、出力信号ＯＵＴＰが"１"から"０"へ反転する。その後、容量制御信号ＤＡ１、ＤＡ２及びＤＡ３がＯＮである状態と、容量制御信号ＤＡ４のみがＯＮである状態との間で、入力換算オフセット電圧が０Ｖ付近の前後を繰り返す。そのため、時刻Ｔ７において補正が完了したものとして当該入力オフセット電圧補正処理を終了する。つまり、図８は、図６におけるステップＳ２７を実行した後、ステップＳ２２〜Ｓ２５を繰り返し、ステップＳ２３で入力オフセット電圧の補正が不要と判定されたため、終了した場合に相当する。
【００５５】
図１０は、本実施の形態２にかかる可変容量部をトランジスタで形成したとき模式図である。ＣＡは拡散容量、ＣＢはチャネル発生によるゲート容量を示している。それぞれ、拡散容量値をＣＡ、ゲート容量値をＣＢとすると、ゲートへの制御信号がＯＦＦの状態では、トランジスタのドレインとサブ間、トランジスタのソースとサブ間の拡散容量分である２ＣＡ分の容量が付加容量として存在する。ゲートへの制御信号がＯＮの状態では、拡散容量分の２ＣＡに加えて、チャネル発生によるゲート容量ＣＢが生じて全体で２ＣＡ＋ＣＢの容量値が付加容量として存在する。
【００５６】
ここで、拡散容量ＣＡ、ゲート容量ＣＢを含め、他にも配線容量、入力トランジスタＴＮ１、ＴＮ２、スイッチトランジスタＴＮ３などに付加される全ての総和をＣと定義する。特許文献１では、可変容量Ｃ１は、拡散容量分と制御信号によるゲート容量分で表され、可変容量Ｃ２も同様に拡散容量と制御信号によるゲート容量分で表される。Ｃは、ＶｏｕｔＰ、ＶｏｕｔＮそれぞれにつく配線容量、拡散容量、ゲート容量などの全ての容量の総和、ΔＣは可変容量Ｃ１、Ｃ２の容量の差分、ｇｍは入力トランジスタＮ１、Ｎ２の相互コンダクタンス、Ｉは、入力トランジスタＮ１、Ｎ２に流れる電流とする。この場合、入力トランジスタＴＮ１及びＴＮ２のしきい値電圧差（入力オフセット電圧）ΔＶがあり、入力トランジスタＴＮ１及びＴＮ２のしきい値電圧ＶＮ１及びＶＮ２を、以下の式（１）及び式（２）で表現できる。
【数１】
2014131148.tif 000003
【数２】
2014131148.tif 000004
【００５７】
続いて、入力電圧ＶｉｎＰとＶｉｎＮをショートさせ、可変容量Ｃ１及びＣ２を調整することにより接点ＶｏｕｔＰ、ＶｏｕｔＮがバランスした場合を考えて、ΔＶと容量の関係を算出する。ここでは、平衡状態における入力トランジスタＴＮ１及びＴＮ２のドレイン電流を以下の式（３）及び式（４）で表現できる。
【数３】
2014131148.tif 000005
【数４】
2014131148.tif 000006
【００５８】
同様に、平衡状態におけるＶｏｕｔＰとＶｏｕｔＮに接続される可変容量値のＣ１及びＣ２を以下の式（５）、式（６）及び式（７）とそれぞれ定義する。
【数５】
2014131148.tif 000007
【数６】
2014131148.tif 000008
【数７】
2014131148.tif 000009
【００５９】
また、増幅期間中の接点ＶｏｕｔＰ、ＶｏｕｔＮの時間変化率は、以下の式（８）及び式（９）で表現できる。
【数８】
2014131148.tif 000010
【数９】
2014131148.tif 000011
【００６０】
そして、接点ＶｏｕｔＰとＶｏｕｔＮがバランスした場合、以下の式（１０）となるので、式（１１）が成立する。
【数１０】
2014131148.tif 000012
【数１１】
2014131148.tif 000013
【００６１】
よって、式（１１）に式（３）から式（６）を代入すると電流変化分は、以下の式（１２）となる。
【数１２】
2014131148.tif 000014
【００６２】
また、入力トランジスタＴＮ１及びＴＮ２のドレイン電流は、以下の式（１３）及び式（１４）より、式（１５）となる。
【数１３】
2014131148.tif 000015
【数１４】
2014131148.tif 000016
【数１５】
2014131148.tif 000017
そのため、式（１２）及び式（１５）より入力オフセット電圧ΔＶは以下の式（１６）となる。
【数１６】
2014131148.tif 000018
【００６３】
ここで、特許文献１において、可変容量Ｃ１とＣ２の最大の容量の差分ΔＣは、出力信号ＶｏｕｔＰ、ＶｏｕｔＮの一方の制御信号により最大の容量分を付加し、もう一方の制御信号では容量分を付加しない場合となる。図９の入力オフセット補正電圧と可変容量の関係図においては、例えば、入力オフセット補正電圧が正の場合ではＦ１の位置までの補正となり、出力信号ＶｏｕｔＰ、ＶｏｕｔＮの制御信号を逆にすることにより、入力オフセット補正電圧が負の場合は、図９のＦ１と正負が逆の位置までの補正しかできない。
【００６４】
一方、本実施の形態２では、差動増幅回路の差動出力信号と入力オフセットを補正するための容量を切り離すためのスイッチを有し、スイッチを制御することにより、切り離した方の可変容量の構成要素であるトランジスタの拡散容量の影響を無くすことができるため、入力オフセット補正電圧を大きくすることができる。以下に理由を説明する。
【００６５】
まず、特許文献１と比べた顕著な効果として、差動増幅回路の差動出力信号と入力オフセットを補正するための容量を切り離すためのスイッチをＯＦＦにした後の補正方法について説明する。
【００６６】
すなわち、図５の回路図で、スイッチＳＷ１又はＳＷ２の一方をＯＦＦとして、スイッチＳＷ１又はＳＷ２の他方に接続している可変容量部を構成するトランジスタに与える容量制御信号を変化させる場合を考える。まず前提として、ＣｓはスイッチをＯＦＦにしたときの状態における出力信号ＶｏｕｔＰ、ＶｏｕｔＮに付くそれぞれの配線容量などの容量の総和、Ｃｔ１はＣｓ以外の出力信号ＶｏｕｔＰ、ＶｏｕｔＮに付くそれぞれの配線容量、拡散容量などの総和、ΔＣｚ１は出力信号ＶｏｕｔＰとＶｏｕｔＮに制御信号により調整し、付加する補正用容量の差分とする。このとき、平衡状態において入力トランジスタＴＮ１とＴＮ２のドレインに接続される容量値を以下の式（１７）と定義できる。
【数１７】
2014131148.tif 000019
【００６７】
また、式（１６）と同等の可変容量値ΔＣは、以下の式（１８）と定義することができる。
【数１８】
2014131148.tif 000020
【００６８】
ここで、接点ＶｏｕｔＰとＶｏｕｔＮがバランスした場合には式（１５）〜式（１７）より入力オフセット補正電圧値のΔＶは以下の式（１９）となる。
【数１９】
2014131148.tif 000021
式（１９）の右辺の第一項は、ΔＣｚ１の変化量による入力オフセット補正電圧量を示し、第二項が入力オフセット補正電圧シフト量を示す。
【００６９】
図９の入力オフセット補正電圧と可変容量の関係図においては、図５の回路図で、スイッチＳＷ１又はＳＷ２の一方をＯＦＦとして、スイッチＳＷ１又はＳＷ２の他方に接続している可変容量部を構成するトランジスタに与える容量制御信号を全てＯＦＦの状態とした場合が、図９の例えばＦ２の位置のように、初期状態における入力オフセット補正電圧値の値をシフトさせることができる。スイッチＳＷ１又はＳＷ２の他方に接続される可変容量を構成するトランジスタに与える容量制御信号を順次ＯＮにすることにより、入力オフセット電圧値の値を増加することができ、全ての容量制御信号をＯＮにすることで、図９の入力オフセット補正電圧と可変容量の関係図においては、例えばＦ３の位置まで補正することが可能になる。
【００７０】
さらに、本実施の形態２では、特許文献１と可変容量が同一構成である場合は、入力オフセット補正範囲を広げることができるが、逆に入力オフセット補正範囲を同等にする場合は、可変容量を構成する部分を少なくすることもできる。これは、Ｆｌａｓｈ型ＡＤＣなどのコンパレータを多数設ける必要のある回路の場合には、全体の面積を小さくすることができるという効果もある、また、可変容量部の構成を小さくすることで、消費電流削減という効果もある。
【００７１】
＜実施の形態３＞
本実施の形態３は、上述した実施の形態２を改良したものである。本実施の形態３にかかる半導体装置は、本実施の形態２に加えて、前記１以上の切替部として第３の切替部と第４の切替部とをさらに含み、前記第３の切替部は、前記差動出力対の一方と前記第２の可変容量部との接続有無の切り替えを行い、前記第４の切替部は、前記差動出力対の他方と前記第１の可変容量部との接続有無の切り替えを行うものである。これにより、可変容量部の接続先を柔軟に制御できる。
【００７２】
さらに、本実施の形態３にかかる前記制御部は、前記第１又は前記第２の切替部を制御して前記差動出力対のうち電圧が高い側に接続された可変容量部の接続を解除し、前記電圧が低い側に接続された可変容量部の容量を調整した後の入力オフセット電圧が所定の範囲外である場合、当該接続を解除された可変容量部を前記電圧が低い側に接続するように前記第３又は前記第４の切替部を制御し、当該第３又は前記第４の切替部の制御により、前記差動出力対のうち電圧が低い側に新たに接続された可変容量部の容量を調整して当該入力オフセット電圧を補正することが望ましい。このように、可変容量部を片側に集中させることで、可変容量部の容量を最大限用いたより広い補正範囲により入力オフセット電圧を補正できる。
【００７３】
また、本実施の形態３にかかる半導体装置は、次のように表現することができる。すなわち、前記複数の切替部は、第１の切替部と第２の切替部を含み、前記複数の可変容量部の少なくとも一部は、前記差動出力対の一方と前記第１の切替部を介して接続され、かつ、前記差動出力対の他方と前記第２の切替部を介して接続されるようにすることが望ましい。このように、可変容量部を差動出力対の双方に接続可能にすることで、いずれの側に対しても可変容量部を集中させることができ、容量を最大限生かした補正範囲により入力オフセット電圧を補正できる。
【００７４】
または、本実施の形態３にかかる半導体装置において、前記複数の切替部は、第１の切替部と第２の切替部を含み、前記第１の切替部は、前記差動出力対の一方と前記可変容量部との接続有無の切り替えを行い、前記第２の切替部は、前記差動出力対の他方と当該可変容量部との接続有無の切り替えを行うようにしてもよい。これにより、可変容量部の接続先を柔軟に切り替えることができる。
【００７５】
また、前記制御部が、本実施の形態３にかかる半導体装置の入力オフセット電圧補正方法は、上述した実施の形態２に加えてさらに次の方法を加えたものである。すなわち、前記電圧が高い側に接続された可変容量部の接続を解除させ、前記電圧が低い側に接続された可変容量部の容量を調整した後の入力オフセット電圧が所定の範囲外である場合に、当該接続を解除させた可変容量部を当該電圧が低い側にさらに接続させるように制御し、前記差動出力対のうち電圧が低い側にさらに接続させた可変容量部の容量を調整して当該入力オフセット電圧を補正するものである。このように、可変容量部を片側に集中させることで、可変容量部の容量を最大限用いたより広い補正範囲により入力オフセット電圧を補正できる。
【００７６】
図１１は、本実施の形態３にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群２１１ａの構成を示す回路図である。尚、本実施の形態３にかかるコンパレータ回路のその他の構成は、図４と同等であるため、図示及び説明を省略する。回路群２１１ａは、実施の形態２と比べて、入力オフセット電圧を補正するための可変容量部ＣＴＡをＶｏｕｔＰ側に接続するためのスイッチＳＷ４と、入力オフセット電圧を補正するための可変容量部ＣＴＢをＶｏｕｔＮ側に接続するためのスイッチＳＷ３を追加した構成である。つまり、回路群２１１ａは、実施の形態２に対して、片側の入力オフセット電圧を補正するための可変容量部を反対側の出力に接続するためのスイッチであるＳＷ３とＳＷ４を追加した構成といえる。
【００７７】
図１２は、本実施の形態３にかかる入力オフセット電圧補正処理の流れを示すフローチャートである。また、図１３は、本実施の形態３にかかる入力オフセット補正電圧と可変容量の関係を示す図である。図１３は、本実施の形態３の入力オフセット電圧補正処理の動作時における入力オフセット補正電圧値ΔＶの変化を示すグラフである。尚、図１３の縦軸及び横軸は、実施の形態２の図１０と同様である。
【００７８】
以下、図１２のフローチャートについて、適宜、図１３を参照して説明する。まず、補正制御部２３０は、初期設定を行う（Ｓ３１）。図６との違いとして具体的には、回路群２１１ａの初期状態として、スイッチＳＷ３及びＳＷ４を共にＯＦＦの状態とする。その他、ステップＳ３１〜Ｓ３７の処理は、図６と同等の動作である。
【００７９】
ステップＳ３５において、スイッチＳＷ１又はＳＷ２のいずれかがＯＦＦになっていると判定した場合、つまり、片側の可変容量部を切り離した場合に補正範囲を超えてしまうと判定した場合にステップＳ３８へ進む。
【００８０】
ここで、例えば、スイッチＳＷ１をＯＦＦにし、容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎは全てＯＮの状態とすると、図１３の入力オフセット補正電圧値はＦ３の位置にあたる。このとき、補正制御部２３０は、スイッチＳＷ１がＯＦＦであり、スイッチＳＷ４がＯＮであるか否かを判定する（Ｓ３８）。この場合、スイッチＳＷ１は、補正していない側の差動増幅回路の差動出力信号ＶｏｕｔＮと入力オフセットを補正するための可変容量部ＣＴＡを接続するものといえる。また、スイッチＳＷ４は、補正していない側の差動増幅回路の差動出力信号ＶｏｕｔＮと入力オフセットを補正するための可変容量部ＣＴＡを他方の出力ＶｏｕｔＰ側に接続するためのものといえる。
【００８１】
ステップＳ３８において、例えば、スイッチＳＷ４がＯＮであると判定した場合、補正可能範囲が入力オフセット電圧よりも小さいと判断し、当該入力オフセット電圧補正処理を終了する。一方、スイッチＳＷ４がＯＦＦであると判定した場合、ステップＳ３９へ進む。この場合、補正制御部２３０は、補正していない側の差動増幅回路の差動出力信号ＶｏｕｔＮと入力オフセット電圧を補正するための可変容量部ＣＴＡを他方の出力側ＶｏｕｔＰに接続するためのスイッチＳＷ４をＯＮにする。併せて、補正制御部２３０は、電圧値が補正されていない側ＶｏｕｔＮの可変容量部ＣＴＡの容量をクリアするように全ての容量制御信号ＤＡ１〜ＤＡｎをＯＦＦに設定して、補正カウンタ２２０を介して回路群２１１ａへ出力させる（Ｓ３９）。その後、ステップＳ３２へ戻る。
【００８２】
つまり、実施の形態２の片側の補正に用いる可変容量部を完全に切り離すことにより補正範囲を広げている方法に加えて、実施の形態３では、完全に切り離した片側の可変容量部を、他方の出力に接続するものである。これにより、より補正範囲を広げることを可能としている。また、完全に切り離した片側の可変容量部の容量制御信号を調整することで、スイッチをＯＮにしたときに発生する過大なオフセット量を調整することが可能である。
【００８３】
例えば、スイッチＳＷ１及びＳＷ３をＯＦＦにし、スイッチＳＷ２及びＳＷ４をＯＮにして、容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎの全てをＯＮの状態とすると、図１３の入力オフセット補正電圧値はＦ４の位置にあたる。
【００８４】
ここで、図１１のスイッチＳＷ１とＳＷ２をＯＦＦにする前の入力オフセット補正電圧値の式は式（１６）と同じである。また、スイッチＳＷ１とＳＷ２の片側をＯＦＦにし、スイッチでＯＦＦにしていない側の可変容量を調整した場合の入力オフセット補正電圧値は、式（１８）と同じである。
【００８５】
次に、スイッチＳＷ１とＳＷ２の片側をＯＦＦにし、ＯＦＦにした側のスイッチと対応して他方のスイッチをＯＮにした場合を考える。例えば、図１１においてスイッチＳＷ１をＯＦＦにし、スイッチＳＷ４をＯＮにする場合に対応し、スイッチＳＷ２をＯＦＦにし、スイッチＳＷ３をＯＮにする場合にあたる。
【００８６】
このとき、Ｃｘは完全に切り離した可変容量Ｃ１にもしくは可変容量Ｃ２を、他方の出力に接続することで追加される容量の総和、ΔＣｚ２はＶｏｕｔＰとＶｏｕｔＮにかかる制御信号により調整する補正用容量の差分とする。平衡状態において入力トランジスタＴＮ１とＴＮ２のドレインに接続される容量値を以下の式（２０）と定義することができる。
【数２０】
2014131148.tif 000022
【００８７】
また、式（１６）と同等の可変容量値ΔＣは、以下の式（２１）と定義することができる。
【数２１】
2014131148.tif 000023
【００８８】
接点ＶｏｕｔＰとＶｏｕｔＮがバランスした場合には式（１５）、式（２０）及び式（２１）式より入力オフセット補正電圧値のΔＶは以下の式（２２）となる。すなわち、実施の形態３の片側のオフセット補正を反対側つけた場合の入力オフセット電圧ΔＶは以下の式（２２）となる。
【数２２】
2014131148.tif 000024
式（２２）の右辺の第一項は、入力オフセット補正量で、第二項が補正電圧のシフト量を示す。
【００８９】
差動増幅回路の差動出力信号と入力オフセットを補正するための容量を切り離すスイッチを切り、もう一方に接続することで、切り離した方の可変容量の図１０のＣＡなどのトランジスタの拡散容量が片側に全て付加されるため、片側によりシフトさせることができる。シフトすることにより入力オフセット電圧の補正範囲が広くなる。
【００９０】
＜実施の形態４＞
本実施の形態４は、上述した実施の形態２を改良したものである。図１４は、本実施の形態４にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群２１１ｂの構成を示す回路図である。尚、本実施の形態４にかかるコンパレータ回路のその他の構成は、図４と同等であるため、図示及び説明を省略する。回路群２１１ｂは、実施の形態２と比べて、予め入力オフセット電圧を補正するための可変容量部ＣＴＣ及びＣＴＤを追加した構成である。可変容量部ＣＴＣは、ＰＭＯＳトランジスタＴＣ１、ＴＣ２、・・・、ＴＣｎを出力信号ＶｏｕｔＮに接続したものである。また、可変容量部ＣＴＤは、ＰＭＯＳトランジスタＴＤ１、ＴＤ２、・・・、ＴＤｎを出力信号ＶｏｕｔＰに接続したものである。また、差動出力信号ＶｏｕｔＮと可変容量部ＣＴＡとを接続するスイッチＳＷ１は、予め開放されているものとする。同様に、差動出力信号ＶｏｕｔＰと可変容量部ＣＴＢとを接続するスイッチＳＷ２は、予め開放されているものとする。すなわち、可変容量部ＣＴＡ及びＣＴＢはそれぞれ、差動出力信号ＶｏｕｔＮ及びＶｏｕｔＰを補正するための予備素子または予備の可変容量部といえる。また、この予備素子は複数のコンパレータと共用して使用することも可能である。
【００９１】
図１５は、本実施の形態４にかかる入力オフセット電圧補正処理の流れを示すフローチャートである。また、図１６は、本実施の形態４にかかる入力オフセット補正電圧と可変容量の関係を示す図である。図１６は、本実施の形態４の入力オフセット電圧補正処理の動作時における入力オフセット補正電圧値ΔＶの変化を示すグラフである。尚、図１３の縦軸及び横軸は、実施の形態２の図９と同様である。
【００９２】
以下、図１５のフローチャートについて、適宜、図１６を参照して説明する。まず、補正制御部２３０は、初期設定を行う（Ｓ４１）。図６との違いとして具体的には、回路群２１１ｂの初期状態として、予めスイッチＳＷ１及びＳＷ２を共にＯＦＦの状態とする。その他、ステップＳ４３及びＳ４４の処理は、図６と同等の動作である。
【００９３】
そして、当初のステップＳ４５では、可変容量部ＣＴＣ又はＣＴＤのいずれか一方の容量だけの調整を繰り返すこととなる。そして、ステップＳ４４において、可変容量部ＣＴＣ又はＣＴＤのうち片側の容量値が限界値まで達している場合（図１６のＦ１になった場合）には、補正制御部２３０は、差動出力信号ＶｏｕｔＰ又はＶｏｕｔＮの両側に接続されたスイッチＳＷ１又はＳＷ２のいずれかもがＯＮになっているか否かを判定する（Ｓ４６）。そして、スイッチＳＷ１又はＳＷ２のいずれかもがＯＮになっていないと判定した場合（Ｓ４６でＮＯの場合）、補正制御部２３０は、スイッチＳＷ１及びＳＷ２を共にＯＮにし、可変容量部ＣＴＡ及びＣＴＢの容量制御信号ＤＡ１〜ＤＡｎ及びＤＢ１〜ＤＢｎを全てＯＦＦに初期設定する（Ｓ４７）。併せて、補正制御部２３０は、差動出力信号ＶｏｕｔＰ又はＶｏｕｔＮのうち電圧の高い側の容量制御信号を全てＯＦＦにする。すなわち、可変容量部ＣＴＣとＣＴＤのうち容量が不足している側の容量制御信号をＯＮに維持する。例えば、差動出力信号ＶｏｕｔＰ側の電圧が高い場合、可変容量部ＣＴＤの容量制御信号ＤＤ１〜ＤＤｎを全てＯＦＦにする。
【００９４】
その後、ステップＳ４２〜Ｓ４５において、可変容量部ＣＴＡ及びＣＴＣ又は可変容量部ＣＴＢ及びＣＴＤのいずれか一方について容量の調整を繰り返す。例えば、差動出力信号ＶｏｕｔＰ側の電圧が高い場合、補正制御部２３０は、可変容量部ＣＴＡの容量制御信号ＤＡ１〜ＤＡｎを適宜、ＯＮにするように調整する。ステップＳ４４でＹＥＳとなった場合、図１６のＦ５の位置に相当する。そして、ステップＳ４６でＹＥＳとなった場合、補正制御部２３０は、スイッチＳＷ１又はＳＷ２のいずれか一方がＯＦＦになっているか否かを判定する（Ｓ４８）。スイッチＳＷ１及びＳＷ２の両方がＯＮであれば、補正制御部２３０は、補正されていない側のスイッチをＯＦＦにする。例えば、差動出力信号ＶｏｕｔＰ側の電圧が高い場合、補正制御部２３０は、スイッチＳＷ２をＯＦＦにする（Ｓ４９）。このとき、図１６のＦ３の位置に相当する。その後、ステップＳ４２〜Ｓ４５において、可変容量部ＣＴＡ及びＣＴＣ又は可変容量部ＣＴＢ及びＣＴＤのいずれか一方について容量の調整を繰り返す。例えば、ステップＳ４９でスイッチＳＷ２をＯＦＦにした場合、補正制御部２３０は、可変容量部ＣＴＤの容量制御信号ＤＤ１〜ＤＤｎを順にＯＮにするように調整する。これにより、図１６のＦ２の位置に向かう。そして、ステップＳ４４でＹＥＳ、ステップＳ４６でＹＥＳ、ステップＳ４８でＹＥＳの場合に、当該入力オフセット電圧補正処理を終了する。
【００９５】
ここで、実施の形態４の初期状態から両方のスイッチをＯＮにした状態までの入力オフセット電圧ΔＶは上記式（１６）と同様になる。さらに、片側の入力オフセットを補正するための容量を切り離すスイッチをＯＦＦにした状態の入力オフセット電圧ΔＶは実施の形態２と同様の式（１９）になる。
【００９６】
本実施の形態４では、実施の形態２と同様に、差動増幅回路の差動出力信号と入力オフセットを補正するための容量を切り離すスイッチＳＷ１及びＳＷ２を制御することで、切り離した方の可変容量の図１０のＣＡなどのトランジスタの拡散容量が見えなくなるため、片側にシフトさせることができる。
【００９７】
また、シフトさせることにより入力オフセット電圧の補正範囲が広くなる。実施の形態４は、まず、可変容量部ＣＴＣとＣＴＤのトランジスタのみで補正を行うため、入力オフセット電圧の補正範囲が可変容量部ＣＴＣとＣＴＤのトランジスタのみで調整可能である場合は、可変容量部ＣＴＡ及びＣＴＢのトランジスタを接続する必要がなく、使用する可変容量を少なくできることからコンパレータの消費電流削減の効果がある。
【００９８】
＜実施の形態５＞
本実施の形態５は、上述した実施の形態４を改良したものである。図１７は、本実施の形態５にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群２１１ｃの構成を示す回路図である。尚、本実施の形態５にかかるコンパレータ回路のその他の構成は、図４と同等であるため、図示及び説明を省略する。回路群２１１ｃは、実施の形態４と比べて、可変容量部ＣＴＣ及びＣＴＤにもスイッチＳＷ１及びＳＷ２と同等のスイッチＳＷ５及びＳＷ６を追加した構成である。ここで、入力オフセット電圧の値の分布は、一般的には正規分布に近似する。よって、可変容量部ＣＴＡ及びＣＴＣ又は可変容量部ＣＴＢ及びＣＴＤのいずれかを用いて入力オフセット電圧の補正を行うケースは、稀であるといえる。そのため、本実施の形態５においては、入力オフセット電圧が所定の範囲内であった場合に、可変容量部ＣＴＡ、ＣＴＢ、ＣＴＣ及びＣＴＤの可変容量を使用する必要がなくなり、消費電流削減になるという格別な効果を奏することができる。
【００９９】
＜実施の形態６＞
本実施の形態６は、上述した実施の形態４を改良したものである。図１８は、本実施の形態６にかかるコンパレータ回路内の差動増幅回路及び可変容量部を中心とした回路群２１１ｄの構成を示す回路図である。尚、本実施の形態６にかかるコンパレータ回路のその他の構成は、図４と同等であるため、図示及び説明を省略する。回路群２１１ｄは、実施の形態４と比べて、スイッチＳＷ１及びＳＷ２がなく、代わりに、可変容量部ＣＴＡ〜ＣＴＤを構成する補正容量用の各トランジスタ全てにスイッチＴＡＳＷ１〜ＴＡＳＷｎ、ＴＢＳＷ１〜ＴＢＳＷｎ、ＴＣＳＷ１〜ＴＣＳＷｎ並びにＴＤＳＷ１〜ＴＤＳＷｎを追加した構成である。これにより、コンパレータの製造ばらつきに応じて、補正容量の接続を細かく調整できるため、接続する可変容量の数を最小限に抑えることができ消費電流の削減になる。
【０１００】
＜その他の実施の形態＞
上述した実施の形態１乃至６の改良として前記可変容量部は、前記１以上の切替部の一部により、他の差動増幅回路における差動出力対の少なくともいずれかと接続可能であるものとしてもよい。または、次のように表現することもできる。すなわち、前記１以上の切替部の一部は、他の差動増幅回路における差動出力対の少なくともいずれかと前記１以上の可変容量部の少なくとも一部との接続の切り替えを行うものとしてもよい。これにより、複数の差動増幅回路で予備の可変容量部を共有することで、回路規模を抑制し、消費電流を抑えることができる。
【０１０１】
また、上述した本実施の形態１乃至６にかかる半導体装置の入力オフセット電圧補正方法に加えてさらに次の方法を加えることもできる。すなわち、前記複数の切替部は、第３の切替部と第４の切替部を含み、前記複数の可変容量部の少なくとも一部は、前記差動出力対の一方と前記第３の切替部を介して接続され、かつ、前記差動増幅回路以外の差動増幅回路の差動出力対の一方と前記第４の切替部を介して接続される。これにより、上記同様に、複数の差動増幅回路で予備の可変容量部を共有することで、回路規模を抑制し、消費電流を抑えることができる。
【０１０２】
さらにこれらのことを言い換えると、上述した図１４、図１７及び図１８に示す常時接続していない容量を構成するトランジスタ群（可変容量部）に関しては、複数のコンパレータに対して１個持たせるようにしても良い。これにより、さらに面積の削減になる。このようにレイアウトを考慮した場合には、２つのコンパレータの間にスイッチで切り替えるための容量を構成するトランジスタ群を配置することで、配線性を向上させることができる。
【０１０３】
一律にそれぞれのコンパレータに対して同じ補正範囲の容量を持たせた場合には、そのコンパレータの少なくとも１つが入力オフセット電圧補正範囲を超えた場合には不良品と判定される。しかし、複数のコンパレータに対して容量を構成するトランジスタ群を１つ持つ構成にすることで、少なくとも入力オフセット電圧補正が大きく必要なコンパレータが少ない場合には、対応することが可能になる。ここで、入力オフセット電圧の値の分布は、一般的には正規分布に近似する。そのため、単純に一律の補正容量を持つ構成と比較して歩留まり向上が期待できるという効果もある。
【０１０４】
尚、上述した本実施の形態１乃至６は、半導体装置に関するものであり、例えば、一般的なアナログデジタル変換器に適用が可能である。特に、コンパレータ回路の補正回路および補正方法として好適である。
【０１０５】
また、本実施の形態１乃至６は、次のように表現することもできる。すなわち、コンパレータの入力オフセット電圧を補正する容量と差動増幅回路の差動出力信号と入力オフセットを補正する容量を切り離すスイッチを有し、オフセット補正範囲を超えた場合に、切り離すスイッチを制御用ロジックでＯＦＦし、片側の差動増幅回路の差動出力信号と入力オフセット電圧を補正するものである。つまり、入力オフセット電圧の補正に用いられない容量を切り離すことで、入力オフセット電圧の補正範囲を広げ、入力オフセット電圧の補正をより少ない回路面積で実現できるという効果がある。
【０１０６】
または、本実施の形態１乃至６は、次のように表現することもできる。すなわち、差動増幅回路を用いたコンパレータ回路において、各差動出力側に、少なくとも１つ以上のトランジスタで構成し、前記トランジスタはドレインとソースを短絡し、ゲートを制御信号で制御することで容量として機能させる容量部が、スイッチを介して接続されていることを特徴とし、前記容量部により入力オフセット電圧を補正することを特徴とするコンパレータ回路ということができる。
【０１０７】
また、当該差動増幅回路を用いたコンパレータ回路において、前記各差動出力側の容量部を接続するスイッチをＯＮ状態で、前記容量部を構成するトランジスタのゲート信号を制御し、各差動出力側に接続される容量値を順次変化させて、入力オフセット電圧の補正を行う手段と、各差動出力側に接続される容量値を変化させても入力オフセット電圧の補正が不足する場合に、前記各差動出力側の容量部を接続するスイッチの片方をＯＦＦ状態として、前記容量部を構成するトランジスタのゲート信号を制御し、各差動出力側に接続される容量値を順次変化させて、入力オフセット電圧の補正を行うことを特徴とする補正方法ということもできる。
【０１０８】
さらに、当該差動増幅回路を用いたコンパレータ回路において、各差動出力側に前記容量部が、第１のスイッチを介して接続されており、前記容量部が、他方の差動出力側に第２のスイッチを介して接続されていることを特徴とするコンパレータ回路とするとよい。
【０１０９】
また、入力オフセット電圧の補正が不足する場合に、前記各作動出力側の容量部を接続するスイッチのＯＦＦしている容量を、他方の差動出力側の第２のスイッチをＯＮ状態として、前記容量部を構成するトランジスタのゲート信号を制御し、各差動出力側に接続される容量値を順次変化させて、入力オフセット電圧の補正を行うことを特徴とする補正方法とするとよい。
【０１１０】
また、当該差動増幅回路を用いたコンパレータ回路において、少なくとも１つ以上のトランジスタで構成した容量部を複数個有し、各差動入力側に前記複数個との容量が接続されており、前記複数個の容量の少なくとも１つの容量部がスイッチを介して、各差動入力側に接続されていることを特徴とするコンパレータ回路としてもよい。
【０１１１】
さらに、複数のコンパレータ回路に対して、一つ以上の補正のための容量を持っている回路としてもよい。
【０１１２】
また、本実施の形態２にかかる半導体装置は、次のように表現することもできる。すなわち、半導体装置は、差動増幅回路と、第１の可変容量部と、前記差動増幅回路の差動出力対の一方と前記第１の可変容量部との間の接続の切り替えを行う第１の切替部と、第２の可変容量部と、前記差動増幅回路の差動出力対の他方と前記第２の可変容量部との間の接続の切り替えを行う第２の切替部と、前記第１及び前記第２の可変容量部の容量と、前記第１及び前記第２の切替部の接続とを制御する制御部と、を備えるものである。そして、前記制御部は、前記差動出力における入力オフセット電圧に応じて、前記第１の可変容量部又は前記第２の可変容量部のいずれかの容量を調整し、当該容量の調整が限界となった場合に、未調整の可変容量部と前記差動出力との接続を解除し、接続済みの可変容量部の容量の調整を行うものである。これにより上記実施の形態２と同等の効果を奏することができる。
【０１１３】
さらに、本実施の形態３にかかる半導体装置は、次のように表現することもできる。すなわち、上記半導体装置は、前記差動出力対の一方と前記第２の可変容量部との接続を制御する第３の切替部と、前記差動出力対の他方と前記第１の可変容量部との接続を制御する第４の切替部と、をさらに備え、前記制御部は、前記未調整の可変容量部と差動出力との接続を解除して接続済みの可変容量部の容量の調整を行った結果、当該容量の調整が限界となった場合に、当該接続を解除した可変容量部を、接続済みの可変容量部と同じ差動出力の側へ接続するように、前記第３又は前記第４の切替部を制御し、接続済みの全ての可変容量部の容量の調整を行うようにすることもできる。このように、可変容量部を差動出力対の双方に接続可能にすることで、いずれの側に対しても可変容量部を集中させることができ、容量を最大限生かした補正範囲により入力オフセット電圧を補正できる。
【０１１４】
また、上述した実施の形態１乃至６を改良した半導体装置は次のように表現することもできる。すなわち、半導体装置は、複数の差動増幅回路と、１以上の可変容量部と、前記複数の差動増幅回路の各差動出力対の一方と前記可変容量部との間の接続の切り替えを行う複数の切替部と、前記複数の差動増幅回路の各差動出力における入力オフセット電圧に応じて、前記可変容量部の容量と、前記複数の切替部による接続とを制御する制御部と、を備えるものである。これにより、上記同様に、複数の差動増幅回路で予備の可変容量部を共有することで、回路規模を抑制し、消費電流を抑えることができる。
【０１１５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１１６】
１００  半導体装置
１０１  差動増幅回路
１０２  可変容量部
１０３  制御部
１０４  ラッチ回路
１０５  コンパレータ回路
ＳＷＰ  切替部
ＳＷＮ  切替部
ＶｉｎＰ  差動入力信号
ＶｉｎＮ  差動入力信号
ＶｏｕｔＰ  差動出力信号
ＶｏｕｔＮ  差動出力信号
ＣＳＣ  容量制御信号
ＣＳＷＰ  切替制御信号
ＣＳＷＮ  切替制御信号
２００  半導体装置
２１０  コンパレータ回路
２１１  回路群
２１１ａ  回路群
２１１ｂ  回路群
２１１ｃ  回路群
２１１ｄ  回路群
２２０  補正カウンタ
２３０  補正制御部
２４０  フリップフロップ
ＣＬＫ  コンパレータ用クロック信号
ＣＬＫＢ  コンパレータ用クロック信号
ＣＬＫＣ  補正用クロック信号
ＳＳＷ  ＳＷ制御信号
ＳＣ  補正制御信号
ＯＵＴＰ  出力信号
ＣＴＡ  可変容量部
ＣＴＢ  可変容量部
ＣＴＣ  可変容量部
ＣＴＤ  可変容量部
ＴＡ１〜ＴＡｎ  ＰＭＯＳトランジスタ
ＴＢ１〜ＴＢｎ  ＰＭＯＳトランジスタ
ＴＣ１〜ＴＣｎ  ＰＭＯＳトランジスタ
ＴＤ１〜ＴＤｎ  ＰＭＯＳトランジスタ
ＤＡ１〜ＤＡｎ  容量制御信号
ＤＢ１〜ＤＢｎ  容量制御信号
ＤＣ１〜ＤＣｎ  容量制御信号
ＤＤ１〜ＤＤｎ  容量制御信号
ＴＡＳＷ１〜ＴＡＳＷｎ  スイッチ
ＴＢＳＷ１〜ＴＢＳＷｎ  スイッチ
ＴＣＳＷ１〜ＴＣＳＷｎ  スイッチ
ＴＤＳＷ１〜ＴＤＳＷｎ  スイッチ
ＳＷ１  スイッチ
ＳＷ２  スイッチ
ＳＷ３  スイッチ
ＳＷ４  スイッチ
ＳＷ５  スイッチ
ＳＷ６  スイッチ
ＶＤＤ  電源電圧
ＧＮＤ  グランド電圧
ＴＰ１  負荷トランジスタ
ＴＰ２  負荷トランジスタ
ＴＮ１  入力トランジスタ
ＴＮ２  入力トランジスタ
ＴＮ３  スイッチトランジスタ
ＴＣＳ  定電流源
Ｆ０  点
Ｆ１  点
Ｆ２  点
Ｆ３  点
Ｆ４  点
Ｆ５  点
ＣＡ  拡散容量値
ＣＢ  ゲート容量値
Ｔ１  時刻
Ｔ２  時刻
Ｔ３  時刻
Ｔ４  時刻
Ｔ５  時刻
Ｔ６  時刻
Ｔ７  時刻
【図１】
2014131148.tif 000025
【図２】
2014131148.tif 000026
【図３】
2014131148.tif 000027
【図４】
2014131148.tif 000028
【図５】
2014131148.tif 000029
【図６】
2014131148.tif 000030
【図７】
2014131148.tif 000031
【図８】
2014131148.tif 000032
【図９】
2014131148.tif 000033
【図１０】
2014131148.tif 000034
【図１１】
2014131148.tif 000035
【図１２】
2014131148.tif 000036
【図１３】
2014131148.tif 000037
【図１４】
2014131148.tif 000038
【図１５】
2014131148.tif 000039
【図１６】
2014131148.tif 000040
【図１７】
2014131148.tif 000041
【図１８】
2014131148.tif 000042