(57)【要約】【課題】クロック周波数を上げることなく、ＡＤ変換を高速に行うことができる撮像装置及びその駆動方法を提供する。【解決手段】行列状に配置された画素から画素列毎に設けられた列出力線を介して供給されるアナログ信号を、時間の経過にともなって出力電圧が変化する参照信号を用いてデジタル信号に変換する際に、画素からのアナログ信号と、アナログ信号が取り得る信号範囲内での互いに異なるオフセット値を持つ参照信号との比較を複数の比較器で行い、それぞれの比較器の比較結果に応じたカウント値をデジタル信号としてメモリに保持するようにして、クロック周波数を上げることなく、ＡＤ変換を高速に行えるようにする。【選択図】図１
2014135645.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された、光電変換素子を含む複数の画素と、
前記複数の画素からの信号を列毎に出力する列出力線と、
前記複数の画素を行毎に選択する行走査手段と、
時間の経過にともなって所定の傾きで出力電圧が変化する参照信号を出力する参照信号出力手段と、
前記行走査手段により選択された行の画素から前記列出力線を介して供給されるアナログ信号を、前記参照信号を用いてデジタル信号に変換するアナログ−デジタル変換手段とを有し、
前記アナログ−デジタル変換手段は、
前記画素からのアナログ信号と、当該アナログ信号が取り得る信号範囲内での互いに異なるオフセットレベルを持つ前記参照信号とをそれぞれ比較する複数の比較器と、
前記参照信号の変化に合わせてカウント動作を行い、前記複数の比較器の比較結果に応じたカウント値を前記デジタル信号とする複数のカウンタと、
前記カウンタの結果を保持するメモリとを有することを特徴とする固体撮像装置。
【請求項２】
前記複数の比較器が、前記画素からのアナログ信号と前記参照信号との比較を同時に開始することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記画素からのアナログ信号が取り得る信号範囲内を複数の比較範囲に分割し、分割された前記比較範囲に応じて前記参照信号が持つ前記オフセットレベルを設定することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記参照信号出力手段は、前記互いに異なるオフセットレベルを持つ前記参照信号をそれぞれ生成して出力する複数の参照信号生成手段を有することを特徴とする請求項１〜３の何れか１項に記載の固体撮像装置。
【請求項５】
前記複数の参照信号生成部は、傾きが異なる前記参照信号を生成する前記参照信号生成部を含むことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記参照信号出力手段は、
前記参照信号を生成して出力する参照信号生成手段と、
前記参照信号生成手段より出力された前記参照信号に加えるオフセット電圧を供給するオフセット電圧供給手段とを有することを特徴とする請求項１〜３の何れか１項に記載の固体撮像装置。
【請求項７】
行列状に配置された、光電変換素子を含む複数の画素と、前記複数の画素からの信号を列毎に出力する列出力線と、前記複数の画素を行毎に選択する行走査手段と、時間の経過にともなって所定の傾きで出力電圧が変化する参照信号を出力する参照信号出力手段とを有する固体撮像装置の駆動方法であって、
前記行走査手段により信号を読み出す行を選択する選択工程と、
前記選択された行の画素から前記列出力線を介して供給されるアナログ信号を、前記参照信号を用いてデジタル信号に列毎に変換するアナログ−デジタル変換工程とを有し、
前記アナログ−デジタル変換工程は、
前記画素からのアナログ信号と、当該アナログ信号が取り得る信号範囲内での互いに異なるオフセットレベルを持つ前記参照信号とを複数の比較器によりそれぞれ比較する比較工程と、
前記参照信号の変化に合わせてカウント動作を行い、前記複数の比較器の比較結果に応じたカウント値を前記デジタル信号とするカウント工程と、
前記カウント工程での結果をメモリに保持する保持工程とを有し、
前記比較工程での前記複数の比較器による比較を同時に開始することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
画素から出力されるアナログ信号をデジタル信号にアナログ−デジタル変換（ＡＤ変換）して読み出す、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサ等の固体撮像装置がある。例えば、単位画素が行列状に配置され、その画素配列に対し列毎にアナログ−デジタル変換回路（ＡＤＣ：Analog-Digital Converter）を設けたカラムＡＤＣ搭載の固体撮像装置が提案されている（例えば、特許文献１）。
【０００３】
図６は、従来のカラムＡＤＣ搭載のＣＭＯＳイメージセンサの構成例を示すブロック図である。画素部１１０は、複数の画素１１１がｍ列ｎ行（ｍ、ｎは整数）の行列状（マトリクス状）に配置されている。画素１１１の各々は、光電変換素子であるフォトダイオード及び画素内アンプを有する。また、画素１１１は、画素行毎に配置された行制御線１１２（１１２−１、１１２−２、・・・、１１２−ｎ）、及び画素列毎に配置された列出力線１１３（１１３−１、１１３−２、・・・、１１３−ｍ）に接続されている。行走査回路１２０は、画素部１１０の画素行を走査し、画素部１１０からの信号の読み出しを制御する。行走査回路１２０によって選択された画素行の行制御線１１２を駆動することで、その画素行に含まれる各画素１１１からアナログ信号が列出力線１１３に読み出される。
【０００４】
カラム処理部１３０は、列出力線１１３（１１３−１、１１３−２、・・・、１１３−ｍ）毎に設けられたＡＤＣ１３１（１３１−１、１３１−２、・・・、１３１−ｍ）を有する。ＡＤＣ１３１は、比較器１３２、カウンタ１３３、及びメモリ１３４を有し、画素１１１からのアナログ信号をｐビットのデジタル信号に変換する。比較器１３２は、参照信号生成部１４０により生成される参照信号（参照電圧）ＲＡＭＰと、列出力線１１３を介して入力される画素１１１からのアナログ信号とを比較する。また、カウンタ１３３は、画素１１１からのアナログ信号に係る比較時間をカウントする。メモリ１３４は、カウンタ１３３のカウント結果（カウント値）を、変換されたデジタル信号として保持する。
【０００５】
参照信号生成部１４０は、画素１１１からのアナログ信号のＡＤ変換に用いる参照信号（参照電圧）ＲＡＭＰを生成する。参照信号ＲＡＭＰは、例えばデジタル−アナログ変換回路（ＤＡＣ：Digital-Analog Converter）を用いて生成される。列走査回路１５０は、ＡＤＣ１３１（１３１−１、１３１−２、・・・、１３１−ｍ）のメモリ１３４に保持されたデジタル信号を列毎に順次読み出す。メモリ１３４から読み出されたデジタル信号は、２ｐビット幅の行出力線１５１、及び減算器１５２を介して外部に出力される。タイミング制御回路１６０は、供給されるマスタークロックＭＣＫに基づいて、ＣＭＯＳイメージセンサが有する各機能部の動作を制御するクロック信号や制御信号を生成して各機能部に出力する。
【０００６】
図７は、図６に示したＣＭＯＳイメージセンサにおけるＡＤ変換動作の例を示すタイミングチャートである。まず、画素１１１からのアナログ信号の基準成分ΔＶを取得するためのリセット期間の読み出しが行われる。選択された行制御線１１２に接続されている、リセット状態の画素１１１から列出力線１１３への信号読み出しが安定した後、参照信号ＲＡＭＰとして参照電圧を時間変化させた階段状の波形を入力し、列出力線１１３の電圧との比較を比較器１３２で行う。参照信号ＲＡＭＰへの階段波入力と同時に、カウンタ１３３でのリセット期間に係るカウント動作が開始され、クロックＣＬＫに応じてカウント値が変化する。そして、参照信号ＲＡＭＰと列出力線１１３の電圧とが等しくなったときに比較器１３２の出力が反転し、同時にメモリ１３４に比較期間に応じたカウント値が保持される。ここで、画素１１１の基準成分ΔＶには、画素１１１毎にばらつく雑音がオフセットとして含まれている。しかし、この基準成分ΔＶのばらつきは一般に小さく、またリセットレベルは全画素共通なため、任意の列出力線１１３の出力はおおよそ既知である。したがって、リセット期間における基準成分ΔＶの読み出し時には、参照信号ＲＡＭＰを調整することにより比較期間を短くすることが可能である。
【０００７】
次に、基準成分ΔＶに加え入射光量に応じた有効信号成分Ｖｓｉｇを含む画素１１１からのアナログ信号を取得するためのデータ期間の読み出しが行われる。データ期間において、選択された行制御線１１２に接続されている、画素１１１から列出力線１１３への信号読み出しが安定した後、参照信号ＲＡＭＰとして参照電圧を時間変化させた階段状の波形を入力し、列出力線１１３の電圧との比較を比較器１３２で行う。参照信号ＲＡＭＰへの階段波入力と同時に、カウンタ１３３でのデータ期間に係るカウント動作が開始され、クロックＣＬＫに応じてカウント値が変化する。そして、参照信号ＲＡＭＰと列出力線１１３の電圧とが等しくなったときに比較器１３２の出力が反転し、同時にメモリ１３４に比較期間に応じたカウント値が保持される。このとき、リセット期間のカウント値とデータ期間のカウント値とは、メモリ１３４内の異なった場所に保持される。
【０００８】
ＡＤ変換動作の終了後、列走査回路１５０によりメモリ１３４に保持されたリセット期間及びデータ期間のそれぞれｐビットのデジタル信号が２ｐ本の行出力線１５１を経て読み出される。読み出されたデジタル信号は、順次、減算器１５２で（データ期間の信号）−（リセット期間の信号）なる減算処理がなされて、外部に出力される。その後、順次行毎に同様の動作が繰り返され、２次元画像が生成される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−３２３３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、前述した固体撮像装置では、時間変化する参照信号との比較期間をカウントしているため、デジタル信号の出力ビット数がカウンタのクロック数で決まってしまう。例えば、１ビット精度を上げるためには、２倍のカウントクロック数が必要となる。したがって、デジタル信号の出力ビット数を多くしようとすると、クロック周波数を上げるか、又は読み出し速度を遅くしなければならないという問題があった。本発明の目的は、クロック周波数を上げることなく、ＡＤ変換を高速に行うことができる撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明に係る固体撮像装置は、行列状に配置された、光電変換素子を含む複数の画素と、前記複数の画素からの信号を列毎に出力する列出力線と、前記複数の画素を行毎に選択する行走査手段と、時間の経過にともなって所定の傾きで出力電圧が変化する参照信号を出力する参照信号出力手段と、前記行走査手段により選択された行の画素から前記列出力線を介して供給されるアナログ信号を、前記参照信号を用いてデジタル信号に変換するアナログ−デジタル変換手段とを有し、前記アナログ−デジタル変換手段は、前記画素からのアナログ信号と、当該アナログ信号が取り得る信号範囲内での互いに異なるオフセット値を持つ前記参照信号とをそれぞれ比較する複数の比較器と、前記参照信号の変化に合わせてカウント動作を行い、前記複数の比較器の比較結果に応じたカウント値を前記デジタル信号とする複数のカウンタと、前記カウンタの結果を保持するメモリとを有することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、画素からのアナログ信号と、アナログ信号が取り得る信号範囲で互いに異なるオフセットレベルを持つ参照信号との比較を複数の比較器で行うことにより、クロック周波数を上げることなく、ＡＤ変換を高速に行うことが可能になる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態でのＡＤ変換動作の例を示すタイミングチャートである。
【図２】第１の実施形態に係る固体撮像装置の構成例を示す図である。
【図３】本実施形態に係る画素の構成例を示す図である。
【図４】第２の実施形態でのＡＤ変換動作の例を示すタイミングチャートである。
【図５】第３の実施形態に係る固体撮像装置の構成例を示す図である。
【図６】従来のカラムＡＤＣ搭載の固体撮像装置の構成例を示す図である。
【図７】図６に示した固体撮像装置におけるＡＤ変換動作の例を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面に基づいて説明する。
【００１５】
（第１の実施形態）
本発明の第１の実施形態について説明する。
図２は、第１の実施形態に係るカラムアナログ−デジタル変換回路（ＡＤＣ：Analog-Digital Converter）を搭載した固体撮像装置の構成例を示すブロック図である。図２に示すカラムＡＤＣ搭載の固体撮像装置は、例えばＣＭＯＳ撮像装置である。
【００１６】
図２に示すように、第１の実施形態に係るＣＭＯＳ撮像装置は、タイミング制御回路１０、画素部２０、行走査回路３０、カラム処理部４０、参照信号出力部５０Ａ、列走査回路６０、及び行出力線６１を有する。画素部２０の各単位画素２１を駆動制御する周辺の駆動系や信号処理系は、画素部２０と同一のチップ（半導体基板）２９上に集積されている。画素部２０の各単位画素２１を駆動制御する周辺の駆動系や信号処理系には、タイミング制御回路１０、行走査回路３０、カラム処理部４０、参照信号出力部５０Ａ、列走査回路６０、及び水平出力線６１などが含まれる。
【００１７】
タイミング制御回路１０は、供給されるマスタークロックＭＣＫに基づいて、行走査回路３０、カラム処理部４０、参照信号出力部５０Ａ、及び列走査回路６０などの動作の基準となるクロック信号や制御信号などを生成して各々に対して与える。画素部２０は、複数の単位画素２１がｍ列ｎ行（ｍ、ｎは整数）の行列状（マトリクス状）に配置されている。画素２１の各々は、光電変換素子であるフォトダイオード及び画素内アンプを有する。また、画素２１は、画素行毎に配置された行制御線２２（２２−１、２２−２、・・・、２２−ｎ）、及び画素列毎に配置された列出力線２３（２３−１、２３−２、・・・、２３−ｍ）に接続されている。
【００１８】
画素２１の各々は、例えば図３に示すように光電変換素子８１、及び複数のトランジスタ８２、８３、８４、８５を有する。光電変換素子８１は、光電変換により電荷を生成する。トランジスタ８２は、光電変換素子８１に蓄積された電荷を読み出すための転送用のトランジスタであり、行制御線２２の１つである転送線ＰＴＸを介して供給される信号により導通／非導通（オン／オフ）が制御される。トランジスタ８３は、フローティングディフュージョン部ＦＤをリセットするためのリセット用のトランジスタであり、行制御線２２の１つであるリセット線ＰＲＥＳを介して供給される信号により導通／非導通（オン／オフ）が制御される。
【００１９】
トランジスタ８４は、フローティングディフュージョン部ＦＤにおける電荷を増幅して信号電圧に変換する、画素内アンプとしてのソースフォロワ用のトランジスタである。トランジスタ８５は、ソースフォロワの出力と列出力線２３との接続を制御することによって行列状に配列された画素を行選択する行選択用のトランジスタである。行選択用のトランジスタ８５は、行制御線２２の１つである行選択線ＰＳＥＬを介して供給される信号により導通／非導通（オン／オフ）が制御される。なお、図３に示した画素２１の構成は一例であり、これに限定されるものではない。例えば、画素２１として、光電変換素子８１、転送用トランジスタ８２、リセット用トランジスタ８３、及びソースフォロワ用のトランジスタ８４とを有する３トランジスタ構成のものを用いても良い。
【００２０】
行制御線２２−１〜２２−ｎの各一端は、行走査回路３０の各行に対応した各出力端に接続されている。行走査回路３０は、シフトレジスタあるいはデコーダなどによって構成され、行制御線２２−１〜２２−ｎを介して画素部２１の行アドレスや行走査の制御を行う。
【００２１】
カラム処理部４０は、例えば画素部２１の画素列毎、すなわち列出力線２３−１〜２３−ｍ毎に設けられたＡＤＣ４１（４１−１〜４１−ｍ）を有し、画素部２１の各単位画素２１から列毎に出力されるアナログ信号をデジタル信号に変換して出力する。ＡＤＣ４１は、比較器４２Ａ、４２Ｂ、カウンタ４３Ａ、４３Ｂ、及びメモリ４４を有する。比較器４２Ａとカウンタ４３Ａとが接続され、また比較器４２Ｂとカウンタ４３Ｂとが接続されている。カウンタ４３Ａ、４３Ｂは、メモリ４４に接続されている。
【００２２】
比較器４２Ａは、参照信号出力部５０Ａより供給される参照信号（参照電圧）ＲＡＭＰＡと、列出力線２３を介して入力される画素２１からのアナログ信号とを比較する。また、比較器４２Ｂは、参照信号出力部５０Ａより供給される参照信号（参照電圧）ＲＡＭＰＢと、列出力線２３を介して入力される画素２１からのアナログ信号とを比較する。カウンタ４３Ａ、４３Ｂは、タイミング制御回路１０から供給されるクロックＣＬＫを用いて、画素２１からのアナログ信号に係る比較時間をカウントする。なお、本実施形態では、カウンタ４３Ａ、４３Ｂは、アップ／ダウンカウンタとして説明するが、他のカウンタを用いても良い。メモリ４４は、カウンタ４３Ａ、４３Ｂのカウント結果（カウント値）を保持する。
【００２３】
参照信号出力部５０Ａは、出力電圧が時間の経過にともなって所定の傾きで変化するランプ（ＲＡＭＰ）波形の参照信号（参照電圧）ＲＡＭＰＡ、ＲＡＭＰＢを、カラム処理部４０のＡＤＣ４１−１〜４１−ｍに出力する。参照信号出力部５０Ａは、第１の参照信号生成部５１Ａ及び第２の参照信号生成部５１Ｂを有する。第１の参照信号生成部５１Ａは、タイミング制御回路１０から供給されるクロックＣＬＫに基づいて、第１の参照信号（参照電圧）ＲＡＭＰＡを生成して出力する。また、第２の参照信号生成部５１Ｂは、タイミング制御回路１０から供給されるクロックＣＬＫに基づいて、第２の参照信号（参照電圧）ＲＡＭＰＢを生成して出力する。
【００２４】
ここで、参照信号（参照電圧）ＲＡＭＰＡ、ＲＡＭＰＢは、異なるオフセットレベルを有し、時間が経過するにつれて信号レベルがスロープ状に変化（本実施形態では、所定の傾きで下降）する波形である。このような波形は、例えばデジタル−アナログ変換回路（ＤＡＣ：Digital-Analog Converter）を参照信号生成部５１Ａ、５１Ｂとして用いることで出力可能である。なお、参照信号生成部５１Ａ、５１ＢとしてはＤＡＣに限られるものではなく、他の回路を用いて構成しても良い。
【００２５】
列走査回路６０は、ＡＤＣ４１−１〜４１−ｍのメモリ４４に保持されたデジタル信号を列毎に順次読み出す。メモリ４４から読み出されたデジタル信号は、行出力線６１を介して外部に出力される。
【００２６】
本実施形態では、画素２１からのアナログ信号をＡＤ変換するに際して、列毎に複数の比較器４２Ａ、４２Ｂを設け、アナログ信号が取り得る振幅の比較を複数の比較器４２Ａ、４２Ｂのそれぞれにて領域分割して参照信号との比較を同時に開始し行う。以下、第１の実施形態における固体撮像装置でのＡＤ変換動作について説明する。図１は、第１の実施形態でのＡＤ変換動作の例を示すタイミングチャートである。
【００２７】
第１の参照信号生成部５１Ａにより生成される第１の参照信号ＲＡＭＰＡは、比較器４２Ａに入力されるスロープ状に変化する信号である。同様に、第２の参照信号生成部５１Ｂにより生成される第２の参照信号ＲＡＭＰＢは、比較器４２Ｂに入力されるスロープ状に変化する信号である。また、列出力線の出力電位は、任意の列出力線２３に出力されている画素２１からのアナログ信号である。
【００２８】
ＡＤ変換する際において時系列に確認すると、リセット期間Ｔｒ１（ｔ１０〜ｔ１３）、及びデータ期間Ｔｄ１（ｔ１３〜ｔ１６）に分かれている。リセット期間Ｔｒ１にて画素２１からのアナログ信号の基準成分となるΔＶをＡＤ変換し、データ期間Ｔｄ１にて画素２１からのアナログ信号の有効信号部分となるＶｓｉｇをＡＤ変換する。クロックＣＬＫはリセット期間Ｔｒ１及びデータ期間Ｔｄ１の信号読み出し直後の比較開始から終了するまでの期間（ｔ１１〜ｔ１３、ｔ１４〜ｔ１６）においてのみ、タイミング制御回路１０から供給されるように制御される。
【００２９】
本実施形態において、第１の参照信号ＲＡＭＰＡと第２の参照信号ＲＡＭＰＢとは、スロープの傾きは同じであるが、オフセットレベルが互いに異なる。第１の参照信号ＲＡＭＰＡにはオフセットレベルとしてオフセット値Ｖａが設定され、第２の参照信号ＲＡＭＰＢにはオフセットレベルとしてオフセット値Ｖｂ（Ｖｂ＜Ｖａ）が設定される。オフセット値は、参照信号ＲＡＭＰＡ、ＲＡＭＰＢ、及び列出力線の出力電位が下記関係を満たすように設定される。
【００３０】
列出力線の出力電位が取り得る信号の最大振幅Ｖｓｉｇ＿ｍに対して、参照信号の取り得る振幅が（Ｖｓｉｇ＿ｍ＋ΔＶ）以上となるように設定する必要がある。また、本実施形態では、２つの比較器４２Ａ、４２Ｂにより列出力線の出力電位が取り得る振幅を分割して比較するため、参照信号ＲＡＭＰＡの最大振幅Ｖａｍｐ＿ａ及び参照信号ＲＡＭＰＢの最大振幅Ｖａｍｐ＿ｂとの関係は下記のようになる。
｜Ｖａｍｐ＿ａ｜＝｜Ｖａｍｐ＿ｂ｜
｜Ｖａｍｐ＿ａ｜＋｜Ｖａｍｐ＿ｂ｜≧｜Ｖｓｉｇ＿ｍ＋ΔＶ｜
【００３１】
リセット期間において列出力線に出力されるリセットレベルＶｒのばらつきを考慮して、基準成分ΔＶが計測できる範囲にて参照信号ＲＡＭＰＡのオフセット値Ｖａを設定する。参照信号ＲＡＭＰＢのオフセット値Ｖｂは、データ期間Ｔｄ１の終了時（ｔ１６）における参照信号ＲＡＭＰＡの信号値と同一の値（Ｖａ−Ｖａｍｐ＿ａ）とする。
【００３２】
＜リセット期間＞
リセット期間Ｔｒ１の読み出しでは、選択された行制御線２２に接続されている画素２１から列出力線２３へのアナログ信号読み出しが安定した後（ｔ１０〜ｔ１１）、比較器４２Ａが参照信号ＲＡＭＰＡと列出力線の出力電位との比較を開始する（ｔ１１）。比較器４２Ａでリセット期間Ｔｒ１における比較動作を開始すると同時に、カウンタ４３Ａでリセット期間Ｔｒ１に係るカウント動作が開始され、クロックＣＬＫに応じてカウント値が変化する。リセット期間Ｔｒ１においては、カウンタ４３Ａはダウンカウンタとして動作する。そして、参照信号ＲＡＭＰＡと列出力線の出力電位とが等しくなったときに（ｔ１３）、比較結果を示す比較器４２Ａの出力が反転し、同時にメモリ４４に比較期間に応じたカウント結果（カウント値）が保持される。
【００３３】
リセット期間Ｔｒ１の読み出し時には、画素２１からのアナログ信号の基準成分ΔＶを読み出しており、基準成分ΔＶ内には、画素２１毎にばらつく雑音がオフセットとして含まれている。しかし、この基準成分ΔＶの画素２１毎のばらつきは一般に小さく、またリセットレベルは全画素共通であるため、任意の列出力線２３の出力はおおよそ既知である。なお、リセット期間Ｔｒ１の信号読み出しにおいて基準成分ΔＶの信号振幅レベルが低く、ＡＤ変換に掛かる時間が短いことや省電力を考慮し、列出力線の出力電位との比較を実施しないのでカウンタ４３Ｂの動作を停止させている。
【００３４】
＜データ期間＞
データとなるデータ期間Ｔｄ１の読み出しでは、基準成分ΔＶに加え、画素２１毎の入射光量に応じた信号成分Ｖｓｉｇを読み出す。リセット期間Ｔｒ１の読み出しとは異なり、データ期間Ｔｄ１の読み出しでは、比較器４２Ａ、４２Ｂによる同時比較を行う。選択された行制御線２２に接続されている画素２１から列出力線２３へのアナログ信号読み出しが安定した後（ｔ１３〜ｔ１４）、参照信号ＲＡＭＰＡ、ＲＡＭＰＢと、列出力線の出力電位との比較を比較器４２Ａ、４２Ｂが開始する（ｔ１４）。比較器４２Ａ、４２Ｂでデータ期間Ｔｄ１における比較動作を開始すると同時に、カウンタ４３Ａ、４３Ｂでデータ期間Ｔｄ１に係るカウント動作が開始され、クロックＣＬＫに応じてカウント値が変化する。データ期間Ｔｄ１においては、カウンタ４３Ａ、４３Ｂはアップカウンタとして動作する。
【００３５】
図１に示す例では、比較器４２Ａは、参照信号ＲＡＭＰＡの電位が参照信号ＲＡＭＰＢのオフセット値Ｖｂに達するまで参照信号ＲＡＭＰＡと列出力線の出力電位との比較を実施し、カウンタ４３Ａでのカウント結果（カウント値）がメモリ４４に保持される。ここで、カウンタ４３Ａによるリセット期間Ｔｒ１のカウント値とデータ期間Ｔｄ１のカウント値とでは、メモリ４４内の異なった場所に保持される。一方、比較器４２Ｂでは、参照信号ＲＡＭＰＢと列出力線の出力電位とが等しくなったときに（ｔ１５）、比較結果を示す比較器４２Ｂの出力が反転し、同時にメモリ４４に比較期間に応じたカウント結果（カウント値）が保持される。
【００３６】
このようにしてカウンタ４３Ａは、リセット期間Ｔｒ１においてダウンカウント動作を行い、データ期間Ｔｄ１においてアップカウント動作を行う。これにより、カウンタ４３Ａのカウント値について、（データ期間Ｔｄ１の比較時間）−（リセット期間Ｔｒ１の比較時間）の減算処理を行い、画素２１毎の基準成分ΔＶ分を除いた有効信号成分Ｖｓｉｇに相当するカウント結果ＣＴＡを得ることができる。また、カウンタ４３Ｂは、データ期間Ｔｄ１のみアップカウント動作を行っている。したがって、カウンタ４３Ａでのカウント結果ＣＴＡに、カウンタ４３Ｂでのカウント結果ＣＴＢを加算することにより、（比較器４２Ａでの有効信号成分）＋（比較器４２Ｂでの有効信号成分）＝入射光量に応じた有効信号成分を得ることができる。
【００３７】
ＡＤ変換動作の終了後、列走査回路６０によりメモリ装置４４に保持されたリセット期間Ｔｒ１及びデータ期間Ｔｄ１におけるそれぞれのデジタル信号が行出力線６１を経て外部に出力される。その後、順次行毎に同様の動作が繰り返され、２次元画像が生成される。
【００３８】
第１の実施形態によれば、列毎に設けられたカラムＡＤＣが有する比較器の数を増やし、比較器に供給する参照信号のそれぞれにオフセットを被せる。このようにして、信号振幅を分割して複数の比較器で参照信号と列出力線の出力電位との比較動作を同時に開始することで、ＡＤ変換を高速に実行し、画素からの信号を読み出すことができる。例えば２つの比較器を設けることで、１つの比較器でのシングルスロープ型のカラムＡＤＣと比較して、分解能を損なうことなくデータカウントに掛かる時間を約１／２にすることができる。このように本実施形態によれば、カウントに要するクロック周波数を上げることなく、カウント期間の短縮を図ることが可能となり、ＡＤ変換を高速に行うことができる。
【００３９】
なお、本実施形態では、１つのＡＤＣ４１に２つの比較器４２Ａ、４２Ｂを設けた例を示したが、これに限定されるものではない。１つのＡＤＣが有する比較器の数を増やし、画素からのアナログ信号が取り得る信号範囲内にて信号振幅の比較範囲を分割して行えるよう比較器に供給する参照信号に適宜オフセットを与えることによって、カウント期間の短縮を図ることが可能である。また、本実施形態では、参照信号出力部５０Ａ内に複数の参照信号生成部５１Ａ、５１Ｂを設けて、それぞれにオフセット分を加えた参照信号を生成するようにしているが、これに限定されるものではない。例えば、参照信号生成部を単一にし、複数の比較器のそれぞれにオフセット値に応じたオフセット信号を供給して、比較に用いる参照信号にオフセットを加えるようにするなど、他の手法で参照信号にオフセットを加える構成としても良い。
【００４０】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
第２の実施形態に係るカラムＡＤＣ搭載の固体撮像装置の構成は、図２に示した第１の実施形態に係るカラムＡＤＣ搭載の固体撮像装置の構成と同様であるので、説明は省略する。ただし、第２の実施形態では、第１の参照信号生成部５１Ａにより生成される第１の参照信号ＲＡＭＰＡと第２の参照信号生成部５１Ｂにより生成される第２の参照信号ＲＡＭＰＢとで、スロープの傾きが異なる。
【００４１】
第２の実施形態における固体撮像装置でのＡＤ変換動作について説明する。図４は、第２の実施形態でのＡＤ変換動作の例を示すタイミングチャートである。第２の実施形態において、第１の参照信号ＲＡＭＰＡのスロープの傾きＫｃと第２の参照信号ＲＡＭＰＢのスロープの傾きＫｄとの関係は、Ｋｄ＝２Ｋｃとなっており、Ｋｄの傾きをＫｃの２倍に設定している。また、第１の参照信号ＲＡＭＰＡにはオフセットレベルとしてオフセット値Ｖｃが設定され、第２の参照信号ＲＡＭＰＢにはオフセットレベルとしてオフセット値Ｖｄ（Ｖｄ＜Ｖｃ）が設定される。オフセット値Ｖｃ、Ｖｄは、下記条件にて設定される。
【００４２】
列出力線の出力電位が取り得る信号の最大振幅Ｖｓｉｇ＿ｍに対して、参照信号の取り得る振幅が（Ｖｓｉｇ＿ｍ＋ΔＶ）以上となるように設定する必要がある。また、本実施形態では、２つの比較器４２Ａ、４２Ｂにより列出力線の出力電位が取り得る振幅を分割して比較するため、参照信号ＲＡＭＰＡの最大振幅Ｖａｍｐ＿ｃ及び参照信号ＲＡＭＰＢの最大振幅Ｖａｍｐ＿ｄとの関係は下記のようになる。
２×｜Ｖａｍｐ＿ｃ｜＝｜Ｖａｍｐ＿ｄ｜
｜Ｖａｍｐ＿ｃ｜＋｜Ｖａｍｐ＿ｄ｜≧｜Ｖｓｉｇ＿ｍ＋ΔＶ｜
【００４３】
リセット期間において列出力線に出力されるリセットレベルＶｒのばらつきを考慮して、基準成分ΔＶが計測できる範囲にて参照信号ＲＡＭＰＡのオフセット値Ｖｃを設定する。参照信号ＲＡＭＰＢのオフセット値Ｖｄは、データ期間Ｔｄ２の終了時（ｔ２６）における参照信号ＲＡＭＰＡの信号値と同一の値（Ｖｃ−Ｖａｍｐ＿ｃ）とする。
【００４４】
リセット期間Ｔｒ２におけるＡＤ変換動作は、第１の実施形態と同様であるので説明は省略する。図４において、時刻ｔ２０、ｔ２１、ｔ２２、ｔ２３は、図１に示した時刻ｔ１０、ｔ１１、ｔ１２、ｔ１３にそれぞれ対応する。
【００４５】
以下、データ期間Ｔｄ２におけるＡＤ変換動作について説明する。第２の実施形態においても、データ期間Ｔｄ２の読み出しでは第１の実施形態と同様に比較器４２Ａ、４２Ｂによる同時比較を行う。第１の実施形態とは、データ期間Ｔｄ２内における信号比較期間（ｔ２４〜ｔ２６）において参照信号ＲＡＭＰＡ、ＲＡＭＰＢのスロープの傾きが異なる点が相違する。第２の実施形態では、前述のように参照信号ＲＡＭＰＡのスロープの傾きをＫｃとし、参照信号ＲＡＭＰＢのスロープの傾きをＫｄ（Ｋｄ＝２Ｋｃ）としている。
【００４６】
選択された行制御線２２に接続されている画素２１から列信号線２３へのアナログ信号読み出しが安定した後（ｔ２３〜ｔ２４）、参照信号ＲＡＭＰＡ、ＲＡＭＰＢと、列出力線の出力電位との比較を比較器４２Ａ、４２Ｂが開始する（ｔ２４）。比較器４２Ａ、４２Ｂでデータ期間Ｔｄ２における比較動作を開始すると同時に、カウンタ４３Ａ、４３Ｂでデータ期間Ｔｄ２に係るカウント動作が開始され、クロックＣＬＫに応じてカウント値が変化する。データ期間Ｔｄ２においては、カウンタ４３Ａ、４３Ｂはアップカウンタとして動作する。
【００４７】
図４に示す例では、比較器４２Ａは、参照信号ＲＡＭＰＡの電位が参照信号ＲＡＭＰＢのオフセット値Ｖｄに達するまで参照信号ＲＡＭＰＡと列出力線の出力電位との比較を実施し、カウンタ４３Ａでのカウント結果（カウント値）がメモリ４４に保持される。ここで、カウンタ４３Ａによるリセット期間Ｔｒ２のカウント値とデータ期間Ｔｄ２のカウント値とでは、メモリ４４内の異なった場所に保持される。一方、比較器４２Ｂでは、参照信号ＲＡＭＰＢと列出力線の出力電位とが等しくなったときに（ｔ２５）、比較結果を示す比較器４２Ｂの出力が反転し、同時にメモリ４４に比較期間に応じたカウント結果（カウント値）が保持される。ここで、カウンタ４３Ｂでのカウント量は、傾きＫｃで比較したカウンタ４３Ａでのカウント量と違い、傾きＫｄが傾きＫｃの２倍であることからカウンタ４３Ｂでのカウント量はカウンタ４３Ａでのカウント量に比して２倍の重み付けがされている。
【００４８】
このようにしてカウンタ４３Ａは、リセット期間Ｔｒ２においてダウンカウント動作を行い、データ期間Ｔｄ２においてアップカウント動作を行う。これにより、カウンタ４３Ａのカウント値について、（データ期間Ｔｄ２の比較時間）−（リセット期間Ｔｒ２の比較時間）の減算処理を行い、画素２１毎の基準成分ΔＶ分を除いた有効信号成分Ｖｓｉｇに相当するカウント結果ＣＴＣを得ることができる。
【００４９】
また、カウンタ４３Ｂは、データ期間Ｔｄ２のみアップカウント動作を行っている。そこで、カウンタ４３Ｂでのカウント結果ＣＴＤに２倍の重み付けを実施した結果を、カウンタ４３Ａでのカウント結果ＣＴＣに加算する。これにより、（比較器４２Ａでの有効信号成分）＋（比較器４２Ｂでの有効信号成分）＝入射光量に応じた有効信号成分を得ることができる。
【００５０】
ＡＤ変換動作の終了後、列走査回路６０によりメモリ装置４４に保持されたリセット期間Ｔｒ２及びデータ期間Ｔｄ２におけるそれぞれのデジタル信号が行出力線６１を経て外部に出力される。その後、順次行毎に同様の動作が繰り返され、２次元画像が生成される。
【００５１】
第２の実施形態によれば、第１の実施形態と同様の効果が得られる。また、参照信号ＲＡＭＰＡ、ＲＡＭＰＢのスロープの傾きＫｃ、Ｋｄを同じにした場合と比較して、例えば前述のようにＫｄ＝２Ｋｃとすることでカウント期間を短縮することができる。したがって、クロック周波数を上げることなく、さらにＡＤ変換を高速に行うことができる。なお、本実施形態においては、カウンタの重み付けを参照信号であるＲＡＭＰ波形の傾きに合わせて変更しているが、信号出力にガンマ特性などを持たせるためにカウント量の重み付けを自由に変更しても構わない。
【００５２】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図５は、第３の実施形態に係るカラムＡＤＣ搭載の固体撮像装置の構成例を示すブロック図である。図５に示す第３の実施形態に係る固体撮像装置は、ＡＤＣ４１の比較器４２Ａ、４２Ｂに参照信号を供給するための構成が、第１の実施形態とは異なる。なお、第３の実施形態に係る固体撮像装置におけるＡＤ変換動作は、前述した第１の実施形態に係る固体撮像装置におけるＡＤ変換動作と同様である。
【００５３】
第３の実施形態に係る固体撮像装置では、参照信号出力部５０Ｂは、単一の参照信号生成部５１とオフセット電圧供給部５２とを有する。参照信号生成部５１は、図１に示した参照信号生成部５１Ａ、５１Ｂと同様に、タイミング制御回路１０から供給されるクロックＣＬＫに基づいて、時間の経過にともなって信号レベルがスロープ状に変化する参照信号ＲＡＭＰを生成して出力する。また、オフセット電圧供給部５２は、参照信号ＲＡＭＰに対してオフセットレベルを与えるためのオフセット電圧ＯＦＦＳＥＴを出力する。
【００５４】
参照信号生成部５１より出力される参照信号ＲＡＭＰは、比較器４２Ａ、４２Ｂに供給され、オフセット電圧供給部５２より出力されるオフセット電圧ＯＦＦＳＥＴは、比較器４２Ａに供給される。すなわち、図５に示す例において、オフセット電圧ＯＦＦＳＥＴは、比較器４２Ａに入力される参照信号ＲＡＭＰに対してオフセットレベルを与えるものであり、第１の実施形態におけるオフセット値Ｖｂを基準としたときのオフセット値Ｖａに相当する。なお、オフセット電圧の設定については、第１の実施形態と同様である。
【００５５】
第３の実施形態によれば、参照信号出力部５０Ｂが有する参照信号生成部５１の数を削減することで、ＤＡＣなどの回路規模が比較的大きい回路の増加を抑えつつ、第１の実施形態と同様にＡＤ変換速度の向上が可能となる。
【００５６】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５７】
１０：タイミング制御回路  ２０：画素部  ２１：画素  ２２：行制御線  ２３：列出力線  ３０：行走査回路  ４０：カラム処理部  ４１：アナログ−デジタル変換回路（ＡＤＣ）  ４２Ａ、４２Ｂ：比較器  ４３Ａ、４３Ｂ：カウンタ  ４４：メモリ  ５０Ａ、５０Ｂ：参照信号出力部  ５１、５１Ａ、５１Ｂ：参照信号生成部  ５２：オフセット電圧供給部  ６０：列走査回路
【図１】
2014135645.tif 000003
【図２】
2014135645.tif 000004
【図３】
2014135645.tif 000005
【図４】
2014135645.tif 000006
【図５】
2014135645.tif 000007
【図６】
2014135645.tif 000008
【図７】
2014135645.tif 000009