(57)【要約】【課題】複合センサにおいて、ある検出エレメントに発生した故障が、他の故障が発生していない検出部に影響を与えることを抑える技術を提供する。【解決手段】複合センサにおいて、複数の検出エレメントのそれぞれ毎に有する信号検出回路である、Ｃ／Ｖ変換回路３２１ａ，３２１ｂ、アンプ回路３２２ａ，３２２ｂ、ＡＤＣ３２３ａ，３２３ｂ、診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、キャリア信号生成ＤＡＣ３２８ａ，３２８ｂ、および、基板電圧発生ＤＡＣ３２９ａ，３２９ｂからなる複数の検出部と、複数の検出部のそれぞれの間で共有する電源電圧入力部３３１およびＧＮＤ電圧入力部３３２と、複数の検出部のそれぞれ毎に有し、各検出エレメントの故障を検知し、故障の発生した検出部への電源供給を停止する故障検出回路である過電流スイッチ回路１０１ａ，１０１ｂと、を有する。【選択図】図１
2014149220.tif 000002
【特許請求の範囲】
【請求項１】
複数の物理量を検出する複数の検出エレメントを有する複合センサであって、
前記複数の検出エレメントのそれぞれ毎に有する信号検出回路からなる複数の検出部と、
前記複数の検出部のそれぞれの間で共有する電源と、
前記複数の検出部のそれぞれ毎に有し、各検出エレメントの故障を検知し、故障の発生した検出部への電源供給を停止する複数の故障検出回路と、
を有する、複合センサ。
【請求項２】
請求項１記載の複合センサにおいて、
前記複数の故障検出回路は、それぞれ、電流が所定の値にないとき、または、電流が閾値より大きいときに故障と検知する、複合センサ。
【請求項３】
請求項２記載の複合センサにおいて、
前記複数の検出エレメントは、２軸の加速度を検出する第１および第２の加速度検出エレメントを含む、複合センサ。
【請求項４】
請求項１記載の複合センサにおいて、
前記複合センサは、さらに、前記複数の検出部のそれぞれの間で共有する基準電圧生成回路およびクロック生成回路を有し、
前記複数の故障検出回路は、それぞれ、バッファ回路を有し、
前記基準電圧生成回路により生成された基準電圧の電圧信号、および前記クロック生成回路により生成されたクロックの電圧信号の少なくとも一方は、前記複数のバッファ回路のそれぞれを介して各検出部に与えられている、複合センサ。
【請求項５】
請求項４記載の複合センサにおいて、
前記複数の故障検出回路は、それぞれ、前記バッファ回路の消費電流の変化を監視し、所定の電流値にないときに検出エレメントの故障と判定し、故障の発生した検出部への電源供給を停止する、複合センサ。
【請求項６】
請求項１記載の複合センサにおいて、
前記複合センサは、さらに、出力段にＬＰＦを有し、
前記複数の故障検出回路のそれぞれにおける、各検出エレメントの故障を検知し、故障の発生した検出部への電源供給を停止するまでの応答時間は、前記ＬＰＦの時定数よりも短い、複合センサ。
【請求項７】
請求項１記載の複合センサにおいて、
前記複合センサは、さらに、前記複数の故障検出回路のそれぞれが故障の発生した検出部への電源供給を停止したことを出力通信フレームにて通知する通信回路を有する、複合センサ。
【請求項８】
請求項７記載の複合センサにおいて、
前記出力通信フレームには、故障の発生した検出部への電源供給を停止したことを通知する内容と、前記複数の検出エレメントのそれぞれの出力値とが含まれている、複合センサ。
【請求項９】
請求項２記載の複合センサにおいて、
前記複数の検出エレメントは、それぞれ、可動部、電極、およびダミーパターン部を有し、
前記ダミーパターン部の電圧は、前記可動部および前記電極のいずれか１つと異なる、複合センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の物理量を検出する複合センサに関し、特に、各物理量の検出エレメントの故障発生検知と、その故障の影響を他の検出部に伝搬させない機能とを有する複合センサに関する。
【背景技術】
【０００２】
本技術分野の背景技術として、例えば特許文献１がある。この特許文献１には、重複した角速度センサを有する技術が記載されている。より詳細には、特許文献１の段落００１１に、故障時に故障信号を出力する故障診断回路を有する複数の角速度センサと、前記角速度センサの故障の有無および故障している角速度センサを判断する判別手段と、この判別手段からの出力信号を基に故障信号を段階的に変化されるステップ電圧出力手段とを設け、故障した角速度センサ以外の角速度センサの出力信号を外部コンピュータに伝えることが記載されている。
【０００３】
また、本技術分野の背景技術として、特許文献２や特許文献３等もある。これらの特許文献２，３には、複数軸間で検出回路を共有化する技術が記載されている。より詳細には、以下の内容が記載されている。特許文献２の図１を説明する段落００２５に、診断電圧制御部１６７は、加速度センサが正常に稼動しているか否かを診断するため、強制的に振動子１２８をＸ軸方向に、振動子１２９をＹ軸方向に変位させ、電極１３１および１３３に電圧を印加することが記載されている。また、特許文献３の図１１に、搬送波印加回路１８が直交する感度（検出軸）を持つ容量可変コンデンサ２１ａ，２１ｂ，２２ａ，２２ｂに搬送波を印加することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４７９３０１２号公報
【特許文献２】特開２０１２−９３３０１号公報
【特許文献３】特開２００９−１４５３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＭＥＭＳ（Micro Electro Mechanical Systems）と呼ばれる種類の、慣性量を検知する半導体技術を活用したセンサデバイスが開発され、特に自動車分野への適用が進んでいる。また近年、複数の物理量を１つのセンサモジュールないしは１つの検出エレメントチップで実現する「複合化」が進み、センサの低コスト化を実現する動きが加速している。
【０００６】
例えば、このような複合センサは、図１１に示すような構成を有している。図１１は、本発明の前提として検討した複合センサの全体の構成の一例を示す図である。図１１は、２軸の加速度、すなわち第１の加速度検出エレメントと第２の加速度検出エレメントとの２つの検出エレメントを有する複合加速度センサの構成例である。
【０００７】
この複合加速度センサでは、加速度検出エレメントチップ３１１に、第１の加速度検出エレメントと、第２の加速度検出エレメントとがあり、それぞれ、加速度によって変位する第１および第２の可動部３１２ａ，３１２ｂと、それぞれの可動部３１２ａ，３１２ｂに対して変位しない固定部とでコンデンサを形成し、加速度を検知する第１および第２の検出電極３１３ａ，３１３ｂとを備える。さらに、第１の加速度検出エレメントおよび第２の加速度検出エレメントには、それぞれの可動部３１２ａ，３１２ｂと、それに対して変位しない固定部とでコンデンサを形成し、静電力によって可動部３１２ａ，３１２ｂを強制的に変位させる第１および第２の診断電極３１４ａ，３１４ｂを備える。さらに、それぞれの検出電極３１３ａ，３１３ｂにキャリア電圧を与える第１および第２のキャリア電圧印加部３１５ａ，３１５ｂを備える。さらに、可動部３１２ａ，３１２ｂを支持する第１および第２の支持梁３１７ａ，３１７ｂ、そして可動部と固定部以外の領域であるダミーパターン部３１６を備える。
【０００８】
また、信号検出ＬＳＩ３２０には、第１および第２のＣ／Ｖ（Capacitance to Voltage）変換回路３２１ａ，３２１ｂ、第１および第２のアンプ回路３２２ａ，３２２ｂ、第１および第２のＡＤＣ（Analogue to Digital Convertor）３２３ａ，３２３ｂをそれぞれ検出エレメント毎に備える。前述した第１の加速度検出エレメントと、その検出回路（第１のＣ／Ｖ変換回路３２１ａ、第１のアンプ回路３２２ａ、第１のＡＤＣ３２３ａ）とから第１の検出部を構成し、前述した第２の加速度検出エレメントと、その検出回路（第２のＣ／Ｖ変換回路３２１ｂ、第２のアンプ回路３２２ｂ、第２のＡＤＣ３２３ｂ）とから第２の検出部を構成する。さらに、信号検出ＬＳＩ３２０には、基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）やＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）やレジスター等のメモリ３２６、診断電圧出力用ＤＡＣ（Digital to Analogue Convertor）３２７、キャリア信号生成ＤＡＣ３２８、基板電圧発生ＤＡＣ３２９、ＤＳＰ（Digital Signal Processor）回路部３３０、電源電圧入力部３３１、ＧＮＤ電圧入力部３３２は、検出エレメントの数よりも少ない数を、すなわち一般には一式のみを設けている。この理由は後述する。
【０００９】
また、加速度検出エレメントチップ３１１と信号検出ＬＳＩ３２０とは、ボンディングワイヤ３４１によって電気的に接続される。
【００１０】
以上のように構成された複合加速度センサについて、その動作を説明する。複合加速度センサの信号検出ＬＳＩ３２０では、外部からの電源電圧を電源電圧入力部３３１とＧＮＤ電圧入力部３３２とで受ける。そして、受けた電源電圧を、図１１中の各回路要素である、第１のＣ／Ｖ変換回路３２１ａ、第１のアンプ回路３２２ａ、第１のＡＤＣ３２３ａ、第２のＣ／Ｖ変換回路３２１ｂ、第２のアンプ回路３２２ｂ、第２のＡＤＣ３２３ｂ、診断電圧出力用ＤＡＣ３２７、キャリア信号生成ＤＡＣ３２８、基板電圧発生ＤＡＣ３２９、基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、メモリ３２６、ＤＳＰ回路部３３０のそれぞれに供給する。
【００１１】
また、基準電圧生成回路３２４では、電源電圧や温度に依存した変動を抑えた、所定の一定電圧レベルを生成する機能を持つ。このような基準電圧は、ＡＤＣやＤＡＣの基準電圧として、センサの感度を決定する役割を持つ。基準電圧生成回路３２４によって生成される基準電圧は、第１のＡＤＣ３２３ａ、第２のＡＤＣ３２３ｂ、診断電圧出力用ＤＡＣ３２７、キャリア信号生成ＤＡＣ３２８、基板電圧発生ＤＡＣ３２９に与えられる。基準電圧生成回路３２４は、複合加速度センサであっても、前述の通り各検出部で共用するので、複合センサで一つだけを備える構成とすることができる。このような構成とすることは、信号検出ＬＳＩ３２０の小型化を実現し、作製コストを低減できる。
【００１２】
キャリア信号生成ＤＡＣ３２８は、オシレータおよびクロック生成回路３２５からクロックのトリガーを受け、基準電圧を分圧などによって所定の電圧に調整したキャリア信号をキャリア電圧印加部３１５ａ，３１５ｂに印加する。このとき、キャリア信号生成ＤＡＣ３２８と、オシレータおよびクロック生成回路３２５は、基準電圧生成回路３２４と同じ理由で、複数の検出部で兼用としている。
【００１３】
加速度検出エレメントチップ３１１では、加速度が印加されると、可動部が変位することで固定部との相対距離が変化し、すなわち検出電極３１３ａ，３１３ｂの静電容量が変化する。キャリア信号が印加された検出電極３１３ａ，３１３ｂの静電容量変化量は、電流の形でＣ／Ｖ変換回路３２１ａ，３２１ｂに入力され、電圧信号に変換される。電圧信号に変換された加速度は、アンプ回路３２２ａ，３２２ｂ、ＡＤＣ３２３ａ，３２３ｂを経てＤＳＰ回路部３３０での波形整形、例えば低域通過フィルタ（ＬＰＦ：Low Pass Filter）によるノイズ除去、ゼロ点やゲインのトリミング（ＴＲＩＭ．）調整等を経て、ＳＰＩ（Serial Peripheral Interface）通信等の通信手段（Ｃｏｍｍ．）を介して上位のシステムに加速度が出力される。
【００１４】
このとき、ＤＳＰ回路部３３０や、メモリ３２６も、基準電圧生成回路３２４と同じ理由から、各検出部で兼用する。しかし、Ｃ／Ｖ変換回路３２１ａ，３２１ｂ、アンプ回路３２２ａ，３２２ｂ、ＡＤＣ３２３ａ，３２３ｂは連続時間の電圧信号を処理する回路のため、一般に、他の検出部と兼ねることが困難であるので、検出エレメントの数だけ設けておく必要がある。また、診断電圧出力用ＤＡＣ３２７も各検出部で兼用となっている。診断電圧出力用ＤＡＣ３２７では、各検出エレメントの診断電極３１４ａ，３１４ｂに電圧を印加することで静電力を発生し、変位の発生をＤＳＰ回路部３３０で確認することで、固着などの故障を検知するものである。
【００１５】
さらに、基板電圧発生ＤＡＣ３２９も、各検出部で兼ねる構成となっている。基板電圧とは、ダミーパターン部３１６の電圧である。特に、基板電圧を可動部３１２ａ，３１２ｂの電圧と等しく設定することで、可動部３１２ａ，３１２ｂとダミーパターン部３１６の間に生じる不要な静電力の発生を抑制したり、寄生容量の影響を抑制したりすることができる。したがって、本来、加速度の検出に直接必要でなく、センサとしての機能を実現するための電極を構成しない、導体であるダミーパターン部３１６についても、電圧をフローティング状態にせず一定値に固定する機能を有していることが望ましい。しかし、これらダミーパターン部の電圧、すなわち基板電圧は、前述のように全ての検出エレメントについて同じ電圧を与えることで十分であり、各検出部で基板電圧発生ＤＡＣ３２９を兼ねることが可能である。
【００１６】
また、図１１に示すように、加速度検出エレメントチップ３１１のチップのダミーパターン部３１６が全ての検出エレメントについて共通の導体であり、電圧の分割がなされるように構成されていない場合は、明らかに信号検出ＬＳＩ３２０側には１つの基板電圧発生ＤＡＣ３２９を有していれば必要十分である。以上のような構成により、複数の検出エレメントを有する加速度センサで、信号検出ＬＳＩ側で兼ねることができる部分を可能な限り兼用とすることにより、作製コストの削減を図った複合センサを実現できる。したがって、一般には前述のような構成とすることが多い。
【００１７】
また、耐故障性を高めるという観点からは、図１１内に示した可動部３１２ａ，３１２ｂを同一の物理量、同一の検出軸で複数設けるという構成も考えられる（図示せず）。すなわち、全く同じ検出エレメントを多数持つことで、一つの検出エレメントが故障しても、残りの故障していない検出エレメントについては、所望のセンサ機能を維持できる、重複センサという概念である。このような概念を用いた技術には、例えば前述した特許文献１がある。
【００１８】
図１１に示すような信号検出ＬＳＩ３２０と加速度検出エレメントチップ３１１の故障の発生確率を考えると、前者はいわゆるソリッド・ステートであるために機械的な可動部がなく、耐衝撃性にも優れている一方、後者は微細な機械的構造を有し、これが常に加速度や静電力で変位するような構成を有している。すなわち、一般には、信号検出ＬＳＩの故障発生率は、加速度検出エレメントチップと比較すると、非常に低い。また、両者を接続するボンディングワイヤの接触不良や短絡に比較しても、信号検出ＬＳＩ単体の故障発生率は一般には極めて低い。このため、耐故障性の向上を目的として重複センサの構成をとる場合においても、前述の２軸の加速度を検出する加速度センサのように、信号検出ＬＳＩについては、各検出部で兼用できる回路要素は兼用する構成とすることが一般的である。そうでなければ、同一のセンサを同じ検出軸で複数実装することと何ら変わりがなく、コスト上のメリットを得られない。
【００１９】
例えば、前述した特許文献１でも、重複センサ内に複数の角速度センサを設けた上、それらの故障を検知し出力を選択する手段を有する回路を重複センサ内に１つ有する構成が記載されている。すなわち、機械構造を有する加速度センサ部は故障しても、回路部についてはほとんど故障しないことが、複合センサや重複センサの前提にあると言える。言い換えれば、複数個の同一センサの回路部が同時に故障する確率と、複数の検出エレメントを有するセンサ回路部に１つの故障が発生する確率は、機械構造部やボンディングワイヤ部のそれに比較すれば、ほとんど同程度にみなせるという認識がある。
【００２０】
また、前述した特許文献２や特許文献３等にも、重複センサのコスト上のメリットを考慮して、複数軸間で検出回路を共有化する技術が記載されている。例えば、特許文献２では診断電圧制御部を共有化し、また特許文献３では搬送波印加回路を共有化して、コスト上のメリットが得られる構成となっている。
【００２１】
ところで、前述した特許文献１〜３等を含む従来技術に関して、本発明者が検討した結果、以下のようなことが明らかとなった。すなわち、従来技術の構成では、１つの検出エレメントの故障、特に検出エレメント部の機械的な故障の、他の検出部への伝搬を避けることができないという問題を有している。以下に、この問題を説明する。
【００２２】
前述した図１１に示す加速度検出エレメントチップ３１１は、シリコンなどの材料をＤＲＩＥ（Deep Reactive Ion Etching）等のエッチング加工技術によって作製する、微細な機械構造を有する。一般に、このような微細加工による機械構造では、可動部の質量が数マイクログラムから数１００マイクログラム程度であるため、電気的な静電力がその変位に対し支配的になることがある。
【００２３】
例えば、外部からの極端に大きな加速度印加（例えば、落下して地面に衝突するような状況）によって大きな変位が発生した場合に、浮遊電荷によって可動部が電極の固定部やダミーパターン部に固着するという故障モードが発生することがある。また、導電性のパーティクルが何らかの理由で生じたり、製造時から混入していたりすると、これが異なる電圧にある導体間に付着した場合、電気的には短絡状態となる。前述のように、一般には加速度検出エレメントチップ３１１の全ての導体はフローティングではなく何らかの電圧を与えられているので、それらに差があれば、電流が流れる。
【００２４】
また、ボンディングワイヤの脱落や相互接触による短絡という故障モードも、センサの構造上は発生しうる。この場合も、電圧差によって設計時に意図していた電流量とは異なる電流が生じる。
【００２５】
これらの短絡によって、信号検出ＬＳＩから見た負荷側である、加速度検出エレメント部やボンディングワイヤ部が低インピーダンスの状態になり、本来の回路設計時の想定とは異なる状況になる。このとき、第１および第２のＣ／Ｖ変換回路３２１ａ，３２１ｂ、第１および第２のアンプ回路３２２ａ，３２２ｂや第１および第２のＡＤＣ３２３ａ，３２３ｂで、通常の動作範囲では入力されない電圧ないし電流が入力される故障モードが発生する。これにより、電源から過大な電流が流れたり、基準電圧生成回路３２４で許容できる電流量を超過したりするという故障が生じる。
【００２６】
これらの過電流が発生すると、例えば、電源回路や基準電圧生成回路３２４の出力抵抗による電圧降下が発生し、基準電圧生成回路の出力電圧が、本来の設計電圧値とは異なる値に変化してしまう。特に基準電圧は、前述のように検出回路各要素の基準電圧であるから、ある検出エレメントの短絡による基準電圧の変化は、他の故障が発生していない検出部のオフセットドリフトや感度変化といった不具合モードを顕著に発生させる。
【００２７】
ここで、静電容量Ｃｓの変化で加速度を検知するＣ／Ｖ変換回路の例を図１２に示す。図１２において、２００１はスイッチ、２００２は出力端子、２００３は電圧振幅（キャリア電圧）Ｖｃを持つキャリア信号生成器、２００４はバイアス電圧、２００５はオペアンプである。このＣ／Ｖ変換回路では、出力端子２００２に現れる加速度出力Ｖｏｕｔは帰還容量Ｃｆを用いて、Ｖｏｕｔ＝Ｃｓ／Ｃｆ×Ｖｃの関係になる。また、一般にキャリア電圧は、精度を得るために基準電圧を分圧して作成するので、基準電圧の変化がキャリア電圧Ｖｃを変化させる。したがって、基準電圧が変化すると、加速度を検知する静電容量Ｃｓが変化していないにも関わらず、上位のシステムには静電容量Ｃｓの変化として検知され、キャリア電圧Ｖｃの変化によってセンサの出力を変動させるという故障モードが生じる。
【００２８】
つまり、ある検出エレメントの故障は他の故障のない検出部にまで伝搬しうる危険性を有しているのである。また、短絡や前述の過電流の発生によって、回路網の電圧が設計時に意図していた電圧とは異なる状態になるので、回路内の寄生容量や寄生抵抗による相互作用も設計時とは異なる状態になる。例えば、従来導体間で同電圧であったため見えていなかった寄生容量が片方の導体がグラウンドレベルに落ちたために寄生容量になり、これによってキャリア信号の立ち上がりになまりが生じたり、本来グラウンドレベルであるべき導体に電圧が印加され、回路全体のグラウンドレベルが変動したりといった事象が発生する可能性がある。これらの事象も、センサ出力のオフセットドリフトや感度変化といった不具合モードを、故障の発生していない検出部に伝搬させる危険性を有している。
【００２９】
そこで、本発明は、前記のような問題点を解決するためになされたものであり、その代表的な目的は、複数の検出エレメントや重複した検出エレメントを有する複合センサにおいて、ある検出エレメントに発生した故障が、他の故障が発生していない検出部に影響を与えることを抑える技術を提供することである。
【００３０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３２】
すなわち、代表的な複合センサは、複数の物理量を検出する複数の検出エレメントを有する複合センサである。前記複合センサは、前記複数の検出エレメントのそれぞれ毎に有する信号検出回路からなる複数の検出部と、前記複数の検出部のそれぞれの間で共有する電源と、前記複数の検出部のそれぞれ毎に有し、各検出エレメントの故障を検知し、故障の発生した検出部への電源供給を停止する複数の故障検出回路と、を有する。
【発明の効果】
【００３３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００３４】
すなわち、代表的な効果は、複数の検出エレメントや重複した検出エレメントを有する複合センサにおいて、ある検出エレメントに発生した故障が、他の故障が発生していない検出部に影響を与えることを抑えることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１における複合センサの全体の構成の一例を示す図である。
【図２】図１に示す複合センサにおいて、過電流検出と電源の停止を実現する過電流スイッチ回路の構成の一例を示す図である。
【図３】図１に示す複合センサにおいて、過電流検出と電源の停止を実現する別の過電流スイッチ回路の構成の一例を示す図である。
【図４】（ａ）（ｂ）は図１に示す複合センサにおいて、基準電圧について、過電流の影響分離と電源の停止を実現する過電流スイッチ回路の構成の一例を示す図である。
【図５】図１に示す複合センサにおいて、時間軸で故障発生時のセンサ出力変化の一例を示す図である。
【図６】（ａ）（ｂ）は図１に示す複合センサにおいて、正常時と故障発生時のセンサ出力フォーマットの一例を示す図である。
【図７】図１に示す複合センサにおいて、信号検出ＬＳＩの実装方法の一例を示す図である。
【図８】図１に示す複合センサにおいて、信号検出ＬＳＩの別の実装方法の一例を示す図である。
【図９】本発明の実施の形態２における複合センサの全体の構成の一例を示す図である。
【図１０】（ａ）（ｂ）は図９に示す複合センサにおいて、正常時と故障発生時のセンサ出力フォーマットの一例を示す図である。
【図１１】本発明の前提として検討した複合センサの全体の構成の一例を示す図である。
【図１２】本発明が解決しようとする課題の説明において、静電容量の変化で加速度を検知するＣ／Ｖ変換回路の構成の一例を示す図である。
【発明を実施するための形態】
【００３６】
以下の実施の形態においては、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００３７】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３８】
［実施の形態の概要］
まず、実施の形態の概要について説明する。本実施の形態の概要では、一例として、括弧内に各実施の形態の対応する構成要素および符号を付して説明する。
【００３９】
実施の形態の代表的な複合センサは、複数の物理量を検出する複数の検出エレメント（実施の形態１：第１および第２の加速度検出エレメント３１１ａ，３１１ｂ、実施の形態２：第１および第２の加速度検出エレメント３１１ａ，３１１ｂと第１の角速度検出エレメント１０１３ａ）を有する複合センサである。前記複合センサは、前記複数の検出エレメントのそれぞれ毎に有する信号検出回路（Ｃ／Ｖ変換回路３２１ａ，３２１ｂ，１００１，１００４、アンプ回路３２２ａ，３２２ｂ，１００２，１００５、ＡＤＣ３２３ａ，３２３ｂ，１００３，１００６、診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、キャリア信号生成ＤＡＣ３２８ａ，３２８ｂ，１００８、基板電圧発生ＤＡＣ３２９ａ，３２９ｂ，１００９、および、駆動電圧発生ＤＡＣ１００７）からなる複数の検出部と、前記複数の検出部のそれぞれの間で共有する電源（電源電圧入力部３３１およびＧＮＤ電圧入力部３３２）と、前記複数の検出部のそれぞれ毎に有し、各検出エレメントの故障を検知し、故障の発生した検出部への電源供給を停止する複数の故障検出回路（過電流スイッチ回路１０１ａ，１０１ｂ，１０４）と、を有する。
【００４０】
さらに好ましくは、前記複合センサは、前記複数の検出部のそれぞれの間で共有する基準電圧生成回路（基準電圧生成回路３２４）およびクロック生成回路（オシレータおよびクロック生成回路３２５）を有する。さらに、前記複数の故障検出回路（過電流スイッチ回路１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，１０５〜１０７）は、それぞれ、バッファ回路（オペアンプ７０１）を有する。そして、前記基準電圧生成回路により生成された基準電圧の電圧信号、および前記クロック生成回路により生成されたクロックの電圧信号の少なくとも一方は、前記複数のバッファ回路のそれぞれを介して各検出部に与えられている。
【００４１】
以下、上述した実施の形態の概要に基づいた各実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、前述した本発明の前提として検討した図１１と同一の部材にも同一の符号を付しているので、同様に繰り返しの説明は省略する。
【００４２】
本実施の形態においては、一例として、２軸の加速度検出を実現する複合センサ（実施の形態１）、２軸の加速度検出および１軸の角速度検出を実現する複合センサ（実施の形態２）を例に挙げて説明する。本明細書にて示す技術は、必ずしも前記の構成に限るものではなく、さらに多軸の検出軸を有したり、加速度、角速度以外の物理量を検出する構成を有する複合センサ全般に広く適用したりできるものである。
【００４３】
また、本実施の形態においては、各物理量の検出エレメントの故障発生検知と、その故障の影響を他の検出部に伝搬させない機能を有することを特徴とする、いわゆる機能安全を適用した複合センサの構成に関するものである。すなわち、複数の検出エレメントや重複した検出エレメントを有する複合センサにおいて、信号検出ＬＳＩの機能を一部共用しているもので、ある検出エレメントに発生した故障、特に短絡による大電流の発生が、他の故障が発生していない検出部に影響を与え得るという問題点を解決する、いわゆる機能安全を適用したセンサを実現するものである。
【００４４】
［実施の形態１］
本実施の形態１における複合センサについて、図１〜図８を用いて説明する。
【００４５】
＜複合センサの構成および動作＞
まず、図１を用いて、本実施の形態における複合センサの構成について説明する。図１は、この複合センサの全体の構成の一例を示す図である。本実施の形態では、一例として、２軸の加速度、すなわち第１の加速度検出エレメントと第２の加速度検出エレメントとの２つの加速度検出エレメントを有する複合センサの構成例としている。
【００４６】
図１の複合センサは、加速度検出エレメントチップ３１１と、信号検出ＬＳＩ３２０とを有して構成される。
【００４７】
加速度検出エレメントチップ３１１は、第１の加速度検出エレメント３１１ａと、第２の加速度検出エレメント３１１ｂとを有する。第１および第２の加速度検出エレメント３１１ａ，３１１ｂには、加速度によって変位する第１および第２の可動部３１２ａ，３１２ｂと、それぞれの可動部３１２ａ，３１２ｂに対して変位しない固定部とでコンデンサを形成し、加速度を検知する第１および第２の検出電極３１３ａ，３１３ｂとを備える。さらに、第１および第２の加速度検出エレメント３１１ａ，３１１ｂには、それぞれの可動部３１２ａ，３１２ｂと、それに対して変位しない固定部とでコンデンサを形成し、電圧を印加し、可動部３１２ａ，３１２ｂを静電力によって強制的に変位させる機能を実現する第１および第２の診断電極３１４ａ，３１４ｂを備える。さらに、第１および第２の加速度検出エレメント３１１ａ，３１１ｂには、それぞれの検出電極３１３ａ，３１３ｂにキャリア電圧を与える第１および第２のキャリア電圧印加部３１５ａ，３１５ｂを備える。さらに、第１および第２の加速度検出エレメント３１１ａ，３１１ｂには、可動部３１２ａ，３１２ｂを支持する第１および第２の支持梁３１７ａ，３１７ｂ、そして可動部と固定部以外の領域である第１および第２のダミーパターン部３１６ａ，３１６ｂを備える。
【００４８】
信号検出ＬＳＩ３２０は、第１および第２のＣ／Ｖ変換回路３２１ａ，３２１ｂ、第１および第２のアンプ回路３２２ａ，３２２ｂ、第１および第２のＡＤＣ３２３ａ，３２３ｂ、第１および第２の診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、第１および第２のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂ、第１および第２の基板電圧発生ＤＡＣ３２９ａ，３２９ｂをそれぞれ検出エレメント毎に備える。前述した第１の加速度検出エレメント３１１ａと、その検出回路（第１のＣ／Ｖ変換回路３２１ａ、第１のアンプ回路３２２ａ、第１のＡＤＣ３２３ａ、第１の診断電圧出力用ＤＡＣ３２７ａ、第１のキャリア信号生成ＤＡＣ３２８ａ、第１の基板電圧発生ＤＡＣ３２９ａ）とから第１の加速度検出部を構成し、前述した第２の加速度検出エレメント３１１ｂと、その検出回路（第２のＣ／Ｖ変換回路３２１ｂ、第２のアンプ回路３２２ｂ、第２のＡＤＣ３２３ｂ、第２の診断電圧出力用ＤＡＣ３２７ｂ、第２のキャリア信号生成ＤＡＣ３２８ｂ、第２の基板電圧発生ＤＡＣ３２９ｂ）とから第２の加速度検出部を構成する。さらに、信号検出ＬＳＩ３２０には、基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、ＥＰＲＯＭやＲＯＭやＲＡＭやレジスター等のメモリ３２６、ＤＳＰ回路部３３０、電源電圧入力部３３１、ＧＮＤ電圧入力部３３２を、検出エレメントの数よりも少ない数を、すなわち一般には一式のみを設けている。この理由は前述の通りである。
【００４９】
また、加速度検出エレメントチップ３１１と信号検出ＬＳＩ３２０とは、ボンディングワイヤ３４１によって電気的に接続される。
【００５０】
以上のように構成された複合センサについて、その動作を説明する。複合センサの信号検出ＬＳＩ３２０では、外部からの電源電圧を電源電圧入力部３３１とＧＮＤ電圧入力部３３２とで受ける。そして、受けた電源電圧を、検出部毎に設けられた第１および第２の過電流スイッチ回路１０１ａ，１０１ｂを経由して、図１中の各回路要素である、第１および第２のＣ／Ｖ変換回路３２１ａ，３２１ｂ、第１および第２のアンプ回路３２２ａ，３２２ｂ、第１および第２のＡＤＣ３２３ａ，３２３ｂ、第１および第２の診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、第１および第２のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂ、第１および第２の基板電圧発生ＤＡＣ３２９ａ，３２９ｂにそれぞれ供給する。基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、メモリ３２６、ＤＳＰ回路部３３０には、外部から受けた電源電圧が直接供給される。
【００５１】
基準電圧生成回路３２４によって生成される基準電圧は、検出部毎に設けられた第１および第２の過電流スイッチ回路１０２ａ，１０２ｂを経由して、第１および第２のＡＤＣ３２３ａ，３２３ｂ、第１および第２の診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、第１および第２のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂ、第１および第２の基板電圧発生ＤＡＣ３２９ａ，３２９ｂにそれぞれ与えられる。この基準電圧生成回路３２４は、本実施の形態でも各検出部で共用する。このような構成とすることは、信号検出ＬＳＩ３２０の小型化を実現し、作製コストを低減できる。
【００５２】
また、基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、メモリ３２６、ＤＳＰ回路部３３０、電源電圧入力部３３１、ＧＮＤ電圧入力部３３２は、全ての検出部で兼用するものであり、本実施の形態では一式のみを設けている。オシレータおよびクロック生成回路３２５は、検出部毎に設けられた第１および第２の過電流スイッチ回路１０３ａ，１０３ｂを経由して、第１および第２のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂにそれぞれキャリア発生のタイミングを与えるトリガーを入力する。
【００５３】
基準電圧を受けた第１のキャリア信号生成ＤＡＣ３２８ａと第２のキャリア信号生成ＤＡＣ３２８ｂは、共通のオシレータおよびクロック生成回路３２５からクロックのトリガーを受け、キャリア信号をそれぞれ第１のキャリア電圧印加部３１５ａと第２のキャリア電圧印加部３１５ｂに印加する。このとき、オシレータおよびクロック生成回路３２５は、第１および第２の加速度検出エレメント３１１ａ，３１１ｂに兼用としている。ただし、キャリア信号生成ＤＡＣ３２８ａ，３２８ｂは、第１の加速度検出エレメント３１１ａと第２の加速度検出エレメント３１１ｂとで異なるものを利用している。
【００５４】
なお、ここで、各加速度検出エレメント３１１ａ，３１１ｂのキャリア信号は互いに独立であるので、キャリア信号の周波数や振幅、位相は必ずしも同一のものでなくてもよく、また、異なるキャリア信号生成ＤＡＣを利用していながらも、全く同一の周波数・振幅・位相であってもよい。
【００５５】
第１および第２の加速度検出エレメント３１１ａ，３１１ｂでは、加速度が印加されると、可動部が変位することで固定部との相対距離が変化する。例えば、第１の加速度検出エレメント３１１ａの感度方向に加速度が印加された場合、第１の検出電極３１３ａの静電容量が変化する。キャリア信号が印加された第１の検出電極３１３ａの静電容量変化量は、電流の形で第１のＣ／Ｖ変換回路３２１ａに入力され、電圧信号に変換される。電圧信号に変換された第１の加速度検出エレメント３１１ａの感度方向に印加された加速度は、第１のアンプ回路３２２ａ、第１のＡＤＣ３２３ａを経てＤＳＰ回路部３３０での波形整形、すなわちＬＰＦによるノイズ除去、ゼロ点やゲインのトリミング調整等を経て、ＳＰＩ通信等の通信手段を介して上位のシステムに前記印加された加速度が出力される。このとき、ＤＳＰ回路部３３０や、メモリ３２６も、基準電圧生成回路３２４と同じ理由から、各加速度検出エレメント３１１ａ，３１１ｂで兼用する。第２の加速度検出エレメント３１１ｂの機能については、第１の加速度検出エレメント３１１ａと同じであるので、説明は省略する。
【００５６】
＜過電流スイッチ回路の機能＞
図２〜図４を用いて、前述した第１および第２の過電流スイッチ回路（１０１ａ，１０１ｂ、１０２ａ，１０２ｂ、１０３ａ，１０３ｂ）の機能について説明する。図２および図３は、それぞれ、過電流検出と電源の停止を実現する過電流スイッチ回路の構成の一例を示す図である。図４（ａ）（ｂ）は、基準電圧について、過電流の影響分離と電源の停止を実現する過電流スイッチ回路の構成の一例を示す図である。
【００５７】
図２に示す過電流スイッチ回路は、信号検出ＬＳＩ３２０の外から入力された電源電圧と、基準電圧生成回路３２４の両方について適用できるものである。すなわち、第１および第２の過電流スイッチ回路１０１ａ，１０１ｂと、第１および第２の過電流スイッチ回路１０２ａ，１０２ｂとに適用できる。以下、過電流スイッチ回路の説明においては、電源電圧の過電流を検出する過電流スイッチ回路１０１ａ，１０１ｂを例にその機能を説明するが、過電流スイッチ回路１０２ａ，１０２ｂに適用する場合には「電源電圧」はそのまま「基準電圧」と置き換え可能である。なお、オシレータおよびクロック生成回路３２５の過電流スイッチ回路１０３ａ，１０３ｂにも、同様に適用できることは言うまでもない。
【００５８】
図２に示す過電流スイッチ回路１０１ａ，１０１ｂは、電圧入力部５０１、ＭＯＳトランジスタからなるスイッチ５０２、抵抗とオペアンプからなる電流検出回路部５０３、判定閾値５０４とする比較器５０５、ＬＰＦ５０６、インバータからなる故障判定出力部５０７等から構成される。
【００５９】
過電流スイッチ回路１０１ａ，１０１ｂに印加された電源電圧は、電圧入力部５０１を経て、さらにスイッチ５０２を介して電流検出回路部５０３に入力され、その出力が検出部に与える電源電圧として出力される。このとき、電流検出回路部５０３の出力は、判定閾値５０４と比較器５０５で比較され、デジタル回路起因のクロックノイズ等や高周波で発生する電流成分を除去するＬＰＦ５０６を経て、故障判定出力部５０７から外部のＤＳＰ回路部３３０に送られる。ただし、比較器５０５は一定の値より大きいことを検出する構成だけでなく、一定の値より小さいことを検出したり、一定の範囲内にあることを比較したりする構成でもよい。また、ＬＰＦ５０６はＤＳＰ回路部３３０内で実装してもよい。これは、短絡による故障では、本来電圧があるべきところ、電圧がなくなるという故障モードに陥る可能性もあるためである。また、ＤＳＰ回路部３３０では、故障判定が真であるという通知のあった検出エレメントの検出回路について、スイッチ５０２をＯＦＦ、すなわち通電状態を絶縁状態にすべく、イネーブル（Enable）信号をディセーブル（Disable）信号へ切り替える。
【００６０】
このように、アナログ回路とデジタル回路（ＤＳＰ回路部）を組み合わせたこの機能によって、短絡という故障がもたらした、通常とは異なる大きさの電流が流れる検出エレメントの電源電圧は、他の検出部から絶縁される。よって、各検出部に共通の電源電圧や、基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、メモリ３２６、ＤＳＰ回路部３３０に、故障の発生した検出エレメントの短絡による電流異常がもたらす不具合が伝搬しない。この不具合とは、前述の通り電源電圧の低下などである。故障のない他の検出部には故障の発生した検出エレメントの不具合が伝搬しないので、故障していない検出部の出力は故障の発生後も継続できる。
【００６１】
なお、この過電流スイッチ回路１０１ａ，１０１ｂでは、スイッチ５０２と比較器５０５の出力がＤＳＰ回路部３３０を介さずに接続されていてもよい。例えば、比較器５０５の出力により、ヒューズなどによって不具合の発生を記憶し、スイッチ５０２へとその出力を与える。なお、スイッチ５０２への入力をＤＳＰ回路部３３０へも並行して入力し、センサの出力フレームに故障通知を入れてもよいし、そのまま外部出力端子（図示せず）へと出力し、故障通知ポートを設ける構成としてもよい。
【００６２】
また、別の構成例として、過電流スイッチ回路は図３のような構成であってもよい。図３に示す過電流スイッチ回路１０１ａ，１０１ｂは、電圧入力部６０１、２つのＭＯＳトランジスタからなるスイッチ６０２、抵抗からなる電流検出回路部６０３、判定閾値６０４とする比較器６０５、インバータからなる故障判定出力部６０６、ドライバ回路６０７等から構成される。
【００６３】
過電流スイッチ回路１０１ａ，１０１ｂに印加された電源電圧は、電圧入力部６０１を経て、さらにスイッチ６０２を介して電流検出回路部６０３に入力され、その出力が検出部に与える電源電圧として出力される。ここで、スイッチ６０２はシャントＭＯＳを構成するトランジスタであり、電源側に流れる電流量を、ＭＯＳサイズないしは並列数の比で電流検出回路部６０３へ流す構成となっている。シャントＭＯＳを用いることで、電源電圧出力の電圧を消費電流量によらない一定値に保つ効果や、電流検出回路部６０３の消費電流等の影響を電源電圧出力側に与えにくくする効果が得られる。電流検出回路部６０３で電圧に変換された電流量は、判定閾値６０４と比較器６０５で比較され、故障判定出力部６０６から外部のＤＳＰ回路部３３０に送られる。ＤＳＰ回路部３３０では、故障判定が真であるという通知のあった検出部について、スイッチ５０２をＯＦＦにすべく、イネーブル（Enable）信号をディセーブル（Disable)信号へ切り替える。ディセーブル信号はドライバ回路６０７を通じてスイッチ６０２をＯＦＦにする。比較器の構成、アナログ・デジタルの差、ＬＰＦの挿入箇所等の回路の詳細な構成については、図２で示した過電流スイッチ回路と同様に様々なバリエーションがあることは言うまでもない。
【００６４】
前記の構成例として示した２つの過電流スイッチ回路は、電源電圧、基準電圧のいずれにも適用可能であったが、一般には電源電圧よりも電圧が低く設定される基準電圧に限っては、以下の図４（ａ）（ｂ）のようなバッファ回路を用いた構成によって、過電流スイッチ回路を構成してもよい。例えば、バッファ回路はオペアンプを用いたボルテージフォロアを構成したり、トランジスタを用いたソースフォロア回路を構成することで実現でき、出力インピーダンスを下げ、基準電圧としてより良い特性を実現する他、インピーダンス変換効果を持っているため、検出エレメントでの短絡等による大電流発生時にも基準電圧の変動を起こしにくくする効果がある。
【００６５】
図４（ａ）に示す過電流スイッチ回路１０２ａ，１０２ｂは、８個のＭＯＳトランジスタと電流源で構成したオペアンプ７０１、判定閾値７０２とする比較器７０３、インバータからなる故障判定出力部７０４、抵抗Ｒ等から構成される。図４では、ＭＯＳトランジスタで構成したオペアンプ７０１のＶｎ入力と出力端子を接続してボルテージフォロアを構成し、Ｖｐ入力に基準電圧を与え、入力した基準電圧と同じ電圧を出力端子で得る回路構成を示している。なお、ここで、オペアンプ７０１の出力段では、抵抗Ｒを挿入している。これは、基準電圧出力部に接続される回路網で短絡が発生した際に、この抵抗Ｒで電圧降下を発生させる効果をもたらす。電圧降下によって、トランジスタＴｒＯのドレイン・ソース間電圧Ｖｄｓが小さくなり、ドレイン電流が流せなくなるので、結果的に基準電圧出力部から出力される電流量は、抵抗Ｒによって制限されることになる。いわば、この構成が過電流検出に伴う該当検出部の絶縁スイッチを担う回路を構成している。
【００６６】
ただし、短絡によって、過大な電流が発生すれば、センサ全体での消費電流量が増加するという問題が生じる。消費電流量の増加は、電源瞬断に対応するためのバックアップキャパシタの容量が不足したり、発熱の問題が発生したりと、センサの出力に異常が直ちに表れてこなくても、システムとしての不具合を発生する。また、バッファ回路で流せる電流量を超えた場合は、バッファ回路から電流が過大に流れ、ひいては基準電圧生成回路３２４等の出力電圧降下等の問題が同様に生じる。従って、バッファ回路を利用する構成であっても、過電流を検出し、該当する検出部の電源電圧やバッファ回路への電源供給を停止し、検出部を絶縁する機能を有している方が望ましい。これを実現するため、抵抗Ｒの両端の電圧を判定閾値７０２と比較器７０３で比較し、その結果を故障判定出力部７０４から外部のＤＳＰ回路部３３０に送ることで、上位のシステムへの故障通知を行う。上位のシステムは、ディセーブル信号をバッファ回路の電源電圧をＯＦＦするスイッチ（図示せず）だけでなく、該当する検出部の回路全ての電源電圧をＯＦＦするスイッチ（図示せず）に与える。
【００６７】
また、図４（ｂ）に示す過電流スイッチ回路は、トランジスタと、抵抗Ｒと、電流Ｉｓｉｎｋの低電流回路からなり、ソースフォロア回路によってＶｉｎをＶｏｕｔに低インピーダンスで出力する。一方、Ｖｏｕｔから過大な電流が流れる場合には、抵抗Ｒでの電圧降下により、トランジスタのドレイン・ソース間電圧Ｖｄｓが小さくなり、ドレイン電流が流せなくなるので、結果的に基準電圧出力部から出力される電流量は、抵抗Ｒによって制限されることになる。いわば、この構成が過電流検出に伴う該当検出部の絶縁スイッチを担う回路を構成している。
【００６８】
以上の図４（ａ）（ｂ）に示したような構成によって、図２および図３に示したような過電流スイッチ回路と同様に、過電流検出とそれに伴う該当検出部の絶縁を行う回路を実現できる。
【００６９】
また、抵抗Ｒをなくし、バッファ回路の出力電流やバッファ回路の電源電圧に流れる電流を検知することで、過電流を検出する構成も当然に考えられる。その際は、バッファ回路の出力電流やバッファ回路の電源電圧に流れる電流を図２に示したような電流検出回路、すなわち、電流検出回路部、判定閾値、比較器、故障判定出力部を通じてＤＳＰ回路部に過電流検知を通知する。そして、ＤＳＰ回路部から出力するディセーブル信号を、バッファ回路の電源回路や、バッファ回路の出力回路に設けたスイッチに与えることで過電流スイッチ回路を構成してもよい。
【００７０】
なお、電源電圧にバッファ回路を用いた構成とすると、バッファ回路の出力電圧を電源電圧と同じレベルまで取る（スイングを取る）構成とすることが困難であったり、バッファ回路のドライバビリティを大きく取る必要があったりという課題があるので、必ずしも有益な構成とはならないことがある。しかし、いわゆるＲａｉｌ−ｔｏ−Ｒａｉｌのオペアンプであれば実現不可能な構成ではないので、電源電圧についてもバッファ回路を用いた構成としてもよい。
【００７１】
基準電圧の変動を検出するための回路については、基準電圧が電源電圧よりも低い電圧に設定される場合は、電源電圧と基準電圧の差の変化から、過電流の検出を間接的に行う構成であってもよい。本実施の形態の効果は、過電流の検出ではなく、故障の検出を受けての電源回路の絶縁であるから、故障の検知は前記のように電圧を測るなど、過電流を直接測る方法でなくてもよい。
【００７２】
以上、ここまでに示した過電流スイッチ回路では、絶縁を目的に任意の個所にさらにスイッチを設けてもよく、またトランジスタはＭＯＳ−ＦＥＴトランジスタ以外の実装方法であってもよい。
【００７３】
また、図２、図３、図４に示した回路は本発明の機能を説明するにあたって必要となる最低限の回路であり、またあくまで、機能を説明するための抽象的な回路図となっている。本発明はセンサの構成に関するものであるから、本発明を実際に利用する上では、図２、図３、図４の回路構成は実装上のごく一例に過ぎない。回路の実装方法は本実施の形態で開示するセンサの構成を拡張するような概念ではない。
【００７４】
＜故障発生時のセンサ出力変化＞
図５を用いて、故障発生時のセンサ出力変化について説明する。図５は、時間軸で故障発生時のセンサ出力変化の一例を示す図である。この故障発生時のセンサ出力変化は、過電流スイッチ回路の応答性と、センサのＬＰＦ出力との関係に関する。
【００７５】
図５は、第１の加速度検出エレメント３１１ａの加速度出力をＹ＿Ｇ、第２の加速度検出エレメント３１１ｂの加速度出力をＸ＿Ｇ、第１の加速度検出エレメント３１１ａの消費電流をＩ＿Ｙとした時系列のグラフである。故障発生の時点を境に、第１の加速度検出エレメント３１１ａに短絡が発生し、基準電圧生成回路３２４の電圧降下により、第１の加速度検出エレメント３１１ａの加速度出力Ｙ＿Ｇと、第２の加速度検出エレメント３１１ｂの加速度出力Ｘ＿Ｇにオフセットが発生している。ここで、第１の加速度検出エレメント３１１ａの消費電流Ｉ＿Ｙの増加から、過電流スイッチ回路が故障判定を行い、第１の加速度検出エレメント３１１ａへの電源供給を停止する。その結果、第２の加速度検出エレメント３１１ｂの加速度出力Ｘ＿Ｇは正常値に戻るが、故障のない第２の加速度検出エレメント３１１ｂの加速度出力Ｘ＿Ｇにも、第１の加速度検出エレメント３１１ａの故障発生から、その復帰が完了までの時間に出力の変動が表れている。これは、第１の加速度検出エレメント３１１ａで短絡が発生してから、これを検出し、電源供給を停止するまでの遅延時間Ｔ＿ｄを完全になくすことはできないという原理上の問題である。言い換えると、故障発生からＴ＿ｄの間は故障のない第２の加速度検出エレメント３１１ｂの出力に故障が伝搬してしまうことは、原理的に避けることができない。
【００７６】
しかし、一般に、センサには最終段にＬＰＦ（本実施の形態ではＤＳＰ回路部３３０に内蔵）があり、所望の帯域外のノイズ成分を落とす構成となっている。このため、過電流の発生から、過電流スイッチ回路でこれを検出し、故障のある検出部を絶縁して復帰するまでの遅延時間Ｔ＿ｄが、センサの最終段ＬＰＦの帯域で決まる遅延時間Ｔ＿ＬＰＦよりも短ければ、図５の第２の加速度検出エレメント３１１ｂの加速度出力Ｘ＿Ｇのうち点線で示したもののように、最終段のＬＰＦを経た後にその影響をごく軽微なものに留めることができる。すなわち、Ｔ＿ｄ＜Ｔ＿ＬＰＦの関係となるよう、過電流スイッチ回路を構成することで、実使用上十分な範囲で各検出エレメントの独立を設計的に保障することができる。
【００７７】
また、可能であれば、Ｔ＿ｄをより短くすることが明らかに望ましい。そこで、短絡による過電流発生時の基準電圧ないし電源電圧の降下を抑制するため、それぞれの出力部に充電用キャパシタを設ければ、過電流が生じても電圧降下発生までの時間が延びるので、実質的な遅延時間Ｔ＿ｄを短くするといった効果が得られるであろう。
【００７８】
なお、本実施の形態の構成例では、診断電圧出力用ＤＡＣ３２７ａ，３２７ｂは、検出エレメントそれぞれがこれを有している。第１の加速度検出エレメント３１１ａは、第１の診断電圧出力用ＤＡＣ３２７ａを有し、第２の加速度検出エレメント３１１ｂは、第２の診断電圧出力用ＤＡＣ３２７ｂを有している。これは、診断用の電極が短絡した場合にも、短絡が生じていない方の加速度検出エレメントで、診断電圧の印加と、変位の検出による故障診断が実施できるように、別々の診断電圧出力用ＤＡＣ３２７ａ，３２７ｂを設けているものである。
【００７９】
例えば、従来技術のように、第１の加速度検出エレメントと第２の加速度検出エレメントで故障診断出力用ＤＡＣを兼用としている場合は、例えば第１の加速度検出エレメントの診断電極に短絡による故障が発生した場合、短絡が生じている各電極のインピーダンスの関係にもよるが、故障診断出力用ＤＡＣの電圧出力値は設計した電圧にならない。従って、ある加速度検出エレメントに生じた故障が他の故障が生じていない加速度検出部に伝搬するのを確実に抑制するためには、回路的には冗長であっても、本実施の形態のように、過電流検出と該当検出部の絶縁を行う回路によって、検出エレメント毎に独立した診断電圧出力用ＤＡＣを設ける構成とすることが必要である。
【００８０】
基板電圧発生ＤＡＣ３２９ａ，３２９ｂも、過電流検出と該当検出部の絶縁を行う回路によって、第１の加速度検出エレメント３１１ａと第２の加速度検出エレメント３１１ｂとで独立した回路を設ける。このような構成とすることで、基板電圧発生ＤＡＣにかかる回路の短絡発生時も、短絡が生じていない方の加速度検出エレメントでは、基板電圧の印加が実施できるように、別々の基板電圧発生ＤＡＣ３２９ａ，３２９ｂを設けているものである。基板電圧とは、従来技術の項目で述べたように、ダミーパターン部３１６ａ，３１６ｂの電圧を指しており、一般には電圧をフローティング状態にせず一定値に固定する機能を有していることが望ましい。
【００８１】
キャリア信号生成ＤＡＣ３２８ａ，３２８ｂも、過電流検出と該当検出部の絶縁を行う回路によって、第１の加速度検出エレメント３１１ａと第２の加速度検出エレメント３１１ｂとで独立した回路を設ける。このような構成とすることで、キャリア信号生成ＤＡＣにかかる回路の短絡発生時も、短絡が生じていない方の加速度検出エレメントでは、キャリア電圧の印加が実施できるように、別々のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂを設けているものである。
【００８２】
また、第１の加速度検出エレメント３１１ａと、第２の加速度検出エレメント３１１ｂとは、図１のように加速度検出エレメントチップ３１１として同一のチップ上に作製されていても、別のチップ上に作製されていてもよい。別のチップ上にそれぞれ作製されている場合は、基板電圧を独立に設定できるため、基板電圧に関わる短絡故障が発生しても、この故障は他の加速度検出部に伝搬しない。同一のチップ上に複数の加速度検出エレメントを作製する場合は、別々のチップ上に加速度検出エレメントを作製するときと同様に、基板電圧を独立できるように構成することが望ましい（図１）。例えば、ＤＲＩＥによるエッチングでシリコン基板に深溝を形成し、その深溝に酸化膜を形成することで、深溝によって分離された各導体部は酸化膜で絶縁され、同一シリコン基板上での電圧分離が可能になる。
【００８３】
また、本実施の形態において、検出電極３１３ａ，３１３ｂ、診断電極３１４ａ，３１４ｂ、可動部３１２ａ，３１２ｂの電圧や、ダミーパターン部３１６ａ，３１６ｂの基板電圧の直流の電圧にはあえて差を設けておく構成とすることも考えられる。なぜならば、同じ電圧を持つ導体が接触しても電流が流れないので、接触が故障モードであったとしても、電流による故障検知ができない。よって、基板電圧を含む、全ての導体間の直流レベルでの電圧差が異なるように電圧を与えるという構成にすることも考えられる。なお、このとき電圧差が大きいと、前述の通り寄生成分や静電力の影響が大きくなるので、電極や導体間の直流電圧差はわずかなものであることが望ましい。電圧差は直流成分でなくても、交流成分であってもよく、その周波数が加速度検出エレメント３１１ａ，３１１ｂの可動部の応答周波数よりも十分高ければ、電圧によって導体間に発生する静電力が可動部の変位をもたらすこともない。過電流スイッチ回路側では、電圧差の交流成分と同じ周波数で同期検波を行うことで、高いＳＮＲで電流検知を行うことが可能になる。
【００８４】
＜正常時と故障発生時のセンサ出力フォーマット＞
図６を用いて、正常時と故障発生時のセンサ出力フォーマットについて説明する。図６は、センサ出力フォーマットの一例を示す図であり、（ａ）は正常時、（ｂ）は故障発生時をそれぞれ示す。
【００８５】
本実施の形態の複合センサは、ＤＳＰ回路部３３０に内蔵のＳＰＩ通信等の通信手段によって、検出した加速度を上位のシステムに通知する場合は、図６（ａ）に示すように、第１の加速度検出エレメント３１１ａの加速度出力（ＹＧ）と第２の加速度検出エレメント３１１ｂの加速度出力（ＸＧ）と共に、過電流スイッチ回路の作動状態を示す診断フラグ（ＤＩＡＧ）を併せて出力する。これにより、上位システムでは故障の発生した加速度検出エレメントを認識できるので、故障の発生していない加速度検出エレメントを利用してのシステム機能継続を判断することができる。また、故障発生後の電源供給停止により、当該個所の消費電流が過電流から脱したことをさらに検出し、故障個所の絶縁が正常にできていることを示す故障対応が完了したことを示すフラグを出力してもよい。
【００８６】
故障の発生時は、図６（ｂ）のように診断フラグを立てるだけでなく、故障の発生した加速度検出エレメント（図６（ｂ）では“ＹＧ”の記述がある第１の加速度検出エレメントの加速度出力）の出力値を、通常では出力されない範囲の値としてもよい。１６ｂｉｔ出力であれば、＋３２７６７や−３２７６８がそれにあたる。
【００８７】
図６（ｂ）の例では、診断フラグ（ＤＩＡＧ）は、正常時の“０ｘ００００”から“０ｘ０２０２”となり、１桁目の“２”により第１の加速度検出エレメント３１１ａに故障が発生していることが判り、かつ、３桁目の“２”により第１の加速度検出エレメント３１１ａが確実に絶縁できていることが判る。また、第１の加速度検出エレメント３１１ａの加速度出力（ＹＧ）は、正常時の“０ｘＦＥ００”から“０ｘ８０００”となり、通常での範囲外の値により故障が発生していることが判る。なお、第２の加速度検出エレメント３１１ｂの加速度出力（ＸＧ）は、正常時と同じ“０ｘ０２００”のままであるので、故障が発生していないことが判る。
【００８８】
このような機能を設けることで、故障発生時の加速度ないし角速度出力を、誤って上位システムで使用してしまう可能性を下げることができる。
【００８９】
以上示したように、本実施の形態で示したような複合センサで、一連の通信フレーム内に複合センサで検出する全検出エレメントの出力と、過電流検出の有無やその対応結果を示す診断フラグをまとめることで、上位システムは、個別の複数のセンサを用いる場合に比べて通信回数を減らせるというメリットを得られる。さらに、ＣＡＮ（Controller Area Network）のような多数のノードが接続されるネットワークに接続されている場合は、通信の輻輳を抑えることができる。
【００９０】
＜信号検出ＬＳＩの実装方法＞
図７および図８を用いて、信号検出ＬＳＩの実装方法について説明する。図７および図８は、それぞれ、信号検出ＬＳＩの実装方法の一例を示す図である。この信号検出ＬＳＩは、図１に示した信号検出ＬＳＩ３２０に対応する。
【００９１】
図７に示す信号検出ＬＳＩの実装方法では、機能説明のため、各部位の大きさは実際のものとは大きく異なったものとなっている。また、図７において、上部の図は平面図であり、下部の図は上部の平面図のＡ−Ａ’切断線による断面図を示している。
【００９２】
図７に示す信号検出ＬＳＩの実装方法においては、信号検出ＬＳＩ２０１上に、外部との電気的コンタクトをとる複数のパッド２０２、第１および第２の加速度検出エレメント３１１ａ，３１１ｂに共通な回路実装部２０３、第１の加速度検出エレメント３１１ａの第１の信号処理回路部２０４、第２の加速度検出エレメント３１１ｂの第２の信号処理回路部２０５が形成されている。さらに、信号検出ＬＳＩ２０１上には、第１の信号処理回路部２０４と第２の信号処理回路部２０５とをそれぞれ囲う形で形成されるガードリング２０６が形成されている。これらの各パッド２０２や回路実装部２０３や信号処理回路部２０４，２０５やガードリング２０６は、基板部２０７上に形成されている。第１および第２の信号処理回路部２０４，２０５には、複数のＭＯＳトランジスタ２１２が形成されている。
【００９３】
ここで、ガードリング２０６は、基板部２０７と同じ導電型の拡散層であり、かつ基板部２０７よりも高濃度の導電型である。例えば、基板部がｎ−型の基板であれば、ガードリングはｎ＋となる。
【００９４】
このガードリング２０６は、例えば、第１の信号処理回路部２０４において、基板部２０７と回路要素の短絡が起きた際に、第２の信号処理回路部２０５側の基板部２０７の電圧が揺れることを防ぐものである。具体的には、基板部２０７がグラウンドレベルのとき、ガードリング２０６もグラウンドレベルとしておくことで、第１の信号処理回路部２０４と基板部２０７に短絡が発生し、基板（ｎ−）内のインピーダンス成分によって、基板部２０７の電圧レベルが変動しても、第１の信号処理回路部２０４の周囲に低インピーダンス（ｎ＋）の電圧レベルがあるので、電流が第１の信号処理回路部２０４のガードリングに流れるという効果をもたらす。このため、第２の信号処理回路部２０５は、第１の信号処理回路部２０４と基板部２０７に生じた短絡の影響を受けにくくなるという効果が得られる。この効果は、信号処理回路部側の短絡不良に限らず、負荷側である検出エレメントでの短絡等による、信号処理回路部の基板電圧揺れにおいても同じことが言えるので、本発明の実施時にこのような実装方法を採用することは、本発明の効果をさらに高めることになる。ここでは、検出エレメントが２つの例を示したが、検出エレメントをさらに有する場合は、検出エレメント毎に電気的分離を行う構成とする。また、検出エレメントは異なる物理量、例えば加速度と角速度を検知するようなものであってもよい。
【００９５】
図８に示す信号検出ＬＳＩの別の実装方法でも、機能説明のため、各部位の大きさは実際のものとは大きく異なったものとなっている。また、図８において、上部の図は平面図であり、下部の図は上部の平面図のＡ−Ａ’切断線による断面図を示している。
【００９６】
図８に示す信号検出ＬＳＩの別の実装方法においては、ＳＯＩ（Silicon On Insulator）基板２１０上に作製した例を示している。このＳＯＩ基板２１０は、基板部２０７と基板部２０９とで絶縁層２０８を挟んだ構造からなる。ＳＯＩ基板２１０の深さ方向に、絶縁層２１１が、各信号処理回路部２０４，２０５を囲むように作製されている。ＳＯＩ基板２１０の絶縁層２０８および作製した絶縁層２１１によって基板部２０７が第１の信号処理回路部２０４と第２の信号処理回路部２０５の間で電気的に分離されるので、前述のように短絡などの故障が発生した検出エレメント側の基板部２０７の電圧変動が、故障の発生していない検出エレメントの基板部２０７に伝搬するのを抑制することができる。ここでは、検出エレメントが２つの例を示したが、検出エレメントをさらに有する場合は、検出エレメント毎に電気的分離を行う構成とする。また、検出エレメントは異なる物理量、例えば加速度と角速度を検知するようなものであってもよい。
【００９７】
これらの信号検出ＬＳＩの実装方法は、本発明で開示する過電流検出と該当検出エレメントの絶縁を行う回路の補助的な役割であり、それ単体では本願が取り組む課題を解決するものではない。しかし、本発明で開示する過電流検出と該当検出部の絶縁を行う回路と、前記信号検出ＬＳＩの実装方法とを組み合わせることで、検出部毎の電気的な絶縁をより確実に実現できる。したがって、本発明を実施する上では、前記信号検出ＬＳＩの実装方法によって、信号検出ＬＳＩを実装することが望ましい。
【００９８】
＜実施の形態１の効果＞
以上説明した本実施の形態によれば、２軸の加速度検出を実現する複合センサにおいて、以下のような効果を得ることができる。すなわち、過電流スイッチ回路１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂを各検出部に設け、短絡等の電気的故障が発生した際に、故障の発生した検出部への電源供給を止める構成を有する過電流検出と該当検出部の絶縁を行う回路を持つことで、機械的故障がもたらす、他の検出部への故障の伝搬を防ぐことができる。また、ソリッド・ステートな信号検出ＬＳＩ３２０の故障発生率が機械構造の加速度検出エレメントチップ３１１の故障発生率に比較して十分低いという観点から、複合センサの検出部の同時故障確率を減らすことができる。
【００９９】
また、過電流に限らず、検出部の異常を電気的に検出し、該当する検出部への電源供給を止めるという構成も、本発明の範疇である。検出部の故障とは、具体的には回路がオープンになる故障があり、回路のオープン故障がもたらす、電極間に発生する電荷量変化を、電流の形で、Ｃ／Ｖ変換回路を経て検出することで実現可能である。
【０１００】
より詳細には、以下のような効果を得ることができる。
【０１０１】
（１）複数の検出エレメントのそれぞれ毎に有する信号検出回路である、Ｃ／Ｖ変換回路３２１ａ，３２１ｂ、アンプ回路３２２ａ，３２２ｂ、ＡＤＣ３２３ａ，３２３ｂ、診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、キャリア信号生成ＤＡＣ３２８ａ，３２８ｂ、および、基板電圧発生ＤＡＣ３２９ａ，３２９ｂからなる複数の検出部と、複数の検出部のそれぞれの間で共有する電源電圧入力部３３１およびＧＮＤ電圧入力部３３２と、複数の検出部のそれぞれ毎に有し、各検出エレメントの故障を検知し、故障の発生した検出部への電源供給を停止する故障検出回路である過電流スイッチ回路１０１ａ，１０１ｂとを有することで、ある検出エレメントに発生した故障が、他の故障が発生していない検出部に影響を与えることを抑えることができる。よって、ある検出エレメントの故障が他の検出部に伝搬しない、故障に対してロバストな複合センサを構成することができる。
【０１０２】
（２）過電流スイッチ回路１０１ａ，１０１ｂは、電流が所定の値にないとき、または、電流が閾値より大きいときの過電流時に故障と検知することで、過電流検出とそれに伴う該当検出部の絶縁を行う回路を実現することができる。
【０１０３】
（３）複数の検出エレメントとして、第１および第２の加速度検出エレメント３１１ａ，３１１ｂを含むことで、２軸の加速度検出を実現することができる。
【０１０４】
（４）複数の検出部のそれぞれの間で共有する基準電圧生成回路３２４とオシレータおよびクロック生成回路３２５とをさらに有し、また、過電流スイッチ回路１０２ａ，１０２ｂ，１０３ａ，１０３ｂにバッファ回路を有することで、基準電圧生成回路３２４により生成された基準電圧の電圧信号とオシレータおよびクロック生成回路３２５により生成されたクロックの電圧信号との少なくとも一方は、バッファ回路のそれぞれを介して各検出部に与えることができる。そして、各過電流スイッチ回路１０２ａ，１０２ｂ，１０３ａ，１０３ｂは、バッファ回路の消費電流の変化を監視し、所定の電流値にないときに検出エレメントの故障と判定し、故障の発生した検出部への電源供給を停止することができる。
【０１０５】
（５）ＤＳＰ回路部３３０にＬＰＦを有し、各過電流スイッチ回路１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂにおける、各検出エレメントの故障を検知し、故障の発生した検出部への電源供給を停止するまでの応答時間（Ｔ＿ｄ）は、ＬＰＦの時定数（Ｔ＿ＬＰＦ）よりも短くすることで、実使用上十分な範囲で各検出エレメントの独立を設計的に保障することができる。
【０１０６】
（６）ＤＳＰ回路部３３０にＳＰＩ通信等の通信回路を有することで、各過電流スイッチ回路１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂが故障の発生した検出部への電源供給を停止したことを出力通信フレームにて、上位システムへ通知することができる。さらに、出力通信フレームには、故障の発生した検出部の電源供給を停止したことを通知する内容と、複数の検出エレメントの出力値とを含めて通知することができる。
【０１０７】
（７）可動部３１２ａ，３１２ｂ、検出電極３１３ａ，３１３ｂ、診断電極３１４ａ，３１４ｂ、および、ダミーパターン部３１６ａ，３１６ｂ等を有する各検出エレメントにおいて、ダミーパターン部３１６ａ，３１６ｂの電圧は、他の、可動部３１２ａ，３１２ｂ、検出電極３１３ａ，３１３ｂ、診断電極３１４ａ，３１４ｂのいずれか１つと異なる電圧にあえて設定することで、接触による故障モードであった場合等に故障を検知することができる。
【０１０８】
［実施の形態２］
本実施の形態２における複合センサについて、図９、図１０を用いて説明する。本実施の形態２においては、前述した実施の形態１と同一の部分については説明を省略し、主に異なる部分を説明する。
【０１０９】
＜複合センサの構成および動作＞
図９を用いて、本実施の形態における複合センサの構成について説明する。図９は、この複合センサの全体の構成の一例を示す図である。本実施の形態では、一例として、２軸の加速度検出エレメントと、１軸の角速度検出エレメントとを有する構成としている。すなわち、前述した実施の形態１に対して、１軸の角速度検出エレメントを追加した構成例である。
【０１１０】
図９の複合センサは、加速度・角速度検出エレメントチップ１０１３と、信号検出ＬＳＩ３２０とを有して構成される。加速度・角速度検出エレメントチップ１０１３は、第１の加速度検出エレメント３１１ａと、第２の加速度検出エレメント３１１ｂと、第１の角速度検出エレメント１０１３ａとを有する。
【０１１１】
加速度・角速度検出エレメントチップ１０１３の第１および第２の加速度検出エレメント３１１ａ，３１１ｂには、加速度によって変位する第１および第２の可動部３１２ａ，３１２ｂと、それぞれの可動部３１２ａ，３１２ｂに対して変位しない固定部とでコンデンサを形成し、加速度を検知する第１および第２の検出電極３１３ａ，３１３ｂとを備える。さらに、第１および第２の加速度検出エレメント３１１ａ，３１１ｂには、それぞれの可動部３１２ａ，３１２ｂと、それに対して変位しない固定部とでコンデンサを形成し、電圧を印加し、可動部３１２ａ，３１２ｂを静電力によって強制的に変位させる機能を実現する第１および第２の診断電極３１４ａ，３１４ｂを備える。さらに、第１および第２の加速度検出エレメント３１１ａ，３１１ｂには、それぞれの検出電極３１３ａ，３１３ｂにキャリア電圧を与える第１および第２のキャリア電圧印加部３１５ａ，３１５ｂを備える。さらに、第１および第２の加速度検出エレメント３１１ａ，３１１ｂには、可動部３１２ａ，３１２ｂを支持する第１および第２の支持梁３１７ａ，３１７ｂ、そして可動部と固定部以外の領域である第１および第２のダミーパターン部３１６ａ，３１６ｂを備える。
【０１１２】
また、加速度・角速度検出エレメントチップ１０１３の第１の角速度検出エレメント１０１３ａには、角速度および駆動静電力によって変位する可動部１０１４と、可動部１０１４に対して変位しない固定部とでコンデンサを形成し、可動部１０１４を一定の振幅および周波数で加振する静電力を発生する駆動電極１０１０を備える。さらに、第１の角速度検出エレメント１０１３ａには、可動部１０１４に対して変位しない固定部とでコンデンサを形成し、可動部１０１４の変位を検知するモニタ電極１０１１を備える。さらに、第１の角速度検出エレメント１０１３ａには、可動部１０１４に対して変位しない固定部とでコンデンサを形成し、加振されている可動部１０１４に角速度が印加された結果生じる、加振方向に対し直交方向へのコリオリの力を受けた、可動部１０１４の変位を検出する検出電極１０１２を備える。さらに、第１の角速度検出エレメント１０１３ａには、モニタ電極１０１１、検出電極１０１２にキャリア電圧を与えるキャリア電圧印加部１０１６を備える。さらに、第１の角速度検出エレメント１０１３ａには、可動部１０１４を支持する支持梁１０１５、そして可動部と固定部以外の領域であるダミーパターン部１０１７を備える。
【０１１３】
信号検出ＬＳＩ３２０は、第１および第２のＣ／Ｖ変換回路３２１ａ，３２１ｂ、第１および第２のアンプ回路３２２ａ，３２２ｂ、第１および第２のＡＤＣ３２３ａ，３２３ｂ、第１および第２の診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、第１および第２のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂ、第１および第２の基板電圧発生ＤＡＣ３２９ａ，３２９ｂをそれぞれ検出エレメント毎に備える。前述した第１の加速度検出エレメント３１１ａと、その検出回路（第１のＣ／Ｖ変換回路３２１ａ、第１のアンプ回路３２２ａ、第１のＡＤＣ３２３ａ、第１の診断電圧出力用ＤＡＣ３２７ａ、第１のキャリア信号生成ＤＡＣ３２８ａ、第１の基板電圧発生ＤＡＣ３２９ａ）とから第１の加速度検出部を構成し、前述した第２の加速度検出エレメント３１１ｂと、その検出回路（第２のＣ／Ｖ変換回路３２１ｂ、第２のアンプ回路３２２ｂ、第２のＡＤＣ３２３ｂ、第２の診断電圧出力用ＤＡＣ３２７ｂ、第２のキャリア信号生成ＤＡＣ３２８ｂ、第２の基板電圧発生ＤＡＣ３２９ｂ）とから第２の加速度検出部を構成する。また、信号検出ＬＳＩ３２０は、第３のＣ／Ｖ変換回路１００１、第３のアンプ回路１００２、第３のＡＤＣ１００３、第４のＣ／Ｖ変換回路１００４、第４のアンプ回路１００５、第４のＡＤＣ１００６、第１の駆動電圧発生ＤＡＣ１００７、第３のキャリア信号生成ＤＡＣ１００８、第３の基板電圧発生ＤＡＣ１００９を備える。前述した第１の角速度検出エレメント１０１３ａと、その検出回路（第３のＣ／Ｖ変換回路１００１、第３のアンプ回路１００２、第３のＡＤＣ１００３、第４のＣ／Ｖ変換回路１００４、第４のアンプ回路１００５、第４のＡＤＣ１００６、第１の駆動電圧発生ＤＡＣ１００７、第３のキャリア信号生成ＤＡＣ１００８、第３の基板電圧発生ＤＡＣ１００９）とから第１の角速度検出部を構成する。さらに、信号検出ＬＳＩ３２０は、基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、ＥＰＲＯＭやＲＯＭやＲＡＭやレジスター等のメモリ３２６、ＤＳＰ回路部３３０、電源電圧入力部３３１、ＧＮＤ電圧入力部３３２を一式のみを設けている。
【０１１４】
第１および第２の加速度検出エレメント３１１ａ，３１１ｂおよび第１の角速度検出エレメント１０１３ａの加速度・角速度検出エレメントチップ１０１３と、信号検出ＬＳＩ３２０はボンディングワイヤ３４１によって電気的に接続される。
【０１１５】
以上のように構成された加速度・角速度の複合センサについて、その動作を説明する。複合センサの信号検出ＬＳＩ３２０では、外部からの電源電圧を電源電圧入力部３３１とＧＮＤ電圧入力部３３２とで受ける。そして、受けた電源電圧を、検出部毎に設けられた過電流スイッチ回路１０１ａ，１０１ｂ，１０４を経由して、図９中の各回路要素である、第１〜第４のＣ／Ｖ変換回路３２１ａ，３２１ｂ，１００１，１００４、第１〜第４のアンプ回路３２２ａ，３２２ｂ，１００２，１００５、第１〜第４のＡＤＣ３２３ａ，３２３ｂ，１００３，１００６、第１および第２の診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、第１〜第３のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂ，１００８、第１〜第３の基板電圧発生ＤＡＣ３２９ａ，３２９ｂ，１００９、駆動電圧発生ＤＡＣ１００７にそれぞれ供給する。基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、メモリ３２６、ＤＳＰ回路部３３０には、外部から受けた電源電圧が直接供給される。
【０１１６】
基準電圧生成回路３２４によって生成される基準電圧は、検出部毎に設けられた過電流スイッチ回路１０２ａ，１０２ｂ，１０５を経由して、第１〜第４のＡＤＣ３２３ａ，３２３ｂ，１００３，１００６、第１および第２の診断電圧出力用ＤＡＣ３２７ａ，３２７ｂ、第１〜第３のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂ，１００８、第１〜第３の基板電圧発生ＤＡＣ３２９ａ，３２９ｂ，１００９、駆動電圧発生ＤＡＣ１００７にそれぞれ与えられる。この基準電圧生成回路３２４は、本実施の形態の複合センサであっても、前述の通り各検出部で共用するので、複合センサで一つだけを備える構成としている。このような構成とすることは、信号検出ＬＳＩ３２０の小型化を実現し、作製コストを低減できる。
【０１１７】
また、基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、メモリ３２６、ＤＳＰ回路部３３０、電源電圧入力部３３１、ＧＮＤ電圧入力部３３２は、全ての検出部で兼用するものであり、本実施の形態では一式のみを設けている。オシレータおよびクロック生成回路３２５は、検出部毎に設けられた過電流スイッチ回路１０３ａ，１０３ｂ，１０７を経由して、第１〜第３のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂ，１００８にキャリア発生のタイミングを与えるトリガーを入力する。
【０１１８】
基準電圧を受けた第１のキャリア信号生成ＤＡＣ３２８ａと第２のキャリア信号生成ＤＡＣ３２８ｂと第３のキャリア信号生成ＤＡＣ１００８は、共通のオシレータおよびクロック生成回路３２５からクロックのトリガーを受け、キャリア信号をそれぞれ第１のキャリア電圧印加部３１５ａと第２のキャリア電圧印加部３１５ｂと、第３のキャリア電圧印加部１０１６に印加する。このとき、オシレータおよびクロック生成回路３２５は、複数の検出部に兼用としている。ただし、第１〜第３のキャリア信号生成ＤＡＣ３２８ａ，３２８ｂ，１００８はそれぞれ異なるものを利用している。
【０１１９】
なお、ここで各検出エレメントのキャリアは互いに独立であるので、キャリアの周波数や振幅、位相は必ずしも同一のものでなくてもよく、また、異なるキャリア信号生成ＤＡＣを利用していながらも、全く同一の周波数・振幅・位相であってもよい。
【０１２０】
第１および第２の加速度検出エレメント３１１ａ，３１１ｂが加速度を検出し、出力する過程は実施の形態１と同じであるので説明は省略する。
【０１２１】
第１の角速度検出エレメント１０１３ａでは、オシレータおよびクロック生成回路３２５から与えられたクロックのトリガーを受け、駆動電圧発生ＤＡＣ１００７が駆動電極１０１０に電圧を与え、支持梁１０１５で支持される可動部１０１４を振動させる。振動によって生じる変位はモニタ電極１０１１の容量変化を生み出す。このため、同じくオシレータおよびクロック生成回路３２５から与えられたクロックのトリガーを受け、第３のキャリア信号生成ＤＡＣ１００８で生成されたキャリア信号がキャリア電圧印加部１０１６を通じてモニタ電極１０１１に印加され、モニタ電極１０１１の容量変化を電流の形で第３のＣ／Ｖ変換回路１００１へ入力する。その後、モニタ電極１０１１の変位量は電圧に変換された後、第３のアンプ回路１００２、第３のＡＤＣ１００３を経てＤＳＰ回路部３３０に入力される。ＤＳＰ回路部３３０では、入力されたモニタ電極１０１１の変位量を、駆動電圧発生ＤＡＣ１００７が出力している駆動電圧と同じ周波数で同期検波を行い、モニタ電極１０１１の変位の位相情報と振幅情報を得る。これを受け、ＤＳＰ回路部３３０では、可動部１０１４の振動が、可動部１０１４と、支持梁１０１５で構成される振動系の共振周波数になるよう、オシレータおよびクロック生成回路３２５の発振周波数を制御する。また、ＤＳＰ回路部３３０では、振動の振幅が一定になるよう、駆動電圧発生ＤＡＣ１００７の出力電圧を制御する。この周波数制御は、低い駆動電圧で最大の振幅を得るという効果を得、また振幅制御はセンサに印加される角速度によって可動部１０１４に発生するコリオリ力を常に一定に保つ効果を得る。角速度の検出は、前記共振周波数制御および振幅制御が行われている状態で行われているものとする。
【０１２２】
複合センサに角速度が印加されると、可動部１０１４にコリオリ力が発生し、加振されている軸に対し直交する軸方向に可動部１０１４が変位する。ここで、モニタ電極１０１１と同様に、オシレータおよびクロック生成回路３２５から与えられたクロックのトリガーを受け、第３のキャリア信号生成ＤＡＣ１００８で生成されたキャリア信号が、キャリア電圧印加部１０１６を通じて検出電極１０１２に印加され、検出電極１０１２の容量変化を電流の形で第４のＣ／Ｖ変換回路１００４へ入力する。その後、変位量は電圧に変換された後、第４のアンプ回路１００５、第４のＡＤＣ１００６を経てＤＳＰ回路部３３０に入力される。ＤＳＰ回路部３３０では、入力された検出電極１０１２の変位量を、駆動電圧発生ＤＡＣ１００７が出力している駆動電圧と同じ周波数で同期検波を行い、検出電極１０１２の変位の振幅情報を得る。これを受け、ＤＳＰ回路部３３０では、振幅情報に波形整形、すなわちＬＰＦによるノイズ除去、ゼロ点やゲインのトリミング調整等を施し、ＳＰＩ通信等の通信手段を介して上位のシステムに前記印加された角速度が出力される。
【０１２３】
ここで、信号検出ＬＳＩに搭載される過電流スイッチ回路１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，１０４〜１０７は、実施の形態１と同じ構成を有している。すなわち、加速度の検出エレメントや角速度の検出エレメントに発生する短絡は、通常状態とは異なる電流量を発生するので、該当するエレメントの検出部電源電圧は、他の検出部から絶縁される。
【０１２４】
よって、加速度・角速度の各検出部に共通の電源電圧や、基準電圧生成回路３２４、オシレータおよびクロック生成回路３２５、メモリ３２６、ＤＳＰ回路部３３０に、短絡による電流異常がもたらす、基準電圧の低下等の不具合が伝搬しない。従って、故障のない他の検出部に故障のあった検出エレメントの不具合が伝搬することなく、故障していない検出エレメントの出力を複合センサとして継続することができる。
【０１２５】
また、過電流スイッチ回路１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，１０４〜１０７の応答性と、センサの出力ＬＰＦの関係については、実施の形態１と同様であるので説明は省略する。
【０１２６】
なお、本実施の形態では、基板電圧発生ＤＡＣ３２９ａ，３２９ｂ，１００９について、過電流検出と該当検出部の絶縁を行う回路によって、第１の検出エレメントである加速度検出エレメント３１１ａ、第２の検出エレメントである加速度検出エレメント３１１ｂ、第３の検出エレメントである角速度検出エレメント１０１３ａでそれぞれ独立した回路を設ける。このような構成とすることで、基板電圧発生ＤＡＣ３２９ａ，３２９ｂ，１００９にかかる回路の短絡発生時も、短絡が生じていない検出エレメントでは、基板電圧の印加が実施できるように、別々の基板電圧発生ＤＡＣを設けているものである。基板電圧とは、従来技術の項目で述べたように、ダミーパターン部３１６ａ，３１６ｂ，１０１７の電圧を指しており、一般には電圧をフローティング状態にせず一定値に固定する機能を有していることが望ましい。
【０１２７】
キャリア信号生成ＤＡＣ３２８ａ，３２８ｂ，１００８も、過電流検出と該当検出部の絶縁を行う回路によって、加速度検出エレメント３１１ａと加速度検出エレメント３１１ｂと角速度検出エレメント１０１３ａとで独立した回路を設ける。このような構成とすることで、キャリア信号生成ＤＡＣ３２８ａ，３２８ｂ，１００８にかかる回路の短絡発生時も、短絡が生じていない検出エレメントでは、キャリア電圧の印加が実施できるように、別々の基板電圧発生ＤＡＣを設けているものである。
【０１２８】
また、第１の加速度検出エレメント３１１ａと、第２の加速度検出エレメント３１１ｂと、第１の角速度検出エレメント１０１３ａは、図９のように同一のチップ上に作製されていても、別のチップ上に作製されていてもよい。別のチップ上にそれぞれ作製されている場合は、基板電圧を独立に設定できるため、基板電圧に関わる短絡故障が発生しても、この故障は他の検出部に伝搬しない。同一のチップ上に複数の検出エレメントを作成する場合は、別々のチップ上に検出エレメントを作成するときと同様に、基板電圧を独立できるように構成することが望ましい（図９）。例えば、実施の形態１に示した基板電圧の電気的分離方法がある。
【０１２９】
また、本実施の形態において、検出電極３１３ａ，３１３ｂ，１０１２、診断電極３１４ａ，３１４ｂ、駆動電極１０１０、モニタ電極１０１１、可動部３１２ａ，３１２ｂ，１０１４の電圧や、ダミーパターン部３１６ａ，３１６ｂ，１０１７の基板電圧の直流の電圧にはあえて差を設けておく構成とすることも考えられる。なぜならば、同じ電圧を持つ導体が接触しても電流が流れないので、接触が故障モードであったとしても、電流による故障検知ができない。よって、基板電圧を含む、全ての導体間の直流レベルでの電圧差が異なるように電圧を与えるという構成にすることも考えられる。なお、このとき電圧差が大きいと、前述の通り寄生成分や静電力の影響が大きくなるので、電極や導体間の直流電圧差はわずかなものであることが望ましい。電圧差は直流成分でなくとも、交流成分であってもよく、その周波数が加速度検出エレメント３１１ａ，３１１ｂおよび角速度検出エレメント１０１３ａの可動部の応答周波数よりも十分高ければ、電圧による静電力が可動部の変位をもたらすこともない。過電流スイッチ回路側では、電圧差の交流成分と同じ周波数で同期検波を行うことで、高いＳＮＲで電流検知を行うことが可能になる。
【０１３０】
＜正常時と故障発生時のセンサ出力フォーマット＞
図１０を用いて、正常時と故障発生時のセンサ出力フォーマットについて説明する。図１０は、センサ出力フォーマットの一例を示す図であり、（ａ）は正常時、（ｂ）は故障発生時をそれぞれ示す。
【０１３１】
本実施の形態の複合センサは、ＤＳＰ回路部３３０に内蔵のＳＰＩ通信等の通信手段によって、検出した加速度および角速度を上位のシステムに通知する場合は、図１０（ａ）に示すように、第１の加速度検出エレメント３１１ａの加速度出力（ＹＧ）と第２の加速度検出エレメント３１１ｂの加速度出力（ＸＧ）と第１の角速度検出エレメント１０１３ａの角速度出力（ＹＡＷ）と共に、過電流スイッチ回路の作動状態を示す診断フラグ（ＤＩＡＧ）も出力する。これにより、上位システムでは故障の発生した検出エレメントを認識できるので、故障の発生していない検出エレメントを利用してのシステム機能継続を判断することができる。また、故障発生後の電源供給停止により、当該個所の消費電流が過電流でないことをさらに検出し、故障個所の絶縁が正常にできていることを示す故障対応が完了したことを示すフラグを出力してもよい。
【０１３２】
故障の発生時は、図１０（ｂ）のように診断フラグを立てるだけでなく、故障の発生した検出エレメント（図１０（ｂ）では“ＹＡＷ”の記述がある第１の角速度検出エレメントの角速度出力）の出力値を、通常では出力されない範囲の値としてもよい。１６ｂｉｔ出力であれば、＋３２７６７や−３２７６８がそれにあたる。
【０１３３】
図１０（ｂ）の例では、診断フラグ（ＤＩＡＧ）は、正常時の“０ｘ００００”から“０ｘ０４０４”となり、１桁目の“４”により角速度検出エレメント１０１３ａに故障が発生していることが判り、かつ、３桁目の“４”により角速度検出エレメント１０１３ａが確実に絶縁できていることが判る。また、角速度検出エレメント１０１３ａの角速度出力（ＹＡＷ）は、正常時の“０ｘ０１２０”から“０ｘ８０００”となり、通常での範囲外の値により故障が発生していることが判る。なお、第１の加速度検出エレメント３１１ａの加速度出力（ＹＧ）は、正常時と同じ“０ｘＦＥ００”のままであり、また、第２の加速度検出エレメント３１１ｂの加速度出力（ＸＧ）は、正常時と同じ“０ｘ０２００”のままであるので、どちらも故障が発生していないことが判る。
【０１３４】
このような機能を設けることで、故障発生時の加速度出力を誤って上位システムで使用してしまう可能性下げることができる。
【０１３５】
以上示したように、本実施の形態で示したような加速度および角速度を検出する複合センサでありながら、一連の通信フレーム内に複合センサで検出する全検出エレメントの出力と、過電流検出の有無やその対応結果を示す診断フラグをまとめることで、上位システムは通信回数を減らすことができるというメリットを得られる。さらに、ＣＡＮのような多数のノードが接続されるネットワークに接続されている場合は、通信の輻輳を抑えることができる。
【０１３６】
なお、信号検出ＬＳＩの実装方法については、実施の形態１と同じであるので説明は省略する。
【０１３７】
＜実施の形態２の効果＞
以上説明した本実施の形態によれば、２軸の加速度検出および１軸の角速度検出を実現する複合センサにおいて、以下のような効果を得ることができる。すなわち、本実施の形態においても、前記実施の形態１と同様に、過電流スイッチ回路１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，１０４〜１０７を各検出部に設け、短絡等の電気的故障が発生した際に、故障の発生した検出部への電源供給を止める構成を有する過電流検出と該当検出部の絶縁を行う回路を持つことで、機械的故障がもたらす、他の検出部への故障の伝搬を防ぐことができる。また、ソリッド・ステートな信号検出ＬＳＩ３２０の故障発生率が機械構造の加速度・角速度検出エレメントチップ１０１３の故障発生率に比較して十分低いという観点から、複合センサの検出部の同時故障確率を減らすことができる。
【０１３８】
より詳細には、前記実施の形態１と同様の効果を得ることができる。ただし、本実施の形態においては、１軸の角速度検出エレメント１０１３ａを追加した構成例となっているので、この角速度検出エレメント１０１３ａおよびこの信号検出回路の各構成要素も含めた構成において、実施の形態１の各効果（（１）〜（７））を得ることが可能となる。
【０１３９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【０１４０】
１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，１０４〜１０７  過電流スイッチ回路
２０１  信号検出ＬＳＩ
２０２  パッド
２０３  回路実装部
２０４  信号処理回路部
２０５  信号処理回路部
２０６  ガードリング
２０７  基板部
２０８  絶縁層
２０９  基板部
２１０  ＳＯＩ基板
２１１  絶縁層
２１２  ＭＯＳトランジスタ
３１１  加速度検出エレメントチップ
３１１ａ，３１１ｂ  加速度検出エレメント
３１２ａ，３１２ｂ  可動部
３１３ａ，３１３ｂ  検出電極
３１４ａ，３１４ｂ  診断電極
３１５ａ，３１５ｂ  キャリア電圧印加部
３１６，３１６ａ，３１６ｂ  ダミーパターン部
３１７ａ，３１７ｂ  支持梁
３２０  信号検出ＬＳＩ
３２１ａ，３２１ｂ  Ｃ／Ｖ変換回路
３２２ａ，３２２ｂ  アンプ回路
３２３ａ，３２３ｂ  ＡＤＣ
３２４  基準電圧生成回路
３２５  オシレータおよびクロック生成回路
３２６  メモリ
３２７ａ，３２７ｂ  診断電圧出力用ＤＡＣ
３２８ａ，３２８ｂ  キャリア信号生成ＤＡＣ
３２９ａ，３２９ｂ  基板電圧発生ＤＡＣ
３３０  ＤＳＰ回路部
３３１  電源電圧入力部
３３２  ＧＮＤ電圧入力部
３４１  ボンディングワイヤ
５０１  電圧入力部
５０２  スイッチ
５０３  電流検出回路部
５０４  判定閾値
５０５  比較器
５０６  ＬＰＦ
５０７  故障判定出力部
６０１  電圧入力部
６０２  スイッチ
６０３  電流検出回路部
６０４  判定閾値
６０５  比較器
６０６  故障判定出力部
６０７  ドライバ回路
７０１  オペアンプ
７０２  判定閾値
７０３  比較器
７０４  故障判定出力部
１００１  Ｃ／Ｖ変換回路
１００２  アンプ回路
１００３  ＡＤＣ
１００４  Ｃ／Ｖ変換回路
１００５  アンプ回路
１００６  ＡＤＣ
１００７  駆動電圧発生ＤＡＣ
１００８  キャリア信号生成ＤＡＣ
１００９  基板電圧発生ＤＡＣ
１０１０  駆動電極
１０１１  モニタ電極
１０１２  検出電極
１０１３  加速度・角速度検出エレメントチップ
１０１３ａ  角速度検出エレメント
１０１４  可動部
１０１５  支持梁
１０１６  キャリア電圧印加部
１０１７  ダミーパターン部
２００１  スイッチ
２００２  出力端子
２００３  キャリア信号生成器
２００４  バイアス電圧
２００５  オペアンプ
【図１】
2014149220.tif 000003
【図２】
2014149220.tif 000004
【図３】
2014149220.tif 000005
【図４】
2014149220.tif 000006
【図５】
2014149220.tif 000007
【図６】
2014149220.tif 000008
【図７】
2014149220.tif 000009
【図８】
2014149220.tif 000010
【図９】
2014149220.tif 000011
【図１０】
2014149220.tif 000012
【図１１】
2014149220.tif 000013
【図１２】
2014149220.tif 000014