(57)【要約】【課題】半導体素子の検査に必要な大きさの検査電流を支障なく印加できる電流印加装置を提供する。【解決手段】電流印加装置１は、半導体素子２２のアクティブ領域２３内の接触領域２４に接触させて検査電流を印加するための複数の突起２１を有する接触部２と、各突起２１が接触領域２４に接触するように接触部２を半導体素子２２に押し当てる押当て部３とを備える。複数の突起２１は、外側の突起２１の配置密度が内側の突起２１の配置密度より大きくなるように配置されている。【選択図】図１
2014149288.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子に検査電流を印加する電流印加装置であって、
前記半導体素子のアクティブ領域内の接触領域に接触させて検査電流を印加するための複数の突起を有する接触部と、
前記突起が前記接触領域に接触するように前記接触部を前記半導体素子に押し当てる押当て部とを備え、
前記複数の突起のうち外側の突起の配置密度は、内側の突起の配置密度より大きいことを特徴とする電流印加装置。
【請求項２】
前記複数の突起のうち外側の突起の配置間隔が、内側の突起の配置間隔より小さいことを特徴とする請求項１に記載の電流印加装置。
【請求項３】
前記複数の突起は角形状の領域に配置され、
前記複数の突起の配置間隔は、前記領域の外周部分の突起の方が前記領域内の突起より小さく、かつ前記領域の外周部分の突起のうち前記領域の角部分の突起の方が、他の外周部分の突起より小さいことを特徴とする請求項１又は２に記載の電流印加装置。
【請求項４】
前記複数の突起の配置間隔は、各突起の配置間隔が全体にわたって均一である接触部を用いて前記接触領域に検査電流を印加した場合に、前記アクティブ領域の電流密度が高くなる部分に対応する各突起の配置間隔が、該電流密度が低くなる部分に対応する各突起の配置間隔より小さくなるように設定されていることを特徴とする請求項１〜３のいずれか１項に記載の電流印加装置。
【請求項５】
前記複数の突起のうち外側の突起の配置面積が、内側の突起の配置面積より大きいことを特徴とする請求項１に記載の電流印加装置。
【請求項６】
前記複数の突起は角形状の領域に配置され、
前記複数の突起の配置面積は、前記領域の外周部分の突起の方が前記領域内の突起より大きく、かつ前記領域の外周部分の突起のうち前記領域の角部分の突起の方が、他の外周部分の突起より大きいことを特徴とする請求項１又は５に記載の電流印加装置。
【請求項７】
前記複数の突起の配置面積は、各突起の配置面積が全体にわたって均一である接触部を用いて前記接触領域に検査電流を印加した場合に、前記アクティブ領域の電流密度が高くなる部分に対応する各突起の配置面積が、該電流密度が低くなる部分に対応する各突起の配置面積より大きくなるように設定されていることを特徴とする請求項１、５又は６に記載の電流印加装置。
【請求項８】
半導体素子を形成する形成工程と、
前記形成工程で形成された半導体素子に、請求項１〜７のいずれか記載の電流印加装置を用いて検査電流を印加する電流印加工程と、
前記電流印加工程で検査電流が印加される半導体素子が、該検査電流に基づき、所定の性能を満たすか否かを判定する判定工程と
ことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に検査電流を印加する電流印加装置及びこれを用いて半導体素子を製造する方法に関する。
【背景技術】
【０００２】
一般に、半導体素子の検査に用いられる半導体素子検査装置は、半導体素子の電気的特性を検査するための検査電流を半導体素子に印加する電流印加装置を備える。従来、かかる電流印加装置として、一定の間隔で配置した複数の突起からなる突起群を有する接触部（プローブ）を介して検査電流を印加するものが知られている（例えば、特許文献１参照）。
【０００３】
このような電流印加装置では、突起群を構成する各突起が半導体素子の電極等に接触するように接触部をスプリングで半導体素子に押し当てながら検査電流が印加される。このとき、接触により接触部が半導体素子から受ける反力は、各突起に分散されるので、突起先端の金メッキ層等の摩耗の進行を遅らせることができる。
【０００４】
これにより、検査電流の印加時における半導体素子と接触部との安定した電気的接触を長期にわたって維持することができる。また、これによれば、接触部が各突起により半導体素子の電極等と良好に接触し、かつ検査電流が各突起により分散して印加されるので、大きい検査電流の印加が可能であると考えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２１８６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やパワーＭＯＳＦＥＴ等の電力用半導体素子についてのスクリーニング検査に際しては、大電流が半導体素子のアクティブ領域内の接触領域に印加される。この場合、大電流を接触領域の全体にわたって極力均一に印加できるように、上述のような突起群を有する接触部を用い、検査電流を各突起により均等に分散させて印加するのが好ましいと考えられる。
【０００７】
この場合、必要な検査電流の大きさと、１つの突起で印加可能な限界電流値とに基づいて、必要な突起の数を決定することができる。また、この突起の数に応じて、接触部における突起の配列ピッチを、アクティブ領域における接触領域の面積に対応するように設定することができる。
【０００８】
しかしながら、このような接触部を用いた場合、必要な大きさの検査電流よりも小さい電流を接触部に供給するだけで一部の突起に流れる電流値が限界電流値に達してしまい、必要な大きさの検査電流を印加することができないという不都合があることが判明した。
【０００９】
本発明の目的は、従来技術の問題点に鑑み、半導体素子の検査に必要な大きさの検査電流を支障なく印加できる電流印加装置と、これを用いて適正に検査された半導体素子を製造する方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の電流印加装置は、半導体素子に検査電流を印加する装置であって、前記半導体素子のアクティブ領域内の接触領域に接触させて検査電流を印加するための複数の突起を有する接触部と、前記突起が前記接触領域に接触するように前記接触部を前記半導体素子に押し当てる押当て部とを備え、前記複数の突起のうち外側の突起の配置密度は、内側の突起の配置密度より大きいことを特徴とする。本発明において、突起の配置密度とは、所定の領域に配置される突起の数又は面積比で表される指標であり、例えば突起の配置間隔又は配置面積で定められる。
【００１１】
本発明の電流印加装置によれば、半導体素子に検査電流を印加する際には、接触部の突起が半導体素子のアクティブ領域内の接触領域に接触するように、接触部が半導体素子に押し当てられる。この状態で、検査電流が接触部に供給され、各突起を経て半導体素子のアクティブ領域に印加される。
【００１２】
このとき、接触部における各突起の配置密度が全体にわたって均一であるとすれば、複数の突起のうち外側に位置する突起の外側には、他の突起が存在せず、アクティブ領域の周辺部が広がっているので、外側に位置する突起からアクティブ領域に流入する電流は、該外側の突起に近いアクティブ領域の範囲のみならず、該範囲外のアクティブ領域周辺部側にも流入する。
【００１３】
一方、複数の突起のうち内側の突起から電流が流入するアクティブ領域の範囲は、その周囲に存在する他の突起との関係で、外側の突起よりも限定されたものとなる。これにより、外側の突起からは、内側の突起よりもより多くの電流がアクティブ領域へ流入する。このため、外側の突起は、内側の突起よりも、より小さい接触部への供給電流で限界電流値に達する。
【００１４】
したがって、すべての突起から均等にアクティブ領域へ電流が流入する場合に比べて、接触部へ供給できる電流が小さい。このため、すべての突起に均等に電流が流れるものと想定して必要な大きさの検査電流を印加できるように接触部の突起の数等を設計した場合には、意に反して、必要な大きさの検査電流を印加することができなくなるおそれがある。
【００１５】
この点、本発明では、外側の突起の配置密度が内側の突起の配置密度よりも大きいので、突起の配置密度を適切に決定することにより、アクティブ領域に流入する電流の大きさを各突起について均一化し、一定数の突起から接触部に印加できる電流の最大化を図ることができる。これにより、必要な大きさの検査電流を得るための突起の数を容易に設定し、意図した大きさの検査電流を支障なく印加することができる。
【００１６】
本発明において、前記配置密度を複数の突起の配置間隔で定める場合は、複数の突起のうち外側の突起の配置間隔を、内側の突起の配置間隔より小さくするとよい。
【００１７】
また、前記複数の突起は角形状の領域に配置され、前記突起の配置間隔は、前記領域内の突起よりも外周部分の突起の方が小さく、かつ外周部分の突起のうち前記領域の角部分の突起の方が小さくてもよい。これによれば、接触部の各突起からアクティブ領域に流入する電流の大きさを、全体にわたってより効果的に均一化することができる。
【００１８】
本発明において、前記突起の配置間隔は、各突起の配置間隔が全体にわたって均一である接触部を用いて前記接触領域に検査電流を印加した場合に、前記アクティブ領域の電流密度が高くなる部分に対応する各突起の配置間隔が、該電流密度が低くなる部分に対応する各突起の配置間隔よりも小さくてもよい。
【００１９】
これによれば、上記の配置間隔が均一な突起を有する接触部を用いて検査電流を印加した場合のアクティブ領域における電流密度の分布を考慮して、突起の配置間隔を設定することができる。これにより、接触部の各突起からアクティブ領域に流入する電流の大きさを全体にわたってさらに効果的に均一化することができる。
【００２０】
本発明において、前記配置密度を複数の突起の配置面積で定める場合は、前記複数の突起のうち外側の突起の配置面積が、内側の突起の配置面積より大きくなるようにするとよい。
【００２１】
また、前記複数の突起は角形状の領域に配置され、前記複数の突起の配置面積は、前記領域の外周部分の突起の方が前記領域内の突起より大きく、かつ前記領域の外周部分の突起のうち前記領域の角部分の突起の方が、他の外周部分の突起より大きくてもよい。これによれば、接触部の各突起からアクティブ領域に流入する電流の大きさを、全体にわたってより効果的に均一化することができる。
【００２２】
本発明において、前記複数の突起の配置面積は、各突起の配置面積が全体にわたって均一である接触部を用いて前記接触領域に検査電流を印加した場合に、前記アクティブ領域の電流密度が高くなる部分に対応する各突起の配置面積が、該電流密度が低くなる部分に対応する各突起の配置面積より大きくてもよい。これによれば、接触部の各突起からアクティブ領域に流入する電流の大きさを、全体にわたってより効果的に均一化することができる。
【００２３】
本発明の半導体素子製造方法は、半導体素子を形成する形成工程と、前記形成工程で形成された半導体素子に、本発明の電流印加装置を用いて検査電流を印加する電流印加工程と、前記電流印加工程で検査電流が印加される半導体素子が、該検査電流に基づき、所定の性能を満たすか否かを判定する判定工程とを備えることを特徴とする。
【００２４】
これによれば、半導体素子の検査に必要な大きさの検査電流を支障なく印加できる電流印加装置を用いて適正に検査された半導体素子が製造される。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る電流印加装置の斜視図である。
【図２】図１の電流印加装置の分解斜視図である。
【図３】図１の電流印加装置における接触部の一部の拡大図である。
【図４】図３の接触部に設けられた突起の斜視図である。
【図５】図１の電流印加装置により検査電流が印加される半導体素子の平面図である。
【図６】従来の接触部により検査電流を印加した場合のアクティブ領域における電流密度の分布を表示するシミュレーション結果を示す図である。
【図７】接触部に突起を追加した以外は図６のシミュレーションと同一の条件によるシミュレーションで得られた結果を示す図である。
【図８】図１の電流印加装置における接触面の角部の拡大図である。
【図９】図１の電流印加装置を用いて適正に検査された半導体素子を製造する方法の工程を示すフローチャートである。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の実施形態を説明する。実施形態の電流印加装置は、外部電源から電流が供給されて、半導体素子を検査するための検査電流を半導体素子に印加するために用いられ、特に４００〜２０００［Ａ］程度の大電流のスイッチングに用いられるパワー半導体素子の検査に適している。半導体素子としては、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やパワーＭＯＳＦＥＴが該当する。
【００２７】
図１及び図２に示すように、電流印加装置１は、外部電源（図示せず）に接続して、検査される半導体素子に印加する検査電流が供給される円盤状の接触部２と、接触部２を保持して該半導体素子に押し当てる押当て部３とを備える。
【００２８】
接触部２は、後述する突起群が設けられた接触面４を、検査される半導体素子が配置される側（以下、単に「素子側」という。）に有する。押当て部３は、ほぼ円筒形状を有しており、その内側に接触部２を保持する。押当て部３は、接触部２を、接触面４が該円筒形状の軸線の方向（以下、単に「軸線方向」という。）にほぼ垂直となるように保持しながら、軸線方向に沿って半導体素子に押し当てる。
【００２９】
押当て部３は、図２に示すように、円盤状の基部５と、基部５の素子側の面上で縦横に一定間隔で配列される多数のバネ付きピン６と、バネ付きピン６を軸線方向に垂直な方向に支持しながら軸線方向に沿って案内する円盤状の案内支持部７と、接触部２を案内支持部７の素子側に取り付けるためのリング状の取付け部８と、接触部２と取付け部８とを絶縁する絶縁プレート９と、接触部２を軸線方向に案内する円筒ピン１０とを備える。
【００３０】
案内支持部７は、基部５に対し、固定ネジ１１で平行に固定される。基部５には、円筒ピン１０の素子側と反対側の端部を挿入して位置決めするための位置決め孔１２と、固定ネジ１１が螺合されるネジ孔１３とが設けられる。
【００３１】
案内支持部７には、各バネ付きピン６を軸線方向と垂直な方向に支持しながら軸線方向に案内するバネ付きピン６と同数の貫通孔で構成される案内孔群１４と、円筒ピン１０を軸線方向と垂直な方向に支持しながら軸線方向に案内する貫通孔としての案内孔１５と、素子側の面に立設された円筒状の突出部１６とが設けられる。
【００３２】
案内支持部７の外周には、取付け部８を案内支持部７に固定するための雄ネジが設けられる。案内孔群１４の配列は、案内支持部７の素子側の面において、接触部２の接触面４に対応する矩形状のパターンを構成している。すなわち、案内孔群１４により案内される各バネ付きピン６により、接触部２の接触面４と反対側の面が、接触面４に丁度対応する領域において支持される。
【００３３】
案内孔１５及び突出部１６は、該矩形状パターンの対向する２辺の外側に位置する。接触部２には、案内孔１５及び突出部１６に対応する位置に、貫通孔１７及び１８が設けられる。接触部２の接触面４を構成している部分は、段差を経て素子側に出張っており、矩形状の台状部によって角形状の領域を形成している。
【００３４】
絶縁プレート９には、案内支持部７の突出部１６が挿入される開口孔１９と、接触面４を構成している台状部が挿入される開口部２０とが設けられる。絶縁プレート９は、取付け部８の内壁に収まる外径を有する。取付け部８の内壁には、案内支持部７の雄ネジに対応する雌ネジが設けられる。取付け部８の素子側の端面は、絶縁プレート９の外径よりやや小さい内径で開口している。
【００３５】
図３は、接触部２の接触面４の一部を示す。図３に示すように、接触面４には、複数の突起２１で構成される突起群が設けられる。突起２１は、接触面４上に所定のピッチＤが、例えば０．５［ｍｍ］程度の間隔で、行列状に配置される。
【００３６】
ただし、接触面４又は突起群の外周に位置する突起２１の配置間隔は、内側に位置する突起２１の配置間隔より小さい。接触部２に供給される検査電流は、各突起２１を介して、検査される半導体素子のアクティブ領域に流入する。
【００３７】
図４は、１つの突起２１の形状を示す斜視図である。図４に示すように、突起２１は、四角錐状の形状を有する。接触面４上の突起群が、検査される半導体素子におけるアクティブ領域に接触するように押し当てられたとき、突起２１の先端が、接触した部分の酸化膜を貫通してその部分のアクティブ領域と良好に導通する。なお、突起２１の形状は、このようにして良好な導通を確保できる形状であればよく、四角錐状のものに限定されない。
【００３８】
電流印加装置１は、次のようにして組み立てることができる。すなわち、まず、案内支持部７の案内孔群１４にバネ付きピン６を装填し、案内支持部７を２本の固定ネジ１１で基部５に取り付ける。次に、円筒ピン１０を案内支持部７の案内孔１５に挿入し、さらに円筒ピン１０の端部を基部５の位置決め孔１２に挿入する。
【００３９】
次に、接触部２を、その貫通孔１７と１８とにそれぞれ円筒ピン１０と案内支持部７の突出部１６とが挿入されるようにして、案内支持部７の素子側に配置する。次に、絶縁プレート９を、その開口部２０に、接触部２の接触面４を構成している台状部が挿入され、かつ開口孔１９に、接触部２の貫通孔１８から突出する案内支持部７の突出部１６が挿入されるようにして、接触部２の素子側に配置する。
【００４０】
そして、取付け部８の雌ネジを案内支持部７の雄ネジに締結させることにより、取付け部８を案内支持部７に固定する。これにより、電流印加装置１の組立てが完了し、接触部２及び押当て部３は、図１の状態となる。
【００４１】
この状態において、接触部２の接触面４と反対側の面における接触面４に対応する領域が、多数のバネ付きピン６によって素子側に付勢されながら基部５上で支持されている。また、接触部２は、円筒ピン１０及び突出部１６によって軸線方向と垂直な方向に位置決めされ、かつ軸線方向に多少移動可能に案内されている。
【００４２】
このため、接触部２は、検査される半導体素子のアクティブ領域に押し当てられたとき、アクティブ領域と接触面４との傾きに差がある場合には、その差が解消されるように、多少傾くことができる。
【００４３】
図５は、電流印加装置１により検査電流が印加される半導体素子の平面図である。図５に示すように、半導体素子２２は、その複数のセルが配置されたアクティブ領域２３を有する。アクティブ領域２３の内側に接触領域２４が設定される。接触領域２４は、半導体素子２２の検査時に、電流印加装置１により検査電流が印加される部分である。
【００４４】
検査電流の印加時には、電流印加装置１の接触面４上の各突起２１が、接触領域２４内の複数の接触点２５（２５ａ及び２５ｂ）でそれぞれ接触し、各突起２１から、対応する接触点２５の近傍に電流が流入する。ここで、図５における接触点２５の配置状態からわかるように、接触面４上の突起群における突起２１の配置間隔は、突起群の内側よりも外側の方が小さい。従って、複数の突起２１のうち外側の突起２１の配置密度は、内側の突起２１の配置密度より大きい。
【００４５】
具体的には、突起群は、例えば基準間隔１．２［ｍｍ］で縦横に格子状に配列された基準の突起２１と、突起群の最も外側に位置する外周の各基準の突起２１の間に配置された追加的な突起２１とで構成される。図５において、基準の突起２１に対応する接触点２５である基準接触点２５ａが「○」で示され、追加的な突起２１に対応する接触点２５である追加接触点２５ｂが「●」で示されている。
【００４６】
例えば、アクティブ領域２３における突出部分である小パッド２６の近傍において隣り合う基準接触点２５ａの間２８には、８個の追加接触点２５ｂが存在する。また、小パッド２６から離れた接触領域２４の３つの角部分において隣り合う基準接触点２５ａの間２９には、２個の追加接触点２５ｂが存在する。また、接触領域２４の外周部分におけるその他の基準接触点２５ａの間には、１個の追加接触点２５ｂが存在する。
【００４７】
この場合、接触面４の突起群における突起２１の配置間隔は、突起群の内側部分の突起２１よりも外周部分の突起２１の方が小さく、かつ外周部分の突起２１のうちでも、角部分の突起２１の方が小さい。
【００４８】
半導体素子２２への検査電流の印加時には、電流印加装置１が組み込まれた半導体検査装置により、電流印加装置１が、半導体素子２２に対して所定位置に位置するように位置決めされる。この位置において、押当て部３は、接触面４上の突起群がアクティブ領域２３の接触領域２４に接触するように、接触部２をバネ付きピン６の配列により半導体素子２２に押し当てる。
【００４９】
このとき、接触部２は、円筒ピン１０及び突出部１６により若干傾き可能に案内されているので、接触面４の接触領域２４に対する多少の傾きは、各バネ付きピン６の収縮量の差異により吸収される。これにより、接触面４の各突起２１は、接触領域２４に対してほぼ均等な押圧力で接触する。この状態で、接触部２に検査電流が供給されると、接触面４の各突起２１を介し、半導体素子２２のアクティブ領域２３における接触領域２４に検査電流が印加される。
【００５０】
図６は、このような検査電流の印加を従来の接触部を用いて行った場合に、アクティブ領域２３に流入する電流の電流密度の分布をシミュレーションにより得た結果を示す。中心の濃度が高い部分とその周囲の濃度が低い部分で構成される各斑点模様が、接触部の各突起２１とアクティブ領域２３とが接触する各接触点２５に対応する。従来の接触部では、その接触面における突起２１の配置間隔は、接触面全体にわたって一定である。これに対応し、接触点２５も一定の間隔で配置される。
【００５１】
この場合、アクティブ領域２３に流入する電流の電流密度は、図６のように、接触点２５の配列における中央部の接触点２５ｃの近傍では８．５×１０８［Ａ／ｍ２］であるのに対し、該配列の角と角との間の一辺上に位置する接触点２５ｄの近傍では２．１×１０９［Ａ／ｍ２］である。また、該配列の角に位置する接触点２５ｅの近傍では３．４×１０９［Ａ／ｍ２］である。また、小パッド２６に近い接触点２５ｆの近傍では、６．１×１０９［Ａ／ｍ２］である。
【００５２】
すなわち、各接触点２５の近傍の電流密度は、アクティブ領域２３の接触領域２４の内側部分よりも外周部分に位置する接触点２５の近傍の方が高い。また、外周部分に位置する接触点２５の近傍のうちでも、角部分に位置する接触点２５の近傍の方が角部の間に位置する接触点２５の近傍よりも高く、さらには小パッド２６の近傍に位置する接触点２５の近傍の方がこれよりも高い。
【００５３】
このような場合、接触部に供給する電流をある程度以上大きくすると、電流密度が高い方の接触点２５に対応する突起２１を流れる電流が限界電流値に達する。限界電流値とは、１つの突起２１で支障なく印加できる最大の電流値である。このため、印加できる検査電流の大きさは、アクティブ領域２３へすべての突起２１から均等な大きさの電流が流入する場合に比べて小さい。
【００５４】
したがって、すべての突起２１に均等に電流が流れるものと想定して、必要な検査電流の大きさと、限界電流値とに基づいて接触部における必要な突起２１の数とその配置間隔を決定したとしても、検査電流よりも小さい電流を流すだけで、接触点２５ｄ〜２５ｆに流れる電流値が限界電流値に達するので、検査電流を印加することができない場合がある。
【００５５】
一方、図７は、接触部の突起群に突起２１を追加した以外は、図６のシミュレーションと同一の条件によるシミュレーションで得られた結果を示す。突起２１の追加は、図５で示されるような追加接触点２５ｂが、上述の接触点２５ｄの近傍に１つ、接触点２５ｅの近傍に２つ、そして小パッド２６に近い接触点２５ｆの近傍に９つ存在するように行われている。
【００５６】
図７のシミュレーション結果によれば、中央の接触点２５ｃの近傍の電流密度は８．５×１０８［Ａ／ｍ２］であり、図６のシミュレーション結果と変わりはない。しかし、接触点２５ｄの近傍の電流密度は９．５×１０８［Ａ／ｍ２］であり、接触点２５ｅの近傍の電流密度は８．６×１０８［Ａ／ｍ２］であり、接触点２５ｆの近傍の電流密度は３．６×１０８［Ａ／ｍ２］となっている。
【００５７】
すなわち、突起２１を上述のように追加した場合、アクティブ領域２３の接触領域の外周部分における角部分と角部分の間の接触点２５ｄ、角部分の接触点２５ｅ、又は小パッド２６の近くの接触点２５ｆのいずれの近傍の電流密度も、接触領域２４の内側部分の接触点２５ｃ近傍の電流密度とほぼ同等となっている。
【００５８】
図６及び図７のシミュレーション結果からわかるように、図５に示すように、接触面４の突起群における突起２１の配置間隔を、突起群の内側の突起２１よりも外側の突起２１の方を小さくすることにより、各突起２１から流入する電流の電流密度を均一化することができる。
【００５９】
また、接触面４の突起群における突起２１の配置間隔を、突起群における内側部分の突起２１よりも外周部分の突起２１の方を小さくし、かつ外周部分の突起２１のうちでも角部分の突起２１の方をより小さくすることにより、各突起２１から流入する電流の電流密度をより高い精度で均一化することができる。
【００６０】
また、図６のように、突起２１の配置間隔が全体的に均一である突起群を有する従来の接触部により電流を印加した場合にアクティブ領域２３の電流密度が高くなる部分を認識して、図５に示すように、この部分に対応する部分の突起２１の配置間隔を、該電流密度が低くなる部分に対応する部分の突起２１の配置間隔よりも小さくすることにより、各突起２１からアクティブ領域２３に流入する電流の大きさを突起群全体にわたってさらに効果的に均一化することができる。
【００６１】
上記のように各突起２１における電流を均一化することによって、一部の突起２１のみが限界電流値に達することにより接触部２への供給電流の大きさが制限されるのを防止することができる。これにより、突起２１の限界電流値よりも小さい電流値であれば、その電流値に突起２１の数を乗じた電流を、支障なく接触部２へ供給することができる。すなわち、必要な大きさの検査電流を得るための突起２１の数を容易に設定し、意図した大きさの検査電流を支障なく印加することができる。
【００６２】
上述した実施形態では、接触面４上の複数の突起２１の配置密度を外側の方が内側よりも大きくなるようにするために、複数の突起２１のうち外側の突起２１の配置間隔を、内側の突起２１の配置間隔より小さく設定しているが、複数の突起２１の配置間隔でなく、配置面積を変えるようにしてもよい。
【００６３】
具体的には、図８（Ａ）に示すように、接触面４上の複数の突起２１のうち外周部分の突起２１を２つ以上連接して配置することにより、外周部分の突起の配置面積が内側の突起の配置面積より大きくなる。また、これに加えて、外周部分の突起２１のうち角部分の突起２１を縦横２つずつ連接して配置することにより、角部分の突起の配置面積が他の外周部分の突起の配置面積より大きくなる。
【００６４】
あるいは、図８（Ｂ）に示すように、接触面４上の複数の突起２１のうち外周部分の各突起２１の面積を拡大して配置することにより、外周部分の突起の配置面積が内側の突起の配置面積より大きくなる。また、これに加えて、外周部分の突起２１のうち角部分の突起２１の面積をさらに拡大して配置することにより、角部分の突起の配置面積が他の外周部分の突起の配置面積より大きくなる。
【００６５】
上記のように複数の突起２１の配置面積を変えることによっても、接触面４上の複数の突起２１の配置密度を外側の方が内側よりも大きくすることができる。これにより、複数の突起２１のうち外側の突起２１の配置密度は、内側の突起２１の配置密度より大きい。
【００６６】
最後に、本発明の半導体素子の製造方法について説明する。
【００６７】
図９に示すように、実施形態の製造方法は、半導体素子を形成する工程ＳＴ１と、この工程で形成された半導体素子の良否判定のために、上述した電流印加装置１を用いて検査電流を印加して検査する試験工程ＳＴ２と、この工程で検査電流が印加された半導体素子が破壊されたか否かを判別する工程ＳＴ３と、この工程での判別結果により良品と判定する工程４と、不良品を判定する工程ＳＴ５とを備える。
【００６８】
ここで、試験工程ＳＴ２は、本発明の製造方法における電流印加工程に相当し、判別工程ＳＴ３からＳＴ５が、本発明の製造方法において半導体素子が所定の性能を満たすか否かを判定する判定工程に相当する。
【００６９】
上記実施形態では、形成工程ＳＴ１において公知の製造技術により製造された半導体素子を検査対象として、工程ＳＴ２で電流印加試験を行う。これは、例えば、特開２００６−２８４４９０号公報に開示されているように、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）のＲＢＳＯＡ（逆バイアス安全動作領域）耐量の評価に用いられる試験方法であり、ＲＢＳＯＡは、ＩＧＢＴのターンオフに伴うコレクタ−エミッタ間電圧とコレクタ電流の非破壊動作範囲を表し、この範囲が広いほど逆バイアスに対する非破壊性能が高い。
【００７０】
従って、試験工程ＳＴ２では、電流印加装置１を用いて検査対象の半導体素子に大電流を印加する。例えば、ＲＢＳＯＡの設計値（定格電流）が５００アンペアである場合は、１０００アンペアの電流を印加する。そして、検査電流を印加された半導体素子が所定の性能を満たすか否かを検証することにより、当該半導体素子が破壊されたか否かを判別する（工程ＳＴ３）。その結果、半導体素子が破壊されていない場合は、良品と判定し（工程ＳＴ４）、半導体素子が破壊された場合は、不良品と判定する（工程ＳＴ５）。
【００７１】
本実施形態の方法によれば、上記のように半導体素子の検査に必要な大きさの検査電流を支障なく印加できる電流印加装置を用いて適正に検査された半導体素子が製造される。
【００７２】
以上、図示の実施形態について説明したが、本発明は、これらの実施形態に限定されない。例えば、上記実施形態では、接触部として、図４のような四角錐状の突起２１を有するものを用いているが、この代わりに、ワイヤプローブ等を突起として複数配列した接触部を用いてもよい。
【符号の説明】
【００７３】
１…電流印加装置、２…接触部、３…押当て部、４…接触面、２１…突起、２２…半導体素子、２３…アクティブ領域、２４…接触領域、２５…接触点。
【図１】
2014149288.tif 000003
【図２】
2014149288.tif 000004
【図３】
2014149288.tif 000005
【図４】
2014149288.tif 000006
【図５】
2014149288.tif 000007
【図６】
2014149288.tif 000008
【図７】
2014149288.tif 000009
【図８】
2014149288.tif 000010
【図９】
2014149288.tif 000011