(57)【要約】【課題】スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えること。【解決手段】一次巻線Ｎｐ、二次巻線Ｎｓ及び補助巻線Ｎｎを有するトランスＴと、一次巻線Ｎｐに接続され、トランスＴに流れる電流をオンオフするスイッチング素子ＦＥＴ１と、補助巻線Ｎｎに誘起された電圧Ｖｎｎに基づきスイッチング素子ＦＥＴ１をオンするタイミングを検出するＶｍｏｎ端子と、Ｖｍｏｎ端子とグランドの間に接続されたコンデンサＣ５と、Ｖｍｏｎ端子により検出したタイミングに基づきスイッチング素子ＦＥＴ１をオンするよう制御するコントロールモジュールＣＮＴ１と、を備える電源装置であって、補助巻線Ｎｎの一端とＶｍｏｎ端子の間に接続されたダイオードＤ４と、コンデンサＣ５に並列に接続された抵抗Ｒ９と、を備える。【選択図】図１
2014050247.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線、二次巻線及び補助巻線を有するトランスと、
前記一次巻線に接続され、前記トランスに流れる電流をオンオフするスイッチング素子と、
前記補助巻線に誘起された電圧に基づき前記スイッチング素子をオンするタイミングを検出する検出手段と、
前記検出手段とグランドの間に接続されたコンデンサと、
前記検出手段により検出したタイミングに基づき前記スイッチング素子をオンするよう制御する制御手段と、
を備える電源装置であって、
前記補助巻線の一端と前記検出手段の間に接続された電圧制限手段と、
前記コンデンサに並列に接続された第一抵抗と、
を備えることを特徴とする電源装置。
【請求項２】
前記電圧制限手段は、アノード側が前記補助巻線の一端に接続され、カソード側が前記検出手段に接続された第一ダイオードであることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第一ダイオードに並列に接続された第二抵抗を備えることを特徴とする請求項２に記載の電源装置。
【請求項４】
一端が前記第一ダイオードのカソード側に接続され、他端が前記検出手段に接続された第三抵抗を備えることを特徴とする請求項２又は３に記載の電源装置。
【請求項５】
前記電圧制限手段は、クランプ手段であることを特徴とする請求項１に記載の電源装置。
【請求項６】
前記クランプ手段は、ボルテージフォロア回路と、前記ボルテージフォロア回路の非反転入力端子にカソード側が接続され、前記補助巻線の他端にアノード側が接続された第二ダイオードと、を有することを特徴とする請求項５に記載の電源装置。
【請求項７】
記録材に画像形成を行う画像形成装置であって、
請求項１乃至６のいずれか１項に記載の電源装置を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び画像形成装置に関し、特に電圧を変換するコンバータに関する。
【背景技術】
【０００２】
電子機器の電源装置としての従来の擬似共振コンバータは、例えば図５に示すような構成を備える（例えば、特許文献１参照）。尚、後述する実施例と同じ構成には同じ符号を付し、共通する構成の詳細は実施例において説明する。図５に示す従来の擬似共振コンバータにおいて、スイッチング素子ＦＥＴ１のドレインソース間の電圧Ｖｄｓ、ドレイン電流Ｉｄ、補助巻線Ｎｎの電圧波形、二次整流用ダイオードＤ３に流れる電流Ｉｆの波形は、図２（ａ）に示すようになる。ここで、図２（ａ）の時刻ｔ３〜時刻ｔ４の区間に、スイッチング素子ＦＥＴ１のドレインソース間の電圧Ｖｄｓが緩やかに下降すると、補助巻線Ｎｎの一端に接続されたダイオードＤ２のアノード電圧Ｖｎｎも下降する。コントロールモジュールＣＮＴ１は、抵抗Ｒ８を介してＶｍｏｎ端子に入力されるアノード電圧Ｖｎｎが零となった時刻ｔ４を検出し、時刻ｔ４以降予め規定の時間Δｔが経過した後にスイッチング素子ＦＥＴ１をオンする。図２（ａ）においては、ドレインソース間の電圧Ｖｄｓが零を下回り、スイッチング素子ＦＥＴ１のダイオードＤ１が導通した状態でスイッチング素子ＦＥＴ１をオンしている。即ち、ドレインソース間の電圧Ｖｄｓが略零の時点でスイッチングを行う、『ゼロボルトスイッチング：ＺＶＳ』を行っている。このように、ゼロボルトスイッチングを行うことで、ターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。
【０００３】
ところが、外来ノイズがアノード電圧Ｖｎｎに重畳すると、コントロールモジュールＣＮＴ１が、Ｖｍｏｎ端子に入力されるアノード電圧Ｖｎｎが零となる時刻ｔ４を誤って検出し、スイッチング素子ＦＥＴ１をオンするタイミングがずれてしまう。このため、外来ノイズがアノード電圧Ｖｎｎに重畳することを抑制するために、図５に示すように、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子間に、コンデンサＣ５を挿入することが考案されている。効果的にノイズ抑制を行うため、コンデンサＣ５の静電容量は、極力大きいことが望ましい。また、抵抗Ｒ８の端子間には、アノード電圧ＶｎｎとＶｍｏｎ端子の電圧Ｖｍｏｎとの電位差が生じるため、抵抗Ｒ８の抵抗値を小さくすると、抵抗Ｒ８に流れる電流が増大し、抵抗Ｒ８で消費される電力が大きくなる。そのため、抵抗Ｒ８の抵抗値は極力大きいことが望ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３１５３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、コントロールモジュールＣＮＴ１が、抵抗Ｒ８を介してＶｍｏｎ端子に入力されるアノード電圧Ｖｎｎが零となった時刻ｔ４を検出する際に、抵抗Ｒ８、コンデンサＣ５でＲＣ積分回路が形成される。ＲＣ積分回路の時定数は、抵抗Ｒ８の抵抗値とコンデンサＣ５の静電容量の積で定められる。このため、コンデンサＣ５の静電容量又は抵抗Ｒ８の抵抗値が大きいと、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングが遅れてしまい、スイッチング損失や放射ノイズを低減することができない。
【０００６】
このため、時定数を大きくしないようにするためにコンデンサＣ５の静電容量を小さくすると、効果的に外来ノイズの抑制を行うことができないという課題がある。また、時定数を大きくしないようにするために抵抗Ｒ８の抵抗値を小さくすると、抵抗Ｒ８で消費される電力が大きくなるという課題がある。また、コンデンサＣ５の静電容量又は抵抗Ｒ８の抵抗値を大きくすると、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングが遅れてしまい、ゼロボルトスイッチングを行うことができない。このため、スイッチング損失や放射ノイズを低減することができないという課題がある。
【０００７】
本発明は、このような状況のもとでなされたもので、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることを目的とする。
【課題を解決するための手段】
【０００８】
前述した課題を解決するために、本発明は以下の構成を備える。
【０００９】
（１）一次巻線、二次巻線及び補助巻線を有するトランスと、前記一次巻線に接続され、前記トランスに流れる電流をオンオフするスイッチング素子と、前記補助巻線に誘起された電圧に基づき前記スイッチング素子をオンするタイミングを検出する検出手段と、前記検出手段とグランドの間に接続されたコンデンサと、前記検出手段により検出したタイミングに基づき前記スイッチング素子をオンするよう制御する制御手段と、を備える電源装置であって、前記補助巻線の一端と前記検出手段の間に接続された電圧制限手段と、前記コンデンサに並列に接続された第一抵抗と、を備えることを特徴とする電源装置。
【００１０】
（２）記録材に画像形成を行う画像形成装置であって、前記（１）に記載の電源装置を備えることを特徴とする画像形成装置。
【発明の効果】
【００１１】
本発明によれば、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１の擬似共振コンバータの回路図
【図２】実施例１の擬似共振コンバータの電圧波形を示す図、擬似共振コンバータの回路図
【図３】実施例２の擬似共振コンバータの回路図
【図４】実施例３の擬似共振コンバータの回路図、実施例４の画像形成装置の構成を示す図
【図５】従来の擬似共振コンバータの回路図
【発明を実施するための形態】
【００１３】
以下本発明を実施するための形態を、実施例により詳しく説明する。
【００１４】
［擬似共振コンバータの構成］
電子機器の電源装置としての擬似共振コンバータの基本的な構成について、図１を用いて説明する。尚、本発明の特徴的な構成については、後述する実施例１以降で説明することとする。
【００１５】
商用交流電源の商用交流電圧ＶａｃはスイッチＳＷ１を介してダイオードブリッジＤＡ１に接続される。ダイオードブリッジＤＡ１は、ダイオードＤ１０１、Ｄ１０２、Ｄ１０３、Ｄ１０４で構成される。一次電解コンデンサＣ１はダイオードブリッジＤＡ１の端子間に接続される。トランスＴ１には、一次巻線Ｎｐ（巻数をＮｐとする）の他に、二次巻線Ｎｓ（巻数をＮｓとする）及び補助巻線Ｎｎ（巻数をＮｎとする）が巻かれている。一次巻線Ｎｐ、二次巻線ＮｓのインダクタンスはＬｐ、Ｌｓで、リーケージインダクタンスはＬｐｒ、Ｌｓｒと定められる。二次巻線Ｎｓ及び補助巻線Ｎｎは、一次巻線Ｎｐに対して巻方向を異に構成されており、所謂、フライバック結合とよばれる構成である。
【００１６】
トランスＴ１の一次巻線Ｎｐの他端は、スイッチング素子である電界効果トランジスタＦＥＴ１（以下、スイッチング素子ＦＥＴ１とする）のドレイン端子に接続されている。スイッチング素子ＦＥＴ１は、以下に説明する動作によりトランスＴ１に流れる電流をオンオフする。スイッチング素子ＦＥＴ１のドレイン端子とソース端子には、一次共振コンデンサＣ２とダイオードＤ１が並列接続され、更に、ソース端子は抵抗Ｒ３を介し、コントロールモジュールＣＮＴ１のグランド端子（以下、Ｖｌ端子）に接続されている。スイッチング素子ＦＥＴ１のソース端子とゲート端子間には、ゲートプルダウン抵抗Ｒ２が接続されている。トランスＴ１の二次巻線Ｎｓの一端は、二次整流用ダイオードＤ３のアノード端子に接続され、二次整流用ダイオードＤ３のカソード端子を介して二次平滑用コンデンサＣ４に接続されている。一方、二次巻線Ｎｓの他端は、グランド端子（ＧＮＤ）に接続されている。トランスＴ１の補助巻線Ｎｎの一端は、ダイオードＤ２に接続されている。また、トランスＴ１の補助巻線Ｎｎの他端はコントロールモジュールＣＮＴ１のＶｌ端子に接続されている。更に、コントロールモジュールＣＮＴ１のＶｃｃ端子とＶｌ端子との間には、コンデンサＣ３が接続されている。また、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子との間には、外来ノイズがダイオードＤ２のアノード電圧Ｖｎｎに重畳することを抑制するために、コンデンサＣ５が接続されている。
【００１７】
尚、コントロールモジュールＣＮＴ１のＶｌ端子は、フォトカプラＰＣ１のフォトトランジスタＴｒ１の一端にも接続されている。フォトカプラＰＣ１の他端は、フィードバック電圧Ｖｆｂを入力するためのコントロールモジュールＣＮＴ１のＶｆｂ端子に接続されている。一方、二次整流用ダイオードＤ３のカソードには、電流制限抵抗Ｒ５の一端と、分圧抵抗Ｒ６の一端とが接続されている。分圧抵抗Ｒ６の他端は、分圧抵抗Ｒ７の他端と、シャントレギュレータＩＣ１とが接続されている。電流制限抵抗Ｒ５は、フォトカプラＰＣ１の発光ダイオードＬＥＤ１のアノードに接続されている。発光ダイオードＬＥＤ１のカソードは、シャントレギュレータＩＣ１に接続されている。
【００１８】
［擬似共振コンバータの動作］
ここで、基本的な擬似共振コンバータの動作を、図２（ａ）を用いて説明する。図２（ａ）には、スイッチング素子ＦＥＴ１のドレインソース間の電圧Ｖｄｓ、ドレイン電流Ｉｄ、補助巻線Ｎｎの電圧波形Ｖｎｎ、二次整流用ダイオードＤ３に流れる電流Ｉｆの波形を示す。尚、図２（ａ）中のＶａとはスイッチング素子ＦＥＴ１がオフしているときに二次整流用ダイオードＤ３のアノード側に印加される電圧であり、Ｖｂとはスイッチング素子ＦＥＴ１がオンしているときの補助巻線Ｎｎの電圧Ｖｎｎである。スイッチＳＷ１がオンされると、商用交流電圧ＶａｃはダイオードブリッジＤＡ１によって整流され、一次電解コンデンサＣ１によって平滑化され、概略一定の電圧Ｖｈとなる。一方、これと同時に、コントロールモジュールＣＮＴ１に起動抵抗Ｒ４を介して電圧Ｖｓｔが供給される。以下、電圧Ｖｓｔが供給されるコントロールモジュールＣＮＴ１の端子をＶｓｔ端子とする。コントロールモジュールＣＮＴ１は、抵抗Ｒ１を介してＶｇ端子から電圧Ｖｇをスイッチング素子ＦＥＴ１のゲート端子に印加することにより、スイッチング素子ＦＥＴ１をオンする。スイッチング素子ＦＥＴ１がオンすると、トランスＴ１の一次巻線Ｎｐを介して、スイッチング素子ＦＥＴ１にドレイン電流Ｉｄが流れ、ドレイン電流Ｉｄは時間の経過とともに増加する（図２（ａ）中の時刻ｔ０）。ドレイン電流Ｉｄは、電流検出抵抗Ｒ３によって電圧Ｖｉｓに変換され、コントロールモジュールＣＮＴ１のＶｉｓ端子に供給される。
【００１９】
コントロールモジュールＣＮＴ１は、電圧Ｖｉｓが予め規定の値になった時点で、スイッチング素子ＦＥＴ１をオフする（図２（ａ）中の時刻ｔ１）。スイッチング素子ＦＥＴ１がオフされると、ドレイン電流Ｉｄは瞬時に零となる。それまでスイッチング素子ＦＥＴ１に流れていた一次巻線の電流Ｉｐは、一次共振コンデンサＣ２に流入し、一次共振コンデンサＣ２を充電する。そうすると、スイッチング素子ＦＥＴ１のドレインソース間の電圧Ｖｄｓは上昇を始める。スイッチング素子ＦＥＴ１がオフされた直後、ドレインソース間の電圧Ｖｄｓの電圧値は大きく跳ね上がる（図２（ａ）中の時刻ｔ２）。この上昇電圧波形は、一次巻線ＮｐのリーケージインダクタンスＬｐｒと、一次共振コンデンサＣ２の静電容量Ｃｒ１とのＬＣ共振動作である。その後ドレインソース間の電圧Ｖｄｓは、概ね一定の電圧Ｖｈと後述するＶｃｌの和となる（図２（ａ）中の時刻ｔ２〜時刻ｔ３）。
【００２０】
スイッチング素子ＦＥＴ１がオフされて以降（時刻ｔ１以降）、二次巻線Ｎｓ及び補助巻線Ｎｎには正のパルス電圧が誘起される。二次巻線Ｎｓに誘起されたパルス電圧は、二次整流用ダイオードＤ３及び二次平滑用コンデンサＣ４によって整流及び平滑され、概ね一定の出力電圧Ｖｏｕｔ−ｈとなる。このとき、二次整流用ダイオードＤ３の順方向電圧をＶｆｄ３とすると、前述の電圧Ｖｃｌは、出力電圧Ｖｏｕｔ−ｈを用いて概ね次式（１）で表される。
2014050247.tif 000003
【００２１】
一方、補助巻線Ｎｎに誘起される正のパルス電圧Ｖｎｎｈは、出力電圧Ｖｏｕｔ−ｈを用いて概ね次式（２）で表される。
2014050247.tif 000004
このパルス電圧Ｖｎｎｈは、ダイオードＤ２とコンデンサＣ３によって整流及び平滑され、コントロールモジュールＣＮＴ１のＶｃｃ端子に電源電圧Ｖｃｃとして供給される。これ以降、コントロールモジュールＣＮＴ１は、Ｖｃｃ端子に供給された電源電圧Ｖｃｃによって動作を続ける。
【００２２】
このとき、ダイオードＤ２の順方向電圧をＶｆｄ２とすると、電源電圧Ｖｃｃは概ね次式（３）で表される。
2014050247.tif 000005
【００２３】
二次巻線Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる（図２（ａ）中の時刻ｔ３）。そうすると、ドレインソース間の電圧Ｖｄｓは緩やかに下降を始める（図２（ａ）中の時刻ｔ３〜時刻ｔ４）。この下降電圧波形は、一次巻線ＮｐのインダクタンスＬｐと一次共振コンデンサＣ２の静電容量Ｃｒ１のＬＣ共振現象であり、その周波数ｆ０、周期Ｔ０、初期振幅Ａ０は、概ね次式（４）、（５）、（６）で表される。
2014050247.tif 000006
【００２４】
これ以降、仮にスイッチング素子ＦＥＴ１を再度オンしなければ、図２（ａ）のドレインソース間の電圧Ｖｄｓで示されるグラフ中の破線のように、周波数ｆ０でＬＣ共振現象が継続することになる。
【００２５】
ドレインソース間の電圧Ｖｄｓは、ダイオードＤ２のアノード電圧Ｖｎｎと相似形となる。コントロールモジュールＣＮＴ１は、アノード電圧Ｖｎｎが零となった時刻（図２（ａ）中の時刻ｔ４）を検出し、時刻ｔ４以降、予め規定の時間が経過した後にスイッチング素子ＦＥＴ１をオンするよう設定される。これを利用して、ドレインソース間の電圧Ｖｄｓが最も低下した時刻にスイッチング素子ＦＥＴ１をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。時刻ｔ３から時刻ｔ４までの時間、及び時刻ｔ４から時刻ｔ５までの時間Δｔは、概ね、上述したＬＣ共振周期Ｔ０の１／４であり、概ね次式（７）で表される既知の値である。
2014050247.tif 000007
【００２６】
したがって、時刻ｔ４から、Δｔ後にスイッチング素子ＦＥＴ１をオンすることで、ＬＣ共振電圧の最下点でスイッチング素子ＦＥＴ１をオンすることができる（図２（ａ）中の時刻ｔ５）。図２（ａ）においては、ドレインソース間の電圧Ｖｄｓが零を下回り、スイッチング素子ＦＥＴ１のダイオードＤ１が導通した状態でスイッチング素子ＦＥＴ１をオンしている。このように、ドレインソース間の電圧Ｖｄｓが略零の時点でスイッチングを行うことを、一般に『ゼロボルトスイッチング：ＺＶＳ』と呼ぶ。ゼロボルトスイッチングを行うことで、ターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。
【００２７】
スイッチング素子ＦＥＴ１がオンされると（図２（ａ）中の時刻ｔ５〜）、再度、トランスＴ１の一次巻線Ｎｐを介して、スイッチング素子ＦＥＴ１にドレイン電流Ｉｄが流れはじめる。このとき、二次巻線Ｎｓ及び補助巻線Ｎｎには負のパルス電圧が誘起される。補助巻線Ｎｎに誘起される負のパルス電圧Ｖｎｎｌは、電圧Ｖｈを用いて概ね次式（８）で表される。
2014050247.tif 000008
この後、スイッチング素子ＦＥＴ１がオンされた後から時刻ｔ５までの動作が繰り返される。以上が基本的な擬似共振コンバータの動作である。
【実施例１】
【００２８】
［擬似共振コンバータの回路構成］
図１に実施例１の擬似共振コンバータの回路構成を示す。本実施例の特徴は、スイッチング素子ＦＥＴ１をオンするタイミングを検出するタイミング検出部であるコントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間に第一抵抗である抵抗Ｒ９を追加する。抵抗Ｒ９は、コンデンサＣ５に並列に接続されている。更に、従来の図５における抵抗Ｒ８を第一ダイオードであるダイオードＤ４に変更する。ダイオードＤ４は、アノード側が補助巻線Ｎｎの一端に接続され、カソード側がコントロールモジュールＣＮＴ１のＶｍｏｎ端子に接続されている。ここで、ダイオードＤ４の電圧降下は、従来の抵抗Ｒ８の端子間に生じる電位差に比べて無視できるものとする。抵抗Ｒ８をダイオードＤ４に変更したことにより、ダイオードＤ２のアノード電圧Ｖｎｎが正電圧のときは、アノード電圧ＶｎｎとＶｍｏｎ端子の電圧とが同等になり、アノード電圧Ｖｎｎが負電圧のときは、Ｖｍｏｎ端子の電圧は零となる。即ち、電圧制限手段としてのダイオードＤ４によって、コントロールモジュールＣＮＴ１のＶｍｏｎ端子に生じる電圧が制限され、従来の図５に示す回路構成における抵抗Ｒ８で消費していた電力を抑えることができる。
【００２９】
また、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間に抵抗Ｒ９を追加することにより、図２（ａ）の時刻ｔ４以降、抵抗Ｒ９の抵抗値とコンデンサＣ５の静電容量により、ＲＣ積分回路の時定数が定められる。ここで、抵抗Ｒ９を適切な抵抗値とすることで、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングのずれを極力短く抑えることができ、スイッチング損失や放射ノイズを低減することができる。また、抵抗Ｒ９の抵抗値とコンデンサＣ５の静電容量によりＲＣ積分回路の時定数が決定されるため、抵抗Ｒ９を適切な抵抗値とすることでコンデンサＣ５の静電容量を大きくでき、外来ノイズの影響を抑制することが可能となる。
【００３０】
［他の実施例］
また、図２（ｂ）のように第三抵抗である抵抗Ｒ８を付与した擬似共振コンバータとしてもよい。抵抗Ｒ８を付与することにより、コンデンサＣ５と補助巻線Ｎｎのループのインピーダンスの規定が容易になる。
【００３１】
以上、本実施例によれば、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることができる。
【実施例２】
【００３２】
［擬似共振コンバータの回路構成］
図３（ａ）に本実施例における擬似共振コンバータの回路構成を示す。本実施例の特徴は、従来の図５に比べて、タイミング検出部であるコントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間に抵抗Ｒ９と、補助巻線Ｎｎの一端とコントロールモジュールのＶｍｏｎ端子との間にダイオードＤ４を追加する。更に、ダイオードＤ４と並列に第二抵抗である抵抗Ｒ１０を追加する。ダイオードＤ４、抵抗Ｒ９、抵抗Ｒ１０を追加することより、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間のインピーダンスは、抵抗Ｒ９と抵抗Ｒ１０の並列の合成抵抗値になる。
【００３３】
また、図２（ａ）の時刻ｔ４以降、アノード電圧Ｖｎｎが負電圧になることにより、抵抗Ｒ１０を介してコンデンサＣ５にチャージされた電荷が放電され、コンデンサＣ５の電荷の引き抜きを早くする。そのため、コンデンサＣ５の静電容量を大きくしても、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングのずれを抑えることができ、スイッチング損失や放射ノイズを低減することができる。そして、コンデンサＣ５の静電容量を大きくすることで、効果的に外来ノイズの抑制を行うことができる。尚、本実施例でも補助巻線Ｎｎの一端にダイオードＤ４を接続しているため、従来の抵抗Ｒ８で消費していた電力を抑えることができる。
【００３４】
［他の実施例］
また、図３（ｂ）のように第三抵抗である抵抗Ｒ８を付与してもよい。抵抗Ｒ８を付与することにより、コンデンサＣ５と補助巻線Ｎｎのループのインピーダンスの規定が容易になる。
【００３５】
以上、本実施例によれば、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることができる。
【実施例３】
【００３６】
［擬似共振コンバータの回路構成］
図４（ａ）に本実施例における擬似共振コンバータの回路構成を示す。本実施例の特徴は、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子間に抵抗Ｒ９と、抵抗Ｒ８と補助巻線Ｎｎの間にオペアンプＩＣ２、抵抗Ｒ１１と、オペアンプＩＣ２と抵抗Ｒ１１の間に第二ダイオードであるダイオードＤ５を追加する。ここで、オペアンプＩＣ２は、ボルテージフォロア回路となっている。ダイオードＤ５は、ボルテージフォロア回路であるオペアンプＩＣ２の非反転入力端子（以降、単に＋端子とする）にカソード側が接続され、グランドであるＶｌ端子に接続されている補助巻線Ｎｎの他端にアノード側が接続されている。
【００３７】
スイッチング素子ＦＥＴ１がオフされて以降（図２（ａ）の時刻ｔ１〜時刻ｔ３）、二次巻線Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる。そうすると、スイッチング素子ＦＥＴ１のドレインソース間電圧Ｖｄｓは緩やかに下降を始める。ドレインソース間電圧Ｖｄｓは、ダイオードＤ２のアノード電圧Ｖｎｎと相似形となるため、アノード電圧Ｖｎｎも緩やかに下降を始める。その後、アノード電圧Ｖｎｎが負電圧になるが、このとき、ダイオードＤ５の順方向に電流が流れるため、オペアンプＩＣ２の＋端子とＶｌ端子が同電位になり、オペアンプＩＣ２の出力電圧は零になる。即ち、アノード電圧Ｖｎｎが正電圧の場合は、ボルテージフォロア回路であるオペアンプＩＣ２の出力は電圧Ｖｎｎに応じた電圧となる。一方、アノード電圧Ｖｎｎが負電圧の場合は、ダイオードＤ５の作用によりオペアンプＩＣ２の＋端子が０となるためオペアンプＩＣ２の出力も０となる。
【００３８】
このように、本実施例では、補助巻線Ｎｎに誘起された電圧Ｖｎｎが負電圧の場合には、補助巻線Ｎｎの抵抗Ｒ１１が接続されている側の電圧をグランドにクランプする構成であり、オペアンプＩＣ２とダイオードＤ５がクランプ手段として機能している。また、実施例１及び２では、電圧制限手段としてのダイオードＤ４を備える構成であったが、本実施例では、電圧制限手段として、クランプ手段であるオペアンプＩＣ２及びダイオードＤ５を備える構成といえる。これにより、コントロールモジュールＣＮＴ１のＶｍｏｎ端子に生じる電圧が制限され、抵抗Ｒ８で消費する電力を抑えることができる。
【００３９】
また、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間のインピーダンスは、抵抗Ｒ８と抵抗Ｒ９の並列の合成抵抗値になる。このインピーダンスを小さく抑えることにより、コンデンサＣ５の静電容量を大きくしても、抵抗Ｒ８、抵抗Ｒ９及びコンデンサＣ５により決定される時定数が大きくならない。このため、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングのずれを抑えることができ、スイッチング損失や放射ノイズを低減することができる。また、コンデンサＣ５の静電容量を大きくすることで、効果的に外来ノイズの抑制を行うことができる。
【００４０】
以上、本実施例によれば、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることができる。
【実施例４】
【００４１】
実施例１〜３で説明した擬似共振コンバータは、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜３の擬似共振コンバータが画像形成装置の電源装置として適用される構成を説明する。
【００４２】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図４（ｂ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜３で説明した擬似共振コンバータ４００を備えている。尚、実施例１〜３の擬似共振コンバータ４００を適用可能な画像形成装置は、図４（ｂ）に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００４３】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１〜３に記載の擬似共振コンバータ４００は、例えばコントローラに電力を供給する。また、実施例１〜３に記載の擬似共振コンバータ４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例１〜３の擬似共振コンバータが電力を供給する負荷は、コントローラや駆動部に相当する。
【００４４】
以上、本実施例によれば、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることができる画像形成装置を提供できる。
【符号の説明】
【００４５】
Ｃ５        コンデンサ
ＣＮＴ１    コントロールモジュール
Ｄ４        ダイオード
ＦＥＴ１    スイッチング素子
Ｎｎ        補助巻線
Ｒ９        抵抗
Ｔ          トランス
【図１】
2014050247.tif 000009
【図２】
2014050247.tif 000010
【図３】
2014050247.tif 000011
【図４】
2014050247.tif 000012
【図５】
2014050247.tif 000013