(57)【要約】【課題】双方向走査を行いつつ、回路規模を抑えると共に、かつ走査信号線に異常があった場合においても、表示への影響を抑える表示装置を提供する。【解決手段】表示装置において駆動回路は複数段の回路ブロック（２４３）を有し、複数段の回路ブロックの一部は、矩形の表示領域の一辺の側に配置され、残りは一辺に対向する他辺の側に配置され、複数段の回路ブロックは、順方向及び逆方向にあるそれぞれ１つの段から出力された信号のうち、少なくともいずれか１つの信号がアクティブ電位となることによりアクティブ電位となる第１ノード（Ｎ１）がゲートに接続され、第１クロック信号が印加される第１クロック信号線と走査信号線との導通を制御する第１トランジスタ（Ｔ５）と、第１ノードがゲートに接続され、第１クロック信号線と他の段の回路ブロックの入力信号線との導通を制御する第２トランジスタ（Ｔ１４）と、を有する。【選択図】図４
2014112166.tif 000002
【特許請求の範囲】
【請求項１】
矩形の表示領域内で前記矩形の一辺に平行に並置され、トランジスタを導通させる電位であるアクティブ電位が印加される複数の走査信号線と、
前記並置された前記複数の走査信号線の一方の端からの順方向、又は他方の端からの逆方向のうち選択された一の方向で順次前記アクティブ電位を印加する駆動回路と、を備え、
前記駆動回路は、前記複数の走査信号線に対し、それぞれアクティブ電位を印加する回路である複数段の回路ブロックを有し、
前記複数段の回路ブロックの一部は、前記矩形の表示領域の一辺の側に配置され、残りは前記一辺に対向する他辺の側に配置され、
前記複数段の回路ブロックのうち少なくとも１つの段の回路ブロックは、
前記順方向及び前記逆方向にあるそれぞれ１つの段から出力された信号のうち、少なくともいずれか１つの信号がアクティブ電位となることによりアクティブ電位となる第１ノードがゲートに接続され、第１クロック信号が印加される第１クロック信号線と前記走査信号線との導通を制御する第１トランジスタと、
前記第１ノードがゲートに接続され、前記第１クロック信号線と他の段の回路ブロックの入力信号線との導通を制御する第２トランジスタと、を有する、ことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記少なくとも１つの段の回路ブロックは、
前記第１クロック信号とはアクティブ電位が時間的に重ならない第２クロック信号がアクティブ電位となることによりアクティブ電位となる第２ノードがゲートに接続され、トランジスタを非導通とする電位である非アクティブ電位が印加されている信号線と、前記走査信号線との導通を制御する第３トランジスタと、
前記第２ノードがゲートに接続され、前記非アクティブ電位が印加されている信号線と前記他の段の回路ブロックの入力信号線との導通を制御する第４トランジスタと、を有する、ことを特徴とする表示装置。
【請求項３】
請求項１又は２に記載の表示装置であって、
前記他の段の回路ブロックは、前記順方向及び前記逆方向に２つ先の走査信号線に出力する段の回路ブロックである、ことを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の表示装置であって、
前記複数段の回路ブロックのうち少なくとも１つの段の回路ブロックは、前記第１ノードがゲートに接続され、前記第１クロック信号線と前記他の段の入力信号線との導通を制御する検査端子用トランジスタを更に有する、ことを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の表示装置であって、
前記第１クロック信号は、多層クロック信号のうちの１つのクロック信号であり、
少なくとも１つの段の回路ブロックは、
前記第１クロック信号が前記アクティブ電位となる直前に前記アクティブ電位となる前記多層クロック信号うちの１つのクロック信号であるスタートクロック信号と前記第１ノードとの導通を制御するスタート信号トランジスタを有し、
前記スタート信号トランジスタのゲートには、前記スタートクロック信号が非アクティブ電位のときにアクティブ電位となり、次に前記スタートクロック信号がアクティブ電位であるとき非アクティブ電位となるスタート信号が入力される、ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
情報通信端末やテレビ受像機に利用される薄型の表示装置として、液晶表示装置が広く用いられている。液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。また、有機ＥＬ表示装置（ＯＬＥＤ）、電界放出ディスプレイ装置（ＦＥＤ）なども、薄型の表示装置として知られている。
【０００３】
このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲートは一つの信号線（以下「走査信号線」という。）に接続され、この走査信号線は、駆動回路により、各ライン毎に順にこの画素トランジスタを導通させるアクティブ電圧を出力するように制御されている。また、画面の上下を反転させても表示できるように、アクティブ電圧を出力する順を順方向と逆方向との両方で行うことができる双方向走査機能を有するものもある。特許文献１には、双方向走査を実現するための回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−０７３３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、表示領域の周囲の領域である額縁領域の縮小化が求められている。しかしながら、回路規模の拡大は額縁領域の縮小化を妨げる要因となっている。従来技術の双方向走査の回路では、回路は表示領域の一方の側に配置され、また、前段で走査信号線に出力された信号をそのまま入力して、信号を出力するためのトリガー信号としている。このような双方向走査の回路では額縁領域が大きくなる傾向にある。また、走査信号線に電流リーク等の異常がある場合には、次段へのトリガー信号が伝わらずに、以降の画面表示が正常に行われない恐れがある。
【０００６】
本発明は、上述の事情に鑑みてされたものであり、双方向走査を行いつつ、回路規模を抑えると共に、かつ走査信号線に異常があった場合においても、他の領域の表示を行うことができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、矩形の表示領域内で前記矩形の一辺に平行に並置され、トランジスタを導通させる電位であるアクティブ電位が印加される複数の走査信号線と、前記並置された前記複数の走査信号線の一方の端からの順方向、又は他方の端からの逆方向のうち選択された一の方向で順次前記アクティブ電位を印加する駆動回路と、を備え、前記駆動回路は、前記複数の走査信号線に対し、それぞれアクティブ電位を印加する回路である複数段の回路ブロックを有し、前記複数段の回路ブロックの一部は、前記矩形の表示領域の一辺の側に配置され、残りは前記一辺に対向する他辺の側に配置され、前記複数段の回路ブロックのうち少なくとも１つの段の回路ブロックは、前記順方向及び前記逆方向にあるそれぞれ１つの段から出力された信号のうち、少なくともいずれか１つの信号がアクティブ電位となることによりアクティブ電位となる第１ノードがゲートに接続され、第１クロック信号が印加される第１クロック信号線と前記走査信号線との導通を制御する第１トランジスタと、前記第１ノードがゲートに接続され、前記第１クロック信号線と他の段の回路ブロックの入力信号線との導通を制御する第２トランジスタと、を有する、ことを特徴とする表示装置である。
【０００８】
また、本発明の表示装置において、前記少なくとも１つの段の回路ブロックは、前記第１クロック信号とはアクティブ電位が時間的に重ならない第２クロック信号がアクティブ電位となることによりアクティブ電位となる第２ノードがゲートに接続され、トランジスタを非導通とする電位である非アクティブ電位が印加されている信号線と、前記走査信号線との導通を制御する第３トランジスタと、前記第２ノードがゲートに接続され、前記非アクティブ電位が印加されている信号線と前記他の段の回路ブロックの入力信号線との導通を制御する第４トランジスタと、を有していてもよい。
【０００９】
また、本発明の表示装置において、前記他の段の回路ブロックは、前記順方向及び前記逆方向に２つ先の走査信号線に出力する段の回路ブロックである、こととしてもよい。
【００１０】
また、本発明の表示装置において、前記複数段の回路ブロックのうち少なくとも１つの段の回路ブロックは、前記第１ノードがゲートに接続され、前記第１クロック信号線と前記他の段の入力信号線との導通を制御する検査端子用トランジスタを更に有する、こととしてもよい。
【００１１】
また、本発明の表示装置において、前記第１クロック信号は、多層クロック信号のうちの１つのクロック信号であり、少なくとも１つの段の回路ブロックは、前記第１クロック信号が前記アクティブ電位となる直前に前記アクティブ電位となる前記多層クロック信号うちの１つのクロック信号であるスタートクロック信号と前記第１ノードとの導通を制御するスタート信号トランジスタを有し、前記スタート信号トランジスタのゲートには、前記スタートクロック信号が非アクティブ電位のときにアクティブ電位となり、次に前記スタートクロック信号がアクティブ電位であるとき非アクティブ電位となるスタート信号が入力される、こととしてもよい。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る表示装置である液晶表示装置を概略的に示す図である。
【図２】図１の液晶パネルの構成が示されている。
【図３】図２の右側駆動回路及び左側駆動回路の回路ブロックについて説明するための図である。
【図４】図３の左側駆動回路の回路ブロックの回路構成を具体的に示す図である。
【図５】順走査時に右側駆動回路及び左側駆動回路のそれぞれに入力されるクロック信号について示すタイミングチャートである。
【図６】順走査におけるクロック信号と、そのクロック信号が直接出力されるゲート信号線について示すタイミングチャートである。
【図７】逆走査におけるクロック信号と、そのクロック信号が直接出力されるゲート信号線について示すタイミングチャートである。
【図８】左側駆動回路の初段となる初段回路ブロックの回路図である。
【図９】初段回路ブロックを使用せず出力を開始させるための入力回路を示す図である。
【図１０】初段回路ブロックを使用せず出力を開始させるための入力回路を示す図である。
【図１１】図９の入力回路への入力信号を示すタイミングチャートである。
【図１２】図１０の入力回路への入力信号を示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１４】
図１には、本発明の一実施形態に係る表示装置である液晶表示装置１００が概略的に示されている。この図に示されるように、液晶表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された液晶パネル２００及び不図示のバックライト装置等から構成されている。
【００１５】
図２には、図１の液晶パネル２００の構成が示されている。液晶パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２２０とカラーフィルタ基板２３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２２０は、走査信号線Ｇ１〜Ｇｎに対して、順方向及び逆方向のうち選択された一方向で順にＴＦＴのソース・ドレイン間を導通させるためのＨｉｇｈ電位（アクティブ電位）を印加する駆動回路２１０と、画素領域２０２において走査信号線Ｇ１〜Ｇｎに垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路２１０を制御する駆動ＩＣ（Integrated Circuit）２６０とを有している。なお、駆動回路２１０は、図面に向って画素領域２０２の右側にある右側駆動回路２４０と、画素領域の左側にある左側駆動回路２５０とを有している。
【００１６】
図３は、右側駆動回路２４０及び左側駆動回路２５０の回路ブロックについて説明するための図である。この図に示されるように、右側駆動回路２４０は、走査の開始及び終了の回路ブロックとなる両端の信号線にＨｉｇｈ電位を印加する２つの初段回路ブロック２４５と、その間の奇数の走査信号線Ｇ１、Ｇ３・・・Ｇｎ−１に対して順に、ＴＦＴのソース・ドレイン間を導通させるためのＨｉｇｈ電位を印加する繰返段回路ブロック２４３とから構成される。また、左側駆動回路２５０においても同様に、２つの初段回路ブロック２４５と、その間の偶数の走査信号線Ｇ２、Ｇ４・・・Ｇｎに対して順にＴＦＴのソース・ドレイン間を導通させるためのＨｉｇｈ電位を印加する繰返段回路ブロック２４３とから構成される。
【００１７】
これらの各段が右側駆動回路２４０及び左側駆動回路２５０で交互に動作することにより、走査信号線Ｇ１、Ｇ２・・・Ｇｎに順に所定の電圧が印加されることとなる。ここで、順走査の場合には、図３で右上の初段回路ブロック２４５及び左上の初段回路ブロック２４５が順にスタートすることにより、走査信号線Ｇ１、Ｇ２・・・Ｇｎに所定の電圧が順に印加される。また、逆走査の場合には、図３で左下の初段回路ブロック２４５及び右下の初段回路ブロック２４５が順にスタートすることにより、走査信号線Ｇｎ、Ｇｎ−１・・・Ｇ１に所定の電圧が順に印加される。
【００１８】
右側駆動回路２４０及び左側駆動回路２５０の各繰返段回路ブロック２４３はそれぞれ隣の繰返段回路ブロック２４３からの出力、つまり２つ隣の走査信号線へ出力する繰返段回路ブロック２４３の出力をトリガーとして動作する。
【００１９】
図４には、左側駆動回路２５０の繰返段回路ブロック２４３の回路構成が具体的に示されている。図４に示されるように、繰返段回路ブロック２４３は、２つのクロック信号ＣＫ１＿Ｌ及びＣＫ３＿Ｌにより動作する回路であり、走査信号線Ｇ２ｉへ出力する回路である。なお、符号Ｔはトランジスタを示し、符号Ｎはノードを示す。なお、各トランジスタはＬＴＰＳ（Low Temperature Poly Silicon）により形成されている。
【００２０】
この図に示されるように、走査信号線Ｇ２ｉへ出力するための回路は、順スキャン時に回路入力となるダイオードトランジスタＴ１と、後述するトランジスタＴ５のゲート電極を電圧ＶＧＬに固定するトランジスタＴ２と、保持ノードＮ２を充電するトランジスタＴ３と、保持ノードリセット用トランジスタＴ４と、ゲート線へＨｉｇｈ電位を出力するためのトランジスタＴ５と、保持ノードＮ２によりゲート線をＶＧＬに固定するトランジスタＴ６と、順スキャン時に入力信号により保持ノードＮ２をリセットするトランジスタＴ７と、初期リセット用トランジスタＴ８と、トランジスタＴ５のゲート電極リセット用トランジスタＴ９と、トランジスタＴ５による昇圧を中間電圧（ＶＤＨ）で制限する電圧緩和用トランジスタＴ１０と、トランジスタＴ３で充電した電圧を中間電位ＶＤＨで降圧するトランジスタＴ１１と、逆スキャン時に回路入力となるダイオードトランジスタＴ１２と、逆スキャン時に入力信号により保持ノードＮ２をリセットするトランジスタＴ１３と、ゲート線への出力と同時に次段入力信号Ｉ２ｉへ出力するためのトランジスタＴ１４と、保持ノードＮ２によりゲート線をＶＧＬに固定するトランジスタＴ１５と、から構成されている。ここで、各トランジスタは、クロック信号がＨｉｇｈ電位になることによる昇圧された電圧に耐えられるようにトランジスタを２つ重ねて配置するダブルゲート構成として高耐圧化している。なお、中間電位ＶＤＨは、トランジスタを導通させるが、ゲート線Ｈｉｇｈ電位ＶＧＨより低い電圧である。
【００２１】
図５は、順走査時に右側駆動回路２４０及び左側駆動回路２５０のそれぞれに入力されるクロック信号等について示すタイミングチャートである。右側駆動回路２４０には、４相クロック信号ＣＫ１＿Ｒ、ＣＫ２＿Ｒ、ＣＫ３＿Ｒ及びＣＫ４＿Ｒが入力され、左側駆動回路２５０には、右側とは異なる位相の４相クロック信号ＣＫ１＿Ｌ、ＣＫ２＿Ｌ、ＣＫ３＿Ｌ及びＣＫ４＿Ｌが入力される。また、スタート信号ＶＳＴ＿Ｒ及びＶＳＴ＿Ｌもそれぞれ異なるタイミングで入力される。図５には順走査時の信号が示されているが、逆走査時には、図５に示された順番とは逆に、ＣＫ４＿Ｒ及びＣＫ４＿Ｌから順に立ち上がる信号となる。
【００２２】
次に、図４に戻り、繰返段回路ブロック２４３の走査信号線Ｇ２ｉへ出力する動作について説明する。繰返段回路ブロック２４３は、まず、リセット動作として、左側駆動回路２５０のスタート信号ＶＳＴ＿Ｌの信号のＨｉｇｈ電位を入力して、保持ノードＮ２の電位をＨｉｇｈに設定する。次に次段入力信号Ｉ２ｉ−２のＨｉｇｈ電位が入力されることにより、まずトランジスタＴ７が導通し、ノードＮ２がＬｏｗ電位（ＶＧＬ）と接続され、Ｌｏｗ電位となると共に、トランジスタＴ１が導通し、ノードＮ１がＨｉｇｈ電位となり維持されるため、中間電位ＶＤＨがゲートに印加されているトランジスタＴ１０を介して、ノードＮ２がＨｉｇｈ電位となり、トランジスタＴ５が導通する。
【００２３】
引き続き、クロック信号ＣＫ１＿ＬがＨｉｇｈ電位になると、走査信号線Ｇ２ｉには、Ｈｉｇｈ信号が出力された後、クロック信号ＣＫ１＿Ｌの動作に追従して、Ｌｏｗ信号が出力される。次に、ＣＫ３＿ＬがＨｉｇｈになることにより、Ｔ３が導通し、ノードＮ２をＨｉｇｈに上げると共に、トランジスタＴ９が導通するため、ノードＮ１はＬｏｗに下げられる。Ｎ２のＨｉｇｈ電位によりトランジスタＴ６が導通することにより、走査信号線Ｇ２ｉは、Ｌｏｗ電位（ＶＧＬ）と接続され、Ｌｏｗ電位に固定される。ここで、左側駆動回路２５０の繰返段回路ブロック２４３の動作を例に説明したが、右側駆動回路２４０の繰返段回路ブロック２４３の動作であっても同様である。
【００２４】
図６は、順走査におけるクロック信号と、そのクロック信号のＨｉｇｈ電位のタイミングでＨｉｇｈ電位が出力されるゲート信号線について示すタイミングチャートである。この図に示されるように、右側駆動回路２４０からは、奇数の走査信号線Ｇ１、Ｇ３・・・Ｇｎ−１に対して順にＨｉｇｈ電位が出力される。そして、これらのＨｉｇｈ電位の出力の間のタイミングで左側駆動回路２５０から偶数の走査信号線Ｇ２、Ｇ４・・・Ｇｎに対して順にＨｉｇｈ電位が出力される。データ信号は、これらのＨｉｇｈ電位の出力に合わせてデータ信号線に出力される。
【００２５】
図７は、逆走査におけるクロック信号と、そのクロック信号が直接出力されるゲート信号線について示すタイミングチャートである。この図に示されるように、図６とは逆に、左側駆動回路２５０からは、偶数の走査信号線Ｇｎ、Ｇｎ−２・・・Ｇ２に対して順にＨｉｇｈ電位が出力される。そして、これらのＨｉｇｈ電位の出力の間のタイミングで右側駆動回路２４０から奇数の走査信号線Ｇｎ−１、Ｇｎ−３・・・Ｇ１に対して順にＨｉｇｈ電位が出力される。
【００２６】
図８には、左側駆動回路２５０の初段となる初段回路ブロック２４５の回路が示されている。初段回路ブロック２４５では、繰返段回路ブロック２４３と比較して、ゲート線への出力と同時に検査端子に出力を行うためのトランジスタＴ１６と、保持ノードＮ２により検査端子をＶＧＬに固定するトランジスタＴ１７とが配置され、初期リセット用トランジスタＴ８が配置されない構成である点で異なっている。初段回路ブロック２４５の動作は、回路の動作開始のトリガーが、２つ前の走査信号線に入力される回路ブロックの次段入力信号でなく、スタート信号ＶＳＴであることを除き、繰返段回路ブロック２４３とほぼ同様であるため説明を省略する。
【００２７】
なお、図８では、左側駆動回路２５０の初段となる初段回路ブロック２４５として示したが、回路構成は、左側駆動回路２５０の最終段、並びに右側駆動回路２４０の初段及び最終段のいずれも同じ初段回路ブロック２４５で構成されている。本実施形態では、右側駆動回路２４０及び左側駆動回路２５０の互いの出力を入力せずに、右側駆動回路２４０及び左側駆動回路２５０で、位相の異なる同一周期のクロックを入力させることにより、互いに独立して動作している。
【００２８】
これにより、双方向走査を行いつつ、回路を表示領域の両側に分散させることができるため、表示領域に周囲に形成される額縁領域をより小さくすることができる。また、右側駆動回路２４０及び左側駆動回路２５０が独立に動作しているため、一方に不具合を生じたとしても、互いの駆動に影響を与えないで駆動することができる。更に、右側駆動回路２４０及び左側駆動回路２５０のそれぞれは、走査信号線にＨｉｇｈ信号を出力するのに用いるトランジスタと、次の段に入力させるための信号出力に用いるトランジスタを異ならせているため、走査信号線にリークがある等により電位の低下が生じていたとしても、次段以降の画像出力に影響を与えることがないため、表示不具合を最小限に抑えることができる。
【００２９】
次に、図９〜１２を参照して、上述の実施形態の変形例について説明する。上述の実施形態では、両端の走査信号線に初段回路ブロック２４５が設けられ、同じスタート信号ＶＳＴが入力されることとしたが、この場合には、最初の段から順次走査信号線にＨｉｇｈ電位が出力される以外に、最終段の初段回路ブロック２４５において走査信号線にＨｉｇｈ電位が出力されてしまうこととなる。
【００３０】
図９及び図１０には、初段回路ブロック２４５の入力回路が示されている。図９には、クロック信号ＣＫ１を最初又は最後の走査信号線の出力に使用する繰返段回路ブロック２４３への入力回路を示されており、図１０には、クロック信号ＣＫ４を最後又は最初の走査信号線の出力に使用する繰返段回路ブロック２４３への入力回路が示されている。
【００３１】
図１１は、図９の回路への入力信号を示すタイミングチャートである。この図に示されるように、クロック信号ＣＫ４が非アクティブ電位であるＬｏｗ電位であるときに、スタート信号ＶＳＴを立ち上げ、次にクロック信号ＣＫ４のＨｉｇｈ電位のときにスタート信号ＶＳＴを立ち下げるように信号を入力する。これにより、スタート信号ＶＳＴが入力される最終段の回路において、回路が動作して走査信号線にＨｉｇｈ電位が出力されてしまうことはない。また、初段回路ブロック２４５を使用せず、図９の回路のみで繰返段回路ブロック２４３へ出力することも可能であり、全体としてダミーの走査信号出力を行う回路を削減することができるため、回路規模を抑え、額縁領域を小さくすることができる。
【００３２】
図１２は、図１０の回路への入力信号を示すタイミングチャートである。この場合においても図１１と同様に、クロック信号ＣＫ１がＬｏｗ電位であるときに、スタート信号ＶＳＴを立ち上げ、次にクロック信号ＣＫ４のＨｉｇｈ電位のときスタート信号ＶＳＴを立ち下げるように信号を入力する。これにより、スタート信号ＶＳＴが入力される最終段の回路において、回路が動作して走査信号線にＨｉｇｈ電位が出力されてしまうことはない。また、初段回路ブロック２４５を使用せず、図９の回路のみで繰返段回路ブロック２４３へ出力することも可能であり、全体としてダミーの走査信号出力を行う回路を削減することができるため、回路規模を抑え、額縁領域を小さくすることができる。
【００３３】
以上説明したように、本発明の実施形態においては、奇数番目の走査信号線に印加する駆動回路と、偶数番目の走査信号線に印加する駆動回路とを画素領域を介して挟むように配置しているため、画素領域の一方の側に配置される場合の半分の規模とすることができ、表示装置の額縁領域を小さくすることができる。
【００３４】
また、順方向に走査する回路と逆方向に走査する回路は、同じ回路を利用するため、逆方向の走査のための回路を配置する必要がなく、回路規模を縮小でき、表示装置の額縁領域を小さくすることができる。
【００３５】
また、トランジスタを重ねて配置するダブルゲート構成としているため、ＬＴＰＳトランジスタであっても高耐圧の回路とすることができる。
【００３６】
また、右側駆動回路及び左側駆動回路が独立に動作しているため、一方に不具合を生じたとしても、互いの駆動に影響を与えないで駆動することができる。更に、右側駆動回路及び左側駆動回路のそれぞれは、走査信号線にＨｉｇｈ信号を出力するのに用いるトランジスタと、次の段に入力させるための信号出力に用いるトランジスタを異ならせているため、走査信号線にリークがある等により電位の低下が生じていたとしても、次段以降の画像出力に影響を与えることがないため、表示不具合を最小限に抑えることができる。
【００３７】
なお、上述の実施形態においては、クロック信号を４種類の４相クロックを用いることとしたが、これ以外の２種類以上の多層クロック信号を用いて実現してもよい。
【００３８】
また、上述の各実施形態の液晶表示装置は、ＩＰＳ（In-Plane Switching）方式、ＶＡ（Vertically Aligned）方式及びＴＮ（Twisted Nematic）方式のいずれの方式の液晶表示装置であっても適用することができる。また、液晶表示装置に限らず、有機ＥＬ表示装置等の表示装置であって駆動回路を用いるその他の表示装置に用いることができる。
【符号の説明】
【００３９】
１００  液晶表示装置、１１０  上フレーム、１２０  下フレーム、２００  液晶パネル、２０２  画素領域、２１０  駆動回路、２２０  ＴＦＴ基板、２３０  カラーフィルタ基板、２４０  右側駆動回路、２４３  繰返段回路ブロック、２４５  初段回路ブロック、２５０  左側駆動回路。
【図１】
2014112166.tif 000003
【図２】
2014112166.tif 000004
【図３】
2014112166.tif 000005
【図４】
2014112166.tif 000006
【図５】
2014112166.tif 000007
【図６】
2014112166.tif 000008
【図７】
2014112166.tif 000009
【図８】
2014112166.tif 000010
【図９】
2014112166.tif 000011
【図１０】
2014112166.tif 000012
【図１１】
2014112166.tif 000013
【図１２】
2014112166.tif 000014