(57)【要約】【課題】伝達特性を向上することが可能な電流帰還型出力回路を提供する。【解決手段】電流帰還型出力回路は、第１、第２のトランジスタを備える。電流帰還型出力回路は、非反転入力端子、反転入力端子、第１の出力端子、及び第２の出力端子を有し、非反転入力端子の入力インピーダンスが反転入力端子の入力インピーダンスよりも高くなっており、非反転入力端子に入力される入力信号の電流と反転入力端子に入力される電流の差を増幅した電流を第１の出力端子と第２の出力端子との間に流す電流アンプを備える。電流帰還型出力回路は、第１から第６のカレントミラー回路を備える。電流帰還型出力回路は、信号出力端子の電圧に応じた電流を、反転入力端子に供給する電流帰還回路を備える。【選択図】図１
2014120973.tif 000002
【特許請求の範囲】
【請求項１】
出力信号を出力する信号出力端子と、
前記信号出力端子と第１の電圧が印加される第１の電源レールとの間に接続された第１導電型の第１のトランジスタと、
前記信号出力端子と前記第１の電圧よりも低い第２の電圧が印加される第２の電源レールとの間に接続され、第１導電型と異なる第２導電型の第２のトランジスタと、
非反転入力端子、反転入力端子、第１の出力端子、及び第２の出力端子を有し、前記非反転入力端子の入力インピーダンスが前記反転入力端子の入力インピーダンスよりも高くなっており、前記非反転入力端子に入力される入力信号の電流と前記反転入力端子に入力される電流の差を増幅した電流を前記第１の出力端子と前記第２の出力端子との間に流す電流アンプと、
前記第１の電源レールと前記第１の出力端子との間に流れる電流をカレントミラーした第１のミラー電流を、前記第１の電源レールと第１のノードとの間に流す第１のカレントミラー回路と、
前記第２の電源レールと前記第２の出力端子との間に流れる電流をカレントミラーした第２のミラー電流を、前記第２の電源レールと第２のノードとの間に流す第２のカレントミラー回路と、
前記第１の電源レールと第３のノードとの間に流れる電流をカレントミラーした第３のミラー電流を、前記第１の電源レールと、前記第１のトランジスタの制御端子に接続された第４のノードとの間に流す第３のカレントミラー回路と、
前記第２の電源レールと第５のノードとの間に流れる電流をカレントミラーした第３のミラー電流を、前記第１の電源レールと、前記第２のトランジスタの制御端子に接続された第６のノードとの間に流す第４のカレントミラー回路と、
前記第３のノードと前記第２のノードとの間に流れる電流をカレントミラーした第５のミラー電流を、前記第４のノードと前記第６のノードとの間に流す第５のカレントミラー回路と、
前記第５のノードと前記第１のノードとの間に流れる電流をカレントミラーした第６のミラー電流を、前記第６のノードと前記第４のノードとの間に流す第６のカレントミラー回路と、
前記信号出力端子の電圧に応じた電流を、前記反転入力端子に供給する電流帰還回路と、を備える
ことを特徴とする電流帰還型出力回路。
【請求項２】
前記電流アンプは、
前記第１の電源レールに一端が接続され、電流を出力する電流源と、
前記電流源の他端に一端が接続され、ダイオード接続された第２導電型の第３のトランジスタと、
前記第３のトランジスタの他端に一端が接続され、前記非反転入力端子に他端が接続され、ダイオード接続された第１導電型の第４のトランジスタと、
前記第１の出力端子に一端が接続され、前記反転入力端子に他端が接続され、前記第３のトランジスタの制御端子に制御端子が接続された第２導電型の第５のトランジスタと、
前記反転入力端子に一端が接続され、前記第２の出力端子に他端が接続され、前記第４のトランジスタの制御端子に制御端子が接続された第１導電型の第６のトランジスタと、を備える
ことを特徴とする請求項１に記載の電流帰還型出力回路。
【請求項３】
前記第１のカレントミラー回路の第１のミラー比は、前記第２のカレントミラー回路の第２のミラー比と等しく設定されており、
前記第３のカレントミラー回路の第３のミラー比は、前記第４のカレントミラー回路の第４のミラー比と等しく設定されており、
前記第５のカレントミラー回路の第５のミラー比は、前記第６のカレントミラー回路の第６のミラー比と等しく設定されており、
前記第３、第４のミラー比は、前記第５、第６のミラー比の２倍であることを特徴とする請求項１または２に記載の電流帰還型出力回路。
【請求項４】
前記第１のカレントミラー回路は、
前記第１の電源レールに一端が接続され、前記第１の出力端子に他端が接続され、ダイオード接続された第１導電型の第７のトランジスタと、
前記第１の電源レールに一端が接続され、前記第１のノードに他端が接続され、前記第７のトランジスタの制御端子に制御端子が接続された第１導電型の第８のトランジスタと、を備え、
前記第２のカレントミラー回路は、
前記第２の電源レールに一端が接続され、前記第２の出力端子に他端が接続され、ダイオード接続された第２導電型の第９のトランジスタと、
前記第２の電源レールに一端が接続され、前記第２のノードに他端が接続され、前記第９のトランジスタの制御端子に制御端子が接続された第２導電型の第１０のトランジスタと、を備え、
前記第３のカレントミラー回路は、
前記第１の電源レールに一端が接続され、前記第３のノードに他端が接続され、ダイオード接続された第１導電型の第１１のトランジスタと、
前記第１の電源レールに一端が接続され、前記第４のノードに他端が接続され、前記第１１のトランジスタの制御端子に制御端子が接続された第１導電型の第１２のトランジスタと、を備え、
前記第４のカレントミラー回路は、
前記第２の電源レールに一端が接続され、前記第５のノードに他端が接続され、ダイオード接続された第２導電型の第１３のトランジスタと、
前記第２の電源レールに一端が接続され、前記第６のノードに他端が接続され、前記第１３のトランジスタの制御端子に制御端子が接続された第２導電型の第１４のトランジスタと、を備え、
前記第５のカレントミラー回路は、
前記第３のノードに一端が接続され、前記第２のノードに他端が接続され、ダイオード接続された第１導電型の第１５のトランジスタと、
前記第４のノードに一端が接続され、前記第６のノードに他端が接続され、前記第１５のトランジスタの制御端子に制御端子が接続された第１導電型の第１６のトランジスタと、を備え、
前記第６のカレントミラー回路は、
前記第５のノードに一端が接続され、前記第１のノードに他端が接続され、ダイオード接続された第２導電型の第１７のトランジスタと、
前記第６のノードに一端が接続され、前記第４のノードに他端が接続され、前記第１７のトランジスタの制御端子に制御端子が接続された第２導電型の第１８のトランジスタと、を備える
ことを特徴とする請求項１から３のいずれか一項に記載の電流帰還型出力回路。
【請求項５】
前記電流帰還回路は、
前記反転入力端子に一端が接続され、前記信号出力端子に他端が接続された第１の抵抗と、
前記反転入力端子に一端が接続され、基準電圧が印加される基準端子に他端が接続された第２の抵抗と、を備える
ことを特徴とする請求項１から４のいずれか一項に記載の電流帰還型出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電流帰還型出力回路に関する。
【背景技術】
【０００２】
従来、オーディオ用電力増幅回路に適用されるＭＯＳ型出力回路がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１４２４０２
【特許文献２】特開２０１１−２４４３２４
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、伝達特性を向上することが可能な電流帰還型出力回路を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る実施例に従った電流帰還型出力回路は、出力信号を出力する信号出力端子を備える。電流帰還型出力回路は、前記信号出力端子と第１の電圧が印加される第１の電源レールとの間に接続された第１導電型の第１のトランジスタを備える。電流帰還型出力回路は、前記信号出力端子と前記第１の電圧よりも低い第２の電圧が印加される第２の電源レールとの間に接続され、第１導電型と異なる第２導電型の第２のトランジスタを備える。電流帰還型出力回路は、非反転入力端子、反転入力端子、第１の出力端子、及び第２の出力端子を有し、前記非反転入力端子の入力インピーダンスが前記反転入力の入力インピーダンスよりも高くなっており、前記非反転入力端子に入力される入力信号の電流と前記反転入力端子に入力される電流の差を増幅した電流を前記第１の出力端子と前記第２の出力端子の電流の差として流す電流アンプを備える。電流帰還型出力回路は、前記第１の電源レールと前記第１の出力端子との間に流れる電流をカレントミラーした第１のミラー電流を、前記第１の電源レールと第１のノードとの間に流す第１のカレントミラー回路を備える。電流帰還型出力回路は、前記第２の電源レールと前記第２の出力端子との間に流れる電流をカレントミラーした第２のミラー電流を、前記第２の電源レールと第２のノードとの間に流す第２のカレントミラー回路を備える。電流帰還型出力回路は、前記第１の電源レールと第３のノードとの間に流れる電流（第２のミラー電流）をカレントミラーした第３のミラー電流を、前記第１の電源レールと、前記第１のトランジスタの制御端子に接続された第４のノードとの間に流す第３のカレントミラー回路を備える。電流帰還型出力回路は、前記第２の電源レールと第５のノードとの間に流れる電流（第１のミラー電流）をカレントミラーした第３のミラー電流を、前記第１の電源レールと、前記第２のトランジスタの制御端子に接続された第６のノードとの間に流す第４のカレントミラー回路を備える。電流帰還型出力回路は、前記第３のノードと前記第２のノードとの間に流れる電流（第２のミラー電流）をカレントミラーした第５のミラー電流を、前記第４のノードと前記第６のノードとの間に流す第５のカレントミラー回路を備える。電流帰還型出力回路は、前記第５のノードと前記第１のノードとの間に流れる電流（第１のミラー電流）をカレントミラーした第６のミラー電流を、前記第６のノードと前記第４のノードとの間に流す第６のカレントミラー回路を備える。電流帰還型出力回路は、前記信号出力端子の電圧に応じた電流を、前記反転入力端子に供給する電流帰還回路を備える。
【図面の簡単な説明】
【０００６】
【図１】図１は、本発明の一態様である実施例１に係る電流帰還型出力回路１００の構成の一例を示す回路図である。
【図２】図２は、図１に示す電流帰還型出力回路１００が適用される増幅回路１０００の構成の一例を示す図である。
【図３】図３は、実施例１に係る電流帰還型出力回路１００の非反転入力端子に供給される直流（ＤＣ）電圧と出力電圧Ｖｏｕｔとの関係（伝達特性）の一例を示す図である。
【図４】図４は、実施例１に係る電流帰還型出力回路１００の非反転入力端子に供給された交流信号の周波数と出力ゲインとの関係（周波数特性）の一例を示す図である。
【発明を実施するための形態】
【０００７】
以下、本発明に係る各実施例について図面に基づいて説明する。なお、以下では、第１導電型のトランジスタをｐＭＯＳトランジスタとし、第２導電型のトランジスタをｎＭＯＳトランジスタとして説明する。しかし、バイポーラトランジスタを用いた場合は、第１導電型のトランジスタがＮＰＮトランジスタに相当し、第２導電型のトランジスタがＰＮＰトランジスタに相当する。
【実施例１】
【０００８】
図１は、本発明の一態様である実施例１に係る電流帰還型出力回路１００の構成の一例を示す回路図である。
【０００９】
図１に示すように、電流帰還型出力回路１００は、第１の電源レールＶＬ１と、第２の電源レールＶＬ２と、信号出力端子ＴＯＵＴと、第１導電型の第１のトランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、第１導電型と異なる第２導電型の第２のトランジスタ（ｎＭＯＳトランジスタ）Ｍ２と、第１のカレントミラー回路ＣＡ１と、第２のカレントミラー回路ＣＡ２と、第３のカレントミラー回路ＣＡ３と、第４のカレントミラー回路ＣＡ４と、第５のカレントミラー回路ＣＡ５と、第６のカレントミラー回路ＣＡ６と、電流帰還回路１０１と、電流アンプ１０２と、を備える。
【００１０】
なお、電流アンプ１０２と、第１から第６のカレントミラー回路ＣＡ１〜ＣＡ６と第１導電型の第１のトランジスタＭ１と第２導電型の第２のトランジスタＭ２とは、アンプ１０３を構成する。
【００１１】
第１の電源レールＶＬ１には、第１の電圧（例えば電源電圧）Ｖ１が供給されている。
【００１２】
第２の電源レールＶＬ２には、第１の電圧Ｖ１よりも低い第２の電圧（例えば接地電圧）Ｖ２が供給されている。
【００１３】
信号出力端子ＴＯＵＴは、出力信号Ｖｏｕｔを出力するようになっている。
【００１４】
第１のトランジスタＭ１は、信号出力端子ＴＯＵＴと第１の電圧Ｖ１が印加される第１の電源レールＶＬ１との間に接続されている。
【００１５】
第２のトランジスタＭ２は、信号出力端子ＴＯＵＴと第１の電圧Ｖ１よりも低い第２の電圧Ｖ２が印加される第２の電源レールＶＬ２との間に接続されている。
【００１６】
電流アンプ１０２は、非反転入力端子ＴＩＮＰ、反転入力端子ＴＩＮＭ、第１の出力端子ＴＯＵＴ１、及び第２の出力端子ＴＯＵＴ２を有する。非反転入力端子ＴＩＮＰは高入力インピーダンスとなっており、反転入力端子ＴＩＮＭは低入力インピーダンスを特徴とする。すなわち、第１の出力端子ＴＯＵＴ１の入力インピーダンスが第２の出力端子ＴＯＵＴ２の入力インピーダンスよりも高くなっている。この電流アンプ１０２は、非反転入力端子ＴＩＮＰに入力される入力信号の電流と反転入力端子ＴＩＮＭに入力される電流の差を増幅した電流を、第１の出力端子ＴＯＵＴ１と第２の出力端子ＴＯＵＴ２の電流の差として流すようになっている。非反転入力端子ＴＩＮＰに入力される電流と反転入力端子ＴＩＮＭに入力される電流が等しい時、第１の出力端子ＴＯＵＴ１に流れる電流と第２の出力端子ＴＯＵＴ２に流れる電流は等しい。
【００１７】
電流アンプ１０２は、例えば、図１に示すように、電流源ＩＳと、第２導電型の第３のトランジスタ（ｎＭＯＳトランジスタ）Ｍ３と、第１導電型の第４のトランジスタ（ｐＭＯＳトランジスタ）Ｍ４と、第２導電型の第５のトランジスタ（ｎＭＯＳトランジスタ）Ｍ５と、第１導電型の第６のトランジスタ（ｐＭＯＳトランジスタ）Ｍ６と、を備える。
【００１８】
電流源ＩＳは、第１の電源レールＶＬ１に一端が接続され、電流Ｉ１を出力するようになっている。
【００１９】
第３のトランジスタＭ３は、電流源ＩＳの他端に一端（ドレイン）が接続され、ダイオード接続されている。
【００２０】
第４のトランジスタＭ４は、第３のトランジスタＭ３の他端（ソース）に一端（ソース）が接続され、非反転入力端子ＴＩＮＰに他端（ドレイン）が接続され、ダイオード接続されている。
【００２１】
第５のトランジスタＭ５は、第１の出力端子ＴＯＵＴ１に一端（ドレイン）が接続され、反転入力端子ＴＩＮＭに他端（ソース）が接続され、第３のトランジスタＭ３の制御端子（ゲート）に制御端子（ゲート）が接続されている。
【００２２】
第６のトランジスタＭ６は、反転入力端子ＴＩＮＭに一端（ソース）が接続され、第２の出力端子ＴＯＵＴ２に他端（ドレイン）が接続され、第４のトランジスタＭ４の制御端子（ゲート）に制御端子（ゲート）が接続されている。
【００２３】
第３、第５のトランジスタＭ３、Ｍ５は、カレントミラー回路を構成する。このカレントミラー回路のミラー比（第３、第５のトランジスタＭ３、Ｍ５の面積比）は、１：ｎ（ｎ≧１）である。また、また第４、第６のトランジスタＭ４、Ｍ６は、カレントミラー回路を構成する。このカレントミラー回路のミラー比（第４、第６のトランジスタＭ４、Ｍ６の面積比）は、１：ｎ（ｎ≧１）である。
【００２４】
すなわち、第４、第６のトランジスタＭ４、Ｍ６のカレントミラー回路のミラー比は、第３、第５のトランジスタＭ３、Ｍ５のカレントミラー回路のミラー比と等しく設定されている。
【００２５】
また、図１に示すように、第１のカレントミラー回路ＣＡ１は、第１の電源レールＶＬ１と第１の出力端子ＴＯＵＴ１との間に流れる電流をカレントミラーした第１のミラー電流を、第１の電源レールＶＬ１と第１のノードＮ１との間に流すようになっている。
【００２６】
この第１のカレントミラー回路ＣＡ１は、例えば、図１に示すように、第１導電型の第７のトランジスタ（ｐＭＯＳトランジスタ）Ｍ７と、第１導電型の第８のトランジスタ（ｐＭＯＳトランジスタ）Ｍ８と、を備える。
【００２７】
第７のトランジスタＭ７は、第１の電源レールＶＬ１に一端（ソース）が接続され、第１の出力端子ＴＯＵＴ１に他端（ドレイン）が接続され、ダイオード接続されている。
【００２８】
第８のトランジスタＭ８は、第１の電源レールＶＬ１に一端（ソース）が接続され、第１のノードＮ１に他端（ドレイン）が接続され、第７のトランジスタＭ７の制御端子（ゲート）に制御端子（ゲート）が接続されている。
【００２９】
また、第２のカレントミラー回路ＣＡ２は、第２の電源レールＶＬ２と第２の出力端子ＴＯＵＴ２との間に流れる電流をカレントミラーした第２のミラー電流を、第２の電源レールＶＬ２と第２のノードＮ２との間に流すようになっている。
【００３０】
この第２のカレントミラー回路ＣＡ２は、例えば、図１に示すように、第２導電型の第９のトランジスタ（ｎＭＯＳトランジスタ）Ｍ９と、第２導電型の第１０のトランジスタ（ｎＭＯＳトランジスタ）Ｍ１０と、を備える。
【００３１】
第９のトランジスタＭ９は、第２の電源レールＶＬ２に一端（ソース）が接続され、第２の出力端子ＴＯＵＴ２に他端（ドレイン）が接続され、ダイオード接続されている。
【００３２】
第１０のトランジスタＭ１０は、第２の電源レールＶＬ２に一端（ソース）が接続され、第２のノードＮ２に他端（ドレイン）が接続され、第９のトランジスタＭ９の制御端子（ゲート）に制御端子（ゲート）が接続されている。
【００３３】
また、第３のカレントミラー回路ＣＡ３は、第１の電源レールＶＬ１と第３のノードＮ３との間に流れる電流（第２のミラー電流）をカレントミラーした第３のミラー電流を、第１の電源レールＶＬ１と、第１のトランジスタＭ１の制御端子（ゲート）に接続された第４のノードＮ４との間に流すようになっている。
【００３４】
この第３のカレントミラー回路ＣＡ３は、例えば、図１に示すように、第１導電型の第１１のトランジスタ（ｐＭＯＳトランジスタ）Ｍ１１と、第１導電型の第１２のトランジスタ（ｐＭＯＳトランジスタ）Ｍ１２と、を備える。
【００３５】
第１１のトランジスタＭ１１は、第１の電源レールＶＬ１に一端（ソース）が接続され、第３のノードＮ３に他端（ドレイン）が接続され、ダイオード接続されている。
【００３６】
第１２のトランジスタＭ１２は、第１の電源レールＶＬ１に一端（ソース）が接続され、第４のノードＮ４に他端（ドレイン）が接続され、第１１のトランジスタＭ１１の制御端子（ゲート）に制御端子（ゲート）が接続されている。
【００３７】
また、第４のカレントミラー回路ＣＡ４は、第２の電源レールＶＬ２と第５のノードＮ５との間に流れる電流（第１のミラー電流）をカレントミラーした第３のミラー電流を、第２の電源レールＶＬ２と、第２のトランジスタＭ２の制御端子（ゲート）に接続された第６のノードＮ６との間に流すようになっている。
【００３８】
この第４のカレントミラー回路ＣＡ４は、例えば、図１に示すように、第２導電型の第１３のトランジスタ（ｎＭＯＳトランジスタ）Ｍ１３と、第２導電型の第１４のトランジスタ（ｎＭＯＳトランジスタ）Ｍ１４と、を備える。
【００３９】
第１３のトランジスタＭ１３は、第２の電源レールＶＬ２に一端（ソース）が接続され、第５のノードＮ５に他端（ドレイン）が接続され、ダイオード接続されている。
【００４０】
第１４のトランジスタＭ１４は、第２の電源レールＶＬ２に一端（ソース）が接続され、第６のノードＮ６に他端（ドレイン）が接続され、第１３のトランジスタＭ１３の制御端子（ゲート）に制御端子（ゲート）が接続されている。
【００４１】
また、第５のカレントミラー回路ＣＡ５は、第３のノードＮ３と第２のノードＮ２との間に流れる電流（第２のミラー電流）をカレントミラーした第５のミラー電流を、第４のノードＮ４と第６のノードＮ６との間に流すようになっている。
【００４２】
この第５のカレントミラー回路ＣＡ５は、例えば、図１に示すように、第１導電型の第１５のトランジスタ（ｐＭＯＳトランジスタ）Ｍ１５と、第１導電型の第１６のトランジスタ（ｐＭＯＳトランジスタ）Ｍ１６と、を備える。
【００４３】
第１５のトランジスタＭ１５は、第３のノードＮ３に一端（ソース）が接続され、第２のノードＮ２に他端（ドレイン）が接続され、ダイオード接続されている。
【００４４】
第１６のトランジスタＭ１６は、第４のノードＮ４に一端（ソース）が接続され、第６のノードＮ６に他端（ドレイン）が接続され、第１５のトランジスタＭ１５の制御端子（ゲート）に制御端子（ゲート）が接続されている。
【００４５】
また、第６のカレントミラー回路ＣＡ６は、第５のノードＮ５と第１のノードＮ１との間に流れる電流（第１のミラー電流）をカレントミラーした第６のミラー電流を、第６のノードＮ６と第４のノードＮ４との間に流すようになっている。
【００４６】
この第６のカレントミラー回路ＣＡ６は、例えば、図１に示すように、第２導電型の第１７のトランジスタ（ｎＭＯＳトランジスタ）Ｍ１７と、第２導電型の第１８のトランジスタ（ｎＭＯＳトランジスタ）Ｍ１８と、を備える。
【００４７】
第１７のトランジスタＭ１７は、第５のノードＮ５に一端（ソース）が接続され、第１のノードＮ１に他端（ドレイン）が接続され、ダイオード接続されている。
【００４８】
第１８のトランジスタＭ１８は、第６のノードＮ６に一端（ソース）が接続され、第４のノードＮ４に他端（ドレイン）が接続され、第１７のトランジスタＭ１７の制御端子（ゲート）に制御端子（ゲート）が接続されている。
【００４９】
ここで、第１のカレントミラー回路ＣＡ１の第１のミラー比（１：ｓ）、すなわち、第７、第８のトランジスタＭ７、Ｍ８の面積比は、第２のカレントミラー回路ＣＡ２の第２のミラー比（１：ｓ）、すなわち第９、第１０のトランジスタＭ９、Ｍ１０の面積比と等しく設定されている。なお、ｓ≧１である。  また、第３のカレントミラー回路ＣＡ３の第３のミラー比（１：２ｍ）、すなわち、第１１、第１２のトランジスタＭ１１、Ｍ１２の面積比は、第４のカレントミラー回路ＣＡ４の第４のミラー比（１：２ｍ）、すなわち第１３、第１４のトランジスタＭ１３、Ｍ１４の面積比と等しく設定されている。なお、ｍ≧１である。
【００５０】
また、第５のカレントミラー回路ＣＡ５の第５のミラー比（１：ｍ）、すなわち第１５、第１６のトランジスタＭ１５、Ｍ１６の面積比は、第６のカレントミラー回路ＣＡ６の第６のミラー比（１：ｍ）、すなわち第１７、第１８のトランジスタＭ１７、Ｍ１８の面積比）と等しく設定されている。
【００５１】
上述のように、第３、第４のミラー比（１：２ｍ）は、第５、第６のミラー比（１：ｍ）の２倍である。
【００５２】
また、図１に示すように、電流帰還回路１０１は、信号出力端子ＴＯＵＴの電圧に応じた電流を、反転入力端子ＴＩＮＭに供給するようになっている。
【００５３】
この電流帰還回路１０１は、例えば、図１に示すように、第１の抵抗Ｒｆと、第２の抵抗Ｒｓと、を備える。
【００５４】
第１の抵抗Ｒｆは、反転入力端子ＴＩＮＭに一端が接続され、信号出力端子ＴＯＵＴに他端が接続されている。
【００５５】
第２の抵抗Ｒｓは、反転入力端子ＴＩＮＭに一端が接続され、基準電圧Ｖｒｅｆが印加される基準端子Ｔｒｅｆに他端が接続されている。
【００５６】
なお、基準電圧Ｖｒｅｆは、第１の電圧Ｖ１と第２の電圧Ｖ２との間の電圧に設定されている。より好ましくは、基準電圧Ｖｒｅｆは、第１の電圧Ｖ１と第２の電圧Ｖ２との真ん中の電圧（中間電圧（Ｖ１−Ｖ２）／２）に設定されている。
【００５７】
以上のような構成を有する電流帰還型出力回路１００は、非反転入力端子ＴＩＮＰに供給される入力信号（交流信号）Ｖｉｎがゼロである場合に、第１のトランジスタＭ１と第２のトランジスタＭ２に一定のバイアス電流を流すようになっている。
【００５８】
また、電流帰還型出力回路１００は、非反転入力端子ＴＩＮＰに供給される入力信号（交流信号）Ｖｉｎが正の場合には、第１のトランジスタＭ１に流す電流を増加させ且つ第２のトランジスタＭ２に流す電流を減少させるようになっている。
【００５９】
また、電流帰還型出力回路１００は、非反転入力端子ＴＩＮＰに供給される入力信号（交流信号）Ｖｉｎが負の場合には、第１のトランジスタＭ１に流す電流を減少させ且つ第２のトランジスタＭ２に流す電流を増加させるようになっている。
【００６０】
ここで、図２は、図１に示す電流帰還型出力回路１００が適用される電力増幅回路１０００の構成の一例を示す図である。
【００６１】
図２に示すように、電力増幅回路１０００は、電流帰還型出力回路１００（アンプ１０３および電流帰還回路１０１）と、アンプ２００と、電圧帰還回路３００と、を備える。
【００６２】
電圧帰還回路３００は、出力端子ＴＯＵＴの出力電圧Ｖｏｕｔに基づいた帰還電圧を出力するようになっている。
【００６３】
アンプ２００は、入力端子ＴＩＮから非反転入力端子に入力された電圧と、帰還電圧との誤差を増幅して、得られた電圧を電流帰還型出力回路１００の入力電圧Ｖｉｎとして出力するようになっている。
【００６４】
この電力増幅回路１０００は、ＴＩＮＰに入力信号が供給されていない時（無信号時）電圧帰還回路３００、アンプ２００、および電流帰還回路１００により、出力電圧Ｖｏｕｔが中間電圧（Ｖ１−Ｖ２）／２になるように制御されている。
【００６５】
次に、以上のような構成を有する電流帰還型出力回路１００の動作例について、非反転入力端子ＴＩＮＰに入力される入力信号（交流信号）Ｖｉｎの状態に分けて、説明する。なお、既述のｎ＝１、ｓ＝１、ｍ＝１、ｔ＝１００とする。
【００６６】
（Ａ）先ず、非反転入力端子ＴＩＮＰに入力信号（交流信号）Ｖｉｎが入力されていない場合（無信号時）について図１を用いて説明する。
【００６７】
入力端子ＴＩＮＰに交流信号が無い（入力信号Ｖｉｎが入力されていない）場合に、第３のトランジスタＭ３と第４のトランジスタＭ４との間の電圧Ｖｘが基準電圧Ｖｒｅｆに等しくなるようなＤＣバイアスが入力端子ＴＩＮＰに与えられているものとする。このＤＣバイアスは、例えば、上記の要件を満たす電圧源または電流源から供給される。
【００６８】
この入力信号Ｖｉｎが入力されていない場合、第３、第５のトランジスタＭ３、Ｍ５に流れる電流は、電流Ｉ１と等しくなり、第７のトランジスタ、第８のトランジスタＭ７、Ｍ８にも等しく電流Ｉ１が流れる。また、第４、第６のトランジスタＭ４、Ｍ６に流れる電流も、電流Ｉ１に等しくなり、第９のトランジスタ、第１０のトランジスタＭ９、Ｍ１０にも等しく電流Ｉ１が流れる。
【００６９】
そして、第１５、第１７のトランジスタＭ１５、Ｍ１７には、等しく電流Ｉ１が流れる。
【００７０】
さらに、第１１、第１３のトランジスタＭ１１、Ｍ１３には、等しく電流Ｉ１が流れる。第１１、第１３のトランジスタＭ１１、Ｍ１３に対して、面積比が１：２である第１２、第１４のトランジスタＭ１２、Ｍ１４には、電流Ｉ１の２倍の電流（２×Ｉ１）が流れる。
【００７１】
ここで、第１６のトランジスタＭ１６と第１８のトランジスタＭ１８に流れる電流を求める。
【００７２】
まず、第１６のトランジスタＭ１６に流れる電流が、電流Ｉ１であると仮定する。
【００７３】
この仮定において、第１４のトランジスタＭ１４に電流（２×Ｉ１）が流れているので、第１８のトランジスタＭ１８にはその差分である電流Ｉ１が流れることになる。
【００７４】
一方、第１２のトランジスタＭ１２に流れる電流も電流（２×Ｉ１）であることから、第１８のトランジスタＭ１８には電流Ｉ１が流れることに矛盾はない。
【００７５】
このとき、第１７のトランジスタＭ１７と第１８のトランジスタＭ１８に流れる電流はＩ１に等しく、面積比が１：１である事からＭ１７とＭ１８のゲート−ソース間電圧は等しくなる。これにより、第１３のトランジスタＭ１３のゲートソース間電圧と第２のトランジスタＭ２のゲートソース間電圧は等しくなる。
【００７６】
一方、第１５のトランジスタＭ１５と第１６のトランジスタＭ１６に流れる電流はＩ１に等しく、面積比が１：１である事からＭ１５とＭ１６のゲート−ソース間電圧は等しくなる。これにより、第１１のトランジスタＭ１１のゲートソース間電圧と第１のトランジスタＭ１のゲートソース間電圧は等しくなる。
【００７７】
つまり、第２のトランジスタＭ２に流れる電流は、第１３のトランジスタＭ１３と第２のトランジスタＭ２との面積比で決定される。また、第１のトランジスタＭ１に流れる電流は、第１１のトランジスタＭ１１と第１のトランジスタＭ１との面積比で決定されることになる。
【００７８】
ここでは、第１、第１１のトランジスタＭ１、Ｍ１１の面積比、および、第２、第１３のトランジスタＭ２、Ｍ１３の面積比は１００：１である。したがって、非反転入力端子ＴＩＮＰへの入力信号Ｖｉｎがゼロの場合におけるアイドル電流は、電流（１００×Ｉ１）となる。
【００７９】
ところで、上述の説明では、第１６、第１８のトランジスタＭ１６、Ｍ１８に流れる電流が等しく、電流Ｉ１としている。しかし、実際には、誤差電流ΔＩが含まれることも想定される。
【００８０】
例えば、第１６のトランジスタＭ１６に流れる電流が、Ｉ１＋ΔＩとすれば、第１８のトランジスタＭ１８に流れる電流は、Ｉ１−ΔＩとなる。
【００８１】
この場合、第１５のトランジスタＭ１５のゲート−ソース間電圧に比べて、第１６のトランジスタＭ１６のゲート−ソース間電圧は、電圧ΔＶ大きくなる。一方で、第１７のトランジスタＭ１７のゲート−ソース間電圧に比べて、第１８のトランジスタＭ１８のゲート−ソース間電圧は、電圧ΔＶ小さくなる。
【００８２】
ここで、電圧ΔＶは、電流ΔＩを、それぞれのトランジスタの伝達コンダクタンスｇｍで割った値と考えることができる。
【００８３】
よって、第１のトランジスタＭ１のゲート電圧は、“Ｖｇｓ（Ｍ１１）−ΔＶ”であり、第２のトランジスタＭ２のゲート電圧は、“Ｖｇｓ（Ｍ１３）＋ΔＶ”となる。
【００８４】
このため、第１のトランジスタＭ１に流れる電流は、１００×Ｉ１よりも小さくなり、第２のトランジスタＭ２に流れる電流は、１００×Ｉ１よりも大きくなる。
【００８５】
しかしながら、図２に示すように、通常、信号出力端子ＴＯＵＴは、無信号時は抵抗性の電圧帰還回路３００によって、その出力電圧Ｖｏｕｔが中間電圧（Ｖ１−Ｖ２）／２に制御される。言い換えれば、出力端子ＴＯＵＴの出力電圧Ｖｏｕｔを中間電圧（Ｖ１−Ｖ２）／２に維持するために、第１、第２のトランジスタＭ１、Ｍ２の電流の差をゼロとするように、電圧帰還回路３００の作用によって、入力端子ＴＩＮＰの電圧を調整することができる。
【００８６】
このため、結局、第１、第２のトランジスタＭ１、Ｍ２の電流は、１００×Ｉ１になるようにバイアスが安定するのである。
【００８７】
このように、電流帰還型出力回路１００は、簡易な構成で、第１、第２のトランジスタ（出力トランジスタ）のアイドル電流（無信号時の電流）をより正確に決定することができる。
【００８８】
なお、第１、第２の抵抗Ｒｆ、Ｒｓの値、および基準電圧Ｖｒｅｆは、無信号時には、特に電流帰還型出力回路１００の動作に影響を及ぼさない。
【００８９】
しかしＶｏｕｔ≠Ｖｒｅｆの時、出力端子ＴＯＵＴには、（Ｖｏｕｔ−Ｖｒｅｆ）/（Ｒｓ＋Ｒｆ）が直流電流として流れる。このため、基準電圧Ｖｒｅｆは、無信号時の信号出力端子ＴＯＵＴの出力電圧Ｖｏｕｔと同電位であることが望ましい。
【００９０】
（Ｂ）次に、非反転入力端子ＴＩＮＰに入力信号（交流信号）Ｖｉｎが入力された場合について説明する。
【００９１】
例えば、入力端子ＴＩＮＰに正方向の信号が与えられた場合、第３のトランジスタＭ３と第４のトランジスタＭ４の接続点の電圧Ｖｘは、反転入力端子ＴＩＮＭよりも高くなる。
【００９２】
よって、第５のトランジスタＭ５の電流は、電流Ｉ１よりΔＩ１増加する。一方、第６のトランジスタＭ６の電流は、電流Ｉ１よりΔＩ１減少する。  第５のトランジスタＭ５の電流は第７のトランジスタ、第８のトランジスタＭ７，Ｍ８でコピーされ、第１３のトランジスタＭ１３に流れる電流がΔＩ１増加する。したがって、第１４のトランジスタＭ１４の電流も２×ΔＩ１増加する。第１７のトランジスタＭ１７に流れる電流がΔＩ１増加するので第１８のトランジスタＭ１８に流れる電流はΔＩ１増加する。
【００９３】
一方で、第６のトランジスタＭ６の電流は第９、第１０のトランジスタＭ９、Ｍ１０でコピーされ、第１１のトランジスタＭ１１に流れる電流がΔＩ１減少する。従って第１２のトランジスタＭ１２の電流も２×ΔＩ１減少する。第１５のトランジスタＭ１５に流れる電流がΔＩ１減少するので第１６のトランジスタＭ１６に流れる電流はΔＩ１減少する。
【００９４】
よって、第１のトランジスタＭ１のゲートから電流が２×ΔＩ１減少する。すなわち第１のトランジスタＭ１のゲートソース間電圧は、第１１のトランジスタＭ１１のゲートソース間電圧よりも大きくなる。
【００９５】
よって第１のトランジスタＭ１のゲートソース間電圧は、無信号時の電圧に比較して増加することになる。
【００９６】
一方で、第２のトランジスタＭ２のゲートから電流が２×ΔＩ１減少する。すなわち第２のトランジスタＭ２のゲートソース間電圧は、第１３のトランジスタＭ１３のゲートソース間電圧よりも小さくなる。
【００９７】
すなわち、第２のトランジスタＭ２のゲートソース間電圧は、無信号時と比較して減少することになる。
【００９８】
したがって、入力端子ＴＩＮＰに正方向の信号が与えられた場合、第１のトランジスタＭ１の電流が増え、第２のトランジスタＭ２の電流が減少するため、信号出力端子ＴＯＵＴは上側にスイングするように動作する。
【００９９】
ＴＯＵＴが上側にスイングすると、第１の抵抗Ｒｆを介して反転入力端子ＴＩＮＭに電流が流れ込む。反転入力端子ＴＩＮＭは低入力インピーダンスのためこの流れ込んだ電流は、第６のトランジスタＭ６の電流をΔＩ２だけ増加させる。このΔＩ２が第９のトランジスタ、第１０のトランジスタＭ９、Ｍ１０によってコピーされ、第１１のトランジスタＭ１１、第１５のトランジスタＭ１５に流れる電流もΔＩ２増加する。第１１のトランジスタＭ１１に流れる電流がΔＩ２増加するので、第１２のトランジスタＭ１２の電流も２×ΔＩ２増加する。第１５のトランジスタＭ１５の電流もΔＩ２増加するので、第１６の電流もΔＩ２増加する。
【０１００】
したがって、第１のトランジスタＭ１のゲートへΔＩ２の電流が増加することにより、第１のトランジスタＭ１のゲートソース間電圧を小さくする。
【０１０１】
一方、第２のトランジスタＭ２のゲートへΔＩ２の電流が増加することにより、第２のトランジスタＭ２のゲートソース間電圧を大きくする。
【０１０２】
つまり信号出力端子ＴＯＵＴが上側にスイングするのを抑える働きを持つ。
【０１０３】
すなわち、第２の抵抗Ｒｓ, Ｒｆは帰還回路１０１として動作し、出力回路が過剰にゲインを持つ事を抑える働きをする。
【０１０４】
一方、非反転入力端子ＴＩＮＰに負方向の信号が与えられた場合、第３のトランジスタＭ３と第４のトランジスタＭ４の接続点の電圧Ｖｘは、反転入力端子ＴＩＮＭよりも低くなる。
【０１０５】
よって、第５のトランジスタＭ５の電流はＩ１よりΔＩ１減少し、一方で、第６のトランジスタＭ６の電流はＩ１よりΔＩ１増加する。
【０１０６】
第５のトランジスタＭ５の電流は第７のトランジスタ、第８のトランジスタＭ７，Ｍ８でコピーされ、第１３のトランジスタＭ１３に流れる電流がΔＩ１減少するので第１４のトランジスタＭ１４の電流も２×ΔＩ１減少する。第１７のトランジスタＭ１７に流れる電流がΔＩ１減少するので第１８のトランジスタＭ１８に流れる電流はΔＩ１減少する。
【０１０７】
一方で、第６のトランジスタＭ６の電流は第９、第１０のトランジスタＭ９，Ｍ１０でコピーされ、第１１のトランジスタＭ１１に流れる電流がΔＩ１増加する。従って第１２のトランジスタＭ１２の電流も２×ΔＩ１増加する。第１５のトランジスタＭ１５に流れる電流がΔＩ１増加するので第１６のトランジスタＭ１６に流れる電流はΔI増加する。
【０１０８】
よって、第１のトランジスタＭ１のゲートへ電流が２×ΔＩ１増加する。すなわち第１のトランジスタＭ１のゲートソース間電圧は、第１１のトランジスタＭ１１のゲートソース間電圧よりも小さくなる。
【０１０９】
よって第１のトランジスタＭ１のゲートソース間電圧は、無信号時の電圧に比較して減少することになる。
【０１１０】
一方で、第２のトランジスタＭ２のゲートソース間電圧へ電流が２×ΔＩ増加する。すなわち第２のトランジスタＭ２のゲートソース間電圧は、第１３のトランジスタＭ１３のゲートソース間電圧よりも大きくなる。
【０１１１】
すなわち、第２のトランジスタＭ２のゲートソース間電圧は、無信号時と比較して増加することになる。
【０１１２】
したがって、入力端子TINに負方向の信号が与えられた場合、第１のトランジスタＭ１の電流が減り、第２のトランジスタＭ２の電流が増加するため、信号出力端子ＴＯＵＴは下側にスイングするように動作する。
【０１１３】
ＴＯＵＴが下側にスイングすると、第１の抵抗Ｒｆを介して反転入力端子ＴＩＮＭから電流が流れ出す。反転入力端子ＴＩＮＭは低入力インピータンスのため、この電流は第５のトランジスタＭ５の電流をΔＩ２増加する。このΔＩ２が第７のトランジスタ、第８のトランジスタＭ７、Ｍ８によってコピーされ、第１３のトランジスタＭ１３に流れる電流がΔＩ２増加するので、第１４のトランジスタＭ１４の電流も２×ΔＩ２増加する。第１７のトランジスタＭ１７の電流もΔＩ２増加するので第１８の電流もΔＩ２増加する。
【０１１４】
したがって、第１のトランジスタＭ１のゲートからΔＩ２の電流が減少することにより、第１のトランジスタＭ１のゲートソース間電圧を大きくする。
【０１１５】
一方、第２のトランジスタＭ２のゲートからΔＩ２の電流が減少することにより、第２のトランジスタＭ２のゲートソース間電圧を小さくする。
【０１１６】
つまり、信号出力端子ＴＯＵＴが下側にスイングするのを抑える働きを持つ。すなわち、電流帰還回路１０１は動作し、電流帰還型出力回路１００が過剰にゲインを持つ事を抑える働きをする。
【０１１７】
ここで、図３は、実施例１に係る電流帰還型出力回路１００の非反転入力端子に供給される直流（ＤＣ）電圧と出力電圧Ｖｏｕｔとの関係（伝達特性）の一例を示す図である。なお、図３において、実線は、実施例１に係る電流帰還型出力回路の伝達特性を表す。また、比較例として、点線は、一般的な出力回路の伝達特性を表す。
【０１１８】
図３に示すように、比較例に係る出力回路の伝達特性は、対称性については良いが、直線性が悪い。
【０１１９】
一方、実施例１に係る電流帰還型出力回路１００は、第１のトランジスタ（ｐチャネル側出力トランジスタ）Ｍ１を駆動する回路と第２のトランジスタ（ｎチャネル側出力トランジスタ）Ｍ２を駆動する回路との対称性だけでなく、直線性も良好である。
【０１２０】
また、図４は、実施例１に係る電流帰還型出力回路１００の非反転入力端子に供給された交流信号の周波数と出力ゲインとの関係（周波数特性）の一例を示す図である。なお、図４において、実線は、実施例１に係る電流帰還型出力回路１００の周波数特性を表す。また、比較例として、点線は、一般的な出力回路の周波数特性を表す。
【０１２１】
図４に示すように、比較例の出力回路は、例えば、可聴帯域（０．０２ｋＨｚ〜４０ｋＨｚ）において、ゲインが大きいが、周波数特性が悪い。
【０１２２】
一方、実施例１に係る電流帰還型出力回路１００は、可聴帯域（０．０２ｋＨｚ〜４０ｋＨｚ）において、過剰にゲインを取らない分、周波数特性が良好である。
【０１２３】
したがって、本実施例１に係る電流帰還型出力回路１００は、従来技術と比較して直線性と周波数特性に優れた、音質の優れたオーディオ用電力増幅回路を構成するができる。
【０１２４】
（Ｃ）次に、非反転入力端子ＴＩＮＰに大きな入力信号Ｖｉｎが与えられ、出力端子ＴＯＵＴがクリップした場合（図３の入力電圧が電圧ＶＤＣ＋以上または電圧ＶＤＣ＋以上または電圧−以下の場合）について説明する。
【０１２５】
入力端子ＴＩＮＰに大きな正方向の信号が与えられた場合、第３のトランジスタＭ３と第４のトランジスタＭ４の接続点の電圧Ｖｘは、基準電圧ＶＲＥＦよりも高くなる。これにより、第５のトランジスタＭ５の電流は大きく増加し、一方、第６のトランジスタＭ６の電流はほぼゼロになる。
【０１２６】
第６のトランジスタＭ６の電流がゼロになると、第９、第１０、第１１、第１２、第１５、第１６のトランジスタＭ９、Ｍ１０，Ｍ１１、Ｍ１２、Ｍ１５、Ｍ１６の電流もほぼゼロとなる。
【０１２７】
逆に、第５のトランジスタＭ５の電流が大きく増加するので、第７、第８、第１３、第１４、第１７、第１８のトランジスタＭ７、Ｍ８、Ｍ１３、Ｍ１４、Ｍ１７、Ｍ１８の電流も大きく増加する。
【０１２８】
第１４のトランジスタＭ１４、第１８のトランジスタＭ１８の電流が大きく増加しており、第１２、第１６のトランジスタＭ１２、第１６の電流がゼロであるので、第１のトランジスタＭ１のゲート−ソース間電圧は更に大きくなり、第１８のトランジスタＭ１８が電流を流しうる限り、第１のトランジスタＭ１のゲートソース間電圧は大きい電圧まで達する。
【０１２９】
第２のトランジスタＭ２のゲート電圧は、第１７のトランジスタＭ１７、第１８のトランジスタＭ１８の電流がほぼ１：２に等しいので、第１３のトランジスタＭ１３のゲート−ソース間電圧よりもやや小さい値で落ち着く。
【０１３０】
このように、第２のトランジスタＭ２のゲート電圧の放電を第１４トランジスタＭ１４の電流により行うことにより、高速な放電を行うことができる。
【０１３１】
さらに、第１のトランジスタＭ１のゲート電圧の充電を第１８のトランジスタＭ１８の電流により行うことにより、高速な充電を行い、且つ、第１のトランジスタＭ１のゲートソース間電圧の最大値を大きく得ることが可能である。
【０１３２】
なお、信号出力端子ＴＯＵＴから第１、第２の抵抗Ｒｆ、Ｒｓを介して反転入力端子ＴＩＮＭに電流が流れようとする。しかし、第６のトランジスタＭ６の電流は、ほぼゼロで高入力インピーダンスとなっている。このため、信号出力端子ＴＯＵＴからの電流は、基準端子Ｔｒｅｆ側へ流れ込む。
【０１３３】
すなわち、大きな入力信号Ｖｉｎが与えられた時に、電流帰還回路１０１は帰還回路として動作しない。
【０１３４】
次に、入力端子ＴＩＮＰに更に大きな負方向の入力信号Ｖｉｎが与えられた場合、第３のトランジスタＭ３と第４のトランジスタＭ４の接続点の電圧Ｖｘは、基準電圧ＶＲＥＦよりも低くなる。これにより、第６のトランジスタＭ６の電流は大きく増加し、一方、第５のトランジスタＭ５の電流はほぼゼロになる。
【０１３５】
そして、第５のトランジスタＭ５の電流がゼロになると、第７、第８、第１３、第１４、第１７、第１８のトランジスタＭ７、Ｍ８、Ｍ１３、Ｍ１４、Ｍ１７、Ｍ１８の電流もほぼゼロとなる。
【０１３６】
また、第６のトランジスタＭ６の電流が大きく増加するので、第９、第１０、第１１、第１２、第１５、第１６のトランジスタＭ９、Ｍ１０，Ｍ１１、Ｍ１２、Ｍ１５、Ｍ１６の電流も大きく増加する。
【０１３７】
第１２のトランジスタＭ１２、第１６のトランジスタＭ１６の電流が大きく増加しており、第１４、第１８のトランジスタＭ１４、Ｍ１８の電流がゼロである。したがって、第２のトランジスタＭ２のゲート−ソース間電圧は更に大きくなり、第１６のトランジスタＭ６が電流を流しうる限り、第２のトランジスタＭ２のゲート電圧は高い電圧まで達する。
【０１３８】
第１５のトランジスタＭ１５，第１６のトランジスタＭ１６の電流の比がほぼ１：２である。したがって、第１のトランジスタＭ１のゲートソース間電圧は、第１１１のトランジスタＭ１１のゲート−ソース間電圧よりもやや小さい値に収束する。
【０１３９】
このように、第１のトランジスタＭ１のゲートの放電を第１２のトランジスタＭ１２の電流により行うことにより、高速に放電することができる。
【０１４０】
さらに、第２のトランジスタＭ２のゲートの充電を第１６のトランジスタＭ１６の電流により行うことにより、第２のトランジスタＭ２のゲートを高速に充電しつつ、第２のトランジスタＭ２のゲート電圧の最大値を大きく得ることが可能である。
【０１４１】
なお、出力端子ＴＯＵＴから第１、第２の抵抗Ｒｆ、Ｒｓを介して反転入力端子ＴＩＮＭから電流が流れようとするが、第５のトランジスタＭ５の電流はほぼゼロで高入力インピーダンスとなっているため、信号出力端子ＴＯＵＴへの電流は、基準端子Ｔｒｅｆ側から流れ出す。
【０１４２】
すなわち、大きな入力信号Ｖｉｎが与えられた時に、電流帰還回路１０１は帰還回路として動作しない。
【０１４３】
上記の説明のように、出力端子がクリップした場合において、第１のトランジスタＭ１，第２のトランジスタＭ２の各々のゲート電圧の充電を高速に行い、且つ振幅を大きく取ることができ、また各々のゲート電圧の放電も高速に行うことができる。
【０１４４】
したがって、第１のトランジスタＭ１，第２のトランジスタＭ２の各々のゲート電圧の振幅を大きく取ることが可能であり、最大出力電力を大きく得ることができる。
【０１４５】
さらに、第１のトランジスタＭ１，第２のトランジスタＭ２の各々のゲート電圧（ゲート容量）の充電だけでなく、放電も高速に行うことにより、第１のトランジスタＭ１，第２のトランジスタＭ２の上下トランジスタの同時オンを防止する特長を持つ。
【０１４６】
すなわち、実施例１に係る電流帰還型出力回路１００は、プッシュ側（ｐチャネル側）出力トランジスタの駆動回路とプル側（ｎチャネル側）出力トランジスタの駆動回路との対称性に優れ、伝達特性の直線性と対称性が良好で、且つ低電圧で広帯域動作が可能である。
【０１４７】
このような電流帰還型出力回路１００を用いることにより、音質の優れたオーディオ用電力増幅回路を形成することが可能である。
【０１４８】
さらに、実施例１に係る電流帰還型出力回路１００は、簡易な構成で出力トランジスタのアイドル電流（無信号時の電流）を正確に決定し、且つ出力トランジスタの各々のゲート電圧の振幅を大きく取ることが可能であり、最大出力電力を大きく得ることができる。
【０１４９】
さらに、実施例１に係る電流帰還型出力回路１００は、アイドル電流を正確に決定することができるので、消費電力を低減することができる。
【０１５０】
また、実施例１に係る電流帰還型出力回路１００は、出力トランジスタの各々のゲート電圧（ゲート容量）の充電だけでなく、放電も高速に行うことができ、上下の出力トランジスタの同時オンを防止できるという特長を持つ。
【０１５１】
以上のように、本実施例１に係る電流帰還型出力回路によれば、伝達特性を向上することができる。
【０１５２】
なお、実施例は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１５３】
１００  電流帰還型出力回路
ＶＬ１  第１の電源レール
ＶＬ２  第２の電源レール
ＴＯＵＴ  信号出力端子
Ｍ１  第１のトランジスタ（ｐＭＯＳトランジスタ）
Ｍ２  第２のトランジスタ（ｎＭＯＳトランジスタ）
ＣＡ１  第１のカレントミラー回路
ＣＡ２  第２のカレントミラー回路
ＣＡ３  第３のカレントミラー回路
ＣＡ４  第４のカレントミラー回路
ＣＡ５  第５のカレントミラー回路
ＣＡ６  第６のカレントミラー回路
１０１  電流帰還回路
１０２  電流アンプ
【図１】
2014120973.tif 000003
【図２】
2014120973.tif 000004
【図３】
2014120973.tif 000005
【図４】
2014120973.tif 000006