(57)【要約】【課題】データ通信を行うにあたって、同期状態への遷移を容易に行うこと。【解決手段】送信側は、同期用データ生成部２により同期用データを生成し、補助データ生成部３により補助データを生成する。補助データは、同期用データを含めて０と１との割合を１対１にするか、または同期用データを含めて０と１との割合を同期用データにおける０と１との割合よりも１対１に近づけるようなデータである。送信側は、送信部４により同期用データ及び補助データを送信する。受信側は、受信部７により同期用データ及び補助データを受信し、同期用データ及び補助データに基づいてイコライザ８を調整する。受信側は、破棄部９により、イコライザ８から出力されるデータから補助データを破棄し、同期検出部１０により、残る同期用データに基づいて同期を確立する。【選択図】図１
2014135572.tif 000002
【特許請求の範囲】
【請求項１】
同期用データを生成する同期用データ生成部と、
前記同期用データを含めて０と１との割合を１対１にするか、または前記同期用データを含めて０と１との割合を前記同期用データにおける０と１との割合よりも１対１に近づけるような補助データを生成する補助データ生成部と、
前記同期用データ及び前記補助データを送信する送信部と、
前記送信部から送信される前記同期用データ及び前記補助データを伝送する伝送線路と、
前記伝送線路によって伝送される前記同期用データ及び前記補助データを受信する受信部と、
前記受信部により受信される前記同期用データ及び前記補助データに基づいて調整されるイコライザと、
前記イコライザから出力される前記同期用データ及び前記補助データから前記補助データを破棄する破棄部と、
前記破棄部から出力される前記同期用データに基づいて同期を確立する同期検出部と、
を備えることを特徴とするデータ通信装置。
【請求項２】
前記補助データは前記同期用データのパターンに対して逆パターンのデータであることを特徴とする請求項１に記載のデータ通信装置。
【請求項３】
前記補助データはランダムデータであることを特徴とする請求項１に記載のデータ通信装置。
【請求項４】
同期用データ、及び前記同期用データを含めて０と１との割合を１対１にするか、または前記同期用データを含めて０と１との割合を前記同期用データにおける０と１との割合よりも１対１に近づけるような補助データを生成し、
送信側から伝送線路へ前記同期用データ及び前記補助データを送信し、
受信側で、前記伝送線路から前記同期用データ及び前記補助データを受信し、
前記同期用データ及び前記補助データに基づいてイコライザを調整するとともに、
前記イコライザから出力される前記同期用データ及び前記補助データから前記補助データを破棄し、
前記補助データの破棄後に残る前記同期用データに基づいて同期を確立することを特徴とするデータ通信方法。
【請求項５】
前記補助データは前記同期用データのパターンに対して逆パターンのデータであることを特徴とする請求項４に記載のデータ通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、データ通信装置及びデータ通信方法に関する。
【背景技術】
【０００２】
基板上のデバイス間で高速信号を伝送する伝送線路は、伝送線路を伝搬する信号の高周波成分を減衰させるという特性を有する。伝送線路の線路長が長いほど、また周波数が高いほど、高周波成分の減衰量が大きくなり、シンボル間干渉が大きくなる。このため、受信側にイコライザを設け、イコライザによって高周波成分の減衰を補償することがある。イコライザを用いる場合には、予めイコライザのフィードバック係数を微調整して最適化する必要がある。一般的に、フィードバック係数の最適化は、送信側から受信側へ周波数の偏りのないトレーニング信号を送信し、受信側における受信信号の周波数特性に基づいて行われる。
【０００３】
ところで、従来、複数種類の同期パターンのそれぞれに対して、極性の異なる２通りのビット列を用意し、それら２通りのビット列の中からデジタルサム値が小さくなる方を同期パターンとして用いる装置がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−９１８８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のイコライザを有するデータ通信装置では、同期状態に遷移してから、トレーニング信号を用いてイコライザのフィードバック係数の最適化が行われる。その際、少しでも早くイコライザのフィードバック係数を決定するために、同期状態に遷移する前でもイコライザのフィードバック係数の粗調整が行われることがある。しかしながら、例えばデバイス間のプロトコルとしてＳｅｒｉａｌ  ＲａｐｉｄＩＯ（ＳＲＩＯ、登録商標）を用いる場合において、同期用データの０と１との割合が１対１ではない場合、同期用データの周波数に偏りが生じ、イコライザのフィードバック係数の粗調整をうまく行えないことがある。そのため、同期状態に遷移できない状態となるおそれがある。ＳＲＩＯに限らず、同期用データを用いて同期状態への遷移処理を行う高速シリアル通信全般においても同様の問題がある。
【０００６】
同期状態への遷移を容易に行うことができるデータ通信装置及びデータ通信方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
データ通信装置は、同期用データ生成部、補助データ生成部、送信部、伝送線路、受信部、イコライザ、破棄部及び同期検出部を備える。同期用データ生成部は同期用データを生成する。補助データ生成部は補助データを生成する。補助データは、同期用データを含めて０と１との割合を１対１にするか、または同期用データを含めて０と１との割合を同期用データにおける０と１との割合よりも１対１に近づけるようなデータであってもよい。送信部は同期用データ及び補助データを送信する。伝送線路は、送信部から送信される同期用データ及び補助データを伝送する。受信部は、伝送線路によって伝送される同期用データ及び補助データを受信する。イコライザは、受信部により受信される同期用データ及び補助データに基づいて調整される。破棄部は、イコライザから出力される同期用データ及び補助データから補助データを破棄する。同期検出部は、破棄部から出力される同期用データに基づいて同期を確立する。
【０００８】
データ通信方法は、同期用データ及び補助データを生成し、送信側から伝送線路へ同期用データ及び補助データを送信する。補助データは、同期用データを含めて０と１との割合を１対１にするか、または同期用データを含めて０と１との割合を同期用データにおける０と１との割合よりも１対１に近づけるようなデータであってもよい。受信側では、伝送線路から同期用データ及び補助データを受信し、同期用データ及び補助データに基づいてイコライザを調整する。また、受信側では、イコライザから出力される同期用データ及び補助データから補助データを破棄し、補助データの破棄後に残る同期用データに基づいて同期を確立する。
【発明の効果】
【０００９】
データ通信装置及びデータ通信方法によれば、同期状態への遷移を容易に行うことができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施の形態にかかるデータ通信装置の一例を示す図である。
【図２】図２は、図１に示すデータ通信装置におけるデータの流れの一例を示す説明図である。
【図３】図３は、実施の形態にかかるデータ通信方法の一例を示す図である。
【図４】図４は、実施の形態にかかるデータ通信装置をデバイス間データ通信に適用する例を示す図である。
【図５】図５は、図４に示すデータ通信装置の送信回路の第１の例を示す図である。
【図６】図６は、図５に示す送信回路におけるデータの流れの一例を示す説明図である。
【図７】図７は、図５に示す送信回路におけるデータ送信タイミングの一例を示す図である。
【図８】図８は、図４に示すデータ通信装置の受信回路の一例を示す図である。
【図９】図９は、図８に示す受信回路におけるデータの流れの一例を示す説明図である。
【図１０】図１０は、図４に示すデータ通信装置の送信回路の第２の例を示す図である。
【図１１】図１１は、図１０に示す送信回路におけるデータの流れの一例を示す説明図である。
【図１２】図１２は、図１０に示す送信回路におけるデータ送信タイミングの一例を示す図である。
【図１３】図１３は、図１０に示す送信回路におけるデータ送信タイミングの別の例を示す図である。
【図１４】図１４は、図４に示すデータ通信装置の送信回路の第３の例を示す図である。
【図１５】図１５は、図１４に示す送信回路におけるデータの流れの一例を示す説明図である。
【図１６】図１６は、図１４に示す送信回路におけるデータ送信タイミングの一例を示す図である。
【図１７】図１７は、図１４に示す送信回路におけるデータ送信タイミングの別の例を示す図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、このデータ通信装置及びデータ通信方法の好適な実施の形態を詳細に説明する。以下の各実施例の説明においては、同様の構成要素には同一の符号を付して、重複する説明を省略する。
【００１２】
・データ通信装置の一例
図１は、実施の形態にかかるデータ通信装置の一例を示す図である。図２は、図１に示すデータ通信装置におけるデータの流れの一例を示す説明図である。図１及び図２に示すように、データ通信装置は送信側装置１に同期用データ生成部２、補助データ生成部３及び送信部４を有する。
【００１３】
同期用データ生成部２は同期用データを生成する。補助データ生成部３は補助データを生成する。補助データは、同期用データ及び補助データを含むデータにおける０と１との割合を１対１にするデータであってもよい。例えば、補助データは同期用データのパターンに対して逆パターンのデータであってもよい。
【００１４】
あるいは、補助データは、同期用データ及び補助データを含むデータにおける０と１との割合を同期用データにおける０と１との割合よりも１対１に近づけるようなデータであってもよい。例えば、補助データはランダムデータであってもよい。
【００１５】
送信部４は同期用データ生成部２及び補助データ生成部３に接続されている。送信部４は、同期用データ生成部２から出力される同期用データ、及び補助データ生成部３から出力される補助データを送信する。それによって、送信側装置１は受信側装置６へ、周波数の偏りのない信号または周波数の偏りの少ない信号を送ることができる。
【００１６】
データ通信装置は伝送線路５を有する。伝送線路５は送信側装置１の送信部４及び受信側装置６の受信部７に接続されている。伝送線路５は、送信側装置１の送信部４から送信される同期用データ及び補助データを受信側装置６へ伝送する。
【００１７】
データ通信装置は受信側装置６に受信部７、イコライザ８、破棄部９及び同期検出部１０を有する。受信部７は、伝送線路５によって伝送される同期用データ及び補助データを受信する。
【００１８】
イコライザ８は受信部７に接続されている。イコライザ８は、受信部７により受信される同期用データ及び補助データに基づいて調整される。破棄部９はイコライザ８に接続されている。
【００１９】
破棄部９は、イコライザ８から出力される同期用データ及び補助データから補助データを破棄する。同期検出部１０は破棄部９に接続されている。同期検出部１０は、破棄部９から出力される同期用データに基づいて同期を確立する。
【００２０】
・データ通信方法の一例
図３は、実施の形態にかかるデータ通信方法の一例を示す図である。図３に示すデータ通信方法は、例えば図１に示すデータ通信装置において実施されてもよい。本実施例では、例えば図１に示すデータ通信装置が、図３に示すデータ通信方法を実施するとして説明する。
【００２１】
図３に示すように、データ通信装置においてデータ通信方法が開始されると、送信側装置１は、同期用データ生成部２により同期用データを生成する。また、送信側装置１は、補助データ生成部３により補助データを生成する（ステップＳ１）。そして、送信側装置１は、送信部４により同期用データ及び補助データを伝送線路５へ送信する（ステップＳ２）。
【００２２】
一方、受信側装置６は、受信部７により伝送線路５から同期用データ及び補助データを受信する（ステップＳ３）。そして、受信側装置６は、同期用データ及び補助データに基づいてイコライザ８の調整を開始する（ステップＳ４）。また、受信側装置６は、破棄部９により、イコライザ８から出力される同期用データ及び補助データから補助データを破棄する（ステップＳ５）。そして、受信側装置６は、同期検出部１０により、補助データの破棄後に残る同期用データに基づいて同期を確立し（ステップＳ６）、一連の処理を終了する。
【００２３】
ステップＳ４において開始されるイコライザ８の調整は、ステップＳ６において同期が確立する前に完了していてもよいし、同期が確立する時点で完了していなくてもよい。また、ステップＳ４においてイコライザ８の粗調整を開始し、ステップＳ６における同期の確立後にイコライザ８の微調整を行うことによってイコライザ８の調整が完了するようにしてもよい。
【００２４】
図１に示すデータ通信装置または図３に示すデータ通信方法によれば、送信側装置１が受信側装置６へ同期用データ及び補助データを送ることによって、受信側装置６は、０と１との割合が１対１であるか、または０と１との割合が同期用データにおける０と１との割合よりも１対１に近いデータを受信する。つまり、受信側装置６は、周波数の偏りのない信号または周波数の偏りの少ない信号を受信する。それによって、受信側装置６が同期状態に遷移する前でも例えばイコライザ８の特性を設定するフィードバック係数の調整を開始することができる。従って、受信側装置６を同期状態へ容易に遷移させることができる。
【００２５】
図１に示すデータ通信装置は、例えば同期用データを用いて同期状態への遷移処理を行う高速シリアル通信に適用できる。例えば、図１に示すデータ通信装置は、デバイス間のプロトコルとしてＳＲＩＯを用いてデバイス間でデータ通信を行う場合に適用できる。以下に、一例としてＳＲＩＯを用いてデバイス間でデータ通信を行う場合について説明する。
【００２６】
・デバイス間データ通信への適用例
図４は、実施の形態にかかるデータ通信装置をデバイス間データ通信に適用する例を示す図である。図４に示すように、例えばプリント基板２１上に、複数のデバイス、例えばデバイスＡ２２及びデバイスＢ２３が実装されていてもよい。デバイスＡ２２とデバイスＢ２３とは、相互にデータ通信を行う。デバイス間のプロトコルはＳＲＩＯであってもよい。
【００２７】
デバイスＡ２２及びデバイスＢ２３は例えばＬａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ（ＬＳＩ、大規模集積回路）であってもよい。ＬＳＩの一例として、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ（ＣＰＵ、中央処理装置）、Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ（ＤＳＰ、デジタルシグナルプロセッサ）またはＦｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ（ＦＰＧＡ、フィールドプログラマブルゲートアレイ）などが挙げられる。
【００２８】
デバイスＡ２２はトランシーバＡ２４を有していてもよい。トランシーバＡ２４は、他のデバイスへデータを送信し、または他のデバイスからデータを受信する。トランシーバＡ２４は送信回路Ａ２５及び受信回路Ａ２６を有していてもよい。送信回路Ａ２５は、デバイスＡ２２の例えば図示省略する処理回路から出力されるデータを他のデバイスへ送信する。受信回路Ａ２６は、他のデバイスからデータを受信し、デバイスＡ２２の図示省略する処理回路へ送る。
【００２９】
デバイスＢ２３はトランシーバＢ２７を有していてもよい。トランシーバＢ２７は、他のデバイスへデータを送信し、または他のデバイスからデータを受信する。トランシーバＢ２７は送信回路Ｂ２９及び受信回路Ｂ２８を有していてもよい。送信回路Ｂ２９は、デバイスＢ２３の例えば図示省略する処理回路から出力されるデータを他のデバイスへ送信する。受信回路Ｂ２８は、他のデバイスからデータを受信し、デバイスＢ２３の図示省略する処理回路へ送る。
【００３０】
例えばデバイスＡ２２の送信回路Ａ２５とデバイスＢ２３の受信回路Ｂ２８とは伝送線路３０によって相互に接続されている。伝送線路３０は例えばプリント基板２１上に形成されていてもよい。伝送線路３０は例えば一対の信号配線を有しており、伝送線路３０によって伝送される信号は差動信号であってもよい。この場合、デバイスＡ２２の送信回路Ａ２５は、他のデバイスへ送信するデータを差動信号にして伝送線路３０へ出力する。デバイスＢ２３の受信回路Ｂ２８は、伝送線路３０から差動信号を受信することによって他のデバイスからのデータを受信する。
【００３１】
例えばデバイスＢ２３の送信回路Ｂ２９とデバイスＡ２２の受信回路Ａ２６とは伝送線路３１によって相互に接続されている。伝送線路３１は例えばプリント基板２１上に形成されていてもよい。伝送線路３１は例えば一対の信号配線を有しており、伝送線路３１によって伝送される信号は差動信号であってもよい。この場合、デバイスＢ２３の送信回路Ｂ２９は、他のデバイスへ送信するデータを差動信号にして伝送線路３１へ出力する。デバイスＡ２２の受信回路Ａ２６は、伝送線路３１から差動信号を受信することによって他のデバイスからのデータを受信する。
【００３２】
本実施例においては、８Ｂ／１０Ｂなどの高速シリアル転送のエンコーディング方式を採用し、コンマコードとして例えば８ビットの同期コードＫ２８．５を用い、同期コードＫ２８．５を１０ビットのＲＤ＋及びＲＤ−の各コードに符号化するとして説明する。同期コードＫ２８．５は「１０１＿１１１００」であり、ＲＤ＋コードは「１１００００＿０１０１」であり、ＲＤ−コードは「００１１１１＿１０１０」である。同期コードＫ２８．５、ＲＤ＋コード及びＲＤ−コードは、それぞれ８Ｂ／１０Ｂ方式において定義されているコードの一つである。以下、ＲＤ＋コード及びＲＤ−コードを合わせてＲＤ＋・ＲＤ−コードと表記する。
【００３３】
例えばデバイスＡ２２の送信回路Ａ２５とデバイスＢ２３の送信回路Ｂ２９とは同じものであってもよい。本実施例では、デバイスＡ２２の送信回路Ａ２５とデバイスＢ２３の送信回路Ｂ２９とが同じものであるとし、送信回路Ａ２５を送信回路２５と表記して送信回路２５について説明する。送信回路２５は送信側装置の一例である。
【００３４】
・送信回路の第１の例
図５は、図４に示すデータ通信装置の送信回路の第１の例を示す図である。図６は、図５に示す送信回路におけるデータの流れの一例を示す説明図である。図５及び図６に示すように、送信回路２５は、バッファ４１、コンマコード生成部４２、スイッチ制御回路Ａ４３及びスイッチＡ４４を有する。送信回路２５は、エンコーダ４５、インバータ４６、遅延回路４７、加算回路４８、シリアライザ４９、Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ（ＰＬＬ、フェーズロックループ）５０及びドライバ５１を有する。
【００３５】
バッファ４１は送信回路２５の入力端子５６に接続されている。入力端子５６は、送信回路２５の前段に設けられる図示しない処理回路に接続される。バッファ４１は、入力端子５６を介して処理回路から渡されるユーザデータを格納する。
【００３６】
コンマコード生成部４２は同期コードＫ２８．５などのコンマコードを生成する。コンマコードは、シリアルビット列のワード境界を検出するためのコードである。同期コードＫ２８．５及びコンマコードは同期用データの一例である。コンマコード生成部４２は同期用データ生成部の一例である。
【００３７】
スイッチＡ４４はバッファ４１及びコンマコード生成部４２に接続されている。スイッチＡ４４は、スイッチ制御回路Ａ４３から出力される制御信号に基づいて、バッファ４１から出力されるユーザデータか、またはコンマコード生成部４２から出力される同期コードＫ２８．５などのコンマコードのいずれか一方を選択して出力する。
【００３８】
スイッチ制御回路Ａ４３はスイッチＡ４４に接続されている。スイッチ制御回路Ａ４３は、スイッチＡ４４の切り替えを制御する制御信号を出力する。制御信号は、送信回路２５とこの送信回路２５の通信相手となる受信回路との間で同期が確立していないときにはコンマコード生成部４２から出力される同期コードＫ２８．５などのコンマコードを選択し、同期が確立しているときにはバッファ４１から出力されるユーザデータを選択する信号である。
【００３９】
エンコーダ４５はスイッチＡ４４に接続されている。エンコーダ４５は、スイッチＡ４４から出力されるデータを符号化する。エンコーダ４５は、例えばスイッチＡ４４から出力される同期コードＫ２８．５に対してＲＤ＋・ＲＤ−コードを生成してもよい。
【００４０】
インバータ４６はエンコーダ４５に接続されている。インバータ４６は、エンコーダ４５から出力されるデータの反転データを生成する。例えばインバータ４６は、エンコーダ４５から出力されるＲＤ＋・ＲＤ−コードの反転データ、すなわちＲＤ＋コード及びＲＤ−コードの各パターンに対してそれぞれ逆パターンのデータを生成する。
【００４１】
遅延回路４７はインバータ４６に接続されている。遅延回路４７は、エンコーダ４５から出力されるＲＤ＋・ＲＤ−コードに続いて、インバータ４６から出力されるＲＤ＋・ＲＤ−コードの反転データがシリアライザ４９に入力されるように、インバータ４６から出力されるデータを遅延させる。例えば遅延回路４７は、少なくともＲＤ＋・ＲＤ−コードのデータ長さ分、ＲＤ＋・ＲＤ−コードの反転データを遅延させる。
【００４２】
加算回路４８はエンコーダ４５及び遅延回路４７に接続されている。加算回路４８は、送信回路２５とこの送信回路２５の通信相手となる受信回路との間で同期が確立していないときに、エンコーダ４５から出力されるデータと遅延回路４７から出力されるデータとを加算して出力する。同期が確立していないときには、加算回路４８からは、ＲＤ＋・ＲＤ−コードに続いてＲＤ＋・ＲＤ−コードの反転データが出力される。
【００４３】
インバータ４６、遅延回路４７及び加算回路４８は補助データ生成部の一例である。送信回路２５とこの送信回路２５の通信相手となる受信回路との間で同期が確立しているときには、例えば図示しないスイッチによる切り替えによって、エンコーダ４５とインバータ４６との間、または遅延回路４７と加算回路４８との間が遮断されてもよい。つまり、エンコーダ４５から出力されるユーザデータは、ユーザデータの反転データを伴わずにシリアライザ４９に入力されてもよい。
【００４４】
シリアライザ４９は加算回路４８に接続されている。シリアライザ４９はパラレルシリアル変換回路であり、ＰＬＬ５０から供給される高速なクロック信号に基づいて、加算回路４８から出力されるパラレルデータを高速シリアルデータに変換する。
【００４５】
ＰＬＬ５０は、シリアライザ４９及び基準クロックの入力端子５９に接続されている。基準クロックの入力端子５９からはＰＬＬ５０に例えば基準クロックが入力される。ＰＬＬ５０は位相同期回路であり、例えば基準クロックに同期する高速なクロック信号を出力する。
【００４６】
ドライバ５１の＋側の出力端子は送信回路２５の＋側の出力端子５７に接続されている。ドライバ５１の−側の出力端子は送信回路２５の−側の出力端子５８に接続されている。ドライバ５１はシリアライザ４９に接続されている。送信回路２５の＋側の出力端子５７及び−側の出力端子５８には伝送線路３０が接続される。ドライバ５１は、シリアライザ４９から出力される高速シリアルデータを差動信号にして伝送線路３０へ出力する。ドライバ５１は送信部の一例である。
【００４７】
・送信回路の第１の例におけるデータ送信タイミングの一例
図７は、図５に示す送信回路におけるデータ送信タイミングの一例を示す図である。図７には、送信回路２５とこの送信回路２５の通信相手となる受信回路との間で同期が確立していないときのデータ送信タイミングの一例が示されている。
【００４８】
図７に示すように、同期が確立していない場合、スイッチ制御回路Ａ４３によってスイッチＡ４４がコンマコード生成部４２の出力データを選択する。コンマコード生成部４２は同期コードＫ２８．５＿１０１を周期的に出力する。エンコーダ４５には、コンマコード生成部４２から出力される同期コードＫ２８．５＿１０１が周期的に入力される。エンコーダ４５は、同期コードＫ２８．５＿１０１をＲＤ＋・ＲＤ−コード１０２に変換して出力する。
【００４９】
インバータ４６は、エンコーダ４５から出力される例えばＲＤ＋・ＲＤ−コードの反転データを生成する。ＲＤ＋・ＲＤ−コードの反転データ１０３は、少なくともＲＤ＋・ＲＤ−コード１０２のデータ長さ分、遅延して遅延回路４７から周期的に出力される。従って、シリアライザ４９には、ＲＤ＋・ＲＤ−コード１０２と、ＲＤ＋・ＲＤ−コード１０２に続いてＲＤ＋・ＲＤ−コード１０２の反転データ１０３とが周期的に入力される。
【００５０】
図４に示すデバイス間データ通信の例において、例えばデバイスＢ２３の受信回路Ｂ２８とデバイスＡ２２の受信回路Ａ２６とは同じものであってもよい。本実施例では、デバイスＢ２３の受信回路Ｂ２８とデバイスＡ２２の受信回路Ａ２６とが同じものであるとし、受信回路Ｂ２８を受信回路２８と表記して受信回路２８について説明する。受信回路２８は受信側装置の一例である。
【００５１】
・受信回路の一例
図８は、図４に示すデータ通信装置の受信回路の一例を示す図である。図９は、図８に示す受信回路におけるデータの流れの一例を示す説明図である。本実施例においては、例えば１０ビットのＲＤ＋・ＲＤ−コードを８ビットの同期コードＫ２８．５に復号するとして説明する。
【００５２】
図８及び図９に示すように、受信回路２８は、レシーバ６１、イコライザ６２、デシリアライザ６３、デコーダ６４、検出・破棄回路６５、コンマコード検出回路６６及び同期検出回路６７を有する。受信回路２８は、ＰＬＬ６８、Ｄｕｔｙ  Ｃｙｃｌｅ  Ｃｏｒｒｅｌａｔｏｒ（ＤＣＣ、デューティ周期相関器）６９、Ｐｈａｓｅ  Ｉｎｔｅｒｐｏｌａｔｏｒ（ＰＩ、位相補間回路）７０及びＣｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ（ＣＤＲ、クロックデータリカバリ回路）７１を有する。
【００５３】
レシーバ６１の＋側の入力端子は受信回路２８の＋側の入力端子７６に接続されている。レシーバ６１の−側の入力端子は受信回路２８の−側の入力端子７７に接続されている。受信回路２８の＋側の入力端子７６及び−側の入力端子７７には伝送線路３０が接続される。レシーバ６１は、伝送線路３０から入力される差動信号を高速シリアルデータに戻す。レシーバ６１は受信部の一例である。
【００５４】
イコライザ６２はレシーバ６１の出力端子及びＰＩ７０に接続されている。イコライザ６２は、ＰＩ７０から出力されるデータストローブ信号によって決まるタイミングで、レシーバ６１から出力されるデータを取得する。同期が確立する前の状態において、受信回路２８には伝送線路３０を介して送信回路２５からＲＤ＋・ＲＤ−コードとＲＤ＋・ＲＤ−コードに続いてＲＤ＋・ＲＤ−コードの反転データとが周期的に入力される。
【００５５】
イコライザ６２は、同期確立前から、ＲＤ＋・ＲＤ−コード及びＲＤ＋・ＲＤ−コードの反転データに基づいて、イコライザ６２の特性を設定するフィードバック係数の調整を開始する。イコライザ６２は、同期確立前にフィードバック係数の調整を完了してもよいし、同期確立後にフィードバック係数の調整を終えてもよい。イコライザ６２は、同期確立前にフィードバック係数の粗調整を行い、同期確立後にフィードバック係数の微調整を行ってもよい。
【００５６】
同期確立後、受信回路２８には伝送線路３０を介して送信回路２５からユーザデータが入力される。同期確立後、フィードバック係数の調整が済んでいるイコライザ６２は、伝送線路３０の伝搬中に劣化するユーザデータの信号を元の送信信号に戻す。例えばイコライザ６２は、イコライザ６２に入力される信号の高周波成分を持ち上げることによって、差動信号が伝送線路３０中を伝搬するときに減衰する高周波成分を補償してもよい。
【００５７】
デシリアライザ６３はイコライザ６２に接続されている。デシリアライザ６３は、シリアルパラレル変換回路であり、イコライザ６２から出力される高速シリアルデータを低速パラレルデータに変換する。
【００５８】
デコーダ６４はデシリアライザ６３に接続されている。デコーダ６４は、デシリアライザ６３から出力されるデータを復号する。デコーダ６４は、例えばデシリアライザ６３から出力されるＲＤ＋・ＲＤ−コードから同期コードＫ２８．５を復号するとともに、ＲＤ＋・ＲＤ−コードの反転データを復号してもよい。
【００５９】
検出・破棄回路６５はデコーダ６４に接続されている。同期確立前の状態において、検出・破棄回路６５は、デコーダ６４から出力されるデータから、所望のパターンに一致するデータを検出して破棄してもよい。例えば検出・破棄回路６５は、ＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータのパターンを保持していてもよい。
【００６０】
例えば検出・破棄回路６５は、デコーダ６４から出力される同期コードＫ２８．５及びＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータを、ＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータのパターンと比較してもよい。そして、検出・破棄回路６５は、ＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータのパターンと一致するデータを検出し、その一致するデータを破棄してもよい。
【００６１】
あるいは、同期確立前の状態において、検出・破棄回路６５は、デコーダ６４から出力されるデータから、所望のパターンに一致しないデータを検出して破棄してもよい。例えば検出・破棄回路６５は、同期コードＫ２８．５のパターンを保持していてもよい。
【００６２】
例えば検出・破棄回路６５は、デコーダ６４から出力される同期コードＫ２８．５及びＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータを、同期コードＫ２８．５のパターンと比較してもよい。そして、検出・破棄回路６５は、同期コードＫ２８．５のパターンに一致しないデータを検出し、その一致しないデータを破棄してもよい。
【００６３】
同期確立後の状態においては、例えば図示しないスイッチによる切り替えによって、検出・破棄回路６５が無効にされてもよい。つまり、検出・破棄回路６５は、同期確立後にデコーダ６４から出力されるユーザデータに対してパターンの比較を行わずに、ユーザデータをそのまま出力してもよい。検出・破棄回路６５は破棄部の一例である。
【００６４】
コンマコード検出回路６６は検出・破棄回路６５及び同期検出回路６７に接続されている。同期確立前の状態において、コンマコード検出回路６６は、検出・破棄回路６５から出力されるデータから同期コードＫ２８．５を検出して同期検出回路６７へ出力する。例えばコンマコード検出回路６６は、同期コードＫ２８．５のパターンを保持していてもよい。例えばコンマコード検出回路６６は、検出・破棄回路６５から出力されるデータを同期コードＫ２８．５のパターンと比較し、同期コードＫ２８．５のパターンに一致するデータを検出してもよい。
【００６５】
コンマコード検出回路６６の出力端子は受信回路２８の出力端子７９に接続されている。出力端子７９は、受信回路２８の後段に設けられる図示しない処理回路に接続される。同期確立後の状態において、コンマコード検出回路６６は、検出・破棄回路６５から出力されるユーザデータを出力端子７９を介して図示しない処理回路へ出力してもよい。なお、コンマコード検出回路６６と検出・破棄回路６５とが統合されてもよい。
【００６６】
同期検出回路６７はコンマコード検出回路６６に接続されている。同期検出回路６７は、同期が確立していない状態において、コンマコード検出回路６６から繰り返し与えられる同期コードＫ２８．５を、不当なコードを検出することなく、規定回数、検出すると同期が確立していると判断する。一方、同期検出回路６７は、同期が確立している状態において不当なコードを検出すると同期が確立していないと判断する。例えば同期検出回路６７は、同期が確立している状態において２５６ワード内に不当なコードを検出すると同期が確立していないと判断してもよい。同期検出回路６７は同期検出部の一例である。
【００６７】
ＰＬＬ６８は基準クロックの入力端子７８に接続されている。基準クロックの入力端子７８からはＰＬＬ６８に例えば基準クロックが入力される。ＰＬＬ６８は位相同期回路であり、例えば基準クロックに同期する高速なクロック信号を出力する。
【００６８】
ＤＣＣ６９はＰＬＬ６８に接続されている。ＤＣＣ６９は、ＰＬＬ６８から出力される高速なクロック信号の立ち上がりエッジ及び立ち下がりエッジを調整する。
【００６９】
ＣＤＲ７１はイコライザ６２の出力端子に接続されている。ＣＤＲ７１は、イコライザ６２から出力されるデータからクロック信号を再生する。
【００７０】
ＰＩ７０はＤＣＣ６９、ＣＤＲ７１及びイコライザ６２に接続されている。ＰＩ７０は、ＣＤＲ７１から出力されるクロック信号に基づいて、ＤＣＣ６９から出力される高速なクロック信号の位相を調整することによって、データストローブ信号を生成する。
【００７１】
図５に示す送信回路２５及び図８に示す受信回路２８を有するデータ通信装置によれば、送信回路２５が受信回路２８へＲＤ＋・ＲＤ−コード及びＲＤ＋・ＲＤ−コードの反転データを送ることによって、受信回路２８は、０と１との割合が１対１であるデータを受信する。つまり、受信回路２８は、周波数の偏りのない信号を受信する。それによって、受信回路２８が同期状態に遷移する前でも例えばイコライザ６２の特性を設定するフィードバック係数の調整を開始することができる。従って、受信回路２８を同期状態へ容易に遷移させることができる。
【００７２】
・送信回路の第２の例
図１０は、図４に示すデータ通信装置の送信回路の第２の例を示す図である。図１１は、図１０に示す送信回路におけるデータの流れの一例を示す説明図である。図１０及び図１１に示す送信回路２５は、図５に示す送信回路２５において、加算回路４８の出力とエンコーダ４５の出力とを切り替えてシリアライザ４９へ入力させるようになっている。送信回路２５は、図５に示す送信回路２５の構成の他に、スイッチ制御回路Ｂ８１及びスイッチＢ８２を有する。
【００７３】
スイッチＢ８２はエンコーダ４５及び加算回路４８に接続されている。スイッチＢ８２は、スイッチ制御回路Ｂ８１から出力される制御信号に基づいて、エンコーダ４５から出力されるデータか、または加算回路４８から出力されるデータのいずれか一方を選択してシリアライザ４９へ出力する。
【００７４】
スイッチ制御回路Ｂ８１はスイッチＢ８２に接続されている。スイッチ制御回路Ｂ８１は、スイッチＢ８２の切り替えを制御する制御信号を出力する。送信回路２５の通信相手となる受信回路が、例えば図８に示す受信回路２８のようにＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータを破棄する機能を有する場合には、制御信号は、加算回路４８から出力されるデータを選択する信号である。
【００７５】
送信回路２５の通信相手となる受信回路が、ＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータを破棄する機能を有しない場合には、制御信号は、エンコーダ４５から出力されるデータを選択する信号である。スイッチ制御回路Ｂ８１が、加算回路４８の出力データを選択する信号及びエンコーダ４５の出力データを選択する信号のいずれの制御信号を出力するかは、送信回路２５の通信相手となる受信回路のタイプに応じて予め設定されてもよい。
【００７６】
シリアライザ４９はスイッチＢ８２に接続されている。シリアライザ４９は、ＰＬＬ５０から供給される高速なクロック信号に基づいて、スイッチＢ８２から出力されるパラレルデータを高速シリアルデータに変換する。
【００７７】
送信回路の第２の例において、バッファ４１、コンマコード生成部４２、スイッチ制御回路Ａ４３、スイッチＡ４４、エンコーダ４５、インバータ４６、遅延回路４７、加算回路４８、ＰＬＬ５０及びドライバ５１については、送信回路の第１の例で説明した通りである。従って、重複する説明を省略する。
【００７８】
・送信回路の第２の例におけるデータ送信タイミングの一例
図１２は、図１０に示す送信回路におけるデータ送信タイミングの一例を示す図である。図１２には、送信回路２５の通信相手となる受信回路がＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータを破棄する機能を有する場合において、送信回路２５と受信回路との間で同期が確立していないときのデータ送信タイミングの一例が示されている。
【００７９】
図１２に示すように、同期が確立していない場合、スイッチ制御回路Ａ４３によってスイッチＡ４４がコンマコード生成部４２の出力データを選択し、スイッチ制御回路Ｂ８１によってスイッチＢ８２が加算回路４８の出力データを選択する。この場合のデータ送信タイミングは、図７に示すデータ送信タイミングと同じになる。従って、重複する説明を省略する。
【００８０】
・送信回路の第２の例におけるデータ送信タイミングの別の例
図１３は、図１０に示す送信回路におけるデータ送信タイミングの別の例を示す図である。図１３には、送信回路２５の通信相手となる受信回路がＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータを破棄する機能を有しない場合において、送信回路２５と受信回路との間で同期が確立していないときのデータ送信タイミングの一例が示されている。
【００８１】
図１３に示すように、同期が確立していない場合、スイッチ制御回路Ａ４３によってスイッチＡ４４がコンマコード生成部４２の出力データを選択し、スイッチ制御回路Ｂ８１によってスイッチＢ８２がエンコーダ４５の出力データを選択する。コンマコード生成部４２は同期コードＫ２８．５＿１０１を周期的に出力する。エンコーダ４５には、コンマコード生成部４２から出力される同期コードＫ２８．５＿１０１が周期的に入力される。エンコーダ４５は、同期コードＫ２８．５＿１０１をＲＤ＋・ＲＤ−コード１０２に変換して出力する。
【００８２】
インバータ４６は、エンコーダ４５から出力される例えばＲＤ＋・ＲＤ−コードの反転データを生成する。ＲＤ＋・ＲＤ−コードの反転データ１０３は、少なくともＲＤ＋・ＲＤ−コード１０２のデータ長さ分、遅延して遅延回路４７から周期的に出力される。しかし、スイッチＢ８２によってエンコーダ４５の出力が選択されているため、シリアライザ４９には、遅延回路４７から出力されるＲＤ＋・ＲＤ−コード１０２の反転データ１０３は入力されない。従って、シリアライザ４９には、エンコーダ４５から出力されるＲＤ＋・ＲＤ−コード１０２が周期的に入力される。
【００８３】
図１０に示す送信回路２５を有するデータ通信装置によれば、通信相手となる受信回路が、ＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータを破棄する機能を有する場合と、当該機能を有しない場合とのいずれにも対応することができる。通信相手となる受信回路が、ＲＤ＋・ＲＤ−コードの反転データの復号により得られるデータを破棄する機能を有する場合には、図５に示す送信回路２５及び図８に示す受信回路２８を有するデータ通信装置と同様の効果が得られる。すなわち、受信回路２８が同期状態に遷移する前でも例えばイコライザ６２の特性を設定するフィードバック係数の調整を開始することができる。従って、受信回路２８を同期状態へ容易に遷移させることができる。
【００８４】
・送信回路の第３の例
図１４は、図４に示すデータ通信装置の送信回路の第３の例を示す図である。図１５は、図１４に示す送信回路におけるデータの流れの一例を示す説明図である。図１４及び図１５に示す送信回路２５は、バッファ４１、コンマコード生成部４２、スイッチ制御回路Ａ４３及びスイッチＡ４４を有する。バッファ４１、コンマコード生成部４２、スイッチ制御回路Ａ４３及びスイッチＡ４４については、送信回路の第１の例で説明した通りである。従って、重複する説明を省略する。
【００８５】
送信回路２５は、ランダムバーストデータ生成部９１、スイッチ制御回路Ｃ９２、スイッチＣ９３、エンコーダ４５、シリアライザ４９、ＰＬＬ５０及びドライバ５１を有する。ＰＬＬ５０及びドライバ５１については、送信回路の第１の例で説明した通りである。従って、重複する説明を省略する。
【００８６】
ランダムバーストデータ生成部９１は同期コードＫ２８．５の送信間隔よりも短い時間長でランダムバーストデータを生成する。ランダムバーストデータは、０と１とがランダムに並ぶデータである。ランダムバーストデータでは０と１との割合が１対１または１対１に近い割合となる。ランダムバーストデータは同期用データの一例である。ランダムバーストデータ生成部９１は補助データ生成部の一例である。
【００８７】
スイッチＣ９３はスイッチＡ４４及びランダムバーストデータ生成部９１に接続されている。スイッチＣ９３は、スイッチ制御回路Ｃ９２から出力される制御信号に基づいて、スイッチＡ４４から出力されるデータか、またはランダムバーストデータ生成部９１から出力されるデータのいずれか一方を選択してエンコーダ４５へ出力する。
【００８８】
スイッチ制御回路Ｃ９２はスイッチＣ９３に接続されている。スイッチ制御回路Ｃ９２は、スイッチＣ９３の切り替えを制御する制御信号を出力する。制御信号は、送信回路２５とこの送信回路２５の通信相手となる受信回路との間で同期が確立していない状態において、同期コードＫ２８．５を送信するタイミングのときにはスイッチＡ４４から出力される同期コードＫ２８．５を選択する信号である。
【００８９】
制御信号は、送信回路２５と通信相手の受信回路との間で同期が確立していない状態において、ランダムバーストデータを送信するタイミングのときにはランダムバーストデータ生成部９１から出力されるランダムバーストデータを選択する信号である。制御信号は、送信回路２５と通信相手の受信回路との間で同期が確立しているときにはスイッチＡ４４から出力されるユーザデータを選択する信号である。
【００９０】
スイッチ制御回路Ｃ９２が、スイッチＡ４４の出力データを選択する制御信号とランダムバーストデータ生成部９１の出力データを選択する制御信号とを交互に切り替えて出力するか、またはスイッチＡ４４の出力データを選択する制御信号を出力するかは、送信回路２５の通信相手となる受信回路のタイプに応じて予め設定されてもよい。
【００９１】
エンコーダ４５はスイッチＣ９３に接続されている。エンコーダ４５は、スイッチＣ９３から出力されるデータを符号化する。エンコーダ４５は、例えばスイッチＣ９３から出力される同期コードＫ２８．５に対してＲＤ＋・ＲＤ−コードを生成してもよい。エンコーダ４５は、ランダムバーストデータ生成部９１から出力されるランダムバーストデータを符号化し、ランダムバーストデータの符号化データを生成する。
【００９２】
ランダムバーストデータの符号化データでは、０と１とがランダムに並び、０と１との割合が１対１または１対１に近い割合となる。従って、エンコーダ４５から出力されるＲＤ＋・ＲＤ−コードとランダムバーストデータの符号化データとを合わせたデータにおいては、０と１との割合が１対１または１対１に近い割合となる。
【００９３】
シリアライザ４９はエンコーダ４５に接続されている。シリアライザ４９は、ＰＬＬ５０から供給される高速なクロック信号に基づいて、エンコーダ４５から出力されるパラレルデータを高速シリアルデータに変換する。
【００９４】
図１４に示す送信回路２５の通信相手となる受信回路は、例えば図８に示す受信回路２８であってもよい。ただし、図８に示す受信回路２８において、検出・破棄回路６５は、同期確立前の状態においてはデコーダ６４から出力されるデータから、所望のパターンに一致しないデータを検出して破棄する。
【００９５】
例えば検出・破棄回路６５は、同期コードＫ２８．５のパターンを保持していてもよい。例えば検出・破棄回路６５は、デコーダ６４から出力される同期コードＫ２８．５及びランダムバーストデータを、同期コードＫ２８．５のパターンと比較し、同期コードＫ２８．５のパターンに一致しないデータを検出して破棄してもよい。
【００９６】
・送信回路の第３の例におけるデータ送信タイミングの一例
図１６は、図１４に示す送信回路におけるデータ送信タイミングの一例を示す図である。図１６には、送信回路２５の通信相手となる受信回路がランダムバーストデータを破棄する機能を有する場合において、送信回路２５と受信回路との間で同期が確立していないときのデータ送信タイミングの一例が示されている。
【００９７】
図１６に示すように、同期が確立していない場合、スイッチ制御回路Ａ４３によってスイッチＡ４４はコンマコード生成部４２の出力データを選択する。スイッチ制御回路Ｃ９２によってスイッチＣ９３はスイッチＡ４４の出力データとランダムバーストデータ生成部９１の出力データとを交互に選択する。
【００９８】
コンマコード生成部４２は同期コードＫ２８．５＿１０１を周期的に出力する。同期コードＫ２８．５＿１０１の出力タイミングに合わせて、スイッチＣ９３はスイッチＡ４４の出力データを選択する。ランダムバーストデータ生成部９１は、相前後する同期コードＫ２８．５＿１０１の出力の間のタイミングでランダムバーストデータ１０４を周期的に出力する。ランダムバーストデータ１０４の出力タイミングに合わせて、スイッチＣ９３はランダムバーストデータ生成部９１の出力データを選択する。
【００９９】
エンコーダ４５には、同期コードＫ２８．５＿１０１と、同期コードＫ２８．５＿１０１に続いてランダムバーストデータ１０４とが周期的に入力される。図１６には示されていないが、シリアライザ４９には、同期コードＫ２８．５＿１０１の符号化によって生成されるＲＤ＋・ＲＤ−コードと、ＲＤ＋・ＲＤ−コードに続いてランダムバーストデータ１０４の符号化によって生成されるデータとが周期的に入力される。
【０１００】
・送信回路の第３の例におけるデータ送信タイミングの別の例
図１７は、図１４に示す送信回路におけるデータ送信タイミングの別の例を示す図である。図１７には、送信回路２５の通信相手となる受信回路がランダムバーストデータを破棄する機能を有しない場合において、送信回路２５と受信回路との間で同期が確立していないときのデータ送信タイミングの一例が示されている。
【０１０１】
図１７に示すように、同期が確立していない場合、スイッチ制御回路Ａ４３によってスイッチＡ４４はコンマコード生成部４２の出力データを選択する。スイッチ制御回路Ｃ９２によってスイッチＣ９３はスイッチＡ４４の出力データを選択する。
【０１０２】
コンマコード生成部４２は同期コードＫ２８．５＿１０１を周期的に出力する。ランダムバーストデータ生成部９１は、相前後する同期コードＫ２８．５＿１０１の出力の間のタイミングでランダムバーストデータ１０４を周期的に出力する。
【０１０３】
しかし、スイッチＣ９３によってスイッチＡ４４の出力が選択されているため、エンコーダ４５には、ランダムバーストデータ生成部９１から出力されるランダムバーストデータは入力されない。従って、エンコーダ４５には、同期コードＫ２８．５＿１０１が周期的に入力される。図１７には示されていないが、シリアライザ４９には、同期コードＫ２８．５＿１０１の符号化によって生成されるＲＤ＋・ＲＤ−コードが周期的に入力される。
【０１０４】
図１４に示す送信回路２５及び図８に示す受信回路２８を有するデータ通信装置によれば、送信回路２５は受信回路２８へＲＤ＋・ＲＤ−コード、及びランダムバーストデータの符号化データを送る。それによって、受信回路２８は、０と１との割合が１対１であるデータか、またはＲＤ＋・ＲＤ−コードにおける０と１との割合よりも１対１に近い割合のデータを受信する。つまり、受信回路２８は、周波数の偏りがないか、またはＲＤ＋・ＲＤ−コードにおける周波数の偏りよりも周波数の偏りが小さい信号を受信する。それによって、受信回路２８が同期状態に遷移する前でも例えばイコライザ６２の特性を設定するフィードバック係数の調整を開始することができる。従って、受信回路２８を同期状態へ容易に遷移させることができる。
【０１０５】
図１４に示す送信回路２５を有するデータ通信装置によれば、通信相手となる受信回路が、ランダムバーストデータを破棄する機能を有する場合と、当該機能を有しない場合とのいずれにも対応することができる。
【０１０６】
上述した各実施例を含む実施形態に関し、さらに以下の付記を開示する。
【０１０７】
（付記１）同期用データを生成する同期用データ生成部と、前記同期用データを含めて０と１との割合を１対１にするか、または前記同期用データを含めて０と１との割合を前記同期用データにおける０と１との割合よりも１対１に近づけるような補助データを生成する補助データ生成部と、前記同期用データ及び前記補助データを送信する送信部と、前記送信部から送信される前記同期用データ及び前記補助データを伝送する伝送線路と、前記伝送線路によって伝送される前記同期用データ及び前記補助データを受信する受信部と、前記受信部により受信される前記同期用データ及び前記補助データに基づいて調整されるイコライザと、前記イコライザから出力される前記同期用データ及び前記補助データから前記補助データを破棄する破棄部と、前記破棄部から出力される前記同期用データに基づいて同期を確立する同期検出部と、を備えることを特徴とするデータ通信装置。
【０１０８】
（付記２）前記補助データは前記同期用データのパターンに対して逆パターンのデータであることを特徴とする付記１に記載のデータ通信装置。
【０１０９】
（付記３）前記補助データ生成部は、前記同期用データを反転するインバータと、前記インバータから出力されるデータを少なくとも前記同期用データのデータ長さ分、遅延させる遅延回路と、前記同期用データと前記遅延回路から出力されるデータとを加算する加算回路と、を有することを特徴とする付記２に記載のデータ通信装置。
【０１１０】
（付記４）前記インバータ及び前記遅延回路を経由して前記加算回路から出力されるデータと、前記インバータに入力される前のデータとを切り替えて前記送信部へ送るスイッチと、前記スイッチの切り替えを制御する制御回路と、を有することを特徴とする付記３に記載のデータ通信装置。
【０１１１】
（付記５）前記破棄部は、前記イコライザから出力されるデータを、前記同期用データのパターンに対して逆パターンのデータと比較することによって、前記イコライザから出力されるデータの中から、前記同期用データのパターンに対して逆パターンのデータを検出して破棄することを特徴とする付記２乃至４のいずれか一項に記載のデータ通信装置。
【０１１２】
（付記６）前記補助データはランダムデータであることを特徴とする付記１に記載のデータ通信装置。
【０１１３】
（付記７）前記同期用データ生成部から出力される前記同期用データと、前記補助データ生成部から出力される前記ランダムデータとを切り替えて前記送信部へ送るスイッチと、前記スイッチの切り替えを制御する制御回路と、を有することを特徴とする付記６に記載のデータ通信装置。
【０１１４】
（付記８）前記送信部は、前記同期用データの送信間隔以下の間隔で周期的に前記ランダムデータをバースト送信することを特徴とする付記７に記載のデータ通信装置。
【０１１５】
（付記９）前記破棄部は、前記イコライザから出力されるデータを、前記同期用データのパターンと比較することによって、前記イコライザから出力されるデータの中から、前記同期用データのパターンと異なるパターンのデータを検出して破棄することを特徴とする付記６乃至８のいずれか一項に記載のデータ通信装置。
【０１１６】
（付記１０）同期用データ、及び前記同期用データを含めて０と１との割合を１対１にするか、または前記同期用データを含めて０と１との割合を前記同期用データにおける０と１との割合よりも１対１に近づけるような補助データを生成し、送信側から伝送線路へ前記同期用データ及び前記補助データを送信し、受信側で、前記伝送線路から前記同期用データ及び前記補助データを受信し、前記同期用データ及び前記補助データに基づいてイコライザを調整するとともに、前記イコライザから出力される前記同期用データ及び前記補助データから前記補助データを破棄し、前記補助データの破棄後に残る前記同期用データに基づいて同期を確立することを特徴とするデータ通信方法。
【０１１７】
（付記１１）前記補助データは前記同期用データのパターンに対して逆パターンのデータであることを特徴とする付記１０に記載のデータ通信方法。
【０１１８】
（付記１２）前記補助データはランダムデータであることを特徴とする付記１０に記載のデータ通信方法。
【符号の説明】
【０１１９】
１  送信側装置
２  同期用データ生成部
３  補助データ生成部
４  送信部
５  伝送線路
６  受信側装置
７  受信部
８，６２  イコライザ
９  破棄部
１０  同期検出部
４２  コンマコード生成部
４６  インバータ
４７  遅延回路
４８  加算回路
５１  ドライバ
６１  レシーバ
６５  検出・破棄回路
６７  同期検出回路
８１，９２  スイッチ制御回路
８２，９３  スイッチ
【図１】
2014135572.tif 000003
【図２】
2014135572.tif 000004
【図３】
2014135572.tif 000005
【図４】
2014135572.tif 000006
【図５】
2014135572.tif 000007
【図６】
2014135572.tif 000008
【図７】
2014135572.tif 000009
【図８】
2014135572.tif 000010
【図９】
2014135572.tif 000011
【図１０】
2014135572.tif 000012
【図１１】
2014135572.tif 000013
【図１２】
2014135572.tif 000014
【図１３】
2014135572.tif 000015
【図１４】
2014135572.tif 000016
【図１５】
2014135572.tif 000017
【図１６】
2014135572.tif 000018
【図１７】
2014135572.tif 000019