(57)【要約】【課題】動作範囲を広げることが可能なＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータは、一端が出力端子に接続されたコイルを備える。ＤＣ−ＤＣコンバータは、前記コイルの一端と接地との間に接続された出力コンデンサを備える。ＤＣ−ＤＣコンバータは、カソードが前記コイルの他端に接続され、アノードが前記接地に接続されたショットキーバリアダイオードを備える。ＤＣ−ＤＣコンバータは、一端が前記コイルの他端に接続されたブートコンデンサを備える。ＤＣ−ＤＣコンバータは、電源電圧が印加される入力端子と、前記ブートコンデンサの他端が接続されるブート端子と、前記コイルの他端に接続されるスイッチ端子とを有する半導体装置を備える。【選択図】図１
2014050299.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が印加される入力端子と、
ブートコンデンサの一端が接続されるスイッチ端子と、
前記ブートコンデンサの他端が接続されるブート端子と、
ドレインが前記入力端子に接続され、ソースが前記スイッチ端子に接続された第１のｎＭＯＳトランジスタと、
ドレインが前記スイッチ端子に接続され、ソースが前記接地に接続された第２のｎＭＯＳトランジスタと、
前記ブートコンデンサを電源として駆動し、前記第１のｎＭＯＳトランジスタのゲートに第１のゲートドライブ信号を出力して、前記第１のｎＭＯＳトランジスタの動作を制御する第１のドライバと、
前記第２のｎＭＯＳトランジスタのゲートに第２のゲートドライブ信号を出力して、前記第２のｎＭＯＳトランジスタの動作を制御する第２のドライバと、
パルス信号を出力する発振回路と、
前記ブートコンデンサに充電される充電電圧を検出し、検出結果に基づいた電圧検出信号をする電圧検出回路と、
前記パルス信号および前記検出結果に応じて、前記第１のドライバおよび前記第２のドライバの動作を制御信号により制御するタイミング制御回路と、を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記タイミング制御回路は、
前記第１のｎＭＯＳトランジスタがオンし且つ前記第２のｎＭＯＳトランジスタがオフした状態から、前記パルス信号の第１のレベルへの遷移に応じて前記第１のドライバにより前記第１のｎＭＯＳトランジスタをオフさせ且つ前記第１のドライバの駆動を停止し、
その後、前記第２のドライバにより前記第２のｎＭＯＳトランジスタをオンさせ、
その後、前記充電電圧がブート基準電圧よりも高くなったことを前記電圧検出信号が示す場合には、前記ブートコンデンサを電源として前記第１のドライバを駆動し、
その後、前記第２のドライバにより前記第２のｎＭＯＳトランジスタをオフさせ、
その後、前記第１のドライバにより前記第１のｎＭＯＳトランジスタをオンさせることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記タイミング制御回路は、
前記充電電圧が前記ブート基準電圧よりも高くなったことを示す前記電圧検出信号に応じて、前記ブートコンデンサを電源として前記第１のドライバを駆動することを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記発振回路は、
前記パルス信号の前記第１のレベルへの遷移の後、前記充電電圧が前記ブート基準電圧よりも高くなったことを示す前記電圧検出信号に応じて、前記パルス信号を第２のレベルへ遷移させ、
前記タイミング制御回路は、
前記パルス信号の前記第２のレベルへの遷移に応じて、前記ブートコンデンサを電源として前記第１のドライバを駆動することを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記電圧検出回路は、
前記ブート端子の電圧と、前記ブート基準電圧とを比較し、この比較結果に基づいた比較結果信号を出力するコンパレータと、
前記比較結果信号と前記第２のゲートドライブ信号とを演算した結果に応じた信号を、前記電圧検出信号として出力する演算回路と、を有し、
前記演算回路は、
前記第２のゲートドライブ信号により前記第２のｎＭＯＳトランジスタがオンに制御されているときに、前記ブート端子の電圧が前記ブート基準電圧よりも高くなった場合には、前記充電電圧が前記ブート基準電圧よりも高くなったことを示す前記電圧検出信号を出力することを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記入力端子の電源電圧から前記電源電圧よりも低い電圧を生成して出力するレギュレータと、
アノードが前記レギュレータの出力に接続され、カソードが前記ブート端子に接続されたダイオードと、をさらに備えることを特徴とする請求項１から５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
ＤＣ−ＤＣコンバータに適用される半導体装置であって、
電源電圧が印加される入力端子と、
ブートコンデンサの一端が接続されるスイッチ端子と、
前記ブートコンデンサの他端が接続されるブート端子と、
ドレインが前記入力端子に接続され、ソースが前記スイッチ端子に接続された第１のｎＭＯＳトランジスタと、
ドレインが前記スイッチ端子に接続され、ソースが前記接地に接続された第２のｎＭＯＳトランジスタと、
前記ブートコンデンサを電源として駆動し、前記第１のｎＭＯＳトランジスタのゲートに第１のゲートドライブ信号を出力して、前記第１のｎＭＯＳトランジスタの動作を制御する第１のドライバと、
前記第２のｎＭＯＳトランジスタのゲートに第２のゲートドライブ信号を出力して、前記第２のｎＭＯＳトランジスタの動作を制御する第２のドライバと、
パルス信号を出力する発振回路と、
前記ブートコンデンサに充電される充電電圧を検出し、検出結果に基づいた電圧検出信号をする電圧検出回路と、
前記パルス信号および前記検出結果に応じて、前記第１のドライバおよび前記第２のドライバの動作を制御信号により制御するタイミング制御回路と、を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
ＤＣ−ＤＣコンバータ、および、半導体装置に関する。
【背景技術】
【０００２】
降圧型ＤＣ−ＤＣコンバータのオンデューティーは、入力電圧と出力電圧との比で決定される。
【０００３】
このため、ＤＣ−ＤＣコンバータにおいて、入出力間電圧差が小さくなるとオンデューティーが大きくなる。つまり、ハイサイドスイッチのオン時間が長く、ローサイドスイッチのオフ時間が短くなる。
【０００４】
ブートストラップ方式のＤＣ−ＤＣコンバータの場合、ハイサイドスイッチがオフでありローサイドスイッチがオンの期間にブートストラップコンデンサを充電する必要がある。このため、一般的にオンデューティー制限（ローサイドスイッチのオン時間固定）する制御方式が用いられる。
【０００５】
この制御方式の場合、ＤＣ−ＤＣコンバータに適用するブートストラップコンデンサ容量やブートストラップコンデンサ充電用電源能力のバラツキを考慮して、ハイサイドスイッチがオフでありローサイドスイッチがオンの期間を設定する必要がある。
【０００６】
したがって、上記制御方式を適用したＤＣ−ＤＣコンバータにおいて、オンデューティーは制限され、入出力間電圧差も制限される。これにより、従来の降圧型ＤＣ−ＤＣコンバータでは、動作範囲が狭くなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−６５３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
動作範囲を広げることが可能なＤＣ−ＤＣコンバータ、および、半導体装置を提供する。
【課題を解決するための手段】
【０００９】
実施形態に従ったＤＣ−ＤＣコンバータは、電源電圧が印加される入力端子を備える。ＤＣ−ＤＣコンバータは、ブートコンデンサの一端が接続されるスイッチ端子を備える。ＤＣ−ＤＣコンバータは、前記ブートコンデンサの他端が接続されるブート端子を備える。ＤＣ−ＤＣコンバータは、ドレインが前記入力端子に接続され、ソースが前記スイッチ端子に接続された第１のｎＭＯＳトランジスタを備える。ＤＣ−ＤＣコンバータは、ドレインが前記スイッチ端子に接続され、ソースが前記接地に接続された第２のｎＭＯＳトランジスタを備える。ＤＣ−ＤＣコンバータは、前記ブートコンデンサを電源として駆動し、前記第１のｎＭＯＳトランジスタのゲートに第１のゲートドライブ信号を出力して、前記第１のｎＭＯＳトランジスタの動作を制御する第１のドライバを備える。ＤＣ−ＤＣコンバータは、前記第２のｎＭＯＳトランジスタのゲートに第２のゲートドライブ信号を出力して、前記第２のｎＭＯＳトランジスタの動作を制御する第２のドライバを備える。ＤＣ−ＤＣコンバータは、パルス信号を出力する発振回路を備える。ＤＣ−ＤＣコンバータは、前記ブートコンデンサに充電される充電電圧を検出し、検出結果に基づいた電圧検出信号を出力する電圧検出回路を備える。ＤＣ−ＤＣコンバータは、前記パルス信号および前記検出結果に応じて、前記第１のドライバおよび前記第２のドライバの動作を制御信号により制御するタイミング制御回路を備える。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施形態に係る半導体装置１００を備えたＤＣ−ＤＣコンバータ１０００の構成の一例を示すブロック図である。
【図２】図２は、図１に示すＤＣ−ＤＣコンバータ１０００の動作波形の一例を示す波形図である。
【図３】図３は、第２の実施形態に係る半導体装置２００を備えたＤＣ−ＤＣコンバータ２０００の構成の一例を示すブロック図である。
【図４】図４は、図３に示すＤＣ−ＤＣコンバータ２０００の動作波形の一例を示す波形図である。
【発明を実施するための形態】
【００１１】
以下、実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１２】
図１は、第１の実施形態に係る半導体装置１００を備えたＤＣ−ＤＣコンバータ１０００の構成の一例を示すブロック図である。この図１に示すＤＣ−ＤＣコンバータ１０００は、ブートストラップ方式の降圧型ＤＣ−ＤＣコンバータである。
【００１３】
図１に示すように、ＤＣ−ＤＣコンバータ１０００は、出力端子Ｔｏｕｔと、コイルＬと、出力コンデンサＣＯＵＴと、ショットキーバリアダイオードＳＢＤと、ブートコンデンサＣｂｏｏｔと、第１の分圧抵抗ＲＦＢ１と、第２の分圧抵抗ＲＦＢ２と、半導体装置１００と、を備える。
【００１４】
コイルＬは、一端が出力端子Ｔｏｕｔに接続されている。
【００１５】
出力コンデンサＣＯＵＴは、コイルＬの一端と接地との間に接続されている。
【００１６】
ショットキーバリアダイオードＳＢＤは、カソードがコイルＬの他端に接続され、アノードが接地に接続されている。
【００１７】
ブートコンデンサＣｂｏｏｔは、一端がコイルＬの他端に接続されている。
【００１８】
第１の分圧抵抗ＲＦＢ１は、一端が出力端子Ｔｏｕｔに接続されている。
【００１９】
第２の分圧抵抗ＲＦＢ２は、一端が第１の分圧抵抗ＲＦＢ１の他端に接続され、他端が接地に接続されている。
【００２０】
また、図１に示すように、半導体装置１００は、電源電圧ＶＩＮが印加される入力端子ＴＩＮと、ブートコンデンサＣｂｏｏｔの他端が接続されるブート端子Ｔｂｏｏｔと、コイルＬの他端に接続されるスイッチ端子ＬＸとを有する。
【００２１】
この半導体装置１００は、例えば、図１に示すように、ハイサイドの第１のｎＭＯＳトランジスタ（ハイサイドスイッチ）ＨＴと、ローサイドの第２のｎＭＯＳトランジスタ（ローサイドスイッチ）ＬＴと、発振回路ＯＳＣと、第１のドライバＤＨと、第２のドライバＤＬと、レギュレータＲＥと、ダイオードＤと、電圧検出回路ＶＤと、タイミング制御回路ＴＣと、電流検出回路ＣＤと、スロープ補償回路ＳＣと、誤差増幅回路ＥＡと、抵抗Ｒｐと、コンデンサＣｐと、を有する。
【００２２】
レギュレータＲＥは、入力端子ＴＩＮの電源電圧ＶＩＮから、電源電圧ＶＩＮよりも低い電圧を生成して出力するようになっている。
【００２３】
ダイオードＤは、アノードがレギュレータの出力に接続され、カソードがブート端子Ｔｂｏｏｔに接続されている。
【００２４】
これにより、レギュレータＲＥから、ダイオードＤを介して、電源電圧ＶＩＮよりも低い内部電圧がブート端子Ｔｂｏｏｔに印加されるようになっている。
【００２５】
なお、内部電圧は、使用するｎＭＯＳトランジスタのゲート耐圧を超えない値に設定され、一般的には、５Ｖ程度に設定される。
【００２６】
また、レギュレータは、生成した電圧を、発振回路ＯＳＣを駆動する駆動電圧として、発振回路ＯＳＣに供給するようになっている。
【００２７】
また、第１のｎＭＯＳトランジスタＨＴは、ドレインが入力端子ＴＩＮに接続され、ソースがスイッチ端子ＬＸに接続されている。
【００２８】
第２のｎＭＯＳトランジスタＬＴは、ドレインがスイッチ端子ＬＸに接続され、ソースが接地に接続されている。
【００２９】
第１のドライバＤＨは、ブートコンデンサＣｂｏｏｔを電源として駆動し、第１のｎＭＯＳトランジスタＨＴのゲートに第１のゲートドライブ信号ＨＳＧを出力して、第１のｎＭＯＳトランジスタＨＴの動作を制御するようになっている。
【００３０】
第２のドライバＤＬは、第２のｎＭＯＳトランジスタＬＴのゲートに第２のゲートドライブ信号ＬＳＧを出力して、第２のｎＭＯＳトランジスタＬＴの動作を制御するようになっている。この第２のドライバＤＬは、例えば、電源電圧ＶＩＮよりも低い内部電圧により駆動するようになっている。
【００３１】
発振回路ＯＳＣは、パルス信号ＯＳＣＯＵＴを出力するようになっている。
【００３２】
電圧検出回路ＶＤは、ブートコンデンサＣｂｏｏｔに充電される充電電圧Ｖｂｏｏｔを検出し、検出結果に基づいた電圧検出信号ＳＤをするようになっている。
【００３３】
タイミング制御回路ＴＣは、パルス信号ＯＳＣＯＵＴおよび電圧検出回路ＶＤの検出結果に応じて、第１のドライバＤＨおよび第２のドライバＤＬの動作を制御信号ＤＲＶにより制御するようになっている。特に、タイミング制御回路ＴＣは、充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなったことを示す電圧検出信号ＳＤに応じて、ブートコンデンサＣｂｏｏｔを電源として第１のドライバＤＨを駆動するようになっている。
【００３４】
ここで、電圧検出回路ＶＤは、図１に示すように例えば、コンパレータＣＯＭＰと、演算回路ＡＣと、を有する。
【００３５】
コンパレータＣＯＭＰは、ブート端子Ｔｂｏｏｔの電圧と、ブート基準電圧ＶＲＥＦＡとを比較し、この比較結果に基づいた比較結果信号ＣＯＭＰＯＵＴを出力するようになっている。
【００３６】
演算回路ＡＣは、比較結果信号ＣＯＭＰＯＵＴと第２のゲートドライブ信号ＬＳＧとを演算した結果に応じた信号を、電圧検出信号ＳＤとして出力するようになっている。この演算回路ＡＣは、例えば、ＮＡＮＤ回路である。
【００３７】
演算回路ＡＣは、第２のゲートドライブ信号ＬＳＧにより第２のｎＭＯＳトランジスタＬＴがオンに制御されているとき（第２のゲートドライブ信号ＬＳＧが“Ｈｉｇｈ”レベルのとき）に、ブート端子Ｔｂｏｏｔの電圧がブート基準電圧ＶＲＥＦＡよりも高くなった場合（比較結果信号ＣＯＭＰＯＵＴが“Ｈｉｇｈ”レベルになった場合）には、充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなったことを示す（すなわち、“Ｌｏｗ”レベルの）電圧検出信号ＳＤを出力する。
【００３８】
一方、演算回路ＡＣは、第２のゲートドライブ信号ＬＳＧにより第２のｎＭＯＳトランジスタＬＴがオフに制御されているとき（第２のゲートドライブ信号ＬＳＧが“Ｌｏｗ”レベルのとき）は、ブート端子Ｔｂｏｏｔに拘わらず（比較結果信号ＣＯＭＰＯＵＴに拘わらず）、“Ｈｉｇｈ”レベルの電圧検出信号ＳＤを出力する。
【００３９】
タイミング制御回路ＴＣは、“Ｌｏｗ”レベルの電圧検出信号ＳＤにより、充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなったことを認識する。一方、タイミング制御回路ＴＣは、“Ｈｉｇｈ”レベルの電圧検出信号ＳＤを受けた場合には、電圧検出回路ＶＤの検出結果を用いないようにする  。
【００４０】
ここで、ブート端子Ｔｂｏｏｔの電圧は、第１、第２のｎＭＯＳトランジスタＨＴ、ＬＴの動作状態により、変動する。すなわち、ブート端子Ｔｂｏｏｔの電圧は、常にブートコンデンサＣｂｏｏｔの充電電圧Ｖｂｏｏｔと等価ではない。
【００４１】
しかし、第２のゲートドライブ信号ＬＳＧにより第２のｎＭＯＳトランジスタＬＴがオンに制御されているときは、ブートコンデンサＣｂｏｏｔの一端が接地電位になる。このとき、ブート端子Ｔｂｏｏｔの電圧は、ブートコンデンサＣｂｏｏｔの充電電圧Ｖｂｏｏｔと等価になる。したがって、比較結果信号ＣＯＭＰＯＵＴは、充電電圧Ｖｂｏｏｔとブート基準電圧ＶＲＥＦＡとを比較した結果と等価になる。
【００４２】
また、電流検出回路ＣＤは、第１のｎＭＯＳトランジスタＨＴに流れる電流を検出し、この検出結果に基づいた電流検出信号ＳＸを出力するようになっている。
【００４３】
スロープ補償回路ＳＣは、電流検出信号ＳＸに基づいて、スロープ補償するようになっている。
【００４４】
また、誤差増幅回路ＥＡは、出力基準電圧ＶＲＥＦＢと、第１の分圧抵抗ＲＦＢ１と第２の分圧抵抗ＲＦＢ２との間の分圧電圧ＶＲとの誤差に応じた誤差信号ＳＥを出力するようになっている。
【００４５】
抵抗Ｒｐは、一端が誤差増幅回ＥＡの出力に接続されている。
【００４６】
コンデンサＣｐは、一端が抵抗Ｒｐの他端に接続され、他端が接地に接続されている。
【００４７】
また、タイミング制御回路ＴＣは、誤差信号ＳＥに応じて、分圧電圧ＶＲが出力基準電圧ＶＲＥＦＢと等しくなるように、制御信号ＤＲＶを出力するようになっている。
【００４８】
これにより、第１、第２のドライバＤＨ、ＤＬが第１、第２のｎＭＯＳトランジスタＨＴ、ＬＴの動作が制御されて、出力端子Ｔｏｕｔの出力電圧ＶＯＵＴが目標値に等しくなるように制御される。
【００４９】
上記構成を有するブートストラップ方式のＤＣ−ＤＣコンバータ１０００は、スイッチ端子ＬＸの電位が“Ｌｏｗ”レベル(第１のｎＭＯＳトランジスタＨＴがオフ、第２のｎＭＯＳトランジスタＬＴがオン)の時にブートコンデンサＣｂｏｏｔを充電する。
【００５０】
一方、ＤＣ−ＤＣコンバータ１０００は、スイッチ端子ＬＸの電位が“Ｈｉｇｈ”レベル(第１のｎＭＯＳトランジスタＨＴがオン、第２のｎＭＯＳトランジスタＬＴがオフ)のときに、ブートコンデンサＣｂｏｏｔの充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなると、ブートコンデンサＣｂｏｏｔに蓄えた電荷を第１のドライバＤＨの電源として使用する。
【００５１】
これにより、ハイサイドスイッチとして、第１のｎＭＯＳトランジスタＨＴを使用することができる。したがって、ハイサイドスイッチとしてｐＭＯＳトランジスタを使用する場合に比較して、オン抵抗を下げるもしくは素子サイズを小さくすることができる。
【００５２】
次に、以上のような構成を有するＤＣ−ＤＣコンバータ１０００の動作の一例について説明する。ここで、図２は、図１に示すＤＣ−ＤＣコンバータ１０００の動作波形の一例を示す波形図である。
【００５３】
図２に示すように、時刻ｔ１以前では、第１のゲートドライブ信号ＨＳＧが“Ｈｉｇｈ”レベルであり且つ第２のゲートドライブ信号ＬＳＧが“Ｌｏｗ”レベルであり、第１のｎＭＯＳトランジスタＨＴがオンし且つ第２のｎＭＯＳトランジスタＬＴがオフした状態になっている。
【００５４】
そして、時刻ｔ１において、発振回路ＯＳＣがパルス信号ＯＳＣＯＵＴを出力する。これにより、パルス信号ＯＳＣＯＵＴが第１のレベルよりも低い第２のレベル（“Ｌｏｗ”レベル）から第１のレベル（“Ｈｉｇｈ”レベル）へ遷移する。タイミング制御回路ＴＣは、このパルス信号ＯＳＣＯＵＴの遷移に応じて、制御信号ＤＲＶを“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルにする。これにより、第１のドライバＤＨは、第１のゲートドライブ信号ＨＳＧを“Ｌｏｗ”レベルにして第１のｎＭＯＳトランジスタＨＴをオフさせる（時刻ｔ２）。さらに、第１のドライバＤＨは、駆動を停止する（第１のドライバＤＨに駆動電流が流れない状態になる）。
【００５５】
すなわち、タイミング制御回路ＴＣは、第１のｎＭＯＳトランジスタＨＴがオンし且つ第２のｎＭＯＳトランジスタＬＴがオフした上記状態から、パルス信号ＯＳＣＯＵＴの第１のレベル（“Ｈｉｇｈ”レベル）への遷移に応じて第１のドライバＤＨにより（第１のゲートドライブ信号ＨＳＧを“Ｌｏｗ”レベルにして）第１のｎＭＯＳトランジスタＨＴをオフさせ且つ第１のドライバＤＨの駆動を停止する。
【００５６】
これにより、ブートコンデンサＣｂｏｏｔの充電が再開され、充電電圧Ｖｂｏｏｔが上昇する。
【００５７】
その後、時刻ｔ３において、タイミング制御回路ＴＣは、第２のドライバＤＬにより第２のドライブ信号ＬＳＧを“Ｈｉｇｈ”レベルにして、第２のｎＭＯＳトランジスタＬＴをオンさせる。
【００５８】
このとき、コンパレータＣＯＭＰの比較結果信号ＣＯＭＰＯＵＴが、電圧検出信号ＳＤに反映される状態になる。
【００５９】
その後、時刻ｔ４において、コンパレータＣＯＭＰは、ブート端子Ｔｂｏｏｔの電圧がブート基準電圧ＶＲＥＦＡよりも高くなると、比較結果信号ＣＯＭＰＯＵＴを“Ｈｉｇｈ”レベルにする。
【００６０】
そして、演算回路ＡＣは、第２のゲートドライブ信号ＬＳＧが“Ｈｉｇｈ”レベルであるので、充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなったことを示す（すなわち、“Ｌｏｗ”レベルの）電圧検出信号ＳＤを出力する。
【００６１】
そして、タイミング制御回路ＴＣは、電圧検出信号ＳＤに応じて、充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなったことを電圧検出信号ＳＤが示す場合には、ブートコンデンサＣｂｏｏｔを電源として第１のドライバＤＨを駆動する（第１のドライバＤＨに駆動電流が流れる状態になる）。
【００６２】
これにより、ブートコンデンサＣｂｏｏｔの充電が停止され、第１のドライバＤＨに駆動電流が供給されるため、充電電圧Ｖｂｏｏｔが降下する。
【００６３】
その後、時刻ｔ５において、タイミング制御回路ＴＣは、第２のドライバＤＬにより第２のゲートドライブ信号ＬＳＧを“Ｌｏｗ”レベルにして、第２のｎＭＯＳトランジスタＬＴをオフさせる。
【００６４】
その後、時刻ｔ６において、タイミング制御回路ＴＣは、第１のドライバＤＨにより第１のゲートドライブ信号ＨＳＧを“Ｈｉｇｈ”レベルにして、第１のｎＭＯＳトランジスタＨＴをオンさせる。
【００６５】
なお、このとき、ブート端子Ｔｂｏｏｔの電圧は、第１のｎＭＯＳトランジスタＨＴのドレイン（スイッチ端子ＬＸ）よりも充電電圧Ｖｂｏｏｔ（ブート基準電圧ＶＲＥＦＡと同じくらい）だけ高くなっている。したがって、第１のドライバＤＨは、ブートコンデンサＣｂｏｏｔを電源として、より安定して第１のｎＭＯＳトランジスタＨＴのゲート駆動を実行することができる。
【００６６】
以降、同様の動作が繰り返される。これにより、ＤＣ−ＤＣコンバータ１０００は、一定の出力電圧ＶＯＵＴを出力端子Ｔｏｕｔから出力する。
【００６７】
上記ＤＣ−ＤＣコンバータ１０００の動作により、第１のｎＭＯＳトランジスタＨＴを強制オフする期間はブートコンデンサＣｂｏｏｔを充電するのに必要な時間よりも短くなる。すなわち、ＤＣ−ＤＣコンバータ１０００は、電圧検出回路ＶＤがブート基準電圧ＶＲＥＦＡまで充電電圧Ｖｂｏｏｔが上昇したのを検出した後、次のサイクルが始まるように制御を実行する。
【００６８】
これにより、ブートコンデンサＣｂｏｏｔの充電時間を考慮して次のサイクルの開始時刻の設定をする必要が無いため、オンデューティーの制約が小さくなり動作範囲を最大限広く設定する事が可能となる。
【第２の実施形態】
【００６９】
図３は、第２の実施形態に係る半導体装置２００を備えたＤＣ−ＤＣコンバータ２０００の構成の一例を示すブロック図である。なお、図３において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。
【００７０】
図３に示すように、ＤＣ−ＤＣコンバータ２０００は、第１の実施形態と同様に、出力端子Ｔｏｕｔと、コイルＬと、出力コンデンサＣＯＵＴと、ショットキーバリアダイオードＳＢＤと、ブートコンデンサＣｂｏｏｔと、第１の分圧抵抗ＲＦＢ１と、第２の分圧抵抗ＲＦＢ２と、半導体装置２００と、を備える。
【００７１】
また、図３に示すように、半導体装置２００は、第１の実施形態と同様に、電源電圧ＶＩＮが印加される入力端子ＴＩＮと、ブートコンデンサＣｂｏｏｔの他端が接続されるブート端子Ｔｂｏｏｔと、コイルＬの他端に接続されるスイッチ端子ＬＸとを有する。
【００７２】
この半導体装置２００は、例えば、図３に示すように、第１の実施形態と同様に、ハイサイドの第１のｎＭＯＳトランジスタ（ハイサイドスイッチ）ＨＴと、ローサイドの第２のｎＭＯＳトランジスタ（ローサイドスイッチ）ＬＴと、発振回路ＯＳＣと、第１のドライバＤＨと、第２のドライバＤＬと、レギュレータＲＥと、ダイオードＤと、電圧検出回路ＶＤと、タイミング制御回路ＴＣと、電流検出回路ＣＤと、スロープ補償回路ＳＣと、誤差増幅回路ＥＡと、抵抗Ｒｐと、コンデンサＣｐと、を有する。
【００７３】
ここで、既述の第１の実施形態においては、電圧検出信号ＳＤがタイミング制御回路ＴＣに入力されているが、この第２の実施形態においては、電圧検出信号ＳＤが発振回路ＯＳＣに入力されている点が異なる。
【００７４】
第２の実施形態において、発振回路ＯＳＣは、パルス信号ＯＳＣＯＵＴの第１のレベル（“Ｈｉｇｈ”レベル）への遷移の後、充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなったことを示す電圧検出信号ＳＤに応じて、パルス信号ＯＳＣＯＵＴを第２のレベル（“Ｌｏｗ”レベル）へ遷移させるようになっている。
【００７５】
そして、タイミング制御回路ＴＣは、パルス信号ＯＳＣＯＵＴの第２のレベル（“Ｌｏｗ”レベル）への遷移に応じて、ブートコンデンサＣｂｏｏｔを電源として第１のドライバＤＨを駆動するようになっている。
【００７６】
なお、ＤＣ−ＤＣコンバータ２０００のその他の構成および機能は、第１の実施形態と同様である。
【００７７】
次に、以上のような構成を有するＤＣ−ＤＣコンバータ２０００の動作の一例について説明する。ここで、図４は、図３に示すＤＣ−ＤＣコンバータ２０００の動作波形の一例を示す波形図である。
【００７８】
図４に示すように、第１の実施形態と同様に、時刻ｔ１以前では、第１のゲートドライブ信号ＨＳＧが“Ｈｉｇｈ”レベルであり且つ第２のゲートドライブ信号ＬＳＧが“Ｌｏｗ”レベルであり、第１のｎＭＯＳトランジスタＨＴがオンし且つ第２のｎＭＯＳトランジスタＬＴがオフした状態になっている。
【００７９】
そして、時刻ｔ１において、発振回路ＯＳＣがパルス信号ＯＳＣＯＵＴを出力する。これにより、パルス信号ＯＳＣＯＵＴが第１のレベルよりも低い第２のレベル（“Ｌｏｗ”レベル）から第１のレベル（“Ｈｉｇｈ”レベル）へ遷移する。タイミング制御回路ＴＣは、このパルス信号ＯＳＣＯＵＴの遷移に応じて、制御信号ＤＲＶを“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルにする。これにより、第１のドライバＤＨは、第１のゲートドライブ信号ＨＳＧを“Ｌｏｗ”レベルにして第１のｎＭＯＳトランジスタＨＴをオフさせる（時刻ｔ２）。さらに、第１のドライバＤＨは、駆動を停止する（第１のドライバＤＨに駆動電流が流れない状態になる）。
【００８０】
すなわち、タイミング制御回路ＴＣは、第１の実施形態と同様に、第１のｎＭＯＳトランジスタＨＴがオンし且つ第２のｎＭＯＳトランジスタＬＴがオフした上記状態から、パルス信号ＯＳＣＯＵＴの第１のレベル（“Ｈｉｇｈ”レベル）への遷移に応じて第１のドライバＤＨにより（第１のゲートドライブ信号ＨＳＧを“Ｌｏｗ”レベルにして）第１のｎＭＯＳトランジスタＨＴをオフさせ且つ第１のドライバＤＨの駆動を停止する。
【００８１】
これにより、ブートコンデンサＣｂｏｏｔの充電が再開され、充電電圧Ｖｂｏｏｔが上昇する。
【００８２】
その後、時刻ｔ３において、タイミング制御回路ＴＣは、第１の実施形態と同様に、第２のドライバＤＬにより第２のドライブ信号ＬＳＧを“Ｈｉｇｈ”レベルにして、第２のｎＭＯＳトランジスタＬＴをオンさせる。
【００８３】
このとき、コンパレータＣＯＭＰの比較結果信号ＣＯＭＰＯＵＴが、電圧検出信号ＳＤに反映される状態になる。
【００８４】
その後、時刻ｔ４において、コンパレータＣＯＭＰは、ブート端子Ｔｂｏｏｔの電圧がブート基準電圧ＶＲＥＦＡよりも高くなると、比較結果信号ＣＯＭＰＯＵＴを“Ｈｉｇｈ”レベルにする。
【００８５】
そして、演算回路ＡＣは、第２のゲートドライブ信号ＬＳＧが“Ｈｉｇｈ”レベルであるので、充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなったことを示す（すなわち、“Ｌｏｗ”レベルの）電圧検出信号ＳＤを出力する。
【００８６】
ここで、第２の実施形態においては、既述のように、発振回路ＯＳＣは、パルス信号ＯＳＣＯＵＴの第１のレベル（“Ｈｉｇｈ”レベル）への遷移の後、充電電圧Ｖｂｏｏｔがブート基準電圧ＶＲＥＦＡよりも高くなったことを示す電圧検出信号ＳＤに応じて、パルス信号ＯＳＣＯＵＴを第２のレベル（“Ｌｏｗ”レベル）へ遷移させる（時刻ｔ４）。
【００８７】
そして、タイミング制御回路ＴＣは、パルス信号ＯＳＣＯＵＴの第２のレベル（“Ｌｏｗ”レベル）への遷移に応じて、ブートコンデンサＣｂｏｏｔを電源として第１のドライバＤＨを駆動する（第１のドライバＤＨに駆動電流が流れる状態になる）。
【００８８】
これにより、ブートコンデンサＣｂｏｏｔの充電が停止され、第１のドライバＤＨに駆動電流が供給されるため、充電電圧Ｖｂｏｏｔが降下する。
【００８９】
その後、時刻ｔ５において、第１の実施形態と同様に、タイミング制御回路ＴＣは、第２のドライバＤＬにより第２のゲートドライブ信号ＬＳＧを“Ｌｏｗ”レベルにして、第２のｎＭＯＳトランジスタＬＴをオフさせる。
【００９０】
その後、時刻ｔ６において、タイミング制御回路ＴＣは、第１のドライバＤＨにより第１のゲートドライブ信号ＨＳＧを“Ｈｉｇｈ”レベルにして、第１のｎＭＯＳトランジスタＨＴをオンさせる。
【００９１】
なお、このとき、ブート端子Ｔｂｏｏｔの電圧は、第１のｎＭＯＳトランジスタＨＴのドレイン（スイッチ端子ＬＸ）よりも充電電圧Ｖｂｏｏｔ（ブート基準電圧ＶＲＥＦＡと同じくらい）だけ高くなっている。したがって、第１のドライバＤＨは、ブートコンデンサＣｂｏｏｔを電源として、より安定して第１のｎＭＯＳトランジスタＨＴのゲート駆動を実行することができる。
【００９２】
以降、同様の動作が繰り返される。これにより、ＤＣ−ＤＣコンバータ２０００は、一定の出力電圧ＶＯＵＴを出力端子Ｔｏｕｔから出力する。
【００９３】
上記ＤＣ−ＤＣコンバータ２０００の動作により、第１の実施形態と同様に、第１のｎＭＯＳトランジスタＨＴを強制オフする期間はブートコンデンサＣｂｏｏｔを充電するのに必要な時間よりも短くなる。すなわち、ＤＣ−ＤＣコンバータ２０００は、電圧検出回路ＶＤがブート基準電圧ＶＲＥＦＡまで充電電圧Ｖｂｏｏｔが上昇したのを検出した後、次のサイクルが始まるように制御を実行する。
【００９４】
これにより、ブートコンデンサＣｂｏｏｔの充電時間を考慮して次のサイクルの開始時刻の設定をする必要が無いため、オンデューティーの制約が小さくなり動作範囲を最大限広く設定する事が可能となる。
【００９５】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【００９６】
各実施形態では、ブートストラップ方式のＤＣ−ＤＣコンバータにおいて、ブートコンデンサＣｂｏｏｔ用の電源として、単純な逆流防止用ダイオードを介して内部電源（レギュレータ）からブートコンデンサＣｂｏｏｔを充電する方式を例に説明した。
【００９７】
しかし、ブートコンデンサＣｂｏｏｔ用の電源としては、外部電源から逆流防止用ダイオードを介して充電する方式や、同様に逆流防止用ダイオードを介して内部電源から充電する方式、ブートコンデンサＣｂｏｏｔの電位を検出して内部電源をON/OFFさせる方式等も適用可能である。
【００９８】
また、実施形態におけるＤＣ−ＤＣコンバータの各信号のレベル（論理）は、一例であり、各信号のレベル（論理）を変更しても同様の動作を実行できればよい。
【符号の説明】
【００９９】
１００  半導体装置
１０００  ＤＣ−ＤＣコンバータ
Ｔｏｕｔ  出力端子
Ｌ  コイル
ＣＯＵＴ  出力コンデンサ
ＳＢＤ  ショットキーバリアダイオード
Ｃｂｏｏｔ  ブートコンデンサ
ＲＦＢ１  第１の分圧抵抗
ＲＦＢ２  第２の分圧抵抗
【図１】
2014050299.tif 000003
【図２】
2014050299.tif 000004
【図３】
2014050299.tif 000005
【図４】
2014050299.tif 000006