(57)【要約】【課題】回路基板の反りを減少すると共に製造効率を向上することができる、回路基板及びその製造方法を提供する。【解決手段】本発明の回路基板は、無機物絶縁層１１０と、無機物絶縁層１１０の表面に形成される第１の回路パターン層Ｐ１、Ｐ１’と、無機物絶縁層１１０上に形成される有機物材料の第１のビルドアップ絶縁層１２０、１２０’と、第１のビルドアップ絶縁層１２０、１２０’の表面に形成される第２の回路パターン層Ｐ２、Ｐ２’とを含む 。【選択図】図１
2014131037.tif 000002
【特許請求の範囲】
【請求項１】
無機物絶縁層と、
前記無機物絶縁層の表面に形成される第１の回路パターン層と、
前記無機物絶縁層上に形成される有機物材料の第１のビルドアップ絶縁層と、
前記第１のビルドアップ絶縁層の表面に形成される第２の回路パターン層と、
を含む回路基板。
【請求項２】
前記無機物絶縁層は、ガラスシートまたは板ガラスであることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記無機物絶縁層の一領域に凹部が設けられ、
前記凹部内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品をさらに含み、
前記第１のビルドアップ絶縁層は、前記電子部品をカバーすることを特徴とする請求項２に記載の回路基板。
【請求項４】
前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含むことを特徴とする請求項３に記載の回路基板。
【請求項５】
前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数と前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数とが異なることを特徴とする請求項４に記載の回路基板。
【請求項６】
前記外部電極は、前記第１の上ビルドアップ絶縁層の方に位置し、
前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数が前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数より多いことを特徴とする請求項５に記載の回路基板。
【請求項７】
前記第１の回路パターン層は、前記無機物絶縁層の両面に形成され、前記無機物絶縁層を貫くビアによって電気的に接続されることを特徴とする請求項２に記載の回路基板。
【請求項８】
前記第１のビルドアップ絶縁層上に少なくとも一つのビルドアップ層がさらに設けられることを特徴とする請求項２に記載の回路基板。
【請求項９】
前記無機物絶縁層は、
キャビティが設けられた第１の無機物絶縁層と、
第１の無機物絶縁層の下面に結合される接着層と、
前記接着層の下面に結合される第２の無機物絶縁層とを備えることを特徴とする請求項３に記載の回路基板。
【請求項１０】
前記無機物絶縁層の一領域には、前記無機物絶縁層を貫くキャビティが設けられ、
前記キャビティ内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品をさらに含み、
前記第１のビルドアップ絶縁層は、前記電子部品をカバーすることを特徴とする請求項２に記載の回路基板。
【請求項１１】
前記電子部品は、キャパシターであることを特徴とする請求項１０に記載の回路基板。
【請求項１２】
キャビティまたは凹部が形成された無機物絶縁層と、
前記無機物絶縁層の表面に設けられる認識マークと、
前記キャビティまたは前記凹部内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品と、
前記無機物絶縁層上に形成される有機物材料の第１のビルドアップ絶縁層と、
前記第１のビルドアップ絶縁層の表面に形成される第２の回路パターン層と、
を含む回路基板。
【請求項１３】
前記無機物絶縁層は、ガラスシートまたは板ガラスであることを特徴とする請求項１２に記載の回路基板。
【請求項１４】
前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含み、
前記第２の回路パターン層は、前記第１の上ビルドアップ絶縁層の上面に設けられる第２の上部回路パターン層及び前記第１の下ビルドアップ絶縁層の下面に設けられる第２の下部回路パターン層を含み、
前記第２の上部回路パターン層及び前記第２の下部回路パターン層は、前記第１のビルドアップ絶縁層及び前記無機物絶縁層を貫くビアによって電気的に接続されることを特徴とする請求項１３に記載の回路基板。
【請求項１５】
前記ビアは、前記認識マークを貫くことを特徴とする請求項１４に記載の回路基板。
【請求項１６】
前記外部電極は、ビアによって前記第２の上部回路パターン層及び前記第２の下部回路パターン層のうちの少なくともいずれか一つと電気的に接続されることを特徴とする請求項１４に記載の回路基板。
【請求項１７】
前記外部電極は、前記第１の上ビルドアップ絶縁層の方に位置し、
前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数が前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数より多いことを特徴とする請求項１６に記載の回路基板。
【請求項１８】
前記電子部品は、キャパシターであることを特徴とする請求項１６に記載の回路基板。
【請求項１９】
無機物絶縁層の表面に第１の回路パターン層を形成するステップと、
前記無機物絶縁層に凹部またはキャビティを形成するステップと、
外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップと、
前記無機物絶縁層上に有機物材料の第１のビルドアップ絶縁層を形成するステップと、
前記第１のビルドアップ絶縁層を貫いて前記第１の回路パターン層及び前記外部電極のうちの少なくともいずれか一つの表面を露出させるビアホールを形成するステップと、
前記ビアホール内に導電性材料を形成し、前記第１のビルドアップ絶縁層の表面に第２の回路パターン層を形成するステップと、
を含むことを特徴とする回路基板製造方法。
【請求項２０】
前記無機物絶縁層に凹部またはキャビティを形成するステップは、
前記無機物絶縁層上に前記凹部またはキャビティを形成する領域を露出させるレジストパターンを形成するステップと、
該露出領域をウェトエッチングして凹部またはキャビティを形成してから前記レジストパターンを除去するステップと、
を含むことを特徴とする請求項１９に記載の回路基板製造方法。
【請求項２１】
前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ヒマルドアップ絶縁層を含み、
前記第１の上ビルドアップ絶縁層及び前記第１の下ビルドアップ絶縁層上に少なくとも一つのビルドアップ層を形成するステップをさらに含み、
前記第１の上ビルドアップ絶縁層に形成されるビルドアップ層の層数と、前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数とは異なることを特徴とする請求項１９に記載の回路基板製造方法。
【請求項２２】
前記外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップは、
前記キャビティが形成された無機物絶縁層の下面に接着層を結合した状態で、前記電子部品の下面を前記接着層に接触させた後、前記接着層の下面に付加無機物絶縁層を結合して行われることを特徴とする請求項１９に記載の回路基板製造方法。
【請求項２３】
前記無機物絶縁層に表面エッチング、強化及び不透明処理の中から選択される少なくとも一つの前処理過程をさらに行うことを特徴とする請求項１９に記載の回路基板製造方法。
【請求項２４】
無機物絶縁層の表面に認識マークを形成するステップと、
前記無機物絶縁層に凹部またはキャビティを形成するステップと、
外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップと、
前記無機物絶縁層上に有機物材料の第１のビルドアップ絶縁層を形成するステップと、
前記第１のビルドアップ絶縁層を貫いて外部電極の表面を露出させるビアホールを形成するステップと、
前記ビアホール内に導電性材料を形成し、前記第１のビルドアップ絶縁層の表面に第２の回路パターン層を形成するステップと、
を含むことを特徴とする回路基板製造方法。
【請求項２５】
前記無機物絶縁層に凹部またはキャビティを形成するステップは、
前記認識マークを基準にして予め決められた領域をパターニングするステップを含むことを特徴とする請求項２４に記載の回路基板製造方法。
【請求項２６】
前記外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップは、
前記認識マークを基準にして予め決められた位置に前記電子部品を実装して行われることを特徴とする請求項２４に記載の回路基板製造方法。
【請求項２７】
前記第１のビルドアップ絶縁層を貫いて外部電極の表面を露出させるビアホールを形成するステップは、
前記第１のビルドアップ絶縁層と前記認識マーク及び前記無機物絶縁層とを貫くビアホールを形成するステップを含むことを特徴とする請求項２４に記載の回路基板製造方法。
【請求項２８】
前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含み、
前記第１の上ビルドアップ絶縁層及び前記第１の下ビルドアップ絶縁層上に少なくとも一つのビルドアップ層を形成するステップをさらに含み、
前記第１の上ビルドアップ絶縁層に形成されるビルドアップ層の層数と、前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数とは異なることを特徴とする請求項２４に記載の回路基板製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の軽量化、小型化、高速化、多機能化及び高性能化に応じるために、印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｕｕｉｔ Ｂｏａｒｄ:ＰＣＢ）に複数の配線層を形成する、いわゆる多層基板技術が開発され、ひいては、能動素子や受動素子などの電子部品を多層基板の内部に内蔵する技術も開発されている。
【０００３】
そのような多層基板における重要な課題の中の一つとして、内蔵された電子部品が電圧または電流を含む信号を外部の回路や他のデバイスに対して効率よくやりとりすることが挙げられる。
【０００４】
また、最近、電子部品の高性能化、電子部品及び電子部品内蔵基板の小型化、薄型化に伴って、より薄く狭い基板に小型電子部品を内蔵し、該電子部品の外部電極を外部に接続させるためには、回路パターンの集積度の向上も必須になる。
【０００５】
一方、電子部品内蔵基板がより一層薄くなるにつれて、該基板の反りが深刻な問題になっている。このような反りをいわゆるＷａｒａｐａｇｅと称され、熱膨張係数が異なる多様な材料で電子部品内蔵基板を構成することによって深刻になる。
【０００６】
特許文献１には、ガラスセラミック材料のみによって形成された絶縁層で構成される多層基板が示されている。また、特許文献２には、コア基板がガラス芯材またはガラス繊維をレジンでコーティングまたは含浸させた通常の多層基板が示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０６-２３２５２８号公報
【特許文献２】特開２０００-２６１１２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１のように、ガラスセラミック材料のみで絶縁層を具現する場合、ビアや回路パターンを加工する過程が非常に難しく、微細で且つ集積度の高い回路パターンを具現しにくく、また層間の接着信頼性を確保しにくい。
【０００９】
また、特許文献２のように、レジンにガラス芯材またはガラス繊維を含浸させたコアの場合にも、十分な剛性を確保することができなく、反りの減少に限界がある。
【００１０】
本発明は上記の問題点に鑑みて成されたものであって、回路基板の反りを減少すると共に製造効率を向上することができる、回路基板及びその製造方法を提供することに、その目的がある。
【課題を解決するための手段】
【００１１】
上記の目的を解決するために、本発明の一実施形態による回路基板は、無機物絶縁層と、前記無機物絶縁層の表面に形成される第１の回路パターン層と、前記無機物絶縁層上に形成される有機物材料の第１のビルドアップ絶縁層と、前記第１のビルドアップ絶縁層の表面に形成される第２の回路パターン層とを含む。
【００１２】
前記無機物絶縁層は、ガラスシートまたは板ガラスである。
【００１３】
また、前記無機物絶縁層の一領域に凹部が設けられ、前記凹部内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品をさらに含み、前記第１のビルドアップ絶縁層は前記電子部品をカバーする。
【００１４】
前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含む。
【００１５】
また、前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の数と前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の数とは異なる。
【００１６】
前記外部電極は、前記第１の上ビルドアップ絶縁層の方に位置し、前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数が前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数より大きくなる。
【００１７】
前記第１の回路パターン層は、前記無機物絶縁層の両面に形成され、前記無機物絶縁層を貫くビアによって電気的に接続される。
【００１８】
また、前記第１のビルドアップ絶縁層上に少なくとも一つのビルドアップ層がさらに設けられる。
【００１９】
また、前記無機物絶縁層は、キャビティが設けられた第１の無機物絶縁層と、第１の無機物絶縁層の下面に結合される接着層と、前記接着層の下面に結合される第２の無機物絶縁層とから成る。
【００２０】
また、前記無機物絶縁層の一領域には、前記無機物絶縁層を貫くキャビティが設けられ、前記キャビティ内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品をさらに含み、前記第１のビルドアップ絶縁層は、前記電子部品をカバーする。
【００２１】
前記電子部品は、キャパシターである。
【００２２】
また、本発明の他の実施形態による回路基板は、キャビティまたは凹部が形成された無機物絶縁層と、前記無機物絶縁層の表面に設けられる認識マークと、前記キャビティまたは前記凹部内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品と、前記無機物絶縁層上に形成される有機物材料の第１のビルドアップ絶縁層と、前記第１のビルドアップ絶縁層の表面に形成される第２の回路パターン層とを含む。
【００２３】
前記無機物絶縁層は、ガラスシートまたは板ガラスである。
【００２４】
また、前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含む。前記第２の回路パターン層は、前記第１の上ビルドアップ絶縁層の上面に設けられる第２の上部回路パターン層及び前記第１の下ビルドアップ絶縁層の下面に設けられる第２の下部回路パターン層を含む。前記第２の上部回路パターン層及び前記第２の下部回路パターン層は、前記第１のビルドアップ絶縁層及び前記無機物絶縁層を貫くビアによって電気的に接続される。
【００２５】
また、前記ビアは、前記認識マークを貫く。
【００２６】
また、前記外部電極は、ビアによって前記第２の上部回路パターン層及び前記第２の下部回路パターン層のうちの少なくともいずれか一つと電気的に接続される。
【００２７】
また、前記外部電極は、前記第１の上ビルドアップ絶縁層の方に位置し、前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数が前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数より大きくなる。
【００２８】
前記電子部品は、キャパシターである。
【００２９】
また、上記の目的を解決するために、本発明のさらに他の実施形態による回路基板製造方法は、無機物絶縁層の表面に第１の回路パターン層を形成するステップと、前記無機物絶縁層に凹部またはキャビティを形成するステップと、外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップと、前記無機物絶縁層上に有機物材料の第１のビルドアップ絶縁層を形成するステップと、前記第１のビルドアップ絶縁層を貫いて前記第１の回路パターン層及び前記外部電極のうちの少なくともいずれか一つの表面を露出させるビアホールを形成するステップと、前記ビアホール内に導電性材料を形成し、前記第１のビルドアップ絶縁層の表面に第２の回路パターン層を形成するステップとを含む。
【００３０】
前記無機物絶縁層に凹部またはキャビティを形成するステップは、前記無機物絶縁層上に前記凹部またはキャビティを形成する領域を露出させるレジストパターンを形成するステップと、露出した領域をウェトエッチングして凹部またはキャビティを形成した後、前記レジストパターンを除去するステップとを含む。
【００３１】
また、前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含む。前記第１の上ビルドアップ絶縁層及び前記第１の下ビルドアップ絶縁層上に少なくとも一つのビルドアップ層を形成するステップをさらに含む。前記第１の上ビルドアップ絶縁層に形成されるビルドアップ層の層数と、前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数とは異なる。
【００３２】
また、外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップは、前記キャビティが形成された無機物絶縁層の下面に接着層を結合した状態で、前記電子部品の下面を前記接着層に接触させた後、前記接着層の下面に付加無機物絶縁層を結合して行われる。
【００３３】
また、前記無機物絶縁層に表面エッチング、強化及び不透明処理の中から選択される少なくとも一つの前処理過程をさらに行う。
【００３４】
また、本発明のさらに他の実施形態による回路基板製造方法は、無機物絶縁層の表面に認識マークを形成するステップと、前記無機物絶縁層に凹部またはキャビティを形成するステップと、外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップと、前記無機物絶縁層上に有機物材料の第１のビルドアップ絶縁層を形成するステップと、前記第１のビルドアップ絶縁層を貫いて外部電極の表面を露出させるビアホールを形成するステップと、前記ビアホール内に導電性材料を形成し、前記第１のビルドアップ絶縁層の表面に第２の回路パターン層を形成するステップとを含む。
【００３５】
前記無機物絶縁層に凹部またはキャビティを形成するステップは、前記認識マークを基準にして予め決められた領域をパターニングするステップを含む。
【００３６】
また、前記外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップは、前記認識マークを基準にして予め決められた位置に前記電子部品を実装して行われる。
【００３７】
また、前記第１のビルドアップ絶縁層を貫いて外部電極の表面を露出させるビアホールを形成するステップは、前記第１のビルドアップ絶縁層、前記認識マーク及び前記無機物絶縁層を貫くビアホールを形成するステップを含む。
【００３８】
また、前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含む。前記第１の上ビルドアップ絶縁層及び前記第１の下ビルドアップ絶縁層上に少なくとも一つのビルドアップ層を形成するステップをさらに含み、前記第１の上ビルドアップ絶縁層に形成されるビルドアップ層の層数と、前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数とは、異なる。
【発明の効果】
【００３９】
本発明によれば、無機物絶縁層を設けることによって、反りを従来より低減すると共に有機物材料の第１のビルドアップ絶縁層などにビア及び回路パターンなどを効率よく形成することができるという効果が奏する。
【００４０】
また、本発明によれば、反りを充分に減少させると共に無機物絶縁層の上部と下部に形成されるビルドアップ層が対称されるようにする必要がなく、設計の自由度が増加し、回路基板をより一層スリム化することができるという効果が奏する。
【００４１】
また、本発明によれば、認識マークを活用するによって、ビアホールの加工、凹部またはキャビティの加工及び電子部品実装過程の正確度をより一層向上させることができるという効果が奏する。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態による回路基板を概略的に示す断面図である。
【図２】本発明の第２の実施形態による回路基板を概略的に示す断面図である。
【図３ａ】本発明の第２の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、無機物絶縁層に第１の回路パターン層が形成される過程を示す断面図である。
【図３ｂ】本発明の第２の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、無機物絶縁層に凹部を形成する過程を示す断面図である。
【図３ｃ】本発明の第２の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、電子部品を実装して第１のビルドアップ絶縁層を形成する過程を示す断面図である。
【図３ｄ】本発明の第２の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、ビルドアップ層をさらに形成する過程を示す断面図である。
【図４】本発明の第３の実施形態による回路基板を概略的に示す断面図である。
【図５】本発明の第４の実施形態による回路基板を概略的に示す断面図である。
【図６】本発明の第５の実施形態による回路基板を概略的に示す断面図である。
【図７】本発明の第６の実抱形態はよる回路基板を概略的に示す断面図である。
【図８】本発明の第７の実施形態による回路基板を概略的に示す断面図である。
【図９ａ】本発明の第７の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、無機物絶縁層に認識マークを形成する過程を示す断面図である。
【図９ｂ】本発明の第７の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、無機物絶縁層に凹部を形成する過程を示す断面図である。
【図９ｃ】本発明の第７の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、電子部品を実装して第１のビルドアップ絶縁層を形成する過程を示す断面図である。
【図９ｄ】本発明の第７の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、ビルドアッブ層をさらに形成する過程を示す断面図である。
【発明を実施するための形態】
【００４３】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００４４】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００４５】
以下、添付の図面を参照して、本発明の構成及び作用効果について詳記する。
【００４６】
図１は、本発明の第１の実施形態による回路基板１００を概略的に示す断面図である。
【００４７】
図１に示すように、本発明の一実施形態による回路基板１００は、無機物絶縁層１１０、第１の回路パターン層Ｐ１、第１のビルドアップ絶縁層１２０及び第２の回路パターン層Ｐ２を含む。
【００４８】
無機物絶縁層１１０は、ガラスから成る。このガラスは、ガラス製造社で製造されるガラスシート（ｇｌａｓｓ  ｓｈｅｅｔ）または板ガラスのようなガラスプレートが挙げられる。例えば、ガラスは、ｗｉｌｌｏｗ、Ｇｏｒｉｌｌａ（商標名、Ｃｏｒｎｉｎｇ社製）、ＬｉｍｅＳｏｄａ、夜品ディスプレイ（ＬＣＤ）装置に使われる板ガラスなど多様な種類のガラス素材が挙げられる。本発明の一実施形態において、前記ガラスは、物性向上のために一部の不純物または添加物が混合されてもよい。
【００４９】
一実施形態によれば、無機物絶縁層１１０はコア基板の役目を果たす。この場合、一般的なレジンまたはガラス繊維が含浸されたレジンをコア基板として使う場合に比べて、より優秀な剛性、モジュラス、引張強さなどを確保することができるため、回路基板の反りを根本的に解決することができる。
【００５０】
ガラスには、ｗｉｌｌｏｗ、ＬＣＤ、Ｇｏｒｉｌｌａ、ＬｉｍｅＳｏｄａなど多様な種類のガラス素材が挙げられる。
【００５１】
また、第１の回路パターン層Ｐ１は、無機物絶縁層１１０の表面に直接形成される。
【００５２】
第１の回路パターン層Ｐ１, Ｐ１’は、無機物絶縁層１１０の両面に形成され、無機物絶縁層１１０を貫くスルービアＶｔを通じて無機物絶縁層１１０の一面に形成された第１の回路パターン層Ｐ１と無機物絶縁層１１０の他面に形成された第１の回路パターン層Ｐ１’とが電気的に接続される。
【００５３】
第１のビルドアップ絶縁層１２０は、有機物材料から成る。
【００５４】
例えば、第１のビルドアップ絶縁層１２０は、エポキシ樹脂によって形成される。一実施形態において、第１のビルドアップ絶縁層１２０はＡＢＦを含んでもよい。本発明の一実施形態によれば、前記有機物材料はレジンのような有機組成物にブィーラ（ｆｉｌｌｅｒ）のような添加物が含まれてもよい。また、第２の回路パターン層Ｐ２は、 第１のビルドアップ絶縁層１２０の表面に直接形成される。
【００５５】
一実施形態によれば、無機物絶縁層１１０によって回路基板１００の反りが基本的に遮られるため、ビルドアップ絶縁層としてプリプレグ（ｐｒｅｐｒｅｇ）のような芯材が含まれた絶縁材料を使わなくても、回路基板の十分な機械的、物理的特性を確保することができる。よって、前記有機物材料をビルドアップ絶縁層として使うことによって、より微細なピッチまたは線幅を有する回路パターンを形成することができる。
【００５６】
また、第１のビルドアップ絶縁層１２０, １２０’は無機物絶縁層１１０の上部と下部に形成される。無機物絶縁層１１０の上部に形成されるものを第１の上ビルドアップ絶縁層１２０と、無機物絶縁層１１０の下部に形成されるものを第１の下ビルドアップ絶縁層１２０’と称することにする。
【００５７】
これによって、本発明の一実施形態による回路基板１００は、無機物絶縁層１１０を設けることによって、反りを従来より低減すると共に有機物材料の第１のビルドアップ絶縁層１２０などにビア及び回路パターンなどを効率よく設けるようになる。
【００５８】
したがって、有機物のみで具現された従来の多層基板の場合、反りを減少させるのに限界があったが、本発明の一実施形態による回路基板１００は、このような問題を解決することができる。
【００５９】
また、基板全体がガラスで構成される従来の多層基板の場合、ビア及び回路パターンを加工する過程が非常に難しく、また層間の接着信頼性を確保しにくかったという問題があったが、本発明の一実施形態による回路基板１００によればそのような問題点を解決することができる。
【００６０】
図２は、本発明の第２の実施形態による回路基板２００を概略的に示す断面図である。
【００６１】
図２に示すように、本発明の第２の実施形態による回路基板２００は、電子部品１０が内蔵する。
【００６２】
無機物絶縁層２１０の一領域に凹状に凹まれた凹部２１１が設けられ、電子部品１０が凹部２１１内部に取り付けられる。当業者にとっては、電子部品１０の全体が凹部２１１に挿入されなければならないのではないことは自明な事項である。
【００６３】
また、電子部品１０は、半導体チップなどの能動素子またはキャパシターなどの受動素子であってもよく、その外部に外部電極１１が設けられる。
【００６４】
特に、凹部２１１に電子部品１０が取り付けられる本実施形態では、電子部品１０の外部電極１１が回路基板２００の外部と電気的な接続を成すように外部電極１１が形成された面が、凹部２１１の底面に対向する方向に位置されることが望ましい。
【００６５】
無機物絶縁層２１０上には、有機物材料の第１のビルドアップ絶縁層２２０が設けられ、無機物絶縁層２１０、第１の回路パターン層Ｐ１及び電子部品１０をカバーする。
【００６６】
前述のように、第１のビルドアップ絶縁層２２０は、無機物絶縁層２１０の上部のみに形成されてもよく、無機物絶縁層２１０の下部にもさらに形成されてもよい。
【００６７】
第１のビルドアップ絶縁層２２０の表面には、第２の回路パターン層Ｐ２が設けられ、第２の回路パターン層Ｐ２は第１の回路パターン層Ｐ１及び外部電極１１と第１のビアＶ１によって電気的に接続される。
【００６８】
有機物材料の第１のビルドアップ絶縁層２２０上に回路パターンを具現する過程は、ガラスなどの無機物絶縁層２１０に回路パターンを具現する過程に比べて、工程効率が高く且つ回路パターンの微細化にも有利である。また、絶縁層を貫くビアを加工する場合にも、相対的に手軽く精微に微細なビアを形成することができる。
【００６９】
また、必要によって、第１のビルドアップ絶縁層２２０上には、一層以上のビルドアップ層がさらに設けられてもよい。これらのビルドアップ層は、ビルドアップ絶縁層及び該ビルドアップ絶縁層の表面に設けられた回路パターン層を含む。
【００７０】
図２に示すように、無機物絶縁層２１０の上方向に第２のビルドアップ絶縁層２３０、第３の回路パターン層Ｐ３、第３のビルドアップ絶縁層２４０、第４の回路パターン層Ｐ４などがさらに設けられる。また、無機物絶縁層２１０の下方向にも同じ方式でビルドアップ層がさらに設けられる。
【００７１】
また、同図のように、回路基板２００の最外郭にはソルダレジストＳＲ及びソルダボールＳＢがさらに設けられてもよい。
【００７２】
これによって、本発明の第２の実施形態による回路基板２００は、無機物絶縁層２１０によって反りを充分に減少させると共に有機物材料の第１のビルドアップ絶縁層２２０などに微細な回路パターンを効率よく具現することができる。
【００７３】
図３ａ〜図３ｄは各々、本発明の第２の実施形態による回路基板２００を製造する方法を概略的に示す工程断面図である。
【００７４】
まず、図３ａに示すように、ガラスなどの無機物材料２１０’を前処理して無機物絶縁層２１０を準備する。前処理とは、表面エッチングなどの過程によって表面を処理するか、強さをさらに向上させるために強化（Ｈａｒｄｅｎｉｎｇ）させる過程を意味する。
【００７５】
また、回路基板２００の製造過程において回路パターンがよく形成されたか否かを検査するに当たって、無機物絶縁層２１０が透明な場合、無機物絶縁層２１０の下方に位置する回路パターンなどによって無機物絶縁層２１０の上方に位置する回路パターンの検査の効率性及び正確性が低くなることがある。そのため、無機物絶縁層２１０を不透明に処理してもよい。このような不透明処理は前処理過程に含まれる。
【００７６】
無機物絶縁層２１０の表面には、第１の回路パターン層Ｐ１が形成される。第１の回路パターン層Ｐ１が無機物絶縁層２１０の両面に各々形成されてもよく、該両面に形成された第１の回路パターン層Ｐ１, Ｐ１’を電気的に接続させるためにスルービアＶｔを設けてもよい。
【００７７】
詳しくは、無機物絶縁層２１０を貫くビアホールをレーザまたはウェトエッチングによって加工した後、該ビアホール内に導電性材料を満たしてスルービアＶｔを形成する。このスルービアＶｔによって、第１の回路パターン層Ｐ１, Ｐ１’間が電気的に接続される。
【００７８】
続いて、図３ｂに示すように、無機物絶縁層２１０に凹部２１１を形成する。
【００７９】
まず、無機物絶縁層２１０上に凹部２１１が形成される領域を露出させるレジストパターンＰＲを形成する。レジストパターンＰＲは、フォトレジストパターンであってもよく、これに限定するものではない。
【００８０】
続いて、エッチング液を用いてウェトエッチング（Ｗｅｔ ｅｔｃｈｉｎｇ）を行って、無機物絶縁層２１０にその一部が凹まれた凹部２１１が形成される。
【００８１】
無機物絶縁層２１０の両面に第１の回路パターン層Ｐ１が形成されている場合、エッチング液によって第１の回路パターン層Ｐ１が損傷されないように、レジストパターンＰＲが第１の回路パターン層Ｐ１を全てカバーしてレジストパターンＰＲを形成するのが望ましい。
【００８２】
続いて、エッチング過程が全て完了すれば、レジストパターンＰＲを全て除去することによって、無機物絶縁層２１０に凹部２１１が設けられる。
【００８３】
続いて、図３ｃに示すように、凹部２１１に電子部品１０が挿入される。
【００８４】
電子部品１０の下面に接着剤１２を塗布するか、凹部２１１の上面に接着剤１２を塗布した後、電子部品１０を実装することによって、電子部品１０が比較的堅固に固定されるようにできる。
【００８５】
続いて、第１のビルドアップ絶縁層２２０を形成し、ビア接続が必要な箇所、例えば電子部品１０の外部電極１１の上部領域や第１の回路パターン層Ｐ１の中の一つの領域に第１のビルドアップ絶縁層２２０を貫くビアホールＶＨをレーザまたはウェトエッチングによって形成する。
【００８６】
続いて、ビアホールＶＨの内部を導電性材料で充填し、第１のビルドアップ絶縁層２２０の表面に第２の回路パターン層Ｐ２を形成する。
【００８７】
続いて、図３ｄに示すように、第１のビルドアップ絶縁層２２０上に棲数のビルドアップ層、ソルダレジストＳＲ及びソルダボールＳＢを形成して回路基板２００を製作する。
【００８８】
図４は、本発明の第３の実施形態による回路基板３００を概略的に示す断面図である。
【００８９】
図４に示すように、無機物絶縁層２１０の上部に設けられるビルドアップ層の層数が無機物絶縁層２１０の下部に設けられるビルドアップ層の層数より多く形成されてもよい。
【００９０】
例えば、同図のように、電子部品１０の外部電極１１が無機物絶縁層２１０の上方向に形成された場合、電子部品１０の下部に比べて電子部品１０の上部により複雑な配線が形成される必要がある。
【００９１】
このような場合にも、従来の一般的な多層基板では、反りの減少のために無機物絶縁層２１０の上部と下部は互いに対称して形成されているため、電子部品１０の上部に十分な配線が形成されることができなく、基板の面積が広くなるか、電子部品１０の下部に不必要な層が設けられ、基板の厚さが厚くなるという不都合があった。
【００９２】
しかし、前述のように、本発明による回路基板３００は、無機物絶縁層２１０によって反りが充分に減少されると共に有機物材料の第１のビルドアップ絶縁層２２０などに微細な回路パターンを効率よく具現することができ、無機物絶縁層２１０の上部及び下部におけるビルドアップ層の数を異にすることができる。そのため、従来の問題点を解決することができるようになる。
【００９３】
図５は、本発明の第４の実施形態による回路基板４００を概略的に示す断面図である。
【００９４】
図５に示すように、本発明の第４の実施形態による回路基板４００では、前述の凹部の代わりに、キャビティ４１２を備え、電子部品１０が該キャビティ４１２の内部に挿入される。
【００９５】
図６は、本発明の第５の実施形態による回路基板５００を概略的に示す断面図である。
【００９６】
図６に示すように、本発明の第５の実施形態による回路基板５００は、無機物絶縁層が第１の無機物絶縁層５１０、接着層５１５及び第２の無機物絶縁層５１３を備える。
【００９７】
すなわち、第１の無機物絶縁層５１０にキャビティ５１２を形成した状態で、第１の無機物絶縁層５１０の下面に接着層５１５を結合し、電子部品１０が第１の無機物絶縁層５１０のキャビティ５１２に挿入される過程で電子部品１０の下面と接着層５１５の上面とが堅固に接着される。
【００９８】
また、接着層５１５の下面に第２の無機物絶縁層５１３がさらに付着されることによって、無機物絶縁層の強さがさらに向上し、電子部品１０をさらに安定して支持するようになる。
【００９９】
第１の無機物絶縁層５１０及び第２の無機物絶縁層５１３は、説明の便宜上決めたもので、第１の無機物絶縁層５１０を無機物絶縁層、第２の無機物絶縁層５１３を付加無機物絶縁層と定義してもよい。
【０１００】
図７は、本発明の第６の実施形態による回路基板６００を概略的に示す断面図である。
【０１０１】
図７に示すように、キャビティ６１２の内部に挿入される電子部品２０はＭＬＣＣなどのキャパシターであってもよい。
【０１０２】
キャパシターが挿入される場合、外部電極２１の上面だけでなく下面にもビアが設けられ、各ビルドアップ層と電気的に接続されるようにすることが望ましい。
【０１０３】
図８は、本発明の第７の実施形態による回路基板７００を概略的に示す断面図である。
【０１０４】
図８に示すように、本発明の第７の実施形態による回路基板７００は、無機物絶縁層２１０、認識マークＦ、電子部品１０、第１のビルドアップ絶縁層２２０及び第２の回路パターン層Ｐ２を備える。
【０１０５】
前述の実施形態と同様に、無機物絶縁層２１０は、ガラスから成ることが望ましい。
【０１０６】
第１のビルドアップ絶縁層２２０は無機物絶縁層２１０の上部及び下部に形成され、無機物絶縁層２１０の上部及び下部に第２の回路パターン層Ｐ２、Ｐ２’が各々形成されている場合、無機物絶縁層２１０の上部の第２の回路パターン層Ｐ２と無機物絶縁層２１０の下部の第２の回路パターン層Ｐ２’とを接続する必要がある。
【０１０７】
この場合、第１のビルドアップ絶縁層２２０を貫くスルービアＶｔを形成し、第２の回路パターン層Ｐ２間が電気的に接続されるようにする。
【０１０８】
また、形成されるスルービアＶｔは認識マークＦを貫く。すなわち、スルービアＶｔを形成する時、正確な位置にビアホールを加工するために認識マークＦを基準指標として活用してもよい。
【０１０９】
また、認識マークＦは、無機物絶縁層２１０に凹部２１１やキャビティを形成する過程でも基準指標として活用されてもよく、電子部品１０を実装する過程でも基準指標として活用されてもよい。
【０１１０】
これによって、ビアホールの加工、凹部２１１またはキャビティの加工及び電子部品１０の実装過程での精密度がさらに向上されることができる。
【０１１１】
本実施形態は、前述の実施形態と異なり、無機物絶縁層２１０の表面に第１の回路パターン層Ｐ１が形成されない。
【０１１２】
現在の技術力を考慮する時、有機物材料の絶縁層に回路パターンを形成するかビアを形成する過程に比べて、ガラスなどの無機物絶縁層２１０の表面に回路パターンを形成するかビアを形成する過程は、歩留まりや工程効率が相対的を低い方である。
【０１１３】
勿論、無機物絶縁層２１０の表面に第１の回路パターン層Ｐ１を形成することによって、少なくともこの層の形成のための厚さが減少されるが、工程効率及び歩留まりなどを考慮すれば、第１の回路パターン層Ｐ１を形成するのによる効果が希釈されるおそれがある。
【０１１４】
したがって、このようないくつかの点を考慮して、前述の実施形態及び本実施形態の中から適切なのを適用して回路基板を製造する必要がある。前述の実施形態に重複する説明は省略することにする。
【０１１５】
図９ａ〜図９ｄは各々、本発明の第７の実施形態による回路基板７００を製造する方法を概略的に示す工程断面図である。
【０１１６】
まず、図９ａに示すように、ガラスなどの無機物材料２１０’を前処理して無機物絶縁層２１０を準備する。前処理とは、表面エッチングなどの過程によって表面を処理するか、強さの向上のために強化（Ｈａｒｄｅｎｉｎｇ）させるか、無機物絶縁層２１０を不透明処理する過程を意味する。
【０１１７】
一方、本発明の第７の実施形態による回路基板７００には、認識マークＦが設けられる。
【０１１８】
認識マークＦは、前述のように、無機物絶縁層２１０に凹部２１１やキャビティを形成する過程でも基準指標として活用され、電子部品１０を実装する過程でも基準指標として活用されてもよい。
【０１１９】
このような認識マークＦは凹状や突起形態で設けられ、ここでは、突起形態で設けられることについて説明する。
【０１２０】
まず、無機物絶縁層２１０の一面にスパッターリング（Ｓｐｕｔｔｅｒｉｎｇ）またはプレーティング（ｐｌａｔｉｎｇ）方式によって膜Ｆ’を形成する。
【０１２１】
続いて、認識マークＦが形成される部分をカバーし、残りの部分は露出させるレジストパターンＰＲを形成する。このレジストパターンＰＲは、フォトレジストパターンであってもよい。
【０１２２】
続いて、露出した領域をエッチングなどの方式によって除去した後、レジストパターンＰＲを除去して、突起形態の認識マークＦを形成する。
【０１２３】
続いて、図９ｂに示すように、無機物絶縁層２１０に凹部２１１を形成する。
【０１２４】
まず、無機物絶縁層２１０上に凹部２１１が形成される領域を露出させるレジストパターンＰＲを形成する。このレジストパターンＰＲは、フォトレジストパターンＰＲであってもよく、これに限定するものではない。
【０１２５】
続いて、エッチング液を用いてウェトエッチングを行って、無機物絶縁層２１０にその一部が凹まれた凹部２１１が形成される。
【０１２６】
続いて、エッチング過程が全て完了すれば、レジストパターンＰＲを全て除去することによって、無機物絶縁層２１０に凹部２１１が設けられる。
【０１２７】
無機物絶縁層２１０に凹部２１１の代わりにキャビティを設けてもよい。このような凹部２１１及びキャビティは、前述のようにウェトエッチング方式で形成するかレーザドリル方式で形成してもよい。
【０１２８】
認識マークＦを基準にして予め決められた領域にレーザを照射して前記凹部２１１またはキャビティを形成することによって、凹部２１１またはキャビティをさらに精散に加工することができる。
【０１２９】
続いて、図９ｃに示すように、凹部２１１に電子部品１０が挿入される。
【０１３０】
電子部品１０の下面に接着剤１２を塗布するか、凹部２１１の上面に接着剤１２を塗布した後、電子部品１０を実装することによって、電子部品１０が比較的堅固に固定されるようにできる。
【０１３１】
その後、第１のビルドアップ絶縁層２２０を形成し、ビア接続が必要な箇所、例えば電子部品１０の外部電極１１の上部領域等に第１のビルドアップ絶縁層２２０を貫くビアホールＶＨをレーザまたはウェトエッチングによって形成する。
【０１３２】
一方、第２の回路パターン層Ｐ２が無機物絶縁層２１０の上部及び下部に形成され、これらを電気的に接続する必要がある場合、第１のビルドアップ絶縁層２２０及び無機物絶縁層２１０を貫くビアホールを形成してもよい。このビアホールの精微な加工のために、ビアホールが認識マークＦを貫通するようにしてもよい。
【０１３３】
すなわち、認識マークＦがスルービアＶｔを形成するためのビアホールを加工する基準指標として使われてもよい。
【０１３４】
続いて、ビアホール内を導電性材料で充填し、第１のビルドアップ絶縁層２２０の表面に第２の回路パターン層Ｐ２を形成する。
【０１３５】
続いて、図９ｄに示すように、第１のビルドアップ絶縁層２２０上に複数のビルドアップ層、ソルダレジストＳＲ、ソルダボールＳＢなどを形成して回路基板７００を製作する。
【０１３６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３７】
１０、２０  電子部品
１１、２１  外部電極
１２  接着剤
１００、２００、３００、４００、５００、６００、７００  回路基板
１１０、２１０  無機物絶縁層
１２０  第１の上ビルドアップ絶縁層
１２０’  第１の下ビルドアップ絶縁層
２１１  凹部
２３０  第２のビルドアップ絶縁層
２４０  第３のビルドアップ絶縁層
４１２、５１２、６１２  キャビティ
５１０  第１の無機物絶縁層
５１３  第２の無機物絶縁層
５１５  接着層
Ｐ１  第１の回路パターン層
Ｐ２  第２の回路パターン層
Ｐ３  第３の回路パターン層
Ｐ４  第４の回路パターン層
Ｖｔ  スルービア
Ｖ１  第１のビア
Ｖ２  第２のビア
Ｖ３  第３のビア
ＳＲ  ソルダレジスト
ＳＢ  ソルダボール
Ｆ  認識マーク
ＰＲ  レジストパターン
【図１】
2014131037.tif 000003
【図２】
2014131037.tif 000004
【図３ａ】
2014131037.tif 000005
【図３ｂ】
2014131037.tif 000006
【図３ｃ】
2014131037.tif 000007
【図３ｄ】
2014131037.tif 000008
【図４】
2014131037.tif 000009
【図５】
2014131037.tif 000010
【図６】
2014131037.tif 000011
【図７】
2014131037.tif 000012
【図８】
2014131037.tif 000013
【図９ａ】
2014131037.tif 000014
【図９ｂ】
2014131037.tif 000015
【図９ｃ】
2014131037.tif 000016
【図９ｄ】
2014131037.tif 000017