(57)【要約】【課題】有効領域における外周側において、内周側より第２半導体層の不純物濃度が高くなることを抑制する。【解決手段】無効領域２にダミートレンチ１５を形成することで不純物消費領域３を設ける。これにより、ｐ-型層１６をエピタキシャル成長させる際に、ｐ-型層１６が成長しない領域に供給される成長ガス中に含まれたｐ型不純物が、ダミートレンチ１５側に集中して供給され、そのダミートレンチ１５内に成長するｐ-型層１６に取り込まれる。したがって、不純物消費領域３よりも内側である有効領域１に形成されたトレンチ１４では、ｐ型不純物が均一に供給され、そのトレンチ１４内に成長するｐ-型層１６のｐ型不純物濃度が設計値よりも高くなることを抑制できる。よって、有効領域１の外周側において内周側よりもｐ-型層１６の不純物濃度が高くなることを抑制することが可能となる。【選択図】図３
2014112593.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料で構成された基板（１１）の表面（１１ａ）上に、第１導電型の第１半導体層（１２）を形成した半導体基板（１０）を用意する工程と、
前記半導体基板のうち、デバイス形成を行ってからチップとして取り出す領域を有効領域（１）として、該有効領域において、前記第１半導体層に対してトレンチ（１４）を形成する工程と、
前記有効領域の周辺領域を無効領域（２）として、前記無効領域のうち前記有効領域の端から該有効領域の外周側において該有効領域を一周囲む領域にダミートレンチ（１５）を形成することで不純物消費領域（３）を形成する工程と、
前記トレンチおよび前記ダミートレンチ内を含めて前記第１半導体層の上に、第２導電型の第２半導体層（１６）をエピタキシャル成長させる工程と、
前記第２半導体層を平坦化し、前記第２半導体層を前記トレンチおよび前記ダミートレンチに残しつつ前記第１半導体層を露出させることで、前記トレンチ内に残された前記第２半導体層と前記第１半導体層とが交互に繰り返されたＰＮカラムを有するスーパージャンクション構造を形成する工程と、を含んでいることを特徴とするスーパージャンクション構造を有する半導体装置の製造方法。
【請求項２】
前記トレンチを形成する工程および前記不純物消費領域を形成する工程の前に、前記有効領域および前記無効領域のうちの前記不純物消費領域を露出させつつ、前記無効領域のうち前記不純物消費領域とは異なる領域を前記半導体材料とは異種材料で構成される異種材料膜（１３）で覆う工程を含むことを特徴とする請求項１に記載のスーパージャンクション構造を有する半導体装置の製造方法。
【請求項３】
前記不純物消費領域を形成する工程では、該不純物消費領域の幅を５ｍｍ以上とすることを特徴とする請求項１または２に記載のスーパージャンクション構造を有する半導体装置の製造方法。
【請求項４】
前記不純物消費領域を形成する工程では、該不純物消費領域と前記有効領域との間の間隔を、前記有効領域におけるチップ間の間隔と等しくすることを特徴とする請求項１ないし３のいずれか１つに記載のスーパージャンクション構造を有する半導体装置の製造方法。
【請求項５】
前記不純物消費領域を形成する工程を、前記トレンチを形成する工程と同時に行うことを特徴とする請求項１ないし４のいずれか１つに記載のスーパージャンクション構造を有する半導体装置の製造方法。
【請求項６】
前記トレンチを形成する工程および前記不純物消費領域を形成する工程では、前記トレンチおよび前記ダミートレンチを同じ間隔かつ同じ幅で形成することを特徴とする請求項１ないし５のいずれか１つに記載のスーパージャンクション構造を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１半導体層に形成したトレンチ内に第２半導体層をエピタキシャル成長させてスーパージャンクション（以下、ＳＪという）構造を形成する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＳＪ構造の半導体装置を製造する際には、例えばｎ+型シリコン基板の表面にｎ-型層をエピタキシャル成長させた半導体基板を用い、ｎ-型層にトレンチを形成したのち、そのトレンチ内にｐ-型層をエピタキシャル成長させるという工程が行われる。そして、表面平坦化によってトレンチ外に形成されたｐ-型層を除去してトレンチ内にのみ残すことで、ｎ-型層からなるｎ型カラムとｐ-型層からなるｐ型カラムが交互に繰り返されたＰＮカラムを有するＳＪ構造を形成している。
【０００３】
このような半導体装置を形成する場合、従来では、半導体基板の表面や端面（外縁部）および裏面を酸化膜などの絶縁膜で覆った状態でデバイス製造プロセスを行っている（例えば、特許文献１参照）。したがって、上記のようなＳＪ構造を有する半導体装置の場合においても、半導体基板の表面における無効領域（デバイス形成される有効領域の周辺領域）、半導体基板の端面および裏面に絶縁膜を形成してからトレンチを形成し、エピタキシャル成長を行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−５７０９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のように半導体基板の表面における無効領域や端面および裏面を絶縁膜で覆った状態でトレンチ内にｐ-型層を形成したときに、有効領域における外周側において内周側よりもｐ-型層の不純物濃度が濃くなることが確認された。この問題について、図７〜図１０を参照して説明する。
【０００６】
図７に示すように、デバイス形成される有効領域Ｊ１とし、それよりも外周側となる周辺領域を無効領域Ｊ２としている。そして、図８に示すように、ｎ+型シリコン基板Ｊ３の表面にｎ-型層Ｊ４を形成した半導体基板Ｊ５の表面における無効領域Ｊ２や端面および裏面を酸化膜などの絶縁膜Ｊ６で覆い、有効領域Ｊ１にトレンチＪ７を形成すると共にｐ-型層Ｊ８を形成している。例えば、無効領域Ｊ２は半導体基板Ｊ５の端から約１０ｍｍ設けられ、その範囲では絶縁膜Ｊ６で覆われることでｐ-型層Ｊ８が形成されないようになっている。
【０００７】
このような形態によってｐ-型層Ｊ８を形成し、有効領域Ｊ１における外周側と中央部において直径１００μｍの円内でのｐ型不純物（例えばボロン）濃度を比較したところ、図９に示すように外周側が中央部よりも１６．６％濃度が高かった。ＳＪ構造では、チャージバランスが得られるようにｎ-型層Ｊ４とｐ-型層Ｊ８の不純物濃度および物理的寸法を設計しているが、ｐ-型層Ｊ８の不純物濃度にバラツキが生じると、チャージバランスが崩れてしまう。このような場合、ＳＪ構造内において、電界が均一に広がらず、電界強度分布に偏りが生じるため、耐圧低下を生じさせてしまう。参考として、有効領域Ｊ１における外周側と中央部それぞれについて、ドレイン−ソース間電圧Ｖｄｓとドレイン電流Ｉｄとの関係（Ｖｄｓ−Ｉｄ波形）を調べて耐圧検査を行ったところ、図１０に示す結果となった。この結果より、有効領域Ｊ１における外周側において、ドレイン耐圧が６００Ｖ未満になっており、低耐圧不良が発生していることが確認された。そして、その低耐圧不良の発生確率が８０％に至っていた。
【０００８】
本発明は上記点に鑑みて、第１半導体層に形成したトレンチに第２半導体層を埋め込んでＳＪ構造を形成する際に、有効領域における外周側において、内周側より第２半導体層の不純物濃度が高くなることを抑制することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明者らは、ｎ-型層Ｊ４に形成したｐ-型層Ｊ８の不純物濃度バラツキの発生原因について鋭意検討を行ったところ、以下のメカニズムに基づいて不純物濃度バラツキが発生していることを見出した。
【００１０】
図１１に示すように、無効領域Ｊ２近傍ではトレンチＪ７が疎となっており、有効領域Ｊ１の内周側ではトレンチＪ７が密となっている。この状態でｐ-型層Ｊ８をエピタキシャル成長させることになるが、エピタキシャル成長に用いるシリコンの成長ガスが絶縁膜Ｊ６で覆われた無効領域Ｊ２にも供給されることになる。このため、ｐ-型層Ｊ８が成長しない無効領域Ｊ２に供給される成長ガス中に含まれたｐ型不純物（ボロン）が、有効領域Ｊ１の外周側のトレンチＪ７側に集中して供給され、そのトレンチＪ７内に成長するｐ-型層Ｊ８に取り込まれることになる。これに対して、有効領域Ｊ１の内周側では、トレンチＪ７が密に存在しているため、各トレンチＪ７へのｐ型不純物の供給は均一となり、各トレンチＪ７内に成長するｐ-型層Ｊ８に取り込まれるｐ型不純物は均一となる。このようなメカニズムにより、有効領域Ｊ１における外周側において内周側よりもｐ型不純物濃度が高くなったと考えられる。
【００１１】
そこで、請求項１ないし６に記載の発明では、半導体基板（１０）のうち、デバイス形成を行ってからチップとして取り出す領域を有効領域（１）として、該有効領域において、第１導電型の第１半導体層（１２）に対してトレンチ（１４）を形成する工程と、有効領域の周辺領域を無効領域（２）として、無効領域のうち有効領域の端から該有効領域の外周側において該有効領域を一周囲む領域にダミートレンチ（１５）を形成することで不純物消費領域（３）を形成する工程と、トレンチおよびダミートレンチ内を含めて第１半導体層の上に、第２導電型の第２半導体層（１６）をエピタキシャル成長させる工程と、第２半導体層を平坦化し、第２半導体層をトレンチおよびダミートレンチに残しつつ第１半導体層を露出させることで、トレンチ内に残された第２半導体層と第１半導体層とが交互に繰り返されたＰＮカラムを有するＳＪ構造を形成する工程と、を含んでいることを特徴としている。
【００１２】
このように、無効領域にダミートレンチを形成することで不純物消費領域を設けている。このため、第２半導体層をエピタキシャル成長させる際に、第２半導体層が成長しない領域に供給される成長ガス中に含まれた第２導電型不純物が、ダミートレンチ側に集中して供給され、そのダミートレンチ内に成長する第２半導体層に取り込まれるようにできる。したがって、不純物消費領域よりも内側である有効領域に形成されたトレンチでは、第２導電型不純物が均一に供給され、そのトレンチ内に成長する第２半導体層の不純物濃度が設計値よりも高くなることが抑制される。これにより、有効領域の外周側において内周側よりも第２半導体層の不純物濃度が高くなることを抑制することが可能となる。
【００１３】
請求項２に記載の発明では、トレンチを形成する工程および不純物消費領域を形成する工程の前に、有効領域および無効領域のうちの不純物消費領域を露出させつつ、無効領域のうち不純物消費領域とは異なる領域を半導体材料とは異種材料で構成される異種材料膜（１３）で覆う工程を含むことを特徴としている。
【００１４】
このように、無効領域のうちの不純物消費領域とは異なる領域を異種材料膜で覆う場合に、特に有効領域の外周側において第２半導体層の不純物濃度が高くなり易い。このため、請求項１に記載の発明を適用することで、より効果的に有効領域の外周側において内周側よりも第２半導体層の不純物濃度が高くなることを抑制することが可能となる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態にかかる半導体装置の製造に用いられる半導体基板の上面レイアウト図である。
【図２】図１のII-II'断面において、半導体装置の製造工程を示した図である。
【図３】図２に続く半導体装置の製造工程を示した図である。
【図４】有効領域１における外周側と中央部において直径１００μｍの円内でのｐ型不純物濃度を比較した結果を示した図である。
【図５Ａ】従来の製造方法を用いた場合の耐圧測定を行った場所を示した半導体基板の正面図である。
【図５Ｂ】第１実施形態の製造方法を用いた場合の耐圧測定を行った場所を示した半導体基板の正面図である。
【図６Ａ】図５Ａに示した有効領域Ｊ１の外周位置となる点Ａから中央部となる点Ｂまでの複数の場所での耐圧の測定結果を示したグラフである。
【図６Ｂ】図５Ｂに示した有効領域１の外周位置となる点Ａから中央部となる点Ｂまでの複数の場所での耐圧の測定結果を示したグラフである。
【図７】従来の半導体基板の上面レイアウト図である。
【図８】図７のVIII−VIII’断面図である。
【図９】有効領域Ｊ１における外周側と中央部において直径１００μｍの円内でのｐ型不純物濃度を比較した結果を示した図である。
【図１０】有効領域Ｊ１における外周側と中央部それぞれにおける耐圧検査結果を示すグラフである。
【図１１】ｎ-型層Ｊ４に形成したｐ-型層Ｊ８の不純物濃度バラツキの発生メカニズムを示した断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１８】
（第１実施形態）
本発明の第１実施形態にかかるＳＪ構造を有する半導体装置の製造方法について、図１〜図５を参照して説明する。まず、半導体装置の製造方法を具体的に説明する前に、半導体装置の製造に用いられる半導体基板１０のレイアウト構成について説明する。なお、図１は断面図ではないが、図を見やすくする為に部分的にハッチングを示してある。
【００１９】
図１に示すように、半導体基板１０の内周側を有効領域１とし、その周辺領域を無効領域２としている。そして、無効領域２に、図中ハッチングで示したように、エピタキシャル成長を行う際の成長ガスのシリコン成分および不純物が消費されて不純物層が形成される不純物消費領域３を設けるようにしている。
【００２０】
有効領域１は、デバイスが形成される領域であり、マトリクス状にレイアウトされた各チップ単位でＳＪ構造を有する所望のデバイス、例えばＭＯＳＦＥＴやダイオードなどが形成される領域である。有効領域１は、デバイス形成してからダイシングによってチップとして取り出される領域であり、デバイス形成後にチップ単位に分割されて半導体装置が構成される。
【００２１】
無効領域２は、半導体基板１０の端から１０ｍｍ以上とされている。本実施形態の場合、無効領域２のうち最も半導体基板１０の端から近くなる位置でも、半導体基板１０の端からの距離が１０ｍｍ以上とされている。この無効領域２は、最終的にはダイシングによって切除され、半導体装置にはならない領域となる。
【００２２】
不純物消費領域３は、無効領域２内に形成されており、本実施形態では無効領域２のうちの有効領域１の端から一定幅の領域としている。不純物消費領域３の幅については任意であるが、本実施形態では５ｍｍ以上の幅としている。有効領域１と不純物消費領域３との間の間隔についても任意であるが、本実施形態では、有効領域１に配置されるチップ間の間隔と等しくしてあり、不純物消費領域３が有効領域１から離れ過ぎないようにしてある。例えば、チップ間の間隔はスクライブの幅とされ、１００μｍ以内とされているが、有効領域１から不純物消費領域３までの間隔についても１００μｍ以内としている。
【００２３】
以上のようなレイアウトとして、半導体基板１０を用いて半導体装置を形成する。図２〜図３を参照して、具体的な半導体装置の製造方法について説明する。
【００２４】
〔図２（ａ）に示す工程〕
表面１１ａおよび裏面１１ｂを有する半導体材料で構成された基板としてのｎ+型シリコン基板１１の表面１１ａに、シリコンからなる第１半導体層に相当するｎ-型層１２をエピタキシャル成長させた半導体基板１０を用意する。ｎ-型層１２は、表面１１ａ上だけに形成されていても良いが、半導体基板１０の端面や裏面１１ｂのうちの外縁部まで形成されていても良い。ｎ+型シリコン基板１１やｎ-型層１２は、ヒ素などのｎ型不純物がドーピングされることで構成されている。例えば、ｎ+型シリコン基板１１の不純物濃度は１×１０19ｃｍ-3以上、ｎ-型層１２の不純物濃度はｎ+型シリコン基板１１よりも薄い１×１０15ｃｍ-3程度とされ、ｎ+型シリコン基板１１の方がｎ-型層１２よりも濃度が濃くされている。また、例えば、ｎ+型シリコン基板１１の厚みは６５０μｍ、ｎ-型層１２の厚みは４０〜５０μｍとされている。
【００２５】
なお、ここでは、ｎ+型シリコン基板１１として端面がベベリング処理などによって面取り加工されて外周端がテーパ状になったものを用いているが、べべリング処理が為されていないものであっても良い。
【００２６】
〔図２（ｂ）に示す工程〕
半導体基板１０の表面から端面および裏面を覆うように絶縁膜１３を形成する。ここでは、絶縁膜１３として、熱酸化による酸化膜を例えば０．７μｍの厚さで形成しているが、熱酸化以外の方法、例えばＣＶＤやＣＶＤとアニール処理の組み合わせなどによって絶縁膜１３を形成しても良い。そして、図示しないが、所望のマスクを配置し、そのマスクを用いたエッチングにより、絶縁膜１３を無効領域２における不純物消費領域３よりも外周側や半導体基板１０の端面および裏面１１ｂに上にのみ残す。
【００２７】
〔図２（ｃ）に示す工程〕
半導体基板１０の表面側において、絶縁膜１３を覆うようにマスク材料を配置したのち、フォトリソグラフィ工程を経てトレンチ形成予定位置において開口させることでマスク２０を形成する。例えば、マスク材料として窒化膜を用い、窒化膜の上にレジストを塗布したのち、フォトリソグラフィ工程によって窒化膜をパターニングしてマスク２０を形成している。
【００２８】
〔図３（ａ）に示す工程〕
マスク２０を用いたエッチングにより、ｎ-型層１２をｎ-型層１２の厚みと同等もしくはそれよりも若干浅くエッチングする。これにより、有効領域１において、ｎ-型層１２の所望位置にＳＪ構造形成用の例えばストライプ状とされたトレンチ１４が形成される。トレンチ１４の各寸法については必要とされるＳＪ構造に応じて設定されるが、幅２〜４μｍ、深さ４０〜５０μｍ、隣接するトレンチ１４間の間隔が５〜８μｍとなるようにしている。
【００２９】
また、本実施形態では、このとき同時に、無効領域２における不純物消費領域３にもダミートレンチ１５を形成している。本実施形態の場合、ダミートレンチ１５は、デバイス形成を行わないダミーパターンとされるが、有効領域１と同様のデバイスを形成し、最終的に半導体装置として使用しないようにすることもできる。また、ダミートレンチ１５のパターンについては任意であり、有効領域１に形成されるトレンチ１４と同じパターンであっても良いし、異なるパターン、例えば有効領域１を囲むようなレイアウトやドット状のものであっても良い。
【００３０】
トレンチ１４およびダミートレンチ１５の形成については、例えばＲＩＥ方式による異方性エッチングを用いることができる。例えば、Ｏ2雰囲気でＣ4Ｆ8およびＳＦ6を交互に繰り返し導入して底部エッチングおよびポリマー膜による側壁保護を繰り返し行うエッチング方法（ＢＯＳＣＨ法）を用いれば、高いアスペクト比でトレンチ１４およびダミートレンチ１５を形成できる。
【００３１】
また、必要に応じてエッチングによるダメージ除去工程を行う。例えば、ケミカルドライエッチングを行ったのち、犠牲酸化により、トレンチ１４およびダミートレンチ１５の内壁面を薄く酸化する。そして、トレンチ１４およびダミートレンチ１５の内壁面に形成された酸化膜を除去する。その後、マスク２０を除去する。
【００３２】
〔図３（ｂ）に示す工程〕
水素（Ｈ2）アニールを行った後、成長ガスに加えてＨＣｌなどのエッチングガスを同時に流したエピタキシャル成長を行う。これにより、トレンチ１４およびダミートレンチ１５内を含むｎ-型層１２の表面にｐ-型層１６を形成し、トレンチ１４およびダミートレンチ１５内を埋め込む。例えば、シリコンソースガスにハロゲン化物ガスの混合ガスを用いつつ、ｐ型不純物であるボロンを含むジボラン（Ｂ2Ｈ6）ガスなどを導入したエピタキシャル成長工程を行うことにより、ｐ-型層１６を形成する。このようなエピタキシャル成長工程とすると、トレンチ１４およびダミートレンチ１５内を含むｎ-型層１２の表面では成長優位、絶縁膜１３の表面ではエッチング優位の条件となる。したがって、絶縁膜１３の表面にはｐ-型層１６が形成されず、トレンチ１４およびダミートレンチ１５内を含むｎ-型層１２の表面にのみｐ-型層１６が形成される。
【００３３】
このとき、無効領域２に不純物消費領域３を設けているため、この領域でも成長ガス中に含まれるシリコンおよびｐ型不純物を消費させてｐ-型層１６が形成されるようにできる。このため、有効領域１内におけるトレンチ１４の疎密差によるシリコンおよびｐ型不純物の消費量が分散され、トレンチ１４内に形成されるｐ-型層１６のｐ型不純物濃度のバラツキを抑制できる。
【００３４】
すなわち、無効領域２ではダミートレンチ１５しか形成されておらず疎となっているが、それよりも内側となる有効領域１ではトレンチ１４が密となっている。ところが、ｐ-型層１６をエピタキシャル成長させるときには、エピタキシャル成長に用いるシリコンの成長ガスが無効領域２のうち絶縁膜１３で覆われた領域、つまり不純物消費領域３よりも外周側にも供給されることになる。このため、ｐ-型層１６が成長しない領域に供給される成長ガス中に含まれたｐ型不純物（ボロン）が、ダミートレンチ１５側に集中して供給され、そのダミートレンチ１５内に成長するｐ-型層１６に取り込まれることになる。したがって、ダミートレンチ１５内に成長したｐ-型層１６はｐ型不純物濃度が設計値よりも高くなる。
【００３５】
しかしながら、ダミートレンチ１５が形成された不純物消費領域３は、無効領域２に位置しており、半導体装置の製造には用いられない領域である。このため、不純物消費領域３に形成されたダミートレンチ１５内のｐ-型層１６のｐ型不純物濃度が高かったとしても、最終的に製造される半導体装置の耐圧に影響は与えない。
【００３６】
一方、不純物消費領域３よりも内側となる有効領域１に形成されたトレンチ１４では、ｐ型不純物がほぼ均一に供給され、そのトレンチ１４内に成長するｐ-型層１６のｐ型不純物濃度が設計値よりも高くなり過ぎないようにできる。このため、半導体装置の製造に用いる有効領域１については、ｐ-型層１６のｐ型不純物濃度のバラツキを抑制でき、ｐ型不純物濃度の均一化を図ることが可能となる。
【００３７】
具体的に、このような方法によってｐ-型層１６を形成し、有効領域１における外周側、つまり無効領域２に隣接する領域と中央部において直径１００μｍの円内でのｐ型不純物（ボロン）濃度を比較したところ、図４に示す結果が得られた。この図に示すように、有効領域１の外周側において中央部よりもｐ型不純物濃度が高くなっていたものの、ｐ型不純物濃度の増加割合が７．４％となっていた。この結果より、図９に示した従来の製造方法のときの１６．６％と比較して、十分にｐ型不純物濃度の高濃度化を抑制できていることが分かる。
【００３８】
なお、ｐ-型層１６をエピタキシャル成長させる際には、半導体基板１０の表面に対して平行に成長ガスなどを供給する形態や半導体基板１０の表面に対して垂直に成長ガスなどを供給する形態がある。いずれの形態であっても、ｐ-型層１６のｐ型不純物濃度のバラツキの問題は発生し得るため、いずれの形態を用いてｐ-型層１６をエピタキシャル成長させる場合であっても、不純物消費領域３にダミートレンチ１５を形成することで、上記効果が得られる。
【００３９】
〔図３（ｃ）に示す工程〕
ＣＭＰ（Chemical Mechanical Polishing）などによる研磨を行うことで、ｐ-型層１６のうちの不要部分、つまりトレンチ１４およびダミートレンチ１５内に形成された部分以外を除去することで、ｎ-型層１２の表面を露出させ、ｎ-型層１２およびｐ-型層１６の表面を平坦化する。これにより、ｎ-型層１２からなるｎ型カラムとｐ-型層１６からなるｐ型カラムが交互に繰り返されたＰＮカラムを有するＳＪ構造を構成することができる。
【００４０】
この後の工程については従来から周知なものであるため図示しないが、例えば以下の製造工程を行っている。すなわち、必要に応じてＳＪ構造の表面にドリフト層を構成するｐ-型層をエピタキシャル成長させたのち、ｐ型ベース領域をイオン注入もしくはエピタキシャル成長にて形成する。また、ｐ型ベース領域の所望位置にｎ+型ソース領域やｐ+型コンタクト領域などを形成したのち、ｐ型ベース領域を貫通してドリフト層に達するトレンチを形成する。さらに、トレンチ内壁面を覆うようにゲート絶縁膜を形成すると共に、トレンチ内を埋め込むようにゲート絶縁膜上にゲート電極を形成する。そして、半導体基板１０の表面側において、層間絶縁膜形成工程やゲート配線およびソース電極の形成工程を行ったり、半導体基板１０の裏面側においてドレイン電極の形成工程を行うことにより、半導体素子としてｎチャネル型の縦型ＭＯＳＦＥＴが形成される。その後、ダイシングによりチップ単位に分割することでＳＪ構造の縦型ＭＯＳＦＥＴを有する半導体装置が完成する。
【００４１】
以上説明したように、本実施形態の製造方法においては、無効領域２にダミートレンチ１５を形成することで不純物消費領域３を設けている。このため、ｐ-型層１６をエピタキシャル成長させる際に、ｐ-型層１６が成長しない領域に供給される成長ガス中に含まれたｐ型不純物が、ダミートレンチ１５側に集中して供給され、そのダミートレンチ１５内に成長するｐ-型層１６に取り込まれるようにできる。したがって、不純物消費領域３よりも内側である有効領域１に形成されたトレンチ１４では、ｐ型不純物が均一に供給され、そのトレンチ１４内に成長するｐ-型層１６のｐ型不純物濃度が設計値よりも高くなることを抑制できる。これにより、有効領域１の外周側において内周側よりもｐ-型層１６の不純物濃度が高くなることを抑制することが可能となる。
【００４２】
よって、半導体装置の製造に用いる有効領域１については、ｐ型不純物濃度にバラツキがない均一なｐ-型層１６にでき、ｎ-型層１２とｐ-型層１６とによって構成されるＰＮカラムのチャージバランスを得ることが可能となる。また、ＰＮカラムのチャージバランスが得られることから、有効領域１に形成されるデバイスに低耐圧不良が発生することを抑制することも可能となる。
【００４３】
本実施形態と従来の半導体装置の製造方法を用いて半導体装置を形成した場合の耐圧について、実験によって比較を行った。具体的には、従来の半導体装置の製造方法を用いた場合については、図５Ａに示すように、有効領域Ｊ１の外周位置となる点Ａから中央部となる点Ｂまでの複数の場所での耐圧を調べた。同様に、本実施形態の半導体装置の製造方法を用いた場合についても、図５Ｂに示すように、有効領域１の外周位置となる点Ａから中央部となる点Ｂまでの複数の場所での耐圧を調べた。その結果、それぞれ図６Ａ、図６Ｂの結果となった。
【００４４】
図６Ａに示すように、従来の製造方法の場合には、有効領域Ｊ１のうちの外周側においてドレイン耐圧が６００Ｖ未満となっており、それよりも内側ではドレイン耐圧が６００Ｖ以上となっていた。これに対して、図６Ｂに示すように、本実施形態の製造方法の場合には、有効領域１の外周側から中央部に至るまで、ドレイン耐圧が６００Ｖ以上となっていた。この結果からも、本実施形態の半導体装置の製造方法を用いることにより、有効領域１に形成されるデバイスに低耐圧不良が発生することを抑制できていると言える。
【００４５】
また、図６Ａから判るように、有効領域Ｊ１の外周側となる点Ａでは低耐圧不良が発生していたが、点Ａから５ｍｍ内側では低耐圧不良が発生していなかった。このため、本実施形態のように、有効領域１を囲むように配置した不純物消費領域３を５ｍｍ以上の幅とすることで、より確実に低耐圧不良の発生を抑制することが可能となる。
【００４６】
さらに、本実施形態では、有効領域１から不純物消費領域３までの間隔を有効領域１に配置されるチップ間の間隔と等しくしてある。このため、不純物消費領域３が有効領域１から離れ過ぎないようにでき、有効領域１の外周側においてトレンチ１４が疎とならないようにできる。これにより、より有効領域１の外周側でのｐ型不純物濃度の高濃度化を抑制することが可能となる。
【００４７】
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４８】
例えば、上記各実施形態では半導体素子としてｎチャネル型の縦型ＭＯＳＦＥＴを形成する場合を一例として挙げたが、各構成要素の導電型を反転させたｐチャネル型の縦型ＭＯＳＦＥＴであっても良い。勿論、縦型ＭＯＳＦＥＴ以外の半導体素子、例えばダイオードを備えた半導体装置とする場合であっても、同様のことが言える。
【００４９】
また、不純物消費領域３の幅については任意であり、半導体基板１０の端まで形成されていても良いが、５ｍｍ以上であれば、より確実に有効領域１での耐圧低下を抑制できるため好ましい。
【００５０】
また、無効領域２のうち不純物消費領域３以外の部分を覆う材料を酸化膜などの絶縁膜１３としたが、ｐ-型層１６を成長させる際に、シリコン上と比較して成長が抑制される材料、つまり半導体基板１０を構成する半導体材料に対する異種材料膜であれば良い。
【００５１】
さらに、上記実施形態では、無効領域２のうち不純物消費領域３とは異なる領域を絶縁膜１３で覆うようにしたが、無効領域２が全域露出した状態でｐ-型層１６をエピタキシャル成長させても良い。この場合でも、仮に不純物消費領域３が形成していなければ、トレンチ１４が有効領域１の外周側において疎になるため、上記問題を発生させ得る。したがって、不純物消費領域３を形成することで、上記実施形態と同様の効果を得ることができる。ただし、無効領域２のうちの不純物消費領域３とは異なる領域を異種材料膜で覆う場合に、特に有効領域１の外周側においてｐ-型層１６の不純物濃度が高くなり易い。このため、このような場合に不純物消費領域３を形成することで、より効果的に有効領域１の外周側において内周側よりもｐ-型層１６の不純物濃度が高くなることを抑制することが可能となる。
【符号の説明】
【００５２】
１      有効領域
２      無効領域
３      不純物消費領域
１０    半導体基板
１１    ｎ+型シリコン基板
１２    ｎ-型層
１３    絶縁膜
１４、１５  トレンチ
１６  ｐ-型層
２０  マスク
【図１】
2014112593.tif 000003
【図２】
2014112593.tif 000004
【図３】
2014112593.tif 000005
【図４】
2014112593.tif 000006
【図５Ａ】
2014112593.tif 000007
【図５Ｂ】
2014112593.tif 000008
【図６Ａ】
2014112593.tif 000009
【図６Ｂ】
2014112593.tif 000010
【図７】
2014112593.tif 000011
【図８】
2014112593.tif 000012
【図９】
2014112593.tif 000013
【図１０】
2014112593.tif 000014
【図１１】
2014112593.tif 000015