(57)【要約】      （修正有）【課題】電界効果トランジスタの製造においてダミーゲートを形成する方法を提供する。【解決手段】（ａ）多結晶シリコン層を有する被処理体をＨＢｒガスのプラズマに曝す第１工程（Ｓ１）であって、前記多結晶シリコン層をエッチングして当該多結晶シリコン層から一対の側面を有するダミー半導体部を形成し、且つ、当該ダミー半導体部の下端に近づくにつれて膜厚が小さくなるように、前記一対の側面にエッチング副生成物に基づく保護膜を形成すると、（ｂ）第１工程の後に、ＨＢｒガスのプラズマに被処理体を更に曝す第２工程（Ｓ２）と、を含む。【選択図】図３
2014120661.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタの製造においてダミーゲートを形成する方法であって、
多結晶シリコン層を有する被処理体をＨＢｒガスのプラズマに曝す第１工程であって、前記多結晶シリコン層をエッチングして該多結晶シリコン層から一対の側面を有するダミー半導体部を形成し、且つ、該ダミー半導体部の下端に近づくにつれて膜厚が小さくなるように、前記一対の側面にエッチング副生成物に基づく保護膜を形成する、該第１工程と、
前記第１工程の後に、ＨＢｒガスのプラズマに前記被処理体を更に曝す第２工程と、
を含む方法。
【請求項２】
前記第２工程の後に、臭素ガス又は塩素ガスのプラズマに前記被処理体を更に曝す第３工程を更に含む、請求項１に記載の方法。
【請求項３】
前記プラズマがマイクロ波によって生成される、請求項１又は２に記載の方法。
【請求項４】
前記電界効果トランジスタは、フィン型の電界効果トランジスタであり、
前記被処理体は、一以上のフィン型半導体部位を有し、
前記多結晶シリコン層は、前記一以上のフィン型半導体部を覆うように設けられ、
前記ダミー半導体部は、前記一以上のフィン型半導体部位に交差する方向に延在するように形成される、
請求項１〜３の何れか一項に記載の方法。
【請求項５】
前記第１工程においては、ＨＢｒガスのプラズマと共に酸素ガスのプラズマが生成される、請求項１〜４の何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電界効果トランジスタの製造においてダミーゲートを形成する方法に関するものである。
【背景技術】
【０００２】
従来の電界効果トランジスタ、即ちプレーナ型の電界効果トランジスタは、平坦な半導体表面の表層にチャネルが形成された二次元的な形状を有しており、当該チャネル上にゲート絶縁膜を介してゲート電極を有している。また、近年、高速動作・低消費電力特性の向上を目的として、フィン型の半導体部位の周囲を囲むようにゲート絶縁膜を設け、これを囲むようにゲート電極を配置した三次元形状のトランジスタ、即ち、フィン型の電界効果トランジスタが実用化され始めている（例えば、特許文献１参照）。
【０００３】
プレーナ型及びフィン型の双方の電界効果トランジスタの製造においては、ダミーゲートを除去することにより形成される空間に電極材料を供給することで、ゲート電極を形成することがある。具体的には、ダミーゲートを形成し、当該ダミーゲートの側面に沿うように側壁スペーサを形成し、ダミーゲートを除去し、ダミーゲートが除去されることによって形成される空間、即ち側壁スペーサによって囲まれた空間に電極材料を供給することで、ゲート電極を形成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，５６０，７５６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電界効果トランジスタの電気的特性は、ゲート絶縁膜に対するゲート電極の接触面積によって変動する。この変動を抑制するためには、ゲート絶縁膜に対するゲート電極の接触面積のトランジスタ間でのばらつきを抑制する必要がある。そのためには、側壁スペーサに囲まれた空間を電極材料で満たすことを可能とする技術が必要である。
【課題を解決するための手段】
【０００６】
本発明の一側面は、電界効果トランジスタの製造においてダミーゲートを形成する方法に関するものである。この方法は、（ａ）多結晶シリコン層を有する被処理体をＨＢｒガスのプラズマに曝す第１工程であって、前記多結晶シリコン層をエッチングして当該多結晶シリコン層から一対の側面を有するダミー半導体部を形成し、且つ、当該ダミー半導体部の下端に近づくにつれて膜厚が小さくなるように、前記一対の側面にエッチング副生成物に基づく保護膜を形成する、第１工程と、（ｂ）第１工程の後に、ＨＢｒガスのプラズマに被処理体を更に曝す第２工程と、を含む。一形態においては、第１工程において、ＨＢｒガスと酸素ガスの混合ガスのプラズマに被処理体が曝されてもよい。
【０００７】
上記方法では、第１工程において、被処理体をＨＢｒガスのプラズマに曝すことにより、下地の表面に実質的に到達するまで多結晶シリコン層をエッチングする。これによって、後にダミーゲートとなる多結晶シリコン製のダミー半導体部が形成される。第１工程におけるエッチングは、エッチング副生成物であるＳｉ及びＢｒを含む化合物がダミー半導体部の一対の側面に堆積しつつ、進行する。前記化合物が一対の側面に堆積することにより形成される保護膜は、ダミー半導体部の上側部分では厚く形成され、当該ダミー半導体部の下端に近づくにつれて膜厚が小さくなるように形成される。そして、第２工程において、ＨＢｒガスのプラズマに被処理体を更に曝すと、横方向のエッチングが進行する。ここで、ダミー半導体部の上側部分は、当該上側部分に形成されている保護膜が厚いので、横方向にエッチングされることがないか、又は、横方向にエッチングされる量が少なくなる。一方、ダミー半導体部の底部は、当該底部に形成されている保護膜が薄いので、横方向にエッチングされる。また、底部においても、ダミー半導体部の下端に向かうにつれて保護膜の厚みが小さくなるので、ダミー半導体部の底部の少なくとも一部、即ち、ダミー半導体の下端からある高さまでの一部分は、一対の側面間の距離がダミー半導体部の下端に向かうにつれて小さくなるテーパー形状を有するようになる。このようにして形成されたダミー半導体部をダミーゲートとして用いると、側壁スペーサに囲まれた空間、即ち、当該ダミーゲートを除去した後に側壁スペーサによって画成される空間は、下方に向かうにつれて幅の狭くなる空間となる。かかる空間には、電極材料を満たすことが容易である。
【０００８】
一形態においては、前記方法は、第２工程の後に、臭素ガス又は塩素ガスのプラズマに前記被処理体を更に曝す第３工程を更に含む。一形態では、第３工程では、酸素ガスを含めずに臭素ガス又は塩素ガスのプラズマが生成され得る。通常、電界効果トランジスタはＳｉＯ２から構成された絶縁層を含む。したがって、ダミー半導体部をエッチングする際には、絶縁層に対して多結晶シリコン層に選択性を有するガスのプラズマを生成する必要がある。臭素ガス又は塩素ガスは、絶縁層を実質的にエッチングせず、ダミー半導体部を選択性にエッチングする。また、第３工程に用いられるガスは堆積性が低く、また、エッチング副生成物の堆積性も低い。したがって、第３工程のエッチングの結果、一対の側面はより滑らかな表面となる。
【０００９】
一形態においては、前記プラズマはマイクロ波によって生成されてもよい。マイクロ波をプラズマ源として用いると、平行平板型のプラズマ処理装置で用いられているような他のプラズマ源を用いる場合よりも、ラジカルの生成効率及びラジカル生成量の制御性を向上することができる。その結果、エッチング副生成物の発生効率を向上することができ、また、エッチング副生成物の生成量の制御性を向上することができる。したがって、ダミー半導体部に対するエッチング副生成物の付着量の制御性を向上することができ、延いてはダミー半導体部の形状の制御性を向上することができる。
【００１０】
一形態においては、電界効果トランジスタは、フィン型の電界効果トランジスタであってもよく、この場合に被処理体は一以上のフィン型半導体部位を有し、前記多結晶シリコン層は一以上のフィン型半導体部位を覆うように設けられており、前記ダミー半導体部は、一以上のフィン型半導体部位に交差する方向に延在するように形成される。ここで、フィン型半導体部位より上方ではエッチング副生成物の源となるシリコンの量が多いが、フィン型半導体部位より下方においては当該フィン型半導体部位が存在するためにシリコンの量が相対的に少ない。したがって、上述したエッチング副生成物に基づく保護膜は、フィン型半導体部位の上方よりも下方において薄く形成され易い。よって、上述した方法はフィン型の電界効果トランジスタの製造におけるダミーゲートの形成に好適である。また、一対の側面間の距離が下端に近づくほど小さくなるダミー半導体部のテーパー形状を、フィン型半導体部位よりも下方に設けることが可能となる。
【発明の効果】
【００１１】
以上説明したように、本発明の一側面及び種々の形態によれば、側壁スペーサに囲まれた空間を電極材料で満たすことを可能とするダミーゲートの形成方法が提供される。
【図面の簡単な説明】
【００１２】
【図１】一般的なフィン型の電界効果トランジスタの製造の中間段階で製造される製造物を示す斜視図である。
【図２】一般的な多結晶シリコン層のエッチングによって形成されるダミーゲートを含む製造物の断面を示す図である。
【図３】一実施形態のダミーゲートを形成する方法を示す流れ図である。
【図４】一実施形態のダミーゲートを形成する方法において準備される被処理体を一部破断して示す斜視図である。
【図５】一実施形態のダミーゲートを形成する方法の各工程を説明するための断面図である。
【図６】一実施形態のダミーゲートを形成する方法の各工程を説明するための断面図である。
【図７】一実施形態のダミーゲートを形成する方法の各工程を説明するための断面図である。
【図８】プレーナ型の電界効果トランジスタの製造において図３に示す方法を用いた場合の各工程後の被処理体の状態を示す図である。
【図９】一実施形態のダミーゲートを形成する方法の実施に用いることが可能なプラズマ処理装置を概略的に示す図である。
【図１０】図９に示すスロット板の一例を示す平面図である。
【図１１】図９に示すプラズマ処理装置のガス供給系を概略的に示す図である。
【図１２】実験例１及び実験例２の処理条件を記した表１を示している。
【図１３】実験例１及び実験例２の実験結果（表２）を示す図である。
【図１４】実験例３及び実験例４の処理条件を記した表３を示している。
【図１５】実験例３及び実験例４の実験結果（表４）を示す図である。
【図１６】実験例５〜７の処理条件を記した表５を示している。
【図１７】実験例５〜７の実験結果（表６）を示す図である。
【図１８】実験例５〜７で作成したダミー半導体部ＤＳのテーパー形状の高さを示すグラフである。
【図１９】実験例８〜１１の処理条件を記した表７を示している。
【図２０】実験例８〜１１の実験結果（表８）を示す図である。
【図２１】実験例８〜１１で作成したダミー半導体部ＤＳの上部ＣＤ、中間ＣＤ、及び底部ＣＤを示すグラフである。
【図２２】実験例１２〜１４の処理条件を記した表９を示している。
【図２３】実験例１２〜１４の実験結果（表１０）を示す図である。
【図２４】実験例１２〜１４で作成したダミー半導体部ＤＳのテーパー形状の高さを示すグラフである。
【図２５】実験例１５及び実験例１６の処理条件を記した表１１を示している。
【図２６】実験例１５及び実験例１６の実験結果（表１２）を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００１４】
まず、一般的なフィン型の電界トランジスタの製造に関して説明する。図１は、一般的なフィン型の電界効果トランジスタの製造の中間段階で製造される製造物を示す斜視図である。図１に示す製造物１００は、シリコン製の基板１０２を有している。基板１０２の表面上には複数の半導体部位１０４が設けられている。複数の半導体部位１０４はフィン型の半導体部位であり、同一方向に延在し、且つ並列に設けられている。複数の半導体部位１０４は、基板１０２と同じ材料から構成されている。複数の半導体部位１０４は、例えば、シリコン製の半導体基板をエッチングすることにより形成される。
【００１５】
複数の半導体部位１０４の間には、絶縁層１０６が設けられている。絶縁層１０６は、ＳｉＯ２から構成されており、複数の半導体部位１０４を当該半導体部位１０４の高さ方向中間位置まで覆うように設けられている。絶縁層１０６は、例えば、複数の半導体部位１０４を覆うように基板１０２上にＳｉＯ２層を形成し、当該ＳｉＯ２層をエッチバックすることによって、形成される。
【００１６】
また、製造物１００は、複数のダミーゲート１０８を有している。ダミーゲート１０８は、複数の半導体部位１０４に直交する方向に延在しており、複数の半導体部位１０４及び絶縁層１０６を部分的に覆っている。複数のダミーゲート１０８は、複数の半導体部位１０４及び絶縁層１０６を覆うように多結晶シリコン層を設け、当該多結晶シリコン層上にマスクＭを設け、当該マスクＭのパターンを転写するよう多結晶シリコン層をエッチングすることにより形成される。マスクＭは、例えば、ＳｉＮ層とＳｉＯ２層の多層構造を有し得る。
【００１７】
また、製造物１００は、側壁スペーサ１１２を有している。側壁スペーサ１１２は、ダミーゲート１０８の一対の側面に沿って設けられる。側壁スペーサ１１２は、例えば、ＳｉＮから構成される。
【００１８】
図２は、一般的な多結晶シリコン層のエッチングによって形成されるダミーゲートを含む製造物の断面を示す図であり、同図においては、図１のＩＩ−ＩＩ線に沿ってとった断面が示されている。従来の一般的な方法によって多結晶シリコン層をエッチングすると、図１に示す製造物の断面は図２の（ａ）に示すものとなる。図２の（ａ）に示すように、ダミーゲート１０８の一対の側面間の幅は、一般的には、絶縁層１０６に近づくにつれて、即ち、当該ダミーゲート１０８の下端に近づくにつれて大きくなる。このように、従来のダミーゲート１０８の形状は、一般的には、逆テーパー形状となる。逆テーパー形状を有するダミーゲート１０８を除去することにより形成される空間ＳＰは、図２の（ｂ）に示す形状となる。即ち、図２の（ｂ）に示すように、空間ＳＰを画成する一対の側壁スペーサ１１２の間隔は、下方に向かうにつれて大きくなる。より具体的には、高さ方向におけるある位置の空間ＳＰの幅ＷＬは、当該位置よりも上方における空間ＳＰの幅ＷＵよりも大きくなる。このような空間ＳＰ内に電極材料を供給すると、空間ＳＰを電極材料で満たすことができない事態が生じ得る。具体的には、空間ＳＰの隅部ＣＰ、即ち、絶縁層１０６の表面と側壁スペーサ１１２との接触箇所の近傍にまで電極材料が満たされないことがある。
【００１９】
一実施形態のダミーゲートを形成する方法は、図２を参照して上述した問題を解決し、ダミーゲートを除去することで形成される空間を電極材料で満たすことを容易化し得るものである。図３は、一実施形態のダミーゲートを形成する方法を示す流れ図である。以下、図３を参照して、フィン型の電界効果トランジスタの製造においてダミーゲートを形成する方法の一実施形態を説明する。
【００２０】
一実施形態のダミーゲートを形成する方法では、まず、被処理体Ｗが準備される。図４は、一実施形態のダミーゲートを形成する方法において準備される被処理体を一部破断して示す斜視図である。図４においては、隣り合う二つの半導体部位１０４の間において多結晶シリコン層ＰＬ及びマスクＭを破断した被処理体Ｗが示されており、同図においては多結晶シリコン層ＰＬの破断面ＰＣＳが見えている。
【００２１】
図４に示すように、被処理体Ｗは、基板１０２、複数の半導体部位１０４、絶縁層１０６、及び、多結晶シリコン層ＰＬを有する。基板１０２は、上述したようにシリコン製の基板である。基板１０２の表面上には、フィン型の複数の半導体部位１０４が形成されている。
【００２２】
複数の半導体部位１０４の間にはＳｉＯ２から構成された絶縁層１０６が設けられている。半導体部位１０４及び絶縁層１０６の形成方法は、上述した一般的な手法と同様の手法で形成される。また、半導体部位１０４及び絶縁層１０６上には、これら半導体部位１０４及び絶縁層１０６を覆うように多結晶シリコン層ＰＬが設けられている。多結晶シリコン層ＰＬは、例えば、化学気相成長法（ＣＶＤ）を用いて形成される。多結晶シリコン層ＰＬ上には、マスクＭが形成されている。マスクＭは、多結晶シリコン層ＰＬに転写するパターンを有している。一実施形態では、マスクＭは、ＳｉＮから構成された第１層１１０上に、ＳｉＯ２から構成された第２層１１４が設けられた多層構造を有し得る。
【００２３】
図３に示す方法では、図４に示す被処理体Ｗに対して工程Ｓ１〜Ｓ３が実施される。以下、図３及び図４に加えて、図５〜７を参照する。図５〜７は、一実施形態のダミーゲートを形成する方法の各工程を説明するための断面図である。なお、図５〜７においては、各工程における被処理体Ｗの状態を、図４の破断面ＰＣＳを含む平面と同一平面における領域ＲＣＳの断面を同図に示す矢印Ｖ方向から見た断面図を用いて示している。
【００２４】
図３に示す方法では、工程Ｓ１において、被処理体Ｗが、プラズマ処理装置の処理容器内に収容され、ＨＢｒガスのプラズマに曝される。この工程Ｓ１では、マスクＭのパターンを多結晶シリコン層ＰＬに転写するよう、当該多結晶シリコン層ＰＬがエッチングされる。
【００２５】
図５の（ａ）に示すように、ＨＢｒガスを励起させると、Ｂｒ（臭素）のラジカルといった活性種が生成される。工程Ｓ１では、生成されたＢｒの活性種と多結晶シリコン層ＰＬのＳｉ（シリコン）とが結合することで、多結晶シリコン層ＰＬがエッチングされる。なお、図５の（ａ）において、円によって囲まれた「Ｂｒ」は、Ｂｒの活性種を示している。
【００２６】
図５の（ｂ）に示すように、工程Ｓ１では、多結晶シリコン層ＰＬのエッチングの進行に伴い、多結晶シリコン層ＰＬから形成されるダミー半導体部ＤＳが序々に形成される。ダミー半導体部ＤＳの形状は、マスクＭの形状を反映したものであり、一対の側面ＳＳを有する。
【００２７】
また、工程Ｓ１のＨＢｒガスのプラズマを用いたエッチングは、イオンアシストエッチングではなく反応性のエッチングであり、等方的なエッチングである。したがって、工程Ｓ１では、多結晶シリコン層ＰＬから形成されるダミー半導体部ＤＳの側面に、保護膜を形成しつつ多結晶シリコン層ＰＬをエッチングする。
【００２８】
一実施形態においては、工程Ｓ１では、プラズマ処理装置内の処理容器内には、ＨＢｒガスと共にＯ２ガス及びＡｒガスが供給され得る。工程Ｓ１では、一対の側面ＳＳに、Ｓｉ、Ｂｒ、及びＯ（酸素）が結合することによって生成される化合物であるＳｉＢｒＯ、即ち、エッチング副生成物が堆積する。これにより、ダミー半導体部ＤＳの一対の側面ＳＳには、保護膜ＰＦが形成される。なお、保護膜ＰＦは、ＳｉとＯの化合物であるＳｉＯも一部に含み得る。
【００２９】
工程Ｓ１では、多結晶シリコン層ＰＬの下地である絶縁層１０６に到達するまで、多結晶シリコン層ＰＬのエッチングが進められる。工程Ｓ１の終了時点では、被処理体Ｗの断面は、図６の（ａ）に示す構造となる。即ち、工程Ｓ１により、図６の（ａ）に示すように、半導体部位１０４及び絶縁層１０６が露出するまで多結晶シリコン層ＰＬがエッチングされ、ダミー半導体部ＤＳが形成される。また、ダミー半導体部ＤＳの一対の側面ＳＳには、保護膜ＰＦが形成される。
【００３０】
図６の（ａ）に示すように、保護膜ＰＦは、ダミー半導体部ＤＳの上側部分では厚く形成され、また、ダミー半導体部ＤＳの下端に近づくにつれて膜厚が薄くなるように形成される。これは、ダミー半導体部ＤＳの上側部分には比較的多くのＢｒ、Ｏ等の活性種が供給され、ダミー半導体部ＤＳの下端に近づくにつれて、供給される活性種の量が少なくなるからである。また、フィン型の半導体部位１０４を有する被処理体Ｗにおいては、半導体部位１０４の上方にはＳｉが比較的多く存在するが、半導体部位１０４の下方においては当該半導体部位１０４が存在するためにＳｉの量が少なくなる。その結果、ダミー半導体部ＤＳの一対の側面ＳＳに形成される保護膜ＰＦの膜厚はダミー半導体部ＤＳの上側部分においてより厚くなり、下端に近づくにつれて膜厚が薄くなる傾向がより顕著なものとなる。
【００３１】
次いで、本方法では、図３に示すように、工程Ｓ２において、被処理体ＷがＨＢｒガスのプラズマに更に曝される。この工程Ｓ２においても、プラズマ処理装置内の処理容器内には、ＨＢｒガスと共にＯ２ガス及びＡｒガスが供給され得る。先の工程Ｓ１に多結晶シリコン層ＰＬが下地までエッチングされているので、工程Ｓ２においては、エッチングによって発生するシリコンの量が少なくなり、保護膜ＰＦの源となり得るエッチング副生成物の発生量が相当に低くなる。したがって、工程Ｓ２では、エッチングが横方向に進行する。また、工程Ｓ２では、保護膜ＰＦ及びダミー半導体部ＤＳが選択的にエッチングされる。
【００３２】
具体的には、ダミー半導体部ＤＳの上側部分には、厚い保護膜が形成されているので、当該上側部分では、横方向にダミー半導体部ＤＳがエッチングされる量が比較的少なくなる。例えば、ダミー半導体部ＤＳの上側部分では、保護膜ＰＦが横方向にエッチングされ、ダミー半導体部ＤＳは実質的にエッチングされないか、又は僅かにエッチングされる。一方、ダミー半導体部ＤＳの底部ＢＰには薄い保護膜が形成されているので、横方向にダミー半導体部ＤＳがエッチングされる量が比較的大きくなる。即ち、保護膜ＰＦに加えて当該底部ＢＰも横方向にエッチングされる。したがって、工程Ｓ２の途中では、図６の（ｂ）に示すように、例えば、ダミー半導体部ＤＳの底部ＤＳの横方向のエッチングは進行し、一方、ダミー半導体部ＤＳの上側部分には、保護膜ＰＦが残されており、当該ダミー半導体部ＤＳの上側部分の横方向のエッチングは開始していない状態となる。
【００３３】
また、ダミー半導体部ＤＳの下端に向かうにつれて保護膜ＰＦの厚みが小さくなるので、底部ＢＰにおいては、下端に近いほど横方向にエッチングされる量が多くなる。その結果、工程Ｓ２の終了時には、図７の（ａ）に示すように、ダミー半導体部ＤＳの底部ＢＰにおいては、一対の側面ＳＳ間の距離がダミー半導体部ＤＳの下端に近づくほど小さくなる。よって、ダミー半導体部ＤＳの底部ＢＰは、下端から少なくとも一部においてテーパー形状を有するようになる。また、フィン型の半導体部位１０４を有する被処理体Ｗでは、ダミー半導体部ＤＳの底部ＢＰのテーパー形状を、半導体部位１０４の頂部よりも下方に設けることが可能となる。
【００３４】
このような形状を有するダミー半導体部ＤＳをダミーゲートとして用いると、ダミーゲート除去後に側壁スペーサ層間に形成される空間の形状は、容易に電極材料で満たすことが可能な形状となる。特に、絶縁層１０６と側壁スペーサとによって囲まれた空間の隅部の角度は鈍角となるので、当該隅部まで容易に電極材料を供給することが可能となる。
【００３５】
一実施形態においては、工程Ｓ２によって形成したダミー半導体部ＤＳをダミーゲートとして用いるのではなく、工程Ｓ２の後に更に工程Ｓ３を実施することができる。工程Ｓ３では、被処理体Ｗが、プラズマ処理装置の処理容器内において塩素ガス（Ｃｌ２ガス）又は臭素ガス（Ｂｒ２ガス）のプラズマに曝される。この工程Ｓ３では、処理容器内には酸素ガスは供給されない。このように、工程Ｓ３では、ＨＢｒガスに比べて堆積性の低い塩素ガス又は臭素ガスが用いられる。また、工程Ｓ３において生成されるエッチング副生成物は堆積性が低い。したがって、工程Ｓ３では、ダミー半導体部ＤＳの底部ＢＰの横方向のエッチングが更に進行する。その結果、図７の（ｂ）に示すように、工程Ｓ３で形成される底部ＢＰの一対の側面ＳＳは、工程Ｓ２で形成される底部ＢＰの一対の側面ＳＳよりも、更に滑らかなものとなる。
【００３６】
また、工程Ｓ３で用いられるガスはハロゲンガスではあるが、フッ素ガスではない。フッ素ガスは、多結晶シリコン製のダミー半導体部ＤＳをエッチングすることは可能であるが、ダミー半導体部ＤＳに対して選択性を有するものではなく、絶縁層１０６をエッチングするからである。よって、工程Ｓ３では、ダミー半導体部ＤＳを選択的にエッチングすることも可能となっている。
【００３７】
次に、図８を参照する。図８は、プレーナ型の電界効果トランジスタの製造において図３に示す方法を用いた場合の各工程後の被処理体の状態を示す図である。図３に示す方法は、フィン型の電界効果トランジスタの製造に限定されず、プレーナ型の電界効果トランジスタの製造にも用いることができる。
【００３８】
図８の（ａ）に示すように、プレーナ型の電界効果トランジスタの製造においては、Ｓｉ製の基板２０２の表面上にＳｉＯ２製の絶縁膜２０６が形成され、絶縁膜２０６上に設けられた多結晶シリコン層にマスクＭのパターンを転写するよう多結晶シリコン層をエッチングすることにより、絶縁膜２０６上にダミー半導体部ＤＳが形成される。なお、プレーナ型の電界効果トランジスタの製造に用いられるマスクＭは、ＳｉＯ２から構成された第１層２１０上にＳｉＮから構成された第２層２１４を含む多層構造を有し得る。
【００３９】
プレーナ型の電界効果トランジスタの製造においても、工程Ｓ１では、絶縁膜２０６上に設けられた多結晶シリコン層が、下地である絶縁膜２０６の表面に到達するまでエッチングされる。プレーナ型の電界効果トランジスタの製造においても、同様に、工程Ｓ１においてダミー半導体部ＤＳの側面ＳＳ上に形成される保護膜ＰＦの膜厚は、ダミー半導体部ＤＳの上端から下端に近づくにつれて小さくなる傾向を有する。但し、プレーナ型の電界効果トランジスタでは、フィン型の半導体部位は設けられないので、保護膜ＰＦの膜厚に関する上記傾向は、フィン型電界効果トランジスタの保護膜ＰＦの膜厚に関する傾向ほど顕著ではない。
【００４０】
そして、工程Ｓ２においては、図８の（ａ）に示す被処理体Ｗが更にＨＢｒのプラズマに曝されることにより、ダミー半導体部ＤＳの底部ＢＰが横方向にエッチングされる。その結果、図８の（ｂ）に示すように、底部ＢＰにおいて、一対の側面ＳＳ間の距離がダミー半導体部ＤＳの下端に向かうほど小さくなる。また、工程Ｓ３を更に行うと、図８の（ｃ）に示すように、底部ＢＰにおいて、一対の側面ＳＳがより滑らかな面となる。
【００４１】
図３に示した方法においては、工程Ｓ２の時間を調整することによって、ダミー半導体部ＤＳの底部ＢＰの横方向のエッチング量を調整することができる。即ち、工程Ｓ２の時間を長くするほど、ダミー半導体部ＤＳの底部ＢＰの横方向のエッチング量を大きくすることができる。
【００４２】
また、図３に示した方法においては、工程Ｓ１の実施時の被処理体Ｗの温度を調整することで、保護膜ＰＦの膜厚を調整することができる。これは、被処理体Ｗの温度が高いほど、ダミー半導体部ＤＳに対するエッチング副生成物の付着確率（付着係数）が低くなるからである。また、工程Ｓ２の実施時の被処理体Ｗの温度を調整することで、ダミー半導体部ＤＳのエッチング速度、特に工程Ｓ２におけるダミー半導体部ＤＳの横方向のエッチング速度を調整することができる。これは、被処理体の温度が高いほど、ダミー半導体部ＤＳのエッチング速度が高められるからである。例えば、工程Ｓ１及び工程Ｓ２における被処理体Ｗの温度は、６０°〜７０°といった温度に設定され得る。
【００４３】
また、図３に示した方法においては、工程Ｓ１におけるＨＢｒガスの流量とＯ２ガスの流量を相対的に調整することで、上述したテーパー形状が作成される部分の高さ（図７の（ａ）及び（ｂ）の「Ｈ」を参照されたい）、即ち、ダミー半導体部ＤＳの下端からテーパー形状が終了する高さ位置までの距離（以下、「テーパー形状の高さ」という）を調整することができる。具体的には、ＨＢｒガスの流量を減少させてＯ２ガスの流量を増加させると、上述したエッチング副生成物である化合物の発生量が多くなり、保護膜ＰＦの厚みは厚くなる。この保護膜ＰＦを除去するために工程Ｓ２の処理時間を長くすると、保護膜ＰＦの厚みが小さい底部ＢＰでは横方向のエッチングが進行していき、これに比例してテーパー形状が作成される部分の高さが高くなる。このように、図３に示した方法では、工程Ｓ１におけるＨＢｒガスの流量とＯ２ガスの流量を相対的に調整することで、上述したテーパー形状が作成される部分の高さを調整することも可能である。
【００４４】
また、一実施形態においては、上述した工程Ｓ１〜Ｓ３では、プラズマ源としてマイクロ波を用いてプラズマが生成され得る。例えば、ラジアルラインスロットアンテナから放出されるマイクロ波を用いて、工程Ｓ１〜Ｓ３の各工程において処理容器内のガスを励起させることができる。マイクロ波を用いるプラズマ処理装置では、平行平板型のプラズマ処理装置よりも、ラジカルの生成効率及びラジカル生成量の制御性を向上することができる。その結果、エッチング副生成物の発生効率を向上することができ、また、エッチング副生成物の生成量の制御性を向上することができる。したがって、ダミー半導体部ＤＳに対するエッチング副生成物の付着量の制御性を向上することができ、延いてはダミー半導体部ＤＳの形状の制御性を向上することができる。
【００４５】
また、マイクロ波をプラズマ源として用いる場合に、図３に示した方法では、マイクロ波のパワーを制御することにより、テーパー形状の高さを調整することができる。具体的には、マイクロ波のパワーを調整すると、エッチング副生成物である化合物の量を調整することができる。その結果、保護膜ＰＦの厚みを調整することができる。これにより、工程Ｓ２における横方向のエッチングの進行の度合いを調整することができ、延いてはテーパー形状が作成される部分の高さを調整することができる。このように、図３に示した方法では、工程Ｓ１におけるマイクロ波のパワーを調整することで、上述したテーパー形状の高さを調整することも可能である。例えば、マイクロ波のパワーは１７００Ｗ〜２３００Ｗといった範囲で調整され得る。
【００４６】
以下、実施形態のダミーゲートを形成する方法の実施に用いることが可能なプラズマ処理装置として、マイクロ波をプラズマ源として用いるプラズマ処理装置の一例について説明する。図９は、一実施形態のダミーゲートを形成する方法の実施に用いることが可能なプラズマ処理装置を概略的に示す図である。図９には、プラズマ処理装置１０の断面が概略的に示されている。
【００４７】
図９に示すプラズマ処理装置１０は、処理容器１２を備えている。処理容器１２は、被処理体Ｗを収容するための処理空間Ｓを画成している。処理容器１２は、側壁１２ａ、底部１２ｂ、及び、天部１２ｃを含み得る。側壁１２ａは、軸線Ｚが延びる方向（以下、「軸線Ｚ方向」という）に延在する略筒形状を有している。底部１２ｂは、側壁１２ａの下端側に設けられている。底部１２ｂには、排気用の排気孔１２ｈが設けられている。側壁１２ａの上端部は開口している。側壁１２ａの上端部開口は、誘電体窓１８によって閉じられている。誘電体窓１８は、側壁１２ａの上端部と天部１２ｃとの間に狭持されている。この誘電体窓１８と側壁１２ａの上端部との間には封止部材２６が介在していてもよい。封止部材２６は、例えばＯリングであり、処理容器１２の密閉に寄与する。
【００４８】
プラズマ処理装置１０は、処理容器１２内に設けられたステージ２０を更に備えている。ステージ２０は、誘電体窓１８の下方に設けられている。ステージ２０は、台２０ａ、及び、静電チャック２０ｂを含んでいる。
【００４９】
台２０ａは、筒状支持部４６によって支持されている。筒状支持部４６は、絶縁性の材料で構成されており、底部１２ｂから垂直上方に延びている。また、筒状支持部４６の外周には、導電性の筒状支持部４８が設けられている。筒状支持部４８は、筒状支持部４６の外周に沿って処理容器１２の底部１２ｂから垂直上方に延びている。この筒状支持部４８と側壁１２ａとの間には、環状の排気路５０が形成されている。
【００５０】
排気路５０の上部には、複数の貫通孔が設けられた環状のバッフル板５２が取り付けられている。排気路５０は、排気孔１２ｈを提供する排気管５４に接続しており、当該排気管５４には、圧力調整器５６ａを介して排気装置５６ｂが接続されている。排気装置５６ｂは、ターボ分子ポンプなどの真空ポンプを有している。圧力調整器５６ａは、排気装置５６ｂの排気量を調整して、処理容器１２内の圧力を調整する。これら圧力調整器５６ａ及び排気装置５６ｂにより、処理容器１２内の処理空間Ｓを所望の真空度まで減圧することができる。また、排気装置５６ｂを動作させることにより、ステージ２０の外周から排気路５０を介してガスを排気することができる。
【００５１】
台２０ａは、高周波電極を兼ねている。台２０ａには、マッチングユニット６０及び給電棒６２を介して、ＲＦバイアス用の高周波電源５８が電気的に接続されている。高周波電源５８は、被処理体Ｗに引き込むイオンのエネルギーを制御するのに適した一定の周波数、例えば、１３．６５ＭＨｚの高周波電力（バイアス電力）を所定のパワーで出力する。マッチングユニット６０は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器１２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容している。この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
【００５２】
台２０ａの上面には、静電チャック２０ｂが設けられている。静電チャック２０ｂの上面は、被処理体Ｗを載置するための載置領域を構成している。この静電チャック２０ｂは、被処理体Ｗを静電吸着力で保持する。静電チャック２０ｂの径方向外側には、被処理体Ｗの周囲を環状に囲むフォーカスリングＦが設けられている。静電チャック２０ｂは、電極２０ｄ、絶縁膜２０ｅ、及び、絶縁膜２０ｆを含んでいる。電極２０ｄは、導電膜によって構成されており、絶縁膜２０ｅと絶縁膜２０ｆの間に設けられている。電極２０ｄには、高圧の直流電源６４がスイッチ６６及び被覆線６８を介して電気的に接続されている。静電チャック２０ｂは、直流電源６４から印加される直流電圧により発生するクーロン力によって、その上面に被処理体Ｗを吸着保持することができる。
【００５３】
台２０ａの内部には、周方向に延びる環状の冷媒室２０ｇが設けられている。この冷媒室２０ｇには、チラーユニットから配管７０，７２を介して所定の温度の冷媒、例えば、冷却水が循環供給される。静電チャック２０ｂ上の被処理体Ｗの処理温度は、冷媒の温度によって制御され得る。さらに、伝熱ガス供給部からの伝熱ガス、例えば、Ｈｅガスがガス供給管７４を介して静電チャック２０ｂの上面と被処理体Ｗの裏面との間に供給される。
【００５４】
プラズマ処理装置１０は、温度制御機構として、ヒータＨＴ、ＨＳ、ＨＣＳ、及び、ＨＥＳを更に備え得る。ヒータＨＴは、天部１２ｃ内に設けられており、アンテナ１４を囲むように、環状に延在している。また、ヒータＨＳは、側壁１２ａ内に設けられており、環状に延在している。ヒータＨＳは、例えば、処理空間Ｓの高さ方向（即ち、軸線Ｚ方向）の中間に対応する位置に設けられ得る。ヒータＨＣＳは、台２０ａ内に設けられている。ヒータＨＣＳは、台２０ａ内において、上述した載置領域の中央部分の下方、即ち軸線Ｚに交差する領域に設けられている。また、ヒータＨＥＳは、台２０ａ内に設けられており、ヒータＨＣＳを囲むように環状に延在している。ヒータＨＥＳは、上述した載置領域の外縁部分の下方に設けられている。
【００５５】
また、プラズマ処理装置１０は、アンテナ１４、同軸導波管１６、誘電体窓１８、マイクロ波発生器２８、チューナ３０、導波管３２、及び、モード変換器３４を更に備え得る。マイクロ波発生器２８は、例えば２．４５ＧＨｚの周波数のマイクロ波を発生する。マイクロ波発生器２８は、チューナ３０、導波管３２、及びモード変換器３４を介して、同軸導波管１６の上部に接続されている。同軸導波管１６は、その中心軸線である軸線Ｚに沿って延在している。同軸導波管１６は、外側導体１６ａ及び内側導体１６ｂを含んでいる。外側導体１６ａは、軸線Ｚ方向に延びる筒形状を有している。外側導体１６ａの下端は、導電性の表面を有する冷却ジャケット３６の上部に電気的に接続され得る。内側導体１６ｂは、外側導体１６ａの内側に設けられている。内側導体１６ｂは、軸線Ｚに沿って延びている。内側導体１６ｂの下端は、アンテナ１４のスロット板４０に接続している。
【００５６】
アンテナ１４は、天部１２ｃに形成された開口内に配置されて得る。このアンテナ１４は、誘電体板３８及びスロット板４０を含んでいる。誘電体板３８は、マイクロ波の波長を短縮させるものであり、略円板形状を有している。誘電体板３８は、例えば、石英又はアルミナから構成される。誘電体板３８は、スロット板４０と冷却ジャケット３６の下面の間に狭持されている。アンテナ１４は、したがって、誘電体板３８、スロット板４０、及び、冷却ジャケット３６の下面によって構成され得る。
【００５７】
スロット板４０は、複数のスロット対が形成された略円板状の金属板である。アンテナ１４は、ラジアルラインスロットアンテナであり得る。図１０は、図９に示すスロット板の一例を示す平面図である。スロット板４０には、複数のスロット対４０ａが形成されている。複数のスロット対４０ａは、径方向に所定の間隔で設けられており、また、周方向に所定の間隔で配置されている。複数のスロット対４０ａの各々は、二つのスロット孔４０ｂ及び４０ｃを含んでいる。スロット孔４０ｂとスロット孔４０ｃは、互いに交差又は直交する方向に延在している。
【００５８】
図９を再び参照する。プラズマ処理装置１０では、マイクロ波発生器２８により発生されたマイクロ波が、同軸導波管１６を通って、誘電体板３８に伝播され、スロット板４０のスロット孔から誘電体窓１８に与えられる。
【００５９】
誘電体窓１８は、略円板形状を有しており、例えば、石英又はアルミナから構成されている。誘電体窓１８は、スロット板４０の直下に設けられている。誘電体窓１８は、アンテナ１４から受けたマイクロ波を透過して、当該マイクロ波を処理空間Ｓに導入する。これにより、誘電体窓１８の直下に電界が発生し、処理空間内にプラズマが発生する。このように、プラズマ処理装置１０によれば、磁場を加えずにマイクロ波を用いてプラズマを発生させることが可能である。
【００６０】
誘電体窓１８の下面は、凹部１８ａを画成し得る。凹部１８ａは、軸線Ｚ周りに環状に設けられており、テーパー形状を有している。この凹部１８ａは、導入されたマイクロ波による定在波の発生を促進するために設けられており、マイクロ波によるプラズマを効率的に生成することに寄与し得る。
【００６１】
以下、図９と共に図１１を参照する。図１１は、図９に示すプラズマ処理装置のガス供給系を概略的に示す図である。図９及び図１１に示すように、プラズマ処理装置１０は、中央導入部２２、周辺導入部２４、フロースプリッタＦＳ、及び、ガス供給系ＧＳを含んでいる。
【００６２】
中央導入部２２は、配管２２ａ及びインジェクタ２２ｂを含んでいる。配管２２ａは、内側導体１６ｂの内部を通っており、軸線Ｚに沿って延在している。この配管２２ａには、インジェクタ２２ｂが接続されている。インジェクタ２２ｂには、軸線Ｚ方向に延在する複数の貫通孔が形成されている。誘電体窓１８には、インジェクタ２２ｂを収容する空間、及び、当該空間と処理空間Ｓを接続する孔１８ｈが軸線Ｚに沿って設けられている。かかる中央導入部２２は、ガスを、配管２２ａ、インジェクタ２２ｂの複数の貫通孔、及び孔１８ｈを介して、処理空間Ｓの上方から軸線Ｚに沿って処理空間Ｓ内に供給する。
【００６３】
周辺導入部２４は、環状管２４ａ及び配管２４ｂを含んでいる。環状管２４ａは、処理空間Ｓの軸線Ｚ方向の中間位置において軸線Ｚ中心に環状に延在するよう、処理容器１２内に設けられている。この環状管２４ａには、軸線Ｚに向けて開口された複数のガス噴射孔２４ｈが形成されている。これら複数のガス噴射孔２４ｈは、軸線Ｚ中心に環状に配列されている。この環状管２４ａには配管２４ｂが接続しており、当該配管２４ｂは処理容器１２の外部まで延びている。かかる周辺導入部２４は、配管２４ｂ、環状管２４ａ、及びガス噴射孔２４ｈを介して、ガスを軸線Ｚに向けて処理空間Ｓ内に導入する。
【００６４】
ガス供給系ＧＳは、中央導入部２２及び周辺導入部２４にガスを供給する。ガス供給系ＧＳは、ガスソース８０ａ，８２ａ，８４ａ，８６ａ，８８ａを含んでいる。ガスソース８０ａ，８２ａ，８４ａ，８６ａ，８８ａはそれぞれ、Ａｒガスのソース、ＨＢｒガスのソース、Ｏ２ガスのソース、Ｃｌ２ガスのソース、ＣＦ４ガスのソースである。なお、ガスソース８６ａは、Ｂｒ２ガスのソースであってもよい。また、ガスソース８８ａによって供給されるガスは、工程Ｓ１の前に被処理体Ｗに形成される自然酸化膜を除去するためのガスである。したがって、ガスソース８８ａは、ＣＦ４ガスといったフルオロカーボン系ガス又はＣＨ３Ｆガスといったフルオロハイドロカーボン系ガスのソースであることができ、或いは、Ｃｌ２ガスのソースであってもよい。
【００６５】
ガスソース８０ａは、バルブ８０ｂ、マスフローコントローラ８０ｃ、及びバルブ８０ｄを介して共通ガスラインＧＬ１０に接続されている。ガスソース８２ａは、バルブ８２ｂ、マスフローコントローラ８２ｃ、及びバルブ８２ｄを介して共通ガスラインＧＬ１０に接続されている。ガスソース８４ａは、バルブ８４ｂ、マスフローコントローラ８４ｃ、及びバルブ８４ｄを介して共通ガスラインＧＬ１０に接続されている。ガスソース８６ａは、バルブ８６ｂ、マスフローコントローラ８６ｃ、及びバルブ８６ｄを介して共通ガスラインＧＬ１０に接続されている。また、ガスソース８８ａは、バルブ８８ｂ、マスフローコントローラ８８ｃ、及びバルブ８８ｄを介して共通ガスラインＧＬ１０に接続されている。
【００６６】
共通ガスラインＧＬ１０は、フロースプリッタＦＳに接続されている。フロースプリッタＦＳは、共通ガスラインＧＬ１０から供給されるガスをガスラインＧＬ１２とガスラインＧＬ１４に分岐させる。ガスラインＧＬ１２は中央導入部２２に接続されており、ガスラインＧＬ１４は周辺導入部２４に接続されている。したがって、ガス供給系ＧＳからのガスは、フロースプリッタＦＳにより中央導入部２２と周辺導入部２４に分岐される。また、プラズマ処理装置１０では、中央導入部２２及び周辺導入部２４のそれぞれに別個のガス供給系ＧＳが接続されていてもよい。このような構成を有することにより、プラズマ処理装置１０では、中央導入部２２及び周辺導入部２４から処理空間Ｓに供給されるガス流量比やガス組成比を空間的に制御することが可能となる。
【００６７】
プラズマ処理装置１０は、図９に示すように、制御部Ｃｎｔを更に備え得る。制御部Ｃｎｔは、プログラム可能なコンピュータ装置といった制御器であり得る。制御部Ｃｎｔは、マスフローコントローラ８０ｃ，８２ｃ，８４ｃ，８６ｃ，８８ｃに対して制御信号を送出して、ガスソース８０ａ，８２ａ，８４ａ，８６ａ，８８ａそれぞれからのガスの流量を制御することができる。また、制御部Ｃｎｔは、バルブ８０ｂ，８０ｄ，８２ｂ，８２ｄ，８４ｂ，８４ｄ，８６ｂ，８６ｄ，８８ｂ，８８ｄに制御信号を送出して、これらバルブの開閉を制御することができる。また、制御部Ｃｎｔは、フロースプリッタＦＳに制御信号を送出して、中央導入部２２に対する処理ガスの供給量と周辺導入部２４に対する処理ガスの供給量の比、即ち、中央導入部２２のガス流量と周辺導入部２４のガス流量の比を制御することができる。さらに、制御部Ｃｎｔは、マイクロ波のパワー、ＲＦバイアスのパワー及びＯＮ／ＯＦＦ、並びに、処理容器１２内の圧力を制御するよう、マイクロ波発生器２８、高周波電源５８、圧力調整器５６ａに制御信号を供給し得る。
【００６８】
かかるプラズマ処理装置１０は、制御部Ｃｎｔによるプラズマ処理装置１０の各部に対する制御により、工程Ｓ１〜Ｓ３を実施することができる。また、プラズマ処理装置１０は、マイクロ波をプラズマ源として用いているので、上述したように、工程Ｓ１〜Ｓ３の実施に好適に用いられ得る。
【００６９】
以下、図３に示したダミーゲートを形成する方法を図９に示したプラズマ処理装置１０を用いて行った種々の実験例について説明する。
【００７０】
（実験例１及び実験例２）
【００７１】
実験例１及び実験例２では、プレーナ型の電界効果トランジスタ用のダミーゲートの形成を、工程Ｓ２の処理時間をパラメータとして異ならせて、行った。実験例１及び実験例２に用いた被処理体Ｗは、シリコン基板２０２上に１０ｎｍの厚みを有するＳｉＯ２から構成された絶縁膜２０６を有し、絶縁膜２０６上に８０ｎｍの厚みの多結晶シリコン層ＰＬを有し、当該多結晶シリコン層ＰＬ上にマスクＭを有するものとした。マスクＭは、ＳｉＯ２から構成された第１層１１０を有し、当該第１層１１０上にＳｉＮから構成された第２層１１４を有するものとした。第１層１１０の厚みは１１５ｎｍ、第２層１１４の厚みは５０ｎｍ、マスクＭのライン幅は３７ｎｍ、マスクＭのライン間のピッチは７５ｎｍとした。図１２の表１に、実験例１及び実験例２の処理条件を示す。表１に示すように、実験例１の工程Ｓ２の処理時間は１５秒とし、実験例２の工程Ｓ２の処理時間は６０秒とした。また、マイクロ波の周波数は２．４５ＧＨｚ、バイアス電力の周波数は１３．６５ＭＨｚとした。また、実験例１及び実験例２では、工程Ｓ１及び工程Ｓ２における処理空間の圧力を１２０ｍＴｏｒｒ（１６Ｐａ）に設定した。なお、表１において、処理時間「ＥＰＤ」とは、その工程の処理時間は、終点検出によって決定されたことを示している。
【００７２】
そして、実験例１及び実験例２の処理後の被処理体ＷのＴＥＭ像を取得し、当該ＴＥＭ像からダミー半導体部ＤＳの形状を求めた。その結果を図１３（表２）に示す。図１３において、断面図は、ＴＥＭ像を線図として描いたものである。また、「上部ＣＤ」、「中間ＣＤ」、「底部ＣＤ」は、それぞれ、ダミー半導体部ＤＳの上端、高さ方向中間、下端の幅である。実験例１及び２の断面図及び底部ＣＤから明らかなように、工程Ｓ２の時間を十分に確保することにより、ダミー半導体部ＤＳの底部においてテーパー形状を形成することが可能であることが確認された。
【００７３】
（実験例３及び実験例４）
【００７４】
実験例３及び実験例４では、プレーナ型の電界効果トランジスタ用のダミーゲートの形成を、工程Ｓ１及びＳ２のステージ温度（静電チャックの温度）をパラメータとして異ならせて、行った。実験例３及び実験例４に用いた被処理体Ｗは、実験例１に用いた被処理体Ｗと同様であった。図１４の表３に、実験例３及び実験例４の処理条件を示す。表３に示すように、実験例３の工程Ｓ１及び工程Ｓ２のステージ温度は６０℃とし、実験例４の工程Ｓ１及び工程Ｓ２のステージ温度は７０℃とした。また、マイクロ波の周波数は２．４５ＧＨｚ、バイアス電力の周波数は１３．６５ＭＨｚとした。また、実験例３及び実験例４では、工程Ｓ１及び工程Ｓ２における処理空間の圧力を１２０ｍＴｏｒｒ（１６Ｐａ）に設定した。
【００７５】
そして、実験例３及び実験例４の処理後の被処理体ＷのＳＥＭ像を取得し、当該ＳＥＭ像からダミー半導体部ＤＳの形状を求めた。その結果を図１５（表４）に示す。図１５において、断面図は、ＳＥＭ像を線図として描いたものである。実験例３及び実験例４の断面図及び底部ＣＤから明らかなように、ステージ温度、即ち、被処理体Ｗの温度を高くすることにより、ダミー半導体部ＤＳの底部にテーパー形状を短い時間で作成できることが確認された。
【００７６】
（実験例５〜７）
【００７７】
実験例５〜７では、プレーナ型の電界効果トランジスタ用のダミーゲートの形成を、工程Ｓ１のＨＢｒガスの流量及びＯ２ガスの流量をパラメータとして異ならせて、行った。実験例５〜７に用いた被処理体Ｗは、実験例１に用いた被処理体Ｗと同様であった。図１６の表５に、実験例５〜７の処理条件を示す。なお、実験例５〜７の各々の工程Ｓ２の処理時間は、工程Ｓ１の処理時間と同じ時間とした。また、マイクロ波の周波数は２．４５ＧＨｚ、バイアス電力の周波数は１３．６５ＭＨｚとした。また、実験例５〜７では、工程Ｓ１及び工程Ｓ２における処理空間の圧力を１２０ｍＴｏｒｒ（１６Ｐａ）に設定した。
【００７８】
そして、実験例５〜７の処理後の被処理体ＷのＳＥＭ像を取得し、当該ＳＥＭ像からダミー半導体部ＤＳの形状を求めた。その結果を図１７（表６）に示す。また、実験例５〜７の処理後の被処理体Ｗにおけるダミー半導体部ＤＳのテーパー形状の高さ（図７の（ａ）及び（ｂ）の「Ｈ」参照）を表わしたグラフを図１８に示す。図１７及び図１８に示すように、実験例５〜７により、工程Ｓ１のＨＢｒガスの流量とＯ２ガスの流量を相対的に調整すると、テーパー形状の高さＨを調整できることが確認された。具体的には、工程Ｓ１にＨＢｒガスの流量を増加させ且つＯ２ガスの流量を低減させると、テーパー形状の高さＨを低くすることができることが確認された。
【００７９】
（実験例８〜１１）
【００８０】
実験例８〜１１では、フィン型の電界効果トランジスタ用のダミーゲートの形成を、工程Ｓ２の処理時間をパラメータとして異ならせて、行った。実験例８〜１１に用いた被処理体Ｗは、シリコン基板１０２上に、幅２０ｎｍのフィン型の半導体部位１０４を８５ｎｍのピッチで有し、半導体部位１０４間に絶縁層１０６を有し、半導体部位１０４及び絶縁層１０６を覆うように多結晶シリコン層ＰＬを有し、多結晶シリコン層ＰＬ上にマスクＭを有するものとした。半導体部位１０４は、絶縁層１０６の表面から３０ｎｍの高さで突出していた。また、マスクＭは、ＳｉＮから構成された第１層２１０を有し、当該第１層２１０上にＳｉＯ２から構成された第２層２１４を有するものとした。第１層２１０の厚みは１１５ｎｍ、第２層２１４の厚みは５０ｎｍ、マスクＭのライン幅は３５ｎｍ、マスクＭのライン間のピッチは８５ｎｍとした。図１９の表７に、実験例８〜１１の処理条件を示す。なお、マイクロ波の周波数は２．４５ＧＨｚ、バイアス電力の周波数は１３．６５ＭＨｚとした。また、実験例８〜１１では、工程Ｓ１及び工程Ｓ２における処理空間の圧力を１２０ｍＴｏｒｒ（１６Ｐａ）に設定した。
【００８１】
そして、実験例８〜１１の処理後の被処理体ＷのＳＥＭ像を取得し、当該ＳＥＭ像からダミー半導体部ＤＳの形状を求めた。その結果を図２０（表８）に示す。図２０において、断面図は、ＳＥＭ像を線図として描いたものである。また、「上部ＣＤ」、「中間ＣＤ」、「底部ＣＤ」は、それぞれ、ダミー半導体部ＤＳの上端、高さ方向中間、下端の幅である。また、実験例８〜１１の処理後の被処理体Ｗにおけるダミー半導体部ＤＳの上部ＣＤ、中間ＣＤ、及び底部ＣＤを表わしたグラフを図２１に示す。図２０及び２１に示すように、実験例８〜１１によって、フィン型の電界効果トランジスタの製造においてもダミー半導体部ＤＳの底部にテーパー形状を形成することが可能であること、また、工程Ｓ２の時間を長くするほど、ダミー半導体部ＤＳの底部における幅がより小さくなることが確認された。
【００８２】
（実験例１２〜１４）
【００８３】
実験例１２〜１４では、フィン型の電界効果トランジスタ用のダミーゲートの形成を、工程Ｓ１のマイクロ波のパワーをパラメータとして異ならせて、行った。実験例１２〜１４に用いた被処理体Ｗは、実験例８に用いた被処理体Ｗと同様であった。図２２の表９に、実験例１２〜１４の処理条件を示す。なお、マイクロ波の周波数は２．４５ＧＨｚ、バイアス電力の周波数は１３．６５ＭＨｚとした。また、実験例１２〜１４では、工程Ｓ１及び工程Ｓ２における処理空間の圧力を１２０ｍＴｏｒｒ（１６Ｐａ）に設定した。
【００８４】
そして、実験例１２〜１４の処理後の被処理体ＷのＳＥＭ像を取得し、当該ＳＥＭ像からダミー半導体部ＤＳの形状を求めた。その結果を図２３（表１０）に示す。また、実験例１２〜１４の処理後の被処理体Ｗにおけるダミー半導体部ＤＳのテーパー形状の高さ（図７の（ａ）及び（ｂ）の「Ｈ」を参照）を表わしたグラフを図２４に示す。図２３及び２４に示すように、実験例１２〜１４により、工程Ｓ１のマイクロ波のパワーを調整することにより、テーパー形状の高さＨを調整できることが確認された。具体的には、マイクロ波のパワーを増加させると、テーパー形状の高さＨは低くなる傾向があることが確認された。
【００８５】
（実験例１５及び実験例１６）
【００８６】
これまでの実験例では、工程Ｓ２で処理を終了させていたが、実験例１５及び１６では、フィン型の電界効果トランジスタ用のダミーゲートの形成を、工程Ｓ１〜Ｓ３を含む方法を用いて行った。また、実験例１５及び１６では、工程Ｓ２の処理時間及び工程Ｓ３の処理時間をパラメータとして異ならせた。実験例１５及び実験例１６に用いた被処理体Ｗは、実験例８に用いた被処理体Ｗと同様であった。図２５の表１１に、実験例１５及び実験例１６の処理条件を示す。なお、マイクロ波の周波数は２．４５ＧＨｚ、バイアス電力の周波数は１３．６５ＭＨｚとした。また、また、実験例１５及び実験例１６では、工程Ｓ１及び工程Ｓ２における処理空間の圧力を１２０ｍＴｏｒｒ（１６Ｐａ）に設定し、工程Ｓ３における処理空間の圧力を２０ｍＴｏｒｒ（２．６６６Ｐａ）に設定した。
【００８７】
そして、実験例１５及び実験例１６の処理後の被処理体ＷのＳＥＭ像を取得し、当該ＳＥＭ像からダミー半導体部ＤＳの形状を求めた。その結果を図２６（表１２）に示す。なお、図２６においては、工程Ｓ３の前後のＳＥＭ像を線図で表わした断面図が示されている。また、図２６において、テーパー角とは、ダミー半導体部ＤＳの底部ＢＰの一対の側面の間の角度である。図２６に示すように、工程Ｓ３を追加することにより、ダミー半導体部ＤＳの底部ＢＰのテーパー形状はより先鋭なテーパー角を有するようになり、また、当該底部ＢＰにおいて一対の側面ＳＳはより滑らかな面となることが確認された。
【００８８】
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、図３に示した方法は、マイクロ波をプラズマ源とするプラズマ処理装置に限定されず、平行平板型のプラズマ処理装置、又は、誘導結合型のプラズマ処理装置といった種々のプラズマ処理装置で実施することが可能である。
【符号の説明】
【００８９】
１０…プラズマ処理装置、１２…処理容器、１４…アンテナ、１６…同軸導波管、１８…誘電体窓、２０…ステージ、２０ａ…台、２０ｂ…静電チャック、２２…中央導入部、２４…周辺導入部、２８…マイクロ波発生器、３６…冷却ジャケット、３８…誘電体板、４０…スロット板、５６ａ…圧力調整器、５６ｂ…排気装置、５８…高周波電源、８０ａ，８２ａ，８４ａ，８６ａ，８８ａ…ガスソース、１００…製造物（フィン型電界効果トランジスタの製造における中間製造物）、１０２…基板、１０４…フィン型の半導体部位、１０６…絶縁層、１０８…ダミーゲート、Ｍ…マスク、１１２…側壁スペーサ、２０２…基板、２０６…絶縁膜、ＤＳ…ダミー半導体部、ＢＰ…底部、ＳＳ…側面、ＰＦ…保護膜、ＰＬ…多結晶シリコン層、Ｗ…被処理体。
【図１】
2014120661.tif 000003
【図２】
2014120661.tif 000004
【図３】
2014120661.tif 000005
【図４】
2014120661.tif 000006
【図５】
2014120661.tif 000007
【図６】
2014120661.tif 000008
【図７】
2014120661.tif 000009
【図８】
2014120661.tif 000010
【図９】
2014120661.tif 000011
【図１０】
2014120661.tif 000012
【図１１】
2014120661.tif 000013
【図１２】
2014120661.tif 000014
【図１３】
2014120661.tif 000015
【図１４】
2014120661.tif 000016
【図１５】
2014120661.tif 000017
【図１６】
2014120661.tif 000018
【図１７】
2014120661.tif 000019
【図１８】
2014120661.tif 000020
【図１９】
2014120661.tif 000021
【図２０】
2014120661.tif 000022
【図２１】
2014120661.tif 000023
【図２２】
2014120661.tif 000024
【図２３】
2014120661.tif 000025
【図２４】
2014120661.tif 000026
【図２５】
2014120661.tif 000027
【図２６】
2014120661.tif 000028