(57)【要約】【課題】バラツキを抑制させて安定させ、種々のパラメータが変化してもＰＦＭ制御とＰＷＭ制御との間で切り替えることを保証する。【解決手段】スイッチング制御回路１０は、軽負荷時には、スキップコンパレータ１７の第２の比較信号とクロック信号とワンパルス信号のパルス幅とに基づいて、出力スイッチ素子ＰＤＲＶのオン時間を固定しながらスイッチング周期を変化させるＰＦＭ制御動作を行うように制御する一方、重負荷時には、スキップコンパレータ１７の第２の比較信号とクロック信号とＰＷＭコンパレータ１６の出力信号とに基づいて、出力スイッチ素子ＰＤＲＶのスイッチング周期を固定しながらオン時間を変化させるＰＷＭ制御動作を行うように制御し、スキップコンパレータ１７の第２の比較信号とクロック信号とに基づいて、ＰＦＭ制御とＰＷＭ制御を自動で切り替えるように制御する。【選択図】図１
2014050308.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧としてインダクタを介して負荷に出力し、ＰＷＭ制御とＰＦＭ制御の切り替え機能を有する非絶縁型のスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行い、前記入力電圧による前記インダクタへの充電を行う出力スイッチ素子と、
前記出力スイッチ素子がオフして前記インダクタへの充電が停止すると前記インダクタの放電を行う整流スイッチ素子と、
所定の発振周波数を有するクロック信号を出力する発振回路と、
前記出力電圧に比例した帰還電圧と所定の第１基準電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路と、
前記出力スイッチ素子のスイッチングに同期するようにあらかじめ設定された電圧変化を行うノコギリ波を生成するスロープ回路と、
前記ノコギリ波と前記誤差電圧との電圧比較を行い、当該比較結果を示す第１の比較信号を生成して出力する第１の電圧比較回路と、
前記誤差電圧と所定の第２の基準電圧との電圧比較を行い、当該比較結果を示す第２の比較信号を生成して出力する第２の電圧比較回路と、
所定のパルス幅を有するワンパルス信号を生成するワンパルス生成回路と、
前記クロック信号と前記第１の比較信号と前記第２の比較信号と前記ワンパルス信号に基づいて、前記出力スイッチ素子及び前記整流スイッチ素子のスイッチング制御を行う制御回路と、
前記出力スイッチ素子と前記整流スイッチ素子との接続点の電圧から、前記出力端子から前記インダクタを介して前記整流スイッチ素子側へと流れる逆電流が発生する兆候又は該逆電流の発生を検出する逆流検出回路とを備え、
前記所定の第２の基準電圧は、前記入力電圧と前記出力電圧の依存性を有し前記ノコギリ波の下限値と上限値との間で任意に設定され、
前記制御回路は、
前記第２の比較信号に応じて前記発振回路が前記クロック信号を出力する発振動作を開始するように前記発振回路を制御するとともに、前記ワンパルス生成回路が前記ワンパルス信号を出力するように前記ワンパルス生成回路を制御し、
前記第２の比較信号と前記クロック信号に応じて前記第１の電圧比較回路がオン／オフするように前記第１の電圧比較回路を制御し、
前記ワンパルス信号のパルス幅が前記出力スイッチ素子のオン時間となるように前記出力スイッチ素子を制御し、
前記制御回路は、
前記負荷が所定の第１のしきい値未満である軽負荷時には、前記第２の比較信号と前記クロック信号と前記ワンパルス信号のパルス幅とに基づいて、前記出力スイッチ素子のオン時間を固定しながらスイッチング周期を変化させるＰＦＭ制御動作を行うように制御する一方、
前記負荷が前記第１のしきい値以上、もしくは前記第１のしきい値よりも大きい第２のしきい値以上である重負荷時には、前記第２の比較信号と前記クロック信号と前記第１の電圧比較回路の出力信号とに基づいて、前記出力スイッチ素子のスイッチング周期を固定しながらオン時間を変化させるＰＷＭ制御動作を行うように制御し、
前記制御回路は、前記第２の比較信号と前記クロック信号とに基づいて、前記ＰＦＭ制御と前記ＰＷＭ制御を自動で切り替えるように制御し、
前記第２の電圧比較回路は、前記逆流検出信号と前記クロック信号との組み合わせ状態に基づいて、前記第２の比較信号の信号レベルを変化させ、これにより、前記ワンパルス信号は、前記入力電圧と前記出力電圧の依存性を有し、前記出力スイッチ素子のオン時間を前記入力電圧と前記出力電圧に基づいて変化させるとともに、前記第２の比較信号と前記逆流検出信号と前記クロック信号との組み合わせ状態に基づいて、前記第１の比較信号をトリガーにして前記ワンパルス信号を出力することを特徴とするスイッチングレギュレータ。
【請求項２】
前記ワンパルス生成回路は、前記第２の比較信号でリセット状態を解除して前記ワンパルス信号を生成して、前記ワンパルス信号の生成完了時に自動的に再びリセット状態に入り、前記第２の比較信号に基づいてＰＷＭ制御を選択した時はリセット状態を継続し、ＰＦＭ制御を選択した時には前記第２の比較信号での前記ワンパルス信号を生成可能になるリセット解除をし、ＰＦＭ制御のパルススキップを解除させる状態となるように、前記第２の比較信号が変化するまでは前記ワンパルス生成回路の消費電流を削減し続けることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記ワンパルス信号のパルス幅は、前記第２の比較信号と前記クロック信号とに基づいてＰＦＭ制御からＰＷＭ制御に切り替えた直後の前記出力スイッチ素子のオン時間と同じになるように設定されることを特徴とする請求項１又は２記載のスイッチングレギュレータ。
【請求項４】
前記制御回路は、
（ａ）前記逆流検出信号が逆電流の発生を検出していない状態を表す逆流検出信号の出力レベルを、自然数ｎ個の前記クロック信号が計数される期間で検出したとき、前記第２の比較信号の出力レベルを前記ＰＷＭ制御が固定して行われるように固定し、
（ｂ）前記逆流検出信号が逆電流の発生を検出している状態を表す前記第２の電圧比較回路の出力レベルのときに、前記第２の電圧比較回路の電圧比較を動作させることを特徴とする請求項１から３のうちのいずれか１つに記載のスイッチングレギュレータ。
【請求項５】
前記ワンパルス生成回路は、
（ａ）前記ＰＦＭ制御における前記第２の比較信号の変化に基づいてワンパルス信号を生成することに加えて、
（ｂ）前記第２の比較信号の出力レベルが前記ＰＷＭ制御と判定している状態でも、前記逆流検出信号が逆電流の発生を検出している状態を表す前記逆流検出信号の出力レベルを前記制御回路が前記クロック信号に同期してラッチしたとき、前記第１の比較信号の出力レベルの変化をトリガーにして前記ワンパルス信号を出力することを特徴とする請求項１から４のうちのいずれか１つに記載のスイッチングレギュレータ。
【請求項６】
前記第２の基準電圧は、前記入力電圧と前記出力電圧とに対して依存性を有し、ＰＦＭ制御からＰＷＭ制御に移行する際の前記出力端子から出力される出力電流が、前記インダクタから前記整流スイッチ素子側へ逆流させないように制御される不連続動作モードから連続動作モードに移行する臨界点における該出力電流の電流値と同じになるように設定されることを特徴とする請求項１から５のうちのいずれか１つに記載のスイッチングレギュレータ。
【請求項７】
前記スロープ回路は、前記発振回路から出力される前記クロック信号に同期したノコギリ波に基づいて、前記誤差増幅回路の誤差電圧が所定値以上のゲインを保持できるようにあらかじめ設定された電圧範囲で、前記ノコギリ波をレベルシフトさせて出力することを特徴とする請求項１から６のうちのいずれか１つに記載のスイッチングレギュレータ。
【請求項８】
前記制御回路は、前記逆流検出回路が逆電流の発生を検出している状態を示す前記逆流検出信号を出力しているときに、前記整流スイッチ素子をオフさせて遮断状態にすることを特徴とする請求項１から７のうちのいずれか１つに記載のスイッチングレギュレータ。
【請求項９】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧としてインダクタを介して負荷に出力し、ＰＷＭ制御とＰＦＭ制御の切り替え機能を有する非絶縁型のスイッチングレギュレータの制御方法において、
前記スイッチングレギュレータは、
制御電極に入力された制御信号に応じてスイッチングを行い、前記入力電圧による前記インダクタへの充電を行う出力スイッチ素子と、
前記出力スイッチ素子がオフして前記インダクタへの充電が停止すると前記インダクタの放電を行う整流スイッチ素子と、
所定の発振周波数を有するクロック信号を出力する発振回路と、
前記出力電圧に比例した帰還電圧と所定の第１基準電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路と、
前記出力スイッチ素子のスイッチングに同期するようにあらかじめ設定された電圧変化を行うノコギリ波を生成するスロープ回路と、
前記ノコギリ波と前記誤差電圧との電圧比較を行い、当該比較結果を示す第１の比較信号を生成して出力する第１の電圧比較回路と、
前記誤差電圧と所定の第２の基準電圧との電圧比較を行い、当該比較結果を示す第２の比較信号を生成して出力する第２の電圧比較回路と、
所定のパルス幅を有するワンパルス信号を生成するワンパルス生成回路と、
前記クロック信号と前記第１の比較信号と前記第２の比較信号と前記ワンパルス信号に基づいて、前記出力スイッチ素子及び前記整流スイッチ素子のスイッチング制御を行う制御回路と、
前記出力スイッチ素子と前記整流スイッチ素子との接続点の電圧から、前記出力端子から前記インダクタを介して前記整流スイッチ素子側へと流れる逆電流が発生する兆候又は該逆電流の発生を検出する逆流検出回路とを備え、
前記所定の第２の基準電圧は、前記入力電圧と前記出力電圧の依存性を有し前記ノコギリ波の下限値と上限値との間で任意に設定され、
前記制御回路は、
前記第２の比較信号に応じて前記発振回路が前記クロック信号を出力する発振動作を開始するように前記発振回路を制御するとともに、前記ワンパルス生成回路が前記ワンパルス信号を出力するように前記ワンパルス生成回路を制御するステップと、
前記第２の比較信号と前記クロック信号に応じて前記第１の電圧比較回路がオン／オフするように前記第１の電圧比較回路を制御するステップと、
前記ワンパルス信号のパルス幅が前記出力スイッチ素子のオン時間となるように前記出力スイッチ素子を制御するステップと、
前記制御回路は、
前記負荷が所定の第１のしきい値未満である軽負荷時には、前記第２の比較信号と前記クロック信号と前記ワンパルス信号のパルス幅とに基づいて、前記出力スイッチ素子のオン時間を固定しながらスイッチング周期を変化させるＰＦＭ制御動作を行うように制御する一方、
前記負荷が前記第１のしきい値以上、もしくは前記第１のしきい値よりも大きい第２のしきい値以上である重負荷時には、前記第２の比較信号と前記クロック信号と前記第１の電圧比較回路の出力信号とに基づいて、前記出力スイッチ素子のスイッチング周期を固定しながらオン時間を変化させるＰＷＭ制御動作を行うように制御するステップと、
前記制御回路は、前記第２の比較信号と前記クロック信号とに基づいて、前記ＰＦＭ制御と前記ＰＷＭ制御を自動で切り替えるように制御するステップとを含むことを特徴とするスイッチングレギュレータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、特に、パルス幅変調（以下、ＰＷＭという。）制御モードとパルス周波数変調（以下、ＰＦＭという。）制御モードとを備え、負荷電流が少なくなった場合にＰＦＭ制御を行うインダクタを備えた非絶縁型のスイッチングレギュレータとその制御方法に関する。
【背景技術】
【０００２】
近年、電子機器の省電力化が常に求められている中、省電力化を図るために、電子機器で消費する電力を削減することと、電子機器に電圧を供給する電源回路自体の効率を向上させ、無駄な電力消費を抑えることに重点がおかれている。電源回路において、入力電力を高効率で電力を供給できるスイッチングレギュレータが広く用いられている。
【０００３】
スイッチングレギュレータにおいては、ＰＷＭ制御又はＰＦＭ制御が広く知られている。ＰＦＭ制御では、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする制御を行い、ＰＷＭ制御では、駆動パルスの発振周波数を一定にして負荷に応じてパルス幅を変化させる制御を行う。また、ＰＦＭ制御では、ある固定周波数でオンタイミングが制御され、そのオンタイミングをスキップさせることによって擬似的にＰＦＭ制御動作とする手法もある。
【０００４】
ＰＷＭ制御とＰＦＭ制御とを自動で切り替える制御方法として、例えば特許文献１及び２では、スイッチングレギュレータの出力電圧の分圧値と、基準電圧源からの基準電圧との差分により生成される誤差増幅出力電圧に基づいて、ＰＷＭ制御動作からＰＦＭ制御動作に、またＰＦＭ制御動作からＰＷＭ制御動作に自動的に切り換える構成が開示されている。
【０００５】
また、例えば特許文献３では、ＰＷＭ制御信号のパルス幅とＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段を有し、差分時間信号に基づき前記差分時間に応じて、ＰＷＭ制御信号を形成するための基準信号との比較で動作モードを切り替える制御する構成が開示されている。
【０００６】
また、例えば特許文献４では、ＰＷＭ制御信号のパルス数とＰＦＭ制御信号のパルス数カウントする回路を設け、それぞれのパルス数に対して、ＰＦＭ制御からＰＷＭ制御へ、またＰＷＭ制御からＰＦＭ制御へモード移行させるためのパルス数に基準を設け、ＰＦＭ制御中のパルスカウント結果、またＰＷＭ制御中のパルスカウント結果で動作モードを切り替える制御する構成が開示されている。
【０００７】
また、例えば特許文献５では、スイッチングレギュレータの出力から出力スイッチ側へ流れるインダクタ電流の逆流電流を検出し、その検出信号に基づいて、ＰＦＭ制御からＰＷＭ制御へ、またＰＷＭ制御からＰＦＭ制御へ制御動作を切り替える制御する構成が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１〜５記載の発明では、ＰＦＭパルス幅を生成する回路とＰＷＭパルス幅を生成する回路を常時オンさせておくことになり、消費電流が大きい状態のままとなっている。また、ＰＷＭ制御とＰＦＭ制御とを切り替える負荷電流に対して、広範囲な入出力条件においては狙い値通りになりにくくバラツキを発生して安定しない問題点がある。
【０００９】
また、特許文献２に記載の発明では、動作モードを切り替える負荷電流に対して、インダクタ電流がインダクタから出力スイッチ側へ逆流させないように制御される不連続動作モードから連続動作モードに移行する臨界電流値になるように、誤差増幅出力電圧のレベル検出回路の基準電圧を設定しているが、具体的な構成例が開示されていない。
【００１０】
本発明の目的は以上の問題点を解決し、ＰＷＭ制御とＰＦＭ制御とを切り替える負荷電流の狙い値に対して、従来技術に比較してさらにバラツキを抑制させて安定させることができ、チップ及びインダクタ、コンデンサ等の外付け素子を含む様々なパラメータが変化しても必ずＰＦＭ制御からＰＷＭ制御へ、またＰＷＭ制御からＰＦＭ制御へ切り替えることを保証することができるスイッチングレギュレータとその制御方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧としてインダクタを介して負荷に出力し、ＰＷＭ制御とＰＦＭ制御の切り替え機能を有する非絶縁型のスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行い、前記入力電圧による前記インダクタへの充電を行う出力スイッチ素子と、
前記出力スイッチ素子がオフして前記インダクタへの充電が停止すると前記インダクタの放電を行う整流スイッチ素子と、
所定の発振周波数を有するクロック信号を出力する発振回路と、
前記出力電圧に比例した帰還電圧と所定の第１基準電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路と、
前記出力スイッチ素子のスイッチングに同期するようにあらかじめ設定された電圧変化を行うノコギリ波を生成するスロープ回路と、
前記ノコギリ波と前記誤差電圧との電圧比較を行い、当該比較結果を示す第１の比較信号を生成して出力する第１の電圧比較回路と、
前記誤差電圧と所定の第２の基準電圧との電圧比較を行い、当該比較結果を示す第２の比較信号を生成して出力する第２の電圧比較回路と、
所定のパルス幅を有するワンパルス信号を生成するワンパルス生成回路と、
前記クロック信号と前記第１の比較信号と前記第２の比較信号と前記ワンパルス信号に基づいて、前記出力スイッチ素子及び前記整流スイッチ素子のスイッチング制御を行う制御回路と、
前記出力スイッチ素子と前記整流スイッチ素子との接続点の電圧から、前記出力端子から前記インダクタを介して前記整流スイッチ素子側へと流れる逆電流が発生する兆候又は該逆電流の発生を検出する逆流検出回路とを備え、
前記所定の第２の基準電圧は、前記入力電圧と前記出力電圧の依存性を有し前記ノコギリ波の下限値と上限値との間で任意に設定され、
前記制御回路は、
前記第２の比較信号に応じて前記発振回路が前記クロック信号を出力する発振動作を開始するように前記発振回路を制御するとともに、前記ワンパルス生成回路が前記ワンパルス信号を出力するように前記ワンパルス生成回路を制御し、
前記第２の比較信号と前記クロック信号に応じて前記第１の電圧比較回路がオン／オフするように前記第１の電圧比較回路を制御し、
前記ワンパルス信号のパルス幅が前記出力スイッチ素子のオン時間となるように前記出力スイッチ素子を制御し、
前記制御回路は、
前記負荷が所定の第１のしきい値未満である軽負荷時には、前記第２の比較信号と前記クロック信号と前記ワンパルス信号のパルス幅とに基づいて、前記出力スイッチ素子のオン時間を固定しながらスイッチング周期を変化させるＰＦＭ制御動作を行うように制御する一方、
前記負荷が前記第１のしきい値以上、もしくは前記第１のしきい値よりも大きい第２のしきい値以上である重負荷時には、前記第２の比較信号と前記クロック信号と前記第１の電圧比較回路の出力信号とに基づいて、前記出力スイッチ素子のスイッチング周期を固定しながらオン時間を変化させるＰＷＭ制御動作を行うように制御し、
前記制御回路は、前記第２の比較信号と前記クロック信号とに基づいて、前記ＰＦＭ制御と前記ＰＷＭ制御を自動で切り替えるように制御し、
前記第２の電圧比較回路は、前記逆流検出信号と前記クロック信号との組み合わせ状態に基づいて、前記第２の比較信号の信号レベルを変化させ、これにより、前記ワンパルス信号は、前記入力電圧と前記出力電圧の依存性を有し、前記出力スイッチ素子のオン時間を前記入力電圧と前記出力電圧に基づいて変化させるとともに、前記第２の比較信号と前記逆流検出信号と前記クロック信号との組み合わせ状態に基づいて、前記第１の比較信号をトリガーにして前記ワンパルス信号を出力することを特徴とする。
【発明の効果】
【００１２】
従って、本発明によれば、前記インダクタの電流の逆流検出が無い状態となると、強制的にＰＷＭ制御に移行することができ、前記インダクタ電流の逆流検出がある状態でのみＰＦＭ制御のパルススキップ制御を行う機能が動作することができる。
【００１３】
また、ＰＷＭ制御中に前記インダクタ電流の逆流検出がある状態になると、ＰＷＭ制御スイッチングに同期して前記ワンパルス生成回路がワンパルス信号を出力させて、ＰＷＭ制御スイッチングでのデューティ比の幅よりも前記ワンパルス信号のパルス幅が大きくなったとき、前記出力スイッチ素子のオン時間が長くなり、前記誤差増幅回路の出力変動量が大きくなってＰＦＭ制御へ移行しやすくすることができる。
【００１４】
さらに、ＰＷＭ制御とＰＦＭ制御とを切り替える負荷電流の狙い値に対して、さらにバラツキを抑制させて安定させることができて、チップ及び、コイル、コンデンサ等の外付け素子を含めた様々なパラメータが振れても、必ずＰＦＭ制御からＰＷＭ制御へ、またＰＷＭ制御からＰＦＭ制御へ切り替えることを保証することが可能なスイッチングレギュレータを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係るスイッチングレギュレータ１の構成例を示す回路図である。
【図２】図１のスイッチングレギュレータ１において、軽負荷側から重負荷側へ負荷変動が発生した場合にＰＦＭ制御からＰＷＭ制御に切り替わるときの各内部信号を示すタイミングチャートである。
【図３】図１のスイッチングレギュレータ１において、重負荷側から軽負荷側へ負荷変動が発生した場合にＰＷＭ制御からＰＦＭ制御に切り替わるときの各内部信号を示すタイミングチャートである。
【図４】図１のスイッチング制御回路１０において、ＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎを生成するための信号生成回路の構成例を示す回路図である。
【図５】図１のワンパルス生成回路１９の具体的な構成例を示す回路図である。
【図６】図１のスイッチング制御回路１０において、パルススキップ強制解除信号ｐｗｍｆｉｘを生成するための信号生成回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１７】
図１は本発明の実施形態に係るスイッチングレギュレータ１の構成例を示す回路図である。図１において、スイッチングレギュレータ１は、入力電圧Ｖｉｎを所定の設定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子から負荷ＲＬに供給するものであって、出力電圧の帰還回路１１と、基準電圧源１２と、誤差増幅回路１３と、スロープ回路１４と、発振回路１５と、ＰＷＭコンパレータ１６と、スキップコンパレータ１７と、インバータ１８と、ワンパルス生成回路１９と、逆流検出回路２０と、スイッチング制御回路１０と、出力スイッチのＰチャンネルＭＯＳ電界効果トランジスタ（以下、出力スイッチ素子という。）ＰＤＲＶと、整流スイッチのＮチャンネルＭＯＳ電界効果トランジスタ（以下、整流スイッチ素子という。）ＮＤＲＶと、インダクタＬ１と、出力平滑コンデンサＣｏｕｔとを備えて構成される。なお、入力電圧Ｖｉｎはスイッチングレギュレータ１内の全回路に供給される。
【００１８】
帰還回路１１は、２つの抵抗Ｒ１，Ｒ２と、抵抗Ｒ１に並列に接続されたコンデンサＣ１とを備えて構成され、出力電圧Ｖｏｕｔから抵抗分圧で帰還電圧ｖｆｂを生成して誤差増幅回路１３の反転入力端子に出力する。基準電圧源１２はＤＡ変換器を備え、外部回路から入力されるＶｏｕｔ設定信号に基づいてそれに対応する所定の基準電圧ｖｒｅｆを生成して誤差増幅回路１３の非反転入力端子に出力する。誤差増幅回路１３は、入力される２つの電圧ｖｆｂ，ｖｒｅｆの誤差を生成しかつ増幅して、帰還電圧ｖｆｂと基準電圧ｖｒｅｆとの誤差増幅信号ｅｒｒｏｕｔを生成してＰＷＭコンパレータ１６の非反転入力端子に出力する。
【００１９】
一方、スロープ回路１４は、発振回路１５から出力されるクロック信号（クロック信号又はそれに同期したノコギリ波）ｃｌｋｏｕｔに同期するノコギリ波ｖｓｌｏｐｅを発生してＰＷＭコンパレータの反転入力端子に出力するとともに、上記Ｖｏｕｔ設定信号に基づいてスキップコンパレータ１７の基準電圧でありパルススキップ判定の基準となるパルススキップ基準電圧ｖｒｅｆｍを生成してスキップコンパレータ１７の反転入力端子に出力する。ここで、スロープ回路１４は、前記発振回路１５から出力される前記クロック信号ｃｌｋｏｕｔに同期したノコギリ波に基づいて、前記誤差増幅回路１３の誤差電圧ｅｒｒｏｕｔが所定値以上のゲインを保持できるようにあらかじめ設定された電圧範囲で、前記ノコギリ波ｖｌｏｓｐｅをレベルシフトさせて出力する。ここで、パルススキップとは、出力スイッチ素子ＰＤＲＶのオンパルスをスキップさせることをいう。ＰＷＭコンパレータ１６は、誤差増幅信号ｅｒｒｏｕｔとノコギリ波ｖｓｌｏｐｅとを電圧比較することにより、ＰＷＭ信号ｐｗｍｏｕｔを生成してワンパルス生成回路１９及びスイッチング制御回路１０に出力する。スキップコンパレータ１７は、誤差増幅信号ｅｒｒｏｕｔとパルススキップ基準電圧ｖｒｅｆｍとを電圧比較することによりパルススキップ検出信号ｓｋｐｏｕｔを生成してスイッチング制御回路１０に出力するとともに、インバータ１８を介してワンパルス生成回路１９に出力する。ワンパルス生成回路１９はパルススキップ検出信号ｓｋｐｏｕｔの反転信号をトリガーにして、ワンパルス信号ｍｐｇｏｕｔを生成してスイッチング制御回路１０に出力する。逆流検出回路２０は、出力スイッチ素子ＰＤＲＶと、整流スイッチ素子ＮＤＲＶと、インダクタＬ１との接続点ＬＸの電圧ＶＬＸを監視して、出力端子からインダクタＬ１を介して整流スイッチ素子ＮＤＲＶ側へと流れる逆電流の発生、又は兆候を検出するとき、逆流検出信号ｎｏｆｆｂを生成してスイッチング制御回路１０に出力する。
【００２０】
スイッチング制御回路１０は、ＰＦＭ制御とＰＷＭ制御との切り替え制御と、出力スイッチ素子ＰＤＲＶ及び整流スイッチ素子ＮＤＲＶのオン／オフ制御機能を有し、上記入力される複数の信号に基づいて、
（ａ）発振回路１５のリセット制御信号ｒｓｔｏｓｃを発生して発振回路１５に出力し、
（ｂ）ワンパルス生成回路１９のリセット制御信号ｒｓｔｍｐｇを発生してワンパルス生成回路１９に出力し、
（ｃ）ＰＷＭコンパレータ１６のリセット制御信号ｒｓｔｐｗｍを発生してＰＷＭコンパレータ１６に出力し、
（ｄ）ＰＷＭコンパレータ１６のＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎを発生してＰＷＭコンパレータ１６に出力し、
（ｅ）スキップコンパレータ１７のパルススキップ強制解除信号ｐｗｍｆｉｘを発生してスキップコンパレータ１７に出力し、
（ｆ）出力スイッチ素子ＰＤＲＶに対するゲート信号ｐｇａｔｅを発生して出力スイッチ素子ＰＤＲＶのゲートに印加するとともに、整流スイッチ素子ＮＤＲＶのゲート信号ｎｇａｔｅを発生して整流スイッチ素子ＮＤＲＶのゲートに印加する。
【００２１】
また、スイッチング制御回路１０は、逆流検出回路２０から出力される逆流検出信号ｎｏｆｆｂを受け取ると、整流スイッチ素子ＮＤＲＶをオフさせて接続点ＬＸからスイッチ素子ＰＤＲＶ，ＮＤＲＶ側へ電流を流さないようにする機能を有する。すなわち、前記スイッチング制御回路１０は、前記逆流検出回路２２が逆電流の発生を検出している状態を示す前記逆流検出信号ｎｏｆｆｂを出力しているときに、前記整流スイッチ素子ＮＤＲＶをオフさせて遮断状態にする。
【００２２】
次いで、図２と図３を用いて、本発明のスイッチングレギュレータのＰＦＭ制御／ＰＷＭ制御の切り替え制御について説明する。図２は図１のスイッチングレギュレータ１において、軽負荷側から重負荷側へ負荷変動が発生した場合にＰＦＭ制御からＰＷＭ制御に切り替わるときの各内部信号を示すタイミングチャートである。また、図３は図１のスイッチングレギュレータ１において、重負荷側から軽負荷側へ負荷変動が発生した場合にＰＷＭ制御からＰＦＭ制御に切り替わるときの各内部信号を示すタイミングチャートである。上記ＰＦＭ制御／ＰＷＭ制御の切り替え制御機能はスイッチング制御回路１０が有する。
【００２３】
まず、図２を参照して、軽負荷側から重負荷側へ負荷変動が発生したときの、ＰＦＭ制御からＰＷＭ制御への切り替え制御動作について説明する。ここで、軽負荷とは、負荷ＲＬ（例えば、その抵抗値をいう。）が所定の第１のしきい値未満であり、重負荷とは、負荷ＲＬが上記第１のしきい値以上、もしくは上記第１のしきい値よりも大きい第２のしきい値以上であることをいう。
【００２４】
図２において、軽負荷のときのＰＦＭ制御状態において、パルススキップしている状態のとき、パルススキップ検出信号ｓｋｐｏｕｔはＨレベルを有し、出力スイッチ素子ＰＤＲＶ、及び整流スイッチ素子ＮＤＲＶはともにオフ状態となっている。ここで、負荷ＲＬが大きくなって出力電圧Ｖｏｕｔが低下すると、誤差増幅信号ｅｒｒｏｕｔの信号レベルが上昇して、パルススキップ基準電圧ｖｒｅｆｍよりも高くなり、スキップコンパレータ１７からのパルススキップ検出信号ｓｋｐｏｕｔがＨレベルからＬレベルへと変化してパルススキップ状態を解除し、パルススキップ検出信号ｓｋｐｏｕｔのＨレベルからＬレベルへの変化のエッジから、発振回路１５のリセット制御解除（リセット制御信号をＨレベルからＬレベルに変化）を行い、発振回路１５はクロック信号ｃｌｋｏｕｔを発生して出力する。また同時に、パルススキップ検出信号ｓｋｐｏｕｔがＨレベルからＬレベルに変化するエッジから、ワンパルス生成回路１９はワンパルス信号ｍｐｇｏｕｔを発生して出力する。ここで、ワンパルス信号ｍｐｇｏｕｔのパルス幅がそのまま出力スイッチ素子ＰＤＲＶのオン時間となる。ワンパルス信号ｍｐｇｏｕｔのパルス幅での出力スイッチ素子ＰＤＲＶのオンが完了すると、スイッチング制御回路１０は、リセット制御信号をＬレベルからＨレベルに変化させてワンパルス生成回路１９をリセット状態にし、誤差増幅信号ｅｒｒｏｕｔとスキップ基準電圧ｖｒｅｆｍとの電圧レベル比較結果であるパルススキップ検出信号ｓｋｐｏｕｔと、クロック信号ｃｌｋｏｕｔとの同期化により、ワンパルス生成回路１９は再びパルススキップ状態となる。
【００２５】
さらに、負荷ＲＬが小さくなって負荷電流が大きくなるとき、スキップコンパレータ１７はパルススキップ検出信号ｓｋｐｏｕｔをＨレベルからＬレベルへと変化させて上記ワンパルス生成回路１９のパルススキップ状態を解除し、ワンパルス生成回路１９から出力されるワンパルス信号ｍｐｇｏｕｔのパルス幅で出力スイッチ素子ＰＤＲＶ、及び整流スイッチ素子ＮＤＲＶのスイッチング動作が完了する。そして、次のクロック信号ｃｌｋｏｕｔのＬレベルからＨレベルに変化するとき、パルススキップ検出信号ｓｋｐｏｕｔがＬレベルの状態となっているため、パルススキップ解除状態を継続してＰＷＭコンパレータ１６による判定結果を示すＰＷＭ信号ｐｗｍｏｕｔにより出力スイッチ素子ＰＤＲＶ及び整流スイッチ素子ＮＤＲＶのオン／オフ制御を決めるＰＷＭモードに移行する。
【００２６】
また、ワンパルス信号ｍｐｇｏｕｔのパルス幅で、スイッチ素子ＰＤＲＶ，ＮＤＲＶのスイッチング動作が完了した直後のクロック信号ｃｌｋｏｕｔのＬレベルからＨレベルへの変化時において、逆流検出回路２０から出力される逆流検出信号ｎｏｆｆｂが逆流検出を検出していることを示すＬレベルであるとき、ＰＷＭモードでワンパルス生成回路１９がワンパルス信号ｍｐｇｏｕｔのパルス幅を出力するための、ＨレベルのＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎを出力する。
【００２７】
図４は図１のスイッチング制御回路１０において、ＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎを生成するための信号生成回路の構成例を示す回路図であり、当該信号生成回路は、遅延型フリップフロップ４１と、２個のインバータＩＶ１１，ＩＶ１２とを備えて構成される。
【００２８】
図４において、パルススキップ検出信号ｓｋｐｏｕｔがＬレベルのときにフリップフロップ４１をリセット解除して、クロック信号ｃｌｋｏｕｔがＬレベルからＨレベルに変化するとき、逆流検出状態を示すＬレベルの逆流検出信号をラッチして、ＨレベルのＰＷＭモードＭＰＧパルス出力許可信号を出力する。ＰＷＭモードＭＰＧパルス出力許可信号がｐｗｍｐｇｏｎがＨレベルのとき、ワンパルス生成回路１９は、ＰＷＭ信号ｐｗｍｏｕｔのＬレベルからＨレベルのエッジに同期して、所定のパルス幅を有するワンパルス信号ｍｐｇｏｕｔを出力する。
【００２９】
図５は図１のワンパルス生成回路１９の具体的な構成例を示す回路図である。図５において、ワンパルス生成回路１９には、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、パルススキップ検出信号ｓｋｐｏｕｔ、リセット制御信号ｒｅｔｍｐｇ、スリープ信号ｓｌｐ、ＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎ、ＰＷＭ信号ｐｗｍｏｕｔが入力され、これに応答して、ワンパルス生成回路１９はワンパルス信号ｍｐｇｏｕｔを出力する回路である。ワンパルス生成回路１９は、フリップフロップ５０，５１と、コンパレータ５２と、シュミットバッファ５３と、スロープ生成回路５４と、基準電圧生成回路５５と、コンパレータ５２とスロープ生成回路５４のためのリセット信号生成回路５６と、その他のゲート素子（ＮＡＮＤ１，ＩＶ１〜ＩＶ５，ＯＲ１，ＯＲ２，ＮＯＲ１）とを備えて構成される。ここで、スロープ生成回路５４は、２個のＭＯＳトランジスタＱ１，Ｑ２と、コンデンサＣ５４とを備えて構成される。また、リセット信号生成回路５６は、遅延素子ＤＬ１とノアゲートＮＯＲ２とを備えて構成される。
【００３０】
図５において、スリープ信号ｓｌｐがＨレベル、もしくはパルススキップ状態でＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎがＬレベルでかつリセット制御信号ｒｅｔｍｐｇがＨレベルのとき、ワンパルス生成回路１９はスリープ状態となり、Ｌレベルのワンパルス信号ｍｐｇｏｕｔを出力する。また、コンパレータ５２とスロープ生成回路５４のリセット信号生成回路５６は、Ｈレベルのリセット信号を出力して、コンパレータ５２とスロープ生成回路５４をリセット状態にする。スリープ信号がＬレベルで、ＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎがＬレベルでかつリセット制御信号ｒｅｔｍｐｇがＬレベルとなるとき、フリップフロップ５０はリセット解除となり、パルススキップ検出信号ｓｋｐｏｕｔのＬレベルからＨレベルへの変化のエッジを受けてＨレベルのワンパルス信号ｍｐｇｏｕｔを出力する。
【００３１】
次いで、Ｈレベルのワンパルス信号ｍｐｇｏｕｔが出力されると、コンパレータ５２とスロープ生成回路５４のリセット信号ｒｓｔ生成回路５６はＬレベルのリセット信号ｒｓｔを出力して、コンパレータ５２とスロープ生成回路５４をリセット解除にする。これに応答して、スロープ生成回路５４は、リセット解除になると入力電圧Ｖｉｎから抵抗Ｒ５４を介してコンデンサＣ５４に充電してスロープ電圧ｖｓを形成する。基準電圧生成回路５５は、出力電圧Ｖｏｕｔを抵抗Ｒ５１，Ｒ５２で分圧し、かつコンデンサＣ５１でレベルホールドして、コンパレータ５２の基準電圧ｖｒｅｆｍｐｇを生成する。コンパレータ５２は、リセット解除になるとスロープ電圧ｖｓと基準電圧ｖｒｅｆｍｐｇとの電圧比較を行い、以下の式で決まる反応時間を経て検出し、ワンパルス信号ｍｐｇｏｕｔをＨレベルからＬレベルに変化させる。ワンパルス信号ｍｐｇｏｕｔがＬレベルに変化すると、リセット信号ｒｓｔ生成回路５６はＨレベルのリセット信号ｒｓｔを出力して、コンパレータ５２とスロープ生成回路５４をリセット状態にする。
【００３２】
そして、スリープ信号ｓｌｐがＬレベルで、ＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎがＬレベルでかつリセット制御信号ｒｅｔｍｐｇがＬレベルのとき、パルススキップ検出信号ｓｋｐｏｕｔのＬレベルからＨレベルへの変化のエッジを受け付けるまでは、コンパレータ５２とスロープ生成回路５４はリセット状態のままとなる。
【００３３】
また、スリープ信号ｓｌｐがＬレベルでかつリセット制御信号ｒｅｔｍｐｇがＬレベルの状態でＰＷＭモードでのＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎがＨレベルのとき、フリップフロップ５１はリセット解除となり、ＰＷＭ信号ｐｗｍｏｕｔのＬレベルからＨレベルへの変化のエッジを受けて、Ｈレベルのワンパルス信号ｍｐｇｏｕｔを出力する。Ｈレベルのワンパルス信号ｍｐｇｏｕｔが出力された後は、上述と同様の制御により、ワンパルス信号ｍｐｇｏｕｔがＨレベルからＬレベルに変化して、ワンパルス信号ｍｐｇｏｕｔのパルス幅が制御される。ここで、ワンパルス信号ｍｐｇｏｕｔのパルス幅Ｔｏｎは以下の式で表される。
【００３４】
［数１］
Ｔｏｎ
＝Ｃ５４×｛Ｒ５２／（Ｒ５１＋Ｒ５２）｝×Ｖｏｕｔ×（Ｒ５４／Ｖｉｎ）
式（１）
【００３５】
［数２］
Ｔｏｎ
＝ワンパルス信号ｍｐｇｏｕｔのパルス幅
＝出力スイッチ素子ＰＤＲＶのオンパルス幅      式（２）
【００３６】
式（１）から明らかなように、ワンパルス信号ｍｐｇｏｕｔのパルス幅は、デューティ比≒Ｖｏｕｔ／Ｖｉｎ、すなわち出力電圧Ｖｏｕｔと入力電圧Ｖｉｎで決まるデューティ比依存性を有することがわかる。ここで、スロープ生成回路５４内のコンデンサＣ５４と抵抗Ｒ５４と、基準電圧生成回路５５内の抵抗Ｒ５１，Ｒ５２を調整することで所望のワンパルス信号ｍｐｇｏｕｔのパルス幅を調整することができ、ＰＦＭ制御動作の出力スイッチ素子ＰＤＲＶのオン時間Ｔｏｎを調整することができる。また、ＰＷＭ信号ｐｗｍｏｕｔと、ワンパルス信号ｍｐｇｏｕｔとの論理和が、出力スイッチ素子ＰＤＲＶのオン時間となるようにスイッチング制御回路１０で制御され、出力スイッチ素子ＰＤＲＶ及び整流スイッチ素子ＮＤＲＶのオン／オフが決まる。
【００３７】
さらに、引き続き、負荷ＲＬが小さくなって負荷電流が大きくなるときに、Ｌレベルのパルススキップ検出信号ｓｋｐｏｕｔが示すパルススキップ解除状態を継続してＰＷＭモードに設定されているとき、整流スイッチ素子ＮＤＲＶのオン動作直後のクロック信号ｃｌｋｏｕｔのＬレベルからＨレベルへの変化が発生するときに、整流スイッチ素子ＮＤＲＶのオン期間中にインダクタＬ１の電流がゼロにならなくなることで、逆流検出回路２０が逆流検出しない状態（逆流検出信号ｎｏｆｆｂがＨレベルである状態）をラッチして、ＬレベルのＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎを出力してＰＷＭモードＭＰＧパルス出力許可期間が終了する。
【００３８】
また、逆流検出回路２０が逆流検出しない状態（逆流検出信号ｎｏｆｆｂがＨレベルである状態）を、クロック信号ｃｌｋｏｕｔのＬレベルからＨレベルの変化がｎ回（ｎは１以上の整数、すなわち自然数である。）カウントしたとき、スキップコンパレータ１７はパルススキップ検出信号ｓｋｐｏｕｔをプルダウンしてＬレベルを強制的に出力するように、パルススキップ強制解除信号ｐｗｍｆｉｘ＝Ｈがスイッチング制御回路１０からスキップコンパレータ１７に入力される。本実施形態では、ｎ＝２の具体例を示している。
【００３９】
図６は図１のスイッチング制御回路１０において、パルススキップ強制解除信号ｐｗｍｆｉｘを生成するための信号生成回路の構成例を示す回路図であり、当該信号生成回路は、２個の遅延型フリップフロップ６１，６２と、インバータＩＶ６とを備えて構成される。
【００４０】
図６において、逆流検出信号ｎｏｆｆｂがＨレベルでフリップフロップ６１，６２をリセット解除した後、クロック信号ｃｌｋｏｕｔがＬレベルからＨレベルに変化するとき、逆流検出信号ｎｏｆｆｂがＨレベルである状態が、クロック信号ｃｌｋｏｕｔの２個のパルスがカウントされると、Ｈレベルのパルススキップ強制解除信号ｐｗｍｆｉｘが出力される。すなわち、逆流検出しているような負荷電流の範囲に対してパルススキップ検出できる機能がオンしてＰＦＭ制御を有効とし、逆流検出していないような負荷電流の範囲に対してはパルススキップ検出機能をオフして強制的にＰＷＭ制御へ移行させることができることを意味する。
【００４１】
次に、図３を用いて、重負荷側から軽負荷側へ負荷変動が発生したときの、ＰＷＭ制御からＰＦＭ制御への切り替え制御動作について説明する。
【００４２】
図３において、重負荷のときのＰＷＭ制御での逆流検出が無い（逆流検出信号ｎｏｆｆｂがＨレベルである）状態のときは、パルススキップ強制解除信号ｐｗｍｆｉｘがＨレベルで、ＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎがＬレベルであるので、パルススキップ検出不能状態となっている。そして、徐々に負荷ＲＬが大きくなって、負荷電流が小さくなり、ＰＷＭ制御での逆流検出が発生して、逆流検出信号ｎｏｆｆｂがＨレベルからＬレベルに変化すると、パルススキップ強制解除信号ｐｗｍｆｉｘがＨレベルからＬレベルとなってパルススキップ検出可能状態となる。
【００４３】
さらに、負荷電流が小さくなり、パルススキップを検出していないことを示すＬレベルのパルススキップ検出信号ｓｋｐｏｕｔのまま、かつＰＷＭ制御での逆流検出が発生している状態（逆流検出信号ｎｏｆｆｂがＬレベルの状態）をクロック信号ｃｌｋｏｕｔのＬレベルからＨレベルへの変化エッジでラッチして、ＰＷＭモードＭＰＧパルス出力許可信号ｐｗｍｍｐｇｏｎがＬレベルからＨレベルとなり、ＰＷＭモードＭＰＧパルス出力許可が発生して成立する。この条件が成立すると、ワンパルス生成回路１９はＰＷＭ信号ｐｗｍｏｕｔに同期するワンパルス信号ｍｐｇｏｕｔを出力して、ＰＷＭ信号ｐｗｍｏｕｔと、ワンパルス信号ｍｐｇｏｕｔとのパルス幅の長い方で出力スイッチ素子ＰＤＲＶのオン時間となり、出力スイッチ素子ＰＤＲＶ及び整流スイッチ素子ＮＤＲＶのオン／オフが決まる。
【００４４】
さらに、負荷電流が小さくなり、ＰＷＭ制御のデューティ比が小さくなっていくと、ＰＷＭ信号ｐｗｍｏｕｔと、ワンパルス信号ｍｐｇｏｕｔとのパルス幅の大小関係がｐｗｍｏｕｔ＜ｍｐｇｏｕｔとなってくる。ここで、出力スイッチ素子ＰＤＲＶのオン時間はワンパルス信号ｍｐｇｏｕｔで決まるようになり、その結果、誤差増幅信号ｅｒｒｏｕｔの信号レベルが減少して、パルススキップ基準電圧ｖｒｅｆｍよりも低くなり、スキップコンパレータ１７はパルススキップ検出信号ｓｋｐｏｕｔをＬレベルからＨレベルに変化させてパルススキップ状態を検出し、ＰＦＭ制御へ移行することになる。
【００４５】
すなわち、ＰＷＭ制御中で逆流検出しているような負荷電流の範囲に対して、ＰＷＭ信号ｐｗｍｏｕｔだけなく、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎで決まるデューティ比依存性を有する固定ワンパルス信号ｍｐｇｏｕｔもＰＷＭ信号ｐｗｍｏｕｔに同期して出力させることで、ＰＷＭ信号ｐｗｍｏｕｔのパルス幅となるＰＷＭ制御のデューティ比がワンパルス信号ｍｐｇｏｕｔのデューティ比よりも小さくなると、出力スイッチ素子ＰＤＲＶのオン時間が長くなって誤差増幅信号ｅｒｒｏｕｔの変動が大きくなり、パルススキップを検出しやすくさせることができることを意味する。
【００４６】
実施形態の要旨．
本実施形態に係るスイッチングレギュレータ１、入力端子に入力された入力電圧Ｖｉｎを、所定の定電圧に変換してインダクタＬ１を介して出力端子から出力電圧Ｖｏｕｔとして負荷ＲＬに出力し、ＰＷＭ制御とＰＦＭ制御の切り替え機能を有する非絶縁型のスイッチングレギュレー１である。上記スイッチングレギュレータ１は、
（ａ）制御電極であるゲートに入力された制御信号であるゲート信号ｐｇａｔｅに応じてスイッチングを行い、前記入力電圧Ｖｉｎによる前記インダクタＬ１への充電を行う出力スイッチ素子ＰＤＲＶと、
（ｂ）前記出力スイッチ素子ＰＤＲＶがオフして前記インダクタＬ１への充電が停止すると前記インダクタＬ１の放電を行う整流スイッチ素子ＮＤＲＶと、
（ｃ）所定の発振周波数を有するクロック信号を出力する発振回路１５と、
（ｄ）前記出力電圧Ｖｏｕｔに比例した帰還電圧ｖｆｂと所定の第１基準電圧ｖｒｅｆとの電圧差を増幅して誤差電圧ｅｒｒｏｕｔとして出力する誤差増幅回路１３と、
（ｅ）前記出力スイッチ素子ＰＤＲＶのスイッチングに同期するようにあらかじめ設定された電圧変化を行うノコギリ波ｖｓｌｏｐｅを生成するスロープ回路１４と、
（ｆ）前記ノコギリ波ｖｓｌｏｐｅと前記誤差電圧ｅｒｒｏｕｔとの電圧比較を行い、当該比較結果を示す第１の比較信号であるＰＷＭ信号ｐｗｍｏｕｔを生成して出力する第１の電圧比較回路であるＰＷＭコンパレータ１６と、
（ｇ）前記誤差電圧ｅｒｒｏｕｔと所定の第２の基準電圧ｖｒｅｆｍとの電圧比較を行い、当該比較結果を示す第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔを生成して出力する第２の電圧比較回路であるスキップコンパレータ１７と、
（ｈ）所定のパルス幅を有するワンパルス信号ｍｐｇｏｕｔを生成するワンパルス生成回路１９と、
（ｉ）前記クロック信号ｃｌｋｏｕｔと前記第１の比較信号であるＰＷＭ信号ｐｗｍｏｕｔと前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔと前記ワンパルス信号ｍｐｇｏｕｔに基づいて、前記出力スイッチ素子ＰＤＲＶ及び前記整流スイッチ素子ＮＤＲＶのスイッチング制御を行うスイッチング制御回路１０と、
（ｊ）前記出力スイッチ素子ＰＤＲＶと前記整流スイッチ素子ＮＤＲＶとの接続点ＬＸの電圧ＶＬＸから、前記出力端子から前記インダクタＬ１を介して前記整流スイッチ素子ＮＤＲＶ側へと流れる逆電流が発生する兆候又は該逆電流の発生を検出する逆流検出回路２２とを備えて構成される。
【００４７】
ここで、前記所定の第２の基準電圧であるｖｒｅｆｍは、前記入力電圧Ｖｉｎと前記出力電圧Ｖｏｕｔの依存性を有し前記ノコギリ波ｖｓｌｏｐｅの下限値と上限値との間で任意に設定される。
【００４８】
前記スイッチング制御回路１０は、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔに応じて前記発振回路１５が前記クロック信号ｃｌｋｏｕｔを出力する発振動作を開始するように前記発振回路１５を制御するとともに、前記ワンパルス生成回路１９が前記ワンパルス信号ｍｐｇｏｕｔを出力するように前記ワンパルス生成回路１９を制御する。また、スイッチング制御回路１０は、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔと前記クロック信号ｃｌｋｏｕｔに応じて前記第１の電圧比較回路であるＰＷＭコンパレータ１６がオン／オフするように前記第１の電圧比較回路であるＰＷＭコンパレータ１６を制御する。さらに、スイッチング制御回路１０は、前記ワンパルス信号ｍｐｇｏｕｔのパルス幅が前記出力スイッチ素子ＰＤＲＶのオン時間となるように前記出力スイッチ素子ＰＤＲＶを制御する。
【００４９】
前記スイッチング制御回路１０は、前記負荷ＲＬが所定の第１のしきい値未満である軽負荷時には、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔと前記クロック信号ｃｌｋｏｕｔと前記ワンパルス信号ｍｐｇｏｕｔのパルス幅とに基づいて、前記出力スイッチ素子ＰＤＲＶのオン時間を固定しながらスイッチング周期を変化させるＰＦＭ制御動作を行うように制御する一方、前記負荷ＲＬが前記第１のしきい値以上、もしくは前記第１のしきい値よりも大きい第２のしきい値以上である重負荷時には、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔと前記クロック信号ｃｌｋｏｕｔと前記第１の電圧比較回路であるＰＷＭコンパレータ１６の出力信号であるＰＷＭ信号ｐｗｍｏｕｔとに基づいて、前記出力スイッチ素子ＰＤＲＶのスイッチング周期を固定しながらオン時間を変化させるＰＷＭ制御動作を行うように制御する。これにより、前記スイッチング制御回路１０は、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔと前記クロック信号ｃｌｋｏｕｔとに基づいて、前記ＰＦＭ制御と前記ＰＷＭ制御を自動で切り替えるように制御する。
【００５０】
前記第２の電圧比較回路であるスキップコンパレータ１７は、前記逆流検出信号ｎｏｆｆｂと前記クロック信号ｃｌｋｏｕｔとの組み合わせ状態に基づいて、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔの信号レベルを変化させ、これにより、前記ワンパルス信号ｍｐｇｏｕｔは、前記入力電圧Ｖｉｎと前記出力電圧Ｖｏｕｔの依存性を有し、前記出力スイッチ素子ＰＤＲＶのオン時間を前記入力電圧Ｖｉｎと前記出力電圧Ｖｏｕｔに基づいて変化させるとともに、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔと前記逆流検出信号ｎｏｆｆｂと前記クロック信号ｃｌｋｏｕｔとの組み合わせ状態に基づいて、前記第１の比較信号であるＰＷＭ信号ｐｗｍｏｕｔをトリガーにして前記ワンパルス信号ｍｐｇｏｕｔを出力する。
【００５１】
上記スイッチングレギュレータ１において、前記ワンパルス生成回路１９は、前記第２の比較信号でリセット状態を解除して前記ワンパルス信号ｍｐｇｏｕｔを生成して、前記ワンパルス信号ｍｐｇｏｕｔの生成完了時に自動的に再びリセット状態に入り、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔに基づいてＰＷＭ制御を選択した時はリセット状態を継続し、ＰＦＭ制御を選択した時には前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔでの前記ワンパルス信号ｍｐｇｏｕｔを生成可能になるリセット解除をし、ＰＦＭ制御のパルススキップを解除させる状態となるように、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔが変化するまでは前記ワンパルス生成回路１９の消費電流を削減し続ける。
【００５２】
また、上記スイッチングレギュレータ１において、前記ワンパルス信号ｍｐｇｏｕｔのパルス幅は、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔと前記クロック信号ｃｌｋｏｕｔとに基づいてＰＦＭ制御からＰＷＭ制御に切り替えた直後の前記出力スイッチ素子ＰＤＲＶのオン時間と同じになるように設定される。
【００５３】
さらに、上記スイッチングレギュレータ１において、前記スイッチング制御回路１０は、
（ａ）前記逆流検出信号ｎｏｆｆｂが逆電流の発生を検出していない状態を表す逆流検出信号ｎｏｆｂの出力レベルを、自然数ｎ個の前記クロック信号ｃｌｋｏｕｔが計数される期間で検出したとき、前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔの出力レベルを前記ＰＷＭ制御が固定して行われるように固定し、
（ｂ）前記逆流検出信号ｎｏｆｆｂが逆電流の発生を検出している状態を表す前記第２の電圧比較回路１７の出力レベルのときに、前記第２の電圧比較回路１７の電圧比較を動作させる。
【００５４】
またさらに、上記スイッチングレギュレータ１において、前記ワンパルス生成回路１９は、
（ａ）前記ＰＦＭ制御における前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔの変化に基づいてワンパルス信号ｍｐｇｏｕｔを生成することに加えて、
（ｂ）前記第２の比較信号であるパルススキップ検出信号ｓｋｐｏｕｔの出力レベルが前記ＰＷＭ制御と判定している状態でも、前記逆流検出信号ｎｏｆｆｂが逆電流の発生を検出している状態を表す前記逆流検出信号ｎｏｆｆｂの出力レベルを前記スイッチング制御回路１０が前記クロック信号ｃｌｋｏｕｔに同期してラッチしたとき、前記第１の比較信号であるＰＷＭ信号ｐｗｍｏｕｔの出力レベルの変化をトリガーにして前記ワンパルス信号ｍｐｇｏｕｔを出力する。
【００５５】
また、上記スイッチングレギュレータ１において、前記第２の基準電圧ｖｒｅｆｍは、前記入力電圧Ｖｉｎと前記出力電圧Ｖｏｕｔとに対して依存性を有し、ＰＦＭ制御からＰＷＭ制御に移行する際の前記出力端子から出力される出力電流が、前記インダクタＬ１から前記整流スイッチ素子ＮＤＲＶ側へ逆流させないように制御される不連続動作モードから連続動作モードに移行する臨界点における該出力電流の電流値と同じになるように設定される。
【００５６】
さらに、上記スイッチングレギュレータ１において、前記スロープ回路１４は、前記発振回路１５から出力される前記クロック信号ｃｌｋｏｕｔに同期したノコギリ波に基づいて、前記誤差増幅回路１３の誤差電圧ｅｒｒｏｕｔが所定値以上のゲインを保持できるようにあらかじめ設定された電圧範囲で、前記ノコギリ波ｖｌｏｓｐｅをレベルシフトさせて出力する。
【００５７】
またさらに、上記スイッチングレギュレータ１において、前記スイッチング制御回路１０は、前記逆流検出回路２２が逆電流の発生を検出している状態を示す前記逆流検出信号ｎｏｆｆｂを出力しているときに、前記整流スイッチ素子ＮＤＲＶをオフさせて遮断状態にする。
【００５８】
実施形態の作用効果．
以上説明したように本発明に係る実施形態によれば、インダクタＬ１の電流の逆流検出が無い状態となると強制的にＰＷＭ制御に移行することができ、インダクタＬ１の電流の逆流検出がある状態でのみＰＦＭ制御のパルススキップ制御を行う機能が動作することができる。
【００５９】
また、ＰＷＭ制御中にインダクタ電流の逆流検出がある状態になると、ＰＷＭ制御スイッチングに同期する、出力電圧と入力電圧で決まるデューティ比依存性を有する固定のワンパルスを出力させて、ＰＷＭ制御スイッチングでのデューティ比の幅よりもワンパルス幅が大きくなったとき、スイッチ素子のオン時間が長くなり、誤差増幅回路１３の出力変動量が大きくなってＰＦＭ制御へ移行しやすくすることができる。
【００６０】
これらの結果、ＰＷＭ制御とＰＦＭ制御とを切り替える負荷電流の狙い値に対して、さらにバラツキを抑制させて安定させることができて、チップ及び、コイル、コンデンサ等の外付け素子を含めた様々なパラメータが振れても、必ずＰＦＭ制御からＰＷＭ制御へ、またＰＷＭ制御からＰＦＭ制御へ切り替えることを保証することが可能なスイッチングレギュレータを提供することができる。
【００６１】
以上の実施形態においては、降圧型スイッチングレギュレータに適用した例を説明したが、本発明はこれに限らず、インダクタ電流を出力スイッチとインダクタとの接続点の電圧からセンスしてスロープ回路の出力に加算し、インダクタ電流に比例したランプ電圧を生成してスイッチング制御を行う電流帰還型降圧型スイッチングレギュレータ及び、整流スイッチ素子にトランジスタの変わりにダイオードを使用した非同期整流方式の降圧スイッチングレギュレータ及び、昇圧型スイッチングレギュレータにも適用できる。
【符号の説明】
【００６２】
１…スイッチングレギュレータ、
１０…スイッチング制御回路、
１１…帰還回路、
１２…基準電圧源、
１３…誤差増幅回路、
１４…スロープ回路、
１５…発振回路、
１６…ＰＷＭコンパレータ、
１７…スキップコンパレータ、
１８…インバータ、
１９…ワンパルス生成回路、
２０…逆流検出回路、
ＰＤＲＶ…出力スイッチ素子、
ＮＤＲＶ…整流スイッチ素子、
Ｌ１…インダクタ、
Ｃｏｕｔ…出力平滑コンデンサ、
ＲＬ…負荷。
【先行技術文献】
【特許文献】
【００６３】
【特許文献１】特許第３６４７８１１号公報
【特許文献２】特開２０１０−０６３２７６号公報
【特許文献３】特開２００８−０９２７１２号公報
【特許文献４】特開２００９−２１３２２８号公報
【特許文献５】特開２００９−２２５６４２号公報
【図１】
2014050308.tif 000003
【図２】
2014050308.tif 000004
【図３】
2014050308.tif 000005
【図４】
2014050308.tif 000006
【図５】
2014050308.tif 000007
【図６】
2014050308.tif 000008