(57)【要約】【課題】  半導体装置に高電圧を印加しても、ゲートパッドの損傷を防止することができる技術を提供する。【解決手段】  本明細書が開示する半導体装置１０は、素子領域１２と、素子領域１２を取り囲む周辺領域１４を有する半導体基板１１を備えている。素子領域１２には、ゲート電極１６を有する絶縁ゲート型半導体素子が形成されている。周辺領域１４には、第１の耐圧保持構造１８と第２の耐圧保持構造２０が形成されている。第１の耐圧保持構造１８は、素子領域１２を取り囲んでいる。第２の耐圧保持構造２０は、素子領域１２の外縁より第１の耐圧保持構造側１８で、かつ、第１の耐圧保持構造１８の素子領域１２側の境界より素子領域１２側の位置に形成されている。半導体基板１１の表面側であって、第２の耐圧保持構造２０が形成されている範囲に、ゲート電極１６と電気的に接続されているゲートパッド２２が配置されている。【選択図】  図１
2014135367.tif 000002
【特許請求の範囲】
【請求項１】
素子領域１２と、素子領域１２を取り囲む周辺領域１４を有する半導体基板１１を備えており、
素子領域１２には、ゲート電極１６を有する絶縁ゲート型半導体素子が形成されており、
周辺領域１４には、素子領域１２を取り囲む第１の耐圧保持構造１８と、素子領域１２の外縁より第１の耐圧保持構造１８側で、かつ、第１の耐圧保持構造１８の素子領域１２側の境界より素子領域１２側の位置に第２の耐圧保持構造２０と、が形成されており、
半導体基板１１の表面側であって、第２の耐圧保持構造２０が形成されている範囲に、ゲート電極１６と電気的に接続されているゲートパッド２２が配置されていることを特徴とする半導体装置。
【請求項２】
第１の耐圧保持構造１８は、半導体基板１１の表面から深さ方向に延びる少なくとも１つの終端トレンチを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
素子領域１２には、
半導体基板１１の上面に臨む範囲に配置されている第１導電型のボディ領域３６と、
ボディ領域３６の下面に接している第２導電型のドリフト領域３２と、
ボディ領域３６を貫通してドリフト領域３２にまで延びるゲートトレンチ２４内に配置され、ボディ領域３６と対向しているゲート電極１６と、
ゲート電極１６とゲートトレンチ２４の内壁との間に配置されている絶縁体２６と、
ゲートトレンチ２４の底部を囲んでおり、その周囲がドリフト領域３２によって囲まれている第１導電型のフローティング領域３４と、が形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
周辺領域１４には、
半導体基板１１の上面に臨む範囲に配置されている第１導電型のボディ領域３６と、
ボディ領域３６の下面に接している第２導電型のドリフト領域３２と、が形成されており、
第１の耐圧保持構造１８は、半導体基板１１の表面からボディ領域３６を貫通してドリフト領域３２にまで延びる終端トレンチであり、
終端トレンチは、少なくとも１つの終端トレンチの底部を囲んでおり、その周囲がドリフト領域３２よって囲まれている第１導電型のフローティング領域３７を有することを特徴とする、請求項３に記載の半導体装置。
【請求項５】
第２の耐圧保持構造２０は、半導体基板１１の表面からボディ領域３６を貫通してドリフト領域３２にまで延びるトレンチであり、
トレンチは、トレンチの底部を囲んでおり、その周囲がドリフト領域３２によって囲まれている第１導電型のフローティング領域３５，８５，１３５を有することを特徴とする、請求項４に記載の半導体装置。
【請求項６】
第２の耐圧保持構造２０は、ドリフト領域３２に形成された第１導電型のフローティング領域１８５、２３５を有することを特徴とする請求項４に記載の半導体装置。
【請求項７】
半導体基板１１はＳｉＣを材料とすることを特徴とする請求項１から６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、非活性領域にゲートパッドが形成された半導体装置が開示されている。この半導体装置では、活性領域に素子領域及び終端領域が形成されている。素子領域には、複数の直線状のトレンチゲート電極が形成されており、終端領域には、複数のトレンチゲート電極の周囲を一巡する複数の終端トレンチが形成されている。即ち、ゲートパッドは最外側の終端トレンチの外部に配置されている。ゲートトレンチの底部及び終端トレンチの底部には、ｐ型フローティング拡散層が形成されている。ｐ型フローティング拡散層の周囲はｎ型ドリフト領域に囲まれている。この半導体装置では、トレンチの底部に形成されたｐ型フローティング拡散層とｎ型ドリフト領域とのＰＮ接合、及びｐ型ボディ領域とｎ型ドリフト領域とのＰＮ接合とにより、耐圧を保持している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−８６７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置では、終端領域に形成された耐圧保持構造の外側にゲートパッドが配置されている。すなわち、ゲートパッドが耐圧保持構造の外側に配置されている。このため、半導体装置に印加する電圧を高くしていくと、逆バイアス時にゲートパッドに高い電圧が加わり、ゲートパッドが損傷する虞がある。
【０００５】
本明細書では、半導体装置に高電圧を印加しても、ゲートパッドの損傷を防止することができる技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、素子領域と、素子領域を取り囲む周辺領域を有する半導体基板を備えている。素子領域には、ゲート電極を有する絶縁ゲート型半導体素子が形成されている。周辺領域には、第１の耐圧保持構造と第２の耐圧保持構造が形成されている。第１の耐圧保持構造は、素子領域を取り囲んでいる。第２の耐圧保持構造は、素子領域の外縁より第１の耐圧保持構造側で、かつ、第１の耐圧保持構造の素子領域側の境界より素子領域側の位置に形成されている。半導体基板の表面側であって、第２の耐圧保持構造が形成されている範囲に、ゲート電極と電気的に接続されているゲートパッドが配置されている。
【０００７】
一般に、半導体装置に逆バイアス電圧を印加すると、半導体基板の表面では端部側が素子領域側に比べて高電位となる。本明細書が開示する半導体装置では、ゲートパッドよりも外側（即ち、半導体基板の端部側）に第１の耐圧保持構造が形成されている。このため、半導体装置に高い逆バイアス電圧を印加しても、第１の耐圧保持構造により電界が低減される。また、素子領域と第１の耐圧保持構造との間には第２の耐圧保持構造が形成されている。このため、第２の耐圧保持構造によって、素子領域と第１の耐圧保持構造との間で耐圧が低下することが抑制される。従って、半導体装置に高い逆バイアス電圧を印加しても、半導体基板の表面側であって、第２の耐圧保持構造が形成されている範囲に配置されたゲートパッドが損傷することを防止することができる。
【０００８】
本明細書が開示する技術の詳細、及び、さらなる改良は、発明を実施するための形態、及び、実施例にて詳しく説明する。
【図面の簡単な説明】
【０００９】
【図１】実施例１の半導体装置の平面図。
【図２】図１のII−II線における縦断面図。
【図３】従来の半導体装置の平面図。
【図４】図３のIV−IV線における縦断面図。
【図５】変形例１の半導体装置の平面図。
【図６】図５のVI−VI線における縦断面図。
【図７】変形例２の半導体装置の平面図。
【図８】図７のVIII−VIII線における縦断面図。
【図９】変形例３の半導体装置の平面図。
【図１０】図９のX−X線における縦断面図。
【図１１】変形例４の半導体装置の縦断面図。
【発明を実施するための形態】
【００１０】
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【００１１】
（特徴１）  本明細書が開示する半導体装置は、第１の耐圧保持構造が、半導体基板の表面から深さ方向に延びる少なくとも１つの終端トレンチを有していてもよい。特徴１によると、半導体装置に高い逆バイアス電圧を印加したときに、第１の耐圧保持構造が有する終端トレンチにより電界が低下し、ゲートパッドに印加される電圧が低下する。この構成によると、適切に耐圧を保持することができる。
【００１２】
（特徴２）  本明細書が開示する半導体装置は、素子領域に、第１導電型のボディ領域と、第２導電型のドリフト領域と、ゲート電極と、絶縁体と、第１導電型のフローティング領域と、が形成されていてもよい。第１導電型のボディ領域は、半導体基板の上面に臨む範囲に配置されていてもよい。第２導電型のドリフト領域は、ボディ領域の下面に接していてもよい。ゲート電極は、ボディ領域を貫通してドリフト領域にまで延びるゲートトレンチ内に配置され、ボディ領域と対向していてもよい。絶縁体は、ゲート電極とゲートトレンチの内壁との間に配置されていてもよい。第１導電型のフローティング領域は、ゲートトレンチの底部を囲んでおり、その周囲がドリフト領域によって囲まれていてもよい。特徴２によると、半導体装置に逆バイアス電圧を印加すると、第１導電型のボディ領域及び第１導電型のフローティング領域の２箇所で耐圧を保持する。この構成によると、半導体装置に高い逆バイアス電圧を印加しても、適切に耐圧を保持することができる。
【００１３】
（特徴３）  本明細書が開示する半導体装置は、周辺領域に、第１導電型のボディ領域と、第２導電型のドリフト領域と、が形成されていてもよい。第１の耐圧保持構造は、半導体基板の表面からボディ領域を貫通してドリフト領域にまで延びる終端トレンチであってもよい。終端トレンチは、少なくとも１つの終端トレンチの底部を囲んでおり、その周囲がドリフト領域によって囲まれている第１導電型のフローティング領域を有していてもよい。特徴３によると、半導体装置に逆バイアス電圧を印加すると、第１導電型のフローティング領域が形成されている終端トレンチでは、第１導電型のボディ領域及び第１導電型のフローティング領域の２箇所で耐圧を保持し、第１導電型のフローティング領域が形成されていない終端トレンチでは、第１導電型のボディ領域で耐圧を保持する。この構成によると、適切に耐圧を保持することができるとともに、ゲートパッドより外側の終端トレンチにより電界が低減されるため、ゲートパッドに印加される電圧を下げることができる。
【００１４】
（特徴４）  本明細書が開示する半導体装置は、第２の耐圧保持構造が、半導体基板の表面からボディ領域を貫通してドリフト領域にまで延びるトレンチであってもよい。トレンチは、トレンチの底部を囲んでおり、その周囲がドリフト領域によって囲まれている第１導電型のフローティング領域を有していてもよい。特徴４によると、半導体装置に逆バイアス電圧を印加すると、第１導電型のボディ領域及び第１導電型のフローティング領域の２箇所で耐圧を保持する。このため、第２の耐圧保持構造により耐圧低下を抑制することができ、ゲートパッドの損傷を防止することができる。
【００１５】
（特徴５）  本明細書が開示する半導体装置は、第２の耐圧保持構造が、ドリフト領域に形成された第１導電型のフローティング領域を有していてもよい。特徴５によると、半導体装置に逆バイアス電圧を印加すると、第１導電型のボディ領域及び第１導電型のフローティング領域の２箇所で耐圧を保持する。このため、第２の耐圧保持構造により耐圧低下を抑制することができ、ゲートパッドの損傷を防止することができる。
【００１６】
（特徴６）  本明細書が開示する半導体装置は、ＳｉＣを材料とする半導体基板を備えていてもよい。一般に、ＳｉＣを材料とする半導体基板は、高電圧環境下で用いられることが多い。本明細書が開示する半導体装置によると、高い逆バイアス電圧が印加される環境下において、適切に耐圧を保持することができる。
【実施例１】
【００１７】
実施例１の半導体装置１０について図面を参照して説明する。図１に示すように、半導体装置１０は半導体基板１１に形成されている。半導体基板１１には、素子領域１２と、素子領域１２を取り囲む周辺領域１４が形成されている。なお、半導体基板１１には、公知の半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板等）を用いることができる。
【００１８】
素子領域１２には、複数のゲート電極１６が形成されている。複数のゲート電極１６は、図１のｙ方向に延びており、図１のｘ方向に間隔を空けて配列されている。周辺領域１４には３本の終端トレンチ１８（１８ａ〜１８ｃ）、及び３本のトレンチ２０が形成されている。終端トレンチ１８は、素子領域１２の周囲を一巡している。トレンチ２０は、素子領域１２の外縁より終端トレンチ１８側で、かつ、終端トレンチ１８の最内周の終端トレンチ１８ａより素子領域１２側の位置に形成されている。トレンチ２０は、ゲート電極１６と同様に、図１のｙ方向に延びており、図１のｘ方向に間隔を空けて配列されている。トレンチ２０の上方、即ち、半導体基板１１の上面におけるトレンチ２０が形成されている範囲には、後述する絶縁膜４４を介してゲートパッド２２が配置されている。ゲートパッド２２については後で詳しく説明する。なお、終端トレンチ１８は「第１の耐圧保持構造」の一例に相当し、トレンチ２０は「第２の耐圧保持構造」の一例に相当する。
【００１９】
ここで、素子領域１２の構成について説明する。図２に示すように、素子領域１２には、絶縁ゲート型半導体素子が形成されている。即ち、素子領域１２には、半導体基板１１の上面に臨む領域に、ｎ＋型のソース領域４０とｐ＋型のボディコンタクト領域３８が形成されている。ボディコンタクト領域３８は、ソース領域４０に接するように形成されている。
【００２０】
ソース領域４０とボディコンタクト領域３８の下側には、ｐ−型のボディ領域３６が形成されている。ボディ領域３６の不純物濃度は、ボディコンタクト領域３８の不純物濃度より低くされている。ボディ領域３６は、ソース領域４０及びボディコンタクト領域３８に接している。このため、ソース領域４０は、ボディ領域３６及びボディコンタクト領域３８によって囲まれている。ボディ領域３６は、周辺領域１４の最外周に位置する終端トレンチ１８ｃの外側にまで形成されている。なお、ｐ−型のボディ領域３６は「第１導電型のボディ領域」の一例に相当する。
【００２１】
ボディ領域３６の下側には、ｎ−型のドリフト領域３２が形成されている。ドリフト領域３２は、半導体基板１１の全面に形成されている。ドリフト領域３２は、ボディ領域３６の下面に接している。ドリフト領域３２は、ボディ領域３６によってソース領域４０から分離されている。ドリフト領域３２内には、後述するゲートトレンチ２４の底部を囲む範囲にｐ−型の拡散領域３４が形成されている。拡散領域３４は、ゲート電極１６の下方（即ち、ゲートトレンチ２４の底部）の絶縁体２６に接している。拡散領域３４の周囲は、ドリフト領域３２に囲まれている。これによって、拡散領域３４は、ボディ領域３６から分離されている。なお、ｎ−型のドリフト領域３２は「第２導電型のドリフト領域」の一例に相当し、ｐ−型の拡散領域３４は「第１導電型のフローティング領域」の一例に相当する。
【００２２】
半導体基板１１の下面に臨む範囲には、ｎ＋型のドレイン領域３０が形成されている。ドレイン領域３０は半導体基板１１の全面に形成されている。ドレイン領域３０の不純物濃度は、ドリフト領域３２中の不純物濃度より高くされている。ドレイン領域３０は、ドリフト領域３２の下面に接している。ドレイン領域３０は、ドリフト領域３２によってボディ領域３６から分離されている。
【００２３】
半導体基板１１の上面にはゲートトレンチ２４が形成されている。ゲートトレンチ２４は、ソース領域４０及びボディ領域３６を貫通し、その下端はドリフト領域３２まで延びている。ゲートトレンチ２４内には、ゲート電極１６が形成されている。ゲート電極１６は、その下端がボディ領域３６の下面より僅かに深くなるように形成されている。ゲートトレンチ２４の壁面とゲート電極１６の間（即ち、ゲート電極１６の側方及び下方）には絶縁体２６が充填されている。このため、ゲート電極１６は、絶縁体２６を介してボディ領域３６及びソース領域４０に対向している。また、ゲート電極１６の上面には、キャップ絶縁膜４５が形成されている。なお、ゲート電極１６は、例えばポリシリコンにより形成されるが、他の物質により形成されてもよい。
【００２４】
半導体基板１１の下面にはドレイン電極２８が形成されている。ドレイン電極２８は、半導体基板１１の全面に形成されている。ドレイン電極２８は、ドレイン領域３０とオーミック接触している。半導体基板１１の上面には、ソース電極４６が形成されている。ソース電極４６は、素子領域１２内に形成されている。ソース電極４６は、ソース領域４０及びボディコンタクト領域３８とオーミック接触している。ソース電極４６は、キャップ絶縁膜４５によってゲート電極１６から絶縁されている。
【００２５】
次に、周辺領域１４について説明する。図２に示すように、周辺領域１４には、３本の終端トレンチ１８（１８ａ〜１８ｃ）と３本のトレンチ２０が形成されている。周辺領域１４にも、半導体基板１１の上面に臨む範囲にｐ−型のボディ領域３６、及びボディ領域３６の下面に接しているｎ−型のドリフト領域３２が形成されている。終端トレンチ１８は、ボディ領域３６を貫通し、その下端がドリフト領域３２まで延びている。終端トレンチ１８の下端は、ゲートトレンチ２４の下端と同一の深さとなっている。終端トレンチ１８内には、絶縁体１９が充填されている。終端トレンチ１８の底部を囲む範囲には、ｐ−型の拡散領域３７が形成されている。拡散領域３７の周囲は、ドリフト領域３２に囲まれている。一方、トレンチ２０も、ボディ領域３６を貫通し、その下端は終端トレンチ１８と同一の深さとなっている。トレンチ２０には、その内部にポリシリコン領域２３が形成されている。ポリシリコン領域２３は、その下端がボディ領域３６の下面より僅かに深くなるように形成されている。トレンチ２０の壁面とポリシリコン領域２３の間（即ち、ポリシリコン領域２３の側方及び下方）には絶縁体２１が充填されている。このため、ポリシリコン領域２３は、絶縁体２１を介してボディ領域３６に対向している。トレンチ２０の底部には、その周囲がドリフト領域３２に囲まれているｐ−型の拡散領域３５が形成されている。即ち、トレンチ２０の構成は、ゲートトレンチ２４の構成と同一となっている。また、ポリシリコン領域２３は、図２で図示しない領域においてゲートパッド２２と電気的に接続されている。なお、トレンチ２０同士の間隔は、ゲートトレンチ２４同士の間隔と同一である必要はない。なお、ｐ−型の拡散領域３７、３５は「第１導電型のフローティング領域」の一例に相当する。
【００２６】
周辺領域１４の半導体基板１１の上面には絶縁層４２が、終端トレンチ１８を覆うように形成されている。絶縁層４２は、ボディ領域３６の端部（側面）を覆っている。従って、ボディ領域３６の端部は露出していない。絶縁層４２の上面には、絶縁膜４４が、絶縁層４２及びトレンチ２０の上面を覆うように形成されている。即ち、絶縁膜４４は、絶縁層４２の上面、側面の一部、及び半導体基板１１の上面の一部を覆っている。絶縁膜４４の上面であり、トレンチ２０の上方には、ゲートパッド２２が配置されている。即ち、ゲートパッド２２は、素子領域１２の外縁と終端トレンチ１８の最内周の終端トレンチ１８ａ（即ち、終端トレンチ１８の内、素子領域側の終端トレンチ）との間に配置されている。図１に示すように、ゲートパッド２２は矩形状であり、半導体基板１１のｙ方向における略中央に配置されている。ゲートパッド２２は、ゲート配線（図示省略）によってゲート電極１６に電気的に接続されている。ゲート配線は、例えば、各ゲート電極１６の長手方向における両端に接続されている。ゲートパッド２２には、ワイヤ（図示省略）の一端がボンディングされ、このワイヤによって外部回路に接続されている。ゲートパッド２２の下方、及びアルミ配線（図示省略）の下方のボディ領域３６は、ソース電極４６と同電位となっている。
【００２７】
図１に示すように、ｘ方向の一端に位置するゲート電極１６（厳密にはゲート電極１６を有するゲートトレンチ２４）と終端トレンチ１８ａとの間のｘ方向における間隔、及びｘ方向の他端に位置するゲート電極１６と、そのゲート電極１６と隣接するトレンチ２０との間のｘ方向における間隔は、ゲートトレンチ２４のｘ方向における間隔と略同一となっている。また、ゲートパッド２２に隣接するゲート電極１６と、ゲートパッド２２に隣接する終端トレンチ１８ａの一辺との間の間隔は、ゲートパッド２２のｘ方向の長さよりも僅かに広くなっている。また、終端トレンチ１８ａと、終端トレンチ１８ａに隣接するトレンチ２０との間隔は、終端トレンチ１８同士の間隔と略同一となっている。
【００２８】
半導体基板１１上には、図２に示すように、絶縁層４８が、絶縁膜４４の一部、及びゲートパッド２２の一部を覆うように形成されている。絶縁層４８は、絶縁層４２の端部、及び絶縁膜４４の端部を覆っている。
【００２９】
上述した半導体装置１０を使用するときは、ドレイン電極２８が電源電位に接続され、ソース電極４６がグランド電位に接続される。ゲートパッド２２に印加される電位が閾値電位未満である場合は、半導体装置１０はオフしている。半導体装置１０がオフした状態では、ボディ領域３６とドリフト領域３２の界面のＰＮ接合と、拡散領域３４、３５、３７とドリフト領域３２の界面のＰＮ接合から、空乏層が広がる。
【００３０】
ゲートパッド２２に印加される電位が閾値電位以上となると、半導体装置１０はオンする。即ち、素子領域１２においては、ゲートパッド２２に印加された電位が、ゲート配線からゲート電極１６の両端に印加される。ゲート電極１６に印加される電位が閾値電位以上となると、絶縁体２６に接している範囲のボディ領域３６にチャネルが形成される。これによって、電子が、ソース電極４６からソース領域４０、ボディ領域３６のチャネル、ドリフト領域３２、及びドレイン領域３０を通ってドレイン電極２８に流れる。即ち、ドレイン電極２８からソース電極４６に電流が流れる。
【００３１】
次に、図１〜４を用いて従来の半導体装置を比較例として参照しながら実施例１の半導体装置１０の利点を説明する。なお、実施例１の半導体装置１０と同一の部材については同一符号を用い、その詳細な説明は省略することとする。
【００３２】
図３は、従来の半導体装置１１０の平面図である。図３に示すように、従来の半導体装置１１０では、半導体基板１１１に素子領域１２と第１周辺領域１１４と第２周辺領域１１５が設けられている。第１周辺領域１１４には、３本の終端トレンチ１１８（１１８ａ〜１１８ｃ）が形成されている。第２周辺領域１１５には、ゲートパッド１２２が配置されている。
【００３３】
図４に示すように、終端トレンチ１１８は、ボディ領域３６を貫通し、その下端がドリフト領域３２まで延びている。終端トレンチ１１８の下端は、ゲートトレンチ２４の下端と同一の深さとなっている。終端トレンチ１１８内には、絶縁体１１９が充填されている。終端トレンチ１１８の底部を囲む範囲には、ｐ−型の拡散領域１３５が形成されている。拡散領域１３５の周囲は、ドリフト領域３２に囲まれている。即ち、従来の半導体装置１１０の終端トレンチ１１８は、実施例１の終端トレンチ１８と同一の構成である。
【００３４】
従来の半導体装置１１０では、図３、４に示すように、ゲートパッド１２２が終端トレンチ１１８の外側（即ち、半導体基板１１１の端部側）に配置されていた。一般に、半導体装置に逆バイアス方向の電圧を印加すると、半導体基板の端部側が高電位となる。半導体基板１１１が例えばＳｉＣ基板などの場合は、半導体装置１１０に高い逆バイアス電圧が印加される（例えば１２００Ｖ）。この場合、半導体基板１１１の端部が高電位となり、ゲートパッド１２２と半導体基板１１１の間に形成されている絶縁層４２及び絶縁膜４４が破壊し、結果としてゲートパッド１２２が損傷する虞がある。
【００３５】
しかしながら、本実施例の半導体装置１０では、図１、２に示すようにゲートパッド２２の外側に終端トレンチ１８が形成されている。このため、半導体装置１０に例えば１２００Ｖの高い逆バイアス電圧を印加しても、終端トレンチ１８により電界が低減され、ゲートパッド２２に印加される電圧が低下する。また、ゲートパッド２２が形成されている分、素子領域１２と終端トレンチ１８ａとの間は離れているが、素子領域１２と終端トレンチ１８ａとの間にはトレンチ２０が形成されている。このため、トレンチ２０により、素子領域１２と終端トレンチ１８ａとの間で耐圧が低下することを抑制することができる。従って、半導体装置１０に高い逆バイアス電圧を印加しても、トレンチ２０の上方に形成されているゲートパッド２２が損傷することを防止することができる。
【００３６】
また、図２に示すように、本実施例の半導体装置１０では、周辺領域１４に、終端トレンチ１８ｃの外側まで延びているボディ領域３６が形成されており、終端トレンチ１８の底部に拡散領域３７が形成されている。このため、半導体装置１０に高い逆バイアス電圧を印加すると、終端トレンチ１８近傍において、２箇所のＰＮ接合（即ち、ボディ領域３６とドリフト領域３２の界面のＰＮ接合と、拡散領域３７とドリフト領域３２の界面のＰＮ接合）から、空乏層が広がる。終端トレンチ１８近傍において、広い範囲に空乏層が形成されることで、半導体基板端部の耐圧を保持するとともに、電界を低減することができる。また、トレンチ２０の底部にも拡散領域３５が形成されている。さらに、トレンチ２０には、ゲートトレンチ２４と同様に、その内部にポリシリコン領域２３が形成されている。ポリシリコン領域２３は、ゲートパッド２２と電気的に接続されている。このため、ポリシリコン領域２３はゲート電極１６と同電位となる。従って、周辺領域１４のトレンチ２０は、素子領域１２のゲートトレンチ２４と同等の耐圧保持効果を奏する。即ち、半導体装置１０に高い逆バイアス電圧を印加しても、２箇所のＰＮ接合（即ち、ボディ領域３６とドリフト領域３２の界面のＰＮ接合と、拡散領域３５とドリフト領域３２の界面のＰＮ接合）、及びポリシリコン領域２３により、トレンチ２０近傍における半導体装置１０の縦方向（図２のｚ方向）及び横方向（図２のｘｙ平面）の耐圧を低下させずに保持することができる。また、上述したように、終端トレンチ１８ａと、終端トレンチ１８ａに隣接するトレンチ２０との間隔は、終端トレンチ１８同士の間隔と略同一であり、ゲートパッド２２に隣接するゲートトレンチ２４と、そのゲートトレンチ２４に隣接するトレンチ２０との間隔は、ゲートトレンチ２４同士のｘ方向における間隔と略同一である。このため、半導体装置１０に高い逆バイアス電圧を印加しても、半導体装置１０の横方向（図２のｘｙ平面）の耐圧を低下させずに保持することができる。結果として、ゲートパッド２２の損傷を防止することができる。また、終端トレンチ１８をゲートパッド２２の外側に形成することにより、従来の半導体装置１１０と比較して、終端トレンチ１８ａの内側の面積を広くすることができる。このため、半導体装置１０に高い逆バイアス電圧を印加する際、広い面積で耐圧を保持することができるため、アバランシェ耐量が向上する。
【００３７】
（変形例１）
次に、図５、６を参照して実施例１の変形例１について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
【００３８】
変形例１の半導体装置６０では、図５に示すように、隣接するトレンチ７０同士の間隔が、実施例１の隣接するトレンチ２０同士の間隔よりも狭くなっている。トレンチ７０が形成される範囲の大きさは実施例１と同様であるため、間隔が狭くなった分、トレンチ７０の数が実施例１よりも多くなっている。また、図６に示すように、トレンチ７０の内部には絶縁体７１が充填されており、ポリシリコン領域が形成されていない。このような構成によっても、実施例１の半導体装置１０と同様の利点が得られる。即ち、半導体装置６０では、トレンチ７０の内部にポリシリコン領域が形成されていないため、半導体装置６０に逆バイアス電圧を印加したときに、トレンチ７０の近傍において空乏層が広がる範囲が、実施例１の半導体装置１０に比べて狭い。そのため、トレンチ７０をトレンチ２０よりも密に配置することで、半導体装置６０の横方向（図６のｘｙ平面）の耐圧を低下させずに保持することができ、ゲートパッド２２の損傷を防止することができる。さらに、トレンチ７０の内部にポリシリコン領域が形成されないことにより、ワイヤボンディング時のダメージに強くなり、半導体装置６０の破壊強度を向上させることができる。なお、トレンチ７０のｘ方向の幅を太くしたり、−ｚ方向の深さを深くしたりすることにより、半導体装置６０の縦方向（ｚ方向）における耐圧も適切に保持できる。なお、図６の拡散領域８５は、「第１導電型のフローティング領域」の一例に相当する。
【００３９】
（変形例２）
次に、図７、８を参照して実施例１の変形例２について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
【００４０】
変形例２の半導体装置１１０では、図７に示すように、１本のトレンチ１２０が形成されている。トレンチ１２０のｘ方向における幅はトレンチ２０に比べて広くなっている。また、図８に示すように、トレンチ１２０の内部には絶縁体１２１が充填されており、ポリシリコン領域が形成されていない。また、トレンチ１２０は、その底部にｘ方向に幅広である拡散領域１３５が形成されている。このような構成によっても、実施例１の半導体装置１０と同様の利点が得られる。なお、拡散領域１３５は、「第１導電型のフローティング領域」の一例に相当する。
【００４１】
（変形例３）
次に、図９、１０を参照して実施例１の変形例３について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
【００４２】
変形例３の半導体装置１６０では、図９、１０に示すように、トレンチが形成されておらず、ドリフト領域３２内に、複数の拡散領域１８５が形成されている。各拡散領域１８５は拡散領域３４，３７と略同一の深さに、略同一の大きさとなるように形成されており、略均等の間隔を空けて配置されている。半導体基板１６１の表面側であって、拡散領域１８５の上方に、ゲートパッド２２が配置されている。このような構成によっても、実施例１の半導体装置１０と同様の利点が得られる。なお、拡散領域１８５は、「第１導電型のフローティング領域」の一例に相当する。
【００４３】
（変形例４）
次に、図１１を参照して実施例１の変形例４について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
【００４４】
変形例４の半導体装置では、図１１に示すように、トレンチが形成されておらず、ドリフト領域３２内に、ｘ方向に幅広である拡散領域２３５が形成されている。拡散領域２３５は、拡散領域３４，３７と略同一の深さに形成されている。半導体基板２１１の表面側であって、拡散領域２３５の上方に、ゲートパッド２２が配置されている。このような構成によっても、実施例１の半導体装置１０と同様の利点が得られる。なお、拡散領域２３５は、「第１導電型のフローティング領域」の一例に相当する。
【００４５】
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、本明細書が開示する半導体装置及び半導体装置の製造方法は、上記の実施例を様々に変形、変更したものが含まれる。
【００４６】
例えば、各耐圧保持構造はトレンチを用いた構造に限られず、ＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｉｎｇ  Ｒｉｎｇ）や、その他の耐圧保持構造であってもよい。また、素子領域１２に形成される素子構造は、ＭＯＳに限られず、ＩＧＢＴ等のスイッチング素子やダイオードであってもよい。また、耐圧を保持できる限り、全ての終端トレンチ１８の底部に拡散領域３７が形成される必要はない。また、ゲートパッド２２は、図１のｙ方向における略中央以外の位置に配置されていてもよい。なお、「ｎ型」が「第１導電型」に相当する場合は、「ｐ型」が「第２導電型」に相当することに留意されたい。また、実施例１のトレンチ２０の内部に形成されるポリシリコン領域２３は、ポリシリコン以外の導電性材料であってもよい。また、終端トレンチ１８の本数は上記の実施例及び変形例に挙げた本数に限られない。また、変形例３の拡散領域１８５、及び変形例４の拡散領域２３５は、例えばイオン注入や埋込みエピ方式によって形成されるが、他の方法で形成されてもよい。また、ゲートパッド２２とトレンチ２０内部のポリシリコン領域２３とが電気的に接続されていなくてもよい。即ち、ポリシリコン領域２３がフローティング電位であってもよい。
【００４７】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４８】
１０：半導体装置
１１：半導体基板
１２：素子領域
１４：周辺領域
１６：ゲート電極
１８：終端トレンチ
２０：トレンチ
２２：ゲートパッド
２３：ポリシリコン領域
２４：ゲートトレンチ
２６：絶縁体
２８：ドレイン電極
３０：ドレイン領域
３２：ドリフト領域
３４、３５、３７：拡散領域
３６：ボディ領域
３８：ボディコンタクト領域
４０：ソース領域
４２：絶縁層
４４：絶縁膜
４５：キャップ絶縁膜
４６：ソース電極
４８：絶縁層
【図１】
2014135367.tif 000003
【図２】
2014135367.tif 000004
【図３】
2014135367.tif 000005
【図４】
2014135367.tif 000006
【図５】
2014135367.tif 000007
【図６】
2014135367.tif 000008
【図７】
2014135367.tif 000009
【図８】
2014135367.tif 000010
【図９】
2014135367.tif 000011
【図１０】
2014135367.tif 000012
【図１１】
2014135367.tif 000013