(57)【要約】【課題】ラインレギューレーション特性を大幅に改善することができるスイッチング電源装置。【解決手段】主スイッチング素子のオン時間を制御するオンタイマと、スイッチング素子に接続されたフィルタ回路の出力電圧を検出する電圧検出回路と、三角波信号を発生する三角波発生器と、直流電源の直流電圧の値が大きくなるに従って値が小さくなるフィードフォワード出力を生成するフィードフォワード回路と、第１基準電圧と三角波発生器からの三角波信号とフィードフォワード回路からのフィードフォワード出力とを加算することにより生成される第２基準電圧と電圧検出回路からの出力電圧とを比較し、比較結果に基づきオンタイマに主スイッチング素子をオンさせるためのオントリガ信号を出力するコンパレータとを備える。【選択図】図１
2014112988.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に接続された主スイッチング素子と、
前記主スイッチング素子のオン時間を制御するオンタイマと、
前記主スイッチング素子に接続されたフィルタ回路の出力電圧を検出する電圧検出回路と、
三角波信号を発生する三角波発生器と、
前記直流電源の直流電圧の値が大きくなるに従って値が小さくなるフィードフォワード出力を生成するフィードフォワード回路と、
第１基準電圧と前記三角波発生器からの三角波信号と前記フィードフォワード回路からのフィードフォワード出力とを加算することにより生成される第２基準電圧と前記電圧検出回路からの出力電圧とを比較し、比較結果に基づき前記オンタイマに前記主スイッチング素子をオンさせるためのオントリガ信号を出力するコンパレータと、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記三角波発生器は、前記主スイッチング素子がオンの期間に前記第２基準電圧を下降させ、前記主スイッチング素子がオフの期間に前記第２基準電圧を上昇させ、前記直流電源の直流電圧の値が大きくなるに従って前記第２基準電圧の下降傾斜を急峻にし、且つ前記第２基準電圧の上昇傾斜を緩やかに制御することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記フィードフォワード回路は、前記直流電源の直流電圧の値が大きくなるに従って前記第２基準電圧の頂上電圧と谷電圧の少なくとも一方が小さくなるように制御することを特徴とする請求項１又は請求項２記載のスイッチング電源装置。
【請求項４】
前記フィードフォワード回路は、前記直流電源の直流電圧の値が大きくなるに従って前記第２基準電圧の振幅が小さくなるように制御することを特徴とする請求項１又は請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ラインレギューレーション特性を大幅に改善することができるスイッチング電源装置に関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータは、画像エンジンやＣＰＵなどのデジタル信号処理用ＬＳＩに電源電圧を供給している。このＤＣ／ＤＣコンバータには、ダイナミックに変動するデジタル負荷に対して、出力電圧の変動幅を極力抑え込む高い負荷応答性能が求められる。このデジタル負荷の要求に対して、遅れ要素の主要因であるエラーアンプを搭載しないことにより負荷応答性能を向上させたリップル制御方式が提案され広く用いられている。
【０００３】
このリップル制御は、出力電圧リップルの谷電圧と基準電圧とを比較し、出力リップルの谷電圧が基準電圧を下回った時に、ハイサイドのＭＯＳＦＥＴを一定時間だけオンさせることにより高速応答動作を実現している。
【０００４】
次に、特許文献１に記載された内容を含むリップル制御の動作を、図１０に示す従来の技術の回路図と図１１に示すタイミングチャートを参照しながら説明する。
【０００５】
三角波発生器１０１は、ハイサイドのＭＯＳＦＥＴ５のオフ期間に第２基準電圧Ｖｒｅｆ２を上昇させ、ハイサイドのＭＯＳＦＥＴ５のオン期間に第２基準電圧Ｖｒｅｆ２を低下させる三角波信号を発生させる。加算器１０３は、第１基準電圧Ｖｒｅｆ１に三角波発生器１０１からの三角波信号を加算することにより、第２基準電圧Ｖｒｅｆ２を発生し、フィードバックコンパレータ２の非反転入力端子に出力する。
【０００６】
フィードバックコンパレータ２の反転入力端子には、出力電圧Ｖｏを、フィードバック分圧抵抗１０とフィードバック分圧抵抗１１とにより分圧されたフィードバック電圧Ｖｆｂが入力される。このフィードバック電圧Ｖｆｂが、第２基準電圧Ｖｒｅｆ２の頂上電圧を下回ると、オントリガー信号をオンタイマ３に出力する。
【０００７】
オンタイマ３は、オントリガー信号を入力し、出力電圧に比例し、入力電圧に反比例するハイサイドＭＯＳオン幅信号をドライブ回路４に出力する。ドライブ回路４は、ハイサイドＭＯＳオン幅信号を入力し、ハイサイドのＭＯＳＦＥＴ５をオンさせる。
【０００８】
オンタイマ４で決定されるオン時間が終了すると、ハイサイドのＭＯＳＦＥＴ５がオフし、ローサイドのＭＯＳＦＥＴ６がオンする。その後、出力電圧Ｖｏが低下し、フィードバック電圧Ｖｆｂが第２基準電圧Ｖｒｅｆ２の頂上電圧を下回ると、ローサイドのＭＯＳＦＥＴ６がオフし、再び、ハイサイドのＭＯＳＦＥＴ５がオンする。
【０００９】
このような動作を繰り返して、インダクタ電流を制御することにより、出力コンデンサ８及び出力負荷９にエネルギーを供給する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】２０１１−１９９９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に記載されるリップル制御方式は、出力リップルの谷電圧と基準電圧とを比較してフィードバック制御する方式であるため、入力変化に応じて出力リップル電圧が変化した際に、出力電圧の平均値も変動してしまう。その結果、ラインレギュレーション特性が悪くなる欠点があった。
【００１２】
具体的には、図１１に示すタイミングチャートと図１２に示すラインレギューレーション特性を参照しながらリップル制御方式を説明する。インダクタ電流の変化幅ΔＩＬは、図１１に示すように、入力電圧が高い場合には、入力電圧が低い場合と比較して高くなる傾向がある。この変化幅ΔＩＬを計算式で示すと、式（１）で表される。
【００１３】
ΔIL=Vo・Tsw・(1-Vo/Vi)/L‥（１）
ここで、Ｔｓｗはスイッチ周期を示す。この変化幅ΔＩＬが出力コンデンサ８と出力負荷９に流れ込むことで、出力電圧リップルＶｏｒｉｐを発生する。出力負荷が出力コンデンサのインピーダンスよりも十分に大きいと仮定すると、出力電圧リップルＶｏｒｉｐは式（２）で表される。
【００１４】
Vorip=Vo・Tsw・(1-Vo/Vi)・(1/（2π・Fsw・Co）)/L‥（２）  
また、出力電圧Ｖｏは、出力電圧の直流成分Ｖｏ（ＤＣ）に、出力電圧リップルＶｏｒｉｐの１／２の電圧を重畳させた電圧で表され、式（３）のように表される。
【００１５】
Vo=Vo(DC)+Vorip/2=Vo(DC)+Vo・Tsw(1-Vo/Vi) ・(1/（2π・Fsw・Co）)/2L‥（３）
式（３）より、入力電圧Viが高くなる程、第２項の出力電圧リップル平均値が大きくなるために、結果として出力電圧Voが高くなり、図１２に示すように、ラインレギューレーション特性を悪化させることになる。
【００１６】
本発明は、ラインレギューレーション特性を大幅に改善することができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明は、直流電源に接続された主スイッチング素子と、前記主スイッチング素子のオン時間を制御するオンタイマと、前記主スイッチング素子に接続されたフィルタ回路の出力電圧を検出する電圧検出回路と、三角波信号を発生する三角波発生器と、前記直流電源の直流電圧の値が大きくなるに従って値が小さくなるフィードフォワード出力を生成するフィードフォワード回路と、第１基準電圧と前記三角波発生器からの三角波信号と前記フィードフォワード回路からのフィードフォワード出力とを加算することにより生成される第２基準電圧と前記電圧検出回路からの出力電圧とを比較し、比較結果に基づき前記オンタイマに前記主スイッチング素子をオンさせるためのオントリガ信号を出力するコンパレータとを備えることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、フィードフォワード回路は、直流電源の直流電圧の値が大きくなるに従って値が小さくなるフィードフォワード出力を生成し、加算器が第１基準電圧と三角波信号とフィードフォワード出力とを加算することにより生成される第２基準電圧も直流電圧の値が大きくなるに従って値が小さくなる。従って、ラインレギューレーション特性を大幅に改善することができる。
【図面の簡単な説明】
【００１９】
【図１】実施例１のスイッチング電源装置の回路構成図である。
【図２】実施例１のスイッチング電源装置内のフィードフォワード回路の入出力特性の一例を示す図である。
【図３】実施例１のスイッチング電源装置内のフィードフォワード回路の入出力特性の他の一例を示す図である。
【図４】実施例１のスイッチング電源装置の低入力電圧及び高入力電圧時における各部の波形を示すタイミングチャートである。
【図５】入力電圧に対する出力電圧の従来の特性及び実施例の特性を示す図である。
【図６】実施例２のスイッチング電源装置の回路構成図である。
【図７】実施例２のスイッチング電源装置内の三角波発生器の詳細な構成ブロック図である。
【図８】図７に示す三角波発生器の動作を説明するためのタイミングチャートである。
【図９】実施例２のスイッチング電源装置の低入力電圧及び高入力電圧時におけ各部の波形を示すタイミングチャートである。
【図１０】従来のスイッチング電源装置の回路構成図である。
【図１１】従来のスイッチング電源装置の低入力電圧及び高入力電圧時における各部の波形を示すタイミングチャートである。
【図１２】従来のスイッチング電源装置の入力電圧に対する出力電圧の特性を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態に係るスイッチング電源装置を説明する。本発明は、フィードフォワード回路を追加し、このフィードフォワード回路により、直流電源Ｖｉの入力電圧が大きくなる程、第２基準電圧Ｖｒｅｆ２の頂上電圧及び谷電圧が低くなるように制御することにより、ラインレギュレーションを大幅に改善したことを特徴とする。
【実施例１】
【００２１】
図１は、実施例１のスイッチング電源装置の回路構成図である。実施例１のスイッチング電源装置は、直流電源Ｖｉ、基準電圧源１ａ、フィードバックコンパレータ２、オンタイマ３、ドライブ回路４、ハイサイドのＭＯＳＦＥＴ５、ローサイドのＭＯＳＦＥＴ６、インダクタ７、出力コンデンサ８、出力負荷９、フィードバック抵抗１０，１１を有している。
【００２２】
なお、ＭＯＳＦＥＴ５は、主スイッチング素子に対応し、フィードバック抵抗１０，１１は、電圧検出回路に対応する。
【００２３】
基準電圧源１ａは、第１基準電圧源Ｖｒｅｆ１、三角波発生器１０１、フィードフォワード回路１０２ａ、加算器１０３を有している。
【００２４】
図２は実施例１のスイッチング電源装置内のフィードフォワード回路１０２ａの入出力特性の一例を示す図である。フィードフォワード回路１０２ａは、直流電源Ｖｉからの直流電圧に基づき、図２に示すように、直流電圧が大きくなるに従ってフィードフォワード出力を小さくする双曲線特性を有する。
【００２５】
あるいは、フィードフォワード回路１０２ａは、直流電源Ｖｉからの直流電圧に基づき、図３に示すように、直流電圧が大きくなるに従ってフィードフォワード出力を小さくする線形特性を有するものであっても良い。
【００２６】
フィードフォワード回路１０２ａは、例えば、割算器又は減算器などにより構成することができる。
【００２７】
三角波発生器１０１は、ハイサイドのＭＯＳＦＥＴ５のオフ期間に上昇し、ハイサイドのＭＯＳＦＥＴ５のオン期間に低下する三角波信号を発生させる。加算器１０３は、基準電圧源Ｖｒｅｆ１の第１基準電圧Ｖｒｅｆ１と三角波発生器１０１からの三角波信号とフィードフォワード回路１０２ａからのフィードフォワード出力とを加算することにより第２基準電圧Ｖｒｅｆ２を得て、第２基準電圧Ｖｒｅｆ２をフィードバックコンパレータ２の非反転入力端子に出力する。
【００２８】
即ち、フィードフォワード回路１０２ａにより、図４（ｂ）に示すように、直流電源Ｖｉの入力電圧が大きくなる程、第２基準電圧Ｖｒｅｆ２の頂上電圧及び谷電圧Ｖｂｔ２が、図４（ａ）に示す低入力電圧の場合の第２基準電圧Ｖｒｅｆ２の頂上電圧及び谷電圧Ｖｂｔ１よりも低くすることができる。
【００２９】
この場合、図４（ｂ）に示すように、直流電源Ｖｉの直流電圧が大きくなる程、三角波信号の上昇傾斜が緩やかなり且つ下降傾斜が急峻になることで、三角波信号の上昇レベルと下降レベルとが等しくなり、連続的な三角波信号を得ることができる。
【００３０】
さらに、フィードバックコンパレータ２の反転入力端子には、出力電圧Ｖｏを、フィードバック分圧抵抗１０とフィードバック分圧抵抗１１とにより分圧されたフィードバック電圧Ｖｆｂが入力される。このフィードバック電圧Ｖｆｂが、第２基準電圧Ｖｒｅｆ２の頂上電圧を下回ると、オントリガー信号をオンタイマ３に出力する。
【００３１】
オンタイマ３は、オントリガー信号を入力し、出力電圧に比例し、入力電圧に反比例するハイサイドＭＯＳオン幅信号をドライブ回路４に出力する。ドライブ回路４は、ハイサイドＭＯＳオン幅信号を入力し、ハイサイドのＭＯＳＦＥＴ５をオンさせる。
【００３２】
オンタイマ３で決定されるオン時間が終了すると、ハイサイドのＭＯＳＦＥＴ５がオフし、ローサイドのＭＯＳＦＥＴ６がオンする。その後、出力電圧Ｖｏが低下し、フィードバック電圧Ｖｆｂが第２基準電圧Ｖｒｅｆ２の頂上電圧を下回ると、ローサイドのＭＯＳＦＥＴ６がオフし、再び、ハイサイドのＭＯＳＦＥＴ５がオンする。
【００３３】
このような動作を繰り返して、インダクタ電流を制御することにより、出力コンデンサ８及び出力負荷９にエネルギーを供給する。
【００３４】
このように実施例１のスイッチング電源装置によれば、フィードフォワード回路１０２ａにより、直流電源Ｖｉの入力電圧が大きくなる程、第２基準電圧Ｖｒｅｆ２の頂上電圧及び谷電圧Ｖｂｔ２を低くするように制御するので、図４（ｂ）に示すように、第２基準電圧Ｖｒｅｆ２の三角波信号の頂上電圧とフィードバック電圧Ｖｆｂの谷電圧との比較ポイントが図４（ａ）に示すそれらよりも低くなる。
【００３５】
このため、高入力電圧の出力電圧Ｖｏと低入力電圧の出力電圧Ｖｏとの誤差が小さくなる。即ち、図５に示すように、ラインレギュレーション特性が良好なスイッチング電源装置を提供することができる。
【実施例２】
【００３６】
図６は、実施例２のスイッチング電源装置の回路構成図である。図７は、実施例２のスイッチング電源装置内の三角波発生器の詳細な構成ブロック図である。実施例２のスイッチング電源装置は、図１に示す実施例１のスイッチング電源装置に対してフィードフォワード回路１０２ａがフィードフォワード回路１０２ｂに置き換わり、三角波発生器１０１が三角波発生器１０１ｂに置き換わった以外は同一構成であるので、同一部分には同一符号を付し、それらの説明は、省略する。
【００３７】
実施例２では、フィードフォワード回路１０２ｂが、直流電源Ｖｉの入力電圧が高くなるほど、三角波発生器からの三角波信号の振幅が小さくなるように制御することを特徴とする。
【００３８】
フィードフォワード回路１０２ｂは、図１に示すフィードフォワード回路１０１ａの機能と同じであり、フィードフォワード出力を三角波発生器１０１ｂ内の加算器１１１に出力する。
【００３９】
図７に示す三角波発生器１０１ｂは、基準電圧源Ｖｔｈ１、加算器１１１、電流可変部１１２、定電流源Ｉａ，Ｉｂ、コンパレータＣＭＰ１，ＣＭＰ２、フリップフロップ回路ＦＦ１、スイッチング素子Ｑ１、コンデンサＣ１を有している。
【００４０】
加算器１１１は、基準電圧源Ｖｔｈ１の基準電圧とフィードフォワード回路１０２ｂからのフィードフォワード出力とを加算して、コンパレータＣＭＰ１の反転入力端子に出力する。
【００４１】
定電流源Ｉａと定電流源ＩｂとＰ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ１とは直列に接続されている。定電流源Ｉａと定電流源Ｉｂとの接続点には、コンデンサＣ１の一端とコンパレータＣＭＰ１の非反転入力端子とコンパレータＣＭＰ２の反転入力端子が接続され、コンデンサＣ１の他端は接地されている。
【００４２】
基準電圧源Ｖｔ１の正極はコンパレータＣＭＰ１の非反転入力端子に接続され、基準電圧源Ｖｔ１の負極は接地されている。コンパレータＣＭＰ１の出力端子はフリップフロップ回路ＦＦ１のセット端子Ｓに接続され、コンパレータＣＭＰ２の出力端子はフリップフロップ回路ＦＦ１のリセット端子Ｒに接続されている。フリップフロップ回路ＦＦ１の出力端子Ｑはスイッチング素子Ｑ１のゲートに接続されている。スイッチング素子Ｑ１のソースは接地されている。コンデンサＣ１の一端は加算器１０３に接続されている。
【００４３】
電流可変部１１２は、定電流源Ｉａの電流及び定電流源Ｉｂの電流を可変させる。
【００４４】
次にこのように構成された実施例２のスイッチング電源装置の三角波発生器の動作を図８に示すタイミングチャートを参照しながら説明する。
【００４５】
図８（ａ）は低入力電圧の場合、図８（ｂ）は高入力電圧の場合におけるコンデンサＣ１の電圧Ｖｃ１、及びフリップフロップ回路ＦＦ１の出力Ｑを示している。
【００４６】
まず、直流電源Ｖｉが低入力電圧時の動作を図８（ａ）を参照しながら説明する。基準電圧源Ｖｔｈ１からの直流電圧とフィードフォワード回路１０２ｂからのフィードフォワード出力とは、加算器１１１により加算されて、加算出力Ｖｔｈ２はコンパレータＣＭＰ１の反転入力端子に出力される。
【００４７】
直流電源Ｖｉが低入力電圧時には、フィードフォワード回路１０２ｂからより値の大きいフィードフォワード出力が出力されるので、加算出力Ｖｔｈ２は大きい値が得られる。
【００４８】
コンデンサＣ１には定電流源Ｉａから定電流が流れてコンデンサＣ１の電圧Ｖｃ１が時刻ｔｏ〜ｔ１まで直線的に増加していく。時刻ｔ１において、コンデンサＣ１の電圧Ｖｃ１が加算出力Ｖｔｈ２に達すると、コンパレータＣＭＰ１はＨレベルをフリップフロップ回路ＦＦ１のセット端子Ｓに出力する。
【００４９】
すると、フリップフロップ回路ＦＦ１はスイッチング素子Ｑ１にＨレベルを出力するので、スイッチング素子Ｑ１はオンし、時刻ｔ１〜ｔ２において、コンデンサＣ１は放電する。
【００５０】
そして、コンデンサＣ１の電圧が基準電圧Ｖｔ１に達すると、コンパレータＣＭＰ２はＨレベルをフリップフロップ回路ＦＦ１のリセット端子Ｒに出力するので、フリップフロップ回路ＦＦ１の出力端子からはＬレベルがスイッチング素子Ｑ１のゲートに出力される。
【００５１】
このため、スイッチング素子Ｑ１がオフするので、定電流源ＩａによりコンデンサＣ１の充電が時刻ｔ２〜ｔ３において行われる。このような処理を繰り返することにより、コンデンサＣ１の電圧Ｖｃ１、即ち三角波信号が加算器１０３に出力される。
【００５２】
次に、直流電源Ｖｉが高入力電圧時には、フィードフォワード回路１０２ｂからより値の小さいフィードフォワード出力が出力されるので、図８（ｂ）に示すように、加算出力Ｖｔｈ２は小さい値が得られる。
【００５３】
図８（ｂ）に示すように、基準電圧ｖｔ１と加算出力Ｖｔｈ２との差が小さくなる。また、時刻ｔ１０〜ｔ１１までの時間、及び時刻ｔ１１〜ｔ１２までの時間が、図８（ａ）に示す時刻ｔ０〜ｔ１までの時間、及び時刻ｔ１〜ｔ２までの時間よりも短くなる。このため、図８（ｂ）に示す周波数は、図８（ａ）に示す周波数よりも大きくなるので、リップル成分を小さくすることができる。
【００５４】
また、図８（ｂ）に示す加算出力Ｖｔｈ２は、図８（ａ）に示す加算出力Ｖｔｈ２よりも小さくなるので、図９（ｂ）に示す第２基準電圧Ｖｒｅｆ２の三角波信号の振幅は、図９（ａ）に示す第２基準電圧Ｖｒｅｆ２の三角波信号の振幅よりも小さくなるように制御される。
【００５５】
このため、図９に示すように、高入力電圧の出力電圧Ｖｏと低入力電圧の出力電圧Ｖｏとの誤差が小さくなる。即ち、実施例１の同様に、ラインレギュレーション特性が良好なスイッチング電源装置を提供することができる。
【００５６】
また、三角波発生器１０１ｂは、スイッチング素子５がオンの期間に第２基準電圧Ｖｒｅｆ２を上昇させ、スイッチング素子５がオフの期間に第２基準電圧Ｖｒｅｆ２を下降させても良い。
【００５７】
また、電流可変部１１２は、定電流源Ｉｂの電流を大きくするように制御することで、直流電源Ｖｉｎの入力電圧の値が大きくなるに従って第２基準電圧Ｖｒｅｆ２の下降傾斜を急峻にすることができる。
【００５８】
また、電流可変部１１２は、定電流源Ｉａの電流を小さくするように制御することで、第２基準電圧Ｖｒｅｆ２の上昇傾斜を緩やかにすることができる。
【符号の説明】
【００５９】
１ａ，１ｂ  基準電圧源
２，ＣＭＰ１，ＣＭＰ２  コンパレータ
３  オンタイマ
４  ドライブ回路
５，６，      Ｑ１  スイッチング素子
７  リアクトル
８，Ｃ１  コンデンサ
９  抵抗
１０１  三角波発生器
１０２ａ，１０２ｂ  フィードフォワード回路
１０３，１１１  加算器
１１２  電流可変部
Ｖｉ  直流電源  
Ｖｔｈ１  基準電源
ＦＦ  フリップフロップ回路
Ｉａ，Ｉｂ  電流源  
【図１】
2014112988.tif 000003
【図２】
2014112988.tif 000004
【図３】
2014112988.tif 000005
【図４】
2014112988.tif 000006
【図５】
2014112988.tif 000007
【図６】
2014112988.tif 000008
【図７】
2014112988.tif 000009
【図８】
2014112988.tif 000010
【図９】
2014112988.tif 000011
【図１０】
2014112988.tif 000012
【図１１】
2014112988.tif 000013
【図１２】
2014112988.tif 000014