(57)【要約】【課題】簡易な製造工程で製造することができる光電変換素子の製造方法を提供する。【解決手段】第１導電型の半導体基板の一方の表面上にｉ型非晶質膜および第２導電型非晶質膜を形成する工程と、第２導電型非晶質膜の一部の表面上にマスク材を設置する工程と、ｉ型非晶質膜の少なくとも一部を残すようにマスク材から露出している第２導電型非晶質膜をドライエッチングによって除去する工程と、を含む、光電変換素子の製造方法である。【選択図】図４
2014056919.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の一方の表面上にｉ型非晶質膜を形成する工程と、
前記ｉ型非晶質膜の表面上に第２導電型非晶質膜を形成する工程と、
前記第２導電型非晶質膜の一部の表面上にマスク材を設置する工程と、
前記ｉ型非晶質膜の少なくとも一部を残すように前記マスク材から露出している前記第２導電型非晶質膜をドライエッチングによって除去する工程と、
前記ｉ型非晶質膜および前記マスク材を覆うように第１導電型非晶質膜を形成する工程と、
前記マスク材を除去することによって前記第２導電型非晶質膜の表面を露出させる工程と、
前記第１導電型非晶質膜の表面上および前記第２導電型非晶質膜の表面上に電極層を形成する工程と、を含む、光電変換素子の製造方法。
【請求項２】
前記ｉ型非晶質膜を形成する工程においては、前記半導体基板の前記表面の全面に前記ｉ型非晶質膜を形成する、請求項１に記載の光電変換素子の製造方法。
【請求項３】
前記ドライエッチングによって除去する工程は、前記ｉ型非晶質膜を５ｎｍ以上の厚さ残すようにして行なわれる、請求項１または２に記載の光電変換素子の製造方法。
【請求項４】
前記ドライエッチングによって除去する工程においては、ＳＦ6ガスを用いる、請求項１から３のいずれか１項に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少するため、裏面のみに電極が形成された太陽電池の開発が進められている（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８０８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下、図１２〜図２８の模式的断面図を参照して、裏面のみに電極が形成された太陽電池の製造方法の一例について説明する。まず、図１２に示すように、受光面にテクスチャ構造（図示せず）が形成されたｎ型の単結晶シリコンからなるｃ−Ｓｉ（ｎ）基板１０１の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｐ）層１０２を形成する。
【０００７】
次に、図１３に示すように、ｃ−Ｓｉ（ｎ）基板１０１の受光面上に、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０３を形成する。
【０００８】
次に、図１４に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部の裏面上にフォトレジスト膜１０４を形成する。ここで、フォトレジスト膜１０４は、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【０００９】
次に、図１５に示すように、フォトレジスト膜１０４をマスクとして、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部をエッチングすることによって、ｃ−Ｓｉ（ｎ）基板１０１の裏面を露出させる。
【００１０】
次に、図１６に示すように、フォトレジスト膜１０４を除去した後に、図１７に示すように、フォトレジスト膜１０４を除去して露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面およびエッチングにより露出したｃ−Ｓｉ（ｎ）基板１０１の裏面を覆うようにｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０５を形成する。
【００１１】
次に、図１８に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部の裏面上にフォトレジスト膜１０６を形成する。ここで、フォトレジスト膜１０６は、ａ−Ｓｉ（ｉ／ｎ）層１０５の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１２】
次に、図１９に示すように、フォトレジスト膜１０６をマスクとして、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を露出させる。
【００１３】
次に、図２０に示すように、フォトレジスト膜１０６を除去した後に、図２１に示すように、フォトレジスト膜１０６を除去して露出したａ−Ｓｉ（ｉ／ｎ）層１０５の裏面およびエッチングにより露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を覆うように透明導電酸化膜１０７を形成する。
【００１４】
次に、図２２に示すように、透明導電酸化膜１０７の一部の裏面上にフォトレジスト膜１０８を形成する。ここで、フォトレジスト膜１０８は、透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１５】
次に、図２３に示すように、フォトレジスト膜１０８をマスクとして、透明導電酸化膜１０７の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の裏面を露出させる。
【００１６】
次に、図２４に示すように、フォトレジスト膜１０８を除去した後に、図２５に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の一部の裏面を覆うようにフォトレジスト膜１０９を形成する。ここで、フォトレジスト膜１０９は、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１７】
次に、図２６に示すように、透明導電酸化膜１０７およびフォトレジスト膜１０９の裏面全面に裏面電極層１１０を形成する。
【００１８】
次に、図２７に示すように、透明導電酸化膜１０７の表面の一部のみに裏面電極層１１０を残すようにして、リフトオフによりフォトレジスト膜１０９および裏面電極層１１０を除去する。
【００１９】
次に、図２８に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０３の表面上に反射防止膜１１１を形成する。
【００２０】
しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回行なう必要があり、裏面のみに電極が形成された太陽電池の製造工程が非常に煩雑であるという問題があった。
【００２１】
上記の事情に鑑みて、本発明の目的は、簡易な製造工程で製造することができる光電変換素子の製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明は、第１導電型の半導体基板の一方の表面上にｉ型非晶質膜を形成する工程と、ｉ型非晶質膜の表面上に第２導電型非晶質膜を形成する工程と、第２導電型非晶質膜の一部の表面上にマスク材を設置する工程と、ｉ型非晶質膜の少なくとも一部を残すようにマスク材から露出している第２導電型非晶質膜をドライエッチングによって除去する工程と、ｉ型非晶質膜およびマスク材を覆うように第１導電型非晶質膜を形成する工程と、マスク材を除去することによって第２導電型非晶質膜の表面を露出させる工程と、第１導電型非晶質膜の表面上および第２導電型非晶質膜の表面上に電極層を形成する工程と、を含む光電変換素子の製造方法である。
【００２３】
ここで、本発明の光電変換素子の製造方法において、ｉ型非晶質膜を形成する工程においては、半導体基板の表面の全面にｉ型非晶質膜を形成することが好ましい。
【００２４】
また、本発明の光電変換素子の製造方法において、ドライエッチングによって除去する工程は、ｉ型非晶質膜を５ｎｍ以上の厚さ残すようにして行なわれることが好ましい。
【００２５】
さらに、本発明の光電変換素子の製造方法において、ドライエッチングによって除去する工程においては、ＳＦ6ガスを用いることが好ましい。
【発明の効果】
【００２６】
本発明によれば、簡易な製造工程で製造することができる光電変換素子の製造方法を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図２】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図３】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図４】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図５】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図６】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図７】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図８】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図９】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図１０】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図１１】実施の形態の光電変換素子の製造方法の製造工程の一部について図解する模式的な断面図である。
【図１２】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１３】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１４】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１５】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１６】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１７】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１８】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１９】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２０】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２１】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２２】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２３】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２４】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２５】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２６】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２７】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２８】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【発明を実施するための形態】
【００２８】
以下、図１〜図１１の模式的断面図を参照して、本発明の光電変換素子の製造方法の一例である実施の形態の光電変換素子の製造方法について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００２９】
まず、図１に示すように、ｎ型単結晶シリコンからなる半導体基板１の裏面の全面に、ｉ型のアモルファスシリコンからなる第１のｉ型非晶質膜２およびｐ型のアモルファスシリコンからなる第１のｐ型非晶質膜３を、この順序で、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法により積層する。
【００３０】
半導体基板１としてはｎ型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。また、半導体基板１としては、たとえば予め半導体基板１の受光面にテクスチャ構造（図示せず）が形成された半導体基板などを用いてもよい。
【００３１】
半導体基板１の厚さは、特に限定されないが、たとえば１００μｍ以上３００μｍ以下とすることができ、好ましくは１００μｍ以上２００μｍ以下とすることができる。また、半導体基板１の比抵抗も、特に限定されないが、たとえば０．１Ω・ｃｍ以上１Ω・ｃｍ以下とすることができる。
【００３２】
第１のｉ型非晶質膜２としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第１のｉ型非晶質膜２の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００３３】
第１のｐ型非晶質膜３としてはｐ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｐ型のアモルファス半導体膜などを用いてもよい。第１のｐ型非晶質膜３の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００３４】
第１のｐ型非晶質膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができ、第１のｐ型非晶質膜３のｐ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００３５】
なお、本明細書において「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。
【００３６】
また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手（ダングリングボンド）が水素で終端されたものも含まれる。
【００３７】
次に、図２に示すように、半導体基板１の受光面の全面上に、ｉ型のアモルファスシリコンからなる第２のｉ型非晶質膜４およびｎ型のアモルファスシリコンからなる第１のｎ型非晶質膜５を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【００３８】
第２のｉ型非晶質膜４としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第２のｉ型非晶質膜４の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００３９】
第１のｎ型非晶質膜５としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いてもよい。第１のｎ型非晶質膜５の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００４０】
第１のｎ型非晶質膜５に含まれるｎ型不純物としては、たとえばリンを用いることができ、第１のｎ型非晶質膜５のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００４１】
次に、図３に示すように、第１のｐ型非晶質膜３の一部の裏面上に、第１のマスク材６を設置する。
【００４２】
第１のマスク材６は、特に限定されないが、たとえば、金属製のメタルマスクなどを用いることができる。
【００４３】
次に、図４に示すように、第１のマスク材６をエッチングマスクとして、第１のｉ型非晶質膜２の少なくとも一部を残すように、第１のマスク材６から露出している第１のｐ型非晶質膜３をドライエッチングによって除去する。
【００４４】
ここで、第１のｐ型非晶質膜３のドライエッチングに用いられるガスは、第１のｐ型非晶質膜３をドライエッチングできるものであれば特に限定されないが、なかでもＳＦ6ガスであることが好ましい。第１のｐ型非晶質膜３のドライエッチングにＳＦ6ガスを用いた場合には、十分なエッチングレートが確保できる傾向にある。
【００４５】
第１のｐ型非晶質膜３のドライエッチングは、たとえば、ＲＩＥ（Reactive Ion Etching）装置にＳＦ6ガスなどのエッチングガスを約４０ＳＣＣＭの流量で導入し、約０．４Ｐａの圧力下、約１５００ＷのＲＦパワー、および約４００Ｗのバイアスの条件で高周波電圧を印加してＳＦ6ガスのプラズマを発生させ、第１のｐ型非晶質膜３を当該ＳＦ6ガスのプラズマに曝すことにより行なうことができる。
【００４６】
また、第１のｐ型非晶質膜３のドライエッチングによって、第１のｉ型非晶質膜２は除去されなくてもよく、第１のｉ型非晶質膜２の一部が除去されてもよいが、第１のｐ型非晶質膜３のドライエッチングは、第１のｉ型非晶質膜２を５ｎｍ以上の厚さ残すようにして行なわれることが好ましい。この場合には、第１のｉ型非晶質膜２をすべて除去することなく、第１のｉ型非晶質膜２による良質なパッシベーションを確保したまま、後述する第２のｎ型非晶質膜を形成することができる傾向にある。
【００４７】
次に、図５に示すように、第１のｐ型非晶質膜３のドライエッチングによって露出した第１のｉ型非晶質膜２の裏面および第１のマスク材６を覆うように、第２のｎ型非晶質膜９をたとえばプラズマＣＶＤ法により形成する。
【００４８】
第２のｎ型非晶質膜９としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いてもよい。第２のｎ型非晶質膜９の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００４９】
第２のｎ型非晶質膜９に含まれるｎ型不純物としては、たとえばリンを用いることができ、第２のｎ型非晶質膜９のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００５０】
次に、図６に示すように、第１のマスク材６を除去することによって、第１のｐ型非晶質膜３の裏面を露出させる。ここで、第１のマスク材６上の第２のｎ型非晶質膜９は、リフトオフによって、第１のマスク材６とともに除去される。
【００５１】
第１のマスク材６を除去する方法は特に限定されないが、たとえば第１のマスク材６がメタルマスクからなる場合には、第１のｐ型非晶質膜３の裏面から第１のマスク材６を取り除くことによって行なうことができる。
【００５２】
次に、図７に示すように、第１のｐ型非晶質膜３の裏面と第２のｎ型非晶質膜９の裏面との境界上に、当該境界を跨ぐように、第２のマスク材１０を設置する。このとき、半導体基板１を裏面側から見たときの平面視において、第１のｐ型非晶質膜３と第２のｎ型非晶質膜９とは、第２のマスク材１０によって分離された状態となっている。
【００５３】
第２のマスク材１０は、特に限定されないが、たとえば、金属製のメタルマスクなどを用いることができる。
【００５４】
次に、図８に示すように、第３のマスク材１０を設置した後の半導体基板１の裏面側の全面に第１の電極層１１を形成する。これにより、第１の電極層１１は、第１のｐ型非晶質膜３の裏面の全面、第２のｎ型非晶質膜９の裏面の全面、および第３のマスク材１０の裏面の全面に形成される。
【００５５】
第１の電極層１１としては、導電性を有する材料を用いることができ、たとえばＩＴＯ（Indium Tin Oxide）などを用いることができる。
【００５６】
第１の電極層１１は、たとえばスパッタリング法により形成することができ、第１の電極層１１の厚さは、たとえば８０ｎｍ以下とすることができる。
【００５７】
次に、図９に示すように、第１の電極層１１を形成した後の半導体基板１の裏面側の全面に第２の電極層１２を形成する。これにより、第１の電極層１１の裏面の全面に第２の電極層１２が形成される。
【００５８】
第２の電極層１２としては、導電性を有する材料を用いることができ、たとえばアルミニウムなどを用いることができる。
【００５９】
第２の電極層１２は、たとえばスパッタリング法により形成することができ、第２の電極層１２の厚さは、たとえば０．５μｍ以下とすることができる。
【００６０】
次に、図１０に示すように、第２のマスク材１０上の第１の電極層１１および第２の電極層１２とともに、第２のマスク材１０を除去する。これにより、第２のマスク材１０の除去部分から、第１のｐ型非晶質膜３の裏面および第２のｎ型非晶質膜９の裏面が露出する。
【００６１】
第２のマスク材１０を除去する方法は特に限定されないが、たとえば第２のマスク材１０がメタルマスクからなる場合には、第１のｐ型非晶質膜３の裏面および第２のｎ型非晶質膜９の裏面から第２のマスク材１０を取り除くことによって行なうことができる。
【００６２】
次に、図１１に示すように、第１のｎ型非晶質膜５の全面に反射防止膜１３をたとえばスパッタリング法により積層する。
【００６３】
反射防止膜１３としては、たとえば窒化シリコン膜などを用いることができ、反射防止膜１３の厚さは、たとえば１００ｎｍ程度とすることができる。
【００６４】
以上により、実施の形態の光電変換素子の製造方法によって、ｐ電極（第１のｐ型非晶質膜３の裏面上の第１の電極層１１および第２の電極層１２）およびｎ電極（第２のｎ型非晶質膜９の裏面上の第１の電極層１１および第２の電極層１２）が半導体基板１の裏面側にのみ形成され、受光面には形成されていない構造を有する実施の形態の光電変換素子が製造される。
【００６５】
実施の形態の光電変換素子の製造方法によれば、図１２〜図２８に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回も行なう必要がないため、より簡易な製造工程で光電変換素子を製造することができる。
【００６６】
また、実施の形態の光電変換素子の製造方法においては、第１のマスク材６および第２のマスク材１０をメタルマスクとして設置するなど、図１２〜図２８に示される方法におけるフォトレジストのパターンニングといった精密な工程を必要としないことから、この観点からも、より簡易な製造工程で光電変換素子を製造することができる。
【００６７】
また、たとえば図３に示すように、第１のマスク材６から露出している第１のｐ型非晶質膜３のみをドライエッチングにより除去して、半導体基板１の裏面上に第１のｉ型非晶質膜２を残した場合には、半導体基板１の裏面の汚染を防止して、半導体基板１の裏面と第１のｉ型非晶質膜２との界面におけるキャリアのトラップの原因となる界面準位の発生を抑えて光電変換素子を製造することができるため、良好な特性を有する光電変換素子を製造することができる。
【００６８】
以上の理由により、実施の形態の光電変換素子の製造方法によれば、簡易な製造工程で光電変換素子を製造することができる。
【００６９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７０】
本発明は、光電変換素子の製造方法に利用することができ、特に裏面に電極を有する太陽電池の製造方法に好適に利用することができる。
【符号の説明】
【００７１】
１  半導体基板、２  第１のｉ型非晶質膜、３  第１のｐ型非晶質膜、４  第２のｉ型非晶質膜、５  第１のｎ型非晶質膜、６  第１のマスク材、９  第２のｎ型非晶質膜、１０  第２のマスク材、１１  第１の電極層、１２  第２の電極層、１３  反射防止膜、１０１  ｃ−Ｓｉ（ｎ）基板、１０２  ａ−Ｓｉ（ｉ／ｐ）層、１０３  ａ−Ｓｉ（ｉ／ｎ）層、１０４  フォトレジスト膜、１０５  ａ−Ｓｉ（ｉ／ｎ）層、１０６  フォトレジスト膜、１０７  透明導電酸化膜、１０８，１０９  フォトレジスト膜、１１０  裏面電極層、１１１  反射防止膜。
【図１】
2014056919.tif 000003
【図２】
2014056919.tif 000004
【図３】
2014056919.tif 000005
【図４】
2014056919.tif 000006
【図５】
2014056919.tif 000007
【図６】
2014056919.tif 000008
【図７】
2014056919.tif 000009
【図８】
2014056919.tif 000010
【図９】
2014056919.tif 000011
【図１０】
2014056919.tif 000012
【図１１】
2014056919.tif 000013
【図１２】
2014056919.tif 000014
【図１３】
2014056919.tif 000015
【図１４】
2014056919.tif 000016
【図１５】
2014056919.tif 000017
【図１６】
2014056919.tif 000018
【図１７】
2014056919.tif 000019
【図１８】
2014056919.tif 000020
【図１９】
2014056919.tif 000021
【図２０】
2014056919.tif 000022
【図２１】
2014056919.tif 000023
【図２２】
2014056919.tif 000024
【図２３】
2014056919.tif 000025
【図２４】
2014056919.tif 000026
【図２５】
2014056919.tif 000027
【図２６】
2014056919.tif 000028
【図２７】
2014056919.tif 000029
【図２８】
2014056919.tif 000030