(57)【要約】【課題】本発明は、回路基板の下面側に接地パターンと裏面電極を形成しつつ、バイパスコンデンサを内蔵させることができる半導体装置を提供することを目的とする。【解決手段】本願の発明に係る半導体装置は、多層基板１０の下面に形成された第１金属パターン３０ａ及び第２金属パターン３０ｂと、多層基板１０の下面に第１金属パターン３０ａと第２金属パターン３０ｂを覆うように形成された誘電体３２と、誘電体３２の下面に形成された接地パターン４０及び裏面電極４２と、接地パターン４０と第１金属パターン３０ａを接続する第１誘電体内ビア３４と、を有し、裏面電極４２、誘電体３２、及び第１金属パターン３０ａでバイパスコンデンサを形成する。【選択図】図１
2014120519.tif 000002
【特許請求の範囲】
【請求項１】
多層基板と、
前記多層基板の上面に固定された半導体デバイスと、
前記半導体デバイスと電気的に接続され、前記多層基板内に前記多層基板の下面に至るように形成された基板内ビアと、
前記多層基板の下面の一部に形成された第１金属パターンと、
前記基板内ビアの下端に接するように形成された第２金属パターンと、
前記多層基板の下面に、前記第１金属パターン及び前記第２金属パターンを覆うように形成された前記多層基板よりも誘電率が高い誘電体と、
前記誘電体内に、上端で前記第１金属パターンと接続され、前記誘電体の下面に至るように形成された第１誘電体内ビアと、
前記誘電体内に、上端で前記第２金属パターンと接続され、前記誘電体の下面に至るように形成された第２誘電体内ビアと、
前記第１誘電体内ビアの下端と接続された接地パターンと、
前記第２誘電体内ビアの下端と接続された裏面電極と、を備え、
前記裏面電極の一部の直上には、前記誘電体を介して前記第１金属パターンの一部が配置され、前記裏面電極、前記誘電体、及び前記第１金属パターンでバイパスコンデンサを形成していることを特徴とする半導体装置。
【請求項２】
前記誘電体の比誘電率は１０００以上であることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話の部品として用いられる半導体装置に関する。
【背景技術】
【０００２】
多層基板を有する回路基板に半導体デバイスを実装する半導体装置がある。特許文献１には、接地層と電源層で薄膜誘電体層を挟んだ構造を多層基板中に形成する技術が開示されている。この技術は、接地層と電源層と薄膜誘電体層でコンデンサを形成することで、回路基板にコンデンサを内蔵させるものである。回路基板の上面にはＩＣ等の半導体デバイスが実装される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−３０２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
回路基板には半導体デバイスに直流電圧を供給する電源ラインが形成される。直流電圧が半導体デバイス周辺の回路若しくは部品、又はノイズの影響で変化しないように、電源ラインとグラウンドとをコンデンサで接続することがある。このコンデンサはバイパスコンデンサと呼ばれている。
【０００５】
バイパスコンデンサとしてＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）タイプのコンデンサを回路基板上面に実装すると回路基板上面の実装面積が減少する問題があった。特に多数のバイパスコンデンサを実装する場合に実装面積不足が深刻化する。
【０００６】
回路基板の下面側に、接地パターンと、直流電圧を供給する裏面電極とを形成することがある。特許文献１に開示の半導体装置は回路基板の全面に電源層と接地層を形成するため、回路基板の下面に裏面電極を形成できない問題があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、回路基板の下面側に接地パターンと裏面電極を形成しつつ、バイパスコンデンサを内蔵させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の発明に係る半導体装置は、多層基板と、該多層基板の上面に固定された半導体デバイスと、該半導体デバイスと電気的に接続され、該多層基板内に該多層基板の下面に至るように形成された基板内ビアと、該多層基板の下面の一部に形成された第１金属パターンと、該基板内ビアの下端に接するように形成された第２金属パターンと、該多層基板の下面に、該第１金属パターン及び該第２金属パターンを覆うように形成された該多層基板よりも誘電率が高い誘電体と、該誘電体内に、上端で該第１金属パターンと接続され、該誘電体の下面に至るように形成された第１誘電体内ビアと、該誘電体内に、上端で該第２金属パターンと接続され、該誘電体の下面に至るように形成された第２誘電体内ビアと、該第１誘電体内ビアの下端と接続された接地パターンと、該第２誘電体内ビアの下端と接続された裏面電極と、を備える。そして、該裏面電極の一部の直上には、該誘電体を介して該第１金属パターンの一部が配置され、該裏面電極、該誘電体、及び該第１金属パターンでバイパスコンデンサを形成している。
【発明の効果】
【０００９】
本発明によれば、回路基板の下面側に接地パターンと裏面電極を形成しつつ、バイパスコンデンサを内蔵させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る半導体装置の断面図である。
【図２】図１の破線部の拡大断面図である。
【図３】第１金属パターンと裏面電極の平面図である。
【図４】本発明の実施の形態に係る半導体装置をマザーボードに実装することを示す断面図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態．
図１は、本発明の実施の形態に係る半導体装置の断面図である。この半導体装置は、多層基板１０を備えている。多層基板１０は、基板１０ａ、基板１０ｂ、及び基板１０ｃが重ねられたものである。多層基板１０は樹脂又はセラミックで形成されている。
【００１３】
各基板の上面には金属パターン１２が形成されている。金属パターン１２は、基板１０ａの上に形成された金属パターン１２ａ、基板１０ｂの上に形成された金属パターン１２ｂ、及び基板１０ｃの上に形成された金属パターン１２ｃを有している。金属パターン１２は高周波信号を伝送するためのパターンである。
【００１４】
多層基板１０の上面には半導体デバイス１４が固定されている。半導体デバイス１４は例えばＦＥＴなどの増幅器で形成されている。多層基板１０の上面にはＦＥＴ以外にもＩＣチップなどの半導体デバイスが固定されている。半導体デバイス１４は、ワイヤ１６で金属パターン１２ａに接続されている。半導体デバイス１４、ワイヤ１６、及び金属パターン１２ａは、モールド樹脂１８で覆われている。なお、図１の構造全体を半導体装置と称し、半導体装置から半導体デバイスを除外したものを回路基板と称する。
【００１５】
多層基板１０には、基板内ビアが形成されている。具体的には、基板１０ａには基板内ビア２０ａが形成され、基板１０ｂには基板内ビア２０ｂが形成され、基板１０ｃには基板内ビア２０ｃが形成されている。基板内ビア２０ｃは、多層基板１０内に多層基板１０の下面に至るように形成されている。図１から明らかなように、基板内ビア２０ｃは、半導体デバイス１４と電気的に接続されている。
【００１６】
多層基板１０の下面の一部には、第１金属パターン３０ａが形成されている。基板内ビア２０ｃの下端に接するように第２金属パターン３０ｂが形成されている。多層基板１０の下面に、第１金属パターン３０ａ及び第２金属パターン３０ｂを覆うように誘電体３２が形成されている。誘電体３２は、多層基板１０よりも誘電率が高い材料で形成されている。誘電体３２の比誘電率は１０００以上であることが好ましいがこれに限定されない。誘電体３２の材料としては、例えばペースト状のＢａＴｉＯ３を用いることができる。
【００１７】
誘電体３２内に第１誘電体内ビア３４と第２誘電体内ビア３６が形成されている。第１誘電体内ビア３４は、上端で第１金属パターン３０ａと接続されている。第１誘電体内ビア３４は、下端で誘電体３２の下面に至るように形成されている。第２誘電体内ビア３６は、上端で第２金属パターン３０ｂと接続されている。第２誘電体内ビア３６は、下端で誘電体３２の下面に至るように形成されている。
【００１８】
第１誘電体内ビア３４の下端には接地パターン４０が接続されている。第２誘電体内ビア３６の下端には裏面電極４２が接続されている。つまり、本発明の実施の形態に係る回路基板の裏面には、接地パターン４０、裏面電極４２、及び誘電体３２が露出している。
【００１９】
図２は、図１の破線部の拡大断面図である。裏面電極４２の一部の直上には、誘電体３２を介して第１金属パターン３０ａの一部が配置されている。これにより、裏面電極４２、誘電体３２、及び第１金属パターン３０ａでバイパスコンデンサを形成している。図２において破線で囲まれた部分がバイパスコンデンサ５０である。バイパスコンデンサ５０の静電容量は例えば１００〜１０００[ｐＦ]のいずれかの値とすることが好ましい。
【００２０】
図３は、第１金属パターンと裏面電極の平面図である。第１金属パターン３０ａは開口を有するように形成されている。裏面電極４２は破線で示されている。平面視で第１金属パターン３０ａと裏面電極４２が重なる部分がある。
【００２１】
図４は、本発明の実施の形態に係る半導体装置をマザーボードに実装することを示す断面図である。マザーボード１００には、接地電極１０２が形成されている。接地電極１０２の上にははんだ１０４が形成されている。接地電極１０２の横には電源電極１０６が形成されている。電源電極１０６は、直流電圧を供給する電極である。電源電極１０６の上にははんだ１０８が形成されている。図４に示すように、接地パターン４０がはんだ１０４により接地電極１０２に固定される。また、裏面電極４２がはんだ１０８により電源電極１０６に固定される。
【００２２】
裏面電極４２は２箇所形成されている（図１参照）。左側の裏面電極４２は、半導体デバイス１４に直流電圧を供給する電源ラインの一部となっている。また、右側の裏面電極４２は、他の半導体デバイス（ＩＣチップ等）に直流電圧を供給する電源ラインの一部となっている。左側の電源ラインと右側の電源ラインにはそれぞれバイパスコンデンサが接続されている。従って、半導体デバイスに供給される直流電圧が半導体デバイス周辺の回路若しくは部品、又はノイズの影響で変化することを防止できる。
【００２３】
ところで、半導体デバイス１４を携帯電話用増幅器として用いる場合がある。この場合、システムのモード(ＧＳＭ（登録商標）又はＬＴＥ等)又は周波数を制御するために、回路基板に複数の直流電圧電極（裏面電極）を形成することが必要となる。それぞれの裏面電極にＳＭＤタイプのバイパスコンデンサを付加すると実装面積の確保が困難になる。しかし、本発明の実施の形態に係るバイパスコンデンサ５０は、第１金属パターン３０ａ、誘電体３２、及び裏面電極４２で形成された内蔵型のバイパスコンデンサである。従って、ＳＭＤタイプのコンデンサは不要となるので、コストダウン及び十分な実装面積の確保ができる。また、誘電体３２の厚み、又は第１金属パターン３０ａ及び裏面電極４２の面積を調整することによりバイパスコンデンサの静電容量を変えることができる。
【００２４】
回路基板の上面にＳＭＤタイプのコンデンサを実装し回路基板の下面（裏面側）に接地パターンを形成した場合、コンデンサの接地側電極から接地パターンまでの距離（以後、接地距離という）は回路基板の厚みとほぼ等しい。従って、接地側電極から接地パターンまでの導体がノイズなどの影響を受けて直流電圧を変化させてしまうおそれがある。
【００２５】
他方、本発明の実施の形態に係る回路基板では、コンデンサの接地側電極として機能する第１金属パターン３０ａから回路基板の裏面に形成された接地パターン４０までの距離は第１誘電体内ビア３４の長さ（誘電体３２の厚さ）とほぼ等しい。従って、接地距離が非常に短い。ゆえに、直流電圧の変化を防止することができる。
【００２６】
本発明の実施の形態に係る半導体装置は、回路基板の下面側に、接地パターン４０と直流電圧を供給する裏面電極４２とを形成し、第１誘電体内ビア３４にて接地パターン４０を第１金属パターン３０ａと接続し、第１金属パターン３０ａと裏面電極４２を電極とするバイパスコンデンサを形成するものである。従って、回路基板の下面側に接地パターン４０と裏面電極４２を形成しつつ、半導体装置にバイパスコンデンサを内蔵させることができる。
【００２７】
本発明の実施の形態に係る半導体装置は様々な変形が可能である。例えば、誘電体３２の材料は、多層基板１０よりも誘電率が高い材料であれば特に限定されない。
【符号の説明】
【００２８】
１０  多層基板、  １０ａ,１０ｂ,１０ｃ  基板、  １２  金属パターン、  １４  半導体デバイス、  １６  ワイヤ、  １８  モールド樹脂、  ２０ａ,２０ｂ,２０ｃ  基板内ビア、  ３０ａ  第１金属パターン、  ３０ｂ  第２金属パターン、  ３２  誘電体、  ３４  第１誘電体内ビア、  ３６  第２誘電体内ビア、  ４０  接地パターン、  ４２  裏面電極、  ５０  バイパスコンデンサ、  １００  マザーボード、  １０２  接地電極、  １０４,１０８  はんだ、  １０６  電源電極  
【図１】
2014120519.tif 000003
【図２】
2014120519.tif 000004
【図３】
2014120519.tif 000005
【図４】
2014120519.tif 000006