(57)【要約】【課題】スイッチング特性を向上可能な炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７とを有する。炭化珪素基板１０は、第１導電型を有する第１の不純物領域１７と、第１の不純物領域１７と接しかつ第１導電型と異なる第２導電型を有するウェル領域１３と、ウェル領域１３によって第１の不純物領域１７と隔てられかつ第１導電型を有する第２の不純物領域１４とを含む。ゲート絶縁膜１５は、第１の不純物領域１７およびウェル領域１４に接する。ゲート電極２７は、ゲート絶縁膜１５に接し、かつゲート絶縁膜１５に対してウェル領域１４と反対側に配置されている。ゲート電極２７に印加されるゲート駆動電圧の半分の電圧における特性オン抵抗は、ゲート駆動電圧における特性オン抵抗の２倍より小さい。【選択図】図１
2014120662.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型を有する第１の不純物領域と、前記第１の不純物領域と接しかつ前記第１導電型と異なる第２導電型を有するウェル領域と、前記ウェル領域によって前記第１の不純物領域と隔てられかつ前記第１導電型を有する第２の不純物領域とを含む炭化珪素基板と、
前記第１の不純物領域および前記ウェル領域に接するゲート絶縁膜と、
前記ゲート絶縁膜に接し、かつ前記ゲート絶縁膜に対して前記ウェル領域と反対側に配置されたゲート電極とを備え、
前記ゲート電極に印加されるゲート駆動電圧の半分の電圧における特性オン抵抗は、前記ゲート駆動電圧における前記特性オン抵抗の２倍より小さい、炭化珪素半導体装置。
【請求項２】
ゲート電圧の閾値電圧は、前記ゲート駆動電圧の５％以上である、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ゲート駆動電圧は、１０Ｖ以上２０Ｖ以下である、請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記特性オン抵抗は室温で測定される値である、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記ゲート絶縁膜と接する前記ウェル領域の表面は、面方位｛０−３３−８｝を有する第１の面を含む、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記表面は、前記第１の面を微視的に含み、前記表面はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む、請求項５に記載の炭化珪素半導体装置。
【請求項７】
前記表面の前記第１の面および前記第２の面は、面方位｛０−１１−２｝を有する複合面を含む、請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記表面は、｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する、請求項７に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置に関し、より特定的には、ゲート電極を備えた炭化珪素半導体装置に関する。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
たとえば、  Brett A.  Hull  et  al.,  "Performance  of  60A,  1200V  4H-SiC  DMOSFETs",  Materials  Science  Forum,  Vols.  615-617,  2009,  pp749-752（非特許文献１）において、炭化珪素基板上に形成されたｎ型ドリフト領域と、一対のウェル領域と、ゲート絶縁膜とを有するＭＯＳＦＥＴが開示されている。上記文献によれば、ＶGS＝２０ＶにおけるＭＯＳＦＥＴの特性オン抵抗の値が９ｍΩｃｍ２であることが開示されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Brett A.  Hull  et  al.,  "Performance  of  60A,  1200V  4H-SiC  DMOSFETs",  Materials  Science  Forum,  Vols.  615-617,  2009,  pp749-752
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のＭＯＳＦＥＴの特性オン抵抗はＶGS＝２０Ｖにおいて９ｍΩｃｍ２と低いものの、スイッチング特性は十分ではなかった。
【０００６】
そこで本発明の目的は、スイッチング特性を向上可能な炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
発明者らは、鋭意研究の結果、以下の知見を得て本発明を見出した。通常、特性オン抵抗は、たとえばゲート電圧が１８Ｖ程度のゲート駆動電圧で測定される。しかしながら、ゲート電圧が最大のゲート駆動電圧における特性オン抵抗が小さくても、ゲート電圧がゲート駆動電圧がよりも低い電圧における特性オン抵抗が大きいと、当該低い電圧が印加されている時点では電流が流れにくくなる。言い換えれば、低いゲート電圧において特性オン抵抗が小さい場合、ゲート電圧が最小値から最大値に変化する過渡領域においても特性オン抵抗が小さくなり、結果としてスイッチング損失が小さくなる。
【０００８】
それゆえ、ゲート電圧が最大のゲート駆動電圧における特性オン抵抗とともに、ゲート電圧がゲート駆動電圧に達するまでの過渡領域の電圧（つまり、ゲート駆動電圧よりも低い電圧）における特性オン抵抗も低減することが、スイッチング特性を向上するために有効である。
【０００９】
本発明に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極とを有する。炭化珪素基板は、第１導電型を有する第１の不純物領域と、第１の不純物領域と接しかつ第１導電型と異なる第２導電型を有するウェル領域と、ウェル領域によって第１の不純物領域と隔てられかつ第１導電型を有する第２の不純物領域とを含む。ゲート絶縁膜は、第１の不純物領域およびウェル領域に接する。ゲート電極は、ゲート絶縁膜に接し、かつゲート絶縁膜に対してウェル領域と反対側に配置されている。ゲート電極に印加されるゲート駆動電圧の半分の電圧における特性オン抵抗は、ゲート駆動電圧における特性オン抵抗の２倍より小さい。なお、ゲート駆動電圧とは、炭化珪素半導体装置の仕様書などに定められた、当該炭化珪素半導体装置を駆動するために必要なゲート電圧のことである。
【００１０】
本発明に係る炭化珪素半導体装置によれば、ゲート電極に印加されるゲート駆動電圧の半分の電圧における特性オン抵抗は、ゲート駆動電圧における特性オン抵抗の２倍より小さい。これにより、ゲート電圧の過渡領域における特性オン抵抗を低減することができるので、炭化珪素半導体装置のスイッチング特性を向上することができる。
【００１１】
上記に係る炭化珪素半導体装置において好ましくは、ゲート電圧の閾値電圧は、ゲート駆動電圧の５％以上である。これにより、ノーマリオフの炭化珪素半導体装置を得ることができる。
【００１２】
上記に係る炭化珪素半導体装置において好ましくは、ゲート駆動電圧は、１０Ｖ以上２０Ｖ以下である。これにより、ゲート駆動電圧が１０Ｖ以上２０Ｖ以下における炭化珪素半導体装置のスイッチング特性を向上することができる。
【００１３】
上記に係る炭化珪素半導体装置において好ましくは、特性オン抵抗は室温で測定される値である。これにより、室温において炭化珪素半導体装置のスイッチング特性を向上することができる。
【００１４】
上記に係る炭化珪素半導体装置において好ましくは、ゲート絶縁膜と接するウェル領域の表面は、面方位｛０−３３−８｝を有する第１の面を含む。これにより、ウェル領域のゲート絶縁膜と接する表面におけるチャネル抵抗を低減可能である。よって特性オン抵抗を低減することができる。
【００１５】
上記に係る炭化珪素半導体装置において好ましくは、表面は、第１の面を微視的に含む。表面はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む。これにより、ウェル領域のゲート絶縁膜と接する表面におけるチャネル抵抗をさらに低減可能である。よって特性オン抵抗をさらに低減することができる。
【００１６】
上記に係る炭化珪素半導体装置において好ましくは、表面の第１の面および第２の面は、面方位｛０−１１−２｝を有する複合面を含む。これにより、ウェル領域のゲート絶縁膜と接する表面におけるチャネル抵抗をさらに低減可能である。よって特性オン抵抗をさらに低減することができる。
【００１７】
上記に係る炭化珪素半導体装置において好ましくは、表面は、｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する。これにより、ウェル領域のゲート絶縁膜と接する表面におけるチャネル抵抗をさらに低減可能である。よって特性オン抵抗をさらに低減することができる。
【発明の効果】
【００１８】
以上の説明から明らかなように、本発明によれば、スイッチング特性を向上可能な炭化珪素半導体装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態に係る炭化珪素半導体装置の構成を示す概略断面図である。
【図２】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図３】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を示す概略断面図である。
【図４】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を示す概略断面図である。
【図５】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を示す概略断面図である。
【図６】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を示す概略断面図である。
【図７】本発明の一実施の形態に係る炭化珪素半導体装置が有する炭化珪素基板の主面の微細構造を概略的に示す部分断面図である。
【図８】ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。
【図９】図８の線分ＩＸ−ＩＸに沿う（１１−２０）面の結晶構造を示す図である。
【図１０】図７の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。
【図１１】図７の複合面を（０１−１０）面から見た図である。
【図１２】巨視的に見たチャネル面および（０００−１）面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。
【図１３】チャネル方向および＜０−１１−２＞方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。
【図１４】図７の変形例を示す図である。
【図１５】特性オン抵抗とゲート電圧との関係を示す図である。
【図１６】チャネル移動度とゲート電圧との関係を示す図である。
【発明を実施するための形態】
【００２０】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
【００２１】
まず本発明の一実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
【００２２】
図１を参照して、本実施の形態に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、ソース電極１６と、ドレイン電極２０とを主に有している。
【００２３】
炭化珪素基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなり、互いに対向する第１の主面１０ａおよび第２の主面１０ｂを有している。炭化珪素基板１０は、ベース基板１１と、ドリフト領域１２と、第１の不純物領域１７と、ウェル領域１３と、第２の不純物領域１４と、ｐ+領域１８とを主に有する。
【００２４】
ベース基板１１は、たとえば六方晶炭化珪素からなり導電型がｎ型（第１導電型）の基板である。ベース基板１１は、たとえばＮ（窒素）などの不純物を高濃度で含んでいる。ベース基板１１に含まれる窒素などの不純物濃度はたとえば１．０×１０18ｃｍ-3程度である。
【００２５】
ドリフト領域１２および第１の不純物領域１７は、六方晶炭化珪素からなり、ｎ型を有するエピタキシャル層である。第１の不純物領域１７は、一対のウェル領域１３に挟まれた領域である。ドリフト領域１２および第１の不純物領域１７に含まれる不純物は、たとえば窒素である。ドリフト領域１２および第１の不純物領域１７における不純物濃度は、ベース基板１１における不純物濃度よりも低い。ドリフト領域１２および第１の不純物領域１７に含まれる窒素などの不純物濃度はたとえば７．５×１０15ｃｍ-3程度である。
【００２６】
ウェル領域１３はｎ型とは異なるｐ型（第２の導電型）を有する領域である。ウェル領域１３は、ウェル領域１３に含まれる不純物は、たとえばＡｌ（アルミニウム）、Ｂ（ホウ素）などである。好ましくは、ウェル領域１３に含まれるアルミニウムなどの不純物濃度は１×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。
【００２７】
第２の不純物領域１４はｎ型（第１の導電型）を有する領域である。第２の不純物領域は、ウェル領域１３によって第１の不純物領域１７およびドリフト領域１２と隔てられている。また第２の不純物領域１４は、第１の主面１０ａを含み、かつウェル領域１３に取り囲まれるように、ウェル領域１３の内部に形成されている。第２の不純物領域１４は、たとえばＰ（リン）などの不純物を、たとえば１×１０20ｃｍ-3程度の濃度で含んでいる。第２の不純物領域１４に含まれる不純物の濃度は、ドリフト領域１２に含まれる不純物の濃度よりも高い。
【００２８】
第１の不純物領域１７と第２の不純物領域１４とに挟まれたウェル領域１３であって、第１の主面１０ａと接する領域はチャネル領域ＣＨである。第１の主面１０ａと平行な方向におけるチャネル領域ＣＨの長さであって、第１の不純物領域１７と第２の不純物領域１４との距離をチャネル長Ｌと呼ぶ。好ましくは、チャネル長は０．８μｍ程度以上１．０μｍ程度以下である。
【００２９】
ｐ+領域１８はｐ型（第２導電型）を有する領域である。ｐ+領域１８は、第１の主面１０ａおよびウェル領域１３と接し、第２の不純物領域１４の中央付近を貫通するように形成されている。ｐ+領域１８は、たとえばアルミニウムやホウ素などの不純物を、たとえば１×１０20ｃｍ-3程度の濃度で含んでいる。ｐ+領域１８に含まれる不純物の濃度は、ウェル領域１３に含まれる不純物の濃度よりも高い。
【００３０】
ゲート絶縁膜１５は、一方の第２の不純物領域１４の上部表面から他方の第２の不純物領域１４の上部表面にまで延在するように第１の不純物領域１７に接して形成されている。ゲート絶縁膜１５はたとえば二酸化珪素からなっている。好ましくは、ゲート絶縁膜１５の厚み（第１の主面１０ａの法線方向に沿ったゲート絶縁膜の距離）は、４５ｎｍ程度以上５５ｎｍ程度以下である。
【００３１】
ゲート電極２７は、一方の第２の不純物領域１４上から他方の第２の不純物領域１４上にまで延在するように、ゲート絶縁膜１５上に接触して配置されている。ゲート電極２７は、たとえばポリシリコン、アルミニウムなどの導電体からなっている。
【００３２】
ソース電極１６は、第１の主面１０ａにおいて第２の不純物領域１４およびｐ+領域１８と接触して配置されている。またソース電極１６は第２の不純物領域１４上においてゲート絶縁膜１５と接している。ソース電極１６は、たとえばチタン（Ｔｉ）原子、アルミニウム（Ａｌ）原子およびシリコン（Ｓｉ）を含んでいる。ソース電極１６は、Ｔｉ、Ａｌ、およびＳｉを含有するオーミックコンタクト電極であることにより、ｐ型炭化珪素領域およびｎ型炭化珪素領域のいずれに対しても低い接触抵抗で接している。
【００３３】
ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接触して形成されている。このドレイン電極２０は、たとえば上記ソース電極１６と同様の構成を有していてもよいし、Ｎｉなど、ベース基板１１とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極２０はベース基板１１と電気的に接続されている。ドレイン電極２０に接してパッド電極２３が配置されている。
【００３４】
層間絶縁膜２１は、ゲート絶縁膜１５と接し、ゲート電極２７を取り囲むように形成されている。層間絶縁膜２１は、たとえば絶縁体である二酸化珪素からなっている。ソース配線１９は、炭化珪素基板１０の第１の主面１０ａの上方において、層間絶縁膜２１を取り囲み、かつソース電極１６と接触している。ソース配線１９は、たとえばＡｌなどの導電体からなり、ソース電極１６を介して第２の不純物領域１４と電気的に接続されている。
【００３５】
炭化珪素基板１０の第１の主面１０ａは、第１の不純物領域１７の表面である第１の表面１０ｃと、チャネル領域ＣＨの表面である第２の表面１０ｄとを含む。第２の表面１０ｄは、ウェル領域１３のゲート絶縁膜１５と接する表面のことである。炭化珪素基板１０の第１の主面１０ａは、以下説明する特殊面を有することが好ましい。より好ましくは、ウェル領域１３のゲート絶縁膜１５と接する表面（第２の表面１０ｄ）が当該特殊面を有することがより好ましい。
【００３６】
ここで特殊面について説明する。特殊面を有する第２の表面１０ｄは、図７に示すように、面方位（０−３３−８）を有する面Ｓ１（第１の面）を含む。より好ましくは、第２の表面１０ｄは面Ｓ１を微視的に含み、第２の表面１０ｄはさらに、面方位（０−１１−１）を有する面Ｓ２（第２の面）を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いることができる。
【００３７】
好ましくは、第２の表面１０ｄの面Ｓ１および面Ｓ２は、面方位（０−１１−２）を有する複合面ＳＲを構成している。すなわち複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）により観察し得る。この場合、複合面ＳＲは（０００−１）面に対して巨視的に６２°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。
【００３８】
好ましくは、第２の表面１０ｄ上においてキャリアが流れる方向（第１の主面１０ａと平行な方向）であるチャネル方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。
【００３９】
次に複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図８に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
【００４０】
図９に示すように、（１１−２０）面（図８の線分ＩＸ−ＩＸの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図９においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
【００４１】
図１０に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図９）に対応する。
【００４２】
図１１に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図８においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図８においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。
【００４３】
次に図１２を参照して、第２の表面１０ｄの結晶面と、チャネル面の移動度ＭＢとの関係について説明する。図１２のグラフにおいて、横軸は、チャネル面を有する第２の表面１０ｄの巨視的な面方位と（０００−１）面とのなす角度Ｄ１を示し、縦軸は移動度ＭＢを示す。プロット群ＣＭは第２の表面１０ｄが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群ＭＣはそのような熱エッチングがなされておらず第２の表面１０ｄが特殊面として仕上げられていない場合に対応する。
【００４４】
プロット群ＭＣにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−３３−８）のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が（０−３３−８）とされることによって、微視的な面方位（０−３３−８）、つまり原子レベルまで考慮した場合の面方位（０−３３−８）が形成される割合が確率的に高くなったためと考えられる。
【００４５】
一方、プロット群ＣＭにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−１１−２）のとき（矢印ＥＸ）に最大となった。この理由は、図１０および図１１に示すように、面方位（０−３３−８）を有する多数の面Ｓ１が面Ｓ２を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位（０−３３−８）が占める割合が高くなったためと考えられる。
【００４６】
なお移動度ＭＢは複合面ＳＲ上において方位依存性を有する。図１３に示すグラフにおいて、横軸はチャネル方向と＜０−１１−２＞方向との間の角度Ｄ２を示し、縦軸はチャネル面の移動度ＭＢ（任意単位）を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度ＭＢを大きくするには、チャネル方向ＣＤ（図７）が有する角度Ｄ２は、０°以上６０°以下であることが好ましく、ほぼ０°であることがより好ましいことがわかった。
【００４７】
図１４に示すように、第２の表面１０ｄは複合面ＳＲに加えてさらに面Ｓ３（第３の面）を含んでもよい。より具体的には、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを第２の表面１０ｄが含んでもよい。この場合、第２の表面１０ｄの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭにより観察し得る。
【００４８】
次にＭＯＳＦＥＴ１の動作について説明する。ゲート電極２７に閾値以下の電圧を与えた状態、すなわちオフ状態では、ゲート絶縁膜１５の直下に位置するウェル領域１３とドリフト領域１２との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極２７に正の電圧を印加していくと、ウェル領域１３のゲート絶縁膜１５と接触する付近であるチャネル領域ＣＨにおいて、反転層が形成される。その結果、第２の不純物領域１４とドリフト領域１２とが電気的に接続され、ソース電極１６とドレイン電極２０との間に電流が流れる。ソース電極１６とドレイン電極２０との間に電流が流れ始めるゲート電圧の値を閾値電圧と呼ぶ。
【００４９】
本実施の形態に係るＭＯＳＦＥＴ１のゲート電極２７に印加されるゲート駆動電圧の半分の電圧における特性オン抵抗は、ゲート駆動電圧における特性オン抵抗の２倍より小さい。好ましくは、ゲート駆動電圧は、１０Ｖ以上２０Ｖ以下である。ゲート駆動電圧が１０Ｖの場合のゲート絶縁膜１５の厚みは２５ｎｍ以上３５ｎｍ以下であり、ゲート駆動電圧が２０Ｖの場合のゲート絶縁膜１５の厚みは５０ｎｍ以上５５ｎｍ以下である。好ましくは、特性オン抵抗は室温で測定される値である。
【００５０】
ゲート電圧の閾値電圧は、０Ｖよりも大きいことが好ましく、４Ｖ以上であることがより好ましい。好ましくは、ゲート電圧の閾値電圧は、ゲート駆動電圧の５％以上である。たとえばゲート駆動電圧が１８Ｖである場合、ゲート電圧の閾値は０．９Ｖ以上である。
【００５１】
次に、本発明の一実施の形態に係るＭＯＳＦＥＴ１の製造方法について説明する。
図３を参照して、まず基板準備工程（Ｓ１０：図２）によって炭化珪素基板１０が準備される。具体的には、六方晶炭化珪素からなるベース基板１１の一方の主面上にエピタキシャル成長によりドリフト領域１２が形成される。エピタキシャル成長は、たとえば原料ガスとしてＳｉＨ4（シラン）とＣ3Ｈ8（プロパン）との混合ガスを採用して実施することができる。このとき、不純物として、たとえばＮ（窒素）が導入される。これにより、ベース基板１１に含まれる不純物よりも低い濃度の不純物を含むドリフト領域１２が形成される。
【００５２】
炭化珪素基板１０は互いに対向する第１の主面１０ａおよび第２の主面１０ｂを有する。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０−３３−８｝面である。好ましくは、第１の主面１０ａは、面方位｛０−３３−８｝を有する第１の面Ｓ１を含む。また好ましくは、第１の主面１０ａは、第１の面Ｓ１を微視的に含み、さらに、面方位｛０−１１−１｝を有する第２の面Ｓ２を微視的に含む。さらに好ましくは、第１の主面１０ａの第１の面Ｓ１および第２の面Ｓ２は、面方位｛０−１１−２｝を有する複合面を含む。さらに好ましくは、第１の主面１０ａは、｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する。
【００５３】
上記第１の主面１０ａを有する炭化珪素基板１０は、たとえば第１の主面１０ａに対して反応性ガスを供給しながら、炭化珪素基板１０を加熱することによって形成される。反応性ガスは、加熱下において炭化珪素と反応し得るものであり、好ましくはハロゲンガスを含み、たとえば塩素ガスを含む。反応性ガスはさらに酸素ガスを含んでもよい。また反応性ガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスを用いることができる。炭化珪素基板１０の加熱は、たとえば７００℃程度以上１０００℃程度以下程度で行われる。この熱エッチングにより炭化珪素基板１０の第１の主面１０ａが、上述した面方位を有する面となる。
【００５４】
次に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により、炭化珪素基板１０の第１の主面１０ａ上に二酸化珪素からなる酸化膜が形成される。そして、酸化膜の上にレジストが塗布された後、露光および現像が行なわれ、所望のウェル領域１３の形状に応じた領域に開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；反応性イオンエッチング）により酸化膜が部分的に除去されることによって、ドリフト領域１２上に開口パターンを有する酸化膜からなるマスク層が形成される。
【００５５】
図４を参照して、イオン注入工程が実施される。イオン注入工程では、炭化珪素基板１０の第１の主面１０ａ対してイオンが注入されることにより、ウェル領域１３、第２の不純物領域１４およびｐ+領域１８が形成される。具体的には、上記レジスト膜を除去した上で、当該マスク層をマスクとして用いて、Ａｌなどの不純物をドリフト領域１２に対してイオン注入することにより、ウェル領域１３が形成される。また、Ｐ（リン）などのｎ型不純物がドリフト領域１２にイオン注入により導入されることにより第２の不純物領域１４が形成される。次に、Ａｌ、Ｂなどの不純物がドリフト領域１２にイオン注入により導入されることによりｐ+領域１８が形成される。
【００５６】
一対のウェル領域１３が形成されることにより、一対のウェル領域１３に挟まれた第１の不純物領域１７が形成される。第１の主面１０ａは、第１の不純物領域１７の表面である第１の表面１０ｃと、第１の不純物領域１７と第２の不純物領域１４とに挟まれたウェル領域１３の主面である第２の表面１０ｄとを含んでいる。
【００５７】
次に、活性化アニール工程（Ｓ２０：図２）が実施される。上記イオン注入によって導入された不純物を活性化させる熱処理が実施される。具体的には、イオン注入が実施された炭化珪素基板１０が、たとえばＡｒ（アルゴン）雰囲気中において１７００℃程度に加熱され、３０分間程度保持される。
【００５８】
次に、ゲート絶縁膜形成工程（Ｓ３０：図２）が実施される。具体的には、図５を参照して、まず、イオン注入領域が形成された炭化珪素基板１０が熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施することができる。これにより、炭化珪素基板１０の第１の主面１０ａ上に二酸化珪素からなるゲート絶縁膜１５が形成される。
【００５９】
次に、ゲート電極形成工程（Ｓ４０：図２）が実施される。この工程では、たとえば導電体であるポリシリコン、アルミニウムなどからなるゲート電極２７が、一方の第２の不純物領域１４上から他方の第２の不純物領域１４上にまで延在するとともに、ゲート絶縁膜１５に接触するように形成される。ゲート電極２７の材料としてポリシリコンを採用する場合、当該ポリシリコンは、リンが１×１０20ｃｍ-3を超える高い濃度で含まれていてもよい。その後、ゲート電極２７を覆うように、たとえば二酸化珪素からなる層間絶縁膜２１が形成される。
【００６０】
次に、オーミック電極形成工程（Ｓ５０：図２）が実施される。具体的には、たとえばｐ+領域１８および第２の不純物領域１４の一部が露出するようなレジストパターンを形成し、たとえばＳｉ原子、Ｔｉ原子、およびＡｌ原子とを含有する金属膜が基板全面にたとえばスパッタリングにより形成される。その後、当該レジストパターンをたとえばリフトオフすることにより、ゲート絶縁膜１５に接し、かつｐ+領域１８および第２の不純物領域１４に接する金属膜が形成される。その後、当該金属膜をたとえば１０００℃程度に加熱することにより、炭化珪素基板１０とオーミック接触するソース電極１６が形成される。また炭化珪素基板１０のベース基板１１と接してドレイン電極２０が形成される。図１に示すＭＯＳＦＥＴ１が完成する。
【００６１】
なお上記実施の形態におけるｎ型とｐ型とが入れ替えられた構成が用いられてもよい。また本実施の形態では、炭化珪素半導体装置としてプレナー型ＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置はトレンチ型ＭＯＳＦＥＴであってもよい。さらに炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
【００６２】
次に、本実施の形態に係るＭＯＳＦＥＴ１の製造方法の作用効果について説明する。
本実施の形態に係るＭＯＳＦＥＴ１によれば、ゲート電極２７に印加されるゲート駆動電圧の半分の電圧における特性オン抵抗は、ゲート駆動電圧における特性オン抵抗の２倍より小さい。これにより、ゲート電圧の過渡領域における特性オン抵抗を低減することができるので、ＭＯＳＦＥＴ１のスイッチング特性を向上することができる。
【００６３】
また本実施の形態に係るＭＯＳＦＥＴ１によれば、ゲート電圧の閾値電圧は、ゲート駆動電圧の５％以上である。これにより、ノーマリオフのＭＯＳＦＥＴ１を得ることができる。
【００６４】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ゲート駆動電圧は、１０Ｖ以上２０Ｖ以下である。これにより、ゲート駆動電圧が１０Ｖ以上２０Ｖ以下におけるＭＯＳＦＥＴ１のスイッチング特性を向上することができる。
【００６５】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、特性オン抵抗は室温で測定される値である。これにより、室温においてＭＯＳＦＥＴ１のスイッチング特性を向上することができる。
【００６６】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ウェル領域１３のゲート絶縁膜１５と接する第２の表面１０ｄは、面方位｛０−３３−８｝を有する第１の面Ｓ１を含む。これにより、ウェル領域１３のゲート絶縁膜１５と接する第２の表面１０ｄにおけるチャネル抵抗を低減可能である。よって特性オン抵抗を低減することができる。
【００６７】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、第２の表面１０ｄは、第１の面Ｓ１を微視的に含む。第２の表面１０ｄはさらに、面方位｛０−１１−１｝を有する第２の面Ｓ２を微視的に含む。これにより、ゲート絶縁膜１５と接するウェル領域１３の第２の表面１０ｄにおけるチャネル抵抗をさらに低減可能である。よって特性オン抵抗をさらに低減することができる。
【００６８】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、第２の表面１０ｄの第１の面Ｓ１および第２の面Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＱを含む。これにより、ウェル領域１３のゲート絶縁膜１５と接する第２の表面１０ｄにおけるチャネル抵抗をさらに低減可能である。よって特性オン抵抗をさらに低減することができる。
【００６９】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、第２の表面１０ｄは、｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する。これにより、ウェル領域１３のゲート絶縁膜１５と接する第２の表面１０ｄにおけるチャネル抵抗をさらに低減可能である。よって特性オン抵抗をさらに低減することができる。
【実施例１】
【００７０】
本発明例１および比較例１に係るＭＯＳＦＥＴ１の各々の特性オン抵抗とゲート電圧との関係を調査した。
【００７１】
まず、本発明例１および比較例１に係るＭＯＳＦＥＴ１を以下の点を除き実施の形態１で説明した方法と同様の方法で製造した。本発明例１および比較例１のＭＯＳＦＥＴ１の炭化珪素基板１０の第１の主面１０ａをそれぞれ（０−３３−８）面および（０００１）面とした。本発明例１および比較例１のＭＯＳＦＥＴ１のウェル領域１３の不純物濃度をそれぞれ５×１０17ｃｍ-3および３×１０16ｃｍ-3とした。また本発明例１および比較例１のＭＯＳＦＥＴ１の各々のチャネル長を１μｍとした。さらに本発明例１および比較例１のＭＯＳＦＥＴ１のゲート絶縁膜１５の各々の厚みを４５ｎｍとした。
【００７２】
次に、上記方法で製造した本発明例１および比較例１のＭＯＳＦＥＴ１の各々の特性オン抵抗をゲート電圧を変化させて測定した。その結果を図１５に示す。
【００７３】
図１５において、横軸がゲート電圧（Ｖ）であり、縦軸が特性オン抵抗（ｍΩ・ｃｍ2）である。図１５に示すように、比較例１の特性オン抵抗は、ゲート電圧が１８Ｖ（ゲート駆動電圧）のとき約１１ｍΩ・ｃｍ2であり、ゲート電圧が９Ｖ（ゲート駆動電圧の半分の電圧）のとき約３１ｍΩ・ｃｍ2であった。比較例において、ゲート電極２７に印加されるゲート駆動電圧の半分の電圧（９Ｖ）における特性オン抵抗は、ゲート駆動電圧（１８Ｖ）における特性オン抵抗の約２．８倍であった。一方、本発明例１の特性オン抵抗は、ゲート電圧が１８Ｖのとき約４ｍΩ・ｃｍ2であり、ゲート電圧が９Ｖのとき約６ｍΩ・ｃｍ2であった。ゲート電極２７に印加されるゲート駆動電圧の半分の電圧（９Ｖ）における特性オン抵抗は、ゲート駆動電圧（１８Ｖ）における特性オン抵抗の約１．５倍であった。
【００７４】
比較例１は本発明例１と比較すると、特性オン抵抗のゲート電圧依存性が大きかった。それゆえ、比較例１はゲート電圧が９Ｖ程度と低い値において、特性オン抵抗は約３１ｍΩ・ｃｍ2程度と高くなるが、本発明例１はゲート電圧が９Ｖ程度と低い値においても、特性オン抵抗は約６ｍΩ・ｃｍ2程度と低く維持することができた。
【００７５】
以上より、本発明例１のＭＯＳＦＥＴ１において、ゲート電極２７に印加されるゲート駆動電圧の半分の電圧（９Ｖ）における特性オン抵抗は、ゲート駆動電圧（１８Ｖ）における特性オン抵抗の２倍以下であることが確認された。
【００７６】
なお、上述のように比較例１と本発明例１とにおいて特性オン抵抗のゲート電圧依存性に違いがあるのは、炭化珪素基板１０とゲート絶縁膜１５との界面におけるトラップされた電荷の影響であると考えられる。ＭＯＳＦＥＴ１では、ゲート電圧を印加して、炭化珪素基板１０とゲート絶縁膜１５との界面にチャネル領域ＣＨを形成して、電流のオン・オフを制御する。印加されたゲート電圧が効率良くチャネル領域ＣＨの形成に使用されなければ、特性オン抵抗は高くなる。本発明例１は比較例１よりも界面準位密度が低い。そのため、本発明例１では、印加されたゲート電圧が効率良くチャネル領域ＣＨの形成に使用される。結果として、ゲート電圧に対して特性オン抵抗の変化が小さくなる。言い換えれば、比較例１ではトラップされた電荷が多いため、効率良くゲート電圧がチャネル領域ＣＨの形成に使用されていない。
【実施例２】
【００７７】
本発明例２、３および比較例２に係るＭＯＳＦＥＴ１の各々のチャネル移動度とゲート電圧との関係を調査した。
【００７８】
まず、本発明例２、３および比較例２に係るＭＯＳＦＥＴ１を以下の点を除き実施の形態１で説明した方法と同様の方法で製造した。本発明例２、３および比較例２のＭＯＳＦＥＴ１のウェル領域１３の不純物濃度をそれぞれ５×１０17ｃｍ-3、１×１０18ｃｍ-3および５×１０16ｃｍ-3とした。
【００７９】
次に、上記方法で製造した本発明例２、３および比較例１のＭＯＳＦＥＴ１の各々のチャネル移動度をゲート電圧を変化させて測定した。その結果を図１６に示す。
【００８０】
図１６において、横軸がゲート電圧（Ｖ）であり、縦軸がチャネル移動度（ｃｍ2／Ｖs）である。図１６に示すように、比較例２のＭＯＳＦＥＴの閾値電圧は０Ｖであり、ゲート電圧が１５Ｖにおけるチャネル移動度は７０ｃｍ2／Ｖsであった。本発明例２および３のＭＯＳＦＥＴの閾値電圧はそれぞれ４Ｖおよび５Ｖであった。また本発明例２および３のＭＯＳＦＥＴの閾値電圧はそれぞれ５５ｃｍ2／Ｖsでおよび４７ｃｍ2／Ｖsであった。本発明例２および３のゲート駆動電圧を１５Ｖとすると、本発明例２および３のゲート電圧の閾値電圧は、それぞれゲート駆動電圧の約２７％および約３３％である。
【００８１】
以上より、本発明例２および３のＭＯＳＦＥＴ１のゲート電圧の閾値電圧は、ゲート駆動電圧の５％以上であることが確認された。
【００８２】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８３】
１  ＭＯＳＦＥＴ、１０  炭化珪素基板、１０ａ  第１の主面、１０ｂ  第２の主面、１０ｃ  第１の表面、１０ｄ  第２の表面、１１  ベース基板、１２  ドリフト領域、１３  ウェル領域、１４  第２の不純物領域、１５  ゲート絶縁膜、１６  ソース電極、１７  第１の不純物領域、１８  ｐ+領域、１９  ソース配線、２０  ドレイン電極、２１  層間絶縁膜、２３  パッド電極、２７  ゲート電極、Ｓ１  第１の面、Ｓ２  第２の面、ＳＱ，ＳＲ  複合面。
【図１】
2014120662.tif 000003
【図２】
2014120662.tif 000004
【図３】
2014120662.tif 000005
【図４】
2014120662.tif 000006
【図５】
2014120662.tif 000007
【図６】
2014120662.tif 000008
【図７】
2014120662.tif 000009
【図８】
2014120662.tif 000010
【図９】
2014120662.tif 000011
【図１０】
2014120662.tif 000012
【図１１】
2014120662.tif 000013
【図１２】
2014120662.tif 000014
【図１３】
2014120662.tif 000015
【図１４】
2014120662.tif 000016
【図１５】
2014120662.tif 000017
【図１６】
2014120662.tif 000018