(57)【要約】【課題】半導体装置の検査工程において、再現性よく安定した半導体装置の電気的特性の測定を行う。【解決手段】プローブピンＰＡのコンタクト部ＰＡｂの先端であって、半導体装置に備わる外部端子と接触する頂点部ＰＡｅの表面に、第１間隔で周期的に凹凸加工が施されて、ストライプ状のパターンまたはドット状のパターンが形成されている。その第１間隔は５０ｎｍ〜５μｍの範囲内の１つの値であり、外部端子と頂点部ＰＡｅとの多点接触が可能となり接触抵抗を低減することができる。【選択図】図５
2014081231.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップを備え、かつ前記半導体チップの主面に形成された半導体集積回路に電気的に接続された複数の外部端子が設けられた半導体装置を準備する工程；
（ｂ）前記複数の外部端子に複数のプローブピンをそれぞれ接触させて前記半導体集積回路の電気的特性を検査する工程、
ここで、前記プローブピンのコンタクト部の前記外部端子と接触する先端の表面に、第１間隔で周期的に凹凸加工が施されており、前記第１間隔は５０ｎｍ〜５μｍの範囲内の１つの値である。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部の前記先端の表面には、前記凹凸加工により、ストライプ状の複数のパターンが形成されている。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部の前記先端の表面には、前記凹凸加工により、ドット状の複数のパターンが形成されている。
【請求項４】
請求項１記載の半導体装置の製造方法において、
フェムト秒レーザを用いて、前記コンタクト部の前記先端の表面に前記凹凸加工が施されている。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、ＢｅＣｕまたはＳＫ材を基材とし、前記基材の表面にバリア膜を介してＰｄ合金、Ａｕ、ＡｕＣｏ、Ｒｈ、Ｒｕ、ＩｒまたはＡｕＮｉからなる導電性膜が形成されており、前記導電性膜の表面に前記凹凸加工が施されている。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、ＢｅＣｕまたはＳＫ材を基材とし、前記基材の表面にＲｈ、ＲｕまたはＩｒからなる導電性膜が形成されており、前記導電性膜の表面に前記凹凸加工が施されている。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、Ｐｄ合金を基材とし、前記基材の表面に前記凹凸加工が施されている。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、ＢｅＣｕまたはＳＫ材を基材とし、前記基材の表面にバリア膜を介してＰｄ合金からなる導電性膜が形成され、前記導電性膜の表面に前記凹凸加工が施され、さらに前記導電性膜の表面が導電性のＤＬＣ膜により覆われている。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、ＢｅＣｕまたはＳＫ材を基材とし、前記基材の表面にＲｈ、ＲｕまたはＩｒからなる導電性膜が形成され、前記導電性膜の表面に前記凹凸加工が施され、さらに前記導電性膜の表面が導電性のＤＬＣ膜により覆われている。
【請求項１０】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、Ｐｄ合金を基材とし、前記基材の表面に前記凹凸加工が施され、さらに前記基材の表面が導電性のＤＬＣ膜により覆われている。
【請求項１１】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、ＢｅＣｕまたはＳＫ材を基材とし、前記コンタクト部の先端以外の領域では、前記基材の表面にバリア膜を介してＡｕ、ＡｕＣｏまたはＡｕＮｉからなる導電性膜が形成され、前記コンタクト部の先端の領域では、前記基材の表面に前記バリア膜を介して導電性のＤＬＣ膜が形成され、前記バリア膜の表面に前記凹凸加工が施されている。
【請求項１２】
請求項１記載の半導体装置の製造方法において、
前記コンタクト部は、ＢｅＣｕまたはＳＫ材を基材とし、前記コンタクト部の先端以外の領域では、前記基材の表面にバリア膜を介してＡｕ、ＡｕＣｏまたはＡｕＮｉからなる導電性膜が形成され、前記コンタクト部の先端の領域では、前記基材の表面に前記バリア膜を介して導電性のＤＬＣ膜が形成され、前記ＤＬＣ膜の表面に前記凹凸加工が施されている。
【請求項１３】
請求項５、８、１１または１２のいずれか１項に記載の半導体装置の製造方法において、前記バリア膜はＮｉからなる。
【請求項１４】
請求項５、６、８、９、１１または１２のいずれか１項に記載の半導体装置の製造方法において、前記導電性膜はメッキ法により形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造技術に関し、例えば複数のプローブピンを備えるＩＣ（Integrated Circuit）テスト用ソケットまたは複数のプローブピンを備えるプローブカードを用いて半導体集積回路の電気的特性を検査する工程を有する半導体装置の製造に好適に利用できるものである。
【背景技術】
【０００２】
半導体集積回路の電気的特性を検査する場合などに用いるプローブピンの形状や接点部材については、様々な提案がなされている。
【０００３】
例えば特開２００９−５３１２４号公報（特許文献１）には、基材の表面に、結晶粒界中に粒径が２〜２００ｎｍの超分散ナノダイヤモンド粒子を０．１〜２．０重量％の割合で分散させた貴金属薄膜層からなる接点材料が形成されたプローブピンが開示されている。
【０００４】
また、特開２０１２−６８２６９号公報（特許文献２）には、金属基材の表面に金属元素を含有する炭素被膜を形成したコンタクトプローブが開示されており、炭素被膜表面での金属元素の濃度が被膜全体の平均濃度よりも低く、かつ炭素被膜表面における金属元素の濃度が２０％以下であることを特徴とすることが記載されている。
【０００５】
また、特開昭６３−１８２５０１号公報（特許文献３）には、金属棒の先端部にダイヤモンドの粒を積層させ、その上に導電性物質を蒸着またはスパッタにより被覆したダイヤモンド探針が開示されている。
【０００６】
また、特開２０１０−５４２６４号公報（特許文献４）には、梁部を備えたプローブ本体と、ウエハに接触する接触部であってプローブ本体のウエハ側の端部に接続される基体を含む接触部と、を有するプローブが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−５３１２４号公報
【特許文献２】特開２０１２−６８２６９号公報
【特許文献３】特開昭６３−１８２５０１号公報
【特許文献４】特開２０１０−５４２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体装置の選別工程において、半導体装置の電気的特性を検査する際には、接触性能を向上させる手段として、コンタクト部に酸化し難く導電性の良い高硬度のメッキを施したプローブピンが一般に用いられている。しかし、半導体装置に備わる外部端子との接触を繰り返すと、コンタクト部の先端の変形またはコンタクト部の先端への外部端子を構成する金属屑の付着により、接触抵抗にばらつきが生じる。また、半導体装置の薄厚化が進むにつれて、接触荷重による半導体装置の破壊の問題も深刻になっている。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、プローブピンのコンタクト部の先端であって、半導体装置に備わる外部端子と接触する部分の表面に、第１間隔で周期的に凹凸加工を施して、ストライプ状のパターンまたはドット状のパターンを形成する。その第１間隔は５０ｎｍ〜５μｍの範囲内の１つの値である。
【発明の効果】
【００１１】
一実施の形態によれば、半導体装置の検査工程において、再現性よく安定した半導体装置の電気的特性の測定を行うことができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１による半導体装置の要部断面図である。
【図２】実施の形態１によるＩＣテスト用ソケットの概略斜視図である。
【図３】実施の形態１による半導体装置を挿入したＩＣテスト用ソケットの一部を拡大して示す要部断面図である。
【図４】実施の形態１によるＩＣテスト用ソケットに備わるプローブピンの構造の一例を示す要部断面図、およびプローブピンのコンタクト部の先端を拡大して示す斜視図である。
【図５】実施の形態１によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。
【図６】実施の形態１によるプローブピンのコンタクト部の先端表面を拡大して示す写真である。
【図７】（ａ）、（ｂ）および（ｃ）は、それぞれ実施の形態１の第１変形例、第２変形例および第３変形例によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。
【図８】実施の形態１によるプローブカードに備わるプローブピンの先端を拡大して示す要部断面図である。
【図９】（ａ）および（ｂ）は、それぞれ実施の形態１の第１変形例および第２変形例によるプローブカードに備わるプローブピンの先端を拡大して示す要部断面図である。
【図１０】実施の形態２によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。
【図１１】（ａ）、（ｂ）および（ｃ）は、それぞれ実施の形態２の第１変形例、第２変形例および第３変形例によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。
【図１２】（ａ）および（ｂ）は、それぞれ実施の形態２の第４変形例および第５変形例によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。
【図１３】実施の形態２によるプローブカードに備わるプローブピンの先端を拡大して示す要部断面図である。
【図１４】（ａ）および（ｂ）は、それぞれ実施の形態２の第１変形例および第２変形例によるプローブカードに備わるプローブピンの先端を拡大して示す要部断面図である。
【図１５】本発明者らが検討したプローブピンのコンタクト部の先端の頂点部と外部端子（半田ボール）との接触の様子を説明する要部断面図である。
【図１６】（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）は、それぞれ本発明者らが検討した実施の形態が適用される前のプローブピンの先端の一例を示す要部断面図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１４】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１５】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１６】
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
【００１８】
まず、本実施の形態によるプローブピンの構造がより明確となると思われるため、本発明者らによって検討された、本実施の形態が適用される前のプローブピンの構造およびその問題点について図１５および図１６を用いて以下に説明する。図１５は、プローブピンのコンタクト部の先端の頂点部と外部端子（半田ボール）との接触の様子を説明する要部断面図である。図１６（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）は、それぞれ実施の形態が適用される前のプローブピンの先端の一例を示す要部断面図である。
【００１９】
半導体装置の組立て後の選別工程では、例えば複数のプローブピンを備えるＩＣテスト用ソケットを用いて半導体装置の電気的検査を行っている。例えばＢＧＡ（Ball Grid Array）型の半導体装置（半導体パッケージ）の場合、ＩＣテスト用ソケットに半導体装置を挿入し、外部端子である複数の半田ボールに複数のプローブピンをそれぞれ接触させ、この状態でテスタから複数のプローブピンへ所定の電気信号を送信して電気的検査が行われる。
【００２０】
図１５に示すように、接触性能を向上させるために、プローブピンＰＥのコンタクト部の先端は先割れ形状となっており、その先割れ形状の頂点は鋭角となっている。外部端子（半田ボール）ＳＢとプローブピンＰＥのコンタクト部の先端の頂点部とが接触する面の面積は、例えば１００〜１０００μｍ２程度である。
【００２１】
さらに、接触性能を向上させるために、プローブピンＰＥのコンタクト部の先端は導電性膜により覆われている。例えば図１６（ａ）に示すように、ＢｅＣｕ（ベリリウム銅）またはＳＫ材（工具炭素鋼材）からなる基材Ｅｓ１の表面に、バリア膜Ｅｂ１を介してＡｕ（金）、ＡｕＣｏ（金コバルト）、ＡｕＮｉ（金ニッケル）、Ｒｈ（ロジウム）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）またはＰａ（パラジウム）合金からなる導電性膜Ｅｐ１が形成されたコンタクト部ＰＥｂ１がある。バリア膜Ｅｂ１は、例えばＮｉ（ニッケル）膜であり、Ｃｕ（銅）などの拡散防止層および接着層として形成されている。
【００２２】
また、例えば図１６（ｂ）に示すように、ＢｅＣｕ（ベリリウム銅）またはＳＫ材からなる基材Ｅｓ２の表面に、Ｒｈ（ロジウム）、Ｒｕ（ルテニウム）またはＩｒ（イリジウム）からなる導電性膜Ｅｐ２が形成されたコンタクト部ＰＥｂ２がある。
【００２３】
また、例えば図１６（ｃ）に示すように、Ｐｄ（パラジウム）合金からなる基材Ｅｓ３のみにより構成されたコンタクト部ＰＥｂ３もある。上記導電性膜は、例えばメッキ法により形成される。
【００２４】
しかしながら、このようなプローブピンについては、以下に説明する種々の技術的課題が存在する。
【００２５】
上記構造のプローブピンでは、半田ボールへ刺さり込むコンタクト部の先端の真実接触点の面積（点数）が小さく、プローブピンと半田ボールとの接触を繰り返すと、コンタクト部の先端の変形、またはコンタクト部の先端への半田屑の付着または拡散により、真実接触点の面積にばらつきが生じる。
【００２６】
また、半田ボールの表面には、厚さが１０ｎｍ前後の硬いＳｎ（錫）酸化膜が形成されている。このＳｎ（錫）酸化膜をコンタクト部の先端で破るために、プローブピンの先端を鋭角とすると共に、接触面積（真実接触点）の確保を目的として接触荷重を高くしているが、コンタクト部の面圧が高くなるとコンタクト部の先端が変形しやすくなる。また、半導体装置の薄厚化が進むにつれて、接触荷重による半導体装置の破壊の問題も生じる。一方で、接触荷重を低くすると、上記Ｓｎ酸化膜を破り難くなると共に、コンタクト部の先端に付着した半田屑およびコンタクト部に形成される酸化膜をスクラブ動作にて除去できなくなり、接触面積(真実接触点)も減少するため、接触抵抗が増加する。
【００２７】
また、コンタクト部の先端に付着した半田屑および有機系汚染を除去するため、プローブピンと半田ボールとの接触を繰り返した後、コンタクト部の先端表面を研磨シートを用いて研磨している。しかし、前述の図１６（ａ）および（ｂ）に示したプローブピンでは、この研磨により、コンタクト部の先端形状が変化すると共に、先端を被覆する導電性膜が除去されて基材が露出してしまう。
【００２８】
従って、プローブピンと半田ボールとの接触回数が増加すると、検査時の接触抵抗が大きくばらつき、特に、高速波形伝達テストや大電流を流す事が必要なテストにおいては、再現性よく安定した半導体装置の電気的特性の測定ができない状態となっていた。
【００２９】
なお、前述した種々の技術的課題は、半導体装置の組立て後に行う半導体装置の電気的検査に用いるプローブピン（スプロングピンまたは板バネピン等）だけでない。例えば半導体ウエハの主面に形成された複数の半導体チップの各々の良・不良を判定する際に用いるプローブカードに備わるプローブピン（垂直ピン、カンチ、マイクロカンチまたはＭＥＭＳ（Micro Electro Mechanical Systems）ピン等）でも同様である。
【００３０】
プローブカードに備わるプローブピンの先端の一例を、図１６（ｄ）、（ｅ）および（ｆ）に示す。例えば図１６（ｄ）に示すように、ＢｅＣｕ（ベリリウム銅）からなる基材Ｅｓ４の表面に、バリア膜Ｅｂ４を介してＡｕ（金）、ＡｕＣｏ（金コバルト）、ＡｕＮｉ（金ニッケル）、Ｒｈ（ロジウム）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）またはＰｄ（パラジウム）合金からなる導電性膜Ｅｐ４が形成されたプローブピンの先端ＰＥｂ４がある。バリア膜Ｅｂ４は、例えばＮｉ（ニッケル）膜である。
【００３１】
また、例えば図１６（ｅ）に示すように、ＢｅＣｕ（ベリリウム銅）からなる基材Ｅｓ５の表面に、Ｒｈ（ロジウム）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）またはＰｄ（パラジウム）合金からなる導電性膜Ｅｐ５が形成されたプローブピンの先端ＰＥｂ５がある。
【００３２】
また、例えば図１６（ｆ）に示すように、Ｗ（タングステン）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、ＲｅＷ（レニウムタングステン）またはＰｄ（パラジウム）合金からなる基材Ｅｓ６のみにより構成されたプローブピンの先端ＰＥｂ６もある。
【００３３】
プローブカードに備わる複数のプローブピンの先端は、半導体ウエハの主面に形成された、主としてＡｌ（アルミニウム）からなる複数のボンディングパッドにそれぞれ接触する。そのため、プローブピンとボンディングパッドとの接触を繰り返すと、プローブピンの先端の変形またはプローブピンの先端へのＡｌ（アルミニウム）屑の付着または拡散が生じる。
【００３４】
また、プローブピンの先端でボンディングパッドの表面に形成されているＡｌ（アルミニウム）酸化膜を破ると共に、コンタクト部の先端に付着したＡｌ（アルミニウム）屑およびコンタクト部に形成される酸化膜をスクラブ動作にて除去し、接触面積(真実接触点)を確保するために、プローブピンの接触荷重を高くしている。このため、プローブピンの先端が変形しやすい。
【００３５】
また、プローブピンの先端に付着したＡｌ（アルミニウム）屑および有機系汚染を除去するため、プローブピンとボンディングパッドとの接触を繰り返した後、プローブピンの先端表面を研磨シートを用いて研磨している。しかし、前述の図１６（ｄ）および（ｅ）に示したプローブピンでは、この研磨により、先端径が大きくなりまたは先端長が短くなりプローブピンのコンタクト寿命が短くなると共に、先端を被覆する導電性膜が除去されて基材が露出してしまう。
【００３６】
これらのことから、半導体装置の検査工程において用いられるプローブピンには、耐久性に優れ、かつ半導体装置の多ピン化および脆弱化からくる低コンタクト荷重であっても安定した接触抵抗が得られることが要求されている。
【００３７】
（実施の形態１）
≪ＩＣテスト用ソケットに備わるプローブピン≫
まず、半導体装置の組立て後の選別工程において行う半導体装置の電気的検査、およびこの電気的検査において用いるＩＣテスト用ソケットに備わるプローブピンの構造について図１〜図７を用いて説明する。
【００３８】
図１は、実施の形態１による半導体装置の要部断面図である。図２は、実施の形態１によるＩＣテスト用ソケットの概略斜視図である。図３は、実施の形態１による半導体装置を挿入したＩＣテスト用ソケットの一部を拡大して示す要部断面図である。図４は、実施の形態１によるＩＣテスト用ソケットに備わるプローブピンの構造の一例を示す要部断面図、およびプローブピンのコンタクト部の先端を拡大して示す斜視図である。図５は、実施の形態１によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。図６は、実施の形態１によるプローブピンのコンタクト部の先端表面を拡大して示す写真である。図７（ａ）、（ｂ）および（ｃ）は、それぞれ実施の形態１の第１変形例、第２変形例および第３変形例によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。
【００３９】
＜半導体装置＞
半導体装置の一例として、図１に示すワイヤボンディング接続を採用したフェースアップボンディング構造のＢＧＡ型半導体装置（半導体パッケージ）を取り上げて説明する。
【００４０】
図１に示すように、半導体装置ＳＭは、これに限定されないが、配線基板ＩＳの上面に半導体チップＳＣを搭載し、配線基板ＩＳの下面（配線基板ＩＳの上面とは反対側の面）に、外部用接続端子としてボール状の外部端子（半田ボール）ＳＢを複数配置したパッケージ構造になっている。
【００４１】
・半導体チップ
半導体チップＳＣは、主面、およびこの主面とは反対側の裏面を有し、半導体チップＳＣの裏面が配線基板ＩＳの上面と対向するように、配線基板ＩＳの上面の中央部のチップ搭載領域にペースト状またはＤＡＦ（Die Attach Film）等のフィルム状の接着剤ＤＦを介して半導体チップＳＣが搭載されている。
【００４２】
半導体チップＳＣの主面には、半導体素子と電気的に接続された複数のボンディングパッド（電極パッド）ＥＰが配置されている。これらボンディングパッドＥＰは、半導体チップＳＣの多層配線層のうちの最上層の配線からなり、それぞれのボンディングパッドＥＰに対応して表面保護膜に形成された開口部により、その上面の一部が露出している。
【００４３】
・配線基板
配線基板ＩＳは、例えばビルドアップ基板などであって、その厚さ方向と交差する平面形状が四角形になっている。配線基板ＩＳは、これに限定されないが、主に、コア材（基材）と、このコア材の一方の面（上面）側、他方の面（下面）側、および内部に配線を有する多層配線構造になっている。
【００４４】
配線基板ＩＳの上面には、チップ搭載領域の周囲の領域において、配線基板ＩＳの各辺に沿って複数のボンディングリード（電極パッド）ＢＬが配置されている。これらボンディングリードＢＬは、配線基板ＩＳに形成された最上層の配線からなり、それぞれのボンディングリードＢＬの上面は、上面保護膜に形成された開口部により露出している。
【００４５】
配線基板ＩＳの下面には、複数のバンプランド（電極パッド）ＢＬＲが配置されている。これらバンプランドＢＬＲは、配線基板ＩＳに形成された最下層の配線からなり、それぞれのバンプランドＢＬＲの下面は、下面保護膜に形成された開口部により露出している。
【００４６】
・導電性部材（ボンディングワイヤ、ワイヤ）
半導体チップＳＣの表面に配置された複数のボンディングパッドＥＰと、配線基板ＩＳの上面に配置された複数のボンディングリードＢＬとが、複数の導電性ワイヤＷＣによってそれぞれ電気的に接続されている。導電性ワイヤＷＣには、例えば１５〜５０μｍφ程度のＡｕ（金）線またはＣｕ（銅）線を用いる。
【００４７】
・封止体
半導体チップＳＣおよび複数の導電性ワイヤＷＣは、配線基板ＩＳの上面に形成された封止体ＲＳによって封止されている。封止体ＲＳは、低応力化を図る目的として、例えばフェノール系硬化剤、シリコーンゴムおよび多数のフィラー（例えばシリカ）等が添加されたエポキシ系の熱硬化性絶縁樹脂で形成されている。封止体ＲＳは、例えばトランスファモールド法により形成される。
【００４８】
・外部端子
配線基板ＩＳの下面に形成された複数のバンプランドＢＬＲには、複数の外部端子ＳＢが形成されており、これら外部端子ＳＢは、複数のバンプランドＢＬＲとそれぞれ電気的に、かつ機械的に接続されている。外部端子ＳＢとしては、鉛を実質的に含まない鉛フリー半田組成の半田バンプ、例えば錫−３［ｗｔ％］銀−０．５［ｗｔ％］銅（Ｓｎ−３［ｗｔ％］Ａｇ−０．５［ｗｔ％］Ｃｕ）組成の半田バンプが用いられる。
【００４９】
＜ＩＣテスト用ソケット＞
次に、実施の形態１によるＩＣテスト用ソケットについて図２および図３を用いて説明する。
【００５０】
図２および図３に示すように、ＩＣテスト用ソケットＴＳは、検査時に半導体装置ＳＭの複数の外部端子ＳＢにそれぞれ接触させる複数のプローブピン（コンタクトピン、コンタクトプローブ、プローブ、探針）ＰＡ、複数のプローブピンＰＡを固定するソケットベース（プローブガイド）Ｇ１を備えている。さらに、ＩＣテスト用ソケットＴＳは、半導体装置ＳＭが収容可能なフローティング台座（パッケージガイド）Ｇ２、およびフローティング台座Ｇ２内に搭載した半導体装置ＳＭを押圧するパッケージ押圧カバーＧ３を備えている。半導体装置ＳＭに備わる複数の外部端子ＳＢをフローティング台座Ｇ２の底面に向けて、フローティング台座Ｇ２内に半導体装置ＳＭを搭載し、パッケージ押圧カバーＧ３を閉じることにより、フローティング台座Ｇ２の底面に設けられた複数の貫通孔から複数のプローブピンＰＡのコンタクト部の先端がそれぞれ突出する。これにより、半導体装置ＳＭに備わる複数の外部端子ＳＢと複数のプローブピンＰＡのコンタクト部の先端とがそれぞれ接触して、両者の導通をとることができる。
【００５１】
＜プローブピンの構造＞
次に、実施の形態１によるプローブピンの全体構造について図４を用いて説明する。
【００５２】
図４に示すように、細長いピン部材であるプローブピンＰＡは、細長い筒状の本体部ＰＡａと、本体部ＰＡａの内部に摺動自在に収容され、先端が先割れ形状となったコンタクト部ＰＡｂと、本体部ＰＡａの内部に収容され、かつコンタクト部ＰＡｂを本体部ＰＡａから押し出す方向に押圧するバネ部材ＰＡｃと、テスト基板電極にコンタクト支持部となる支持部ＰＡｄとからなる。
【００５３】
なお、バネ部材ＰＡｃは、本体部ＰＡａの内部で支持部ＰＡｄとコンタクト部ＰＡｂとに挟まれた状態で収納されている。従って、検査時には、コンタクト部ＰＡｂの先端が半導体装置ＳＭに備わる外部端子ＳＢと確実に接触するように、コンタクト部ＰＡｂに対して常にバネ部材ＰＡｃによって本体部ＰＡａから押し出す方向に荷重が付与される構造となっている。
【００５４】
さらに、プローブピンＰＡでは、半導体装置ＳＭに備わる外部端子ＳＢと電気的接続を図るために、本体部ＰＡａ、コンタクト部ＰＡｂ、バネ部材ＰＡｃおよび支持部ＰＡｄが導電性の材料によって形成されている。
【００５５】
また、半導体装置ＳＭの外部端子ＳＢに対する接触性能を向上させるために、コンタクト部ＰＡｂの先端は先割れ状態となっており、その先割れ形状の頂点部ＰＡｅは鋭角となっている。実施の形態１では、図４の拡大図に示すように、４つに割れた状態のコンタクト部ＰＡｂの先端を例示するが、これに限定されるものではなく、例えば８つに割れた状態であってもよい。
【００５６】
次に、実施の形態１によるプローブピンのコンタクト部の構造について図５および図６を用いて説明する。
【００５７】
図５に示すように、プローブピンＰＡのコンタクト部ＰＡｂは、ＢｅＣｕ（ベリリウム銅）またはＳＫ材からなる基材Ａｓの表面に、バリア膜Ａｂを介してＰａ（パラジウム）合金、Ａｕ（金）、ＡｕＣｏ（金コバルト）、Ｒｈ（ルテニウム）、Ｒｕ（ロジウム、Ｉｒ（イリジウム）またはＡｕＮｉ（金ニッケル）からなる導電性膜Ａｐが形成された構造を有している。バリア膜Ａｂは、Ｃｕ（銅）などの拡散防止層および接着層として形成されており、例えばＮｉ（ニッケル）膜を用いる。また、接触性能を向上させるために、酸化し難く導電率の高い導電性膜Ａｐが形成されている。導電性膜Ａｐは、例えばメッキ法により形成される。
【００５８】
また、前述の図４を用いて説明したように、接触性能を向上させるために、プローブピンＰＡのコンタクト部ＰＡｂの先端は先割れ形状となっており、その先割れ形状の頂点部ＰＡｅは鋭角となっている。この頂点部ＰＡｅが、検査時に半導体装置ＳＭに備わる外部端子ＳＢに刺さり込む部分であり、外部端子ＳＢと事実上接触する部分である。なお、プローブピンＰＡのコンタクト部ＰＡｂの先端とは、検査時に半導体装置ＳＭに備わる外部端子ＳＢと接触する頂点部ＰＡｅを含む箇所をいう。
【００５９】
さらに、前述の図５の拡大図および図６に示すように、コンタクト部ＰＡｂの先端の頂点部ＰＡｅの表面（導電性膜Ａｐの表面（図５では、相対的に太い線で示した部分））には、第１間隔で周期的（図６中に符号Ｔで示す周期）に凹凸加工（高低差が確認できる状態、平らでない状態）が施されている。例えばその凹凸加工により、第１間隔の周期性を有するストライプ状の複数のパターンが形成されている。上記第１間隔は、例えば５０ｎｍ〜５μｍ範囲内の１つの値が適切であると考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては０．８μｍを中心値とする範囲内の１つの値が最も好適と考えられる。また、一定の周期で複数のパターンが形成されることが好ましいが、加工精度等から具体的な妥当性に欠けるため、一定の周期には限定されず、上記第１間隔には一定の周期にばらつきを考慮した範囲も含まれる。
【００６０】
また、形状維持による効果持続および長寿命化等の観点から、導電性膜Ａｐとしては、硬度が低いＡｕ（金）、ＡｕＣｏ（金コバルト）またはＡｕＮｉ（金ニッケル）よりも硬度が高いＲｈ（ルテニウム）、Ｒｕ（ロジウム、Ｉｒ（イリジウム）またはＰａ（パラジウム）合金の方が好ましい。
【００６１】
この周期性を有するストライプ状の複数のパターンは、例えばフェムト秒レーザを用いて、コンタクト部ＰＡｂの先端の頂点部ＰＡｅに凹凸加工を施すことにより形成される。
【００６２】
コンタクト部ＰＡｂの先端の頂点部ＰＡｅの表面にストライプ状の複数のパターンを形成することにより、コンタクト部ＰＡｂの先端の頂点部ＰＡｅと半導体装置ＳＭに備わる外部端子ＳＢとの多点接触が可能となるので、外部端子ＳＢの表面の酸化膜（例えばＳｎ（錫）酸化膜）が破壊されやすくなる。特に、周期性を有するストライプ状の複数のパターンを形成しているので、コンタクト部ＰＡｂの先端の頂点部ＰＡｅの表面をランダムに荒らした場合よりも、接触点が制御できて、酸化膜をより容易に破壊することが可能となる。
【００６３】
さらに、コンタクト部ＰＡｂの先端の頂点部ＰＡｅの表面にストライプ状の複数のパターンを形成することにより、その表面改質効果により、外部端子ＳＢの屑（半田屑）が付着し難くなる。また、ストライプ状の複数のパターンを形成しない場合よりも、コンタクト部ＰＡｂの先端の頂点部ＰＡｅの強度が向上する。
【００６４】
以上のように、コンタクト部ＰＡｂの先端の頂点部ＰＡｅの表面に、第１間隔の周期性を有するストライプ状の複数のパターンを形成することにより、以下の効果を得ることができる。
【００６５】
コンタクト部ＰＡｂの先端の頂点部ＰＡｅと半導体装置ＳＭに備わる外部端子ＳＢとの接触が面接触から点接触となり、外部端子ＳＢの表面の酸化膜を低い接触荷重で破壊することができる。さらに、上記真実接触点が増加したこと、およびコンタクト部ＰＡｂの先端の頂点部ＰＡｅへの半田屑の付着が低減できることから、コンタクト部ＰＡｂの先端の頂点部ＰＡｅと外部端子ＳＢとの接触面積（真実接触点）が増加して、低荷重であっても安定した接触抵抗が得られる。これらにより、テストでは半導体装置ＳＭに大電流を流す事ができて、安定した電気的特性を測定することができる。
【００６６】
また、プローブピンＰＡの接触荷重を低くすることができるので、コンタクト部ＰＡｂの先端の変形を抑制することができ、また、半導体装置ＳＭの破損を防止することができる。
【００６７】
また、コンタクト部ＰＡｂの先端の表面形状が均一となるので、その表面に付着した微小な半田屑および有機系の汚染を研磨シートで除去する際、ストライプ状の複数のパターンを形成しない場合よりも均一に研磨されるため、導電性膜Ａｐが除去され難くなる。
【００６８】
なお、前述の図６には、ストライプ状のパターンを示したが、これに限定されるものではなく、例えばコンタクト部ＰＡｂの先端の頂点部ＰＡｅの表面において、ｘ方向と、ｘ方向と直交するｙ方向とに第１間隔で周期的に凹凸加工を施したドット状のパターンであっても良い。
【００６９】
＜半導体装置の組立て後の検査工程＞
次に、半導体装置の組立て後の検査工程について説明する。
【００７０】
まず、前述の図１に示した半導体装置ＳＭおよび前述の図２に示したＩＣテスト用ソケットＴＳを準備する。半導体装置ＳＭに備わる複数の外部端子ＳＢをフローティング台座Ｇ２の底面に向けて、フローティング台座Ｇ２内に半導体装置ＳＭを搭載する。続いて、パッケージ押圧カバーＧ３を閉じることにより、フローティング台座Ｇ２の底面に設けられた複数の貫通孔から複数のプローブピンＰＡのコンタクト部ＰＡｂの先端をそれぞれ突出させる。これにより、半導体装置ＳＭに備わる複数の外部端子ＳＢと複数のプローブピンＰＡのコンタクト部ＰＡｂの先端（頂点部ＰＡｅ）とが接触して、外部のテスタから所定の電気信号が半導体装置ＳＭに対して送信されて電気的検査が行われる。このとき、コンタクト部ＰＡｂの先端の頂点部ＰＡｅが外部端子ＳＢに刺し込まれた状態となるが、頂点部ＰＡｅの表面には多数の接触点が形成されており、接触面積が大きいので、安定した接触抵抗が得られて大電流にも対応が可能となる。
【００７１】
＜プローブピンの変形例＞
次に、実施の形態１の変形例によるプローブピンＰＡについて図７（ａ）、（ｂ）および（ｃ）を用いて説明する。
【００７２】
図７（ａ）に示すように、プローブピンＰＡの第１変形例であるプローブピンは、ＢｅＣｕ（ベリリウム銅）またはＳＫ材からなる基材Ａｓ１の表面に、Ｒｈ（ルテニウム）、Ｒｕ（ロジウム）またはＩｒ（イリジウム）からなる導電性膜Ａｐ１が形成された構造のコンタクト部ＰＡｂ１を有している。コンタクト部ＰＡｂ１の先端の頂点部ＰＡｅ１の表面（導電性膜Ａｐ１の表面（図７（ａ）に相対的に太い線で示した部分））には、前述の図５を用いて説明したプローブピンＰＡと同様に、第１間隔で周期的に凹凸加工が施されている。
【００７３】
プローブピンの表面に、Ｐｄ（パラジウム）合金、Ａｕ（金）、ＡｕＣｏ（金コバルト）またはＡｕＮｉ（金ニッケル）よりも硬質のＲｈ（ルテニウム）、Ｒｕ（ロジウム）またはＩｒ（イリジウム）を導電性膜Ａｐ１として形成することにより、導電性膜Ａｐ１の凹凸形状を維持することができる。
【００７４】
図７（ｂ）に示すように、プローブピンＰＡの第２変形例であるプローブピンは、Ｐｄ（白金）合金からなる基材Ａｓ２のみでコンタクト部ＰＡｂ２を構成している。コンタクト部ＰＡｂ２の先端の頂点部ＰＡｅ２の表面（基材Ａｓ２の表面（図７（ｂ）に相対的に太い線で示した部分））には、前述の図５を用いて説明したプローブピンＰＡと同様に、第１間隔で集積的に凹凸加工が施されている。
【００７５】
導電性膜を形成していないので、導電性膜の剥がれの問題が生じない。
【００７６】
図７（ｃ）に示すように、プローブピンＰＡの第３変形例であるプローブピンは、バリア膜Ａｂ３を介して基材Ａｓ３の表面に導電性膜Ａｐ３が形成されており、基本的な構造は前述の図５に示したプローブピンＰＡの構造と同様であるが、両者のコンタクト部の先端の形状が相違する。すなわち、前述したプローブピンＰＡでは、コンタクト部ＰＡｂの先端には鋭角な頂点部ＰＡｅが形成されている。これに対して、第３変形例であるプローブピンでは、コンタクト部ＰＡｂ３の先端に、プローブピンを押し出す方向と垂直方向の面を有する平坦部ＰＡｆが形成されている。さらに、この平坦部ＰＡｆの表面（導電性膜Ａｐ３の表面および外部端子ＳＢに接する面（図７（ｃ）に相対的に太い線で示した部分）には、前述の図５を用いて説明したプローブピンＰＡと同様に、第１間隔で集積的に凹凸加工が施されている。
【００７７】
コンタクト部ＰＡｂ３の先端に平坦部ＰＡｆを設けることにより、半導体装置ＳＭに備わる外部端子ＳＢに接触するコンタクト部ＰＡｂ３の先端の数が位置ズレにより１／４箇所となった場合も、多点で酸化膜を破壊し真実接触点を確保した後、大面積でコンタクト荷重を受けるため、接触荷重の分散を図ることができ、接触荷重により生じるコンタクト部ＰＡｂ３の先端の変形および半導体装置の破壊を抑制することができる。
【００７８】
図示は省略するが、前述したコンタクト部ＰＡｂの変形例であるコンタクト部ＰＡｂ１，ＰＡｂ２も同様に、その先端に平坦部を形成し、その平坦部の表面に第１間隔で周期的に凹凸加工を施してもよい。また、接触面への均等な荷重分散を考慮すると円弧形状となるＲ形状が望ましい。
【００７９】
≪プローブカードに備わるプローブピン≫
次に、例えば半導体ウエハの主面に形成された複数の半導体チップの各々の良・不良を判定する際に用いるプローブカードに備わるプローブピンの構造について図８および図９を用いて説明する。半導体ウエハの主面は複数のチップ領域に区画され、複数のチップ領域のそれぞれの主面には、半導体集積回路と電気的に接続された複数のボンディングパッドが形成されている。
【００８０】
図８は、実施の形態１によるプローブカードに備わるプローブピンの先端を拡大して示す要部断面図である。図９（ａ）および（ｂ）は、それぞれ実施の形態１の第１変形例および第２変形例によるプローブカードに備わるプローブピンの先端を拡大して示す要部断面図である。
【００８１】
＜プローブピンの構造＞
実施の形態１によるプローブカードに備わるプローブピンの先端の構造について図８を用いて説明する。
【００８２】
図８に示すように、プローブピンの先端ＰＢｂは、ＢｅＣｕ（ベリリウム銅）からなる基材Ｂｓの表面に、バリア膜Ｂｂを介してＰａ（パラジウム）合金、Ａｕ（金）、ＡｕＣｏ（金コバルト）、Ｒｈ（ロジウム）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）またはＡｕＮｉ（金ニッケル）からなる導電性膜Ｂｐが形成された構造を有している。バリア膜Ｂｂは、Ｃｕ（銅）などの拡散防止層および拡散層として形成されており、例えばＮｉ（ニッケル）膜を用いる。また、接触性能を向上させるために、酸化し難く導電率の高い導電性膜Ｂｐが形成されている。プローブピンの先端ＰＢｂは、なだらかな円弧状となっている。
【００８３】
さらに、プローブピンの先端ＰＢｂの頂点の表面（導電性膜Ｂｐの表面（図８に相対的に太い線で示した部分））には、前述の図５に示したように、第１間隔で周期的に凹凸加工が施されており、第１間隔の周期性を有するストライプ状の複数のパターンが形成されている。プローブピンの先端ＰＢｂの頂点の表面に施された凹凸加工は、ドット状の複数のパターンであってもよい。
【００８４】
このように、プローブピンの先端ＰＢｂの頂点の表面に、第１間隔の周期性を有するストライプ状（またはドット状）の複数のパターンを形成することにより、プローブカードに備わるプローブピンにおいても、前述したＩＣテスト用ソケットに備わるプローブピンと同様の効果を得ることができる。すなわち、プローブピンの先端ＰＢｂの頂点と半導体ウエハの主面上に形成されたボンディングパッドとの接触点が増加し、ボンディングパッドの表面の酸化膜を低い接触荷重で破壊することができる。さらに、上記接触点が増加したこと、およびプローブピンの先端ＰＢｂの頂点へのボンディングパッドを構成する金属（例えばＡｌ（アルミニウム））屑の付着を低減できることから、プローブピンの先端ＰＢｂの頂点とボンディングパッドとの接触面積（真実接触点）が増加して、低荷重であっても安定した接触抵抗が得られる。これらにより、テストでは大電流を流す事ができて、安定した電気的特性を測定することができる。
【００８５】
また、プローブピンの接触荷重を低くすることができるので、プローブピンの先端ＰＢｂの変形および半導体装置の破壊を抑制することができる。
【００８６】
また、プローブピンの先端ＰＢｂの表面形状が均一となるので、その表面に付着した微小なＡｌ（アルミニウム）屑および有機系の汚染を研磨シートで除去する際、ストライプ状（またはドット状）の複数のパターンを形成しない場合よりも、均一に研磨されるため導電性膜Ｂｐが除去され難くなる。
【００８７】
＜プローブピンの変形例＞
次に、実施の形態１の変形例によるプローブカードに備わるプローブピンについて図９（ａ）および（ｂ）を用いて説明する。
【００８８】
図９（ａ）に示すように、第１変形例であるプローブピンの先端ＰＢｂ１は、ＢｅＣｕ（ベリリウム銅）からなる基材Ｂｓ１の表面に、Ｒｈ（ルテニウム）、Ｒｕ（ロジウム）、Ｉｒ（イリジウム）またはＰｄ（パラジウム）合金からなる導電性膜Ｂｐ１が形成された構造を有している。プローブピンの先端ＰＢｂ１の頂点の表面（導電性膜Ｂｐ１の表面（図９（ａ）に相対的に太い線で示した部分））には、前述の図５を用いて説明したプローブピンＰＡと同様に、第１間隔で周期的に凹凸加工が施されている。
【００８９】
プローブピンの表面に、硬質のＲｈ（ルテニウム）、Ｒｕ（ロジウム）、Ｉｒ（イリジウム）またはＰｄ（パラジウム）合金を導電性膜Ｂｐ１として形成することにより、導電性膜Ｂｐ１の剥がれおよび凹凸形状を低減することができる。
【００９０】
図９（ｂ）に示すように、第２変形例であるプローブピンの先端ＰＢ２ｂは、Ｗ（タングステン）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、ＲｅＷ（レニウムタングステン）またはＰｄ（パラジウム）合金からなる基材Ｂｓ２のみで構成されている。プローブピンの先端ＰＢｂ２の頂点の表面（基材Ｂｓ２の表面（図９（ｂ）に相対的に太い線で示した部分））には、前述の図５を用いて説明したプローブピンＰＡと同様に、第１間隔で周期的に凹凸加工が施されている。
【００９１】
導電性膜が形成されていないので、導電性膜の剥がれの問題が生じない。
【００９２】
（実施の形態２）
≪ＩＣテスト用ソケットに備わるプローブピン≫
まず、半導体装置の組立て後の選別工程において行う半導体装置の電気的検査の際に用いるＩＣテスト用ソケットに備わるプローブピンの構造について図１０〜図１２を用いて説明する。
【００９３】
図１０は、実施の形態２によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。図１１（ａ）、（ｂ）および（ｃ）は、それぞれ実施の形態２の第１変形例、第２変形例および第３変形例によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。図１２（ａ）および（ｂ）は、それぞれ実施の形態２の第４変形例および第５変形例によるＩＣテスト用ソケットに備わるプローブピンのコンタクト部の先端を拡大して示す要部断面図である。
【００９４】
＜プローブピンの構造＞
実施の形態２によるプローブピンのコンタクト部の構造について図１０を用いて説明する。
【００９５】
図１０に示すように、プローブピンのコンタクト部ＰＣｂは、ＢｅＣｕ（ベリリウム銅）またはＳＫ材からなる基材Ｃｓの表面に、バリア膜Ｃｂを介してＰａ（パラジウム）合金からなる導電性膜Ｃｐが形成された構造を有している。バリア膜Ｃｂは、例えばＮｉ（ニッケル）膜を用いる。
【００９６】
また、接触性能を向上させるために、プローブピンのコンタクト部ＰＣｂの先端は先割れ形状となっており、その先割れ形状の頂点部ＰＣｅは鋭角となっている。そして、前述した実施の形態１と同様に、コンタクト部ＰＣｂの先端の頂点部ＰＣｅの表面（導電性膜Ｃｐの表面（図１０に相対的に太い線で示した部分））には、第１間隔の周期性を有するストライプ状の複数のパターンが形成されている。コンタクト部ＰＣｂの先端の頂点部ＰＣｅの表面に施された凹凸加工は、ドット状の複数のパターンであってもよい。
【００９７】
さらに、コンタクト部ＰＣｂの先端に形成された導電性膜Ｃｐを覆うように、硬質のＤＬＣ（ダイヤモンドライクカーボン（Diamond like Carbon））膜ＤＣが形成されている。実施の形態２で使用するＤＬＣ膜ＤＣは、非晶質で、かつ水素を含まない導電性の膜であり、その表面は比較的滑らかである。また、ＤＬＣ膜ＤＣが形成されても、コンタクト部ＰＣｂの先端の頂点部ＰＣｅでは、その表面の凹凸形状が維持できるように、ＤＬＣ膜ＤＣの厚さは設定される。例えば凹凸形状の周期が０．８μｍの場合、ＤＬＣ膜ＤＣの厚さは０．１５μｍ程度である。
【００９８】
コンタクト部ＰＣｂの先端の表面を硬質のＤＬＣ膜ＤＣで覆うことにより、コンタクト部ＰＣｂの先端の表面強度が向上する。従って、コンタクト部ＰＣｂの先端の頂点部ＰＣｅの表面に、周期性を有する複数のストライプ状（またはドット状）のパターンを形成した効果に加えて、その表面に形成された複数のストライプ状（またはドット状）のパターンの形状が崩れ難くなる。また、コンタクト部ＰＣｂの先端に付着した有機系の汚染を研磨シートで除去する際に、導電性膜Ｃｐが除去され難くなり、基材Ｃｓの露出を防止することができる。
【００９９】
さらに、コンタクト部ＰＣｂの先端の表面を硬質のＤＬＣ膜ＤＣで覆うことにより、、その表面の活性が低くなり、半導体装置ＳＭに備わる外部端子ＳＢ（前述の図１および図４参照）の屑（半田屑）がコンタクト部ＰＣｂの先端に付着し難くなる。
【０１００】
＜プローブピンの変形例＞
次に、実施の形態２によるプローブピンの変形例について図１１（ａ）、（ｂ）および（ｃ）を用いて説明する。
【０１０１】
図１１（ａ）に示すように、第１変形例であるプローブピンは、ＢｅＣｕ（ベリリウム銅）またはＳＫ材からなる基材Ｃｓ１の表面に、Ｒｈ（ルテニウム）、Ｒｕ（ロジウム）またはＩｒ（イリジウム）からなる導電性膜Ｃｐ１が形成された構造のコンタクト部ＰＣｂ１を有している。コンタクト部ＰＣｂ１の先端の頂点部ＰＣｅ１の表面（導電性膜Ｃｐ１の表面（図１１（ａ）に相対的に太い線で示した部分））には、前述の図１０を用いて説明したプローブピンと同様に、第１間隔で周期的に凹凸加工が施されている。さらに、コンタクト部ＰＣｂ１の先端に形成された導電性膜Ｃｐ１を覆うように、ＤＬＣ膜ＤＣが形成されている。
【０１０２】
図１１（ｂ）に示すように、第２変形例であるプローブピンは、Ｐｄ（白金）合金からなる基材Ｃｓ２のみでコンタクト部ＰＣｂ２を構成している。コンタクト部ＰＣｂ２の先端の頂点部ＰＣｅ２の表面（基材Ｃｓ２の表面（図１１（ｂ）に相対的に太い線で示した部分））には、前述の図１０を用いて説明したプローブピンと同様に、第１間隔で周期的に凹凸加工が施されている。さらに、コンタクト部ＰＣｂ２の先端を覆うように、ＤＬＣ膜ＤＣが形成されている。
【０１０３】
図１１（ｃ）に示すように、第３変形例であるプローブピンは、バリア膜Ｃｂ３を介して基材Ｃｓ３の表面に導電性膜Ｃｐ３が形成されており、基本的な構造は前述の図１０に示したプローブピンの構造と同様であるが、両者のコンタクト部の先端の形状が相違する。すなわち、前述の図１０に示したプローブピンでは、コンタクト部ＰＣｂの先端には鋭角な頂点部ＰＣｅが形成されている。これに対して、第３変形例であるプローブピンでは、コンタクト部ＰＣｂ３の先端に、プローブピンを押し出す方向と垂直方向の面を有する平坦部ＰＣｆが形成されている。さらに、この平坦部ＰＣｆの表面（導電性膜Ｃｐ３の表面（図１１（ｃ）に相対的に太い線で示した部分）には、前述の図１０を用いて説明したプローブピンと同様に、第１間隔で周期的に凹凸加工が施されている。さらに、コンタクト部ＰＣｂ３の先端に形成された導電性膜Ｃｐ３を覆うように、ＤＬＣ膜ＤＣが形成されている。
【０１０４】
コンタクト部ＰＣｂ３の先端に平坦部ＰＣｆを設けることにより、半導体装置ＳＭに備わる外部端子ＳＢに接触するコンタクト部ＰＣｂ３の先端の数が位置ズレにより１／４箇所となった場合も、多点で酸化膜を破壊し真実接触点を確保した後、大面積でコンタクト荷重を受けるため、接触荷重の分散を図ることができ、接触荷重により生じるコンタクト部ＰＣｂ３の先端の変形および半導体装置の破壊を抑制することができる。
【０１０５】
図示は省略するが、前述したコンタクト部ＰＣｂの変形例であるコンタクト部ＰＣｂ１，ＰＣｂ２も同様に、その先端に平坦部を形成し、その平坦部の表面に第１間隔で周期的に凹凸加工を施し、さらにコンタクト部ＰＣｂ１，ＰＣｂ２の先端を覆うようにＤＬＣ膜ＤＣを形成してもよい。また、接触面への均等な荷重分散を考慮すると円弧形状となるＲ形状が望ましい。
【０１０６】
次に、実施の形態２の他の変形例によるプローブピンについて図１２（ａ）および（ｂ）を用いて説明する。
【０１０７】
図１２（ａ）に示すように、第４変形例であるプローブピンのコンタクト部ＰＣｂ４では、ＢｅＣｕ（ベリリウム銅）またはＳＫ材からなる基材Ｃｓ４の表面に、例えばＮｉ（ニッケル）膜からなるバリア膜Ｃｂ４が形成されている。コンタクト部ＰＣｂ４の先端の頂点部ＰＣｅ４の表面（バリア膜Ｃｂ４の表面（図１２（ａ）に相対的に太い線で示した部分））には、前述の図１０を用いて説明したプローブピンと同様に、第１間隔で周期的に凹凸加工が施されている。そして、コンタクト部ＰＣｂ４の先端を除いて、バリア膜Ｃｂ４の表面にＡｕ（金）、ＡｕＣｏ（金コバルト）またはＡｕＮｉ（金ニッケル）からなる導電性膜Ｃｐ４が形成され、コンタクト部ＰＣｂ４の先端には、バリア膜Ｃｂ４の表面に直接ＤＬＣ膜ＤＣが形成されている。
【０１０８】
図１２（ｂ）に示すように、第５変形例であるプローブピンのコンタクト部ＰＣｂ５では、ＢｅＣｕ（ベリリウム銅）またはＳＫ材からなる基材Ｃｓ５の表面に、例えばＮｉ（ニッケル）膜からなるバリア膜Ｃｂ５が形成されている。コンタクト部ＰＣｂ５の先端を除いて、バリア膜Ｃｂ５の表面にＡｕ（金）、ＡｕＣｏ（金コバルト）またはＡｕＮｉ（金ニッケル）からなる導電性膜Ｃｐ５が形成され、コンタクト部ＰＣｂ５の先端には、バリア膜Ｃｂ５の表面に直接ＤＬＣ膜ＤＣが形成されている。そして、コンタクト部ＰＣｂ５の先端の頂点部ＰＣ５ｅの表面（ＤＬＣ膜ＤＣの表面（図１２（ｂ）に相対的に太い線で示した部分））には、前述の図１０を用いて説明したプローブピンと同様に、第１間隔で周期的に凹凸加工が施されている。
【０１０９】
Ａｕ（金）、ＡｕＣｏ（金コバルト）およびＡｕＮｉ（金ニッケル）は、前述の図４で示すプローブピンＰＡの導通経路（コンタクト部ＰＡｂ→本体部ＰＡａ（バネ部材ＰＡｃ）→支持部ＰＡｄ）を維持する上では優れた材質であり実績もある。しかし、比較的硬度が低いため、これらの表面に高硬度のＤＬＣ膜ＤＣを形成すると単位面積荷重によっては、凹凸形状を維持できない場合がある。そこで、導電性膜Ｃｐ４，Ｃｐ５にＡｕ（金）、ＡｕＣｏ（金コバルト）またはＡｕＮｉ（金ニッケル）を用いる際には、コンタクト部ＰＣｂ４，ＰＣｂ５の先端のＡｕ（金）、ＡｕＣｏ（金コバルト）またはＡｕＮｉ（金ニッケル）を除去し、比較的硬度の高いＮｉ（ニッケル）膜（バリア膜Ｃｂ４）の表面に凹凸加工を施した後、ＤＬＣ膜ＤＣを形成する。または、Ｎｉ（ニッケル）膜（バリア膜Ｃｂ４）上にＤＬＣ膜ＤＣを形成した後に、第１間隔に周期的に凹凸加工を施す。
【０１１０】
≪プローブカードに備わるプローブピン≫
次に、例えば半導体ウエハの主面に形成された複数の半導体チップの各々の良・不良を判定する際に用いるプローブカードに備わるプローブピンの構造について図１３および図１４を用いて説明する。
【０１１１】
図１３は、実施の形態２によるプローブカードに備わるプローブピンの先端を拡大して示す要部断面図である。図１４（ａ）および（ｂ）は、それぞれ実施の形態２の第１変形例および第２変形例によるプローブカードに備わるプローブピンの先端を拡大して示す要部断面図である。
【０１１２】
＜プローブピンの構造＞
実施の形態２によるプローブカードに備わるプローブピンの先端の構造について図１３を用いて説明する。
【０１１３】
図１３に示すように、プローブピンの先端ＰＤｂは、ＢｅＣｕ（ベリリウム銅）からなる基材Ｄｓの表面に、バリア膜Ｄｂを介してＰａ（パラジウム）合金からなる導電性膜Ｄｐが形成された構造を有している。バリア膜Ｄｂは、Ｃｕ（銅）などの拡散防止層および接着層として形成されており、例えばＮｉ（ニッケル）膜を用いる。プローブピンの先端ＰＤｂは、なだらかな円弧状となっている。
【０１１４】
さらに、プローブピンの先端ＰＤｂの頂点の表面（導電性膜Ｄｐの表面（図１３に相対的に太い線で示した部分））には、前述の図１０に示したように、第１間隔で周期的に凹凸加工が施されており、第１間隔の周期性を有するストライプ状の複数のパターンが形成されている。プローブピンの先端ＰＤｂの頂点の表面に施された凹凸加工は、ドット状の複数のパターンであってもよい。さらに、プローブピンの先端ＰＤｂに形成された導電性膜Ｄｐを覆うように、ＤＬＣ膜ＤＣが形成されている。
【０１１５】
プローブピンの先端ＰＤｂの表面を硬質のＤＬＣ膜ＤＣで覆うことにより、プローブピンの先端ＰＤｂの表面強度が向上する。従って、プローブピンの先端ＰＤｂの頂点の表面に、周期性を有する複数のストライプ状（またはドット状）のパターンを形成した効果に加えて、その表面に形成された複数のストライプ状（またはドット状）のパターンの形状が崩れ難くなる。また、プローブピンの先端ＰＤｂに付着した有機系の汚染を研磨シートで除去する際に、導電性膜Ｄｐが除去され難くなり、基材Ｄｓの露出を防止することができる。
【０１１６】
さらに、プローブピンの先端ＰＤｂの表面を硬質のＤＬＣ膜ＤＣで覆うことにより、その表面の活性が低くなり、半導体ウエハの主面上に形成されたボンディングパッドを構成する金属（例えばＡｌ（アルミニウム））屑が、プローブピンの先端ＰＤｂに付着し難くなる。
【０１１７】
＜プローブピンの変形例＞
次に、実施の形態２の変形例によるプローブカードに備わるプローブピンについて図１４（ａ）および（ｂ）を用いて説明する。
【０１１８】
図１４（ａ）に示すように、第１変形例であるプローブピンの先端ＰＤｂ１は、ＢｅＣｕ（ベリリウム銅）からなる基材Ｄｓ１の表面に、Ｒｈ（ルテニウム）、Ｒｕ（ロジウム）、Ｉｒ（イリジウム）またはＰｄ（パラジウム）合金からなる導電性膜Ｄｐ１が形成された構造を有している。プローブピンの先端ＰＤｂ１の頂点の表面（導電性膜Ｄｐ１の表面（図１４（ａ）に相対的に太い線で示した部分））には、前述の図１０を用いて説明したプローブピンと同様に、第１間隔で周期的に凹凸加工が施されている。さらに、プローブピンの先端ＰＤｂ１に形成された導電性膜Ｄｐ１を覆うように、ＤＬＣ膜ＤＣが形成されている。
【０１１９】
図１４（ｂ）に示すように、第２変形例であるプローブピンの先端ＰＤｂ２は、Ｗ（タングステン）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、ＲｅＷ（レニウムタングステン）またはＰｄ（パラジウム）合金からなる基材Ｄｓ２のみで構成されている。プローブピンの先端ＰＤｂ２の頂点の表面（基材Ｄｓ２の表面（図１４（ａ）に相対的に太い線で示した部分）には、前述の図１０を用いて説明したプローブピンと同様に、第１間隔で周期的に凹凸加工が施されている。さらに、プローブピンの先端ＰＤｂ２を覆うように、ＤＬＣ膜ＤＣが形成されている。
【０１２０】
プローブピンの先端ＰＤｂ１，ＰＤｂ２を硬質のＤＬＣ膜ＤＣで覆うことにより、プローブピンの先端ＰＤｂ１，ＰＤｂ２の表面の強度が向上して、その表面に形成された複数のストライプ状（またはドット状）のパターンの形状が崩れ難くなり、基材Ｄｓ１，Ｄｓ２の露出を防止することができる。さらに、その表面の活性が低くなり、金属屑がプローブピンの先端ＰＤｂ１，ＰＤｂ２に付着し難くなる。
【０１２１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１２２】
例えば本発明者らが検討したＩＣテスト用ソケットに備わるプローブピンおよびプローブカードに備わるプローブピンについて実施の形態を具体的に説明したが、実施の形態で説明した各プローブピンは、ＩＣテスト用ソケットまたはプローブカードに備わるプローブピンに限定されるものではない。
【０１２３】
本発明は少なくとも以下の実施の形態を含む。
【０１２４】
［付記１］
以下の工程を含む半導体装置の製造方法：
（ａ）主面が複数のチップ領域に区画され、前記複数のチップ領域のそれぞれに半導体集積回路が形成された半導体ウエハを準備する工程；
（ｂ）前記複数のチップ領域のそれぞれに形成された複数のボンディングパッドに、複数のプローブピンをそれぞれ接触させて前記半導体集積回路の電気的特性を検査する工程、
ここで、前記ボンディングパッドと接触する前記プローブピンの先端の表面に、第１間隔で周期的に凹凸加工が施されており、前記第１間隔は５０ｎｍ〜５μｍの範囲内の１つの値である。
【０１２５】
［付記２］
付記１記載の半導体装置の製造方法において、
前記プローブピンの先端の表面には、前記凹凸加工により、ストライプ状の複数のパターンが形成されている。
【０１２６】
［付記３］
付記１記載の半導体装置の製造方法において、
前記プローブピンの先端の表面には、前記凹凸加工により、ドット状の複数のパターンが形成されている。
【０１２７】
［付記４］
付記１記載の半導体装置の製造方法において、
フェムト秒レーザを用いて、前記プローブピンの先端の表面に前記凹凸加工が施されている。
【０１２８】
［付記５］
付記１記載の半導体装置の製造方法において、
前記プローブピンの先端は、ＢｅＣｕを基材とし、前記基材の表面にバリア膜を介してＰｄ合金、Ａｕ、ＡｕＣｏ、Ｒｈ、Ｒｕ、ＩｒまたはＡｕＮｉからなる導電性膜が形成されており、前記導電性膜の表面に前記凹凸加工が施されている。
【０１２９】
［付記６］
付記１記載の半導体装置の製造方法において、
前記プローブピンの先端は、ＢｅＣｕを基材とし、前記基材の表面にＲｈ、Ｒｕ、ＩｒまたはＰｄ合金からなる導電性膜が形成されており、前記導電性膜の表面に前記凹凸加工が施されている。
【０１３０】
［付記７］
付記１記載の半導体装置の製造方法において、
前記プローブピンの先端は、Ｗ、Ｒｕ、Ｉｒ、ＲｅＷまたはＰｄ合金を基材とし、前記基材の表面に前記凹凸加工が施されている。
【０１３１】
［付記８］
付記１記載の半導体装置の製造方法において、
前記プローブピンの先端は、ＢｅＣｕを基材とし、前記基材の表面にバリア膜を介してＰｄ合金からなる導電性膜が形成され、前記導電性膜の表面に前記凹凸加工が施され、さらに前記導電性膜の表面が導電性のＤＬＣ膜により覆われている。
【０１３２】
［付記９］
付記１記載の半導体装置の製造方法において、
前記プローブピンの先端は、ＢｅＣｕを基材とし、前記基材の表面にＲｈ、Ｒｕ、ＩｒまたはＰｄ合金からなる導電性膜が形成され、前記導電性膜の表面に前記凹凸加工が施され、さらに前記導電性膜の表面が導電性のＤＬＣ膜により覆われている。
【０１３３】
［付記１０］
付記１記載の半導体装置の製造方法において、
前記プローブピンの先端は、Ｗ、Ｒｕ、Ｉｒ、ＲｅＷまたはＰｄ合金を基材とし、前記基材の表面に前記凹凸加工が施され、さらに前記基材の表面が導電性のＤＬＣ膜により覆われている。
【０１３４】
［付記１１］
付記５または８に記載の半導体装置の製造方法において、前記バリア膜はＮｉからなる。
【０１３５】
［付記１２］
付記５、６、８または９のいずれか１項に記載の半導体装置の製造方法において、前記導電性膜はメッキ法により形成される。
【符号の説明】
【０１３６】
Ａｂ，Ａｂ３  バリア膜
Ａｐ，Ａｐ１，Ａｐ３  導電性膜
Ａｓ，Ａｓ１，Ａｓ２，Ａｓ３  基板
Ｂｂ  バリア膜
Ｂｐ，Ｂｐ１  導電性膜
Ｂｓ，Ｂｓ１，Ｂｓ２  基材
ＢＬ  ボンディングリード（電極パッド）
ＢＬＲ  バンプランド（電極パッド）
Ｃｂ，Ｃｂ３，Ｃｂ４，Ｃｂ５  バリア膜
Ｃｐ，Ｃｐ１，Ｃｐ３，Ｃｐ４，Ｃｐ５  導電性膜
Ｃｓ，Ｃｓ１，Ｃｓ２，Ｃｓ３，Ｃｓ４，Ｃｓ５  基材
Ｄｂ  バリア膜
Ｄｐ，Ｄｐ１  導電性膜
Ｄｓ，Ｄｓ１，Ｄｓ２  基材
ＤＣ  ＤＬＣ（ダイヤモンドライクカーボン）膜
ＤＦ  接着剤
Ｅｂ１，Ｅｂ４  バリア膜
Ｅｐ１，Ｅｐ２，Ｅｐ４，Ｅｐ５  導電性膜
Ｅｓ１，Ｅｓ２，Ｅｓ３，Ｅｓ４，Ｅｓ５，Ｅｓ６  基材
ＥＰ  ボンディングパッド（電極パッド）
Ｇ１  ソケットベース（プローブガイド）
Ｇ２  フローティング台座（パッケージガイド）
Ｇ３  パッケージ押圧カバー
ＩＳ  半導体基板
ＰＡ  プローブピン（コンタクトピン、コンタクトプローブ、プローブ、探針）
ＰＡａ  本体部
ＰＡｂ，ＰＡｂ１，ＰＡｂ２，ＰＡｂ３  コンタクト部
ＰＡｃ  バネ部材
ＰＡｄ  指示部
ＰＡｅ，ＰＡｅ１，ＰＡｅ２  頂点部
ＰＡｆ  平坦部
ＰＢｂ，ＰＢｂ１，ＰＢｂ２  プローブピンの先端
ＰＣｂ，ＰＣｂ１，ＰＣｂ２，ＰＣｂ３，ＰＣｂ４，ＰＣｂ５  コンタクト部
ＰＣｅ，ＰＣｅ１，ＰＣｅ２，ＰＣｅ４，ＰＣｅ５  頂点部
ＰＣｆ  平坦部
ＰＤｂ，ＰＤｂ１，ＰＤｂ２  プローブピンの先端
ＰＥ  プローブピン
ＰＥｂ１，ＰＥｂ２，ＰＥｂ３  コンタクト部
ＰＥｂ４，ＰＥｂ５，ＰＥｂ６  プローブピンの先端
ＲＳ  封止体
ＳＢ  外部端子（半田ボール）
ＳＣ  半導体チップ
ＳＭ  半導体装置
ＴＳ  ＩＣテスト用ソケット
ＷＣ  導電性ワイヤ
【図１】
2014081231.tif 000003
【図２】
2014081231.tif 000004
【図３】
2014081231.tif 000005
【図４】
2014081231.tif 000006
【図５】
2014081231.tif 000007
【図７】
2014081231.tif 000008
【図８】
2014081231.tif 000009
【図９】
2014081231.tif 000010
【図１０】
2014081231.tif 000011
【図１１】
2014081231.tif 000012
【図１２】
2014081231.tif 000013
【図１３】
2014081231.tif 000014
【図１４】
2014081231.tif 000015
【図１５】
2014081231.tif 000016
【図１６】
2014081231.tif 000017
【図６】
2014081231.tif 000018