(57)【要約】【課題】  従来の撮像装置では、複数の画素から信号が出力される都度、ノイズ信号と光電変換信号とをそれぞれＡＤ変換していた。そのため、複数の画素が出力する画素信号のＡＤ変換期間が長くなってしまっていた。【解決手段】  比較回路のオフセット成分に基づくデジタル信号を生成する動作の回数が、複数行の画素の出力する光電変換信号に基づくデジタル信号を生成する動作の回数よりも少ない撮像装置の駆動方法、撮像システムの駆動方法、撮像装置、撮像システムである。【選択図】  図４
2014050019.tif 000002
【特許請求の範囲】
【請求項１】
入射光に基づく光電変換信号を各々が出力する複数の画素と、
前記光電変換信号に基づく電位が与えられる入力部を有するアナログデジタル変換部と、
を有する撮像装置の駆動方法であって、
前記アナログデジタル変換部が、リセットされた前記入力部の電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行う工程と、
前記アナログデジタル変換部が、前記光電変換信号に基づく電位が与えられた前記入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換を複数行って、前記複数の画素のそれぞれの前記光電変換信号に各々が基づく複数の前記第２のデジタル信号を生成する工程と、
前記撮像装置が、前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれとの差を得る工程と、
を有し、
前記第１のＡＤ変換を行う回数が、前記第２のＡＤ変換を行う回数よりも少ないことを特徴とする撮像装置の駆動方法。
【請求項２】
第１の画像を形成するための前記光電変換信号を前記複数の画素の各々に出力させ、
前記アナログデジタル変換部が、前記第１の画像を形成するための前記光電変換信号の各々を前記第２のＡＤ変換によって前記第２のデジタル信号に変換し、
前記第１の画像とは別の第２の画像を形成するための前記光電変換信号を前記複数の画素の各々に出力させ、
前記アナログデジタル変換部が、前記第２の画像を形成するための前記光電変換信号の各々を前記第２のＡＤ変換によって前記第２のデジタル信号に変換し、
前記第１の画像を形成するための前記第２のデジタル信号と、前記第２の画像を形成するための前記光電変換信号から生成した前記第２のデジタル信号とのそれぞれと、同一の前記第１のデジタル信号との差をそれぞれ得ることを特徴とする請求項１に記載の撮像装置の駆動方法。
【請求項３】
１フレーム期間に前記アナログデジタル変換部が生成した前記複数の第２のデジタル信号と、前記１フレーム期間とは別の１フレーム期間に前記アナログデジタル変換部が生成した前記複数の第２のデジタル信号とのそれぞれと、同一の前記第１のデジタル信号との差をそれぞれ得ることを特徴とする請求項１または２に記載の撮像装置の駆動方法。
【請求項４】
前記複数の画素は、前記画素が複数行に設けられたものであり、
前記撮像装置はさらに前記複数の画素を行ごとに走査する垂直走査回路を有し、
前記１フレーム期間は、前記垂直走査回路が前記複数の画素の行ごとの順次走査を開始してから、前記複数の画素の行ごとの順次走査を終了し、次に前記垂直走査回路が前記複数の画素の行ごとの順次走査を開始するまでの期間であることを特徴とする請求項３に記載の撮像装置の駆動方法。
【請求項５】
前記撮像装置はさらに垂直走査回路を有し、
前記複数の画素は、前記画素が複数行に設けられたものであり、
前記アナログデジタル変換部が、前記第１のＡＤ変換を行った後、
前記垂直走査回路が前記複数の画素を行ごとに順次走査して前記光電変換信号を前記複数の画素の各々から順次出力させ、
前記アナログデジタル変換部が、前記複数の画素のそれぞれが順次出力する前記光電変換信号に各々が基づく複数の前記第２のＡＤ変換を行うことを特徴とする請求項１〜３のいずれかに記載の撮像装置の駆動方法。
【請求項６】
前記アナログデジタル変換部は、参照信号入力端子を有する比較回路を有し、
前記参照信号入力端子に、時間に依存して電位が変化する参照信号が与えられ、
前記比較回路は、前記入力部と前記参照信号入力端子に与えられる電位と、を比較した結果を示す比較結果信号を出力し、
前記アナログデジタル変換部は、前記第１のデジタル信号と前記第２のデジタル信号を前記比較結果信号に基づいて生成することを特徴とする請求項１〜５のいずれかに記載の撮像装置の駆動方法。
【請求項７】
前記撮像装置は前記画素と前記入力部との間の電気的経路に容量素子を有し、
前記画素はさらにノイズ信号を出力し、前記容量素子が前記ノイズ信号を保持することを特徴とする請求項１〜６のいずれかに記載の撮像装置の駆動方法。
【請求項８】
前記容量素子と前記入力部との間の電気的経路に増幅部が設けられ、
前記増幅部と前記アナログデジタル変換部との間の電気的経路に前記容量素子とは別の第２の容量素子が設けられ、
前記増幅部は前記光電変換信号を増幅した信号を前記第２の容量素子を介して前記入力部に出力することを特徴とする請求項７に記載の撮像装置の駆動方法。
【請求項９】
前記容量素子と前記第２の容量素子のそれぞれの電荷のリセットを行い、前記容量素子と前記第２の容量素子とのそれぞれの前記リセットを解除した後、前記第１のＡＤ変換を行うことを特徴とする請求項８に記載の撮像装置の駆動方法。
【請求項１０】
前記第１のＡＤ変換を複数回行うことによって複数の前記第１のデジタル信号を生成し、前記複数の第１のデジタル信号の平均の信号と、前記複数の第２のデジタル信号のそれぞれと、の差をそれぞれ得ることを特徴とする請求項１〜９のいずれかに記載の撮像装置の駆動方法。
【請求項１１】
同一の前記画素が複数の前記ノイズ信号を出力し、前記同一の画素が前記複数のノイズ信号のそれぞれを出力する都度、前記アナログデジタル変換部が前記第１のＡＤ変換をそれぞれ行って複数の前記第１のデジタル信号を生成し、前記複数の第１のデジタル信号の平均の信号と、前記複数の第２のデジタル信号のそれぞれと、の差をそれぞれ得ることを特徴とする請求項７〜９のいずれかに記載の撮像装置の駆動方法。
【請求項１２】
前記複数の画素の一部の前記画素が前記ノイズ信号を出力するのに応じて前記第１のＡＤ変換を行い、さらに前記複数の画素の他の一部の前記画素が前記ノイズ信号を出力するのに応じて前記第１のＡＤ変換を行うことで複数の前記第１のデジタル信号を生成し、前記複数の第１のデジタル信号の平均の信号と、前記複数の第２のデジタル信号のそれぞれと、の差をそれぞれ得ることを特徴とする請求項７〜９のいずれかに記載の撮像装置の駆動方法。
【請求項１３】
前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれと、の差のそれぞれを、前記第１のデジタル信号の代わりに前記第１のデジタル信号を補正したデジタル信号を用いて得ることを特徴とする請求項１〜９のいずれかに記載の撮像装置の駆動方法。
【請求項１４】
前記撮像装置は複数の前記アナログデジタル変換部を有し、
前記複数の画素が行列状に設けられ、
各列の前記複数の画素が、前記複数のアナログデジタル変換部の各々に、前記光電変換信号を出力し、
同一の前記アナログデジタル変換部が生成した前記複数の第２のデジタル信号のそれぞれと、前記第１のデジタル信号と、の差をそれぞれ得ることを特徴とする請求項１〜１３のいずれかに記載の撮像装置の駆動方法。
【請求項１５】
撮像装置と、信号処理部と、アナログデジタル変換部と、を有する撮像システムの駆動方法であって、
前記撮像装置は、入射光に基づく光電変換信号を各々が出力する複数の画素を備え、
前記アナログデジタル変換部は、前記複数の画素の各々が出力する前記光電変換信号に基づく電位が与えられる入力部を有し、
前記駆動方法は、
前記アナログデジタル変換部が、リセットされた前記入力部の電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行う工程と、
前記アナログデジタル変換部が、前記光電変換信号に基づく電位が与えられた前記入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換を複数行って、前記複数の画素のそれぞれの前記光電変換信号に各々が基づく複数の前記第２のデジタル信号を生成する工程と、
前記撮像装置が、前記第１のデジタル信号と、前記複数の第２のデジタル信号と、をそれぞれ前記信号処理部に出力する工程と、
前記信号処理部が、前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれと、の差を得る工程と、を有し、
前記アナログデジタル変換部が行う前記第１のＡＤ変換が、前記第２のＡＤ変換を行う回数よりも少ないことを特徴とする撮像システムの駆動方法。
【請求項１６】
入射光に基づく光電変換信号を各々が出力する複数の画素と、
前記複数の画素の各々が出力する前記光電変換信号に基づく電位が与えられる入力部を有するアナログデジタル変換部と、を有する撮像装置であって、
前記撮像装置はさらに制御部と、差分信号生成部と、を有し、
前記制御部は、
前記アナログデジタル変換部に、リセットされた前記入力部の電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行わせ、さらに、前記アナログデジタル変換部に、前記光電変換信号に基づく電位が与えられた前記入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換の複数を行わせ、前記複数の画素のそれぞれの前記光電変換信号に各々が基づく複数の前記第２のデジタル信号を生成させる制御部であり、
前記差分信号生成部が、前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれとの差をそれぞれ得る差分信号生成部であり、
さらに前記制御部が、前記アナログデジタル変換部に前記第１のＡＤ変換を、前記第２のＡＤ変換よりも回数を少なく行わせる制御部であることを特徴とする撮像装置。
【請求項１７】
撮像装置と、信号処理部と、制御部と、を有する撮像システムであって、
前記撮像装置は、入射光に基づく光電変換信号を各々が出力する複数の画素と、
アナログデジタル変換部と、を備え、
前記アナログデジタル変換部は、前記複数の画素の各々が出力する前記光電変換信号に基づく電位が与えられる入力部を有し、
前記制御部は、
前記アナログデジタル変換部に、リセットされた前記入力部の電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行わせ、さらに、
前記アナログデジタル変換部に、前記光電変換信号に基づく電位が与えられた前記入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換を複数行わせ、前記複数の画素のそれぞれの前記光電変換信号に各々が基づく複数の前記第２のデジタル信号を生成させる制御部であり、
前記信号処理部が、前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれとの差をそれぞれ得る信号処理部であり、
さらに前記制御部が、前記アナログデジタル変換部に前記第１のＡＤ変換を、前記第２のＡＤ変換よりも回数を少なく行わせる制御部であることを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換するアナログデジタル変換部を有する撮像装置の駆動方法、撮像システムの駆動方法、撮像装置、撮像システムに関する。
【背景技術】
【０００２】
撮像装置の一例として、光電変換を行い、入射光に基づく信号を出力する画素と、画素が行列状に配された画素アレイの各列にアナログデジタル変換部（以下、ＡＤ変換部と表記する）を有する列並列型のＡＤ変換部（以下、列ＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）と表記する）と、を有する撮像装置が知られている。列ＡＤＣにおいては、各列のＡＤ変換部が画素から出力されるアナログ信号（以下、画素信号と表記する）をデジタル信号に変換する。
【０００３】
特許文献１には、画素が出力するノイズ信号と、入射光に基づく光電変換信号とをそれぞれＡＤ変換する撮像装置が記載されている。以下、ノイズ信号と光電変換信号とを合わせて示す場合には画素信号と表記する。ノイズ信号に基づくデジタル信号と、光電変換信号に基づくデジタル信号はそれぞれＡＤ変換部のオフセット成分を含んでいる。特許文献１の撮像装置では、光電変換信号に基づくデジタル信号に含まれるＡＤ変換部のオフセット成分を低減するため、光電変換信号に基づくデジタル信号と、ノイズ信号に基づくデジタル信号と、の差を得ることが開示されている。これにより、特許文献１の撮像装置は、ＡＤ変換部のオフセット成分の少ないデジタル信号を生成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１３６０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の撮像装置では、光電変換信号に基づくデジタル信号からＡＤ変換部のオフセット成分を低減するために、垂直走査部が行の走査を行って各画素から画素信号を出力させる都度、ＡＤ変換部のオフセット成分の信号をＡＤ変換していた。そのため、複数の画素の画素信号のＡＤ変換期間が長くなってしまっていた。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を解決するために為されたものであり、一の態様は、入射光に基づく光電変換信号を各々が出力する複数の画素と、前記光電変換信号に基づく電位が与えられる入力部を有するアナログデジタル変換部と、を有する撮像装置の駆動方法であって、前記アナログデジタル変換部が、リセットされた前記入力部の電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行う工程と、前記アナログデジタル変換部が、前記光電変換信号に基づく電位が与えられた前記入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換を複数行って、前記複数の画素のそれぞれの前記光電変換信号に各々が基づく複数の前記第２のデジタル信号を生成する工程と、前記撮像装置が、前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれとの差を得る工程と、を有し、前記第１のＡＤ変換を行う回数が、前記第２のＡＤ変換を行う回数よりも少ないことを特徴とする撮像装置の駆動方法である。
【０００７】
また、別の態様は、撮像装置と、信号処理部と、アナログデジタル変換部と、を有する撮像システムの駆動方法であって、前記撮像装置は、入射光に基づく光電変換信号を各々が出力する複数の画素を備え、前記アナログデジタル変換部は、前記複数の画素の各々が出力する前記光電変換信号に基づく電位が与えられる入力部を有し、前記駆動方法は、前記アナログデジタル変換部が、リセットされた前記入力部の電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行う工程と、前記アナログデジタル変換部が、前記光電変換信号に基づく電位が与えられた前記入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換を複数行って、前記複数の画素のそれぞれの前記光電変換信号に各々が基づく複数の前記第２のデジタル信号を生成する工程と、前記撮像装置が、前記第１のデジタル信号と、前記複数の第２のデジタル信号と、をそれぞれ前記信号処理部に出力する工程と、前記信号処理部が、前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれと、の差を得る工程と、を有し、前記アナログデジタル変換部が行う前記第１のＡＤ変換が、前記第２のＡＤ変換を行う回数よりも少ないことを特徴とする撮像システムの駆動方法である。
【０００８】
また、別の態様は、入射光に基づく光電変換信号を各々が出力する複数の画素と、前記複数の画素の各々が出力する前記光電変換信号に基づく電位が与えられる入力部を有するアナログデジタル変換部と、を有する撮像装置であって、前記撮像装置はさらに制御部と、差分信号生成部と、を有し、前記制御部は、前記アナログデジタル変換部に、リセットされた前記入力部の電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行わせ、さらに、前記アナログデジタル変換部に、前記光電変換信号に基づく電位が与えられた前記入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換の複数を行わせ、前記複数の画素のそれぞれの前記光電変換信号に各々が基づく複数の前記第２のデジタル信号を生成させる制御部であり、前記差分信号生成部が、前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれとの差をそれぞれ得る差分信号生成部であり、さらに前記制御部が、前記アナログデジタル変換部に前記第１のＡＤ変換を、前記第２のＡＤ変換よりも回数を少なく行わせる制御部であることを特徴とする撮像装置である。
【０００９】
また、別の態様は、撮像装置と、信号処理部と、制御部と、を有する撮像システムであって、前記撮像装置は、入射光に基づく光電変換信号を各々が出力する複数の画素と、アナログデジタル変換部と、を備え、前記アナログデジタル変換部は、前記複数の画素の各々が出力する前記光電変換信号に基づく電位が与えられる入力部を有し、前記制御部は、前記アナログデジタル変換部に、リセットされた前記入力部の電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行わせ、さらに、前記アナログデジタル変換部に、前記光電変換信号に基づく電位が与えられた前記入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換を複数行わせ、前記複数の画素のそれぞれの前記光電変換信号に各々が基づく複数の前記第２のデジタル信号を生成させる制御部であり、前記信号処理部が、前記第１のデジタル信号と、前記複数の第２のデジタル信号のそれぞれとの差をそれぞれ得る信号処理部であり、さらに前記制御部が、前記アナログデジタル変換部に前記第１のＡＤ変換を、前記第２のＡＤ変換よりも回数を少なく行わせる制御部であることを特徴とする撮像システムである。
【発明の効果】
【００１０】
本発明により、複数の画素の画素信号のＡＤ変換期間を短縮することができる。
【図面の簡単な説明】
【００１１】
【図１】撮像装置の一例の模式図
【図２】画素の一例の模式図
【図３】比較回路の一例の模式図
【図４】撮像装置の動作の一例を示したタイミング図
【図５】撮像装置の複数のフレーム期間の動作の説明を示したタイミング図
【図６】撮像装置の他の一例の模式図
【図７】撮像装置の動作の他の一例を示したタイミング図
【図８】撮像装置の他の一例を示した模式図
【図９】メモリの一例を示した模式図
【図１０】撮像装置の動作の他の一例を示したタイミング図
【図１１】撮像システムの一例を示した模式図
【発明を実施するための形態】
【００１２】
［実施例１］
以下、図面を参照しながら本実施例の撮像装置について説明する。
【００１３】
図１は本実施例の撮像装置の一例を示した模式図である。本実施例の撮像装置は、画素部１、垂直出力電流源２、垂直出力線３、比較回路４、ランプ信号出力回路５、メモリ６、カウンタ回路７、水平走査回路８、垂直走査回路９、信号処理回路１０を含んで構成されている。画素部１には画素１００が複数行、複数列設けられている。すなわち、画素部１には複数の画素１００が行列状に設けられている。また、比較回路４、メモリ６を含んだＡＤ変換部１２が複数設けられている。
【００１４】
まず、画素部１と垂直走査回路９について図２を参照しながら説明する。
【００１５】
図２は画素部１の一部の領域である２行２列の画素１００と、垂直走査回路９、垂直出力線３を部分的に示したものである。画素部１に含まれる画素１００の具体的な構成を１つの画素１００ａに示した。画素１００は、光電変換部のフォトダイオード２０、リセットＭＯＳトランジスタ２１、転送ＭＯＳトランジスタ２２、増幅ＭＯＳトランジスタ２３、選択ＭＯＳトランジスタ２４を有している。フォトダイオード２０は入射光を電荷に変換する。転送ＭＯＳトランジスタ２２は、フォトダイオード２０に蓄積された電荷を増幅ＭＯＳトランジスタ２３のゲートに転送する。転送ＭＯＳトランジスタ２２のゲートに、垂直走査回路９から転送信号ＰＴＸが与えられる。
【００１６】
増幅ＭＯＳトランジスタ２３は、増幅ＭＯＳトランジスタ２３のゲートに転送された電荷に基づいて信号を増幅して出力する。増幅ＭＯＳトランジスタ２３には電源電圧ＳＶＤＤが与えられ、また、選択ＭＯＳトランジスタ２４に電気的に接続されている。選択ＭＯＳトランジスタ２４は、増幅ＭＯＳトランジスタ２３と垂直出力線３の間の電気的経路に設けられており、ゲートに垂直走査回路９から選択信号ＰＳＥＬが与えられる。垂直走査回路９は画素１００の行ごとに選択信号ＰＳＥＬの信号値をＨｉｇｈレベル（以下、Ｈレベルと表記する。同様にＬｏｗレベルをＬレベルと表記する。）とし、画素の行の走査を行う。
【００１７】
リセットＭＯＳトランジスタ２１の一方の主電極は増幅ＭＯＳトランジスタ２３のゲートと電気的に接続されており、他方の主電極は増幅ＭＯＳトランジスタ２３と共通の電源電圧ＳＶＤＤが与えられる。また、リセットＭＯＳトランジスタ２１のゲートに垂直走査回路９からリセット信号ＰＲＥＳが与えられる。リセットＭＯＳトランジスタ２１は、垂直走査回路９がリセット信号ＰＲＥＳをＨレベルとすると、増幅ＭＯＳトランジスタ２３のゲートの電位がリセットされる。増幅ＭＯＳトランジスタ２３が出力した信号は、選択ＭＯＳトランジスタ２４を介して垂直出力線３に画素信号ＰＩＸＯＵＴとして出力される。増幅ＭＯＳトランジスタ２３のゲートのリセットされた電位に基づいて出力される画素信号ＰＩＸＯＵＴをノイズ信号と表記する。また、増幅ＭＯＳトランジスタ２３のゲートにフォトダイオード２０で生成した電荷が転送されることによって出力される画素信号ＰＩＸＯＵＴを光電変換信号と表記する。
【００１８】
垂直走査回路９は画素１００を行ごとに順次走査し、画素１００から画素信号ＰＩＸＯＵＴを順次出力させる。
【００１９】
再び、図１を参照しながら本実施例の撮像装置について説明する。垂直出力電流源２は、垂直出力線３に電気的に接続され、垂直出力線３に電流を与える。
【００２０】
比較回路４は画素部１から与えられる画素信号ＰＩＸＯＵＴと、ランプ信号出力回路５から与えられる参照信号ＶＲＡＭＰとを比較する。ここでの比較に用いられる参照信号ＶＲＡＭＰは、時間に依存して電位が変化するランプ信号である。比較回路４は、画素信号ＰＩＸＯＵＴと参照信号ＶＲＡＭＰの大小関係が逆転した時に、ラッチ信号ＬＡＴＣＨをラッチ信号出力線１６を介してメモリ６に出力する。
【００２１】
カウンタ回路７は、不図示のタイミングジェネレータがランプ信号出力回路５の参照信号ＶＲＡＭＰの時間に依存した変化を開始させた時から、不図示のクロック信号供給部から与えられるクロック信号ＣＬＫを計数したカウント信号ＣＮＴを出力する。即ち、カウンタ回路７はクロック信号ＣＬＫを参照信号ＶＲＡＭＰの電位の変化と並行して計数し、カウント信号ＣＮＴを生成して出力する。カウント信号ＣＮＴは、各列のメモリ６に共通して与えられる。
【００２２】
メモリ６は、カウンタ回路７からカウント信号ＣＮＴが与えられている。また、メモリ６は各列の比較回路４に対応して各列に設けられている。メモリ６は、比較回路４から与えられるラッチ信号ＬＡＴＣＨの信号値が変化した時にカウンタ回路７から与えられたカウント信号ＣＮＴを保持する。
【００２３】
メモリ６は、比較回路４が有するオフセット成分に基づく信号をＡＤ変換して得られるデジタル信号を保持するＮメモリと、光電変換信号をＡＤ変換して得られるデジタル信号を保持するＳメモリとをそれぞれ有する。メモリ６には不図示のタイミングジェネレータからメモリ動作信号ＰＭＮ，ＰＭＳが与えられる。タイミングジェネレータがメモリ動作信号ＰＭＮをＨレベルとしている期間に、比較回路４が出力するラッチ信号ＬＡＴＣＨの信号値がＨレベルとなるとＮメモリがカウント信号ＣＮＴを保持する。同様に、タイミングジェネレータがメモリ動作信号ＰＭＳをＨレベルとしている期間に、比較回路４が出力するラッチ信号ＬＡＴＣＨの信号値がＨレベルとなると、Ｓメモリがカウント信号ＣＮＴを保持する。不図示のタイミングジェネレータはＡＤ変換部１２のＡＤ変換動作を制御する制御部である。
【００２４】
水平走査回路８は、各列のメモリ６を順に走査する。各列のメモリ６はＮメモリ、Ｓメモリのそれぞれが保持したカウント信号ＣＮＴを信号処理回路１０に順次転送する。
【００２５】
信号処理回路１０は水平走査回路８によってメモリ６の各列から転送された信号を処理し、出力信号ＰＩＣＯＵＴを出力する。出力信号ＰＩＣＯＵＴが、画像を形成するために本実施例の撮像装置から出力される信号である。信号処理回路１０は差分信号生成部である。
【００２６】
次に、図３（ａ）〜（ｃ）を参照しながら、図１で例示した比較回路４について説明する。
【００２７】
図３（ａ）は、比較回路４の等価回路図である。比較回路４は、差動増幅器３０、比較回路リセットスイッチ３１、３２、比較回路入力容量素子３３、３４、信号反転検出回路３５を含んで構成される。画素信号ＰＩＸＯＵＴは、比較回路入力容量素子３４を介して差動増幅器３０の入力端子ＩＮＮに与えられる。入力端子ＩＮＮの電位をＶ−ＩＮＮと表記する。入力端子ＩＮＮは本実施例のＡＤ変換部１２の入力部である。参照信号ＶＲＡＭＰは、比較回路入力容量素子３３を介して差動増幅器３０の入力端子ＩＮＰに与えられる。入力端子ＩＮＰの電位を電位Ｖ−ＩＮＰと表記する。入力端子ＩＮＰは参照信号入力端子である。
【００２８】
比較回路リセットスイッチ３１はフィードバック端子ＦＢＰから入力端子ＩＮＰへの帰還経路の導通、非導通を比較回路リセット信号ＣＯＭＰＲＳＴによって切り替える。比較回路リセットスイッチ３２はフィードバック端子ＦＢＮから入力端子ＩＮＮへの帰還経路の導通、非導通を同じ比較回路リセット信号ＣＯＭＰＲＳＴによって切り替える。比較回路リセット信号ＣＯＭＰＲＳＴをＨレベルとすると、フィードバック端子ＦＢＰから入力端子ＩＮＰへの帰還経路と、フィードバック端子ＦＢＮから入力端子ＩＮＮとへの帰還経路が導通状態となる。差動増幅器３０は比較結果信号ＣＯＭＰＯＵＴを信号反転検出回路３５に出力する。比較結果信号ＣＯＭＰＯＵＴの信号値が変化した時に、信号反転検出回路３５から出力されるラッチ信号ＬＡＴＣＨの信号値が変化する。
【００２９】
図３（ｂ）は差動増幅器３０の等価回路図である。第１電流源４０、差動入力段ＰＭＯＳトランジスタ４２、４３、負荷ＮＭＯＳトランジスタ４４、４５を有する差動部４７と、第２電流源４１、ＮＭＯＳトランジスタ４６を含む比較結果信号出力部４８の２段増幅器で構成されている。入力端子ＩＮＰに与えられる参照信号ＶＲＡＭＰに基づく電位Ｖ−ＩＮＰが、入力端子ＩＮＮに与えられる画素信号ＰＩＸＯＵＴに基づく電位Ｖ−ＩＮＮよりも小さい時、ＮＭＯＳトランジスタ４６はオンであり、比較結果信号ＣＯＭＰＯＵＴはＬレベルである。電位Ｖ−ＩＮＰが電位Ｖ−ＩＮＮよりも大きくなった時、ＮＭＯＳトランジスタ４６がオフとなり、比較結果信号ＣＯＭＰＯＵＴはＨレベルとなる。この比較結果信号ＣＯＭＰＯＵＴがＬレベルからＨレベルに遷移する時にＨレベルのラッチ信号ＬＡＴＣＨがメモリ６に出力される。
【００３０】
他の比較回路４の形態を図３（ｃ）に示す。図３（ｃ）では、図３（ａ）と同じ機能を有する部材については、図３（ａ）で付した符号と同じ符号を付している。図３（ａ）で示した比較回路４は、比較回路リセットスイッチ３１，３２が設けられていた。一方、図３（ｃ）の比較回路４は、比較回路入力容量素子３３、３４のそれぞれの差動増幅器３０に電気的に接続される電極同士の接続、非接続を切り替える比較回路リセットスイッチ３１−２が設けられている。この比較回路リセットスイッチ３１−２が導通状態となる事で、比較回路入力容量素子３３、３４の電荷がリセットされる。比較回路リセットスイッチ３１−２は比較回路リセット信号ＣＯＭＰＲＳＴがＨレベルの時に導通状態、Ｌレベルの時に非導通状態となる。
【００３１】
図４に、本実施例の撮像装置の動作の一例を表した動作タイミング図を示す。図４に示した動作タイミング図は、２行の画素１００が画素信号ＰＩＸＯＵＴを出力する動作と、ＡＤ変換部１２の動作を表したものである。
【００３２】
時刻ｔ１に比較回路リセット信号ＣＯＭＰＲＳＴをＨレベルとし、比較回路入力容量素子３３，３４の電荷をリセットする。その後、時刻ｔ２に比較回路リセット信号ＣＯＭＰＲＳＴをＬレベルとする。
【００３３】
時刻ｔ３にタイミングジェネレータはメモリ動作信号ＰＭＮをＨレベルとする。これにより、Ｎメモリがカウント信号ＣＮＴを保持可能な状態となる。同時に、ランプ信号出力回路５は参照信号ＶＲＡＭＰの電位を電位Ｖｒｅｆから電位Ｖｓｔにオフセットさせる。そして電位Ｖｓｔから時間に依存した電位の変化を開始する。この参照信号ＶＲＡＭＰの電位が時間に依存して変化する方向は、電位Ｖｒｅｆから電位Ｖｓｔに遷移させる方向とは反対の方向である。
【００３４】
例えば時刻ｔ４に比較回路４はラッチ信号ＬＡＴＣＨを出力する。Ｎメモリはこの時のカウント信号ＣＮＴを保持する。このＮメモリが保持したカウント信号ＣＮＴをデジタルＣ＿ｏｆｆ信号と表記する。このデジタルＣ＿ｏｆｆ信号は、複数の比較回路４のそれぞれが有するオフセット成分に基づくデジタル信号である。デジタルＣ＿ｏｆｆ信号は本実施例の第１のデジタル信号である。
【００３５】
時刻ｔ５にタイミングジェネレータはメモリ動作信号ＰＭＮをＬレベルとする。同時に、ランプ信号出力回路５は、参照信号ＶＲＡＭＰの時間に依存した電位の変化を終了するとともに、参照信号ＶＲＡＭＰの電位をＶｒｅｆに戻す。
【００３６】
時刻ｔ６に垂直走査回路９は、１行目の画素１００に与える選択信号ＰＳＥＬ（１）をＨレベルとする。これにより、１行目の画素１００が垂直出力線３に画素信号ＰＩＸＯＵＴを出力する。
【００３７】
時刻ｔ７に、１行目の画素１００に与えるリセット信号ＰＲＥＳ（１）をＨレベルとし、増幅ＭＯＳトランジスタ２３のゲートの電位をリセットする。その後、リセット信号ＰＲＥＳ（１）をＬレベルとする。
【００３８】
時刻ｔ８に比較回路リセット信号ＣＯＭＰＲＳＴをＨレベルとし、比較回路入力容量素子３３，３４の電荷をリセットする。その後、時刻ｔ９に比較回路リセット信号ＣＯＭＰＲＳＴをＬレベルとする。比較回路入力容量素子３４は、この時刻ｔ９に垂直出力線３の電位に基づく電荷を保持する。この比較回路入力容量素子３４が保持した信号は、画素１００が出力するノイズ信号である。また、比較回路入力容量素子３３も同様に、時刻ｔ９の参照信号ＶＲＡＭＰの電位に基づく電荷を保持する。
【００３９】
時刻ｔ１０に、１行目の画素１００に与える転送信号ＰＴＸ（１）をＨレベルとした後、Ｌレベルとする。これにより、フォトダイオード２０が生成した電荷が増幅ＭＯＳトランジスタ２３のゲートに転送され、画素１００は光電変換信号を垂直出力線３に出力する。比較回路入力容量素子３４にはノイズ信号が保持されている。よって、差動増幅器３０の入力端子ＩＮＮには、光電変換信号からノイズ信号を差し引いた信号（以下、Ｓ信号と表記する）が与えられる。
【００４０】
時刻ｔ１１にタイミングジェネレータはメモリ動作信号ＰＭＳをＨレベルとする。これにより、Ｓメモリがカウント信号ＣＮＴを保持可能な状態となる。同時に、ランプ信号出力回路５は参照信号ＶＲＡＭＰの電位を電位Ｖｒｅｆから電位Ｖｓｔにオフセットさせる。そして電位Ｖｓｔから時間に依存した電位の変化を開始する。
【００４１】
例えば時刻ｔ１２に比較回路４はラッチ信号ＬＡＴＣＨを出力する。Ｓメモリはこの時のカウント信号ＣＮＴを保持する。このＳメモリが保持したカウント信号ＣＮＴはＳ信号と複数の比較回路４のそれぞれが有するオフセット成分とが重畳された信号に基づくデジタル信号である。このデジタル信号をデジタルＳ＋Ｃ＿ｏｆｆ信号と表記する。デジタルＳ＋Ｃ＿ｏｆｆ信号は第２のデジタル信号である。
【００４２】
時刻ｔ１３にタイミングジェネレータはメモリ動作信号ＰＭＳをＬレベルとする。同時に、ランプ信号出力回路５は、参照信号ＶＲＡＭＰの時間に依存した電位の変化を終了するとともに、参照信号ＶＲＡＭＰの電位をＶｒｅｆに戻す。
【００４３】
時刻ｔ１４に垂直走査回路は１行目の画素１００を選択する選択信号ＰＳＥＬ（１）をＬレベルとする。また、時刻ｔ１４から時刻ｔ１５の期間、水平走査回路８は各列のメモリ６から順次メモリ保持信号を出力させる。
【００４４】
時刻ｔ１から時刻ｔ６までの期間をデジタルＣ＿ｏｆｆ信号生成期間と表記する。このデジタルＣ＿ｏｆｆ信号生成期間に行うＡＤ変換が、第１のＡＤ変換である。時刻ｔ６から時刻ｔ１５までの期間を１水平期間と表記する。１水平期間に行うＡＤ変換が、第２のＡＤ変換である。
【００４５】
複数の比較回路４は比較回路４ごとにオフセット成分の信号値のばらつきがある場合がある。デジタルＳ＋Ｃ＿ｏｆｆ信号からデジタルＣ＿ｏｆｆ信号を差し引くことにより、この比較回路４ごとのオフセット成分の信号値のばらつきを除いた信号（以下、デジタルＳ信号と表記する）を得ることができる。このデジタルＳ信号は、Ｓ信号に基づくデジタル信号である。
【００４６】
本実施例の撮像装置は、比較回路入力容量素子３４により、光電変換信号からノイズ信号を差し引くことができる。さらに、デジタルＳ＋Ｃ＿ｏｆｆ信号からデジタルＣ＿ｏｆｆ信号を差し引くことにより、デジタルＳ信号を得る。これにより、画素１００のノイズ成分と比較回路４のオフセット成分の少ないデジタル信号を得ることができる。
【００４７】
本実施例の撮像装置は、１度のデジタルＣ＿ｏｆｆ信号生成期間の後、画素１００が出力する画素信号ＰＩＸＯＵＴのデジタル信号への変換する１水平期間を複数回繰り返す動作を行う。デジタルＣ＿ｏｆｆ信号は比較回路４が有するオフセット成分に基づくデジタル信号であるため、信号値の変動が少ない信号である。よって、同一の比較回路４によって生成した複数のデジタルＳ＋Ｃ＿ｏｆｆ信号から、このデジタルＳ＋Ｃ＿ｏｆｆ信号を生成した同じ比較回路４の生成した同一のデジタルＣ＿ｏｆｆ信号を減算しても、デジタルＳ信号の精度は低下しにくい。これにより、画素１００が画素信号ＰＩＸＯＵＴを出力する都度、デジタルＣ＿ｏｆｆ信号生成期間を設けずとも、比較回路４のオフセット成分を低減したデジタルＳ信号を得ることができる。また、画素１００が出力するノイズ信号は、比較回路入力容量素子３４が保持するため、入力端子ＩＮＮに与えられる信号はノイズ信号を差し引いた信号とすることができる。本実施例の撮像装置は、比較回路入力容量素子３４がノイズ信号を保持し、さらに、デジタルＳ＋Ｃ＿ｏｆｆ信号からデジタルＣ＿ｏｆｆ信号を差し引くことにより、ノイズ成分の少ないデジタルＳ信号を得ることができる。
【００４８】
本実施例の撮像装置は、１つのデジタルＣ＿ｏｆｆ信号生成期間に対し、複数の水平期間を設けている。この複数の水平期間は、垂直走査回路９が画素１００の全行を順次走査する期間である１フレーム期間としても良い。つまり本実施例の撮像装置では、１フレーム期間に１度のデジタルＣ＿ｏｆｆ信号生成期間を設ける形態であっても良い。本実施例の制御部であるタイミングジェネレータは、ＡＤ変換部１２に第１のＡＤ変換を第２のＡＤ変換を行う回数よりも少なく行わせる制御部である。
【００４９】
また、複数のフレーム期間でデジタルＣ＿ｏｆｆ信号生成期間を１回とする形態としても良い。図５（ａ）にこの形態を示す。まず時刻ｔ２０に各画素１００のフォトダイオード２０が入射光に基づく信号電荷の蓄積動作を開始する。撮像装置は、時刻ｔ２０から時刻ｔ２１のデジタルＣ＿ｏｆｆ信号生成期間にデジタルＣ＿ｏｆｆ信号を生成する。その後、時刻ｔ２１から時刻ｔ２２の期間にデジタルＳ信号を得る動作を、各行の画素１００についてそれぞれ行う。この動作によって撮像装置は、１枚の画像に必要なデジタル信号を得ることができる。時刻ｔ２２から時刻ｔ２３の期間は非動作期間とし、１枚目の画像と次の１フレーム期間で得られる２枚目の画像とのフォトダイオード２０の信号電荷の蓄積時間を合わせる。１枚目の画像は第１の画像、２枚目の画像は第２の画像である。この非動作期間は、時刻ｔ２０から時刻ｔ２１のデジタルＣ＿ｏｆｆ信号生成期間と同じ長さであることが好ましい。時刻ｔ２３から時刻ｔ２４の期間、撮像装置は先の時刻ｔ２１から時刻ｔ２２の期間と同様に各行の画素１００に基づくデジタルＳ信号を得る動作を行う。これにより２枚目の画像に必要なデジタル信号を得ることができる。非動作期間では、ＡＤ変換部１２の電源をＯＦＦにする。これにより、撮像装置の消費電力を低減することができる。
【００５０】
従来の撮像装置では、デジタルＣ＿ｏｆｆ信号生成期間をｎ行それぞれについて行う。従って、デジタルＣ＿ｏｆｆ信号生成期間に要する期間をＸ（ｎｓｅｃ）とすると、ｎ行のデジタルＣ＿ｏｆｆ信号生成期間はｎ×Ｘ＝ｎＸ（ｎｓｅｃ）となる。１垂直走査期間は、１水平期間がＹ（ｎｓｅｃ）とすると、ｎ行の画素１００に基づくデジタルＳ信号を得る期間は、ｎ×Ｙ＝ｎＹ（ｎｓｅｃ）となる。よって、従来の撮像装置の動作で１枚の画像に必要なデジタルＳ信号を得るのに必要な期間は、ｎＸ＋ｎＹ（ｎｓｅｃ）である。ｎＸ＋ｎＹ（ｎｓｅｃ）は従来の撮像装置の１フレーム期間である。また、２枚目の画像に必要なデジタルＳ信号を得るのに必要な期間までを含めると、２ｎＸ＋２ｎＹ（ｎｓｅｃ）となる。一方、本実施例の撮像装置では、デジタルＣ＿ｏｆｆ信号生成期間は１度のみとすることができるのでＸ（ｎｓｅｃ）である。ｎ行の画素１００に基づくデジタルＳ信号を得る期間は、従来の撮像装置と同様、ｎＹ（ｎｓｅｃ）である。非動作期間はＺ（ｎｓｅｃ）とする。非動作期間のＺ（ｎｓｅｃ）は、デジタルＣ＿ｏｆｆ信号生成期間と同じＸ（ｎｓｅｃ）とすることができる。
【００５１】
以下、説明を簡易にするために、非動作期間がデジタルＣ＿ｏｆｆ信号生成期間と同じＸ（ｎｓｅｃ）である場合について説明する。本実施例の１フレーム期間は、１垂直走査期間のｎＹ（ｎｓｅｃ）と非動作期間のＺ＝Ｘ（ｎｓｅｃ）を合わせたＸ＋ｎＹ（ｎｓｅｃ）である。つまり、１フレーム期間は複数の画素の順次走査を開始してから、複数の画素の順次走査を終了し、次に複数の画素の順次走査を開始するまでの期間である。１枚目の画像に必要なデジタルＳ信号を得るのに必要な期間は、この１フレーム期間とデジタルＣ＿ｏｆｆ信号生成期間の和なので、Ｘ＋ｎＹ＋Ｘ＝２Ｘ＋ｎＹ（ｎｓｅｃ）である。よって、本実施例の撮像装置はｎ＞２の場合に、１枚目の画像に必要なデジタルＳ信号を得るのに必要な期間を従来の撮像装置よりも短くすることができる。さらに、本実施例の撮像装置は２枚目以降の画像に必要なデジタルＳ信号を得る場合には、デジタルＣ＿ｏｆｆ信号変換期間を省略することができる。１枚目および２枚目の画像に必要なデジタルＳ信号を得るには本実施例の撮像装置では、先の２Ｘ＋ｎＹ（ｎｓｅｃ）の期間に、ｎＹ（ｎｓｅｃ）と非動作期間のＸ（ｎｓｅｃ）を足した期間の３Ｘ＋２ｎＹ（ｎｓｅｃ）となる。本実施例の撮像装置はｎ＞１．５、すなわち複数行の画素を有する形態であれば、従来の撮像装置に対し、複数行の画素１００の画素信号のＡＤ変換期間を短縮することができる。
【００５２】
なお、図５（ａ）で述べた形態では、１枚目の画像と２枚目の画像で、フォトダイオード２０が電荷を蓄積する期間（以下、蓄積期間と表す）を合わせるため、非動作期間を設けていた。次の動作とすることで非動作期間を設けない構成とすることができる。図４に示したタイミング図で、時刻ｔ７から時刻ｔ８の期間、転送信号ＰＴＸ（１）をＨレベルとすれば良い。これにより、１行目の画素１００の蓄積期間は時刻ｔ８から時刻ｔ１０までの期間となる。この動作を含む時刻ｔ７から時刻ｔ１５の１水平期間を各行の画素１００について行う。これにより、各行の画素１００を同じ蓄積期間とすることができる。他にも、図４に示したタイミング図で１行目の画素が時刻ｔ１４以降に信号ＰＴＸ（１）と信号ＰＲＥＳ（１）をともにＨレベルとする期間を設ける形態であっても良い。つまり、１水平期間の長さ以下の長さの蓄積期間であれば、非動作期間を設けなくても良い。よって、図５（ａ）の時刻ｔ２２から時刻ｔ２３の非動作期間を設けずとも、１枚目の画像と２枚目の画像で蓄積期間を合わせることができる。この形態の場合、図５（ｂ）に示したように時刻ｔ３０から時刻ｔ３１のデジタルＣ＿ｏｆｆ信号生成期間を図５（ａ）と同様に設ける。その後、時刻ｔ３１から時刻ｔ３２までの１枚目の画像のためのフレーム期間と、時刻ｔ３２から時刻ｔ３３までの２枚目の画像のためのフレーム期間とを連続させる。１枚目の画像に必要なデジタルＳ信号を得るのに必要な期間は、Ｘ＋ｎＹ（ｎｓｅｃ）である。従って、図５（ｂ）に示した形態の撮像装置ではｎ＞１の場合、すなわち撮像装置が複数行の画素を有すれば、１枚目の画像に必要な複数行の画素１００の画素信号のＡＤ変換期間を従来の撮像装置よりも短くすることができる。図５（ｂ）の形態の撮像装置では、１枚目および２枚目の画像に必要な複数行の画素１００の画素信号のＡＤ変換期間は、２Ｘ＋２ｎＹ（ｎｓｅｃ）となる。よって、ｎ＞１、すなわち撮像装置が複数行の画素を有する形態であれば、図５（ｂ）の形態の撮像装置は従来の撮像装置よりも複数枚の画像に必要な複数行の画素１００の画素信号のＡＤ変換期間を短くすることができる。
【００５３】
本実施例の撮像装置では、デジタルＣ＿ｏｆｆ信号生成期間にデジタルＣ＿ｏｆｆ信号を得る動作を１度行う形態を示した。他の形態として、図４に示した時刻ｔ１から時刻ｔ６のデジタルＣ＿ｏｆｆ信号生成期間に、デジタルＣ＿ｏｆｆ信号を得るＡＤ変換を複数回行い、複数のデジタルＣ＿ｏｆｆ信号の平均をデジタルＳ＋Ｃ＿ｏｆｆ信号から差し引く形態であっても良い。この複数回のデジタルＣ＿ｏｆｆ信号を得るＡＤ変換を行う場合の画素１００の選択動作は、同じ行の画素１００を複数回選択するようにしても良いし、複数行の画素１００を垂直走査しても良い。これによって得た複数のデジタルＣ＿ｏｆｆ信号の平均の信号を得る。この複数のデジタルＣ＿ｏｆｆ信号の平均の信号は、複数の第１のデジタル信号に基づくデジタル信号である。この複数のデジタルＣ＿ｏｆｆ信号の平均の信号をデジタルＳ＋Ｃ＿ｏｆｆ信号から差し引くデジタルＣ＿ｏｆｆ信号とする。この複数のデジタルＣ＿ｏｆｆ信号の平均の信号を得ることにより、デジタルＳ＋Ｃ＿ｏｆｆ信号が含む比較回路４のランダムノイズの成分を減少させることができる場合がある。
【００５４】
また、別の形態として、画素部１を行単位で複数のブロックに分割し、ブロックごとにデジタルＣ＿ｏｆｆ信号生成期間を設ける形態であっても良い。つまり、Ｚ行の画素を有する画素部１を１行目からＹ行目（Ｚ＞Ｙの関係式を満たす）、Ｙ行目からＺ行目の２つのブロックに分割したとする。この１行目からＹ行目までの第１ブロックに対して、デジタルＣ＿ｏｆｆ信号生成期間を設ける。その後、１行目からＹ行目までそれぞれの行で１水平期間を設ける。その後、Ｙ＋１行目からＺ行目の第２ブロックに対して、デジタルＣ＿ｏｆｆ信号生成期間を設ける。その後、Ｙ＋１行目からＺ行目までそれぞれの行で１水平期間を設ける。この形態であっても、各行の画素１００から画素信号が出力される度にノイズ信号もＡＤ変換していた従来の撮像装置に比して、複数行の画素１００の画素信号のＡＤ変換に要する期間を短縮することができる。
【００５５】
本実施例の撮像装置ではＡＤ変換部の一例として、時間に依存して電位が変化する参照信号と画素信号とを比較する、ランプ型のＡＤ変換部を例として説明した。他の形式のＡＤ変換部として、逐次比較型やデルタシグマ型などのＡＤ変換部であっても良い。これらの形態でもＡＤ変換部は、入力部のリセットされた電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行う。そして、複数のアナログデジタル変換部の各々が、複数の画素の各々から画素信号が与えられた入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換を行う。そして、複数のアナログデジタル変換部の各々が第１のＡＤ変換を行う回数が第２のＡＤ変換を行う回数よりも少ない形態であれば良い。
【００５６】
本実施例の撮像装置では、各列にＡＤ変換部が設けられた列ＡＤＣの形態を基に説明した。しかし、本実施例はこの形態に限定されるものではなく、画素の複数列に共通してＡＤ変換部が設けられた形態であっても良い。例えば、画素が配された各列に画素信号を保持する容量素子を有し、各列の容量素子を水平走査して出力されたアナログ信号を順次デジタル信号に変換するＡＤ変換部の形態であっても良い。このような形態であっても、入力部のリセットされた電位に基づいて第１のデジタル信号を生成する第１のＡＤ変換を行う。そして、画素信号が与えられた入力部の電位に基づいて第２のデジタル信号を生成する第２のＡＤ変換を行う回数よりも、第１のＡＤ変換を少なく行う。このような形態であっても、メモリから画素信号が出力される都度、第１のＡＤ変換を行う構成に比して、複数の画素の出力する画素信号のＡＤ変換に要する期間を短縮することができる。
【００５７】
本実施例の撮像装置では、ＡＤ変換部１２のオフセット成分の信号のＡＤ変換回数を従来の撮像装置に比して減らすことができるので、ＡＤ変換期間を短縮することができる。また、本実施例の撮像装置は、ＡＤ変換部１２のオフセット成分の少ないデジタルＳ信号を得ることができる。
【００５８】
本実施例では、複数のデジタルＳ＋Ｃ＿ｏｆｆ信号と、同一のデジタルＣ＿ｏｆｆ信号と、の差を得る形態について説明した。デジタルＣ＿ｏｆｆ信号は、同一の第１のＡＤ変換に基づいて生成したデジタル信号であれば良い。つまり同一の第１のＡＤ変換によって得たデジタルＣ＿ｏｆｆ信号を適宜補正し、複数のデジタルＳ＋Ｃ＿ｏｆｆ信号から減算するデジタルＣ＿ｏｆｆ信号の信号値を異ならせても良い。このデジタルＣ＿ｏｆｆ信号の補正は、例えば撮像装置の温度変化に基づいて適宜補正するような形態であっても良い。この補正したデジタルＣ＿ｏｆｆ信号は第１のデジタル信号を補正したデジタル信号である。
【００５９】
また、本実施例の図５（ａ）では、デジタルＣ＿ｏｆｆ信号作成期間は、１フレーム期間とは異なる期間とした。本実施例はこの形態のみに限定されるものではない。他の形態の一例を説明する。１枚目の画像を生成する１フレーム期間に、各行の画素から画素信号が出力される都度、デジタルＣ＿ｏｆｆ信号とデジタルＳ＋Ｃ＿ｏｆｆ信号と、を生成する。次に、生成した複数のデジタルＣ＿ｏｆｆ信号のいずれかを選択するか、あるいは平均化した信号を得る。この選択された、あるいは平均化された信号を、次の２枚目の画像を生成する１フレーム期間で得たデジタルＳ＋Ｃ＿ｏｆｆ信号から差し引くデジタルＣ＿ｏｆｆ信号とする。次の２枚目の画像の１フレーム期間では、デジタルＣ＿ｏｆｆ信号の生成は行わず、デジタルＳ＋Ｃ＿ｏｆｆ信号の生成を行う形態とする。これにより、２枚目の画像の１フレーム期間は、１枚目の画像の１フレーム期間より短縮される。よって、複数のフレーム期間の合計期間を従来の撮像装置に比して減らすことができる。
【００６０】
本実施例の図４に示したタイミング図では、１水平期間毎にＮメモリからデジタルＣ＿ｏｆｆ信号を出力させる形態を説明した。本実施例はこの形態に限定されるものではなく、例えばデジタルＣ＿ｏｆｆ信号生成期間中にＮメモリからデジタルＣ＿ｏｆｆ信号をＮメモリから信号処理回路１０に出力させても良い。信号処理回路１０は、このデジタルＣ＿ｏｆｆ信号を保持する。信号処理回路１０は保持したとデジタルＣ＿ｏｆｆ信号と、１水平期間毎に出力されるデジタルＳ＋Ｃ＿ｏｆｆ信号との差を出力することができる。
【００６１】
［実施例２］
本実施例の撮像装置について、実施例１の撮像装置と異なる点を中心に説明する。
【００６２】
図６（ａ）は本実施例の撮像装置の一例を示したブロック図である。本実施例の撮像装置は、画素信号ＰＩＸＯＵＴを反転増幅して比較回路４に出力する増幅部１３を有する。増幅部１３は不図示のタイミングジェネレータから増幅部リセット信号ＰＣ０Ｒが与えられる。
【００６３】
図６（ｂ）は増幅部１３の構成の一例を示したブロック図である。画素信号ＰＩＸＯＵＴは入力容量素子Ｃ０を介して反転増幅器１４の反転入力端子に与えられる。反転増幅器１４の非反転入力端子には参照電圧ＶＣ０Ｒが与えられる。反転増幅器１４の出力端子と入力端子とを電気的に接続する帰還経路には帰還容量素子Ｃｆｂが設けられている。また、入力容量素子Ｃ０と帰還容量素子Ｃｆｂの電荷をリセットする増幅部リセットスイッチ１５が設けられている。反転増幅器１４は帰還容量素子Ｃｆｂと入力容量素子Ｃ０の容量比に基づいて、画素信号ＰＩＸＯＵＴを反転増幅した信号Ａｍｐｏｕｔを比較回路４に出力する。本実施例では、入力容量素子Ｃ０は画素１００の出力するノイズ信号を保持する容量素子である。また、比較回路入力容量素子３４は本実施例では、増幅部１３のオフセット成分を保持する第２の容量素子である。
【００６４】
図７に図６（ａ）に例示した撮像装置の動作の一例を示す。図６（ａ）の撮像装置の比較回路４は、画素信号ＰＩＸＯＵＴを反転増幅した信号Ａｍｐｏｕｔと参照信号ＶＲＡＭＰを比較する。よって、図４の撮像装置の動作では参照信号ＶＲＡＭＰの電位を時間に依存した単調減少をさせていたが、図７の撮像装置の動作では参照信号ＶＲＡＭＰの電位を時間に依存した単調増加とさせる。
【００６５】
時刻ｔ１−２に増幅部リセット信号ＰＣ０ＲをＨレベルとする。その他の時刻ｔ１の動作は図４に示した時刻ｔ１の動作と同様とすることができる。
【００６６】
時刻ｔ２−２に増幅部リセット信号ＰＣ０ＲをＬレベルとする。その他の時刻ｔ２の動作は図４に示した時刻ｔ２の動作と同様とすることができる。
【００６７】
時刻ｔ３から時刻ｔ７のそれぞれでの動作は、図４に示した時刻ｔ３から時刻ｔ７のそれぞれの動作と同様とすることができる。つまり、第１のスイッチの増幅部リセットスイッチ１５と、第２のスイッチの比較回路リセットスイッチ３１あるいは３１−２が導通状態から非導通状態となってから、ＡＤ変換部１２が第１のＡＤ変換を行う。
【００６８】
時刻ｔ７−２に増幅部リセット信号ＰＣ０ＲをＨレベルとする。これにより、増幅部リセットスイッチ１５が導通状態となって、入力容量素子Ｃ０、帰還容量素子Ｃｆｂの電荷がリセットされる。その後、増幅部リセット信号ＰＣ０ＲをＬレベルとし、入力容量素子Ｃ０、帰還容量素子Ｃｆｂの電荷のリセットを解除する。
【００６９】
時刻ｔ８から時刻ｔ１５でのそれぞれの動作は、図４に示した時刻ｔ８から時刻ｔ１５のそれぞれの動作と同様とすることができる。
【００７０】
本実施例の撮像装置においても実施例１と同様に、図５（ａ）、図５（ｂ）で示したように複数行の画素１００の画素信号ＰＩＸＯＵＴのデジタル信号の変換は、デジタルＣ＿ｏｆｆ信号生成期間を１度設けた後、１水平期間を複数設けることによって行う。
【００７１】
本実施例の撮像装置においても実施例１と同様に、複数行の画素１００を垂直走査する期間で、デジタルＣ＿ｏｆｆ信号生成期間を１回としている。また、複数行の画素１００の垂直走査を複数回行う期間に対して、デジタルＣ＿ｏｆｆ信号生成期間を１度設ける形態とすることができる。これにより、実施例１と同様の効果を得ることができる。
【００７２】
本実施例では、増幅部１３として画素信号ＰＩＸＯＵＴを反転増幅して比較回路４に出力する形態とした。他の形態として、増幅部１３が画素信号ＰＩＸＯＵＴを非反転増幅して比較回路４に出力する形態であっても良い。
【００７３】
本実施例では時刻ｔ７−２の増幅部リセット信号ＰＣ０ＲをＨレベルとするタイミングと、時刻ｔ８の比較回路リセット信号ＣＯＭＰＲＳＴをＨレベルとするタイミングとを異ならせていた。他の形態として、時刻ｔ７−２あるいは時刻ｔ８に同時に増幅部リセット信号ＰＣ０Ｒと比較回路リセット信号ＣＯＭＰＲＳＴをＨレベルとした後、同時にＨレベルからＬレベルに遷移する形態としても良い。
【００７４】
［実施例３］
本実施例の撮像装置について実施例２と異なる点を中心に説明する。
【００７５】
実施例２の撮像装置は、カウンタ回路７が各列のメモリ６に対し、カウント信号ＣＮＴを出力する構成としていた。図８に本実施例の撮像装置の一例のブロック図を示す。本実施例の撮像装置は、比較回路４に対応して列カウンタ回路２６が設けられている形態である。それぞれの列カウンタ回路２６にはクロック信号供給部３６からクロック信号ＣＬＫが与えられる。また、列カウンタ回路２６には不図示のタイミングジェネレータから信号ＴＸＮとカウントリセット信号ＣＮＴ＿ＲＥＳが与えられる。
【００７６】
図９に本実施例の列カウンタ回路２６の詳細を示したブロック図を示す。図９に示した列カウンタ回路２６は図８に示した撮像装置の２つの列カウンタ回路２６を抜き出して示したものである。それぞれの列カウンタ回路２６は、カウント部２７、Ｎメモリ２８を有している。カウント部２７には不図示のタイミングジェネレータからカウントリセット信号ＣＮＴ＿ＲＥＳが与えられる。また、カウント部２７にはクロック信号供給部３６からクロック信号ＣＬＫが与えられる。また、カウント部２７には、比較回路４からラッチ信号ＬＡＴＣＨが与えられる。Ｎメモリ２８には不図示のタイミングジェネレータから信号ＴＸＮが与えられる。信号ＴＸＮがＨレベルの時、Ｎメモリ２８はカウント部２７の保持したカウント信号ＣＴＮを保持する。水平走査回路８はそれぞれの列カウンタ回路２６を順次走査する。選択された列カウンタ回路２６は、カウント部２７とＮメモリ２８のそれぞれが保持するカウント信号ＣＮＴを信号処理回路１０に出力する。
【００７７】
図１０に本実施例の撮像装置の動作の一例を示す。図中のＣＮＴはカウント部２７が生成するカウント信号ＣＮＴを表している。
【００７８】
時刻ｔ４１では、信号ＴＸＮ、カウントリセット信号ＣＮＴ＿ＲＥＳはＬレベルである。その他の動作については、実施例２で述べた時刻ｔ１−２と同様とすることができる。
【００７９】
時刻ｔ４２での動作は、実施例２で述べた時刻ｔ２−２での動作と同様とすることができる。
【００８０】
時刻ｔ４３に、ランプ信号出力回路５は参照信号ＶＲＡＭＰの時間に依存した電位の変化を開始する。カウント部２７は比較回路４の参照信号ＶＲＡＭＰと信号Ａｍｐｏｕｔとの比較開始に対応して、カウント部２７はクロック信号ＣＬＫの計数を開始する。その他の動作については、実施例２で述べた時刻ｔ３での動作と同様とすることができる。
【００８１】
時刻ｔ４４にラッチ信号ＬＡＴＣＨがＨレベルとなる。これにより、カウント部２７はクロック信号ＣＬＫの計数を終了し、この時点のカウント信号ＣＮＴを保持する。このカウント信号ＣＮＴはデジタルＣ＿ｏｆｆ信号である。
【００８２】
時刻ｔ４５に、ランプ信号出力回路５は参照信号ＶＲＡＭＰの時間に依存した電位の変化を終了する。また、信号ＴＸＮをＨレベルとする。これにより、カウント部２７が保持したデジタルＣ＿ｏｆｆ信号をＮメモリ２８が保持する。
【００８３】
時刻ｔ４６から時刻ｔ４８までの動作はそれぞれ、実施例２で述べた時刻ｔ６、時刻ｔ７、時刻ｔ７−２での動作と同様とすることができる。
【００８４】
時刻ｔ４９にカウントリセット信号ＣＮＴ＿ＲＥＳをＨレベルとする。これにより、カウント部２７のカウント信号ＣＮＴがリセットされる。その他の動作については、実施例２で述べた時刻ｔ８での動作と同様とすることができる。
【００８５】
時刻ｔ５０、時刻ｔ５１でのそれぞれの動作は、実施例２で述べた時刻ｔ９、時刻ｔ１０でのそれぞれの動作と同様とすることができる。
【００８６】
時刻ｔ５２に、ランプ信号出力回路５は参照信号ＶＲＡＭＰの時間に依存した電位の変化を開始する。また、カウント部２７は比較回路４の参照信号ＶＲＡＭＰと信号Ａｍｐｏｕｔとの比較開始に対応してクロック信号ＣＬＫの計数を開始する。
【００８７】
時刻ｔ５３にラッチ信号ＬＡＴＣＨがＨレベルとなる。これにより、カウント部２７はクロック信号ＣＬＫの計数を終了し、この時点のカウント信号ＣＮＴを保持する。このカウント信号ＣＮＴはデジタルＳ＋Ｃ＿ｏｆｆ信号である。
【００８８】
時刻ｔ５４にランプ信号出力回路５は参照信号ＶＲＡＭＰの時間に依存した電位の変化を終了する。
【００８９】
時刻ｔ５５から時刻ｔ５６の期間、水平走査回路は列カウンタ回路２６を順次選択してそれぞれの列カウンタ回路２６からデジタルＣ＿ｏｆｆ信号、デジタルＳ＋Ｃ＿ｏｆｆ信号を信号処理回路１０に出力させる。
【００９０】
このようにして、本実施例の撮像装置でもデジタルＣ＿ｏｆｆ信号とデジタルＳ＋Ｃ＿ｏｆｆ信号とを得ることができる。
【００９１】
本実施例の撮像装置においても実施例１、実施例２と同様の効果を得ることができる。
【００９２】
［実施例４］
これまで実施例１〜３で述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１１に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合のブロック図を示す。図１１において、撮像システムは被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２の保護のためのバリア１５１、レンズ１５２を通った光量を可変にするための絞り１５３を有する。また、撮像システムは撮像装置１５４より出力される出力信号の処理を行う信号処理部１５５を有する。
【００９３】
信号処理部１５５はデジタル信号処理部を有し、撮像装置１５４から出力される信号を、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。実施例１〜３では、差分信号生成部として信号処理回路１０がデジタルＣ＿ｏｆｆ信号とデジタルＳ＋Ｃ＿Ｏｆｆ信号との差を得る処理を行っていた。この形態の場合には信号処理部１５５にはデジタルＳ信号が与えられる。他に、撮像装置１５４からデジタルＣ＿ｏｆｆ信号とデジタルＳ＋Ｃ＿ｏｆｆ信号がそれぞれ信号処理部１５５に出力される形態としても良い。この形態の場合には、差分信号生成部として信号処理部１５５がデジタルＣ＿ｏｆｆ信号とデジタルＳ＋Ｃ＿Ｏｆｆ信号との差を得る処理を行う。また、ＡＤ変換部１２が撮像装置１５４の外部に設けられた形態であっても良い。例えば、信号処理部１５５が撮像装置１５４から出力されたアナログ信号をデジタル信号に変換するＡＤ変換部１２を有する形態であっても良い。
【００９４】
また、撮像システムは、画像データを一時的に記憶する為のバッファメモリ部１５６、記録媒体に記録または読み出しを行うための記憶媒体制御インターフェース部１５８を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９を有する。さらに、撮像システムは、外部コンピュータ等と通信する為の外部インターフェース部１５７、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４を有する。実施例１〜３の形態では撮像装置１５４が有する不図示のタイミングジェネレータが各列のＡＤ変換部１２の動作を制御していた。他の形態として、撮像システムの有する全体制御・演算部１５１０が、ＡＤ変換部１２に、第１のＡＤ変換と、第２のＡＤ変換と、を行わせる。さらに全体制御・演算部１５１０が、ＡＤ変換部１２に第１のＡＤ変換を第２のＡＤ変換を行う回数よりも少なく行わせる制御部であってもよい。さらに撮像システムは、信号処理部１５５に、各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から与えられてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する信号処理部１５５とを有すればよい。
【００９５】
以上のように、本実施例の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。
【符号の説明】
【００９６】
１  画素部
２  垂直出力電流源
３  垂直出力線
４  比較回路
５  ランプ信号出力回路
６  メモリ
７  カウンタ回路
８  水平走査回路
９  垂直走査回路
１０  信号処理回路
１２  ＡＤ変換部
【図１】
2014050019.tif 000003
【図２】
2014050019.tif 000004
【図３】
2014050019.tif 000005
【図４】
2014050019.tif 000006
【図５】
2014050019.tif 000007
【図６】
2014050019.tif 000008
【図７】
2014050019.tif 000009
【図８】
2014050019.tif 000010
【図９】
2014050019.tif 000011
【図１０】
2014050019.tif 000012
【図１１】
2014050019.tif 000013