(57)【要約】【課題】従来の補助電源回路は、入力電圧が変動しても安定動作させるための電圧ドロッパを有するため、電圧ドロッパの損失による効率低下や熱が発生する。【解決手段】補助電源回路は、ＡＣ電圧を変換して第１ＡＣ電圧ＶＡと第１ＡＣ電圧ＶＡより電圧の低い第２ＡＣ電圧ＶＢとを出力する電圧変換手段３１と、第１及び第２ＡＣ電圧ＶＡ，ＶＢを整流して第１及び第２補助巻線電圧Ｖａ，Ｖｂを出力する第１及び第２整流手段３２，３３と、第２補助巻線電圧Ｖｂが閾値電圧以下であるときに低電圧検出信号Ｓ３４を出力する電圧検出手段３４と、低電圧検出信号Ｓ３４が入力されたとき第１補助巻線電圧Ｖａを出力し、低電圧検出信号Ｓ３４が入力されないとき第２補助巻線電圧Ｖｂを出力する出力電圧供給手段３５と、を備えている。これにより、補助電源回路に電圧ドロッパが不要となるため、電圧ドロッパの損失による効率低下や発熱を抑えることができる。【選択図】図１
2014050220.tif 000002
【特許請求の範囲】
【請求項１】
入力される交流電圧を変換して第１交流電圧と、前記第１交流電圧より電圧の低い第２交流電圧とを出力する電圧変換手段と、
前記電圧変換手段から出力される前記第１交流電圧を整流して、第１補助巻線電圧を出力する第１整流手段と、
前記電圧変換手段から出力される前記第２交流電圧を整流して、第１補助巻線電圧より電圧の低い第２補助巻線電圧を出力する第２整流手段と、
前記第２整流手段から出力される前記第２補助巻線電圧が閾値電圧以下であるか否かを判定し、前記第２補助巻線電圧が閾値電圧以下であるとき、低電圧検出信号を出力する電圧検出手段と、
前記第１整流手段より出力される前記第１補助巻線電圧及び前記第２整流手段より出力される前記第２補助巻線電圧が入力され、前記電圧検出手段より出力される前記低電圧検出信号が入力されたときには、前記第１補助巻線電圧を出力し、前記低電圧検出信号が入力されないときには、前記第２補助巻線電圧を出力する出力電圧供給手段と、
を備えたことを特徴とする補助電源回路。
【請求項２】
前記電圧変換手段は、
前記交流電圧を前記第１交流電圧及び前記第２交流電圧に変換する変圧器であり、
前記第１及び第２整流手段は、
それぞれ整流用ダイオードと、平滑用コンデンサと、を有することを特徴とする請求項１記載の補助電源回路。
【請求項３】
前記電圧検出手段は、
前記第２整流手段から出力される前記第２補助巻線電圧から前記閾値電圧を生成する閾値電圧生成部と、
複数のスイッチング素子を有し、前記第２補助巻線電圧が前記閾値電圧以下のとき、前記低電圧検出信号を出力する低電圧検出信号出力部と、
を有することを特徴とする請求項１又は２記載の補助電源回路。
【請求項４】
前記電圧検出手段は、
前記第１整流手段より出力された前記第１補助巻線電圧から前記閾値電圧を生成する閾値電圧生成部と、
前記第２補助巻線電圧と前記閾値電圧とを比較して、比較結果に応じた出力信号を出力するコンパレータを有し、前記第２補助巻線電圧が前記閾値電圧以下のとき、前記低電圧検出信号を出力する低電圧検出信号出力部と、
を有することを特徴とする請求項１又は２記載の補助電源回路。
【請求項５】
前記コンパレータは、
前記第２補助巻線電圧と所定のヒステリシス幅を有する閾値電圧とを比較して、前記比較結果に応じた出力信号を出力するヒステリシスコンパレータであることを特徴とする請求項４記載の補助電源回路。
【請求項６】
前記出力電圧供給手段は、
前記第１補助巻線電圧及び前記第２補助巻線電圧が入力され、前記低電圧検出信号が入力されたときには、オン状態になって、前記第１補助巻線電圧を出力し、前記低電圧検出信号が入力されないときには、オフ状態になって、前記第２補助巻線電圧を出力するスイッチ素子により構成されていることを特徴とする請求項１〜５のいずれか１項記載の補助電源回路。
【請求項７】
第１直流電力が入力され、入力電圧、出力電圧及び負荷電流の変化に応じて、前記出力電圧を一定値にするようにスイッチング周波数を変化させるスイッチング信号により、前記第１直流電力をスイッチングして第１交流電力を出力する制御回路と、
前記第１交流電力を直列共振により昇圧して第２交流電力を出力する変換トランスと、
前記第２交流電力を整流して第２直流電力を出力する整流手段と、を有する直列共振コンバータと、
請求項１〜６のいずれか１項に記載の補助電源回路と、を備え、
前記補助電源回路は、
前記変換トランスから前記第１交流電力の一部が前記電圧変換手段へ入力されると、駆動され、
前記出力電圧供給手段は、前記第１補助巻線電圧又は前記第２補助巻線電圧を前記制御回路へ出力することを特徴とするスイッチング電源装置。
【請求項８】
交流電力を入力し、第１交流電圧と前記第１交流電圧より電圧の低い第２交流電圧とを出力する電圧変換手段と、
前記交流電力を指令信号に基づき、前記交流電力における電流と電圧の位相が一致させて力率を改善するスイッチング信号を出力する制御回路と、
前記スイッチング信号により、前記交流電力をオン／オフして、パルスを出力するスイッチ素子と、
前記パルスが入力されると、前記パルスを整流して、所定の直流電圧、及び直流電流を出力すると共に、前記直流電圧を分圧した前記指令信号を前記制御回路へ出力する出力手段と、
を有する力率改善回路と、
請求項１〜６のいずれか１項に記載の補助電源回路と、を備え、
前記補助電源回路は、
前記圧変換手段から前記第１整流手段及び前記第２整流手段へ前記第１交流電圧及び前記第２交流電圧がそれぞれ入力されると、駆動され、
前記出力電圧供給手段から、前記第１補助巻線電圧又は前記第２補助巻線電圧を前記制御回路へ出力することを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧若しくは出力電圧が広範囲に変化する主電源回路と組み合わせたときに高効率な補助電源回路、及びこの補助電源回路と主電源回路とを組み合わせた高効率なスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来、補助電源回路における電力損失の低減に関する文献として、例えば、下記特許文献１があり、この特許文献１には、広範囲な入力電圧で使用可能な安定化電源に関して記載されている。
【０００３】
図２は、下記特許文献１に記載された従来例１の補助電源回路１０及びスイッチング電源装置１００の概略の構成を示す回路図である。
【０００４】
スイッチング電源装置１００は、主電源回路２０と、補助電源回路１０とを有している。この主電源回路２０は、交流（以下「ＡＣ」という。）電源からの入力電圧Ｖｉｎを制御回路２３の制御動作により所定の直流（以下「ＤＣ」という。）の出力電圧Ｖｏｕｔに変換して出力し、補助電源回路１０は、主電源回路２０のトランス２５から供給される供給電圧を利用して主電源回路２０内の制御回路２３の作動用電圧Ｖｃｃを生成している。
【０００５】
主電源回路２０は、ＡＣの入力電圧Ｖｉｎが入力され、全波整流電圧を出力するダイオードブリッジ等により構成されている全波整流回路２１を有している。この全波整流回路２１の出力側の端子には、平滑用コンデンサ２２が接続されている。全波整流回路２１の出力端子には、トランス２５の１次側インダクタンスと、パワーＭＯＳトランジスタ等で構成されるスイッチ素子２４とが直列に接続され、スイッチ素子２４に接続された全波整流回路２１の出力端子は、接地されている。
【０００６】
主電源回路２０は、スイッチ素子２４をオン／オフ制御する制御回路２３を有しており、この制御回路２３は、スイッチ素子２４をオン／オフ制御する制御信号Ｓ２３をスイッチ素子２４へ出力する回路である。
【０００７】
トランス２５は、１次側巻線Ｎｐ及び２次側巻線Ｎｓにより電圧変換するものであり、トランス２５の１次側巻線Ｎｐに対する入力電圧Ｖｉと、トランスの１次側巻線Ｎｐと２次側巻線Ｎｓとの巻数比Ｎｓ／Ｎｐと、スイッチ素子２４のオン／オフ比とで、その出力電圧Ｖｏが決定される。このトランス２５の２次側には、図示しないコンデンサや整流ダイオード等により構成される整流手段２６が設けられている。更に、整流手段２６の一方の出力端子から制御回路２３のフィードバック端子ＦＢへＤＣの出力電圧Ｖｏｕｔがフィードバックされるようになっている。
【０００８】
補助電源回路１０は、補助巻線Ｎｂ、整流平滑部１２、電圧ドロッパ１３及び平滑用コンデンサ１４で構成されている。補助巻線Ｎｂは、電磁的に結合された主電源回路２０内のトランス２５から供給されるＡＣの電圧Ｖｉを低いＡＣの電圧Ｖｘに変換して整流平滑部１２へ出力する。整流平滑部１２は、入力されたＡＣの電圧Ｖｘを平滑整流したＤＣ電圧を電圧ドロッパ１３へ出力する。電圧ドロッパ１３は、ＮＰＮトランジスタ１３ｃと、ＮＰＮトランジスタ１３ｃの入力のコレクタとベース間に接続された抵抗素子１３ａと、ＮＰＮトランジスタ１３ｃのベースにカソードが接続され、アノードが接地されたツェナーダイオード１３ｂと、により構成されており、この電圧ドロッパ１３の出力側には、平滑用コンデンサ１４が接続されている。
【０００９】
補助電源回路１０は、１次側巻線Ｎｐとの巻線比Ｎｂ／Ｎｐで補助巻線Ｎｂに誘起された供給電圧Ｖｘを整流平滑部１２で整流平滑し、電圧ドロッパ１３で作動用電圧Ｖｃｃにまで電圧ドロップした上で制御回路２３にその作動用電圧Ｖｃｃを出力する。
【００１０】
この場合、制御回路２３の作動用電圧Ｖｃｃは、制御回路２３に使用される集積回路（以下「ＩＣ」という。）やパワーＭＯＳトランジスタのゲート電圧等の関係で電圧値の上限が制限されているので、ＡＣの入力電圧Ｖｉｎの広範囲な電圧に対応して補助巻線Ｎｂへの供給電圧Ｖｘが広範囲に変化しても、制御回路２３の作動用電圧Ｖｃｃを規定値以内とするように、電圧ドロッパ１３内のＮＰＮトランジスタ１３ｃのコレクタエミッタ間で電圧ドロップして制御回路２３に適正な作動用電圧Ｖｃｃを与えられるようにしている。
【００１１】
このような補助電源回路１０の構成では補助巻線１１の供給電圧Ｖｘと制御回路２３の作動用電圧Ｖｃｃとの電圧差が大きくなると、ＮＰＮトランジスタ１３ｃのコレクタエミッタ間でドロップされる電圧も大きくなり、ＮＰＮトランジスタ１３ｃでの消費電力も大きくなる。
【００１２】
図３は、下記特許文献１に記載された従来例２の補助電源回路１０Ａ及びスイッチング電源装置１００Ａの概略を示す回路図であり、従来例１を示す図２と同じ要素には共通の符号が付されている。
【００１３】
図３の補助電源回路１０Ａは、図２中の補助巻線Ｎｂに替えて、中間タップを有する補助巻線Ｎｂ１，Ｎｂ２を備え、ＮＰＮトランジスタ１３ｃのエミッタと平滑用コンデンサ１４との間及び補助巻線Ｎｂ１，Ｎｂ２の中間タップと平滑用コンデンサ１４との間に、整流ダイオード１５及び整流ダイオード１６がそれぞれ追加されている。
【００１４】
この補助電源回路１０Ａは、トランス２５からの供給電圧を第１供給電圧Ｖ１としたとき、第１供給電圧Ｖ１より電圧の低い第２供給電圧Ｖ２を生成する電圧生成手段１１Ａと、第１供給電圧Ｖ１が所定電圧以下のときは第１供給電圧Ｖ１を電圧ドロッパ１３で電圧ドロップしたＤＣの電圧を制御回路２３に作動用電圧Ｖｃｃとして導き、第１供給電圧Ｖ１が所定電圧より大きいときは電圧ドロッパ１３を介さずに第２供給電圧Ｖ２を制御回路２３に作動用電圧Ｖｃｃとして導くようにしている。これにより、ＡＣの入力電圧Ｖｉｎが小さいときの電圧ドロッパ１３での電圧ドロップは小さくなり、電圧ドロッパ１３での電力損失は低減され、これに伴い、電圧ドロッパ１３での発熱も低減される結果となり、小型化、低価格化が可能な安定化電源を得られる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０００−１５２６２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記特許文献１に記載された補助電源回路１０，１０Ａ及びスイッチング電源装置１００，１００Ａは、補助電源回路１０，１０Ａに電圧ドロッパ１３を有するため、制御回路２３の動作は安定するが、電圧ドロッパ１３での損失による効率低下や熱が発生するといった課題があった。
【課題を解決するための手段】
【００１７】
本発明の第１発明の補助電源回路は、入力されるＡＣ電圧を変換して第１ＡＣ電圧と、前記第１ＡＣ電圧より電圧の低い第２ＡＣ電圧とを出力する電圧変換手段と、前記電圧変換手段から出力される前記第１ＡＣ電圧を整流して、第１補助巻線電圧を出力する第１整流手段と、前記電圧変換手段から出力される前記第２ＡＣ電圧を整流して、第１補助巻線電圧より電圧の低い第２補助巻線電圧を出力する第２整流手段と、前記第２整流手段から出力される前記第２補助巻線電圧が閾値電圧以下であるか否かを判定し、前記第２補助巻線電圧が閾値電圧以下であるとき低電圧検出信号を出力する電圧検出手段と、前記第１整流手段より出力される前記第１補助巻線電圧及び前記第２整流手段より出力される前記第２補助巻線電圧が入力され、前記電圧検出手段より出力される前記低電圧検出信号が入力されたときには、前記第１補助巻線電圧を出力し、前記低電圧検出信号が入力されないときには、前記第２補助巻線電圧を出力する出力電圧供給手段と、を備えたことを特徴とする。
【００１８】
第２発明のスイッチング電源装置は、第１ＤＣ電力が入力され、入力電圧、出力電圧及び負荷電流の変化に応じて、前記出力電圧を一定値にするようにスイッチング周波数を変化させるスイッチング信号により、前記第１ＤＣ電力をスイッチングして第１ＡＣ電力を出力する制御回路と、前記第１ＡＣ電力を直列共振により昇圧して第２ＡＣ電力を出力する変換トランスと、前記第２ＡＣ電力を整流して第２ＤＣ電力を出力する整流手段と、を有する直列共振コンバータと、上記補助電源回路と、を備え、前記補助電源回路は、前記変換トランスから前記第１ＡＣ電力の一部が前記電圧変換手段へ入力されると、駆動され、前記出力電圧供給手段は、前記第１補助巻線電圧又は前記第２補助巻線電圧を前記制御回路へ出力することを特徴とする。
【００１９】
第３発明のスイッチング電源装置は、ＡＣ電力を入力し、第１ＡＣ電圧と前記第１ＡＣ電圧より電圧の低い第２ＡＣ電圧とを出力する電圧変換手段と、前記ＡＣ電力を指令信号に基づき、前記ＡＣ電力における電流と電圧の位相が一致させて力率を改善するスイッチング信号を出力する制御回路と、前記スイッチング信号により、前記ＡＣ電力をオン／オフして、パルスを出力するスイッチ素子と、前記パルスが入力されると、前記パルスを整流して、所定のＤＣ電圧、及びＤＣ電流を出力すると共に、前記ＤＣ電圧を分圧した前記指令信号を前記制御回路へ出力する出力手段と、を有する力率改善回路と、前記補助電源回路と、を備え、前記補助電源回路は、前記圧変換手段から前記第１整流手段及び前記第２整流手段へ前記第１ＡＣ電圧及び前記第２ＡＣ電圧がそれぞれ入力されると、駆動され、前記出力電圧供給手段から、前記第１補助巻線電圧又は前記第２補助巻線電圧を前記制御回路へ出力することを特徴とする。
【発明の効果】
【００２０】
本発明の補助電源回路及びスイッチング電源装置によれば、ＡＣ電圧を変換して第１ＡＣ電圧と第１ＡＣ電圧より電圧の低い第２ＡＣ電圧とを出力する電圧変換手段と、第１及び第２ＡＣ電圧を整流して第１及び第２補助巻線電圧を出力する第１及び第２整流手段と、第２補助巻線電圧が閾値電圧以下であるときに低電圧検出信号を出力する電圧検出手段と、低電圧検出信号が入力されたとき第１補助巻線電圧を出力し、低電圧検出信号が入力されないとき第２補助巻線電圧を出力する出力電圧供給手段と、を備えている。これにより、補助電源回路に電圧ドロッパが不要となるため、電圧ドロッパの損失による効率低下や発熱を抑えることができる。
【図面の簡単な説明】
【００２１】
【図１】図１は本発明の実施例１の補助電源回路３０の構成の概略を示すブロック図である。
【図２】図２は従来例１の補助電源回路１０及びスイッチング電源装置１００の概略を示す回路図である。
【図３】図３は従来例２の補助電源回路１０Ａ及びスイッチング電源装置１００Ａの概略を示す回路図である。
【図４】図４は図１中の電圧変換手段３１，第１及び第２整流手段３２、３３の構成例を示す回路図である。
【図５】図５は図１中の電圧検出手段３４及び出力電圧供給手段３５の構成例を示す回路図である。
【図６】図６は図１中の電圧検出手段３４の他の構成例を示す回路図である。
【図７】図７は図１の補助電源回路３０の動作を説明するための図である。
【図８】図８は図６中のコンパレータ３４ｋの入出力波形を示す図である。
【図９】図９は本発明の実施例２のスイッチング電源装置１００Ｂの構成の概略を示すブロック図である。
【図１０】図１０は図９中の電圧変換手段３１Ａ，第１及び第２整流手段３２、３３の構成例を示す回路図である。
【図１１】図１１は図９中のＬＬＣコンバータ４０の負荷状態とスイッチング周波数の関係を示す特性図である。
【図１２】図１２は図９のスイッチング電源装置１００Ｂと従来例のスイッチング電源装置１００，１００Ａとの出力電圧可変率に対する効率の特性の比較を示す図である。
【図１３】図１３は本発明の実施例３におけるスイッチング電源装置１００Ｃの構成の概略を示すブロック図である。
【図１４−１】図１４−１は図１３の力率改善回路５０の動作を説明するための入力波形図である。
【図１４−２】図１４−２は図１３の力率改善回路５０の動作を説明するための整流前の出力波形図である。
【図１４−３】図１４−３は図１３の力率改善回路５０の動作を説明するための整流後の出力波形図である。
【図１５】図１５は図１３のスイッチング電源装置１００Ｃと従来例のスイッチング電源装置１００，１００Ａとの入力電圧に対する効率の特性の比較を示す図である。
【発明を実施するための形態】
【００２２】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２３】
（実施例１の構成）
図１は、本発明の実施例１の補助電源回路３０の構成の概略を示すブロック図である。
【００２４】
補助電源回路３０は、ＡＣの入力電圧Ｖｉｎが入力されると、第１ＡＣ電圧ＶＡと、第１ＡＣ電圧ＶＡより電圧の低い第２ＡＣ電圧ＶＢと、を出力する電圧変換手段３１を備えている。この電圧変換手段３１から出力される第１ＡＣ電圧ＶＡ及び第２ＡＣ電圧ＶＢは、第１整流手段３２及び第２整流手段３３にそれぞれ入力される。第１整流手段３２は、第１ＡＣ電圧ＶＡを整流して第１補助巻線電圧Ｖａを出力電圧供給手段３５へ出力するものである。第２整流手段３３は、第２ＡＣ電圧ＶＢを整流して第２補助巻線電圧Ｖｂを電圧検出手段３４及び出力電圧供給手段３５へ出力するものである。
【００２５】
電圧検出手段３４は、第２補助巻線電圧Ｖｂが閾値電圧以下であるか否かを判定し、第２補助巻線電圧が閾値電圧以下であるとき低電圧検出信号Ｓ３４を出力電圧供給手段３５の制御端子３５ｃへ出力するものである。出力電圧供給手段３５は、第１補助巻線電圧Ｖａ及び第２補助巻線電圧Ｖｂが入力され、低電圧検出信号Ｓ３４が入力されたときには第１補助巻線電圧Ｖａを出力し、低電圧検出信号Ｓ３４が入力されないときには第２補助巻線電圧Ｖｂを出力するものである。
【００２６】
図４は、図１中の電圧変換手段３１、第１整流手段３２及び第２整流手段３３の構成例を示す回路図である。
【００２７】
電圧変換手段３１は、例えば、トランスであり、１次側巻線Ｎｐのインダクタンス３１ａと、１次側の補助巻線Ｎｂ１及びＮｂ２のインダクタンス３１ｂ及び３１ｃとを、電磁的に結合された構成である。インダクタンス３１ａにＡＣの入力電圧Ｖｉｎが入力されると、インダクタンス３１ｂ及び３１ｃには、巻線比に応じたＡＣ電圧が出力される。
【００２８】
第１整流手段３２は、例えば、整流用ダイオード３２ａと、平滑用コンデンサ３２ｂとにより構成され、整流用ダイオード３２ａのアノードに入力される第１ＡＣ電圧ＶＡを整流用ダイオード３２ａ及び平滑用コンデンサ３２ｂにより整流して、整流用ダイオード３２ａのカソードへ第１補助巻線電圧Ｖａを出力するものである。第２整流手段３３は、例えば、整流用ダイオード３３ａと、平滑用コンデンサ３３ｂとにより構成され、整流用ダイオード３３ａのアノード側に入力される第２ＡＣ電圧ＶＢを整流用ダイオード３３ａ及び平滑用コンデンサ３３ｂにより整流して、整流用ダイオード３３ａのカソードへ第２補助巻線電圧Ｖｂを出力するものである。
【００２９】
図５は、図１中の電圧検出手段３４及び出力電圧供給手段３５の構成例を示す回路図である。
【００３０】
電圧検出手段３４は、第２補助巻線電圧Ｖｂの入力端子３４ａと、低電圧検出信号Ｓ３４の出力端子３４ｂと、を有している。この電圧検出手段３４は、第２補助巻線電圧Ｖｂが入力される接続点に接続された抵抗素子３４ｃと、この抵抗素子３４ｃの他端側にカソードが接続されたツェナーダイオード３４ｄと、このツェナーダイオード３４のアノード側に一端が接続され、他端が接地された抵抗素子３４ｅにより構成され、第２補助巻線電圧Ｖｂから閾値電圧Ｖｒｅｆを生成する閾値電圧生成部を備えている。
【００３１】
更に、電圧検出手段３４は、第２補助巻線電圧Ｖｂが入力される接続点に接続された抵抗素子３４ｆと、コレクタが抵抗素子３４ｆの他端に接続され、ベースがツェナーダイオード３４ｄのアノードと抵抗素子３４ｅの接続点に接続され、エミッタが接地されたＮＰＮトランジスタ３４ｇと、抵抗素子３４ｆとＮＰＮトランジスタ３４ｇのコレクタとの接続点にベースが接続され、エミッタが接地されたオープンコレクタ出力のＮＰＮトランジスタ３４ｈと、により構成され、第２補助巻線電圧Ｖｂが閾値電圧Ｖｒｅｆ以下のとき、低電圧検出信号Ｓ３４を出力する低電圧検出信号出力部を備えている。
【００３２】
出力電圧供給手段３５は、ＰＮＰトランジスタ３５ｇのエミッタに接続され、第１補助巻線電圧Ｖａを入力する入力端子３５ａと、逆流防止用ダイオード３５ｅのアノードに接続され、第２補助巻線電圧Ｖｂを入力する入力端子３５ｂと、ＰＮＰトランジスタ３５ｇのベースに抵抗素子３５ｆを介して接続され、低電圧検出信号Ｓ３４を入力する入力端子３５ｃと、ＰＮＰトランジスタ３５ｇのコレクタと逆流防止用ダイオード３５ｅのカソードの接続点と接続され、ＤＣの出力電圧Ｖｄｄを出力する出力端子３５ｄと、を有している。
【００３３】
このＰＮＰトランジスタ３５ｇは、抵抗素子３５ｆを介して低電圧検出信号Ｓ３４が入力されたとき、オン状態となり、出力端子３５ｄから第１補助巻線電圧Ｖａを出力し、低電圧検出信号Ｓ３４が入力されないとき、ＰＮＰトランジスタ３５ｇはオフ状態となり、出力端子３５ｄからダイオード３５ｅを介して第２補助巻線電圧Ｖｂを出力するものである。
【００３４】
図６は、図１中の電圧検出手段３４の他の構成例を示す回路図である。
図６に示された電圧検出手段３４は、図５に示された低電圧検出手段３４と同様に、第２補助巻線電圧Ｖｂの入力端子３４ａと、低電圧検出信号Ｓ３４の出力端子３４ｂと、を有している。
【００３５】
電圧検出手段３４は、第１補助巻線電圧Ｖａに一端が接続された抵抗素子３４ｉと、カソードが抵抗素子３４ｉの他端に接続され、アノードが接地されたツェナーダイオード３４ｊと、により構成され、第１補助巻線電圧Ｖａから閾値電圧Ｖｒｅｆを生成する閾値電圧生成部を備えている。更に、第２補助巻線電圧Ｖｂと閾値電圧Ｖｒｅｆとを比較して、比較結果に応じた出力信号Ｓ３４ｋを出力するコンパレータ３４ｋと、出力信号Ｓ３４ｋの論理を反転して低電圧検出信号Ｓ３４を出力するオープンコレクタ出力のＮＰＮトランジスタ３４ｈとを有している。
【００３６】
コンパレータ３４ｋの反転入力（−）端子には、第２補助巻線電圧Ｖｂが入力される入力端子３４ａが接続されている。コンパレータ３４ｋの出力端子とＮＰＮトランジスタ３４ｈのベースとの接続点は、例えば、１００ｋΩ程度の抵抗素子３４ｎにより第１補助巻線電圧Ｖａでプルアップされている。
【００３７】
抵抗素子３４ｉとツェナーダイオード３４ｊのカソードの接続点と、コンパレータ３４ｋの非反転入力（＋）端子との間には、抵抗素子３４ｌが接続され、コンパレータ３４ｋの非反転入力（＋）端子と出力端子との間には、抵抗素子３４ｍが接続されている。２つの抵抗素子３４ｌ，３４ｍの抵抗値Ｒ１，Ｒ２は、例えば、Ｒ１＝１ｋΩ，Ｒ２＝１００ｋΩであり、抵抗素子３４ｌ，３４ｍの抵抗値Ｒ１，Ｒ２の選択により、コンパレータ３４ｋのヒステリシス幅ΔＶを調整することができる。
【００３８】
（実施例１の動作）
（Ｉ）第１及び第２補助巻線電圧Ｖａ，Ｖｂに含まれる脈流が、電圧検出手段３４における低電圧判定において、無視できる場合の動作と、（II）第１及び第２補助巻線電圧Ｖａ，Ｖｂに含まれる脈流が、電圧検出手段３４における低電圧判定において、無視できない場合の動作と、に分けて説明する。
【００３９】
（Ｉ）  脈流が無視できる場合の動作
図１、図４〜図５を参照しつつ、実施例１の補助電源回路３０の動作を説明する。
【００４０】
図１及び図４において、ＡＣの入力電圧Ｖｉｎの電圧値が高い電圧から低い電圧に変化し、その後、低い電圧から高い電圧に変化した場合、ＡＣの入力電圧Ｖｉｎの電圧変化に伴い、第１ＡＣ電圧ＶＡ及び第２ＡＣ電圧ＶＢも変化する。第１ＡＣ電圧ＶＡ及び第２ＡＣ電圧ＶＢは、ＡＣの入力電圧Ｖｉｎに対し、以下の式で与えられる。
ＶＡ＝{（Ｎｂ１＋Ｎｂ２）／Ｎｐ}Ｖｉｎ              ・・・（１）
ＶＢ＝（Ｎｂ２／Ｎｐ）Ｖｉｎ                        ・・・（２）
【００４１】
式（１）、（２）から、第２ＡＣ電圧ＶＢと第１ＡＣ電圧ＶＡとの比は、
ＶＢ／ＶＡ＝Ｎｂ２／（Ｎｂ１＋Ｎｂ２）                ・・・（３）
となる。式（３）より、図４に示された電圧変換手段３１における２次巻線３１ｂ及び３１ｃの巻線比（Ｎｂ１／Ｎｂ２）を調整することにより、第２ＡＣ電圧ＶＢと第１ＡＣ電圧ＶＡとの比を調整することができる。
【００４２】
第１補助巻線電圧Ｖａ及び第２補助巻線電圧Ｖｂは、それぞれ第１ＡＣ電圧ＶＡ及び第２ＡＣ電圧ＶＢの電圧値にほぼ比例するＤＣ電圧となる。
【００４３】
図４における巻線比（Ｎｂ１／Ｎｂ２）＝０．５とし、図５において、抵抗素子３４ｃ、３４ｅ及び３４ｆの抵抗値＝１００ｋΩとし、ツェナーダイオード３４ｄの逆方向の降伏電圧を１０Ｖとして以下動作を説明する。巻線比（Ｎｂ１／Ｎｂ２）＝０．５の場合は、ＶＢ≒０．６７ＶＡとなり、ＤＣの第２補助巻線電圧Ｖｂ≒０．６７×ＤＣの第１補助巻線電圧Ｖａとなる。
【００４４】
図５に示された電圧検出手段３４では、ツェナーダイオード３４ｄの逆方向の降伏電圧１０Ｖが、閾値電圧Ｖｒｅｆとなる。
【００４５】
第２補助巻線電圧Ｖｂが１０Ｖより大きい場合には、ツェナーダイオード３４ｄにかかる電圧は、ツェナーダイオード３４ｄの逆方向の降伏電圧を超えるので、ツェナーダイオード３４ｄはオン状態となり、ＮＰＮトランジスタ３４ｇのベースに電圧がかかるので、ＮＰＮトランジスタ３４ｇはオン状態となり、ＮＰＮトランジスタ３４ｈはオフ状態となるので、低電圧検出信号Ｓ３４は出力されない。低電圧検出信号Ｓ３４が出力されない場合、図５中の出力電圧供給手段３５のＰＮＰトランジスタ３５ｇはオフ状態であるので、出力端子３５ｄから、逆流防止用ダイオード３５ｅを介して、第２補助巻線電圧Ｖｂが出力される。
【００４６】
一方、第２補助巻線電圧Ｖｂが１０Ｖ未満の場合には、ツェナーダイオード３４ｄはオフ状態となり、ＮＰＮトランジスタ３４ｇのベースは抵抗素子３４ｅにより接地電位となるので、ＮＰＮトランジスタ３４ｇはオフ状態となり、ＮＰＮトランジスタ３４ｈのベースに抵抗素子３４ｆを介して第２補助巻線電圧Ｖｂが印加されるので、ＮＰＮトランジスタ３４ｈはオン状態となるので、低電圧検出信号Ｓ３４が出力される。低電圧検出信号Ｓ３４が出力された場合、図５中の出力電圧供給手段３５のＰＮＰトランジスタ３５ｇはオン状態であるので、出力端子３５ｄから、第１補助巻線電圧Ｖａが出力される。
【００４７】
（II）  脈流が無視できない場合の動作
図１、図５において、第２補助巻線電圧Ｖｂが脈流を含んでおり、電圧検出手段３４の閾値電圧Ｖｒｅｆ付近の電圧で変化すると、図５中のＮＰＮトランジスタ３４ｇ，３４ｈのオン／オフ状態が激しく変化し、図５中の出力電圧供給手段３５中のＰＮＰトランジスタ３５ｇのオン／オフ状態が激しく変化して、補助電源回路３０の動作が不安定になる。
【００４８】
図７は、図１中の補助電源回路３０の動作を説明するための図であり、図１中の電圧検出手段３４に２つの閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２を設けた場合の補助電源回路３０の入出力特性を表している。図７において、横軸は第２補助巻線電圧Ｖｂを表し、縦軸はＤＣの出力電圧Ｖｄｄを表している。
【００４９】
図１、図７において、第２補助巻線電圧Ｖｂが高い電圧から低い電圧に変化した場合の閾値電圧をＶｒｅｆ１、第２補助巻線電圧Ｖｂが低い電圧から高い電圧に変化した場合の閾値電圧をＶｒｅｆ２とする。
【００５０】
図７において、第２補助巻線電圧Ｖｂが高い電圧から低い電圧に変化した場合、ＤＣの出力電圧Ｖｄｄは、点ｘ→点ａ→点ｂ→点ｃ→原点０のように変化し、第２補助巻線電圧Ｖｂが低い電圧から高い電圧に変化した場合、原点０→点ｃ→点ｄ→点ａ→点ｘのように変化する。
【００５１】
出力電圧Ｖｄｄが供給される制御回路の動作電圧範囲を仮定した場合の補助電源回路３０の動作範囲が図７に示されている。実施例１の補助電源回路３０の第２補助巻線電圧Ｖｂの動作電圧範囲は、Ｖｂ＝Ｖ１〜Ｖ４であり、第１補助巻線電圧Ｖａのみを使用した場合の第２補助巻線電圧Ｖｂの動作電圧範囲Ｖｂ＝Ｖ１〜Ｖ３及び第２補助巻線電圧Ｖｂのみを使用した場合の第２補助巻線電圧Ｖｂの動作電圧範囲Ｖｂ＝Ｖ２〜Ｖ４よりも広くなっている。
【００５２】
図８（ａ），（ｂ）は、図６中のコンパレータ３４ｋの入出力波形を示す図であり、同図（ａ）はヒステリシス無しの場合であり、同図（ｂ）はヒステリシス有りの場合である。
【００５３】
図６において、抵抗素子３４ｌ及び３４ｍの抵抗値Ｒ１，Ｒ２の値を選定すると、コンパレータ３４ｋの閾値電圧Ｖｒｅｆに対するヒステリシス幅ΔＶを調整することができる。
【００５４】
抵抗素子３４ｌの抵抗値Ｒ１＝０Ω、抵抗素子３４ｍの抵抗値Ｒ２＝∞とした場合のコンパレータ３４ｋの入出力波形が図８（ａ）に示されている。一方、抵抗素子３４ｌの抵抗値Ｒ１＝１Ω、抵抗素子３４ｍの抵抗値Ｒ２＝１００ｋΩとした場合のコンパレータ３４ｋの入出力波形が図８（ｂ）に示されている。図８（ａ），（ｂ）から、コンパレータ３４ｋに適当なヒステリシス幅ΔＶを持たせることで、補助電源回路３０の動作が安定することが分かる。
【００５５】
（実施例１の効果）
本発明の実施例１の補助電源回路３０によれば、次の（１）〜（３）のような効果がある。
【００５６】
（１）  第２補助巻線電圧Ｖｂが閾値電圧Ｖref以下であるか否かを判定し、第２補助巻線電圧Ｖｂが閾値電圧Ｖref以下であるときは、第１補助巻線電圧Ｖａを出力し、第２補助巻線電圧Ｖｂが閾値電圧より大きいときは、第２補助巻線電圧Ｖｂを出力するようにしている。これにより、補助電源回路３０に電圧ドロッパ１３が不要となるため、電圧ドロッパ１３の損失による効率低下や発熱を抑えることができる。
【００５７】
（２）  電圧検出手段３４は、ツェナーダイオード３４ｄ，３４ｊの逆方向の降伏電圧により閾値電圧Ｖｒｅｆを生成している。これにより、第１補助巻線電圧Ｖａ及び第２補助巻線電圧Ｖｂの正確な切り替え電圧の設定が可能になる。
【００５８】
（３）  電圧検出手段３４の判定に、ヒステリシスを持たせるようにしても良い。これにより、ＡＣの入力電圧Ｖｉｎに脈流が含まれる場合にも、安定に動作する補助電源回路３０を提供することができる。
【実施例２】
【００５９】
（実施例２の構成）
図９は、本発明の実施例２のスイッチング電源装置１００Ｂの構成の概略を示すブロック図であり、実施例１の構成を示す図１と共通の要素には共通の符号が付されている。
【００６０】
図９に示されたスイッチング電源装置１００Ｂは、直列共振コンバータの１つであるＬＬＣコンバータ４０と、実施例１とは構成が異なる補助電源回路３０Ａと、により構成されている。
【００６１】
ＬＬＣコンバータ４０は、ＤＣの入力電圧Ｖｉｎ、及びＤＣの入力電流ＩｉｎをスイッチングしてＡＣの入力電圧Ｖｉ及びＡＣの入力電流Ｉｉを生成し、生成したＡＣの入力電圧Ｖｉ及びＡＣの入力電流Ｉｉを直列共振により昇圧させた後、整流してＤＣの出力電圧Ｖｏｕｔ及びＤＣの出力電流Ｉｏｕｔを出力する回路である。このＬＬＣコンバータ４０は、ＤＣの入力電圧Ｖｉｎ及びＤＣの入力電流Ｉｉｎからなる第１ＤＣ入力電力が入力されると、入力電圧Ｖｉｎ、ＤＣの出力電圧Ｖｏｕｔ及び負荷電流Ｉｏｕｔの変化に応じて、出力電圧Ｖｏｕｔの値を一定値にするように、スイッチング周波数を変化させるスイッチング信号により、第１ＤＣ電力をスイッチングして第１ＡＣ電力を出力する制御回路４１を備えている。
【００６２】
ＬＬＣコンバータ４０は、ＤＣの入力電圧Ｖｉｎが入力される入力端子４０ａ，４０ｂを有しており、入力端子４０ａ，４０ｂの間には、パワーＭＯＳトランジスタ等により構成されるスイッチ素子４２，４３が直列接続されている。スイッチ素子４２及び４３の接続点には、直列共振用コンデンサ４４の一方の端子が接続され、直列共振用コンデンサ４４の他方の端子にはインダクタ４５の一方の端子が接続され、このインダクタ４５の他方の端子には、変換トランス４６の１次側の一端が接続されている。この変換トランス４６の１次側の他端は、入力端子４０ｂに接続されている。
【００６３】
変換トランスの２次側インダクタンス４７ａ及び４７ｂは、直列接続されている。インダクタンス４７ａの一方の端子には、平滑用コンデンサ４８ａの一方の端子及び整流用ダイオード４８ｂのアノードが接続されている。平滑用コンデンサ４８ａの他方の端子及び整流用ダイオード４８ｂのカソードは出力端子４０ｃに接続されている。
【００６４】
インダクタンス４７ｂの一方の端子には、平滑用コンデンサ４９ａの一方の端子及び整流用ダイオード４９ｂのアノードが接続されている。平滑用コンデンサ４９ａの他方の端子及び整流用ダイオード４９ｂのカソードは出力端子４０ｃに接続されている。
【００６５】
変換トランスの２次側インダクタンス４７ａ及び４７ｂの接続点は、出力端子４０ｄに接続されており、出力端子４０ｃと出力端子４０ｄからＤＣの出力電圧Ｖｏｕｔ及びＤＣの出力電流Ｉｏｕｔが負荷ＺＬに供給されるようになっている。
【００６６】
更に、ＬＬＣコンバータ４０は、２つのスイッチ素子４２，４３を負荷状態に応じてオン／オフ制御する制御回路４１を備えている。この制御回路４１は、動作電圧Ｖｄｄが供給されると駆動し、出力端子４０ｃとフィードバック端子ＦＢが接続されており、このフィードバック端子ＦＢに入力されるＤＣの出力電圧Ｖｏｕｔと、図示しない内部の基準電圧を比較して、負荷状態に応じて２つのスイッチ素子４２，４３をオン／オフ制御して、スイッチング周波数を制御するものである。
【００６７】
図１０は、図９中の電圧変換手段３１Ａ，第１及び第２整流手段３２、３３の構成を示す回路図であり、実施例１の電圧変換手段３１を示す図４と共通の要素には共通の符号が付されている。
【００６８】
図１０に示された電圧変換手段３１Ａでは、図４に示された電圧変換手段３１Ａにおける１次側巻線Ｎｐのインダクタンス３１ａに代えて、２つの２次側巻線Ｎｓのインダクタンス４７ａ，４７ｂが設けられている。電圧変換手段３１Ａでは、出力電圧Ｖｏｕｔ及び負荷ＺＬに流れる電流Ｉｏｕｔの変化に伴い、２つのインダクタンス４７ａ，４７ｂに流れるＡＣ電流Ｉｏが変化し、１次側の補助巻線Ｎｂ１，Ｎｂ２へそれぞれ供給される第１ＡＣ電圧ＶＡ、第２ＡＣ電圧ＶＢが供給される。
【００６９】
第１ＡＣ電圧ＶＡ及び第２ＡＣ電圧ＶＢは、２つのインダクタンス４７ａ，４７ｂのＡＣ出力電圧Ｖｏに対し、以下の式で与えられる。
ＶＡ＝{（Ｎｂ１＋Ｎｂ２）／Ｎｓ}Ｖｏ                ・・・（４）
ＶＢ＝（Ｎｂ２／Ｎｓ）Ｖｏ                          ・・・（５）
【００７０】
式（４）、（５）から、第２ＡＣ電圧ＶＢと第１ＡＣ電圧ＶＡとの比は、
ＶＢ／ＶＡ＝Ｎｂ２／（Ｎｂ１＋Ｎｂ２）              ・・・（６）
となる。式（６）より、図１０に示された電圧変換手段３１Ａにおける１次補助巻線３１ｂ及び３１ｃの巻線比（Ｎｂ１／Ｎｂ２）を調整することにより、第２ＡＣ電圧ＶＢと第１ＡＣ電圧ＶＡとの比を調整することができる。
【００７１】
図１０中の第１及び第２整流手段３２，３３は、実施例１の第１及び第２整流手段３２，３３を示す図４と同様である。
【００７２】
図９中の補助電源回路３０Ａは、ＬＬＣコンバータ４０中の変換トランス４６，４７ａ，４７ｂからＡＣ電力が電圧変換手段３１Ａへ入力されると、駆動され、出力電圧供給手段３５から第１補助巻線電圧Ｖａ又は第２補助巻線電圧Ｖｂを出力電圧Ｖｄｄとして、ＬＬＣコンバータ４０中の制御回路４１へ出力するものである。補助電源回路３０Ａの電圧変換手段３１Ａ以外の構成は、実施例１と同様である。
【００７３】
（実施例２の動作）
図９において、ＬＬＣコンバータ４０の出力端子４０ｃ，４０ｄの一方の端子４０ｃと、制御回路４１のフィードバック端子ＦＢと接続されており、ＬＬＣコンバータ４０の出力端子４０ｃ，４０ｄに接続されている負荷ＺＬで消費される電力に応じたＤＣの出力電圧Ｖｏｕｔが、制御回路４１のフィードバック端子ＦＢへ負帰還されるようになっている。制御回路４１は、負荷ＺＬで消費される電力に応じて変化するＤＣの出力電圧Ｖｏｕｔに基づいて、スイッチ素子４２，４３をオン／オフ制御するスイッチング周波数を制御している。
【００７４】
図１１は、図９中のＬＬＣコンバータ４０の負荷状態とスイッチング周波数の関係を示す特性図である。
【００７５】
図１１において、横軸は周波数（Ｈｚ）を表し、縦軸はＬＬＣコンバータ４０の電圧利得ゲイン（Ｖｏｕｔ/Ｖｉｎ）を表している。
【００７６】
図１１の（ａ）の範囲は通常動作範囲を示し、図１１の（ｂ）の範囲は重負荷動作範囲を示し、図１１の（ｃ）の範囲は軽負荷動作範囲を示しているが、図９に示されたスイッチング電源装置１００Ｂは、図１１の（ａ）の通常動作範囲のみで動作する。
【００７７】
図９のＬＬＣコンバータ４０内のコンデンサ４４、インダクタ４５、及びトランスの１次側コイル４６により、共振回路が構成されている。コンデンサ４４の容量をＣｒ、インダクタ４５のインダクタンス値をＬｒ、トランス４６の１次側の相互インダクタンスをＬｓとすると、この共振回路は、２つの共振周波数ｆswmin，ｆswmaxを有し、
ｆswmax＝１／２π√（Ｌｒ・Ｃｒ）
ｆswmin＝１／２π√［（Ｌｒ＋Ｌｓ）・Ｃｒ］
となる。
【００７８】
ＬＬＣコンバータ４０は、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ及び負荷ＺＬに流れる負荷電流Ｉｏｕｔの変化によって、ｆswmin〜ｆswmaxの範囲でスイッチング周波数ｆswを変化させることにより、出力電圧Ｖｏｕｔが一定のＤＣ電圧値になるように、動作の安定化を図っている。
【００７９】
図１２は、図９のスイッチング電源装置１００Ｂと従来例との出力電圧可変率に対する効率の特性の比較を示す図である。
【００８０】
図１２において、横軸は出力電圧可変率（％）を表し、縦軸はスイッチング電源装置の効率（％）を表している。
【００８１】
図１２には、本実施例２のスイッチング電源装置１００Ｂの出力電圧可変率に対する効率と、従来例１及び２のスイッチング電源装置１００，１００Ａの出力電圧可変率に対する効率とが示されている。
【００８２】
ここで、出力電圧可変率は、スイッチング電源装置１００，１００Ａ，１００Ｂの各々の定格出力電圧をＶｏｕｔｓとし、負荷により決まる実際の出力電圧をＶｏｕｔとしたとき、Ｖｏｕｔ／Ｖｏｕｔｓ×１００（％）で与えられる値とする。
【００８３】
図１２より、実施例２のスイッチング電源装置１００Ｂの効率は、従来例１及び２のスイッチング電源装置１００，１００Ａより高い効率を示している。特に、出力電圧可変率の高い領域において、実施例２のスイッチング電源装置１００Ｂの効率は、従来例のスイッチング電源装置１００，１００Ａに較べ高い効率を示している。
【００８４】
（実施例２の効果）
本実施例２によれば、実施例１の効果に加え、次のような効果がある。
【００８５】
スイッチング電源装置１００Ｂは、ＬＬＣコンバータ４０の変換トランスから供給される電力により補助電源回路３０Ａを駆動し、補助電源回路３０Ａの出力電圧供給手段３５の出力電圧ＶｄｄをＬＬＣコンバータ４０内の制御回路４１へ供給するようにしている。これにより、スイッチング電源装置１００Ｂは、出力電圧可変率に対する効率が従来例のスイッチング電源装置１００，１００Ａに較べ高くなる。
【実施例３】
【００８６】
（実施例３の構成）
図１３は、本発明の実施例３のスイッチング電源装置１００Ｃの構成の概略を示すブロック図であり、実施例１の構成を示す図１と共通の要素には共通の符号が付されている。
【００８７】
図１３に示されたスイッチング電源装置１００Ｃは、力率改善回路（以下「ＰＦＣ」という。）５０と、補助電源回路３０Ｂと、により構成されている。
【００８８】
ＰＦＣ５０は、ＡＣ電力を入力し、入力されたＡＣ電力を指令信号に基づいてＡＣの電圧ＶｉとＡＣの電流Ｉｉとの位相を一致させて力率を改善すると共に、位相が一致するように制御されたＡＣの電圧Ｖｏ及びＡＣの電流Ｉｏを整流してＤＣの出力電圧Ｖｏｕｔ及びＤＣの出力電流Ｉｏｕｔを出力する回路である。
【００８９】
ＰＦＣ５０は、ＡＣの入力電圧Ｖｉｎ及びＡＣの入力電流Ｉｉｎが入力される入力端子５０ａ及び５０ｂを有している。入力端子５０ａ及び５０ｂには、全波整流電圧を出力するダイオードブリッジ等により構成される全波整流回路５１が接続されている。この全波整流回路５１の出力端子５１ａ，５１ｂには、平滑用コンデンサ５２の両端子が接続され、出力端子５１ｂは接地されている。全波整流回路５１の一方の出力端子５１ａには、変換トランス５３の１次側巻線Ｎｐのインダクタンス５３ａを介して整流用ダイオード５６のアノードが接続されている。
【００９０】
変換トランス５３の１次側巻線Ｎｐのインダクタンス５３ａと整流用ダイオード５６のアノードとの接続点と、全波整流回路５１の他方の出力端子５１ｂとの間には、パワーＭＯＳトランジスタ等で構成されるスイッチ素子５５が接続されている。
【００９１】
ＰＦＣ５０は、制御回路５４を有しており、この制御回路５４は、補助電源回路３０Ａの出力電圧Ｖｄｄが入力されると駆動され、フィードバック端子ＦＢに入力されるフィードバック電圧ＶＦＢに従って、スイッチ素子５５をオン／オフ制御するための制御信号Ｓ５４を出力するものである。
【００９２】
整流用ダイオード５６のカソードと、全波整流回路５１の他方の出力端子５１ｂとの間には、整流用ダイオード５６のカソード側を正極性とするアルミ電解コンデンサ等により構成される平滑用コンデンサ５７が接続されている。整流用ダイオード５６のカソードと、全波整流回路５１の出力端子５１ｂとの間には、直列接続された抵抗素子５８，５９が、平滑用コンデンサ５７と並列に接続されている。
【００９３】
２つの抵抗素子５８，５９との接続点と、制御回路５４のフィードバック端子ＦＢとが接続され、ＤＣ出力電圧Ｖｏｕｔを抵抗素子５８，５９により分圧したフィードバック電圧ＶＦＢが制御回路５４のフィードバック端子ＦＢへ入力されるようになっている。更に、２つの抵抗素子５８，５９との接続点と、全波整流回路５１の出力端子５１ｂとの間に、フィードバック電圧ＶＦＢに対するノイズ除去用コンデンサ６０が接続されている。
【００９４】
制御回路５４は、フィードバック入力端子ＦＢに入力されるＤＣの出力電圧Ｖｏｕｔを分圧したフィードバック電圧ＶＦＢと内部の設定電圧とを比較し、この比較結果に基づいてスイッチ素子５５へ制御信号Ｓ５４を出力して、フィードバック電圧ＶＦＢが内部の設定電圧と等しくなるようにスイッチ素子５５をオン／オフ制御する回路である。制御回路５４は、ＩＣ等で構成されている。この制御回路５４へ供給される出力電圧Ｖｄｄは、一定の電圧範囲の場合にのみ動作が保証されている。
【００９５】
図１３中の補助電源回路３０Ｂでは、ＰＦＣ５０中の変換トランス５３が、図１中の電圧変換手段３１を兼ねている。変換トランス５３の２次側の補助巻線Ｎｂ１，Ｎｂ２のインダクタンス５３ｂ，５３ｃに誘起されて入力される第１補助巻線電圧ＶＡ及び第２補助巻線電圧ＶＢは、１次側の巻線Ｎｐのインダクタンス５３ａの両端の電圧をＶｐとすると、以下の式で与えられる。
ＶＡ＝{（Ｎｂ１＋Ｎｂ２）／Ｎｐ}Ｖｐ                ・・・（７）
ＶＢ＝（Ｎｂ２／Ｎｐ）Ｖｐ                          ・・・（８）
【００９６】
式（７）、（８）から、第２ＡＣ電圧ＶＢと第１ＡＣ電圧ＶＡとの比は、
ＶＢ／ＶＡ＝Ｎｂ２／（Ｎｂ１＋Ｎｂ２）              ・・・（９）
となる。式（９）より、図１３に示された電圧変換手段５３における２次補助巻線５３ｂ及び５３ｃの巻線比（Ｎｂ１／Ｎｂ２）を調整することにより、第２ＡＣ電圧ＶＢと第１ＡＣ電圧ＶＡとの比を調整することができる。
【００９７】
補助電源回路３０Ｂは、電圧変換手段５３により、第１整流手段３２及び第２整流手段３３に第１ＡＣ電圧ＶＡ及び第２ＡＣ電圧ＶＢが入力されると駆動し、出力電圧供給手段３５から第１補助巻線電圧Ｖａ又は第２補助巻線電圧ＶｂをＤＣの出力電圧Ｖｄｄとして制御回路５４へ出力するものである。補助電源回路３０Ｂの電圧変換手段５３以外の構成は、実施例１の補助電源回路３０と同様である。
【００９８】
（実施例３の動作）
図１４−１（ａ），（ｂ）は、図１３のＰＦＣ５０の動作を説明するための入力波形図であり、図１４−２（ａ），（ｂ）は、図１３のＰＦＣ５０の動作を説明するための整流前の出力波形図であり、図１４−３（ａ），（ｂ）は、図１３のＰＦＣ５０の動作を説明するための整流後の出力波形図である。
【００９９】
図１４−１（ａ）は電流Ｉｉ及び図１４−１（ｂ）は電圧Ｖｉの波形図、図１４−２（ａ）はインダクタ５３と整流ダイオード５６のアノードとの接続点での電流Ｉｏ及び図１４−２（ｂ）は電圧Ｖｏの波形図、及び図１３−４（ａ）はＤＣの出力電流Ｉｏｕｔ及び図１４−３（ｂ）はＤＣの出力電圧Ｖｏｕｔの波形図を示している。
【０１００】
図１４−１、図１４−２、図１４−３において、横軸は時間（ｍｓ）を表し、縦軸は電流（Ａ）及び電圧（Ｖ）を表している。図１４−１，図１４−２，図１４−３では、ＡＣの入力周波数５０Ｈｚの場合であり、電圧及び電流の波形は、１０ｍｓ毎に山と谷を繰り返している。
【０１０１】
図１３において、ＰＦＣ５０へ入力されるＡＣの入力電圧Ｖｉｎ及び入力電流Ｉｉｎは、全波整流した波形であり、図１４−１（ａ），（ｂ）に示すような波形となる。パワーＭＯＳトランジスタ５５を制御回路５４の出力信号Ｓ５４でオン／オフ制御すると、オン状態の時に電圧及び電流が上昇し、オフ状態の時に電圧及び電流が下降する。そのため、インダクタ５３と整流用ダイオード５６のアノードの接続点の整流前の波形は、図１４−２（ａ），（ｂ）に示すような鋸歯状の波形となる。入力電圧Ｖｉｎ及び入力電流Ｉｉｎを、図１４−２のような波形にスイッチング制御することにより、電圧Ｖｏと電流Ｉｏの位相をほぼ一致させ、力率を改善することができる。
【０１０２】
所定の波高値に調整された鋸歯状の波形の電圧Ｖｏ及び電流Ｉｏは、整流用ダイオード５６と電解コンデンサ５７により平滑化され、図１４−３（ａ），（ｂ）に示すようなＤＣの出力電流Ｉｏｕｔ及びＤＣの出力電圧Ｖｏｕｔが出力される。
【０１０３】
図１５は、図１３のスイッチング電源装置１００Ｃと従来例との入力電圧に対する効率の特性の比較を示す図である。
【０１０４】
図１５において、横軸はＡＣの入力電圧Ｖｉｎ（Ｖ）を表し、縦軸はスイッチング電源装置の効率（％）を表している。
【０１０５】
図１５には、本実施例３のスイッチング電源装置１００ＣのＡＣの入力電圧Ｖｉｎに対する効率と、従来例１及び２のスイッチング電源装置１００，１００ＡのＡＣの入力電圧Ｖｉｎに対する効率とが示されている。図１５より、実施例３のスイッチング電源装置１００Ｃの効率は、従来例１及び２のスイッチング電源装置１００，１００Ａより高い効率を示している。特に、実施例３のスイッチング電源装置１００Ｃの効率は、従来例のスイッチング装置１００，１００Ａに較べＡＣの入力電圧Ｖｉｎの変化に対して変化の少ない高い効率を示している。
【０１０６】
（実施例３の効果）
本実施例３のスイッチング電源装置１００Ｃによれば、実施例１の効果に加え、次のような効果がある。
【０１０７】
スイッチング電源装置１００Ｃは、ＰＦＣ５０の変換トランス５３から供給される電力により補助電源回路３０Ｂを駆動し、補助電源回路３０Ｂの出力電圧供給手段３５の出力電圧ＶｄｄをＰＦＣ５０内の制御回路５４へ供給するようにしている。これにより、スイッチング電源装置１００Ｃは、従来例のスイッチング電源装置１００，１００Ａに較べ、入力電圧の変動に対して安定で高い効率を実現できる。
【０１０８】
（変形例）
本発明は、上記実施例１〜３に限定されず、種々の利用形態や変形例が可能である。この利用形態や変形例として、例えば、次の（ａ）〜（ｃ）のようなものがある。
【０１０９】
（ａ）  実施例１〜３の補助電源回路３０，３０Ａ，３０Ｂでは、第１及び第２整流手段３２，３３は、整流用ダイオード３２ａ，３３ａと平滑用コンデンサ３２ｂ，３３ｂとから構成される半波整流回路であるとして説明したが、第１及び第２整流手段は半波整流回路に限定されない。例えば、２つの整流用ダイオードを用いた全波整流回路としても良い。
【０１１０】
（ｂ）  実施例１〜３の補助電源回路３０，３０Ａ，３０Ｂでは、電圧検出手段３４は、抵抗と、ツェナーダイオード３４ｄ，３４ｊにより閾値電圧Ｖｒｅｆを生成するとして説明したが、入力電圧Ｖｉｎに依存しないレギュレータの出力電圧を抵抗により分圧して閾値電圧Ｖｒｅｆを生成するようにしても良い。
【０１１１】
（ｃ）  実施例２及び３では、補助電源回路３０，３０Ａ，３０Ｂと組み合わせる主電源回路部として、直列共振コンバータ４０及び力率改善回路５０の例を説明したが、補助電源回路３０，３０Ａ，３０Ｂと組み合わせる主電源回路部は、直列共振コンバータ４０及び力率改善回路５０に限定されない。例えば、直列共振コンバータ４０と組み合わせる第１の補助電源回路３０，３０Ａ，３０Ｂと、力率改善回路５０とを組み合わせる第２の補助電源回路３０，３０Ａ，３０Ｂと、を別個に設けてスイッチング電源装置を構成しても良い。
【符号の説明】
【０１１２】
１０，１０Ａ，３０，３０Ａ，３０Ｂ        補助電源回路
１３        電圧ドロッパ
２０        主電源回路
２３，４１，５４        制御回路
３１，３１Ａ        電圧変換手段
３２        第１整流手段
３３        第２整流手段
３４        電圧検出手段
３４ｃ，３４ｅ，３４ｆ，３４ｌ，３４ｍ        抵抗素子
３４ｄ，３４ｊ        ツェナーダイオード
３４ｇ，３４ｈ        ＮＰＮトランジスタ
３４ｋ        コンパレータ
３５        出力電圧供給手段
３５ｅ        逆流防止ダイオード
３５ｇ        ＰＮＰトランジスタ
４０        ＬＬＣコンバータ
４２，４３        スイッチ素子
５０        力率改善回路
５３        電圧変換手段
５５        スイッチ素子
１００，１００Ａ，１００Ｂ，１００Ｃ        スイッチング電源装置
【図１】
2014050220.tif 000003
【図２】
2014050220.tif 000004
【図３】
2014050220.tif 000005
【図４】
2014050220.tif 000006
【図５】
2014050220.tif 000007
【図６】
2014050220.tif 000008
【図７】
2014050220.tif 000009
【図８】
2014050220.tif 000010
【図９】
2014050220.tif 000011
【図１０】
2014050220.tif 000012
【図１１】
2014050220.tif 000013
【図１２】
2014050220.tif 000014
【図１３】
2014050220.tif 000015
【図１４−１】
2014050220.tif 000016
【図１４−２】
2014050220.tif 000017
【図１４−３】
2014050220.tif 000018
【図１５】
2014050220.tif 000019