(57)【要約】【課題】異なる層に配置された電極を最小限の面積で電気的に接続させ、積層された二つの容量素子を並列接続し、容量素子の大容量化を図ること。【解決手段】第１容量電極１６ａと第１誘電体層１６ｂと第２容量電極１６ｃとが積層され、第２容量電極１６ｃと第２誘電体層１６ｄと第３容量電極１６ｅとが積層され、第３容量電極１６ｅを覆う第４層間絶縁層１１ｅと、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ５４と、コンタクトホールＣＮＴ５４の内部に配置される第３中継電極４３と、を含み、第１容量電極１６ａの外縁が第２容量電極１６ｃから張り出し、第１容量電極１６ａの外縁と第２容量電極１６ｃの外縁との間に第３容量電極１６ｅの外縁が配置され、第３容量電極１６ｅの外縁の少なくとも一部はコンタクトホールＣＮＴ５４の領域に含まれ、第１容量電極１６ａと第３容量電極１６ｅとは第３中継電極４３を介して接続されている。【選択図】図８
2014056212.tif 000002
【特許請求の範囲】
【請求項１】
第１電極、第１容量絶縁層、及び第２電極が第１の方向に積層され、
前記第２電極、第２容量絶縁層、及び第３電極が前記第１の方向に積層され、
前記第３電極を覆う絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールの内部に配置される導電膜と、
を含み、
前記第１の方向に交差する第２の方向に前記第１電極の外縁が前記第２電極の外縁から張り出し、
前記第１電極の外縁と前記第２電極の外縁との間に前記第３電極の外縁が配置され、
前記第１の方向から見て、前記第３電極の外縁の少なくとも一部は前記コンタクトホールの領域に含まれ、
前記第１電極と前記第３電極とは、前記導電膜を介して接続されることを特徴とする電気光学装置。
【請求項２】
前記第１電極と前記第１容量絶縁層との間で前記第１電極の外縁を覆う第１層間絶縁層と、前記第２電極と前記第２容量絶縁層との間で前記第２電極の外縁を覆う第２層間絶縁層と、を備えていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記コンタクトホール内で露出された前記第１電極の面積と、前記コンタクトホール内で露出された第３電極の面積とは、略同等であることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記絶縁層はシリコンの酸化物または窒化物あるいは酸窒化物のいずれかを含み、前記第３電極はタングステンシリサイドであることを特徴とする請求項１乃至３のいずれか１項に記載の電気光学装置。
【請求項５】
トランジスターと、前記トランジスターの半導体層と前記第１電極とで挟まれた第２絶縁層と、を有し、
前記第２電極は、前記第２絶縁層と前記第１容量絶縁層とを貫通する第２コンタクトホールを介して、前記トランジスターの半導体層に接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の電気光学装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の電気光学装置を備えていることを特徴とした電子機器。
【請求項７】
第１電極、第１容量絶縁層、第２電極、第２容量絶縁層、第３電極、及び絶縁層が第１の方向に積層され、前記絶縁層を貫通するコンタクトホールと前記コンタクトホールの内部に配置される導電膜とで、前記第１電極と前記第３電極とが電気的に接続された電気光学装置の製造方法であって、
前記第１の方向に交差する第２の方向に前記第１電極の外縁が前記第２電極の外縁から張り出すように、前記第２電極を形成する工程と、
前記第１電極の外縁と前記第２電極の外縁との間に前記第３電極の外縁が配置されるように、前記第３電極を形成する工程と、
前記第１の方向から見て、前記第３電極の外縁の少なくとも一部を含み、前記第１電極と前記第３電極とを露出させる前記コンタクトホールを形成する工程と、
前記コンタクトホール内で露出された前記第１電極と前記第３電極とを覆う導電膜を形成する工程と、を備えていることを特徴とする電気光学装置の製造方法。
【請求項８】
前記絶縁層はシリコンの酸化物または窒化物あるいは酸窒化物のいずれかを含み、前記第３電極はタングステンシリサイドであることを特徴とする請求項７に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法、及び当該電気光学装置を搭載した電子機器に関する。
【背景技術】
【０００２】
従来より、電気光学装置の一例であるアクティブ駆動型の液晶表示装置は、プロジェクターのような投射型表示装置の光変調手段（ライトバルブ）に多用されている。当該ライトバルブ用途の液晶表示装置では、画素の高開口率化と共に画素ピッチの微細化が進展し、例えばフルハイビジョン対応の液晶表示装置（１９２０×１０８０画素）に加えて、フルハイビジョンの４倍以上の画素数を有する高精細液晶表示装置（４０９６×２１６０画素）が開発されている。
【０００３】
高精細液晶表示装置の画素サイズは概略８μｍ〜９μｍ角と非常に小さく、各画素には画素電極、画素電極をスイッチング制御する薄膜トランジスター（Thin Film Transistor；以下ＴＦＴと略す）、及び画素電極に書き込まれた画像信号を保持する保持容量（容量素子）などが配置されている。より鮮明な表示を得るためには、容量素子を大容量化し、画素電極に書き込まれた画像信号の劣化を抑制する必要があった。さらに、容量素子は開口率を低下させる構成要素であるので、画素における容量素子の占有面積の増加を抑制しつつ、容量素子の大容量化を図ることが望ましく、例えば、複数の容量素子を積層、並列接続し、容量素子の占有面積の増加を招かずに容量素子の大容量化を図る必要があった。
【０００４】
一方、画素に配置されたＴＦＴや容量素子などは、絶縁層を挟んで対向配置された電極同士が絶縁層に形成されたコンタクトホールを介して電気的に接続された構成を有している。当該コンタクトホールも開口率を低下させる構成要素であるので、画素におけるコンタクトホールの占有面積を小さくすることが望ましい。例えば、複数の電極をより小さい面積のコンタクトホールで接続する方法として、特許文献１に記載の方法が提案されていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−３７１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の方法は、絶縁層を挟んで３層以上に連続して積層された導電膜を互いに接続する方法であり、積層された複数の容量素子を構成する電極の接続に適用できないという課題があった。詳しくは、容量素子は絶縁層を挟んで対向配置された一対の電極で構成されており、特許文献１に記載の方法では、対向配置された一対の電極が電気的に接続されるので、積層された複数の容量素子を構成する電極の接続に適用できないという課題があった。
絶縁層を挟んで対向配置された第１電極と第２電極とを有する第１の容量素子と、絶縁層を挟んで対向配置された第３電極と第４電極とを有する第２の容量素子とが積層された構成において、両容量素子を並列接続するために、例えば第１電極と第３電極とを電気的に接続することが必要になる。その場合、第１電極に積層された絶縁膜にコンタクトホールを形成し、第３電極に積層された絶縁膜に他のコンタクトホールを形成し、当該コンタクトホール内の第１電極と当該他のコンタクトホール内の第３電極とを導電膜で配線する必要があった。すなわち、異なる層に配置された２種類の電極を電気的に接続するために、少なくとも２個のコンタクトホールが必要であった。小さな画素サイズの高精細液晶表示装置では、積層された容量素子を並列接続するために、新たなコンタクトホールが画素に形成されると、開口率が大きく低下するという課題もあった。
【課題を解決するための手段】
【０００７】
本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例に係る電気光学装置は、第１電極と第１容量絶縁層と第２電極とが第１の方向に積層され、第２電極と第２容量絶縁層と第３電極とが第１の方向に積層され、第３電極を覆う絶縁層と、絶縁層を貫通するコンタクトホールと、コンタクトホールの内部に配置される導電膜と、を含み、第１の方向に交差する第２の方向に第１電極の外縁が第２電極の外縁から張り出し、第１電極の外縁と第２電極の外縁との間に第３電極の外縁が配置され、第１の方向から見て第３電極の外縁の少なくとも一部はコンタクトホールの領域に含まれ、第１電極と第３電極とは導電膜を介して接続されることを特徴とする。
【０００９】
第２の方向に沿って第２電極の外縁、第３電極の外縁、及び第１電極の外縁が配置され、第２の方向に交差する第１の方向から見て、コンタクトホールは第３電極の外縁を含んで形成されている。さらに、コンタクトホール内において、第２電極の外縁と第３電極の外縁との間の領域では第３電極が露出され、第３電極の外縁と第１電極の外縁との間の領域では第１電極が露出されている。換言すれば、コンタクトホールは、第３電極の外縁を挟んで、第３電極が露出された領域と第１電極が露出された領域とを有している。さらに、コンタクトホール内に導電膜を埋め込むことで、第１電極と第３電極とを当該導電膜によって電気的に接続することができる。すなわち、異なる層に配置された二つの電極（第１電極、第３電極）を、一つのコンタクトホールというより小さい面積のコンタクトホールを介して電気的に接続することができる。
さらに、本適用例に係る電気光学装置では、第１電極と第１容量絶縁層と第２電極とで第１の容量素子が形成され、第２電極と第２容量絶縁層と第３電極とで第２の容量素子が形成され、第１の容量素子と第２の容量素子とが積層された構造を有している。第１の容量素子及び第２の容量素子において、第２電極は一方の電極であり、第１電極及び第３電極は当該一方の電極に対向する他方の電極となる。当該他方の電極である第１電極及び第３電極も、上述したより小さい面積のコンタクトホールを介して電気的に接続されているので、積層された第１の容量素子と第２の容量素子とは並列接続されている。すなわち、積層、並列接続された二つの容量素子で保持容量を構成することによって、単位面積当たりの容量が大きくなり、電気光学装置の表示性能を向上させることができる。
【００１０】
［適用例２］上記適用例に記載の電気光学装置は、第１電極と第１容量絶縁層との間で第１電極の外縁を覆う第１層間絶縁層と、第２電極と第２容量絶縁層との間で第２電極の外縁を覆う第２層間絶縁層と、を備えていることが好ましい。
【００１１】
第１電極と第１容量絶縁層と第２電極とで構成される第１の容量素子において、第１電極の外縁（段差部）を第１層間絶縁層で覆うことによって、第１電極の段差部における第１電極と第２電極との短絡を抑制することができる。同様に、第２電極と第２容量絶縁層と第３電極とで構成される第２の容量素子において、第２電極の外縁（段差部）を第２層間絶縁層で覆うことによって、第２電極の段差部における第２電極と第３電極との短絡を抑制することができる。
【００１２】
［適用例３］上記適用例に記載の電気光学装置は、コンタクトホール内で露出された第１電極の面積と、コンタクトホール内で露出された第３電極の面積とは、略同等であることが好ましい。
【００１３】
コンタクトホール内で第１電極と導電膜とが接触する面積（露出された第１電極の面積）と、コンタクトホール内で第３電極と導電膜とが接触する面積（露出された第３電極の面積）とは略同等となっているので、第１電極または第３電極のいずれかで導電膜との接触面積が小さくなり、コンタクト抵抗が大きくなるという不具合を抑制することができる。従って、第１電極と第３電極とを導電膜によって安定して電気的に接続することができる。
【００１４】
［適用例４］上記適用例に記載の電気光学装置は、絶縁層はシリコンの酸化物または窒化物あるいは酸窒化物のいずれかを含み、第３電極はタングステンシリサイドであることが好ましい。
【００１５】
本適用例では、シリコンの酸化物または窒化物あるいは酸窒化物のいずれかを含む絶縁層を貫いて（エッチングして）、第１電極及び第３電極を露出させるコンタクトホールを形成する必要がある。また、第３電極は、タングステンシリサイドで構成され、シリコンの酸化物または窒化物あるいは酸窒化物のいずれかを含む絶縁層をエッチングする際に優れたエッチング耐性を有しているので、第３電極へのエッチングダメージを抑制して当該コンタクトホールを形成することができる。
【００１６】
［適用例５］上記適用例に記載の電気光学装置は、トランジスターと、トランジスターの半導体層と第１電極とで挟まれた第２絶縁層と、を有し、第２電極は、第２絶縁層と第１容量絶縁層とを貫通する第２コンタクトホールを介して、トランジスターの半導体層に接続されていることが好ましい。
【００１７】
本適用例に係る電気光学装置では、第１電極と第１容量絶縁層と第２電極とで第１の容量素子が形成され、第２電極と第２容量絶縁層と第３電極とで第２の容量素子が形成され、第１の容量素子と第２の容量素子とが積層、並列接続された構造を有している。そして、第２電極は、第１の容量素子及び第２の容量素子を構成する一方の電極となる。第２電極をトランジスターの半導体層に接続することによって、当該トランジスターを介して所定の信号を、第１の容量素子及び第２の容量素子を構成する一方の電極（第２電極）に供給することができる。
【００１８】
［適用例６］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えていることを特徴とする。
【００１９】
本適用例の電子機器は、容量素子を大容量化することで表示性能が向上した電気光学装置を備えているので、例えば当該電気光学装置をライトバルブとして使用することで、表示性能に優れたプロジェクターや投射型テレビなどを提供することができる。さらに、当該電気光学装置をモニターとした、例えばＨＭＤ（Head Mounted Display）やデジタルカメラなどの小型・軽量の電子機器を提供することができる。さらに、本発明の電気光学装置は、モバイルコンピューター、車載機器、オーディオ機器、及び情報端末機器など各種電子機器の表示部に適用させることもできる。
【００２０】
［適用例７］本適用例に記載の電気光学装置の製造方法は、第１電極と第１容量絶縁層と第２電極と第２容量絶縁層と第３電極と絶縁層とが第１の方向に積層され、絶縁層を貫通するコンタクトホールとコンタクトホールの内部に配置される導電膜とで、第１電極と第３電極とが電気的に接続された電気光学装置の製造方法であって、第１の方向に交差する第２の方向に第１電極の外縁が第２電極の外縁から張り出すように第２電極を形成する工程と、第１電極の外縁と第２電極の外縁との間に第３電極の外縁が配置されるように第３電極を形成する工程と、第１の方向から見て第３電極の外縁の少なくとも一部を含み第１電極と第３電極とを露出させるコンタクトホールを形成する工程と、コンタクトホール内で露出された第１電極と第３電極とを覆う導電膜を形成する工程と、を備えていることを特徴とする。
【００２１】
第１電極と第１容量絶縁層と第２電極と第２容量絶縁層と第３電極と絶縁層とが第１の方向に積層された構成において、第１の方向と交差する第２の方向に、第２電極の外縁、第３電極の外縁、及び第１電極の外縁が順に張り出すように、各電極を形成する。第３の電極の外縁を含むコンタクトホールを形成するためのレジストをマスクにして、第３電極に積層されている絶縁層、及び第１電極に積層されている第１容量絶縁層と第２容量絶縁層と絶縁層とをエッチングし、第３電極と第１電極とを露出させるコンタクトホールを形成する。コンタクトホール内で露出された第１電極と第３電極とを導電膜で覆うことによって、第１電極と第３電極とを電気的に接続することができる。すなわち、当該工程を経ることによって、一つのコンタクトホールというより小さい面積で、第１電極と第３電極とを電気的に接続することができる。
さらに、第３電極に積層されている絶縁層、及び第１電極に積層されている第１容量絶縁層と第２容量絶縁層と絶縁層とを、例えば同じレジストをマスクにして連続的にエッチングすることで、最小限のフォトリソ工数でコンタクトホールを形成することができる。
【００２２】
［適用例８］上記適用例に記載の電気光学装置の製造方法は、絶縁層はシリコンの酸化物または窒化物あるいは酸窒化物のいずれかを含み、第３電極はタングステンシリサイドであることが好ましい。
【００２３】
第３電極はタングステンシリサイドで構成され、シリコンの酸化物または窒化物あるいは酸窒化物のいずれかを含む絶縁層をエッチングする際に優れたエッチング耐性を有しているので、第３電極へのエッチングダメージを抑制して当該コンタクトホールを形成することができる。
例えば、第３電極に積層されている絶縁層、及び第１電極に積層されている第１容量絶縁層と第２容量絶縁層と絶縁層とを、同じエッチング性能を有した膜（シリコンの酸化物または窒化物あるいは酸窒化物のいずれかを含む絶縁層）で構成することによって、第３電極に積層されている絶縁層、及び第１電極に積層されている第１容量絶縁層と第２容量絶縁層と絶縁層とを連続的にエッチングし、コンタクトホールを形成しても、第３電極へのエッチングダメージを抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】実施形態に係る液晶表示装置の構成を示す模式平面図。
【図２】図１に示す液晶表示装置のＨ−Ｈ’線に沿う模式断面図。
【図３】実施形態に係る液晶表示装置の電気的な構成を示す等価回路図。
【図４】実施形態に係る液晶表示装置における画素の構成を示す模式平面図。
【図５】実施形態に係る液晶表示装置における画素の構成を示す模式平面図。
【図６】実施形態に係る液晶表示装置における画素の構成を示す模式平面図。
【図７】実施形態に係る液晶表示装置における画素の構成を示す模式平面図。
【図８】図４乃至図７に示すＡ−Ａ’線に沿った画素の模式断面図。
【図９】積層された容量素子を並列接続させるコンタクト領域を形成するための工程フロー。
【図１０】主要工程におけるコンタクト領域の模式断面図。
【図１１】実施形態に係る液晶表示装置を搭載したプロジェクターの構成を示す平面図。
【発明を実施するための形態】
【００２５】
以下、図面を参照して、本発明の実施形態について説明する。係る実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の各図においては、各層や各部位を図面上で認識可能な程度の大きさとするため、各層や各部位の縮尺を実際とは異ならせしめてある。
【００２６】
（実施形態）
本実施形態では、電気光学装置の一例として、薄膜トランジスター（以下、ＴＦＴと称す）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶表示装置を例に挙げて説明する。この液晶表示装置は、例えば、後述する投射型表示装置（液晶プロジェクター）の光変調素子（ライトバルブ）として好適に用いることができるものである。
【００２７】
「液晶表示装置の構成」
図１は、液晶表示装置の構成を示す模式平面図である。図２は、図１に示す液晶表示装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶表示装置の電気的な構成を示す等価回路図である。以下、液晶表示装置の構成を、図１〜図３を参照しながら説明する。
【００２８】
図１及び図２に示すように、本実施形態の液晶表示装置１は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基板１１、及び対向基板２０を構成する第２基板１２は、例えば、ガラス基板、石英基板等の透明基板、又はシリコン基板が用いられている。
【００２９】
素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材１４を介して接着され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのギャップ材（図示省略）が混入されている。
【００３０】
対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光層１８が設けられている。遮光層１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光層１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、素子基板１０においても複数の画素Ｐを平面的に区分する遮光部が設けられている。また、表示領域Ｅは、ダミー画素を含んでも良い。
【００３１】
第１基板１１の１辺部と、１辺部に沿ったシール材１４との間にデータ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４の内側に検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４の内側に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部のシール材１４の内側には、２つの走査線駆動回路２４を繋ぐ複数の配線（図示省略）が設けられている。
【００３２】
これらデータ線駆動回路２２及び走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向、当該Ｘ方向と当該Ｙ方向とに直交し素子基板１０から対向基板２０に向かう方向をＺ方向、及びＺ（＋）方向を上として説明する。
なお、Ｚ方向は、本発明における「第１の方向」の一例である。
【００３３】
図２に示すように、第１基板１１のＺ（＋）方向側の面には、画素Ｐごとに設けられた光透過性を有する画素電極２７及びスイッチング素子としてのＴＦＴ３０と、信号配線と、これらを覆う配向膜２８とが設けられている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。
【００３４】
第２基板１２のＺ（−）方向側の面には、遮光層１８と、これを覆うように成膜された層間絶縁層（図示省略）と、層間絶縁層を覆うように設けられた共通電極３１と、共通電極３１を覆う配向膜３２とが設けられている。
【００３５】
遮光層１８は、図１に示すように、平面的に走査線駆動回路２４、検査回路２５と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３６】
共通電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、層間絶縁層を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００３７】
画素電極２７を覆う配向膜２８及び共通電極３１を覆う配向膜３２は、液晶表示装置１の光学設計に基づいて選定される。例えば、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００３８】
図３に示すように、液晶表示装置１は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａ及び複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００３９】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４０】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域に電気的に接続されている。
【００４１】
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎが供給されている。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍが供給されている。
【００４２】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００４３】
液晶表示装置１は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
【００４４】
保持された画像信号Ｄ１〜Ｄｎの劣化（リーク）を防止するために、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。
【００４５】
このような液晶表示装置１は、例えば透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４６】
「画素の構成」
図４〜図７は、液晶表示装置における画素の構成を示す模式平面図である。図８は図４〜図７に示すＡ−Ａ’線に沿った画素の模式断面図である。以下、画素の平面的な構造と断面構造について、図４〜図８を参照しながら説明する。
【００４７】
なお、図４は、画素Ｐのうち遮光膜からゲート電極までの層を示す模式平面図である。図５は、第１容量電極から第２容量電極までの層を示す模式平面図である。図６は、第３容量電極からデータ線までの層を示す模式平面図である。図７は、容量線から画素電極までの層を示す模式平面図である。
【００４８】
まず、図４に示すように、Ｘ方向に延在する非開口領域には、遮光膜の一例である走査線３ａが設けられている。走査線３ａは、遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。遮光性の導電材料としては、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等が挙げられる。
【００４９】
Ｙ方向に延在する非開口領域には、図３に示したＴＦＴ３０が設けられている。遮光性を有する非開口領域にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。
【００５０】
具体的には、図４に示すように、ＴＦＴ３０は、データ線側ソースドレイン領域３０ｓと、画素電極側ソースドレイン領域３０ｄと、チャネル領域３０ｃと、を有する半導体層３０ａを備えている。半導体層３０ａは、上記したように、Ｙ方向に延在する非開口領域に配置されている。
【００５１】
更に、ＴＦＴ３０は、非開口領域において走査線３ａに沿うようにゲート電極３０ｇが設けられている。ゲート電極３０ｇは、Ｘ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、ゲート電極３０ｇは、Ｘ方向に延在した一部分と走査線３ａとの間に設けられたコンタクトホールＣＮＴ５１，ＣＮＴ５２によって、電気的に走査線３ａと接続されている。なお、ゲート電極３０ｇは、ＴＦＴ３０下方に設けられた遮光膜を兼ねる走査線３ａと同様に、走査線として機能するものであり、第２の走査線ということができる。
【００５２】
走査線３ａは半導体層３０ａより下層側に配置されているので、走査線３ａをＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、液晶プロジェクター等からの光に対して、ＴＦＴ３０のチャネル領域３０ｃを殆ど或いは完全に遮光できる。その結果、液晶表示装置１の動作時に、ＴＦＴ３０における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。なお、非開口領域で囲まれた略四角形の開口領域が画素Ｐの領域となる。
【００５３】
次に、図５に示すように、非開口領域におけるゲート電極３０ｇ上には、島状の第１容量電極１６ａと、第１誘電体層１６ｂ（図８参照）と、第２容量電極１６ｃとが、順に積層されている。なお、第１容量電極１６ａは本発明における「第１電極」の一例であり、第２容量電極１６ｃは本発明における「第２電極」の一例であり、第１誘電体層１６ｂは本発明における「第１容量絶縁層」の一例である。
【００５４】
第２容量電極１６ｃは、２層で構成されており、第１基板１１側から第１導電層１６ｃ１と第２導電層１６ｃ２とが積層されている。第２容量電極１６ｃのうち第２導電層１６ｃ２は、半導体層３０ａの画素電極側ソースドレイン領域３０ｄと平面的に重なる領域まで設けられている。当該領域において、第２導電層１６ｃ２は、コンタクトホールＣＮＴ５３を介して半導体層３０ａの画素電極側ソースドレイン領域３０ｄに電気的に接続されている。なお、コンタクトホールＣＮＴ５３は本発明における「第２コンタクトホール」の一例であり、半導体層３０ａの画素電極側ソースドレイン領域３０ｄは、本発明における「トランジスターの半導体層」の一例である。
【００５５】
また、第２容量電極１６ｃの外縁と平面的に重なる領域には、第２容量電極１６ｃの形成の際に、エッチングストッパーとして用いられる第１絶縁膜ＣＡＰＡ４１ａが設けられている。図５において、第１絶縁膜ＣＡＰＡ４１ａの外縁（輪郭）は破線で示され、破線で囲まれた領域は第１絶縁膜ＣＡＰＡ４１ａが形成されていない開口領域となる。第１絶縁膜ＣＡＰＡ４１ａは、島状の第１容量電極１６ａの外縁を覆うように形成されている。第２容量電極１６ｃの外縁から張り出した第１容量電極１６ａ上には、符号Ｂが付された矢印で示すように、正方形の破線で囲まれた第１絶縁膜ＣＡＰＡ４１ａの開口領域が形成されている。この正方形の第１絶縁膜ＣＡＰＡ４１ａ開口領域は、後述するコンタクトホールＣＮＴ５４（図６参照）の一部をなしている。
【００５６】
次に、図６に示すように、第２容量電極１６ｃ上には、第２誘電体層１６ｄ（図８参照）、第３容量電極１６ｅが、順に積層されている。第３容量電極１６ｅは、第１容量電極１６ａと略平面的に重なるように島状に設けられている。なお、第３容量電極１６ｅは第３電極の一例であり、第２誘電体層１６ｄは本発明における「第２容量絶縁層」の一例である。
【００５７】
また、非開口領域におけるＸ方向に沿うように、第１中継電極４２と第３中継電極４３とが、それぞれ島状に設けられている。第１中継電極４２に重なってコンタクトホールＣＮＴ５６が配置され、第３中継電極４３に重なってコンタクトホールＣＮＴ５４が配置されている。なお、第３中継電極４３は本発明のおける「導電膜」の一例であり、コンタクトホールＣＮＴ５４は本発明における「コンタクトホール」の一例である。
【００５８】
また、Ｙ方向に延在する非開口領域には、データ線６ａが設けられている。データ線６ａは、Ｙ方向に延在した一部分とデータ線側ソースドレイン領域３０ｓとの間に設けられたコンタクトホールＣＮＴ６０を介して、データ線側ソースドレイン領域３０ｓと電気的に接続されている。データ線６ａは遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【００５９】
次に、図７に示すように、データ線６ａ上には、容量線３ｂ、第２中継電極４４、及び画素電極２７が設けられている。第２中継電極４４は、Ｘ方向に延在した一部分と第１中継電極４２との間に設けられたコンタクトホールＣＮＴ５７を介して、第１中継電極４２と電気的に接続されている。
【００６０】
また、容量線３ｂは、データ線６ａに沿うように設けられている。具体的には、容量線３ｂは、Ｘ方向に延在した一部分と第３中継電極４３との間に設けられたコンタクトホールＣＮＴ５８を介して、第３中継電極４３と電気的に接続されている。
【００６１】
画素電極２７は、画素Ｐ毎に島状に形成されており、走査線３ａやデータ線６ａと外縁部とが平面的に重なるように設けられている。各画素Ｐは、データ線６ａ及び走査線３ａによってマトリックス状に区分けされており、各画素Ｐの端部がデータ線６ａ及び走査線３ａに部分的に重なるように形成されている。また、画素電極２７は、コンタクトホールＣＮＴ５９を介して第２中継電極４４に電気的に接続されている。
【００６２】
次に、図８を参照しながら、画素Ｐの構造について更に詳しく説明する。図８に示すように、第１基板１１上には、走査線３ａが設けられている。走査線３ａは、遮光性を有し、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。
【００６３】
走査線３ａ上には、第１基板１１及び走査線３ａを覆うように、例えば、酸化シリコンなどからなる下地絶縁層１１ａが設けられている。更に、下地絶縁層１１ａ上には、島状に半導体層３０ａが設けられている。
【００６４】
半導体層３０ａは、例えば、多結晶シリコン膜からなり、不純物イオンが注入されてＬＤＤ（Light doped Drain）構造が形成され、データ線側ソースドレイン領域３０ｓ、チャネル領域３０ｃ、画素電極側ソースドレイン領域３０ｄを有する。
【００６５】
半導体層３０ａ上には、半導体層３０ａ及び下地絶縁層１１ａを覆うように、第１層間絶縁層（ゲート絶縁層）１１ｂが形成される。更に、第１層間絶縁層１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが設けられている。
【００６６】
ゲート電極３０ｇ上には、ゲート電極３０ｇ及び第１層間絶縁層１１ｂを覆うようにして第２層間絶縁層１１ｃが設けられている。第２層間絶縁層１１ｃ上には、第１容量電極１６ａ、第１誘電体層１６ｂ、及び第２容量電極１６ｃが順に積層され、第１容量素子１１６が形成されている。
【００６７】
また、第１層間絶縁層１１ｂと第２層間絶縁層１１ｃとは、本発明における「第２絶縁層」の一例であり、半導体層３０ａの画素電極側ソースドレイン領域３０ｄと第１容量電極１６ａとの間に配置されている。さらに半導体層３０ａの画素電極側ソースドレイン領域３０ｄと第１容量電極１６ａとの間には、両者を接続させるコンタクトホールＣＮＴ５３（図５参照）が配置されている。
【００６８】
第１容量電極１６ａは、例えばポリシリコン膜であり、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属、合金を含んだ不透明な金属膜も使用することができる。第１容量電極１６ａは、定電位に接続されており、ＴＦＴ３０を遮光する遮光膜としても機能する。
【００６９】
第１誘電体層１６ｂは、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。第１誘電体層１６ｂ上には、第２容量電極１６ｃがパターニングして設けられている。
【００７０】
第２容量電極１６ｃは、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ（半導体層３０ａ）及び画素電極２７に電気的に接続された画素電位側容量電極である。第２容量電極１６ｃは、２層のポリシリコン膜又は２層の金属膜で構成されており、ＴＦＴ３０側にパターニングして形成された第１導電層１６ｃ１と、画素電極２７側にパターニングして形成された第２導電層１６ｃ２とを有する。
【００７１】
第１容量電極１６ａの端部（外縁）を覆うように第１絶縁膜ＣＡＰＡ４１ａ、第２容量電極１６ｃの外縁を覆うように第２絶縁膜ＣＡＰＡ４１ｂが形成されている。すなわち、第１絶縁膜ＣＡＰＡ４１ａは、第１容量電極１６ａと第１誘電体層１６ｂとの間で、第１容量電極１６ａの外縁を覆って形成されている。第２絶縁膜ＣＡＰＡ４１ｂは、第２導電層１６ｃ２と第２誘電体層１６ｄとの間で、第２導電層１６ｃ２の外縁を覆って形成されている。なお、第１絶縁膜ＣＡＰＡ４１ａは第１層間絶縁層の一例であり、第２絶縁膜ＣＡＰＡ４１ｂは本発明における「第２層間絶縁層」の一例である。
【００７２】
第１絶縁膜ＣＡＰＡ４１ａは、第１容量電極１６ａの端面と第２容量電極１６ｃの端面との間においてそれぞれの電気的な短絡（ショート）を防止し、第２容量電極１６ｃをドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いられる。第２絶縁膜ＣＡＰＡ４１ｂは、第２容量電極１６ｃの端面と第３容量電極１６ｅの端面との間においてそれぞれの電気的なショートを防止し、第３容量電極１６ｅをドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いられる。また、第１絶縁膜ＣＡＰＡ４１ａの外縁（輪郭）と第２絶縁膜ＣＡＰＡ４１ｂ外縁（輪郭）とは、略同じ位置に形成されている。
【００７３】
第２容量電極１６ｃ上には、第２誘電体層１６ｄと第３容量電極１６ｅとが順に積層され、第２容量素子２１６が形成されている。なお、第３容量電極１６ｅは、本発明における「第３電極」の一例である。第３容量電極１６ｅは、ＷＳｉ（タングステンシリサイド）で構成されている。
第２誘電体層１６ｄは、第１誘電体層１６ｂと同様に構成されており、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。
【００７４】
第３容量電極１６ｅ上には、本発明における「絶縁層」の一例である第３層間絶縁層１１ｄが積層されている。第３層間絶縁層１１ｄは、シリコンの酸化物またはシリコンの窒化物あるいはシリコンの酸窒化物のいずれかを含む膜で構成されている。
【００７５】
さらに、第３層間絶縁層１１ｄ上には、第３中継電極４３、データ線６ａ、及び第１中継電極４２（図２参照）などがパターニングして設けられている。データ線６ａは、第３層間絶縁層１１ｄ〜第１層間絶縁層１１ｂを貫通するコンタクトホールＣＮＴ６０を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓに電気的に接続されている。また、データ線６ａ、第１中継電極４２、及び第３中継電極４３は、例えば、金属膜等の導電材料で構成される。
【００７６】
第３層間絶縁層１１ｄ上には、第４層間絶縁層１１ｅ及び容量線３ｂが、順に設けられている。容量線３ｂは、例えば、アルミニウム等の金属を含んで構成されており、定電位（ＬＣＣＯＭ）が供給される。また、容量線３ｂは、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ５８を介して第３中継電極４３と電気的に接続されている。
【００７７】
容量線３ｂ上には、第５層間絶縁層１１ｆが設けられている。第５層間絶縁層１１ｆ上には、ＩＴＯ膜などからなる画素電極２７がパターニングして設けられている。画素電極２７は、第２中継電極４４（図７参照）、第１中継電極４２（図６参照）、及び第２容量電極１６ｃに接続されている。
【００７８】
より詳しくは、第２導電層１６ｃ２は、コンタクトホールＣＮＴ５６（図６参照）を介して第１中継電極４２に電気的に接続されている。さらに、第１中継電極４２は、コンタクトホールＣＮＴ５７（図７参照）を介して第２中継電極４４に電気的に接続されている。第２中継電極４４は、コンタクトホールＣＮＴ５９（図７参照）を介して画素電極２７に電気的に接続されている。また、上述したように、第２導電層１６ｃ２は、コンタクトホールＣＮＴ５３（図５参照）を介して半導体層３０ａの画素電極側ソースドレイン領域３０ｄに電気的に接続されている。
【００７９】
このように、第２容量電極１６ｃを構成する第２導電層１６ｃ２は、第１中継電極４２及び第２中継電極４４と共に、画素電極側ソースドレイン領域３０ｄ及び画素電極２７間の電気的な接続を中継する。
容量素子１６は、Ｚ（＋）方向に配置（積層）され、並列接続された第１容量素子１１６及び第２容量素子２１６で構成されている。詳しくは、Ｚ（＋）方向には、第１容量電極１６ａと第１誘電体層１６ｂと第２容量電極１６ｃと第２誘電体層１６ｄと第３容量電極１６ｅとが積層され、第１容量電極１６ａと第１誘電体層１６ｂと第２容量電極１６ｃとで第１容量素子１１６が構成され、第２容量電極１６ｃと第２誘電体層１６ｄと第３容量電極１６ｅとで第２容量素子２１６が構成されている。第２容量電極１６ｃは、第１容量素子１１６と第２容量素子２１６を構成する一方の電極であり、第１容量電極１６ａと第３容量電極１６ｅとは、第１容量素子１１６と第２容量素子を構成する他方の電極である。第１容量電極１６ａと第３容量電極１６ｅとをコンタクトホールＣＮＴ５４内で電気的に接続することによって、第１容量素子１１６と第２容量素子２１６とが並列接続されている。このようにして並列接続された第１容量素子１１６と第２容量素子２１６とによって、容量素子１６が構成されている。
【００８０】
「コンタクト領域の概要」
本発明の最大の特徴は、異なる層に配置された第１容量電極１６ａと第３容量電極１６ｅとが一つのコンタクトホール（コンタクトホールＣＮＴ５４）によって、すなわちより小さいコンタクト面積で、電気的に接続されている点にある。以下に、本発明の最大の特徴であるコンタクト領域の概要に関して説明する。
【００８１】
図８の破線で囲まれた領域Ｆが、上述したコンタクト領域であり、第１容量電極１６ａと第３容量電極１６ｅとを電気的に接続している。領域Ｆでは、第２層間絶縁層１１ｃと、第１容量電極１６ａと、第１絶縁膜ＣＡＰＡ４１ａと、第１誘電体層１６ｂと、第２容量電極１６ｃと、第２絶縁膜ＣＡＰＡ４１ｂと、第２誘電体層１６ｄと、第３容量電極１６ｅと、第３層間絶縁層１１ｄと、第３中継電極４３とがＺ（＋）方向に順に積層されている。
上述したように、第２層間絶縁層１１ｃは「第２絶縁層」の一例であり、第１容量電極１６ａは「第1電極」の一例であり、第１誘電体層１６ｂは「第２容量絶縁層」の一例であり、第１絶縁膜ＣＡＰＡ４１ａは「第１層間絶縁層」の一例であり、第２容量電極１６ｃは「第２電極」の一例であり、第２絶縁膜ＣＡＰＡ４１ｂは「第２層間絶縁層」の一例であり、第２誘電体層１６ｄは「第２容量絶縁層」の一例であり、第３容量電極１６ｅは「第３電極」の一例であり、第３層間絶縁層１１ｄは「絶縁層」の一例であり、及び第３中継電極４３は「導電膜」の一例である。
【００８２】
領域Ｆでは、Ｚ方向に交差する（直交する）Ｘ（−）方向に、第１容量電極１６ａの外縁が第２容量電極１６ｃの外縁から張り出し、第１容量電極１６ａの外縁と第２容量電極１６ｃの外縁との間に、第３容量電極１６ｅの外縁が配置されている。さらに、Ｚ方向から見て、第３容量電極１６ｅの外縁の少なくとも一部を含むコンタクトホールＣＮＴ５４が、第３層間絶縁層１１ｄを貫通して形成されている。
なお、Ｘ（−）方向は、本発明における「第２の方向」の一例である。
【００８３】
コンタクトホールＣＮＴ５４は、第１容量電極１６ａと第３容量電極１６ｅとに平面的に重なって形成されている。また、コンタクトホールＣＮＴ５４と第２容量電極１６ｃとは、Ｚ方向から見て平面的に重なっておらず、コンタクトホールＣＮＴ５４の外縁と第２容量電極１６ｃの外縁との間には、第１絶縁膜ＣＡＰＡ４１ａと第２絶縁膜ＣＡＰＡ４１ｂとが配置されている。
【００８４】
コンタクトホールＣＮＴ５４内の第３容量電極１６ｅが張り出した領域では、第３容量電極１６ｅ上の第３層間絶縁層１１ｄがエッチング除去されている。コンタクトホールＣＮＴ５４内の第３容量電極１６ｅの外縁と第１容量電極１６ａの外縁との間の領域では、第１容量電極１６ａに積層された第１絶縁膜ＣＡＰＡ４１ａと第２絶縁膜ＣＡＰＡ４１ｂと第３層間絶縁層１１ｄとがエッチング除去されている。
【００８５】
さらに、コンタクトホールＣＮＴ５４は、第３中継電極４３で覆われている。その結果、コンタクトホールＣＮＴ５４内で、第３容量電極１６ｅの外縁に対してＸ（＋）方向側では第３容量電極１６ｅが第３中継電極４３と接し、Ｘ（−）方向側では第１容量電極１６ａが第３中継電極４３と接している。すなわち、第１容量電極１６ａと第３容量電極１６ｅとは、第３中継電極４３を介して電気的に接続されている。
【００８６】
上述したように、コンタクトホールＣＮＴ５４と第２容量電極１６ｃとは、Ｚ方向から見て平面的に重なっていなく、第２容量電極１６ｃと第３中継電極４３との間には第３層間絶縁層１１ｄが存在するために、第２容量電極１６ｃと第３中継電極４３とは短絡しにくくなっている。
【００８７】
第３容量電極１６ｅの外縁は、コンタクトホールＣＮＴ５４の中心に配置されている。詳しくは、第３容量電極１６ｅの外縁とＸ（−）方向側のコンタクトホールＣＮＴ５４の外縁（壁面）との間の距離、及び第３容量電極１６ｅの外縁とＸ（＋）方向側のコンタクトホールＣＮＴ５４の外縁（壁面）との間の距離とは、略同等になっている。すなわち、コンタクトホールＣＮＴ５４において、第３中継電極４３と接触する第１容量電極１６ａの面積（第１容量電極１６ａの露出面積）と、第３中継電極４３と接触する第３容量電極１６ｅ（第３容量電極１６ｅの露出面積）とは、略同等になっている。その結果、例えば、第１容量電極１６ａまたは第３容量電極１６ｅのいずれかで第３中継電極４３と接触する面積が小さくなり、コンタクト抵抗が大きくなるという不具合を抑制することができる。従って、第１容量電極１６ａと第３容量電極１６ｅとを、安定して電気的に接続することができる。
【００８８】
本実施形態では、一つのコンタクトホール（コンタクトホールＣＮＴ５４）によって、異なる層に配置された第１容量電極１６ａと第３容量電極１６ｅとが電気的に接続されている。その結果、第１容量素子１１６と第２容量素子２１６とは並列接続され、画素Ｐにおける単位面積当たりの容量値を大きくすることができる。容量素子１６の容量値を大きくすることによって、画素電極２７における電位保持特性が向上し、コントラスト向上やフリッカーの低減といった表示性能の向上が可能となる。
【００８９】
例えば、公知技術を使用すると、第１容量電極１６ａ上の絶縁層（第１絶縁膜ＣＡＰＡ４１ａ、第２絶縁膜ＣＡＰＡ４１ｂ、第３層間絶縁層１１ｄ）と第３容量電極１６ｅ上の絶縁層（第３層間絶縁層１１ｄ）とに、それぞれ別のコンタクトホールを形成し、各コンタクトホールを導電膜（第３中継電極４３）で覆うことによって、第１容量電極１６ａと第３容量電極１６ｅとを電気的に接続することになる。すなわち、公知技術では二つの電極は、二つのコンタクトホールを介して、電気的に接続されることとなる。上述したように、本実施形態においては一つのコンタクトホールによって、異なる層に配置された二つの電極が電気的に接続されている。すなわち、公知技術を使用する場合と比べて、本実施形態では、画素Ｐにおけるコンタクトホールが一つ少なくなり、画素Ｐの開口率を向上させることができる。
【００９０】
「電気光学装置の製造方法」
上述したように、本発明の最大の特徴は、異なる層に配置された第１容量電極１６ａと第３容量電極１６ｅとが、一つのコンタクトホール（コンタクトホールＣＮＴ５４）を介して電気的に接続されている点にある。以下、本発明のポイントであるコンタクト領域（図８の領域Ｆ）に関して、電気光学装置の製造方法を説明する。また、コンタクト領域以外の、電気光学装置の製造方法は公知技術を使用しており、説明を省略する。
図９は、積層された容量素子（第１容量素子、第２容量素子）を並列接続させるコンタクト領域を形成するための工程フローである。図１０は、主要工程におけるコンタクト領域の状態を示す模式断面図である。
なお、図１０は、図８における領域Ｆに対応しており、領域Ｆ以外に配置されている構成要素の図示が省略されている。
以下、図９と図１０とを参照して、コンタクト領域における電気光学装置の製造方法の概要を説明する。
【００９１】
図９のステップＳ１では、第２層間絶縁層１１ｃ上に第１容量電極１６ａを形成する。第１容量電極１６ａは、例えばＣＶＤ法などの公知技術で堆積されたポリシリコン膜であり、公知技術によって所定の形状にパターニングする。
【００９２】
図９のステップＳ２では、第１容量電極１６ａ上に第１絶縁膜ＣＡＰＡ４１ａを形成する。第１絶縁膜ＣＡＰＡ４１ａは、シリコンの酸化物またはシリコンの窒化物あるいはシリコンの酸窒化物のいずれかを含む膜で構成され、例えばＣＶＤ法などの公知技術で堆積される。第１絶縁膜ＣＡＰＡ４１ａは、第１容量電極１６ａの外縁を覆うように、公知技術によって所定の形状にパターニングされる。
【００９３】
図９のステップＳ３では、第１容量電極１６ａ及び第１絶縁膜ＣＡＰＡ４１ａの上に第１誘電体層１６ｂを形成する。第１誘電体層１６ｂは、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造となっている。
【００９４】
図９のステップＳ４では、第１誘電体層１６ｂ上に第２容量電極１６ｃを形成する。第２容量電極１６ｃは、例えば２層のポリシリコン膜であり、ＣＶＤ法などの公知技術で堆積される。第２容量電極１６ｃは、２層のポリシリコン膜の他に２層の金属膜で構成しても良い。第１誘電体層１６ｂと第２容量電極１６ｃとは、第１絶縁膜ＣＡＰＡ４１ａをエッチングストッパーとして、公知技術によって所定の形状にパターニングされる。
【００９５】
図１０（ａ）は、ステップＳ４を経た直後の状態を示している。同図に示すように、ステップＳ４では、Ｚ方向に交差するＸ（−）方向に第１容量電極１６ａの外縁が第２容量電極１６ｃから張り出すように、第２容量電極１６ｃが形成されている。また、第２容量電極１６ｃの外縁から張り出した第１容量電極１６ａは第１絶縁膜ＣＡＰＡ４１ａで覆われている。
【００９６】
図９のステップＳ５では、第２容量電極１６ｃの上に第２絶縁膜ＣＡＰＡ４１ｂを形成する。第２絶縁膜ＣＡＰＡ４１ｂは、シリコンの酸化物またはシリコンの窒化物あるいはシリコンの酸窒化物のいずれかを含む膜で構成され、例えばＣＶＤ法などの公知技術で堆積される。第２絶縁膜ＣＡＰＡ４１ｂは、第２容量電極１６ｃの外縁を覆うように、公知技術によって所定の形状にパターニングされる。
【００９７】
図９のステップＳ６では、第２容量電極１６ｃ及び第２絶縁膜ＣＡＰＡ４１ｂの上に第２誘電体層１６ｄを形成する。第２誘電体層１６ｄは、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造となっている。
【００９８】
図９のステップＳ７では、第２誘電体層１６ｄの上に第３容量電極１６ｅを形成する。第３容量電極１６ｅは、ＷＳｉ（タングステンシリサイド）で構成され、スパッタ法などの公知技術で堆積される。第３容量電極１６ｅと第２誘電体層１６ｄとは、第２絶縁膜ＣＡＰＡ４１ｂをエッチングストッパーとして、公知技術によって所定の形状にパターニングされる。
【００９９】
図１０（ｂ）は、ステップＳ７を経た直後の状態を示している。同図に示すように、ステップＳ７では、第１容量電極１６ａの外縁と第２容量電極１６ｃの外縁との間に、第３容量電極１６ｅの外縁が配置されるように、第３容量電極１６ｅが形成されている。また、第２容量電極１６ｃの外縁から張り出した第１絶縁膜ＣＡＰＡ４１ａは、第２絶縁膜ＣＡＰＡ４１ｂで覆われている。
【０１００】
図９のステップＳ８では、最初に第３層間絶縁層１１ｄを形成する。この時、第３容量電極１６ｅには、第３容量電極１６ｅの上には第３層間絶縁層１１ｄが積層される。第１容量電極１６ａ上には、第１絶縁膜ＣＡＰＡ４１ａと第２絶縁膜ＣＡＰＡ４１ｂと第３層間絶縁層１１ｄとが積層される。
次に、コンタクトホールＣＮＴ５４を形成するエッチング処理を実施する。このエッチング処理は、第３層間絶縁層１１ｄをエッチングする第１のエッチング工程と、第２絶縁膜ＣＡＰＡ４１ｂと第１絶縁膜ＣＡＰＡ４１ａとをエッチングする第２のエッチング工程とで構成される。第１のエッチング工程と第２のエッチング工程とによって、第３容量電極１６ｅと第１容量電極１６ａとを露出させるコンタクトホールＣＮＴ５４が形成される。
【０１０１】
上述したように、第３容量電極１６ｅはタングステンシリサイドで構成され、第１絶縁膜ＣＡＰＡ４１ａと第２絶縁膜ＣＡＰＡ４１ｂと第３層間絶縁層１１ｄとは、シリコンの酸化物またはシリコンの窒化物あるいはシリコンの酸窒化物のいずれかを含む膜で構成されている。コンタクトホールＣＮＴ５４内の第３容量電極１６ｅは、第１のエッチング工程で露出され、第２のエッチング工程におけるエッチング雰囲気に曝される。第３容量電極１６ｅを構成するタングステンシリサイドは、第１絶縁膜ＣＡＰＡ４１ａと第２絶縁膜ＣＡＰＡ４１ｂと第３層間絶縁層１１ｄとを構成するシリコンの酸化物またはシリコンの窒化物あるいはシリコンの酸窒化物のいずれかを含む膜をエッチングするエッチング雰囲気に対して、優れたエッチング耐性を有している。従って、第１のエッチング工程及び第２のエッチング工程では第３容量電極１６ｅがエッチングされないので、第３容量電極１６ｅへのエッチングダメージを抑制して、コンタクトホールＣＮＴ５４を形成することができる。
【０１０２】
また、第１絶縁膜ＣＡＰＡ４１ａと第２絶縁膜ＣＡＰＡ４１ｂと第３層間絶縁層１１ｄとは同じ種類の膜であるので、第１のエッチング工程に連続して第２のエッチング工程を実施することができる。本実施形態では、同じレジストをエッチングマスクとして第１絶縁膜ＣＡＰＡ４１ａと第２絶縁膜ＣＡＰＡ４１ｂと第３層間絶縁層１１ｄとを、連続的にエッチングしている。すなわち、同じレジストをマスクにして、第１のエッチング工程と第２のエッチング工程とを、連続的に処理している。
【０１０３】
図１０（ｄ）は、ステップＳ８を経た直後の状態を示している。同図に示すように、コンタクトホールＣＮＴ５４では、第２容量電極１６ｃの外縁から張り出した第３容量電極１６ｅに積層された第３層間絶縁層１１ｄ、及び第３容量電極１６ｅの外縁から張り出した第１容量電極１６ａに積層された第１絶縁膜ＣＡＰＡ４１ａと第２絶縁膜ＣＡＰＡ４１ｂと第３層間絶縁層１１ｄとが、エッチング（除去）されている。その結果、コンタクトホールＣＮＴ５４内において、コンタクトホールＣＮＴ５４の外縁（壁面）から張り出した領域の第３容量電極１６ｅと、第３容量電極１６ｅの外縁から張り出した領域の第１容量電極１６ａとが、露出されている。
【０１０４】
すなわち、第１容量電極１６ａと第２容量電極１６ｃと第３容量電極１６ｅとが積層されたＺ方向から見て、第３容量電極１６ｅの外縁はコンタクトホールＣＮＴ５４の領域に含まれ、コンタクトホールＣＮＴ５４内で、第３容量電極１６ｅの外縁を挟んで第１容量電極１６ａと第３容量電極１６ｅとが露出している。上述したように、コンタクトホールＣＮＴ５４内で露出された第１容量電極１６ａの面積と、コンタクトホールＣＮＴ５４内で露出された露出された第３容量電極１６ｅの面積とは、略同等になっている。
【０１０５】
このように、ステップＳ８では、Ｚ方向から見て第３容量電極１６ｅの外縁を含み、第１容量電極１６ａと第３容量電極１６ｅとを露出させるコンタクトホールＣＮＴ５４を形成する工程を含んでいる。
【０１０６】
第３容量電極１６ｅは、第２のエッチング工程におけるエッチングストッパーとなるので、コンタクトホールＣＮＴ５４内で第３容量電極１６ｅの下に配置された第２絶縁膜ＣＡＰＡ４１ｂと第１絶縁膜ＣＡＰＡ４１ａとはエッチングされない。
【０１０７】
第２絶縁膜ＣＡＰＡ４１ｂと第１絶縁膜ＣＡＰＡ４１ａとをエッチングする第２のエッチング工程において、例えば、ウエットエッチングや、指向性なくエッチングガスが供給される等方性ドライエッチングなどエッチングすると、第３容量電極１６ｅの外縁で第２絶縁膜ＣＡＰＡ４１ｂと第１絶縁膜ＣＡＰＡ４１ａとがサイドエッチングされ、第３容量電極１６ｅのオーバーハングが発生する。仮に、第３容量電極１６ｅのオーバーハングが発生すると、第３容量電極１６ｅの外縁（段差）で、次工程（ステップＳ９）で形成する第３中継電極４３が段切れし、第３容量電極１６ｅと第１容量電極１６ａとが電気的に接続されなくなる恐れがある。この様な第３容量電極１６ｅのオーバーハング（第２絶縁膜ＣＡＰＡ４１ｂ及び第１絶縁膜ＣＡＰＡ４１ａのサイドエッチング）を発生させないためには、上述した第２のエッチング工程は、反応性イオンエッチングや反応性イオンビームエッチングなどの異方性ドライエッチングによって処理することが好ましい。また、第１のエッチング工程と第２のエッチング工程とを連続的に処理するためには、第１のエッチング工程及び第２のエッチング工程は、共に異方性ドライエッチングで処理することが好ましい。
【０１０８】
さらに、第３容量電極１６ｅを構成する材料としては、シリコンの酸化物またはシリコンの窒化物あるいはシリコンの酸窒化物のいずれかを含む膜をエッチングする際に良好なエッチング選択性（耐性）を示す、タングステンシリサイドが好ましい。
【０１０９】
図９のステップＳ９では、コンタクトホールＣＮＴ５４内で露出された第１容量電極１６ａと第３容量電極１６ｅとを覆う第３中継電極４３を形成する。第３中継電極４３は、例えば金属膜等の導電材料であり、公知技術によって形成される。
【０１１０】
図１０（ｃ）は、ステップＳ９を経た直後の状態を示している。同図に示すように、コンタクトホールＣＮＴ５４内で露出された第１容量電極１６ａと第３容量電極１６ｅとは、第３中継電極４３で覆われ、第３中継電極４３によって電気的に接続されている。
【０１１１】
上述したように、第３中継電極４３は、コンタクトホールＣＮＴ５８を介して容量線３ｂに接続されている。このため、第３中継電極４３は、コンタクトホールＣＮＴ５４を覆って、第３層間絶縁層１１ｄの上にも形成されている。例えば、第１容量電極１６ａと第３容量電極１６ｅとを電気的に接続する目的だけであれば、第３中継電極４３がコンタクトホールＣＮＴ５４に埋め込まれた構成であっても良い。
【０１１２】
以上述べたように、本実施形態に係る液晶表示装置１によれば、以下の効果を得ることができる。
一つのコンタクトホール（コンタクトホールＣＮＴ５４）によって、異なる層に配置された第１容量電極１６ａと第３容量電極１６ｅとが電気的に接続されている。その結果、第１容量素子１１６と第２容量素子２１６とは並列接続され、画素Ｐにおける単位面積当たりの容量値を大きくすることができる。容量素子１６の容量値を大きくすることによって、画素電極２７における電位保持特性が向上し、コントラスト向上やフリッカーの低減といった表示性能の向上が可能となる。
【０１１３】
例えば公知技術を使用すると、異なる層に配置された二つの電極は、それぞれの電極に形成されたコンタクトホールを介して、すなわち二つのコンタクトホールを介して電気的に接続されることとなる。本実施形態においては、一つのコンタクトホールによって、異なる層に配置された二つの電極を電気的に接続されているので、公知技術を使用する場合と比べて画素Ｐにおけるコンタクトホールが少なくなり、画素Ｐの開口率を向上させることができる。
【０１１４】
第３容量電極１６ｅはタングステンシリサイドで構成され、第３層間絶縁層１１ｄと第２絶縁膜ＣＡＰＡ４１ｂと第１絶縁膜ＣＡＰＡ４１ａとは、シリコンの酸化物またはシリコンの窒化物あるいはシリコンの酸窒化物のいずれかを含む膜で構成されている。さらに、タングステンシリサイドは、シリコンの酸化物またはシリコンの窒化物あるいはシリコンの酸窒化物のいずれかを含む膜をエッチングする際にエッチングされにくく、良好なエッチング耐性を有している。従って、第３層間絶縁層１１ｄと第２絶縁膜ＣＡＰＡ４１ｂと第１絶縁膜ＣＡＰＡ４１ａと連続エッチングする際のエッチングダメージを抑制し、第１容量電極ａと第３容量電極１６ｅとを露出させるコンタクトホールＣＮＴ５４を形成することができる。
【０１１５】
コンタクトホールＣＮＴ５４と第２容量電極１６ｃとは、Ｚ方向から見て平面的に重なっていなく、第２容量電極１６ｃと第３中継電極４３との間には第３層間絶縁層１１ｄが存在するために、第２容量電極１６ｃと第３中継電極４３とは短絡しにくくなっている。
【０１１６】
コンタクトホールＣＮＴ５４において、第３中継電極４３と接触する第１容量電極１６ａの面積（第１容量電極１６ａの露出面積）と、第３中継電極４３と接触する第３容量電極１６ｅ（第３容量電極１６ｅの露出面積）とは、略同等になっている。従って、例えば、第１容量電極１６ａまたは第３容量電極１６ｅのいずれかで第３中継電極４３と接触する面積が小さくなり、コンタクト抵抗が大きくなるという不具合を抑制し、第１電極と第３電極とを安定して電気的に接続することができる。
【０１１７】
第３層間絶縁層１１ｄをエッチングする第１のエッチング工程と、第２絶縁膜ＣＡＰＡ４１ｂと第１絶縁膜ＣＡＰＡ４１ａとをエッチングする第２のエッチング工程とは、同じレジストをマスクとして連続的に実施されているので、最少のフォトマスク数でコンタクトホールＣＮＴ５４を形成することができる。
【０１１８】
本実施形態では、第２容量電極１６ｃと第３中継電極４３との短絡を抑制するために、第２容量電極１６ｃとコンタクトホールＣＮＴ５４とは、Ｚ方向から見て平面的に重なっていない構成とした。容量素子１６を大容量化するためには、第２容量電極１６ｃの形成面積を少しでも大きくした方が好ましい。このため、第２容量電極１６ｃとコンタクトホールＣＮＴ５４とは、Ｚ方向から見て平面的に重なった構成であってもよい。
【０１１９】
さらに、本実施形態では、第１絶縁膜ＣＡＰＡ４１ａを第１容量電極１６ａと第１誘電体層１６ｂとの間に形成し、第１容量電極１６ａの端面と第２容量電極１６ｃとの間の短絡を抑制し、第２絶縁膜ＣＡＰＡ４１ｂを第２導電層１６ｃ２と第２誘電体層１６ｄとの間に形成し、第２容量電極１６ｃと第３容量電極１６ｅとの短絡を抑制する構成とした。容量素子１６を大容量化するためには、第１絶縁膜ＣＡＰＡ４１ａ及び第２絶縁膜ＣＡＰＡ４１ｂは設けない方が好ましく、第１絶縁膜ＣＡＰＡ４１ａ及び第２絶縁膜ＣＡＰＡ４１ｂの少なくとも一方を設けていない構成であっても良い。
【０１２０】
また、本発明は、電気光学装置の一例であるアクティブマトリックス型の液晶表示装置に限定されない。例えば、電気光学装置の一例であるアクティブマトリックス型の有機エレクトロルミネッセンス表示装置においても、各画素に容量素子が形成されており、本発明を適用させることができる。さらに、容量素子を備えた他の電気光学装置や、容量素子を備えた例えば半導体装置などの電子デバイスなどにも適用させることができる。
【０１２１】
（電子機器）
図１１は、本実施形態に係る液晶表示装置をライトバルブとして用いた３板式プロジェクターの構成を示す平面図である。図１１を用いて、本実施形態に係る表示装置を搭載した電子機器の例について説明する。
【０１２２】
プロジェクター２１００において、超高圧水銀ランプで構成される光源２１０２から出射された光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離され、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに導かれ、ライトバルブに入射する。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【０１２３】
ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した実施形態における液晶表示装置１と同様であり、外部上位装置（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像データでそれぞれ駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。ダイクロイックプリズム２１１２において合成されたカラー画像を表す光は、レンズユニット２１１４によって拡大投射され、スクリーン２１２０上にフルカラー画像が表示される。
【０１２４】
なお、ライトバルブ１００Ｒ、１００Ｂの透過像がダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるため、ライトバルブ１００Ｒ、１００Ｂにより形成される画像と、ライトバルブ１００Ｇにより形成される画像とが左右反転の関係になるように設定されている。
【０１２５】
また、電子機器としては、図１１を参照して説明したプロジェクター２１００の他にも投射型テレビなどを提供することができる。さらに、当該液晶表示装置１をモニターとした、例えばＨＭＤ（Head Mounted Display）やデジタルカメラなどの小型・軽量の電子機器を提供することができる。さらに、モバイルコンピューター、車載機器、オーディオ機器、及び情報端末機器など各種電子機器の表示部に適用させることもできる。
【符号の説明】
【０１２６】
１…液晶表示装置、３ａ…走査線、３ｂ…容量線、６ａ…データ線、１０…素子基板、１１…第１基板、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｅ…第４層間絶縁層、１１ｆ…第５層間絶縁層、１２…第２基板、１４…シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ…第１誘電体層、１６ｃ…第２容量電極、１６ｄ…第２誘電体層、１６ｅ…第３容量電極、１８…遮光層、２０…対向基板、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３１…共通電極、４１ａ…第１絶縁膜ＣＡＰＡ、４１ｂ…第２絶縁膜ＣＡＰＡ、４２…第１中継電極、４３…第３中継電極、４４…第２中継電極、５１，５２，５３，５４，５６，５７，５８，５９，６０…コンタクトホールＣＮＴ、６１…外部接続端子、１００Ｇ，１００Ｒ，１００Ｂ…ライトバルブ、１１６…第１容量素子、２１６…第２容量素子、２１００…プロジェクター、２１０２…光源、２１０６…ミラー、２１０８…ダイクロイックミラー，２１１２…ダイクロイックプリズム、２１１４…レンズユニット、２１２０…スクリーン、２１２１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射レンズ。
【図１】
2014056212.tif 000003
【図２】
2014056212.tif 000004
【図３】
2014056212.tif 000005
【図４】
2014056212.tif 000006
【図５】
2014056212.tif 000007
【図６】
2014056212.tif 000008
【図７】
2014056212.tif 000009
【図８】
2014056212.tif 000010
【図９】
2014056212.tif 000011
【図１０】
2014056212.tif 000012
【図１１】
2014056212.tif 000013