(57)【要約】  【課題】酸化物半導体をチャネルに用いた自己整合型のＴＦＴ素子を作製する場合において、加熱処理工程を有する手法により保護膜を形成する際にも、ＴＦＴ素子のドレイン電流の低下や特性ばらつきを抑制することを可能とする。  【解決手段】基板１上に、少なくともゲート電極膜２、ゲート絶縁膜３、酸化物半導体層（IGZO膜４）および保護膜５を、この順に形成する薄膜トランジスタの製造方法であって、保護膜５の形成が所定の加熱処理を伴う場合は、保護膜５を形成した後、基板１側から酸化物半導体層に向けてエキシマレーザ光を照射せしめて、基板１側から見たときに、その視線上においてゲート電極膜２と重ならない酸化物半導体層の領域（保護膜５形成時の加熱処理により高抵抗とされている）を低抵抗化する。【選択図】図１
2014135474.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、少なくともゲート電極膜、ゲート絶縁膜、酸化物半導体層および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
前記保護膜の形成が所定の温度以上の加熱処理を伴う場合は、
前記保護膜を形成した後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
基板上に、少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極膜および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
前記保護膜の形成が所定の温度以上の加熱処理を伴う場合は、
前記保護膜を形成した後、該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめて、該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とする薄膜トランジスタの製造方法。
【請求項３】
前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびＣＷレーザ光のいずれかであることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
薄膜トランジスタの製造方法において、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことを特徴とする請求項１〜３のうちいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことを特徴とする請求項１〜４のうちいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記保護膜を形成した後に、前記酸化物半導体に２００℃以上のアニーリング処理を施し、この後に前記所定の光を照射することを特徴とする請求項１〜５のうちいずれか一項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関し、特に、酸化物半導体をチャネルに用いるように構成したボトムゲート構造あるいはトップゲート構造の薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動用素子等に活用することを目的とした薄膜トランジスタ（以下、ＴＦＴと称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO：商標登録第5451821号）））や酸化亜鉛（ZnO）等の酸化物半導体をチャネルに用いたＴＦＴおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。
【０００３】
このような酸化物半導体をチャネルに用いたＴＦＴは、液晶ディスプレイ駆動用素子として周知のアモルファスシリコン（a-Si）をチャネルに用いたＴＦＴよりも移動度が大きいという利点を有している。
【０００４】
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたＴＦＴを、ガラス基板だけではなくポリエチレンナフタレート(PEN) や ポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能にしている。
【０００５】
一方、ＴＦＴ上下方向にゲート電極とソース・ドレイン電極の領域が重ならないように構成し、寄生容量の低減など特性の向上、および製造効率の向上を図った自己整合型のＴＦＴが注目されており、このような酸化物半導体をチャネルに用いた自己整合型ＴＦＴの製造技術の確立が急務となっており、特許文献１に記載の技術が特許庁に開示されている。
【０００６】
特許文献１に記載された薄膜トランジスタの製造方法においては、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、基板側から所定の光を照射することでゲート電極膜と重ならない酸化物半導体層の領域（ソース・ドレイン領域）を低抵抗化することにより自己整合型ＴＦＴの作製を可能にしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特願2012-221703号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＴＦＴ素子の用途によっては、基板とは反対側の最上層に保護膜を設けることが要求される場合も多く、この場合には、一般に、保護膜作成時に、基板を３００℃以上に加熱する手法（例えばＣＶＤ法）がとられることが多い。このため、その際の加熱処理によって、一旦低下した酸化物半導体の領域の抵抗値が再び上昇してしまう。この結果、ＴＦＴ素子のドレイン電流の低下や特性ばらつきを引き起こすといった問題がある。
【０００９】
本発明は、上記事情に鑑みなされたものであり、酸化物半導体をチャネルに用いた自己整合型のＴＦＴ素子を作製する場合、加熱処理工程を有する手法により保護膜を形成する際にも、ＴＦＴ素子のドレイン電流の低下や特性ばらつきを抑制し得る薄膜トランジスタの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
また、本発明に係る薄膜トランジスタの製造方法は、基板上に、少なくともゲート電極膜、ゲート絶縁膜、酸化物半導体層および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
前記保護膜の形成が所定の加熱処理を伴う場合は、
前記保護膜を形成した後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とするものである。
【００１１】
また、本発明に係る他の薄膜トランジスタの製造方法は、基板上に、少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極膜および保護膜を、この順に形成する薄膜トランジスタの製造方法において、
前記保護膜の形成が所定の加熱処理を伴う場合は、
前記保護膜を形成した後、該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめて、該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化することを特徴とするものである。
【００１２】
上記「所定の加熱処理」とは、前記保護膜形成時に、この加熱処理の前後で前記酸化物半導体層のシート抵抗が２倍以上変化する場合をいい、例えば、上記保護膜が１５０℃以上となるように加熱されることをいうものとする。
【００１３】
また、上記「視線上」とは、一般には平行線上とされるが、多少収束する線上である場合を排除するものではない。
【００１４】
ここで、前記所定の光が、フラッシュランプ光、エキシマレーザ光およびＣＷレーザ光（連続光）のいずれかであることが好ましい。ここで、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
【００１５】
また、上記パルス幅とは、単位時間当たりの照射強度において、最大値の少なくとも１/２の強度を保持している時間をいうものとする。
【００１６】
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことが好ましい。
【００１７】
また、前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことも好ましい。
【００１８】
また、前記保護膜を形成した後に、２００℃以上の温度でアニーリング処理を行う場合には、該アニーリング処理を行った後に、前記酸化物半導体層への上記所定の光の照射を行うことが好ましい。
【発明の効果】
【００１９】
また、本発明に係る薄膜トランジスタの製造方法によれば、基板上に、少なくとも酸化物半導体層およびゲート電極膜を含む複数の層、ならびに保護膜をこの順に形成し、この後、該基板側または該保護膜側から該酸化物半導体層に向けて所定の光を照射せしめるようにしている。
【００２０】
このように、所定の光を照射せしめると、ゲート電極膜が照射光に対するマスク作用をなし、該酸化物半導体層には、該基板側からまたは該保護膜側から見たときに、その視線上において前記ゲート電極膜と重ならない領域にのみ前記所定の光が照射されることになる。これにより、該酸化物半導体層中の光照射領域に対して、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることにより、該酸化物半導体層中の酸素の結合が強力に解かれ、酸素原子が欠損し、自由電子が増加することになる。該酸化物半導体層中の光照射領域（ソース領域、ドレイン領域）をソース電極、ドレイン電極の一部として利用することで、ゲート電極膜とソース・ドレイン電極膜を重複させることなく形成することができるので、寄生容量を増加させることがない。
【００２１】
また、保護膜の形成は、通常、２〜３００℃程度の加熱処理を伴うＣＶＤ法等を用いて行われるが、この加熱処理により、酸化物半導体層中の抵抗が上昇する。そこで、本発明の薄膜半導体の製造方法では、基板の加熱処理を要する保護膜形成を行った後に、酸化物半導体に所定の光を照射することから、保護膜形成時の温度上昇に起因した酸化物半導体層中の光照射領域を低抵抗とすることができる。このため、加熱処理を伴って保護膜を形成する場合であっても、ドレイン電流の低下や特性ばらつきを抑制することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る、自己整合型ボトムゲート構造の薄膜トランジスタの製造方法を示す工程図である。
【図２】本発明の第２の実施形態に係る、自己整合型トップゲート構造の薄膜トランジスタの製造方法を示す工程図である。
【図３】本発明の薄膜トランジスタの製造方法によって製造された薄膜トランジスタに係るサンプルにおけるIGZO膜のシート抵抗の加熱温度依存性を示すグラフである。
【発明を実施するための形態】
【００２３】
＜第１の実施形態＞
以下、本発明の第１の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。
【００２４】
図１は第１の実施形態に係る製造方法の各工程を順に示すものである。
【００２５】
まず、ガラス基板１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜２を形成する。
【００２６】
次に、ゲート電極膜２上（一部は基板上）に、プラズマＣＶＤ法を用いて、酸化ケイ素によるゲート絶縁膜３を200nmの厚さに形成する。
【００２７】
次に、ゲート絶縁膜３上にInGaZnO膜（以下、単にIGZO膜４と称する：酸化物半導体層）を50nmの厚さに形成する。IGZO膜４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜はアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す。
【００２８】
次に、プラズマＣＶＤ法を用いて基板温度300℃で酸化ケイ素よりなる保護膜５を形成する（図１（ａ））。この保護膜５の製造は、基板温度を約150℃以下に保った状態で成膜するのであれば、所定の光（例えば後述するエキシマレーザ光）の照射後であってもよい。しかし、プラズマＣＶＤ法を用いた酸化ケイ素による保護膜５の成膜では、基板温度が低い場合ほど酸化ケイ素膜の絶縁性が低下すること、成膜速度が低下すること、固定電荷が増大すること、膜厚や膜質の基板面内のばらつきが増大すること等の問題が発生する。この結果、配線間のリーク電流の増大、ＴＦＴの特性変動、ＴＦＴの特性ばらつきの増大、ＴＦＴの信頼性の劣化等の問題を引き起こすおそれが高まる。
【００２９】
そこで、本実施形態においては、上述した問題を防ぐため基板温度約300℃以上で成膜し、かつ保護膜形成後にエキシマレーザ光をIGZO膜に照射するようにしている（後述する）。なお、保護膜５の形成手法としてプラズマＣＶＤ法に限られるものではない。熱ＣＶＤ法などの他の化学気相成長、スパッタ等の物理気相成長、塗布法等を用いて成膜してもよい。また、保護膜５の形成材料としては酸化ケイ素に限られず、窒化ケイ素や酸化アルミニウム等の他の絶縁膜でもよい。さらに、保護膜５は無機物に限られるものではなく、有機物であってもよい。
【００３０】
次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、空気中で１時間に亘り300℃以上での熱アニーリング処理を施す。
【００３１】
この熱アニーリング処理においても、アニーリング温度が約150℃以下であれば、後述するエキシマレーザ光の照射の後で実施してもよい。しかし、アニーリング処理温度が約300℃より低い場合には、ドレイン電流が小さくなる、あるいはＴＦＴの信頼性が低下するといった問題が生じる。そこで本実施形態においては、この熱アニーリング処理が必要となる場合には、約300℃以上の温度で熱アニーリング処理を施した後に所定の光（例えば、後述するエキシマレーザ光）の照射を行うようにしている。
【００３２】
なお、この熱アニーリング処理の雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気中で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。
【００３３】
次に、上述したように積層された素子構造体に対して、図１（ｂ）に示すように、基板１側からIGZO膜４に向かってエキシマレーザ光（例えばXeClエキシマレーザ光）を照射する。エキシマレーザ光の一部はゲート電極膜２によって反射、吸収されるため、ゲート電極膜２の上方に位置するIGZO膜４（チャネル領域に相当）にはエキシマレーザ光が照射されない。
【００３４】
一方、ゲート電極膜２が下方に存在しないIGZO膜４の領域（ソース・ドレイン領域に相当）にはエキシマレーザ光が照射される。エキシマレーザが照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜４´）となる（図１（ｃ））。これにより、ドレイン電流の低下を抑制することができる。
【００３５】
ここで、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、基板１の収縮や反り、あるいは基板１からの酸化物半導体層の剥離が発生しないような密度（強度）とする必要がある。このような観点から、エキシマレーザの１パルスあたりのエネルギー密度（照射強度）は、1〜1000mJ/cm2であることが好ましい。
【００３６】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、1〜1000nsecに設定することが好ましい。
【００３７】
さらに、エキシマレーザの波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。
【００３８】
なお、上記エキシマレーザはIGZO膜における吸収率が高くなる波長を含むことが好ましい。
【００３９】
また、照射する光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であればXeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等のエキシマレーザでも、Arレーザ等の気体レーザでも、YAGレーザ等の固体レーザでもよい。また、フラッシュランプ光等のレーザ光以外の光であってもよい。また、CWレーザ等の連続光を用いることも可能である。
【００４０】
フラッシュランプ光を用いる場合、フラッシュランプ光の１パルスあたりのエネルギー密度（照射強度）は、0.01〜500J/cm2であることが好ましい。
【００４１】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、0.001〜100msecに設定することが好ましい。
【００４２】
さらに、フラッシュランプ光の波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、200〜1500nmの範囲内における波長を含むことが好ましい。
【００４３】
また、上記照射光は、酸化物半導体層には作用するが、基板１等にはできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザやフラッシュ光等のパルス光を選択することが好ましい。
【００４４】
次に、フォトリソグラフィ法およびエッチング法を用いて保護膜５にコンタクトホールを形成した後、Moをスパッタリングすることで、室温環境下でソース電極膜７ａおよびドレイン電極膜７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜７ａおよびドレイン電極膜７ｂをパターニングする（図１（ｄ））。ここで、フォトリソグラフィ法及びエッチング法における最大プロセス温度は100℃程度である。このパターニングにおいては、ゲート電極膜２とソース・ドレイン電極膜７ａ、７ｂが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜２と、IGZO膜４のソース領域６ａおよびドレイン領域６ｂとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
【００４５】
また、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜４に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。これにより、ソース・ドレイン領域６ａ、６ｂの抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。
【００４６】
また、本実施形態のものは「ボトムゲート構造」をもつＴＦＴ素子であるから、ゲート電極膜２が酸化物半導体層（IGZO膜４）よりも先に形成されるため、ゲート絶縁膜２の成膜時における酸化物半導体層へのダメージは無く、下述する第２の実施形態に係る「トップゲート構造」をもつＴＦＴ素子に比べて、特性劣化や特性ばらつきの点で有利である。また、a-Siラインと設備的に共通化することができるので製造上便利である。
【００４７】
以上に説明した如くして、本実施形態に係る自己整合型ボトムゲート構造のＴＦＴを作製することができる。
【００４８】
＜第２の実施形態＞
以下、本発明の第２の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。なお、この第２の実施形態は上述した第１の実施形態とは、層構成の順序と所定の光を照射する方向が異なるだけであるので、第１の実施形態とは異なる部分についてのみ説明し、重複する説明については詳しい説明を省略する。なお、第２の実施形態について、第１の実施形態の層と対応する層については、第１の実施形態のその層の符号に１０を加えた符号を付すものとする。
【００４９】
図２は第２の実施形態に係る製造方法の各工程を順に示すものである。
【００５０】
まず、ガラス基板１１上に、IGZO膜１４を50nmの厚さに形成する。IGZO膜１４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜１４は成膜時においてアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜１４に対し、フォトリソグラフィ法およびエッチング法を用いて適切なパターニング処理を施す。次に、IGZO膜１４上に、プラズマＣＶＤ法を用いて、酸化ケイ素によるゲート絶縁膜１３を200nmの厚さに形成する。次に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜１２を形成する。
【００５１】
次に、プラズマＣＶＤ法を用いて基板温度300℃で酸化ケイ素よりなる保護膜１５を形成する（図２（ａ））。この保護膜１５の製造は、基板温度を約150℃以下に保った状態で成膜するのであれば、所定の光（例えば後述するエキシマレーザ光）の照射後であってもよい。しかし、プラズマＣＶＤ法を用いた酸化ケイ素による保護膜１５の成膜では、基板温度が低いほど酸化ケイ素膜の絶縁性が低下すること、成膜速度が低下すること、固定電荷が増大すること、膜厚や膜質の基板面内のばらつきが増大すること等の問題が発生する。
【００５２】
この結果、配線間のリーク電流の増大、ＴＦＴの特性変動、ＴＦＴの特性ばらつきの増大、ＴＦＴの信頼性の劣化等の問題を引き起こすおそれが高まる。そこで、本実施形態においては、上述した問題を防ぐため基板温度約300℃以上で成膜し、かつ保護膜形成後にエキシマレーザ光をIGZO膜１４に照射するようにしている（後述する）。なお、保護膜１５の形成手法としてはプラズマＣＶＤ法に限られるものではない。熱ＣＶＤ法などの他の化学気相成長、スパッタ等の物理気相成長、塗布法等を用いて成膜してもよい。また酸化ケイ素に限られず、窒化ケイ素や酸化アルミニウムなどの他の絶縁膜でもよい。さらに、保護膜１５は無機物に限られるものではなく、有機物であってもよい。
【００５３】
次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、空気中で１時間に亘り300℃以上の熱アニーリング処理を施す。
【００５４】
この熱アニーリング処理においても、アニーリング処理温度が約150℃以下であれば、後で記述するエキシマレーザ光の照射の後で実施してもよい。しかし、アニーリング処理温度が約300℃より低い場合には、ドレイン電流が小さくなる、あるいはＴＦＴの信頼性が低下するといった問題が生じる。そこで本実施形態においては、この熱アニーリング処理が必要となる場合には、約300℃以上の温度で熱アニーリング処理を施した後に所定の光（例えば、後述するエキシマレーザ光）の照射を行うようにしている。
【００５５】
なお、この熱アニーリング処理を行う雰囲気は空気に限られるものではなく、酸素、窒素、オゾン、あるいはその他の雰囲気で熱アニーリング処理を施してもよい。また、大幅に湿度を上げた状態の湿潤雰囲気中で熱アニーリング処理を施してもよい。
【００５６】
次に、上述したように積層された素子構造体に対して、図２（ｂ）に示すように、保護膜１５側からIGZO膜１４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）やフラッシュランプ光を照射する。エキシマレーザ光等の一部はゲート電極膜１２によって反射、吸収されるため、ゲート電極膜１２の下方に位置するIGZO膜１４（チャネル領域に相当）にはエキシマレーザ光等が照射されない。一方、ゲート電極膜１２が上部に存在しないIGZO膜１４（ソース・ドレイン領域に相当）にはエキシマレーザ光等が照射される。エキシマレーザ光等が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜１４´）となる（図２（ｃ））。これにより、ドレイン電流の低下を抑制することができる。
【００５７】
また、上記照射光は、酸化物半導体層には作用するが、基板等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザやフラッシュ光等のパルス光を選択することが好ましい。
【００５８】
次に、フォトリソグラフィ法およびエッチング法を用いて保護膜１５にコンタクトホールを形成した後、Moをスパッタリングすることで、室温環境下でソース電極膜１７ａおよびドレイン電極膜１７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜１７ａおよびドレイン電極膜１７ｂをパターニングする（図１（ｄ））。この後、フォトリソグラフィ法及びエッチング法における最大プロセス温度は100℃程度である。このパターニングにおいては、ゲート電極膜１２とソース・ドレイン電極膜１７ａ、１７ｂが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜１２と、IGZO膜１４のソース領域１６ａおよびドレイン領域１６ｂとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
【００５９】
また、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜１４に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。これにより、ソース・ドレイン領域１６ａ、１６ｂの抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。
【００６０】
なお、第２の実施形態におけるエキシマレーザ光およびフラッシュランプ光の特性（１パルスあたりのエネルギー密度（照射強度）、１パルスあたりの幅（発光時間）、使用光の波長）、上記所定の光の変更態様、各層の形成材料、および酸化物半導体層の成膜方法等については、上記第１の実施形態と同様であるので説明は省略する。
【００６１】
以上に説明した如くして、本実施形態に係る自己整合型トップゲート構造のＴＦＴを作製することができる。
【００６２】
なお、上記各実施形態方法においては、酸化物半導体層としてIGZO膜を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか１元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜４を構成するIGZOの組成比をIn:Ga:Zn:O＝1:1:1:4としているが、この組成比はこれに限られるものではない。
【００６３】
また、上記各実施形態方法においては、酸化物半導体層として非晶質のIGZO膜を用いているが、ZnO膜等の多結晶の酸化物半導体層により形成してもよい。
【００６４】
また、上記各実施形態方法においては、酸化物半導体層としてのIGZO膜をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。
【００６５】
また、上記各実施形態方法においては、酸化ケイ素によりゲート絶縁膜および保護膜を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光（例えばエキシマレーザ）に対して、より透過率が高い材料であればより好ましい。
【００６６】
ところで、以下に示すようにして作製されたサンプルについて四探針測定法によるシート抵抗を測定すると、その測定値は2.2×103Ω/□となった（図３参照）。なお、エキシマレーザ照射前のシート抵抗値は3.5×107Ω/□であった。
【００６７】
[サンプルの作製方法]
ガラス基板上に厚さ50ｎｍのIGZO膜、および保護膜をこの順に成膜して作製したサンプルに、300℃で１時間の熱アニーリング処理を施した。次に、基板側からIGZO膜に向けてXeClエキシマレーザ光を照射した。照射条件はパルス幅50ns、照射強度300mJ/cm2とし、同一領域に10回照射した。なお、雰囲気温度は２５℃であった。
【００６８】
次に、空気中において30分間の加熱処理に供した上記サンプルについて、四探針測定法によりシート抵抗を測定すると以下のようになった。すなわち、このシート抵抗値は、加熱温度200℃から急上昇する図３の曲線形状（薄膜トランジスタのIGZO膜の加熱温度依存性を示す）からも明らかなように、加熱処理時の加熱処理の温度によって結果が大きく異なり、エキシマレーザ光の照射後の加熱処理温度が200℃である場合は、シート抵抗が1.2×104Ω/□、エキシマレーザ光の照射後の加熱処理温度が250℃である場合は、シート抵抗が7.0×106Ω/□となった。
【００６９】
すなわち、エキシマレーザ光を照射して低抵抗化されたIGZO膜であっても、この後200℃以上に加熱する作業に供されると、光照射によりせっかく低下した抵抗値が高抵抗となってしまうので、その作業時の加熱温度を200℃より低い温度とすることが肝要である。
【００７０】
逆に、上記各実施形態に示すように、300℃程度の基板温度加熱や300℃以上の熱アニール等を行った後にIGZO膜（酸化半導体層）に対して所定の光を所定の照射条件にて照射した後の作製工程においては、最大の基板温度を150℃以下に抑えるようにすれば、低下したシート抵抗値を低い状態のまま維持することができる。
【００７１】
これにより、ソース・ドレイン領域の抵抗上昇を抑えることができ、ドレイン電流の低下や特性ばらつきを確実に抑制することができる。
【符号の説明】
【００７２】
１、１１      ガラス基板（基板）
２、１２      ゲート電極膜
３、１３      ゲート絶縁膜
４、１４      ＩＧＺＯ膜
４´、１４´      低抵抗ＩＧＺＯ膜
４ａ、１４ａ      チャネル領域（ＩＧＺＯ膜）
５、１５      保護膜
６ａ、１６ａ      ソース領域
６ｂ、１６ｂ      ドレイン領域
７ａ、１７ａ      ソース電極膜
７ｂ、１７ｂ      ドレイン電極膜
【図１】
2014135474.tif 000003
【図２】
2014135474.tif 000004
【図３】
2014135474.tif 000005