(57)【要約】【課題】負荷に流れる出力電流を適切にスイッチング制御する。【解決手段】負荷駆動装置１は、スイッチＮ１と、ＳＷＯＮに応じてスイッチＮ１のオン／オフ制御を行うドライバ１４と、Ｖｄｅｔ１とＶｔｈとを比較してＩＰＥＡＫＤＥＴを生成するコンパレータ１７と、Ｖｄｅｔ１をＡＤＣＯＵＴに変換するＡＤＣ１９と、ＩＰＥＡＫＳＥＴをＶｔｈに変換するＤＡＣ１８と、ＩＰＥＡＫＤＥＴとＡＤＣＯＵＴの入力を受けてＳＷＯＮとＩＰＥＡＫＳＥＴを出力するロジック部１２と、を有し、ロジック部１２は、Ｙ１＝ＡＶＥ×α＋Δ×Ｔｏｎ／２（ただしＹ１：ＩＰＥＡＫＳＥＴの信号値、ＡＶＥ：出力電流の平均電流設定値、α：ＡＶＥの調整係数、Ｔｏｎ：オン期間、Δ：ＡＶＣＯＵＴの変化率）で表される演算式を用いてＹ１を算出する演算回路１２２を含み、演算回路１２２は、演算モード設定信号ＩＳＯ及びＰＦＣに応じてαを決定する。【選択図】図１５
2014056793.tif 000002
【特許請求の範囲】
【請求項１】
負荷に流れる出力電流をスイッチング制御するためのスイッチと、
スイッチ制御信号に応じて前記スイッチのオン／オフ制御を行うドライバと、
前記スイッチに流れるセンス電流に応じた電流検出電圧と電流ピーク設定電圧とを比較して電流ピーク検出信号を生成するコンパレータと、
前記電流検出電圧を電流検出信号に変換するＡＤコンバータと、
電流ピーク設定信号を前記電流ピーク設定電圧に変換するＤＡコンバータと、
前記電流ピーク検出信号と前記電流検出信号の入力を受けて前記スイッチ制御信号と前記電流ピーク設定信号を出力するロジック部と、
を有し、
前記ロジック部は、前記電流ピーク設定信号の信号値をＹ１とし、前記出力電流の平均電流設定値をＡＶＥとし、前記平均電流設定値の調整係数をαとし、前記スイッチのオン期間をＴｏｎし、前記スイッチのオン期間における前記電流検出信号の変化率をΔとしたときに、Ｙ１＝ＡＶＥ×α＋Δ×Ｔｏｎ／２で表される演算式を用いて前記電流ピーク設定信号の信号値を算出する演算回路を含み、
前記演算回路は、演算モード設定信号に応じて前記調整係数を決定することを特徴とすることを特徴とする負荷駆動装置。
【請求項２】
前記演算回路は、絶縁型／非絶縁型の別に応じて、前記調整係数に前記スイッチのスイッチング周期とオフ期間との比を含むか否かを決定することを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記演算回路は、力率改善制御の有効／無効に応じて、前記調整係数に力率改善係数を含むか否かを決定することを特徴とする請求項１または請求項２に記載の負荷駆動装置。
【請求項４】
前記力率改善係数は、入力電圧と同一の挙動で変化する可変値であることを特徴とする請求項３に記載の負荷駆動装置。
【請求項５】
前記力率改善係数は、前記入力電圧の変動に依ることなく、常にその平均値が１となるように可変制御されることを特徴とする請求項４に記載の負荷駆動装置。
【請求項６】
前記ＡＤコンバータは、異なるタイミングで入力値をサンプル／ホールドする第１及び第２サンプル／ホールド回路と、各々の出力値を順次ＡＤ変換する単一のＡＤ変換回路とを含むことを特徴とする請求項１〜請求項５のいずれか一項に記載の負荷駆動装置。
【請求項７】
前記演算回路は、乗算器と除算器を１つずつ含み、前記スイッチのスイッチング周期毎に前記乗算器及び前記除算器のタイミングシェアリングを行いながら前記電流ピーク設定信号の信号値を算出することを特徴とする請求項１〜請求項６のいずれか一項に記載の負荷駆動装置。
【請求項８】
前記演算モード設定信号は、前記ロジック部の端子処理によってパッケージ内部で設定されることを特徴とする請求項１〜請求項７のいずれか一項に記載の負荷駆動装置。
【請求項９】
前記演算モード設定信号の外部入力を受け付けるための外部端子を有することを特徴とする請求項１〜請求項７のいずれか一項に記載の負荷駆動装置。
【請求項１０】
外部との信号授受を行うインタフェイス部と、
前記インタフェイス部を介して外部入力される前記演算モード設定信号を格納するメモリ部と、
を有することを特徴とする請求項１〜請求項７のいずれか一項に記載の負荷駆動装置。
【請求項１１】
前記演算回路は、電流連続モード／疑似共振モードの別に応じて、前記演算式の右辺第２項を有効とするか否かを決定することを特徴とする請求項１〜請求項１０のいずれか一項に記載の負荷駆動装置。
【請求項１２】
前記演算回路は、前記スイッチのスイッチング周波数がゼロ値に設定されているか否かに応じて、電流連続モード／疑似連続モードの別を認識することを特徴とする請求項１１に記載の負荷駆動装置。
【請求項１３】
前記負荷は、発光ダイオードであることを特徴とする請求項１〜請求項１２のいずれか一項に記載の負荷駆動装置。
【請求項１４】
前記演算回路は、調光制御の有効／無効に応じて、前記調整係数に調光係数を含むか否かを決定することを特徴とする請求項１３に記載の負荷駆動装置。
【請求項１５】
前記ロジック部は、調光信号に応じて前記発光ダイオードのバースト調光またはリニア調光を行う調光制御回路を含むことを特徴とする請求項１４に記載の負荷駆動装置。
【請求項１６】
前記調光制御回路は、前記調光信号として、ＰＷＭ［pulse width modulation］調光信号、リニア調光信号、及び、位相調光信号の入力を受け付けることを特徴とする請求項１５に記載の負荷駆動装置。
【請求項１７】
前記調光制御回路は、バースト調光時には前記調光係数を１に設定した上で前記調光信号に応じたオンデューティで前記発光ダイオードの点消灯制御を行う一方、リニア調光時には前記調光係数を前記調光信号に応じた値に設定した上で前記発光ダイオードをフルオンさせることを特徴とする請求項１５または請求項１６に記載の負荷駆動装置。
【請求項１８】
発光ダイオードと、
前記発光ダイオードに流れる出力電流をスイッチング制御する請求項１３〜請求項１７のいずれか一項に記載の負荷駆動装置と、
を有することを特徴とするＬＥＤ照明機器。
【請求項１９】
電球形ＬＥＤランプ、環形ＬＥＤランプ、直管形ＬＥＤランプ、シーリングライト、または、ダウンライトであることを特徴とする請求項１８に記載のＬＥＤ照明機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に流れる出力電流をスイッチング制御する負荷駆動装置に関する。
【背景技術】
【０００２】
図２２〜図２４は、それぞれ、発光ダイオード（ＬＥＤ［light emitting diode］）を光源とするＬＥＤ照明機器の第１〜第３従来例を示す図である。ＬＥＤ照明機器２００では、発光ダイオード２０１に流れる出力電流ＩＬＥＤのスイッチング制御方式として、いわゆるピーク電流制御方式が採用されている。一方、ＬＥＤ照明機器３００及び４００では、出力電流ＩＬＥＤのスイッチング制御方式として、いわゆるフィードバック制御方式が採用されている。なお、ＬＥＤ照明機器２００及び３００は非絶縁型（Ｂｕｃｋ型）とされており、ＬＥＤ照明機器４００は絶縁型（Ｆｌｙ−ｂａｃｋ型）とされている。
【０００３】
上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１１０１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のピーク電流制御方式では、出力電流ＩＬＥＤの入力電圧特性が悪く、入力電圧Ｖｉｎの変動に依存して出力電流ＩＬＥＤに揺らぎを生じるという課題があった。また、従来のピーク電流制御方式では、出力電流ＩＬＥＤの出力電圧特性も悪く、ＬＥＤ照明機器２００の出力電圧Ｖｏｕｔ（発光ダイオード２０１の直列段数）に応じて適切なピーク電流を設定しなければならないという課題があった。さらに、従来のピーク電流制御方式では、コイル２０３のインダクタンス値に応じて出力電流ＩＬＥＤが変動するという課題もあった。
【０００６】
一方、従来のフィードバック制御方式では、上記の課題を解消し得るものの、ピーク電流制御方式と比べて回路が複雑で大きいという課題があった。特に、ＬＥＤ照明機器が絶縁型である場合には、二次側から一次側への信号伝達手段として、寿命の短いフォトカプラ４１１を設けなければならないという課題があった。
【０００７】
本発明は、本願の発明者により見出された上記の問題点に鑑み、負荷に流れる出力電流を適切にスイッチング制御することが可能な負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る負荷駆動装置は、負荷に流れる出力電流をスイッチング制御するためのスイッチと、スイッチ制御信号に応じて前記スイッチのオン／オフ制御を行うドライバと、前記スイッチに流れるセンス電流に応じた電流検出電圧と電流ピーク設定電圧とを比較して電流ピーク検出信号を生成するコンパレータと、前記電流検出電圧を電流検出信号に変換するＡＤコンバータと、電流ピーク設定信号を前記電流ピーク設定電圧に変換するＤＡコンバータと、前記電流ピーク検出信号と前記電流検出信号の入力を受けて前記スイッチ制御信号と前記電流ピーク設定信号を出力するロジック部とを有し、前記ロジック部は、前記電流ピーク設定信号の信号値をＹ１とし、前記出力電流の平均電流設定値をＡＶＥとし、前記平均電流設定値の調整係数をαとし、前記スイッチのオン期間をＴｏｎし、前記スイッチのオン期間における前記電流検出信号の変化率をΔとしたときに、Ｙ１＝ＡＶＥ×α＋Δ×Ｔｏｎ／２で表される演算式を用いて前記電流ピーク設定信号の信号値を算出する演算回路を含み、前記演算回路は、演算モード設定信号に応じて前記調整係数を決定する構成（第１の構成）とされている。
【０００９】
なお、上記第１の構成から成る負荷駆動装置において、前記演算回路は、絶縁型／非絶縁型の別に応じて、前記調整係数に前記スイッチのスイッチング周期とオフ期間との比を含むか否かを決定する構成（第２の構成）にするとよい。
【００１０】
また、上記第１または第２の構成から成る負荷駆動装置において、前記演算回路は、力率改善制御の有効／無効に応じて、前記調整係数に力率改善係数を含むか否かを決定する構成（第３の構成）にするとよい。
【００１１】
また、上記第３の構成から成る負荷駆動装置において、前記力率改善係数は、入力電圧と同一の挙動で変化する可変値である構成（第４の構成）にするとよい。
【００１２】
また、上記第４の構成から成る負荷駆動装置において、前記力率改善係数は、前記入力電圧の変動に依ることなく、常にその平均値が１となるように可変制御される構成（第５の構成）にするとよい。
【００１３】
また、上記第１〜第５いずれかの構成から成る負荷駆動装置において、前記ＡＤコンバータは、異なるタイミングで入力値をサンプル／ホールドする第１及び第２サンプル／ホールド回路と、各々の出力値を順次ＡＤ変換する単一のＡＤ変換回路とを含む構成（第６の構成）にするとよい。
【００１４】
また、上記第１〜第６いずれかの構成から成る負荷駆動装置において、前記演算回路は乗算器と除算器を１つずつ含み、前記スイッチのスイッチング周期毎に前記乗算器及び前記除算器のタイミングシェアリングを行いながら前記電流ピーク設定信号の信号値を算出する構成（第７の構成）にするとよい。
【００１５】
また、上記第１〜第７いずれかの構成から成る負荷駆動装置において、前記演算モード設定信号は、前記ロジック部の端子処理によってパッケージ内部で設定される構成（第８の構成）にするとよい。
【００１６】
また、上記第１〜第７いずれかの構成から成る負荷駆動装置は、前記演算モード設定信号の外部入力を受け付けるための外部端子を有する構成（第９の構成）にするとよい。
【００１７】
また、上記第１〜第７いずれかの構成から成る負荷駆動装置は、外部との信号授受を行うインタフェイス部と、前記インタフェイス部を介して外部入力される前記演算モード設定信号を格納するメモリ部と、を有する構成（第１０の構成）にするとよい。
【００１８】
また、上記第１〜第１０いずれかの構成から成る負荷駆動装置において、前記演算回路は、電流連続モード／疑似共振モードの別に応じて、前記演算式の右辺第２項を有効とするか否かを決定する構成（第１１の構成）にするとよい。
【００１９】
また、上記第１１の構成から成る負荷駆動装置において、前記演算回路は、前記スイッチのスイッチング周波数がゼロ値に設定されているか否かに応じて、電流連続モード／疑似連続モードの別を認識する構成（第１２の構成）にするとよい。
【００２０】
また、上記第１〜第１２いずれかの構成から成る負荷駆動装置において、前記負荷は、発光ダイオードである構成（第１３の構成）にするとよい。
【００２１】
また、上記第１３の構成から成る負荷駆動装置において、前記演算回路は、調光制御の有効／無効に応じて、前記調整係数に調光係数を含むか否かを決定する構成（第１４の構成）にするとよい。
【００２２】
また、上記第１４の構成から成る負荷駆動装置において、前記ロジック部は、調光信号に応じて前記発光ダイオードのバースト調光またはリニア調光を行う調光制御回路を含む構成（第１５の構成）にするとよい。
【００２３】
また、上記第１５の構成から成る負荷駆動装置において、前記調光制御回路は、前記調光信号として、ＰＷＭ［pulse width modulation］調光信号、リニア調光信号、及び、位相調光信号の入力を受け付ける構成（第１６の構成）にするとよい。
【００２４】
また、上記第１５または第１６の構成から成る負荷駆動装置において、前記調光制御回路は、バースト調光時には前記調光係数を１に設定した上で前記調光信号に応じたオンデューティで前記発光ダイオードの点消灯制御を行う一方、リニア調光時には前記調光係数を前記調光信号に応じた値に設定した上で前記発光ダイオードをフルオンさせる構成（第１７の構成）にするとよい。
【００２５】
また、本発明に係るＬＥＤ照明機器は、発光ダイオードと、前記発光ダイオードに流れる出力電流をスイッチング制御する上記第１３〜第１７いずれかの構成から成る負荷駆動装置と、を有する構成（第１８の構成）とされている。
【００２６】
なお、上記第１８の構成から成るＬＥＤ照明機器は、電球形ＬＥＤランプ、環形ＬＥＤランプ、直管形ＬＥＤランプ、シーリングライト、または、ダウンライトである構成（第１９の構成）にするとよい。
【発明の効果】
【００２７】
本発明に係る負荷駆動装置によれば、負荷に流れる出力電流を適切にスイッチング制御することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】ＬＥＤ照明機器の第１構成例（非絶縁型、力率改善制御なし）を示す図
【図２】ＬＥＤ照明機器の第２構成例（非絶縁型、力率改善制御あり）を示す図
【図３】ＬＥＤ照明機器の第３構成例（絶縁型、力率改善制御なし）を示す図
【図４】ＬＥＤ照明機器の第４構成例（絶縁型、力率改善制御あり）を示す図
【図５】第１構成例における平均電流制御を説明するための図
【図６】第２構成例における平均電流制御を説明するための図
【図７】第３構成例における平均電流制御を説明するための図
【図８】第４構成例における平均電流制御を説明するための図
【図９】出力電流ＩＬＥＤの入力電圧特性を示す図
【図１０】出力電流ＩＬＥＤの出力電圧特性を示す図
【図１１】ＬＥＤ段数と出力電流ＩＬＥＤとの関係を示す図
【図１２】出力電流ＩＬＥＤの製造ばらつきを示すヒストグラム
【図１３】力率改善制御を説明するための図
【図１４】Ｖｉｎ2＿ａｖｅの算出動作を説明するための図
【図１５】ロジック部１２及びＡＤコンバータ１９の一構成例を示すブロック図
【図１６】平均電流制御を説明するためのタイミングチャート
【図１７】ロジック部１２における端子処理の一例を示す図
【図１８】ロジック部１２の一変形例を示すブロック図
【図１９】ＣＣＭとＱＲＭの違いを説明するための図
【図２０】抵抗Ｒ５の抵抗値とスイッチング周波数Ｆｓｗとの関係を示す図
【図２１Ａ】ＬＥＤ照明機器の第１適用例（ＬＥＤランプ）を示す外観図
【図２１Ｂ】ＬＥＤ照明機器の第２適用例（ＬＥＤシーリングライト）を示す外観図
【図２１Ｃ】ＬＥＤ照明機器の第３適用例（ＬＥＤダウンライト）を示す外観図
【図２２】ＬＥＤ照明機器の第１従来例を示す図
【図２３】ＬＥＤ照明機器の第２従来例を示す図
【図２４】ＬＥＤ照明機器の第３従来例を示す図
【発明を実施するための形態】
【００２９】
＜ＬＥＤ照明機器＞
図１〜図４は、それぞれ、ＬＥＤ照明機器の第１構成例（非絶縁型（Ｂｕｃｋ型）、力率改善制御なし）、第２構成例（非絶縁型（Ｂｕｃｋ型）、力率改善制御あり）、第３構成例（絶縁型（Ｆｌｙ−ｂａｃｋ型）、力率改善制御なし）、及び、第４構成例（絶縁型（Ｆｌｙ−ｂａｃｋ型）、力率改善制御あり）を示す図である。第１〜第４構成例のＬＥＤ照明機器Ｘは、いずれも、発光ダイオード駆動装置１と発光ダイオード２を有する。
【００３０】
発光ダイオード駆動装置１は、負荷である発光ダイオード２に流れる出力電流ＩＬＥＤをスイッチング制御する負荷駆動装置の一形態であり、半導体装置１０と、これに外付けされた複数のディスクリート部品から成る。
【００３１】
半導体装置１０は、第１〜第４構成例の全てで共通に用いられるモノリシック半導体集積回路装置（いわゆるＬＥＤドライバＩＣ）であり、外部との電気的な接続を確立するための手段として、外部端子Ｔ１〜Ｔ８を有する。なお、半導体装置１０の内部構成や動作については、後ほど詳細に説明する。
【００３２】
次に、半導体装置１０に外付けされるディスクリート部品について、第１〜第４構成例を個別に見ながら説明する。
【００３３】
まず、図１を参照しながら、第１構成例について説明する。第１構成例では、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタＮ１、ダイオードブリッジＤＢ、抵抗Ｒ１〜Ｒ６、コンデンサＣ１〜Ｃ３、ダイオードＤ１及びＤ２、ツェナダイオードＺＤ１、並びに、コイルＬ１及びＬ２が半導体装置１０に外付けされている。
【００３４】
トランジスタＮ１のドレインは、コイルＬ１の第１端とダイオードＤ２のアノードに接続されている。コイルＬ１の第２端は、発光ダイオード２のカソードに接続されている。ダイオードＤ２のカソードは、発光ダイオード２のアノードに接続されている。トランジスタＮ１のソース及びバックゲートは、外部端子Ｔ５に接続されている。トランジスタＮ１のゲートは、外部端子Ｔ４に接続されている。
【００３５】
ダイオードブリッジＤＢの第１入力端は、商用交流電源ＰＷの第１端（交流電圧Ｖａｃの印加端に相当）に接続されている。ダイオードブリッジＤＢの第２入力端は、商用交流電源ＰＷの第２端に接続されている。ダイオードブリッジＤＢの第１出力端（入力電圧Ｖｉｎの印加端に相当）は、発光ダイオード２のアノードに接続されている。ダイオードブリッジＤＢの第２出力端は、接地電圧ＧＮＤの印加端に接続されている。
【００３６】
コンデンサＣ１の第１端と抵抗Ｒ１の第１端は、いずれもダイオードブリッジＤＢの第１出力端に接続されている。コンデンサＣ１の第２端は、接地電圧ＧＮＤの印加端に接続されている。抵抗Ｒ１の第２端、ダイオードＤ１のカソード、ツェナダイオードＤ１のカソード、及び、コンデンサＣ２の第１端は、いずれも外部端子Ｔ１に接続されている。ツェナダイオードＤ１のアノードとコンデンサＣ２の第２端は、いずれも接地電圧ＧＮＤの印加端に接続されている。ダイオードＤ１のアノードは、抵抗Ｒ２の第１端とコイルＬ２の第１端に接続されている。抵抗Ｒ２の第２端と抵抗Ｒ３の第１端は、いずれも外部端子Ｔ３に接続されている。抵抗Ｒ３の第２端とコイルＬ２の第２端は、いずれも接地電圧ＧＮＤの印加端に接続されている。コンデンサＣ３の第１端は、外部端子Ｔ２に接続されている。コンデンサＣ３の第２端は、接地電圧ＧＮＤの印加端に接続されている。抵抗Ｒ４の第１端は、外部端子Ｔ５に接続されている。抵抗Ｒ４の第２端は、接地電圧ＧＮＤの印加端に接続されている。抵抗Ｒ５の第１端は、外部端子Ｔ７に接続されている。抵抗Ｒ５の第２端は、接地電圧ＧＮＤの印加端に接続されている。抵抗Ｒ６の第１端は、第２電源電圧Ｖｄｄ２の印加端に接続されている。抵抗Ｒ６の第２端は、外部端子Ｔ８に接続されている。外部端子Ｔ６は、接地電圧ＧＮＤの印加端に接続されている。
【００３７】
上記構成から成る発光ダイオード駆動装置１において、トランジスタＮ１は、発光ダイオード２に流れる出力電流ＩＬＥＤをスイッチング制御するためのスイッチに相当する。トランジスタＮ１がオンされているときには、入力電圧Ｖｉｎの印加端から発光ダイオード２、コイルＬ１、トランジスタＮ１、及び、抵抗Ｒ４を介して接地電圧ＧＮＤの印加端に向けた出力電流ＩＬＥＤ（センス電流Ｉｓに相当）が流れる。一方、トランジスタＮ１がオフされているときには、コイルＬ１、ダイオードＤ２、及び、発光ダイオード２を介してループ状に出力電流ＩＬＥＤが流れる。
【００３８】
ダイオードブリッジＤＢは、交流電圧Ｖａｃを全波整流して入力電圧Ｖｉｎを生成する全波整流回路である。コンデンサＣ１は、入力電圧Ｖｉｎを平滑化する平滑素子である。コンデンサＣ１としては、電解コンデンサ（例えば１０μＦ）を好適に用いることができる。なお、ダイオードブリッジＤＢの前段に、ノイズやサージを除去するためのフィルタ回路を設けてもよい。
【００３９】
抵抗Ｒ１、ツェナダイオードＺＤ１、ダイオードＤ１、コンデンサＣ２、及び、コイルＬ２は、半導体装置１０に外部電圧Ｖａｕｘを印加する電源回路である。半導体装置１０の起動時には、入力電圧Ｖｉｎの印加端から抵抗Ｒ１を介してコンデンサＣ２の充電電流を引き込むことにより、外部電圧Ｖａｕｘが生成される。一方、半導体装置１０の起動後には、コイルＬ１と共にトランスを形成するコイルＬ２からダイオードＤ１を介してコンデンサＣ３の充電電流を引き込むことにより、外部電圧Ｖａｕｘが生成される。なお、コイルＬ１及びＬ２の巻線比については、半導体装置１０の動作に必要な外部電圧Ｖａｕｘを鑑みて適宜設定すればよい。
【００４０】
なお、第１構成例の発光ダイオード駆動装置１は、例えば、低出力（２５Ｗ以下）のＬＥＤ照明機器（電球や電飾など）に好適である。
【００４１】
次に、図２を参照しながら、第２構成例について説明する。第２構成例において、半導体装置１０に外付けされるディスクリート部品（Ｎ１、ＤＢ、Ｒ１〜Ｒ５、Ｒ７、Ｒ８、Ｃ１〜Ｃ４、Ｄ１、Ｄ２、ＺＤ１、Ｌ１、Ｌ２）は、その大部分が第１構成例と同一である。ただし、第２構成例には、第１構成例に対して３つの相違点がある。
【００４２】
第１の相違点は、入力電圧Ｖｉｎを平滑するためのコンデンサＣ１として、電解コンデンサではなくセラミックコンデンサ（例えば０．１μＦ）が用いられている点である。第２の相違点は、発光ダイオード２の両端間に、出力電圧Ｖｏｕｔ（発光ダイオード２の両端間電圧）を平滑するためのコンデンサＣ４が接続されている点である。なお、コンデンサＣ４としては、電解コンデンサ（例えば１０μＦ）を用いることができる。第３の相違点は、外部端子Ｔ８を第２電源電圧Ｖｄｄ２にプルアップするための抵抗Ｒ６に代えて、入力電圧Ｖｉｎを分圧して外部端子Ｔ８に印加するための抵抗Ｒ７及びＲ８が半導体装置１０に外付けされている点である。なお、抵抗Ｒ７及びＲ８の分圧比については、入力電圧Ｖｉｎの振幅レベルとコンパレータ１５やＡＤコンバータ１９の入力ダイナミックレンジを考慮して適宜調整すればよい。
【００４３】
なお、第２構成例の発光ダイオード駆動装置１は、例えば、中出力（２５〜１００Ｗ）のＬＥＤ照明機器（室内照明や室外照明など）に好適である。
【００４４】
次に、図３を参照しながら、第３構成例について説明する。第３構成例において、半導体装置１０に外付けされるディスクリート部品（Ｎ１、ＤＢ、Ｒ１〜Ｒ６、Ｒ９、Ｃ１〜Ｃ３、Ｃ５、Ｃ６、Ｄ１、Ｄ３、ＺＤ１、Ｌ３〜Ｌ５）は、その大部分が第１構成例と同一である。ただし、第３構成例では、出力段の構成が第１構成例と根本的に異なり、コイルＬ１及びＬ２とダイオードＤ２に代えて、コイルＬ３〜Ｌ５、抵抗Ｒ９、コンデンサＣ５及びＣ６、並びに、ダイオードＤ３が半導体装置１０に外付けされている。
【００４５】
コイルＬ３の第１端は、入力電圧Ｖｉｎの印加端に接続されている。コイルＬ３の第２端は、トランジスタＮ１のドレインに接続されている。抵抗Ｒ９とコンデンサＣ５は、コイルＬ３の両端間に直列接続されている。コイルＬ４の第１端は、ダイオードＤ３のアノードに接続されている。コイルＬ４の第２端は、接地電圧ＧＮＤ２の印加端に接続されている。ダイオードＤ３のカソードは、発光ダイオード２のアノードに接続されている。発光ダイオード２のカソードは、接地電圧ＧＮＤ２の印加端に接続されている。コンデンサＣ６は、発光ダイオード２の両端間に接続されている。なお、コンデンサＣ６としては、セラミックコンデンサ（例えば０．１μＦ）を用いることができる。コイルＬ５の第１端は、ダイオードＤ１のアノードに接続されている。コイルＬ５の第２端は、接地電圧ＧＮＤの印加端に接続されている。
【００４６】
上記構成から成る発光ダイオード駆動装置１において、トランジスタＮ１がオンされているときには、入力電圧Ｖｉｎの印加端からコイルＬ３、トランジスタＮ１、及び、抵抗Ｒ４を介して接地電圧ＧＮＤの印加端に向けた一次電流（センス電流Ｉｓに相当）が流れる。一方、トランジスタＮ１がオフされているときには、コイルＬ３と共にトランスを形成するコイルＬ４に誘起電力が発生し、コイルＬ４からダイオードＤ３と発光ダイオード２を介して接地電圧ＧＮＤ２の印加端に向けた二次電流（出力電流ＩＬＥＤに相当）が流れる。一方、コイルＬ３と共にトランスを形成するコイルＬ５は、コイルＬ１に流れる一次電流を利用してコンデンサＣ３の充電電流を生成する。このような構成を採用することにより、一次側の接地電圧ＧＮＤと二次側の接地電圧ＧＮＤ２を絶縁することができる。
【００４７】
なお、第３構成例の発光ダイオード駆動装置１は、例えば、中出力（２５〜１００Ｗ）のＬＥＤ照明機器（室内照明や室外照明など）に好適である。
【００４８】
次に、図４を参照しながら、第４構成例について説明する。第４構成例において、半導体装置１０に外付けされるディスクリート部品（Ｎ１、ＤＢ、Ｒ１〜Ｒ５、Ｒ７〜Ｒ９、Ｃ１〜Ｃ３、Ｃ５、Ｃ６、Ｄ１、Ｄ３、ＺＤ１、Ｌ３〜Ｌ５）は、その大部分が第３構成例と同一である。ただし、第４構成例には、第３構成例に対して３つの相違点がある。
【００４９】
第１の相違点は、入力電圧Ｖｉｎを平滑するためのコンデンサＣ１として、電解コンデンサではなくセラミックコンデンサ（例えば０．１μＦ）が用いられている点である。第２の相違点は、出力電圧Ｖｏｕｔを平滑するためのコンデンサＣ６として、セラミックコンデンサではなく電解コンデンサ（例えば１０μＦ）が用いられている点である。第３の相違点は、外部端子Ｔ８を第２電源電圧Ｖｄｄ２にプルアップするための抵抗Ｒ６に代えて、入力電圧Ｖｉｎを分圧して外部端子Ｔ８に印加するための抵抗Ｒ７及びＲ８が半導体装置１０に外付けされている点である。なお、抵抗Ｒ７及びＲ８の分圧比については、入力電圧Ｖｉｎの振幅レベルとコンパレータ１５やＡＤコンバータ１９の入力ダイナミックレンジを考慮して適宜調整すればよい。
【００５０】
なお、第４構成例の発光ダイオード駆動装置１は、例えば、高出力（１００Ｗ以上）のＬＥＤ照明機器（道路照明など）に好適である。
【００５１】
次に、第１〜第４構成例の全てで共通に用いられる半導体装置１０の内部構成について説明する。半導体装置１０には、レギュレータ１１と、ロジック部１２と、オシレータ１３と、ドライバ１４と、コンパレータ１５〜１７と、ＤＡ［digital/analog］コンバータ１８と、ＡＤ［analog/digital］コンバータ１９と、が集積化されている。
【００５２】
レギュレータ１１は、外部端子Ｔ１に印加される外部電圧Ｖａｕｘから第１電源電圧Ｖｄｄ１（例えば１２Ｖ）と第２電源電圧Ｖｄｄ２（例えば３．３Ｖ）を生成し、各々を半導体装置１０の各部に供給する。第２電源電圧Ｖｄｄ２は、外部端子Ｔ２に印加されている。また、レギュレータ１１には、温度保護部機能や減電圧保護機能が具備されている。
【００５３】
ロジック部１２は、半導体装置１０の動作を統括的に制御する論理回路である。ロジック部１２には、トランジスタＮ１のスイッチング制御機能や出力電流ＩＬＥＤの平均電流制御機能が具備されているほか、各種異常保護機能（過電圧保護機能、過電流保護機能、ＬＥＤショート保護機能、ＬＥＤオープン保護機能など）も具備されている。なお、ロジック部１２の内部構成や動作については、後ほど詳細に説明する。
【００５４】
オシレータ１３は、ロジック部１２の駆動に必要なマスタクロック信号ＭＣＬＫ（例えば１０ＭＨｚ）を生成する。また、オシレータ１３は、外部端子Ｔ７に外付けされる抵抗Ｒ５の抵抗値に応じてトランジスタＮ１のスイッチング周波数Ｆｓｗを可変制御するための周波数設定電圧Ｖｏｓｃを生成する機能も備えている。
【００５５】
ドライバ１４は、ロジック部１２から入力されるスイッチ制御信号ＳＷＯＮに応じてゲート電圧Ｖｇを生成し、これを外部端子Ｔ４からトランジスタＮ１のゲートへ印加することにより、トランジスタＮ１のオン／オフ制御を行う。なお、ドライバ１４には、スイッチ制御信号ＳＷＯＮ（Ｈ：Ｖｄｄ２、Ｌ：ＧＮＤ）からゲート電圧Ｖｇ（Ｈ：Ｖｄｄ１、Ｌ：ＧＮＤ）を生成するためのレベルシフト機能や、ゲート電圧Ｖｇの電圧値を緩やかに変化させるためのソフトスイッチング機能が具備されている。
【００５６】
コンパレータ１５は、外部端子Ｔ８から反転入力端（−）に印加される入力監視電圧Ｖｈｖと、非反転入力端（＋）に印加される所定の基準電圧Ｖｒｅｆ１（＜Ｖｄｄ２）とを比較して、入力監視信号Ｓ１を生成し、これをロジック部１２に送出する。入力監視信号Ｓ１は、入力監視電圧Ｖｈｖが基準電圧Ｖｒｅｆ１よりも高いときにローレベルとなり、入力監視電圧Ｖｈｖが基準電圧Ｖｒｅｆ１よりも低いときにハイレベルとなる。入力監視信号Ｓ１は、位相角検出などに用いられる。ただし、図１の第１構成例や図３の第３構成例では、外部端子Ｔ８が抵抗Ｒ６を介して第２電源電圧Ｖｄｄ２の印加端にプルアップされているので、入力監視信号Ｓ１は常にローレベルとなっている。なお、入力監視電圧Ｖｈｖは、コンパレータ１５だけでなくＡＤコンバータ１９にも入力されている。
【００５７】
コンパレータ１６は、外部端子Ｔ３から反転入力端（−）に印加される出力監視電圧Ｖｄｅｔ２と、非反転入力端（＋）に印加される所定の基準電圧Ｖｒｅｆ２とを比較して、入力監視信号Ｓ１を生成し、これをロジック部１２に送出する。出力監視信号Ｓ２は、出力監視電圧Ｖｄｅｔ２が基準電圧Ｖｒｅｆ２よりも高いときにローレベルとなり、出力監視電圧Ｖｄｅｔ２が基準電圧Ｖｒｅｆ２よりも低いときにハイレベルとなる。出力監視信号Ｓ２は、ゼロクロス検出、過電圧検出、ＬＥＤオープン検出、及び、ＬＥＤショート検出などに用いられる。
【００５８】
コンパレータ１７は、外部端子Ｔ５から非反転入力端（＋）に印加される電流検出電圧Ｖｄｅｔ１と、ＤＡコンバータ１８から反転入力端（−）に印加される電流ピーク設定電圧Ｖｔｈとを比較して、電流ピーク検出信号ＩＰＥＡＫＤＥＴを生成し、これをロジック部１２に送出する。電流検出電圧Ｖｄｅｔ１は、トランジスタＮ１に流れるセンス電流Ｉｓを抵抗Ｒ４で電流／電圧変換することにより生成される。従って、電流検出電圧Ｖｄｅｔ１の電圧値（＝Ｉｓ×Ｒ４）は、センス電流Ｉｓの電流値に応じて変化する。電流ピーク検出信号ＩＰＥＡＫＤＥＴは、電流検出電圧Ｖｄｅｔ１が電流ピーク設定電圧Ｖｔｈよりも高いときにハイレベルとなり、電流検出電圧Ｖｄｅｔ１が電流ピーク設定電圧Ｖｔｈよりも低いときにローレベルとなる。電流ピーク検出信号ＩＰＥＡＫＤＥＴは、トランジスタＮ１のオフタイミング検出などに用いられる。
【００５９】
ＤＡコンバータ１８は、ロジック部１２から入力されるデジタルの電流ピーク設定信号ＩＰＥＡＫＳＥＴをアナログの電流ピーク設定電圧Ｖｔｈに変換し、これをコンパレータ１７の非反転入力端（＋）に出力する。
【００６０】
ＡＤコンバータ１９は、外部端子Ｔ５から入力されるアナログの電流検出電圧Ｖｄｅｔ１をデジタルの電流検出信号ＩＳＥＮＳＥに変換し、これをロジック部１２に出力する。また、ＡＤコンバータ１９には、電流検出電圧Ｖｄｅｔ１だけでなく、入力監視電圧Ｖｈｖや周波数設定電圧Ｖｏｓｃなどが並列に入力されており、ＡＤコンバータ１９は、タイミングシェアリングを行いながら、複数系統の入力信号を順次ＡＤ変換する。
【００６１】
上記構成から成る半導体装置１０において、ロジック部１２には、発光ダイオード駆動装置１における絶縁型／非絶縁型の別を設定するためのＩＳＯパッドと、力率改善制御の有効／無効を設定するためのＰＦＣパッドが設けられており、各パッドの印加電圧（演算モード設定信号の一形態）に応じた演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値を算出する。
【００６２】
より具体的に述べると、ＩＳＯパッドの印加電圧がローレベルであるときには、非絶縁型（Ｂｕｃｋ型）の発光ダイオード駆動装置１に適合した演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値が算出される。一方、ＩＳＯパッドの印加電圧がハイレベルであるときには、絶縁型（Ｆｌｙ−ｂａｃｋ型）の発光ダイオード駆動装置１に適合した演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値が算出される。
【００６３】
また、ＰＦＣパッドの印加電圧がローレベルであるときには、力率改善制御なしの発光ダイオード駆動装置１に適合した演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値が算出される。一方、ＰＦＣパッドの印加電圧がハイレベルであるときには、力率改善制御ありの発光ダイオード駆動装置１に適合した演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値が算出される。
【００６４】
上記を踏まえて、第１構成例（非絶縁型（Ｂｕｃｋ型）、力率改善制御なし）では、ＩＳＯパッドとＰＦＣパッドの印加電圧がいずれもローレベルとされている、また、第２構成例（非絶縁型（Ｂｕｃｋ型）、力率改善制御あり）では、ＩＳＯパッドの印加電圧がローレベルとされており、ＰＦＣパッドの印加電圧がハイレベルとされている。また、第３構成例（絶縁型（Ｆｌｙ−ｂａｃｋ型）、力率改善制御なし）では、ＩＳＯパッドの印加電圧がハイレベルとされており、ＰＦＣパッドの印加電圧がローレベルとされている。また、第４構成例（絶縁型（Ｆｌｙ−ｂａｃｋ型）、力率改善制御あり）では、ＩＳＯパッドとＰＦＣパッドの印加電圧がいずれもハイレベルとされている。
【００６５】
＜平均電流制御＞
図５〜図８は、それぞれ、第１〜第４構成例における平均電流制御を説明するための図である。各図左側には、それぞれ、交流電圧Ｖａｃ、交流電流Ｉａｃ、及び、出力電流ＩＬＥＤの挙動が描写されている。一方、各図右側には、それぞれ、トランジスタＮ１のスイッチング周期Ｔにおける電流検出電圧Ｖｄｅｔ１の挙動が描写されている。なお、各図右側のハッチング領域は、発光ダイオード２の出力電流ＩＬＥＤとして消費されるエネルギー量を示している。また、以下では、特に断らない限り、トランジスタＮ１のオフ期間に出力電流ＩＬＥＤがゼロ値まで低下することのない電流連続モード（ＣＣＭ［continuous current mode］）であることを前提として説明を行う。
【００６６】
第１〜第４構成例のいずれにおいても、トランジスタＮ１は、周波数設定電圧Ｖｏｓｃによって決定された所定のスイッチング周期Ｔ（＝１／Ｆｓｗ）毎にオンされる。トランジスタＮ１のオン期間Ｔｏｎには、センス電流Ｉｓの増大に伴って電流検出電圧Ｖｄｅｔ１が上昇する。そして、電流検出電圧Ｖｄｅｔ１が電流ピーク設定電圧Ｖｔｈを上回った時点でトランジスタＮ１がオフされる。電流ピーク設定電圧Ｖｔｈの電圧値は、ロジック部１２で生成された電流ピーク設定信号ＩＰＥＡＫＳＥＴに応じて決定される。
【００６７】
ここで、電流検出信号ＩＳＥＮＳＥの入力を受けて電流ピーク設定信号ＩＰＥＡＫＳＥＴを生成するロジック部１２は、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値（電流ピーク設定電圧Ｖｔｈの電圧値に相当）をＹ１とし、出力電流ＩＬＥＤの平均電流設定値をＡＶＥとし、平均電流設定値ＡＶＥの調整係数をαとし、トランジスタＮ１のオン期間をＴｏｎし、トランジスタＮ１のオン期間Ｔｏｎにおける電流検出信号ＩＳＥＮＳＥ（延いては電流検出電圧Ｖｄｅｔ１）の変化率をΔとしたときに、次の（１）式で表される演算式を用いて電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する演算回路１２２（図１５を参照、詳細は後述）を含む。
【００６８】
Ｙ１＝ＡＶＥ×α＋Δ×Ｔｏｎ／２…（１）
【００６９】
なお、上記の変化率Δは、トランジスタＮ１のオン期間Ｔｏｎにおいて、時刻ｔ０で検出された電流検出信号ＩＳＥＮＳＥの信号値（電流検出電圧Ｖｄｅｔ１の電圧値に相当）をｙ０とし、時刻ｔ１で検出された電流検出信号ＩＳＥＮＳＥの信号値をｙ１としたときに、次の（２）式で表される演算式を用いて算出することができる。
【００７０】
Δ＝（ｙ１−ｙ０）／（ｔ１−ｔ０）…（２）
【００７１】
上記の（１）式を用いた演算は、トランジスタＮ１のオン期間Ｔｏｎにおいて、電流検出信号ＩＳＥＮＳＥの平均信号値をＡＶＥ×αに一致させつつ、電流検出信号ＩＳＥＮＳＥの変化率Δからオン期間Ｔｏｎの終了時点における電流検出信号ＩＳＥＮＳＥの外挿値（ピーク値）を算出し、これを電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１として設定することに等しいと言える。
【００７２】
ここで、演算回路１２２は、ロジック部１２に入力される演算モード設定信号（例えばＩＳＯパッドとＰＦＣパッドの各印加電圧）に応じて、平均電流設定値ＡＶＥに乗算される調整係数αを決定することにより、第１〜第４構成例の各々に適合した演算式を用いて電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。以下では、図５〜図８を順次参照しながら、第１〜第４構成例の各々について、個別具体的な説明を行う。
【００７３】
図５で示した第１構成例（非絶縁型（Ｂｕｃｋ型）、力率改善制御なし）の平均電流制御において、ロジック部１２は、次の（１ａ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。
【００７４】
Ｙ１＝ＡＶＥ＋Δ×Ｔｏｎ／２…（１ａ）
【００７５】
すなわち、第１構成例では、平均電流設定値ＡＶＥの調整係数αとして、１が乗算される。第１構成例では、上記の（１ａ）式を用いることにより、非絶縁型の発光ダイオード駆動装置１において、出力電流ＩＬＥＤを平均電流設定値ＡＶＥに応じた一定値に維持することができる。ただし、第１構成例では、力率改善制御が無効とされており、交流電圧電圧Ｖａｃと交流電圧Ｉａｃは必ずしも同相で変化しないので、発光ダイオード駆動装置１の力率は低くなる。
【００７６】
図６で示した第２構成例（非絶縁型（Ｂｕｃｋ型）、力率改善制御あり）の平均電流制御において、ロジック部１２は、次の（１ｂ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。
【００７７】
Ｙ１＝ＡＶＥ×ＰＦ＋Δ×Ｔｏｎ／２…（１ｂ）
【００７８】
すなわち、第２構成例では、平均電流設定値ＡＶＥの調整係数αとして、力率改善係数ＰＦが乗算される。力率改善係数ＰＦは、入力電圧Ｖｉｎ（延いては交流電圧Ｖａｃ）と同一の挙動で変化する可変値である。第２構成例では、上記の（１ｂ）式を用いることにより、トランジスタＮ１のスイッチング周期Ｔ毎に、入力電圧Ｖｉｎの変化に追従して出力電流ＩＬＥＤの平均電流値が変化する。従って、交流電圧電圧Ｖａｃと交流電圧Ｉａｃを同相で変化させることができるので、非絶縁型の発光ダイオード駆動装置１において、その力率を改善することが可能となる。ただし、上記の力率改善制御に伴い、出力電流ＩＬＥＤには、交流周波数の２倍に相当する発振周波数（１００Ｈｚ／１２０Ｈｚ）のリップル成分が生じる。従って、力率改善制御を有効とする場合には、出力電圧Ｖｏｕｔを平滑化するための電解コンデンサ（図２のコンデンサＣ４）を設けることが望ましい。
【００７９】
図７で示した第３構成例（絶縁型（Ｆｌｙ−ｂａｃｋ型）、力率改善制御なし）の平均電流制御において、ロジック部１２は、次の（１ｃ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。
【００８０】
Ｙ１＝ＡＶＥ×｛Ｔ／（Ｔ−Ｔｏｎ）｝＋Δ×Ｔｏｎ／２…（１ｃ）
【００８１】
発光ダイオード駆動装置１が絶縁型（Ｆｌｙ−ｂａｃｋ型）である場合には、トランジスタＮ１のオフ期間Ｔｏｆｆ（＝Ｔ−Ｔｏｎ）にのみ、出力電流ＩＬＥＤが流れる（図７中のハッチング領域を参照）。この事実に鑑みて、第３構成例では、平均電流設定値ＡＶＥの調整係数αとして、スイッチング周期Ｔとオフ期間Ｔｏｆｆ（＝Ｔ−Ｔｏｎ）との比｛Ｔ／（Ｔ−Ｔｏｎ）｝が乗算される。第３構成例では、上記の（１ｃ）式を用いることにより、絶縁型の発光ダイオード駆動装置１において、出力電流ＩＬＥＤを平均電流設定値ＡＶＥに応じた一定値に維持することができる。ただし、第３構成例では、第１構成例と同様、力率改善制御が無効とされており、交流電圧電圧Ｖａｃと交流電圧Ｉａｃは必ずしも同相で変化しないので、発光ダイオード駆動装置１の力率は低くなる。
【００８２】
図８で示した第４構成例（絶縁型（Ｆｌｙ−ｂａｃｋ型）、力率改善制御あり）の平均電流制御において、ロジック部１２は、次の（１ｄ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。
【００８３】
Ｙ１＝ＡＶＥ×｛Ｔ／（Ｔ−Ｔｏｎ）｝×ＰＦ＋Δ×Ｔｏｎ／２…（１ｄ）
【００８４】
第４構成例では、平均電流設定値ＡＶＥの調整係数αとして、｛Ｔ／（Ｔ−Ｔｏｎ）｝×ＰＦが乗算される。第４構成例では、上記の（１ｄ）式を用いることにより、絶縁型の発光ダイオード駆動装置１において、その力率を改善することが可能となる。ただし、第４構成例では、第２構成例と同様、出力電流ＩＬＥＤにリップル成分が生じるので、出力電圧Ｖｏｕｔを平滑化するための電解コンデンサ（図４のコンデンサＣ６）を設けることが望ましい。
【００８５】
第１及び第２構成例（非絶縁型）と第３及び第４構成例（絶縁型）とを比較すれば分かるように、演算回路１２２は、絶縁型／非絶縁型の別に応じて、調整係数αにスイッチング周期Ｔとオフ期間Ｔｏｆｆ（＝Ｔ−Ｔｏｎ）との比｛Ｔ／（Ｔ−Ｔｏｎ）｝を含むか否かを決定する。
【００８６】
また、第１及び第３構成例（力率改善制御なし）と第２及び第４構成例（力率改善制御あり）とを比較すれば分かるように、演算回路１２２は、力率改善制御の有効／無効に応じて、調整係数αに力率改善係数ＰＦを含むか否かを決定する。
【００８７】
すなわち、ロジック部１２を第４構成例（絶縁型、力率改善制御あり）に対応した回路として設計しておけば、ロジック部１２に入力される演算モード設定信号（例えばＩＳＯパッドとＰＦＣパッドの各印加電圧）に応じて、平均電流設定値ＡＶＥに乗算される調整係数αを決定することにより、第１〜第４構成例の全てに対応することが可能となる。
【００８８】
図９は、出力電流ＩＬＥＤの入力電圧特性を示す図（実線：本発明に係る平均電流制御方式、破線：従来のピーク電流制御方式）である。図９で示したように、本発明に係る平均電流制御方式であれば、従来のピーク電流制御方式と比べて、出力電流ＩＬＥＤの入力電圧特性を向上させることができる。従って、入力電圧Ｖｉｎが変動しても出力電流ＩＬＥＤを一定値に維持することが可能となるので、発光ダイオード２の輝度揺らぎやフリッカを抑制することが可能となる。
【００８９】
図１０は、出力電流ＩＬＥＤの出力電圧特性を示す図（実線：本発明に係る平均電流制御方式、破線：従来のピーク電流制御方式）である。図１０で示したように、本発明に係る平均電流制御方式であれば、従来のピーク電流制御方式と比べて、出力電流ＩＬＥＤの出力電圧特性を向上させることができる。従って、図１１で示したように、発光ダイオード２の直列段数が異なる場合であっても出力電流ＩＬＥＤを一定値に維持することができるので、ＬＥＤ照明機器Ｘのアプリケーション設計が容易となる。
【００９０】
図１２は、出力電流ＩＬＥＤの製造ばらつきを示すヒストグラムである。ロジック部１２を用いたデジタル信号処理によって出力電流ＩＬＥＤの平均電流制御を行う構成であれば、出力電流ＩＬＥＤの製造ばらつきを小さく抑えることが可能となる。
【００９１】
また、本発明に係る平均電流制御方式によれば、従来のピーク電流制御方式と異なり、コイルＬ１のインダクタンス値に依存せず、出力電流ＩＬＥＤを一定値に維持することも可能となる。
【００９２】
さらに、本発明に係る平均電流制御方式によれば、従来のフィードバック制御方式と異なり、半導体装置１０に外付けされるディスクリート部品を抵抗Ｒ４（例えば１．５Ω）のみに削減することができるので、回路規模の縮小を実現することが可能となる。特に、ＬＥＤ照明機器Ｘが絶縁型でも二次側から一次側への信号伝達は不要であることから、寿命の短いフォトカプラを用いる必要がなくなる。従って、ＬＥＤ照明機器Ｘのメンテナンス性向上やコストダウンを実現することが可能となる。
【００９３】
＜力率改善（ＰＦＣ［power factor correction］）制御＞
図１３は、力率改善制御を説明するための図であり、上から順に、入力電圧Ｖｉｎ（入力監視電圧Ｖｈｖ）、力率改善係数ＰＦ、及び、出力電流ＩＬＥＤ（平滑なし／あり）が描写されている。
【００９４】
発光ダイオード駆動装置１では、ロジック部１２による力率改善制御を有効とすることにより、出力電流ＩＬＥＤを入力電圧Ｖｉｎと同相で変化させて、発光ダイオード駆動装置１の力率を改善することができる。ただし、入力電圧Ｖｉｎの変動に追従して単純に力率改善係数ＰＦを変化させるだけでは、図１３中の破線で示したように、入力電圧Ｖｉｎが変動したときに出力電流ＩＬＥＤまで変動してしまい、リップル成分が大きくなる。
【００９５】
そこで、力率改善係数ＰＦは、入力電圧Ｖｉｎの変動に依ることなく、常にその平均値が１となるように可変制御することが望ましい。このような構成とすることにより、図１３中の実線で示したように、入力電圧Ｖｉｎが変動しても出力電流ＩＬＥＤを一定値に維持することが可能となる。
【００９６】
なお、上記の力率改善係数ＰＦは、次の（３）式で表される演算式を用いて算出することができる。
【００９７】
ＰＦ＝（ＡＶＥ2−Ｖｉｎ2）／Ｖｉｎ2＿ａｖｅ…（３）
【００９８】
上記（３）式において、Ｖｉｎ2＿ａｖｅは、入力電圧Ｖｉｎの２乗平均値であり、図１４で示したように、所定のサンプリング期間（例えば入力電圧Ｖｉｎの１０パルス分）に複数回（例えば１０２４回）サンプリングされた入力電圧Ｖｉｎ（実際には、入力監視電圧ＶｈｖをＡＤ変換して得られるデジタル値）に基づいて算出することが望ましい。
【００９９】
＜ロジック部＞
図１５は、ロジック部１２とＡＤコンバータ１９の一構成例を示すブロック図である。ロジック部１２は、スイッチ制御回路１２１と、演算回路１２２と、ＡＤＣ／ＤＡＣ制御回路１２３と、を含む。一方、ＡＤコンバータ１９は、サンプル／ホールド回路１９１及び１９２と、ＡＤ変換回路１９３と、入力選択回路１９４と、を含む。
【０１００】
スイッチ制御回路１２１は、電流ピーク検出信号ＩＰＥＡＫＤＥＴの入力を受けてスイッチ制御信号ＳＷＯＮを出力する回路ブロックであり、タイミングコントローラ１２１ａと、ＮＯＲゲート１２１ｂと、Ｄフリップフロップ１２１ｃと、を含む。
【０１０１】
タイミングコントローラ１２１ａは、マスタクロック信号ＭＣＬＫに同期して、セットクロック信号ＳＥＴＣＬＫやデューティロック信号ＤＵＴＹＬＯＣＫを生成する。
【０１０２】
ＮＯＲゲート１２１ｂは、電流ピーク検出信号ＩＰＥＡＫＤＥＴとデューティロック信号ＤＵＴＹＬＯＣＫとの否定論理和演算を行うことにより、スイッチリセット信号ＳＷＲＳＴを生成する。従って、スイッチリセット信号ＳＷＲＳＴは、電流ピーク検出信号ＩＰＥＡＫＤＥＴとデューティロック信号ＤＵＴＹＬＯＣＫの少なくとも一方がハイレベルであるときにローレベルとなり、電流ピーク検出信号ＩＰＥＡＫＤＥＴとデューティロック信号ＤＵＴＹＬＯＣＫの両方がローレベルであるときにハイレベルとなる。
【０１０３】
Ｄフリップフロップ１２１ｃは、セットクロック信号ＳＥＴＣＬＫの立上りエッジをトリガとしてスイッチ制御信号ＳＷＯＮをハイレベルにセットし、スイッチリセット信号ＳＷＲＳＴの立下りエッジをトリガとしてスイッチ制御信号ＳＷＯＮをローレベルにリセットする。Ｄフリップフロップ１２１ｃは、セット優先型であり、セットクロック信号ＳＥＴＣＬＫのハイレベル期間には、スイッチリセット信号ＳＷＲＳＴによるスイッチ制御信号ＳＷＯＮのリセット動作を行わない。
【０１０４】
演算回路１２２は、乗算器１２２ａと除算器１２２ｂを１つずつ含み、トランジスタＮ１のスイッチング周期Ｔ毎に、乗算器１２２ａと除算器１２２ｂのタイミングシェアリングを行いながら、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。なお、演算回路１２２には、信号値Ｙ１の算出処理に必要な情報として、電流検出信号ＩＳＥＮＳＥのほかに、スイッチング周期Ｔやオン期間Ｔｏｎに関する情報が入力されている。
【０１０５】
ＡＤＣ／ＤＡＣ制御回路１２３は、ＡＤコンバータ１９やＤＡコンバータ１８との間でデジタル信号の入出力を行う。例えば、ＡＤＣ／ＤＡＣ制御回路１２３は、ＡＤコンバータ１９から入力される電流検出信号ＩＳＥＮＳＥを演算回路１２２に出力する一方、演算回路１２２から入力される電流ピーク設定信号ＩＰＥＡＫＳＥＴをＤＡコンバータ１８に出力する。また、ＡＤＣ／ＤＡＣ制御回路１２３は、ＡＤコンバータ１９に対して各種の動作制御信号（サンプリング制御信号ＳＭＰ１及びＳＭＰ２、並びに、入力選択信号ＡＤＣＳＥＬ）を出力する。
【０１０６】
サンプル／ホールド回路１９１及び１９２は、それぞれ、サンプリング制御信号ＳＭＰ１及びＳＭＰ２に応じて、入力選択回路１９４で選択された電圧信号（Ｖｄｅｔ１、Ｖｈｖ、Ｖｏｓｃなど）を異なるタイミングでサンプル／ホールドする。
【０１０７】
ＡＤ変換回路１９３は、サンプル／ホールド回路１９１及び１９２の各出力値を順次ＡＤ変換してロジック部１２に出力する。
【０１０８】
入力選択回路１９４は、入力選択信号ＡＤＣＳＥＬに応じて、複数系統の電圧信号（Ｖｄｅｔ１、Ｖｈｖ、Ｖｏｓｃなど）から一つを選択して出力する。
【０１０９】
図１６は、ロジック部１２による平均電流制御を説明するためのタイミングチャートであり、上から順に、マスタクロック信号ＭＣＬＫ、セットクロック信号ＳＥＴＣＬＫ、スイッチリセット信号ＳＷＲＳＴ、電流ピーク検出信号ＩＰＥＡＫＤＥＴ、デューティロック信号ＤＵＴＹＬＯＣＫ、スイッチ制御信号ＳＷＯＮ、サンプリング制御信号ＳＭＰ１及びＳＭＰ２、ＡＤコンバータ１９の動作状態、乗算器１２２ａの動作状態、除算器１２２ｂの動作状態、電流ピーク設定信号ＩＰＥＡＫＳＥＴ、ゲート電圧Ｖｇ、電流検出電圧Ｖｄｅｔ１（センス電流Ｉｓに相当）、及び、動作ステートＳＷＳＴＡＴＥ（ＳＡＭＰＬＥ／ＡＤＣ／ＣＡＬＣ）が描写されている。
【０１１０】
なお、図１６では、先出の（１ｄ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する構成を例に挙げて説明を行う。
【０１１１】
セットクロック信号ＳＥＴＣＬＫがハイレベルに立ち上がると、スイッチ制御信号ＳＷＯＮがハイレベルにセットされて、ゲート電圧Ｖｇがハイレベルとなる。その結果、トランジスタＮ１がオンとなり、電流検出電圧Ｖｄｅｔ１が上昇し始める。トランジスタＮ１がオンするとき、電流検出電圧Ｖｄｅｔ１にはスイッチングノイズが重畳する。そこで、上記のスイッチングノイズを検出しないように、セットクロック信号ＳＥＴＣＬＫは、所定のマスク期間（例えば４００ｎｓ）に亘ってハイレベルに維持することが望ましい。
【０１１２】
電流検出電圧Ｖｄｅｔ１が電流ピーク検出電圧Ｖｔｈを上回り、電流ピーク検出信号ＩＰＥＡＫＤＥＴがハイレベルに立ち上がると、スイッチ制御信号ＳＷＯＮがローレベルにリセットされて、ゲート電圧Ｖｇがローレベルとなる。その結果、トランジスタＮ１がオフとなり、電流検出電圧Ｖｄｅｔ１がゼロ値まで低下する。
【０１１３】
なお、デューティロック信号ＤＵＴＹＬＯＣＫは、例えば、スイッチング周期Ｔの７５％に相当するタイミングでハイレベルに立ち上がるように設定されている。従って、トランジスタＮ１のオン期間Ｔｏｎは、最大でもスイッチング周期Ｔの７５％に制限される。
【０１１４】
トランジスタＮ１のオン期間Ｔｏｎには、サンプリング制御信号ＳＭＰ１及びＳＭＰ２が順次ハイレベルに立ち上がり、サンプル／ホールド回路１９１及び１９２による電流検出電圧Ｖｄｅｔ１のサンプル／ホールド処理（ｙ０及びｙ１の取得処理）が実施される。なお、サンプル／ホールド処理を行うタイミングとしては、例えば、オン期間Ｔｏｎの１／４に相当する時点と３／４に相当する時点に設定することが望ましい。
【０１１５】
また、演算回路１２２は、トランジスタＮ１のスイッチング周期Ｔ毎に、乗算器１２２ａ及び除算器１２２ｂのタイミングシェアリングを行いながら、電流ピーク設定信号ＩＰＥＡＫＳＥＴを生成（更新）する。例えば、図１６の動作例では、スイッチング周期Ｔ毎に３つの動作ステートＳＷＳＴＡＴＥ（ＳＡＭＰＬＥ／ＡＤＣ／ＣＡＬＣ）がループされており、トランジスタＮ１を３回スイッチングする毎に電流ピーク設定信号ＩＰＥＡＫＳＥＴが１回更新されている。
【０１１６】
具体的に述べると、サンプルステート（ＳＡＭＰＬＥ）では、乗算器１２２ａを用いて平均電流設定値ＡＶＥと力率改善係数ＰＦとが乗算される。
【０１１７】
次に、ＡＤ変換ステート（ＡＤＣ）では、乗算器１２２ａを用いて先の乗算結果（＝ＡＶＥ×ＰＦ）とスイッチング周期Ｔとが乗算された後、さらに除算器１２２ｂを用いて先の乗算結果（＝ＡＶＥ×ＰＦ×Ｔ）がオフ期間（Ｔ−Ｔｏｎ）で除算される。この時点で（１ｄ）式の右辺第１項（＝ＡＶＥ×ＰＦ×｛Ｔ／（Ｔ−Ｔｏｎ｝）が確定する。
【０１１８】
次に、演算ステート（ＣＡＬＣ）では、乗算器１２２ａを用いて電流検出電圧Ｖｄｅｔ１の上昇値（ｙ１−ｙ０）とオン期間Ｔｏｎとが乗算された後、さらに、除算器１２２ｂを用いて先の乗算結果（＝（ｙ１−ｙ０）×Ｔｏｎ）が電流検出電圧Ｖｄｅｔ１のサンプリング間隔（ｔ１−ｔ０）で除算される。この時点で（１ｄ）式の右辺第２項（＝Δ×Ｔｏｎ／２）が確定する。なお、Δ×Ｔｏｎを２で除算する演算処理については、除算器１２２ｂを用いるまでもなく、除算器１２２ｂの最終出力値（＝Δ×Ｔｏｎ）のビット列を一桁右に算術シフトさせれば足りる。
【０１１９】
そして、次のサンプルステート（ＳＡＭＰＬＥ）では、先に述べた乗算処理と共に、電流ピーク設定信号ＩＰＥＡＫＳＥＴのアップロード処理（更新処理）が行われる。なお、トランジスタＮ１を３回スイッチングする毎に電流ピーク設定信号ＩＰＥＡＫＳＥＴを１回更新する場合、ＤＡコンバータ１８のセトリング時間は、電流ピーク設定信号ＩＰＥＡＫＳＥＴがアップロードされてからセットクロック信号ＳＥＴＣＬＫがハイレベルに立ち上がるまでの猶予期間（例えば５００ｎｓ）よりも短くなければならない。
【０１２０】
上記のように、乗算器１２２ａ及び除算器１２２ｂのタイミングシェアリングを行う構成であれば、演算回路１２２の回路規模を縮小することが可能となる。なお、トランジスタＮ１のスイッチング周期Ｔは、入力電圧Ｖｉｎのパルス周期に比べて十分に短いので、複数回（例えば３回）のスイッチング毎に電流ピーク設定信号ＩＰＥＡＫＳＥＴを１回更新する構成を採用しても、出力電流ＩＬＥＤの平均電流制御に支障を生じることはない。
【０１２１】
次に、ロジック部１２における演算モード設定信号（ＩＳＯパッド及びＰＦＣパッドの端子電圧）の入力形式について説明する。図１７は、ロジック部１２における端子処理の一例を示す図である。
【０１２２】
第１の入力形式としては、先出の図１〜図４で示したように、演算モード設定信号は、ロジック部１２の端子処理によって、半導体装置１０のパッケージ内部で設定される構成が考えられる。このような構成とすることにより、半導体装置１０の外部端子数を不要に増大せずに済む。
【０１２３】
なお、第１の入力形式を採用する場合には、図１７の上段で示したように、電源パッドと接地パッドとの間にＩＳＯパッドとＰＦＣパッドを配置した上で、各パッドに接続される配線層ＷＬ１〜ＷＬ４を共通に形成しておき、電源パッド及び接地パッドに各々接続される配線層ＷＬ１及びＷＬ２と、ＩＳＯパッド及びＰＦＣパッドに各々接続される配線層ＷＬ３及びＷＬ４との間を配線層ＷＬａ及びＷＬｂで適宜接続する構成にするとよい。このような構成とすることにより、ロジック部１２の配線パターニング工程を変更するだけで、ロジック部１２の端子処理を完了することができるので、工程数を増大せずに済む。
【０１２４】
また、第２の入力方式としては、図１７の中段で示したように、演算モード設定信号の外部入力を受け付けるための外部端子を設ける構成が考えられる。このような構成とすることにより、半導体装置１０のパッケージ後においても、演算モード設定信号を任意に入力することが可能となる。
【０１２５】
また、第３の入力方式としては、図１７の下段で示したように、半導体装置１０の構成要素として、外部との信号授受を行うインタフェイス部（Ｉ2Ｃインタフェイス部など）２０と、インタフェイス部２０を介して外部入力される演算モード設定信号を格納するメモリ部（レジスタなど）２１とを追加し、インタフェイス部２０を介して演算モード設定信号を受け付ける構成が考えられる。このような構成とすることにより、第２の入力方式と同様、半導体装置１０のパッケージ後においても、演算モード設定信号を任意に入力することが可能となる。特に、演算モード設定信号以外にも、ロジック部１２が外部と種々の信号授受を行う必要がある場合には、第３の入力方式が好適であると言える。
【０１２６】
＜調光モード＞
図１８は、ロジック部１２の一変形例（調光機能を追加した構成）を示すブロック図である。本変形例のロジック部１２は、ＰＷＭ調光信号、リニア調光信号、及び、位相調光信号の入力を受け付け、いずれかの調光信号に応じて発光ダイオード２のバースト調光またはリニア調光を行う調光制御回路１２４を含む。
【０１２７】
なお、ＰＷＭ調光では、ＰＷＭ調光信号のデューティを検出して発光ダイオード２の輝度が設定される。リニア調光では、リニア調光信号の信号値（アナログ電圧値）を検出して発光ダイオード２の輝度が設定される。位相調光では、位相調光信号の信号値（入力電圧Ｖｉｎの位相角）を検出して発光ダイオード２の輝度が設定される。
【０１２８】
ここで、調光制御回路１２４を追加したことに伴い、演算回路１２２は、調光制御の有効／無効に応じて、平均電流設定値ＡＶＥの調整係数αに調光係数ＩＤＡＣを含むか否かを決定する構成とされている。
【０１２９】
例えば、先に説明した第１〜第４構成例において、それぞれロジック部１２に調光制御回路１２４が付加された場合を考える。この場合、演算回路１２２は、調光制御回路１２４による調光制御が無効であれば、先出の（１ａ）〜（１ｄ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。一方、演算回路１２２は、調光制御が有効であれば、次の（１ｅ）〜（１ｈ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。
【０１３０】
Ｙ１＝ＡＶＥ×ＩＤＡＣ＋Δ×Ｔｏｎ／２…（１ｅ）
Ｙ１＝ＡＶＥ×ＰＦ×ＩＤＡＣ＋Δ×Ｔｏｎ／２…（１ｆ）
Ｙ１＝ＡＶＥ×｛Ｔ／（Ｔ−Ｔｏｎ）｝×ＩＤＡＣ＋Δ×Ｔｏｎ／２…（１ｇ）
Ｙ１＝ＡＶＥ×｛Ｔ／（Ｔ−Ｔｏｎ）｝×ＰＦ×ＩＤＡＣ＋Δ×Ｔｏｎ／２…（１ｈ）
【０１３１】
なお、調光制御回路１２４は、バースト調光時には、上記の調光係数ＩＤＡＣを１に設定した上で、入力される調光信号に応じたオンデューティで発光ダイオード２の点消灯制御を行う。一方、調光制御回路１２４は、リニア調光時には、上記の調光係数ＩＤＡＣを調光信号に応じた値に設定した上で、発光ダイオード２をフルオンさせる。
【０１３２】
このような構成とすることにより、これまでに説明した平均電流制御方式の特長を全て享受しつつ、発光ダイオード２の調光制御を実現することが可能となる。
【０１３３】
＜疑似共振モード＞
次に、上記で説明した電流連続モード（ＣＣＭ）と、疑似共振モード（ＱＲＭ［quasi resonant mode］）との切替機能について説明する。
【０１３４】
図１９は、ＣＣＭ（上段）とＱＲＭ（下段）との違いを説明するための図であり、上段及び下段には、それぞれ、ゲート電圧Ｖｇ、出力監視電圧Ｖｄｅｔ２、及び、出力電流ＩＬＥＤが描写されている。
【０１３５】
ＣＣＭでは、トランジスタＮ１が一定のスイッチング周期Ｔでオンとされており、トランジスタＮ１のオフ期間に出力電流ＩＬＥＤがゼロ値まで低下することはない。これに対して、ＱＲＭでは、トランジスタＮ１のスイッチング周期Ｔが固定されておらず、出力監視電圧Ｖｄｅｔ２のゼロクロス点でトランジスタＮ１がオンされる。つまり、ＱＲＭでは、コイルＬ１に蓄えられたエネルギーが全て消費されたときにトランジスタＮ１がオンされるので、ＣＣＭと比べてエネルギーロスが少ないという利点がある。
【０１３６】
そこで、ロジック部１２におけるＣＣＭ／ＱＲＭの切替機能を実現すべく、演算回路１２２は、ＣＣＭ／ＱＲＭの別に応じて、先の（１）式で表される演算式の右辺第２項（＝Δ×Ｔｏｎ／２）を有効とするか否かを決定する。
【０１３７】
例えば、先に説明した第１〜第４構成例において、それぞれ、ロジック部１２にＣＣＭ／ＱＲＭの切替機能が付加された場合を考える。この場合、演算回路１２２は、ＣＣＭが選択されている場合、先出の（１ａ）〜（１ｄ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。一方、演算回路１２２は、ＱＲＭが選択されている場合、次の（１ｗ）〜（１ｚ）式で表される演算式を用いて、電流ピーク設定信号ＩＰＥＡＫＳＥＴの信号値Ｙ１を算出する。
【０１３８】
Ｙ１＝２×ＡＶＥ…（１ｗ）
Ｙ１＝２×ＡＶＥ×ＰＦ…（１ｘ）
Ｙ１＝２×ＡＶＥ×｛Ｔ／（Ｔ−Ｔｏｎ）｝…（１ｙ）
Ｙ１＝２×ＡＶＥ×｛Ｔ／（Ｔ−Ｔｏｎ）｝×ＰＦ…（１ｚ）
【０１３９】
このような構成とすることにより、必要に応じてＱＲＭによる出力電流制御を行うことが可能となる。なお、先述の調光制御機能をさらに付加する場合には、平均電流設定値ＡＶＥに対してさらに調光係数ＩＤＡＣを乗算するように、上記の（１ｗ）〜（１ｚ）式を書き換えればよい。
【０１４０】
ところで、トランジスタＮ１のスイッチング周波数Ｆｓｗは、図２０で示したように、外部端子Ｔ７に接続される抵抗Ｒ５の抵抗値によって調整することができる。ただし、このスイッチング周波数設定機能は、ＣＣＭによる出力電流制御を行う場合に必要となる機能であり、ＱＲＭによる出力電流制御を行う場合には、スイッチング周波数Ｆｓｗがゼロ値に設定される。
【０１４１】
そこで、ロジック部１２にＣＣＭ／ＱＲＭの切替機能を付加する場合、演算回路１２２は、トランジスタＮ１のスイッチング周波数Ｆｓｗがゼロ値に設定されているか否かに応じて、ＣＣＭ／ＱＲＭの別を認識する構成にするとよい。なお、トランジスタＮ１のスイッチング周波数Ｆｓｗをゼロ値に設定するためには、例えば、抵抗Ｒ５の抵抗値設定範囲（ＲＬ〜ＲＨ）を外れるように、外部端子Ｔ７を接地電圧ＧＮＤの印加端にショートすればよい。このような構成とすることにより、外部端子Ｔ７に周波数設定端子として機能だけでなくＣＣＭ／ＱＲＭ切替端子としての機能を持たせることができるので、外部端子を不要に増大させずに済む。
【０１４２】
＜ＬＥＤ照明機器の具体的な適用例＞
図２１Ａ〜図２１Ｃは、それぞれ、ＬＥＤ照明機器Ｘの第１〜第３適用例を示す外観図である。図２１Ａには、電球形ＬＥＤランプＸ１、環形ＬＥＤランプＸ２、及び、直管形ＬＥＤランプＸ３が示されている。また、図２１Ｂには、ＬＥＤシーリングライトＸ４が示されており、図２１Ｃには、ＬＥＤダウンライトＸ５が示されている。これらの図示はいずれも例示であり、ＬＥＤ照明機器Ｘは、多種多様な形態で用いることが可能である。
【０１４３】
＜その他の変形例＞
なお、上記実施形態では、発光ダイオードに流れる出力電流をスイッチング制御する発光ダイオード駆動装置を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の負荷（例えば有機ＥＬ［electro-luminescence］素子）に流れる出力電流をスイッチング制御する負荷駆動装置にも広く適用することが可能である。
【０１４４】
また、本発明は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１４５】
本発明は、例えば、発光ダイオードに流れる出力電流をスイッチング制御する発光ダイオード駆動装置に利用することが可能である。
【符号の説明】
【０１４６】
１    発光ダイオード駆動装置（負荷駆動装置）
２    発光ダイオード（負荷）
１０    半導体装置
１１    レギュレータ
１２    ロジック部
１２１    スイッチ制御回路
１２１ａ    タイミングコントローラ
１２１ｂ    ＮＯＲゲート
１２１ｃ    Ｄフリップフロップ
１２２    演算回路
１２２ａ    乗算器
１２２ｂ    除算器
１２３    ＡＤＣ／ＤＡＣ制御回路
１２４    調光制御回路
１３    オシレータ
１４    ドライバ
１５〜１７    コンパレータ
１８    ＤＡコンバータ
１９    ＡＤコンバータ
１９１、１９２    サンプル／ホールド回路
１９３    ＡＤ変換回路
１９４    入力選択回路
２０    インタフェイス部
２１    メモリ部
ＰＷ    商用交流電源
ＤＢ    ダイオードブリッジ
Ｒ１〜Ｒ８    抵抗
Ｃ１〜Ｃ６    コンデンサ
Ｄ１〜Ｄ３    ダイオード
ＺＤ１    ツェナダイオード
Ｌ１〜Ｌ５    コイル
Ｎ１    Ｎチャネル型ＭＯＳ電界効果トランジスタ（スイッチ）
ＷＬ１〜ＷＬ４、ＷＬａ、ＷＬｂ    配線層
Ｘ    ＬＥＤ照明機器
Ｘ１    電球形ＬＥＤランプ
Ｘ２    環形ＬＥＤランプ
Ｘ３    直管形ＬＥＤランプ
Ｘ４    シーリングライト
Ｘ５    ダウンライト
【図１】
2014056793.tif 000003
【図２】
2014056793.tif 000004
【図３】
2014056793.tif 000005
【図４】
2014056793.tif 000006
【図５】
2014056793.tif 000007
【図６】
2014056793.tif 000008
【図７】
2014056793.tif 000009
【図８】
2014056793.tif 000010
【図９】
2014056793.tif 000011
【図１０】
2014056793.tif 000012
【図１１】
2014056793.tif 000013
【図１２】
2014056793.tif 000014
【図１３】
2014056793.tif 000015
【図１４】
2014056793.tif 000016
【図１５】
2014056793.tif 000017
【図１６】
2014056793.tif 000018
【図１７】
2014056793.tif 000019
【図１８】
2014056793.tif 000020
【図１９】
2014056793.tif 000021
【図２０】
2014056793.tif 000022
【図２１Ｂ】
2014056793.tif 000023
【図２１Ｃ】
2014056793.tif 000024
【図２２】
2014056793.tif 000025
【図２３】
2014056793.tif 000026
【図２４】
2014056793.tif 000027
【図２１Ａ】
2014056793.tif 000028