(57)【要約】【課題】トラップ準位密度の低い半導体層を提供する。安定した電気特性を有するトランジスタを提供する。高い電界効果移動度を有するトランジスタを提供する。当該トランジスタを有する半導体装置を提供する。半導体層の評価方法を提供する。トランジスタの評価方法を提供する。半導体装置の評価方法を提供する。【解決手段】トランジスタのチャネル形成領域に用いることが可能な、欠陥密度の低減された半導体層である。または、例えば、チャネル形成領域に欠陥密度の低減された半導体層を有するトランジスタである。または、例えば、当該トランジスタを有する半導体装置である。【選択図】図１
2014131024.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体層と、第１電極および第２電極と、を有し、前記酸化物半導体層が、トランジスタのチャネル形成領域を有し、かつ前記第１電極および前記第２電極のそれぞれと電気的に接続した半導体装置において、
前記第１電極と前記第２電極との間に電圧を印加した状態で、前記酸化物半導体層に、温度２５℃にて、３４０ｎｍ以上３６０ｎｍ以下の波長範囲にピークを有し、強度が３ｍＷ／ｃｍ２の光を、時刻Ｔ０から照射し、時刻Ｔ１に照射を止めたときに、
前記時刻Ｔ０より１秒以上１５秒以下経過後、かつ前記時刻Ｔ１未満の時刻である時刻Ｔ２に前記第１電極と前記第２電極との間を流れる電流値が、前記時刻Ｔ０から前記時刻Ｔ１の間の前記第１電極と前記第２電極との間を流れる最大の電流値の７０％以上１００％未満となり、
前記時刻Ｔ１より１秒以上１５秒以下経過後の時刻である時刻Ｔ３に前記第１電極と前記第２電極との間を流れる電流値が、前記時刻Ｔ０から前記時刻Ｔ１の間の前記第１電極と前記第２電極との間を流れる最大の電流値の５％以上１００％未満となることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記時刻Ｔ２は、前記時刻Ｔ０から５秒後の時刻であり、
前記時刻Ｔ３は、前記時刻Ｔ１から５秒後の時刻であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記時刻Ｔ１は、前記時刻Ｔ０から１００秒以上３００秒以下経過した後の時刻であることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体層と接して設けられ、前記酸化物半導体層よりも電子親和力の小さい酸化物層を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記酸化物半導体層と接して設けられた絶縁膜を有し、前記絶縁膜を介して前記酸化物半導体層と重なって設けられた第３電極を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記酸化物半導体層は、少なくともインジウムを含むことを特徴とする半導体装置。
【請求項７】
酸化物半導体層と、第１電極および第２電極と、を有し、前記酸化物半導体層が、トランジスタのチャネル形成領域を有し、かつ前記第１電極および前記第２電極のそれぞれと電気的に接続した半導体装置において、
前記第１電極と前記第２電極との間に電圧を印加した状態で、前記酸化物半導体層に、前記酸化物半導体層のエネルギーギャップよりも高いエネルギーを有する光を、時刻Ｔ０から照射し、時刻Ｔ１に照射を止めたときに、
前記時刻Ｔ０より１秒以上１５秒以下経過後、かつ前記時刻Ｔ１未満の時刻である時刻Ｔ２に前記第１電極と前記第２電極との間を流れる電流値と、前記時刻Ｔ０から前記時刻Ｔ１の間の前記第１電極と前記第２電極との間を流れる最大の電流値と、を比較し、
前記時刻Ｔ１より１秒以上１５秒以下経過後の時刻である時刻Ｔ３に前記第１電極と前記第２電極との間を流れる電流値と、前記時刻Ｔ０から前記時刻Ｔ１の間の前記第１電極と前記第２電極との間を流れる最大の電流値と、を比較し、前記酸化物半導体層の欠陥を評価することを特徴とする半導体装置の評価方法。
【請求項８】
請求項７において、
前記時刻Ｔ２は、前記時刻Ｔ０から５秒後の時刻であり、
前記時刻Ｔ３は、前記時刻Ｔ１から５秒後の時刻であることを特徴とする半導体装置の評価方法。
【請求項９】
請求項７または請求項８において、
前記時刻Ｔ１は、前記時刻Ｔ０から１００秒以上３００秒以下経過した後の時刻であることを特徴とする半導体装置の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、または、組成物（コンポジション  オブ  マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、またはそれらを生産する方法に関する。特に、本発明は、例えば、トランジスタを有する半導体装置、表示装置、液晶表示装置、発光装置、またはそれらの駆動方法に関する。または、本発明は、例えば、当該半導体装置、当該表示装置、当該液晶表示装置、または当該発光装置を有する電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
【０００４】
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００５】
近年は、酸化物半導体膜が注目されている。例えば、キャリア密度が１０１８／ｃｍ３未満であるインジウム、ガリウムおよび亜鉛を含む非晶質酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照。）。
【０００６】
酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタのチャネル形成領域に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
トラップ準位密度の低い半導体層を提供することを課題の一とする。または、安定した電気特性を有するトランジスタを提供することを課題の一とする。または、高い電界効果移動度を有するトランジスタを提供することを課題の一とする。または、当該トランジスタを有する半導体装置を提供することを課題の一とする。
【０００９】
半導体層の評価方法を提供することを課題の一とする。または、トランジスタの評価方法を提供することを課題の一とする。または、半導体装置の評価方法を提供することを課題の一とする。
【００１０】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１１】
本発明の一態様は、例えば、トランジスタのチャネル形成領域に用いることが可能な、欠陥密度の低減された半導体層である。または、例えば、チャネル形成領域に欠陥密度の低減された半導体層を有するトランジスタである。または、例えば、当該トランジスタを有する半導体装置である。
【００１２】
なお、チャネル形成領域は、例えば、トランジスタのゲートにトランジスタのしきい値電圧以上の電圧を印加したときに電流の主経路となる領域、または当該領域を含む領域である。
【００１３】
なお、欠陥密度の低減された半導体層は、例えばトラップ準位密度の低い半導体層である。また、欠陥密度の低減された半導体層は、例えばキャリア密度の低い半導体層である。
【００１４】
トラップ準位密度の高い半導体層をトランジスタのチャネル形成領域に用いると、例えば、当該トラップ準位に電荷が捕獲された場合、トランジスタの電気特性を変動させる要因となる。従って、トラップ準位密度の高い半導体層をチャネル形成領域に用いたトランジスタは、信頼性の低いトランジスタとなりやすい。従って、安定した電気特性を有するトランジスタとするためには、トラップ準位密度の低い半導体層をチャネル形成領域に用いればよい。なお、トランジスタの電気特性の変動としては、例えば、しきい値電圧（Ｖｔｈ）の変動、サブスレッショルドスイング値（Ｓ値）の増大、オン電流（Ｉｏｎ）の低下、オフ電流（Ｉｏｆｆ）の増大などがある。
【００１５】
トランジスタの電気特性の変動が起こると、半導体装置の動作に不具合を起こす場合がある。従って、信頼性の高い半導体装置とするためには、電気特性の安定したトランジスタを用いればよい。
【００１６】
ところで、半導体層の欠陥密度の評価は、半導体層の欠陥密度が低くなるほど困難となることが多い。また、半導体層の欠陥そのものを測定する分析方法自体が少ない。例えば、半導体層に欠陥を作る不純物の濃度を測定し、当該不純物濃度によって半導体層中の欠陥密度を評価する方法がある。しかし、この方法では、半導体層中に含まれる当該不純物の全てまたはほとんどが欠陥を作る場合のみ、精度の高い評価が可能となるため測定対象が限定される問題があった。
【００１７】
そこで、本発明の一態様は、例えば半導体層の欠陥密度を評価する方法である。また、例えば、トランジスタのチャネル形成領域における欠陥密度を評価する方法である。また、例えば、トランジスタの信頼性を評価する方法である。また、例えば、半導体装置の信頼性を評価する方法である。
【００１８】
また、本発明の一態様は、例えば、酸化物半導体層と、第１電極および第２電極と、を有し、酸化物半導体層が、トランジスタのチャネル形成領域を有し、かつ第１電極および第２電極のそれぞれと電気的に接続した半導体装置において、第１電極と第２電極との間に電圧を印加した状態で、酸化物半導体層に、温度２５℃にて、３４０ｎｍ以上３６０ｎｍ以下の波長範囲にピークを有し、強度が３ｍＷ／ｃｍ２の光を、時刻Ｔ０から照射し、時刻Ｔ１に照射を止めたときに、時刻Ｔ０より１秒以上１５秒以下経過後、かつ時刻Ｔ１未満の時刻である時刻Ｔ２に第１電極と第２電極との間を流れる電流値が、時刻Ｔ０から時刻Ｔ１の間の第１電極と第２電極との間を流れる最大の電流値の７０％以上１００％未満となり、時刻Ｔ１より１秒以上１５秒以下経過後の時刻である時刻Ｔ３に第１電極と第２電極との間を流れる電流値が、時刻Ｔ０から時刻Ｔ１の間の第１電極と第２電極との間を流れる最大の電流値の５％以上１００％未満となる半導体装置である。
【００１９】
本発明の一態様に係る半導体装置は、例えば、酸化物半導体層と接して設けられ、酸化物半導体層よりも電子親和力の小さい酸化物層を有する。
【００２０】
本発明の一態様に係る半導体装置は、例えば、酸化物半導体層と接して設けられた絶縁膜を有し、絶縁膜を介して酸化物半導体層と重なって設けられた第３電極を有する。
【００２１】
本発明の一態様に係る半導体装置は、例えば、酸化物半導体層は、少なくともインジウムを含む。
【００２２】
または、本発明の一態様は、例えば、酸化物半導体層と、第１電極および第２電極と、を有し、酸化物半導体層が、トランジスタのチャネル形成領域を有し、かつ第１電極および第２電極のそれぞれと電気的に接続した半導体装置において、第１電極と第２電極との間に電圧を印加した状態で、酸化物半導体層に、酸化物半導体層のエネルギーギャップよりも高いエネルギーを有する光を、時刻Ｔ０から照射し、時刻Ｔ１に照射を止めたときに、時刻Ｔ０より１秒以上１５秒以下経過後、かつ時刻Ｔ１未満の時刻である時刻Ｔ２に第１電極と第２電極との間を流れる電流値と、時刻Ｔ０から時刻Ｔ１の間の第１電極と第２電極との間を流れる最大の電流値と、を比較し、時刻Ｔ１より１秒以上１５秒以下経過後の時刻である時刻Ｔ３に第１電極と第２電極との間を流れる電流値と、時刻Ｔ０から時刻Ｔ１の間の第１電極と第２電極との間を流れる最大の電流値と、を比較し、酸化物半導体層の欠陥を評価する半導体装置の評価方法である。
【００２３】
例えば、時刻Ｔ２は、時刻Ｔ０から５秒後の時刻であり、時刻Ｔ３は、時刻Ｔ１から５秒後の時刻である。
【００２４】
例えば、時刻Ｔ１は、時刻Ｔ０から１００秒以上３００秒以下経過した後の時刻である。
【００２５】
なお、上述した本発明の一態様は、一例である。例えば、半導体層は、酸化物半導体層に限定されない。例えば、酸化物半導体層に代えて、シリコン層、有機半導体層、そのほかの化合物半導体層（ヒ化ガリウム、炭化シリコン、窒化ガリウムなど）に適用しても構わない。
【発明の効果】
【００２６】
本発明の一態様により、トラップ準位密度の低い半導体層を提供することができる。または、安定した電気特性を有するトランジスタを提供することができる。または、高い電界効果移動度を有するトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。
【００２７】
本発明の一態様により、半導体層の評価方法を提供することができる。または、トランジスタの評価方法を提供することができる。または、半導体装置の評価方法を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一態様に係る試料の上面図、断面図およびバンド構造を示す図。
【図２】本発明の一態様に係る試料のバンド構造を示す図および光応答を示す図。
【図３】本発明の一態様に係る試料の上面図、断面図およびバンド構造を示す図。
【図４】本発明の一態様に係る試料のバンド構造を示す図および光応答を示す図。
【図５】本発明の一態様に係る試料の上面図、断面図およびバンド構造を示す図。
【図６】本発明の一態様に係る試料のバンド構造を示す図および光応答を示す図。
【図７】本発明の一態様に係る半導体装置を説明する上面図および断面図。
【図８】本発明の一態様に係る半導体装置の作製方法を説明する断面図。
【図９】本発明の一態様に係る半導体装置の作製方法を説明する断面図。
【図１０】本発明の一態様に係る半導体装置を説明する上面図および断面図。
【図１１】本発明の一態様に係る半導体装置の作製方法を説明する断面図。
【図１２】本発明の一態様に係る半導体装置の作製方法を説明する断面図。
【図１３】本発明の一態様に係るＥＬ表示装置の一例を示す回路図。
【図１４】本発明の一態様に係るＥＬ表示装置の一例を示す上面図および断面図。
【図１５】本発明の一態様に係るＥＬ表示装置の一例を示す断面図。
【図１６】本発明の一態様に係る液晶表示装置の一例を示す回路図。
【図１７】本発明の一態様に係る液晶表示装置の一例を示す断面図。
【図１８】本発明の一態様に係る液晶表示装置の画素の一例を示す断面図。
【図１９】本発明の一態様に係る液晶表示装置の画素の一例を示す断面図。
【図２０】本発明の一態様に係る液晶表示装置の画素の一例を示す断面図。
【図２１】本発明の一態様に係る液晶表示装置の画素の一例を示す上面図および断面図。
【図２２】本発明の一態様に係る液晶表示装置の画素の一例を示す上面図。
【図２３】本発明の一態様に係る液晶表示装置の画素の一例を示す上面図。
【図２４】実施の形態に係るタッチセンサを説明する図。
【図２５】実施の形態に係るタッチセンサを備える画素を説明する図。
【図２６】実施の形態に係るタッチセンサおよび画素の動作を説明する図。
【図２７】実施の形態に係るタッチセンサおよび画素の動作を説明する図。
【図２８】実施の形態に係る画素の構成を説明する図。
【図２９】本発明の一態様に係る半導体装置の一例を示すブロック図。
【図３０】本発明の一態様に係る半導体装置の一例を示す断面図。
【図３１】本発明の一態様に係るＣＰＵの一例を示すブロック図。
【図３２】本発明の一態様に係る電子機器の一例を示す図。
【図３３】本発明の一態様に係る試料の上面図および断面図。
【図３４】照射光のスペクトルを示す図。
【図３５】試料の光応答を示す図。
【図３６】試料の光応答を示す図。
【図３７】トランジスタの断面構造を示す図。
【図３８】照射光のスペクトルを示す図。
【図３９】トランジスタのＧＢＴ試験前後のΔＶｔｈ、ΔＳｈｉｆｔを示す図。
【図４０】試料の光応答を示す図。
【図４１】試料の光応答を示す図。
【図４２】試料の光応答を示す図。
【図４３】試料の光応答を示す図。
【図４４】試料の光応答を示す図。
【図４５】試料の光応答を示す図。
【発明を実施するための形態】
【００２９】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
【００３０】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、または／および、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。
【００３１】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
【００３２】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、または／および、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【００３３】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００３４】
なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００３５】
なお、図は、理想的な例を模式的に示したものであり、図に示す形状または値などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【００３６】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００３７】
本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【００３８】
なお、専門用語は、特定の実施の形態、または実施例などを述べる目的で用いられる場合が多い。ただし、本発明の一態様は、専門用語によって、限定して解釈されるものではない。
【００３９】
なお、定義されていない文言（専門用語または学術用語などの科学技術文言を含む）は、通常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されることが好ましい。
【００４０】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００４１】
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いて発明を規定することができる。これらにより、例えば、従来技術が本発明の技術的範囲内に入らないことを規定することができる。
【００４２】
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造を有している第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造を有している容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
【００４３】
別の具体例としては、ある値について、例えば、「ある電圧が、３Ｖ以上１０Ｖ以下であることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明を規定することが可能である。なお、例えば、その電圧が、５Ｖ以上８Ｖ以下であると発明を規定することも可能である。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能である。なお、例えば、その電圧が、３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除くと発明を規定することも可能である。
【００４４】
別の具体例としては、ある値について、例えば、「ある電圧が、１０Ｖであることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明を規定することが可能である。
【００４５】
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明を規定することが可能である。
【００４６】
別の具体例としては、ある積層構造について、例えば、「ＡとＢとの間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａとその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
【００４７】
＜１．酸化物半導体層＞
以下では、トランジスタのチャネル形成領域に用いることが可能な酸化物半導体層について説明する。特に、トラップ準位密度の低い酸化物半導体層について説明する。また、光によって酸化物半導体層の導電性が変動すること（光応答ともいう。）から、当該酸化物半導体層のトラップ準位を評価する方法について説明する。
【００４８】
なお、以下では、酸化物半導体層について説明する。ただし、本発明の一態様は酸化物半導体層に限定されない。例えば、酸化物半導体層に代えて、シリコン層、有機半導体層、そのほかの化合物半導体層（ヒ化ガリウム、炭化シリコン、窒化ガリウムなど）に適用しても構わない。
【００４９】
トランジスタのチャネル形成領域に用いる酸化物半導体層は、例えば、欠陥密度の低減された酸化物半導体層であると好ましい。酸化物半導体層中の欠陥は、例えば、ドライエッチング法などのエッチング時のプラズマ、またはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜時のプラズマによって生じることがある。また、酸化物半導体層中の欠陥は、例えば、スパッタリング法による成膜時のスパッタ粒子の衝突によって生じることがある。
【００５０】
なお、欠陥密度の低減された酸化物半導体層は、例えばトラップ準位密度の低い酸化物半導体層である。また、欠陥密度の低減された酸化物半導体層は、例えばキャリア密度の低い酸化物半導体層である。酸化物半導体層の欠陥は、例えば酸素欠損による欠陥、不純物元素（水素、シリコンなど）が混入することによる欠陥などがある。酸化物半導体層に含まれるどの欠陥が、トラップ準位、ドナーまたはアクセプターとなるかは、判別が困難である場合が多い。いずれの場合もトランジスタの電気特性を変動させる要因となりうるため、可能な限り欠陥を形成する要因を取り除くことが重要である。
【００５１】
例えば、トラップ準位密度の高い酸化物半導体層をトランジスタのチャネル形成領域に用いると、当該トラップ準位に電荷が捕獲された場合に、トランジスタの電気特性を変動させる要因となることがある。従って、トラップ準位密度の高い酸化物半導体層をチャネル形成領域に用いたトランジスタは、信頼性の低いトランジスタとなりやすい。従って、トラップ準位密度の低い酸化物半導体層をチャネル形成領域に用いると好ましい。
【００５２】
＜１−１．酸化物半導体層におけるトラップ準位の評価＞
酸化物半導体層のトラップ準位密度が光応答に与える影響について説明する。
【００５３】
＜１−１−１．モデルＡ＞
図１を用いてモデルＡについて説明する。図１（Ａ）は、モデルＡである試料（以下試料Ａ）の上面図である。なお、理解を容易にするため、図１（Ａ）では、絶縁膜１１２、絶縁膜１１８などを省略して示す。
【００５４】
図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ｂ１に対応する試料Ａの断面図である。
【００５５】
図１（Ｂ）は、基板１００と、基板１００上に設けられた絶縁膜１１２と、絶縁膜１１２上に設けられた酸化物半導体層１０６ａ１、および酸化物半導体層１０６ａ１上に設けられた酸化物半導体層１０６ａ２を含む多層膜１０６ａと、多層膜１０６ａ上に接して設けられる電極１１６ａおよび電極１１６ｂと、多層膜１０６ａ上、電極１１６ａ上および電極１１６ｂ上に設けられた絶縁膜１１８と、を有する試料Ａの断面図である。
【００５６】
図１（Ｂ）に示す、試料Ａの一点鎖線Ｘ１−Ｙ１に対応するバンド構造を図１（Ｃ）に示す。なお、図１（Ｃ）の酸化物半導体層１０６ａ１中および酸化物半導体層１０６ａ２中に示す点線はトラップ準位を示す。
【００５７】
試料Ａは、酸化物半導体層１０６ａ１として、酸化物半導体層１０６ａ２よりも電子親和力の大きい酸化物半導体層を用いる。例えば、酸化物半導体層１０６ａ１として、酸化物半導体層１０６ａ２よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物半導体層を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【００５８】
また、酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２は、エネルギーギャップが大きい酸化物半導体層を用いる。例えば、酸化物半導体層１０６ａ１は、エネルギーギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下の酸化物半導体層を用いる。また、例えば、酸化物半導体層１０６ａ２は、エネルギーギャップが２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下の酸化物半導体層を用いる。ただし、酸化物半導体層１０６ａ２は、酸化物半導体層１０６ａ１よりもエネルギーギャップの大きい酸化物半導体層を用いる。
【００５９】
また、酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２は、キャリア密度の低い酸化物半導体層を用いる。例えば、酸化物半導体層１０６ａ１は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体層を用いる。また、例えば、酸化物半導体層１０６ａ２は、キャリア密度が１×１０１５個／ｃｍ３以下、好ましくは１×１０１３個／ｃｍ３以下、さらに好ましくは１×１０１１個／ｃｍ３以下、より好ましくは１×１０９個／ｃｍ３以下の酸化物半導体層を用いる。
【００６０】
酸化物半導体層１０６ａ１は、少なくともインジウムを含む酸化物半導体層である。また、インジウムに加えて、元素Ｍ（アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム）を含むと好ましい。
【００６１】
酸化物半導体層１０６ａ２は、酸化物半導体層１０６ａ１を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体層である。なお、酸化物半導体層１０６ａ１は少なくともインジウムを含むと、キャリア移動度（電子移動度）が高くなるため好ましい。酸化物半導体層１０６ａ１を構成する酸素以外の元素一種以上、または二種以上から酸化物半導体層１０６ａ２が構成されるため、酸化物半導体層１０６ａ１と酸化物半導体層１０６ａ２との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【００６２】
酸化物半導体層１０６ａ２は、例えば、アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムをインジウムよりも高い原子数比で含む酸化物半導体層とすればよい。具体的には、酸化物半導体層１０６ａ２として、インジウムよりも前述の元素の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体層を用いる。前述の元素は酸化物半導体層のエネルギーギャップを大きくする機能を有する場合がある。また、前述の元素が酸化物半導体層に高い原子数比で含まれることにより、酸化物半導体層の電子親和力を小さくする機能を有する場合がある。酸化物半導体層１０６ａ２は、前述の元素を酸化物半導体層１０６ａ１よりも高い原子数比で含む酸化物半導体層である。
【００６３】
なお、酸化物半導体層１０６ａ１がＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍはアルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム）であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物半導体層１０６ａ２がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
【００６４】
なお、酸化物半導体層１０６ａ２の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体層１０６ａ１の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【００６５】
また、試料Ａは、絶縁膜１１８の成膜の影響により、酸化物半導体層１０６ａ１よりも酸化物半導体層１０６ａ２の方がトラップ準位密度の高い領域を有する。換言すると、酸化物半導体層１０６ａ２よりも酸化物半導体層１０６ａ１の方がトラップ準位密度の低い領域を有する。
【００６６】
次に、図１に示す試料Ａにおいて、電極１１６ａと電極１１６ｂとの間に電圧を印加した状態で、多層膜１０６ａに光を照射し、次に光の照射を止めた場合の電流値の変化について図２を用いて説明する。なお、図２（Ａ１）、図２（Ｂ１）、図２（Ｃ１）および図２（Ｄ１）は、図１（Ｃ）に示したバンド構造に対応するモデルである。また、図２（Ａ２）、図２（Ｂ２）、図２（Ｃ２）および図２（Ｄ２）に、それぞれ図２（Ａ１）、図２（Ｂ１）、図２（Ｃ１）および図２（Ｄ１）に示したモデルにおける電極１１６ａと電極１１６ｂとの間を流れる規格化電流値（電流値を最大電流値で除した値）の変化を示す。なお、多層膜１０６ａに照射する光は、酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２のいずれのエネルギーギャップよりも高いエネルギーを有する光（図中ではｌｉｇｈｔと表記。）を照射する。
【００６７】
まず、多層膜１０６ａに光を照射しない状態で、試料Ａの電極１１６ａと電極１１６ｂとの間に電圧を印加しても、酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２のキャリア密度が十分低いことにより、電極１１６ａと電極１１６ｂとの間に電流はほとんど流れない。
【００６８】
次に、時刻Ｔ０に多層膜１０６ａに光を照射することで、酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２において、それぞれ価電子帯の電子（図中ではｅｌｅｃｔｒｏｎと表記。）が伝導帯へ励起し、価電子帯に正孔（図中ではｈｏｌｅと表記。）が生成され、電極１１６ａと電極１１６ｂとの間に電流が流れ始める（図２（Ａ１）および図２（Ａ２）参照。）。
【００６９】
次に、励起した電子が酸化物半導体層１０６ａ２から酸化物半導体層１０６ａ１へ移動することで、酸化物半導体層１０６ａ１の電子密度が高くなる。発生した電子の移動は、酸化物半導体層１０６ａ２と酸化物半導体層１０６ａ１との間に障壁がないため、速やかに行われる。このとき、酸化物半導体層１０６ａ１は、トラップ準位密度の低い領域を有するため、電子移動が阻害されにくく、高い導電性を示す。従って、多層膜１０６ａに光を照射すると、電極１１６ａと電極１１６ｂとの間を速やかに大電流が流れる。また、発生した正孔は一部が多層膜１０６ａ中のトラップ準位に捕獲される。光による電子および正孔の発生と、電子および正孔の再結合（バンド間再結合、バンド−準位間再結合、準位間再結合など）とが釣り合うと、それ以上の電流値の増大は起こらなくなる。従って、光を照射する時間を長くしていくと、電極１１６ａと電極１１６ｂとの間を流れる電流値が一定値に近づいていく（図２（Ｂ１）および図２（Ｂ２）参照。）。
【００７０】
なお、本実施の形態では、測定時の温度が室温での場合について示すが、測定時の温度が室温以外、例えば−４０℃以上１５０℃以下の範囲であっても構わない。
【００７１】
また、本実施の形態では、酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２のいずれのエネルギーギャップよりも高いエネルギーを有する光を照射した場合について示すが、酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２のいずれのエネルギーギャップよりも低いエネルギーを有する光を照射しても構わない。例えば、４４０ｎｍ以上４６０ｎｍ以下の波長範囲にピークを有する光、または５４０ｎｍ以上５６０ｎｍ以下の波長範囲にピークを有する光を用いても構わない。
【００７２】
また、本実施の形態では、強度が３ｍＷ／ｃｍ２の光を照射した場合について示すが、異なる強度の光を照射しても構わない。例えば、強度が０．０３ｍＷ／ｃｍ２以上３００ｍＷ／ｃｍ２以下、好ましくは０．３ｍＷ／ｃｍ２または３０ｍＷ／ｃｍ２の光、を照射しても構わない。
【００７３】
次に、時刻Ｔ１に光の照射を止めると、電子および正孔の発生も止まる。また、再結合によって、電子および正孔は低減する。電子および正孔の低減は、速やかに進行する第１のステップと、緩やかに進行する第２のステップを有する。第１のステップとしては、例えば、酸化物半導体層１０６ａ１におけるバンド間再結合、酸化物半導体層１０６ａ１におけるバンド−準位間再結合、または酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２における準位間再結合などがある。まずは、第１のステップにより、ある程度まで電子密度が低くなることで、電極１１６ａと電極１１６ｂとの間を流れる電流は小さくなっていく（図２（Ｃ１）および図２（Ｃ２）参照。）。
【００７４】
次に、第２のステップにより、電子および正孔は低減する。第２のステップとしては、例えば、酸化物半導体層１０６ａ２における準位間再結合などがある。酸化物半導体層１０６ａ２はトラップ準位密度の高い領域を有するため、正孔は当該トラップ準位に捕獲されている。また、試料Ａは、酸化物半導体層１０６ａ１の伝導帯における電子密度が高い。酸化物半導体層１０６ａ２のトラップ準位にある正孔と、酸化物半導体層１０６ａ１にある電子が再結合するためには、酸化物半導体層１０６ａ１の伝導帯から酸化物半導体層１０６ａ２の伝導帯へ電子を移動させることになる。このとき、酸化物半導体層１０６ａ２は酸化物半導体層１０６ａ１よりも伝導帯下端のエネルギーが高いため、電子の移動にはその分の時間が掛かる。従って、第２のステップは緩やかに進行する。徐々に電子密度が低くなることで、電極１１６ａと電極１１６ｂとの間を流れる電流は徐々に小さくなっていく（図２（Ｄ１）および図２（Ｄ２）参照。）。
【００７５】
例えば、室温（２０℃以上２５℃以下程度）にて、酸化物半導体層１０６ａ１および酸化物半導体層１０６ａ２のいずれのエネルギーギャップよりも高いエネルギーを有する光（例えば、３４０ｎｍ以上３６０ｎｍ以下の波長範囲にピークを有する光）を、強度を３ｍＷ／ｃｍ２として、時刻Ｔ０から照射し、時刻Ｔ１に照射を止めたときに、時刻Ｔ０より１秒以上１５秒以下経過後、かつ時刻Ｔ１未満の時刻である時刻Ｔ２に電極１１６ａと電極１１６ｂとの間を流れる電流値は、時刻Ｔ０から時刻Ｔ１の間の電極１１６ａと電極１１６ｂとの間を流れる最大の電流値の７０％以上１００％未満、好ましくは８０％以上１００％未満、さらに好ましくは９０％以上１００％未満となり、時刻Ｔ１より１秒以上１５秒以下経過後の時刻である時刻Ｔ３に電極１１６ａと電極１１６ｂとの間を流れる電流値が、時刻Ｔ０から時刻Ｔ１の間の電極１１６ａと電極１１６ｂとの間を流れる最大の電流値の５％以上１００％未満、好ましくは１０％以上１００％未満、さらに好ましくは１５％以上１００％未満となる。
【００７６】
以上に示したように、多層膜１０６ａをトランジスタに用いた場合、電子親和力の大きい酸化物半導体層１０６ａ１がトランジスタのチャネル形成領域となる。酸化物半導体層１０６ａ１はトラップ準位密度の低い領域を有するため、当該トランジスタは安定した電気特性を有する。
【００７７】
＜１−１−２．モデルＢ＞
図３を用いてモデルＢについて説明する。図３（Ａ）は、モデルＢである試料（以下試料Ｂ）の上面図である。なお、理解を容易にするため、図３（Ａ）では、絶縁膜１１２、絶縁膜１１８などを省略して示す。
【００７８】
図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ａ２−Ｂ２に対応する試料Ｂの断面図である。
【００７９】
図３（Ｂ）は、基板１００と、基板１００上に設けられた絶縁膜１１２と、絶縁膜１１２上に設けられた酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上に接して設けられる電極１１６ａおよび電極１１６ｂと、酸化物半導体層１０６ｂ上、電極１１６ａ上および電極１１６ｂ上に設けられた絶縁膜１１８と、を有する試料Ｂの断面図である。
【００８０】
図３（Ｂ）に示す、試料Ｂの一点鎖線Ｘ２−Ｙ２に対応するバンド構造を図３（Ｃ）に示す。なお、図３（Ｃ）の酸化物半導体層１０６ｂ中に示す点線はトラップ準位を示す。
【００８１】
また、酸化物半導体層１０６ｂは、エネルギーギャップが大きい酸化物半導体層を用いる。例えば、酸化物半導体層１０６ｂは、エネルギーギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下の酸化物半導体層を用いる。
【００８２】
また、酸化物半導体層１０６ｂは、キャリア密度の低い酸化物半導体層を用いる。例えば、酸化物半導体層１０６ｂは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体層を用いる。
【００８３】
酸化物半導体層１０６ｂは、少なくともインジウムを含む酸化物半導体層である。また、インジウムに加えて、元素Ｍ（アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム）を含むと好ましい。
【００８４】
なお、酸化物半導体層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍはアルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム）であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【００８５】
なお、酸化物半導体層１０６ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上７０ｎｍ以下、さらに好ましくは１０ｎｍ以上５０ｎｍ以下とする。
【００８６】
また、試料Ｂは、絶縁膜１１８の成膜の影響により、酸化物半導体層１０６ｂの絶縁膜１１８側にトラップ準位密度が高い領域を有する。換言すると、酸化物半導体層１０６ｂの絶縁膜１１２側にトラップ準位密度の低い領域を有する。
【００８７】
次に、図３に示す試料Ｂにおいて、電極１１６ａと電極１１６ｂとの間に電圧を印加した状態で、酸化物半導体層１０６ｂに光を照射し、次に光の照射を止めた場合の電流値の変化について図４を用いて説明する。なお、図４（Ａ１）、図４（Ｂ１）、図４（Ｃ１）および図４（Ｄ１）は、図３（Ｃ）に示したバンド構造に対応するモデルである。また、図４（Ａ２）、図４（Ｂ２）、図４（Ｃ２）および図４（Ｄ２）に、それぞれ図４（Ａ１）、図４（Ｂ１）、図４（Ｃ１）および図４（Ｄ１）に示したモデルにおける電極１１６ａと電極１１６ｂとの間を流れる規格化電流値（電流値を最大電流値で除した値）の変化を示す。なお、酸化物半導体層１０６ｂに照射する光は、酸化物半導体層１０６ｂのエネルギーギャップよりも高いエネルギーを有する光（図中ではｌｉｇｈｔと表記。）を照射する。
【００８８】
まず、酸化物半導体層１０６ｂに光を照射しない状態で、試料Ｂの電極１１６ａと電極１１６ｂとの間に電圧を印加しても、酸化物半導体層１０６ｂのキャリア密度が十分低いことにより、電極１１６ａと電極１１６ｂとの間に電流はほとんど流れない。
【００８９】
次に、時刻Ｔ０に酸化物半導体層１０６ｂに光を照射することで、酸化物半導体層１０６ｂにおいて、価電子帯の電子（図中ではｅｌｅｃｔｒｏｎと表記。）が伝導帯へ励起し、価電子帯に正孔（図中ではｈｏｌｅと表記。）が生成され、電極１１６ａと電極１１６ｂとの間に電流が流れ始める。酸化物半導体層１０６ｂに光を照射した直後から数ミリ秒以上数十ミリ秒以下は、バンド間遷移による電子および正孔の発生が主となる（図４（Ａ１）および図４（Ａ２）参照。）。
【００９０】
次に、発生した電子は酸化物半導体層１０６ｂ中で分散する。また、酸化物半導体層１０６ｂのトラップ準位密度の高い領域で電子および正孔の再結合が頻繁に起こるため、酸化物半導体層１０６ｂの電子密度は低くなる。また、トラップ準位密度の高い酸化物半導体層であるため、電子移動が阻害されやすく、試料Ａと比べて導電性は低くなる。従って、酸化物半導体層１０６ｂに光を照射したときに、電極１１６ａと電極１１６ｂとの間を流れる電流値は小さい。また、酸化物半導体層１０６ｂに光を照射して数ミリ秒以上数十ミリ秒以下から数秒以上数分以下は、トラップ準位に捕獲された電子が伝導帯まで励起することによって伝導帯の電子密度が高くなっていく。これは、トラップ準位に捕獲された電子の励起速度が、バンド間遷移の速度と比べて遅いことに起因する。従って、酸化物半導体層１０６ｂに光を照射すると、一気に電流値が大きくなるのではなく、徐々に電流値が大きくなると考えられる（図４（Ｂ１）および図４（Ｂ２）参照。）。
【００９１】
次に、時刻Ｔ１に光の照射を止めると、電子および正孔の発生も止まる。また、再結合によって、電子および正孔は低減する。試料Ｂにおける電子および正孔の低減は速やかに進行する。試料Ｂにおける電子および正孔の低減は、例えば、酸化物半導体層１０６ｂにおけるバンド間再結合、バンド−準位間再結合または準位間再結合などがある。試料Ｂでは、酸化物半導体層１０６ｂがトラップ準位密度の高い領域を有するため、ほとんどの電子および正孔が、当該領域における準位間再結合などによって低減し、電極１１６ａと電極１１６ｂとの間を流れる電流は速やかに小さくなる。また、トラップ準位に捕獲された電子が伝導帯に励起されても、すぐに再結合するため、伝導帯の電子密度は極めて小さくなる（図４（Ｃ１）および図４（Ｃ２）参照。）。
【００９２】
次に、残った僅かな電子および正孔が再結合によって低減し、電極１１６ａと電極１１６ｂとの間を流れる電流は小さくなる（図４（Ｄ１）および図４（Ｄ２）参照。）。
【００９３】
例えば、室温（２０℃以上２５℃以下程度）にて、酸化物半導体層１０６ｂのエネルギーギャップよりも高いエネルギーを有する光（例えば、３４０ｎｍ以上３６０ｎｍ以下の波長範囲にピークを有する光）を、強度を３ｍＷ／ｃｍ２として、時刻Ｔ０から照射し、時刻Ｔ１に照射を止めたときに、時刻Ｔ０より１秒以上１５秒以下経過後、かつ時刻Ｔ１未満の時刻である時刻Ｔ２に電極１１６ａと電極１１６ｂとの間を流れる電流値は、時刻Ｔ０から時刻Ｔ１の間の電極１１６ａと電極１１６ｂとの間を流れる最大の電流値の３０％以上１００％未満、好ましくは４０％以上１００％未満、さらに好ましくは５０％以上１００％未満となり、時刻Ｔ１より１秒以上１５秒以下経過後の時刻である時刻Ｔ３に電極１１６ａと電極１１６ｂとの間を流れる電流値が、時刻Ｔ０から時刻Ｔ１の間の電極１１６ａと電極１１６ｂとの間を流れる最大の電流値の１％以上１００％未満、好ましくは２％以上１００％未満、さらに好ましくは５％以上１００％未満となる。
【００９４】
以上に示したように、酸化物半導体層１０６ｂをトランジスタに用いた場合、酸化物半導体層１０６ｂはトラップ準位密度の高い領域を有するため、当該トランジスタはスイッチング特性が遅くなる場合がある。従って、酸化物半導体層１０６ｂのように、酸化物半導体層を単層でトランジスタのチャネル形成領域に用いる場合は、絶縁膜１１８などによって生じるトラップ準位密度を低減させる処理を行うことが好ましい。
【００９５】
トラップ準位密度の低減された酸化物半導体層を用いることで、安定した電気特性を有するトランジスタを提供することができる。
【００９６】
＜１−１−３．モデルＣ＞
図５を用いてモデルＣについて説明する。図５（Ａ）は、モデルＣである試料（以下試料Ｃ）の上面図である。なお、理解を容易にするため、図５（Ａ）では、絶縁膜１１２、絶縁膜１１８などを省略して示す。
【００９７】
図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ３−Ｂ３に対応する試料Ｃの断面図である。
【００９８】
図５（Ｂ）は、基板１００と、基板１００上に設けられた絶縁膜１１２と、絶縁膜１１２上に設けられた酸化物半導体層１０６ｃ１、および酸化物半導体層１０６ｃ１上に設けられた酸化物半導体層１０６ｃ２を含む多層膜１０６ｃと、多層膜１０６ｃ上に接して設けられる電極１１６ａおよび電極１１６ｂと、多層膜１０６ｃ上、電極１１６ａ上および電極１１６ｂ上に設けられた絶縁膜１１８と、を有する試料Ｃの断面図である。
【００９９】
図５（Ｂ）に示す、試料Ｃの一点鎖線Ｘ３−Ｙ３に対応するバンド構造を図５（Ｃ）に示す。なお、図５（Ｃ）の酸化物半導体層１０６ｃ２中および酸化物半導体層１０６ｃ１中に示す点線はトラップ準位を示す。
【０１００】
試料Ｃは、酸化物半導体層１０６ｃ２として、酸化物半導体層１０６ｃ１よりも電子親和力の大きい酸化物半導体層を用いる。例えば、酸化物半導体層１０６ｃ２として、酸化物半導体層１０６ｃ１よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物半導体層を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０１０１】
また、酸化物半導体層１０６ｃ２および酸化物半導体層１０６ｃ１は、エネルギーギャップが大きい酸化物半導体層を用いる。例えば、酸化物半導体層１０６ｃ２は、エネルギーギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下の酸化物半導体層を用いる。また、例えば、酸化物半導体層１０６ｃ１は、エネルギーギャップが２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下の酸化物半導体層を用いる。ただし、酸化物半導体層１０６ｃ１は、酸化物半導体層１０６ｃ２よりもエネルギーギャップの大きい酸化物半導体層を用いる。
【０１０２】
また、酸化物半導体層１０６ｃ２および酸化物半導体層１０６ｃ１は、キャリア密度の低い酸化物半導体層を用いる。例えば、酸化物半導体層１０６ｃ２は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体層を用いる。また、例えば、酸化物半導体層１０６ｃ１は、キャリア密度が１×１０１５個／ｃｍ３以下、好ましくは１×１０１３個／ｃｍ３以下、さらに好ましくは１×１０１１個／ｃｍ３以下、より好ましくは１×１０９個／ｃｍ３以下の酸化物半導体層を用いる。
【０１０３】
酸化物半導体層１０６ｃ２は、少なくともインジウムを含む酸化物半導体層である。また、インジウムに加えて、元素Ｍ（アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム）を含むと好ましい。
【０１０４】
酸化物半導体層１０６ｃ１は、酸化物半導体層１０６ｃ２を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体層である。なお、酸化物半導体層１０６ｃ２は少なくともインジウムを含むと、キャリア移動度（電子移動度）が高くなるため好ましい。酸化物半導体層１０６ｃ２を構成する酸素以外の元素一種以上、または二種以上から酸化物半導体層１０６ｃ１が構成されるため、酸化物半導体層１０６ｃ２と酸化物半導体層１０６ｃ１との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【０１０５】
酸化物半導体層１０６ｃ１は、例えば、アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムをインジウムよりも高い原子数比で含む酸化物半導体層とすればよい。具体的には、酸化物半導体層１０６ｃ１として、インジウムよりも前述の元素の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体層を用いる。前述の元素は酸化物半導体層のエネルギーギャップを大きくする機能を有する場合がある。また、前述の元素が酸化物半導体層に高い原子数比で含まれることにより、酸化物半導体層の電子親和力を小さくする機能を有する場合がある。酸化物半導体層１０６ｃ１は、前述の元素を酸化物半導体層１０６ｃ２よりも高い原子数比で含む酸化物半導体層である。
【０１０６】
なお、酸化物半導体層１０６ｃ２がＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍはアルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム）であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物半導体層１０６ｃ１がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
【０１０７】
なお、酸化物半導体層１０６ｃ１の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体層１０６ｃ２の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１０８】
また、試料Ｃは、絶縁膜１１８の成膜の影響により、酸化物半導体層１０６ｃ１よりも酸化物半導体層１０６ｃ２の方がトラップ準位密度の高い領域を有する。換言すると、酸化物半導体層１０６ｃ２よりも酸化物半導体層１０６ｃ１の方がトラップ準位密度の低い領域を有する。
【０１０９】
次に、図５に示す試料Ｃにおいて、電極１１６ａと電極１１６ｂとの間に電圧を印加した状態で、多層膜１０６ｃに光を照射し、次に光の照射を止めた場合の電流値の変化について図６を用いて説明する。なお、図６（Ａ１）、図６（Ｂ１）、図６（Ｃ１）および図６（Ｄ１）は、図５（Ｃ）に示したバンド構造に対応するモデルである。また、図６（Ａ２）、図６（Ｂ２）、図６（Ｃ２）および図６（Ｄ２）に、それぞれ図６（Ａ１）、図６（Ｂ１）、図６（Ｃ１）および図６（Ｄ１）に示したモデルにおける電極１１６ａと電極１１６ｂとの間を流れる規格化電流値（電流値を最大電流値で除した値）の変化を示す。なお、多層膜１０６ｃに照射する光は、酸化物半導体層１０６ｃ２および酸化物半導体層１０６ｃ１のいずれのエネルギーギャップよりも高いエネルギーを有する光（図中ではｌｉｇｈｔと表記。）を照射する。
【０１１０】
まず、多層膜１０６ｃに光を照射しない状態で、試料Ｃの電極１１６ａと電極１１６ｂとの間に電圧を印加しても、酸化物半導体層１０６ｃ１および酸化物半導体層１０６ｃ２のキャリア密度が十分低いことにより、電極１１６ａと電極１１６ｂとの間に電流はほとんど流れない。
【０１１１】
次に、時刻Ｔ０に多層膜１０６ｃに光を照射することで、酸化物半導体層１０６ｃ１および酸化物半導体層１０６ｃ２において、それぞれ価電子帯の電子（図中ではｅｌｅｃｔｒｏｎと表記。）が伝導帯へ励起し、価電子帯に正孔（図中ではｈｏｌｅと表記。）が生成され、電極１１６ａと電極１１６ｂとの間に電流が流れ始める（図６（Ａ１）および図６（Ａ２）参照。）。
【０１１２】
次に、励起した電子が酸化物半導体層１０６ｃ１から酸化物半導体層１０６ｃ２へ移動することで、酸化物半導体層１０６ｃ２の電子密度が高くなる。発生した電子の移動は、酸化物半導体層１０６ｃ１と酸化物半導体層１０６ｃ２との間に障壁がないため、速やかに行われる。このとき、酸化物半導体層１０６ｃ２は、トラップ準位密度の高い領域を有するため、電子移動が阻害されやすい。従って、試料Ｃは、試料Ｂと比べると導電性は高くなるが、試料Ａと比べると導電性は低くなる。従って、多層膜１０６ｃに光を照射すると、電極１１６ａと電極１１６ｂとの間を一時的に電流値が高くなった後、酸化物半導体層１０６ｃ２のトラップ準位に電子が捕獲されるために一時的に電流値が小さくなる。その後、トラップ準位が電子で埋まることによって、再び電流値が大きくなっていく。また、発生した正孔は一部が多層膜１０６ｃ中のトラップ準位に捕獲される。光による電子および正孔の発生と、電子および正孔の再結合（バンド間再結合、バンド−準位間再結合、準位間再結合など）とが釣り合うと、それ以上の電流値の増大は起こらなくなる。従って、光を照射する時間を長くしていくと、電極１１６ａと電極１１６ｂとの間を流れる電流値が一定値に近づいていく（図６（Ｂ１）および図６（Ｂ２）参照。）。
【０１１３】
次に、時刻Ｔ１に光の照射を止めると、電子および正孔の発生も止まる。また、再結合によって、電子および正孔は低減する。試料Ｃにおける電子および正孔の低減は速やかに進行する。試料Ｃにおける電子および正孔の低減は、例えば、酸化物半導体層１０６ｃ２におけるバンド間再結合、酸化物半導体層１０６ｃ２におけるバンド−準位間再結合、または酸化物半導体層１０６ｃ１および酸化物半導体層１０６ｃ２における準位間再結合などがある。試料Ｃでは、酸化物半導体層１０６ｃ２の伝導帯の電子密度が高く、かつ酸化物半導体層１０６ｃ２のトラップ準位密度の高い領域を有するため、ほとんどの電子および正孔が、酸化物半導体層１０６ｃ２における準位間再結合によって低減し、電極１１６ａと電極１１６ｂとの間を流れる電流は速やかに小さくなる（図６（Ｃ１）および図６（Ｃ２）参照。）。
【０１１４】
次に、残った僅かな電子および正孔が再結合によって低減し、電極１１６ａと電極１１６ｂとの間を流れる電流は小さくなる（図６（Ｄ１）および図６（Ｄ２）参照。）。
【０１１５】
例えば、室温（２０℃以上２５℃以下程度）にて、酸化物半導体層１０６ｃ１および酸化物半導体層１０６ｃ２のいずれのエネルギーギャップよりも高いエネルギーを有する光（例えば、３４０ｎｍ以上３６０ｎｍ以下の波長範囲にピークを有する光）を、強度を３ｍＷ／ｃｍ２として、時刻Ｔ０から照射し、時刻Ｔ１に照射を止めたときに、時刻Ｔ０より１秒以上１５秒以下経過後、かつ時刻Ｔ１未満の時刻である時刻Ｔ２に電極１１６ａと電極１１６ｂとの間を流れる電流値は、時刻Ｔ０から時刻Ｔ１の間の電極１１６ａと電極１１６ｂとの間を流れる最大の電流値の９０％以上１００％未満、好ましくは９５％以上１００％未満、さらに好ましくは９８％以上１００％未満となり、時刻Ｔ１より１秒以上１５秒以下経過後の時刻である時刻Ｔ３に電極１１６ａと電極１１６ｂとの間を流れる電流値が、時刻Ｔ０から時刻Ｔ１の間の電極１１６ａと電極１１６ｂとの間を流れる最大の電流値の０％以上１０％未満、好ましくは０％以上５％未満、さらに好ましくは０％以上２％未満となる。
【０１１６】
以上に示したように、多層膜１０６ｃをトランジスタに用いた場合、電子親和力の大きい酸化物半導体層１０６ｃ２がトランジスタのチャネル形成領域となる。酸化物半導体層１０６ｃ２はトラップ準位密度の高い領域を有するため、当該トランジスタはスイッチング特性が遅くなる場合がある。ただし、用途に応じては当該トランジスタを好適に用いることができる。
【０１１７】
＜２．トランジスタ＞
以下では、多層膜３０６を用いたトランジスタについて説明する。
【０１１８】
＜２−１．トランジスタ構造（１）＞
本項では、ボトムゲート型トランジスタについて説明する。ここでは、ボトムゲート型トランジスタの一種であるボトムゲートトップコンタクト構造（ＢＧＴＣ構造）のトランジスタについて図７を用いて説明する。
【０１１９】
図７に、ＢＧＴＣ構造であるトランジスタの上面図および断面図を示す。図７（Ａ）は、トランジスタの上面図を示す。図７（Ａ）において、一点鎖線Ｃ１−Ｃ２に対応する断面図を図７（Ｂ）に示す。また、図７（Ａ）において、一点鎖線Ｃ３−Ｃ４に対応する断面図を図７（Ｃ）に示す。
【０１２０】
図７（Ｂ）に示すトランジスタは、基板３００上に設けられたゲート電極３０４と、ゲート電極３０４上に設けられたゲート絶縁膜３１２と、ゲート絶縁膜３１２上に設けられた、酸化物半導体層３０６ａ、および酸化物半導体層３０６ａ上に設けられた酸化物半導体層３０６ｂを含む多層膜３０６と、ゲート絶縁膜３１２および多層膜３０６上に設けられたソース電極３１６ａおよびドレイン電極３１６ｂと、多層膜３０６、ソース電極３１６ａおよびドレイン電極３１６ｂ上に設けられた保護絶縁膜３１８と、を有する。
【０１２１】
なお、ソース電極３１６ａおよびドレイン電極３１６ｂに用いる導電膜の種類によっては、酸化物半導体層３０６ｂの一部から酸素を奪い、または混合層を形成し、酸化物半導体層３０６ｂ中にソース領域３０６ｃおよびドレイン領域３０６ｄを形成することがある。
【０１２２】
図７（Ａ）において、ゲート電極３０４と重なる領域において、ソース電極３１６ａとドレイン電極３１６ｂとの間隔をチャネル長という。ただし、トランジスタが、ソース領域３０６ｃおよびドレイン領域３０６ｄを含む場合、ゲート電極３０４と重なる領域において、ソース領域３０６ｃとドレイン領域３０６ｄとの間隔をチャネル長といってもよい。
【０１２３】
なお、チャネル形成領域とは、多層膜３０６において、ゲート電極３０４と重なり、かつソース電極３１６ａとドレイン電極３１６ｂとに挟まれる領域をいう（図７（Ｂ）参照。）。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。ここでは、チャネル領域は、チャネル形成領域中の酸化物半導体層３０６ａ部分である。
【０１２４】
なお、ゲート電極３０４は、図７（Ａ）に示すように、多層膜３０６が内側に含まれるように設けられる。こうすることで、基板３００側から光が入射した際に、多層膜３０６中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極３０４は遮光膜としての機能を有する。ただし、ゲート電極３０４の外側まで多層膜３０６が形成されていても構わない。
【０１２５】
＜２−１−１．多層膜＞
以下では、多層膜３０６、ならびに多層膜３０６を構成する酸化物半導体層３０６ａおよび酸化物半導体層３０６ｂについて説明する。
【０１２６】
酸化物半導体層３０６ａは、酸化物半導体層３０６ｂよりも電子親和力の大きい酸化物半導体層を用いる。例えば、酸化物半導体層３０６ａとして、酸化物半導体層３０６ｂよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物半導体層を用いる。このとき、ゲート電極３０４に電界を印加すると、多層膜３０６のうち、電子親和力の大きい酸化物半導体層３０６ａにチャネルが形成される。即ち、酸化物半導体層３０６ａと保護絶縁膜３１８との間に酸化物半導体層３０６ｂを有することによって、保護絶縁膜３１８から離れた酸化物半導体層３０６ａにトランジスタのチャネルを形成することができる。また、酸化物半導体層３０６ａを構成する酸素以外の元素一種以上から酸化物半導体層３０６ｂが構成されるため、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの間において、界面散乱が起こりにくい。従って、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの間において、キャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。また、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの間に界面準位を形成しにくい。酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの間に界面準位があると、該界面をチャネルとしたしきい値電圧の異なる第２のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物半導体層３０６ｂを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
【０１２７】
また、酸化物半導体層３０６ａおよび酸化物半導体層３０６ｂは、エネルギーギャップが大きい酸化物半導体層を用いる。例えば、酸化物半導体層３０６ａは、エネルギーギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下の酸化物半導体層を用いる。また、例えば、酸化物半導体層３０６ｂは、エネルギーギャップが２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下の酸化物半導体層を用いる。ただし、酸化物半導体層３０６ｂは、酸化物半導体層３０６ａよりもエネルギーギャップの大きい酸化物半導体層を用いる。
【０１２８】
また、酸化物半導体層３０６ａおよび酸化物半導体層３０６ｂは、キャリア密度の低い酸化物半導体層を用いる。例えば、酸化物半導体層３０６ａは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体層を用いる。また、例えば、酸化物半導体層３０６ｂは、キャリア密度が１×１０１５個／ｃｍ３以下、好ましくは１×１０１３個／ｃｍ３以下、さらに好ましくは１×１０１１個／ｃｍ３以下、より好ましくは１×１０９個／ｃｍ３以下の酸化物半導体層を用いる。
【０１２９】
酸化物半導体層３０６ａは、少なくともインジウムを含む酸化物半導体層である。また、インジウムに加えて、元素Ｍ（アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム）を含むと好ましい。
【０１３０】
酸化物半導体層３０６ｂは、酸化物半導体層３０６ａを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体層である。なお、酸化物半導体層３０６ａは少なくともインジウムを含むと、キャリア移動度（電子移動度）が高くなるため好ましい。酸化物半導体層３０６ａを構成する酸素以外の元素一種以上、または二種以上から酸化物半導体層３０６ｂが構成されるため、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【０１３１】
酸化物半導体層３０６ｂは、例えば、アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムをインジウムよりも高い原子数比で含む酸化物半導体層とすればよい。具体的には、酸化物半導体層３０６ｂとして、インジウムよりも前述の元素の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体層を用いる。前述の元素は酸化物半導体層のエネルギーギャップを大きくする機能を有する場合がある。また、前述の元素が酸化物半導体層に高い原子数比で含まれることにより、酸化物半導体層の電子親和力を小さくする機能を有する場合がある。酸化物半導体層３０６ｂは、前述の元素を酸化物半導体層３０６ａよりも高い原子数比で含む酸化物半導体層である。
【０１３２】
なお、酸化物半導体層３０６ａがＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍはアルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム）であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物半導体層３０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
【０１３３】
なお、酸化物半導体層３０６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体層３０６ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１３４】
従って、多層膜３０６はモデルＡに示した多層膜１０６ａと同様の多層膜である。即ち、酸化物半導体層３０６ａは酸化物半導体層１０６ａ１と同様の酸化物半導体層である。また、酸化物半導体層３０６ｂは酸化物半導体層１０６ａ２と同様の酸化物半導体層である。ただし、多層膜３０６が、モデルＣに示した多層膜１０６ｃと同様の多層膜であっても構わない。また、多層膜３０６に代えて、モデルＢに示した酸化物半導体層１０６ｂであっても構わない。また、多層膜３０６は酸化物半導体層が２層である場合に限定されない。例えば、多層膜３０６が３層以上の酸化物半導体層を有しても構わない。例えば、多層膜３０６が、酸化物半導体層３０６ｂとして示した酸化物半導体層と、当該酸化物半導体層上に設けられた酸化物半導体層３０６ａと、酸化物半導体層３０６ａ上に設けられた酸化物半導体層３０６ｂと、を有しても構わない。
【０１３５】
以下では、酸化物半導体層３０６ａおよび酸化物半導体層３０６ｂのシリコン濃度について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体層３０６ａ中の不純物濃度を低減し、高純度真性化することが有効である。なお、酸化物半導体層３０６ａのキャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３未満とする。酸化物半導体層３０６ａにおいて、主成分以外（１ａｔｏｍｉｃ％未満）の軽元素、半金属元素、金属元素などは不純物となる。例えば、水素、窒素、炭素、シリコン、ゲルマニウム、チタンおよびハフニウムは酸化物半導体層３０６ａ中で不純物となる。従って、近接するゲート絶縁膜３１２および酸化物半導体層３０６ｂ中の不純物濃度も低減することが好ましい。
【０１３６】
例えば、酸化物半導体層３０６ａにシリコンが含まれる場合、不純物準位を形成する。特に、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの間にシリコンがあると、該不純物準位がトラップ準位となる。そのため、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの間におけるシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１３７】
また、酸化物半導体層３０６ａ中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体層３０６ａの水素濃度は二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１３８】
また、酸化物半導体層３０６ａの水素濃度および窒素濃度を低減するために、酸化物半導体層３０６ｂの水素濃度および窒素濃度を低減すると好ましい。酸化物半導体層３０６ｂの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１３９】
以下では、酸化物半導体層３０６ａおよび酸化物半導体層３０６ｂに用いることのできる酸化物半導体層の構造について説明する。ただし、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０１４０】
以下では、酸化物半導体層の構造について説明する。
【０１４１】
酸化物半導体層は、単結晶酸化物半導体層と非単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、非晶質酸化物半導体層、微結晶酸化物半導体層、多結晶酸化物半導体層、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層などをいう。
【０１４２】
非晶質酸化物半導体層は、層中における原子配列が不規則であり、結晶成分を有さない酸化物半導体層である。微小領域においても結晶部を有さず、層全体が完全な非晶質構造の酸化物半導体層が典型である。
【０１４３】
微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも欠陥準位密度が低いという特徴がある。
【０１４４】
ＣＡＡＣ−ＯＳ層は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ層に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ層は、微結晶酸化物半導体層よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ層について詳細な説明を行う。
【０１４５】
ＣＡＡＣ−ＯＳ層を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ層は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１４６】
ＣＡＡＣ−ＯＳ層を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ層を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ層の被形成面または上面と平行に配列する。
【０１４７】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【０１４８】
一方、ＣＡＡＣ−ＯＳ層を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１４９】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ層の結晶部は配向性を有していることがわかる。
【０１５０】
ＣＡＡＣ−ＯＳ層に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ層のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ層の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０１５１】
一方、ＣＡＡＣ−ＯＳ層に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ層の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０１５２】
以上のことから、ＣＡＡＣ−ＯＳ層では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０１５３】
なお、結晶部は、ＣＡＡＣ−ＯＳ層を形成した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ層の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ層の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ層の被形成面または上面の法線ベクトルと平行にならないこともある。
【０１５４】
また、ＣＡＡＣ−ＯＳ層中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ層の結晶部が、ＣＡＡＣ−ＯＳ層の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ層に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【０１５５】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ層のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ層中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ層は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１５６】
ＣＡＡＣ−ＯＳ層を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１５７】
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ層のうち、二種以上を有する積層膜であってもよい。
【０１５８】
なお、酸化物半導体層３０６ａにシリコンおよび炭素が高い濃度で含まれることにより、酸化物半導体層３０６ａの結晶性を低下させることがある。酸化物半導体層３０６ａの結晶性を低下させないためには、酸化物半導体層３０６ａのシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、酸化物半導体層３０６ａの結晶性を低下させないためには、酸化物半導体層３０６ａの炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。
【０１５９】
このように、チャネルが形成される酸化物半導体層３０６ａが高い結晶性を有し、かつ不純物や欠陥などに起因する準位密度が低い場合、多層膜３０６を用いたトランジスタは安定した電気特性を有する。
【０１６０】
以下では、多層膜３０６中の局在準位について説明する。多層膜３０６中の欠陥準位に起因する局在準位密度を低減することで、多層膜３０６を用いたトランジスタに安定した電気特性を付与することができる。多層膜３０６の局在準位密度は、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ  Ｐｈｏｔｏｃｕｒｒｅｎｔ  Ｍｅｔｈｏｄ）によって評価可能である。
【０１６１】
なお、トランジスタに安定した電気特性を付与するためには、多層膜３０６中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすればよい。また、多層膜３０６中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすることで、トランジスタの電界効果移動度を高めることができる。なお、多層膜３０６中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とするためには、酸化物半導体層３０６ａ中で局在準位を形成する元素であるシリコン、ゲルマニウム、炭素、ハフニウム、チタンなどの濃度を２×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３未満とすればよい。
【０１６２】
ＣＰＭ測定では、試料である多層膜３０６に接して設けられた電極および電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射光量から吸収係数を導出することを各波長にて行うものである。ＣＰＭ測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料の欠陥密度を導出することができる。
【０１６３】
ＣＰＭ測定で得られる局在準位による吸収係数が小さい多層膜３０６を用いたトランジスタは安定した電気特性を有することがわかる。
【０１６４】
＜２−１−２．ソース電極およびドレイン電極＞
ソース電極３１６ａおよびドレイン電極３１６ｂは、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。好ましくは、ソース電極３１６ａおよびドレイン電極３１６ｂは、銅を含む層を有する多層膜とする。ソース電極３１６ａおよびドレイン電極３１６ｂを、銅を含む層を有する多層膜とすることで、ソース電極３１６ａおよびドレイン電極３１６ｂと同一層で配線を形成する場合、配線抵抗を低くすることができる。なお、ソース電極３１６ａとドレイン電極３１６ｂは同一組成であってもよいし、異なる組成であってもよい。
【０１６５】
ところで、ソース電極３１６ａおよびドレイン電極３１６ｂとして、銅を含む層を有する多層膜を用いる場合、銅の影響により、酸化物半導体層３０６ｂと保護絶縁膜３１８との界面にトラップ準位を形成することがある。この場合も、酸化物半導体層３０６ｂを有することにより、酸化物半導体層３０６ａがトランジスタのチャネル形成領域となるため、当該トラップ準位に電子が捕獲されることを抑制することができる。従って、トランジスタに安定した電気特性を付与し、かつ配線抵抗を低くすることが可能となる。
【０１６６】
＜２−１−３．保護絶縁膜＞
保護絶縁膜３１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０１６７】
保護絶縁膜３１８は、例えば、１層目を酸化シリコン層とし、２層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０１６８】
または、保護絶縁膜３１８は、例えば、１層目を第１の酸化シリコン層３１８ａとし、２層目を第２の酸化シリコン層３１８ｂとし、３層目を窒化シリコン層３１８ｃとした多層膜とすればよい（図７（Ｄ）参照。）。この場合、第１の酸化シリコン層３１８ａまたは／および第２の酸化シリコン層３１８ｂは酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層３１８ａは、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層３１８ｂは、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層３１８ｃは水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０１６９】
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
【０１７０】
過剰酸素を含む絶縁膜は、酸化物半導体層３０６ａ中の酸素欠損を低減することができる。酸化物半導体層３０６ａ中で酸素欠損は、欠陥準位を形成し、その一部がドナー準位となる。従って、酸化物半導体層３０６ａ中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
【０１７１】
ここで、加熱処理によって酸素を放出する層は、ＴＤＳ分析によって１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数に換算）を放出することもある。
【０１７２】
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【０１７３】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【０１７４】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、数式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【０１７５】
【数１】
2014131024.tif 000003
【０１７６】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定した。
【０１７７】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【０１７８】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【０１７９】
または、加熱処理によって酸素を放出する層は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む層は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【０１８０】
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
【０１８１】
＜２−１−４．ゲート絶縁膜＞
ゲート絶縁膜３１２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０１８２】
ゲート絶縁膜３１２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定すればよい。
【０１８３】
ゲート絶縁膜３１２および保護絶縁膜３１８の少なくとも一方が過剰酸素を含む絶縁膜を含む場合、酸化物半導体層３０６ａの酸素欠損が低減され、トランジスタに安定した電気特性を付与することができる。
【０１８４】
＜２−１−５．ゲート電極＞
ゲート電極３０４は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
【０１８５】
＜２−１−６．基板＞
基板３００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板３００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板３００として用いてもよい。
【０１８６】
また、基板３００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板３００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板３００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板３００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
【０１８７】
また、基板３００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板３００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【０１８８】
以上のようにして構成されたトランジスタは、酸化物半導体層３０６ａにチャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。また、ソース電極３１６ａおよびドレイン電極３１６ｂに銅を含む層を有する多層膜を用いても、安定した電気特性が得られる。
【０１８９】
＜２−２．トランジスタ構造（１）の作製方法＞
ここで、トランジスタの作製方法について図８および図９を用いて説明する。
【０１９０】
まずは、基板３００を準備する。
【０１９１】
次に、ゲート電極３０４となる導電膜を成膜する。ゲート電極３０４となる導電膜は、ゲート電極３０４として示した導電膜をスパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。
【０１９２】
次に、ゲート電極３０４となる導電膜の一部をエッチングし、ゲート電極３０４を形成する（図８（Ａ）参照。）。
【０１９３】
次に、ゲート絶縁膜３１２を成膜する（図８（Ｂ）参照。）。ゲート絶縁膜３１２は、ゲート絶縁膜３１２として示した絶縁膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０１９４】
次に、酸化物半導体層３０６ａとなる酸化物半導体層を成膜する。なお、酸化物半導体層３０６ａは、例えば、ＣＡＡＣ−ＯＳ、微結晶または非晶質となるように成膜する。酸化物半導体層３０６ａが、例えば、ＣＡＡＣ−ＯＳ、微結晶または非晶質であると、酸化物半導体層３０６ｂとなる酸化物半導体層がＣＡＡＣ−ＯＳとなりやすい。
【０１９５】
次に、酸化物半導体層３０６ｂとなる酸化物半導体層を成膜する。酸化物半導体層３０６ｂとなる酸化物半導体層は、酸化物半導体層３０６ｂとして示した酸化物半導体層をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０１９６】
なお、酸化物半導体層３０６ａとなる酸化物半導体層および酸化物半導体層３０６ｂとなる酸化物半導体層は、大気曝露することなく連続で成膜すると、各層の間に不純物が取り込まれることが少なくなり、酸化物半導体層３０６ａとなる酸化物半導体層、または／および酸化物半導体層３０６ｂとなる酸化物半導体層の欠陥準位密度またはトラップ準位密度を低減できる場合がある。
【０１９７】
次に、酸化物半導体層３０６ａとなる酸化物半導体層および酸化物半導体層３０６ｂとなる酸化物半導体層の一部をエッチングし、酸化物半導体層３０６ａおよび酸化物半導体層３０６ｂを含む多層膜３０６を形成する（図８（Ｃ）参照。）。
【０１９８】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体層３０６ａの結晶性を高め、さらにゲート絶縁膜３１２または／および多層膜３０６から水素や水などの不純物を除去することができる。また、第１の加熱処理によって、酸化物半導体層３０６ａまたは／および酸化物半導体層３０６ｂの欠陥準位密度またはトラップ準位密度を低減できる。従って、第１の加熱処理のような処理を、酸化物半導体層の欠陥準位密度またはトラップ準位密度を低減する処理と言い換えることができる場合がある。
【０１９９】
次に、ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜を成膜する。ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜は、ソース電極３１６ａおよびドレイン電極３１６ｂとして示した導電膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０２００】
例えば、ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜として、タングステン層と、タングステン層上に設けられた銅層を含む多層膜を成膜すればよい。
【０２０１】
次に、ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜の一部をエッチングし、ソース電極３１６ａおよびドレイン電極３１６ｂを形成する（図９（Ａ）参照。）。ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜として、タングステン層と、タングステン層上に設けられた銅層を含む多層膜を用いた場合、同一のフォトマスクを用いて当該多層膜をエッチングすることができる。タングステン層および銅層を一度にエッチングしても、酸化物半導体層３０６ａ上に酸化物半導体層３０６ｂが設けられることにより、酸化物半導体層３０６ａと酸化物半導体層３０６ｂとの間における銅濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、２×１０１８ａｔｏｍｓ／ｃｍ３未満、または２×１０１７ａｔｏｍｓ／ｃｍ３未満とすることができるため、銅によって、酸化物半導体層３０６ａまたは／および酸化物半導体層３０６ｂの欠陥準位密度またはトラップ準位密度が高くなることを抑制できる。従って、トランジスタの電気特性の劣化を低減することができる。そのため、工程の自由度が高くなり、トランジスタの生産性を高めることができる。
【０２０２】
なお、ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜の一部をエッチングする際に、多層膜３０６に欠陥準位またはトラップ準位を形成する場合がある。
【０２０３】
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第２の加熱処理により、多層膜３０６から水素や水などの不純物を除去することができる。水素は多層膜３０６中で特に移動しやすいため、第２の加熱処理によって低減しておくと、酸化物半導体層３０６ａまたは／および酸化物半導体層３０６ｂの欠陥準位密度またはトラップ準位密度を小さくすることができる。従って、トランジスタに安定した電気特性を付与することができる。なお、水も水素を含む化合物であるため、酸化物半導体層３０６ａ中で不純物となり得る。
【０２０４】
次に、保護絶縁膜３１８を成膜する（図９（Ｂ）参照。）。保護絶縁膜３１８は、保護絶縁膜３１８として示した絶縁膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０２０５】
ここで、保護絶縁膜３１８を図７（Ｄ）に示すような３層構造とする場合について説明する。まず、第１の酸化シリコン層３１８ａを成膜する。次に、第２の酸化シリコン層３１８ｂを成膜する。次に、第１の酸化シリコン層３１８ａまたは／および第２の酸化シリコン層３１８ｂに酸素イオンを添加する処理を行ってもよい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、窒化シリコン層３１８ｃを成膜することで、保護絶縁膜３１８を形成すればよい。
【０２０６】
第１の酸化シリコン層３１８ａは、ＣＶＤ法の一種であるプラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、電極に高周波電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例としては、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
【０２０７】
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を１００倍以上とすることで、第１の酸化シリコン層３１８ａ中の水素含有量を低減し、かつダングリングボンドを低減することができる。
【０２０８】
以上のようにして、欠陥密度の小さい第１の酸化シリコン層３１８ａを成膜する。即ち、第１の酸化シリコン層３１８ａは、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、または５×１０１６ｓｐｉｎｓ／ｃｍ３以下とすることができる。
【０２０９】
第２の酸化シリコン層３１８ｂは、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１６０℃以上３５０℃以下、好ましくは１８０℃以上２６０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力１００Ｐａ以上２５０Ｐａ以下、好ましくは１００Ｐａ以上２００Ｐａ以下として、電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給することで成膜すればよい。
【０２１０】
上述の方法によって、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、ガスの酸化が進むため、過剰酸素を含む第２の酸化シリコン層３１８ｂを成膜することができる。
【０２１１】
窒化シリコン層３１８ｃは、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガス、窒素ガスおよびアンモニアガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、高周波電力を供給することで成膜すればよい。
【０２１２】
なお、窒素ガスはアンモニアガスの流量の５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガスおよび窒素ガスの分解を促すことができる、これは、アンモニアガスがプラズマエネルギーおよび熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性ガスの結合、および窒素ガスの結合の分解に寄与するためである。
【０２１３】
従って、上述の方法によって、水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層３１８ｃを成膜することができる。また、水素の含有量が少ないため、緻密となり、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層３１８ｃとすることができる。
【０２１４】
なお、保護絶縁膜３１８を成膜する際に、多層膜３０６に欠陥準位またはトラップ準位を形成する場合がある。
【０２１５】
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第３の加熱処理により、ゲート絶縁膜３１２または／および保護絶縁膜３１８から過剰酸素が放出され、多層膜３０６の酸素欠損などに起因する欠陥準位またはトラップ準位を低減することがある。なお、多層膜３０６中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上移動することがある。
【０２１６】
以上のようにして、ＢＧＴＣ構造のトランジスタを作製することができる。
【０２１７】
当該トランジスタは、多層膜３０６の少なくともチャネル形成領域である酸化物半導体層３０６ａの欠陥準位密度またはトラップ準位密度が低減されているため、安定した電気特性を有する。
【０２１８】
＜２−３．トランジスタ構造（２）＞
本項では、トップゲート型トランジスタについて説明する。ここでは、トップゲート型トランジスタの一種であるトップゲートトップコンタクト構造（ＴＧＴＣ構造）のトランジスタについて図１０を用いて説明する。
【０２１９】
図１０に、ＴＧＴＣ構造であるトランジスタの上面図および断面図を示す。図１０（Ａ）は、トランジスタの上面図を示す。図１０（Ａ）において、一点鎖線Ｄ１−Ｄ２に対応する断面図を図１０（Ｂ）に示す。また、図１０（Ａ）において、一点鎖線Ｄ３−Ｄ４に対応する断面図を図１０（Ｃ）に示す。
【０２２０】
図１０（Ｂ）に示すトランジスタは、基板４００上に設けられた下地絶縁膜４０２と、下地絶縁膜４０２上に設けられた酸化物半導体層４０６ａ、および酸化物半導体層４０６ａ上に設けられた酸化物半導体層４０６ｂを含む多層膜４０６と、下地絶縁膜４０２および多層膜４０６上に設けられたソース電極４１６ａおよびドレイン電極４１６ｂと、多層膜４０６、ソース電極４１６ａおよびドレイン電極４１６ｂ上に設けられたゲート絶縁膜４１２と、ゲート絶縁膜４１２上に設けられたゲート電極４０４と、ゲート絶縁膜４１２およびゲート電極４０４上に設けられた保護絶縁膜４１８と、を有する。なお、トランジスタは、下地絶縁膜４０２または／および保護絶縁膜４１８を有さなくても構わない。
【０２２１】
また、ソース電極４１６ａおよびドレイン電極４１６ｂに用いる導電膜の種類によっては、酸化物半導体層４０６ｂの一部から酸素を奪い、または混合層を形成し、酸化物半導体層４０６ｂ中にソース領域およびドレイン領域を形成することがある。
【０２２２】
図１０（Ａ）において、ゲート電極４０４と重なる領域において、ソース電極４１６ａとドレイン電極４１６ｂとの間隔をチャネル長という。ただし、トランジスタが、ソース領域およびドレイン領域を含む場合、ゲート電極４０４と重なる領域において、ソース領域とドレイン領域との間隔をチャネル長といってもよい。
【０２２３】
なお、チャネル形成領域とは、多層膜４０６において、ゲート電極４０４と重なり、かつソース電極４１６ａとドレイン電極４１６ｂとに挟まれる領域をいう。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。ここでは、チャネル領域は、チャネル形成領域中の酸化物半導体層４０６ｂ部分である。
【０２２４】
多層膜４０６は多層膜３０６についての記載を参照する。例えば、酸化物半導体層４０６ａは酸化物半導体層３０６ｂについての記載を参照し、酸化物半導体層４０６ｂは酸化物半導体層３０６ａについての記載を参照する。
【０２２５】
基板４００は、基板３００についての記載を参照する。また、ソース電極４１６ａおよびドレイン電極４１６ｂは、ソース電極３１６ａおよびドレイン電極３１６ｂについての記載を参照する。また、ゲート絶縁膜４１２は、ゲート絶縁膜３１２についての記載を参照する。また、ゲート電極４０４は、ゲート電極３０４についての記載を参照する。また、保護絶縁膜４１８は、保護絶縁膜３１８についての記載を参照する。
【０２２６】
なお、図１０（Ａ）では、多層膜４０６中で光によってキャリアが生成されることを抑制するために、多層膜４０６がゲート電極４０４、ソース電極４１６ａおよびドレイン電極４１６ｂによって覆われているが、ゲート電極４０４、ソース電極４１６ａおよびドレイン電極４１６ｂによって多層膜４０６が覆われていなくても構わない。
【０２２７】
下地絶縁膜４０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０２２８】
下地絶縁膜４０２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０２２９】
または、下地絶縁膜４０２は、例えば、１層目を窒化シリコン層とし、２層目を第１の酸化シリコン層とし、３層目を第２の酸化シリコン層とした多層膜とすればよい。この場合、第１の酸化シリコン層または／および第２の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０２３０】
ゲート絶縁膜４１２および下地絶縁膜４０２の少なくとも一方が過剰酸素を含む絶縁膜を含む場合、酸化物半導体層４０６ｂの酸素欠損などに起因する欠陥準位密度またはトラップ準位密度を低減することができる。
【０２３１】
以上のようにして構成されたトランジスタは、多層膜４０６の酸化物半導体層４０６ｂにチャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。
【０２３２】
＜２−４．トランジスタ構造（２）の作製方法＞
ここで、トランジスタの作製方法について図１１および図１２を用いて説明する。
【０２３３】
まずは、基板４００を準備する。
【０２３４】
次に、酸化物半導体層４０６ａとなる酸化物半導体層を成膜する。酸化物半導体層４０６ａとなる酸化物半導体層の成膜方法は、酸化物半導体層３０６ｂについての記載を参照する。なお、酸化物半導体層４０６ａは、ＣＡＡＣ−ＯＳ、微結晶または非晶質となるように成膜する。酸化物半導体層４０６ａがＣＡＡＣ−ＯＳ、微結晶または非晶質であると、酸化物半導体層４０６ｂとなる酸化物半導体層がＣＡＡＣ−ＯＳとなりやすい。
【０２３５】
次に、酸化物半導体層４０６ｂとなる酸化物半導体層を成膜する。酸化物半導体層４０６ｂとなる酸化物半導体層の成膜方法は、酸化物半導体層３０６ａについての記載を参照する。
【０２３６】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体層４０６ｂとなる酸化物半導体層の結晶性を高め、さらに下地絶縁膜４０２、酸化物半導体層４０６ａとなる酸化物半導体層または／および酸化物半導体層４０６ｂとなる酸化物半導体層から水素や水などの不純物を除去することができる。また、第１の加熱処理によって、酸化物半導体層４０６ａまたは／および酸化物半導体層４０６ｂの欠陥準位密度またはトラップ準位密度を低減できる。従って、第１の加熱処理のような処理を、酸化物半導体層の欠陥準位密度またはトラップ準位密度を低減する処理と言い換えることができる場合がある。
【０２３７】
次に、酸化物半導体層４０６ａとなる酸化物半導体層、および酸化物半導体層４０６ｂとなる酸化物半導体層の一部をエッチングし、酸化物半導体層４０６ａおよび酸化物半導体層４０６ｂを含む多層膜４０６を形成する（図１１（Ａ）参照。）。
【０２３８】
次に、ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜を成膜する。ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜の成膜方法は、ソース電極３１６ａおよびドレイン電極３１６ｂについての記載を参照する。
【０２３９】
次に、ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜の一部をエッチングし、ソース電極４１６ａおよびドレイン電極４１６ｂを形成する（図１１（Ｂ）参照。）。
【０２４０】
なお、ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜の一部をエッチングする際に、多層膜４０６に欠陥準位またはトラップ準位を形成する場合がある。
【０２４１】
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第２の加熱処理により、多層膜４０６から水素や水などの不純物を除去することができる。水素は多層膜４０６中で特に移動しやすいため、第２の加熱処理によって低減しておくと、酸化物半導体層４０６ａまたは／および酸化物半導体層４０６ｂの欠陥準位密度またはトラップ準位密度を小さくすることができる。従って、トランジスタに安定した電気特性を付与することができる。なお、水も水素を含む化合物であるため、酸化物半導体層４０６ａ中で不純物となり得る。
【０２４２】
次に、ゲート絶縁膜４１２を成膜する（図１１（Ｃ）参照。）。ゲート絶縁膜４１２の成膜方法は、ゲート絶縁膜３１２についての記載を参照する。
【０２４３】
なお、ゲート絶縁膜４１２を成膜する際に、多層膜４０６に欠陥準位またはトラップ準位を形成する場合がある。
【０２４４】
次に、ゲート電極４０４となる導電膜を成膜する。ゲート電極４０４となる導電膜の成膜方法は、ゲート電極３０４となる導電膜についての記載を参照する。
【０２４５】
次に、ゲート電極４０４となる導電膜の一部をエッチングし、ゲート電極４０４を形成する（図１２（Ａ）参照。）。
【０２４６】
次に、保護絶縁膜４１８を成膜する（図１２（Ｂ）参照。）。保護絶縁膜４１８の成膜方法は、保護絶縁膜３１８についての記載を参照する。
【０２４７】
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第３の加熱処理により、下地絶縁膜４０２、ゲート絶縁膜４１２、保護絶縁膜４１８の少なくともいずれか一以上から過剰酸素が放出され、多層膜４０６の酸素欠損などに起因する欠陥準位またはトラップ準位を低減することがある。なお、多層膜４０６中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上移動することがある。
【０２４８】
以上のようにして、ＴＧＴＣ構造のトランジスタを作製することができる。
【０２４９】
当該トランジスタは、多層膜４０６の少なくともチャネル形成領域である酸化物半導体層４０６ｂの欠陥準位密度またはトラップ準位密度が低減されているため、安定した電気特性を有する。
【０２５０】
＜３．応用製品について＞
以下では、上述したトランジスタを用いた応用製品について説明する。
【０２５１】
＜３−１．表示装置＞
本項では、上述したトランジスタを適用した表示装置について説明する。
【０２５２】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インク、電気泳動素子など、電気的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。以下では、表示装置の一例としてＥＬ素子を用いた表示装置および液晶素子を用いた表示装置について説明する。
【０２５３】
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【０２５４】
また、以下に示す表示装置は画像表示デバイスまたは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２５５】
＜３−１−１．ＥＬ表示装置＞
まずはＥＬ素子を用いた表示装置（ＥＬ表示装置ともいう。）について説明する。
【０２５６】
図１３は、ＥＬ表示装置の画素の回路図の一例である。
【０２５７】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。従って、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０２５８】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。従って、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０２５９】
図１３に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７４２と、発光素子７１９と、を有する。
【０２６０】
なお、図１３などは、回路構成の一例であるため、さらに、トランジスタを追加して設けることが可能である。逆に、図１３の各ノードにおいて、追加してトランジスタ、スイッチ、受動素子などを設けないようにすることも可能である。例えば、ｎｏｄｅＡ、ｎｏｄｅＢ、ｎｏｄｅＣ、ｎｏｄｅＤ、ｎｏｄｅＥ、ｎｏｄｅＦ、または／および、ｎｏｄｅＧにおいて、直接的に接続されたトランジスタを、これ以上は設けないようにすることが可能である。従って、例えば、ｎｏｄｅＣにおいて、直接的に接続されているトランジスタはトランジスタ７４１のみであり、他のトランジスタはｎｏｄｅＣと直接的に接続されていない、というような構成にすることが可能である。
【０２６１】
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端と電気的に接続される。トランジスタ７４１のソースは発光素子７１９の一端と電気的に接続される。トランジスタ７４１のドレインはキャパシタ７４２の他端と電気的に接続され、電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【０２６２】
なお、トランジスタ７４１は、上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高いＥＬ表示装置とすることができる。
【０２６３】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トランジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、ＥＬ表示装置の生産性を高めることができる。
【０２６４】
図１４（Ａ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板３００と、基板７００と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板３００と基板７００との間に設けられる。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に設けても構わない。
【０２６５】
図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ｍ−Ｎに対応するＥＬ表示装置の断面図である。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極３０４と同一層である。
【０２６６】
なお、図１４（Ｂ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けることにより、ＥＬ表示装置の作製工程を短縮化し、生産性を高めることができる。
【０２６７】
図１４（Ｂ）では、トランジスタ７４１として、図７に示したトランジスタを適用した例を示す。そのため、トランジスタ７４１の各構成のうち、以下で特に説明しないものについては、図７についての記載を参照する。
【０２６８】
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。
【０２６９】
ここで、絶縁膜７２０および保護絶縁膜３１８には、トランジスタ７４１のソース電極３１６ａに達する開口部が設けられる。
【０２７０】
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０および保護絶縁膜３１８に設けられた開口部を介してトランジスタ７４１のソース電極３１６ａと接する。
【０２７１】
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。
【０２７２】
隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が設けられる。
【０２７３】
発光層７８２上には、電極７８３が設けられる。
【０２７４】
電極７８１、発光層７８２および電極７８３の重なる領域が、発光素子７１９となる。
【０２７５】
なお、絶縁膜７２０は、保護絶縁膜３１８の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０２７６】
発光層７８２は、一層に限定されず、複数種の発光層などを積層して設けてもよい。例えば、図１４（Ｃ）に示すような構造とすればよい。図１４（Ｃ）は、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、中間層７８５ｃ、発光層７８６ｃおよび中間層７８５ｄの順番で積層した構造である。このとき、発光層７８６ａ、発光層７８６ｂおよび発光層７８６ｃに適切な発光色の発光層を用いると演色性の高い、または発光効率の高い、発光素子７１９を形成することができる。
【０２７７】
発光層を複数種積層して設けることで、白色光を得てもよい。図１４（Ｂ）には示さないが、白色光を、着色層を介して取り出す構造としても構わない。
【０２７８】
ここでは発光層を３層および中間層を４層設けた構造を示しているが、これに限定されるものではなく、適宜発光層の数および中間層の数を変更することができる。例えば、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂおよび中間層７８５ｃのみで構成することもできる。また、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、発光層７８６ｃおよび中間層７８５ｄで構成し、中間層７８５ｃを省いた構造としても構わない。
【０２７９】
また、中間層は、正孔注入層、正孔輸送層、電子輸送層および電子注入層などを積層構造で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
【０２８０】
電極７８１は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは、可視光領域（例えば４００ｎｍ以上８００ｎｍ以下の波長範囲）における平均の透過率が７０％以上、特に８０％以上であることをいう。
【０２８１】
電極７８１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、酸化インジウム膜、酸化亜鉛膜および酸化スズ膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ以上３０ｎｍ以下程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。
【０２８２】
または、電極７８１は、可視光を効率よく反射する膜が好ましい。電極７８１は、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッケルを含む膜を用いればよい。
【０２８３】
電極７８３は、電極７８１として示した膜から選択して用いることができる。ただし、電極７８１が可視光透過性を有する場合は、電極７８３が可視光を効率よく反射すると好ましい。また、電極７８１が可視光を効率よく反射する場合は、電極７８３が可視光透過性を有すると好ましい。
【０２８４】
なお、電極７８１および電極７８３を図１４（Ｂ）に示す構造で設けているが、電極７８１と電極７８３を入れ替えても構わない。アノードとして機能する電極には、仕事関数の大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さい導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場合には、仕事関数を考慮せずに様々な導電膜をアノードに用いることができる。
【０２８５】
隔壁７８４は、保護絶縁膜３１８の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０２８６】
発光素子７１９と接続するトランジスタ７４１は、安定した電気特性を有する。そのため、表示品位の高いＥＬ表示装置を提供することができる。
【０２８７】
図１５（Ａ）および図１５（Ｂ）は、図１４（Ｂ）と一部が異なるＥＬ表示装置の断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図１５（Ａ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソース電極３１６ａおよびドレイン電極３１６ｂと同一層である。図１５（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７８１と同一層である。
【０２８８】
＜３−１−２．液晶表示装置＞
次に、液晶素子を用いた表示装置（液晶表示装置ともいう。）について説明する。
【０２８９】
図１６は、液晶表示装置の画素の構成例を示す回路図である。図１６に示す画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（以下液晶素子ともいう）７５３とを有する。
【０２９０】
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
【０２９１】
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【０２９２】
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
【０２９３】
なお、液晶表示装置も、上面図はＥＬ表示装置と概略同様である。図１４（Ａ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図１７（Ａ）に示す。図１７（Ａ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極３０４と同一層である。
【０２９４】
図１７（Ａ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることにより、液晶表示装置の作製工程を短縮化し、生産性を高めることができる。
【０２９５】
トランジスタ７５１としては、上述したトランジスタを適用することができる。図１７（Ａ）においては、図７に示したトランジスタを適用した例を示す。そのため、トランジスタ７５１の各構成のうち、以下で特に説明しないものについては、図７についての記載を参照する。
【０２９６】
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。
【０２９７】
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。
【０２９８】
ここで、絶縁膜７２１および保護絶縁膜３１８には、トランジスタ７５１のドレイン電極３１６ｂに達する開口部が設けられる。
【０２９９】
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１および保護絶縁膜３１８に設けられた開口部を介してトランジスタ７５１のドレイン電極３１６ｂと接する。
【０３００】
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。
【０３０１】
絶縁膜７９２上には、液晶層７９３が設けられる。
【０３０２】
液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。
【０３０３】
絶縁膜７９４上には、スペーサ７９５が設けられる。
【０３０４】
スペーサ７９５および絶縁膜７９４上には、電極７９６が設けられる。
【０３０５】
電極７９６上には、基板７９７が設けられる。
【０３０６】
なお、絶縁膜７２１は、保護絶縁膜３１８の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０３０７】
液晶層７９３は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
【０３０８】
なお、液晶層７９３として、ブルー相を示す液晶を用いてもよい。その場合、配向膜として機能する絶縁膜７９２および絶縁膜７９４を設けない構成とすればよい。
【０３０９】
電極７９１は、可視光透過性を有する導電膜を用いればよい。
【０３１０】
電極７９１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、酸化インジウム膜、酸化亜鉛膜および酸化スズ膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ以上３０ｎｍ以下程度）を用いることもできる。
【０３１１】
または、電極７９１は、可視光を効率よく反射する膜が好ましい。電極７９１は、例えば、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを含む膜を用いればよい。
【０３１２】
電極７９６は、電極７９１として示した膜から選択して用いることができる。ただし、電極７９１が可視光透過性を有する場合は、電極７９６が可視光を効率よく反射すると好ましい。また、電極７９１が可視光を効率よく反射する場合は、電極７９６が可視光透過性を有すると好ましい。
【０３１３】
なお、電極７９１および電極７９６を図１７（Ａ）に示す構造で設けているが、電極７９１と電極７９６を入れ替えても構わない。
【０３１４】
絶縁膜７９２および絶縁膜７９４は、有機化合物または無機化合物から選択して用いればよい。
【０３１５】
スペーサ７９５は、有機化合物または無機化合物から選択して用いればよい。なお、スペーサ７９５の形状は、柱状、球状など様々にとることができる。
【０３１６】
電極７９１、絶縁膜７９２、液晶層７９３、絶縁膜７９４および電極７９６の重なる領域が、液晶素子７５３となる。
【０３１７】
基板７９７は、ガラス、樹脂または金属などを用いればよい。基板７９７は可とう性を有してもよい。
【０３１８】
図１７（Ｂ）および図１７（Ｃ）は、図１７（Ａ）と一部が異なる液晶表示装置の断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図１７（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソース電極３１６ａおよびドレイン電極３１６ｂと同一層である。図１７（Ｃ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７９１と同一層である。
【０３１９】
液晶素子７５３と接続するトランジスタ７５１は、安定した電気特性を有する。そのため、表示品位の高い液晶表示装置を提供することができる。また、トランジスタ７５１はオフ電流を極めて小さくできるため、消費電力の小さい液晶表示装置を提供することができる。
【０３２０】
以下に液晶の動作モードについて例に挙げて説明する。なお、液晶表示装置には、液晶の駆動方法に、基板に対して直交に電圧を印加する縦電界方式、基板に対して平行に電圧を印加する横電界方式がある。
【０３２１】
まず図１８（Ａ１）および（Ａ２）に、ＴＮモードの液晶表示装置の画素構成を説明する断面模式図を示す。
【０３２２】
互いに対向するように配置された基板３１０１および基板３１０２に、液晶層３１００が挟持されている。また、基板３１０１側に偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形成されている。偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状態で配置されている。
【０３２３】
なお図示しないが、バックライト等は、偏光板３１０４の外側に配置される。基板３１０１および基板３１０２上には、それぞれ電極３１０８および電極３１０９が設けられている。そして、バックライトと反対側、つまり視認側の電極である電極３１０８は、透光性を有するように形成する。
【０３２４】
このような構成を有する液晶表示装置において、ノーマリホワイトモードの場合、電極３１０８および電極３１０９に電圧が印加（縦電界方式と呼ぶ）されると、図１８（Ａ１）に示すように、液晶分子３１０５は縦に並んだ状態となる。すると、バックライトからの光は偏光板３１０３を通過することができず、黒色表示となる。
【０３２５】
そして図１８（Ａ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加されていないときは、液晶分子３１０５は横に並び、平面内で捩れている状態となる。その結果、バックライトからの光は偏光板３１０３を通過することができ、白色表示となる。また、電極３１０８および電極３１０９に印加する電圧を調節することにより、階調を表現することができる。このようにして、所定の映像表示が行われる。
【０３２６】
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、基板３１０１側、または基板３１０２側のどちらに設けることもできる。
【０３２７】
ＴＮモードに使用される液晶分子は、公知のものを使用すればよい。
【０３２８】
図１８（Ｂ１）および（Ｂ２）に、ＶＡモードの液晶表示装置の画素構成を説明する断面模式図を示す。ＶＡモードは、無電界の時に液晶分子３１０５が基板に垂直となるように配向されているモードである。
【０３２９】
図１８（Ａ１）および（Ａ２）と同様に、基板３１０１、および基板３１０２上には、それぞれ電極３１０８、電極３１０９が設けられている。そして、バックライトと反対側、つまり視認側の電極である電極３１０８は、透光性を有するように形成する。そして基板３１０１側には、偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形成されている。また、偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状態で配置されている。
【０３３０】
このような構成を有する液晶表示装置において、電極３１０８および電極３１０９に電圧が印加される（縦電界方式）と、図１８（Ｂ１）に示すように液晶分子３１０５は横に並んだ状態となる。すると、バックライトからの光は、偏光板３１０３を通過することができ、白色表示となる。
【０３３１】
そして図１８（Ｂ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加されていないときは、液晶分子３１０５は縦に並んだ状態となる。その結果、偏光板３１０４により偏光されたバックライトからの光は、液晶分子３１０５の複屈折の影響を受けることなくセル内を通過する。すると、偏光されたバックライトからの光は、偏光板３１０３を通過することができず、黒色表示となる。また、電極３１０８および電極３１０９に印加する電圧を調節することにより、階調を表現することができる。このようにして、所定の映像表示が行われる。
【０３３２】
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、基板３１０１側、または基板３１０２側のどちらに設けることもできる。
【０３３３】
図１８（Ｃ１）および（Ｃ２）に、ＭＶＡモードの液晶表示装置の画素構成を説明する断面模式図を示す。ＭＶＡモードは一画素を複数に分割し、それぞれの部分の配向方向を異ならせて、視野角依存性を互いに補償する方法である。図１８（Ｃ１）に示すように、ＭＶＡモードでは、電極３１０８および電極３１０９上に配向制御用に断面が三角の突起物３１５８および突起物３１５９が設けられている。なお、他の構成はＶＡモードと同様である。
【０３３４】
電極３１０８および電極３１０９に電圧が印加される（縦電界方式）と、図１８（Ｃ１）に示すように液晶分子３１０５は突起物３１５８および３１５９の面に対して液晶分子３１０５の長軸が概ね垂直となるように配向する。すると、バックライトからの光は、偏光板３１０３を通過することができ、白色表示となる。
【０３３５】
そして図１８（Ｃ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加されていないときは、液晶分子３１０５は縦に並んだ状態となる。その結果、バックライトからの光は、偏光板３１０３を通過することができず、黒色表示となる。また、電極３１０８および電極３１０９に印加する電圧を調節することにより、階調を表現することができる。このようにして、所定の映像表示が行われる。
【０３３６】
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、基板３１０１側、または基板３１０２側のどちらに設けることもできる。
【０３３７】
ＭＶＡモードの他の例を上面図および断面図を図２１に示す。図２１（Ａ）に示すように、電極３１０９ａ、電極３１０９ｂおよび電極３１０９ｃは、くの字（Ｖ字）のように屈曲したパターンに形成されている。図２１（Ｂ）で示すように、電極３１０９ａ、３１０９ｂ、３１０９ｃ上および電極３１０８上に配向膜である絶縁膜３１６２および絶縁膜３１６３がそれぞれが形成されている。電極３１０８上には突起物３１５８が電極３１０９ｂと重なるように形成されている。
【０３３８】
図１９（Ａ１）および（Ａ２）に、ＯＣＢモードの液晶表示装置の画素構成を説明する断面模式図を示す。ＯＣＢモードは、液晶層内で液晶分子３１０５が視野角依存性を補償するように配向しており、これはベンド配向と呼ばれる。
【０３３９】
図１８と同様に、基板３１０１および基板３１０２上には、それぞれ電極３１０８および電極３１０９が設けられている。そして、バックライトと反対側、つまり視認側の電極である電極３１０８は、透光性を有するように形成する。そして基板３１０１側には、偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形成されている。また、偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状態で配置されている。
【０３４０】
このような構成を有する液晶表示装置において、電極３１０８および電極３１０９に電圧が印加される（縦電界方式）と黒色表示が行われる。このとき液晶分子３１０５は、図１９（Ａ１）に示すように縦に並んだ状態となる。すると、バックライトからの光は、偏光板３１０３を通過することができず、黒色表示となる。
【０３４１】
そして図１９（Ａ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加されていないときは、液晶分子３１０５はベンド配向の状態となる。その結果、バックライトからの光は、偏光板３１０３を通過することができ、白色表示となる。また、電極３１０８および電極３１０９に印加する電圧を調節することにより、階調を表現することができる。このようにして、所定の映像表示が行われる。
【０３４２】
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、基板３１０１側、または基板３１０２側のどちらに設けることもできる。
【０３４３】
このようなＯＣＢモードでは、液晶層内で液晶分子３１０５の配列により視野角依存性を補償できる。さらに、一対の積層された偏光子を含む層によりコントラスト比を高めることができる。
【０３４４】
図１９（Ｂ１）および（Ｂ２）に、ＦＬＣモードおよびＡＦＬＣモードの液晶表示装置の画素構成を説明する断面模式図を示す。
【０３４５】
図１８と同様に、基板３１０１、および基板３１０２上には、それぞれ電極３１０８、電極３１０９が設けられている。そして、バックライトと反対側、つまり視認側の電極である電極３１０８は、透光性を有するように形成する。そして基板３１０１側には、偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形成されている。また、偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状態で配置されている。
【０３４６】
このような構成を有する液晶表示装置において、電極３１０８および電極３１０９に電圧が印加（縦電界方式と呼ぶ）されると、液晶分子３１０５は図１９（Ｂ１）に示すようにラビング方向からずれた方向で横に並んでいる状態となる。その結果、バックライトからの光は、偏光板３１０３を通過することができ、白色表示となる。
【０３４７】
そして図１９（Ｂ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加されていないときは、液晶分子３１０５はラビング方向に沿って横に並んだ状態となる。すると、バックライトからの光は、偏光板３１０３を通過することができず、黒色表示となる。また、電極３１０８および電極３１０９に印加する電圧を調節することにより、階調を表現することができる。このようにして、所定の映像表示が行われる。
【０３４８】
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、基板３１０１側、または基板３１０２側のどちらに設けることもできる。
【０３４９】
ＦＬＣモードおよびＡＦＬＣモードに使用される液晶分子は、公知のものを使用すればよい。
【０３５０】
図２０（Ａ１）および（Ａ２）に、ＩＰＳモードの液晶表示装置の画素構成を説明する断面模式図を示す。ＩＰＳモードは、一方の基板側のみに設けた電極の横電界によって液晶分子３１０５を基板に対して平面内で回転させるモードである。
【０３５１】
ＩＰＳモードは一方の基板に設けられた一対の電極により液晶を制御することを特徴とする。そのため、基板３１０２上に一対の電極３１５０および電極３１５１が設けられている。一対の電極３１５０および電極３１５１は、それぞれ透光性を有するとよい。そして基板３１０１側には、偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形成されている。また、偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状態で配置されている。
【０３５２】
このような構成を有する液晶表示装置において、一対の電極３１５０および電極３１５１に電圧が印加されると、図２０（Ａ１）に示すように液晶分子３１０５はラビング方向からずれた電気力線に沿って配向する。すると、バックライトからの光は、偏光板３１０３を通過することができ、白色表示となる。
【０３５３】
そして図２０（Ａ２）に示すように、一対の電極３１５０および電極３１５１の間に電圧が印加されていないとき、液晶分子３１０５は、ラビング方向に沿って横に並んだ状態となる。その結果、バックライトからの光は、偏光板３１０３を通過することができず、黒色表示となる。また、一対の電極３１５０および電極３１５１の間に印加する電圧を調節することにより、階調を表現することができる。このようにして、所定の映像表示が行われる。
【０３５４】
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、基板３１０１側、または基板３１０２側のどちらに設けることもできる。
【０３５５】
ＩＰＳモードで用いることできる一対の電極３１５０および電極３１５１の例を図２２に示す。図２２（Ａ）乃至図２２（Ｃ）の上面図に示すように、一対の電極３１５０および電極３１５１が互い違いとなるように形成されており、図２２（Ａ）では電極３１５０ａおよび電極３１５１ａはうねりを有する波状形状であり、図２２（Ｂ）では電極３１５０ｂおよび電極３１５１ｂは櫛歯状であり一部重なっている形状であり、図２２（Ｃ）では電極３１５０ｃおよび電極３１５１ｃは櫛歯状であり電極同士がかみ合うような形状である。
【０３５６】
図２０（Ｂ１）および（Ｂ２）に、ＦＦＳモードの液晶表示装置の画素構成を説明する断面模式図を示す。ＦＦＳモードはＩＰＳモードと同じ横電界方式であるが、図２０（Ｂ１）および（Ｂ２）に示すように、電極３１５０上に絶縁膜３１５４を介して電極３１５１が形成される構造である。
【０３５７】
一対の電極３１５０、電極３１５１は、それぞれ透光性を有するとよい。そして基板３１０１側には、偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形成されている。また、偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状態で配置されている。
【０３５８】
このような構成を有する液晶表示装置において、一対の電極３１５０、電極３１５１に電圧が印加されると、図２０（Ｂ１）に示すように液晶分子３１０５はラビング方向からずれた電気力線に沿って配向する。すると、バックライトからの光は、偏光板３１０３を通過することができ、白色表示となる。
【０３５９】
そして図２０（Ｂ２）に示すように、一対の電極３１５０および電極３１５１の間に電圧が印加されていないとき、液晶分子３１０５は、ラビング方向に沿って横に並んだ状態となる。その結果、バックライトからの光は、偏光板３１０３を通過することができず、黒色表示となる。また、一対の電極３１５０および電極３１５１の間に印加する電圧を調節することにより、階調を表現することができる。このようにして、所定の映像表示が行われる。
【０３６０】
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、基板３１０１側、または基板３１０２側のどちらに設けることもできる。
【０３６１】
ＦＦＳモードで用いることできる一対の電極３１５０および電極３１５１の例を図２３に示す。図２３（Ａ）乃至図２３（Ｃ）の上面図に示すように、電極３１５０上に様々なパターンに形成された電極３１５１が形成されており、図２３（Ａ）では電極３１５０ａ上の電極３１５１ａは屈曲したくの字（Ｖ字）形状であり、図２３（Ｂ）では電極３１５０ｂ上の電極３１５１ｂは櫛歯状で電極同士がかみ合うような形状であり、図２３（Ｃ）では電極３１５０ｃ上の電極３１５１ｃは櫛歯状の形状である。
【０３６２】
ＩＰＳモードおよびＦＦＳモードに使用される液晶分子は、公知のものを使用すればよい。
【０３６３】
また、これら以外にも、ＰＶＡモード、ＡＳＭモード、ＴＢＡモードなどの動作モードを適用することが可能である。
【０３６４】
液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０３６５】
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、着色層を用いることなく、カラー表示を行うことができる。
【０３６６】
上述したように、画素部における表示方式は、プログレッシブ方式やインターレース方式などを用いる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用することもできる。
【０３６７】
＜３−２．タッチセンサ＞
以下では、本発明の一態様に係る、被検知体の近接または接触を検知可能なセンサ（以降、タッチセンサと呼ぶ）の構成例について説明する。
【０３６８】
タッチセンサとしては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式など、様々な方式を用いることができる。
【０３６９】
静電容量方式のタッチセンサとしては、代表的には表面型静電容量方式、投影型静電容量方式などがある。また、投影型静電容量方式としては、主に駆動方法の違いから、自己容量方式、相互容量方式などがある。ここで、相互容量方式を用いると、同時多点検出が可能となるため好ましい。
【０３７０】
＜３−２−１．タッチセンサの検知方法の例＞
図２４（Ａ）、図２４（Ｂ）は、相互容量方式のタッチセンサの構成を示す模式図と、入出力波形の模式図である。タッチセンサは一対の電極を備え、これらの間に容量が形成されている。一対の電極のうち一方の電極に入力電圧が入力される。また、他方の電極に流れる電流（または、他方の電極の電位）を検出する検出回路を備える。
【０３７１】
例えば図２４（Ａ）に示すように、入力電圧波形として矩形波を用いた場合、出力電流波形として鋭いピークを有する波形が検出される。
【０３７２】
また図２４（Ｂ）に示すように、伝導性を有する被検知体が容量に近接または接触した場合、電極間の容量値が減少するため、これに応じて出力の電流値が減少する。
【０３７３】
このように、入力電圧に対する出力電流（または電位）の変化を用いて、容量の変化を検出することにより、被接触体の近接、または接触を検知することができる。
【０３７４】
＜３−２−２．タッチセンサの構成例＞
図２４（Ｃ）は、マトリクス状に配置された複数の容量を備えるタッチセンサの構成例を示す。
【０３７５】
タッチセンサは、Ｘ方向（紙面横方向）に延在する複数の配線と、これら複数の配線と交差し、Ｙ方向（紙面縦方向）に延在する複数の配線とを有する。交差する２つの配線間には容量が形成される。
【０３７６】
また、Ｘ方向に延在する配線には、入力電圧または共通電位（接地電位、基準電位を含む）のいずれか一方が入力される。また、Ｙ方向に延在する配線には、検出回路（例えば、ソースメータ、センスアンプなど）が電気的に接続され、当該配線に流れる電流（または電位）を検出することができる。
【０３７７】
タッチセンサは、Ｘ方向に延在する複数の配線に対して順に入力電圧が入力されるように走査し、Ｙ方向に延在する配線に流れる電流（または電位）の変化を検出することで、２次元的にセンシングすることができる。
【０３７８】
＜３−２−３．タッチパネルの構成例＞
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。なお、画素に設けられる表示素子として、ＥＬ素子を適用しても構わない。
【０３７９】
図２５（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
【０３８０】
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。またトランジスタ３５０３のゲートに配線３５０１が、ソースまたはドレインの一方には配線３５０２が、それぞれ電気的に接続されている。
【０３８１】
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０＿２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互いに交差して設けられ、その間に容量が形成される。
【０３８２】
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と、Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類される。
【０３８３】
Ｘ方向に延在する配線３５１０＿１（または３５１０＿２）は、島状のブロック３５１５＿１（またはブロック３５１５＿２）と電気的に接続される。また、Ｙ方向に延在する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
【０３８４】
図２５（Ｂ）は、複数のＸ方向に延在する配線３５１０と、複数のＹ方向に延在する配線３５１１を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々には、入力電圧または共通電位を入力することができる。また、Ｙ方向に延在する配線３５１１の各々には接地電位を入力する、または配線３５１１と検出回路と電気的に接続することができる。
【０３８５】
＜３−２−４．タッチパネルの動作例＞
以下、図２６および図２７を用いて、上述したタッチパネルの動作について説明する。
【０３８６】
図２７に示すように、１フレーム期間を書き込み期間と、検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線３５１０（ゲート線ともいう）が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、Ｘ方向に延在する配線３５１０が順次選択され、入力電圧が入力される。
【０３８７】
図２６（Ａ）は、書き込み期間における等価回路図を示す。書き込み期間では、Ｘ方向に延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力される。
【０３８８】
図２６（Ｂ）は、検知期間のある時点における等価回路図を示す。検知期間では、Ｙ方向に延在する配線３５１１の各々は、検出回路と電気的に接続する。また、Ｘ方向に延在する配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力される。
【０３８９】
このように、画像の書き込み期間と、タッチセンサによるセンシングを行う期間とを独立して設けることが好ましい。これにより、画素の書き込み時に生じるノイズに起因して、タッチセンサの感度が低下してしまうことを抑制することができる。
【０３９０】
＜３−２−５．画素構成例＞
以下では、上記タッチパネルに用いることのできる画素の構成例について説明する。
【０３９１】
図２８（Ａ）は、液晶表示装置のＦＦＳモードが適用された画素の一部を示す断面概略図である。
【０３９２】
画素は、トランジスタ３５２１と、電極３５２２と、電極３５２３と、液晶３５２４と、カラーフィルタ３５２５と、を備える。開口部を有する電極３５２３はトランジスタ３５２１のソースまたはドレインの一方に電気的に接続される。また、電極３５２３は絶縁膜を介して電極３５２２上に設けられる。電極３５２３と電極３５２２は、それぞれ液晶素子の一方の電極として機能し、これらの間に電圧を印加することにより、液晶の配向を制御することができる。
【０３９３】
例えば電極３５２２を、上述の配線３５１０または配線３５１１に電気的に接続することにより、上述タッチパネルの画素を構成することができる。
【０３９４】
なお、電極３５２２を電極３５２３上に設けることもできる。その場合は電極３５２２を、開口部を有する形状とし、絶縁膜を介して電極３５２３上に設ければよい。
【０３９５】
図２８（Ｂ）は、液晶表示装置のＩＰＳモードが適用された画素の一部を示す断面概略図である。
【０３９６】
画素に設けられる電極３５２３と電極３５２２は互いにくし状の形状を有し、同一平面上に設けられている。
【０３９７】
例えば電極３５２２を、上述の配線３５１０または配線３５１１に電気的に接続することにより、上述タッチパネルの画素を構成することができる。
【０３９８】
図２８（Ｃ）は、液晶表示装置のＶＡモードが適用された画素の一部を示す断面概略図である。
【０３９９】
電極３５２２は、電極３５２３と液晶３５２４を介して対向するように設けられている。また電極３５２２と重ねて配線３５２６が設けられている。配線３５２６は、例えば図２８（Ｃ）に示す画素が属するブロックとは異なるブロック間を電気的に接続するために設けることができる。
【０４００】
例えば電極３５２２を、上述の配線３５１０または配線３５１１に電気的に接続することにより、上述タッチパネルの画素を構成することができる。
【０４０１】
＜３−３．マイクロコンピュータ＞
上述したトランジスタは、さまざまな電子機器に搭載されるマイクロコンピュータに適用することができる。
【０４０２】
以下では、マイクロコンピュータを搭載した電子機器の例として火災報知器の構成および動作について、図２９、図３０、図３１および図３２（Ａ）を用いて説明する。
【０４０３】
なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。
【０４０４】
図２９に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マイクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と、高電位電源線ＶＤＤおよびパワーゲートコントローラ５０３と電気的に接続されたパワーゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）５０５と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記憶部５０６と不揮発性記憶部５０７と、が含まれる。
【０４０５】
また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ２Ｃバスなどを用いることができる。また、警報装置には、インターフェース５０８を介してパワーゲート５０４と電気的に接続される発光素子５３０が設けられる。
【０４０６】
発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなどを用いることができる。
【０４０７】
パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従って、ＣＰＵ５０５、検出部５０９およびインターフェース５０８に高電位電源線ＶＤＤから供給される電源を供給または遮断する。ここで、パワーゲート５０４としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
【０４０８】
このようなパワーゲートコントローラ５０３およびパワーゲート５０４を用いることにより、光量を測定する期間に検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
【０４０９】
また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７に用いられる、極めてオフ電流の低いトランジスタ、例えば上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート５０４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
【０４１０】
警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給してもよい。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続され、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地電位（ＧＮＤ）などの低電位Ｌが与えられている。
【０４１１】
直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報装置は、必ずしも直流電源５０１を設けなくてもよく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としてもよい。
【０４１２】
また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。）を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
【０４１３】
検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量を計測し、煙の存在を感知する。
【０４１４】
検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、光センサ５１１、アンプ５１２およびＡＤコンバータ５１３は、パワーゲート５０４が検出部５０９に電源を供給したときに動作する。
【０４１５】
図３０に警報装置の断面の一部を示す。ｐ型の半導体基板４０１に素子分離領域４０３を有し、ゲート絶縁膜４０７およびゲート電極４０９、ｎ型の不純物領域４１１ａ、ｎ型の不純物領域４１１ｂ、絶縁膜４１５および絶縁膜４１７を有するｎ型のトランジスタ５１９が形成されている。ｎ型のトランジスタ５１９は、単結晶シリコンなどの半導体を用いて形成されており、高速動作が可能である。従って、高速なアクセスが可能なＣＰＵの揮発性記憶部を形成することができる。
【０４１６】
また、絶縁膜４１５および絶縁膜４１７の一部を選択的にエッチングした開口部にコンタクトプラグ４１９ａおよびコンタクトプラグ４１９ｂを形成し、絶縁膜４１７およびコンタクトプラグ４１９ａおよびコンタクトプラグ４１９ｂ上に溝部を有する絶縁膜４２１を設けている。また、絶縁膜４２１の溝部に配線４２３ａおよび配線４２３ｂを形成する。また、絶縁膜４２１、配線４２３ａおよび配線４２３ｂ上にスパッタリング法、ＣＶＤ法等により絶縁膜４２０を形成し、当該絶縁膜４２０上に、溝部を有する絶縁膜４２２を形成する。絶縁膜４２２の溝部に電極４２４を形成する。電極４２４は、第２のトランジスタ５１７のバックゲート電極として機能する電極である。このような電極４２４を設けることにより、第２のトランジスタ５１７のしきい値電圧の制御を行うことができる。
【０４１７】
また、絶縁膜４２２および電極４２４上に、スパッタリング法、ＣＶＤ法等により、絶縁膜４２５を設けている。
【０４１８】
絶縁膜４２５上には、第２のトランジスタ５１７と、光電変換素子５１４が設けられる。第２のトランジスタ５１７は、酸化物半導体層４０６ａおよび酸化物半導体層４０６ｂを含む多層膜４０６と、多層膜４０６上に接するソース電極４１６ａ、ドレイン電極４１６ｂと、ゲート絶縁膜４１２と、ゲート電極４０４と、保護絶縁膜４１８を含む。また、光電変換素子５１４と第２のトランジスタ５１７を覆う絶縁膜４４５が設けられ、絶縁膜４４５上にドレイン電極４１６ｂに接して配線４４９を有する。配線４４９は、第２のトランジスタ５１７のドレイン電極とｎ型のトランジスタ５１９のゲート電極４０９とを電気的に接続するノードとして機能する。
【０４１９】
光センサ５１１は、光電変換素子５１４と、容量素子と、第１のトランジスタと、第２のトランジスタ５１７と、第３のトランジスタと、ｎ型のトランジスタ５１９と、を含む。ここで光電変換素子５１４としては、例えば、フォトダイオードなどを用いることができる。
【０４２０】
光電変換素子５１４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、第２のトランジスタ５１７のソース電極およびドレイン電極の一方に電気的に接続される。第２のトランジスタ５１７のゲート電極は、電荷蓄積制御信号Ｔｘが与えられ、ソース電極およびドレイン電極の他方は、容量素子の一対の電極の一方と、第１のトランジスタのソース電極およびドレイン電極の一方と、ｎ型のトランジスタ５１９のゲート電極と電気的に接続される（以下、当該ノードをノードＦＤと呼ぶ場合がある）。容量素子の一対の電極の他方は、低電位電源線ＶＳＳと電気的に接続される。第１のトランジスタのゲート電極は、リセット信号Ｒｅｓが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。ｎ型のトランジスタ５１９のソース電極およびドレイン電極の一方は、第３のトランジスタのソース電極およびドレイン電極の一方と、アンプ５１２と電気的に接続される。また、ｎ型のトランジスタ５１９のソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。第３のトランジスタのゲート電極は、バイアス信号Ｂｉａｓが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線ＶＳＳと電気的に接続される。
【０４２１】
なお、容量素子は必ずしも設けなくてよく、例えば、ｎ型のトランジスタ５１９などの寄生容量が十分大きい場合、容量素子を設けない構成としてもよい。
【０４２２】
また、第１のトランジスタおよび第２のトランジスタ５１７に、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いることが好ましい。このような構成とすることによりノードＦＤの電位を長時間保持することが可能となる。
【０４２３】
また、図３０に示す構成は、第２のトランジスタ５１７と電気的に接続して、絶縁膜４２５上に光電変換素子５１４が設けられている。
【０４２４】
光電変換素子５１４は、絶縁膜４２５上に設けられた半導体膜４６０と、半導体膜４６０上に接して設けられたソース電極４１６ａ、電極４１６ｃと、を有する。ソース電極４１６ａは第２のトランジスタ５１７のソース電極またはドレイン電極として機能する電極であり、光電変換素子５１４と第２のトランジスタ５１７とを電気的に接続している。
【０４２５】
半導体膜４６０、ソース電極４１６ａおよび電極４１６ｃ上には、ゲート絶縁膜４１２、保護絶縁膜４１８および絶縁膜４４５が設けられている。また、絶縁膜４４５上に配線４５６が設けられており、ゲート絶縁膜４１２、保護絶縁膜４１８および絶縁膜４４５に設けられた開口を介して電極４１６ｃと接する。
【０４２６】
電極４１６ｃは、ソース電極４１６ａおよびドレイン電極４１６ｂと、配線４５６は、配線４４９と同様の工程で形成することができる。
【０４２７】
半導体膜４６０としては、光電変換を行うことができる半導体膜を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体膜４６０にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体膜４６０にゲルマニウムを用いる構成とすると、赤外線を検知するセンサとして用いることができる。
【０４２８】
以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。
【０４２９】
上述したＩＣチップを含む火災報知器には、上述したトランジスタを用いた複数の回路を組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。
【０４３０】
＜３−３−１．ＣＰＵ＞
図３１は、上述したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
【０４３１】
図３１（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ  Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ  Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３１（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０４３２】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０４３３】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０４３４】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
【０４３５】
図３１（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
【０４３６】
図３１（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０４３７】
電源停止に関しては、図３１（Ｂ）または図３１（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図３１（Ｂ）および図３１（Ｃ）の回路の説明を行う。
【０４３８】
図３１（Ｂ）および図３１（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
【０４３９】
図３１（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０４４０】
図３１（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０４４１】
なお、図３１（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０４４２】
また、図３１（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
【０４４３】
また、図３１（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０４４４】
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０４４５】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のＬＳＩにも応用可能である。
【０４４６】
＜３−３−２．設置例＞
図３２（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。上述のトランジスタを表示部８００２に用いることが可能である。
【０４４７】
表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの、半導体表示装置を用いることができる。
【０４４８】
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。ＣＰＵやメモリに、先に示したトランジスタ、記憶装置、またはＣＰＵを用いることによって省電力化を図ることができる。
【０４４９】
図３２（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述したトランジスタを用いたＣＰＵが含まれる。
【０４５０】
図３２（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図３２（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いたＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
【０４５１】
図３２（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図３２（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵが含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
【０４５２】
図３２（Ｂ）および図３２（Ｃ）に、電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
【０４５３】
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
【０４５４】
なお、本実施の形態は、基本原理の一例について述べたものである。従って、本実施の形態の一部または全部について、他の実施の形態の一部また全部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
【実施例１】
【０４５５】
本実施例では、酸化物半導体層の光応答を評価した。また、当該酸化物半導体層をチャネル形成領域に用いたトランジスタの電気特性を評価した。
【０４５６】
試料１は、図１（Ａ）および図１（Ｂ）に示す構造を有する。なお、基板１００としては、ガラス基板を用いた。絶縁膜１１２としては、下から順に５０ｎｍの厚さの酸化窒化シリコン層と、４００ｎｍの厚さの窒化シリコン層との積層膜を用いた。電極１１６ａおよび電極１１６ｂとしては、下から順に５０ｎｍの厚さのタングステン層と、４００ｎｍの厚さのアルミニウム層と、１００ｎｍの厚さのチタン層との積層膜を用いた。絶縁膜１１８としては、過剰酸素を含む、４５０ｎｍの厚さの酸化窒化シリコン膜を用いた。
【０４５７】
酸化物半導体層１０６ａ１としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いて、スパッタリング法によって成膜した厚さが３５ｎｍの酸化物半導体層を用いた。酸化物半導体層１０６ａ２としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて、スパッタリング法によって成膜した厚さが２０ｎｍの酸化物半導体層を用いた。
【０４５８】
試料２は、図３（Ａ）および図３（Ｂ）に示す構造を有する。なお、基板１００としては、ガラス基板を用いた。絶縁膜１１２としては、下から順に５０ｎｍの厚さの酸化窒化シリコン層と、４００ｎｍの厚さの窒化シリコン層との積層膜を用いた。電極１１６ａおよび電極１１６ｂとしては、下から順に５０ｎｍの厚さのタングステン層と、４００ｎｍの厚さのアルミニウム層と、１００ｎｍの厚さのチタン層との積層膜を用いた。絶縁膜１１８としては、過剰酸素を含む、４５０ｎｍの厚さの酸化窒化シリコン膜を用いた。
【０４５９】
酸化物半導体層１０６ｂとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いて、スパッタリング法によって成膜した厚さが３５ｎｍの酸化物半導体層を用いた。
【０４６０】
試料３は、図５（Ａ）および図５（Ｂ）に示す構造を有する。なお、基板１００としては、ガラス基板を用いた。絶縁膜１１２としては、下から順に５０ｎｍの厚さの酸化窒化シリコン層と、４００ｎｍの厚さの窒化シリコン層との積層膜を用いた。電極１１６ａおよび電極１１６ｂとしては、下から順に５０ｎｍの厚さのタングステン層と、４００ｎｍの厚さのアルミニウム層と、１００ｎｍの厚さのチタン層との積層膜を用いた。絶縁膜１１８としては、過剰酸素を含む、４５０ｎｍの厚さの酸化窒化シリコン膜を用いた。
【０４６１】
酸化物半導体層１０６ｃ１としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて、スパッタリング法によって成膜した厚さが２０ｎｍの酸化物半導体層を用いた。酸化物半導体層１０６ｃ２としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いて、スパッタリング法によって成膜した厚さが３５ｎｍの酸化物半導体層を用いた。
【０４６２】
試料４の構造を図３３に示す。図３３（Ｂ）は、図３３（Ａ）に示す一点鎖線Ａ４−Ｂ４に対応する試料４の断面図である。
【０４６３】
図３３（Ｂ）は、基板１００と、基板１００上に設けられた絶縁膜１１２と、絶縁膜１１２上に設けられた酸化物半導体層１０６ｄ１、酸化物半導体層１０６ｄ１上に設けられた酸化物半導体層１０６ｄ２、および酸化物半導体層１０６ｄ２上に設けられた酸化物半導体層１０６ｄ３を含む多層膜１０６ｄと、多層膜１０６ｄ上に接して設けられる電極１１６ａおよび電極１１６ｂと、多層膜１０６ｄ上、電極１１６ａ上および電極１１６ｂ上に設けられた絶縁膜１１８と、を有する試料４の断面図である。
【０４６４】
なお、基板１００としては、ガラス基板を用いた。絶縁膜１１２としては、下から順に５０ｎｍの厚さの酸化窒化シリコン層と、４００ｎｍの厚さの窒化シリコン層との積層膜を用いた。電極１１６ａおよび電極１１６ｂとしては、下から順に５０ｎｍの厚さのタングステン層と、４００ｎｍの厚さのアルミニウム層と、１００ｎｍの厚さのチタン層との積層膜を用いた。絶縁膜１１８としては、過剰酸素を含む、４５０ｎｍの厚さの酸化窒化シリコン膜を用いた。
【０４６５】
酸化物半導体層１０６ｄ１としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて、スパッタリング法によって成膜した厚さが２０ｎｍの酸化物半導体層を用いた。酸化物半導体層１０６ｄ２としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いて、スパッタリング法によって成膜した厚さが３５ｎｍの酸化物半導体層を用いた。酸化物半導体層１０６ｄ３としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて、スパッタリング法によって成膜した厚さが２０ｎｍの酸化物半導体層を用いた。
【０４６６】
なお、酸化物半導体層１０６ａ１、酸化物半導体層１０６ｂ、酸化物半導体層１０６ｃ２および酸化物半導体層１０６ｄ２は、スパッタリング法による成膜条件を揃えている。また、酸化物半導体層１０６ａ２、酸化物半導体層１０６ｃ１、酸化物半導体層１０６ｄ１および酸化物半導体層１０６ｄ３は、スパッタリング法による成膜条件を揃えている。
【０４６７】
また、試料１乃至試料４の、基板１００、絶縁膜１１２、電極１１６ａ、電極１１６ｂおよび絶縁膜１１８は、共通の条件で形成している。
【０４６８】
試料１乃至試料４は、絶縁膜１１８を成膜する前に第１の加熱処理を行った。第１の加熱処理は、窒素ガス雰囲気にて、４５０℃で１時間行った後、窒素ガスを８０％、酸素ガスを２０％含む雰囲気にて、４５０℃で１時間行った。また、試料１乃至試料４は、絶縁膜１１８を成膜した後に第２の加熱処理を行った。第２の加熱処理は、窒素ガスを８０％、酸素ガスを２０％含む雰囲気にて、３５０℃で１時間行った。
【０４６９】
次に、試料１乃至試料４の光応答を評価した。なお、試料１乃至試料４の電極１１６ａと電極１１６ｂとの間の距離（図３３（Ａ）では電極間距離と表記。）は５μｍ、電極１１６ａと電極１１６ｂとの向かい合っている長さ（図３３（Ａ）では対向長と表記。）は１０００μｍとした。また、照射する光は、バンドパスフィルターを介したキセノンランプ光（中心波長３５０ｎｍ）を３．０ｍＷ／ｃｍ２の強度で用いた。なお、照射する光は、図３４にｌｉｇｈｔ１（実線）として表記したスペクトルを有する。また、測定温度は室温（２０℃以上２５℃以下）とした。
【０４７０】
光応答は、電極１１６ａと電極１１６ｂとの間には電圧０．１Ｖを印加しながら、暗状態で６０秒（第１のステップ）、次に光を照射して１８０秒（第２のステップ）、次に暗状態で２４０秒（第３のステップ）の３つのステップを設け、続けて電流値を測定した。結果を図３５に示す。試料１の光応答を図３５（Ａ）に、試料２の光応答を図３５（Ｂ）に、試料３の光応答を図３５（Ｃ）に、試料４の光応答を図３５（Ｄ）に、それぞれ示す。以下では、光を照射している際の電流値を精度よく取得するために、試料ごとに測定レンジを調整している。そのため、暗状態での第１のステップまたは／および第３のステップにおいて、測定下限電流値未満となっている試料がある。なお、電流値が測定下限近傍または測定下限未満となっている場合、測定される電流値のノイズが大きくなる場合がある。
【０４７１】
実施の形態に示したモデルＡ乃至モデルＣによれば、試料１はトラップ準位密度の低い酸化物半導体層１０６ａ１が電流の主経路となり、試料４はトラップ準位密度の低い酸化物半導体層１０６ｄ２が電流の主経路となる。また、試料２はトラップ準位密度の高い酸化物半導体層１０６ｂが電流の主経路となり、試料３はトラップ準位密度の高い酸化物半導体層１０６ｃ２が電流の主経路となる。従って、試料１および試料４が、試料２および試料３と比べて光を照射した際に大電流が流れる。なお、試料１の最大電流値は１．８×１０−６Ａ、試料２の最大電流値は１．３×１０−８Ａ、試料３の最大電流値は３．０×１０−７Ａ、試料４の最大電流値は３．０×１０−６Ａであった。
【０４７２】
また、実施の形態に示したモデルＡ乃至モデルＣによれば、試料１および試料４は、電子および正孔の再結合が速やかなステップの割合が比較的小さく、緩やかなステップの割合が比較的大きい。一方、試料２は、電子および正孔の再結合が速やかなステップの割合が比較的大きく、緩やかなステップの割合が比較的小さい。また、試料３は、電子および正孔の再結合が速やかなステップの割合がほとんどを占め、緩やかなステップの割合が小さい。従って、試料１および試料４は、試料２と比べて光の照射を止めた後でも、長時間に渡って比較的大きい電流が流れる。また、試料３は、光の照射を止めた後ではほとんど電流が流れない。
【０４７３】
図３５に示した光応答の結果を、最大電流値で除した規格化電流値で表すと、図３６のようになる。試料１の光応答を図３６（Ａ）に、試料２の光応答を図３６（Ｂ）に、試料３の光応答を図３６（Ｃ）に、試料４の光応答を図３６（Ｄ）に、それぞれ示す。
【０４７４】
図３６（Ａ）より、試料１は、光照射開始より５秒経過後の規格化電流値（電流値／最大電流値）が０．８９であり、光照射停止より５秒経過後の規格化電流値が０．４２であった。図３６（Ｂ）より、試料２は、光照射開始より５秒経過後の規格化電流値が０．６８であり、光照射停止より５秒経過後の規格化電流値が０．０４であった。図３６（Ｃ）より、試料３は、光照射開始より５秒経過後の規格化電流値が０．９７であり、光照射停止より５秒経過後の規格化電流値が０．００であった。図３６（Ｄ）より、試料４は、光照射開始より５秒経過後の規格化電流値が０．８８であり、光照射停止より５秒経過後の規格化電流値が０．３２であった。
【０４７５】
続いて、試料１乃至試料４とそれぞれ対応するトランジスタ１乃至トランジスタ４を作製した。トランジスタ１乃至トランジスタ４の構造を図３７に示す。
【０４７６】
トランジスタ１の構造を図３７（Ａ）に示す。基板９００としては、ガラス基板を用いた。ゲート電極９０４としては、厚さが１００ｎｍのタングステン膜を用いた。ゲート絶縁膜９１２としては、下から順に５０ｎｍの厚さの酸化窒化シリコン層と、４００ｎｍの厚さの窒化シリコン層との積層膜を用いた。ソース電極９１６ａおよびドレイン電極９１６ｂとしては、下から順に５０ｎｍの厚さのタングステン層と、４００ｎｍの厚さのアルミニウム層と、１００ｎｍの厚さのチタン層との積層膜を用いた。保護絶縁膜９１８としては、過剰酸素を含む、４５０ｎｍの厚さの酸化窒化シリコン膜を用いた。
【０４７７】
トランジスタ１は、酸化物半導体層９０６ａ１として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いてスパッタリング法によって成膜した厚さが３５ｎｍの酸化物半導体層を用い、酸化物半導体層９０６ａ２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いてスパッタリング法によって成膜した厚さが２０ｎｍの酸化物半導体層を用いた。
【０４７８】
トランジスタ２の構造を図３７（Ｂ）に示す。基板９００としては、ガラス基板を用いた。ゲート電極９０４としては、厚さが１００ｎｍのタングステン膜を用いた。ゲート絶縁膜９１２としては、下から順に５０ｎｍの厚さの酸化窒化シリコン層と、４００ｎｍの厚さの窒化シリコン層との積層膜を用いた。ソース電極９１６ａおよびドレイン電極９１６ｂとしては、下から順に５０ｎｍの厚さのタングステン層と、４００ｎｍの厚さのアルミニウム層と、１００ｎｍの厚さのチタン層との積層膜を用いた。保護絶縁膜９１８としては、過剰酸素を含む、４５０ｎｍの厚さの酸化窒化シリコン膜を用いた。
【０４７９】
トランジスタ２は、酸化物半導体層９０６ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いてスパッタリング法によって成膜した厚さが３５ｎｍの酸化物半導体層を用いた。
【０４８０】
トランジスタ３の構造を図３７（Ｃ）に示す。基板９００としては、ガラス基板を用いた。ゲート電極９０４としては、厚さが１００ｎｍのタングステン膜を用いた。ゲート絶縁膜９１２としては、下から順に５０ｎｍの厚さの酸化窒化シリコン層と、４００ｎｍの厚さの窒化シリコン層との積層膜を用いた。ソース電極９１６ａおよびドレイン電極９１６ｂとしては、下から順に５０ｎｍの厚さのタングステン層と、４００ｎｍの厚さのアルミニウム層と、１００ｎｍの厚さのチタン層との積層膜を用いた。保護絶縁膜９１８としては、過剰酸素を含む、４５０ｎｍの厚さの酸化窒化シリコン膜を用いた。
【０４８１】
トランジスタ３は、酸化物半導体層９０６ｃ１として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いてスパッタリング法によって成膜した厚さが２０ｎｍの酸化物半導体層を用い、酸化物半導体層９０６ｃ２として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いてスパッタリング法によって成膜した厚さが３５ｎｍの酸化物半導体層を用いた。
【０４８２】
トランジスタ４の構造を図３７（Ｄ）に示す。基板９００としては、ガラス基板を用いた。ゲート電極９０４としては、厚さが１００ｎｍのタングステン膜を用いた。ゲート絶縁膜９１２としては、下から順に５０ｎｍの厚さの酸化窒化シリコン層と、４００ｎｍの厚さの窒化シリコン層との積層膜を用いた。ソース電極９１６ａおよびドレイン電極９１６ｂとしては、下から順に５０ｎｍの厚さのタングステン層と、４００ｎｍの厚さのアルミニウム層と、１００ｎｍの厚さのチタン層との積層膜を用いた。保護絶縁膜９１８としては、過剰酸素を含む、４５０ｎｍの厚さの酸化窒化シリコン膜を用いた。
【０４８３】
トランジスタ４は、酸化物半導体層９０６ｄ１として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いてスパッタリング法によって成膜した厚さが２０ｎｍの酸化物半導体層を用い、酸化物半導体層９０６ｄ２として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いてスパッタリング法によって成膜した厚さが３５ｎｍの酸化物半導体層を用い、酸化物半導体層９０６ｄ３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いてスパッタリング法によって成膜した厚さが２０ｎｍの酸化物半導体層を用いた。
【０４８４】
なお、酸化物半導体層９０６ａ１、酸化物半導体層９０６ｂ、酸化物半導体層９０６ｃ２および酸化物半導体層９０６ｄ２は、スパッタリング法による成膜条件を揃えている。また、酸化物半導体層９０６ａ２、酸化物半導体層９０６ｃ１、酸化物半導体層９０６ｄ１および酸化物半導体層９０６ｄ３は、スパッタリング法による成膜条件を揃えている。
【０４８５】
また、トランジスタ１乃至トランジスタ４の、基板９００、ゲート電極９０４、ゲート絶縁膜９１２、ソース電極９１６ａ、ドレイン電極９１６ｂおよび保護絶縁膜９１８は、共通の条件で形成している。
【０４８６】
トランジスタ１乃至トランジスタ４は、保護絶縁膜９１８を成膜する前に第１の加熱処理を行った。第１の加熱処理は、窒素ガス雰囲気にて、４５０℃で１時間行った後、窒素ガスを８０％、酸素ガスを２０％含む雰囲気にて、４５０℃で１時間行った。また、トランジスタ１乃至トランジスタ４は、保護絶縁膜９１８を成膜した後に第２の加熱処理を行った。第２の加熱処理は、窒素ガスを８０％、酸素ガスを２０％含む雰囲気にて、３５０℃で１時間行った。
【０４８７】
以上のようにして、トランジスタ１乃至トランジスタ４は、それぞれ試料１乃至試料４に対応するように準備した。
【０４８８】
次に、トランジスタ１乃至トランジスタ４に対し、ゲートＢＴストレス試験（以下ＧＢＴ試験）を行った。ＧＢＴ試験は、暗状態（ｄａｒｋ）または明状態（ｐｈｏｔｏ）で行った。なお、明状態では、白色ＬＥＤを用いて３０００ｌｘの光をトランジスタに照射した。図３８に、明状態でのＧＢＴ試験に用いた白色ＬＥＤの発光スペクトルを示す。
【０４８９】
なお、ＧＢＴ試験は、チャネル長Ｌが６μｍ、チャネル幅Ｗが５０μｍのトランジスタで行った。また、Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧を１０Ｖとし、ゲート電圧を−３０Ｖから３０Ｖまでの範囲で掃引したときのドレイン電流を測定することで行った。
【０４９０】
プラスＧＢＴ試験（＋ＧＢＴ）では、まず基板の温度を８０℃として、１回目のＶｇ−Ｉｄ特性の測定を行った後、ゲート電圧Ｖｇを３０Ｖ、ドレイン電圧Ｖｄを０Ｖとして２０００秒保持した後、２回目のＶｇ−Ｉｄ特性の測定を行った。
【０４９１】
マイナスＧＢＴ試験（−ＧＢＴ）では、まず基板の温度を８０℃として、１回目のＶｇ−Ｉｄ特性の測定を行った後、ゲート電圧Ｖｇを−３０Ｖ、ドレイン電圧Ｖｄを０Ｖとして２０００秒保持した後、２回目のＶｇ−Ｉｄ特性の測定を行った。
【０４９２】
ＧＢＴ試験前後のしきい値電圧の変化（ΔＶｔｈ）と、シフト値の変化（ΔＳｈｉｆｔ）を図３９に示す。
【０４９３】
なお、しきい値電圧（Ｖｔｈ）とは、チャネルが形成されたときのゲート電圧（ソースとゲート間の電圧）をいう。しきい値電圧は、ゲート電圧（Ｖｇ）を横軸にとり、ドレイン電流（Ｉｄ、ソースとドレイン間の電流）の平方根を縦軸にとり、データをプロットすることで作成した曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線とドレイン電流の平方根が０（Ｉｄ＝０Ａ）との交点におけるゲート電圧として算出した。また、シフト値（Ｓｈｉｆｔ）は、ゲート電圧（Ｖｇ）を横軸にとり、ドレイン電流（Ｉｄ）の対数を縦軸にとり、データをプロットすることで作成した曲線（Ｖｇ−Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流が１×１０―１２Ａとの交点におけるゲート電圧として算出した。
【０４９４】
図３９（Ａ）および図３９（Ｂ）より、トランジスタ１は、トランジスタ２と比べて、特に暗状態でのプラスＧＢＴ試験前後におけるしきい値電圧の変動量およびシフト値の変動量が小さいことがわかった。また、トランジスタ１は、トランジスタ３と比べて、特に、暗状態でのプラスＧＢＴ試験、および明状態でのプラスＧＢＴ試験前後におけるしきい値電圧の変動量およびシフト値の変動量が小さいことがわかった。
【０４９５】
トランジスタ１は、トランジスタ２およびトランジスタ３と比較してチャネル形成領域におけるトラップ準位密度が小さいため、当該トラップ準位が電荷を捕獲することによる電気特性の変動が小さくなったと考えられる。
【０４９６】
図３９（Ａ）および図３９（Ｂ）より、トランジスタ４は、トランジスタ３と比べて、特に、暗状態でのプラスＧＢＴ試験におけるしきい値電圧の変動量およびシフト値の変動量が小さいことがわかった。
【０４９７】
トランジスタ４は、トランジスタ１と同様に、トランジスタ３と比較してチャネル形成領域におけるトラップ準位密度が小さいため、当該トラップ準位が電荷を捕獲することによる電気特性の変動が小さくなったと考えられる。
【０４９８】
本実施例より、酸化物半導体層の電流の主経路のトラップ準位密度の大小が光応答によって、評価できることがわかった。また、チャネル形成領域（電流の主経路）のトラップ準位密度が小さいトランジスタは、安定した電気特性を有することがわかった。
【０４９９】
本実施例は、適宜実施の形態、他の実施例と組み合わせて用いることができる。
【実施例２】
【０５００】
本実施例では、実施例１で示した試料１および試料２に対し、実施例１とは異なる条件で光応答を評価した。
【０５０１】
図４０に、照射する光の強度を０．３ｍＷ／ｃｍ２、１ｍＷ／ｃｍ２、３ｍＷ／ｃｍ２としたときの光応答を示す。図４０（Ａ）に試料１、図４０（Ｂ）に試料２の光応答を示す。光応答のそのほかの条件は実施例１の記載を参照する。
【０５０２】
図４０より、試料１および試料２に照射する光の強度を高めるほど、電流値が大きくなることがわかった。
【０５０３】
図４１に、図４０を規格化電流値に換算したときの光応答を示す。なお、図４１（Ａ）に試料１、図４１（Ｂ）に試料２の光応答を示す。
【０５０４】
図４１より、照射する光の強度を変えた場合でも、規格化電流値を用いることで、同様の光応答となることがわかった。
【０５０５】
図４２に、照射する光の中心波長を３５０ｎｍ（図３４のｌｉｇｈｔ１参照。）、４５０ｎｍ（図３４のｌｉｇｈｔ２参照。）、５５０ｎｍ（図３４のｌｉｇｈｔ３参照。）としたときの光応答を示す。図４２（Ａ）に試料１、図４２（Ｂ）に試料２の光応答を示す。光応答のそのほかの条件は実施例１の記載を参照する。
【０５０６】
図４２より、試料１および試料２に照射する光の中心波長を短くするほど、電流値が大きくなることがわかった。
【０５０７】
図４３に、図４２を規格化電流値に換算したときの光応答を示す。なお、図４３（Ａ）に試料１、図４３（Ｂ）に試料２の光応答を示す。
【０５０８】
図４３より、照射する光の中心波長を変えた場合、規格化電流値としても、同様の光応答とはならないことがわかった。従って、光応答によるトラップ準位の評価を行う際は、測定する試料に適した中心波長の光を用いることが好ましいと考えられる。
【０５０９】
図４４に、測定温度を−３０℃、４０℃、１２５℃としたときの光応答を示す。図４４（Ａ）に試料１、図４４（Ｂ）に試料２の光応答を示す。光応答のそのほかの条件は実施例１の記載を参照する。
【０５１０】
図４４より、試料１および試料２の測定温度を高くするほど、試料に光を照射した際の電流値が小さくなることがわかった。また、試料１では、測定温度を高くするほど、光の照射を止めた後すぐに電流値が小さくなることがわかった。また、試料２では、測定温度が４０℃および１２５℃のときよりも、−３０℃のときに光の照射を止めた後すぐに電流値が小さくなることがわかった。
【０５１１】
図４５に、図４４を規格化電流値に換算したときの光応答を示す。なお、図４５（Ａ）に試料１、図４５（Ｂ）に試料２の光応答を示す。
【０５１２】
規格化電流値に換算した光応答である図４５においても、図４４と同様の傾向が見られた。
【０５１３】
実施の形態に示したモデルＡによれば、試料１は、光の照射を止めた後で電子と正孔が緩やかに再結合するステップを有する。当該ステップの律速点が、酸化物半導体層９０６ａ１の伝導帯から酸化物半導体層９０６ａ２の伝導帯への電子の移動による、としたとき、測定温度が高いほど速やかになったためと考えられる。
【０５１４】
また、実施の形態に示したモデルＢによれば、試料２は、光の照射を止めた後で速やかに電子と正孔が再結合する。当該ステップが、酸化物半導体層９０６ｂにおける準位間再結合による、としたとき、測定温度が高いほどトラップ準位に捕獲された電子または正孔が再び励起しやすくなったためと考えられる。
【０５１５】
図４４および図４５より、測定温度を変えることで、光応答から得られる情報量が増えることがわかった。従って、光応答によるトラップ準位の評価を行う際は、測定する温度を様々に変化させることが好ましいと考えられる。
【０５１６】
本実施例は、適宜実施の形態、他の実施例と組み合わせて用いることができる。
【０５１７】
なお、本明細書等においては、ある一つの実施の形態または実施例において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。従って、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数または複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
【０５１８】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。従って、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０５１９】
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。従って、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【符号の説明】
【０５２０】
１００    基板
１０６ａ    多層膜
１０６ａ１    酸化物半導体層
１０６ａ２    酸化物半導体層
１０６ｂ    酸化物半導体層
１０６ｃ    多層膜
１０６ｃ１    酸化物半導体層
１０６ｃ２    酸化物半導体層
１０６ｄ    多層膜
１０６ｄ１    酸化物半導体層
１０６ｄ２    酸化物半導体層
１０６ｄ３    酸化物半導体層
１１２    絶縁膜
１１６ａ    電極
１１６ｂ    電極
１１８    絶縁膜
３００    基板
３０４    ゲート電極
３０６    多層膜
３０６ａ    酸化物半導体層
３０６ｂ    酸化物半導体層
３０６ｃ    ソース領域
３０６ｄ    ドレイン領域
３１２    ゲート絶縁膜
３１６ａ    ソース電極
３１６ｂ    ドレイン電極
３１８    保護絶縁膜
３１８ａ    酸化シリコン層
３１８ｂ    酸化シリコン層
３１８ｃ    窒化シリコン層
４００    基板
４０２    下地絶縁膜
４０１    半導体基板
４０３    素子分離領域
４０４    ゲート電極
４０６    多層膜
４０６ａ    酸化物半導体層
４０６ｂ    酸化物半導体層
４０７    ゲート絶縁膜
４０９    ゲート電極
４１１ａ    不純物領域
４１１ｂ    不純物領域
４１２    ゲート絶縁膜
４１５    絶縁膜
４１６ａ    ソース電極
４１６ｂ    ドレイン電極
４１６ｃ    電極
４１７    絶縁膜
４１８    保護絶縁膜
４１９ａ    コンタクトプラグ
４１９ｂ    コンタクトプラグ
４２０    絶縁膜
４２１    絶縁膜
４２２    絶縁膜
４２３ａ    配線
４２３ｂ    配線
４２４    電極
４２５    絶縁膜
４４５    絶縁膜
４４９    配線
４５６    配線
４６０    半導体膜
５００    マイクロコンピュータ
５０１    直流電源
５０２    バスライン
５０３    パワーゲートコントローラ
５０４    パワーゲート
５０５    ＣＰＵ
５０６    揮発性記憶部
５０７    不揮発性記憶部
５０８    インターフェース
５０９    検出部
５１１    光センサ
５１２    アンプ
５１３    ＡＤコンバータ
５１４    光電変換素子
５１７    トランジスタ
５１９    トランジスタ
５３０    発光素子
７００    基板
７１９    発光素子
７２０    絶縁膜
７２１    絶縁膜
７３１    端子
７３２    ＦＰＣ
７３３ａ    配線
７３３ｂ    配線
７３３ｃ    配線
７３４    シール材
７３５    駆動回路
７３６    駆動回路
７３７    画素
７４１    トランジスタ
７４２    キャパシタ
７４３    スイッチ素子
７４４    信号線
７５０    画素
７５１    トランジスタ
７５２    キャパシタ
７５３    液晶素子
７５４    走査線
７５５    信号線
７８１    電極
７８２    発光層
７８３    電極
７８４    隔壁
７８５ａ    中間層
７８５ｂ    中間層
７８５ｃ    中間層
７８５ｄ    中間層
７８６ａ    発光層
７８６ｂ    発光層
７８６ｃ    発光層
７９１    電極
７９２    絶縁膜
７９３    液晶層
７９４    絶縁膜
７９５    スペーサ
７９６    電極
７９７    基板
９００    基板
９０４    ゲート電極
９０６ａ１    酸化物半導体層
９０６ａ２    酸化物半導体層
９０６ｂ    酸化物半導体層
９０６ｃ１    酸化物半導体層
９０６ｃ２    酸化物半導体層
９０６ｄ１    酸化物半導体層
９０６ｄ２    酸化物半導体層
９０６ｄ３    酸化物半導体層
９１２    ゲート絶縁膜
９１６ａ    ソース電極
９１６ｂ    ドレイン電極
９１８    保護絶縁膜
１１４１    スイッチング素子
１１４２    メモリセル
１１４３    メモリセル群
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
３１００    液晶層
３１０１    基板
３１０２    基板
３１０３    偏光板
３１０４    偏光板
３１０５    液晶分子
３１０８    電極
３１０９    電極
３１０９ａ    電極
３１０９ｂ    電極
３１０９ｃ    電極
３１５０    電極
３１５０ａ    電極
３１５０ｂ    電極
３１５０ｃ    電極
３１５１    電極
３１５１ａ    電極
３１５１ｂ    電極
３１５１ｃ    電極
３１５４    絶縁膜
３１５８    突起物
３１５９    突起物
３１６２    絶縁膜
３１６３    絶縁膜
３５０１    配線
３５０２    配線
３５０３    トランジスタ
３５０４    液晶素子
３５１０    配線
３５１０＿１    配線
３５１０＿２    配線
３５１１    配線
３５１５＿１    ブロック
３５１５＿２    ブロック
３５１６    ブロック
３５２１    トランジスタ
３５２２    電極
３５２３    電極
３５２４    液晶
３５２５    カラーフィルタ
３５２６    配線
８０００    テレビジョン装置
８００１    筐体
８００２    表示部
８００３    スピーカ部
８１００    警報装置
８１０１    マイクロコンピュータ
８２００    室内機
８２０１    筐体
８２０２    送風口
８２０３    ＣＰＵ
８２０４    室外機
８３００    電気冷凍冷蔵庫
８３０１    筐体
８３０２    冷蔵室用扉
８３０３    冷凍室用扉
８３０４    ＣＰＵ
９７００    電気自動車
９７０１    二次電池
９７０２    制御回路
９７０３    駆動装置
９７０４    処理装置
【図１】
2014131024.tif 000004
【図２】
2014131024.tif 000005
【図３】
2014131024.tif 000006
【図４】
2014131024.tif 000007
【図５】
2014131024.tif 000008
【図６】
2014131024.tif 000009
【図７】
2014131024.tif 000010
【図８】
2014131024.tif 000011
【図９】
2014131024.tif 000012
【図１０】
2014131024.tif 000013
【図１１】
2014131024.tif 000014
【図１２】
2014131024.tif 000015
【図１３】
2014131024.tif 000016
【図１４】
2014131024.tif 000017
【図１５】
2014131024.tif 000018
【図１６】
2014131024.tif 000019
【図１７】
2014131024.tif 000020
【図１８】
2014131024.tif 000021
【図１９】
2014131024.tif 000022
【図２０】
2014131024.tif 000023
【図２１】
2014131024.tif 000024
【図２２】
2014131024.tif 000025
【図２３】
2014131024.tif 000026
【図２４】
2014131024.tif 000027
【図２５】
2014131024.tif 000028
【図２６】
2014131024.tif 000029
【図２７】
2014131024.tif 000030
【図２８】
2014131024.tif 000031
【図２９】
2014131024.tif 000032
【図３０】
2014131024.tif 000033
【図３１】
2014131024.tif 000034
【図３２】
2014131024.tif 000035
【図３３】
2014131024.tif 000036
【図３４】
2014131024.tif 000037
【図３５】
2014131024.tif 000038
【図３６】
2014131024.tif 000039
【図３７】
2014131024.tif 000040
【図３８】
2014131024.tif 000041
【図３９】
2014131024.tif 000042
【図４０】
2014131024.tif 000043
【図４１】
2014131024.tif 000044
【図４２】
2014131024.tif 000045
【図４３】
2014131024.tif 000046
【図４４】
2014131024.tif 000047
【図４５】
2014131024.tif 000048