(57)【要約】【課題】信頼性を高めることが可能な薄膜トランジスタおよびその製造方法、並びに電子機器を提供する。【解決手段】有機半導体層の上にソース電極およびドレイン電極を備え、前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む薄膜トランジスタ。【選択図】図１
2014056955.tif 000002
【特許請求の範囲】
【請求項１】
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む
薄膜トランジスタ。
【請求項２】
前記チャネル領域の上端部は、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有する
請求項１記載の薄膜トランジスタ。
【請求項３】
前記非連続的な領域のそれぞれの直上に位置する膜の種類が異なる
請求項１記載の薄膜トランジスタ。
【請求項４】
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
請求項２記載の薄膜トランジスタ。
【請求項５】
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の非連続的な領域を有し、
前記非連続的な領域の少なくとも一つの膜抵抗が５×１０14Ω以上である
薄膜トランジスタ。
【請求項６】
前記チャネル領域の上端部は、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有する
請求項５記載の薄膜トランジスタ。
【請求項７】
前記非連続的な領域のそれぞれの直上に位置する膜の種類が異なる
請求項５記載の薄膜トランジスタ。
【請求項８】
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
請求項６記載の薄膜トランジスタ。
【請求項９】
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の膜厚が非連続に変化している
薄膜トランジスタ。
【請求項１０】
前記チャネル領域の上端部は、前記非連続的な膜厚の変化として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有すると共に、前記第１領域と前記第２領域との間に段差を有する
請求項９記載の薄膜トランジスタ。
【請求項１１】
前記膜厚が非連続に変化している領域のそれぞれの直上に位置する膜の種類が異なる
請求項９記載の薄膜トランジスタ。
【請求項１２】
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
請求項１０記載の薄膜トランジスタ。
【請求項１３】
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域を形成する工程と
を含む薄膜トランジスタの製造方法。
【請求項１４】
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の上端部に、少なくとも２種の非連続的な領域を設け、
前記非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とする工程と
を含む薄膜トランジスタの製造方法。
【請求項１５】
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の膜厚を非連続に変化させる工程と
を含む薄膜トランジスタの製造方法。
【請求項１６】
前記保護膜を形成する工程において、前記保護膜と前記チャネル領域の端との間に有意な間隔を設け、
前記ソース電極および前記ドレイン電極を形成する工程において、前記チャネル領域の上端部に、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを形成する
請求項１３記載の薄膜トランジスタの製造方法。
【請求項１７】
前記保護膜を形成したのち、前記ソース・ドレイン電極材料膜を形成する前に、前記有機半導体層の前記保護膜から露出した領域の表面にドーピングを行う工程を含む
を含む請求項１３記載の薄膜トランジスタの製造方法。
【請求項１８】
前記ソース電極および前記ドレイン電極を形成したのち、前記保護膜を除去する工程を含む
請求項１３記載の薄膜トランジスタの製造方法。
【請求項１９】
前記ソース電極および前記ドレイン電極を形成したのち、前記保護膜を残す
請求項１３記載の薄膜トランジスタの製造方法。
【請求項２０】
薄膜トランジスタを備え、
前記薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、有機薄膜トランジスタ（有機ＴＦＴ（Thin Film Transistor））などの薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを用いた電子機器に関する。
【背景技術】
【０００２】
一般的な有機ＴＦＴの構造であるボトムゲート型電界効果トランジスタでは、ソース・ドレイン電極が半導体層上部に位置するトップコンタクト構造と、ソース・ドレイン電極が半導体層下部に位置するボトムコンタクト構造という２種の電極構造が用いられている。
【０００３】
ボトムコンタクト型構造は、フォトリソグラフィーを用いた高精細な電極パターニングが可能であることから、現在高集積化を行う際には一般的にこの構造が用いられている。しかしながらこの構造は、電極と半導体界面の制御が困難で信頼性に乏しい構造であることが指摘されている。
【０００４】
一方、トップコンタクト構造は、有機半導体との接触がより強固であるため信頼性の高い電極構造である。しかしながら、チャネルとなる有機半導体層上で電極の加工プロセスを行う必要があるため、酸性の薬液による意図しないドーピングや、溶剤等によるチャネルへのダメージが生じることが問題である。
【０００５】
このようなチャネルへのダメージを低減するために、チャネルとソース・ドレイン電極との間に保護層を挿入することが提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１８７６２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、この保護層は絶縁膜であるため、ドレインの電界などによりＴＦＴの駆動時に意図せずバックチャネルに電荷が誘起されるおそれがあり、未だ改善の余地があった。
【０００８】
本開示はかかる問題点に鑑みてなされたもので、その目的は、信頼性を高めることが可能な薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本開示による第１の薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、有機半導体層のソース電極とドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含むものである。
【００１０】
本開示の第１の薄膜トランジスタでは、チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域が設けられている。よって、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。
【００１１】
本開示による第２の薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、有機半導体層のソース電極とドレイン電極との間のチャネル領域の上端部が、少なくとも２種の非連続的な領域を有し、非連続的な領域の少なくとも一つの膜抵抗が５×１０14Ω以上であるものである。
【００１２】
本開示の第２の薄膜トランジスタでは、チャネル領域の上端部に、少なくとも２種の非連続的な領域が設けられており、この非連続的な領域の少なくとも一つの膜抵抗が５×１０14Ω以上である。よって、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。
【００１３】
本開示による第３の薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、有機半導体層のソース電極とドレイン電極との間のチャネル領域の膜厚が非連続に変化しているものである。
【００１４】
本開示の第３の薄膜トランジスタでは、チャネル領域の膜厚が非連続に変化している。よって、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。
【００１５】
本開示による第１の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）有機半導体層を形成する工程
（Ｂ）有機半導体層のチャネル領域の一部に保護膜を形成する工程
（Ｃ）有機半導体層および保護膜の表面にソース・ドレイン電極材料膜を形成する工程
（Ｄ）ソース・ドレイン電極材料膜のうちチャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域を形成する工程
【００１６】
本開示による第２の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）有機半導体層を形成する工程
（Ｂ）有機半導体層のチャネル領域の一部に保護膜を形成する工程
（Ｃ）有機半導体層および保護膜の表面にソース・ドレイン電極材料膜を形成する工程
（Ｄ）ソース・ドレイン電極材料膜のうちチャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、チャネル領域の上端部に、少なくとも２種の非連続的な領域を設け、非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とする工程
【００１７】
本開示による第３の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）有機半導体層を形成する工程
（Ｂ）有機半導体層のチャネル領域の一部に保護膜を形成する工程
（Ｃ）有機半導体層および保護膜の表面にソース・ドレイン電極材料膜を形成する工程
（Ｄ）ソース・ドレイン電極材料膜のうちチャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、チャネル領域の膜厚を非連続に変化させる工程
【００１８】
本開示による電子機器は、上記本開示による第１の薄膜トランジスタを備えたものである。
【００１９】
本開示の電子機器では、上記本開示の第１の薄膜トランジスタにより所期の動作がなされる。
【発明の効果】
【００２０】
本開示の第１の薄膜トランジスタ、または本開示の電子機器によれば、チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域を設けるようにしたので、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。
【００２１】
本開示の第２の薄膜トランジスタによれば、チャネル領域の上端部に、少なくとも２種の非連続的な領域を設け、この非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上としたので、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。
【００２２】
本開示の第３の薄膜トランジスタによれば、チャネル領域の膜厚を非連続に変化させるようにしたので、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。
【００２３】
本開示の第１ないし第３の薄膜トランジスタの製造方法によれば、有機半導体層のチャネル領域の一部に保護膜を形成するようにしたので、上記本開示の第１ないし第３の薄膜トランジスタを容易に製造することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】本開示の第１の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図２】図１に示した薄膜トランジスタをソース電極およびドレイン電極の側から見た構成を表す平面図である。
【図３】図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】図５に続く工程を表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】チャネル領域の上に保護層を設け、保護層とソース電極およびドレイン電極とをオーバーラップさせる場合の問題点を説明するための断面図である。
【図９】本開示の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１０】図９に示した薄膜トランジスタをソース電極およびドレイン電極の側から見た構成を表す平面図である。
【図１１】図９に示した薄膜トランジスタの製造方法の一工程を表す断面図である。
【図１２】第１および第２の実施の形態の組み合わせに係る薄膜トランジスタの変形例を表す断面図である。
【図１３】本開示の実施例１に係る薄膜トランジスタの構成を表す断面図である。
【図１４】図１３に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１５】図１４に続く工程を表す断面図である。
【図１６】図１５に続く工程を表す断面図である。
【図１７】図１６に続く工程を表す断面図である。
【図１８】図１７に続く工程を表す断面図である。
【図１９】本開示の実施例２に係る薄膜トランジスタの構成を表す断面図である。
【図２０】図１９に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図２１】図２０に続く工程を表す断面図である。
【図２２】図２１に続く工程を表す断面図である。
【図２３】図２２に続く工程を表す断面図である。
【図２４】図２３に続く工程を表す断面図である。
【図２５】図２４に続く工程を表す断面図である。
【図２６】図２５に続く工程を表す断面図である。
【図２７】図２６に続く工程を表す断面図である。
【図２８】本開示の変形例１に係る薄膜トランジスタの構成を表す断面図である。
【図２９】本開示の変形例２に係る薄膜トランジスタの構成を表す断面図である。
【図３０】本開示の変形例３に係る薄膜トランジスタの構成を表す断面図である。
【図３１】本開示の変形例４に係る薄膜トランジスタの構成を表す断面図である。
【図３２】本開示の変形例５に係る薄膜トランジスタの構成を表す断面図である。
【図３３】本開示の変形例６に係る薄膜トランジスタの構成を表す断面図である。
【図３４】本開示の変形例７に係る薄膜トランジスタの構成を表す断面図である。
【図３５】図３４に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図３６】図３５に続く工程を表す断面図である。
【図３７】図３６に続く工程を表す断面図である。
【図３８】図３７に続く工程を表す断面図である。
【図３９】本開示の変形例８に係る薄膜トランジスタの構成を表す断面図である。
【図４０】本開示の変形例９に係る薄膜トランジスタの構成を表す断面図である。
【図４１】図４０に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図４２】図４１に続く工程を表す断面図である。
【図４３】図４２に続く工程を表す断面図である。
【図４４】図４３に続く工程を表す断面図である。
【図４５】本開示の変形例１０に係る薄膜トランジスタの構成を表す断面図である。
【図４６】本開示の変形例１１に係る薄膜トランジスタの構成を表す断面図である。
【図４７】図４６に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図４８】図４７に続く工程を表す断面図である。
【図４９】図４８に続く工程を表す断面図である。
【図５０】図４９に続く工程を表す断面図である。
【図５１】本開示の変形例１２に係る薄膜トランジスタの構成を表す断面図である。
【図５２】本開示の第３の実施の形態に係る電子ペーパー表示装置の構成を表す断面図である。
【図５３】本開示の第４の実施の形態に係る有機ＥＬ表示装置の構成を表す断面図である。
【図５４】本開示の第５の実施の形態に係る液晶表示装置の構成を表す断面図である。
【図５５】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図５６】上記実施の形態の表示装置の適用例１の表側から見た外観を表す斜視図である。
【図５７】適用例１の裏側から見た外観を表す斜視図である。
【図５８】適用例２の表側から見た外観を表す斜視図である。
【図５９】適用例２の裏側から見た外観を表す斜視図である。
【図６０】適用例３の外観を表す斜視図である。
【図６１】適用例４の表側から見た外観を表す斜視図である。
【図６２】適用例４の裏側から見た外観を表す斜視図である。
【図６３】適用例５の外観を表す斜視図である。
【図６４】適用例６の外観を表す斜視図である。
【図６５】適用例７の閉じた状態の外観を表す正面図である。
【図６６】適用例７の開いた状態の外観を表す正面図である。
【発明を実施するための形態】
【００２５】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（薄膜トランジスタ；チャネル領域の上端部に、２種の異なる材料組成を持つ非連続的な領域を設ける例）
２．第２の実施の形態（薄膜トランジスタ；チャネル領域の膜厚を非連続に変化させる例）
３．実施例１（フッ素樹脂よりなる部分保護膜を用いる例）
４．実施例２（無機材料よりなる部分保護膜を用いる例）
５．変形例１−１２
６．第３の実施の形態（電子ペーパー表示装置）
７．第４の実施の形態（有機ＥＬ表示装置）
８．第５の実施の形態（液晶表示装置）
９．適用例
【００２６】
（第１の実施の形態）
図１および図２は、本開示の第１の実施の形態に係る薄膜トランジスタ（有機ＴＦＴ）１００の断面構成および平面構成をそれぞれ表したものである。この有機ＴＦＴ１００は、例えば表示装置のアクティブマトリクス回路、センサアレイなどに用いられるボトムゲート・トップコンタクト構造の有機電界効果トランジスタである。有機ＴＦＴ１００は、例えば、基板１１上に、ゲート電極２０，ゲート絶縁膜３０，有機半導体層４０をこの順に有している。有機半導体層４０の上には、ソース電極５０Ｓおよびドレイン電極５０Ｄが互いに離間して設けられている。
【００２７】
基板１１は、ガラスの他，ポリエーテルサルフォン，ポリカーボネート，ポリイミド類，ポリアミド類，ポリアセタール類，ポリエチレンテレフタラート，ポリエチレンナフタレート，ポリエチルエーテルケトン，ポリオレフィン類等のプラスチック基板，アルミニウム（Ａｌ），ニッケル（Ｎｉ），ステンレス等の金属箔基板，紙などにより構成されている。また、これらの基板１１上には、密着性や平坦性を改善するためのバッファー層，ガスバリア性を向上するためのバリア膜等の機能性膜が設けられていてもよい。
【００２８】
ゲート電極２０は、金（Ａｕ），白金（Ｐｔ），パラジウム（Ｐｄ），銀（Ａｇ）, タングステン（Ｗ）, タンタル（Ｔａ）, モリブデン（Ｍｏ）, アルミニウム（Ａｌ）, クロム（Ｃｒ）, チタン（Ｔｉ）, 銅（Ｃｕ）, ニッケル（Ｎｉ）,  インジウム（Ｉｎ），スズ（Ｓｎ）, マンガン（Ｍｎ）, ルテニウム（Ｒｈ）, ルビジウム（Ｒｂ）およびそれらの化合物、またはＰＥＤＯＴ−ＰＳＳ（ポリエチレンジオキシチオフェン−ポリスチレンスルホン酸）、ＴＴＦ−ＴＣＮＱ（tetrathiafulvalene-tetracyano-quinodimethane）等の有機金属材料により構成されている。なお、ゲート電極２０は、上記した各種材料の層が２層以上積層されたものでもよい。
【００２９】
ゲート絶縁膜３０は、無機または有機の絶縁膜により構成されている。無機絶縁膜としては、例えば、酸化ケイ素，チッ化ケイ素，酸化アルミニウム，酸化チタン，酸化ハフニウム等の無機材料が挙げられる。有機絶縁膜としては、例えば、ポリビニルフェノール，ポリイミド樹脂，ノボラック樹脂，シンナメート樹脂，アクリル樹脂，エポキシ樹脂，スチレン樹脂，ポリパラキシリレン等の高分子材料が挙げられる。なお、ゲート絶縁膜３０は、上記した無機または有機の絶縁膜が２層以上積層されたものでもよい。
【００３０】
有機半導体層４０としては、次の材料が例示される。
【００３１】
ポリピロールおよびポリピロール置換体、ポリチオフェンおよびポリチオフェン置換体、ポリイソチアナフテンなどのイソチアナフテン類、ポリチェニレンビニレンなどのチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）類、ポリアニリンおよびポリアニリン置換体、ポリアセチレン類、ポリジアセチレン類、ポリアズレン類、ポリピレン類、ポリカルバゾール類、ポリセレノフェン類、ポリフラン類、ポリ（ｐ−フェニレン）類、  ポリインドール類、ポリピリダジン類、ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類およびアセン類の炭素の一部をＮ、Ｓ、Ｏなどの原子、カルボニル基などの官能基に置換した誘導体（トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−６，１５−キノン、ペリキサンテノキサンテンなど）およびこれらの水素を他の官能基で置換した誘導体。金属フタロシアニン類、テトラチアフルバレンおよびテトラチアフルバレン誘導体、テトラチアペンタレンおよびテトラチアペンタレン誘導体、ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロブチル）及びＮ，Ｎ' −ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、アントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等フラーレン類およびこれらの誘導体、ＳＷＮＴ（single-walled nanotube）などのカーボンナノチューブ、メロシアニン色素類、ヘミシアニン色素類などの色素とこれらの誘導体。
【００３２】
有機半導体層４０は、必要に応じてドーピング材料を含んでいてもよい。ドーピング材料は、有機半導体層４０がｐ型である場合には、アクセプタ性材料が用いられ、ｎ型である場合には、ドナー性材料が用いられる。
【００３３】
アクセプタ性材料の具体例は次のようである。
【００３４】
ＭｏＯｘ、ＲｅＯ3、Ｖ2Ｏ5、ＷＯ3、ＴｉＯ2、ＡｕＯ、Ａｌ2Ｏ３、ＣｕＯ、ＳＯ3といったような金属酸化物。ＣｕＩ、ＳｂＣｌ5、ＳｂＦ5、ＦｅＣｌ3、ＬｉＦ、ＢａＦ2、ＣａＦ2、ＭｇＦ2などの金属ハロゲン化物。ＡｓＦ5、ＢＦ３、ＢＣｌ3、ＢＢｒ3、ＰＦ5といったハロゲン化物類。ＣａＣＯ3、ＢａＣＯ3、Ｌｉ2ＣＯ3をはじめとする炭酸塩類。
【００３５】
また、以下に挙げるような有機分子・錯体も用いることができる。
【００３６】
p-ベンゾキノン類としては、2,3,5,6-テトラシアノ-(p-シアニル)、2,3-ジブロモ-5,6-ジシアノ-p-ベンゾキノン、2,3-ジクロロ-5,6-ジシアノ-p-ベンゾキノン、2,3-ジヨード-5,6-ジシアノ-p-ベンゾキノン、2,3-ジシアノ-p-ベンゾキノン、p-ブロマニル、p-クロラニル、p-ヨーデニル、p-フロラニル、2,5-ジクロロ-p-ベンゾキノン、2,6-ジクロロ-p-ベンゾキノン、クロラニル酸、ブロマニル酸、2,5-ジヒドリキシ-p-ベンゾキノン、2,5-ジクロロ-3,6-ジメチル-p-ベンゾキノン、2,5-ジブロモ-3,6-ジメチル-p-ベンゾキノン、ＢＴＤＡＱ、p-ベンゾキノン、2,5-ジメチル-p-ベンゾキノン、2,6-ジメチル-p-ベンゾキノン、ジュロ-(テトラメチル)、o-ベンゾキノン類、o-ブロマニル、o-クロラニル、1,4-ナフトキノン類、2,3-ジシアノ-5-ニトロ-1,4-ナフトキノン、2,3-ジシアノ-1,4-ナフトキノン、2,3-ジクロロ-5-ニトロ-1,4-ナフトキノン、2,3-ジクロロ-1,4-ナフトキノン、1,4-ナフトキノンが例示される。ジフェノキノン類としては、3,3’,5,5’-テトラブロモ-ジフェノキノン、3,3’,5,5’-テトラクロロ-ジフェノキノン、ジフェノキノンが例示される。また、ＴＣＮＱ類および類縁体としては、tetracyano-quinodimethane(ＴＣＮＱ)、Tetrafluoro-tetracyano-quinodimethane(Ｆ４-ＴＣＮＱ)、トリフルオロメチル-ＴＣＮＱ、2,5-ジフルオロ−ＴＣＮＱ、モノフルオロ−ＴＣＮＱ、ＴＮＡＰ、デシル−ＴＣＮＱ、メチル‐ＴＣＮＱ、ジヒドロバレレノ‐ＴＣＮＱ、テトラヒドロバレレノ-ＴＣＮＱ、ジメチル‐ＴＣＮＱ、ジエチル‐ＴＣＮＱ、ベンゾ‐ＴＣＮＱ、ジメトキシ‐ＴＣＮＱ、ＢＴＤＡ‐ＴＣＮＱ、ジエトキシ‐ＴＣＮＱ、テトラメチル‐ＴＣＮＱ、テトラシアノアントラキノジメタン、ポリニトロ化合物、テトラニトロビフェノール、ジニトロビフェニル、ピクリン酸、トリニトロベンゼン、2,6-ジニトロフェノール、2,4-ジニトロフェノールが例示される。フルオレン類としては、9-ジシアノメチレン-2,4,5,7-テトラニトロ-フルオレン、9-ジシアノメチレン-2,4,7-トリニトロ-フルオレン、2,4,5,7-テトラニトロ-フルオレノン、2,4,7-トリニトロ-フルオレノンが例示される。ベンゾシアノ類および類縁体としては、(ＴＢＡ)２ＨＣＴＭＭ、(ＴＢＡ)２ＨＣＤＡＨＤ、Ｋ・ＣＦ、ＴＢＡ・ＰＣＡ、ＴＢＡ・ＭｅＯＴＣＡ、ＴＢＡ・ＥｔＯＴＣＡ、ＴＢＡ・ＰｒＯＴＣＡ、(ＴＢＡ)２ＨＣＰ、ヘキサシアノブタジエンテトラシアノエチレン、1,2,4,5-テトラシアノベンゼンが例示される。遷移金属錯体類としては、(ＴＰＰ)２Ｐｄ(ｄｔｏ)２、(ＴＰＰ)２Ｐｔ(ｄｔｏ)２、（ＴＰＰ）２Ｎｉ（ｄｔｏ）２、（ＴＰＰ）２Ｃｕ（ｄｔｏ）２、（ＴＢＡ）２Ｃｕ（ｏｘ）２が例示される。
【００３７】
また，ドナー性材料の具体例として以下が挙げられる。
【００３８】
Ｌｉ、Ｎａ、Ｃｓのようなアルカリ金属のほか、Ｃｓ2Ｏ3、Ｒｂ2ＣＯ3等の金属炭酸塩。芳香族炭化水素および類縁体としては、テトラセン、ペリレン、アントラセン、コロネン、ペンタセン、クリセン、フェナントレン、ナフタレン、p-ジメトキシベンゼン、ルブレン、ヘキサメトキシトリフェニレン等の有機材料が例示される。更に、ＴＴＦ類および類縁体としては、ＨＭＴＴＦ、ＯＭＴＴＦ、ＴＭＴＴＦ、ＢＥＤＯ-ＴＴＦ、ＴＴｅＣｎ-ＴＴＦ、ＴＭＴＳＦ、ＥＤＯ-ＴＴＦ、ＨＭＴＳＦ、ＴＴＦ、ＥＯＥＴ-ＴＴＦ、ＥＤＴ-ＴＴＦ、(ＥＤＯ)２ＤＢＴＴＦ、ＴＳＣｎ-ＴＴＦ、ＨＭＴＴｅＦ、ＢＥＤＴ-ＴＴＦ、ＣｎＴＥＴ-ＴＴＦ、ＴＴＣｎ-ＴＴＦ、ＴＳＦ、ＤＢＴＴＦが例示される。その他ＴＴＴ類としては、テトラチオテトラセン、テトラセレノテトラセン、テトラテルロテトラセンが例示される。アジン類としては、ジベンソ[c,d]-フェチノアジン、ベンゾ[c]-フェノチアジン、フェノチアジン、N-メチル-フェノチアジン、ジベンソ[c,d]-フェノセレナジン、N,N-ジメチルフェナジン、フェナジンが例示される。モノアミン類としては、N,N-ジエチル-m-トルイジン、N,N-ジエチルアニリン、N-エチル-o-トルイジン、ジフェニルアミン、スカトール、インドール、N,N-ジメチル-o-トルイジン、o-トルイジン、m-トルイジン、アニリン、o-クロロアニリン、o-ブロモアニリン、p-ニトロアニリンが例示される。ジアミン類としては、N,N,N’,N’-テトラメチル-p-フェニレンジアミン、2,3,5,6-テトラメチル-（ジュレンジアミン）、p-フェニルジアミン、N,N,N’,N’-テトラメチルベンジジン、3,3’,5,5’-テトラメチルベンジジン、3,3’-ジメチルベンジジン、3,3’-ジメトキシベンジジン、ベンジジン、3,3’-ジブロモ-5,5’-ジメチルベンジジン、3,3’-ジクロロ-5,5’-ジメチルベンジジン、1,6-ジアミノピレンが例示される。その他として、4,4’,4’’-tris(N-3-methylphenyl-N-phenylamino)-triphenylamine(ｍ−ＭＴＤＡＴＡ)、4,4’,4’’-tris(N-(2-Naphtyl)-N-phenylamino)-triphenylamine（２ＴＮＡＴＡ）、α-ＮＤＰ、銅フタロシアニン、1,4,6,8-テトラキスジメチルアミノピレン、1,6-ジチオピレン、デカメチルフェロセン、フェロセンが例示される
【００３９】
ソース電極５０Ｓおよびドレイン電極５０Ｄの構成材料は、ゲート電極２０と同様である。
【００４０】
この有機ＴＦＴ１００では、有機半導体層４０のソース電極５０Ｓとドレイン電極５０Ｄとの間のチャネル領域４１の上端部４１Ａが、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む。具体的には、チャネル領域４１の上端部４１Ａは、上記の非連続的な領域として、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａと、第１領域Ａに挟まれた第２領域Ｂとを有し、第１領域Ａと第２領域Ｂとで材料組成が異なっている。これにより、この有機ＴＦＴ１００では、信頼性を高めることが可能となっている。
【００４１】
すなわち、第１領域Ａは、後述する製造工程において部分保護膜から露出していることにより、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされ、第２領域Ｂとは異なる材料組成を有している。なお、電極パターニングの薬液としては酸性のものが用いられることが多く、酸性の薬液は有機半導体に対してはドーパントとして働く。
【００４２】
換言すれば、第１領域Ａは、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされ、第２領域Ｂよりも膜抵抗値が低くなっている。第２領域Ｂの膜抵抗は、ＴＦＴ動作時のオフ電流を十分に小さくすることが可能な程度、具体的には５×１０14Ω以上である。なお、第１領域Ａと第２領域Ｂとの組成が異なることと、第２領域Ｂの膜抵抗が５×１０14Ω以上であることとは、同じ状態を化学的に表現しているか、あるいは電気的に表現しているかの違いである。
【００４３】
ここで、チャネル領域４１の上端部４１Ａとは、チャネル領域４１のソース電極５０Ｓおよびドレイン電極５０Ｄ側の領域（バックチャネル）をいい、その深さは例えばチャネル領域４１の上面から１．５〜１０ｎｍ程度である。
【００４４】
この有機ＴＦＴ１００は、例えば次のようにして製造することができる。
【００４５】
図３ないし図７は、図１に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。まず、上述した材料よりなる基板１１を用意し、この基板１１に、上述した材料よりなるゲート電極材料膜（図示せず）を形成する。ゲート電極材料膜の成膜方法は、抵抗加熱蒸着、スパッタリング等の真空蒸着法の他、インク・ペーストを用いて塗布法によっても作製できる。塗布法としては、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等が挙げられる。また、電界めっき，無電界めっき等のめっき法により成膜してもよい．
【００４６】
次いで、このゲート電極材料膜の上にレジストパターンなどのマスク（図示せず）を形成する。続いて、マスクを用いてゲート電極材料膜をエッチングしたのち、アッシング法またはエッチング法などを用いてマスクを除去する。これにより、図３に示したように、基板１１上にゲート電極２０を形成する。
【００４７】
続いて、同じく図３に示したように、ゲート電極２０を覆うようにゲート絶縁膜３０を形成する。このゲート絶縁膜３０の形成手順は、例えば、形成材料により異なる。無機絶縁膜は、スパッタ法，抵抗加熱蒸着法，物理的気相成長法（ＰＶＤ），化学的気相成長法（ＣＶＤ）等の真空プロセスで成膜する。また、無機絶縁膜は原料を溶解させた溶液のゾル・ゲル法によって形成することもできる。有機絶縁膜は、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等の塗布法の他，化学的気相成長法や蒸着重合法等の真空プロセスを用いてもよい。
【００４８】
そののち、図４に示したように、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。有機半導体層４０の成膜方法は、抵抗加熱蒸着、スパッタリング等の真空蒸着法のほか、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等の塗布法によっても成膜できる。
【００４９】
有機半導体層４０を形成したのち、図５に示したように、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。部分保護膜４２は、チャネル領域４１を薬液などのダメージから保護し、リークパスの形成を抑えるものであり、例えば、フッ素樹脂・アクリル樹脂などの有機保護膜、ＳｉＯx，ＳｉＮxなどの無機保護膜により構成する。ここで、部分保護膜４２は、本開示における「保護膜」の一具体例に対応する。
【００５０】
部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間には、有意な間隔Ｄを設ける。この間隔Ｄは、後述するソース電極５０Ｓおよびドレイン電極５０Ｄのパターニング工程で部分保護膜４２とソース電極５０Ｓの端部またはドレイン電極５０Ｄの端部とがオーバーラップしないようにするためのアライメントマージンとして設けるものである。間隔Ｄは、例えば、１μｍないし０．５μｍとすることが望ましい。
【００５１】
部分保護膜４２を形成したのち、図６に示したように、有機半導体層４０および部分保護膜４２の表面に、上述した電極材料よりなるソース・ドレイン電極材料膜５２を形成する。ソース・ドレイン電極材料膜５２の成膜方法は、上述したゲート電極材料膜と同様である。
【００５２】
続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去する。これにより、図７に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。
【００５３】
その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、部分保護膜４２から露出していることにより、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされる。よって、第１領域Ａは、部分保護膜４２で覆われた第２領域Ｂとは異なる組成となる。あるいは、第１領域Ａの膜抵抗が第２領域Ｂの膜抵抗よりも低くなり、第２領域Ｂの膜抵抗が５×１０14Ω以上となる。
【００５４】
最後に、必要に応じて部分保護膜４２を除去する。以上により、図１に示した有機ＴＦＴ１００が完成する。
【００５５】
ちなみに、例えば図８に示した比較例では、チャネル領域１４１を薬液等から保護するために、ソース電極１５０Ｓおよびドレイン電極１５０Ｄと保護層１４２とが重なり合うオーバーラップ部ＯＬを設けるようにしていた。この場合には、ドレインの電界によりオーバーラップ部ＯＬの直下の領域１４１Ｃに意図せず電荷が誘起され、Ｖｏｎ（オン電圧）シフトなど特性に影響を及ぼす可能性があった。更に、製造工程でのアライメントばらつきによりオーバーラップ部ＯＬの寸法（オーバーラップ量）が変動し、それによって特性ばらつきが生じるおそれがあった。なお、図８では、図１に対応する構成要素には１００番台の同一の符号を付している。
【００５６】
一方、本実施の形態では、チャネル領域４１の一部に部分保護膜４２を形成することにより、チャネル領域４１を薬液等から保護し、チャネル領域４１の上端部４１Ａのプロセスダメージを低減し、リークパスの形成を抑えて信頼性を高めることが可能となる。更に、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設けることにより、部分保護膜４２とソース電極５０Ｓおよびドレイン電極５０Ｄとのオーバーラップ部ＯＬを廃し、オーバーラップ部ＯＬの寸法の変動による特性ばらつきを抑制することが可能となる。
【００５７】
この有機ＴＦＴ１００では、チャネル領域４１の上端部４１Ａに、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａと、第１領域Ａに挟まれた第２領域Ｂとが設けられており、第１領域Ａと第２領域Ｂとで組成が異なっている。あるいは、第１領域Ａの膜抵抗が第２領域Ｂの膜抵抗よりも低く、第２領域Ｂの膜抵抗が５×１０14Ω以上である。よって、チャネル領域４１の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。
【００５８】
このように本実施の形態では、チャネル領域４１の上端部４１Ａに、少なくとも２種の非連続的な領域を設け、これらの非連続的な領域の材料組成を異ならせる、あるいは、この非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とするようにしたので、チャネル領域４１の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。
【００５９】
（第２の実施の形態）
図９および図１０は、本開示の第２の実施の形態に係る有機ＴＦＴ１００の断面構成および平面構成をそれぞれ表したものである。本実施の形態は、チャネル領域４１の膜厚を非連続に変化させ、チャネル領域４１の上端部４１Ａに非連続な凹凸を設けるようにしたものである。このことを除いては、本実施の形態の有機ＴＦＴ１００は、上記第１の実施の形態の有機ＴＦＴ１００と同一の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００６０】
基板１１，ゲート電極２０，ゲート絶縁膜３０，ソース電極５０Ｓおよびドレイン電極５０Ｄは、第１の実施の形態と同様に構成されている。
【００６１】
この有機ＴＦＴ１００では、有機半導体層４０のソース電極５０Ｓとドレイン電極５０Ｄとの間のチャネル領域４１の膜厚が非連続に変化している。具体的には、チャネル領域４１の上端部４１Ａは、上記の非連続的な膜厚の変化として、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａに凹部、第１領域Ａに挟まれた第２領域Ｂに凸部を有し、第１領域Ａと第２領域Ｂとの間に段差が生じている。これにより、この有機ＴＦＴ１００では、信頼性を高めることが可能となっている。
【００６２】
すなわち、第１領域Ａは、後述する製造工程においてソース・ドレイン電極材料膜５２の剥離工程を経て膜厚が減少し、周囲の領域よりも窪んだ凹部となったものである。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持しており、第１領域Ａよりも相対的に高い凸部となっている。
【００６３】
この有機ＴＦＴ１００は、例えば次のようにして製造することができる。
【００６４】
図１１は、図９に示した有機ＴＦＴ１００の製造方法における一工程を表したものである。なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。
【００６５】
まず、第１の実施の形態と同様にして、図３に示した工程により、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、第１の実施の形態と同様にして、図４に示した工程により、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。
【００６６】
そののち、第１の実施の形態と同様にして、図５に示した工程により、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設ける。
【００６７】
部分保護膜４２を形成したのち、第１の実施の形態と同様にして、図６に示した工程により、有機半導体層４０および部分保護膜４２の上に、ソース・ドレイン電極材料膜５２を形成する。
【００６８】
続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去する。これにより、図１１に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。
【００６９】
その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、部分保護膜４２から露出していることにより、ソース・ドレイン電極材料膜５２の剥離工程を経て膜厚が減少し、周囲の領域よりも窪んだ凹部となる。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に高い凸部となる。よって、チャネル領域４１の膜厚が第１領域Ａと第２領域Ｂとで非連続に変化する。
【００７０】
最後に、必要に応じて部分保護膜４２を除去する。以上により、図９に示した有機ＴＦＴ１００が完成する。
【００７１】
この有機ＴＦＴ１００では、チャネル領域４１の膜厚が非連続に変化している。具体的には、チャネル領域４１の上端部４１Ａは、上記の非連続的な膜厚の変化として、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａに凹部、第１領域Ａに挟まれた第２領域Ｂに凸部を有し、第１領域Ａと第２領域Ｂとの間に段差が生じている。よって、チャネル領域４１の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。
【００７２】
このように本実施の形態では、チャネル領域４１の膜厚を非連続に変化させ、チャネル領域４１の上端部４１Ａに非連続な凹凸を設けるようにしたので、チャネル領域の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。
【００７３】
なお、第１の実施の形態と第２の実施の形態とを組み合わせることも可能である。例えば図１２に示したように、チャネル領域４１の膜厚を非連続に変化させ、第１領域Ａに凹部、第２領域Ｂに凸部を設けると共に、第１領域Ａと第２領域Ｂとで組成を異ならせる、あるいは、第１領域Ａの膜抵抗を第２領域Ｂの膜抵抗よりも低くし、第２領域Ｂの膜抵抗を５×１０14Ω以上とすることも可能である。
【実施例】
【００７４】
更に、本開示の具体的な実施例について説明する。
【００７５】
（実施例１）
図１３に示したような有機ＴＦＴ１００を作製した。その際、ゲート電極２０は、アルミニウム層とチタン層との積層構成とし、ゲート絶縁膜３０はＰＶＰを主剤とする有機絶縁膜とし、有機半導体層４０はＰＸＸ誘導体により構成し、部分保護膜４２は有機保護膜（フッ素樹脂）とし、ソース電極５０Ｓおよびドレイン電極５０Ｄは金（Ａｕ）により構成した。部分保護膜４２は除去せず残存させた。
【００７６】
まず、基板１１上に、スパッタリングにより、厚み５０ｎｍのアルミニウム層と厚み１０ｎｍのチタン層との積層構造を形成し、フォトリソグラフィによりパターニングした。これにより、図１４に示したように、ゲート電極２０を形成した。
【００７７】
次いで、同じく図１４に示したように、スピンコート法により、ＰＶＰを主剤とする有機絶縁膜よりなるゲート絶縁膜３０を塗布成膜した。
【００７８】
そののち、図１５に示したように、ゲート絶縁膜３０上に、スリットコート法により、ＰＸＸ誘導体よりなる有機半導体層４０を２０ｎｍの厚みで塗布形成した。
【００７９】
有機半導体層４０を形成したのち、図１６に示したように、有機半導体層４０のチャネル領域４１の一部に、反転オフセット印刷法により、有機保護膜（フッ素樹脂）よりなる部分保護膜４２を形成した。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設けた。
【００８０】
部分保護膜４２を形成したのち、図１７に示したように、有機半導体層４０および部分保護膜４２の表面に、金（Ａｕ）よりなるソース・ドレイン電極材料膜５２を１００ｎｍの厚みで形成した。
【００８１】
続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去した。これにより、図１８に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成した。
【００８２】
その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、部分保護膜４２から露出していることにより、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされた。よって、第１領域Ａは、部分保護膜４２で覆われた第２領域Ｂとは異なる組成となった。また、第１領域Ａの膜抵抗は第２領域Ｂの膜抵抗よりも低くなった。更に、図示しないが、第１領域Ａの膜厚はソース・ドレイン電極材料膜５２の剥離工程を経て減少し、チャネル領域４１の膜厚が非連続に変化していた。
【００８３】
（実施例２）
図１９に示したような有機ＴＦＴ１００を作製した。その際、ゲート電極２０は、アルミニウム層とチタン層との積層構成とし、ゲート絶縁膜３０はＰＶＰを主剤とする有機絶縁膜とし、有機半導体層４０はペリキサンテノキサンテン誘導体により構成し、ソース電極５０Ｓおよびドレイン電極５０Ｄは銅（Ｃｕ）により構成した。
【００８４】
まず、基板１１上に、スパッタリングにより、厚み５０ｎｍのアルミニウム層と厚み１０ｎｍのチタン層との積層構造を形成し、フォトリソグラフィによりパターニングした。これにより、図２０に示したように、ゲート電極２０を形成した。
【００８５】
次いで、同じく図２０に示したように、スピンコート法により、ＰＶＰを主剤とする有機絶縁膜よりなるゲート絶縁膜３０を塗布成膜した。
【００８６】
そののち、図２１に示したように、ゲート絶縁膜３０上に、真空蒸着法により、ペリキサンテノキサンテン誘導体よりなる有機半導体層４０を３０ｎｍの厚みで塗布形成した。
【００８７】
有機半導体層４０を形成したのち、図２２に示したように、有機半導体層４０の上に、真空蒸着法により、無機保護膜（ＳｉＯ）よりなる部分保護膜材料膜４２Ａを１０ｎｍの厚みで形成した。
【００８８】
続いて、図２３に示したように、この部分保護膜材料膜４２Ａをフォトリソグラフィを用いてパターニングすることにより、有機半導体層４０のチャネル領域４１の一部に、無機保護膜（ＳｉＯ）よりなる部分保護膜４２を形成した。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設けた。
【００８９】
部分保護膜４２を形成したのち、図２４に示したように、酸化タングステン膜（図示せず）を２ｎｍの厚みで成膜することにより、有機半導体層４０のうち部分保護膜４２から露出している領域４３にドーピングＤＰを行った。これにより、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとに、酸化タングステンがドーピングされた。
【００９０】
ドーピングＤＰを行ったのち、図２５に示したように、有機半導体層４０および部分保護膜４２の表面に、銅（Ｃｕ）よりなるソース・ドレイン電極材料膜５２を１５０ｎｍの厚みで形成した。
【００９１】
続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去した。これにより、図２６に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成した。
【００９２】
ソース電極５０Ｓおよびドレイン電極５０Ｄを形成したのち、図２７に示したように、部分保護膜４２を除去した。無機保護膜（ＳｉＯ）は極性が強く、ドレインの電界によりチャネル領域４１の上端部４１Ａに意図せず電荷が誘起されてしまうおそれがある。そのため、無機保護膜（ＳｉＯ）よりなる部分保護膜４２は削除することが望ましい。
【００９３】
ここで、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、図２４に示したドーピング工程において酸化タングステンがドーピングされた。よって、第１領域Ａは、ドーピングされていない第２領域Ｂとは異なる組成となった。また、第１領域Ａの膜抵抗は第２領域Ｂの膜抵抗よりも低くなった。更に、図示しないが、第１領域Ａの膜厚はソース・ドレイン電極材料膜５２の剥離工程を経て減少し、チャネル領域４１の膜厚が非連続に変化していた。
【００９４】
（変形例）
以下、上記実施の形態の変形例について説明する。
【００９５】
（変形例１）
上記第１の実施の形態では、図１に示したように、部分保護膜４２を削除した場合について説明した。しかしながら、図２８に示したように、部分保護膜４２を残存させると共に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。これにより、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なることになる。
【００９６】
第１領域Ａの直上に位置する絶縁膜６０は、ダイポールまたは電荷移動により有機半導体層４１にキャリアを誘起することが可能であり、例えばＳｉＯにより構成されている。しかしながら、本変形例では、第１の実施の形態と同様に、チャネル領域４１の上端部４１Ａに、少なくとも２種の非連続的な領域を設け、これらの非連続的な領域の材料組成を異ならせる、あるいは、この非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とするようにしている。よって、チャネル領域４１の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。
【００９７】
（変形例２）
また、上記変形例１では、図２８に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図２９に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。
【００９８】
（変形例３）
更に、上記変形例１では、第１領域Ａの組成を第２領域Ｂとは異ならせ、あるいは、第１領域Ａの膜抵抗を第２領域Ｂの膜抵抗よりも低くする方法として、第１の実施の形態と同様の製造工程を用いた場合について説明した。すなわち、図６および図７に示したソース電極５０Ｓおよびドレイン電極５０Ｄのパターニング工程において、第１領域Ａは、部分保護膜４２から露出していることにより、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされる。
【００９９】
しかしながら、図３０に示したように、実施例２と同様にして、図２４に示した工程により、酸化タングステン膜（図示せず）を２ｎｍの厚みで成膜することにより、有機半導体層４０のうち部分保護膜４２から露出している領域４３にドーピングを行うようにすることも可能である。
【０１００】
また、本変形例でも、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なっている。
【０１０１】
（変形例４）
上記変形例３では、図３０に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図３１に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。
【０１０２】
（変形例５）
上記第２の実施の形態では、図９に示したように、部分保護膜４２を削除した場合について説明した。しかしながら、図３２に示したように、部分保護膜４２を残存させると共に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。これにより、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なることになる。
【０１０３】
（変形例６）
上記変形例５では、図３２に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図３３に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。
【０１０４】
（変形例７）
更に、上記変形例６では、チャネル領域４１の膜厚を非連続に変化させる方法として、第２の実施の形態と同様の製造工程を用いた場合について説明した。すなわち、図１１に示したように、第１領域Ａは、部分保護膜４２から露出していることにより、ソース・ドレイン電極材料膜５２の剥離工程を経て膜厚が減少し、周囲の領域よりも凹んだ凹部となる。
【０１０５】
しかしながら、図３４に示したように、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも窪んだ凹部となっているようにすることも可能である。第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａおよび領域Ｃよりも相対的に高い凸部となっており、第１領域Ａと第２領域Ｂとの間に段差が生じている。
【０１０６】
また、本変形例でも、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なっている。
【０１０７】
図３５ないし図３８は、図３４に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。なお、なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。
【０１０８】
まず、第１の実施の形態と同様にして、図３に示した工程により、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、第１の実施の形態と同様にして、図４に示した工程により、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。
【０１０９】
そののち、図３５に示したように、第１の実施の形態と同様にして、図５に示した工程により、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設ける。
【０１１０】
部分保護膜４２を形成したのち、図３６に示したように、例えばドライエッチングにより、有機半導体層４０のうち部分保護膜４２から露出している領域４３の膜厚を減少させる。これにより、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも窪んだ凹部となった。
【０１１１】
ドライエッチングを用いた領域４３の薄膜化を行ったのち、図３７に示したように、第１の実施の形態と同様にして、図６に示した工程により、有機半導体層４０および部分保護膜４２の上に、ソース・ドレイン電極材料膜５２を形成する。
【０１１２】
続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去する。これにより、図３８に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。
【０１１３】
その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、ドライエッチングを用いた薄膜化を経て膜厚が減少し、周囲の領域よりも窪んだ凹部となる。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に高い凸部となる。よって、チャネル領域４１の膜厚が第１領域Ａと第２領域Ｂとで非連続に変化する。
【０１１４】
最後に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を形成する。以上により、図３４に示した有機ＴＦＴ１００が完成する。
【０１１５】
（変形例８）
上記変形例３では、図３４に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図３９に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。
【０１１６】
（変形例９）
上記変形例７では、図３４に示したように、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも窪んだ凹部となっている場合について説明した。しかしながら、図４０に示したように、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも突出した凸部となっているようにすることも可能である。第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａおよび第３領域Ｃよりも相対的に低い凹部となっており、第１領域Ａと第２領域Ｂとの間に段差が生じている。
【０１１７】
また、本変形例でも、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なっている。
【０１１８】
図４１ないし図４４は、図４０に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。なお、なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。
【０１１９】
まず、第１の実施の形態と同様にして、図３に示した工程により、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、第１の実施の形態と同様にして、図４に示した工程により、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。
【０１２０】
そののち、図４１に示したように、第１の実施の形態と同様にして、図５に示した工程により、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設ける。
【０１２１】
部分保護膜４２を形成したのち、図４２に示したように、例えば真空蒸着法により、有機半導体層４０および部分保護膜４２の上に追加膜４４を形成し、有機半導体層４０の部分保護膜４２から露出している領域４３の膜厚を増加させる。これにより、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも突出した凸部となる。
【０１２２】
追加膜４４は、有機半導体層４０とソース電極５０Ｓまたはドレイン電極５０Ｄとのコンタクト性を良くしたり、あるいは正孔注入層としての機能を持たせたりするために設けるものである。追加膜４４は、例えば、有機半導体層４０と同じ材料で組成の異なる有機半導体膜、または有機半導体に似た性質を有する有機低分子膜により構成されている。断面を観察すると、元の有機半導体層４０と追加膜４４との界面は極めて分かりづらくなっているので、図面では有機半導体層４０と追加膜４４とを一つの層として表している。なお、追加膜４４は、部分保護膜４２の上にも形成されるが、後の工程で自然に除去されるか、ドライエッチング等により除去する。
【０１２３】
追加膜４４を形成したのち、図４３に示したように、第１の実施の形態と同様にして、図６に示した工程により、有機半導体層４０および部分保護膜４２の上に、ソース・ドレイン電極材料膜５２を形成する。
【０１２４】
続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去する。これにより、図４４に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。
【０１２５】
その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、追加膜４４の成膜により膜厚が増加し、第２領域Ｂよりも突出した凸部となる。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に低い凹部となる。よって、チャネル領域４１の膜厚が第１領域Ａと第２領域Ｂとで非連続に変化する。
【０１２６】
最後に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を形成する。以上により、図４０に示した有機ＴＦＴ１００が完成する。
【０１２７】
（変形例１０）
上記変形例９では、図４０に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図４５に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。
【０１２８】
（変形例１１）
上記変形例９では、図４０に示したように、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも突出した凸部となっている場合について説明した。しかしながら、図４６に示したように、第１領域Ａのみが凸部となっているようにすることも可能である。第２領域Ｂおよび第３領域Ｃは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に低い凹部となっており、第１領域Ａと第２領域Ｂとの間に段差が生じている。特にドレイン電極５０Ｄ近傍の第１領域Ａは、電界が集中しやすく電荷注入にとって重要な部位である。従って、第１領域Ａの厚みを大きくして凸部とし、キャリア濃度やイオン化ポテンシャルを作為的に制御することにより、電荷を注入しやすくすることが可能となる。
【０１２９】
また、本変形例でも、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なっている。
【０１３０】
図４７ないし図５０は、図４６に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。なお、なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。
【０１３１】
まず、第１の実施の形態と同様にして、図３に示した工程により、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、第１の実施の形態と同様にして、図４に示した工程により、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。
【０１３２】
そののち、図４７に示したように、第１の実施の形態と同様にして、図５に示した工程により、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設ける。
【０１３３】
部分保護膜４２を形成したのち、図４８に示したように、第１の実施の形態と同様にして、図６に示した工程により、有機半導体層４０および部分保護膜４２の上に、ソース・ドレイン電極材料膜５２を形成する。
【０１３４】
続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１Ｂ上に形成された部分を除去する。これにより、図４９に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。
【０１３５】
ソース電極５０Ｓおよびドレイン電極５０Ｄを形成したのち、図５０に示したように、例えば真空蒸着法により、有機半導体層４０，部分保護膜４２，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に追加膜４４を形成し、第１領域Ａの膜厚を増加させる。
【０１３６】
その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、追加膜４４の成膜により膜厚が増加し、第２領域Ｂよりも突出した凸部となる。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に低い凹部となる。よって、チャネル領域４１の膜厚が第１領域Ａと第２領域Ｂとで非連続に変化する。
【０１３７】
最後に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を形成する。なお、追加膜４４は、部分保護膜４２，ソース電極５０Ｓおよびドレイン電極５０Ｄの上にも成膜されるが、それらは後の工程で自然に除去されるか、ドライエッチング等により除去する。以上により、図４６に示した有機ＴＦＴ１００が完成する。
【０１３８】
（変形例１２）
上記変形例１１では、図４６に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図５１に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。
【０１３９】
以下、有機ＴＦＴ１００を用いた電子機器（表示装置）の実施の形態について説明する。
【０１４０】
（第３の実施の形態）
図５２は、本開示の第３の実施の形態に係る表示装置（電子ペーパー表示装置１）の断面構成を表したものである。電子ペーパー表示装置１は、基板１１上に有機ＴＦＴ１００を有し、その上層に表示素子として電気泳動型表示素子１１０が設けられている。
【０１４１】
基板１１および有機ＴＦＴ１００は、上記第１あるいは第２の実施の形態、実施例１あるいは実施例２、または変形例１−１２と同様に構成されている。有機ＴＦＴ１００のソース電極５０Ｓは、例えば、層間絶縁膜６０に設けられた接続孔Ｈ１を介して配線層７０に接続されている。
【０１４２】
電気泳動型表示素子１１０は、例えば、画素電極１１１と共通電極１１２との間に電気泳動型表示体よりなる表示層１１３を封止したものである。画素電極１１１は、画素毎に配設されており、例えば、平坦化膜１１４に設けられた接続孔Ｈ２を介して配線層７０に接続されている。共通電極１１２は、対向基板１１５上に複数の画素に共通の電極として設けられている。
【０１４３】
（第４の実施の形態）
図５３は、本開示の第４の実施の形態に係る表示装置（有機ＥＬ表示装置２）の断面構造を表したものである。有機ＥＬ表示装置２は、基板１１上に有機ＴＦＴ１００を有し、その上層に表示素子として有機ＥＬ素子１２０が設けられている。この有機ＥＬ表示装置２の発光方式は、いわゆるトップエミッション方式（上面発光方式）であってもよいし、ボトムエミッション方式（下面発光方式）であってもよい。
【０１４４】
基板１１および有機ＴＦＴ１００は、上記第１あるいは第２の実施の形態、実施例１あるいは実施例２、または変形例１−１２と同様に構成されている。有機ＴＦＴ１００のソース電極５０Ｓは、例えば、層間絶縁膜６０に設けられた接続孔Ｈ１を介して配線層７０に接続されている。
【０１４５】
有機ＥＬ素子１２０は、例えば、第１電極１２１上に、画素毎に開口を有する画素分離膜１２２を有しており、この画素分離膜１２２の開口部分に、有機層１２３および第２電極１２４が積層されている。第１電極１２１は、例えば、平坦化膜１２５に設けられた接続孔Ｈ２を介して配線層７０に接続されている。有機ＥＬ素子１２０は、例えば保護絶縁膜１２６によって封止されている。保護絶縁膜１２６上には、熱硬化樹脂または紫外線硬化樹脂などの接着層１２７を間にして、封止用基板１２８が貼り合わせられている。
【０１４６】
（第５の実施の形態）
図５４は、本開示の第５の実施の形態に係る表示装置（液晶表示装置３）の断面構成を表したものである。液晶表示装置３は、基板１１上に有機ＴＦＴ１００を有し、その上層に表示素子として液晶表示素子１３０が設けられている。
【０１４７】
基板１１および有機ＴＦＴ１００は、上記第１あるいは第２の実施の形態、実施例１あるいは実施例２、または変形例１−１２と同様に構成されている。有機ＴＦＴ１００のソース電極５０Ｓは、例えば、層間絶縁膜６０に設けられた接続孔Ｈ１を介して配線層７０に接続されている。
【０１４８】
液晶表示素子１３０は、例えば、画素電極１３１と対向電極１３２との間に液晶層１３３を封止したものであり、画素電極１３１および対向電極１３２の液晶層１３３側の各面には、配向膜１３４Ａ，１３４Ｂが形成されている。画素電極１３１は、画素毎に配設されており、例えば、平坦化膜１３５に設けられた接続孔Ｈ２を介して配線層７０に接続されている。対向電極１３２は、対向基板１３６上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層１３３は、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。
【０１４９】
また、駆動側基板１０の下方には、バックライト１３７が備えられており、基板１１のバックライト１３７側および対向基板１３６上には、偏光板１３８Ａ，１３８Ｂが貼り合わせられている。
【０１５０】
（適用例）
続いて、図５５ないし図６６を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話やスマートフォン等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１５１】
（モジュール）
上記実施の形態の表示装置は、例えば、図５５に示したようなモジュールとして、後述する適用例１〜７などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の表示領域１１Ａの周囲の額縁領域１１Ｂに、配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）１５０が設けられていてもよい。
【０１５２】
（適用例１）
図５６および図５７はそれぞれ、上記実施の形態の表示装置が適用される電子ブック２１０の外観を表したものである。この電子ブック２１０は、例えば、表示部２１１および非表示部２１２を有しており、この表示部２１１が上記実施の形態の表示装置により構成されている。
【０１５３】
（適用例２）
図５８および図５９は、上記実施の形態の表示装置が適用されるスマートフォン２２０の外観を表したものである。このスマートフォン２２０は、例えば、表側に表示部２２１および操作部２２２を有し、裏側にカメラ２２３を有しており、この表示部２２１が上記実施の形態の表示装置により構成されている。
【０１５４】
（適用例３）
図６０は、上記実施の形態の表示装置が適用されるテレビジョン装置２３０の外観を表したものである。このテレビジョン装置２３０は、例えば、フロントパネル２３１およびフィルターガラス２３２を含む映像表示画面部２３３を有しており、この映像表示画面部２３３は、上記実施の形態の表示装置により構成されている。
【０１５５】
（適用例４）
図６１および図６２は、上記実施の形態の表示装置が適用されるデジタルカメラ２４０の外観を表したものである。このデジタルカメラ２４０は、例えば、フラッシュ用の発光部２４１、表示部２４２、メニュースイッチ２４３およびシャッターボタン２４４を有しており、この表示部２４２が上記実施の形態の表示装置により構成されている。
【０１５６】
（適用例５）
図６３は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータ２５０の外観を表したものである。このノート型パーソナルコンピュータ２５０は、例えば、本体２５１，文字等の入力操作のためのキーボード２５２および画像を表示する表示部２５３を有しており、この表示部２５３が上記実施の形態の表示装置により構成されている。
【０１５７】
（適用例６）
図６４は、上記実施の形態の表示装置が適用されるビデオカメラ２６０の外観を表したものである。このビデオカメラは、例えば、本体部２６１，この本体部２６１の前方側面に設けられた被写体撮影用のレンズ２６２，撮影時のスタート／ストップスイッチ２６３および表示部２６４を有している。そして、この表示部２６４が上記実施の形態の表示装置により構成されている。
【０１５８】
（適用例７）
図６５および図６６は、上記実施の形態の表示装置が適用される携帯電話機２７０の外観を表したものである。この携帯電話機２７０は、例えば、上側筐体２７１と下側筐体２７２とを連結部（ヒンジ部）２７３で連結したものであり、ディスプレイ２７４，サブディスプレイ２７５，ピクチャーライト２７６およびカメラ２７７を有している。ディスプレイ２７４またはサブディスプレイ２７５が、上記実施の形態の表示装置により構成されている。
【０１５９】
以上、実施の形態および実施例を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。
【０１６０】
例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【０１６１】
また、上記実施の形態および実施例では、有機ＴＦＴ１００の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
【０１６２】
更に、本開示は、表示装置のほか、センサアレイ等の他の電子機器にも適用可能である。
【０１６３】
なお、本開示は以下のような構成を取ることも可能である。
（１）
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む
薄膜トランジスタ。
（２）
前記チャネル領域の上端部は、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有する
前記（１）記載の薄膜トランジスタ。
（３）
前記非連続的な領域のそれぞれの直上に位置する膜の種類が異なる
前記（１）または（２）記載の薄膜トランジスタ。
（４）
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
前記（２）記載の薄膜トランジスタ。
（５）
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の非連続的な領域を有し、
前記非連続的な領域の少なくとも一つの膜抵抗が５×１０14Ω以上である
薄膜トランジスタ。
（６）
前記チャネル領域の上端部は、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有する
前記（５）記載の薄膜トランジスタ。
（７）
前記非連続的な領域のそれぞれの直上に位置する膜の種類が異なる
前記（５）または（６）記載の薄膜トランジスタ。
（８）
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
前記（６）記載の薄膜トランジスタ。
（９）
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の膜厚が非連続に変化している
薄膜トランジスタ。
（１０）
前記チャネル領域の上端部は、前記非連続的な膜厚の変化として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有すると共に、前記第１領域と前記第２領域との間に段差を有する
前記（９）記載の薄膜トランジスタ。
（１１）
前記膜厚が非連続に変化している領域のそれぞれの直上に位置する膜の種類が異なる
前記（９）または（１０）記載の薄膜トランジスタ。
（１２）
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
前記（１０）記載の薄膜トランジスタ。
（１３）
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域を形成する工程と
を含む薄膜トランジスタの製造方法。
（１４）
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の上端部に、少なくとも２種の非連続的な領域を設け、
前記非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とする工程と
を含む薄膜トランジスタの製造方法。
（１５）
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の膜厚を非連続に変化させる工程と
を含む薄膜トランジスタの製造方法。
（１６）
前記保護膜を形成する工程において、前記保護膜と前記チャネル領域の端との間に有意な間隔を設け、
前記ソース電極および前記ドレイン電極を形成する工程において、前記チャネル領域の上端部に、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを形成する
前記（１３）ないし（１５）のいずれか１項に記載の薄膜トランジスタの製造方法。
（１７）
前記保護膜を形成したのち、前記ソース・ドレイン電極材料膜を形成する前に、前記有機半導体層の前記保護膜から露出した領域の表面にドーピングを行う工程を含む
を含む前記（１３）ないし（１６）のいずれか１項に記載の薄膜トランジスタの製造方法。
（１８）
前記ソース電極および前記ドレイン電極を形成したのち、前記保護膜を除去する工程を含む
前記（１３）ないし（１７）のいずれか１項に記載の薄膜トランジスタの製造方法。
（１９）
前記ソース電極および前記ドレイン電極を形成したのち、前記保護膜を残す
前記（１３）ないし（１７）のいずれか１項に記載の薄膜トランジスタの製造方法。
（２０）
薄膜トランジスタを備え、
前記薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む
電子機器。
【符号の説明】
【０１６４】
１１…基板、２０…ゲート電極、３０…ゲート絶縁膜、４０…有機半導体層、４１…チャネル領域、４１Ａ…チャネル領域の上端部、４２…部分保護膜、４４…追加膜、５０Ｓ…ソース電極、５０Ｄ…ドレイン電極、６０…層間絶縁膜、７０…配線層、Ａ…第１領域、Ｂ…第２領域、Ｃ…第３領域。
【図１】
2014056955.tif 000003
【図２】
2014056955.tif 000004
【図３】
2014056955.tif 000005
【図４】
2014056955.tif 000006
【図５】
2014056955.tif 000007
【図６】
2014056955.tif 000008
【図７】
2014056955.tif 000009
【図８】
2014056955.tif 000010
【図９】
2014056955.tif 000011
【図１０】
2014056955.tif 000012
【図１１】
2014056955.tif 000013
【図１２】
2014056955.tif 000014
【図１３】
2014056955.tif 000015
【図１４】
2014056955.tif 000016
【図１５】
2014056955.tif 000017
【図１６】
2014056955.tif 000018
【図１７】
2014056955.tif 000019
【図１８】
2014056955.tif 000020
【図１９】
2014056955.tif 000021
【図２０】
2014056955.tif 000022
【図２１】
2014056955.tif 000023
【図２２】
2014056955.tif 000024
【図２３】
2014056955.tif 000025
【図２４】
2014056955.tif 000026
【図２５】
2014056955.tif 000027
【図２６】
2014056955.tif 000028
【図２７】
2014056955.tif 000029
【図２８】
2014056955.tif 000030
【図２９】
2014056955.tif 000031
【図３０】
2014056955.tif 000032
【図３１】
2014056955.tif 000033
【図３２】
2014056955.tif 000034
【図３３】
2014056955.tif 000035
【図３４】
2014056955.tif 000036
【図３５】
2014056955.tif 000037
【図３６】
2014056955.tif 000038
【図３７】
2014056955.tif 000039
【図３８】
2014056955.tif 000040
【図３９】
2014056955.tif 000041
【図４０】
2014056955.tif 000042
【図４１】
2014056955.tif 000043
【図４２】
2014056955.tif 000044
【図４３】
2014056955.tif 000045
【図４４】
2014056955.tif 000046
【図４５】
2014056955.tif 000047
【図４６】
2014056955.tif 000048
【図４７】
2014056955.tif 000049
【図４８】
2014056955.tif 000050
【図４９】
2014056955.tif 000051
【図５０】
2014056955.tif 000052
【図５１】
2014056955.tif 000053
【図５２】
2014056955.tif 000054
【図５３】
2014056955.tif 000055
【図５４】
2014056955.tif 000056
【図５５】
2014056955.tif 000057
【図５６】
2014056955.tif 000058
【図５７】
2014056955.tif 000059
【図５８】
2014056955.tif 000060
【図５９】
2014056955.tif 000061
【図６０】
2014056955.tif 000062
【図６１】
2014056955.tif 000063
【図６２】
2014056955.tif 000064
【図６３】
2014056955.tif 000065
【図６４】
2014056955.tif 000066
【図６５】
2014056955.tif 000067
【図６６】
2014056955.tif 000068