(57)【要約】【課題】近似２次項を簡単な構成で生成する。【解決手段】連続値をとる入力信号ｘを離散値ｘpに変換するＡＤ変換器１５と、入力信号ｘを入力し離散値ｘpに応じて利得が変化する可変利得増幅器１１と、可変利得増幅器１１の出力信号に係数ａ2を乗じる係数増幅器２３とで構成され、係数増幅器２３の出力に近似２次項ａ2ｘpｘが生成されるようにする。【選択図】図１
2014056458.tif 000002
【特許請求の範囲】
【請求項１】
連続値をとる入力信号を離散値に変換する変換器と、前記入力信号を入力し前記離散値に応じて利得が変化する可変利得増幅器と、該可変利得増幅器の出力信号に係数を乗じる係数増幅器とで構成され、
該係数増幅器の出力に近似２次項が生成されることを特徴とする項生成回路。
【請求項２】
連続値をとる入力信号を離散値に変換する変換器と、前記離散値に応じて利得が変化するｎ−１個の可変利得増幅器（ｎは３以上の整数）と、第ｎ−１番目の可変利得増幅器の出力信号に係数を乗じる係数増幅器とで構成され、
ｎ−１個の前記可変利得増幅器は、第１番目の可変利得増幅器の入力に前記入力信号が入力され、以降、第ｍ番目の可変利得増幅器（ｍは２以上且つｎ−１以下の整数）の入力に第ｍ−１番目の可変利得増幅器の出力信号が入力されるように接続され、
第１から第ｎ−１番目の前記可変利得増幅器は、全て同一利得に設定され、
前記係数増幅器の出力に近似ｎ次項が生成されることを特徴とする項生成回路。
【請求項３】
請求項２に記載の係数増幅器を第ｎ番目の係数増幅器とし、さらに、請求項２に記載の項生成回路に対して、
前記入力信号に係数を乗じる第１番目の係数増幅器と、第１から第ｎ−２番目の前記可変利得増幅器の各出力信号のそれぞれに係数をそれぞれ乗じる第２から第ｎ−１番目のｎ−２個の係数増幅器と、前記第１から前記第ｎ番目の係数増幅器の各出力信号と任意の値とを加算する加算器とが追加され、
前記加算器の出力に近似ｎ次関数が生成されることを特徴とする関数生成回路。
【請求項４】
連続値をとる入力信号を離散値に変換する第１の変換器と、前記入力信号を入力し前記離散値に応じて利得が変化する可変利得増幅器と、前記離散値を前記入力信号に相当する値に逆変換する第２の変換器と、前記入力信号と前記第２の変換器の出力信号との差分を入力し前記可変利得増幅器と同一利得に設定された補正用可変利得増幅器と、前記可変利得増幅器の出力信号と前記補正用可変増幅器の出力信号との和に係数を乗じる係数増幅器とを備え、
該係数増幅器の出力側に補正項付近似２次項が生成されることを特徴とする項生成回路。
【請求項５】
連続値をとる入力信号を離散値に変換する第１の変換器と、前記離散値に応じて利得が変化するｎ−１個の可変利得増幅器（ｎは３以上の整数）と、前記離散値を前記入力信号に相当する値に逆変換する第２の変換器と、前記離散値に応じて利得が変化するｎ−１個の補正用可変利得増幅器と、第ｎ−１番目の可変利得増幅器の出力信号と第ｎ−１番目の補正用可変増幅器の出力信号との和に係数を乗じる係数増幅器とで構成され、
ｎ−１個の前記可変利得増幅器は、第１番目の可変利得増幅器の入力に前記入力信号が入力され、以降、第ｍ番目の可変利得増幅器（ｍは２以上且つｎ−１以下の整数）の入力に第ｍ−１番目の可変利得増幅器の出力信号が入力されるように接続され、
ｎ−１個の前記補正用可変利得増幅器は、第１番目の補正用可変利得増幅器の入力に前記入力信号と前記第２の変換器の出力信号との差分が入力され、以降、第ｍ番目の補正用可変利得増幅器の入力に第ｍ−１番目の補正用可変利得増幅器の出力信号が入力されるように接続され、
第１から第ｎ−１番目の前記可変利得増幅器は、全て同一利得に設定され、
第１番目の前記補正用可変利得増幅器は、前記可変利得増幅器と同一利得に設定され、第２からｎ−１番目の前記補正用可変利得増幅器のうち、第ｍ番目の補正用可変利得増幅器は、前記可変利得増幅器のｍ／(ｍ−１）倍の利得に設定され、
前記係数増幅器の出力に補正項付近似ｎ次項が生成されることを特徴とする項生成回路。
【請求項６】
請求項５に記載の係数増幅器を第ｎ番目の係数増幅器とし、さらに、請求項５に記載の項生成回路に対して、
前記入力信号に係数を乗じる第１番目の係数増幅器と、第１から第ｎ−２番目の前記可変利得増幅器の各出力信号と第１から第ｎ−２番目の前記補正用可変増幅器の各出力信号とのそれぞれの和に係数をそれぞれ乗じる第２から第ｎ−１番目のｎ−２個の係数増幅器と、前記第１から前記第ｎ番目の係数増幅器の各出力信号と任意の値とを加算する加算器とが追加され、
前記加算器の出力に補正項付近似ｎ次関数が生成されることを特徴とする関数生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子の共振周波数の温度変化を打ち消す信号の生成に好適な項生成回路および関数生成回路に関する。
【背景技術】
【０００２】
一般に、水晶発振器に用いられるＡＴカット水晶振動子の共振周波数の温度変化は、図７（ａ）に示すように、２５℃辺りを変曲点とするほぼ３次曲線となり、使用温度範囲−４０〜＋８５℃での周波数変化量は±１０〜±３０ｐｐｍ（parts per million）となっている。温度補償型水晶発振器（ＴＣＸＯ：Temperature Compensated Ｘtal Oscillator)は、発振部を電圧制御型水晶発振器(ＶＣＸＯ：Voltage Controlled Ｘtal Oscillator)で構成して、水晶振動子の共振周波数の温度変化を打ち消すように、電圧制御型水晶発振器の制御電圧を制御することで、出力周波数の変動を抑制している。
【０００３】
一例として、図７（ｂ）に概略構成を示す特許文献１や、特許文献２に記載される温度補償型水晶発振器では、温度センサ５１の出力電圧ＶTEMPを元に、近似ｎ次関数の関数生成回路５２において、近似ｎ次関数からなる温度補償制御電圧ＶCONTを生成して、これを電圧制御型水晶発振器５３に入力させることで、水晶振動子の共振周波数の温度変化を打ち消している。なお、図７（ｂ）では、±１ｐｐｍ以下の高い周波数安定度を得るために、ほぼ３次曲線となる水晶振動子の共振周波数の温度変化に対して、より高次の近似５次関数を生成する構成となっている。
【０００４】
また、近似ｎ次関数の関数生成回路の各次数項の生成については、定数項および１次項はそれぞれ固定電圧や温度センサ出力電圧ＶTEMPから容易に生成できるが、３次以上の高次項（ＶTEMP3、ＶTEMP4、ＶTEMP5）については何らかの回路が必要となり、例えば特許文献１では、図８（ａ）に示すような回路で生成している。
【０００５】
図８（ａ）では、利得ｋ1、ｋ2、ｋ3の差動増幅器６１、６２、６３の差動入力の一方を共通の入力電圧ＶIN（＝ＶTEMP）とし、他方を閾値電圧ＶTH1、ＶTH2、ＶTH3として、入力電圧ＶINと閾値電圧ＶTH1、ＶTH2、ＶTH3の差分の合成出力ＶOUTを、合成回路６４から得る構成となっている。このとき、利得ｋ1、ｋ2、ｋ3および閾値電圧ＶTH1、ＶTH2、ＶTH3の設定値、並びに差分の合成の仕方によって、図８（ｂ）に示すような偶関数および奇関数となる入出力特性を生成し、折れ線近似によって近似次数項を得ている。また、その他の高次項の生成方法としては、折れ線近似ではなく、関数そのものを実現するために特許文献３のような乗算器を用いる方法もある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４０７０１３９号公報
【特許文献２】特許第４８９５６９０号公報
【特許文献３】特開２００１−６８９３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、折れ線近似による近似次数項の生成方法では、それぞれの差動増幅器の利得や閾値電圧の設定値には相関性がなく、個別に調整して合わせ込む必要があるという問題がある。さらに、より多くの折れ線を使って近似精度を向上させると、回路規模が増加し調整がより複雑になるという問題がある。また、関数そのものを実現する方法は、調整や近似精度の向上の点で有効な解決策ではあるが、乗算器を用いる方法は、変数が冪乗で変化するため、とりうる値の範囲が大きくなり、実回路で実現することは難しいという問題がある。
【０００８】
本発明の目的は、個別に調整する必要がなく乗算器を用いない方法で近似次数項を生成し、水晶振動子の共振周波数の温度変化を打ち消すことができるようにすることである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に記載の近似２次項の項生成回路は、連続値をとる入力信号を離散値に変換する変換器と、前記入力信号を入力し前記離散値に応じて利得が変化する可変利得増幅器と、該可変利得増幅器の出力信号に係数を乗じる係数増幅器とで構成され、該係数増幅器の出力に近似２次項が生成されることを特徴とする。
【００１０】
本近似回路の動作原理を以下に述べる。ｘを変数とし、ａn、ａn-1、・・・、ａ1、ａ0を係数とし、ｎを２以上の整数としたｎ次関数
ｆ（ｘ）＝ａnｘn＋ａn−1ｘn−1＋・・・＋ａ1ｘ＋ａ0             （１）
において、ｋを２以上ｎ以下の整数とし、ｋ次項係数ａkと、変数ｘの任意の値ｘaと、ｘaに近い値ｘpのｋ−１乗値ｘpk−1と、の積であるａkｘpk−1ｘaは、ｋ次項ａkｘakに近似し、式（２）となる。ただし、ｘpはｘaに近い値である。
ａkｘak≒ａkｘpk−1ｘa                                        （２）
【００１１】
ここで、変数ｑを自然数として、ｘが取りうる範囲内で小さい方から値ｘ1、ｘ2、ｘ3、・・・・、ｘq−2、ｘq−1、ｘqを選んで、区間ｘ1〜ｘ2、ｘ2〜ｘ3、・・・、ｘq−2〜ｘq−1、ｘq−1〜ｘqとし、各区間内での代表値をｘpとし、変数ｘの任意の値ｘaが属する区間のｘpを用いることにすれば、式（２）は変数ｘの取りうる範囲内で成り立つこととなり、式（２）を変数ｘによる一般式で書き表すと、式（３）となる。ただし、ｘpは変数ｘを区分けしたときの区間内の値である。
ａkｘk≒ａkｘpk−1ｘ                                         （３）
【００１２】
また、式（３）を用いて、ｋが２からｎまでの近似次数項と式（１）のｎ次関数ｆ(ｘ)の１次項ａ1ｘと定数項ａ0との総和をとると、式（４）に示す近似ｎ次関数ｇ(ｘ)となる。
ｇ（ｘ）＝ａnｘpn−1ｘ＋ａn−1ｘpn−2ｘ＋・・・
＋ａ3ｘp2ｘ＋ａ2ｘpｘ＋ａ1ｘ＋ａ0                   （４）
この式（４）の各次数項は、係数ａnｘpn−1と変数ｘとの積であり、変数ｘの冪乗は用いていない。
【００１３】
以上の説明より、本発明の請求項１に記載の近似２次項の項生成回路によれば、式（３）においてｋ＝２とした近似２次項ａ2ｘpｘを実現することができる。具体的には、連続値をとる入力信号をｘとし、可変利得増幅器の利得を離散値ｘpとし、係数増幅器の係数をａ2とすれば、これらの積から近似２次項ａ2ｘpｘが得られる。なお、離散値と可変利得増幅器の利得が異なる場合でも、これらの値の間に比例関係が成立するようにすれば、係数増幅器の係数調整により近似２次項ａ2ｘpｘと同一値を得ることができる。
【００１４】
本発明の請求項２に記載の近似ｎ次項の項生成回路は、連続値をとる入力信号を離散値に変換する変換器と、前記離散値に応じて利得が変化するｎ−１個の可変利得増幅器（ｎは３以上の整数）と、第ｎ−１番目の可変利得増幅器の出力信号に係数を乗じる係数増幅器とで構成され、ｎ−１個の前記可変利得増幅器は、第１番目の可変利得増幅器の入力に前記入力信号が入力され、以降、第ｍ番目の可変利得増幅器（ｍは２以上且つｎ−１以下の整数）の入力に第ｍ−１番目の可変利得増幅器の出力信号が入力されるように接続され、第１から第ｎ−１番目の前記可変利得増幅器は、全て同一利得に設定され、前記係数増幅器の出力に近似ｎ次項が生成されることを特徴とする。
【００１５】
本発明の請求項２に記載の近似ｎ次項の項生成回路によれば、式（３）においてｋ＝ｎとした近似ｎ次項ａnｘpn−1ｘを実現することができる。具体的には、連続値をとる入力信号をｘとし、第１から第ｎ−１の可変利得増幅器の利得を離散値ｘpとし、係数増幅器の係数をａnとすれば、第ｎ−１の可変利得増幅器の出力はｘpn−1ｘとなり、係数増幅器の出力は近似ｎ次項ａnｘpn−1ｘとなる。なお、離散値と第１から第ｎ−１の可変利得増幅器の利得が異なる場合でも、これらの値の間に比例関係が成立するようにすれば、係数増幅器の係数調整により、式（３）の近似ｎ次項ａnｘpn−1ｘと同一値を得ることができる。
【００１６】
本発明の請求項３に記載の近似ｎ次関数の関数生成回路は、請求項２に記載の係数増幅器を第ｎ番目の係数増幅器とし、さらに、請求項２に記載の項生成回路に対して、前記入力信号に係数を乗じる第１番目の係数増幅器と、第１から第ｎ−２番目の前記可変利得増幅器の各出力信号のそれぞれに係数をそれぞれ乗じる第２から第ｎ−１番目のｎ−２個の係数増幅器と、前記第１から前記第ｎ番目の係数増幅器の各出力信号と任意の値とを加算する加算器とが追加され、前記加算器の出力に近似ｎ次関数が生成されることを特徴とする。
【００１７】
本発明の請求項３に記載の近似ｎ次関数の関数生成回路によれば、式（４）の近似ｎ次関数ｇ（ｘ）を実現することができる。具体的には、連続値をとる入力信号をｘとし、第１から第ｎ−１の可変利得増幅器の利得を離散値ｘpとし、第１から第ｎの係数増幅器の係数をａ1、ａ2、・・・、ａn−1、ａnとする。このとき、第１から第ｎの係数増幅器の各出力では、ａ1ｘ、ａ2ｘpｘ、ａ3ｘp2ｘ、・・・、ａn−1ｘpn−2ｘ、ａnｘpn−1ｘが生成され、これらの値と定数項ａ0に相当する任意の値を加算することで、近似ｎ次関数ｇ（ｘ）が得られる。なお、離散値と第１から第ｎ−１の可変利得増幅器の利得が異なる場合でも、これらの値の間に比例関係が成立するようにすれば、第２から第ｎの係数増幅器の係数調整により、式（４）の各近似次数項ａ2ｘpｘ、ａ3ｘp2ｘ、・・・、ａn−1ｘpn−2ｘ、ａnｘpn−1ｘと同一値を得ることができる。
【００１８】
本発明の請求項４に記載の補正項付近似２次項の項生成回路は、連続値をとる入力信号を離散値に変換する第１の変換器と、前記入力信号を入力し前記離散値に応じて利得が変化する可変利得増幅器と、前記離散値を前記入力信号に相当する値に逆変換する第２の変換器と、前記入力信号と前記第２の変換器の出力信号との差分を入力し前記可変利得増幅器と同一利得に設定された補正用可変利得増幅器と、前記可変利得増幅器の出力信号と前記補正用可変増幅器の出力信号との和に係数を乗じる係数増幅器とを備え、該係数増幅器の出力側に補正項付近似２次項が生成されることを特徴とする。
【００１９】
本補正項付近似２次項の項生成回路の動作原理を以下に述べる。式（３）の近似では、変数ｘがｘp以外のときに近似誤差分
ａkｘpk−1ｘ−ａkｘk                                            （５）
が発生する。そこで、式（５）の近似誤差分を低減するため、式（３）に補正項を追加する。
【００２０】
一般に、ｘを変数とする関数ｆ（ｘ）は、変数ｘの変化分△ｘが、｜ｘ｜＞＞｜Δｘ｜の関係にあれば、ｆ（ｘ）の導関数ｆ’（ｘ）を用いた近似式
ｆ（ｘ±｜Δｘ｜）≒ｆ（ｘ）±ｆ’（ｘ）×｜Δｘ｜            （６）
が成り立つ。
【００２１】
そこで、Δｘ＝ｘ−ｘp、つまりｘ＝ｘp＋Δｘとして、式（５）の近似誤差分を打ち消す正負反転の−（式（５））に上記式（６）を適用すると、
−（式（５））＝−（ａkｘpk−1ｘ−ａkｘk）
＝−ａkｘpk−1（ｘp＋Δｘ）＋ａk（ｘp＋Δｘ）k
≒−ａkｘpk−1（ｘp＋Δｘ）＋ａkｘpk＋ｋａkｘpk−1Δｘ
＝−ａkｘpk−1Δｘ＋ｋａkｘpk−1Δｘ
＝（ｋ−１）ａkｘpk−1（ｘ−ｘp）                （７）
の補正項が得られる。
【００２２】
よって、式（３）の右辺に式（７）の補正項（ｋ−１）ａkｘpk−1（ｘ−ｘp）を追加した式（８）を補正項付近似ｋ次項とする。ただし、ｘpは変数ｘを区間分けしたときの区間内の値である。
ａkｘpk≒ａkｘpk−1ｘ＋（ｋ−１）ａkｘpk−1（ｘ−ｘp）            （８）
【００２３】
また、式（８）を用いて、ｋが２からｎまでの補正項付近似次数項と式（１）のｎ次関数ｆ（ｘ）の１次項ａ1ｘと定数項ａ0との総和をとると、式（９）に示す補正項付近似ｎ次関数ｈ（ｘ）となる。
ｈ（ｘ）＝ａnｘpn−1ｘ＋（ｎ−１）ａnｘpn−1（ｘ−ｘp）
＋ａn−1ｘpn−2ｘ＋（ｎ−２）ａn−1ｘpn−2（ｘ−ｘp）
＋・・・
＋ａ3ｘp2ｘ＋２ａ3ｘp2（ｘ−ｘp）
＋ａ2ｘpｘ＋ａ2ｘp（ｘ−ｘp）
＋ａ1ｘ
＋ａ0                                                （９）
なお、式（９）の各次数項は係数ａnｘpn−1と変数ｘとの積、各補正項は係数（ｋ−１）ａnｘpn−1と変数（ｘ−ｘp）の積であり、いずれも変数ｘの冪乗は用いていない。
【００２４】
以上の説明より、本発明の請求項４に記載の補正項付近似２次項の項生成回路によれば、式（８）においてｋ＝２とした補正項付近似２次項ａ2ｘpｘ＋ａ2ｘp（ｘ−ｘp）を実現することができる。ここで、請求項１に記載の近似２次項の項生成回路に追加された補正項ａ2ｘp（ｘ−ｘp）は、連続値をとる入力信号をｘとし、第２の変換器の出力を離散値ｘpとし、補正用可変利得増幅器の利得を可変利得増幅器と同一とし、係数増幅器の係数をａ2として得られる。
【００２５】
本発明の請求項５に記載の補正項付近似ｎ次項の項生成回路は、連続値をとる入力信号を離散値に変換する第１の変換器と、前記離散値に応じて利得が変化するｎ−１個の可変利得増幅器（ｎは３以上の整数）と、前記離散値を前記入力信号に相当する値に逆変換する第２の変換器と、前記離散値に応じて利得が変化するｎ−１個の補正用可変利得増幅器と、第ｎ−１番目の可変利得増幅器の出力信号と第ｎ−１番目の補正用可変増幅器の出力信号との和に係数を乗じる係数増幅器とで構成され、ｎ−１個の前記可変利得増幅器は、第１番目の可変利得増幅器の入力に前記入力信号が入力され、以降、第ｍ番目の可変利得増幅器（ｍは２以上且つｎ−１以下の整数）の入力に第ｍ−１番目の可変利得増幅器の出力信号が入力されるように接続され、ｎ−１個の前記補正用可変利得増幅器は、第１番目の補正用可変利得増幅器の入力に前記入力信号と前記第２の変換器の出力信号との差分が入力され、以降、第ｍ番目の補正用可変利得増幅器の入力に第ｍ−１番目の補正用可変利得増幅器の出力信号が入力されるように接続され、第１から第ｎ−１番目の前記可変利得増幅器は、全て同一利得に設定され、第１番目の前記補正用可変利得増幅器は、前記可変利得増幅器と同一利得に設定され、第２からｎ−１番目の前記補正用可変利得増幅器のうち、第ｍ番目の補正用可変利得増幅器は、前記可変利得増幅器のｍ／(ｍ−１）倍の利得に設定され、前記係数増幅器の出力に補正項付近似ｎ次項が生成されることを特徴とする。
【００２６】
本発明の請求項５に記載の補正項付近似ｎ次項の項生成回路によれば、式（８）においてｋ＝ｎとした補正項付近似ａnｘpn−1ｘ＋（ｎ−１）ａnｘpn−1（ｘ−ｘp）を実現することができる。ここで、請求項２に記載の近似ｎ次項の項生成回路に追加された補正項（ｎ−１）ａnｘpn−1（ｘ−ｘp）は、連続値をとる入力信号をｘとし、第２の変換器の出力を離散値ｘpとし、第ｍ＋１の補正用可変利得増幅器の利得を可変利得増幅器の（ｍ＋１）／ｍ倍の利得とし、前記係数増幅器の係数をａnとして得られる。なお、離散値と第１から第ｎ−１の可変利得増幅器の利得が異なる場合でも、これらの値の間に比例関係が成立するようにすれば、係数増幅器の係数調整により、補正項付近似ｎ次数項ａnｘpn−1ｘ＋（ｎ−１）ａnｘpn−1（ｘ−ｘp）と同一値を得ることができる。
【００２７】
本発明の請求項６に記載の補正項付近似ｎ次関数の関数生成回路は、請求項５に記載の係数増幅器を第ｎ番目の係数増幅器とし、さらに、請求項５に記載の項生成回路に対して、前記入力信号に係数を乗じる第１番目の係数増幅器と、第１から第ｎ−２番目の前記可変利得増幅器の各出力信号と第１から第ｎ−２番目の前記補正用可変増幅器の各出力信号とのそれぞれの和に係数をそれぞれ乗じる第２から第ｎ−１番目のｎ−２個の係数増幅器と、前記第１から前記第ｎ番目の係数増幅器の各出力信号と任意の値とを加算する加算器とが追加され、前記加算器の出力に補正項付近似ｎ次関数が生成されることを特徴とする。
【００２８】
本発明の請求項６に記載の補正項付近似ｎ次関数の関数生成回路によれば、式（９）の補正項付近似ｎ次関数ｈ（ｘ）を実現することができる。具体的には、連続値をとる入力信号をｘとし、第１から第ｎ−１の可変利得増幅器の利得を離散値ｘpとし、第２から第ｎ−１の補正用可変利得増幅器の利得は、第ｍ＋１の補正用可変利得増幅器の利得を可変利得増幅器の（ｍ＋１）／ｍ倍の利得とするようにし、第１から第ｎの係数増幅器の係数をａ1、ａ2、・・・、ａn−1、ａnとする。
【００２９】
このとき、第１から第ｎの係数増幅器の各出力では、ａ1ｘ、ａ2ｘpｘ＋ａ2ｘp（ｘ−ｘp）、ａ3ｘp2ｘ＋２ａ3ｘp2（ｘ−ｘ。）、・・・、ａn−1ｘpn−2ｘ＋（ｎ−２）ａn−1ｘpn−2（ｘ−ｘp）、ａnｘpn−1ｘ＋（ｎ−１）ａnｘpn−1（ｘ−ｘp）が生成され、これらの値と定数項ａ0に相当する任意の値を加算することで、補正項付近似ｎ次関数ｈ（ｘ）が得られる。なお、離散値と第１から第ｎ−１の可変利得増幅器の利得が異なる場合でも、これらの値の間に比例関係が成立するようにすれば、第２から第ｎの係数増幅器の係数調整により、式（９）の各補正項付近似次数項ａ2ｘpｘ＋ａ2ｘp（ｘ−ｘp）、ａ3ｘp2ｘ＋２ａ3ｘp2（ｘ−ｘ。）、・・・、ａn−1ｘpn−2ｘ＋（ｎ−２）ａn−1ｘpn−2（ｘ−ｘp）、ａnｘpn−1ｘ＋（ｎ−１）ａnｘpn−1（ｘ−ｘp）と同一値を得ることができる。
【発明の効果】
【００３０】
本発明によれば、任意次数の近似ｎ次項や関数を高い近似精度で生成できる。また、ほぼ同一回路の繰り返しで構成できるため半導体集積回路に適し、小型で高精度な温度補償型水晶発振器を実現することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施例に係る近似２次項を生成する項生成回路を示す図である。
【図２】本発明の第２の実施例に係る５次の近似ｎ次関数を生成する関数生成回路を示す図である。
【図３Ａ】本発明の第２の実施例に係る近似次数項の導出例を示す図であり、関数ｙ＝ａ2ｘ2と関数ｙ＝ａ2ｘpｘの特性図である。
【図３Ｂ】近似２次項およびａ2ｘ2とその近似２次項との誤差分の特性図である。
【図３Ｃ】近似３次項およびａ3ｘ3とその近似３次項との誤差分の特性図である。
【図３Ｄ】近似４次項およびａ4ｘ4とその近似４次項との誤差分の特性図である。
【図３Ｅ】近似５次項およびａ5ｘ5とその近似５次項との誤差分の特性図である。
【図４】本発明の第３の実施例に係る補正項付近似２次項を生成する項生成回路を示す図である。
【図５】本発明の第４の実施例に係る５次の補正項付近似ｎ次関数を生成する関数生成回路を示す図である。
【図６Ａ１】本発明の第４の実施例に係る補正項付近似次数項の導出例を示す図であり、関数ｙ＝ａ2ｘ2と関数ｙ＝ａ2ｘpｘと関数ｙ＝２ａ2ｘp（ｘ−ｘp）＋ａ2ｘp2の特性図である。
【図６Ａ２】関数ｙ＝ａ3ｘ3と関数ｙ＝ａ3ｘp2ｘと関数ｙ＝３ａ3ｘp2（ｘ−ｘp）＋ａ3ｘp3の特性図である。
【図６Ｂ】補正項付近似２次項およびａ2ｘ2とその補正項付近似２次項との誤差分の特性図である。
【図６Ｃ】補正項付近似３次項およびａ3ｘ3とその補正項付近似３次項との誤差分の特性図である。
【図６Ｄ】補正項付近似４次項およびａ4ｘ4とその補正項付近似４次項との誤差分の特性図である。
【図６Ｅ】補正項付近似５次項およびａ5ｘ5とその補正項付近似５次項との誤差分の特性図である。
【図７】（ａ）は水晶振動子の温度による共振周波数の変化を示す特性図、（ｂ）は温度補償型水晶発振器の概略構成を示す図である。
【図８】（ａ）は従来の近似高次項生成回路の回路図、（ｂ）はその近似高次項生成回路の入出力特性図である。
【発明を実施するための形態】
【００３２】
＜第１の実施例＞
図１に本発明の第１の実施例の近似２次項を生成する項生成回路を示す。本実施例の近似２次項生成回路は、可変利得増幅器１１とＡＤ変換器１５と係数増幅器２３とで構成される。
【００３３】
入力端子１から入力される変数ｘ（連続値）は、ＡＤ変換器１５により離散値ｘpに変換される。可変利得増幅器１１の利得Ｇは、その離散値ｘpに応じて変化する。ここで、離散値ｘpが一定となる変数ｘの区間で、可変利得増幅器１１の利得Ｇを離散値ｘpと同じ値（Ｇ＝ｘp）とし、係数増幅器２３の利得をａ2とすると、近似２次項出力端子３には、式（２）においてｋ＝２とした右辺（＝ａ2ｘpｘ）が得られる。
【００３４】
なお、離散値ｘpと可変利得増幅器１１の利得Ｇが異なる値でも、これらが比例関係Ｇ＝ｓｘp（ｓは比例定数）にあれば、可変利得増幅器１１の出力はｓ倍となるので、係数増幅器２３の利得ａ2をｓ分の１すればよい。
【００３５】
＜第２の実施例＞
図２に本発明の第２の実施例の５次の近似ｎ次関数を生成する関数生成回路を示す。本発明の５次近似ｎ次関数生成回路は、可変利得増幅器１１、１２、１３、１４とＡＤ変換器１５からなる近次項生成部１０と、オフセット２１と係数増幅器２２、２３、２４、２５、２６と多入力加算器２７からなる次数項合成部２０とで構成される。
【００３６】
近次項生成部１０では、入力端子１から入力される変数ｘ（連続値）を、同じ利得Ｇを持ち直列接続された可変利得増幅器１１、１２、１３、１４で順に増幅する。また、変数ｘはＡＤ変換器１５により離散値ｘpに変換される。可変利得増幅器１１、１２、１３、１４の利得Ｇは、その離散値ｘpに応じて変化する。ここで、離散値ｘpが一定となる変数ｘの区間で、可変利得増幅器１１、１２、１３、１４の利得Ｇを離散値ｘpと同じ値とすると、可変利得増幅器１１、１２、１３、１４の出力はそれぞれｘpｘ、ｘp2ｘ、ｘp3ｘ、ｘp4ｘとなる。
【００３７】
次数項合成部２０では、可変利得増幅器１１、１２、１３、１４の各出力に係数増幅器２３、２４、２５、２６の利得ａ2、ａ3、ａ4、ａ5を乗じて、２次から５次の近似次数項を生成する。さらに、多入力加算器２７で、２次から５次の近似次数項と、変数ｘに係数増幅器２２の利得ａ1を乗じた１次項ａ1ｘと、オフセット２１の定数項ａ0との総和をとると、出力端子２の出力はａ5ｘp4ｘ＋ａ4ｘp3ｘ＋ａ3ｘp2ｘ＋ａ2ｘpｘ＋ａ1ｘ＋ａ0となり、式（２）においてｋ＝５とした右辺が得られる。
【００３８】
なお、離散値ｘpと可変利得増幅器１１、１２、１３、１４の利得Ｇが異なる値でも、これらが比例関係Ｇ＝ｓｘp（ｓは比例定数）にあれば、可変利得増幅器１１、１２、１３、１４の出力は、ｓ倍、ｓ2倍、ｓ3倍、ｓ4倍となるので、係数増幅器２３、２４、２５、２６の利得ａ2、ａ3、ａ4、ａ5をそれぞれｓ分の１、ｓ2分の１、ｓ3分の１、ｓ4分の１すればよい。
【００３９】
図２では一例として５次の近似ｎ次関数の関数生成回路を示しているが、可変利得増幅器の直列接続数を増減することにより、任意の次数の近似次数項生成回路、近似ｎ次関数生成回路を構成できる。また、図２では全ての次数項を生成するように係数増幅器を接続しているが、不要な次数項は係数増幅器を削除してもよい。
【００４０】
ここで、図３Ａ〜図３Ｅを用いて本発明の第２の実施例に係る近似次数項の導出例を示す。図３Ａは、近似２次項の特性例として、関数ｙ＝ａ2ｘ2と関数ｙ＝ａ2ｘpｘをプロットしたもので、変数ｘがｘpのときは、両関数のｙ値は同一となることから、変数ｘがｘpに近いときは両関数のｙ値は近似する。
【００４１】
さらに、図３Ｂは、図３Ａの変数ｘを、・・・、−１２〜−８、−７〜−３、−２〜＋２、＋３〜＋７、＋８〜＋１２、・・・と分割し、各区間内の値ｘpを、・・・、−１０、−５、０、５、＋１０、・・・として、関数ｙ＝ａ2ｘpｘおよび関数ｙ＝ａ2ｘ2と関数ｙ＝ａ2ｘpｘの誤差分をプロットしたものである。ここで、係数ａ2は１０−3とし、左縦軸は関数ｙ＝ａ2ｘpｘ（太い実線）、右縦軸は関数ｙ＝ａ2ｘ2と関数ｙ＝ａ2ｘpｘの誤差分（細い破線）、を示す。
【００４２】
また、図３Ｃ、図３Ｄ、図３Ｅは、変数ｘの範囲および各区間内の値ｘpを図３Ｂと同一としたときの３次項、４次項、５次項のプロットを示し、各プロットの左縦軸および右縦軸の値の範囲が図３Ｂと同一となるように係数ａ3、ａ4、ａ5は、それぞれ１０−5、１０−7、１０−9としている。
【００４３】
図３Ｂから図３Ｅは、左縦軸の目盛りに対して右縦軸の目盛りは１０分の１となっており、誤差分を示す細い破線は、変数ｘの値により正負に振動しているものの絶対値は太い実線と同等になっていることから、各次数項は誤差分±１０％の近似が得られる。
【００４４】
＜第３の実施例＞
図４に本発明の第３の実施例の補正項付近似２次項を生成する項生成回路を示す。本実施例の補正項付近似２次項生成回路は、第１の実施例の構成に、ＤＡ変換器３５と減算器３６と補正用可変利得増幅器３１と加算器３７を追加した構成となっている。
【００４５】
入力端子１から入力される変数ｘ（連続値）は、ＡＤ変換器１５により離散値ｘpに変換される。可変利得増幅器１１の利得Ｇは、その離散値ｘpに応じて変化する。ここで、離散値ｘpが一定となる変数ｘの区間で、可変利得増幅器１１の利得Ｇを離散値ｘpと同じ値（Ｇ＝ｘp）とし、可変利得増幅器１１の出力ｘpｘを得る。ＤＡ変換器３５では、離散値ｘpを連続値ｘDACに変換する。減算器３６で変数ｘと連続値ｘDACとの差分（ｘ−ｘDAC）をとり、補正用可変利得増幅器３１で可変利得増幅器１１と同じ利得（Ｇ＝ｘp）を乗じて、補正用可変利得増幅器３１の出力ｘp（ｘ−ｘDAC）を得る。
【００４６】
加算器３７では、可変利得増幅器１１の出力ｘpｘと補正用可変利得増幅器３１の出力ｘp（ｘ−ｘDAC）の和をとる。係数増幅器２３の利得をａ2とすると、補正項付近似２次項出力端子４の出力は、ａ2ｘpｘ＋ａ2ｘp（ｘ−ｘDAC）となる。ここで、ｘDAC＝ｘp、すなわちＡＤ変換器１５とＤＡ変換器３５での変換前後の連続量が同一となるようにすると、補正項付近似２次項出力端子４には、式（８）においてｋ＝２とした右辺が得られる。
【００４７】
なお、離散値ｘpと可変利得増幅器１１および補正用可変利得増幅器３１の利得Ｇが異なる値でも、これらが比例関係Ｇ＝ｓｘp（ｓは比例定数）にあれば、可変利得増幅器１１および補正用可変利得増幅器３１の出力は、ｓ倍となるので、係数増幅器２３の利得ａ2をｓ分の１すればよい。
【００４８】
＜第４の実施例＞
図５に本発明の第４の実施例の５次の補正項付近似ｎ次関数を生成する関数生成回路を示す。本発明の５次の補正項付近似ｎ次関数生成回路は、図２に示した第２の実施例の５次の近似ｎ次関数生成回路の構成に、補正用可変利得増幅器３１、３２、３３、３４とＤＡ変換器３５と減算器３６と加算器３７、３８、３９、４０からなる補正項付近次項生成部３０を追加した構成となっている。
【００４９】
近次項生成部１０は、本発明の第２の実施例と同一構成で同一動作を行う。補正項付近次項生成部３０では、ＤＡ変換器３５で離散値ｘpを連続値ｘDACに変換し、減算器３６で変数ｘと連続値ｘDACとの差分をとり、その差分（ｘ−ｘDAC）を、可変利得増幅器１１の利得（Ｇ＝ｘp）を基準として各利得がＧ、２×Ｇ、（３／２）×Ｇ、（４／３）×Ｇで直列接続された補正用可変利得増幅器３１、３２、３３、３４で順に増幅する。各補正用可変利得増幅器３１、３２、３３、３４の出力は、ｘp（ｘ−ｘDAC）、２ｘp2（ｘ−ｘDAC）、３ｘp3（ｘ−ｘDAC）、４ｘp4（ｘ−ｘDAC）となる。加算器３７、３８、３９、４０では、それぞれ、可変利得増幅器１１、１２、１３、１４の出力ｘpｘ、ｘｐ2ｘ、ｘp3ｘ、ｘp4ｘと補正用可変利得増幅器３１、３２、３３、３４の出力の和をとる。
【００５０】
次数項合成部２０は、第２の実施例と同一構成で同一動作であるが、係数増幅器２３、２４、２５、２６の入力を加算器３７、３８、３９、４０の出力とし、係数増幅器２３、２４、２５，２６の利得ａ2、ａ3、ａ4、ａ5を乗じて、２次から５次の補正項付近似次数項を生成する。さらに、多入力加算器２７で、２次から５次の補正項付近似次数項と、変数ｘに係数増幅器２２の利得ａ1を乗じた１次項ａ1ｘと、オフセット２１の定数項ａ0との総和をとると、出力端子２の出力は、
ａ5（ｘp4ｘ＋４ｘp4（ｘ−ｘDAC））＋ａ4（ｘp3ｘ＋３ｘp3（ｘ−ｘDAC））
＋ａ3（ｘp2ｘ＋２ｘp2（ｘ−ｘDAC））＋ａ2（ｘpｘ＋ｘp（ｘ−ｘDAC））＋ａ1ｘ＋ｘp
の値となる。ここで、ｘDAC＝ｘp、すなわちＡＤ変換器１５とＤＡ変換器３５での変換前後の連続量が同一となるようにすると、出力端子２には、式（９）においてｋ＝５とした右辺が得られる。
【００５１】
なお、離散値ｘpと可変利得増幅器１１、１２、１３、１４の利得および補正用可変利得増幅器３１、３２、３３、３４の基準利得である利得Ｇが異なる値であっても、これらが比例関係Ｇ＝ｓｘp（ｓは比例定数）にあれば、可変利得増幅器１１、１２、１３、１４および補正用可変利得増幅器３１、３２、３３、３４の出力は、ｓ倍、ｓ2倍、ｓ3倍、ｓ4倍となるので、係数増幅器２３、２４、２５、２６の利得ａ2、ａ3、ａ4、ａ5をそれぞれｓ分の１、ｓ2分の１、ｓ3分の１、ｓ4分の１すればよい。
【００５２】
図５では、一例として５次の補正項付近似ｎ次関数生成回路を示しているが、可変利得増幅器および補正用可変利得増幅器の直列接続数を増減することにより、任意の次数の補正項付近似ｎ次関数生成回路を構成できる。また、図５では全ての次数項を生成するように加算器および係数増幅器を接続しているが、不要な次数項は加算器および係数増幅器を削除してもよい。
【００５３】
ここで、図６Ａ１、図６Ａ２、図６Ｂ〜図６Ｅを用いて本発明の第４の実施例に係る補正項付近似次数項の導出例を示す。図６Ａ１は、近似２次項の特性例として、関数ｙ＝ａ2ｘ2と関数ｙ＝ａ2ｘpｘおよび式（６）から得られる近似関数ｙ＝２ａ2ｘp（ｘ−ｘp）＋ａ2ｘp2のプロットを示す。このうち、関数ｙ＝ａ2ｘ2と関数ｙ＝ａ2ｘpｘは、第２の実施例の図３Ａと同一であるから、補正項付近似２次項ａ2ｘpｘ＋ａ2ｘp（ｘ−ｘp）の基本近似項ａ2ｘpｘが得られる。また、補正項付近似２次項ａ2ｘpｘ＋ａ2ｘp（ｘ−ｘp）の補正項ａ2ｘp（ｘ−ｘp）は、「近似関数ｙ＝２ａ2ｘp（ｘ−ｘp）＋ａ2ｘp2のｘpを基準とした増分２ａ2ｘp（ｘ−ｘp）」と「関数ｙ＝ａ2ｘpｘのｘpを基準とした増分ａ2ｘp（ｘ−ｘp）」の差分で得られる。
【００５４】
同様に図６Ａ２は、近似３次項の特性例として、関数ｙ＝ａ3ｘ3と関数ｙ＝ａ3ｘp2ｘおよび式（６）から得られる近似関数ｙ＝３ａ3ｘp2（ｘ−ｘp）＋ａ3ｘp3のプロットを示す。近似２次項と同様な考え方で、基本近似項は３ａ3ｘp2ｘ、補正項は２ａ3ｘp2（ｘ−ｘp）となり、補正項付近似３次項ａ3ｘp2ｘ＋２ａ3ｘp2（ｘ−ｘp）が得られる。
【００５５】
図６Ｂ〜図６Ｅは、変数ｘの分割方法、各区間内の値ｘP、左縦軸および右縦軸の表記、各次数項の係数の条件を、第２の実施例の図３Ｂ〜図３Ｅと同一にした場合の補正項付近似２次項から補正項付近似５次項のプロットを示しており、補正項を追加することにより近似精度が向上することがわかる。
【符号の説明】
【００５６】
１：入力端子
２：出力端子
３：近似２次項出力端子
４：補正付近似２次項出力端子
１０：近似項生成部、１１，１２，１３，１４：可変利得増幅器、１５：ＡＤ変換器
２０：次数項合成部、２１：オフセット、２２，２３，２４，２５，２６：係数増幅器、２７：多入力加算器
３０：補正項付近似項生成部、３１，３２，３３，３４：補正用可変利得増幅器、３５：ＤＡ変換器、３６：減算器、３７，３８，３９，４０：加算器
【図１】
2014056458.tif 000003
【図２】
2014056458.tif 000004
【図３Ａ】
2014056458.tif 000005
【図３Ｂ】
2014056458.tif 000006
【図３Ｃ】
2014056458.tif 000007
【図３Ｄ】
2014056458.tif 000008
【図３Ｅ】
2014056458.tif 000009
【図４】
2014056458.tif 000010
【図５】
2014056458.tif 000011
【図６Ａ１】
2014056458.tif 000012
【図６Ａ２】
2014056458.tif 000013
【図６Ｂ】
2014056458.tif 000014
【図６Ｃ】
2014056458.tif 000015
【図６Ｄ】
2014056458.tif 000016
【図６Ｅ】
2014056458.tif 000017
【図７】
2014056458.tif 000018
【図８】
2014056458.tif 000019