(57)【要約】【課題】本発明は、多層基板に関する。【解決手段】本発明による多層基板は、上部面に微細パターン層が形成される第２絶縁層と、前記微細パターン層のパターンピッチより大きいパターンピッチを有する回路パターン層が上部面に形成され、前記第２絶縁層と異なる材料からなる第３絶縁層と、を含み、内部配線の微細化及び集積度向上が可能で、且つワーページ問題も改善されることができる。【選択図】図１
2014131017.tif 000002
【特許請求の範囲】
【請求項１】
上部面に微細パターン層が形成される第２絶縁層と、
前記微細パターン層のパターンピッチより大きいパターンピッチを有する回路パターン層が上部面に形成され、前記第２絶縁層と異なる材料からなる第３絶縁層と、
を含む多層基板。
【請求項２】
前記第３絶縁層は、前記第２絶縁層に比べて前記多層基板の外部面に近く配置されることを特徴とする請求項１に記載の多層基板。
【請求項３】
前記第２絶縁層は、前記第３絶縁層に比べて表面粗さが小さいことを特徴とする請求項２に記載の多層基板。
【請求項４】
前記第３絶縁層は、ガラス繊維を含む物質からなる芯材を内部に含むことを特徴とする請求項３に記載の多層基板。
【請求項５】
前記第２絶縁層は、ポリイミドからなることを特徴とする請求項４に記載の多層基板。
【請求項６】
前記第２絶縁層は、フィラーを含むことを特徴とする請求項４に記載の多層基板。
【請求項７】
前記第２絶縁層はＡＢＦからなり、前記第３絶縁層はＰＰＧからなることを特徴とする請求項６に記載の多層基板。
【請求項８】
前記フィラーは、直径が５μｍ未満であることを特徴とする請求項６に記載の多層基板。
【請求項９】
前記フィラーは、扁平度が０．５未満であることを特徴とする請求項６に記載の多層基板。
【請求項１０】
キャビティが備えられた第１絶縁層と、
前記キャビティに少なくとも一部が挿入され、表面に外部電極が備えられた電子部品と、
をさらに含み、
前記第２絶縁層は、前記第１絶縁層上で前記電子部品をカバーし、
前記微細パターン層と前記外部電極は、ビアにより直接連結されることを特徴とする請求項１に記載の多層基板。
【請求項１１】
前記第１絶縁層の表面には導体パターン層がさらに備えられ、
前記微細パターン層と前記導体パターン層は、ビアにより直接連結されることを特徴とする請求項１０に記載の多層基板。
【請求項１２】
前記第３絶縁層は、前記多層基板の最外郭に少なくとも一層で備えられることを特徴とする請求項１０に記載の多層基板。
【請求項１３】
前記第２絶縁層は、前記第１絶縁層から前記多層基板の最外郭方向に少なくとも二層で備えられることを特徴とする請求項１０に記載の多層基板。
【請求項１４】
前記第１絶縁層は、金属材を含むメタルコアであることを特徴とする請求項１０に記載の多層基板。
【請求項１５】
前記微細パターン層のパターンピッチは１０μｍ以下であり、前記回路パターン層のパターンピッチは１５μｍ以上であることを特徴とする請求項１に記載の多層基板。
【請求項１６】
前記微細パターン層の線幅は１０μｍ以下であり、前記回路パターン層の線幅は１５μｍ以上であることを特徴とする請求項１５に記載の多層基板。
【請求項１７】
前記微細パターン層は、セミアディティブ法（Ｓｅｍｉ  Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ；ＳＡＰ）により形成され、
前記回路パターン層は、モディファイドセミアディティブ法（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ  Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ；ＭＳＡＰ）により形成されることを特徴とする請求項１に記載の多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板に関する。
【背景技術】
【０００２】
電子機器の軽量化、小型化、高速化、多機能化、高性能化の傾向に対応するために、印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ；ＰＣＢ）に複数の配線層を形成するいわゆる多層基板技術が開発され、さらに、能動素子や受動素子などの電子部品を多層基板の内部に内蔵する技術も開発された。
【０００３】
例えば、特許文献１には、キャビティに電子部品を挿入し、複数の層からなる印刷回路基板及びその製造方法が開示されている。
【０００４】
一方、多層基板の分野において、重要な課題のうち一つとして、内蔵された電子部品が電圧又は電流を含む信号を外部の回路や他のデバイスと効率的に送受信できるようにすることを挙げることができる。
【０００５】
また、最近、電子部品の高性能化、電子部品及び電子部品内蔵基板の小型化、薄型化の傾向が進むにつれて、より薄くて狭い基板に小型電子部品を内蔵し、この電子部品の外部電極を外部と連結させるためには、回路パターンの集積度向上も必須的に伴わなければならない。
【０００６】
一方、電子部品内蔵基板が一層薄くなることによって基板の反り現象が深刻な問題として浮び上がっている。このような反り現象はいわゆるワーページ（Ｗａｒｐａｇｅ）と呼ばれることもあり、熱膨張係数が異なる多様な物質で電子部品内蔵基板を構成することによってワーページが深刻化している。
【０００７】
このようなワーページを減少させるために、従来は剛性が強い材料で絶縁層を形成する方法を適用したが、剛性が強い材料のみで絶縁層を具備した場合、絶縁層の表面が粗いため、絶縁層上に形成される配線パターンの集積度を向上させることには限界があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２０１２／０００６４６９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一目的は、内部配線の集積度を向上し、且つワーページが減少された多層基板を提供することである。
【課題を解決するための手段】
【００１０】
前記のような目的を達成するために導き出された本発明の一実施形態による多層基板は、上部面に微細パターン層が形成される第２絶縁層と、前記微細パターン層のパターンピッチより大きいパターンピッチを有する回路パターン層が上部面に形成され、前記第２絶縁層と異なる材料からなる第３絶縁層と、を含むことができる。
【００１１】
このとき、前記第３絶縁層は、前記第２絶縁層に比べて前記多層基板の外部面に近く配置されることが好ましい。
【００１２】
また、前記第２絶縁層は、前記第３絶縁層に比べて表面粗さが小さいことが好ましい。
【００１３】
また、前記第３絶縁層は、ガラス繊維を含む物質からなる芯材を内部に含むことができる。
【００１４】
また、前記第２絶縁層は、ポリイミドからなることができる。
【００１５】
また、前記第２絶縁層は、フィラーを含むことができる。
【００１６】
また、前記第２絶縁層はＡＢＦからなり、前記第３絶縁層はＰＰＧからなることができる。
【００１７】
また、前記フィラーは、直径が５μｍ未満であることが好ましく、扁平度が０．５未満であることが好ましい。
【００１８】
一方、本発明の一実施形態による多層基板は、キャビティが備えられた第１絶縁層と、前記キャビティに少なくとも一部が挿入され、表面に外部電極が備えられた電子部品と、をさらに含み、前記第２絶縁層は、前記第１絶縁層上で前記電子部品をカバーし、前記微細パターン層と前記外部電極は、ビアにより直接連結されることができる。
【００１９】
このとき、前記第１絶縁層の表面には導体パターン層がさらに備えられ、前記微細パターン層と前記導体パターン層は、ビアにより直接連結されることができる。
【００２０】
また、前記第３絶縁層は、前記多層基板の最外郭に少なくとも一層で備えられることができる。
【００２１】
また、前記第２絶縁層は、前記第１絶縁層から前記多層基板の最外郭方向に少なくとも二層で備えられることができる。
【００２２】
また、前記第１絶縁層は、金属材を含むメタルコアであってもよい。
【００２３】
また、前記微細パターン層のパターンピッチは１０μｍ以下であり、前記回路パターン層のパターンピッチは１５μｍ以上であってもよい。
【００２４】
このとき、前記微細パターン層の線幅は１０μｍ以下であり、前記回路パターン層の線幅は１５μｍ以上であってもよい。
【００２５】
また、前記微細パターン層は、セミアディティブ法（Ｓｅｍｉ  Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ；ＳＡＰ）により形成され、前記回路パターン層は、モディファイドセミアディティブ法（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ  Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ；ＭＳＡＰ）により形成されることができる。
【発明の効果】
【００２６】
前記のように構成された本発明は、内部配線の微細化及び集積度向上が可能で、且つワーページ問題も改善されることができるという有用な効果を提供する。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態による多層基板を概略的に例示した断面図である。
【図２】本発明の一実施形態による多層基板において、第３絶縁層を概略的に示す部分拡大断面図である。
【図３】本発明の一実施形態による多層基板において、第２絶縁層を概略的に示す部分拡大断面図である。
【図４】本発明の他の実施形態による多層基板において、第２絶縁層を概略的に示す部分拡大断面図である。
【図５】図４に例示した第２絶縁層にパターン層を形成する時に発生される問題点を説明するための部分拡大工程断面図である。
【図６】本発明の他の実施形態による多層基板を概略的に例示した断面図である。
【図７】本発明の他の実施形態による多層基板を概略的に例示した断面図である。
【発明を実施するための形態】
【００２８】
本発明の利点及び特徴、それらを達成する技術は、添付図面と共に詳細に後述されている実施形態を参照すると明らかになるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態に具現されることができる。本実施形態は、本発明の開示が完全になるようにし、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に知らせるために提供されることができる。明細書の全文における同一の参照符号は、同一の構成要素を示す。
【００２９】
本明細書で使われている用語は、実施形態を説明するためのものであり、本発明を制限するためのものではない。本明細書で、単数形は文章で特別に言及しない限り複数形も含む。明細書で使われている‘含む（ｃｏｍｐｒｉｓｅ）’及び／又は‘含んでいる（ｃｏｍｐｒｉｓｉｎｇ）’は言及された構成要素、段階、動作及び／又は素子は、一つ以上の他の構成要素、段階、動作及び／又は素子の存在又は追加を排除しない。
【００３０】
図示の簡略化及び明瞭化のために、図面は一般的な構成方式を示し、本発明の説明された実施形態の議論を不必要に不明瞭にすることを避けるために、公知された特徴及び技術の詳細な説明は、省略されることができる。付加的に、図面の構成要素は、必ず縮尺によって図示されたものではない。例えば、本発明の実施形態の理解を助けるために、図面の一部構成要素の大きさは、他の構成要素に比べて誇張されることができる。互いに異なる図面の同一の参照符号は、同一の構成要素を示し、類似の参照符号は、必ずそうではないが、類似の構成要素を示すことができる。
【００３１】
明細書及び請求範囲において、“第１”、“第２”、“第３”、及び“第４”などの用語は、類似の構成要素間の区分のために使われ、必ずそうではないが、特定順序又は発生順序を記述するために使われる。そのように使われる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示又は説明されたものではない他のシーケンスで動作することができるように適切な環境下で互換可能であることが理解されるであろう。同様に、ここで、方法が一連の段階を含むと記述される場合、ここに提示されたそのような段階の順序は必ずそのような段階が実行されることができる順序を意味するものではなく、任意の記述された段階は、省略可能であり、又はここに記述されていない任意の他の段階がその方法に付加可能である。
【００３２】
明細書及び請求範囲の“左側”、“右側”、“前”、“後”、“上部”、“底”、“上に”、“下に”などの用語は、説明のために使われるものであり、必ず不変の相対的位置を記述するためのものではない。そのように使われる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示又は説明されたものではない他の方向に動作することができるように適切な環境下で互換可能であるこが理解されるであろう。ここで、使われた用語“連結される”は、電気的又は非電気的方式に直接又は間接的に接続されると定義される。ここで、互いに“隣接する”と記述された対象は、その文章が使われる文脈に対し、適切に、互いに物理的に接触したり、互いに近接したり、互いに同一な一般的範囲又は領域にあるものを意味する。ここで、“一実施形態で”という文章の存在は、必ずそうではないが、同一の実施形態を意味する。
【００３３】
以下、添付図面を参照して本発明の構成及び作用効果をより詳細に説明する。
【００３４】
図１は、本発明の一実施形態による多層基板１００を概略的に例示した断面図である。
【００３５】
図１を参照すると、本発明の一実施形態による多層基板１００は、第２絶縁層１２０及び第３絶縁層１４０を含むことができる。
【００３６】
このとき、第２絶縁層１２０の上部面には微細パターン層１３０が形成され、第３絶縁層１４０の上部面には回路パターン層１５０が形成されることができる。
【００３７】
ここで、微細パターン層１３０は、回路パターン層１５０に比べてパターンピッチが小さくてもよい。
【００３８】
また、第２絶縁層１２０と第３絶縁層１４０は、互いに異なる材質で具現される。
【００３９】
すなわち、本発明の一実施形態による多層基板１００では、第２絶縁層１２０上にパターンピッチが相対的に小さい微細パターン層１３０を形成し、第２絶縁層と異なる材料からなる第３絶縁層１４０上にはパターンピッチが相対的に大きい回路パターン層１５０を形成したものである。
【００４０】
電子機器や電子部品１０の小型化及び薄型化の傾向によってその内部に備えられるパターンの線幅及びピッチの減少が必要であり、ワーページによる問題も共に解決されなければならない。
【００４１】
これにより、ワーページを減少させることができるように芯材を含む材料で絶縁層を具現しているが、芯材を含む材料の表面は相当粗いため、微細回路パターンを具現しにくい。
【００４２】
また、微細回路パターンを具現するために芯材を含まない材料で絶縁層を具現する場合にはワーページによる問題が深刻化する。
【００４３】
すなわち、従来の一般的な多層基板において、配線パターンの微細化とワーページの低減という課題は、トレードオフ（Ｔｒａｄｅ  Ｏｆｆ）関係にある。
【００４４】
本発明の例示的な実施形態によると、微細パターン層１３０の形成が可能な材料で第２絶縁層１２０を具現し、微細パターン層１３０より相対的にパターンピッチが大きい回路パターン層１５０は、第３絶縁層１４０上に備えられることができる。
【００４５】
このとき、第３絶縁層１４０は、多層基板１００のワーページを減少させることができる材料からなることができる。すなわち、第２絶縁層１２０よりも熱膨張率が小さいか、剛性の大きな材料で第３絶縁層１４０を実装することができる。一実施形態として、第３絶縁層１４０は、内部に芯材１４２を含むことができ、このとき、芯材１４２にはガラス繊維（Ｇｌａｓｓ  Ｆｉｂｅｒ）などが適用されることができる。例えば、第３絶縁層１４０は、ＰＰＧ（Ｐｒｅ−ｐｒｅｇ）からなることができる。
【００４６】
また、第３絶縁層１４０が第２絶縁層１２０に比べて多層基板１００の外側に位置するようにするのがワーページの減少に有利である。
【００４７】
一方、第３絶縁層１４０の剛性を強化するために、芯材１４２を含む場合、第３絶縁層１４０の表面粗さが相対的に大きくなることができる。
【００４８】
図２は、本発明の一実施形態による多層基板１００において、第３絶縁層１４０を概略的に示す部分拡大断面図であり、図３は、本発明の一実施形態による多層基板１００において、第２絶縁層１２０を概略的に示す部分拡大断面図である。
【００４９】
図２及び図３を参照すると、第３絶縁層１４０に芯材１４２が含まれることによって、芯材１４２が含まれない第２絶縁層１２０に比べて表面粗さが大きくなることを理解することができる。
【００５０】
図４は、本発明の他の実施形態による多層基板において、第２絶縁層１２０′を概略的に示す部分拡大断面図であり、図５は、図４に例示した第２絶縁層１２０′にパターン層を形成する時に発生される問題点を説明するための部分拡大工程断面図である。
【００５１】
図４を参照すると、第２絶縁層１２０′は、フィラー１２１を含むことができる。フィラー１２１は、主に無機物からなることができ、絶縁物質の内部に備えられて誘電率を低くする機能を遂行する。フィラー１２１は、第２絶縁層１２０′の熱膨張係数を減少させたり、剛性を一定水準向上させたりする役割をすることもできる。
【００５２】
図３及び図４に例示されたように、第２絶縁層１２０には芯材１４２が備えられておらず、場合によってフィラー１２１が含まれることができる。
【００５３】
例えば、第２絶縁層１２０は、ＡＢＦからなることができる。
【００５４】
一方、第２絶縁層１２０′にフィラー１２１が含まれる場合、第２絶縁層１２０′の表面粗さが大きくなることができる。
【００５５】
図５を参照すると、セミアディティブ法（Ｓｅｍｉ  Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ；ＳＡＰ）を適用して回路パターンを形成する場合、シード層１２３をエッチング方式に除去する過程が含まれ、このとき、図示されたように、表面粗さが大きい場合、被エッチング部（Ｅ）が厚くなり、この厚さほどエッチングする過程で導電パターン１３０′も共にエッチングされるため、パターンの厚さが不必要に薄くなる結果を招くようになる。
【００５６】
したがって、ＳＡＰ法を適用して第２絶縁層１２０上に微細パターン層１３０を具備するために、フィラー１２１の直径は一定水準以下に制限される必要があり、特に、フィラー１２１の直径が５μｍ未満になるようにすることが好ましい。
【００５７】
また、フィラー１２１の形状が楕円形に近いほど絶縁物質内での流動性（ｆｌｏｗａｂｉｌｉｔｙ）が悪くなって第２絶縁層１２０′表面が粗くなるため、フィラー１２１の扁平度は０．５未満になるようにすることが好ましい。
【００５８】
これにより、第２絶縁層１２０の表面粗さは、ＳＡＰ法を適用して回路パターンを微細に形成するのに十分な値を有することができ、したがって、第２絶縁層１２０、１２０′に備えられる微細パターン層１３０は、ＳＡＰ法を適用して形成されることができる。
【００５９】
一方、芯材１４２を含んで表面粗さが大きくなった第３絶縁層１４０上にＳＡＰ法を適用して微細な回路パターンを形成する場合にも、図５を参照して説明したことと類似の原理により問題が発生し得る。
【００６０】
したがって、第３絶縁層１４０上に備えられる回路パターン層１５０は、銅ホイル（Ｃｕ  ｆｏｉｌ）を接合した後、メッキでパターンを具現するモディファイドセミアディティブ法（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ  Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ；ＭＳＡＰ）により形成されることが好ましい。
【００６１】
また、電子部品１０が高性能化されることによって、電子部品１０に備えられる外部電極１１間のピッチがだんだん小さくなる傾向にある。
【００６２】
したがって、電子部品１０の外部電極１１に接している第２絶縁層１２０の表面に形成される微細パターン層１３０は、電子部品１０の外部電極１１に対応して集積度が高く具現されることが好ましい。
【００６３】
本発明の例示的な実施形態によると、前記微細パターン層１３０のパターンピッチは１０μｍ以下であり、前記回路パターン層１５０のパターンピッチは１５μｍ以上である。さらに、前記微細パターン層１３０の線幅は１０μｍ以下であり、前記回路パターン層１５０の線幅は１５μｍ以上である。
【００６４】
また、図１を参照すると、本発明の一実施形態による多層基板１００は、第１絶縁層１１０及び電子部品１０をさらに含むことができる。
【００６５】
このとき、第１絶縁層１１０は、コア基板であってもよく、金属材を含むメタルコアであってもよい。
【００６６】
これにより、多層基板１００のワーページ現象がさらに減少されることができる。
【００６７】
また、電子部品１０は、外部電極１１（又は、外部端子）を具備した能動素子又は受動素子であってもよい。
【００６８】
ここで、第２絶縁層１２０は、第１絶縁層１１０上に形成されるビルドアップ層であってもよい。
【００６９】
すなわち、キャビティ１１１に備えられた電子部品１０及び第１絶縁層１１０を第２絶縁層１２０がカバーすることができる。
【００７０】
また、第２絶縁層１２０上に形成される微細パターン層１３０は、ビア１２５によって電子部品１０の外部電極１１と最短経路に連結されることができる。
【００７１】
また、第１絶縁層１１０の表面には導体パターン層１１５がさらに備えられることができ、この導体パターンもビア１２６によって微細パターン層１３０と最短経路に連結されることができる。
【００７２】
電子部品１０がＩＣなど能動素子の場合、表面に複数個の外部電極１１が形成されており、電子部品１０の性能の向上につれて電子部品１０に備えられる外部電極１１の数は増加している。さらに、電子機器の小型化の傾向に応じてＩＣなどの電子部品１０も小型化されている傾向にあるため、相当小さい電子部品１０の表面に相当多い外部電極１１が備えられなければならず、この外部電極１１の各々を多様な経路を介して他の電子部品１０や他のデバイスと連結するための回路パターンも狭い面積内で数多いラインで具現される必要がある。
【００７３】
本発明の一実施形態による多層基板１００の場合、電子部品１０の外部電極１１がビア１２５によって第２絶縁層１２０上の微細パターン層１３０と直接連結され、前述したような理由で、第２絶縁層１２０上の微細パターン層１３０をなす回路は、その線幅が狭くなるほど、そのパターンピッチが小さくなるほど、多層基板１００の面積を減らすのに有利である。
【００７４】
特に、第２絶縁層１２０が芯材１４２を含む絶縁物質からなる場合、微細パターン層１３０のパターンピッチを減少させることに限界があるため、本発明の発明者は、第２絶縁層１２０が芯材１４２を含まない物質からなるようにした。
【００７５】
また、第３絶縁層１４０が芯材１４２を含む物質からなるようにして、ワーページも減少させることができるようにした。
【００７６】
これにより、本発明の一実施形態による多層基板１００は、回路の集積化と同時にワーページ問題も改善されることができる。
【００７７】
以上、第２絶縁層１２０が第１絶縁層１１０の上部に備えられ、第２絶縁層１２０の上部に第３絶縁層１４０が備えられた場合を説明したが、図１に例示されたように、第２絶縁層１２０及び第３絶縁層１４０などは、第１絶縁層１１０の下部にも同じ方式に備えられることができる。
【００７８】
図６は、本発明の他の実施形態による多層基板２００を概略的に例示した断面図であり、図７は、本発明の他の実施形態による多層基板３００を概略的に例示した断面図である。
【００７９】
図６及び図７を参照すると、第１絶縁層１１０上に３層以上の配線層が備えられることができる。このとき、微細パターン層１３０が一層さらに必要な場合には、図６に例示されたように、第２絶縁層１２０及び微細パターン層１３０を二層以上に形成することができる。
【００８０】
このとき、第１絶縁層１１０から連続して二個の層が第２絶縁層１２０からなるようにすることが好ましい。
【００８１】
すなわち、図６において、１２０及び１３０で表示した部分が一層をなし、その上部に２２０及び２３０で表示した部分が他の一層になるようにすることができる。
【００８２】
反対に、微細パターン層１３０がさらに必要でない場合、図７に例示されたように、第３絶縁層１４０及び回路パターン層１５０を二層以上に形成することがワーページの減少に有利である。
【００８３】
すなわち、図７において、１４０及び１５０で表示した部分が一層をなし、その下部に２４０及び２５０で表示した部分が他の一層になるようにすることができる。
【符号の説明】
【００８４】
１０  電子部品
１１  外部電極
１００  多層基板
１１０  第１絶縁層
１１１  キャビティ
１１５  導体パターン層
１２０、１２０′、２２０  第２絶縁層
１２１  フィラー
１２３  シード層
１２５、１２６  ビア
１３０、２３０  微細パターン層
１３０′  導電パターン
Ｅ  被エッチング部
１４０、２４０  第３絶縁層
１４２  芯材
１５０、２５０  回路パターン層
【図１】
2014131017.tif 000003
【図２】
2014131017.tif 000004
【図３】
2014131017.tif 000005
【図４】
2014131017.tif 000006
【図５】
2014131017.tif 000007
【図６】
2014131017.tif 000008
【図７】
2014131017.tif 000009