(57)【要約】【課題】従来の角速度センサよりも低コストで製作でき、さらなる小型化を可能にする。【解決手段】ダイヤフラム部（12）を構成する１層以上の振動板層（21,22)を薄膜形成技術によって形成する。角速度センサ（10）の構造体の寸法と、材料の弾性パラメータから計算される共振振動モードの共振周波数をf [kHz]、錘部（14）の質量をＭ[mg]、ダイヤフラム部12の周長をr[m]、圧電体層32にかかる応力をσp[Pa］、膜厚をtp[m]、下部電極と振動板層(21,22)とを含む複数層で構成される振動板部分における錘部(14)の側から数えて第n番目の層にかかる応力をσn［Pa］、膜厚をtn[m]としたとき（ｎは自然数）、Ｔeff＝ｒ（σpｔｐ＋Σσntn）／Ｍで表されるＴeffが、  {（-0.36f2+210）/33}≦Ｔeff≦{（0.44f2+210）/33}を満たす。【選択図】図２
2014149278.tif 000002
【特許請求の範囲】
【請求項１】
駆動電極部と検出電極部とがパターン配置された上部電極と、圧電体層と、下部電極と、１層以上の振動板層と、が積層されて成る積層構造を有する可撓性のあるダイヤフラム部と、
前記ダイヤフラム部の外周を支持する台座部と、
前記ダイヤフラム部の中心部に接合されている錘部と、を備え、
前記駆動電極部を介して前記圧電体層に電界を印加することによって圧電体の逆圧電効果を利用して前記錘部を振動させ、コリオリ力に基づいて前記錘部に生じた変位を圧電効果によって前記検出電極部から検出する角速度センサであって、
前記振動板層は、薄膜形成技術によって成膜されたものであり、
前記角速度センサの構造体の寸法と、前記構造体を構成する材料の弾性パラメータから計算される共振振動モードの共振周波数をf (単位はキロヘルツ[kHz])、前記錘部の質量をＭ(単位はミリグラム[mg])、前記ダイヤフラム部の周長をr(単位はメートル[m])、前記圧電体層にかかる応力をσp(単位はパスカル［Pa］)、前記圧電体層の膜厚をtp (単位はメートル[m])、前記下部電極と前記１層以上の振動板層とを含む複数層で構成される振動板部分における前記錘部の側から数えて第ｎ番目の層にかかる応力をσn(単位はパスカル［Pa］)、前記第ｎ番目の層の膜厚をtn (単位はメートル[m])としたとき（ｎは自然数）、
【数１】
2014149278.tif 000025
で表されるＴeffが、
【数２】
2014149278.tif 000026
を満たす角速度センサ。
【請求項２】
【数３】
2014149278.tif 000027
を満たす請求項１に記載の角速度センサ。
【請求項３】
【数４】
2014149278.tif 000028
を満たす請求項１に記載の角速度センサ。
【請求項４】
前記振動板層の膜厚が５マイクロメートル（μｍ）以下である請求項１から３のいずれか１項に記載の角速度センサ。
【請求項５】
前記共振周波数fを持つ振動モードが、前記錘部が膜厚方向に並進運動する振動形態である請求項１から４のいずれか１項に記載の角速度センサ。
【請求項６】
前記振動板層は、気相成膜によって形成された膜である請求項１から５のいずれか１項に記載の角速度センサ。
【請求項７】
前記圧電体層は、スパッタリング法で成膜された薄膜である請求項１から６のいずれか１項に記載の角速度センサ。
【請求項８】
前記圧電体層は、下記式（Ｐ）で表される１種又は２種以上のペロブスカイト型酸化物である請求項１から７のいずれか１項に記載の角速度センサ。
一般式ＡＢＯ３・・・（Ｐ）
（式中、Ａ：Ａサイトの元素であり、Ｐｂを含む少なくとも１種の元素。
Ｂ：Ｂサイトの元素であり、Ｔｉ，Ｚｒ，Ｖ，Ｎｂ，Ｔａ，Ｓｂ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｓｃ，Ｃｏ，Ｃｕ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｃｄ，Ｆｅ，及びＮｉからなる群より選ばれた少なくとも１種の元素。
Ｏ：酸素元素。
Ａサイト元素とＢサイト元素と酸素元素のモル比は１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。）
【請求項９】
前記圧電体層は、下記式（ＰＸ）で表される１種又は２種以上のペロブスカイト型酸化物である請求項１から７のいずれか１項に記載の角速度センサ。
Ａａ（Ｚｒｘ，Ｔｉｙ，Ｍｂ−ｘ−ｙ）ｂＯｃ・・・（ＰＸ）
（式中、Ａ：Ａサイトの元素であり、Ｐｂを含む少なくとも１種の元素。
Ｍが、Ｖ，Ｎｂ，Ｔａ，及びＳｂからなる群より選ばれた少なくとも１種の元素である。
０＜ｘ＜ｂ、０＜ｙ＜ｂ、０≦ｂ−ｘ−ｙ。
ａ：ｂ：ｃ＝１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。）
【請求項１０】
前記振動板層はシリコン基板の上に成膜されて得られたものであり、
前記錘部と前記台座部とは、前記振動板層が形成された前記シリコン基板の一部を除去加工することによって残る前記シリコン基板の残部によって構成されたものである請求項１から９のいずれか１項に記載の角速度センサ。
【請求項１１】
前記ダイヤフラム部は、平面視で円又は楕円の外周形状を有し、
前記錘部は、前記ダイヤフラム部と中心軸を共通にする前記円又は前記楕円の同心位置に配置されている請求項１から９のいずれか１項に記載の角速度センサ。
【請求項１２】
駆動電極部と検出電極部とがパターン配置された上部電極と、圧電体層と、下部電極と、１層以上の振動板層と、が積層されて成る積層構造を有する可撓性のあるダイヤフラム部と、
前記ダイヤフラム部の外周を支持する台座部と、
前記ダイヤフラム部の中心部に接合されている錘部と、を備え、
前記駆動電極部を介して前記圧電体層に電界を印加することによって圧電体の逆圧電効果を利用して前記錘部を振動させ、コリオリ力に基づいて前記錘部に生じた変位を圧電効果によって前記検出電極部から検出する角速度センサの製造方法であって、
薄膜形成技術を用いて前記１層以上の前記振動板層を形成するものとし、
前記角速度センサの構造体の寸法と、前記構造体を構成する材料の弾性パラメータから計算される共振振動モードの共振周波数をf (単位はキロヘルツ[kHz])、前記錘部の質量をＭ(単位はミリグラム[mg])、前記ダイヤフラム部の周長をr(単位はメートル[m])、前記圧電体層にかかる応力をσp(単位はパスカル［Pa］)、前記圧電体層の膜厚をtp (単位はメートル[m])、前記下部電極と前記１層以上の振動板層とを含む複数層で構成される振動板部分における前記錘部の側から数えて第ｎ番目の層にかかる応力をσn(単位はパスカル［Pa］)、前記第ｎ番目の層の膜厚をtn (単位はメートル[m])としたとき（ｎは自然数）、
【数５】
2014149278.tif 000029
で表されるＴeffが、
【数６】
2014149278.tif 000030
を満たすようにσp 、σn、tnおよびtpを調節する角速度センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は角速度センサ及びその製造方法に係り、特に圧電ダイヤフラムに錘（おもり）が支持された構造を持つ振動ジャイロ式の角速度センサとその製造技術に関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）の微細加工技術を用いたＭＥＭＳ（Micro Electro Mechanical System）振動ジャイロセンサは、小型・低消費電力などの特徴を有するため、モバイル分野などを中心に様々な用途が期待される。一般的なＭＥＭＳ振動ジャイロセンサは、錘となる部分が振動バネに支持された構造をとっており、駆動力によって錘を振動させ、外部から角速度が印加された際に発生するコリオリ力を検知して角速度検出を行う（特許文献１，２参照）。
【０００３】
例えば、特許文献１で提案されている角速度センサは、圧電ダイヤフラムに錘が支持された構造を有し、錘を垂直（z共振駆動）方向及び水平（x共振駆動）方向に共振振動駆動させ、角速度を検出する構造となっている。また、特許文献２で提案されている角速度センサは、錘（重錘体）を所定の周回軌道に沿って周回運動させることによって、３軸（ｘ軸、ｙ軸、ｚ軸）の角速度を検出する。この構造は小型で３軸すべての軸周りにおける角速度を検出できるという利点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１６００９５号公報
【特許文献２】特許第４０１２２３２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１、２で提案されているような構造を持つ角速度センサの製作には、従来、ＳＯＩ（Silicon On Insulator）基板を用いるのが一般的である。ＳＯＩ基板は、比較的厚いシリコン基板（ハンドル層）の上にＳｉＯ２層を介して薄いシリコン層（デバイス層）が積層された多層構造を有し、デバイス層の部分が最終的にダイヤフラムの振動板となる。ダイヤフラムの厚みはデハイスの設計によって様々であり、設計に応じて適切なデバイス層の厚みが選択される。
【０００６】
しかし、ＳＯＩウェハは２枚のシリコン（Ｓｉ）基板を貼り合わせ、シリコン基板を研磨してデバイス層の厚みを調整するという複雑なプロセスで製作されるため、通常のＳｉウェハに比べてコストが大幅に高く、デバイスコストが増加してしまうという問題がある。また、角速度センサの共振周波数を保ちつつ、デバイスをさらに小型化しようとすると、ダイヤフラム径の寸法を小さくすると同時にダイヤフラムの厚みを薄くする必要がある。
【０００７】
しかし、ＳＯＩウェハを用いたプロセスでは、研磨技術の問題からデバイス層厚みを均一に薄くするのは難しい。研磨精度の限界により、一般的にデバイス層厚みには±０．５マイクロメートル（μm）程度のバラつきが存在するため、デバイス層の厚みが５マイクロメートル（μm）以下になると膜厚ばらつきが±１０％以上に増加していく。ダイヤフラムの厚みは共振周波数に大きく影響するため、膜厚ばらつきが±１０％以上になると角速度センサの設計上の共振周波数に対する実際の共振周波数のずれ（誤差）が許容範囲を超えてしまい、実用的な量産ができない。つまり、従来のＳＯＩウェハを用いたプロセスでは角速度センサの小型化には限界がある。その一方で近時のモバイル機器等の小型化、薄型化に伴い、角速度センサのデバイスの一層の小型化が望まれている。
【０００８】
本発明はこのような事情に鑑みてなされたものであり、上記の課題を解決し、従来の角速度センサよりも低コストで製作でき、さらなる小型化が可能な角速度センサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、次の発明態様を提供する。
【００１０】
（第１態様）：第１態様に係る角速度センサは、駆動電極部と検出電極部とがパターン配置された上部電極と、圧電体層と、下部電極と、１層以上の振動板層と、が積層されて成る積層構造を有する可撓性のあるダイヤフラム部と、ダイヤフラム部の外周を支持する台座部と、ダイヤフラム部の中心部に接合されている錘部と、を備え、駆動電極部を介して圧電体層に電界を印加することによって圧電体の逆圧電効果を利用して錘部を振動させ、コリオリ力に基づいて錘部に生じた変位を圧電効果によって検出電極部から検出する角速度センサであって、振動板層は、薄膜形成技術によって成膜されたものであり、角速度センサの構造体の寸法と、構造体を構成する材料の弾性パラメータから計算される共振振動モードの共振周波数をf (単位はキロヘルツ[kHz])、錘部の質量をＭ(単位はミリグラム[mg])、ダイヤフラム部の周長をr(単位はメートル[m])、圧電体層にかかる応力をσp(単位はパスカル［Pa］)、圧電体層の膜厚をtｐ (単位はメートル[m])、下部電極と１層以上の振動板層とを含む複数層で構成される振動板部分における錘部の側から数えて第ｎ番目の層にかかる応力をσｎ(単位はパスカル［Pa］)、第ｎ番目の層の膜厚をtｎ (単位はメートル[m])としたとき（ｎは自然数）、
【００１１】
【数１】
2014149278.tif 000003
【００１２】
で表されるＴeffが、
【００１３】
【数２】
2014149278.tif 000004
【００１４】
を満たす角速度センサである。
【００１５】
第１態様によれば、ダイヤフラム部の振動板として機能する層が薄膜形成技術によって成膜される。成膜される各層の残留応力の影響による共振周波数の設計値からのずれ（シフト量）を評価する指標として［数１］で定義されるＴeffが導入される。
【００１６】
Ｔeffは、多層構造を有するダイヤフラム部の応力による引っ張りのエネルギーを錘部の質量Ｍで割ったものに相当しており、ダイヤフラム部の応力による共振周波数のシフト量と関連する。実験に基づく知見から、Ｔeffが［数２］の関係を満たす範囲に収まるように、各層の応力と膜厚を決定することで、共振周波数の設計値ｆからのシフトを±２０％の許容範囲内に収めることができる。
【００１７】
第１態様によれば、ＳＯＩ基板を用いることなく、通常のシリコン基板などを用いて製作できるため、従来の角速度センサよりも低コストで製作できる。また、薄膜形成技術により、膜厚ばらつきの少ない薄膜を精度よく成膜できるため、従来の構成よりもさらなる薄膜化、デバイスの小型化が可能である。
【００１８】
（第２態様）：第１態様に記載の角速度センサにおいて、
【００１９】
【数３】
2014149278.tif 000005
【００２０】
を満たす構成とすることができる。
【００２１】
Ｔeffが［数３］の関係を満たす範囲に収まるように、各層の応力と膜厚を決定することで、共振周波数の設計値ｆからのシフトを±１５％の許容範囲内に収めることができる。
【００２２】
（第３態様）：第１態様に記載の角速度センサにおいて、
【００２３】
【数４】
2014149278.tif 000006
【００２４】
を満たす構成とすることができる。
【００２５】
Ｔeffが［数４］の関係を満たす範囲に収まるように、各層の応力と膜厚を決定することで、共振周波数の設計値ｆからのシフトを±１０％の許容範囲内に収めることができる。
【００２６】
（第４態様）：第１態様から第３態様のいずれか１項に記載の角速度センサにおいて、振動板層の膜厚が５マイクロメートル（μm）以下である構成とすることができる。
【００２７】
振動板部分の合計膜厚を薄くするほど、ダイヤフラムを小型化することができる。
【００２８】
（第５態様）：第１態様から第４態様のいずれか１項に記載の角速度センサにおいて、前記共振周波数fを持つ振動モードが、前記錘部が膜厚方向に並進運動する振動形態である構成とすることができる。
【００２９】
（第６態様）：第１態様から第５態様のいずれか１項に記載の角速度センサにおいて、振動板層は、気相成膜によって形成された膜である構成とすることができる。
【００３０】
気相成膜法は５μm以下の薄膜を形成するのに適しているため、ＳＯＩ基板を用いる従来の構成において製作が困難な５μm以下の薄膜化を実現する上で本発明の態様は特に有益である。本発明態様によれば、振動板部分の合計膜厚を５μmよりもさらに薄くすることが可能であり、振動板部分の合計膜厚を４μm以下とする態様、さらに、振動板部分の合計膜厚を３μm以下とする態様も可能である。また、気相成膜法は、所望の膜厚を高精度に成膜できる点で有益である。このため、デバイス動作の設計からの誤差を大幅に低減させることができる。
【００３１】
（第７態様）：第１態様から第６態様のいずれか１項に記載の角速度センサにおいて、圧電体層は、スパッタリング法で成膜された薄膜である構成とすることができる。
【００３２】
圧電体膜をスパッタリング法で形成し、薄膜化すれば微細加工が容易である。
【００３３】
また、スパッタリング法に代表される気相成長法やゾルゲル法などの直接成膜法を用いることにより、所要の圧電性能を持つ圧電体薄膜を得ることができる。基板に圧電体の薄膜を直接成膜し、ドライエンチング若しくはウエットエッチングなどの半導体プロセスで加工することで、デバイスの作製プロセスを簡便にできる。
【００３４】
（第８態様）：第１態様から第７態様のいずれか１項に記載の角速度センサにおいて、圧電体層は、下記式（Ｐ）で表される１種又は２種以上のペロブスカイト型酸化物である構成とすることができる。
【００３５】
一般式ＡＢＯ３・・・（Ｐ）
式中、Ａ：Ａサイトの元素であり、Ｐｂを含む少なくとも１種の元素。
【００３６】
Ｂ：Ｂサイトの元素であり、Ｔｉ，Ｚｒ，Ｖ，Ｎｂ，Ｔａ，Ｓｂ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｓｃ，Ｃｏ，Ｃｕ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｃｄ，Ｆｅ，及びＮｉからなる群より選ばれた少なくとも１種の元素。
【００３７】
Ｏ：酸素元素。
Ａサイト元素とＢサイト元素と酸素元素のモル比は１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。
【００３８】
かかる圧電体は良好な圧電特性を有し、駆動及び検出を行う角速度センサに好ましいものである。
【００３９】
（第９態様）：第１態様から第７態様のいずれか１項に記載の角速度センサにおいて、圧電体層は、下記式（ＰＸ）で表される１種又は２種以上のペロブスカイト型酸化物である構成とすることができる。
【００４０】
Ａａ（Ｚｒｘ，Ｔｉｙ，Ｍｂ−ｘ−ｙ）ｂＯｃ・・・（ＰＸ）
式中、Ａ：Ａサイトの元素であり、Ｐｂを含む少なくとも１種の元素。
Ｍが、Ｖ，Ｎｂ，Ｔａ，及びＳｂからなる群より選ばれた少なくとも１種の元素である。
０＜ｘ＜ｂ、０＜ｙ＜ｂ、０≦ｂ−ｘ−ｙ。
ａ：ｂ：ｃ＝１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。
【００４１】
かかる圧電体は良好な圧電特性を有し、駆動及び検出を行う角速度センサに好ましいものである。
【００４２】
（第１０態様）：第１態様から第９態様のいずれか１項に記載の角速度センサにおいて、振動板層はシリコン基板の上に成膜されて得られたものであり、錘部と台座部とは、振動板層が形成されたシリコン基板の一部を除去加工することによって残るシリコン基板の残部によって構成されたものとすることができる。
【００４３】
第９態様によれば、ＳＯＩ基板に比べて安価なシリコン基板を用いて角速度センサを製造できる。
【００４４】
（第１１態様）：第１態様から第１０態様のいずれか１項に記載の角速度センサにおいて、ダイヤフラム部は、平面視で円又は楕円の外周形状を有し、錘部は、ダイヤフラム部と中心軸を共通にする円又は楕円の同心位置に配置されている構成とすることができる。
【００４５】
（第１２態様）：第１２態様に係る角速度センサの製造方法は、駆動電極部と検出電極部とがパターン配置された上部電極と、圧電体層と、下部電極と、１層以上の振動板層と、が積層されて成る積層構造を有する可撓性のあるダイヤフラム部と、ダイヤフラム部の外周を支持する台座部と、ダイヤフラム部の中心部に接合されている錘部と、を備え、駆動電極部を介して圧電体層に電界を印加することによって圧電体の逆圧電効果を利用して錘部を振動させ、コリオリ力に基づいて錘部に生じた変位を圧電効果によって検出電極部から検出する角速度センサの製造方法であって、薄膜形成技術を用いて１層以上の振動板層を形成するものとし、角速度センサの構造体の寸法と、構造体を構成する材料の弾性パラメータから計算される共振振動モードの共振周波数をf (単位はキロヘルツ[kHz])、錘部の質量をＭ(単位はミリグラム[mg])、ダイヤフラム部の周長をr(単位はメートル[m])、圧電体層にかかる応力をσp (単位はパスカル［Pa］)、圧電体層の膜厚をtｐ (単位はメートル[m])、下部電極と１層以上の振動板層とを含む複数層で構成される振動板部分における錘部の側から数えて第ｎ番目の層にかかる応力をσｎ(単位はパスカル［Pa］)、第ｎ番目の層の膜厚をtｎ (単位はメートル[m])としたとき（ｎは自然数）、
【００４６】
【数５】
2014149278.tif 000007
【００４７】
で表されるＴeffが、
【００４８】
【数６】
2014149278.tif 000008
【００４９】
を満たすようにσp 、σn、tｎおよびtｐを調節する角速度センサの製造方法である。
【００５０】
第１２態様によれば、共振周波数の設計値ｆからのシフトを±２０％の許容範囲内に収めることができる。また、第１２態様によれば、従来の角速度センサよりも低コストで製作できる。また、従来の構成よりもさらなる薄膜化、デバイスの小型化が可能である。
【００５１】
第１２態様において、第２態様から第１１態様の特定事項を適宜組み合わせることができる。
【発明の効果】
【００５２】
本発明によれば、ＳＯＩ基板を用いて製作される従来の角速度センサよりも低コストで製作することができる。また、本発明によれば、角速度センサのさらなる小型化が可能であり、設計上の共振周波数からのずれが許容範囲内に収まるものとなる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態に係る角速度センサの構成を示す平面図
【図２】図１の２−２線に沿う断面図
【図３】ｚ方向（垂直方向）の共振振動駆動時の様子を示す模式図
【図４】ｘ方向（水平方向）の共振振動駆動時の様子を示す模式図
【図５】本実施形態による角速度センサの製造方法の説明図
【図６】ＳＯＩ基板を用いた角速度センサの製造プロセスの説明図
【図７】積層構造体の各パラメータを例示する模式図
【図８】第1のケースによるパラメータの定義の説明図
【図９】第２のケースによるパラメータの定義の説明図
【図１０】試作した実験例に係る角速度センサの構造を示す平面図
【図１１】図１０の１１−１１線に沿う断面図
【図１２】実験例の条件と結果をまとめた図表
【図１３】各実験例における共振周波数の設計値と、実際の共振周波数の値のずれ量を記録した図表
【図１４】実験例１〜１１の結果から、Ｔeffと共振周波数の二乗差（Δf2）の関係をプロットしたグラフ
【発明を実施するための形態】
【００５４】
以下、添付図面に従って本発明の実施形態について詳細に説明する。
【００５５】
＜角速度センサの構造例＞
図１は本発明の実施形態に係る角速度センサの構成を示す平面図、図２は図１の２−２線に沿った断面図である。
【００５６】
この角速度センサ１０は、平面視で円形の外周形状を有するダイヤフラム部１２と、ダイヤフラム部１２の中心部に支持された錘部１４と、ダイヤフラム部１２の外周を支持している台座部１６と、を備える。ダイヤフラム部１２は、錘部１４が接合されている側（図２で下面側）から膜厚方向の錘部１４から離れる方向（図２の上方向）に向かって、振動板層２０、下部電極３０、圧電体層３２、上部電極３４の順に積層されて成る積層構造（多層構造）を有する。このダイヤフラム部１２は可撓性を有し、その外周部の全周が台座部１６に固定されている。
【００５７】
振動板層２０は、薄膜形成技術を用いて成膜された１層以上の薄膜で構成されている。本例では、第１振動板層２１の上に第２振動板層２２を重ねて成膜した２層構造の振動板層２０を例示しているが（図２参照）、振動板層２０の構造はこの例に限らない。振動板層２０を１層のみで構成することも可能であるし、２層以上の複数層の積層構造（多層薄膜）によって構成してもよい。
【００５８】
また、振動板層２０（２１，２２）のみならず、ダイヤフラム部１２を構成する他の層（３０、３２、３４）についても薄膜形成技術を用いて成膜されたものである。薄膜形成技術には、物理的気相成膜法（ＰＶＤ：physical vapor deposition）、化学的気相成膜法（ＣＶＤ：chemical vapor deposition）、液相成膜法（めっき、塗布、ゾルゲル法、スピンコート法など）、熱酸化法が含まれる。それぞれの層について適宜の成膜法が選択される。
【００５９】
なお、図２その他の図面に示す各層の膜厚やそれらの比率は、説明の都合上、適宜変更して描いており、必ずしも実際の膜厚や比率を反映したものではない。また、本明細書では、積層構造を表現するにあたり、「Ａの上にＢを積層する」というときの「上」とは、Ａから膜の厚み方向に離れる方向を「上」として表現する。Ａを水平に保持した状態でＡの上面にＢを重ねて構成する場合には、重力方向を下方向とするときの上下の方向と一致する。ただし、Ａの姿勢を傾けたり、上下反転させたりすることも可能であり、基板や膜の姿勢に依存する積層構造の積み重ね方向が必ずしも重力の方向を基準とする上下方向と一致しない場合についても、積層構造の上下関係を混乱なく表現するために、ある基準となる部材（例えばＡ）の面を基準にして、その面から厚み方向に離れる方向を「上」と表現する。また、「Ａの上にＢを積層する」という表現は、Ａに接してＢをＡ上に直接積層する場合に限らず、ＡとＢの間に他の１又は複数の層を介在させ、Ａの上に１又は複数の層を介してＢを積層する場合も有りうる。
【００６０】
図２の例においては、台座部１６と錘部１４を構成する基板（シリコン基板）の上に第１振動板層２１、第２振動板層２２、下部電極３０、圧電体層３２、上部電極３４の順に成膜が行われる。
【００６１】
圧電体層３２の上に形成された上部電極３４は、駆動用の電極として機能する駆動電極部３５Ａ〜３５Ｄと、検出用の電極として機能する検出電極部３６Ａ〜３６Ｄとにパターニングされている（図１参照）。駆動電極部３５Ａ〜３５Ｄと検出電極部３６Ａ〜３６Ｄとがそれぞれ独立した電極として機能するように、各電極部（３５Ａ〜３５Ｄ、３６Ａ〜３６Ｄ）とが個別に分離された形態でパターン配置されている。
【００６２】
本実施形態では、平面視で円形の外周形状を持つダイヤフラム部１２の円の中心を通る中心軸ＣＬを対称軸とする回転対称の電極パターンとなっている。錘部１４は、ダイヤフラム部１２と中心軸ＣＬを共通にする同心位置に配置されている。
【００６３】
図１に示した駆動電極部３５Ａ〜３５Ｄと検出電極部３６Ａ〜３６Ｄのパターン配置は、中心軸ＣＬの周りを９０度回転させると、重なる４回対称のパターンを例示しているが、上部電極３４のパターン配置形態は図１の例に限定されず、様々な配置形態が可能である。また、駆動電極部３５Ａ〜３５Ｄと検出電極部３６Ａ〜３６Ｄを入れ替えることも可能である。
【００６４】
駆動電極部３５Ａ〜３５Ｄと下部電極３０との間に圧電体層３２が介在する部分によって駆動用の圧電素子部が構成される。駆動用の圧電素子部の電極間に駆動電圧を印加することにより（圧電体層３２に電界を印加することにより）、圧電体の逆圧電効果によってダイヤフラム部１２と錘部１４を振動させることができる。駆動電極部３５Ａ〜３５Ｄを含む駆動用の圧電素子部は、図示せぬ駆動用電力の供給源（駆動回路）と接続されることにより、錘部１４を振動させる励振手段として機能する。
【００６５】
また、検出電極部３６と下部電極３０との間に圧電体層３２が介在する部分によって、検出用の圧電素子部が構成される。振動している錘部１４に角速度が加わるとコリオリ力が作用して、錘部１４の振動に変位が生じる。このコリオリ力に基づいて錘部１４に生じた変位を圧電体の圧電効果によって検出し、検出電極部３６から電気信号（検出信号）を得る。検出電極部３６Ａ〜３６Ｄを含む検出用の圧電素子部は、図示せぬ検出信号の処理回路（検出回路）と接続されることにより、錘部１４の変位を検出する変位検出手段として機能する。
【００６６】
なお、以下説明の便宜上、ダイヤフラム部１２の円の中心を原点とし、図１の左右方向をｘ軸方向、これに直交する図１の縦方向をｙ軸方向、図１の紙面垂直方向をｚ軸方向とする直交ｘｙｚ軸を導入する。図２に示した中心軸ＣＬはｚ軸と平行な軸である。
【００６７】
図３はｚ方向の共振振動駆動時の様子を示す模式図、図４はｘ方向の共振振動駆動時の様子を示す模式図である。なお、図３、４においては、台座部１６の図示を省略してダイヤフラム部１２と錘部１４のみを示した。
【００６８】
図３のように錘部１４をダイヤフラム部１２の面と垂直方向（ｚ方向）に共振駆動させると、可撓性を持つダイヤフラム部１２はｚ方向に変位するため、その変位に応じて検出電極部３６Ａ〜３６Ｄから検出信号が得られる。
【００６９】
また、図４のように錘部１４をｘ方向（水平方向）に共振駆動させると、その振動方向に対応したダイヤフラム部１２の変位に応じて、各検出電極部３６Ａ〜３６Ｄから相応の検出信号が得られる。駆動振動の検出信号を元に自励発振回路を動作させることで、共振振動状態を保つことができる。また、コリオリ力の作用によって錘部１４が共振駆動方向と異なる方向に振動すると、その変位に応じた検出信号が得られるため、検出信号から角速度を検知することができる。
【００７０】
なお、角速度の検出原理については、特許文献１，２に記載されているとおりであり、ダイヤフラム部１２の駆動方法については、特許文献１に記載の方法や特許文献２に記載の方法を適用することができる。
【００７１】
＜角速度センサの製造方法の例＞
図５は、本実施形態による角速度センサの製造方法の説明図である。
【００７２】
（手順１）まず、シリコン（Ｓｉ）基板１１０を用意する（図５（ａ）参照）。ここで用いるＳｉ基板１１０は、ＳＯＩ基板ではなく、ＳＯＩ基板よりも安価な通常のシリコンウエハを用いる。
【００７３】
（手順２）次に、このＳｉ基板１１０の片側面に、気相成膜などの薄膜形成技術によって１層以上の振動板層１２０を形成する（「振動板層成膜工程」）。図５（ｂ）では、Ｓｉ基板１１０に近い側から第１振動板層１２１を形成し、第１振動板層１２１の上に第２振動板層１２２を重ねて形成した２層構造の振動板層を例示しているが、振動板層１２０は１層であってもよいし、２層以上さらに多数の積層構造で構成されてもよい。
【００７４】
（手順３）次に、振動板層１２０の上に下部電極１３０を形成する（「下部電極形成工程」）。
【００７５】
（手順４）次に、下部電極１３０の上に圧電体層１３２を形成する（「圧電体層成膜工程」）。図５（ｃ）には、下部電極１３０と圧電体層１３２を成膜した様子を図示した圧電体層１３２は、例えばスパッタリング法によって成膜される。
【００７６】
（手順５）次に、圧電体層１３２の上に上部電極１３４を形成する。上部電極１３４として、駆動電極部１３５と検出電極部１５６とがパターニングされる（図５（ｄ）参照、「上部電極形成工程」）。
【００７７】
（手順６）その後、Ｓｉ基板１１０を裏面側から深掘エッチングすることにより、Ｓｉ基板１１０の一部を除去加工し、その残部によって錘部１１４と、台座部１１６とを形成する（図５（ｅ）、「基板加工工程」）。この基板加工工程により、錘部１１４の周りが円環上の溝として除去され、その除去した部分がダイヤフラム部１２の駆動部及び検出部として機能する領域となる。
【００７８】
＜ＳＯＩ基板を用いた角速度センサの製造プロセスの説明＞
比較のために、ＳＯＩ基板を用いた角速度センサの製造プロセスについて説明する。図６はＳＯＩ基板を用いた角速度センサの製造プロセスの説明図である。
【００７９】
図６（ａ）に示すように、ＳＯＩ基板６００は、ハンドル層６０２としてのシリコン基板と、表面のシリコン層（「デバイス層」という。）６０４の間にＳｉＯ２層６０６が挿入された多層構造の基板である。デバイス層６０４は、最終的にダイヤフラム部の振動板として機能させる層であり、その膜厚は研磨によって調整される。
【００８０】
このようなＳＯＩ基板６００を用い、図６（ｂ）に示すように、ＳＯＩ基板６００のデバイス層６０４の上に、下部電極６３０が形成され、その上に圧電体層６３２が成膜される。
【００８１】
その後、図６（ｃ）に示すように、圧電体層６３２の上に上部電極６３４としての駆動電極部６３５と検出電極部６３６とがパターニングされる。
【００８２】
次いで、図６（ｄ）に示すように、ハンドル層６０２を深掘エッチングすることにより、ハンドル層６０２の一部を除去加工し、その残部によって錘部６１４と、台座部６１６とを形成する。深掘エッチングによって除去された部分に残るデバイス層６０４が振動板の役割を果たす。
【００８３】
図６（ａ）〜（ｄ）で説明したようなプロセスは、デバイス層６０４の膜厚を研磨によって調整するため、研磨技術の制約により、膜厚の更なる薄型化、均一化が困難であり、デバイスの小型化に限界がある。また、ＳＯＩ基板は通常のＳｉ基板に比べて高価である。
【００８４】
この点、図５（ａ）〜（ｅ）で説明した製造プロセスによれば、安価なＳｉ基板を用いて、薄膜形成技術によって成膜した薄膜によって振動板層を形成するため、低コストで製作することができ、膜厚ばらつきの少ない薄膜の振動板層を得ることができ、更なるデバイスの小型化が可能である。
【００８５】
ダイヤフラム部の厚みは適宜設計することが可能であるが、振動板層の膜厚を５マイクロメートル以下に構成することができる。また、１層以上の振動板層と下部電極とを含めた複数層からなる振動板部分の合計膜厚を５マイクロメートル以下に構成することができる。
【００８６】
＜薄膜形成技術を利用する上での技術的課題について＞
図１〜図４に例示したような振動ジャイロ方式の角速度センサ１０における錘部１４の駆動及び角速度の検出は共振振動を利用するため、共振周波数の設計は非常に重要となる。このため、構造体の寸法と、構造体を構成する材料の弾性パラメータから、有限要素法（ＦＥＭ；finite element method）などのシミュレーション手法を用いて、ジャイロ駆動、検出のいずれかに用いる共振振動モードの共振周波数を計算し、これを元にデバイス設計を行うのが一般的である。
【００８７】
しかしながら、薄膜形成技術によって成膜された薄膜によって構成されるダイヤフラム部には残留応力が存在するため、これがデバイスの共振周波数に影響を及ぼし、共振周波数が設計値どおりにならないという問題が生じる。すなわち、実際に製作されたデバイスでは、構造体の残留応力によって共振周波数が設計値どおりにならない。特に、ダイヤフラム部１２のような多層薄膜が振動板として用いられる場合は、振動板部分を構成するそれぞれの層に存在する残留応力が共振周波数に影響し、デバイスとして設計通りの感度が得られないという問題がある。
【００８８】
＜課題解決に向けた原因の究明と対処＞
膜の残留応力と、設計上の共振周波数のずれとの関係について、次のように考察される。
【００８９】
図１〜４に例示した振動ジャイロの構造において、ダイヤフラム部に支持された錘部の最大運動エネルギーをＫ、ダイヤフラム部の最大弾性エネルギーをＵ、ダイヤフラム部の張力による最大ポテンシャルエネルギーをＮとすると、共振状態においては、
［数７］  Ｕ＋Ｎ＝Ｋ  ・・・式(1)
が成り立つ。ここで、最大変位量をｘ、共振周波数をｆ、バネ定数をｋ、錘部の質量ｍ、ダイヤフラム部にかかる張力をＴとすると、
【００９０】
【数８】
2014149278.tif 000009
【００９１】
【数９】
2014149278.tif 000010
【００９２】
である。
【００９３】
ダイヤフラム部がｘだけ変位したときの張力による反力Ｆは、ｘとＴが微小な領域では、
【００９４】
【数１０】
2014149278.tif 000011
【００９５】
で表される。αは比例定数である。このとき、張力によるポテンシャルエネルギーＮは、
【００９６】
【数１１】
2014149278.tif 000012
【００９７】
となる。式(2)、式(3)、式(5)を式(1)に代入して整理すると、
【００９８】
【数１２】
2014149278.tif 000013
【００９９】
となる。式(6)の右辺の第一項は張力が働いていない場合の共振周波数であり、有限要素法（FEM）などを用いて算出される設計値である。振動板層を構成する膜の残留応力などが原因でダイヤフラム部に張力がかかると、式(6)における右辺の第二項の影響によって共振周波数が設計値からシフトする。
【０１００】
この式(6)中のＴ／ｍが後述のＴeffに相当するものである。
【０１０１】
本発明では、次の式(7)で定義されるＴeffという指標を導入する。
【０１０２】
【数１３】
2014149278.tif 000014
【０１０３】
式（7）において、錘部の質量をＭ(単位はミリグラム［mg］)、ダイヤフラム部の周長をr(単位はメートル［m］)、圧電体層にかかる応力をσp(単位はパスカル[Pa])、圧電体層の膜厚をtp (単位はメートル［m］)、下部電極と１層以上の振動板層とを含む複数層で構成される振動板部分における錘部の側から数えて第ｎ番目の層にかかる応力をσn(単位はパスカル［Pa］)、当該第ｎ番目の層の膜厚をtn (単位はメートル[m])としている（ｎは自然数）。
【０１０４】
なお、式（7）で表されるＴeffの定義における振動板部分には、下部電極（共通電極）が含まれる。
【０１０５】
参考のために、図７に、式(7)中に示した各パラメータを例示する模式図を示す。図７に示した構造体では、振動板層が第１振動板層１２１、第２振動板層１２２、第３振動板層１２３の３層構造（n＝1,2,3）で構成される例を示した。図７における第３振動板層１２３は、図２で説明した下部電極１３０に対応している。
【０１０６】
図７の構造体の場合、第１振動板層１２１、第２振動板層１２２、第３振動板層１２３によって振動板部分１５０が構成される。つまり、振動板層（１２１、１２２）と下部電極１３０の積層体を「振動板部分」として取り扱う。図７では、第１振動板層１２１は引っ張り方向の残留応力σ１、第２振動板層１２２は圧縮方向の残留応力σ２、第３振動板層１２３は引っ張り方向の残留応力σ３、圧電体層１３２は引っ張り方向の残留応力σｐ、として図示されており、図中の矢印は各層にかかる応力の方向と大きさを表している。
【０１０７】
次に、実務におけるＴeffの計算方法を以下に述べる。
【０１０８】
式(7)で定義される各層の応力σn、σpは不明な場合が多いが、振動板層と圧電体層の複合膜（積層構造）における平均応力σaveと、複合膜の合計膜厚ｔtotalについて、それぞれ次のような関係がある。
【０１０９】
【数１４】
2014149278.tif 000015
【０１１０】
【数１５】
2014149278.tif 000016
【０１１１】
したがって、次に示す式(10)、(11)を用いてσaveを計算することで簡単にTeffが求められる。
【０１１２】
【数１６】
2014149278.tif 000017
【０１１３】
【数１７】
2014149278.tif 000018
【０１１４】
ここで、Ｒ１、Ｒ２、Ｅｓ、ｔｓの各パラメータの定義は図８、図９による。
【０１１５】
図８、図９は各パラメータの定義の説明図である。図８は第１のケースによるＲ１，Ｒ２の定義の説明図、図９は第２のケースによるＲ１，Ｒ２の定義の説明図である。ここでは説明を簡単にするために、振動板部分が２層構造で構成される場合を例示するが、振動板部分がさらに多数の層構造で構成される場合も同様である。
【０１１６】
<第１のケース>
図８に示す第１のケースは、例えば、単結晶シリコンウエハを基板２１０として用いる場合である。図８（ａ）に示すように、基板２１０の板厚をｔｓとする。この基板２１０上に、図８（ｂ）に示すように、第１振動板層２２１、第２振動板層２２２、圧電体層２３０がこの順で成膜される。
【０１１７】
第１振動板層２２１の膜厚がｔ１、第２振動板層２２２の膜厚がｔ２、圧電体層２３０の膜厚がｔＰである。第２振動板層２２２は下部電極に対応する層である。図８（ｂ）には示されていないが、圧電体層２３０の上に、パターン配置された上部電極が形成される。
【０１１８】
その後、図８（ｃ）に示すように、基板２１０の裏面側から深掘エッチングにより基板２１０の一部を除去加工して、その残部により錘部２１４と台座部２１６とを形成する。この除去加工によってシリコン層が除去された部分がダイヤフラム部２１２の駆動部と検出部の役割を果たす。
【０１１９】
このような製造プロセスにおいて、第１振動板層２２１を成膜する前の初期状態（図８(ａ)）における基板２１０の曲率半径をＲ１とし、圧電体層２３０を含む各層（２２１、２２２、２３０）成膜後の深掘エッチング前の状態（図８（ｂ））における積層構造体の曲率半径をＲ２とする。
【０１２０】
単結晶シリコンウエハの場合、初期状態（図８（ａ））において、残留応力は存在しないので、曲率半径Ｒ１は無限大、つまり、１／Ｒ１＝０となり、式(11)のＲ’＝Ｒ２となる。
【０１２１】
式(11)中のＥｓは基板２１０のヤング率である。νはポアソン比である。
【０１２２】
<第２のケース>
図９に示す第２のケースは、最終的に振動板として構成されない膜層を有している場合である。図９（ａ）に示すように、ベースとなる基材２５０を用い、この基材２５０に対し、図９（ｂ）に示すように、基材２５０の片側面若しくは両面に、最終的に振動板とならない膜層２５１、２５２が付加される（図９（ｂ））。図９（ｂ）では、基材２５０の下面と上面に膜層２５１、２５２が設けられている例が示されているが、いずれか一方の面（片側面）のみに膜層が形成される形態も可能である。
【０１２３】
最終的に振動板として構成されない膜層２５１、２５２を有している場合、これらの膜層２５１、２５２と基材２５０の積層体２６０の状態で測定した曲率半径をＲ１とする。そして、基材２５０の厚さｔｓ０と、膜層２５１の膜厚ｔｓ１及び膜層２５２の膜厚ｔｓ２の合計の厚さをｔｓとする（ｔｓ＝ｔｓ０＋ｔｓ１＋ｔｓ２）。つまり、図９（ｂ）の積層体２６０が図８（ａ）の基板２１０に相当する部材として把握される。この場合の、Ｅｓは積層体２６０の全体としてのヤング率を表す。
【０１２４】
この積層体２６０の膜層２５２の上に、図９（ｃ）に示すように、第１振動板層２２１、第２振動板層２２２、圧電体層２３０がこの順で成膜される。図９（ｃ）には示されていないが、圧電体層２３０の上に、パターン配置された上部電極が形成される。
【０１２５】
その後、図９（ｄ）に示すように、積層体２６０の裏面側（膜層２５１側）から深掘エッチングにより積層体２６０の一部を除去加工して、その残部により錘部２６４と台座部２６６とを形成する。この除去加工により、膜層２５１、２５２と基材２５０が除去された部分がダイヤフラム部２６２の駆動部と検出部の役割を果たす。図９（ｄ）に示されているように、膜層２５１、２５２は最終的にダイヤフラム部２６２の振動板とならない。
【０１２６】
このような製造プロセスにおいて、第１振動板層２２１を成膜する前の初期状態（図９（ｂ））における基体（積層体２６０）の曲率半径をＲ１とし、圧電体層２３０を含む各層（２２１、２２２、２３０）成膜後の深掘エッチング前の状態（図９（ｃ））における積層構造体の曲率半径をＲ２とする。
【０１２７】
図８、図９で説明したように、曲率半径Ｒ１を定義するときの「基板」とは、最終的に振動板とならない膜層を有している場合には、その膜層を全て付加した状態の基体（積層構造体）のことを意味する。また、曲率半径Ｒ１，Ｒ２は、振動板層が形成される側の面が凹状態でプラス（正）、凸状態でマイナス（負）の値をとるものと定義する。
【０１２８】
図８、図９で説明したパタメータを用いて複合膜の平均応力σaveを計算することができる。
【０１２９】
＜課題の解決手段について＞
本実施形態では、可撓性を持つダイヤフラム部に錘部が支持された構造の角速度センサにおいて、シリコン基板上に気相成膜などの薄膜形成技術によって１層以上成膜された振動板層を備える構造とする。また、後述する実験の結果から、式(6)の右辺第二項の成分がＴeffと概ね比例関係にあることが見出され、Ｔeffが特定の条件（[数２]の式）を満たすような範囲に収まるように、各層の応力、膜厚を設定することで、共振周波数の設計値からのシフト量を許容範囲（±２０％）以内に収めることができることが見出された。
【０１３０】
＜実施例＞
図１０は、試作した実験例に係る角速度センサの構造を示す平面図、図１１は図１０中の１１−１１線に沿う断面図である。図１０、図１１は、それぞれ図１、図２で説明した構造と同様であり、以下に述べる各実験例のデバイスの寸法の定義について、図１０、図１１に示すように、ダイヤフラム部１２の外径（楕円の場合は長径）をφｄ、錘部１４の外径（楕円の場合は長径）をφｍ、錘部１４の厚みをｈとした。なお、平面視で円形のダイヤフラム部の場合、周長ｒはπ×φｄで表される。
【０１３１】
厚みｈ（単位はマイクロメートル［μm］）のＳｉ基板上に、各種気相成膜法にて振動板層1，２，３を成膜した。「振動板層１」は第１振動板層１２１、「振動板層２」は第２振動板層１２２、「振動板層３」は下部電極１３０（第３振動板層）に相当している（図２，図５（ｅ）参照）。
【０１３２】
その後、高周波（Ｒｆ；radio frequency）スパッタ装置を用いて圧電体（ジルコン酸チタン酸鉛、ＰＺＴ）膜を成膜した。成膜ガスは９７．５％Ａｒと２．５％Ｏ２を用い、ターゲット材料としてはＰｂ1.3((Ｚｒ0.52 Ｔｉ0.48)0.88 Ｎｂ0.12)Ｏ3の組成のものを用いた。成膜圧力は２．２ｍTorr（約0.293Ｐａ）、成膜温度は４５０℃とした。得られたＰＺＴ膜は、Ｎｂが原子組成比で１２％添加されたＮｂドープＰＺＴ薄膜であった。
【０１３３】
こうして圧電体層を形成した後、リフトオフ法によってＡｕ／Ｔiの層構造による上部電極をパターン形成し、最後にＳｉ基板の裏面からハンドル層（シリコン基板層）を深堀エッチング(Deep RIE)することにより、図１０、図１１のような構成の角速度センサを作成した。
【０１３４】
なお、膜の積層構造を表現するにあたり、上層から下層に向かって、Ａ材料層、Ｂ材料層、Ｃ材料層の順に積層されている構成を「Ａ／Ｂ／Ｃ」という表記によって表す。つまり、「／」の前に記載された材料が上層を構成し、「／」の後ろに記載された材料が下層を構成するものとして表記した。
【０１３５】
ＰＺＴ成膜後の段階で基板全体の曲率半径（Ｒ２）を測定し、この値から振動板層（振動板部分）と圧電体層を合わせた複合膜の平均応力σaveを計算した。
【０１３６】
デバイス寸法や材料、膜厚等の条件を変えて、様々な実験を行い、実験例ごとの振動板材料、膜厚を図１２の表にまとめた。実験例で適用した各種振動板層の成膜法は以下の通りである。
【０１３７】
・ＤＬＣ（Diamond Like Carbon）：イオンプレーティング法
・熱酸化ＳｉＯ２：熱酸化法
・TEOS-ＳｉＯ2：TEOS（Tetra Ethyl Ortho Silicate）-ＣＶＤ法
・Ｔi：スパッタリング法
・ＴｉＷ：スパッタリング法
・Poly-Ｓｉ：LP（Low Pressure）-CVD法
・Ｉｒ：スパッタリング法
また、これらの各実験例について、デバイス構造体の寸法と、構造体を構成する材料の弾性パラメータから有限要素法を用いて、ジャイロの駆動、検出のいずれかに用いる共振振動モードの共振周波数（設計値）を計算し、その設計値と、実際の駆動実験で得られた共振周波数の値のずれ量を図１３の表に記録した。なお、ここでいう「設計値」は、式(6)の右辺の第一項に相当するものである。
【０１３８】
図１３では、ｚ方向共振駆動の共振周波数の設計値を「fz」、ｘ方向共振駆動の共振周波数の設計値を「fx」とし、実験結果から得られたｚ方向共振周波数とｘ方向共振周波数をそれぞれ「fz’」、「fx’」とした。共振周波数の設計値からのずれ量は、図１３のように、二乗の差で評価した。すなわち、ｚ方向共振周波数の二乗差Δfz２＝fz’２−fz２、ｘ方向共振周波数の二乗差Δfx２＝fx’２−fx２を調べた。
【０１３９】
実験例1〜11の結果から、Ｔeffと共振周波数の二乗差（Δf2）の関係をプロットしたものが図１４である。図１４において、黒丸で示したプロット点はΔfz２を表し、白抜き菱形で示したプロット点はΔfx２を表す。
【０１４０】
図１４に示した結果から、Δｆ２はＴeffと比例関係にあり、かつ錘部が垂直方向（ｚ方向、すなわち、「膜厚方向」）に並進振動する振動モード（z共振と呼ぶ）の共振周波数の二乗差Δfz２のほうがＴeffによる影響を受けやすいことが分かる。すなわち、z共振の共振周波数シフトを許容範囲内に収めれば、デバイス性能の設計からのズレは許容範囲内に収まる。
【０１４１】
ここで、振動板の応力が非常に強いデバイスでは材料の非線形性が現れるため、共振シフト量が式(6)から外れてくる（シフト量がより大きくなっていく）。そのため、応力の小さい領域である実験例3,実験例4,実験例8,実験例9,実験例10におけるΔfz２とＴeffの関係を最小二乗法にて近似し、
【０１４２】
【数１８】
2014149278.tif 000019
【０１４３】
の関係を見出した。
【０１４４】
実際のデバイスの共振周波数fz’のシフトを設計共振周波数fzに対して20%以内に収めるには、
【０１４５】
【数１９】
2014149278.tif 000020
【０１４６】
を満たせば良い。
【０１４７】
また、式(14)の関係があるため、
【０１４８】
【数２０】
2014149278.tif 000021
【０１４９】
式(12)、式(13)、式(14)を合わせて整理すると、適切なＴeffの範囲は、
【０１５０】
【数２１】
2014149278.tif 000022
【０１５１】
となる。
【０１５２】
式(15)を満たすようにσp 、σn、tnおよびtpを調節して各層の成膜を行うことにより、共振周波数の設計値からのシフトを許容範囲内（ここでは２０％以内の共振周波数シフト）に抑えることができる。
【０１５３】
角速度センサ（ジャイロセンサ）の場合、一般に設計値から２０％以内の共振周波数シフトであれば許容される。好ましくは、設計値から１５％以内の共振周波数シフトに抑えることが良い。より好ましくは、設計値から１０％以内の共振周波数シフトに抑えることが良い。
【０１５４】
同様にして、実際のデバイスの共振周波数fz’のシフトを設計共振周波数fzに対して15%以内に収めるためのＴeffの範囲は、
【０１５５】
【数２２】
2014149278.tif 000023
【０１５６】
となる。
【０１５７】
式(16)を満たすようにσp 、σn、tnおよびtpを調節して各層の成膜を行うことにより、共振周波数の設計値からのシフトを許容範囲内（ここでは１５％以内の共振周波数シフト）に抑えることができる。
【０１５８】
同様にして、実際のデバイスの共振周波数fzのシフトを設計共振周波数fz’に対して10%以内に収めるためのＴeffの範囲は、
【０１５９】
【数２３】
2014149278.tif 000024
【０１６０】
となる。
【０１６１】
式(17)を満たすようにσｐ 、σｎ、tｎおよびtｐを調節して各層の成膜を行うことにより、共振周波数の設計値からのシフトを許容範囲内（ここでは１０％以内の共振周波数シフト）に抑えることができる。
【０１６２】
なお、ＳＯＩ基板を用いる場合、ダイヤフラム径φｄを1000マイクロメートル（μｍ）以下に小型化することは極めて困難であったが、本発明の適用によれば実験例8〜10に示されているように、ダイヤフラム径φｄを800μｍ（実験例8）、700μｍ（実験例9,10）というように小さくすることができる。
【０１６３】
実験例8〜10は、デバイスの小型化、並びに、共振周波数の設計値からのシフト量抑制という点で特に好ましい態様である。
【０１６４】
＜応用例＞
例えば、ＳＯＩウエハを基板として用いる場合、振動板の主要部となるデバイス層（Ｓｉ活性層）は原理的に無応力であるが、その上に成膜される圧電体膜の残留応力が大きい場合は、共振周波数の値が設計値に比べてシフトし、デバイスとしての仕様値を満たさないことが起こりうる。
【０１６５】
圧電体薄膜がＰＺＴ膜の場合、一般的に引っ張り方向の残留応力を持つ。この場合は、振動板を構成する層として応力制御層を挿入し、式(7)から計算されるＴeffが、式(15)、式(16)又は式(17)で特定される範囲内に収まるようにすれば、共振周波数のシフト量を許容範囲内に抑えることができる。
【０１６６】
一例として、応力制御層として、圧縮応力を持つ熱酸化ＳｉＯ２をデバイス層（Ｓｉ活性層）の表面に所定の膜厚で形成し、Ｔeffを範囲内に収めることが考えられる。
【０１６７】
圧縮応力を持つ膜と、引っ張り応力を持つ膜と、を適宜組み合わせて積層構造を形成することにより、複合膜の応力を制御することが可能である。
【０１６８】
＜圧電材料について＞
本実施形態に好適な圧電体としては、下記式で表される１種又は２種以上のペロブスカイト型酸化物（Ｐ）を含むものが挙げられる。
【０１６９】
一般式ＡＢＯ３・・・（Ｐ）
（式中、Ａ：Ａサイトの元素であり、Ｐｂを含む少なくとも１種の元素。
Ｂ：Ｂサイトの元素であり、Ｔｉ，Ｚｒ，Ｖ，Ｎｂ，Ｔａ，Ｓｂ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｓｃ，Ｃｏ，Ｃｕ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｃｄ，Ｆｅ，及びＮｉからなる群より選ばれた少なくとも１種の元素。 
Ｏ：酸素元素。
【０１７０】
Ａサイト元素とＢサイト元素と酸素元素のモル比は１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。）
上記一般式で表されるペロブスカイト型酸化物としては、チタン酸鉛、チタン酸ジルコン酸鉛（ＰＺＴ）、ジルコニウム酸鉛、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン、マグネシウムニオブ酸ジルコニウムチタン酸鉛、ニッケルニオブ酸ジルコニウムチタン酸鉛、亜鉛ニオブ酸ジルコニウムチタン酸鉛等の鉛含有化合物、及びこれらの混晶系；チタン酸バリウム、チタン酸ストロンチウムバリウム、チタン酸ビスマスナトリウム、チタン酸ビスマスカリウム、ニオブ酸ナトリウム、ニオブ酸カリウム、ニオブ酸リチウム、ビスマスフェライト等の非鉛含有化合物、及びこれらの混晶系が挙げられる。
【０１７１】
また、本実施形態の圧電体膜は、下記式で表される１種又は２種以上のペロブスカイト型酸化物（ＰＸ）を含むことが好ましい。 
【０１７２】
一般式Ａａ（Ｚｒｘ，Ｔｉｙ，Ｍｂ−ｘ−ｙ）ｂＯｃ・・・（ＰＸ）
（式中、Ａ：Ａサイトの元素であり、Ｐｂを含む少なくとも１種の元素。 
Ｍが、Ｖ、Ｎｂ、Ｔａ、及びＳｂからなる群より選ばれた少なくとも１種の元素である。
０＜ｘ＜ｂ、０＜ｙ＜ｂ、０≦ｂ−ｘ−ｙ。 
ａ：ｂ：ｃ＝１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。）
ペロブスカイト型酸化物（ＰＸ）は、真性ＰＺＴ、あるいはＰＺＴのＢサイトの一部がＭで置換されたものである。被置換イオンの価数よりも高い価数を有する各種ドナーイオンを添加したＰＺＴでは、真性ＰＺＴよりも圧電性能等の特性が向上することが知られている。Ｍは、４価のＺｒ，Ｔｉよりも価数の大きい１種又は２種以上のドナーイオンであることが好ましい。かかるドナーイオンとしては、Ｖ５＋，Ｎｂ５＋，Ｔａ５＋，Ｓｂ５＋，Ｍｏ６＋，及びＷ６＋等が挙げられる。
【０１７３】
ｂ−ｘ−ｙは、ペロブスカイト構造を取り得る範囲であれば特に制限されない。例えば、ＭがＮｂである場合、Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）モル比が０．０５以上０．２５以下であることが好ましく、０．０６以上０．２０以下であることがより好ましい。
【０１７４】
上述の一般式（Ｐ）及び（ＰＸ）で表されるペロブスカイト型酸化物からなる圧電体膜は、高い圧電歪定数（ｄ３１定数）を有するため、かかる圧電体膜を備えた圧電素子は、変位特性、検出特性の優れたものとなる。
【０１７５】
また、一般式（Ｐ）及び（ＰＸ）で表されるペロブスカイト型酸化物からなる圧電体膜を備えた圧電素子は、リニアリティの優れた電圧―変位特性を有している。これらの圧電材料は、本発明を実施する上で良好なアクチュエータ特性、センサ特性を示すものである。なお、一般式（ＰＸ）で表されるペロブスカイト型酸化物の方が一般式（Ｐ）で表されるものよりも圧電定数が高くなる。
【０１７６】
本実施形態における圧電体層３２の一具体例として、例えば、Ｎｂを原子組成百分率で１２％ドープしたチタン酸ジルコン酸鉛（ＰＺＴ）薄膜を用いることができる。スパッタリング法等によってＮｂを１２％ドープしたＰＺＴを成膜することにより、圧電定数ｄ３１＝２５０ｐｍ／Ｖという高い圧電特性を持つ薄膜を安定的に作製できる。気相成長法やゾルゲル法などにより基板上に圧電薄膜を直接成膜する構成が好ましい。特に、本実施形態の圧電体層としては、１μｍ以上１０μｍ以下の厚さの薄膜であることが好ましい。
【０１７７】
＜成膜方法について＞
圧電体の成膜方法としては気相成長法が好ましい。例えば、スパッタリング法の他、イオンプレーティング法、ＭＯＣＶＤ法（有機金属気相成長法）、ＰＬＤ法（パルスレーザー堆積法）など、各種の方法を適用し得る。また、気相成長法以外の方法（例えば、ゾルゲル法など）を用いることも考えられる。
【０１７８】
ＰＺＴ薄膜をスパッタリング法により基板に直接成膜し、圧電体を薄膜化することで製作プロセスを簡便にすることができる。また、このようにして成膜された圧電体薄膜は、エッチング等によって微細加工が容易であり、所望の形状にパターニングが可能である。
これによって、歩留まりが大幅に向上するとともにデバイスのさらなる小型化に対応することができる。
【０１７９】
本発明の実施に際しては、基板の材料、電極材料、圧電材料、膜厚、成膜条件などは、目的に応じて適宜選択することができる。
【０１８０】
＜変形例＞
図１では、平面視で円形のダイヤフラム部を説明したが、円形に限らず、平面視で楕円形のダイヤフラム部や平面視で多角形のダイヤフラム部とする構成も可能である。
【０１８１】
本発明は以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で当該分野の通常の知識を有するものにより、多くの変形が可能である。
【符号の説明】
【０１８２】
１０…角速度センサ、１２…ダイヤフラム部、１４…錘部、１６…台座部、２０…振動板層、２１…第１振動板層、２２…第２振動板層、３０…下部電極、３２…圧電体層、３４…上部電極、３５Ａ〜３５Ｄ…駆動電極部、３６Ａ〜３６Ｄ…検出電極部、１１０…シリコン（Ｓｉ）基板、１１２…ダイヤフラム部、１１４…錘部、１１６…台座部、１２０…振動板層、１２１…第１振動板層、１２２…第２振動板層、１２３…第３振動板層、１３０…下部電極、１３２…圧電体層、１３４…上部電極、１３５…駆動電極部、１３６…検出電極部、１５０…振動板部分
【図１】
2014149278.tif 000031
【図２】
2014149278.tif 000032
【図３】
2014149278.tif 000033
【図４】
2014149278.tif 000034
【図５】
2014149278.tif 000035
【図６】
2014149278.tif 000036
【図７】
2014149278.tif 000037
【図８】
2014149278.tif 000038
【図９】
2014149278.tif 000039
【図１０】
2014149278.tif 000040
【図１１】
2014149278.tif 000041
【図１２】
2014149278.tif 000042
【図１３】
2014149278.tif 000043
【図１４】
2014149278.tif 000044