(57)【要約】【課題】フラッシュデバイスの公称の読み取り電圧の変動を制御すること。【解決手段】本開示は、フラッシュデバイスの公称の読み取り電圧の変動に対するシステムおよび方法を対象とする。Ｎ回の読み取りが、それぞれ、初期の読み取り電圧からの選択された電圧オフセットにおいて行われる。Ｎ回の読み取りに対して、選択された電圧オフセットに関連づけられたＮビットのデジタルパターンが生成される。Ｎ回の読み取りによって生成されたＮビットのデジタルパターンは、符号付き表現にマッピングされる。符号付き表現に基づく電圧調整が適用され、公称の読み取り電圧の変動を少なくとも部分的に補償して、フラッシュデバイスのビット誤り率を低減する。【選択図】図１
2014149906.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ回の読み取りを実行するように構成されたフラッシュデバイスであって、前記Ｎ回の読み取りのそれぞれが初期の公称の読み取り電圧からの選択された電圧オフセットを有し、前記Ｎ回の読み取りが前記選択された電圧オフセットに関連づけられたＮビットのデジタルパターンを生成するフラッシュデバイスと、
前記Ｎ回の読み取りによって生成された前記Ｎビットのデジタルパターンを受け取るように構成され、前記Ｎビットのデジタルパターンを符号付き表現にマッピングするようにさらに構成されたマッピングモジュールと、
前記公称の読み取り電圧の変動を少なくとも部分的に補償するために前記符号付き表現に基づき電圧調整を行うように構成された電圧補償器と
を備えるフラッシュデバイスの公称電圧変動を補償するためのシステム。
【請求項２】
前記フラッシュデバイスが前記Ｎ回の読み取りに関連づけられた前記Ｎビットのデジタルパターンを生成するように構成されたフラッシュ・アナログ・デジタル変換器を含む請求項１に記載のシステム。
【請求項３】
選択された数のメモリサイクルが発生した後、または読み取り障害が発生した後、公称電圧の変動を補償するように構成された請求項１に記載のシステム。
【請求項４】
前記マッピングモジュールから前記符号付き表現を受け取るように構成され、前記符号付き表現の大きさおよび符号に基づき１つまたは複数の数値調整を適応的に行うようにさらに構成された適応ループであって、前記電圧調整が前記適応ループからの１つまたは複数の数値調整を利用して決定される適応ループさらに備える請求項１に記載のシステム。
【請求項５】
Ｎ回の読み取りを実行するように構成されたフラッシュデバイスであって、前記Ｎ回の読み取りのそれぞれが初期の公称の読み取り電圧からの選択された電圧オフセットを有し、前記Ｎ回の読み取りが前記選択された電圧オフセットに関連づけられたＮビットのデジタルパターンを生成するフラッシュデバイスと、
前記Ｎ回の読み取りによって生成された前記Ｎビットのデジタルパターンを受け取るように構成され、前記Ｎビットのデジタルパターンを符号付き表現にマッピングするようにさらに構成されたマッピングモジュールと、
前記マッピングモジュールから前記符号付き表現を受け取るように構成され、前記符号付き表現の大きさおよび符号に基づき１つまたは複数の数値調整を適応的に行うようにさらに構成された適応ループと、
前記公称の読み取り電圧の変動を少なくとも部分的に補償するために前記適応ループからの前記１つまたは複数の数値調整に基づいて電圧調整を行うように構成された電圧補償器と、
調整された公称の読み取り電圧に基づいて対数尤度比を決定するように構成された計算モジュールと
を備えるフラッシュデバイスの公称電圧の変動を補償するためのシステム。
【請求項６】
前記対数尤度比（ＬＬＲ）が以下の式、すなわち、
ＬＬＲ＝Ｋ（ｙ）＊ｙ
によって決定され、ここにｙは前記調整された読み取り電圧、およびＫ（ｙ）はｙに基づく定数である請求項５に記載のシステム。
【請求項７】
ｙがゼロより小さくない場合、Ｋ（ｙ）＝Ｋｐ、および
ｙがゼロより小さい場合、Ｋ（ｙ）＝Ｋｎであり、
ここにＫｐおよびＫｎは選択された定数である請求項６に記載のシステム。
【請求項８】
ＫｐおよびＫｎがｙに対する値の分布を利用して決定される請求項７に記載のシステム。
【請求項９】
読み取り障害が発生した後、公称電圧の変動を補償するように構成された請求項５に記載のシステム。
【請求項１０】
前記フラッシュデバイスが前記Ｎ回の読み取りに関連づけられた前記Ｎビットのデジタルパターンを生成するように構成されたフラッシュ・アナログ・デジタル変換器を含む請求項５に記載のシステム。
【請求項１１】
前記符号付き表現が３ビットの符号付き２進表現を含む請求項５に記載のシステム。
【請求項１２】
少なくとも読み取り再試行経路の一部を含む請求項５に記載のシステム。
【請求項１３】
Ｎ回の読み取りを実行するステップであって、前記Ｎ回の読み取りのそれぞれが初期の公称の読み取り電圧からの選択された電圧オフセットを有するステップと、
前記選択された電圧オフセットに関連づけられたＮビットのデジタルパターンを生成するステップと、
前記Ｎビットのデジタルパターンを符号付き表現にマッピングするステップと、
前記公称の読み取り電圧の変動を少なくとも部分的に補償するために前記符号付き表現に基づき電圧調整を行うステップと
を含むフラッシュデバイスの公称電圧の変動を補償する方法。
【請求項１４】
前記符号付き表現の大きさおよび符号に基づき１つまたは複数の数値調整を適応的に行うステップであって、前記電圧調整が前記１つまたは複数の数値調整を利用して決定されるステップをさらに含む請求項１３に記載の方法。
【請求項１５】
選択された数のメモリサイクルまたは読み取り障害のうちの少なくとも１つを検出するステップをさらに含む請求項１３に記載の方法。
【請求項１６】
前記Ｎビットのデジタルパターンがフラッシュ・アナログ・デジタル変換器からの出力である請求項１３に記載の方法。
【請求項１７】
調整された公称の読み取り電圧に基づき対数尤度比を決定するステップをさらに含む請求項１３に記載の方法。
【請求項１８】
前記対数尤度比（ＬＬＲ）が以下の式、すなわち、
ＬＬＲ＝Ｋ（ｙ）＊ｙ
によって決定され、ここにｙは前記調整された読み取り電圧、およびＫ（ｙ）はｙに基づく定数である請求項１７に記載の方法。
【請求項１９】
ｙがゼロより小さくない場合、Ｋ（ｙ）＝Ｋｐ、および
ｙがゼロより小さい場合、Ｋ（ｙ）＝Ｋｎであり、
ここにＫｐおよびＫｎは選択された定数である請求項１８に記載の方法。
【請求項２０】
ＫｐおよびＫｎがｙに対する値の分布を利用して決定される請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本開示は、フラッシュデバイスの分野およびフラッシュデバイスに対する電圧レベルを制御することに関する。
【背景技術】
【０００２】
[0002]フラッシュデバイスは、保持、書き込み耐久性、または他の要因によって引き起こされるフラッシュセルの公称（ノミナル）電圧におけるドリフトまたは他の変動を受けることがある。そうした場合、アナログ電圧レギュレータを用いて最適な読み取り電圧における対応する変化を検出および補正することはできない。そのため、公称電圧のオフセットおよび不規則変動は、フラッシュ記憶システムの性能および寿命を劣化させる可能性がある。
【発明の概要】
【課題を解決するための手段】
【０００３】
[0003]本開示の実施形態は、読み取り電圧のオフセットを追跡することによって公称電圧の変動を補償するためのシステムを含む。選択された時間において、または所定の事象が発生すると、フラッシュデバイスは、Ｎ回の読み取りを実行するように構成される。Ｎ回の読み取りのそれぞれは、初期の公称の読み取り電圧からの選択された電圧オフセットにおいて実行される。この公称電圧は、結果として生じるビット誤り率がフラッシュデバイスの耐用期間のさまざまな段階で確実に低減するように絶えず追跡される。Ｎ回の読み取りは、選択された電圧オフセットに関連づけられたそれぞれのＮビットのデジタルパターンを生成する。マッピングモジュールは、Ｎ回の読み取りによって生成されたＮビットのデジタルパターンを受け取るように構成される。マッピングモジュールは、Ｎビットのデジタルパターンを符号付き表現にマッピングするようにさらに構成される。電圧補償器は、観測される符号付き表現の統計に基づき公称の読み取り電圧に対して電圧調整を行うように構成され、公称電圧の決定論的変動および不規則変動を少なくとも部分的に補償する。
【０００４】
[0004]上記の一般的な説明および以下の詳細な説明は両方とも、必ずしも本開示を限定しているわけではないことを理解されたい。本明細書に組み込まれ、本明細書の一部を構成する添付図面は、本開示の実施形態を例示する。
【０００５】
[0005]本開示の実施形態は、添付の図を参照することによって当業者によって一層よく理解されうる。
【図面の簡単な説明】
【０００６】
【図１】本開示の実施形態による、公称の読み取り電圧の変動を補償するためのシステムを示すブロック図である。
【図２】本開示の実施形態による、対象とする最下位ビット（ＬＳＢ）のゾーンを示す第１のグラフ、および対象とする２つの最上位ビット（ＭＳＢ）のゾーンを示す第２のグラフである。
【図３】本開示の実施形態による、システムの適応ループを示すブロック図である。
【図４】本開示の実施形態による、２つの対象とする最上位ビット（ＭＳＢ）のゾーンを示すグラフであり、デジタルパターンが対象とする第１のＭＳＢゾーンおよび対象とする第２のＭＳＢゾーンに割り当てられている。
【図５】本開示の実施形態による、対象とする第１のＭＳＢゾーンに入る公称電圧に対して第１の適応経路を、および対象とする第２のＭＳＢゾーンに入る公称電圧に対して第２の適応経路を適用するように構成されたシステムの適応ループを示すブロック図である。
【図６】本開示の実施形態による、公称の読み取り電圧の変動を補償する方法を示す流れ図である。
【発明を実施するための形態】
【０００７】
[0006]ここで、開示された実施形態について詳細に言及し、この実施形態が添付図面に示される。
[0007]図１〜６は、デジタル適応補償ループを利用する公称の読み取り電圧の変動を補償するためのシステムおよび方法の実施形態を示す。フラッシュデバイスの公称の読み取り電圧におけるシフトまたはオフセットは、結果としてフラッシュメモリ構成部品に基づくディスクドライブおよび他の記憶システムの性能を劣化させ寿命を短くする。一部の実施形態において、（あらかじめ保存されたオフセットデータを必要としない）完全に盲目的な補償スキームにより異なるページ、ブロック、またはダイにわたって読み取り電圧の変動が調整される。さらに、あらかじめ保存された値を必要とせずに、ページまたはブロックの組に対するオフセットを自動的に取得するように補償ループが有効にされるので取得時間を制御することができる。
【０００８】
[0008]一実施形態において、図１に示されるように、フラッシュデバイス１０２に対する公称の読み取り電圧の変動を補償するためのシステム１００は、少なくとも２つの読み取り経路を含む。補償ループが有効にされてない場合、フラッシュデバイス１０２は、限定されないが、ソフトまたはハード誤り訂正コーディング（ＥＣＣ）デコーダなどのデコーダ１０４につながる通常の読み取り経路を利用して読み取りを実行するように構成される。一部の実施形態において、デコーダ１０４は、低密度パリティチェック（ＬＤＰＣ）デコーダである。通常の読み取り経路は、公称の読み取り電圧を用い、この公称の読み取り電圧がデジタル補償ループの出力を使用して追跡される。
【０００９】
[0009]一部の実施形態において、補償ループは、読み取りチャンネルの読み取り再試行経路に統合されている。他の実施形態において、補償ループは、読み取り再試行経路とは異なる、またはその経路の代わりの補償経路にある。それに応じて、限定されないが、立ち上げ、読み取り障害、またはオフセット検出などの所定の事象が生じるときに、補償ループが有効にされる。一部の実施形態において、補償ループは、周期的に、手動で、または選択された数のプログラム／消去メモリサイクルが発生した後（例えば、２０００Ｐ／Ｅサイクルごとに）などの、１つもしくは複数の選択された、またはプログラムされた時間に有効にされる。
【００１０】
[0010]補償ループが有効にされると、フラッシュデバイス１０２は、選択された数の読み取り、Ｎ回の読み取りを行うように構成される。Ｎ回の読み取りのそれぞれは、フラッシュデバイス１０２の初期の公称の読み取り電圧からのそれぞれの電圧オフセットにおいて行われる。フラッシュデバイス１０２は、選択されたビット数を有する、Ｎ回の読み取りに対するデジタルパターンを出力するようにさらに構成される。一部の実施形態において、読み取り回数は、出力デジタルパターンにおけるビット数と等価である（すなわち、Ｎ回の読み取り＝Ｎビットのパターン）。一部の実施形態において、フラッシュデバイス１０２は、Ｎ回の読み取り再試行に対してＮビットのパターンを提供するように構成されたフラッシュＡＤＣなどのアナログ・デジタル変換器（ＡＤＣ）をさらに含む。
【００１１】
[0011]Ｎビットのパターンは、選択された電圧オフセットのパターンに関連づけられている。一部の実施形態において、Ｎビットのパターンは、セルの公称電圧が読み取り電圧の左側にある件数を表わす０のシーケンスを含み、続く１によってＮビットのシーケンスを完結する。例えば、４回読み取り・４ビット構成において、各読み取りにより、以下の出力シーケンス、すなわち「００００」、「０００１」、「００１１」、「０１１１」、および「１１１１」のうちの１つが生じる。簡略化された表現により、読み取り電圧と並行して公称電圧を比較することができるので、迅速な変換が可能となる。さらに、連続するビットパターンは、無効のパターン（例えば「０１０１」）の検出を簡略化する。
【００１２】
[0012]システム１００は、Ｎ回の読み取りに関連づけられたＮビットのパターンを受け取るように構成されたマッピングモジュール１０６をさらに含む。マッピングモジュール１０６は、Ｎビットのパターンのそれぞれを公称電圧の符号付きＭビット表現にマッピングするようにさらに構成される。一部の実施形態において、符号付きＭビットの２進表現は、３ビットの符号付き表現である。一部の実施形態において、マッピングモジュール１０６は、最近接の有効なパターンまでの対応するハミング距離が、選択されたしきい値よりも小さい場合、最近接の有効なパターンにマッピングすることによって無効なパターンを処理するようにさらに構成される。対応するハミング距離が選択されたしきい値よりも小さくない場合、マッピングモジュール１０６は、無効のパターンを消去として宣言するようにさらに構成されうる。一部の実施形態において、マッピングモジュール１０６は、消去パターンのそれぞれの対数尤度比（ＬＬＲ）を選択された値（例えばＬＬＲ＝０）に設定するようにさらに構成される。
【００１３】
[0013]システム１００は、各セルのＮ回の読み取りに対応する符号付き表現に対して数値調整（λ）を適応的に行うように構成された適応ループ１０８をさらに含む。数値調整λは、調整可能なＤＣ源などの電圧補償器１１０によって使用され、通常の読み取り経路および読み取り再試行／補償経路の公称の読み取り電圧に対して電圧調整を行う。一部の実施形態において、適応ループ１０８は、フラッシュデバイスの公称の読み取り電圧を十分に低減されたビット誤り率に対応する値にロックするように構成される。
【００１４】
[0014]電圧補償器１１０は、読み取り基準電圧ＶＡ、ＶＢおよびＶＣを追跡するために複数回のセル読み取りにわたって数値調整λを監視する。一部の実施形態において、読み取り基準電圧ＶＡ、ＶＢおよびＶＣは、最適値または十分に低減されたビット誤り率に関連づけられた値である。ＬＳＢの基準電圧ＶＢの補償に対しては、λ＞１の場合は、読み取り電圧を１電圧ステップだけ低減し、λ＜０の場合は、ＶＢを１電圧オフセットステップだけ増加させる。ＭＳＢの基準電圧の補償に対しては、λＡがＶＡを制御し、λＣがＶＣを制御する。実際上、λＡをλＣと等しくなるように設定することができ、その場合は、ＶＡおよびＶＣは、互いにつながれる。
【００１５】
[0015]図２〜５は、対象とする最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）のゾーン、ならびにＭＳＢおよびＬＳＢのブロックまたはページを処理するために設計された適応ループ１０８を示す。図２に示されるように、一般に、状態「００」と状態「０１」との間に位置する対象とする１つのＬＳＢのゾーン、および１つが「１１」と「１０」の間に位置し（すなわち下方の状態）、もう１つが状態「００」と「１０」との間に位置する（すなわち上方の状態）、対象とする２つのＭＳＢのゾーンがある。図３は、ＬＳＢの状態に対して構成された適応ループ１０８を示す。一部の実施形態において、システム１００は、ＬＳＢおよびＭＳＢのゾーンに対する電圧調整を生成するために、図３に示される適応ループ１０８を使用することによって簡略化される。そうすることによって比較的複雑でないシステム１００が提供される。しかし、それぞれの電圧調整、ＶＡ（下方のＭＳＢ）、ＶＢ（ＬＳＢ）およびＶＣ（上方のＭＳＢ）を用いて対象とするＬＳＢおよびＭＳＢのゾーンのそれぞれを独立して調節することによって一層よい性能を実現することができる。
【００１６】
[0016]図３に示される適応ループ１０８は、最初の数値調整（λｏｌｄ）をＮ回の読み取りに関連づけられた符号付き表現（ｘ）に適用するように構成される。一部の実施形態において、最初の数値調整（λｏｌｄ）は、デフォルトまたは所定の初期値（例えばゼロ）から始まる。一部の実施形態において、最初の数値調整（λｏｌｄ）は、選択されたブロックまたはブロックの組に対する１つまたは複数のあらかじめ保存された値から始まる。適応ループ１０８は、符号付き表現（ｙ）の調整値に基づき連続した数値調整（λｎｅｗ）を決定するようにさらに構成される。一部の実施形態において、数値調整（λ）は、以下の式、すなわち、λｎｅｗ＝λｏｌｄ＋μ＊ｓｇｎ（ｙ）によって決定され、ここにμは適応ステップサイズであり、λｎｅｗは、ｌｙｌ≦Ｔの場合のみ調整され、ここにＴは選択されたしきい値である。
【００１７】
[0017]図４は、ＭＳＢのページまたはブロックに対する対象とする異なるゾーンを示す。第１のゾーン（Ｒ＿ｓｅｌｅｃｔ＝０）は、下方のＭＳＢの状態「１１」および「１０」に関連づけられ、第２のゾーン（Ｒ＿ｓｅｌｅｃｔ＝１）は上方のＭＳＢの状態「００」および「１０」に関連づけられている。他のすべての領域（Ｒ＿ｓｅｌｅｃｔ＝２）は、信頼でき、またはＬＳＢのページもしくはブロックに属し、したがってＭＳＢのページまたはブロックに対するＲ＿ｓｅｌｅｃｔ＝２の領域に入る電圧は無視されてもよい。一部の実施形態において、図５に示されるように、適応ループ１０８は、異なる適応経路を有するＲ＿ｓｅｌｅｃｔ＝１入力およびＲ＿ｓｅｌｅｃｔ＝２を処理するように設計されている。一部の実施形態において、各適応経路は、それぞれの数値調整（λＡおよびλＣ）ならびにそれぞれの適応ステップサイズ（μＡおよびμＢ）を有する。公称の読み取り電圧調整（ＶＡ、ＶＢおよびＶＣ）が対象とする各ゾーンに合わせて調整されるので、対象とするＬＳＢのゾーンおよび対象とするＭＳＢのゾーンのそれぞれに対して異なる適応ループを割り当てることによって、ビット誤り率をより低減することが可能である。
【００１８】
[0018]一部の実施形態において、適応ループ１０８は、ＬＬＲ値の分布におけるゼロクロス点を公称の読み取り電圧にもたらすようにさらに構成される。一部の実施形態において、補償ループは、ページまたはブロックごとにオフセット変動を時間とともに追跡するようにさらに構成される。補償ループは、（前に論じたように）読み取り再試行モード中に、または選択された時間に有効にされうる。一部の実施形態において、補償ループを選択された時間（例えば周期的に、休止時、立ち上げ時など）に有効にして、選択されたブロックまたはページに対する読み取り電圧を制御し、または耐久性もしくは電圧保持に対するテストを行うことが有利である。
【００１９】
[0019]一部の実施形態において、補償ループが読み取りチャンネルの読み取り再試行経路に統合されている場合（図１参照）、ＬＬＲ計算モジュール１１２は、Ｎ回の読み取りに関連づけられた調整された符号付き表現値（ｙ）を受け取るように構成される。ＬＬＲ計算モジュール１１２は、調整値（ｙ）に基づいてＬＬＲ値を決定するようにさらに構成される。一部の実施形態において、ＬＬＲ値は、Ｎ回の読み取りに対して、以下の式、すなわち、ＬＬＲ＝Ｋ（ｙ）＊ｙにより決定され、ここにＫ（ｙ）は調整値（ｙ）に基づく定数である。一部の実施形態において、Ｋ（ｙ）は、ｙ≧０の場合はＫ（ｙ）＝Ｋｐ、ｙ≦０の場合はＫ（ｙ）＝Ｋｎとなるような第１の定数（Ｋｐ）および第２の定数（Ｋｎ）を含む少なくとも２つの定数によって特徴づけられる。定数（Ｋｐ）および（Ｋｎ）は、対象とするさまざまな状態の分布に基づいて選択される。一部の実施形態において、ＬＳＢのブロックまたはページについて、状態「００」と状態「０１」とが区別され、ＫｐおよびＫｎが各状態のそれぞれの分布に基づいて選択される。ＭＳＢのブロックまたはページについて、状態「１１」と「１０」（すなわち下方の状態）および状態「００」と「１０」（すなわち上方の状態）が同様に区別および選択される。したがって、ＬＬＲ計算モジュール１１２は、生のビット誤り率（ＢＥＲ）に対して対象とするテールに対応する６つのＫｐ、Ｋｎ利得値、すなわち状態「１１」と「０１」（下方のＭＳＢの状態）間、および状態「０１」と「００」（ＬＳＢの状態）間、および状態「００」と「１０」（上方のＭＳＢの状態）間の左右のテールをそれぞれ用いる。一部の実施形態において、６つのＫｐ、Ｋｎ利得は、ＬＬＲ計算をさらに簡略化するように組が低減される。
【００２０】
[0020]一部の実施形態において、ＫｐまたはＫｎの値は、調整された（ｙ）値の分布を利用して決定される。１つまたは複数の正および負の値（Ｖ）の分布を利用してＫｐまたはＫｎを選ぶ。Ｖ＝２である実施形態を考える。ｙ＝＝＋２およびｙ＝＝−２となるヒット件数Ｎ（２）が、選択された時間窓内で計数され、選択された計数しきい値（Ｔｈ）と比較される。その場合、Ｎ（２）＞ＴｈならばＫｐ＝１、そうでなければＫｐ＝２である。同様に、Ｎ（−２）＞ＴｈならばＫｎ＝１、そうでなければＫｎ＝２である。上記の実施形態は、ＫｐおよびＫｎの定数を選択するための概念の例示である。したがって、使用される値は、例であって、本開示を限定することは意図されていない。
【００２１】
[0021]一部の実施形態において、補償ループを読み取り再試行（およびＬＬＲ生成）経路に組み込むことにより、生のＢＥＲを低減するオフセットに盲目的に収束させるように補償ループが有効にされるので、ＬＬＲ決定における自動的なオフセット補償が可能となる。一部の実施形態において、補償ループは、選択されたページまたはブロックに対する読み取り電圧を追跡するように構成されたコントローラをさらに含み、またはこのコントローラと通信する。したがって、補償ループは、保持試験および保持電圧のシフト検出に使用することができる。
【００２２】
[0022]上記のマッピングモジュール１０６、適応ループ１０８、およびＬＬＲ計算モジュール１１２は、本明細書に記載された機能またはステップを行うことが可能なハードウェア、ソフトウェアおよび／もしくはファームウェアの任意の組み合わされた、または分離された構成を含む。一部の実施形態において、システム１００の上記の構成部品のいずれもが、キャリア媒体からのプログラム命令を実行するように構成された１つまたは複数のプロセッサによって実施される。一部の実施形態において、電子回路がさらに用いられる。とりわけ、多くのハードウェア、ソフトウェアおよびファームウェアの組み合わせがシステム１００の上記の構成部品を実施するために考えられる。したがって、本明細書に記載された実施形態のいずれをも、限定形態として解釈されるべきでない。
【００２３】
[0023]図６は、フラッシュデバイス１０２の公称の読み取り電圧における変動を補償するための方法２００の実施形態を示す流れ図である。システム１００は、方法２００の具現形態であり、システム１００または方法２００の実施形態に関して記載されるすべてのステップまたは特徴は、システム１００および方法２００の両方に適用可能である。しかし、方法２００の１つまたは複数のステップが当技術分野において知られている他の手段を介して実行されてもよいことに留意されたい。したがって、方法２００は、以下に記載されるステップを行うための許容できるどんな手段をも包含するように広く解釈されるべきである。
【００２４】
[0024]ステップ２０２において、Ｎ回の読み取りが、補償または読み取り再試行経路の一部として行われる。Ｎ回の読み取りのそれぞれは、初期の読み取り電圧からの選択された電圧オフセットにおいて行われる。ステップ２０２は、選択された時間に（例えば周期的に、あらかじめ設定した時間に、手動で）開始され、または指定された事象（例えば読み取り障害、読み取り破損、システム休止、立ち上げ）が発生すると開始される。ステップ２０４において、ＮビットのデジタルパターンがＮ回の読み取りに対して生成される。Ｎビットのデジタルパターンは、Ｎ回の読み取りのそれぞれの電圧オフセットに関連づけられている。ステップ２０６において、Ｎビットのデジタルパターンは、公称の読み取り電圧（すなわち選択された、または所定の電圧）のＭビット符号付き表現にマッピングされる。ステップ２０８において、符号付き表現に基づいて電圧調整が適用される。一部の実施形態において、補償ループは、電圧調整オフセットを適応的に生成して公称の読み取り電圧を上げるか、または下げるように調整する。補償ループは、選択された数のサイクルに対して、またはしきい電圧が達成されるまで適応的に新しい電圧調整を行う。したがって、公称の読み取り電圧変動は、あらかじめ最適なまたは理想的なオフセット値を知ることなくデジタル的に補償される。
【００２５】
[0025]一部の実施形態において、本開示の全体を通して記載されたさまざまな機能またはステップがハードウェア、ソフトウェアまたはファームウェアの任意の組み合わせによって行われてもよいことを認識されたい。一部の実施形態において、さまざまなステップまたは機能は、以下の、すなわち、電子回路、論理ゲート、フィールドプログラマブルゲートアレイ、マルチプレクサまたはコンピューティング・システムのうちの１つまたは複数によって行われる。コンピューティング・システムは、限定されることなく、パーソナル・コンピューティング・システム、メインフレーム・コンピューティング・システム、ワークステーション、画像コンピュータ、パラレルプロセッサ、または当技術分野において知られている任意の他のデバイスを含むことができる。一般に、「コンピューティング・システム」という用語は、メモリ媒体からの命令を実行する１つまたは複数のプロセッサを有するいかなるデバイスをも包含するように広く定義される。
【００２６】
[0026]本明細書に記載された実施形態によって具現化されたような方法を実施するプログラム命令は、キャリア媒体により送信されるか、またはキャリア媒体上に保存されてもよい。キャリア媒体は、限定されないが、有線、ケーブル、または無線送信リンクなどの送信媒体であってもよい。またキャリア媒体は、限定されないが、読み取り専用メモリ、ランダムアクセスメモリ、磁気もしくは光ディスク、または磁気テープなどの記憶媒体を含んでもよい。
【００２７】
[0027]本明細書に記載された方法を具現化する実施形態は、記憶媒体に結果を保存することを含んでもよい。結果が保存された後、結果は、記憶媒体においてアクセスされ、本明細書に記載された方法またはシステムの実施形態のいずれかによって使用され、ユーザに表示するためにフォーマットされ、別のソフトウェアモジュール、方法またはシステム等によって使用されてもよい。さらに、結果は、「永久的に」、「半永久的に」、一時的に、またはある期間保存されてもよい。例えば、記憶媒体は、ランダムアクセスメモリ（ＲＡＭ）であってもよく、結果は、必ずしも無期限に記憶媒体内に残らなくてもよい。
【００２８】
[0028]システムまたは方法として上で具現化された本開示のいずれの実施形態も、本明細書に記載された任意の他の実施形態の少なくとも一部を含んでもよいことがさらに考えられる。当業者は、本明細書に記載されたシステムおよび方法を達成することができるさまざまな実施形態があり、その実施態様は、本開示の実施形態が展開した文脈に応じて変わることを認識されるであろう。
【００２９】
[0029]さらに、本発明は、添付の特許請求の範囲によって規定されることを理解されたい。本発明の実施形態を例示したが、本開示の範囲および趣旨から逸脱せずに、さまざまな変更が当業者によってなされてもよいことは明らかである。
【符号の説明】
【００３０】
１００  システム
１０２  フラッシュデバイス
１０４  デコーダ
１０６  マッピングモジュール
１０８  適応ループ
１１０  電圧補償器
１１２  ＬＬＲ計算モジュール
２００  方法
【図１】
2014149906.tif 000003
【図２】
2014149906.tif 000004
【図３】
2014149906.tif 000005
【図４】
2014149906.tif 000006
【図５】
2014149906.tif 000007
【図６】
2014149906.tif 000008
【外国語明細書】
2014149906000001.pdf