(57)【要約】【課題】フライングキャパシタと呼ばれるコンデンサと交流スイッチを用いたマルチレベル変換回路においては、コンデンサの電圧を半導体スイッチの動作を適宜切替えて所望の値になるように制御しているが、電位に共通点のない複数のコンデンサの電圧を検出するための回路が複雑で、高コストになる課題がある。【解決手段】複数あるコンデンサ間を、ダイオード、逆阻止形半導体スイッチ、抵抗などで構成された結合手段で接続する構成やコンデンサの電圧を所定値にクランプする回路を設けることにより、コンデンサの電圧を検出して半導体スイッチの動作を適宜切替えて、所望の値に制御する個数を削減し、全てのコンデンサの電圧が所望の値になるように回路を構成する。【選択図】図１
2014217079.tif 000002
【特許請求の範囲】
【請求項１】
２つに分割され、３つの端子を備えた、零を含む互いに異なる３つの電圧レベルを持つ直流電源から複数の電圧レベルを生成し、その複数の電圧レベルを選択して出力するマルチレベル変換回路であって、
ダイオードが逆並列接続された半導体スイッチをｎ（ｎは３以上の整数）個直列接続して構成される第１及び第２のスイッチ群と、ｎ−１個の半導体スイッチを直列に接続して構成される第３及び第４のスイッチ群と、逆耐圧を有する半導体スイッチを組合せて構成される交流スイッチとを備え、
前記直流電源の電位が最も高い第１の直流端子と電位が最も低い第３の直流端子との間には、前記第１の直流端子から順番に前記第１のスイッチ群と第２のスイッチ群との直列回路を、前記第１のスイッチ群を構成する１個目の半導体スイッチの負側端子と前記第２のスイッチ群を構成するｎ個目の半導体スイッチの正側端子との間には、前記第１のスイッチ群の１個目の半導体スイッチの負側端子から順番に前記第３のスイッチ群と第４のスイッチ群との直列回路を、前記第３のスイッチ群と前記第４のスイッチ群の接続点と前記直流電源の中間電位となる第２の直流端子との間には前記交流スイッチを、前記第１のスイッチ群を構成するｎ−ｍ（ｍは０からｎ−３までの整数）個目の半導体スイッチの正側端子と前記第２のスイッチ群を構成するｋ（ｋは１からｎ−２までの整数）個目の半導体スイッチの負側端子の間に第ｊ（ｊは１からｎ−２までの整数）コンデンサを、前記第３のスイッチ群の正側端子と第４のスイッチ群の負側端子との間には第ｎ−１コンデンサを、
前記第３スイッチ群を構成するｎ−ｍ−１個目の半導体スイッチの正側端子と前記第４のスイッチ群を構成するｋ個目の半導体スイッチの負側端子との間には第ｉ（ｉはｎから２ｎ−３までの整数）コンデンサを、各々接続し、
前記第１のスイッチ群と前記第２のスイッチ群との接続点を交流端子とし、前記第ｊコンデンサの端子と前記第ｉコンデンサの端子とを、結合手段により接続することを特徴とするマルチレベル変換回路。
【請求項２】
請求項1に記載のマルチレベル変換回路において、前記結合手段として、前記第ｊコンデンサの正側端子と前記第ｉコンデンサの負側端子との間に第ｊのダイオードを、前記第iコンデンサの正側端子と前記第ｊコンデンサの負側端子との間に第ｉ−１のダイオードを、各々接続することを特徴とするマルチレベル変換回路。
【請求項３】
請求項1に記載のマルチレベル変換回路において、前記結合手段として、前記第ｊコンデンサの正側端子と前記第ｉコンデンサの負側端子との間に第ｊのダイオードと第ｊの抵抗との直列回路を、前記第ｉコンデンサの正側端子と前記第ｊコンデンサの負側端子との間に第ｉ−１のダイオードと第ｉ−１の抵抗との直列回路を、各々接続することを特徴とするマルチレベル変換回路。
【請求項４】
請求項1に記載のマルチレベル変換回路において、前記結合手段として、前記第ｊコンデンサの正側端子と前記第ｉコンデンサの負側端子との間に逆耐圧を有する第ｊの半導体スイッチを、前記第ｉコンデンサの正側端子と第ｊコンデンサの負側端子との間に逆耐圧を有する第ｉ−１の半導体スイッチを、各々接続することを特徴とするマルチレベル変換回路。
【請求項５】
請求項1に記載のマルチレベル変換回路において、前記結合手段として、前記第ｊコンデンサの正側端子と前記第ｉコンデンサの正側端子との間に第ｊのインピーダンス素子を、前記第ｊコンデンサの負側端子と前記第ｉコンデンサの負側端子との間に第ｉ−１のインピーダンス素子を、各々接続することを特徴とするマルチレベル変換回路。
【請求項６】
請求項２〜５に記載のマルチレベル変換回路において、前記第ｊコンデンサ、又は第ｎ−１コンデンサ、又は第ｉコンデンサと並列にツェナーダイオードを接続することを特徴とするマルチレベル変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数レベルの電圧を出力することができる、フライングキャパシタと呼ばれるコンデンサを用いたマルチレベル変換回路におけるコンデンサの充電回路に関する。
【背景技術】
【０００２】
図１０に、特許文献１に記載されたフライングキャパシタを用いた５レベル変換回路を示す。直流単電源ＤＰとＤＮを直列接続して構成した３つの端子（正極P、零極M、負極N）を備えた直流電源から５レベルの電圧を出力する回路構成である。直流電源の正極Pと負極Nとの間にはダイオードとＩＧＢＴを逆並列接続した半導体スイッチＳ１〜Ｓ４の直列回路が、半導体スイッチＳ２とＳ３との直列回路と並列に半導体スイッチＳ５とＳ６との直列回路とフライングキャパシタと呼ばれるコンデンサＣ１とが、各々接続される。さらに、半導体スイッチＳ５とＳ６との接続点と直流電源の中間電位点である零極Ｍとの間には逆方向にも耐圧を備えた逆阻止形ＩＧＢＴＳ１５とＳ１６を逆並列接続した交流スイッチＳａｃが接続され、半導体スイッチＳ２とＳ３との接続点を交流端子Ｕとしている。
【０００３】
この様な回路構成において、直流単電源ＤＰ、ＤＮの電圧Ｅｄｃｐ、Ｅｄｃｎを各々２Ｅとし、コンデンサＣ１の電圧Ｖｃ１をＥに制御すると、交流端子Ｕには５つのレベルの電圧を出力することができる。例えば、半導体スイッチＳ１、Ｓ２、Ｓ６、Ｓ１６をオンすると電圧２Ｅが、半導体スイッチＳ１、Ｓ３、Ｓ６、Ｓ１６をオン又は半導体スイッチＳ２、Ｓ６と交流スイッチＳａｃをオンすると電圧Ｅが、半導体スイッチＳ３，Ｓ６と交流スイッチＳａｃとをオン又は半導体スイッチＳ２、Ｓ５と交流スイッチＳａｃとをオンすると電圧零が、半導体スイッチＳ２、Ｓ４、Ｓ５、Ｓ１５をオン又はＳ３，Ｓ５及び交流スイッチＳａｃをオンすると電圧−Ｅが、半導体スイッチＳ３、Ｓ４、Ｓ５、Ｓ１５をオンすると電圧−２Ｅが、各々交流端子Ｕに出力される。
【０００４】
この様な動作において、交流端子Ｕに電圧Ｅを出力するモードは、電流が負荷に向かって流れるならば、半導体スイッチＳ１→コンデンサＣ１→半導体スイッチＳ３の経路１と、交流スイッチＳａｃ→半導体スイッチＳ６→コンデンサＣ１→半導体スイッチＳ２の経路２があり、コンデンサＣ１は経路１では充電、経路２では放電される動作となる。コンデンサＣ１の電圧を検出して、この平均電圧がＥとなるように、経路を適宜選択することにより、コンデンサＣ１の平均電圧をＥに制御することが可能となる。また、交流端子Ｕに電圧−Ｅを出力するモードにおいても同様に二つの経路があり、コンデンサＣ１の電圧をＥに制御することが可能となる。
【０００５】
図１０に示す５レベル変換回路を７レベルに拡張した例を図１１に示す。直流単電源DPとDNを直列接続して構成した３つの端子正極P、零極M、負極Nの端子を備えた直流電源から５レベルの電圧を出力する回路構成である。直流電源の正極Pと負極Nとの間にはダイオードとＩＧＢＴを逆並列接続した半導体スイッチＳ１〜Ｓ６の直列回路が、半導体スイッチＳ２〜Ｓ５の直列回路と並列に半導体スイッチＳ７とＳ８との直列回路とコンデンサＣ２とが、半導体スイッチＳ３とＳ４の直列回路と並列にコンデンサＣ１が各々接続される。さらに、半導体スイッチＳ７とＳ８との接続点と直流電源の中間電位点である零極Ｍとの間には逆方向にも耐圧を備えた逆阻止形ＩＧＢＴＳ１５とＳ１６を逆並列接続した交流スイッチＳａｃが接続され、半導体スイッチＳ３とＳ４との接続点を交流端子Ｕとしている。
【０００６】
この様な回路構成において、直流単電源ＤＰ、ＤＮの電圧Ｅｄｃｐ、Ｅｄｃｎを各々３Ｅとし、コンデンサＣ１の電圧Ｖｃ１をＥに、コンデンサＣ２の電圧Ｖｃ２を２Ｅに制御すると、交流端子Ｕには７つのレベルの電圧を出力することができる。例えば、半導体スイッチＳ１〜Ｓ３をオンすると電圧３Ｅが、半導体スイッチＳ１、Ｓ２及びＳ４をオンすると電圧２Ｅが、半導体スイッチＳ１、Ｓ５及びＳ４をオンすると電圧Ｅが、交流スイッチＳａｃと半導体スイッチＳ７、Ｓ２及びＳ３又は交流スイッチＳａｃと半導体スイッチＳ８、Ｓ５及びＳ４をオンすると電圧零が、交流スイッチＳａｃと半導体スイッチＳ７、Ｓ２及びＳ４をオンすると電圧−Ｅが、交流スイッチＳａｃと半導体スイッチＳ７、Ｓ５及びＳ４をオンすると電圧−２Ｅが、半導体スイッチＳ４〜Ｓ６をオンすると電圧−３Ｅが、各々交流端子Ｕに出力される。詳細には上記の他にも複数の制御方式があるが、図１１に示す回路の拡張動作であるので、詳細説明は省略する。
【０００７】
この様な動作において、交流端子Ｕに電圧Ｅを出力するモードには、半導体スイッチＳ１→コンデンサＣ２→半導体スイッチＳ５→半導体スイッチＳ４の経路１と、交流スイッチＳａｃ→半導体スイッチＳ８→コンデンサＣ２→半導体スイッチＳ２→コンデンサＣ１→半導体スイッチＳ４の経路２があり、コンデンサＣ２は経路１では充電、経路２では放電される動作となる。コンデンサＣ２の電圧を検出し、この平均値が２Ｅとなるように経路を適宜選択することにより、コンデンサＣ２の平均電圧を２Ｅに制御することが可能となる。また、交流端子Ｕに電圧−Ｅを出力するモードにおいても同様に二つの経路があり、経路を適宜選択することによりコンデンサＣ２の電圧を２Ｅに制御することが可能となる。
【０００８】
また、交流端子Ｕに電圧２Ｅを出力するモードは、半導体スイッチＳ１→半導体スイッチＳ２→コンデンサＣ１→半導体スイッチＳ４の経路１と、半導体スイッチＳ１→コンデンサＣ２→半導体スイッチＳ５→コンデンサＣ１→半導体スイッチＳ３の経路２があり、コンデンサＣ１は経路１では充電、経路２では放電される動作となる。コンデンサＣ１の電圧を検出し、経路を適宜選択することにより、コンデンサＣ１の平均電圧をＥに制御することが可能となる。また、交流端子Ｕに電圧−２Ｅを出力するモードにおいても同様に二つの経路があり、同様にコンデンサＣ１の電圧をＥに制御することが可能となる。
【０００９】
図１１に示す構成の７レベル変換回路においては、半導体スイッチＳ７又はＳ８がスイッチングする場合は、電圧変動が２単位（２Ｅｄ）となる。一般に高い電圧変動が出力波形に現れると、負荷側の交流電動機にはその電圧に応じた高いマイクロサージ電圧が発生し、その結果として絶縁破壊の問題が発生するおそれがある。
【００１０】
この課題を解決するために、出願人は、特許文献２に記載の回路を提案した。
図１２にその回路構成を示す。図１２において、直流単電源ＤＰとＤＮとが直列接続された直流電源の端子を、高電位側から正極端子Ｐ、零極端子Ｍ、負極端子Ｎとする。なお、端子Ｍを基準（零）とし、その電位を０と定義する。また、半導体スイッチとしてはダイオードを逆並列接続したＩＧＢＴの例で説明するが他の半導体スイッチ素子でも適用可能であることは言うまでもない。正極端子Ｐと負極端子Ｎとの間には半導体スイッチＳ１〜Ｓ６の直列回路が接続され、半導体スイッチＳ３とＳ４との接続点を交流端子Ｕとする。また、半導体スイッチＳ１とＳ２の接続点と半導体スイッチＳ５とＳ６の接続点との間には半導体スイッチＳ７〜Ｓ１０の直列回路とコンデンサＣ２との並列回路が、零極端子Ｍと半導体スイッチＳ８とＳ９の接続点との間には逆阻止形ＩＧＢＴＳ１５とＳ１６を逆並列接続して構成した交流スイッチＳａｃが接続される。
【００１１】
さらに、半導体スイッチＳ３の高電位側端子と半導体スイッチＳ４の低電位側端子との間にはコンデンサＣ１が、半導体スイッチＳ８の高電位側端子と半導体スイッチＳ９の低電位側端子との間にはコンデンサＣ３が接続される。これらのコンデンサＣ１〜Ｃ３はフライングキャパシタと呼ばれる。なお、交流スイッチＳａｃは、図１３に示すように逆耐圧を有する半導体スイッチＳ１５、Ｓ１６を逆並列接続する構成の他に、図１３（ａ）〜１３（ｃ）に示すように逆耐圧を有しないＩＧＢＴとダイオードを組合せても構成できる。図１３（ａ）はダイオードとＩＧＢＴの直列回路を逆並列接続した構成、図１３（ｂ）と１３（ｃ）はダイオードとＩＧＢＴの逆並列接続回路を直列接続した構成である。
【００１２】
図１２に示す回路構成の中で直流電源ＤＰ、ＤＮの電圧の大きさを各々３Ｅとする。図１１に示す従来例と同様に、コンデンサＣ１〜Ｃ３の電圧Ｖｃ１〜Ｖｃ３を充電あるいは放電させることで、平均値としてＶｃ１＝Ｅ、Ｖｃ２＝２Ｅ、Ｖｃ３＝Ｅに保持する。零極端子Ｍの電位を零として、交流端子Ｕの出力電圧をＶｕとすると、出力電圧Ｖｕは半導体スイッチをオンオフさせることで、±３Ｅ、±２Ｅ、±１Ｅ、０の７レベル出力を実現する。
例えば、半導体スイッチＳ１、Ｓ２、Ｓ３、Ｓ９、Ｓ１０、Ｓ１６をオンさせ、それ以外の半導体スイッチをオフさせた場合（図１４（ａ））、直流電源ＤＰのＰ点電位（＋３Ｅ）が交流端子Ｕに出力される。
半導体スイッチＳ１、Ｓ３、Ｓ５、Ｓ９、Ｓ１０、Ｓ１６をオンさせ、それ以外の半導体スイッチをオフさせた場合（図１４（ｂ））、直流電源ＤＰ（＋３Ｅ）からコンデンサ電圧Ｖｃ２（＋２Ｅ）を減算し、さらにコンデンサ電圧Ｖｃ１（＋Ｅ）を加算することで、電圧＋２Ｅが交流端子Ｕに出力される。
【００１３】
半導体スイッチＳ３、Ｓ５、Ｓ９、Ｓ１０、Ｓ１５、Ｓ１６をオンさせ、それ以外の半導体スイッチをオフさせた場合（図１４（ｃ））、直流電源のＭ点電位（０）にコンデンサ電圧Ｖｃ１（＋Ｅ）を加算した電圧＋Ｅが交流端子Ｕに出力される。
半導体スイッチＳ４、Ｓ５、Ｓ９、Ｓ１０、Ｓ１５、Ｓ１６をオンさせ、それ以外の半導体スイッチをオフさせた場合（図１４（ｄ））、直流電源のＭ点電位（０）が交流端子Ｕに出力される。
半導体スイッチＳ３、Ｓ５、Ｓ７、Ｓ９、Ｓ１５、Ｓ１６をオンさせ、それ以外の半導体スイッチをオフさせた場合（図１４（ｅ））、直流電源のＭ点電位（０）にコンデンサ電圧Ｖｃ３（＋１Ｅ）を加算し、コンデンサ電圧Ｖｃ２（＋２Ｅ）を減算し、さらにコンデンサ電圧Ｖｃ１（＋１Ｅ）を加算することで、電圧０が交流端子Ｕに出力される。
【００１４】
上記のように半導体スイッチをオンオフさせ、直流電源の端子Ｐ、Ｍ、Ｎから交流端子Ｕに向かって電流が流れた場合、図１４（ａ）〜図１４（ｅ）に記載する経路に電流が流れ、コンデンサを充電あるいは放電する。交流出力に同じ電圧を出力するモードとしては、図１０に示した５レベル変換回路や図１１に示した７レベル変換回路と同様に複数の経路がある。各コンデンサの電圧を検出して、この電圧が所望の値になるように、経路を適宜選択することにより、図１２に示す回路のコンデンサＣ１とＣ３の電圧をＥに、コンデンサＣ２の電圧を２Ｅに制御することが可能となる。経路は別な組合せによっても電圧を出力可能であり、コンデンサを充電あるいは放電可能であるが、詳細説明は省略する。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０１２−１８２９７４号公報
【特許文献２】特願２０１２−００４７２３
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図１２に示したように、３レベルの電位を備えた直流電源から７レベルの出力電圧Ｖｕを得る変換回路としては、半導体スイッチのオンオフにより、直流電源ＤＰ、ＤＮの電圧Ｅｄｃｐ、Ｅｄｃｎの電圧、コンデンサＣ１〜Ｃ３の電圧Ｖｃ１〜Ｖｃ３を組合せることで実現される。７レベルの出力を実現するためには、平均値としてコンデンサＣ１の電圧Ｖｃ１＝Ｅ、コンデンサＣ２の電圧Ｖｃ２＝２Ｅ、コンデンサＣ３の電圧Ｖｃ３＝Ｅでなければならないが、実際に回路を動作させれば回路を流れる電流によってコンデンサ電圧Ｖｃ１〜Ｖｃ３は変動する。これを平均値に保持するためには、半導体スイッチＳ１〜Ｓ１０、及び交流スイッチＳａｃのオンオフの組合せにより、任意の電圧を出力すると同時に、コンデンサＣ１〜Ｃ３の充電あるいは放電を制御する方法が一般的である。
しかし、そのためにはコンデンサ電圧Ｖｃ１〜Ｖｃ３を検出する手段が必要であるが、各コンデンサには共通電位部分がないため、電圧検出回路に絶縁機能が必要となるなど、コストアップの要因となる。
従って、本発明の課題は、マルチレベル変換回路に用いるコンデンサ電圧の検出回路を全てのコンデンサに対しては用いずに、一部を検出回路不要として、コンデンサ電圧を所望の値に制御できる低コストのマルチレベル変換回路を提供することである。
【課題を解決するための手段】
【００１７】
上述の課題を解決するために、第1の発明においては、２つに分割され、３つの端子を備えた、零を含む互いに異なる３つの電圧レベルを持つ直流電源から複数の電圧レベルを生成し、その複数の電圧レベルを選択して出力するマルチレベル変換回路であって、ダイオードが逆並列接続された半導体スイッチをｎ（ｎは３以上の整数）個直列接続して構成される第１及び第２のスイッチ群と、ｎ−１個の半導体スイッチを直列に接続して構成される第３及び第４のスイッチ群と、逆耐圧を有する半導体スイッチを組合せて構成される交流スイッチとを備え、前記直流電源の電位が最も高い第１の直流端子と電位が最も低い第３の直流端子との間には、前記第１の直流端子から順番に前記第１のスイッチ群と第２のスイッチ群との直列回路を、前記第１のスイッチ群を構成する１個目の半導体スイッチの負側端子と前記第２のスイッチ群を構成するｎ個目の半導体スイッチの正側端子との間には、前記第１のスイッチ群の１個目の半導体スイッチの負側端子から順番に前記第３のスイッチ群と第４のスイッチ群との直列回路を、前記第３のスイッチ群と前記第４のスイッチ群の接続点と前記直流電源の中間電位となる第２の直流端子との間には前記交流スイッチを、前記第１のスイッチ群を構成するｎ−ｍ（ｍは０からｎ−３までの整数）個目の半導体スイッチの正側端子と前記第２のスイッチ群を構成するｋ（ｋは１からｎ−２までの整数）個目の半導体スイッチの負側端子の間に第ｊ（ｊは１からｎ−２までの整数）コンデンサを、前記第３のスイッチ群の正側端子と第４のスイッチ群の負側端子との間には第ｎ−１コンデンサを、前記第３スイッチ群を構成するｎ−ｍ−１個目の半導体スイッチの正側端子と前記第４のスイッチ群を構成するｋ個目の半導体スイッチの負側端子との間には第ｉ（ｉはｎから２ｎ−３までの整数）コンデンサを、各々接続し、前記第１のスイッチ群と前記第２のスイッチ群との接続点を交流端子とし、前記第ｊコンデンサの端子と前記第ｉコンデンサの端子とを、結合手段により接続する。
【００１８】
第２の発明においては、第１の発明におけるマルチレベル変換回路において、前記結合手段として、前記第ｊコンデンサの正側端子と前記第ｉコンデンサの負側端子との間に第ｊのダイオードを、前記第ｉコンデンサの正側端子と前記第ｊコンデンサの負側端子との間に第ｉ−１のダイオードを、各々接続する。
【００１９】
第３の発明においては、第１の発明におけるマルチレベル変換回路において、前記結合手段として，前記第ｊコンデンサの正側端子と前記第ｉコンデンサの負側端子との間に第ｊのダイオードと第ｊの抵抗との直列回路を、前記第ｉコンデンサの正側端子と前記第ｊコンデンサの負側端子との間に第ｉ−１のダイオードと第ｉ−１の抵抗との直列回路を、各々接続する。
【００２０】
第４の発明においては、第１の発明におけるマルチレベル変換回路において、前記結合手段として，前記第ｊコンデンサの正側端子と前記第ｉコンデンサの負側端子との間に逆耐圧を有する第ｊの半導体スイッチを，前記第iコンデンサの正側端子と第ｊコンデンサの負側端子との間に逆耐圧を有する第ｉ−１の半導体スイッチを、各々接続する。
【００２１】
第５の発明においては、第１の発明におけるマルチレベル変換回路において、前記結合手段として、前記第ｊコンデンサの正側端子と前記第ｉコンデンサの正側端子との間に第ｊのインピーダンス素子を，前記第ｊコンデンサの負側端子と前記第ｉコンデンサの負側端子との間に第ｉ−１のインピーダンス素子を、各々接続する。
【００２２】
第６の発明においては、第２〜第５の発明におけるマルチレベル変換回路において、前記第ｊコンデンサ、又は第ｎ−１コンデンサ、又は第ｉコンデンサと並列にツェナーダイオードを接続する。
【発明の効果】
【００２３】
本発明では、フライングキャパシタ形のマルチレベル変換回路において、フライングキャパシタ（コンデンサ）間に結合手段を接続することにより、全てのコンデンサの電圧を検出する必要がなくなり、コンデンサ電圧が所望の値になるようにしている。この結果、コンデンサ電圧検出回路が削減でき、低価格化が可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施例を示す回路図である。
【図２（ａ）】第１の実施例の動作説明図（ａ）である。
【図２（ｂ）】第１の実施例の動作説明図（ｂ）である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】本発明の第３の実施例を示す回路図である。
【図５】本発明の第４の実施例を示す回路図である。
【図６】本発明の第５の実施例を示す回路図である。
【図７】本発明の第６の実施例を回路図である。
【図８】本発明の第６の実施例の動作図説明図である。
【図９】本発明の第７の実施例を示す回路図である。
【図１０】従来例としての５レベル変換回路図である。
【図１１】従来例としての７レベル変換回路図である。
【図１２】従来例としての改良形７レベル変換回路図である。
【図１３】交流スイッチ回路図例である。
【図１４（ａ）】改良形７レベル変換回路の動作説明図（ａ）である。
【図１４（ｂ）】改良形７レベル変換回路の動作説明図（ｂ）である。
【図１４（ｃ）】改良形７レベル変換回路の動作説明図（ｃ）である。
【図１４（ｄ）】改良形７レベル変換回路の動作説明図（ｄ）である。
【図１４（ｅ）】改良形７レベル変換回路の動作説明図（ｅ）である。
【発明を実施するための形態】
【００２５】
本発明の要点は、３つの電圧レベルを持つ直流電源から複数の電圧レベルを生成するマルチレベル変換回路であって、半導体スイッチをｎ（ｎは３以上の整数）個直列接続した第１及び第２のスイッチ群の直列回路を直流電源の正極と負極との間に接続し、ｎ−１個の半導体スイッチを直列接続した第３及び第４のスイッチ群の直列回路を、前記第１のスイッチ群を構成する正側から１個目の半導体スイッチの負側端子と前記第２のスイッチ群を構成する正側からｎ個目の半導体スイッチの正側端子との間に接続し、前記第３のスイッチ群と前記第４のスイッチ群の接続点と前記直流電源の中間端子との間に交流スイッチを、前記第１のスイッチ群を構成するｎ−ｍ（ｍは０からｎ−３までの整数）個目の半導体スイッチの正側端子と前記第２のスイッチ群を構成するｋ（ｋは１からｎ−２までの整数）個目の半導体スイッチの負側端子との間に第ｊ（ｊは１からｎ−２までの整数）コンデンサを、前記第３のスイッチ群の正側端子と第４のスイッチ群の負側端子との間に第ｎ−１コンデンサを、前記第３スイッチ群を構成するｎ−ｍ−１個目の半導体スイッチの正側端子と前記第４のスイッチ群を構成するｋ個目の半導体スイッチの負側端子との間に第ｉ（ｉはｎから２ｎ−３までの整数）コンデンサを、各々接続し、前記第１のスイッチ群と前記第２のスイッチ群との接続点を交流端子とし、前記第ｊコンデンサの端子と前記第ｉコンデンサの端子とを、少なくとも１つの結合手段により接続する点である。
【実施例１】
【００２６】
図１に、本発明の第１の実施例を示す。請求項におけるｎ＝３の場合の実施例で、７レベルの変換回路への適用例である。
回路構成は、直流単電源ＤＰとＤＮが直列接続された直流電源の端子を、高電位側から正極端子Ｐ、零極端子Ｍ、負極端子Ｎとする。なお、端子Ｍを基準（零）とし、その電位を０と定義する。また、半導体スイッチとしてはダイオードを逆並列接続したＩＧＢＴの例で説明するが他の半導体スイッチ素子でも適用可能であることは言うまでもない。正極端子Ｐと負極端子Ｎとの間には半導体スイッチＳ１〜Ｓ６の直列回路が接続され、半導体スイッチＳ３とＳ４との接続点を交流端子Ｕとする。また、半導体スイッチＳ１とＳ２の接続点と半導体スイッチＳ５とＳ６の接続点との間には半導体スイッチＳ７〜Ｓ１０の直列回路とコンデンサＣ２との並列回路が、零極端子Ｍと半導体スイッチＳ８とＳ９の接続点との間には半導体スイッチとしての逆阻止形ＩＧＢＴＳ１５とＳ１６を逆並列接続して構成した交流スイッチＳａｃが接続される。
【００２７】
さらに、半導体スイッチＳ３の高電位側端子と半導体スイッチＳ４の低電位側端子との間にはコンデンサＣ１が、半導体スイッチＳ８の高電位側端子と半導体スイッチＳ９の低電位側端子との間にはコンデンサＣ３が接続される。
また、コンデンサＣ１の高電位側端子とコンデンサＣ３の低電位側端子との間には結合手段としてのダイオードＤ１が、コンデンサＣ３の高電位側端子とコンデンサＣ１の低電位側端子との間には結合手段としてのダイオードＤ２が、各々接続される。
【００２８】
この様な回路構成において、直流単電源ＤＰ、ＤＮの電圧を各々３Ｅ、コンデンサＣ１の電圧をＥ、コンデンサＣ２の電圧を２Ｅ、コンデンサＣ３の電圧をＥとすると、半導体スイッチＳ１、Ｓ２、Ｓ３、Ｓ９、Ｓ１０、Ｓ１６がオンし、それ以外の半導体スイッチがオフしている場合には、交流端子Uに＋３Ｅの電圧を出力する。この時、コンデンサＣ１〜Ｃ３の電圧Ｖｃ１〜Ｖｃ３の関係が、Ｖｃ２＞Ｖｃ１＋Ｖｃ３の場合、Ｖｃ２＝Ｖｃ１＋Ｖｃ３となるようにコンデンサＣ２が放電し、コンデンサＣ１とＣ３が充電される。コンデンサＣ１〜Ｃ３間に流れる電流Ｉｃは、図２（ａ）に点線で示すように、コンデンサＣ２→半導体スイッチＳ２→コンデンサＣ１→ダイオードＤ２→コンデンサＣ３→半導体スイッチＳ１０→コンデンサＣ２の経路となる。
図２（ａ）に示した例だけでなく、少なくとも半導体スイッチＳ２とＳ１０がオンし、コンデンサＣ２からコンデンサＣ１とＣ３の充電経路ができた場合、コンデンサＣ１の電圧Ｖｃ１とコンデンサＣ３の電圧Ｖｃ３との和はコンデンサＣ２の電圧Ｖｃ２にクランプされる。
【００２９】
また、図１に示す半導体スイッチＳ３、Ｓ５、Ｓ７、Ｓ９、Ｓ１５、Ｓ１６がオンし、それ以外のデバイスがオフしている場合には、交流端子Ｕに電圧０を出力する。この時、コンデンサ電圧Ｖｃ１〜Ｖｃ３の関係が、Ｖｃ２＞Ｖｃ１＋Ｖｃ３の場合、Ｖｃ２＝Ｖｃ１＋Ｖｃ３となるようにコンデンサＣ２が放電し、コンデンサＣ１とＣ３が充電される。コンデンサＣ１〜Ｃ３に流れる電流Ｉｃは、図２（ｂ）に点線で示すように、コンデンサＣ２→半導体スイッチＳ７→コンデンサＣ３→ダイオードＤ１→コンデンサＣ１→半導体スイッチＳ５→コンデンサＣ２の経路となり、コンデンサＣ１の電圧Ｖｃ１とコンデンサＣ３の電圧Ｖｃ３との和はコンデンサＣ２の電圧Ｖｃ２にクランプされる。
図２（ｂ）に示した例だけでなく、少なくとも半導体スイッチＳ５とＳ７がオンし、コンデンサＣ２からコンデンサＣ１とＣ３の充電経路ができた場合、コンデンサＣ１の電圧Ｖｃ１とコンデンサＣ３の電圧Ｖｃ３との和はコンデンサＣ２の電圧Ｖｃ２にクランプされる。ここで、コンデンサＣ１の電圧をＥに、Ｃ２の電圧を２Ｅになるように、従来と同様に、経路を適宜選択する方法で制御すると、コンデンサＣ３の電圧は、Ｅとなる。即ち、コンデンサＣ３の電圧は検出回路が不要となり、低価格化が可能となる。
【実施例２】
【００３０】
図３に、本発明の第２の実施例を示す。インピーダンス素子として抵抗を用いた実施例である。結合手段として、第１の実施例のダイオードの代わりに、ダイオードＤ１に抵抗Ｒ１を、ダイオードＲ２に抵抗Ｒ２を、各々直列接続した実施例である。半導体スイッチの動作とコンデンサ電圧Ｖｃ１〜Ｖｃ３の関係は第１の実施例と同じで、コンデンサＣ３の電圧検出は不要である。抵抗が接続されることで、充電時間を調整することが可能である。また、抵抗の代わりにインダクターを接続すれば突入電流の抑制が可能となる。
【実施例３】
【００３１】
図４に、本発明の第３の実施例を示す。この実施例は、第１の実施例において、半導体スイッチ及びダイオードの耐圧を全て等しいものとした場合の実施例（ｎ＝３の場合）である。この構成は、図１における半導体スイッチＳ１及びＳ６を４個直列接続（半導体スイッチＳ１ａ〜Ｓ１ｄ、Ｓ６ａ〜Ｓ６ｄ）構成とした回路である。また、結合手段としての図１におけるダイオードＤ１及びＤ２は、２個直列接続（ダイオードＤ１ａとＤ１ｂ、Ｄ２ａとＤ２ｂ）構成としている。半導体スイッチの動作とコンデンサ電圧Ｖｃ１〜Ｖｃ３の関係は第１の実施例と同じで、コンデンサＣ３の電圧検出は不要である。この実施例においては、全ての半導体スイッチ及びダイオードの耐圧が等しいため、装置構成が単純化されると共に、部品管理が容易となるメリットがある。
【実施例４】
【００３２】
図５に、本発明の第４の実施例を示す。この実施例は、結合手段として、第１の実施例におけるダイオードＤ１、Ｄ２を、各々逆耐圧を有する半導体スイッチＳｒ１、Ｓｒ２に置き換えたものである。図５に示す回路構成は、逆耐圧を有する半導体スイッチとして、ダイオードと逆耐圧のないＩＧＢＴとを直列接続した構成であるが、逆耐圧を有する逆阻止形ＩＧＢＴを用いればダイオードを直列接続する必要はない。半導体スイッチＳｒ１、Ｓｒ２を常時オンすれば、第１の実施例と同じ効果を得ることが可能である。効果が不要であれば、半導体スイッチＳｒ１、Ｓｒ２をオフすれば良い。
また、半導体スイッチＳｒ１、Ｓｒ２をオンした場合の動作は第１の実施例と同である。コンデンサＣ１の電圧をＥに、Ｃ２の電圧を２Ｅになるように、従来と同様に、経路を適宜選択する方法で制御すると、コンデンサＣ３の電圧は、検出回路を設けることなく、所望の値Ｅとなる。また、逆耐圧を有する半導体スイッチＳｒ１、Ｓｒ２に抵抗やインダクタンスを接続すれば、実施例２と同様の効果を得ることができる。
【実施例５】
【００３３】
図６に、本発明の第５の実施例を示す。第１の実施例におけるコンデンサＣ３と並列にツェナーダイオードＺＤ１を接続した回路構成である。従来と同様に、経路を適宜選択する方法でコンデンサＣ１の電圧をＥに、コンデンサＣ２の電圧を２Ｅに制御すると、コンデンサＣ３の電圧は電圧検出回路を設けることなく、所望の値Ｅとなる。しかし、第１の実施例では、図２ａ、図２ｂに示すように、コンデンサＣ１、Ｃ３を充電するのみである。従って、過電圧となる可能性があり、この時には放電させる必要がある。この手段として、ツェナーダイオードをコンデンサと並列に接続し、コンデンサ電圧をツェナー電圧にクランプすることにより、充電だけでなく、放電も可能とする。なお、実施例ではキャパシタＣ３にツェナーダイオードを並列接続しているが、Ｃ１〜Ｃ３の何れか１個又は複数個又は全てに並列接続しても良い。
【実施例６】
【００３４】
図７に、本発明の第６の実施例を示す。図１２に示した従来例のコンデンサＣ１の正電位側とコンデンサＣ３の正電位側との間に抵抗Ｒ１を、コンデンサＣ１の負電位側とコンデンサＣ３の負電位側との間に抵抗Ｒ２を、各々接続した構成である。コンデンサＣ１，Ｃ３を充電又は放電し、コンデンサＣ１の電圧Ｖｃ１とコンデンサＣ３の電圧Ｖｃ３を同一とすることができる。コンデンサ電圧Ｖｃ１とＶｃ３の関係が，Ｖｃ１＞Ｖｃ３の場合，図８に点線で示すように、電流は、コンデンサＣ１→抵抗Ｒ１→コンデンサＣ２→抵抗Ｒ２→コンデンサＣ１に流れ，Ｖｃ１＝Ｖｃ３となる。また，コンデンサ電圧Ｖｃ１とＶｃ３の関係が，Ｖｃ１＜Ｖｃ３の場合，電流はコンデンサＣ２→Ｒ１→コンデンサＣ１→抵抗Ｒ２→コンデンサＣ２に流れ，Ｖｃ１＝Ｖｃ３となる。コンデンサＣ１の電圧をＥに、Ｃ２の電圧を２Ｅになるように、従来と同様に、経路を適宜選択する方法で制御すると、コンデンサＣ３の電圧は、電圧検出回路を設けることなく、所望の値Ｅとなる。本実施例では，全ての半導体スイッチをオフしていても，抵抗を経由してコンデンサ電圧Ｖｃ１とＶｃ３をバランスさせることが可能である。尚、この構成は本来電圧を等しくすべきコンデンサ間に対して適用することができる。
【実施例７】
【００３５】
図９に、本発明の第７の実施例を示す。特許請求の範囲におけるｎ＝４の場合の実施例で、９レベルの変換回路への適用例である。
９レベルのフライングキャパシタ形変換回路は、直流単電源ＤＰとＤＮとが直列接続された直流電源の端子を、高電位側から正極端子Ｐ、零極端子Ｍ、負極端子Ｎとする。なお、端子Ｍを基準（零）とし、その電位を０と定義する。また、半導体スイッチとしてはダイオードを逆並列接続したＩＧＢＴの例で説明するが他の半導体スイッチ素子でも適用可能であることは言うまでもない。正極端子Ｐと負極端子Ｎとの間には半導体スイッチＳ１〜Ｓ８の直列回路が接続され、半導体スイッチＳ４とＳ５との接続点を交流端子Ｕとする。また、半導体スイッチＳ１とＳ２の接続点と半導体スイッチＳ７とＳ８の接続点との間には半導体スイッチＳ９〜Ｓ１４の直列回路とコンデンサＣ３との並列回路が、零極端子Ｍと半導体スイッチＳ１１とＳ１２の接続点との間には逆阻止形ＩＧＢＴＳ１５とＳ１６を逆並列接続して構成した交流スイッチＳａｃが接続される。
【００３６】
さらに、半導体スイッチＳ３の高電位側端子と半導体スイッチＳ６の低電位側端子との間にはコンデンサＣ２が、半導体スイッチＳ４の高電位側端子と半導体スイッチＳ５の低電位側端子との間にはコンデンサＣ１が、半導体スイッチＳ１０の高電位側端子と半導体スイッチＳ１３の低電位側端子との間にはコンデンサＣ４が、半導体スイッチＳ１１の高電位側端子と半導体スイッチＳ１２の低電位側端子との間にはコンデンサＣ５が、各々接続される。これらのコンデンサＣ１〜Ｃ５はフライングキャパシタと呼ばれる。なお、交流スイッチＳａｃは、図１３に示すように逆耐圧を有する半導体スイッチＳ１５、Ｓ１６を逆並列接続する構成の他に、図１４（ａ）〜（ｃ）に示すように逆耐圧を有しないＩＧＢＴとダイオードを組合せても構成できる。図１４（ａ）はダイオードとＩＧＢＴの直列回路を逆並列接続した構成、図１４（ｂ）と１４（ｃ）はダイオードとＩＧＢＴの逆並列接続回路を直列接続した構成である。
【００３７】
また、コンデンサＣ１の高電位側端子とコンデンサＣ４の低電位側端子との間には結合手段としてのダイオードＤ１が、コンデンサＣ２の高電位側端子とコンデンサＣ５の低電位側端子との間には結合手段としてのダイオードＤ２が、コンデンサＣ４の高電位側端子とコンデンサＣ１の低電位側端子との間には結合手段としてのダイオードＤ３が、コンデンサＣ５の高電位側端子とコンデンサＣ２の低電位側端子との間には結合手段としてのダイオードＤ４が、各々接続される。
【００３８】
図９の回路構成の中で直流電源ＤＰ、ＤＮの電圧の大きさを各々４Ｅとする。コンデンサＣ１〜Ｃ５の電圧Ｖｃ１〜Ｖｃ５を充電あるいは放電させることで、平均値としてＶｃ１＝Ｅ、Ｖｃ２＝２Ｅ、Ｖｃ３＝３Ｅ、Ｖｃ４＝２Ｅ、Ｖｃ５＝Ｅに保持する。零極端子Ｍの電位を零として、交流端子Ｕの出力電圧をＶｕとすると、出力電圧Ｖｕは半導体スイッチをオンオフさせることで、±４Ｅ、±３Ｅ、±２Ｅ、±１Ｅ、０の９レベル出力を実現する。
【００３９】
このような構成において、結合手段として、ダイオードＤ１〜Ｄ４は、コンデンサＣ１の電圧Ｖｃ１とコンデンサＣ４の電圧Ｖｃ４の和がコンデンサＣ３の電圧Ｖｃ３になるように、またコンデンサＣ５の電圧Ｖｃ５とコンデンサＣ２の電圧Ｖｃ２の和がコンデンサＣ３の電圧Ｖｃ３になるように、各々接続される。詳細動作は実施例１と同様に考えることができるので、省略する。コンデンサＣ１の電圧Ｖｃ１とコンデンサＣ４の電圧Ｖｃ４の和はコンデンサＣ３の電圧Ｖｃ３にクランプされ、またコンデンサＣ５の電圧Ｖｃ５とコンデンサＣ２の電圧Ｖｃ２の和はコンデンサＣ３の電圧Ｖｃ３にクランプされる。
この様な構成において、従来技術と同様に、コンデンサＣ１〜Ｃ３の電圧を検出し、コンデンサの充放電経路を適宜選択することにより、コンデンサＣ１の電圧はＥに、コンデンサＣ２の電圧は２Ｅに、コンデンサＣ３の電圧は３Ｅになるように、各々制御する。
この結果、コンデンサＣ４の電圧を検出することなく、コンデンサＣ４の電圧は２Ｅとなる。また、コンデンサＣ５の電圧を検出することなく、コンデンサＣ５の電圧はＥとなる。
従って、コンデンサＣ４とＣ５には検出回路が不要となり、低価格化が可能となる。
尚、本実施例の９レベルの変換回路においても、実施例２〜６の回路を適用することができる。
【００４０】
尚、上記実施例には、７レベル変換回路と９レベル変換回路への適用例を示したが、１１レベル以上のマルチレベル変換回路にも同様に適用できる。また、スイッチ素子としてはＩＧＢＴを用いた例を示したが、ＭＯＳＦＥＴ、ＧＴＯなども用いた場合においても実現可能である。
【産業上の利用可能性】
【００４１】
本発明は、二つの直流単電源を直列接続した３端子の直流電源を入力としたマルチレベルの電圧を出力する変換回路を用いる高電圧の電動機駆動装置、系統連系用電力変換装置などへの適用が可能である。
【符号の説明】
【００４２】
Ｓ１〜Ｓ１４・・・半導体スイッチ（ＩＧＢＴ）
Ｓ１５、Ｓ１６・・・逆阻止形ＩＧＢＴ
Ｓａｃ・・・交流スイッチ
Ｃ１〜Ｃ５・・・コンデンサ          ＤＰ、ＤＮ・・・直流単電源
Ｒ１、Ｒ２・・・抵抗            ＺＤ１・・・ツェナーダイオード
Ｄ１〜Ｄ４、Ｄ１ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２ｂ・・・ダイオード
Ｓｒ１、Ｓｒ２・・・逆阻止形スイッチ
【図１】
2014217079.tif 000003
【図２（ａ）】
2014217079.tif 000004
【図２（ｂ）】
2014217079.tif 000005
【図３】
2014217079.tif 000006
【図４】
2014217079.tif 000007
【図５】
2014217079.tif 000008
【図６】
2014217079.tif 000009
【図７】
2014217079.tif 000010
【図８】
2014217079.tif 000011
【図９】
2014217079.tif 000012
【図１０】
2014217079.tif 000013
【図１１】
2014217079.tif 000014
【図１２】
2014217079.tif 000015
【図１３】
2014217079.tif 000016
【図１４（ａ）】
2014217079.tif 000017
【図１４（ｂ）】
2014217079.tif 000018
【図１４（ｃ）】
2014217079.tif 000019
【図１４（ｄ）】
2014217079.tif 000020
【図１４（ｅ）】
2014217079.tif 000021