(57)【要約】【課題】本発明は、コストが低いレベル変換回路及びこのレベル変換回路を備えた電子装置を提供する。【解決手段】本発明に係るレベル変換回路は、処理モジュールと通信モジュールとの間に電気的に接続され、電源モジュールによって提供された電圧に基づいて第一モードレベル信号と第二モードレベル信号との間で変換する。レベル変換回路は、パルス電圧に基づいて電源モジュールから出力された第一電圧を第三電圧に変換するための電圧変換モジュールと、第一電圧、電源モジュールから出力された第二電圧及び第三電圧に基づいて処理モジュールから出力された第一モードレベル信号を第二モードレベル信号に変換して通信モジュールに送信するための第一変換モジュールと、第二電圧に基づいて通信モジュールから出力された第二モードレベル信号を第一モードレベル信号に変換して処理モジュールに送信するための第二変換モジュールと、を備える。【選択図】図２
2014050105.tif 000002
【特許請求の範囲】
【請求項１】
処理モジュールと通信モジュールとの間に電気的に接続され、且つ電源モジュールに電気的に接続され、前記電源モジュールによって提供された電圧に基づいて第一モードレベル信号と第二モードレベル信号との間で互いに変換するレベル変換回路であって、
パルス電圧に基づいて前記電源モジュールから出力された第一電圧を第三電圧に変換するために用いられる電圧変換モジュールと、
前記第一電圧、前記電源モジュールから出力された第二電圧及び前記第三電圧に基づいて前記処理モジュールから出力された前記第一モードレベル信号を前記第二モードレベル信号に変換して前記通信モジュールに送信するために用いられる第一変換モジュールと、
前記第二電圧に基づいて前記通信モジュールから出力された前記第二モードレベル信号を前記第一モードレベル信号に変換して前記処理モジュールに送信するために用いられる第二変換モジュールと、
を備えることを特徴とするレベル変換回路。
【請求項２】
前記第一モードレベル信号はＴＴＬ論理レベルであり、ここで、論理レベル“１”の電圧は３Ｖ〜１５Ｖであり、論理レベル“０”の電圧は０Ｖであり、前記第二モードレベル信号は、シリアルポート論理レベルであり、論理レベル“１”の電圧は−１５Ｖ〜−３Ｖであり、論理レベル“０”の電圧は３Ｖ〜１５Ｖであることを特徴とする請求項１に記載のレベル変換回路。
【請求項３】
前記電源モジュールは、前記第一電圧を出力するための第一電源及びパルス電圧を出力するためのパルス電源を備え、前記電圧変換モジュールは、第一トランジスタと、第一抵抗と、第一コンデンサと、電解コンデンサと、第一ダイオードと、第二ダイオードと、を備え、前記第一トランジスタのベース電極は、前記パルス電源に電気的に接続され、前記第一トランジスタのエミッタ電極は接地され、前記第一トランジスタのコレクタ電極は、前記第一抵抗によって前記第一電源に電気的に接続され、前記第一ダイオードの陽極は、前記第一コンデンサによって前記第一電源に電気的に接続され、前記第一ダイオードの陰極は、前記第一トランジスタのエミッタ電極に電気的に接続され、前記第二ダイオードの陰極は、前記第一ダイオードの陽極に電気的に接続され、前記第二ダイオードの陽極は、前記第一変換モジュールに電気的に接続され、前記電解コンデンサの正極は、前記第一トランジスタのエミッタ電極に電気的に接続され、前記電解コンデンサの負極は、前記第二ダイオードの陽極に電気的に接続され、前記電解コンデンサの容量値は、前記第一コンデンサの容量値より大きいことを特徴とする請求項１又は２に記載のレベル変換回路。
【請求項４】
前記電源モジュールは、前記第二電圧を出力するための第二電源をさらに備え、前記第一変換モジュールは、ＭＯＳＦＥＴと、第二トランジスタと、第二抵抗と、第三抵抗と、第四抵抗と、を備え、前記ＭＯＳＦＥＴのゲート電極は、前記第二電源に電気的に接続され、前記ＭＯＳＦＥＴのソース電極は、前記第三抵抗によって前記第二電源に電気的に接続され、且つ前記処理モジュールから出力された第一モードレベル信号を受信し、前記ＭＯＳＦＥＴのドレイン電極は、前記第二抵抗によって前記第一電源に電気的に接続され、前記第二トランジスタのベース電極は前記ＭＯＳＦＥＴのドレイン電極に電気的に接続され、前記第二トランジスタのエミッタ電極は、前記第一電源に電気的に接続され、前記第二トランジスタのコレクタ電極は前記第四抵抗によって前記第二ダイオードの陽極に電気的に接続され、且つ前記第二モードレベル信号を前記通信モジュールに送信することを特徴とする請求項３に記載のレベル変換回路。
【請求項５】
前記電源モジュールは、前記第二電圧を出力するための第二電源をさらに備え、前記第二変換モジュールは、第三トランジスタ及び第五抵抗を備え、前記第三トランジスタのベース電極は、前記通信モジュールに電気的に接続され、且つ前記通信モジュールから出力された第二モードレベル信号を受信し、前記第三トランジスタのエミッタ電極は接地され、前記第三トランジスタのコレクタ電極は、前記第五抵抗によって前記第二電源に電気的に接続されるとともに前記処理モジュールに電気的に接続され、且つ前記第一モードレベル信号を前記処理モジュールに出力することを特徴とする請求項１から４のいずれか１項に記載のレベル変換回路を備えることを特徴とする電圧変換回路。
【請求項６】
第一モードレベル信号を出力するための処理モジュール及び第二モードレベル信号を出力するための通信モジュールを備える電子装置であって、
第一電圧、第二電圧及びパルス電圧を提供するための電源モジュール及び請求項１から５のいずれか１項に記載のレベル変換回路を備えることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベル変換回路及びこのレベル変換回路を備えた電子装置に関するものである。
【背景技術】
【０００２】
現在、電子装置は、シリアルポートによってコンピュータに接続されている。トランジスタートランジスター論理レベル（Ｔｒａｎｓｉｓｔｏｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｏｇｉｃ、ＴＴＬ）において、論理レベル“１”の電圧は３Ｖ〜１５Ｖであり、論理レベル“０”の電圧は０Ｖである。シリアルポート論理レベルにおいて、論理レベル“１”の電圧は−１５Ｖ〜−３Ｖであり、論理レベル“０”の電圧は３Ｖ〜１５Ｖである。シリアルポート論理レベルとトランジスタ論理レベルとは異なる基準を有するため、シリアルポートとトランジスタとの間で論理レベル信号を伝送する時、論理レベルを変換する必要がある。一般的には、レベル変換チップによって異なる基準の論理レベルを変換する。しかし、レベル変換チップは集積回路であるため、その内部の一部の部品のみ損傷した場合、レベル変換チップ全体を交換しなければならない。従って、コストを増加させる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、前記課題を解決するために、コストが低いレベル変換回路及びこのレベル変換回路を備えた電子装置を提供することである。
【課題を解決するための手段】
【０００４】
前記目的を達成するため、本発明に係るレベル変換回路は、処理モジュールと通信モジュールとの間に電気的に接続され、且つ電源モジュールに電気的に接続され、前記電源モジュールによって提供された電圧に基づいて第一モードレベル信号と第二モードレベル信号との間で互いに変換する。また、レベル変換回路は、パルス電圧に基づいて前記電源モジュールから出力された第一電圧を第三電圧に変換するために用いられる電圧変換モジュールと、前記第一電圧、前記電源モジュールから出力された第二電圧及び前記第三電圧に基づいて前記処理モジュールから出力された前記第一モードレベル信号を前記第二モードレベル信号に変換して前記通信モジュールに送信するために用いられる第一変換モジュールと、前記第二電圧に基づいて前記通信モジュールから出力された前記第二モードレベル信号を前記第一モードレベル信号に変換して前記処理モジュールに送信するために用いられる第二変換モジュールと、を備える。
【０００５】
前記目的を達成するため、本発明に係る電子装置は、第一モードレベル信号を出力するための処理モジュールと、第二モードレベル信号を出力するための通信モジュールと、第一電圧、第二電圧及びパルス電圧を提供するための電源モジュールと、上述のレベル変換回路と、を備える。
【発明の効果】
【０００６】
本発明のレベル変換回路及びこのレベル変換回路を備えた電子装置は、互いに独立した部品を介して第一モードレベル信号と第二モードレベル信号との間で互いに変換する。これにより、ある部品が損傷した場合、レベル変換チップ全体を交換せずとも損傷した部品のみを交換するだけで良いので、コストを削減することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電子装置のブロック図である。
【図２】図１に示す電子装置レベル変換回路の回路図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、本発明の実施形態について説明する。
【０００９】
図１を参照すると、電子装置１は、第一モードレベル信号を第二モードレベル信号に変換して出力するとともに、外部から入力された第二モードレベル信号を第一モードレベル信号に変換する。本実施形態において、テレビを電子装置１として説明する。
【００１０】
電子装置１は、電源モジュール１０と、処理モジュール２０と、通信モジュール３０と、レベル変換回路４０と、を備える。
【００１１】
電源モジュール１０は、第一電圧、第二電圧及びパルス電圧をレベル変換回路４０に提供するために用いられる。
【００１２】
処理モジュール２０は、第一モードレベル信号を出力するために用いられる。本実施形態において、第一モードレベル信号は、ＴＴＬ論理レベルである。ここで、高レベル電圧は３Ｖ〜１５Ｖであり、低レベル電圧は０Ｖである。
【００１３】
通信モジュール３０は、第二モードレベル信号を送信するか又は受信するために用いられる。本実施形態において、通信モジュール３０はＲＳ２３２ポートであり、第二モードレベル信号はシリアル論理レベルである。ここで、高レベル電圧は−１５Ｖ〜−３Ｖであり、低レベル電圧は３Ｖ〜１５Ｖである。
【００１４】
レベル変換回路４０は、電圧変換モジュール４１と、第一変換モジュール４３と、第二変換モジュール４５と、を備える。
【００１５】
電圧変換モジュール４１は、パルス電圧に基づいて第一電圧を第三電圧に変換するために用いられる。
【００１６】
第一変換モジュール４３は、第一電圧、第二電圧及び第三電圧に基づいて処理モジュール２０から出力された第一モードレベル信号を第二モードレベル信号に変換して通信モジュール３０に送信するために用いられる。
【００１７】
第二変換モジュール４５は、第二電圧に基づいて通信モジュール３０から出力された第二モードレベル信号を第一モードレベル信号に変換して処理モジュール２０に送信するために用いられる。
【００１８】
図２を参照すると、電源モジュール１０は、第一電源Ｖ１、第二電源Ｖ２及びパルス電源Ｖｐを備える。第一電源Ｖ１は第一電圧を出力し、第二電源Ｖ２は第二電圧を出力し、パルス電源Ｖｐはパルス電圧を出力する。本実施形態において、第一電圧は５Ｖであり、第二電圧は３．３Ｖであり、パルス電圧の高レベル電圧は５Ｖであり、パルス電圧の低レベル電圧は０Ｖである。
【００１９】
処理モジュール２０は、入力端Ｉ１及び出力端Ｏ１を備える。入力端Ｉ１は、第二変換モジュール４５に電気的に接続され、出力端Ｏ１は、第一変換モジュール４３に電気的に接続される。
【００２０】
通信モジュール３０は、入力端子Ｐ１及び出力端子Ｐ２を備える。入力端子Ｐ１は、第一変換モジュール４３に電気的に接続され、出力端子Ｐ２は、第二変換モジュール４５に電気的に接続される。
【００２１】
電圧変換モジュール４１は、第一トランジスタＱ１と、第一抵抗Ｒ１と、第一電流制限抵抗Ｒａと、第一コンデンサＣ１と、第二コンデンサＣ２と、電解コンデンサＣ３と、第一ダイオードＤ１と、第二ダイオードＤ２と、を備える。第一トランジスタＱ１のベース電極は、第一電流制限抵抗Ｒａによって、パルス電源Ｖｐに電気的に接続される。第一トランジスタＱ１のエミッタ電極は接地される。第一トランジスタＱ１のコレクタ電極は、第一抵抗Ｒ１によって第一電源Ｖ１と第一トランジスタＱ１のエミッタ電極に電気的に接続される。第一ダイオードＤ１の陽極は、第一コンデンサＣ１によって第一トランジスタＱ１のコレクタ電極に電気的に接続される。第一ダイオードＤ１の陰極は、第一トランジスタＱ１のエミッタ電極に電気的に接続される。第二ダイオードＤ２の陽極は、第一変換モジュール４３に電気的に接続される。第二ダイオードＤ２の陰極は、第一トランジスタＱ１のコレクタ電極に電気的に接続される。第二コンデンサＣ２は、第二ダイオードＤ２の陽極に電気的に接続されるとともに接地される。電解コンデンサＣ３の正極は接地される。電解コンデンサＣ３の負極は、第二ダイオードＤ２の陽極に電気的に接続される。本実施形態において、第一トランジスタＱ１はＮＰＮトランジスタであり、電解コンデンサＣ３の容量値は、第一コンデンサＣ１の容量値より大きく、第一コンデンサＣ１の容量値の十倍である。
【００２２】
第一変換モジュール４３は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）Ｔ１と、第二トランジスタＱ２と、第二抵抗Ｒ２と、第三抵抗Ｒ３と、第四抵抗Ｒ４と、第二電流制限抵抗Ｒｂと、を備える。ＭＯＳＦＥＴＴ１のゲート電極は第二電源Ｖ２に電気的に接続される。ＭＯＳＦＥＴＴ１のソース電極は出力端Ｏ１に電気的に接続される。ＭＯＳＦＥＴＴ１のドレイン電極は、第二抵抗Ｒ２によって第一電源Ｖ１に電気的に接続される。第二トランジスタＱ２のベース電極は、第二電流制限抵抗ＲｂによってＭＯＳＦＥＴＴ１のドレイン電極に電気的に接続される。第二トランジスタＱ２のエミッタ電極は、第四抵抗Ｒ４によって第二ダイオードＤ２の陽極に電気的に接続されるとともに入力端子Ｐ１に電気的に接続される。本実施形態において、ＭＯＳＦＥＴＴ１はＮ型ＭＯＳＦＥＴＴ１であり、第二トランジスタＱ２はＮＰＮトランジスタである。
【００２３】
第二変換モジュール４５は、第三トランジスタＱ３と、第五抵抗Ｒ５と、第三電流制限抵抗Ｒｃと、を備える。第三トランジスタＱ３のベース電極は、第三電流制限抵抗Ｒｃによって出力端子Ｐ２に電気的に接続される。第三トランジスタＱ３のエミッタ電極は接地される。第三トランジスタＱ３のコレクタ電極は、第五抵抗Ｒ５によって第二電源Ｖ２に電気的に接続されるとともに入力端Ｉ１に電気的に接続される。本実施形態において、第三トランジスタＱ３はＮＰＮトランジスタである。
【００２４】
電子装置１に電力を供給した後、パルス電圧が低レベル電圧になると、第一トランジスタＱ１は導通され、第二トランジスタＱ２は遮断される。この時、第一電源Ｖ１、第一抵抗Ｒ１、第一コンデンサＣ１、第一ダイオードＤ１、電解コンデンサＣ３、第四抵抗Ｒ４及び通信モジュール３０は充電電流回路を構成する。この時、電解コンデンサＣ３の正極は接地され、接続ノードＡ１は電解コンデンサＣ３の負極に電気的に接続される。また、パルス電源Ｖｐの電圧値を制御することによって接続ノードＡ１の電圧を−５Ｖに維持させる。
【００２５】
パルス電圧が高レベル電圧になると、第一トランジスタＱ１は導通され、第一ダイオードＤ１は遮断され、第二ダイオードＤ２は導通される。この時、第一トランジスタＱ１のコレクタ電極電圧は０Ｖであり、電解コンデンサＣ３、第二ダイオードＤ２、第一コンデンサＣ１、第一トランジスタＱ１のコレクタ電極は放電電流回路を構成する。コンデンサは、電圧が突如上がった時又は下がった時にコンデンサの両端の電圧差を不変にすることができるので、電解コンデンサＣ３の負極は、−５Ｖの電圧（第二ダイオードＤ２の両端の電圧降下を無視する）を第一コンデンサＣ１に供給することによって、接続ノードＡ１の電圧を−５Ｖに維持する。
【００２６】
出力端Ｏ１が第一モードレベル信号を出力した時、第一モードレベル信号が高レベル電圧信号である場合、ＭＯＳＦＥＴＴ１のゲート電極とソース電極との間の電圧差は０．７Ｖ（ＭＯＳＦＥＴＴ１の導通電圧）より小さく、ＭＯＳＦＥＴＴ１は遮断される。この時、第二トランジスタＱ２のベース電極の電圧は第一電源Ｖ１の電圧に等しいため、第二トランジスタＱ２のコレクタ電極とエミッタ電極との間の電圧差は０．７Ｖより小さく、第二トランジスタＱ２は遮断される。入力端子Ｐ１の電圧は、接続ノードＡ１の電圧に等しい。即ち−５Ｖであるため、入力端子Ｐ１の電圧は第二モードレベル信号時の高レベル電圧と見なされる。第一モードレベル信号が低レベル電圧信号である場合、ＭＯＳＦＥＴＴ１のゲート電極とソース電極との間の電圧差は０．７Ｖより小さく、ＭＯＳＦＥＴＴ１は導通される。この時、第二トランジスタＱ２のベース電極の電圧は０Ｖに降下される。第二トランジスタＱ２のコレクタ電極とエミッタ電極との間の電圧差は０．７Ｖより大きく、第二トランジスタＱ２は導通される。入力端子Ｐ１の電圧は、接続ノードＡ１の電圧に等しい。即ち５Ｖであるため、入力端子Ｐ１の電圧は第二モードレベル信号時の低レベル電圧と見なされる。これにより、第一変換モジュール４３は、出力端Ｏ１から出力された第一モードレベル信号を受信して第二モードレベル信号に変換した後入力端子Ｐ１に伝送する。
【００２７】
出力端子Ｐ２が第二モードレベル信号を出力した時、第二モードレベル信号が高レベル電圧信号である場合、第三トランジスタＱ３のベース電極とコレクタ電極との間の電圧差は０．７Ｖより小さく、第三トランジスタＱ３は遮断される。この時、入力端Ｉ１の電圧は第二電源Ｖ２の電圧に等しい。即ち３．３Ｖであるため、入力端Ｉ１の電圧は高レベル電圧と見なされる。第二モードレベル信号が低レベル電圧信号である場合、第三トランジスタＱ３のベース電極とコレクタ電極との間の電圧差は０．７Ｖより大きく、第三トランジスタＱ３は導通される。この時、入力端Ｉ１の電圧は０Ｖに降下される。入力端Ｉ１の電圧は低レベル電圧と見なされる。これにより、第二変換モジュール４５は、出力端子Ｐ２から出力された第二モードレベル信号を受信して第一モードレベル信号に変換した後入力端Ｉ１に伝送する。
【００２８】
以上、本発明を実施例に基づいて具体的に説明したが、本発明は、上述の実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々の変更が可能であることは勿論であって、本発明の保護範囲は、以下の特許請求の範囲から決まる。
【符号の説明】
【００２９】
１    電子装置
１０  電源モジュール
２０  処理モジュール
３０  通信モジュール
４０  レベル変換回路
４１  電圧変換モジュール
４３  第一変換モジュール
４５  第二変換モジュール
Ａ１  接続ノード
Ｃ１  第一コンデンサ
Ｃ２  第二コンデンサ
Ｃ３  電解コンデンサ
Ｄ１  第一ダイオード
Ｄ２  第二ダイオード
Ｒ１  第一抵抗
Ｒ２  第二抵抗
Ｒ３  第三抵抗
Ｒ４  第四抵抗
Ｒ５  第五抵抗
Ｒａ  第一電流制限抵抗
Ｒｂ  第二電流制限抵抗
Ｒｃ  第三電流制限抵抗
Ｐ１  入力端子
Ｐ２  出力端子
Ｑ１  第一トランジスタ
Ｑ２  第二トランジスタ
Ｑ３  第三トランジスタ
Ｔ１  ＭＯＳＦＥＴ
Ｉ１  入力端
Ｏ１  出力端
【図１】
2014050105.tif 000003
【図２】
2014050105.tif 000004