(57)【要約】【課題】簡便なプロセスで形成される構造に基づいて、リーク電流を抑制する。【解決手段】半導体受光素子１０は、ｎ型の半導体基板２１と、この半導体基板２１の一側に形成される光透過層２５とを有している。光透過層２５は、ｐ型の不純物領域４０を含んでいる。このような不純物領域４０は、半導体受光素子の一般的な構成要素である。また、光透過層２５から半導体基板２１にかけて、不純物領域４０と離間するｐ型の拡散領域４１が形成されている。この拡散領域４１は、不純物領域４０とともに、一度に形成される。また、拡散領域４１は、半導体受光素子１０のチップ端に印加される電界を抑制し、リーク電流の発生を防止する。【選択図】図１
2014056883.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
第１導電型とは異なる第２導電型の不純物領域を含み、前記第１半導体層の一側に形成される第２半導体層と、
を有し、
前記第２半導体層から前記第１半導体層にかけて、前記不純物領域と離間する第２導電型の拡散領域が形成される、
半導体受光素子。
【請求項２】
前記第１半導体層と前記第２半導体層との間には、前記第１半導体層側から、増倍層及び光吸収層がこの順で形成される、
請求項１に記載の半導体受光素子。
【請求項３】
前記増倍層と前記光吸収層との間には、電界緩和層が形成される、
請求項２に記載の半導体受光素子。
【請求項４】
前記第１半導体層は、導電型がｎ型の半導体層であり、
前記第２半導体層は、導電型がｐ型の不純物領域を含む半導体層である、
請求項１乃至３のいずれか１項に記載の半導体受光素子。
【請求項５】
前記第１半導体層は、半導体基板であり、
前記第２半導体層は、光透過層である、
請求項１乃至４のいずれか１項に記載の半導体受光素子。
【請求項６】
前記第２半導体層において、前記拡散領域は、前記不純物領域の周りに形成される、
請求項１乃至５のいずれか１項に記載の半導体受光素子。
【請求項７】
前記拡散領域は、
前記第２半導体層の、前記第１半導体層に対向する面とは反対側の面において、前記不純物領域から２５μｍ以上離間している、
請求項１乃至６のいずれか１項に記載の半導体受光素子。
【請求項８】
前記第２半導体層の、前記第１半導体層に対向する面とは反対側の面において、前記拡散領域の面積は、前記不純物領域の面積より大きい、
請求項１乃至７のいずれか１項に記載の半導体受光素子。
【請求項９】
第１導電型の第１半導体層の一側に、第２半導体層を形成するステップと、
前記第２半導体層に、第１導電型とは異なる第２導電型の不純物領域を形成するステップと、
前記第２半導体層から前記第１半導体層にかけて、前記不純物領域と離間する第２導電型の拡散領域を形成するステップと、
を含む半導体受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子及びその製造方法に関する。
【背景技術】
【０００２】
近年急速に発達した光通信技術では、ＡＰＤ（Avalanche Photodiode）に代表される種々の半導体受光素子が用いられている。このような半導体受光素子には、半導体受光素子の機能を損なうリーク電流が流れることがある。そのため、半導体受光素子は、一般的に、リーク電流を抑制するための構造を有していることが多い（例えば、特許文献１、２及び非特許文献１を参照）。
【０００３】
特許文献１、２及び非特許文献１には、いわゆるメサ構造を有するＡＰＤが記載されている。ＡＰＤがメサ構造を有する場合には、ＡＰＤを構成する増倍層の面積が小さくなる。これにより、増倍層の面積に比例して発生するリーク電流（増倍暗電流）を低減することができる。
【０００４】
また、非特許文献１には、ガードリングが設けられたプレーナ型のＡＰＤが記載されている。このガードリングは、ｐｎ接合の端部に印加される電界を緩和して、エッジブレイクダウンの発生を防ぐことができる。これにより、エッジブレイクダウンに起因して生じるリーク電流を抑制することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−０１５６８０号公報
【特許文献２】特開平７−３１２４４２号公報
【非特許文献】
【０００６】
【非特許文献１】米津宏雄著、「光通信素子工学」、工学図書、２版（昭和５９年）、ｐ．４１９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体受光素子がリーク電流を抑制することができるかどうかは、その製造後に検査される。具体的には、半導体受光素子の主要な特性（例えば、降伏電圧）の値が測定され、規格外の値を有する素子は廃棄される。そのため、廃棄された半導体受光素子については、素子を製造するためのプロセスが無駄となってしまう。無駄なプロセスにより生じる損失を小さくするためには、このプロセスが簡便に実施されるものであることが望ましい。
【０００８】
しかしながら、メサ構造やガードリングは、比較的複雑なプロセスを経ることで形成される。例えば、メサ構造は、長時間におよぶドライエッチングのプロセスを経ることで形成される。また、ガードリングは、イオン注入を用いた導電型領域の形成プロセス、及び長時間の熱処理を含む活性化プロセスを経ることで形成される。このため、半導体受光素子の検査により生じる損失が大きくなるおそれがあった。
【０００９】
本発明は、上記の事情に鑑みてなされたもので、簡便なプロセスで形成される構造に基づいて、リーク電流を抑制することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の半導体受光素子は、
第１導電型の第１半導体層と、
第１導電型とは異なる第２導電型の不純物領域を含み、前記第１半導体層の一側に形成される第２半導体層と、
を有し、
前記第２半導体層から前記第１半導体層にかけて、前記不純物領域と離間する第２導電型の拡散領域が形成される。
【発明の効果】
【００１１】
本発明によれば、半導体受光素子の一般的な構成要素である不純物領域と、リーク電流の発生を防止する拡散領域とを、一度に形成することができる。したがって、簡便なプロセスで形成された構造に基づいて、リーク電流を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る半導体受光素子の断面図である。
【図２】不純物領域及び拡散領域を示す図である。
【図３】積層部を形成する工程を説明するための図である。
【図４】マスクを形成する工程を説明するための図である。
【図５】不純物領域及び拡散領域を形成する工程を説明するための図である。
【図６】拡散領域が形成されない場合における空乏層を示す図である。
【図７】拡散領域が形成される場合における空乏層と電界強度とを示す図である。
【図８】半導体受光素子の内部における電界強度を示す図である。
【図９】半導体受光素子に印加される逆バイアス電圧と電流との関係を示す図である。
【図１０】第２の実施形態に係る半導体受光素子の断面図である。
【図１１】第３の実施形態に係る半導体受光素子の断面図である。
【図１２】拡散領域を形成する工程を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
【００１４】
（第１の実施形態）
本実施形態に係る半導体受光素子１０は、図１に示されるように、＋Ｚ方向からの光を検出するプレーナ型のＡＰＤである。半導体受光素子１０は、積層部２０、絶縁膜３１、アノード電極３２ａ、３２ｂ、及びカソード電極３３を有している。
【００１５】
積層部２０は、半導体基板２１、導電層２２、増倍層２３、光吸収層２４、及び光透過層２５がこの順で積層されることで形成されている。半導体基板２１は、ｎ型の半導体層であって、例えばｎ型ＩｎＰ基板である。導電層２２は、例えばｎ型ＡｌＩｎＡｓ導電層である。増倍層２３は、例えばｐ型ＡｌＩｎＡｓ増倍層である。光吸収層２４は、例えばＩｎＧａＡｓ光吸収層である。また、光透過層２５は、例えばＩｎＰ光透過層（窓層）である。
【００１６】
光透過層２５は、ｐ型の不純物領域４０を有している。この不純物領域４０は、例えば、不純物としてＺｎがドーピングされた領域である。化合物半導体からなる層を有するプレーナ型の半導体受光素子は、一般的に、このような領域を用いてｐｎ接合を形成することが多い。
【００１７】
不純物領域４０のＺ軸方向の深さＤ４０は、例えば約１μｍである。また、不純物領域４０は、その上面（＋Ｚ側の面）が光透過層２５から露出するように形成されている。この露出した面は、半導体受光素子１０の受光面となる。
【００１８】
積層部２０は、ｐ型の拡散領域４１を有している。この拡散領域４１は、例えば、不純物としてＺｎがドーピングされた領域である。なお、拡散領域４１は、不純物領域４０から離間している。
【００１９】
拡散領域４１は、光透過層２５から、光吸収層２４、増倍層２３及び導電層２２を介し、半導体基板２１にかけて形成される。すなわち、拡散領域４１は、導電層２２の−Ｚ側の面より深い位置まで形成される。拡散領域４１のＺ軸方向の深さＤ４１は、例えば約４μｍである。
【００２０】
図２には、光透過層２５の＋Ｚ側の面Ｆ１における不純物領域４０及び拡散領域４１が示されている。図２に示されるように、不純物領域４０は、光透過層２５のほぼ中央に形成される。また、不純物領域４０は、ほぼ円形をなし、その幅Ｄ４２は、例えば約５０μｍである。
【００２１】
また、拡散領域４１は、不純物領域４０から離間するように、不純物領域４０の周辺部に形成されている。拡散領域４１と不純物領域４０との間の距離Ｄ４３は、少なくとも約２５μｍである。また、距離Ｄ４３は、３０〜５０μｍの範囲内にあることが好ましい。なお、距離Ｄ４３のオーダ（数十μｍ）は、深さＤ４０、Ｄ４１のオーダ（数μｍ）の１０倍程度であって、深さＤ４０、Ｄ４１より十分に大きい値となっている。
【００２２】
また、面Ｆ１における拡散領域４１は、不純物領域４０より十分に大きい面積を有する。具体的には、拡散領域４１は、不純物領域４０の１０倍以上の所定の面積を有している。不純物領域４０と拡散領域４１との面積比は、後述するように、深さＤ４０、Ｄ４１に応じたものとなっている。
【００２３】
図１に戻り、絶縁膜３１は、例えばＳｉＮからなる膜であって、面Ｆ１上に形成されている。この絶縁膜３１は、反射防止膜と表面保護膜を兼ねている。また、アノード電極３２ａ、３２ｂは、不純物領域４０に接続されている。カソード電極３３は、半導体基板２１の−Ｚ側の面上に形成され、半導体基板２１に接続されている。
【００２４】
続いて、半導体受光素子１０の製造方法を、図３〜５を用いて説明する。
【００２５】
まず、半導体基板２１を用意する。次に、図３に示されるように、積層部２０を形成する。具体的には、例えば有機金属気相成長法を用いて、半導体基板２１上に導電層２２、増倍層２３、光吸収層２４、及び光透過層２５を順に積層する。
【００２６】
次に、面Ｆ１上にＳｉＯ２膜を形成する。そして、図４に示されるように、フォトリソグラフィ技術を用いて、所定のパターンを有するマスク５１を形成する。マスク５１のパターンは、図２に示された不純物領域４０及び拡散領域４１の形状に対応している。
【００２７】
次に、熱拡散法を用いてＺｎを拡散させる。この拡散は、面Ｆ１における面積が広いほど、深さ方向（−Ｚ方向）に急速に進行する。したがって、面Ｆ１における拡散領域４１と不純物領域４０との面積比が適切に設計されている場合に、不純物領域４０及び拡散領域４１は、図５に示されるように、一度に形成される。
【００２８】
なお、熱拡散の工程において、拡散領域４１及び不純物領域４０は、相互に影響しつつ拡散する。このため、不純物領域４０の直下に位置する増倍層２３や導電層２２のドーピングプロファイルにも影響が生じることが考えられる。しかしながら、距離Ｄ４３を深さＤ４０、Ｄ４１より十分に長い距離とすることで、この影響を排除することができる。
【００２９】
次に、マスク５１を除去した後に、アノード電極３２ａ、３２ｂを不純物領域４０に接続する。また、絶縁膜３１を形成する。そして、カソード電極３３を半導体基板２１に接続する。以上の工程により、図１に示される半導体受光素子１０が製造される。
【００３０】
以上説明したように、半導体受光素子１０は、拡散領域４１を有している。この拡散領域４１の効果を、図６〜９を用いて説明する。
【００３１】
図６には、拡散領域４１を有しない半導体受光素子６０が示されている。この半導体受光素子６０は、半導体受光素子１０から拡散領域４１のみが除去された構成を有している。
【００３２】
また、図６には、逆バイアス電圧が比較的低いときの空乏層６１と、逆バイアス電圧が比較的高いときの空乏層６２とが示されている。図６に示されるように、逆バイアス電圧が高くなると、空乏層の分布範囲が拡大する。また、空乏層の内部には電界が生じているため、ダイシングによって結晶面が露出したチップ端にも電界が印加される。その結果、チップ端には、表面リーク電流６３が流れることとなる。
【００３３】
また、半導体受光素子６０の導電層２２及び増倍層２３は露出しており、この導電層２２及び増倍層２３には、強い電界が印加されている。このため、導電層２２と増倍層２３との間のｐｎ接合部付近に異物（塵埃等）が付着すると、導電層２２と増倍層２３とが電気的にショートしてしまう。また、チップ端の表面が酸化すると、酸化した部分を介して大きな表面リーク電流が流れてしまう。
【００３４】
図７には、半導体受光素子１０に印加される逆バイアス電圧が比較的低いときの空乏層７１と、逆バイアス電圧が比較的高いときの空乏層７２とが示されている。また、図７には、Ｚ１軸上における電界強度の分布が模式的に示されている。Ｚ１軸は、不純物領域４０の中央を通り、Ｚ軸に平行な軸である。
【００３５】
図７に示されるように、導電層２２における電界強度は、−Ｚ方向から＋Ｚ方向に向けて急激に増加する。また、増倍層２３において、電界強度は低下する。これにより、光吸収層２４に印加される電界が緩和される。光吸収層２４は、ｎ型にドーピングされているため、その内部の電界強度は、緩やかに増加する。光透過層２５は、光吸収層２４と同様にｎ型にドーピングされているため、その内部の電界強度は増加する。そして、不純物領域４０において、電界強度は急激に低下する。Ｚ１軸上の電界強度は、空乏層７１、７２のいずれが生じている場合であっても、図７に示されるように分布する。
【００３６】
図７中の点Ｐ１は、空乏層７１の外縁とＺ１軸との交点である。また、Ｘ１軸は、この点Ｐ１を通り、Ｘ軸に平行な軸である。点Ｐ２は、拡散領域４１の外縁とＸ１軸との交点であり、点Ｐ３は、チップ端とＸ１軸との交点である。なお、図６中の点Ｐ１、Ｐ２、Ｐ３及びＸ１軸の位置は、図７に示される位置に対応している。
【００３７】
図８には、Ｘ１軸上における電界強度分布のシミュレーション結果が示されている。図８中の線８０、８１は、半導体受光素子６０（図６参照）の内部における電界強度分布を示している。線８０は、空乏層６１が生じている場合の分布を示し、線８１は、空乏層６２が生じている場合の分布を示している。
【００３８】
半導体受光素子６０のうち、不純物領域の直下に位置する点Ｐ１以外の部分には、電圧が印加されていない。このため、線８０、８１によって示されるように、点Ｐ１から点Ｐ３にかけて電界強度は徐々に低下する。また、線８１は、逆バイアス電圧が比較的高い場合に、チップ端に電界が印加されることを示している。
【００３９】
一方、図８中の線８２は、半導体受光素子１０（図７参照）に空乏層７２が生じている場合の電界強度分布を示している。線８０、８１と同様に、線８２は、点Ｐ１から点Ｐ２にかけて電界強度が徐々に低下することを示している。しかしながら、点Ｐ２と点Ｐ３との間に拡散領域４１があるため、電界強度は点Ｐ２において急激に低下する。したがって、半導体受光素子１０は、チップ端に電界が印加されることを防ぐことができる。ひいては、リーク電流の発生を抑制することができる。
【００４０】
また、本実施形態に係る導電層２２及び増倍層２３は、拡散領域４１によって覆われている。このため、異物の不着や表面の酸化に起因するリーク電流を抑制することができる。
【００４１】
また、リーク電流を抑制する拡散領域４１は、半導体受光素子の一般的な構成要素である不純物領域４０とともに、一度に形成された。したがって、簡便なプロセスで形成された構造に基づいて、リーク電流を抑制することができる。
【００４２】
図９には、半導体受光素子１０、６０に印加される逆バイアス電圧と、半導体受光素子１０、６０に流れる電流との関係が示されている。図９中の線９１は、半導体受光素子６０の実験結果を示し、線９２は、半導体受光素子１０の実験結果を示している。
【００４３】
半導体受光素子１０の拡散領域４１は、リーク電流の発生を抑制することができた。このため、図９に示される範囲において、所定の逆バイアス電圧が印加されたときに流れる電流は、拡散領域４１を有しない場合より１桁程度低いオーダの値に抑えられている。
【００４４】
また、図９中の範囲Ｒ１は、線９１が１０〜１００μＡの電流値を示す範囲である。また、範囲Ｒ２は、線９２が１０〜１００μＡの電流値を示す範囲である。一般的に、半導体受光素子の検査プロセスでは、半導体受光素子に１０〜１００μＡの電流が流れるときの電圧が、降伏電圧として測定される。
【００４５】
したがって、拡散領域４１を有しない場合には、範囲Ｒ１が降伏電圧の誤差範囲となる。一方、拡散領域４１を有する場合には、範囲Ｒ２が降伏電圧の誤差範囲となる。図９に示される範囲Ｒ１、Ｒ２からわかるように、半導体受光素子１０の降伏電圧は、半導体受光素子６０より正確に測定可能なものとなる。
【００４６】
（第２の実施形態）
続いて、第２の実施形態について、上述の第１の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【００４７】
本実施形態に係る半導体受光素子１１は、ＡｌＩｎＡｓを用いたｐｉｎ型のＡＰＤである。半導体受光素子１１は、図１０に示されるように、増倍層２３に代えて増倍層２６を有している。また、半導体受光素子１１は、この増倍層２６と光吸収層２４との間に電界緩和層２７を有する点で、第１の実施形態に係る半導体受光素子１０と異なっている。
【００４８】
増倍層２６は、例えばアンドープのＡｌＩｎＡｓ（ｉ−ＡｌＩｎＡｓ）増倍層である。また、電界緩和層２７は、高濃度にドーピングされたｐ型の電界緩和層である。
【００４９】
半導体受光素子１１は、第１の実施形態に係る半導体受光素子１０と同様の製造方法によって製造される。具体的には、まず、半導体基板２１を用意する。次に、例えば有機金属気相成長法を用いて、半導体基板２１上に導電層２２、増倍層２６、電界緩和層２７、光吸収層２４、及び光透過層２５を順に積層する。その後、マスク５１を用いて不純物領域４０及び拡散領域４１を形成する。
【００５０】
以上説明したように、本実施形態に係る半導体受光素子１１は、増倍層２６を有する。この増倍層２６における電界強度のＺ軸方向の積分値は、第１の実施形態に係る増倍層２３のものより小さくなる。これにより、降伏電圧を低くすることができる。ひいては、半導体受光素子１１の消費電力を小さくすることができる。
【００５１】
（第３の実施形態）
続いて、第３の実施形態について、上述の第１の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【００５２】
本実施形態に係る半導体受光素子１２は、裏面入射型のｐｉｎ型のフォトダイオードである。半導体受光素子１２は、増倍層２３及び光透過層２５を有しない点で、第１の実施形態に係る半導体受光素子１０と異なっている。
【００５３】
半導体受光素子１２は、図１１に示されるように、不純物領域４０に接続されるアノード電極３２と、半導体基板２１に接続されるカソード電極３３ａ、３３ｂとを有している。
【００５４】
本実施形態においては、光吸収層２４が、不純物領域４０を有している。また、拡散領域４１は、光吸収層２４から、導電層２２を介し、半導体基板２１にかけて形成されている。光吸収層２４の＋Ｚ側の面Ｆ２において、不純物領域４０及び拡散領域４１は、図２に示された形状と同様の形状を有している。
【００５５】
半導体受光素子１２は、第１の実施形態に係る半導体受光素子１０と同様の製造方法によって製造される。具体的には、まず、半導体基板２１を用意する。次に、例えば有機金属気相成長法を用いて、半導体基板２１上に導電層２２及び光吸収層２４を順に積層する。その後、マスク５１を用いて不純物領域４０及び拡散領域４１を形成する。
【００５６】
以上説明したように、本実施形態に係る積層部２０は、第１の実施形態に係るものに比して少ない数の層から構成されている。したがって、半導体受光素子１０よりも簡便に半導体受光素子１２を製造することができる。
【００５７】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。
【００５８】
例えば、積層部２０の各層を構成する材料を変更してもよい。具体的には、半導体受光素子が検出する波長の光の透過率等に基づいて、適当な材料を選択してもよい。例えば、光透過層２５は、ＩｎＰに代えて、ＩｎＧａＡｓからなっていてもよい。
【００５９】
また、積層部２０の各層、不純物領域４０、及び拡散領域４１の導電型を変更してもよい。例えば、光吸収層２４の導電型を、ｐ型（π型）、ｎ型（ν型）、又はアンドープのいずれにしても、半導体受光素子１０〜１２と同様の半導体受光素子を構成することができる。
【００６０】
また、積層部２０は、半導体基板２１、導電層２２、増倍層２３、光吸収層２４、光透過層２５、及び電界緩和層２７以外の層を有していてもよい。例えば、積層部２０は、光吸収層２４の＋Ｚ側及び−Ｚ側の面上に、光閉込層を有してもよい。
【００６１】
また、不純物領域４０及び拡散領域４１の形状を任意に変更してもよい。
【００６２】
また、有機金属気相成長法に代えて、分子線エピタキシー法等の任意の結晶成長法を用いて、積層部２０を形成してもよい。
【００６３】
また、不純物領域４０及び拡散領域４１は、任意のドーピング手法（不純物導入技術）を用いて形成してもよい。例えば、熱拡散に代えて気相拡散や液相拡散を用いることができる。また、イオン注入と熱拡散とを組み合わせて、不純物領域４０及び拡散領域４１を形成してもよい。
【００６４】
また、上記の各実施形態では、マスク５１を用いて不純物領域４０及び拡散領域４１を同時に形成したが、これには限定されない。例えば、図１２に示されるマスク５２を用いて拡散領域４１を形成した後に、図４、５に示されたマスク５１を用いて不純物領域４０を形成してもよい。なお、２個のマスクを用いる場合であっても、不純物領域４０が熱拡散により形成される際には、拡散領域４１の熱拡散も進行する。このため、不純物領域４０及び拡散領域４１は、上記実施形態と同様に、一度に形成されることとなる。
【００６５】
また、不純物領域４０を先に形成した後に、拡散領域４１を形成する場合においても、不純物領域４０及び拡散領域４１は、上記実施形態と同様に、一度に形成されることとなる。
【００６６】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
【産業上の利用可能性】
【００６７】
本発明の半導体受光素子及びその製造方法は、光通信技術に適している。
【符号の説明】
【００６８】
１０、１１、１２、６０  半導体受光素子
２０  積層部
２１  半導体基板
２２  導電層
２３、２６  増倍層
２４  光吸収層
２５  光透過層
２７  電界緩和層
３１  絶縁膜
３２、３２ａ、３２ｂ  アノード電極
３３、３３ａ、３３ｂ  カソード電極
４０  不純物領域
４１  拡散領域
５１、５２  マスク
６１、６２、７１、７２  空乏層
６３  表面リーク電流
８０、８１、８２、９１、９２  線
Ｆ１、Ｆ２  面
Ｐ１、Ｐ２、Ｐ３  点
Ｒ１、Ｒ２  範囲
【図１】
2014056883.tif 000003
【図２】
2014056883.tif 000004
【図３】
2014056883.tif 000005
【図４】
2014056883.tif 000006
【図５】
2014056883.tif 000007
【図６】
2014056883.tif 000008
【図７】
2014056883.tif 000009
【図８】
2014056883.tif 000010
【図９】
2014056883.tif 000011
【図１０】
2014056883.tif 000012
【図１１】
2014056883.tif 000013
【図１２】
2014056883.tif 000014