(57)【要約】【課題】液晶の配向不良による生じる表示不具合が、移動しながら発生する場合であっても、その表示不具合をユーザーによって知覚されにくくする。【解決手段】映像処理回路３０は、各々が液晶素子を有する複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理回路であって、現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧である第２画素との境界を検出する境界検出部と、現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、前記境界検出部が検出した境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する補正部とを備える。【選択図】図１
2014149426.tif 000002
【特許請求の範囲】
【請求項１】
各々が液晶素子を有する複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理回路であって、
現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧である第２画素との境界を検出する境界検出部と、
現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、前記境界検出部が検出した境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する補正部と
を備える映像処理回路。
【請求項２】
前記補正部は、
前記補正強度が高いほど、補正による前記印加電圧の変化を大きくする
請求項１に記載の映像処理回路。
【請求項３】
前記補正部は、
前記補正強度が高いほど、補正により前記印加電圧を変化させる画素数を多くする
請求項１又は２に記載の映像処理回路。
【請求項４】
前記補正部は、
前記移動境界に接する前記第１画素及び前記第２画素の前記印加電圧を補正し、
前記その他の境界に接する前記第１画素又は前記第２画素の前記印加電圧を補正する
請求項１から３のいずれか１項に記載の映像処理回路。
【請求項５】
前記移動境界は、
前フレームから現フレームにわたって１画素分だけ移動した境界である
請求項１から４のいずれか１項に記載の映像処理回路。
【請求項６】
各々が液晶素子を有する複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理方法であって、
現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧である第２画素との境界を検出し、
現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、検出した前記境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する
映像処理方法。
【請求項７】
各々が液晶素子を有する複数画素を含む液晶パネルと、
前記複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理回路と
を備え、
前記映像処理回路が、
現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧である第２画素との境界を検出する境界検出部と、
現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、前記境界検出部が検出した境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する補正部と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶の配向不良により生じる表示不具合の発生を抑える技術に関する。
【背景技術】
【０００２】
液晶パネルは、画素毎に設けられた画素電極と、複数画素で共通に設けられたコモン電極とで液晶を挟持した構成を有している。この液晶パネルでは、隣り合う画素電極同士で生じる横電界に起因する液晶の配向不良（リバースチルトドメイン）が発生して、これが表示不具合の発生の原因となることがある。この種の表示不具合の発生を抑える技術が、特許文献１及び特許文献２に開示されている。特許文献１は、横電界が強く掛かる画素のうち、液晶配向（無機配向膜）の蒸着方向により画質不良が発生しやすい画素に生じる横電界を低減させることを開示している。特許文献２は、画像信号に基づいて、複数の画素のうち相隣接する二つの画素間における階調差を算出し、算出した階調差が小さくなるように、その階調差に応じた補正量で、画像信号を補正することを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２３７３６６号公報
【特許文献２】特開２００９−１０４０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
液晶の配向不良により生じる表示不具合のユーザーによる知覚のされやすさは、同一箇所に静止して表示不具合が発生する場合と、画像の動きに伴って移動しながら表示不具合が発生する場合とで異なる。移動しながら表示不具合が発生する場合には、この表示不具合の発生箇所同士が相互に結びついて視認されるため、ユーザーにより特に知覚されやすい。特許文献１及び特許文献２に記載の発明では、表示不具合の発生箇所の移動について特に考慮されていない。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、液晶の配向不良により生じる表示不具合が、移動しながら発生する場合であっても、その表示不具合をユーザーによって知覚されにくくすることである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の映像処理回路は、各々が液晶素子を有する複数画素の各画素に対する印加電圧を、前記画素毎の印加電圧を指定した入力映像信号に基づいて規定する映像処理回路であって、現フレーム、及び、現フレームよりも前の前フレームの前記入力映像信号の各々において、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧である第２画素との境界を検出する境界検出部と、現フレームの前記入力映像信号によって指定された前記画素毎の印加電圧を、前記境界検出部が検出した境界に生じる横電界を低減させるように、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くして補正する補正部とを備える。
本発明によれば、第１画素と第２画素との境界に生じる横電界を低減させるための印加電圧の補正を行う場合に、前フレームから現フレームにわたって移動した移動境界における補正強度を、その他の境界における補正強度よりも高くすることにより、表示不具合の発生箇所同士が結びついて視認されるのを抑えることができるため、液晶の配向不良により生じる表示不具合が、移動しながら発生する場合であっても、その表示不具合をユーザーによって知覚されにくくすることができる。
【０００６】
本発明に係る映像処理回路において、前記補正部は、前記補正強度が高いほど、補正による前記印加電圧の変化を大きくするようにしてもよい。
本発明によれば、補正強度が高いほど、隣り合う第１画素と第２画素との電圧差を小さくする補正を行うため、表示不具合の発生箇所同士が結びついて視認されるのを抑えることができる。
【０００７】
本発明に係る映像処理回路において、前記補正部は、前記補正強度が高いほど、補正により前記印加電圧を変化させる画素数を多くするようにしてもよい。
本発明によれば、補正強度が高いほど隣り合う補正対象の画素数を多くする補正を行うため、表示不具合の発生箇所同士が結びついて視認されるのを抑えることができる。
【０００８】
本発明に係る映像処理回路において、前記補正部は、前記移動境界に接する前記第１画素及び前記第２画素の前記印加電圧を補正し、前記その他の境界に接する前記第１画素又は前記第２画素の前記印加電圧を補正するようにしてもよい。
本発明によれば、補正強度が高い場合に、隣り合う第１画素と第２画素との双方の印加電圧を補正するため、境界に生じる横電界を低減させるための補正を、各画素での印加電圧の変化を小さくして行うことができる。
【０００９】
本発明において、前記移動境界は、前フレームから現フレームにわたって１画素分だけ移動した境界としてもよい。
本発明によれば、表示不具合の発生箇所同士の結びつきが特に視認されやすい、１フレームあたり１画素分だけ境界が移動する場合であっても、その表示不具合をユーザーによって知覚されにくくすることができる。
【００１０】
なお、本発明は、映像処理回路のほか、映像処理方法及び映像処理回路を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図。
【図２】同液晶表示装置における液晶素子の等価回路を示す図。
【図３】同液晶表示装置を構成する液晶パネルのＶ−Ｔ特性を示す図。
【図４】同映像処理回路の構成を示す図。
【図５】同映像処理回路で実行される処理を示すフローチャート。
【図６】同映像処理回路における境界の検出手順の具体例を示す図。
【図７】同映像処理回路により出力されるデータ信号の具体例を示す図。
【図８】同映像処理回路により出力されるデータ信号の他の例を示す図。
【図９】第２実施形態に係る映像処理回路で実行される処理を示すフローチャート。
【図１０】同映像処理回路により出力されるデータ信号の具体例を示す図。
【図１１】同映像処理回路により出力されるデータ信号の他の例を示す図。
【図１２】同液晶パネルにおいてＶＡ方式としたときの初期配向の説明図。
【図１３】液晶表示装置を適用したプロジェクターを示す図。
【図１４】横電界を原因とする表示不具合の発生の様子の説明図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照しつつ説明する。
＜第１実施形態＞
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置１の全体構成を示すブロック図である。図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを備える。
制御回路１０には、入力映像信号Ｖｉｄ−ｉｎが同期信号Ｓｙｎｃに同期して供給される。入力映像信号Ｖｉｄ−ｉｎは、液晶パネル１００における各画素に対する印加電圧を指定するデジタルデータである。入力映像信号Ｖｉｄ−ｉｎは、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。
入力映像信号Ｖｉｄ−ｉｎは、例えば、上位装置から液晶表示装置１に供給された表示信号であって、各画素の階調値を示す表示信号を変換して得た信号である。液晶表示装置１では、例えば、図示せぬ処理回路によって、表示信号に対してガンマ補正等の所定の処理を行った後に、画素の階調値を電圧値に変換するテーブルを用いて、この表示信号を入力映像信号Ｖｉｄ−ｉｎに変換する。ただし、階調値に応じて画素の印加電圧が一意に定まるのであれば、入力映像信号Ｖｉｄ−ｉｎが各画素の階調値を指定する信号であってもよい。
【００１３】
制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓｙｎｃに同期して液晶表示装置１の各部を制御する。映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎに対して所定の映像処理を施して、データ信号Ｖｘを出力する。データ信号Ｖｘは、液晶パネル１００における画素毎の印加電圧を指定したアナログデータである。
【００１４】
液晶パネル１００は、素子基板１００ａと対向基板１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂとの対向面には、ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一方、ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼び方をする場合がある。
【００１５】
素子基板１００ａでは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって電圧ＬＣｃｏｍが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、その対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
【００１６】
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。図１では省略したが、液晶パネル１００における等価回路では、実際には図２に示すように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４にデータ信号Ｖｘに応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量及び補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域が表示領域１０１となる。
なお、本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。
【００１７】
図１に戻って説明する。
走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃｔｒにしたがって、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、走査線１１２をフレームにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに、選択した走査線への走査信号をＨレベルの選択電圧とし、それ以外の走査線への走査信号をＬレベルの非選択電圧とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいい、同期信号Ｓｙｎｃに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。
【００１８】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖｘを、走査制御回路２０による制御信号Ｘｃｔｒに従って、１〜ｎ列目のデータ線１１４にデータ信号Ｘ１〜Ｘｎとしてサンプリングする。本実施形態において、最小電圧を指定する映像信号は、例えば、コモン電極１０８の電圧ＬＣｃｏｍと電圧差を０Ｖとする印加電圧を指定する。一方、最大電圧を指定する映像信号は、例えば、コモン電極１０８の電圧ＬＣｃｏｍとの電圧差を５．０Ｖとする印加電圧を指定する。
なお、この実施形態において、電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣｃｏｍと画素電極１１８との電圧差であり、他の電圧と区別するためである。
【００１９】
図３は、ノーマリーブラックモードである液晶素子１２０の印加電圧と透過率との関係（Ｖ−Ｔ特性）を示すグラフである。図３に示すグラフにおいて、横軸は液晶素子１２０への印加電圧の大きさに対応し、縦軸は液晶素子１２０の透過率（具体的には、相対透過率）の大きさに対応している。液晶素子１２０を、入力映像信号Ｖｉｄ−ｉｎが示す電圧値に応じた透過率とさせるには、その電圧値の電圧を液晶素子１２０に印加すればよい。しかしながら、液晶素子１２０の印加電圧を、入力映像信号Ｖｉｄ−ｉｎによって規定するだけでは、リバースチルトドメインに起因する表示不具合が目立ってしまうことがある。
【００２０】
リバースチルトドメインに起因する表示不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電圧差が大きくなる場合であり、これは、表示しようとする画像において比較的暗い暗画素（第１画素）と、比較的明るい明画素（第２画素）とが隣り合う場合である。本実施形態では、暗画素は、印加電圧（第１電圧）がノーマリーブラックモードにおける黒レベルの電圧であるＶｔｈ１（第１閾値電圧）を下回る液晶素子１２０の画素のことである。明画素とは、印加電圧（第２電圧）がノーマリーブラックモードにおける黒レベルの電圧であるＶｔｈ２（第２閾値電圧。ただし、Ｖｔｈ２＞Ｖｔｈ１）を上回る液晶素子１２０の画素のことである。Ｖｔｈ１は、例えば、液晶素子の相対透過率を１０％とさせる光学的閾値電圧である。Ｖｔｈ２は、例えば、液晶素子の相対透過率を９０％とさせる光学的飽和電圧である。ただし、Ｖｔｈ１及びＶｔｈ２の値は、他の相対透過率に対応した電圧であってもよい。
【００２１】
図１４は、横電界を原因とする表示不具合の発生の様子を説明する図である。図１４（ａ）は、リバースチルトドメインに起因する表示不具合が、同一箇所に静止して発生する場合を例示した図である。図１４（ｂ）は、リバースチルトドメインに起因する表示不具合が、画像の動きに伴って移動しながら発生する場合を例示した図である。図１４及び他の図面において、内側が白の正方形を用いて明画素（ここでは印加電圧５Ｖ）を表し、内側が黒の正方形を用いて暗画素（ここでは印加電圧０Ｖ）を表す。
図１４（ａ）に示すように、画像の動きがない場合には、（Ｎ−１）フレーム及びＮフレームの各々で、リバースチルトドメインに起因する表示不具合が、同一箇所に発生する。一方で、図１４（ｂ）に示すように、画像に動きがある場合には、この画像の動きに伴って明画素と暗画素との境界も移動するため、（Ｎ−１）フレームとＮフレームとでは、リバースチルトドメインに起因する表示不具合の発生箇所が異なる。図１４（ｂ）に示す例では、（Ｎ−１）フレームからＮフレーム（つまり現フレーム）にわたって１画素分だけ境界が移動しているが、各フレームの表示不具合の発生箇所同士が相互に結びついて視認されるため、その表示不具合の発生がユーザーによって特に知覚されやすい。明画素を背景として暗画素が連続する画像パターンがフレーム毎に１画素ずつ移動する場合に、その画像パターンの動きの後縁部において、暗画素から明画素に変化すべき画素がリバースチルトドメインの発生によって明画素にならないため、この表示不具合が顕在化する。
【００２２】
図１４を用いて説明したように、暗画素と明画素との境界の移動の仕方によって、リバースチルトドメインに起因する表示不具合のユーザーによる知覚されやすさが異なる。一般に、暗画素と明画素との電圧差を小さくして、横電界を低減させることにより、この表示不具合の発生を抑制することができる。しかしながら、境界の移動が無い場合を考慮して補正後の電圧が定められると、境界の移動がある箇所では、その表示不具合の発生を十分に抑制することができない。反対に、境界の移動がある場合を考慮して補正後の電圧が定められると、境界の移動がない箇所では補正による電圧変化が大きくなり過ぎるため、この電圧変化に起因する大きな表示変化を発生させてしまう。
本実施形態の映像処理回路３０は、境界の移動の仕方に応じて、リバースチルトドメインに起因する表示不具合がユーザーによって知覚されにくくするための映像処理を、入力映像信号Ｖｉｄ−ｉｎに対して施して、液晶素子１２０に対する印加電圧を補正する。
【００２３】
図４は、映像処理回路３０のハードウェア構成を示すブロック図である。図４に示すように、映像処理回路３０は、遅延回路３１と、フレームメモリー３２と、境界検出部３３と、電圧差算出部３４と、補正値演算部３５と、補正部３６と、Ｄ／Ａ変換部３７とを備える。
遅延回路３１は、ＦＩＦＯ（First In First Out：先入れ先出し）メモリーや多段のラッチ回路等を有し、供給された入力映像信号Ｖｉｄ−ｉｎを蓄積して、所定時間経過後に読み出して、映像信号Ｖｉｄ−ｄとして出力する。
なお、遅延回路３１における蓄積及び読出は、走査制御回路２０によって制御される。
【００２４】
フレームメモリー３２は、表示領域１０１に対応して縦ｍ行×横ｎ列の画素配列に対応した記憶領域を有し、１フレーム分の入力映像信号Ｖｉｄ−ｉｎを格納するフレームメモリーである。フレームメモリー３２における格納及び読出は、例えば、走査制御回路２０の制御の下で、液晶パネル１００における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。
【００２５】
境界検出部３３は、Ｎフレーム及び（Ｎ−１）フレームの入力映像信号Ｖｉｄ−ｉｎの各々において、暗画素と明画素との境界を検出して、検出した境界の位置情報を出力する。境界検出部３３は、Ｎフレームの入力映像信号Ｖｉｄ−ｉｎについては上位装置から取得し、（Ｎ−１）フレームの入力映像信号Ｖｉｄ−ｉｎについてはフレームメモリー３２から取得する。すなわち、現フレームよりも１フレーム前のフレーム（以下単に「前フレーム」という。）の入力映像信号Ｖｉｄ−ｉｎにおいて、暗画素と明画素との境界を検出できるように、フレームメモリー３２が設けられている。
境界検出部３３は、（Ｎ−１）フレームからＮフレームにわたって１画素分だけ移動した境界（以下「移動境界」という。）の位置情報と、移動境界以外の境界の位置情報とを、各々を区別可能な形式で出力する。移動境界は、本実施形態では、（Ｎ−１）フレームからＮフレームにわたって、境界の延伸方向の直交方向に移動した境界と、境界の延伸方向に移動した境界とを含むものとする。移動境界以外の境界は、具体的には、Ｎフレームと（Ｎ−１）フレームとで同じ位置にある境界、及び、２画素分以上移動した境界を含む。
【００２６】
電圧差算出部３４は、Ｎフレームの入力映像信号Ｖｉｄ−ｉｎにおいて、境界検出部３３により検出された境界を挟んで隣り合う、暗画素の印加電圧と明画素との印加電圧との電圧差ΔＶを算出する。電圧差算出部３４は、高電位側の画素（つまり明画素）に指定された印加電圧から、低電位側の画素（つまり暗画素）に指定された印加電圧を減じて、電圧差ΔＶを算出する。
【００２７】
補正値演算部３５は、第１補正係数α及び第２補正係数βを記憶するメモリーを有し、境界検出部３３によりＮフレームの入力映像信号Ｖｉｄ−ｉｎにおいて検出された境界に接する暗画素及び明画素に対応して、補正値を算出する。具体的には、補正値演算部３５は、移動境界に接する暗画素及び明画素に対応して、電圧差算出部３４により算出された電圧差ΔＶに第２補正係数βを乗じた後に、更に、第１補正係数α（ただし、α＞１）を乗じた補正値ΔＲＥ１を算出する。一方、補正値演算部３５は、移動境界以外の境界に接する暗画素及び明画素に対応して、電圧差算出部３４により算出された電圧差ΔＶに第２補正係数βを乗じた補正値ΔＲＥ２を算出する。
ここにおいて、第１補正係数αが１よりも大きい値であるため、補正値演算部３５は、第１補正係数αの乗算によって、補正値を大きくする。
【００２８】
補正部３６は、Ｎフレームの入力映像信号Ｖｉｄ−ｉｎによって指定された画素毎の印加電圧を、境界検出部３３が検出した境界に生じる横電界を低減させるように補正して、映像信号Ｖｉｄ−ｏｕｔとして出力する。具体的には、補正部３６は、移動境界に接する暗画素については、遅延回路３１により出力された映像信号Ｖｉｄ−ｄが示す電圧値に補正値ΔＲＥ１を加算し、移動境界に接する明画素については、映像信号Ｖｉｄ−ｄが示す電圧値から補正値ΔＲＥ１を減算する。補正部３６は、移動境界以外の境界に接する暗画素については、映像信号Ｖｉｄ−ｄが示す電圧値に補正値ΔＲＥ２を加算し、移動境界以外の境界に接する明画素については、映像信号Ｖｉｄ−ｄが示す電圧値から補正値ΔＲＥ２を減算する。
【００２９】
補正値ΔＲＥ１＞ΔＲＥ２であるから、補正部３６は、移動境界を挟んで隣り合う暗画素及び明画素の印加電圧の補正による電圧変化を、その他の境界を挟んで隣り合う暗画素及び明画素の印加電圧の補正による電圧変化よりも大きくするように、映像信号Ｖｉｄ−ｄを補正する。補正部３６が行う印加電圧の補正は、隣り合う暗画素と明画素との電圧差を小さくするものであるから、補正による印加電圧の変化が大きいほど高い強度で補正が行われたことになり、横電界の低減効果が高くなる。すなわち、補正部３６が行う印加電圧の補正の強度は、境界に生じる横電界が低減される程度に応じたものとなる。
一方で、補正部３６は、境界検出部３３により検出された境界に隣り合わない画素については、映像信号Ｖｉｄ−ｄをそのまま、映像信号Ｖｉｄ−ｏｕｔとして出力する。
【００３０】
Ｄ／Ａ変換部３７は、デジタルデータである映像信号Ｖｉｄ−ｏｕｔを、アナログのデータ信号Ｖｘに変換する。液晶１０５に直流成分が印加されるのを防止するため、データ信号Ｖｘの電圧は、ビデオ振幅中心である基準電圧に対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
なお、コモン電極１０８に印加される電圧ＬＣｃｏｍは、基準電圧とほぼ同電圧と考えてよいが、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、基準電圧よりも低位となるように調整されることがある。
【００３１】
図５は、映像処理回路３０で実行される処理を示すフローチャートである。図６は、映像処理回路３０による境界の検出手順の具体例を示す図である。図７は、映像処理回路３０により出力されるデータ信号Ｖｘの具体例を示す図である。ここでは、説明を簡単にするために、８行１７列（Ｘ方向に１７個、Ｙ方向に８個）の画素配列からなる領域を例示して、映像処理回路３０の動作を説明する。図６及び図７に示す各画素に対応して示した数値は、行及び列の位置を表す。ここにおいて、入力映像信号Ｖｉｄ−ｉｎにおいて暗画素に指定された印加電圧を「Ｖｂ０」とし、明画素に指定された印加電圧を「Ｖｃ０」とする（透過率との関係は図３を参照）。
【００３２】
映像処理回路３０は、図５に示す処理に先立って、（Ｎ−１）フレーム及びＮフレームの入力映像信号Ｖｉｄ−ｉｎの各々において暗画素と明画素との境界を検出しているものとする。ここでは、映像処理回路３０は、（Ｎ−１）フレームの入力映像信号Ｖｉｄ−ｉｎにおいて、図６（ａ）に破線で示す位置において境界Ｂ（Ｎ−１）を検出し、Ｎフレームの入力映像信号Ｖｉｄ−ｉｎにおいて、図６（ｂ）に破線で示す位置において境界Ｂ（Ｎ）を検出したものとする。図６（ａ）、（ｂ）を見て分かるように、ここでは、明画素からなる画像領域を背景として、暗画素からなるパターンが図中左から右方向に向かって、１画素分だけ移動している。
映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎによって印加電圧が指定された各画素に着目して、図５に示す処理ステップを実行する。
【００３３】
まず、映像処理回路３０は、Ｎフレームの入力映像信号Ｖｉｄ−ｉｎにおいて検出した境界の位置情報を参照して、着目画素に接する境界を検出したかどうかを判断する（ステップＳ１）。映像処理回路３０は、着目画素に接する境界を検出したと判断すると（ステップＳ１；ＹＥＳ）、この境界に接する暗画素と明画素（どちらかが着目画素である。）との電圧差ΔＶを算出する（ステップＳ２）。次に、映像処理回路３０は、算出した電圧差ΔＶに、第２の補正係数βを乗じた補正値を算出する（ステップＳ３）。
【００３４】
次に、映像処理回路３０は、着目画素に接する境界が、（Ｎ−１）フレームからＮフレームにわたって１画素分だけ移動した移動境界かどうかを判断する（ステップＳ４）。ここでは、映像処理回路３０は、Ｎフレームの入力映像信号Ｖｉｄ−ｉｎにおいて、図６（ｃ）に実線で示す位置において移動境界ＢＮａを検出し、破線で示す位置において、移動境界以外の境界として境界ＢＮｂを検出したものとする。
【００３５】
映像処理回路３０は、着目画素に接する境界が移動境界であると判断した場合には（ステップＳ４；ＹＥＳ）、ステップＳ４の処理で算出したΔＶ×βの値に、第１の補正係数αを乗算して、補正値ΔＲＥ１（＝ΔＶ×β×α）を算出する（ステップＳ５）。そして、映像処理回路３０は、ステップＳ５の処理で求めた補正値ΔＲＥ１を用いて、着目画素の印加電圧を補正した映像信号Ｖｉｄ−ｏｕｔを算出し（ステップＳ６）、データ信号Ｖｘを出力する（ステップＳ７）。
一方で、映像処理回路３０は、着目画素に接する境界が移動境界以外の境界であると判断した場合には（ステップＳ４；ＮＯ）、ステップＳ３の処理で算出したΔＶ×βの値である補正値ΔＲＥ２を用いて、着目画素の印加電圧を補正した映像信号Ｖｉｄ−ｏｕｔを算出し、データ信号Ｖｘを出力する（ステップＳ６、Ｓ７）。
【００３６】
図７に示すように、移動境界ＢＮａに接する暗画素の印加電圧は、印加電圧Ｖｂ０から印加電圧Ｖｂ２に補正され、移動境界ＢＮａに接する明画素の印加電圧は、印加電圧Ｖｃ０から印加電圧Ｖｃ２に補正される。一方、境界ＢＮｂに接する暗画素の印加電圧は、印加電圧Ｖｂ０から印加電圧Ｖｂ１（＜Ｖｂ２）に補正され、境界ＢＮｂに接する明画素の印加電圧は、印加電圧Ｖｃ０から印加電圧Ｖｃ１（＞Ｖｃ２）に補正される。
すなわち、移動境界ＢＮａに接する画素の印加電圧の方が、境界ＢＮｂに接する画素の印加電圧に比べて、補正による電圧変化が大きく補正強度が高いため、横電界の低減効果も高くなっている。
ここにおいて、移動境界ＢＮａ及び境界ＢＮｂの双方に接する画素については、リバースチルトドメインによる表示不具合の発生の抑制を優先させる理由で、映像処理回路３０は、移動境界ＢＮａに基づいて補正値を算出する。各印加電圧と透過率との関係は、図３に示したとおりである。
なお、ステップＳ１の処理で、映像処理回路３０が着目画素に接する境界を検出しなかった場合には（ステップＳ１；ＮＯ）、映像信号Ｖｉｄ−ｄを補正せずに、ステップＳ７の処理を実行する。
【００３７】
以上説明した第１実施形態では、映像処理回路３０は、前フレームから現フレームにわたって１画素分だけ移動した移動境界に接する暗画素及び明画素の印加電圧を補正する場合に、横電界を低減させるために行う補正強度を、移動境界以外の境界の場合の補正強度よりも高くする。映像処理回路３０が、リバースチルトドメインに起因した表示不具合のユーザーによる知覚されやすさを考慮した補正強度で、各画素の印加電圧を補正することにより、表示不具合の発生箇所同士が結びついてユーザーによって視認されるのを防止することができる。一方で、移動境界以外の境界に接する暗画素及び明画素については、比較的表示不具合が知覚されにくく、補正強度を過度に高くする必要がないので、補正によって生じる電圧変化に起因した表示変化がユーザーによって知覚されるのを抑制することができる。
【００３８】
ところで、以上の映像処理回路３０の動作説明では、映像処理回路３０が、補正強度の高低に関わらず、境界に接する暗画素及び明画素の印加電圧を補正していた。これに代えて、映像処理回路３０は、移動境界に接する暗画素及び明画素については双方の印加電圧を補正し、移動境界以外の境界に接する暗画素及び明画素については、これらの一方の印加電圧を補正することにより、両者の補正強度を異ならせてもよい。
【００３９】
図８（ａ）は、境界ＢＮｂに接する暗画素及び明画素のうち、暗画素の印加電圧を補正し、明画素の印加電圧を補正しない場合のデータ信号Ｖｘを例示する図である。図８（ｂ）は、境界ＢＮｂに接する暗画素及び明画素のうち、明画素の印加電圧を補正し、暗画素の印加電圧を補正しない場合のデータ信号Ｖｘを例示する図である。
図８（ａ）、（ｂ）に示すように印加電圧が補正された場合、元々表示不具合がユーザーにより知覚されにくいという理由で、移動境界以外の境界に接する暗画素又は明画素のどちらか一方だけしか補正されない。これにより、リバースチルトドメインの発生に起因した表示不具合の発生を抑えつつも、補正による表示変化がユーザーに知覚されるのを抑制することができる。
【００４０】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
この実施形態でも、映像処理回路３０は、前フレームから現フレームにわたって移動した移動境界に接する暗画素及び明画素の印加電圧を補正する場合に、横電界を低減させるために行う補正の強度を、移動境界以外の境界の場合の補正強度よりも高くする。上述した第１実施形態と異なる点は、この実施形態の映像処理回路３０が、補正強度に応じて、補正画素数を異ならせる点にある。
以下の説明において、第１実施形態と同じ構成要素及び処理ステップについては同一の符号を付して表し、その説明を省略する。また、この実施形態の液晶表示装置１のハードウェア構成は、第１実施形態の構成と同じでよいから、その説明を省略する。
ただし、補正値演算部３５は、補正値を算出する際に第１補正係数αを乗算する処理を行わず、電圧差Δに第２補正係数βを乗算して補正値ΔＲＥ２を算出する。
【００４１】
図９は、映像処理回路３０で実行される映像処理の手順を示すフローチャートである。図１０は、映像処理回路３０により出力されるデータ信号Ｖｘの具体例を示す図である。ここでは、第１実施形態と同様、図６に示すように、（Ｎ−１）フレームからＮフレームにわたって画像が移動する場合の映像処理回路３０の動作を説明する。
映像処理回路３０は、上述した第１実施形態と同様にして、ステップＳ１〜Ｓ３の処理を実行すると、着目画素に接する境界が移動境界かどうかを判断する（ステップＳ４）。映像処理回路３０は、着目画素に接する境界が移動境界であると判断した場合には（ステップＳ４；ＹＥＳ）、補正対象の画素である補正画素を設定する（ステップＳ１１）。ここでは、映像処理回路３０（補正部３６）は、移動境界ＢＮａから見て、この境界に接する暗画素の方向に連続する３個の暗画素を補正画素として設定し、且つ、移動境界ＢＮａから見て、この境界に接する明画素の方向に連続する３個の明画素を補正画素として設定する。
そして、映像処理回路３０は、ステップＳ６、Ｓ７の処理を実行して、着目画素の映像信号Ｖｉｄ−ｄを補正し、データ信号Ｖｘを出力する。
【００４２】
次に、別の着目画素について図９に示す処理を実行したとき、映像処理回路３０（補正部３６）は、ステップＳ１の処理で、着目画素に接する境界を検出したかどうかを判断する。ここで、映像処理回路３０は、着目画素に接する境界を検出しなかった場合には（ステップＳ１；ＮＯ）、ステップＳ１２の処理に進む。
次に、映像処理回路３０は、着目画素が補正画素かどうかを判断する（ステップＳ１２）。ここで、映像処理回路３０は、着目画素がステップＳ１１の処理で設定した補正画素であると判断した場合には（ステップＳ１２；ＹＥＳ）、ステップＳ６の処理に進んで着目画素の印加電圧を補正し、ステップＳ７の処理でデータ信号Ｖｘを出力する。一方、映像処理回路３０は、着目画素が境界に接しておらず、且つ、ステップＳ１１の処理で設定した補正画素でないと判断した場合には（ステップＳ１２；ＮＯ）、着目画素の印加電圧を補正しないで、ステップＳ７の処理でデータ信号Ｖｘを出力する。
また、映像処理回路３０は、ステップＳ４の処理で移動境界以外の境界と判断した場合には（ステップＳ４；ＮＯ）、ステップＳ６の処理に進んで、上述した第１実施形態と同様、境界に接する暗画素及び明画素の印加電圧を補正する。
【００４３】
図１０に示すように、ここでは、移動境界ＢＮａから見て、この境界に接する暗画素の方向に連続する３個の暗画素の印加電圧が、印加電圧Ｖｂ０から印加電圧Ｖｂ１に補正される。また、移動境界ＢＮａから見て、この境界に接する明画素の方向に連続する３個の明画素の印加電圧が、印加電圧Ｖｃ０から印加電圧Ｖｃ１に補正される。また、境界ＢＮｂに接する暗画素の印加電圧は、印加電圧Ｖｂ０から印加電圧Ｖｂ１に補正され、境界ＢＮｂに接する明画素の印加電圧は、印加電圧Ｖｃ０から印加電圧Ｖｃ１に補正される。
移動境界ＢＮａを検出した場合の補正画素数が、境界ＢＮｂを検出した場合の補正画素数に比べて多くなることにより、境界に接しない画素によっても、境界に生じる横電界の低減効果を奏するため、横電界の低減効果は高くなる。
【００４４】
以上説明した第２実施形態でも、映像処理回路３０は、前フレームから現フレームにわたって移動した移動境界に接する暗画素及び明画素の映像信号を補正する場合に、移動境界以外の境界の場合の補正強度よりも高くすることにより、上述した第１実施形態と同様に、表示不具合の発生箇所同士が結びついてユーザーにより視認される表示不具合の発生を抑えつつも、補正によって生じる電圧変化に起因した表示変化がユーザーに知覚されるのを抑制することができる。
以上の動作説明では、映像処理回路３０は、移動境界ＢＮａを検出した場合の補正画素を、暗画素及び明画素のそれぞれについて３個とし、境界ＢＮｂを検出した場合の補正画素を、暗画素及び明画素のそれぞれについて１個としているが、移動境界ＢＮａを検出した場合の方の補正画素数を多くする限りは、これ以外の個数としてもよい。また、暗画素と明画素との補正画素数が同じでなくてもよく、それぞれ異ならせてもよい。
また、映像処理回路３０は、上述した第１実施形態のように、補正強度に応じて補正後の印加電圧を異ならせる構成と併用して、補正強度に応じて補正画素数を異ならせてもよい。
【００４５】
また、この第２実施形態においても、映像処理回路３０は、移動境界に接する暗画素及び明画素についてはこれらの双方の印加電圧を補正し、移動境界以外の境界に接する暗画素及び明画素については、これらの一方の印加電圧を補正して、両者の補正強度を異ならせてもよい。
【００４６】
図１１は、境界ＢＮｂに接する暗画素及び明画素のうち、暗画素の印加電圧を補正し、明画素の印加電圧を補正しない場合のデータ信号Ｖｘを例示する図である。この場合、元々表示不具合が知覚されにくいという理由で、移動境界以外の境界に接する暗画素又は明画素のどちらか一方の印加電圧しか補正されないので、補正による表示変化がユーザーに知覚されるのを抑制することができる。
また、境界ＢＮｂに接する暗画素及び明画素のうち、明画素の印加電圧を補正し、暗画素の印加電圧を補正しないようにしてもよいが、ここでは、図１０の場合と同じデータ信号Ｖｘとなるので、図示を省略する。
【００４７】
＜変形例＞
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
（変形例１）
上述した各実施形態において、映像処理回路３０は、前フレームから現フレームにわたって１画素分だけ移動する境界を移動境界としていたが、２画素分以上移動する境界を移動境界に含めてもよい。前フレームから現フレームにわたって２画素分以上移動する境界については、リバースチルトドメインが発生する画素が離散的となるので、表示不具合が視覚的に目立たないと考えられるが、静止している場合に比べれば、ユーザーに知覚されやすいと考えられるからである。
この場合、映像処理回路３０は、前フレームから現フレームにわたって１画素分だけ移動する移動境界を検出した場合と、２画素分以上移動する移動境界を検出した場合とで、補正強度を同一にしてもよいし、異ならせてもよい。補正強度を異ならせる場合、映像処理回路３０は、前フレームから現フレームにわたって移動する画素数分が小さいほど補正強度を高くする。例えば、１画素分移動、２画素分以上移動、移動なし、という順で、補正強度を高くすることが考えられる。
【００４８】
また、映像処理回路３０は、現フレームの１つ前の前フレームの入力映像信号Ｖｉｄ−ｉｎに基づいて境界を検出するのではなく、現フレームの２つ以上前の前フレームの入力映像信号Ｖｉｄ−ｉｎに基づいて境界を検出してもよい。この場合であっても、映像処理回路３０は、過去のフレームの入力映像信号Ｖｉｄ−ｉｎにおける画像の動き（境界の移動）に基づいて、現フレームの入力映像信号Ｖｉｄ−ｉｎにおける各画素の印加電圧の補正強度を決定するとよい。
また、補正後の液晶素子１２０の印加電圧の決定の仕方について、補正部３６は、演算式を用いて補正値を算出するのではなく、例えば、ルックアップテーブルを参照して補正値を算出してもよい。
【００４９】
（変形例２）
上述した各実施形態において、映像処理回路３０は、境界を挟んで隣り合う暗画素及び明画素の双方の印加電圧を補正していたが、境界を挟んで隣り合う暗画素又は明画素の印加電圧を補正してもよい。この場合も、映像処理回路３０は、着目画素が移動境界に接するかどうかに応じて、補正強度を異ならせるとよい。
本発明における印加電圧の補正は、補正強度が高いほど横電界の低減効果が高くなる（つまり横電界が弱くなる）ように行われればよく、その具体的な補正方法については種々の変形が可能である。
【００５０】
（変形例３）
映像処理回路３０は、液晶素子１２０における液晶分子のチルト方位角及びチルト角に基づいて、印加電圧を補正する画素を決定してもよい。液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によって、リバースチルトドメインが発生する場合と発生しない場合とがあるためである。
【００５１】
図１２（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣り合う２×２の画素を示す図であり、図１２（ｂ）は、液晶パネル１００を、図１２（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
図１２に示すように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１０８との電圧差（液晶素子の印加電圧）がゼロである状態において、チルト角がθａ、チルト方位角がθｂ（＝４５度）で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極１１８同士の横電界に起因して発生することから、画素電極１１８が設けられた素子基板１００ａの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８（素子基板１００ａ）の側を基準にして規定する。
【００５２】
詳細には、チルト角θａとは、図１２（ｂ）に示すように、基板法線Ｓｖを基準にして、液晶分子の長軸Ｓａのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の他端が傾斜したときに、液晶分子の長軸Ｓａがなす角度とする。一方、チルト方位角θbとは、データ線１１４の配列方向であるＹ方向に沿った基板垂直面を基準にして、液晶分子の長軸Ｓａおよび基板法線Ｓｖを含む基板垂直面（ｐ−ｑ線を含む垂直面）がなす角度とする。なお、チルト方位角θｂについては、画素電極１１８の側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）から、液晶分子の長軸の一端を始点として他端に向かう方向（図１２（ａ）では右上方向）までを、時計回りで規定した角度とする。
【００５３】
ＶＡ方式（ノーマリーブラックモード）の液晶において、チルト方位角θｂが４５度である場合、図１２（ｃ）に示すように、黒から白に変化する白画素Ｗｔに対して、黒画素ＢＫが右上側、右側又は上側で隣り合うときに、その白画素Ｗｔで、リバースチルトが右辺及び上辺に沿った内周領域にて発生しやすい。言い換えれば、黒画素ＢＫに対して、黒から白に変化する白画素Ｗｔが左下側、下側又は左側で隣り合うとき、その白画素Ｗｔで、リバースチルトが右辺及び上辺に沿った内周領域にて発生しやすい。そこで、境界検出部３３は、入力映像信号Ｖｉｄ−ｉｎで示す画像を解析して、暗画素と明画素とが垂直又は水平方向で隣り合う部分があるか否かを判別する。そして、境界検出部３３は、明画素に対して、暗画素が右上側、右側又は上側に位置する場合に、これらの画素に挟まれる境界を検出するとよい。
【００５４】
また、チルト方位角θｂが別の角度であってもよい。チルト方位角θｂが２２５度である場合、境界検出部３３は、明画素に対して、暗画素が左下側、左側又は下側に位置する場合に、これらの画素に挟まれる境界を検出すればよい。また、チルト方位角θｂが９０度である場合、境界検出部３３は、明画素に対して、暗画素が右側、下側又は上側に位置する場合に、これらの画素に挟まれる境界を検出すればよい。ここにおいて、斜め方向に暗画素と明画素とが隣り合う場合には、上述した各実施形態と同様、映像処理回路３０がこれらの画素を補正対象としないようにしてもよい。
このようにして、境界検出部３３は、暗画素と明画素との境界の一部の境界であって、液晶１０５のチルト方位で定まる境界を検出する。
【００５５】
（変形例４）
液晶表示装置１は、１フレームを複数フィールドに分割し、分割した各フィールドでデータ信号を書き込む、いわゆる倍速駆動（例えば４倍速駆動）の構成を有していてもよい。この場合に、映像処理回路３０は、１フレームに含まれる複数フィールドで、各画素の印加電圧を同じ補正強度で補正してもよいし、１フレームに含まれる複数フィールドの少なくとも一部で、補正強度を異ならせてもよい。
このように、映像処理回路３０は、１コマ分の入力映像信号Ｖｉｄ−ｉｎに対応した表示期間（例えば、複数フレーム期間）内で補正強度を異ならせることも可能である。
【００５６】
（変形例５）
上述した各実施形態では、液晶１０５にＶＡ方式を用いた例について説明したがＴＮ（Twisted Nematic）方式としてもよい。ノーマリーホワイトの液晶パネルの場合、液晶素子１２０に印加する電圧と透過率との関係が、ノーマリーブラックのパネルの場合とは逆となり、透過率が低い場合ほど、液晶素子１２０に印加されるべき電圧が大きくなる。
上述した各実施形態において、液晶素子１２０は、透過型に限られず、反射型であってもよい。
【００５７】
（変形例６）
暗画素及び明画素は、上述した実施形態の条件以外の条件によって決められてもよい。例えば、液晶素子１２０の印加電圧が予め決められた閾値（第３閾値電圧）以上である画素を暗画素とし、液晶素子１２０の印加電圧がこの閾値よりも大きい閾値（第４閾値電圧）以上である画素を明画素としてもよい。また、隣り合う画素の印加電圧の差（電圧差ΔＶ）が閾値以上である場合に、高電位側の画素を明画素とし、低電位側の画素を暗画素としてもよい。
暗画素及び明画素は、隣り合う２つの画素であって、液晶素子１２０の或る印加電圧を指定する画素と、液晶素子１２０に対してこれよりも大きい印加電圧を指定する画素との組み合わせで構成されればよく、それ以外の条件については変更されてもよい。
【００５８】
（変形例７）
上述した各実施形態の液晶表示装置１が、Ｒ（赤）色、Ｇ（緑）色、Ｂ（青）色といった複数の色成分の画像を表示可能である場合、色成分毎に補正強度を異ならせてもよい。例えばＧ色は、Ｒ色及びＢ色に比べて補正による映像信号の変化がユーザーに知覚されにくいので、映像処理回路３０は補正強度を高くしてもよい。
【００５９】
＜電子機器＞
次に、上述した各実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図１３は、このプロジェクターの構成を示す平面図である。
図１３に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲ色、Ｇ色、Ｂ色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００６０】
このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇ及び１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００６１】
なお、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００６２】
電子機器としては、図１３を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等が挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能である。
【符号の説明】
【００６３】
１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１０…画素、１１８…画素電極、１２０…液晶素子、３１…遅延回路、３２…フレームメモリー、３３…境界検出部、３４…電圧差算出部、３５…補正値演算部、３６…補正部、３７…Ｄ／Ａ変換部、２１００…プロジェクター。
【図１】
2014149426.tif 000003
【図２】
2014149426.tif 000004
【図３】
2014149426.tif 000005
【図４】
2014149426.tif 000006
【図５】
2014149426.tif 000007
【図６】
2014149426.tif 000008
【図７】
2014149426.tif 000009
【図８】
2014149426.tif 000010
【図９】
2014149426.tif 000011
【図１０】
2014149426.tif 000012
【図１１】
2014149426.tif 000013
【図１２】
2014149426.tif 000014
【図１３】
2014149426.tif 000015
【図１４】
2014149426.tif 000016