(57)【要約】【課題】  実装基板の内部の導通抵抗を小さくすることにより、発光装置の発光効率を向上する。【解決手段】  発光素子を実装するための実装基板１であって、実装基板１は、接続導体としての第１の半導体部１１Ａおよび第２の半導体部１１Ｂと、第１の半導体部１１Ａと第２の半導体部１１Ｂとの間に設けられる半導体間絶縁部１２と、を備える。実装基板１の外周において、半導体部１１の一部を露出させる。これにより、接続導体である半導体部１１の面積を大きくでき、実装基板１の内部の導通抵抗が小さくなる。【選択図】  図２
2014056994.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を実装するための第１の主面と、前記第１の主面に対向する第２の主面と、前記第１の主面に交差する側面と、を有する実装基板であって、
前記第１の主面と前記第２の主面との間に設けられる、第１の半導体部および第２の半導体部と、
前記第１の半導体部と前記第２の半導体部とを電気的に絶縁するため、前記第１の半導体部と前記第２の半導体部との間に設けられる半導体間絶縁部と、
前記第１の半導体部および前記第２の半導体部の前記第１の主面側に設けられる実装電極と、
前記第１の半導体部および前記第２の半導体部の前記第２の主面側に設けられる端子電極と、
を備え、
前記側面により囲まれる実装基板の外周において、前記第１の半導体部および前記第２の半導体部の少なくとも一部が露出していることを特徴とする実装基板。
【請求項２】
前記側面により囲まれる実装基板の外周において、前記半導体間絶縁部、前記第１の半導体部および前記第２の半導体部が露出されており、前記第１の半導体部および前記第２の半導体部の露出する割合が前記半導体間絶縁部の露出する割合より大きいことを特徴とする、請求項１に記載された実装基板。
【請求項３】
発光素子を実装するための第１の主面と、前記第１の主面に対向する第２の主面と、前記第１の主面に交差し、互いに対向する第１の側面および第２の側面と、前記第１の主面および前記第１の側面に交差し、互いに対向する第３の側面および第４の側面と、を有する実装基板であって、
前記第１の主面と前記第２の主面との間を電気的に導通させるためにそれぞれ設けられる、第１の半導体部および第２の半導体部と、
前記第１の半導体部と前記第２の半導体部とを電気的に絶縁するため、前記第１の半導体部と前記第２の半導体部との間に設けられる半導体間絶縁部と、
前記発光素子を電気的に接続するため、前記第１の半導体部および前記第２の半導体部の前記第１の主面側に設けられる複数の実装電極と、
前記第１の半導体部および前記第２の半導体部から電気的な引き出しを行なうため、前記第１の半導体部および前記第２の半導体部の前記第２の主面側に設けられる複数の端子電極と、
を備え、
前記第１の側面、前記第２の側面、前記第３の側面および前記第４の側面により囲まれる実装基板の外周において、前記半導体間絶縁部、前記第１の半導体部および前記第２の半導体部が露出されており、前記第１の半導体部および前記第２の半導体部の露出する割合が前記半導体間絶縁部の露出する割合より大きいことを特徴とする実装基板。
【請求項４】
前記実装基板の外周に露出される前記半導体間絶縁部、前記第１の半導体部および前記第２の半導体部のうち、
前記第１の側面には、前記第１の半導体部が露出され、
前記第２の側面には、前記第２の半導体部が露出され、
前記第３の側面および前記第４の側面には、前記半導体間絶縁部、前記第１の半導体部および前記第２の半導体部が露出されることを特徴とする請求項３に記載された実装基板。
【請求項５】
前記半導体間絶縁部は、前記第３の側面および前記第４の側面に露出されており、
前記第３の側面および前記第４の側面のそれぞれには、前記半導体間絶縁部と交差するように、絶縁体からなる側面絶縁部が設けられることを特徴とする請求項３または４に記載された実装基板。
【請求項６】
前記第１の半導体部および前記第２の半導体部の材質は、抵抗率が１Ω・ｃｍ以下の低抵抗シリコンであることを特徴とする請求項３ないし５のいずれか１項に記載された実装基板。
【請求項７】
請求項１ないし６のいずれか１項に記載された実装基板を用いた発光装置であって、
前記実装基板には、発光素子が実装されており、
前記実装基板は、前記発光素子を電気的に保護するための静電気放電保護素子をさらに有し、
前記発光素子と前記静電気放電保護素子は、複数の前記実装電極により電気的に並列接続されることを特徴とする発光装置。
【請求項８】
前記発光素子は、アノードとカソードを備えるＬＥＤ素子であり、
前記静電気放電保護素子は、アノードとカソードとを備えるツェナーダイオードであり、
前記ＬＥＤ素子のカソードは、前記ツェナーダイオードのアノードと接続され、
前記ＬＥＤ素子のアノードは、前記ツェナーダイオードのカソードと接続されることを特徴とする請求項７に記載された発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を実装するための実装基板と、その実装基板に発光素子を実装した発光装置に関する。
【背景技術】
【０００２】
近年、消費電力が少なく寿命の長い発光素子が開発され、その発光素子の実装された発光装置が光源として使用されている。また、消費電力をより少なくするために、発光装置の発光効率（供給電力に対する光出力の比率）の向上が求められている。
【０００３】
このような発光装置として、たとえば特許文献１（特開２００５−３５４０６０号公報）には、図７に示されたような発光装置１０２が記載されている。この発光装置１０２は、発光素子１５０と、発光素子１５０が実装される実装基板１０１と、を備えている。実装基板１０１は、発光素子１５０を過電流から保護するための静電気放電保護素子１１６を備えるとともに、発光素子１５０へ電力を供給する際の接続導体となる第１の半導体部１１１Ａおよび第２の半導体部１１１Ｂと、第１の半導体部１１１Ａと第２の半導体部１１１Ｂとを電気的に絶縁するための絶縁部１１２と、により構成されている。絶縁部１１２は、図８に示すとおり、第１の半導体部１１１Ａと第２の半導体部１１１Ｂとの間だけでなく、実装基板１０１の外周の全てに形成されている。以下、第１の半導体部１１１Ａと第２の半導体部１１１Ｂとを総称して呼ぶときは、半導体部１１１と呼ぶ。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３５４０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発光装置１０２の発光効率に影響を与えるものとして、実装基板１０１の内部の導通抵抗が挙げられる。特に、半導体部１１１を接続導体とする実装基板１０１では、導通方向に直交する面の半導体部１１１の面積が小さいと、導通抵抗が大きくなり、発光装置１０２の発光効率が低下する。したがって、特許文献１に記載されたように、絶縁部１１２が実装基板１０１の外周の全てに形成された場合は、実装基板１０１の面積が一定とすると、実装基板１０１における半導体部１１１の面積がそのぶん小さくなり、半導体部１１１の導通抵抗が大きくなって、発光装置１０２の発光効率が低下してしまう。
【０００６】
本発明の目的は、前述した課題を解決し得る実装基板および発光装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る実装基板は、発光素子を実装するための第１の主面と、第１の主面に対向する第２の主面と、第１の主面に交差する側面と、を有するものであって、第１の主面と第２の主面との間に設けられる、第１の半導体部および第２の半導体部と、第１の半導体部と第２の半導体部とを電気的に絶縁するため、第１の半導体部と第２の半導体部との間に設けられる半導体間絶縁部と、第１の半導体部および第２の半導体部の第１の主面側に設けられる実装電極と、第１の半導体部および第２の半導体部の第２の主面側に設けられる端子電極と、を備え、側面により囲まれる実装基板の外周において、第１の半導体部および第２の半導体部の少なくとも一部が露出している。
【０００８】
好ましくは、側面により囲まれる実装基板の外周において、半導体間絶縁部、第１の半導体部および第２の半導体部が露出されており、第１の半導体部および第２の半導体部の露出する割合が半導体間絶縁部の露出する割合より大きい。
【０００９】
また、本発明に係る実装基板は、発光素子を実装するための第１の主面と、第１の主面に対向する第２の主面と、第１の主面に交差し、互いに対向する第１の側面および第２の側面と、第１の主面および第１の側面に交差し、互いに対向する第３の側面および第４の側面と、を有するものであって、第１の主面と第２の主面との間を電気的に導通させるためにそれぞれ設けられる、第１の半導体部および第２の半導体部と、第１の半導体部と第２の半導体部とを電気的に絶縁するため、第１の半導体部と第２の半導体部との間に設けられる半導体間絶縁部と、発光素子を電気的に接続するため、第１の半導体部および第２の半導体部の第１の主面側に設けられる複数の実装電極と、第１の半導体部および第２の半導体部から電気的な引き出しを行なうため、第１の半導体部および第２の半導体部の第２の主面側に設けられる複数の端子電極と、を備え、第１の側面、第２の側面、第３の側面および第４の側面により囲まれる実装基板の外周において、半導体間絶縁部、第１の半導体部および第２の半導体部が露出されており、第１の半導体部および記第２の半導体部の露出する割合が記半導体間絶縁部の露出する割合より大きい。
【００１０】
好ましくは、実装基板の外周に露出される半導体間絶縁部、第１の半導体部および第２の半導体部のうち、第１の側面には、第１の半導体部が露出され、第２の側面には、第２の半導体部が露出され、第３の側面および第４の側面には、半導体間絶縁部、第１の半導体部および第２の半導体部が露出される。
【００１１】
また、半導体間絶縁部は、第３の側面および第４の側面に露出されており、第３の側面および第４の側面のそれぞれには、半導体間絶縁部と交差するように、絶縁体からなる側面絶縁部が設けられるのが好ましい。
【００１２】
また、第１の半導体部および第２の半導体部の材質は、抵抗率が１Ω・ｃｍ以下の低抵抗シリコンであるのが好ましい。
【００１３】
本発明に係る発光装置は、前述した実装基板を用いたものであって、実装基板には、発光素子が実装されており、実装基板は、発光素子を電気的に保護するための静電気放電保護素子をさらに有し、発光素子と静電気放電保護素子は、複数の実装電極により電気的に並列接続される。
【００１４】
好ましくは、発光素子は、アノードとカソードを備えるＬＥＤ素子であり、静電気放電保護素子は、アノードとカソードとを備えるツェナーダイオードであり、ＬＥＤ素子のカソードは、ツェナーダイオードのアノードと接続され、ＬＥＤ素子のアノードは、ツェナーダイオードのカソードと接続される。
【発明の効果】
【００１５】
本発明に係る実装基板は、実装基板の外周において、第１の半導体部および第２の半導体部の少なくとも一部が露出しているので、接続導体である第１の半導体部および第２の半導体部の面積を大きくすることができる。このため、実装基板の内部の導通抵抗が小さくなり、発光装置の発光効率を向上させることができる。
【００１６】
また、本発明に係る発光装置は、発光素子を過電流から保護するため、実装基板に静電気放電保護素子が設けられる。そのため、接続導体としての第１の半導体部または第２の半導体部の面積が減少したとしても、実装基板の外周において第１の半導体部および第２の半導体部の面積を大きくかせぐことができるので、実装基板の内部の導通抵抗を小さくし、発光装置の発光効率を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る発光装置２の等価回路図である。
【図２】本発明の第１実施形態に係る発光装置２を正面から見たときの断面図である。
【図３】図２に示した発光装置２で用いられる実装基板１を平面方向から見たときの断面図である。
【図４】図２に示した発光装置２が回路基板３へ取り付けられる様子を示した図である。
【図５】本発明の第２実施形態に係る発光装置６２を正面から見たときの断面図である。
【図６】本発明の第２実施形態に係る発光装置６２で用いられる実装基板６１を平面方向から見たときの断面図である。
【図７】特許文献１に係る発光装置１０２を正面から見たときの断面図である。
【図８】図７に示した発光装置１０２で用いられる実装基板１０１の平面図である。
【発明を実施するための形態】
【００１８】
［第１実施形態］
図１、図２および図４に示すとおり、第１実施形態に係る発光装置２は、発光素子５０と、発光素子５０が実装される実装基板１と、を備える。実装基板１は、インターポーザとしての役割があり、発光素子５０を静電気などから保護するための静電気放電保護素子１６などを有する。静電気放電保護素子１６は、発光素子５０に並列接続される。
【００１９】
発光素子５０としては、たとえばＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子が用いられ、静電気放電保護素子１６としては、たとえばツェナーダイオードが用いられる。そして、ＬＥＤ素子のカソードがツェナーダイオードのアノードに接続され、ＬＥＤ素子のアノードがツェナーダイオードのカソードに接続されている。これにより、電気回路に対して静電気などによる過電流が流れても、過電流がツェナーダイオードでバイパスされることになり、ＬＥＤ素子が保護される。
【００２０】
図４に示すとおり、発光装置２は、矢印Ｐ方向に回路基板３へ取り付けられる。回路基板３は図示しない筺体により囲まれ、外部からの埃などの侵入が防止される。発光装置２は、筺体内に配置された電力供給源（図示省略）により電力を供給されることにより発光する。
【００２１】
発光装置２の発光効率（供給電力に対する光出力の比率）を高めるためには、実装基板１の内部の導通抵抗を小さくすることが有効である。第１実施形態は、この導通抵抗を小さくするための実装基板１の構造に特徴がある。
【００２２】
図２および図３（Ａ）〜図３（Ｄ）を参照して、実装基板１の構造を説明する。なお、図３（Ａ）は、図２で示した実装基板１を平面方向から見たときのＺ０−Ｚ０断面図であり、図３（Ｂ）はＺ１−Ｚ１断面図であり、図３（Ｃ）はＺ２−Ｚ２断面図であり、図３（Ｄ）はＺ３−Ｚ３断面図である。
【００２３】
実装基板１は、第１の半導体部１１Ａおよび第２の半導体部１１Ｂと、半導体間絶縁部１２と、静電気放電保護素子１６と、複数の実装電極１８Ａ、１８Ｂと、複数の端子電極１７Ａ、１７Ｂと、絶縁膜１９と、を備える。
【００２４】
実装基板１は、発光素子を実装するための第１の主面２１と、第１の主面２１に対向する第２の主面２２と、第１の主面２１に交差し、互いに対向する第１の側面３１および第２の側面３２と、第１の主面２１および第１の側面３１に交差し、互いに対向する第３の側面３３および第４の側面３４と、を有する。実装基板１を平面方向から見たとき、実装基板１の形状は長方形をしており、第１の側面３１および第２の側面３２が長方形の短辺に相当し、第３の側面３３および第４の側面３４が長方形の長辺に相当する。
【００２５】
はじめに、実装基板１の基本構成である、第１の半導体部１１Ａおよび第２の半導体部１１Ｂと、半導体間絶縁部１２と、複数の実装電極１８Ａ、１８Ｂと、複数の端子電極１７Ａ、１７Ｂと、について説明する。
【００２６】
第１の半導体部１１Ａおよび第２の半導体部１１Ｂは、第１の主面２１と第２の主面２２との間をそれぞれ電気的に導通させるための接続導体である。第１の半導体部１１Ａは第１の側面３１側に設けられ、第２の半導体部１１Ｂは第２の側面３２側に設けられる。第１の半導体部１１Ａおよび第２の半導体部１１Ｂの材質は、抵抗率が１Ω・ｃｍ以下の低抵抗シリコンである。ここで、導体の導通抵抗は、導通方向に直交する面の面積が大きいほど小さくなるので、実装基板１を平面方向から見たときの第１の半導体部１１Ａおよび第２の半導体部１１Ｂの面積は大きいことが望ましい。以下、第１の半導体部１１Ａと第２の半導体部１１Ｂとを総称して呼ぶときは、半導体部１１と呼ぶ。
【００２７】
半導体間絶縁部１２は、第１の半導体部１１Ａと第２の半導体部１１Ｂとを電気的に絶縁するため、第１の半導体部１１Ａと第２の半導体部１１Ｂとの間に設けられる。半導体間絶縁部１２の材質は、ガラス、ポリシリコン、樹脂などの絶縁体である。半導体間絶縁部１２の設けられる方向は、第１の側面３１または第２の側面３２に対して平行である。
【００２８】
図３（Ｄ）に示すように、第１の側面３１、第２の側面３２、第３の側面３３および第４の側面３４により囲まれる実装基板１の外周においては、半導体部１１が大きな割合を占めており、半導体間絶縁部１２の占める割合は僅かである。
【００２９】
具体的には、第３の側面３３および第４の側面３４には、半導体間絶縁部１２、第１の半導体部１１Ａおよび第２の半導体部１１Ｂが露出している。ただし、実装基板１の外周方向における長さを比較すると、第３の側面３３および第４の側面３４に露出している半導体部１１の長さは、たとえば合計で８ｍｍであるのに対し、半導体間絶縁部１２の長さは、たとえば合計で０．４ｍｍである。また、第１の側面３１には、第１の半導体部１１Ａが露出しており、第２の側面３２には、第２の半導体部１１Ｂが露出している。第１の側面３１に露出される第１の半導体部１１Ａの長さ、および、第２の側面３２に露出される第２の半導体部１１Ｂの長さは、たとえば合計で４ｍｍであるのに対し、半導体間絶縁部１２は第１の側面３１および第２の側面３２に露出していない。
【００３０】
したがって、実装基板１の外周においては、第１の半導体部１１Ａおよび第２の半導体部１１Ｂの露出する割合が、半導体間絶縁部１２の露出する割合よりも大きくなっている。すなわち、外周において半導体部１１の露出する割合が大きいので、実装基板１の面積が一定とした場合、実装基板１を平面方向から見たときの半導体部１１の面積がそのぶん大きくなる。
【００３１】
複数の実装電極１８Ａ、１８Ｂは、実装基板１と発光素子５０とを電気的に接続するため、第１の半導体部１１Ａおよび第２の半導体部１１Ｂの第１の主面２１側にそれぞれ設けられる。複数の端子電極１７Ａ、１７Ｂは、第１の半導体部１１Ａおよび第２の半導体部１１Ｂから電気的な引き出しを行なうため、第１の半導体部１１Ａおよび第２の半導体部１１Ｂの第２の主面２２側にそれぞれ設けられる。これにより、実装電極１８Ａと端子電極１７Ａは、第１の半導体部１１Ａを介して電気的に接続され、実装電極１８Ｂと端子電極１７Ｂは、第２の半導体部１１Ｂを介して電気的に接続される。
【００３２】
また、実装基板１は、低抵抗シリコンからなる親基板をもとに形成される。まず、親基板の表面に対してダイシング、ウェットエッチング、サンドブラストなどで溝が形成され、その溝に絶縁体が充填される。次に、親基板の裏面を削った後、親基板の表裏面にスパッタなどで実装電極１８Ａ、１８Ｂおよび端子電極１７Ａ、１７Ｂが形成される。その後、親基板がダイシングなどにより複数にカットされる。カットされてできた子基板が実装基板１となり、子基板のうちの低抵抗シリコンの領域が半導体部１１となり、絶縁体の領域が半導体間絶縁部１２となる。低抵抗シリコンを接続導体とすることにより、別途、ビア導体を設けるなどの加工が不要となり、製造コストを低くすることができる。
【００３３】
第１実施形態に係る実装基板１は、実装基板１の外周において、第１の半導体部１１Ａおよび第２の半導体部１１Ｂの露出する割合が、半導体間絶縁部１２の露出する割合よりも大きい。このような構造とすることにより、接続導体である半導体部１１の面積を大きくでき、実装基板１の内部の導通抵抗が小さくなる。その結果、発光装置２の発光効率が向上する。
【００３４】
また、第３の側面３３および第４の側面３４には、半導体間絶縁部１２、第１の半導体部１１Ａおよび第２の半導体部１１Ｂが露出されるが、第１の側面３１には第１の半導体部１１Ａしか露出されておらず、第２の側面３２には第２の半導体部１１Ｂしか露出されていない。そのため、実装基板１の外周において、半導体部１１の露出する割合を確実に大きくすることができる。これにより、接続導体である半導体部１１の面積をさらに大きくでき、実装基板１の内部の導通抵抗がさらに小さくなる。その結果、発光装置２の発光効率がさらに向上する。
【００３５】
一般的には特許文献１に記載されたように、実装基板１０１の外周を囲むように絶縁部１１２を形成するのが通常である。しかし、発光装置２が回路基板３へ取り付けられた後、最終的に筺体に囲まれるのであれば、実装基板１０１の外周の絶縁部１１２は、外周全てに設けるまでの意味をなさない。第１実施形態は、発光装置２の使用状況も考慮して導き出された形態であり、発光装置２の発光効率の向上が求められる近況において有益なものである。
【００３６】
なお、実装基板１の外周において、半導体部１１の少なくとも一部が露出していれば、接続導体である半導体部１１の面積を大きくすることができるため、実装基板１の内部の導通抵抗を小さくすることができる。したがって、本発明の効果は十分に得られる。
【００３７】
また、実装基板１における絶縁体の占める割合を減らすことにより、次に示すような副次的効果も期待できる。半導体と絶縁体とでは線膨張係数が異なるため、スパッタなどの温度変化を伴う製造過程において、実装基板１に反りが発生することもある。特許文献１に記載されたように、実装基板１０１の外周の全てに絶縁体が形成された場合は、半導体と絶縁体の接触面積が増え、また、実装基板１０１における絶縁体の体積が大きくなり、実装基板１０１の反りが大きくなる。第１実施形態では、特許文献１に記載された構造に比べて半導体と絶縁体の接触面積が小さくなり、また、絶縁体の体積も小さくなるので、温度変化を伴う製造過程においても実装基板１の反りが抑制される。
【００３８】
引き続き、実装基板１の他の構成である静電気放電保護素子１６および絶縁膜１９について説明するとともに、静電気放電保護素子１６と第１の半導体部１１Ａおよび第２の半導体部１１Ｂとの接続関係について説明する。
【００３９】
静電気放電保護素子１６は、第１の半導体部１１Ａの第１の主面２１側に設けられ、実装電極１８Ａ、１８Ｂにより発光素子５０に電気的に並列接続される。静電気放電保護素子１６は、図２および図３（Ｃ）に示すとおり、ｐ型拡散領域１３と、ｎ型拡散領域１４と、真性半導体領域１５と、を備える。
【００４０】
真性半導体領域１５は、不純物濃度の低い半導体領域である。この真性半導体領域１５の両側に、ｐ型拡散領域１３とｎ型拡散領域１４とがある。ｐ型拡散領域１３およびｎ型拡散領域１４は、真性半導体領域１５の表面近傍の部分にそれぞれの不純物がドープされることにより形成される。これにより、ｐ型拡散領域１３は不純物濃度の高いｐ型半導体となり、ｎ型拡散領域１４は不純物濃度の高いｎ型半導体となる。第１実施形態において、静電気放電保護素子１６は、ＰＩＮ接合されたツェナーダイオードである。ｐ型拡散領域１３がツェナーダイオードのアノードとなり、ｎ型拡散領域１４がツェナーダイオードのカソードとなる。
【００４１】
絶縁膜１９は、図２および図３（Ｂ）に示すとおり、実装基板１の第１の主面２１側において真性半導体領域１６を覆い、かつ、ｐ型拡散領域１３およびｎ型拡散領域１４を覆わないように形成される。絶縁膜１９の材質は、ガラスなどの絶縁体である。
【００４２】
実装電極１８Ａは、図２および図３（Ａ）に示すとおり、実装基板１の第１の主面２１側において、第１の半導体部１１Ａの一部と、絶縁膜１９の一部と、ｎ型拡散領域１４とを覆うように設けられる。これによって、静電気放電保護素子１６のｎ型拡散領域１４と、第１の半導体部１１Ａとが、実装電極１８Ａにより電気的に接続される。
【００４３】
実装電極１８Ｂは、実装基板１の第１の主面２１側において、第２の半導体部１１Ｂの一部と、絶縁膜１９の一部と、ｐ型拡散領域１３とを覆うように設けられる。これによって、静電気放電保護素子１６のｐ型拡散領域１３と、第２の半導体部１１Ｂとが、実装電極１８Ｂにより電気的に接続される。
【００４４】
さらに、図２、図３（Ａ）および図４を参照して、実装基板１に発光素子５０が実装された発光装置２について説明するとともに、発光素子５０と静電気放電保護素子１６との接続関係について説明する。
【００４５】
発光素子５０は、具体的にはＬＥＤ素子であり、たとえば、次に示すような構成からなる。ＬＥＤ素子は、半導体化合物５１と、サファイア基板５２と、複数の素子電極５３Ａ、５３Ｂと、を備える。
【００４６】
半導体化合物５１は、ＩｎＧａＮ活性層からなる発光層（図示省略）と、ｐ型半導体層（図示省略）と、ｎ型半導体層（図示省略）と、を有する。半導体化合物５１の発光層の一方の面には、サファイア基板５２が当接して設けられる。ｐ型半導体層とｎ型半導体層は、発光層の他方の面にそれぞれ並んで設けられる。
【００４７】
複数の素子電極５３Ａ、５３Ｂのうちの一方の素子電極５３Ａは、ｎ型半導体層に当接して設けられ、ＬＥＤ素子のアノード側となる。他方の素子電極５３Ｂは、ｐ型半導体層に当接して設けられ、ＬＥＤ素子のカソード側となる。素子電極５３Ａ、５３Ｂは、たとえば、金膜とニッケル膜とチタン膜と銅膜とが順に積層されることにより形成される。ただし、上記ＬＥＤ素子の構成は単なる例示であり、この構成に限定されるものではない。
【００４８】
素子電極５３Ａは、導電性バンプ５４Ａを介して実装基板１の実装電極１８Ａに接続され、素子電極５３Ｂは、導電性バンプ５４Ｂを介して実装基板１の実装電極１８Ｂに接続される。これにより、ＬＥＤ素子のアノードは、静電気放電保護素子１６であるツェナーダイオードのカソードに接続され、ＬＥＤ素子のカソードは、静電気放電保護素子１６であるツェナーダイオードのアノードに接続される。その結果、電気回路に対して静電気などによる過電流が流れても、過電流がツェナーダイオードでバイパスされ、ＬＥＤ素子が保護される。
【００４９】
第１実施形態に係る発光装置２は、発光素子５０を過電流から保護するため、実装基板１に静電気放電保護素子１６が設けられる。そのため、接続導体としての第１の半導体部１１Ａの面積が減少する。しかし、実装基板１の外周において半導体部１１の面積を大きくかせぐことができるので、実装基板１の内部の導通抵抗を小さくし、発光装置２の発光効率を向上できる。
【００５０】
［第２実施形態］
図５および図６（Ａ）〜図６（Ｄ）を参照して、実装基板６１の構造を説明する。なお、図６（Ａ）は、図５で示した実装基板６１を平面方向から見たときのＺ０−Ｚ０断面図であり、図６（Ｂ）はＺ１−Ｚ１断面図であり、図６（Ｃ）はＺ２−Ｚ２断面図であり、図６（Ｄ）はＺ３−Ｚ３断面図である。
【００５１】
第２実施形態に係る実装基板６１および発光装置６２は、第３の側面３３および第４の側面３４における構造に特徴がある。その他の構造は、第１実施形態と共通するので、図中に同じ符号を付して説明を省略する。
【００５２】
実装基板６１は、第３の側面３３および第４の側面３４において半導体間絶縁部１２と交差するように側面絶縁部６９が設けられる。具体的には、側面絶縁部６９は、第３の側面３３および第４の側面３４に沿って半導体間絶縁部１２の両側にそれぞれ形成される。実装基板１の外周方向において、側面絶縁部６９の長さは、たとえば片側で０．５ｍｍである。側面絶縁部６９の材質は、半導体間絶縁部１２の材質と同じ絶縁体である。側面絶縁部６９は、半導体絶縁部１２と同様の製造過程により形成される。
【００５３】
第２実施形態に係る実装基板６１および発光装置６２は、第１実施形態で示した効果に加え、以下に示すような効果を有する。
【００５４】
実装基板６１の製造過程で、親基板をたとえばダイシングした後に、実装基板６１の第３の側面３３または第４の側面３４において、切り屑や異物が、第１の半導体部１１Ａと第２の半導体部１１Ｂとをつなぐように付着することがある。その状態のまま発光装置２を使用すると、第１の半導体部１１Ａと第２の半導体部１１Ｂとの間にリーク電流が発生してしまう。しかし、第２実施形態のように、側面絶縁部６９を設けることにより、第３の側面３３および第４の側面３４において、第１の半導体部１１Ａと第２の半導体部１１Ｂとの距離が長くなる。これにより、切り屑や異物が、第１の半導体部１１Ａと第２の半導体部１１Ｂとをつなぐように付着する確率が低くなり、リーク電流の発生が抑制される。
【００５５】
前述したそれぞれの実施形態は、特許請求の範囲に記載された発明を限定するものでなく、技術的思想の同一性が認められる範囲で種々の変形が可能である。
【００５６】
たとえば、３つ以上の素子電極を有する多色用の発光素子では、その数に応じて半導体部１１を設け、半導体部１１同士の間に半導体間絶縁部１２を配置することにより、本発明を適用できる。
【００５７】
また、静電気放電保護素子１６において、ｐ型拡散領域１３とｎ型拡散領域１４とを隣接するように配置してもよい。その場合、静電気放電保護素子１６は、ＰＮ接合によるツェナーダイオードとなる。また、静電気放電保護素子１６において、真性半導体領域１５の極性を反転させるとともに、ｐ型拡散領域１３とｎ型拡散領域１４との極性を入れ替えてもよい。その場合は、ツェナーダイオードのアノードとカソードが入れ替わるため、ＬＥＤ素子におけるアノードとカソードを入れ替えるとよい。
【符号の説明】
【００５８】
１、６１：実装基板
２、６２：発光装置
３：回路基板
１１：半導体部
１１Ａ：第１の半導体部
１１Ｂ：第２の半導体部
１２：半導体間絶縁部
１３：ｐ型拡散領域
１４：ｎ型拡散領域
１５：真性半導体領域
１６：静電気放電保護素子（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ  ｐｒｏｔｅｃｔｉｏｎ  ｅｌｅｍｅｎｔ）
１７Ａ、１７Ｂ：端子電極
１８Ａ、１８Ｂ：実装電極
１９：絶縁膜
２１：第１の主面
２２：第２の主面
３１：第１の側面
３２：第２の側面
３３：第３の側面
３４：第４の側面
５０：発光素子
５１：半導体化合物
５２：サファイア基板
５３Ａ、５３Ｂ：素子電極
５４Ａ、５４Ｂ：導電性バンプ
６９：側面絶縁部
【図１】
2014056994.tif 000003
【図２】
2014056994.tif 000004
【図３】
2014056994.tif 000005
【図４】
2014056994.tif 000006
【図５】
2014056994.tif 000007
【図６】
2014056994.tif 000008
【図７】
2014056994.tif 000009
【図８】
2014056994.tif 000010