(57)【要約】【課題】暗号用差動論理回路の回路構造と制御方法を改良し、論理遷移時の消費電力平坦化を実現するための差動論理回路を提供すること。【解決手段】２つインバータ回路の入出力を相互接続した回路にて構成されたフリップフロップ回路、および、ＮＭＯＳトランジスタを入力回路とする差動論理回路において、電源電位と前記差動論理回路の間にトンジスタを配置し、かつ、ＧＮＤ電位と前記差動論理回路の間にトランジスタを配置し、論理回路の出力を所定の電位に設定し、論理回路内の節点電位を均一化するためにトランジスタを配置することにより、解決できる。【選択図】  図１
2014120942.tif 000002
【特許請求の範囲】
【請求項１】
２つインバータ回路の入出力を相互接続した回路にて構成されたフリップフロップ回路、および、ＮＭＯＳトランジスタを入力回路とする差動論理回路において、
電源電位と前記差動論理回路の間にトンジスタを配置し、かつ、ＧＮＤ電位と前記差動論理回路の間にトランジスタを配置し、論理回路の出力を所定の電位に設定し、
論理回路内の節点電位を均一化するためにトランジスタを配置した構成である、
ことを特徴とする差動論理回路。
【請求項２】
請求項1に記載の差動論理回路において、
論理遷移時に断熱動作する、
こと特徴とする差動論理回路。
【請求項３】
請求項１に記載の差動論理回路において、
論理遷移時に全節点での等価負荷容量を均一化する、
ことを特徴とする差動論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、観測攻撃から保護される暗号回路に関する。特に差分電力解析攻撃から暗号回路を保護するために適用される。
【背景技術】
【０００２】
暗号の主な目的は、暗号化および双対演算、すなわち、復号化という手段による情報の秘匿性である。暗号化および復号化は、１９９０年代に提案された暗号アルゴリズムＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｏｎ Ｓｔａｎｄａｒｄ）を実装する場合が多い。ＡＥＳを用いた暗号回路は非接触ＩＣカードなどに使用されており、論理回路により回路実現されている。
【０００３】
通信および情報処理のための手段のローミング能力が増すとともに、ＡＥＳアルゴリズムに対する新しい攻撃が考えられるようになっている。それは、暗号回路を構成する論理回路のエネルギー消費量の時間的挙動を観測することで、暗号情報が漏えいするＤＰＡ（Ｄｉｆｆｅｒｅｎｃｉａｌ Ｐｏｗｅｒ Ａｎａｌｙｓｉｓ）攻撃と呼ばれるサイドチャネル攻撃である。
【０００４】
サイドチャネル攻撃に対しては、情報漏えいの一要因である消費電力、すなわち、データが遷移するときの変動電流を一定にすることによる秘匿と、漏えいをランダムにし予測不能するマスキングを基にした差動論理回路が非特許文献１などで提案されている。
【非特許文献１】例えば、Ｋ．  Ｔｉｒｉ，  Ｍ．  Ａｋｍａｌ，  ａｎｄ，  Ｉ．  Ｖｅｒｂａｕｗｈｅｄｅ，  “Ａ  ｄｙｎａｍｉｃ  ａｎｄ  ｄｉｆｆｅｒｅｎｔｉａｌ  ＣＭＯＳ  ｌｏｇｉｃ  ｗｉｔｈ  ｓｉｇｎａｌ  ｉｎｄｅｐｅｎｄｅｎｔ  ｐｏｗｅｒ  ｃｏｎｓｕｍｐｔｉｏｎ  ｔｏ  ｗｉｔｈｓｔａｎｄ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｐｏｗｅｒ  ａｎａｌｙｓｉｓ  ｏｎ  ｓｍａｒｔ  ｃａｒｄｓ，”  Ｐｒｏｃ．  Ｅｕｒｏｐｅａｎ  Ｃｏｎｆ．  Ｓｏｌｉｄ−ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，  ｐｐ．４０３−４０６，  Ｓｅｐｔ．  ２００２．
【０００５】
しかしながら、非特許文献１などの従来の差動論理回路は、入力遷移時の電流変動が大きく、消費電力も多いことから、ＤＰＡ攻撃において電流を検知されやすく、暗号情報が漏洩しやすいという問題がある。
【０００６】
これらの問題を解決するために、断熱充電の方法を用いて緩やかに充電する回路構成を実現し、最大電流の低減を行った断熱的差動論理回路がある（たとえば、非特許文献２、３）。
【非特許文献２】Ｍ．  Ｋｈａｔｉｒ，  ａｎｄ  Ａ．  Ｍｏｒａｄｉ，  “Ｓｅｃｕｒｅ  ａｄｉａｂａｔｉｃ  ｌｏｇｉｃ：  Ａ  ｌｏｗ−ｅｎｅｒｇｙ  ＤＰＡ−ｒｅｓｉｓｔａｎｔ  ｌｏｇｉｃ  ｓｔｙｌｅ，”  Ｃｒｙｐｔｏｌｏｇｙ  ｅＰｒｉｎｔ  Ａｒｃｈｉｖｅ，  Ｒｅｐｏｒｔ  ２００８／１２３，  ２００８．
【非特許文献３】Ｄ．−Ｂ．  Ｃｈｏｉ．  Ｋ．Ｅ．  Ｋｉｍ，  Ｋ．−Ｓ．  Ｃｈｕｎｇ，  ａｎｄ  Ｄ．Ｋ．  Ｋｉｍ．  “Ｓｙｍｍｅｔｒｉｃ  ａｄｉａｂａｔｉｃ  ｌｏｇｉｃ  ｃｉｒｃｕｔｓ  ａｇａｉｎｓｔ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｐｏｗｅｒ  ａｎａｌｙｓｉｓ．”  ＥＴＲＩ  Ｊｏｕｒｎａｌ，  ｖｏｌ．  ３２，  ｎｏ．  １，  ｐｐ．１６６−１６８．  Ｆｅｂ．  ２０１０．
【発明の開示】
【発明が解決しようとする課題】
【０００７】
非特許文献２、３の断熱的差動論理回路は断熱充電により、最大ピーク電流を低減しているが、入力遷移時の電流変動が依然あるために、ＤＰＡ攻撃に弱いという欠点がある。
【０００８】
そこで、本発明は入力遷移時の電流変動を均一化するためのＭＯＳスイッチを節点に設け、かつ断熱的スイッチングを行うことにより、従来の断熱的差動論理回路よりも低消費電力、かつ、入力遷移時の電流変動を低減することにある。
【課題を解決するための手段】
【０００９】
図1は、本発明の実施の第一態様である。この回路は、従来の差動論理回路で使用されている、ＭＰ２およびＭＮ２からなるインバータとＭＰ３とＭＮ１からなるインバータで構成されるフリップフロップ回路と差動入力を制御するためのＮＭＯＳスイッチＭＮ５およびＭＮ６に電源を制御するためのＰＭＯＳスイッチＭＰ１、グランド信号を制御するためのＮＭＯＳスイッチＭＮ８、すべての節点の等価負荷容量を均一化するためのＮＭＯＳスイッチＭＮ７からなる。この回路において、低消費電力化はＥｖａｌ信号により、入力信号遷移時の電流変動の均一化は、Ｄｉｓｃｈ信号により達成できる。
【００１０】
回路の動作は図２に示される４つの段階に場合分けされる。
【００１１】
Ｃｈａｒｇｅ  ｓｈａｒｉｎｇ段階：Ｄｉｓｃｈ信号の周期は入力信号（Ｉｎｐｕｔ）の周期の１／２とし、この段階時に入力遷移が終了する。このとき、電源電圧信号（Ｖｐｃ）は、Ｌｏｗレベルの状態とし、また、トランジスタＭＮ５（もしくは、ＭＮ６）のゲートに印可する入力信号（Ｉｎ）は、ゆるやかに上昇する（もしくは下降）する状態とする。これら電圧変化であるとき、すべての節点の等価負荷容量は等しくなり、電流分布は一様となる。なお、この段階では、出力（Ｏｕｔｐｕｔ）は前の状態を保持している。
【００１２】
Ｅｖａｌｕａｔｉｏｎ段階：この段階では、Ｄｉｓｃｈ信号はすでにＬｏｗ状態であることからトランジスタＭＰ１はＯＮし、電源Ｖｐｃの信号がフリップフロップ回路に印可される。したがって、出力は、Ｖｐｃに追従して緩やかに上昇する。
【００１３】
Ｈｏｌｄ段階：この段階の間、Ｅｖａｌ信号は緩やかに現状しているために、トランジスタＭＮ８によって差動論理回路がグランド信号より切り離されて、出力は前のＥｖａｌ状態を保持する。
【００１４】
Ｒｅｃｏｖｅｒｙ段階：この段階では、Ｄｉｓｃｈ信号は依然としてＬｏｗ状態であるので、電源Ｖｐｃが緩やかに減少していることに合わせて、出力も緩やかに減少する。
【００１５】
この回路は、Ｃｈａｒｇｅ  ｓｈａｒｉｎｇ段階によって、全節点の等価負荷容量を均一化し、Ｅｖａｌｕａｔｉｏｎ段階、Ｈｏｌｄ段階、および、Ｒｅｃｏｖｅｒｙ段階によって、断熱的スイッチングを実現し低消費電力化を達成している。
【００１６】
図４は、本発明の実施の第二態様である。この回路は、第一様態と同様にＭＰ２およびＭＮ２からなるインバータとＭＰ３とＭＮ１からなるインバータで構成されるフリップフロップ回路と差動入力を制御するためのＮＭＯＳスイッチＭＮ５およびＭＮ６に電源を制御するためのＰＭＯＳスイッチＭＰ１、グランド信号を制御するためのＮＭＯＳスイッチＭＮ８、すべての節点の等価負荷容量を均一化するためのＮＭＯＳスイッチＭＮ７からなる。さらに、Ｃｘ信号を制御するためのトランジスタＭＮ３およびＭＮ４を付加することにより、全節点の等価負荷容量をさらに平均化することができる。第二態様の回路の入力波形は図４とすることで図４の出力波形Ｏｕｔｐｕｔを得ることができる。
【００１７】
図５は、従来の暗号用断熱的差動論理回路群（２Ｎ−２Ｎ２Ｐ、ＥＣＲＬ、ＳＡＬ、および、ＳｙＡＬ）と本発明の回路（ＣＳＳＡＬ）のＲＣ等価回路である。この図は、トランジスタが遷移しているときの節点の等価付加容量の分布状態を示した図であり、すべての節点において、付加容量が均一であれば電流分布も一様となり、電流変動が少ないことを意味している。図より、本発明の回路は、すべての節点において、ＲＣ回路が一様分布していることが分かる。
【００１８】
図６は、従来の暗号用断熱的差動論理回路群と本発明の回路の電流変動の回路シミュレーションの様子を示したものである。シミュレーションに使用したプロセスは０．１８μｍ標準ＣＭＯＳプロセスである。図より、本発明の回路は、電流のピーク値が従来回路よりも低く、また、電流の変動も少ないことが分かる。
【発明の効果】
【００１９】
本発明は、従来の断熱的セキュア差動論理回路よりも、演算時の消費電力を遷移によらず一定にすることができる。
【発明を実施するための最良の形態】
【００２０】
本発明は、図１に示される回路を断熱的充放電することで、低消費電力化を達成し、かつ、回路内のノード負荷容量を均一化することにより、遷移時の消費電力変化を均一にすることにより達成できる。
【産業上の利用可能性】
【００２１】
本発明は暗号用断熱的差動論理回路そのものであって、他の用途はないと考える。
【図面の簡単な説明】
【００２２】
【図１】本発明の第一態様である。
【図２】本発明の第一態様の入出力波形の一例である。
【図３】本発明の第二態様である。
【図４】本発明の第二態様の入出力波形の一例である。
【図５】従来の差動論理回路と本発明の差動論理回路のＲＣ等価回路である。
【図６】従来の差動論理回路と本発明の差動論理回路の入力遷移時における電源電流の変化の様子である。
【図１】
2014120942.tif 000003
【図２】
2014120942.tif 000004
【図３】
2014120942.tif 000005
【図４】
2014120942.tif 000006
【図５】
2014120942.tif 000007
【図６】
2014120942.tif 000008