(57)【要約】【課題】電流モード制御型のスイッチングレギュレータにおいて、動作温度が変化しても従来技術に比較して安定してスロープ補償を行う。【解決手段】スイッチング電流検出回路３は、スイッチング電流Ｉｓｗ１を検出し、当該検出したスイッチング電流Ｉｓｗ１に対応するスイッチング電流検出電圧Ｖｓｅｎｓｅを生成する。加算回路４は、スイッチング電流検出電圧Ｖｓｅｎｓｅに、スロープ電流Ｉｓｌｏｐｅに対応する電圧Ｉｓｌｏｐｅ×Ｒ３を加算して、スロープ電圧Ｖｓを生成する。スロープ電流生成回路９は、スロープ電圧Ｖｓにおけるスイッチング電流検出電圧Ｖｓｅｎｓｅの割合が実質的に一定になるように、スロープ電流Ｉｓｌｏｐｅを生成する。【選択図】図１
2014050307.tif 000002
【特許請求の範囲】
【請求項１】
入力端子を介して入力された入力電圧を、上記入力端子に接続されたスイッチング素子をオンオフ制御することにより所定の出力電圧に変換して出力し、上記スイッチング素子に流れるスイッチング電流のスロープを所定のスロープ電流を用いて補償して補償後のスイッチング電流に対応するスロープ電圧を生成し、上記出力電圧と所定の第１の基準電圧との間の誤差電圧と、上記スロープ電圧との比較結果に基づいて上記スイッチング素子を制御するスイッチングレギュレータに用いるスロープ補償回路において、
温度変化に応じて変化するオン抵抗を有する上記スイッチング素子に流れるスイッチング電流に比例する検出電流を生成し、当該検出電流を上記温度変化に応じて変化するスイッチング電流検出電圧に変換して出力するスイッチング電流検出回路と、
上記スイッチング電流検出電圧と上記スロープ電流とに基づいて上記スロープ電圧を生成する加算回路と、
上記スロープ電圧における上記スイッチング電流検出電圧の割合が実質的に一定になるように、上記スロープ電流を生成するスロープ電流生成回路とを備えたことを特徴とするスロープ補償回路。
【請求項２】
上記加算回路は、上記スイッチング電流検出電圧に、上記スロープ電流に対応する電圧を加算することにより、上記スロープ電圧を生成することを特徴とする請求項１記載のスロープ補償回路。
【請求項３】
上記加算回路は、上記スイッチング電流検出電圧に対応するスイッチング電流検出電流に、上記スロープ電流を加算することにより、上記スロープ電圧を生成することを特徴とする請求項１記載のスロープ補償回路。
【請求項４】
上記スイッチング電流検出回路は、
上記スイッチング素子に並列に接続された別のスイッチング素子と、
上記別のスイッチング素子に直列に接続された２つの抵抗とを備え、
上記２つの抵抗の間の接続点の電圧を上記スイッチング電流検出電圧として出力することを特徴とする請求項１乃至３のうちのいずれか１つに記載のスロープ補償回路。
【請求項５】
上記スロープ電流生成回路は、
温度に実質的に依存しない所定の第２の基準電圧を基準電流に変換する電圧電流変換回路と、
上記基準電流を用いてコンデンサを充電することによりノコギリ波電圧を生成し、当該ノコギリ波電圧を上記スロープ電流に変換するノコギリ波生成回路とを備えたことを特徴とする請求項１乃至４のうちのいずれか１つに記載のスロープ補償回路。
【請求項６】
上記電圧電流変換回路は、上記スイッチング素子のオン抵抗の温度特性と逆の温度特性を有する基準電流生成用抵抗を備えたことを特徴とする請求項５記載のスロープ補償回路。
【請求項７】
上記スイッチング素子のオン抵抗は正の温度特性を有し、
上記電圧電流変換回路は、上記基準電流生成用抵抗に直列に接続されたダイオード素子をさらに備えたことを特徴とする請求項６記載のスロープ補償回路。
【請求項８】
上記スイッチング素子はＰチャネル型ＭＯＳ電界効果トランジスタであることを特徴とする請求項１乃至７のうちのいずれか１つに記載のスロープ補償回路。
【請求項９】
上記スイッチング素子はＮチャネル型ＭＯＳ電界効果トランジスタであることを特徴とする請求項１乃至７のうちのいずれか１つに記載のスロープ補償回路。
【請求項１０】
請求項１乃至９のうちのいずれか１つに記載のスロープ補償回路を備えたことを特徴とするスイッチングレギュレータ。
【請求項１１】
入力端子を介して入力された入力電圧を、上記入力端子に接続されたスイッチング素子をオンオフ制御することにより所定の出力電圧に変換して出力し、上記スイッチング素子に流れるスイッチング電流のスロープを所定のスロープ電流を用いて補償して補償後のスイッチング電流に対応するスロープ電圧を生成し、上記出力電圧と所定の第１の基準電圧との間の誤差電圧と、上記スロープ電圧との比較結果に基づいて上記スイッチング素子を制御するスイッチングレギュレータに用いるスロープ補償回路によって実行されるスロープ補償方法において、
温度変化に応じて変化するオン抵抗を有する上記スイッチング素子に流れるスイッチング電流に比例する検出電流を生成し、当該検出電流を上記温度変化に応じて変化するスイッチング電流検出電圧に変換して出力するスイッチング電流検出ステップと、
上記スイッチング電流検出電圧と上記スロープ電流とに基づいて上記スロープ電圧を生成する加算ステップと、
上記スロープ電圧における上記スイッチング電流検出電圧の割合が実質的に一定になるように、上記スロープ電流を生成するスロープ電流生成ステップとを含むことを特徴とするスロープ補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御型のスイッチングレギュレータに用いるスロープ補償回路及び方法と、当該スロープ補償回路を備えたスイッチングレギュレータとに関する。
【背景技術】
【０００２】
従来、スイッチングレギュレータの制御方式は、一般に電圧モード制御方式であった。電圧モード制御型のスイッチングレギュレータでは、出力電圧と所定の基準電圧との間の電圧差に対応する帰還信号に基づいてスイッチング素子をパルス幅変調（以下、ＰＷＭ（Pulse Width Modulation）という。）制御することにより出力電圧を安定化していた。しかしながら、電圧モード制御型のスイッチングレギュレータでは、帰還信号を出力電圧のみに基づいて生成するため、出力電圧の変動に対する応答速度が遅く、出力電圧と基準電圧との間の電圧差を増幅する誤差増幅回路の位相補償回路が複雑になるなどの問題があった。
【０００３】
そこで、これらの欠点を克服するために、近年、出力電圧だけでなくスイッチング素子に流れる電流（以下、スイッチング電流という。）に対応する電圧も帰還させる電流モード制御型のスイッチングレギュレータが多く用いられるようになってきた。しかしながら、電流モード制御型のスイッチングレギュレータでは、ＰＷＭ制御におけるオンデューティサイクルが５０％を超えるとサブハーモニック発振が引き起こされ、制御不能になることが知られている。従って、通常は、インダクタ電流に対応する信号に対してスロープ補償を行ってサブハーモニック発振を防止する（特許文献１乃至６参照。）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電流モード制御型のスイッチングレギュレータにおいて、スイッチング素子のオン抵抗は温度変化するため、スイッチング素子のドレイン電圧は温度変化する。しかしながら、従来技術に係るスロープ補償回路は、例えばスイッチング素子のドレイン電圧に基づいてスイッチング電流を検出してスロープ補償を行うとき、スイッチング素子のオン抵抗の温度変化を考慮していなかったため、動作温度の変化に対して安定してスロープ補償を行えなかった。
【０００５】
本発明の目的は以上の問題点を解決し、動作温度が変化しても従来技術に比較して安定してスロープ補償を行えるスロープ補償回路及び方法と、当該スロープ補償回路を備えたスイッチングレギュレータとを提供することにある。
【課題を解決するための手段】
【０００６】
第１の発明に係るスロープ補償回路は、
入力端子を介して入力された入力電圧を、上記入力端子に接続されたスイッチング素子をオンオフ制御することにより所定の出力電圧に変換して出力し、上記スイッチング素子に流れるスイッチング電流のスロープを所定のスロープ電流を用いて補償して補償後のスイッチング電流に対応するスロープ電圧を生成し、上記出力電圧と所定の第１の基準電圧との間の誤差電圧と、上記スロープ電圧との比較結果に基づいて上記スイッチング素子を制御するスイッチングレギュレータに用いるスロープ補償回路において、
温度変化に応じて変化するオン抵抗を有する上記スイッチング素子に流れるスイッチング電流に比例する検出電流を生成し、当該検出電流を上記温度変化に応じて変化するスイッチング電流検出電圧に変換して出力するスイッチング電流検出回路と、
上記スイッチング電流検出電圧と上記スロープ電流とに基づいて上記スロープ電圧を生成する加算回路と、
上記スロープ電圧における上記スイッチング電流検出電圧の割合が実質的に一定になるように、上記スロープ電流を生成するスロープ電流生成回路とを備えたことを特徴とする。
【０００７】
第２の発明に係るスロープ補償方法は、
入力端子を介して入力された入力電圧を、上記入力端子に接続されたスイッチング素子をオンオフ制御することにより所定の出力電圧に変換して出力し、上記スイッチング素子に流れるスイッチング電流のスロープを所定のスロープ電流を用いて補償して補償後のスイッチング電流に対応するスロープ電圧を生成し、上記出力電圧と所定の第１の基準電圧との間の誤差電圧と、上記スロープ電圧との比較結果に基づいて上記スイッチング素子を制御するスイッチングレギュレータに用いるスロープ補償回路によって実行されるスロープ補償方法において、
温度変化に応じて変化するオン抵抗を有する上記スイッチング素子に流れるスイッチング電流に比例する検出電流を生成し、当該検出電流を上記温度変化に応じて変化するスイッチング電流検出電圧に変換して出力するスイッチング電流検出ステップと、
上記スイッチング電流検出電圧と上記スロープ電流とに基づいて上記スロープ電圧を生成する加算ステップと、
上記スロープ電圧における上記スイッチング電流検出電圧の割合が実質的に一定になるように、上記スロープ電流を生成するスロープ電流生成ステップとを含むことを特徴とする。
【発明の効果】
【０００８】
本発明に係るスロープ補償回路及び方法、並びにスイッチングレギュレータによれば、スロープ電圧におけるスイッチング電流検出電圧の割合が一定になるように、スロープ電流を生成するので、動作温度が変化しても従来技術に比較して安定してスロープ補償を行える。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係るスイッチングレギュレータの構成を示す回路図である。
【図２】高温時、常温時及び低温時に図１のｎＭＯＳトランジスタＮ２に流れる検出電流Ｉｓｗ２とスイッチング電流検出電圧Ｖｓｅｎｓｅとの間の各関係を示すグラフである。
【図３】高温時、常温時及び低温時における図１のスイッチング電流検出電圧Ｖｓｅｎｓｅの時間変化を示すグラフである。
【図４】高温時、常温時及び低温時における図１の電圧Ｉｓｌｏｐｅ×Ｒ３の時間変化を示すグラフである。
【図５】高温時、常温時及び低温時における図１のスロープ電圧Ｖｓの時間変化を示すグラフである。
【図６】本発明の第２の実施形態に係るスイッチングレギュレータの構成を示す回路図である。
【図７】本発明の第３の実施形態に係るスイッチングレギュレータの構成を示す回路図である。
【図８】高温時、常温時及び低温時に図７のｐＭＯＳトランジスタＰ９に流れるスイッチング電流検出電流Ｉｓｅｎｓｅの時間変化を示すグラフである。
【図９】高温時、常温時及び低温時に図７のスロープ補償回路７Ｂによって生成されるスロープ電流Ｉｓｌｏｐｅの時間変化を示すグラフである。
【図１０】高温時、常温時及び低温時における図７のスロープ電圧Ｖｓの時間変化を示すグラフである。
【図１１】本発明の第４の実施形態に係るスイッチングレギュレータの構成を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１１】
第１の実施形態．
図１は、本発明の第１の実施形態に係るスイッチングレギュレータの構成を示す回路図である。図１において、本実施形態に係るスイッチングレギュレータは、コンパレータ１と、制御論理回路２と、スロープ補償回路７と、帰還回路８と、定電圧源１０と、ＮＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタという。）Ｎ１と、入力端子Ｔ１及びＴ２と、出力端子Ｔ３及びＴ４と、互いに逆極性の一次巻線１０４ａ及び１０４ｂを備えたトランス１０４と、抵抗１０１，１０７，１０９，１１０，１１１，１１２と、コンデンサ１０２，１０６，１０８，１１５と、ダイオード素子１０３，１０５と、ツェナーダイオードであるシャントレギュレータ１１３と、フォトカプラ１１４とを備えて構成される。また、スロープ補償回路７は、スイッチング電流検出回路３と、加算回路４と、スロープ電流Ｉｓｌｏｐｅを生成するスロープ電流生成回路９とを備えて構成され、スロープ電流生成回路９は電圧電流変換回路５と、ノコギリ波生成回路６とを備えて構成される。さらに、スイッチング電流検出回路３は、ｎＭＯＳトランジスタＮ２と、電流センス抵抗である抵抗Ｒ１及びＲ２とを備えて構成され、加算回路４は、抵抗Ｒ１，Ｒ２及びＲ３を備えて構成される。
【００１２】
図１において、直流の入力電圧Ｖｉｎは、入力端子Ｔ１とＴ２との間に出力される。低電位側の入力端子Ｔ２は接地されるとともに、ｎＭＯＳトランジスタＮ１のソースに接続される。また、高電位側の入力端子Ｔ１は、抵抗１０１とコンデンサ１０２との並列接続回路と、ダイオード素子１０３とを介してｎＭＯＳトランジスタＮ１のドレインに接続される。さらに、一次巻線１０４ａの一端は入力端子Ｔ１に接続される一方、他端はｎＭＯＳトランジスタＮ１のドレインに接続される。
【００１３】
二次巻線１０４ｂの一端は、ダイオード素子１０５を介して出力端子Ｔ３とコンデンサ１１５の第１の電極とに接続される一方、二次巻線１０４ｂの他端は、出力端子Ｔ４とコンデンサ１１５の第２の電極とに接続される。また、コンデンサ１０６はダイオード素子１０５に並列に接続される。出力端子Ｔ３とＴ４との間の出力電圧Ｖｏｕｔは負荷１００に出力される。このとき、負荷１００には出力電流Ｉｏｕｔが流れる。さらに、出力電圧Ｖｏｕｔは、抵抗１０７，１０９〜１１２と、コンデンサ１０８と、シャントレギュレータ１１３とを備えた出力電圧検出回路によって検出され、検出された出力電圧Ｖｏｕｔは、フォトカプラ１１４を介して帰還回路８に出力される。帰還回路８は、検出された出力電圧Ｖｏｕｔと所定の基準電圧との間の誤差電圧Ｖｅを生成してコンパレータ１の反転入力端子に出力する。
【００１４】
また、ｎＭＯＳトランジスタＮ１は制御論理回路２からの制御信号Ｓ２に従ってオンオフ制御され、ｎＭＯＳトランジスタＮ１にはスイッチング電流Ｉｓｗ１が流れる。一方、スイッチング電流検出回路３において、ｎＭＯＳトランジスタＮ２のドレインはｎＭＯＳトランジスタＮ１のドレインに接続される一方、ソースは抵抗Ｒ２及びＲ１を介して入力端子Ｔ２に接続される。また、ｎＭＯＳトランジスタＮ２は、制御論理回路２からの制御信号Ｓ２に従って、ｎＭＯＳトランジスタＮ１と連動してオンオフするように制御される。ｎＭＯＳトランジスタＮ２はｎＭＯＳトランジスタＮ１のサイズに比べて十分に小さいサイズを有し、ｎＭＯＳトランジスタＮ２には、スイッチング電流Ｉｓｗ１に対応しかつスイッチング電流Ｉｓｗ１に比較して十分に小さい検出電流Ｉｓｗ２が流れる。そして、検出電流Ｉｓｗ２は、抵抗Ｒ１及びＲ２によりスイッチング電流検出電圧Ｖｓｅｎｓｅに変換される。
【００１５】
さらに、加算回路４において、抵抗Ｒ３は抵抗Ｒ１とＲ２との間の接続点と、コンパレータ１の非反転入力端子との間に接続される。ノコギリ波生成回路６からのスロープ電流Ｉｓｌｏｐｅは抵抗Ｒ３に流れ込み、電圧（Ｉｓｌｏｐｅ×Ｒ３）（ただし、Ｒ３は抵抗Ｒ３の抵抗値である。）はスイッチング電流検出電圧Ｖｓｅｎｓｅに加算され、スロープ電圧Ｖｓ（＝Ｖｓｅｎｓｅ＋Ｉｓｌｏｐｅ×Ｒ３）としてコンパレータ１の反転入力端子に出力される。制御論理回路２は、コンパレータ１からの出力信号に基づいて、出力電圧Ｖｏｕｔが所定の電圧になるように制御信号Ｓ２を生成する。なお、スロープ電流Ｉｓｌｏｐｅが抵抗Ｒ１及びＲ２に流れることによる電圧変化を無視できるようにするために、スロープ電流Ｉｓｌｏｐｅは検出電流Ｉｓｗ２に比べて十分に大きいように設定され、抵抗Ｒ３の抵抗値は抵抗Ｒ１及びＲ２の各抵抗値に比べて十分に大きいように設定される。さらに、抵抗Ｒ１及びＲ２の各抵抗値はｎＭＯＳトランジスタＮ２のオン抵抗よりも十分に大きいように、例えば数百ｋΩに設定される。
【００１６】
図１において、電圧電流変換回路５は、演算増幅器５１と、Ｐチャネル型ＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳトランジスタという。）Ｐ１と、ｎＭＯＳトランジスタＮ３と、基準電流生成用抵抗Ｒ４と、ダイオード素子Ｄ１とを備えて構成される。また、ノコギリ波生成回路６は、ｐＭＯＳトランジスタＰ２，Ｐ３，Ｐ４，Ｐ５と、ｎＭＯＳトランジスタＮ４と、コンデンサＣ１と、抵抗Ｒ５と、演算増幅器６１とを備えて構成される。ここで、ｐＭＯＳトランジスタＰ１と、ｎＭＯＳトランジスタＮ３と、基準電流生成用抵抗Ｒ４と、ダイオード素子Ｄ１とは、スイッチングレギュレータの内部電源１５０と入力端子Ｔ２との間に直列に接続される。また、演算増幅器５１の反転入力端子はｎＭＯＳトランジスタＮ３と基準電流生成用抵抗Ｒ４との間の接続点に接続される。定電圧源１０は例えばバンドギャップリファレンス回路であって、電源電圧及び動作温度に実質的に依存しない所定の基準電圧Ｖｂｇｒを生成し、演算増幅器５１の非反転入力端子に出力する。そして、演算増幅器５１からの出力信号はｎＭＯＳトランジスタＮ３のゲートに出力され、基準電圧Ｖｂｇｒは基準電流ｉ４に変換される。ここで、基準電流ｉ４は、基準電流生成用抵抗Ｒ４及びダイオード素子Ｄ１の温度特性を含む。
【００１７】
さらに、基準電流ｉ４は、ｐＭＯＳトランジスタＰ１及びＰ２からなるカレントミラー回路によって、基準電流ｉ４に対応する電流ｉ５に変換される。一方、ｐＭＯＳトランジスタＰ３とｎＭＯＳトランジスタＮ４とはインバータ回路を構成し、制御論理回路２からの制御信号Ｓ２は当該インバータ回路に出力される。そして、制御信号Ｓ２の電圧レベルがローレベルである期間中に、コンデンサＣ１は電流ｉ５によって充電され、コンデンサＣ１の両端にノコギリ波電圧Ｖｔｒｉが発生する。ノコギリ波電圧Ｖｔｒｉは、演算増幅器６１と、ｐＭＯＳトランジスタＰ４と、ｎＭＯＳトランジスタＮ５と、抵抗Ｒ５とを備えかつ電圧電流変換回路５と同様に構成された電圧電流変換回路によって電流に変換され、当該変換後の電流は、ｐＭＯＳトランジスタＰ４及びＰ５からなるカレントミラー回路によってスロープ電流Ｉｓｌｏｐｅに変換される。なお、ｐＭＯＳトランジスタＰ１，Ｐ２，Ｐ４及びＰ５の各ソースは、内部電源１５０に接続される。
【００１８】
図１において、スロープ電流Ｉｓｌｏｐｅは、基準電圧Ｖｂｇｒと、抵抗Ｒ４及びＲ５の各温度特性と、ダイオード素子Ｄ１の温度特性とに依存する。また、スイッチング電流検出電圧Ｖｓｅｎｓｅに加算される電圧は、スロープ電流Ｉｓｌｏｐｅと抵抗Ｒ３の温度特性に依存する。以下、基準電圧Ｖｂｇｒ並びに抵抗Ｒ３、Ｒ４及びＲ５の各抵抗値の設定方法を説明する。
【００１９】
図２は、高温時、常温時及び低温時に図１のｎＭＯＳトランジスタＮ２に流れる検出電流Ｉｓｗ２とスイッチング電流検出電圧Ｖｓｅｎｓｅとの間の各関係を示すグラフである。一般に、ｎＭＯＳトランジスタＮ１のオン抵抗は正の温度特性を有しており、動作温度が上昇するとオン抵抗は増加する。一方、スイッチング電流Ｉｓｗ１は動作温度に依存せず、スイッチングレギュレータの動作状態によって決まるので、温度上昇に伴ってｎＭＯＳトランジスタＮ１のオン抵抗が増加すると、ｎＭＯＳトランジスタＮ１のドレイン電圧は上昇する。ｎＭＯＳトランジスタＮ２のドレイン電圧はｎＭＯＳトランジスタＮ１のドレイン電圧と同様に上昇するので、図２に示すように、スイッチング電流検出電圧Ｖｓｅｎｓｅは上昇する。従って、スイッチング電流検出電圧Ｖｓｅｎｓｅに、温度に実質的に依存しない電圧を加算すると、高温時には加算される電圧が不足してサブハーモニック発振が引き起こされてしまう。特に、例えば７００Ｖ以上の高耐圧のｎＭＯＳトランジスタＮ１を用いる場合、ｎＭＯＳトランジスタＮ１のオン抵抗の温度変化に起因するサブハーモニック発振の発生は顕著である。
【００２０】
本実施形態では、ｎＭＯＳトランジスタＮ１のオン抵抗の温度変化に関わらず安定してスロープ補償を行ってサブハーモニック発振を防ぐために、スロープ電圧Ｖｓにおけるスイッチング電流検出電圧Ｖｓｅｎｓｅの割合を、実質的に一定に制御する。具体的には、スロープ電圧Ｖｓにおけるスイッチング電流検出電圧Ｖｓｅｎｓｅの割合が実質的に一定になるように、基準電圧Ｖｂｇｒ並びに抵抗Ｒ３、Ｒ４及びＲ５の各抵抗値を設定する。このように設定することにより、スロープ電圧Ｖｓにおけるスイッチング電流検出電圧Ｖｓｅｎｓｅの割合が実質的に一定になるようにスロープ電流Ｉｓｌｏｐｅを生成でき、動作温度の上昇に伴うスイッチング電流検出電圧Ｖｓｅｎｓｅの上昇に合わせて電圧Ｉｓｌｏｐｅ×Ｒ３を増加させ、サブハーモニック発振を防止できる。なお、一般に、ｎＭＯＳトランジスタＮ１は正の温度特性を有するので、負の温度特性を有する抵抗Ｒ３、Ｒ４及びＲ５を用いる。
【００２１】
図３は、高温時、常温時及び低温時における図１のスイッチング電流検出電圧Ｖｓｅｎｓｅの時間変化を示すグラフであり、図４は、高温時、常温時及び低温時における図１の電圧Ｉｓｌｏｐｅ×Ｒ３の時間変化を示すグラフである。図３及び図４に示すように、スイッチング電流検出電圧Ｖｓｅｎｓｅ及び電圧Ｉｓｌｏｐｅ×Ｒ３の温度勾配は動作温度によって異なる。また、図５は、高温時、常温時及び低温時における図１のスロープ電圧Ｖｓの時間変化を示すグラフである。図５に示すように、本実施形態によれば、スロープ電圧Ｖｓにおけるスイッチング電流検出電圧Ｖｓｅｎｓｅの割合が実質的に一定になるようにスロープ電流Ｉｓｌｏｐｅを生成するので、動作温度が変動してｎＭＯＳトランジスタＮ１のオン抵抗が変化しても、従来技術に比較して安定してスロープ補償を行うことができる。
【００２２】
以上説明したように、本実施形態に係るスロープ補償回路７は、
入力端子Ｔ１、Ｔ２を介して入力された入力電圧Ｖｉｎを、入力端子Ｔ１、Ｔ２に接続されたスイッチング素子Ｎ１をオンオフ制御することにより所定の出力電圧Ｖｏｕｔに変換して出力し、スイッチング素子Ｎ１に流れるスイッチング電流Ｉｓｗ１のスロープを所定のスロープ電流Ｉｓｌｏｐｅを用いて補償して補償後のスイッチング電流に対応するスロープ電圧Ｖｓを生成し、出力電圧Ｖｏｕｔと所定の第１の基準電圧との間の誤差電圧Ｖｅと、スロープ電圧Ｖｓとの比較結果に基づいてスイッチング素子Ｎ１を制御するスイッチングレギュレータに用いるスロープ補償回路７において、
温度変化に応じて変化するオン抵抗を有するスイッチング素子Ｎ１に流れるスイッチング電流Ｉｓｗ１に比例する検出電流Ｉｓｗ２を生成し、当該検出電流Ｉｓｗ２を上記温度変化に応じて変化するスイッチング電流検出電圧Ｖｓｅｎｓｅに変換して出力するスイッチング電流検出回路３と、
スイッチング電流検出電圧Ｖｓｅｎｓｅとスロープ電流Ｉｓｌｏｐｅとに基づいてスロープ電圧Ｖｓを生成する加算回路４と、
スロープ電圧Ｖｓにおけるスイッチング電流検出電圧Ｖｓｅｎｓｅの割合が実質的に一定になるように、スロープ電流Ｉｓｌｏｐｅを生成するスロープ電流生成回路９とを備えたことを特徴とする。
【００２３】
また、加算回路４は、スイッチング電流検出電圧Ｖｓｅｎｓｅに、スロープ電流Ｉｓｌｏｐｅに対応する電圧Ｉｓｌｏｐｅ×Ｒ３を加算することにより、スロープ電圧Ｖｓを生成することを特徴とする。
【００２４】
従って、動作温度が変動しても従来技術に比較して安定してスロープ補償を行うことができる。
【００２５】
第２の実施形態．
図６は、本発明の第２の実施形態に係るスイッチングレギュレータの構成を示す回路図である。本実施形態に係るスイッチングレギュレータは、スイッチング素子としてｎＭＯＳトランジスタＮ１に代えてｐＭＯＳトランジスタＰ７を用いた点が異なる。図６において、本実施形態に係るスイッチングレギュレータは、コンパレータ１と、制御論理回路２Ａと、スロープ補償回路７Ａと、定電圧源１０と、ｐＭＯＳトランジスタＰ７と、ｎＭＯＳトランジスタＮ６と、コイル１２０と、コンデンサ１２１と、抵抗１２４及び１２５と、基準電圧源１２２と、演算増幅器１２３と、入力端子Ｔ１及びＴ２と、出力端子Ｔ３及びＴ４とを備えて構成される。また、スロープ補償回路７Ａは、スイッチング電流検出回路３Ａと、加算回路４Ａと、スロープ電流Ｉｓｌｏｐｅを生成するスロープ電流生成回路９Ａとを備えて構成され、スロープ電流生成回路９Ａは、電圧電流変換回路５Ａと、ノコギリ波生成回路６とを備えて構成される。
【００２６】
図６において、直流の入力電圧Ｖｉｎは、入力端子Ｔ１とＴ２との間に出力される。低電位側の入力端子Ｔ２は接地されるとともに、コンデンサ１２１の第１の電極と出力端子Ｔ４とに接続される。また、高電位側の入力端子Ｔ１は、ｐＭＯＳトランジスタＰ７と、ｎＭＯＳトランジスタＮ６とを介して入力端子Ｔ２に接続される。ｐＭＯＳトランジスタＰ７とｎＭＯＳトランジスタＮ６との間の接続点は、コイル１２０を介して出力端子Ｔ３に接続されるとともに、コンデンサ１２１の第２の電極に接続される。出力端子Ｔ３とＴ４との間の出力電圧Ｖｏｕｔは負荷１００に出力される。このとき、負荷１００には出力電流Ｉｏｕｔが流れる。
【００２７】
さらに、出力電圧Ｖｏｕｔは抵抗１２４及び１２５によって分圧され、演算増幅器１２３の非反転入力端子に出力される。また、基準電圧源１２２からの所定の基準電圧は演算増幅器１２３の反転入力端子に出力される。そして、演算増幅器１２３は、分圧後の出力電圧Ｖｏｕｔと基準電圧源１２２からの所定の基準電圧との間の誤差電圧Ｖｅを生成して、コンパレータ１の非反転入力端子に出力する。
【００２８】
ｐＭＯＳトランジスタＰ７は制御論理回路２Ａからの制御信号Ｓ２ｐに従ってオンオフ制御され、ｐＭＯＳトランジスタＰ７にはスイッチング電流Ｉｓｗ１が流れる。一方、スイッチング電流検出回路３Ａにおいて、ｐＭＯＳトランジスタＰ６のドレインはｐＭＯＳトランジスタＰ７のドレインに接続される一方、ソースは抵抗Ｒ７及びＲ６を介して入力端子Ｔ１に接続される。また、ｐＭＯＳトランジスタＰ６は、制御論理回路２Ａからの制御信号Ｓ２ｐに従って、ｐＭＯＳトランジスタＰ７と連動してオンオフするように制御される。ｐＭＯＳトランジスタＰ６はｐＭＯＳトランジスタＰ７のサイズに比べて十分に小さいサイズを有し、ｐＭＯＳトランジスタＰ６には、スイッチング電流Ｉｓｗ１に対応しかつスイッチング電流Ｉｓｗ１に比較して十分に小さい検出電流Ｉｓｗ２が流れる。そして、検出電流Ｉｓｗ２は、抵抗Ｒ６及びＲ７によりスイッチング電流検出電圧Ｖｓｅｎｓｅに変換される。
【００２９】
さらに、加算回路４Ａにおいて、抵抗Ｒ８は抵抗Ｒ６とＲ７との間の接続点と、コンパレータ１の非反転入力端子との間に接続される。ノコギリ波生成回路６からのスロープ電流Ｉｓｌｏｐｅは抵抗Ｒ８に流れ込み、電圧（Ｉｓｌｏｐｅ×Ｒ８）（ただし、Ｒ８は抵抗Ｒ８の抵抗値である。）はスイッチング電流検出電圧Ｖｓｅｎｓｅに加算され、スロープ電圧Ｖｓ（＝Ｖｓｅｎｓｅ＋Ｉｓｌｏｐｅ×Ｒ８）としてコンパレータ１の反転入力端子に出力される。制御論理回路２Ａは、コンパレータ１からの出力信号に基づいて、出力電圧Ｖｏｕｔが所定の電圧になるように制御信号Ｓ２ｐを生成してｐＭＯＳトランジスタＰ７に出力する。また、制御論理回路２Ａは、ｎＭＯＳトランジスタＮ６をｐＭＯＳトランジスタＰ７と相補的にオンするように制御信号Ｓ２ｎを生成してｎＭＯＳトランジスタ６に出力する。なお、スロープ電流Ｉｓｌｏｐｅが抵抗Ｒ６及びＲ７に流れることによる電圧変化を無視できるようにするために、スロープ電流Ｉｓｌｏｐｅは検出電流Ｉｓｗ２に比べて十分に大きいように設定され、抵抗Ｒ８の抵抗値は抵抗Ｒ６及びＲ７の各抵抗値に比べて十分に大きいように設定される。さらに、抵抗Ｒ６及びＲ７の各抵抗値はｐＭＯＳトランジスタＰ６のオン抵抗よりも十分に大きいように、例えば数百ｋΩに設定される。
【００３０】
図６の電圧電流変換回路５Ａは、図１の電圧電流変換回路５からダイオード素子Ｄ１を省いた点のみが異なる。また、図６のノコギリ波生成回路６は、図１のノコギリ波生成回路６と同一である。なお、制御論理回路２Ａからの制御信号Ｓ２ｐは、ｐＭＯＳトランジスタＰ３及びｎＭＯＳトランジスタＮ４からなるインバータ回路に出力される。
【００３１】
図６において、ｐＭＯＳトランジスタＰ７のオン抵抗は正の温度特性を有しており、動作温度が上昇するとオン抵抗は増加する。従って、第１の実施形態と同様に、温度上昇に伴ってスイッチング電流検出電圧Ｖｓｅｎｓｅは上昇する。また、本実施形態では、スロープ電流Ｉｓｌｏｐｅは、基準電圧Ｖｂｇｒと、抵抗Ｒ４及びＲ５の各温度特性に依存し、スイッチング電流検出電圧Ｖｓｅｎｓｅに加算される電圧は、スロープ電流Ｉｓｌｏｐｅと抵抗Ｒ８の温度特性に依存する。本実施形態において、基準電圧Ｖｂｇｒ並びに抵抗Ｒ８、Ｒ４及びＲ５の各抵抗値は、スロープ電圧Ｖｓにおけるスイッチング電流検出電圧Ｖｓｅｎｓｅの割合が実質的に一定になるように設定される。従って、本実施形態によれば、第１の実施形態と同様に、動作温度が変動してｐＭＯＳトランジスタＰ７のオン抵抗が温度変化しても、従来技術に比較して安定してスロープ補償を行い、サブハーモニック発振を防止できる。
【００３２】
第３の実施形態．
図７は、本発明の第３の実施形態に係るスイッチングレギュレータの構成を示す回路図である。本実施形態に係るスイッチングレギュレータは、図１の第１の実施形態に係るスイッチングレギュレータに比較して、スロープ補償回路７に代えてスロープ補償回路７Ｂを備えた点が異なる。また、スロープ補償回路７Ｂは、スロープ補償回路７に比較して、加算回路４に代えて加算回路４Ｂを備えた点が異なる。以下、第１の実施形態との間の相違点のみを説明する。
【００３３】
図７において、加算回路４Ｂは、演算増幅器８１と、ｐＭＯＳトランジスタＰ８及びＰ９と、ｎＭＯＳトランジスタＮ７と、抵抗Ｒ９及びＲ１０とを備えて構成される。ここで、演算増幅器８１と、ｐＭＯＳトランジスタＰ８と、ｎＭＯＳトランジスタＮ７と、抵抗Ｒ９とは、図６の電圧電流変換回路５Ａと同様の電圧電流変換回路を構成し、スイッチング電流検出電圧Ｖｓｅｎｓｅを電流に変換する。変換後の電流は、ｐＭＯＳトランジスタＰ８及びＰ９からなるカレントミラー回路によって、スイッチング電流検出電圧Ｖｓｅｎｓｅに対応するスイッチング電流検出電流Ｉｓｅｎｓｅに変換される。
【００３４】
さらに、加算回路４Ｂにおいて、スイッチング電流検出電流Ｉｓｅｎｓｅにスロープ電流Ｉｓｌｏｐｅが加算され、加算後の電流は抵抗Ｒ１０に流れる。そして、抵抗Ｒ１０の両端電圧は、スロープ電圧Ｖｓ（＝（Ｉｓｅｎｓｅ＋Ｉｓｌｏｐｅ）×Ｒ１０）としてコンパレータ１の非反転入力端子に出力される。なお、上式において、Ｒ１０は抵抗Ｒ１０の抵抗値である。
【００３５】
なお、図７において、抵抗Ｒ９及びＲ１０の各抵抗値は、互いに等しいように設定される。これにより、抵抗Ｒ９の温度特性によらずに、スイッチング電流検出電圧Ｖｓｅｎｓｅの温度特性と同一の温度特性を有するスイッチング電流検出電流Ｉｓｅｎｓｅを生成できる。
【００３６】
本実施形態において、スロープ電流Ｉｓｌｏｐｅは、基準電圧Ｖｂｇｒと、抵抗Ｒ４及びＲ５の各温度特性とに依存する。また、スイッチング電流検出電流Ｉｓｅｎｓｅに対応する電圧Ｉｓｅｎｓｅ×Ｒ１０と、電圧Ｉｓｅｎｓｅ×Ｒ１０に加算される電圧Ｉｓｅｎｓｅ×Ｒ１０とは、抵抗Ｒ１０の温度特性に依存する。本実施形態では、スロープ電圧Ｖｓにおける電圧Ｉｓｅｎｓｅ×Ｒ１０の割合が実質的に一定になるように、基準電圧Ｖｂｇｒ並びに抵抗Ｒ４、Ｒ５、Ｒ９及びＲ１０の各抵抗値を設定する。これにより、スロープ電圧Ｖｓにおけるスイッチング電流検出電圧Ｖｓｅｎｓｅの割合が一定になるようにスロープ電流Ｉｓｌｏｐｅを生成できる。なお、好ましくは、抵抗Ｒ５、Ｒ９及びＲ１０の各抵抗値は、互いに同一の温度特性を有するように設定される。
【００３７】
図８は高温時、常温時及び低温時に図７のｐＭＯＳトランジスタＰ９に流れるスイッチング電流検出電流Ｉｓｅｎｓｅの時間変化を示すグラフであり、図９は、高温時、常温時及び低温時に図７のスロープ補償回路７Ｂによって生成されるスロープ電流Ｉｓｌｏｐｅの時間変化を示すグラフである。図８及び図９に示すように、スイッチング電流検出電流Ｉｓｅｎｓｅ及びスロープ電流Ｉｓｌｏｐｅの温度勾配は動作温度によって異なる。また、図１０は、高温時、常温時及び低温時における図７のスロープ電圧Ｖｓの時間変化を示すグラフである。図１０に示すように、本実施形態によれば、スロープ電圧Ｖｓにおける電圧Ｉｓｅｎｓｅ×Ｒ１０の割合が実質的に一定になるようにスロープ電流Ｉｓｌｏｐｅを生成するので、動作温度が変動してｎＭＯＳトランジスタＮ１のオン抵抗が変化しても、従来技術に比較して安定してスロープ補償を行い、サブハーモニック発振を防止できる。
【００３８】
また、本実施形態によれば、抵抗Ｒ１とＲ２との抵抗比によって、スイッチング電流検出電圧Ｖｓｅｎｓｅを演算増幅器８１の入力電圧範囲内の最適な値に設定できる。従って、抵抗Ｒ１とＲ２に代えて１つの抵抗のみを用いる場合に比較して、スイッチング電流検出電圧Ｖｓｅｎｓｅを高くして耐ノイズ性を改善できる。
【００３９】
第４の実施形態．
図１１は、本発明の第４の実施形態に係るスイッチングレギュレータの構成を示す回路図である。本実施形態に係るスイッチングレギュレータは、図６の第２の実施形態に係るスイッチングレギュレータに比較して、スロープ補償回路７Ａに代えてスロープ補償回路７Ｃを備えた点が異なる。また、スロープ補償回路７Ｃは、スロープ補償回路７Ａに比較して、加算回路４Ａに代えて図７の加算回路４Ｂを備えた点が異なる。以下、第２の実施形態との間の相違点のみを説明する。
【００４０】
図１１において、加算回路４Ｂは、スイッチング電流検出回路３Ａからのスイッチング電流検出電圧Ｖｓｅｎｓｅを、スイッチング電流検出電圧Ｖｓｅｎｓｅに対応するスイッチング電流検出電流Ｉｓｅｎｓｅに変換する。さらに、スイッチング電流検出電流Ｉｓｅｎｓｅにスロープ電流Ｉｓｌｏｐｅが加算され、加算後の電流は抵抗Ｒ１０に流れる。そして、抵抗Ｒ１０の両端電圧は、スロープ電圧Ｖｓ（＝（Ｉｓｅｎｓｅ＋Ｉｓｌｏｐｅ）×Ｒ１０）としてコンパレータ１の反転入力端子に出力される。
【００４１】
本実施形態において、第３の実施形態と同様にスロープ電圧Ｖｓにおける電圧Ｉｓｅｎｓｅ×Ｒ１０の割合が実質的に一定になるように、基準電圧Ｖｂｇｒ並びに抵抗Ｒ４、Ｒ５、Ｒ９及びＲ１０の各抵抗値を設定する。従って、本実施形態は、第３の実施形態と同様の効果を奏する。
【００４２】
なお、第３の実施形態において、電圧電流変換回路５に代えて電圧電流変換回路５Ａを用いてもよい。ただし、一般に、電圧電流変換回路５のダイオード素子Ｄ１の順方向電圧は負の温度特性を有しているので、ダイオード素子Ｄ１と基準電流生成用抵抗Ｒ４の両方を備えることにより、ダイオード素子Ｄ１を備えない場合に比較して、スロープ電流Ｉｓｌｏｐｅの温度に対する変化率を大きくできる。
【００４３】
なお、第１及び第３の実施形態において、電圧電流変換回路５に代えて電圧電流変換回路５Ａを用いてもよい。ただし、一般に、電圧電流変換回路５のダイオード素子Ｄ１の順方向電圧は負の温度特性を有しているので、ダイオード素子Ｄ１と抵抗Ｒ４の両方を備えることにより、ダイオード素子Ｄ１を備えない場合に比較して、スロープ電流Ｉｓｌｏｐｅの温度に対する変化率を大きくできる。ダイオード素子Ｄ１の有無は、スイッチング電流検出電圧Ｖｓｅｎｓｅの温度特性と、スロープ電流Ｉｓｌｏｐｅの温度特性とに応じて決定すればよい。
【００４４】
また、上記各実施形態において、制御信号Ｓ２又はＳ２ｐをｐＭＯＳトランジスタＰ３及びｎＭＯＳトランジスタＮ４からなるインバータ回路に出力したが、本発明はこれに限られない。所定のクロックをｐＭＯＳトランジスタＰ３及びｎＭＯＳトランジスタＮ４からなるインバータ回路に出力してもよい。
【００４５】
なお、上記各実施形態において、ｎＭＯＳトランジスタＮ１及びｐＭＯＳトランジスタＰ７のオン抵抗は正の温度特性を有したが、本発明はこれに限られず、負の温度特性のオン抵抗を有するスイッチング素子を用いてもよい。この場合、電圧電流変換回路５において正の温度特性を有する基準電流生成用抵抗Ｒ４を用いて、スロープ電流Ｉｓｌｏｐｅを生成すればよい。
【符号の説明】
【００４６】
１…コンパレータ、
２，２Ａ…制御論理回路、
３，３Ａ…スイッチング電流検出回路、
４，４Ａ，４Ｂ…加算回路、
５，５Ａ…電圧電流変換回路、
６…ノコギリ波生成回路、
７，７Ａ，７Ｂ，７Ｃ…スロープ補償回路、
８…帰還回路、
９，９Ａ…スロープ電流生成回路。
【先行技術文献】
【特許文献】
【００４７】
【特許文献１】特開２００６−３１１５３４号公報
【特許文献２】特許第４７２６５３１号
【特許文献３】特開２００４−７８３２２号公報
【特許文献４】特許第３９７４４７７号
【特許文献５】特開２００８−１６１００１号公報
【特許文献６】特開２００６−３３９５８号公報
【図１】
2014050307.tif 000003
【図２】
2014050307.tif 000004
【図３】
2014050307.tif 000005
【図４】
2014050307.tif 000006
【図５】
2014050307.tif 000007
【図６】
2014050307.tif 000008
【図７】
2014050307.tif 000009
【図８】
2014050307.tif 000010
【図９】
2014050307.tif 000011
【図１０】
2014050307.tif 000012
【図１１】
2014050307.tif 000013