(57)【要約】【課題】外接式記憶装置およびその駆動方法を提供する。【解決手段】外接式記憶装置1はハードディスク10、制御ユニット12、ブリッジ・ユニット14、接続ポート16、電圧変換回路18を含む。制御ユニット12はハードディスク10と接続し、ハードディスク10をディスク・アレーとなるように整合するために用いられる。ブリッジ・ユニット14は制御ユニット16と接続し、且つUSB信号をSATA信号となるように変更する。接続ポート16はハードディスク10と接続し、且つ電圧変換回路18は制御ユニット12とブリッジ・ユニット14と接続する。外接式記憶装置1は伝送線20を介して電子装置9の提供する電源を受け入れ、且つ電源は接続ポート16を経由してハードディスク10へ直接に伝送することでハードディスク10を駆動し、電圧変換回路18は電源を変換し、且つ制御ユニット12とブリッジ・ユニット14へ給電する。よって、電源装置と変圧器と外接する必要がなく、携帯の利便性に優れる。【選択図】図１
2014081987.tif 000002
【特許請求の範囲】
【請求項１】
外接式記憶装置であって、
複数個のハードディスク、一つの制御ユニット、一つのブリッジ・ユニット、一つの接続ポート、一つの電圧変換回路を含み、
前記制御ユニットは、前記複数個のハードディスクと電気的に接続すると共に、前記複数個のハードディスクを幾つかのディスク・アレーとなるように整合するために用いられ、
前記ブリッジ・ユニットは、前記制御ユニットと電気的に接続し、
前記接続ポートは、前記複数個のハードディスクと電気的に接続し、
更に前記電圧変換回路は、前記制御ユニットと、前記ブリッジ・ユニットと、前記接続ポートと電気的に接続し、
その中でも、前記外接式記憶装置は一つの伝送線を介して電子装置が提供する一つの電源を受け入れ、且つ前記電源は前記接続ポートを経由して前記複数個のハードディスクへ直接に伝送することにより、前記複数個のハードディスクを駆動し、前記電圧変換回路は前記電源を変換し、且つ前記制御ユニットと前記ブリッジ・ユニットへ給電することを特徴とする、外接式記憶装置。
【請求項２】
前記伝送線はY型の伝送線で、一つの第1の接続インターフェース、一つの第2の接続インターフェース、一つの第3の接続インターフェースを有し、前記第1の接続インターフェースは前記接続ポートと接続し、前記接続ポートはユニバーサル・シリアル・バス3.0又は2.0規格に合致するコネクターで、前記第2の接続インターフェースと前記第3の接続インターフェースは前記電子装置の出力接続ポートと接続し、前記第2の接続インターフェースはユニバーサル・シリアル・バス3.0規格に合致するコネクターで、前記第3の接続インターフェースはユニバーサル・シリアル・バス3.0又は2.0規格に合致するコネクターであることを特徴とする、請求項１に記載の外接式記憶装置。
【請求項３】
前記電圧変換回路は前記電源を第1の電圧、第2の電圧、第3の電圧となるように変換し、前記電圧変換回路は前記第1の電圧と前記第2の電圧を前記制御ユニットへ提供し、且つ前記第1の電圧と前記第3の電圧を前記ブリッジ・ユニットへ提供することを特徴とする、請求項１に記載の外接式記憶装置。
【請求項４】
前記電圧変換回路は一つの第1の変換素子、一つの第2の変換素子、一つの第3の変換素子を有し、前記第1の変換素子は前記第2の変換素子と該第3の変換素子との間を電気的に接続することを特徴とする、請求項１に記載の外接式記憶装置。
【請求項５】
前記第1の変換素子はパルス変調器、または低ドロップアウト電圧レギュレータで、前記第2の変換素子はパルス変調器、または低ドロップアウト電圧レギュレータで、前記第3の変換素子はパルス変調器、または低ドロップアウト電圧レギュレータであることを特徴とする、請求項４に記載の外接式記憶装置。
【請求項６】
前記電圧変換回路は一つの第4の変換素子と一つの第5の変換素子を有し、前記第4の変換素子は前記第5の変換素子と電気的に接続することを特徴とする、請求項１に記載の外接式記憶装置。
【請求項７】
前記第4の変換素子はデュアル出力ポートのパルス変調器で、前記第5の変換素子は低ドロップアウト電圧レギュレータで、前記第4の変換素子のデュアル出力ポートのその中の一つが前記第5の変換素子と電気的に接続することを特徴とする、請求項６に記載の外接式記憶装置。
【請求項８】
前記第4の変換素子は低ドロップアウト電圧レギュレータで、前記第5の変換素子はデュアル出力ポートのパルス変調器で、前記第4の変換素子は該第5の変換素子の一つの入力ポートと電気的に接続することを特徴とする、請求項６に記載の外接式記憶装置。
【請求項９】
前記ブリッジ・ユニットはUSB信号をSATA信号となるように変換するために用いられ、且つSATA信号を前記制御ユニットへ伝送し、その中でも、前記制御ユニットはディスク・アレー・コントローラーを一つ有し、前記複数個のハードディスクを前記複数個のハードディスクのディスク・アレーとなるように整合するために用いられ、且つディスク・アレー・コントローラーが前記ディスク・アレーを、異なる格納モードとなるように区別し、各前記ハードディスクは2.5インチのハードディスクであることを特徴とする、請求項１に記載の外接式記憶装置。
【請求項１０】
外接式記憶装置の駆動方法であって、
一つの伝送線を提供して一つの外接式記憶装置と一つの電子装置との間を電気的に接続するステップと、
前記外接式記憶装置の一つの接続ポートが前記電子装置の提供する一つの電源を受け入れるかどうかを、判断するステップと、
イエスと判断すれば、前記電源が前記接続ポートを経由して複数個のハードディスクへ直接に伝送するステップと、
前記外接式記憶装置の一つの電源変換回路が前記電源を変換すれば、一つの制御ユニットと一つのブリッジ・ユニットへ給電するステップと、
を含むことを特徴とする、外接式記憶装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外接式記憶装置およびその駆動方法に関するもので、特に複数個のハードディスクを有する外接式記憶装置およびその駆動方法に関するものである。
【背景技術】
【０００２】
近年に科学技術の進歩につれてコンピューター・マルチメディアが盛んに発展するが、従って人々は、格納データ容量に対する需要が日増しに増えることにより、外接式記憶装置の需要も人気の傾向があり、そして外接式記憶装置、例えば500G又は1Tの携帯型ハードディスクが、この外接式記憶装置により比較的多いマルチメディア・データを格納できる。
【０００３】
この他にも、ノートパソコン及びデスクトッブパソコンの普及化のために、元に配置するハードディスク容量が比較的小さくなり、或いは携帯するデータに問題があるが、従って2.5インチの外接式記憶装置の使用が日増しに頻繁する以外に、更に2.5インチの外接式記憶装置の体積が小さくなることにより、ユーザーも2.5インチの外接式記憶装置に対し、益々使用する機会を有する。
【０００４】
然しながら、一般な外接式記憶装置は、常に変圧器を有し、そして一般な外接式記憶装置が伝送線を介して電子装置を接続した後に、電子装置が電源を一般な外接式記憶装置へ伝送し、電子装置の提供する電流が不足するので、これにより一般な外接式記憶装置の動作を駆動できないが、従って設計者が常に一般な外接式記憶装置の中に前述の電源を阻断でき、且つ変圧器を主要な電源のサプライと看做すことにより、5ボルト／2アンペアの電源または12ボルト／2アンペアの電源を提供する。その他にも、電源は、依然として制御用チップの必要な電源を提供する必要があるが、従って電源は、依然として電圧降圧回路を介して電圧を低下する必要があり、これにより、一般な外接式記憶装置の駆動回路の設計が非常に複雑で且つ比較的多い電気エネルギーを消費する。このようにしたら、自然に電気エネルギーの損耗を招く。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】なし
【発明の概要】
【発明が解決しようとする課題】
【０００６】
故に、どのように外接式記憶装置の需要する電源を、有効に提供するか且つ駆動回路の設計を簡素化するのは、目前に検討する必要がある課題である。
【課題を解決するための手段】
【０００７】
本発明は、外接式記憶装置を提供することにより、前述の問題およびその駆動方法を解決する。
【０００８】
本発明は、外接式記憶装置を提出し、複数個のハードディスク、一つの制御ユニット、一つのブリッジ・ユニット、一つの接続ポートと一つの電圧変換回路を含んでなる。制御ユニットがこれらのハードディスクを電気的に接続し、これらのハードディスクを幾つかのディスク・アレーとなるように整合するために用いられ、そしてブリッジ・ユニットが制御ユニットを電気的に接続し、ユニバーサル・シリアル・バス（USB）信号を（SATA）信号となるように変換する。接続ポートがこれらのハードディスクを電気的に接続する。電圧変換回路が制御ユニットとブリッジ・ユニットを電気的に接続する。その中でも、外接式記憶装置が一つの伝送線を介して電子装置の提供する一つの電源を受け入れ、且つ電源が接続ポートを経由してこれらのハードディスクへ直接に伝送することにより、これらのハードディスクを駆動し、電圧変換回路が比較的低い電圧に変換し、且つ制御ユニットとブリッジ・ユニットへ必要な電源を提供する。
【０００９】
本発明の或る実施例の中において、前述の伝送線がY型の伝送線で、一つの第1の接続インターフェース、一つの第2の接続インターフェースと一つの第3の接続インターフェースを有し、第1の接続インターフェースが接続ポートを接続し、第2の接続インターフェースと第3の接続インターフェースが電子装置の出力接続ポートを接続し、接続ポートがユニバーサル・シリアル・バス3.0又は2.0規格に合致するコネクターで、第2の接続インターフェースがユニバーサル・シリアル・バス3.0規格に合致するコネクターで、第3の接続インターフェースがユニバーサル・シリアル・バス3.0又は2.0規格に合致するコネクターである。
【００１０】
本発明の或る実施例の中において、前述の電圧変換回路は、電源を、一つの第1の電圧、一つの第2の電圧と一つの第3の電圧となるように変換し、電圧変換回路が第1の電圧と第2の電圧を制御ユニットへ提供し、更に第1の電圧と第3の電圧をブリッジ・ユニットへ提供する。
【００１１】
本発明の或る実施例の中において、前述の電圧変換回路は、一つの第1の変換素子、一つの第2の変換素子と第3の変換素子を有し、第1の変換素子が第2の変換素子と第3の変換素子との間を電気的に接続する。
【００１２】
本発明の或る実施例の中において、前述の第1の変換素子がパルス変調器または低ドロップアウト電圧レギュレータで、そして第2の変換素子がパルス変調器または低ドロップアウト電圧レギュレータで、第3の変換素子がパルス変調器または低ドロップアウト電圧レギュレータである。
【００１３】
本発明の或る実施例の中において、前述の電圧変換回路は、一つの第4の変換素子と一つの第5の変換素子を有し、第4の変換素子が第5の変換素子を電気的に接続する。
【００１４】
本発明の或る実施例の中において、前述の第4の変換素子がデュアル出力ポートのパルス変調器で、第5の変換素子が低ドロップアウト電圧レギュレータで、第4の変換素子のデュアル出力ポートのその中の一つが第5の変換素子を電気的に接続する。
【００１５】
本発明の或る実施例の中において、前述の第4の変換素子が低ドロップアウト電圧レギュレータで、第5の変換素子がデュアル出力ポートのパルス変調器で、第4の変換素子が第5の変換素子の入力ポートを電気的に接続する。
【００１６】
本発明の或る実施例の中において、前述のブリッジ・ユニットが、USB信号をSATA信号に変換するために用いられ且つ制御ユニットへ伝送し、その中でも、制御ユニットがディスク・アレー・コントローラーを一つ有し、ハードディスクをディスク・アレーとなるように整合するために用いられ、且つディスク・アレー・コントローラーがディスク・アレーを、異なる格納モードとなるように区別し、そして各ハードディスクが2.5インチのハードディスクである。
【００１７】
本発明は、外接式記憶装置の駆動方法であって、下記のステップを含んでなる。
一つの伝送線を提供して一つの外接式記憶装置と一つの電子装置との間を電気的に接続すること、
外接式記憶装置の一つの接続ポートが電子装置の提供する一つの電源を受け入れるかどうかを、判断すること、
是と判断すれば、電源が接続ポートを経由してこれらのハードディスクへ直接に伝送すること、
外接式記憶装置の一つの電源変換回路が電源を変換すれば、一つの制御ユニットと一つのブリッジ・ユニットへ給電すること。
【００１８】
ひいては以上の概説および続きの実施例は、何れも本発明の技術手段および達成効果を更に説明するために用いられるが、叙述した実施例と図面のみが参考および説明に提供され、且つ本発明をより制限するために用いられるものではない。
【発明の効果】
【００１９】
本発明の具体的な手段は、電子装置を利用して伝送された電源を、これらのハードディスクへ直接に供給し、且つ電圧変換回路を介して制御ユニットとブリッジ・ユニットの需要に合致する電圧に変換し、この制御ユニットにより、ハードディスクを制御してデータのアクセスを行う。前述の機制により、外接式記憶装置の駆動回路の設計を簡素化できると共に、電気エネルギーの利用性および電気エネルギー節約の効果・機能を向上することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１の外接式記憶装置の機能のブロック模式図である。
【図２】本発明の実施例２の外接式記憶装置の機能のブロック模式図である。
【図３】本発明の実施例３の外接式記憶装置の機能のブロック模式図である。
【図４】本発明の実施例４の外接式記憶装置の機能のブロック模式図である。
【図５】本発明の実施例５の外接式記憶装置の駆動方法のフローチャートである。
【発明を実施するための形態】
【００２１】
本願発明は、下記の実施例で説明するが、但し、本願発明は、下記の実施例に制限されるものではない。
【実施例１】
【００２２】
図１が本発明の或る実施例の外接式記憶装置の機能のブロック模式図である。図１を参照する。外接式記憶装置1は、複数個のハードディスク10、一つの制御ユニット12、一つのブリッジ・ユニット14、一つの接続ポート16、一つの電圧変換回路18と一つの伝送線20を含んでなる。実務上に、外接式記憶装置1が伝送線20を介して電子装置9を接続し、電子装置9、例えばコンピューター、ノートパソコン又はタブレットPC（パソコン）等が、この電子装置9により、外接式記憶装置1に対し、データのアクセス及びデータのバックアップの動作を行なってもよい。
【００２３】
伝送線20が例えばY型の伝送線で、第1の接続インターフェース202、第2の接続インターフェース204と第3の接続インターフェース206を有し、第1の接続インターフェース202が接続ポート16を接続し、第2の接続インターフェース204と第3の接続インターフェース206が電子装置9の出力接続ポート16を接続し、第2の接続インターフェース204がユニバーサル・シリアル・バス3.0規格に合致するコネクターで、そして第3の接続インターフェース206がユニバーサル・シリアル・バス3.0又は2.0規格に合致するコネクターである。本実施例がY型の伝送線の第1、第2と第3の接続インターフェース202、204、206の態様に制限されない。
【００２４】
詳しく言えば、ユニバーサル・シリアル・バス3.0の規格が900ミリアンペアの電流を提供でき、そしてユニバーサル・シリアル・バス2.0の規格が500ミリアンペアの電流を提供できる。従って第2の接続インターフェース204と第3の接続インターフェース206が1400ミリアンペア以上の電流を提供でき、そして1400ミリアンペア以上の電流が既に本発明の外接式記憶装置1の駆動および動作を満たす。
【００２５】
本発明の外接式記憶装置1が複雑な変圧器の回路設計を有しないが、これにより、電気エネルギーの損耗を低減し、且つ本発明が電子装置9の提供する電源に基づいて簡素化する駆動回路を設計し、これにより、外接式記憶装置1のデータ・アクセスの動作を達成する。
【００２６】
本実施例中における複数個のハードディスク10が、例えば2.5インチのSATAハードディスクで、本実施例のハードディスク10の数量が2個で、本実施例がハードディスク10の数量を制限しない。実務上に、SATAハードディスクがSATAI（1.5Gb/s）やSATAII（3.0Gb/s）又はSATAIII（6.0Gb/s）以上の規格に合致するハードディスクであってもよいが、そしてSATAハードディスクが実体記憶ブロックを有し、データを格納するために用いられ、このハードディスク10により、データのアクセス及びデータのバックアップを行なってもよい。
【００２７】
制御ユニット12がこれらのハードディスク10とブリッジ・ユニット14との間を電気的に接続し、これらのハードディスク10を幾つかのディスク・アレーとなるように組み合わせるために用いられる。制御ユニット12が例えばSilicon Image 5923チップで、本実施例が制御ユニット12の態様を制限しない。制御ユニット12がブリッジ・ユニット14の伝送するSATA信号を受信し、且つ制御ユニット12がSATA信号によりこれらのハードディスク10を制御し、この制御ユニット12により、ハードディスク10がデータ・アクセス及びデータ・バックアップの作業を行なうように制御できる。
【００２８】
その他にも、制御ユニット12が、独立ディスク冗長アレイ（Redundant Array of Independent Disks、RAID）技術を利用して共に複数個の小容量ハードディスクを一体的に整合し、延伸性を有する論理ドライブ（logical drive）となり、論理ドライブを幾つかのディスク・アレーとなるように区別できる。制御ユニット12がデータの格納を行なう時に、一つのデータを、複数個のデータ・ブロック（data
block）となるように分割し、それぞれ各ハードディスクの中に格納するが、アクセスの動作を同時に行なってもいいので、RAID技術がより好ましいデータ・アクセス効率を提供できる。その他にも、或るハードディスクの破損により招かれたデータの紛失を、避けるために、RAID技術が、同一のビット検査の考え方を更に利用して必要時におけるデータの復元作業に協力する。
【００２９】
ブリッジ・ユニット14が制御ユニット12と接続ポート16との間を電気的に接続し、USB信号をSATA信号となるように変換するために用いられ、且つSATA信号を制御ユニット12へ提供する。ブリッジ・ユニット14が例えばASmedia 1051チップで、SATAI（1.5Gb/s）やSATAII（3.0Gb/s）又はSATAIII（6.0Gb/s）以上の規格に合致するチップであってもよい。本実施例がブリッジ・ユニット14の態様を制限しない。当然にブリッジ・ユニット14が3.3ボルト乃至1.2ボルトの電圧レギュレータ（Voltage Regulator）を整合でき、例えばブリッジ・ユニット14が1.2ボルトの電圧レギュレータを整合できるが、従って電圧変換回路18が3.3ボルトの電圧のみをブリッジ・ユニット14へ提供でき、そして電圧変換回路18が1.2ボルトの電圧をブリッジ・ユニット14へ簡素的に提供でき、これにより電圧変換回路18の回路設計の複雑度を低減する。
【００３０】
接続ポート16がこれらのハードディスク10と伝送線20との間を電気的に接続し、電子装置9の電源のインターフェースを受け入れるために用いられ、且つ電源をこれらのハードディスク10へ直接に供給する。実務上に、接続ポート16が例えばユニバーサル・シリアル・バス3.0又は2.0規格に合致するコネクターで、この電子装置9により、接続ポート16を経由してUSB信号をブリッジ・ユニット14へ提供し、且つ電子装置9が接続ポート16を経由して電源をこれらのハードディスク10へ提供する。
【００３１】
電圧変換回路18が、制御ユニット12、ブリッジ・ユニット14と接続ポート16を電気的に接続する。電圧変換回路18が、例えばパルス変調器と低ドロップアウト電圧レギュレータの如何なる組合せを介して実現される。電圧変換回路18が電圧を、制御ユニット12とブリッジ・ユニット14へ提供するために用いられ、例えば制御ユニット12の必要な電圧が3.3と1.8ボルトで、そしてブリッジ・ユニット14の必要な電圧が3.3と1.2ボルトであるが、この電圧変換回路18により、3.3ボルトの電圧を、制御ユニット12とブリッジ・ユニット14へ提供し、且つ1.8ボルトの電圧を制御ユニット12へ提供し、更に1.2ボルトの電圧をブリッジ・ユニット14へ提供するが、本実施例が電圧変換回路18の態様を制限しない。
【００３２】
詳しく言えば、制御ユニット12とブリッジ・ユニット14が、それぞれ何れも2セットの必要な電圧を需要し、外接式記憶装置1が伝送線20を介して電子装置9を接続する時に、電子装置9が外接式記憶装置1の態様を検出し、これにより外接式記憶装置1を識別するのは、ユニバーサル・シリアル・バス2.0又はユニバーサル・シリアル・バス3.0を通信プロトコルと看做し、且つ制御ユニット12とブリッジ・ユニット14は、それぞれ何れもSATA信号を変換して出力する必要があるが、従って制御ユニット12とブリッジ・ユニット14は、比較的多い電源を占有する可能性があり、これにより、2セットの電圧の需要を、制御ユニット12とブリッジ・ユニット14へ提供することにより、外接式記憶装置1の正常な動作をメンテナンスする。
【００３３】
上記に根拠し、本発明の外接式記憶装置1は、伝送線20を介して電子装置9の電源を受け入れ、且つ電源をこれらのハードディスク10へ直接に伝送し、更に電源が接続ポート16を経由してこれらのハードディスク10へ直接に供給することにより、これらのハードディスク10を駆動する。その他にも、本発明は、電圧変換回路18を介し、制御ユニット12とブリッジ・ユニット14とに合致する電圧の需要となるように変換するが、この制御ユニット12にてSATA信号を提供してハードディスク10を制御することにより、データのアクセス及びデータのバックアップを行なう。前述の機制により、外接式記憶装置1の駆動回路の設計を簡素化してもよく、且つ電気エネルギーの利用性および電気エネルギー節約の効果・機能を向上してもよい。
【実施例２】
【００３４】
図２が本発明の他の実施例の外接式記憶装置の機能のブロック模式図である。図２を参照する。図２中の外接式記憶装置1aと図１中の外接式記憶装置1両者の構造が類似し、そして以下に両者の含む同じ素子が、同じ符号により表示される。外接式記憶装置1a、1両者の差異は、電圧変換回路18aが一つの第1の変換素子182、一つの第2の変換素子184と第3の変換素子186を有し、第1の変換素子182が第2の変換素子184と第3の変換素子186を電気的に接続することにある。第2の変換素子184が制御ユニット12aを電気的に接続し、そして第3の変換素子186がブリッジ・ユニット14を電気的に接続する。
【００３５】
実務上に、第1の変換素子182がパルス変調器または低ドロップアウト電圧レギュレータで、そして第2の変換素子184がパルス変調器または低ドロップアウト電圧レギュレータで、第3の変換素子186がパルス変調器または低ドロップアウト電圧レギュレータであるが、この第1、第2及び第3の変換素子182、184、186の組合せ方式が8種類の方式を有することにより、何れも制御ユニット12aとブリッジ・ユニット14との必要な電圧の需要を達成するように提供でき、本実施例がその中の一例のみを挙げて説明し、残りの方式および動作が何れも本実施例と同じで、所属する技術分野における通常の知識を有する者が、パルス変調器と低ドロップアウト電圧レギュレータとの間に、第1、第2及び第3の変換素子182、184、186を簡単に変換して適用できる。
【００３６】
その他にも、電圧変換回路18aは、電源を、一つの第1の電圧V1、一つの第2の電圧V2と一つの第3の電圧V3となるように変換するが、電圧変換回路18aが第1の電圧V1と第2の電圧V2を、制御ユニット12aへ提供し、更に第1の電圧V1と第3の電圧V3を、ブリッジ・ユニット14へ提供する。本実施例が、第1の電圧V1、第2の電圧V2と第3の電圧V3の数値を制限しないが、所属する技術分野における通常の知識を有する者が、需要に視して自由に設計できる。
【００３７】
例を挙げると、第1の変換素子182が第1のパルス変調器で、そして第2の変換素子184が低ドロップアウト電圧レギュレータで、第3の変換素子186が第2のパルス変調器であるが、第1及び第2のパルス変調器が、それぞれ一つの入力ポートと一つの出力ポートを有し、低ドロップアウト電圧レギュレータも一つの入力ポートと一つの出力ポートを有し、そして第1のパルス変調器が、低ドロップアウト電圧レギュレータと第2のパルス変調器を電気的に接続し、更に低ドロップアウト電圧レギュレータが制御ユニット12aを電気的に接続し、第2のパルス変調器がブリッジ・ユニット14を電気的に接続する。
【００３８】
詳しく言えば、第1の変換素子182がパルス変調器で、この第1の変換素子182により第1の電圧V1を出力でき、第1の電圧V1を、制御ユニット12a、ブリッジ・ユニット14、第2の変換素子184と第3の変換素子186へ供給する。第2の変換素子184が、第1の電圧V1を受け入れて変換し且つ第2の電圧V2を出力し、更に制御ユニット12aへ供給する。第3の変換素子186が、第1の電圧V1を受け入れて変換し且つ第3の電圧V3を出力し、更にブリッジ・ユニット14へ供給する。
【００３９】
例を挙げると、接続ポート16が電子装置9の伝送する5ボルトの電圧を受け入れるが、当然に5ボルトの電圧をこれらのハードディスク10へ直接に供給できることにより、前記ハードディスク10が動作し、更に第1の変換素子182により電源を受け入れ且つ3.3ボルトの第1の電圧V1となるように変換し、そして第1の電圧V1を、制御ユニット12a、ブリッジ・ユニット14、第2の変換素子184と第3の変換素子186へ供給するが、その中でも、第2の変換素子184により、1.8ボルトに変換する第2の電圧V2を取り扱いし、間もなく第2の電圧V2を制御ユニット12aへ供給する。第3の変換素子186により、1.2ボルトに変換する第3の電圧V3を取り扱いし、間もなく第3の電圧V3をブリッジ・ユニット14へ供給する。
【００４０】
取り上げる価値があるのは、制御ユニット12aがディスク・アレー・コントローラー122を有し、SATA信号を各ハードディスク10へ伝送するために用いられる。これにより、これらのハードディスク10を幾つかのディスク・アレーとなるように組み合わせる。実務上に、ディスク・アレー（Redundant Array of Inexpensive Disk、RAID）が、既に複数種の異なる格納モード、例えばRAID0、RAID1、RAID+1、RAID2、RAID3、RAID4、RAID5、RAID6、RAID7、RAID10、RAID30とRAID50などの異なる応用方面のディスク・アレー（RAID）を、有するが、この電子装置9により、これらのハードディスク10を、一つの単独のハードディスク又は一つの単独の論理格納ハードディスクと看做す。当然にディスク・アレー・コントローラー122も、データを強化する整合度、間違いの許容を強化する機能および取扱量や容量を増加する効用を、有するが、これにより、これらのハードディスクを幾つかのディスク・アレーとなるように整合し、且つこれらのディスク・アレーを、異なる格納モードとなるように区別できることにより、より有効な伝送効果およびデータ・バックアップ支援機能を達成し、ひいてはこれらのハードディスク10のデータの安全性を保護する。
【００４１】
前述の差異を除く以外に、所属する技術分野における通常の知識を有する者が知るべき通りで、実施例２の操作部分が実質的に実施例１と等価なので、所属する技術分野における通常の知識を有する者が、実施例１および前述の差異を参照した後に、簡易に推測できるべきで、従ってここに余計に陳述しない。
【実施例３】
【００４２】
図３が本発明の他の実施例の外接式記憶装置の機能のブロック模式図である。図３を参照する。本実施例の外接式記憶装置1bと前述の第1の実施例の外接式記憶装置1が類似し、例えば外接式記憶装置1bも、電子装置9の電源を受け入れてもよく、且つ各ハードディスク10へ直接に供給してもよい。然しながら、外接式記憶装置1b、1の間に依然として差異が存在するが、これは、電圧変換回路18bが一つの第4の変換素子188と一つの第5の変換素子190を含み、その中でも、第4の変換素子188が接続ポート16、第5の変換素子190、ブリッジ・ユニット14と制御ユニット12aを電気的に接続し、そして第5の変換素子190が第4の変換素子188とブリッジ・ユニット14を電気的に接続することにある。
【００４３】
詳しく言えば、第4の変換素子188がデュアル出力ポートのパルス変調器で、この第4の変換素子188により、それぞれ第1の電圧V4と第2の電圧V5を出力でき、第1の電圧V4を、制御ユニット12aとブリッジ・ユニット14へ供給し、そして第2の電圧V5を制御ユニット12aと第5の変換素子190へ供給し、更に第5の変換素子190が低ドロップアウト電圧レギュレータで、第5の変換素子190が第2の電圧V5を受け入れて変換し且つ第3の電圧V6を出力し、第3の電圧V6をブリッジ・ユニット14へ供給する。
【００４４】
例を挙げると、接続ポート16が電子装置9の伝送する5ボルトの電圧を受け入れるが、当然に5ボルトの電圧をこれらのハードディスク10へ直接に供給できることにより、これらのハードディスク10が動作し、更に第4の変換素子188により、5ボルトの電圧を受け入れ且つ3.3ボルトの第1の電圧V4及び1.8ボルトの第2の電圧V5となるように変換し、第1の電圧V4を、制御ユニット12aとブリッジ・ユニット14へ供給し、そして第2の電圧V5を制御ユニット12aへ供給するが、その他にも、第5の変換素子190により、1.2ボルトに変換する第3の電圧V6を取り扱いし、間もなく第3の電圧V6をブリッジ・ユニット14へ供給する。
【００４５】
前述の差異を除く以外に、所属する技術分野における通常の知識を有する者が知るべき通りで、第3の実施例の操作部分が実質的に第1の実施例と等価なので、所属する技術分野における通常の知識を有する者が、第1の実施例および前述の差異を参照した後に、簡易に推測できるべきで、従ってここに余計に陳述しない。
【実施例４】
【００４６】
図４が本発明の他の実施例の外接式記憶装置の機能のブロック模式図である。図４を参照する。本実施例の外接式記憶装置1cと前述の第1の実施例の外接式記憶装置1が類似し、例えば外接式記憶装置1cも、電子装置9の電源を受け入れ、各ハードディスク10へ直接に供給してもよい。然しながら、外接式記憶装置1c、1の間に依然として差異が存在するが、これは、電圧変換回路18cが一つの第4の変換素子188aと一つの第5の変換素子190aを含み、その中でも、第4の変換素子188aが接続ポート16、第5の変換素子190a、ブリッジ・ユニット14と制御ユニット12aを電気的に接続し、そして第5の変換素子190aが第4の変換素子188a、ブリッジ・ユニット14と制御ユニット12aを電気的に接続することにある。
【００４７】
詳しく言えば、第4の変換素子188aが低ドロップアウト電圧レギュレータで、第5の変換素子190aがデュアル出力ポートのパルス変調器で、第4の変換素子188aが第5の変換素子190aの入力ポートを電気的に接続し、この第5の変換素子190aにより、第4の変換素子188aの伝送する第1の電圧V7を受け入れ、且つ第2の電圧V8と第3の電圧V9を出力する。
【００４８】
例を挙げると、接続ポート16が電子装置9の伝送する5ボルトの電圧を受け入れるが、当然に5ボルトの電圧をこれらのハードディスク10へ直接に供給でき、更に第4の変換素子188aにより、取り扱いし且つ3.3ボルトの第1の電圧V7となるように変換し、第1の電圧V7を、それぞれ第5の変換素子190a、制御ユニット12aとブリッジ・ユニット14へ供給し、その中でも、第5の変換素子190aにより、1.8ボルトに変換する第2の電圧V8及び1.2ボルトに変換する第3の電圧V9を取り扱いし、且つ第2の電圧V8を制御ユニット12aへ提供し、更に第3の電圧V9をブリッジ・ユニット14へ提供する。
【００４９】
前述の差異を除く以外に、所属する技術分野における通常の知識を有する者が知るべき通りで、実施例４の操作部分が実質的に実施例１と等価なので、所属する技術分野における通常の知識を有する者が、実施例１および前述の差異を参照した後に、簡易に推測できるべきで、従ってここに余計に陳述しない。
【実施例５】
【００５０】
図５が本発明の他の実施例の外接式記憶装置の駆動方法のフローチャートである。図５と図１を参照する。先ず、ステップS501の中において、一つの伝送線20を提供して一つの外接式記憶装置1と一つの電子装置9との間を電気的に接続するが、実務上に伝送線20が例えばY型の伝送線で、その中でも、Y型伝送線の二つの接続インターフェースが電子装置9を電気的に接続し、Y型伝送線の一つの接続インターフェースが外接式記憶装置1を電気的に接続し、この電子装置9により、1400ミリアンペア以上の電流を外接式記憶装置1へ提供する。
【００５１】
続いてステップS503の中において、外接式記憶装置1の一つの接続ポート16が電子装置9の提供する一つの電源を受け入れるかどうかを、判断するが、是と判断すれば、ステップS505を行い、否と判断すれば、更に伝送線20を再び外接式記憶装置1と電子装置9との間に挿着し、且つステップS501の判断を行なう。
【００５２】
外接式記憶装置1の接続ポート16が電子装置9の提供する電源を受け入れる時に、ステップS505の中に、電源が接続ポート16を経由して各ハードディスク10へ直接に伝送する。実務上に、ハードディスク10を駆動するために、比較的高い電圧および電流を需要するが、従って本発明は、電子装置9の提供する電源をハードディスク10へ直接に供給し、これにより、ハードディスク10が動作できる。次に電源は、更に電圧変換回路18を介して制御ユニット12及びブリッジ・ユニット14の需要に適合する電圧に変換する。
【００５３】
ステップS507の中において、外接式記憶装置1の一つの電圧変換回路18が電源を変換して一つの制御ユニット12及び一つのブリッジ・ユニット14へ給電する。実務上に制御ユニット12が2種類の必要な電圧を需要し、電圧の需要がそれぞれ3.3と1.8ボルトで、そしてブリッジ・ユニット14も2種類の必要な電圧を需要し、電圧の需要がそれぞれ3.3と1.2ボルトで、この制御ユニット12により、これらのハードディスク10を一つのディスク・アレーとなるように組み合わせてもよく、異なる動作モードをこれらのハードディスクへ提供することにより、有効な伝送効果およびデータ・バックアップ支援機能を達成し、ひいてはこれらのハードディスク10のデータの安全性を保護し、且つこれらのハードディスク10がデータ・アクセス動作を行なうように制御し、そしてブリッジ・ユニット14がUSB信号をSATA信号となるように変換してもよい。
【００５４】
これにより了解できるように、本発明の外接式記憶装置1の駆動方法は、電子装置9の電源の受け入れを介し、且つ前述の電源を運用することにより、前述の電源が最も大きな効率を外接式記憶装置1へ提供できるが、勿論、外接式記憶装置1の駆動回路が最も簡素化する方式により設計され、この本発明により、電気エネルギーの利用性および電気エネルギー節約の効果・機能を向上する。
【００５５】
より好ましい実施例の詳細な説明中において、ただ提出された具体的な実施例のみが、本発明の技術内容を便利に説明するために用いられ、そして本発明を前述の実施例に狭義的に制限することがないが、本発明の精神および以下の特許請求の範囲を逸脱しない状況では完成された各種な変更・実施が、何れも本発明の範囲に属する。従って本発明の保護範囲が、後で添付された特許請求の範囲に基づいて限定してもよい。
【産業上の利用可能性】
【００５６】
上記を総合し、本発明の精神は、主として伝送線を利用して電子装置と外接式記憶装置との間を電気的に接続し、且つ電子装置の伝送する電源をこれらのハードディスクへ直接に供給し、更に電圧変換回路を介して制御ユニットとブリッジ・ユニットの需要に合致する電圧となるように変換し、この制御ユニットにより、ディスクを制御してデータのアクセスを行う。その他にも、制御ユニットがディスク・アレー・コントローラーを有し、これにより、異なる格納モードをこれらのハードディスクへ提供することにより、有効な伝送効果およびデータ・バックアップ支援機能を達成することにより、ハードディスクのデータの安全性を保護する。前述の機制により、外接式記憶装置の駆動回路の設計を簡素化してもよく、且つ電気エネルギーの利用性および電気エネルギー節約の効果・機能を向上できる。
【符号の説明】
【００５７】
S501〜S507：本発明の実施例の各ステップ
V1、V4、V7：第1の電圧
V2、V5、V8：第2の電圧
V3、V6、V9：第3の電圧
1、1a、1b、1c：外接式記憶装置
9：電子装置
10：ハードディスク
12、12a：制御ユニット
14：ブリッジ・ユニット
16：接続ポート
18、18a、18b、18c：電圧変換回路
20：伝送線
122：ディスク・アレー・コントローラー
182：第1の変換素子  
184：第2の変換素子
186：第3の変換素子
188、188a：第4の変換素子
190、190a：第5の変換素子
202：第1の接続インターフェース
204：第2の接続インターフェース
206：第3の接続インターフェース
【図１】
2014081987.tif 000003
【図２】
2014081987.tif 000004
【図３】
2014081987.tif 000005
【図４】
2014081987.tif 000006
【図５】
2014081987.tif 000007