(57)【要約】      （修正有）【課題】メモリのワード線の限界寸法均一性をより高めることのできるパターニング方法およびメモリ素子の形成方法を提供する。【解決手段】基板１００上に、ターゲット層、犠牲層、第１マスク層を形成する。第１マスク層は、セル領域１１０，１３０内の第１マスクパターンと周辺領域１２０内の第２マスクパターンを有する。第１マスクパターンをマスクとして、一部の犠牲層を除去し、複数の犠牲パターンを形成し、各犠牲パターンの各側壁にスペーサーを形成する。犠牲パターンを除去する。少なくとも周辺領域１２０内のスペーサーを除去する。セル領域１１０，１３０上に第２マスク層を形成する。第２マスク層と残りのスペーサーをマスクとして、一部のターゲット層を除去し、セル領域１１０，１３０上に複数のワード線１１２ａ，１１２ｃを形成するとともに、周辺領域１２０に隣接する一部のセル領域１１０，１３０上に複数の選択ゲート１１２ｂを形成する。【選択図】図１ｍ
2014170912.tif 000002
【特許請求の範囲】
【請求項１】
第１領域および第２領域を有する基板を提供することと、
前記基板上に、ターゲット層、犠牲層および第１マスク層を順番に形成し、前記第１マスク層が、前記第１領域内にある複数の第１マスクパターンおよび前記第２領域内にある複数の第２マスクパターンを有することと、
前記第１マスクパターンをマスクとして、一部の前記犠牲層を除去し、複数の犠牲パターンを形成することと、
前記第１マスク層を除去することと、
前記各犠牲パターンの各側壁にスペーサーを形成することと、
前記犠牲パターンを除去することと、
少なくとも前記第２領域内の前記スペーサーを除去することと、
前記基板上に第２マスク層を形成し、前記第２領域に隣接する一部の前記第１領域を覆うことと、
前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、前記第１領域上に複数の第１ターゲットパターンを形成するとともに、前記第２領域に隣接する一部の前記第１領域上に第２ターゲットパターンを形成することと、
前記第２マスク層および残りの前記スペーサーを除去すること
を含むパターニング方法。
【請求項２】
前記第２ターゲットパターンの１つの側辺が、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺が、前記第２マスク層により定義される請求項１に記載のパターニング方法。
【請求項３】
前記第１領域が、セル領域であり、前記第２領域が、周辺領域である請求項１に記載のパターニング方法。
【請求項４】
前記基板が、さらに、第３領域を有し、前記第２領域が、前記第１領域と前記第３領域の間に位置し、
前記第１マスク層が、さらに、前記第３領域内にある複数の第３マスクパターンを有し、
前記第２マスク層が、さらに、前記第２領域に隣接する一部の前記第３領域を覆い、
前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、さらに、前記第３領域上に複数の第３ターゲットパターンを形成するとともに、前記第２領域に隣接する一部の前記第３領域上に前記第２ターゲットパターンを形成することを含む請求項１に記載のパターニング方法。
【請求項５】
前記第１領域および前記第３領域が、セル領域であり、前記第２領域が、周辺領域である請求項４に記載のパターニング方法。
【請求項６】
前記第２ターゲットパターンの１つの側辺が、それぞれ残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺が、それぞれ前記第２マスク層により定義される請求項４に記載のパターニング方法。
【請求項７】
前記第１マスクパターンと前記第３マスクパターンは、同じ線幅および同じ間隔を有する請求項４に記載のパターニング方法。
【請求項８】
前記第１マスクパターンと前記第３マスクパターンが、異なる線幅および異なる間隔を有する請求項４に記載のパターニング方法。
【請求項９】
前記第１領域に隣接する一部の前記第２マスクパターンと前記第１領域の前記第１マスクパターンが、同じ線幅および同じ間隔を有する請求項４に記載のパターニング方法。
【請求項１０】
前記第３領域に隣接する一部の前記第２マスクパターンと前記第３領域の前記第３マスクパターンが、同じ線幅および同じ間隔を有する請求項４に記載のパターニング方法。
【請求項１１】
少なくとも前記第２領域内の前記スペーサーを除去する方法が、
前記基板上に第３マスク層を形成して、一部の前記第１領域および一部の前記第３領域を覆い、少なくとも前記第２領域を露出させることと、
前記第３マスク層をマスクとして前記第２領域内の前記スペーサーを除去するとともに、同時に、前記第１領域および前記第３領域内の一部の前記スペーサーを除去し、前記犠牲パターン末端に対応する前記スペーサーのループを切断することと、
前記第３マスク層を除去すること
を含む請求項４に記載のパターニング方法。
【請求項１２】
前記基板が、さらに、第４領域を有し、前記第１領域が、前記第２領域と前記第４領域の間に位置し、
前記第１マスク層が、さらに、前記第４領域内にある複数の第３マスクパターンを有し、
前記第２マスク層が、さらに、前記第４領域に隣接する一部の前記第１領域を覆い、
前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、さらに、前記第４領域に隣接する一部の前記第１領域上に前記第２ターゲットパターンを形成することを含む請求項１に記載のパターニング方法。
【請求項１３】
前記第１領域が、セル領域であり、前記第２領域および前記第４領域が、周辺領域である請求項１２に記載のパターニング方法。
【請求項１４】
前記第２ターゲットパターンの１つの側辺が、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺が、前記第２マスク層により定義される請求項１２に記載のパターニング方法。
【請求項１５】
前記第１領域に隣接する一部の前記第２マスクパターンおよび前記第４領域に隣接する一部の前記第３マスクパターンと、前記第１領域の前記第１マスクパターンが、同じ線幅および同じ間隔を有する請求項１２に記載のパターニング方法。
【請求項１６】
少なくとも前記第２領域内の前記スペーサーを除去する方法が、
前記基板上に第３マスク層を形成して、一部の前記第１領域を覆い、少なくとも前記第２領域および前記第４領域を露出させることと、
前記第３マスク層をマスクとして、前記第２領域および前記第４領域内の前記スペーサーを除去するとともに、同時に、前記第１領域内の一部の前記スペーサーを除去し、前記犠牲パターン末端に対応する前記スペーサーのループを切断することと、
前記第３マスク層を除去すること
を含む請求項１２に記載のパターニング方法。
【請求項１７】
前記第１領域に隣接する一部の前記第２マスクパターンと前記第１領域の前記第１マスクパターンが、同じ線幅および同じ間隔を有する請求項１に記載のパターニング方法。
【請求項１８】
前記第１マスク層を形成した後および前記犠牲パターンを形成する前に、さらに、前記第１マスク層を削減することを含み、前記第１マスク層を削減する方法が、エッチング工程を行うことを含む請求項１に記載のパターニング方法。
【請求項１９】
少なくとも前記第２領域内の前記スペーサーを除去する方法が、
前記基板上に第３マスク層を形成して、一部の前記第１領域を覆い、少なくとも前記第２領域を露出させることと、
前記第３マスク層をマスクとして、前記第２領域内の前記スペーサーを除去するとともに、同時に、前記第１領域内の一部の前記スペーサーを除去し、前記犠牲パターン末端に対応する前記スペーサーのループを切断することと、
前記第３マスク層を除去すること
を含む請求項１に記載のパターニング方法。
【請求項２０】
前記第１マスク層を形成する方法が、フォトマスクにより前記犠牲層上に前記第１マスク層を形成することを含む請求項１に記載のパターニング方法。
【請求項２１】
前記フォトマスクの形成方法が、
最初のフォトマスクデータのうち前記第２ターゲットパターンを定義するために用いるデータを除去することと、
除去された領域および隣接する空き領域に複数のダミーパターンデータを追加すること
を含む請求項２０に記載のパターニング方法。
【請求項２２】
少なくとも１つのセル領域および少なくとも１つの周辺領域を有する基板を提供することと、
前記基板上にターゲット層、犠牲層および第１マスク層を順番に形成し、前記第１マスク層が、前記セル領域内にある複数の第１マスクパターンおよび前記周辺領域内にある複数の第２マスクパターンを有することと、
前記第１マスク層をマスクとして、一部の前記犠牲層を除去し、複数の犠牲パターンを形成することと、
前記第１マスク層を除去することと、
前記各犠牲パターンの各側壁にスペーサーを形成することと、
前記犠牲パターンを除去することと、
少なくとも前記周辺領域内の前記スペーサーを除去することと、
前記基板上に第２マスク層を形成し、前記周辺領域に隣接する一部の前記セル領域を覆うことと、
前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、前記セル領域上に複数のワード線を形成するとともに、前記周辺領域に隣接する一部の前記セル領域上に複数の選択ゲートを形成することと、
前記第２マスク層および残りの前記スペーサーを除去すること
を含むメモリ素子の形成方法。
【請求項２３】
前記第１マスクパターンと前記第２マスクパターンが、同じ線幅および同じ間隔を有する請求項２２に記載のメモリ素子の形成方法。
【請求項２４】
前記セル領域に隣接する一部の前記第２マスクパターンと前記セル領域の前記第１マスクパターンが、同じ線幅および同じ間隔を有する請求項２２に記載のメモリ素子の形成方法。
【請求項２５】
前記周辺領域内の前記第２マスクパターンが、鏡面対称を示す請求項２４に記載のメモリ素子の形成方法。
【請求項２６】
前記第１マスク層を形成した後および前記犠牲パターンを形成する前に、さらに、前記第１マスク層を削減することを含むとともに、前記第１マスク層を削減する方法が、エッチング工程を行うことを含む請求項２２に記載のメモリ素子の形成方法。
【請求項２７】
少なくとも前記周辺領域内の前記スペーサーを除去する方法が、
前記基板上に第３マスク層を形成して、一部の前記セル領域を覆い、少なくとも前記周辺領域を露出させることと、
前記第３マスク層をマスクとして、前記周辺領域内の前記スペーサーを除去するとともに、同時に、前記セル領域内の一部の前記スペーサーを除去して、前記犠牲パターン末端に対応する前記スペーサーのループを除去することと、
前記第３マスク層を除去すること
を含む請求項２２に記載のメモリ素子の形成方法。
【請求項２８】
前記各選択ゲートの１つの側辺が、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺が、前記第２マスク層により定義される請求項２２に記載のメモリ素子の形成方法。
【請求項２９】
前記第１マスク層を形成する方法が、フォトマスクにより前記犠牲層上に前記第１マスク層を形成することを含む請求項２２に記載のメモリ素子の形成方法。
【請求項３０】
前記フォトマスクの形成方法が、
最初のフォトマスクデータのうち前記選択ゲートを定義するために用いるデータを除去することと、
除去された領域および隣接する空き領域内に複数のダミーパターンデータを追加すること
を含む請求項２９に記載のメモリ素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスおよび半導体素子の形成方法に関するものであり、特に、パターニング方法およびメモリ素子の形成方法に関するものである。
【背景技術】
【０００２】
非揮発性メモリは、データの書き込み、読み取り、削除等を何度も行うことができるという特性を有し、且つ停電時でも既に保存した情報を保留することができるため、パソコンや消費者向け電子製品に広く応用されている。非揮発性メモリは、集積度が高くなればなるほど、限界寸法（critical dimension,ＣＤ）が小さくなる。リソグラフィにおける光源解像度の制限を克服するため、スペーサー自己統合型ダブルパターニング（spacer self-aligned double patterning，ＳＡＤＰ）の方法が開発され、素子の集積度を増やすことができるようになった。しかし、現行の技術では、メモリの複数のワード線を定義する時、周辺部に隣接するワード線の線幅が周辺部の影響を受けて、ターゲット値まで正確に制御することが難しく、ワード線の限界寸法均一性（critical dimension uniformity，ＣＤＵ）を低下させ、さらには素子の機能を下げることもある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、メモリのワード線の限界寸法均一性をより高めることのできるパターニング方法およびメモリ素子の形成方法を提供する。
【課題を解決するための手段】
【０００４】
本発明は、パターニング方法を提供する。基板を提供する。基板は、第１領域および第２領域を有する。基板上に、ターゲット層、犠牲層および第１マスク層を順番に形成する。第１マスク層は、第１領域内にある複数の第１マスクパターンおよび第２領域内にある複数の第２マスクパターンを有する。第１マスクパターンをマスクとして、一部の犠牲層を除去し、複数の犠牲パターンを形成する。第１マスク層を除去する。各犠牲パターンの各側壁にスペーサーを形成する。犠牲パターンを除去する。少なくとも第２領域内のスペーサーを除去する。基板上に第２マスク層を形成し、第２領域に隣接する一部の第１領域を覆う。第２マスク層および残りのスペーサーをマスクとして、一部のターゲット層を除去し、第１領域上に複数の第１ターゲットパターンを形成するとともに、第２領域に隣接する一部の第１領域上に第２ターゲットパターンを形成し、第２マスク層および残りのスペーサーを除去する。
【０００５】
本発明の１つの実施形態において、前記第２ターゲットパターンの１つの側辺は、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺は、前記第２マスク層により定義される。
【０００６】
本発明の１つの実施形態において、前記第１領域は、セル領域であり、前記第２領域は、周辺領域である。
【０００７】
本発明の１つの実施形態において、前記基板は、さらに、第３領域を有する。前記第２領域は、前記第１領域と前記第３領域の間に位置する。前記第１マスク層は、さらに、前記第３領域内にある複数の第３マスクパターンを有する。前記第２マスク層は、さらに、前記第２領域に隣接する一部の前記第３領域を覆う。また、前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、さらに、前記第３領域上に複数の第３ターゲットパターンを形成するとともに、前記第２領域に隣接する一部の前記第３領域上に前記第２ターゲットパターンを形成することを含む。
【０００８】
本発明の１つの実施形態において、前記第１領域および前記第３領域は、セル領域であり、前記第２領域は、周辺領域である。
【０００９】
本発明の１つの実施形態において、前記第２ターゲットパターンの１つの側辺は、それぞれ残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺は、それぞれ前記第２マスク層により定義される。
【００１０】
本発明の１つの実施形態において、上述した第１マスクパターンと第３マスクパターンは、同じ線幅および同じ間隔を有する。
【００１１】
本発明の１つの実施形態において、上述した第１マスクパターンと第３マスクパターンは、異なる線幅および異なる間隔を有する。
【００１２】
本発明の１つの実施形態において、上述した第１領域に隣接する一部の第２マスクパターンと第１領域の第１マスクパターンは、同じ線幅および同じ間隔を有する。
【００１３】
本発明の１つの実施形態において、上述した第３領域に隣接する一部の第２マスクパターンと第３領域の第３マスクパターンは、同じ線幅および同じ間隔を有する。
【００１４】
本発明の１つの実施形態において、上述した少なくとも第２領域内のスペーサーを除去する方法は、以下のステップを含む。基板上に第３マスク層を形成して、一部の第１領域および一部の第３領域を覆い、少なくとも第２領域を露出させる。第３マスク層をマスクとして、第２領域内のスペーサーを除去するとともに、同時に、第１領域および第３領域内の一部のスペーサーを除去し、犠牲パターン末端に対応するスペーサーのループ（loop）を切断する。第３マスク層を除去する。
【００１５】
本発明の１つの実施形態において、前記基板は、さらに、第４領域を有し、前記第１領域は、前記第２領域と前記第４領域の間に位置する。前記第１マスク層は、さらに、前記第４領域内にある複数の第３マスクパターンを有する。前記第２マスク層は、さらに、前記第４領域に隣接する一部の前記第１領域を覆う。前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、さらに、前記第４領域に隣接する一部の前記第１領域上に前記第２ターゲットパターンを形成することを含む。
【００１６】
本発明の１つの実施形態において、前記第１領域は、セル領域であり、前記第２領域および前記第４領域は、周辺領域である。
【００１７】
本発明の１つの実施形態において、前記第２ターゲットパターンの１つの側辺は、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺は、前記第２マスク層により定義される。
【００１８】
本発明の１つの実施形態において、前記第１領域に隣接する一部の前記第２マスクパターンおよび前記第４領域に隣接する一部の前記第３マスクパターンと、前記第１領域の前記第１マスクパターンは、同じ線幅および同じ間隔を有する。
【００１９】
本発明の１つの実施形態において、少なくとも前記第２領域内の前記スペーサーを除去する方法は、以下のステップを含む。前記基板上に第３マスク層を形成して、一部の前記第１領域を覆い、少なくとも前記第２領域および前記第４領域を露出させる。前記第３マスク層をマスクとして、前記第２領域および前記第４領域内の前記スペーサーを除去するとともに、同時に、前記第１領域内の一部の前記スペーサーを除去し、前記犠牲パターン末端に対応する前記スペーサーのループを切断する。前記第３マスク層を除去する。
【００２０】
本発明の１つの実施形態において、前記第１領域に隣接する一部の前記第２マスクパターンと前記第１領域の前記第１マスクパターンは、同じ線幅および同じ間隔を有する。
【００２１】
本発明の１つの実施形態において、前記第１マスク層を形成した後、および前記犠牲パターンを形成する前に、さらに、前記第１マスク層を削減することを含む。前記第１マスク層を削減する方法は、エッチング工程を行うことを含む。
【００２２】
本発明の１つの実施形態において、少なくとも前記第２領域内の前記スペーサーを除去する方法は、以下のステップを含む。前記基板上に第３マスク層を形成して、一部の前記第１領域を覆い、少なくとも前記第２領域を露出させる。前記第３マスク層をマスクとして、前記第２領域内の前記スペーサーを除去するとともに、同時に、前記第１領域内の一部の前記スペーサーを除去し、前記犠牲パターン末端に対応する前記スペーサーのループを切断する。前記第３マスク層を除去する。
【００２３】
本発明の１つの実施形態において、前記第１マスク層を形成する方法は、フォトマスクにより犠牲層上に第１マスク層を形成することを含む。
【００２４】
本発明の１つの実施形態において、上述したフォトマスクの形成方法は、最初のフォトマスクデータのうち第２ターゲットパターンを定義するために用いるデータを除去し、除去された領域および隣接する空き領域に複数のダミーパターン（dummy pattern）データを追加する。
【００２５】
本発明は、また、メモリ素子の形成方法を提出する。基板を提供する。基板は、少なくとも１つのセル領域（cell area）および少なくとも１つの周辺領域（periphery area）を有する。基板上にターゲット層、犠牲層および第１マスク層を順番に形成する。第１マスク層は、セル領域内にある複数の第１マスクパターンおよび周辺領域内にある複数の第２マスクパターンを有する。第１マスク層をマスクとして、一部の犠牲層を除去し、複数の犠牲パターンを形成する。第１マスク層を除去する。各犠牲パターンの各側壁にスペーサーを形成する。犠牲パターンを除去する。少なくとも周辺領域内のスペーサーを除去する。基板上に第２マスク層を形成し、周辺領域に隣接する一部のセル領域を覆う。第２マスク層および残りのスペーサーをマスクとして、一部のターゲット層を除去し、セル領域上に複数のワード線を形成するとともに、周辺領域に隣接する一部のセル領域上に複数の選択ゲート（select gate）を形成する。第２マスク層および残りのスペーサーを除去する。
【００２６】
本発明の別の実施形態において、上述した第１マスクパターンと第２マスクパターンは、同じ線幅および同じ間隔を有する。
【００２７】
本発明の別の実施形態において、上述したセル領域に隣接する一部の第２マスクパターンとセル領域の第１マスクパターンは、同じ線幅および同じ間隔を有する。
【００２８】
本発明の別の実施形態において、上述した周辺領域内の前記第２マスクパターンは、鏡面対称を示す。
【００２９】
本発明の別の実施形態において、上述した第１マスク層を形成した後および犠牲パターンを形成する前に、さらに、第１マスク層を削減することを含む。
【００３０】
本発明の別の実施形態において、上述した第１マスク層を削減する方法は、エッチング工程を行うことを含む。
【００３１】
本発明の別の実施形態において、上述した少なくとも周辺領域内のスペーサーを除去する方法は、以下のステップを含む。基板上に第３マスク層を形成して、一部のセル領域を覆い、少なくとも周辺領域を露出させる。第３マスク層をマスクとして、周辺領域内のスペーサーを除去するとともに、同時に、セル領域内の一部のスペーサーを除去して、犠牲パターン末端に対応するスペーサーのループを除去する。第３マスク層を除去する。
【００３２】
本発明の別の実施形態において、前記各選択ゲートの１つの側辺は、残りのスペーサーのうちの１つにより定義され、もう１つの側辺は、第２マスク層により定義される。
【００３３】
本発明の別の実施形態において、上述した第１マスク層を形成する方法は、フォトマスクにより犠牲層上に第１マスク層を形成することを含む。
【００３４】
本発明の別の実施形態において、上述したフォトマスクの形成方法は、最初のフォトマスクデータのうち選択ゲートを定義するために用いるデータを除去するとともに、除去された領域および隣接する空き領域内に複数のダミーパターンデータを追加することを含む。
【発明の効果】
【００３５】
以上のように、本発明のパターニング方法およびメモリ素子の形成方法では、まず、最初のフォトマスクデータのうち密集領域の選択ゲートを除去するとともに、除去された領域および密集領域に隣接する空き領域中に、同じ線幅および同じ間隔の複数のダミーパターンを追加して、修正されたフォトマスクデータを形成する。修正された前記フォトマスクにより空き領域中にダミーパターンを追加するため、修正された前記フォトマスクによりワード線を定義する時に、周知の周辺領域に隣接するワード線が周辺領域の影響を受けて限界寸法均一性が悪くなる問題を回避することができる。このようにして、フォトマスクの数を変えずに、メモリのワード線の限界寸法均一性を高めることができる。
【００３６】
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００３７】
【図１】図１ａ〜図１ｍは、本発明の１つの実施形態に係るパターニング方法の断面概略図である。
【図２】図２ａ〜図２ｃは、本発明の１つの実施形態に係る第１フォトマスクの設計フローチャートである。図２ｃ−１〜図２ｃ−２は、本発明の別の実施形態に係る第１フォトマスク設計である。
【図３】図３ａ〜図３ｇは、本発明の別の実施形態に係るパターニング方法の断面概略図である。
【図４】図４は、本発明のパターニング方法および周知の方法から得られた限界寸法均一性の結果を比較した比較図である。
【発明を実施するための形態】
【００３８】
図１ａ〜図１ｍは、本発明の１つの実施形態に係るパターニング方法の断面概略図である。
【００３９】
図１ａを参照すると、まず、基板１００を提供する。基板１００は、第１領域１１０、第２領域１２０および第３領域１３０を有し、第２領域１２０は、第１領域１１０と第３領域１３０の間に位置する。基板１００は、例えば、シリコン基板またはその他の半導体基板である。１つの実施形態において、第１領域１１０および第３領域１３０は、例えば、メモリのセル領域であり、且つ、第２領域１２０は、例えば、メモリの周辺領域または空き領域である。また、基板１００上に、ターゲット層１０２および犠牲層１０４を順番に形成する。ターゲット層１０２は、例えば、単一層または堆積層である。１つの実施形態において、ターゲット層１０２が、例えば、単一層である時、材料は、例えば、ドープされたポリシリコンである。別の実施形態において、ターゲット層１０２が、例えば、誘電層と導電層の堆積層である時、材料は、例えば、それぞれ酸化ケイ素およびドープされたポリシリコンである。ターゲット層１０２の形成方法は、例えば、化学気相成長法（chemical vapor deposition，ＣＶＤ）である。犠牲層１０４の材料は、例えば、カーボン層またはその他の適切な材料であり、その形成方法は、例えば、化学気相成長法である。
【００４０】
続いて、犠牲層１０４上にマスク層１０６を形成する。マスク層１０６は、例えば、パターニングされたフォトレジスト層であり、その形成方法は、例えば、リソグラフィである。マスク層１０６は、第１領域１１０内にある複数の第１マスクパターン１０６ａ、第２領域１２０内にある複数の第２マスクパターン１０６ｂおよび第３領域１３０内にある複数の第３マスクパターン１０６ｃを有する。第２マスクパターン１０６ｂは、第２マスクパターン１０６ｂ−１および第２マスクパターン１０６ｂ−２を含む。また、第１領域１１０に隣接する一部の第２マスクパターン１０６ｂ−１と第１領域１１０の第１マスクパターン１０６ａは、同じ線幅および同じ間隔を有し、第３領域１３０に隣接する一部の第２マスクパターン１０６ｂ−２と第３領域１３０の第３マスクパターン１０６ｃは、同じ線幅および同じ間隔を有する。
【００４１】
１つの実施形態において、第１マスクパターン１０６ａおよび第３マスクパターン１０６ｃは、メモリのワード線を形成するために用いられるため、第１マスクパターン１０６ａと第３マスクパターン１０６ｃは、同じ線幅および同じ間隔を有することができる。すなわち、第１マスクパターン１０６ａの線幅Ｗａと間隔Ｐａは、それぞれ第３マスクパターン１０６ｃの線幅Ｗｃと間隔Ｐｃと同じである。また、第１領域１１０に隣接する一部の第２マスクパターン１０６ｂ−１と第１領域１１０の第１マスクパターン１０６ａは、同じ線幅および同じ間隔を有し、第３領域１３０に隣接する一部の第２マスクパターン１０６ｂ−２と第３領域１３０の第３マスクパターン１０６ｃは、同じ線幅および同じ間隔を有するため、線幅Ｗａ、ＷｂおよびＷｃは全て同じであり、且つ、間隔Ｐａ、ＰｂおよびＰｃは全て同じである。例を挙げて説明すると、線幅Ｗａ、ＷｂおよびＷｃは、約１０ｎｍ〜１５０ｎｍであり、且つ、間隔Ｐａ、ＰｂおよびＰｃは、約２０ｎｍ〜３００ｎｍである。しかしながら、本発明はこれに限定されない。別の実施形態において、第１マスクパターン１０６ａと第３マスクパターン１０６ｃは、異なる線幅または異なる間隔を有してもよい。この時、第１領域１１０に隣接する一部の第２マスクパターン１０６ｂ−１と第３領域１３０に隣接する一部の第２マスクパターン１０６ｂ−２の線幅および間隔は異なる。
【００４２】
本実施形態において、マスク層１０６を形成する方法は、第１フォトマスク（図示せず）により犠牲層１０４上にマスク層１０６を形成することを含む。
【００４３】
マスク層１０６を形成するための第１フォトマスクの設計概念は、マスク層１０６において、第１領域１１０に隣接する一部の第２マスクパターン１０６ｂ−１と第１領域１１０の第１マスクパターン１０６ａが同じ線幅および同じ間隔を有するようにし、第３領域１３０に隣接する一部の第２マスクパターン１０６ｂ−２と第３領域１３０の第３マスクパターン１０６ｃが同じ線幅および同じ間隔を有するようにすることである。第１マスクパターン１０６ａと第３マスクパターン１０６ｃが同じ線幅および同じ間隔を有する時、一部の第２マスクパターン１０６ｂ−１と一部の第２マスクパターン１０６ｂ−２も同じ線幅および同じ間隔を有する。この時、第２領域１２０の中心部分にある少なくとも１つの第２マスクパターン１０６ｂは、一部の第２マスクパターン１０６ｂ−１、１０６ｂ−２と同じ線幅および同じ間隔を有してもよく、あるいは、第２領域１２０の中心部分にある少なくとも１つの第２マスクパターン１０６ｂは、一部の第２マスクパターン１０６ｂ−１、１０６ｂ−２と異なる線幅または異なる間隔を有してもよい。また、第１マスクパターン１０６ａと第３マスクパターン１０６ｃが異なる線幅または異なる間隔を有する時、一部の第２マスクパターン１０６ｂ−１と一部の第２マスクパターン１０６ｂ−２も異なる線幅または異なる間隔を有する。この時、第２領域１２０の中心部分にある少なくとも１つの第２マスクパターン１０６ｂは、一部の第２マスクパターン１０６ｂ−１のみと同じ線幅および同じ間隔を有してもよく、または、一部の第２マスクパターン１０６ｂ−２のみと同じ線幅および同じ間隔を有してもよく、あるいは、第２領域１２０の中心部分にある少なくとも１つの第２マスクパターン１０６ｂは、一部の第２マスクパターン１０６ｂ−１、１０６ｂ−２のいずれとも異なる線幅または異なる間隔を有してもよい。以下に、第１マスクパターン１０６ａと第３マスクパターン１０６ｃが同じ線幅および同じ間隔を有する実施例を用いて、第１フォトマスクの設計フローについて例示的に説明する。
【００４４】
図２ａ〜図２ｃは、本発明の１つの実施形態に係る第１フォトマスクの設計フローチャートである。図２ａ〜図２ｃを参照すると、上述した第１フォトマスクの形成方法は、以下のステップを含む。最初のフォトマスクデータ２０２は、２つの密集領域２１０および１つの空き領域２２０を含む。空き領域２２０は、密集領域２１０の間に配置される。第１ターゲットパターンデータ２０２ａ、第２ターゲットパターンデータ２０２ｂおよび第３ターゲットパターンデータ２０２ｃは、密集領域２１０内に位置する。第１ターゲットパターンデータ２０２ａおよび第３ターゲットパターンデータ２０２ｃは、例えば、ワード線データであり、第２ターゲットパターンデータ２０２ｂは、例えば、選択ゲートデータである。
【００４５】
最初のフォトマスクデータ２０２内の第２ターゲットパターンデータ２０２ｂを除去して、図２ｂのようなフォトマスクデータ２０４を形成する。続いて、除去された領域２１１および隣接する空き領域２２０中に複数のダミーパターンデータ２０２ｄを追加して、図２ｃのようなフォトマスクデータ２０６を形成する。
【００４６】
１つの実施形態において、除去された領域２１１および隣接する空き領域２２０内の複数のダミーパターンデータは、鏡面対称を示す。しかしながら、本発明はこれに限定されず、除去された領域２１１および隣接する空き領域２２０内の複数のダミーパターンデータは、鏡面対称を示さなくてもよい。１つの実施形態において、除去された領域２１１および隣接する空き領域２２０の距離がちょうど良く同じ線幅および同じ間隔のダミーパターンデータを追加した時、図２ｃのような配置を形成する。別の実施形態において、除去された領域２１１および隣接する空き領域２２０の距離がちょうど良く同じ線幅および同じ間隔のダミーパターンデータを追加できない時、空き領域２２０の中心部分に２つのダミーパターンデータ２０２ｅまたは１つのダミーパターンデータ２０２ｆを追加してもよい。具体的に説明すると、空き領域２２０の中心部分に２つのダミーパターンデータ２０２ｅを追加した時、複数のダミーパターンデータ２０２ｄ、２０２ｅは、図２ｃ−１に示したフォトマスクデータ２０６−１のような鏡面対称を示す。空き領域２２０の中心部分に１つのダミーパターンデータ２０２ｆを追加した時、複数のダミーパターンデータ２０２ｄ、２０２ｅは、図２ｃ−２に示したフォトマスクデータ２０６−２のような鏡面対称を示す。
【００４７】
図１ｂを参照すると、本実施形態において、マスク層１０６を形成した後にマスク層１０６を削減し、削減されたマスク層１１６を形成する。マスク層１０６を削減する方法は、ドライエッチング等のエッチング工程を行うことを含む。削減されたマスク層１１６の線幅は、例えば、約５ｎｍ〜８０ｎｍである。しかしながら、本発明はこれに限定されず、必要に応じてマスク層１０６を削減するステップを省略してもよい。
【００４８】
図１ｃ〜図１ｄを参照すると、その後、削減されたマスク層１１６をマスクとして、一部の犠牲層１０４を除去し、複数の犠牲パターン１１４を形成する。一部の犠牲層１０４を除去する方法は、例えば、ドライエッチング工程またはウェットエッチング工程を行うことである。続いて、削減されたマスク層１１６を除去する。削減されたマスク層１１６を除去する方法は、例えば、ウェットエッチング工程を行うことである。
【００４９】
図１ｅおよび図１ｆを参照すると、その後、各犠牲パターン１１４とターゲット層１０２の上にスペーサー層１０８を順応的に（conformally）形成するとともに、スペーサー層１０８に対して異方性エッチング（anisotropic etching）工程を行い、各犠牲パターン１１４の各側壁１１４ａ上にスペーサー１１８を形成する。スペーサー層１０８の材料は、例えば、酸化ケイ素またはその他の絶縁材料であり、その形成方法は、例えば、化学気相成長法である。スペーサー層１０８の厚さは、例えば、約５ｎｍ〜８０ｎｍであり、且つ、スペーサー１１８の線幅は、例えば、約５ｎｍ〜８０ｎｍである。必要なスペーサー１１８の線幅は、スペーサー層１０８の厚さにより制御することができる。
【００５０】
図１ｇを参照すると、続いて、犠牲パターン１１４を除去する。犠牲パターン１１４を除去する方法は、例えば、ドライエッチング工程またはウェットエッチング工程を行うことである。
【００５１】
図１ｈ、図１ｉおよび図１ｊを参照すると、続いて、少なくとも第２領域１２０内のスペーサー１１８を除去する。スペーサー１１８を除去する方法は、例えば、ドライエッチング工程またはウェットエッチング工程を行うことである。本実施形態において、少なくとも第２領域１２０内のスペーサー１１８を除去する方法は、以下のステップを含む。基板１００上にマスク層１４２を形成し、マスク層１４２が一部の第１領域１１０および一部の第３領域１３０を覆い、第２領域１２０と、第１領域１１０および第３領域１３０において犠牲パターン１１４末端に対応するスペーサー１１８（図示せず）を露出させる。マスク層１４２は、例えば、パターニングされたフォトレジスト層であり、その形成方法は、例えば、第２フォトマスク（図示せず）を用いてリソグラフィを行うことである。マスク層１４２をマスクとして、第２領域１２０内のスペーサー１１８を除去するとともに、同時に、第１領域１１０および第３領域１３０内の一部のスペーサー１１８を除去して、犠牲パターン１１４末端に対応するスペーサー１１８のループを切断する。続いて、マスク層１４２を除去する。マスク層１４２を除去する方法は、例えば、ウェットエッチング工程を行うことである。
【００５２】
図１ｋ、図１ｌおよび図１ｍを参照すると、その後、基板１００上にマスク層１５０を形成し、マスク層１５０が第２領域１２０に隣接する一部の第１領域１１０および一部の第３領域１３０を覆う。マスク層１５０は、例えば、パターニングされたフォトレジスト層であり、その形成方法は、例えば、第３フォトマスク（図示せず）を用いてリソグラフィを行うことである。マスク層１５０および残りのスペーサー１１８をマスクとして、一部のターゲット層１０２を除去し、パターニングされたターゲット層１１２を形成する。一部のターゲット層１０２を除去する方法は、例えば、ドライエッチング工程を行うことである。つまり、マスク層１５０および残りのスペーサー１１８をマスクとして、一部のターゲット層１０２を除去し、第１領域１１０上に複数の第１ターゲットパターン１１２ａ、第３領域１３０上に複数の第３ターゲットパターン１１２ｃを形成するともに、第２領域１２０に隣接する一部の第１領域１１０と第２領域１２０に隣接する一部の第３領域１３０上にそれぞれ第２ターゲットパターン１１２ｂを形成する。１つの実施形態において、各第２ターゲットパターン１１２ｂの１つの側辺１１１ａは、残りのスペーサー１１８のうちの１つにより定義され、もう１つの側辺１１１ｂは、マスク層１５０（または第３フォトマスク）により定義される。第１ターゲットパターン１１２ａの線幅は、例えば、約５ｎｍ〜８０ｎｍであり、第２ターゲットパターン１１２ｂの線幅は、例えば、８０ｎｍよりも大きく、第３ターゲットパターン１１２ｃの線幅は、例えば、約５ｎｍ〜８０ｎｍである。１つの実施形態において、第１ターゲットパターン１１２ａおよび第３ターゲットパターン１１２ｃをメモリのワード線として使用し、第２ターゲットパターン１１２ｂを選択ゲートとして使用する。続いて、マスク層１５０および残りのスペーサー１１８を除去する。マスク層１５０を除去する方法は、例えば、ウェットエッチング工程を行うことである。スペーサー１１８を除去する方法は、例えば、ドライエッチング工程またはウェットエッチング工程を行うことである。
【００５３】
以上の実施形態では、第１領域１１０および第３領域１３０をメモリのセル領域とし、第１領域１１０と第３領域１３０の間に挟まれた第２領域１２０をメモリの周辺領域（または空き領域）として説明した。しかしながら、本発明はこれに限定されず、本発明の周辺領域（または空き領域）は、必ずしも２つのセル領域の間に挟まれる必要はない。本発明は、メモリセル領域と周辺領域（または空き領域）の隣接するパターニング工程に応用して、周知の周辺領域に隣接するパターンの線幅が周辺領域の影響を受けて限界寸法均一性が悪くなる問題を回避することができる。以下に、その他２種の異なる実施例を挙げて説明するが、本発明はこれに限定されない。
【００５４】
別の実施形態において、図１ｍを参照すると、基板１００は、第１領域１１０および第２領域１２０を含むが、第３領域１３０を含まない。第１領域１１０は、メモリのセル領域であり、第２領域１２０は、メモリの周辺領域または空き領域である。本実施例のパターニング方法は、上述した図１ａ〜図１ｍで開示した方法を用いることができるため、ここでは繰り返し説明しない。
【００５５】
図３ａ〜図３ｇは、本発明の別の実施形態に係るパターニング方法の断面概略図である。
【００５６】
別の実施形態において、図３ａを参照すると、基板１００は、第１領域１１０および第２領域１２０を含み、さらに、第４領域１４０を含むが、図１ａの第３領域１３０は含まない。第１領域１１０は、第４領域１４０と第２領域１２０の間に位置する。１つの実施形態において、第１領域１１０は、例えば、メモリのセル領域であり、且つ第２領域１２０および第４領域１４０は、例えば、メモリの周辺領域である。上述した図１ａ〜図１ｇで開示した方法に基づき、第１領域１１０、第２領域１２０および第４領域１４０上にターゲット層１０２およびスペーサー層１０８を形成する。
【００５７】
そして、図３ｂ、図３ｃおよび図３ｄを参照すると、続いて、少なくとも第２領域１２０および第４領域１４０内のスペーサー１１８を除去する。スペーサー１１８を除去する方法は、例えば、ドライエッチング工程またはウェットエッチング工程を行うことである。本実施形態において、少なくとも第２領域１２０および第４領域１４０内のスペーサー１１８を除去する方法は、以下のステップを含む。基板１００上にマスク層２４２を形成し、マスク層２４２が一部の第１領域１１０を覆い、第２領域１２０および第４領域１４０と、第１領域１１０内の犠牲パターン１１４末端に対応するスペーサー１１８（図示せず）を露出させる。マスク層２４２は、例えば、パターニングされたフォトレジスト層であり、その形成方法は、例えば、第２フォトレジスト（図示せず）を用いてリソグラフィを行うことである。マスク層２４２をマスクとして、第２領域１２０および第４領域１４０内のスペーサー１１８を除去するとともに、同時に、第１領域１１０内の一部のスペーサー１１８を除去して、犠牲パターン１１４末端に対応するスペーサー１１８のループを切断する。続いて、マスク層２４２を除去する。マスク層２４２を除去する方法は、例えば、ウェットエッチング工程を行うことである。
【００５８】
図３ｅ、図３ｆおよび図３ｇを参照すると、その後、基板１００上にマスク層２５０を形成し、マスク層２５０が第２領域１２０および第４領域１４０に隣接する一部の第１領域１１０を覆う。マスク層２５０は、例えば、パターニングされたフォトレジスト層であり、その形成方法は、例えば、第３フォトレジスト（図示せず）を用いてリソグラフィを行うことである。マスク層２５０および残りのスペーサー１１８をマスクとして、一部のターゲット層１０２を除去し、パターニングされたターゲット層１１２を形成する。一部のターゲット層１０２を除去する方法は、例えば、ドライエッチング工程を行うことである。つまり、マスク層２５０および残りのスペーサー１１８をマスクとして、一部のターゲット層１０２を除去し、第１領域１１０上に複数の第１ターゲットパターン１１２ａを形成するとともに、第２領域１２０および第４領域１４０に隣接する一部の第１領域１１０上にそれぞれ第２ターゲットパターン１１２ｂを形成する。１つの実施形態において、各第２ターゲットパターン１１２ｂの１つの側辺１１１ａは、残りのスペーサー１１８のうちの１つにより定義され、もう１つの側辺１１１ｂは、マスク層２５０（または第３フォトマスク）により定義される。第１ターゲットパターン１１２ａの線幅は、例えば、約５ｎｍ〜８０ｎｍであり、第２ターゲットパターン１１２ｂの線幅は、例えば、８０ｎｍよりも大きい。１つの実施形態において、第１ターゲットパターン１１２ａをメモリのワード線として使用し、第２ターゲットパターン１１２ｂを選択ゲートとして使用する。続いて、マスク層２５０および残りのスペーサー１１８を除去する。マスク層２５０を除去する方法は、例えば、ウェットエッチング工程を行うことである。スペーサー１１８を除去する方法は、例えば、ドライエッチング工程またはウェットエッチング工程を行うことである。
【００５９】
図４は、本発明のパターニング方法および周知の方法から得られた限界寸法均一性の結果を比較した比較図である。曲線４１０は、周知の方法を用いて得られた限界寸法（すなわち、ワード線の線幅）の分布であり、曲線４２０は、本発明のパターニング方法を用いて得られた限界寸法（すなわち、ワード線の線幅）の分布である。図中のワード線の位置は、セル領域中のワード線の位置の連続番号であり、曲線４１０、４２０の両端は、それぞれセル領域において周辺領域に隣接する２つのワード線である。図４の曲線４１０において、周知の方法（例えば、図２ａに示した最初のフォトマスクデータ２０２を用いてマスク層を形成する方法）の限界寸法の分布範囲は、１０ｎｍよりも大きく、図４の曲線４２０において、本発明のパターニング方法（例えば、図２ｃ（あるいは、図２ｃ−１または図２ｃ−２）に示したフォトマスクデータ２０６（あるいは、フォトマスクデータ２０６−１またはフォトマスクデータ２０６−２）を用いてマスク層を形成する方法）による限界寸法の分布範囲は、３ｎｍよりも小さい。したがって、本発明のパターニング方法により、周知の方法のワード線の境界に位置する限界寸法を正確に制御することが難しいという問題を改善することができ、限界寸法均一性をより高めることができる。
【００６０】
以上のように、本発明のパターニング方法およびメモリ素子の形成方法において、まず、最初のフォトデータ中の密集領域の選択ゲートを除去し、除去した領域および密集領域に隣接する空き領域中に同じ線幅および同じ間隔の複数のダミーパターンを追加して、修正されたフォトマスクデータを形成する。修正されたフォトマスクによりワード線を定義する。境界に位置するワード線は、同じ線幅および同じ間隔を有するダミーパターンに隣接するため、本発明のパターニング方法およびメモリ素子の形成方法は、現行の技術のワード線の境界に位置する限界寸法を精確に制御することが難しい（限界寸法均一性が悪い）という問題を回避することができる。続いて、不必要なダミーパターンを除去する。その後、選択ゲートを形成する。このようにして、フォトマスクの数を変えずに、メモリのワード線の限界寸法均一性をより高めることができる。
【００６１】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００６２】
１００  基板
１０２  ターゲット層
１０４  犠牲層
１０６、１４２、１５０、２４２、２５０  マスク層
１０６ａ  第１マスクパターン
１０６ｂ、１０６ｂ−１、１０６ｂ−２  第２マスクパターン
１０６ｃ  第３マスクパターン
１０８  スペーサー層
１１０  第１領域
１１１ａ、１１１ｂ  側辺
１１２  パターニングされたターゲット層
１１２ａ  第１ターゲットパターン
１１２ｂ  第２ターゲットパターン
１１２ｃ  第３ターゲットパターン
１１４  犠牲パターン
１１４ａ  側壁
１１６  削減されたマスク層
１１８  スペーサー
１２０  第２領域
１３０  第３領域
１４０  第４領域
２０２  最初のフォトマスクデータ
２０２ａ  第１ターゲットパターンデータ
２０２ｂ  第２ターゲットパターンデータ
２０２ｃ  第３ターゲットパターンデータ
２０４、２０６、２０６−１、２０６−２  フォトマスクデータ
２０２ｄ、２０２ｅ、２０２ｆ  ダミーパターンデータ
２１０  密集領域
２１１  除去された領域
２２０  空き領域
４１０、４２０  曲線
Ｐａ、Ｐｂ、Ｐｃ  間隔
Ｗａ、Ｗｂ、Ｗｃ  線幅
【図１ａ】
2014170912.tif 000003
【図１ｂ】
2014170912.tif 000004
【図１ｃ】
2014170912.tif 000005
【図１ｄ】
2014170912.tif 000006
【図１ｅ】
2014170912.tif 000007
【図１ｆ】
2014170912.tif 000008
【図１ｇ】
2014170912.tif 000009
【図１ｈ】
2014170912.tif 000010
【図１ｉ】
2014170912.tif 000011
【図１ｊ】
2014170912.tif 000012
【図１ｋ】
2014170912.tif 000013
【図１ｌ】
2014170912.tif 000014
【図１ｍ】
2014170912.tif 000015
【図２ａ】
2014170912.tif 000016
【図２ｂ】
2014170912.tif 000017
【図２ｃ】
2014170912.tif 000018
【図２ｃ−１】
2014170912.tif 000019
【図２ｃ−２】
2014170912.tif 000020
【図３ａ】
2014170912.tif 000021
【図３ｂ】
2014170912.tif 000022
【図３ｃ】
2014170912.tif 000023
【図３ｄ】
2014170912.tif 000024
【図３ｅ】
2014170912.tif 000025
【図３ｆ】
2014170912.tif 000026
【図３ｇ】
2014170912.tif 000027
【図４】
2014170912.tif 000028
【手続補正書】
【提出日】平成26年7月7日(2014.7.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１領域および第２領域を有する基板を提供することと、
前記基板上に、ターゲット層、犠牲層および第１マスク層を順番に形成し、前記第１マスク層が、前記第１領域内にある複数の第１マスクパターンおよび前記第２領域内にある複数の第２マスクパターンを有することと、
前記第１マスクパターンをマスクとして、一部の前記犠牲層を除去し、複数の犠牲パターンを形成することと、
前記第１マスク層を除去することと、
前記各犠牲パターンの各側壁にスペーサーを形成することと、
前記犠牲パターンを除去することと、
少なくとも前記第２領域内の前記スペーサーを除去することと、
前記基板上に第２マスク層を形成し、前記第２領域に隣接する一部の前記第１領域を覆うことと、
前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、前記第１領域上に複数の第１ターゲットパターンを形成するとともに、前記第２領域に隣接する一部の前記第１領域上に第２ターゲットパターンを形成することと、
前記第２マスク層および残りの前記スペーサーを除去すること
を含み、
前記第２ターゲットパターンの１つの側辺が、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺が、前記第２マスク層により定義されるパターニング方法。
【請求項２】
前記第１領域が、セル領域であり、前記第２領域が、周辺領域である請求項１に記載のパターニング方法。
【請求項３】
前記基板が、さらに、第３領域を有し、前記第２領域が、前記第１領域と前記第３領域の間に位置し、
前記第１マスク層が、さらに、前記第３領域内にある複数の第３マスクパターンを有し、
前記第２マスク層が、さらに、前記第２領域に隣接する一部の前記第３領域を覆い、
前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、さらに、前記第３領域上に複数の第３ターゲットパターンを形成するとともに、前記第２領域に隣接する一部の前記第３領域上に前記第２ターゲットパターンを形成することを含む請求項１に記載のパターニング方法。
【請求項４】
前記第１領域および前記第３領域が、セル領域であり、前記第２領域が、周辺領域である請求項３に記載のパターニング方法。
【請求項５】
前記第２ターゲットパターンの１つの側辺が、それぞれ残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺が、それぞれ前記第２マスク層により定義される請求項３に記載のパターニング方法。
【請求項６】
前記第１マスクパターンと前記第３マスクパターンは、同じ線幅および同じ間隔を有する請求項３に記載のパターニング方法。
【請求項７】
前記第１マスクパターンと前記第３マスクパターンが、異なる線幅および異なる間隔を有する請求項３に記載のパターニング方法。
【請求項８】
前記第１領域に隣接する一部の前記第２マスクパターンと前記第１領域の前記第１マスクパターンが、同じ線幅および同じ間隔を有する請求項３に記載のパターニング方法。
【請求項９】
前記第３領域に隣接する一部の前記第２マスクパターンと前記第３領域の前記第３マスクパターンが、同じ線幅および同じ間隔を有する請求項３に記載のパターニング方法。
【請求項１０】
少なくとも前記第２領域内の前記スペーサーを除去する方法が、
前記基板上に第３マスク層を形成して、一部の前記第１領域および一部の前記第３領域を覆い、少なくとも前記第２領域を露出させることと、
前記第３マスク層をマスクとして前記第２領域内の前記スペーサーを除去するとともに、同時に、前記第１領域および前記第３領域内の一部の前記スペーサーを除去し、前記犠牲パターン末端に対応する前記スペーサーのループを切断することと、
前記第３マスク層を除去すること
を含む請求項３に記載のパターニング方法。
【請求項１１】
前記基板が、さらに、第４領域を有し、前記第１領域が、前記第２領域と前記第４領域の間に位置し、
前記第１マスク層が、さらに、前記第４領域内にある複数の第３マスクパターンを有し、
前記第２マスク層が、さらに、前記第４領域に隣接する一部の前記第１領域を覆い、
前記第２マスク層および残りの前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、さらに、前記第４領域に隣接する一部の前記第１領域上に前記第２ターゲットパターンを形成することを含む請求項１に記載のパターニング方法。
【請求項１２】
前記第１領域が、セル領域であり、前記第２領域および前記第４領域が、周辺領域である請求項１１に記載のパターニング方法。
【請求項１３】
前記第２ターゲットパターンの１つの側辺が、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺が、前記第２マスク層により定義される請求項１１に記載のパターニング方法。
【請求項１４】
前記第１領域に隣接する一部の前記第２マスクパターンおよび前記第４領域に隣接する一部の前記第３マスクパターンと、前記第１領域の前記第１マスクパターンが、同じ線幅および同じ間隔を有する請求項１１に記載のパターニング方法。
【請求項１５】
少なくとも前記第２領域内の前記スペーサーを除去する方法が、
前記基板上に第３マスク層を形成して、一部の前記第１領域を覆い、少なくとも前記第２領域および前記第４領域を露出させることと、
前記第３マスク層をマスクとして、前記第２領域および前記第４領域内の前記スペーサーを除去するとともに、同時に、前記第１領域内の一部の前記スペーサーを除去し、前記犠牲パターン末端に対応する前記スペーサーのループを切断することと、
前記第３マスク層を除去すること
を含む請求項１１に記載のパターニング方法。
【請求項１６】
前記第１領域に隣接する一部の前記第２マスクパターンと前記第１領域の前記第１マスクパターンが、同じ線幅および同じ間隔を有する請求項１に記載のパターニング方法。
【請求項１７】
前記第１マスク層を形成した後および前記犠牲パターンを形成する前に、さらに、前記第１マスク層を削減することを含み、前記第１マスク層を削減する方法が、エッチング工程を行うことを含む請求項１に記載のパターニング方法。
【請求項１８】
少なくとも前記第２領域内の前記スペーサーを除去する方法が、
前記基板上に第３マスク層を形成して、一部の前記第１領域を覆い、少なくとも前記第２領域を露出させることと、
前記第３マスク層をマスクとして、前記第２領域内の前記スペーサーを除去するとともに、同時に、前記第１領域内の一部の前記スペーサーを除去し、前記犠牲パターン末端に対応する前記スペーサーのループを切断することと、
前記第３マスク層を除去すること
を含む請求項１に記載のパターニング方法。
【請求項１９】
前記第１マスク層を形成する方法が、フォトマスクにより前記犠牲層上に前記第１マスク層を形成することを含む請求項１に記載のパターニング方法。
【請求項２０】
前記フォトマスクの形成方法が、
最初のフォトマスクデータのうち前記第２ターゲットパターンを定義するために用いるデータを除去することと、
除去された領域および隣接する空き領域に複数のダミーパターンデータを追加すること
を含む請求項１９に記載のパターニング方法。
【請求項２１】
少なくとも１つのセル領域および少なくとも１つの周辺領域を有する基板を提供することと、
前記基板上にターゲット層、犠牲層および第１マスク層を順番に形成し、前記第１マスク層が、前記セル領域内にある複数の第１マスクパターンおよび前記周辺領域内にある複数の第２マスクパターンを有することと、
前記第１マスク層をマスクとして、一部の前記犠牲層を除去し、複数の犠牲パターンを形成することと、
前記第１マスク層を除去することと、
前記各犠牲パターンの各側壁にスペーサーを形成することと、
前記犠牲パターンを除去することと、
少なくとも前記周辺領域内の前記スペーサーを除去することと、
前記基板上に第２マスク層を形成し、前記周辺領域に隣接する一部の前記セル領域を覆うことと、
前記第２マスク層および残りの前記スペーサーのうちの最も前記第２マスク層寄りに形成された前記スペーサーをマスクとして、一部の前記ターゲット層を除去し、前記セル領域上に複数のワード線を形成するとともに、前記周辺領域に隣接する一部の前記セル領域上に複数の選択ゲートを形成することと、
前記第２マスク層および残りの前記スペーサーを除去すること
を含むメモリ素子の形成方法。
【請求項２２】
前記第１マスクパターンと前記第２マスクパターンが、同じ線幅および同じ間隔を有する請求項２１に記載のメモリ素子の形成方法。
【請求項２３】
前記セル領域に隣接する一部の前記第２マスクパターンと前記セル領域の前記第１マスクパターンが、同じ線幅および同じ間隔を有する請求項２１に記載のメモリ素子の形成方法。
【請求項２４】
前記周辺領域内の前記第２マスクパターンが、鏡面対称を示す請求項２３に記載のメモリ素子の形成方法。
【請求項２５】
前記第１マスク層を形成した後および前記犠牲パターンを形成する前に、さらに、前記第１マスク層を削減することを含むとともに、前記第１マスク層を削減する方法が、エッチング工程を行うことを含む請求項２１に記載のメモリ素子の形成方法。
【請求項２６】
少なくとも前記周辺領域内の前記スペーサーを除去する方法が、
前記基板上に第３マスク層を形成して、一部の前記セル領域を覆い、少なくとも前記周辺領域を露出させることと、
前記第３マスク層をマスクとして、前記周辺領域内の前記スペーサーを除去するとともに、同時に、前記セル領域内の一部の前記スペーサーを除去して、前記犠牲パターン末端に対応する前記スペーサーのループを除去することと、
前記第３マスク層を除去すること
を含む請求項２１に記載のメモリ素子の形成方法。
【請求項２７】
前記各選択ゲートの１つの側辺が、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺が、前記第２マスク層により定義される請求項２１に記載のメモリ素子の形成方法。
【請求項２８】
前記第１マスク層を形成する方法が、フォトマスクにより前記犠牲層上に前記第１マスク層を形成することを含む請求項２１に記載のメモリ素子の形成方法。
【請求項２９】
前記フォトマスクの形成方法が、
最初のフォトマスクデータのうち前記選択ゲートを定義するために用いるデータを除去することと、
除去された領域および隣接する空き領域内に複数のダミーパターンデータを追加すること
を含む請求項２８に記載のメモリ素子の形成方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明において、前記第２ターゲットパターンの１つの側辺は、残りの前記スペーサーのうちの１つにより定義され、もう１つの側辺は、前記第２マスク層により定義される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明は、また、メモリ素子の形成方法を提出する。基板を提供する。基板は、少なくとも１つのセル領域（cell area）および少なくとも１つの周辺領域（periphery area）を有する。基板上にターゲット層、犠牲層および第１マスク層を順番に形成する。第１マスク層は、セル領域内にある複数の第１マスクパターンおよび周辺領域内にある複数の第２マスクパターンを有する。第１マスク層をマスクとして、一部の犠牲層を除去し、複数の犠牲パターンを形成する。第１マスク層を除去する。各犠牲パターンの各側壁にスペーサーを形成する。犠牲パターンを除去する。少なくとも周辺領域内のスペーサーを除去する。基板上に第２マスク層を形成し、周辺領域に隣接する一部のセル領域を覆う。第２マスク層および残りの前記スペーサーのうちの最も前記第２マスク層寄りに形成されたスペーサーをマスクとして、一部のターゲット層を除去し、セル領域上に複数のワード線を形成するとともに、周辺領域に隣接する一部のセル領域上に複数の選択ゲート（select gate）を形成する。第２マスク層および残りのスペーサーを除去する。