(57)【要約】      （修正有）【課題】同期運転中も、スイッチング周波数を最適値に近い値とすることができるスイッチン装置及びそれを用いた電源システムを提供する。【解決手段】制御回路５０は、同期パルスVdが入力される外部接続用の同期パルス入力端子３４、基準周波数設定部５４、駆動パルス生成部５６を備える。基準周波数設定部５４は、時定数設定抵抗５８ｂを含む時定数回路５８を有し、その時定数に応じて基準周波数Vrを規定する。駆動パルス生成部５６は、同期パルスVdが検出されないとき、基準周波数Vrと等しい周波数frの駆動パルスVgを生成し、検出されたとき、同期パルスVdの周波数fdと基準周波数frのうちの高い方と等しい周波数の駆動パルスVgを生成する。時定数可変回路５２は、同期パルス入力端子３４を観測し、同期パルスVdが検出されると、基準周波数frが周波fdよりも低くなるように時定数回路５８の時定数を変化させる。【選択図】図２
2014103781.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチング素子のスイッチング動作により入力電圧を所定の電圧に変換して出力するコンバータ回路と、前記主スイッチング素子をオンオフさせるための駆動パルスを出力する制御回路とを備え、
前記制御回路は、同期パルスが入力される外部接続用の同期パルス入力端子と、タイマコンデンサと時定数設定抵抗とを含む時定数回路を有し、前記時定数回路の時定数に応じて基準周波数を規定する基準周波数設定部と、前記同期パルスが検出されないときは、前記基準周波数と等しい周波数の前記駆動パルスを生成し、前記同期パルスが検出されたときは、前記同期パルスの周波数と前記基準周波数のうちの高い方と等しい周波数の前記駆動パルスを生成する駆動パルス生成部とを備え、
前記同期パルス入力端子を観測し、前記同期パルスが検出されると、前記基準周波数が前記同期パルスの周波数よりも相対的に低くなるように、前記時定数回路の時定数を変化させる時定数可変回路を設けたことを特徴とするスイッチング電源装置。
【請求項２】
前記時定数可変回路は、前記同期パルス入力端子が設けられた配線にアノードが接続された整流ダイオードと、前記整流ダイオードのカソードとグランドとの間に接続された平滑コンデンサとを備え、前記平滑コンデンサの電圧が所定値を超えたときに、前記時定数回路の時定数を変化させる請求項１記載のスイッチング電源装置。
【請求項３】
前記時定数回路は、一端がグランドに接続された前記時定数設定抵抗と、前記タイミングコンデンサと、前記時定数設定抵抗の他端に一定の基準電圧を印加する電源回路とを備え、
前記基準周波数設定部は、前記電源回路が前記時定数設定抵抗に向けて出力する第一の電流に対応した前記基準周波数を規定し、
前記時定数可変回路には、前記時定数設定抵抗のプラス側の一端と前記平滑コンデンサのプラス側の一端との間に接続されたバイアス抵抗が設けられ、
同期パルス入力端子に前記同期パルスが入力されたとき、前記平滑コンデンサの電圧が前記時定数回路の前記基準電圧よりも高くなり、前記バイアス抵抗を通じて前記時定数設定抵抗にバイアス電流が流れ込むことによって前記第一の電流が減少し、前記基準周波数が前記同期パルスの周波数よりも低くなる請求項２記載のスイッチング電源装置。
【請求項４】
主スイッチング素子のスイッチング動作により入力電圧を所定の電圧に変換して出力するコンバータ回路と、前記主スイッチング素子をオンオフさせるための駆動パルスを出力する制御回路とを備え、
前記制御回路は、同期パルスが入力される外部接続用の同期パルス入力端子と、タイマコンデンサと時定数設定抵抗とで時定数回路が構成され、前記時定数回路の時定数に応じて基準周波数を規定する基準周波数設定部と、前記同期パルスが検出されないときは、前記基準周波数と等しい周波数の前記駆動パルスを生成し、前記同期パルスが検出されたときは、前記同期パルスの周波数と前記基準周波数のうちの低い方と等しい周波数の前記駆動パルスを生成する駆動パルス生成部とを備え、
前記同期パルス入力端子を観測し、前記同期パルスが検出されると、前記基準周波数が前記同期パルスの周波数よりも相対的に高くなるように、前記時定数回路の時定数を変化させる時定数可変回路を設けたことを特徴とするスイッチング電源装置。
【請求項５】
前記コンバータ回路内の特定部分に発生するパルス電圧であって、前記駆動パルスの周波数と等しい周波数のスイッチングパルスを、前記同期パルスとして外部に出力可能にする同期パルス出力端子を設けた請求項１乃至４のいずれか記載のスイッチング電源装置。
【請求項６】
前記請求項１乃至４のいずれか記載のスイッチング電源装置を複数台と、前記複数台のスイッチング電源の前記同期信号入力端子に向けて、共通の前記同期パルスを送信する外部機器とを備え、
前記複数台のスイッチング電源装置は、前記外部機器から送信された前記同期パルスと等しい周波数でスイッチング動作することを特徴とするスイッチング電源システム。
【請求項７】
前記請求項５記載のスイッチング電源装置を複数台備え、１台のマスタ電源とその他のスレーブ電源とに区分して電源システムを構成し、前記マスタ電源の前記同期パルス出力端子が前記スレーブ電源の各同期パルス入力端子に連結され、
前記マスタ電源は、前記スレーブ電源の前記同期信号入力ラインに向けて共通の前記スイッチングパルスを前記同期パルスとして送信し、
前記スレーブ電源は、前記マスタ電源から送信された前記スイッチングパルスと等しい周波数でスイッチング動作することを特徴とするスイッチング電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数台で同期運転を行う機能を備えたスイッチング電源装置及びそれを用いた電源システムに関する。
【背景技術】
【０００２】
複数台のスイッチング電源装置を用いて電源システムを構成するとき、スイッチング周波数のばらつきによって、各スイッチング電源装置の出力にビートノイズ（スイッチング周波数の差による周波数ノイズ）が発生するという問題がある。例えば、１つの入力電源に２台のスイッチング電源装置を接続して入力電圧を供給する場合、各主スイッチング素子の制御系が入力端を通じて相互に干渉する。２台のスイッチング周波数は、共に中心値が同じ（例えば、４00kHz）に設計されていたとしても、実際は内部部品の特性のばらつきによって多少のずれが生じる（例えば、±10％程度のずれ）が生じ、各スイッチング電源装置の出力端に数十kHz以下のリップルが発生する。このようなリップルは低周波ビートノイズと呼ばれ、低周波ビートノイズを低減するためには、ポール周波数を低めに設定した強固なローパスフィルタを設けなければならず、スイッチング電源装置及び電源システムの大型化やコストアップを招いていた。また、低周波ビートノイズが可聴周波帯（約20Ｈｚ〜200kHz）になると、回路部品等の構造物が振動することによって騒音が発生することもあった。
【０００３】
上記の問題を回避するため、従来から、複数台のスイッチング電源装置の各制御系を所定の方法で同期させ、各装置のスイッチング周波数を適正化することによって、低周波ビートノイズの発生を抑制する技術が複数提案されている。例えば、図８に示すように、１つの入力電源１０から２台のスイッチング電源装置１２に入力電圧Viを供給し、外部機器１４を用いて各スイッチング電源装置１２のスイッチング周波数を集中制御する電源システム１６があった。以下、必要に応じて、各スイッチング電源装置の符号の末尾に、スイッチング電源装置の台数番号を表わす(1)，(2)の符号を付して区別し、その他の関係する各構成についても、符号の末尾に(1)，(2)を付して区別して説明する。
【０００４】
従来の電源システム１６に使用されているスイッチング電源装置１２は、入力端子１８間に印加された入力電圧Viを主スイッチング素子２０のスイッチング動作により所定の出力電圧Voに変換し、一対の出力端子２２に接続された負荷２４に供給するコンバータ回路２６を備え、さらに、主スイッチング素子２０をオンオフさせるための駆動パルスVg1を出力する制御回路２８を備えている。コンバータ回路２６は、ここでは降圧チョッパであり、MOS型FETである主スイッチング素子２０と整流素子３０、及びＬＣフィルタ３２で構成されている。出力電圧Voは、主スイッチング素子２０がスイッチングするオン時間とオフ時間によって制御される。
【０００５】
制御回路２８には、図９に示すように、後述する外部機器１４から同期パルスVdが入力される外部接続用の同期パルス入力端子３４が設けられ、内部に、基準周波数設定部３６、駆動パルス生成部３８及び反転器４０が設けられている。基準周波数設定部３６は、タイマコンデンサ４２ａ及び時定数設定抵抗４２ｂを有する時定数回路４２と、時定数回路４２の時定数に比例した基準周波数frの基準信号Vrを出力する基準信号生成回路４４とで構成されている。
【０００６】
駆動パルス生成部３８は、基準信号Vrを取得すると共に、同期パルス入力端子３４を観測し、同期パルスVdが検出されないときは、基準周波数frと等しい周波数の駆動パルスVgを生成し、同期パルスVdが検出されたときは、同期周波数fdと基準周波数frのうちの高い方と等しい周波数の駆動パルスVgを生成する。駆動パルス生成部３８は、出力電圧信号Voaが所定の電圧目標値に近づくように、駆動パルスVgのオン時間及びオフ時間を可変調整する。
【０００７】
反転器４０は、整流素子３０を駆動するために設けられたものであり、駆動パルスVgが入力され、そのロジックを逆転させた反転パルスを生成し、整流素子３０の駆動端子に向けて出力する。
【０００８】
外部機器１４は、図８に示すように、２台のスイッチング電源装置１２(1)，１２(2)の同期パルス入力端子３４(1)，３４(2)に向けて、周波数fdの同期パルスVdを出力する働きをする。同期周波数fdは、スイッチング電源装置１２(1)，１２(2)の基準周波数frよりも高い値に設定される。
【０００９】
図８に示す電源システム１６において、外部機器１４が同期パルスVdを出力していないときは、２台のスイッチング電源装置１２(1)，１２(2)の間で、同期運転は行われない。この場合、スイッチング電源装置１２(1)の駆動パルス生成部３８(1)は、基準信号Vr(1)の基準周波数fr(1)と等しい周波数の駆動パルスVg(1)を生成して出力する。一方、スイッチング電源装置１２(2)の駆動パルス生成部３８(2)は、基準信号Vr(2)の基準周波数fr(2)と等しい周波数の駆動パルスVg(2)を生成して出力する。通常、基準周波数fr(1)と基準周波数fr(2)は、基準周波数設定部３６(1)，３６(2)の内部部品のばらつきによって不一致になるので、主スイッチング素子２０(1)と主スイッチング素子２０(2)が互いに異なるスイッチング周波数でオンオフすることになり、上述した低周波ビートノイズの問題が発生する。
【００１０】
外部機器１４が同期パルスVdを出力すると、スイッチング電源装置１２(1)，１２(2)の間で同期運転が行われる。すなわち、外部機器１４が出力した同期パルスVdを受けた駆動パルス生成部３８(1)，３８(2)は、共に同期周波数fd（＞fr(1)，fr(2)）と等しい周波数の駆動パルスVg(1)を生成して出力する。したがって、基準周波数fr(1)，fr(2)の不一致がマスクされ、主スイッチング素子２０(1)と主スイッチング素子２０(2)が互いに等しいスイッチング周波数でオンオフすることになり、低周波ビートノイズの問題が発生しない。
【００１１】
また、特許文献１に開示されているように、コンバータ回路と所定の制御回路とを備え、制御回路に外部接続用の同期信号入力端子を設けた外部信号同期型のスイッチング電源装置があった。このスイッチング電源装置は、主スイッチング素子の駆動パルスの周波数を決定する基準三角波を生成する三角波生成回路を備え、三角波生成回路は、タイマコンデンサを第一の定電流源で充電し、第二の定電流源で放電することによって、タイマコンデンサの両端に基準三角波を発生させる。タイマコンデンサには、タイマコンデンサの電圧を監視して充電と放電とを切り替えるフリップフロップ回路が設けられ、タイマコンデンサの電圧が規定の上限値に達すると放電を開始し、規定の下限値に達すると充電を開始する。したがって、通常、基準三角波の周波数は、このフリップフロップ回路によって決定される基準周波数となる。
【００１２】
同期運転を行うための同期回路部は、同期信号入力端子とタイマコンデンサとの間に設けられている。同期信号は、基準周波数よりも高い周波数のタイミングパルスであり、同期回路部は、同期信号が入力されると、同期信号がローレベルからハイレベルに切り替わるタイミングを検出で、タイマコンデンサの充電を強制的にリセットする。したがって、基準三角波の周波数が同期信号の周波数と等しくなる。主スイッチング素子のスイッチング周波数は、同期信号が入力されないときは、フリップフロップ回路の動作により定められる基本周波数と等しくなり、同期信号が入力された時は、同期信号の周波数と等しくなる。このスイッチング電源装置を使用して電源システム１６のようなシステムを構成すれば、同様に同期運転を行うことができる。すなわち、２台の基準周波数の不一致がマスクされ、スイッチング周波数が共に同期信号の周波数と等しくなるので、低周波ビートノイズの問題が発生しない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−１１８７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図８、図９のスイッチング電源装置１２及び電源システム１６の場合、同期運転を行うときのスイッチング周波数が、同期運転を行わないとき（例えば、単体で使用するとき）に比べて大きく変化してしまうという問題がある。
【００１５】
一般に、スイッチング周波数は、スイッチング電源装置の性能に大きく影響するパラメータであり、例えば、スイッチング周波を高くしすぎると、主スイッチング素子２０等のスイッチング損失や駆動損失などが相対的に増加して発熱が大きくなり、効率も低下する。反対に、スイッチング周波数を低くしすぎると、磁性部品の磁気飽和を防止する等の目的で、ＬＣフィルタ３２を相対的に大型にしなければならない。したがって、通常、スイッチング周波数（基本周波数frの設計上の中心値）は、スイッチング電源装置１２の性能を最大限に引き出すことができる最適な値に設定される。したがって、同期運転する場合でも、スイッチング周波数は、基本周波数frの中心値に近い値に保持されることが好ましい。
【００１６】
スイッチング電源装置１２は、同期運転を行わないとき、スイッチング周波数が、基準周波数設定部３６が規定する基準周波数frと等しくなる。スイッチング電源装置１２を量産すると、基準周波数設定部３６ごとの部品のばらつきにより、基準周波数frが中心値から±約10％の範囲でずれてしまうが、この程度であれば性能の変化は小さく、許容することができる。
【００１７】
しかし、電源システム１６のように、複数台のスイッチング電源装置１２を用いて同期運転を行う場合、全てのスッチング電源装置１２のスイッチング周波数が同期周波数fdと等しくなるようにするためには、図１０に示すように、同期周波数fdを、全てのスイッチング電源装置１２の基本周波数frより確実に高い値（例えば、基本周波数frの中心値に対して+20％以上の周波数）に設定しなければならない。したがって、同期運転中のスイッチング周波数が、最適値から大きくずれてしまうことになり、スイッチング電源装置１２の性能を十分に発揮させることができない。
【００１８】
また、特許文献１のスイッチング電源装置及びそれを用いた電源システムの場合も、上記のスイッチング電源装置１２及び電源システム１６と同様に、同期運転するとき、スイッチング周波数が、同期運転を行わないとき比べて大きくずれてしまうという問題がある。
【００１９】
この発明は、上記背景技術に鑑みて成されたものであり、同期運転の機能を備え、同期運転中も、スイッチング周波数を最適値に近い値に保持することができるスイッチン装置及びそれを用いた電源システムを提供することを目的とする。
【課題を解決するための手段】
【００２０】
請求項１記載の発明は、主スイッチング素子のスイッチング動作により入力電圧を所定の電圧に変換して出力するコンバータ回路と、前記主スイッチング素子をオンオフさせるための駆動パルスを出力する制御回路とを備え、
前記制御回路は、同期パルスが入力される外部接続用の同期パルス入力端子と、タイマコンデンサと時定数設定抵抗とを含む時定数回路を有し、前記時定数回路の時定数に応じて基準周波数を規定する基準周波数設定部と、前記同期パルスが検出されないときは、前記基準周波数と等しい周波数の前記駆動パルスを生成し、前記同期パルスが検出されたときは、前記同期パルスの周波数と前記基準周波数のうちの高い方と等しい周波数の前記駆動パルスを生成する駆動パルス生成部とを備え、
さらに、前記同期パルス入力端子を観測し、前記同期パルスが検出されると、前記基準周波数が前記同期パルスの周波数よりも相対的に低くなるように、前記時定数回路の時定数を変化させる時定数可変回路を設けたスイッチング電源装置である。
【００２１】
前記時定数可変回路は、前記同期パルス入力端子が設けられた配線にアノードが接続された整流ダイオードと、前記整流ダイオードのカソードとグランドとの間に接続された平滑コンデンサとを備え、前記平滑コンデンサの電圧が所定値を超えたときに、前記時定数回路の時定数を変化させる（請求項２記載の発明）。
【００２２】
さらに、前記時定数回路は、一端がグランドに接続された前記時定数設定抵抗と、前記タイミングコンデンサと、前記時定数設定抵抗の他端に一定の基準電圧を印加する電源回路とを備え、前記基準周波数設定部は、前記電源回路が前記時定数設定抵抗に向けて出力する第一の電流に対応した前記基準周波数を規定し、前記時定数可変回路には、前記時定数設定抵抗のプラス側の一端と前記平滑コンデンサのプラス側の一端との間に接続されたバイアス抵抗が設けられ、同期パルス入力端子に前記同期パルスが入力されたとき、前記平滑コンデンサの電圧が前記時定数回路の前記基準電圧よりも高くなり、前記バイアス抵抗を通じて前記時定数設定抵抗にバイアス電流が流れ込むことによって前記第一の電流が減少し、前記基準周波数が前記同期パルスの周波数よりも低くなるように構成してもよい。（請求項３記載の発明）。
【００２３】
請求項４記載の発明は、主スイッチング素子のスイッチング動作により入力電圧を所定の電圧に変換して出力するコンバータ回路と、前記主スイッチング素子をオンオフさせるための駆動パルスを出力する制御回路とを備え、
前記制御回路は、同期パルスが入力される外部接続用の同期パルス入力端子と、タイマコンデンサと時定数設定抵抗とで時定数回路が構成され、前記時定数回路の時定数に応じて基準周波数を規定する基準周波数設定部と、前記同期パルスが検出されないときは、前記基準周波数と等しい周波数の前記駆動パルスを生成し、前記同期パルスが検出されたときは、前記同期パルスの周波数と前記基準周波数のうちの低い方と等しい周波数の前記駆動パルスを生成する駆動パルス生成部とを備え、
さらに、前記同期パルス入力端子を観測し、前記同期パルスが検出されると、前記基準周波数が前記同期パルスの周波数よりも相対的に高くなるように、前記時定数回路の時定数を変化させる時定数可変回路を設けたスイッチング電源装置である。
【００２４】
また、上記請求項１乃至４のいずれか記載のスイッチング電源装置に、前記コンバータ回路内の特定部分に発生するパルス電圧であって、前記駆動パルスの周波数と等しい周波数のスイッチングパルスを、前記同期パルスとして外部に出力可能にする同期パルス出力端子を設けてもよい（請求項５記載の発明）。
【００２５】
請求項６記載の発明は、前記請求項１乃至４のいずれか記載のスイッチング電源装置を複数台と、前記複数台のスイッチング電源の前記同期信号入力端子に向けて、共通の前記同期パルスを送信する外部機器とを備え、前記複数台のスイッチング電源装置は、前記外部機器から送信された前記同期パルスと等しい周波数でスイッチング動作するスイッチング電源システムである。
【００２６】
請求項７記載の発明は、前記請求項５記載のスイッチング電源装置を複数台備え、１台のマスタ電源とその他のスレーブ電源とに区分して電源システムを構成し、前記マスタ電源の前記同期パルス出力端子が前記スレーブ電源の各同期パルス入力端子に連結され、前記マスタ電源は、前記スレーブ電源の前記同期信号入力ラインに向けて共通の前記スイッチングパルスを前記同期パルスとして送信し、前記スレーブ電源は、前記マスタ電源から送信された前記スイッチングパルスと等しい周波数でスイッチング動作するスイッチング電源システムである。
【発明の効果】
【００２７】
この発明のスイッチング電源装置及びそれを用いた電源システムは、同期運転中のスイッチング周波数を、同期運転しないときの周波数とほぼ同じ周波数に保持することができるので、同期運転中でもスイッチング電源装置の性能が低下しない。また、同期運転機能を実現するための回路（又は回路ブロック）の構成が非常にシンプルあり、汎用性も高い。特に、一般に市販されている同期運転機能付きの制御用ICは、時定数設定抵抗を外付けするタイプが多いので、本発明の制御回路及び周波数可変回路の構成は、市販の制御ICに少数の外付け部品を付加することによって容易に実現することができる。
【００２８】
さらに、同期パルス出力端子を備えたスイッチング電源装置を使用すれば、同一のスイッチング電源装置の間でマスタ・スレーブ運転を行うことができ、専用の外部機器を設けることなく、理想的な同期運転を行うことができる。
【図面の簡単な説明】
【００２９】
【図１】この発明の第一実施形態のスイッチング電源装置を２台使用した電源システムを示す回路図である。
【図２】第一実施形態のスイッチング電源装置の制御回路及び時定数可変回路の構成を示す回路部である。
【図３】第一実施形態の電源システムにおける同期周波数、初期基準周波数及び補正基準周波数の関係を示すグラフである。
【図４】この発明の第二実施形態のスイッチング電源装置を２台使用した電源システムを示す回路図である。
【図５】第二実施形態のスイッチング電源装置の制御回路及び時定数可変回路の構成を示す回路部である。
【図６】第二実施形態の電源システムにおける同期周波数、初期基準周波数及び補正基準周波数の関係を示すグラフである。
【図７】時定数可変回路の変形例を示す回路図（ａ），（ｂ）である。
【図８】従来のスイッチング電源装置を２台使用した電源システムを示す回路図である。
【図９】従来のスイッチング電源装置の制御回路の構成を示す回路部である。
【図１０】従来の電源システムにおける同期周波数と基準周波数の関係を示すグラフである。
【発明を実施するための形態】
【００３０】
以下、この発明のスイッチング電源装置及びそれを用いたスイッチング電源システムの第一実施形態について、図１、図２に基づいて説明する。ここで、従来のスイッチング電源装置１２及び電源システム１６と同様の構成は、同一の符号を付して説明する。第一実施形態の電源システム４６は、図１に示すように、１つの入力電源１０に２台のスイッチング電源装置４８を接続して入力電圧Viを供給し、外部機器１４を用いて各スイッチング電源装置４８のスイッチング周波数を集中制御するシステムである。
【００３１】
第一実施形態のスイッチング電源装置４８は、入力端子１８間に印加された入力電圧Viを主スイッチング素子２０のスイッチング動作により所定の出力電圧Voに変換し、一対の出力端子２２に接続された負荷２４に供給するコンバータ回路２６と、主スイッチング素子２０をオンオフさせるための駆動パルスVgを出力する制御回路５０と、時定数可変回路５２とを備えている。
【００３２】
コンバータ回路２６は、上記と同様に降圧チョッパであり、MOS型FETである主スイッチング素子２０と、主スイッチング素子２０が出力する断続電圧を整流する整流素子３０と、整流素子３０が出力する整流電圧を平滑するＬＣフィルタ３２とで構成されている。出力電圧Voは、主スイッチング素子２０がスイッチングするオン時間とオフ時間によって制御される。コンパータ回路２６は降圧チョッパ以外の方式でもよく、例えば、昇圧チョッパ、昇降圧チョッパ、シングルエンディッドフォワードコンバータ、フライバックコンバータ、プッシュプルコンバータ、ブリッジコンバータ等でも構わない。
【００３３】
制御回路５０には、図２に示すように、所定の周波数（同期周波数fd）の同期パルスVdが入力される外部接続用の同期パルス入力端子３４が設けられ、内部には、基準周波数設定部５４、駆動パルス生成部５６、反転器４０が設けられている。
【００３４】
基準周波数設定部５４は、タイマコンデンサ５８ａ及び時定数設定抵抗５８ｂを有する時定数回路５８、カレントミラー型の電源回路６０、タイマコンデンサ５８ａの電圧を監視する充放電切替回路６２、及び波形変換回路６４とで構成されている。時定数回路５８のタイマコンデンサ５８ａは、一端がグランドに接続され他端が電源回路６０に接続されている。時定数設定抵抗５８ｂも同様に、一端がグランドに接続され他端が電源回路６０に接続されている。
【００３５】
電源回路６０は、３つのPNP型のトランジスタ６０ａ，６０ｂ，６０ｃと、直流電源６０ｄを備えている。第一トランジスタ６０ａは、エミッタが直流電源６０ｄに接続され、コレクタが時定数設定抵抗５８ｂの他端に接続されている。第二トランジスタ６０ｂは、エミッタが直流電源６０ｄに接続され、コレクタが自己のベースに接続され、ベースが第一トランジスタ６０ａのベースに接続されている。第三トランジスタ６０ｃは、エミッタが第二トランジスタ６０ｂのコレクタに接続され、ベースが第一トランジスタ６０ａのコレクタに接続され、コレクタがタイマコンデンサ５８ａの他端に接続されている。電源回路６０は、時定数設定抵抗５８ａに他端（図２の点RT）に一定の基準電圧Vrefを印加する働きをする。ここで、基準電圧Vrefは、直流電源５８ｄの電源電圧から第一トランジスタ５８ａと第三トランジスタ５８ｃのベースエミッタ間飽和電圧を差し引いた電圧である。電源回路６０は、いわゆるカレントミラー回路であり、第一トランジスタ６０ａのコレクタ電流（以下、第一の電流I1）に対応した電流を第二及び第三トランジスタ６０ｂ，６０ｃのコレクタ電流（第二の電流I2）として出力する機能も備えている。例えば、第一トランジスタ６０ａのコレクタに時定数設定抵抗５８ｂだけが接続されている場合、第一の電流I1は、基準電圧Vrefを時定数設定抵抗５８ｂの抵抗値で除算して求まる値（定電流I58b）となり、第二の電流I2も、第一の電流I1である定電流I58bとほぼ等しい。すなわち、時定数設定抵抗５８ｂの抵抗値を大きな値に設定すると、第一の電流I1が小さくなり、それに対応してタイマコンデンサ５８ａを充電する第二の電流I2が小さくなり、タイマコンデンサ５８ａの電圧が上昇する傾きが緩やかになる。したがって、タイマコンデンサ５８ａの電圧が上昇する傾きは、タイマコンデンサ５８ａと時定数設定抵抗５８ｂの間の時定数はとほぼ正比例の関係となる。なお、時定数設定抵抗５８ａの基準電圧Vrefは、厳密に一定である必要はなく、第一の電流I1と電源回路６０の出力インピーダンスとの関係で多少の変動があっても構わない。
【００３６】
充放電切替回路６２は、タイマコンデンサ５８ａの電圧を観測し、充電されて所定の上限値に達した時にタイマコンデンサ５８ａを放電し、その放電によって所定の下限値まで低下した時に放電を停止する回路である。この充放電切替回路６２の動作により、タイマコンデンサ５８ａの両端に三角波電圧V58が発生する。三角波電圧V58の周波数f58は、時定数回路５８の時定数に対応して変化し、例えば時定数設定抵抗５８ｂの抵抗値を大きくすると、周波数f58が低くなる。
【００３７】
波形変換回路６４は、三角波電圧V58を受け、周波数f58と同じ周波数frのタイミングパルスである基準信号Vrに変換して出力する回路である。基準信号Vrは、例えば、三角波電圧V58が上昇し始めるタイミング（電圧値が最小になるタイミング）毎にハイレベルとなるインパルス状のパルス電圧である。
【００３８】
このように、基準周波数設定部５４が出力する基準信号Vrの周波数fr（基準周波数fr）は、時定数回路５８の時定数に対応した値であって、電源回路６０が時定数設定抵抗５８ｂに向けて出力する第一の電流I1に対応した値となる。ここで、第一の電流I1が定電流I58bと等しいときの基準周波数frを、初期基準周波数fr0と称する。
【００３９】
駆動パルス生成部５６は、周波数選択部６６、パルス幅変調回路６８で構成されている。周波数選択部６６は、基準信号Vrを取得すると共に同期パルス入力端子３４を観測し、同期パルスVdが検出されないときは、基準周波数frと等しい周波数のパルス電圧を生成し、同期パルスVdが検出されたときは、同期周波数fdと基準周波数frのうちの高い方と等しい周波数のパルス電圧を生成し、スイッチング周波数設定用パルスVsとして出力する。周波数選択部６６は、例えば、公知のPLL（Phase Locked Loop）等を使用して構成することができる。
【００４０】
パルス幅変調回路６８は、三角波発生回路６８ａ、誤差増幅器６８ｂ、比較器６８ｃで構成されている。三角波発生回路６８ａは、スイッチング周波数設定用パルスVsを受け、その周波数と等しい周波数の変調用三角波Voscを生成して出力する。誤差増幅器６８ｂは、図示しない出力電圧検出回路が出力した出力電圧信号Voaと電圧目標値Vorとの誤差を増幅して出力する反転増幅回路である。比較器６８ｃは、誤差増幅回路６８ｂの出力と変調用三角波Voscとを比較することによってパルス幅変調を行い、駆動パルスVgを生成し、主スイッチング素子２０の駆動端子に向けて出力する。パルス幅変調回路６８は、出力電圧信号Voaと電圧標値Vorとの差が小さくなるように駆動パルスVgのオン時間及びオフ時間を可変調整する働きをする。駆動パルスVgの周波数は、変調用三角波Voscの周波数と等しくなる。
【００４１】
反転器４０は、上記と同様に、整流素子３０を駆動するために設けられたものであり、駆動パルスVgが入力され、そのロジックを逆転させた反転パルスを生成し、整流素子３０の駆動端子に向けて出力する。整流素子３０がダイオードの場合、整流素子３０を駆動する必要がないので、反転器４０は不要である。
【００４２】
時定数可変回路５２は、同期パルス入力端子３４が設けられた配線にアノードが接続された整流ダイオード７０と、整流ダイオード７０のカソードとグランドとの間に接続された平滑コンデンサ７２と、平滑コンデンサ７２のプラス側の一端と時定数設定抵抗５８ｂのプラス側の一端との間に接続されたバイアス抵抗７４とで構成されている。
【００４３】
同期パルス入力端子３４に同期パルスVdが入力されると、平滑コンデンサ７２のプラス側の一端に同期パルスVdを平滑した直流電圧Vhが発生する。後述するように直流電圧Vhは、電源回路６０の基準電圧Vrefよりも高くなるように設定されているので、バイアス抵抗７４を通じてバイアス電流Ihが時定数抵抗５８ｂに流れ込む。ここで、時定数設定抵抗５８ｂの両端電圧が、電源回路６０によって基準電圧Vrefに保持されているので、時定数設定抵抗５８ｂの電流は、基準電圧Vrefを時定数抵抗５８ｂの抵抗値で除算して求まる定電流I58bに保持されている。したがって、バイアス電流Ihが時定数抵抗５８ｂに流れ込むことによって、第一の電流I1が減少し、それに対応してタイマコンデンサ５８ａを充電する第二の電流I2が減少し、タイマコンデンサ５８ａの電圧の傾きが緩やかになり、時定数回路５８の時定数を相対的に大きくしたのと等価になる。
【００４４】
一方、同期パルス入力端子３４に同期パルスVdが入力されていないときは、整流ダイオード７０がオフし、平滑コンデンサ７２の電圧が電源回路６０の基準電圧Vrefとなり、バイアス電流Ihが流れず、時定数回路５８の時定数は変化しない。
【００４５】
このように、時定数可変回路５２は、同期パルスVdが入力されたことを検出すると、時定数回路５８の時定数を可変して大きくする。その結果、基準周波数設定部５４が出力する基準信号Vrの周波数frが、初期基準周波数fr0から補正基準周波数fr1に補正される（fr0＞fr1）。補正基準周波数fr1は、バイアス抵抗７４の抵抗値を変更することによって調整可能であり、補正基準周波数fr1の方が同期周波数fdよりも確実に低くなるように設定されている。
【００４６】
外部機器１４は、図１に示すように、２台のスイッチング電源装置４８(1)，４８(2)の同期パルス入力端子３４(1)，３４(2)に向けて、周波数fdの同期パルスVdを出力する働きをする。同期パルスVdの波高値Vhは、時定数可変回路５２の平滑コンデンサ７２の電圧が基準電圧Vrefよりも高くなるように設定されている。同期周波数fdは、スイッチング電源装置４８(1)，４８(2)の基準周波数frの中心値（すなわち設計上の最適値）に設定するとよい。また、上記のように、同期周波数fdは、補正基準周波数fr1(1)，fr(2)よりも確実に高くなるように設定されている。
【００４７】
上述した基準周波数fr（初期基準周波数fr0、補正基準周波数fr1）、及び同期周波数fdの関係を整理すると、図３のように表わすことができる。通常、初期基準周波数fr0(1)と基準周波数fr0(2)は、各基準周波数設定部５４の内部部品のばらつきによって不一致となるので、以下の動作説明を容易にするため、図３では、スイッチング電源装置４８(1)の初期基準周波数fr0(1)が同期周波数fdより低く、スイッチング電源装置４８(1)の初期基準周波数fr0(2)が同期周波数fdより高いと仮定している。
【００４８】
次に、スイッチング電源装置４８及び電源システム４６の動作について説明する。図１に示す電源システム４６において、外部機器１４が同期パルスVdを出力していないときは、２台のスイッチング電源装置４８(1)，４８(2)の間で同期運転が行われず、周波数可変回路５２(1)，５２(2)も動作しない。この場合、スイッチング電源装置４８(1)の駆動パルス生成部５６(1)は、同期パルスVdの同期周波数fd（＞fr0(1)）と等しい周波数の駆動パルスVg(1)を生成して出力する。一方、スイッチング電源装置４８(2)の駆動パルス生成部５６(2)は、基準信号Vr(2)の初期基準周波数fr0(2)（＞fd）と等しい周波数の駆動パルスVg(2)を生成して出力する。その結果、主スイッチング素子２０(1)と主スイッチング素子２０(2)が互いに異なるスイッチング周波数でオンオフすることになり、低周波ビートノイズの問題が発生する。ただし、１台のスイッチング電源４８で電源システムを構成する場合は、低周波ビートノイズが発生しないので、なんら問題なく使用することができる。
【００４９】
外部機器１４が同期パルスVdを出力すると、スイッチング電源装置４８(1)，４８(2)の間で同期運転が行われる。スイッチング電源装置４８(1)は、同期パルス入力端子３４(1)に同期パルスVdが入力されると、時定数可変回路５２(1)が動作し、基準信号Vr(1)の周波数fr(1)が初期基準周波数fr0(1)から補正基準周波数fr1(1)まで低下する。したがって、駆動パルス生成部５６(1)は、同期周波数fd（＞fr1(1)）と等しい周波数の駆動パルスVg(1)を生成して出力する。スイッチング電源装置４８(2)も同様に、同期パルス入力端子３４(2)に同期パルスVdが入力されると、時定数可変回路５２(2)が動作し、基準信号Vr(2)の周波数fr(2)が初期基準周波数fr0(2)から補正基準周波数fr1(2)まで低下する。したがって、駆動パルス生成部５６(2)も、同期周波数fd（＞fr1(2)）と等しい周波数の駆動パルスVg(2)を生成して出力する。その結果、主スイッチング素子２０(1)と主スイッチング素子２０(2)が互いに等しいスイッチング周波数でオンオフすることになり、低周波ビートノイズの問題が発生しない。しかも、スイッチング電源装置４８(1)，４８(2)は、スイッチング周波数が設計上の最適値であるfdに設定されるので、自己の性能を最大限に発揮することができる。
【００５０】
以上説明したように、第一実施形態のスイッチング電源装置４８及び電源システム４６は、同期運転中のスイッチング周波数（同期周波数fd）を、同期運転しないときの周波数（初期基準周波数fr0）とほぼ同じ周波数に保持することができるので、同期運転中でもスイッチング電源装置４８の性能を最大限に発揮させることができる。これは、電源システム４６に使用するスイッチング電源装置４８の台数を３台以上にしても、同様である。また、同期運転機能を実現するための回路（又は回路ブロック）の構成が非常にシンプルであり、汎用性も高い。
【００５１】
次に、この発明のスイッチング電源装置及びそれを用いた電源システムの第二実施形態について、図４、図５に基づいて説明する。ここで、第一実施形態のスイッチング電源装置４８及び電源システム４６と同様の構成は、同一の符号を付して説明を省略する。第二実施形態の電源システム７６は、図４に示すように、１つの入力電源１０に２台のスイッチング電源装置７８を接続して入力電圧Viを供給し、スイッチング電源装置７８(1)をマスタ電源として、スイッチング電源装置７８(2)として使用するシステムであり、外部機器を使用せずに同期運転を行うことができるシステムである。
【００５２】
第二実施形態のスイッチング電源装置７８は、スイッチング電源装置４８と同様のコンバータ回路２６、時定数可変回路５２を備え、制御回路５０に代えて制御回路８０が設けられ、さらに、コンバータ回路２６の特定部分を引き出して外部に接続可能にする同期信号出力端子８２が設けられている。以下、構成の異なる部分について説明する。
【００５３】
制御回路８０には、図５に示すように、所定の周波数（同期周波数fd）の同期パルスVdが入力される外部接続用の同期パルス入力端子３４が設けられ、内部に基準周波数設定部８４、駆動パルス生成部８６、反転器４０が設けられている。
【００５４】
基準周波数設定部８４は、上記の基準周波数設定部５４と比べると、波形変換回路６４が省略されている点で異なり、その他の構成は同様である。すなわち、基準周波数設定部８４は、タイマコンデンサ５８ａの両端に発生する三角波電圧V58を基準信号Vrとして出力する。したがって、基準信号Vrの基準周波数frは、上記の基準周波数設定部５４の場合と同様に、時定数回路５８の時定数に対応した値であって、電源回路６０が時定数設定抵抗５８ｂに向けて出力する第一の電流I1に対応した値となる。以下、第一の電流I1が定電流I58bと等しいときの基準周波数frを、上記と同様に、初期基準周波数fr0と称する。
【００５５】
駆動パルス生成部８６は、新たに波形変換回路８８が設けられ、上記の周波数選択部６６に代えて周波数選択部９０が設けられ、パルス幅変調回路６８に代えてパルス幅変調回路９２が設けられている。波形変換回路８８は、後述する同期パルスVdを受け、同期周波数fdと等しい周波数の三角波電圧V88に変換して出力する回路である。ここでは、三角波電圧V88の振幅が基準信号Vrの振幅と同じで、電圧が上昇する時間と低下する時間の比もほぼ同じある。
【００５６】
周波数選択部９０は、上記の制御回路５０と同様に、基準信号Vrを取得すると共に同波形変換回路８８の出力を観測し、三角波電圧V88が検出されないときは、基準信号Vrをそのまま変調用三角波Voscとして出力し、三角波電圧V88が検出されたときは、三角波電圧V88の周波数fd（同期周波数fd）と基準周波数frのうちの高い方を選択し、選択した方の電圧（三角波電圧V88又は基準信号Vr）をそのまま変調用三角波Voscとして出力する。
【００５７】
パルス幅変調回路９２は、上記の基準周波数設定部６８と比べると、三角波発生回路６８ａが省略されている点で異なり、その他の構成は同様である。したがって、比較器６８ｃは、周波数選択部９０が出力する変調用三角波Voscと誤差増幅回路６８ｂの出力とを比較することによってパルス幅変調を行い、駆動パルスVgを生成し、主スイッチング素子２０の駆動端子に向けて出力する。パルス幅変調回路９２は、上記のパルス幅変調回路６８と同様に、出力電圧信号Voaと電圧標値Vorとの差が小さくなるように駆動パルスVgのオン時間及びオフ時間を可変調整する働きをする。駆動パルスVgの周波数が変調用三角波Voscの周波数と等しくなる点は同様である。
【００５８】
同期パルス出力端子８２は、コンバータ回路２６の特定部分であって、主スイッチング素子２０と整流素子３０との中点の配線バターン９４を引き出して外部に接続可能にする端子である。この配線パターン９４には、主スイッチング素子２０のスイッチング周波数と等しい周波数のスイッチングパルスが発生する。すなわち、同期パルス出力端子８２は、配線パターン９４のスイッチングパルスを同期パルスVdとして外部に出力可能にする。この実施形態の場合、入力電圧Viや出力電圧Voの関係で、配線パターン９４に発生するスイッチングパルスがそのまま同期パルスVdとして使用可能なので、同期パルス出力端子８２から直接出力する構成になっているが、上述した時定数可変回路５２の適正な動作を実現するため、例えば、スイッチングパルスの振幅Vhを調整する変圧回路を挿入したり、スイッチングノイズを除去するためのフィルタ回路を挿入したりしてもよい。
【００５９】
電源システム７６では、スイッチング電源装置７８(1)をマスタ電源、スイッチング電源装置７８(2)をスレーブ電源として使用する。そのため、図４に示すように、マスタ電源７８(1)の同期パルス出力端子８２(1)がスレーブ電源７８(2)の同期パルス入力端子８２(2)に連結され、マスタ電源７８(1)の同期パルス入力端子３４(1)が開放され、スレーブ電源７８(2)の同期パルス出力端子８２(2)も開放されている。
【００６０】
マスタ電源７８(1)，７８(2)の基準周波数fr（初期基準周波数fr0、補正基準周波数fr1）、及び同期周波数fdの関係は、図６のように表わすことができる。同期運転中、マスタ電源７８(1)の基準周波数fr(1)は、初期基本周波数fr0(1)で一定となり、スレーブ電源７８(2)の基準周波数fr(2)は、初期基本周波数fr0(2)から補正基準周波数fr1(2)まで低下し、同期周波数fdは、マスタ電源７８(1)の初期周波数fr0(1)と等しい値で一定となる。詳しくは後で説明する。
【００６１】
次に、スイッチング電源装置７８及び電源システム７６の動作について説明する。図４の電源システム７６では、マスタ電源７８(1)が出力する同期パルスVd（スイッチングパルス）がスレーブ電源７８(2)に入力されることによって、２台の間で同期運転が行われる。マスタ電源装置７８(1)は、同期パルス入力端子３４(1)に同期パルスが入力されないので、時定数可変回路５２(1)が動作せず、基準信号Vr(1)の周波数fr(1)が初期基準周波数fr0(1)で一定となる。したがって、駆動パルス生成部８６(1)は、初期基準周波数fr0(1)と等しい周波数の駆動パルスVg(1)を生成して出力し、同期周波数fdも初期基準周波数fr0(1)と等しくなる。スレーブ電源７８(2)は、同期パルス入力端子３４(2)に同期パルスVdが入力され、時定数可変回路５２(2)が動作し、基準信号Vr(2)の周波数fr(2)が初期基準周波数fr0(2)から補正基準周波数fr1(2)まで低下する。したがって、駆動パルス生成部８６(2)は、同期周波数fd＝fr0(1)（＞fr1(2)）と等しい周波数の駆動パルスVg(2)を生成して出力する。その結果、主スイッチング素子２０(1)と主スイッチング素子２０(2)が互いに等しいスイッチング周波数でオンオフすることになり、低周波ビートノイズの問題が発生しない。しかも、スイッチング電源装置４８(1)，４８(2)は、スイッチング周波数が設計上の好適値であるfr0(1)に設定されるので、自己の性能を十分に発揮することができる。
【００６２】
以上説明したように、第二実施形態のスイッチング電源装置７８及び電源システム７６は、第一実施形態のスイッチング電源装置４８及び電源システム４６と同様の効果を得ることができる。さらに、同一のスイッチング電源７８の間でマスタ・スレーブ運転を行うことができ、専用の外部機器を設けることなく、理想的な同期運転を行うことができる。スイッチング電源装置４８が３台以上の場合は、１台をマスタ電源、残りをスレーブ電源に区分けし、マスタ電源の同期パルス出力端子８２と各スレーブ電源の同期パルス入力端子３４を連結することによって、同様の作用効果を得ることができる。
【００６３】
なお、この発明のスイッチング電源装置及びそれを用いた電源システムは、上記の実施形態に限定されるものではない。例えば、第一実施形態のスイッチング電源装置４８及び電源システム４６の場合に、制御回路５０に代えて図５の制御回路８０を使用してもよいし、第二実施形態のスイッチング電源装置７８及び電源システム７６の場合に、制御回路８０に代えて図２の制御回路５０を使用してもよい。いずれも、上記の実施形態と同様の作用効果を得ることができる。
【００６４】
また、第二実施形態のスイッチング電源装置７８及び電源システム７６の場合、同期パルスVdとして、配線パターン９４に発生するスイッチングパルス（降圧チョッパの整流素子３０の両端電圧）を利用しているが、スイッチング周波数と等しい周波数のスイッチングパルスであれば、主スイッチング素子２０の駆動端子のパルス電圧（駆動パルスVg）、整流素子３０の駆動端子のパルス電圧等を利用してもよい。コンバータ回路が降圧チョッパ以外の方式の場合も、同様の考え方で適当なスイッチングパルスを適宜選定し、同期パルス出力端子８２から同期パルスVdとして出力するように構成にすればよい。
【００６５】
また、上記の時定数可変回路５２は、同期パルス入力端子３４を観測し、同期パルスVdが検出されると、基準周波数frが同期周波数fdよりも相対的に低くなるように、時定数回路５８の時定数を変化させる働きをするものであればよく、例えば、図７（ａ）に示すような時定数可変回路９４に変更しても、同様の作用効果を得ることができる。時定数可変回路９４は、上記と同様の整流ダイオード７０及び平滑コンデンサ７２を備え、さらにバイアス抵抗７４に代えて、平滑コンデンサ７２の電圧を分圧する分圧抵抗９６ａ，９６ｂと、分圧抵抗の９６ａ，９６ｂの中点にベースが接続されたNPN型のトランジスタ９８と、NチャネルMOS型FETであって、抵抗１００でプルアップされたゲートがトランジスタ９８のコレクタに接続されたトランジスタ１０２とで構成されている。また、制御回路５０の時定数設定抵抗５８ｂは、２つの抵抗５８ｂ-1，５８ｂ-2を直列接続した構成になっており、一方の抵抗５８ｂ-2と並列にトランジスタ１０２が接続されている。同期パルスVdが入力されないときは、トランジスタ１０２がオンし、時定数設定抵抗５８ｂが実質的に抵抗５８ｂ-1だけとなり、抵抗５８ｂ-1の抵抗値によって基準周波数fr（初期基準周波数fr0）が定まる。同期パルスVdが入力されると、トランジスタ１０２がオフして抵抗５８ｂ-2も有効になるので、時定数設定抵抗５８ｂ全体の抵抗値が大きくなり、基準周波数fr（補正基準周波数fr1）が低くなる。この時定数可変回路９４は、時定数設定抵抗５８ｂの抵抗値自体を変化させる動作を行うので、基準周波数設定部が電源回路６０（時定数設定抵抗５８ｂの両端に基準電圧Vrefを印加する回路）を備えていない場合でも使用できる、という利点がある。
【００６６】
また、第一及び第二実施形態の場合、駆動パルス生成部５６，８６は、同期パルスVdが検出されたときに、同期パルスVdの周波数fdと基準周波数frのうちの高い方と等しい周波数の駆動パルスVgを生成する働きをし、周波数可変回路５２は、同期パルスVdが検出されると、基準周波数frが同期パルスVdの周波数fdよりも相対的に低くなるように、時定数回路５８の時定数を変化させる働きをする、という構成であった。これを変更して、駆動パルス生成部は、同期パルスVdが検出されたときに、同期パルスVdの周波数fdと基準周波数frのうちの低い方と等しい周波数の駆動パルスVgを生成する働きをし、周波数可変回路は、同期パルスVdが検出されると、基準周波数frが同期パルスVdの周波数fdよりも相対的に高くなるように、時定数回路５８の時定数を変化させる働きをする、という構成にしてもよい。このように変更した場合も、同期運転中の各スイッチング電源装置のスイッチング周波数が共に同期周波数fdと等しくなり、上記実施形態と同様の効果を得ることができる。変更する場合の周波数可変回路としては、例えば、図７（ｂ）に示す時定数可変回路１０４が考えられる。
【００６７】
時定数可変回路１０４は、上記と同様の整流ダイオード７０及び平滑コンデンサ７２を備え、平滑コンデンサ７２の電圧を分圧する分圧抵抗９６ａ，９６ｂと、NチャネルMOS型FETであって分圧抵抗の９６ａ，９６ｂの中点にゲートが接続されたトランジスタ１０６とで構成されている。また、制御回路５０の時定数設定抵抗５８ｂは、２つの抵抗５８ｂ-3，５８ｂ-4を並列接続した構成になっており、一方の抵抗５８ｂ-4と直列の位置にトランジスタ１０６が挿入されている。同期パルスVdが入力されないときは、トランジスタ１０２がオフし、時定数設定抵抗５８ｂが実質的に抵抗５８ｂ-3だけとなり、抵抗５８ｂ-3の抵抗値によって基準周波数fr（初期基準周波数fr0）が定まる。同期パルスVdが入力されると、トランジスタ１０６がオンして抵抗５８ｂ-4も有効になるので、時定数設定抵抗５８ｂ全体の抵抗値が小さくなり、基準周波数fr（補正基準周波数fr1）が高くなる。この時定数可変回路１０４は、時定数設定抵抗５８ｂの抵抗値自体を変化させる動作を行うので、基準周波数設定部が電源回路６０（時定数設定抵抗５８ｂの両端に基準電圧Vrefを印加する回路）を備えていない場合でも使用できる。
【符号の説明】
【００６８】
１２，４８，７８  スイッチング電源装置
１４  外部機器
１６，４６，７６  電源システム
２０  主スイッチング素子
２６  コンバータ回路
２８，５０，８０  制御回路
３４  同期パルス入力端子
３６，５４，８４  基準周波数設定部
３８，５６，８６  駆動パルス生成部
４２，５８  時定数回路
４２ａ，５８ａ  タイマコンデンサ
４２ｂ，５８ｂ，５８ｂ-1，５８ｂ-2，５８ｂ-3，５８ｂ-4  時定数設定抵抗
５２，９４，１０４  時定数可変回路
６０  電源回路
７０  整流ダイオード
７２  平滑コンデンサ
７４  バイアス抵抗
８２  同期パルス出力端子
fd  同期周波数
fr  基準周波数
fr0  初期基準周波数
fr1  補正基準周波数
Vd  同期パルス
Vg  駆動パルス
Vr  基準信号
Vfef  基準電圧
【図１】
2014103781.tif 000003
【図２】
2014103781.tif 000004
【図３】
2014103781.tif 000005
【図４】
2014103781.tif 000006
【図５】
2014103781.tif 000007
【図６】
2014103781.tif 000008
【図７】
2014103781.tif 000009
【図８】
2014103781.tif 000010
【図９】
2014103781.tif 000011
【図１０】
2014103781.tif 000012