(57)【要約】【課題】高速動作が可能であり、かつ低いオン抵抗と高い耐圧とを有する炭化珪素半導体装置を提供する。【解決手段】コレクタ層１９は、第１の導電型を有する炭化珪素から作られている。スイッチング素子８０はコレクタ層１９上に設けられている。スイッチング素子８０は、第１の導電型と異なる第２の導電型を有するチャネルＣＨを制御するための接合ゲート３２を含む。【選択図】図１
2014007326.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有する炭化珪素から作られたコレクタ層と、
前記コレクタ層上に設けられたスイッチング素子とを備え、前記スイッチング素子は、前記第１の導電型と異なる第２の導電型を有するチャネルを制御するための接合ゲートを含む、炭化珪素半導体装置。
【請求項２】
前記第２の導電型はｎ型である、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記スイッチング素子は、
前記コレクタ層上に設けられ前記第２の導電型を有する第１の層と、前記第１の層上に設けられ前記第１の導電型を有する第２の層と、前記第２の層上に設けられ前記第２の導電型を有する第３の層とを有する半導体層を含み、前記半導体層には、前記第１の層および前記第２の層を貫通して前記第３の層に至る側壁を有するトレンチが設けられており、前記スイッチング素子はさらに
前記トレンチの前記側壁上において前記第１〜第３の層の各々に接し、前記第２の導電型を有するチャネル層と、
前記第２の層との間で前記チャネル層を挟み、前記第１の導電型を有する、前記接合ゲートとしてのゲート層と、
前記ゲート層上に設けられたゲート電極とを含む、請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記トレンチはテーパ状の形状を有する、請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記第３の層および前記チャネル層の少なくともいずれかに接続され、前記ゲート層から離されたエミッタ電極をさらに備える、請求項３または４に記載の炭化珪素半導体装置。
【請求項６】
前記エミッタ電極は前記第２の層に接続されている、請求項５に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は炭化珪素半導体装置に関し、特に接合型ゲートを有する炭化珪素半導体装置に関する。
【背景技術】
【０００２】
電力用半導体装置の原理として、たとえば、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）、およびＩＧＢＴ（Insulated  Gate  Bipolar  Transistor：絶縁ゲートバイポーラトランジスタ）が広く用いられている（たとえば、非特許文献１：B.  J.  Baliga  et  al.,  “The  insulated  gate  rectifier  (IGR):  A  new  power  switching  device,”  IEDM  Tech.  Dig.,  1982,  pp.  264-267を参照）。ＩＧＢＴはＭＯＳＦＥＴとバイポーラトランジスタとが複合化された構成を有しており、これによりＭＯＳＦＥＴと同様の高速動作と、バイポーラデバイスと同様の低いオン抵抗および高い耐圧とを有している。
【０００３】
電力用半導体装置の材料として、従来からシリコン（Ｓｉ）が広く用いられている。Ｓｉに代わってより大きなバンドギャップを有する炭化珪素（ＳｉＣ）を用いることで、オン抵抗などの性能が大幅に向上することが期待されている。
【０００４】
よって、ＭＯＳＦＥＴではなくＩＧＢＴを用い、かつ材料としてＳｉではなくＳｉＣを用いれば、従来以上に、低いオン抵抗と高い耐圧とを有する電力用半導体装置が得られると期待される。しかしながらＳｉＣを用いたＩＧＢＴは工業的には未だ実用化されていない。この一因は、ＳｉＣが用いられた場合、ＩＧＢＴに含まれるＭＯＳ構造におけるチャネル移動度が理論値よりもはるかに小さく、この結果、オン抵抗が大きくなるためである。よってＳｉＣが用いられたＭＯＳ構造におけるチャネル移動度を向上させる方法が検討されている（たとえば、特許文献１：特開２０１１−０２３６７５号を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−０２３６７５号公報
【非特許文献】
【０００６】
【非特許文献１】B.  J.  Baliga  et  al.,  “The  insulated  gate  rectifier  (IGR):  A  new  power  switching  device,”  IEDM  Tech.  Dig.,  1982,  pp.  264-267
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら上記公報に記載の方法によっても、チャネル移動度を理論値に十分に近づけることは困難であると考えられる。よって、Ｓｉの代わりにＳｉＣを用いかつＭＯＳＦＥＴではなくＩＧＢＴを用いる場合に理論的に予想される低いオン抵抗と高い耐圧とは、依然として得られないと考えられる。
【０００８】
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、高速動作が可能であり、かつ低いオン抵抗と高い耐圧とを有する炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の炭化珪素半導体装置はコレクタ層およびスイッチング素子を有する。コレクタ層は、第１の導電型を有する炭化珪素から作られている。スイッチング素子はコレクタ層上に設けられている。スイッチング素子は、第１の導電型と異なる第２の導電型を有するチャネルを制御するための接合ゲートを含む。
【００１０】
この炭化珪素半導体装置によれば、第２の導電型のスイッチング素子、すなわちユニポーラ素子を含むことで、高速動作が可能である。またこのスイッチング素子は、絶縁ゲートではなく接合ゲートを用いるので、ＳｉＣの理論的なチャネル移動度に近いチャネル移動度を容易に利用し得る。これによりスイッチング素子のオン抵抗を容易に、ある程度まで小さくすることができる。このような、第２の導電型のスイッチング素子に対して、第１の導電型を有するコレクタ層が付加される。すなわち、ユニポーラ素子であるスイッチング素子とバイポーラトランジスタとが複合化される。これにより、高速動作が可能であり、かつ低いオン抵抗と高い耐圧とを有する炭化珪素半導体装置が得られる。
【００１１】
好ましくは第２の導電型はｎ型である。これにより、炭化珪素半導体装置のオン抵抗をより小さくすることができる。
【００１２】
好ましくはスイッチング素子は、半導体層と、チャネル層と、ゲート層と、ゲート電極とを含む。半導体層は、第１の層と、第２の層と、第３の層とを有する。第１の層は、コレクタ層上に設けられ、第２の導電型を有する。第２の層は、第１の層上に設けられ、第１の導電型を有する。第３の層は、第２の層上に設けられ、第２の導電型を有する。半導体層にはトレンチが設けられている。トレンチは、第１の層および第２の層を貫通して第３の層に至る側壁を有する。チャネル層は、トレンチの側壁上において第１〜第３の層の各々に接し、第２の導電型を有する。ゲート層は、接合ゲートとしてのものであり、第２の層との間でチャネル層を挟み、第１の導電型を有する。ゲート電極はゲート層上に設けられている。これにより、スイッチング素子の構成を、製造が容易なものとすることができる。
【００１３】
好ましくはトレンチはテーパ状の形状を有する。これによりトレンチの側壁上へチャネル層を容易に形成し得る。
【００１４】
好ましくは、炭化珪素半導体装置は、第３の層およびチャネル層の少なくともいずれかに接続されゲート層から離されたエミッタ電極を有する。これによりエミッタ電極からスイッチング素子中へキャリアを供給することができる。
【００１５】
好ましくは、エミッタ電極は第２の層に接続されている。これにより第２の層の電位をエミッタ電極の電位に対応したものとすることができる。
【発明の効果】
【００１６】
上述したように本発明によれば、高速動作が可能であり、かつ低いオン抵抗と高い耐圧とを有する炭化珪素半導体装置が得られる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す図であり、図２および図３の各々の線Ｉ−Ｉに対応した断面での断面図である。
【図２】図１の炭化珪素半導体装置の構造を概略的に示す平面図である。
【図３】図１の炭化珪素半導体装置が有する半導体層の構造を概略的に示す平面図である。
【図４】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図５】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図６】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図７】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図８】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図９】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第６工程を概略的に示す断面図である。
【図１０】本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す断面図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００１９】
（実施の形態１）
図１〜図３に示すように、本実施の形態の半導体装置９０（炭化珪素半導体装置）は、コレクタ層１９と、スイッチング素子８０と、エミッタ電極４１と、コレクタ電極４２とを有する。コレクタ層１９は、ｐ型（第１の導電型）を有するＳｉＣから作られており、好ましくは結晶構造として六方晶を有する。コレクタ層１９は、上面Ｐ１と、上面Ｐ１と反対の面である裏面Ｐ２とを有する。
【００２０】
スイッチング素子８０はコレクタ層１９の上面Ｐ１上に設けられている。スイッチング素子８０は、ｎ型（第１の導電型と異なる第２の導電型）を有するチャネルＣＨを制御するためのものとして接合ゲートを含む。すなわちスイッチング素子８０は、ユニポーラ素子の一種であるＪＦＥＴ（Junction  FieldEffect  Transistor）を含む。スイッチング素子８０は、半導体層２０と、チャネル層３１と、ゲート層３２（接合ゲート）と、ゲート電極４０とを含む。
【００２１】
半導体層２０はＳｉＣから作られており、好ましくは結晶構造として六方晶を有する。半導体層２０は、第１の層２１と、第２の層２２と、第３の層２３とを有する。第１の層２１は、コレクタ層１９の上面Ｐ１上に設けられ、ｎ型（第２の導電型）を有する。第２の層２２は、第１の層２１上に設けられ、ｐ型（第１の導電型）を有する。第３の層２３は、第２の層２２上に設けられ、ｎ型（第２の導電型）を有する。
【００２２】
半導体層２０の上面（コレクタ層１９がもうけられている面と反対の面）にはトレンチＴＲが設けられている。トレンチＴＲは側壁ＳＷおよび底面ＢＳを有する。側壁ＳＷは、第１の層２１および第２の層２２を貫通して第３の層２３に至る。好ましくは、トレンチＴＲはテーパ状の形状を有する。すなわち、上面Ｐ１に対するエピタキシャル基板ＳＣのトレンチＴＲの側壁ＳＷの傾きは０°よりも大きく直角よりも小さい。より好ましくは上面Ｐ１に対する側壁ＳＷの傾きは１０°以上である。
【００２３】
チャネル層３１は、ＳｉＣから作られており、ｎ型（第２の導電型）を有する。好ましくはチャネル層３１は結晶構造として六方晶を有する。チャネル層３１は、トレンチＴＲの側壁ＳＷ上において第１〜第３の層２１〜２３の各々に接している。チャネル層３１は、図１に示すように、側壁ＳＷ上だけでなく、底面ＢＳ上にも設けられていてよい。側壁ＳＷ上におけるチャネル層３１の厚さは、好ましくは５０ｎｍ以上５００ｎｍ以下である。
【００２４】
ゲート層３２は、ＳｉＣから作られており、ｐ型（第１の導電型）を有する。好ましくはゲート層３２は結晶構造として六方晶を有する。ゲート層３２は、接合ゲートとしてのものであり、第２の層２２との間でチャネル層３１を挟んでいる。ゲート電極４０はゲート層３２上に設けられている。
【００２５】
エミッタ電極４１は、第３の層２３およびチャネル層３１の少なくともいずれかに接続され、かつゲート層３２から離されている。図１においては、エミッタ電極４１はチャネル層３１に接続されている。エミッタ電極４１はオーミック電極である。
【００２６】
コレクタ電極４２は、コレクタ層１９の裏面Ｐ２上に設けられている。コレクタ電極４２はオーミック電極である。
【００２７】
次に半導体装置９０の使用方法の例について説明する。半導体装置９０は、エミッタ電極４１およびコレクタ電極４２の間の電気的導通を制御するスイッチング装置として用いられる。エミッタ電極４１は負極側、コレクタ電極４２は正極側として用いられる。半導体装置９０は、スイッチング、すなわちオン／オフ動作の目的で制御されるチャネルＣＨを有するスイッチング素子８０を含む。チャネルＣＨは、チャネル層３１のうち、ゲート層３２と、側壁ＳＷのうち第２の層２２からなる部分との間に挟まれた部分である。
【００２８】
チャネルＣＨへの電界印加によってチャネルＣＨ中に空乏層が十分に形成されると、スイッチング素子８０はオフ状態となる。そのためには、チャネルＣＨ中のキャリアが十分に排斥されるような電位が、ゲート電極４０を介してゲート層３２に印加される。本実施の形態においては、絶対値が十分に大きい負の電位が印加される。逆にそのような電位が印加されていない場合は、チャネルＣＨ中にキャリアが存在するので、スイッチング素子８０はオン状態にある。なおオン状態の場合、第１の層２１中において、ｎ型（第２の導電型）のチャネルＣＨのキャリアである電子と、コレクタ層から注入された正孔との間で、対消滅が生じる。以上のように、ゲート電極４０に印加される電位を変化させることで、スイッチング素子８０がスイッチングされ、よって半導体装置９０がスイッチングされる。
【００２９】
次に半導体装置９０の製造方法について、以下に説明する。
図４に示すように、炭化珪素単結晶基板１８上に、コレクタ層１９、第１の層２１、第２の層２２、および第３の層２３が順に形成される。この形成は、たとえばＣＶＤ（Chemical  Vapor  Deposition）により行われ得る。炭化珪素単結晶基板１８の導電型は、たとえばｎ型である。次に炭化珪素単結晶基板１８が、たとえばバックグラインド（図４の矢印ＧＬ）によって除去される（図５）。
【００３０】
図６に示すように、開口部を有するマスク層６０が形成される。開口部の位置は、トレンチＴＲ（図１）が形成されることになる位置に対応している。マスク層６０の材料は、たとえば酸化珪素である。次にマスク層６０をマスクとして用いたエッチングが行われる。このエッチングは、たとえば熱エッチング（詳しくは後述する）によって行われる。このエッチングによってトレンチＴＲが形成される（図７）。次にマスク層６０が除去される。
【００３１】
図８に示すように、トレンチＴＲの側壁ＳＷおよび底面ＢＳの上に、チャネル層３１が形成される。次にチャネル層３１上での成膜が行われることで、側壁ＳＷとの間でチャネル層３１を挟むゲート層３２が形成される。チャネル層３１およびゲート層３２は、たとえばＣＶＤにより形成され得る。
【００３２】
図９に示すように、ゲート層３２がパターニングされることによって、チャネル層３１が露出される。再び図１を参照して、ゲート層３２に接触するゲート電極４０が形成される。またゲート層３２から離れ、チャネル層３１に接触するエミッタ電極４１が形成される。またコレクタ層１９の裏面Ｐ２上にコレクタ電極４２が形成される。以上により半導体装置９０が得られる。
【００３３】
次に、上述した「熱エッチング」について説明する。熱エッチングとは、エッチングされる対象を高温下でエッチングガスにさらすことによって行われるものであり、物理的エッチング作用を実質的に有しないものである。熱エッチングを用いることによって、結晶学的に特定の側壁ＳＷを自己形成することができる。熱エッチングのプロセスガスは、好ましくはハロゲン原子を含み、より好ましくはハロゲン原子は塩素原子である。具体的にはプロセスガスは、Ｃｌ２ガスであってもよい。好ましくは、プロセスガスは、ハロゲン元素を含有するガスに加えてさらに、酸素原子を含有するガスを含む。酸素原子を含有するガスは、具体的にはＯ2ガスであってもよい。なお、プロセスガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえばＮ2ガス、Ａｒガス、またはＨｅガスを用いることができる。熱エッチングの熱処理温度は、好ましくは７００℃以上１２００℃以下である。この温度の下限は、より好ましくは８００℃、さらに好ましくは９００℃である。またこの温度の上限は、より好ましくは１１００℃、さらに好ましくは１０００℃である。この場合、エッチング速度を十分実用的な値とすることができる。熱処理温度を７００℃以上１０００℃以下とした場合、炭化珪素のエッチング速度はたとえば７０μｍ／ｈｒ程度になる。
【００３４】
なおトレンチＴＲを形成するためのエッチングは熱エッチングに限定されるものではなく、他のドライエッチング方法が用いられてもよい。たとえば、反応性イオンエッチングまたはイオンビームエッチングなどのドライエッチングが用いられてもよい。またドライエッチングの代わりにウエットエッチングが用いられてもよい。
【００３５】
本実施の形態の半導体装置９０によれば、ｎ型のスイッチング素子８０、すなわちユニポーラ素子を用いることで、高速動作が可能とされる。またこのスイッチング素子８０は、絶縁ゲートではなく接合ゲート３２を用いるので、ＳｉＣの理論的なチャネル移動度に近いチャネル移動度を容易に利用し得る。これによりスイッチング素子８０のオン抵抗を容易に、ある程度まで小さくすることができる。このような、ｎ型のスイッチング素子８０に対して、ｐ型を有するコレクタ層１９が付加される。すなわち、ユニポーラ素子であるスイッチング素子８０とバイポーラトランジスタとが複合化される。これにより、高速動作が可能であり、かつ低いオン抵抗と高い耐圧とを有する半導体装置９０が得られる。また半導体装置９０に用いられるスイッチング素子８０の構成は、製造が容易なものである。
【００３６】
またスイッチング素子８０のチャネル層３１の導電型（第２の導電型）はｎ型である。これによりスイッチング素子８０のオン抵抗を小さくすることができる。よって半導体装置９０のオン抵抗をより小さくすることができる。
【００３７】
またトレンチＴＲはテーパ状の形状を有する。これによりトレンチＴＲの側壁ＳＷ上へチャネル層３１を容易に形成し得る。
【００３８】
また半導体装置９０は、第３の層２３およびチャネル層３１の少なくともいずれかに接続されゲート層３２から離されたエミッタ電極４１を有する。これによりエミッタ電極４１からスイッチング素子８０中へキャリアを供給することができる。
【００３９】
（実施の形態２）
図１０に示すように、本実施の形態の半導体装置９０Ｖは、実施の形態１のエミッタ電極４１の代わりにエミッタ電極４１Ｖを有する。エミッタ電極４１Ｖは第３の層２３を貫通して第２の層２２に接続されている。これにより第２の層２２の電位をエミッタ電極４１Ｖの電位に対応したものとすることができる。
【００４０】
なお上記各実施の形態においてはトレンチＴＲがほぼ平坦な底面ＢＳを有するが（図１および図１０）、トレンチの構成はこのようなものに限定されるものではない。たとえば、実質的に底面が設けられないような、Ｖ字状のトレンチが用いられてもよい。
【００４１】
またトレンチＴＲは、六角形の形状が組み合わされた網目状の形状を有するが（図３）、トレンチの構成はこのようなものに限定されるものではない。たとえば、長方形（正方形を含む）の形状が組み合わされた網の目状の形状が用いられてもよい。
【００４２】
また図１においてはエミッタ電極４１はチャネル層３１に接続されているが、エミッタ電極の構成はこのようなものに限定されるものではない。たとえば、エミッタ電極が第３の層２３に接続されてもよい。この場合、第３の層２３を介してエミッタ電極とチャネル層３１とが電気的に接続される。
【００４３】
またトレンチＴＲはテーパ状の形状を有するが（図１）、トレンチの構成はこのようなものに限定されるものではない。たとえば、トレンチの側壁は、厚さ方向（図１の縦方向に対応）に沿っていてもよい。
【００４４】
また上記説明においては第１の導電型がｐ型でありかつ第２の導電型がｎ型であるが、第１の導電型がｎ型でありかつ第２の導電型がｐ型であってもよい。
【００４５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４６】
１８  炭化珪素単結晶基板、１９  コレクタ層、２０  半導体層、２１  第１の層、２２  第２の層、２３  第３の層、３１  チャネル層、３２  ゲート層、４０  ゲート電極、４１，４１Ｖ  エミッタ電極、４２  コレクタ電極、９０，９０Ｖ  半導体装置（炭化珪素半導体装置）、ＳＷ  側壁、ＴＲ  トレンチ。
【図１】
2014007326.tif 000003
【図２】
2014007326.tif 000004
【図３】
2014007326.tif 000005
【図４】
2014007326.tif 000006
【図５】
2014007326.tif 000007
【図６】
2014007326.tif 000008
【図７】
2014007326.tif 000009
【図８】
2014007326.tif 000010
【図９】
2014007326.tif 000011
【図１０】
2014007326.tif 000012