(57)【要約】【課題】トランジスタのしきい値電圧の変動の影響が抑えられる発光装置を提供する。または、トランジスタのしきい値電圧の変動による輝度の変動が抑えられる発光装置を提供する。または、トランジスタのしきい値電圧の変動による影響を短い時間で補正する。【解決手段】発光素子と、該発光素子に電流を流すスイッチとして機能するトランジスタと、該トランジスタのしきい値電圧を取得し、取得したしきい値に応じてトランジスタのゲートとソースの間の電圧（ゲート電圧）を補正する回路を有する。トランジスタとしてはしきい値電圧がプラス方向に変動し、変動量が小さいｎチャネル型のトランジスタを用いる。トランジスタのしきい値電圧を取得する際に、トランジスタのゲート電圧を適切に調整する。【選択図】図１
2014006515.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
ソースまたはドレインの一方が、前記発光素子の陽極と電気的に接続するトランジスタと、
一方の電極が前記トランジスタのソースまたはドレインの一方と電気的に接続し、他方の電極が前記トランジスタのゲートと第１のスイッチを介して電気的に接続する容量素子と、
前記トランジスタのゲートと第２のスイッチを介して電気的に接続する第１の配線と、
前記容量素子の他方の電極と第３のスイッチを介して電気的に接続する第２の配線と、
前記トランジスタのソースまたはドレインの一方と第４のスイッチを介して電気的に接続する第３の配線と、
前記第３の配線と電気的に接続する電圧制御回路と、を有し、
前記電圧制御回路は、前記トランジスタをオンとしてから、前記トランジスタにドレイン電流が流れることで前記ソースの電位が上昇し、前記ゲートと前記ソース間の電圧が小さくなることで前記トランジスタがオフとなるまでの時間が、前記第２の配線から前記容量素子にデータの書き込みが行われる時間よりも短くなるように、前記第３の配線の電位を制御する発光装置。
【請求項２】
発光素子と、
ソースまたはドレインの一方が、前記発光素子の陽極と電気的に接続し、ソースまたはドレインの他方が第１のスイッチを介してゲートと電気的に接続しているトランジスタと、
一方の電極が第２のスイッチを介して前記トランジスタのソースまたはドレインの一方と電気的に接続し、他方の電極が前記トランジスタのゲートと電気的に接続する容量素子と、
前記トランジスタのソースまたはドレインの他方と第３のスイッチを介して電気的に接続する第１の配線と、
前記容量素子の一方の電極と第４のスイッチを介して電気的に接続する第２の配線と、
前記トランジスタのソースまたはドレインの一方と第５のスイッチを介して電気的に接続する第３の配線と、
前記第１の配線および前記第３の配線と電気的に接続する電圧制御回路と、を有し、
前記電圧制御回路は、前記トランジスタをオンとしてから、前記トランジスタにドレイン電流が流れることで前記ソースの電位が上昇し、前記ゲートと前記ソース間の電圧が小さくなることで前記トランジスタがオフとなるまでの時間が、前記第２の配線から前記容量素子にデータの書き込みが行われる時間よりも短くなるように、前記第１の配線および前記第３の配線の電位を制御する発光装置。
【請求項３】
請求項１または請求項２において、
前記電圧制御回路は、前記トランジスタのゲートとソースの間の電圧と前記トランジスタのしきい値電圧との差が８Ｖ以下となるように制御する発光装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記トランジスタは、チャネル形成領域を有する酸化物半導体膜および前記酸化物半導体膜上に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を含み、バイアス温度ストレス試験によってしきい値電圧がプラス方向に変動する発光装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記トランジスタは、
ゲート電極と、
前記ゲート電極上のゲート絶縁膜と、
前記ゲート絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜上の第１の酸化物絶縁膜と、
前記第１の酸化物絶縁膜上の化学量論的組成を満たす酸素よりも多くの酸素を含む第２の酸化物絶縁膜と、を有する発光装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１乃至第４のスイッチはｎチャネル型トランジスタである発光装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記電圧制御回路は、
モニター部と、
補正データ格納部と、
前記モニター部および前記補正データ格納部のデータを参照して、電圧を補正する補正回路と、を有する発光装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記電圧制御回路は、
モニター用トランジスタと、
前記モニター用トランジスタのゲートおよびドレインの電気的な導通を選択するスイッチと、
前記モニター用トランジスタのゲートおよびドレイン間の電位を保持する容量素子と、
前記モニター用トランジスタのしきい値電圧に応じて、電位を生成する電源生成回路と、を有する発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、発光装置および発光装置の駆動方法に関する。
【背景技術】
【０００２】
ＥＬ表示装置に代表されるフラットパネルディスプレイ等の発光装置の多くに用いられている駆動用トランジスタは、ガラス基板上に形成された非晶質シリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。
【０００３】
また、近年、シリコン半導体に代わって、半導体特性を有する金属酸化物（酸化物半導体）をトランジスタに用いる技術が注目されている。例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング用トランジスタなどに用いる技術が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発光装置では、駆動用トランジスタのドレイン電流が発光素子に供給される。従って、駆動用トランジスタが劣化し、しきい値電圧が変動すると、発光素子の輝度も変動する。なお、駆動用トランジスタの劣化は一様に起こることはなく、各画素ごとに異なってくる。そのため、発光装置全体で輝度のばらつきが生じてしまう。
【０００６】
従って、しきい値電圧の変動のばらつきを見越して駆動用トランジスタの電流値を補正することができる画素構成の提案は、発光装置の画質向上を図る上で重要な課題である。
【０００７】
また、駆動用トランジスタの電流値を補正する画素構成において、より短い時間で正確にトランジスタの電流値を補正することは、発光装置の信頼性を高めるうえで重要である。
【０００８】
上述の問題に鑑み、本発明の一態様は、トランジスタのしきい値電圧のばらつきの影響が抑えられる発光装置を提供することを課題の一つとする。または、本発明の一態様は、輝度のばらつきが抑えられる発光装置を提供することを課題の一つとする。または、本発明の一態様は、トランジスタのしきい値電圧のばらつきによる影響を短い時間で補正することを課題の一つとする。
【課題を解決するための手段】
【０００９】
発光素子と、該発光素子に電流を流すスイッチとして機能するトランジスタと、該トランジスタのしきい値電圧を取得し、取得したしきい値電圧に応じてトランジスタのゲートとソースの間の電圧（ゲート電圧）を補正する回路を有する。トランジスタとしてはしきい値電圧がプラス方向に変動し、変動量が小さいｎチャネル型のトランジスタを用いる。トランジスタのしきい値電圧を取得する際に、トランジスタのゲート電圧を適切に調整する。
【００１０】
従って、本発明の一態様は、発光素子と、ソースまたはドレインの一方が、発光素子の陽極と電気的に接続するトランジスタと、一方の電極がトランジスタのソースまたはドレインの一方と電気的に接続し、他方の電極がトランジスタのゲートと第１のスイッチを介して電気的に接続する容量素子と、トランジスタのゲートと第２のスイッチを介して電気的に接続する第１の配線と、容量素子の他方の電極と第３のスイッチを介して電気的に接続する第２の配線と、トランジスタのソースまたはドレインの一方と第４のスイッチを介して電気的に接続する第３の配線と、第３の配線と電気的に接続する電圧制御回路と、を有し、電圧制御回路は、トランジスタをオンとしてから、トランジスタにドレイン電流が流れることでソースの電位が上昇し、ゲートとソース間の電圧が小さくなることでトランジスタがオフとなるまでの時間が、第２の配線から容量素子にデータの書き込みが行われる時間よりも短くなるように、前記第３の配線の電位を制御する発光装置である。
【００１１】
また、本発明の別の一態様は、発光素子と、ソースまたはドレインの一方が、発光素子の陽極と電気的に接続し、ソースまたはドレインの他方が第１のスイッチを介してゲートと電気的に接続しているトランジスタと、一方の電極が第２のスイッチを介してトランジスタのソースまたはドレインの一方と電気的に接続し、他方の電極がトランジスタのゲートと電気的に接続する容量素子と、トランジスタのソースまたはドレインの他方と第３のスイッチを介して電気的に接続する第１の配線と、容量素子の一方の電極と第４のスイッチを介して電気的に接続する第２の配線と、トランジスタのソースまたはドレインの一方と第５のスイッチを介して電気的に接続する第３の配線と、第１の配線および第３の配線と電気的に接続する電圧制御回路と、を有し、電圧制御回路は、トランジスタをオンとしてから、トランジスタにドレイン電流が流れることでソースの電位が上昇し、ゲートとソース間の電圧が小さくなることでトランジスタがオフとなるまでの時間が、第２の配線から容量素子にデータの書き込みが行われる時間よりも短くなるように、第１の配線および第３の配線の電位を制御する発光装置である。
【００１２】
なお、電圧制御回路は、トランジスタのゲートとソースの間の電圧と前記トランジスタのしきい値電圧との差が８Ｖ以下、より好ましくは５Ｖ以下となるように第１の配線および／または第３の配線の電位を制御すればよい。
【００１３】
該トランジスタは、チャネル形成領域を有する酸化物半導体膜および酸化物半導体膜上に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜、を含み、バイアス温度ストレス試験によってしきい値電圧がプラス方向に変動するトランジスタを適用してもよい。
【００１４】
また、該トランジスタは、ゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上のチャネル形成領域を有する酸化物半導体膜と、酸化物半導体膜上の第１の酸化物絶縁膜と、第１の酸化物絶縁膜上の化学量論的組成を満たす酸素よりも多くの酸素を含む第２の酸化物絶縁膜と、を有する発光装置としてもよい。
【００１５】
酸素が拡散する第１の酸化物絶縁膜とは、該酸化物絶縁膜を通過して酸化物半導体膜に酸素を拡散させる膜のことを指す。ここでの酸素の拡散とは、化学量論的組成を満たす酸素よりも多くの酸素を含む第２の酸化物絶縁膜中の酸素が酸化物半導体膜に移動することのほか、酸素が拡散する第１の酸化物絶縁膜内の酸素の移動のことも指す。
【００１６】
また、発光装置において、酸化物半導体膜は、電子スピン共鳴測定によるｇ値＝１．９３近傍に信号が現れるスピンのスピン密度が検出下限以下であることが好ましい。
【００１７】
ｇ値＝１．９３近傍に現れる信号は、酸化物半導体膜に含まれる酸素欠損に由来する。従って、ｇ値＝１．９３近傍に信号が現れるスピンのスピン密度は検出下限以下であることが好ましい。これにより、酸素欠損に由来するトランジスタの電気特性の不良を抑制できる。
【００１８】
また、第３の配線はモニター部と、補正データ格納部と、モニター部および補正データ格納部のデータを参照して、電圧を補正する補正回路と、を有する電圧制御回路と電気的に接続する発光装置である。
【００１９】
また、電圧制御回路はモニター用トランジスタと、モニター用トランジスタのゲートおよびドレインの電気的な導通を選択するスイッチと、モニター用トランジスタのゲートおよびドレイン間の電位を保持する容量素子と、モニター用トランジスタのしきい値電圧に応じて、電位を生成する電源生成回路と、を有する回路でもよい。
【発明の効果】
【００２０】
本発明の一態様によって、トランジスタの特性の変動の影響が抑えられる発光装置を提供することができる。または、輝度のばらつきが抑えられる発光装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様の発光装置を示す図。
【図２】本発明の一態様の発光装置の駆動方法を説明する図。
【図３】本発明の一態様の発光装置を示す図。
【図４】本発明の一態様の発光装置の駆動方法を説明する図。
【図５】本発明の一態様の発光装置を示す図。
【図６】本発明の一態様の発光装置の駆動方法を説明する図。
【図７】本発明の一態様の発光装置に適用できる電圧制御回路を説明する図。
【図８】本発明の一態様の発光装置に適用できる電圧制御回路を説明する図。
【図９】トランジスタの一形態を説明する図。
【図１０】トランジスタの作製方法の一形態を説明する断面図。
【図１１】トランジスタの一形態を説明する断面図。
【図１２】発光装置の一形態を説明する図。
【図１３】発光装置の一形態を説明する図。
【図１４】電子機器の一例を説明する図。
【図１５】実施例１の試料の作製方法を示す図。
【図１６】実施例１のトランジスタのしきい値電圧を示す図。
【図１７】実施例１のしきい値電圧の定義を説明する図。
【図１８】実施例２の裏面からのＳＩＭＳの測定結果を示す図。
【図１９】実施例３の試料を示す図。
【図２０】実施例３のＥＳＲの測定結果を示す図。
【図２１】実施例３のＥＳＲの一次微分曲線を示す図。
【発明を実施するための形態】
【００２２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更しうることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。なお、図面において示す構成要素、即ち層や領域等の厚さ、幅、相対的な位置関係等は、実施の形態において説明する上で明確性のため、誇張して示される場合がある。
【００２４】
なお、本明細書等において「上」という用語は、構成要素の位置関係が「直上」であることを限定するものではない。例えば、「絶縁層上のゲート電極層」の表現であれば、絶縁層とゲート電極層との間に他の構成要素を含むものを除外しない。「下」についても同様である。
【００２５】
また、本明細書等において「電極層」や「配線層」という用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極層」は「配線層」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極層」や「配線層」という用語は、複数の「電極層」や「配線層」が一体となって形成されている場合なども含む。
【００２６】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
【００２７】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００２８】
例えば、「何らかの電気的作用を有するもの」には、電極や配線などが含まれる。また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２９】
（実施の形態１）
本実施の形態では、本発明の一態様の発光装置について図面を用いて説明する。図１に本発明の一態様の発光装置について示す。
【００３０】
本発明の一態様の発光装置１００はトランジスタ１０１と、トランジスタ１０３と、トランジスタ１０５と、トランジスタ１０７と、トランジスタ１０９と、容量素子１１１と、発光素子１１３と、電圧制御回路１１７を有する。
【００３１】
トランジスタ１０１には、ＢＴストレス試験や光ＢＴストレス試験によるしきい値電圧の変動がプラス方向にのみ起こり、該変動量が少ないｎチャネル型トランジスタを用いる。しきい値電圧がプラス方向にのみ変動するトランジスタの詳細は後の実施の形態で説明する。ただし、トランジスタ１０１に用いるトランジスタは該トランジスタに限定されない。トランジスタ１０１のソースまたはドレインの一方は、発光素子１１３の陽極と電気的に接続し、ソースまたはドレインの他方は配線ＶＬと電気的に接続する。
【００３２】
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変動（即ち、経時変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【００３３】
次に、具体的なＢＴストレス試験方法の例について説明する。はじめに、トランジスタの初期の電気特性（初期特性）を測定する。次に、トランジスタが形成されている基板の温度（基板温度）を初期特性の測定時より高い温度で維持し、トランジスタのソースおよびドレインとして機能する一対の電極を同電位とし、ソースおよびドレインとして機能する一対の電極とは異なる電位をゲート電極に一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。次に、基板の温度を初期特性を測定したときと同程度とし、トランジスタの電気特性を測定する。この結果、初期特性におけるしきい値電圧、およびＢＴストレス試験後の電気特性におけるしきい値電圧の差を、しきい値電圧の変動量として得ることができる。
【００３４】
なお、ＢＴストレス試験において、ゲート電極に印加する電位がソースおよびドレインの電位よりも高い場合をプラスＢＴストレス試験という。また、光を照射しながらＢＴストレス試験を行うことを光ＢＴストレス試験といい、光が照射され、かつゲート電極に印加する電位がソースおよびドレインの電位よりも高い場合を光プラスＢＴストレス試験という。
【００３５】
トランジスタ１０３、トランジスタ１０５、トランジスタ１０７およびトランジスタ１０９は、スイッチとして機能する。トランジスタ１０３は、データ線ｄａｔａと、容量素子１１１の一方の電極との間の導通または非導通を選択する。トランジスタ１０５は、トランジスタ１０１のゲート電極と電源線ＧＬとの間の導通または非導通を選択する。トランジスタ１０７は、容量素子１１１の一方の電極とトランジスタ１０１のゲートとの間の導通または非導通を選択する。トランジスタ１０９は、トランジスタ１０１のソースおよびドレインの一方および発光素子１１３の陽極と、電位制御線ＳＬとの間の導通または非導通を選択する。電位制御線ＳＬには電圧制御回路１１７が電気的に接続されている。
【００３６】
トランジスタ１０３およびトランジスタ１０５における導通または非導通の選択は、トランジスタ１０３およびトランジスタ１０５のゲートに接続された配線Ｇ１の電位により定まる。トランジスタ１０７における導通または非導通の選択は、トランジスタ１０７のゲートに接続された配線Ｇ２の電位により定まる。トランジスタ１０９における導通または非導通の選択は、トランジスタ１０９のゲートに接続された配線Ｇ３の電位により定まる。
【００３７】
なお、図１において、トランジスタ１０１、トランジスタ１０３、トランジスタ１０５、トランジスタ１０７およびトランジスタ１０９は、ゲートを半導体膜の下側または上側に有していればよいが、半導体膜の上側および下側に一対のゲートを有していてもよい。一対のゲートの一方をバックゲートとすると、バックゲートはフローティングの状態であってもよいし、電位が他から与えられている状態であってもよい。後者の場合、通常のゲートおよびバックゲートに同じ高さの電位が与えられていてもよいし、バックゲートにのみ接地電位などの固定の電位が与えられていてもよい。バックゲートに与える電位の高さを制御することで、トランジスタのしきい値電圧を制御することができる。また、バックゲートを設けることで、ドレイン電流の増加を実現することができる場合がある。また、バックゲートを設けることで、半導体膜に空乏層ができやすくなるため、サブスレッショルドスイング値（Ｓ値）の改善を図ることができる場合がある。
【００３８】
また、図１では、トランジスタ１０１、トランジスタ１０３、トランジスタ１０５、トランジスタ１０７およびトランジスタ１０９が全てｎチャネル型である場合を例示しているが、トランジスタ１０１、トランジスタ１０３、トランジスタ１０５、トランジスタ１０７およびトランジスタ１０９のｎチャネル型に限らず、ｐチャネル型のトランジスタを用いることもできる。
【００３９】
電圧制御回路１１７は、電位制御線ＳＬに入力する電位を選択することによって、トランジスタ１０１のゲート電圧を制御して、トランジスタ１０１のしきい値電圧の取得を短い時間で行うことができるようにする回路である。具体的には、トランジスタ１０１のしきい値電圧を取得する際に、トランジスタ１０１のゲート電圧とトランジスタ１０１のしきい値電圧との差が８Ｖ以下、好ましくは５Ｖ以下となるように、電位制御線ＳＬの電位を制御することが望ましい。なお、電圧制御回路１１７については、後の実施の形態で詳細を述べる。
【００４０】
発光素子１１３は、陽極と、陰極と、陽極と陰極との間に設けられた発光性の物質を含む発光層とを含む。発光素子１１３は、陰極を基準としたときの、陰極と陽極間の電位差が、発光素子１１３のしきい値電圧Ｖｔｈｅ以上になったときに供給される電流により、エレクトロルミネッセンスが得られる。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００４１】
また、本発明の一態様の発光装置が有する発光素子としては、エレクトロルミネセンス素子に限らず、電流が流れることにより明るさ、色調、偏光などが変化する発光素子を適用することができる。
【００４２】
続いて、発光装置１００の動作について説明する。
【００４３】
図２（Ａ）に、図１に示す発光装置１００に接続される、配線Ｇ１乃至配線Ｇ３の電位と、データ線に供給される電位Ｖｄａｔａのタイミングチャートを例示する。ただし、図２（Ａ）に示すタイミングチャートはトランジスタ１０１、トランジスタ１０３、トランジスタ１０５、トランジスタ１０７およびトランジスタ１０９がｎチャネル型である場合を例示している。図２（Ａ）に示すように、発光装置１００の動作は主に３つの期間に分けられる。
【００４４】
期間１はトランジスタ１０１のソースまたはドレインの一方に所定の電位（リセット電位）を入力する期間である。期間１では配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にハイレベルの電位が与えられる。よって、トランジスタ１０９がオンとなり、トランジスタ１０１のソースおよびドレインの一方に電位制御線ＳＬから電圧制御回路１１７の出力電位Ｖ０が入力される。
【００４５】
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１１３の陰極には電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、発光素子１１３のしきい値電圧Ｖｔｈｅを電位Ｖｃａｔに加算した電位よりも高いものとする。また、電圧制御回路１１７から出力される電位Ｖ０は、電位Ｖｃａｔに発光素子１１３のしきい値電圧Ｖｔｈｅを加算した電位よりも低いことが望ましい。電位Ｖ０を上記値に設定することで、期間１において発光素子１１３に電流が流れるのを防ぐことができる。
【００４６】
次いで、期間２について説明する。期間２はトランジスタ１０１のしきい値電圧を取得し、データの書き込みを行う期間である。期間２では、配線Ｇ１にハイレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にローレベルの電位が与えられる。よって、トランジスタ１０３およびトランジスタ１０５がオンとなり、トランジスタ１０７およびトランジスタ１０９がオフとなる。
【００４７】
なお、期間１から期間２に移行する際、配線Ｇ１に与える電位をローレベルからハイレベルに切り替えた後に、配線Ｇ３に与える電位をハイレベルからローレベルに切り替えることが望ましい。このような動作にすることによって、配線Ｇ１に与えられる電位の切り替えにおいて、ノードＡの電位の変動を防ぐことができる。
【００４８】
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１１３の陰極には電位Ｖｃａｔが与えられる。そして、電源線ＧＬに電位Ｖ１が、データ線（ｄａｔａ）に画像信号の電位Ｖｄａｔａが与えられる。なお、電位Ｖ１は電位Ｖ０にトランジスタ１０１のしきい値電圧Ｖｔｈを加算した電位よりも高く、電位Ｖａｎｏにトランジスタ１０１のしきい値電圧Ｖｔｈを加算した電位より低いことが望ましい。また、電圧制御回路１１７から出力される電位Ｖ０は、電位Ｖｃａｔに発光素子１１３のしきい値電圧Ｖｔｈｅを加算した電位よりも低いことが望ましい。
【００４９】
上記動作により、トランジスタ１０１のゲート（ノードＢとして図示する）に、トランジスタ１０１のしきい値電圧よりも大きい電位Ｖ１が入力され、トランジスタ１０１がオンとなる。よって、トランジスタ１０１を介して容量素子１１１の電荷が放出され、電位Ｖ０だったノードＡの電位が上昇を始める。そして、最終的にはノードＡの電位がＶ１−Ｖｔｈとなると、即ちトランジスタ１０１のゲート電圧がトランジスタ１０１のしきい値電圧Ｖｔｈまで小さくなると、トランジスタ１０１がオフとなる。
【００５０】
トランジスタ１０１がオフとなると、トランジスタ１０１のソースまたはドレインの一方の電位はトランジスタ１０１のゲートの電位（ここではＶ１）から、トランジスタ１０１のしきい値電圧Ｖｔｈを引いた電位、即ち、Ｖ１−Ｖｔｈとなる。
【００５１】
なお、本明細書中では、このようにトランジスタ１０１のゲート電圧をＶｔｈとし、トランジスタのゲート、ソースまたはドレインのいずれかをＶｔｈの値を加味した電位とすることを、トランジスタのしきい値電圧の取得と呼ぶ。
【００５２】
なお、このとき、容量素子１１１の一方の電極（ノードＣとして図示する）には、電位Ｖｄａｔａが与えられ、容量素子に画像信号のデータが書き込まれる。なお、容量素子にデータを書き込む時間に制限はなく、利用者が適宜設定することができる。ただし、発光装置１００をディスプレイ等の表示装置の画素に用いる場合、容量素子にデータを書き込む時間が制限される場合がある。特に、画素数の多いパネルでは、短い期間で容量素子にデータを書き込む必要がある。
【００５３】
ここで、電圧制御回路１１７の出力電位Ｖ０について説明する。
【００５４】
トランジスタ１０１のゲート電圧ＶｇはノードＢの電位（ＶＢとする）とノードＡの電位（ＶＡとする）の差である。トランジスタ１０１がオンとなった後、トランジスタ１０１を介して容量素子１１１の電荷が放出され、ＶＡが上昇を始める。
【００５５】
図２（Ｂ）に、このときのトランジスタ１０１のゲート電圧Ｖｇの遷移について示す。図２（Ｂ）の縦軸はトランジスタ１０１のゲート電圧Ｖｇ（ここでは、ＶＢ−ＶＡ）を表し、横軸はトランジスタ１０１がオンになってからの時間を示している。図２（Ｂ）に示すように、トランジスタ１０１のゲート電圧（ＶＢ−ＶＡ）の初期値、つまり、トランジスタ１０１がオンとなった時（ｔ＝０）のトランジスタ１０１のゲート電圧Ｖｇは、トランジスタ１０１のゲートに入力されている電位Ｖ１と、トランジスタ１０１のソースに入力されている電位Ｖ０との差である。トランジスタ１０１がオンとなると、ＶＡが上昇し、トランジスタ１０１のゲート電圧Ｖｇ（ＶＢ―ＶＡ）の値は小さくなり、トランジスタ１０１のしきい値電圧Ｖｔｈまで小さくなると、トランジスタ１０１がオフとなると、ＶＡの電位の上昇も止まり、トランジスタ１０１のゲート電圧Ｖｇ（ＶＢ−ＶＡ）の低下も止まる。
【００５６】
従って、トランジスタ１０１のしきい値電圧を取得するためには、図２（Ｂ）に示すように、ＶＢ−ＶＡの初期値（Ｖ１−Ｖ０）がトランジスタ１０１のしきい値電圧Ｖｔｈよりも大きくなければならない。
【００５７】
そのため、ＶＢ−ＶＡの初期値（Ｖ１−Ｖ０）としては、トランジスタ１０１のしきい値電圧が変動しても、トランジスタ１０１のしきい値電圧が取得できるよう、予めトランジスタのしきい値電圧の変動を考慮に入れたうえで、トランジスタ１０１のしきい値電圧よりも高い値を設定しておく必要がある。
【００５８】
しかし、トランジスタ１０１のしきい値電圧を取得するまでに要する時間は、ＶＡの電位が上昇し、ＶＢ−ＶＡがトランジスタ１０１のしきい値電圧Ｖｔｈになるまでの期間（図２（Ｂ）に示すｔ１）であるため、トランジスタ１０１のＶＢ−ＶＡの初期の値（Ｖ１―Ｖ０）が大きくなると、トランジスタ１０１のしきい値電圧の取得には時間がかかる。
【００５９】
また、本実施の形態の発光装置のように、トランジスタのしきい値電圧の取得と、容量素子へのデータ線の電位の書き込みを同時に行う場合、データの書き込み時間と同様に、しきい値電圧の取得期間も制限される場合がある。しきい値電圧の取得期間が制限されていると、Ｖ１−Ｖ０が大きい場合には、時間内に正確にしきい値電圧の取得が行えない可能性がある。
【００６０】
そのため、本発明の一態様の発光装置ではトランジスタ１０１のしきい値電圧の取得を短期間で行うために、トランジスタ１０１に最初に印加されるゲート電圧、即ち、ここでいうＶ１−Ｖ０ができるだけトランジスタ１０１のしきい値電圧に近い値となるように電圧制御回路１１７によって、電位Ｖ０を制御する。具体的には、Ｖ１−Ｖ０とトランジスタ１０１のしきい値電圧との差が８Ｖ以下、好ましくは５Ｖ以下となるように電位Ｖ０を適宜設定すればよい。
【００６１】
トランジスタ１０１のしきい値電圧の変動に合わせて、電圧制御回路１１７からの出力電位、つまり、トランジスタ１０１のソースまたはドレインの一方に入力される電位（Ｖ０）を制御することで、しきい値電圧の取得にかかる期間が短縮され、正確なしきい値電圧を取得することができる。
【００６２】
また、トランジスタ１０１として、ＢＴストレス試験においてしきい値電圧がプラス方向にのみ変動するトランジスタを用いる場合、電圧制御回路１１７から出力する電位Ｖ０を、トランジスタのしきい値電圧の変動に合わせて小さくするように設定しておいてもよい。しきい値電圧がプラス方向にしか変動しないトランジスタを用いることで、トランジスタのしきい値電圧の変動量が予想しやすく、Ｖ０の制御を容易に行うことができる。
【００６３】
また、トランジスタ１０１は、しきい値電圧の変動量が小さいトランジスタを用いることが好ましい。具体的には、トランジスタ１０１のしきい値電圧の変動量は、２．５Ｖ以下、好ましくは０．５Ｖ以下であるとよい。トランジスタ１０１のしきい値電圧の変動が小さいと、長期間に渡って、正確にしきい値電圧を取得することができる。
【００６４】
次いで、期間３について説明する。期間３は発光素子に電流を流すことで発光を行う期間である。期間３では、配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にハイレベルの電位が与えられ、配線Ｇ３にローレベルの電位が与えられる。よって、トランジスタ１０７がオンとなり、トランジスタ１０１、トランジスタ１０３、トランジスタ１０５およびトランジスタ１０９がオフとなる。
【００６５】
なお、期間２から期間３に移行する際、配線Ｇ１に与える電位がハイレベルからローレベルに切り替えられてから、配線Ｇ２に与える電位をローレベルからハイレベルに切り替えることが望ましい。上記構成により、配線Ｇ１に与える電位の切り替えによって、ノードＡにおける電位が変動するのを防ぐことができる。
【００６６】
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１１３の陰極には電位Ｖｃａｔが与えられる。
【００６７】
上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ１０１のゲート電圧がＶｄａｔａ−Ｖ１＋Ｖｔｈとなる。よって、トランジスタ１０１のゲート電圧を、しきい値電圧Ｖｔｈが加味された値に設定することができる。上記動作により、トランジスタ１０１のしきい値電圧Ｖｔｈの変動が、発光素子１１３に供給する電流値に影響を及ぼすことを防ぐことができる。または、トランジスタ１０１が劣化して、しきい値電圧Ｖｔｈが変動しても、発光素子１１３に供給する電流値に影響を及ぼすことを防ぐことができる。よって、発光装置全体の輝度のばらつき（表示ムラ）の影響を低減でき、高い画質の表示を行うことができる。
【００６８】
また、本発明の別の一態様の発光装置２００について図３に示す。発光装置２００はトランジスタ１０１と、トランジスタ１０３と、トランジスタ１０５と、トランジスタ１０７と、トランジスタ１０９と、トランジスタ１１５と、容量素子１１１と、発光素子１１３と、を有する。
【００６９】
発光装置２００は、発光装置１００と比較して、トランジスタ１０１のソースまたはドレインの一方と発光素子１１３の陽極との間にトランジスタ１１５が挿入されている点が異なっている。なお、発光装置２００については、発光装置１００と同様の箇所については同様の符号を付し、詳細な説明は省略する。
【００７０】
トランジスタ１１５はトランジスタ１０１と発光素子１１３との間の導通または非導通を選択するスイッチとして機能する。トランジスタ１１５のゲートは配線Ｇ２と接続され、トランジスタ１１５の導通または非導通の選択は、配線Ｇ２の電位により定まる。
【００７１】
続いて、図３に示す発光装置２００の動作について説明する。
【００７２】
図４に、図３に示す発光装置２００に接続される、配線Ｇ１乃至配線Ｇ３の電位と、データ線に供給される電位Ｖｄａｔａのタイミングチャートを例示する。ただし、図４に示すタイミングチャートはトランジスタ１０１、トランジスタ１０３、トランジスタ１０５、トランジスタ１０７、トランジスタ１０９およびトランジスタ１１５がｎチャネル型である場合を例示している。
【００７３】
まず、期間１では配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にハイレベルの電位が与えられる。よって、トランジスタ１０９のみがオンとなり、その他のトランジスタはオフとなる。トランジスタ１０９がオンとなったことで、トランジスタ１０１のソースおよびドレインの一方および容量素子１１１の他方の電極（ノードＡとして図示する）に電圧制御回路１１７の出力電位Ｖ０が入力される。
【００７４】
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１１３の陰極には電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、発光素子１１３のしきい値電圧Ｖｔｈｅを電位Ｖ０に加算した電位よりも高いものとする。
【００７５】
次いで、期間２について説明する。期間２では、配線Ｇ１にハイレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にローレベルの電位が与えられる。よって、トランジスタ１０３およびトランジスタ１０５がオンとなり、トランジスタ１０７、トランジスタ１０９およびトランジスタ１１５がオフとなる。
【００７６】
なお、期間１から期間２に移行する際、配線Ｇ１に与える電位をローレベルからハイレベルに切り替えた後に、配線Ｇ３に与える電位をハイレベルからローレベルに切り替えることが望ましい。このような動作にすることによって、配線Ｇ１に与えられる電位の切り替えにおいて、ノードＡの電位が変動を防ぐことができる。
【００７７】
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１１３の陰極には電位Ｖｃａｔが与えられる。そして、データ線（ｄａｔａ）には画像信号の電位Ｖｄａｔａが与えられる。なお、電位Ｖ１は、電位Ｖ０にトランジスタ１０１のしきい値電圧Ｖｔｈを加算した電位よりも高く、電位Ｖａｎｏにトランジスタ１０１のしきい値電圧Ｖｔｈを加算した電位より低いことが望ましい。
【００７８】
発光装置２００の期間２における電位Ｖ０の値は、発光装置１００と同様に設定することができるため、詳細な説明は省略する。なお、発光装置２００は、発光装置１００とは異なり、トランジスタ１０１および発光素子１１３との間にトランジスタ１１５が挿入されている。そのため、電位Ｖ０に電位Ｖｃａｔに発光素子のしきい値電圧Ｖｔｈｅを加算した値よりも大きな値を入力しても、トランジスタ１１５がオフである限り、発光素子１１３は発光しない。そのため、電位Ｖ０として設定できる値の幅を広げることが可能となり、Ｖ１−Ｖ０として取りうる値の幅も広げることが可能となる。Ｖ１−Ｖ０の値の設定の自由度が高くなるため、さらにしきい値電圧の取得に要する時間を短縮することができる。従って、しきい値電圧の取得期間に制限があっても正確なしきい値電圧の取得を行うことができる、信頼性の高い発光装置とすることができる。
【００７９】
上記動作により、トランジスタ１０１のゲート（ノードＢとして図示する）に、トランジスタ１０１のしきい値電圧よりも大きい電位Ｖ１が入力され、トランジスタ１０１がオンとなる。よって、トランジスタ１０１を介して容量素子１１１の電荷が放出され、電位Ｖ０だったノードＡの電位が上昇を始める。そして、最終的にはノードＡの電位がＶ１−Ｖｔｈとなると、即ちトランジスタ１０１のゲート−ソース間の電位差（ゲート電圧）がトランジスタ１０１のしきい値電圧Ｖｔｈまで小さくなると、トランジスタ１０１がオフとなる。
【００８０】
トランジスタ１０１がオフとなると、トランジスタ１０１のソースまたはドレインの一方の電位はトランジスタ１０１のゲートの電位（ここではＶ１）から、トランジスタ１０１のしきい値電圧Ｖｔｈを引いた電位、即ち、Ｖ１−Ｖｔｈとなる。また、容量素子１１１の一方の電極（ノードＣとして図示する）には、電位Ｖｄａｔａが与えられる。
【００８１】
次いで、期間３について説明する。期間３は発光素子１１３に電流を流して、発光を行う期間である。期間３では、配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にハイレベルの電位が与えられ、配線Ｇ３にローレベルの電位が与えられる。よって、トランジスタ１０７およびトランジスタ１１５が導通状態となり、トランジスタ１０１、トランジスタ１０３、トランジスタ１０５およびトランジスタ１０９が非導通状態となる。
【００８２】
なお、期間２から期間３に移行する際、配線Ｇ１に与える電位がハイレベルからローレベルに切り替えられてから、配線Ｇ２に与える電位をローレベルからハイレベルに切り替えることが望ましい。上記構成により、配線Ｇ１に与える電位の切り替えによって、ノードＡにおける電位が変動するのを防ぐことができる。
【００８３】
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１１３の陰極には電位Ｖｃａｔが与えられる。
【００８４】
上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ１０１のゲート電圧がＶｄａｔａ−Ｖ１＋Ｖｔｈとなる。よって、トランジスタ１０１のゲート電圧を、しきい値電圧Ｖｔｈが加味された値に設定することができる。上記動作により、トランジスタ１０１のしきい値電圧Ｖｔｈの変動が、発光素子１１３に供給する電流値に影響を及ぼすのを防ぐことができる。または、トランジスタ１０１が劣化して、しきい値電圧Ｖｔｈが変動しても、発光素子１１３に供給する電流値に影響を及ぼすのを防ぐことができる。よって、発光装置全体の輝度のばらつき（表示ムラ）の影響を低減でき、高い画質の表示を行うことができる。
【００８５】
なお、ここで、トランジスタ１１５は、配線Ｇ２に与える電位の振り幅を大きくしておくことで、トランジスタ１１５のしきい値電圧の変動が発光素子１１３に供給する電流値に影響を及ぼすことを防ぐことができる。つまり、配線Ｇ２に与えるハイレベルの電位をトランジスタ１１５のしきい値電圧よりも十分大きく、また、配線Ｇ２に与えるローレベルの電位をトランジスタ１１５のしきい値電圧よりも十分小さくしてやることで、トランジスタ１１５のオンとオフの切り替えを確実に行い、トランジスタ１１５のしきい値電圧の変動が発光素子１１３の電流値に影響を及ぼすことを防ぐことができる。
【００８６】
本実施の形態の発光装置は、発光素子に電流を供給するトランジスタのしきい値電圧を取得し、該トランジスタのゲート電圧を、該トランジスタのしきい値電圧が加味された電圧とすることによって、該トランジスタのしきい値電圧の変動の影響を低減することができる。さらに、しきい値電圧の取得時に該トランジスタのゲートとソース間の電圧を制御することによって、しきい値電圧の取得に要する時間を短縮することができる。短時間で正確にしきい値電圧の取得を行うことができるため、信頼性の高い発光装置とすることができる。
【００８７】
本実施の形態は他の実施の形態と適宜組み合わせて用いることができる。
【００８８】
（実施の形態２）
本実施の形態では、本発明の別の一態様の発光装置について図面を用いて説明する。なお、本実施の形態では、先の実施の形態と同様の箇所については同様の符号を付し、詳細な説明は省略する。
【００８９】
図５に本発明の一態様の発光装置について示す。本発明の一態様の発光装置３００は、トランジスタ３０１と、トランジスタ３０３と、トランジスタ３０５と、トランジスタ３０７と、トランジスタ３０９と、トランジスタ３１１と、容量素子３１３と、発光素子３１５と、を有する。
【００９０】
トランジスタ３０１は、ＢＴストレス試験や光ＢＴストレス試験によるしきい値電圧の変動がプラス方向にのみ起こり、該しきい値電圧の変動量が２．５Ｖ以下であるｎチャネル型トランジスタを用いる。なお、しきい値電圧がプラス方向にのみ変動するトランジスタの詳細は後の実施の形態で説明する。トランジスタ３０１として用いるトランジスタは該トランジスタに限定されない。トランジスタ３０１のソースまたはドレインの一方は発光素子３１５の陽極と電気的に接続し、トランジスタ３０１のゲートは容量素子３１３の一方の電極と電気的に接続する。
【００９１】
トランジスタ３０３、トランジスタ３０５、トランジスタ３０７、トランジスタ３０９およびトランジスタ３１１は、スイッチとして機能する。トランジスタ３０３は、データ線ｄａｔａと、容量素子３１３の他方の電極およびトランジスタ３０７のソースまたはドレインの一方との間の導通または非導通を選択する。トランジスタ３０５は、トランジスタ３０１のゲートと、ソースまたはドレインの他方との間の導通または非導通を選択する。トランジスタ３０７は、容量素子３１３の他方の電極とトランジスタ３０１のソースまたはドレインの一方の間の導通または非導通を選択する。トランジスタ３０９は、トランジスタ３０１のソースおよびドレインの一方および発光素子３１５の陽極と、電位制御線ＳＬとの間の導通または非導通を選択する。トランジスタ３１１は、トランジスタ３０１のソースまたはドレインの他方と配線ＶＬとの間の導通または非導通を選択する。
【００９２】
トランジスタ３０３およびトランジスタ３０５における導通または非導通の選択は、トランジスタ３０３およびトランジスタ３０５のゲートに接続された配線Ｇ１の電位により定まる。トランジスタ３０７およびトランジスタ３１１における導通または非導通の選択は、トランジスタ３０７およびトランジスタ３１１のゲートに接続された配線Ｇ２の電位により定まる。トランジスタ３０９における導通または非導通の選択は、トランジスタ３０９のゲートに接続された配線Ｇ３の電位により定まる。
【００９３】
なお、図５において、トランジスタ３０１、トランジスタ３０３、トランジスタ３０５、トランジスタ３０７、トランジスタ３０９およびトランジスタ３１１は、ゲートを半導体膜の下側または上側に有していればよいが、半導体膜の下側および上側に一対のゲートを有していてもよい。一対のゲートの一方をバックゲートとすると、バックゲートはフローティングの状態であってもよいし、電位が他から与えられている状態であってもよい。後者の場合、通常のゲートおよびバックゲートに同じ高さの電位が与えられていてもよいし、バックゲートにのみ接地電位などの固定の電位が与えられていてもよい。バックゲートに与える電位の高さを制御することで、トランジスタのしきい値電圧を制御することができる。また、バックゲートを設けることで、チャネル形成領域が増え、ドレイン電流の増加を実現することができる。また、バックゲートを設けることで、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
【００９４】
また、図５では、トランジスタ３０１、トランジスタ３０３、トランジスタ３０５、トランジスタ３０７、トランジスタ３０９およびトランジスタ３１１が全てｎチャネル型である場合を例示しているが、トランジスタ３０１、トランジスタ３０３、トランジスタ３０５、トランジスタ３０７、トランジスタ３０９およびトランジスタ３１１のｎチャネル型に限らず、ｐチャネル型のトランジスタを用いることもできる。
【００９５】
電圧制御回路３１７と電位制御線ＳＬおよび配線ＶＬとは電気的に接続されており、電位制御線ＳＬおよび配線ＶＬには電圧制御回路３１７からそれぞれ電位Ｖ０および電位Ｖａｎｏが入力される。
【００９６】
電圧制御回路３１７は、実施の形態１に示す電圧制御回路１１７と同様に、電位制御線ＳＬおよび配線ＶＬに入力する電位を選択することによって、トランジスタ３０１のゲート電圧を制御して、トランジスタ３０１のしきい値電圧の取得を短い時間で行うことができるようにする回路である。具体的には、トランジスタ３０１のしきい値電圧を取得する際に、トランジスタ３０１のゲート電圧とトランジスタ３０１のしきい値電圧との差が８Ｖ以下、好ましくは５Ｖ以下となるように、電位制御線ＳＬおよび配線ＶＬにそれぞれ入力する電位Ｖ０および電位Ｖａｎｏを制御する。
【００９７】
なお、電圧制御回路３１７については後の実施の形態において詳細を説明する。
【００９８】
発光素子３１５は、実施の形態１に示す発光素子１１３と同様の構成とすることができる。
【００９９】
続いて、図５に示す発光装置３００の動作について説明する。
【０１００】
図６（Ａ）に、図５に示す発光装置３００に接続される、配線Ｇ１乃至配線Ｇ３の電位と、データ線に供給される電位Ｖｄａｔａのタイミングチャートを例示する。ただし、図６（Ａ）に示すタイミングチャートはトランジスタ３０１、トランジスタ３０３、トランジスタ３０５、トランジスタ３０７、トランジスタ３０９およびトランジスタ３１１がｎチャネル型である場合を例示している。
【０１０１】
発光装置３００には、発光装置３００の動作は実施の形態１に示す発光装置１００および発光装置２００と同様３つの期間と、トランジスタ３０１のソースまたはドレインの一方に所定の電位（リセット電位）を入力する期間１よりも前の、プリチャージ期間と、を有する。
【０１０２】
プリチャージ期間では配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にハイレベルの電位が与えられ、配線Ｇ３にローレベルの電位が与えられる。よってトランジスタ３０７およびトランジスタ３１１がオンとなる。
【０１０３】
配線ＶＬには電位Ｖａｎｏが与えられ、発光素子３１５の陰極には電位Ｖｃａｔが与えられる。電位制御線ＳＬには電位Ｖ０が与えられる。ここで、電位Ｖ０は電位Ｖｃａｔに発光素子３１５のしきい値電圧Ｖｔｈｅを加算した電位よりも低い電位とすることが望ましい。また、電位Ｖａｎｏは電位Ｖ０にトランジスタ３０１のしきい値電圧Ｖｔｈの電位を加算した電位よりも高い電位とすることが望ましい。
【０１０４】
トランジスタ３１１がオンとなったことで、配線ＶＬに入力されている電位Ｖａｎｏがトランジスタ３１１のソースまたはドレインの他方、およびトランジスタ３０５のソースまたはドレインの一方によって形成されるノード（ノードＨとして示す）に入力される。
【０１０５】
続いて、期間１について説明する。期間１では配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にハイレベルの電位が与えられる。よって、トランジスタ３０９のみがオンとなり、その他のトランジスタはオフとなる。トランジスタ３０９がオンとなったことで、トランジスタ３０１のソースおよびドレインの一方および発光素子３１５の他方の電極（ノードＥとして図示する）に電圧制御回路３１７の出力電位Ｖ０が入力される。また、トランジスタ３１１がオフとなったことで、ノードＦに電位Ｖａｎｏが保持される。
【０１０６】
また、発光素子３１５の陰極には電位Ｖｃａｔが与えられる。ここで、電位Ｖ０は電位Ｖｃａｔに発光素子３１５のしきい値電圧Ｖｔｈｅを加算した電位よりも低い電位とすることが望ましい。
【０１０７】
次いで、期間２について説明する。期間２では、配線Ｇ１にハイレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にハイレベルの電位が与えられる。よって、トランジスタ３０３、トランジスタ３０５およびトランジスタ３０９がオンとなる。
【０１０８】
発光素子３１５の陰極には電位Ｖｃａｔが与えられ、データ線（ｄａｔａ）には画像信号の電位Ｖｄａｔａが与えられる。また、電位制御線ＳＬには電位Ｖ０が与えられる。なお、電位Ｖ０は電位Ｖｃａｔに発光素子３１５のしきい値電圧Ｖｔｈｅを加算した電位より低いことが望ましい。
【０１０９】
上記動作とすることによって、ノードＦに保持されていた電位Ｖａｎｏがトランジスタ３０１のゲートに入力され、トランジスタ３０１がオンとなりドレイン電流が流れる。また、トランジスタ３０１のゲートおよびドレインがフローティング状態となる。すると、ドレイン電流が流れるとともに、トランジスタ３０１のゲートの電位が低下し、トランジスタ３０１のゲート電圧がトランジスタ３０１のしきい値電圧Ｖｔｈまで低下し、トランジスタ３０１がオフとなる。このとき、トランジスタ３０１のソースまたはドレインの一方には電位Ｖ０が入力されているため、トランジスタ３０１のゲートの電位がＶ０＋Ｖｔｈとなる。
【０１１０】
ここで、トランジスタ３０５はオンであるため、容量素子３１３の一方の電極にはトランジスタ３０１のゲートの電位Ｖ０＋Ｖｔｈが入力される。また、容量素子３１３の他方の電極（ノードＧとして図示する）には、電位Ｖｄａｔａが与えられる。
【０１１１】
ここで、電圧制御回路３１７から入力される電位Ｖ０および電位Ｖａｎｏについて説明する。
【０１１２】
トランジスタ３０１がオンとなったとき、トランジスタ３０１のゲート電圧はノードＦの電位（ＶＦとする）とトランジスタ３０１のソースまたはドレインの一方の電位（ＶＥとする）の差である。その後、トランジスタ３０１のゲートの電位（＝ＶＦ）が低下する。
【０１１３】
図６（Ｂ）に、このときのトランジスタ３０１のゲート電圧Ｖｇ（ここでは、ＶＦ−ＶＥ）の遷移について示す。図６（Ｂ）の縦軸はトランジスタ３０１のゲート電圧Ｖｇ（ＶＦ−ＶＥ）を表し、横軸はトランジスタ３０１がオンになってからの時間を示している。図６（Ｂ）に示すように、トランジスタ３０１のゲート電圧Ｖｇ（ＶＦ−ＶＥ）の初期値、つまり、トランジスタ３０１がオンとなった時のトランジスタ３０１のゲート電圧Ｖｇは、ノードＦの電位Ｖａｎｏと、トランジスタ３０１のソースまたはドレインの一方に入力されている電位Ｖ０との差である。トランジスタ３０１がオンとなると、ドレイン電流が流れることで、ＶＦが低下し、トランジスタ３０１のゲート電圧Ｖｇ（ＶＦ−ＶＥ）の値は小さくなる。トランジスタ３０１のゲート電圧がトランジスタ３０１のしきい値電圧Ｖｔｈまで小さくなると、トランジスタ３０１がオフとなり、ＶＦの電位の低下も止まり、トランジスタ３０１のゲート電圧Ｖｇ（ＶＦ−ＶＥ）の低下も止まる。
【０１１４】
従って、実施の形態１において説明したトランジスタ１０１のゲート電圧の初期値Ｖ１−Ｖ０と同様に、トランジスタ３０１のゲート電圧の初期値Ｖａｎｏ−Ｖ０もトランジスタ３０１のしきい値電圧Ｖｔｈよりも大きくなければならず、できるだけトランジスタ３０１のしきい値電圧に近い値である方が好ましい。そのため、電圧制御回路３１７は、Ｖａｎｏ−Ｖ０とトランジスタ３０１のしきい値電圧との差が８Ｖ以下、好ましくは５Ｖ以下となるようにそれぞれの電位を出力するように設定されていればよい。
【０１１５】
なお、電位Ｖａｎｏおよび電位Ｖ０はどちらか一方を固定の電位として、他方を変動させる駆動としてもよいし、ＶａｎｏおよびＶ０の両方を変動させる駆動方法としてもよい。
【０１１６】
なお、電位Ｖ０を変動させる場合、データ線の電位Ｖｄａｔａも、電位Ｖ０の変位に合わせて変動させる必要がある。
【０１１７】
次いで、期間３について説明する。期間３は発光素子３１５に電流を流して、発光を行う期間である。期間３では、配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にハイレベルの電位が与えられ、配線Ｇ３にローレベルの電位が与えられる。よって、トランジスタ３０７およびトランジスタ３１１が導通状態となる。
【０１１８】
なお、期間２から期間３に移行する際、配線Ｇ１に与える電位がハイレベルからローレベルに切り替えられてから、配線Ｇ３に与える電位をハイレベルからローレベルに切り替え、さらに、その後に配線Ｇ２に与える電位をローレベルからハイレベルに切り替えることが望ましい。上記動作により、配線Ｇ１乃至配線Ｇ３に与える電位の切り替えによって、ノードＢおよびノードＣの電位が変動するのを防ぐことができる。
【０１１９】
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子３１５の陰極には電位Ｖｃａｔが与えられる。
【０１２０】
トランジスタ３０７がオンとなったことによって、ノードＧの電位Ｖｄａｔａがトランジスタ３０１のソースまたはドレインの一方に与えられるため、トランジスタ３０１のゲート電圧はＶ０＋Ｖｔｈ−Ｖｄａｔａとなる。よって、トランジスタ３０１のゲート電圧を、しきい値電圧Ｖｔｈが加味された値に設定することができる。上記動作により、トランジスタ３０１のしきい値電圧Ｖｔｈの変動が、発光素子３１５に供給する電流値に影響を及ぼすのを防ぐことができる。または、トランジスタ３０１が劣化して、しきい値電圧Ｖｔｈが変動しても、発光素子３１５に供給する電流値に影響を及ぼすのを防ぐことができる。よって、発光装置全体の輝度のばらつき（表示ムラ）の影響を低減でき、高い画質の表示を行うことができる。
【０１２１】
本実施の形態の発光装置は、発光素子に電流を供給するトランジスタのしきい値電圧を取得し、該トランジスタのゲート電圧を、該トランジスタのしきい値電圧が加味された電圧とすることによって、該トランジスタのしきい値電圧の変動の影響を低減することができる。さらに、しきい値電圧の取得時に該トランジスタのゲートとソース間の電圧を制御することによって、しきい値電圧の取得に要する時間を短縮することができる。しきい値電圧の取得に要する時間を短縮することで、しきい値電圧の取得時間に制限がある場合にも、短時間で正確にしきい値電圧の取得を行うことができ、信頼性の高い発光装置とすることができる。
【０１２２】
本実施の形態は他の実施の形態と適宜組み合わせて用いることができる。
【０１２３】
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２に示す発光装置に適用可能な電圧制御回路の具体例を説明する。
【０１２４】
図７に実施の形態１に示した電圧制御回路１１７の一例である電圧制御回路５００のブロック図を示す。電圧制御回路５００は、補正データ格納部５０１と、補正回路５０２と、発光装置が有するトランジスタの駆動時間や、劣化要因が入力された条件等をモニターするモニター部５０３と、を有する。
【０１２５】
なお、ここでは、実施の形態１に示した発光装置１００に電圧制御回路５００を適用した例を示すが、発光装置２００にも同様に適用することができる。なお、ここでは、発光装置１００が有する電圧制御回路１１７以外の構成を発光部１５０として説明する。
【０１２６】
補正データ格納部５０１は、トランジスタ１０１の経時劣化におけるしきい値電圧の変動量をあらかじめ情報として記憶している。このデータは後に説明するが、トランジスタの劣化の程度に従って電圧の補正を行う際の指標として用いる。
【０１２７】
補正データ格納部に記憶させるデータとしては、例えば、トランジスタにプラスＢＴストレス試験を行った場合のしきい値電圧の変動量や、マイナスＢＴストレス試験を行った際のトランジスタのしきい値電圧の変動量を記憶したデータとしてもよい。
【０１２８】
モニター部５０３は、具体的には、カウンタ５０４と、記憶回路部５０５と、を有する。
【０１２９】
カウンタ５０４は定期的に（例えば１秒ごとに）トランジスタに入力されている、電圧、温度、光の照射量等、トランジスタの劣化要因となるデータをサンプリングし、サンプリングしたデータをカウントする。ここで、サンプリングするデータは、トランジスタに印加される電圧、温度、光の照射量のトランジスタの劣化要因のうちの一つでもよいが、複数のデータをサンプリングし、それらを組み合わせてもよい。サンプリングするデータ対象は、補正データ格納部に記憶させるデータに合わせればよい。
【０１３０】
本実施の形態では、発光装置の駆動回路５０６から、トランジスタに印加されている劣化要因をサンプリングし、カウントする。
【０１３１】
ここで、カウントされたデータは順次、記憶回路部５０５に記憶されていく。ここで、この劣化要因は累積していくため、記憶回路部５０５は不揮発性記憶回路を用いて構成するのが望ましいが、不揮発性記憶回路は一般的にその書き込みの回数が限られているため、記憶回路部５０５は、揮発性記憶回路５０７および不揮発性記憶回路５０９を有する構成とする。例えば、トランジスタの動作中は揮発性記憶回路５０７を用いて記憶を行い、一定時間毎に揮発性記憶回路５０７に記憶されているデータを不揮発性記憶回路５０９に書き込むようにしてもよい。
【０１３２】
また、揮発性記憶回路５０７および不揮発性記憶回路５０９としてはどのようなものを用いてもよい。例えば、揮発性記憶回路５０７として、レジスタ、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等を用いればよく、不揮発性記憶回路５０９としては、ＦｌａｓｈＥＥＰＲＯＭ（フラッシュメモリ）等を用いればよい。
【０１３３】
補正回路５０２は、モニター部５０３に記憶されているデータと、補正データ格納部５０１に記憶されているデータを参照することで、発光部１５０に入力する最適の電位を出力する。
【０１３４】
また、本発明の一態様の発光装置が有するトランジスタとしては、しきい値電圧がプラス方向にのみ変動するトランジスタを用いているため、温度、光、電圧等がトランジスタに印加されていた累積時間に応じて、出力する電圧を徐々に下げていくような回路を補正回路５０２として用いてもよい。
【０１３５】
電源遮断時には、揮発性記憶回路５０７に記憶されているデータを不揮発性記憶回路５０９に記憶されているデータに加算して記憶しておく。これにより、次回の電源投入後、継続してトランジスタの劣化要因の測定を行うことができる。
【０１３６】
以上のようにして、定期的にトランジスタに印加される劣化要因の検出を行い、累積劣化をデータとして記憶しておくことで、あらかじめ記憶してあるトランジスタのしきい値電圧の変動特性のデータを参照することで、発光装置のしきい値電圧の取得が短期間で行えるような最適な電位を出力することができる。
【０１３７】
続いて、電圧制御回路の別の一態様について説明する。図８（Ａ）に示す電圧制御回路６００は、スイッチ６０１乃至スイッチ６０４、モニター用トランジスタ６０５、および容量素子６０６を有している。
【０１３８】
モニター用トランジスタ６０５のドレインには電位ＶＩＮ１の入力を制御するスイッチ６０３が電気的に接続されている。モニター用トランジスタ６０５のゲートには電位ＶＩＮ２の入力を制御するスイッチ６０１が電気的に接続されている。モニター用トランジスタ６０５のゲートとドレインはスイッチ６０２を介して電気的に接続している。
【０１３９】
なお、電位ＶＩＮ１および電位ＶＩＮ２は各動作において適宜設定することのできる可変電位である。
【０１４０】
モニター用トランジスタ６０５のソースにはローレベルの電位ＶＳＳが与えられている。また、モニター用トランジスタ６０５のゲートとソース間の電圧を保持するように容量素子６０６が電気的に接続されている。ただし、モニター用トランジスタ６０５と容量素子６０６の間にはスイッチ６０４が電気的に接続されている。
【０１４１】
次に、電圧制御回路６００の動作について説明する。
【０１４２】
まず、発光装置の通常動作中においては、発光装置内のしきい値電圧の取得を行うトランジスタ（図１に示すトランジスタ１０１）とゲート電圧、温度、光の照射量等が同様の条件となるように、モニター用トランジスタ６０５を駆動させる。具体的には、スイッチ６０１およびスイッチ６０３を導通状態、スイッチ６０２およびスイッチ６０４を非導通状態とし、モニター用トランジスタ６０５のゲートとソース間の電圧およびソースとドレイン間の電圧を、発光装置内のトランジスタと同様の条件となるようにＶＩＮ１およびＶＩＮ２を適宜選択する。
【０１４３】
上記動作とすることで、モニター用トランジスタ６０５としきい値電圧を取得するトランジスタとのしきい値電圧の変動を揃えることができる。
【０１４４】
続いて、電圧制御回路６００の出力電圧を生成する動作について説明する。電圧制御回路６００は出力電圧を生成することに先立って、モニター用トランジスタ６０５のしきい値電圧を取得する。まず、モニター用トランジスタ６０５のしきい値電圧の取得動作について説明する。
【０１４５】
モニター用トランジスタ６０５のしきい値電圧の取得には、まず第１の動作として、スイッチ６０２およびスイッチ６０３を導通状態、スイッチ６０１およびスイッチ６０４を非導通状態とし、電位ＶＩＮ１および電位ＶＩＮ２をともに高電位ＶＤＤとすることで、モニター用トランジスタのゲートおよびドレインに高電位ＶＤＤを入力する。
【０１４６】
上記動作により、モニター用トランジスタ６０５のゲート電圧はＶＤＤ−ＶＳＳとなり、モニター用トランジスタ６０５はオンとなりドレイン電流が流れる。
【０１４７】
次に、しきい値電圧の取得時の第２の動作について説明する。第２の動作においては、スイッチ６０２を導通状態とし、スイッチ６０１、スイッチ６０３およびスイッチ６０４を非導通状態とする。
【０１４８】
上記構成とすることによって、ドレイン電流が流れるとともに、モニター用トランジスタ６０５のゲートの電位が低下し、モニター用トランジスタ６０５のゲート電圧がモニター用トランジスタ６０５のしきい値電圧Ｖｔｈｍまで小さくなると、モニター用トランジスタ６０５がオフとなり、モニター用トランジスタ６０５のゲート電圧がモニター用トランジスタ６０５のしきい値電圧Ｖｔｈｍと等しくなる。
【０１４９】
次に、しきい値電圧の取得時の第３の動作について説明する。第３の動作においては、スイッチ６０２およびスイッチ６０４を導通状態とし、スイッチ６０１およびスイッチ６０３を非導通状態とする。
【０１５０】
スイッチ６０４を導通状態とすることによって、容量素子６０６および電源生成回路６０７にモニター用トランジスタ６０５のゲート電圧、即ちモニター用トランジスタのしきい値電圧が入力される。電源生成回路６０７に入力されたモニター用トランジスタ６０５のしきい値電圧をもとに、発光部１５０に入力する電圧Ｖ０を適宜設定する。なお、発光部１５０に入力する電位の設定方法については、実施の形態１で詳細を述べたためここでは省略する。
【０１５１】
また、スイッチ６０４を非導通状態に切り替えても、容量素子６０６によって、モニター用トランジスタ６０５のしきい値電圧が記憶されているため、適切な電位を生成することができる。
【０１５２】
なお、本実施の形態に示すモニター用トランジスタ６０５に対する電位の入力は、電圧制御回路６００の内部のみならず、外部において制御することが可能である。よって、スイッチ６０１、スイッチ６０２、スイッチ６０３は電圧制御回路６００の内部に設けられていてもよいし、外部に設けられていてもよい。
【０１５３】
また、本実施の形態に示す電圧制御回路６５０としては、モニター用トランジスタ６０５とスイッチ６０４の間および／または容量素子６０６と電源生成回路６０７との間にインピーダンス変換器を設けてもよい。図８（Ｂ）にモニター用トランジスタ６０５とスイッチ６０４の間および容量素子６０６と電源生成回路６０７との間にインピーダンス変換器として、ボルテージフォロワ６０８、６０９を設けた例を示す。
【０１５４】
ボルテージフォロワ６０８、６０９を設けることによって、容量素子やスイッチ等に起因する電位の降下を抑制し、電源生成回路６０７に入力されるモニター用トランジスタ６０５のしきい値電圧を正確な値とすることができる。
【０１５５】
なお、実施の形態２に示した電圧制御回路３１７は、本実施の形態に示した電圧制御回路５００、６００、６５０を適宜組み合わせることによって作製することができる。
【０１５６】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１５７】
（実施の形態４）
本実施の形態では、本発明の一態様である発光装置に用いるしきい値電圧がプラス方向に変動し、該しきい値電圧の変動量が小さい（例えば、２．５Ｖ以下の）トランジスタを有する半導体装置、およびその作製方法について図面を用いて説明する。
【０１５８】
図９（Ａ）乃至図９（Ｃ）に、半導体装置が有するトランジスタ５０の上面図および断面図を示す。図９（Ａ）はトランジスタ５０の上面図であり、図９（Ｂ）は、図９（Ａ）の一点鎖線Ｉ−Ｊ間の断面図であり、図９（Ｃ）は、図９（Ａ）の一点鎖線Ｋ−Ｌ間の断面図である。なお、図９（Ａ）では、明瞭化のため、トランジスタ５０の構成要素の一部（例えば、基板１１、下地絶縁膜１３、ゲート絶縁膜１８、絶縁膜２３、絶縁膜２４など）を省略している。
【０１５９】
図９（Ｂ）および図９（Ｃ）に示すトランジスタ５０は、基板１１上に設けられる下地絶縁膜１３と、下地絶縁膜１３上に形成されるゲート電極１５とを有する。また、下地絶縁膜１３およびゲート電極１５上に、ゲート絶縁膜１８が形成され、ゲート絶縁膜１８を介して、ゲート電極１５と重なる酸化物半導体膜２０と、酸化物半導体膜２０に接する一対の電極２１とを有する。また、ゲート絶縁膜１８、酸化物半導体膜２０、および一対の電極２１上には、絶縁膜２３および絶縁膜２４で構成される保護膜２５が形成される。一対の電極２１は、保護膜２５に設けられた開口を介して配線２２と接続している。
【０１６０】
本実施の形態に示すトランジスタ５０において、酸化物半導体膜２０に接するように、絶縁膜２３が形成されている。絶縁膜２３は、酸素が拡散する酸化物絶縁膜である。なお、ここでの酸素の拡散とは、絶縁膜２３を通過して酸化物半導体膜２０に酸素が移動することのほか、絶縁膜２３内の酸素の移動も含まれる。
【０１６１】
絶縁膜２３として酸素が拡散する酸化物絶縁膜を形成すると、絶縁膜２３上に設けられる、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜から放出される酸素を、絶縁膜２３を介して酸化物半導体膜２０に拡散させることができる。
【０１６２】
絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
【０１６３】
絶縁膜２３に接するように絶縁膜２４が形成されている。絶縁膜２４は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。
【０１６４】
絶縁膜２４としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
【０１６５】
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する酸化物絶縁膜である。このため、加熱により酸素の一部が脱離する酸化物絶縁膜を絶縁膜２４として絶縁膜２３上に設けることで、酸化物半導体膜２０に酸素を拡散させ、酸化物半導体膜２０に含まれる酸素欠損を補填することが可能である。または、加熱しながら絶縁膜２４を絶縁膜２３上に形成することで、酸化物半導体膜２０に酸素を拡散させ、酸化物半導体膜２０に含まれる酸素欠損を補填することが可能である。または、絶縁膜２３上に絶縁膜２４を形成した後加熱処理することより、酸素を酸化物半導体膜２０に拡散させ、酸化物半導体膜２０に含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
【０１６６】
酸化物半導体膜２０のバックチャネル（酸化物半導体膜２０において、ゲート電極１５と対向する面と反対側の面）に、酸素が拡散する酸化物絶縁膜を介して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を設けることで、酸化物半導体膜２０のバックチャネル側に酸素を拡散させることが可能であり、当該領域の酸素欠損を低減することができる。このような構造を有するトランジスタ５０は、ＢＴストレス試験および光ＢＴストレス試験によってしきい値電圧がプラス方向に変動する特性を有し、該変動量（ΔＶｔｈ）が２．５Ｖ以下、好ましくは１．５Ｖ以下である。
【０１６７】
なお、絶縁膜２４の形成工程において、酸化物半導体膜２０にダメージが入らない場合は、絶縁膜２３を設けず、加熱により酸素の一部が脱離する酸化物絶縁膜である絶縁膜２４のみを保護膜として設けてもよい。
【０１６８】
さらに、絶縁膜２４上に、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜２０からの酸素の外部への拡散と、外部から酸化物半導体膜２０への水素、水等の混入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０１６９】
ここで、ＢＴストレス試験および光ＢＴストレス試験におけるしきい値電圧の変動量が小さいトランジスタの電気特性を、図９（Ｄ）を用いて説明する。
【０１７０】
ＢＴストレス試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、および電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースおよびドレインとの電位差をゲート絶縁膜の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁膜に印加する電界強度を３ＭＶ／ｃｍとしたい場合は、ゲートと、ソースおよびドレインとの電位差を３０Ｖとすればよい。
【０１７１】
図９（Ｄ）はトランジスタの電気特性を示す図であり、横軸がゲート電圧、縦軸がドレイン電流（対数目盛）である。トランジスタの初期特性が破線４１であり、ＢＴストレス試験後の電気特性が実線４３である。本実施の形態に示すトランジスタは、破線４１および実線４３におけるしきい値電圧の変動量が０Ｖ、またはプラス方向に変動する特性を有し、該変動量が２．５Ｖ以下、好ましくは１．５Ｖ以下であり、さらに、変動量が少ない。このため、本実施の形態に示すトランジスタは、ＢＴストレス試験後の電気特性において、しきい値電圧がマイナス方向に変動しない。即ち、長期間使用しても、ノーマリーオフ特性を有するトランジスタがノーマリーオン特性を有するトランジスタとはならない。この結果、本実施の形態に示すトランジスタ５０は、信頼性が高いことが分かる。
【０１７２】
なお、酸化物半導体膜を有するトランジスタはｎチャネル型トランジスタであるため、本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、ゲート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタを、ノーマリーオン特性を有するトランジスタと定義する。
【０１７３】
以下に、トランジスタ５０の他の構成の詳細について説明する。
【０１７４】
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。
【０１７５】
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、下地絶縁膜１３およびトランジスタ５０を形成してもよい。または、基板１１と下地絶縁膜１３の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部または全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基板や可撓性の基板にも転載できる。
【０１７６】
下地絶縁膜１３としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜１３として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜２０への拡散を抑制することができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
【０１７７】
ゲート電極１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化物膜を用いてもよい。
【０１７８】
また、ゲート電極１５は、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｓｎ−Ｔｉ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０１７９】
また、ゲート電極１５とゲート絶縁膜１８との間に、Ｉｎ−Ｇａ−Ｚｎ酸窒化物半導体膜、Ｉｎ−Ｓｎ酸窒化物半導体膜、Ｉｎ−Ｇａ酸窒化物半導体膜、Ｉｎ−Ｚｎ酸窒化物半導体膜、Ｓｎ酸窒化物半導体膜、Ｉｎ酸窒化物半導体膜、金属窒化物膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜２０より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ酸窒化物半導体膜を用いる。
【０１８０】
ゲート絶縁膜１８は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、積層または単層で設ける。また、ゲート絶縁膜１８として、加熱により酸素が脱離する酸化絶縁物を用いてもよい。ゲート絶縁膜１８に加熱により酸素が脱離する膜を用いることで、酸化物半導体膜２０およびゲート絶縁膜１８の界面における界面準位を低減することが可能であり、電気特性の劣化の少ないトランジスタを得ることができる。また、ゲート絶縁膜１８に、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜２０からの酸素の外部への拡散と、外部から酸化物半導体膜２０への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等があげられる。
【０１８１】
また、ゲート絶縁膜１８として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０１８２】
ゲート絶縁膜１８の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
【０１８３】
酸化物半導体膜２０は、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎおよびＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性の変動を減らすため、それらとともに、スタビライザーの一または複数を有することが好ましい。
【０１８４】
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
【０１８５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
【０１８６】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１８７】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０１８８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物やその組成の近傍の酸化物を用いることができる。または、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３またはＩｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ酸化物やその組成の近傍の酸化物を用いるとよい。
【０１８９】
しかし、これらに限られず、必要とする半導体特性および電気特性（電界効果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１９０】
例えば、Ｉｎ−Ｓｎ−Ｚｎ酸化物では比較的容易に高い電子移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ酸化物でも、バルク内欠陥密度を低くすることにより電子移動度を高くすることができる。
【０１９１】
また、酸化物半導体膜２０に形成することが可能な金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０１９２】
以下では、酸化物半導体膜２０に用いることが可能な酸化物半導体膜の構造について説明する。
【０１９３】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【０１９４】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
【０１９５】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
【０１９６】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【０１９７】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１９８】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【０１９９】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０２００】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【０２０１】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０２０２】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０２０３】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０２０４】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【０２０５】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【０２０６】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０２０７】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０２０８】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０２０９】
また、酸化物半導体膜２０は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜２０を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。
【０２１０】
また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。または、前述の原子数比のターゲットを用いたスパッタリング法によって成膜された酸化物半導体膜とすればよい。
【０２１１】
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
【０２１２】
また、酸化物半導体膜２０を３層構造とし、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の構成元素を同一とし、且つそれぞれの組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。または、前述の原子数比のターゲットを用いたスパッタリング法によって成膜された酸化物半導体膜とすればよい。
【０２１３】
ＧａおよびＺｎよりＩｎの原子数比が小さい酸化物半導体膜、代表的には原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜は、ＧａおよびＺｎよりＩｎの原子数比が大きい酸化物半導体膜、代表的には第２の酸化物半導体膜、ならびにＧａ、Ｚｎ、およびＩｎの原子数比が同じ酸化物半導体膜、代表的には第３の酸化物半導体膜と比較して、絶縁性が高い。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜が非晶質構造であると、さらに絶縁性が高まる。このため、第２の酸化物半導体膜および第３の酸化物半導体膜がチャネル領域として機能し、第１の酸化物半導体膜はゲート絶縁膜として機能する。
【０２１４】
また、第１の酸化物半導体膜〜第３の酸化物半導体膜の構成元素は同一であるため、第１の酸化物半導体膜は、第２の酸化物半導体膜との界面におけるトラップ準位が少ない。このため、酸化物半導体膜２０を上記構造とすることで、トランジスタの経時変化や光ＢＴストレス試験によるしきい値電圧の変動量を低減することができる。
【０２１５】
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い電子移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
【０２１６】
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度および信頼性をさらに高めることが可能となる。
【０２１７】
また、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜に、結晶性の異なる酸化物半導体を適用してもよい。即ち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜乃至第２の酸化物半導体膜のいずれか一に非晶質酸化物半導体を適用すると、酸化物半導体膜２０の内部応力や外部からの応力を緩和し、トランジスタの特性変動が低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
【０２１８】
酸化物半導体膜２０の厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることが好ましい。
【０２１９】
酸化物半導体膜２０において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである。
【０２２０】
酸化物半導体膜２０において、二次イオン質量分析法により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【０２２１】
酸化物半導体膜２０に含まれる水素は、金属原子と結合する酸素と反応して水となるとともに、酸素が脱離した格子（または酸素が脱離した部分）には欠損が形成されてしまう。また、水素の一部が酸素と結合することで、キャリアである電子が生じてしまう。これらのため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことにより、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域とすることにより、しきい値電圧のマイナス方向への変動を低減することができ、またトランジスタのソースおよびドレインにおけるリーク電流（代表的には、オフ電流等）を数ｙＡ／μｍ〜数ｚＡ／μｍにまで低減することが可能であり、トランジスタの電気特性を向上させることができる。
【０２２２】
酸化物半導体膜２０には、５×１０１８ａｔｏｍｓ／ｃｍ３以下の窒素が含まれてもよい。
【０２２３】
一対の電極２１は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化スズまたは酸化亜鉛を含む透明導電材料を用いてもよい。
【０２２４】
次に、図９に示すトランジスタ５０の作製方法について、図１０を用いて説明する。
【０２２５】
図１０（Ａ）に示すように、基板１１上に下地絶縁膜１３およびゲート電極１５を形成し、ゲート電極１５上にゲート絶縁膜１８を形成する。
【０２２６】
下地絶縁膜１３は、スパッタリング法、ＣＶＤ法等により形成する。ここでは、厚さ１００ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成する。
【０２２７】
ゲート電極１５の形成方法としては、はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１５を形成する。この後、マスクを除去する。
【０２２８】
なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
【０２２９】
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１５を形成する。
【０２３０】
ゲート絶縁膜１８は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
【０２３１】
ゲート絶縁膜１８として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素、乾燥空気等がある。
【０２３２】
また、ゲート絶縁膜１８として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、およびアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シランおよび窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、ゲート絶縁膜１８として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。
【０２３３】
また、ゲート絶縁膜１８として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
【０２３４】
次に、図１０（Ｂ）に示すように、ゲート絶縁膜１８上に酸化物半導体膜１９を形成する。
【０２３５】
酸化物半導体膜１９の形成方法について以下に説明する。ゲート絶縁膜１８上にスパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等により酸化物半導体膜を形成する。次に、酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図１０（Ｂ）に示すように、ゲート絶縁膜１８上であって、ゲート電極１５の一部と重なるように素子分離された酸化物半導体膜１９を形成する。この後、マスクを除去する。
【０２３６】
また、酸化物半導体膜１９として印刷法を用いることで、素子分離された酸化物半導体膜１９を直接形成することができる。
【０２３７】
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
【０２３８】
スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガスおよび酸素の混合ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
【０２３９】
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
【０２４０】
なお、ＣＡＡＣ−ＯＳ膜を形成する際は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、スパッタリング用ターゲットの結晶状態が基板に転写され、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【０２４１】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０２４２】
成膜時の不純物濃度を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０２４３】
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、平らな面が基板に付着する。
【０２４４】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０２４５】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲットについて以下に示す。
【０２４６】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定の比率で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定の比率は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏｌ数比である。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【０２４７】
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
【０２４８】
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気および酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分〜２４時間とする。
【０２４９】
酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜２０において、水素濃度を５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２５０】
ここでは、スパッタリング法により、厚さ３５ｎｍの酸化物半導体膜を形成した後、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体膜１９を形成する。
【０２５１】
次に、図１０（Ｃ）に示すように、一対の電極２１を形成する。
【０２５２】
一対の電極２１の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極２１を形成する。この後、マスクを除去する。
【０２５３】
ここでは、厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、および厚さ１００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アルミニウム膜、およびチタン膜をドライエッチングして、一対の電極２１を形成する。
【０２５４】
なお、一対の電極２１を形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極２１の短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ化水素酸、シュウ酸などの酸性の溶液、または水を用いて行うことができる。
【０２５５】
次に、図１０（Ｃ）に示すように、酸化物半導体膜１９を酸素雰囲気で発生させたプラズマに曝し、酸化物半導体膜１９に酸素２７を供給して、図１０（Ｄ）に示す酸化物半導体膜２０を形成してもよい。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素、乾燥空気等の雰囲気がある。さらに、プラズマ処理において、基板１１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１９を曝すことが好ましい。この結果、酸化物半導体膜１９にダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜２０に含まれる酸素欠損量を低減することができる。
【０２５６】
ここでは、プラズマＣＶＤ装置の反応室に一酸化二窒素を導入し、反応室に設けられる上部電極に２７ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して発生させた酸素プラズマに酸化物半導体膜１９を曝し、酸化物半導体膜２０を形成する。
【０２５７】
酸化物半導体膜１９の表面を酸素雰囲気で発生させたプラズマに曝すことで、酸化物半導体膜１９に酸素を供給することが可能であり、酸化物半導体膜に含まれる酸素欠損量を低減することができる。また、エッチング処理により酸化物半導体膜１９の表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。
【０２５８】
次に、酸化物半導体膜２０および一対の電極２１上に、絶縁膜２３を形成する。次に、絶縁膜２３上に絶縁膜２４を形成する。このとき、上記プラズマ処理によって酸化物半導体膜２０を形成した後、大気に曝すことなく絶縁膜２３を形成することで、酸化物半導体膜２０および絶縁膜２３の界面における不純物濃度を低減することが可能である。
【０２５９】
また、絶縁膜２３を形成した後、大気に曝すことなく、連続的に絶縁膜２４を形成することが好ましい。絶縁膜２３を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力および基板温度の一以上を調整して、絶縁膜２４を連続的に形成することで、絶縁膜２３、および絶縁膜２４における界面の不純物濃度を低減することができるとともに、絶縁膜２４に含まれる酸素を酸化物半導体膜２０に拡散することが可能であり、酸化物半導体膜２０の酸素欠損量を低減することができる。
【０２６０】
プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜２３として酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０２６１】
絶縁膜２３の原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素、乾燥空気等がある。
【０２６２】
上記条件を用いることで、絶縁膜２３として酸素が拡散する酸化物絶縁膜を形成することができる。また、絶縁膜２３を設けることで、後に形成する絶縁膜２４の形成工程において、酸化物半導体膜２０へのダメージ低減が可能である。
【０２６３】
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜２３に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜２０に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナス方向への変動を抑制することができるとともに、トランジスタのソースおよびドレインにおけるリーク電流（代表的には、オフ電流等）を数ｙＡ／μｍ〜数ｚＡ／μｍにまで低減することが可能であり、トランジスタの電気特性を向上させることができる。
【０２６４】
ここでは、絶縁膜２３として、流量２０ｓｃｃｍのシランおよび流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ１０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が拡散する酸化窒化シリコン膜を形成することができる。
【０２６５】
絶縁膜２４は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２６Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０２６６】
絶縁膜２４の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜２４中における酸素含有量が化学量論よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜２０上に絶縁膜２３が設けられている。このため、絶縁膜２４の形成工程において、絶縁膜２３が酸化物半導体膜２０の保護膜となる。この結果、酸化物半導体膜２０へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜２４を形成することができる。
【０２６７】
ここでは、絶縁膜２４として、流量１６０ｓｃｃｍのシランおよび流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ２である。
【０２６８】
なお、絶縁膜２４として、スパッタリング法を用いて形成してもよい。例えば、基板１１温度を室温以上３００℃以下とし、希ガス（代表的にはアルゴン）、酸素、または希ガスおよび酸素の混合ガスをスパッタリングガスとして用い、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることで、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
【０２６９】
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
【０２７０】
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
【０２７１】
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
【０２７２】
ここでは、窒素および酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
【０２７３】
以上の工程により、しきい値電圧のマイナス方向への変動を抑制した、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ＢＴストレス試験による電気特性の変動の少ないトランジスタとすることができる。代表的にはしきい値電圧がプラス方向に変動し、該変動量が２．５Ｖ以下、好ましくは１．５Ｖ以下である、信頼性の高いトランジスタを作製することができる。
【０２７４】
なお、本実施の形態ではさらに、保護膜２５に一対の電極２１に達する開口を形成し、該開口に導電性の材料を充填することによって配線２２を形成する。
【０２７５】
配線２２としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化スズまたは酸化亜鉛を含む透明導電材料を用いてもよい。
【０２７６】
図１１に、本実施の形態の別の一態様であるトランジスタ７０を示す。トランジスタ７０は酸化物半導体膜を介して対向する複数のゲート電極を有することを特徴とする。
【０２７７】
図１１に示すトランジスタ７０は、基板１１上に設けられる下地絶縁膜１３と、下地絶縁膜１３上に形成されるゲート電極１５とを有する。また、下地絶縁膜１３およびゲート電極１５上に、ゲート絶縁膜１８が形成され、ゲート絶縁膜１８を介して、ゲート電極１５と重なる酸化物半導体膜２０と、酸化物半導体膜２０に接する一対の電極２１と、を有する。また、ゲート絶縁膜１８、酸化物半導体膜２０、および一対の電極２１上には、絶縁膜２３および絶縁膜２４で構成される保護膜２５が形成される。保護膜２５上には、保護膜２５に設けられた開口を介して一対の電極２１と接する配線２２と、保護膜２５を介して酸化物半導体膜２０と重畳するゲート電極６１を有する。
【０２７８】
ゲート電極６１はゲート電極１５と同様に形成することができる。
【０２７９】
トランジスタ７０は、酸化物半導体膜２０を介して対向するゲート電極１５およびゲート電極６１を有する。ゲート電極１５とゲート電極６１に異なる電位を印加することで、トランジスタ７０のしきい値電圧を制御し、好ましくは、しきい値電圧のマイナス方向への変動を抑制することができる。または、ゲート電極１５およびゲート電極６１に同電位を印加することで、トランジスタ７０のオン電流を増加させることができる。また、酸素雰囲気で発生したプラズマに表面が曝された酸化物半導体膜２０と、当該プラズマ処理の後連続的に形成された絶縁膜２３を有することで、酸化物半導体膜２０およびゲート電極６１の間における不純物を低減することが可能であり、トランジスタ７０のしきい値電圧の変動を低減することができる。また、酸素欠損量が低減された酸化物半導体膜２０を用いることで、しきい値電圧のマイナス方向への変動を抑制したトランジスタとなる。また、経時変化や光ＢＴストレス試験によって、しきい値電圧の変動が少なく、代表的にはしきい値電圧の変動が２．５Ｖ以下である、優れた電気特性を有するトランジスタとなる。
【０２８０】
本実施の形態に示すトランジスタはＢＴストレス試験におけるしきい値電圧の変動がプラス方向のみに起こり、また、該変動量が小さいトランジスタである。本実施の形態に示すトランジスタを実施の形態１および実施の形態２に示す発光装置に適用することで、しきい値電圧の取得に要する時間を短縮し、ばらつきの低減された発光装置とすることができる。
【０２８１】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２８２】
（実施の形態５）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する発光装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図１２および図１３を用いて説明する。なお、図１３は、図１２（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。
【０２８３】
図１２（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図１２（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３、および走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号および電位は、フレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）であるＦＰＣ９１８ａ、ＦＰＣ９１８ｂから供給されている。
【０２８４】
図１２（Ｂ）および図１２（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よって画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子とともに封止されている。図１２（Ｂ）および図１２（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３が実装されている。図１２（Ｂ）および図１２（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号および電位は、ＦＰＣ９１８（ＦＰＣ９１８ａ、ＦＰＣ９１８ｂ）から供給されている。
【０２８５】
また図１２（Ｂ）および図１２（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
【０２８６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、またはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１２（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図１２（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図１２（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
【０２８７】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０２８８】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む。）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２８９】
また第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
【０２９０】
発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２９１】
図１３で示すように、半導体装置は接続端子電極９１５および端子電極９１６を有しており、接続端子電極９１５および端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。
【０２９２】
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
【０２９３】
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、トランジスタを複数有しており、図１３では、画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。トランジスタ９１０、トランジスタ９１１上には絶縁膜９２４が設けられ、絶縁膜９２４の上にさらに平坦化膜９２１が設けられている。なお、絶縁膜９２３は下地膜として機能する絶縁膜である。
【０２９４】
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、実施の形態４で示したトランジスタを適用することができる。
【０２９５】
また、図１３では、絶縁膜９２４上において、駆動回路用のトランジスタ９１１の酸化物半導体膜のチャネル形成領域と重なる位置に導電膜９１７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同じ導電膜で形成する。導電膜９１７を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴストレス試験前後におけるトランジスタ９１１のしきい値電圧の変動量をさらに低減することができる。また、導電膜９１７の電位は、トランジスタ９１１のゲート電極と同じでもよいし、異なっていてもよく、導電膜を第２のゲート電極として機能させることもできる。また、導電膜９１７の電位は、ＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
【０２９６】
また、導電膜９１７は外部の電場を遮蔽する機能も有する。即ち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。導電膜９１７は、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
【０２９７】
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０２９８】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（以下、ＥＬ素子という）を適用することができる。ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２９９】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０３００】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、ＥＬ素子として有機ＥＬ素子を用いて説明する。
【０３０１】
ＥＬ素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよびＥＬ素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反対側の面から発光を取り出す両面射出構造のＥＬ素子があり、どの射出構造のＥＬ素子も適用することができる。
【０３０２】
図１３にＥＬ素子を用いた発光装置の例を示す。ＥＬ素子９６３は、画素部９０２に設けられたトランジスタ９１０と電気的に接続している。なおＥＬ素子９６３の構成は、第１の電極９３０、発光層９６１、第２の電極９３１の積層構造であるが、示した構成に限定されない。ＥＬ素子９６３から取り出す光の方向などに合わせて、ＥＬ素子９６３の構成は適宜変えることができる。
【０３０３】
隔壁９６０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３０４】
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０３０５】
ＥＬ素子９６３に酸素、水素、水分、二酸化炭素等が入り込まないように、第２の電極９３１および隔壁９６０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ膜等を形成することができる。また、第１の基板９０１、第２の基板９０６、およびシール材９０５によって封止された空間には充填材９６４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０３０６】
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０３０７】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３０８】
ＥＬ素子に電圧を印加する第１の電極および第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、および電極のパターン構造によって透光性、反射性を選択すればよい。
【０３０９】
第１の電極９３０、第２の電極９３１は、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｓｎ−Ｔｉ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、酸化ケイ素を添加したＩｎ−Ｓｎ酸化物などの透光性を有する導電性材料を用いることができる。
【０３１０】
また、第１の電極９３０、第２の電極９３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、もしくはその金属窒化物から一つ、または複数種を用いて形成することができる。
【０３１１】
また、第１の電極９３０、第２の電極９３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体もしくはその誘導体などがあげられる。
【０３１２】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０３１３】
以上のように上記実施の形態で示した発光装置を適用することによって、表示品位の高い表示装置とすることができる。
【０３１４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３１５】
（実施の形態６）
本明細書に開示する発光装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電気機器の一例である携帯情報端末について、図１４を用いて説明する。
【０３１６】
図１４（Ａ）および図１４（Ｂ）は２つ折り可能なタブレット型端末である。図１４（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
【０３１７】
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としてもよい。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
【０３１８】
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
【０３１９】
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
【０３２０】
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
【０３２１】
また、図１４（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。表示部９６３１ａおよび表示部９６３１ｂに対して、上記実施の形態に示した発光装置を用いることで、表示部９６３１ａおよび表示部９６３１ｂの表示品位の高い表示装置とすることができる。
【０３２２】
図１４（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１４（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
【０３２３】
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
【０３２４】
また、この他にも図１４（Ａ）および図１４（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
【０３２５】
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面または両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができるため好適である。
【０３２６】
また、図１４（Ｂ）に示す充放電制御回路９６３４の構成、および動作について図１４（Ｃ）にブロック図を示し説明する。図１４（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１４（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
【０３２７】
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
【０３２８】
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
【０３２９】
また、上記実施の形態で説明した発光装置を具備していれば、図１４に示した電気機器に特に限定されない。
【０３３０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０３３１】
本実施例は、本発明の一態様の発光装置に用いることのできるトランジスタのプラスＢＴストレス試験および光プラスＢＴストレス試験の測定結果について説明する。具体的には、該トランジスタのしきい値電圧の変動量について説明する。
【０３３２】
はじめに、本実施例の試料Ａ１乃至試料Ａ４の作製工程について図１５を用いて説明する。
【０３３３】
まず、ガラス基板である基板１１上にゲート電極１５を形成した。次に、ゲート電極１５上に絶縁膜１６および絶縁膜１７で構成されるゲート絶縁膜１８を形成した（図１５（Ａ））。
【０３３４】
ゲート電極１５は、スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングすることで形成した。
【０３３５】
絶縁膜１６としては、厚さ５０ｎｍの窒化シリコン膜を形成し、絶縁膜１７としては、厚さ２００ｎｍの酸化窒化シリコン膜を形成した。該窒化シリコン膜は、シラン５０ｓｃｃｍ、窒素５０００ｓｃｃｍをプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を６０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの電力を供給して形成した。該酸化窒化シリコン膜は、シラン２０ｓｃｃｍ、窒素３０００ｓｃｃｍをプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して形成した。なお、該窒化シリコン膜および該酸化窒化シリコン膜を形成する際の基板温度は、いずれも３５０℃とした。
【０３３６】
次に、ゲート絶縁膜１８を介してゲート電極１５に重なる酸化物半導体膜１９を形成した（図１５（Ｂ））。
【０３３７】
ここでは、ゲート絶縁膜１８上にＣＡＡＣ−ＯＳ膜であるＩＧＺＯ膜をスパッタリング法で形成し、フォトリソグラフィ工程により該ＩＧＺＯ膜上にマスクを形成し、該マスクを用いて該ＩＧＺＯ膜の一部をエッチングした。その後、エッチングされたＩＧＺＯ膜に加熱処理を行い、酸化物半導体膜１９を形成した。なお、本実施例では厚さ３５ｎｍのＩＧＺＯ膜を形成した。
【０３３８】
ＩＧＺＯ膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、スパッタリングガスとして５０ｓｃｃｍのアルゴンと５０ｓｃｃｍの酸素をスパッタリング装置の反応室内に供給し、反応室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、ＩＧＺＯ膜を形成する際の基板温度は１７０℃とした。
【０３３９】
加熱処理としては、窒素雰囲気で、４５０℃、１時間の加熱を行った後、窒素および酸素雰囲気で、４５０℃、１時間の加熱を行った。
【０３４０】
次に、酸化物半導体膜１９に接する一対の電極２１（ソース電極およびドレイン電極）を形成した（図１５（Ｃ））。
【０３４１】
ゲート絶縁膜１８および酸化物半導体膜１９上に導電膜を形成し、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極２１を形成した。なお、該導電膜としては、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。
【０３４２】
次に、一酸化二窒素が充填された処理室に基板を移動させた。そして、反応室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して発生させたプラズマに酸化物半導体膜１９を曝して図１５（Ｄ）に示す酸化物半導体膜２０を形成した。
【０３４３】
上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物半導体膜２０および一対の電極２１上に絶縁膜２３を形成した。
【０３４４】
試料Ａ１乃至Ａ３における絶縁膜２３（酸化窒化シリコン膜Ａ）としては、流量３０ｓｃｃｍのシランおよび流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を４０Ｐａ、基板温度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、酸化窒化シリコン膜を形成した。絶縁膜２３の厚さが２０ｎｍの試料を試料Ａ１、５０ｎｍの試料を試料Ａ２、１００ｎｍの試料を試料Ａ３とする。なお、本工程において基板温度が２２０℃と比較的低いため、酸化窒化シリコン膜に窒素がほとんど含まれず、酸化シリコン膜が形成される場合がある。また、本工程において基板温度が２２０℃と比較的低いため、それより高温（例えば３５０℃）における成膜と比較して成膜過程における水素脱離が少なく、酸化窒化シリコン膜（酸化シリコン膜）に水素が含まれる場合がある。
【０３４５】
試料Ａ４における絶縁膜２３（酸化窒化シリコン膜Ｂ）としては、流量２０ｓｃｃｍのシランおよび流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ２０ｎｍの酸化窒化シリコン膜を形成した。
【０３４６】
次に、絶縁膜２３上に絶縁膜２４を形成した。
【０３４７】
絶縁膜２４としては、流量１６０ｓｃｃｍのシランおよび流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、酸化窒化シリコン膜を形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。なお、酸化窒化シリコン膜の厚さは、試料Ａ１乃至試料Ａ３では４００ｎｍとし、試料Ａ４では３８０ｎｍとした。
【０３４８】
次に、加熱処理を行った。当該加熱処理は、温度を３５０℃とし、酸素および窒素を含む雰囲気で１時間行った。
【０３４９】
次に、絶縁膜２４上に絶縁膜２６を形成した。ここでは、絶縁膜２６として厚さ１．５μｍのアクリル樹脂を形成した。その後、加熱処理を行った。当該加熱処理は、温度を２５０℃とし、窒素を含む雰囲気で１時間行った。
【０３５０】
以上の工程により、試料Ａ１乃至試料Ａ４を作製した。
【０３５１】
ここで、比較試料Ａ１の作製工程について説明する。比較試料Ａ１は、試料Ａ１乃至試料Ａ４に含まれる絶縁膜２３を除いた構造であり、その他の構造および作製方法は同様である。
【０３５２】
次に、試料Ａ１乃至試料Ａ４、および比較試料Ａ１のプラスＢＴストレス試験および光プラスＢＴストレス試験を行った。ここでは、プラスＢＴストレス試験として、基板温度を８０℃、ゲート絶縁膜に印加する電界強度を１．２８ＭＶ／ｃｍ、印加時間を２０００秒とし、ゲート電極に電圧を印加するプラスＢＴストレス試験を行った。
【０３５３】
また、上記プラスＢＴストレス試験と同様の条件を用い、白色ＬＥＤによって３０００ｌｘ（照射強度は約０．２２ｍＷ／ｃｍ２）の光をトランジスタに照射してゲート電極に電圧を印加する光プラスＢＴストレス試験を行った。
【０３５４】
ここで、プラスＢＴストレス試験の測定方法について説明する。プラスＢＴストレス試験の対象となるトランジスタの初期特性を測定するため、基板温度を２５℃とし、ソースとドレイン間の電圧（ドレイン電圧）を１Ｖ、１０Ｖとし、ソースとゲート間の電圧（ゲート電圧）を−２０Ｖから＋１５Ｖまで変化させたときのソース−ドレイン電流（ドレイン電流）の変化特性、即ちＶｇ−Ｉｄ特性を測定した。
【０３５５】
次に、基板温度を８０℃まで上昇させた後、トランジスタのソースおよびドレインの電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が１．２８ＭＶ／ｃｍとなるようにゲート電極に電圧を印加し、２０００秒保持した。
【０３５６】
なお、マイナスＢＴストレス試験では、ゲート電極に−３０Ｖを印加し、プラスＢＴストレス試験では、ゲート電極に３０Ｖを印加した。また、光マイナスＢＴストレス試験では、白色ＬＥＤによって３０００ｌｘの光を照射しつつ、ゲート電極に−３０Ｖを印加し、光プラスＢＴストレス試験では、白色ＬＥＤによって３０００ｌｘの光を照射しつつ、ゲート電極に３０Ｖを印加した。
【０３５７】
次に、ゲート電極、ソースおよびドレインへ電圧を印加したまま、基板温度を２５℃まで下げた。基板温度が２５℃になった後、ゲート電極、ソースおよびドレインへの電圧の印加を終了させた。
【０３５８】
次に、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、プラスＢＴストレス試験および光プラスＢＴストレス試験のＶｇ−Ｉｄ特性を得た。初期特性のしきい値電圧と試験後のしきい値電圧の差（即ち、しきい値電圧の変動量（ΔＶｔｈ））を図１６に示す。縦軸にΔＶｔｈを示す。
【０３５９】
ここで、本明細書におけるしきい値電圧について図１７を用いて説明する。
【０３６０】
本明細書中において、しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉｄ１／２［Ａ］）を縦軸としてプロットした曲線３１２において、最大傾きであるＩｄ１／２の接線３１４を外挿したときの、接線３１４とＶｇ軸（即ち、Ｉｄ１／２が０Ａ）との交点のゲート電圧で定義する。なお、本明細書中においては、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を算出した。
【０３６１】
図１６より、比較試料Ａ１では光マイナスＢＴストレス試験において、しきい値電圧の変動量（ΔＶｔｈ）がマイナスであり、しかもその変動量が大きいが、試料Ａ１〜試料Ａ４においては、ＢＴストレス試験および光ＢＴストレス試験の全てにおいて、しきい値電圧の変動量（ΔＶｔｈ）がプラスであり、且つその変動量が２．５Ｖ以下と小さい。
【０３６２】
このことから、トランジスタの保護膜として、酸素が拡散する酸化物絶縁膜および化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を積層することで、プラスＢＴストレス試験および光プラスＢＴストレス試験におけるトランジスタのしきい値電圧の変動量を抑制することができることがわかった。
【実施例２】
【０３６３】
本実施例では、実施の形態４に示すトランジスタの絶縁膜２３における酸素の拡散において図１８を用いて説明する。本実施例では、ＳＳＤＰ−ＳＩＭＳ（裏面からのＳＩＭＳ（Ｓｕｂｓｔｒａｔｅ  Ｓｉｄｅ  Ｄｅｐｔｈ  Ｐｒｏｆｉｌｅ  Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）測定）を用いて酸素の濃度を測定することで、酸素の拡散を調査した。
【０３６４】
はじめに、試料Ｂ１および試料Ｂ２の作製方法について説明する。
【０３６５】
実施の形態２に示す絶縁膜２３の形成条件を用いてシリコンウェハ上に厚さ１００ｎｍの酸化窒化シリコン（ＳｉＯＮ）膜を形成した。ここでは、シリコンウェハをプラズマＣＶＤ装置の処理室内に設置し、処理室内に原料ガスである流量３０ｓｃｃｍのシランおよび流量４０００ｓｃｃｍの一酸化二窒素を供給し、処理室内の圧力を２００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの電力を供給して酸化窒化シリコン膜を形成した。また、酸化窒化シリコン膜を形成する際のシリコンウェハの温度を２２０℃とした。なお、本実施例で用いたプラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．０２５Ｗ／ｃｍ２である。
【０３６６】
次に、酸化窒化シリコン膜上にスパッタリング法により厚さ１００ｎｍの酸化シリコン（ＳｉＯｘ）膜を形成した。ここでは、シリコンウェハをスパッタリング装置の処理室内に設置し、処理室内に原料ガスである流量３００ｓｃｃｍの１８Ｏ（１６Ｏの同位体）を供給し、処理室内の圧力を０．７Ｐａに制御し、高周波電源を用いて８０００Ｗの電力を供給して１８Ｏを含む酸化シリコン膜を形成した。当該試料を試料Ｂ１とする。
【０３６７】
次に、試料Ｂ１を３５０℃で１時間加熱した。当該試料を試料Ｂ２とする。
【０３６８】
次に、試料Ｂ１および試料Ｂ２に含まれる１８Ｏの濃度プロファイルをＳＳＤＰ−ＳＩＭＳ（裏面からの測定、ここではシリコンウェハからの測定）を用いて測定した。
【０３６９】
ところで、酸素には主要核種である１６Ｏの他、１７Ｏおよび１８Ｏといった同位体が微量に存在する。自然界における１７Ｏおよび１８Ｏの存在比率はそれぞれ、酸素原子全体の０．０３８原子％程度、０．２０１原子％程度であることが知られている。つまり、酸化窒化シリコン膜における１６Ｏの濃度をＳＩＭＳで測定することで、１７Ｏおよび１８Ｏの濃度を見積ることができる。ここで、酸化窒化シリコン膜中に含まれる１８Ｏの濃度と、１６Ｏに対する存在比率から見積られる１８Ｏの濃度を比較することで、酸化窒化シリコン膜中に１８Ｏが拡散したか否かを判別することができる。
【０３７０】
ここで、酸化窒化シリコン膜における１８Ｏの濃度測定を行う。なお、一次イオン種にはセシウム一次イオン（Ｃｓ＋）を用いればよい。
【０３７１】
図１８はＳＳＤＰ−ＳＩＭＳの測定により得られた１８Ｏの濃度プロファイルである。
【０３７２】
図１８（Ａ）は、試料Ｂ１の測定結果である。曲線８０１はＳＳＤＰ−ＳＩＭＳによって測定された１６Ｏの濃度プロファイルを元に算出された１８Ｏの濃度プロファイルであり、曲線８０３は、ＳＳＤＰ−ＳＩＭＳによって測定された１８Ｏの濃度プロファイルである。
【０３７３】
図１８（Ｂ）は、試料Ｂ２の測定結果であり、曲線８１１はＳＳＤＰ−ＳＩＭＳによって測定された１６Ｏの濃度プロファイルを元に算出された１８Ｏの濃度プロファイルであり、曲線８１３は、ＳＳＤＰ−ＳＩＭＳによって測定された１８Ｏの濃度プロファイルである。
【０３７４】
図１８（Ａ）に示すＳｉＯＮにおいて、曲線８０１および曲線８０３が一致している領域が見られる。即ち、試料Ｂ１のＳｉＯＮにおいて、ＳｉＯｘに含まれる１８Ｏは、ＳｉＯＮ内を十分に拡散できない（拡散係数が小さい）ことがわかる。
【０３７５】
一方、図１８（Ｂ）に示すＳｉＯＮの全体において、曲線８１１に比べて曲線８１３の方が高い値を示している。即ち、加熱処理により、ＳｉＯｘに含まれる１８Ｏは、ＳｉＯＮ内を十分に拡散できており（拡散係数が大きい）、ＳｉＯＮにおける１８Ｏの濃度が増加していることがわかる。
【０３７６】
以上のことから、実施の形態２に示す絶縁膜２３の条件を用いて形成される酸化窒化シリコン膜では、酸素が膜内に拡散する。即ち、当該酸化窒化シリコン膜に接する絶縁膜に含まれる過剰な酸素を、酸化窒化シリコン膜に拡散させることができる。
【実施例３】
【０３７７】
本実施例は、実施例２に示す絶縁膜２３および絶縁膜２４の形成とともに生じる酸化物半導体膜の欠陥の変化について図１９乃至図２１を用いて説明する。本実施例では、酸化物半導体膜の酸素欠損量について、ＥＳＲ（電子スピン共鳴）測定結果を用いて説明する。
【０３７８】
はじめに図１９に示す試料Ｃ１乃至試料Ｃ３の作製方法について説明する。
【０３７９】
図１９（Ａ）に示す試料Ｃ１の作製方法について説明する。
【０３８０】
石英基板９７１上に厚さ１００ｎｍのＣＡＡＣ−ＯＳ膜であるＩＧＺＯ膜９７３ａをスパッタリング法で形成した。ここでは、ＩＧＺＯ膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、スパッタリングガスとして５０ｓｃｃｍのアルゴンと５０ｓｃｃｍの酸素をスパッタリング装置の反応室内に供給し、反応室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、ＩＧＺＯ膜を形成する際の基板温度は１７０℃とした。
【０３８１】
次に、ＩＧＺＯ膜９７３ａ上に、実施例２に示す絶縁膜２３の条件を用いて酸化窒化シリコン膜９７５（１ｓｔ−ＳｉＯＮ）を形成した。ここでは、石英基板をプラズマＣＶＤ装置の処理室内に設置し、処理室内に原料ガスである流量３０ｓｃｃｍのシランおよび流量４０００ｓｃｃｍの一酸化二窒素を供給し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの電力を供給して酸化窒化シリコン膜９７５を形成した。また、酸化窒化シリコン膜を形成する際のシリコンウェハの温度を２２０℃とした。なお、本実施例で用いたプラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．０２５Ｗ／ｃｍ２である。
【０３８２】
また、処理室内の圧力を４０Ｐａ、１２０Ｐａまたは２００Ｐａと制御し、酸化窒化シリコン膜９７５の厚さを２０ｎｍ、５０ｎｍまたは１００ｎｍとして複数の試料Ｃ１を作製した。
【０３８３】
次に、図１９（Ｂ）に示す試料Ｃ２の作製方法について説明する。
【０３８４】
各試料Ｃ１上に、実施の形態２に示す絶縁膜２４の条件を用いて酸化窒化シリコン膜９７７を形成した。ここでは、石英基板をプラズマＣＶＤ装置の処理室内に設置し、処理室内に原料ガスである流量１６０ｓｃｃｍのシランおよび流量４０００ｓｃｃｍの一酸化二窒素を供給し、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜９７７を形成した。
【０３８５】
なお、このときのＣＡＡＣ−ＯＳ膜であるＩＧＺＯ膜を図１９（Ｂ）においてＩＧＺＯ膜９７３ｂと示す。
【０３８６】
次に、図１９（Ｃ）に示す試料Ｃ３の作製方法について説明する。
【０３８７】
各試料Ｃ２を３５０℃で１時間加熱して試料Ｃ３を作製した。なお、このときのＣＡＡＣ−ＯＳ膜であるＩＧＺＯ膜を図１２（Ｃ）においてＩＧＺＯ膜９７３ｃと示す。
【０３８８】
次に、試料Ｃ１乃至試料Ｃ３についてＥＳＲ測定を行った。ＥＳＲ測定は、所定の温度で、マイクロ波の吸収の起こる磁場の値（Ｈ０）から、式ｇ＝ｈν／βＨ０を用いてｇ値というパラメータが得られる。なお、νはマイクロ波の周波数である。ｈはプランク定数であり、βはボーア磁子であり、どちらも定数である。
【０３８９】
ここでは、下記の条件でＥＳＲ測定を行った。測定温度を室温（２５℃）とし、９．４ＧＨｚの高周波電力（マイクロ波パワー）を２０ｍＷとし、磁場の向きは作製した試料の膜表面と平行とした。なお、ＩＧＺＯ膜に含まれる酸素欠損に由来するｇ（ｇ値）が１．９３近傍に信号が現れるスピンのスピン密度の検出下限は２．２×１０１６ｓｐｉｎｓ／ｃｍ３である。
【０３９０】
ｇ値が１．９３近傍に信号が現れるスピンのスピン密度を図２０に示す。図２０（Ａ）は試料Ｃ１におけるスピン密度を示し、図２０（Ｂ）は試料Ｃ２におけるスピン密度を示し、図２０（Ａ）は試料Ｃ３におけるスピン密度を示す。
【０３９１】
また、図２０に示す試料Ｃ２の一試料、および試料Ｃ３の一試料、それぞれに含まれるＩＧＺＯ膜をＥＳＲ測定して得られた１次微分曲線を図２１に示す。
【０３９２】
曲線９８１は、試料Ｃ２において、酸化窒化シリコン膜９７５の成膜条件の圧力を４０Ｐａとし、酸化窒化シリコン膜９７５の厚さを５０ｎｍとした一試料を測定した１次微分曲線である。
【０３９３】
曲線９８３は、試料Ｃ３において、酸化窒化シリコン膜９７５の成膜条件の圧力を４０Ｐａとし、酸化窒化シリコン膜９７５の厚さを５０ｎｍとした一試料を測定した１次微分曲線である。
【０３９４】
図２１より、ｇ値が１．９３近傍において、試料Ｃ２では、酸素欠損に起因する対称性を有する信号が検出されており、ＩＧＺＯ膜中に酸素欠損が含まれることが分かる。一方、試料Ｃ３では、ｇ値が１．９３近傍において、酸素欠損に起因する対称性を有する信号が検出されず（即ち、検出下限以下であり）、ＩＧＺＯ膜中に含まれる酸素欠損量が検出できないことが分かる。
【０３９５】
図２０（Ａ）より、酸化窒化シリコン膜９７５の厚さが厚い程、また成膜圧力が低い程、ＩＧＺＯ膜９７３ａに含まれる酸素欠損量が増加することが分かる。
【０３９６】
図２０（Ｂ）より、酸化窒化シリコン膜９７５上に酸化窒化シリコン膜９７７を形成することで、一部の試料においては酸素欠損量が増加するが、ほとんどの試料において、ＩＧＺＯ膜９７３ｂに含まれる酸素欠損量が検出下限以下となることが分かる。
【０３９７】
これは、酸化窒化シリコン膜９７５上に化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう）を含む酸化物絶縁膜である酸化窒化シリコン膜９７７を形成することで、酸化窒化シリコン膜９７７に含まれる過剰酸素が酸化窒化シリコン膜９７５を介してＩＧＺＯ膜９７３ｂに拡散し、酸素欠損が低減するためである。
【０３９８】
図２０（Ｃ）より、酸化窒化シリコン膜９７５上に酸化窒化シリコン膜９７７を形成した後、加熱処理を行うことで、ＩＧＺＯ膜９７３ｃに含まれる酸素欠損量が検出下限以下となることが分かる。
【０３９９】
これは、酸化窒化シリコン膜９７５上に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である酸化窒化シリコン膜９７７を形成し加熱することで、酸化窒化シリコン膜９７７に含まれる過剰酸素が酸化窒化シリコン膜９７５を介してＩＧＺＯ膜９７３ｃに拡散し、酸素欠損が低減するためである。
【０４００】
以上のことから、酸化物半導体膜上に酸化窒化シリコン膜を積層することで、酸化物半導体膜の酸素欠損量を低減することができる。また、当該構造をトランジスタに用いることで、実施例１に示すように、しきい値電圧の変動量がプラス方向に変動し、該変動量が２．５Ｖ以下であるトランジスタを作製することができる。
【符号の説明】
【０４０１】
１１    基板
１３    下地絶縁膜
１５    ゲート電極
１６    絶縁膜
１７    絶縁膜
１８    ゲート絶縁膜
１９    酸化物半導体膜
２０    酸化物半導体膜
２１    電極
２２    配線
２３    絶縁膜
２４    絶縁膜
２５    保護膜
２６    絶縁膜
２７    酸素
４１    破線
４３    実線
５０    トランジスタ
６１    ゲート電極
７０    トランジスタ
１００    発光装置
１０１    トランジスタ
１０３    トランジスタ
１０５    トランジスタ
１０７    トランジスタ
１０９    トランジスタ
１１１    容量素子
１１３    発光素子
１１５    トランジスタ
１１７    電圧制御回路
１５０    発光部
２００    発光装置
３００    発光装置
３０１    トランジスタ
３０３    トランジスタ
３０５    トランジスタ
３０７    トランジスタ
３０９    トランジスタ
３１１    トランジスタ
３１２    曲線
３１３    容量素子
３１４    接線
３１５    発光素子
３１７    電圧制御回路
５００    電圧制御回路
５０１    補正データ格納部
５０２    補正回路
５０３    モニター部
５０４    カウンタ
５０５    記憶回路部
５０６    駆動回路
５０７    揮発性記憶回路
５０９    不揮発性記憶回路
６００    電圧制御回路
６０１    スイッチ
６０２    スイッチ
６０３    スイッチ
６０４    スイッチ
６０５    モニター用トランジスタ
６０６    容量素子
６０７    電源生成回路
６０８    ボルテージフォロワ
６０９    ボルテージフォロワ
６５０    電圧制御回路
８０１    曲線
８０３    曲線
８１１    曲線
８１３    曲線
９０１    基板
９０２    画素部
９０３    信号線駆動回路
９０４    走査線駆動回路
９０５    シール材
９０６    基板
９１０    トランジスタ
９１１    トランジスタ
９１５    接続端子電極
９１６    端子電極
９１７    導電膜
９１８    ＦＰＣ
９１８ａ    ＦＰＣ
９１８ｂ    ＦＰＣ
９１９    異方性導電剤
９２１    平坦化膜
９２３    絶縁膜
９２４    絶縁膜
９３０    電極
９３１    電極
９６０    隔壁
９６１    発光層
９６３    ＥＬ素子
９６４    充填材
９７１    石英基板
９７３ａ    ＩＧＺＯ膜
９７３ｂ    ＩＧＺＯ膜
９７３ｃ    ＩＧＺＯ膜
９７５    酸化窒化シリコン膜
９７７    酸化窒化シリコン膜
９８１    曲線
９８３    曲線
９０３３    留め具
９０３４    スイッチ
９０３５    電源スイッチ
９０３６    スイッチ
９０３８    操作スイッチ
９６３０    筐体
９６３１    表示部
９６３１ａ    表示部
９６３１ｂ    表示部
９６３２ａ    領域
９６３２ｂ    領域
９６３３    太陽電池
９６３４    充放電制御回路
９６３５    バッテリー
９６３６    ＤＣＤＣコンバータ
９６３７    コンバータ
９６３８    操作キー
９６３９    ボタン
【図１】
2014006515.tif 000003
【図２】
2014006515.tif 000004
【図３】
2014006515.tif 000005
【図４】
2014006515.tif 000006
【図５】
2014006515.tif 000007
【図６】
2014006515.tif 000008
【図７】
2014006515.tif 000009
【図８】
2014006515.tif 000010
【図９】
2014006515.tif 000011
【図１０】
2014006515.tif 000012
【図１１】
2014006515.tif 000013
【図１２】
2014006515.tif 000014
【図１３】
2014006515.tif 000015
【図１４】
2014006515.tif 000016
【図１５】
2014006515.tif 000017
【図１６】
2014006515.tif 000018
【図１７】
2014006515.tif 000019
【図１８】
2014006515.tif 000020
【図１９】
2014006515.tif 000021
【図２０】
2014006515.tif 000022
【図２１】
2014006515.tif 000023