(57)【要約】【課題】各発光素子の位置ズレを補償するように発光素子アレーの各発光素子を発光させる。【解決手段】カウンタ１−１〜１−Ｌは、共通のクロック信号に基づいて動作し、互いに異なる瞬間にカウントを開始し、Ｍビットで表されるカウント値を生成する。ドライバ回路２−１〜２−Ｎは、入力された画像データに応じて、発光素子３−１〜３−Ｎにそれぞれ駆動信号を供給する。各ドライバ回路は、カウンタ１−１〜１−Ｌのカウント値のうちのいずれか１つを選択し、選択されたカウント値及びＭビットのパルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算して出力することにより、パルス幅データのパルス幅を有するＰＷＭ信号を生成する。各ドライバ回路は、画像データに応じて、当該ドライバ回路に対応する発光素子をＰＷＭ信号がオンである時間内において発光させる駆動信号を生成する。【選択図】図１
2014240131.tif 000002
【特許請求の範囲】
【請求項１】
複数Ｎ個の発光素子を含む少なくとも１つの発光素子アレーを駆動する発光素子アレー駆動装置において、上記発光素子アレー駆動装置は、
共通のクロック信号に基づいて動作し、互いに異なる瞬間にカウントを開始し、複数Ｍビットで表されるカウント値を生成する複数Ｌ個のカウンタと、
入力された画像データに応じて、上記複数Ｎ個の発光素子にそれぞれ駆動信号を供給する複数Ｎ個のドライバ回路とを備え、
上記各ドライバ回路は、
上記複数Ｌ個のカウンタのカウント値のうちのいずれか１つを選択するセレクタと、
パルス幅を表すＭビットのパルス幅データを記憶するパルス幅データ記憶手段と、
上記選択されたカウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算して出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成する加算手段とを備え、
上記各ドライバ回路は、上記画像データに応じて、当該ドライバ回路に対応する発光素子を上記ＰＷＭ信号がオンである時間内において発光させる駆動信号を生成することを特徴とする発光素子アレー駆動装置。
【請求項２】
上記発光素子アレー及び感光体の相対的な運動により上記発光素子アレーが副走査方向に進むとき、上記各カウンタは、上記発光素子アレーが上記画像データの１ラインを進む時間をＬ等分した時間間隔でそれぞれカウントを開始することを特徴とする請求項１記載の発光素子アレー駆動装置。
【請求項３】
上記各ドライバ回路の加算手段は、上記カウント値及び上記パルス幅データの和を計算しないことを特徴とする請求項１又は２記載の発光素子アレー駆動装置。
【請求項４】
上記各カウンタは、カウントを行っていることを示すイネーブルビットを生成し、
上記各ドライバ回路の加算手段は、上記イネーブルビットを最下位ビットへの桁上げ値として使用することを特徴とする請求項１〜３のうちのいずれか１つに記載の発光素子アレー駆動装置。
【請求項５】
上記各カウンタはアップカウンタ、ダウンカウンタ、及びアップダウンカウンタのいずれかであることを特徴とする請求項１〜４のうちのいずれか１つに記載の発光素子アレー駆動装置。
【請求項６】
上記各カウンタはアップダウンカウンタであり、
上記各カウンタは、アップカウント動作時には、上記複数Ｎビットで表されるカウント値のうちの偶数値及び奇数値のうちの一方のみをカウントし、ダウンカウント動作時には、上記偶数値及び奇数値のうちの他方のみをカウントすることを特徴とする請求項１〜４のうちのいずれか１つに記載の発光素子アレー駆動装置。
【請求項７】
上記発光素子アレー駆動装置は、複数Ｎ個の発光素子をそれぞれ含む複数の発光素子アレーを駆動し、
上記発光素子アレー駆動装置は、上記発光素子アレー毎に、上記複数Ｎ個の発光素子にそれぞれ駆動信号を供給する複数Ｎ個のドライバ回路を備え、
上記各発光素子アレー及び感光体の相対的な運動により上記各発光素子アレーが副走査方向に進むとき、上記感光体上において、１つの発光素子アレーの複数の発光素子のそれぞれは他の少なくとも１つの発光素子アレーの複数の発光素子のいずれか１つと同じ位置を通過し、
上記感光体上における同じ位置を通過する少なくとも２つの発光素子に対応する少なくとも２つのドライバ回路は、同じ画像データに応じて、上記感光体上における同じ位置を多重露光させるように上記駆動信号を生成することを特徴とする請求項１〜６のうちのいずれか１つに記載の発光素子アレー駆動装置。
【請求項８】
複数Ｎ個の発光素子を含む少なくとも１つの発光素子アレーと、
請求項１〜７のいずれか１つに記載の発光素子アレー駆動装置とを備えたことを特徴とする発光プリンタヘッド。
【請求項９】
感光体と、
上記感光体に対して取り付けられた請求項８記載の発光プリンタヘッドとを備えたことを特徴とする画像形成装置。
【請求項１０】
複数Ｎ個の発光素子を含む少なくとも１つの発光素子アレーを駆動する発光素子アレー駆動方法において、上記発光素子アレー駆動方法は、
パルス幅を表すＭビットのパルス幅データを記憶するステップと、
複数Ｌ個のカウンタを用いて、共通のクロック信号に基づいて動作し、互いに異なる瞬間にカウントを開始し、複数Ｍビットで表されるカウント値を生成するステップと、
上記複数Ｌ個のカウンタのカウント値のうちのいずれか１つを選択するステップと、
上記選択されたカウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算して出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成するステップと、
入力された画像データに応じて、上記複数Ｎ個の発光素子のうちのいずれか１つを上記ＰＷＭ信号がオンである時間内において発光させる駆動信号を生成するステップとを含むことを特徴とする発光素子アレー駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子アレー駆動装置に関する。特に、本発明は、発光素子アレーの各発光素子が感光体の回転軸に平行な直線に対して整列していない場合において、各発光素子の位置ズレを補償するように各発光素子を発光させる発光素子アレー駆動装置に関する。本発明はまた、そのような発光素子アレー駆動装置を備えた発光プリンタヘッド及び画像形成装置に関する。本発明はまた、各発光素子の位置ズレを補償するように各発光素子を発光させる発光素子アレー駆動方法に関する。
【背景技術】
【０００２】
発光素子アレーを備えた発光プリンタヘッドを用いたプリンタが知られている（特許文献１〜３）。このようなプリンタでは、発光素子アレーは感光体の回転軸に対して平行に設けられる。画像データに応じて生成された駆動信号（ストローブ信号）を各発光素子に入力して発光させることで、感光体上に静電潜像が形成される。
【０００３】
プリンタの印刷品質を低下させる原因として、発光素子アレーを感光体に対して取り付ける際に生じる角度誤差がある。角度誤差に起因して、発光素子アレーの副走査方向における各発光素子の位置はズレてしまう。各発光素子の位置ズレを補償するために、特許文献１の発明は、画像データのラインの順序を入れかえてから発光素子アレーに供給する。また、特許文献２の発明は、遅延回路を用いることで、１ライン未満の単位で画像データを補正する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の発明は、１ライン単位で画像データを補正しているので、１ライン（１画素）未満の分解能で補正することはできない。また、特許文献２の発明は、１ライン未満の単位で画像データを補正しているが、遅延回路が必要であり、回路が複雑になる。
【０００５】
本発明の目的は、以上の課題を解決し、複雑な回路を必要とすることなく、各発光素子の位置ズレを補償するように発光素子アレーの各発光素子を発光させる発光素子アレー駆動装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の態様に係る発光素子アレー駆動装置によれば、
複数Ｎ個の発光素子を含む少なくとも１つの発光素子アレーを駆動する発光素子アレー駆動装置において、上記発光素子アレー駆動装置は、
共通のクロック信号に基づいて動作し、互いに異なる瞬間にカウントを開始し、複数Ｍビットで表されるカウント値を生成する複数Ｌ個のカウンタと、
入力された画像データに応じて、上記複数Ｎ個の発光素子にそれぞれ駆動信号を供給する複数Ｎ個のドライバ回路とを備え、
上記各ドライバ回路は、
上記複数Ｌ個のカウンタのカウント値のうちのいずれか１つを選択するセレクタと、
パルス幅を表すＭビットのパルス幅データを記憶するパルス幅データ記憶手段と、
上記選択されたカウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算して出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成する加算手段とを備え、
上記各ドライバ回路は、上記画像データに応じて、当該ドライバ回路に対応する発光素子を上記ＰＷＭ信号がオンである時間内において発光させる駆動信号を生成することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、複雑な回路を必要とすることなく、各発光素子の位置ズレを補償するように発光素子アレーの各発光素子を発光させる発光素子アレー駆動装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る発光素子アレー駆動装置を含む画像形成装置の構成の一部を示すブロック図である。
【図２】図１のドライバ回路２−１の詳細構成を示すブロック図である。
【図３】図２の加算器６０の例示的な構成を示す回路図である。
【図４】図２のドライバ回路２−１の動作を示すタイミングチャートである。
【図５】本発明の第１の実施形態の第１の変形例に係る発光素子アレー駆動装置におけるドライバ回路の動作を示すタイミングチャートである。
【図６】本発明の第１の実施形態の第２の変形例に係る発光素子アレー駆動装置におけるドライバ回路の動作を示すタイミングチャートである。
【図７】本発明の第１の実施形態の第３の変形例に係る発光素子アレー駆動装置におけるドライバ回路の動作を示すタイミングチャートである。
【図８】発光素子３−１〜３−４のためのＰＷＭ信号を示すタイミングチャートである。
【図９】各発光素子の発光と画像データの隣接するラインとの関係を示す図である。
【図１０】本発明の第２の実施形態に係る発光素子アレー駆動装置を含む画像形成装置の構成の一部を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本発明の実施形態について説明する。
【００１０】
第１の実施形態．
図１は、本発明の第１の実施形態に係る発光素子アレー駆動装置を含む画像形成装置の構成の一部を示すブロック図である。図１の画像形成装置は、感光体４と、感光体４に対して取り付けられた発光素子アレーと、発光素子アレーを駆動する発光素子アレー駆動装置と、画像データを供給する画像入力回路５とを含むプリンタである。画像形成装置の他の構成要素は省略している。発光素子アレーは、複数Ｎ個の発光素子３−１〜３−Ｎのアレーである。発光素子アレーの主走査方向は、感光体４の表面における感光体４の回転軸に平行な直線に対して角度誤差を有している可能性がある。発光素子アレー駆動装置は、複数Ｌ個のカウンタ１−１〜１−Ｌと、複数Ｎ個のドライバ回路２−１〜２−Ｎとを備える。
【００１１】
カウンタ１−１〜１−Ｌは、共通のクロック信号に基づいて動作し、互いに異なる瞬間にカウントを開始し、複数Ｍビットで表されるカウント値をそれぞれ生成する。カウンタ１−１〜１−Ｌは、さらに、カウントを行っていることを示すイネーブルビットをそれぞれ生成する。各カウンタ１−１〜１−Ｌは、生成したカウント値及びイネーブルビットを各ドライバ回路２−１〜２−Ｎに送る。カウンタ１０は、アップカウンタ、ダウンカウンタ、又はアップダウンカウンタである。
【００１２】
各ドライバ回路２−１〜２−Ｎは、画像入力回路５から入力された画像データに応じて、発光素子３−１〜３−Ｎのうちの対応する発光素子を発光させる駆動信号を生成し、その発光素子に駆動信号を供給する。
【００１３】
ドライバ回路２−１は、セレクタ１１と、パルス幅データレジスタ１２と、加算回路１３と、画像データレジスタ１４と、ＡＮＤ回路１５と、ドライバ素子１６とを備える。セレクタ１１は、各カウンタ１−１〜１−Ｌのカウント値のうちのいずれか１つを選択する。パルス幅データレジスタ１２は、パルス幅変調により生成する矩形波信号（ＰＷＭ信号）のパルス幅を表すＭビットのパルス幅データを記憶する。加算回路１３は、選択されたカウント値及びパルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算して出力することにより、パルス幅データのパルス幅を有するＰＷＭ信号を生成する。画像データレジスタ１４は、画像入力回路５から入力された画像データ（発光素子３−１に対応する画素値のデータ）を格納する。ＡＮＤ回路１５は、ＰＷＭ信号及び画素値の論理積を演算してドライバ素子１６に送る。ドライバ素子１６は、ＰＷＭ信号がオンである時間内において、画像データに応じて発光素子３−１を発光させる駆動信号を生成する。従って、発光素子３−１の光量は、ＰＷＭ信号のパルス幅に応じて変化する。
【００１４】
図２は、図１のドライバ回路２−１の詳細構成を示すブロック図である。
【００１５】
本明細書では、パルス幅を１６段階で調整する場合、すなわち、カウント値及びパルス幅データが４ビットで表される場合を示す。より細かい段階でパルス幅を調整するために、説明した実施形態の原理を６４段階（６ビット）や２５６段階（８ビット）に拡張するには、単純に、カウンタ１−１〜１−Ｌ、パルス幅データレジスタ１２、及び加算回路１３のビット数を規則的に増やすだけでよい。
【００１６】
図２を参照すると、各カウンタ１−１〜１−Ｌは、共通のクロック信号ＣＬＫに基づいて動作し、スタート信号ＳＴ１〜ＳＴＬに応じて互いに異なる瞬間にカウントを開始する。各カウンタ１−１〜１−Ｌは、カウント値を表す４ビットＴ０〜Ｔ３と、カウントを行っていることを示すイネーブルビットＴＥとを生成する。パルス幅データレジスタ１２は、４ビットＨ０〜Ｈ３のパルス幅データを記憶するＤラッチ５０〜５３を備える。加算回路１３は、セレクタ１１によって選択されたカウント値の各ビットと、パルス幅データの各ビットとを加算する加算器６０〜６３を備える。各加算器６０〜６３は、和を出力せず、桁上げ値Ｃ１〜Ｃ４のみを出力する全加算器である。各加算器６０〜６３は、カウント値及びパルス幅データの各ビットのための入力端子Ａ及びＢに加えて、下位ビットの加算器からの桁上げ値のための桁上げ入力端子ＣＩとを有する。ただし、最下位ビットの加算器６０の桁上げ入力端子ＣＩには、イネーブルビットＴＥが入力される。
【００１７】
図３は、図２の加算器６０の例示的な構成を示す回路図である。加算器６０は、カウント値及びパルス幅データの和を計算する必要がないので、例えば図３に示すように、ＡＮＤ回路７１〜７３及びＯＲ回路７４からなる多数決論理回路として構成されてもよい。加算器６０は、カウント値及びパルス幅データの桁上げ値を計算できるのであれば、図３とは異なる構成を有していてもよい。他の加算器６１〜６３もまた、加算器６０と同様に構成される。
【００１８】
図２の加算回路１３において、最上位ビットの加算器６３からの桁上げ値Ｃ４は、パルス幅データのパルス幅を有するＰＷＭ信号である。
【００１９】
他のドライバ回路２−２〜２−Ｎもまた、図１及び図２のドライバ回路２−１と同様に構成される。
【００２０】
図４は、図２のドライバ回路２−１の動作を示すタイミングチャートである。図４は、各カウンタ１−１〜１−Ｌがアップカウンタである場合を示す。カウンタ１−１〜１−Ｌにスタート信号ＳＴ１〜ＳＴＬが入力されたとき、カウンタ１−１〜１−ＬはイネーブルビットをＬ→Ｈに遷移させ、カウントを開始する。加算回路１３は、選択されたカウント値及びパルス幅データに基づいて、パルス幅データのパルス幅を有するＰＷＭ信号を生成する。
【００２１】
図４によれば、イネーブルビットＴＥを用いた場合、１カウントに等しい最小のパルス幅（パルス幅データ＝「０」）から、１６カウントに等しい最大のパルス幅（パルス幅データ＝「１５」）まで、１６段階のパルス幅を有するＰＷＭ信号を生成できる。なお、イネーブルビットＴＥを使用しない場合（すなわちＴＥ＝０）、パルス幅データ＝「０」のときはＰＷＭ信号はＬレベルのままである。この場合、１カウントに等しい最小のパルス幅（パルス幅データ＝「１」）から、１５カウントに等しい最大のパルス幅（パルス幅データ＝「１５」）まで、１５段階のパルス幅を有するＰＷＭ信号を生成できる。ただし、イネーブルビットＴＥを使用しない場合には、発光素子アレー駆動装置の構成を簡単化することができる。
【００２２】
図１の発光素子アレー駆動装置によれば、複雑な回路を必要とすることなく、所望のパルス幅（デューティ比）を有するＰＷＭ信号を容易に生成することができる。図１の発光素子アレー駆動装置によれば、従来技術のようにコンパレータ及びフリップフロップを用いてＰＷＭ信号を生成するのではなく、加算器のみを用いて、所望のデューティ比を有するＰＷＭ信号を生成することができる。また、実施するうえでも、出力するＰＷＭ信号のＨレベル及びＬレベルの状態を保持するラッチを用いたり、ＰＷＭ信号のパルス幅を細かく設定するために遅延回路を用いたりする必要がないので、省面積化や低消費電力化が可能になる。
【００２３】
図５は、本発明の第１の実施形態の第１の変形例に係る発光素子アレー駆動装置におけるドライバ回路の動作を示すタイミングチャートである。図５は、各カウンタがダウンカウンタである場合を示す。発光素子アレー駆動装置の他の構成要素は、図１〜図３に示すものと同様である。図５のタイミングチャートに係るドライバ回路は、図４の場合と同様に動作する。
【００２４】
図６は、本発明の第１の実施形態の第２の変形例に係る発光素子アレー駆動装置におけるドライバ回路の動作を示すタイミングチャートである。図６は、各カウンタがアップダウンカウンタである場合を示す。発光素子アレー駆動装置の他の構成要素は、図１〜図３に示すものと同様である。各カウンタのカウント値をこのように増減させることにより、パルス幅のステップ幅をアップカウンタ又はダウンカウンタを用いた場合と等しくすることができる。また、ＰＷＭ信号の立ち上がりと立ち下がりとの間の中心位置をすべてのパルス幅にわたって同一にすることができる。
【００２５】
図７は、本発明の第１の実施形態の第３の変形例に係る発光素子アレー駆動装置におけるドライバ回路の動作を示すタイミングチャートである。図７もまた、各カウンタがアップダウンカウンタである場合を示す。発光素子アレー駆動装置の他の構成要素は、図１〜図３に示すものと同様である。
【００２６】
ドライバ回路が図６のタイミングチャートに従って動作する場合には、図４又は図５の場合に比べ、各カウンタの動作クロック周波数を倍にするか、パルス幅の分解能を１／２にしなければならない。前者の場合には消費電力が増大し、後者の場合にはパルス幅の精度が低下してしまう。
【００２７】
これを回避するため、各カウンタは、アップカウント動作時には、複数Ｍビットで表されるカウント値のうちの偶数値及び奇数値のうちの一方のみをカウントし、ダウンカウント動作時には、偶数値及び奇数値のうちの他方のみをカウントする。図７の場合、アップカウント動作時には、４ビットで表されるカウント値１〜１６のうちの偶数値のみをカウントし（０→２→４→６→８→１０→１２→１４）、ダウンカウント動作時には、奇数値のみをカウントする（１５→１３→１１→９→７→５→３→１）。カウント値「１」の次のサイクルでカウント値は「０」になり、カウント動作を終了する。
【００２８】
図７に示すようなカウント動作を行うことで、アップカウンタ又はダウンカウンタを用いて構成する場合と同じ動作クロック周波数のまま、かつ、パルス幅の精度を下げることなく、ＰＷＭ信号を生成することができる。また、ＰＷＭ信号の立ち上がりと立ち下がりとの間の中心位置をすべてのパルス幅にわたってほぼ同一にすることができる。
【００２９】
図４〜図７のいずれかに示すようにカウント値を生成することで、任意のパルス幅のＰＷＭ信号を生成することができ、そのパルス幅に応じて、発光素子３−１〜３−Ｎの発光時間を変化させることができる。
【００３０】
次に、図８及び図９を参照して、各発光素子３−１〜３−４の位置ズレを補償するように各発光素子３−１〜３−Ｎを発光させる発光素子アレー駆動装置の動作について説明する。
【００３１】
図８は、発光素子３−１〜３−４のためのＰＷＭ信号を示すタイミングチャートである。発光素子アレーの主走査方向が感光体４の回転軸に平行である場合、発光素子アレー及び感光体４の相対的な運動により発光素子アレーが副走査方向に進むとき（図１参照）、各発光素子３−１〜３−Ｎは同じ瞬間に発光すればよい。しかしながら、感光体４の表面における感光体４の回転軸に平行な直線（以下「基準線」という。）に対して発光素子アレーの主走査方向が有する角度誤差などに起因して、発光素子３−１〜３−Ｎが基準線上に整列していない場合がある。この場合、各発光素子３−１〜３−Ｎが基準線に達した瞬間に発光するように、発光の瞬間を調整する必要がある。このため、各ドライバ回路２−１〜２−Ｎのセレクタは、対応する発光素子を所望の瞬間に発光させるように、カウンタ１−１〜１−Ｌによって生成されたカウント値のうちで、所定の瞬間にカウントを開始したカウント値を選択する。図８は、太点線で示す瞬間に各発光素子３−１〜３−４が基準線を通過する場合を示す。適当なカウント値を選択することで、ＰＷＭ信号のパルス幅の中心（発光する時間の中心）が太点線に一致するように各発光素子３−１〜３−４のためのＰＷＭ信号が生成される。これにより、各発光素子３−１〜３−４を基準線上で発光させることができる。
【００３２】
図９は、各発光素子の発光と画像データの隣接するラインとの関係を示す図である。発光素子アレー及び感光体４の相対的な運動により発光素子アレーが副走査方向に進むとき（図１参照）、各カウンタ１−１〜１−Ｌは、発光素子アレーが画像データの１ラインを進む時間をＬ等分した時間間隔でそれぞれカウントを開始する。従って、各カウンタ１−１〜１−Ｌには、この時間間隔でそれぞれカウントを開始するようにスタート信号ＳＴ１〜ＳＴＬが入力される。各ドライバ回路２−１〜２−Ｎのセレクタは、カウンタ１−１〜１−Ｌによって生成されたカウント値のうちで、基準線に対する各発光素子３−１〜３−Ｎの位置ズレの大きさに応じてカウンタ値を選択する。例えば、ドライバ回路２−１のセレクタはカウンタ１−１のカウント値を選択する。例えば、ドライバ回路２−２のセレクタはカウンタ１−２のカウント値を選択する。例えば、ドライバ回路２−３のセレクタはカウンタ１−３のカウント値を選択する。例えば、ドライバ回路２−４のセレクタはカウンタ１−４のカウント値を選択する。適切なカウント値を選択することにより、各ドライバ回路２−１〜２−Ｎは、各発光素子３−１〜３−Ｎが発光する位置を、画像データの１ラインよりも小さな分解能で微調整することができる。図９は、画像データの１ラインを分割する個数（カウンタ１−１〜１−Ｌの個数）Ｌ＝４である場合を示す。より細かく微調整するためには、画像データの１ラインを分割する個数に応じて、単にカウンタの個数を増やすだけでよい。このように、本実施形態の発光素子アレー駆動装置によれば、基準線に対する各発光素子３−１〜３−Ｎの位置ズレを補償することができる。
【００３３】
画像データの１ライン以上にわたる位置ズレは、画像入力回路５から各ドライバ回路２−１〜２−Ｎの画像データレジスタに、先行又は後続するラインの画像データを入力することによって補償することができる。図９の例では、発光素子３−１〜３−４にｉ番目のラインの画像データが送られ、発光素子３−５〜３−８にｉ＋１番目のラインの画像データが送られる。さらに、例えば、ドライバ回路２−５のセレクタはカウンタ１−１のカウント値を選択する。例えば、ドライバ回路２−６のセレクタはカウンタ１−２のカウント値を選択する。例えば、ドライバ回路２−７のセレクタはカウンタ１−３のカウント値を選択する。例えば、ドライバ回路２−８のセレクタはカウンタ１−４のカウント値を選択する。このように、画像データの１ライン以上にわたる位置ズレがあっても、各ドライバ回路２−１〜２−Ｎは、各発光素子３−１〜３−Ｎが発光する位置を、画像データの１ラインよりも小さな分解能で微調整することができる。
【００３４】
本実施形態の発光素子アレー駆動装置によれば、複雑な回路を必要とすることなく、各発光素子３−１〜３−Ｎの位置ズレを補償するように発光素子アレーの各発光素子３−１〜３−Ｎを発光させることができる。
【００３５】
各ドライバ回路２−１〜２−Ｎにおいて、セレクタの選択内容及びパルス幅データの内容は、対応する発光素子の位置ズレを補償するように予め設定されている。
【００３６】
以上の説明では、発光素子３−１〜３−Ｎの位置ズレは、基準線に対して発光素子アレーの主走査方向が有する角度誤差に起因するものに限らず、他の原因で生じたものであってもよい。
【００３７】
第２の実施形態．
図１０は、本発明の第２の実施形態に係る発光素子アレー駆動装置を含む画像形成装置の構成の一部を示すブロック図である。発光素子として有機ＥＬ発光素子を用いる露光装置では、露光に必要な光量を十分に確保することが難しい。この問題に対処するために、図１０の画像形成装置は、複数（例えば２つ）の発光素子アレーを備え、感光体４に対して多重露光を行う。
【００３８】
図１０の画像形成装置は、感光体４と、第１及び第２の発光素子アレーと、発光素子アレー駆動装置と、画像入力回路５とを含むプリンタである。画像形成装置の他の構成要素は省略している。第１の発光素子アレーは、発光素子３−１−１〜３−１−Ｎのアレーである。第２の発光素子アレーは、発光素子３−２−１〜３−２−Ｎのアレーである。各発光素子アレーの主走査方向は、感光体４の表面における感光体４の回転軸に平行な直線に対して角度誤差を有している可能性がある。発光素子アレー駆動装置は、カウンタ１−１〜１−Ｌ（総称してカウンタ１という。）と、ドライバ回路２−１−１〜２−１−Ｎと、ドライバ回路２−２−１〜２−２−Ｎとを備える。ドライバ回路２−１−１〜２−１−Ｎは、第１の発光素子アレーの発光素子３−１−１〜３−１−Ｎにそれぞれ駆動信号を供給する。ドライバ回路２−２−１〜２−２−Ｎは、第２の発光素子アレーの発光素子３−２−１〜３−２−Ｎにそれぞれ駆動信号を供給する。画像入力回路５は、発光素子３−１−１〜３−１−Ｎに対応する画素値のデータ（画像データ）を、各ドライバ回路２−１−１〜２−１−Ｎの画像データレジスタにそれぞれ入力する。第１及び第２の発光素子アレーと感光体４との相対的な運動により、各発光素子アレーが副走査方向に進む場合を考える。各ドライバ回路２−１−１〜２−１−Ｎの画像データレジスタに格納された画素値のデータは、画像データの１ラインを進む時間が経過したとき、それぞれ、各ドライバ回路２−２−１〜２−２−Ｎの画像データレジスタにシフトされる。従って、各発光素子３−２−１〜３−２−Ｎは、各発光素子３−１−１〜３−１−Ｎと同じ画素値のデータに応じて発光する。
【００３９】
第１及び第２の発光素子アレーが副走査方向に進むとき、感光体４上において、一方の発光素子アレーの複数の発光素子のそれぞれは、他方の発光素子アレーの複数の発光素子のいずれか１つと同じ位置を通過する。感光体４上における同じ位置を通過する２つの発光素子に対応する２つのドライバ回路は、同じ画像データに応じて、感光体４上における同じ位置を多重露光させるように駆動信号を生成する。画像形成装置が３つ以上の発光素子アレーを含む場合も同様である。各発光素子アレーが副走査方向に進むとき、感光体４上において、１つの発光素子アレーの複数の発光素子のそれぞれは、他の少なくとも１つの発光素子アレーの複数の発光素子のいずれか１つと同じ位置を通過する。感光体４上における同じ位置を通過する少なくとも２つの発光素子に対応する少なくとも２つのドライバ回路は、同じ画像データに応じて、感光体４上における同じ位置を多重露光させるように駆動信号を生成する。
【００４０】
本実施形態の発光素子アレー駆動装置によれば、第１及び第２の発光素子アレーを用いて感光体４上における同じ位置を多重露光させることができる。さらに、本実施形態の発光素子アレー駆動装置によれば、複雑な回路を必要とすることなく、各発光素子の位置ズレを補償するように第１及び第２の発光素子アレーの各発光素子を発光させることもできる。
【００４１】
第１及び第２の実施形態の発光素子アレー駆動装置は、発光素子アレーとともに単一の基板上に設けられ、発光プリンタヘッドとして構成されてもよい。発光プリンタヘッドは、印刷のために必要な他の構成要素を含み、感光体に対して取り付けられる。
【００４２】
本発明の実施形態は、図１及び図１０などの発光素子アレー駆動装置に限定されない。例えば、図１及び図１０などの発光素子アレー駆動装置に関連して説明したステップを含む発光素子アレー駆動方法を実行することで、各発光素子の位置ズレを補償するように発光素子アレーの各発光素子を発光させることができる。また、図１などの発光素子アレー駆動装置に関連して説明したステップを含む機械可読プログラムを構成してもよい。
【００４３】
本発明の態様に係る発光素子アレー駆動装置及び方法、発光プリンタヘッド、並びに画像形成装置は、以下の構成を備えたことを特徴とする。
【００４４】
本発明の第１の態様に係る発光素子アレー駆動装置によれば、
複数Ｎ個の発光素子を含む少なくとも１つの発光素子アレーを駆動する発光素子アレー駆動装置において、上記発光素子アレー駆動装置は、
共通のクロック信号に基づいて動作し、互いに異なる瞬間にカウントを開始し、複数Ｍビットで表されるカウント値を生成する複数Ｌ個のカウンタと、
入力された画像データに応じて、上記複数Ｎ個の発光素子にそれぞれ駆動信号を供給する複数Ｎ個のドライバ回路とを備え、
上記各ドライバ回路は、
上記複数Ｌ個のカウンタのカウント値のうちのいずれか１つを選択するセレクタと、
パルス幅を表すＭビットのパルス幅データを記憶するパルス幅データ記憶手段と、
上記選択されたカウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算して出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成する加算手段とを備え、
上記各ドライバ回路は、上記画像データに応じて、当該ドライバ回路に対応する発光素子を上記ＰＷＭ信号がオンである時間内において発光させる駆動信号を生成することを特徴とする。
【００４５】
本発明の第２の態様に係る発光素子アレー駆動装置によれば、第１の態様に係る発光素子アレー駆動装置において、
上記発光素子アレー及び感光体の相対的な運動により上記発光素子アレーが副走査方向に進むとき、上記各カウンタは、上記発光素子アレーが上記画像データの１ラインを進む時間をＬ等分した時間間隔でそれぞれカウントを開始することを特徴とする。
【００４６】
本発明の第３の態様に係る発光素子アレー駆動装置によれば、第１又は２の態様に係る発光素子アレー駆動装置において、
上記各ドライバ回路の加算手段は、上記カウント値及び上記パルス幅データの和を計算しないことを特徴とする。
【００４７】
本発明の第４の態様に係る発光素子アレー駆動装置によれば、第１〜第３のいずれか１つの態様に係る発光素子アレー駆動装置において、
上記各カウンタは、カウントを行っていることを示すイネーブルビットを生成し、
上記各ドライバ回路の加算手段は、上記イネーブルビットを最下位ビットへの桁上げ値として使用することを特徴とする。
【００４８】
本発明の第５の態様に係る発光素子アレー駆動装置によれば、第１〜第４のいずれか１つの態様に係る発光素子アレー駆動装置において、
上記各カウンタはアップカウンタ、ダウンカウンタ、及びアップダウンカウンタのいずれかであることを特徴とする。
【００４９】
本発明の第６の態様に係る発光素子アレー駆動装置によれば、第１〜第４のいずれか１つの態様に係る発光素子アレー駆動装置において、
上記各カウンタはアップダウンカウンタであり、
上記各カウンタは、アップカウント動作時には、上記複数Ｎビットで表されるカウント値のうちの偶数値及び奇数値のうちの一方のみをカウントし、ダウンカウント動作時には、上記偶数値及び奇数値のうちの他方のみをカウントすることを特徴とする。
【００５０】
本発明の第７の態様に係る発光素子アレー駆動装置によれば、第１〜第６のいずれか１つの態様に係る発光素子アレー駆動装置において、
上記発光素子アレー駆動装置は、複数Ｎ個の発光素子をそれぞれ含む複数の発光素子アレーを駆動し、
上記発光素子アレー駆動装置は、上記発光素子アレー毎に、上記複数Ｎ個の発光素子にそれぞれ駆動信号を供給する複数Ｎ個のドライバ回路を備え、
上記各発光素子アレー及び感光体の相対的な運動により上記各発光素子アレーが副走査方向に進むとき、上記感光体上において、１つの発光素子アレーの複数の発光素子のそれぞれは他の少なくとも１つの発光素子アレーの複数の発光素子のいずれか１つと同じ位置を通過し、
上記感光体上における同じ位置を通過する少なくとも２つの発光素子に対応する少なくとも２つのドライバ回路は、同じ画像データに応じて、上記感光体上における同じ位置を多重露光させるように上記駆動信号を生成することを特徴とする。
【００５１】
本発明の第８の態様に係る発光プリンタヘッドによれば、
複数Ｎ個の発光素子を含む少なくとも１つの発光素子アレーと、
第１〜第７のいずれか１つの態様に記載の発光素子アレー駆動装置とを備えたことを特徴とする。
【００５２】
本発明の第９の態様に係る画像形成装置によれば、
感光体と、
上記感光体に対して取り付けられた第８の態様に係る発光プリンタヘッドとを備えたことを特徴とする。
【００５３】
本発明の第１０の態様に係る発光素子アレー駆動方法によれば、
複数Ｎ個の発光素子を含む少なくとも１つの発光素子アレーを駆動する発光素子アレー駆動方法において、上記発光素子アレー駆動方法は、
パルス幅を表すＭビットのパルス幅データを記憶するステップと、
複数Ｌ個のカウンタを用いて、共通のクロック信号に基づいて動作し、互いに異なる瞬間にカウントを開始し、複数Ｍビットで表されるカウント値を生成するステップと、
上記複数Ｌ個のカウンタのカウント値のうちのいずれか１つを選択するステップと、
上記選択されたカウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算して出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成するステップと、
入力された画像データに応じて、上記複数Ｎ個の発光素子のうちのいずれか１つを上記ＰＷＭ信号がオンである時間内において発光させる駆動信号を生成するステップとを含むことを特徴とする。
【００５４】
本発明の実施形態によれば、複雑な回路を必要とすることなく、可変な所望のデューティ比を有する複数のＰＷＭ信号を容易に生成し、各発光素子の位置ズレを補償するように発光素子アレーの各発光素子を発光させることができる。
【００５５】
本発明の実施形態によれば、互いに異なる瞬間にカウントを開始する複数のカウンタのうちの１つを選択することで、遅延回路などを用いることなく、各発光素子が発光する位置を、画像データの１ラインよりも小さな分解能で微調整することができる。カウンタの個数に応じて分解能を増減することができる。
【００５６】
本発明の実施形態によれば、アップカウンタもしくはダウンカウンタを用いてＰＷＭ信号を生成する場合、加算回路１３を用いることで、従来技術のコンパレータ及びＴフリップフロップが不要になり、より小さな回路規模でＰＷＭ信号を生成することができる。
【００５７】
また、本発明の実施形態によれば、アップダウンカウンタを用いてＰＷＭ信号を生成する場合でも同様に、加算回路１３を用いることで、従来技術のコンパレータ、フリップフロップ、及び遅延回路などが不要になる。さらに、アップカウント動作時は偶数値のみをカウントし、ダウンカウント動作時は奇数値のみをカウントすることで、パルス幅の精度を下げることなく、ＰＷＭ信号を生成することができる。
【符号の説明】
【００５８】
１−１〜１−Ｌ…カウンタ、
２−１〜２−Ｎ…ドライバ回路、
３−１〜３−Ｎ…発光素子、
４…感光体、
５…画像入力回路、
１１…セレクタ、
１２…パルス幅データレジスタ、
１３…加算回路、
１４…画像データレジスタ、
１５…ＡＮＤ回路、
１６…ドライバ素子、
５０〜５３…Ｄラッチ、
６０〜６３…加算器、
７１〜７３…ＡＮＤ回路、
７４…ＯＲ回路。
【先行技術文献】
【特許文献】
【００５９】
【特許文献１】特開２００８-１５５５５８号公報
【特許文献２】特許４４２３６７１号公報
【特許文献３】特開２００３-０７２１４６号公報
【図１】
2014240131.tif 000003
【図２】
2014240131.tif 000004
【図３】
2014240131.tif 000005
【図４】
2014240131.tif 000006
【図５】
2014240131.tif 000007
【図６】
2014240131.tif 000008
【図７】
2014240131.tif 000009
【図８】
2014240131.tif 000010
【図９】
2014240131.tif 000011
【図１０】
2014240131.tif 000012