(57)【要約】【課題】バンドギャップ中の広いエネルギー範囲で界面準位密度の低いＭＯＳＦＥＴが作製可能となり、移動度向上及びＳ値低減効果により低消費電力化に寄与する。【解決手段】電界効果型半導体装置であって、半導体層１１の表面上に形成されたＧａＯx 層１３と、ＧａＯx 層１３の表面上に形成された、high-k 膜からなるゲート絶縁膜１４と、ゲート絶縁膜１４の表面上に形成されたゲート電極１５とを具備した。【選択図】      図１
2014093348.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表面上に形成されたＧａＯx 層と、
前記ＧａＯx 層の表面上に形成された、high-k 膜からなるゲート絶縁膜と、
前記ゲート絶縁膜の表面上に形成されたゲート電極と、
を具備したことを特徴とする電界効果型半導体装置。
【請求項２】
前記半導体層は、ＩｎyＧａ1-yＡｓ（０≦ｙ≦１），ＩｎＰ，ＩｎyＧａ1-yＳｂ（０≦ｙ≦１），ＳｉyＧｅ1-y（０≦ｙ≦１）の何れかであることを特徴とする請求項１記載の電界効果型半導体装置。
【請求項３】
前記ＧａＯx 層は、膜厚が０．５ｎｍ以下であることを特徴とする請求項１又は２に記載の電界効果型半導体装置。
【請求項４】
前記ゲート絶縁膜は、Ａｌ2Ｏ3 で形成されていることを特徴とする請求項１〜３の何れかに記載の電界効果型半導体装置。
【請求項５】
半導体層の表面上にＧａＯx 層を形成する工程と、
前記ＧａＯx 層の表面上に、high-k からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面上にゲート電極を形成する工程と、
を含むことを特徴とする電界効果型半導体装置の製造方法。
【請求項６】
前記ＧａＯx 層を形成する工程として、前記半導体層の表面部にＧａの原料ガスと酸化剤ガスとを交互に供給して前記ＧａＯx 層を成長することを特徴とする請求項５記載の電界効果型半導体装置の製造方法。
【請求項７】
前記ＧａＯx 層と前記ゲート絶縁膜を、同一チャンバ内で連続して形成することを特徴とする請求項５又は６に記載の電界効果型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
素子の微細化限界に直面しつつある現在、微細化によらないＬＳＩの低消費電力化が大きな課題となっており、ＭＯＳＦＥＴのチャネルに従来のＳｉよりも移動度の高い III−Ｖ族半導体を用いる研究が精力的に行われている。III−Ｖ族半導体の中では、Ｓｉの５〜１０倍程度の電子移動度を有するＩｎＧａＡｓが特に有望視されている。
【０００３】
一方、III−Ｖ族半導体を用いた高性能ＭＯＳＦＥＴの実現には、界面準位密度の低い高品質なＭＯＳ界面の形成が必須である。そのために、原子層堆積法（ＡＬＤ法）で成膜したＡｌ2Ｏ3 （例えば、非特許文献１参照）や真空蒸着法で形成したＧａ2Ｏ3（Ｇｄ2Ｏ3 ）（ＧＧＯ）（例えば、非特許文献２参照）により、比較的良好なＩｎＧａＡｓのＭＯＳ界面が形成可能であることが報告されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】R. M. Wallace et al., MRS BULLETIN, Vol. 34, p493 (2009)
【非特許文献２】M. Hong et al., MRS BULLETIN, Vol. 34, p514 (2009)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＧＧＯを用いたＭＯＳ形成では、ＧＧＯの高い吸湿性のため、ＧＧＯ成膜後、真空一環で保護酸化膜（Ａｌ2Ｏ3 等）若しくはゲート電極を形成する必要があり、成膜方式としては超高真空蒸着法を用いる必要がある。超高真空蒸着法は、量産性、大面積均一性に課題があり、工業的応用には適さない。一方、量産性、均一性に優れるＡＬＤ法を用いたＡｌ2Ｏ3／ＩｎＧａＡｓのＭＯＳ形成では、界面準位密度として、バンドギャップ中での最小値では１０11ｃｍ-2／ｅＶ台の値が達成されているものの、狭いエネルギー範囲で１０12ｃｍ-2／ｅＶ以上に増大する。ＭＯＳＦＥＴの高性能化には、より広いエネルギー範囲でより低い界面準位密度の実現が必要である。
【０００６】
発明が解決しようとする課題は、バンドギャップ中の広いエネルギー範囲で界面準位密度の低いＭＯＳＦＥＴが作製可能となり、移動度向上及びＳ値低減効果により低消費電力化に寄与し得る電界効果型半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様に係わる電界効果型半導体装置の製造方法は、半導体層の表面上に形成されたＧａＯx 層と、前記ＧａＯx 層の表面上に形成された、high-k 膜からなるゲート絶縁膜と、前記ゲート絶縁膜の表面上に形成されたゲート電極と、を具備したことを特徴とする。
【０００８】
また、本発明の別の一態様に係わる電界効果型半導体装置の製造方法は、半導体層の表面上にＧａＯx 層を形成する工程と、前記ＧａＯx 層の表面上に、high-k からなるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の表面上にゲート電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、チャネルを形成するための半導体層とゲート絶縁膜との間にＧａＯx 層を挿入することにより、高品質のＭＯＳ界面を形成できると共に、バンドギャップ中の広いエネルギー範囲で界面準位密度の低いＭＯＳＦＥＴが作製可能となり、移動度向上、Ｓ値低減効果により、低消費電力化が達成される。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係わる電界効果型半導体装置の概略構造を示す断面図。
【図２】第１の実施形態に係わる電界効果型半導体装置の製造工程を示す断面図。
【図３】ＧａＯx 層の膜厚の原料供給回数依存性を示す特性図。
【図４】界面準位密度に与えるＧａＯx 層の界面層挿入の効果を示す特性図。
【図５】第２の実施形態に係わる電界効果型半導体装置の概略構造を示す断面図。
【発明を実施するための形態】
【００１１】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる電界効果型半導体装置の概略構造を示す断面図である。
【００１３】
ＩｎyＧａ1-yＡｓ（０≦ｙ≦１）からなる半導体層１１上に、０．５ｎｍ以下の膜厚でＧａＯx 層１３が形成され、その上にＡｌ2Ｏ3 からなるゲート絶縁膜１４が積層されている。さらに、ゲート絶縁膜１４上にはゲート電極１５が形成されている。ゲート電極１５，ゲート絶縁膜１４，及びＧａＯx 層１３はゲートパターンに加工されている。そして、ゲートパターンの両側で半導体層１１の表面部に、図示しないソース／ドレイン領域が形成されている。
【００１４】
ゲート絶縁膜１４の膜厚に制限は無いが、実効酸化膜厚低減の観点から、５ｎｍ以下にすることが望ましい。ゲート絶縁膜１４上のゲート電極材料としては、Ｔａ，ＴａＮ，Ｔｉ，ＴｉＮ，Ｎｉ，Ａｕ，Ｐｔ等の各種金属やＮｉＳｉｘやＮｉＧｅｘ等の合金、また高濃度ドーピングを施したｐｏｌｙ−Ｓｉ1-xＧｅx 等を用いることができ、その材料に制限は無い。ソース・ドレイン（Ｓ／Ｄ）電極は、不純物ドーピングを施して拡散層を形成した後に形成しても良いし、ゲート端にＮｉ−ＩｎＧａＡｓ等の金属電極を隣接させる、いわゆるメタルＳ／Ｄ構造としても良く、その構造に制限は無い。また、ＧａＯx 層１３上に形成されるゲート絶縁膜１４もＡｌ2Ｏ3 に限るものではなく、high-k 膜（高誘電率絶縁膜）であればよい。
【００１５】
次に、本実施形態の電界効果型半導体装置の製造方法を、図２（ａ）〜（ｅ）を参照して説明する。
【００１６】
半導体層１１としてのＩｎＧａＡｓ層の形成法に制限は無く、ＩｎＰやＧａＡｓ等の化合物半導体基板、若しくはＳｉやＧｅ基板上にエピタキシャル成長で形成することや、各種母体基板に貼り合わせて形成することができる。
【００１７】
まず、図２（ａ）に示すように、各種基板構造に応じて半導体層１１の表面部に、ＳｉＯ2 等の絶縁膜からなる素子分離絶縁膜１２を形成する。
【００１８】
次いで、図２（ｂ）に示すように、半導体層１１上に本実施形態の特徴であるＧａＯx 層１３を形成する。このＧａＯx 成膜前には、ＮＨ4ＯＨ，（ＮＨ4）Ｓ，ＨＦ，ＨＣｌ等の溶液を用いて半導体層１１上の自然酸化膜を除去することが望ましい。Ｇａ原料としては、トリメチルガリウム（ＴＭＧ）やトリエチルガリウム（ＴＥＧ）を用いることができ、酸化剤としてはＨ2Ｏ若しくはオゾン（Ｏ3）を用いることができる。
【００１９】
これらの原料ガス及び酸化剤ガスを４００℃以下に昇温した基板に交互に供給してＧａＯx の成膜を行うが、最初の供給原料はＧａ原料とすることが望ましい。これは、基板表面に直接酸化剤を供給することによる表面の酸化を抑制すると共に、ＴＭＧやＴＥＧにより基板表面に残存する自然酸化膜を除去する効果があるためである。また、ガス切り替え時には窒素等の非原料ガスによる成膜室雰囲気の置換を適宜実施することが望ましい。なお、成膜温度としては、半導体層１１としてのＩｎＧａＡｓの界面特性を良好に保つには４００℃以下、特に３００℃以下が望ましい。
【００２０】
図３に、上記のようにして成膜されたＧａＯx の膜厚の、原料供給回数（ＴＭＧ／Ｈ2Ｏそれぞれ１回供給したことをもって１サイクルとする）依存性を示す。膜厚は、Ｇａ2Ｏ3 の屈折率を仮定して分光エリプソメトリ法によって見積もった。なお、分光エリプソメトリ法によって見積もった膜厚は、ＡｌＫα線を励起源としたＸ線光電子分光法において、Ｇａ２ｐ光電子の脱出深さを０．８ｎｍと仮定して、Ｇａ２ｐピークの解析を行って得た値と良く一致した。ＧａＯx の成膜様式は、通常のＡＬＤ（〜０．１ｎｍ／cycle）とは異なり、膜厚０．３ｎｍ程度でほぼ自己停止することが分かった。即ち、原料供給回数を詳細に調整することなく、０．３ｎｍ以下の極薄ＧａＯx 層を精度良く均一に形成できることが分かった。
【００２１】
ここで、０．３ｎｍという極めて薄い膜厚で成長が停止するのは、サイクル数によらず膜厚一定になることを意味する。これは、ＡＬＤと同等の方式で膜厚の再現性が高いＧａＯx 層を形成できることを意味する。
【００２２】
また、上記の例では膜厚の上限が０．３ｎｍであったが、各種実験の結果、温度や他の条件を変えても、膜厚が０．５ｎｍを越えることはなかった。即ち、Ｇａの原料ガスと水やオゾン等の酸化剤ガスとを交互に供給するＡＬＤと同等の方式により０．５ｎｍ以下の膜厚のＧａＯｘ層を形成することができる。
【００２３】
０．５ｎｍ以下のＧａＯx 層１３の形成後、図２（ｃ）に示すように、ゲート絶縁膜１４として、Ａｌ2Ｏ3 の成膜を連続してＡＬＤ法によって行う。Ａｌ2Ｏ3 の形成は、同じチャンバ内でＧａＯx 層１３を形成した後に、成長ガスを変えることによって可能である。このため、ゲート絶縁膜１４の形成が容易であると共に、ＧａＯx 層１３を大気に晒すことなくＡｌ2Ｏ3 で覆うことができる。
【００２４】
Ａｌ2Ｏ3 形成のためのＡｌ原料としては、トリメチルアルミニウム（ＴＭＡ）を用いることができ、酸化剤としてはＨ2Ｏ若しくはオゾン（Ｏ3）を用いることができる。成膜温度は、４００℃以下とし、膜厚は５ｎｍ以下とする。なお、ＧａＯx 又はＡｌ2Ｏ3 成膜後、若しくはその両方で６００℃以下の熱処理を行っても良い。
【００２５】
このように形成したＧａＯx／Ａｌ2Ｏ3／ＩｎＧａＡｓのＭＯＳ界面では、図４に示すように、ＧａＯx 層の無いＡｌ2Ｏ3／ＩｎＧａＡｓのＭＯＳ界面に比べて、最小値で１／２程度、界面準位密度が低減することが確認された。また、ＧａＯx の挿入により界面準位密度のエネルギー位置依存性が大幅に減少し、上記最小値以外のエネルギー位置においては、その差はより顕著となることが確認された。即ち、バンドギャップ中の広いエネルギー範囲で界面準位密度を低くすることができた。
【００２６】
ここで、ＧａＯx 層の挿入により界面準位密度を低減できると云う、いわゆるパッシベーション効果は、次のような理由によると推察される。即ち、界面に存在する未結合手（ダングリングボンド）が界面準位の起源の一つと考えられているが、ＧａＯx を形成するとダングリングボンドの少ない界面を作ることが可能となるためである。これは、必ずしもＩｎＧａＡｓの界面に限らず、他の半導体材料でも同様に期待できる。
【００２７】
ゲート絶縁膜成膜後、図２（ｄ）に示すようにゲート電極１５の材料として、例えばＴａＮをスパッタリングで堆積させる。続いて、図２（ｅ）に示すように、ゲート電極１５，ゲート絶縁膜１４，及びＧａＯx 層１３をゲートパターンに加工する。
【００２８】
これ以降のＳ／Ｄ電極形成、その他の後工程に制限は無く、適宜用途に応じたプロセスを行い、ＩｎＧａＡｓのＭＯＳＦＥＴを作製する。また、Ｓ／Ｄ部を先に形成した後、ゲートスタックを形成する、いわゆる、ゲートラストプロセスを採用することも無論可能である。
【００２９】
このように本実施形態によれば、ＩｎyＧａ1-yＡｓからなる半導体層１１とＡｌ2 Ｏ3 からなるゲート絶縁膜１４との間に、膜厚の薄いＧａＯx 層１３を挿入することにより、高品質のＭＯＳ界面を形成できると共に、バンドギャップ中の広いエネルギー範囲で界面準位密度の低いＭＯＳＦＥＴが作製可能となる。このため、移動度向上、Ｓ値低減効果により、低消費電力化が達成される。
【００３０】
また、ＧａＯx 層１３は、超高真空蒸着法を用いる必要なく、ＡＬＤと同等の方式で作製することが可能である。さらに、ＧａＯx 層１３に連続してゲート絶縁膜１４であるＡｌ2Ｏ3 を形成できるので、ＧａＯx 層１３を挿入することによるプロセスの複雑化は殆ど生じない。
【００３１】
（第２の実施形態）
図５（ａ）（ｂ）は、本発明の第２の実施形態に係わる電界効果型半導体装置の概略構造を示す断面図である。
【００３２】
本実施形態が先に説明した第１の実施形態と異なる点は、ＧａＯx 層の挿入をＦｉｎ構造に適用したことである。図５（ａ）はＦｉｎ構造の３面にゲート電極を形成したもの、図５（ｂ）はＦｉｎ構造の２面にゲート電極を形成した例である。
【００３３】
図５（ａ）に示すように、支持基板２１上の絶縁膜２２上にＦｉｎ構造（半導体層）３１としてのＩｎyＧａ1-yＡｓ（０≦ｙ≦１）層が形成されている。このＦｉｎ構造３１は、支持基板２１と同じ材料であっても良いし、別の材料であっても良い。
【００３４】
Ｆｉｎ構造３１の表面上には、ＧａＯx 層３３及びゲート絶縁膜としてのＡｌ2Ｏ3 膜３４を介して、ゲート電極が３５が形成されている。即ち、Ｆｉｎ構造３１の両側面及び上面にＧａＯx 層３３及びＡｌ2Ｏ3 膜３４が積層され、その上にゲート電極３５が形成されている。ＧａＯx 層３３及びＡｌ2Ｏ3 膜３４の形成は第１の実施形態と同様にすればよい。さらに、ゲート電極３５の形成も第１の実施形態と同様にすればよい。
【００３５】
また、図５（ｂ）では、Ｆｉｎ構造上にＦｉｎ形成のために使用した絶縁性のマスク材３６が残っており、ゲート電極３５はＦｉｎ構造の両側面のチャネルを制御するようになっている。
【００３６】
このような構成であっても、チャネルを成すＦｉｎ構造３１とゲート絶縁膜３４との間にＧａＯx 層３３を挿入することにより、高品質のＭＯＳ界面を形成できると共に、バンドギャップ中の広いエネルギー範囲で界面準位密度の低いＭＯＳＦＥＴが作製可能となる。従って、第１の実施形態と同様の効果が得られる。
【００３７】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００３８】
実施形態では、チャネル材料とすべき半導体層をＩｎyＧａ1-yＡｓ（０≦ｘ≦１）とすることを前提としていたが、本発明はＩｎyＧａ1-yＡｓに限るものではなく、（Ａｌ，Ｇａ，Ｉｎ）（III族元素）と（Ｎ，Ｐ，Ａｓ，Ｓｂ）（Ｖ族元素）の幾つかで構成される化合物、例えばＩｎＰ，ＩｎyＧａ1-yＳｂ（０≦ｙ≦１）等に適用することができる。さらに、（Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）（IV族元素）の幾つかで構成される化合物、例えばＳｉyＧｅ1-y（０≦ｙ≦１）に適用することも可能である。また、無論、チャネルは均一組成である必要はなく、傾斜的に組成が変調されたものや上記化合物が任意に積層された構造にも採用することが可能である。
【００３９】
また、ゲート絶縁膜はＡｌ2Ｏ3 に限るものではなく、high-k 膜であればよく、ＨｆＯ2 ，ＺｒＯ2 ，Ｌａ2Ｏ3 、又はこれらを適宜混合したものを用いることができる。
【００４０】
また、ＧａＯx 層の形成方法は、必ずしも原料ガスと酸化剤ガスを交互に供給するＡＬＤ法と同等の方式に限るものではなく、ＧａＯx 層を０．５ｎｍ以下の範囲で成長できる方法であれば適用可能である。例えば、Ｇａ原料ガスと酸化剤ガスを同時に供給してＧａＯx 層を成長することも可能である。この方法で、もし成長が自己停止しない場合は、時間調整で膜厚を０．５ｎｍ以下にすればよい。
【００４１】
また、第２の実施形態ではＦｉｎ構造に適用した例を説明したが、本発明はナノワイヤーに適用することも可能である。この場合、ゲートオールアラウンドのＭＯＳを実現することが可能となる。また、絶縁膜上のＦｉｎ構造のみならず、バルク基板上に作製した、いわゆるバルクＦｉｎ構造に適用することも無論有効である。
【００４２】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４３】
１１…ＩｎyＧａ1-yＡｓ層（半導体層）
１２…素子分離絶縁膜
１３，３３…ＧａＯx 層
１４，３４…Ａｌ2Ｏ3 膜（ゲート絶縁膜）
１５，３５…ゲート電極
２１…支持基板
２２…絶縁膜
３１…ＩｎyＧａ1-yＡｓ層（Ｆｉｎ構造）
３６…マスク材
【図１】
2014093348.tif 000003
【図２】
2014093348.tif 000004
【図３】
2014093348.tif 000005
【図４】
2014093348.tif 000006
【図５】
2014093348.tif 000007