(57)【要約】【課題】積層セラミック素子の最外層近傍にクラックが発生し難く、かつ実装基板に対する実装性の良好な積層セラミック電子部品を提供する。【解決手段】積層セラミック素子と、積層セラミック素子の表面の中央部に設けられた第１外部電極と、第１外部電極を間に配置するようにそれぞれ設けられた第２外部電極と、積層セラミック素子の内部に設けられ、第１外部電極に第３引出部を介して電気的に接続された複数の第１内部電極と、第２外部電極に第１および第２引出部を介して電気的に接続された複数の第２内部電極とを備え、積層セラミック素子の中央層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｃを有し、積層セラミック素子の最外層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｄを有するとしたとき、距離Ｄが距離Ｃより大きい、積層セラミック電子部品である。【選択図】図４
2014241452.tif 000002
【特許請求の範囲】
【請求項１】
長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、
前記第２面の両端部に設けられた第２外部電極と、前記第２外部電極の間に設けられた第１外部電極と、
長さ方向および厚み方向に沿って延びる第２内部電極と、
長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて前記第２内部電極と対向している第１内部電極と、
を備え、
前記第２内部電極は、
前記第１内部電極と対向している第２対向部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における一方側部分に引き出された第１引出部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における他方側部分に引き出された第２引出部と、
を有し、
前記第１内部電極は、
前記第２対向部と対向している第１対向部と、
前記第１対向部から前記第２面側に延びており、前記第２面に引き出された第３引出部と、
を有し、
前記第２外部電極は、
前記第２面に形成され、第１引出部および第２引出部と接続される第２本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第２折り返し部と、を有し、
前記第１外部電極は、
前記第２面に形成され、第３引出部と接続される第１本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第１折り返し部と、を有し、
前記第２面における前記第１外部電極の長さ方向の寸法は、前記第２面における前記第２外部電極の長さ方向の寸法より大きく、
前記積層セラミック素子の中央層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の端面から距離Ｃを有し、
前記積層セラミック素子の最外層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の前記端面から距離Ｄを有するとしたとき、
前記距離Ｄが前記距離Ｃより大きいこと、
を特徴とする、積層セラミック電子部品。
【請求項２】
長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、
前記第２面の両端部に設けられた第２外部電極と、前記第２外部電極の間に設けられた第１外部電極と、
長さ方向および厚み方向に沿って延びる第２内部電極と、
長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて前記第２内部電極と対向している第１内部電極と、
を備え、
前記第２内部電極は、
前記第１内部電極と対向している第２対向部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における一方側部分に引き出された第１引出部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における他方側部分に引き出された第２引出部と、
を有し、
前記第１内部電極は、
前記第２対向部と対向している第１対向部と、
前記第１対向部から前記第２面側に延びており、前記第２面に引き出された第３引出部と、
を有し、
前記第２外部電極は、
前記第２面に形成され、第１引出部および第２引出部と接続される第２本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第２折り返し部と、を有し、
前記第１外部電極は、
前記第２面に形成され、第３引出部と接続される第１本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第１折り返し部と、を有し、
前記第２面における第１外部電極の長さ方向の寸法は、前記第２面における前記第２外部電極の長さ方向の寸法より大きく、
前記積層セラミック素子の中央層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の端面から距離Ｃを有し、
前記積層セラミック素子の最外層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の前記端面から距離Ｄを有するとしたとき、
前記距離Ｄが前記距離Ｃより大きく、
前記第２外部電極の電極厚が前記第１外部電極の電極厚より大きく、
前記第２外部電極の表面に設けられた第２めっき膜の膜厚が、前記第１外部電極の表面に設けられた第１めっき膜の膜厚より厚く、
前記第１めっき膜および前記第２めっき膜がＮｉを含むめっき膜であること、
を特徴とする、積層セラミック電子部品。
【請求項３】
長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、
前記第２面の両端部に設けられた第２外部電極と、前記第２外部電極の間に設けられた第１外部電極と、
長さ方向および厚み方向に沿って延びる第２内部電極と、
長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて前記第２内部電極と対向している第１内部電極と、
を備え、
前記第２内部電極は、
前記第１内部電極と対向している第２対向部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における一方側部分に引き出された第１引出部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における他方側部分に引き出された第２引出部と、
を有し、
前記第１内部電極は、
前記第２対向部と対向している第１対向部と、
前記第１対向部から前記第２面側に延びており、前記第２面に引き出された第３引出部と、
を有し、
前記第２外部電極は、
前記第２面に形成され、第１引出部および第２引出部と接続される第２本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第２折り返し部と、を有し、
前記第１外部電極は、
前記第２面に形成され、第３引出部と接続される第１本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第１折り返し部と、を有し、
前記第２面における前記第１外部電極の長さ方向の寸法は、前記第２面における前記第２外部電極の長さ方向の寸法より大きく、
前記積層セラミック素子の中央層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の端面から距離Ｃを有し、
前記積層セラミック素子の最外層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の前記端面から距離Ｄを有するとしたとき、
前記距離Ｄが前記距離Ｃより大きく、
前記第２面と交差した面との境界部は面取りされており、
前記第１および第２折り返し部の長さ方向の幅が、前記第１および第２本体部の長さ方向の幅より大きく、
前記第１および第２折り返し部は、前記面取りされた前記第１および第２内部電極が引き出された面と交差した面の前記境界部において最も大きい幅を有すること、
を特徴とする、積層セラミック電子部品。
【請求項４】
長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、
前記第２面の両端部に設けられた第２外部電極と、前記第２外部電極の間に設けられた第１外部電極と、
長さ方向および厚み方向に沿って延びる第２内部電極と、
長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて前記第２内部電極と対向している第１内部電極と、
を備え、
前記第２内部電極は、
前記第１内部電極と対向している第２対向部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における一方側部分に引き出された第１引出部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における他方側部分に引き出された第２引出部と、
を有し、
前記第１内部電極は、
前記第２対向部と対向している第１対向部と、
前記第１対向部から前記第２面側に延びており、前記第２面に引き出された第３引出部と、
を有し、
前記第２外部電極は、
前記第２面に形成され、第１引出部および第２引出部と接続される第２本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第２折り返し部と、を有し、
前記第１外部電極は、
前記第２面に形成され、第３引出部と接続される第１本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第１折り返し部と、を有し、
前記第２面における前記第１外部電極の長さ方向の寸法は、前記第２面における前記第２外部電極の長さ方向の寸法より大きく、
前記積層セラミック素子の中央層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の端面から距離Ｃを有し、
前記積層セラミック素子の最外層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の前記端面から距離Ｄを有するとしたとき、
前記距離Ｄが前記距離Ｃより大きく、
前記積層セラミック素子の前記第１面の長さ方向の稜線部のＲ量が７０μｍ以下であり、
前記第１内部電極の前記第１対向部および前記第２内部電極の前記第２対向部における前記第２面側の端縁と前記積層セラミック素子の前記第２面との間のギャップ領域の幅が、前記第１内部電極の前記第１対向部および前記第２内部電極の前記第２対向部における前記第１面側の端縁と前記積層セラミック素子の前記第１面との間のギャップ領域の幅より小さいこと、
を特徴とする、積層セラミック電子部品。
【請求項５】
長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、
前記第２面の両端部に設けられた第２外部電極と、前記第２外部電極の間に設けられた第１外部電極と、
長さ方向および厚み方向に沿って延びる第２内部電極と、
長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて前記第２内部電極と対向している第１内部電極と、
を備え、
前記第２内部電極は、
前記第１内部電極と対向している第２対向部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における一方側部分に引き出された第１引出部と、
前記第２対向部から前記第２面側に延びており、前記第２面の長さ方向における他方側部分に引き出された第２引出部と、
を有し、
前記第１内部電極は、
前記第２対向部と対向している第１対向部と、
前記第１対向部から前記第２面側に延びており、前記第２面に引き出された第３引出部と、
を有し、
前記第２外部電極は、
前記第２面に形成され、第１引出部および第２引出部と接続される第２本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第２折り返し部と、を有し、
前記第１外部電極は、
前記第２面に形成され、第３引出部と接続される第１本体部と前記第２面と交差した面に形成され、かつ、前記第２本体部の両端に延在して形成される第１折り返し部と、を有し、
前記第２面における前記第１外部電極の長さ方向の寸法は、前記第２面における前記第２外部電極の長さ方向の寸法より大きく、
前記積層セラミック素子の中央層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の端面から距離Ｃを有し、
前記積層セラミック素子の最外層近傍に配設されている前記第２内部電極の前記第１引出部の先端が、前記積層セラミック素子の前記端面から距離Ｄを有するとしたとき、
前記距離Ｄが前記距離Ｃより大きく、
前記積層セラミック素子の前記第１面の長さ方向の稜線部のＲ量が７０μｍ以下であり、
前記第２面と交差した面との境界部は面取りされており、
前記第１および第２折り返し部の長さ方向の幅が、前記第１および第２本体部の長さ方向の幅より大きく、
前記第１および第２折り返し部は、前記面取りされた前記第１および第２内部電極が引き出された面と交差した面の前記境界部において最も大きい幅を有すること、
を特徴とする、積層セラミック電子部品。
【請求項６】
前記積層セラミック素子の中央層近傍に配設されている前記第２内部電極の前記第２引出部の先端の幅Ｇが、前記積層セラミック素子の最外層近傍に配設されている前記第２内部電極の前記第２引出部の先端の幅Ｈより大きいこと、を特徴とする、請求項１ないし請求項５のいずれかに記載の積層セラミック電子部品。
【請求項７】
前記積層セラミック素子の中央層近傍に配設されている前記第１内部電極の前記第１引出部の先端の幅Ｅが、前記積層セラミック素子の最外層近傍に配設されている前記第１内部電極の前記第１引出部の先端の幅Ｆより大きいこと、を特徴とする、請求項１ないし請求項６のいずれかに記載の積層セラミック電子部品。
【請求項８】
前記積層セラミック素子の前記第１面の長さ方向の稜線部のＲ量が３０μｍ以上７０μｍ以下であること、を特徴とする、請求項４または請求項５に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどの積層セラミック電子部品に関する。
【背景技術】
【０００２】
特許文献１（図８〜図１０）に示すように、等価直列インダクタンス（ＥＳＬ）を低くするために、積層セラミック素子表面の中央部に設けられた第１外部電極と、積層セラミック素子表面の両端部に第１外部電極を間に配置するようにそれぞれ設けられた第２外部電極と、を備えた３端子の積層セラミックコンデンサが知られている。３端子とは、コンデンサの端子として、３つの端子が実装基板に電気的に接続されることを意味する。
【０００３】
この３端子の積層セラミックコンデンサは、内部電極が積層セラミックコンデンサの実装面に垂直に配置されており、積層方向が実装面に対して平行である構造を有している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−４６０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記構造を有している積層セラミックコンデンサは、最外層近傍にクラックが発生し易いという不具合があった。また、前記構造を有している積層セラミックコンデンサについて、実装基板に対する実装性を良好にすることが求められている。
【０００６】
それゆえに、本発明の目的は、積層セラミック素子の最外層近傍にクラックが発生し難く、かつ実装基板に対する実装性の良好な積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００７】
本発明の積層セラミック電子部品は、長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、第２面の両端部に設けられた第２外部電極と、第２外部電極の間に設けられた第１外部電極と、長さ方向および厚み方向に沿って延びる第２内部電極と、長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて第２内部電極と対向している第１内部電極と、を備え、第２内部電極は、第１内部電極と対向している第２対向部と、第２対向部から第２面側に延びており、第２面の長さ方向における一方側部分に引き出された第１引出部と、第２対向部から第２面側に延びており、第２面の長さ方向における他方側部分に引き出された第２引出部と、を有し、第１内部電極は、第２対向部と対向している第１対向部と、第１対向部から第２面側に延びており、第２面に引き出された第３引出部と、を有し、第２外部電極は、第２面に形成され、第１引出部および第２引出部と接続される第２本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第２折り返し部と、を有し、第１外部電極は、第２面に形成され、第３引出部と接続される第１本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第１折り返し部と、を有し、第２面における第１外部電極の長さ方向の寸法は、第２面における第２外部電極の長さ方向の寸法より大きく、積層セラミック素子の中央層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｃを有し、積層セラミック素子の最外層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｄを有するとしたとき、距離Ｄが距離Ｃより大きいこと、を特徴とする、積層セラミック電子部品である。
また、本発明の積層セラミック電子部品は、長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、第２面の両端部に設けられた第２外部電極と、第２外部電極の間に設けられた第１外部電極と、長さ方向および厚み方向に沿って延びる第２内部電極と、長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて第２内部電極と対向している第１内部電極と、を備え、第２内部電極は、第１内部電極と対向している第２対向部と、第２対向部から第２面側に延びており、第２面の長さ方向における一方側部分に引き出された第１引出部と、第２対向部から第２面側に延びており、第２面の長さ方向における他方側部分に引き出された第２引出部と、を有し、第１内部電極は、第２対向部と対向している第１対向部と、第１対向部から第２面側に延びており、第２面に引き出された第３引出部と、を有し、第２外部電極は、第２面に形成され、第１引出部および第２引出部と接続される第２本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第２折り返し部と、を有し、第１外部電極は、第２面に形成され、第３引出部と接続される第１本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第１折り返し部と、を有し、第２面における第１外部電極の長さ方向の寸法は、第２面における第２外部電極の長さ方向の寸法より大きく、積層セラミック素子の中央層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｃを有し、積層セラミック素子の最外層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｄを有するとしたとき、距離Ｄが距離Ｃより大きく、第２外部電極の電極厚が第１外部電極の電極厚より大きく、第２外部電極の表面に設けられた第２めっき膜の膜厚が、第１外部電極の表面に設けられた第１めっき膜の膜厚より厚く、第１めっき膜および第２めっき膜がＮｉを含むめっき膜であること、を特徴とする、積層セラミック電子部品である。
さらに、本発明の積層セラミック電子部品は、長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、第２面の両端部に設けられた第２外部電極と、第２外部電極の間に設けられた第１外部電極と、長さ方向および厚み方向に沿って延びる第２内部電極と、長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて第２内部電極と対向している第１内部電極と、を備え、第２内部電極は、第１内部電極と対向している第２対向部と、第２対向部から第２面側に延びており、第２面の長さ方向における一方側部分に引き出された第１引出部と、第２対向部から第２面側に延びており、第２面の長さ方向における他方側部分に引き出された第２引出部と、を有し、第１内部電極は、第２対向部と対向している第１対向部と、第１対向部から第２面側に延びており、第２面に引き出された第３引出部と、を有し、第２外部電極は、第２面に形成され、第１引出部および第２引出部と接続される第２本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第２折り返し部と、を有し、第１外部電極は、第２面に形成され、第３引出部と接続される第１本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第１折り返し部と、を有し、第２面における第１外部電極の長さ方向の寸法は、第２面における第２外部電極の長さ方向の寸法より大きく、積層セラミック素子の中央層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｃを有し、積層セラミック素子の最外層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｄを有するとしたとき、距離Ｄが距離Ｃより大きく、第２面と交差した面との境界部は面取りされており、第１および第２折り返し部の長さ方向の幅が、第１および第２本体部の長さ方向の幅より大きく、第１および第２折り返し部は、面取りされた第１および第２内部電極が引き出された面と交差した面の境界部において最も大きい幅を有すること、を特徴とする、積層セラミック電子部品である。
さらにまた、本発明の積層セラミック電子部品は、長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、第２面の両端部に設けられた第２外部電極と、第２外部電極の間に設けられた第１外部電極と、長さ方向および厚み方向に沿って延びる第２内部電極と、長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて第２内部電極と対向している第１内部電極と、を備え、第２内部電極は、第１内部電極と対向している第２対向部と、第２対向部から第２面側に延びており、第２面の長さ方向における一方側部分に引き出された第１引出部と、第２対向部から第２面側に延びており、第２面の長さ方向における他方側部分に引き出された第２引出部と、を有し、第１内部電極は、第２対向部と対向している第１対向部と、第１対向部から第２面側に延びており、第２面に引き出された第３引出部と、を有し、第２外部電極は、第２面に形成され、第１引出部および第２引出部と接続される第２本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第２折り返し部と、を有し、第１外部電極は、第２面に形成され、第３引出部と接続される第１本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第１折り返し部と、を有し、第２面における第１外部電極の長さ方向の寸法は、第２面における第２外部電極の長さ方向の寸法より大きく、積層セラミック素子の中央層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｃを有し、積層セラミック素子の最外層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｄを有するとしたとき、距離Ｄが距離Ｃより大きく、積層セラミック素子の第１面の長さ方向の稜線部のＲ量が７０μｍ以下であり、第１内部電極の第１対向部および第２内部電極の第２対向部における第２面側の端縁と積層セラミック素子の第２面との間のギャップ領域の幅が、第１内部電極の第１対向部および第２内部電極の第２対向部における第１面側の端縁と積層セラミック素子の第１面との間のギャップ領域の幅より小さいこと、を特徴とする、積層セラミック電子部品である。
さらに、本発明の積層セラミック電子部品は、長さ方向および幅方向に沿って延びる第１面および第２面と、幅方向および厚み方向に沿って延びる第３面および第４面と、長さ方向および厚み方向に沿って延びる第５面および第６面とを有する積層セラミック素子と、第２面の両端部に設けられた第２外部電極と、第２外部電極の間に設けられた第１外部電極と、長さ方向および厚み方向に沿って延びる第２内部電極と、長さ方向および厚み方向に沿って延び、幅方向において間隔をおいて第２内部電極と対向している第１内部電極と、を備え、第２内部電極は、第１内部電極と対向している第２対向部と、第２対向部から第２面側に延びており、第２面の長さ方向における一方側部分に引き出された第１引出部と、第２対向部から第２面側に延びており、第２面の長さ方向における他方側部分に引き出された第２引出部と、を有し、第１内部電極は、第２対向部と対向している第１対向部と、第１対向部から第２面側に延びており、第２面に引き出された第３引出部と、を有し、第２外部電極は、第２面に形成され、第１引出部および第２引出部と接続される第２本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第２折り返し部と、を有し、第１外部電極は、第２面に形成され、第３引出部と接続される第１本体部と第２面と交差した面に形成され、かつ、第２本体部の両端に延在して形成される第１折り返し部と、を有し、第２面における第１外部電極の長さ方向の寸法は、第２面における第２外部電極の長さ方向の寸法より大きく、積層セラミック素子の中央層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｃを有し、積層セラミック素子の最外層近傍に配設されている第２内部電極の第１引出部の先端が、積層セラミック素子の端面から距離Ｄを有するとしたとき、距離Ｄが距離Ｃより大きく、積層セラミック素子の第１面の長さ方向の稜線部のＲ量が７０μｍ以下であり、第２面と交差した面との境界部は面取りされており、第１および第２折り返し部の長さ方向の幅が、第１および第２本体部の長さ方向の幅より大きく、第１および第２折り返し部は、面取りされた第１および第２内部電極が引き出された面と交差した面の境界部において最も大きい幅を有すること、を特徴とする、積層セラミック電子部品である。
また、本発明の積層セラミック電子部品は、積層セラミック素子の中央層近傍に配設されている第２内部電極の第１引出部の先端の幅Ｇが、積層セラミック素子の最外層近傍に配設されている第２内部電極の第１引出部の先端の幅Ｈより大きいこと、を特徴とする、積層セラミック電子部品であってもよい。
さらに、本発明の積層セラミック電子部品は、積層セラミック素子の中央層近傍に配設されている第１内部電極の第３引出部の先端の幅Ｅが、積層セラミック素子の最外層近傍に配設されている第１内部電極の第３引出部の先端の幅Ｆより大きいこと、を特徴とする、積層セラミック電子部品であってもよい。
また、本発明の積層セラミック電子部品は、積層セラミック素子の第１面の長さ方向の稜線部のＲ量が３０μｍ以上７０μｍ以下であること、を特徴とする、請求項４または請求項５に記載の積層セラミック電子部品であってもよい。
【０００８】
本発明では、積層セラミック素子の最外層近傍にクラックが発生し難くなる。
また、第１外部電極の電極厚みが、第２外部電極の電極厚みより大きくなるように形成され、かつ、第２外部電極の表面に設けられた第２めっき膜の膜厚が、第１外部電極の表面に設けられた第１めっき膜の膜厚より厚く、さらに、第１めっき膜および第２めっき膜がＮｉを含むめっき膜であると、実装基板へ実装される際、第２外部電極のはんだが、第１外部電極のはんだより早く濡れ始める。したがって、積層セラミック素子の両端部にそれぞれ設けられた第２外部電極によるセルフアライメント効果が先に発揮されるので、第１外部電極の位置を中心に積層セラミック電子部品は回転せず、正規の実装位置からずれることなく安定して実装することができる。
さらに、第１外部電極において、第１折り返し部の長さ方向の幅が、第１本体部の長さ方向の幅より大きく、第２外部電極において、第２折り返し部の長さ方向の幅が、第２本体部の長さ方向の幅より大きいと、第１および第２折り返し部に対して濡れ上がるはんだの量を、従来に比べ増加させることができるので、積層セラミック電子部品と実装基板との固着力を確保しつつ、従来に比べ、実装基板のランドにおけるフィレットの面積を小さくすることができる。
また、さらに、第１内部電極の第１対向部および第２内部電極の第２対向部における第２面側の端縁と積層セラミック素子の第２面との間のギャップ領域の幅が、第１内部電極の第１対向部および第２内部電極の第２対向部における第１面側の端縁と積層セラミック素子の第１面との間のギャップ領域の幅より小さいと、積層セラミック素子の第１面や該第１面の稜線部あるいは角部等に対する機械的衝撃による欠けや割れに起因する、内部電極が露出する問題を回避することができる。その結果、積層セラミックコンデンサの電子部品としての信頼性が向上しうる。
また、積層セラミック素子の第１面の長さ方向の稜線部のＲ量が７０μｍ以下であると、吸着ノズルによる吸着に必要な吸着面積が上面（第１面）に確実に確保される。この結果、実装基板への実装時などに、吸着ノズルが積層セラミックコンデンサの上面（第１面）を吸着し易く、吸着ノズルによる吸着ミスを低減することができる。
さらに、積層セラミックコンデンサの等価直列インダクタンス（ＥＳＬ）は、第１外部電極と第２外部電極の間の電気的距離（第１外部電極→第３引出部→第１内部電極→セラミック層→第２内部電極→第１引出部（第２引出部）→第２外部電極の距離）の長さが短くなると、低くなる。ところが、距離Ｄが距離Ｃより大きくなるようにすると、積層セラミック素子の中央層近傍における第１外部電極と第２外部電極の間の電気的距離が、積層セラミック素子の最外層近傍における第１外部電極と第２外部電極の間の電気的距離より長くなる。そのため、中央層近傍と最外層近傍との間で、等価直列インダクタンス（ＥＳＬ）が不均一になる。そこで、積層セラミック素子の中央層近傍に配設されている第１内部電極の第３引出部の先端の幅Ｅを、積層セラミック素子の最外層近傍に配設されている第１内部電極の第３引出部の先端の幅Ｆより大きく設定することにより、積層セラミック素子の中央層近傍における第１外部電極と第２外部電極の間の電気的距離が短くなり、積層セラミック素子の最外層近傍における第１外部電極と第２外部電極の間の電気的距離とが略等しくなる。この結果、等価直列インダクタンス（ＥＳＬ）の均一化がなされると共に、等価直列インダクタンス（ＥＳＬ）が低減される。
また、積層セラミックコンデンサの第１面の長さ方向の稜線部のＲ量が３０μｍ以上であると、稜線部が角張らず、機械的衝撃が稜線部に加わっても、稜線部が欠けるなどの不具合が生じ難い。
【発明の効果】
【０００９】
本発明によれば、積層セラミック素子の最外層近傍にクラックが発生し難く、かつ実装基板に対する実装性の良好な積層セラミック電子部品を得ることができる。
【００１０】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る積層セラミック電子部品の実施の形態を示す外観斜視図である。
【図２】図１に示した積層セラミック素子の斜視図である。
【図３】図２に示した積層セラミック素子の分解斜視図である。
【図４】図２に示した積層セラミック素子の実装面における内部電極の引出部を示す模式図である。
【図５】第１内部電極および第３引出部を説明するための説明図である。
【図６】第２内部電極ならびに第１引出部および第２引出部を説明するための説明図である。
【図７】図１に示した積層セラミック電子部品の模式的垂直断面図である。
【図８】本発明に係る積層セラミック電子部品の効果を説明するための説明図である。
【図９】本発明に係る積層セラミック電子部品のさらなる効果を説明するための説明図である。
【図１０】本発明に係る積層セラミック電子部品の変形例における第５面の模式的正面図である。
【図１１】本発明に係る積層セラミック電子部品のさらなる変形例における第５面の模式的正面図である。
【図１２】（ａ）は、図１１の線ＩＶ−ＩＶにおける模式的断面図であり、（ｂ）は、図１１の線Ｖ−Ｖにおける模式的断面図である。
【図１３】図１１に示す積層セラミック電子部品の模式的底面図である。
【図１４】積層セラミック電子部品の実装状態を示す模式的断面図である。
【図１５】積層セラミック電子部品の実装状態を示す模式的断面図である。
【図１６】（ａ）は、本発明に係る積層セラミック電子部品のさらなる変形例における第５面の模式的正面図であり、（ｂ）は、（ａ）の線ＶＩ−ＶＩにおける模式的断面図である。
【図１７】（ａ）は、図１６（ｂ）の線ＶＩＩ−ＶＩＩにおける模式的断面図であり、（ｂ）は、図１６（ｂ）の線ＶＩＩＩ−ＶＩＩＩにおける模式的断面図である。
【図１８】本発明に係る積層セラミック電子部品のさらなる変形例における模式的断面図である。
【図１９】本発明に係る積層セラミック電子部品のさらなる変形例における模式的断面図である。
【図２０】本発明に係る積層セラミック電子部品のさらなる変形例における模式的断面図である。
【図２１】本発明に係る積層セラミック電子部品の製造方法の一例を示すフローチャートである。
【図２２】稜線部のＲ量を算出する方法を説明するための説明図である。
【図２３】外部電極ペーストを積層セラミック電子部品に塗布するための塗布装置を示す概略構成図である。
【図２４】１回目の外部電極ペーストを塗布する方法を説明するための模式図である。
【図２５】図２４に続く１回目の外部電極ペーストを塗布する方法を説明するための模式図である。
【図２６】２回目の外部電極ペーストを塗布する方法を説明するための模式図である。
【図２７】図２６に続く２回目の外部電極ペーストを塗布する方法を説明するための模式図である。
【発明を実施するための形態】
【００１２】
本発明に係る積層セラミック電子部品の実施の形態を説明する。なお、以下の実施の形態では、積層セラミック電子部品として、積層セラミックコンデンサを例にして説明するけれども、本発明はこれに限定されるものではない。例えば、積層セラミック電子部品は、積層セラミックバリスタなどであってもよい。
【００１３】
１．積層セラミック電子部品
図１は、積層セラミック電子部品である積層セラミックコンデンサを示す外観斜視図である。図２は、図１に示した積層セラミック素子の斜視図である。図３は、図２に示した積層セラミック素子の分解斜視図である。図４は、図２に示した積層セラミック素子の実装面における内部電極の引出部を示す模式図である。また、図５は、第１内部電極および第３引出部を説明するための説明図であり、図６は、第２内部電極ならびに第１引出部および第２引出部を説明するための説明図である。図７は、図１に示した積層セラミック電子部品の模式的垂直断面図である。
【００１４】
積層セラミックコンデンサ１は、略直方体の積層セラミック素子２と、積層セラミック素子２の実装面の中央部に形成された第１外部電極４と、積層セラミック素子２の実装面の左右の端部に形成された第２外部電極６，８とを備えている。
【００１５】
積層セラミック素子２は、上下の厚みＴ方向に、第１面２ａと、第１面２ａに対向する第２面２ｂとを有している。また、積層セラミック素子２は、左右の長さＬ方向に、第３面２ｃと、第３面２ｃに対向する第４面２ｄとを有している。さらに、積層セラミック素子２は、前後の幅Ｗ方向に、第５面２ｅと、第５面２ｅに対向する第６面２ｆとを有している。
積層セラミックコンデンサ１は、例えば長さＬ方向の寸法が２．００ｍｍ以上２．１０ｍｍ以下であることが好ましく、厚みＴ方向の寸法が０．７ｍｍ以上１．０ｍｍ以下であることが好ましく、幅Ｗ方向の寸法が１．２０ｍｍ以上１．４０ｍｍ以下であることが好ましい。
なお、積層セラミックコンデンサ１の長さＬ方向の寸法、厚みＴ方向の寸法、幅Ｗ方向の寸法は、ミツトヨ製のマイクロメーターＭＤＣ−２５ＭＸを用いて測定することができる。
【００１６】
第１外部電極４は、第２面２ｂの長さＬ方向における中央部と、第５面２ｅ、第６面２ｆとに跨って形成されている。第２外部電極６，８は、第２面２ｂの左右の両端部に、第１外部電極４を間に配置するように、それぞれ設けられている。より詳細に説明すると、第２外部電極６は、第２面２ｂの長さＬ方向における一方端と、第３面２ｃ、第５面２ｅ、第６面２ｆとに跨って形成されている。また、第２外部電極８は、第２面２ａの長さＬ方向における他方端と、第４面２ｄ、第５面２ｅ、第６面２ｆとに跨って形成されている。
したがって、第２面２ｂが、積層セラミックコンデンサ１の実装面となる。積層セラミックコンデンサ１は３端子型コンデンサである。
【００１７】
そして、第１外部電極４は、それぞれ外部電極ペーストを１回塗布することにより厚膜形成されている。また、第２外部電極６，８は、それぞれ外部電極ペーストを２回塗布することにより厚膜形成されている。これにより、第２外部電極６，８の電極厚は第１外部電極４の電極厚より大きくなっている。
なお、第１外部電極４、第２外部電極６，８の厚みは、積層セラミックコンデンサ１の第５面２ｅの表面から幅Ｗ方向の中央に向かって研磨することによって、第１外部電極４、第２外部電極６，８の断面を露出させ、そして、研磨によるダレを除去した後に、第１外部電極４、第２外部電極６，８の断面に投影することによって測定することができる。
【００１８】
ここで、第１外部電極４の第１本体部４ａの幅Ｂは、第２外部電極６，８の第２本体部６ａ，８ａの幅Ａより大きく設定されている。より具体的には、第１外部電極４の第１本体部４ａの幅Ｂは、０．６３ｍｍ以上０．６７ｍｍ以下である。第２外部電極６，８の第２本体部６ａ，８ａの幅Ａは、０．３５ｍｍ以上０．４５ｍｍ以下である。
なお、第１外部電極４、第２外部電極６、８の幅は、ＮＩＫＯＮ製の測定顕微鏡ＭＭ−６０にて２０倍の倍率で積層セラミックコンデンサ１の第１面２ａまたは第２面２ｂを投影して測定することができる。
【００１９】
ここで、図８（ａ）は、従来の３端子の積層セラミックコンデンサ８０を模式的に示した図である。この積層セラミックコンデンサ８０において、中央部に設けられた第１外部電極８２の幅が、両端部にそれぞれ設けられた第２外部電極８４ａ，８４ｂの幅より大きいと、積層セラミックコンデンサ８０の第１外部電極８２と第２外部電極８４ａ，８４ｂとを、ローラ転写法などによって外部電極ペーストを塗布して厚膜形成する場合、塗布幅が広いほど、塗布厚が厚くなるという現象がある。そのため、積層セラミックコンデンサ８０の第１外部電極８２の電極厚が厚くなり、第２外部電極８４ａ，８４ｂの電極厚が薄くなる。
【００２０】
一方、このように、第２外部電極６，８の電極厚みが、第１外部電極４の電極厚みより大きくなるように形成されると、図８（ｂ）に示すように、積層セラミックコンデンサ１が実装基板９０に対して略平行になるように実装することができる。この結果、積層セラミックコンデンサ１は、実装基板９０に実装後の見掛け上の高さを抑制することができる。
【００２１】
また、第２外部電極６，８の電極厚が第１外部電極４の電極厚よりも大きいため、積層セラミック素子２の両端部にそれぞれ設けられた第２外部電極６，８によるセルフアライメント効果が先に発揮されるので、第１外部電極４の位置を中心に積層セラミックコンデンサ１は回転せず、正規の実装位置からずれることなく安定して実装することができる。したがって、例えば、第２面２ｂ（実装面）に設けられた第２外部電極６，８のうちのいずれか一方の第２外部電極が実装基板９０に電気的に接続されないという現象が生じない。つまり、第２面２ｂ（実装面）に設けられた第１外部電極４および第２外部電極６，８の全てが、実装基板９０に電気的に接続される。したがって、積層セラミックコンデンサ１は、実装基板９０に実装後の等価直列インダクタンス（ＥＳＬ）の増加が抑制される。
【００２２】
第１外部電極４は、後述する第１内部電極２０の第３引出部２８と電気的に接続される第１本体部４ａと、第１本体部４ａの両端に延在して形成される第１折り返し部４ｂとを有する。また、第２外部電極６は、後述する第２内部電極２２の第１引出部２４と電気的に接続される第２本体部６ａと、第２本体部６ａの両端に延在して形成される第２折り返し部６ｂと、第２本体部６ａの一方側縁に延在して形成される第３折り返し部６ｃとを有する。同様に、第２外部電極８は、後述する第２内部電極２２の第２引出部２６と電気的に接続される第２本体部８ａと、第２本体部８ａの両端に延在して形成される第２折り返し部８ｂと、第２本体部８ａの他方側縁に延在して形成される第３折り返し部８ｃとを有する。第１本体部４ａおよび第２本体部６ａ，８ａは、第２面２ｂに形成されており、第１折り返し部４ｂおよび第２折り返し部６ｂ，８ｂは、第５面２ｅおよび第６面２ｆにそれぞれ形成される。また、第３折り返し部６ｃは、第３面２ｃに形成され、第３折り返し部８ｃは、第４面２ｄに形成される。
【００２３】
また、第１外部電極４の第１折り返し部４ｂの幅Ｂ’は、第１外部電極４の第１本体部４ａの幅Ｂよりも大きい。同様に、第２外部電極６，８の第２折り返し部６ｂ，８ｂの幅Ａ’は、第２外部電極６，８の第２本体部６ａ，８ａの幅よりも大きい。すなわち、第１外部電極４の第１折り返し部４ｂの幅Ｂ’および第２外部電極６，８の第２折り返し部６ｂ，８ｂの幅Ａ’は、第１外部電極４の第１本体部４ａの幅Ｂおよび第２外部電極６，８の第２本体部６ａ，８ａの幅Ａに比べて、長さＬ方向に伸ばした形状である。
【００２４】
さらに、第１外部電極４の第１折り返し部４ｂの幅Ｂ’は、第２面２ｂと第５面２ｅとが交差する境界部３ｃおよび第２面２ｂと第６面２ｆとが交差する境界部３ｄにおいて最も大きくなる。同様に、第２外部電極６，８の第２折り返し部６ｂ，８ｂの幅Ａ’は、第２面２ｂと第５面２ｅとが交差する境界部３ｃおよび第２面２ｂと第６面２ｆとが交差する境界部３ｄにおいて最も大きくなる。
【００２５】
ここで、図９（ａ）は、従来の３端子の積層セラミックコンデンサ８０を模式的に示した図である。この従来の３端子の積層セラミックコンデンサ８０が実装基板９０に配置されるランド９２に実装される場合、この積層セラミックコンデンサ８０とランド９２を介した実装基板９０との固着力を確保するために、積層セラミックコンデンサ８０に対するはんだの濡れ上がりが必要である。したがって、積層セラミックコンデンサ８０とランド９２を介した実装基板９０との固着力を確保するため、一定のはんだ量が必要となる。
【００２６】
しかしながら、第１外部電極４の第１折り返し部４ｂの幅Ｂ’が、第１外部電極４の第１本体部４ａの幅Ｂよりも大きく形成されており、第２外部電極６，８の第２折り返し部６ｂ，８ｂの幅Ａ’が、第２外部電極６，８の第２本体部６ａ，８ａの幅Ａよりも大きく形成されていることから、第１外部電極４の第１折り返し部４ｂおよび第２外部電極６，８の第２折り返し部６ｂ，８ｂに対して濡れ上がるはんだの量を、従来に比べ増加させることできる。したがって、図９（ｂ）に示すように、積層セラミックコンデンサ１と実装基板９０との固着力を確保しつつ、従来に比べ、実装基板９０のランド９２におけるはんだ９４のフィレットの面積を小さくすることができる。そのため、積層セラミックコンデンサ１を実装基板９０に実装することにより、実装基板９０のランド９２のパターンの面積を削減することができる。
【００２７】
第１外部電極４および第２外部電極６，８は、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、または、これら金属の合金などからなる。
【００２８】
また、第１外部電極４がグランド側電極で、第２外部電極６，８が信号側電極であってもよいし、第１外部電極４が信号側電極で、第２外部電極６，８がグランド側電極であってもよい。
【００２９】
さらに、図７に示されるように、第１外部電極４は、その表面に第１めっき膜７１が形成されている。第１めっき膜７１は、Ｎｉめっき膜７１ａと、Ｎｉめっき膜７１ａ上のＳｎめっき膜７１ｂとからなる。第２外部電極６，８は、それぞれ、その表面に第２めっき膜７３，７５が形成されている。第２めっき膜７３は、Ｎｉめっき膜７３ａと、Ｎｉめっき膜７３ａ上のＳｎめっき膜７３ｂとからなる。第２めっき膜７５は、Ｎｉめっき膜７５ａと、Ｎｉめっき膜７５ａ上のＳｎめっき膜７５ｂとからなる。Ｎｉめっき膜７１ａ，７３ａ，７５ａは、それぞれ、第１外部電極４および第２外部電極６，８を保護する。Ｓｎめっき膜７１ｂ，７３ｂ，７５ｂは、それぞれ、第１外部電極４および第２外部電極６，８のはんだ付け性を良好にする。
【００３０】
そして、第２外部電極６，８の表面に設けられた第２めっき膜７３，７５の膜厚が、第１外部電極４の表面に設けられた第１めっき膜７１の膜厚より厚くなるように設定されている。つまり、第２めっき膜７３，７５のＮｉめっき膜７３ａ，７５ａの膜厚は、第１めっき膜７１のＮｉめっき膜７１ａの膜厚より厚くなっている。第２めっき膜７３，７５のＳｎめっき膜７３ｂ，７５ｂの膜厚は、第１めっき膜７１のＳｎめっき膜７１ｂの膜厚より厚くなっている。また、第２外部電極６，８の電極厚と第２めっき膜７３，７５の膜厚の合計は、第１外部電極４の電極厚と第１めっき膜７１の合計よりも大きい。
なお、本発明の場合、Ｓｎめっきは必ずしも必要なものではない。
【００３１】
より具体的には、第１めっき膜７１のＮｉめっき膜７１ａの膜厚は２μｍ以上３μｍ以下であり、Ｓｎめっき膜７１ｂの膜厚は４μｍ以上５μｍ以下である。したがって、第１めっき膜７１の膜厚は、６μｍ以上８μｍ以下である。一方、第２めっき膜７３，７５のＮｉめっき膜７３ａ，７５ａの膜厚は４μｍ以上５μｍ以下であり、Ｓｎめっき膜７３ｂ，７５ｂの膜厚は５μｍ以上６μｍ以下である。したがって、第２めっき膜７３，７５の膜厚は、９μｍ以上１１μｍ以下である。
なお、第２めっき膜７３，７５、第１めっき膜７１の厚みは、積層セラミックコンデンサ１の第５面２ｅの表面から幅Ｗ方向の中央に向かって研磨することによって、第２めっき膜７３，７５、第１めっき膜７１の断面を露出させ、そして、研磨によるダレを除去した後に、第２めっき膜７３，７５、第１めっき膜７１の断面を投影することによって測定することができる。
【００３２】
このように、第２外部電極６，８の表面に形成された第２めっき膜７３，７５の膜厚が、第１外部電極４の表面に形成された第１めっき膜７１の膜厚より厚いため、実装基板９０へ実装される際、第２外部電極６，８のはんだが、第１外部電極４のはんだより早く濡れ始める。したがって、積層セラミック素子２の両端部にそれぞれ設けられた第２外部電極６，８によるセルフアライメント効果が先に発揮されるので、第１外部電極４の位置を中心に積層セラミックコンデンサ１は回転せず、正規の実装位置からずれることなく安定して実装することができる。
【００３３】
なお、実装基板が幅Ｗ方向に沿って撓むと、積層セラミックコンデンサ１に応力が加わる。積層セラミックコンデンサ１への応力は、積層セラミック素子２の、第１外部電極４の第５面２ｅおよび第６面２ｆの上に位置する第１折り返し部４ｂの先端部と接している部分に集中しやすい。このため、積層セラミック素子２の、第１外部電極４の第５面２ｅおよび第６面２ｆの上に位置する第１折り返し部４ｂの先端部と接している部分から積層セラミック素子２にクラックが発生しやすい。
【００３４】
図１０は、本発明に係る積層セラミック電子部品の変形例における第５面の模式的正面図である。なお、図１０において、図１に示す積層セラミックコンデンサ１の部品や部分と同一の部品や部分には、同じ符号を付してその詳細な説明は省略する。
【００３５】
上記課題を解決するため、図１０に示すように、積層セラミックコンデンサ１では、第１折り返し部４ｂの先端部が第１面２ａ側に向かって延びる複数の凸部４ｂ１，４ｂ２を有するようにしてもよい。そうすると、実装基板が撓んだときに積層セラミック素子２に加わる応力は、凸部４ｂ１，４ｂ２が位置する複数の部分に分散される。したがって、積層セラミック素子２の一カ所に大きな応力が加わることを抑制することができる。その結果、積層セラミック素子２にクラックが生じることを効果的に抑制することができる。
【００３６】
積層セラミック素子２にクラックが生じることをより効果的に抑制する観点からは、幅Ｗ方向から視た際に、凸部４ｂ１，４ｂ２の端辺が曲線状であることが好ましい。
【００３７】
なお、凸部４ｂ１，４ｂ２は、ＮＩＫＯＮ製の測定顕微鏡ＭＭ−６０にて２０倍の倍率で積層セラミック素子２の第５面２ｅまたは第６面２ｆを観察して測定することができる。
【００３８】
また、外部電極は、例えば、導電性ペーストを塗布し、焼き付けることにより形成することができる。その場合、通常、重力や表面張力の影響により、外部電極の幅Ｗ方向における中央部が最も厚くなる。このため、積層セラミックコンデンサを実装する時に、外部電極の幅Ｗ方向における中央部を支点として、積層セラミックコンデンサが幅Ｗ方向の一方側または他方側に傾く。よって、積層セラミックコンデンサの実装姿勢がばらつく。積層セラミックコンデンサの実装姿勢がばらつくと、実装後の積層セラミックコンデンサの特性がばらつく虞がある。
【００３９】
図１１は、本発明に係る積層セラミック電子部品のさらなる変形例における第５面の模式的正面図である。また、図１２（ａ）は、図１１の線ＩＶ−ＩＶにおける模式的断面図であり、図１２（ｂ）は、図１１の線Ｖ−Ｖにおける模式的断面図である。図１３は、図１１に示す積層セラミック電子部品の模式的底面図である。なお、図１１ないし図１３において、図１ないし図３に示す積層セラミックコンデンサ１の部品や部分と同一の部品や部分には、同じ符号を付してその詳細な説明は省略する。
【００４０】
上記課題を解決するため、図１１（ａ）および（ｂ）に示されるように、積層セラミックコンデンサ１において、第１外部電極４および第２外部電極６，８が、それぞれ、第２面２ｂの幅Ｗ方向における第６面２ｆ側部分に最も厚い部分を有するようにしてもよい。そうすると、図１１（ａ）および（ｂ）に示されるように、第１外部電極４および第２外部電極６，８のうち、第２面２ｂの上に位置する第１本体部４ａおよび第２本体部６ａ，８ａの第６面２ｆ側の最も厚い部分４ａ１，６ａ１，８ａ１と、第１外部電極４および第２外部電極６，８のそれぞれの第５面２ｅ側端部との合計６点が実装基板に接した状態で積層セラミックコンデンサ１が実装される。したがって、積層セラミックコンデンサ１は、安定した実装態様で実装されうる。その結果、積層セラミックコンデンサ１の実装姿勢のばらつきを小さくすることができ、実装後の積層セラミックコンデンサ１の特性がばらつくことを抑制することができる。
【００４１】
なお、第１外部電極４および第２外部電極６，８の厚みは、積層セラミックコンデンサ１の第５面２ｅの表面から幅Ｗ方向の中央に向かって研磨することによって、第１外部電極４および第２外部電極６，８の断面を露出させる。そして、研磨によるダレを除去した後に、断面を、顕微鏡を用いて観察することにより、第１外部電極４および第２外部電極６，８の厚みを測定することができる。
【００４２】
ところで、実装基板が長さＬ方向に沿って撓んだ場合、第２面２ｂと第２外部電極６，８の第２本体部６ａ，８ａの長さＬ方向における先端部との接点に応力が集中する。このため、第２面２ｂと第２外部電極６，８の第２本体部６ａ，８ａの長さＬ方向における先端部との接点を起点として積層セラミック素子２にクラックが生じやすい。
【００４３】
そこで、積層セラミックコンデンサ１において、図１３に示されるように、第２外部電極６，８の少なくとも一方の幅Ｗ方向における第６面２ｆ側部分が、長さＬ方向の中央側に向かって突出した部分６ａ２，８ａ２を有するようにしてもよい。そうすると、実装基板が長さＬ方向に沿って撓んだ際に、第２本体部６ａ，８ａの先端部と第２面２ｂとの接点において積層セラミック素子２に加わる応力が幅Ｗ方向において分散されうる。このため、積層セラミック素子２の一部分に応力が集中しにくい。したがって、積層セラミック素子２にクラックが発生し難い。
【００４４】
なお、このような第１外部電極４および第２外部電極６，８は、例えば、導電性ペーストを塗布した後に、幅Ｗ方向において第６面２ｆ側が第５面２ｅ側よりも下側となるように傾斜させて積層セラミック素子を乾燥することで形成できる。
【００４５】
また、図１４および図１５は、本実施形態における積層セラミックコンデンサの実装状態を示す模式的断面図である。積層セラミックコンデンサ１は、実装基板９０の実装面９０ａの上にはんだ９４により実装されている。実装基板９０は、実装面９０ａに設けられた第１〜第３のランド９１〜９３を有する。
【００４６】
図１４および図１５に示されるように、積層セラミックコンデンサ１では、第２面２ｂと、第３面２ｃおよび第４面２ｄが凹面になり、第５面２ｅおよび第６面２ｆが凸面となる。具体的には、実装面９０ａと対向している第２面２ｂは、長さＬ方向における端から中央に向かって第１面２ａ側に凹んでおり、かつ、幅Ｗ方向における端から中央に向かって第１面２ａ側に凹んでいる。
【００４７】
このため、例えば、第１外部電極４および第２外部電極６，８が全て同じ厚みであれば、長さＬ方向における中央に位置する第１外部電極４と第３のランド９３との間の距離が、第２外部電極６と第１のランド９１との間の距離や、第２外部電極８と第２のランド９２との間の距離に比べて長くなる。よって、第１外部電極６と第３のランド９３との間が確実に接続されなかったり、電気抵抗が高くなったりする虞がある。
【００４８】
積層セラミックコンデンサ１では、第１外部電極４の幅Ｗ方向における厚みが最も大きい箇所が、第２外部電極６，８のそれぞれの幅Ｗ方向における厚みが最も大きい箇所よりも厚くしてもよい。そうすると、第１外部電極４と第３のランド９３との間の距離が短くすることができる。したがって、第１外部電極４と第３のランド９３とを確実に接続でき、かつ、第１外部電極４と第３のランド９３との間の電気抵抗を低くすることができる。すなわち、積層セラミックコンデンサ１は、優れた実装性を有する。
【００４９】
なお、第１外部電極４の幅Ｗ方向における厚みが最も大きい箇所は、積層セラミックコンデンサ１を第３面２ｃまたは第４面２ｄから第１外部電極４に向かって研磨して現れる断面の厚みを測定することにより確認できる。
【００５０】
また、第２外部電極６の幅Ｗ方向における厚みが最も大きい箇所は、積層セラミックコンデンサ１を第３面２ｃから第２外部電極６に向かって研磨して現れる断面の厚みを測定することにより確認できる。
【００５１】
また、第２外部電極８の幅Ｗ方向における厚みが最も大きい箇所は、積層セラミックコンデンサ１を第４面２ｄから第２外部電極８に向かって研磨して、現れる断面の厚みを測定することにより確認できる。
【００５２】
積層セラミックコンデンサ１の上面である第１面２ａは、長さＬ方向の稜線部３ａ，３ｂの角部が丸みがつくように研磨され、その曲率半径（以下、Ｒ量と表記することがある）が７０μｍ以下である。そして、より好ましくは、Ｒ量は３０μｍ以上７０μｍ以下である。
【００５３】
このように、積層セラミックコンデンサ１の上面（第１面２ａ）の長さＬ方向の稜線部３ａ，３ｂのＲ量が７０μｍ以下であるため、吸着ノズルによる吸着に必要な吸着面積が上面（第１面２ａ）に確実に確保される。この結果、実装基板への実装時などに、吸着ノズルが積層セラミックコンデンサ１の上面（第１面２ａ）を吸着し易く、吸着ノズルによる吸着ミスを低減することができる。
【００５４】
また、積層セラミックコンデンサ１の上面（第１面２ａ）の長さＬ方向の稜線部３ａ，３ｂのＲ量を３０μｍ以上にすると、稜線部３ａ，３ｂが角張らず、機械的衝撃が稜線部３ａ，３ｂに加わっても、稜線部３ａ，３ｂが欠けるなどの不具合が生じ難い。
【００５５】
積層セラミック素子２は、幅Ｗ方向（積層方向）において、複数の内層用セラミック層１０と、複数の内層用セラミック層１０同士の界面に配設された複数の第１内部電極２０および第２内部電極２２と、複数の内層用セラミック層１０を挟むように前後に配設された外層用セラミック層１２とで構成された積層体構造を有している。
【００５６】
第１内部電極２０は、第１対向部２３ａと、第１対向部２３ａの中央部から厚みＴ方向の下方に延在している第３引出部２８とを有する。第３引出部２８は、積層セラミック素子２の第２面２ｂの中央部に引き出されて第１外部電極４の第１本体部４ａに電気的に接続されている。
【００５７】
そして、第１内部電極２０の対向部２３ａの第２面２ｂ側の第１端縁２３ａ１と積層セラミック素子２の第２面２ｂとの間にはギャップＧＰ１が設けられる。また、第１内部電極２０の対向部２３ａの第１面２ａ側の第２端縁２３ａ２と積層セラミック素子２の第１面２ａとの間にはギャップＧＰ２が設けられる。このギャップＧＰ１の幅は、ギャップＧＰ２の幅よりも小さく設定されている。これらギャップＧＰ１およびギャップＧＰ２の厚みは、積層セラミックコンデンサ１を幅Ｗ方向（積層方向）に研磨し、それによって現れた内部電極をＮＩＫＯＮ製のＭＭ−６０にて２０倍の倍率で投影することによって比較される。
なお、ＧＰ１は０．０４９ｍｍ以上０．０５５ｍｍ以下であり、ＧＰ２は、０．０５６ｍｍ以上０．０６３ｍｍ以下である。
【００５８】
第２内部電極２２は、第２対向部２３ｂと、第２対向部２３ｂの左側端部から厚みＴ方向の下方に延在している第１引出部２４と、第２対向部２３ｂの右側端部から厚みＴ方向の下方に延在している第２引出部２６とを有する。第１引出部２４は、積層セラミック素子２の第２面２ｂの左側端部に引き出されて第２外部電極６の第２本体部６ａに電気的に接続されている。第２引出部２６は、積層セラミック素子２の第２面２ｂの右側端部に引き出されて第２外部電極８の第２本体部８ａに電気的に接続されている。
【００５９】
そして、第２内部電極２２の対向部２３ｂの第２面２ｂ側の第１端縁２３ｂ１と積層セラミック素子２の第２面２ｂとの間にはギャップＧＰ３が設けられる。また、第２内部電極２２の対向部２３ｂの第１面２ａ側の第２端縁２３ｂ２と積層セラミック素子２の第１面２ａとの間にはギャップＧＰ４が設けられる。このギャップＧＰ３の幅は、ギャップＧＰ４の幅よりも小さく設定されている。これらギャップＧＰ３およびギャップＧＰ４の厚みは、積層セラミックコンデンサ１を幅Ｗ方向（積層方向）に研磨し、それによって現れた内部電極をＮＩＫＯＮ製のＭＭ−６０にて２０倍の倍率で投影することによって比較される。
【００６０】
このように、第１内部電極２０の対向部２３ａの第２面２ｂ側の第１端縁２３ａ１と積層セラミック素子２の第２面２ｂとの間に設けられるギャップＧＰ１の幅が、第１内部電極２０の対向部２３ａの第１面２ａ側の第２端縁２３ａ２と積層セラミック素子２の第１面２ａとの間に設けられるギャップＧＰ２の幅よりも小さく設定されており、かつ、第２内部電極２２の対向部２３ｂの第２面２ｂ側の第１端縁２３ｂ１と積層セラミック素子２の第２面２ｂとの間に設けられるギャップＧＰ３の幅が、第２内部電極２２の対向部２３ｂの第１面２ａ側の第２端縁２３ｂ２と積層セラミック素子２の第１面２ａとの間に設けられるギャップＧＰ４の幅よりも小さく設定されているので、積層セラミック素子２の第１面２ａや該第１面２ａの稜線部あるいは角部等に対する機械的衝撃による欠けや割れに起因する、内部電極が露出する問題を回避することができる。その結果、積層セラミックコンデンサの電子部品としての信頼性が向上しうる。
【００６１】
ここで、図１６（ａ）は、本発明に係る積層セラミック電子部品のさらなる変形例における第５面の模式的正面図であり、図１６（ｂ）は、図１６（ａ）の線ＶＩ−ＶＩにおける模式的断面図である。図１７（ａ）は、図１６（ｂ）の線ＶＩＩ−ＶＩＩにおける模式的断面図であり、図１７（ｂ）は、図１６（ｂ）の線ＶＩＩＩ−ＶＩＩＩにおける模式的断面図である。なお、図１６および図１７において、図１ないし図３に示す積層セラミックコンデンサ１の部品や部分と同一の部品や部分には、同じ符号を付してその詳細な説明は省略する。
【００６２】
図１７（ａ）に示されるように、第２本体部６ａは、長さＬ方向の外側（長さＬ方向における第３面２ｃ側および第４面２ｄ側のそれぞれの方向）に向かって薄くなっている。同様に、第２本体部８ｂは、長さＬ方向の外側（長さＬ方向における第３面２ｃ側および第４面２ｄ側のそれぞれの方向）に向かって薄くなっている。
【００６３】
積層セラミックコンデンサ１では、第２内部電極２２の第１引出部２４および第２引出部２６は、第２外部電極６，８のうち、最も厚く、水分に対するシール性の優れた部分と長さＬ方向において重なっている。このため、第２内部電極２２に水分が侵入しにくい。したがって、積層セラミックコンデンサ１は、優れた耐湿性を有する。
【００６４】
ところで、第２内部電極２２の第１引出部２４および第２引出部２６と、第２外部電極６，８のうち、最も厚く、水分に対するシール性の優れた部分とが長さＬ方向において重なるように第１引出部２４および第２引出部２６を設けるためには、第１引出部２４および第２引出部２６を、ある程度長さＬ方向における内側に配する必要がある。その場合、特許文献１に記載のように、引出部の外側端辺と対向部の外側端辺とが直線状に位置するように内部電極を設けると、内部電極の対向面積が小さくなる。したがって、特許文献１に記載のコンデンサにおいて耐湿性を向上しようとすると、大きな容量が確保できないという問題が生じる。
【００６５】
そこで、上記課題を解決するため、第２対向部２３ｂは、第１引出部２４よりも長さＬ方向の外側（長さＬ方向における第３面２ｃ側）にまで至るように設けるようにし、かつ、第２引出部２６よりも長さＬ方向の外側（長さＬ方向における第４面２ｄ側）にまで至るように設けるようにしてもよい。そうすると、第２対向部２３ｂの面積を大きくすることができる。したがって、このような積層セラミックコンデンサ１であれば、第１内部電極２０と第２内部電極２２との対向面積を大きくすることができる。よって、積層セラミックコンデンサ１の容量を大きくすることができる。このようにすることで、積層セラミックコンデンサ１を、大きな容量を有するようにし、かつ優れた耐湿性を有することができる。
【００６６】
具体的には、第２外部電極６，８、第１外部電極４が設けられた積層セラミックコンデンサ１の長さＬ方向の寸法が２．００ｍｍ以上２．１０ｍｍ以下、厚みＴ方向の寸法が０．７ｍｍ以上１．０ｍｍ以下、幅Ｗ方向の寸法が１．２０ｍｍ以上１．４０ｍｍ以下のときに４７．０μＦ以上４８．０μＦ以下の静電容量を得ることができる。
【００６７】
なお、第２対向部２３ｂの、第１引出部２４よりも長さＬ方向の外側に至る部分において、長さＬ方向と厚みＴ方向が直交する箇所が面取りされており、第２対向部２３ｂの第３面２ｃ側の先端部から、第１引出部２４における第３面２ｃ側の端部までの長さが４０μｍ以上６０μｍ以下であることが好ましい。第２対向部２３ｂの、第１引出部２４よりも長さＬ方向の外側に至る部分において、長さＬ方向と厚みＴ方向が直交する箇所が面取りされており、第２対向部２３ｂの第４面２ｄ側の先端部から、第２引出部２６における第３面２ｃ側の端部までの長さが４０μｍ以上６０μｍ以下であることが好ましい。
【００６８】
第２対向部２３ｂの第３面２ｃ側の先端部から、第１引出部２４における第３面２ｃ側の端部までの長さと第２対向部２３の第４面２ｄ側の先端部から、第２引出部２６における第３面２ｃ側の端部までの長さは、積層セラミックコンデンサ１の第５面２ｅまたは第６面２ｆから積層セラミックコンデンサ１の中央部に向かって研磨し、それにより現れた内部電極をＮＩＫＯＮ製のＭＭ−６０にて２０倍の倍率で観察することによって測定することができる。
【００６９】
なお、静電容量は、アジレントテクノロジー製の測定器ＨＰ４２６８Ａにて１２０Ｈｚ０．５Ｖｒｍｓの条件下で測定することができる。
【００７０】
図５（Ｉ）は、図１のＩ−Ｉの位置（積層セラミック素子２の最外層の近傍の位置）の第１内部電極２０および第３引出部２８を示す。図５（ＩＩ）は、図１のＩＩ−ＩＩの位置（積層セラミック素子２の最外層から幅Ｗの１／４に配設された層（以下、１／４層と称する）の近傍の位置）の第１内部電極２０および第３引出部２８を示す。図５（ＩＩＩ）は、図１のＩＩＩ−ＩＩＩの位置（積層セラミック素子２の最外層から幅Ｗの１／２に配設された層（以下、中央層と称する）の近傍の位置）の第１内部電極２０および第３引出部２８を示す。
【００７１】
積層セラミック素子２の中央層近傍に配設されている第１内部電極２０の第３引出部２８の先端の幅Ｅは、積層セラミック素子２の最外層近傍に配設されている第１内部電極２０の第３引出部２８の先端の幅Ｆより大きく設定されている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第３引出部２８の先端の幅が徐々に大きくなっている。
【００７２】
図６（Ｉ）は、図１のＩ−Ｉの位置の第２内部電極２２ならびに第１引出部２４および第２引出部２６を示す。図６（ＩＩ）は、図１のＩＩ−ＩＩの位置の第２内部電極２２ならびに第１引出部２４および第２引出部２６を示す。図６（ＩＩＩ）は、図１のＩＩＩ−ＩＩＩの位置の第２内部電極２２ならびに第１引出部２４および第２引出部２６を示す。
【００７３】
積層セラミック素子２の中央層近傍に配設されている第２内部電極２２の第１引出部２４および第２引出部２６の先端の幅Ｇは、積層セラミック素子２の最外層近傍に配設されている第２内部電極２２の第１引出部２４および第２引出部２６の先端の幅Ｈより大きく設定されている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第１引出部２４および第２引出部２６の先端の幅が徐々に大きくなっている。
【００７４】
さらに、図４に示すように、積層セラミック素子２の中央層近傍に配設されている第２内部電極２２の第１引出部２４の先端は、積層セラミック素子２の第３面（端面）２ｃから距離Ｃを有している。同様に、積層セラミック素子２の中央層近傍に配設されている第２内部電極２２の第２引出部２６の先端も、積層セラミック素子２の第４面（端面）２ｄから距離Ｃを有している。また、積層セラミック素子２の最外層近傍に配設されている第２内部電極２２の第１引出部２４の先端は、積層セラミック素子２の第３面２ｃから距離Ｄを有している。同様に、積層セラミック素子２の最外層近傍に配設されている第２内部電極２２の第２引出部２６の先端も、積層セラミック素子２の第４面２ｄから距離Ｄを有している。そして、距離Ｄが距離Ｃより大きく設定されている。
なお、距離Ｃは０．０８５ｍｍ以上０．０９７ｍｍ以下であり、距離Ｄは０．０９８ｍｍ以上０．１４０ｍｍ以下である。
【００７５】
ここで、距離Ｄが距離Ｃより大きくなるようにするため、積層セラミック素子２の最外層近傍に配設されている第２内部電極２２の第１引出部２４および第２引出部２６は傾斜部２９を有しており、先端の位置が中央寄りになっている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第１引出部２４および第２引出部２６の傾斜部２９の傾斜角度を大きくすることによって、先端の位置が徐々に外側になっている。
【００７６】
表１は、Ｉ−Ｉの位置（最外層近傍の位置）、ＩＩ−ＩＩの位置およびＩＩＩ−ＩＩＩの位置（中央層近傍の位置）での、第１引出部２４（第２引出部２６）の先端と積層セラミック素子２の第３面２ｃ（第４面２ｄ）との間の距離、第１引出部２４および第２引出部２６の先端の幅ならびに第３引出部２８の先端の幅の具体的数値の一例を示す。なお、表１中のαは、中央層近傍での第１引出部２４（第２引出部２６）の先端と積層セラミック素子２の第３面２ｃ（第４面２ｄ）との間の距離Ｃと等しい数値である。
【００７７】
【表１】
2014241452.tif 000003
【００７８】
このように、距離Ｄが距離Ｃより大きく設定されているので、積層セラミック素子２の最外層近傍にクラックが発生し難い積層セラミックコンデンサ１を得ることができる。
【００７９】
また、積層セラミック素子２の中央層近傍に配設されている第２内部電極２２の第１引出部２４および第２引出部２６の先端の幅Ｇが、積層セラミック素子２の最外層近傍に配設されている第２内部電極２２の第１引出部２４および第２引出部２６の先端の幅Ｈより大きく設定されているので、積層セラミック素子２の最外層近傍にクラックがより一層発生し難くなる。
【００８０】
さらに、積層セラミック素子２の中央層近傍に配設されている第１内部電極２０の第３引出部２８の先端の幅Ｅが、積層セラミック素子２の最外層近傍に配設されている第１内部電極２０の第３引出部２８の先端の幅Ｆより大きく設定されることにより、積層セラミック素子２の中央層近傍における第１外部電極４と第２外部電極６，８の間の電気的距離が短くなり、積層セラミック素子２の最外層近傍における第１外部電極４と第２外部電極６，８の間の電気的距離とが略等しくなる。この結果、等価直列インダクタンス（ＥＳＬ）の均一化がなされると共に、等価直列インダクタンス（ＥＳＬ）が低減される。
【００８１】
ところで、積層セラミックコンデンサの耐湿性は、内部電極の対向部への水分の侵入のしやすさに左右される。内部電極の対向部に水分が侵入しやすいと積層セラミックコンデンサの耐湿性は悪くなる。このため、積層セラミックコンデンサの耐湿性をよくするためには、内部電極の対向部に水分が侵入しにくくする必要がある。対向部に水分が侵入しにくくする方法としては、例えば、引出部の長さを長くすることが考えられる。しかしながら、引出部の長さを長くすると対向部の面積が小さくなるため、容量が小さくなる傾向にある。
【００８２】
図１８は、本発明に係る積層セラミック電子部品のさらなる変形例における模式的断面図である。なお、図１８において、図１ないし図３に示す積層セラミックコンデンサ１の部品や部分と同一の部品や部分には、同じ符号を付してその詳細な説明は省略する。
【００８３】
そこで、積層セラミックコンデンサ１では、第１および第２対向部２３ａ，２３ｂが、それぞれ、第１引出部２４、第２引出部２６および第３引出部２８の最も第１面２ａ側に位置する部分よりも第２面２ｂ側に位置する部分を有する。このため、第１引出部２４、第２引出部２６および第３引出部２８の長さを確保して耐湿性の劣化を抑制しつつ、第１対向部２３ａと第２対向部２３ｂとの対向面積を大きくできるので、容量を大きくすることができる。
【００８４】
すなわち、図１８（ａ）に示されるように、第２対向部２３ｂは、厚みＴ方向から視た際に、長さＬ方向において第１引出部２４および第２引出部２６が設けられていない領域（第１端縁２３ｂ１）において、第２面２ｂ側に突出する第２突出部２３ｂ３，２３ｂ４を含むようにしてもよい。また、図１８（ｂ）に示されるように、第１対向部２３ａは、厚みＴ方向から視た際に、長さＬ方向において第３引出部２８が設けられていない領域（第１端縁２３ａ１）において、第２面２ｂ側に突出する第１突出部２３ａ３，２３ａ４を含むようにしてもよい。そうすると、幅Ｗ方向において、第１突出部２３ａ３と第２突出部２３ｂ３とが対向する。幅Ｗ方向において、第１突出部２３ａ４と第２突出部２３ｂ４とが対向している。このため、第１突出部２３ａ３，２３ａ４および第２突出部２３ｂ３，２３ｂ４が設けられた分、容量が大きくすることができる。しかしながら、第１引出部２４、第２引出部２６および第３引出部２８の長さは、第１突出部２３ａ３，２３ａ４および第２突出部２３ｂ３，２３ｂ４が設けられていないときと同様である。したがって、このような積層セラミックコンデンサ１によると、耐湿性は劣化しうることなく、容量を大きくすることができる。
なお、第１突出部２３ａ３，２３ａ４、第２突出部２３ｂ３，２３ｂ４の厚みＴ方向の長さは０．００３ｍｍ以上０．００７ｍｍ以下である。
【００８５】
なお、第１対向部２３ａおよび第２対向部２３ｂの形状は、積層セラミックコンデンサ１を第５面２ｅまたは第６面２ｆから幅Ｗ方向に研磨することによって現れる第１対向部２３ａおよび第２対向部２３ｂをＮＩＫＯＮ製のＭＭ−６０にて、２０倍の倍率で観察することによって確認することができる。
【００８６】
また、図１４に示すような実装基板９０が幅Ｗ方向に沿って撓んだ場合、あるいはリフロー時においては、積層セラミックコンデンサ１に応力が加わる。積層セラミックコンデンサ１への応力は、積層セラミック素子２の、第２外部電極６，８の第３面２ｃおよび第４面２ｄ上に位置する第３折り返し部６ｃ，８ｃと第３面２ｃおよび第４面２ｄとが接している部分に集中しやすい。このため、第３折り返し部６ｃ，８ｃと第３面２ｃおよび第４面２ｄとが接している部分から積層セラミック素子２にクラックが発生しやすい。
【００８７】
図１９は、本発明に係る積層セラミック電子部品のさらなる変形例における模式的断面図である。なお、図１９において、図１ないし図３に示す積層セラミックコンデンサ１の部品や部分と同一の部品や部分には、同じ符号を付してその詳細な説明は省略する。
【００８８】
上記課題を解決するために、積層セラミックコンデンサ１では、図１９（ａ）および（ｂ）に示されるように、第２外部電極６の第３面２ｃ上に位置する第３折り返し部６ｃと、第２外部電極８の第４面２ｄの上に位置する第３折り返し部８ｃとが、それぞれ、第１対向部２３ａと第２対向部２３ｂとが幅Ｗ方向に対向している領域よりも厚みＴ方向における第１面２ａ側に位置してもよい。すなわち、第３折り返し部６ｃ，８ｃは、厚みＴ方向において、第１対向部２３ａと第２対向部２３ｂとが幅Ｗ方向に対向している部分と重なるようにしてもよい。そうすると、第３折り返し部６ｃ，８ｃと第３面２ｃおよび第４面２ｄとが接している部分から積層セラミック素子２にクラックが発生し難くすることができる。この理由としては、以下の理由が考えられる。
【００８９】
焼成時において、導電性ペースト層の収縮量は、セラミックグリーンシートの収縮量よりも大きい。このため、単位体積当たりにおいて導電性ペースト層が多く存在する領域における圧縮応力が相対的に大きくなり、単位面積当たりにおいて導電性ペースト層の存在割合が低い領域における圧縮応力が相対的に小さくなる。具体的には、厚みＴ方向において、第１引出部２４、第２引出部２６および第３引出部２８が存在している領域における圧縮応力は相対的に小さく、厚みＴ方向において、第１対向部２３ａおよび第２対向部２３ｂが存在している領域における圧縮応力は相対的に大きい。よって、例えば、第３折り返し部６ｃ，８ｃと第３面２ｃおよび第４面２ｄとが接している部分が厚みＴ方向において、第１引出部２４，第２引出部２６および第３引出部２８が存在している領域に位置していると、第３折り返し部６ｃ，８ｃと第３面２ｃおよび第４面２ｄとが接している部分に引張応力が生じやすくなるため、クラックが発生しやすくなる。それに対して、上記の積層セラミックコンデンサ１のように、第３折り返し部６ｃ，８ｃと第３面２ｃおよび第４面２ｄとが接している部分が厚みＴ方向において、第１対向部２３ａと第２対向部２３ｂとが幅Ｗ方向に対向している、大きな圧縮応力を有する領域に位置していると、第３折り返し部６ｃ，８ｃと第３面２ｃおよび第４面２ｄとが接している部分に引張応力が生じ難くすることができる。したがって、クラックが発生し難い。
なお、第３折り返し部６ｃ，８ｃの厚みＴ方向の長さは０．１２ｍｍ以上０．２０ｍｍ以下である。また、第２内部電極２２の対向部２３ｂの第３面２ｃ側の第３端縁２３ｂ５と、積層セラミック素子２の第３面２ｃとの間のギャップＧＰ５、および、第２内部電極２２の対向部２３ｂの第４面２ｄ側の第４端縁２３ｂ６と、積層セラミック素子２の第４面２ｄとの間のギャップＧＰ６は、それぞれ０．０４ｍｍ以上０．０８ｍｍ以下である。
【００９０】
なお、第３折り返し部６ｃ，８ｃと、第１対向部２３ａおよび第２対向部２３ｂとの位置関係は、積層セラミックコンデンサ１を第５面２ｅまたは第６面２ｆから幅Ｗ方向に研磨することによって現れる断面をＮＩＫＯＮ製のＭＭ−６０を用いて、２０倍の倍率で観察することによって確認することができる。
【００９１】
さらに、実装された積層セラミックコンデンサ１の等価直列インダクタンス（ＥＳＬ）を低くする観点からは、カレントループ（ｃｕｒｒｅｎｔ  ｌｏｏｐ）を短くすることが好ましい。このため、第１引出部２４、第２引出部２６および第３引出部２８の長さＬ方向に沿った幅を広くすることが好ましい。しかしながら、第１引出部２４、第２引出部２６および第３引出部２８の幅を広くすると、外部電極の先端からそれぞれの引出部までの距離が短くなるため、引出部に水分が侵入しやすくなる。よって、耐湿性が低下する傾向にある。
【００９２】
本発明者らは、鋭意研究の結果、第１内部電極２０、第１外部電極４を正極に接続し、第２内部電極２２、第２外部電極６，８を負極に接続した場合、正極側においては、第１外部電極４の先端から第３引出部２８までの距離が短いと耐湿性が低下するものの、負極側においては、第２外部電極６，８の先端から第１引出部２４および第２引出部２６までの距離が短くとも耐湿性が低下しにくいことを見出した。
【００９３】
図２０は、本発明に係る積層セラミック電子部品のさらなる変形例における模式的断面図である。なお、図２０において、図１ないし図３に示す積層セラミックコンデンサ１の部品や部分と同一の部品や部分には、同じ符号を付してその詳細な説明は省略する。
【００９４】
そして、本発明者らは、この知見を元に、図２０（ａ）および（ｂ）に示されるように、Ｌ３＞Ｌ１かつＬ３＞Ｌ２とし、第１内部電極２０（正極）の第３引出部２８の長さＬ方向における寸法Ｌ３を大きくすることによりＥＳＬを低くしつつ、Ｌ６＞Ｌ４かつＬ７＞Ｌ５とし、第１外部電極４の先端から第３引出部２８までの距離を長くすることにより優れた耐湿性を実現できることに想到した。
【００９５】
ここで、Ｌ１は、第１引出部２４の長さＬ方向に沿った寸法であり、Ｌ２は、第２引出部２６の長さＬ方向に沿った寸法であり、Ｌ３は、第３引出部２８の長さＬ方向に沿った寸法である。また、Ｌ４は、長さＬ方向において、第２外部電極６の第１引出部２４よりも第１外部電極４側に位置する部分の長さＬ方向に沿った寸法であり、Ｌ５は、長さＬ方向において、第２外部電極８の第２引出部２６よりも第１外部電極４側に位置する部分の長さＬ方向に沿った寸法である。さらに、Ｌ６は、長さＬ方向において、第１外部電極４の第３引出部２８よりも第２外部電極６側に位置する部分の長さＬ方向に沿った寸法であり、Ｌ７は、長さＬ方向において、第１外部電極４の第３引出部２８よりも第２外部電極８側に位置する部分の長さＬ方向に沿った寸法である。
【００９６】
すなわち、積層セラミックコンデンサ１では、下記の式（１）〜式（４）が満たされているため、積層セラミックコンデンサ１の優れた耐湿性を維持しつつ、実装された積層セラミックコンデンサ１のＥＳＬを低くすることができる。
【００９７】
Ｌ３＞Ｌ１    ………    （１）
Ｌ３＞Ｌ２    ………    （２）
Ｌ６＞Ｌ４    ………    （３）
Ｌ７＞Ｌ５    ………    （４）
【００９８】
なお、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、Ｌ７の寸法は、積層セラミックコンデンサ１を第５面２ｅまたは第６面２ｆから幅Ｗ方向に研磨することによって現れる内部電極をＮＩＫＯＮ製のＭＭ−６０にて、２０倍の倍率で観察することによって確認することができる。
【００９９】
また、第１内部電極２０（正極）側においては、第１外部電極４の先端から第３引出部２８までの距離が短いと耐湿性が低下するものの、第２内部電極２２（負極）側においては、第２外部電極６，８の先端から第１引出部２４および第２引出部２６までの距離が短くとも耐湿性が低下しにくい理由としては、以下の理由が考えられる。積層セラミックコンデンサの内部に水が浸入すると、下記式（５）のように、プロトン（Ｈ+）が発生する。式（５）の反応は、正極側でのみ発生し、負極側では発生しない。正極で発生したプロトンが負極に移動することにより、積層セラミックコンデンサの絶縁抵抗（ＩＲ）が低下する。
【０１００】
Ｈ2Ｏ→Ｈ+＋１／２Ｏ2＋２ｅ−      ………（５）
【０１０１】
よって、正極においてプロトンの発生を抑制することができれば絶縁抵抗（ＩＲ）の低下を抑制できるため、積層セラミックコンデンサの耐湿性を向上することができる。したがって、第２外部電極６，８の先端から第１引出部２４および第２引出部２６までの距離が短く、第２内部電極２２（負極）に水分が到達しやすくても耐湿性は低下しない。一方、第１外部電極４の先端から第３引出部２８までの距離が短いと第１内部電極２０（正極）に水分が到達しやすくなるため、耐湿性が低下する。
【０１０２】
広面積の第１内部電極２０と第２内部電極２２とは、幅Ｗ方向において、誘電体材料からなる内層用セラミック層１０を介して対向している。この第１内部電極２０と第２内部電極２２とが、内層用セラミック層１０を介して対向している部分（第１内部電極２０の第１対向部２３ａと第２内部電極２２の第２対向部２３ｂとが対向している部分）に静電容量が形成されている。第１内部電極２０および第２内部電極２２は、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、または、これら金属の合金などからなる。また、内層用セラミック層１０および外層用セラミック層１２は、チタン酸バリウム系材料、チタン酸ストロンチウム系材料などからなる。
【０１０３】
以上の構成からなる積層セラミックコンデンサ１では、第１内部電極２０および第２内部電極２２が積層セラミックコンデンサ１の第２面２ｂ（言い換えると、実装面）に垂直に配置されており、積層方向（セラミック層１０，１２が重ねられる方向）が第２面２ｂ（言い換えると、実装面）に対して平行である。
【０１０４】
２．積層セラミック電子部品の製造方法
次に、前述の積層セラミックコンデンサ１の製造方法を説明する。図２１は、積層セラミックコンデンサ１の製造方法を示すフローチャートである。
【０１０５】
工程Ｓ１で、チタン酸バリウム系材料またはチタン酸ストロンチウム系材料からなるセラミック粉末に、有機バインダ、分散剤および可塑剤などが添加されて、シート成形用スラリーが作製される。次に、シート成形用スラリーは、ドクターブレード法によって、内層もしくは外層用セラミックグリーンシートに成形される。
【０１０６】
次に、工程Ｓ２で、内層用セラミックグリーンシート上に、Ａｇを含有する内部電極ペーストがスクリーン印刷法で塗布され、第１内部電極２０および第２内部電極２２となるべき電極ペースト膜が形成される。
【０１０７】
次に、工程Ｓ３で、電極ペースト膜が形成された内層用セラミックグリーンシートは、第１内部電極２０の電極ペースト膜と第２内部電極２２の電極ペースト膜とが交互になるように複数枚積層される。さらに、複数枚の外層用セラミックグリーンシートが、積層された内層用セラミックグリーンシートを挟むように積層されて圧着される。この積層セラミックグリーンシートは、個々の積層セラミック素子２となるべき寸法に切断され、複数の未焼成の積層セラミック素子２とされる。
【０１０８】
未焼成の積層セラミック素子２は、実装面（第２面２ｂ）の側がホルダによって保持された状態で、上面（第１面２ａ）の長さＬ方向の稜線部３ａ，３ｂが所定時間バレル研磨され、稜線部３ａ，３ｂのＲ量が約７０μｍになるまで研磨される。その後、更に、サンドブラスト研磨によって、所望のＲ量になるまで所定時間研磨される。
【０１０９】
ここで、バレル研磨およびサンドブラスト研磨の研磨条件を決定するために、積層セラミック素子２のサンプルが作製され、以下の方法でＲ量の測定が行われる。測定器は、ＫＥＹＥＮＣＥデジタルマイクロスコープＶＨＸシリーズである。
【０１１０】
積層セラミック素子２のサンプルは、実装面（第２面２ｂ）の側が樹脂で固められる。その後、上面（第１面２ａ）の長さＬ方向の稜線部３ａ，３ｂが、所定時間バレル研磨やサンドブラスト研磨される。
【０１１１】
次に、図２２（ａ）に示すように、Ｒ研磨された稜線部３ａ，３ｂが測定器で観察され、Ｒの始点Ｐ１と終点Ｐ２とが指定される。その後、始点Ｐ１と終点Ｐ２の間の中央点Ｐ３が指定される。
【０１１２】
次に、図２２（ｂ）に示すように、始点Ｐ１と中央点Ｐ３と終点Ｐ２とを通る円Ｑが作画された後、円Ｑの半径が測定されてＲ量が算出される。
【０１１３】
次に、工程Ｓ４で、未焼成の積層セラミック素子２は、脱バインダ処理された後、焼成され、焼結した積層セラミック素子２とされる。内層用および外層用セラミックグリーンシートと電極ペースト膜とは同時焼成され、内層用セラミックグリーンシートは内層用セラミック層１０となり、外層用セラミックグリーンシートは外層用セラミック層１２となり、電極ペースト膜は第１内部電極２０もしくは第２内部電極２２となる。
【０１１４】
次に、工程Ｓ５で、焼結した積層セラミック素子２の表面に、１回目の外部電極ペースト（ＡｇＰｄ合金ペースト）の塗布が行われる。１回目の外部電極ペーストの塗布は、第１外部電極４の外部電極ペーストを塗布すると共に、第２外部電極６，８の１回目の外部電極ペーストを塗布する。
【０１１５】
１回目の外部電極ペーストの塗布は、図２３に示す塗布装置３０を使用してローラ転写法で行われる。塗布装置３０は、所定の間隔で配置されている一対の塗布部３２ａ，３２ｂを備えている。
ここで、積層セラミックコンデンサ１を製造する場合は、一方の塗布部３２ｂのペースト槽４０ｂに外部電極ペースト５０を入れないでおく。
【０１１６】
塗布部３２ａは、塗布ローラ３４ａと、塗布ローラ３４ａに圧接したスクレーパ３６ａと、スクレーパ３６ａの上流側に配設されて塗布ローラ３４ａに圧接した転写ローラ３８ａと、ペースト槽４０ａとを備えている。同様に、塗布部３２ｂも、塗布ローラ３４ｂと、塗布ローラ３４ｂに圧接したスクレーパ３６ｂと、スクレーパ３６ｂの上流側に配設されて塗布ローラ３４ｂに圧接した転写ローラ３８ｂと、ペースト槽４０ｂとを備えている。
【０１１７】
塗布ローラ３４ａの外周面には、図２４に示すように、積層セラミックコンデンサ１の第１外部電極４に対応する位置に、外周方向に延在している溝４２が形成され、第２外部電極６，８に対応する位置に、それぞれ外周方向に延在している溝４４，４８が形成されている。図示しないけれども、塗布ローラ３４ｂの外周面にも、第１外部電極４に対応する位置に、外周方向に延在している溝４２が形成され、第２外部電極６，８に対応する位置に、それぞれ外周方向に延在している溝４４，４８が形成されている。
【０１１８】
塗布ローラ３４ａ，３４ｂの回転軸５２の方向において、塗布ローラ３４ａ，３４ｂの中央部に形成した溝４２の幅は、第１外部電極４の幅と略等しい寸法に設定されている。塗布ローラ３４ａ，３４ｂの回転軸５２の方向において、塗布ローラ３４ａ，３４ｂの左右の端部に形成した溝４４，４８の幅は、第２外部電極６，８の幅と略等しい寸法に設定されている。溝４２，４４，４８の横断面の形状は、矩形、Ｕ形、三角形、半円形などである。
【０１１９】
スクレーパ３６ａ，３６ｂは、それぞれ転写ローラ３８ａ，３８ｂによって塗布ローラ３４ａ，３４ｂの外周表面に供給されて付着した外部電極ペースト５０のうち余分なものを掻き落とすと同時に、溝４２，４４，４８に外部電極ペースト５０を充填させるためのものである。
【０１２０】
転写ローラ３８ａ，３８ｂは、それぞれペースト槽４０ａ，４０ｂに入っている外部電極ペースト５０を取り出して、塗布ローラ３４ａ，３４ｂに供給するためのものである。
【０１２１】
複数の積層セラミック素子２は、長さＬ方向の両端面である第３面２ｃおよび第４面２ｄがそれぞれ一対のキャリアテープ４９に貼り付けられて挟持されることにより、一対のキャリアテープ４９によって、塗布装置３０の塗布部３２ａと塗布部３２ｂの間を搬送される。そして、塗布ローラ３４ａ，３４ｂの回転軸５２に対して長さＬ方向が平行になるように配設された積層セラミック素子２が、塗布ローラ３４ａと塗布ローラ３４ｂとの間を通るときに、塗布ローラ３４ａ，３４ｂによって両側から押し付けられる。
【０１２２】
このとき、図２５に示すように、塗布ローラ３４ａの溝４２，４４，４８に充填されている外部電極ペースト５０の一部が、積層セラミック素子２の第２面２ｂに、第１外部電極４および第２外部電極６，８のパターン形状に合わせて転写され塗布される。すなわち、第１外部電極４の外部電極ペースト５０および第２外部電極６，８の１回目の外部電極ペースト５０が、積層セラミック素子２に付与される。
【０１２３】
この場合、溝４２の幅が溝４４，４８の幅より広いので、第１外部電極４の外部電極ペースト５０の塗布厚みは厚く、第２外部電極６，８の外部電極ペースト５０の塗布厚みは薄くなる。
【０１２４】
また、塗布ローラ３４ａ，３４ｂが積層セラミック素子２に対して強く押し付けられることで、第１外部電極４および第２外部電極６，８において、それぞれの第１折り返し部４ｂおよび第２折り返し部６ｂ，８ｂの幅が、第１本体部４ａおよび第２本体部６ａ，８ａの幅よりも大きくなるように形成することができる。
【０１２５】
一方、塗布ローラ３４ａ，３４に対する積層セラミック素子２の押し付け量を少なくすると、図１０に示されるような複数の凸部４ｂ１，４ｂ２を有する第１外部電極４を形成することができる。
【０１２６】
１回目の外部電極ペースト塗布工程は、第１外部電極４の外部電極ペースト５０を塗布すると共に、第２外部電極６，８の１回目の外部電極ペースト５０を塗布するため、効率良く外部電極が形成される。
なお、キャリアテープ４９による積層セラミック素子２の搬送速度と、塗布ローラ３４ａ，３４ｂの外周速度とは略等しい速度に設定される。
【０１２７】
次に、工程Ｓ６で、積層セラミック素子２に塗布された第１外部電極４の外部電極ペースト５０および第２外部電極６，８の１回目の外部電極ペースト５０が焼き付けられる。これにより、第１外部電極４および第２外部電極６，８の１回目の外部電極部分が形成される。このとき、第１外部電極４の電極厚みは厚く、第２外部電極６，８の電極厚みは薄い。
なお、工程Ｓ６を省略して、工程Ｓ５から直接に工程Ｓ７へ移行して、工程Ｓ８でまとめて第１外部電極４および第２外部電極６，８を焼き付けてもよい。
【０１２８】
次に、工程Ｓ７で、積層セラミック素子２の表面に、２回目の外部電極ペースト（ＡｇＰｄ合金ペースト）の塗布が行われる。２回目の外部電極ペーストの塗布は、第２外部電極６，８の２回目の外部電極ペーストのみを塗布する。
【０１２９】
２回目の外部電極ペーストの塗布は、１回目の外部電極ペーストの塗布に用いた図２３に示す塗布装置３０において、スクレーパ３６ａ，３６ｂを図２６に示すスクレーパ３７ａ，３７ｂに置き換えたものと同様のものを使用してローラ転写法で行われる。
ここで、積層セラミックコンデンサ１を製造する場合は、一方の塗布部３２ｂのペースト槽４０ｂに外部電極ペースト５０を入れないでおく。
【０１３０】
スクレーパ３７ａ，３７ｂは、塗布ローラ３４ａ，３４ｂの中央部に形成した溝４２の横断面の形状と略等しいサイズの掻き出し部６０が、溝４２に対応する位置に設けられている。したがって、スクレーパ３７ａ，３７ｂは、塗布ローラ３４ａ，３４ｂの表面に供給されて付着した外部電極ペースト５０のうち余分なものを掻き落とし、溝４２に充填されている外部電極ペースト５０を掻き出し部６０によって溝４２から掻き出すと共に、溝４４，４８に外部電極ペースト５０を充填させることができる。
【０１３１】
複数の積層セラミック素子２は、長さＬ方向の両端面である第３面２ｃおよび第４面２ｄがそれぞれ一対のキャリアテープ４９に貼り付けられることにより、一対のキャリアテープ４９によって、塗布装置３０の塗布部３２ａと塗布部３２ｂの間を搬送される。そして、塗布ローラ３４ａ，３４ｂの回転軸５２に対して長さＬ方向が平行になるように配設された積層セラミック素子２が、塗布ローラ３４ａと塗布ローラ３４ｂとの間を通るときに、塗布ローラ３４ａ，３４ｂによって両側から押し付けられる。
【０１３２】
このとき、図２７に示すように、塗布ローラ３４ａ，３４ｂの溝４４，４８に充填されている外部電極ペースト５０の一部が、積層セラミック素子２の第２面２ｂに、第２外部電極６，８のパターン形状に合わせて転写され塗布される。すなわち、第２外部電極６，８の２回目の外部電極ペースト５０が、第２外部電極６，８の１回目の外部電極部分の表面上にさらに付与される。これにより、第２外部電極６，８の電極厚みは、第１外部電極４の電極厚みより大きくなる。
【０１３３】
また、第１外部電極４は、塗布ローラ３４ａの溝４２にその一部が収容されるので、積層セラミック素子２の姿勢が良くなり、塗布精度が良くなる。
【０１３４】
次に、工程Ｓ８で、積層セラミック素子２に塗布された第２外部電極６，８の２回目の外部電極ペースト５０が焼き付けられる。これにより、第１外部電極４および第２外部電極６，８の２回目の外部電極部分が形成される。こうして、第２外部電極６，８の電極厚が第１外部電極４の電極厚より大きく形成される。
【０１３５】
次に、工程Ｓ９で、第１外部電極４および第２外部電極６，８のそれぞれの表面に、第１めっき膜７１および第２めっき膜７３，７５が、湿式めっきによってＮｉめっき、Ｓｎめっきの順で形成される。
【０１３６】
第１めっき膜７１および第２めっき膜７３，７５のＮｉめっき膜７１ａ，７３ａ，７５ａは、二段階の手順で形成される。第一段階では、積層セラミック素子２はそのまま、Ｎｉめっき液の中に所定時間浸漬され、第１外部電極４および第２外部電極６，８の表面にＮｉめっきが行われる。次に、第二段階では、第１外部電極４がマスキングされた後、積層セラミック素子２はＮｉめっき液の中に所定時間浸漬され、第２外部電極６，８にのみＮｉめっきが行われる。したがって、第２めっき膜７１，７３，７５のＮｉめっき膜７３ａ，７５ａの膜厚は、第１めっき膜７１のＮｉめっき膜７１ａの膜厚より厚くなる。
【０１３７】
同様に、第１めっき膜７１および第２めっき膜７３，７５のＳｎめっき膜７１ｂ，７３ｂ，７５ｂも、二段階の手順で形成される。第一段階では、積層セラミック素子２はそのまま、Ｓｎめっき液の中に所定時間浸漬され、第１外部電極４および第２外部電極６，８にＳｎめっきが行われる。次に、第二段階では、第１外部電極４がマスキングされた後、積層セラミック素子２はＳｎめっき液の中に所定時間浸漬され、第２外部電極６，８にのみＳｎめっきが行われる。したがって、第２めっき膜７３，７５のＳｎめっき膜７３ｂ，７５ｂの膜厚は、第１めっき膜７１のＳｎめっき膜７１ｂの膜厚より厚くなる。
【０１３８】
その結果、第２外部電極６，８の表面に形成された第２めっき膜７３，７５の膜厚が、第１外部電極４の表面に形成された第１めっき膜７１の膜厚より厚くなる。こうして、積層セラミックコンデンサ１が得られる。
【０１３９】
（実験例）
１．積層セラミックコンデンサ１の稜線部のＲ量の変化に対する評価
次に、積層セラミックコンデンサ１の稜線部３ａ，３ｂにおけるＲ量を２０μｍから９０μｍとした試料を作製し、それらの各Ｒ量に対する吸着エラーおよび欠け割れの発生の有無を確認する実験を行った。
【０１４０】
そこで、上述した積層セラミック電子部品の製造方法にしたがって、長さＬ方向の寸法が２．００ｍｍ以上２．１０ｍｍ以下であり、厚みＴ方向の寸法が０．７ｍｍ以上１．０ｍｍ以下であり、幅Ｗ方向の寸法が１．２０ｍｍ以上１．４０ｍｍ以下の範囲である積層セラミックコンデンサを作製した。
【０１４１】
吸着エラーの評価は、積層セラミックコンデンサを吸着ノズルにより吸着させ、落下した数をカウントすることにより行った。吸着エラーの評価数は、各Ｒ量について１００００個とした。
【０１４２】
また、欠け割れの有無の評価は、積層セラミックコンデンサを吸着ノズルにより吸着させることにより生じた欠けや割れが発生した数をカウントすることにより行った。欠け割れの評価数は、各Ｒ量について１００個とした。
【０１４３】
表１は、各Ｒ量の変化に対する吸着エラーおよび欠け割れの発生した数を示す。
【０１４４】
【表２】
2014241452.tif 000004
【０１４５】
表２によれば、Ｒ量が２０μｍ以上７０μｍ以下では、吸着エラーが生じなかった。一方、Ｒ量が８０μｍの場合は５個の吸着エラーが発生し、９０μｍの場合は７個の吸着エラーが発生した。
【０１４６】
また、表２によれば、Ｒ量が３０μｍ以上９０μｍ以下では、欠け割れが生じなかった。一方、Ｒ量が２０μｍの場合、欠け割れが５個発生した。
【０１４７】
したがって、Ｒ量が３０μｍ以上７０μｍ以下とすると、吸着エラーや欠け割れの発生を回避することができる。
【０１４８】
２．外部電極の幅寸法と引出部寸法との関係の評価
図２０に示す積層セラミックコンデンサ１と実質的に同様の構成を有する積層セラミックコンデンサを以下の条件で３６個ずつ作製した。作製したサンプルを、温度８５℃、湿度８５％ＲＨの環境下で、４Ｖの電圧を５００時間印加した。その後、絶縁抵抗（ＩＲ）を測定した。その結果、ｌｏｇＩＲが１０5.7を下回ったものを不良品として判断し、１０5.7以上であったものを良品として判断した。結果を表３に示す。
【０１４９】
積層セラミックコンデンサのサイズ：２．０ｍｍ（Ｌ）×１．２５ｍｍ（Ｗ）×０．７ｍｍ（Ｔ）（設計値）
セラミックス：ＢａＴｉＯ3
容量：４７μＦ
定格電圧：４Ｖ
各外部電極の構成：１層目；Ｃｕ焼き付け電極、２層目；Ｎｉめっき膜、３層目；Ｓｎめっき膜
【０１５０】
【表３】
2014241452.tif 000005
【０１５１】
表３に示す結果から、Ｌ３＞Ｌ１、Ｌ３＞Ｌ２、Ｌ６＞Ｌ４かつＬ７＞Ｌ５とすることにより、低ＥＳＬ化と信頼性向上を両立できる。
【０１５２】
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。前記実施の形態の積層セラミックコンデンサ１は、第３引出部２８の先端の幅および第１引出部２４および第２引出部２６の先端の幅が徐々に変化している。しかし、第３引出部２８の先端の幅ならびに第１引出部２４および第２引出部２６の先端の幅が階段状に段差を有して変化している積層セラミックコンデンサであってもよい。同様に、第１引出部２６（第２引出部２８）の先端と積層セラミック素子２の第３面２ｃ（第５面２ｄ）との間の距離も、階段状に段差を有して変化している積層セラミックコンデンサであってもよい。
【０１５３】
また、本実施の形態の積層セラミックコンデンサ１において、第２外部電極６，８の電極厚は第１外部電極４の電極厚よりも大きく形成されているが、これに限るものではない。
【０１５４】
さらに、本実施の形態の積層セラミックコンデンサ１において、第２外部電極６，８の表面に設けられた第２めっき膜７３，７５の膜厚が、第１外部電極４の表面に設けられた第１めっき膜７１の膜厚より厚くなるように設定されているが、これに限るものではない。
【０１５５】
また、本実施の形態の積層セラミックコンデンサ１において、第１外部電極４の第１折り返し部４ｂの幅Ｂ’は、第１外部電極４の第１本体部４ａの幅Ｂよりも大きく形成され、第２外部電極６，８の第２折り返し部６ｂ，８ｂの幅Ａ’は、第２外部電極６，８の第２本体部６ａ，８ａの幅よりも大きく形成されているが、これに限るものではない。
【０１５６】
さらにまた、本実施の形態の積層セラミックコンデンサ１において、積層セラミックコンデンサ１の上面である第１面２ａは、長さＬ方向の稜線部３ａ，３ｂの角部がＲ形状に研磨され、そのＲ量が７０μｍ以下であるが、これに限るものではない。
【０１５７】
また、本実施の形態の積層セラミックコンデンサ１において、第１内部電極２０の対向部２３ａの第２面２ｂ側の第１端縁２３ａ１と積層セラミック素子２の第２面２ｂとの間に設けられるギャップＧＰ１の幅が、第１内部電極２０の対向部２３ａの第１面２ａ側の第２端縁２３ａ２と積層セラミック素子２の第１面２ａとの間に設けられるギャップＧＰ２の幅よりも小さく設定されており、かつ、第２内部電極２２の対向部２３ｂの第２面２ｂ側の第１端縁２３ｂ１と積層セラミック素子２の第２面２ｂとの間に設けられるギャップＧＰ３の幅が、第２内部電極２２の対向部２３ｂの第１面２ａ側の第２端縁２３ｂ２と積層セラミック素子２の第１面２ａとの間に設けられるギャップＧＰ４の幅よりも小さく設定されているが、これに限るものではない。
【符号の説明】
【０１５８】
１  積層セラミックコンデンサ
２  積層セラミック素子
２ａ  第１面
２ｂ  第２面
２ｃ  第３面
２ｄ  第４面
２ｅ  第５面
２ｆ  第６面
３ａ，３ｂ  稜線部
３ｃ，３ｄ  境界部
４  第１外部電極
４ａ  第１本体部
４ａ１  厚い部分
４ｂ  第１折り返し部
４ｂ１，４ｂ２  凸部
６，８  第２外部電極
６ａ，８ａ  第２本体部
６ａ１，８ａ１  厚い部分
６ａ２，８ａ２  突出した部分
６ｂ，８ｂ  第２折り返し部
６ｃ，８ｂ  第３折り返し部
１０  内層用セラミック層
１２  外層用セラミック層
２０  第１内部電極
２２  第２内部電極
２３ａ  第１対向部
２３ｂ  第２対向部
２３ａ１，２３ｂ１  第１端縁
２３ａ２，２３ｂ２  第２端縁
２３ａ３，２３ａ４  第１突出部
２３ｂ３，２３ｂ４  第２突出部
２３ｂ５  第３端縁
２３ｂ６  第４端縁
２４  第１引出部
２６  第２引出部
２８  第３引出部
２９  傾斜部
３０  塗布装置
３２ａ，３２ｂ  塗布部
３４ａ，３４ｂ  塗布ローラ
３６ａ，３６ｂ，３７ａ，３７ｂ  スクレーパ
３８ａ，３８ｂ  転写ローラ
４０ａ，４０ｂ  ペースト槽
４２，４４，４８  溝
４９  キャリアテープ
５０  外部電極ペースト
５２  塗布ローラの回転軸
６０  掻き出し部
７１  第１めっき膜
７３，７５  第２めっき膜
７１ａ，７３ａ，７５ａ  Ｎｉめっき膜
７１ｂ，７３ｂ，７５ｂ  Ｓｎめっき膜
９０  実装基板
９１  第１のランド
９２  第２のランド
９３  第３のランド
９４  はんだ
Ｌ  長さ
Ｔ  厚み
Ｗ  幅
Ａ  第２外部電極の幅
Ｂ  第１外部電極の幅
Ｃ  中央層近傍に配設されている第２内部電極の第１引出部の先端と積層セラミック素子端面との間の距離
Ｄ  最外層近傍に配設されている第２内部電極の第１引出部の先端と積層セラミック素子端面との間の距離
Ｅ  中央層近傍に配設されている第１内部電極の第３引出部の先端の幅
Ｆ  最外層近傍に配設されている第１内部電極の第３引出部の先端の幅
Ｇ  中央層近傍に配設されている第２内部電極の第１引出部の先端の幅
Ｈ  最外層近傍に配設されている第２内部電極の第１引出部の先端の幅
ＧＰ１，ＧＰ２，ＧＰ３，ＧＰ４，ＧＰ５，ＧＰ６  ギャップ
Ｐ１  Ｒの始点
Ｐ２  Ｒの終点
Ｐ３  Ｒの中央点
Ｑ  円
【図１】
2014241452.tif 000006
【図２】
2014241452.tif 000007
【図３】
2014241452.tif 000008
【図４】
2014241452.tif 000009
【図５】
2014241452.tif 000010
【図６】
2014241452.tif 000011
【図７】
2014241452.tif 000012
【図８】
2014241452.tif 000013
【図９】
2014241452.tif 000014
【図１０】
2014241452.tif 000015
【図１１】
2014241452.tif 000016
【図１２】
2014241452.tif 000017
【図１３】
2014241452.tif 000018
【図１４】
2014241452.tif 000019
【図１５】
2014241452.tif 000020
【図１６】
2014241452.tif 000021
【図１７】
2014241452.tif 000022
【図１８】
2014241452.tif 000023
【図１９】
2014241452.tif 000024
【図２０】
2014241452.tif 000025
【図２１】
2014241452.tif 000026
【図２２】
2014241452.tif 000027
【図２３】
2014241452.tif 000028
【図２４】
2014241452.tif 000029
【図２５】
2014241452.tif 000030
【図２６】
2014241452.tif 000031
【図２７】
2014241452.tif 000032