(57)【要約】【課題】多結晶導電体で構成される配線の抵抗値を低減させる。【解決手段】多結晶導電体５上に、複数のグラフェンドメインを有するグラフェン６１が単層または複数層積層してなるグラフェン膜６が形成される。特に、複数のグラフェンドメインが多結晶導電体５の結晶粒界の上方に位置して結晶粒界を挟んで隣接する多結晶導電体５を構成する結晶間をまたがって位置するように構成するのが好適である。【選択図】図１
2014170826.tif 000002
【特許請求の範囲】
【請求項１】
多結晶導電体上に、複数のグラフェンドメインを有するグラフェンが単層または複数層積層してなるグラフェン膜が形成されることを特徴とする配線構造。
【請求項２】
請求項１に記載の配線構造であって、
前記複数のグラフェンドメインの一部が前記多結晶導電体の結晶粒界の上方において前記結晶粒界を挟んで隣接する前記多結晶導電体の結晶間をまたがって位置する配線構造。
【請求項３】
基材上に多結晶導電体を形成する導電体形成工程と、
前記多結晶導電体上に、複数のグラフェンドメインを有するグラフェンを単層または複数層積層してグラフェン膜を形成するグラフェン膜形成工程と
を備えることを特徴とする配線形成方法。
【請求項４】
請求項３に記載の配線形成方法であって、
前記グラフェン膜形成工程は、前記複数のグラフェンドメインが前記多結晶導電体の結晶粒界の上方において前記結晶粒界を挟んで隣接する前記多結晶導電体の結晶間をまたがるように前記グラフェン膜を形成する配線形成方法。
【請求項５】
請求項３または４に記載の配線形成方法であって、
前記グラフェン膜形成工程を実行する前に、前記多結晶導電体をアニールして前記多結晶導電体の抵抗値を低下させるアニール工程を備える配線形成方法。
【請求項６】
請求項１または２に記載の配線構造を有する構造体を電気配線として用いることを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、グラフェンを利用した配線構造、配線形成方法ならびに当該配線構造を有する電子デバイスに関するものである。
【背景技術】
【０００２】
半導体装置や液晶表示装置などの電子デバイスにおける配線として、例えばアルミニウム、アルミニウム合金、銅、銅合金などが多用されている。近年、電子デバイスの小型化や高集積化に伴って配線の微細化を図る必要があり、配線の抵抗値を低減させることが非常に重要となっている。そこで、配線本体の内部に存在する結晶粒界の密度を低減して配線の抵抗値を低下させる技術が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１４７３１１号公報（段落００１２等）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このように特許文献１では、配線が多結晶導電体で構成されており、当該配線の抵抗値が結晶粒界の密度により影響される点に着目し、配線の抵抗値を低減させる具体的な技術が提案されている。しかしながら、結晶粒界の密度低減による抵抗値の低減効果には限界があり、抵抗値をさらに低減させるための技術が要望されている。
【０００５】
この発明は上記課題に鑑みてなされたものであり、多結晶導電体で構成される配線の抵抗値を低減させることができる技術、および当該技術を用いた電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明にかかる配線構造は、多結晶導電体上に、複数のグラフェンドメインを有するグラフェンが単層または複数層積層してなるグラフェン膜が形成されることを特徴としている。また、この発明にかかる配線形成方法は、基材上に多結晶導電体を形成する導電体形成工程と、多結晶導電体上に、複数のグラフェンドメインを有するグラフェンを単層または複数層積層してグラフェン膜を形成するグラフェン膜形成工程とを備えることを特徴としている。このように構成された発明では、後で詳述するように、多結晶導電体上にグラフェン膜を形成するという配線構造を採用することで、多結晶導電体の抵抗値が大幅に低下する。
【０００７】
ここで、上記した電気抵抗の低減現象が発生する原理については、現在鋭意検証中であり、明確なものとなっていない。しかしながら、具体的な実験結果からグラフェンドメインが多結晶導電体の結晶粒界の上方において結晶粒界を挟んで隣接する多結晶導電体の結晶間をまたがって位置していることが電気抵抗の低減に大きく寄与していることがわかった。
【０００８】
また、多結晶導電体の抵抗値を低下させるために、上記したようにグラフェン膜との組み合わせ効果のみならず、多結晶導電体自体の抵抗値を低下させるのが望ましい。そのため、グラフェン膜形成工程を実行する前に、多結晶導電体をアニールするのが好適である。
【０００９】
なお、上記配線構造を有する構造体を電気配線として電子デバイスに用いると、電子デバイスの省電力化および高速化を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明にかかる配線形成方法の一実施形態を説明するための図である。
【図２】アニール処理後の銅配線の表面を走査電子顕微鏡で撮像した写真である。
【図３】銅配線上に成膜されたグラフェン膜の表面を走査電子顕微鏡で撮像した写真である。
【発明を実施するための形態】
【００１１】
図１は、本発明にかかる配線形成方法の一実施形態を説明するための図であり、同図（ａ）は上記配線形成方法を実施するための配線製造システムの一例を示し、同図（ｂ）は上記配線形成方法を説明するための模式図である。なお、同図（ｃ）は、上記配線形成方法に直接関係するものではないが、上記配線形成方法により製造された配線の作用効果を説明するための参考図であり、同図（ａ）中のグラフェン成膜装置によるガラス基板へのグラフェン膜の製造を模式的に示す図である。
【００１２】
配線製造システム１は、プラズマスパッタ装置２と、グラフェン成膜装置３とを有しており、ガラス基板などの基材４上に、多結晶導電体の一例として銅（Ｃｕ）を形成し、さらに銅配線上にグラフェン膜を成膜することで銅配線の抵抗値を大幅に低下させるものである。
【００１３】
これらの装置のうちプラズマスパッタ装置２では、ガラス基板などの基材４が装置外部より処理チャンバの内部に搬入された（図中の矢印Ｒ１）後、処理チャンバ内が所定の真空度に達した状態で銅ターゲットがスパッタニングされ、これによって基材４の表面に薄膜状の銅配線５が被着される。本実施形態では、処理チャンバ内の温度２００［゜Ｃ］に保った状態で３０分スパッタリング処理を実行して基材４上に約２００［ｎｍ］厚の銅配線５を形成した（ｂ−１：導電体形成工程）。そして、処理チャンバから基材４を取り出し、当該基材４上に被着する銅配線５の抵抗値を計測したところ、２５〜３０［Ω］であった。
【００１４】
こうして銅配線５の形成が完了すると、銅配線５が形成された基材４は上記プラズマスパッタ装置２から取り出され、グラフェン成膜装置３に搬送される（同図中の矢印Ｒ２）。本実施形態で採用したグラフェン成膜装置３は、特開２０１２−２０９１５号公報に記載された装置と同一構成を有している。すなわち、このグラフェン成膜装置３は、石英管から成るＣＶＤ（Chemical Vapor Deposition）反応容器を有している。この石英管の一方側からキャリアガスとしてアルゴン（Ａｒ）または水素（Ｈ２）を導入するとともに、他方側から排気しており、石英管の内部にアルゴン流が形成される。また、この石英管の内部では、グラフェンの原材料となるショウノウ（camphor）を収容する容器が配置されるとともに、アルゴン流の方向において容器の下流側に基材４を支持するトレイが配置されている。
【００１５】
また、石英管の外部周囲には２種類の加熱部が設けられている。より具体的には、一方の加熱部は容器の配設位置に対応して設けられて容器の周辺温度を所定の温度範囲に制御する。また、他方の加熱部はトレイの配設位置に対応して設けられ、トレイで支持する基材４の周辺温度を所定の温度範囲に制御する。このように、２つの加熱部をそれぞれ独立して制御可能となっているため、上記のように構成されたグラフェン成膜装置３は、グラフェン膜の成膜処理機能のみならず、基材４に被着した銅配線５をアニールするアニール処理機能を発揮するように動作可能となっている。すなわち、銅配線５が形成された基材４をトレイに搬送すると、この段階ではショウノウを収容した容器を石英管に投入しない状態のまま、水素を一定量流しながらトレイ側の加熱部のみを作動させて銅配線５に対してアニール処理を施す（ｂ−２：アニール処理工程）。なお、本実施形態では、５５０［゜Ｃ］で３時間アニールさせることで、図２の走査電子顕微鏡写真に示すように、銅配線５は平均粒径２０〜３０［μｍ］程度に調整され、その抵抗値もアニール前の値（２５〜３０［Ω］）から６〜８［Ω］にまで低下している。ただし、この抵抗値は市場の要求を十分に満足するものではなく、さらなる低減が求められる。
【００１６】
そこで、本実施形態では、グラフェン成膜装置３によるアニール処理が完了すると、アルゴンの供給を継続するとともにトレイ側の加熱部の温度をそのまま５５０［゜Ｃ］に保持したままショウノウを収容した容器を石英管に投入し、容器側の加熱部により容器の周辺温度をショウノウの蒸気化に適した温度まで昇温する。これによって、蒸気化したショウノウはアルゴン流によって銅配線５の表面上に輸送され、銅配線５の表面で熱分解される。そして、炭素原子からなるグラフェン膜６が銅配線５上に形成される。このグラフェン膜６は、グラフェン（あるいは「グラフェンシート」と称することもある）６１が単層または複数層積層してなるものである。本実施形態では、３層積層させて約１［ｎｍ］の厚みを有するグラフェン膜６を銅配線５上に成膜している。こうしてグラフェン膜６の成膜が完了すると、グラフェン成膜装置３から基材４が処理チャンバから搬出される（図中の矢印Ｒ３）。
【００１７】
そして、表面にグラフェン膜６が成膜された銅配線５の抵抗値を計測したところ、１〜２［Ω］にまで低下している。ここで、抵抗値の低減理由について考察すべく、グラフェン膜６単体の抵抗値計測を行うとともに、上記配線製造システム１により製造された配線構造について詳しく調べた。まず最初に、グラフェン膜６の抵抗値が低いことによって銅配線５の抵抗値を低下させている可能性が考えられるため、図１（ｃ）に示すように基材４上にグラフェン膜６の単体を成膜し、その抵抗値を計測した。その結果、グラフェン膜６単体の抵抗値は２〜４［ｋΩ］であった。これは、次に説明するようにグラフェン膜６を構成するグラフェン６１が複数のグラフェンドメインを有する、いわゆる多結晶層であることに起因していると考えられる。つまり、各グラフェンドメインは炭素の六員環の網目構造を有しており、グラフェンドメイン内では電子の移動度は極めて高く、室温での抵抗値が最も小さい銀よりも低い抵抗値を有している。しかしながら、上記グラフェン６１内では複数のグラフェンドメインが存在するため、抵抗値が大幅に高くなっているものと考察される。
【００１８】
そこで、上記配線製造システム１により銅配線５上に成膜されたグラフェン膜６を走査電子顕微鏡により撮像した。その結果、図３の電子顕微鏡写真に示すようにグラフェン６１は単結晶ではなく、平均粒径が約１０〜５０［μｍ］の複数のグラフェンドメイン６２で構成されている（なお、図３中の白点線がグラフェンドメインの一部を示している）。さらに、グラフェンドメイン６２と銅配線５の結晶粒界との関係を観察したところ、それらのグラフェンドメイン６２の一部は銅配線５の結晶粒界をまたいだ状態で存在していることがわかった。これらのことから、銅配線５の結晶粒界にグラフェンドメイン６２が存在することにより、従来解明されていない移動経路で電子移動が生じて銅配線５の抵抗値が大幅に低下したものと推測される。なお、このように銅配線５の抵抗値が下がる現象が発生するメカニズムを解明すべく、現在も種々の実験および検証を継続的に行っている。
【００１９】
以上のように、本実施形態では、多結晶銅配線５上にグラフェン膜６を形成することで、銅配線５の抵抗値を大幅に低下することが可能となっている。また、銅配線５上にグラフェン膜６を成膜することで、グラフェン膜６が銅配線５の表面の保護膜として機能し、銅配線５の表面酸化を防止する機能を発揮する。また、グラフェン膜６は優れた熱伝導性を有しているため、銅配線５からの放熱を促す機能も有している。さらに、銅はグラフェンの成長を加速させる触媒として機能するため、この点においても銅配線５とグラフェン膜６との組み合わせは好適である。
【００２０】
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば上記実施形態では、銅配線５をプラズマスパッタにより形成しているが、その製造方法はこれに限定されるものではなく、任意の方法により基材４上に銅配線５を形成してもよい。
【００２１】
また、上記実施形態では、配線材料として銅（面心立方構造：格子定数＝0.361496［ｎｍ］）を用いているが、その他の配線材料、例えばアルミニウム（面心立方構造：格子定数＝0.404934［ｎｍ］）、ニッケル（面心立方構造：格子定数＝0.3524［ｎｍ］）、金（面心立方構造：格子定数＝0.407864［ｎｍ］）およびそれらの合金などを使用することができる。なお、上記の格子定数は、いずれも室温付近での値である。また、透明電極として多用されているＩＴＯ（Indium Tin Oxide）を配線材料とし、当該ＩＴＯ上にグラフェン膜を成膜してＩＴＯの抵抗値を低減させるように構成してもよい。このように、半導体装置、液晶表示装置や太陽電池などの電子デバイスに対して本発明にかかる電極構造を採用することで電子デバイスの省電力、高速化および高効率化を図ることができ、本発明にかかる電極構造の適用対象として好適である。
【００２２】
さらに、上記実施形態では、グラフェン６１を３層積層させてグラフェン膜６を形成しているが、グラフェン膜６を構成するグラフェン６１はこれに限定されるものではなく、単層、２層あるいは４層以上で構成してもよい。
【産業上の利用可能性】
【００２３】
この発明は、多結晶導電体の抵抗値を低減させる配線技術および当該配線を有する電子デバイス全般に対して好適に適用することができる。
【符号の説明】
【００２４】
４…基材
５…銅配線
６…グラフェン膜
６１…グラフェン
【図１】
2014170826.tif 000003
【図２】
2014170826.tif 000004
【図３】
2014170826.tif 000005