(57)【要約】【課題】スイッチング電源装置の出力精度を向上する。【解決手段】リップル生成回路２０は、ＨＧのＤｏｎに応じたＶｄｕｔｙを生成する補正用電圧生成部２１０と、ＲｅｆをＶｄｕｔｙに応じて引き上げる加算部２２０と、Ｄｏｎ×Ｄｏｆｆに応じたＶｉｎｓを生成する積算電圧生成部３１０と、ＲｅｆをＶｉｎｓに応じて引き下げる減算部３２０と、（Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓ）にリップル成分を注入するリップルインジェクション部２３０と、を含み、補正用電圧生成部２１０及び加算部２２０は、Ｄｏｎに応じたリップル平均値の変動成分と回路遅延による出力電圧Ｖｏｕｔの変動成分がいずれもキャンセルされるように各々の回路定数が設定されており、積算電圧生成部３１０及び減算部３２０は、Ｄｏｎ×Ｄｏｆｆに応じたリップル振幅の変動成分がキャンセルされるように各々の回路定数が設定されている。【選択図】図２３
2014138523.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、
基準電圧にリップル成分を注入するリップル生成回路と、
前記出力電圧に応じた帰還電圧とリップル注入後の基準電圧とを比較して比較信号を生成するメインコンパレータと、
前記比較信号に基づいてスイッチ素子のオン／オフ制御を行うスイッチング制御部と、
を有し、
前記リップル生成回路は、
前記スイッチ素子のオン／オフ状態を示すパルス電圧のオンデューティに応じた補正用電圧を生成する補正用電圧生成部と、
リップル注入前の基準電圧を前記補正用電圧に応じて引き上げる加算部と、
前記パルス電圧のオンデューティとオフデューティとの積算値に応じた積算電圧を生成する積算電圧生成部と、
前記リップル注入前の基準電圧を前記積算電圧に応じて引き下げる減算部と、
前記パルス電圧を利用して前記リップル成分を生成し、これを補正後の基準電圧に注入するリップルインジェクション部と、
を含み、
前記補正用電圧生成部及び前記加算部は、前記パルス電圧のオンデューティに応じたリップル平均値の変動成分と回路遅延による前記出力電圧の変動成分がいずれもキャンセルされるように各々の回路定数が設定されており、
前記積算電圧生成部及び前記減算部は、前記パルス電圧のオンデューティとオフデューティとの積算値に応じたリップル振幅の変動成分がキャンセルされるように各々の回路定数が設定されていることを特徴とするスイッチング電源装置。
【請求項２】
前記リップルインジェクション部は、
非反転入力端に前記補正後の基準電圧が入力され、出力端から前記リップル注入後の基準電圧を出力するリップルアンプと、
前記リップルアンプの反転入力端と出力端との間に接続された第１抵抗と、
前記リップルアンプの反転入力端と前記パルス電圧の印加端との間に接続された第２抵抗と、
前記リップルアンプの反転入力端と出力端との間に接続されたコンデンサと、
を含むことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記補正用電圧生成部は、
前記パルス電圧を平滑化して前記補正用電圧を生成する第１ＣＲフィルタと、
前記第１ＣＲフィルタに含まれる第３抵抗と共に分圧回路を形成する第４抵抗と、
を含むことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記積算電圧生成部は、
前記補正用電圧の供給を受けて動作し、前記パルス電圧を論理反転させた反転パルス電圧を生成するインバータと、
前記反転パルス電圧を平滑化して前記積算電圧を生成する第２ＣＲフィルタと、
前記第２ＣＲフィルタに含まれる第５抵抗と共に分圧回路を形成する第６抵抗と、
を含むことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記減算部は、
前記リップル注入前の基準電圧が入力されるバッファと、
第１端が前記バッファの出力端に接続され、第２端が前記リップルアンプの非反転入力端に接続された第７抵抗と、
第８抵抗に前記積算電圧を印加することにより、前記バッファの出力端から前記第７抵抗に向けて流れる減算電流を生成する減算電流生成回路と、
を含むことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記加算部は、第９抵抗に前記補正用電圧を印加することにより、前記第７抵抗から前記バッファの出力端に向けて流れる加算電流を生成する加算電流生成回路を含むことを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記第１〜第９抵抗の抵抗値Ｒ１〜Ｒ９、前記コンデンサの容量値Ｃ１、前記パルス電圧のハイレベル電圧Ｖｒｅｇ、前記パルス電圧のオンデューティＤｏｎ、前記スイッチ素子の駆動周波数Ｆ、及び、前記リップル注入後の基準電圧と前記帰還電圧が交差してから前記リップル注入後の基準電圧が折り返すまでの回路遅延時間Ｔｄには、次の式（ａ１）及び式（ａ２）が成立することを特徴とする請求項６に記載のスイッチング電源装置。
【数ａ】
2014138523.tif 000017
【請求項８】
前記コンデンサと前記第９抵抗は、前記スイッチ素子の駆動周波数を切り替えるための周波数切替信号に応じて、その容量値及び抵抗値が可変制御されることを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
受信信号から所望チャンネルの放送信号を選局するチューナ部と、
前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、
前記映像信号を映像として出力する表示部と、
前記音声信号を音声として出力するスピーカ部と、
ユーザ操作を受け付ける操作部と、
外部入力信号を受け付けるインタフェイス部と、
上記各部の動作を統括的に制御する制御部と、
上記各部に電力供給を行う電源部と、
を有し、
前記電源部は、請求項１〜８のいずれか一項に記載のスイッチング電源装置を含むことを特徴とするテレビ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形制御方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
図２８Ａ〜図２８Ｃは、いずれも、非線形制御方式を採用したスイッチング電源装置の従来例を示す回路ブロック図及び動作波形図であり、図２８Ａではヒステリシス・ウィンドウ方式、図２８Ｂではボトム検出オン時間固定方式、そして、図２８Ｃではアッパー検出オフ時間固定方式を採用したスイッチング電源装置がそれぞれ描写されている。なお、図２８Ａ〜図２８Ｃに各々描写されているスイッチング電源装置は、いずれも入力電圧Ｖｉｎを降圧して所望の出力電圧Ｖｏｕｔを生成する降圧型ＤＣ／ＤＣコンバータである。
【０００３】
非線形制御方式のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性を得られるという特長を有している。
【０００４】
一方、非線形制御方式のスイッチング電源装置は、出力リップル電圧（＝出力電圧Ｖｏｕｔのリップル成分）を利用してコンパレータを駆動することにより、出力トランジスタのスイッチング制御を行うという構成上、出力リップル電圧を正しく検出するために、ある程度大きな振幅（波高値）の出力リップル電圧が必要であった。そのため、従来では、等価直列抵抗（ＥＳＲ［Equivalent Series Resistance］）が比較的大きい出力コンデンサ（例えば導電性高分子タイプ）を用いなければならず、部品選定の制約やコストアップが招かれていた。
【０００５】
また、従来より、コンパレータに入力される基準電圧Ｖｒｅｆに対してリップル成分を外部から強制的に注入することにより、コンパレータを安定して駆動させる技術（いわゆるリップルインジェクション技術）も提案されている。このリップルインジェクション技術を導入すれば、出力リップル電圧の振幅がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、ＥＳＲの小さい積層セラミックコンデンサを出力コンデンサとして用いることが可能となる。
【０００６】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−３５３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、リップル成分を注入された基準電圧の振幅（リップル成分のピークトゥピーク値）は、その生成に利用されるスイッチ電圧Ｖｓｗ（出力トランジスタの一端に現れるパルス電圧）のデューティに応じて変動する。
【０００９】
そのため、従来のスイッチング電源装置では、スイッチ電圧Ｖｓｗのデューティが変化することにより、リップル成分を注入された基準電圧のＤＣレベルが変動してしまい、ラインレギュレーションの悪化が招かれる、という問題があった。
【００１０】
また、従来のスイッチング電源装置では、特にその高周波動作時において、回路遅延に起因する出力ドロップが生じるという問題もあった。
【００１１】
本発明は、本願の発明者によって見い出された上記の問題点に鑑み、出力精度の高いスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係るスイッチング電源装置は、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、基準電圧にリップル成分を注入するリップル生成回路と、前記出力電圧に応じた帰還電圧とリップル注入後の基準電圧とを比較して比較信号を生成するメインコンパレータと、前記比較信号に基づいてスイッチ素子のオン／オフ制御を行うスイッチング制御部と、を有し、前記リップル生成回路は、前記スイッチ素子のオン／オフ状態を示すパルス電圧のオンデューティに応じた補正用電圧を生成する補正用電圧生成部と、リップル注入前の基準電圧を前記補正用電圧に応じて引き上げる加算部と、前記パルス電圧のオンデューティとオフデューティとの積算値に応じた積算電圧を生成する積算電圧生成部と、前記リップル注入前の基準電圧を前記積算電圧に応じて引き下げる減算部と、前記パルス電圧を利用して前記リップル成分を生成し、これを補正後の基準電圧に注入するリップルインジェクション部と、を含み、前記補正用電圧生成部及び前記加算部は、前記パルス電圧のオンデューティに応じたリップル平均値の変動成分と回路遅延による前記出力電圧の変動成分がいずれもキャンセルされるように各々の回路定数が設定されており、前記積算電圧生成部及び前記減算部は、前記パルス電圧のオンデューティとオフデューティとの積算値に応じたリップル振幅の変動成分がキャンセルされるように各々の回路定数が設定されている構成（第１の構成）とされている。
【００１３】
なお、第１の構成から成るスイッチング電源装置において、前記リップルインジェクション部は、非反転入力端に前記補正後の基準電圧が入力され、出力端から前記リップル注入後の基準電圧を出力するリップルアンプと、前記リップルアンプの反転入力端と出力端との間に接続された第１抵抗と、前記リップルアンプの反転入力端と前記パルス電圧の印加端との間に接続された第２抵抗と、前記リップルアンプの反転入力端と出力端との間に接続されたコンデンサと、を含む構成（第２の構成）にするとよい。
【００１４】
また、第２の構成から成るスイッチング電源装置において、前記補正用電圧生成部は、前記パルス電圧を平滑化して前記補正用電圧を生成する第１ＣＲフィルタと、前記第１ＣＲフィルタに含まれる第３抵抗と共に分圧回路を形成する第４抵抗と、を含む構成（第３の構成）にするとよい。
【００１５】
また、第３の構成から成るスイッチング電源装置において、前記積算電圧生成部は、前記補正用電圧の供給を受けて動作し、前記パルス電圧を論理反転させた反転パルス電圧を生成するインバータと、前記反転パルス電圧を平滑化して前記積算電圧を生成する第２ＣＲフィルタと、前記第２ＣＲフィルタに含まれる第５抵抗と共に分圧回路を形成する第６抵抗と、を含む構成（第４の構成）にするとよい。
【００１６】
また、第４の構成から成るスイッチング電源装置において、前記減算部は、前記リップル注入前の基準電圧が入力されるバッファと、第１端が前記バッファの出力端に接続されて、第２端が前記リップルアンプの非反転入力端に接続された第７抵抗と、第８抵抗に前記積算電圧を印加することにより、前記バッファの出力端から前記第７抵抗に向けて流れる減算電流を生成する減算電流生成回路と、を含む構成（第５の構成）にするとよい。
【００１７】
また、第５の構成から成るスイッチング電源装置において、前記加算部は、第９抵抗に前記補正用電圧を印加することにより、前記第７抵抗から前記バッファの出力端に向けて流れる加算電流を生成する加算電流生成回路を含む構成（第６の構成）にするとよい。
【００１８】
また、第６の構成から成るスイッチング電源装置は、前記第１〜第９抵抗の抵抗値Ｒ１〜Ｒ９、前記コンデンサの容量値Ｃ１、前記パルス電圧のハイレベル電圧Ｖｒｅｇ、前記パルス電圧のオンデューティＤｏｎ、前記スイッチ素子の駆動周波数Ｆ、及び、前記リップル注入後の基準電圧と前記帰還電圧が交差してから前記リップル注入後の基準電圧が折り返すまでの回路遅延時間Ｔｄには、次の式（ａ１）及び式（ａ２）が成立する構成（第７の構成）にするとよい。
【００１９】
【数ａ】
2014138523.tif 000003
【００２０】
また、第７の構成から成るスイッチング電源装置において、前記コンデンサと前記第９抵抗は、前記スイッチ素子の駆動周波数を切り替えるための周波数切替信号に応じて、その容量値及び抵抗値が可変制御される構成（第８の構成）にするとよい。
【００２１】
また、本発明に係るテレビは、受信信号から所望チャンネルの放送信号を選局するチューナ部と、前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、前記映像信号を映像として出力する表示部と、前記音声信号を音声として出力するスピーカ部と、ユーザ操作を受け付ける操作部と、外部入力信号を受け付けるインタフェイス部と、上記各部の動作を統括的に制御する制御部と、上記各部に電力供給を行う電源部と、を有し、前記電源部は、第１〜第８いずれかの構成から成るスイッチング電源装置を含む構成（第９の構成）とされている。
【発明の効果】
【００２２】
本発明によれば、出力精度の高いスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】スイッチング電源装置の全体構成を示す回路ブロック図
【図２】リップル生成回路２０の第１構成例を示す回路図
【図３】加算部２２０の一構成例を示す回路図
【図４】リップル生成回路２０の第２構成例を示す回路図
【図５】スイッチング動作の一例を示すタイミングチャート
【図６】基準電圧ＲｅｆＡ’のデューティ依存性を示す波形図
【図７】補正用電圧が加算されたリップル注入後の基準電圧を示す波形図
【図８】本発明の入出力電圧とフィードバック電圧との関係を示した模式図
【図９】補正用電圧が加算されていないリップル注入後の基準電圧を示す波形図
【図１０】従来の入出力電圧とフィードバック電圧との関係を示した模式図
【図１１】従来のリップル生成回路を示す回路図
【図１２】従来の基準電圧とリップル注入後の基準電圧との関係を示した波形図
【図１３】従来の入力電圧と出力電圧を示した模式図
【図１４】リップル電圧の振幅とデューティとの関係を示した模式図
【図１５】リップル生成回路の第３構成例を示すブロック図
【図１６】リップル生成回路の第３構成例を示す回路図
【図１７】加算部及び減算部の一構成例を示す回路図
【図１８】本発明の基準電圧とリップル注入後の基準電圧との関係を示した波形図
【図１９】本発明の入力電圧と出力電圧を示した模式図
【図２０】リップル生成回路の第４構成例を示すブロック図
【図２１】リップル振幅及び補正後の定電圧とデューティとの関係を示した模式図
【図２２】回路遅延によって出力ドロップが生じる様子を示すタイミングチャート
【図２３】リップル生成回路の第５構成例を示すブロック図
【図２４】周波数切替時にＤＣずれが発生する様子を示すタイミングチャート
【図２５】周波数切替時のＤＣずれが抑制される様子を示すタイミングチャート
【図２６】スイッチング電源装置を搭載したテレビの一構成例を示すブロック図
【図２７Ａ】スイッチング電源装置を搭載したテレビの正面図
【図２７Ｂ】スイッチング電源装置を搭載したテレビの側面図
【図２７Ｃ】スイッチング電源装置を搭載したテレビの背面図
【図２８Ａ】非線形制御方式を採用したスイッチング電源装置の第１従来例（ヒステリシス・ウィンドウ方式）を示す回路ブロック図及び動作波形図
【図２８Ｂ】非線形制御方式を採用したスイッチング電源装置の第２従来例（ボトム検出オン時間固定方式）を示す回路ブロック図及び動作波形図
【図２８Ｃ】非線形制御方式を採用したスイッチング電源装置の第３従来例（アッパー検出オフ時間固定方式）を示す回路ブロック図及び動作波形図
【発明を実施するための形態】
【００２４】
＜スイッチング電源装置＞
以下では、ＣＯＴ[constant on time］方式のスイッチング電源装置に本発明を適用した構成を例に挙げて、詳細な説明を行う。
【００２５】
図１は、スイッチング電源装置の全体構成を示す回路ブロック図である。本構成例のスイッチング電源装置Ａは、スイッチング電源ＩＣ１００と、これに外付けされるディスクリート部品（インダクタＬ１、ダイオードＤ１、抵抗Ｒ１〜Ｒ３、及び、コンデンサＣ１〜Ｃ４）と、を有して成り、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置である。
【００２６】
スイッチング電源ＩＣ１００は、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタ１ａ及び１ｂと、ドライバ２ａ及び２ｂと、レベルシフタ３と、駆動制御回路４と、メインコンパレータ５と、ソフトスタート制御回路６と、オン時間設定回路７と、タイマ８と、基準電圧生成回路１１と、抵抗１２ａ及び１２ｂと、定電圧生成回路１３と、ダイオード１４と、低電圧ロックアウト回路１５と、サーマルシャットダウン回路１６と、入力バイアス電流生成回路１７と、過電流保護回路１８と、過電圧保護回路１９と、リップル生成回路２０と、を有する。
【００２７】
また、スイッチング電源ＩＣ１００は、外部との電気的な接続手段として、イネーブル端子ＥＮと、帰還端子ＦＢと、オン時間設定端子ＲＴと、ソフトスタート端子ＳＳと、ブートストラップ端子ＢＳＴと、入力端子ＶＩＮと、スイッチ端子ＳＷと、グランド端子ＧＮＤと、を有する。
【００２８】
スイッチング電源ＩＣ１００の外部において、入力端子ＶＩＮは、入力電圧Ｖｉｎ（例えば１２Ｖ）の印加端に接続される一方、コンデンサＣ１を介して接地端にも接続されている。スイッチ端子ＳＷは、ダイオードＤ１のカソードとインダクタＬ１の第１端にそれぞれ接続されている。ダイオードＤ１のアノードは、接地端に接続されている。インダクタＬ１の第２端は、出力電圧Ｖｏｕｔの印加端に接続される一方、コンデンサＣ３の第１端と抵抗Ｒ１の第１端にもそれぞれ接続されている。コンデンサＣ３の第２端は、接地端に接続されている。抵抗Ｒ１の第２端は、抵抗Ｒ２を介して接地端に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続ノードは、帰還電圧Ｖｆｂの印加端として、帰還端子ＦＢに接続されている。スイッチ端子ＳＷとブートストラップ端子ＢＳＴとの間には、コンデンサＣ２が接続されている。イネーブル端子ＥＮは、スイッチング電源ＩＣ１００の駆動可否を制御するためのイネーブル信号が印加される端子である。オン時間設定端子ＲＴは、抵抗Ｒ３を介して接地端に接続されている。ソフトスタート端子ＳＳは、コンデンサＣ４を介して接地端に接続されている。
【００２９】
なお、上記のインダクタＬ１、ダイオードＤ１、及び、コンデンサＣ３は、スイッチ端子ＳＷから引き出されるスイッチ電圧Ｖｓｗを整流・平滑して所望の出力電圧Ｖｏｕｔを生成する整流・平滑回路として機能する。また、上記の抵抗Ｒ１及びＲ２は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを生成する帰還電圧生成回路（抵抗分圧回路）として機能する。また、上記のコンデンサＣ２は、スイッチング電源ＩＣ１００に内蔵される後述のダイオード１４とともに、ブートストラップ回路を形成する。
【００３０】
次に、スイッチング電源ＩＣ１００の内部構成について説明する。
【００３１】
トランジスタ１ａ及び１ｂは、入力端子ＶＩＮ（入力電圧Ｖｉｎの印加端）と接地端との間に直列接続された一対のスイッチ素子であり、これらを相補的にスイッチング駆動することにより、入力電圧Ｖｉｎからパルス状のスイッチ電圧Ｖｓｗが生成される。両素子の接続関係についてより具体的に述べると、トランジスタ１ａのドレインは、入力端子ＶＩＮに接続されている。トランジスタ１ａのソース及びバックゲートは、スイッチ端子ＳＷに接続されている。トランジスタ１ｂのドレインは、スイッチ端子ＳＷに接続されている。トランジスタ１ｂのソース及びバックゲートは、接地端に接続されている。
【００３２】
なお、本明細書中で用いられている「相補的」という文言は、トランジスタ１ａ及び１ｂのオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１ａ及び１ｂのオン／オフ遷移タイミングに所定の遅延が与えられている場合も含む。
【００３３】
ドライバ２ａは、駆動制御回路４からレベルシフタ３を介して入力される第１開閉制御信号（レベルシフト済みの出力信号ＨＧ）に基づいて、トランジスタ１ａのゲート電圧Ｇａを生成する。また、ドライバ２ｂは、駆動制御回路４から入力される第２開閉制御信号（出力信号ＬＧ）に基づいて、トランジスタ１ｂのゲート電圧Ｇｂを生成する。なお、ドライバ２ａの上側電源端は、ブートストラップ端子ＢＳＴ（駆動電圧Ｖｂｓｔの印加端）に接続されている。また、ドライバ２ａの下側電源端は、スイッチ端子ＳＷ（スイッチ電圧Ｖｓｗの印加端）に接続されている。従って、トランジスタ１ａに与えられるゲート電圧Ｇａは、そのハイレベルが駆動電圧Ｖｂｓｔとなり、そのローレベルがスイッチ電圧Ｖｓｗとなる。一方、ドライバ２ｂの上側電源端は、定電圧Ｖｒｅｇの印加端に接続されている。また、ドライバ２ｂの下側電源端は、接地端に接続されている。従って、トランジスタ１ｂに与えられるゲート電圧Ｇｂは、そのハイレベルが定電圧Ｖｒｅｇとなり、そのローレベルが接地電圧となる。
【００３４】
レベルシフタ３は、駆動制御回路４から入力される開閉制御信号（出力信号ＨＧ）の電圧レベルを引き上げてドライバ２ａに供給する。なお、レベルシフタ３の上側電源端は、ブートストラップ端子ＢＳＴ（駆動電圧Ｖｂｓｔの印加端）に接続されている。また、レベルシフタ３の下側電源端は、スイッチ端子ＳＷ（スイッチ電圧Ｖｓｗの印加端）に接続されている。
【００３５】
駆動制御回路４は、比較信号ＣＭＰとオン時間設定信号ＯＮに基づいて、トランジスタ１ａ及び１ｂの開閉制御信号（出力信号ＨＧ及びＬＧ）を生成するロジック回路である。例えば、駆動制御回路４は、セット端（Ｓ）に入力される比較信号ＣＭＰの立上りエッジで、出力端（Ｑ）の出力信号ＨＧをハイレベルにセットし、反転出力端（Ｑバー）の出力信号ＬＧをローレベルにセットする。一方、駆動制御回路４は、リセット端（Ｒ）に入力されるオン時間設定信号ＯＮの立上りエッジで出力信号ＨＧをローレベルにリセットし、出力信号ＬＧをハイレベルにリセットする（図５の上から３段目〜５段目を参照）。
【００３６】
メインコンパレータ５は、反転入力端（−）に入力される帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの分圧電圧）と、リップル生成回路２０から第１非反転入力端（＋）に入力されるリップル注入後の基準電圧ＲｅｆＡ（詳細は後述）及びソフトスタート制御回路６から第２非反転入力端（＋）に入力されるソフトスタート電圧Ｖｓｓのいずれか低い方とを比較して比較信号ＣＭＰを生成し、駆動制御回路４及びオン時間設定回路７へ出力する。
【００３７】
すなわち、帰還電圧Ｖｆｂがリップル注入後の基準電圧ＲｅｆＡよりも高ければ、比較信号ＣＭＰはローレベルとなり、逆に、帰還電圧Ｖｆｂがリップル注入後の基準電圧ＲｅｆＡよりも低ければ、比較信号ＣＭＰはハイレベルとなる（図５の上から２段目及び３段目を参照）。
【００３８】
ソフトスタート制御回路６は、スイッチング電源装置の起動と共に、ソフトスタート端子ＳＳに接続されるコンデンサＣ４の充電を開始し、その充電電圧をソフトスタート電圧Ｖｓｓとしてメインコンパレータ５に出力する。このようなソフトスタート制御により、スイッチング電源装置の起動時には、緩やかに上昇するソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとが一致するように出力帰還制御が行われるので、出力電圧Ｖｏｕｔのオーバーシュートや負荷及びコンデンサＣ３への突入電流を未然に防止することが可能となる。
【００３９】
オン時間設定回路７は、駆動制御回路４の出力信号ＨＧがハイレベルに立ち上げられてから、所定のオン時間Ｔｏｎが経過した後に、オン時間設定信号ＯＮにハイレベルのトリガパルスを発生させる（図５の上から４段目及び５段目を参照）。
【００４０】
なお、上記したドライバ２ａ及び２ｂ、レベルシフタ３、駆動制御回路４、並びに、オン時間設定部７は、メインコンパレータ５から出力される比較信号ＣＭＰに基づいてトランジスタ１ａ、１ｂのオン／オフ制御を行うスイッチング制御部として機能する。
【００４１】
タイマ８は、ソフトスタート制御回路６の動作を制御するためのタイマ信号を生成し、これをソフトスタート制御回路６へ送出する。具体的に述べると、タイマ８は、過電流検出信号ＯＣＰ及び過電圧検出信号ＯＶＰが所定時間に亘って異常時の論理レベルに維持されたときに、ソフトスタート制御回路６をリセットしてコンデンサＣ４を放電させる。
【００４２】
基準電圧生成回路１１は、入力電圧Ｖｉｎから基準電圧Ｖｒｅｆ（例えば４．１Ｖ）を生成し、内部駆動電圧としてスイッチング電源ＩＣ１００の各部に供給する。
【００４３】
抵抗１２ａ及び１２ｂは、基準電圧Ｖｒｅｆを分圧することで、所望の基準電圧Ｒｅｆを生成し、これをリップル生成回路２０（詳細は後述）に印加する。接続関係について具体的に述べると、抵抗１２ａ及び１２ｂは、基準電圧生成回路１１の出力端（基準電圧Ｖｒｅｆの印加端）と接地端との間に直列接続されており、互いの接続ノードがリップル生成回路２０に接続されている。
【００４４】
定電圧生成回路１３は、入力電圧Ｖｉｎから所定の定電圧Ｖｒｅｇ（例えば５Ｖ）を生成する。
【００４５】
ダイオード１４は、定電圧生成回路１３の出力端（定電圧Ｖｒｅｇの出力端）とブートストラップ端子ＢＳＴとの間に接続され、コンデンサＣ２とともにブートストラップ回路を構成する素子であり、そのカソードからは、ドライバ２ａ及びレベルシフタ３の駆動電圧Ｖｂｓｔが引き出される。
【００４６】
低電圧ロックアウト回路１５は、基準電圧Ｖｒｅｆの供給を受けて動作し、入力電圧Ｖｉｎの異常な低下を検出したときに、スイッチング電源ＩＣ１００をシャットダウンする異常保護手段である。
【００４７】
サーマルシャットダウン回路１６は、基準電圧Ｖｒｅｆの供給を受けて動作し、監視対象温度（スイッチング電源ＩＣ１００のジャンクション温度）が所定の閾値（例えば、１７５℃）に達したときに、スイッチング電源ＩＣ１００をシャットダウンする異常保護手段である。
【００４８】
入力バイアス電流生成回路１７は、基準電圧Ｖｒｅｆの供給を受けて動作し、スイッチング電源ＩＣ１００各部、例えばリップル生成回路２０の入力バイアス電流を生成する。
【００４９】
過電流保護回路１８は、入力電圧Ｖｉｎの供給を受けて動作し、出力トランジスタ１ａのオン時に流れるスイッチ電流Ｉｓｗを監視して、過電流検出信号ＯＣＰを生成する。なお、過電流検出信号ＯＣＰは、駆動制御回路４及びソフトスタート制御回路６をリセットするために用いられる。
【００５０】
過電圧保護回路１９は、帰還端子ＦＢに印加される帰還電圧Ｖｆｂを監視して、過電圧検出信号ＯＶＰを生成する。なお、過電圧検出信号ＯＶＰは、ソフトスタート制御回路６をリセットするために用いられる。
【００５１】
リップル生成回路２０は、駆動制御回路４の出力信号ＨＧを利用してリップル成分を生成し、これを基準電圧Ｒｅｆに注入することにより、リップル注入後の基準電圧ＲｅｆＡを生成する（図５の上から２段目を参照）。
【００５２】
＜リップル生成回路（第１構成例）＞
次に、リップル生成回路２０の詳細について説明する。図２は、リップル生成回路２０の第１構成例を示す回路図である。第１構成例のリップル生成回路２０は、補正用電圧生成部２１０と、加算部２２０と、リップルインジェクション部２３０と、を有する。
【００５３】
補正用電圧生成部２１０は、駆動制御回路４の出力信号ＨＧを一段または複数段のＣＲフィルタで平滑化して補正用電圧Ｖｄｕｔｙを生成し、これを加算部２２０へ出力する。
【００５４】
加算部２２０は、リップル注入前の基準電圧Ｒｅｆを補正用電圧Ｖｄｕｔｙに応じて引き上げることにより、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）を生成し、これをリップルインジェクション部２３０へ出力する。
【００５５】
リップルインジェクション部２３０は、出力信号ＨＧを用いて補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）にリップル成分を注入する。
【００５６】
次に、各回路の構成要素及びその接続形態について説明する。
【００５７】
補正用電圧生成部２１０は、抵抗２１１〜２１３と、コンデンサ２１４と、コンデンサ２１５と、を有する。
【００５８】
抵抗２１１の第１端は、加算部２２０の第１入力端に接続されている。抵抗２１１の第２端は、抵抗２１２の第１端に接続されている。抵抗２１２の第２端は、出力信号ＨＧの入力端に接続されている。抵抗２１３の第１端は、加算部２２０と抵抗２１１との接続ノードに接続されている。抵抗２１３の第２端は、接地端に接続されている。
【００５９】
コンデンサ２１４の第１端は、加算部２２０と抵抗２１１との接続ノードに接続されている。コンデンサ２１４の第２端は、接地端に接続されている。コンデンサ２１５の第１端は、抵抗２１１と抵抗２１２との接続ノードに接続されている。コンデンサ２１５の第２端は、接地端に接続されている。
【００６０】
次に、加算部２２０の構成要素及びその接続形態について、図３を用いつつ説明する。図３は、加算部２２０の一構成例を示す回路図である。図３に示すように、本構成例の加算部２２０は、オペアンプ２２１と、抵抗２２２と、Ｐチャネル型ＭＯＳ電界効果トランジスタ２２３及び２２４と、オペアンプ２２５と、Ｎチャネル型ＭＯＳ電界効果トランジスタ２２６と、抵抗２２７と、を有する。
【００６１】
オペアンプ２２１の非反転入力端（＋）は基準電圧Ｒｅｆの印加端に接続されている。オペアンプ２２１の出力端は、抵抗２２２の第１端に接続されている。オペアンプ２２１の反転入力端（−）は、その出力端と抵抗２２２との接続ノードに接続されている。すなわち、オペアンプ２２１はバッファとして機能する。
【００６２】
抵抗２２２の第２端は、加算部２２０の出力端に接続されている。トランジスタ２２３のドレインは、抵抗２２２の第２端と加算部２２０の出力端との接続ノードに接続されている。トランジスタ２２３のソースは、定電圧Ｖｒｅｇの印加端及びトランジスタ２２４のソースに接続されている。トランジスタ２２３のゲートは、トランジスタ２２４のゲート及びドレインに接続されている。トランジスタ２２４のソースは、定電圧Ｖｒｅｇの印加端に接続されている。トランジスタ２２４のドレインは、トランジスタ２２６のドレインに接続されている。
【００６３】
オペアンプ２２５の非反転入力端（＋）は、補正用電圧Ｖｄｕｔｙの印加端に接続されている。オペアンプ２２５の出力端は、トランジスタ２２６のゲートに接続されている。オペアンプ２２５の反転入力端（−）は、トランジスタ２２６のソースと抵抗２２７の第１端との接続ノードに接続されている。抵抗２２７の第２端は接地端に接続されている。
【００６４】
次に、リップルインジェクション部２３０の構成要素及びその接続形態について、図２を用いつつ説明する。リップルインジェクション部２３０は、オペアンプ２３１（リップルアンプ）と、抵抗２３２と、抵抗２３３と、コンデンサ２３４と、を有する。
【００６５】
オペアンプ２３１の非反転入力端（＋）は、加算部２２０の出力端（補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙの印加端に相当）に接続されている。オペアンプ２３１の反転入力端（−）は、抵抗２３２と抵抗２３３との接続ノードに接続されている。オペアンプ２３１の出力端は、メインコンパレータ５の非反転入力端（＋）に接続されている。
【００６６】
抵抗２３２の第１端は、オペアンプ２３１とメインコンパレータ５との接続ノードに接続されている。抵抗２３２の第２端は、抵抗２３３の第１端に接続されている。抵抗２３３の第２端は、出力信号ＨＧの入力端に接続されている。コンデンサ２３４の第１端は、オペアンプ２３１とメインコンパレータ５との接続ノードに接続されている。コンデンサ２３４の第２端は、抵抗２３２と抵抗２３３との接続ノードに接続されている。
【００６７】
次に、リップル生成回路２０の動作について説明する。
【００６８】
補正用電圧生成部２１０に含まれる抵抗２１１、抵抗２１２、コンデンサ２１４、及びコンデンサ２１５は、２段構成のＣＲフィルタであり、駆動制御回路４から出力される出力信号ＨＧを平滑して所望の補正用電圧Ｖｄｕｔｙを生成する平滑回路として機能する。なお、本構成例では、ＣＲフィルタを２段構成としているが、この段数は設計要求に応じて適宜変更が可能である。
【００６９】
抵抗２１３は、このＣＲフィルタに含まれる抵抗とともに分圧回路を形成する。なお、本構成例では、図２に示すように、抵抗２１１の第１端に抵抗２１３を接続することにより分圧回路を形成しているが、これ以外の接続形態により分圧回路を形成する形態でもよい。例えば、出力信号ＨＧの入力端と抵抗２１２との接続ノードに抵抗２１３の第１端を接続することにより、分圧回路を形成する形態でもよい。
【００７０】
加算部２２０に含まれるオペアンプ２２５、トランジスタ２２６、及び抵抗２２７は、補正用電圧Ｖｄｕｔｙの電圧／電流変換回路として機能する。これにより、補正用電圧Ｖｄｕｔｙの大きさに応じた加算電流Ｉ２２が生成される。また、トランジスタ２２３、及び、トランジスタ２２４は、加算電流Ｉ２２を複製するためのカレントミラー回路として機能する。すなわち、上記の電圧／電流変換回路とカレントミラー回路を合わせて、加算電流生成回路が形成されている。これにより、トランジスタ２２３から抵抗２２２を介してオペアンプ２２１の出力端に向けた加算電流Ｉ２２が流れるので、抵抗２２２の両端間には、加算電流Ｉ２２の大きさに応じた電位差が生じる。この結果、補正用電圧Ｖｄｕｔｙが反映された補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）が生成され、これがリップルインジェクション部２３０へ出力される。
【００７１】
リップルインジェクション部２３０に含まれる抵抗２３２、抵抗２３３、及び、コンデンサ２３４は、出力信号ＨＧに応じてオペアンプ２３１の負帰還ループをパルス駆動するパルス駆動部として機能する。このような構成とすることにより、オペアンプ２３１から出力されるリップル注入後の基準電圧ＲｅｆＡは、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）を基準として電圧値が変動する波形、すなわち、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）にリップル成分が注入された波形となる（図５の上から２段目を参照）。
【００７２】
なお、上述した補正用電圧生成部２１０に含まれる抵抗の抵抗値は、補正用電圧Ｖｄｕｔｙによってキャンセルすべき帰還電圧Ｖｆｂの変動範囲に基づいて、設計要求に応じて定められる。例えば、次に説明する数式を用いた方法により、定められる。
【００７３】
図２及び図３に示す構成では、帰還電圧Ｖｆｂは以下の数式により表される。なお、以下では、抵抗２３２の抵抗値をＲ１、抵抗２３３の抵抗値をＲ２、抵抗２１１及び２１２の合成抵抗値をＲ３、抵抗２１３の抵抗値をＲ４、抵抗２２２の抵抗値をＲ７、抵抗２２７の抵抗値をＲ９として表すものとする。また、出力信号ＨＧのオンデューティをＤｏｎとして表すものとする。
【００７４】
まず、出力信号ＨＧがオンである場合のＲｅｆＡ（以下、「ＲｅｆＡｏｎ」という）は次の式（１）で表される。
【００７５】
【数１】
2014138523.tif 000004
【００７６】
また、出力信号ＨＧがオフである場合のＲｅｆＡ（以下、「ＲｅｆＡｏｆｆ」という）は次の式（２）で表される。
【００７７】
【数２】
2014138523.tif 000005
【００７８】
帰還電圧Ｖｆｂは、ＲｅｆＡｏｎにオンデューティＤｏｎを掛け合わせた項と、ＲｅｆＡｏｆｆにオフデューティＤｏｆｆ（＝１−Ｄｏｎ）を掛け合わせた項とを加算したものとなるため、次の式（３）で表される。
【００７９】
【数３】
2014138523.tif 000006
【００８０】
上記の式（３）にＲｅｆＡｏｎ、ＲｅｆＡｏｆｆを代入して整理すると、Ｖｆｂは次の式（４ａ）のように表される。また、帰還電圧Ｖｆｂと基準電圧Ｒｅｆとのずれ量Ｖｆｂ＿ｅｒｒ（＝Ｖｆｂ−Ｒｅｆ）は、次の式（４ｂ）のように表される。
【００８１】
【数４】
2014138523.tif 000007
【００８２】
式（４ｂ）で示した通り、帰還電圧Ｖｆｂと基準電圧Ｒｅｆとのずれ量Ｖｆｂ＿ｅｒｒは、右辺第２項に（Ｖｒｅｇ×Ｄｏｎ）を含んでおり、Ｄｏｎの影響を受けて変化する。
【００８３】
そこで、本発明では、右辺第１項に含まれる基準電圧Ｒｅｆを、補正用電圧Ｖｄｕｔｙが加算された補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）に置き換える。補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）は、次の式（５）のように表される。
【００８４】
【数５】
2014138523.tif 000008
【００８５】
このように、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）もＤｏｎの影響を受けて変動するため、式（４ｂ）の右辺第２項の増減に応じて右辺第１項を増減させることができる。これによりオンデューティＤｏｎの影響をキャンセルすることができる。なお、キャンセルすべき電圧値は、右辺第２項に含まれるＶｒｅｇに応じて変化するため、補正用電圧生成部２１０の回路定数（例えば、抵抗２１３の抵抗値）をこのＶｒｅｇに応じて設定すればよい。これにより、ＲｅｆＡのピーク値を所望のターゲット値に設定することが可能となる。
【００８６】
以上に説明した本発明の構成により得られる作用効果について一例を示して説明する。
【００８７】
図６は、従来のスイッチング電源装置において、補正用電圧Ｖｄｕｔｙが加算されていない基準電圧Ｒｅｆに対してリップル注入を行うことにより生成されたリップル注入後の基準電圧ＲｅｆＡ’（特にそのデューティ依存性）を示す波形図である。本図に示したように、基準電圧ＲｅｆＡ’のＤＣ値は、スイッチ電圧Ｖｓｗのデューティに応じて変動する。より具体的に述べると、デューティが大きいほど基準電圧ＲｅｆＡ’のＤＣ値は低下し、デューティが小さいほど基準電圧ＲｅｆＡ’のＤＣ値は上昇する。
【００８８】
図９は、従来のスイッチング電源装置における、リップル注入後の基準電圧ＲｅｆＡ’のＤＣ値をスイッチ電圧Ｖｓｗのデューティ毎に比較した模式図である。図１０は、従来のスイッチング電源装置における、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、及び、帰還電圧Ｖｆｂの関係を示した模式図である。なお、図１０では、縦軸が電圧、横軸が経過時間を示している。
【００８９】
図９及び図１０に示すように、従来のスイッチング電源装置は、入力電圧Ｖｉｎの変動に起因してデューティが変化すると、この影響により、リップル注入後の基準電圧ＲｅｆＡ’のＤＣ値が変動し、結果として帰還電圧Ｖｆｂが変動していた。このため、帰還電圧Ｖｆｂにズレが生じ、ラインレギュレーションが悪化するという問題があった。
【００９０】
これに対して、本発明の構成によれば、デューティに応じた補正用電圧Ｖｄｕｔｙを基準電圧Ｒｅｆに付加することにより、上記のズレを補正することができる。図７は、本発明のスイッチング電源装置における、リップル注入後の基準電圧ＲｅｆＡのＤＣ値をスイッチ電圧Ｖｓｗのデューティ毎に比較した模式図である。また、図８は、本発明のスイッチング電源装置における、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、及び、帰還電圧Ｖｆｂの関係を示した模式図である。
【００９１】
図７に示すように、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ）により生成されたリップル注入後の基準電圧ＲｅｆＡのピーク値は、いずれのデューティであっても、ほぼ同じ値となる。このため、図８に示すように、帰還電圧Ｖｆｂにズレが生じず、ほぼ一定に保つことができる。これにより、ラインレギュレーションを向上させることが可能である。
【００９２】
＜リップル生成回路（第２構成例）＞
図４は、リップル生成回路２０の第２構成例を示す回路ブロック図である。第２構成例は、先出の第１構成例と基本的には同一の構成から成るが、出力信号ＨＧではなくスイッチ電圧Ｖｓｗを用いて補正用電圧Ｖｄｕｔｙを生成する点に特徴を有している。そこで、第１構成例と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分について重点的な説明を行う。
【００９３】
第２構成例のリップル生成回路２０は、先に説明した補正用電圧生成部２１０、加算部２２０、及び、リップルインジェクション部２３０に加えて、バッファ２４０を有する。
【００９４】
バッファ２４０の入力端は、スイッチ電圧Ｖｓｗの印加端に接続されている。バッファ２４０の出力端は、抵抗２１２の第２端及び抵抗２３３の第２端に接続されている。
【００９５】
バッファ２４０の上側電源端は、定電圧Ｖｒｅｇの印加端に接続されている。バッファ２４０の下側電源端は、接地端に接続されている。これにより、バッファ２４０から出力されるパルス電圧Ｖｓｗ’は、そのハイレベルが定電圧Ｖｒｅｇとなり、そのローレベルが接地電圧となる。このように、バッファ２４０は、スイッチ電圧Ｖｓｗの波高値を一定としたパルス電圧Ｖｓｗ’を生成して後段に出力する。
【００９６】
このような構成とすることにより、先出の第１構成例と同様の作用・効果を奏することが可能となる。また、出力信号ＨＧの波形が変化するタイミングとスイッチ電圧Ｖｓｗの波形が変化するタイミングとでは、後者がより実際のスイッチングタイミングに近い。これは、ＭＯＳ電界効果トランジスタのスイッチング動作に要する時間の影響で、出力信号ＨＧの波形が変化するタイミングと実際のスイッチングタイミングとの間に、タイムラグが生じるためである。このため、第２構成例によれば、先の第１構成例と比較して、より精度の高いデューティ情報に基づいて、補正用電圧Ｖｄｕｔｙを生成できるという作用・効果を奏することが可能となる。
【００９７】
＜リップル生成回路（第３構成例）＞
ところで、上述した第１構成例（図２）及び第２構成例（図４）では、スイッチ電圧Ｖｓｗのデューティに応じて、基準電圧Ｒｅｆに注入されるリップル電圧の振幅（以下では「リップル振幅」という）が変動する。より具体的には、デューティが５０％の時にリップル振幅は最大となり、０％または１００％に近づくにつれ、リップル振幅は減少していく。このため、リップル注入後の基準電圧ＲｅｆＡに応じて生成される出力電圧Ｖｏｕｔも、スイッチ電圧Ｖｓｗのデューティに応じて変動するという課題があった。
【００９８】
上記の課題について、図１１〜図１４を用いつつ説明する。図１１は、リップルインジェクション部２３０のみを用いたリップル生成回路２０の構成（従来構成に相当）を示す回路図である。図１２は、基準電圧Ｒｅｆとリップル注入後の基準電圧ＲｅｆＢ’との関係を示した波形図である。図１３は、図１１のリップル生成回路２０を有するスイッチング電源ＩＣ１００の入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔを示した模式図である。図１４は、スイッチ電圧Ｖｓｗのデューティとリップル振幅との関係を示した模式図である。
【００９９】
図１１のリップル生成回路２０は、第１構成例（図２）で示した構成要素のうち、リップルインジェクション部２３０のみを有する構成である。なお、リップルインジェクション部２３０の詳細については、第１構成例と同様であるため、ここでは説明を省略する。
【０１００】
上記の構成のリップル生成回路２０によって生成されるリップル電圧の振幅は、次の式（６）により表される。なお、式（６）では、リップル振幅をＶｐｐ、抵抗２３３の抵抗値をＲ２、出力信号ＨＧのハイレベル電圧をＶｒｅｇ、コンデンサ２３４の容量をＣ１、出力信号ＨＧの駆動周波数をＦ、出力信号ＨＧのオンデューティをＤｏｎ、出力信号ＨＧのオフデューティをＤｏｆｆとして表すものとする。
【０１０１】
【数６】
2014138523.tif 000009
【０１０２】
上記の式（６）のうち、Ｖｒｅｇ／（Ｒ２×Ｃ１×Ｆ）の部分は定数となるため、これを定数αとして表すと、Ｖｐｐは、次の式（７）により表される。
【０１０３】
【数７】
2014138523.tif 000010
【０１０４】
このように、リップル振幅Ｖｐｐは、オンデューティＤｏｎとオフデューティＤｏｆｆとの積算値に応じて変動する。図１２は、図１１のリップル生成回路２０により生成される、リップル注入後の基準電圧ＲｅｆＢ’の電圧波形を異なるデューティで３パターン示した模式図である。なお、図１２では、実線がオンデューティ２５％の場合の電圧波形、小破線がオンデューティ５０％の場合の電圧波形、大破線がオンデューティ７５％の場合の電圧波形を示している。図１２に示すように、基準電圧ＲｅｆＢ’のピーク値は不均一になっている。この不均一が、出力電圧Ｖｏｕｔに影響を与える。
【０１０５】
図１３は、図１１のリップル生成回路２０を有するスイッチング電源ＩＣ１００の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を示した模式図である。なお、図１３の横軸は、経過時間ｔを示している。また、図中のＤｉｆ１〜Ｄｉｆ５は、所定の電圧と、ほぼ定常状態にある出力電圧Ｖｏｕｔとの差分を示している。
【０１０６】
図１３で示すように、入力電圧Ｖｉｎが時間経過と共に上昇して出力信号ＨＧのデューティが変化すると、リップル注入後の基準電圧ＲｅｆＢ’が変動するため、Ｄｉｆ１〜Ｄｉｆ５にばらつきが生じている。
【０１０７】
図１４は、上記ばらつきの原因であるリップル振幅の変動を模式的に表した図である。図１４の縦軸はリップル振幅Ｖｐｐを示しており、横軸は出力信号ＨＧのデューティを示している。
【０１０８】
例えばデューティが５０％である場合、オンデューティＤｏｎとオフデューティＤｏｆｆとの積算値は０．５×０．５＝０．２５となる。また、例えばデューティが１０％である場合、オンデューティＤｏｎとオフデューティＤｏｆｆとの積算値は０．１×０．９＝０．０９となる。従って、式（７）を鑑みると、リップル振幅Ｖｐｐは、デューティ５０％の場合に最大となり、デューティ５０％から遠ざかるにつれ減少していく。
【０１０９】
そこで、次に説明する第３構成例のリップル生成回路２０は、上記の問題点に鑑み、デューティ変化に起因するリップル振幅Ｖｐｐの変動をキャンセルすることにより、出力電圧Ｖｏｕｔの変動を低減することを目的とする。
【０１１０】
上記の課題を解決するために、第３構成例のリップル生成回路２０は、図１５〜図１７に示す構成をとるものとする。
【０１１１】
図１５は、リップル生成回路２０の第３構成例を示すブロック図である。第３構成例のリップル生成回路２０は、図１１の構成に積算電圧生成部３１０と減算部３２０を追加した構成である。積算電圧生成部３１０は、出力信号ＨＧのオンデューティＤｏｎと、出力信号ＨＧのオフデューティＤｏｆｆと、所定の定数α’とを積算することにより、積算電圧Ｖｉｎｓを生成して減算部３２０へ供給する。減算部３２０は、基準電圧Ｒｅｆを積算電圧Ｖｉｎｓに応じて引き下げる。
【０１１２】
積算電圧生成部３１０及び減算部３２０の詳細な構成について、図１６及び図１７を用いつつ説明する。図１６は、第１構成例（図２）に積算電圧生成部３１０と減算部３２０を適用した場合の構成を示す回路図である。図１６に示すリップル生成回路２０は、先出の第１構成例と基本的には同一の構成から成るが、出力信号ＨＧ及び補正用電圧Ｖｄｕｔｙを用いて積算電圧Ｖｉｎｓを生成することに特徴を有している。そこで、第１構成例と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第３構成例の特徴部分について重点的な説明を行う。
【０１１３】
図１６に示すように、積算電圧生成部３１０は、オペアンプ３１１と、インバータ３１２と、抵抗３１３〜３１５と、コンデンサ３１６及び３１７と、を有する。
【０１１４】
オペアンプ３１１の非反転入力端（＋）は、補正用電圧生成部２１０の出力端（補正用電圧Ｖｄｕｔｙの印加端）に接続されている。オペアンプ３１１の反転入力端（−）は、オペアンプ３１１の出力端に接続されている。オペアンプ３１１の出力端は、インバータ３１２の上側電源端に接続されている。インバータ３１２の下側電源端は、接地端に接続されている。インバータ３１２の入力端は、出力信号ＨＧの印加端に接続されている。インバータ３１２の出力端は、抵抗３１３の第１端に接続されている。抵抗３１３の第２端は、抵抗３１４の第１端に接続されている。抵抗３１４の第２端は、減算部３２０に接続されている。
【０１１５】
抵抗３１５の第１端は、抵抗３１３と抵抗３１４との接続ノードに接続されている。抵抗３１５の第２端は、接地端に接続されている。コンデンサ３１６の第１端は、抵抗３１３と抵抗３１４との接続ノードに接続されている。コンデンサ３１６の第２端は、接地端に接続されている。コンデンサ３１７の第１端は、抵抗３１４と減算部３２０との接続ノードに接続されている。コンデンサ３１７の第２端は、接地端に接続されている。
【０１１６】
次に、減算部３２０の詳細な構成について、図１７を用いつつ説明する。図１７は、加算部２２０（図３）の一部を共有する形で減算部３２０を構成した場合の回路図である。図１７に示すように、本構成例の減算部３２０は、オペアンプ３２１と、Ｎチャネル型ＭＯＳ電界効果トランジスタ３２２と、抵抗３２３とを有する。
【０１１７】
オペアンプ３２１の非反転入力端（＋）は、積算電圧Ｖｉｎｓの印加端に接続されている。オペアンプ３２１の反転入力端（−）は、トランジスタ３２２と抵抗３２３との接続ノードに接続されている。オペアンプ３２１の出力端は、トランジスタ３２２のゲートに接続されている。トランジスタ３２２のドレインは、抵抗２２２の第２端と加算部２２０の出力端との接続ノードに接続されている。トランジスタ３２２のソースは、抵抗３２３の第１端に接続されている。抵抗３２３の第２端は、接地端に接続されている。
【０１１８】
次に、本構成例のリップル生成回路２０の動作について説明する。
【０１１９】
積算電圧生成部３１０に含まれるオペアンプ３１１は、補正用電圧生成部２１０より供給される補正用電圧Ｖｄｕｔｙを、インバータ３１２の電源電圧として出力する。補正用電圧Ｖｄｕｔｙは出力信号ＨＧのオンデューティＤｏｎに応じて変化するため、オペアンプ３１１の出力電圧は、β×Ｄｏｎと表すことができる。なお、定数βは補正用電圧生成部２１０に含まれる抵抗の抵抗値等により定まる定数である。
【０１２０】
インバータ３１２は、上記の出力電圧（β×Ｄｏｎ）を電源電圧として、出力信号ＨＧを反転させた反転信号を生成する。抵抗３１３、抵抗３１４、コンデンサ３１６、及び、コンデンサ３１７は、２段構成のＣＲフィルタであり、インバータ３１２から出力される反転信号を平滑して所望の積算電圧Ｖｉｎｓを生成する平滑回路として機能する。なお、図１６では２段構成としているが、この段数は設計要求に応じて適宜変更が可能である。
【０１２１】
インバータ３１２は、出力信号ＨＧを論理反転して出力する。従って、仮にインバータ３１２の電源電圧が一定である場合、ＣＲフィルタの出力はγ×Ｄｏｆｆと表すことができる。なお、定数γはＣＲフィルタに含まれる抵抗の抵抗値等により定まる定数である。一方、本構成例では、インバータ３１２の電源電圧として補正用電圧Ｖｄｕｔｙ（＝β×Ｄｏｎ）が入力されている。従って、積算電圧Ｖｉｎｓは、（β×γ）×Ｄｏｎ×Ｄｏｆｆとなる。
【０１２２】
このように、積算電圧生成部３１０では、出力信号ＨＧのオンデューティＤｏｎと、出力信号ＨＧのオフデューティＤｏｆｆと、所定の定数α’（＝β×γ）とを積算することにより、積算電圧Ｖｉｎｓが生成される。
【０１２３】
抵抗３１５は、このＣＲフィルタに含まれる抵抗３１３とともに分圧回路を形成する。なお、図１６では、抵抗３１３と抵抗３１４との接続ノードに抵抗３１５を接続することにより分圧回路を形成しているが、これ以外の接続形態により分圧回路を形成する形態でもよい。例えば、抵抗３１４の第２端に抵抗３１５の第１端を接続することにより、分圧回路を形成する形態でもよい。
【０１２４】
減算部３２０に含まれるオペアンプ３２１、トランジスタ３２２、及び抵抗３２３は、積算電圧Ｖｉｎｓに応じた減算電流Ｉ３２を生成する減算電流生成回路（電圧／電流変換回路）として機能する。これにより、積算電圧Ｖｉｎｓの電圧値に応じた減算電流Ｉ３２が生成される。この減算電流Ｉ３２は、オペアンプ２２１の出力端から、抵抗２２２、トランジスタ３２２、及び、抵抗３２３を介して接地端に向けて流れる。従って、抵抗２２２の両端間には、減算電流Ｉ３２の電流値に応じた電位差が生じる。
【０１２５】
また、抵抗２２２の両端間には、加算部２２０により生成される加算電流Ｉ２２の電流値に応じた電位差も生じる。その結果、基準電圧Ｒｅｆが積算電圧Ｖｉｎｓに応じて引き下げられ、さらに補正用電圧Ｖｄｕｔｙに応じて引き上げられた、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓ）が生成される。なお、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓ）は、リップルインジェクション部２３０へ出力される。
【０１２６】
リップルインジェクション部２３０に含まれるオペアンプ２３１の非反転入力端（＋）には、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓ）が印加される。従って、リップルインジェクション部２３０から出力されるリップル注入後の基準電圧ＲｅｆＢは、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓ）を基準として電圧値が変動する波形、すなわち、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓ）にリップル成分が注入された波形となる。
【０１２７】
なお、上述した積算電圧生成部３１０に含まれる抵抗の抵抗値は、積算電圧Ｖｉｎｓによってキャンセルすべきリップル振幅Ｖｐｐの変動範囲に基づき、設計要求に応じて定められる。例えば、次に説明する数式を用いた方法により、定められる。
【０１２８】
図１６及び図１７に示す積算電圧生成部３１０により生成される積算電圧Ｖｉｎｓは、式（８）により表される。なお、式（８）では、抵抗２１１及び２１２の合成抵抗値をＲ１、抵抗２１３の抵抗値をＲ２、抵抗３１３及び３１４の合成抵抗値をＲ５、抵抗３１５の抵抗値をＲ６、抵抗２２２の抵抗値をＲ７、抵抗３２３の抵抗値をＲ８、出力信号ＨＧのハイレベル電圧をＶｒｅｇ、出力信号ＨＧのオンデューティをＤｏｎ、出力信号ＨＧのオフデューティをＤｏｆｆとして表すものとする。
【０１２９】
【数８】
2014138523.tif 000011
【０１３０】
上記の式（８）において、（Ｒ７／Ｒ８）×｛Ｒ６／（Ｒ５＋Ｒ６）｝×｛Ｒ４／（Ｒ３＋Ｒ４）｝×Ｖｒｅｇの部分は定数となるため、これを定数α’として表すと、積算電圧Ｖｉｎｓは、次の式（９）により表される。
【０１３１】
【数９】
2014138523.tif 000012
【０１３２】
このように、積算電圧Ｖｉｎｓは、出力信号ＨＧのオンデューティＤｏｎとオフデューティＤｏｆｆとの積算値に応じて変動する。
【０１３３】
リップル振幅Ｖｐｐは、先出の式（６）及び式（７）により表される。積算電圧Ｖｉｎｓによって補正すべき電圧は、リップル振幅Ｖｐｐの１／２であるため、定数α’が定数αの１／２となるように各抵抗値を設定すればよい。すなわち、次の式（１０）が満たされるように各抵抗値を設定すればよい。なお、式（１０）では、左辺が定数αの１／２を示しており、右辺が定数α’を示している。
【０１３４】
【数１０】
2014138523.tif 000013
【０１３５】
以上に説明した本発明の構成により得られる作用効果について一例を示して説明する。
【０１３６】
図１８は、第３構成例のリップル生成回路２０により生成される、リップル注入後の基準電圧ＲｅｆＢの電圧波形を異なるデューティで３パターン示した模式図である。なお、図１８では、実線がオンデューティ２５％の場合の電圧波形、小破線がオンデューティ５０％の場合の電圧波形、大破線がオンデューティ７５％の場合の電圧波形を示している。図１９は、第３構成例のリップル生成回路２０を有するスイッチング電源ＩＣ１００の入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔを示した模式図である。
【０１３７】
図１８に示すように、補正後の基準電圧（Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓ）により生成されたリップル注入後の基準電圧ＲｅｆＢのピーク値は、リップル振幅Ｖｐｐの影響がキャンセルされているため、ほぼ均一となる。このため、図１９に示すように、入力電圧Ｖｉｎが時間経過と共に増加して出力信号ＨＧのデューティが変化したとしても、リップル注入後の基準電圧ＲｅｆＢが変動しない。このため、Ｄｉｆ１〜Ｄｉｆ５にばらつきが生じていない。
【０１３８】
以上に説明した第３構成例によれば、第１構成例の補正用電圧Ｖｄｕｔｙに加え、さらに積算電圧Ｖｉｎｓも用いて基準電圧Ｒｅｆの補正を行っているため、第１構成例と比較してより高い精度で補正を行い、ラインレギュレーションをより向上できるという作用・効果を奏することが可能となる。
【０１３９】
＜リップル生成回路（第４構成例）＞
なお、上述した第３構成例は、第１構成例（図２）に積算電圧生成部３１０及び減算部３２０を適応した構成例として説明したが、図２０に示すように、図２の構成に加えて、出力信号ＨＧの印加端と抵抗２３３及び補正用電圧生成部２１０との間にバッファ２４０を設け、このバッファ２４０の電源電圧としてデューティ変化をキャンセルするための補正後の電源電圧ＲＥＧ’を適応し、バッファ２４０より補正後の出力信号ＨＧ’を出力することにより、上記と同様の作用、効果を得ることが可能である。
【０１４０】
先述した式（６）に示すように、リップル振幅Ｖｐｐは、ＤｏｎとＤｏｆｆの積算値に応じて変動する。また、式（６）に示すように、Ｄｏｎ及びＤｏｆｆの積算値には電源電圧Ｖｒｅｇ（＝出力信号ＨＧのハイレベル電圧）が積算される。そこでＶｒｅｇがＤｏｎ及びＤｏｆｆの積算値の変化を打ち消すように変化すれば、リップル振幅を一定とすることができる。
【０１４１】
上記の考察に鑑み、第４構成例のリップル生成回路２０は、図２０に示す構成をとるものとする。積算電圧生成部３１０及び補正用電圧生成部３３０は、出力信号ＨＧのオンデューティＤｏｎと、出力信号ＨＧのオフデューティＤｏｆｆと、所定の定数α’とを積算することにより、積算電圧Ｖｉｎｓを生成して減算部３２０へ供給する。
【０１４２】
減算部３２０は、電源電圧Ｖｒｅｇを積算電圧Ｖｉｎｓだけ引き下げる。これにより、Ｄｏｎ及びＤｏｆｆの積算値の変化を打ち消すために必要な、補正後の電源電圧ＲＥＧ’を生成し、バッファ２４０の上側電源端に印加する。なお、積算電圧生成部３１０及び減算部３２０の詳細な構成については、第３構成例と同じであるため、ここでは説明を省略する。また、補正用電圧生成部３３０の詳細な構成については、補正用電圧生成部２１０と同じであるため、ここでは説明を省略する。
【０１４３】
上記の構成により生成される補正後の電源電圧ＲＥＧ’の一例を、図２１を用いて説明する。図２１の縦軸は、Ｄｏｎ及びＤｏｆｆの積算値と、補正後の電源電圧ＲＥＧ’を各々示している。図２１Ｂの横軸は、出力信号ＨＧのデューティ（Ｄｏｎ）を示している。
【０１４４】
図２１に示すように、Ｄｏｎ及びＤｏｆｆの積算値は、デューティが５０％の時に最大となり、０％または１００％に近づくにつれ減少していく。一方、補正後の電源電圧ＲＥＧ’は、デューティが５０％の時に最小となり、０％または１００％に近づくにつれ増加していく。このため、積算電圧生成部３１０の定数α’を、キャンセルすべきデューティ変化に応じて設定することにより、ＲＥＧ’×Ｄｏｎ×Ｄｏｆｆを、デューティ変化に依存しない一定の値とすることができる。
【０１４５】
このように、第４構成例では、式（６）に示すＶｒｅｇ×Ｄｏｎ×Ｄｏｆｆの部分を、上述したＲＥＧ’×Ｄｏｎ×Ｄｏｆｆに変更することにより、非線形方式の応答性を一定に保つことができるとともに、ノイズの影響も一定に保つことができる。
【０１４６】
＜回路遅延に伴う出力ドロップ対策＞
第３構成例（ないしは第４構成例）のリップル生成回路２０は、基準電圧ＲｅｆＢの最高値（三角波のトップ位置）が持つ２つの変動要因、すなわち、（１）リップル平均値の変動成分（式（４ｂ）の右辺第２項参照）と、（２）リップル振幅Ｖｐｐの変動成分（式（１０）の左辺参照））をいずれもキャンセルして、基準電圧ＲｅｆＢの最高値が所望の電圧値となるように、基準電圧Ｒｅｆに補正を掛ける構成とされている。
【０１４７】
しかしながら、スイッチング電源装置Ａの駆動周波数Ｆ（＝１／Ｔ）を高めていくと、基準電圧ＲｅｆＢと帰還電圧Ｖｆｂが交差してから基準電圧ＲｅｆＢが折り返すまでの回路遅延時間Ｔｄ（主として、メインコンパレータ５、オペアンプ２３１、及び、ドライバ２ａ及び２ｂの各回路遅延時間の合計））が相対的に大きくなる。そのため、図２２で示すように、帰還電圧Ｖｆｂが基準電圧ＲｅｆＢの最高値よりも遅延降下電圧Ｖｅｒｒだけ低くなってしまい、延いては、出力電圧Ｖｏｕｔが所望値からずれてしまう。
【０１４８】
なお、メインコンパレータ５などを高速化すれば上記の問題は解消されるが、そのためには、回路の消費電流を増大する必要がある。すなわち、スイッチング電源装置Ａの高周波化と低消費電力化は、トレードオフの関係にあった。
【０１４９】
ここで、回路遅延時間Ｔｄと遅延降下電圧Ｖｅｒｒとの間には、次の式（１１）が成立する。
【０１５０】
【数１１】
2014138523.tif 000014
【０１５１】
また、リップル振幅Ｖｐｐは、先出の式（６）によって表される。従って、式（１１）に式（６）を代入して整理すると、遅延降下電圧Ｖｅｒｒは、次の（１２）式で算出することができる。
【０１５２】
【数１２】
2014138523.tif 000015
【０１５３】
このように、遅延降下電圧Ｖｅｒｒは、リップル平均値（基準電圧ＲｅｆＢのＤＣ値）と同じく、オンデューティＤｏｎに応じて変動することが分かる。
【０１５４】
従って、次の（１３）式を満たすように、リップル生成回路２０の回路定数（特に、抵抗値Ｒ１〜Ｒ４、抵抗値Ｒ７、抵抗値Ｒ９、及び、容量値Ｃ１）を選べば、オンデューティＤｏｎに応じたリップル平均値の変動成分だけでなく、回路遅延による出力電圧Ｖｏｕｔの変動成分（遅延降下電圧Ｖｅｒｒ）をキャンセルすることができる。従って、入出力条件に依ることなく、スイッチング電源装置Ａの高周波化と低消費電力化を両立することが可能となる。
【０１５５】
【数１３】
2014138523.tif 000016
【０１５６】
＜リップル生成回路（第５構成例）＞
図２３は、リップル生成回路２０の第５構成例を示すブロック図である。第５構成例のリップル生成回路２０は、先出の第３構成例（図１６及び図１７）とほぼ同様の構成であり、周波数切替信号ＦＣＴＲＬを用いた駆動周波数Ｆの切替制御に対応した点に特徴を有している。そこで、第３構成例と同様の構成要素については、図１６及び図１７と同一の符号を付すことで重複した説明を割愛し、以下では、第５構成例の特徴部分について重点的な説明を行う。
【０１５７】
周波数切替信号ＦＣＴＲＬは、オン時間設定部７（図１を参照）に入力される制御信号であり、出力信号ＨＧのオン時間Ｔｏｎを切り替えて駆動周波数Ｆを変化させるために用いられる。また、駆動周波数Ｆを切り替えるときには、先出の（１０）式を満足するために、リップルインジェクション部２３０に含まれるコンデンサ２３４の容量値Ｃ１も周波数切替信号ＦＣＴＲＬに応じて可変制御する必要がある。例えば、駆動周波数Ｆを２倍に切り替える場合には、コンデンサ２３４の容量値Ｃ１が１／２に切り替えられる。
【０１５８】
このように、容量値Ｃ１が切り替えられると、今度は先出の（１３）式を満足するために、抵抗値Ｒ１〜Ｒ４、抵抗値Ｒ７、及び、抵抗値Ｒ９のうち、少なくとも一つを調整する必要が生じる。ただし、抵抗値Ｒ１〜Ｒ４、ないし、抵抗値Ｒ７を調整すると、先出の（１０）式の関係が再び崩れてしまい、さらに別の回路定数を調整する必要が生じてしまう。一方、抵抗値Ｒ９を容量値Ｃ１と同様の挙動で可変制御すれば、他の回路定数の調整を要することなく、先出の（１０）式と（１３）式をいずれも満足することができる。
【０１５９】
そこで、第５構成例のリップル生成回路２０において、コンデンサ２３４と抵抗２２７は、周波数切替信号ＦＣＴＲＬに応じて、その容量値Ｃ１と抵抗値Ｒ９が可変制御される構成とされている。例えば、容量値Ｃ１が１／２に切り替えられたときには、抵抗値Ｒ９も１／２に切り替えられる。このような構成とすることにより、回路定数の調整を最小限に抑えつつ、駆動周波数Ｆの切替制御に対応することが可能となる。
【０１６０】
図２４及び図２５は、それぞれ、駆動周波数Ｆの切替時に、帰還電圧Ｖｆｂ（延いては出力電圧Ｖｏｕｔ）のＤＣずれが発生する様子と、そのＤＣずれが抑制される様子を示すタイミングチャートである。
【０１６１】
仮に、回路遅延による出力電圧Ｖｏｕｔの変動成分（遅延降下電圧Ｖｅｒｒ）を考慮せずにリップル生成回路２０の回路定数を設定すると、駆動周波数Ｆが高いほど遅延降下電圧Ｖｅｒｒは大きくなるので、駆動周波数Ｆの切替前後で帰還電圧ＶｆｂのＤＣずれが生じる（図２４を参照）。
【０１６２】
一方、回路遅延による出力電圧Ｖｏｕｔの変動成分を鑑み、先出の（１３）式を満足するようにリップル生成回路２０の回路定数を設定すると、駆動周波数Ｆに応じて基準電圧ＲｅｆＢが上下にシフトされるので、帰還電圧ＶｆｂのＤＣずれやこれに伴うオーバー／アンダーシュートを抑制することが可能となる（図２５を参照）。
【０１６３】
＜テレビへの適用＞
図２６はスイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図２７Ａ〜図２７Ｃは、それぞれ、スイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＸは、チューナ部Ｘ１と、デコーダ部Ｘ２と、表示部Ｘ３と、スピーカ部Ｘ４と、操作部Ｘ５と、インタフェイス部Ｘ６と、制御部Ｘ７と、電源部Ｘ８と、を有する。
【０１６４】
チューナ部Ｘ１は、テレビＸに外部接続されるアンテナＸ０で受信された受信信号から所望チャネルの放送信号を選局する。
【０１６５】
デコーダ部Ｘ２は、チューナＸ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ｘ２は、インタフェイス部Ｘ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。
【０１６６】
表示部Ｘ３は、デコーダ部Ｘ２で生成された映像信号を映像として出力する。
【０１６７】
スピーカ部Ｘ４は、デコーダ部で生成された音声信号を音声として出力する。
【０１６８】
操作部Ｘ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ｘ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。
【０１６９】
インタフェイス部Ｘ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。
【０１７０】
制御部Ｘ７は、上記各部Ｘ１〜Ｘ６の動作を統括的に制御する。制御部Ｘ７としては、ＣＰＵ（central processing unit）などを用いることができる。
【０１７１】
電源部Ｘ８は、上記各部Ｘ１〜Ｘ７に電力供給を行う。電源部Ｘ８としては、先述のスイッチング電源装置Ａを好適に用いることができる。
【０１７２】
＜その他の変形例＞
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１７３】
本発明に係るスイッチング電源装置は、パーソナルコンピュータ（ノート型／デスクトップ型）、ＬＣＤ［liquid crystal display］テレビ、ＰＤＰ［plasma display panel］テレビ、ＤＶＤ［digital versatile disc］レコーダ、ＢＤ［blu-ray disc］レコーダなどに好適に利用することが可能である。
【符号の説明】
【０１７４】
Ａ    スイッチング電源装置
１００    スイッチング電源ＩＣ
１ａ、１ｂ    Ｎチャネル型ＭＯＳ電界効果トランジスタ
２ａ、２ｂ    ドライバ
３    レベルシフタ
４    駆動制御回路
５    メインコンパレータ
６    ソフトスタート制御回路
７    オン時間設定回路
８    タイマ
１１    基準電圧生成回路
１２ａ、１２ｂ    抵抗
１３    定電圧生成回路
１４    ダイオード
１５    低電圧ロックアウト回路
１６    サーマルシャットダウン回路
１７    入力バイアス電流生成回路
１８    過電流保護回路
１９    過電圧保護回路
２０    リップル生成回路
２１０    補正用電圧生成部
２１１、２１２、２１３    抵抗
２１４、２１５    コンデンサ
２２０    加算部
２２１、２２５    オペアンプ
２２２、２２７    抵抗
２２３、２２４    Ｐチャネル型ＭＯＳ電界効果トランジスタ
２２６    Ｎチャネル型ＭＯＳ電界効果トランジスタ
２３０    リップルインジェクション部
２３１    オペアンプ（リップルアンプ）
２３２、２３３    抵抗
２３４    コンデンサ
２４０    バッファ
３１０    積算電圧生成部
３１１    オペアンプ
３１２    インバータ
３１３、３１４、３１５    抵抗
３１６、３１７    コンデンサ
３２０    減算部
３２１    オペアンプ
３２２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
３２３    抵抗
３３０    補正用電圧生成部
Ｌ１    インダクタ
Ｄ１    ダイオード
Ｒ１〜Ｒ３    抵抗
Ｃ１〜Ｃ４    コンデンサ
ＥＮ    イネーブル端子
ＦＢ    帰還端子
ＲＴ    オンタイム設定端子
ＳＳ    ソフトスタート端子
ＢＳＴ    ブートストラップ端子
ＶＩＮ    入力端子
ＳＷ    スイッチ端子
ＧＮＤ    グランド端子
Ｘ    テレビ
Ｘ０    アンテナ
Ｘ１    チューナ部
Ｘ２    デコーダ部
Ｘ３    表示部
Ｘ４    スピーカ部
Ｘ５    操作部
Ｘ６    インタフェイス部
Ｘ７    制御部
Ｘ８    電源部
【図１】
2014138523.tif 000018
【図２】
2014138523.tif 000019
【図３】
2014138523.tif 000020
【図４】
2014138523.tif 000021
【図５】
2014138523.tif 000022
【図６】
2014138523.tif 000023
【図７】
2014138523.tif 000024
【図８】
2014138523.tif 000025
【図９】
2014138523.tif 000026
【図１０】
2014138523.tif 000027
【図１１】
2014138523.tif 000028
【図１２】
2014138523.tif 000029
【図１３】
2014138523.tif 000030
【図１４】
2014138523.tif 000031
【図１５】
2014138523.tif 000032
【図１６】
2014138523.tif 000033
【図１７】
2014138523.tif 000034
【図１８】
2014138523.tif 000035
【図１９】
2014138523.tif 000036
【図２０】
2014138523.tif 000037
【図２１】
2014138523.tif 000038
【図２２】
2014138523.tif 000039
【図２３】
2014138523.tif 000040
【図２４】
2014138523.tif 000041
【図２５】
2014138523.tif 000042
【図２６】
2014138523.tif 000043
【図２７Ａ】
2014138523.tif 000044
【図２７Ｂ】
2014138523.tif 000045
【図２７Ｃ】
2014138523.tif 000046
【図２８Ａ】
2014138523.tif 000047
【図２８Ｂ】
2014138523.tif 000048
【図２８Ｃ】
2014138523.tif 000049