(57)【要約】      （修正有）【課題】共振先鋭度Ｑ値が高い出力信号を得ることができる複合負帰還型周波数選択出力回路とそれを用いた発振回路を提供する。【解決手段】複合負帰還型周波数選択出力回路１は、入力周波数信号に対して帰還信号を負帰還して得られる帰還処理信号の同相信号（若しくは逆相信号）の一方を、所定周波数帯域を除く残余の成分のみを周波数選択中継すると共に、他方をその少なくとも実数成分を中継しておいて、当該選択中継出力と前記実数成分の中継出力との差（若しくは和）信号を前記帰還信号として中継する。【選択図】図１
2014103428.tif 000002
【特許請求の範囲】
【請求項１】
１つの入力端子と２つの出力端子及び１つの帰還端子を有して前記入力端子に供給される入力周波数信号に対して前記帰還端子に供給される帰還信号を負帰還して得られる帰還処理信号の同相信号（若しくは逆相信号）を前記２つの出力端子の各々において出力する電力分配負帰還回路と、
前記出力端子の一方の出力の所定周波数帯域を除く残余の成分のみを中継する選択的中継回路と、
前記出力端子の他方の出力のその少なくとも実数成分を中継する実数成分中継回路と、
前記選択的中継回路の中継出力と前記実数成分回路の中継出力との差（若しくは和）信号を前記帰還端子に前記帰還信号として中継する帰還回路と、
からなることを特徴とする複合負帰還型周波数選択出力回路。
【請求項２】
前記電力分配負帰還回路は、第１及び第２トランジスタを含む差動対増幅回路からなり、
前記第１及び第２トランジスタの制御端子の一方及び他方をそれぞれ前記入力端子及び前記帰還端子とし、前記第１及び第２トランジスタの共通接続端子以外の２つの電流路形成端子を前記２つの出力端子とする、ことを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項３】
前記電力分配負帰還回路は、前記入力端子及び前記帰還端子としての正入力端及び負入力端を有して前記正及び負入力端各々への２つの入力信号の差信号を出力する前段部と、前記前段部の差信号出力の同相信号及び逆相信号をその２つの出力端の各々において生成する後段部と、を含み、前記後段部の前記２つの出力端を前記２つの出力端子とする二段増幅回路からなることを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項４】
前記電力分配負帰還回路は、前記入力端子及び前記帰還端子としての正入力端及び負入力端を有して前記正及び負入力端各々への２つの入力信号の差信号を出力する前段部と、前記前段部の差信号出力を入力としてこれによって励磁される１次巻線及び中点が基準電位に接続されて前記１次巻線への入力信号の同相信号及び逆相信号をその２つの出力端において出力する２次巻線からなるトランス回路と、からなり、前記２次巻線の２つの出力端を前記２つの出力端子とする増幅トランス回路からなることを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項５】
前記電力分配負帰還回路は、各々の中点が基準電位に接続されている１次及び２次巻線を含むトランス回路からなり、前記１次巻線の両端が各々前記入力端子及び前記帰還端子とされ、前記２次巻線の両端が各々前記２つの出力端子とされていることを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項６】
前記電力分配負帰還回路は、少なくとも５つの遅延素子からなりかつ２つの入力端及び２つの出力端を有する四端子網からなり、前記２つの入力端が前記入力端子及び前記帰還端子とされ、前記２つの出力端が前記２つの出力端子とされていることを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項７】
前記電力分配負帰還回路は、前記入力端子に接続された非反転入力端子と、前記帰還端子に接続された反転入力端子と、前記出力端子の一方に接続された第１出力端とを有する第１演算増幅器と、前記入力端子に接続された反転入力端子、前記帰還端子に接続された非反転入力端子と、前記出力端子の他方に接続された第２出力端とを有する第２演算増幅器と、を有することを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項８】
前記選択的中継回路は、反共振特性を有する反共振回路、又は帯域通過若しくは帯域阻止フィルタを含むことを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項９】
前記実数成分中継回路は、純抵抗回路からなることを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項１０】
前記実数成分中継回路は、周波数特性を有して虚数成分も中継することを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項１１】
前記実数成分中継回路は、可変ゲインを有することを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項１２】
前記帰還回路は、位相特性を有することを特徴とすることを特徴とする請求項１記載の複合負帰還型周波数選択出力回路。
【請求項１３】
請求項１乃至１２のいずれか１つに記載の複合負帰還型周波数選択出力回路と、
前記電力分配負帰還型周波数選択出力回路の前記２つの出力端子から出力される信号のいずれか一方を、前記入力周波数信号として帰還せしめる正帰還路と、からなることを特徴とする発振回路。
【請求項１４】
前記正帰還路は、位相シフト特性を有することを特徴とする請求項１３に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振回路すなわち周波数選択出力回路とこれを用いた発振回路に関する。
【背景技術】
【０００２】
市場の要求である安定な周波数出力信号を簡便に得るために、水晶振動子等の“共振現象”を用いた小型圧電発振器が広く使われている。“共振現象”を用いた方法として、非特許文献１に、ハーフブリッジ回路の中に水晶振動子を組み入れて、共振尖鋭度を改善する技術が開示されているが、高い増幅率を有する増幅器を必要とするので、予期せぬスプリアス発振等の異常発振が生じてしまい、良好な短期安定性が得られないという課題がある。
【０００３】
一方、小型化携帯無線機器において、耐雑音対策を目的として、互いに位相反転関係にある２つの出力を有する圧電発振器が使われる場合がある。例えば、特許文献１に、“反共振現象”を用い、互いに位相反転関係にある２つの出力を有する発振回路を、最小個数のトランジスタにて実現するクロスカップル発振回路が開示されている。
【０００４】
しかしながら、特許文献１に開示された発振回路によれば、以下の問題点があげられる。
【０００５】
（１）発振回路の動作時の共振尖鋭度（実効Ｑ値）は、使用する圧電振動子の無負荷Ｑ値よりも劣化するので、良好な短期安定度を有する発振出力が得られない。
【０００６】
（２）安定的な周波数調整が簡単ではない。使用するアンプの増幅率を高める必要があることから、低雑音特性や、低消費電力特性が望めない。
【０００７】
（３）小型化高密度実装に於いて避けられない浮遊容量や残留インダクタンス等が性能劣化を引き起こしてしまう。
【０００８】
（４）圧電振動子を用いた場合の並列容量の影響が性能に限界を与えてしまう。
【０００９】
要約すれば、従来の回路においては、共振回路の実効Ｑ値は例えばコイルやコンデンサからなる共振素子の物理定数に支配されており、これら物理定数を変化させない限り、実効Ｑ値を向上させることはできなかった。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許公開２００９−２１８８７１
【非特許文献】
【００１１】
【非特許文献１】Ｒｏｂｅｒｔ  Ｊ．  Ｍａｔｔｈｙｓ；  “Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ  Ｃｉｒｃｕｉｔ”，  ＫＲＩＥＧＥＲ  ＰＵＢＬＩＳＨＩＮＧ  ＣＯＭＰＡＮＹ，  ＦＬＯＲＩＤＡ，  ｐｐ．２２７−２３４，  １９９２．
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、無負荷状態における共振先鋭度Ｑ値を劣化させることなく出力する共振回路とそれを用いた発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る複合負帰還型周波数選択出力回路は、１つの入力端子と２つの出力端子及び１つの帰還端子を有して前記入力端子に供給される入力周波数信号に対して前記帰還端子に供給される帰還信号を負帰還して得られる帰還処理信号の同相信号（若しくは逆相信号）を前記２つの出力端子の各々において出力する電力分配負帰還回路と、前記出力端子の一方の出力の所定周波数帯域を除く残余の成分のみを中継する選択的中継回路と、前記出力端子の他方の出力をその少なくとも実数成分を中継する実数成分中継回路と、前記選択的中継回路の中継出力と前記実数成分回路の中継出力との差（若しくは和）信号を前記帰還端子に前記帰還信号として中継する帰還回路と、からなることを特徴とする。
【００１４】
本発明に係る発振回路は、上述の複合負帰還型周波数選択出力回路と、電力分配負帰還型周波数選択出力回路の２つの出力端子から出力される信号のいずれか一方を、前記入力周波数信号として帰還せしめる正帰還路と、からなる。
【発明の効果】
【００１５】
本発明の複合負帰還型周波数選択出力回路によれば、無負荷時における実効的な共振先鋭度Ｑ値が高い出力信号を得ることができる。
【００１６】
本発明の発振回路によれば、複合負帰還型周波数選択出力回路の利点を維持しつつ、正帰還回路の帰還度を調節することによって、発振周波数及び発振出力の尖鋭度を向上せしめることができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の実施例である複合負帰還型周波数選択出力回路の回路図である。
【図２】図２は、図１に示した複合負帰還型周波数選択出力回路の出力振幅のシミュレーション結果を示すグラフである。
【図３】図３は、図１に示した複合負帰還型周波数選択出力回路の出力位相のシミュレーション結果を示す図である。
【図４ａ−４ｂ】図４（ａ）及び（ｂ）は、図１に示した複合負帰還型周波数選択出力回路の電力分配負帰還回路の変形例を示す回路図である。
【図４ｃ−４ｄ】図４（ｃ）及び（ｄ）は、図１に示した複合負帰還型周波数選択出力回路の電力分配負帰還回路の変形例を示す回路図である。
【図４ｅ−４ｆ】図４（ｅ）及び（ｆ）は、図１に示した複合負帰還型周波数選択出力回路の電力分配負帰還回路の変形例を示す回路図である。
【図５ａ−５ｇ】図５（ａ）乃至（ｇ）は、図１に示した複合負帰還型周波数選択出力回路の共振器回路の変形例を示す回路図である。
【図５ｈ−５ｉ】図５（ｈ）及び（ｉ）は、図１に示した複合負帰還型周波数選択出力回路の共振器回路の変形例を示す回路図である。
【図６】図６（ａ）乃至（ｆ）は、図１に示した複合負帰還型周波数選択出力回路の補償回路の変形例を示す回路図である。
【図７】図７（ａ）乃至（ｃ）は、図１に示した複合負帰還型周波数選択出力回路の第１等価負荷回路の変形例を示す回路図である。
【図８ａ−８ｃ】図８（ａ）乃至（ｃ）は、本発明に係る複合負帰還型周波数選択出力回路の等価回路図である。
【図８ｄ−８ｅ】図８（ｄ）及び（ｅ）は、本発明に係る複合負帰還型周波数選択出力回路の等価回路図である。
【図９】図９は、図１に示した複合負帰還型周波数選択出力回路を含む発振回路の回路図である。
【発明を実施するための形態】
【００１８】
図１において、複合負帰還型周波数選択出力回路１は、基準端子２、入力端子３、及び出力端子４、５を有する。
【００１９】
電力分配負帰還回路２３は、入力端子Ｔ１１及び帰還端子Ｔ１２、同相出力端子Ｔ３１及び逆相出力端子Ｔ３２、第１電力分配回路６、第１増幅演算回路７、第２電力分配回路１６、第２演算増幅回路８を有する。
【００２０】
電力分配負帰還回路２３の入力端子Ｔ１１は、入力端子３を介して、例えば、標準信号発生器（図示せず）に接続されている。標準信号発生器は、例えば、出力が一定に維持され、かつ、周波数ｆが、例えば、１０ＭＨｚを中心として可変である入力周波数信号を生成する装置である。標準信号発生器からの入力周波数信号が電力分配負帰還回路２３の入力端子Ｔ１１に印加される。電力分配負帰還回路２３の帰還端子Ｔ１２には、第１アナログ加算回路１３からの帰還信号が印加される。
【００２１】
第１電力分配回路６は、入力端子Ｔ１１に接続された入力端子Ｔ６‐１並びに入力端子Ｔ６‐１に接続された第１及び第２の出力端子Ｔ６‐２、Ｔ６‐３を有する。第１電力分配回路６においては、入力端子Ｔ６‐１に入力された入力信号が、その信号レベル及び位相を保持したまま、第１及び第２の出力端子Ｔ６‐２、Ｔ６‐３に分配出力される。ここで、分配出力される信号レベルをｅ０とする。
【００２２】
第５電力分配回路１６は、帰還端子Ｔ１２に接続された入力端子Ｔ１６‐１並びに第１及び第２の出力端子Ｔ１６‐２、Ｔ１６‐３を有する。第５電力分配回路１６においては、入力端子Ｔ１６‐１に入力された入力信号が、その信号レベル及び位相を保持したまま、第１及び第２の出力端子Ｔ１６‐２、Ｔ１６‐３に分配出力される。ここで、分配出力される信号レベルをｅ３とする。
【００２３】
第１増幅演算回路７は、同相入力端子Ｔ７‐１、逆相入力端子Ｔ７‐２、及び正相出力端子Ｔ７‐３を有する。同相入力端子Ｔ７‐１は第１電力分配回路６の第１の出力端子Ｔ６‐２に接続されている。逆相入力端子Ｔ７‐２は第５電力分配回路１６の第１の出力端子Ｔ１６‐２に接続されている。
【００２４】
第１増幅演算回路７は、同相入力端子Ｔ７‐１に供給される入力信号に対して位相を保持し且つその入力信号レベルを増幅率μａ１で増幅する位相非反転回路と、逆相入力端子Ｔ７‐２に供給される入力信号に対して位相を反転させ且つその入力信号レベルを増幅率μｂ１で増幅する位相反転回路と、位相非反転回路及び位相反転回路からの出力信号をアナログ的に加算するアナログ加算回路とから構成される。尚、位相反転回路の増幅率μａ１と、位相非反転回路の増幅率μｂ１とは、実質的に等しく設定され得るし、異なる増幅率を有し得る。μａ１及びμｂ１を、共振器回路１１の端子Ｔ１１‐１に供給された信号レベルｅ１と、第１増幅演算回路７の同相入力端子Ｔ７‐１に供給された信号レベルｅ０との比として、第１差動入力増幅回路７の増幅率μ１とする。
【００２５】
第２差動入力増幅回路８は、同相入力端子Ｔ８‐１、逆相入力端子Ｔ８‐２、及び正相出力端子Ｔ８‐３を有する。同相入力端子Ｔ８‐１は第２電力分配回路１６の第２の出力端子Ｔ１６‐３に接続され、逆相入力端子Ｔ８‐２は第１電力分配回路６の第２の出力端子Ｔ６‐３に接続されている。
【００２６】
第２差動入力増幅回路８は、同相入力端子Ｔ８‐１に供給される入力信号に対して位相を保持し且つその入力信号レベルを増幅率μａ２で増幅する位相非反転回路と、逆相入力端子Ｔ８‐２に供給される入力信号に対して位相を反転させ且つその入力信号レベルを増幅率μｂ２で増幅する位相反転回路と、位相非反転回路及び位相反転回路からの出力信号をアナログ的に加算するアナログ加算回路とから構成される。位相反転回路の増幅率μａ２と、位相非反転回路の増幅率μｂ２とは、実質的に等しく設定され得るし、異なる増幅率を有し得る。μａ２及びμｂ２を、補償回路１２の一方の端子Ｔ１２‐１に供給された信号レベルｅ２と、第２差動入力増幅回路８の逆相入力端子Ｔ８‐２に供給された信号レベルｅ０の位相を反転した信号レベルとの比として、第２差動入力増幅回路８の増幅率“μ２”とする。
【００２７】
第２電力分配回路９は、入力端子Ｔ９−１および第１及び第２の出力端子Ｔ９‐２、Ｔ９−３を有する。入力端子Ｔ９−１は電力分配負帰還回路２３の同相出力端子Ｔ３１に接続されている。第１の出力端子Ｔ９‐２は端子Ｔ４１を介して共振回路１１の端子Ｔ１１‐１に接続されている。第２の出力端子Ｔ９−３は第１出力端子４に接続されている。第２電力分配回路９は、入力端子Ｔ９−１に入力された入力信号を、その信号レベル及び位相を保持したまま、第１及び第２の出力端子Ｔ９‐２、Ｔ９−３に分配出力する。
【００２８】
第３電力分配回路１０は、入力端子Ｔ１０−１、第１の出力端子Ｔ１０‐２、及び第２の出力端子Ｔ１０−３を有する。入力端子Ｔ１０−１は電力分配負帰還回路２３の逆相出力端子Ｔ３２に接続されている。第１の出力端子Ｔ１０−２は補償回路１２の端子Ｔ１２‐１に接続されている。第２の出力端子Ｔ１０‐３は第２出力端子５に接続されている。第３電力分配回路１０は、入力端子Ｔ１０−１に入力された入力信号を、その信号レベル及び位相を保持したまま、第１及び第２の出力端子Ｔ１０‐２、Ｔ１０−３に分配出力する。
【００２９】
電力分配負帰還回路２３において、入力端子３から供給される入力周波数信号が同相入力端子Ｔ１１から入力され、第１アナログ加算回路１３から帰還された帰還信号が逆相入力端子Ｔ１２から入力される。入力周波数信号と同位相である信号が同相出力端子Ｔ３１において出力され、入力周波数信号に対して逆位相である信号が逆相出力端子Ｔ３２において出力される。
【００３０】
共振器回路１１は、端子Ｔ１１‐１及び端子Ｔ１１−２を有し、それら端子間に並列接続されたコイルＬ、コンデンサＣ、及び抵抗Ｒｐとからなる並列共振回路である。共振器回路１１は、反共振周波数ｆｐにおいてその出力が減衰するＮｕｌｌ特性を有する。よって、反共振周波数ｆｐ近傍の帯域において減衰された共振出力が端子Ｔ１１−２から第１アナログ加算回路１３へ出力される。
【００３１】
補償回路１２は、端子Ｔ１２‐１及びＴ１２‐２を有し、それら端子間に接続された抵抗Ｒ２を有する純抵抗回路である。補償回路１２において、端子Ｔ１２‐１に供給された入力信号は、抵抗Ｒ２を介して、その信号レベルが減衰されて、端子Ｔ１２‐２から第１アナログ加算回路１３へ出力される。
【００３２】
第１アナログ加算回路１３は、第１の入力端子Ｔ１３‐１、第２の入力端子Ｔ１３‐２、及び出力端子Ｔ１３‐３を有する。第１の入力端子Ｔ１３‐１は共振器回路１１の端子Ｔ１１−２に接続されている。第２の入力端子Ｔ１３‐２は補償回路１２の端子Ｔ１２−２に接続されている。第１アナログ加算回路１３においては、第１の入力端子Ｔ１３‐１と第２の入力端子Ｔ１３‐２とに供給された信号をアナログ的に加算して、その和を、出力端子Ｔ１３‐３を介して、端子Ｔ６１に出力する。第１アナログ加算回路１３の３つの端子、Ｔ１３‐１、Ｔ１３‐２、Ｔ１３‐３の接続点を、“第１仮想アナログ加算点１７”と称する。第１アナログ加算回路１３の第１仮想アナログ加算点１７と出力端子Ｔ１３‐３との間のレベル降下は無視できるほど小さい。第１仮想アナログ加算点１７での信号レベルをｅ３とする。
【００３３】
第４電力分配回路１４は、入力端子Ｔ１４‐１および第１及び第２の出力端子Ｔ１４‐２、Ｔ１４‐３を有する。入力端子Ｔ１４‐１は端子Ｔ６１を介して第１アナログ加算回路１３の出力端子Ｔ１３‐３に接続されている。第１の出力端子Ｔ１４‐２は第１等価負荷回路１５の入力端子Ｔ１５−１に接続されている。第２の出力端子Ｔ１４‐３は端子Ｔ７２を介して電力分配負帰還回路２３の帰還端子Ｔ１２に接続されている。第４電力分配回路１４において、入力端子Ｔ１４‐１に供給された信号は、第１の出力端子Ｔ１４‐２及び第２の出力端子Ｔ１４‐３に各々出力される。
【００３４】
第１等価負荷回路１５は、入力端子Ｔ１５−１及び出力端子Ｔ１５−２と、これら端子の間に接続された抵抗Ｒ３と、を含む純抵抗回路である。入力端子Ｔ１５−１は、第４電力分配回路１４の第１の出力端子Ｔ１４‐２に接続されている。出力端子Ｔ１５−２は、基準端子２に接続されている。
【００３５】
図２を用いて、図１の複合負帰還型周波数選択出力回路１の作用について説明する。図２のシミュレーション結果は、図１の入力端子３に印加される入力周波数信号の電圧を１μＶに設定して、その周波数を９９０００００Ｈｚから１０１０００００Ｈｚに掃引することによって得られた。第１増幅演算回路７の増幅率μ１、第２演算増幅回路８の増幅率μ２、共振器回路１１、補償回路１２、及び第１等価負荷回路１５の回路定数は、表１に示すように設定した。
【００３６】
【表１】
2014103428.tif 000003
【００３７】
図２の横軸は、図１の入力端子３に印加される入力周波数信号の周波数（Ｈｚ）であり、縦軸は第１増幅演算回路７の正相出力端子Ｔ７−３、すなわち、第１出力端子４に生ずる電圧の絶対値（ボルト：Ｖ）である。図２に示すように、第１等価負荷回路１５の抵抗値Ｒ３を８００Ωから１０００Ωまで、２０Ωステップで変化させたところ、特定の抵抗値Ｒ３において第１出力端子４に生ずる電圧が周波数に依存してピークを示す、すなわち、共振現象が現れる結果が得られた。特に、曲線Ａは、Ｒ３＝９００Ωの場合、曲線Ｂは、９２０Ωの場合である。
【００３８】
実効Ｑ値をピーク電圧値と、ピーク電圧値を２の平方根で割った値になる周波数間隔と、から算出した。その結果、曲線Ａの場合における実効Ｑ値は、約５００であり、かかる値は、共振器回路１１を構成するコイルのＱ値の約５０倍である。よって、複合負帰還型周波数選択出力回路１を用いることによって、共振器回路１１自体のＱ値（無負荷時のＱ値＝１０）を、約５０倍にまで大きくすることができる。尚、第２出力端子５に発現する電圧の絶対値は第１出力端子４と実質的に同一の電圧である。
【００３９】
図３を用いて、図１の複合負帰還型周波数選択出力回路１のさらなる作用について説明する。図３のシミュレーション結果は、図２の数値シミュレーションと同じ設定で得られた。図３の横軸は、図１の入力端子３に印加される入力周波数信号の周波数（Ｈｚ）である。縦軸は図１の入力端子３に印加される入力周波数信号の位相値を基準にした場合の第１出力端子４に生ずる出力信号の位相値（°）である。第１出力端子４に生ずる出力信号の位相値が０であるとき、第１出力端子４に生ずる出力信号の位相値と入力周波数信号の位相値とが同相であることを意味する。図２に示すように、第１等価負荷回路１５の抵抗値Ｒ３を８００Ωから１０００Ωまで、２０Ωステップで変化させたところ、幾つか特徴的な現象が発現している。
【００４０】
第１に、入力端子３への入力周波数信号の位相を一定とし、Ｒ３の値を８００Ωから１０００Ωまで２０Ωステップで変化させた場合、第１出力端子４に生ずる出力信号は、共振器回路１１の反共振周波数ｆｐにおいて、０及び−１８０°の２つの値を呈する。
【００４１】
第２に、図示はしていないが、第１と同様に、第２出力端子５の位相も、Ｒ３の値を変化させることによって、−１８０°及び０°の２つの値を呈する。
【００４２】
第３に、位相の変化を周波数の変化で割り算した傾きは、この抵抗値Ｒ３の値によって、逆転する。
【００４３】
第４に、第１出力端子４と第２出力端子５とにおいては、互いに逆相、即ち、互いに位相反転関係にある２つの出力が得られる。
【００４４】
第５に、入力端子３に供給される入力周波数信号の位相は抵抗値Ｒ３の値によって制御され得る。
【００４５】
尚、上記した第１及び第４の現象は、第１等価負荷回路１５の抵抗値Ｒ３の値を固定し、補償回路１２の抵抗値Ｒ２の値を変化させた場合であっても発現する。
【００４６】
図２及び図３に示した複合負帰還型周波数選択出力回路１の動作原理を、数式を用いて説明する。
【００４７】
図１の複合負帰還型周波数選択出力回路１の第１増幅演算回路７の同相入力端子Ｔ７‐１における電圧ｅ０に対する第１増幅演算回路７の同相出力端子Ｔ７‐３における電圧ｅ１の比は、数式１によって与えられる。
【００４８】
【数１】
2014103428.tif 000004
【００４９】
ここで、μ１及びμ２は、それぞれ第１増幅演算回路７及び第２演算増幅回路８による増幅率である。ｙｒ、ｙ２、ｙ３は、それぞれ、共振器回路１１の伝達アドミタンス、補償回路１２の伝達アドミタンス、第１等価負荷回路１５のアドミタンスである。数式１を構成する全ての変数は、残留インダクタンス、浮遊容量、及び走行時間等により、純実数ではなく、一般には複素数であるが、ここでは、共振器回路１１の伝達アドミタンスｙｒ以外は、純実数として説明する。
【００５０】
数式１において、共振器回路１１の伝達アドミタンスｙｒが分母に現われているので、アドミタンスを反転する効果が発現する。すなわち、イミタンスを反転するジャイレータ効果が発現する。従って、共振器回路１１の反共振特性は、共振特性に反転される。
【００５１】
共振器回路１１の伝達アドミタンスｙｒは、一般的に、次式で表せる。
【００５２】
【数２】
2014103428.tif 000005
【００５３】
ここで、Ｒｅ（ｙｒ）、Ｉｍ（ｙｒ）は、それぞれ伝達アドミッタンスの実数成分及び虚数成分である。
【００５４】
図１に示した共振器回路１１の場合、Ｒｅ（ｙｒ）は、抵抗Ｒｐの逆数である。Ｉｍ（ｙｒ）は、コイルのインダクタンス値Ｌとコンデンサの容量値Ｃとの並列回路が呈するサセプタンス値であり、インダクタンス値Ｌと容量値Ｃとから算出される反共振周波数ｆｐで、０（零）を呈する。また、図１に示した補償回路１２の伝達アドミタンスは、Ｒ２を純抵抗としてあるので、ｙ２は正の実数である。更に、図１に示した第１等価負荷回路１５のアドミタンスは、Ｒ３を純抵抗としてあるので、ｙ３は正の実数である。
【００５５】
以上を整理すると、数式１の右辺の第３項の分子は、このシミュレーションでは、μ１＝μ２としてあるので、常に正の値を取る。一方、分母は、反共振周波数では虚数成分Ｉｍ（ｙｒ）はゼロであるので、これを除けば、“残りは実数成分”のみとなる。
【００５６】
ここで、数式１の右辺の第３項の分母の中のｙ２を含む項に“−”（マイナス記号）が付いていることに着目する。このことは、複素成分から虚数成分を除いた“残りの実数成分”の値が、μと、ｙ２と、ｙ３と、の相対関係で、負、零、正の、値を取り得ることを意味する。
【００５７】
このことは、Ｒ３を変化させることによって図２に示すように実効Ｑ値が改善され且つ、図３に示すように位相が反転されることを示している。振幅特性及び位相特性の双方の特性は、共振器回路１１の損失成分Ｒｅ（ｙｒ）に対して、増幅率μ１及びμ２、補償回路の損失成分ｙ２、並びに、第１等価負荷回路１５の損失成分ｙ３によって支配される。
【００５８】
ここで、共振器回路１１の伝達アドミタンスｙｒ、補償回路１２の伝達アドミタンスｙ２、及び、等価負荷回路１５のアドミタンスｙ３の属性についてより詳細に説明する。複合負帰還型周波数選択回路１の状態式は、数式１で表されるが、共振器回路１１の伝達アドミタンスｙｒ、補償回路１２の伝達アドミタンスｙ２、及び、等価負荷回路１５のアドミタンスｙ３は、全て複素数である。また、増幅器には入出力間に位相遅れがあるので、増幅率も複素数である。更に、これら複素数は、回路実装時に避けられない浮遊容量や残留インダクタンス等を含む。
【００５９】
ここで、数式１のｙｒを含む分母において、ｙｒと、複素数であり且つ増幅率に依存する係数を含むｙ２及びｙ３とが加減算のみで現われていることに着目する。ここで、μ１とμ２とは、等しいとして、分母の第４項を零として説明をする。
【００６０】
増幅率に依存した係数の演算を実行した結果を、改めて、ｙ２及びｙ３と見なすと、ｙｒ、ｙ２、及びｙ３は、全て複素数である。ここで、複素数であるｙｒ、ｙ２、及びｙ３と、それぞれの実数部及び虚数部と、の加減算を実行すると、Ｒｅ（ｙｒ）−Ｒｅ（ｙ２）＋Ｒｅ（ｙ３）及びＩｍ（ｙｒ）−Ｉｍ（ｙ２）＋Ｉｍ（ｙ３）という数式が得られる。
【００６１】
第１に実数成分（損失成分）の和について説明する。Ｒｅ（ｙｒ）−Ｒｅ（ｙ２）＋Ｒｅ（ｙ３）の第１項は共振器回路１１のコンダクタンス成分であり且つ抵抗成分Ｒｐの逆数である。その第２項は補償回路１２のコンダクタンス成分であり、補償抵抗成分Ｒ２の逆数である。その第３項は等価負荷回路１５のコンダクタンス成分であり、抵抗成分Ｒ３の逆数である。
【００６２】
Ｒｅ（ｙ２）にマイナス符号が付いているので、Ｒｅ（ｙｒ）−Ｒｅ（ｙ２）＋Ｒｅ（ｙ３）の値は、負、零、正の値を取り得る。このことにより、実効Ｑ値を大幅に制御することが可能になる。更に、実効Ｑ値を大幅に制御する別な方法が存在する。即ち、ｙ２及びｙ３には、陰に増幅率を含んでいるので、２つの増幅率を変えても、同様に可能である。
【００６３】
第２に虚数成分の和について説明する。Ｉｍ（ｙｒ）−Ｉｍ（ｙ２）＋Ｉｍ（ｙ３）の第１項は、共振器回路１１のコイルＬとコンデンサＣの並列回路の呈するサセプタンス成分である。第２項の補償回路１２のサセプタンス成分と、第３項の等価負荷回路１５のサセプタンス成分と、は共に零としてある。かかる成分を零とすることによって、２つのサセプタンス成分を、第１項の共振器回路１１の呈するサセプタンス成分に組み入れることができる。
【００６４】
従って、例えば、第３項の等価負荷回路にリアクタンス成分を配置し、この値を変化させることにより、共振器回路１１の回路素子の等価定数を変えなくとも、共振器回路１１の等価定数を変えることと等価になり、反（並列）共振周波数を調整可能とする。
【００６５】
ｙ２及びｙ３の抵抗Ｒ以外のリアクタンス素子（虚数成分）を変化させた場合には、反（並列）共振周波数が変化するのみであって、図２及び図３に示された特性を呈し得ない。
【００６６】
図２及び図３に示された特性を呈し得るのは、ｙ２及びｙ３のリアクタンス素子（虚数成分）以外の抵抗成分（実数成分）を変化させた場合である。従って、ｙ２及びｙ３を純実数に設定することによって、図１に示した複合負帰還型周波数選択出力回路１の実効Ｑ値が高められる。
【００６７】
図４（ａ）乃至（ｅ）を用いて、図１に示す電力分配負帰還回路２３の変形例について、説明する。端子記号は、図１の端子記号と対応している。
【００６８】
図４（ａ）に示すように、図１に示した電力分配負帰還回路２３は、トランジスタＱ１及びトランジスタＱ２を有する差動対増幅回路によって構成することもできる。トランジスタＱ１及びＱ２のベースはそれぞれ同相入力端子Ｔ１１及び逆相入力端子Ｔ１２に接続されている。トランジスタＱ１及びＱ２のエミッタは共通抵抗Ｒｅを介して基準端子２に接続されている。トランジスタＱ１及びＱ２のコレクタはそれぞれ逆相出力信号Ｔ３２及び同相出力端子Ｔ３１に接続されている。
【００６９】
図４（ａ）に示す電力分配負帰還回路２３において、同相入力端子Ｔ１１から供給された信号と同相の信号が、トランジスタＱ２のコレクタにおいてに生成され、この信号が同相出力信号Ｔ３１において出力される。また、同相入力端子Ｔ１１から供給された信号と逆相の信号がトランジスタＱ１のコレクタにおいて生成され、この信号が逆相出力端子Ｔ３２において出力される。尚、当該差動対増幅回路は、バイポーラートランジスタによって構成されており、直流バイアス抵抗、ＤＣカットコンデンサ等は省略して説明した。
【００７０】
図４（ａ）に示す電力分配負帰還回路２３とした場合、Ｔ１１に供給される入力信号はトランジスタＱ１、Ｑ２を介して、Ｔ３１の同相信号及びＴ３２の逆相信号を出力する。更に、Ｔ１２の帰還端子への入力である帰還信号はトランジスタＱ１、Ｑ２を介して、Ｔ３１の同相信号及びＴ３２の逆相信号に対して負帰還している。
【００７１】
図４（ｂ）に示すように、電力分配負帰還回路２３は、トランジスタＱ１を有する前段部とトランジスタＱ２を有する後段部とから構成することもできる。前段部において、トランジスタＱ１のベースは逆相入力端子Ｔ１２に接続されている。トランジスタＱ１のエミッタは抵抗Ｒｅ１を介して基準端子２に接続されている。トランジスタＱ１のコレクタは同相入力端子Ｔ１１及びトランジスタＱ２のベースに接続されている。後段部において、トランジスタＱ２のベースは同相入力端子Ｔ１１及びトランジスタＱ１のコレクタに接続されている。トランジスタＱ２のエミッタは抵抗Ｒｅ２を介して基準端子２及び同相出力端子Ｔ３１に接続されている。トランジスタＱ２のコレクタは逆相出力端子Ｔ３２に接続されている。
【００７２】
前段部において、逆相入力端子Ｔ１２における入力信号がトランジスタＱ１のベースに供給されて、逆相入力端子Ｔ１２における入力信号に対して増幅され且つ位相反転された信号がトランジスタＱ１のコレクタに生成される。トランジスタＱ１のコレクタに生成された信号と、同相入力端子Ｔ１１における入力信号とがＡ点においてアナログ的に加算される。後段部において、当該加算信号がトランジスタＱ２のベースに印加されて、トランジスタＱ２のエミッタ及びコレクタにそれぞれ同相出力信号と逆相出力信号が生成され、同相出力端子Ｔ３１及び逆相出力端子Ｔ３２にそれぞれ出力される。
【００７３】
従って、図４（ｂ）に示すように、電力分配負帰還回路２３を構成した場合は、図１に示す複合負帰還型周波数選択出力回路１において、Ｔ１１への入力である入力信号はＡ点及びトランジスタＱ２を介して、Ｔ３１の同相信号及びＴ３２の逆相信号を出力する。更に、Ｔ１２の帰還端子への入力である帰還信号はトランジスタＱ１、Ｑ２を介して、Ｔ３１の同相信号及びＴ３２の逆相信号に対して負帰還している。即ち、複合負帰還回路を構成する。また、図４（ｂ）に示す電力分配負帰還回路２３は、差動入力差動出力回路と入出力間で位相反転のない増幅回路との組み合わせと見なすこともできる。
【００７４】
図４（ｃ）に示すように、電力分配負帰還回路２３を構成した場合、トランジスタＱ１のベースは、逆相入力端子Ｔ１２に接続されている。トランジスタＱ１のコレクタは、同相入力端子Ｔ１１、抵抗Ｒｃ、ヤーマン・トランスＴＹの１次側の正極入力端子に接続されている。ヤーマン・トランスＴＹの１次側の負極入力端子は基準端子２に接続されている。ヤーマン・トランスＴＹの２次側の正及び負極入力端子は同相出力端子Ｔ３１及び逆相出力端子Ｔ３２にそれぞれ接続されている。同相入力端子Ｔ１１からの信号は、ヤーマン・トランスＴＹの一次側の正極入力端子であるＡ点に供給される。逆相入力端子Ｔ１２からトランジスタＱ１のベースに供給された信号に応じて増幅され且つ位相反転されてＡ点に供給される。かかる２つの信号は、Ａ点でアナログ的に加算され、ヤーマン・トランスＴＹの１次側の正極入力端子に供給されて、ヤーマン・トランスＴＹの２次側の正及び負極出力端子から同相出力端子Ｔ３１及び逆相出力端子Ｔ３２に出力される。トランス記号の中の“・”は、正極側を示す。ヤーマン・トランスＴＹの２次側の中間の端子は、基準端子２に接続されている。図４（ｃ）示す変形回路は、第１負帰還電流路ループ７０と、第２負帰還電流路ループ８０と、にのみ、増幅機能を配置する場合に利用しても良い。
【００７５】
従って、図４（ｃ）に示すように、電力分配負帰還回路２３を構成した場合は、図１に示す複合負帰還型周波数選択出力回路１のＴ１１への入力である入力信号がＡ点を介して、ヤーマン・トランスＴＹの一次側入力端しに供給されて、同二次側出力端子からＴ３１の同相信号及びＴ３２の逆相信号が出力される。更に、Ｔ１２の帰還端子への入力である帰還信号はトランジスタＱ１により位相反転されてＡ点に供給されることにより、Ｔ３１の同相信号及びＴ３２の逆相信号が負帰還される。
【００７６】
図４（ｄ）に示す電力分配負帰還回路２３の変形回路においては、トランスＴの１次側巻線は、正極入力端子、１次側中間タップ及び負極入力端子を有する。トランスの２次側巻線は、正極出力端子、２次側中間タップ及び負極出力端子を有する。かかる回路は、１次側巻線及び２次側巻線の双方に中間タップを有する６端子構成のトランスによって構成されている。図４（ｄ）のトランス記号の中の“・”は、正極側を示す。図４（ｄ）に示す変形回路は、同相入力端子Ｔ１１から供給された信号をトランスの１次側の正極入力端子に出力し、逆相入力端子Ｔ１２から供給された信号をトランスの２次側の負極入力端子に出力する。トランスの２次側の正極出力端子からの信号は同相出力端子Ｔ３１に出力され、トランスの２次側巻線の負極出力端子からの信号は逆相出力端子Ｔ３２に出力される。図４（ｄ）に示す変形回路は、互いに近接配置された複数のλ／２等のストリップライン共振回路を結合することによっても形成され得る。
【００７７】
図４（ｄ）に示す電力分配負帰還回路２３において、図１に示す複合負帰還型周波数選択出力回路１のＴ１１への入力である入力信号は、トランスＴを介してＴ３１において同相信号及びＴ３２において逆相信号を出力する。トランスＴを介してＴ３１における同相信号及びＴ３２における逆相信号が負帰還されて、帰還端子Ｔ１２において帰還信号として入力される。図４（ｄ）に示す電力分配負帰還回路２３は、差動入力差動出力回路であって、増幅機能を有していない。必要であれば、第１負帰還電流路７０或は第２負帰還電流路８０内の所定の場所、例えば、負帰還電流路６０に増幅機能を有する回路を配置すればよい。
【００７８】
図４（ｅ）に示す電力分配帰還回路２３の変形回路は、その１次側に正極入力端子Ｔ１１及び負極入力端子Ｔ１２を有し、その２次側に正極出力端子Ｔ３１及び負極出力端子Ｔ３２を有する。正極入力端子Ｔ１１及び正極出力端子Ｔ３１の間には、直列に接続されたマイクロ・ストリップライン共振回路ａ、ｂが接続されている。負極入力端子Ｔ１２及び負極出力端子Ｔ３２の間には、直列に接続されたマイクロ・ストリップライン共振回路ｄ、ｅが接続されている。マイクロ・ストリップライン共振回路ａ、ｂの中点と、マイクロ・ストリップライン共振回路ｄ、ｅの中点と、の間には、マイクロ・ストリップライン共振回路ｃが接続されている。これら５つのマイクロ・ストリップライン共振回路は、対称型ラダー回路の一例であるＴ型回路として構成されている。
【００７９】
図４（ｅ）に示した電力分配帰還回路２３においては、正極入力端子Ｔ１１及び正極出力端子Ｔ３１の間の電流路には、２つのλ／２マイクロ・ストリップライン共振回路ａと、ｂが従属接続されているので、かかる電流路において、実効的な伝播波長がλ（１波長）である回路が構成されている。この場合、２つの端子Ｔ１１及びＴ３１における位相は、同相である。負極入力端子Ｔ１２及び負極出力端子Ｔ３２の間の電流路には、２つのλ／２マイクロ・ストリップライン共振回路ｄ、ｅが従属接続されているので、かかる電流路において、実効的な伝播波長がλ（１波長）である回路が構成されている。この場合、２つの端子Ｔ１２及びＴ３２における信号の位相は、同相である。
【００８０】
正極入力端子Ｔ１１及び負極出力端子Ｔ３２の間の電流路には、３つのλ／２マイクロ・ストリップライン共振回路ａ、ｃ、ｅが従属接続されているので、かかる電流路において、実効的な伝播波長が３／２λ（１．５波長）である回路が構成される。この場合、２つの端子Ｔ１１及びＴ３２における信号の位相は、逆相である。
【００８１】
負極入力端子Ｔ１２及び正極出力端子Ｔ３１の間の電流路において、３つのλ／２マイクロ・ストリップライン共振回路ｄ、ｃ、ｂが従属接続されているので、かかる電流路において、実効的な伝播波長が３／２λ（１．５波長）である回路が構成される。この場合、２つの端子Ｔ１２及びＴ３１における信号の位相は、逆相である。
【００８２】
図４（ｅ）に示す電力分配機関回路２３において、図１に示す複合負帰還型周波数選択出力回路１のＴ１１への入力信号は、マイクロ・ストリップライン共振回路ａ、ｂ、及びａ、ｃ、ｅを介して、Ｔ３１において同相信号を出力し且つＴ３２において逆相信号を出力する。更に、Ｔ３１における同相信号及びＴ３２における逆相信号が負帰還されて、帰還信号として帰還端子Ｔ１２へ入力される。図４（ｅ）に示す電力分配機関回路２３は、差動入力差動出力回路であって、増幅機能を有していない。この場合、第１負帰還電流路７０又は第２負帰還電流路８０内の所定の場所、例えば、負帰還電流路６０に増幅機能を有する回路が挿入され得る。図４（ｅ）に示すマイクロ・ストリップライン共振回路は、何れもλ／２マイクロ・ストリップライン共振回路であるが、マイクロ・ストリップライン共振回路の形状寸法は、これに限定しない。即ち、実効的な伝播波長が（ｎ＋１／２）λ（ｎはｎは零を含む自然数）であるマイクロ・ストリップライン共振回路が構成され得る。ここにｎは零を含む自然数である。
【００８３】
図４（ｆ）に示す電力分配帰還回路２３の変形回路は、その１次側に正極入力端子Ｔ１１及び負極入力端子Ｔ１２を有し、その２次側に正極出力端子Ｔ３１及び負極出力端子Ｔ３２を有する。
正極入力端子Ｔ１１と負極入力端子Ｔ１２の間には、λ／２マイクロ・ストリップライン共振回路ａが接続されている。正極入力端子Ｔ１１と負極出力端子Ｔ３２の間には、λ／２マイクロ・ストリップライン共振回路ｂが接続されている。負極入力端子Ｔ１２と正極出力端子Ｔ３１の間には、λ／２マイクロ・ストリップライン共振回路ｃが接続されている。正極出力端子Ｔ３１と負極出力端子Ｔ３２の間には、λ／２マイクロ・ストリップライン共振回路ｄが接続されている。
【００８４】
図４（ｆ）に示した電力分配帰還回路２３において、正極入力端子Ｔ１１と正極出力端子Ｔ３１の間の電流路に、２つのλ／２マイクロ・ストリップライン共振回路ａ及びｃが従属接続され、更に、２つのλ／２マイクロ・ストリップライン共振回路ｂ及びｄが従属接続されている。２つの端子Ｔ１１及びＴ３１の間において、実効的な伝播波長がλ（１波長）である回路が構成されている。この場合、２つの端子Ｔ１１及びＴ３１における位相は、同相である。
【００８５】
負極入力端子Ｔ１２と負極出力端子Ｔ３２の間の電流路に、２つのλ／２マイクロ・ストリップライン共振回路ａ及びｂが従属接続され、更に、２つのλ／２マイクロ・ストリップライン共振回路ｃ及びｄが従属接続されている。２つの端子Ｔ１２及びＴ３２の間において、実効的な伝播波長がλ（１波長）である回路が構成されている。この場合、２つの端子Ｔ１２及びＴ３２における信号の位相は、同相である。
【００８６】
正極入力端子Ｔ１１と負極出力端子Ｔ３２の間の電流路において、λ／２マイクロ・ストリップライン共振回路ｂが接続され、更に、３つのλ／２マイクロ・ストリップライン共振回路ａ、ｃ及びｄが従属接続されている。２つの端子Ｔ１１とＴ３２の間において、実効的な伝播波長がそれぞれλ／２（０．５波長）及び３／２λ（１．５波長）である回路が構成されている。この場合、２つの端子Ｔ１１及びＴ３２における位相は、互いに逆相である。
【００８７】
負極入力端子Ｔ１２と正極出力端子Ｔ３１の間の電流路において、λ／２マイクロ・ストリップライン共振回路ｃが接続されている。２つの端子Ｔ１２及びＴ３１の間において、実効的な伝播波長がλ／２（０．５波長）及び３／２λ（１．５波長）である回路が構成されている。この場合、２つの端子Ｔ１２及びＴ３１における信号の位相は、互いに逆相となる。
【００８８】
図４（ｆ）示す電力分配帰還回路２３の変形回路において、同相入力端子Ｔ１１から供給された信号は、マイクロ・ストリップライン複合回路の１次側の正極入力端子Ｔ１１に供給され、逆相入力端子Ｔ１２から供給された信号は、マイクロ・ストリップライン複合回路の２次側の負極入力端子に供給される。マイクロ・ストリップライン複合回路の２次側の正極出力端子からの信号は、同相出力端子Ｔ３１において出力され、マイクロ・ストリップライン複合回路の２次側の負極出力端子からの信号は逆相出力端子Ｔ３２おいて出力される。
【００８９】
従って、図４（ｆ）に示す電力分配機関回路２３は、図１に示す複合負帰還型複合共振回路１において、Ｔ１１への入力である入力信号はマイクロ・ストリップライン共振回路ａ、ｃ、及びｂを介して、Ｔ３１の同相信号及びＴ３２の逆相信号を出力する。更に、Ｔ１２の帰還端子への入力である帰還信号はマイクロ・ストリップライン共振回路ｃ及びｃ、ｄを介して、Ｔ３１の同相信号及びＴ３２の逆相信号に対して負帰還される。
【００９０】
図１に示す複合負帰還型周波数選択出力回路１の共振器回路１１の変形例について図５（ａ）乃至（ｉ）を用いて説明する。
【００９１】
図５（ａ）に示す共振器回路１１は、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、コイルＬ及びコンデンサＣ１の直列回路と、コンデンサＣ２との並列回路を有する。この回路は、所定の周波数帯においてＮｕｌｌ特性を呈する。
【００９２】
図５（ｂ）に示す共振器回路１１は、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、コイルＬ１及びコンデンサＣの直列回路と、コイルＬ２との並列回路を有する。この回路は、所定の周波数帯においてＮｕｌｌ特性を呈する。
【００９３】
図５（ｃ）に示す共振器回路１１は、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、各々がコイルＬ１，Ｌ２及びコンデンサＣ１，Ｃ２からなる２つの直列回路が並列に接続された並列回路を有する。この回路は、所定の周波数帯においてＮｕｌｌ特性を呈する。
【００９４】
図５（ｄ）に示す共振器回路１１は、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、コイルＬ１及びコンデンサＣ１、コイルＬ２及びコンデンサＣ２、並びにコンデンサＣ３からなる回路と、コンデンサＣ４とからなる並列回路である。この回路は、所定の周波数帯においてＮｕｌｌ特性を呈する。
【００９５】
図５（ｅ）に示す共振器回路１１は、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、コイルＬ１及びコンデンサＣ１からなる直列回路を有し、当該コイルＬ１及びコンデンサＣ１の中点と基準端子２との間において、コイルＬ２及びコンデンサＣ２の直列回路と、コンデンサＣ３とからなる並列回路が接続されている。この回路は、所定の周波数帯においてＮｕｌｌ特性を呈する。
【００９６】
図５（ｆ）に示す共振器回路１１は、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、第１及び第２のインピーダンス回路Ｉ１，Ｉ２を有し、第１及び第２のインピーダンス回路Ｉ１，Ｉ２の中点と基準端子２との間に、コイルＬ１とコンデンサＣ１との直列回路が接続されている。この回路は、所定の周波数帯においてＮｕｌｌ特性を呈する。
【００９７】
図５（ｇ）に示す共振器回路１１は、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、コイルＬ１とコンデンサＣ１とが並列に接続された第１の並列回路と、コイルＬ２とコンデンサＣ２とが並列に接続された第２の並列回路とを有し、第１及び第２の並列回路の中点と基準端子２との間に、コイルＬ３とコンデンサＣ３との直列回路が接続されて、３端子回路を形成している。この３端子回路は、Ｔ型帯域阻止濾波器の１つの構成例である。かかる回路により、従来技術による帯域通過濾波器に比べて、挿入損失や減衰傾度を格段に改善した性能を実現できる。尚、図５（ｇ）のコンデンサを可変コンデンサとして、その帯域そのものを周波数可変とする濾波器を構成した回路は、例えば、コグニティブ・ラジオの濾波器に利用できる。
【００９８】
図５（ｈ）に示す共振器回路１１は、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、第１の減衰回路ＡＴＴ１及び第１の水晶振動子Ｃｒ１が縦続接続された第１の回路と、第２の減衰回路ＡＴＴ２及び第２の水晶振動子Ｃｒ２が縦続接続された第２の回路と、が並列に接続された回路である。第１及び第２の減衰回路ＡＴＴ１，ＡＴＴ２は、入力信号に対してその信号レベルを増幅又は減衰することができる回路である。第１及び第２の水晶振動子の各々は、所定の共振周波数を有する素子である。第１及び第２の減衰回路ＡＴＴ１，ＡＴＴ２の一方又は双方の減衰量を変えることにより、反共振周波数を変えることができる。
【００９９】
図５（ｉ）に示す共振器回路１１において、入力端子Ｔ１１−１及び出力端子Ｔ１１−２の間において、第１の減衰回路ＡＴＴ１、コイルＬ１及びコンデンサＣ１が縦続接続された第１の回路と、第２の減衰回路ＡＴＴ２、コンデンサＣ２及びコイルＬ２が縦続接続された第２の回路と、が並列に接続されている。第１の回路のコイル及びコンデンサの中点と基準端子２との間において、第１の水晶振動子Ｃｒ１が接続されている。第２の回路コンデンサ及びコイルの中点と基準端子２との間において、第２の水晶振動子Ｃｒ２が接続されている。第１及び第２の減衰回路ＡＴＴ１，ＡＴＴ２は、入力信号に対してその信号レベルを増幅又は減衰することができる回路である。第１及び第２の水晶振動子の各々は、所定の共振周波数を有する素子である。第１及び第２の減衰回路ＡＴＴ１，ＡＴＴ２の一方又は双方の減衰量を変えることにより、反共振周波数を変えることができる。
【０１００】
図１に示した共振器回路１１、図５（ａ）乃至（ｉ）に示した変形例は、何れも、所定の周波数帯において、反共振特性を示す反共振回路である。よって、これら回路は、本発明に係る選択的中継回路として機能する。さらに、反共振回路に限定されず、所定の周波数帯の周波数入力信号のみ出力する帯域通過フィルタ又は帯域阻止フィルタも本発明に係る選択的中継回路として機能する。
【０１０１】
図１に示す複合負帰還型周波数選択出力回路１の補償回路１２の変形例について説明する。
【０１０２】
図６（ａ）に示す補償回路１２は、入力端子Ｔ１２−１及び出力端子Ｔ１２−２の間に、互いに並列接続された抵抗Ｒ及びコンデンサＣからなる。
【０１０３】
図６（ｂ）に示す補償回路１２は、入力端子Ｔ１２−１及び出力端子Ｔ１２−２の間において互いに直列に接続された抵抗Ｒ及びコンデンサＣからなる。
【０１０４】
図６（ｃ）に示す補償回路１２は、入力端子Ｔ１２−１及び出力端子Ｔ１２−２の間に、互いに並列接続された抵抗Ｒ及びコイルＬからなる。
【０１０５】
図６（ｄ）に示す補償回路１２は、入力端子Ｔ１２−１及び出力端子Ｔ１２−２の間において互いに直列に接続された抵抗Ｒ及びコイルＬからなる。
【０１０６】
図６（ｅ）に示す補償回路１２は、入力端子Ｔ１２−１及び出力端子Ｔ１２−２の間において互いに直列に接続されたコイルＬ及びコンデンサＣと、コイルＬ及びコンデンサＣの中点と基準端子２との間に接続された抵抗Ｒからなる。
【０１０７】
図６（ｆ）に示す補償回路１２は、入力端子Ｔ１２−１及び出力端子Ｔ１２−２の間において互いに並列接続されたコンデンサＣ及び２つの直列抵抗Ｒ１，Ｒ２と、２つの直列抵抗の中点と基準端子２との間に直列接続された抵抗Ｒ３及びコイルＬからなる。
【０１０８】
図６（ａ）乃至図（ｆ）に示した補償回路において、コンデンサやコイル等のリアクタンス素子は、固定であり得るし、所定の制御信号に応じて可変でもあり得る。補償回路は、これら変形例に限定されず、複合負帰還型周波数選択出力回路１における不要な浮遊容量や残留インダクタンス成分等を補償し得る容量素子及びインダクタンス素子によっても構成され得る。よって、図１に示した補償回路１２、及び図６（ａ）乃至図（ｆ）に示したその変形例は、本発明の実数成分中継回路として機能する。
【０１０９】
図７（ａ）乃至（ｃ）を用いて、複合負帰還型周波数選択出力回路１の第１等価負荷回路１５の変形例について説明する。
【０１１０】
図７（ａ）に示す第１等価負荷回路は、入力端子Ｔ１５−１及び出力端子Ｔ１５−２の間において互いに並列接続された抵抗Ｒ及びコンデンサＣからなる。
【０１１１】
図７（ｂ）に示す第１等価負荷回路は、入力端子Ｔ１５−１及び出力端子Ｔ１５−２の間において直列接続された抵抗Ｒ及びコイルＬからなる。
【０１１２】
図７（ｃ）に示す第１等価負荷回路は、入力端子Ｔ１５−１及び出力端子Ｔ１５−２の間において互いに並列接続された抵抗Ｒ、コイルＬ、及びコンデンサＣからなる。
【０１１３】
図７（ａ）乃至図（ｃ）に示した第１等価負荷回路において、抵抗素子やコンデンサ又はコイル等のリアクタンス素子は、固定であり得るし、所定の制御信号に応じて可変でもあり得る。第１等価負荷回路は、これら変形例に限定されず、複合負帰還型周波数選択出力回路１における不要な浮遊容量や残留インダクタンス成分等を補償し得る容量素子及びインダクタンス素子によっても構成され得る。第１等価負荷回路１５に含まれるリアクタンス成分を可変することにより、安定した周波数調整が可能である。
【０１１４】
次に、複合負帰還型周波数選択出力回路１を、電力分配負帰還回路２３、共振器回路１１、補償回路１２、第１等価負荷回路１５、３つの電流路（第１同相電流路４０、第１逆相電流路５０、第１負帰還電流路６０）、２つのループ（第１負帰還電流路ループ７０、第２負帰還電流路ループ８０）の７つの観点から説明する。
【０１１５】
複合負帰還型周波数選択出力回路１の第１同相電流路４０は、第１入力端子３、電力分配負帰還回路２３の同相入力端子Ｔ１１、電力分配負帰還回路２３の同相出力端子Ｔ３１、端子Ｔ４１、端子Ｔ５１、第１アナログ加算回路１３の第１の入力端子Ｔ１３‐１、第１仮想アナログ加算点１７に至る電流路である。
【０１１６】
第１同相電流路４０は、この電流路に含まれる共振器回路１１又は補償回路１２の影響を除けば、第１入力端子３に印加された信号と実質的に同位相の信号が第１アナログ加算回路１３の第１の入力端子Ｔ１３‐１を介して、第１仮想アナログ加算点１７に流れ込む特徴を有する。従って、第１同相電流路４０は、０を含む偶数段の（π＋α）なる位相シフトを施す位相シフト回路（或いは位相反転回路）が含まれる回路と等価である。
【０１１７】
第１逆相電流路５０は、第１入力端子３、電力分配負帰還回路２３の同相入力端子Ｔ１１、電力分配負帰還回路２３の逆相出力端子Ｔ３２、端子Ｔ４２、端子Ｔ５２、第１アナログ加算回路１３の第２の入力端子Ｔ１３‐２、第１仮想アナログ加算点１７に至る電流路である。
【０１１８】
第１逆相電流路５０は、この電流路に含まれる共振器回路１１或いは補償回路１２の影響を除けば、第１入力端子３に印加された信号と実質的に逆位相の信号が第１アナログ加算回路１３の第１の入力端子Ｔ１３‐２を介して、第１仮想アナログ加算点１７に流れ込む特徴を有する。従って、第１逆相電流路５０は、奇数段の（π＋α）なる位相シフトを施す位相シフト回路（或いは位相反転回路）が含まれる回路と等価である。
【０１１９】
第１帰還電流路６０は、第１仮想アナログ加算点１７、第１アナログ加算回路１３の、出力端子Ｔ１３‐３、端子Ｔ６１、第４電力分配回路１４の入力端子Ｔ１４‐１、第２の出力端子Ｔ１４‐３、端子Ｔ７２、逆相入力端子Ｔ１２に至る電流路である。尚、第１帰還電流路６０は、一端を基準端子２に接続する第１等価負荷回路１５を接続する。ここで必要ならば、第１等価負荷回路１５と共に、所定の減衰回路をも配置し得る。
【０１２０】
複合負帰還型周波数選択出力回路１の第１負帰還電流路ループ７０は、第１仮想アナログ加算点１７、端子Ｔ６１、端子Ｔ７２、逆相入力端子Ｔ１２、同相出力端子Ｔ３１、端子Ｔ４１、端子Ｔ５１、第１仮想アナログ加算点１７を経由する電流路ループである。
【０１２１】
第１負帰還電流路ループ７０は、第１同相電流路４０の一部と、第１帰還電流路６０と、が含まれる。第１負帰還電流路ループ７０を任意の点、例えば、第１仮想アナログ加算点１７の直前で切断して、開ループ化する。この時の開ループ利得の位相は、接続される共振器回路１１或いは補償回路１２の影響を除くと、奇数段の（π＋α）の位相シフトをなす位相シフト回路（或いは位相反転回路）が含まれていることと等価である。従って、第１負帰還電流路ループ７０は、第１同相電流路４０に、第１入力端子３に印加された信号と逆位相の信号を流す。即ち、負帰還作用を呈する。また、この時の利得の絶対値は、｜μ１｜である。この利得を発現させる増幅機能を持つ回路は、ループ内の任意の所に配置すれば良い。また、増幅機能を持つ回路は、分散して配置しても良いし、集中して配置してもよい。ループ内の損失は、減衰率として組み込めばよい。
【０１２２】
複合負帰還型周波数選択出力回路１の第２負帰還電流路ループ８０は、第１仮想アナログ加算点１７、端子Ｔ６１、端子Ｔ７２、逆相入力端子Ｔ１２、逆相出力端子Ｔ３２、端子４２、端子Ｔ５２、第１仮想アナログ加算点１７を経由する電流路ループである。
【０１２３】
第２負帰還電流路ループ８０は、第１逆相電流路５０の一部と、第１帰還電流路６０と、を含む。第２負帰還電流路ループ８０を任意の点、例えば、第１仮想アナログ加算点１７の直前で切断して、開ループ化する。この時の開ループ利得の位相は、接続される共振器回路１１或いは補償回路１２の影響を除くと、奇数段の（π＋α）の位相シフトをなす位相シフト回路（或いは位相反転回路）が含まれていることと等価である。従って、第２負帰還電流路ループ８０は、第１逆相電流路５０に、第１入力端子３に印加された信号と同位相の信号を流す。即ち、負帰還作用を呈する。また、この時の利得の絶対値は、｜μ２｜である。この利得を発現させる増幅機能を持つ回路は、ループ内の任意の所に配置すれば良い。又、増幅機能を持つ回路は、分散して配置しても良いし、集中して配置してもよい。ループ内の損失は、減衰率として組み込めばよい。
【０１２４】
従って、複合負帰還型周波数選択出力回路１は、第１仮想アナログ加算点１７において、第１同相電流路４０に逆位相の電流を流す第１負帰還電流路ループ７０と、第１逆相電流路５０に逆位相の電流を流す第２負帰還電流路ループ８０と、とからなる複合負帰還回路としても捉えられ得る。実際の回路では、第１負帰還電流路ループ７０及び第２負帰還電流路ループ８０内において、電圧降下及び位相回転が生じ得るが、第１等価負荷回路１５の抵抗値Ｒ３や、２つの演算増幅回路７、８の増幅率μ１、μ２を変えることによって、かかる電圧降下及び位相回転を抑制することができる。
【０１２５】
共振器回路１１と補償回路１２との配置について説明する。図１に示した実施例は、第１同相電流路４０に、共振器回路１１を、第１逆相電流路５０に、補償回路１２を、接続した構成であるが、本発明は、これに限定しない。即ち、第１同相電流路４０と、第１逆相電流路５０と、の一方に、共振器回路１１を、他方に、補償回路１２を、接続した構成であればよい。
【０１２６】
図８（ａ）乃至（ｅ）を用いて、本発明に係る複合負帰還型周波数選択出力回路１の等価回路について説明する。図８（ａ）乃至（ｅ）の参照符号は、図１の参照符号と対応する。図８（ａ）乃至（ｅ）におけるπは位相を反転する反転素子を示しており、θ１１及びＲ１２は、図１の共振器回路１１及び補償回路１２にそれぞれ対応している。
【０１２７】
図８（ａ）に示す等価回路において、電力分配負帰還回路２３の出力端子Ｔ３１における出力信号は入力端子Ｔ１１における入力信号と同位相であり、Ｔ３２における出力信号はＴ３１における出力信号とは逆相である。出力端子Ｔ３１及びＴ３２における逆相信号が出力されて、θ１１及びＲ１２のそれぞれを介して中継された信号が、第１アナログ加算回路１３において加算されて、その差信号が得られる。差信号は、電力分配負帰還回路２３の帰還端子Ｔ１２に帰還される。電力分配負帰還回路２３において、入力端子Ｔ１１及び出力端子Ｔ３１における位相は同相であり、入力端子Ｔ１１及び出力端子Ｔ３２における位相は逆相であり、帰還端子Ｔ１２及び出力端子Ｔ３１における位相は逆相であり、帰還端子Ｔ１２及び出力端子Ｔ３２における位相は同相である。
【０１２８】
図８（ｂ）の電力分配負帰還回路２３において、電力分配負帰還回路２３の２つの出力信号Ｔ３１及びＴ３２同士は互いに同相となっている。出力端子Ｔ３１及びＴ３２における同相信号が出力されて、θ１１及びＲ１２のそれぞれを介して中継された信号が、第１アナログ加算回路１３において互いに逆相にされて、加算されて、その差信号が得られる。差信号は、電力分配負帰還回路２３の帰還端子Ｔ１２に帰還される。電力分配負帰還回路２３において、入力端子Ｔ１１及び出力端子Ｔ３１における位相は同相であり、入力端子Ｔ１１及び出力端子Ｔ３２における位相は同相であり、帰還端子Ｔ１２及び出力端子Ｔ３１における位相は逆相であり、帰還端子Ｔ１２及び出力端子Ｔ３２における位相は逆相である。
【０１２９】
図８（ｃ）の電力分配負帰還回路２３において、電力分配負帰還回路２３の２つの出力信号Ｔ３１及びＴ３２同士は互いに同相となっている。出力端子Ｔ３１及びＴ３２における同相信号が出力されて、θ１１及びＲ１２のそれぞれを介して中継された信号が、第１アナログ加算回路１３において互いに逆相にされて、加算されて、その差信号が得られる。差信号は、第１アナログ加算回路１３において逆相にされて、電力分配負帰還回路２３の帰還端子Ｔ１２に帰還される。電力分配負帰還回路２３において、入力端子Ｔ１１及び出力端子Ｔ３１における位相は同相であり、入力端子Ｔ１１及び出力端子Ｔ３２における位相は同相であり、帰還端子Ｔ１２及び出力端子Ｔ３１における位相は同相であり、帰還端子Ｔ１２及び出力端子Ｔ３２における位相は同相である。
【０１３０】
図８（ｄ）の電力分配負帰還回路２３において、電力分配負帰還回路２３の２つの出力信号Ｔ３１及びＴ３２同士は互いに同相となっている。出力端子Ｔ３１及びＴ３２における同相信号が出力されて、θ１１及びＲ１２のそれぞれを介して中継された信号が、第１アナログ加算回路１３において互いに逆相にされて、加算されて、その差信号が得られる。差信号は、第１アナログ加算回路１３において逆相にされて、電力分配負帰還回路２３の帰還端子Ｔ１２に帰還される。電力分配負帰還回路２３において、入力端子Ｔ１１及び出力端子Ｔ３１における位相は同相であり、入力端子Ｔ１１及び出力端子Ｔ３２における位相は同相であり、帰還端子Ｔ１２及び出力端子Ｔ３１における位相は同相であり、帰還端子Ｔ１２及び出力端子Ｔ３２における位相は同相である。
【０１３１】
図８（ｅ）の電力分配負帰還回路２３において、電力分配負帰還回路２３の２つの出力信号Ｔ３１及びＴ３２同士は互いに逆相となっている。出力端子Ｔ３１及びＴ３２における逆相信号が出力されて、θ１１及びＲ１２のそれぞれを介して中継された信号が、第１アナログ加算回路１３において、加算されて、その差信号が得られる。差信号は、第１アナログ加算回路１３において逆相にされて、電力分配負帰還回路２３の帰還端子Ｔ１２に帰還される。電力分配負帰還回路２３において、入力端子Ｔ１１及び出力端子Ｔ３１における位相は同相であり、入力端子Ｔ１１及び出力端子Ｔ３２における位相は逆相であり、帰還端子Ｔ１２及び出力端子Ｔ３１における位相は同相であり、帰還端子Ｔ１２及び出力端子Ｔ３２における位相は逆相である。
【０１３２】
本発明による複合負帰還型周波数選択装置１においては、入力周波数信号に対して帰還信号を負帰還処理して得られる帰還処理信号を２つの伝送路に分配して、これらの伝送路の一方において周波数選択をなすと共に他方の伝送路において実数成分のみを伝送することとして当該伝送路を経た２つの伝送信号の差分に相当する差分信号を当該帰還信号とするのである。かかる構成によって、入力周波数信号の選択された周波数成分の実数部を抑制した信号が当該入力周波数信号に対して負帰還されることになり、損失が抑制されかつ十分なゲインを備えた周波数選択装置が得られる。
【０１３３】
図９を用いて、図１に示す複合負帰還型周波数選択出力回路１を用いた本発明の発振回路の実施例である損失低減型発振回路３００について説明する。
【０１３４】
損失低減型発振回路３００の複合負帰還型周波数選択出力回路１において、信号レベルがｅ０である入力信号が供給されて、第１出力端子４において信号レベルがｅ１である出力信号が出力される。出力信号は、第６電力分配回路３０２に供給される。尚、複合負帰還型周波数選択出力回路１及び第６電力分配回路３０２の間に、外部信号に応じて出力端子４又は出力端子５のうち一方のみを出力するスイッチ回路を挿入してもよい。複合負帰還型周波数選択出力回路１の第１入力端子３の信号ｅ０と第１出力端子４の信号ｅ１との比であるｅ１／ｅ０総合増幅率をＧｔとする。
【０１３５】
第６電力分配回路３０２は、複合負帰還型周波数選択出力回路１の第１出力端子４に接続された入力端子Ｔ３０２−１と、第１及び第２の出力端子Ｔ３０２−２、Ｔ３０２−３とを有する。第６電力分配回路３０２において、入力端子Ｔ３０２−１に供給された信号は、その信号レベル及び位相を保持したまま、第１及び第２の出力端子Ｔ３０２−２、Ｔ３０２−３に分配出力される。第２の出力端子Ｔ３０２−３における出力信号が、損失低減型発振回路３００の発振出力として出力端子３０１から出力される。
【０１３６】
第１同相帰還回路３０３は、第６電力分配回路３０２の第１の出力端子Ｔ３０２−２に接続された入力端子Ｔ３０３−１と、第１及び第２の出力端子Ｔ３０３−２、Ｔ３０３−３とを有する。第１同相帰還回路３０３においては、第１及び第２の出力端子Ｔ３０３−２、Ｔ３０３−３の間において互いに並列接続されたコンデンサ及び抵抗が接続されている。さらに、コンデンサ及び抵抗の並列接続と第２の出力端子Ｔ３０３−３の中点と基準端子との間において互いに並列接続されたコンデンサ及び抵抗が接続されている。第１同相帰還回路３０３においては、入力端子Ｔ３０３−１に供給された信号は、その信号レベルを減衰し且つその位相をシフトさせて、第１の出力端子Ｔ３０３−２に出力する。第１同相帰還回路３０３の入力端子Ｔ３０３−１の信号レベルｅ７と出力端子Ｔ３０３−２の信号レベルｅ８との比であるｅ８／ｅ７を、帰還率β１とする。信号レベルｅ７は複合負帰還型周波数選択出力回路１からの信号レベルｅ１と実質的に同一である。また、信号レベルｅ８と、複合負帰還型周波数選択出力回路１に供給される信号レベルｅ０とは実質的に同一である。第１同相帰還回路３０３の出力端子Ｔ３０３−２から出力された信号は、端子Ｔ３０２を介して、第１入力端子３に供給される。
【０１３７】
第１同相帰還回路３０３における減衰処理は、複合負帰還型周波数選択出力回路１の総合増幅率Ｇｔと第１同相帰還回路３０３の帰還率β１とを乗じた積の絶対値は、例えば、１より、大きくなるように設定される。実際は、この大きさの程度は、例えば、余剰利得として２ｄＢ程度に設定すればよい。この減衰処理により、発振が開始され且つ持続される。
【０１３８】
第１同相帰還回路３０３における位相シフト処理は、図９に示した損失低減型発振回路３００の発振ループのループ周波数である発振周波数ｆＬと、複合負帰還型周波数選択出力回路１の共振器回路１１の反共振周波数ｆｐと、を変化させることによってなされる。さらに、位相シフト処理は、共振器回路１１の伝達アドミタンスが極を呈する周波数と発振周波数とが一致しないようになされる。発振ループに存在する浮遊容量や残留インダクタンスによる影響を最小化するために、第１同相帰還回路３０３に含まれるリアクタンス素子は、外部信号に応じて可変であり得る。
【０１３９】
損失低減型発振回路３００によれば、複合負帰還型周波数選択出力回路の回路定数を変えることなく、第１同相帰還回路３０３の帰還率β１を調節することによって、発振周波数及び発振出力の尖鋭度を向上せしめることができる。
【符号の説明】
【０１４０】
１  複合負帰還型周波数選択出力回路
２  基準端子
３  第１入力端子
４  第１出力端子
５  第２出力端子
６  第１電力分配回路
７  第１増幅演算回路
８  第２差動入力増幅回路
９  第２電力分配回路
１０  第３電力分配回路
１１  共振器回路
１２  補償回路
１３  第１アナログ加算回路
１４  第４電力分配回路
１５  第１等価負荷回路
１６  第５電力分配回路
１７  第１仮想アナログ加算点
２３  電力分配負帰還回路
２４  第１帰還回路
４０  第１同相電流路
５０  第１逆相電流路
６０  第１負帰還電流路
７０  第１負帰還電流路ループ
８０  第２負帰還電流路ループ
ｅ０、ｅ１、ｅ２、ｅ３  信号レベル
μ１、μ２  増幅率
【図１】
2014103428.tif 000006
【図２】
2014103428.tif 000007
【図３】
2014103428.tif 000008
【図４ａ−４ｂ】
2014103428.tif 000009
【図４ｃ−４ｄ】
2014103428.tif 000010
【図４ｅ−４ｆ】
2014103428.tif 000011
【図５ａ−５ｇ】
2014103428.tif 000012
【図５ｈ−５ｉ】
2014103428.tif 000013
【図６】
2014103428.tif 000014
【図７】
2014103428.tif 000015
【図８ａ−８ｃ】
2014103428.tif 000016
【図８ｄ−８ｅ】
2014103428.tif 000017
【図９】
2014103428.tif 000018