(57)【要約】      （修正有）【課題】側面視認性を正面視認性と同程度に改善しながらも、低階調領域で正確な階調表現が可能であり、印加される駆動電圧に比べて、輝度が低下するのを防止することができる液晶表示装置を提供する。【解決手段】液晶表示装置は、第１基板と、前記第１基板上に配置されている第１ゲート線Ｇｎと、前記第１基板上に配置されているデータ線Ｄｎと、前記第１基板上に配置されており、前記データ線と並んで伸びている基準電圧線Ｃ１，Ｃ２と、一つの画素領域に配置されている第１副画素電極および第２副画素電極と、前記第１ゲート線、前記データ線、そして前記第１副画素電極に接続されている第１スイッチング素子Ｑａと、前記第１ゲート線、前記データ線、そして前記第２副画素電極に接続されている第２スイッチング素子Ｑｂと、そして前記第１副画素電極と前記基準電圧線に接続されている第３スイッチング素子Ｑｃと、を含む。【選択図】図１
2014006527.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板上に配置されている第１ゲート線と、
前記第１基板上に配置されているデータ線と、
前記第１基板上に配置されており、前記データ線と並んで伸びている基準電圧線と、
一つの画素領域に配置されている第１副画素電極および第２副画素電極と、
前記第１ゲート線、前記データ線、そして前記第１副画素電極に接続されている第１スイッチング素子と、
前記第１ゲート線、前記データ線、そして前記第２副画素電極に接続されている第２スイッチング素子と、そして
前記第１副画素電極と前記基準電圧線に接続されている第３スイッチング素子と、を含む液晶表示装置。
【請求項２】
前記第３スイッチング素子は、前記第１ゲート線に接続されている、請求項１に記載の液晶表示装置。
【請求項３】
前記データ線に印加されるデータ電圧と前記基準電圧線に印加される基準電圧は、共通電圧に対して同一の極性を有する、請求項２に記載の液晶表示装置。
【請求項４】
前記基準電圧は一定の大きさを有し、フレーム別に極性が変化する、請求項３に記載の液晶表示装置。
【請求項５】
前記第１副画素電極と共通電極の間の電圧差は、前記第２副画素電極と前記共通電極の間の電圧差より大きい、請求項４に記載の液晶表示装置。
【請求項６】
前記第３スイッチング素子の入力端子は前記基準電圧線に接続され、前記第３スイッチング素子の出力端子は前記第１副画素電極に接続された、請求項５に記載の液晶表示装置。
【請求項７】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、
前記第１基準電圧線と前記第２基準電圧線は、前記第１副画素電極および前記第２副画素電極と重畳する、請求項６に記載の液晶表示装置。
【請求項８】
前記基準電圧は一定の大きさを有し、フレーム別に極性が変化する、請求項２に記載の液晶表示装置。
【請求項９】
前記第１副画素電極と共通電極の間の電圧差は、前記第２副画素電極と前記共通電極の間の電圧差より大きい、請求項８に記載の液晶表示装置。
【請求項１０】
前記第３スイッチング素子の入力端子は前記基準電圧線に接続され、前記第３スイッチング素子の出力端子は前記第１副画素電極に接続された、請求項９に記載の液晶表示装置。
【請求項１１】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、
前記第１基準電圧線と前記第２基準電圧線は、前記第１副画素電極および前記第２副画素電極と重畳する、請求項９に記載の液晶表示装置。
【請求項１２】
前記第３スイッチング素子の入力端子は前記基準電圧線に接続され、前記第３スイッチング素子の出力端子は前記第１副画素電極に接続された、請求項２に記載の液晶表示装置。
【請求項１３】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、
前記第１基準電圧線と前記第２基準電圧線は、前記第１副画素電極および前記第２副画素電極と重畳する、請求項１２に記載の液晶表示装置。
【請求項１４】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、
前記第１基準電圧線と前記第２基準電圧線は、前記第１副画素電極および前記第２副画素電極と重畳する、請求項２に記載の液晶表示装置。
【請求項１５】
前記第３スイッチング素子は、前記第１基板上に配置されている第２ゲート線に接続されている、請求項１に記載の液晶表示装置。
【請求項１６】
前記第３スイッチング素子に接続されている昇圧キャパシタをさらに含み、
前記基準電圧線は、前記昇圧キャパシタの一つの端子に接続される、請求項１５に記載の液晶表示装置。
【請求項１７】
前記昇圧キャパシタの他の一つの端子は前記第３スイッチング素子の入力端子に接続され、前記第３スイッチング素子の出力端子は前記第１副画素電極に接続された、請求項１６に記載の液晶表示装置。
【請求項１８】
前記データ線に印加されるデータ電圧と前記基準電圧線に印加される基準電圧は、共通電圧に対して同一の極性を有する、請求項１７に記載の液晶表示装置。
【請求項１９】
前記基準電圧は一定の大きさを有し、フレーム別に極性が変化する、請求項１８に記載の液晶表示装置。
【請求項２０】
前記第１副画素電極と共通電極の間の電圧差は、前記第２副画素電極と前記共通電極の間の電圧差より大きい、請求項１９に記載の液晶表示装置。
【請求項２１】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、
前記第１基準電圧線と前記第２基準電圧線は、前記第１副画素電極および前記第２副画素電極と重畳する、請求項２０に記載の液晶表示装置。
【請求項２２】
前記データ線に印加されるデータ電圧と前記基準電圧線に印加される基準電圧は、共通電圧に対して同一の極性を有する、請求項１６に記載の液晶表示装置。
【請求項２３】
前記基準電圧は一定の大きさを有し、フレーム別に極性が変化する、請求項２２に記載の液晶表示装置。
【請求項２４】
前記第１副画素電極と共通電極の間の電圧差は、前記第２副画素電極と前記共通電極の間の電圧差より大きい、請求項２３に記載の液晶表示装置。
【請求項２５】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、
前記第１基準電圧線と前記第２基準電圧線は、前記第１副画素電極および前記第２副画素電極と重畳する、請求項２４に記載の液晶表示装置。
【請求項２６】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、
前記第１基準電圧線と前記第２基準電圧線は、前記第１副画素電極および前記第２副画素電極と重畳する、請求項１６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は現在最も広く使用されている薄型表示装置の一つであって、画素電極と共通電極など電場生成電極（ｆｉｅｌｄ  ｇｅｎｅｒａｔｉｎｇ  ｅｌｅｃｔｒｏｄｅ）が形成されている二枚のパネルとその間に挟まれた液晶層を含む。液晶表示装置は電場生成電極に電圧を印加して液晶層に電場を生成し、これによって液晶層の液晶分子の方向を決定し、入射光の偏光を制御することで映像を表示する。
【０００３】
このような液晶表示装置の中でも、電場が印加されない状態で液晶分子の長軸をパネルに対して垂直をなすように配列した、高いコントラスト比と広い基準視野角を有する垂直配向方式（ｖｅｒｔｉｃａｌｌｙ  ａｌｉｇｎｅｄ  ｍｏｄｅ）の液晶表示装置が脚光を浴びている。ここで基準視野角とはコントラスト比が１：１０である視野角または階調間輝度反転限界角度を意味する。
【０００４】
このような方式の液晶表示装置の場合には側面視認性を正面視認性と同程度に改善するために、一つの画素を二つの副画素に分割し、いずれか一つの副画素の電圧を下げて、二つの副画素の電圧を異にすることによって、それぞれの透過率を変える方法が提案されている。
【０００５】
しかし、このように、一つの画素を二つの副画素に分割し、いずれか一つの副画素の電圧を下げて二つの副画素の電圧を異にする場合、中間階調では正面に比べて側面の輝度が高くなり、低階調領域で正確な階調表現が難しい問題点が発生する。また、印加される画素電圧に比べて全体的に輝度が低下して、駆動効率が低くなる問題点が発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が目的とする技術的課題は、側面視認性を正面視認性と同程度に改善しながらも、低階調領域で正確な階調表現が可能であり、印加される駆動電圧に比べて、輝度が低下するのを防止することができる液晶表示装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一実施形態による液晶表示装置は、第１基板と、前記第１基板上に配置されている第１ゲート線および第２ゲート線と、前記第１基板上に配置されているデータ線と、前記第１基板上に配置されており、前記データ線と並んで伸びている基準電圧線と、一つの画素領域に配置されている第１副画素電極および第２副画素電極と、前記第１ゲート線、前記データ線、そして前記第１副画素電極に接続されている第１スイッチング素子と、前記第１ゲート線、前記データ線、そして前記第２副画素電極に接続されている第２スイッチング素子と、そして前記第１副画素電極と前記基準電圧線に接続されている第３スイッチング素子と、を含む。
【０００８】
前記第３スイッチング素子は、前記第１ゲート線に接続されてもよい。
【０００９】
前記データ線に印加されるデータ電圧と前記基準電圧線に印加される基準電圧は、共通電圧に対して同一の極性を有してもよい。
【００１０】
前記基準電圧は一定の大きさを有し、フレーム別に極性が変化してもよい。
【００１１】
前記第１副画素電極と共通電極の間の電圧差は、前記第２副画素電極と前記共通電極の間の電圧差より大きくてもよい。
【００１２】
前記第３スイッチング素子の入力端子は前記基準電圧線に接続され、前記第３スイッチング素子の出力端子は前記第１副画素電極に接続されてもよい。
【００１３】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、前記第１基準電圧線と前記第２基準電圧線は前記第１副画素電極および前記第２副画素電極と重畳してもよい。
【００１４】
前記基準電圧は一定の大きさを有し、フレーム別に極性が変化してもよい。
【００１５】
前記第３スイッチング素子の入力端子は前記基準電圧線に接続され、前記第３スイッチング素子の出力端子は前記第１副画素電極に接続されてもよい。
【００１６】
前記基準電圧線は、互いに異なる極性の基準電圧が印加される第１基準電圧線と第２基準電圧線を含み、前記第１基準電圧線と前記第２基準電圧線は、前記第１副画素電極および前記第２副画素電極と重畳してもよい。
【００１７】
前記第３スイッチング素子は、前記第２ゲート線に接続されてもよい。
【００１８】
前記第３スイッチング素子に接続されている昇圧キャパシタをさらに含み、前記基準電圧線は前記昇圧キャパシタの一つの端子に接続されてもよい。
【００１９】
前記昇圧キャパシタの他の一つの端子は前記第３スイッチング素子の入力端子に接続され、前記第３スイッチング素子の出力端子は前記第１副画素電極に接続されてもよい。
【００２０】
前記データ線に印加されるデータ電圧と前記基準電圧線に印加される基準電圧は、共通電圧に対して同一の極性を有してもよい。
【発明の効果】
【００２１】
本発明の実施形態による液晶表示装置は、画素電極を第１副画素電極と第２副画素電極に区分し、第１副画素電極と第２副画素電極に同一のデータ電圧を印加し、第１副画素電極と基準電圧線に接続された薄膜トランジスタが含まれ、第１副画素電極の電圧をデータ電圧より高く設定することができる。これにより、低階調領域での階調変化をなだらかに調節することができるので、低階調領域で正確な階調表現が可能であり、高い輝度を得ながら、側面視認性を正面視認性と同程度に改善して視認性を改善することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態１による液晶表示装置の四つの画素の等価回路図である。
【図２】本発明の実施形態１による液晶表示装置の配置図である。
【図３】図２の液晶表示装置のＩＩＩ−ＩＩＩ線による断面図である。
【図４】本発明の実施形態１による液晶表示装置の電場生成電極の一基本領域を示した平面図である。
【図５】本発明の他の実施形態１による液晶表示装置の電場生成電極の一基本領域を示した平面図である。
【図６】フレーム別に印加される電圧による画素領域の電圧変化を説明するための波形図である。
【図７】本発明の他の実施形態２による液晶表示装置の配置図である。
【図８】本発明の他の実施形態３による液晶表示装置の配置図である。
【図９】本発明の一実施例による液晶表示装置の画素電圧による透過率変化を示すグラフである。
【図１０】本発明の一実施例による液晶表示装置の画素電圧による透過率変化を示すグラフである。
【図１１】本発明の一実施例による液晶表示装置の階調による透過率変化を示すグラフである。
【図１２】本発明の他の実施形態４による液晶表示装置の二つの画素の等価回路図である。
【図１３】本発明の他の実施形態５による液晶表示装置の配置図である。
【発明を実施するための形態】
【００２３】
以下、添付した図面を参照して、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。なお、本発明には様々な実施形態があり得るものであり、ここで説明する実施形態に限られない。
【００２４】
図面では、複数の層及び領域を明確に表現するために厚さを拡大して示した。明細書全体において、類似の部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあると表現するとき、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分が存在する場合も含む。逆に、ある部分が他の部分の“直上”にあると表現するときは中間に他の部分が存在しないことを意味する。
【００２５】
（実施形態１）
以下、図１を参照して、本発明の一実施形態による液晶表示装置の信号線および画素の配置とその駆動方法について説明する。図１は本発明の一実施形態による液晶表示装置の四つの画素に対する等価回路図である。
【００２６】
図１を参照すると、本実施形態による液晶表示装置は画素行方向に隣接する第１画素ＰＸ（ｉ、ｊ）、第２画素ＰＸ（ｉ、ｊ＋１）、第１画素ＰＸ（ｉ、ｊ）と画素列方向に隣接する第３画素ＰＸ（ｉ＋１、ｊ）および第２画素ＰＸ（ｉ、ｊ＋１）と画素列方向に隣接する第４画素ＰＸ（ｉ＋１、ｊ＋１）を有し、そしてこれらに接続されている複数の信号線Ｇｎ、Ｇｎ＋１、Ｄｎ、Ｄｎ＋１、Ｄｎ＋２、Ｃ１、Ｃ２を含む。
【００２７】
信号線Ｇｎ、Ｇｎ＋１、Ｄｎ、Ｄｎ＋１、Ｄｎ＋２、Ｃ１、Ｃ２は、ゲート信号（“走査信号”とも言う）を伝達する複数のゲート線Ｇｎ、Ｇｎ＋１と、データ電圧を伝達する複数のデータ線Ｄｎ、Ｄｎ＋１、Ｄｎ＋２と、そして所定の基準電圧を伝達する複数対の基準電圧線Ｃ１、Ｃ２と、を含む。基準電圧線Ｃ１、Ｃ２は、互いに異なる極性の基準電圧を伝達する第１基準電圧線Ｃ１と第２基準電圧線Ｃ２とを含む。
【００２８】
第１基準電圧線Ｃ１と第２基準電圧線Ｃ２には一定の大きさの第１基準電圧と第２基準電圧が印加され、第１基準電圧と第２基準電圧はフレーム別に極性が変化する。例えば、共通電圧の大きさが約７．５Ｖである場合、第１基準電圧はフレーム別に約１５Ｖまたは約０Ｖの値を有し、第２基準電圧はこれとは反対に約０Ｖまたは約１５Ｖの値を有する。第１基準電圧と第２基準電圧はデータ電圧に印加される最大値より大きくてもよく、小さくてもよい。また、第１基準電圧と第２基準電圧が共通電圧を基準に正の極性を有する場合の第１基準電圧および第２基準電圧と共通電圧の値の差は、第１基準電圧と第２基準電圧が共通電圧を基準に負の極性を有する場合の第１基準電圧および第２基準電圧と共通電圧の値の差と異なってもよい。
【００２９】
第１画素ＰＸ（ｉ、ｊ）は第１ゲート線Ｇｎ、第１データ線Ｄｎ、第１基準電圧線Ｃ１および第２基準電圧線Ｃ２、そしてこれに接続されている第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、第３スイッチング素子Ｑｃ、第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂ、そして第１ストレージキャパシタＣｓｔ１、第２ストレージキャパシタＣｓｔ２、第３ストレージキャパシタＣｓｔ３および第４ストレージキャパシタＣｓｔ４を含む。
【００３０】
第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂはそれぞれ第１ゲート線Ｇｎおよび第１データ線Ｄｎに接続されており、第３スイッチング素子Ｑｃは第１ゲート線Ｇｎ、第２基準電圧線Ｃ２および第１スイッチング素子Ｑａの出力端子に接続されている。
【００３１】
第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂは薄膜トランジスタなどの三端子素子であって、その制御端子は第１ゲート線Ｇｎに接続され、入力端子は第１データ線Ｄｎに接続されている。また、第１スイッチング素子Ｑａの出力端子は第１液晶キャパシタＣＬｃａおよび第３スイッチング素子Ｑｃの出力端子に接続されており、第２スイッチング素子Ｑｂの出力端子は第２液晶キャパシタＣＬｃｂに接続されている。
【００３２】
第３スイッチング素子Ｑｃも薄膜トランジスタなどの三端子素子であって、制御端子は第１ゲート線Ｇｎに接続され、入力端子は第２基準電圧線Ｃ２に接続され、出力端子は第１液晶キャパシタＣＬｃａと接続されている。
【００３３】
第１ストレージキャパシタＣｓｔ１は第１スイッチング素子Ｑａの出力端子と第１基準電圧線Ｃ１に接続され、第２ストレージキャパシタＣｓｔ２は第１スイッチング素子Ｑａの出力端子と第２基準電圧線Ｃ２に接続され、第３ストレージキャパシタＣｓｔ３は第２スイッチング素子Ｑｂの出力端子と第１基準電圧線Ｃ１に接続され、第４ストレージキャパシタＣｓｔ４は第２スイッチング素子Ｑｂの出力端子と第２基準電圧線Ｃ２に接続される。
【００３４】
第２画素ＰＸ（ｉ、ｊ＋１）は第１ゲート線Ｇｎ、第２データ線Ｄｎ＋１、第１基準電圧線Ｃ１および第２基準電圧線Ｃ２、そしてこれらに接続されている第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、第３スイッチング素子Ｑｃ、第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂ、そして第１ストレージキャパシタＣｓｔ１、第２ストレージキャパシタＣｓｔ２、第３ストレージキャパシタＣｓｔ３および第４ストレージキャパシタＣｓｔ４を含む。
【００３５】
第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂの制御端子はそれぞれ第１ゲート線Ｇｎに接続され、入力端子はそれぞれ第２データ線Ｄｎ＋１に接続されている。
【００３６】
第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａの出力端子は第１液晶キャパシタＣＬｃａおよび第３スイッチング素子Ｑｃの出力端子に接続されており、第２画素ＰＸ（ｉ、ｊ＋１）の第２スイッチング素子Ｑｂの出力端子は第２液晶キャパシタＣＬｃｂに接続されている。
【００３７】
第２画素ＰＸ（ｉ、ｊ＋１）の第３スイッチング素子Ｑｃの制御端子は第１ゲート線Ｇｎに接続され、入力端子は第１基準電圧線Ｃ１に接続され、出力端子は第１液晶キャパシタＣＬｃａと接続されている。
【００３８】
第２画素ＰＸ（ｉ、ｊ＋１）の第１ストレージキャパシタＣｓｔ１は第１スイッチング素子Ｑａの出力端子と第２基準電圧線Ｃ２に接続され、第２ストレージキャパシタＣｓｔ２は第１スイッチング素子Ｑａの出力端子と第１基準電圧線Ｃ１に接続され、第３ストレージキャパシタＣｓｔ３は第２スイッチング素子Ｑｂの出力端子と第２基準電圧線Ｃ２に接続され、第４ストレージキャパシタＣｓｔ４は第２スイッチング素子Ｑｂの出力端子と第１基準電圧線Ｃ１に接続される。
【００３９】
第３画素ＰＸ（ｉ＋１、ｊ）は第２ゲート線Ｇｎ＋１、第２データ線Ｄｎ＋１、第１基準電圧線Ｃ１および第２基準電圧線Ｃ２、そしてこれに接続されている第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、第３スイッチング素子Ｑｃ、第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂ、そして第１ストレージキャパシタＣｓｔ１、第２ストレージキャパシタＣｓｔ２、第３ストレージキャパシタＣｓｔ３および第４ストレージキャパシタＣｓｔ４を含む。
【００４０】
第３画素ＰＸ（ｉ＋１、ｊ）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂの制御端子はそれぞれ第２ゲート線Ｇｎ＋１に接続され、入力端子はそれぞれ第２データ線Ｄｎ＋１に接続されている。
【００４１】
第３画素ＰＸ（ｉ＋１、ｊ）の第１スイッチング素子Ｑａの出力端子は第１液晶キャパシタＣＬｃａおよび第３スイッチング素子Ｑｃの出力端子に接続されており、第３画素ＰＸ（ｉ＋１、ｊ）の第２スイッチング素子Ｑｂの出力端子は第２液晶キャパシタＣＬｃｂに接続されている。
【００４２】
第３画素ＰＸ（ｉ＋１、ｊ）の第３スイッチング素子Ｑｃの制御端子は第２ゲート線Ｇｎ＋１に接続され、入力端子は第１基準電圧線Ｃ１に接続され、出力端子は第１液晶キャパシタＣＬｃａと接続されている。
【００４３】
第３画素ＰＸ（ｉ＋１、ｊ）の第１ストレージキャパシタＣｓｔ１は第１スイッチング素子Ｑａの出力端子と第１基準電圧線Ｃ１に接続され、第２ストレージキャパシタＣｓｔ２は第１スイッチング素子Ｑａの出力端子と第２基準電圧線Ｃ２に接続され、第３ストレージキャパシタＣｓｔ３は第２スイッチング素子Ｑｂの出力端子と第１基準電圧線Ｃ１に接続され、第４ストレージキャパシタＣｓｔ４は第２スイッチング素子Ｑｂの出力端子と第２基準電圧線Ｃ２に接続される。
【００４４】
第４画素ＰＸ（ｉ＋１、ｊ＋１）は第２ゲート線Ｇｎ＋１、第３データ線Ｄｎ＋２、第１基準電圧線Ｃ１および第２基準電圧線Ｃ２、そしてこれに接続されている第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、第３スイッチング素子Ｑｃ、第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂ、そして第１ストレージキャパシタＣｓｔ１、第２ストレージキャパシタＣｓｔ２、第３ストレージキャパシタＣｓｔ３および第４ストレージキャパシタＣｓｔ４を含む。
【００４５】
第４画素ＰＸ（ｉ＋１、ｊ＋１）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂの制御端子はそれぞれ第２ゲート線Ｇｎ＋１に接続され、入力端子はそれぞれ第３データ線Ｄｎ＋２に接続されている。
【００４６】
第４画素ＰＸ（ｉ＋１、ｊ＋１）の第１スイッチング素子Ｑａの出力端子は第１液晶キャパシタＣＬｃａおよび第３スイッチング素子Ｑｃの出力端子に接続されており、第４画素ＰＸ（ｉ＋１、ｊ＋１）の第２スイッチング素子Ｑｂの出力端子は第２液晶キャパシタＣＬｃｂに接続されている。
【００４７】
第４画素ＰＸ（ｉ＋１、ｊ＋１）の第３スイッチング素子Ｑｃの制御端子は第２ゲート線Ｇｎ＋１に接続され、入力端子は第２基準電圧線Ｃ２に接続され、出力端子は第１液晶キャパシタＣＬｃａと接続されている。
【００４８】
第４画素ＰＸ（ｉ＋１、ｊ＋１）の第１ストレージキャパシタＣｓｔ１は第１スイッチング素子Ｑａの出力端子と第２基準電圧線Ｃ２に接続され、第２ストレージキャパシタＣｓｔ２は第１スイッチング素子Ｑａの出力端子と第１基準電圧線Ｃ１に接続され、第３ストレージキャパシタＣｓｔ３は第２スイッチング素子Ｑｂの出力端子と第２基準電圧線Ｃ２に接続され、第４ストレージキャパシタＣｓｔ４は第２スイッチング素子Ｑｂの出力端子と第１基準電圧線Ｃ１に接続される。
【００４９】
第１ゲート線Ｇｎにゲートオン信号が印加されると、これに接続された第１画素ＰＸ（ｉ、ｊ）と第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、そして第３スイッチング素子Ｑｃがターンオンされる。これにより、第１データ線Ｄｎに印加されたデータ電圧はターンオンされた第１画素ＰＸ（ｉ、ｊ）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂを通じてそれぞれ第１画素ＰＸ（ｉ、ｊ）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂの一端子に印加され、第２データ線Ｄｎ＋１に印加されたデータ電圧はターンオンされた第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂを通じてそれぞれ第２画素ＰＸ（ｉ、ｊ＋１）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂの一端子に印加される。このとき、第１画素ＰＸ（ｉ、ｊ）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂは同一の電圧が印加され、第２画素ＰＸ（ｉ、ｊ＋１）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂは同一の電圧が印加される。また、第１画素ＰＸ（ｉ、ｊ）の第１液晶キャパシタＣＬｃａの一端子は第３スイッチング素子Ｑｃの出力端子に接続され、第３スイッチング素子Ｑｃを通じて、第２基準電圧線Ｃ２に印加される基準電圧によって昇圧される。このとき、第２基準電圧線Ｃ２に印加される第２基準電圧は第１データ線Ｄｎに印加されるデータ電圧と同一の極性を有し、第１データ線Ｄｎに印加されるデータ電圧より大きくてもよい。したがって、第３スイッチング素子Ｑｃを通じて、相対的に高い電圧が印加される第２基準電圧線Ｃ２の電圧が分圧され、第１液晶キャパシタＣＬｃａに印加される電圧は第１データ線Ｄｎを通じて印加されるデータ電圧より高い値を有する。
【００５０】
また、第２画素ＰＸ（ｉ、ｊ＋１）の第１液晶キャパシタＣＬｃａの一端子は第３スイッチング素子Ｑｃの出力端子に接続され、第３スイッチング素子Ｑｃを通じて、第１基準電圧線Ｃ１に印加される基準電圧によって昇圧される。このとき、第１基準電圧線Ｃ１に印加される第１基準電圧は第２データ線Ｄｎ＋１に印加されるデータ電圧と同一の極性を有し、第２データ線Ｄｎ＋１に印加されるデータ電圧より高い値を有してもよい。したがって、第３スイッチング素子Ｑｃを通じて、相対的に高い値を有する電圧が印加される第１基準電圧線Ｃ１の電圧が分圧され、第１液晶キャパシタＣＬｃａに印加される電圧はデータ電圧より高い値を有する。
【００５１】
第１ゲート線Ｇｎのゲート電圧がゲートオフ電圧に変わり、第２ゲート線Ｇｎ＋１のゲート電圧がゲートオン電圧に変わると、第２ゲート線Ｇｎ＋１に接続された第３画素ＰＸ（ｉ＋１、ｊ）と第４画素ＰＸ（ｉ＋１、ｊ＋１）の第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、そして第３スイッチング素子Ｑｃがターンオンされる。これにより、第２データ線Ｄｎ＋１に印加されたデータ電圧はターンオンされた第３画素ＰＸ（ｉ＋１、ｊ）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂを通じてそれぞれ第３画素ＰＸ（ｉ＋１、ｊ）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂの一端子に印加され、第３データ線Ｄｎ＋２に印加されたデータ電圧はターンオンされた第４画素ＰＸ（ｉ＋１、ｊ＋１）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂを通じてそれぞれ第４画素ＰＸ（ｉ＋１、ｊ＋１）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂの一端子に印加される。このとき、第３画素ＰＸ（ｉ＋１、ｊ）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂは同一の電圧が印加され、第４画素ＰＸ（ｉ＋１、ｊ＋１）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂは同一の電圧が印加される。また、第３画素ＰＸ（ｉ＋１、ｊ）の第１液晶キャパシタＣＬｃａの一端子は第３スイッチング素子Ｑｃの出力端子に接続され、第３スイッチング素子Ｑｃを通じて、第１基準電圧線Ｃ１に印加される基準電圧によって昇圧される。このとき、第１基準電圧線Ｃ１に印加される第１基準電圧は第２データ線Ｄｎ＋１に印加されるデータ電圧と同一の極性を有し、第２データ線Ｄｎ＋１に印加されるデータ電圧より高い値を有してもよい。したがって、第３スイッチング素子Ｑｃを通じて、相対的に高い値を有する電圧が印加される第１基準電圧線Ｃ１の電圧が分圧され、第１液晶キャパシタＣＬｃａに印加される電圧の大きさは第２データ線Ｄｎ＋１を通じて印加されるデータ電圧より高い値を有する。
【００５２】
また、第４画素ＰＸ（ｉ＋１、ｊ＋１）の第１液晶キャパシタＣＬｃａの一端子は第３スイッチング素子Ｑｃの出力端子に接続され、第３スイッチング素子Ｑｃを通じて、第２基準電圧線Ｃ２に印加される基準電圧によって昇圧される。このとき、第２基準電圧線Ｃ２に印加される第２基準電圧は第３データ線Ｄｎ＋２に印加されるデータ電圧と同一の極性を有し、第３データ線Ｄｎ＋２に印加されるデータ電圧より高い値を有してもよい。したがって、第３スイッチング素子Ｑｃを通じて、相対的に高い大きさを有する電圧が印加される第２基準電圧線Ｃ２の電圧が分圧され、第１液晶キャパシタＣＬｃａに印加される電圧の大きさはデータ電圧の大きさより大きくなる。
【００５３】
上記のように、第１液晶キャパシタＣＬｃａに印加された電圧と第２液晶キャパシタＣＬｃｂに印加された電圧は互いに異なる値になる。第１液晶キャパシタＣＬｃａに印加された電圧と第２液晶キャパシタＣＬｃｂに印加された電圧が互いに異なるので第１副画素と第２副画素で液晶分子が傾く角度が異なり、これにより二つの副画素の輝度が異なる。したがって、第１液晶キャパシタＣＬｃａに印加される電圧と第２液晶キャパシタＣＬｃｂに印加される電圧を制御することで、側面から見る映像が正面から見る映像に限りなく近くすることができ、これにより側面視認性を改善することができる。
【００５４】
以下、図２乃至図５を参照して、図１に示した実施形態による液晶表示装置の一例について説明する。図２は本発明の一実施形態による液晶表示装置の配置図であり、図３は図２の液晶表示装置をＩＩＩ−ＩＩＩ線に沿って切断して示した断面図である。図４は本発明の一実施形態による液晶表示装置の電場生成電極の単位領域を示した平面図であり、図５は本発明の他の一実施形態による液晶表示装置の電場生成電極の単位領域を示した平面図である。
【００５５】
図２および図３を参照すれば、本発明の一実施形態による液晶表示装置は互いに対向する下部パネル１００と上部パネル２００、そして両パネル１００、２００の間に注入されている液晶層３を含む。
【００５６】
まず、下部表示板１００について説明する。
【００５７】
第１絶縁基板１１０の上に複数のゲート線１２１および複数の基準電圧線１３１ａ、１３１ｂを含むゲート導電体が配置されている。
【００５８】
ゲート線１２１はゲート信号を伝達し、第１ゲート電極１２４ａ、第２ゲート電極１２４ｂおよび第３ゲート電極１２４ｃを含む。
【００５９】
基準電圧線１３１ａ、１３１ｂは第１基準電圧を伝達する第１基準電圧線１３１ａと第２基準電圧を伝達する第２基準電圧線１３１ｂを含む。第１基準電圧線１３１ａと第２基準電圧線１３１ｂは二つのデータ線１７１の間に配置されている一つの画素列に沿って左側と右側に一つずつ配置される。第１基準電圧線１３１ａは第１拡張部１３２ａを有し、第２基準電圧線１３１ｂは第２拡張部１３２ｂを有する。
【００６０】
しかし、本発明の他の一実施形態による液晶表示装置の場合、基準電圧線１３１ａ、１３１ｂはゲート線１２１と同一層ではなく、データ線１７１と同一層で形成されてもよい。
【００６１】
ゲート線１２１と基準電圧線１３１ａ、１３１ｂの上にはゲート絶縁膜１４０が配置されている。
【００６２】
ゲート絶縁膜１４０の上には第１半導体１５４ａ、第２半導体１５４ｂ、そして第３半導体１５４ｃが配置されている。
【００６３】
第１半導体１５４ａ、第２半導体１５４ｂ、そして第３半導体１５４ｃの上にはオーミックコンタクト層１６５ａ、１６３ｃ、１６５ｃが配置されている。半導体１５４ａ、１５４ｂ、１５４ｃは酸化物半導体を含むことができ、半導体１５４ａ、１５４ｂ、１５４ｃが酸化物半導体を含む場合、オーミックコンタクト層は省略されてもよい。
【００６４】
オーミックコンタクト層１６５ａ、１６３ｃ、１６５ｃおよびゲート絶縁膜１４０の上には第１ソース電極１７３ａ、第２ソース電極１７３ｂ、第３ソース電極１７３ｃ、第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、そして第３ドレイン電極１７５ｃを含むデータ線１７１を含む導電体（データ導電体）が形成されている。第１ドレイン電極１７５ａと第３ドレイン電極１７５ｃは互いに接続されている。
【００６５】
データ導電体の上には保護膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１８０が配置されている。保護膜１８０は無機絶縁物または有機絶縁物を含むことができる。
【００６６】
第１ドレイン電極１７５ａの一部を露出する第１コンタクトホール１８５ａ、第２ドレイン電極１７５ｂの一部を露出する第２コンタクトホール１８５ｂが保護膜１８０に形成されており、第１基準電圧線１３１ａを露出する第３コンタクトホール１８６ａと第２基準電圧線１３１ｂの拡張部１３２ｂを露出する第４コンタクトホール１８６ｂがゲート絶縁膜１４０と保護膜１８０に形成されている。
【００６７】
保護膜１８０の上には第１副画素電極１９１ａと第２副画素電極１９１ｂ、そして第１連結部材９２ａおよび第２連結部材９２ｂが形成されている。
【００６８】
第１副画素電極１９１ａは第１コンタクトホール１８５ａを通じて第１ドレイン電極１７５ａと物理的電気的に接続され、第２副画素電極１９１ｂは第２コンタクトホール１８５ｂを通じて第２ドレイン電極１７５ｂと物理的電気的に接続される。
【００６９】
第１副画素電極１９１ａと第２副画素電極１９１ｂはゲート線１２１を介して互いに分離され、ゲート線１２１を中心に画素領域の上と下に配置されて列方向に隣接する。第１副画素電極１９１ａと第２副画素電極１９１ｂは図４または図５に示すように、さまざまな形状であってもよい。
【００７０】
第２副画素電極１９１ｂの面積は前記第１副画素電極１９１ａの面積より広くてもよい。
【００７１】
第１接続部材９２ａはゲート線１２１を介して画素列方向に上と下に配置されている第１基準電圧線１３１ａの第１拡張部１３２ａを互いに接続し、第２接続部材９２ｂはゲート線１２１を介して画素列方向に上と下に配置されている第２基準電圧線１３１ｂの第２拡張部１３２ｂを互いに接続する。
【００７２】
第１ゲート電極１２４ａ、第１半導体１５４ａ、第１ソース電極１７３ａおよび第１ドレイン電極１７５ａは第１スイッチング素子Ｑａを構成し、第２ゲート電極１２４ｂ、第２半導体１５４ｂ、第２ソース電極１７３ｂおよび第２ドレイン電極１７５ｂは第２スイッチング素子Ｑｂを構成し、第３ゲート電極１２４ｃ、第３半導体１５４ｃ、第３ソース電極１７３ｃおよび第３ドレイン電極１７５ｃは第３スイッチング素子Ｑｃを構成する。
【００７３】
以下、上部表示板２００について説明する。
【００７４】
第２絶縁基板２１０の上に遮光部材（ｌｉｇｈｔ  ｂｌｏｃｋｉｎｇ  ｍｅｍｂｅｒ）２２０が位置する。遮光部材２２０はブラックマトリックス（ｂｌａｃｋ  ｍａｔｒｉｘ）とも言い、光漏れを防ぐ。第２絶縁基板２１０および遮光部材２２０の上には複数のカラーフィルタ２３０が配置される。カラーフィルタ２３０の上にはオーバーコート膜２５０が配置される。オーバーコート膜２５０はカラーフィルタ２３０と遮光部材２２０が分離することを防止し、カラーフィルタ２３０から流入する溶剤（ｓｏｌｖｅｎｔ）のような有機物による液晶層３の汚染を抑制することで、画面駆動時に引き起こされる残像のような不良を防止する。オーバーコート膜２５０は省略可能である。オーバーコート膜２５０の上には共通電極２７０が配置される。
【００７５】
図３に示した実施形態による液晶表示装置で、遮光部材２２０とカラーフィルタ２３０は上部表示板２００に配置されるが、これに限定されない。本発明の他の一実施形態による液晶表示装置の遮光部材２２０およびカラーフィルタ２３０は下部表示板１００に配置されてもよい。この場合、下部表示板１００の保護膜１８０と同じ層にカラーフィルタ２３０が配置されてもよく、また、保護膜１８０は省略されてもよい。
【００７６】
第１副画素電極１９１ａと共通電極２７０はその間の液晶層３と共に第１液晶キャパシタＣＬｃａを構成し、第２副画素電極１９１ｂと共通電極２７０はその間の液晶層３と共に第２液晶キャパシタＣＬｃｂを構成する。
【００７７】
第１副画素電極１９１ａは左側と右側に配置されている第１基準電圧線１３１ａおよび第２基準電圧線１３１ｂと重畳して、第１ストレージキャパシタＣｓｔ１および第２ストレージキャパシタＣｓｔ２を成し、第１液晶キャパシタＣＬｃａの電圧維持能力を強化する。第２副画素電極１９１ｂは左側と右側に配置されている第１基準電圧線１３１ａおよび第２基準電圧線１３１ｂと重畳して、第３ストレージキャパシタＣｓｔ３および第４ストレージキャパシタＣｓｔ４を成し、第２液晶キャパシタＣＬｃｂの電圧維持能力を強化する。
【００７８】
第１副画素電極１９１ａと第２副画素電極１９１ｂに印加された電圧と共通電極２７０に印加された共通電圧によって、液晶層３に電場が加えられ、その電場によって液晶層３の液晶分子の方向を決定する。このように液晶分子の方向によって液晶層３を通過する光の輝度が変わる。
【００７９】
以下、図４を参照して、本発明の一実施形態による液晶表示装置の単位電極について説明する。
【００８０】
図４を参照すれば、単位電極１９１の全体的な形状は四角形であり、横幹部１９３およびこれと直交する縦幹部１９２からなる十字形幹部を含む。また単位電極１９１は横幹部１９３と縦幹部１９２によって第１副領域Ｄａ、第２副領域Ｄｂ、第３副領域Ｄｃ、そして第４副領域Ｄｄに分けられ、各副領域Ｄａ、Ｄｂ、Ｄｃ、Ｄｄは複数の第１乃至第４微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄを含む。
【００８１】
第１微細枝部１９４ａは横幹部１９３または縦幹部１９２から左側上方向にななめに伸びており、第２微細枝部１９４ｂは横幹部１９３または縦幹部１９２から右側上方向にななめに伸びている。また第３微細枝部１９４ｃは横幹部１９３または縦幹部１９２から左側下方向にななめに伸びており、第４微細枝部１９４ｄは横幹部１９３または縦幹部１９２から右側下方向にななめに伸びている。
【００８２】
第１乃至第４微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄは、ゲート線１２１ａ、１２１ｂまたは横幹部１９３と概略４５度または１３５度の角を成す。また隣接する二つの副領域Ｄａ、Ｄｂ、Ｄｃ、Ｄｄの微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄは互いに直交してもよい。
【００８３】
液晶層３に電場を印加すると、第１乃至第４微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄの辺はフリンジフィールドを形成する。これによって、液晶分子３１は微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄの長さ方向に平行な方向に傾く。
【００８４】
単位電極１９１は微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄの長さ方向が互いに異なる四つの副領域Ｄａ、Ｄｂ、Ｄｃ、Ｄｄを含むので、液晶分子３１が傾く方向は概略４方向となり、液晶分子３１の配向方向が異なる四つのドメインが液晶層３に形成される。このように液晶分子が傾く方向を多様にすると、液晶表示装置の基準視野角が大きくなる。
【００８５】
以下、図５を参照して、本発明の他の一実施形態による液晶表示装置の単位電極１９１について説明する。
【００８６】
図５を参照すれば、単位電極１９１は副画素電極１９１ａ、１９１ｂと対向する共通電極２７０の第１切開部２７１、そして副画素電極１９１ａ、１９１ｂの縁に沿って形成されている副画素電極１９１ａ、１９１ｂの第２切開部９１からなる。
【００８７】
液晶表示装置を上から見るとき、共通電極２７０の第１切開部２７１と副画素電極１９１ａ、１９１ｂの縁によって定義される基本領域は複数の小領域Ｄａ、Ｄｂ、Ｄｃ、Ｄｄに区分され、複数の小領域は共通電極２７０の第１切開部２７１を基準に互いに対称であってもよい。
【００８８】
共通電極２７０の第１切開部２７１を上から見ると、十字形態を有しており、第１切開部２７１の端部は対応する副画素電極１９１ａ、１９１ｂの縁より突出している。
【００８９】
副画素電極１９１ａ、１９１ｂの第２切開部９１は副画素電極１９１ａ、１９１ｂの縁に沿って概略四角形の環状に形成されているが、共通電極２７０の第１切開部２７１の端に対応する部分周辺では途切れている。
【００９０】
本実施形態による液晶表示装置の場合、十字形態の切開部が共通電極に形成されているが、電場生成電極の画素電極と共通電極のうちの少なくとも一つに形成されればよい。具体的に、十字形態の切開部は画素電極に形成されてもよく、画素電極および共通電極の両方ともに形成されてもよい。
【００９１】
液晶層３に電場を印加すると、副画素電極１９１ａ、１９１ｂの縁と共通電極２７０の十字形態の第１切開部２７１によるフリンジフィールドによって、液晶層３の液晶分子３１は互いに異なる方向に延びて縁にぶつかる副画素電極１９１ａ、１９１ｂの四つの部分から、十字形態の共通電極２７０の第１切開部２７１の中間部分に向かう方向と略平行に傾き、電場生成電極の一つの単位領域で液晶分子３１は四方向に傾く。このように、液晶表示装置の一単位領域で液晶分子が傾く方向を複数個形成することによって、液晶表示装置の視野角が大きくなる。
【００９２】
前述のように、第１副画素電極１９１ａは左側と右側に配置されている第１基準電圧線１３１ａおよび第２基準電圧線１３１ｂと重畳して、第１ストレージキャパシタＣｓｔ１および第２ストレージキャパシタＣｓｔ２を形成し、第１液晶キャパシタＣＬｃａの電圧維持能力を強化する。第２副画素電極１９１ｂは左側と右側に配置されている第１基準電圧線１３１ａおよび第２基準電圧線１３１ｂと重畳して、第３ストレージキャパシタＣｓｔ３および第４ストレージキャパシタＣｓｔ４を成し、第２液晶キャパシタＣＬｃｂの電圧維持能力を強化する。
【００９３】
また、第１基準電圧線１３１ａと第２基準電圧線１３１ｂには一定の大きさの第１基準電圧と第２基準電圧が印加され、第１基準電圧と第２基準電圧はフレーム別に極性が変化する。例えば、共通電圧の大きさが約７．５Ｖである場合、第１基準電圧はフレーム別に約１５Ｖまたは約０Ｖの値を有し、第２基準電圧はこれとは反対に約０Ｖまたは約１５Ｖの値を有することができる。第１基準電圧と第２基準電圧はデータ電圧に印加される最大値より大きくてもよく、小さくてもよい。また、第１基準電圧と第２基準電圧が共通電圧を基準に正の極性を有する場合の第１基準電圧および第２基準電圧と共通電圧の値の差は、第１基準電圧と第２基準電圧が共通電圧を基準に負の極性を有する場合の第１基準電圧および第２基準電圧と共通電圧の値の差と異なってもよい。
【００９４】
しかし、各副画素電極１９１ａ、１９１ｂは互いに異なる極性の第１基準電圧および第２基準電圧が印加される第１基準電圧線１３１ａおよび第２基準電圧線１３１ｂと重畳してストレージキャパシタを構成するため、フレーム別に第１基準電圧と第２基準電圧の極性が変化してもこれにより画素電圧は変化しない。これについて、図６を参照して説明する。図６はフレーム別に印加される電圧による画素領域の電圧変化を説明するための波形図である。
【００９５】
図６を参照すれば、第１基準電圧線１３１ａに印加される第１基準電圧Ｖｃ１は第１フレームの間に約０Ｖの値を有し、第２フレームの間に約１５Ｖの値を有し、第３フレームの間に約０Ｖの値を有する。また、第２基準電圧線１３１ｂに印加される第２基準電圧Ｖｃ２は第１フレームの間に約１５Ｖの値を有し、第２フレームの間に約０Ｖの値を有し、第３フレームの間に約１５Ｖの値を有する。
【００９６】
このように、互いに異なる極性を有する第１基準電圧Ｖｃ１と第２基準電圧Ｖｃ２がフレーム別に極性が変化しても、各副画素電極１９１ａ、１９１ｂは第１基準電圧線１３１ａおよび第２基準電圧線１３１ｂと全て重畳するために、第１基準電圧Ｖｃ１および第２基準電圧Ｖｃ２の極性変化によるストレージキャパシタの保持容量変化は互いに相殺され、各副画素電極１９１ａ、１９１ｂに印加される電圧Ｖｐの大きさには影響を与えないので、一定に維持される。
【００９７】
本発明の実施形態による液晶表示装置は画素電極を第１副画素電極と第２副画素電極に区分し、第１副画素電極と第２副画素電極に同一のデータ電圧を印加し、第１副画素電極と基準電圧線に接続された薄膜トランジスタを含むことによって、第１副画素電極の電圧をデータ電圧より高く調節することができる。これにより、低階調領域での階調変化をなだらかに調節することができるので、低階調領域で正確な階調表現が可能であり、高い輝度を得ることができながらも、側面視認性を正面視認性と同程度に視認性を改善することができる。これについて後でさらに詳細に説明する。
【００９８】
（実施形態２）
以下、図７を参照して、本発明の他の一実施形態による液晶表示装置の構造について説明する。図７は本発明の他の一実施形態による液晶表示装置の配置図である。
【００９９】
図７を参照すれば、本実施形態による液晶表示装置は図２乃至図６を参照して説明した実施形態による液晶表示装置と類似している。類似の構成要素に関する説明は省略する。
【０１００】
しかし、本実施形態による液晶表示装置は図２および図３に示した実施形態による液晶表示装置とは異なり、第１基準電圧線１３１ａと第２基準電圧線１３１ｂを露出する第３コンタクトホール１８６ａと第４コンタクトホール１８６ｂは一つの画素領域に配置されている二つの副画素電極１９１ａ、１９１ｂのうちのいずれか一つに隣接した部分にのみ形成されている。また、第１接続部材９２ａはデータ線１７１を介して隣接した二つの画素領域に配置されている第１基準電圧線１３１ａを接続するように配置され、第２接続部材９２ｂはデータ線１７１を介して隣接した二つの画素領域に配置されている第２基準電圧線１３１ｂを接続するように配置される。
【０１０１】
このように、第１基準電圧線１３１ａと第２基準電圧線１３１ｂを露出する第３コンタクトホール１８６ａと第４コンタクトホール１８６ｂは一つの画素領域に配置されている二つの副画素電極１９１ａ、１９１ｂのうちのいずれか一つに隣接した部分にのみ形成することによって、液晶表示装置の開口率を高めることができる。
【０１０２】
（実施形態３）
前述の図２乃至図６を参照して説明した実施形態による液晶表示装置の全ての特徴は本実施形態による液晶表示装置に全て適用可能である。
【０１０３】
以下、図８を参照して、本発明の他の一実施形態による液晶表示装置の構造について説明する。図８は本発明の他の一実施形態による液晶表示装置の配置図である。
【０１０４】
図８を参照すれば、本実施形態による液晶表示装置は図２乃至図６を参照して説明した実施形態による液晶表示装置および図７を参照して説明した実施形態による液晶表示装置と類似している。類似の構成要素に関する説明は省略する。
【０１０５】
しかし、本実施形態による液晶表示装置は前述の実施形態による液晶表示装置とは異なり、第１基準電圧線１３１ａと第２基準電圧線１３１ｂを露出する第３コンタクトホール１８６ａと第４コンタクトホール１８６ｂは画素列方向に互いに隣接した二つの画素領域のうちの一つの画素領域に配置される。また、第１接続部材９２ａおよび第２接続部材９２ｂも画素列方向に互いに隣接した二つの画素領域のうちの一つの画素領域に配置される。
【０１０６】
このように、第１基準電圧線１３１ａと第２基準電圧線１３１ｂを露出する第３コンタクトホール１８６ａと第４コンタクトホール１８６ｂを画素列方向に互いに隣接した二つの画素領域のうちの一つの画素領域にのみ形成することによって、液晶表示装置の開口率を高めることができる。
【０１０７】
前述の図２乃至図６を参照して説明した実施形態による液晶表示装置の全ての特徴は本実施形態による液晶表示装置に全て適用可能である。
【０１０８】
以下、図９および図１０を参照して、本発明の一実施例による液晶表示装置の画素電圧による透過率変化について説明する。図９および図１０は本発明の一実施例による液晶表示装置の画素電圧による透過率変化を示すグラフである。
【０１０９】
本実施例では既存の液晶表示装置のように、画素電極を第１副画素電極と第２副画素電極に区分した後、第２副画素電極に印加される電圧を分圧して、第２副画素電極の電圧を入力されたデータ電圧より低く調節するように形成した場合において、第１副画素電極に印加されるデータ電圧による透過率変化Ｈ１と第２副画素電極に印加されるデータ電圧による透過率変化Ｌ１を図９に示した。また、本発明の実施形態による液晶表示装置のように、画素電極を第１副画素電極と第２副画素電極に区分した後、第１副画素電極の電圧を入力されたデータ電圧より高く調節するように形成した場合において、第１副画素電極に印加されるデータ電圧による透過率変化Ｈ２と第２副画素電極に印加されるデータ電圧による透過率変化Ｌ２を図１０に示した。
【０１１０】
まず、図９を参照すれば、データ線を通して同一のデータ電圧が印加された第１副画素電極と第２副画素電極のうち第２副画素電極の電圧が一定の値だけ低くなる。したがって、入力されるデータ電圧の値が相対的に低い場合、例えば、データ電圧が約４Ｖ以下である場合、全体透過率は第１副画素電極Ｈ１の透過率にのみ依存する。したがって、低階調領域、例えば、約２０グレー（２０Ｇ）までは透過率の変化が殆どないので、階調表現が不可能であることが分かった。また、約２０グレー（２０Ｇ）から約４０グレー（４０Ｇ）スケール値から、印加されるデータ電圧による透過率増加率が大きくなり、透過率が急に上昇することによって、画面が白色に見える現象が発生することがある。このように、低階調領域ではデータ電圧によるグレー表現が困難であることがある。また、高諧調領域、例えば、データ電圧が約６．７Ｖ以上である場合、第２副画素電極の電圧による透過率が減少して、液晶表示装置の全体透過率は入力されたデータ電圧に比べて低くなる。したがって、駆動電圧に比べて液晶表示装置の透過率効率が低くなる。
【０１１１】
以下、図１０を参照すれば、データ線を通して同一のデータ電圧が印加された第１副画素電極と第２副画素電極のうち第１副画素電極の電圧が一定の値だけ高くなる。したがって、低階調領域でも印加されたデータ電圧による透過率変化が明確で、低階調でもグレー表現が可能になる。また、低階調領域でも印加されたデータ電圧による透過率の増加率が概略一定で、特定階調で透過率が急に上昇することによって画面が白色に見える現象を防止することができる。また、高諧調領域、例えば、データ電圧が約６．７Ｖ以上である場合にも透過率減少がなく、液晶表示装置の全体透過率は高くなる。これにより、液晶表示装置の駆動効率が高まる。
【０１１２】
以下、図１１を参照して、本発明の他の一実施例による階調による透過率変化について説明する。図１１は本発明の一実施例による液晶表示装置の階調による透過率変化を示すグラフである。
【０１１３】
本実施例では、正面での階調別透過率変化Ｘと、既存の液晶表示装置のように、画素電極を第１副画素電極と第２副画素電極に区分した後、第１副画素電極と第２副画素電極に互いに異なるデータ電圧を印加する場合に対する階調別透過率変化Ｙ１と、既存の液晶表示装置のように、画素電極を第１副画素電極と第２副画素電極に区分した後、第２副画素電極に印加される電圧を分圧して、第２副画素電極の電圧を入力されたデータ電圧より低く調節するように形成した場合の側面での階調別透過率変化Ｙ２と、そして本発明の実施形態による液晶表示装置のように、画素電極を第１副画素電極と第２副画素電極に区分した後、第１副画素電極の電圧を入力されたデータ電圧より高く調節するように形成した場合に対する階調別透過率変化Ｙ３と、を測定して図１１に示した。
【０１１４】
図１１を参照すれば、Ｙ１、Ｙ２に比べて、本発明の実施形態による液晶表示装置のＹ３は低階調領域、例えば約３０グレー（３０Ｇ）以下で側面の透過率が正面透過率に最も近く、階調による透過率変化がなだらかである。このように、本発明の実施形態による液晶表示装置の場合、低階調領域で正確な階調表現が可能であり、高い輝度を得ることができながらも、側面視認性を正面視認性と同程度に視認性を改善することができる。
【０１１５】
（実施形態４）
以下、図１２を参照して、本発明の他の一実施形態による液晶表示装置について説明する。図１２は本発明の他の一実施形態による液晶表示装置の二つの画素の等価回路図である。
【０１１６】
図１２を参照すれば、本発明の他の一実施形態による液晶表示装置は画素行方向に隣接する第１画素ＰＸ（ｉ、ｊ）および第２画素ＰＸ（ｉ、ｊ＋１）、そしてこれに接続されている複数の信号線Ｇｎ、Ｇｎ＋１、Ｄｎ、Ｄｎ＋１、Ｃ１、Ｃ２を含む。信号線Ｇｎ、Ｇｎ＋１、Ｄｎ、Ｄｎ＋１、Ｃ１、Ｃ２は、例えばゲート信号を伝達する第１及び第２のゲート線Ｇｎ、Ｇｎ＋１のような複数のゲート線と、例えばデータ電圧を伝達する第１及び第２のデータ線Ｄｎ、Ｄｎ＋１のような複数のデータ線と、例えば所定の基準電圧を伝達する第１及び第２の基準電圧線Ｃ１、Ｃ２のような複数の基準電圧線を含む。基準電圧線Ｃ１、Ｃ２は互いに異なる極性の基準電圧を伝達する第１基準電圧線Ｃ１と第２基準電圧線Ｃ２を含む。第１基準電圧線Ｃ１と第２基準電圧線Ｃ２には一定の大きさの第１基準電圧と第２基準電圧が印加され、第１基準電圧と第２基準電圧はフレーム別に極性が変化する。例えば、共通電圧の大きさが約７．５Ｖである場合、第１基準電圧はフレーム別に約１５Ｖまたは約０Ｖの値を有し、第２基準電圧はこれとは反対に約０Ｖまたは約１５Ｖの値を有し得る。第１基準電圧と第２基準電圧はデータ電圧に印加される最大値より大きくてもよく、小さくてもよい。また、第１基準電圧と第２基準電圧が共通電圧を基準に正の極性を有する場合の第１基準電圧および第２基準電圧と共通電圧の値の差は、第１基準電圧と第２基準電圧が共通電圧を基準に負の極性を有する場合の第１基準電圧および第２基準電圧と共通電圧の値の差と異なってもよい。
【０１１７】
第１画素ＰＸ（ｉ、ｊ）は第１ゲート線Ｇｎおよび第２ゲート線Ｇｎ＋１、第１データ線Ｄｎ、第２基準電圧線Ｃ２、そしてこれに接続されている第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、第３スイッチング素子Ｑｃ、第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂ、そして昇圧キャパシタＣＬＰを含む。
【０１１８】
第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂはそれぞれ第１ゲート線Ｇｎおよび第１データ線Ｄｎに接続されており、第３スイッチング素子Ｑｃは第２ゲート線Ｇｎ＋１、昇圧キャパシタＣＬＰの一端子、そして第１スイッチング素子Ｑａの出力端子に接続されている。
【０１１９】
第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂは薄膜トランジスタなどの三端子素子であって、その制御端子は第１ゲート線Ｇｎに接続され、入力端子は第１データ線Ｄｎに接続されている。また、第１スイッチング素子Ｑａの出力端子は第１液晶キャパシタＣＬｃａおよび第３スイッチング素子Ｑｃの出力端子に接続されており、第２スイッチング素子Ｑｂの出力端子は第２液晶キャパシタＣＬｃｂに接続されている。
【０１２０】
第３スイッチング素子Ｑｃも薄膜トランジスタなどの三端子素子であって、制御端子は第２ゲート線Ｇｎ＋１に接続され、入力端子は昇圧キャパシタＣＬＰの一端子に接続され、出力端子は第１液晶キャパシタＣＬｃａと接続されている。昇圧キャパシタＣＬＰの残りの一端子は第２基準電圧線Ｃ２に接続されている。
【０１２１】
第２画素ＰＸ（ｉ、ｊ＋１）は第１ゲート線Ｇｎおよび第２ゲート線Ｇｎ＋１、第２データ線Ｄｎ＋１、第１基準電圧線Ｃ１、そしてこれらの線に接続されている第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、第３スイッチング素子Ｑｃ、第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂ、そして昇圧キャパシタＣＬＰを含む。
【０１２２】
第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂの制御端子はそれぞれ第１ゲート線Ｇｎに接続され、入力端子はそれぞれ第２データ線Ｄｎ＋１に接続されている。
【０１２３】
第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａの出力端子は第１液晶キャパシタＣＬｃａおよび第３スイッチング素子Ｑｃの出力端子に接続されており、第２画素ＰＸ（ｉ、ｊ＋１）の第２スイッチング素子Ｑｂの出力端子は第２液晶キャパシタＣＬｃｂに接続されている。
【０１２４】
第２画素ＰＸ（ｉ、ｊ＋１）の第３スイッチング素子Ｑｃの制御端子は第２ゲート線Ｇｎ＋１に接続され、入力端子は昇圧キャパシタＣＬＰの一端子に接続され、出力端子は第１液晶キャパシタＣＬｃａと接続されている。昇圧キャパシタＣＬＰの残りの一端子は第１基準電圧線Ｃ１に接続されている。
【０１２５】
第１ゲート線Ｇｎにゲートオン信号が印加されると、これに接続された第１画素ＰＸ（ｉ、ｊ）と第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂがターンオンされる。これにより、第１データ線Ｄｎに印加されたデータ電圧はターンオンされた第１画素ＰＸ（ｉ、ｊ）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂを通じてそれぞれ第１画素ＰＸ（ｉ、ｊ）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂとの一端子に印加され、第２データ線Ｄｎ＋１に印加されたデータ電圧はターンオンされた第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂを通じてそれぞれ第２画素ＰＸ（ｉ、ｊ＋１）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂの一端子に印加される。このとき、第１画素ＰＸ（ｉ、ｊ）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂは同一の電圧が印加され、第２画素ＰＸ（ｉ、ｊ＋１）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂは同一の電圧が印加される。
【０１２６】
第１ゲート線Ｇｎにゲートオフ信号が印加され、第２ゲート線Ｇｎ＋１にゲートオン信号が印加されると、第１画素ＰＸ（ｉ、ｊ）と第２画素ＰＸ（ｉ、ｊ＋１）の第１スイッチング素子Ｑａおよび第２スイッチング素子Ｑｂはターンオフされ、第１画素ＰＸ（ｉ、ｊ）と第２画素ＰＸ（ｉ、ｊ＋１）の第１液晶キャパシタＣＬｃａと第２液晶キャパシタＣＬｃｂは電気的に孤立（ｆｌｏａｔｉｎｇ）される。また、第１画素ＰＸ（ｉ、ｊ）と第２画素ＰＸ（ｉ、ｊ＋１）の第３スイッチング素子Ｑｃはターンオンされる。第３スイッチング素子Ｑｃに接続されている昇圧キャパシタＣＬＰの一端子は第１基準電圧線Ｃ１または第２基準電圧線Ｃ２に接続されており、第１基準電圧線Ｃ１または第２基準電圧線Ｃ２に印加される第１基準電圧と第２基準電圧はデータ電圧より高い値であってもよい。したがって、昇圧キャパシタＣＬＰの残りの一端子の電圧も共に上昇する。このように上昇した電圧は第３スイッチング素子Ｑｃを通じて、第１液晶キャパシタＣＬｃａに伝達され、第１液晶キャパシタＣＬｃａの印加電圧は上昇する。
【０１２７】
このように、本実施形態による液晶表示装置は昇圧キャパシタＣＬＰを通じて第１副画素電極１９１ａの電圧をデータ電圧より上昇させることによって、第１液晶キャパシタＣｌｃａに印加された電圧と第２液晶キャパシタＣＬｃｂに印加された電圧は互いに異なるようになる。第１液晶キャパシタＣｌｃａに印加された電圧と第２液晶キャパシタＣＬｃｂに印加された電圧が互いに異なるので第１副画素と第２副画素で液晶分子が傾く角度が異なり、これにより二つの副画素の輝度が異なる。したがって、第１液晶キャパシタＣｌｃａに印加される電圧と第２液晶キャパシタＣＬｃｂに印加される電圧を適切に調節すると、側面から見る映像が正面から見る映像に最大限近くなるようにすることができ、これにより側面視認性を改善することができる。
【０１２８】
（実施形態５）
以下、図１３を参照して、本発明の他の一実施形態による液晶表示装置の配置について説明する。図１３は本発明の他の一実施形態による液晶表示装置の配置図である。
【０１２９】
図１３を参照すれば、本実施形態による液晶表示装置は第１ゲート線１２１ａおよび第２ゲート線１２１ｂ、そして第１基準電圧線１３１ａおよび第２基準電圧線１３１ｂが形成されている。
【０１３０】
第１ゲート線１２１ａは第１ゲート電極１２４ａおよび第２ゲート電極１２４ｂを含み、第２ゲート線１２１ｂは第３ゲート電極１２４ｃを含む。
【０１３１】
第１ゲート電極１２４ａの上には第１半導体１５４ａが配置され、第２ゲート電極１２４ｂの上には第２半導体１５４ｂが配置され、第３ゲート電極１２４ｃの上には第３半導体１５４ｃが配置される。第１半導体１５４ａの上には第１ソース電極１７３ａおよび第１ドレイン電極１７５ａが配置され、第２半導体１５４ｂの上には第２ソース電極１７３ｂおよび第２ドレイン電極１７５ｂが配置される。第１ソース電極１７３ａおよび第２ソース電極１７３ｂはデータ線１７１に接続されている。第３半導体１５４ｃの上には第３ソース電極１７３ｃと第３ドレイン電極１７５ｃが配置されており、第３ドレイン電極１７５ｃは第２ドレイン電極１７５ａと接続されている。第３ソース電極１７３ｃは拡張部１７７を有し、第３ソース電極１７３ｃの拡張部１７７は基準電圧線１３１ａ、１３１ｂの拡張部１３７と重畳して、昇圧キャパシタＣＬＰを形成する。
【０１３２】
第１ドレイン電極１７５ａは保護膜に形成されている第１コンタクトホール１８５ａを通じて、第１副画素電極１９１ａと物理的電気的に接続され、第２ドレイン電極１７５ｂは保護膜に形成されている第２コンタクトホール１８５ｂを通じて、第２副画素電極１９１ｂと物理的電気的に接続される。第１副画素電極１９１ａと第２副画素電極１９１ｂは図４または図５に示した単位電極の形態を有していてもよい。
【０１３３】
第１基準電圧線１３１ａと第２基準電圧線１３１ｂは副画素電極１９１ａ、１９１ｂの左側と右側に配置されて、副画素電極１９１ａ、１９１ｂと重畳してストレージキャパシタを形成する。
【０１３４】
二つのゲート線１２１ａ、１２１ｂを介して画素列方向に上と下に配置されて分離されている第１基準電圧線１３１ａは第５コンタクトホール１８７と第５コンタクトホール１８７を覆っている第３接続部材９３を通じて、互いに接続される。分離されている第２基準電圧線１３１ｂも類似の方式で互いに接続されてもよい。
【０１３５】
本発明の実施形態による液晶表示装置は画素電極を第１副画素電極と第２副画素電極に区分し、第１副画素電極と第２副画素電極に同一のデータ電圧を印加し、第１副画素電極と基準電圧線に接続された薄膜トランジスタを含むことによって、第１副画素電極の電圧をデータ電圧より高く調節することができる。これにより、低階調領域での階調変化をなだらかに調節することができるので、低階調領域で正確な階調表現が可能であり、高い輝度を得ることができながらも、側面視認性を正面視認性と同程度に視認性を改善することができる。
【０１３６】
以上で本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるのではなく、次の請求範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態も本発明の権利範囲に属する。
【符号の説明】
【０１３７】
ＰＸ（ｉ，ｊ）      第１画素
ＰＸ（ｉ，ｊ＋１）      第２画素
ＰＸ（ｉ＋１，ｊ）      第３画素
ＰＸ（ｉ＋１，ｊ＋１）      第４画素
Ｇｎ      第１ゲート線
Ｇｎ＋１      第２ゲート線
Ｄｎ      第１データ線
Ｄｎ＋１      第２データ線
Ｄｎ＋２      第３データ線
Ｃ１      第１基準電圧線
Ｃ２      第２基準電圧線
Ｑａ      第１スイッチング素子
Ｑｂ      第２スイッチング素子
Ｑｃ      第３スイッチング素子
ＣＬｃａ      第１液晶キャパシタ
ＣＬｃｂ      第２液晶キャパシタ
Ｃｓｔ１      第１ストレージキャパシタ
Ｃｓｔ２      第２ストレージキャパシタ
Ｃｓｔ３      第３ストレージキャパシタ
Ｃｓｔ４      第４ストレージキャパシタ
１００      下部表示板
１１０      第１絶縁基板
１２１      ゲート線
１２４ａ      第１ゲート電極
１２４ｂ      第２ゲート電極
１２４ｃ      第３ゲート電極
１３１ａ      第１基準電圧線
１３１ｂ      第２基準電圧線
１３２ａ      第１拡張部
１３２ｂ      第２拡張部
１４０      ゲート絶縁膜
１５４ａ      第１半導体
１５４ｂ      第２半導体
１５４ｃ      第３半導体
１６５ａ、１６３ｃ、１６５ｃ      オーミックコンタクト層
１７１      データ線
１７３ａ      第１ソース電極
１７３ｂ      第２ソース電極
１７３ｃ      第３ソース電極
１７５ａ      第１ドレイン電極
１７５ｂ      第２ドレイン電極
１７５ｃ      第３ドレイン電極
１８０      保護膜
１８５ａ      第１コンタクトホール
１８５ｂ      第２コンタクトホール
１８６ａ      第３コンタクトホール
１８６ｂ      第４コンタクトホール
１９１      単位電極
１９１ａ      第１副画素電極
１９１ｂ      第２副画素電極
１９２      縦幹部
１９３      横幹部
Ｄａ      第１副領域
Ｄｂ      第２副領域
Ｄｃ      第３副領域
Ｄｄ      第４副領域
１９４ａ      第１微細枝部
１９４ｂ      第２微細枝部
１９４ｃ      第３微細枝部
１９４ｄ      第４微細枝部
９２ａ      第１接続部材
９２ｂ      第２接続部材
２００      上部表示板
２１０      第２絶縁基板
２２０      遮光部材
２３０      カラーフィルタ
２５０      オーバーコート膜
２７０      共通電極
２７１      第１切開部
９１      第２切開部
３      液晶層
３１      液晶分子
【図１】
2014006527.tif 000003
【図２】
2014006527.tif 000004
【図３】
2014006527.tif 000005
【図４】
2014006527.tif 000006
【図５】
2014006527.tif 000007
【図６】
2014006527.tif 000008
【図７】
2014006527.tif 000009
【図８】
2014006527.tif 000010
【図９】
2014006527.tif 000011
【図１０】
2014006527.tif 000012
【図１１】
2014006527.tif 000013
【図１２】
2014006527.tif 000014
【図１３】
2014006527.tif 000015