(57)【要約】【課題】素子の自動配置及び自動配線が可能な半導体集積回路の自動レイアウト設計システム、自動レイアウト設計方法及びプログラムを提供する。【解決手段】半導体集積回路のレイアウト設計装置５０は、レイアウト外形、素子図形及び座標、端子座標を、初期配置として受け付けるレイアウト情報受付部５１１、素子の配置領域を除く領域にあって、信号配線が可能な配線領域を抽出する信号配線領域分割部５１２、配線領域を通過し、対応する端子同士を結ぶ配線経路を作成する配線経路作成部５１３、配線領域に出入りする配線経路を識別し、その識別結果に基づいて配線領域を通過する配線経路の本数を算出する通過信号配線算出部５１４、配線経路の本数に応じ、配線領域の幅を最適化する配線領域最適化部５１５を有する。【選択図】図１
2014102579.tif 000002
【特許請求の範囲】
【請求項１】
レイアウト外形、素子図形及び座標、並びに端子座標を、初期配置として受け付けるレイアウト情報受付部と、
前記素子の配置領域を除く領域にあって、信号配線が可能な配線領域を抽出する信号配線領域分割部と、
前記配線領域を通過し、対応する前記端子同士を結ぶ配線経路を作成する配線経路作成部と、
前記配線領域に出入りする前記配線経路を識別し、その識別結果に基づいて、前記配線領域を通過する前記配線経路の本数を算出する通過信号配線算出部と、
前記配線経路の前記本数に応じ、前記配線領域の幅を最適化する配線領域最適化部と、を有する
半導体集積回路のレイアウト設計装置。
【請求項２】
前記信号配線領域分割部は、
前記レイアウト外形から前記素子図形を除いた初期配線領域を抽出し、
前記各素子の上下辺を他の前記素子に対し延長した切断線により前記初期配線領域を分割し、分割された前記初期配線領域のうち上下に前記素子が接する横断配線領域を抽出し、
前記各素子の左右辺を他の前記素子に対し延長した切断線により前記初期配線領域を分割し、分割された前記初期配線領域のうち左右に前記素子が接する縦断配線領域を抽出し、
前記各素子の上又は下に他の前記素子又は前記レイアウト外形が存在する場合、前記素子の上辺又は下辺を他の前記素子の下辺又は上辺、あるいは前記レイアウト外形に投影し、かかる２辺で構成されるサブＸ方向配線領域を抽出し、
前記各素子の左又は右に他の前記素子又は前記レイアウト外形が存在する場合、前記素子の左辺又は右辺を他の前記素子の右辺又は左辺、あるいは前記レイアウト外形に投影し、かかる２辺で構成されるサブＹ方向配線領域を抽出し、
前記サブＸ方向配線領域から前記縦断配線領域を除いたＸ方向配線領域と、前記サブＹ方向配線領域から前記縦断配線領域を除いたＹ方向配線領域と、を抽出し、
前記Ｘ方向配線領域と前記Ｙ方向配線領域とを重ね合わせた領域を、前記配線領域として抽出する
請求項１記載の半導体集積回路のレイアウト設計装置。
【請求項３】
前記信号配線領域分割部は、さらに
前記Ｘ方向配線領域の左辺又は右辺と、左辺又は右辺を一定間隔だけ右又は左側に投影した辺と、の２辺で構成される領域、及び
前記Ｙ方向配線領域の上辺又は下辺と、上辺又は下辺を一定間隔だけ下又は上側に投影した辺と、の２辺で構成される領域を、信号入出認識図形として抽出する
請求項２記載の半導体集積回路のレイアウト設計装置。
【請求項４】
前記配線経路作成部は、
対応する前記端子同士を頂点とする配線図形を作成し、
前記配線図形から前記素子と重なる領域を除いた配線経路図形を抽出し、
前記配線経路図形を構成する２つの前記端子のうち、一方の前記端子から、前記配線経路図形の辺及び頂点を辿って他方の前記端子まで到達する経路を１つ抽出し、
前記経路を前記配線経路図形の重心側に太らせた配線経路図形を抽出する
請求項１乃至３いずれか１項記載の半導体集積回路のレイアウト設計装置。
【請求項５】
前記配線経路作成部は、
対応する前記端子同士を頂点とする配線図形を作成し、
前記配線図形から前記素子と重なる領域を除いた配線経路図形を抽出し、
前記配線図形を構成する３以上の信号端子のそれぞれと、前記配線経路図形の重心とを頂点とし、前記素子と重なる領域を除いたサブ配線経路図形を複数抽出し、
前記重心から、それぞれの前記サブ配線経路図形の辺及び頂点を辿って前記端子まで到達する経路をそれぞれ１つずつ抽出し、
前記経路それぞれを前記サブ配線経路図形の重心側に太らせ、論理和をとった配線経路図形を抽出する
請求項１乃至４いずれか１項記載の半導体集積回路のレイアウト設計装置。
【請求項６】
前記経路の抽出は、
存在し得る複数の前記経路のうち、距離が短い前記経路を抽出する
請求項４又は５いずれか１項記載の半導体集積回路のレイアウト設計装置。
【請求項７】
前記通過信号配線算出部は、
前記Ｘ方向配線領域又はＹ方向配線領域の各々について、
前記Ｘ方向配線領域又はＹ方向配線領域と重なる前記配線経路図形の数及び識別子を、第１の数及び識別子として抽出し、
前記Ｘ方向配線領域の左辺又は右辺から作成された前記信号入出認識図形、あるいは前記Ｙ方向配線領域の上辺又は下辺から作成された前記信号入出認識図形の各々について、前記信号入出認識図形と重なる前記配線経路図形の数及び識別子を、第２の数及び識別子として抽出する
請求項３記載の半導体集積回路のレイアウト設計装置。
【請求項８】
前記通過信号配線算出部は、
前記第１及び第２の数及び識別子を比較することにより、前記Ｘ方向配線領域又はＹ方向配線領域の前記通過信号の前記本数を算出する
請求項７記載の半導体集積回路のレイアウト設計装置。
【請求項９】
前記配線領域最適化部は、
前記配線領域を、少なくとも前記本数の前記信号配線が通過可能な幅に変形することにより、前記配線領域を最適化する
請求項１乃至８いずれか１項記載の半導体集積回路のレイアウト設計装置。
【請求項１０】
レイアウト外形、素子図形及び座標、並びに端子座標を、初期配置として受け付けるレイアウト情報受付ステップと、
前記素子の配置領域を除く領域にあって、信号配線が可能な配線領域を抽出する信号配線領域分割ステップと、
前記配線領域を通過し、対応する前記端子同士を結ぶ配線経路を作成する配線経路作成ステップと、
前記配線領域を通過する前記配線経路を識別するとともに、前記配線経路の本数を算出する通過信号配線算出ステップと、
前記配線経路の前記本数に応じ、前記配線領域の幅を最適化する配線領域最適化ステップと、を有する
半導体集積回路のレイアウト設計方法。
【請求項１１】
前記信号配線領域分割ステップは、
前記レイアウト外形から前記素子図形を除いた初期配線領域を抽出し、
前記各素子の上下辺を他の前記素子に対し延長した切断線により前記初期配線領域を分割し、分割された前記初期配線領域のうち上下に前記素子が接する横断配線領域を抽出し、
前記各素子の左右辺を他の前記素子に対し延長した切断線により前記初期配線領域を分割し、分割された前記初期配線領域のうち左右に前記素子が接する縦断配線領域を抽出し、
前記各素子の上又は下に他の前記素子又は前記レイアウト外形が存在する場合、前記素子の上辺又は下辺を他の前記素子の下辺又は上辺、あるいは前記レイアウト外形に投影し、かかる２辺で構成されるサブＸ方向配線領域を抽出し、
前記各素子の左又は右に他の前記素子又は前記レイアウト外形が存在する場合、前記素子の左辺又は右辺を他の前記素子の右辺又は左辺、あるいは前記レイアウト外形に投影し、かかる２辺で構成されるサブＹ方向配線領域を抽出し、
前記サブＸ方向配線領域から前記縦断配線領域を除いたＸ方向配線領域と、前記サブＹ方向配線領域から前記縦断配線領域を除いたＹ方向配線領域と、を抽出し、
前記Ｘ方向配線領域と前記Ｙ方向配線領域とを重ね合わせた領域を、前記配線領域として抽出する
請求項１０記載の半導体集積回路のレイアウト設計方法。
【請求項１２】
前記信号配線領域分割ステップは、さらに
前記Ｘ方向配線領域の左辺又は右辺と、左辺又は右辺を一定間隔だけ右又は左側に投影した辺と、の２辺で構成される領域、及び
前記Ｙ方向配線領域の上辺又は下辺と、上辺又は下辺を一定間隔だけ下又は上側に投影した辺と、の２辺で構成される領域を、信号入出認識図形として抽出する
請求項１１記載の半導体集積回路のレイアウト設計方法。
【請求項１３】
前記配線経路作成ステップは、
対応する前記端子同士を頂点とする配線図形を作成し、
前記配線図形から前記素子と重なる領域を除いた配線経路図形を抽出し、
前記配線経路図形を構成する２つの前記端子のうち、一方の前記端子から、前記配線経路図形の辺及び頂点を辿って他方の前記端子まで到達する経路を１つ抽出し、
前記経路を前記配線経路図形の重心側に太らせた配線経路図形を抽出する
請求項１０乃至１２いずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１４】
前記配線経路作成ステップは、
対応する前記端子同士を頂点とする配線図形を作成し、
前記配線図形から前記素子と重なる領域を除いた配線経路図形を抽出し、
前記配線図形を構成する３以上の信号端子のそれぞれと、前記配線経路図形の重心とを頂点とし、前記素子と重なる領域を除いたサブ配線経路図形を複数抽出し、
前記重心から、それぞれの前記サブ配線経路図形の辺及び頂点を辿って前記端子まで到達する経路をそれぞれ１つずつ抽出し、
前記経路それぞれを前記サブ配線経路図形の重心側に太らせ、論理和をとった配線経路図形を抽出する
請求項１０乃至１３いずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１５】
前記経路の抽出は、
存在し得る複数の前記経路のうち、距離が短い前記経路を抽出する
請求項１３又は１４いずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１６】
前記通過信号配線算出ステップは、
前記Ｘ方向配線領域又はＹ方向配線領域の各々について、
前記Ｘ方向配線領域又はＹ方向配線領域と重なる前記配線経路図形の数及び識別子を、第１の数及び識別子として抽出し、
前記Ｘ方向配線領域の左辺又は右辺から作成された前記信号入出認識図形、あるいは前記Ｙ方向配線領域の上辺又は下辺から作成された前記信号入出認識図形の各々について、前記信号入出認識図形と重なる前記配線経路図形の数及び識別子を、第２の数及び識別子として抽出する
請求項１２記載の半導体集積回路のレイアウト設計方法。
【請求項１７】
前記通過信号配線算出ステップは、
前記第１及び第２の数及び識別子を比較することにより、前記Ｘ方向配線領域又はＹ方向配線領域の前記通過信号の前記本数を算出する
請求項１６記載の半導体集積回路のレイアウト設計方法。
【請求項１８】
前記配線領域最適化ステップは、
前記配線領域を、少なくとも前記本数の前記信号配線が通過可能な幅に変形することにより、前記配線領域を最適化する
請求項１０乃至１７いずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１９】
請求項１０乃至１８いずれか１項記載の方法を、コンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の自動レイアウト設計システム、自動レイアウト設計方法及びプログラムに関し、特に素子の自動配置及び自動配線技術に関する。
【背景技術】
【０００２】
半導体集積回路の機能モジュール内において、トランジスタレベルの素子配置を決定するため、種々ののアナログレイアウト自動配置技術が提案されている。
【０００３】
例えば特許文献１には、半導体集積回路のフロアプラン方法が開示されている。上記方法は、設計初期段階で配線領域を含めた機能モジュール配置結果を導出することを目的とする。上記方法は、機能モジュールの初期配置結果から信号線が通過する配線領域を抽出し、通過する信号本数に合わせて前記配線領域の大きさを最適化して、機能モジュール配置結果に反映する。
【０００４】
具体的には、まずステップ１で、領域内に機能モジュールを初期配置する。ステップ２で、この領域を分割する格子を作成する。ここで作成する格子は、不均一な格子であり、最初に機能モジュールの辺に沿った格子線を設定し、次に残りの領域に対して等間隔な格子線を設定する。ステップ３で、各格子について配線層別に配線可能な本数を設定する。ステップ４で、機能モジュール間を接続する全ての信号に対して通過する格子を決定する概略配線を行う。ステップ５で、ステップ４で求められた各格子の通過配線本数から、格子のモジュール辺に垂直な方向の幅を求める。最後にステップ６で、ステップ５で設定された各格子の幅に合わせて、各機能モジュールの配置を調整する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１６４７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１では、ステップ３の配線可能本数設定、ステップ４の概略配線において、全ての信号線に対して通過する格子を決定、あるいは、配線経路を決定するための方法が具体的に開示されていない。特許文献１は、これらのステップを、例えばユーザによる外部入力等により実現しているものと考えられる。
【０００７】
よって、信号配線領域の抽出及び分割、信号配線経路の決定、各配線領域が信号配線を通過させるために必要な信号本数分の領域算出、及び配線領域の最適化等の処理を、外部入力等のマニュアル処理を必要とせずに実現し、配線領域を自動的に見積可能とする技術が望まれる。
【０００８】
また、発明者は、特許文献１が開示する手法の下では、配線領域の見積精度が低くなる場合があることを発見した。
【０００９】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、半導体集積回路のレイアウト設計装置は、レイアウト外形、素子図形及び座標、並びに端子座標を、初期配置として受け付けるレイアウト情報受付部と、前記素子の配置領域を除く領域にあって、信号配線が可能な配線領域を抽出する信号配線領域分割部と、前記配線領域を通過し、対応する前記端子同士を結ぶ配線経路を作成する配線経路作成部と、前記配線領域に出入りする前記配線経路を識別し、その識別結果に基づいて、前記配線領域を通過する前記配線経路の本数を算出する通過信号配線算出部と、前記配線経路の前記本数に応じ、前記配線領域の幅を最適化する配線領域最適化部と、を有するものである。
【００１１】
一実施の形態によれば、半導体集積回路のレイアウト設計方法は、レイアウト外形、素子図形及び座標、並びに端子座標を、初期配置として受け付けるレイアウト情報受付ステップと、前記素子の配置領域を除く領域にあって、信号配線が可能な配線領域を抽出する信号配線領域分割ステップと、前記配線領域を通過し、対応する前記端子同士を結ぶ配線経路を作成する配線経路作成ステップと、前記配線領域を通過する前記配線経路を識別するとともに、前記配線経路の本数を算出する通過信号配線算出ステップと、前記配線経路の前記本数に応じ、前記配線領域の幅を最適化する配線領域最適化ステップと、を有するものである。
【００１２】
一実施の形態によれば、プログラムは、上記方法を、コンピュータに実行させるものである。
【発明の効果】
【００１３】
本発明により、素子の自動配置及び自動配線が可能な半導体集積回路の自動レイアウト設計システム、自動レイアウト設計方法及びプログラムを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態にかかる自動レイアウト設計装置５１の構成を示す図である。
【図２】本発明の実施の形態にかかる自動レイアウト設計システム５０の構成を示す図である。
【図３】本発明の実施の形態にかかる自動レイアウト設計システム５０の処理を示す図である。
【図４】初期配置結果の例を示す図である。
【図５】信号配線領域分割部５１２の処理を示す図である。
【図６】初期配線領域の例を示す図である。
【図７（ａ）】横断配線領域の例を示す図である。
【図７（ｂ）】縦断配線領域の例を示す図である。
【図８（ａ）】サブＸ方向配線領域ＳＸＴ＿Ｎの例を示す図である。
【図８（ｂ）】サブＸ方向配線領域ＳＸＢ＿Ｎの例を示す図である。
【図９】Ｘ方向配線領域ＷＸ＿Ｎの例を示す図である。
【図１０】Ｙ方向配線領域ＷＹ＿Ｎの例を示す図である。
【図１１】全信号配線領域の例を示す図である。
【図１２】全入出認識図形の例を示す図である。
【図１３】対応する端子同士で接続が必要な信号を簡易的に結線した例を示す図である。
【図１４】配線経路決定部５１３の処理を示す図である。
【図１５（ａ）】端子を頂点とする配線図形の例を示す図である。
【図１５（ｂ）】配線図形をもとに作成した配線経路図形の例を示す図である。
【図１６（ａ）】配線経路選択の例を示す図である。
【図１６（ｂ）】より実際の信号配線の図形に近付けた配線経路図形の例を示す図である。
【図１６（ｃ）】配線図形をもとに作成した配線経路図形の例を示す図である。
【図１６（ｄ）】重心座標と各端子で作成した各サブ配線経路図形の例を示す図である。
【図１６（ｅ）】各サブ配線経路図形を変形した例を示す図である。
【図１６（ｆ）】各サブ配線経路図形から配線経路図形を構成した例を示す図である。
【図１７】配線経路決定部５１２が決定した配線経路の例を示す図である。
【図１８（ａ）】信号配線領域と配線経路図形とを重ね合わせた例を示す図である。
【図１８（ｂ）】入出認識図形と配線経路図形とを重ね合わせた例を示す図である。
【図１９】通過信号配線算出部５１４の処理を示す図である。
【図２０】各配線領域を通過する信号名とその本数を示す図である。
【図２１】素子配置結果の例を示す図である。
【図２２】従来技術の例を示す図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態の説明に先立ち、特許文献１において、一定の場合に配線領域の見積精度が低くなる問題について説明する。
【００１６】
図２２は、特許文献１記載の方法により、機能モジュール配置を行った後、格子分割や、端子間の概略配線を行った例を示している。ここで、配線は全て同一配線層で実施することとする。
【００１７】
５０１は機能モジュール、５０２は端子、５０３は概略配線、５０４〜５０７は格子を示している。ここで５０５について格子幅の算出（配線領域の最適化）を行う場合、特許文献１記載の格子を通過する配線本数で格子幅を決定する方法では、５０５には３本の信号が通過していると判定され、配線３本分の領域が確保される。
【００１８】
しかしながら、図２２から明らかなように、５０５を通過する信号には、左側から格子内に流入して右側から格子外に流出する信号、左側から格子内に流入して格子内で端子接続がなされる信号、右側から格子内に流入して格子内で端子接続がなされる信号の３種類が存在する。すなわち、実際には、配線２本分の領域を確保しておけば、格子５０５内に配線を配置することが可能であることが分かる。
このように、特許文献１記載の方法は、配線領域に見積精度に問題を有している。
【００１９】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００２０】
図１は、本発明の実施の形態１にかかる半導体集積回路の自動レイアウト設計装置５１の構成を示す図である。自動レイアウト設計装置５１は、レイアウト情報受付部５１１、信号配線領域分割部５１２、配線経路決定部５１３、通過信号配線算出部５１４、及び配線領域最適化部５１５を備える。
【００２１】
図２は、自動レイアウト設計装置５１としてのコンピュータ装置５１を含む自動レイアウト設計システム５０の構成を示す図である。以下、図２を用いて、自動レイアウト設計装置（コンピュータ装置）５１及び自動レイアウト設計システム５０の構成について説明する。
【００２２】
自動レイアウト設計システム５０は、素子及び配線の配置可能領域の外縁を示すレイアウト外形、素子の形状を示す素子図形、素子上の端子位置を示す端子図形、並びに、上記外形、素子及び端子の座標情報を入力すると、端子間を接続する信号線の経路と、それに要する配線領域を考慮した素子配置の結果とを出力する。
【００２３】
自動レイアウト設計システム５０は、プログラム制御により動作するコンピュータ装置５１、情報を記憶する記録媒体５２、マウスやキーボード等の入力装置５３、及びディスプレイ等の表示装置５４とで構成される。これらの装置及び媒体は、互いに独立したハードウェアであっても、一部又は全部が一体化されたハードウェアであってもよい。
【００２４】
コンピュータ装置５１は、レイアウト情報受付部５１１、信号配線領域分割部５１２、配線経路決定部５１３、通過信号配線算出部５１４、及び配線領域最適化部５１５を備える。
【００２５】
記録媒体５２は、レイアウト情報記憶部５２１、配線領域情報記憶部５２２、配線経路情報記憶部５２３、及び通過信号配線情報記憶部５２４を備える。
【００２６】
レイアウト情報受付部５１１は、入力装置５３により入力されたレイアウト外形、素子図形、端子図形、並びに外形、素子及び端子の座標等の情報をレイアウト情報記憶部５２１に格納する。
【００２７】
信号配線領域分割部５１２は、レイアウト情報記憶部５２１からレイアウト外形、素子図形、端子図形、並びに外形、素子及び端子の座標等の情報を取得し、素子が配置された領域を除く配線可能な配線領域を抽出して複数図形に分割し、配線領域情報記憶部５２２に格納する。
【００２８】
配線経路決定部５１３は、レイアウト情報記憶部５２１からレイアウト外形、素子図形、端子図形、並びに外形、素子及び端子の座標等の情報を取得し、対応する端子同士を結ぶ信号線について、素子が配置された領域を除いた領域を通過することを前提とした配線経路を決定して配線経路情報記憶部５２３に格納する。
【００２９】
通過信号配線算出部５１４は、配線領域情報記憶部５２２から分割された信号配線領域情報を、配線経路情報記憶部５２３から各信号が通過する配線経路情報を取得し、信号配線領域図形に重なった配線経路図形の信号線が通過するという特徴を利用して、各信号配線領域を通過する信号名とその本数を算出して通過信号配線情報記憶部５２４に格納する。
【００３０】
配線領域最適化部５１５は、配線領域情報記憶部５２２から分割された信号配線領域情報を、通過信号配線情報記憶部５２４から各信号配線領域を通過する信号本数情報を取得し、その信号本数に合わせて信号配線領域の大きさを最適化する。さらに、レイアウト情報記憶部５２１からレイアウト外形、素子図形、端子図形、並びに外形、素子及び端子の座標等の情報を取得して、最適化した各信号配線領域情報を反映させてから出力装置５４へ出力する。
【００３１】
図３のフローチャートを用いて、自動レイアウト設計システム５０が実行する処理の全体の流れを説明する。
【００３２】
まず、初期配置として、レイアウト情報受付部５１１が、レイアウト外形、素子図形、端子図形、並びに外形、素子及び端子の座標等の情報の入力を受け付け、記憶媒体５２にこれらの情報を格納する（ステップＳ１）。
【００３３】
信号配線領域分割部５１２は、記憶媒体５２から上記初期配置結果情報を取得し、素子が配置された領域を除く配線可能な配線領域を抽出し、配線領域を複数図形に分割して記憶媒体５２に格納する（ステップＳ２）。
【００３４】
配線経路決定部５１３は、記憶媒体５２から初期配置結果情報を取得し、対応する端子同士を結ぶ信号線について、素子が配置された領域を除いた領域を通過することを前提とした配線経路を決定して記憶媒体５２に格納する（ステップＳ３）。
【００３５】
通過信号配線算出部５１４は、信号配線領域分割部５１２にて分割した信号配線領域情報と、配線経路決定部５１３にて決定した各信号が通過する配線経路情報を取得し、それぞれの図形が重なった場合、その配線領域を重なった配線経路図形に対応する信号線が通過するという特徴を利用して、各信号配線領域を通過する信号名とその本数を算出して記憶媒体５２に格納する（ステップＳ４）。
【００３６】
配線領域最適化部５１５は、信号配線領域分割部５１２にて分割した信号配線領域情報と、通過信号配線算出部５１４にて算出した各信号配線領域を通過する信号本数情報を取得し、その信号本数に合わせて信号配線領域の大きさを最適化する。さらに、最適化した各信号配線領域情報を初期配置結果情報に反映させたレイアウトデータ情報を出力装置へ出力して処理を終了する（ステップＳ５）。
【００３７】
図３の各ステップの個々の動作について説明する。
【００３８】
ステップＳ１：レイアウト情報受付部５１１が、初期配置を実施する。
図４は、ステップＳ１における初期配置結果の例を示す概念図である。７１はレイアウト外形、７２は配置された素子の素子領域、１〜１１は配置された素子上の端子を示している。同一番号の端子は、配線により互いに接続されるべき、互いに対応する端子を示している。
【００３９】
初期配置結果は、実際にはレイアウト外形、素子図形、端子図形、並びに外形、素子及び端子の座標情報等として、レイアウト情報記憶部５２１に格納される。なお、端子図形または端子の座標情報は、上述の端子番号を示すインデックス等を、付加的情報として保持していることが望ましい。
【００４０】
ステップＳ２：信号配線領域分割部５１２が、配置された素子領域を除く配線可能な配線領域を抽出して複数図形に分割する。
図５のフローチャートを用いて、信号配線領域分割部５１２が、配線領域の抽出及び分割する手順について説明する。
【００４１】
Ｓ８１：信号配線領域分割部５１２は、レイアウト外形及び各素子図形の、左下点及び右上点の座標を取得する。取得した座標は、左下点を（ＸＩＮＳ名＿ＢＬ，  ＹＩＮＳ名＿ＢＬ）、右上点を（ＸＩＮＳ名＿ＴＲ，  ＹＩＮＳ名＿ＴＲ）とする。
【００４２】
Ｓ８２：信号配線領域分割部５１２は、各素子の左下点及び右上点座標を、Ｘ座標集合ＸＧＲＯＵＰ及びＹ座標集合ＹＧＲＯＵＰに登録する。ここで、ＸＧＲＯＵＰ及びＹＧＲＯＵＰに登録された座標をソーティングすることにより、各素子単位の隣接素子情報を得ることができる。
【００４３】
Ｓ８３：信号配線領域分割部５１２は、レイアウト外形から各素子図形を除いた領域を初期配線領域として抽出する。図６に、初期配線領域の例を示す。９１が初期配線領域を示している。
【００４４】
Ｓ８４：信号配線領域分割部５１２は、横断配線領域及び縦断配線領域を定義する。
横断配線領域の定義は次の手順で実施する。信号配線領域分割部５１２は、各素子の上下辺から隣接素子にぶつかるまで水平方向に切断線をひいて初期配線領域を分割し、分割された初期配線領域の中で、上下のどちらにも少なくとも１つ以上接する素子がある領域を横断配線領域ＤＸＮ（Ｎ＝１，２，・・・，ｎ）として定義する。
【００４５】
縦断配線領域の定義は、横断配線領域の定義手法を、ＸＹ方向を変更して実施することにより実施可能である。これにより得られる領域を縦断配線領域ＤＹＮ（Ｎ＝１，２，・・・，ｎ）として定義する。
【００４６】
図７（ａ）に、横断配線領域の例を示す。太い点線で示すＡ１００は水平方向にひいた切断線、斜線でハッチングした領域Ａ１０１は横断配線領域ＤＸ１、Ａ１０２は横断配線領域ＤＸ２、Ａ１０３は横断配線領域ＤＸ３を示している。
【００４７】
図７（ｂ）に、縦断配線領域の例を示す。太い点線で示すＢ１００は垂直方向にひいた切断線、斜線でハッチングした領域Ｂ１０１は縦断配線領域ＤＹ１、Ｂ１０２は縦断配線領域ＤＹ２、Ｂ１０３は縦断配線領域ＤＹ３を示している。
【００４８】
Ｓ８５：信号配線領域分割部５１２は、Ｘ方向配線領域を定義する。
Ｘ方向配線領域は次の手順で実施する。
信号配線領域分割部５１２は、各素子に順次着目し、着目素子の上側に隣接素子がある場合には、着目素子の上辺を隣接素子の下辺（隣接素子がない場合にはレイアウト外形）に投影し、その２辺で構成される領域をサブＸ方向配線領域ＳＸＴ＿Ｎ（Ｎ＝１，２，・・・，ｎ）として定義する。
【００４９】
信号配線領域分割部５１２は、各素子に順次着目し、着目素子の下側に隣接素子がある場合には、着目素子の下辺を隣接素子の上辺（隣接素子がない場合にはレイアウト外形）に投影し、その２辺で構成される領域をサブＸ方向配線領域ＳＸＢ＿Ｎ（Ｎ＝１，２，・・・，ｎ）とする。
【００５０】
図８（ａ）に、サブＸ方向配線領域ＳＸＴ＿Ｎの例を示す。Ａ１１１はサブＸ方向配線領域ＳＸＴ＿１を、Ａ１１２はＳＸＴ＿２を、Ａ１１３はＳＸＴ＿３を、Ａ１１４はＳＸＴ＿４を示している。
【００５１】
図８（ｂ）に、サブＸ方向配線領域ＳＸＢ＿Ｎの例を示す。Ｂ１１１はサブＸ方向配線領域ＳＸＢ＿１を、Ｂ１１２はＳＸＢ＿２を、Ｂ１１３はＳＸＢ＿３を、Ｂ１１４はＳＸＢ＿４を、Ｂ１１５はＳＸＢ＿５を、Ｂ１１６はＳＸＢ＿６を示している。
【００５２】
信号配線領域分割部５１２は、上記手順で作成したサブＸ方向配線領域ＳＸＴ＿Ｎ，及びＳＸＢ＿Ｎの全図形について、論理和（ＯＲ演算）で形成された領域をサブＸ方向配線領域ＳＸ＿Ｎ（Ｎ＝１，２，・・・，ｎ）とする。また、上記で作成したサブＸ方向配線領域ＳＸ＿Ｎから、ステップＳ８４で作成したＤＹＮを除き分割された各領域をＸ方向配線領域ＷＸ＿Ｎ（Ｎ＝１，２，・・・，ｎ）とする。
【００５３】
図９に、Ｘ方向配線領域ＷＸ＿Ｎの例を示す。１２１はＸ方向配線領域ＷＸ＿１を、１２２はＷＸ＿２を、１２３はＷＸ＿３を、１２４はＷＸ＿４を、１２５はＷＸ＿５を、１２６はＷＸ＿６を、１２７はＷＸ＿７を示している。
【００５４】
Ｓ８６：信号配線領域分割部５１２は、Ｙ方向配線領域を定義する。
Ｙ方向配線領域の定義は、ステップＳ８５に示したＸ方向配線領域の定義手法を、ＸＹ方向を変更して実施することにより実施可能である。すなわち、サブＹ方向配線領域ＳＹ＿Ｎから、ステップＳ８４で作成したＤＸＮを除き分割された各領域をＹ方向配線領域ＷＹ＿Ｎ（Ｎ＝１，２，・・・，ｎ）とする。
【００５５】
図１０に、レイアウト領域内のＹ方向配線領域ＷＹ＿Ｎの例を示す。１３１はＸ方向配線領域ＷＹ＿１を、１３２はＷＹ＿２を、１３３はＷＹ＿３を、１３４はＷＹ＿４を、１３５はＷＹ＿５を、１３６はＷＹ＿６を示している。
【００５６】
Ｓ８７：信号配線領域分割部５１２は、配線領域を結合する。
ステップＳ８５及びＳ８６で作成したＸ方向配線領域ＷＸ＿ＮとＹ方向配線領域ＷＹ＿Ｎを重ね合わせた領域が、レイアウト領域内の信号配線領域となる。もし重ね合わせ時に上記配線領域同士で重なりが存在する場合には、重なりをもったＸ方向配線領域から重なり部を削除して信号配線領域を変形させる。図１１に、レイアウト領域内の全信号配線領域の例を示す。
【００５７】
ステップＳ８８：信号配線領域分割部５１２は、ステップＳ８１〜Ｓ８７の手順に従って作成したＸ方向配線領域ＷＸ＿Ｎ及びＹ方向配線領域ＷＹ＿Ｎへの信号線の流入及び流出を明確にするために、下記処理を実施して、各信号配線領域に対応した入出認識図形を作成する。
【００５８】
Ｘ方向配線領域ＷＸ＿Ｎについて、"左辺"と"左辺を左辺から一定間隔だけ右側に投影してできた辺"の２辺で構成される領域を信号入出認識図形ＷＸＬ＿Ｎ（Ｎ＝１，２，・・・，ｎ）とする。また、"右辺"と"右辺を右辺から一定間隔だけ左側に投影してできた辺"の２辺で構成される領域を信号入出認識図形ＷＸＲ＿Ｎ（Ｎ＝１，２，・・・，ｎ）とする。さらに、Ｙ方向配線領域ＷＹ＿Ｎについて、"上辺"と"上辺を上辺から一定間隔だけ下側に投影してできた辺"の２辺で構成される領域を信号入出認識図形ＷＹＴ＿Ｎ（Ｎ＝１，２，・・・，ｎ）とする。最後に、"下辺"と"下辺を下辺から一定間隔だけ上側に投影してできた辺"の２辺で構成される領域を信号入出認識図形ＷＹＢ＿Ｎ（Ｎ＝１，２，・・・，ｎ）とする。ここで、上記一定間隔は、少なくとも、信号配線を１本分通すことが可能な大きさ分とすることが必要である。
【００５９】
図１２に、レイアウト領域内に作成された全入出認識図形の例を示す。ＸＬ１２１〜１２７は信号入出図形ＷＸＬ＿Ｎ（Ｎ＝１，２，・・・，７）を、ＸＲ１２１〜１２７は信号入出図形ＷＸＲ＿Ｎ（Ｎ＝１，２，・・・，７）を、ＹＴ１３１〜１３６は信号入出図形ＷＹＴ＿Ｎ（Ｎ＝１，２，・・・，６）を、ＹＢ１３１〜１３６は信号入出図形ＷＹＢ＿Ｎ（Ｎ＝１，２，・・・，６）をそれぞれ示している。
【００６０】
ステップＳ３：配線経路決定部５１３が、対応する（すなわち同一番号の）端子同士を結ぶ信号線について、配線経路を決定する。
図１３は、互いに接続が必要な、対応する端子同士を簡易的に結線した例を示す図である。実際の配線経路決定においては、これらの配線は各素子上を通過しないよう、素子間の領域を使用して行う必要がある。これは、アナログレイアウトにおいては、所望する回路特性を実現するために、素子の上層に信号配線を通過させないことが好ましい（レイアウト制約）からである。また、配線経路は、配線長が短く、かつ、配線の折れ曲がり回数が少なくなるように決定することが望ましい。
【００６１】
図１４のフローチャートを用いて、配線経路決定部５１３が、上述の要求を満たす各信号線の配線経路を決定する手順について説明する。
【００６２】
Ｓ１７１：配線経路決定部５１３は、対応する複数の端子、すなわち同一の端子番号Ｎの端子について、各端子を頂点とする矩形、配線図形ＡＮ（Ｎ＝１，２，・・・，ｎ）を作成する。
【００６３】
Ｓ１７２：配線経路決定部５１３は、作成した配線図形ＡＮから各素子と重なる領域を削除して配線経路図形Ａ'Ｎ（Ｎ＝１，２，・・・，ｎ）を作成する。
図１５（ａ）に、複数の信号端子５を頂点とする配線図形Ａ５（Ａ１８１）の例を示す。また図１５（ｂ）に、配線図形Ａ５をもとに作成した配線経路図形Ａ'５（Ｂ１８１）の例を示す。
【００６４】
Ｓ１７３：配線経路決定部５１３は、ステップＳ１７２で作成した配線経路図形Ａ'Ｎに下記の処理を実施して、より実際の（すなわち最終的な）信号配線の図形に近付けた配線経路図形ＲＮ（Ｎ＝１，２，・・・，ｎ）に変形する。
【００６５】
配線経路図形が２点の信号端子で形成されている場合：
配線経路決定部５１３は、２点の端子のうち、Ｘ方向の配置座標が小さい端子をＳｔａｒｔＰｏｉｎｔとし、もう一方の端子をＥｎｄＰｏｉｎｔとする。ＳｔａｒｔＰｏｉｎｔから配線経路図形Ａ'Ｎの辺及び頂点を辿ってＥｎｄＰｏｉｎｔまで到達することを考えた場合、その経路は時計回り／反時計回りの２通りが存在するが、配線経路決定部５１３は、下記選択基準に従って、どちらか一方の経路を選択する。
【００６６】
配線経路選択基準：
ＳｔａｒｔＰｏｉｎｔからＥｎｄＰｏｉｎｔまでの辺及び頂点を辿った際の距離が短い方を選択する。距離が同じ場合は、ＳｔａｒｔＰｏｉｎｔからＥｎｄＰｏｉｎｔまでの辺及び頂点を辿った際の頂点数が少ない方を選択する。上記で選択できない場合には、時計回りの経路を選択する。
【００６７】
配線経路決定部５１３は、選択したＳｔａｒｔＰｏｉｎｔからＥｎｄＰｏｉｎｔまでの経路を、配線経路図形Ａ'Ｎの重心側に一定間隔だけ太らせて変形させ、この図形を配線経路図形ＲＮ（Ｎ＝１，２，・・・，ｎ）とする。ここで、上記一定間隔は、少なくとも、信号配線を１本分通すことが可能な大きさ分とすることが必要である。
【００６８】
図１６（ａ）に、配線経路選択の例を示す。Ａ１９０１はＳｔａｒｔＰｏｉｎｔ、Ａ１９０２はＥｎｄＰｏｉｎｔ、Ａ１９０３は配線経路図形Ａ'５、Ａ１９０４は配線経路図形Ａ'５の時計回りの経路、Ａ１９０５は配線経路図形Ａ'５の反時計回りの経路、Ａ１９０６は配線経路図形Ａ'５の重心座標Ｇ５を示している。
【００６９】
図１６（ｂ）に、より実際の信号配線の図形に近付けた配線経路図形の例を示す。Ａ１９０７は配線経路図形Ｒ５を示している。
【００７０】
配線経路図形が３点以上の信号端子で形成されている場合：
配線経路決定部５１３は、配線経路図形Ａ'Ｎの重心座標ＧＮを算出する。重心座標ＧＮは、配線経路図形Ａ'Ｎを構成する全信号端子の座標の和を頂点数で割ることにより算出可能である。配線経路決定部５１３は、上記で算出した重心座標ＧＮと配線経路図形Ａ'Ｎを構成する各端子を対角の頂点とする矩形、サブ配線経路図形を作成する。つづいて、配線経路決定部５１３は、作成したサブ配線経路図形から各素子と重なる領域を削除する。
【００７１】
配線経路決定部５１３は、上記で作成したサブ配線経路図形に対して、重心座標ＧＮをＳｔａｒｔＰｏｉｎｔ、３点以上存在する各端子をＥｎｄＰｏｉｎｔとして、各サブ配線経路図形上のＳｔａｒｔＰｏｉｎｔからＥｎｄＰｏｉｎｔまでの時計回り／反時計回りの経路を選択する。配線経路決定部５１３は、上述の選択基準に従って、どちらか一方の経路を選択することができる。
【００７２】
配線経路決定部５１３は、選択した経路を、各サブ配線経路図形の重心側に一定間隔だけ太らせて図形を変形させる（Ｂ１９０７〜Ｂ１９１０）。ここで、上記一定間隔は、少なくとも、信号配線を１本分通すことが可能な大きさ分とすることが必要である。
【００７３】
最後に、配線経路決定部５１３は、重心座標ＧＮと３点以上存在する各端子により形成された全サブ配線経路図形（Ｂ１９０７〜Ｂ１９１０）の論理和（ＯＲ演算）で形成される図形を配線経路図形ＲＮ（Ｎ＝１，２，・・・，ｎ）とする。
【００７４】
図１６（ｃ）に、配線図形をもとに作成した配線経路図形の例を示す。Ｂ１９０１は配線経路図形Ａ'９を、Ｂ１９０２は重心座標Ｇ９を示している。
図１６（ｄ）に、重心座標と各信号端子とで作成した各サブ配線経路図形の例を示す。Ｂ１９０３〜Ｂ１９０６は重心座標Ｇ９と配線経路図形Ａ'９を構成する各端子を頂点とするサブ配線経路図形を示している。
図１６（ｅ）に、各サブ配線経路図形を変形した例を示す。Ｂ１９０７〜Ｂ１９１０はサブ配線経路図形をより実際の信号配線に近づけるように変形したサブ配線経路図形を示している。
図１６（ｆ）に、各サブ配線経路図形から配線経路図形を構成した例を示す。Ａ１９１１は配線経路図形Ｒ９を示している。
【００７５】
配線経路決定部５１３は、上記ステップＳ１７１〜Ｓ１７３の処理を全信号端子について実施することで、全端子について、対応するすなわち同一番号の端子同士を結ぶ信号線の配線経路を決定することが可能となる。
【００７６】
図１７に、全端子について上記Ｓ１７１〜Ｓ１７３の処理を実施して配線経路を決定した例を示す図である。２００１、２００５、２００６、２００７、２００８、２００９、２０１０、２０１１は対応するすなわち同一番号の端子同士を結ぶ配線経路図形を示している。
【００７７】
ステップＳ４：通過信号配線算出部５１４は、各信号配線領域を通過する信号本数を算出する。
図１８（ａ）は、ステップＳ２で作成した信号配線領域（１２１〜１２７、１３１〜１３６）と、ステップＳ３で作成した配線経路図形（２００１、２００５、２００６、２００７、２００８、２００９、２０１０、２０１１）を重ね合わせて表示した例である。
図１８（ｂ）は、ステップＳ２で作成した入出認識図形（ＸＬ１２１〜ＸＬ１２７、ＸＲ１２１〜ＸＲ１２７、ＹＴ１３１〜ＹＴ１３６、ＹＢ１３１〜ＹＢ１３６）と、ステップＳ３で作成した配線経路図形を重ね合わせて表示した例である。
図１８（ａ）、図１８（ｂ）から、信号配線領域ＷＸ＿Ｎ及びＷＹ＿Ｎと、配線経路図形ＲＮとが重なる（論理積：ＡＮＤ演算）場合、その信号配線領域ＷＸ＿Ｎ及びＷＹ＿Ｎが示す信号配線領域を、重なった配線経路図形ＲＮが示す信号配線が通過することが分かる。この特徴を利用することで、各配線領域を通過する信号名の認識と信号本数の算出が可能となる。
【００７８】
図１９のフローチャートを用いて、通過信号配線算出部５１４が、各信号配線領域を通過する信号名の認識と信号本数を算出する手順について説明する。  Ｓ２２１：通過信号配線算出部５１４は、ステップＳ２で作成したＸ方向配線領域ＷＸ＿Ｎ及びＹ方向配線領域ＷＹ＿Ｎの各々に順次着目して、着目した配線領域に対して配線経路図形ＲＮが重なる数を算出して値を保持する。このとき、同時に重なった信号名（例えば、配線経路図形の識別子）も保持する。
【００７９】
Ｓ２２２：通過信号配線算出部５１４は、ステップＳ２で作成したＸ方向入出認識図形ＷＸＬ＿Ｎ及びＷＸＲ＿Ｎ、並びにＹ方向入出認識図形ＷＹＴ＿Ｎ及びＷＹＢ＿Ｎの各々に順次着目して、着目した入出認識図形に対して配線経路図形ＲＮが重なる数を算出して値を保持する。このとき、同時に重なった信号名も保持する。
【００８０】
Ｓ２２３：通過信号配線算出部５１４は、ステップＳ２２１及びＳ２２２の結果を用いて、Ｘ方向について、以下の結果を出力する。
・ＷＸ＿Ｎ＝ＷＸＬ＿Ｎのとき、その配線領域を通過する信号本数はＷＸＬ＿Ｎである。
・ＷＸ＿Ｎ＝ＷＸＲ＿Ｎのとき、その配線領域を通過する信号本数はＷＸＲ＿Ｎである。
・（ＷＸ＿Ｎ＞ＷＸＬ＿Ｎ）且つ（ＷＸ＿Ｎ＞ＷＸＲ＿Ｎ）のとき、その配線領域を通過する信号本数は、
・・ＷＸＬ＿Ｎ＞ＷＸＲ＿Ｎのとき、ＷＸＬ＿Ｎである。
・・ＷＸＬ＿Ｎ＜ＷＸＲ＿Ｎのとき、ＷＸＲ＿Ｎである。
・・ＷＸＬ＿Ｎ＝ＷＸＲ＿Ｎ＝０のとき、０である。
【００８１】
Ｓ２２４：通過信号配線算出部５１４は、ステップＳ２２１及びＳ２２２の結果を用いて、Ｙ方向について、以下の結果を出力する。
・ＷＹ＿Ｎ＝ＷＹＴ＿Ｎのとき、その配線領域を通過する信号本数はＷＹＴ＿Ｎである。
・ＷＹ＿Ｎ＝ＷＹＢ＿Ｎのとき、その配線領域を通過する信号本数はＷＹＢ＿Ｎである。
・（ＷＹ＿Ｎ＞ＷＹＴ＿Ｎ）且つ（ＷＹ＿Ｎ＞ＷＹＢ＿Ｎ）のとき、その配線領域を通過する信号本数は、
・・ＷＹＴ＿Ｎ＞ＷＹＢ＿Ｎのとき、ＷＹＴ＿Ｎである。
・・ＷＹＴ＿Ｎ＜ＷＹＢ＿Ｎのとき、ＷＹＢ＿Ｎである。
・・ＷＹＴ＿Ｎ＝ＷＹＢ＿Ｎ＝０のとき、０である。
【００８２】
図２０に、ステップＳ２２１〜Ｓ２２４の処理を、図１８（ａ）及び図１８（ｂ）の例に適用した場合に通過信号配線算出部５１４が出力する、各配線領域を通過する信号名とその本数を示す。
【００８３】
ステップＳ５：配線領域最適化部５１５は、配線領域を通過する信号本数に合わせて配線領域の大きさを最適化して初期配置結果に反映することで、対応する端子同士を結ぶ信号線の経路とそれに要する配線領域を考慮したレイアウトデータを出力する。
【００８４】
配線領域最適化部５１５は、次の処理を実施することにより、配線領域の大きさの最適化を実現できる。配線領域が通過する信号本数に対して大きく確保されていた場合には、算出された信号本数を通すことが可能なサイズまで配線領域を小さくする。一方、配線領域が通過する信号本数に対して小さく確保されていた場合には、算出された信号本数を通すことが可能なサイズまで配線領域を大きくする。
【００８５】
上記配線領域の最適化処理は、具体的には次の演算により実施できる。尚、本実施の形態では、配線設計は縦方向配線と横方向配線で異なる配線層を使用するとともに、それぞれ使用配線層を統一することを想定している。
Ｌ  ＝  （Ｗ×Ｎ）  ＋  ｛  Ｓ  ×  （Ｎ  ＋  １）｝
ここで、
Ｌ：Ｘ方向配線領域の場合は高さ、Ｙ方向配線領域の場合は幅
Ｗ：信号配線幅
Ｎ：配線領域を通過する信号本数
Ｓ：信号配線間隔
【００８６】
図１８（ａ）の配線領域ＷＸ＿６（１２６）を例に考えた場合、ＷＸ＿６（１２６）を通過する信号本数は図２０に記載されている通り３本となるため、配線領域ＷＸ＿６（１２６）は上式を用いて信号配線を３本分通せる大きさに変形されることで、最適化されることになる。
【００８７】
同様の処理を全配線領域について適用することにより、全信号について同一端子同士を結ぶ信号線の配線経路と信号を通過させるために必要な配線領域を考慮した素子配置結果を導出することが可能となる。
【００８８】
図２１に、対応する端子同士を結ぶ信号線の配線経路と信号を通過させるために必要な配線領域を考慮した素子配置結果の例を示す。２４２１、２４２２、２４２３、２４２５、２４２６、２４２７、２４３２、２４３３、２４３４は信号配線を模式図的に示したものである。配線領域毎に配線の本数を考慮して、素子が再配置されている。
【００８９】
本実施の形態によれば、レイアウト領域、素子の形状とその配置座標、及び結線が必要な端子の配置座標が決まっていれば、信号配線領域の抽出及び分割、信号配線経路の決定、各配線領域が信号配線を通過させるために必要な信号本数分の領域算出、及び配線領域の最適化の処理を、ユーザによる外部入力等のマニュアル処理を必要とせずに、自動的に実現できる。その結果、設計工数の削減、設計者の負担の軽減が期待できる。
【００９０】
また、本実施の形態では、上述の一連の処理を図形演算を中心に実施している。これにより、信号配線が素子配置領域を除く信号配線領域を通過することを前提とし、配線長が短く、かつ、配線の折れ曲がり回数が少なくなるような配線経路を、高速に決定することができる。
【００９１】
さらに、本実施の形態によれば、通過信号配線算出部５１４が、各配線領域を通過する信号本数を算出するだけでなく、各配線領域に流入及び流出する信号を識別した上で各配線領域の大きさを最適化している。すなわち、抽出した信号配線領域と配線経路図形との重なりから通過する信号配線を認識することに加え、抽出した信号入出認識図形と配線経路図形との重なりから配線領域に対して流入及び流出する信号配線を認識することができる。これらの情報を利用して、各信号の配線経路を考慮した配線領域の見積もりを実現している。これにより、各配線領域内での配線設計まで考慮した形で配線領域の大きさを決定できる。また、特許文献１のように、格子幅が各格子を通過する配線本数だけで決定されている場合に発生する、配線領域の見積もり精度が悪くなるという問題を改善する効果もある。例えば、本実施の形態を図２２に適用すれば、格子５０５には配線２本分の領域が確保される。このように、本実施の形態によれば、配線領域の見積精度を高く保つことができる。
【００９２】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【００９３】
例えば、上述の実施の形態では、本発明をハードウェアの構成として説明したが、これに限定されるものではなく、任意の処理を、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）にコンピュータプログラムを実行させることにより実現することも可能である。この場合、コンピュータプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ  ｓｔｏｒａｇｅ  ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【符号の説明】
【００９４】
５０  システム構成図
５１  コンピュータ装置
５２  記録媒体
５３  入力装置
５４  表示装置
５１１  レイアウト情報受付部
５１２  信号配線領域分割部
５１３  配線経路決定部
５１４  通過信号配線算出部
５１５  配線領域最適化部
５２１  レイアウト情報記憶部
５２２  配線領域情報記憶部
５２３  配線経路情報記憶部
５２４  通過信号配線情報記憶部
【図１】
2014102579.tif 000003
【図２】
2014102579.tif 000004
【図３】
2014102579.tif 000005
【図４】
2014102579.tif 000006
【図５】
2014102579.tif 000007
【図６】
2014102579.tif 000008
【図７（ａ）】
2014102579.tif 000009
【図７（ｂ）】
2014102579.tif 000010
【図８（ａ）】
2014102579.tif 000011
【図８（ｂ）】
2014102579.tif 000012
【図９】
2014102579.tif 000013
【図１０】
2014102579.tif 000014
【図１１】
2014102579.tif 000015
【図１２】
2014102579.tif 000016
【図１３】
2014102579.tif 000017
【図１４】
2014102579.tif 000018
【図１５（ａ）】
2014102579.tif 000019
【図１５（ｂ）】
2014102579.tif 000020
【図１６（ａ）】
2014102579.tif 000021
【図１６（ｂ）】
2014102579.tif 000022
【図１６（ｃ）】
2014102579.tif 000023
【図１６（ｄ）】
2014102579.tif 000024
【図１６（ｅ）】
2014102579.tif 000025
【図１６（ｆ）】
2014102579.tif 000026
【図１７】
2014102579.tif 000027
【図１８（ａ）】
2014102579.tif 000028
【図１８（ｂ）】
2014102579.tif 000029
【図１９】
2014102579.tif 000030
【図２０】
2014102579.tif 000031
【図２１】
2014102579.tif 000032
【図２２】
2014102579.tif 000033