(57)【要約】【課題】バイアスストレス耐性に優れた薄膜トランジスタを製造することができる酸化物半導体薄膜を提供する。【解決手段】表面にリンを含む皮膜を有し、前記皮膜の厚さが０ｎｍ超１．０ｎｍ未満である酸化物半導体薄膜。【選択図】図１
2014241402.tif 000002
【特許請求の範囲】
【請求項１】
表面にリンを含む皮膜を有し、前記皮膜の厚さが０ｎｍ超１．０ｎｍ未満である酸化物半導体薄膜。
【請求項２】
インジウム、亜鉛、スズ及びガリウムから選択される２種以上の金属元素と、酸素元素と、を含有する請求項１に記載の酸化物半導体薄膜。
【請求項３】
前記皮膜が、酸化物半導体薄膜にリン酸又はリン酸塩を含有する溶液を接触させ、前記酸化物半導体薄膜上に形成した前記溶液に由来する皮膜を除去処理して残存した膜である請求項１又は２に記載の酸化物半導体薄膜。
【請求項４】
前記除去処理が、薬液処理、プラズマ処理及びオゾン処理から選択される１以上の処理である請求項３に記載の酸化物半導体薄膜。
【請求項５】
バックチャネルエッチ型薄膜トランジスタに用いられ、前記除去処理がバックチャネルエッチ後になされた請求項３又は４に記載の酸化物半導体薄膜。
【請求項６】
酸化物半導体薄膜にリン酸又はリン酸塩を含有する溶液を接触させる工程、及び前記溶液に由来する皮膜が形成した酸化物半導体薄膜から前記皮膜を除去処理する工程を含む酸化物半導体薄膜の製造方法。
【請求項７】
前記除去処理が、薬液処理、プラズマ処理、及びオゾン処理から選択される１以上の処理である請求項６に記載の酸化物半導体薄膜の製造方法。
【請求項８】
前記酸化物半導体薄膜にリン酸又はリン酸塩を含有する溶液を接触させた後、前記酸化物半導体薄膜を洗浄し、アニールする工程を含む請求項６又は７に記載の酸化物半導体薄膜の製造方法。
【請求項９】
前記酸化物半導体薄膜がバックチャネルエッチ型薄膜トランジスタに用いられ、バックチャネルエッチを行った後に前記除去処理を行う請求項６〜８のいずれかに記載の酸化物半導体薄膜の製造方法。
【請求項１０】
請求項６〜９のいずれかに記載の酸化物半導体薄膜の製造方法によって得られた酸化物半導体薄膜であって、リンを含む皮膜を有しない酸化物半導体薄膜。
【請求項１１】
前記酸化物半導体薄膜における前記皮膜の除去処理を行った部分の膜厚が、前記皮膜の除去処理を行っていない部分の膜厚よりも小さい請求項１０に記載の酸化物半導体薄膜。
【請求項１２】
請求項１〜５、１０及び１１のいずれかに記載の酸化物半導体薄膜を備える薄膜トランジスタ。
【請求項１３】
請求項１２に記載の薄膜トランジスタを備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体薄膜、その製造方法、その酸化物半導体薄膜を有する薄膜トランジスタ、及びそれを有する電子機器に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。
【０００３】
電界効果型トランジスタの主要部材である半導体層（チャネル層）の材料としては、シリコン半導体化合物が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子や集積回路用素子等には、シリコン単結晶が用いられている。一方、液晶駆動用素子等には、大面積化の要求から非晶質性シリコン半導体（アモルファスシリコン）が用いられている。
【０００４】
アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性の薄膜に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。具体的に、解像度がＶＧＡである液晶テレビでは、移動度が０．５〜１ｃｍ２／Ｖｓのアモルファスシリコンが使用可能であったが、解像度がＳＸＧＡ、ＵＸＧＡ、ＱＸＧＡあるいはそれ以上になると２ｃｍ２／Ｖｓ以上の移動度が要求される。また、画質を向上させるため駆動周波数を上げるとさらに高い移動度が必要となる。
【０００５】
一方、結晶性のシリコン系薄膜は、移動度は高いものの、製造に際して多大なエネルギーと工程数を要する等の問題や、大面積化が困難という問題があった。例えば、シリコン系薄膜を結晶化する際に８００℃以上の高温や、高価な設備を使用するレーザーアニールが必要である。また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるためマスク枚数の削減等コストダウンが困難であった。
【０００６】
このような背景から、アモルファスシリコンでは実現できない移動度２ｃｍ２／Ｖｓ以上を示し、かつ、結晶シリコンでは実現できない大面積製造が可能なＩＧＺＯに代表される酸化物半導体が注目されている。特に、エッチングストッパー層なしでウェットエッチングにより電極をパターニング（バックチャネルエッチング）することが可能な、酸化インジウム、酸化スズ及び酸化亜鉛を含む酸化物半導体薄膜は、フォトリソグラフィーのマスク枚数が削減できコストダウンができる材料として注目されている（特許文献１）。
【０００７】
しかしながら、ウエットプロセスによるバックチャネルエッチ酸化物半導体ＴＦＴは実用化に至っておらず、作製プロセス開発が行われている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００８／１１７８１０号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、バイアスストレス耐性に優れた薄膜トランジスタを製造することができる酸化物半導体薄膜を提供することである。
【課題を解決するための手段】
【００１０】
本発明者らは、薄膜トランジスタにおいて、酸化物半導体層と電極加工用のエッチング液が接触する際に、酸化物半導体層の表面にリンを含む皮膜が残留し、バイアスストレス耐性に影響を与えることを見出して本発明に至った。
本発明によれば、以下の酸化物半導体薄膜等が提供される。
１．表面にリンを含む皮膜を有し、前記皮膜の厚さが０ｎｍ超１．０ｎｍ未満である酸化物半導体薄膜。
２．インジウム、亜鉛、スズ及びガリウムから選択される２種以上の金属元素と、酸素元素と、を含有する１に記載の酸化物半導体薄膜。
３．前記皮膜が、酸化物半導体薄膜にリン酸又はリン酸塩を含有する溶液を接触させ、前記酸化物半導体薄膜上に形成した前記溶液に由来する皮膜を除去処理して残存した膜である１又は２に記載の酸化物半導体薄膜。
４．前記除去処理が、薬液処理、プラズマ処理及びオゾン処理から選択される１以上の処理である３に記載の酸化物半導体薄膜。
５．バックチャネルエッチ型薄膜トランジスタに用いられ、前記除去処理がバックチャネルエッチ後になされた３又は４に記載の酸化物半導体薄膜。
６．酸化物半導体薄膜にリン酸又はリン酸塩を含有する溶液を接触させる工程、及び前記溶液に由来する皮膜が形成した酸化物半導体薄膜から前記皮膜を除去処理する工程を含む酸化物半導体薄膜の製造方法。
７．前記除去処理が、薬液処理、プラズマ処理、及びオゾン処理から選択される１以上の処理である６に記載の酸化物半導体薄膜の製造方法。
８．前記酸化物半導体薄膜にリン酸又はリン酸塩を含有する溶液を接触させた後、前記酸化物半導体薄膜を洗浄し、アニールする工程を含む６又は７に記載の酸化物半導体薄膜の製造方法。
９．前記酸化物半導体薄膜がバックチャネルエッチ型薄膜トランジスタに用いられ、バックチャネルエッチを行った後に前記除去処理を行う６〜８のいずれかに記載の酸化物半導体薄膜の製造方法。
１０．６〜９のいずれかに記載の酸化物半導体薄膜の製造方法によって得られた酸化物半導体薄膜であって、リンを含む皮膜を有しない酸化物半導体薄膜。
１１．前記酸化物半導体薄膜における前記皮膜の除去処理を行った部分の膜厚が、前記皮膜の除去処理を行っていない部分の膜厚よりも小さい１０に記載の酸化物半導体薄膜。
１２．１〜５、１０及び１１のいずれかに記載の酸化物半導体薄膜を備える薄膜トランジスタ。
１３．１２に記載の薄膜トランジスタを備える電子機器。
【発明の効果】
【００１１】
本発明によれば、バイアスストレス耐性に優れた薄膜トランジスタを製造することができる酸化物半導体薄膜が提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態のＴＦＴの概略断面図である。
【図２】本発明の他の実施形態のＴＦＴの概略断面図である。
【図３】本発明の他の実施形態のＴＦＴの概略断面図である。
【図４】本発明の他の実施形態のＴＦＴの概略断面図である。
【図５】本発明の他の実施形態のＴＦＴの概略断面図である。
【図６】本発明の他の実施形態のＴＦＴの概略断面図である。
【発明を実施するための形態】
【００１３】
［第１の酸化物半導体薄膜］
本発明の第１の酸化物半導体薄膜は、表面にリンを含む皮膜を有し、前記皮膜の厚さは０ｎｍ超１．０ｎｍ未満である。
リンを含む皮膜（リン含有皮膜）の厚さが薄いことにより、酸化物半導体薄膜を薄膜トランジスタ（ＴＦＴ）に用いた場合、ＴＦＴのバイアスストレス耐性を高くすることができる。
【００１４】
リン含有皮膜に含まれるリンは、例えばリン酸、リン酸塩又はこれらに由来する形態として皮膜中に存在する。
リン酸塩としては、燐酸アンモニウム（（ＮＨ４）３ＰＯ４）、燐酸一水素アンモニウム（（ＮＨ４）２ＨＰＯ４）、燐酸二水素アンモニウム（ＮＨ４Ｈ２ＰＯ４）、燐酸カリウム（Ｋ３ＰＯ４）、燐酸一水素カリウム（Ｋ２ＨＰＯ４）、燐酸二水素カリウム（ＫＨ２ＰＯ４）、燐酸ナトリウム（Ｎａ３ＰＯ４）、燐酸一水素ナトリウム（Ｎａ２ＨＰＯ４）及び燐酸二水素ナトリウム（ＮａＨ２ＰＯ４）等が挙げられる。これらは、例えばＴＦＴの電極加工用のエッチング液に含まれる。
【００１５】
リン含有皮膜の厚さは、断面ＴＥＭ（透過電子顕微鏡；Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）とＴＥＭに付属しているＥＤＸ（Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定する。具体的には実施例に記載の方法により測定する。
リン含有皮膜の厚さは、好ましくは１．０ｎｍ未満、より好ましくは０．５ｎｍ未満である。
【００１６】
薄膜の膜密度は、５．０ｇ／ｃｍ３以上が好ましく、５．５ｇ／ｃｍ３以上がより好ましく、６．０ｇ／ｃｍ３以上がさらに好ましい。
膜密度が高いほど、薄膜をＴＦＴに用いた場合に、フロントチャネル側に後述する除去処理の影響が出にくく、除去処理のプロセス条件の幅が広がるので好ましい。フロントチャネル側の影響としては、例えば膜密度が低い膜において酸化性のプラズマ処理を行うと必要以上に移動度が低下する可能性がある点等が挙げられる。
【００１７】
第１の酸化物半導体薄膜（酸化物薄膜）に用いる酸化物薄膜は、インジウム、亜鉛、スズ及びガリウムから選択される２種以上の金属元素と、酸素元素とを含有することが好ましい。
酸化物薄膜は、例えば、酸化インジウム（Ｉｎ２О３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）及び酸化ガリウム（Ｇａ２Ｏ３）から選択される２種以上の酸化物から得られる焼結体からなるスパッタリングターゲットを使用して、スパッタリング法により形成することができる。スパッタリング法による成膜は、大面積均一性や製造の簡便性から好ましい。
【００１８】
酸化物焼結体からなるスパッタリングターゲットは、本技術分野において公知の方法により製造することができる。例えば、国際公開第２０１０／０２３８８９号パンフレットを参照することができる。
スパッタリングターゲットは、インジウム、亜鉛、スズ、及びガリウム以外に、Ｚｒ、Ａｌ、Ｔｉ、Ｈｆ、Ｓｉ、Ｍｇを１５原子％（ａｔ％）以下の範囲で含有していてもよい。これら元素を含有することにより、酸化物半導体層の電気特性を安定させることができるため好ましい。但し、含有率が上がるとＴＦＴ移動度が低下するため１５ａｔ％以下が好ましい。
【００１９】
酸化物薄膜は、金属元素として、インジウム、亜鉛、スズ及びガリウムから選択される２種以上の金属元素のみを実質的に含有する酸化物半導体薄膜であることが好ましい。これら元素を主成分とする酸化物半導体薄膜は、その組成比にもよるが高いＴＦＴ移動度を有する。
尚、本発明において「実質的」とは、酸化物半導体薄膜の金属元素の９０ａｔ％以上１００ａｔ％以下（好ましくは９５ａｔ％以上１００ａｔ％以下）がインジウム、亜鉛、スズ及びガリウムから選択される２種以上の金属元素であることを意味する。
【００２０】
酸化物薄膜は、薬液耐性の観点からは、スズを５ａｔ％以上含有する酸化物半導体薄膜、及び、結晶性の酸化物半導体薄膜が好ましい。薬液耐性が高い酸化物半導体薄膜は、使用できる電極加工用のエッチング液の制約が少ないため好ましい。
【００２１】
酸化物半導体薄膜中の各金属元素の含有率は、誘導結合プラズマ法（ＩＣＰ）により測定できる。また、各金属元素の含有率は、例えば、スパッタリングターゲットを製造するときの酸化物原料の配合を調整することにより制御できる。尚、スパッタリングターゲットの各金属元素の含有率は、得られる酸化物半導体薄膜中の各金属元素の含有率とほぼ等しい。
酸化物半導体薄膜の厚さは、特に制限はなく、薄膜の用途等に合わせて適宜設定できる。一般的には０．５〜５００ｎｍ程度である。
【００２２】
［第２の酸化物半導体薄膜］
本発明の第２の酸化物半導体薄膜は、後述する本発明の製造方法により製造され、リン含有皮膜を有さない。また、酸化物半導体薄膜のうち、後述するリン含有皮膜の除去処理を行った部分の膜厚が、除去処理を行っていない部分よりも薄い構成としてもよい。
第２の酸化物半導体薄膜は、表面にリンを含む皮膜を含まず、また、リン含有皮膜の除去処理を行った部分の膜厚が、除去処理を行っていない部分よりも小さい場合がある点で第１の酸化物半導体薄膜と異なり、他の構成は同じである。
【００２３】
本発明の第１又は第２の酸化物半導体薄膜（本発明の酸化物半導体薄膜）は、本発明の酸化物半導体薄膜の製造方法、即ち、上記の方法により成膜した酸化物半導体薄膜に、リン酸又はリン酸塩を含有する溶液（リン酸等含有溶液）を接触させる工程、及び前記溶液に由来する皮膜が形成した酸化物半導体薄膜から前記皮膜を除去処理する工程を含む製造方法により製造することができる。
【００２４】
酸化物半導体薄膜にリン酸等含有溶液を接触させることにより、酸化物半導体薄膜上に通常１．０ｎｍ〜３．０ｎｍのリン酸等含有溶液に由来するリン含有皮膜が形成される。このリン含有皮膜の除去処理を行い、リン含有皮膜の膜厚を１．０ｎｍ未満とすることにより、本発明の酸化物半導体薄膜を製造することができる。
【００２５】
このとき、除去処理の条件によってリン含有皮膜の膜厚を調整することができ、リン含有皮膜の膜厚を０ｎｍ超１．０ｎｍ未満とした場合に本発明の第１の酸化物半導体薄膜となり、完全に除去した場合（０ｎｍ）又はリン含有皮膜の下層の酸化物半導体薄膜を一部取り除いた場合に本発明の第２の酸化物半導体薄膜となる。
除去処理によってリン含有皮膜の下層の酸化物半導体薄膜を一部取り除いた場合、取り除いた部分の酸化物半導体薄膜の膜厚は、その他の部分より、通常、０ｎｍ超５．０ｎｍ以下小さい。
【００２６】
リン酸又はリン酸塩を含有する溶液としては、ＴＦＴの電極エッチングに用いる溶液等が挙げられる。上記溶液は、リン酸、リン酸塩の他に酢酸、硝酸等を含んでいてもよい。
リン酸塩としては、燐酸アンモニウム（（ＮＨ４）３ＰＯ４）、燐酸一水素アンモニウム（（ＮＨ４）２ＨＰＯ４）、燐酸二水素アンモニウム（ＮＨ４Ｈ２ＰＯ４）、燐酸カリウム（Ｋ３ＰＯ４）、燐酸一水素カリウム（Ｋ２ＨＰＯ４）、燐酸二水素カリウム（ＫＨ２ＰＯ４）、燐酸ナトリウム（Ｎａ３ＰＯ４）、燐酸一水素ナトリウム（Ｎａ２ＨＰＯ４）及び燐酸二水素ナトリウム（ＮａＨ２ＰＯ４）等が挙げられる。
【００２７】
除去処理（表面処理、後処理）としては、薬液処理、プラズマ処理及びオゾン処理等が挙げられる。これらの後処理により、酸化物半導体薄膜表面に残存するリンを完全に取り除く、又は減少させることができる。
薬液処理の薬液として、酸の水溶液又はアルカリの水溶液が好ましい。特に、蓚酸、塩酸、クロム酸、硝酸又は硫酸を含有する水溶液が好ましく、蓚酸を含有する水溶液が最も好ましい。
【００２８】
プラズマ処理は、一般的な薄膜トランジスタ作製に用いるスパッタリング装置、ＰＥＣＶＤ装置、プラズマアッシング装置、ドライエッチ装置等を用いて行うことができる。プラズマ処理には、逆スパッタ処理が含まれる。また、プラズマアッシングを、レジスト剥離工程で使用することがあり、その場合は、プラズマ処理の時間をコントロールすることで、表面のリンを除去することもできる。
使用ガスとしてＮ２ＯプラズマやＯ２プラズマ等の酸化性のガスを用いたプラズマ処理は、バックチャネル側の導電性を同時に低下させるためより好ましい。
【００２９】
オゾン処理は、オゾンの熱分解反応で酸素ラジカルを発生させ表面処理を行う処理方法である。光励起アッシングを、レジスト剥離工程で使用することがあり、その場合は、オゾン処理の時間をコントロールすることで、表面のリンを除去することもできる。
【００３０】
除去処理は、ソース・ドレイン電極をウエットエッチによりパターニングした後、ソース・ドレイン電極用のレジストの剥離をする前に行うことが好ましい。
【００３１】
本発明の酸化物半導体薄膜をＴＦＴに用いる場合、酸化物半導体薄膜は、具体的には以下のようにして製造することができる。
基板上に酸化物半導体薄膜を成膜・領域加工した後、その上に金属電極を形成し、エッチング液によりエッチングしてソース・ドレイン電極に加工する。
電極をエッチングすると、下層の酸化物半導体薄膜にもエッチング溶液が接触して、薄膜上に通常１．０ｎｍ〜３．０ｎｍのリン含有皮膜が形成される。このリン含有皮膜の除去処理を行い、リン含有皮膜の膜厚を１．０ｎｍ未満とする。
【００３２】
本発明の製造方法によれば、ＴＦＴのバックチャネルエッチにおいて、エッチング液が酸化物半導体層に接触した表面に残存するリンを除去することにより、ＴＦＴのバイアスストレス耐性を向上させることができる。
【００３３】
また、除去処理後に、アニール処理を行うことが好ましい。
アニール処理としては、処理温度は１００℃〜４５０℃が好ましく、特に、２５０℃〜４００℃が好ましい。処理時間は３０秒〜２時間が好ましく、特に１分〜１時間が好ましい。
アニール雰囲気は限定されるものではないが、真空中や窒素中が酸化物半導体薄膜に余分な酸素が取り込まれないため好ましい。
【００３４】
本発明の酸化物半導体薄膜は、薄膜トランジスタに用いることができ、バックチャネルエッチ型薄膜トランジスタに好適に用いることができる。本発明の酸化物半導体薄膜をバックチャネルエッチ型薄膜トランジスタに用いることにより、ＴＦＴのバイアスストレス耐性を向上させることができる。
【００３５】
続いて、本発明のＴＦＴについて説明する。
本発明のＴＦＴは、チャネル層に本発明の酸化物半導体薄膜を用いる。
本発明の酸化物半導体薄膜をチャネル層に適用すると、バイアスストレス耐性の高いバックチャネルエッチ型ＴＦＴを製造することができる。また、バックチャネルエッチ型ＴＦＴプロセスに適用可能であるためコストダウンも可能となる。
ＴＦＴの形態については特に限定されず、公知のバックチャネルエッチ型ＴＦＴ構成を採用できる。
【００３６】
以下、本発明のＴＦＴの実施形態について、図面を参照して説明する。
図１は、本発明のＴＦＴの一実施形態の概略断面図である。
本実施形態のＴＦＴ１は、基板１０上に、ゲート電極１１、ゲート絶縁膜１２、チャネル層１３、ソース電極１４、ドレイン電極１５、リン含有層１６、保護膜１７及びコンタクトホール１８を有する。
チャネル層１３として、本発明の第１の酸化物半導体薄膜を用いることができる。
【００３７】
ＴＦＴ１は、基板１０上にゲート電極１１が形成され、このゲート電極１１を覆うように、ゲート絶縁膜１２が形成されている。このゲート絶縁膜１２上であって、かつ、ゲート電極１１の上方に単層のチャネル層（半導体層）１３が設けられている。
【００３８】
チャネル層１３の一端側に、ゲート電極１１と直交する方向にソース電極１４がコンタクトホールを介して接続されている。同様に、チャネル層１３の一端に対向する他端側にドレイン電極１５が接続されている。
また、チャネル層１３の表面上であって、ソース電極１４、ドレイン電極１５が形成されていない部分にリン含有層１６が形成されている。
【００３９】
ゲート絶縁膜１２、ソース電極１４、ドレイン電極１５及びリン含有層１６を覆うように、保護膜１７が形成されている。
保護膜１７にはコンタクトホール１８があり、ドレイン電極は、画素電極等の電極に接続されている。
【００４０】
尚、チャネル層１３は２層又は３層以上の積層構造としてもよい。
図１に示すＴＦＴ１において、単層のチャネル層１３を、２層構造（第１のチャネル層１３ａ、第２のチャネル層１３ｂ）としたＴＦＴ１’の概略断面図を図２に示す。チャネル層１３を単層から２層構造とした他はＴＦＴ１と同じである。
ＴＦＴ１’において、第２のチャネル層１３ｂの表面上であって、ソース電極１４、ドレイン電極１５が形成されていない部分にリン含有層１６が形成されている。
第２のチャネル層１３ｂとして、本発明の第１の酸化物半導体薄膜を用いることができる。
【００４１】
ＴＦＴ１において、リン含有層１６を設けていない構成としたＴＦＴ２の概略断面図を図３に示す。リン含有層１６を設けていない以外はＴＦＴ１と同じである。
チャネル層１３として、本発明の第２の酸化物半導体薄膜を用いることができる。
【００４２】
また、ＴＦＴ２において、単層のチャネル層１３を、２層構造（第１のチャネル層１３ａ、第２のチャネル層１３ｂ）としたＴＦＴ２’の概略断面図を図２に示す。チャネル層１３を単層から２層構造とした他はＴＦＴ２と同じである。
第２のチャネル層１３ｂとして、本発明の第２の酸化物半導体薄膜を用いることができる。
【００４３】
ＴＦＴ２において、チャネル層１３の一部の膜厚を小さくしたＴＦＴ３の概略断面図を図５に示す。酸化物半導体薄膜の形状以外はＴＦＴ２と同じである。
ＴＦＴ３において、チャネル層１３のうち、ソース電極１４、ドレイン電極１５が形成されていない部分の膜厚が他の部分より小さくなっている。
チャネル層１３として、本発明の第２の酸化物半導体薄膜を用いることができる。
【００４４】
また、ＴＦＴ３において、単層のチャネル層１３を、２層構造（第１のチャネル層１３ａ、第２のチャネル層１３ｂ）としたＴＦＴ３’の概略断面図を図６に示す。チャネル層１３を単層から２層構造とした他はＴＦＴ３と同じである。
ＴＦＴ３’において、第２のチャネル層１３ｂのうち、ソース電極１４、ドレイン電極１５が形成されていない部分の膜厚が他の部分より小さくなっている。
第２のチャネル層１３ｂとして、本発明の第２の酸化物半導体薄膜を用いることができる。
【００４５】
本発明において、チャネル層の膜厚は、通常０．５〜５００ｎｍ、好ましくは１〜１５０ｎｍ、より好ましくは３〜８０ｎｍ、特に好ましくは１０〜６０ｎｍである。０．５ｎｍより薄いと工業的に均一に成膜することが難しい。一方、５００ｎｍより厚いと成膜時間が長くなり工業的に採用できない。成膜時間と膜厚の均一性を考えると、３〜８０ｎｍの範囲内にあることが好ましい。
【００４６】
本発明のＴＦＴは、上述した本発明の酸化物半導体薄膜をチャネル層として有していればよく、絶縁膜等の構成部材は、公知のものを採用できる。
以下、ＴＦＴを構成する部材の例について説明する。
【００４７】
１．基板
特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド等の高分子フィルム基材等が使用できる。基板や基材の厚さは０．１〜１０ｍｍが一般的であり、０．３〜５ｍｍが好ましい。ガラス基板の場合は、化学的に、或いは熱的に強化させたものが好ましい。透明性や平滑性が求められる場合は、ガラス基板、樹脂基板が好ましく、ガラス基板が特に好ましい。軽量化が求められる場合は樹脂基板や高分子基材が好ましい。
【００４８】
２．保護層
保護層により、真空中や低圧下で半導体の表面層の酸素が脱離し、オフ電流が高くなる、閾値電圧が負になることを防ぐことができる。また、大気下でも湿度等周囲の影響を受けず、閾値電圧等のトランジスタ特性のばらつきの発生を防ぐことができる。
【００４９】
保護層を形成する材料は特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３である。保護層は酸化物からなることが特に好ましく、ＳｉＯ２，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３等の酸化物が好ましい。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでいてもよい。
このような保護層は、異なる２層以上の絶縁膜を積層した構造でもよい。
【００５０】
また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。尚、保護層が非晶質であることが特に好ましい。非晶質膜であると界面の平滑性が良好で、またゲートリーク電流も抑制できる。
【００５１】
尚、保護層は、非晶質酸化物あるいは非晶質窒化物であることが好ましく、非晶質酸化物であることが特に好ましい。また、保護層が酸化物でないと半導体中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。また、半導体層の保護層は、ポリ（４−ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、半導体層の保護層は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。
【００５２】
特に、積層構造の保護層を用いる場合には、酸化物半導体と接触する保護層を酸化物で、その上に成膜する保護層をＳｉＮｘ等の窒化物で構成することが好ましい。このような構成をとると良好なトランジスタ特性と耐湿性を持たせることが容易である。
【００５３】
保護層の形成は、ＰＥＣＶＤ（プラズマ化学気相蒸着）、ＴＥＯＳＣＶＤ（テトラエトキシシラン化学気相蒸着）、Ｃａｔ−ＣＶＤ（触媒化学気相蒸着）、スパッタリング、スピンコート、印刷法等が利用できるが、工業的にはＰＥＣＶＤあるいはスパッタリングが好ましく、ＰＥＣＶＤが特に好ましい。
【００５４】
３．ゲート絶縁膜
ゲート絶縁膜を形成する材料にも特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでいてもよい。
【００５５】
このようなゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
【００５６】
また、ゲート絶縁膜は、ポリ（４−ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、ゲート絶縁膜は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。
ゲート絶縁膜の形成は、ＰＥＣＶＤ、ＴＥＯＳＣＶＤ、Ｃａｔ−ＣＶＤ、スパッタリング、スピンコート、印刷法等が利用できるが、工業的にはＰＥＣＶＤあるいはスパッタリングが好ましく、ＰＥＣＶＤが特に好ましい。
【００５７】
４．ゲート電極
ゲート電極を形成する材料に特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、それらを２層以上積層して接触抵抗を低減したり、界面強度を向上させることが好ましい。
【００５８】
本発明では、チャネル層の一部をさらに下記のような方法で低抵抗化させてから、ソース電極又はドレイン電極を形成してもよい。
半導体層の一部を低抵抗化させるには、例えば、低酸素分圧下、不活性ガス下、低圧下又は真空下で、熱処理あるいは紫外線光等のエネルギー線を照射する方法や、水素、窒素又はアルゴン等の不活性ガス環境下でプラズマを照射する方法等がある。
また、プラズマＣＶＤにてＳｉＮｘ等で保護層を積層する際に、水素量等のプラズマ条件を調整することで低抵抗化してもよい。
【００５９】
本発明のＴＦＴは、チャネル層を遮光する構造を持つことが好ましい。チャネル層を遮光する構造（例えば、遮光層）を持っていないと、光がチャネル層に入射した場合にキャリア電子が励起されオフ電流が高くなるおそれがある。遮光層は、３００〜８００ｎｍに吸収を持つ薄膜が好ましい。遮光層はチャネル層の上部、下部どちらかでも構わないが、上部及び下部の両方にあることが好ましい。また、遮光層はゲート絶縁膜やブラックマトリックス等と兼用されていても構わない。遮光層が片側だけにある場合、遮光層が無い側から光が半導体層に照射しないよう構造上工夫する必要がある。
【００６０】
本発明のＴＦＴの各構成部材（層）は、本技術分野で公知の手法で形成できる。具体的に、成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。
【００６１】
本発明のＴＦＴは、ディスプレイ用パネル、ＲＦＩＤタグ、Ｘ線ディテクタパネル・指紋センサ、フォトセンサ等の電子機器に使用できる。
【実施例】
【００６２】
実施例１
（１）スパッタリングターゲットの製造
出発原料として、Ｉｎ２Ｏ３（純度４Ｎ、アジア物性材料社製）、ＳｎＯ２（純度４Ｎ、アジア物性材料社製）及びＺｎＯ（純度４Ｎ、高純度化学社製）を使用した。
これらの原料を原子比でＩｎ：Ｓｎ：Ｚｎ＝３６．５：１５.０：４８．５として秤量し、湿式媒体撹拌ミルを使用して混合粉砕した。尚、湿式媒体撹拌ミルの媒体には１ｍｍφのジルコニアビーズを使用した。
そして混合粉砕後、スプレードライヤーで乾燥させた。得られた混合粉末を金型に充填し、冷間静水圧（ＣＩＰ）にて面圧２２００ｋｇｆ／ｃｍ２、５分保持にて加圧成形し成形体を作製した。
【００６３】
その後、得られた成形体を電気炉にて焼結した。焼結条件は以下の通りとした。
昇温速度：２℃／分
焼結温度：１４５０℃
焼結時間：２０時間
焼結雰囲気：酸素流入
得られたターゲットの理論相対密度は９９％であり、四端子法により測定したバルク抵抗値は５ｍΩであった。
【００６４】
（２）薄膜トランジスタの製造
基板として熱酸化膜付ｎ型高ドープシリコン基板を用い、基板をゲート電極、熱酸化膜（１００ｎｍ）をゲート絶縁膜とした。尚、シリコン基板上に単膜分析用のエリアを組み込んだ。上記で製造したターゲットを用いて、ゲート絶縁膜上にスパッタリング法により酸化物半導体膜を５０ｎｍ成膜した。
スパッタ条件は、以下の通りとした。
基板温度：室温
到達圧力：２×１０−４Ｐａ
雰囲気ガス流量比：  Ａｒ：Ｏ２＝１：１
スパッタ圧力（全圧）：０．６５Ｐａ
ＤＣ電力：５０Ｗ
【００６５】
その後、得られた酸化物半導体膜をフォトリソグラフィー法により半導体領域の形に加工し、３００℃１時間加熱処理をした。次に、半導体領域を加工した基板上に、Ｍｏ電極を５０ｎｍ成膜し、その上からＡｌ電極を３００ｎｍ成膜した。また、フォトリソグラフィー法によりソース・ドレイン電極領域を形成するため、洗浄、レジスト塗布、露光及び現像を行い、リン酸、硝酸及び酢酸の混酸をエッチング液として用いて電極をウエットエッチにより加工した。
その後、以下の条件によりスパッタリング装置で逆スパッタを行った。
雰囲気ガス流量比：Ａｒ：Ｏ２＝１：１
スパッタ圧力（全圧）：０．４Ｐａ
ＲＦ電力：１００Ｗ
時間：５秒
【００６６】
続いてレジスト剥離工程を行った。
次に、基板から単膜分析用のエリアを切り取り、ＴＦＴのマスクパターンのエリアにはスパッタリングでＳｉＯ２を成膜して保護膜とした。
このようにして、チャネル幅５０μｍ、チャネル長２０μｍの薄膜トランジスタが得られた。
【００６７】
（３）薄膜トランジスタの評価（バイアスストレス試験）
作製したＴＦＴ素子について３５０℃で１時間加熱処理を行い、その後、バイアスストレス試験を行った。試験方法は以下の通りである。
まず、バイアスストレスを与える前のＴＦＴ特性を測定し、空気中、６０℃でゲート電極に＋２０Ｖの電圧を１時間２３分間加えた。その後、再度ＴＦＴ特性を測定して閾値電圧のシフト量（ΔＶｔｈ）を算出したところ、０．５Ｖであった。
尚、閾値電圧は、ソース・ドレイン間の電流値が１０−９Ａの時のゲート電圧と定義した。
【００６８】
（４）リンが残存する膜厚の測定
上記で作製したＴＦＴ素子の酸化物半導体層とエッチング液が接触したエリアが入るように、サンプルを切り出し、断面ＴＥＭを測定した。断面ＴＥＭで、酸化物半導体層とスパッタで作製したＳｉＯ２膜の間に膜厚０．８ｎｍの層が見られた。ＴＥＭに付属されているＥＤＸで組成を測定したところ、リンが検出された。測定装置・条件は以下の通りである。
・測定装置：日立製電界放出型透過電子顕微鏡ＨＦ−２１００
・測定条件：加速電圧：２００ｋＶ
【００６９】
（５）膜密度の測定
単膜分析エリアの基板を３５０℃１時間加熱処理し、ＸＲＲ（Ｘ−ｒａｙ  Ｒｅｆｌｅｃｔｏｍｅｔｅｒ）を用いて以下の条件で反射率の測定を行った。得られたスペクトルを用いて、膜厚、密度をパラメーターとしてフィッテングにより膜密度を求めたところ、６．４ｇ／ｃｍ３であった。
・測定装置：株式会社リガク製  全自動水平型多目的Ｘ線回折装置  ＳｍａｒｔＬａｂ
・測定条件
Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
２θ反射率測定、測定範囲２θ＝０°〜８°
サンプリング間隔：０．０１°
【００７０】
実施例２
ソース・ドレイン電極エッチング後の逆スパッタ処理時間を１５秒に変更した以外は、実施例１と同様に薄膜トランジスタを作製した。
実施例１と同様にバイアスストレス試験を行った結果、閾値電圧のシフト量は０．４Ｖであった。また、実施例１と同様にＴＥＭを測定したところ、リンが残存する膜は存在せず、酸化物半導体層のうち電極が積層していない部分の膜厚が、酸化物半導体層のうち電極直下部分の膜厚と比較して２ｎｍ減少していた。
【００７１】
比較例１
ソース・ドレイン電極エッチング後、逆スパッタ処理を行わなかった以外は、実施例１と同様に薄膜トランジスタを作製した。
実施例１と同様にバイアスストレス試験を行った結果、閾値電圧のシフト量は１．２Ｖであった。また、実施例１と同様にリンが残存する膜厚を測定したところ、２．１ｎｍであった。
【００７２】
実施例３
（１）スパッタリングターゲットの製造
原料粉体として下記の酸化物粉末を使用した。下記酸化物粉末の平均粒径としてメジアン径Ｄ５０を採用し、当該平均粒径は、レーザー回折式粒度分布測定装置ＳＡＬＤ−３００Ｖ（島津製作所製）で測定した。
酸化インジウム粉  ：平均粒径０．９８μｍ
酸化スズ粉        ：平均粒径０．９８μｍ
酸化亜鉛粉        ：平均粒径０．９６μｍ
酸化アルミニウム粉：平均粒径０．９８μｍ
【００７３】
上記の紛体を原子比でＩｎ：Ｓｎ：Ｚｎ：Ａｌ＝２５：１５：５０：１０となるように秤量し、均一に微粉砕混合後、成形用バインダーを加えて造粒した。次に、この原料混合粉を金型へ均一に充填し、コールドプレス機にてプレス圧１４０ＭＰａで加圧成形した。
このようにして得た成形体を電気炉にて焼結した。焼結条件は以下に示す昇温速度（８００℃から焼結温度まで昇温）、焼結温度及び焼結時間で、焼結し焼結体を製造した。昇温中は酸素雰囲気、その他は大気中（雰囲気）とし、降温速度は１５℃／分とした。
昇温速度：０．１５℃／分
焼結温度：１４００℃
焼結時間：１５時間
【００７４】
得られた焼結体の相対密度をアルキメデス法により測定した結果、９８．８％であった。
また、得られた焼結体のバルク比抵抗（導電性）を抵抗率計（三菱化学（株）製、ロレスタ）を使用して四探針法（ＪＩＳ  Ｒ  １６３７）に基づき測定したところ、バルク比抵抗率は２．６ｍΩｃｍであった。
【００７５】
（２）薄膜トランジスタの製造
基板としてｃｏｒｎｉｎｇ社製ＥＡＧＬＥ  ＸＧを用いた。この基板にＣｒ電極を５０ｎｍ成膜し、フォトリソグラフィー法によりゲート電極領域を形成した。
その後、ＰＥ−ＣＶＤ法によりＳｉＯ２を１５０ｎｍ成膜し、ゲート絶縁膜とした。
【００７６】
次に、上記で製造したターゲットを用いて、ゲート絶縁膜にスパッタリング法により酸化物半導体膜を４５ｎｍ成膜した。スパッタ条件は以下の通りとした。
基板温度：１６０℃
到達圧力：５．０×１０−５Ｐａ
雰囲気ガス流量比：Ａｒ：Ｏ２＝５．７：１
スパッタ圧力（全圧）：１Ｐａ
ＤＣ電力：８０Ｗ
【００７７】
その後、得られた酸化物半導体をフォトリソグラフィー法により半導体領域の形に加工し、３００℃、１時間加熱処理した。
【００７８】
その後、基板上に、Ｍｏ５０ｎｍ／Ａｌ１００ｎｍ／Ｍｏ２０ｎｍを積層した。フォトリソグラフィー法によりソース・ドレイン電極領域を形成する為、洗浄、レジスト塗布、露光及び現像を行い、リン酸、硝酸及び酢酸の混酸をエッチング液として用いて電極をウェットエッチにより加工した。ウェットエッチ後にレジストの剥離、洗浄を行った。
その後、シュウ酸（関東化学株式会社製ＩＴＯ−０６Ｎ）を用いて、半導体の表面を１０ｎｍエッチングし、水洗浄した。
その後、ＰＥ−ＣＶＤ法によりＳｉＯ２を２００ｎｍ成膜し、保護膜とした。
このようにして、チャネル幅５０μｍ、チャネル長２０μｍの薄膜トランジスタが得られた。
【００７９】
（３）薄膜トランジスタの評価とリンが残存する膜厚の測定
実施例１と同様に閾値電圧のシフト量を測定したところ、−０．２Ｖであった。これを正バイアスストレス試験とした。
また、ゲート電極の電圧を−２０Ｖにした以外、実施例１と同様に閾値電圧のシフト量を測定したところ、０Ｖであった。これを負バイアスストレス試験とした。
【００８０】
実施例１と同様にＴＥＭを測定したところ、リンが残存する膜は存在しなかった。
【００８１】
実施例１と比較例１より、酸化物半導体層表面のリン残存量が少ない酸化物半導体薄膜の方が、バイアスストレス耐性に優れることが分かる。
実施例及び比較例で用いた酸化亜鉛は、リン酸に浸漬することによりリン酸塩が皮膜として表面に形成されることが知られている。即ち、表面に残ったリンは酸化物半導体薄膜に含まれる金属とリン酸塩を形成して残存していると考えられ、バイアスストレスによってこのリン酸塩が劣化していると考えられる。
【産業上の利用可能性】
【００８２】
本発明の酸化物半導体薄膜は、ＴＦＴのチャンネル層等に好適に使用できる。本発明のＴＦＴは、ディスプレイ用パネル、ＲＦＩＤタグ、Ｘ線ディテクタパネル・指紋センサ、フォトセンサ等の電子機器に使用できる。
【符号の説明】
【００８３】
１，１’，２，２’３，３’  ＴＦＴ
１０  基板
１１  ゲート電極
１２  ゲート絶縁膜
１３  チャネル層
１３ａ  第１のチャネル層
１３ｂ  第２のチャネル層
１４  ソース電極
１５  ドレイン電極
１６  リン含有層
１７  保護膜
１８  コンタクトホール
【図１】
2014241402.tif 000003
【図２】
2014241402.tif 000004
【図３】
2014241402.tif 000005
【図４】
2014241402.tif 000006
【図５】
2014241402.tif 000007
【図６】
2014241402.tif 000008