(57)【要約】【課題】局所発振器や注入回路を用いることなく、振幅変調された入力信号を検波する。【解決手段】ハイレベル包絡線検波回路１１Ｈが、振幅変調された入力信号ＩＮのうちハイレベル側の包絡線を検波するとともに、ローレベル包絡線検波回路１１Ｌが、ローレベル側の包絡線を検波し、これら検波により得られた検波信号ＨＤＥＴ，ＬＤＥＴを差動アンプ１２が差動増幅することにより、差動信号として正相出力信号ＯＵＴおよび逆相出力信号ＯＵＴＸを得る。【選択図】  図１
2014207630.tif 000002
【特許請求の範囲】
【請求項１】
振幅変調された入力信号を検波する差動包絡線検波回路であって、
前記入力信号のハイレベル側の包絡線を検波するハイレベル包絡線検波回路と、
前記入力信号のローレベル側の包絡線を検波するローレベル包絡線検波回路と、
前記ハイレベル包絡線検波回路で得られたハイ検波信号と前記ローレベル包絡線検波回路で得られたロー検波信号との差分を差動増幅し、得られた差動信号を出力する差動アンプと
を備えることを特徴とする差動包絡線検波回路。
【請求項２】
請求項１に記載の差動包絡線検波回路において、
前記差動アンプは、前記差動信号を一定レベルで振幅制限して出力する差動リミッタアンプからなることを特徴とする差動包絡線検波回路。
【請求項３】
請求項１または請求項２に記載の差動包絡線検波回路において、
前記ハイ検波信号に含まれている高周波成分を減衰させて前記差動アンプに入力するハイ側ローパスフィルタと、
前記ロー検波信号に含まれている高周波成分を減衰させて前記差動アンプに入力するロー側ローパスフィルタと
をさらに備えることを特徴とする差動包絡線検波回路。
【請求項４】
振幅変調された入力信号を検波する差動包絡線検波回路で用いられる差動包絡線検波方法であって、
前記入力信号のハイレベル側の包絡線を検波するハイレベル包絡線検波ステップと、
前記入力信号のローレベル側の包絡線を検波するローレベル包絡線検波ステップと、
前記ハイレベル包絡線検波ステップで得られたハイ検波信号と前記ローレベル包絡線検波ステップで得られたロー検波信号との差分を差動増幅し、得られた差動信号を出力する差動増幅ステップと
を備えることを特徴とする差動包絡線検波方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路技術に関し、特にベースバンド信号をより高周波信号で変調した信号を元のベースバンド信号に変換する検波回路技術に関する。
【背景技術】
【０００２】
一般に、ベースバンド信号をより高周波信号で変調した信号を元のベースバンド信号に変換する際、検波回路が用いられる。
図１０は、従来の検波回路を示す構成例である。この検波回路は、ローノイズアンプＬＮＡ（Low Noise Amplifier）、注入回路（Injection path）、局所発振器ＬＯ（Local Oscillator）、およびベースバンドアンプＢＢＡｍｐ（Base Band Amplifier）から構成されている。
【０００３】
図１０に示した検波回路は、まず、高周波で変調された入力信号をＬＮＡで増幅した後、ＬＯの発振周波数を安定化するため、注入回路を介してＬＯに入力し、このＬＯで得られた高周波信号に基づきＬＮＡからの出力信号を、Ｍｉｘｅｒを用いてベースバンド信号に変換し、Ｂ．Ｂ．Ａｍｐにより、差動の正相出力信号（ＢＢＯＵＴ）および逆相出力信（ＢＢＯＵＴＸ）を出力している（例えば、非特許文献１など参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Satoshi Fukuda at al, "A 12.5+12.5Gb/s Full-Deplex Plastic Waveguide Interconnect", International Solid-State Circuit Conference(ISSCC) 2011, DIGEST OF TECHNICAL PARPER, SESSION 8, P.151 Figure 8.5.1, 2011-02-22, IEEE
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来技術では、高い精度で安定した高周波信号を発生させるＬＯが必須であり、その周波数を安定化するために注入回路も必要となるため、検波回路の回路規模が大きくなるという問題点があった。
本発明はこのような課題を解決するためのものであり、局所発振器や注入回路を用いることなく、振幅変調された入力信号を検波できる検波回路技術を提供することを目的としている。
【課題を解決するための手段】
【０００６】
このような目的を達成するために、本発明にかかる差動包絡線検波回路は、振幅変調された入力信号を検波する差動包絡線検波回路であって、前記入力信号のハイレベル側の包絡線を検波するハイレベル包絡線検波回路と、前記入力信号のローレベル側の包絡線を検波するローレベル包絡線検波回路と、前記ハイレベル包絡線検波回路で得られたハイ検波信号と前記ローレベル包絡線検波回路で得られたロー検波信号との差分を差動増幅し、得られた差動信号を出力する差動アンプとを備えている。
【０００７】
また、本発明にかかる上記差動包絡線検波回路の一構成例は、前記差動増幅器が、前記差動信号を一定レベルで振幅制限して出力する差動リミッタアンプからなるものである。
また、本発明にかかる上記差動包絡線検波回路の一構成例は、前記ハイ検波信号に含まれている高周波成分を減衰させて前記差動アンプに入力するハイ側ローパスフィルタと、前記ロー検波信号に含まれている高周波成分を減衰させて前記差動アンプに入力するロー側ローパスフィルタとをさらに備えている。
【０００８】
また、本発明にかかる差動包絡線検波方法は、振幅変調された入力信号を検波する差動包絡線検波回路で用いられる差動包絡線検波方法であって、前記入力信号のハイレベル側の包絡線を検波するハイレベル包絡線検波ステップと、前記入力信号のローレベル側の包絡線を検波するローレベル包絡線検波ステップと、前記ハイレベル包絡線検波ステップで得られたハイ検波信号と前記ローレベル包絡線検波ステップで得られたロー検波信号との差分を差動増幅し、得られた差動信号を出力する差動増幅ステップとを備えている。
【発明の効果】
【０００９】
本発明によれば、比較的回路規模の大きい局所発振器や注入回路を用いることなく、包絡線を検波するという簡素な回路により、振幅変調された入力信号を検波することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
【図２】差動包絡線検波回路の動作を示す信号波形図である。
【図３】第１の実施の形態にかかる差動包絡線検波回路の他の構成を示すブロック図である。
【図４】第２の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
【図５】第３の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
【図６】第４の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
【図７】第５の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
【図８】第５の実施の形態にかかる差動包絡線検波回路の他の構成を示すブロック図である。
【図９】第５の実施の形態にかかる差動包絡線検波回路の他の構成を示すブロック図である。
【図１０】従来の検波回路を示す構成例である。
【発明を実施するための形態】
【００１１】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる差動包絡線検波回路１０について説明する。図１は、第１の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
図１に示すように、この差動包絡線検波回路１０は、ハイレベル包絡線検波回路１１Ｈ、ローレベル包絡線検波回路１１Ｌ、および差動アンプ１２から構成されている。
【００１２】
ハイレベル包絡線検波回路１１Ｈは、ベースバンド信号を高周波信号で変調した入力信号ＩＮを入力とし、この入力信号ＩＮの振幅のうちハイレベル側の包絡線を検波し、ハイ検波信号ＨＤＥＴを出力する機能を有している。
ハイレベル包絡線検波回路１１Ｈは、入力信号ＩＮを入力とし、この入力信号ＩＮの振幅のうちローレベル側の包絡線を検波し、ロー検波信号ＬＤＥＴを出力する機能を有している。
【００１３】
差動アンプ１２は、ハイレベル包絡線検波回路１１Ｈで得られたハイ検波信号ＨＤＥＴと、ローレベル包絡線検波回路１１Ｌで得られたロー検波信号ＬＤＥＴとの差分を差動増幅し、得られた差動信号、正相出力信号ＯＵＴおよび逆相出力信号ＯＵＴＸを出力する機能を有している。
【００１４】
図２は、検波回路の動作を示す信号波形図である。
入力信号ＩＮは、ベースバンド信号がローレベルの場合には一定電圧に変調され、ハイレベルの場合には高周波信号に変調された信号である。
ハイレベル包絡線検波回路１１Ｈ、この入力信号ＩＮの振幅のうち、ハイレベル側の包絡線を検波し、ハイ検波信号ＨＤＥＴとして出力する。
また、ローレベル包絡線検波回路１１Ｌ、この入力信号ＩＮの振幅のうち、ローレベル側の包絡線を検波し、ロー検波信号ＬＤＥＴとして出力する。
【００１５】
このようにして得られた２つの検波信号ＨＤＥＴ，ＬＤＥＴは、互いの位相が逆相となる差動信号を示すことから、これら検波信号ＨＤＥＴ，ＬＤＥＴを差動アンプ１２で差動増幅することにより、差動信号として正相出力信号ＯＵＴおよび逆相出力信号ＯＵＴＸを得ることができる。
【００１６】
したがって、本実施の形態によれば、比較的回路規模の大きい局所発振器や注入回路を用いることなく、包絡線を検波するという簡素な回路により、振幅変調された入力信号を検波することができる。
また、本実施の形態によれば、差動方式なので、従来方式に対し、入力信号に同相ノイズが混入した場合、それを除去できるという利点もある。
【００１７】
なお、本実施の形態において、差動アンプ１２を差動リミッタアンプ１２Ａで構成してもよい。図３は、第１の実施の形態にかかる差動包絡線検波回路の他の構成を示すブロック図である。
差動リミッタアンプ１２Ａは、ハイレベル包絡線検波回路１１Ｈで得られたハイ検波信号ＨＤＥＴと、ローレベル包絡線検波回路１１Ｌで得られたロー検波信号ＬＤＥＴとの差分を差動増幅し、得られた差動信号を一定レベルで振幅制限して出力する機能を有している。これにより、ハイレベル包絡線信号またはローレベル包絡線信号が揺らいでも、ＡＭＰのリミティング作用により一定の出力信号レベルを得ることができる。
【００１８】
［第２の実施の形態］
次に、図４を参照して、本発明の第２の実施の形態にかかる差動包絡線検波回路１０について説明する。図４は、第２の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
本実施の形態は、前述した第１の実施の形態において、ハイレベル包絡線検波回路１１Ｈおよびローレベル包絡線検波回路１１Ｌの出力と、差動アンプ１２の入力との間に、それぞれローパスフィルタ１３Ｈ，１３Ｌを挿入した構成である。
【００１９】
ハイ側ローパスフィルタ１３Ｈは、ハイ検波信号ＨＤＥＴに含まれている高周波成分を減衰させて差動アンプ１２に入力する機能を有している。
ロー側ローパスフィルタ１３Ｌは、ロー検波信号ＬＤＥＴに含まれている高周波成分を減衰させて差動アンプ１２に入力する機能を有している。
これらハイ側ローパスフィルタ１３Ｈおよびロー側ローパスフィルタ１３Ｌは、ベースバンド信号の帯域周波数より高く、高周波信号より低いカットオフ周波数を有している。
【００２０】
ハイ検波信号ＨＤＥＴおよびロー検波信号ＬＤＥＴには、高周波成分が相乗されている場合がある。本実施の形態によれば、これらハイ側ローパスフィルタ１３Ｈおよびロー側ローパスフィルタ１３Ｌにより、ハイ検波信号ＨＤＥＴおよびロー検波信号ＬＤＥＴに含まれる高周波成分を減衰させることができ、安定した検波出力を得ることができる。
【００２１】
［第３の実施の形態］
次に、図５を参照して、本発明の第３の実施の形態にかかる差動包絡線検波回路１０について説明する。図５は、第３の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
本実施の形態は、前述した第１の実施の形態において、入力信号ＩＮとハイレベル包絡線検波回路１１Ｈおよびローレベル包絡線検波回路１１Ｌの入力との間に、ローノイズアンプ（ＬＮＡ）１４を挿入したものである。
【００２２】
ローノイズアンプ１４は、一般的なＬＮＡからなり、入力信号ＩＮを低ノイズで増幅して、ハイレベル包絡線検波回路１１Ｈおよびローレベル包絡線検波回路１１Ｌに入力する機能を有している。
【００２３】
入力信号ＩＮは、伝送路やアンテナなどにより、減衰している場合がある。これを、直接、ハイレベル包絡線検波回路１１Ｈおよびローレベル包絡線検波回路１１Ｌに入力すると、微弱なハイ検波信号ＨＤＥＴおよびロー検波信号ＬＤＥＴしか得られず、差動アンプ１２で差動増幅できない恐れがある。本実施の形態によれば、ローノイズアンプ１４により、十分なレベルを持つ検波信号ＨＤＥＴおよびロー検波信号ＬＤＥＴを得ることができ、検波出力のＳＮ比を改善することができる。
【００２４】
［第４の実施の形態］
次に、図６を参照して、本発明の第４の実施の形態にかかる差動包絡線検波回路１０について説明する。図６は、第４の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
本実施の形態は、前述した第１の実施の形態において、ハイレベル包絡線検波回路１１Ｈおよびローレベル包絡線検波回路１１Ｌの出力と、差動アンプ１２の入力との間に、それぞれシングルエンドアンプ１５Ｈ，１５Ｌを挿入したものである。
【００２５】
シングルエンドアンプ１５Ｈは、ハイ検波信号ＨＤＥＴを増幅した後に差動アンプ１２に入力する機能を有している。
シングルエンドアンプ１５Ｌは、ロー検波信号ＬＤＥＴを増幅した後に差動アンプ１２に入力する機能を有している。
これらシングルエンドアンプ１５Ｈ，１５Ｌは、増幅により得られた信号を差動出力ではなく単一信号で出力する、一般的な増幅器である。
【００２６】
入力信号ＩＮは、伝送路やアンテナなどにより、減衰している場合がある。これを、直接、ハイレベル包絡線検波回路１１Ｈおよびローレベル包絡線検波回路１１Ｌに入力すると、微弱なハイ検波信号ＨＤＥＴおよびロー検波信号ＬＤＥＴしか得られず、差動アンプ１２で差動増幅できない恐れがある。本実施の形態によれば、シングルエンドアンプ１５Ｈ，１５Ｌにより、十分なレベルを持つ検波信号ＨＤＥＴおよびロー検波信号ＬＤＥＴを得ることができ、検波出力のＳＮ比を改善することができる。
【００２７】
［第５の実施の形態］
次に、図７を参照して、本発明の第５の実施の形態にかかる差動包絡線検波回路１０について説明する。図７は、第５の実施の形態にかかる差動包絡線検波回路の構成を示すブロック図である。
本実施の形態は、前述した第１の実施の形態において、差動アンプ１２の後段に、差動信号ＣＭＯＳレベル変換回路１６を設けたものである。
【００２８】
差動信号ＣＭＯＳレベル変換回路１６は、差動アンプ１２で得られた差動信号である正相出力信号ＯＵＴおよび逆相出力信号ＯＵＴＸを入力とし、これらをＣＭＯＳレベルの出力信号ＣＯＵＴにレベル変換して出力する回路である。
通常、差動包絡線検波回路１０は、ＣＭＯＳＬＳＩ間の信号伝送用の受信回路として用いられる。したがって、本実施の形態によれば、差動アンプ１２で得られた差動信号がＣＭＯＳレベルの出力信号ＣＯＵＴに変換されるため、差動包絡線検波回路１０の出力をそのままＣＭＯＳＬＳＩに入力して利用することができる。
【００２９】
なお、本実施の形態において、差動アンプ１２と差動信号ＣＭＯＳレベル変換回路１６との間に、信号分離回路（１：Ｎ  ＤＭＵＸ：デマルチプレクサ）１７を挿入してもよい。
図８は、第５の実施の形態にかかる差動包絡線検波回路の他の構成を示すブロック図である。
信号分離回路１７は、差動アンプ１２で得られた差動信号を１：Ｎに分離して、ＣＭＯＳレベル変換回路１６に入力する機能を有している。
【００３０】
ベースバンド差動信号が高速である場合、差動信号ＣＭＯＳレベル変換回路１６の動作が追従できない場合があり、これについては、動作ベースバンドの動作周波数ｆ（Ｈｚ）を差動信号ＣＭＯＳレベル変換回路１６が追従できる周波数まで、信号分離回路１７で分周すればよい。
【００３１】
この際、差動アンプ１２で得られた差動信号からクロック成分を抽出するため、差動信号ＣＭＯＳレベル変換回路１６との間にクロックデータ再生回路ＣＤＲ（Clock Data Recovery）１８を設け、信号分離回路１７でのＤＭＵＸに必要なクロック成分を、クロックデータ再生回路ＣＤＲ１８から供給するようにしてもよい。
図９は、第５の実施の形態にかかる差動包絡線検波回路の他の構成を示すブロック図である。
【００３２】
なお、別な方式としては、上記クロック成分を送受信ＬＳＩ間で伝送して、そのクロックを用いてＤＭＵＸする方式もある。この場合、ベースバンド信号とクロック成分を伝送する際、両者を異なる周波数の高周波でそれぞれ変調すればよい。また、クロック成分を抽出しやすいように、ベースバンド信号はＬＢ（Ｌ＋Ｍ）Ｂ変換（Ｌ，Ｍは自然数）や、ＬＢ１Ｃ（Ｌは自然数）変換等の信号変換を施したほうがよい。
【００３３】
また、前述した各実施の形態において、各回路間は、それぞれにおいてＤＣレベルを最適化するため、コンデンサで容量結合する場合もある。
また、前述した差動アンプ１２、ローノイズアンプ１４，シングルエンドアンプ１５Ｈ，１５Ｌは、それぞれ単一の増幅器からなる構成だけでなく、複数の増幅器を多段接続した多段構成の増幅回路からなる場合もある。
【００３４】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
【符号の説明】
【００３５】
１０…差動包絡線検波回路、１１Ｈ…ハイレベル包絡線検波回路、１１Ｌ…ローレベル包絡線検波回路、１２…差動アンプ、１３Ｈ…ハイ側ローパスフィルタ、１３Ｌ…ロー側ローパスフィルタ、１４…ローノイズアンプ（ＬＮＡ）、１５Ｈ，１５Ｌ…シングルエンドアンプ、１６…差動信号ＣＭＯＳレベル変換回路、１７…信号分離回路、１８…クロックデータ再生回路、ＩＮ…入力信号、ＨＤＥＴ…ハイ検波信号、ＬＤＥＴ…ロー検波信号、ＯＵＴ…正相出力信号、ＯＵＴＸ…逆相出力信号。
【図１】
2014207630.tif 000003
【図２】
2014207630.tif 000004
【図３】
2014207630.tif 000005
【図４】
2014207630.tif 000006
【図５】
2014207630.tif 000007
【図６】
2014207630.tif 000008
【図７】
2014207630.tif 000009
【図８】
2014207630.tif 000010
【図９】
2014207630.tif 000011
【図１０】
2014207630.tif 000012
【手続補正書】
【提出日】平成25年6月12日(2013.6.12)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2014207630.tif 000013
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2014207630.tif 000014
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2014207630.tif 000015
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2014207630.tif 000016
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2014207630.tif 000017
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2014207630.tif 000018