(57)【要約】      （修正有）【課題】最終製品の大型化を招くことなく、プローブと電極との間で生じる接触抵抗の影響を極力抑えて検査を行うことができ、且つスクライブ領域が高機能化された半導体装置において良好に検査を行い得る検査装置及び製造方法を提供する。【解決手段】検査装置１は、半導体装置２０の製品領域２１に設けられた第１電極３１に接触させる第１プローブ１１と、スクライブ領域２２に設けられた第２電極３２に接触させる第２プローブ１２と、第３電極３３に接触させる第３プローブ１３とを備えている。更に、第１プローブ１１及び第２プローブ１２のいずれか一方のプローブを介して電流を流す又は電圧を印加する供給源４と、他方のプローブを介して電流又は電圧を検出する第１検出部５と、第３電極３３を介して第３プローブ１３に入力される信号を検出する第２検出部９とを有している。【選択図】図１
2014007372.tif 000002
【特許請求の範囲】
【請求項１】
回路部（４０）を備えた所定の製品領域（２１）と、前記製品領域（２１）の外側に形成されたスクライブ領域（２２）とが配されてなる半導体基板（２３）を備え、前記回路部（４０）からの信号が出力可能となるように前記製品領域（２１）に配置される第１電極（３１）と、前記第１電極（３１）に電気的に接続された構成で前記スクライブ領域（２２）に配置される第２電極（３２）と、前記スクライブ領域（２２）において前記回路部（４０）からの信号が入力されるように構成された電子部品（５０）と、前記回路部（４０）又は前記電子部品（５０）に接続された第３電極（３３）と、を備えた半導体装置（２０）を検査対象とし、
前記第１電極（３１）又は前記第２電極に接触させる第１プローブ（１１）と、
前記第２電極（３２）に接触させる第２プローブ（１２）と、
前記第３電極（３３）に接触させる第３プローブ（１３）と、
前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか一方のプローブを介して電流を流す又は電圧を印加する供給源（４）と、
前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか他方のプローブを介して電流又は電圧を検出する第１検出部（５）と、
前記第３電極（３３）を介して前記第３プローブ（１３）に入力される信号を検出する第２検出部（９）と、
を有することを特徴とする半導体装置の検査装置（１）。
【請求項２】
前記供給源（５）は、前記第１プローブ（１１）を介して電源電流を流す電流源からなり、
前記第１プローブ（１１）は、前記第１電極（３１）と接触して前記電源電流を流すフォース端子からなり、
前記第２プローブ（１２）は、電圧値を検出するためのセンス端子からなることを特徴とする請求項１に記載の半導体装置の検査装置（１）。
【請求項３】
前記半導体装置（２０）は、前記回路部（４０）が発振回路（４１）を有し、前記スクライブ領域（２２）には前記発振回路（４１）からの発振信号が入力されるバッファ回路（５２）が設けられ、前記バッファ回路（５２）からの信号が前記第３電極（３３）から出力されるようになっており、
前記第２検出部（９）は、前記第３プローブ（１３）が前記第３電極（３３）に接触した状態で、前記バッファ回路（５２）を介して前記第３プローブ（１３）に入力される発振信号を検出することを特徴とする請求項１又は請求項２に記載の半導体装置の検査装置（１）。
【請求項４】
前記半導体装置（２０）は、前記回路部（４０）において所定の低電圧信号を出力する低電圧出力回路（４３）が設けられ、前記スクライブ領域（２２）には前記低電圧出力回路（４３）からの前記低電圧信号が入力されるバッファ回路（５４）が設けられ、前記バッファ回路（５４）からの信号が前記第３電極（３３）から出力されるようになっており、
前記第２検出部（９）は、前記第３プローブ（１３）が前記第３電極（３３）に接触した状態で、前記バッファ回路（５４）を介して前記第３プローブ（１３）に入力される低電圧信号を検出することを特徴とする請求項１又は請求項２に記載の半導体装置の検査装置（１）。
【請求項５】
前記半導体装置（２０）は、前記回路部（４０）において所定の出力電圧を生成する電源回路（４５）が設けられ、前記スクライブ領域（２２）には前記電源回路（４５）からの出力電圧が印加される負荷抵抗（５６）が設けられ、前記第３電極（３３）は、前記負荷抵抗（５６）の一端側に接続され、前記スクライブ領域（２２）には、前記負荷抵抗（５６）の他端側に接続される構成で第４電極（３４）が設けられており、
前記第４電極（３４）に接触すると共に前記第４電極（３４）に基準低電圧を印加する第４プローブ（１４）を有し、
前記第２検出部（９）は、前記第３プローブ（１３）が前記第３電極（３３）に接触した状態で、前記負荷抵抗（５８）の一端側に印加される信号を検出することを特徴とする請求項１又は請求項２に記載の半導体装置の検査装置（１）。
【請求項６】
前記半導体装置（２０）は、前記回路部（４０）においてアナログ信号を出力するアナログ出力回路（４７）が設けられ、前記スクライブ領域（２２）には前記アナログ出力回路（４７）からの前記アナログ信号が印加される負荷抵抗（５８）が設けられており、
前記第３電極（３３）は、前記負荷抵抗（５８）の一端側又は他端側に接続されており、
前記第２検出部（９）は、前記第３プローブ（１３）が前記第３電極（３３）に接触した状態で、前記負荷抵抗（５８）の一端側又は他端側に印加される信号を検出することを特徴とする請求項１又は請求項２に記載の半導体装置の検査装置（１）。
【請求項７】
前記半導体装置（２０）の前記回路部（４０）には、前記第３電極（３３）を介して所定の出力電圧を出力する電源回路（４５）と、所定の信号を出力する信号発生回路（１４３）とが設けられ、
前記スクライブ領域（２２）には、外部からのオン信号及びオフ信号に応じて前記信号発生回路（１４３）と前記第３電極（３３）との間を導通状態と非導通状態とに切り替えるスイッチ（１５１）が設けられ、
前記第２検出部（９）は、前記第３プローブ（１３）が前記第３電極（３３）に接触した状態で、前記スイッチが前記導通状態のときに前記第３プローブ（１３）に入力される信号と、前記スイッチが前記非導通状態のときに前記第３プローブ（１３）に入力される信号とをそれぞれ検出することを特徴とする請求項１又は請求項２に記載の半導体装置の検査装置（１）。
【請求項８】
所定の出力電圧を生成する電源回路（４５）と、入力信号に応じた信号を発生する信号発生回路（１４５）とを備えた回路部（４０）を有する所定の製品領域（２１）と、前記製品領域（２１）の外側に形成されたスクライブ領域（２２）とが配されてなる半導体基板（２３）を備え、前記回路部（４０）からの信号が出力可能となるように前記製品領域（２１）に配置される第１電極（３１）と、前記第１電極（３１）に電気的に接続された構成で前記スクライブ領域（２２）に配置される第２電極（３２）と、前記信号発生回路（１４５）に接続される第３電極（１３３）と、前記スクライブ領域に配置されると共に外部からのオン信号及びオフ信号に応じて前記電源回路（４５）と前記第３電極（１３３）との間を導通状態と非導通状態とに切り替えるスイッチ（１５１）とを備えた半導体装置（２０）を検査対象とし、
前記第１電極（３１）又は前記第２電極に接触させる第１プローブ（１１）と、
前記第２電極（３２）に接触させる第２プローブ（１２）と、
前記第３電極（１３３）に接触させる第３プローブ（１１３）と、
前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか一方のプローブを介して電流を流す又は電圧を印加する供給源（４）と、
前記スイッチによって前記電源回路（４５）と前記第３電極（１３３）とが前記非導通状態に切り替えられた状態で前記第３プローブ（１１３）を介して電圧を印加する外部電源（１０１）と、
前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか他方のプローブを介して電流又は電圧を検出する第１検出部（５）と、
前記スイッチ（１５１）が前記導通状態に切り替えられて前記電源回路（４５）によって電源供給されているときに前記信号発生回路（１４５）から出力される信号と、前記スイッチ（１５１）が前記非導通状態に切り替えられて前記外部電源（１０１）によって電源供給されているときに前記信号発生回路（１４５）から出力される信号とを検出する第２検出部（１９０）と、
を有することを特徴とする半導体装置の検査装置（１）。
【請求項９】
定電流を発生させる電流発生回路（１４８）を備えた回路部（４０）を有する所定の製品領域（２１）と、前記製品領域（２１）の外側に形成されたスクライブ領域（２２）とが配されてなる半導体基板（２３）を備え、前記製品領域（２１）において前記電流発生回路（１４８）からの電流供給側に設けられた第１電極（２３１）と、前記製品領域（２１）において前記電流発生回路（１４８）に対する電源供給側に設けられた第２電極（２３２）と、前記第１電極（２３１）と電気的に接続され前記スクライブ領域（２２）に配置される１又は複数の第３電極（２３３）と、前記第２電極（２３２）と電気的に接続され前記スクライブ領域（２２）に配置される１又は複数の第４電極（２３４）と、を備えた半導体装置（２０）を検査対象とし、
前記第３電極（２３３）に接触させる１又は複数の第３プローブ（２１３）と、
前記第４電極（２３４）に接触させる１又は複数の第４プローブ（２１４）と、
前記第４プローブ（２１４）を介して電力を供給する外部電源（１０３）と、
前記第３プローブ（２１３）を介して電流を検出する検出部（１０５）と、
を有することを特徴とする半導体装置の検査装置（１）。
【請求項１０】
回路部（４０）を備えた所定の製品領域（２１）と、前記製品領域（２１）の外側に形成されたスクライブ領域（２２）とが配されてなる半導体基板（２３）を備え、前記回路部（４０）からの信号が出力可能となるように前記製品領域（２１）に配置される第１電極（３１）と、前記第１電極（３１）に電気的に接続された構成で前記スクライブ領域（２２）に配置される第２電極（３２）と、前記スクライブ領域（２２）において前記回路部（４０）からの信号が入力されるように構成された電子部品（５０）と、前記電子部品（５０）からの信号を出力する第３電極（３３）と、を備えた半導体装置（２０）を検査対象とし、
前記第１電極（３１）に接触させる第１プローブ（１１）と、前記第２電極（３２）に接触させる第２プローブ（１２）と、前記第３電極（３３）に接触させる第３プローブ（１３）と、電流を流す又は電圧を印加する供給源（４）と、電流又は電圧を検出する第１検出部（５）と、出力信号を検出する第２検出部（９）と、を備えた検査装置（１）を用い、
前記供給源（４）により、前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか一方のプローブを介して電流を流し又は電圧を印加すると共に、前記第１検出部（５）により、前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか他方のプローブを介して電流又は電圧を検出する第１の工程と、
前記第２検出部（９）により、前記第３プローブ（１３）からの出力信号を検出する第２の工程と、
前記第１の工程及び前記第２の工程の後に、前記半導体装置（２０）から前記スクライブ領域（２２）を除去することで前記製品領域（２１）の製品を得る第３の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
所定の出力電圧を生成する電源回路（４５）と、入力信号に応じた信号を発生する信号発生回路（１４５）とを備えた回路部（４０）を有する所定の製品領域（２１）と、前記製品領域（２１）の外側に形成されたスクライブ領域（２２）とが配されてなる半導体基板（２３）を備え、前記回路部（４０）からの信号が出力可能となるように前記製品領域（２１）に配置される第１電極（３１）と、前記第１電極（３１）に電気的に接続された構成で前記スクライブ領域（２２）に配置される第２電極（３２）と、前記信号発生回路（１０１）に接続される第３電極（１３３）と、前記スクライブ領域に配置されると共に外部からのオン信号及びオフ信号に応じて前記電源回路（４５）と前記第３電極（１３３）との間を導通状態と非導通状態とに切り替えるスイッチ（１５１）とを備えた半導体装置（２０）を検査対象とし、
前記第１電極（３１）又は前記第２電極に接触させる第１プローブ（１１）と、前記第２電極（３２）に接触させる第２プローブ（１２）と、前記第３電極（３３）に接触させる第３プローブ（１１３）と、電流を流す又は電圧を印加する供給源（４）と、電流又は電圧を検出する第１検出部（５）と、電圧を印加する外部電源（１０１）と、信号を検出する第２検出部（１９０）とを備えた検査装置（１）を用い、
前記供給源（４）により、前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか一方のプローブを介して電流を流し又は電圧を印加すると共に、前記第１検出部（５）により、前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか他方のプローブを介して電流又は電圧を検出する第１の工程と、
前記スイッチ（１５１）が前記導通状態に切り替えられて前記電源回路（４５）によって電源供給されているときに前記信号発生回路（１４５）から出力される信号を第２検出部（１９０）によって検出する第２の工程と、
前記スイッチによって前記電源回路（４５）と前記第３電極（１３３）とが前記非導通状態に切り替えられたときに、前記外部電源（１０１）により前記第３プローブ（１１３）を介して電圧を印加し、当該外部電源（１０１）によって電源供給されているときに前記信号発生回路（１４５）から出力される信号を前記第２検出部（１９０）によって検出する第３の工程と、
前記第１の工程、前記第２の工程、前記第３の工程の後に、前記半導体装置（２０）から前記スクライブ領域（２２）を除去することで前記製品領域（２１）の製品を得る第４の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
定電流を発生させる電流発生回路（１４８）を備えた回路部（４０）を有する所定の製品領域（２１）と、前記製品領域（２１）の外側に形成されたスクライブ領域（２２）とが配されてなる半導体基板（２３）を備え、前記製品領域（２１）において前記電流発生回路（１４８）からの電流供給側に設けられた第１電極（２３１）と、前記製品領域（２１）において前記電流発生回路（１４８）に対する電源供給側に設けられた第２電極（２３２）と、前記第１電極（２３１）と電気的に接続され前記スクライブ領域（２２）に配置される１又は複数の第３電極（２３３）と、前記第２電極（２３２）と電気的に接続され前記スクライブ領域（２２）に配置される１又は複数の第４電極（２３４）と、を備えた半導体装置（２０）を検査対象とし、
前記第３電極（２３３）に接触させる１又は複数の第３プローブ（２１３）と、前記第４電極（２３４）に接触させる１又は複数の第４プローブ（２１４）と、前記第４プローブ（２１４）を介して電力を供給する外部電源（１０３）と、前記第３プローブ（２１３）を介して電流を検出する検出部（１０５）とを備えた検査装置（１）を用い、
前記第４電極（２３４）に前記第４プローブ（２１４）を接触させ前記外部電源（１０３）により電力を供給した状態で前記電流発生回路（１４８）を動作させ、前記第３電極（２３３）に前記第３プローブ（２１３）を接触させた状態で前記検出部（１０５）により電流を検出する第１の工程と、
前記第１の工程の後に、前記半導体装置（２０）から前記スクライブ領域（２２）を除去することで前記製品領域（２１）の製品を得る第２の工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の検査装置及び製造方法に関するものである。
【背景技術】
【０００２】
特許文献１で開示される半導体装置の検査方法は、装置表面上に複数のパッドが形成されてなる半導体装置１０を検査対象としている。そして、この検査方法では、この半導体装置１０の複数のパッドにそれぞれプローブを立てて半導体装置１０の内部回路の測定を行う工程と、この工程で得られた測定値が異常を示す場合に複数のパッド内の互いに接続された少なくとも２つのパッドにそれぞれプローブを介して電流を流し、電流路のインピーダンスを求める工程とを行い、更に、この工程で求められたインピーダンスが所定の値よりも大きい場合に、プローブとパッドとの間の接触抵抗が増加したと判断してプローブの洗浄を行うようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３４３４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１で用いられる検査装置は、チップ内に設けられたパッド２にプローブ３０を立て、１つのプローブ（プローブ３０）に対して並列に電流源４０及び電圧計５０を接続することで、このプローブ３０とパッド２との間の接触抵抗を測定している。しかしながら、この検査装置のように、１つのプローブによって電流の供給及び電圧の検出を行う手法では、プローブを介して入出力される電気的信号に基づいてウェハ検査（例えば負荷電流特性などの測定等）を行う場合に、プローブとパッドとの間に生じる接触抵抗が測定誤差に大きく影響を及ぼすことが懸念される。特に、プローブを介して流れる負荷電流が大きい場合にはこのような測定誤差が一層問題になる。また、このような問題を回避するためには２つのプローブを同一のパッドに接触させるようにして電気的信号の入出力を行うことも考えられるが、この場合、チップ内に配されるパッドを大きくしなければならないため、チップ面積の増大を招いてしまう。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、最終製品の大型化を招くことなく、プローブと電極との間で生じる接触抵抗の影響を極力抑えて検査を行うことができ、且つスクライブ領域が高機能化された半導体装置において良好に検査を行い得る検査装置及び製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１の半導体装置の検査装置（１）は、
回路部（４０）を備えた所定の製品領域（２１）と、前記製品領域（２１）の外側に形成されたスクライブ領域（２２）とが配されてなる半導体基板（２３）を備え、前記回路部（４０）からの信号が出力可能となるように前記製品領域（２１）に配置される第１電極（３１）と、前記第１電極（３１）に電気的に接続された構成で前記スクライブ領域（２２）に配置される第２電極（３２）と、前記スクライブ領域（２２）において前記回路部（４０）からの信号が入力されるように構成された電子部品（５０）と、前記電子部品（５０）からの信号を出力する第３電極（３３）と、を備えた半導体装置（２０）を検査対象とし、
前記第１電極（３１）に接触させる第１プローブ（１１）と、
前記第２電極（３２）に接触させる第２プローブ（１２）と、
前記第３電極（３３）に接触させる第３プローブ（１３）と、
前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか一方のプローブを介して電流を流す又は電圧を印加する供給源（４）と、
前記第１プローブ（１１）及び前記第２プローブ（１２）のいずれか他方のプローブを介して電流又は電圧を検出する第１検出部（５）と、
前記第３電極（３３）を介して前記第３プローブ（１３）に入力される信号を検出する第２検出部（９）と、
を有することを特徴とする。
【発明の効果】
【０００７】
請求項１の発明では、製品領域に配置される第１電極に第１プローブを接触させ、スクライブ領域に配置される第２電極に第２プローブを接触させて検査を行うことができるため、電極とプローブとの間の接触抵抗をキャンセルしやすくなり、接触抵抗の影響を抑え易くなる。また、製品領域に設けられる第１電極とは別に第２電極を設け、第２プローブについてはこの第２電極に接触させるようにしているため、第１電極のサイズを低減しやすくなり、製品全体のサイズを抑え易くなる。
【０００８】
更に、スクライブ領域には製品領域に設けられた回路部からの信号を受ける電子部品が設けられており、検査装置では、第３プローブを介してこの電子部品からの信号を検出できるようになっているため、検査装置の一部の機能をスクライブ領域上に移した上で回路部の検査を行うことができる。特に、検査時に使用する部品（上記電子部品）を製品領域に配さずにスクライブ領域に配置しているため、検査時に使用する部品のために製品領域のスペースを割く必要が無く、最終製品全体の小型化を一層図りやすくなる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１実施形態に係る検査装置を概略的に説明する説明図である。
【図２】図２は、第２実施形態に係る検査装置を概略的に説明する説明図である。
【図３】図３は、第３実施形態に係る検査装置を概略的に説明する説明図である。
【図４】図４は、第４実施形態に係る検査装置を概略的に説明する説明図である。
【図５】図５は、他の実施形態に係る検査装置を概略的に説明する説明図である。
【図６】図６は、第５実施形態に係る検査装置を概略的に説明する説明図である。
【図７】図７は、第６実施形態に係る検査装置を概略的に説明する説明図である。
【図８】図８は、第７実施形態に係る検査装置を概略的に説明する説明図である。
【発明を実施するための形態】
【００１０】
[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
まず、図１等を参照し、検査対象となる半導体装置２０について説明する。図１に示す半導体装置２０は、回路部４０を備えた所定の製品領域２１と、製品領域２１の外側に形成されたスクライブ領域２２とが配されてなる半導体基板２３を備えている。なお、図１は、理解を容易にするために、スクライブ領域２２にハッチングを施して示している。
【００１１】
この半導体基板２３は、例えば単結晶シリコンからなる半導体ウエハに対して、公知の方法でＩＣ，ＬＳＩなどのチップが多数形成されており、これらがスクライブ領域２２（スクライブライン）によって区画された各製品領域２１にそれぞれ設けられている。なお、図１では、１つの区画の製品領域２１及びそれに隣接するスクライブ領域２２のみを示しているが、実際は半導体ウェハがスクライブ領域２２（スクライブライン）によって公知のレイアウトで多数の製品領域２１（チップ領域）に区画されている。また、図１では、各チップが個々に分割される前の半導体基板を示しており、後述する工程でスクライブ領域が切断されることにより、各チップが得られることとなる。
【００１２】
この半導体装置２０（各製品領域２１に分割される前の装置）は、各種素子や配線などによって構成される回路部４０が製品領域２１（チップ領域）に配置されており、この製品領域２１には、回路部４０に接続される複数の電極（第１電極３１やその他の電極３６，３４，３８など）が設けられている。また、回路部４０には、様々な電子回路が設けられており、図１の例では、回路部４０の一例として発振回路４１なども設けられている。
【００１３】
第１電極３１は、製品領域２１において回路部４０を構成する図示しない配線に接続されている。回路部４０において第１電極３１に接続される部分の回路構成は特に限定されるものではなく、後述する検査工程では、電流源４からその部分（回路部４０において第１電極３１に接続される部分）に対して電流が供給され、そのときの第２電極３２の電圧が電圧計５によって検出されるようになっている。また、電極３６，３８も同様であり、回路部４０を構成する図示しない他の配線に接続されている。また、電極３４は、発振回路４１の出力ラインに接続されており、発振回路４１からの出力信号（発振信号）が電極３４を介して外部に伝送されるようになっている。
【００１４】
半導体装置２０のスクライブ領域２２は、ＩＣやＬＳＩなどの最終製品にならずに除去される領域である。このスクライブ領域２２には、第２電極３２、第３電極３３や、他の電極３７，３９などが配置されており、更に、回路部４０からの信号が入力され得るように構成された電子部品５０が配置されている。図１の例では、電子部品５０がバッファ回路５２によって構成されており、このバッファ回路５２の入力側は発振回路４１からの出力ラインに接続されている。即ち、発振回路４１からの出力信号（発振信号）がバッファ回路５２に入力されるようになっている。また、バッファ回路５２からの出力ラインに接続される構成で第３電極３３が設けられている。
【００１５】
次に、検査装置１について説明する。
検査装置１は、複数のプローブが設けられてなるプローブカード２と、このプローブカード２の各プローブに接続される各端子を備えたパフォーマンスボード３とを備えている。プローブカード２には、先端が先鋭に構成された第１プローブ１１、第２プローブ１２、第３プローブ１３、第４プローブ１４などが設けられ、更に、他のプローブ１６，１７も設けられている。
【００１６】
第１プローブ１１は、第１電極３１と接触して電源電流を流すフォース端子として構成されており、第２プローブ１２は、第２電極３２の電圧値を検出するためのセンス端子として構成され、第２電極３２に接触するように用いられる。また、第３プローブ１３は、第３電極３３に接触させて用いるものであり、第４プローブ１４は、第４電極３４に接触させて用いるものである。また、他のプローブ１６，１７，１９は、それぞれ電極３６，３７，３９に接触させて使用するようになっている。
【００１７】
パフォーマンスボード３の各端子には、電流源４、電圧計５、周波数カウンタ６等が接続されている。電流源４は、供給源の一例に相当するものであり、例えば定電流源によって構成されている。この電流源４は、第１プローブ１１を介して電源電流を流すように構成されており、電流源４によって電流が供給されるときに第１電極３１を介して回路部４０内部（第１電極３１に接続される部分）に電流が流れるようになっている。また、電圧計５は、第１検出部の一例に相当し、第２電極３２に印加される電圧を第２プローブ１２を介して検出するように構成されており、本構成では、電流源４によって電流が供給されるときの第２電極３２の電圧（出力電圧）を電圧計５によって測定するように構成されており、回路部４０における第１電極３１からの出力電圧特性を検査するように構成されている。
【００１８】
本実施例では、フォース端子として構成される第１プローブ１１を回路部４０により近い第１電極３１に接触させて電源電流を供給し、センス端子として構成される第２プローブ１２をスクライブ領域２２の第２電極３２に接触させてこの第２電極３２の電圧値を検出し得るようになっている。
【００１９】
また、第３電極３３を介して第３プローブ１３に入力される信号を検出する第２検出部９が設けられている。具体的には、周波数カウンタ６によって第２検出部９が構成されており、この第２検出部９は、第３プローブ１３からの入力信号の周波数を測定する測定回路として機能している。例えば、回路部４０に対して電源が投入されているときに発振回路４１から発振信号が出力されるようになっており、この発振信号は、電極３４及び電極３５を介してバッファ回路５２に入力されるようになっている。そして、このバッファ回路５２を経て出力される発振信号は、第３電極３３及びプローブ１３を介して周波数カウンタ６に入力され、周波数カウンタ６によってこの発振信号の周波数が測定されるようになっている。
【００２０】
次に、図１に示す半導体装置の製造方法について説明する。
本実施形態に係る製造方法では、まず主面が複数のチップ領域に区画された半導体ウエハを用意する工程と、複数のチップ領域のそれぞれに半導体集積回路を形成する工程（検査対象物作成工程）を行い、半導体基板２３（半導体ウェハ）の製品領域２１（チップ領域）にＩＣ等の回路部４０を設けた形で半導体装置２０を製造する。なお、ウェハにおいて各製品領域２１（チップ領域）をスクライブ領域２２（スクライブライン）によって区分けした構成、及び各チップ領域に発振回路４１を備えた回路部４０（ＩＣ等）を形成する構成は公知の様々な方法を用いればよい。具体的には、例えばエッチングやフォトリソグラフィ等の一般的な半導体製造プロセスを行うことにより各電極３１〜３８及び配線層などを形成する。
【００２１】
上記工程（検査対象物作成工程）によって製造された半導体装置２０の具体的構成については、上述した通りであり、回路部４０からの信号が出力可能となるように製品領域２１に配置される第１電極３１と、第１電極３１に電気的に接続された構成でスクライブ領域２２に配置される第２電極３２と、スクライブ領域２２において回路部４０からの信号が入力されるように構成された電子部品５０と、電子部品５０からの信号を出力する第３電極３３と、を備えた構成となっている。
【００２２】
その後、上述の検査装置１を用い、上記半導体装置２０の回路部４０の電気的特性を検査する検査工程を行う。この工程に用いる検査装置１の具体的構成は上述した通りであり、第１電極３１に接触させる第１プローブ１１と、第２電極３２に接触させる第２プローブ１２と、第３電極３３に接触させる第３プローブ１３と、電流を流す電流源４と、電圧を検出する電圧計５と、出力信号を検出する第２検出部９とを備えた構成となっている。
【００２３】
この検査工程では、図１のように、上述の検査対象物作成工程で作成された半導体装置２０の第１電極３１に対して第１プローブ１１を接触させ、第２電極３２に対して第２プローブ１２を接触させ、第３電極３３に対して第３プローブ１３を接触させる。そして、電流源４により第１プローブ１１を介して所定の電流を供給し、電圧計５により、第２プローブ１２を介して第２電極３２の電圧を検出する。これにより、第１電極３１を介して電流を流しているときの第２電極３２の電圧特性を検査することができる。このように、電流源４により第１電極３１を介して電流を流しているときに電圧計５によって第２電極３２の電圧特性を検査する工程が第１の工程に相当する。
【００２４】
また、半導体装置２０は、例えば、第１電極３１、或いは他の電極３６〜３９を介して電力が供給されているときに発振回路４１が動作する構成となっており、このとき、発振回路４１から所定周波数の発振信号が出力されるようになっている。発振回路４１から出力される発振信号は、バッファ回路５２に入力され、このバッファ回路５２にて整形されて第３プローブ１３を介して出力されるようになっている。バッファ回路５２は、例えば公知のスリーステートバッファとして構成されており、制御信号がＨレベルのときには、発振回路４１からの入力がＨレベルのときにＨレベル信号が出力され、発振回路４１からの入力がＬレベルのときにＬレベル信号が出力されるようになっている。また、制御信号がＬレベルのときには、入力と出力が切り離され、ハイインピーダンス状態で保持される。なお、検査時の制御信号の状態はどのように設定してもよく、例えば検査時に制御信号がＨレベルで維持されるように構成されていてもよく、所定時期にＬレベルに変化するように構成されていてもよい。そして、第２検出部９では、第３プローブ１３から入力される信号（発振信号）の特性を検出する。具体的には、公知の周波数カウンタ６により、第３プローブ１３を介して入力される発振信号の周波数（即ち、バッファ回路５２から出力される信号の周波数）を測定する。なお、周波数カウンタ６によって第３プローブ１３からの出力信号を検出する工程が第２の工程の一例に相当する。
【００２５】
なお、第１〜第３プローブ１１〜１３以外の他のプローブ１４，１６，１７，１９については、接触する電極からの信号が入力されるように構成されていてもよく、接触する電極に対して電流の供給や電圧の印加を行うものであってもよい。なお、図１では、他のプローブ１４，１６，１７，１９に接続される測定装置等については図示を省略している。
【００２６】
上記のように検査工程を行った後、半導体装置２０を構成する半導体ウエハにおいて、スクライブ領域２２に沿って公知の方法でダイシングすることにより、複数の製品領域２１（チップ領域）のそれぞれを分割、個片化し、複数の半導体チップ（各製品領域２１）を取得する。この工程は、第３の工程の一例に相当し、第２電極３２、第３電極３３、バッファ回路５２等が配置されたスクライブ領域２２が半導体装置２０から除去されることになる。
【００２７】
本実施形態では、製品領域２１に配置される第１電極３１に第１プローブ１１を接触させ、スクライブ領域２２に配置される第２電極３２に第２プローブ１２を接触させて検査を行うことができるため、電極とプローブとの間の接触抵抗をキャンセルしやすくなり、接触抵抗の影響を抑え易くなる。また、製品領域２１に設けられる第１電極３１とは別に第２電極３２を設け、第２プローブ１２についてはこの第２電極３２に接触させるようにしているため、第１電極３１のサイズを低減しやすくなり、製品全体のサイズを抑え易くなる。
【００２８】
更に、スクライブ領域２２には製品領域２１に設けられた回路部４０からの信号を受ける電子部品５０が設けられており、検査装置１では、第３プローブ１３を介してこの電子部品５０からの信号を検出できるようになっているため、検査装置１の一部の機能をスクライブ領域上に移した上で回路部４０の検査を行うことができる。特に、検査時に使用する部品（上記電子部品）を製品領域２１に配さずにスクライブ領域２２に配置しているため、検査時に使用する部品のために製品領域２１のスペースを割く必要が無く、最終製品全体の小型化を一層図りやすくなる。本実施形態では、発振回路を備えた半導体装置２０を検査する上で、周波数測定精度を向上するための要素（発振回路の波形を成形する機能等）をスクライブ領域２２に持たせているため、検査装置１側での要素削減を図りつつ測定精度を高めることができる。
【００２９】
［第２実施形態］
次に、図２を参照し、第２実施形態について説明する。
図２の半導体装置２０は、発振回路４１に代えて低電圧出力回路４３を設けた点、バッファ回路５２に代えてバッファ回路５４を設けた点が第１実施形態の半導体装置２０（図１）と異なっている。また、第２検出部９として、周波数カウンタ６に代えてコンパレータ７を設けた点が第１実施形態の検査装置１（図１）と異なっている。これらの点以外は第１実施形態と同様であるため、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略する。
【００３０】
図２に示す半導体装置２０も、回路部４０を備えた所定の製品領域２１と、製品領域２１の外側に形成されたスクライブ領域２２とが配されてなる半導体基板２３を備えており、図２でも、理解を容易にするために、スクライブ領域２２にハッチングを施して示している。図２で用いられる半導体基板２３も、例えば単結晶シリコンからなる半導体ウエハに対して、公知の方法でＩＣ，ＬＳＩなどのチップが多数形成されており、これらがスクライブ領域２２（スクライブライン）によって区画された各製品領域２１にそれぞれ設けられている。なお、図２でも、１つの区画の製品領域２１及びそれに隣接するスクライブ領域２２のみを示しているが、実際は半導体ウェハがスクライブ領域２２（スクライブライン）によって公知のレイアウトで多数の製品領域２１（チップ領域）に区画されている。また、図２では、各チップが個々に分割される前の半導体基板を示しており、後述する工程でスクライブ領域が切断されることにより、各チップが得られることとなる。
【００３１】
この半導体装置２０（各製品領域２１に分割される前の装置）は、各種素子や配線などによって構成される回路部４０が製品領域２１（チップ領域）に配置されており、この製品領域２１には、回路部４０に接続される複数の電極（第１電極３１やその他の電極３６，３４，３８など）が設けられている。また、回路部４０には、様々な電子回路が設けられており、図２の例では、回路部４０の一例として低電圧出力回路４３なども設けられている。図２の構成では、低電圧出力回路４３が公知の定電圧回路として構成されており、低電圧出力回路４３からの出力ラインに電極３４が接続され、低電圧出力回路４３からの出力信号（低電圧信号）が電極３４を介して外部に伝送されるようになっている。
【００３２】
図２の半導体装置２０のスクライブ領域２２は、バッファ回路５４以外は第１実施形態と同様であり、図２のバッファ回路５４の入力側は低電圧出力回路４３からの出力ラインに接続されている。即ち、低電圧出力回路４３からの出力信号（発振信号）がバッファ回路５４に入力されるようになっている。また、バッファ回路５４からの出力ラインに接続される構成で第３電極３３が設けられている。
【００３３】
次に、図２の検査装置１について説明する。図２の検査装置１は、周波数カウンタ６に代えてコンパレータ７を設けた点以外は第１実施形態と同様であり、本構成でも、電流源４によって電流が供給されるときの第２電極３２の電圧（出力電圧）を電圧計５によって測定するように構成されており、回路部４０における第１電極３１からの出力電圧特性を検査するように構成されている。また、コンパレータ７は、第２検出部９として機能し、第３プローブ１３からの入力信号を所定の閾値電圧と比較している。例えば、回路部４０に対して電源が投入されているときに低電圧出力回路４３から低電圧信号（定電圧）が出力されるようになっており、この低電圧信号は、電極３４及び電極３５を介してバッファ回路５４に入力されるようになっている。そして、このバッファ回路５４を経て出力される低電圧信号は、第３電極３３及び第３プローブ１３を介してコンパレータ７に入力され、入力信号（低電圧信号）が閾値電圧以上であるか否かを確認できるようになっている。
【００３４】
次に、第２実施形態に係る半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、基本的に第１実施形態と同様であり、まず第１実施形態と同様の方法で検査対象物作成工程を行う。その後、図２の検査装置１を用い、上記半導体装置２０の回路部４０の電気的特性を検査する検査工程を行う。
【００３５】
この検査工程では、第１実施形態と同様の方法で、「第１の工程」を行う。即ち、図２のように、上述の検査対象物作成工程で作成された半導体装置２０の第１電極３１に対して第１プローブ１１を接触させ、第２電極３２に対して第２プローブ１２を接触させ、第３電極３３に対して第３プローブ１３を接触させる。そして、電流源４により第１プローブ１１を介して所定の電流を供給し、電圧計５により、第２プローブ１２を介して第２電極３２の電圧を検出する。これにより、第１電極３１を介して電流を流しているときの第２電極３２の電圧特性を検査することができる。
【００３６】
また、半導体装置２０は、例えば、第１電極３１、或いは他の電極３６〜３９を介して電力が供給されているときに低電圧出力回路４３が動作する構成となっており、このとき、低電圧出力回路４３から所定値の電圧信号が出力されるようになっている。低電圧出力回路４３から出力される低電圧信号は、バッファ回路５４に入力され、このバッファ回路５４にて整形されて第３プローブ１３を介して出力されるようになっている。バッファ回路５４は、例えば公知のレベルシフトバッファ（レベルシフト回路）として構成されており、入力電圧を所定電圧にレベル変換して出力するようになっている。このバッファ回路５４は、例えば、低電圧出力回路４３からの出力がＶ１のときに出力をＶ２に変換して出力するようになっており、第２検出部９では、第３プローブ１３から入力される信号（バッファ回路５４からの電圧信号）の特性を検出するようになっている。具体的には、公知のコンパレータ７により、第３プローブ１３を介して入力される電圧信号の電圧値と、予め設定された閾値電圧とを比較し、第３プローブ１３を介して入力される電圧信号の電圧値が閾値電圧以上であるか否かを検査することになる。このような工程、即ち、第３プローブ１３を介して入力される電圧信号の電圧値が閾値電圧以上であるか否かを検査する工程が「第２の工程」の一例に相当する。
【００３７】
上記のように検査工程を行った後には、第１実施形態と同様の方法で第３の工程を行う。即ち、半導体装置２０を構成する半導体ウエハにおいて、スクライブ領域２２に沿って公知の方法でダイシングすることにより、複数の製品領域２１（チップ領域）のそれぞれを分割、個片化し、複数の半導体チップ（各製品領域２１）を取得する。
【００３８】
以上のような本実施形態に係る構成、方法によっても、第１実施形態と同様の効果を奏することができる。また、本実施形態では、低電圧出力回路４３を備えた半導体装置２０を検査する上で、電圧測定精度を向上するための要素（コンパレータ７での閾値判定精度を高めるための要素）をスクライブ領域２２に持たせているため、検査装置１側での要素削減を図りつつ測定精度を高めることができる。
【００３９】
［第３実施形態］
次に、図３を参照し、第３実施形態について説明する。
図３の半導体装置２０は、発振回路４１に代えて電源回路４５を設けた点、バッファ回路５２に代えて負荷抵抗５６を設けた点、及び第３電極３３及び第４電極３４の配置が第１実施形態の半導体装置２０（図１）と異なっている。また、第２検出部９として、周波数カウンタ６に代えて電圧計８を設けた点、第４プローブ１４を介して第４電極３４を所定の基準低電圧（０Ｖ等）に維持している点が第１実施形態の検査装置１（図１）と異なっている。これらの点以外は第１実施形態と同様であるため、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略する。
【００４０】
図３に示す半導体装置２０も、回路部４０を備えた所定の製品領域２１と、製品領域２１の外側に形成されたスクライブ領域２２とが配されてなる半導体基板２３を備えており、図３でも、理解を容易にするために、スクライブ領域２２にハッチングを施して示している。この図３で用いられる半導体基板２３も、例えば単結晶シリコンからなる半導体ウエハに対して、公知の方法でＩＣ，ＬＳＩなどのチップが多数形成されており、これらがスクライブ領域２２（スクライブライン）によって区画された各製品領域２１にそれぞれ設けられている。この半導体装置２０（各製品領域２１に分割される前の装置）は、各種素子や配線などによって構成される回路部４０が製品領域２１（チップ領域）に配置されており、この製品領域２１には、回路部４０に接続される複数の電極（第１電極３１やその他の電極３３，３６，３８など）が設けられている。また、回路部４０には、様々な電子回路が設けられており、図３の例では、回路部４０の一例として電源回路４５なども設けられている。図３の構成では、電源回路４５が公知の電源回路として構成されておりこの電源回路４５からの出力ラインに第３電極３３が接続され、電源回路４５からの出力信号（出力電圧）が第３電極３３を介して外部に伝送されるようになっている。
【００４１】
図３の半導体装置２０のスクライブ領域２２は、負荷抵抗５６、第４電極３４以外は第１実施形態と同様であり、図３の構成では、スクライブ領域２２に負荷抵抗５６及び第４電極３４が設けられ、負荷抵抗５６の入力側は電源回路４５からの出力ラインに接続されている。そして、この構成では、製品領域２１に設けられた第３電極３３が、負荷抵抗５６の一端側に電気的に接続され、スクライブ領域２２に設けられた第４電極３４が負荷抵抗５６の他端側に電気的に接続されている。
【００４２】
次に、図３の検査装置１について説明する。図３の検査装置１は、周波数カウンタ６に代えて電圧計８、基準低電圧生成部（０Ｖ生成部）を設けた点以外は第１実施形態と同様であり、本構成でも、電流源４によって電流が供給されるときの第２電極３２の電圧（出力電圧）を電圧計５によって測定するように構成されており、回路部４０における第１電極３１からの出力電圧特性を検査するように構成されている。
【００４３】
また、電圧計８は、第２検出部９として機能し、第３プローブ１３からの入力電圧を測定するように構成され、基準低電圧生成部は、基準低電圧として例えば０Ｖの電圧を生成するように構成されている。この構成では、例えば、回路部４０に対して電源が投入されているときに電源回路４５から出力電圧（定電圧）が出力されるようになっており、この出力電圧は、電極３３及び電極３５を介して負荷抵抗５６に印加されるようになっている。また、負荷抵抗５６の他端側は、第４電極３４及び第４プローブ１４を介して基準低電圧生成部（０Ｖ生成部）に接続され、０Ｖ付近で維持されるようになっている。電圧計８は、このような検査状態（即ち、電源回路４５からの出力電圧が負荷抵抗５６に印加されている状態）において、第３電極３３の電圧を測定し得るように構成されている。
【００４４】
次に、第３実施形態に係る半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、基本的に第１実施形態と同様であり、まず第１実施形態と同様の方法で検査対象物作成工程を行う。その後、図３の検査装置１を用い、上記半導体装置２０の回路部４０の電気的特性を検査する検査工程を行う。
【００４５】
この検査工程では、第１実施形態と同様の方法で、「第１の工程」を行う。即ち、図３のように、上述の検査対象物作成工程で作成された半導体装置２０の第１電極３１に対して第１プローブ１１を接触させ、第２電極３２に対して第２プローブ１２を接触させる。そして、電流源４により第１プローブ１１を介して所定の電流を供給し、電圧計５により、第２プローブ１２を介して第２電極３２の電圧を検出する。これにより、第１電極３１を介して電流を流しているときの第２電極３２の電圧特性を検査することができる。
【００４６】
また、半導体装置２０は、例えば、第１電極３１、或いは他の電極３６〜３９を介して電力が供給されているときに電源回路４５が動作する構成となっており、このとき、電源回路４５から所定値の電源電圧が出力されるようになっている。検査装置１は、このように電源回路４５から所定値の電源電圧が出力されているときに、第４プローブ１４を第４電極３４に接触させて負荷抵抗５６の他端側を０Ｖ付近で維持し、このときの第３電極３３の電圧値を電圧計８によって測定することで、電源回路４５からの出力を検査する。このように電源回路４５からの出力を検査する工程が「第２の工程」の一例に相当することになる。
【００４７】
上記のように検査工程を行った後には、第１実施形態と同様の方法で第３の工程を行う。即ち、半導体装置２０を構成する半導体ウエハにおいて、スクライブ領域２２に沿って公知の方法でダイシングすることにより、複数の製品領域２１（チップ領域）のそれぞれを分割、個片化し、複数の半導体チップ（各製品領域２１）を取得する。
【００４８】
以上のような本実施形態に係る構成、方法によっても、第１実施形態と同様の効果を奏することができる。また、本実施形態では、電源回路４５を備えた半導体装置２０を検査する上で必要となる負荷抵抗をスクライブ領域２２に持たせているため、検査装置１側での要素削減を図りつつ良好に測定を行うことができる。
【００４９】
［第４実施形態］
次に、図４を参照し、第４実施形態について説明する。
図４の半導体装置２０は、発振回路４１に代えてアナログ出力回路４７を設けた点、バッファ回路５２に代えて負荷抵抗５８を設けた点、及び第３電極３３及び第４電極３４の配置が第１実施形態の半導体装置２０（図１）と異なっている。また、第２検出部９として、周波数カウンタ６に代えて電圧計８を設けた点、第５プローブ１５にコンデンサＣを接続している点、第４プローブ１４を介して第４電極３４を所定の基準低電圧（０Ｖ等）に維持している点が第１実施形態の検査装置１（図１）と異なっている。これらの点以外は第１実施形態と同様であるため、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略する。
【００５０】
図４に示す半導体装置２０も、回路部４０を備えた所定の製品領域２１と、製品領域２１の外側に形成されたスクライブ領域２２とが配されてなる半導体基板２３を備えており、図４でも、理解を容易にするために、スクライブ領域２２にハッチングを施して示している。この図４で用いられる半導体基板２３も、例えば単結晶シリコンからなる半導体ウエハに対して、公知の方法でＩＣ，ＬＳＩなどのチップが多数形成されており、これらがスクライブ領域２２（スクライブライン）によって区画された各製品領域２１にそれぞれ設けられている。この半導体装置２０（各製品領域２１に分割される前の装置）は、各種素子や配線などによって構成される回路部４０が製品領域２１（チップ領域）に配置されており、この製品領域２１には、回路部４０に接続される複数の電極（第１電極３１やその他の電極３３，３６，３８など）が設けられている。また、回路部４０には、様々な電子回路が設けられており、図４の例では、回路部４０の一例としてアナログ出力回路４７なども設けられている。図４の構成では、アナログ出力回路４７が公知のアナログ出力回路（例えば、センサからのアナログ信号を出力するセンサ回路、或いは、これ以外の周知のアナログ信号出力回路等）として構成されており、このアナログ出力回路４７からの出力ラインに第３電極３３が接続され、アナログ出力回路４７からの出力信号（出力電圧）が第３電極３３を介して外部に伝送されるようになっている。
【００５１】
図４の半導体装置２０のスクライブ領域２２は、負荷抵抗５８、第４電極３４以外は第１実施形態と同様であり、図４の構成では、スクライブ領域２２に負荷抵抗５８及び第４電極３４が設けられ、負荷抵抗５８の一端側（入力側）はアナログ出力回路４７からの出力ラインに接続されている。そして、この構成では、製品領域２１に設けられた第３電極３３が、負荷抵抗５８の一端側に電気的に接続され、スクライブ領域２２に設けられた第４電極３４が負荷抵抗５６の他端側に電気的に接続されている。
【００５２】
次に、図４の検査装置１について説明する。図４の検査装置１は、周波数カウンタ６に代えて電圧計８、コンデンサＣ、基準低電圧生成部（０Ｖ生成部）を設けた点以外は第１実施形態と同様であり、本構成でも、電流源４によって電流が供給されるときの第２電極３２の電圧（出力電圧）を電圧計５によって測定するように構成されており、回路部４０における第１電極３１からの出力電圧特性を検査するように構成されている。
【００５３】
また、電圧計８は、第２検出部９として機能し、第３プローブ１３からの入力電圧を測定するように構成され、基準低電圧生成部は、基準低電圧として例えば０Ｖの電圧を生成するように構成されている。また、コンデンサＣは、一方の電極が第５プローブ１５を介して負荷抵抗５８の一端側に接続されるようになっており、他方の電極がグランドに接続されている。この構成では、例えば、回路部４０に対して電源が投入されているときにアナログ出力回路４７からアナログ電圧（例えば、センサの検出値に対応するアナログ電圧など）が出力されるようになっており、この出力電圧は、電極３３及び電極３５を介して負荷抵抗５８に印加されるようになっている。また、負荷抵抗５８の他端側は、第４電極３４及び第４プローブ１４を介して基準低電圧生成部（０Ｖ生成部）に接続され、０Ｖ付近で維持されるようになっている。つまり、アナログ出力回路４７からの出力ラインに公知の並列ＲＣ回路が接続された構成となっており、電圧計８は、このような検査状態（即ち、アナログ出力回路４７からの出力ラインに公知の並列ＲＣ回路が接続され、アナログ出力回路４７からの出力電圧が負荷抵抗５８に印加されている状態）において、第３電極３３の電圧（アナログ出力回路４７と並列ＲＣ回路との間の電圧値）を測定し得るように構成されている。
【００５４】
次に、第４実施形態に係る半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、基本的に第１実施形態と同様であり、まず第１実施形態と同様の方法で検査対象物作成工程を行う。その後、図４の検査装置１を用い、上記半導体装置２０の回路部４０の電気的特性を検査する検査工程を行う。
【００５５】
この検査工程では、第１実施形態と同様の方法で、「第１の工程」を行う。即ち、図４のように、上述の検査対象物作成工程で作成された半導体装置２０の第１電極３１に対して第１プローブ１１を接触させ、第２電極３２に対して第２プローブ１２を接触させる。そして、電流源４により第１プローブ１１を介して所定の電流を供給し、電圧計５により、第２プローブ１２を介して第２電極３２の電圧を検出する。これにより、第１電極３１を介して電流を流しているときの第２電極３２の電圧特性を検査することができる。
【００５６】
また、半導体装置２０は、例えば、第１電極３１、或いは他の電極３６〜３９を介して電力が供給されているときにアナログ出力回路４７が動作する構成となっており、このとき、アナログ出力回路４７からアナログ電圧信号が出力されるようになっている。検査装置１は、このようにアナログ出力回路４７から所定値のアナログ電圧が出力されているときに、第４プローブ１４を第４電極３４に接触させて負荷抵抗５８の他端側を０Ｖ付近で維持すると共に、第５プローブ１５を第５電極３５に接触させて負荷抵抗５８の一端側とグランドとの間にコンデンサＣを配置し、このときの第３電極３３の電圧値を電圧計８によって測定することで、出力側に並列ＲＣ回路（フィルタ回路）が設けられているときのアナログ出力回路４７の出力特性を検査する。このように出力特性を検査する工程が「第２の工程」の一例に相当することになる。
【００５７】
上記のように検査工程を行った後には、第１実施形態と同様の方法で第３の工程を行う。即ち、半導体装置２０を構成する半導体ウエハにおいて、スクライブ領域２２に沿って公知の方法でダイシングすることにより、複数の製品領域２１（チップ領域）のそれぞれを分割、個片化し、複数の半導体チップ（各製品領域２１）を取得する。
【００５８】
以上のような本実施形態に係る構成、方法によっても、第１実施形態と同様の効果を奏することができる。また、本実施形態では、アナログ出力回路４７を備えた半導体装置２０を検査する上で必要となる負荷抵抗をスクライブ領域２２に持たせているため、検査装置１側での要素削減を図りつつ良好に測定を行うことができる。
【００５９】
［第５実施形態］
次に、図６を参照し、第５実施形態について説明する。
図６の半導体装置２０は、発振回路４１に代えて電源回路４５、スイッチ制御回路（スイッチ選択回路）１４１及び信号発生回路（デジタル回路）１４３を設けた点、バッファ回路５２に代えてスイッチ１５１を設けた点が第１実施形態の半導体装置２０（図１）と異なっている。また、図６の検査装置１は、第２検出部９として、周波数カウンタ６に代えて電圧計８を設けた点、外部制御回路１６０や外部電源１７１を設けた点などが第１実施形態の検査装置１（図１）と異なっている。なお、これらの点以外は第１実施形態と同様であるため、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略する。
【００６０】
まず、検査対象となる半導体装置２０について説明する。図６に示す半導体装置２０も、回路部４０を備えた所定の製品領域２１と、製品領域２１の外側に形成されたスクライブ領域２２とが配されてなる半導体基板２３を備えており、図６でも、理解を容易にするために、スクライブ領域２２にハッチングを施して示している。図６で用いられる半導体基板２３も、例えば単結晶シリコンからなる半導体ウエハに対して、公知の方法でＩＣ，ＬＳＩなどのチップが多数形成されており、これらがスクライブ領域２２（スクライブライン）によって区画された各製品領域２１にそれぞれ設けられている。なお、図６でも、１つの区画の製品領域２１及びそれに隣接するスクライブ領域２２のみを示しているが、実際は半導体ウェハがスクライブ領域２２（スクライブライン）によって公知のレイアウトで多数の製品領域２１（チップ領域）に区画されている。また、図６では、各チップが個々に分割される前の半導体基板を示しており、後述する工程でスクライブ領域が切断されることにより、各チップが得られることとなる。
【００６１】
また、本実施形態で検査対象となる半導体装置２０（各製品領域２１に分割される前の装置）も、各種素子や配線などによって構成される回路部４０が製品領域２１（チップ領域）に配置されており、回路部４０からの信号が出力可能となるように製品領域２１に配置される第１電極３１と、第１電極３１に電気的に接続された構成でスクライブ領域２２に配置される第２電極３２と、スクライブ領域２２において回路部４０からの信号が入力されるように構成された電子部品５０と、回路部４０及び電子部品５０に接続された第３電極３３とを備えている。そして、半導体装置２０の回路部４０には、様々な電子回路が設けられており、図６の例では、第３電極３３を介して所定の出力電圧を出力する電源回路４５と、後述するスイッチ１５１を制御するスイッチ制御回路（スイッチ制御回路）１４１と、所定の信号を出力する信号発生回路１４３とが設けられている。更に、スクライブ領域２２には、外部からのオン信号及びオフ信号に応じて信号発生回路１４３と第３電極３３との間を導通状態と非導通状態とに切り替えるスイッチ１５１が設けられている。
【００６２】
電源回路４５は、例えば公知の電源回路として構成されており、端子１７０に接続される所定の入力ラインを介して電力の供給を受け、且つ第３電極３３に接続される出力ラインから所定電圧を出力するように構成されている。この構成では、電源回路４５に電力が供給されているときに当該電源回路４５からの出力信号（例えば５Ｖの電圧）が電極３３を介して外部に印加されるようになっている。
【００６３】
スイッチ制御回路１４１は、半導体装置２０に配置された電源回路４５及びスイッチ１５１と、半導体装置２０の外部に設けられた外部制御回路１６０に電気的に接続されており、電源回路４５から電源が供給されると共に、外部制御回路１６０からの制御信号を受けてスイッチ１５１の開閉状態（オン・オフ状態）を切り替える動作を行うように構成されている。具体的には例えば、外部制御回路１６０からの制御信号の入力によりスイッチ制御回路１４１のレジスタにスイッチ１５１の開閉状態に関するデータが記憶され、このレジスタでの設定内容に基づいて所定時期にスイッチ制御回路１４１からスイッチ１５１に対しオン信号が出力され、別の所定時期にスイッチ制御回路１４１からスイッチ１５１に対しオフ信号が出力されるようになっている。
【００６４】
また、信号発生回路１４３は、例えば論理回路等を備えた公知のデジタル回路によって構成されており、製品領域２１に配置された電極３４に接続された入力ラインを介して当該電極３４と導通している。この信号発生回路１４３は、電極３４に駆動電圧が印加されるときに、当該駆動電圧が入力ラインを介して入力されて動作し、デジタル信号を出力するように構成されている。なお、信号発生回路１４３は、電力供給を受けて動作し、その動作時に信号を発生し得る回路であればよく、公知の様々なデジタル回路であってもよく、発振回路等のアナログ回路などであってもよい。或いはデジタル信号を扱うデジタル回路とアナログ信号を扱うアナログ回路とが混在した回路であってもよい。
【００６５】
また、図６の半導体装置２０のスクライブ領域２２は、スイッチ１５１以外は第１実施形態と同様の構成となっている。スクライブ領域２２には、トランジスタ等の半導体スイッチとして構成されるスイッチ１５１と、スイッチ１５１の一方側に接続される電極３５と、スイッチ１５１の他方側に接続される電極３８とが設けられており、電極３５は、上述の第３電極３３に接続されている。即ち、スイッチ１５１の一方側は、電極３５及び第３電極３３を介して電源回路４５からの出力ラインに接続されている。また、スイッチ１５１の他方側は、電極３８及び電極３４を介して信号発生回路１４３に対する入力ラインに接続されている。
【００６６】
図６のような構成（即ち、スクライブ領域２２の切断前の構成）では、スイッチ制御回路１４１からオン信号が出力されているときにスイッチ１５１がオン状態（電極３５と電極３８とを導通する導通状態）となり、スイッチ制御回路１４１からオフ信号が出力されているときにスイッチ１５１がオフ状態（電極３５と電極３８とを導通しない非導通状態）となる。また、端子１７０を介して電源回路４５に電力供給がなされることで電源回路４５が動作するようになっており、電源回路４５の動作時にスイッチ１５１がオン動作することで電源回路４５からの出力電圧が信号発生回路１４３に供給されるようになっている。また、電源回路４５の動作時にスイッチ１５１がオフ動作しているときには、電源回路４５からの出力電圧が信号発生回路１４３に供給されないようになっている。
【００６７】
次に、図６の検査装置１について説明する。図６の検査装置１は、周波数カウンタ６に代えて電圧計８を設けた点、スイッチ制御回路１４１に制御信号を送信し得る外部制御回路１６０を備えた点以外は第１実施形態と同様である。
【００６８】
この検査装置１にも、第１電極３１又は第２電極に接触させる第１プローブ１１と、第２電極３２に接触させる第２プローブ１２と、第３電極３３に接触させる第３プローブ１３と、第１プローブ１１及び第２プローブ１２のいずれか一方のプローブを介して電流を流す又は電圧を印加する供給源（電流源４）と、第１プローブ１１及び第２プローブ１２のいずれか他方のプローブを介して電流又は電圧を検出する第１検出部（電圧計５）とが設けられている。具体的には、第１実施形態と同様、電流源４によって電流が供給されるときの第２電極３２の電圧を電圧計５によって測定するように構成されており、回路部４０における第１電極３１からの出力電圧特性を検査するように構成されている。なお、製品領域２１では、第１電極３１に回路部４０の一部（図示略）が接続されており、例えば、電流源４によって電流が引かれるときに、当該回路部４０の一部に電流が流れ、電圧計５では、このように電流が流れるときの第２電極３２の電圧を検出し得るように構成されている。
【００６９】
更に、第３電極３３を介して第３プローブ１３に入力される信号を検出する第２検出部９が設けられている。具体的には、電圧計８が第２検出部９として機能しており、第３プローブ１３からの入力電圧（即ち、第３電極３３の電圧）を測定するように構成されている。この構成では、外部電源１７１により端子１７０を介して電源回路４５に電力が供給されているときに、電源回路４５から所定の定電圧（例えば５Ｖ）が出力電圧として出力される。そして、第３プローブ１３が第３電極３３に接触した状態のときに、スイッチ１５１が導通状態（オン状態）に切り替えられれると、この導通状態のときの第３電極３３の電圧が電圧計８によって検出される。即ち、電源回路４５と負荷（信号発生回路１４３）とを導通させた状態での第３電極３３の電圧を電圧計８によって検出することができる。また、第３プローブ１３が第３電極３３に接触した状態のときに、スイッチ１５１が非導通状態（オフ状態）に切り替えられれると、この非導通状態のときの第３電極３３の電圧が電圧計８によって検出される。
【００７０】
次に、第５実施形態に係る半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、基本的に第１実施形態と同様であり、まず第１実施形態と同様の方法で図６のような検査対象物（半導体装置２０）を作成する検査対象物作成工程を行う。その後、図６の検査装置１を用い、上記半導体装置２０の回路部４０の電気的特性を検査する検査工程を行う。
【００７１】
この検査工程では、第１実施形態と同様の方法で、「第１の工程」を行う。即ち、図６のように、上述の検査対象物作成工程で作成された半導体装置２０の第１電極３１に対して第１プローブ１１を接触させ、第２電極３２に対して第２プローブ１２を接触させる。そして、電流源４の動作により第１プローブ１１を介して所定の電流を流し、電圧計５により、第２プローブ１２を介して第２電極３２の電圧を検出する。これにより、第１電極３１を介して電流を流しているときの第２電極３２の電圧特性を検査することができる。
【００７２】
更に、第２検出部９により、第３プローブ１３からの出力信号を検出する「第２の工程」を行う。この第２の工程では、端子１７０に外部電源１７１を接続し、当該外部電源１７１により端子１７０に所定電圧を印加することで電源回路４５を動作させる。これにより電源回路４５が正常に動作すると、電源回路４５から第３電極３３側に所定の出力電圧（例えば５Ｖ）が出力されることになる。更に、外部制御回路１６０によりスイッチ制御回路１４１に対してオフ制御（スイッチ制御回路１４１からオフ信号が出力される制御）を行い、スイッチ１５１を非導通状態（オフ状態）に切り替える。そして、第３プローブ１３を第３電極３３に接触させ、電源回路４５から電圧が出力され且つスイッチ１５１が非導通状態（オフ状態）のときの第３電極３３の電圧を電圧計８によって検出する。このようにして、信号発生回路１４３が接続されないときに第３電極３３に印加される電圧を検出することができる。更に、外部制御回路１６０によりスイッチ制御回路１４１に対してオン制御（スイッチ制御回路１４１からオン信号が出力される制御）を行い、スイッチ１５１を導通状態（オン状態）に切り替える。そして、第３プローブ１３を第３電極３３に接触させた状態で、電源回路４５から電圧が出力され且つスイッチ１５１が導通状態（オフ状態）のときの第３電極３３の電圧を電圧計８によって検出する。このようにして、電源回路４５と信号発生回路１４３とが導通しているときに第３電極３３に印加される電圧を検出することができる。
【００７３】
上記のように検査工程を行った後には、第１実施形態と同様の方法で「第３の工程」を行う。即ち、半導体装置２０を構成する半導体ウエハにおいて、スクライブ領域２２に沿って公知の方法でダイシングすることにより、スクライブ領域２２を除去すると共に、複数の製品領域２１（チップ領域）のそれぞれを分割、個片化し、複数の半導体チップ（各製品領域２１）を取得する。
【００７４】
以上のような本実施形態に係る構成、方法によっても、第１実施形態と同様の効果を奏することができる。また、本実施形態では、電源回路４５を備えた半導体装置２０を検査する上で必要となり且つ製品では不要となるスイッチ１５１をスクライブ領域２２に予め持たせているため、製品領域２１及び検査装置１での要素削減を図りつつ良好に測定を行うことができる。
【００７５】
［第６実施形態］
次に、図７を参照し、第６実施形態について説明する。
図７の半導体装置２０は、発振回路４１に代えて、電源回路４５、スイッチ制御回路（スイッチ選択回路）１４１、ＡＤコンバータ（ＡＤ変換回路）１４５を設けた点、バッファ回路５２に代えてスイッチ１５１設けた点が第１実施形態の半導体装置２０（図１）と異なっている。また、周波数カウンタ６に代えて外部測定回路１９０を設けた点、第３プローブ１１３を介して第３電極１３３に所定の電圧を印加する外部電源１０１を設けた点、外部制御回路１６０、外部電源１７１、アナログ回路１８０を設けた点などが第１実施形態の検査装置１（図１）と異なっている。これらの点以外は第１実施形態と同様であるため、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略する。
【００７６】
図７に示す半導体装置２０も、回路部４０を備えた所定の製品領域２１と、製品領域２１の外側に形成されたスクライブ領域２２とが配されてなる半導体基板２３を備えており、図７でも、理解を容易にするために、スクライブ領域２２にハッチングを施して示している。図７で用いられる半導体基板２３も、例えば単結晶シリコンからなる半導体ウェハに対して、公知の方法でＩＣ，ＬＳＩなどのチップが多数形成されており、これらがスクライブ領域２２（スクライブライン）によって区画された各製品領域２１にそれぞれ設けられている。なお、図７でも、１つの区画の製品領域２１及びそれに隣接するスクライブ領域２２のみを示しているが、実際は半導体ウェハがスクライブ領域２２（スクライブライン）によって公知のレイアウトで多数の製品領域２１（チップ領域）に区画されている。また、図７では、各チップが個々に分割される前の半導体基板を示しており、後述する工程でスクライブ領域が切断されることにより、各チップが得られることとなる。
【００７７】
この半導体装置２０（各製品領域２１に分割される前の装置）は、各種素子や配線などによって構成される回路部４０が製品領域２１（チップ領域）に配置されており、更に、回路部４０に接続される構成で複数の電極が設けられている。例えば、回路部４０からの信号が出力可能となるように製品領域２１に配置される第１電極３１、第１電極３１に電気的に接続された構成でスクライブ領域２２に配置される第２電極３２、ＡＤコンバータ１４５に接続される第３電極１３３等が設けられており、更に、電極３６，３７，１３４，１３５，１３８，１３９等が設けられている。
【００７８】
回路部４０には、様々な電子回路が設けられており、図７の例では、回路部４０の一例として電源回路４５、スイッチ制御回路１４１、ＡＤコンバータ１４５などが設けられている。
【００７９】
電源回路４５は、第５実施形態と同様の電源回路であり、例えば公知の電源回路として構成されており、端子１７０に接続される所定の入力ラインを介して電力の供給を受け、且つ電極１３４に接続される出力ラインから所定電圧を出力するように構成されている。この構成でも、電源回路４５に電力が供給されているときに当該電源回路４５からの出力信号（例えば５Ｖの電圧）が電極１３４を介して外部に印加されるようになっている。
【００８０】
スイッチ制御回路１４１は、第５実施形態と同様の制御回路であり、半導体装置２０に配置された電源回路４５及びスイッチ１５１と、半導体装置２０の外部に設けられた外部制御回路１６０に電気的に接続されており、電源回路４５から電源が供給されると共に、外部制御回路１６０からの制御信号を受けてスイッチ１５１の開閉状態（オン・オフ状態）を切り替える動作を行うように構成されている。具体的には例えば、外部制御回路１６０からの制御信号の入力によりスイッチ制御回路１４１のレジスタにスイッチ１５１の開閉状態に関するデータが記憶され、このレジスタでの設定内容に基づいて所定時期にスイッチ制御回路１４１からスイッチ１５１に対しオン信号が出力され、別の所定時期にスイッチ制御回路１４１からスイッチ１５１に対しオフ信号が出力されるようになっている。
【００８１】
ＡＤコンバータ１４５（ＡＤ変換回路）は、「信号発生回路」の一例に相当し、入力信号に応じた信号を発生するように機能し、具体的には例えば、第３電極１３３からの入力ラインにて入力される電圧（アナログ信号）を基準電圧とし、電極１３９からの入力ラインにて入力される電圧（アナログ信号）を入力電圧として、基準電圧と入力電圧との差電圧をデジタル信号として出力するように構成されている。例えば、電源回路４５から所定電圧（例えば５Ｖ）が出力され、スイッチ１５１がオン状態のときには、電源回路４５からの出力電圧が、電極１３４、１３５、１３８、１３３を介してＡＤコンバータ１４５の一方の入力側に入力され、この出力電圧が基準電圧として扱われる。また、図７のように、ＡＤコンバータ１４５の他方の入力側に接続される電極１３９に対してアナログ回路１８０によりプローブ１１５を介してアナログ信号が入力されるときには、アナログ回路１８０から出力されるアナログ信号が入力電圧として入力され、この入力電圧と電極１３３に印加される基準電圧との差電圧がＡＤコンバータ１４５からデジタル信号として出力されることになる。
【００８２】
また、図７の半導体装置２０のスクライブ領域２２は、スイッチ１５１以外は第１実施形態と同様の構成となっている。スクライブ領域２２には、トランジスタ等の半導体スイッチとして構成されるスイッチ１５１と、スイッチ１５１の一方側に接続される電極１３５と、スイッチ１５１の他方側に接続される電極１３８とが設けられており、電極１３５は、電源回路４５の出力ラインに接続された上述の電極１３４に接続されている。即ち、スイッチ１５１の一方側は、電極１３５及び電極１３４を介して電源回路４５からの出力ラインに接続されている。また、スイッチ１５１の他方側は、電極１３８及び電極１３３を介してＡＤコンバータ１４５（信号発生回路）に対する入力ラインに接続されている。
【００８３】
更に図７の構成（即ち、スクライブ領域２２の切断前の構成）では、スイッチ１５１が外部からのオン信号及びオフ信号に応じて動作し、電源回路４５と第３電極１３３との間を導通状態と非導通状態とに切り替える。具体的には、スイッチ制御回路１４１からオン信号が出力されているときにスイッチ１５１がオン状態（電極１３５と電極１３８とを導通する導通状態）となり、スイッチ制御回路１４１からオフ信号が出力されているときにスイッチ１５１がオフ状態（電極１３５と電極１３８とを導通しない非導通状態）となる。また、端子１７０を介して電源回路４５に電力供給がなされることで電源回路４５が動作するようになっており、電源回路４５の動作時にスイッチ１５１がオン動作することで電源回路４５からの出力電圧がＡＤコンバータ１４５に入力されるようになっている。また、電源回路４５の動作時にスイッチ１５１がオフ動作しているときには、電源回路４５からの出力電圧がＡＤコンバータ１４５に入力されないようになっている。
【００８４】
次に、図７の検査装置１について説明する。図７の検査装置１は、周波数カウンタ６を設けていない点、端子１７０を介して所定の電圧を印加する外部電源１７１を設けた点、第３プローブ１１３を介して第３電極１３３に所定の電圧を印加する外部電源１０１を設けた点、プローブ１１５を介してＡＤコンバータ１４５に接続される電極１３８にアナログ信号を入力するアナログ回路１８０を設けた点、ＡＤコンバータ１４５から出力されるデジタル信号が入力され測定回路（外部測定回路）１９０を設けた点以外は第１実施形態と同様である。
【００８５】
この検査装置１にも、第１電極３１又は第２電極に接触させる第１プローブ１１と、第２電極３２に接触させる第２プローブ１２と、第１プローブ１１及び第２プローブ１２のいずれか一方のプローブを介して電流を流す又は電圧を印加する供給源（電流源４）と、第１プローブ１１及び第２プローブ１２のいずれか他方のプローブを介して電流又は電圧を検出する第１検出部（電圧計５）とが設けられている。具体的には、第１実施形態と同様、電流源４によって電流が供給されるときの第２電極３２の電圧を電圧計５によって測定するように構成されており、回路部４０における第１電極３１からの出力電圧特性を検査するように構成されている。この構成でも、製品領域２１において、第１電極３１に回路部４０の一部（図示略）が接続されており、例えば、電流源４によって電流が引かれるときに、当該回路部４０の一部に電流が流れ、電圧計５では、このように電流が流れるときの第２電極３２の電圧を検出し得るように構成されている。
【００８６】
更に、第３電極１３３に接触させる第３プローブ１１３と、第４電極１３９に接触させる第４プローブ１１５と、第３プローブ１１３を介して電圧を印加する外部電源１０１と、第４プローブ１１５を介してアナログ信号（アナログ電圧）を印加するアナログ回路１８０と、ＡＤコンバータ１４５（信号発生回路）からの信号を検出する外部測定回路１９０とが設けられている。
【００８７】
外部電源１０１は、電源回路４５からの出力電圧と同電圧（例えば５Ｖ）を出力するように構成されている。また、アナログ回路１８０は、発振信号などの各種アナログ信号（アナログ電圧）を出力する公知回路として構成されている。
【００８８】
次に、第６実施形態に係る半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、基本的に第１実施形態と同様であり、まず第１実施形態と同様の方法で図７のような検査対象物（半導体装置２０）を作成する検査対象物作成工程を行う。その後、図７の検査装置１を用い、上記半導体装置２０の回路部４０の電気的特性を検査する検査工程を行う。
【００８９】
この検査工程では、第１実施形態と同様の方法で、「第１の工程」を行う。即ち、図７のように、上述の検査対象物作成工程で作成された半導体装置２０の第１電極３１に対して第１プローブ１１を接触させ、第２電極３２に対して第２プローブ１２を接触させる。そして、電流源４により第１プローブ１１を介して所定の電流を流し、電圧計５により、第２プローブ１２を介して第２電極３２の電圧を検出する。これにより、第１電極３１を介して電流を流しているときの第２電極３２の電圧特性を検査することができる。
【００９０】
更に、第２検出部９により、第３プローブ１３からの出力信号を検出する「第２の工程」を行う。この第２の工程では、端子１７０に外部電源１７１を接続し、当該外部電源１７１により端子１７０に所定電圧を印加することで電源回路４５を動作させる。これにより電源回路４５が正常に動作すると、電源回路４５から電極１３４側に所定の出力電圧（例えば５Ｖ）が出力されることになる。
【００９１】
ここで、まず外部制御回路１６０によりスイッチ制御回路１４１に対してオフ制御（スイッチ制御回路１４１からオフ信号が出力される制御）を行い、スイッチ１５１を非導通状態（オフ状態）に切り替える。そして、第３プローブ１１３を第３電極１３３に接触させ、外部電源１０１によって第３電極１３３を介してＡＤコンバータ１４５の一方の入力端子側に所定電圧（例えば５Ｖ）を入力する。即ち、外部電源１０１は、スイッチ１５１によって電源回路４５と第３電極１３３とが非導通状態に切り替えられた状態で第３プローブ１１３を介して電圧を印加するように機能する。更に、第４プローブ１１５を電極１３９に接触させ、アナログ回路１８０によって電極１３９を介してＡＤコンバータ１４５の他方の入力端子側にアナログ信号（アナログ電圧）を入力する。そして、このような状態（即ち、ＡＤコンバータ１４５の一方の入力端子側に外部電源１０１からの基準電圧が入力され、ＡＤコンバータ１４５の他方の入力端子側にアナログ回路１８０からのアナログ信号（アナログ電圧）が入力された状態）のときにＡＤコンバータ１４５で生成されたデジタル信号（即ち、基準電圧と入力電圧の差電圧をアナログ‐デジタル変換して生成されたデジタル信号）を外部測定回路１９０で測定する。このように、第２検出部に相当する外部測定回路１９０は、スイッチ１５１が非導通状態に切り替えられて外部電源１０１によって電源供給されているときにＡＤコンバータ１４５（信号発生回路）から出力される信号を測定し、検出するように機能する。
【００９２】
更に、外部制御回路１６０によりスイッチ制御回路１４１に対してオン制御（スイッチ制御回路１４１からオン信号が出力される制御）を行い、スイッチ１５１を導通状態（オン状態）に切り替える。この状態では、電源回路４５とＡＤコンバータ１４５の一方の入力端子が導通するため、当該一方の入力端子には電源回路４５からの出力電圧が基準電圧として入力される。また、この状態でも、第４プローブ１１５を電極１３９に接触させ、アナログ回路１８０によって電極１３９を介してＡＤコンバータ１４５の他方の入力端子側にアナログ信号（アナログ電圧）を入力する。そして、このような状態（即ち、ＡＤコンバータ１４５の一方の入力端子側に電源回路４５からの出力電圧（基準電圧）が入力され、ＡＤコンバータ１４５の他方の入力端子側にアナログ回路１８０からのアナログ信号（アナログ電圧）が入力された状態）のときにＡＤコンバータ１４５で生成されたデジタル信号（即ち、基準電圧と入力電圧の差電圧をアナログ‐デジタル変換して生成されたデジタル信号）を外部測定回路１９０で測定する。このように、第２検出部に相当する外部測定回路１９０は、スイッチ１５１が導通状態に切り替えられて電源回路４５によって電源供給されているときにＡＤコンバータ１４５（信号発生回路）から出力される信号を検出する機能も有する。
【００９３】
上記のように検査工程を行った後には、第１実施形態と同様の方法で第３の工程を行う。即ち、半導体装置２０を構成する半導体ウエハにおいて、スクライブ領域２２に沿って公知の方法でダイシングすることにより、複数の製品領域２１（チップ領域）のそれぞれを分割、個片化し、複数の半導体チップ（各製品領域２１）を取得する。
【００９４】
以上のような本実施形態に係る構成、方法によっても、第１実施形態と同様の効果を奏することができる。また、本実施形態では、スイッチ１５１が開状態及び閉状態にあるときのアナログ‐デジタル変換精度を測定することで、外部電源１０１を基準電圧とする場合のアナログ‐デジタル変換結果と、外部電源１０１を基準電圧とする場合のアナログ‐デジタル変換結果とを比較することができ、電源回路４５が正常に機能しているか否か等を検査することができる。また、本実施形態では、電源回路４５を備えた半導体装置２０を検査する上で必要となり且つ製品としては不要となるスイッチ１５１をスクライブ領域２２に持たせているため、製品領域２１及び検査装置１での要素削減を図りつつ良好に測定を行うことができる。
【００９５】
［第７実施形態］
次に、図８を参照し、第７実施形態について説明する。
図８の半導体装置２０は、発振回路４１に代えて制御回路１４７、定電流回路１４８及びトランジスタ１４９を設けた点、バッファ回路５２を省略した点、電極（３１〜３９）の代わりに電極（２３１〜２３４）を設けた点、プローブ（１１〜１９）の代わりにプローブ（２１１〜２１４）を設けた点、外部電源１０３及び電流計１０５を設けた点などが第１実施形態の検査装置１（図１）と異なっている。これらの点以外は第１実施形態と同様であるため、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略する。
【００９６】
図８に示す半導体装置２０も、回路部４０を備えた所定の製品領域２１と、製品領域２１の外側に形成されたスクライブ領域２２とが配されてなる半導体基板２３を備えており、図８でも、理解を容易にするために、スクライブ領域２２にハッチングを施して示している。図８で用いられる半導体基板２３も、例えば単結晶シリコンからなる半導体ウェハに対して、公知の方法でＩＣ，ＬＳＩなどのチップが多数形成されており、これらがスクライブ領域２２（スクライブライン）によって区画された各製品領域２１にそれぞれ設けられている。なお、図８でも、１つの区画の製品領域２１及びそれに隣接するスクライブ領域２２のみを示しているが、実際は半導体ウェハがスクライブ領域２２（スクライブライン）によって公知のレイアウトで多数の製品領域２１（チップ領域）に区画されている。また、図８では、各チップが個々に分割される前の半導体基板を示しており、後述する工程でスクライブ領域が切断されることにより、各チップが得られることとなる。
【００９７】
この半導体装置２０（各製品領域２１に分割される前の装置）は、各種素子や配線などによって構成される回路部４０が製品領域２１（チップ領域）に配置されており、この製品領域２１には、回路部４０に接続される複数の電極（第１電極２３１、第２電極２３２）が設けられている。
【００９８】
また、回路部４０には、様々な電子回路が設けられており、図８の例では、回路部４０の一例として制御回路１４７、定電流回路１４８及びトランジスタ１４９なども設けられている。図８の構成では、定電流回路１４８が定電流を発生させる公知の定電流回路として構成されており、トランジスタ１４９は、例えば、公知のＭＯＳトランジスタなどによって構成され、例えば高電位側の端子が第１電極２３１に接続され、低電位側の端子が第２電極２３２及び定電流回路１４８に接続され、ゲートは定電流回路１４８に接続されている。即ち、第１電極２３１は、製品領域２１において電流発生回路による低電位側（電流供給側）に設けられ、第２電極は、製品領域２１において電流発生回路に対する電源供給側に設けられている。このような定電流回路１４８とトランジスタ１４９とによってカレントミラー回路が構成されている。そして、このカレントミラー回路が「電流発生回路」の一例に相当し、第２電極２３２に所定電圧が印加されたときに、トランジスタ１４９のドレインソース間に定電流（大電流）を流すように機能している。なお、トランジスタ１４９は、ＩＧＢＴなどであってもよい。
【００９９】
また、制御回路１４７は、製品領域２２の外部に設けられる外部制御回路１６１からの制御信号に基づいて動作し、所定の信号を定電流回路１４８に出力して、当該定電流回路１４８の動作を制御するように構成されている。具体的には、外部制御回路１６１から制御回路１４７に対してオン動作を指示する制御信号が出力されたとき、制御回路１４７は、第２電極２３２に電源供給がなされていることを条件として定電流回路１４８を駆動して定電流を流し、これに応じてトランジスタ１４９に定電流が流れるようになっている。また、外部制御回路１６１から制御回路１４７に対してオフ動作を指示する制御信号が出力されているときには、制御回路１４７は、定電流回路１４８を駆動せず、このときトランジスタ１４９には定電流が流れないことになる。
【０１００】
図８の半導体装置２０のスクライブ領域２２は、複数の第３電極２３３及び第４電極３４（本実施形態では各３つ）が設けられている。そして、複数の第３電極２３３は互いに導通し、更に第１電極２３１と導通した構成で配置されている。また、複数の第４電極２３４は互いに導通し、更に第２電極２３２と導通した構成で配置されている。
【０１０１】
次に、図８の検査装置１について説明する。図８の検査装置１は、第３電極２３３に接触させる複数の第３プローブ２１３と、第４電極２３４に接触させる複数の第４プローブ２１４とを備えている。また、第２電極２３２に接触させる第２プローブ２１２と、第１電極２３１に接触させる第１プローブ２１１も設けられている。更に、第２プローブ２１２及び第４プローブ２１４を介して電力を供給する外部電源１０３と、第１プローブ２１１及び第３プローブ２１３を介して電流を検出する検出部１０５とを備えている。外部電源１０３は、所定電圧を印加する公知の電源として構成されている。また、検出部１０５は、公知の電流計として構成されている。
【０１０２】
次に、第７実施形態に係る半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、基本的に第１実施形態と同様であり、まず第１実施形態と同様の方法で図８のような検査対象物（半導体装置２０）を作成する検査対象物作成工程を行う。その後、図８の検査装置１を用い、上記半導体装置２０の回路部４０の電気的特性を検査する検査工程を行う。
【０１０３】
この検査工程の「第１の工程」では、まず、図８に示すように、上述の検査対象物作成工程で作成された半導体装置２０の第２電極２３２に対して第２プローブ２１２を接触させ、３つの第４電極２３４に対して３つの第４プローブ２１４を接触させる。更に、第１電極２３１に対して第１プローブ２１１を接触させ、３つの第３電極２３３に３つの第３プローブ（２１３）を接触させる。
【０１０４】
このように、第１電極２３１に対して第１プローブ２１１を接触させ且つ３つの第３電極２３３に３つの第３プローブ２１３を接触させた状態でこれら第１プローブ２１１及び第３プローブ２１３の下流側に検出部１０５（電流計）を接続し、更に、第２電極２３２に対して第２プローブ２１２を接触させ且つ３つの第４電極２３４に３つの第４プローブ２１４を接触させた状態で、これら第２プローブ２１２及び第４プローブ２１４を介して外部電源１０３により所定電圧を印加する。そして、このような状態で、外部制御回路１６１によってオン制御を指示する制御信号を出力することで制御回路１４７によって定電流回路１４８を動作させ、トランジスタ１４９のドレインソース間に定電流を流す。そして、この定電流を、検出部１０５（電流計）によって測定する。
【０１０５】
上記のように検査工程を行った後には、第１実施形態と同様の方法で第２の工程を行う。即ち、半導体装置２０を構成する半導体ウエハにおいて、スクライブ領域２２に沿って公知の方法でダイシングすることにより、複数の製品領域２１（チップ領域）のそれぞれを分割、個片化し、複数の半導体チップ（各製品領域２１）を取得する。
【０１０６】
以上のような本実施形態に係る構成、方法によって、検査時に使用する電極（上記第３電極及び第４電極）を製品領域に配さずにスクライブ領域に配置しているため、検査時にこれらの電極のために製品領域のスペースを割く必要が無く、最終製品全体の小型化を一層図りやすくなる。また、定電流回路１４８の動作によって生じさせた大電流を製品状態で測定する場合に、耐久性の観点からプローブ１つ当たりの許容電流に制限を設ける必要があるが、本実施形態では、入力側として複数（本実施形態では３つ）の第３プローブ２１３と、出力側として複数（本実施形態では３つ）の第４プローブ２１４とが設けられる構成とすることで、大電流の測定を行うことが可能となる。そして、これら第３プローブ２１３及び第４プローブ２１４は、スクライブ領域２２に設けられるため、検査装置１側での要素削減を図りつつ良好に電流値の測定を行うことができる。
【０１０７】
［他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【０１０８】
上記第１〜第６実施形態では、電流源４により、第１プローブ１１を介して電流を流すように構成したが、電流源４が、第２プローブを介して電流を流すようにしてもよい。この場合、電圧計５は、第１プローブ１１を介して電圧を検出すればよい。
【０１０９】
上記第１〜第６実施形態では、検査装置の例として、第１プローブ１１及び第２プローブ１２のいずれか一方のプローブを介して電流を流し、第１プローブ１１及び第２プローブ１２のいずれか他方のプローブを介して電圧を検出する例を示したが、例えば、第１プローブ１１及び第２プローブ１２のいずれか一方のプローブを介して電圧を印加し、第１プローブ１１及び第２プローブ１２のいずれか他方のプローブを介して電流を検出するような構成であってもよい。
【０１１０】
第４実施形態の一例として図４の例を示したが、図５のような半導体装置２０に対し、図５のような検査装置１を用いて検査を行うようにしてもよい。図５の例は、検査装置の構成のみ（より詳しくは、第３プローブ１３、第４プローブ１４に接続される部分の構成を異ならせた点、及び第５プローブ１５を省略した点のみ）が図４の例とは異なっている。なお、この例でも、検査対象物作成工程、第１の工程、第３の工程については第４実施形態と同様に行われる。
図５の例でも、半導体装置２０は、例えば、第１電極３１、或いは他の電極３６〜３９を介して電力が供給されているときにアナログ出力回路４７が動作する構成となっており、このとき、アナログ出力回路４７から第３電極３３側にアナログ電圧信号が出力されるようになっている。検査装置１は、このようにアナログ出力回路４７から所定値のアナログ電圧が出力されているときに、第３プローブ１３を第３電極３３に接触させると共に、第４プローブ１４を第４電極３４に接触させて負荷抵抗５８の他端側とグランドとの間にコンデンサＣを配置し、このときの第４電極３４の電圧値を電圧計８によって測定することで、出力側に直列ＲＣ回路（フィルタ回路）が設けられているときのアナログ出力回路４７の出力特性を検査する。このように出力特性を検査する工程が「第２の工程」の一例に相当することになる。
【０１１１】
また、上記第５実施形態では、信号発生回路１４３として、デジタル回路を用いる構成を示したが、アナログ回路など、その他の様々な信号を発生する回路を用いる構成としてもよい。
【符号の説明】
【０１１２】
１…検査装置
４…電流源（供給源）
５…電圧計（第１検出部）
９…第２検出部
１１，１１１，２１１…第１プローブ
１２，１１２，２１２…第２プローブ
１３，１１３，２１３…第３プローブ
１４，２１４…第４プローブ
２０…半導体装置
２１…製品領域
２２…スクライブ領域
２３…半導体基板
３１，１３１，２３１…第１電極
３２，１３２，２３２…第２電極
３３，１３３，２３３…第３電極
３４，２３４…第４電極
４０…回路部
４１…発振回路
４３…低電圧出力回路
４５…電源回路
４７…アナログ出力回路
５０…電子部品
５２，５４…バッファ回路
５６，５８…負荷抵抗
１０１，１０３…外部電源
１０５…検出部
１４３…デジタル回路（信号発生回路）
１４５…ＡＤコンバータ（ＡＤ変換回路）
１４６…測定回路
１４８…定電流回路
１４９…トランジスタ
１５１…切替回路
【図１】
2014007372.tif 000003
【図２】
2014007372.tif 000004
【図３】
2014007372.tif 000005
【図４】
2014007372.tif 000006
【図５】
2014007372.tif 000007
【図６】
2014007372.tif 000008
【図７】
2014007372.tif 000009
【図８】
2014007372.tif 000010