(57)【要約】【課題】３次元積層半導体装置において、電気的ショートや漏洩を防止しつつ、半導体チップの表面から放出される熱をさらに効率的に排出することができる。【解決手段】本発明の３次元積層半導体装置は積層された複数の半導体チップ１０１及び１０２を備える。少なくとも一の半導体チップ１０１は、隣り合う半導体チップ１０２の表面２０に対向する実装面３０の側に、半田バンプを有する。半田バンプは、表面２０を通じて、一の半導体チップ１０１以外の他の半導体チップ１０２と接続する実半田バンプ５０を含み、表面２０はキャビティ１０を有する。【選択図】図１
2014170892.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の半導体チップを備え、
少なくとも一の前記半導体チップは、隣り合う前記半導体チップの表面に対向する実装面の側に、半田バンプを有し、
前記半田バンプは、前記表面を通じて、前記一の半導体チップ以外の他の前記半導体チップと接続する実半田バンプを含み、
前記表面は前記実半田バンプと対向しないキャビティを有する、
３次元積層半導体装置。
【請求項２】
前記半田バンプは、前記他の半導体チップと接続しないダミー半田バンプをさらに含み、
前記ダミー半田バンプは前記キャビティに対向する、
請求項１に記載の３次元積層半導体装置。
【請求項３】
前記半田バンプは、前記表面と接しないダミー半田バンプをさらに含み、
前記ダミー半田バンプは前記キャビティに対向する、
請求項１に記載の３次元積層半導体装置。
【請求項４】
前記キャビティの開口面の外縁と前記ダミー半田バンプとが、キャビティ内に通ずる流路を形成し、
前記流路の最も細い断面は、前記開口面よりも小さい、
請求項２又は３に記載の３次元積層半導体装置。
【請求項５】
前記ダミー半田バンプの先端は、前記キャビティ内に位置する、
請求項２又は３に記載の３次元積層半導体装置。
【請求項６】
前記積層する方向と平行な方向から見て、前記ダミー半田バンプの外縁の少なくとも一部が、前記キャビティの開口面の外縁の外側にある、
請求項２〜５のいずれかに記載の３次元積層半導体装置。
【請求項７】
前記一の半導体チップはさらに、前記実装面と反対側の表面に前記キャビティを有する、
請求項２〜６のいずれかに記載の３次元積層半導体装置。
【請求項８】
前記隣り合う半導体チップはさらに、前記表面と反対側の実装面に前記ダミー半田バンプを有する、
請求項２〜７のいずれかに記載の３次元積層半導体装置。
【請求項９】
請求項１〜８のいずれかに記載の３次元積層半導体装置と、
前記複数の半導体チップの間の空間を流動する冷媒と、
前記３次元積層半導体装置及び前記冷媒を収容する外部ケースと、を備える半導体モジュール。
【請求項１０】
請求項９に記載の半導体モジュールと、
前記半導体モジュールに接続する熱交換器と、を備えるコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は３次元積層半導体装置に関する。
【背景技術】
【０００２】
半導体装置の一つに、複数の半導体チップを積層した３次元積層半導体装置がある。３次元積層半導体装置の一つに、複数の半導体チップとしてＬＳＩを有する３次元積層ＬＳＩがある。
【０００３】
かかる半導体装置は図７に示すように、図中の上層の半導体チップ９１と、図中の下層の半導体チップ９２とを有する。上層の半導体チップ９１の実装面３０には電極３５が接している。電極３５の表面には半田バンプ４９が接している。下層の半導体チップ９２は上層の半導体チップ９１の実装面３０に対向する表面１９を有する。表面１９は半田バンプ４９に接する接続部２２を有する。
【０００４】
半導体チップ９２は表面１９から放出される熱を効率的に排出する必要がある。半導体チップ９１も、実装面３０の反対面に位置する表面から放出される熱を効率的に排出する
必要がある。３次元積層半導体装置は半導体チップ９１及び半導体チップ９２以外の半導体チップの表面から放出される熱も効率的に排出する必要がある。
【０００５】
特許文献１に記載の３次元積層ＬＳＩでは、樹脂膜が一の半導体チップと支持基盤又は他の半導体チップとの層間に位置している。かかる樹脂膜はカーボン・ナノチューブを含んでいる。カーボン・ナノチューブは半導体チップの動作熱を排出する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−０５０２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の３次元積層ＬＳＩでは、樹脂膜がカーボンナノチューブを有するので、半田バンプや電極から樹脂膜を通じて電気的ショートや漏洩が起こる可能性がある。本発明は３次元積層半導体装置において、電気的ショートや漏洩を防止しつつ、半導体チップの表面から放出される熱をさらに効率的に排出する手段を提供する。
【課題を解決するための手段】
【０００８】
本発明の３次元積層半導体装置は積層された複数の半導体チップを備え、少なくとも一の前記半導体チップは、隣り合う前記半導体チップの表面に対向する実装面の側に、半田バンプを有し、前記半田バンプは、前記表面を通じて、前記一の半導体チップ以外の他の前記半導体チップと接続する実半田バンプを含み、前記表面はキャビティを有する。
【０００９】
本発明の半導体モジュールは、前記３次元積層半導体装置と、前記複数の半導体チップの間の空間を流動する冷媒と、前記３次元積層半導体装置及び前記冷媒を収容する外部ケースと、を備える。本発明のコンピュータは前記半導体モジュールと、前記半導体モジュールに接続する熱交換器と、を備える。
【発明の効果】
【００１０】
３次元積層半導体装置において、電気的ショートや漏洩を防止しつつ、半導体チップの表面から放出される熱をさらに効率的に排出することができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態にかかる３次元積層ＬＳＩの部分断面図である。
【図２】実施形態にかかる３次元積層ＬＳＩの半導体チップ外観図である。
【図３】図２のＩＩＩ−ＩＩＩ断面の断面図である。
【図４】実施形態にかかる３次元積層ＬＳＩを有する半導体モジュールの模式図である。
【図５】実施形態にかかる３次元積層ＬＳＩの部分断面図２である。
【図６】実施形態の変形にかかる３次元積層ＬＳＩの部分断面図である。
【図７】従来技術にかかる３次元積層ＬＳＩの部分断面図である。
【発明を実施するための形態】
【００１２】
［概要］
本実施形態の３次元積層半導体装置は、３次元積層ＬＳＩである。３次元積層ＬＳＩは、積層された複数のＬＳＩ（以下、単に半導体チップという。）を備える。このため、単位面積当たりで、半導体回路がより集積している。本実施形態の３次元積層ＬＳＩは動作時に直接液浸沸騰冷却されるものである。
【００１３】
図１は積層された半導体チップ１０１及び半導体チップ１０２の構造を表している。図中の下方に３次元積層ＬＳＩを載置するための、不図示の基板が設けられている。少なくとも一の前記半導体チップとして、半導体チップ１０１が図中の上方に位置している。半導体チップ１０１は、隣り合う半導体チップ１０２の表面２０に対向する実装面３０の側に、複数の半田バンプを有している。実装面３０側には不図示の半導体の回路素子が設けられている。
【００１４】
複数の半田バンプは実半田バンプ５０を含んでいる。実半田バンプ５０は表面２０の接続部２２と接している。接続部２２は半導体チップ１０２を貫通する貫通電極と接続しているか、又は貫通電極の一部となっている。このため、実半田バンプ５０は接続部２２を通じて、半導体チップ１０１以外の他の半導体チップと導通接続することができる。他の半導体チップには半導体チップ１０２が含まれる。
【００１５】
表面２０はキャビティ１０を有する。本実施形態にかかる３次元積層ＬＳＩを冷媒に液浸した場合、半導体チップ１０２の表面２０から放出される熱は、キャビティ１０内の冷媒を沸騰させる。冷媒は沸騰するときに半導体チップ１０２から熱を吸収する。すなわちキャビティ１０が気泡生成を活性化するので冷媒の沸騰を促進し、３次元積層ＬＳＩを冷却する。
【００１６】
実半田バンプは接続部２２と接することから、キャビティ１０は冷媒の沸騰の実半田バンプ５０と対向しないことが好ましい。しかしながら、例えば上記接続部２２が表面２０の凹部の底面等に設けられている場合であっても、かかる凹部とキャビティ１０は同等の形状を有していてもよい。言い換えればキャビティ１０は冷媒の沸騰を阻害しない限り形状の制限を受けない。
【００１７】
キャビティ１０の周囲の冷媒は、キャビティ１０に進入する。このため、キャビティ１０は沸騰した冷媒を速やかに排出することができる。継続的に供給される冷媒により、沸騰した冷媒は３次元積層ＬＳＩ外に排出される。このため、本実施形態の３次元積層ＬＳＩは安定的に冷却を受けることができる。
【００１８】
［詳細］
上述の半導体チップ１０１及び１０２は、図２に示す半導体チップ１００と同様の構造を有する。キャビティ１０は一定のピッチで格子状に並んでいる。表面２０はまた、キャビティ１０からなる格子２４を複数備えてもよい。かかる複数の格２４子の間には空隙部２１を設けてもよい。隣り合うキャビティ１０の間には接続部２２が位置している。
【００１９】
半導体チップ１００の表面２０はポリイミド等の、保護膜として機能する絶縁体を有する。このため半導体チップ１００の表面２０をエッチングすることでキャビティ１０を形成できる。
【００２０】
図３に示すように半導体チップ１００は表面２０と反対側の実装面３０に半田バンプ６０を備える。半田バンプ６０は実半田バンプ５０に加えてダミー半田バンプ４０を含む。
【００２１】
半導体チップ１０１は半導体チップ１００と同様の構造であるから、ダミー半田バンプ４０をさらに備えるものであってもよい。半導体チップ１０１はさらに実装面３０と反対側の表面２０にキャビティ１０を有するものであってもよい。また、半導体チップ１０２は半導体チップ１００と同様の構造であるから、表面２０と反対側の実装面に実半田バンプ５０及びダミー半田バンプ４０を有するものであってもよい。
【００２２】
図４に示すように、本実施形態の３次元積層ＬＳＩ（３次元積層体８０）は半導体チップの１００と同様の構造を有する半導体チップ１０１〜１０３が積層することで３次元構造を有するものである。３次元積層体８０は外部ケース１７０によって密閉されている。
【００２３】
半導体モジュール２００は３次元積層体８０、冷媒１４０、基板１６０及び外部ケース１７０を備える。基板１６０及び外部ケース１７０からなる容器は冷媒１４０を蓄える。冷媒１４０は複数の半導体チップ１０１〜１０３の間の空間を流動する。外部ケース１７０は３次元積層体８０及び冷媒１４０を収容する
【００２４】
冷媒１４０は半田バンプや電極から生じる電気的ショートや漏洩を防止するため絶縁性の液体であることが好ましい。絶縁性の液体としては、気化熱が大きく冷却効率が高いことから、ＦＣ（ｆｌｕｏｒｏｃａｒｂｏｎ：フロロカーボン）、ＨＦＣ（ｈｙｄｒｏ  ｆｌｕｏｒｏｃａｒｂｏｎ：ハイドロフルオロカーボン）、又はＨＦＥ（ｈｙｄｒｏ  ｆｌｕｏｒ  ｅｔｈｅｒ：ハイドロフルオロエーテル）に代表される絶縁性冷媒が好ましい。環境負荷を低減する観点から絶縁性冷媒としてはＨＦＣ又はＨＦＥが好ましい。
【００２５】
３次元積層体８０の図中の最下層に位置する半導体チップ１０３は基板１６０と接し、実半田バンプ５０を通じて電気的に導通する。半導体チップ１０３はシリコンインターポーザであってもよい。
【００２６】
外部ケース１７０は流入口１１０及び流出口１２０を備える。流入口１１０は不図示の熱交換機と接続している。流入口１１０は熱交換器から受けた液体の冷媒１４０を３次元積層体８０に送る。冷媒１４０は３次元積層体８０の発熱と半導体チップ１０２及び１０３の備える、不図示のキャビティ１０内で沸騰する。
【００２７】
沸騰し気化した冷媒１４０は気泡１５０となる。流出口１２０は不図示の熱交換機と接続している。流出口１２０は気泡１５０を形成していた溶媒蒸気を排出し、不図示の熱交換器に送る。
【００２８】
シールド材１３０は外部ケース１７０と基板１６０とを結合する。シールド材１３０の材料は特に限定されない。かかる材料としては、例えば樹脂又はゴムであってもよい。シールド材１３０は外部ケース１７０と基板１６０との間の隙間から冷媒１４０が漏出することを防止する。
【００２９】
半導体チップ１０１の備えるダミー半田バンプ４０によって半導体チップ１０２のキャビティ１０は開口狭型キャビティとなっている。半導体チップ１０２の備えるダミー半田バンプ４０によって半導体チップ１０３のキャビティ１０は開口狭型キャビティとなっている。この点については、後述する。
【００３０】
半導体チップ１０１は、３次元積層体８０中、基板１６０に対して反対側に位置しているので、表面２０は他の部材と面していない。このため冷媒１４０は、半導体チップ１０１の表面２０の上方で対流し、半導体チップ１０１の表面２０から放出される熱を効率的に受け取ることができる。
【００３１】
したがって、半導体チップ１０１の表面２０はキャビティ１０を備えなくともよい。また、外部ケース１７０の天板１７１が半導体チップ１０１の表面２０に近接する場合は、半導体チップ１０１の表面２０はキャビティ１０を備えてもよい。この場合、冷媒１４０はキャビティ１０内で沸騰する。
【００３２】
また、天板１７１は半導体チップ１０１の表面２０と対向する面にダミー半田バンプ４０と同等の形状を有してもよい。かかる形状があることで半導体チップ１０１の表面２０備えるキャビティ１０は後述する通り、開口狭型キャビティとなる。
【００３３】
半導体チップ１０３は、３次元積層体８０中、基板１６０に対向しているので、半導体チップ１０３の実装面３０は他の半導体チップと面していない。ダミー半田バンプ４０は後述する通り、ダミー半田バンプ４０に対向するキャビティ１０を開口狭型キャビティとするために設ける。基板１６０は放熱しないので、半導体チップ１０３は、実装面３０側にダミー半田バンプ４０を備えなくてもよい。
【００３４】
図５に示すように、図中の上層の半導体チップ１０１の実装面３０には電極３４及び電極３５が接している。電極３４は半導体チップ１０１の内部回路に導通しないダミー電極である。電極３４の表面にはダミー半田バンプ４０が接している。電極３５は半導体チップ１０１の内部回路に導通する実電極である。電極３５の表面には実半田バンプ５０が接している。
【００３５】
半田バンプ６０は球形であってもよく、また半田バンプの接する電極の形状に合わせてボタン型であってもよい。半田バンプ６０の大きさとキャビティ１０の大きさとの間に極端な違いが無ければ、形状は特に限定されない
【００３６】
キャビティ１０の開口面を開口狭型のキャビティとするため、ダミー半田バンプ４０は半導体チップ１０１のキャビティ１０に対向することが好ましい。開口狭型のキャビティは冷媒の沸騰時の気泡生成を効果的に行うことができる。したがって、３次元積層体８０は効率的に冷却される。
【００３７】
電気的ショートや漏洩を防止するため、ダミー半田バンプ４０は、半導体チップ１０１の実装面３０側で隣り合う半導体チップ１０２や他の半導体チップと導通接続しないものであることが好ましい。ダミー半田バンプ４０はさらに実装面側で隣り合う半導体チップ１０２の表面２０と接しないものであることが好ましい。
【００３８】
図５中、キャビティ１０の開口面の外縁２３は、ダミー半田バンプ４０と共に、キャビティ内に通ずる流路１４を形成している。ダミー半田バンプ４０がキャビティ１０の開口部を塞ぎ、キャビティ１０は開口狭型になっている。
【００３９】
流路１４の最も細い断面は、キャビティ１０の開口面よりも小さいことが好ましい。流路１４の最も細い断面の面積が、キャビティ１０の開口面の面積よりも小さいことが特に好ましい。
【００４０】
かかる場合、キャビティ１０は、ダミー半田バンプ４０と協働して開口狭型キャビティとして機能する。すなわち、実装面３０側にダミー半田バンプ４０を形成することで、開口狭型キャビティを容易に設けることができる。
【００４１】
半導体チップ間にかかる構造が存在するように、キャビティ１０とダミー半田バンプ４０の位置を設計して置くことが可能である。例えば、ダミー半田バンプ４０の先端４１は、キャビティ１０の開口面の内側であるキャビティ１０内に位置してもよい。
【００４２】
キャビティ１０の周囲の冷媒１４０は、流路１４を通じてキャビティ１０に進入する。このため、キャビティ１０は沸騰した冷媒１４０を、流路１４を通じて速やかに排出することができる。
【００４３】
また、実装面３０からダミー半田バンプ４０の先端４１までの高さは、実装面３０から隣り合う半導体チップ１０２の表面２０までの間隔よりも大きくてもよい。また、先端４１がキャビティ１０内にない場合であってもキャビティ１０の開口面に近接してれば効果を得られる。
【００４４】
各半導体チップを積層する前の、実半田バンプ５０及びダミー半田バンプ４０は一様な高さを有していてもよい。実半田バンプ５０と同じ方法でダミー半田バンプ４０を作ることで、これらは半田バンプ６０として同一の工程で形成することができる。従って生産性が向上する。
【００４５】
この場合、半導体チップ同士を積層するときに、実半田バンプ５０の先端５１を隣り合う半導体チップ１０２の表面２０の接続部２２に溶着する。このため、実半田バンプ５０は半導体チップ１０２と導通接続する。同時にダミー半田バンプ４０の先端４１を表面２０のキャビティ１０に挿入する。
【００４６】
キャビティ１０は、積層する方向と実質的に平行な内側面１１及び１２を有してもよい。上述の通りキャビティ１０は、ダミー半田バンプ４０と協働して開口狭型キャビティとして機能する。したがってキャビティ１０を開口面に向かって狭くなる錐形にしておく必要が無い。
【００４７】
キャビティ１０は積層する方向と実質的に直角を成す底面１３を有してもよい。また、電気的ショートや漏洩が起こらない限り、ダミー半田バンプ４０の先端４１は、底面１３、内側面１１、又は内側面１２に接してもよい。
【００４８】
キャビティ１０は図２及び図５に示すように、実質的に直方体の箱型であることが特に好ましい。直方体の箱型若しくは上記形状を有するキャビティ１０は、表面２０のエッチングにより効率的に製造することができる。なお、キャビティは円筒形又は多角柱の箱型であってもよい。
【００４９】
本実施形態の３次元積層体８０又は半導体モジュール２００は放熱効率に優れる。このため、半導体チップをさらに多層化してもよい。かかる３次元積層体８０又は半導体モジュール２００を演算装置とした場合、多くの回路を搭載しているので演算速度に優れる。
【００５０】
また、かかる３次元積層体８０又は半導体モジュール２００をメモリとした場合、多くの回路を搭載しているので記憶容量に優れる。かかる演算装置及びメモリを搭載した情報通信機器、コンピュータ、又はその他の電子機器は冷媒により冷却するので静粛性及び省エネルギー性能に優れ、記憶容量と演算速度に優れるので、高度の情報処理能力を有する。
情報通信機器又はコンピュータとしては、パーソナルコンピュータ、ワークステーション、情報端末、サーバなどが挙げられる。また、その他の電子機器としては、映像音声変換器、カメラ、テレビジョン受像機、ディスプレイ、プリンタ、ファクシミリ、複合機などが挙げられる。
【００５１】
［実施形態の変形］
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば本実施形態ではＬＳＩが積層した３次元積層ＬＳＩについて説明したが、本発明にかかる半導体チップは、集積回路であればよく、その集積スケールは特に限定されない。
【００５２】
また、本実施形態では図５に示すように、半導体チップを積層する方向と平行な方向から見て、ダミー半田バンプ４０の外縁は、前記キャビティの開口面の外縁の内側にある。これに対し、図６に示すように、キャビティ１５とダミー半田バンプ４０との位置関係を調整することによって、キャビティ１５の開口部近傍に位置する流路１４の形状又はサイズを調整することができる。
【００５３】
例えば、積層する方向と平行な方向から見て、ダミー半田バンプ４０の外縁４２の少なくとも一部が、キャビティ１５の開口面の外縁２８の外側にあってもよい。図に則して説明すると、上述の実施形態の内側面１１に比べて、内側面１６は、内側壁２２よりもダミー半田バンプ４０の中心側に近くなっている。
【００５４】
これにより、キャビティ１５はダミー半田バンプ４０と協働して、さらに開口狭型のキャビティとして機能する。また流路１４が図中の左方、すなわち流出口１２０側に偏っているので、キャビティ１５は気化した冷媒１４０をより効率的に排出することができる。
【００５５】
本実施形態では、実半田バンプが接続する半導体チップ表面上の接続部は、隣り合うキャビティの間に位置している。これに対し、実施例の変形では、接続部がキャビティの格子の中心又は中心の周辺に位置してもよい。
【００５６】
（付記１１）
前記実装面から前記ダミー半田バンプの先端までの高さは、前記実装面と前記隣り合う半導体チップの表面までの間隔よりも大きい、
請求項２又は３に記載の３次元積層半導体装置。
【００５７】
（付記１２）
前記半導体チップを積層する前の、前記実半田バンプ及び前記ダミー半田バンプは一様な高さを有し、
前記積層するときに前記実半田バンプの先端を前記表面に溶着し、かつ前記ダミー半田バンプの先端を前記キャビティ内に挿入してなる、
請求項２又は３に記載の３次元積層半導体装置。
【００５８】
（付記１３）
前記キャビティは、前記積層する方向と実質的に平行な内側面を有する、
請求項４又は５に記載の３次元積層半導体装置。
【００５９】
（付記１４）
前記キャビティは前記実半田バンプと対向しない、
請求項２〜８のいずれかに３次元積層半導体装置。
【符号の説明】
【００６０】
１０  キャビティ                        １４  流路
１５  キャビティ                        １６  内側面
２０  表面                              ２２  接続部
２３  外縁                              ３０  実装面
４０  ダミー半田バンプ                  ４１  先端
４２  外縁                              ５０  実半田バンプ
５１  先端                              ６０  半田バンプ
８０  ３次元積層体                      １０１  半導体チップ
１０２  半導体チップ                    １４０  冷媒
１７０  外部ケース                      ２００  半導体モジュール
【図１】
2014170892.tif 000003
【図２】
2014170892.tif 000004
【図３】
2014170892.tif 000005
【図４】
2014170892.tif 000006
【図５】
2014170892.tif 000007
【図６】
2014170892.tif 000008
【図７】
2014170892.tif 000009