(57)【要約】【課題】層間絶縁膜にクラックが発生しにくい半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、基板１０と、基板１０上に形成され、第１の間隔部７０を開けて隣接する第１層第１メタル部３１及び第１層第２メタル部３２と、基板１０上に形成され、第１層第１メタル部３１及び第１層第２メタル部３２を覆う層間絶縁膜４０と、層間絶縁膜４０上に形成され、第２の間隔部９０を開けて隣接する第２層第１メタル部５１及び第２層第２メタル部５２と、第１の間隔部７０内であって層間絶縁膜４０内に位置し、層間絶縁膜４０と異なる材料によって形成されたスリット部８０とを有することを特徴とする。【選択図】図６
2014007226.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、第１の間隔部を開けて隣接する第１層第１メタル部及び第１層第２メタル部と、
前記第１層第１メタル部及び前記第１層第２メタル部を覆う層間絶縁膜と、
前記層間絶縁膜上に形成され、第２の間隔部を開けて隣接する第２層第１メタル部及び第２層第２メタル部と、
前記第１の間隔部内であって前記層間絶縁膜内に位置するスリット部と
を有することを特徴とする半導体装置。
【請求項２】
前記基板上であって、前記第１の間隔部内に形成された第１層第３メタル部をさらに有し、
前記スリット部は、前記第１層第３メタル部上に備えられた
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スリット部は、互いに対向する前記第１層第１メタル部の側面と前記第１層第２メタル部の側面に沿う長尺な部分を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記スリット部は、前記第２の間隔部の幅が、前記第２層第１メタル部の膜厚及び前記第２層第２メタル部の膜厚のいずれよりも小さい領域の下側に備えられたことを特徴とする請求項１から３までのいずれか１項に記載の半導体装置。
【請求項５】
前記基板は、該基板の最上層として絶縁膜を含み、
前記第１層第３メタル部は、該第１層第３メタル部の最上層としてタングステン層を含み、
前記層間絶縁膜は、酸化シリコンから成り、
前記スリット部は、窒化シリコンから成る
ことを特徴とする請求項１から４までのいずれか１項に記載の半導体装置。
【請求項６】
基板上に、第１の間隔部を開けて隣接する第１層第１メタル部及び第１層第２メタル部を形成する工程と、
前記第１層第１メタル部及び前記第１層第２メタル部を覆うように、層間絶縁膜を形成する工程と、
前記層間絶縁膜の前記第１の間隔部上にスリット穴を形成する工程と、
前記層間絶縁膜上に、第２層メタル部を形成する工程と、
前記第２層メタル部に、前記スリット穴を露出させる第２の間隔部を開けることによって、前記第２層メタル部から第２層第１メタル部及び第２層第２メタル部を形成する工程と、
前記スリット穴内に、前記層間絶縁膜と異なる材料を埋めることによってスリット部を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体基板上に、第１層メタル部と層間絶縁膜と第２層メタル部とを積層させた多層配線構造を備えた半導体装置が種々提案されている（例えば、特許文献１〜４参照）。図１は、従来の半導体装置の一例を概略的に示す平面図であり、図２は、図１のＳ２−Ｓ２線断面図であり、図３は、図１のＳ３−Ｓ３線断面図であり、図４は、図１のＳ４−Ｓ４線断面図である。図１〜図４に示される半導体装置は、シリコン基板１上に、絶縁膜２、第１層メタル部（例えば、チタン層、アルミニウム層、チタン層を積層させた配線層）３、層間絶縁膜４、第２層メタル部（配線層）５、及びパッシベーション（ＰＶ）膜（例えば、ＳｉＮ膜）６を順に積層させた多層配線構造を有している。第１層メタル部３は、層間絶縁膜４で埋められた第１の間隔部７を開けて対向する２つの部分３ａ，３ｂを含む。また、第２層メタル部５は、ＰＶ膜６で埋められた第２の間隔部８を開けて対向する２つの部分５ａ，５ｂを含む。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２２２６２７号公報
【特許文献２】特開平５−２８３４００号公報
【特許文献３】特開平９−１８６２３２号公報
【特許文献４】特開平７−５８３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記多層配線構造において、第２層メタル部として膜厚が厚く大面積な金属膜を用いた場合には、スパッタにより形成された第２層メタル部の温度が下がることによって発生する第２層メタル部の熱収縮力によって、層間絶縁膜内に大きな応力が発生し、層間絶縁膜内に第２層メタル部の角部付近から延びるクラック（裂け、割れなどによる空隙）が発生しやすくなる。このようにして発生したクラックは、空隙として製品としての半導体装置内に残るので、半導体装置の製造歩留まりの低下、並びに、半導体装置の耐久性及び信頼性の低下という問題があった。
【０００５】
そこで、本発明の目的は、層間絶縁膜にクラックが発生しにくい半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、基板と、前記基板上に形成され、第１の間隔部を開けて隣接する第１層第１メタル部及び第１層第２メタル部と、前記第１層第１メタル部及び前記第１層第２メタル部を覆う層間絶縁膜と、前記層間絶縁膜上に形成され、第２の間隔部を開けて隣接する第２層第１メタル部及び第２層第２メタル部と、前記第１の間隔部内であって前記層間絶縁膜内に位置するスリット部とを有することを特徴とする。
【０００７】
本発明の一態様に係る半導体装置の製造方法は、基板上に、第１の間隔部を開けて隣接する第１層第１メタル部及び第１層第２メタル部を形成する工程と、前記第１層第１メタル部及び前記第１層第２メタル部を覆うように、層間絶縁膜を形成する工程と、前記層間絶縁膜の前記第１の間隔部上にスリット穴を形成する工程と、前記層間絶縁膜上に、第２層メタル部を形成する工程と、前記第２層メタル部に、前記スリット穴を露出させる第２の間隔部を開けることによって、前記第２層メタル部から第２層第１メタル部及び第２層第２メタル部を形成する工程と、前記スリット穴内に、前記層間絶縁膜と異なる材料を埋めることによってスリット部を形成する工程とを有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、層間絶縁膜にクラックが発生しにくくなるので、半導体装置の歩留まりを向上させることができ、また、半導体装置の耐久性及び信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】従来の半導体装置の一例を概略的に示す平面図である。
【図２】図１のＳ２−Ｓ２線断面図である。
【図３】図１のＳ３−Ｓ３線断面図である。
【図４】図１のＳ４−Ｓ４線断面図である。
【図５】本発明の実施の形態に係る半導体装置の一例を概略的に示す平面図である。
【図６】図５のＳ６−Ｓ６線断面図である。
【図７】図５のＳ７−Ｓ７線断面図である。
【図８】図５のＳ８−Ｓ８線断面図である。
【図９】実施の形態に係る半導体装置の製造方法の工程（その１）を示す概略断面図である。
【図１０】実施の形態に係る半導体装置の製造方法の工程（その２）を示す概略断面図である。
【図１１】実施の形態に係る半導体装置の製造方法の工程（その３）を示す概略断面図である。
【図１２】実施の形態に係る半導体装置の製造方法の工程（その４）を示す概略断面図である。
【図１３】実施の形態に係る半導体装置の製造方法の工程（その５）を示す概略断面図である。
【図１４】実施の形態に係る半導体装置の製造方法の工程（その６）を示す概略断面図である。
【図１５】実施の形態に係る半導体装置の製造方法の工程（その７）を示す概略断面図である。
【図１６】実施の形態に係る半導体装置の製造方法の工程（その８）を示す概略断面図である。
【図１７】実施の形態に係る半導体装置の製造方法の工程（その９）を示す概略断面図である。
【図１８】実施の形態に係る半導体装置の製造方法の工程（その１０）を示す概略断面図である。
【図１９】層間絶縁膜にクラックが発生しやすくなる理由を説明するための平面図である。
【図２０】層間絶縁膜にクラックが発生しやすくなる理由を説明するための概略断面図である。
【図２１】層間絶縁膜にクラックが発生し難くなる理由を説明するための概略断面図である。
【発明を実施するための形態】
【００１０】
《１》半導体装置の構造
図５は、本発明の実施の形態に係る半導体装置の一例を概略的に示す平面図である。また、図６は、図５のＳ６−Ｓ６線断面図であり、図７は、図５のＳ７−Ｓ７線断面図であり、図８は、図５のＳ８−Ｓ８線断面図である。
【００１１】
図５〜図８に示されるように、本実施の形態に係る半導体装置は、基板１０と、第１層メタル部３０と、層間絶縁膜４０と、第２層メタル部５０と、パッシベーション（ＰＶ）膜６０と、層間絶縁膜４０内に備えられたスリット部８０とを有する。
【００１２】
基板１０は、例えば、半導体素子が形成されたシリコン（Ｓｉ）基板１１と、その上に形成された絶縁膜１２とから構成される。絶縁膜１２は、例えば、酸化シリコン膜である。ただし、基板１０は、図示の構造に限定されず、他の構造であってもよい。
【００１３】
第１層メタル部３０は、基板１０上に形成され、第１の間隔部７０を開けて隣接する第１層第１メタル部（配線層）３１及び第１層第２メタル部（配線層）３２を有する。また、第１層メタル部３０は、基板１０上であって、第１の間隔部７０内に形成された第１層第３メタル部２０をさらに有する。第１層メタル部３０は、第１層メタル部３０の下層３０ａと、上層３０ｂとを有する。下層３０ａは、例えば、Ｔｉ層、アルミニウム（Ａｌ）層、Ｔｉ／ＴｉＮ層を下から順に積層させた構造を持つ。ただし、図においては、下層３０ａは、１層として描いている。上層３０ｂは、例えば、タングステン（Ｗ）層である。Ａｌ層の膜厚は、例えば、約０．５［μｍ］であり、Ｔｉ／ＴｉＮの膜厚は、約０．００５［μｍ］／約０．０１［μｍ］であり、Ｗ層の膜厚は、約０．１［μｍ］である。なお、第１層メタル部３０の構造は、上記例に限定されず、他の構造又は材質であってもよい。
【００１４】
層間絶縁膜４０は、基板１０上に、第１層第１メタル部３１、第１層第２メタル部３２、及び第１層第３メタル部２０を覆うように形成される。層間絶縁膜４０は、例えば、酸化シリコンから構成される。層間絶縁膜４０は、必ずしも１層である必要はなく、多層の構造であってもよい。
【００１５】
第２層メタル部５０は、層間絶縁膜４０上に形成され、第２の間隔部９０を開けて隣接する第２層第１メタル部５１及び第２層第２メタル部５２を有する。図５に示されるように、第２の間隔部９０の幅は、第１の間隔部７０の幅よりも狭いが、第２の間隔部９０の幅は第１の間隔部７０の幅と等しい、又は、狭くてもよい。なお、図示していないが、３層以上のメタル層を有する多層配線構造の半導体装置にも、本発明を適用することができる。
【００１６】
スリット部８０は、第１の間隔部７０内であって層間絶縁膜４０内に位置し、層間絶縁膜４０と異なる材料、例えば、ＰＶ膜６０と同じ材料（例えば、窒化シリコン）によって形成される。ＰＶ膜６０の膜厚は、例えば、約０．８５［μｍ］である。また、スリット部８０は、第２の間隔部９０の下に備えられることが望ましい。スリット部８０は、例えば、第１層第３メタル部２０上に備えられる。ただし、第１層第３メタル部２０は、必ずしも必要な構成ではない。スリット部８０が層間絶縁膜４０の内部応力を緩和する位置及び形状に形成できる場合には、例えば、第１層第３メタル部２０を省略すること、又は、第１層第３メタル部２０に代えて、他の層を備えることも可能である。また、本実施の形態においては、スリット部８０が、第１層第３メタル部２０の上面に達する深さを有しているが、スリット部８０は、第１層第３メタル部２０の上面に達しない深さにしてもよい。
【００１７】
また、スリット部８０は、互いに対向する第１層第１メタル部３１の側面３１１と第１層第２メタル部３２の側面３２１に沿う長尺な部分を含むことが望ましい。これは、第１層第１メタル部３１及び第１層第２メタル部３２の収縮力（後述の図２１におけるＥ３１，Ｅ３２）の反力として生じる内部応力（後述の図２１におけるＦ３１，Ｆ３２）を第１の間隔部７０の広い範囲で緩和できるようにし、クラックを発生し難くするためである。また、同様の理由から、スリット部８０は、互いに対向する第２層第１メタル部５１の側面と第２層第２メタル部５２の側面に沿う長尺な部分を含むことが望ましい。
【００１８】
また、スリット部８０は、第２の間隔部９０の幅が、第２層第１メタル部５１の膜厚及び第２層第２メタル部５２の膜厚のいずれよりも小さい領域の下側に備えられることが望ましい。これは、第２の間隔部９０の幅が狭い場合には、第２層第１メタル部５１の熱収縮及び第２層第２メタル部５２の熱収縮によって層間絶縁膜４０に発生する応力が大きくなると考えられ、スリット部８０によって応力を緩和することが重要だからである。
【００１９】
また、スリット部８０の側面から第２層メタル部５０（５１，５２）の側面までの距離（図７におけるＤ８０）は、概ね０．５［μｍ］以上であることが望ましい。これは、スリット穴４１内のエッチング処理によって確実に金属が除去されない場合に、残留した金属材料による第１層メタル部３０と第２層メタル部５０とのショートの可能性を無くするためである。
【００２０】
《２》半導体装置の製造方法
図９〜図１８は、本実施の形態に係る半導体装置の製造方法の工程（その１〜１０）を示す概略断面図である。図９〜図１８は、図５におけるＳ６−Ｓ６線の断面形状を示している。図９〜図１８において、図５〜図８に示される構成と同じ構成には、同じ符号を付す。図９〜図１８並びに図５を参照して、本実施の形態に係る半導体装置の製造方法を説明する。
【００２１】
本実施の形態に係る半導体装置の製造方法においては、先ず、図９に示されるように、例えば、熱酸化法により、Ｓｉ基板１１上に絶縁膜１２を形成する。絶縁膜１２は、例えば、酸化シリコン膜である。
【００２２】
次に、図１０に示されるように、Ｓｉ基板１１と絶縁膜１２からなる基板１０上に、例えば、スパッタ法により、第１層メタル部３０の下層３０ａを形成し、さらに、図１１に示されるように、例えば、スパッタ法により、第１層メタル部３０の上層３０ｂを形成する。
【００２３】
次に、図１２に示されるように、エッチング処理により、第１層メタル部３０を部分的に除去し、第１の間隔部７０が形成されるように第１層第１メタル部３１及び第１層第２メタル部３２と、第１の間隔部７０内に残された第１層第３メタル部２０とを形成する
【００２４】
次に、図１３に示されるように、例えば、ＣＶＤ（化学気相成長）法により、基板１０上に、第１層第１メタル部３１、第１層第２メタル部３２、及び第１層第３メタル部２０を覆うように、層間絶縁膜４０を形成する。
【００２５】
次に、例えば、図１４に示されるマスク１００を用いたフォトリソグラフィ及びエッチング処理により、図１５に示されるように、第１層第３メタル部２０上の層間絶縁膜４０にスリット穴４１を形成する。このとき、スリット穴４１の下部には、第１層第３メタル部２０の上層であるタングステン層が存在するので、層間絶縁膜４０のエッチングの際にこのスリット穴４１がシリコン基板１１まで達することはない。
【００２６】
次に、図１６に示されるように、例えば、スパッタ法により、第２層メタル部５０を堆積させる。このとき、層間絶縁膜４０のスリット穴４１も第２層メタル部５０によって埋められる。次に、図１７に示されるように、例えば、エッチング処理によって第２層メタル部５０を部分的に除去して、第２の間隔部９０を形成する。このとき、層間絶縁膜４０のスリット穴４１内の第２層メタル部５０も除去される。
【００２７】
次に、図１８に示されるように、例えば、ＣＶＤ法により、窒化シリコン（ＳｉＮ）を堆積させてＰＶ膜６０を形成する。このとき、スリット穴４１は窒化シリコンで埋まり、スリット部８０となる。また、第２の間隔部９０は、窒化シリコンで埋まる。
以上に説明したように、第２層メタル部５０をエッチングして第２の間隔部９０を形成したときに、スリット穴４１内の第２層メタル部５０も除去され、スリット穴４１内には何も充填されていない状態となるので、このときに、層間絶縁膜４０内に生じる応力を層間絶縁膜４０の変形により緩和できる。また、応力が緩和された後に、層間絶縁膜４０のスリット穴４１及び第２の間隔部９０は、窒化シリコンで埋め戻され、ＰＶ膜６０が形成されるので、絶縁膜として機能して絶縁性を維持することができる。
【００２８】
以上のプロセスによって、図５〜図８に示されるような半導体装置が形成される。
【００２９】
《３》実施の形態の効果
本実施の形態によれば、大面積を有する第２層第１メタル部５１と第２層第２メタル部５２が互いに隣接している領域の層間絶縁膜４０（例えば、第２の間隔部９０の真下の層間絶縁膜）にスリット部８０を設けたことで、層間絶縁膜４０の変形自由度が増す。このため、第２層第１メタル部５１と第２層第２メタル部５２の収縮力、並びに、第１層第１メタル部３１と第１層第２メタル部３２の収縮力によって、層間絶縁膜４０内に発生する内部応力を緩和することができる。したがって、本実施の形態に係る半導体装置及びその製造方法によれば、特に応力が集中しやすい、第２層第１メタル部５１の角部付近から第２層第１メタル部５１の側面に沿うように配置された層間絶縁膜４０にクラックが発生することを防止することができ、クラックに起因する半導体装置の不良を防止し、製造歩留まりを向上させることができる。
【００３０】
また、本実施の形態によれば、第１層メタル部３０の上層としてタングステン層３０ｂを形成しているので、スリット穴４１の形成（図１４）を通常のＶｉａ形成と同一工程にて処理することができるので、製造工程数を増加させる必要がない。
【００３１】
《４》従来例と実施の形態との対比
図１９及び図２０は、図１〜図４に示される従来の半導体装置において、層間絶縁膜４にクラックが発生しやすくなる理由を説明するための平面図及び概略断面図である。また、図２１は、図５〜図８に示される本実施の形態の半導体装置において、層間絶縁膜４０にクラックが発生し難くなる理由を説明するための概略断面図である。
【００３２】
図１９及び図２０に示されるように、従来の半導体装置においては、第１層メタル部３（３ａ、３ｂ）及び第２層メタル部５をスパッタ法で形成し、第２層メタル部５をエッチングして第２層第１メタル部５ａと第２層第２メタル部５ｂとに分離した後に生じる力が、層間絶縁膜４に収縮力（外力）Ｅ３ａ，Ｅ３ｂ及びＥ５ａ，Ｅ５ｂとして加わる。このとき、層間絶縁膜４の内部には、収縮力（外力）Ｅ３ａ，Ｅ３ｂ及びＥ５ａ，Ｅ５ｂに対する反力としての応力（内力）Ｆ３ａ，Ｆ３ｂ及びＦ５ａ，Ｆ５ｂが発生する。応力は、特に、第２層第１メタル部５ａの角部付近に集中しやすいので、例えば、符号Ｃ４で示すようなクラック（裂け又は割れによって生じる空隙）が発生しやすい。
【００３３】
これに対し、図２１に示されるように、本実施の形態に係る半導体装置においては、第１層メタル部３０（３１、３２）及び第２層メタル部５０をスパッタ法で形成し、第２層メタル部５０をエッチングして第２層第１メタル部５１と第２層第２メタル部５２とに分離した後に生じる力が、層間絶縁膜４０に収縮力（外力）収縮力（外力）Ｅ３１，Ｅ３２及びＥ５１，Ｅ５２として加わる。本実施の形態においては、層間絶縁膜が一体的な構造を有する図１９及び図２０の場合とは異なり、層間絶縁膜４０の内部にスリット部８０が形成されているので、層間絶縁膜４０の変形自由度は高い。したがって、層間絶縁膜４０にかかる収縮力（外力）Ｅ３１，Ｅ３２及びＥ５１，Ｅ５２は、層間絶縁膜４０の変形によって弱くなり、その結果、収縮力（外力）Ｅ３１，Ｅ３１及びＥ５１，Ｅ５１に対する反力として発生する応力（内力）Ｆ３１，Ｆ３２及びＦ５１，Ｆ５２も弱くなる。したがって、本実施の形態に係る半導体装置及びその製造方法によれば、層間絶縁膜４０にクラック（裂け又は割れによって生じる空隙）が発生し難くなる。
【符号の説明】
【００３４】
１０  基板、  １１  シリコン基板、  １２  絶縁膜、  ２０  第１層第３メタル部（第１層メタル部の一部）、  ３０  第１層メタル部、  ３０ａ  第１層メタル部の下層、  ３０ｂ  第１層メタル部の上層（タングステン層）、  ３１  第１層第１メタル部（第１層メタル部の一部）、  ３２  第１層第２メタル部（第１層メタル部の一部）、  ４０  層間絶縁膜、  ４１  スリット穴、  ５０  第２層メタル部、  ５１  第２層第１メタル部（第２層メタル部の一部）、  ５２  第２層第２メタル部（第２層メタル部の一部）、  ６０  パッシベーション膜、  ７０  第１の間隔部、  ８０  スリット部、  ９０  第２の間隔部。
【図１】
2014007226.tif 000003
【図２】
2014007226.tif 000004
【図３】
2014007226.tif 000005
【図４】
2014007226.tif 000006
【図５】
2014007226.tif 000007
【図６】
2014007226.tif 000008
【図７】
2014007226.tif 000009
【図８】
2014007226.tif 000010
【図９】
2014007226.tif 000011
【図１０】
2014007226.tif 000012
【図１１】
2014007226.tif 000013
【図１２】
2014007226.tif 000014
【図１３】
2014007226.tif 000015
【図１４】
2014007226.tif 000016
【図１５】
2014007226.tif 000017
【図１６】
2014007226.tif 000018
【図１７】
2014007226.tif 000019
【図１８】
2014007226.tif 000020
【図１９】
2014007226.tif 000021
【図２０】
2014007226.tif 000022
【図２１】
2014007226.tif 000023