(57)【要約】【課題】絶縁膜の容量−電圧特性を改善し、高い初期特性および信頼性を実現することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】まず、ｎ型ＳｉＣ基板１のおもて面に、素子分離絶縁膜２を選択的に形成する。次に、ハロゲン原子またはハロゲン化合物を含む乾燥酸素ガス雰囲気中においてｎ型ＳｉＣ基板１のおもて面を熱酸化し、ゲート絶縁膜となる熱酸化膜３を形成する。これにより、ｎ型ＳｉＣ基板１と熱酸化膜３との界面付近の炭素原子が除去される。次に、Ａｒガス雰囲気中において、熱酸化膜３を高密度化させるための熱処理を行う。これにより、熱酸化膜３の絶縁特性が回復される。その後、ｎ型ＳｉＣ基板１のおもて面側に、熱酸化膜３を覆うように、ゲート電極となる多結晶シリコン膜４を堆積することで、ｎ型ＳｉＣ基板１、熱酸化膜３および多結晶シリコン膜４からなるＭＯＳキャパシタが形成される。【選択図】図２
2014103175.tif 000002
【特許請求の範囲】
【請求項１】
ハロゲン原子を含む酸化性ガス雰囲気中で炭化珪素半導体基板を熱酸化し、前記炭化珪素半導体基板の表面に、前記ハロゲン原子を含んだ第１絶縁膜を形成する第１絶縁膜形成工程を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記第１絶縁膜形成工程では、前記ハロゲン原子によって前記第１絶縁膜中の珪素原子を終端させることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記第１絶縁膜形成工程後、熱処理により、前記第１絶縁膜中の前記ハロゲン原子を所定の割合で除去する除去工程をさらに含むことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記ハロゲン原子は、ハロゲン化合物を構成する成分であり、
前記ハロゲン化合物は、ハロゲン窒化物、ハロゲン炭化物、またはハロゲン水素化物であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記ハロゲン化合物は、フッ化窒素、塩化炭素または塩化水素であることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記ハロゲン原子は、フッ素原子、塩素原子または臭素原子であることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記ハロゲン原子の含有濃度は、前記酸化性ガス雰囲気中の酸化性ガスに対して１％以下であることを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記第１絶縁膜の厚さを１０ｎｍ以下にすることを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記第１絶縁膜形成工程では、１２００℃以下の酸化温度で熱酸化を行うことを特徴とする請求項１〜８のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記第１絶縁膜形成工程では、前記炭化珪素半導体基板に形成されたトレンチの内部に、前記トレンチの内壁に沿って前記第１絶縁膜を形成することを特徴とする請求項１〜９のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記第１絶縁膜形成工程では、前記炭化珪素半導体基板に形成される素子どうしを電気的に分離する前記第１絶縁膜を形成することを特徴とする請求項１〜１０のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記第１絶縁膜形成工程前に、前記炭化珪素半導体基板の表面に第２絶縁膜を形成する第２絶縁膜形成工程をさらに含み、
前記第１絶縁膜形成工程では、前記炭化珪素半導体基板と前記第２絶縁膜との界面に前記第１絶縁膜を形成することを特徴とする請求項１〜１１のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記第１絶縁膜形成工程後に、前記第１絶縁膜の表面に第２絶縁膜を形成する第２絶縁膜形成工程をさらに含むことを特徴とする請求項１〜１１のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１４】
前記第１絶縁膜の厚さを５ｎｍ以下にすることを特徴とする請求項１３に記載の炭化珪素半導体装置の製造方法。
【請求項１５】
前記第２絶縁膜形成工程では、ハロゲン原子またはハロゲン化合物以外の成分を含むガス雰囲気中で前記炭化珪素半導体基板を熱酸化し、前記第２絶縁膜を形成することを特徴とする請求項１２〜１４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１６】
前記第２絶縁膜形成工程では、化学気相成長法または物理気相成長法により、前記第２絶縁膜を形成することを特徴とする請求項１２〜１４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１７】
前記第２絶縁膜形成工程では、金属酸化物からなる前記第２絶縁膜を形成することを特徴とする請求項１６に記載の炭化珪素半導体装置の製造方法。
【請求項１８】
前記第２絶縁膜形成工程では、前記炭化珪素半導体基板に形成される素子どうしを電気的に分離する前記第２絶縁膜を形成することを特徴とする請求項１２〜１７のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１９】
炭化珪素半導体基板の表面に、前記炭化珪素半導体基板に接するように設けられた絶縁膜を備え、
前記絶縁膜は、ハロゲン原子を含んでいることを特徴とする炭化珪素半導体装置。
【請求項２０】
前記絶縁膜中の前記ハロゲン原子は、前記炭化珪素半導体基板側の表面において前記絶縁膜中の珪素原子を終端していることを特徴とする請求項１９に記載の炭化珪素半導体装置。
【請求項２１】
前記炭化珪素半導体基板と前記絶縁膜との界面付近における前記炭化珪素半導体基板中の炭素原子は、前記炭化珪素半導体基板と前記絶縁膜との界面から離れた前記炭化珪素半導体基板中の炭素原子よりも少ないことを特徴とする請求項１９または２０に記載の炭化珪素半導体装置。
【請求項２２】
前記絶縁膜の表面に設けられた金属膜と、
前記金属膜、前記絶縁膜および前記炭化珪素半導体基板からなる絶縁ゲート構造と、
をさらに備えることを特徴とする請求項１９〜２１のいずれか一つに記載の炭化珪素半導体装置。
【請求項２３】
前記絶縁膜は、前記炭化珪素半導体基板に設けられた素子どうしを電気的に分離することを特徴とする請求項１９〜２１のいずれか一つに記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、炭化珪素（ＳｉＣ）からなる半導体基板（以下、ＳｉＣ基板とする）、または、ＳｉＣ基板上にエピタキシャル成長されたＳｉＣ層の表面に酸化珪素（ＳｉＯ2）膜などの絶縁膜を設けた構成のＳｉＣ半導体装置では、熱酸化によりＳｉＯ2膜を形成する際に、ＳｉＣ基板（またはＳｉＣ基板上のＳｉＣ層、以下、ＳｉＣ基板を熱酸化した場合を例に説明する）に含まれる炭素（Ｃ）原子が、ＳｉＣ基板とＳｉＯ2膜との界面付近に偏析する。このため、ＳｉＣ自体の特性により高い移動度を有しているにも関わらず、ＳｉＣ基板とＳｉＯ2膜との界面に界面準位が形成されたり、キャリアの移動度が低下するという問題がある。
【０００３】
ＳｉＯ2膜は、禁制帯幅が広く、かつ、半導体や金属電極との界面に高いエネルギー障壁を形成するという特長により、高い絶縁特性を有する。このため、ＳｉＣ基板を用いたＳｉＣ半導体装置においても、ＳｉＯ2膜を絶縁膜として適用することが広く検討されている。このようなＳｉＯ2膜の形成方法には、高温にしたＳｉＣ基板を酸化性雰囲気に晒すことによる熱酸化法、有機シラン系などの原料ガスを熱分解することによる化学気相成長（ＣＶＤ）法や、スパッタリング法などによる物理気相成長（ＰＶＤ）法があるが、リーク電流や界面準位などの絶縁特性の視点から、熱酸化法が有利である。
【０００４】
熱酸化法によりＭＯＳ（金属−酸化膜−半導体）キャパシタを備えたＳｉＣ半導体装置を作製（製造）する場合を例に説明する。図１８，１９は、従来のＳｉＣ半導体装置の製造途中の状態を示す断面図である。まず、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法により、ｎ型ＳｉＣ基板１０１のおもて面に、ＳｉＯ2膜からなる素子分離用の素子分離絶縁膜１０２を形成する。次に、素子分離絶縁膜１０２を選択的に除去し、素子構造形成領域１００ａに対応する部分におけるｎ型ＳｉＣ基板１０１のおもて面を露出させる。次に、乾燥酸素（Ｏ2）ガス雰囲気でｎ型ＳｉＣ基板１０１のおもて面を熱酸化（ドライ酸化）し、ゲート絶縁膜となる熱酸化膜（ＳｉＯ2膜）１０３を形成する。ここまでの状態が図１８に示されている。
【０００５】
次に、ｎ型ＳｉＣ基板１０１のおもて面側にゲート電極となる多結晶シリコン膜１０４を堆積する。次に、エッチング（写真食刻法）により多結晶シリコン膜１０４をパターニングして熱酸化膜１０３を覆うゲート電極を形成する。このとき、多結晶シリコン膜１０４の、素子構造形成領域１００ａから素子分離領域１００ｂにわたって素子分離絶縁膜１０２の一部を覆う部分が電極取出し領域１０５として残るように、多結晶シリコン膜１０４をパターニングする。これにより、多結晶シリコン膜１０４、熱酸化膜１０３およびｎ型ＳｉＣ基板１０１からなるＭＯＳキャパシタが形成される。ここまでの状態が図１９に示されている。その後、一般的な方法によりその他の素子構造を形成することで、ＭＯＳ型半導体装置が完成する。
【０００６】
このようなＭＯＳ型半導体装置では、ゲート電極（多結晶シリコン膜１０４）にｎ型ＳｉＣ基板１０１の電位に対して例えば３０ｍＶ程度で１ＭＨｚの高周波交流電圧を重畳した直流電圧（ゲート電圧）を印加することで少数キャリアの生成・消滅が応答し、ｎ型ＳｉＣ基板１０１のおもて面付近の少数キャリアの応答に基づいてＭＯＳキャパシタの全体容量Ｃが変化する。具体的には、ゲート電圧が正電圧で十分に大きいとき、ｎ型ＳｉＣ基板１０１のおもて面付近に多数キャリアである電子が蓄積され、ＭＯＳキャパシタの全体容量Ｃはゲート絶縁膜（熱酸化膜１０３）の誘電率を反映した蓄積容量Ｃｏｘとなる。
【０００７】
その後、ゲート電圧を正電圧から負電圧方向へ徐々に変化させることで、ｎ型ＳｉＣ基板１０１のおもて面に空乏層が広がり、ＭＯＳキャパシタの全体容量Ｃは減少する。このように、ゲート電圧Ｖに応じてＭＯＳキャパシタの全体容量Ｃが変化すること（ＭＯＳキャパシタのＣ−Ｖ特性）により、ゲート絶縁膜（熱酸化膜１０３）とｎ型ＳｉＣ基板１０１との界面付近の電気的特性を評価することができる。すなわち、ＭＯＳキャパシタのＣ−Ｖ特性により、熱酸化膜１０３とｎ型ＳｉＣ基板１０１との界面に形成される界面準位や、熱酸化膜１０３中の固定電荷を評価することができる。
【０００８】
熱酸化法によりＳｉＯ2膜を形成する別の方法として、ハロゲン族元素を含むガスを用いてワイドバンドギャップ半導体からなる半導体層の表面を清浄化する工程と、半導体層の表面に酸化物層を形成する工程とを含む方法が提案されている（例えば、下記特許文献１および下記非特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−０５３２２７号公報
【非特許文献】
【００１０】
【非特許文献１】エム・モリタ（Ｍ．Ｍｏｒｉｔａ）、外３名、フローリン−エンハンスト  サーマル  オキシデーション  オブ  シリコン  イン  ザ  プレゼンス  オブ  ＮＦ３（Ｆｌｕｏｒｉｎｅ−ｅｎｈａｎｃｅｄ  ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ  ｉｎ  ｔｈｅ  ｐｒｅｓｅｎｃｅ  ｏｆ  ＮＦ３）、アプライド  フィジクス  レターズ（ＡＩＰ：Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ）、（米国）、アメリカン  インスティテュート  オブ  フィジクス（Ａｍｅｒｉｃａｎ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｐｈｙｓｉｃｓ）、１９８４年１２月１５日、第４５巻、第１２号、ｐ．１３１２−１３１４
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、発明者らが上述した従来のＭＯＳキャパシタのＣ−Ｖ特性を評価した結果、次の問題があることが確認された。図１７は、従来の製造方法で製造された半導体装置のＣ−Ｖ特性を示す特性図である。図１７の縦軸は、ゲート絶縁膜（熱酸化膜１０３）の容量Ｃｏｘに対するＭＯＳキャパシタの全体容量Ｃの比率Ｃ／Ｃｏｘを示している。図１７に示すように、従来のＭＯＳキャパシタのＣ−Ｖ特性には、ゲート電圧の０Ｖ→４Ｖ→−１Ｖ→０Ｖとの推移に対して、正方向にシフトするヒステリシスが生じており、フラットバンド状態になっていないことから、熱酸化膜１０３中に捕獲された電荷が多いことがわかる。
【００１２】
また、ゲート電圧が１Ｖ付近でのＭＯＳキャパシタの全体容量Ｃの増加曲線の傾きが小さいことから、熱酸化膜１０３とｎ型ＳｉＣ基板１０１との界面に形成される界面準位密度が高く、熱酸化膜１０３とｎ型ＳｉＣ基板１０１との間で電荷が授受されていることがわかる。また、ＭＯＳキャパシタのＣ−Ｖ特性曲線全体がゲート電圧の正方向にシフトしていることから、熱酸化膜１０３中に負電荷が捕獲されていることが示唆される。これら従来のＭＯＳキャパシタのＣ−Ｖ特性から得られた特徴は、いずれも初期特性および信頼性が低いことを示唆している。したがって、従来のＭＯＳキャパシタを製品化するためには、初期特性および信頼性の改善が求められる。
【００１３】
この発明は、上述した従来技術による問題点を解消するため、絶縁膜の容量−電圧特性を改善し、高い初期特性および信頼性を実現することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、目的を達成するため、本発明者らは、鋭意研究を重ねた結果、ＳｉＣ基板を熱酸化して絶縁膜を形成する際に、ＳｉＣ基板に含まれるＣ原子をＳｉＣ基板と絶縁膜との界面付近に偏析させない、また、ＳｉＣ基板と絶縁膜との界面付近や絶縁膜中に偏析するＣ原子を除去することで、ＭＯＳキャパシタのＣ−Ｖ特性が改善され、高い初期特性および信頼性が得られることを見出した。本発明は、このような知見に基づいてなされたものである。
【００１５】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、ハロゲン原子を含む酸化性ガス雰囲気中で炭化珪素半導体基板を熱酸化し、前記炭化珪素半導体基板の表面に、前記ハロゲン原子を含んだ第１絶縁膜を形成する第１絶縁膜形成工程を含むことを特徴とする。
【００１６】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜形成工程では、前記ハロゲン原子によって前記第１絶縁膜中の珪素原子を終端させることを特徴とする。
【００１７】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜形成工程後、熱処理により、前記第１絶縁膜中の前記ハロゲン原子を所定の割合で除去する除去工程をさらに含むことを特徴とする。
【００１８】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ハロゲン原子は、ハロゲン化合物を構成する成分であり、前記ハロゲン化合物は、ハロゲン窒化物、ハロゲン炭化物、またはハロゲン水素化物であることを特徴とする。
【００１９】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ハロゲン化合物は、フッ化窒素、塩化炭素または塩化水素であることを特徴とする。
【００２０】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ハロゲン原子は、フッ素原子、塩素原子または臭素原子であることを特徴とする。
【００２１】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ハロゲン原子の含有濃度は、前記酸化性ガス雰囲気中の酸化性ガスに対して１％以下であることを特徴とする。
【００２２】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜の厚さを１０ｎｍ以下にすることを特徴とする。
【００２３】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜形成工程では、１２００℃以下の酸化温度で熱酸化を行うことを特徴とする。
【００２４】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜形成工程では、前記炭化珪素半導体基板に形成されたトレンチの内部に、前記トレンチの内壁に沿って前記第１絶縁膜を形成することを特徴とする。
【００２５】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜形成工程では、前記炭化珪素半導体基板に形成される素子どうしを電気的に分離する前記第１絶縁膜を形成することを特徴とする。
【００２６】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜形成工程前に、前記炭化珪素半導体基板の表面に第２絶縁膜を形成する第２絶縁膜形成工程を行う。そして、前記第１絶縁膜形成工程では、前記炭化珪素半導体基板と前記第２絶縁膜との界面に前記第１絶縁膜を形成することを特徴とする。
【００２７】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜形成工程後に、前記第１絶縁膜の表面に第２絶縁膜を形成する第２絶縁膜形成工程をさらに含むことを特徴とする。
【００２８】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜の厚さを５ｎｍ以下にすることを特徴とする。
【００２９】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２絶縁膜形成工程では、ハロゲン原子またはハロゲン化合物以外の成分を含むガス雰囲気中で前記炭化珪素半導体基板を熱酸化し、前記第２絶縁膜を形成することを特徴とする。
【００３０】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２絶縁膜形成工程では、化学気相成長法または物理気相成長法により、前記第２絶縁膜を形成することを特徴とする。
【００３１】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２絶縁膜形成工程では、金属酸化物からなる前記第２絶縁膜を形成することを特徴とする。
【００３２】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２絶縁膜形成工程では、前記炭化珪素半導体基板に形成される素子どうしを電気的に分離する前記第２絶縁膜を形成することを特徴とする。
【００３３】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素半導体基板の表面に、前記炭化珪素半導体基板に接するように設けられた絶縁膜を備える。前記絶縁膜は、ハロゲン原子を含んでいることを特徴とする。
【００３４】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記絶縁膜中の前記ハロゲン原子は、前記炭化珪素半導体基板側の表面において前記絶縁膜中の珪素原子を終端していることを特徴とする。
【００３５】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記炭化珪素半導体基板と前記絶縁膜との界面付近における前記炭化珪素半導体基板中の炭素原子は、前記炭化珪素半導体基板と前記絶縁膜との界面から離れた前記炭化珪素半導体基板中の炭素原子よりも少ないことを特徴とする。
【００３６】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記絶縁膜の表面に設けられた金属膜と、前記金属膜、前記絶縁膜および前記炭化珪素半導体基板からなる絶縁ゲート構造と、をさらに備えることを特徴とする。
【００３７】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記絶縁膜は、前記炭化珪素半導体基板に設けられた素子どうしを電気的に分離することを特徴とする。
【００３８】
上述した発明によれば、炭化珪素半導体基板と絶縁膜との界面付近や絶縁膜中から炭素原子を除去したり、炭化珪素半導体基板と絶縁膜との界面付近から炭素原子を遠ざけたりすることで、炭化珪素半導体基板と絶縁膜との界面における界面準位密度を低減することができる。また、絶縁膜中の固定電荷密度を低減することができる。
【発明の効果】
【００３９】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、絶縁膜の容量−電圧特性を改善し、高い初期特性および信頼性を実現することができるという効果を奏する。
【図面の簡単な説明】
【００４０】
【図１】実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。
【図２】実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。
【図３】実施の形態１にかかる製造方法で製造された半導体装置のＣ−Ｖ特性を示す特性図である。
【図４】実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。
【図５】実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。
【図６】実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。
【図７】実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。
【図８】実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。
【図９】実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。
【図１０】実施の形態５にかかる半導体装置の製造途中の状態を示す断面図である。
【図１１】実施の形態５にかかる半導体装置の製造途中の状態を示す断面図である。
【図１２】実施の形態５にかかる半導体装置の製造途中の状態を示す断面図である。
【図１３】実施の形態５にかかる半導体装置のキャリアの移動度特性を示す特性図である。
【図１４】実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。
【図１５】実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。
【図１６】実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。
【図１７】従来の製造方法で製造された半導体装置のＣ−Ｖ特性を示す特性図である。
【図１８】従来のＳｉＣ半導体装置の製造途中の状態を示す断面図である。
【図１９】従来のＳｉＣ半導体装置の製造途中の状態を示す断面図である。
【発明を実施するための形態】
【００４１】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４２】
（実施の形態１）
実施の形態１にかかる半導体装置について、炭化珪素（ＳｉＣ）からなる半導体基板（ＳｉＣ基板）を用いてＭＯＳキャパシタを作製（製造）する場合を例に説明する。図１，２は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態１にかかる半導体装置の完成後の状態を図２に示す。図２に示すように、実施の形態１にかかる半導体装置は、デバイスの素子構造が形成される素子構造形成領域１０ａと、ｎ型ＳｉＣ基板１上に設けられた複数のデバイス間を電気的に絶縁分離する素子分離領域１０ｂと、を備える。素子分離領域１０ｂは、素子構造形成領域１０ａを囲む。
【００４３】
素子分離領域１０ｂにおいて、ｎ型ドリフト領域となるｎ型ＳｉＣ基板１のおもて面には、素子分離絶縁膜２が選択的に設けられている。素子構造形成領域１０ａにおいて、ｎ型ＳｉＣ基板１のおもて面には、ゲート絶縁膜となる熱酸化膜（ＳｉＯ2膜）３が設けられている。熱酸化膜３の厚さは、ＭＯＳキャパシタの容量など設計仕様に合わせて種々変更可能であり、例えば４０ｎｍ程度の厚さであってもよい。また、熱酸化膜３は、所定の割合でハロゲン原子を含み、炭素（Ｃ）原子をほぼ含んでいない。
【００４４】
ｎ型ＳｉＣ基板１と熱酸化膜３との界面付近におけるｎ型ＳｉＣ基板１中のＣ原子は、熱酸化膜３との界面から離れた部分に比べて少なくなっている。熱酸化膜３の表面には、ゲート電極となるリン（Ｐ）を添加した多結晶シリコン膜４が設けられている。多結晶シリコン膜４は、素子構造形成領域１０ａ側から素子分離領域１０ｂにわたって、素子分離絶縁膜２上に延在している。これら多結晶シリコン膜４、熱酸化膜３およびｎ型ＳｉＣ基板１によって、ＭＯＳキャパシタが構成される。
【００４５】
次に、実施の形態１にかかる半導体装置の製造方法について説明する。まず、ＳｉＣからなる比抵抗５Ωｃｍ〜５０Ωｃｍ程度のｎ型半導体基板（以下、ｎ型ＳｉＣ基板とする）１を用意する。ｎ型ＳｉＣ基板１の主面は、例えば（０００１）Ｓｉ面であってもよく、両主面ともに鏡面研磨されている。次に、ＬＯＣＯＳ法により、ｎ型ＳｉＣ基板１のおもて面に、ＳｉＯ2膜からなる素子分離用の素子分離絶縁膜２を形成する。次に、素子分離絶縁膜２を選択的に除去し、素子構造形成領域１０ａに対応する部分におけるｎ型ＳｉＣ基板１のおもて面を露出させる。これにより、ｎ型ＳｉＣ基板１のおもて面において、素子分離領域１０ｂに素子分離絶縁膜２が残る。
【００４６】
次に、ハロゲン原子またはハロゲン化合物を含む乾燥酸素（Ｏ2）ガス雰囲気中においてｎ型ＳｉＣ基板１のおもて面を熱酸化（ドライ酸化）し、ゲート絶縁膜となる熱酸化膜（ＳｉＯ2膜）３を形成する。ここまでの状態が図１に示されている。次に、ＰＯＡ（ポスト  オキシデーション  アニール）として、例えばアルゴン（Ａｒ）ガス雰囲気中において１０００℃程度の温度で、熱酸化膜３を高密度化させるための熱処理を行う。次に、ｎ型ＳｉＣ基板１のおもて面側に、熱酸化膜３を覆うように、リン（Ｐ）を添加した多結晶シリコン膜４を堆積する。
【００４７】
次に、エッチングにより、多結晶シリコン膜４をパターニングして熱酸化膜３を覆うゲート電極を形成する。このとき、多結晶シリコン膜４の、素子構造形成領域１０ａから素子分離領域１０ｂにわたって素子分離絶縁膜２の一部を覆う部分が電極取出し領域５として残るように、多結晶シリコン膜４をパターニングする。これにより、多結晶シリコン膜４、熱酸化膜３およびｎ型ＳｉＣ基板１からなるＭＯＳキャパシタが形成される。ここまでの状態が図２に示されている。その後、一般的な方法によりその他の素子構造を形成することで、ＭＯＳ型半導体装置が完成する。
【００４８】
熱酸化膜３の形成に用いるガス雰囲気に添加するハロゲン原子として、例えばフッ素（Ｆ）、塩素（Ｃｌ）および臭素（Ｂｒ）を用いてもよい。熱酸化膜３の形成に用いるガス雰囲気に添加するハロゲン化合物として、例えば、フッ化窒素（ＮＦ3）などのハロゲン窒化物、塩化炭素（ＣＣｌ4）などのハロゲン炭化物、および塩化水素（ＨＣｌ）などのハロゲン水素化物を用いてもよい。熱酸化膜３の形成に用いるガス雰囲気にハロゲン原子またはハロゲン化合物を添加することで、これらが添加されていない場合よりも酸化速度を早めることができる。
【００４９】
また、熱酸化膜３の形成に用いるガス雰囲気にハロゲン原子またはハロゲン化合物を添加することで、反応炉内では、ガス雰囲気に含まれるハロゲン原子と、ｎ型ＳｉＣ基板１を構成する炭素（Ｃ）原子とが結合し、蒸気圧の高い分子が生成される。これにより、反応炉内の真空度を高くすることができ、パーティクルの発生を抑制することができる。また、熱酸化膜３の形成に用いるガス雰囲気にハロゲン原子またはハロゲン化合物を添加することで、熱酸化膜３の形成時に、ｎ型ＳｉＣ基板１と熱酸化膜３との界面付近および熱酸化膜３中に発生した余分なＣ原子を除去することができる。具体的には、熱酸化膜３の形成時、ｎ型ＳｉＣ基板１と熱酸化膜３との界面付近において、ｎ型ＳｉＣ基板１を構成するＣ原子は、ハロゲン原子と結合されて反応炉内へ外方拡散される。
【００５０】
また、熱酸化膜３の形成時、熱酸化膜３を構成する珪素（Ｓｉ）原子がハロゲン原子により終端される。例えば、熱酸化膜３の形成に用いるガス雰囲気にＮＦ3を添加した場合、熱酸化膜３（ＳｉＯ2膜）中のＳｉ−Ｏ−Ｓｉ結合が切断され、熱酸化膜３の表面の結合はＳｉ−Ｆ結合で終端する。これにより、熱酸化膜３中においてＣ原子の外方拡散が促進される。また、熱酸化膜３を構成するＳｉ原子がハロゲン原子により終端されることで、熱酸化膜３の結合のネットワーク構造が緩やかになり、熱酸化膜３とｎ型ＳｉＣ基板１との界面付近からＣ原子を遠ざけることができる。このように、ｎ型ＳｉＣ基板１と熱酸化膜３との界面付近および熱酸化膜３中のＣ原子を除去することで、ｎ型ＳｉＣ基板１と熱酸化膜３との界面における界面準位密度を低減させることができる。また、熱酸化膜３中の固定電荷密度を低減することができる。したがって、キャリアの移動度を向上させることができる。
【００５１】
熱酸化膜３を形成する際の酸化温度は、ＭＯＳキャパシタの容量など設計仕様に合わせて例えば４００℃以上１２００℃以下であればよい。その理由は、次のとおりである。酸化温度が１２００℃よりも高い場合、酸化速度は速くなるが、熱酸化膜３の形成に用いるガス雰囲気に含まれる例えばＦ原子の効果が顕著になり、ｎ型ＳｉＣ基板１のおもて面の酸化と同時にエッチングが進行するからである。また、酸化温度が４００℃よりも低い場合、酸化速度が遅くなり、ｎ型ＳｉＣ基板１のおもて面の酸化がほとんど進行しなくなるからである。
【００５２】
ハロゲン原子またはハロゲン化合物の含有濃度は、熱酸化膜３の形成に用いるガス雰囲気（酸化性ガス）に対して１％未満であるのが好ましい。その理由は、熱酸化膜３中のハロゲン原子濃度が高くなり、熱酸化膜３の絶縁特性が劣化するからである。また、例えば、Ｆ原子の含有濃度が酸化性ガスに対して高すぎる場合、熱酸化膜３のエッチングの進行速度が速くなり、熱酸化膜３の厚さが増えなくなる。ＳｉＣはシリコン（Ｓｉ）よりも酸化速度が遅く、ＳｉＣとＳｉとでＦ原子によるエッチング速度はほぼ変わらない。このため、ＳｉＣでは、Ｆ原子の含有濃度増加にともなう酸化速度の低下が顕著にあらわれる。具体的には、例えば、熱酸化膜３の形成に用いるガス雰囲気として、ＮＦ3を２００ｐｐｍ、すなわち０．０２％の割合で含む酸化性ガス雰囲気を用いてもよい。
【００５３】
熱酸化膜３中のハロゲン原子濃度が高い場合、上述したように熱酸化膜３の絶縁特性が劣化する。このため、熱酸化膜３の形成後に、熱酸化膜３を高密度化させるための熱処理を行うことで熱酸化膜３のハロゲン原子を所定の割合で除去し、熱酸化膜３の絶縁特性を回復させるのがよい。具体的には、熱酸化膜３を高密度化させるための熱処理においては、熱酸化膜（ＳｉＯ2膜）３の表面においてＳｉ原子を終端するハロゲン原子を除去し、Ｓｉ−Ｏ−Ｓｉ結合を修復する。熱酸化膜３を高密度化させるための熱処理におけるガス雰囲気は、上述したＡｒガス雰囲気に限らず、例えば微量の窒素（Ｎ2）や酸素（Ｏ2）、蒸気（Ｈ2Ｏ）を含むガス雰囲気であってもよい。また、６００℃以上１２００℃以下の温度で熱酸化膜３を高密度化させるための熱処理を行うことで、その効果が得られる。
【００５４】
（実施例１）
次に、実施の形態１にかかるＭＯＳキャパシタのＣ−Ｖ特性について検証した。図３は、実施の形態１にかかる製造方法で製造された半導体装置のＣ−Ｖ特性を示す特性図である。まず、上述した実施の形態１にかかる半導体装置の製造方法にしたがい、ＭＯＳキャパシタを作製した（以下、第１実施例とする）。具体的には、第１実施例においては、熱酸化膜３を形成するための熱酸化処理を、ＮＦ3を２００ｐｐｍの割合で含む乾燥酸素ガス雰囲気において１０００℃の温度で行った。熱酸化膜３の厚さを４０ｎｍとした。熱酸化膜３を高密度化させるための熱処理は、Ａｒガス雰囲気中で１０００℃程度の温度で行った。
【００５５】
第１実施例について、ゲート電圧Ｖを変化させて、ゲート電圧Ｖの変化に伴うＭＯＳキャパシタの全体容量Ｃを測定した結果（Ｃ−Ｖ特性曲線）を図３に示す。図３には、図１７に示す従来例のＣ−Ｖ特性曲線も示す。従来例は、従来の半導体装置の製造方法にしたがって作製したＭＯＳキャパシタを備えたＭＯＳ型半導体装置である。具体的には、従来例では、熱酸化膜１０３を形成するための熱酸化処理を、乾燥酸素ガス雰囲気において１２００℃の温度で行った。熱酸化膜１０３を高密度化させるための熱処理は行っていない。従来例のそれ以外の構成は、第１実施例と同様である。
【００５６】
図３に示すように、第１実施例のＣ−Ｖ特性においては、フラットバンド電圧がほぼ０Ｖであり（フラットバンド状態）、理論値に近い値を示している。また、ゲート電圧の０Ｖ→４Ｖ→−１Ｖ→０Ｖとの推移に対して、従来例で確認されたヒステリシスがほぼ見られない。さらに、第１実施例においては、フラットバンド電圧（ゲート電圧＝０Ｖ）付近でのＭＯＳキャパシタの全体容量Ｃの増加曲線の傾きが従来例よりも大きく、ＭＯＳキャパシタの全体容量Ｃの変化が従来例よりも急峻である。したがって、第１実施例は、従来例よりも界面準位密度が低いことがわかる。
【００５７】
以上、説明したように、実施の形態１によれば、ｎ型ＳｉＣ基板と熱酸化膜との界面付近や熱酸化膜中からＣ原子を除去したり、ｎ型ＳｉＣ基板と熱酸化膜との界面付近からＣ原子を遠ざけたりすることで、ｎ型ＳｉＣ基板と熱酸化膜との界面における界面準位密度を低減することができる。また、熱酸化膜中の固定電荷密度を低減することができる。これにより、絶縁膜の容量−電圧特性が改善され、キャリアの移動度を向上させることができる。したがって、ＳｉＣ半導体が熱酸化されてなる熱酸化膜を有する素子構造を備えた半導体装置全般において、高い初期特性と信頼性を実現することができる。
【００５８】
（実施の形態２）
実施の形態２にかかる半導体装置について説明する。図４〜６は、実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態２にかかる半導体装置の完成後の状態を図６に示す。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、ＣＶＤ法またはＰＶＤ法により酸化膜（以下、堆積酸化膜とする）１３ｂを堆積した後、さらに熱酸化により熱酸化膜（以下、追加酸化膜とする）１３ａを形成することで、追加酸化膜１３ａと堆積酸化膜１３ｂとからなる積層構造の積層ゲート絶縁膜１３を設けている点である。
【００５９】
図６に示すように、ｎ型ＳｉＣ基板１のおもて面には、積層ゲート絶縁膜１３となる追加酸化膜（ＳｉＯ2膜）１３ａおよび堆積酸化膜１３ｂが順に積層されている。追加酸化膜１３ａおよび堆積酸化膜１３ｂの厚さは、ＭＯＳキャパシタの容量など設計仕様に合わせて種々変更可能である。具体的には、追加酸化膜１３ａの厚さは、実施の形態１の熱酸化膜よりも薄く、例えば１０ｎｍ以下であるのが好ましい。その理由は、後述する。堆積酸化膜１３ｂの厚さは、例えば４０ｎｍ程度であってもよい。
【００６０】
堆積酸化膜１３ｂの表面には、ゲート電極となるリン（Ｐ）を添加した多結晶シリコン膜４が設けられている。ｎ型ＳｉＣ基板１中のＣ原子は、追加酸化膜１３ａとの界面から離れた領域よりも、追加酸化膜１３ａとの界面付近の領域において少なくなっている。また、追加酸化膜１３ａは、実施の形態１の熱酸化膜と同様に、所定の割合でハロゲン原子を含み、炭素（Ｃ）原子をほぼ含んでいない。
【００６１】
次に、実施の形態２にかかる半導体装置の製造方法について説明する。まず、実施の形態１と同様に、ｎ型ＳｉＣ基板１を用意し、ｎ型ＳｉＣ基板１のおもて面に選択的に素子分離絶縁膜２を形成する。次に、ＣＶＤ法により、例えば、シラン（ＳｉＨ4）ガスと酸化窒素（Ｎ2Ｏ）ガスとの混合ガス雰囲気中において８００℃の温度で、素子構造形成領域１０ａにおけるｎ型ＳｉＣ基板１のおもて面に、積層ゲート絶縁膜１３となる堆積酸化膜（ＳｉＯ2膜）１３ｂを形成する。堆積酸化膜１３ｂは、ハロゲン原子またはハロゲン化合物を含まないガス雰囲気中での熱酸化により形成されてもよい。また、堆積酸化膜１３ｂは、ＳｉＨ4ガス以外の有機シラン系ガスなどを用いたＣＶＤ法や、スパッタリング法などによるＰＶＤ法により形成されてもよい。ここまでの状態が図４に示されている。
【００６２】
次に、ハロゲン原子またはハロゲン化合物を含む乾燥酸素ガス雰囲気中においてｎ型ＳｉＣ基板１のおもて面を熱酸化し、ｎ型ＳｉＣ基板１と堆積酸化膜１３ｂとの間に、積層ゲート絶縁膜１３となる追加酸化膜１３ａを形成する。ここまでの状態が図５に示されている。次に、実施の形態１と同様に、熱酸化膜、すなわち追加酸化膜１３ａを高密度化させるための熱処理を行った後、ゲート電極となる多結晶シリコン膜４の形成工程から以降の工程を行うことで、図６に示すＭＯＳ型半導体装置が完成する。
【００６３】
追加酸化膜１３ａを形成する際の熱酸化条件は、実施の形態１よりも膜厚の薄い熱酸化膜を形成する以外は、実施の形態１の熱酸化膜と同様である。追加酸化膜１３ａの厚さを１０ｎｍ以下とする理由は、次のとおりである。追加酸化膜１３ａを１０ｎｍより厚くした場合、上述したように追加酸化膜１３ａよりも前の工程で形成されている堆積酸化膜１３ｂ中のハロゲン濃度が増加し、堆積酸化膜１３ｂの絶縁特性が劣化する。したがって、追加酸化膜１３ａを高密度化させるための熱処理を長時間行い、堆積酸化膜１３ｂの絶縁特性も回復させる必要が生じるからである。
【００６４】
以上、説明したように、実施の形態２によれば、ゲート絶縁膜を熱酸化膜と堆積酸化膜とが積層されてなる積層構造とした場合においても、実施の形態１と同様の効果を得ることができる。
【００６５】
（実施の形態３）
実施の形態３にかかる半導体装置について、実施の形態２と同様に図４〜６を参照しながら説明する。実施の形態３にかかる半導体装置が実施の形態２にかかる半導体装置と異なる点は、金属酸化物からなる堆積酸化膜（以下、堆積金属酸化膜とする）１３ｂを設けている点である。すなわち、実施の形態３において、積層ゲート絶縁膜１３は、追加酸化膜１３ａと堆積金属酸化膜１３ｂとの積層構造となっている。
【００６６】
堆積金属酸化膜１３ｂとして、例えば、酸化アルミニウム（Ａｌ2Ｏ3）膜、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）またはランタン（Ｌａ）を含んだ酸化膜、酸窒化膜およびこれらとＳｉとの化合物を設けてもよい。堆積金属酸化膜１３ｂの厚さは、ＭＯＳキャパシタの容量など設計仕様に合わせて種々変更可能である。具体的には、堆積金属酸化膜１３ｂの厚さは、例えば４０ｎｍ程度であってもよい。
【００６７】
次に、実施の形態３にかかる半導体装置の製造方法について説明する。まず、実施の形態２と同様に、ｎ型ＳｉＣ基板１を用意し、ｎ型ＳｉＣ基板１のおもて面に選択的に素子分離絶縁膜２を形成する。次に、ＣＶＤ法により、例えば、トリエチルアルミニウム（ＴＥＡ：Ｃ6Ｈ15Ａｌ）ガスと水蒸気（Ｈ2Ｏ）ガスを含む混合ガス雰囲気中において２００℃の温度で、素子構造形成領域１０ａにおけるｎ型ＳｉＣ基板１のおもて面に、積層ゲート絶縁膜１３となる堆積金属酸化膜（例えばＡｌ2Ｏ3膜）１３ｂを形成する（図４）。堆積金属酸化膜１３ｂは、ＴＥＡ以外の有機金属化合物などを用いたＣＶＤ法や、スパッタリング法などによるＰＶＤ法により形成されてもよい。その後、実施の形態２と同様に、ｎ型ＳｉＣ基板１と堆積酸化膜１３ｂとの間に、積層ゲート絶縁膜１３となる追加酸化膜１３ａを形成し（図５）、追加酸化膜１３ａを高密度化させるための熱処理以降の工程を行うことで、図６に示すＭＯＳ型半導体装置が完成する。
【００６８】
以上、説明したように、実施の形態３によれば、実施の形態１，２と同様の効果を得ることができる。
【００６９】
（実施の形態４）
実施の形態４にかかる半導体装置の製造方法について説明する。図７〜９は、実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態４にかかる半導体装置の完成後の状態を図９に示す。実施の形態４にかかる半導体装置の製造方法が実施の形態２にかかる半導体装置の製造方法と異なる点は、熱酸化により熱酸化膜２３ａを形成した後に、ＣＶＤ法またはＰＶＤ法により堆積酸化膜２３ｂを堆積する点である。実施の形態４にかかる半導体装置の構成は、実施の形態２にかかる半導体装置と同様である。
【００７０】
まず、実施の形態２と同様に、ｎ型ＳｉＣ基板１を用意し、ｎ型ＳｉＣ基板１のおもて面に選択的に素子分離絶縁膜２を形成する。次に、実施の形態１と同様に、素子構造形成領域１０ａにおけるｎ型ＳｉＣ基板１のおもて面に、積層ゲート絶縁膜２３となる熱酸化膜（ＳｉＯ2膜）２３ａを形成する（図７）。次に、ＣＶＤ法またはＰＶＤ法により、熱酸化膜２３ａの表面に、積層ゲート絶縁膜２３となる堆積酸化膜（ＳｉＯ2膜）２３ｂを形成する（図８）。その後、実施の形態２と同様に、熱酸化膜２３ａを高密度化させるための熱処理以降の工程を行うことで、図９に示すＭＯＳ型半導体装置が完成する。
【００７１】
熱酸化膜２３ａの形成方法は、実施の形態１よりも膜厚の薄い熱酸化膜を形成する以外は、実施の形態１における熱酸化膜の形成方法と同様である。堆積酸化膜２３ｂの形成方法は、実施の形態２における堆積酸化膜の形成方法と同様である。また、実施の形態３と同様に、金属酸化物からなる堆積酸化膜２３ｂを形成してもよい。熱酸化膜２３ａおよび堆積酸化膜２３ｂの厚さは、ＭＯＳキャパシタの容量など設計仕様に合わせて種々変更可能である。
【００７２】
具体的には、熱酸化膜２３ａの厚さは、例えば５ｎｍ以下であればよい。その理由は、熱酸化膜２３ａの厚さが５ｎｍよりも厚い場合、堆積酸化膜２３ｂの形成後に行う熱酸化膜２３ａを高密度化させるための熱処理により、熱酸化膜２３ａ中のＣ原子が堆積酸化膜２３ｂ中に拡散し、堆積酸化膜２３ｂの信頼性が低下する虞があるからである。堆積酸化膜２３ｂの厚さは、例えば４０ｎｍ程度であってもよい。
【００７３】
以上、説明したように、実施の形態４によれば、実施の形態１〜３と同様の効果を得ることができる。
【００７４】
（実施の形態５）
実施の形態５にかかる半導体装置について、プレーナーゲート構造の絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）を例に説明する。図１０〜１２は、実施の形態５にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態５にかかる半導体装置の完成後の状態を図１２に示す。実施の形態５にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、ゲート絶縁膜となる熱酸化膜３５の他に、さらに、ｎ-型ＳｉＣ基板３１と素子分離絶縁膜３２との界面にも熱酸化膜（以下、追加酸化膜とする）３６を設けている点である。
【００７５】
図１２に示すように、実施の形態５にかかる半導体装置は、ｎ-型ドリフト領域となるｎ-型ＳｉＣ基板３１に、デバイスの素子構造が形成される素子構造形成領域３０ａと、素子構造形成領域３０ａを囲む素子分離領域３０ｂと、を備える。素子分離領域３０ｂにおいて、ｎ-型ＳｉＣ基板３１のおもて面には、素子分離絶縁膜３２が設けられている。ｎ-型ＳｉＣ基板３１と素子分離絶縁膜３２との界面には、追加酸化膜（ＳｉＯ2膜）３６が設けられている。追加酸化膜３６の構成は、実施の形態２の追加酸化膜と同様である。
【００７６】
素子構造形成領域３０ａにおいて、ｎ-型ＳｉＣ基板３１のおもて面の表面層には、ｐウエル領域（ｐベース領域）３３が選択的に設けられている。ｐウエル領域３３は、追加酸化膜３６に接する。ｐウエル領域３３の内部には、ｎ+ソース領域３４が選択的に設けられている。ｐウエル領域３３の、ｎ型ドリフト領域とｎ+ソース領域３４とに挟まれた部分の表面上には、ゲート絶縁膜となる熱酸化膜（ＳｉＯ2膜）３５が設けられている。熱酸化膜３５の構成は、実施の形態１の熱酸化膜と同様である。熱酸化膜３５の表面上には、ゲート電極となるリンを添加した多結晶シリコン膜３７が設けられている。ソース電極３８は、ｐウエル領域３３およびｎ+ソース領域３４に接する。ドレイン電極３９は、ｎ-型ＳｉＣ基板３１の裏面全面に設けられている。
【００７７】
次に、実施の形態５にかかる半導体装置の製造方法について説明する。まず、実施の形態１と同様に、ｎ-型ＳｉＣ基板３１を用意し、ｎ-型ＳｉＣ基板３１のおもて面に選択的に素子分離絶縁膜３２を形成する。次に、例えばＡｌなどのｐ型不純物のイオン注入により、ｎ-型ＳｉＣ基板３１のおもて面の表面層に選択的にｐウエル領域３３を形成する。次に、ｎ-型ＳｉＣ基板３１のおもて面に、ｎ+ソース領域３４の形成領域に対応する部分が開口するイオン注入用のマスク酸化膜（不図示）を形成する。次に、マスク酸化膜をマスクとしてリン（Ｐ）などのｎ型不純物のイオン注入により、ｐウエル領域３３の内部に選択的にｎ+ソース領域３４を形成する。そして、マスク酸化膜を除去する。ここまでの状態が図１０に示されている。
【００７８】
次に、実施の形態１と同様に、素子構造形成領域３０ａにおけるｎ-型ＳｉＣ基板３１のおもて面に、ゲート絶縁膜となる熱酸化膜（ＳｉＯ2膜）３５を形成する。このとき、ｎ-型ＳｉＣ基板３１と素子分離絶縁膜３２との界面に追加酸化膜３６が形成される。熱酸化膜３５を形成する際の熱酸化条件は、実施の形態１の熱酸化膜と同様である。次に、実施の形態１と同様に、熱酸化膜３５，３６を高密度化させるための熱処理、および、ゲート電極となる多結晶シリコン膜３７を形成する。ここまでの状態が図１１に示されている。
【００７９】
次に、ｎ-型ＳｉＣ基板３１のおもて面を覆う層間絶縁膜（不図示）を形成する。次に、エッチングにより層間絶縁膜および熱酸化膜３５を選択的に除去して、ｐウエル領域３３およびｎ+ソース領域３４を選択的に露出するソースコンタクトを形成する。次に、ソースコンタクトに埋め込むように、ｎ-型ＳｉＣ基板３１のおもて面側を例えばＡｌ膜で覆った後、このＡｌ膜をパターニングしてソース電極３８を形成する。その後、ｎ-型ＳｉＣ基板３１の裏面に、例えばＡｌ膜からなるドレイン電極３９を形成することで、図１２に示すプレーナーゲート構造のＭＯＳＦＥＴが完成する。
【００８０】
上述した製造方法において、熱酸化膜３５に代えて、堆積酸化膜や堆積金属酸化膜を設けてもよい。この場合、実施の形態２，３と同様に、堆積酸化膜や堆積金属酸化膜を堆積した後に、追加酸化膜３６を形成するための熱酸化を行う。すなわち、熱酸化膜３５に代えて、堆積酸化膜（堆積金属酸化膜）と追加酸化膜３６とが積層された積層ゲート絶縁膜が形成される。
【００８１】
（実施例２）
次に、実施の形態５にかかる半導体装置のキャリアの移動度特性について検証した。図１３は、実施の形態５にかかる半導体装置のキャリアの移動度特性を示す特性図である。まず、上述した実施の形態５にかかる半導体装置の製造方法にしたがい、プレーナーゲート構造のＭＯＳＦＥＴを作製した（以下、第２実施例とする）。具体的には、第２実施例においては、熱酸化膜３５を形成するための熱酸化処理を、ＮＦ3を２００ｐｐｍの割合で含む乾燥酸素ガス雰囲気において１０００℃の温度で行った。熱酸化膜３５の厚さを４０ｎｍとした。熱酸化膜３５を高密度化させるための熱処理は、Ａｒガス雰囲気中で１０００℃程度の温度で行った。
【００８２】
第２実施例について、キャリアの移動度を測定した結果を図１３に示す。また、図１３には、上述した従来例（乾燥酸素ガス雰囲気のみでゲート絶縁膜となる熱酸化膜を形成したもの）におけるキャリアの移動度も示す。図１３に示すように、従来例では、ＳｉＣ基板とゲート酸化膜（熱酸化膜）との界面における界面準位が多く、キャリアの移動度が低いことが確認された。それに対して、第２実施例においては、ｎ-型ＳｉＣ基板とゲート酸化膜（熱酸化膜）との界面における界面準位が低減されたことにより、キャリアの移動度が向上していることがわかる。その結果、第２実施例では、ＭＯＳＦＥＴのオン抵抗が減少し、高効率化を実現することができる。
【００８３】
以上、説明したように、実施の形態５によれば、プレーナーゲート構造の半導体装置においても、ハロゲン原子またはハロゲン化合物を含む酸化性ガス雰囲気を用いた熱酸化によりゲート酸化膜を形成することで、実施の形態１〜４と同様の効果を得ることができる。また、実施の形態５によれば、ｎ-型ＳｉＣ基板と素子分離絶縁膜との界面に追加酸化膜を形成することで、ｎ-型ＳｉＣ基板と素子分離絶縁膜との界面における界面準位を低減することができる。また、素子分離絶縁膜中に電荷が捕獲されることを抑制することができる。これにより、ｎ-型ＳｉＣ基板と素子分離絶縁膜との間にチャネルが形成されることを抑制することができ、半導体装置の誤動作を抑制することができる。
【００８４】
（実施の形態６）
実施の形態６にかかる半導体装置について説明する。図１４〜１６は、実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態６にかかる半導体装置の完成後の状態を図１６に示す。実施の形態６にかかる半導体装置の製造方法が実施の形態２にかかる半導体装置の製造方法と異なる点は、追加酸化膜４６ａと堆積酸化膜４６ｂとからなる２重構造の積層ゲート絶縁膜４６を備えるトレンチゲート構造のＭＯＳＦＥＴを構成している点である。
【００８５】
図１６に示すように、実施の形態６にかかる半導体装置は、ｎ-型ドリフト領域となるｎ-型ＳｉＣ基板４１に、デバイスの素子構造が形成される素子構造形成領域４０ａと、素子構造形成領域４０ａを囲む素子分離領域４０ｂと、を備える。素子分離領域４０ｂにおいて、ｎ-型ＳｉＣ基板４１のおもて面には、素子分離絶縁膜４２が設けられている。素子構造形成領域４０ａにおいて、ｎ-型ＳｉＣ基板４１のおもて面の表面層には、ｐウエル領域（ｐベース領域）４３が選択的に設けられている。ｐウエル領域４３の内部には、ｎ+ソース領域４４が選択的に設けられている。ｎ-型ＳｉＣ基板４１のおもて面からｎ+ソース領域４４およびｐウエル領域４３を貫通してｎ-型ドリフト領域に接するトレンチ４５が設けられている。
【００８６】
トレンチ４５の内部には、トレンチ４５の内壁に沿って追加酸化膜４６ａが設けられている。また、トレンチ４５の内部には、追加酸化膜４６ａの内側に、トレンチ４５の内壁に沿って堆積酸化膜４６ｂが設けられている。追加酸化膜４６ａおよび堆積酸化膜４６ｂは、積層ゲート絶縁膜４６を構成する。追加酸化膜４６ａおよび堆積酸化膜４６ｂの構成は、実施の形態２と同様である。また、トレンチ４５の内部において、堆積酸化膜４６ｂの内側には、ゲート電極となるリンを添加した多結晶シリコン膜４７が設けられている。ソース電極４８は、ｐウエル領域４３およびｎ+ソース領域４４に接する。ドレイン電極４９は、ｎ-型ＳｉＣ基板４１の裏面全面に設けられている。
【００８７】
次に、実施の形態６にかかる半導体装置の製造方法について説明する。まず、実施の形態５と同様に、ｎ-型ＳｉＣ基板４１を用意し、素子分離絶縁膜４２、ｐウエル領域４３およびｎ+ソース領域４４を形成する。次に、フッ化炭素（ＣＦ6）ガスを用いたドライエッチングにより、ｎ-型ＳｉＣ基板４１のおもて面に、ｎ+ソース領域４４およびｐウエル領域４３を貫通してｎ-型ドリフト領域に接するトレンチ４５を形成する。次に、ＣＶＤ法により、トレンチ４５の内部に、トレンチ４５の内壁（側壁および底面）に沿って、積層ゲート絶縁膜４６となる堆積酸化膜４６ｂを形成する。ここまでの状態が図１４に示されている。
【００８８】
次に、熱酸化により、トレンチ４５と堆積酸化膜４６ｂとの界面に、トレンチ４５の内壁に沿って、積層ゲート絶縁膜４６となる追加酸化膜４６ａを形成する。次に、追加酸化膜４６ａを高密度化させるための熱処理を行う。次に、トレンチ４５の内部に埋め込むように、ｎ-型ＳｉＣ基板４１のおもて面に、リンを添加した多結晶シリコン膜４７を形成する。堆積酸化膜４６ｂおよび追加酸化膜４６ａの形成方法は、実施の形態２と同様である。次に、エッチバックにより、ｎ-型ＳｉＣ基板４１のおもて面を覆う多結晶シリコン膜４７を除去し、トレンチ４５の内部にゲート電極となる多結晶シリコン膜４７を残す。ここまでの状態が図１５に示されている。
【００８９】
次に、ｎ-型ＳｉＣ基板４１のおもて面を覆う層間絶縁膜（不図示）を形成する。エッチングにより層間絶縁膜、堆積酸化膜４６ｂおよび追加酸化膜４６ａを選択的に除去して、ｐウエル領域４３およびｎ+ソース領域４４を選択的に露出するソースコンタクトを形成する。次に、ソースコンタクトに埋め込むように、ｎ-型ＳｉＣ基板４１のおもて面側を例えばＡｌ膜で覆った後、このＡｌ膜をパターニングしてソース電極４８を形成する。その後、ｎ-型ＳｉＣ基板４１の裏面に、例えばＡｌ膜からなるドレイン電極４９を形成することで、図１６に示すトレンチゲート構造のＭＯＳＦＥＴが完成する。
【００９０】
以上、説明したように、実施の形態６によれば、トレンチゲート構造を備えた半導体装置においても、ハロゲン原子またはハロゲン化合物を含む酸化性ガス雰囲気を用いた熱酸化によりゲート酸化膜を形成することで、実施の形態１〜５と同様の効果を得ることができる。
【００９１】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態において、熱酸化膜や堆積酸化膜の寸法や、これらを形成する際のガス組成等は要求される仕様等に応じて種々設定される。また、上述した実施の形態では、ＬＯＣＯＳ法により素子分離絶縁膜を形成しているが、これに限らず、例えばＣＶＤ法やＰＶＤ法などの堆積法により素子分離絶縁膜を形成してもよい。
【００９２】
また、例えば、本発明は、ｎ型ＳｉＣ基板の裏面にｐ型領域を形成することで、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【産業上の利用可能性】
【００９３】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、ＭＯＳゲート構造を有するパワー半導体装置に有用である。
【符号の説明】
【００９４】
１  ｎ型ＳｉＣ基板
２，３２，４２  素子分離絶縁膜
３，２３ａ，３５  熱酸化膜
４，３７，４７  多結晶シリコン膜
５  電極取出し領域
１０ａ，３０ａ，４０ａ  素子構造形成領域
１０ｂ，３０ｂ，４０ｂ  素子分離領域
１３，２３，４６  積層ゲート絶縁膜
１３ａ，３６，４６ａ  追加酸化膜
１３ｂ，２３ｂ，４６ｂ  堆積酸化膜、堆積金属酸化膜
３１，４１  ｎ-型ＳｉＣ基板
３３，４３  ｐウエル領域
３４，４４  ｎ+ソース領域
３８，４８  ソース電極
３９，４９  ドレイン電極
４５  トレンチ
【図１】
2014103175.tif 000003
【図２】
2014103175.tif 000004
【図３】
2014103175.tif 000005
【図４】
2014103175.tif 000006
【図５】
2014103175.tif 000007
【図６】
2014103175.tif 000008
【図７】
2014103175.tif 000009
【図８】
2014103175.tif 000010
【図９】
2014103175.tif 000011
【図１０】
2014103175.tif 000012
【図１１】
2014103175.tif 000013
【図１２】
2014103175.tif 000014
【図１３】
2014103175.tif 000015
【図１４】
2014103175.tif 000016
【図１５】
2014103175.tif 000017
【図１６】
2014103175.tif 000018
【図１７】
2014103175.tif 000019
【図１８】
2014103175.tif 000020
【図１９】
2014103175.tif 000021