(57)【要約】【課題】電圧電流特性の異なる２つのダイオードを１チップに備えた半導体装置において、小型化のためにアイソレーション間隔が狭くされても、クロストーク電流を十分に低く抑える。【解決手段】本半導体装置は、半導体層２の表面から形成されたＮ型領域３とＰ−型領域４とのＰＮ接合により構成された第１のダイオードＺＤと、アイソレーション間隔Ｌを隔てた領域で半導体層の表面から形成されたＮ型領域５とＰ−型領域４とのＰＮ接合により構成された第２のダイオードＤｉと、共通のアノード電極１２と、第１のダイオードのカソード電極１０と、第２のダイオードのカソード電極１１とを備え、第１のダイオードと第２のダイオードとの電圧電流特性が異なって構成される。半導体層２に重金属１６が拡散されていることで、半導体層内において第１のダイオードと第２のダイオードとの間で流れるクロストーク電流が低減された半導体装置である。【選択図】図１
2014103342.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層の表面から前記半導体基板に達しない所定の深さまで形成された第２導電型領域と当該半導体層の第１導電型領域とのＰＮ接合により構成された第１のダイオードと、
前記第１のダイオードとアイソレーション間隔を隔てた領域で前記半導体層の表面から前記半導体基板に達しない所定の深さまで形成された第２導電型領域と当該半導体層の第１導電型領域とのＰＮ接合により構成された第２のダイオードと、
前記半導体基板の裏面に形成された前記第１及び第２のダイオードの共通電極と、
前記第１のダイオードを構成する第２導電型領域に接続する第１の電極と、
前記第２のダイオードを構成する第２導電型領域に接続する第２の電極と、
を備え、
前記第１のダイオードと前記第２のダイオードとの電圧電流特性が異なって構成され、
前記半導体層に重金属が拡散されていることで、前記半導体層内において前記第１のダイオードと前記第２のダイオードとの間で流れるクロストーク電流が前記重金属原子の拡散が無い場合に比較して低減された半導体装置。
【請求項２】
前記アイソレーション間隔の範囲に当たる領域に高不純物濃度の第１導電型素子分離領域が前記半導体層の表面から形成された請求項１に記載の半導体装置。
【請求項３】
前記第２のダイオードを構成する第２導電型領域を囲む第２導電型のガードリングが形成されることにより前記第２のダイオードが前記第１のダイオードより高耐圧に構成された請求項１又は請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧電流特性の異なる２つのダイオードを１チップに備えた半導体装置に関する。
【背景技術】
【０００２】
例えば、ツェナーダイオード（定電圧ダイオード）と一般のＰＮ接合ダイオードのように、降伏電圧などの電圧電流特性の異なる２つのダイオードがアノード又はカソードを共通電極として様々な電気回路に組み込まれる。小型化や簡素化のために、このような電圧電流特性の異なる２つのダイオードを１チップに備えた半導体装置が求められる。
例えば特許文献１に記載されるように、複数のダイオードが１チップに造り込まれた半導体装置は知られる。
しかし、アノード又はカソードを共通として２つのダイオードを１チップに造り込むと、ＮＰＮ型又はＰＮＰ型のトランジスタが構成される。特定のバイアス時に発生する当該トランジスタのコレクタ電流が、半導体層内で一方のダイオードの素子形成領域から他方のダイオードの素子形成領域に越境して流れる不必要なクロストーク電流となる。
２つのダイオードをそれぞれ別チップで構成してアノード又はカソードで接続する場合には、２つのダイオードは半導体層で連続しないから、このようなクロストーク電流は発生しない。したがって、別チップで構成して電気回路に実装していた２つのダイオードを１チップで構成して置き換える場合には、クロストーク電流が発生しない特性が要求される。
そのために、２つのダイオードの素子形成領域間を分離（アイソレーション）する必要がある。
素子形成領域間の間隔を広くとれば、素子分離性が高まりクロストーク電流も低く抑えられる。この間隔をアイソレーション間隔と呼ぶ。
また、素子分離技術としては、一般にトレンチと呼ばれる溝を形成するトレンチ絶縁分離、ＰＮ接合を利用したＰＮ接合分離などがある。
特許文献２では、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間をトレンチで分離するとともに、トレンチの底部に重金属を導入して、トレンチの下部を通過する電流を阻止しようとする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６３−０４７９７０号公報
【特許文献２】特開昭６３−０１７５４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、アイソレーション間隔を広くするとチップが大きくなるから、小型化の要求に応えるために限界がある。
トレンチ絶縁分離を採用すると、工程数が増すとともに従来のプレーナ技術のみで製造することができずコスト高となってしまう。
したがって、特許文献２に記載の素子分離構造は採用できない。
また、特許文献２に記載の素子分離構造では、トレンチの底部にのみ重金属を導入しており、重金属を半導体層全体に拡散させないので効果が不十分である。
【０００５】
本発明は以上の従来技術における問題に鑑みてなされたものであって、電圧電流特性の異なる２つのダイオードを１チップに備えた半導体装置において、小型化のためにアイソレーション間隔が狭くされても、クロストーク電流が十分に低く抑えられ素子分離性の高い半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するための請求項１記載の発明は、第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層の表面から前記半導体基板に達しない所定の深さまで形成された第２導電型領域と当該半導体層の第１導電型領域とのＰＮ接合により構成された第１のダイオードと、
前記第１のダイオードとアイソレーション間隔を隔てた領域で前記半導体層の表面から前記半導体基板に達しない所定の深さまで形成された第２導電型領域と当該半導体層の第１導電型領域とのＰＮ接合により構成された第２のダイオードと、
前記半導体基板の裏面に形成された前記第１及び第２のダイオードの共通電極と、
前記第１のダイオードを構成する第２導電型領域に接続する第１の電極と、
前記第２のダイオードを構成する第２導電型領域に接続する第２の電極と、
を備え、
前記第１のダイオードと前記第２のダイオードとの電圧電流特性が異なって構成され、
前記半導体層に重金属が拡散されていることで、前記半導体層内において前記第１のダイオードと前記第２のダイオードとの間で流れるクロストーク電流が前記重金属原子の拡散が無い場合に比較して低減された半導体装置である。
【０００７】
請求項２記載の発明は、前記アイソレーション間隔の範囲に当たる領域に高不純物濃度の第１導電型素子分離領域が前記半導体層の表面から形成された請求項１に記載の半導体装置である。
【０００８】
請求項３記載の発明は、前記第２のダイオードを構成する第２導電型領域を囲む第２導電型のガードリングが形成されることにより前記第２のダイオードが前記第１のダイオードより高耐圧に構成された請求項１又は請求項２に記載の半導体装置である。
【発明の効果】
【０００９】
本発明によれば、電圧電流特性の異なる２つのダイオードを１チップに備えた半導体装置において、半導体層に重金属原子が拡散されていることで半導体層内において第１のダイオードと第２のダイオードとの間で流れるクロストーク電流が重金属原子の拡散が無い場合に比較して低減されるので、小型化のためにアイソレーション間隔が狭くされても、クロストーク電流が十分に低く抑えられ素子分離性の高い半導体装置を構成することができるという効果がある。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るアノードコモン型の半導体装置の断面模式図である。
【図２】図１のＡ部の模式図(a)及びこれに対応する平面レイアウト図(b)である。
【図３】アノードコモン型の半導体装置において第１のダイオード（ＺＤ）のカソード（コレクタＣ）から第２のダイオードのカソード（エミッタＥ）に流れるクロストーク電流Ｉｃ−ＺＤが発生するバイアス状態を示す回路図(a)と、反対に第２のダイオード（Ｄｉ）のカソード（コレクタＣ）から第１のダイオードのカソード（エミッタＥ）に流れるクロストーク電流Ｉｃ−Ｄｉが発生するバイアス状態を示す回路図(b)である。
【図４】本発明の一実施形態に係るアノードコモン型の半導体装置を製造する工程断面図である。
【図５】図４に続く工程断面図である。
【図６】図５に続く工程断面図である。
【図７】重金属拡散無しの半導体装置についての実験結果に基づき作成したアイソレーション間隔によるクロストーク電流Ｉｃ−ＺＤの変化を示すグラフ(a)と、アイソレーション間隔によるクロストーク電流Ｉｃ−Ｄｉの変化を示すグラフ(b)である。
【図８】異なる４種のライフタイムを有した半導体装置についてのシミュレーション結果に基づき作成したアイソレーション間隔によるクロストーク電流Ｉｃ−ＺＤの変化を示すグラフ(a)と、アイソレーション間隔によるクロストーク電流Ｉｃ−Ｄｉの変化を示すグラフ(b)である。
【図９】アイソレーション間隔を８３３μｍとした半導体装置についての実験結果に基づき作成したＰｔ拡散温度Ｔｄによるクロストーク電流Ｉｃ−ＺＤの変化を示すグラフ(a)と、Ｐｔ拡散温度Ｔｄによるクロストーク電流Ｉｃ−Ｄｉの変化を示すグラフ(b)である。
【図１０】実験結果に基づき作成したコレクターエミッタ間電圧に対するクロストーク電流Ｉｃ−ＺＤの変化特性を示すグラフであり、重金属拡散無しの場合のグラフ(a)及び重金属拡散有りの場合のグラフ(b)である。
【図１１】実験結果に基づき作成したコレクターエミッタ間電圧に対するクロストーク電流Ｉｃ−Ｄｉの変化特性を示すグラフであり、重金属拡散無しの場合のグラフ(a)及び重金属拡散有りの場合のグラフ(b)である。
【発明を実施するための形態】
【００１１】
以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００１２】
〔半導体装置の概要〕
本実施形態の半導体装置は、第１導電型をＰ型、第２導電型をＮ型とし、電圧電流特性の異なる２つのダイオードをアノードコモンで構成したものである。なお、第１導電型をＮ型、第２導電型をＰ型としカソードコモンとしても同様の原理が成り立ち実施することができる。
【００１３】
図１及び図２に示すように本実施形態の半導体装置は、半導体基板１と、半導体基板１上にエピタキシャル成長により形成された半導体層２とを備える。半導体層２は、半導体基板１より低不純物濃度である。
半導体層２の表面から半導体基板１に達しない所定の深さまでＮ型領域３が形成されている。このＮ型領域３と半導体層２のＰ−型領域４とのＰＮ接合により第１のダイオードＺＤが構成される。第１のダイオードＺＤはツェナーダイオードである。
一方、半導体層２の表面から半導体基板１に達しない所定の深さまでＮ型領域５が形成されている。このＮ型領域５と半導体層２のＰ−型領域４とのＰＮ接合により第２のダイオードＤｉが構成される。
第２のダイオードＤｉには、Ｎ型領域５を囲む各Ｎ型で３本のガードリング６，６，６が構成される。Ｎ型領域３と、Ｎ型領域５と、ガードリング６，６，６は同じ拡散深さで形成されており、同一の不純物拡散プロセスで形成できる。
第１のダイオードＺＤを構成するＮ型領域３の外端から第２のダイオードＤｉを構成する最外周のガードリング６の外端までがアイソレーション間隔Ｌとして確保されている。  このアイソレーション間隔Ｌの範囲に当たる領域に高不純物濃度のＰ＋型素子分離領域７が形成されている。
さらに半導体層２のチップ外周縁部にＰ＋型チャネルストップ領域８が形成されている。
【００１４】
半導体層２の表面は、開口が形成されたシリコン酸化膜９で覆われている。
シリコン酸化膜９に設けられた開口を介して第１のダイオードＺＤのカソード電極を構成する電極金属膜１０がＮ型領域３に接続している。同様にシリコン酸化膜９に設けられた開口を介して第２のダイオードＤｉのカソード電極を構成する電極金属膜１１がＮ型領域５に接続している。半導体基板１の裏面には、第１のダイオードＺＤと第２のダイオードＤｉとで共通のアノード電極となる電極金属膜１２が形成されている。
さらに、シリコン酸化膜９に設けられた開口を介して最外周のガードリング６に電極金属膜１３が一周に亘って接続している。電極金属膜１３はシリコン酸化膜９上に延設されて、いわゆるフィールド・プレートを構成する。
また、Ｐ＋型素子分離領域７及びＰ＋型チャネルストップ領域８に近いシリコン酸化膜９上に等電位リング電極となる電極金属膜１４，１４が形成されている。一方の電極金属膜１４が第１のダイオードＺＤを囲むようにリング状に形成されている。他方の電極金属膜１４が第２のダイオードＤｉを囲むようにリング状に形成されている。
電極金属膜１０，１１，１３，１４は、アルミニウムのスパッタリングとエッチングにより同一工程で形成される。シリコン酸化膜９の外周部が開口しＰ＋型チャネルストップ領域８の表面の外周部を露出させている。
さらに、第１のダイオードＺＤのカソード電極の接続用開口及び第２のダイオードＤｉのカソード電極の接続用開口を除き、保護膜１５が表面全体を覆っている。
半導体層２及び半導体基板１には重金属原子（例えばＰｔ）１６が拡散して存在している。
第２のダイオードＤｉは、ガードリング６，６，６が付き、さらには最外周のガードリング６にフィールド・プレートが付くことで第１のダイオードＺＤより高耐圧に構成されている。第１のダイオードＺＤと第２のダイオードＤｉの電圧電流特性の相違は、拡散濃度や拡散深さによって制御してもよいが、本実施形態のように一方にガードリングを付けることで、同一の不純物拡散プロセスで両方のダイオードを形成できる。
【００１５】
以上説明した構造の半導体装置は、図３に示すようにＮＰＮ型トランジスタに相当する構造を成す。
したがって、図３(a)に示すようにＮ型領域３をコレクタＣ、Ｎ型領域５をエミッタＥ、共通のＰ型領域４をベースＢとして、コレクタＣ側が正でエミッタＥ側を負としたコレクタＣ−エミッタＥ間の電圧ＶCEを印加するとともに、ベースＢ−エミッタＥ間に順方向電圧を印加すると、エミッタ領域Ｅ（Ｎ型領域５）からベース領域Ｂ（Ｐ型領域４）に入った電子の一部はベースに注入された正孔と再結合してベース電流ＩBとなるが、残りの大部分がコレクタ領域Ｃ（Ｎ型領域３）に入り、コレクタ電流が流れる。本発明では第１のダイオードＺＤと第２のダイオードＤｉとをアノードコモンで使用するため、このコレクタ電流は不要な電流であり、これをクロストーク電流Ｉｃ−ＺＤとする。
図３(b)に示すようにコレクタＣとエミッタＥとの関係を逆にし、図３(b)に示すとおりにバイアスした場合にも同様にコレクタ電流が流れる。これをクロストーク電流Ｉｃ−Ｄｉとする。
【００１６】
本実施形態の半導体装置によれば、半導体層２に重金属原子１６が拡散されていることで、実用において生じうる電圧ＶCE下において、クロストーク電流Ｉｃ−ＺＤ及びクロストーク電流Ｉｃ−Ｄｉが測定不能な程度に十分に低く抑えられ、アノードコモンの２つのダイオードとして良好に使用することができる。これによりアイソレーション間隔Ｌを狭くすることが可能となり、小型化を図ることができる。アイソレーション間隔Ｌ及び重金属についての具体的条件例は後述する。
また、Ｐ＋型素子分離領域７もクロストーク電流Ｉｃ−ＺＤ及びクロストーク電流Ｉｃ−Ｄｉの低減、アイソレーション間隔Ｌの縮小に貢献するのでこれを採用している。
【００１７】
〔製造方法〕
次に、図４から図６を参照して以上説明した半導体装置の製造方法につき説明する。
まず、上述の半導体基板１と半導体層２を備えた図４（Ｓ１）に示すシリコン基板の表面を酸化させて図４（Ｓ２）に示すようにシリコン酸化膜９を形成する。
次にフォトリソグラフィー技術でレジストマスクを形成した上でエッチングすることによりシリコン酸化膜９を図４（Ｓ３）に示すように開口する。
次に、ドナー（ここではボロンを適用する）をイオン注入しドライブインすることで、図４（Ｓ４）に示すようにＰ＋型領域７，８を形成する。なお、ドライブインによって酸化膜が成長する。
次にフォトリソグラフィー技術でレジストマスクを形成した上でエッチングすることによりシリコン酸化膜９を図４（Ｓ５）に示すように開口する。
【００１８】
次に、アクセプタ（ここではヒ素を適用する）をイオン注入しドライブインすることで、図５（Ｓ６）に示すようにＮ型領域３，５，６を形成する。なお、ドライブインによって酸化膜が成長する。
次にフォトリソグラフィー技術でレジストマスクを形成した上でエッチングすることによりシリコン酸化膜９を図５（Ｓ７）に示すように開口する。
次に、表面全面に重金属（ここではＰｔを適用する）の膜（図示せず）をスパッタリングにより形成し、所定の拡散温度Ｔｄで重金属原子１６を内部全体に拡散させる（図５（Ｓ８））。
次に、図５（Ｓ９）に示すように表面全面にアルミニウム膜１７をスパッタリングにより形成する。
【００１９】
次にフォトリソグラフィー技術でレジストマスクを形成した上でアルミニウム膜１７の不要部分をエッチングすることで上述した電極金属膜１０，１１，１３，１４を形成する（図６（Ｓ１０））。
次に、図６（Ｓ１１）に示すようにフォトリソグラフィー技術により保護膜１５を形成する。
次に、図６（Ｓ１２）に示すようにスパッタリングにより裏面に電極金属膜１２を形成する。
【００２０】
〔実験等〕
次に、アイソレーション間隔Ｌを所望の寸法にするとともに、クロストーク電流を所望のレベル以下に低減するための実験とシミュレーションを開示する。
【００２１】
（実験１）
本実験では、上述した概要の半導体装置を上述した製造方法に従って製造した。但し、図５（Ｓ８）の重金属の拡散工程を行っていない。図７に示す通りのアイソレーション間隔Ｌの異なる８種をそれぞれ製造した。
製造した各半導体装置を図３(a)に示したバイアス状態としてクロストーク電流Ｉｃ−ＺＤを測定し、その結果を図７(a)にグラフで示した。測定時の電圧ＶCE、周囲温度Ｔａ、ベース電流ＩBは図７(a)中に示す通りである。クロストーク電流Ｉｃ−ＺＤの測定時のＶCEは第１のダイオードＺＤの耐圧に設定した。
同様に、製造した各半導体装置を図３(b)に示したバイアス状態としてクロストーク電流Ｉｃ−Ｄｉを測定し、その結果を図７(b)にグラフで示した。測定時の電圧ＶCE、周囲温度Ｔａ、ベース電流ＩBは図７(b)中に示す通りである。クロストーク電流Ｉｃ−Ｄｉの測定時のＶCEは第２のダイオードＤｉの耐圧に設定した。
【００２２】
図７(a)(b)に示すように、アイソレーション間隔Ｌが長くなればなるほど、クロストーク電流Ｉｃ−ＺＤ及びＩｃ−Ｄｉは低レベルになる。
アイソレーション間隔Ｌとして１０００μｍ以下を、クロストーク電流Ｉｃ−ＺＤ及びＩｃ−Ｄｉとして０．０１ｍＡ以下を求めようとするとき、本実験による重金属拡散を行わなかった半導体装置ではこれに応えられないことが確認できた。
【００２３】
（シミュレーション）
次に、キャリアーのライフタイムτによってクロストーク電流がどのように変化するかをシミュレーションによって求めた。その条件と結果は図８に示すとおりである。
ライフタイムτ＝１ｅ−６（秒）が重金属拡散を行っていない場合のライフタイムに相当する。重金属拡散を行うことによってライフタイムτが短くなる。
図８に示す結果から、重金属拡散を行ってライタイムを短くすることによりクロストーク電流の低減効果があることが予測計算されたといえる。
【００２４】
（実験２）
次に、Ｐｔ拡散温度Ｔｄの違いによるクロストーク電流の変化について実験により調べた。本実験では、上述した概要の半導体装置を上述した製造方法に従って製造した。図５（Ｓ８）の重金属の拡散工程も行った。アイソレーション間隔Ｌを８３３μｍとした。図９に示す通りのＰｔ拡散温度Ｔｄの異なる４種をそれぞれ製造した。
製造した各半導体装置を図３(a)に示したバイアス状態としてクロストーク電流Ｉｃ−ＺＤを測定し、その結果を図９(a)にグラフで示した。測定時の電圧ＶCE、周囲温度Ｔａ、ベース電流ＩBは図９(a)中に示す通りである。クロストーク電流Ｉｃ−ＺＤの測定時のＶCEは第１のダイオードＺＤの耐圧に設定した。
同様に、製造した各半導体装置を図３(b)に示したバイアス状態としてクロストーク電流Ｉｃ−Ｄｉを測定し、その結果を図９(b)にグラフで示した。測定時の電圧ＶCE、周囲温度Ｔａ、ベース電流ＩBは図９(b)中に示す通りである。クロストーク電流Ｉｃ−Ｄｉの測定時のＶCEは第２のダイオードＤｉの耐圧に設定した。
【００２５】
図９(a)(b)に示すように、アイソレーション間隔Ｌを８３３μｍとしたときにおいて、Ｐｔ拡散温度Ｔｄが９００から８７０〔℃〕の範囲でクロストーク電流Ｉｃ−ＺＤ及びＩｃ−Ｄｉがおよそ０．０１ｍＡ以下に抑えられることが確認できた。
【００２６】
（実験３）
最後に、アイソレーション間隔Ｌを８３３μｍとして上述した概要の半導体装置を上述した製造方法に従って製造した。但し、重金属拡散無しのものと、重金属拡散有りのものの双方を製造した。重金属拡散有りのものはＰｔ拡散温度Ｔｄを９００℃とした。
重金属拡散無しのものについての電圧ＶCEに対するクロストーク電流Ｉｃ−ＺＤの変化特性は図１０(a)に示す通りとなった。ベース電流ＩBが生じると（２００〜２０００ｍＡ）、クロストーク電流Ｉｃ−ＺＤが２００μＡ以上に発生してしまうことが確認できた。また、重金属拡散無しのものについての電圧ＶCEに対するクロストーク電流Ｉｃ−Ｄｉの変化特性は図１１(a)に示す通りとなった。
これに対し、重金属拡散有りのものについての電圧ＶCEに対するクロストーク電流Ｉｃ−ＺＤの変化特性は図１０(b)に、クロストーク電流Ｉｃ−Ｄｉの変化特性は図１１(b)に示す通りとなった。図１０(b)及び図１１(b)に示すように重金属拡散を行うことによって、Ｌ＝８３３μｍでも、クロストーク電流Ｉｃ−ＺＤ及びＩｃ−Ｄｉを十分な低レベルに抑えられることを確認できた。
【符号の説明】
【００２７】
１    半導体基板
２    半導体層
３    Ｎ型領域
４    Ｐ−型領域
５    Ｎ型領域
６    ガードリング
９    シリコン酸化膜
１０，１１，１２，１３，１４  電極金属膜
１５  保護膜
１６   重金属原子
ＺＤ  第１のダイオード
Ｄｉ  第２のダイオード
Ｉｃ−ＺＤ，Ｉｃ−Ｄｉ      クロストーク電流
Ｌ    アイソレーション間隔
【図１】
2014103342.tif 000003
【図２】
2014103342.tif 000004
【図３】
2014103342.tif 000005
【図４】
2014103342.tif 000006
【図５】
2014103342.tif 000007
【図６】
2014103342.tif 000008
【図７】
2014103342.tif 000009
【図８】
2014103342.tif 000010
【図９】
2014103342.tif 000011
【図１０】
2014103342.tif 000012
【図１１】
2014103342.tif 000013