(57)【要約】【課題】トランジスタの作製工程数を少なくし、トランジスタの作製を簡略にする。【解決手段】被形成面上に設けられ、ゲート電極となる電極１０１と、電極１０１上にゲート絶縁層となる絶縁層１０２と、絶縁層１０２上に選択的に設けられたソース電極またはドレイン電極となる電極１０３ａ及び電極１０３ｂと、絶縁層１０２の上面、電極１０３ａの上面及び側面、並びに電極１０３ｂの上面及び側面を覆う半導体層１０４と、を有する構造とする。【選択図】図１
2014241438.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタの第１のゲート電極と、第２のトランジスタの第２のゲート電極と、を形成し、
前記第１のゲート電極上及び前記第２のゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上であって、前記第１のゲート電極上に第１のソース電極及び第１のドレイン電極を形成するとともに、前記ゲート絶縁層上であって、前記第２のゲート電極上に第２のソース電極及び第２のドレイン電極を形成し、
前記ゲート絶縁層上、前記第１のソース電極上、前記第１のドレイン電極上、前記第２のソース電極上及び前記第２のドレイン電極上に、透光性を有する一続きの酸化物半導体層を形成し、
前記酸化物半導体層全体の抵抗値は、前記第１のトランジスタと前記第２のトランジスタとが導通しない値であることを特徴とする半導体装置の作製方法。
【請求項２】
第１のトランジスタの第１のゲート電極と、第２のトランジスタの第２のゲート電極と、を形成し、
前記第１のゲート電極上及び前記第２のゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上であって、前記第１のゲート電極上に第１のソース電極及び第１のドレイン電極を形成するとともに、前記ゲート絶縁層上であって、前記第２のゲート電極上に第２のソース電極及び第２のドレイン電極を形成し、
前記第１のソース電極上に第１のバッファ層を形成し、
前記第１のドレイン電極上に第２のバッファ層を形成し、
前記第２のソース電極上に第３のバッファ層を形成し、
前記第２のドレイン電極上に第４のバッファ層を形成し、
前記ゲート絶縁層上、前記第１のソース電極上、前記第１のドレイン電極上、前記第２のソース電極上及び前記第２のドレイン電極上に、透光性を有する一続きの酸化物半導体層を形成し、
前記酸化物半導体層全体の抵抗値は、前記第１のトランジスタと前記第２のトランジスタとが導通しない値であることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または２において、
前記酸化物半導体層は、インジウム、ガリウム及び亜鉛を有することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及びその作製方法に関する。また、表示装置及びその作製方法に関する。
【背景技術】
【０００２】
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知ら
れた材料であり、液晶ディスプレイなどで必要とされる透光性を有する電極材料として用
いられている。
【０００３】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物
半導体の一種である。化合物半導体とは、２種以上の原子がイオン結合により結合してで
きる半導体である。一般的に、金属酸化物は、絶縁体となる。しかし、金属酸化物を構成
する元素の組み合わせによっては、半導体になることが知られている。
【０００４】
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛など
は半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体
層をチャネル形成領域とする薄膜トランジスタが開示されている（特許文献１乃至４、非
特許文献１）。
【０００５】
ころで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホ
モロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は公知の材料である（非特
許文献２乃至４）。
【０００６】
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物を薄膜トランジスタ（ＴＦＴともいう）
のチャネル形成層として適用可能であることが確認されている（特許文献５、非特許文献
５及び６）。
【０００７】
酸化物半導体をチャネル形成層として用いたＴＦＴは、アモルファスシリコンを用いたＴ
ＦＴよりも高い電界効果移動度が得られている。
【０００８】
このような酸化物半導体を用いたＴＦＴをガラス基板、プラスチック基板などに形成し、
液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレイともいう）
または電子ペーパなどの表示装置への応用が期待されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６０−１９８８６１号公報
【特許文献２】特開平８−２６４７９４号公報
【特許文献３】特表平１１−５０５３７７号公報
【特許文献４】特開２０００−１５０９００号公報
【特許文献５】特開２００４−１０３９５７号公報
【非特許文献】
【００１０】
【非特許文献１】Ｍ．  Ｗ．  Ｐｒｉｎｓ，  Ｋ．  Ｏ．  Ｇｒｏｓｓｅ−Ｈｏｌｚ，  Ｇ．  Ｍｕｌｌｅｒ，  Ｊ．  Ｆ．  Ｍ．  Ｃｉｌｌｅｓｓｅｎ，  Ｊ．  Ｂ．  Ｇｉｅｓｂｅｒｓ，  Ｒ．  Ｐ．  Ｗｅｅｎｉｎｇ，  ａｎｄ  Ｒ．  Ｍ．  Ｗｏｌｆ、「Ａ  ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｔｒａｎｓｐａｒｅｎｔ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ」、  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．、１７  Ｊｕｎｅ  １９９６、  Ｖｏｌ．６８  ｐ．３６５０
【非特許文献２】Ｍ．  Ｎａｋａｍｕｒａ，  Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ、「Ｔｈｅ  Ｐｈａｓｅ  Ｒｅｌａｔｉｏｎｓ  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ  Ｓｙｓｔｅｍ  ａｔ  １３５０℃」、Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３，  ｐ．２９８
【非特許文献３】Ｎ．  Ｋｉｍｉｚｕｋａ，  Ｍ．  Ｉｓｏｂｅ，  ａｎｄ  Ｍ．  Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ  ａｎｄ  Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ  Ｄａｔａ  ｏｆ  Ｈｏｍｏｌｏｇｏｕｓ  Ｃｏｍｐｏｕｎｄｓ，  Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４，  ａｎｄ  ５），  ＩｎＧａＯ３（ＺｎＯ）３，  ａｎｄ  Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９，  ａｎｄ  １６）  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ  Ｓｙｓｔｅｍ」、  Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６，  ｐ．１７０
【非特許文献４】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７
【非特許文献５】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ｋ．  Ｕｅｄａ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  ｆａｂｒｉｃａｔｅｄ  ｉｎ  ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ  ｔｒａｎｓｐａｒｅｎｔ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９
【非特許文献６】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ａ．  Ｔａｋａｇｉ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ｔｒａｎｓｐａｒｅｎｔ  ｆｌｅｘｉｂｌｅ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ｕｓｉｎｇ  ａｍｏｒｐｈｏｕｓ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２  ｐ．４８８
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来のＴＦＴの作製では、例えば半導体膜を成膜後に加工してチャネル形成層を形成し、
また、導電膜を成膜後に加工してゲート電極、ソース電極、及びドレイン電極を形成する
。例えば半導体膜を所定の形状に加工することによりチャネル形成層などとして用いられ
る半導体層のアイランドが形成される。なお、半導体層のアイランドを形成する工程を半
導体層のアイランド形成工程ともいう。また、例えばトランジスタを含む複数の半導体素
子を作製する場合、一つの半導体膜を加工することにより該半導体膜を複数に分離して複
数の半導体層のアイランドを形成し、それぞれの半導体層のアイランドを用いて半導体素
子を作製する。半導体膜などの被加工膜の加工方法としては、例えばフォトリソグラフィ
ー技術を用いたエッチングによる加工方法などが挙げられる。ＴＦＴの作製を簡略にする
ためには、例えば上記加工工程数をできる限り削減することが望ましい。
【００１２】
よって、本発明の一態様では、トランジスタの作製工程数を削減し、トランジスタの作製
を簡略にすることを課題の一とする。
【課題を解決するための手段】
【００１３】
本発明の一態様は、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、チ
ャネル形成層として機能する半導体層と、を有し、半導体層として透光性を有する半導体
膜（透光性半導体膜ともいう）を用い、さらに透光性半導体膜は、成膜後に半導体層のア
イランドに加工されることなく、ソース電極及びドレイン電極間のゲート絶縁層の上面、
ソース電極の上面及び側面、並びにドレイン電極の上面及び側面を覆う構造の半導体装置
である。
【００１４】
上記半導体膜は、透光性を有するため、トランジスタのチャネル形成層に用いた場合、加
工により半導体層のアイランドを形成せずに、ソース電極及びドレイン電極間のゲート絶
縁層の上面、ソース電極の上面及び側面、並びにドレイン電極の上面及び側面を半導体膜
が覆ったままの構造とすることができる。
【００１５】
また、本発明の一態様は、ゲート電極と、ゲート電極上にゲート絶縁層と、ゲート絶縁層
上に選択的に設けられたソース電極及びドレイン電極と、透光性を有し、ソース電極及び
ドレイン電極間のゲート絶縁層の上面、ソース電極の上面及び側面、並びにドレイン電極
の上面及び側面を覆う一つの半導体層と、を有する半導体装置である。
【００１６】
また、本発明の一態様は、トランジスタである第１の半導体素子と、第２の半導体素子と
、を有し、第１の半導体素子は、ゲート電極と、ゲート電極上にゲート絶縁層と、ゲート
絶縁層上に選択的に設けられたソース電極及びドレイン電極と、透光性を有し、ソース電
極及びドレイン電極間のゲート絶縁層の上面、ソース電極の上面及び側面、並びにドレイ
ン電極の上面及び側面を覆い、且つ第２の半導体素子に延伸して設けられた一つの半導体
層と、を有する半導体装置である。
【００１７】
また、本発明の一態様は、ゲート電極、ソース電極、及びドレイン電極を有する第１のト
ランジスタと、第１の電極及び第２の電極を有する容量素子と、ゲート電極、ソース電極
、及びドレイン電極を有する第２のトランジスタと、アノード電極及びカソード電極を有
する発光素子と、を有する画素を有し、画素は、一部が第１のトランジスタのゲート電極
となる第１の導電層と、一部が容量素子の第１の電極、及び第２のトランジスタのゲート
電極となる第２の導電層と、第１の導電層及び第２の導電層の上面を覆う絶縁層と、絶縁
層上に選択的に設けられ、一部が第１のトランジスタのソース電極及びドレイン電極の一
方となる第３の導電層と、絶縁層上に選択的に設けられ、一部が第１のトランジスタのソ
ース電極及びドレイン電極の他方となる第４の導電層と、絶縁層上に選択的に設けられ、
一部が容量素子の第２の電極並びに第２のトランジスタのソース電極及びドレイン電極の
一方となる第５の導電層と、絶縁層上に設けられ、一部が第２のトランジスタのソース電
極及びドレイン電極の他方となる第６の導電層と、透光性を有し、第３の導電層及び第４
の導電層間の絶縁層の上面、第５の導電層及び第６の導電層間の絶縁層の上面、並びに第
３の導電層乃至第６の導電層の上面及び側面を覆う一つの半導体層と、半導体層上に設け
られた層間膜と、層間膜上に設けられ、絶縁層に設けられた第１の開口部、並びに半導体
層及び層間膜に設けられた第２の開口部を介して第２の導電層に電気的に接続され、且つ
半導体層及び層間膜に設けられた第３の開口部を介して第４の導電層に電気的に接続され
た第７の導電層と、層間膜上に設けられ、半導体層及び層間膜に設けられた第４の開口部
を介して第６の導電層に電気的に接続され、一部が発光素子のアノード電極となる第８の
導電層と、第７の導電層、第８の導電層、及び層間膜を覆う隔壁層と、隔壁層に設けられ
た第５の開口部を介してアノード電極に電気的に接続された電界発光層と、電界発光層に
電気的に接続され、一部が発光素子のカソード電極となる第９の導電層と、を有する表示
装置である。
【００１８】
なお、表示装置は、下面射出型または両面射出型とすることもできる。
【００１９】
また、本発明の一態様は、ゲート電極、ソース電極、及びドレイン電極を有するトランジ
スタと、第１の電極及び第２の電極を有する容量素子と、第１の電極及び第２の電極を有
する液晶素子と、を有する画素を有し、画素は、一部がトランジスタのゲート電極となる
第１の導電層と、一部が容量素子の第１の電極となる第２の導電層と、第１の導電層及び
第２の導電層の上面を覆う絶縁層と、絶縁層上に選択的に設けられ、一部がトランジスタ
のソース電極及びドレイン電極の一方となる第３の導電層と、絶縁層上に選択的に設けら
れ、一部がトランジスタのソース電極及びドレイン電極の他方、並びに容量素子の第２の
電極となる第４の導電層と、透光性を有し、第３の導電層及び第４の導電層間の絶縁層の
上面、第３の導電層の上面及び側面、並びに第４の導電層の上面及び側面を覆う一つの半
導体層と、半導体層上に設けられた層間膜と、層間膜上に設けられ、半導体層及び層間膜
に設けられた開口部を介して第４の導電層に電気的に接続され、液晶素子の第１の電極と
なる第５の導電層と、を有する表示装置である。
【００２０】
なお、半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表される酸化物半導体層であり
、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバ
ルト（Ｃｏ）から選ばれた一の金属元素または複数の金属元素とすることもできる。
【００２１】
また、本発明の一態様は、ゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、
ゲート絶縁層上に選択的にソース電極及びドレイン電極を形成し、ソース電極及びドレイ
ン電極間のゲート絶縁層の上面、ソース電極の上面及び側面、並びにドレイン電極の上面
及び側面を覆うように、透光性を有する半導体膜を成膜することにより一つの半導体層を
形成する半導体装置の作製方法である。
【００２２】
また、本発明の一態様は、基板上に第１の導電層及び第２の導電層を選択的に形成し、第
１の導電層及び第２の導電層の上面を覆うように絶縁層を形成し、絶縁層に第１の開口部
を形成し、絶縁層上に第３の導電層乃至第６の導電層をそれぞれ選択的に形成し、第３の
導電層及び第４の導電層間の絶縁層の上面、第５の導電層及び第６の導電層間の絶縁層の
上面、並びに第３の導電層乃至第６の導電層の上面及び側面を覆うように透光性を有する
半導体膜を形成することにより一つの半導体層を形成し、半導体層上に層間膜を形成し、
半導体層及び層間膜に第２の開口部乃至第４の開口部を形成し、第２の開口部を介して第
４の導電層に電気的に接続され、且つ絶縁層に設けられた第３の開口部、並びに半導体層
及び層間膜に設けられた第４の開口部を介して第２の導電層に電気的に接続されるように
、層間膜上に第７の導電層を形成し、半導体層及び層間膜に設けられた第４の開口部を介
して第６の導電層に電気的に接続されるように層間膜上に形成される第８の導電層と、第
７の導電層、第８の導電層、及び層間膜を覆うように隔壁層を形成し、隔壁層に第５の開
口部を形成し、第５の開口部を介してアノード電極に電気的に接続されるように電界発光
層を形成し、電界発光層に電気的に接続されるように第９の導電層を形成する表示装置の
作製方法である。
【００２３】
また、本発明の一態様は、第１の基板上に第１の導電層及び第２の導電層を選択的に形成
し、第１の導電層及び第２の導電層の上面を覆うように絶縁層を形成し、絶縁層上に第３
の導電層及び第４の導電層をそれぞれ選択的に形成し、第３の導電層及び第４の導電層間
の絶縁層の上面、第３の導電層の上面及び側面、並びに第４の導電層の上面及び側面の全
部を覆うように、透光性を有する半導体膜を成膜することにより一つの半導体層を形成し
、半導体層上に層間膜を形成し、半導体層及び層間膜に開口部を形成し、開口部を介して
第４の導電層に電気的に接続されるように、層間膜上に第７の導電層を形成し、第８の導
電層が設けられた第２の基板と第１の基板とを液晶層を介して貼り合わせる表示装置の作
製方法である。
【００２４】
なお、本明細書において開口部を形成する場合に半導体層の一部が加工される場合がある
が、該加工は半導体層のアイランド形成工程には含まれないものとする。
【００２５】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全
般を指し、例えばトランジスタ、電気光学装置、半導体回路および電子機器は全て半導体
装置に含まれる。
【発明の効果】
【００２６】
半導体膜を形成後、半導体膜を半導体層のアイランドに加工する必要がなくなるため、ト
ランジスタの作製工程数を削減することができ、トランジスタの作製を簡略にすることが
できる。また半導体層のアイランド形成工程にかかる作製コストを削減することができる
。
【図面の簡単な説明】
【００２７】
【図１】実施の形態１における半導体装置の構造例を示す断面図である。
【図２】図１（Ａ）に示す半導体装置の作製例を示す断面図である。
【図３】実施の形態２における半導体装置の構造例を示す断面図である。
【図４】実施の形態３における表示装置の構造例及び作製方法例を示す図である。
【図５】実施の形態３における表示装置の構造例及び作製方法例を示す図である。
【図６】実施の形態３における表示装置の構造例及び作製方法例を示す図である。
【図７】実施の形態３における表示装置の構造例及び作製方法例を示す図である。
【図８】実施の形態３における表示装置の構造例及び作製方法例を示す図である。
【図９】実施の形態３における表示装置の構造例及び作製方法例を示す図である。
【図１０】実施の形態３の表示装置における画素の回路構成例を示す回路図である。
【図１１】実施の形態４の表示装置における画素の構造例を示す図である。
【図１２】実施の形態４の表示装置における画素の構造例を示す図である。
【図１３】実施の形態４の表示装置における画素の構造例を示す断面図である。
【図１４】実施の形態４の表示装置における画素の回路構成例を示す回路図である。
【図１５】実施の形態５における表示装置の構成例を示すブロック図である。
【図１６】実施の形態５の表示装置における駆動回路の構成例を示すブロック図である。
【図１７】実施の形態５の発光パネルの構造例を示す図である。
【図１８】実施の形態５の液晶パネルの構造例を示す図である。
【図１９】実施の形態５の液晶表示モジュールの構造例を示す断面図である。
【図２０】実施の形態６における電子ペーパの構造例を示す断面図である。
【図２１】実施の形態６における電子書籍の構成を示す図である。
【図２２】実施の形態７における電子機器の構成を示す図である。
【図２３】実施の形態７における電子機器の構成を示す図である。
【図２４】実施の形態７における電子機器の構成を示す図である。
【発明を実施するための形態】
【００２８】
本発明の実施の形態の例について、図面を用いて以下に説明する。但し、本発明は以下の
説明に限定されず、発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではないとする。
【００２９】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の一例について説明する。
【００３０】
本実施の形態における半導体装置の構造について図１を用いて説明する。図１は、本実施
の形態における半導体装置の構造例を示す断面図である。
【００３１】
図１（Ａ）に示す半導体装置は、電極１０１と、絶縁層１０２と、電極１０３ａ及び電極
１０３ｂと、半導体層１０４と、を有する。
【００３２】
電極１０１は、被形成面（図１（Ａ）では基板１００）上に設けられる。電極１０１はゲ
ート電極として機能する。
【００３３】
絶縁層１０２は、電極１０１上に設けられる。絶縁層１０２はゲート絶縁層として機能す
る。
【００３４】
電極１０３ａ及び電極１０３ｂは、絶縁層１０２の一部の上に設けられ、電極１０３ａは
ソース電極及びドレイン電極の一方として機能し、電極１０３ｂはソース電極及びドレイ
ン電極の他方として機能する。例えば電極１０３ａがソース電極として機能する場合には
電極１０３ｂはドレイン電極として機能する。
【００３５】
なお、図１（Ａ）に示す半導体装置において、電極１０３ａ及び電極１０３ｂが絶縁層１
０２を挟んで電極１０１上に設けられているが、これに限定されず、本実施の形態の半導
体装置は、電極１０１上以外の部分の絶縁層１０２上に電極１０３ａ及び電極１０３ｂを
有する構成とすることもできる。
【００３６】
半導体層１０４は、透光性を有する一つ（一続き）の層であり、電極１０３ａ及び電極１
０３ｂ間の絶縁層１０２の上面、電極１０３ａの上面及び側面、並びに電極１０３ｂの上
面及び側面を覆うように設けられる。半導体層１０４は、チャネルが形成される層（チャ
ネル形成層ともいう）である。
【００３７】
さらに、本実施の形態の半導体装置は、図１（Ｂ）に示す構造とすることもできる。
【００３８】
図１（Ｂ）に示す半導体装置は、電極１０１と、絶縁層１０２と、電極１０３ａ及び電極
１０３ｂと、半導体層１０４と、バッファ層１０５ａ及びバッファ層１０５ｂと、を有す
る。
【００３９】
図１（Ｂ）に示す半導体装置は、図１（Ａ）に示す半導体装置の構成にバッファ層を追加
した構成である。よって図１（Ａ）に示す半導体装置と同じ部分については、図１（Ａ）
に示す半導体装置の説明を適宜援用し、図１（Ａ）に示す半導体装置と異なる部分につい
て以下に説明する。
【００４０】
バッファ層１０５ａは電極１０３ａ上に設けられ、バッファ層１０５ｂは１０２上に設け
られる。バッファ層１０５ａ及びバッファ層１０５ｂは、電極１０３ａまたは電極１０３
ｂと半導体層１０４との電気的な接続を良好にする層として機能する。なお、図３に示す
半導体装置では、電極１０３ａ及び電極１０３ｂのそれぞれ上面全部にバッファ層１０５
ａまたはバッファ層１０５ｂを有する構成としているが、これに限定されず、本実施の形
態の半導体装置では、電極１０３ａ及び電極１０３ｂの一部の上に選択的にバッファ層１
０５ａまたはバッファ層１０５ｂを有する構成とすることもできる。
【００４１】
バッファ層１０５ａ及びバッファ層１０５ｂは、例えば半導体層１０４と同じ材料及び作
製方法を用いて形成することができる。また、バッファ層１０５ａ及びバッファ層１０５
ｂは、半導体層１０４より導電率と同じか又は高い導電率であることが好ましい。半導体
層１０４を例えばフォトリソグラフィー技術を用いてレジストを形成し、該レジストをマ
スクとして該半導体膜をエッチングして加工することによりバッファ層１０５ａ及びバッ
ファ層１０５ｂを形成することができる。
【００４２】
また、半導体層１０４は、電極１０３ａ及び電極１０３ｂ間の絶縁層１０２の上面、電極
１０３ａの上面及び側面、電極１０３ｂの上面及び側面、バッファ層１０５ａの上面及び
側面、並びにバッファ層１０５ｂの上面及び側面を覆うように設けられる。
【００４３】
図１（Ｂ）に示す半導体装置は、ソース電極及びドレイン電極の上層にチャネル形成層と
なる半導体層を有する、いわゆるボトムコンタクト構造である。ボトムコンタクト構造と
することにより、ソース電極及びドレイン電極と半導体層の接触面積を増やすことができ
る。
【００４４】
図１（Ａ）及び図１（Ｂ）に示す半導体装置は、ゲート電極上にソース電極及びドレイン
電極、並びにチャネル形成層を有する、いわゆるボトムゲート構造である。ボトムゲート
構造とすることにより、ゲート絶縁層及び半導体層の連続成膜が可能になる。なお、本実
施の形態の半導体装置は、ボトムゲート構造に限定されず、トップゲート構造とすること
もできる。
【００４５】
図１に一例として挙げたように、本実施の形態の半導体装置は、チャネル形成層として機
能する半導体層に透光性を有する半導体膜を用い、透光性を有する半導体膜からなる一つ
の半導体層がソース電極及びドレイン電極間のゲート絶縁層の上面、ソース電極の上面及
び側面、並びにドレイン電極の上面及び側面を覆う構造である。半導体膜が透光性を有す
るため、半導体層のアイランドを形成せずに半導体膜をトランジスタのチャネル形成層と
して用いることができる。よって半導体層のアイランド形成工程をなくすことができ、半
導体装置の作製工程数を削減することができ、半導体装置の作製を簡略にすることができ
る。
【００４６】
また、半導体層のアイランド形成を行わないため、図１（Ｂ）に示すようにバッファ層を
設ける場合にバッファ層の形状が限定されない。
【００４７】
また、図１に示すように、ソース電極の上面及び側面、並びにドレイン電極の上面及び側
面の全部を半導体層で覆う構造とすることにより、ソース電極及びドレイン電極の酸化を
防止するなど、ソース電極及びドレイン電極への外部環境の影響を低減することができる
。
【００４８】
次に本実施の形態の半導体装置の作製方法について図２を用いて説明する。図２は、図１
（Ａ）に示す半導体装置の作製方法の一例を示す工程図である。
【００４９】
まず図２（Ａ）に示すように、予め準備した被形成面（図２（Ａ）では基板１００）上に
電極１０１を形成する。
【００５０】
基板１００としては、例えばガラス基板、石英基板、セラミック基板、またはサファイア
基板などを用いることができる。また、ガラス基板としては、例えば無アルカリガラス基
板などを用いることができ、無アルカリガラス基板としては、例えばバリウムホウケイ酸
ガラス、アルミノホウケイ酸ガラス、またはアルミノシリケートガラスなどを用いた基板
が挙げられる。また、半導体装置作製のときに行われる各処理の温度に耐えうるのであれ
ば、基板１００としてプラスチック基板を用いることもできる。また、基板表面に絶縁処
理を施すことにより、半導体基板、金属基板、またはステンレス基板などを用いることも
できる。
【００５１】
電極１０１の材料としては、例えばモリブデン、チタン、クロム、タンタル、タングステ
ン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの導電性材料、またはこれ
らを主成分とする合金材料を含む導電膜を用いることができる。例えば基板１００上に該
導電膜を形成し、フォトリソグラフィー技術を用いてレジストを形成し、該レジストをマ
スクとして該導電膜をエッチングして加工することにより電極１０１を形成することがで
きる。また導電膜の形成には、例えばスパッタ法を用いることができる。
【００５２】
なお、エッチングとしては、ドライエッチングまたはウェットエッチングを用いることが
できる。ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング法
（ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏ
ｎ  Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａ
ｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。
また、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドライ
エッチング装置としては、上部電極を接地させ、下部電極に１３．５６ＭＨｚの高周波電
源を接続し、さらに下部電極に３．２ＭＨｚの低周波電源を接続したＥＣＣＰ（Ｅｎｈａ
ｎｃｅｄ  Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）モードのエッチ
ング装置がある。このＥＣＣＰモードのエッチング装置であれば、例えば基板として、第
１０世代の３ｍを超えるサイズの基板を用いる場合にも対応することができる。
【００５３】
また、電極１０１の材料には、上記に挙げた材料を含む導電膜を積層させた積層膜を用い
ることもできる。例えば導電膜の一つとしてアルミニウム膜を用いて電極１０１を形成す
る場合、アルミニウム膜のみでは耐熱性が低く、腐蝕しやすい等の問題点があるため、耐
熱性導電膜との積層膜を用いて電極１０１を形成することにより、アルミニウム膜のみの
場合と比較して導電膜の耐熱性、耐蝕性などを高めることができるため、好ましい。耐熱
性導電膜の材料としては、チタン、タンタル、タングステン、モリブデン、クロム、ネオ
ジム、及びスカンジウムから選ばれた元素、上述した元素を成分とする合金、上述した元
素を組み合わせた合金膜、又は上述した元素を成分とする窒化物を用いることができる。
【００５４】
積層構造の導電膜としては、例えばアルミニウム膜上にモリブデン膜を積層した導電膜、
銅膜上にモリブデン膜を積層した導電膜、銅膜上に窒化チタン膜もしくは窒化タンタル膜
を積層した導電膜、または窒化チタン膜とモリブデン膜とを積層した導電膜などを用いる
ことができる。
【００５５】
次に図２（Ｂ）に示すように、電極１０１を覆うように絶縁層１０２を形成する。
【００５６】
絶縁層１０２としては、例えばシリコン、アルミニウム、イットリウム、タンタル、及び
ハフニウムのいずれか一つの酸化物、窒化物、酸化窒化物、若しくは窒化酸化物、または
それらの化合物を少なくとも２種以上含む化合物からなる層を用いることもできる。
【００５７】
次に図２（Ｃ）に示すように絶縁層１０２の一部の上に電極１０３ａ及び電極１０３ｂを
形成する。
【００５８】
電極１０３ａ及び電極１０３ｂは、例えば絶縁層１０２上に導電膜を形成し、フォトリソ
グラフィー技術を用いてレジストを形成し、該レジストをマスクとして該導電膜をエッチ
ングして加工することにより形成することができる。
【００５９】
電極１０３ａ及び電極１０３ｂの材料としては、例えばモリブデン、チタン、クロム、タ
ンタル、タングステン、アルミニウム、銅、ネオジム、またはスカンジウムなどの導電性
材料またはこれらを主成分とする合金材料を含む導電膜を用いることができる。なお、２
００℃〜６００℃の熱処理を行う場合には、該熱処理に耐えられる耐熱性を有する導電膜
を用いることが好ましい。例えばチタン膜、アルミニウム膜、及びチタン膜の積層膜を用
いて形成した電極１０３ａ及び電極１０３ｂは低抵抗であり、かつアルミニウム層にヒロ
ックが発生しにくい。また上記に挙げた導電膜の形成方法には、例えばスパッタ法や真空
蒸着法などを用いることできる。また、電極１０３ａ及び電極１０３ｂは、銀、金、銅な
どの導電性ナノペーストを用いて形成することができる。該導電性ペーストは、例えばス
クリーン印刷法、またはインクジェット法などを用いて吐出して焼成することにより形成
することができる。
【００６０】
次に図２（Ｄ）に示すように、電極１０３ａ及び電極１０３ｂを介して絶縁層１０２を覆
うように半導体層１０４を形成する。
【００６１】
半導体層１０４としては、透光性を有する半導体膜を用いることができ、該半導体膜は、
半導体層のアイランドに加工されることなく半導体層１０４として用いられる。
【００６２】
透光性を有する半導体膜としては、例えば透光性を有する酸化物半導体膜などを用いるこ
とができる。透光性を有する酸化物半導体膜としては、例えばＳｎＯ２、Ｉｎ２Ｏ３、Ｚ
ｎＯのいずれかを含む酸化物半導体膜などが挙げられる。また、酸化物半導体膜を用いる
場合、酸化物半導体膜にアモルファス成分を含むものを用いることもできる。また、酸化
物半導体膜の中に結晶粒（ナノクリスタル）を含むものを用いることもできる。このとき
、酸化物半導体膜中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２
ｎｍ〜４ｎｍ程度である。
【００６３】
また、透光性半導体膜として、例えばＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸
化物半導体膜を用いることもできる。Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（
Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素または複数の
金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａと
Ｆｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。なお、インジウム、ガリウ
ム、及び亜鉛を有する酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜ともいう。
【００６４】
以上により図１（Ａ）に示す半導体装置を作製することができる。
【００６５】
図１に一例として挙げたように、本実施の形態の半導体装置は、透光性を有する半導体膜
を成膜し、該半導体膜を加工して半導体層のアイランドを形成せずに該半導体膜をチャネ
ル形成層となる半導体層とする。半導体層は透光性を有するため、半導体層のアイランド
を形成せずに該半導体膜をチャネル形成層として用いることができる。これにより半導体
層のアイランド形成工程をなくすことができ、トランジスタの作製を簡略にすることがで
きる。また、半導体層のアイランド形成工程による、半導体層へのダメージを無くすこと
ができる。また、半導体層のアイランド形成工程にかかるコストを削減することができる
。
【００６６】
なお、本実施の形態の半導体装置は、ノーマリーオフであり、オフ電流が低いものである
ことが好ましく、オフ電流が低くなるように半導体層の抵抗値が適宜設定されていること
が好ましい。
【００６７】
（実施の形態２）
本実施の形態では、上記実施の形態１及び実施の形態２に示す半導体装置と異なる構成の
半導体装置について説明する。
【００６８】
本発明の一態様である半導体装置は、少なくともトランジスタである第１の半導体素子と
第２の半導体素子と、を有する構成とすることができる。本実施の形態では、第１の半導
体素子と第２の半導体素子と、を有する半導体装置の一例として第１のトランジスタと第
２のトランジスタと、を有する半導体装置の構造について図３を用いて説明する。図３は
本実施の形態における半導体装置の構造例を示す断面図である。
【００６９】
図３に示す半導体装置は、被形成面（図２では基板２００）上にトランジスタ２０１及び
トランジスタ２０２を有する。
【００７０】
トランジスタ２０１は、電極２１１１と、絶縁層２０１２と、電極２１３１ａ及び電極２
１３１ｂと、半導体層２０４により構成される。
【００７１】
トランジスタ２０２は、電極２１１２と、絶縁層２０１２と、電極２１３２ａ及び電極２
１３２ｂと、半導体層２０４により構成される。
【００７２】
電極２１１１及び電極２１１２は、基板２００上に設けられる。電極２１１１及び電極２
１１２としては、図１（Ａ）に示す半導体装置における電極１０１に適用可能な材料及び
作製方法を適宜用いることができる。
【００７３】
絶縁層２０１２は、電極２１１１及び電極２１１２の上面を覆うように設けられる。絶縁
層２０１２の材料及び構造としては、図１（Ａ）に示す半導体装置における絶縁層１０２
に適用可能な材料及び作製方法を適宜用いることができる。
【００７４】
電極２１３１ａ及び電極２１３１ｂ、並びに電極２１３２ａ及び電極２１３２ｂのそれぞ
れは、絶縁層２０１２上に選択的に設けられる。電極２１３１ａ及び電極２１３１ｂはト
ランジスタ２０１のソース電極またはドレイン電極として機能し、電極２１３２ａ及び電
極２１３２ｂはトランジスタ２０２のソース電極またはドレイン電極として機能する。す
なわち、ゲート電極毎に１対のソース電極及びドレイン電極が設けられている。また、電
極２１３１ａ及び電極２１３１ｂ、並びに電極２１３２ａ及び電極２１３２ｂとしては、
図１（Ａ）に示す半導体装置における電極１０３ａ及び電極１０３ｂに適用可能な材料及
び作製方法を適宜用いることができる。
【００７５】
半導体層２０４は、電極２１３１ａ及び電極２１３１ｂ間の絶縁層２０１２の上面、電極
２１３１ａの上面及び側面、並びに電極２１３１ｂの上面及び側面を覆うように設けられ
、且つ第２の半導体素子に延伸して、すなわち、電極２１３２ａ及び電極２１３２ｂ間の
絶縁層２０１２の上面、電極２１３２ａの上面及び側面、並びに電極２１３２ｂの上面及
び側面を覆うように設けられる。半導体層２０４としては、図１（Ａ）に示す半導体装置
における半導体層１０４に適用可能な材料及び作製方法を適宜用いることができる。
【００７６】
なお、図３に示す半導体装置において、トランジスタ２０１とトランジスタ２０２が導通
しないように、半導体層２０４の抵抗値の値を適宜設定することが好ましい。半導体層２
０４の抵抗値は、例えばトランジスタ２０１及びトランジスタ２０２との間隔、半導体膜
の膜厚、または半導体膜の組成などによって適宜設定することができる。
【００７７】
図３に一例として挙げたように、本実施の形態の半導体装置は、複数の半導体素子を有す
る構成である。また、上記態様の半導体装置は、チャネル形成層として半導体膜を用いた
構造であり、該半導体膜は、成膜後に複数に分離されず、すなわち半導体素子毎に複数の
半導体層のアイランドに加工されず、第１の半導体素子のソース電極及びドレイン電極間
のゲート絶縁層の上面、ソース電極の上面及び側面、並びにドレイン電極の上面及び側面
を覆い、且つ第２の半導体素子に延伸して設けられた構造である。半導体膜は透光性を有
するため、半導体層のアイランド形成せずに半導体膜をチャネル形成層として用いること
ができ、半導体層のアイランド形成工程を無くすことができ、半導体装置の作製を簡略に
することができる。また、半導体層のアイランド形成工程が無くなるため、半導体層のア
イランド形成による半導体層のダメージを無くすことができる。
【００７８】
なお、図３に示す半導体装置は、同一基板上に２つのトランジスタを有する構成であるが
、これに限定されず、本実施の形態の半導体装置は、３つ以上のトランジスタを有する構
成とすることもできる。また、３つ以上のトランジスタを有する構成であっても、半導体
層のアイランドを形成せずに成膜した半導体膜を各トランジスタのチャネル形成層として
用いることができる。また、トランジスタの代わりに容量素子やダイオードなど別の半導
体素子とすることもできる。
【００７９】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【００８０】
（実施の形態３）
本発明の一態様である半導体装置は、例えば表示装置の画素に適用することができる。本
実施の形態では、本発明の一態様である半導体装置を適用した画素を備えた表示装置につ
いて説明する。
【００８１】
なお、本明細書において表示装置とは、画像表示デバイス、表示デバイス、もしくは光源
（照明装置含む）を指す。また、コネクター（例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉ
ｎｔｅｄ  ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ
）テープ、もしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ））が取り付け
られたモジュール、ＴＡＢテープ若しくはＴＣＰの先にプリント配線板が設けられたモジ
ュール、またはＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が表
示素子に直接実装されたモジュールも全て表示装置に含むものとする。
【００８２】
また、本実施の形態における表示装置は、表示素子が封止された状態にあるパネルと、該
パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。さらに
該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板
に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。
素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、
画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状
態であっても良いし、あらゆる形態があてはまる。
【００８３】
本実施の形態における表示装置の画素構造及び画素の作製方法の一例について図４乃至図
１０を用いて説明する。図４乃至図１０は本実施の形態における表示装置の画素の作製方
法の一例を示す上面図及び断面図である。
【００８４】
まず図４（Ａ）及び図４（Ｂ）に示すように、基板４００上に下地膜４００１を形成し、
下地膜４００１上に選択的に導電層４０１１及び導電層４０１２を形成し、導電層４０１
１及び導電層４０１２の上面を覆うように絶縁層４０２を形成し、導電層４０１２上の絶
縁層４０２の一部に開口部４０２１を形成し、絶縁層４０２上に導電層４０３１、導電層
４０３２、導電層４０３３、及び導電層４０３４を選択的に形成する。
【００８５】
基板４００としては、実施の形態１における基板１００に適用可能な基板を適宜用いるこ
とができる。
【００８６】
下地膜４００１は、保護膜としての機能を有する。下地膜４００１の材料としては、例え
ばシリコン、アルミニウム、イットリウム、タンタル、及びハフニウムのいずれかの酸化
物、窒化物、酸化窒化物、若しくは窒化酸化物、またはそれらの化合物を少なくとも２種
以上含む化合物からなる膜を用いることができる。また、上記に挙げた膜の積層膜を用い
ることもできる。なお、下地膜４００１は必ずしも設ける必要はないが、下地膜４００１
を設けることにより、基板４００側からの不純物の影響を抑制することができる。
【００８７】
導電層４０１１及び導電層４０１２の形成には、実施の形態１における電極１０１に適用
可能な材料及び作製方法を適宜用いることができる。
【００８８】
絶縁層４０２の形成には、例えば上記実施の形態１の絶縁層１０２に適用可能な材料及び
作製方法を適宜用いることができる。
【００８９】
開口部４０２１の形成には、例えばフォトリソグラフィー技術を用いることができ、例え
ば絶縁層４０２上にフォトリソグラフィー技術を用いてレジストを形成し、該レジストを
マスクとして該絶縁層４０２をエッチングにより加工して開口部４０２１を形成すること
ができる。
【００９０】
導電層４０３１乃至導電層４０３４の形成には、上記実施の形態１の電極１０３ａ及び電
極１０３ｂの形成に適用可能な材料及び作製方法を適宜用いることができる。
【００９１】
次に図５（Ａ）及び図５（Ｂ）に示すように、導電層４０３１及び導電層４０３２間の絶
縁層４０２の上面、導電層４０３３及び導電層４０３４間の絶縁層４０２の上面、並びに
導電層４０３１乃至導電層４０３４の上面及び側面を覆うように一つの半導体層４０４を
形成する。
【００９２】
半導体層４０４の形成には、上記実施の形態１の半導体層１０４に適用可能な材料及び作
製方法を適宜用いることができる。図５に示す表示装置の作製方法では、半導体層の一例
として酸化物半導体膜を形成する。
【００９３】
酸化物半導体膜としては、例えばＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される膜を用
いることができる。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マ
ンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素または複数の金属元素を
示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、
Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍと
して含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、また
は該遷移金属の酸化物が含まれているものがある。なお、本明細書において、インジウム
、ガリウム、及び亜鉛を有する酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも
いう。
【００９４】
なお、半導体層４０４にＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いた場合、Ｉｎ−Ｇａ−
Ｚｎ−Ｏ系非単結晶膜を形成した後、１００℃〜６００℃、代表的には２００℃〜４００
℃の熱処理を行うと良い。例えば、大気または窒素雰囲気下で３５０℃、１時間の熱処理
を行うことにより半導体層４０４を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜の原
子レベルの再配列が行われる。この熱処理（光アニール等も含む）により、半導体層４０
４中におけるキャリアの移動を阻害する歪みを低減することができる。なお、上記の熱処
理を行うタイミングは、半導体層４０４の形成後であれば特に限定されない。
【００９５】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、スパッタ法を用いて成膜した後、２００℃〜５０
０℃、代表的には３００〜４００℃で１０分〜１００分の熱処理を行われる。熱処理後の
ＸＲＤ（Ｘ線回折）の分析では、熱処理後においてもＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
の結晶構造としてアモルファス構造が観察される。
【００９６】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いてトランジスタを作製することにより、
ゲート電圧±２０Ｖにおいて、オンオフ比が１０９以上、移動度が１０以上の電気特性を
有するトランジスタを作製することができる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
を用いたトランジスタはノーマリーオフとすることができる。
【００９７】
図４及び図５の作製工程により、同一基板４００上にトランジスタ４２１、容量素子４２
２、及びトランジスタ４２３が形成される。
【００９８】
トランジスタ４２１は、導電層４０１１の一部からなるゲート電極と、絶縁層４０２の一
部からなるゲート絶縁層と、導電層４０３１の一部からなるソース電極と、導電層４０３
２の一部からなるドレイン電極と、半導体層４０４の一部からなるチャネル形成層により
構成される。トランジスタ４２１は画素の選択トランジスタとして機能する。
【００９９】
容量素子４２２は、導電層４０１２の一部からなる第１の電極と、絶縁層４０２の一部及
び半導体層４０４の一部からなる誘電体層と、導電層４０３３の一部からなる第２の電極
により構成される。容量素子４２２は画素の保持容量として機能する。
【０１００】
トランジスタ４２３は導電層４０１２の一部からなるゲート電極と、絶縁層４０２の一部
からなるゲート絶縁層と、導電層４０３３の一部からなるソース電極と、導電層４０３４
の一部からなるドレイン電極と、半導体層４０４の一部からなるチャネル形成層により構
成される。トランジスタ４２３は画素の駆動トランジスタとして機能する。
【０１０１】
なお、図５に示すトランジスタ４２１、容量素子４２２、及びトランジスタ４２３の半導
体層の抵抗値は、各半導体層によってトランジスタ４２１、容量素子４２２、及びトラン
ジスタ４２３が導通しないような値に設定されることが好ましい。半導体層の抵抗値は、
例えば素子間の長さ、または半導体膜の膜厚により適宜設定することができる。
【０１０２】
さらに図６（Ａ）及び図６（Ｂ）に示すように、半導体層４０４上に層間膜４０５を形成
し、導電層４０３２上の半導体層４０４及び層間膜４０５の一部に開口部４０６１を選択
的に形成し、開口部４０２１上の半導体層４０４及び層間膜４０５の一部に開口部４０６
２を選択的に形成し、導電層４０３３上の半導体層４０４及び層間膜４０５の一部に開口
部４０６３を選択的に形成する。なお、開口部４０６１及び４０６２の形成により半導体
層４０４も一部が加工されるが、本明細書において、該加工は半導体層のアイランド形成
工程には含まれないものとする。
【０１０３】
層間膜４０５は、上記トランジスタ及び容量素子を保護する機能を有する。層間膜４０５
としては、例えばシリコン、アルミニウム、イットリウム、タンタル、及びハフニウムの
いずれか一つの酸化物、窒化物、酸化窒化物、若しくは窒化酸化物、またはそれらの化合
物を少なくとも２種以上含む化合物からなる膜を用いることができる。該化合物を含む膜
は、例えばスパッタ法またはＣＶＤ法などを用いて形成することができる。
【０１０４】
開口部４０６１乃至開口部４０６３の形成には、例えばフォトリソグラフィー技術を用い
ることができ、例えば層間膜４０５上にレジストを形成し、該レジストをマスクとして該
半導体層４０４及び層間膜４０５をエッチングにより加工し、開口部４０６１乃至開口部
４０６３を形成することができる。
【０１０５】
次に図７（Ａ）及び図７（Ｂ）に示すように、開口部４０６３を介して導電層４０３４に
電気的に接続されるように導電層４０７１を形成し、開口部４０６１を介して導電層４０
３２に電気的に接続され、且つ開口部４０６２を介して導電層４０１２に電気的に接続さ
れるように導電層４０７２を形成する。
【０１０６】
導電層４０７１及び導電層４０７２の材料としては、例えばモリブデン、チタン、クロム
、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの
導電性材料、またはこれらを主成分とする合金材料を含む膜を用いることができる。また
、導電層４０７１及び導電層４０７２の材料としては、仕事関数が小さく、且つ光を反射
する導電膜を用いることもできる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、又はＡｌＬ
ｉなどが望ましい。導電層４０７１及び導電層４０７２の形成には、例えばフォトリソグ
ラフィー技術を用いることができ、例えばフォトリソグラフィー技術を用いてレジストを
形成し、該レジストをマスクとして該導電膜をエッチングして加工することにより導電層
４０７１及び導電層４０７２を形成することができる。
【０１０７】
次に図８（Ａ）及び図８（Ｂ）に示すように、層間膜４０５、導電層４０７１、及び導電
層４０７２上に隔壁層４０８を形成し、下層の開口部、例えば開口部４０６１乃至開口部
４０６３の直上以外の一部に開口部４０８１を形成する。
【０１０８】
隔壁層４０８の材料としては、例えば有機膜、または無機膜を用いることができ、例えば
ポリイミド、アクリル、また有機ポリシロキサンなどが挙げられる。なお、隔壁層４０８
としては、特に感光性の材料を用いることが好ましい。
【０１０９】
また、開口部４０８１を下層の開口部、例えば開口部４０６１乃至開口部４０６３の直上
以外に形成することにより、複数の開口部が重なることにより生じる段差を抑制すること
ができる。また、開口部４０８１を側壁が連続した曲率を持つ傾斜面となるように形成す
ることが好ましい。
【０１１０】
さらに発光素子を形成する。発光素子は、光の取り出し方によって構造が異なる。それぞ
れの場合について図９を用いて説明する。図９は、本実施の形態の表示装置の画素構造例
を示す断面図である。
【０１１１】
図９（Ａ）は、上面射出型の場合の画素の断面図である。図９（Ａ）に示す画素は、図８
（Ａ）及び図８（Ｂ）に示す開口部４０８１を介して導電層４０７２に電気的に接続され
るように電界発光層４０９が形成され、さらに電界発光層４０９に電気的に接続されるよ
うに導電層４１０が形成される。
【０１１２】
電界発光層４０９は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。例えばトランジスタ４２３がＮ型トランジスタであって電界
発光層４０９が複数の層で構成される場合、導電層４０７２上に電子注入層、電子輸送層
、発光層、ホール輸送層、ホール注入層を積層することにより電界発光層４０９を形成す
ることができる。なおこれらの層を全て設ける必要はない。
【０１１３】
図９（Ａ）に示す導電層４１０の材料としては、例えば酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯともいう）
、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有す
る導電膜などを用いることができる。
【０１１４】
図９（Ａ）に示す発光素子４２４は、アノード電極の一部となる導電層４０７２と、発光
層となる電界発光層４０９と、カソード電極の一部となる導電層４１０により構成される
。アノード電極とカソード電極の間に電圧が印加されることにより電界発光層が発光し、
発光状態になる。発光層により生成された光は導電層４０７２側から取り出される。導電
層４０７２がカソード電極の一部として機能し、導電層４１０がアノード電極の一部とし
て機能する構成とすることもできる。
【０１１５】
図９（Ｂ）は、下面射出型の場合の画素の断面図である。図９（Ｂ）に示す画素は、開口
部４０８１を介して導電層４０７２に電気的に接続されるように導電層４１１が形成され
、導電層４１１に電気的に接続されるように電界発光層４０９が形成され、電界発光層４
０９に電気的に接続されるように導電層４１０が形成され、導電層４１０上に遮蔽膜４１
２が形成される。
【０１１６】
導電層４０７２及び導電層４１１の材料としては、透光性を有する導電材料を用いること
ができる。例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイ
ンジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム
錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物な
どを用いることができる。また、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度
）の膜厚とするのであれば。例えばアルミニウムなどの導電膜を用いることもできる。
【０１１７】
遮蔽膜４１２としては、例えば光を反射する金属などを用いることができる。また、金属
膜に限定されず、例えば黒の顔料を添加した樹脂などを用いることもできる。
【０１１８】
図９（Ｂ）に示す発光素子４２４は、アノード電極の一部となる導電層４０７２と、発光
層となる電界発光層４０９と、カソード電極の一部となる導電層４１０と、遮蔽膜４１２
により構成される。アノード電極とカソード電極の間に電圧が印加されることにより電界
発光層が発光し、発光状態になる。発光層により生成された光は基板４００側から取り出
される。なお、本実施の形態の表示装置は、半導体膜を複数に分離することなく、トラン
ジスタのチャネル形成層などに用いているが、半導体膜は透光性を有するため、複数に分
離しなくとも半導体膜を介して発光素子４２４により生成された光を基板４００側から取
り出すことができる。
【０１１９】
図９（Ｃ）は、両面射出型の場合の画素の断面図である。図９（Ｂ）に示す画素は、開口
部４０８１を介して導電層４０７２に電気的に接続されるように導電層４１１が形成され
、導電層４１１に電気的に接続されるように電界発光層４０９が形成され、電界発光層４
０９に電気的に接続されるように導電層４１０が形成される。
【０１２０】
導電層４０７２、導電層４１１、及び導電層４１０の材料としては、透光性を有する導電
材料を用いることができる。例えば酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したイン
ジウム錫酸化物などを用いることができる。また、光を透過する程度（好ましくは、５ｎ
ｍ〜３０ｎｍ程度）の膜厚とするのであれば。例えばアルミニウムなどの導電膜を用いる
こともできる。
【０１２１】
図９（Ｃ）に示す発光素子４２４は、アノード電極の一部となる導電層４０７２と、発光
層となる電界発光層４０９と、カソード電極の一部となる導電層４１０により構成される
。アノード電極とカソード電極の間に電圧が印加されることにより電界発光層が発光し、
発光状態になる。発光層により生成された光は基板４００側及び導電層４１０側から取り
出される。なお、本実施の形態の表示装置は、半導体膜を複数に分離することなく、トラ
ンジスタのチャネル形成層などに用いているが、半導体膜は透光性を有するため、複数に
分離しなくとも半導体膜を介して発光素子４２４により生成された光を基板４００側から
取り出すことができる。
【０１２２】
なお、上記表示装置において、発光素子として有機ＥＬ素子について述べたが、これに限
定されず、発光素子として無機ＥＬ素子を用いることもできる。
【０１２３】
図４乃至図９に一例として挙げたように、本実施の形態の表示装置における画素は、半導
体膜を成膜後に半導体層のアイランドに加工せずに、成膜した半導体膜を用いてトランジ
スタ及び容量素子などを形成する。半導体膜は透光性を有するため、半導体層のアイラン
ドを形成することなく、半導体膜をトランジスタ、容量素子などに用いることができる。
よって半導体層のアイランド形成工程を無くすことができるため、半導体装置の作製工程
数を削減することができ、半導体装置の作製を簡略にすることができる。また、半導体層
のアイランド形成工程にかかるコストを削減することができる。また、半導体層のアイラ
ンド形成工程がなくなるため、半導体層のアイランド形成による半導体層へのダメージを
低減することができる。
【０１２４】
また、本実施の形態の表示装置に用いられる半導体膜は、透光性を有するため、半導体膜
を複数に分離して複数の半導体層のアイランドを形成せずに半導体膜をトランジスタ及び
容量素子などに用いた場合であっても、光を取り出す際の影響を防止することができる。
例えば図９（Ｂ）または図９（Ｃ）に示す下面に光を射出する構造の表示装置であっても
、半導体層によって光を遮光することなく基板側から光を取り出すことができる。
【０１２５】
さらに図４乃至９に示す作製工程により作製された画素の回路構成について図１０を用い
て説明する。図１０は、図４乃至図９に示す作製工程により作製された画素の等価回路を
示す回路図である。
【０１２６】
図１０に示す画素は、トランジスタ４５１と、容量素子４５２と、トランジスタ４５３と
、発光素子４５４と、を有する。
【０１２７】
トランジスタ４５１は、ゲートが走査線４６１に電気的に接続され、ソース及びドレイン
の一方が信号線４６２に電気的に接続され、ソース及びドレインの他方に容量素子４５２
を介して高電源電位が与えられる。
【０１２８】
トランジスタ４５３は、ゲートがトランジスタ４５１のソース及びドレインの他方に電気
的に接続され、ソース及びドレインの一方に高電源電位（Ｖｄｄともいう）が与えられる
。
【０１２９】
発光素子４５４は、第１端子及び第２端子を含み、第１端子がトランジスタ４５３のソー
ス及びドレインの他方に電気的に接続され、第２端子に低電源電位（Ｖｓｓともいう）が
与えられる。
【０１３０】
次に図１０に示す画素の動作について説明する。
【０１３１】
走査線４６１から入力される走査信号によりトランジスタ４５１がオン状態になり、所定
の値の電位であるビデオ信号（データ信号ともいう）が信号線４６２からトランジスタ４
５３のゲートに入力される。
【０１３２】
トランジスタ４５３はゲートに入力されるデータ信号に応じた電位によりオン状態または
オフ状態になる。トランジスタ４５３がオン状態のとき、発光素子４５４の電位は、トラ
ンジスタ４５３のゲート電位及び高電源電位に応じた値となる。このとき発光素子４５４
に第１端子及び第２端子との間に印加された電圧に応じて電流が流れ、発光素子４５４は
、流れる電流の量に応じた輝度で発光する。また、容量素子４５２によりトランジスタ４
５３のゲート電位は一定時間保持されるため、発光素子４５４は一定時間発光状態を維持
する。
【０１３３】
また信号線４６２から画素に入力されるデータ信号がデジタル信号の場合、画素はトラン
ジスタ４５１のオンとオフの切り替えによって、発光もしくは非発光の状態となる。よっ
て、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は
、１画素を複数の副画素に分割し、各副画素を独立にデータ信号に基づいて駆動させるこ
とによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制
御することによって、階調表示を行う駆動法である。
【０１３４】
発光素子４５４は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調
法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブ
フレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の
発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによ
って、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号に
より制御することができ、階調を表示することができる。
【０１３５】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０１３６】
（実施の形態４）
本実施の形態では、本発明の一態様である半導体装置を適用した画素を備えた表示装置の
他の例として液晶素子を有する画素を備えた表示装置について説明する。
【０１３７】
本実施の形態における表示装置の画素構造について図１１を用いて説明する。図１１は、
本実施の形態における表示装置の画素の構造例を示す図であり、図１１（Ａ）は上面図で
あり、図１１（Ｂ）は、図１１（Ａ）の線分Ａ１−Ａ２における断面図である。なお図１
１に示す表示装置の画素において、上記実施の形態３に示す表示装置の画素と同じ部分に
ついては、上記実施の形態３に示す表示装置の画素の説明を適宜援用する。
【０１３８】
図１１に示す画素は、被形成面（図１１（Ｂ）では基板５００）上に下地膜５００１と、
下地膜５００１上に導電層５０１１及び導電層５０１２と、導電層５０１１及び導電層５
０１２の上面を覆う絶縁層５０２と、絶縁層５０２上に導電層５０３１及び導電層５０３
２と、導電層５０３１及び導電層５０３２を介して絶縁層５０２の上面を覆う半導体層５
０４と、半導体層５０４上に開口部５０７を有する層間膜５０５と、開口部５０７を介し
て導電層５０３２に電気的に接続された導電層５０６と、を有する。なお、図１１（Ａ）
において、半導体層５０４及び層間膜５０５は便宜のため省略する。
【０１３９】
基板５００としては、例えば図４に示す基板４００に適用可能な基板を適宜用いることが
できる。
【０１４０】
下地膜５００１は、例えば図４に示す下地膜４００１に適用可能な材料及び作製方法を用
いて形成することができる。
【０１４１】
導電層５０１１及び導電層５０１２は、例えば図４に示す導電層４０１１及び導電層４０
１２の形成に適用可能な材料及び作製方法を適宜用いて形成することできる。
【０１４２】
絶縁層５０２は、例えば図４に示す絶縁層４０２に適用可能な材料及び作製方法を適宜用
いて形成することができる。
【０１４３】
導電層５０３１及び導電層５０３２は、例えば図４に示す導電層４０３１乃至導電層４０
３４の形成に適用可能な材料及び作製方法を適宜用いて形成することができる。
【０１４４】
半導体層５０４は、例えば図５に示す半導体層４０４に適用可能な材料及び作製方法を適
宜用いて形成することができる。
【０１４５】
層間膜５０５は、例えば図６に示す層間膜４０５に適用可能な材料及び作製方法を適宜用
いて形成することができる。
【０１４６】
導電層５０６は、例えば図７に示す導電層４０７１及び導電層４０７２の形成に適用可能
な材料及び作製方法を適宜用いて形成することができる。
【０１４７】
なお、開口部５０７の形成により半導体層５０４の一部が加工されるが、本明細書におい
て、該加工は半導体層のアイランド形成工程には含まれないものとする。
【０１４８】
また、本実施の形態における表示装置の画素は、例えば図１２に示す構造にすることもで
きる。図１２は、本実施の形態の表示装置の画素の構造例を示す断面図である。図１２に
示す画素構造について以下に説明する。
【０１４９】
図１２に示す表示装置の画素は、図１１に示す画素構造に加え、下地膜５００１上に設け
られた導電層５０１３及び導電層５０１４と、絶縁層５０２を介して導電層５０１４に電
気的に接続された導電層５０３３と、絶縁層５０２、半導体層５０４、及び層間膜５０５
に設けられた開口部を介して導電層５０１３に電気的に接続された導電層５０６２と、半
導体層５０４、及び層間膜５０５に設けられた開口部を介して導電層５０３３に電気的に
接続された導電層５０６３と、を有する。
【０１５０】
導電層５０１３及び導電層５０１４は、導電層５０１１及び導電層５０１２と同じ層を用
いて形成することできる。
【０１５１】
導電層５０３３は、導電層５０３１及び導電層５０３２と同じ層を用いて形成することが
できる。
【０１５２】
導電層５０６２及び導電層５０６３は、導電層５０６と同じ層を用いて形成することがで
きる。
【０１５３】
導電層５０１３及び導電層５０６２は、ＦＰＣに接続するための電極または配線となる。
また、導電層５０１４、導電層５０３３、及び導電層５０６３はＦＰＣに接続するための
電極または配線となる。
【０１５４】
図１２に示すように、本実施の形態の表示装置の画素は、画素と、ＦＰＣへの接続電極を
同一基板に有する構成とすることもできる。
【０１５５】
さらに液晶素子を形成した画素の構造について図１３を用いて説明する。図１３は、本実
施の形態における画素の構造例を示す断面図である。
【０１５６】
図１３に示す画素は、図１１に示す画素構造に加え、基板５１０と、基板５１０の一表面
に導電層５０９と、導電層５０６及び導電層５０９の間に液晶層５０８と、を有する。す
なわち液晶層５０８を介して基板５００と基板５１０が貼り合わされている。
【０１５７】
導電層５０９は、例えば図９に示す導電層４１０の形成に適用可能な材料及び作製方法を
適宜用いて形成することができる。
【０１５８】
さらに図１３に示す画素の回路構成について図１４を用いて説明する。図１４は図１３に
示す画素の等価回路を示す回路図である。
【０１５９】
図１４に示す画素は、トランジスタ５１１と、液晶素子５１２と、容量素子５１３と、走
査線５２１と、信号線５２２と、を有する。
【０１６０】
トランジスタ５１１は、選択スイッチとして機能し、ゲートが走査線５２１に電気的に接
続され、ソース及びドレインの一方が信号線５２２に電気的に接続される。
【０１６１】
液晶素子５１２は、第１端子及び第２端子を有し、第１端子がトランジスタ５１１のソー
ス及びドレインの他方に電気的に接続され、第２端子に接地電位または一定の値の電位が
与えられる。
【０１６２】
容量素子５１３は、第１端子及び第２端子を有し、第１端子がトランジスタ５１１のソー
ス及びドレインの他方に電気的に接続され、第２端子に接地電位または一定の値の電位が
与えられる。なお、容量素子５１３は必ずしも設ける必要はないが、容量素子５１３を設
けることにより、トランジスタ５１１のノイズによる影響を抑制することができる。
【０１６３】
なお、本実施の形態における表示装置の表示方式としては、例えばＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、
ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ
−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅ
ｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍ
ｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａ
ｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒ
ｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅ
ｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）などを用いることができる。
【０１６４】
また、本実施の形態における表示装置に配向膜を用いないブルー相を示す液晶を用いても
よい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステ
リック相から等方相へ転移する直前に発現する相である。ブルー相は、狭い温度範囲でし
か発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液
晶組成物を用い、該液晶組成物を液晶層５０８に用いる。ブルー相を示す液晶とカイラル
剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性である
ため配向処理が不要であり、視野角依存性が小さい。
【０１６５】
次に図１４に示す画素の動作について説明する。
【０１６６】
まずデータが書き込まれる画素が選択され、選択された画素は、走査線５２１から入力さ
れる信号によりトランジスタ５１１がオン状態になる。
【０１６７】
このとき信号線５２２からのデータ信号がトランジスタ５１１を介して入力され、液晶素
子５１２の第１端子の電位はデータ信号の電位となり、液晶素子５１２は第１端子と第２
端子の間に印加される電圧に応じた透過率に設定される。データ書き込み後、走査線５２
１から入力される信号によりトランジスタ５１１がオフ状態になり、液晶素子５１２は表
示期間の間設定された透過率を維持し、表示状態となる。上記動作を走査線５２１毎に順
次行い、すべての画素において上記動作が行われる。以上が画素の動作である。
【０１６８】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、いわゆる黒挿入と呼ばれる駆動技術がある。
【０１６９】
また、通常の垂直周期を１．５倍もしくは２倍以上にすることで応答速度を改善する倍速
駆動と呼ばれる駆動技術もある。
【０１７０】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
【０１７１】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
【０１７２】
図４乃至図９に示す作製工程により作製された画素を画素部に有する表示装置は、半導体
膜が透光性を有するため、成膜後に分離して複数の半導体層のアイランドを形成すること
なく、該半導体膜をトランジスタのチャネル形成層や容量素子の誘電体層として用いるこ
とができ、作製工程数を削減することができ、また、作製コストを削減することができる
。
【０１７３】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０１７４】
（実施の形態５）
本実施の形態では、上記実施の形態３または実施の形態４に示す構成の画素の適用が可能
な表示装置について説明する。
【０１７５】
本実施の形態における表示装置の画素の構成について図１５を用いて説明する。図１５は
本実施の形態における表示装置の構成例を示すブロック図である。
【０１７６】
図１５に示す表示装置は、画素部６０１と、走査線駆動回路６０２と、信号線駆動回路６
０３と、を有する。
【０１７７】
画素部６０１は、複数の画素６０４を有するドットマトリクス構造であり、具体的には、
複数の画素６０４は、行列方向に複数配置されている。それぞれの画素６０４は走査線を
介して走査線駆動回路６０２に電気的に接続され、信号線を介して信号線駆動回路６０３
に電気的に接続される。なお、図１５において、走査線及び信号線については便宜のため
省略する。
【０１７８】
走査線駆動回路６０２は、データ信号を入力する画素６０４を選択する回路であり、走査
線を介して選択信号を画素６０４に出力する。
【０１７９】
信号線駆動回路６０３は、画素６０４に書き込むデータを信号として出力する回路であり
、信号線を介して走査線駆動回路６０２により選択された画素６０４に画素データを信号
として出力する。
【０１８０】
画素６０４としては、例えば上記実施の形態３または実施の形態４に示す構成の表示装置
の画素のいずれかを適宜用いることができる。
【０１８１】
次に走査線駆動回路６０２及び信号線駆動回路６０３の構成例について図１６を用いて説
明する。図１６は駆動回路の構成を示すブロック図であり、図１６（Ａ）は走査線駆動回
路の構成を示すブロック図であり、図１６（Ｂ）は信号線駆動回路の構成を示すブロック
図である。
【０１８２】
まず走査線駆動回路６０２は、図１６（Ａ）に示すように、シフトレジスタ６１０と、レ
ベルシフタ６１１と、バッファ回路６１２と、を有する。
【０１８３】
シフトレジスタ６１０は、複数段の順序論理回路を用いて構成される。シフトレジスタ６
１０は、ゲートスタートパルス（ＧＳＰ）信号、ゲートクロック信号（ＧＣＫ）などの信
号が入力され、各順序論理回路において順次選択信号を出力する。
【０１８４】
また、信号線駆動回路６０３は、図１６（Ｂ）に示すように、シフトレジスタ６２１と、
ラッチ回路６２２と、ラッチ回路６２３と、レベルシフタ６２４と、バッファ回路６２５
と、を有する。
【０１８５】
シフトレジスタ６２１は、複数段の順序論理回路を用いて構成される。シフトレジスタ６
２１は、ソーススタートパルス（ＳＳＰ）信号、ソースクロック信号（ＳＣＫ）などの信
号が入力され、各順序論理回路において順次選択信号を出力する。
【０１８６】
ラッチ回路６２２には映像データ（ＤＡＴＡ）信号が入力される。
【０１８７】
バッファ回路６２５は、信号を増幅させる機能を有し、オペアンプなどを有する。
【０１８８】
ラッチ回路６２３にはラッチ（ＬＡＴ）信号を一時保持することができ、保持されたラッ
チ信号は一斉に図４における画素部６０１に出力される。これを線順次駆動と呼ぶ。その
ため、線順次駆動ではなく、点順次駆動を行う画素であれば、ラッチ回路６２３は不要と
することができる。
【０１８９】
次に図１５に示す表示装置の動作について説明する。
【０１９０】
まず走査線駆動回路６０２で走査線が選択され、選択された走査線に接続された画素６０
４は、走査線駆動回路６０２から入力される信号により、信号線を介して信号線駆動回路
６０３からデータ信号が出力される。これにより画素６０４は、データの書き込みが行わ
れ表示状態になる。走査線駆動回路６０２により走査線が選択され、すべての画素６０４
においてデータ書き込みが行われる。以上が図１５に示す表示装置の動作である。
【０１９１】
さらに本実施の形態における表示装置の一形態として、発光パネルの外観及び断面につい
て、図１７を用いて説明する。図１７は、本実施の形態における発光パネルの構造例を示
す図であり、図１７（Ａ）は上面図であり、図１７（Ｂ）は、図１７（Ａ）の線分Ｈ−Ｉ
における断面図に相当する。
【０１９２】
図１７に示す発光パネルは、第１の基板６５０１上に画素部６５０２、信号線駆動回路６
５０３ａ、６５０３ｂ、及び走査線駆動回路６５０４ａ、６５０４ｂを有し、画素部６５
０２、信号線駆動回路６５０３ａ、６５０３ｂ、及び走査線駆動回路６５０４ａ、６５０
４ｂを囲むようにシール材６５０５が設けられている。画素部６５０２、信号線駆動回路
６５０３ａ、６５０３ｂ、及び走査線駆動回路６５０４ａ、６５０４ｂの上に第２の基板
６５０６が設けられている。よって画素部６５０２、信号線駆動回路６５０３ａ、６５０
３ｂ、及び走査線駆動回路６５０４ａ、６５０４ｂは、第１の基板６５０１とシール材６
５０５と第２の基板６５０６とによって、充填材６５０７と共に密封されている。このよ
うに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフ
ィルム、紫外線硬化樹脂フィルムなど）やカバー材でパッケージング（封入）することが
好ましい。
【０１９３】
また第１の基板６５０１上に設けられた画素部６５０２、信号線駆動回路６５０３ａ、６
５０３ｂ、及び走査線駆動回路６５０４ａ、６５０４ｂは、ＴＦＴを複数有しており、図
１７（Ｂ）では、画素部６５０２に含まれるＴＦＴ６５１０と、信号線駆動回路６５０３
ａに含まれるＴＦＴ６５０９とを例示している。画素部６５０２、信号線駆動回路６５０
３ａ、６５０３ｂ、及び走査線駆動回路６５０４ａ、６５０４ｂのそれぞれが有するＴＦ
Ｔは、例えば上記実施の形態に示すトランジスタのいずれかを適用することができる。図
１７に示す半導体装置では、トランジスタの一例として図１（Ａ）に示す構造を適用し、
具体的な説明については図１（Ａ）の説明を適宜援用する。なお図１７において、ＴＦＴ
６５０９、６５１０はＮ型ＴＦＴである。
【０１９４】
また、図１７に示す発光パネルは、ＴＦＴの表面凹凸を低減するため、及びＴＦＴの信頼
性を向上させるため、ＴＦＴを保護層や平坦化絶縁膜として機能する絶縁層（絶縁層６５
５１、絶縁層６５５２）で覆う構成となっている。
【０１９５】
ここでは、保護層として積層構造の絶縁層６５５１を形成する。ここでは、絶縁層６５５
１の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護層として酸化珪素膜
を用いると、ソース電極及びドレイン電極として用いるアルミニウム膜のヒロック防止に
効果がある。
【０１９６】
また、絶縁層６５５１の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護
層として窒化珪素膜を用いると、ナトリウムなどの可動イオンが半導体領域中に侵入する
ことを抑制し、ＴＦＴの電気特性が変化することを抑制することができる。
【０１９７】
また、保護層を形成した後に、半導体層のアニール（２５０℃〜４００℃）を行ってもよ
い。
【０１９８】
また、平坦化絶縁膜として絶縁層６５５２を形成する。絶縁層６５５２としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有
機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料
）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用
いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶
縁層６５５２を形成してもよい。
【０１９９】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０２００】
絶縁層６５５２の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナ
イフコーターなどを用いることができる。材料液を用いて絶縁層６５５２を形成する場合
、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい
。絶縁層６５５２の焼成工程と半導体層のアニールを兼ねることで効率よく表示装置を作
製することが可能となる。
【０２０１】
またＴＦＴ６５１０上に発光素子６５１１が設けられる。発光素子６５１１は、ＴＦＴ６
５１０のソース電極またはドレイン電極に電気的に接続され、画素電極である第１の電極
６５１７、電界発光層６５１２、第２の電極６５１３の積層構造により構成される。なお
発光素子６５１１は図１７に示す構造に限定されず、本実施の形態の表示装置では、発光
素子６５１１の光を取り出す方向などに合わせて、発光素子６５１１の構造を適宜変える
ことができる。
【０２０２】
隔壁６５２０は、第１の電極６５１７上に設けられ、さらに隔壁６５２０に設けられた開
口部を介して第１の電極６５１７に電気的に接続されるように電界発光層６５１２を有し
、電界発光層６５１２上に第２の電極６５１３を有する。隔壁６５２０としては、図８に
示す隔壁層４０８に適用可能な材料及び作製方法を適宜用いることができる。特に感光性
の材料を用い、第１の電極６５１７上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
【０２０３】
電界発光層６５１２としては、図９に示す電界発光層４０９に適用可能な材料及び作製方
法を用いることができる。また電界発光層６５１２は、単数の層で構成されていても、複
数の層が積層されるように構成されていても良い。
【０２０４】
また、図１７に示す発光パネルにおいて、発光素子６５１１に酸素、水素、水分、二酸化
炭素などが侵入しないように、第２の電極６５１３及び隔壁６５２０上に保護層を形成し
てもよい。保護層としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜などを形成すること
ができる。
【０２０５】
また、信号線駆動回路６５０３ａ、６５０３ｂ、走査線駆動回路６５０４ａ、６５０４ｂ
、または画素部６５０２に与えられる各種信号及び電位は、ＦＰＣ６５１８ａ、６５１８
ｂから供給されている。
【０２０６】
また図１７に示す発光パネルでは、接続端子電極６５１５が、発光素子６５１１が有する
第１の電極６５１７と同じ導電膜から形成され、接続端子電極６５１６は、ＴＦＴ６５０
９、６５１０が有するソース電極及びドレイン電極と同じ導電膜から形成される。
【０２０７】
また、ＴＦＴ６５０９、６５１０が有する半導体層６５５０は、分離することなく接続端
子電極６５１６上にも設けられており、シール材６５０５は少なくとも半導体層６５５０
を介して基板６５０１上に設けられ、接続端子電極６５１５は、半導体層６５５０を介し
て接続端子電極６５１６上に形成される。なお、図１７に示す発光パネルでは、接続端子
電極６５１５を有する構造について説明したが、これに限定されず、本実施の形態の発光
パネルでは、ＴＦＴ６５０９、６５１０が有する半導体層を接続端子電極として用いるこ
ともできる。このとき少なくとも接続端子電極となる半導体層の導電率は、接続端子電極
として機能することができる値に設定することが好ましい。
【０２０８】
接続端子電極６５１５は、ＦＰＣ６５１８ａが有する端子と、異方性導電膜６５１９を介
して電気的に接続されている。
【０２０９】
発光素子６５１１からの光の取り出し方向に位置する基板には透光性を有する基板として
は、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板
、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２１０】
また、充填材６５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。図１７に示す表示装置では、一
例として充填材６５０７として窒素を用いる。
【０２１１】
また、必要であれば、発光素子６５１１の射出面に偏光板、または円偏光板（楕円偏光板
を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜
設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面
の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができ
る。
【０２１２】
信号線駆動回路６５０３ａ、６５０３ｂ、及び走査線駆動回路６５０４ａ、６５０４ｂは
、図１７に示す構造に限定されず、本実施の形態の表示装置では、別途用意された基板上
に単結晶半導体膜または多結晶半導体膜によって形成された駆動回路を実装した構成とし
てもよい。また、信号線駆動回路６５０３ａ、６５０３ｂのみ、或いは信号線駆動回路６
５０３ａ、６５０３ｂの一部、または走査線駆動回路６５０４ａ、６５０４ｂのみ、或い
は走査線駆動回路６５０４ａ、６５０４ｂの一部のみを別途形成して実装しても良い。
【０２１３】
以上の工程により、信頼性の高い発光パネルを作製することができる。
【０２１４】
次に本実施の形態における表示装置の一形態として、液晶パネルの外観及び断面について
、図１８を用いて説明する。図１８は本実施の形態における液晶パネルの構造例を示す図
であり、図１８（Ａ１）（Ａ２）は上面図であり、図１８（Ｂ）は、図１８（Ａ１）（Ａ
２）のＭ−Ｎにおける断面図である。
【０２１５】
図１８に示す液晶パネルは、第１の基板６００１上に画素部６００２と、信号線駆動回路
６００３と、走査線駆動回路６００４と、を有し、画素部６００２、信号線駆動回路６０
０３、及び走査線駆動回路６００４を囲むようにして、シール材６０００及びシール材６
００５が設けられている。また、画素部６００２及び走査線駆動回路６００４上に第２の
基板６００６が設けられ、画素部６００２と、走査線駆動回路６００４とは、第１の基板
６００１とシール材６０００とシール材６００５と第２の基板６００６とによって、液晶
層６００８と共に封止されている。ＴＦＴ６０１０、６０１１、及び液晶素子６０１３を
有し、第１の基板６００１上にＴＦＴ６０１０、６０１１、及び液晶素子６０１３が第１
の基板６００１と第２の基板６００６との間にシール材６０００及びシール材６００５に
よって封止されている。また、第１の基板６００１上のシール材６０００及びシール材６
００５によって囲まれている領域とは異なる領域に、別途用意された基板上に信号線駆動
回路６００３が実装されている。
【０２１６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１８（Ａ１）
は、ＣＯＧ方法により信号線駆動回路６００３を実装する例であり、図１８（Ａ２）は、
ＴＡＢ方法により信号線駆動回路６００３を実装する例である。
【０２１７】
また第１の基板６００１上に設けられた画素部６００２と、走査線駆動回路６００４は、
ＴＦＴを複数有しており、図１８（Ｂ）では、画素部６００２に含まれるＴＦＴ６０１０
と、走査線駆動回路６００４に含まれるＴＦＴ６０１１とを例示している。
【０２１８】
ＴＦＴ６０１０、６０１１としては、上記実施の形態に示す構造のＴＦＴのいずれかを適
用することができる。図１８に示す液晶パネルでは、ＴＦＴの一例として図１（Ａ）に示
す構造のＴＦＴを適用する。また図１８に示す液晶パネルにおいて、ＴＦＴ６０１０、６
０１１はＮ型ＴＦＴとして説明する。
【０２１９】
また、液晶素子６０１３が有する画素電極６０３０は、ＴＦＴ６０１０のソース電極また
はドレイン電極に電気的に接続されている。そして液晶素子６０１３の対向電極６０３１
は第２の基板６００６上に形成されている。画素電極６０３０と対向電極６０３１と液晶
層６００８とが重なっている部分が、液晶素子６０１３に相当する。なお、画素電極６０
３０、対向電極６０３１はそれぞれ配向膜として機能する絶縁層６０３２、６０３３が設
けられ、絶縁層６０３２、６０３３を介して液晶層６００８を挟持している。
【０２２０】
なお、第１の基板６００１、第２の基板６００６としては、図１に示す基板１００に適用
可能な基板を適宜用いることができる。
【０２２１】
またスペーサ６０３５は、絶縁膜を選択的にエッチングすることで得られる柱状の隔壁で
あり、画素電極６０３０と対向電極６０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお球状のスペーサを用いても良い。また、対向電極６０３１は、
ＴＦＴ６０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部
を用いて、一対の基板間に配置される導電性粒子を介して対向電極６０３１と共通電位線
とを電気的に接続することができる。なお、導電性粒子はシール材６００５に含有させる
。
【０２２２】
なお図１８に示す液晶パネルは、透過型液晶表示パネルの例であるが、これに限定されず
、本実施の形態の液晶表示パネルは、反射型液晶表示パネルまたは半透過型液晶表示パネ
ルとすることもできる。
【０２２３】
また、本実施の形態の液晶表示パネルは、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極という順に設ける構成、または基板の内側に偏光板を設け
る構成にすることができる。また、偏光板と着色層の積層構造も偏光板及び着色層の材料
や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する
遮光膜を設けてもよい。
【０２２４】
また、図１８に示す液晶表示パネルは、ＴＦＴの表面凹凸を低減するため、及びＴＦＴの
信頼性を向上させるため、ＴＦＴを保護層や平坦化絶縁膜として機能する絶縁層（絶縁層
６０２０、絶縁層６０２１）で覆う構成となっている。
【０２２５】
ここでは、保護層として積層構造の絶縁層６０２０を形成する。ここでは、絶縁層６０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護層として酸化珪素膜
を用いると、ソース電極及びドレイン電極として用いるアルミニウム膜のヒロック防止に
効果がある。
【０２２６】
また、絶縁層６０２０の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護
層として窒化珪素膜を用いると、ナトリウムなどの可動イオンが半導体領域中に侵入して
、ＴＦＴの電気特性を変化させることを抑制することができる。
【０２２７】
また、保護層を形成した後に、半導体層のアニール（２５０℃〜４００℃）を行ってもよ
い。
【０２２８】
また、平坦化絶縁膜として絶縁層６０２１を形成する。絶縁層６０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有
機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料
）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用
いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶
縁層６０２１を形成してもよい。
【０２２９】
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
【０２３０】
絶縁層６０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナ
イフコーターなどを用いることができる。絶縁層６０２１を材料液を用いて形成する場合
、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい
。絶縁層６０２１の焼成工程と半導体層のアニールを兼ねることで効率よく表示装置を作
製することが可能となる。
【０２３１】
画素電極６０３０、対向電極６０３１は、例えば酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、
酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いて形成
することができる。
【０２３２】
また、画素電極６０３０、対向電極６０３１は、導電性高分子（導電性ポリマーともいう
）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画
素電極は、シート抵抗が１００００Ω／以下、波長５５０ｎｍにおける透光率が７０％以
上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１
Ω・ｃｍ以下であることが好ましい。
【０２３３】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、もしくはこれらの２種以上の共重合体などがあげられる。
【０２３４】
また別途形成された信号線駆動回路６００３と、走査線駆動回路６００４または画素部６
００２に与えられる各種信号及び電位は、ＦＰＣ６０１８から供給されている。
【０２３５】
また、接続端子電極６０１５が、液晶素子６０１３が有する画素電極６０３０と同じ導電
膜から形成され、端子電極６０１６は、ＴＦＴ６０１０、６０１１のソース電極及びドレ
イン電極と同じ導電膜で形成されている。
【０２３６】
また、ＴＦＴ６０１０、６０１１が有する半導体層６０５０は、分離することなく端子電
極６０１６上に設けられ、接続端子電極６０１５は、半導体層６０５０を介して端子電極
６０１６上に設けられ、シール材６０００及びシール材６００５は、少なくとも半導体層
６０５０を介して基板６００１上に設けられる。なお、図１８では、接続端子電極６０１
５を有する構造について説明したが、これに限定されず、本実施の形態の表示装置では、
半導体層６０５０を接続端子電極として用いることもできる。このとき少なくとも接続端
子電極となる半導体層６０５０の導電率は、接続端子電極として機能することができる値
に設定することが好ましい。
【０２３７】
接続端子電極６０１５は、ＦＰＣ６０１８が有する端子と、異方性導電膜６０１９を介し
て電気的に接続されている。
【０２３８】
また図１８に示す液晶パネルは、信号線駆動回路６００３を別途形成し、第１の基板６０
０１に実装している構成であるが、これに限定されず、本実施の形態の液晶パネルは、走
査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動
回路の一部のみを別途形成して実装しても良い。
【０２３９】
図１８に一例として挙げたように、本発明の一態様である半導体装置を適用した液晶パネ
ルを作製することができる。
【０２４０】
さらに上記液晶パネルを用いた液晶表示モジュールの一例について図１９を用いて説明す
る。
【０２４１】
図１９は液晶表示モジュールの一例を示す図である。図１９に示すように、ＴＦＴ基板２
６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む
画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５、偏光板２６０６が設
けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、
ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられて
いる。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０
７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により
構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６０
０の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組み
こまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２４２】
以上のように、本実施の形態の液晶パネルを用いて液晶表示モジュールを構成することが
できる。
【０２４３】
なお、本実施の形態の表示装置は、半導体膜を分離せずにＴＦＴのチャネル形成層などに
用いる構成であるため、半導体膜を用いて例えば作製段階に意図せずに画素部など表示装
置内に蓄積される電荷を外部に逃がすこともできる。このとき半導体膜の抵抗値は、半導
体層によってトランジスタなどの複数の半導体素子同士が導通せず、且つ作製段階で蓄積
される電荷を逃がすことができる値に設定することが好ましい。また、表示装置内に蓄積
される電荷を外部に逃がすために半導体膜の一部の抵抗値を下げる、また、半導体層によ
ってトランジスタなどの複数の半導体素子同士が導通しないように、半導体膜の一部の抵
抗値を上げる処理を行うこともできる。
【０２４４】
なお、本実施の形態は、他の実施の形態と、適宜組み合わせることができる。
【０２４５】
（実施の形態６）
本実施の形態では、本発明の一態様である表示装置の一例として電子ペーパについて説明
する。
【０２４６】
本発明の一態様である半導体装置は、電子ペーパに用いることもできる。電子ペーパは、
電気泳動表示装置（電気泳動ディスプレイともいう）とも呼ばれており、紙と同じ読みや
すさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有
している。
【０２４７】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【０２４８】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動現象を利用したディスプレイである。電気泳動ディスプレイは、液晶表
示装置に必要な偏光板、対向基板も必要なく、厚さや重さが低減する。
【０２４９】
上記マイクロカプセルを溶媒中に分散させたものは、電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２５０】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。
【０２５１】
なお、マイクロカプセル中の第１の粒子および第２の粒子としては、導電体材料、絶縁体
材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、
エレクトロクロミック材料、及び磁気泳動材料から選ばれた一種の材料、またはこれらの
複合材料を用いればよい。
【０２５２】
次に本実施の形態における電子ペーパの構造について図２０を用いて説明する。図２０は
本実施の形態における電子ペーパの構造例を示す断面図である。
【０２５３】
図２０に示す電子ペーパは、基板５８０上にＴＦＴ５８１と、ＴＦＴ５８１上に積層して
設けられた絶縁層５８３、絶縁層５８４、及び絶縁層５８５と、絶縁層５８３乃至絶縁層
５８５、及びＴＦＴ５８１が有する半導体層５８２に設けられた開口部を介してＴＦＴ５
８１のソース電極またはドレイン電極に接する電極５８７と、基板５９６に設けられた電
極５８８と、電極５８６及び電極５８８の間に黒色領域５９０ａ及び白色領域５９０ｂと
、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９と、球形粒子５８
９の周りに設けられた充填剤５９５と、を有する。
【０２５４】
ＴＦＴ５８１としては、本発明の一態様である半導体装置を用いることができる。図２０
に示す電子ペーパでは、一例として図１（Ａ）に示す構造の半導体装置を適用する場合に
ついて示す。
【０２５５】
球形粒子５８９を用いた方式は、ツイストボール表示方式といい、ツイストボール表示方
式とは、表示素子に用いられる電極である第１の電極及び第２の電極の間に、白と黒に塗
り分けられた球形粒子を配置し、第１の電極及び第２の電極に電位差を生じさせ、球形粒
子の向きを制御することにより表示を行う方式である。
【０２５６】
また、球形素子の代わりに電気泳動素子を用いることも可能である。電気泳動素子として
は、例えば透明な液体と、正に帯電した白い微粒子と、負に帯電した黒い微粒子と、を封
入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いることができる。球形素
子と同様に、第１の電極と第２の電極との間に設けられるマイクロカプセルは、第１の電
極と第２の電極によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に
移動する。これにより白または黒を表示することができる。この原理を応用した表示素子
が電気泳動表示素子である。電気泳動表示素子は、液晶表示素子に比べて反射率が高いた
め、補助ライトが不要である。また、電気泳動表示素子は、液晶表示素子に比べて消費電
力が小さく、薄暗い場所でも表示部を認識することが可能である。また、球形素子又は電
気泳動素子を用いた電気ペーパは、表示部に電源が供給されない場合であっても、一度表
示した像を保持することが可能であるため、電源供給部から電子ペーパを遠ざけた場合で
あっても、表示された像を保存しておくことが可能となる。
【０２５７】
図２０に一例として挙げたように、本発明の一態様である半導体装置は、本実施の形態に
おける電子ペーパのトランジスタに用いることができる。また表示部のトランジスタにも
本発明の一態様である半導体装置を適用することができるため、例えば同一基板に駆動回
路及び表示部を設けることもできる。
【０２５８】
また、本実施の形態の電子ペーパは、半導体膜を分離せずにＴＦＴのチャネル形成層など
に用いる構成であるため、半導体膜を用いて例えば作製段階で意図せずに表示部など表示
装置内に蓄積される電荷を外部に逃がすこともできる。このとき半導体膜の抵抗率は、半
導体層によってトランジスタなどの複数の半導体素子同士が導通せず、且つ作製段階で蓄
積される電荷を逃がすことができる値に設定することが好ましい。また、表示装置内に蓄
積される電荷を外部に逃がすために半導体膜の一部の抵抗値を下げる、また、半導体層に
よってトランジスタなどの複数の半導体素子同士が導通しないように、半導体膜の一部の
抵抗値を上げる処理を行うこともできる。
【０２５９】
または上記電子ペーパは、情報を表示するものであればあらゆる分野の電子機器に用いる
ことが可能である。例えば、電子ペーパを用いて、電子書籍（電子ブック）、ポスター、
電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適
用することができる。電子機器の一例を図２１に示す。図２１は、電子書籍２７００の一
例を示している。
【０２６０】
図２１に示すように、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐
体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とさ
れており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成によ
り、紙の書籍のような動作を行うことが可能となる。
【０２６１】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、一続きの画像を表示する構成と
してもよいし、異なる画像を表示する構成としてもよい。異なる画像を表示する構成とす
ることで、例えば右側の表示部（図２１では表示部２７０５）に文章を表示し、左側の表
示部（図２１では表示部２７０７）に画像を表示することができる。
【０２６２】
また、図２１では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【０２６３】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０２６４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０２６５】
（実施の形態７）
本実施の形態では、本発明の一態様である表示装置を表示部に備えた電子機器について説
明する。
【０２６６】
本発明の一態様である表示装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
【０２６７】
図２２（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
が支持された構成を示している。
【０２６８】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２６９】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して優先または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２７０】
図２２（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２７１】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２７２】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２７３】
図２３（Ａ）は、携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成
されており、連結部９８９３により、開閉可能になるように連結されている。筐体９８８
１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれてい
る。また、図２３（Ａ）に示す携帯型遊技機は、スピーカ部９８８４、記録媒体挿入部９
８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、セン
サ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温
度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度
、振動、におい、または赤外線を測定する機能を含むもの）、マイクロフォン９８８９）
などを備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくと
も表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすること
もできる。図２３（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラムま
たはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って
情報を共有する機能を有する。なお、図２３（Ａ）に示す携帯型遊技機が有する機能はこ
れに限定されず、様々な機能を有することができる。
【０２７４】
図２３（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明に係る表示装置を備えた構成であればよく、その他
付属設備が適宜設けられた構成とすることができる。
【０２７５】
図２４（Ａ）は、携帯電話機９０００の一例を示している。携帯電話機９０００は、筐体
９００１に組み込まれた表示部９００２の他、操作ボタン９００３、外部接続ポート９０
０４、スピーカ９００５、マイク９００６などを備えている。
【０２７６】
図２４（Ａ）に示す携帯電話機９０００は、表示部９００２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は
、表示部９００２を指などで触れて操作することにより行うことができる。
【０２７７】
表示部９００２の画面は主として３つのモードがある。第１のモードは、画像の表示を主
とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モード
である。第３のモードは表示モードと入力モードの２つのモードが混合した表示＋入力モ
ードである。
【０２７８】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部９００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部９００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
【０２７９】
また、携帯電話機９０００内部に、ジャイロ、加速度センサなどの傾きを検出するセンサ
を有する検出装置を設けることで、携帯電話機９０００の向き（縦か横か）を判断して、
表示部９００２の画面表示を自動的に切り替えるようにすることができる。
【０２８０】
また、画面モードの切り替えは、表示部９００２を触れること、または筐体９００１の操
作ボタン９００３の操作により行われる。また、表示部９００２に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２８１】
また、入力モードにおいて、表示部９００２の光センサで検出される信号を検知し、表示
部９００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
【０２８２】
表示部９００２は、イメージセンサとして機能させることもできる。例えば、表示部９０
０２に掌や指を触れることで、掌紋、指紋などを撮像することで、本人認証を行うことが
できる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセン
シング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２８３】
図２４（Ｂ）も携帯電話機の一例である。図２４（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信または有線通信により画像または入力情報を授受することができ、それぞれ充電可能な
バッテリーを有する。
【０２８４】
上記に一例として挙げたように、本発明の一態様である表示装置は、様々な電子機器に適
用することができる。
【０２８５】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０２８６】
１００    基板
１０１    電極
１０２    絶縁層
１０３ａ    電極
１０３ｂ    電極
１０４    半導体層
１０５ａ    バッファ層
１０５ｂ    バッファ層
２００    基板
２０１    トランジスタ
２０２    トランジスタ
２０４    半導体層
４００    基板
４０２    絶縁層
４０４    半導体層
４０５    層間膜
４０８    隔壁層
４０９    電界発光層
４１０    導電層
４１１    導電層
４１２    遮蔽膜
４２１    トランジスタ
４２２    容量素子
４２３    トランジスタ
４２４    発光素子
４５１    トランジスタ
４５２    容量素子
４５３    トランジスタ
４５４    発光素子
４６１    走査線
４６２    信号線
５００    基板
５０２    絶縁層
５０４    半導体層
５０５    層間膜
５０６    導電層
５０７    開口部
５０８    液晶層
５０９    導電層
５１０    基板
５１１    トランジスタ
５１２    液晶素子
５１３    容量素子
５２１    走査線
５２２    信号線
５８０    基板
５８１    ＴＦＴ
５８２    半導体層
５８３    絶縁層
５８４    絶縁層
５８５    絶縁層
５８６    電極
５８７    電極
５８８    電極
５８９    球形粒子
５９４    キャビティ
５９５    充填剤
５９６    基板
６０１    画素部
６０２    走査線駆動回路
６０３    信号線駆動回路
６０４    画素
６１０    シフトレジスタ
６１１    レベルシフタ
６１２    バッファ回路
６２１    シフトレジスタ
６２２    ラッチ回路
６２３    ラッチ回路
６２４    レベルシフタ
６２５    バッファ回路
２０１２    絶縁層
２１１１    電極
２１１２    電極
２１３１ａ    電極
２１３１ｂ    電極
２１３２ａ    電極
２１３２ｂ    電極
２６００    ＴＦＴ基板
２６０１    対向基板
２６０２    シール材
２６０３    画素部
２６０４    表示素子
２６０５    着色層
２６０６    偏光板
２６０７    偏光板
２６０８    配線回路部
２６０９    フレキシブル配線基板
２６１０    冷陰極管
２６１１    反射板
２６１２    回路基板
２６１３    拡散板
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
４００１    下地膜
４０１１    導電層
４０１２    導電層
４０２１    開口部
４０３１    導電層
４０３２    導電層
４０３３    導電層
４０３４    導電層
４０６１    開口部
４０６２    開口部
４０６３    開口部
４０７１    導電層
４０７２    導電層
４０８１    開口部
５００１    下地膜
５０１１    導電層
５０１２    導電層
５０１３    導電層
５０１４    導電層
５０３１    導電層
５０３２    導電層
５０３３    導電層
５０６２    導電層
５０６３    導電層
５９０ａ    黒色領域
５９０ｂ    白色領域
６０００    シール材
６００１    基板
６００２    画素部
６００３    信号線駆動回路
６００４    走査線駆動回路
６００５    シール材
６００６    基板
６００８    液晶層
６０１０    ＴＦＴ
６０１１    ＴＦＴ
６０１３    液晶素子
６０１５    接続端子電極
６０１６    端子電極
６０１８    ＦＰＣ
６０１９    異方性導電膜
６０２０    絶縁層
６０２１    絶縁層
６０３０    画素電極
６０３１    対向電極
６０３２    絶縁層
６０３５    スペーサ
６０５０    半導体層
６５０１    基板
６５０２    画素部
６５０３ａ    信号線駆動回路
６５０４ａ    走査線駆動回路
６５１８ａ    ＦＰＣ
６５０５    シール材
６５０６    基板
６５０７    充填材
６５０９    ＴＦＴ
６５１０    ＴＦＴ
６５１１    発光素子
６５１２    電界発光層
６５１３    電極
６５１５    接続端子電極
６５１６    接続端子電極
６５１７    電極
６５１９    異方性導電膜
６５２０    隔壁
６５５０    半導体層
６５５１    絶縁層
６５５２    絶縁層
９０００    携帯電話機
９００１    筐体
９００２    表示部
９００３    操作ボタン
９００４    外部接続ポート
９００５    スピーカ
９００６    マイク
９４００    通信装置
９４０１    筐体
９４０２    操作ボタン
９４０３    外部入力端子
９４０４    マイク
９４０５    スピーカ
９４０６    発光部
９４１０    表示装置
９４１１    筐体
９４１２    表示部
９４１３    操作ボタン
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
９６０７    表示部
９６０９    操作キー
９６１０    リモコン操作機
９７００    デジタルフォトフレーム
９７０１    筐体
９７０３    表示部
９８８１    筐体
９８８２    表示部
９８８３    表示部
９８８４    スピーカ部
９８８５    操作キー
９８８６    記録媒体挿入部
９８８７    接続端子
９８８８    センサ
９８８９    マイクロフォン
９８９０    ＬＥＤランプ
９８９１    筐体
９８９３    連結部
９９００    スロットマシン
９９０１    筐体
９９０３    表示部
【図１】
2014241438.tif 000003
【図２】
2014241438.tif 000004
【図３】
2014241438.tif 000005
【図４】
2014241438.tif 000006
【図５】
2014241438.tif 000007
【図６】
2014241438.tif 000008
【図７】
2014241438.tif 000009
【図８】
2014241438.tif 000010
【図９】
2014241438.tif 000011
【図１０】
2014241438.tif 000012
【図１１】
2014241438.tif 000013
【図１２】
2014241438.tif 000014
【図１３】
2014241438.tif 000015
【図１４】
2014241438.tif 000016
【図１５】
2014241438.tif 000017
【図１６】
2014241438.tif 000018
【図１７】
2014241438.tif 000019
【図１８】
2014241438.tif 000020
【図１９】
2014241438.tif 000021
【図２０】
2014241438.tif 000022
【図２１】
2014241438.tif 000023
【図２２】
2014241438.tif 000024
【図２３】
2014241438.tif 000025
【図２４】
2014241438.tif 000026