(57)【要約】【課題】順序回路を外部から制御するときに短縮故障を的確に検出する。【解決手段】スキャンテスト回路１４は、マルチプレクサ１８がクロック信号ＴＣＬＫ１を出力する場合に、クロック信号ＴＣＬＫ１を選択してスキャンＦＦ１４の入力端子ＣＫに入力する。また、マルチプレクサ１８がクロック信号ＣＬＫを出力する場合に、クロック信号ＣＬＫが観測用ＦＦの入力端子Ｄinに入力され、マルチプレクサ２０がクロック信号ＴＣＬＫ２を選択してスキャンＦＦの入力端子に入力する。これにより、スキャンＦＦにより得られるスキャンパターン及び観測用ＦＦ  により得られる観測用パターンからスキャンＦＦ及び観測用ＦＦ  に信号を入力するための回路配線の各々の縮退故障の観測を行なうことができる。【選択図】図１
2014006109.tif 000002
【特許請求の範囲】
【請求項１】
入力される信号を取り込んで後段へ出力する際、入力される制御信号に応じて動作する順序回路と、
前記順序回路を通常モードで動作させる際に用いる通常制御信号と、入力部から入力され前記順序回路を診断モードで動作させる際に用いる第１の制御信号と、の一方を選択して出力する第１の選択部と、
前記第１の選択部で選択されて入力される信号と、入力部から入力され前記順序回路を前記診断モードで動作させる際に用いる第２の制御信号と、の一方を選択し、前記制御信号として前記順序回路へ出力する第２の選択部と、
前記第１の選択部が前記通常制御信号を選択して出力し、かつ前記第２の選択部が前記第２の制御信号を選択して出力している場合に、前記第１の選択部から出力された前記通常制御信号を取り込んで出力する観測順序回路と、
を含む故障診断回路。
【請求項２】
前記第１の選択部及び前記第２の選択部が、前記入力部から入力される動作信号に基づいて選択した信号を出力する、
請求項１記載の故障診断回路。
【請求項３】
前記動作信号が、前記第１の選択部に入力される第１の動作信号及び前記第２の選択部に入力される第２の動作信号を含む、
請求項２記載の故障診断回路。
【請求項４】
入力される信号を取り込んで後段へ出力する際、入力される制御信号に応じて動作する順序回路と、
前記順序回路を通常モードで動作させる際に用いる通常制御信号と、入力部から入力され前記順序回路を診断モードで動作させる際に用いる第１の制御信号と、の一方を選択して出力する第１の選択部と、
前記第１の選択部で選択されて入力される信号と、入力部から入力され前記順序回路を前記診断モードで動作させる際に用いる第２の制御信号と、の一方を選択し、前記制御信号として前記順序回路へ出力する第２の選択部と、
前記第１の選択部が前記通常制御信号を選択して出力し、かつ前記第２の選択部が前記第２の制御信号を選択して出力している場合に、前記第１の選択部から出力された前記通常制御信号を取り込んで出力する観測順序回路と、
を含む故障診断回路を備えた集積回路装置。
【請求項５】
前記第１の選択部及び前記第２の選択部が、前記入力部から入力される動作信号に基づいて選択した信号を出力する、
請求項４記載の集積回路装置。
【請求項６】
前記動作信号が、前記第１の選択部に入力される第１の動作信号及び前記第２の選択部に入力される第２の動作信号を含む、
請求項５記載の集積回路装置。
【請求項７】
前記順序回路を通常モードで動作させる場合に、前記第１の選択部が前記通常制御信号を選択して出力し、前記第２の選択部が前記第１の選択部から出力される前記通常制御信号を選択する、
請求項４から請求項６の何れか１項記載の集積回路装置。
【請求項８】
入力される信号を取り込んで後段へ出力する際、入力される制御信号に応じて動作する順序回路について、
前記順序回路を通常モードで動作させる際に用いる通常制御信号と、入力部から入力され前記順序回路を診断モードで動作させる際に用いる第１の制御信号と、の一方を選択して出力する第１の選択部と、
前記第１の選択部で選択されて入力される信号と、入力部から入力され前記順序回路を前記診断モードで動作させる際に用いる第２の制御信号と、の一方を選択し、前記制御信号として前記順序回路へ出力する第２の選択部と、
前記第１の選択部で選択された前記信号が入力され、入力された信号を取り込んで出力する観測順序回路と、
を用い、前記第２の選択部から前記第２の制御信号を出力して前記順序回路を動作させ、前記第１の選択部により前記通常制御信号を選択して前記観測順序回路へ入力し、
前記順序回路から出力された信号のパターン及び前記前記観測順序回路から出力された信号のパターンに基づいて故障診断を行う故障診断方法。
【請求項９】
前記第１の選択部により前記第１の制御信号を選択し、前記第２の選択部により前記第１の制御信号を出力して前記順序回路を動作させ、
前記順序回路から出力された信号のパターンを更に用いて故障診断を行う請求項８記載の故障診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する技術は、故障診断回路、集積回路装置及び故障診断方法に関する。
【背景技術】
【０００２】
大規模集積回路等の集積回路（以下、ＬＳＩとする）の製造プロセスにおける故障モデル（fault  model）の中に、縮退故障（stuck-at  fault）がある。縮退故障には、内部の配線がグランド側に短絡する故障モデル（Stuck-AT０）、内部の配線が電源側に短絡する故障モデル（Stuck-AT１）がある。論理回路において、Stuck-AT０は配線上の信号値が０に固定され、Stuck-AT１は配線上の信号値が１に固定される。
【０００３】
ＬＳＩでは、トランスミッションゲートを介してマルチプレクサ、インバータ等を予め設定した複数経路で接続し、トランスミッションゲートのオン／オフを切り替えることで、ＬＳＩ内に通常動作時の論理回路又はスキャンテスト回路を形成する。ＬＳＩでは、内部に形成されたスキャンテスト回路が用いられて、縮退故障などの故障診断が行われる。
【０００４】
また、ＬＳＩには、同一の入出力端子を用い、出力バッファを介して第１の論理回路の出力データを出力し、入力バッファを介して入力データを第２の論理回路に入力する論理回路が形成されたものがある。このようなＬＳＩに対しては、第１の論理回路が出力するデータを保持する観測用フリップフロップ回路を設ける提案がなされている。この提案では、スキャンテスト時に入出力端子からデータ出力が禁止された場合でも第１の論理回路の出力データを観測用フリップフロップにより観測できる。
【０００５】
一方、ＬＳＩにスキャンテスト回路を形成するためのロジックを挿入する場合、ＬＳＩの規模によって異なるが、挿入するロジックの数は数千〜数万個となる。ＬＳＩへのロジックの挿入は、ＥＤＡ（Electronic  Design  Automation）ツールが用いられる。また、挿入したロジックを用いた故障診断用のテストパターン生成は、ＡＴＰＧ（automatic  test-pattern  generation）と呼ばれるＣＡＤ（computer-aided  design）が用いられる。
【０００６】
ＬＳＩに対しては、ＥＤＡツール及びＡＴＰＧを用いることにより製造プロセスにおいて発生する故障診断が容易となり、また、故障診断が行なわれることにより製品の信頼性向上が図られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第２９４５１０３号
【特許文献２】特開２００６−１７０６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、スキャンテスト回路では、スキャンテストを行なう場合、順序回路を形成するフリップフロップの動作をクロック信号、非同期のリセット信号などにより制御する。ＬＳＩの故障診断を行なう場合、順序回路に入力するクロック信号、非同期リセット信号などは外部から制御する必要がある。ここから、クロック信号等の外部から制御する必要がある信号の順序回路の入力側に、入力信号を外部から制御するためのロジックを設けることが考えられる。
【０００９】
しかしながら、順序回路を外部から制御するロジックを挿入した場合、縮退故障を検出することができない配線経路が生じる。
【００１０】
開示の技術は、一つの側面として、順序回路を外部から制御するときの短縮故障の的確な検出を目的とする。
【課題を解決するための手段】
【００１１】
開示の技術は、順序回路が、入力される信号を取り込んで後段へ出力する際、入力される制御信号に応じて動作する。第１の選択部は、前記順序回路を通常モードで動作させる際に用いる通常制御信号と、入力部から入力され前記順序回路を診断モードで動作させる際に用いる第１の制御信号と、の一方を選択して出力する。また、第２の選択部は、前記第１の選択部で選択されて入力される信号と、入力部から入力され前記順序回路を前記診断モードで動作させる際に用いる第２の制御信号と、の一方を選択し、前記制御信号として前記順序回路へ出力する。観測順序回路は、前記第１の選択部が前記通常制御信号を選択して出力し、かつ前記第２の選択部が前記第２の制御信号を選択して出力している場合に、前記第１の選択部から出力された前記通常制御信号を取り込んで出力する。
【発明の効果】
【００１２】
開示の技術は、一つの側面として、第１の制御信号を用いた場合の順序回路の出力、第２の制御信号を用いた場合の順序回路の出力及び観測順序回路の出力から、回路配線の縮退故障の有無を観測することができる、という効果を有する。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係るスキャンテスト回路の要部の機能ブロック図である。
【図２】第１の実施形態に係るスキャンテスト回路の動作の一例を示すタイミングチャートである。
【図３】第１の実施形態に係るスキャンテスト回路の図２と異なるモードにおける動作の一例を示すタイミングチャートである。
【図４】第２の実施形態に係るスキャンテスト回路の要部の機能ブロック図である。
【図５】第２の実施形態に係るスキャンテスト回路の動作の一例を示すタイミングチャートである。
【図６】図５においてリセット信号を入力した場合のスキャンテスト回路の動作の一例を示すタイミングチャートである。
【図７】第２の実施形態に係るスキャンテスト回路の図５と異なるモードにおける動作の一例を示すタイミングチャートである。
【図８】図７においてリセット信号を入力した場合のスキャンテスト回路の動作の一例を示すタイミングチャートである。
【図９】比較例に係るスキャンテスト回路の要部の機能ブロック図である。
【図１０】クロック回路の一例を示す機能ブロック図である。
【図１１】比較例に係るスキャンテスト回路の動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
〔比較例〕
以下、開示の技術の実施形態の説明に先立ち、開示の技術の比較例を説明する。
【００１５】
図９には、比較例に係るスキャンテスト回路１００の要部を示している。スキャンテスト回路１００は、ＬＳＩ、ＶＬＳＩなどの半導体集積回路（以下、ＬＳＩとする）に形成されるフリップフロップを用いたスキャンフリップフロップ（以下、スキャンＦＦと称する）１０２を備える。図示は省略するが、ＬＳＩ１２には、スキャンＦＦ１０２が複数個儲けられている。
【００１６】
スキャンＦＦ１０２は、データが入力される入力端子Ｄin、クロック信号が入力される入力端子ＣＫ及びデータを出力する出力端子Ｄoutを備える。スキャンＦＦ１０２は、通常動作時にフリップフロップとして用いられる。スキャンＦＦ１０２は、通常動作する場合、入力端子ＣＫに入力されるクロック信号に同期して、入力端子Ｄinに入力されるデータを取り込んで保持し、保持していたデータを出力端子Ｄoutから出力する。
【００１７】
スキャンＦＦ１０２は、入力端子ＳＤin及び入力端子Ｅを更に備える。スキャンＦＦ１０２は、入力端子ＳＤinが前段のスキャンＦＦ（図示省略）の出力端子Ｄoutに接続され、出力端子Ｄoutが後段のスキャンＦＦ（図示省略）の入力端子ＳＤinに接続される。これにより、スキャンテスト回路１００は、複数のスキャンＦＦ１０２をシリアル接続したスキャンチェーンが形成されている。
【００１８】
スキャンＦＦ１０２は、入力端子Ｅにスキャンイネーブル（scan  enable）信号ＳＥ が入力される。スキャンイネーブル信号ＳＥは、ＬＳＩの外部端子又はＬＳＩ内に備えるテスト制御回路から入力される。
【００１９】
スキャンＦＦ１０２は、スキャンイネーブル信号ＳＥが論理０（Low、以下、Ｌレベルとする）となっていると、入力端子Ｄinに入力される信号を取り込む。また、スキャンＦＦは、スキャンイネーブル信号ＳＥが論理１（High、以下、Ｈレベルとする）となっていると、入力端子ＳＤinに入力される前段のスキャンＦＦから出力される信号を取り込む。これにより、スキャンテスト回路１００は、複数のスキャンＦＦ１０２によりシフトレジスタが形成される。
【００２０】
スキャンテスト回路１００は、スキャンシフトモードで動作するとき、スキャンＦＦ１０２の各々が前段のスキャンＦＦから出力された信号（Data）を取り込み、取り込んだ信号を順次後段のスキャンＦＦへ出力する。
【００２１】
また、スキャンＦＦ１０２は、スキャンイネーブル信号ＳＥがＬレベルとなることによりキャプチャモードで動作し、診断対象の論理回路から入力端子Ｄinに入力されたデータを保持する。また、スキャンＦＦ１０２は、キャプチャモードからスキャンテストモードとなることにより、保持していたデータを後段のスキャンＦＦへ出力する。これにより、スキャンテスト回路１００では、診断対象とする各々の論理回路が適切に動作しているか否かの診断を可能とする信号を、最終段のスキャンＦＦの出力端子Ｄoutから出力する。
【００２２】
一方、スキャンテスト回路１００が形成されたＬＳＩは、クロック回路を備える。図１０には、クロック回路１０４の一例を示す。
【００２３】
このクロック回路１０４は、フリップフロップ（flip−flop、以下、ＦＦとする）１０６を備える。ＦＦ１０６は、データが入力される入力端子Ｄin、クロック信号が入力される入力端子ＣＫ及びデータを出力する出力端子Ｄoutを備える。
【００２４】
クロック回路１０４のＦＦ１０６は、ＬＳＩの外部端子からクロック信号ＥＣＬＫが、入力端子ＣＫに入力される。ＦＦ１０６は、入力端子ＣＫに入力されるクロック信号ＥＣＬＫに同期して動作する。また、クロック回路１０４は、出力端子Ｄoutがインバータ１０８を介して入力端子Ｄinに接続している。これにより、ＦＦ１０６は、出力端子Ｄoutから出力する信号が反転されて入力端子Ｄinに帰還される。なお、ＦＦ１０６が、出力信号Ｑの反転信号を出力する出力端子を有する場合、当該出力端子から出力する信号を入力端子Ｄinに帰還させても良い。
【００２５】
ＦＦ１０６は、クロック信号ＥＣＬＫに同期し、入力端子Ｄinから入力される信号をデータとして保持し、保持していたデータを出力端子Ｄoutから出力する。これにより、ＦＦ１０６は、入力されるクロック信号ＥＣＬＫの周波数の１／２の周波数（２倍の周期）の信号を出力端子Ｄoutから出力する。なお、クロック回路１０４は、複数のＦＦ１０６をシリアル接続して分周を行なうものであっても良く、分周に限らずクロック信号の周波数を高くする逓倍を行なうものであっても良い。
【００２６】
ＬＳＩでは、ＦＦ１０６の出力信号を、クロック信号ＣＬＫとして、他のＦＦ等に入力される。すなわち、スキャンＦＦ１０２は、通常モードで動作する場合、クロック回路１０４から出力されたクロック信号ＣＬＫが入力端子ＣＫに入力される。
【００２７】
スキャンテスト回路１００では、ＬＳＩ内に形成されているフリップフロップを、スキャンＦＦ１０２として用いる場合、スキャンＦＦ１０２の入力端子ＣＫに入力するクロック信号を外部から制御する必要がある。
【００２８】
このため、図９に示すように、スキャンテスト回路１００は、修正回路１１０を含む。修正回路１１０は、マルチプレクサ１１２及び観測用ＦＦ１１４を備える。マルチプレクサ１１２には、クロック回路１０４から出力されるクロック信号ＣＬＫが入力端子Ｘ０に入力され、クロック信号ＴＣＬＫが入力端子Ｘ１に入力される。クロック信号ＴＣＬＫは、スキャンＦＦ１０２をスキャンモードで動作させる場合のクロック信号であり、外部端子又はテスト制御回路（図示省略）から入力される。
【００２９】
また、スキャンテスト回路１００では、テストモード信号ＴＭが外部端子又はテスト制御回路からマルチプレクサ１１２の入力端子Ｓに入力される。マルチプレクサ１１２は、テストモード信号ＴＭがＨレベルの場合、クロック信号ＴＣＬＫを選択して出力端子Ｙから出力し、テストモード信号ＴＭがＬレベルの場合、クロック信号ＣＬＫを選択して出力端子Ｙから出力する。したがって、スキャンテスト回路１００では、スキャンＦＦ１０２のクロック信号を外部から制御することができる。
【００３０】
一方、クロック回路１０４の出力をマルチプレクサ１１２に入力することで、スキャンテスト回路１００は、スキャンＦＦ１０２の各々に対して、クロック信号ＣＬＫを入力する回路配線１１６について縮退故障の診断が必要となる。
【００３１】
このため、修正回路１１０は、観測用ＦＦ（観測用フリップフロップ）１１４を備える。観測用ＦＦ１１４は、入力端子Ｄinが、クロック回路１０４とマルチプレクサ１１２の入力側との回路配線１１６に接続されている。これにより、観測用ＦＦ１１４は、入力端子Ｄinにクロック信号ＣＬＫが入力される。
【００３２】
観測用ＦＦ１１４は、入力端子ＳＤinが前段の観測用ＦＦの出力端子Ｄoutに接続されている。また、観測用ＦＦ１１４は、出力端子Ｄoutが後段の観測用ＦＦの入力端子ＳＤinに接続されている。これにより、スキャンテスト回路１００は、多数の観測用ＦＦ１１４がシリアル接続されたシフトレジスタが形成されている。
【００３３】
また、観測用ＦＦ１１４は、入力端子Ｅにスキャンイネーブル信号ＳＥが入力され、入力端子ＣＫにクロック信号としてクロック信号ＴＣＬＫが入力される。これにより、スキャンテスト回路１００は、スキャンイネーブル信号ＳＥに応じて、前段の観測用ＦＦから出力される信号又はマルチプレクサ１１２に入力されるクロック信号ＣＬＫに応じたデータを保持する。また、スキャンテスト回路１００は、観測用ＦＦ１１４が保持したデータを後段の観測用ＦＦに順次出力することにより、回路配線１１６の縮退故障の診断を行い得るデータ（データのパターン）が得られる。
【００３４】
図１１には、スキャンテスト回路１００の動作の一例を表すタイミングチャートを示す。
【００３５】
スキャンテスト回路１００は、テストモードで動作するときにテストモード信号ＴＭがＨレベルとなる。マルチプレクサ１１０は、テストモード信号ＴＭがＨレベルとなることにより、クロック信号ＣＬＫに替えてクロック信号ＴＣＬＫをスキャンＦＦ１０２へ出力する。これにより、スキャンＦＦ１０２は、クロック信号ＴＣＬＫに同期して動作する。
【００３６】
また、スキャンＦＦ１０２は、入力端子Ｅに入力されるスキャンイネーブル信号ＳＥがＨレベルのときスキャンシフトモードで動作する。これにより、スキャンＦＦ１０２は、クロック信号ＴＣＬＫに基づき、前段のスキャンＦＦから出力される信号ｓｆ１、ｓｆ２、・・を順にデータとして取り込み、取り込んだデータを順に出力する。
【００３７】
また、スキャンＦＦ１０２は、スキャンイネーブル信号ＳＥがＨレベルからＬレベルに切り替わることによりキャプチャモードで動作し、入力端子Ｄinに入力される信号data１をデータとして取り込んで保持する。この後、スキャンＦＦ１０２は、スキャンイネーブル信号ＳＥがＨレベルに切り替わることでスキャンシフトモードに移行し、保持していた信号data１を出力し、この後、前段のスキャンＦＦから出力される信号ｓｆ５、ｓｆ６、・・・を順に出力する。
【００３８】
これにより、スキャンテスト回路１００は、スキャンＦＦ１０２から信号値ｓｆ１、ｓｆ２、ｓｆ３、ｓｆ４、data１、ｓｆ５、ｓｆ６・・・のパターンのデータを出力する。
【００３９】
一方、観測用ＦＦ１１４は、スキャンイネーブル信号ＳＥがＨレベルの場合、前段の観測用ＦＦから入力端子ＳＤinに入力された信号ｏｂ１、ｏｂ２、・・・を順に取り込み、取り込み順に出力端子Ｄoutから出力する。また、観測用ＦＦ１１４は、スキャンイネーブル信号ＳＥがＬレベルとなると、入力端子Ｄinに入力されるクロック信号ＣＬＫの信号値clk１を読み込んで保持する。また、観測用ＦＦ１１４は、スキャンイネーブル信号ＳＥがＨレベルとなると、保持していた信号値clk１を出力する。
【００４０】
これによりスキャンテスト回路１００は、各マルチプレクサ１１２に入力されるクロック信号ＣＬＫに応じた信号値ｏｂ１、ｏｂ２、ｏｂ３、ｏｂ４、clk１、ｏｂ５、・・・のパターンのデータを出力する。スキャンテスト回路１００が形成されたＬＳＩでは、このパターンを観測することで回路配線１１６の縮退故障の診断が可能となる。
【００４１】
しかし、スキャンテスト回路１００では、観測用ＦＦの入力端子Ｄinの回路配線１１６への接続点からマルチプレクサ１１２の入力端子Ｘ０に至る配線経路を通る信号が、スキャンＦＦ１０２及び観測用ＦＦ１１４の何れにも入力しない。これにより、スキャンテスト回路１００は、観測用ＦＦ１１４の入力端子Ｄinの回路配線１１６への接続点と、回路配線１１６が接続されるマルチプレクサ１１２の入力端子Ｘ０との間の縮退故障の診断が困難となっている。
【００４２】
また、スキャンテスト回路１００では、スキャンテストモードにおいて、マルチプレクサ１１２の入力端子ＳがＨレベルに固定される。このため、スキャンテスト回路１００では、クロック信号ＣＬＫが観測用ＦＦ１１４とマルチプレクサ１２とに分岐する点から、マルチプレクサ１２の入力端子Ｘ０までの間に発生する縮退故障の有無の観測が困難となっている。また、スキャンテスト回路１００では、マルチプレクサ１１２の入力端子Ｓへの配線がＨレベルに固定される縮退故障（Stuck−AT１）の有無の観測が困難となっている。
【００４３】
一方、スキャンＦＦ１０２は、リセット信号が入力されることにより、保持しているデータを初期化するリセット処理が行なわれる。故障診断を行う場合、スキャンＦＦ１０２に入力するリセット信号を外部から制御し、非同期でリセット信号を入力してスキャンＦＦ１０２をリセットする必要がある。
【００４４】
この場合においても、スキャンテスト回路１００では、ＬＳＩの内部で生成されるリセット信号と外部から入力するリセット信号とを選択して出力するマルチプレクサ（図示省略）を用いることでスキャンＦＦ１０２のリセット信号を制御することができる。また、マルチプレクサに入力されるＬＳＩ内部のリセット信号を観測する観測用ＦＦ（図示省略）を設けることで、ＬＳＩ内部のリセット信号を観測することができる。しかし、マルチプレクサを設けた場合でも、スキャンＦＦ１０２及びリセット信号の観測用ＦＦの何れかに入力される信号が通過しない配線経路が生じる。これにより、スキャンテスト回路１００では、縮退故障の観測が困難となる配線経路が存在することになる。
【００４５】
〔第１の実施形態〕
続いて、図面を参照して開示の技術の実施形態の一例を詳細に説明する。図１には、第１の実施形態に係るスキャンテスト回路１０の要部を示す。このスキャンテスト回路１０は、大規模集積回路（ＬＳＩ：large-scale  integration  circuit）、超大規模集積回路（ＶＬＳＩ：very   large-scale  integration   circuit）などの半導体集積回路装置（以下、ＬＳＩ１２とする）に故障診断回路の一例として設けられる。
【００４６】
スキャンテスト回路１０は、順序回路として機能するスキャンフリップフロップ（scan  flip−flop：以下、スキャンＦＦとする）１４を備える。スキャンテスト回路１０は、複数のスキャンＦＦ１４がシリアル接続されることによりスキャンチェーンが形成される。図１では、スキャンテスト回路１０においてスキャンチェーンを形成する複数のスキャンＦＦ１４のうちの単一のスキャンＦＦ１４を示している。
【００４７】
スキャンテスト回路１０において、スキャンＦＦ１４は、通常モード及びスキャンテストモードで動作する。スキャンＦＦ１４は、入力端子Ｄin、入力端子ＣＫ及び出力端子Ｄoutを備える。スキャンＦＦ１４は、入力端子ＣＫにクロック信号が入力される。スキャンＦＦ１４は、通常モードで動作する場合、入力端子Ｄinに入力される信号値（以下、信号とする）を取り込んで保持する。また、スキャンＦＦ１４は、入力端子Ｄinから信号（データ）を取り込むときに、保持していた信号（データ）を出力端子Ｄoutから出力信号Ｑとして出力する。
【００４８】
また、スキャンＦＦ１４は、入力端子ＳＤin及び入力端子Ｅを備える。スキャンＦＦ１４は、入力端子ＳＤinに、スキャンチェーンを形成する前段のスキャンＦＦ１４の出力端子Ｄoutが接続される。また、スキャンＦＦ１４は、出力端子Ｄoutに、スキャンチェーンを形成する後段のスキャンＦＦ１４の入力端子ＳＤinが接続される。これにより、スキャンテスト回路１０は、複数のスキャンＦＦ１４によりシフトレジスタが形成されている。
【００４９】
スキャンＦＦ１４は、スキャンテストモードで動作するときに、入力端子Ｅに入力されるスキャンイネーブル信号ＳＥに応じ、スキャンシフトモード又はキャプチャモードで動作する。スキャンＦＦ１４は、スキャンシフトモードで動作する場合、入力端子ＳＤinに入力されるデータを取り込んで保持する。また、スキャンＦＦ１４は、入力端子Ｄinに入力される信号を取り込むときに、保持していた信号を出力端子Ｄoutから出力する。
【００５０】
スキャンＦＦ１４は、キャプチャモードで動作する場合、入力端子Ｄinに入力される信号を取り込んで保持する。また、スキャンＦＦ１４は、入力端子Ｄinに入力される信号を取り込むときに、保持していた信号を出力端子Ｄoutから出力する。
【００５１】
スキャンＦＦ１４は、入力端子Ｅに入力されるスキャンイネーブル信号ＳＥの信号値が論理１（High、以下、Ｈレベルとする）の場合、スキャンシフトモードで動作する。また、スキャンＦＦ１４は、スキャンイネーブル信号ＳＥの信号値が論理０（Low、以下、Ｌレベルとする）の場合、キャプチャモードで動作する。
【００５２】
一方、スキャンテスト回路１０は、スキャンＦＦ１４ごとに補助回路１６を備える。この補助回路１６は、マルチプレクサ（multiplexer）１８を含む。ＬＳＩ１２には、外部端子から入力されるクロック信号ＥＣＬＫを分周又は逓倍して所定の周波数のクロック信号ＣＬＫを出力するクロック回路（例えば、図１０参照）が設けられている。マルチプレクサ１８は、入力端子Ｘ０に、クロック信号ＣＬＫが入力される。また、マルチプレクサ１８は、入力端子Ｘ１にクロック信号ＴＣＬＫ１が入力される。
【００５３】
スキャンテスト回路１０において、マルチプレクサ１８は、第１の選択部の一例として機能する。また、スキャンＦＦ１４に対して、クロック信号ＣＬＫは、制御信号の一例として機能し、クロック信号ＴＣＬＫ１は、第１の制御信号の一例として機能する。
【００５４】
マルチプレクサ１８は、入力端子Ｓにテストモード（test  mode ）信号ＴＭ１が入力される。マルチプレクサ１８は、入力端子Ｓに入力されるテストモード信号ＴＭ１がＬレベルの場合、入力端子Ｘ０に入力されたクロック信号ＣＬＫを選択して出力端子Ｙから出力する。また、マルチプレクサ１８は、入力端子Ｓに入力されるテストモード信号ＴＭ１がＨレベルの場合、入力端子Ｘ１に入力されたクロック信号ＴＣＬＫ１を選択して出力端子Ｙから出力する。
【００５５】
スキャンＦＦ１４は、入力端子ＣＫにクロック信号としてクロック信号ＣＬＫが入力されることにより、クロック信号ＣＬＫに同期して動作する。また、スキャンＦＦ１４は、入力端子ＣＫにクロック信号としてクロック信号ＴＣＬＫ１が入力されることにより、クロック信号ＴＣＬＫ１に同期して動作する。
【００５６】
補助回路１６は、マルチプレクサ２０を含む。マルチプレクサ２０は、マルチプレクサ１８の後段に配置され、スキャンテスト回路１０において、第２の選択部の一例として機能する。また、マルチプレクサ２０は、入力端子Ｘ０、Ｘ１、Ｓ及び出力端子Ｙを備える。
【００５７】
マルチプレクサ２０は、入力端子Ｘ０に、マルチプレクサ１８の出力端子Ｙが接続されている。これにより、マルチプレクサ２０は、入力端子Ｘ０にマルチプレクサ１８から出力されるクロック信号ＣＬＫ又はクロック信号ＴＣＬＫ１が入力される。
【００５８】
マルチプレクサ２０は、入力端子Ｘ１にクロック信号ＴＣＬＫ２が入力され、入力端子Ｓにテストモード信号ＴＭ２が入力される。また、マルチプレクサ２０は、出力端子ＹがスキャンＦＦ１４の入力端子ＣＫに接続されている。
【００５９】
スキャンテスト回路１０は、クロック信号ＴＣＬＫ１が、ＬＳＩ１２の外部端子１２Ａから入力され、テストモード信号ＴＭ１が外部端子１２Ｂから入力される。また、スキャンテスト回路１０は、クロック信号ＴＣＬＫ２がＬＳＩ１２の外部端子１２Ｃから入力され、テストモード信号ＴＭ２が外部端子１２Ｄから入力され、スキャンイネーブル信号ＳＥが外部端子１２Ｅから入力される。
【００６０】
スキャンテスト回路１０において、外部端子１２Ａ〜１２Ｅは、入力部の一例として機能し、マルチプレクサ２０は、第２の選択部の一例として機能する。また、クロック信号ＴＣＬＫ２は、スキャンＦＦ１４に対して第２の制御信号の一例として機能する。
【００６１】
マルチプレクサ２０は、入力端子Ｓに入力されたテストモード信号ＴＭ２がＬレベルの場合、入力端子Ｘ０に入力された信号、すなわち、マルチプレクサ１８が出力するクロック信号ＣＬＫ又はクロック信号ＴＣＬＫ１を出力端子Ｙから出力する。また、マルチプレクサ２０は、入力端子Ｓに入力されたテストモード信号ＴＭ２がＨレベルの場合、入力端子Ｘ１に入力されたクロック信号ＴＣＬＫ２を選択して、出力端子Ｙから出力する。
【００６２】
これにより、スキャンＦＦ１４は、入力端子ＣＫにクロック信号ＴＣＬＫ２が入力されることにより、クロック信号ＴＣＬＫ２に同期して動作する。スキャンテスト回路１０では、クロック信号ＴＣＬＫ１及びクロック信号ＴＣＬＫ２として、クロック信号ＣＬＫに対して位相又は周期の異なる信号が用いられる。また、スキャンテスト回路１０では、クロック信号ＴＣＬＫ１に対して位相又は周期の異なる信号をクロック信号ＴＣＬＫ２として用いる。すなわち、スキャンテスト回路１０は、クロック信号ＣＬＫ、ＴＣＬＫ１、ＴＣＬＫ２の間で、位相又は周期が異なっている。
【００６３】
ところで、スキャンテスト回路１０は、補助回路１６に観測用フリップフロップ（observation  Flip−flop、以下、観測用ＦＦとする）２２を含む。観測用ＦＦ２２は、スキャンＦＦ１４と別に設けられ、入力端子Ｄin、入力端子ＣＫ及び出力端子Ｄoutを備え、観測順序回路の一例として機能する。
【００６４】
観測用ＦＦ２２は、入力端子ＣＫにクロック信号ＴＣＬＫ２が入力され、クロック信号ＴＣＬＫ２に同期して動作する。なお、観測用ＦＦ２２は、通常モードで動作する場合、入力端子Ｄinに入力される信号を取り込んで保持し、それまでに保持していた信号を出力端子Ｄoutから出力するように動作しても良い。
【００６５】
スキャンテスト回路１０では、多数の観測用ＦＦ２２がシリアル接続されることによりスキャンチェーンが形成されている。観測用ＦＦ２２は、入力端子ＳＤin及び入力端子Ｅを備える。観測用ＦＦ２２は、入力端子Ｅにスキャンイネーブル信号ＳＥが入力される。
【００６６】
また、観測用ＦＦ２２は、入力端子ＳＤinが、スキャンチェーンにおいて前段の観測用ＦＦ２２の出力端子Ｄoutに接続され、出力端子Ｄoutがスキャンチェーンにおいて後段の観測用ＦＦ２２の入力端子ＳＤinに接続されている。これにより、スキャンテスト回路１０は、複数の観測用ＦＦ２２によりシフトレジスタが形成される。
【００６７】
観測用ＦＦ２２は、入力端子Ｄinが、マルチプレクサ１８の出力端子Ｙとマルチプレクサ２０の入力端子Ｘ０とを接続する回路配線２４に接続されている。これにより、観測用ＦＦ２０は、キャプチャモードで動作したときに、マルチプレクサ１８から出力されたクロック信号を取り込んで保持する。
【００６８】
スキャンテスト回路１０においてテストモード信号ＴＭ１は第１の動作信号の一例として機能し、テストモード信号ＴＭ２は第２の動作信号の一例として機能する。テストモード信号ＴＭ１、ＴＭ２は、一方がＨレベルの場合、他方がＬレベルとなる反転信号が用いられる。また、スキャンテスト回路１０では、予め設定されてタイミングで、テストモード信号ＴＭ１、ＴＭ２の各々が交互に切り替えられる。すなわち、スキャンテスト回路１０は、テストモード信号ＴＭ１がＨレベルとなりテストモード信号ＴＭ２がＬレベルとなる場合と、テストモード信号ＴＭ１がＬレベルとなりテストモード信号ＴＭ２がＨレベルとなる場合とが、交互に選択される。
【００６９】
したがって、スキャンテスト回路１０は、スキャンテストモードにおいてスキャンＦＦ１４がクロック信号ＴＣＬＫ１又はクロック信号ＴＣＬＫ２と同期して動作する。また、スキャンテスト回路１０は、テストモード信号ＴＭ２がＨレベルとなることで、マルチプレクサ１８がクロック信号ＣＬＫを選択して出力し、観測用ＦＦ２２の入力端子Ｄinにクロック信号ＣＬＫが入力される。
【００７０】
スキャンテスト回路１０を用いてＬＳＩ１２の故障診断を行う場合、スキャンＦＦ１４をスキャンテストモードで動作させ、スキャンＦＦ１４により形成されるスキャンチェーンから出力される信号のパターン（以下、スキャンパターンとする）を観測する。このとき、スキャンテスト回路１０は、観測用ＦＦ２２により形成されたスキャンチェーンから出力されるパターン（以下、観測用パターンとする）を併用して観測する。
【００７１】
ＬＳＩ１２にスキャンテスト回路１０を形成する場合、ＥＤＡ（Electronic  Design  Automation）ツールが用いられる。また、縮退故障を観測する場合のスキャンパターン及び観測用パターンを得るための故障診断用のテストパターンは、ＡＴＰＧ（automatic  test-pattern  generation）により作成することができる。
【００７２】
縮退故障の観測を行なう場合、ＡＴＰＧにより生成したテストパターンを用いてスキャンテスト回路１０を動作させる。これにより、スキャンテスト回路１０を用いて、スキャンＦＦ１４によるスキャンチェーンからスキャンパターンを出力させ、スキャンＦＦ１４によるスキャンチェーンからスキャンパターンを出力させる。
【００７３】
スキャンテスト回路１０から出力したスキャンパターン及び観測用パターンと、ＡＴＰＧにより生成された本来のスキャンパターン及び観測用パターンを比較することで、縮退故障の有無を観測することができる。
【００７４】
以下に、第１の実施形態の作用としてスキャンテスト回路１０の動作を説明する。スキャンテスト回路１０は、スキャンＦＦ１４が形成するスキャンチェーンから、スキャンパターンを得る。また、スキャンテスト回路１０は、観測用ＦＦ２２が形成するスキャンチェーンから、観測用パターンを得る。スキャンテスト回路１０を用いた故障診断では、スキャンパターン及び観測用パターンから、故障モデル（Stuck  model）としてＬＳＩ１２内の回路配線の縮退故障（stuck-at  fault）を観察する。縮退故障には、内部の回路配線がグランド側に短絡する故障モデル（Stuck-AT０）、内部の配線が電源側に短絡する故障モデル（Stuck-AT１）がある。Stuck-AT０は、回路配線上の信号値が論理０（Ｌレベル）に固定され、Stuck-AT１は、回路配線上の信号値が論理１（Ｈレベル）に固定される。
【００７５】
図２及び図３は、スキャンテスト回路１０をスキャンテストモードで動作させた場合のタイミングチャートを示し、図２は、テストモード信号ＴＭ２がＨレベルの場合を示し、図３は、テストモード信号ＴＭ１がＨレベルの場合を示している。
【００７６】
なお、図２及び図３には、スキャンテスト回路１０の動作に影響しない信号を二点鎖線により示している。また、図２及び図３では、スキャンＦＦ１４をＦＦ、観測用ＦＦ２２をＯＢＳ、マルチプレクサ１８をＭＵＸ−Ｌ、マルチプレクサ２０をＭＵＸ−Ｒと表記している。
【００７７】
図３に示すように、スキャンテスト回路１０は、テストモード信号ＴＭ１がＨレベルの場合、スキャンＦＦ１４により形成するスキャンチェーンが機能する。このとき、スキャンテスト回路１０は、マルチプレクサ１８がクロック信号ＴＣＬＫ１を出力し、マルチプレクサ２０が、マルチプレクサ１８から入力されるクロック信号ＴＣＬＫ１を出力する。したがって、スキャンＦＦ１４は、入力端子ＣＫにクロック信号ＴＣＬＫ１が入力され、このクロック信号ＴＣＬＫ１に同期して動作する。
【００７８】
スキャンＦＦ１４は、スキャンイネーブル信号ＳＥがＨレベルの場合、スキャンシフトモードで動作する。これにより、スキャンＦＦ１４は、シフトレジスタとして機能し、前段のスキャンＦＦから出力されて入力端子ＳＤinに入力された信号ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４を順に取り込みながら、取り込み順に出力端子Ｄoutから後段のスキャンＦＦへ出力する。
【００７９】
また、スキャンＦＦ１４は、スキャンイネーブル信号ＳＥがＬレベルとなると、キャプチャモードで動作する。これにより、スキャンＦＦ１４は、入力端子ＳＤinに替えて入力端子Ｄinに入力される信号ＤＡＴＡ１を取り込んで保持する。
【００８０】
この後、スキャンＦＦ１４は、スキャンイネーブル信号ＳＥがＨレベルに切り替わると、スキャンシフトモードに戻る。これにより、スキャンＦＦ１４は、入力端子ＳＤinに入力される信号ＳＦ５、ＳＦ６、・・を順に取り込み、信号ＤＡＴＡ１を出力した後、取り込み順に信号ＳＦ５、ＳＦ６、・・を出力する。
【００８１】
したがって、スキャンテスト回路１０は、スキャンＦＦ１４により形成されるスキャンチェーンが、各スキャンＦＦが診断対象としている論理回路が出力する信号ＤＡＴＡに基づいたスキャンパターンを出力する。
【００８２】
一方、図２に示すように、スキャンテスト回路１０は、テストモード信号ＴＭ１がＬレベルの場合、テストモード信号ＴＭ２がＨレベルとなる。これにより、スキャンテスト回路１０は、スキャンＦＦ１４を用いたスキャンチェーン及び観測用ＦＦ２０を用いたスキャンチェーンが機能する。
【００８３】
マルチプレクサ１８は、テストモード信号ＴＭ１がＬレベルであることによりクロック信号ＣＬＫを出力し、マルチプレクサ２０は、テストモード信号ＴＭ２がＨレベルであることによりクロック信号ＴＣＬＫ２を出力する。したがって、スキャンＦＦ１４は、入力端子ＣＫにクロック信号ＴＣＬＫ２が入力され、このクロック信号ＴＣＬＫ２に同期して動作する。
【００８４】
このとき、スキャンＦＦ１４は、スキャンイネーブル信号ＳＥがＨレベルの間はスキャンシフトモードで動作し、入力端子ＳＤinに入力された信号ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４を順に取り込み、取り込み順に後段のスキャンＦＦへ出力する。また、スキャンＦＦ１４は、スキャンイネーブル信号ＳＥがＬレベルとなると、キャプチャモードで動作し、入力端子Ｄinに入力される信号ＤＡＴＡ１を取り込んで保持する。この後、スキャンＦＦ１４は、スキャンイネーブル信号ＳＥがＨレベルに切り替わることによりスキャンシフトモードで動作し、入力端子ＳＤinに入力される信号ＳＦ５、ＳＦ６、・・を順に取り込み、信号ＤＡＴＡ１から取り込み順に出力する。
【００８５】
スキャンテスト回路１０は、観測用ＦＦ２２の入力端子ＣＫにクロック信号ＴＣＬＫ２が入力され、観測用ＦＦ２２は、クロック信号ＴＣＬＫ２に同期して動作する。このとき、観測用ＦＦ２２は、スキャンイネーブル信号ＳＥがＨレベルの場合、スキャンシフトモードで動作する。これにより、観測用ＦＦ２２は、シフトレジスタとして動作し、前段の観測用ＦＦから入力端子ＳＤinに入力された信号ＯＢ１、ＯＢ２、ＯＢ３、ＯＢ４を順に取り込みながら、取り込み順で出力端子Ｄoutから後段の観測用ＦＦ２２へ出力する。
【００８６】
また、観測用ＦＦ２２は、スキャンイネーブル信号ＳＥがＬレベルとなると、キャプチャモードで動作する。これにより、観測用ＦＦ２２は、入力端子ＳＤinに替えて入力端子Ｄinに入力されていた信号を取り込んで保持する。このとき、マルチプレクサ１８がクロック信号ＣＬＫを出力していることにより、観測用ＦＦ２２の入力端子Ｄinには、クロック信号ＣＬＫの信号ＣＬＫ１が入力されている。これにより、観測用ＦＦ２２は、クロック信号ＣＬＫの信号ＣＬＫ１を読み込んで保持する。
【００８７】
この後、観測用ＦＦ２２は、スキャンイネーブル信号ＳＥがＨレベルに切り替わると、スキャンシフトモードに戻る。これにより、観測用ＦＦ２２は、入力端子ＳＤinに入力される信号ＯＢ５、ＯＢ６、・・・を順に取り込み、信号ＣＬＫ１から取り込み順に出力する。
【００８８】
したがって、スキャンテスト回路１０は、観測用ＦＦ２２により形成されるスキャンチェーンが、マルチプレクサ１８から出力されるクロック信号ＣＬＫに基づいた観測用パターンを出力する。
【００８９】
ここで、スキャンテスト回路１０では、クロック信号ＴＣＬＫ１及びクロック信号ＴＣＬＫ２として位相又は周期の異なるクロック信号が用いられる。これにより、スキャンテスト回路１０では、スキャンパターン及び観測用パターンからスキャンＦＦ１４がクロック信号ＴＣＬＫ１又はクロック信号ＴＣＬＫ２の何れで動作しているかが観測される。
【００９０】
また、スキャンテスト回路１０は、テストモード信号ＴＭ１がＨレベルの場合、外部端子からクロック信号ＴＣＬＫ１がマルチプレクサ１８の入力端子Ｘ１に入力される。このクロック信号ＴＣＬＫ１は、マルチプレクサ１８の出力端子Ｙ、マルチプレクサ２０の入力端子Ｘ０、マルチプレクサ２０の出力端子Ｙを経てスキャンＦＦ１４の入力端子ＣＫに入力される。このとき、マルチプレクサ１８は、Ｈレベルのテストモード信号ＴＭ１が入力端子Ｓに入力され、マルチプレクサ２０は、Ｌレベルのテストモード信号ＴＭ２が入力端子Ｓに入力される。
【００９１】
したがって、スキャンテスト回路１０では、スキャンパターンから、各スキャンＦＦ１４の入力端子Ｄinに入力される信号ＤＡＴＡ１が適切か否かを観測することができる。また、スキャンテスト回路１０では、スキャンパターンからスキャンＦＦ１４の入力端子ＳＤinに入力される信号、入力端子Ｅに入力されるスキャンイネーブル信号ＳＥが適切な否か観測することができる。すなわち、スキャンテスト回路１０は、スキャンパターンからスキャンＦＦ１４の入力端子Ｄin、ＳＤin、Ｅに接続されている回路配線及び出力端子Ｄoutに接続されている回路配線に縮退故障が生じているか否かを観測することができる。
【００９２】
また、スキャンテスト回路１０では、観測用パターンから観測用ＦＦ２２の入力端子ＳＤin、Ｅ、ＣＫに入力される信号及び出力端子Ｄoutから出力する信号を観測することができる。すなわち、スキャンテスト回路１０では、観測用パターンから、入力端子ＳＤin、Ｅ、ＣＫ及び出力端子Ｄoutに接続された回路配線に縮退故障が生じているか否かを観測することができる。
【００９３】
また、スキャンテスト回路１０は、テストモード信号ＴＭ１、ＴＭ２によりスキャンＦＦ１４の入力端子ＣＫに入力されるクロック信号が切り替えられ、観測用ＦＦ２２の入力端子Ｄinにマルチプレクサ１８を介してクロック信号ＣＬＫ（信号ＣＬＫ１）が入力される。
【００９４】
したがって、スキャンテスト回路１０は、スキャンパターン及び観測用パターンから、マルチプレクサ１８、２０の入力端子Ｓに接続された回路配線に縮退故障が生じているか否かを観測することができる。
【００９５】
例えば、マルチプレクサ１８にクロック信号ＣＬＫを入力するための回路配線、マルチプレクサ１８の出力端子Ｙと観測用ＦＦ２２の入力端子Ｄinの間の回路配線に縮退故障が生じている場合がある。この場合、観測用ＦＦ２２がキャプチャモードで動作したときに観測用ＦＦ２２の入力端子ＳＤinに入力される信号が、本来の信号ＣＬＫ１と異なる。これにより、観測用ＦＦ２２により形成されるスキャンチェーンから得られる観測用パターンが、本来の観測用パターンと異なるため、縮退故障が観測用パターンにより観測される。
【００９６】
また、回路配線２４において、観測用ＦＦ２２の入力端子Ｄinの接続位置２４Ａとマルチプレクサ２０の入力端子Ｙとの間に縮退故障が生じている場合がある。この場合、テストモード信号ＴＭ１がＨレベルで、かつテストモード信号ＴＭ２がＬレベルにおけるスキャンＦＦ１４の動作が本来の動作と異なる。これにより、スキャンＦＦ１４により形成されるスキャンチェーンから得られるスキャンパターンが変化することから、スキャンパターンにより観測することができる。
【００９７】
このようにスキャンテスト回路１０は、マルチプレクサ１８を用いてスキャンＦＦ１４に入力するクロック信号を外部から制御することができる。このとき、スキャンテスト回路１０は、マルチプレクサ１８に加え、マルチプレクサ２０及び観測用ＦＦ２２を含む補助回路１６を備える。これにより、スキャンテスト回路１０では、マルチプレクサ１８の入力側及び出力側の回路配線を含めた全ての回路配線について縮退故障の有無を的確に観測することができる。
【００９８】
〔第２の実施形態〕
以下に第２の実施形態を説明する。なお、第２の実施形態の基本的構成は、前記した第１の実施形態と同じであり、第２の実施形態において第１の実施形態と同一の機能には、同一の符号を付与してその説明を省略する。
【００９９】
図４には、第２の実施形態に係るスキャンテスト回路３０を示している。このスキャンテスト回路３０は、スキャンＦＦ３２を備える。スキャンテスト回路３０は、スキャンＦＦ３２に入力するリセット信号をスキャンＦＦ３２の動作に同期させず（非同期）に外部から制御する。
【０１００】
スキャンＦＦ３２は、順序回路として機能し、入力端子Ｄinに故障診断の診断対象とする論理回路が出力する信号ＤＡＴＡが入力される。スキャンテスト回路３０は、複数のスキャンＦＦ３２がシリアル接続されることによりスキャンチェーンが形成される。このとき、スキャンＦＦ３２は、入力端子ＳＤinが、前段のスキャンＦＦ３２の出力端子Ｄoutに接続され、出力端子Ｄoutが後段のスキャンＦＦ３２の入力端子ＳＤinに接続されている。これにより、スキャンテスト回路３０は、複数のスキャンＦＦ３２によりシフトレジスタが形成されている。
【０１０１】
スキャンＦＦ３２は、入力端子ＣＫにクロック信号ＣＬＫが入力され、このクロック信号ＣＬＫに同期して動作する。なお、スキャンＦＦ３２に入力するクロック信号ＣＬＫは、外部から制御可能であれば任意の構成を適用することができる。
【０１０２】
スキャンＦＦ３２は、入力端子Ｅにスキャンイネーブル信号ＳＥが入力される。テストモードにおいてスキャンＦＦ３２は、スキャンイネーブル信号ＳＥがＨレベルの場合、スキャンシフトモードで動作し、スキャンイネーブル信号ＳＥがＬレベルの場合、キャプチャモードで動作する。
【０１０３】
また、スキャンＦＦ３２は、入力端子Ｒを備える。入力端子Ｒには、リセット信号が入力される。スキャンＦＦ３２は、入力端子Ｒにリセット信号が入力されることにより保持しているデータ（信号）を初期化する（以下、リセットという）。スキャンテスト回路３０は、所定のタイミングでスキャンＦＦ３２をリセットすることで、スキャンチェーンにより得られるスキャンパターンから、スキャンＦＦ３２のリセット状態を観察することができる。
【０１０４】
スキャンテスト回路３０は、スキャンＦＦ３２毎に、補助回路３４を備える。この補助回路３４は、第１の選択部の一例として機能するマルチプレクサ３６を備える。マルチプレクサ３６は、入力端子Ｘ０、Ｘ１、Ｓ及び出力端子Ｙを備える。マルチプレクサ３６は、入力端子Ｘ０にリセット信号ＲＳＴが入力され、入力端子Ｘ１にリセット信号ＴＲＳＴ１が入力される。また、マルチプレクサ３６は、入力端子Ｓにテストモード信号ＴＭ３が入力される。
【０１０５】
リセット信号ＲＳＴは、スキャンＦＦ３２に対して通常制御信号の一例として機能し、テストモード信号ＴＭ３は、第１の動作信号の一例として機能する。マルチプレクサ３６は、テストモード信号ＴＭ３に応じてリセット信号ＲＳＴ又はリセット信号ＴＲＳＴ１の一方を選択して出力端子Ｙから出力する。
【０１０６】
一方、補助回路３４は、マルチプレクサ３８及び観測用ＦＦ４０を含む。マルチプレクサ３８は、マルチプレクサ３６の後段に配置され、スキャンテスト回路３０においては、第２の選択部として機能する。マルチプレクサ３８は、入力端子Ｘ０がマルチプレクサ３６の出力端子Ｙに接続されている。また、マルチプレクサ３８は、入力端子Ｘ１にリセット信号ＴＲＳＴ２が入力され、入力端子Ｓにテストモード信号ＴＭ４が入力される。さらに、マルチプレクサ３８は、出力端子ＹがスキャンＦＦ３２の入力端子Ｒに接続されている。
【０１０７】
テストモード信号ＴＭ４は、第２の動作信号の一例として機能し、リセット信号ＴＲＳＴ２は、第２の制御信号の一例として機能する。マルチプレクサ３８は、テストモード信号ＴＭ４に応じて入力端子Ｘ０又は入力端子Ｘ１に入力される信号（リセット信号）を選択してスキャンＦＦ３２へ出力する。
【０１０８】
通常モードにおいてスキャンテスト回路３０は、テストモード信号ＴＭ３、ＴＭ４がＬレベルとなる。これにより、スキャンＦＦ３２が通常モードでフリップフロップとして動作する場合、スキャンＦＦ３２は、リセット信号ＲＳＴによりリセットされる。
【０１０９】
また、スキャンテストモードにおいて、スキャンテスト回路３０は、テストモード信号ＴＭ３、ＴＭ４として一方がＨレベルの場合、他方がＬレベルとなる反転信号を用いている。また、スキャンテスト回路３０では、テストモード信号ＴＭ３、ＴＭ４の各々が交互に切り替えられる。すなわち、スキャンテスト回路３０は、テストモード信号ＴＭ３がＨレベルとなりテストモード信号ＴＭ４がＬレベルとなる場合と、テストモード信号ＴＭ３がＬレベルとなりテストモード信号ＴＭ４がＨレベルとなる場合と、が交互に選択される。
【０１１０】
スキャンテスト回路３０は、テストモード信号ＴＭ３がＨレベル、テストモード信号ＴＭ４がＬレベルとなることで、リセット信号ＴＲＳＴ１がスキャンＦＦ３２に入力される。また、スキャンテスト回路３０は、テストモード信号ＴＭ３がＬレベル、テストモード信号ＴＭ４がＨレベルとなることにより、リセット信号ＴＲＳＴ２がスキャンＦＦ３２に入力される。
【０１１１】
ここで、スキャンテスト回路３０は、テストモード信号ＴＭ３がＬＳＩ１２の外部端子１２Ｆから入力され、リセット信号ＴＲＳＴ１が外部端子１２Ｇから入力される。また、スキャンテスト回路３０は、テストモード信号ＴＭ４がＬＳＩ１２の外部端子１２Ｈから入力され、リセット信号ＴＲＳＴ２が外部端子１２Ｉから入力される。スキャンテスト回路３０において、入力端子１２Ｅ〜１２Ｉは、入力部の一例として機能する。
【０１１２】
これにより、スキャンＦＦ３２は、入力端子Ｒにリセット信号ＴＲＳＴ１又はリセット信号ＴＲＳＴ２が入力されることによりデータをリセットする。すなわち、スキャンテスト回路３０は、スキャンテストモードでスキャンＦＦ３２を動作させたときに、スキャンＦＦ３２を外部から入力したリセット信号ＴＲＳＴ１、ＴＲＳＴ２によりリセットすることができる。以下、この場合のリセット信号を非同期のリセット信号ＡＲＳＴとする。
【０１１３】
一方、スキャンテスト回路３０は、補助回路３４毎に設けた観測用ＦＦ４０がシリアル接続されてスキャンチェーンが形成される。観測用ＦＦ４０は、入力端子ＳＤinに前段の観測用ＦＦ４０の出力端子Ｄoutに接続され、出力端子Ｄoutが後段の観測用ＦＦ４０の入力端子ＳＤinに接続されている。また、観測用ＦＦ４０は、入力端子ＣＫにクロック信号ＣＬＫが入力される。これにより、スキャンテスト回路３０において観測用ＦＦ４０は、観測用順序回路の一例として機能し、スキャンテスト回路３０は、クロック信号ＣＬＫに同期して動作する複数の観測用ＦＦ４０によりシフトレジスタが形成されている。
【０１１４】
この観測用ＦＦ４０は、入力端子Ｄinがマルチプレクサ３６の出力端子Ｙとマルチプレクサ３８の入力端子Ｘ０とを接続する回路配線４２に接続されている。これにより、テストモード信号ＴＭ３がＬレベルとなったときに、観測用ＦＦ４０は、入力端子Ｄinにマルチプレクサ３６から出力されるリセット信号ＲＳＴが入力される。
【０１１５】
以下に、図５〜図８を参照しながら第２の実施形態の作用としてスキャンテスト回路３０の動作を説明する。図５〜図８は、スキャンテスト回路３０をスキャンテストモードで動作させた場合のタイミングチャートを示している。図５及び図７は、テストモード信号ＴＭ４がＨレベルの場合を示し、図６及び図８は、テストモード信号ＴＭ３がＨレベルの場合を示している。また、図８は、リセット信号ＴＲＳＴ１によりスキャンＦＦ３２をリセットする場合を示し、図６は、リセット信号ＴＲＳＴ２によりスキャンＦＦ３２をリセットする場合を示している。
【０１１６】
なお、図５〜図８には、スキャンテスト回路１０の動作に影響しない信号を、二点鎖線により示している。また、図５〜図８では、スキャンＦＦ３２をＦＦ、観測用ＦＦ４０をＯＢＳ、マルチプレクサ３６をＭＵＸ−Ｌ、マルチプレクサ３８をＭＵＸ−Ｒと表記している。
【０１１７】
図７及び図８に示すように、スキャンテスト回路３０は、テストモード信号ＴＭ３がＨレベルの場合、スキャンＦＦ３２は、入力端子Ｒに非同期のリセット信号ＡＲＳＴとしてリセット信号ＴＲＳＴ１が入力される。
【０１１８】
ここで、スキャンＦＦ３２は、スキャンイネーブル信号ＳＥがＨレベルの場合、スキャンシフトモードでクロック信号ＣＬＫに同期して動作する。これにより、スキャンＦＦ３２は、シフトレジスタとして機能し、前段のスキャンＦＦから入力端子ＳＤinに入力されたデータＳＦ１、ＳＦ２、・・・を順に取り込みながら、取り込み順に出力端子Ｄoutから後段のスキャンＦＦへ出力する。
【０１１９】
また、図７に示すように、スキャンテスト回路３０は、スキャンイネーブル信号ＳＥがＬレベルとなると、スキャンＦＦ３２がキャプチャモードで動作する。これにより、スキャンＦＦ３２は、入力端子ＳＤinに替えて入力端子Ｄinに入力されるデータＤＡＴＡ１を取り込んで保持する。
【０１２０】
この後、スキャンＦＦ３２は、スキャンイネーブル信号ＳＥがＨレベルに切り替わると、スキャンシフトモードに戻る。これにより、スキャンＦＦ３２は、入力端子ＳＤinに入力されるデータＳＦ５、ＳＦ６、・・を順に取り込み、データＤＡＴＡ１を出力した後、取り込み順にデータＳＦ５、ＳＦ６、・・を出力する。
【０１２１】
図７及び図８に示すように、スキャンテスト回路３０は、スキャンイネーブル信号ＳＥがＨレベルの場合、観測用ＦＦ４０がクロック信号ＣＬＫに同期し、スキャンシフトモードで動作する。これにより、観測用ＦＦ４０は、前段の観測用ＦＦから入力端子ＳＤinに入力される信号ＯＢ１、ＯＢ２、・・・を順に取り込んで、取り込み順に後段の観測用ＦＦへ出力する。
【０１２２】
また、図７に示すように、スキャンテスト回路３０は、スキャンイネーブル信号ＳＥがＬレベルとなることにより、観測用ＦＦ４０がキャプチャモードで動作する。観測用ＦＦ４０は、入力端子Ｄinがマルチプレクサ３４の出力端Ｙに接続されていることにより、マルチプレクサ３４が出力するリセット信号ＴＲＳＴ１に応じた信号trst１を取り込む。このとき、信号trst１がＬレベルであれば、観測用ＦＦ４０は、Ｌレベルの信号を取り込んで保持する。
【０１２３】
この後、観測用ＦＦ４０は、スキャンイネーブル信号ＳＥがＨレベルとなると、スキャンシフトモードに戻り、保持している信号trst１を出力する。また、観測用ＦＦ４０は、信号trst１を出力すると、入力端子ＳＤinに入力される信号ＯＢ５、ＯＢ６、・・・を順に取り込み、取り込み順で出力する。
【０１２４】
これにより、スキャンテスト回路３０では、観測用ＦＦ４０により形成されるスキャンチェーンから、観測用ＦＦ４０に入力されるリセット信号ＴＲＳＴ１に応じた信号trst１を含む観測用パターンが得られる。
【０１２５】
一方、図８に示すように、スキャンテスト回路３０は、リセット信号ＴＲＳＴ１としてリセットパルスＲ１が出力されると、このリセットパルスＲ１が、非同期のリセット信号ＡＲＥＴとしてスキャンＦＦ３２の入力端子Ｒに入力される。なお、図８では、スキャンイネーブル信号ＳＥがＨレベルのタイミングでリセットパルスＲ１が出力された状態を示している。
【０１２６】
スキャンＦＦ３２は、リセットパルスＲ１により保持しているデータ（信号）をリセットし、リセット状態に応じた信号inz１を出力端子Ｄoutから出力する。例えば、スキャンＦＦ３２は、信号ＳＦ４を保持して出力していた場合、リセットパルスＲ１により初期化されると、出力端子Ｄoutの信号がリセット状態に応じた信号inz１となる。また、スキャンＦＦ３２は、リセットパルスＲ１が来ない場合、保持しているレベルの信号を継続して出力する。
【０１２７】
これにより、スキャンテスト回路３０は、スキャンＦＦ３２により形成するスキャンチェーンが、リセット信号ＴＲＳＴ１のリセットパルスＲ１に基づくスキャンＦＦ３２のリセット状態を含むスキャンパターンを出力する。なお、スキャンテスト回路３０では、観測用ＦＦ４０にリセット信号ＡＲＳＴが入力されないので、スキャンイネーブル信号ＥＳがＨレベルであれば、スキャンシフトモードによる動作を継続する。
【０１２８】
一方、図５及び図６に示すように、スキャンテスト回路３０は、テストモード信号ＴＭ３がＬレベルの場合、テストモード信号ＴＭ４がＨレベルとなる。これにより、スキャンテスト回路３０は、マルチプレクサ３６がリセット信号ＲＳＴを出力し、マルチプレクサ３８がリセット信号ＴＲＳＴ２を出力する。スキャンＦＦ３２は、入力端子Ｒにリセット信号ＴＲＳＴ２が入力される。
【０１２９】
スキャンＦＦ３２は、スキャンイネーブル信号ＳＥがＨレベルの場合、スキャンシフトモードで、クロック信号ＣＬＫに同期して動作する。これにより、スキャンＦＦ３２は、シフトレジスタとして機能し、前段のスキャンＦＦから入力端子ＳＤinに入力された信号ＳＦ１、ＳＦ２、・・・を順に取り込みながら、取り込み順に出力端子Ｄoutから後段のスキャンＦＦへ出力する。
【０１３０】
図５に示すように、スキャンテスト回路３０は、スキャンイネーブル信号ＳＥがＬレベルとなると、スキャンＦＦ３２がキャプチャモードで動作する。これにより、スキャンＦＦ１４は、入力端子ＳＤinに替えて入力端子Ｄinに入力される信号ＤＡＴＡ１を取り込んで保持する。
【０１３１】
この後、スキャンＦＦ３２は、スキャンイネーブル信号ＳＥがＨレベルに切り替わると、スキャンシフトモードに戻る。これにより、スキャンＦＦ３２は、入力端子ＳＤinに入力されるデータＳＦ５、ＳＦ６、・・を順に取り込み、データＤＡＴＡ１を出力した後、取り込み順にデータＳＦ５、ＳＦ６、・・を出力する。
【０１３２】
図５及び図６に示すように、スキャンテスト回路３０は、スキャンイネーブル信号ＳＥがＨレベルの場合、観測用ＦＦ４０がクロック信号ＣＬＫに同期し、スキャンシフトモードで動作する。これにより、観測用ＦＦ４０は、前段の観測用ＦＦから入力端子ＳＤinに入力される信号ＯＢ１、ＯＢ２、・・・を順に取り込んで、取り込み順に後段の観測用ＦＦへ出力する。
【０１３３】
また、図５に示すように、観測用ＦＦ４０は、スキャンイネーブル信号ＳＥがＬレベルとなることによりキャプチャモードで動作する。このとき、観測用ＦＦ４０は、入力端子Ｄinがマルチプレクサ３６の出力端Ｙに接続されていることにより、マルチプレクサ３６が出力するリセット信号ＲＳＴに応じた信号rst１を取り込む。
【０１３４】
この後、観測用ＦＦ４０は、スキャンイネーブル信号ＳＥがＨレベルとなると、スキャンシフトモードに戻り、保持している信号rst１を出力する。また、観測用ＦＦ４０は、信号rst１を出力すると、入力端子ＳＤinに入力される信号ＯＢ５、ＯＢ６、・・・を順に取り込み、取り込み順に出力する。
【０１３５】
これにより、スキャンテスト回路３０は、観測用ＦＦ４０により形成されるスキャンチェーンから、観測用ＦＦ４０に入力されるリセット信号ＲＳＴに応じた信号rst１を含む観測用パターンを出力する。
【０１３６】
一方、図６に示すように、スキャンテスト回路３０は、リセット信号ＴＲＳＴ２としてリセットパルスＲ２が入力されると、このリセットパルスＲ２が、非同期のリセット信号ＡＲＳＴとしてスキャンＦＦ３２の入力端子Ｒに入力される。なお、図６では、スキャンイネーブル信号ＳＥがＨレベルのタイミングでリセットパルスＲ２が出力された状態を示している。
【０１３７】
スキャンＦＦ３２は、リセットパルスＲ２により保持している信号（データ）をリセットし、また、リセット状態に応じた信号inz２を出力端子Ｄoutから出力する。例えば、スキャンＦＦ３２は、信号ＳＦ４を保持して出力していた場合、リセットパルスＲ２により初期化されると、出力端子Ｄoutがリセット状態に応じた信号inz２（例えば、Ｌレベル）が論理０（Ｌレベル）となる。また、スキャンＦＦ３２は、リセットパルスＲ２が来ない場合、保持しているレベルの信号を継続して出力する。
【０１３８】
これにより、スキャンテスト回路３０は、スキャンＦＦ３２により形成するスキャンチェーンが、リセット信号ＴＲＳＴ２のリセットパルスＲ２に基づくスキャンＦＦ３２のリセット状態を含むスキャンパターンを出力する。なお、スキャンテスト回路３０では、観測用ＦＦ４０は、リセット信号ＡＲＳＴの影響を受けずに動作するので、スキャンイネーブル信号ＥＳがＨレベルであれば、スキャンシフトモードによる動作を継続する。
【０１３９】
一方、観測用ＦＦ４０は、スキャンイネーブル信号ＳＥがＨレベルとなっていることによりスキャンシフトモードで動作し、リセット信号ＴＲＳＴ２に関わらず、前段の観測用ＦＦから入力される信号ＯＢ１、ＯＢ２、・・・、ＯＢ７、ＯＢ８を順に取り込む。また、観測用ＦＦ４０は、出力信号Ｑとして信号ＯＢ１、ＯＢ２、・・・、ＯＢ７、ＯＢ８を取り込み順に出力する。
【０１４０】
スキャンテスト回路３０は、補助回路３４にマルチプレクサ３６、３８を設けている。これにより、スキャンテスト回路３０は、スキャンＦＦ３２の非同期のリセットを、外部端子１２Ｇから入力されるリセット信号ＴＲＳＴ１又は外部端子１２Ｉから入力されるリセット信号ＴＲＳＴ２により行なうことができる。このとき、スキャンテスト回路３０は、テストモード信号ＴＭ３がＨレベルの場合、テストモード信号ＴＭ４がＬレベルとなり、リセット信号ＴＲＳＴ１がスキャンＦＦ３２の入力端子Ｒにリセット信号ＡＲＳＴとして入力される。また、スキャンテスト回路３０は、テストモード信号ＴＭ３がＬレベルの場合、テストモード信号ＴＭ４がＨレベルとなり、リセット信号ＴＲＳＴ２がスキャンＦＦ３２の入力端子Ｒにリセット信号ＡＲＳＴとして入力される。
【０１４１】
スキャンテスト回路３０では、スキャンＦＦ３２により形成されるスキャンチェーンにより得られるスキャンパターンから、スキャンＦＦ３２の入力端子Ｄinに入力される信号ＤＡＴＡ１が適切か否かを観測することができる。また、スキャンテスト回路３０は、スキャンパターンからスキャンＦＦ３２の入力端子ＳＤinに入力される信号、入力端子Ｅに入力されるスキャンイネーブル信号ＳＥが適切な否か観測することができる。すなわち、スキャンテスト回路３０は、スキャンパターンからスキャンＦＦ３２の入力端子Ｄin、ＳＤin、Ｅに接続されている回路配線及び出力端子Ｄoutに接続されている回路配線に縮退故障が生じているか否かを観測することができる。
【０１４２】
スキャンテスト回路３０は、観測用ＦＦ４０を含むスキャンチェーンにより得られる観測用パターンから、観測用ＦＦ４０の入力端子ＳＤin、Ｅ、ＣＫに入力される信号及び出力端子Ｄoutから出力する信号を観測することができる。すなわち、スキャンテスト回路３０は、観測用パターンから、観測用ＦＦ４０の入力端子ＳＤin、Ｅ、ＣＫ及び出力端子Ｄoutに接続された回路配線に縮退故障が生じているか否かを観測することができる。
【０１４３】
例えば、マルチプレクサ３６にリセット信号ＲＳＴを入力するための回路配線、マルチプレクサ３６の出力端子Ｙと観測用ＦＦ４０の入力端子Ｄinの間の回路配線に縮退故障が生じている場合がある。この場合を図５にあてはめると、観測用ＦＦ４０の入力端子Ｄinに入力される信号が、本来の信号rst１と異なるため、観測用ＦＦ４０がキャプチャモードで動作したときに取り込まれる信号rst１が本来の信号と異なる。したがって、観測用パターンから、マルチプレクサ３６にリセット信号ＲＳＴを入力するための回路配線、及びマルチプレクサ３６の出力端子Ｙと観測用ＦＦ４０の入力端子Ｄinの間の回路配線の縮退故障を観測することができる。
【０１４４】
また、回路配線４２において、観測用ＦＦ４０の入力端子Ｄinの接続位置４２Ａとマルチプレクサ３８の入力端子Ｘ０との間の回路配線に縮退故障が生じている場合がある。この場合を図８にあてはめると、テストモード信号ＴＭ３がＨレベルにおけるスキャンＦＦ３２の入力端子Ｒに入力されるリセット信号ＴＲＳＴ１（リセットパルスＲ１）によるスキャンＦＦ３２のリセット動作が本来のリセット動作と異なる。このリセット動作の相違は、スキャンＦＦ３２のスキャンチェーンにより得られるスキャンパターンを、本来のスキャンパターンと異ならせる。これにより、スキャンパターンから、回路配線４２における観測用ＦＦ４０の入力端子Ｄinの接続位置４２Ａとマルチプレクサ３８の入力端子Ｘ０との間の回路配線の縮退故障を観測することができる。
【０１４５】
したがって、スキャンテスト回路３０は、スキャンＦＦ３２を非同期でリセットするためにマルチプレクサ３６、４０を設けても、マルチプレクサ３６、３８に接続された回路配線に縮退故障が生じているか否かを観測することができる。
【０１４６】
なお、第１の実施形態では、入力部として外部端子１２Ａ〜１２Ｅを用い、第２の実施形態では、入力部として外部端子１２Ｅ〜１２Ｉを用いたが、入力部はこれに限るものではない。開示の技術において、入力部は、ＬＳＩの外部端子に限らず、例えば、ＬＳＩがスキャンテスト回路を制御するテスト制御回路を備える場合、テスト制御回路を入力部とすることができる。
【０１４７】
また、第１の実施形態では、制御信号の一例としてクロック信号を適用し、第２の実施形態では、リセット信号を適用したが、制御信号はこれに限るものではない。開示の技術における制御信号は、通常モードではＬＳＩの内部で生成されて順序回路の制御に用いられ、診断モード（スキャンテストモード）では、外部から順序回路を制御する必要がある制御信号を適用することができる。
【０１４８】
さらに、本明細書に記載された全ての特許出願及び特許出願に開示される技術文献は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に、参照により取り込まれる。
【０１４９】
開示の技術は、以下の付記を含む。
【０１５０】
（付記１）
入力される信号を取り込んで後段へ出力する際、入力される制御信号に応じて動作する順序回路（１４、３２）と、
前記順序回路を通常モードで動作させる際に用いる通常制御信号（ＣＬＫ、ＲＳＴ）と、入力部（１２Ａ〜１２Ｉ）から入力され前記順序回路を診断モードで動作させる際に用いる第１の制御信号（ＴＣＬＫ１、ＴＲＳＴ１）と、の一方を選択して出力する第１の選択部（１８、３６）と、
前記第１の選択部で選択されて入力される信号と、入力部から入力され前記順序回路を前記診断モードで動作させる際に用いる第２の制御信号（ＴＣＬＫ２、ＴＲＳＴ２）と、の一方を選択し、前記制御信号として前記順序回路へ出力する第２の選択部（２０、３８）と、
前記第１の選択部が前記通常制御信号を選択して出力し、かつ前記第２の選択部が前記第２の制御信号を選択して出力している場合に、前記第１の選択部から出力された前記通常制御信号を取り込んで出力する観測順序回路（２２、４０）と、
を含む故障診断回路（１０、３０）。
【０１５１】
（付記２）
前記観測順序回路（２２、４０）は、前記観測順序回路（２２、４０）の前段の観測順序回路又は前記第１の選択部（１８、３６）の出力を取り込んで前記観測順序回路（２２、４０）の後段の観測順序回路へ出力する、付記１記載の故障診断回路。
【０１５２】
（付記３）
前記第１の選択部及び前記第２の選択部が、前記入力部から入力される動作信号（ＴＭ１〜ＴＭ４）に基づいて選択した信号を出力する、
付記１又は付記２記載の故障診断回路。
【０１５３】
（付記４）
前記動作信号が、前記第１の選択部に入力される第１の動作信号（ＴＭ１、ＴＭ３）及び前記第２の選択部に入力される第２の動作信号（ＴＭ２、ＴＭ４）を含む、
付記３記載の故障診断回路。
【０１５４】
（付記５）
前記第１及び第２の選択部の各々がマルチプレクサ（１８、２０、３６、３８）を含む付記１から付記４の何れかに記載の故障診断回路。
【０１５５】
（付記６）
前記制御信号がクロック信号（ＣＬＫ）である付記１から付記５の何れかに記載の故障診断回路。
【０１５６】
（付記７）
前記制御信号がリセット信号（ＲＳＴ）である付記１から付記５の何れかに記載の故障診断回路。
【０１５７】
（付記８）
入力される信号を取り込んで後段へ出力する際、入力される制御信号に応じて動作する順序回路（１４、３２）と、
前記順序回路を通常モードで動作させる際に用いる通常制御信号（ＣＬＫ、ＲＳＴ）と、入力部（１２Ａ〜１２Ｉ）から入力され前記順序回路を診断モードで動作させる際に用いる第１の制御信号（ＴＣＬＫ１、ＴＲＳＴ１）と、の一方を選択して出力する第１の選択部（１８、３６）と、
前記第１の選択部で選択されて入力される信号と、入力部から入力され前記順序回路を前記診断モードで動作させる際に用いる第２の制御信号（ＴＣＬＫ２、ＴＲＳＴ２）と、の一方を選択し、前記制御信号として前記順序回路へ出力する第２の選択部（２０、３８）と、
前記第１の選択部が前記通常制御信号を選択して出力し、かつ前記第２の選択部が前記第２の制御信号を選択して出力している場合に、前記第１の選択部から出力された前記通常制御信号を取り込んで出力する観測順序回路（２２、４０）と、
を含む故障診断回路（１０、３０）を備える集積回路装置（１２）。
【０１５８】
（付記９）
前記観測順序回路（２２、４０）が、前記観測順序回路（２２、４０）の前段の観測順序回路又は前記第１の選択部（１８、３６）の出力を取り込んで前記観測順序回路（２２、４０）の後段の観測順序回路へ出力する、付記８記載の集積回路装置。
【０１５９】
（付記１０）
前記第１の選択部及び前記第２の選択部が、前記入力部から入力される動作信号（ＴＭ１〜ＴＭ４）に基づいて選択した信号を出力する、
付記８又は付記９記載の集積回路装置。
【０１６０】
（付記１１）
前記動作信号が、前記第１の選択部に入力される第１の動作信号（ＴＭ１、ＴＭ３）及び前記第２の選択部に入力される第２の動作信号（ＴＭ２、ＴＭ４）を含む、
付記１０記載の集積回路装置。
【０１６１】
（付記１２）
前記第１及び第２の選択部の各々がマルチプレクサ（１８、２０、３６、３８）を含む付記８から付記１１の何れかに記載の集積回路装置。
【０１６２】
（付記１３）
前記制御信号がクロック信号（ＣＬＫ）である付記８から付記１２の何れかに記載の集積回路装置。
【０１６３】
（付記１４）
前記制御信号がリセット信号（ＲＳＴ）である付記８から付記１２の何れかに記載の集積回路装置。
【０１６４】
（付記１５）
前記入力部とされる外部入力端子（１２Ａ〜１２Ｉ）を含む付記８から付記１４の何れかに記載の集積回路装置。
【０１６５】
（付記１６）
前記順序回路を通常モードで動作させる場合に、前記第１の選択部が前記通常制御信号を選択して出力し、前記第２の選択部が前記第１の選択部から入力される前記通常制御信号を選択して出力する、
付記８から付記１５の何れかに記載の集積回路装置。
【０１６６】
（付記１７）
入力される信号を取り込んで後段へ出力する際、入力される制御信号に応じて動作する順序回路について、
前記順序回路を通常モードで動作させる際に用いる通常制御信号と、入力部から入力され前記順序回路を診断モードで動作させる際に用いる第１の制御信号と、の一方を選択して出力する第１の選択部と、
前記第１の選択部で選択されて入力される信号と、入力部から入力され前記順序回路を前記診断モードで動作させる際に用いる第２の制御信号と、の一方を選択し、前記制御信号として前記順序回路へ出力する第２の選択部と、
前記第１の選択部で選択された前記信号が入力され、入力された信号を取り込んで出力する観測順序回路と、
を用い、前記第２の選択部から前記第２の制御信号を出力して前記順序回路を動作させ、前記第１の選択部により前記通常制御信号を選択して前記観測順序回路へ入力し、
前記順序回路から出力された信号のパターン及び前記前記観測順序回路から出力された信号のパターンに基づいて故障診断を行う故障診断方法。
【０１６７】
（付記１８）
前記第１の選択部により前記第１の制御信号を選択し、前記第２の選択部により前記第１の制御信号を出力して前記順序回路を動作させ、
前記順序回路から出力された信号のパターンを更に用いて故障診断を行う付記１７記載の故障診断方法。
【符号の説明】
【０１６８】
１０、３０    スキャンテスト回路
１２    ＬＳＩ
１２Ａ〜１２Ｉ    外部端子
１４、３２    スキャンＦＦ
１８、３６    マルチプレクサ
２０、３８    マルチプレクサ
２２、４０    観測用ＦＦ
ＳＥ    スキャンイネーブル信号
ＴＭ１〜ＴＭ４    テストモード信号
ＣＬＫ    クロック信号
ＣＬＫ１、ＣＬＫ２    クロック信号
ＲＳＴ    リセット信号
ＴＲＳＴ１、ＴＳＲＴ２    リセット信号
【図１】
2014006109.tif 000003
【図２】
2014006109.tif 000004
【図３】
2014006109.tif 000005
【図４】
2014006109.tif 000006
【図５】
2014006109.tif 000007
【図６】
2014006109.tif 000008
【図７】
2014006109.tif 000009
【図８】
2014006109.tif 000010
【図９】
2014006109.tif 000011
【図１０】
2014006109.tif 000012
【図１１】
2014006109.tif 000013