(57)【要約】【課題】絶縁膜の表面に形成されたトラップに捕獲された電子が原因となってドレイン電流が低下してしまうのを抑制し、電流コラプスを十分に抑制できるようにする。【解決手段】半導体装置を、半導体基板１上に積層された複数の化合物半導体層からなる化合物半導体積層構造２と、化合物半導体積層構造の表面を覆う第１絶縁膜６と、第１絶縁膜の表面上に設けられた導電膜７とを備えるものとする。【選択図】図１
2014138111.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う第１絶縁膜と、
前記第１絶縁膜の表面上に設けられた導電膜とを備えることを特徴とする半導体装置。
【請求項２】
前記第１絶縁膜は、窒化珪素膜であり、
前記導電膜は、導電性窒化珪素膜であることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
半導体基板上に複数の化合物半導体層を積層させて化合物半導体積層構造を形成し、
前記化合物半導体積層構造の表面を覆う第１絶縁膜を形成し、
前記第１絶縁膜の表面上に導電膜を形成することを特徴とする半導体装置の製造方法。
【請求項４】
前記第１絶縁膜を形成する工程において、ＳｉＨ４をＳｉ原料ガスとして供給して、窒化珪素膜を形成し、
前記導電膜を形成する工程において、ＳｉＨ４の流量を増加させて、導電性窒化珪素膜を形成することを特徴とする、請求項３に記載の半導体装置の製造方法。
【請求項５】
変圧器と、
前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
前記高圧回路は、トランジスタを含み、
前記トランジスタは、
半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う第１絶縁膜と、
前記第１絶縁膜の表面上に設けられた導電膜とを備えることを特徴とする電源装置。
【請求項６】
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う第１絶縁膜と、
前記第１絶縁膜の表面上に設けられた導電膜とを備えることを特徴とする高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、電源装置、高周波増幅器に関する。
【背景技術】
【０００２】
例えば窒化物半導体などの化合物半導体を用いた化合物半導体積層構造を備える半導体装置として、例えばＧａＮを用いた高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ；ＧａＮ−ＨＥＭＴ）がある。例えば、ＧａＮ−ＨＥＭＴを用いた高出力デバイスは、電源装置に用いることができる。また、例えば、ＧａＮ−ＨＥＭＴを用いた高周波デバイスは、高周波増幅器に用いることもできる。
【０００３】
これらのデバイスでは、高電圧動作時にオン抵抗が増加してドレイン電流（ソース・ドレイン間電流）が低下してしまう現象、即ち、電流コラプスが発生してしまう。この電流コラプスが発生してしまうと、これらのデバイスの出力や効率等の出力特性が低下してしまう。
このため、電流コラプスを抑制するために、化合物半導体積層構造の表面を覆う絶縁膜を設ける技術がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２８７６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の技術のように、化合物半導体積層構造の表面を覆う絶縁膜を設けた場合、高電圧動作時に、絶縁膜の表面に形成されたトラップに電子が捕獲されてしまい、これが原因となってドレイン電流が低下してしまうことがわかった。
つまり、上述のデバイスでは、デバイスの出力特性を向上させるために高いドレイン電圧を印加すると、ゲート電極の周辺に高い電界が印加され、この高い電界によって、チャネルを走行する電子の一部が加速され、化合物半導体積層構造の表面に遷移する。そして、遷移した電子の一部は、化合物半導体積層構造の表面を覆う絶縁膜の表面に形成されたトラップに捕獲され、これが原因となってドレイン電流が低下してしまうことがわかった。
【０００６】
このように、上述の技術のように、化合物半導体積層構造の表面を覆う絶縁膜を設けた場合、この絶縁膜を設けない場合と比較すると電流コラプスを抑制することができるものの、絶縁膜の表面に形成されたトラップに捕獲された電子が原因となってドレイン電流が低下してしまうため、電流コラプスを十分に抑制することができないことがわかった。
そこで、絶縁膜の表面に形成されたトラップに捕獲された電子が原因となってドレイン電流が低下してしまうのを抑制し、電流コラプスを十分に抑制できるようにしたい。
【課題を解決するための手段】
【０００７】
本半導体装置は、半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、化合物半導体積層構造の表面を覆う第１絶縁膜と、第１絶縁膜の表面上に設けられた導電膜とを備えることを要件とする。
本半導体装置の製造方法は、半導体基板上に複数の化合物半導体層を積層させて化合物半導体積層構造を形成し、化合物半導体積層構造の表面を覆う第１絶縁膜を形成し、第１絶縁膜の表面上に導電膜を形成することを要件とする。
【０００８】
本電源装置は、変圧器と、変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、高圧回路は、トランジスタを含み、トランジスタは、上述の半導体装置の構成を備えることを要件とする。
本高周波増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタを含み、トランジスタは、上述の半導体装置の構成を備えることを要件とする。
【発明の効果】
【０００９】
したがって、本半導体装置及びその製造方法、電源装置、高周波増幅器によれば、絶縁膜の表面に形成されたトラップに捕獲された電子が原因となってドレイン電流が低下してしまうのを抑制し、電流コラプスを十分に抑制できるという利点がある。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図２】（Ａ）〜（Ｌ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図３】（Ａ）は、第１実施形態にかかる半導体装置のＩＶ特性を示す図であり、（Ｂ）は、導電膜を設けていない半導体装置のＩＶ特性を示す図である。
【図４】第１実施形態の第１変形例の半導体装置の構成を示す模式的断面図である。
【図５】第１実施形態の第２変形例の半導体装置の構成を示す模式的断面図である。
【図６】第１実施形態の第３変形例の半導体装置の構成を示す模式的断面図である。
【図７】第２実施形態の電源装置の構成を示す模式図である。
【図８】第３実施形態の高周波増幅器の構成を示す模式図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置、高周波増幅器について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及びその製造方法について、図１〜図３を参照しながら説明する。
【００１２】
本実施形態にかかる半導体装置は、例えば窒化物半導体などの化合物半導体を用いた化合物半導体装置である。ここでは、窒化物半導体を用いたショットキー型の電界効果トランジスタ（ＦＥＴ；Field Effect Transistor；ＦＥＴ）、具体的には、例えば高出力デバイスや高周波デバイスに用いられ、ＧａＮを電子走行層に用い、ＡｌＧａＮを電子供給層に用いた窒化物半導体積層構造（ＨＥＭＴ構造）を備えるショットキー型のＧａＮ−ＨＥＭＴを例に挙げて説明する。
【００１３】
本半導体装置は、例えば図１に示すように、半導体基板１上に積層された複数の化合物半導体層からなる化合物半導体積層構造２と、化合物半導体積層構造２にショットキー接触しているゲート電極３と、化合物半導体積層構造２にオーミック接触している一対のオーミック電極４、５と、化合物半導体積層構造２の表面を覆う第１絶縁膜６と、第１絶縁膜６の表面上に設けられた導電膜７とを備える。
【００１４】
ここで、化合物半導体積層構造２は、半絶縁性のＳｉＣ基板１上に、バッファ層８、ＧａＮ電子走行層９、ＡｌＧａＮ電子供給層１０、ＧａＮ表面層（キャップ層）１１を順に積層させた窒化物半導体積層構造になっている。この場合、図１中、点線で示すように、ＧａＮ電子走行層９とＡｌＧａＮ電子供給層１０との界面近傍に２次元電子ガス（２ＤＥＧ；Dimensional electron gas）が生成される。そして、ＧａＮ表面層１１上にゲート電極３が形成されており、ＡｌＧａＮ電子供給層１０上に、ゲート電極３を挟んで両側に、一対のオーミック電極としてのソース電極４及びドレイン電極５が形成されている。
【００１５】
第１絶縁膜６は、化合物半導体積層構造２を構成する化合物半導体層（ここではＧａＮ表面層１１）の表面、ソース電極４の表面及びドレイン電極５の表面を覆うように形成されている。なお、第１絶縁膜６は、少なくとも化合物半導体積層構造２の表面を覆っていれば良い。ここでは、第１絶縁膜６は、化合物半導体積層構造２の表面に接している。
ここでは、第１絶縁膜６は、例えば窒化珪素膜（ＳｉＮ膜）である。また、第１絶縁膜６としてのＳｉＮ膜は、絶縁性に優れた絶縁膜、即ち、化学的量性比の正しい（Ｎ／Ｓｉ比が４／３になっている）ストイキオメトリ窒化珪素膜である。この第１絶縁膜６としてのＳｉＮ膜の屈折率（波長６３３ｎｍの光に対する屈折率）は、２．０又はその近傍の範囲（即ち、１．９よりも大きく２．１よりも小さい範囲）になっている。これにより、高い絶縁性を確保することができる。なお、第１絶縁膜６はＳｉＮ膜に限られるものではない。また、第１絶縁膜６は、１層であっても良いし、多層構造であっても良い。
【００１６】
導電膜７は、第１絶縁膜６の表面上のゲート電極３が形成されている領域及びその近傍の領域以外の領域に設けられており、図示していないが、電子を放出しうる配線や電極に接続されている。ここでは、導電膜７は、化合物半導体積層構造２の表面に接している第１絶縁膜６の表面に接している。
ここでは、導電膜７は、導電性窒化珪素膜（導電性ＳｉＮ膜）である。つまり、導電膜７は、その下の第１絶縁膜６としてのＳｉＮ膜と同一の材料を含み、導電性を有する導電性ＳｉＮ膜である。また、導電膜７としての導電性ＳｉＮ膜は、ＳｉリッチのＳｉＮ膜である。このＳｉリッチのＳｉＮ膜の屈折率（波長６３３ｎｍの光に対する屈折率）は、２．３以上になっている。なお、ストイキオメトリＳｉＮ膜は、絶縁性に優れた絶縁膜であるのに対して、ＳｉリッチのＳｉＮ膜は、若干の電流（リーク電流）が流れる導電膜である。つまり、ＳｉリッチのＳｉＮ膜は、ストイキオメトリＳｉＮ膜よりも多くの電流が流れる膜である。このため、ＳｉリッチのＳｉＮ膜を微弱導電膜ともいう。なお、導電膜７は導電性ＳｉＮ膜に限られるものではない。第１絶縁膜６が多層構造の場合、各層上に導電膜７を形成するのが好ましい。
【００１７】
本実施形態では、第１絶縁膜６は、化合物半導体積層構造２の表面（ここではＧａＮ表面層１１の表面）に達するゲート開口（ゲート電極用開口）６Ａを有する。つまり、第１絶縁膜６のゲート開口６Ａの底面に化合物半導体積層構造２の表面（ショットキー面；ここではＧａＮ表面層１１の表面）が露出している。そして、ゲート電極３は、第１絶縁膜６のゲート開口６Ａにオーバーハングするように形成されたオーバーハング型ゲート電極であり、化合物半導体積層構造２の表面（ここではＧａＮ表面層１１の表面）にショットキー接触している。また、ゲート電極３は、ゲート開口６Ａに設けられたファインゲート部３Ａ（第１部分）と、ファインゲート部３Ａ上に、ソース電極４側及びドレイン電極５側へ延び、かつ、第１絶縁膜６の表面に接するように設けられたオーバーゲート部３Ｂ（第２部分）とを有する。そして、導電膜７は、第１絶縁膜６の表面上のオーバーゲート部３Ｂが設けられている領域及びその近傍の領域以外の領域に設けられている。ここでは、導電膜７は、ゲート電極３に接触しないように、ゲート電極３（ここではオーバーゲート部３Ｂのドレイン電極５側の端部；ドレイン電極側オーバーゲート端）の近傍からドレイン電極５の表面上まで延びており、また、ゲート電極３（ここではオーバーゲート部３Ｂのソース電極４側の端部；ソース電極側オーバーゲート端）の近傍からソース電極４の表面上まで延びている。そして、この導電膜７は、図示していないが、電子を放出（放電）しうる配線や電極に接続されている。例えば、導電膜７は、ドレイン電極５やソース電極４に接続すれば良い。
【００１８】
このように、化合物半導体積層構造２の表面を覆う第１絶縁膜６を設けることで、電流コラプスを抑制することができる。さらに、第１絶縁膜６の表面上に導電膜７を設けることで、第１絶縁膜６の表面に形成されたトラップに捕獲された電子を放出（放電）させることが可能となる。これにより、第１絶縁膜６の表面に形成されたトラップに捕獲された電子が原因となってドレイン電流が低下してしまうのを抑制することができ、電流コラプスを十分に抑制することが可能となる。このように、第１絶縁膜６の表面上に導電膜７を設けて第１絶縁膜６の表面に形成されたトラップに捕獲された電子を速やかに放出させることで、ハンド変調を解消することができ、第１絶縁膜６の表面に形成されたトラップに捕獲された電子が空乏層を押し広げることによる電流低下現象、即ち、電流コラプスの発生を抑制することが可能となる。
【００１９】
次に、本実施形態の半導体装置の製造方法について、図２を参照しながら説明する。
まず、図２（Ａ）に示すように、半絶縁性のＳｉＣ基板１（半導体基板）上に、バッファ層８、ＧａＮからなる電子走行層９、ＡｌＧａＮからなる電子供給層１０、ＧａＮからなる表面層１１を、例えばＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法によって、順にエピタキシャル成長させ、複数の化合物半導体層８〜１１を積層してなる化合物半導体積層構造２を形成する。なお、バッファ層８は、ＳｉＣ基板１の表面の格子欠陥が電子走行層に伝播するのを防ぐ役割がある。
【００２０】
次に、図２（Ｂ）に示すように、化合物半導体積層構造２及びＳｉＣ基板１の表層部に、選択的に例えばＡｒを注入することで、素子間分離を行なう。これにより、活性領域が画定する素子分離領域１２が形成される。
次いで、図２（Ｃ）に示すように、例えばフォトリソグラフィによって、化合物半導体積層構造２上に、ソース電極形成領域及びドレイン電極形成領域に開口部を有するレジストパターン１３を形成する。
【００２１】
次に、図２（Ｄ）に示すように、レジストパターン１３をマスクとして用いて、例えば不活性ガス及びＣｌ２ガス等の塩素系ガスを用いたドライエッチングによって、ソース電極形成領域及びドレイン電極形成領域のＧａＮ表面層１１を除去する。なお、ここでは、ＧａＮ表面層１１の全部を除去するようにしているが、これに限られるものではない。例えば、ＧａＮ表面層１１の一部を除去し、ＧａＮ表面層１１の一部が残るようにしても良い。また、ＧａＮ表面層１１の全部及びＡｌＧａＮ電子供給層１０の一部を除去するようにしても良い。
【００２２】
そして、図２（Ｅ）に示すように、ＧａＮ表面層１１のソース電極形成予定領域及びドレイン電極形成予定領域に形成された開口部内に、それぞれ、ソース電極４、ドレイン電極５を形成する。ここでは、例えば蒸着法によって、Ｔｉ（例えば厚さ２０ｎｍ）、Ａｌ（例えば厚さ２００ｎｍ）を順に蒸着させた後、リフトオフして、即ち、開口部を有するレジストパターン１３を除去して、ＡｌＧａＮ電子供給層１０上に、一対のオーミンク電極としてのソース電極４及びドレイン電極５を形成する。その後、例えば５５０℃程度での熱処理を行なうことによって、ＡｌＧａＮ電子供給層１０とオーミック電極としてのソース電極４及びドレイン電極５との間のオーミックコンタクトを確立する。
【００２３】
次に、図２（Ｆ）に示すように、オーミック電極としてのソース電極４及びドレイン電極５が形成された化合物半導体積層構造２の表面全体を覆うように、第１絶縁膜６としての窒化珪素膜（ＳｉＮ膜）を形成する。
具体的には、例えばプラズマＣＶＤ（ＰＣＶＤ）法を用いて、オーミック電極としてのソース電極４及びドレイン電極５が形成された化合物半導体積層構造２の表面上に第１絶縁膜６としての窒化珪素膜を成膜する。つまり、化合物半導体積層構造２の表面を覆う第１絶縁膜６としての窒化珪素膜を形成する。
【００２４】
ここでは、第１絶縁膜６として、絶縁性に優れたストイキオメトリ窒化珪素膜を形成すべく、例えば、シラン、窒素を原料とし、成膜条件として、ガス流量ＳｉＨ４／Ｎ２＝約２．５ｓｃｃｍ／約５００ｓｃｃｍ、圧力約１０００ｍｔｏｒｒ、成膜温度約３００℃及びＲＦ電力約５０Ｗとして、例えば５０ｎｍの窒化珪素膜を成膜する。このようにして形成された窒化珪素膜の屈折率（波長６３３ｎｍの光に対する屈折率）は２．０近傍となった。なお、屈折率は、エリプソメトリ法を用いて計測した。また、この窒化珪素膜は、屈折率が２．０又はその近傍の範囲（即ち、１．９よりも大きく２．１よりも小さい範囲）で、概ね、ストイキオメトリ、即ち、Ｎ／Ｓｉ比が４／３になって化学的量性比の正しい膜となるため、絶縁性に優れたストイキオメトリ窒化珪素膜が形成されたことになる。
【００２５】
次に、図２（Ｆ）に示すように、例えばプラズマＣＶＤ（ＰＣＶＤ）法を用いて、第１絶縁膜６上に導電膜７を成膜する。つまり、第１絶縁膜６の表面上に導電膜７を形成する。
ここでは、導電膜７として、導電性窒化珪素膜（導電性ＳｉＮ膜；微弱導電膜）を形成すべく、例えば、例えば、シラン、窒素を原料とし、成膜条件として、ガス流量ＳｉＨ４／Ｎ２＝約３．０ｓｃｃｍ／約５００ｓｃｃｍ、圧力約１０００ｍｔｏｒｒ、成膜温度約３００℃及びＲＦ電力約５０Ｗとして、例えば２ｎｍの導電性窒化珪素膜を成膜する。このようにして形成された導電性窒化珪素膜の屈折率（波長６３３ｎｍの光に対する屈折率）は２．３近傍となった。なお、屈折率は、エリプソメトリ法を用いて計測した。また、この導電性窒化珪素膜は、屈折率が２．３以上のＳｉリッチ窒化珪素膜であり、弱導電性を有するため、導電性窒化珪素膜が形成されたことになる。
【００２６】
このように、本実施形態では、第１絶縁膜６を形成する工程において、ＳｉＨ４をＳｉ原料ガスとして供給して、ストイキオメトリ窒化珪素膜を形成し、導電膜７を形成する工程において、Ｓｉ原料ガスであるＳｉＨ４の流量を増加させて、屈折率が大きくなり、Ｎ／Ｓｉ比が小さくなってＳｉリッチになった導電性窒化珪素膜を形成する。この場合、導電膜７を容易に形成することができる。
【００２７】
次に、図２（Ｇ）に示すように、オーバーハング型ゲート電極３のオーバーゲート部形成領域を含み、それよりも大きい開口部（例えば約０．２μｍ大きい開口部）を有するレジストパターン１４を形成する。例えば、全面にレジスト（住友化学社製ＰＦＩ−３２）を塗布し、紫外線露光によって、オーバーハング型電極３のオーバーゲート部形成領域を含み、それよりも約０．２μｍ大きい領域を露光し、現像液（東京応化製ＮＭＤ−Ｗ現像液）によって現像して、オーバーハング型ゲート電極３のオーバーゲート部形成領域を含み、それよりも約０．２μｍ大きい開口部を有するレジストパターン１４を形成する。
【００２８】
そして、図２（Ｈ）に示すように、このレジストパターン１４をマスクとして、例えばＳＦ６をエッチングガスとして用いてドライエッチングして、オーバーハング型ゲート電極３のオーバーゲート部形成領域を含み、それよりも約０．２μｍ大きい領域の導電膜７を除去する。その後、剥離液によってレジストパターン１４を除去する。
次に、図２（Ｉ）に示すように、ゲート開口形成用レジストパターン１５を形成する。例えば、全面にレジスト（住友化学社製ＰＦＩ−３２）を塗布し、紫外線露光によって、ゲート開口形成領域（例えば約６００ｎｍの長さ）を露光し、現像液（東京応化製ＮＭＤ−Ｗ現像液）によって現像して、ゲート開口形成領域に開口部を有するゲート開口形成用レジストパターン１５を形成する。なお、ゲート開口をファインゲート開口又はショットキーゲート電極用開口ともいう。
【００２９】
そして、このゲート開口形成用レジストパターン１５をマスクとして、例えばＳＦ６をエッチングガスとして用いてドライエッチングして、第１絶縁膜６としての窒化珪素膜に例えば約６００ｎｍの長さのゲート開口６Ａ（開口幅約６００ｎｍ）を形成する。その後、剥離液によってゲート開口形成用レジストパターン１５を除去する。
次いで、図２（Ｊ）に示すように、下層レジスト１６Ａ（米国マイクロケム社製ＰＭＧＩ）及び上層レジスト１６Ｂ（住友化学社製ＰＦＩ３２−Ａ８）からなる多層レジスト１６（ここでは２層構造のレジスト）を形成し、例えば紫外線露光し、現像液（東京応化製ＮＭＤ−Ｗ現像液）で現像して、例えば１．５μｍ長の開口部１６ＢＸ（開口幅１．５μｍ）を上層レジスト１６Ｂに形成する。この上層レジスト１６Ｂの現像時に下層レジスト１６Ａがサイドエッチングされて、庇形状を有する多層レジスト１６が形成される。
【００３０】
次いで、図２（Ｋ）に示すように、庇形状を有する多層レジスト１６をマスクとして、全面にゲートメタル１７（Ｎｉ：例えば厚さ１０ｎｍ程度／Ａｕ：例えば厚さ３００ｎｍ程度）を蒸着する。なお、ここでは、図示の便宜上、上層レジスト１６Ｂ上に堆積されるゲートメタル１７の図示を省略している。
そして、加温した有機溶剤を用いてリフトオフを行なって、多層レジスト１６及び不要なゲートメタル１７を除去して、図２（Ｌ）に示すように、ＧａＮ表面層１１上にゲート電極３を形成する。
【００３１】
その後、図示していないが、層間絶縁膜やコンタクト孔、各種配線等の形成工程を経て、本半導体装置を完成させる。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、絶縁膜６の表面に形成されたトラップに捕獲された電子が原因となってドレイン電流が低下してしまうのを抑制し、電流コラプスを十分に抑制できるという利点がある。つまり、良好な電流コラプス特性を有する半導体装置を実現することができるという利点がある。
【００３２】
実際に、上述の構造を有する半導体装置を、上述の製造方法によって製造したところ、第１絶縁膜６の表面にトラップされた電子が導電膜７を介して速やかに放電され、導電膜７を設けていない半導体装置と比較して、電流コラプス現象が大幅に改善された。つまり、導電膜７を設けていない半導体装置では、図３（Ｂ）のパルスＩＶ特性に示すように、電流コラプス現象が発生していたのに対し、上述のような導電膜７を備える本半導体装置では、図３（Ａ）のパルスＩＶ特性に示すように、電流コラプス現象が大幅に改善された。なお、図３（Ａ）、図３（Ｂ）中、点線は、低電圧印加時の電流・電圧特性（ドレイン電流・ドレイン電圧特性）を示しており、実線は、高電圧印加時の電流・電圧特性（ドレイン電流・ドレイン電圧特性）を示している。
【００３３】
なお、上述の実施形態では、ゲート電極３に対してドレイン電極５の側及びソース電極４の側の両側に導電膜７を設けるようにしているが、これに限られるものではなく、例えば図４に示すように、ゲート電極３に対してドレイン電極５の側だけに導電膜７を設けるようにしても良い。つまり、導電膜７を、ゲート電極３（ここではドレイン電極側オーバーゲート端）の近傍からドレイン電極５の表面上まで延びるように設けるだけでも良い。これは、ゲート電極端からドレイン電極端までの間に高い電界が印加されるため、ゲート電極３に対してドレイン電極５の側の第１絶縁膜６の表面に、より電子がトラップされやすいからである。なお、これを第１変形例という。また、例えば、導電膜７は、ドレイン電極５やソース電極４を覆うように、ドレイン電極５やソース電極４の表面上まで延びていなくても良い。例えば、導電膜７を、ゲート電極３とドレイン電極５との間及びゲート電極３とソース電極４との間のみに設けるようにしても良い。つまり、導電膜７を、ゲート電極３の近傍からドレイン電極５やソース電極４の近傍まで延びるように設けても良い。また、例えば、導電膜７を、ゲート電極３とドレイン電極５との間のみに設けるようにしても良い。つまり、導電膜７を、ゲート電極３の近傍からドレイン電極５の近傍まで延びるように設けても良い。
【００３４】
また、上述の実施形態のものにおいて、例えば図５に示すように、さらに、第１絶縁膜６及び導電膜７を覆う第２絶縁膜１８を設けても良い。なお、これを第２変形例という。例えば、表面全体、即ち、第１絶縁膜６、導電膜７及びゲート電極３を覆うように、例えばＳｉＮ膜などの第２絶縁膜１８を設けても良い。これにより、耐湿性等の信頼性を向上させることができる。この場合、図５中、点線で示すように、第２絶縁膜１８の表面上にも導電膜１９を設けても良い。なお、ここでは、上述の実施形態の変形例として説明しているが、上述の第１変形例の変形例として構成することもできる。つまり、ゲート電極３に対してドレイン電極５の側だけに導電膜７を設けたもの（図４参照）において、第１絶縁膜６及び導電膜７を覆う第２絶縁膜１８を設けても良い。
【００３５】
また、上述の実施形態のものにおいて、ゲート電極３とドレイン電極５との間に少なくとも一部が位置するフィールドプレートを設けても良い。例えば、第１絶縁膜６及び導電膜７を覆う第２絶縁膜１８を設け、この第２絶縁膜１８上に、ソースと同電位のソースフィールドプレートを、ソースフィールドプレート端がゲート電極３とドレイン電極５との間の上方に位置するように設けても良い。
【００３６】
また、上述の実施形態では、オーバーハング型ゲート電極３を用いているが、これに限られるものではなく、例えば図６に示すように、Ｔ型ゲート電極３Ｘを用いても良い。これにより、高周波特性等に優れた半導体装置を実現することができる。なお、これを第３変形例という。このＴ型ゲート電極３Ｘは、ゲート開口６Ａに設けられ、第１絶縁膜６よりも上方まで延びるファインゲート部３ＸＡ（第１部分）と、このファインゲート部３ＸＡ上に、ソース電極４側及びドレイン電極５側へ延び、かつ、第１絶縁膜６の表面に接しないように設けられたオーバーゲート部３ＸＢ（第２部分）とを有する。この場合、導電膜７は、第１絶縁膜６の表面上のオーバーゲート部３ＸＢの下方の領域を含む領域に設ければ良い。つまり、導電膜７は、Ｔ型ゲート電極３Ｘのファインゲート部３ＸＡの近傍からドレイン電極５側やソース電極４側まで延びるように設ければ良い。例えば、ファインゲート部３ＸＡから約０．１μｍ程度離れた位置まで導電膜７を設けることができる。このようなＴ型ゲート電極３Ｘを用いたものは、Ｔ型ゲート電極３Ｘのオーバーゲート部３ＸＢと導電膜７や第１絶縁膜６との間に空間を有することになる。なお、ここでは、上述の実施形態の変形例として説明しているが、上述の第１変形例の変形例として構成することもできる。つまり、ゲート電極３に対してドレイン電極５の側だけに導電膜７を設けたもの（図４参照）において、Ｔ型ゲート電極３Ｘを用いても良い。また、上述の第２変形例の変形例として構成することもできる。つまり、第１絶縁膜６及び導電膜７を覆う第２絶縁膜１８を設けたもの（図５参照）において、Ｔ型ゲート電極３Ｘを用いても良い。
【００３７】
また、上述の実施形態では、ゲート電極３を化合物半導体積層構造２の表面（ここではＧａＮ表面層１１の表面）にショットキー接触させたショットキー構造としているが、これに限られるものではなく、例えば、化合物半導体積層構造２の表面全体を、例えばＳｉＮ膜、Ａｌ２Ｏ３膜、ＡｌＮ膜、ＨｆＯ２などの絶縁膜で覆い、この絶縁膜上にゲート電極３を設けることで、ＭＩＳ構造としても良い。なお、ここでは、上述の実施形態の変形例として説明しているが、上述の第１変形例〜第３変形例などの変形例の変形例として、これらの変形例のものにおいて、ＭＩＳ構造を採用しても良い。
【００３８】
また、上述の実施形態では、半導体基板１としてＳｉＣ基板を例に挙げているが、これに限られるものではなく、例えば、サファイア基板、Ｓｉ基板、ＧａＮ基板などの半導体基板等の他の基板を用いても良い。また、ここでは、半絶縁性の基板を用いているが、これに限られるものではなく、例えば、ｎ型導電性やｐ型導電性の基板を用いても良い。
また、上述の実施形態におけるソース電極４、ドレイン電極５及びゲート電極３の層構造は一例であり、上述のものに限られるものではなく、他の層構造であっても良い。例えば、上述の実施形態におけるソース電極４、ドレイン電極５及びゲート電極３の層構造は、単層であっても良いし、多層であっても良い。また、上述の実施形態におけるソース電極４、ドレイン電極５及びゲート電極３の形成方法についても、一例にすぎず、他のいかなる方法によって形成しても良い。
【００３９】
また、上述の実施形態では、ＧａＮ−ＨＥＭＴを構成する窒化物半導体積層構造２は、上述のものに限られるものではなく、少なくともＧａＮ電子走行層及びＡｌＧａＮ電子供給層を含むものであれば良い。例えば、表面層は、他の材料からなる層であっても良いし、多層構造であっても良い。また、例えば、表面層を備えないものであっても良い。また、例えば、電子供給層としてＡｌＧａＮを用いているが、これに限られるものではなく、電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮのいずれかを含むものであれば良い。
【００４０】
また、上述の実施形態の半導体装置を構成する化合物半導体積層構造２は、ＧａＮ系の化合物半導体材料からなるものとして構成しているが、これに限られるものではない。例えば、ＩｎＰ系の化合物半導体材料からなるものとして構成することもできる。この場合、化合物半導体積層構造２は、例えば、半絶縁性のＩｎＰ基板上に、バッファ層、ＩｎＧａＡｓ電子走行層、ＩｎＡｌＡｓ電子供給層、ＩｎＰエッチングストッパ層、ＩｎＧａＡｓ低抵抗層を順に積層させたものとして構成すれば良い。このように、化合物半導体積層構造２は、少なくとも電子走行層及び電子供給層を含むものであれば良い。例えば、化合物半導体を用いた電界効果トランジスタなどの電界効果トランジスタを構成しうる化合物半導体積層構造であれば良い。
【００４１】
また、上述の実施形態のものにおいて、化合物半導体積層構造２にゲートリセスを設け、このゲートリセスにゲート電極を設けるようにしても良い。
［第２実施形態］
次に、第２実施形態にかかる電源装置について、図７を参照しながら説明する。
本実施形態にかかる電源装置は、上述の第１実施形態及び変形例の半導体装置（ＨＥＭＴ）のいずれかを備える電源装置である。
【００４２】
本電源装置は、図７に示すように、高圧の一次側回路（高圧回路）２１及び低圧の二次側回路（低圧回路）２２と、一次側回路２１と二次側回路２２との間に配設されるトランス（変圧器）２３とを備える。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
【００４３】
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１実施形態及び変形例のいずれかのＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ−ＦＥＴとされている。
【００４４】
したがって、本実施形態にかかる電源装置によれば、上述の第１実施形態及び変形例にかかる半導体装置（ＨＥＭＴ）を、高圧回路２１に適用しているため、信頼性の高い電源装置を実現することができるという利点がある。
［第３実施形態］
次に、第３実施形態にかかる高周波増幅器について、図８を参照しながら説明する。
【００４５】
本実施形態にかかる高周波増幅器は、上述の第１実施形態及び変形例の半導体装置（ＨＥＭＴ）のいずれかを備える高周波増幅器である。
本高周波増幅器は、図８に示すように、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
【００４６】
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。
ミキサー３２ａ，３２ｂは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第１実施形態及び変形例のいずれかのＨＥＭＴを備える。
【００４７】
なお、図８では、例えばスイッチの切り替えによって、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成となっている。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第１実施形態及び変形例にかかる半導体装置（ＨＥＭＴ）を、パワーアンプ３３に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【００４８】
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う第１絶縁膜と、
前記第１絶縁膜の表面上に設けられた導電膜とを備えることを特徴とする半導体装置。
【００４９】
（付記２）
前記第１絶縁膜は、窒化珪素膜であり、
前記導電膜は、導電性窒化珪素膜であることを特徴とする、付記１に記載の半導体装置。
（付記３）
前記第１絶縁膜は、波長６３３ｎｍの光に対する屈折率が２．０又はその近傍のストイキオメトリ窒化珪素膜であり、
前記導電膜は、波長６３３ｎｍの光に対する屈折率が２．３以上の導電性窒化珪素膜であることを特徴とする、付記１又は２に記載の半導体装置。
【００５０】
（付記４）
前記第１絶縁膜及び前記導電膜を覆う第２絶縁膜を備えることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。
（付記５）
前記化合物半導体積層構造の上方に、ゲート電極、並びに、前記ゲート電極を挟んで両側に設けられたソース電極及びドレイン電極を備え、
前記導電膜は、前記ゲート電極に対して前記ドレイン電極の側に設けられていることを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
【００５１】
（付記６）
前記化合物半導体積層構造の上方に、ゲート電極、並びに、前記ゲート電極を挟んで両側に設けられたソース電極及びドレイン電極を備え、
前記導電膜は、前記ゲート電極に対して前記ドレイン電極の側及び前記ソース電極の側の両側に設けられていることを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
【００５２】
（付記７）
前記化合物半導体積層構造の上方に、ゲート電極、並びに、前記ゲート電極を挟んで両側に設けられたソース電極及びドレイン電極を備え、
前記第１絶縁膜は、ゲート電極用開口を有し、
前記ゲート電極は、前記ゲート電極用開口に設けられた第１部分と、前記第１部分上に、前記ソース電極側及び前記ドレイン電極側へ延び、かつ、前記第１絶縁膜の表面に接するように設けられた第２部分とを有し、
前記導電膜は、前記第１絶縁膜の表面上の前記第２部分が設けられている領域及びその近傍の領域以外の領域に設けられていることを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
【００５３】
（付記８）
前記化合物半導体積層構造の上方に、ゲート電極、並びに、前記ゲート電極を挟んで両側に設けられたソース電極及びドレイン電極を備え、
前記第１絶縁膜は、ゲート電極用開口を有し、
前記ゲート電極は、前記ゲート電極用開口に設けられ、前記第１絶縁膜よりも上方まで延びる第１部分と、前記第１部分上に、前記ソース電極側及び前記ドレイン電極側へ延び、かつ、前記第１絶縁膜の表面に接しないように設けられた第２部分とを有し、
前記導電膜は、前記第１絶縁膜の表面上の前記第２部分の下方の領域を含む領域に設けられていることを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
【００５４】
（付記９）
半導体基板上に複数の化合物半導体層を積層させて化合物半導体積層構造を形成し、
前記化合物半導体積層構造の表面を覆う第１絶縁膜を形成し、
前記第１絶縁膜の表面上に導電膜を形成することを特徴とする半導体装置の製造方法。
（付記１０）
前記第１絶縁膜を形成する工程において、ＳｉＨ４をＳｉ原料ガスとして供給して、窒化珪素膜を形成し、
前記導電膜を形成する工程において、ＳｉＨ４の流量を増加させて、導電性窒化珪素膜を形成することを特徴とする、付記９に記載の半導体装置の製造方法。
【００５５】
（付記１１）
前記第１絶縁膜及び前記導電膜を覆う第２絶縁膜を形成することを特徴とする、付記９又は１０に記載の半導体装置の製造方法。
（付記１２）
変圧器と、
前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
前記高圧回路は、トランジスタを含み、
前記トランジスタは、
半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う第１絶縁膜と、
前記第１絶縁膜の表面上に設けられた導電膜とを備えることを特徴とする電源装置。
【００５６】
（付記１３）
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆う第１絶縁膜と、
前記第１絶縁膜の表面上に設けられた導電膜とを備えることを特徴とする高周波増幅器。
【符号の説明】
【００５７】
１  半絶縁性ＳｉＣ基板（半導体基板）
２  化合物半導体積層構造
３  ゲート電極
３Ａ  ファインゲート部
３Ｂ  オーバーゲート部
３Ｘ  Ｔ型ゲート電極
３ＸＡ  ファインゲート部
３ＸＢ  オーバーゲート部
４  ソース電極（オーミック電極）
５  ドレイン電極（オーミック電極）
６  第１絶縁膜（窒化珪素膜；ＳｉＮ膜）
６Ａ  ゲート開口（ゲート電極用開口）
７  導電膜（微弱導電膜；導電性ＳｉＮ膜）
８  バッファ層
９  ＧａＮ電子走行層
１０  ＡｌＧａＮ電子供給層
１１  ＧａＮ表面層（キャップ層）
１２  素子分離領域
１３、１４、１５  レジストパターン
１６  多層レジスト
１６Ａ  下層レジスト
１６Ｂ  上層レジスト
１７  ゲートメタル
１８  第２絶縁膜
２１  高圧の一次側回路（高圧回路）
２２  低圧の二次側回路（低圧回路）
２３  トランス（変圧器）
２４  交流電源
２５  ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ  スイッチング素子
２６ｅ  スイッチング素子
２７ａ，２７ｂ，２７ｃ  スイッチング素子
３１  ディジタル・プレディストーション回路
３２ａ，３２ｂ  ミキサー
３３  パワーアンプ
【図１】
2014138111.tif 000003
【図２】
2014138111.tif 000004
【図３】
2014138111.tif 000005
【図４】
2014138111.tif 000006
【図５】
2014138111.tif 000007
【図６】
2014138111.tif 000008
【図７】
2014138111.tif 000009
【図８】
2014138111.tif 000010