(57)【要約】【課題】半導体装置の信頼性を向上する。【解決手段】例えば、図１２に示すように、パッドＰＤ上の一部をポリイミド樹脂膜ＰＩで覆う被覆領域と、ポリイミド樹脂膜ＰＩに形成された開口部ＯＰ１から露出するパッドＰＤの露出領域とを形成し、このパッドＰＤの露出領域上から被覆領域であるポリイミド樹脂膜ＰＩ上に乗り上げて延在する柱状のバンプ電極ＢＭＰ１を設ける。これにより、柱状のバンプ電極ＢＭＰ１の底面積を大きくすることができる。この結果、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの接合強度を大幅に向上させることができる。【選択図】図１２
2014207337.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延在する第１辺と、前記第１方向と交差する第２方向に延在する第２辺と、を有する矩形形状の半導体チップを備え、
前記半導体チップは、前記第１方向に沿って配置された複数のパッドを含み、
前記複数のパッドのそれぞれは、
前記第１方向に並行する一対の短辺と、
前記第２方向に並行する一対の長辺と、
平面視において、前記一対の短辺と前記一対の長辺で囲まれた表面領域と、
前記表面領域に形成されたプローブ痕と、
を有する、半導体装置であって、
前記複数のパッドのそれぞれ上には、
前記プローブ痕を覆うように前記表面領域の一部上に形成された保護膜と、
前記保護膜から露出する前記表面領域の他部上から前記保護膜上に乗り上げる突起電極と、
が形成され、
前記一対の短辺のうちの少なくとも一方の短辺は、前記保護膜で覆われている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記突起電極の前記第２方向の長さは、前記突起電極の前記第１方向の長さよりも長い、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記突起電極の高さは、前記突起電極の前記第１方向の長さよりも大きい、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
平面視において、前記複数のパッドのそれぞれ上に形成されている前記突起電極は、前記複数のパッドのそれぞれに内包されている、半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記表面領域の前記一部を被覆領域とし、
前記表面領域の前記他部を露出領域とする場合、
前記露出領域と前記被覆領域は、前記第２方向に並んで配置されている、半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
平面視において、前記複数のパッドのそれぞれ上に形成されている前記突起電極の前記被覆領域側の第１端部は、前記複数のパッドのそれぞれからはみ出している、半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
平面視において、前記複数のパッドのそれぞれ上に形成されている前記突起電極の前記露出領域側の第２端部は、前記複数のパッドのそれぞれに内包されている、半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記表面領域の前記一部は、第１被覆領域と第２被覆領域から構成され、
前記表面領域の前記他部は、露出領域から構成され、
平面視において、前記露出領域は、前記第１被覆領域と前記第２被覆領域で挟まれている、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
平面視において、前記第２被覆領域、前記露出領域、および、前記第１被覆領域は、前記第２方向に並んで配置されている、半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
平面視において、前記複数のパッドのそれぞれ上に形成されている前記突起電極の前記第１被覆領域側の第１端部は、前記複数のパッドのそれぞれに内包されている、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
平面視において、前記複数のパッドのそれぞれ上に形成されている前記突起電極の前記第２被覆領域側の第２端部は、前記複数のパッドのそれぞれからはみ出している、半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記突起電極の前記第２被覆領域側の前記第２端部は、前記保護膜上に形成されている、半導体装置。
【請求項１３】
請求項１に記載の半導体装置において、
前記複数のパッドのそれぞれにおいて前記表面領域の前記一部上に形成された前記保護膜は、前記複数のパッドにわたって一体的に形成され、
前記保護膜から露出する開口部は、前記複数のパッドにわたって前記第１方向に延在するように形成されている、半導体装置。
【請求項１４】
請求項１に記載の半導体装置において、
前記一対の短辺のうちの一方の短辺は、前記保護膜で覆われ、
前記一対の短辺のうちの他方の短辺は、前記保護膜から露出している、半導体装置。
【請求項１５】
請求項１に記載の半導体装置において、
前記一対の短辺は、ともに、前記保護膜で覆われている、半導体装置。
【請求項１６】
請求項１に記載の半導体装置において、
前記突起電極の平面形状は、長方形形状をしている、半導体装置。
【請求項１７】
請求項１に記載の半導体装置において、
前記突起電極の平面形状は、楕円形状をしている、半導体装置。
【請求項１８】
請求項１に記載の半導体装置において、
前記突起電極は、柱形状をしている、半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、
前記突起電極は、銅を含む、半導体装置。
【請求項２０】
請求項１に記載の半導体装置において、
前記保護膜は、ポリイミド樹脂膜から構成されている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、突起電極を有する半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
米国特許第７９０２６７９号（特許文献１）には、パッドを覆うポリイミド樹脂膜に開口部を形成し、開口部を介して、開口部上に形成されたバンプ電極とパッドとを電気的に接続する構成が記載されている。このとき、平面視において、開口部は、バンプ電極に内包されるように形成されているとしている。
【０００３】
米国特許第７３５８１７４号（特許文献２）には、平面視において、パッドを内包するように開口部が形成されており、開口部から露出するパッドの表面領域の一部上にバンプ電極が形成されている構成が記載されている。
【０００４】
国際公開第２０１０／０３５６８８号（特許文献３）には、パッドに形成されたプローブ痕が絶縁膜で覆われており、パッド上に形成されるバンプ電極がプローブ痕と直接接触しない構成が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７９０２６７９号
【特許文献２】米国特許第７３５８１７４号
【特許文献３】国際公開第２０１０／０３５６８８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置の一実装形態として、半導体チップのパッド上に形成されたバンプ電極によって、半導体チップを実装基板上に実装する形態が存在する。この実装形態は、例えば、フリップチップ接続と呼ばれる。このようなフリップチップ接続では、バンプ電極の微細化に伴って、接続強度や熱サイクル耐性が劣化する。このことから、例えば、バンプ電極の微細化を推進しながらも、バンプ電極とパッドとの間の金属接合面積を増大させることが必要と考えられる。
【０００７】
ところが、パッドには、テスト工程での針当てによって生じるプローブ痕か形成される。したがって、バンプ電極とパッドとの間の金属接合面積を増大させるために、プローブ痕が形成されている領域にまでバンプ電極を形成すると、かえって、プローブ痕に起因した強度低下が懸念される。このため、プローブ痕を避けつつ、バンプ電極とパッドとの接続面積を増大させて、バンプ電極とパッドとの接続強度を確保することが望まれている。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態における半導体装置は、第１方向に延在する第１辺と、第１方向と交差する第２方向に延在する第２辺と、を有する矩形形状の半導体チップに形成された複数のパッドを備える。ここで、複数のパッドのそれぞれ上には、プローブ痕を覆うように表面領域の一部上に形成された保護膜と、保護膜から露出する表面領域の他部上から保護膜上に乗り上げ、かつ、第２方向に延在する突起電極と、が形成されている。
【発明の効果】
【００１０】
一実施の形態によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明者が検討した半導体チップの外観構成を示す上面図である。
【図２】本発明者が検討した第１関連技術における半導体装置の構成を示す側面図である。
【図３】第２関連技術における半導体チップの平面構成を示す図である。
【図４】第２関連技術における半導体装置の構成を示す側面図である。
【図５】半田からなる半球状のバンプ電極のサイズを小さくして、このバンプ電極を配線基板上に搭載する状態を示す断面図である。
【図６】柱状のバンプ電極を配線基板上に搭載する状態を示す部分断面図である。
【図７】第２関連技術で使用される柱状のバンプ電極の第１構成例を示す平面図である。
【図８】図７のＡ−Ａ線で切断した断面図である。
【図９】第２関連技術で使用される柱状のバンプ電極の第２構成例を示す平面図である。
【図１０】図９のＡ−Ａ線で切断した断面図である。
【図１１】熱サイクル試験による温度変化によって、半導体チップの中央部から外側へ放射状に向かう方向に引張応力と圧縮応力が繰り返しかかる様子を示す図である。
【図１２】実施の形態１における半導体チップの一部を拡大して示す図である。
【図１３】図１２のＡ−Ａ線で切断した断面図である。
【図１４】図１２のＢ−Ｂ線で切断した断面図である。
【図１５】図１２のＣ−Ｃ線で切断した断面図である。
【図１６】実施の形態１における半導体装置の製造工程を示す平面図である。
【図１７】（ａ）は、図１６のＡ−Ａ線で切断した断面図であり、（ｂ）は、図１６のＢ−Ｂ線で切断した断面図である。
【図１８】図１６に続く半導体装置の製造工程を示す平面図である。
【図１９】（ａ）は、図１８のＡ−Ａ線で切断した断面図であり、（ｂ）は、図１８のＢ−Ｂ線で切断した断面図である。
【図２０】図１８に続く半導体装置の製造工程を示す平面図である。
【図２１】（ａ）は、図２０のＡ−Ａ線で切断した断面図であり、（ｂ）は、図２０のＢ−Ｂ線で切断した断面図である。
【図２２】図２０に続く半導体装置の製造工程を示す平面図である。
【図２３】（ａ）は、図２２のＡ−Ａ線で切断した断面図であり、（ｂ）は、図２２のＢ−Ｂ線で切断した断面図である。
【図２４】図２２に続く半導体装置の製造工程を示す平面図である。
【図２５】（ａ）は、図２４のＡ−Ａ線で切断した断面図であり、（ｂ）は、図２４のＢ−Ｂ線で切断した断面図である。
【図２６】（ａ）は、図２５の（ａ）に続く半導体装置の製造工程を示す断面図であり、（ｂ）は、図２５の（ｂ）に続く半導体装置の製造工程を示す断面図である。
【図２７】（ａ）は、図２６の（ａ）に続く半導体装置の製造工程を示す断面図であり、（ｂ）は、図２６の（ｂ）に続く半導体装置の製造工程を示す断面図である。
【図２８】（ａ）は、図２７の（ａ）に続く半導体装置の製造工程を示す断面図であり、（ｂ）は、図２７の（ｂ）に続く半導体装置の製造工程を示す断面図である。
【図２９】（ａ）は、図２８の（ａ）に続く半導体装置の製造工程を示す断面図であり、（ｂ）は、図２８の（ｂ）に続く半導体装置の製造工程を示す断面図である。
【図３０】実施の形態１の変形例１における半導体チップの一部領域を拡大して示す平面図である。
【図３１】図３０のＡ−Ａ線で切断した断面図である。
【図３２】実施の形態１の変形例２における半導体チップの一部領域を拡大して示す平面図である。
【図３３】実施の形態２における半導体チップの一部領域を拡大して示す平面図である。
【図３４】図３３のＡ−Ａ線で切断した断面図である。
【図３５】実施の形態２の変形例１における半導体チップの一部領域を拡大して示す平面図である。
【図３６】図３５のＡ−Ａ線で切断した断面図である。
【図３７】実施の形態２の変形例２における半導体チップの一部領域を拡大して示す平面図である。
【発明を実施するための形態】
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１７】
（実施の形態１）
＜第１関連技術の説明＞
例えば、半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子と多層配線を形成した半導体チップと、この半導体チップを覆うように形成されたパッケージから形成されている。パッケージには、（１）半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、（２）湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、（３）半導体チップのハンドリングを容易にするといった機能や、（４）半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせ持っている。このような機能を有するパッケージには様々な種類が存在する。
【００１８】
まず、本発明者が検討した第１関連技術について、図面を参照しながら説明する。図１は、本発明者が検討した第１関連技術における半導体チップＣＨＰの外観構成を示す上面図である。図１に示すように、半導体チップＣＨＰは矩形形状をしており、半導体チップＣＨＰの表面全体にわたって突起電極であるバンプ電極ＢＭＰが形成されている。すなわち、第１関連技術において、半導体チップＣＨＰの表面には、行列状にバンプ電極が形成されている。このバンプ電極は、外部接続端子として機能する。このように構成されている半導体チップＣＨＰをパッケージングすることにより、本発明者が検討した第１関連技術における半導体装置を得ることができる。
【００１９】
図２は、本発明者が検討した第１関連技術における半導体装置の構成を示す側面図である。図２に示すように、本発明者が検討した半導体装置は、配線基板ＷＢを有し、この配線基板ＷＢの裏面（下面）に複数の半田ボールＳＢが形成されている。一方、配線基板ＷＢの表面（上面）には、半導体チップＣＨＰが搭載されている。このとき、半導体チップＣＨＰに形成されている複数のバンプ電極ＢＭＰが、配線基板ＷＢの表面に形成されている端子（図示せず）と電気的に接続されるように、半導体チップＣＨＰが配線基板ＷＢ上に配置されている。
【００２０】
そして、半導体チップＣＨＰと配線基板ＷＢの間に形成される隙間には、封止用樹脂であるアンダーフィルＵＦが充填されている。このアンダーフィルＵＦは、エポキシ樹脂である場合が多く、半導体チップＣＨＰと配線基板ＷＢとの接続信頼性を確保するために使用されている。
【００２１】
このように構成されている第１関連技術における半導体装置によれば、半導体チップＣＨＰの表面全体にアレイ状にバンプ電極ＢＭＰが形成されているため、半導体チップＣＨＰのサイズを大きくしなくても多数のバンプ電極ＢＭＰを配置できる利点がある。
【００２２】
一方、半導体チップＣＨＰを搭載する配線基板ＷＢにおいては、個々のバンプ電極ＢＭＰと電気的に接続する配線が形成される。ところが、バンプ電極ＢＭＰが半導体チップＣＨＰにアレイ状に形成されている場合、この配線の引き回しが複雑になり、多層配線を使用する必要がある。このことから、第１関連技術では、配線基板ＷＢの厚さが厚くなる結果、半導体装置の薄板化を図ることが困難になる。また、配線基板ＷＢ内に形成される配線構造が複雑になるため、配線基板ＷＢの製造コストが上昇することも懸念される。
【００２３】
＜第２関連技術の説明＞
そこで、以下に示すような第２関連技術が存在する。図３は、第２関連技術における半導体チップＣＨＰ１の平面構成を示す図である。図３において、第２関連技術における半導体チップＣＨＰ１は、ｘ方向に延在する第１辺Ｓ１と、ｙ方向に延在する第２辺Ｓ２とを有する矩形形状をしている。そして、例えば、ｘ方向に延在する第１辺Ｓ１に沿って複数のバンプ電極ＢＭＰ１が配置されているとともに、ｙ方向に延在する第２辺Ｓ２に沿って複数のバンプ電極ＢＭＰ１が配置されている。つまり、第２関連技術では、半導体チップＣＨＰ１の外周に沿って、複数のバンプ電極ＢＭＰ１が配置されていることになる。
【００２４】
この点において、図１に示す第１関連技術における半導体チップＣＨＰと異なり、図３に示す第２関連技術における半導体チップＣＨＰ１では、複数のバンプ電極ＢＭＰ１が行列状に配置されているのではなく、半導体チップＣＨＰ１の第１辺Ｓ１および第２辺Ｓ２に沿って配置されていることになる。
【００２５】
図４は、第２関連技術における半導体装置の構成を示す側面図である。図４に示すように、第２関連技術における半導体装置は、配線基板ＷＢ１を有し、この配線基板ＷＢ１の裏面（下面）に複数の半田ボールＳＢが形成されている。一方、配線基板ＷＢ１の表面（上面）には、半導体チップＣＨＰ１が搭載されている。このとき、半導体チップＣＨＰ１に形成されている複数のバンプ電極ＢＭＰ１が、配線基板ＷＢ１の表面に形成されている端子（図示せず）と電気的に接続されるように、半導体チップＣＨＰ１が配線基板ＷＢ１上に配置されている。そして、第２関連技術における半導体装置でも、半導体チップＣＨＰ１と配線基板ＷＢ１の間に形成される隙間には、封止用樹脂であるアンダーフィルＵＦが充填されている。
【００２６】
このように構成されている第２関連技術における半導体装置によれば、半導体チップＣＨＰ１の表面全体にアレイ状に複数のバンプ電極ＢＭＰ１が配置されているのではなく、半導体チップＣＨＰ１の第１辺Ｓ１および第２辺Ｓ２に沿って配置されている。
【００２７】
このため、半導体チップＣＨＰ１を搭載する配線基板ＷＢ１において、これらのバンプ電極ＢＭＰ１と電気的に接続される配線の引き回しが単純化されることになる。すなわち、第２関連技術においては、図３に示すように、半導体チップＣＨＰ１の外周部にだけバンプ電極ＢＭＰ１が存在し、半導体チップＣＨＰ１の中央部には、バンプ電極ＢＭＰ１が存在しない。したがって、第２関連技術では、外周部に形成されたバンプ電極ＢＭＰ１と接続する配線だけを形成すればよく、外周部に形成されたバンプ電極ＢＭＰ１と接続する配線を回避するために、中央部に形成されたバンプ電極ＢＭＰと接続する配線の複雑な引き回しが不要となる。
【００２８】
この結果、第２関連技術においては、第１関連技術のように、複雑な配線の引き回しに対応して、多数の多層配線を配線基板ＷＢ１に形成する必要がなくなる。このことから、第２関連技術によれば、配線構造が簡素化されるため、配線基板ＷＢ１の厚さを薄くすることができ、これによって、半導体装置の薄板化を容易に実現することが可能となる。
【００２９】
さらに、配線基板ＷＢ１内に形成される配線構造が単純化されることから、配線基板ＷＢ１の製造コストの上昇も抑制することができる。
【００３０】
ただし、第１関連技術における半導体チップＣＨＰでは、表面全体にバンプ電極ＢＭＰが配置されているのに対し、第２関連技術における半導体チップＣＨＰ１では、半導体チップＣＨＰ１の第１辺Ｓ１および第２辺Ｓ２に沿ってだけバンプ電極が配置されている。
【００３１】
したがって、第２関連技術における半導体チップＣＨＰ１では、第１関連技術における半導体チップＣＨＰに形成されているバンプ電極ＢＭＰの数と同等のバンプ電極ＢＭＰ１を形成する場合、第１関連技術に比べて、バンプ電極の形成領域が限られていることになるため、必然的に、第２関連技術における個々のバンプ電極ＢＭＰ１のサイズは、第１関連技術における個々のバンプ電極ＢＭＰのサイズよりも小さくする必要がある。
【００３２】
このことから、第２関連技術で使用されるバンプ電極ＢＭＰ１は、例えば、図２に示す半球状の半田からなるバンプ電極ＢＭＰではなく、図４に示すような柱状からなるバンプ電極ＢＭＰ１から構成される。以下に、この理由について説明する。
【００３３】
図５は、半田からなる半球状のバンプ電極ＢＭＰのサイズを小さくして、このバンプ電極ＢＭＰを配線基板ＷＢ１上に搭載する状態を示す断面図である。図５に示すように、配線基板ＷＢ１上には端子ＴＥ１が形成されており、この端子ＴＥ１上にバンプ電極ＢＭＰが搭載される。このバンプ電極ＢＭＰは、例えば、窒化シリコン膜からなる表面保護膜ＰＡＳに形成された開口部ＯＰに形成されており、バンプ電極ＢＭＰは、開口部ＯＰから露出するパッドＰＤ上に形成されている。そして、このパッドＰＤは、層間絶縁膜ＩＬ上に形成されている。
【００３４】
このとき、半球状のバンプ電極ＢＭＰの大きさを小さくすると、それとともに、半導体チップと配線基板ＷＢ１との間との隙間であるスタンドオフＡ１も小さくなってしまう。このように半導体チップと配線基板ＷＢ１との間のスタンドオフＡ１が狭くなると、隙間に充填されるアンダーフィルの充填性が低下し、アンダーフィル内にボイド（気泡）を生じる場合がある。アンダーフィル内にボイドが生じると、ボイド内に水分が侵入し、実装基板に半田実装する際の高温リフロー（例えば２４０〜２６０℃程度）によりボイド内の水分が膨張し、ボイドを起点にアンダーフィル内にクラックが発生する場合がある。さらに、バンプ電極ＢＭＰにボイドが隣接した場合、ボイド内に水分が侵入することにより、バンプ電極ＢＭＰと端子ＴＥ１との接続部が腐食を起こし、半導体チップと配線基板ＷＢ１との接続信頼性が低下するおそれがある。また、スタンドオフＡ１が小さくなると、後工程における組立の難易度が上昇し、何らの対策を施さなければ、組立工程における不良（初期不良）が増加することも懸念される。つまり、図１に示す半導体チップＣＨＰに形成されている半球状のバンプ電極ＢＭＰを、単に、小さくしただけでは、半導体チップと配線基板ＷＢ１との間とのスタンドオフＡ１が小さくなり、半導体装置の不良の増加や信頼性低下を招くことになる。
【００３５】
そこで、第２関連技術では、図５に示すような半球状のバンプ電極ＢＭＰではなく、図６に示すような柱状のバンプ電極ＢＭＰ１を採用している。図６は、柱状のバンプ電極ＢＭＰ１を配線基板ＷＢ１上に搭載する状態を示す部分断面図である。図６に示すように、配線基板ＷＢ１上には端子ＴＥ１が形成されており、この端子ＴＥ１上に柱状からなるバンプ電極ＢＭＰ１が搭載される。このバンプ電極ＢＭＰ１は、例えば、銅（Ｃｕ）からなる柱状部と、この柱状部上に形成された半田からなる接続部とから構成される。別の表現をすると、柱状のバンプ電極ＢＭＰ１は、半田からなる第1部分とその第１部分の融点よりも高い融点を有する第２部分（銅）とで構成されているともいえる。この柱状のバンプ電極ＢＭＰ１は、例えば、窒化シリコン膜からなる表面保護膜ＰＡＳに形成された開口部ＯＰに形成されており、柱状のバンプ電極ＢＭＰ１は、開口部ＯＰから露出するパッドＰＤ上に形成されている。そして、このパッドＰＤは、層間絶縁膜ＩＬ上に形成されている。
【００３６】
このように構成されている柱状のバンプ電極ＢＭＰ１では、バンプ電極ＢＭＰ１の大きさを小さくしても、銅からなる柱状部によって、半導体チップと配線基板ＷＢ１との間の隙間であるスタンドオフＡ２が、図５に示す半球状のバンプ電極ＢＭＰで接続した時のスタンドオフＡ１に比べて小さくならない（Ａ２＞Ａ１）。つまり、柱状のバンプ電極ＢＭＰ１は、半田からなる第１部分と、その第１部分（半田）の融点よりも高い融点を有する第２部分（銅）とで構成されている。この場合、半導体チップを配線基板ＷＢ１上に実装し、半導体チップのバンプ電極ＢＭＰ１と配線基板ＷＢ１上の端子ＴＥ１とを、バンプ電極ＢＭＰ１の第１部分である半田を高温（例えば２４０〜２６０℃程度）で溶融させて電気的に接続する。このとき、柱状のバンプ電極ＢＭＰ１の第２部分である銅の融点は、第１部分である半田の融点よりも高いので、高温にした時に溶融することはない。したがって、半導体チップと配線基板ＷＢ１との間の隙間であるスタンドオフＡ２が、バンプ電極ＢＭＰ１の第２部分の高さよりも小さくなることはない。
【００３７】
この結果、図６に示すような柱状のバンプ電極ＢＭＰ１を使用する場合、バンプ電極ＢＭＰ１自体の大きさを小さくしても、スタンドオフＡ２を確保できるので、アンダーフィルの充填性の低下や、半導体チップと配線基板ＷＢ１との接続信頼性の低下を抑制することができる。このことから、第２関連技術における半導体チップＣＨＰ１では、例えば、図４に示すように、柱状のバンプ電極ＢＭＰ１を使用している。
【００３８】
＜第２関連技術におけるバンプ電極の構成例＞
次に、第２関連技術で使用される柱状のバンプ電極ＢＭＰ１の構成例について説明する。図７は、第２関連技術で使用される柱状のバンプ電極ＢＭＰ１の第１構成例を示す平面図である。図７に示すように、第１構成例では、矩形形状をしたパッドＰＤが配置されており、このパッドＰＤを覆うように、図示しないポリイミド樹脂膜が形成されている。このとき、パッドＰＤに形成されているプローブ痕ＰＴＣは、ポリイミド樹脂膜で覆われている。そして、パッドＰＤ上のポリイミド樹脂膜には、開口部ＯＰ１が設けられており、この開口部ＯＰ１を介して、パッドＰＤと接続されるバンプ電極ＢＭＰ１が配置されている。
【００３９】
図８は、図７のＡ−Ａ線で切断した断面図である。図８に示すように、パッドＰＤの表面を露出するように表面保護膜ＰＡＳが形成されており、露出するパッドＰＤの表面上および表面保護膜ＰＡＳ上にポリイミド樹脂膜ＰＩが形成されている。そして、ポリイミド樹脂膜ＰＩには、開口部ＯＰ１が形成されており、この開口部ＯＰ１の底部は、パッドＰＤの表面に達している。さらに、第１構成例では、開口部ＯＰ１から露出するパッドＰＤの表面上からポリイミド樹脂膜ＰＩ上に、バリア導体膜ＢＦが形成され、このバリア導体膜ＢＦ上に銅膜ＣＦが形成されている。また、銅膜ＣＦ上には、ニッケル膜ＮＦが形成され、このニッケル膜ＮＦ上に錫−銀合金膜ＳＡが形成されている。これにより、第１構成例では、開口部ＯＰ１を介して、パッドＰＤ上に、バリア導体膜ＢＦ、銅膜ＣＦ、ニッケル膜ＮＦおよび錫−銀合金膜ＳＡからなる柱状のバンプ電極ＢＭＰ１が形成されている。
【００４０】
続いて、図９は、第２関連技術で使用される柱状のバンプ電極ＢＭＰ１の第２構成例を示す平面図である。図９に示すように、第２構成例では、矩形形状をしたパッドＰＤが配置されており、このパッドＰＤを囲むように、図示しないポリイミド樹脂膜が形成されている。そして、ポリイミド樹脂膜ＰＩには、パッドＰＤを内包する開口部ＯＰ１が形成されており、パッドＰＤ全体が開口部ＯＰ１から露出している。このため、パッドＰＤに形成されているプローブ痕ＰＴＣは、開口部ＯＰ１から露出し、さらに、パッドＰＤ上には、バンプ電極ＢＭＰ１が形成されている。
【００４１】
図１０は、図９のＡ−Ａ線で切断した断面図である。図１０に示すように、パッドＰＤの表面を露出するように表面保護膜ＰＡＳが形成されており、表面保護膜ＰＡＳ上にポリイミド樹脂膜ＰＩが形成されている。そして、ポリイミド樹脂膜ＰＩには、開口部ＯＰ１が形成されており、この開口部ＯＰ１のサイズは、表面保護膜ＰＡＳから露出するパッドＰＤの表面よりも大きくなっている。さらに、第２構成例では、パッドＰＤの表面上に、バリア導体膜ＢＦが形成され、このバリア導体膜ＢＦ上に銅膜ＣＦが形成されている。また、銅膜ＣＦ上には、ニッケル膜ＮＦが形成され、このニッケル膜ＮＦ上に錫−銀合金膜ＳＡが形成されている。これにより、第２構成例では、開口部ＯＰ１に内包されるパッドＰＤ上に、バリア導体膜ＢＦ、銅膜ＣＦ、ニッケル膜ＮＦおよび錫−銀合金膜ＳＡからなる柱状のバンプ電極ＢＭＰ１が形成されている。
【００４２】
＜第２関連技術に存在する改善の余地＞
以上のように、第２関連技術で使用される柱状のバンプ電極ＢＭＰ１には、第１構成例や第２構成例で示したバンプ電極ＢＭＰ１が存在するが、本発明者が検討したところ、これらのバンプ電極ＢＭＰ１を使用した半導体装置では、半導体装置の信頼性を向上する観点から改善の余地が存在することが判明した。以下に、この点について説明する。
【００４３】
例えば、第２関連技術では、図４に示すように、半導体チップＣＨＰ１と配線基板ＷＢ１との接続に柱状のバンプ電極ＢＭＰ１が使用される。なぜなら、第２関連技術では、半導体チップＣＨＰ１の表面全体ではなく、外周部に沿ってだけバンプ電極ＢＭＰ１が配置されるため、個々のバンプ電極ＢＭＰ１を微細化する必要がある一方、スタンドオフも確保する必要があるからである。すなわち、第２関連技術では、スタンドオフを確保しながら、微細化に対応するため、柱状のバンプ電極ＢＭＰ１が使用される。
【００４４】
ところが、微細化された柱状のバンプ電極ＢＭＰ１を使用する場合、熱サイクル耐性が劣化することが判明した。具体的には、熱サイクル試験による温度変化によって、図１１に示すように、半導体チップＣＨＰ１の中央部から外側へ放射状に向かう方向に引張応力と圧縮応力が繰り返しかかることになる。この結果、この引張応力と圧縮応力との繰り返しによって、パッドＰＤとバンプ電極ＢＭＰ１との間に大きな負荷がかかり、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度が低下するのである。
【００４５】
特に、柱状のバンプ電極ＢＭＰ１では、パッドＰＤと接触するバンプ電極ＢＭＰ１の底面積に比べて、スタンドオフを確保するため、バンプ電極ＢＭＰの高さが比較的高くなっている。このことから、引張応力と圧縮応力が繰り返し印加されると、バンプ電極ＢＭＰ１の底面積に加わる負荷が大きくなる傾向があり、これによって、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度の低下が顕在化しやすくなると考えられる。さらには、柱状のバンプ電極ＢＭＰ１では、構成材料に銅を使用しており、銅は半田に比べて硬いため、バンプ電極ＢＭＰ１自体の変形によって、応力を吸収する効果が薄れる。このことからも、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度の低下が引き起こされやすくなるものと考えられる。すなわち、柱状のバンプ電極ＢＭＰ１を使用する場合には、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度の低下を抑制する観点から改善の余地が存在するのである。
【００４６】
具体的に、図７および図８に示す第１構成例では、ポリイミド樹脂膜ＰＩに設けられた開口部ＯＰ１のサイズが小さくなっており、これによって、バンプ電極ＢＭＰ１とパッドＰＤとの接合面積が小さくなっている。また、図８に示すように、第１構成例のバンプ電極ＢＭＰ１は、ポリイミド樹脂膜ＰＩと直接接触している。この場合、熱サイクル試験による温度変化が加わると、ポリイミド樹脂膜ＰＩの線膨張係数とバンプ電極ＢＭＰ１との線膨張係数の相違から、熱サイクル試験による温度変化に起因する応力がバンプ電極ＢＭＰ１とポリイミド樹脂膜ＰＩの接触領域に加わりやすくなり、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度の低下を助長することになると考えられる。したがって、上述した第１構成例では、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度の低下を抑制する観点から改善の余地が存在することがわかる。
【００４７】
一方、図９および図１０に示す第２構成例においては、パッドＰＤ全体がポリイミド樹脂膜ＰＩに形成された開口部ＯＰ１から露出しているため、パッドＰＤ上に形成するバンプ電極ＢＭＰ１のサイズを大きくして、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度を向上させることができると考えられる。ところが、パッドＰＤには、プローブ針を押し当てて電気的特性検査が実施されるため、このプローブ針を押し当てることによりプローブ痕ＰＴＣが形成される。したがって、パッドＰＤとバンプ電極ＢＭＰ１との接合強度を向上させるために、バンプ電極ＢＭＰ１をプローブ痕ＰＴＣと平面的に重なる領域まで延在させると、かえってプローブ痕ＰＴＣに起因する凹凸形状によって、パッドＰＤとバンプ電極ＢＭＰ１の接合強度が低下するおそれが顕在化すると考えられる。したがって、第２構成例においては、バンプ電極ＢＭＰ１とパッドＰＤとの接合面積が、プローブ痕ＰＴＣによって制限されることになる。このことから、上述した第２構成例においても、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度の低下を抑制する観点から改善の余地が存在することがわかる。
【００４８】
以上のことから、第１構成例および第２構成例を採用する現状の第２関連技術には、パッドＰＤとバンプ電極ＢＭＰ１との間の接合強度の低下を抑制して、半導体装置の信頼性を向上する観点から、改善の余地が存在することがわかる。そこで、本実施の形態１では、上述した第２関連技術に存在する改善の余地に対する工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明することにする。
【００４９】
＜実施の形態１における半導体装置の構成＞
まず、本実施の形態１における半導体チップＣＨＰ１も、図３に示す第２関連技術と同様に、半導体チップＣＨＰ１は、ｘ方向に延在する第１辺Ｓ１と、ｙ方向に延在する第２辺Ｓ２とを有する矩形形状をしている。そして、例えば、ｘ方向に延在する第１辺Ｓ１に沿って複数のバンプ電極ＢＭＰ１が配置されているとともに、ｙ方向に延在する第２辺Ｓ２に沿って複数のバンプ電極ＢＭＰ１が配置されている。つまり、本実施の形態１においても、半導体チップＣＨＰ１の外周に沿って、複数のバンプ電極ＢＭＰ１が配置されていることになる。
【００５０】
また、図４に示す第２関連技術と同様に、本実施の形態１における半導体装置は、配線基板ＷＢ１を有し、この配線基板ＷＢ１の裏面に複数の半田ボールＳＢが形成されている。一方、配線基板ＷＢ１の表面には、半導体チップＣＨＰ１が搭載されている。このとき、半導体チップＣＨＰ１に形成されている複数のバンプ電極ＢＭＰ１が、配線基板ＷＢ１の表面に形成されている端子と電気的に接続されるように、半導体チップＣＨＰ１が配線基板ＷＢ１上に配置されている。そして、本実施の形態１における半導体装置でも、半導体チップＣＨＰ１と配線基板ＷＢ１の間に形成される隙間には、封止用樹脂であるアンダーフィルＵＦが充填されている。
【００５１】
次に、図１２は、本実施の形態１における半導体チップＣＨＰ１の一部を拡大して示す図である。図１２に示すように、半導体チップＣＨＰ１の第１辺Ｓ１に沿って複数のパッドＰＤがｘ方向に並んで配置されている。例えば、図１２では、第１辺Ｓ１に沿ってｘ方向に３つのパッドＰＤが並んで配置されている様子が示されている。
【００５２】
そして、複数のパッドＰＤのそれぞれは、ｘ方向に並行する一対の短辺ＳＳと、ｙ方向に並行する一対の長辺ＬＳと、を有する長方形形状をしている。すなわち、短辺ＳＳの長さをＷ１とし、長辺の長さをＷ２とした場合、複数のパッドＰＤのそれぞれにおいては、Ｗ１＜Ｗ２の関係が成立する長方形の形状をしていることになる。
【００５３】
このとき、平面視において、一対の短辺ＳＳと一対の長辺ＬＳで囲まれた領域がパッドＰＤの表面領域ＳＲを構成しており、この表面領域ＳＲには、電気的特性検査工程でプローブ針をパッドＰＤに押し当てた際に形成されるプローブ痕ＰＴＣが形成されている。この表面領域ＳＲは、パッドＰＤ上に形成された表面保護膜ＰＡＳから露出している領域である。具体的には、パッドＰＤ上に形成された表面保護膜ＰＡＳに開口部ＯＰが形成されており、この開口部ＯＰから露出するパッドＰＤの表面が表面領域ＳＲとなっている。
【００５４】
続いて、複数のパッドのそれぞれ上には、プローブ痕ＰＴＣを覆うように表面領域ＳＲの一部上に保護膜であるポリイミド樹脂膜ＰＩが形成されている。具体的には、複数のパッドＰＤが形成された半導体チップＣＨＰ１上にポリイミド樹脂膜ＰＩが形成されており、このポリイミド樹脂膜ＰＩに開口部ＯＰ１が形成されている。このとき、開口部ＯＰ１は、半導体チップＣＨＰ１の第１辺Ｓ１に沿ってｘ方向に延在するように形成されている。すなわち、開口部ＯＰ１は、複数のパッドＰＤに跨るように形成されており、この開口部ＯＰ１から、個々のパッドＰＤの他部が露出している。このことから、本実施の形態１においては、ポリイミド樹脂膜ＰＩは、個々のパッドＰＤの一部を覆い、かつ、個々のパッドＰＤの他部を露出しながら、ｘ方向に並んで配置されている複数のパッドＰＤにわたって一体的に形成されているということができる。このとき、本実施の形態１においては、パッドＰＤを構成する一対の短辺のうちの一方の短辺は、ポリイミド樹脂膜ＰＩで覆われており、一対の短辺のうちの他方の短辺は、ポリイミド樹脂膜ＰＩから露出している。
【００５５】
次に、図１２に示すように、複数のパッドＰＤのそれぞれ上には、ポリイミド樹脂膜ＰＩから露出する表面領域ＳＲの他部上からポリイミド樹脂膜ＰＩ上に乗り上げ、かつ、ｙ方向に延在するようにバンプ電極ＢＭＰ１が形成されている。このため、平面視において、本実施の形態１におけるバンプ電極ＢＭＰ１は、パッドＰＤに形成されているプローブ痕ＰＴＣと重なるように配置されていることになる。ただし、プローブ痕ＰＴＣは、ポリイミド樹脂膜ＰＩで覆われており、このポリイミド樹脂膜ＰＩ上にバンプ電極ＢＭＰ１の一部が形成されていることになるから、バンプ電極ＢＭＰ１とプローブ痕ＰＴＣの間には、ポリイミド樹脂膜ＰＩが介在し、これによって、バンプ電極ＢＭＰ１とプローブ痕ＰＴＣが直接接触することが回避されている。
【００５６】
このバンプ電極ＢＭＰ１は、半導体チップＣＨＰ１の第１辺Ｓ１に沿って、ｘ方向に並んで配置されている。そして、個々のバンプ電極ＢＭＰ１は、長方形形状をしている。具体的に、本実施の形態１におけるバンプ電極ＢＭＰ１は、ｘ方向に並行する一対の短辺と、ｙ方向に延在する一対の長辺から構成されていることになる。つまり、本実施の形態１におけるバンプ電極ＢＭＰ１では、ｙ方向の長さが、ｘ方向の長さよりも長くなっている。
【００５７】
そして、本実施の形態１においては、例えば、図１２に示すように、平面視において、複数のパッドＰＤのそれぞれ上に形成されているバンプ電極ＢＭＰ１は、複数のパッドＰＤのそれぞれに内包されている。また、本実施の形態１において、ポリイミド樹脂膜ＰＩで覆われているパッドＰＤの表面領域ＳＲの一部を被覆領域と呼び、ポリイミド樹脂膜ＰＩに形成されている開口部ＯＰ１から露出する表面領域ＳＲの他部を露出領域と呼ぶことにすると、パッドＰＤの露出領域とパッドＰＤの被覆領域は、ｙ方向に並んで配置されているということになる。
【００５８】
続いて、図１３は、図１２のＡ−Ａ線で切断した断面図である。図１３に示すように、パッドＰＤを覆うように表面保護膜ＰＡＳが形成されており、この表面保護膜ＰＡＳに開口部ＯＰが形成されている。これにより、パッドＰＤの表面は、表面保護膜ＰＡＳに形成された開口部ＯＰから露出することになる。そして、開口部ＯＰから露出したパッドＰＤ上には、柱状のバンプ電極ＢＭＰ１が形成されている。具体的に、この柱状のバンプ電極ＢＭＰ１は、開口部ＯＰから露出するパッドＰＤの表面上に形成されたバリア導体膜ＢＦと、このバリア導体膜ＢＦ上に形成された銅膜ＣＦと、銅膜ＣＦ上に形成されたニッケル膜ＮＦと、ニッケル膜ＮＦ上に形成された錫−銀合金膜（半田膜）ＳＡから構成されている。この柱状のバンプ電極ＢＭＰ１においては、例えば、図１３に示すように、バンプ電極ＢＭＰ１の高さが、バンプ電極ＢＭＰ１の幅（ｘ方向の幅）よりも大きくなっている。
【００５９】
ここで、本実施の形態１においては、図１３に示すように、柱状のバンプ電極ＢＭＰ１の幅（ｘ方向の幅）は、表面保護膜ＰＡＳに形成された開口部ＯＰの幅（ｘ方向の幅）よりも小さくなっており、柱状のバンプ電極ＢＭＰ１が開口部ＯＰに内包されている。このため、柱状のバンプ電極ＢＭＰ１と表面保護膜ＰＡＳとは、直接接触していないことになる。このことから、例えば、熱サイクル試験による温度変化が半導体チップに加わった場合でも、柱状のバンプ電極ＢＭＰ１と表面保護膜ＰＡＳとが直接接触していないため、柱状のバンプ電極ＢＭＰ１の線膨張率と、表面保護膜ＰＡＳの線膨張率の相違に起因する歪（応力）の発生を抑制することができる。この結果、本実施の形態１によれば、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度の低下を抑制することができる。
【００６０】
図１４は、図１２のＢ−Ｂ線で切断した断面図である。図１４に示すように、パッドＰＤの表面には、プローブ痕ＰＴＣが形成されており、プローブ痕ＰＴＣを含むパッドＰＤの表面領域が、表面保護膜ＰＡＳに設けられた開口部ＯＰから露出している。そして、開口部ＯＰから露出するパッドＰＤの表面領域を覆うようにポリイミド樹脂膜ＰＩが形成されており、このポリイミド樹脂膜ＰＩによって、パッドＰＤの表面に形成されたプローブ痕ＰＴＣも覆われることになる。ポリイミド樹脂膜ＰＩ上には、柱状のバンプ電極ＢＭＰ１が形成されている。この柱状のバンプ電極ＢＭＰ１は、図１３での説明と同様に、ポリイミド樹脂膜ＰＩ上に形成されたバリア導体膜ＢＦと、このバリア導体膜ＢＦ上に形成された銅膜ＣＦと、銅膜ＣＦ上に形成されたニッケル膜ＮＦと、ニッケル膜ＮＦ上に形成された錫−銀合金膜ＳＡから構成されている。
【００６１】
ここで、本実施の形態１では、図１４に示すように、パッドＰＤの表面に形成されたプローブ痕ＰＴＣがポリイミド樹脂膜ＰＩで覆われており、このポリイミド樹脂膜ＰＩ上に柱状のバンプ電極ＢＭＰ１が形成されている。したがって、パッドＰＤの表面に形成されたプローブ痕ＰＴＣと、柱状のバンプ電極ＢＭＰ１との間には、ポリイミド樹脂膜ＰＩが介在し、プローブ痕ＰＴＣと柱状のバンプ電極ＢＭＰ１が直接接触することがない。このため、本実施の形態１では、プローブ痕ＰＴＣとバンプ電極ＢＭＰ１が平面的に重なるように、柱状のバンプ電極ＢＭＰ１を配置しても、プローブ痕ＰＴＣ上にバンプ電極ＢＭＰ１が形成されることによる柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度の低下を抑制することができる。
【００６２】
次に、図１５は、図１２のＣ−Ｃ線で切断した断面図である。図１５に示すように、パッドＰＤの表面には、プローブ痕ＰＴＣが形成されており、パッドＰＤを覆うように表面保護膜ＰＡＳが形成されている。そして、この表面保護膜ＰＡＳには、開口部ＯＰが形成されており、開口部ＯＰからプローブ痕ＰＴＣを含むパッドＰＤの表面が露出している。さらに、開口部ＯＰを形成した表面保護膜ＰＡＳを覆うようにポリイミド樹脂膜ＰＩが形成されており、このポリイミド樹脂膜ＰＩによって、パッドＰＤの表面に形成されているプローブ痕ＰＴＣが覆われている。また、ポリイミド樹脂膜ＰＩには、開口部ＯＰ１が形成されており、この開口部ＯＰ１からパッドＰＤの表面領域の一部が露出している。ここで、ポリイミド樹脂膜ＰＩに形成された開口部ＯＰ１から露出するパッドＰＤの表面領域を露出領域と呼び、ポリイミド樹脂膜ＰＩで覆われているパッドＰＤの表面領域を被覆領域と呼ぶことにすると、パッドＰＤの被覆領域にプローブ痕ＰＴＣが形成されていることになる。一方、パッドＰＤの露出領域上には、柱状のバンプ電極ＢＭＰ１が形成されており、この柱状のバンプ電極ＢＭＰ１は、図１５に示すように、パッドＰＤの露出領域上からポリイミド樹脂膜ＰＩ上に乗り上げ、かつ、パッドＰＤの被覆領域上を横方向（図１２のｙ方向）に延在している。すなわち、本実施の形態１における柱状のバンプ電極ＢＭＰ１は、パッドＰＤの露出領域からパッドＰＤの被覆領域にわたって形成されていることになる。このバンプ電極ＢＭＰ１は、図１３での説明と同様に、パッドＰＤの露出領域上からパッドＰＤの被覆領域であるポリイミド樹脂膜ＰＩ上にわたって形成されたバリア導体膜ＢＦと、このバリア導体膜ＢＦ上に形成された銅膜ＣＦと、銅膜ＣＦ上に形成されたニッケル膜ＮＦと、ニッケル膜ＮＦ上に形成された錫−銀合金膜ＳＡから構成されている。
【００６３】
ここで、本実施の形態１において、図１５に示すように、柱状のバンプ電極ＢＭＰ１は、パッドＰＤの露出領域でパッドＰＤと直接接触するとともに、パッドＰＤの被覆領域まで延在してポリイミド樹脂膜ＰＩ上にまで形成されている。この結果、本実施の形態１における柱状のバンプ電極ＢＭＰ１によれば、図１２に示すｙ方向の幅を大きくすることができ、これによって、柱状のバンプ電極ＢＭＰ１の底面積を大きくすることができる。このことは、柱状のバンプ電極ＢＭＰ１の接合強度が高まることを意味する。したがって、本実施の形態１によれば、熱サイクル試験による温度変化が半導体チップに加わった場合でも、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度の低下を抑制することができる。
【００６４】
特に、本実施の形態１では、図１５に示すように、プローブ痕ＰＴＣに起因する接合強度の低下を招くことなく、パッドＰＤに形成されたプローブ痕ＰＴＣと平面的に重なる領域までバンプ電極ＢＭＰ１のサイズを大きくすることができる。なぜなら、図１５に示すように、パッドＰＤに形成されたプローブ痕ＰＴＣは、ポリイミド樹脂膜ＰＩで覆われており、バンプ電極ＢＭＰ１は、プローブ痕ＰＴＣを覆うポリイミド樹脂膜ＰＩ上を延在するように構成されているからである。つまり、本実施の形態１では，プローブ痕ＰＴＣをポリイミド樹脂膜ＰＩで被覆することにより、プローブ痕ＰＴＣ上にバンプ電極ＢＭＰ１が形成されることを回避しており、この結果、プローブ痕ＰＴＣが形成されている領域を超えて、柱状のバンプ電極ＢＭＰ１を延在させることができるのである。これにより、本実施の形態１では、柱状のバンプ電極ＢＭＰ１の底面積を充分に大きくすることができ、これによって、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの接合強度を大幅に向上させることができるのである。
【００６５】
なお、寸法の一例について説明すると、例えば、パッドＰＤの平面サイズは、５０μｍ×１００μｍであり、開口部ＯＰのサイズは、４５μｍ×９５μｍである。また、ポリイミド樹脂膜ＰＩに形成される開口部ＯＰ１は、開口幅（ｙ方向の幅）が５０μｍのスリット形状をしており、柱状のバンプ電極ＢＭＰ１のサイズは、４０μｍ×８０μｍである。さらに、パッドＰＤの厚さは、２．０８μｍであり、表面保護膜ＰＡＳの厚さは、１．１μｍである。また、ポリイミド樹脂膜ＰＩの厚さは、５μｍである。柱状のバンプ電極ＢＭＰ１を構成するバリア導体膜ＢＦの厚さは、０．１μｍ、銅膜ＣＦの厚さは、３０μｍ、ニッケル膜ＮＦの厚さは、３μｍ、錫−銀合金膜ＳＡの厚さは、１０μｍである。
【００６６】
＜実施の形態１の特徴＞
本実施の形態１における第１特徴点は、例えば、図１２および図１５に示すように、パッドＰＤ上の一部をポリイミド樹脂膜ＰＩで覆う被覆領域と、ポリイミド樹脂膜ＰＩに形成された開口部ＯＰ１から露出するパッドＰＤの露出領域とを形成し、このパッドＰＤの露出領域上から被覆領域であるポリイミド樹脂膜ＰＩ上に乗り上げて延在する柱状のバンプ電極ＢＭＰ１を設ける点にある。これにより、本実施の形態１によれば、柱状のバンプ電極ＢＭＰ１の底面積を大きくすることができる。この結果、本実施の形態１によれば、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの接合強度を大幅に向上させることができる。
【００６７】
特に、本実施の形態１では、パッドＰＤに形成されたプローブ痕ＰＴＣをポリイミド樹脂膜ＰＩで覆い、このポリイミド樹脂膜ＰＩ上にまでバンプ電極ＢＭＰ１を延在させることにより、パッドＰＤに形成されたプローブ痕ＰＴＣに直接接触することなく、プローブ痕ＰＴＣと平面的に重なる領域にまで柱状のバンプ電極ＢＭＰ１を延在させることができる。つまり、本実施の形態１では、プローブ痕ＰＴＣをポリイミド樹脂膜ＰＩで覆うことによって、パッドＰＤに形成されたプローブ痕ＰＴＣに関係なく、バンプ電極ＢＭＰ１の幅を大きくすることができるため、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの接合強度を大幅に向上させることができる。
【００６８】
さらに、上述した第１特徴点に関連した本実施の形態１に特有の特徴は、例えば、図１２に示すように、柱状のバンプ電極ＢＭＰ１のｙ方向の幅を長くする点にある。つまり、本実施の形態１では、図１２に示すように、半導体チップＣＨＰ１の第１辺Ｓ１に交差するｙ方向のバンプ電極ＢＭＰ１の幅を長くしている。これにより、熱サイクル試験による温度変化が半導体チップに加わった場合でも、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度を効果的に向上することができる。
【００６９】
以下に、この理由について説明する。例えば、熱サイクル試験による温度変化によって、半導体チップＣＨＰ１には、引張応力や圧縮応力が加わることになるが、これらの応力は、図１１に示すように、主に、半導体チップＣＨＰ１の中心から外側に向かう方向に発生する。すなわち、図１２でいえば、ｙ方向に応力が発生することになる。したがって、本実施の形態１のように、柱状のバンプ電極ＢＭＰ１のｙ方向の長さを長くすればするほど、半導体チップＣＨＰ１の中心から外側に向かう方向の応力に対して、バンプ電極ＢＭＰ１の接合強度を向上させることができるのである。このことから、本実施の形態１では、熱サイクル試験に起因する応力が、半導体チップＣＨＰ１の中心から外側に向かう方向に発生する点に着目して、この応力に対する耐性を高めるため、柱状のバンプ電極ＢＭＰのｙ方向の長さを長くしているのである。言い換えれば、本実施の形態１では、柱状のバンプ電極ＢＭＰ１のｘ方向の幅は大きくしていない。これば、ｘ方向においては、熱サイクル試験の温度変化に起因する応力が発生しにくく、ｘ方向では、バンプ電極ＢＭＰ１の接合強度を向上させる必要性が乏しいからである。さらには、バンプ電極ＢＭＰ１のｘ方向の幅を大きくすると、ｘ方向に並んで配置される複数のバンプ電極ＢＭＰ１の数を確保することができなくなるため、バンプ電極ＢＭＰ１の微細化に対応して、本実施の形態１では、ｘ方向のバンプ電極ＢＭＰ１の幅は大きくしていないのである。
【００７０】
すなわち、本実施の形態１によれば、バンプ電極ＢＭＰ１のｘ方向の幅は変化させずに、ｙ方向の幅だけを長くしている点に特徴があるともいうことができる。これにより、本実施の形態１によれば、熱サイクル試験の温度変化に起因するｙ方向の応力に対するバンプ電極ＢＭＰ１の接合強度を向上させることができ、かつ、ｘ方向については、バンプ電極ＢＭＰ１の微細化に対応することができる。つまり、本実施の形態１によれば、バンプ電極ＢＭＰ１の微細化を図りながら、応力耐性を高めるために必要最小限の工夫を施すことにより、ｙ方向におけるバンプ電極ＢＭＰ１とパッドＰＤとの接合強度の向上を図りながら、ｘ方向におけるバンプ電極ＢＭＰ１の微細化を図っているのである。このように、本実施の形態１によれば、バンプ電極ＢＭＰ１の微細化と接合強度の向上の両立を図ることができる点で有益な技術的思想であるということができる。
【００７１】
続いて、本実施の形態１における第２特徴点は、例えば，図１２に示すように、ポリイミド樹脂膜ＰＩに形成された開口部ＯＰ１が複数のパッドＰＤにわたって一体的に形成されている点にある。これにより、フォトリソグラフィ技術でポリイミド樹脂膜ＰＩに形成する開口部ＯＰ１の解像精度を緩和することができる。
【００７２】
例えば、複数のパッドＰＤを一体的に覆うポリイミド樹脂膜ＰＩにおいて、複数のパッドＰＤのそれぞれ毎に、開口部ＯＰ１を形成することが考えられる。ところが、バンプ電極ＢＭＰ１のｘ方向の幅は、微細化によって小さくなっていることから、複数のパッドＰＤのそれぞれ毎に形成される開口部ＯＰ１のｘ方向の幅も小さくなり、この幅がポリイミド樹脂膜ＰＩのフォトリソグラフィ技術の解像限界以下になることも考えられる。この場合、開口部ＯＰ１の形成を良好に行なうことが困難になると考えられる。
【００７３】
これに対し、例えば、図１２に示す本実施の形態１のように、複数のパッドＰＤにわたる開口部ＯＰ１をポリイミド樹脂膜ＰＩに形成する場合、バンプ電極ＢＭＰ１のｘ方向の幅に関係なく、開口部ＯＰ１はｘ方向に延在して大きくなっている。このことは、たとえ、個々のバンプ電極ＢＭＰ１のｘ方向の幅が小さくなったとしても、ｘ方向に延在する開口部ＯＰ１の形成には影響を与えないことを意味する。このため、本実施の形態１にように、開口部ＯＰ１を複数のパッドＰＤにわたって一体的に形成する場合には、ポリイミド樹脂膜ＰＩに対するフォトリソグラフィ技術の解像限界は問題点として顕在化することはなく、解像限界よりも充分大きなマージンを持って、ポリイミド樹脂膜ＰＩに開口部ＯＰ１を形成できる利点が得られる。すなわち、本実施の形態１によれば、フォトリソグラフィ技術の解像限界に左右されずに良好な開口部ＯＰ１をポリイミド樹脂膜ＰＩに形成できる利点が得られるのである。
【００７４】
＜実施の形態１における半導体装置の製造方法＞
本実施の形態１における半導体装置は、上記のように構成されており、以下にその製造方法について図面を参照しながら説明することにする。
【００７５】
まず、図１６に示すように、半導体基板（半導体ウェハ）のチップ領域に、複数のパッドＰＤを形成する。図１６では、ｘ方向に並んで形成される複数のパッドＰＤが示されており、複数のパッドＰＤのそれぞれは、ｘ方向に並行する一対の短辺ＳＳと、ｙ方向に並行する一対の長辺ＬＳとを有し、一対の短辺ＳＳと一対の長辺ＬＳで囲まれる表面領域ＳＲを備える長方形形状をしている。
【００７６】
図１７（ａ）は、図１６のＡ−Ａ線で切断した断面図であり、図１７（ｂ）は、図１６のＢ−Ｂ線で切断した断面図である。図１７（ａ）および図１７（ｂ）に示すように、例えば、酸化シリコン膜や、酸化シリコン膜よりも誘電率の低い低誘電率膜からなる層間絶縁膜ＩＬの最上層にパッドＰＤを形成する。このパッドＰＤは、例えば、以下のようにして形成することができる。つまり、層間絶縁膜ＩＬ上に、スパッタリング法を使用することにより、チタン（Ｔｉ）膜や窒化チタン（ＴｉＮ）膜やこれらの積層膜を形成し、この膜上にアルミニウム（Ａｌ）膜を形成する。その後、アルミニウム膜上に、スパッタリング法を使用することにより、チタン（Ｔｉ）膜や窒化チタン（ＴｉＮ）膜やこれらの積層膜を形成する。例えば、これらの膜の膜厚の一例としては、下層からチタン膜の膜厚が０．０２μｍ、窒化チタン膜の膜厚が０．０５μｍ、アルミニウム膜の膜厚が２μｍ、窒化チタン膜の膜厚が０．０１μｍである。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜をパターニングしてパッドＰＤを形成する。
【００７７】
なお、図示は省略するが、層間絶縁膜ＩＬの下層には、多層配線およびＭＯＳＦＥＴに代表される半導体素子が形成されている。
【００７８】
次に、図１８に示すように、複数のパッドＰＤを覆う表面保護膜ＰＡＳを形成し、複数のパッドＰＤのそれぞれの表面領域ＳＲを露出する開口部ＯＰを表面保護膜ＰＡＳに形成する。図１９（ａ）は、図１８のＡ−Ａ線で切断した断面図であり、図１９（ｂ）は、図１８のＢ−Ｂ線で切断した断面図である。図１９（ａ）および図１９（ｂ）に示すように、パッドＰＤを形成した層間絶縁膜ＩＬ上に、例えば、酸化シリコン膜（ＳｉＯ２膜）、窒化シリコン膜（ＳｉＮ膜）、酸窒化シリコン膜（ＳｉＯＮ膜）または、これらの積層膜からなる表面保護膜ＰＡＳを形成する。この表面保護膜ＰＡＳは、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用することにより形成することができる。
【００７９】
例えば、これらの膜の膜厚の一例としては、酸化シリコン膜の膜厚が０．１μｍ、窒化シリコン膜の膜厚が１μｍである。
【００８０】
そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳをパターニングして、パッドＰＤの表面を露出する開口部ＯＰを形成する。
【００８１】
続いて、開口部ＯＰから露出するパッドＰＤの表面にプローブ針を押し当てることにより、ＭＯＳＦＥＴを含む半導体素子と多層配線から構成される集積回路の電気的特性検査を実施する。このテスト工程において、例えば、図２０に示すように、複数のパッドＰＤのそれぞれの表面領域ＳＲにプローブ痕ＰＴＣが形成される。図２１（ａ）は、図２０のＡ−Ａ線で切断した断面図であり、図２１（ｂ）は、図２０のＢ−Ｂ線で切断した断面図である。図２１（ａ）においては、プローブ痕ＰＴＣが形成されていない領域での断面図であるため、パッドＰＤ上にプローブ痕ＰＴＣが形成されていないが、図２１（ｂ）においては、プローブ痕ＰＴＣを含む領域での断面図であるため、パッドＰＤ上にプローブ痕ＰＴＣが形成されていることがわかる。
【００８２】
その後、図２２に示すように、複数のパッドＰＤを形成した半導体基板の主面に感光性のポリイミド樹脂膜ＰＩを形成する。これにより、複数のパッドＰＤは、ポリイミド樹脂膜ＰＩで覆われることになる。図２３（ａ）は、図２２のＡ−Ａ線で切断した断面図であり、図２３（ｂ）は、図２２のＢ−Ｂ線で切断した断面図である。図２３（ａ）および図２３（ｂ）に示すように、開口部ＯＰから露出するパッドＰＤ上から表面保護膜ＰＡＳ上にわたってポリイミド樹脂膜ＰＩが形成されていることがわかる。特に、図２３（ｂ）に示すように、パッドＰＤに形成されたプローブ痕ＰＴＣもポリイミド樹脂膜ＰＩで覆われていることがわかる。
【００８３】
次に、図２４に示すように、フォトリソグラフィ技術を使用することにより、ポリイミド樹脂膜ＰＩに開口部ＯＰ１を形成する。このとき、本実施の形態１では、開口部ＯＰ１を複数のパッドＰＤにわたって一体的に形成している。したがって、ポリイミド樹脂膜ＰＩに対するフォトリソグラフィ技術の解像限界は問題点として顕在化することはなく、解像限界よりも充分大きなマージンを持って、ポリイミド樹脂膜ＰＩに開口部ＯＰ１を形成することができる。すなわち、本実施の形態１によれば、フォトリソグラフィ技術の解像限界に左右されずに良好な開口部ＯＰ１をポリイミド樹脂膜ＰＩに形成できる。
【００８４】
図２４に示すように、開口部ＯＰ１は、複数のパッドＰＤのそれぞれの一部領域を覆い、かつ、複数のパッドＰＤのそれぞれの他部領域を露出するように形成される。特に、本明細書では、パッドＰＤの表面領域のうち、ポリイミド樹脂膜ＰＩで覆われている領域を被覆領域ＣＲとし、ポリイミド樹脂膜ＰＩから露出している領域を露出領域ＥＲとしている。図２４に示すように、パッドＰＤに形成されているプローブ痕ＰＴＣは、ポリイミド樹脂膜ＰＩで覆われていることがわかる。
【００８５】
図２５（ａ）は、図２４のＡ−Ａ線で切断した断面図であり、図２５（ｂ）は、図２４のＢ−Ｂ線で切断した断面図である。図２５（ａ）では、パッドＰＤの露出領域に対応した断面図であるため、パッドＰＤ上に形成されていたポリイミド樹脂膜ＰＩが除去されていることがわかる。一方、図２５（ｂ）は、パッドＰＤの露出領域と被覆領域をともに含む断面図であることから、パッドＰＤ上にポリイミド樹脂膜ＰＩに形成された開口部ＯＰ１が形成されていることがわかる。特に、図２５（ｂ）においては、パッドＰＤに形成されているプローブ痕ＰＴＣがポリイミド樹脂膜ＰＩで覆われていることがわかる。
【００８６】
ポリイミド樹脂膜ＰＩに開口部ＯＰ１を形成した後、ポリイミド樹脂膜ＰＩは、熱焼成することにより、イミド化される。この熱焼成は、例えば、窒素雰囲気中で、３７５℃の温度で１時間加熱することにより実施される。なお、ポリイミド樹脂膜ＰＩの膜厚は、熱焼成後の膜厚が、例えば、５μｍとなるように、ポリイミド樹脂膜ＰＩの塗布時の膜厚が設定される。
【００８７】
続いて、図２６〜図２９を用いて、柱状のバンプ電極ＢＭＰ１を形成する工程について説明するが、図２６〜図２９においては、例えば、図２４のＡ−Ａ線で切断した断面図と、図２４のＢ−Ｂ線で切断した断面図を使用して説明することにする。
【００８８】
図２６（ａ）では、開口部ＯＰから露出するパッドＰＤの表面上から表面保護膜ＰＡＳ上にバリア導体膜ＢＦを形成し、このバリア導体膜ＢＦ上に、例えば、銅膜ＣＦからなるシード層ＣＬを形成する。そして、シード層ＣＬ上にレジスト膜ＦＲを形成し、このレジスト膜ＦＲをパターニングする。レジスト膜ＦＲのパターニングは、バンプ電極形成領域にレジスト膜ＦＲが残存しないように行われる。この工程を、図２６（ｂ）で見ると、ポリイミド樹脂膜ＰＩから露出するパッドＰＤの表面上からポリイミド樹脂膜ＰＩ上に乗り上げるようにバリア導体膜ＢＦを形成し、このバリア導体膜ＢＦ上に、例えば、銅膜ＣＦからなるシード層ＣＬを形成する。そして、シード層ＣＬ上にパターニングしたレジスト膜ＦＲを形成する。
【００８９】
このとき、バリア導体膜ＢＦは、例えば、チタン膜、チタンタングステン（ＴｉＷ）膜、窒化チタン膜や、これらの積層膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、シード層ＣＬを構成する銅膜も、例えば、スパッタリング法を使用することにより形成することができる。
【００９０】
なお、膜厚の一例としては、バリア導体膜ＢＦであるチタン膜の膜厚は、０．１μｍであり、シード層ＣＬを構成する銅膜ＣＦの膜厚は、０．３μｍである。
【００９１】
次に、図２７（ａ）および図２７（ｂ）に示すように、バリア導体膜ＢＦを電極とした電解めっき法により、レジスト膜ＦＲに設けられた開口部内に銅膜ＣＦを形成し、この銅膜ＣＦ上にニッケル膜ＮＦを形成し、このニッケル膜ＮＦ上に錫−銀合金膜ＳＡを形成する。このとき、錫−銀合金膜ＳＡに代えて錫膜を形成してもよい。
【００９２】
なお、膜厚の一例としては、銅膜ＣＦの膜厚は、３０μｍ、ニッケル膜ＮＦの膜厚は、３μｍ、錫−銀合金膜ＳＡの膜厚は、８μｍである。
【００９３】
続いて、図２８（ａ）および図２８（ｂ）に示すように、例えば、酸素プラズマによるアッシングや、薬液によるエッチングや、これらの組み合わせによって、パターニングしたレジスト膜ＦＲを除去する。その後、図２９（ａ）および図２９（ｂ）に示すように、露出しているシード層ＣＬを硫酸と過酸化水素水の混合液（ＳＰＭ）で除去し、さらに、露出しているバリア導体膜ＢＦをフッ酸などで除去する。このとき、柱状のバンプ電極ＢＭＰ１が形成されているバンプ電極形成領域では、銅膜ＣＦがマスクとなることにより、バリア導体膜ＢＦは残存し、バンプ電極形成領域以外の領域では、バリア導体膜ＢＦが除去される。
【００９４】
その後、柱状のバンプ電極ＢＭＰ１の最上層に形成された錫−銀合金膜ＳＡをリフローすることにより凝集する。リフローは、例えば、蟻酸により、錫−銀合金膜ＳＡの表面を還元しながら、高温（２６０℃）に加熱することにより実施される。なお、リフロー後の錫−銀合金膜ＳＡの中心部の膜厚は、例えば、１０μｍとなるように調整される。
【００９５】
以上のようにして、例えば、図１２〜図１５で示される本実施の形態１における半導体装置を製造することができる。
【００９６】
＜変形例１＞
次に、本実施の形態１における半導体装置の変形例１について説明する。図３０は、本変形例１における半導体チップＣＨＰ１の一部領域を拡大して示す平面図である。図３０に示す半導体チップＣＨＰ１の構成は、図１２に示す半導体チップＣＨＰ１の構成とほぼ同様であるため、相違点を中心に説明する。
【００９７】
図３０において、本変形例１の特徴は、パッドＰＤ上に形成されているバンプ電極ＢＭＰ１が、平面視において、パッドＰＤからはみ出している点にある。具体的に、図３０に示すように、本変形例１におけるバンプ電極ＢＭＰ１は、ｘ方向に並行する一対の短辺と、ｙ方向に並行する一対の長辺を有する矩形形状をしており、長辺の長さが、図１２に示すバンプ電極ＢＭＰ１よりも長くなっている。
【００９８】
より詳細には、本変形例１におけるバンプ電極ＢＭＰ１においては、一対の短辺のうち、被覆領域ＣＲ側の短辺に対応する第１端部ＯＥ１が、平面視において、パッドＰＤの外側にはみ出している。すなわち、本変形例１では、平面視において、複数のパッドＰＤのそれぞれ上に形成されているバンプ電極ＢＭＰ１の被覆領域ＣＲ側の第１端部ＯＥ１は、複数のパッドＰＤのそれぞれからはみ出していることになる。つまり、本変形例１では、バンプ電極ＢＭＰ１のｙ方向の長さが、パッドＰＤのｙ方向の長さよりも長くなっている。一方、本変形例１では、平面視において、複数のパッドＰＤのそれぞれ上に形成されているバンプ電極ＢＭＰ１の露出領域ＥＲ側の第２端部ＯＥ２は、複数のパッドＰＤのそれぞれに内包されている。
【００９９】
図３１は、図３０のＡ−Ａ線で切断した断面図である。図３１に示すように、バンプ電極ＢＭＰ１の第１端部ＯＥ１は、パッドＰＤの右端部からはみ出していることがわかる。一方、バンプ電極ＢＭＰ１の第２端部ＯＥ２は、パッドＰＤの左端部よりも内側に存在することがわかる。
【０１００】
このように構成されている本変形例１における半導体チップＣＨＰ１によれば、前記実施の形態１よりも、ポリイミド樹脂膜ＰＩ上に形成されるバンプ電極ＢＭＰ１の底面積が大きくなり、これによって、バンプ電極ＢＭＰ１の接合強度がさらに向上することになる。したがって、本変形例１によれば、熱サイクル試験による温度変化が半導体チップＣＨＰ１に加わった場合でも、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度を効果的に向上することができる。
【０１０１】
＜変形例２＞
続いて、図３２は、本変形例２における半導体チップＣＨＰ１の一部領域を拡大して示す平面図である。図３２において、本変形例２の特徴は、バンプ電極ＢＭＰ１の平面形状が楕円形状をしている点にある。すなわち、図１２に示す前記実施の形態１におけるバンプ電極ＢＭＰ１の平面形状は、一対の短辺と一対の長辺を有する長方形形状をしていたが、バンプ電極ＢＭＰ１の平面形状は、これに限らず、例えば、図３２に示す本変形例２におけるバンプ電極ＢＭＰ１のように、平面形状が楕円形状をしていてもよい。この場合においても、バンプ電極ＢＭＰ１の一部がポリイミド樹脂膜ＰＩに乗り上げることにより、プローブ痕ＰＴＣとの直接接触を回避しながら、バンプ電極ＢＭＰ１の底面積を大きくすることができる結果、バンプ電極ＢＭＰ１の接合強度を向上することができる。
【０１０２】
以上のことから、本変形例２のようにバンプ電極ＢＭＰ１の平面形状が楕円形状をしている場合であっても、熱サイクル試験による温度変化が半導体チップＣＨＰ１に加わった際、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度を効果的に向上することができる。
【０１０３】
なお、寸法の一例について説明すると、例えば、パッドＰＤの平面サイズは、５０μｍ×１００μｍであり、開口部ＯＰのサイズは、４５μｍ×９５μｍである。また、ポリイミド樹脂膜ＰＩに形成される開口部ＯＰ１は、開口幅（ｙ方向の幅）が５０μｍのスリット形状をしている。さらに、バンプ電極ＢＭＰ１の平面形状は、短軸が４０μｍで、長軸が８０μｍの楕円形状をしており、ポリイミド樹脂膜ＰＩに乗り上げていない部分の長軸方向の長さは、４０μｍとなっている。
【０１０４】
（実施の形態２）
図３３は、本実施の形態２における半導体チップＣＨＰ１の一部領域を拡大して示す平面図である。図３３に示す半導体チップＣＨＰ１の構成は、図１２に示す半導体チップＣＨＰ１の構成とほぼ同様であるため、相違点を中心に説明する。
【０１０５】
図３３において、本実施の形態２の特徴は、パッドＰＤを覆うポリイミド樹脂膜ＰＩに開口部ＯＰ１が設けられており、開口部ＯＰ１から露出するパッドＰＤの露出領域ＥＲが、平面視において、ポリイミド樹脂膜ＰＩで覆われたパッドＰＤの第１被覆領域ＣＲ１と第２被覆領域ＣＲ２で挟まれている点にある。そして、図３３に示すように、平面視において、第２被覆領域ＣＲ２、露出領域ＥＲ、および、第１被覆領域ＣＲ１は、この順でｙ方向に並んで配置されている。このとき、本実施の形態２においては、パッドＰＤを構成する一対の短辺が、ともに、ポリイミド樹脂膜ＰＩで覆われている。
【０１０６】
このように構成された第２被覆領域ＣＲ２、露出領域ＥＲ、および、第１被覆領域ＣＲ１上にわたってバンプ電極ＢＭＰ１が形成されており、第１被覆領域ＣＲ１上では、平面視において、複数のパッドＰＤのそれぞれ上に形成されているバンプ電極ＢＭＰ１の第１被覆領域ＣＲ１側の第１端部ＯＥ１が、複数のパッドＰＤのそれぞれに内包されている。一方、第２被覆領域ＣＲ２上では、平面視において、複数のパッドＰＤのそれぞれ上に形成されているバンプ電極ＢＭＰ１の第２被覆領域ＣＲ２側の第２端部ＯＥ２が、複数のパッドＰＤのそれぞれからはみ出している。
【０１０７】
図３４は、図３３のＡ−Ａ線で切断した断面図である。図３４に示すように、バンプ電極ＢＭＰ１の第１端部ＯＥ１は、パッドＰＤの右端部よりも内側に存在することがわかる。一方、バンプ電極ＢＭＰ１の第２端部ＯＥ２は、パッドＰＤの左端部から外側にはみ出していることがわかる。そして、本実施の形態２では、パッドＰＤからはみ出しているバンプ電極ＢＭＰ１の下層に、ポリイミド樹脂膜ＰＩが形成されており、バンプ電極ＢＭＰ１がパッドＰＤからはみ出したことによる下層の層間絶縁膜へ与えるダメージを抑制している。
【０１０８】
特に、層間絶縁膜として、酸化シリコン膜よりも誘電率の低い低誘電率膜を使用する場合には、バンプ電極ＢＭＰ１がパッドＰＤからはみ出したことによるダメージが懸念される。しかし、本実施の形態２では、パッドＰＤからはみ出したバンプ電極ＢＭＰ１の下層にポリイミド樹脂膜ＰＩが形成されており、このポリイミド樹脂膜ＰＩがダメージ吸収する緩衝材として機能することから、例えば、ダメージを受けやすい低誘電率膜から層間絶縁膜を形成する場合であっても、バンプ電極ＢＭＰ１をパッドＰＤからはみ出して形成することによる影響を低減することができる。
【０１０９】
このように構成されている本実施の形態２における半導体チップＣＨＰ１によれば、前記実施の形態１よりも、ポリイミド樹脂膜ＰＩ上に形成されるバンプ電極ＢＭＰ１の底面積が大きくなり、これによって、バンプ電極ＢＭＰ１の接合強度がさらに向上することになる。したがって、本実施の形態２によれば、熱サイクル試験による温度変化が半導体チップＣＨＰ１に加わった場合でも、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度を効果的に向上することができる。
【０１１０】
なお、寸法の一例について説明すると、例えば、パッドＰＤの平面サイズは、５０μｍ×１００μｍであり、開口部ＯＰのサイズは、４５μｍ×９５μｍである。また、ポリイミド樹脂膜ＰＩに形成される開口部ＯＰ１は、開口幅（ｙ方向の幅）が４０μｍのスリット形状をしており、柱状のバンプ電極ＢＭＰ１のサイズは、４０μｍ×１００μｍである。
【０１１１】
＜変形例１＞
次に、本実施の形態２における半導体装置の変形例１について説明する。図３５は、本変形例１における半導体チップＣＨＰ１の一部領域を拡大して示す平面図である。図３５に示す半導体チップＣＨＰ１の構成は、図３３に示す半導体チップＣＨＰ１の構成とほぼ同様であるため、相違点を中心に説明する。
【０１１２】
図３５において、本変形例１の特徴は、パッドＰＤ上に形成されているバンプ電極ＢＭＰ１の両端部が、平面視において、パッドＰＤからはみ出している点にある。具体的に、図３５に示すように、本変形例１におけるバンプ電極ＢＭＰ１は、ｘ方向に並行する一対の短辺と、ｙ方向に並行する一対の長辺を有する矩形形状をしており、長辺の長さが、図３３に示すバンプ電極ＢＭＰ１よりも長くなっている。
【０１１３】
より詳細には、本変形例１におけるバンプ電極ＢＭＰ１においては、一対の短辺のうち、第１被覆領域ＣＲ１側の短辺に対応する第１端部ＯＥ１が、平面視において、パッドＰＤの外側にはみ出している。さらに、本変形例１では、一対の短辺のうち、第２被覆領域ＣＲ２側の短辺に対応する第２端部ＯＥ２も、平面視において、パッドＰＤの外側にはみ出している。
【０１１４】
すなわち、本変形例１では、平面視において、複数のパッドＰＤのそれぞれ上に形成されているバンプ電極ＢＭＰ１の第１被覆領域ＣＲ１側の第１端部ＯＥ１とともに、バンプ電極ＢＭＰ１の第２被覆領域ＣＲ２側の第２端部ＯＥ２も、複数のパッドＰＤのそれぞれからはみ出していることになる。このことから、本変形例１では、図３３に示す前記実施の形態２に比べて、さらに、バンプ電極ＢＭＰ１のｙ方向の長さが、パッドＰＤのｙ方向の長さよりも長くなっている。
【０１１５】
図３６は、図３５のＡ−Ａ線で切断した断面図である。図３６に示すように、バンプ電極ＢＭＰ１の第１端部ＯＥ１は、パッドＰＤの右端部からはみ出しており、かつ、バンプ電極ＢＭＰ１の第２端部ＯＥ２は、パッドＰＤの左端部からはみ出していることがわかる。
【０１１６】
このように構成されている本変形例１における半導体チップＣＨＰ１によれば、前記実施の形態２よりも、ポリイミド樹脂膜ＰＩ上に形成されるバンプ電極ＢＭＰ１の底面積が大きくなり、これによって、バンプ電極ＢＭＰ１の接合強度がさらに向上することになる。したがって、本変形例１によれば、熱サイクル試験による温度変化が半導体チップＣＨＰ１に加わった場合でも、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度を効果的に向上することができる。
【０１１７】
＜変形例２＞
続いて、図３７は、本変形例２における半導体チップＣＨＰ１の一部領域を拡大して示す平面図である。図３７において、本変形例２の特徴は、バンプ電極ＢＭＰ１の平面形状が楕円形状をしている点にある。すなわち、図３３に示す前記実施の形態２におけるバンプ電極ＢＭＰ１の平面形状は、一対の短辺と一対の長辺を有する長方形形状をしていたが、バンプ電極ＢＭＰ１の平面形状は、これに限らず、例えば、図３７に示す本変形例２におけるバンプ電極ＢＭＰ１のように、平面形状が楕円形状をしていてもよい。
【０１１８】
この場合においても、バンプ電極ＢＭＰ１の一部が第１被覆領域ＣＲ１に形成されているポリイミド樹脂膜ＰＩに乗り上げて、プローブ痕ＰＴＣとの直接接触を回避しながら、かつ、第２被覆領域ＣＲ２に形成されているポリイミド樹脂膜ＰＩ上にも、バンプ電極ＢＭＰ１の一部が乗り上げることにより、バンプ電極ＢＭＰ１の底面積を大きくすることができる。この結果、バンプ電極ＢＭＰ１の接合強度を向上することができる。
【０１１９】
以上のことから、本変形例２のようにバンプ電極ＢＭＰ１の平面形状が楕円形状をしている場合であっても、熱サイクル試験による温度変化が半導体チップＣＨＰ１に加わった際、柱状のバンプ電極ＢＭＰ１とパッドＰＤとの間の接合強度を効果的に向上することができる。
【０１２０】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０１２１】
Ａ１  スタンドオフ
Ａ２  スタンドオフ
ＢＦ  バリア導体膜
ＢＭＰ  バンプ電極
ＢＭＰ１  バンプ電極
ＣＦ  銅膜
ＣＨＰ  半導体チップ
ＣＨＰ１  半導体チップ
ＣＬ  シード層
ＣＲ  被覆領域
ＣＲ１  第１被覆領域
ＣＲ２  第２被覆領域
ＥＲ  露出領域
ＦＲ  レジスト膜
ＩＬ  層間絶縁膜
ＬＳ  長辺
ＮＦ  ニッケル膜
ＯＥ１  第１端部
ＯＥ２  第２端部
ＯＰ  開口部
ＯＰ１  開口部
ＰＡＳ  表面保護膜
ＰＤ  パッド
ＰＩ  ポリイミド樹脂膜
ＰＴＣ  プローブ痕
ＳＡ  錫−銀合金膜
ＳＢ  半田ボール
ＳＲ  表面領域
ＳＳ  短辺
Ｓ１  第１辺
Ｓ２  第２辺
ＴＥ１  端子
ＵＦ  アンダーフィル
ＷＢ  配線基板
ＷＢ１  配線基板
【図１】
2014207337.tif 000003
【図２】
2014207337.tif 000004
【図３】
2014207337.tif 000005
【図４】
2014207337.tif 000006
【図５】
2014207337.tif 000007
【図６】
2014207337.tif 000008
【図７】
2014207337.tif 000009
【図８】
2014207337.tif 000010
【図９】
2014207337.tif 000011
【図１０】
2014207337.tif 000012
【図１１】
2014207337.tif 000013
【図１２】
2014207337.tif 000014
【図１３】
2014207337.tif 000015
【図１４】
2014207337.tif 000016
【図１５】
2014207337.tif 000017
【図１６】
2014207337.tif 000018
【図１７】
2014207337.tif 000019
【図１８】
2014207337.tif 000020
【図１９】
2014207337.tif 000021
【図２０】
2014207337.tif 000022
【図２１】
2014207337.tif 000023
【図２２】
2014207337.tif 000024
【図２３】
2014207337.tif 000025
【図２４】
2014207337.tif 000026
【図２５】
2014207337.tif 000027
【図２６】
2014207337.tif 000028
【図２７】
2014207337.tif 000029
【図２８】
2014207337.tif 000030
【図２９】
2014207337.tif 000031
【図３０】
2014207337.tif 000032
【図３１】
2014207337.tif 000033
【図３２】
2014207337.tif 000034
【図３３】
2014207337.tif 000035
【図３４】
2014207337.tif 000036
【図３５】
2014207337.tif 000037
【図３６】
2014207337.tif 000038
【図３７】
2014207337.tif 000039