(57)【要約】【課題】半導体ウェハを研磨するためのプロセスである。【解決手段】当該プロセスは、研磨媒体の存在下での、基板ウェハの表側および裏側から材料除去を達成する基板ウェハの表側および裏側の同時研磨を含み、同時研磨は第１および第２のステップに分割されており、第１のステップにおける材料除去の速度は第２のステップにおいてよりも高く、第１のステップでは研磨媒体として第１の研磨スラリーが用いられ、第２のステップでは研磨媒体として第２の研磨スラリーが用いられており、第２の研磨スラリーは、少なくとも第２の研磨スラリーが高分子添加剤を含む点において第１の研磨スラリーと異なる。【選択図】図１
2014103398.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハを研磨するためのプロセスであって、研磨媒体の存在下での、基板ウェハの表側および裏側から材料除去を達成する前記基板ウェハの表側および裏側の同時研磨を含み、前記同時研磨は第１および第２のステップに分割されており、前記第１のステップにおける材料除去の速度は前記第２のステップよりも高く、前記第１のステップでは前記研磨媒体として第１の研磨スラリーが用いられ、前記第２のステップでは前記研磨媒体として第２の研磨スラリーが用いられており、前記第２の研磨スラリーは、少なくとも前記第２の研磨スラリーが高分子添加剤を含む点において前記第１の研磨スラリーと異なる、プロセス。
【請求項２】
前記第１のステップにおける材料除去の速度は０．４μｍ／分以上１．０μｍ／分以下であり、前記第２のステップにおける材料除去の速度は０．１５μｍ／分以上０．５μｍ／分以下である、請求項１に記載のプロセス。
【請求項３】
前記第１のステップにおける単位面積当たりの材料除去は４μｍ以上１５μｍ以下であり、前記第２のステップにおける単位面積当たりの材料除去は０．５μｍ以上２．０μｍ以下である、請求項１または２に記載のプロセス。
【請求項４】
ＥＳＦＱＲmaxとして表される、研磨された前記半導体ウェハのエッジロールオフは４０ｎｍ以下である、請求項１〜３のいずれか１項に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の詳細な説明
本発明は、基板ウェハの表側および裏側の同時研磨を含む、半導体ウェハを研磨するためのプロセスを提供する。
【背景技術】
【０００２】
基板ウェハの両側面の同時研磨は、両面研磨（double-sided polishing）とも称されており、以下「ＤＳＰ」と略記する。
【０００３】
半導体ウェハ、特に単結晶シリコンから形成される半導体ウェハは、結晶から切り出され、しばしば少なくとも１つのＤＳＰも含む一連の加工ステップに晒される。半導体ウェハは、ＤＳＰが用いられる前に、特に洗浄ステップと、成形ステップと、表面改善ステップとを含んでもよい予備的な加工作業を経る。このようなステップはたとえば、側面のラッピングおよび／または研削と、半導体ウェハのエッチングと、半導体ウェハのエッジの丸み付けおよび研磨を含む。ＤＳＰの対象になるとともにこのような予備的な加工を受ける半導体ウェハを以下、「基板ウェハ」と称する。
【０００４】
ＤＳＰの目的は典型的には、研磨された表側および裏側を有する状態に半導体ウェハを変換することであり、その意図は、当該２つの側面が最大の平坦さを有するとともに最大程度まで互いに平行となることである。「エッジロールオフ」とは、半導体ウェハの丸み付けおよび研磨されたエッジの直前の領域において、研磨された半導体ウェハの厚さが著しく減少する場合を指す。定量的な点でエッジロールオフの形状を示すパラメータは、特定的にはＥＳＦＱＲおよびＺＤＤである。ＤＳＰによる研磨の後、エッジロールオフがしばしば観察され得る。エッジロールオフは、比較的大きな大きさを有するＥＳＦＱＲの値およびＺＤＤの値によって表される。
【０００５】
ＵＳ２０１１／０１３００７３Ａ１には、半導体ウェハのＤＳＰを２つのステップに分け、第１のステップにおいて比較的高い材料除去を作り出す研磨スラリーを用いるとともに、第２のステップにおいて比較的低い材料除去を作り出す研磨スラリーに切り替えることに利点があることが述べられている。この手順は、半導体ウェハの平坦さおよび表面粗さに影響を与えることなくＤＳＰの期間を短縮する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＵＳ２０１１／０１３００７３Ａ１
【特許文献２】ＵＳ２０１１／０２１７８４５Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＤＳＰの完了時の下側エッジロールオフがさらにこれらの利点を上回って達成され得るプロセスを示すことである。
【課題を解決するための手段】
【０００８】
この目的は半導体ウェハを研磨するためのプロセスによって達成される。当該プロセスは、研磨媒体の存在下での、基板ウェハの表側および裏側から材料除去を達成する基板ウェハの表側および裏側の同時研磨を含み、同時研磨は第１および第２のステップに分割されており、第１のステップにおける材料除去の速度は第２のステップよりも高く、第１のステップでは研磨媒体として第１の研磨スラリーが用いられ、第２のステップでは研磨媒体として第２の研磨スラリーが用いられており、第２の研磨スラリーは、少なくとも第２の研磨スラリーが高分子添加剤を含む点において第１の研磨スラリーと異なる。
【０００９】
第１および第２の研磨スラリーは、高分子添加剤の存在に関連して異なるだけでなく、他の成分に関して異なってもよい。一致する成分の場合、濃度において差異が存在してもよい。ｐＨのような化学的および物理的特性は同じであっても異なってもよい。
【００１０】
第１および第２のステップは、研磨機を変更することなく、直接的に連続して行われる。
【００１１】
研磨機は、各々が研磨パッドで覆われた２つの研磨板を含んでおり、かつ上記研磨パッド同士の間に配されるとともに研磨のための基板ウェハが配置される凹部を有する少なくとも１つのキャリアを含む。好適な研磨機は商業的に入手可能である。
【００１２】
第１のステップにおける材料除去の速度は好ましくは０．４μｍ／分以上１．０μｍ／分以下であり、第２のステップにおける材料除去の速度は好ましくは０．１５μｍ／分以上０．５μｍ／分以下である。
【００１３】
第１のステップにおける単位面積当たりの材料除去は好ましくは４μｍ以上１５μｍ以下であり、第２のステップにおける単位面積当たりの材料除去は好ましくは０．５μｍ以上２μｍ以下である。
【００１４】
好ましくは、本発明に従ったプロセスの実行後、研磨された半導体ウェハの平均化された厚さとキャリアの平均化された厚さとの差が負または正となる効果がある材料除去が行われる。
【００１５】
第１および第２のステップの間、研磨は同じ研磨圧力または異なる研磨圧力で行われ得る。
【００１６】
第１のステップとは対照的に、第２のステップにおいて用いられる第２の研磨スラリーは高分子添加剤を含む。有用な高分子添加剤は好ましくは、ＵＳ２０１１／０２１７８４５Ａ１において非イオン活性剤または水溶性高分子として名前が挙げられている１つ以上の化合物を含む。
【００１７】
その例は、ポリオキシエチレン、ポリエチレングリコール、ポリオキシプロピレン、ポリオキシブチレン、ポリオキシエチレン・ポリオキシプロピレングリコール、ポリオキシエチレン・ポリオキシブチレングリコール、および水溶性セルロース誘導体といった化合物のうちの１つ以上である。
【００１８】
第２の研磨スラリーにおける高分子添加剤の濃度は、好ましくは０．００１重量％以上０．１重量％以下である。
【００１９】
第２のステップは、第１の研磨スラリーの代替物として、高分子添加剤を含む研磨スラリーを供給することによって開始され得る。代替的には、供給される第２の研磨スラリーは、第１の研磨スラリーと高分子添加剤との混合物を含む。
【００２０】
第１および第２の研磨スラリーは、少なくとも１つの研磨剤活性成分、好ましくはコロイド状に分散した二酸化珪素を含む。研磨剤活性成分の濃度は同じであってもよいし、または異なってもよい。
【００２１】
第１および第２の研磨スラリーは好ましくは、ｐＨが１０以上１３以下であり、炭酸ナトリウム、炭酸カリウム、水酸化ナトリウム、水酸化カリウム、水酸化アンモニウム、および水酸化テトラメチルアンモニウムといったアルカリ性化合物のうちの少なくとも１つを含む。当該アルカリ性化合物の濃度および性質は同じであってもよいし、または異なってもよい。
【００２２】
研磨されるべき基板ウェハは好ましくは、本質的に単結晶シリコンからなる半導体ウェハである。このような基板ウェハの本発明に従ったＤＳＰの後、ＥＳＦＱＲｍａｘで表される研磨された半導体ウェハのエッジ形状は好ましくは４０ｎｍ以下である。ＥＳＦＱＲｍａｘは、もっとも高いエッジロールオフが測定される半導体ウェハのエッジセクタのＥＳＦＱＲである。
【００２３】
基板ウェハは好ましくは少なくとも２００ｍｍの直径を有し、より好ましくは３００ｍｍまたは４５０ｍｍの直径を有する。
【００２４】
本発明に従って研磨された半導体ウェハは、少なくとも１つのさらに別の研磨作業、好ましくは表側の単面研磨に晒され得る。表側は、電子部品の形成のための基板として意図される側面である。
【００２５】
本特許出願は図１から図３の３つの図面を含む。
【図面の簡単な説明】
【００２６】
【図１】研磨圧力Ｐが時間ｔに対してプロットされた図である。
【図２】ＤＳＰの完了後の、本発明に従って研磨された半導体ウェハＢの直径ｄに対する、当該半導体ウェハの相対的な厚さｔｈを示す図である。
【図３】ＤＳＰの完了後の、本発明に従わずに研磨された半導体ウェハＶの直径ｄに対する、当該半導体ウェハの相対的な厚さｔｈを示す図である。
【発明を実施するための形態】
【００２７】
実施例および比較例
３００ｍｍの直径を有する単結晶シリコンの基板ウェハが、本発明に従ったプロセスに晒された。当該半導体ウェハは、Ｗｏｌｔｅｒｓ  ＡＣ２０００  ＤＳＰマシン上で研磨された。研磨圧力Ｐは図１に示されるように、ＤＳＰの間、変更された。研磨圧力を上昇する開始段階の後、基板ウェハは、さらに別の基板ウェハと一緒に一定の研磨圧力で研磨された。その後、研磨圧力が下げられ、研磨を停止した。一定の研磨圧力の段階は、第１の段階Ｉと第２の段階ＩＩとに細分された。第１の段階Ｉの間、第１の研磨スラリーの特性を有する研磨媒体が供給された。第２の段階ＩＩの間、第１の研磨媒体の代わりに、第２の研磨スラリーの特性を有する研磨媒体が供給された。
【００２８】
比較のために、同等な基板ウェハが、この一定の研磨圧力の段階の細分を除いて、同じ態様で研磨された。この段階の間、第１の研磨スラリーのみが用いられた。
【００２９】
以下の表は、本発明に従って研磨された半導体ウェハＢと本発明に従わないで研磨された半導体ウェハＶとについての、研磨された半導体ウェハのエッジ形状の典型的な値を示す。
【００３０】
【表１】
2014103398.tif 000003
【００３１】
測定された最も高いエッジロールオフの大きさ（ＥＳＦＱＲmax）と、エッジロールオフ曲線の二次導関数の大きさ（ＺＤＤ）は、本発明に従って研磨された半導体ウェハの場合のほうがはるかに小さい。
【００３２】
本発明に従ったプロセスの利点はさらに、図２と図３との比較によって示される。エッジ領域における相対的な厚さｔｈは、本発明に従わずに研磨された半導体ウェハＶの場合よりも本発明に従って研磨された半導体ウェハＢの場合のほうが変化がはるかに少ない。
【図１】
2014103398.tif 000004
【図２】
2014103398.tif 000005
【図３】
2014103398.tif 000006
【外国語明細書】
2014103398000001.pdf