(57)【要約】【課題】回路規模の増大を抑制し低電圧での動作が可能な半導体回路を提供する。【解決手段】高電位側電源ＶＤＤと低電位側電源ＶＳＳとの間に接続されるトランジスタのバックゲートを電源ＶＤＤ及び電源ＶＳＳのうちのソースが接続される電源とは異なる電源に接続して、トランジスタのリーク電流をモニターし、リーク電流が基準電流より大きい場合には、トランジスタのバックゲートに接続される電源をソースが接続される電源に切り替える。【選択図】図２
2014241559.tif 000002
【特許請求の範囲】
【請求項１】
高電位側電源と低電位側電源との間に接続されるトランジスタと、
前記トランジスタと前記高電位側電源又は前記低電位側電源との間に直列に接続され、前記トランジスタに流れる電流をモニターするモニター回路と、
前記トランジスタのバックゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源とは異なる電源に接続し、前記トランジスタのゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源に接続して前記モニター回路によりモニターされた電流が基準電流より大きい場合には、前記トランジスタのバックゲートに接続される電源を前記トランジスタのソースが接続される電源に切り替える切り替え回路とを有することを特徴とする半導体回路。
【請求項２】
前記モニター回路は、カレントミラー回路であり、
前記切り替え回路は、前記カレントミラー回路を流れる電流と前記基準電流とを比較し、比較結果に基づいて前記トランジスタのバックゲートを前記高電位側電源又は前記低電位側電源に接続することを特徴とする請求項１記載の半導体回路。
【請求項３】
前記トランジスタは、高電位側電源と低電位側電源との間に接続されるＰチャネルトランジスタ及びＮチャネルトランジスタを有するインバータ回路の少なくとも一方のトランジスタであることを特徴とする請求項１又は２記載の半導体回路。
【請求項４】
前記切り替え回路は、前記トランジスタのバックゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源とは異なる電源に接続し、前記トランジスタのゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源に接続して前記モニター回路によりモニターされた電流を保持する保持部を有することを特徴とする請求項１〜３の何れか１項に記載の半導体回路。
【請求項５】
各々が高電位側電源と低電位側電源との間に接続されるＰチャネルトランジスタ及びＮチャネルトランジスタを有し、直列に接続された複数のインバータ回路と、
前記インバータ回路と前記高電位側電源又は前記低電位側電源との間に直列に接続され、前記Ｐチャネルトランジスタ及び前記Ｎチャネルトランジスタの少なくとも一方のトランジスタに流れる電流をモニターするモニター回路と、
前記トランジスタのバックゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源とは異なる電源に接続し、前記トランジスタのゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源に接続して前記モニター回路によりモニターされた電流が基準電流より大きい場合には、前記トランジスタのバックゲートに接続される電源を前記トランジスタのソースが接続される電源に切り替える切り替え回路とを有することを特徴とする発振回路。
【請求項６】
前記複数のインバータ回路の各々に対して、前記モニター回路及び前記切り替え回路を有することを特徴とする請求項５記載の発振回路。
【請求項７】
前記モニター回路及び前記切り替え回路を複数のインバータ回路で共有することを特徴とする請求項５記載の発振回路。
【請求項８】
第１の発振回路と、
前記第１の発振回路の出力をクロック信号として動作し、入力電圧を所定の電圧に昇圧する昇圧回路とを有し、
前記発振回路は、
各々が高電位側電源と低電位側電源との間に接続されるＰチャネルトランジスタ及びＮチャネルトランジスタを有し、直列に接続された複数のインバータ回路と、
前記インバータ回路と前記高電位側電源又は前記低電位側電源との間に直列に接続され、前記Ｐチャネルトランジスタ及び前記Ｎチャネルトランジスタの少なくとも一方のトランジスタに流れる電流をモニターするモニター回路と、
前記トランジスタのバックゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源とは異なる電源に接続し、前記トランジスタのゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源に接続して前記モニター回路によりモニターされた電流が基準電流より大きい場合には、前記トランジスタのバックゲートに接続される電源を前記トランジスタのソースが接続される電源に切り替える切り替え回路とを有することを特徴とする電源回路。
【請求項９】
前記昇圧回路の出力で動作する第２の発振回路と、
前記第２の発振回路の出力をクロック信号として動作し、入力される電圧を所定の電圧に変換するコンバーター回路と、
前記コンバーター回路の出力に応じて、前記第１の発振回路及び前記昇圧回路の動作を停止させる制御回路とを有することを特徴とする請求項８記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路、発振回路、及び電源回路に関する。
【背景技術】
【０００２】
半導体回路におけるトランジスタのしきい値電圧ＶＴは、
【数１】
2014241559.tif 000003
である（例えば、非特許文献１参照）。前記式（１）において、ＶＴ０は基板バイアス電圧が０Ｖ且つ絶対零度のしきい値電圧であり、γは基板バイアス効果係数であり、ΦFはフェルミポテンシャルであり、ＶＳＢはソース・基板間電圧である。ソース・基板間電圧ＶＳＢ以外は製造上決まるパラメータであり、ソース・基板間電圧ＶＳＢを制御することでトランジスタのしきい値電圧ＶＴが制御可能である。
【０００３】
半導体回路における微細技術の進展に伴い、動的動作時及び静的動作時にトランジスタのバックゲート電圧を制御することで、動作の高速化とリーク電流の低減との両立を図る技術が提案されている（例えば、特許文献１参照）。また、トランジスタのしきい値電圧やリーク電流を検出するための専用回路及び基板バイアス発生回路を設け、しきい値電圧やリーク電流を測定し、それぞれが所定値になるように基板バイアス発生回路を制御してトランジスタのバックゲート電圧を制御する技術が提案されている（例えば、特許文献２、３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−６６０６２号公報
【特許文献２】特開平６−１３９７７９号公報
【特許文献３】特開平９−１２９８３１号公報
【非特許文献】
【０００５】
【非特許文献１】Phillip E Allen, Douglas R. Holberg, "CMOS Analog Circuit Design Second Edition", OXFORD, 2002, p.36-p.41, p.417-P.432
【発明の概要】
【発明が解決しようとする課題】
【０００６】
エネルギー・ハーベスト技術では、電源電圧が０．３Ｖといった極低電圧からの動作が要求される。トランジスタを低電圧で動作させるには、トランジスタのしきい値電圧を下げることが１つの方法であるが、しきい値電圧を下げるとトランジスタのリーク電流が増大してしまう。そのため、極低電圧や微小のエネルギーを扱うエネルギー・ハーベスト技術では、トランジスタのしきい値電圧の低電圧化とともに、リーク電流が少ないことも期待されている。
【０００７】
前述したようにトランジスタのソース・基板間電圧、つまりバックゲート電圧を制御することで、トランジスタのしきい値電圧を下げることが可能である。しかし、トランジスタのしきい値電圧やリーク電流を検出するための専用の検出回路を設けると、専用の検出回路と実際に動作する回路との間でプロセスばらつき等により特性に差が発生し、実際に動作する回路のバックゲート電圧を精度良く制御できないことがある。また、専用の検出回路や基板バイアス発生回路を設けることにより、回路規模が増大して、半導体回路の製造コストを上げてしまうという問題がある。
【０００８】
本発明の目的は、回路規模の増大を抑制し低電圧での動作が可能な半導体回路を提供することにある。
【課題を解決するための手段】
【０００９】
半導体回路の一態様は、高電位側電源と低電位側電源との間に接続されるトランジスタと、トランジスタと高電位側電源又は低電位側電源との間に直列に接続され、トランジスタに流れる電流をモニターするモニター回路と、トランジスタのバックゲートに接続する電源を切り替える切り替え回路とを有する。切り替え回路は、トランジスタのバックゲートを高電位側電源及び低電位側電源のうちのトランジスタのソースが接続される電源とは異なる電源に接続し、トランジスタのゲートを高電位側電源及び低電位側電源のうちのトランジスタのソースが接続される電源に接続してモニター回路によりモニターされた電流が基準電流より大きい場合に、トランジスタのバックゲートに接続される電源をトランジスタのソースが接続される電源に切り替える。
【発明の効果】
【００１０】
開示の半導体回路は、トランジスタのゲートをソースが接続される電源に接続して流れる電流に基づいてバックゲートに接続する電源を高電位側電源又は低電位側電源に切り替えることで、回路規模の増大を抑制し低電圧での動作が可能になる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態における半導体回路の構成例を示す図である。
【図２】本実施形態における半導体回路の回路構成例を示す図である。
【図３】本実施形態における半導体回路の動作例（初期状態）を示す図である。
【図４】本実施形態における半導体回路の動作例（バックゲート電圧調整）を示す図である。
【図５】本実施形態における半導体回路の動作例（バックゲート電圧調整）を示す図である。
【図６】本実施形態における半導体回路の動作例（実動作）を示す図である。
【図７】本実施形態における半導体回路の他の回路構成例を示す図である。
【図８】本実施形態における半導体回路の他の回路構成例を示す図である。
【図９】本実施形態における半導体回路を用いた発振回路の構成例を示す図である。
【図１０】本実施形態における半導体回路を電源回路の構成例を示す図である。
【図１１】本実施形態における半導体回路の他の構成例を示す図である。
【図１２】本実施形態における半導体回路の他の構成例を示す図である。
【図１３】バックゲート電圧制御を説明するための図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に基づいて説明する。
【００１３】
半導体回路におけるトランジスタのしきい値電圧を下げる技術として、トランジスタのソース・基板間に順バイアスをかけて、基板バイアス効果の作用を用いて、しきい値電圧を下げるフォワードバイアス法がある。Ｎチャネルトランジスタの場合には、通常のバイアスであればソース端子に与える電圧以下の電圧をバックゲート端子に与えるが、フォワードバイアス法ではソース端子に与える電圧より高い電圧をバックゲート端子に与える。また、Ｐチャネルトランジスタの場合には、通常のバイアスであればソース端子に与える電圧以上の電圧をバックゲート端子に与えるが、フォワードバイアス法ではソース端子に与える電圧より低い電圧をバックゲート端子に与える。
【００１４】
例えば、図１３（Ｂ）に一例を示すように通常回路（通常のバイアス）では、Ｎチャネルトランジスタは、ソース及びバックゲートを低電位側電源ＶＳＳに接続し、Ｐチャネルトランジスタは、ソース及びバックゲートを高電位側電源ＶＤＤに接続する。それに対して、図１３（Ａ）に一例を示すようにフォワードバイアス回路では、Ｎチャネルトランジスタは、ソースを低電位側電源ＶＳＳに接続してバックゲートを高電位側電源ＶＤＤに接続し、Ｐチャネルトランジスタは、ソースを高電位側電源ＶＤＤに接続してバックゲートを低電位側電源ＶＳＳに接続する。
【００１５】
フォワードバイアス法を適用し、図１３（Ａ）に示すようにトランジスタのソース及びバックゲートに電圧を与えることで、図１３（Ｃ）に示すように電源電圧が通常バイアス時のしきい値電圧ＶＴ以下の低電圧でもトランジスタが動作可能となる。しかし、トランジスタのソース・基板間電圧がソース・基板の寄生ダイオードがオンしない電圧範囲を超えると、寄生ダイオードがオンしてリーク電流が増大してしまうため、ソース・基板間電圧が一定の電圧範囲以下であるという制約が加わる。
【００１６】
そこで、本実施形態における半導体回路では、トランジスタのリーク電流に応じて、フォワードバイアスにするか、通常のバイアスにするかを切り替えることにより、低電圧での動作を可能にするとともにリーク電流の抑制を図る。
【００１７】
図１は、本発明の一実施形態における半導体回路の構成例を示す図である。機能回路１１は、実動作時に動作して所定の機能を実現する回路であり、フォワードバイアスにするか又は通常のバイアスにするかが制御される、すなわちバックゲート電圧が制御されるトランジスタを有する。機能回路１１は、電源端子を介して高電位側電源ＶＤＤ及び低電位側電源ＶＳＳが供給される。また、機能回路１１は、信号入力端子より信号入力ＶＩＮが入力され、信号出力端子より信号出力ＶＯＵＴを出力する。なお、信号入力ＶＩＮ及び信号出力ＶＯＵＴは、実際の回路動作時に機能回路１１が入出力する信号である。
【００１８】
また、機能回路１１は、後述するバックゲート電圧の制御を行うための制御信号が制御回路１２から供給される。制御回路１２から供給される制御信号には、制御信号ＳＩＧ１、ＡＣＴ１、ＡＣＴ２、ＣＡＬ１、ＣＡＬ２を含む。制御回路１２は、電源端子を介して高電位側電源ＶＤＤ及び低電位側電源ＶＳＳが供給される。
【００１９】
制御信号ＳＩＧ１は、バックゲート電圧の調整時に制御される信号である。制御信号ＳＩＧ１は、機能回路１１におけるＰチャネルトランジスタのバックゲート電圧の調整時にハイレベル（“Ｈ”、例えば高電位側電源ＶＤＤ）とされ、Ｎチャネルトランジスタのバックゲート電圧の調整時にローレベル（“Ｌ”、例えば低電位側電源ＶＳＳ）とされる。また、制御信号ＳＩＧ１は、機能回路１１におけるトランジスタのバックゲート電圧の調整時以外、例えば機能回路１１の実動作時にはオープン状態とされる。
【００２０】
制御信号ＡＣＴ１、ＡＣＴ２は、回路動作及びバックゲート電圧調整の選択信号である。制御信号ＡＣＴ１は、機能回路１１においてＰチャネルトランジスタのバックゲート電圧の調整が行われるまでは“Ｌ”とされ、実動作時には“Ｈ”とされる。制御信号ＡＣＴ２は、機能回路１１においてＮチャネルトランジスタのバックゲート電圧の調整が行われるまでは“Ｌ”とされ、実動作時には“Ｈ”とされる。
【００２１】
制御信号ＣＡＬ１、ＣＡＬ２は、機能回路１１におけるトランジスタのバックゲート電圧のキャリブレーション信号である。制御信号ＡＣＴ１は、初期状態では“Ｌ”とされ、機能回路１１におけるＰチャネルトランジスタのバックゲート電圧の調整時に“Ｈ”とされる。制御信号ＡＣＴ２は、初期状態では“Ｌ”とされ、機能回路１１におけるＮチャネルトランジスタのバックゲート電圧の調整時に“Ｈ”とされる。
【００２２】
図２は、図１に示した機能回路１１の回路構成例を示す図である。図２において、図１に示した制御信号と同一の制御信号には同一の信号名を付している。図２において、ＰチャネルトランジスタＰＴ１１及びＮチャネルトランジスタＮＴ１１を有し、実動作時には入力される信号入力ＶＩＮを反転して信号出力ＶＯＵＴとして出力するインバータ回路が高電位側電源ＶＤＤと低電位側電源ＶＳＳとの間に接続される。ＰチャネルトランジスタＰＴ１１及びＮチャネルトランジスタＮＴ１１は、ゲートに信号入力ＶＩＮ及び制御信号ＳＩＧ１が入力され、ドレインの接続点が信号出力ＯＵＴの信号出力端子に接続される。なお、信号入力ＶＩＮ及び制御信号ＳＩＧ１は、一方が有意な信号レベルである場合に、他方はオープン状態とされる。
【００２３】
また、ＰチャネルトランジスタＰＴ１１は、ソースが高電位側電源ＶＤＤに接続され、ＮチャネルトランジスタＮＴ１１は、ソースがスイッチＳＷ１１を介して低電位側電源ＶＳＳに接続される。また、ＮチャネルトランジスタＮＴ１１は、ＮチャネルトランジスタＮＴ１２を介して低電位側電源ＶＳＳに接続される。ＮチャネルトランジスタＮＴ１２は、ゲートが、スイッチＳＷ１１を介してＮチャネルトランジスタＮＴ１１のソースに接続されるとともに、スイッチＳＷ１２を介して低電位側電源ＶＳＳに接続される。ＰチャネルトランジスタＰＴ１１は、バックゲートにバックゲート電圧ＰＢＧが供給され、ＮチャネルトランジスタＮＴ１１は、バックゲートにバックゲート電圧ＮＢＧが供給される。
【００２４】
スイッチＳＷ１１、ＳＷ１２は、制御信号ＡＣＴ１、ＡＣＴ２により制御される。スイッチＳＷ１１は、制御信号ＡＣＴ１、ＡＣＴ２がともに“Ｈ”であるときに、ＮチャネルトランジスタＮＴ１１のソースと低電位側電源ＶＳＳとを接続し、制御信号ＡＣＴ１、ＡＣＴ２の少なくとも一方が“Ｌ”であるときに、ＮチャネルトランジスタＮＴ１１のソースとＮチャネルトランジスタＮＴ１２のゲートとを接続する。また、スイッチＳＷ１２は、制御信号ＡＣＴ１、ＡＣＴ２がともに“Ｈ”であるときに、オン状態（閉状態）となり、制御信号ＡＣＴ１、ＡＣＴ２の少なくとも一方が“Ｌ”であるときに、オフ状態（開状態）となる。
【００２５】
すなわち、制御信号ＡＣＴ１、ＡＣＴ２がともに“Ｈ”であるときには、ＮチャネルトランジスタＮＴ１１のソースが低電位側電源ＶＳＳに接続され、ＮチャネルトランジスタＮＴ１２のゲートが低電位側電源ＶＳＳに接続される。また、制御信号ＡＣＴ１、ＡＣＴ２の少なくとも一方が“Ｌ”であるときには、ＮチャネルトランジスタＮＴ１１のソースとＮチャネルトランジスタＮＴ１２のゲート及びドレインとが接続される。
【００２６】
ＮチャネルトランジスタＮＴ１３は、ソースが低電位側電源ＶＳＳに接続され、ドレインが電流源ＩＳ１１の一端に接続され、ゲートがスイッチＳＷ１３に接続される。電流源ＩＳ１１は、基準電流ＩＲＥＦを出力する電流源であり、他端が高電位側電源ＶＤＤに接続される。また、ＮチャネルトランジスタＮＴ１３のソースとゲートとの間に蓄積容量ＣＳ１１が接続される。スイッチＳＷ１３は、制御信号ＡＣＴ１、ＣＡＬ１により制御される。スイッチＳＷ１３は、制御信号ＡＣＴ１が“Ｈ”であり、かつ制御信号ＣＡＬ１が“Ｌ”であるとき（例えば初期状態）に、ＮチャネルトランジスタＮＴ１３のゲートを低電位側電源ＶＳＳに接続する。また、スイッチＳＷ１３は、制御信号ＡＣＴ１が“Ｈ”であり、かつ制御信号ＣＡＬ１が“Ｈ”であるときに、すなわちＰチャネルトランジスタＰＴ１１のバックゲート電圧の調整時に、ＮチャネルトランジスタＮＴ１３のゲートをＮチャネルトランジスタＮＴ１２のゲートに接続する。また、スイッチＳＷ１３は、制御信号ＡＣＴ１が“Ｌ”であるとき（例えば実動作時）にオープン状態となる。
【００２７】
ＮチャネルトランジスタＮＴ１４は、ソースが低電位側電源ＶＳＳに接続され、ドレインが電流源ＩＳ１２の一端に接続され、ゲートがスイッチＳＷ１４に接続される。電流源ＩＳ１２は、基準電流ＩＲＥＦを出力する電流源であり、他端が高電位側電源ＶＤＤに接続される。また、ＮチャネルトランジスタＮＴ１４のソースとゲートとの間に蓄積容量ＣＳ１２が接続される。スイッチＳＷ１４は、制御信号ＡＣＴ２、ＣＡＬ２により制御される。スイッチＳＷ１４は、制御信号ＡＣＴ２が“Ｈ”であり、かつ制御信号ＣＡＬ２が“Ｌ”であるとき（例えば初期状態）に、ＮチャネルトランジスタＮＴ１４のゲートを低電位側電源ＶＳＳに接続する。また、スイッチＳＷ１４は、制御信号ＡＣＴ２が“Ｈ”であり、かつ制御信号ＣＡＬ２が“Ｈ”であるときに、すなわちＮチャネルトランジスタＮＴ１１のバックゲート電圧の調整時に、ＮチャネルトランジスタＮＴ１３のゲートをＮチャネルトランジスタＮＴ１２のゲートに接続する。また、スイッチＳＷ１４は、制御信号ＡＣＴ２が“Ｌ”であるとき（例えば実動作時）にオープン状態となる。
【００２８】
ノードＮＤ１２の電位、すなわちＮチャネルトランジスタＮＴ１３のドレインと電流源ＩＳ１１との接続点の電位が２つのインバータ回路を介して信号ＯＵＴＰとして出力される。また、ノードＮＤ１３の電位、すなわちＮチャネルトランジスタＮＴ１４のドレインと電流源ＩＳ１２との接続点の電位が３つのインバータ回路を介して信号ＯＵＴＮとして出力される。つまり、ノードＮＤ１２の電位が信号ＯＵＴＰとして出力され、ノードＮＤ１３の電位が反転されて信号ＯＵＴＮとして出力される。
【００２９】
ＰチャネルトランジスタＰＴ１２及びＮチャネルトランジスタＮＴ１５を有るインバータ回路が高電位側電源ＶＤＤと低電位側電源ＶＳＳとの間に接続される。ＰチャネルトランジスタＰＴ１２及びＮチャネルトランジスタＮＴ１５は、ゲートに信号ＯＵＴＰが入力され、ドレインの接続点の電位がＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧとして出力される。
【００３０】
同様に、ＰチャネルトランジスタＰＴ１３及びＮチャネルトランジスタＮＴ１６を有るインバータ回路が高電位側電源ＶＤＤと低電位側電源ＶＳＳとの間に接続される。ＰチャネルトランジスタＰＴ１３及びＮチャネルトランジスタＮＴ１６は、ゲートに信号ＯＵＴＮが入力され、ドレインの接続点の電位がＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧとして出力される。
【００３１】
次に、本実施形態における半導体回路の動作について説明する。
まず、初期状態において、高電位側電源ＶＤＤは０．３Ｖであり、低電位側電源ＶＳＳは０Ｖであり、信号入力ＶＩＮはオープン状態であるとする。また、制御信号ＡＣＴ１、ＡＣＴ２、ＣＡＬ１、ＣＡＬ２は“Ｌ”であり、各スイッチＳＷ１１〜ＳＷ１４は、図３に示す状態に制御される。
【００３２】
したがって、ＮチャネルトランジスタＮＴ１３及びＮＴ１４は、ゲート電圧が０Ｖとなり、オフ状態となり、ノードＮＤ１２及びＮＤ１３の電位は、電流源ＩＳ１１及びＩＳ１２が出力する基準電流ＩＲＥＦによって高電位側電源ＶＤＤに近いレベルまで上昇していく。つまり、ノードＮＤ１２及びＮＤ１３の電位が“Ｈ”となって、信号ＯＵＴＰは“Ｈ”となり、信号ＯＵＴＮが“Ｌ”となる。その結果、ＰチャネルトランジスタＰＴ１１のバックゲートは低電位側電源ＶＳＳに接続され、ＮチャネルトランジスタＮＴ１１のバックゲートは高電位側電源ＶＤＤに接続される。このようにして、初期状態においては、ＰチャネルトランジスタＰＴ１１及びＮチャネルトランジスタＮＴ１１は、ともにフォワードバイアス状態となる。
【００３３】
次に、ＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧを調整するとする。高電位側電源ＶＤＤは０．３Ｖであり、低電位側電源ＶＳＳは０Ｖであり、信号入力ＶＩＮはオープン状態であるとする。このとき、制御信号ＳＩＧ１は“Ｈ”であり、制御信号ＡＣＴ１、ＡＣＴ２、ＣＡＬ２は“Ｌ”であり、制御信号ＣＡＬ１は“Ｈ”である。これにより、各スイッチＳＷ１１〜ＳＷ１４は、図４（Ａ）及び図４（Ｂ）に示す状態に制御される。すなわち、ＮチャネルトランジスタＮＴ１１のソースとＮチャネルトランジスタＮＴ１２のゲート及びドレインとが接続され、ＮチャネルトランジスタＮＴ１２のゲートとＮチャネルトランジスタＮＴ１３のゲートとが接続される。つまり、ＮチャネルトランジスタＮＴ１１とＮチャネルトランジスタＮＴ１２とが直列に接続され、ＮチャネルトランジスタＮＴ１２とＮチャネルトランジスタＮＴ１３とがカレントミラー接続される。
【００３４】
このとき、ＰチャネルトランジスタＰＴ１１及びＮチャネルトランジスタＮＴ１１のゲートが高電位側電源ＶＤＤに接続され、ＰチャネルトランジスタＰＴ１１がオフ状態となり、ＮチャネルトランジスタＮＴ１１がオン状態となり、ＰチャネルトランジスタＰＴ１１のリーク電流がＮチャネルトランジスタＮＴ１２に流れ込む。そして、ＮチャネルトランジスタＮＴ１２とカレントミラー接続されたＮチャネルトランジスタＮＴ１３に、ＰチャネルトランジスタＰＴ１１のリーク電流に相当する電流が流れる。
【００３５】
したがって、ＮチャネルトランジスタＮＴ１２に流れる電流、すなわちＰチャネルトランジスタＰＴ１１のリーク電流が、電流源ＩＳ１１による基準電流ＩＲＥＦより小さければ、ノードＮＤ１２の電位は、図４（Ａ）に示すように“Ｈ”である。これにより、信号ＯＵＴＰは“Ｈ”であり、ＰチャネルトランジスタＰＴ１１のバックゲートは低電位側電源ＶＳＳに接続され、ＰチャネルトランジスタＰＴ１１はフォワードバイアス状態に確定される。
【００３６】
一方、ＮチャネルトランジスタＮＴ１２に流れる電流、すなわちＰチャネルトランジスタＰＴ１１のリーク電流が、電流源ＩＳ１１による基準電流ＩＲＥＦより大きければ、ノードＮＤ１２の電位は、低下していき図４（Ｂ）に示すように“Ｌ”となる。これにより、信号ＯＵＴＰは“Ｌ”に反転し、ＰチャネルトランジスタＰＴ１１のバックゲートは高電位側電源ＶＤＤに接続され、ＰチャネルトランジスタＰＴ１１は通常のバイアス状態に切り替えられる。
【００３７】
続いて、ＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧを調整するとする。高電位側電源ＶＤＤは０．３Ｖであり、低電位側電源ＶＳＳは０Ｖであり、信号入力ＶＩＮはオープン状態であるとする。このとき、制御信号ＳＩＧ１は“Ｌ”であり、制御信号ＡＣＴ２は“Ｌ”であり、制御信号ＡＣＴ１、ＣＡＬ２は“Ｈ”である。これにより、各スイッチＳＷ１１〜ＳＷ１４は、図５（Ａ）及び図５（Ｂ）に示す状態に制御される。すなわち、ＮチャネルトランジスタＮＴ１１のソースとＮチャネルトランジスタＮＴ１２のゲート及びドレインとが接続され、ＮチャネルトランジスタＮＴ１２のゲートとＮチャネルトランジスタＮＴ１４のゲートとが接続される。つまり、ＮチャネルトランジスタＮＴ１１とＮチャネルトランジスタＮＴ１２とが直列に接続され、ＮチャネルトランジスタＮＴ１２とＮチャネルトランジスタＮＴ１４とがカレントミラー接続される。また、ＮチャネルトランジスタＮＴ１３のゲートには、蓄積容量ＣＳ１１の一端が接続され、ＰチャネルトランジスタＰＴ１１のバックゲート電圧調整時と同じ電位がＮチャネルトランジスタＮＴ１３のゲートに与えられる。
【００３８】
このとき、ＰチャネルトランジスタＰＴ１１及びＮチャネルトランジスタＮＴ１１のゲートが低電位側電源ＶＳＳに接続され、ＰチャネルトランジスタＰＴ１１がオン状態となり、ＮチャネルトランジスタＮＴ１１がオフ状態となり、ＮチャネルトランジスタＮＴ１１のリーク電流がＮチャネルトランジスタＮＴ１２に流れ込む。そして、ＮチャネルトランジスタＮＴ１２とカレントミラー接続されたＮチャネルトランジスタＮＴ１３に、ＮチャネルトランジスタＮＴ１１のリーク電流に相当する電流が流れる。
【００３９】
したがって、ＮチャネルトランジスタＮＴ１２に流れる電流、すなわちＮチャネルトランジスタＮＴ１１のリーク電流が、電流源ＩＳ１２による基準電流ＩＲＥＦより小さければ、ノードＮＤ１３の電位は、図５（Ａ）に示すように“Ｈ”である。これにより、信号ＯＵＴＮは“Ｌ”であり、ＮチャネルトランジスタＮＴ１１のバックゲートは低電位側電源ＶＳＳに接続され、ＮチャネルトランジスタＮＴ１１はフォワードバイアス状態に確定される。
【００４０】
一方、ＮチャネルトランジスタＮＴ１２に流れる電流、すなわちＮチャネルトランジスタＮＴ１１のリーク電流が、電流源ＩＳ１２による基準電流ＩＲＥＦより大きければ、ノードＮＤ１３の電位は、低下していき図５（Ｂ）に示すように“Ｌ”となる。これにより、信号ＯＵＴＮは“Ｈ”に反転し、ＮチャネルトランジスタＮＴ１１のバックゲートは高電位側電源ＶＤＤに接続され、ＮチャネルトランジスタＮＴ１１は通常のバイアス状態に切り替えられる。
【００４１】
以上のようにして、ＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧ、及びＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧの調整を行った後、信号ＳＩＧ１をオープン状態とし、制御信号ＡＣＴ１、ＡＣＴ２をともに“Ｈ”とする。これにより、各スイッチＳＷ１１〜ＳＷ１４は、図６に示す状態に制御される。すなわち、ＮチャネルトランジスタＮＴ１１のソース及びＮチャネルトランジスタＮＴ１２のゲートが低電位側電源ＶＳＳに接続される。
【００４２】
また、ＮチャネルトランジスタＮＴ１３のゲートには、蓄積容量ＣＳ１１の一端が接続され、ＰチャネルトランジスタＰＴ１１のバックゲート電圧調整時と同じ電位がＮチャネルトランジスタＮＴ１３のゲートに与えられる。同様に、ＮチャネルトランジスタＮＴ１４のゲートには、蓄積容量ＣＳ１２の一端が接続され、ＮチャネルトランジスタＮＴ１１のバックゲート電圧調整時と同じ電位がＮチャネルトランジスタＮＴ１４のゲートに与えられる。
【００４３】
これにより、ＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧ、及びＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧをリークレベルに応じてフォワードバイアス又は通常のバイアスに制御されたインバータ回路として実動作が可能になる。
【００４４】
以上説明したように本実施形態によれば、インバータ回路が有するＰチャネルトランジスタＰＴ１１及びＮチャネルトランジスタＮＴ１１のバックゲート電圧をリーク電流に応じてそれぞれ調整することで、低電圧での動作が可能になるとともにリーク電流を抑制することができる。したがって、少ないリーク電流で、低電圧から高電圧までの広い電圧範囲で安定した動作を実現することができる。
【００４５】
なお、前述した説明では、ＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧを調整した後に、ＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧの調整を行うようにしているが、この順序は任意である。すなわち、ＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧを調整した後に、ＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧの調整を行うようにしても良い。この場合には、ＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧの調整時に、制御信号ＳＩＧ１を“Ｌ”とし、制御信号ＡＣＴ１、ＡＣＴ２、ＣＡＬ１は“Ｌ”とし、制御信号ＣＡＬ２は“Ｈ”とする。その後のＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧの調整時に、制御信号ＳＩＧ１を“Ｈ”とし、制御信号ＡＣＴ１は“Ｌ”とし、制御信号ＡＣＴ２、ＣＡＬ１は“Ｈ”とする。
【００４６】
また、前述した説明では、インバータ回路が有するＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧ及びＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧをともに調整するようにしているが、これに限定されるものではない。例えば、インバータ回路が有するＰチャネルトランジスタＰＴ１１及びＮチャネルトランジスタＮＴ１１の一方のトランジスタのバックゲート電圧のみを調整するようにすることも可能である。
【００４７】
ＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧのみを調整する場合には、例えば図７に示すようにＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧの調整に係る回路を設けずに、ＮチャネルトランジスタＮＴ１１のバックゲート電圧を固定電位（例では低電位側電源ＶＳＳ）とすれば良い。また、ＮチャネルトランジスタＮＴ１１のバックゲート電圧ＮＢＧのみを調整する場合には、例えば図８に示すようにＰチャネルトランジスタＰＴ１１のバックゲート電圧ＰＢＧの調整に係る回路を設けずに、ＰチャネルトランジスタＰＴ１１のバックゲート電圧を固定電位（例では高電位側電源ＶＤＤ）とすれば良い。なお、図７及び図８において、図２に示した構成要素と同一の構成要素には同一の符号を付している。
【００４８】
図９は、本実施形態における半導体回路を用いた発振回路の構成例を示す図である。図９には、３つのインバータ回路を直列接続した３ステージのリングオシレータを一例として示している。ＰチャネルトランジスタＰ１１及びＮチャネルトランジスタＮ１１を有する１段目のインバータ回路の信号出力ＶＯＵＴが２段目のインバータ回路に信号入力ＶＩＮとして入力される。また、ＰチャネルトランジスタＰ２１及びＮチャネルトランジスタＮ２１を有する２段目のインバータ回路の信号出力ＶＯＵＴが３段目のインバータ回路に信号入力ＶＩＮとして入力される。同様に、ＰチャネルトランジスタＰ３１及びＮチャネルトランジスタＮ３１を有する３段目のインバータ回路の信号出力ＶＯＵＴが１段目のインバータ回路に信号入力ＶＩＮとして入力される（信号線は図示せず）。また、例えば３段目のインバータ回路の信号出力ＶＯＵＴが、発振回路の発振出力として出力される。
【００４９】
図９に示すように、実動作時に動作するインバータ回路のそれぞれに対し、図２に示した回路構成と同様のＰチャネルトランジスタ及びＮチャネルトランジスタのバックゲート電圧の調整に係る回路を設けることで、リーク電流に応じてパックゲート電圧を適切に設定することが可能になる。これにより、低電圧での動作が可能になるとともにリーク電流を抑制することができ、少ないリーク電流で、低電圧から高電圧までの広い電圧範囲で安定した発振動作を実現することができる。また、図９に示すように実動作時に動作するインバータ回路のそれぞれに対して、トランジスタのバックゲート電圧の調整に係る回路を設けることで、並列してバックゲート電圧の調整動作を行うことが可能になる。なお、実動作時に動作するインバータ回路のそれぞれに対して、トランジスタのバックゲート電圧の調整に係る回路を設けずに、複数のインバータ回路でトランジスタのバックゲート電圧の調整に係る回路を共有するようにしても良く、この場合には回路面積を低減することができる。
【００５０】
図１０（Ａ）は、本実施形態における半導体回路を用いた電源回路の構成例を示す図である。図１０（Ａ）において、発振回路１０１は、本実施形態における半導体回路を用いたバックゲート電圧を制御可能な発振回路であり、例えば図９に示したような発振回路である。昇圧回路１０２は、発振回路１０１の出力をクロック信号として動作し、入力電圧を所定の電圧に昇圧する。発振回路１０１として本実施形態によるバックゲート電圧を制御可能な発振回路を用いることで、電源電圧が低くとも低消費電力でデューティ比の良好な安定したクロック信号を発生することができ、低電圧から効率の良い昇圧が可能になる。
【００５１】
図１０（Ｂ）は、本実施形態における半導体回路を用いた電源回路の他の構成例を示す図である。図１０（Ｂ）において、電源１１１は、例えば熱電や太陽光発電による電源である。発振回路Ａ１１２は、電源１１１を電源電圧として動作する、本実施形態における半導体回路を用いたバックゲート電圧を制御可能な発振回路であり、例えば図９に示したような発振回路である。チャージポンプ１１３は、発振回路Ａ１１２の出力をクロック信号として動作し、電源１１１の電圧を第１の電圧に昇圧する。ここで、第１の電圧は、通常のバイアスとしても発振回路Ｂ１１４が有するトランジスタが安定して動作可能な電圧である。
【００５２】
発振回路Ｂ１１４は、チャージポンプ１１３により得られる第１の電圧を電源電圧として動作する発振回路である。ＤＣ−ＤＣコンバータ１１５は、発振回路Ａ１１４の出力をクロック信号として動作し、電源１１１の電圧を第２の電圧に昇圧して負荷１１６に対し供給する。ＤＣ−ＤＣコンバーター１１５は、制御部１１７、パルス幅変調回路（ＰＷＭ）１１８、スイッチ１１９、インダクタＬ１０１、ＮチャネルトランジスタＮＴ１０１、ＮＴ１０２、ＰチャネルトランジスタＰＴ１０１、キャパシタＣ１０１、及びダイオードＤ１０１を有する。
【００５３】
パルス幅変調回路（ＰＷＭ）１１８、スイッチ１１９、インダクタＬ１０１、ＮチャネルトランジスタＮＴ１０１、ＮＴ１０２、ＰチャネルトランジスタＰＴ１０１、キャパシタＣ１０１、及びダイオードＤ１０１を有するＤＣ−ＤＣコンバーター回路は、通常のＤＣ−ＤＣコンバーター回路と同様に動作し、電源１１１の電圧を基に第２の電圧を生成する。制御部１１７は、ＤＣ−ＤＣコンバーター１１５の出力が所定の電圧レベルに達したか否かを判定し、所定の電圧レベルに達した場合には、発振回路Ａ１１２及びチャージポンプ回路１１３の動作を停止させる。
【００５４】
発振回路Ａ１１２として本実施形態によるバックゲート電圧を制御可能な発振回路を用いることで、図１０（Ａ）に示した電源回路と同様に、電源電圧が低くとも低消費電力でデューティ比の良好な安定したクロック信号を発生することができ、低電圧から効率の良い昇圧が可能になる。
【００５５】
図１１は、本実施形態における半導体回路の他の構成例を示す図である。図２等に示した回路構成では、カレントミラー回路を実現するＮチャネルトランジスタＮＴ１２、ＮＴ１３、ＮＴ１４のばらつきによる影響を受ける場合がある。そこで、図１１に示すように半導体回路を構成することで、実動作時に動作するインバータ回路が有するＰチャネルトランジスタ及びＮチャネルトランジスタのリーク電流をモニターする回路がばらつきによる影響を受けないようにすることができる。
【００５６】
ＰチャネルトランジスタＰＴ２０１及びＮチャネルトランジスタＮＴ２０１を有し、実動作時には入力される信号入力ＶＩＮを反転して信号出力ＶＯＵＴとして出力するインバータ回路が高電位側電源ＶＤＤと低電位側電源ＶＳＳとの間に接続される。ＰチャネルトランジスタＰＴ２０１及びＮチャネルトランジスタＮＴ２０１は、ゲートに信号入力ＶＩＮ及び制御信号ＳＩＧ１が入力され、ドレインの接続点が信号出力ＯＵＴの信号出力端子に接続される。
【００５７】
また、ＰチャネルトランジスタＰＴ２０１は、ソースが高電位側電源ＶＤＤに接続され、ＮチャネルトランジスタＮＴ２０１は、ソースがスイッチＳＷ２０１及びＮチャネルトランジスタＮＴ２０２を介して低電位側電源ＶＳＳに接続される。ＮチャネルトランジスタＮＴ２０２は、ゲートとドレインとがスイッチＳＷ２０２を介して接続される。ＰチャネルトランジスタＰＴ２０１は、バックゲートにバックゲート電圧ＰＢＧが供給され、ＮチャネルトランジスタＮＴ２０１は、バックゲートにバックゲート電圧ＮＢＧが供給される。ＮチャネルトランジスタＮＴ２０１のゲートには蓄積容量ＣＳ２０１が接続される。
【００５８】
電流源ＩＳ２０１は、基準電流ＩＲＥＦを出力する電流源であり、一端が高電位側電源ＶＤＤに接続され、他端がスイッチ２０３を介してＮチャネルトランジスタＮＴ２０２のドレインに接続される。ノードＮＤ２０１の電位、すなわちＮチャネルトランジスタＮＴ２０２のドレインとスイッチ２０３との接続点の電位が２つのインバータ回路を介して信号ＯＵＴＰとして出力される。ＰチャネルトランジスタＰＴ２０２及びＮチャネルトランジスタＮＴ２０３を有るインバータ回路が高電位側電源ＶＤＤと低電位側電源ＶＳＳとの間に接続される。ＰチャネルトランジスタＰＴ２０２及びＮチャネルトランジスタＮＴ２０３は、ゲートに信号ＯＵＴＰが入力され、出力が記憶部２０１に記憶される。記憶部２０１に記憶された出力により、ＰチャネルトランジスタＰＴ２０１のバックゲート電圧ＰＢＧ及びＮチャネルトランジスタＮＴ２０１のバックゲート電圧ＮＢＧが制御される。
【００５９】
次に、図１１に示した半導体回路の動作を説明する。
ＰチャネルトランジスタＰＴ２０１のバックゲート電圧ＰＢＧを調整する場合には、まず制御信号ＳＩＧ１を“Ｈ”にするともに、図１１（Ａ）に示すようにスイッチＳＷ２０１、ＳＷ２０２をオン状態（閉状態）にし、スイッチＳＷ２０３をオフ状態（開状態）にする。これにより、ＰチャネルトランジスタＰＴ２０１のリーク電流がＮチャネルトランジスタＮＴ２０２に流れ込み、そのリーク電流に応じたＮチャネルトランジスタＮＴ２０２のゲート・ソース間電圧ＶＧＳを蓄積容量ＣＳ２０１に保持する。
【００６０】
次に、図１１（Ｂ）に示すようにスイッチＳＷ２０１、ＳＷ２０２をオフ状態（開状態）にし、スイッチＳＷ２０３をオン状態（閉状態）にする。このとき、ＮチャネルトランジスタＮＴ２０２は、蓄積容量ＣＳ２０１によりＰチャネルトランジスタＰＴ２０１のリーク電流に相当する電流を発生できる。したがって、ＮチャネルトランジスタＮＴ２０２に流れる電流、すなわちＰチャネルトランジスタＰＴ２０１のリーク電流が、電流源ＩＳ２０１による基準電流ＩＲＥＦより小さければ、ノードＮＤ２０１の電位は“Ｈ”となり、信号ＯＵＴＰは“Ｈ”となる。一方、ＮチャネルトランジスタＮＴ２０２に流れる電流、すなわちＰチャネルトランジスタＰＴ２０１のリーク電流が、電流源ＩＳ２０１による基準電流ＩＲＥＦより大きければ、ノードＮＤ２０１の電位は“Ｌ”となり、信号ＯＵＴＰは“Ｌ”となる。
【００６１】
なお、ＮチャネルトランジスタＮＴ２０１のバックゲート電圧ＮＢＧを調整する場合には、制御信号ＳＩＧ１を“Ｌ”にし、信号ＯＵＴＰの反転信号を記憶部２０１に保持する点が異なるだけで前述した動作と同様である。また、前述した説明では、制御対象のトランジスタのリーク電流をＮチャネルトランジスタを用いてモニターするようにしているが、Ｐチャネルトランジスタを用いてモニターするようにしても良い。例えば、図１２に示すような回路構成とすることで、図１１に示した半導体回路と同様にして、ＰチャネルトランジスタＰＴ３０１及びＮチャネルトランジスタＮＴ３０１のバックゲート電圧を適切に設定することができる。
【００６２】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６３】
１１  機能回路
１２  制御回路
ＰＴ１１〜ＰＴ１３  Ｐチャネルトランジスタ
ＮＴ１１〜ＮＴ１６  Ｎチャネルトランジスタ
ＰＢＧ、ＮＢＧ  バックゲート電圧
ＩＳ１１、ＩＳ１２  電流源
ＳＷ１１〜ＳＷ１３  スイッチ
【図１】
2014241559.tif 000004
【図２】
2014241559.tif 000005
【図３】
2014241559.tif 000006
【図４】
2014241559.tif 000007
【図５】
2014241559.tif 000008
【図６】
2014241559.tif 000009
【図７】
2014241559.tif 000010
【図８】
2014241559.tif 000011
【図９】
2014241559.tif 000012
【図１０】
2014241559.tif 000013
【図１１】
2014241559.tif 000014
【図１２】
2014241559.tif 000015
【図１３】
2014241559.tif 000016