(57)【要約】【構成】負荷列ＬＣ＿１〜ＬＣ＿３の各々は、電圧が降下する順序で直列接続された発光ダイオードＥ１＿Ｋ〜Ｅ４＿Ｋ（Ｋ：１〜３）と単一の抵抗Ｒ＿Ｋとを有し、共通の負荷駆動電圧が印加される。トランジスタＱ＿１〜Ｑ＿３は、発光ダイオードＥ４＿Ｋと抵抗Ｒ＿Ｋとによって挟まれる位置に対応して、負荷列ＬＣ＿１〜ＬＣ＿３にそれぞれ設けられる。制御回路１４は、トランジスタＱ＿１〜Ｑ＿３のうち負荷駆動電圧に基づく電流の導通量が最低のトランジスタを抵抗Ｒ＿１〜Ｒ＿３の端子電圧に基づいて検出する。制御回路１４はさらに、検出されたトランジスタを短絡し、他の２つのトランジスタを定電流源として設定し、検出されたトランジスタに対応する抵抗の端子電圧に基づいて負荷駆動電圧の大きさを調整する。【効果】負荷駆動電圧の大きさを調整するための回路の構成を簡略化できる。【選択図】図１
2014032883.tif 000002
【特許請求の範囲】
【請求項１】
電圧が降下する順序で直列接続された第１負荷および第２負荷を各々が有し、共通の負荷駆動電圧が印加される複数の負荷列、
前記第１負荷および前記第２負荷によって挟まれる位置に対応して前記複数の負荷列にそれぞれ設けられた複数のトランジスタ、
前記複数のトランジスタのうち前記負荷駆動電圧に基づく導通量が最低のトランジスタを前記複数の負荷列の各々に設けられた第２負荷の端子電圧に基づいて検出する検出手段、
前記検出手段によって検出されたトランジスタに対応する第２負荷の端子電圧に基づいて前記負荷駆動電圧の大きさを調整する調整手段、および
前記複数のトランジスタのうち前記検出手段によって検出されたトランジスタを短絡しかつ他の１または２以上のトランジスタを定電流源として設定する制御手段を備える、負荷駆動回路。
【請求項２】
前記制御手段は、前記検出手段の処理に先立って前記複数のトランジスタの全てを短絡する第１短絡手段、および前記検出手段によって検出されたトランジスタと異なるトランジスタを前記定電流源として設定する第１設定手段を含み、
前記検出手段は前記複数の負荷列の各々に設けられた第２負荷の端子電圧を前記第１短絡手段の設定が有効な状態で測定する測定手段を含み、
前記調整手段は前記測定手段によって測定された端子電圧の最低値に基づいて前記負荷駆動電圧の大きさを調整する電圧調整手段を含む、請求項１記載の負荷駆動回路。
【請求項３】
前記制御手段は、前記検出手段の処理に先立って前記複数のトランジスタの全てを前記定電流源として設定する第２設定手段、および前記検出手段によって検出されたトランジスタを短絡する第２短絡手段を含み、
前記検出手段は、前記第２設定手段の設定が有効な状態で前記負荷駆動電圧の大きさを増大方向および減少方向のいずれか一方向に繰り返し変更する電圧変更手段を含み、
前記調整手段は前記定電流動作が不可能な単一の負荷列が前記複数の負荷列の中から特定された時点の前記負荷駆動電圧の大きさを固定的に設定する電圧設定手段を含む、請求項１記載の負荷駆動回路。
【請求項４】
前記制御手段によって前記定電流源として設定された１または２以上のトランジスタがそれぞれ設けられた１または２以上の負荷列の中から定電流動作が不可能な負荷列を探索する処理を間欠的に実行する探索手段、
前記探索手段によって検出された負荷列に設けられたトランジスタを短絡する短絡設定手段、および
前記制御手段によって短絡されたトランジスタを前記短絡設定手段の処理に関連して定電流源に変更する設定変更手段をさらに備える、請求項１ないし３のいずれかに記載の負荷駆動回路。
【請求項５】
前記負荷駆動電圧の大きさを規定するべくオン／オフされるスイッチング素子、および
前記スイッチング素子をオン／オフするパルスを発生する発生手段をさらに備え、
前記調整手段は前記発生手段によって発生されるパルスのデューティ比を前記端子電圧に基づいて制御する、請求項１ないし４のいずれかに記載の負荷駆動回路。
【請求項６】
前記第１負荷は１または２以上の発光ダイオードを含む、請求項１ないし５のいずれかに記載の負荷駆動回路。
【請求項７】
電圧が降下する順序で直列接続された第１負荷および第２負荷を各々が有し、共通の負荷駆動電圧が印加される複数の負荷列、および前記第１負荷および前記第２負荷によって挟まれる位置に対応して前記複数の負荷列にそれぞれ設けられた複数のトランジスタを備える負荷駆動回路のプロセッサに、
前記複数のトランジスタのうち前記負荷駆動電圧に基づく導通量が最低のトランジスタを前記複数の負荷列の各々に設けられた第２負荷の端子電圧に基づいて検出する検出ステップ、
前記複数のトランジスタのうち前記検出ステップによって検出されたトランジスタを短絡しかつ他の１または２以上のトランジスタを定電流源として設定する制御ステップ、および
前記検出ステップによって検出されたトランジスタに対応する第２負荷の端子電圧に基づいて前記負荷駆動電圧の大きさを調整する調整ステップを実行させるための、制御プログラム。
【請求項８】
電圧が降下する順序で直列接続された第１負荷および第２負荷を各々が有し、共通の負荷駆動電圧が印加される複数の負荷列、および前記第１負荷および前記第２負荷によって挟まれる位置に対応して前記複数の負荷列にそれぞれ設けられた複数のトランジスタを備える負荷駆動回路によって実行される制御方法であって、
前記複数のトランジスタのうち前記負荷駆動電圧に基づく導通量が最低のトランジスタを前記複数の負荷列の各々に設けられた第２負荷の端子電圧に基づいて検出する検出ステップ、
前記複数のトランジスタのうち前記検出ステップによって検出されたトランジスタを短絡しかつ他の１または２以上のトランジスタを定電流源として設定する制御ステップ、および
前記検出ステップによって検出されたトランジスタに対応する第２負荷の端子電圧に基づいて前記負荷駆動電圧の大きさを調整する調整ステップを備える、制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、負荷駆動回路に関し、特に並列的に設けられた複数の負荷列を共通の負荷駆動電圧によって駆動する、負荷駆動回路に関する。
【背景技術】
【０００２】
この種の回路の一例が、特許文献１に開示されている。この背景技術によれば、出力回路は、電源電圧を出力電圧に変換し、変換された出力電圧を並列する複数の負荷列に供給する。複数の定電流源は、複数の負荷にそれぞれ直列に接続され、接続先の負荷を流れる電流を一定値に調整する。出力回路は、複数の負荷と複数の定電流源との接続点に現われた複数の電圧のうち最低電圧が一定電圧を示すように、出力電圧を制御する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３７５５７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、背景技術では、負荷と定電流源との接続点の電位を測定する必要があるため、電位を測定する回路に高い耐圧特性が要求され、これによって回路構成が複雑化するという問題がある。
【０００５】
それゆえに、この発明の主たる目的は、回路構成を簡略化できる、負荷駆動回路を提供することである。
【課題を解決するための手段】
【０００６】
この発明に従う負荷駆動回路(10：実施例で相当する参照符号。以下同じ)は、電圧が降下する順序で直列接続された第１負荷(E1_1~E4_1/ E1_2~E4_2/ E1_3~E4_3)および第２負荷(R_1/ R_2/ R_3)を各々が有し、共通の負荷駆動電圧が印加される複数の負荷列(LC_1~LC_3)、第１負荷および第２負荷によって挟まれる位置に対応して複数の負荷列にそれぞれ設けられた複数のトランジスタ(Q_1~Q_3)、複数のトランジスタのうち負荷駆動電圧に基づく導通量が最低のトランジスタを複数の負荷列の各々に設けられた第２負荷の端子電圧に基づいて検出する検出手段(S5~S13, S33~S39)、検出手段によって検出されたトランジスタに対応する第２負荷の端子電圧に基づいて負荷駆動電圧の大きさを調整する調整手段(S17, S37)、および複数のトランジスタのうち検出手段によって検出されたトランジスタを短絡しかつ他の１または２以上のトランジスタを定電流源として設定する制御手段(S3, S15, S31, S41)を備える。
【０００７】
好ましくは、制御手段は、検出手段の処理に先立って複数のトランジスタの全てを短絡する第１短絡手段(S3)、および検出手段によって検出されたトランジスタと異なるトランジスタを定電流源として設定する第１設定手段(S15)を含み、検出手段は複数の負荷列の各々に設けられた第２負荷の端子電圧を第１短絡手段の設定が有効な状態で測定する測定手段(S5~S11)を含み、調整手段は測定手段によって測定された端子電圧の最低値に基づいて負荷駆動電圧の大きさを調整する電圧調整手段(S17)を含む。
【０００８】
好ましくは、制御手段は、検出手段の処理に先立って複数のトランジスタの全てを定電流源として設定する第２設定手段(S31)、および検出手段によって検出されたトランジスタを短絡する第２短絡手段(S41)を含み、検出手段は、第２設定手段の設定が有効な状態で負荷駆動電圧の大きさを増大方向および減少方向のいずれか一方向に繰り返し変更する電圧変更手段(S39)を含み、調整手段は定電流動作が不可能な単一の負荷列が複数の負荷列の中から特定された時点の負荷駆動電圧の大きさを固定的に設定する電圧設定手段(S37)を含む。
【０００９】
好ましくは、制御手段によって定電流源として設定された１または２以上のトランジスタがそれぞれ設けられた１または２以上の負荷列の中から定電流動作が不可能な負荷列を探索する処理を間欠的に実行する探索手段(S19~S21)、探索手段によって検出された負荷列に設けられたトランジスタを短絡する短絡設定手段(S23~S25)、および制御手段によって短絡されたトランジスタを短絡設定手段の処理に関連して定電流源に変更する設定変更手段(S27)がさらに備えられる。
【００１０】
好ましくは、負荷駆動電圧の大きさを規定するべくオン／オフされるスイッチング素子(Q4)、およびスイッチング素子をオン／オフするパルスを発生する発生手段(12)がさらに備えられ、調整手段は発生手段によって発生されるパルスのデューティ比を端子電圧に基づいて制御する。
【００１１】
好ましくは、第１負荷は１または２以上の発光ダイオード(E1~E4/ E5~E8/ E9~E12)を含む。
【００１２】
この発明に従う制御プログラムは、電圧が降下する順序で直列接続された第１負荷(E1_1~E4_1/ E1_2~E4_2/ E1_3~E4_3)および第２負荷(R_1/ R_2/ R_3)を各々が有し、共通の負荷駆動電圧が印加される複数の負荷列(LC_1~LC_3)、および第１負荷および第２負荷によって挟まれる位置に対応して複数の負荷列にそれぞれ設けられた複数のトランジスタ(Q_1~Q_3)を備える負荷駆動回路(10)のプロセッサ(14)に、複数のトランジスタのうち負荷駆動電圧に基づく導通量が最低のトランジスタを複数の負荷列の各々に設けられた第２負荷の端子電圧に基づいて検出する検出ステップ(S5~S13, S33~S39)、複数のトランジスタのうち検出ステップによって検出されたトランジスタを短絡しかつ他の１または２以上のトランジスタを定電流源として設定する制御ステップ(S3, S15, S31, S41)、および検出ステップによって検出されたトランジスタに対応する第２負荷の端子電圧に基づいて負荷駆動電圧の大きさを調整する調整ステップ(S17, S37)を実行させるための、制御プログラムである。
【００１３】
この発明に従う制御方法は、電圧が降下する順序で直列接続された第１負荷(E1_1~E4_1/ E1_2~E4_2/ E1_3~E4_3)および第２負荷(R_1/ R_2/ R_3)を各々が有し、共通の負荷駆動電圧が印加される複数の負荷列(LC_1~LC_3)、および第１負荷および第２負荷によって挟まれる位置に対応して複数の負荷列にそれぞれ設けられた複数のトランジスタ(Q_1~Q_3)を備える負荷駆動回路(10)によって実行される制御方法であって、複数のトランジスタのうち負荷駆動電圧に基づく導通量が最低のトランジスタを複数の負荷列の各々に設けられた第２負荷の端子電圧に基づいて検出する検出ステップ(S5~S13, S33~S39)、複数のトランジスタのうち検出ステップによって検出されたトランジスタを短絡しかつ他の１または２以上のトランジスタを定電流源として設定する制御ステップ(S3, S15, S31, S41)、および検出ステップによって検出されたトランジスタに対応する第２負荷の端子電圧に基づいて負荷駆動電圧の大きさを調整する調整ステップ(S17, S37)を備える。
【発明の効果】
【００１４】
この発明によれば、電流の導通量が最低のトランジスタは、トランジスタよりも低電圧側に設けられた第２負荷の端子電圧に基づいて検出される。これによって、第２負荷として低耐圧の素子を採用することができ、負荷駆動電圧の大きさを調整するための回路の構成を簡略化できる。また、電流の導通量が最低のトランジスタに対応する抵抗の端子電圧に基づいて負荷駆動電圧の大きさを調整することで、消費電力の抑制が図られる。
【００１５】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【図面の簡単な説明】
【００１６】
【図１】この発明の一実施例の構成を示すブロック図である。
【図２】図１実施例に適用される制御回路の動作の一部を示すフロー図である。
【図３】図１実施例に適用される制御回路の動作の他の一部を示すフロー図である。
【図４】図１実施例に適用される制御回路の動作のその他の一部を示すフロー図である。
【発明を実施するための形態】
【００１７】
図１を参照して、この実施例の負荷駆動回路１０は、インダクタＬ１を含む。インダクタＬ１の一方端は直流電圧が印加される入力端子Ｖｉｎに接続され、インダクタＬ１の他方端は電界効果型トランジスタ（以下、単に「トランジスタ」と言う）Ｑ４のドレインおよび整流ダイオードＤ１のアノードに接続される。トランジスタＱ４のソースは基準電位面と接続され、トランジスタＱ４のゲートはＰＷＭ信号を発生するＰＷＭ発生回路１２の出力端と接続される。また、整流ダイオードＤ１のカソードは、平滑キャパシタＣ１を介して基準電位面と接続されるとともに、出力端子Ｖｏｕｔと直接接続される。
【００１８】
トランジスタＱ４は、ＰＷＭ信号がＨレベルを示す期間に短絡（オン）され、ＰＷＭ信号がＬレベルを示す期間に開放（オフ）される。したがって、出力端子Ｖｏｕｔから出力される直流電圧つまり負荷駆動電圧の大きさは、ＰＷＭ信号のデューティ比に依存する。つまり、ＰＷＭ信号のデューティ比が増大すると負荷駆動電圧も増大し、ＰＷＭ信号のデューティ比が減少すると負荷駆動電圧も減少する。
【００１９】
出力端子Ｖｏｕｔと基準電位面との間には、負荷列ＬＣ＿１〜ＬＣ＿３が並列的に設けられる。ここで、負荷列ＬＣ＿１は４つの発光ダイオードＥ１＿１〜Ｅ４＿１と単一の抵抗Ｒ＿１とによって形成され、負荷列ＬＣ＿２は４つの発光ダイオードＥ１＿２〜Ｅ４＿２と単一の抵抗Ｒ＿２とによって形成され、そして負荷列ＬＣ＿３は４つの発光ダイオードＥ１＿３〜Ｅ４＿３と単一の抵抗Ｒ＿３とによって形成される。
【００２０】
ここで、発光ダイオードＥ１＿１〜Ｅ１＿４は、アノードおよびカソードがそれぞれ出力端子Ｖｏｕｔおよび基準電位面を向いて互いに直列接続される。発光ダイオードＥ１＿２〜Ｅ４＿２も、アノードおよびカソードがそれぞれ出力端子Ｖｏｕｔおよび基準電位面を向いて直列接続される。発光ダイオードＥ１＿３〜Ｅ４＿３もまた、アノードおよびカソードがそれぞれ出力端子Ｖｏｕｔおよび基準電位面を向いて直列接続される。また、抵抗Ｒ＿１は発光ダイオードＥ４＿１のカソードと基準電位面の間に設けられ、抵抗Ｒ＿２は発光ダイオードＥ４＿２のカソードと基準電位面の間に設けられ、抵抗Ｒ＿３は発光ダイオードＥ４＿３のカソードと基準電位面の間に設けられる。
【００２１】
ただし、発光ダイオードＥ４＿１と抵抗Ｒ＿１との間にはトランジスタＱ＿１が介在し、発光ダイオードＥ４＿２と抵抗Ｒ＿２との間にはトランジスタＱ＿２が介在し、発光ダイオードＥ４＿３と抵抗Ｒ＿３との間にはトランジスタＱ＿３が介在する。詳しくは、トランジスタＱ＿１のドレインおよびソースが発光ダイオードＥ４＿１のカソードおよび抵抗Ｒ＿１の一方端とそれぞれ接続され、トランジスタＱ＿２のドレインおよびソースが発光ダイオードＥ４＿２のカソードおよび抵抗Ｒ＿２の一方端とそれぞれ接続され、トランジスタＱ＿３のドレインおよびソースが発光ダイオードＥ４＿３のカソードおよび抵抗Ｒ＿３の一方端とそれぞれ接続される。
【００２２】
抵抗Ｒ＿１の一方端は、基準電圧Ｖｒｅｆがプラス入力端（非反転入力端）に印加されるオペアンプＸ＿１のマイナス入力端（反転入力端）と接続される。オペアンプＸ＿１の出力端は、バイアス電圧Ｖｂｓが一方入力端に印加されるセレクタ１８＿１の他方入力端に印加される。セレクタ１８＿１の出力端は、トランジスタＱ＿１のゲートに接続される。
【００２３】
したがって、セレクタ１８＿１がバイアス電圧Ｖｂｓを選択すると、トランジスタＱ＿１は短絡される。一方、セレクタ１８＿１がオペアンプＸ＿１の出力を選択すると、トランジスタＱ＿１は定電流源として設定される。つまり、トランジスタＱ＿１の電流の導通量は、抵抗Ｒ＿１の端子電圧が基準電圧Ｖｒｅｆと同じ電圧を示すように調整される。
【００２４】
抵抗Ｒ＿２の一方端は、基準電圧Ｖｒｅｆがプラス入力端に印加されるオペアンプＸ＿２のマイナス入力端と接続される。オペアンプＸ＿２の出力端は、バイアス電圧Ｖｂｓが一方入力端に印加されるセレクタ１８＿２の他方入力端に印加される。セレクタ１８＿２の出力端は、トランジスタＱ＿２のゲートに接続される。
【００２５】
したがって、セレクタ１８＿２がバイアス電圧Ｖｂｓを選択すると、トランジスタＱ＿２は短絡される。一方、セレクタ１８＿２がオペアンプＸ＿２の出力を選択すると、トランジスタＱ＿２は定電流源として設定される。つまり、トランジスタＱ＿２の電流の導通量は、抵抗Ｒ＿２の端子電圧が基準電圧Ｖｒｅｆと同じ電圧を示すように調整される。
【００２６】
抵抗Ｒ＿３の一方端は、基準電圧Ｖｒｅｆがプラス入力端に印加されるオペアンプＸ＿３のマイナス入力端と接続される。オペアンプＸ＿３の出力端は、バイアス電圧Ｖｂｓが一方入力端に印加されるセレクタ１８＿３の他方入力端に印加される。セレクタ１８＿３の出力端は、トランジスタＱ＿３のゲートに接続される。
【００２７】
したがって、セレクタ１８＿３がバイアス電圧Ｖｂｓを選択すると、トランジスタＱ＿３は短絡される。一方、セレクタ１８＿３がオペアンプＸ＿３の出力を選択すると、トランジスタＱ＿３は定電流源として設定される。つまり、トランジスタＱ＿３の電流の導通量は、抵抗Ｒ＿３の端子電圧が基準電圧Ｖｒｅｆと同じ電圧を示すように調整される。
【００２８】
制御回路（ＣＰＵ）１４は、抵抗Ｒ＿１〜Ｒ＿３の各々の端子電圧を検出し、ＰＷＭ発生回路１２およびセレクタ１８＿１〜１８＿３を図２〜図３に示すフロー図に従って制御する。なお、これらのフロー図に対応する制御プログラムは、図示しないメモリに記憶される。
【００２９】
ステップＳ１では、ＰＷＭ信号のデューティ比を初期化する。トランジスタＱ４は初期デューティ比を有するＰＷＭ信号によってオン／オフされ、これによって負荷駆動電圧が初期値に設定される。ステップＳ３では、バイアス電圧Ｖｂｓの選択をセレクタ１８＿１〜１８＿３に要求する。トランジスタＱ＿１〜Ｑ＿３のゲートにはバイアス電圧Ｖｂｓが印加され、これによってトランジスタＱ＿１〜Ｑ＿３が短絡される。
【００３０】
ステップＳ５では変数Ｋを“１”に設定し、ステップＳ７では抵抗Ｒ＿Ｋの端子電圧を測定する。ステップＳ９では変数Ｋをインクリメントし、ステップＳ１１では変数Ｋが“３”を上回るか否かを判別する。判別結果がＮＯであればステップＳ７に戻り、判別結果がＹＥＳであればステップＳ１３に進む。
【００３１】
ステップＳ１３では、こうして測定された３つの端子電圧値の中から最低電圧値を検出する。発光ダイオードＥ１＿１〜Ｅ４＿３の各々は或る範囲に属する電流を流したときに発光し、かつ発光量は電流量に依存する。また、発光に伴う電圧降下量は、発光ダイオードＥ１＿１〜Ｅ４＿３の間でばらつく。
【００３２】
したがって、ステップＳ１３の処理は、発光ダイオードにおける電圧降下が最大となる負荷列を“ＬＣ＿１”〜“ＬＣ＿３”の中から検出する処理に相当し、さらには発光ダイオードにおける電圧降下が最大となる負荷列に介在するトランジスタを“Ｑ＿１”〜“Ｑ＿３”の中から検出する処理に相当する。
【００３３】
ステップＳ１５では、ステップＳ１３で検出されたトランジスタと異なる２つのトランジスタを“Ｑ＿１”〜“Ｑ＿３”の中から特定し、特定された２つのトランジスタにそれぞれ割り当てられた２つのセレクタにオペアンプの出力の選択を要求する。
【００３４】
ステップＳ１７では、ステップＳ１３で検出された最低電圧値を参照して、ＰＷＭ信号のデューティ比つまり負荷駆動電圧の大きさを調整する。調整後の負荷駆動電圧値は、ステップＳ１３で検出された負荷列の定電流動作が不可能となる電圧範囲の最大値に相当する。
【００３５】
したがって、ステップＳ１３で検出されたトランジスタが“Ｑ＿１”であれば、セレクタ１８＿２および１８＿３がオペアンプＸ＿２の出力およびオペアンプＸ＿３の出力をそれぞれ選択する。ステップＳ１３で検出されたトランジスタが“Ｑ＿２”であれば、セレクタ１８＿１および１８＿３がオペアンプＸ＿１の出力およびオペアンプＸ＿３の出力をそれぞれ選択する。ステップＳ１３で検出されたトランジスタが“Ｑ＿３”であれば、セレクタ１８＿１および１８＿２がオペアンプＸ＿１の出力およびオペアンプＸ＿２の出力をそれぞれ選択する。
【００３６】
ステップＳ１３で検出された負荷列は、発光ダイオードにおける電圧降下が最大となる負荷列に相当する。また、負荷駆動電圧は、この負荷列において定電流動作が不可能となる電圧範囲の最大値に設定される。負荷駆動電圧の値をこのように調整し、他の２つの負荷列に割り当てられた２つのセレクタにオペアンプの出力の選択を要求することで、他の２つの負荷列に介在する２つのトランジスタは、定電流源として機能する。
【００３７】
ステップＳ１９では、指定周期（＝たとえば１０分）が到来したか否かを判別する。判別結果がＮＯからＹＥＳに更新されると、定電流動作が不可能な負荷列を上述した他の２つの負荷列の中から探索する。ステップＳ２３では、定電流動作が不可能な負荷列が検出されたか否かを判別し、判別結果がＮＯであればステップＳ１９に戻る一方、判別結果がＹＥＳであればステップＳ２５に進む。
【００３８】
ステップＳ２５では、検出した負荷列に割り当てられたセレクタにバイアス電圧Ｖｂｓの選択を要求する。ステップＳ２７では、検出した負荷列と異なる負荷列に割り当てられたセレクタにオペアンプの出力の選択を要求する。周辺温度が変化すると、発光ダイオードにおける電圧降下が最大となる負荷列が変化するおそれがある。そこで、定電流動作が不可能な負荷列を周期的に探索し、セレクタ１８＿１〜１８＿３の設定を適応的に更新するようにしている。ステップＳ２７の処理が完了すると、ステップＳ１９に戻る。
【００３９】
以上の説明から分かるように、負荷列ＬＣ＿１〜ＬＣ＿３の各々は、電圧が降下する順序で直列接続された発光ダイオードＥ１＿Ｋ〜Ｅ４＿Ｋ（Ｋ：１〜３）と単一の抵抗Ｒ＿Ｋとを有し、共通の負荷駆動電圧が印加される。トランジスタＱ＿１〜Ｑ＿３は、発光ダイオードＥ４＿Ｋと抵抗Ｒ＿Ｋとによって挟まれる位置に対応して、負荷列ＬＣ＿１〜ＬＣ＿３にそれぞれ設けられる。制御回路１４は、トランジスタＱ＿１〜Ｑ＿３のうち負荷駆動電圧に基づく電流の導通量が最低のトランジスタを抵抗Ｒ＿１〜Ｒ＿３の端子電圧に基づいて検出し(S5~S13)、検出されたトランジスタを短絡し、他の２つのトランジスタを定電流源として設定する(S3, S15)。制御回路１４はさらに、抵抗Ｒ＿１〜Ｒ＿３のうち検出されたトランジスタに対応する抵抗の端子電圧に基づいて負荷駆動電圧の大きさを調整する(S17)。
【００４０】
このように、電流の導通量が最低のトランジスタは、トランジスタＱ＿１〜Ｑ＿３よりも低電圧側に設けられた抵抗Ｒ＿１〜Ｒ＿３の端子電圧に基づいて検出される。これによって、抵抗Ｒ＿１〜Ｒ＿３として低耐圧の素子を採用することができ、負荷駆動電圧の大きさを調整するための回路の構成を簡略化できる。また、電流の導通量が最低のトランジスタに対応する抵抗の端子電圧に基づいて負荷駆動電圧の大きさを調整することで、消費電力の抑制が図られる。
【００４１】
なお、ステップＳ１〜Ｓ１５までは、予備駆動として正常動作よりも低い出力で駆動し、ステップＳ１７から正常動作させるようにしても構わない。
【００４２】
他の実施例の負荷駆動回路１０は、制御回路１４が図２に示すステップＳ１〜Ｓ１７の処理に代えて図４に示すステップＳ３１〜Ｓ４１の処理を実行する点を除き、上述の実施例と同じであるため、相違点についてのみ説明し、重複する説明は省略する。
【００４３】
図４を参照して、ステップＳ３１ではオペアンプＸ＿１〜Ｘ＿３の選択をセレクタ１８＿１〜１８＿３に要求する。これによって、トランジスタＱ＿１〜Ｑ＿３が定電流源として設定される。ステップＳ３３では、ＰＷＭ信号のデューティ比を最低値Ｄｍｉｎに設定する。ここで、最低値Ｄｍｉｎは、負荷列ＬＣ＿１〜ＬＣ＿３のいずれもが定電流動作を行うことができない値に設定される。
【００４４】
ステップＳ３５では、抵抗Ｒ＿１〜Ｒ＿３の端子電圧を参照して、定電流動作が不可能な負荷列を“ＬＣ＿１”〜“ＬＣ＿３”の中から検出する。ステップＳ３７では検出された負荷列の数が“１”であるか否かを判別し、判別結果がＮＯであればステップＳ３９に進む。ステップＳ３９ではＰＷＭ信号のデューティ比を“ΔＤＴ”に相当する比率だけ増大させ、その後にステップＳ３５に戻る。
【００４５】
ステップＳ３７の判別結果がＹＥＳであれば、つまり定電流動作が不可能な負荷列の数が“１”であれば、ステップＳ４１に進み、検出された負荷列に割り当てられたセレクタにバイアス電圧Ｖｂｓの選択を要求する。この結果、検出された負荷列に介在するトランジスタが短絡される。検出された負荷列が“ＬＣ＿１”であればトランジスタＱ＿１が短絡され、検出された負荷列が“ＬＣ＿２”であればトランジスタＱ＿２が短絡され、そして検出された負荷列が“ＬＣ＿３”であればトランジスタＱ＿３が短絡される。ステップＳ４１の処理が完了すると、ステップＳ１９に進む。
【００４６】
なお、図４の例ではＰＷＭ信号のデューティ比を最低値Ｄｍｉｎから“ΔＤＴ”ずつ増大させるようにしているが、デューティ比は最大値Ｄｍａｘ（Ｄｍａｘ：負荷列ＬＣ＿１〜ＬＣ＿３のいずれもが定電流動作を行うことができる値）から“ΔＤＴ”ずつ減少させるようにしてもよい。この場合には、最初に定電流動作が不可能となった負荷列のトランジスタが短絡されて、ステップＳ１９に進む。
【００４７】
この実施例においても、抵抗Ｒ＿１〜Ｒ＿３として低耐圧の素子を採用することができ、負荷駆動電圧の大きさを調整するための回路の構成を簡略化できる。また、電流の導通量が最低のトランジスタに対応する抵抗の端子電圧に基づいて負荷駆動電圧の大きさを調整することで、消費電力の抑制が図られる。
【００４８】
なお、以上の実施例では、負荷駆動回路として降圧型コンバータの例を示したが、昇圧型コンバータであっても構わない。また、ＰＷＭ信号のデューティ比を調整する抵抗として検出された列のトランジスタは、セレクタによりバイアス電圧Ｖｂｓが印加されない場合であっても、定電流動作を継続するためにはオペアンプの出力により短絡されるため、セレクタは不要としてもよい。
【符号の説明】
【００４９】
１０  …負荷駆動回路
１２  …ＰＷＭ発生回路
１４  …制御回路
ＬＣ＿１〜ＬＣ＿３  …負荷列
Ｘ＿１〜Ｘ＿３  …オペアンプ
【図１】
2014032883.tif 000003
【図２】
2014032883.tif 000004
【図３】
2014032883.tif 000005
【図４】
2014032883.tif 000006