(57)【要約】【課題】グローバル電子シャッター機能を備えながら、高い感度および高い画質を有するＭＯＳ型の固体撮像装置を提供する。【解決手段】本発明に係る固体撮像装置は、半導体基板１０１上の絶縁膜１２２の上において、画素毎に形成された複数の下部電極１４０、その上を覆う光電変換膜１４１、その上に形成された上部電極１４２、半導体基板１０１内において、下部電極１４０の各々に対応して設けられた接続ダイオード１０５、下部電極１４０の各々と、対応する接続ダイオード１０５とを接続する接続プラグ１２３〜１２５、接続ダイオード１０５の各々に対応し、対応する接続ダイオード１０５と転送ゲート１１０を介して設けられた蓄積ダイオード１０６、接続ダイオード１０５の各々に対応し、対応する接続ダイオード１０５と転送ゲート１１４を介して設けられたオーバーフロードレイン１０９と、を有する。【選択図】図３
2014103133.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に積層された絶縁膜と、
前記絶縁膜上において、当該絶縁膜の主面に沿って二次元状に形成された複数の下部電極と、
前記複数の下部電極の上を覆う状態で形成された光電変換膜と、
前記光電変換膜上に形成された上部電極と、
前記半導体基板内において、前記複数の下部電極の各々に対応して設けられた接続ダイオードと、
前記絶縁膜を挿通して設けられ、前記複数の下部電極の各々と、対応する前記接続ダイオードとを接続する接続プラグと、
前記半導体基板内において、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードと第１ゲートを介して設けられた蓄積ダイオードと、
前記半導体基板内において、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードと第２ゲートを介して設けられたオーバーフロードレインと、
を有する
ことを特徴とする固体撮像装置。
【請求項２】
半導体基板と、
前記半導体基板上に積層された絶縁膜と、
前記絶縁膜上において、当該絶縁膜の主面に沿って二次元状に形成された複数の下部電極と、
前記複数の下部電極の上を覆う状態で形成され、ｐｉｎ構造の光電変換膜と、
前記光電変換膜上に形成された上部電極と、
前記半導体基板内において、前記複数の下部電極の各々に対応して設けられた接続ダイオードと、
前記絶縁膜を挿通して設けられ、前記複数の下部電極の各々と、対応する前記接続ダイオードとを接続する接続プラグと、
前記半導体基板内において、前記接続ダイオードの各々に対応し、且つ、対応する前記接続ダイオードとゲートを介して設けられた蓄積ダイオードと、
前記上部電極に対してバイアス電圧を印加するバイアス電圧印加部と、
を有し、
前記バイアス電圧印加部から前記上部電極に対してバイアス電圧が印加された状態では、前記光電変換膜と前記蓄積ダイオードとの電位が順方向となる
ことを特徴とする固体撮像装置。
【請求項３】
さらに、
前記半導体基板内において、前記蓄積ダイオードの各々に対応し、且つ、対応する前記蓄積ダイオードと第３ゲートを介して設けられたフローティングディフュージョンを有する
ことを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項４】
前記下部電極は、遮光性材料から形成されており、
前記フローティングディフュージョンは、前記下部電極の下方において、当該下部電極により上方が覆われる領域内に形成されている
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記下部電極は、遮光性材料から形成されており、
前記接続ダイオードは、前記下部電極の下方において、当該下部電極により上方が覆われる領域内に形成されている
ことを特徴とする請求項１から請求項４の何れかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、グローバル電子シャッター機能を有するＭＯＳ型固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置であるＣＣＤイメージセンサやＭＯＳ型イメージセンサでは、多画素化に伴う画素サイズの微細化（微細セル化）が要求されている。それとともに、固体撮像装置に対しては、運動シーンなどの動きのある撮影においても、高い画質での撮像が可能な電気的な高速シャッター機能（グローバル電子シャッター機能）が求められている。特に、逐次読出し方式を採用するＭＯＳ型イメージセンサにおいても、全画素の受光部の信号電荷を電気的に一括して読み出すグローバル電子シャッター機能が求められている。
【０００３】
上記要望を受けて、種々の技術が提案されている（例えば、非特許文献１）。従来技術の一例として、非特許文献１で提案されている固体撮像装置（ＭＯＳ型イメージセンサ）の構成および動作ポテンシャルについて、図１６を用い説明する。
【０００４】
図１６（ａ）の平面概略図に示すように、非特許文献１で提案されている固体撮像装置の各画素では、フォトダイオード９０３に対して、転送ゲート９０６を介してストレージダイオード９０４が設けられている。また、ストレージダイオード９０４に対して、転送ゲート９０７を介してフローティングディフュージョン９０５が設けられている。
【０００５】
また、フォトダイオード９０３に対しては、図１６（ａ）の紙面に向かって上下方向において、転送ゲート９１３を介してオーバーフロードレイン９１１が設けられている。ここで、フォトダイオード９０３は、入射してきた光を電荷に変換する光電変換部として機能し、オーバーフロードレイン９１１は、フォトダイオード９０３で生成された電荷を一斉リセットして掃き出すための領域である。ストレージダイオード９０４は、一斉掃き出し後にフォトダイオード９０３から一斉読み出しされた信号電荷を一時蓄積するための領域である。
【０００６】
次に、図１６（ａ）におけるＸ−Ｘ‘断面である図１６（ｂ）に示すように、非特許文献１で提案されている固体撮像装置では、オーバーフロードレイン９１１、フォトダイオード９０３、ストレージダイオード９０４、およびフローティングディフュージョン９０５の全てがｐ型ウェル領域９０２が形成された半導体基板９０１に埋め込み形成されており、フローティングディフュージョン９０５に対しては、リセットゲート９０８が設けられ、リセットゲート９０８には、ドレイン電圧９０９が設けられている。また、フローティングディフュージョン９０５に対しては、そのポテンシャル変化を増幅して外部に読み出す増幅器９０１０設けられている。
【０００７】
また、オーバーフロードレイン９１１には、ドレイン電圧９１２が設けられている。
次に、非特許文献１で提案されている固体撮像装置の駆動方法について、図１６（ｃ）を併せて用い説明する。図１６（ｃ）は、図１６（ａ）におけるＹ−Ｙ‘断面である。先ず、入射光によりフォトダイオード９０３に蓄積された電荷は、転送ゲート９１３を全画素一斉にＯＮすることで、オーバーフロードレイン９１１へと掃き出される。これにより、全画素のフォトダイオード９０３が一斉にリセットされる（図１６（ｃ）における（ｉ）ＰＤ−ｒｅｓｅｔｔｉｎｇ）。
【０００８】
次に、リセットされて空になったフォトダイオード９０３に所定時間（シャッター時間）の入射光により蓄積された信号電荷は、転送ゲート９０６を全画素一斉にＯＮすることで、ストレージダイオード９０６へと転送される。これにより、全画素のフォトダイオード９０３から信号電荷の一斉読み出しがなされる（図１６（ｃ）における（ｉｉ）Ｆｉｒｓｔ−ｔｒａｎｓｆｅｒ）。
【０００９】
次に、ストレージダイオード９０４に転送された信号電荷は、ＭＯＳ型イメージセンサの通常の読出し方式（逐次読み出し方式）のサイクルに従って、転送ゲート９０７をＯＮすることで、フローティングディフュージョン９０５へと転送される（図１６（ｃ）における（ｉｉｉ）Ｓｅｃｏｎｄ−ｔｒａｎｓｆｅｒ）。そして、フローティングディフュージョン９０５に接続された増幅器９１０を介して、フローティングディフュージョン９０５の信号電荷に応じたポテンシャル変化が外部へと読み出される。
【００１０】
上記のように、非特許文献１で提案されている固体撮像装置では、全画素において、フォトダイオード９０３の電荷をオーバーフロードレイン９１１へと一括リセットし、その後に、フォトダイオード９０３で所定時間（シャッター時間）の間で生成された信号電荷を全画素一斉に読み出してストレージダイオード９０４へと転送し、一時蓄積される。そして、ストレージダイオード９０４からフローティングディフュージョン９０５に転送された信号電荷に応じ、ポテンシャル変化が増幅器９１０を介して逐次読み出される。このようにして、グローバル電子シャッターが実現されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】「Ｔｗｏ−Ｓｔａｇｅ  Ｃｈａｒｇｅ  Ｔｒａｎｓｆｅｒ  Ｐｉｘｅｌ  Ｕｓｉｎｇ  Ｐｉｎｎｅｄ  Ｄｉｏｄｅｓ  ｆｏｒ  Ｌｏｗ−Ｎｏｉｓｅ  Ｇｌｏｂａｌ  Ｓｈｕｔｔａｅｒ  Ｉｍａｇｉｎｇ」，Ｋ．Ｙａｓｕｔｏｍｉ  ｅｔ  ａｌ．，２００９  Ｉｎｔｌ．  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  Ｗｏｒｋｓｈｏｐ，ｓｅｓｓｉｏｎ  １１．
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記非特許文献１で提案されている固体撮像装置では、単位画素において、半導体基板９０１内にフォトダイオード９０３とストレージダイオード９０４とが形成されており、フォトダイオード９０３の占有面積とストレージダイオード９０４の占有面積とは、トレードオフの関係となっている（図１６（ａ）および図１６（ｂ）を参照）。そして、フォトダイオード９０３とストレージダイオード９０４の面積は、互いに同等とする必要があるため、フォトダイオード９０３の占有面積を相対的に大きくすることが困難であり、感度低下を招いてしまう。
【００１３】
本発明は、上記問題の解決を図るべくなされたものであって、グローバル電子シャッター機能を備えながら、高い感度を有するＭＯＳ型の固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
そこで、本発明では、次の構成を採用することとした。
[Ｉ]  本発明に係る固体撮像装置は、半導体基板と、絶縁膜と、複数の下部電極と、光電変換膜と、上部電極と、複数の接続ダイオードと、複数の接続プラグと、複数の蓄積ダイオードと、複数のオーバーフロードレインとを有することを特徴とする。
【００１５】
（１）絶縁膜；半導体基板上に積層されている。
（２）複数の下部電極；絶縁膜上において、当該絶縁膜の主面に沿って二次元状に形成されている。
【００１６】
（３）光電変換膜；複数の下部電極の上を覆う状態で形成されている。
（４）上部電極；光電変換膜上に形成されている。
（５）複数の接続ダイオード；半導体基板内において、複数の下部電極の各々に対応して設けられている。
【００１７】
（６）複数の接続プラグ；絶縁膜を挿通して設けられ、複数の下部電極の各々と、対応する接続ダイオードとを接続している。
（７）複数の蓄積ダイオード；半導体基板内において、複数の接続ダイオードの各々に対応し、且つ、対応する接続ダイオードと第１ゲートを介して設けられている。
【００１８】
（８）複数のオーバーフロードレイン；半導体基板内において、複数の接続ダイオードの各々に対応し、且つ、対応する接続ダイオードと第２ゲートを介して設けられている。
[ＩＩ]  また、本発明に係る固体撮像装置は、半導体基板と、絶縁膜と、複数の下部電極と、光電変換膜と、上部電極と、複数の接続ダイオードと、複数の接続プラグと、複数の蓄積ダイオードと、バイアス電圧印加部とを有することを特徴とする。
【００１９】
（１）絶縁膜；半導体基板上に積層されている。
（２）複数の下部電極；絶縁膜上において、当該絶縁膜の主面に沿って二次元状に形成されている。
【００２０】
（３）光電変換膜；複数の下部電極の上を覆う状態で形成され、ｐｉｎ構造を備える。
（４）上部電極；光電変換膜上に形成されている。
（５）複数の接続ダイオード；半導体基板内において、複数の下部電極の各々に対応して設けられている。
【００２１】
（６）複数の接続プラグ；絶縁膜を挿通して設けられ、複数の下部電極の各々と、対応する接続ダイオードとを接続している。
（７）複数の蓄積ダイオード；半導体基板内において、複数の接続ダイオードの各々に対応し、且つ、対応する接続ダイオードとゲートを介して設けられている。
【００２２】
（８）バイアス電圧印加部；上部電極に対してバイアス電圧を印加する。
そして、本発明に係る固体撮像装置では、バイアス電圧印加部から上部電極に対してバイアス電圧が印加された状態において、光電変換膜と蓄積ダイオードとの電位が順方向となることを特徴とする。
【発明の効果】
【００２３】
先ず、[Ｉ]および[ＩＩ]の双方の固体撮像装置では、絶縁膜上に形成された光電変換膜を有し、半導体基板内に形成された蓄積ダイオードと占有面積という点においてトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード容量との両立が可能である。よって、本発明に係る固体撮像装置では、グローバル電子シャッター機能を備える固体撮像装置において、画素サイズの微細化によっても、十分な光電変換部の面積を確保することができ、高い感度を実現することができる。
【００２４】
なお、[Ｉ]に係る本発明の固体撮像装置では、各画素において、接続ダイオードに対して第２ゲートを介してオーバーフロードレインが形成されている。このため、[Ｉ]に係る本発明の固体撮像装置では、全画素において、光電変換膜の電荷を下部電極、接続プラグ、および接続ダイオードを介して、オーバーフロードレインへと一括リセットし、その後に、光電変換膜で所定時間（シャッター時間）の間で生成された信号電荷を全画素一斉に読み出して蓄積ダイオードへと転送し、一時蓄積できる。そして、その後は、上記非特許文献１で提案されている固体撮像装置と同様に、蓄積ダイオードからフローティングディフュージョンに信号電荷が転送され、当該信号電荷に応じ、ポテンシャル変化が増幅器を介して逐次読み出される。このようにして、本発明に係る固体撮像装置においても、グローバル電子シャッター機能を備える。
【００２５】
一方、[ＩＩ]に係る本発明の固体撮像装置では、光電変換膜の電荷の一括リセットを、光電変換膜のｐｉｎ構造を用いて行うことができる。即ち、バイアス電圧印加部から、上部電極を介して光電変換膜に対してバイアス電圧を印加することにより、Ｈｉｇｈ状態のときにｐｉｎ構造の光電変換膜と蓄積ダイオードの電位が順方向となるので、蓄積ダイオードの電荷が一斉リセットされる。この後の駆動については、上記同様である。よって、[ＩＩ]に係る本発明の固体撮像装置では、半導体基板内にオーバーフロードレインを形成しなくてもよく、上記[Ｉ]に係る本発明の固体撮像装置よりも、さらに蓄積ダイオードの占有面積を大きくとることができる。
【００２６】
以上のように、[Ｉ]および[ＩＩ]の双方の本発明に係る固体撮像装置では、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能である。従って、本発明に係る固体撮像装置では、グローバル電子シャッター機能を備えながら、高い感度を有する。
【００２７】
本発明に係る固体撮像装置では、例えば、次のようなバリエーション構成を採用することが可能である。
本発明に係る固体撮像装置では、上記構成に加え、さらに、フローティングディフュージョンを有する構成とすることができる。フローティングディフュージョンは、半導体基板内において、複数の蓄積ダイオードの各々に対応し、且つ、対応する前記蓄積ダイオードと第３ゲートを介して設けられている。
【００２８】
また、本発明に係る固体撮像装置では、下部電極が遮光性材料から形成されており、フローティングディフュージョンが、下部電極の下方において、当該下部電極により上方が覆われる領域内に形成されているという構成を採用することもできる。このような構成を採用する場合には、フローティングディフュージョンへの光の入射を防止することができ、偽信号電荷に起因する画質の劣化を防止することができる。即ち、上記非特許文献１で提案されている固体撮像装置では、ストレージダイオード９０４が形成された領域の上方は、遮光されておらず、一括読み出しされストレージダイオード９０４に信号電荷が一時蓄積されている期間において、ストレージダイオード９０４に光の入射があった場合に偽信号電荷が混入し、画質の劣化を招いてしまう。従来技術に係る固体撮像装置においては、同様の現象がフローティングディフュージョンにおいても生じ得る。
【００２９】
これに対して、上記構成を採用する本発明に係る固体撮像装置では、フローティングディフュージョンの上方が、遮光性材料からなる下部電極により覆われているので、フローティングディフュージョンへの光の入射が下部電極により遮られ、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。
【００３０】
また、本発明に係る固体撮像装置では、下部電極が遮光性材料から形成されており、接続ダイオードが、下部電極の下方において、当該下部電極により上方が覆われる領域内に形成されているという構成を採用することもできる。この構成を採用する場合には、上記と同様に、接続ダイオードの上方が遮光性材料からなる下部電極で覆われているので、接続ダイオードへの光の入射が下部電極により遮られ、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係る固体撮像装置１の構成を示す模式ブロック図である。
【図２】固体撮像装置１における画素アレイ１０の一部を示す模式平面図である。
【図３】固体撮像装置１における画素アレイ１０の一部を示す模式断面図である。
【図４】（ａ）は、固体撮像装置１における１画素部の等価回路図であり、（ｂ）は、ポテンシャル図である。
【図５】固体撮像装置１の駆動時における模式タイミングチャートである。
【図６】駆動時における各ノードでのポテンシャルを示す模式ポテンシャル図である。
【図７】固体撮像装置１の製造における各工程を示す模式断面図である。
【図８】固体撮像装置１の製造における各工程を示す模式断面図である。
【図９】本発明の実施の形態２に係る固体撮像装置における画素アレイの一部を示す模式平面図である。
【図１０】実施の形態２に係る固体撮像装置における画素アレイの一部を示す模式断面図である。
【図１１】（ａ）は、実施の形態２に係る固体撮像装置における１画素部の等価回路図であり、（ｂ）は、ポテンシャル図である。
【図１２】実施の形態２に係る固体撮像装置の駆動時における模式タイミングチャートである。
【図１３】実施の形態２に係る固体撮像装置の駆動時における各ノードでのポテンシャルを示す模式ポテンシャル図である。
【図１４】実施の形態２に係る固体撮像装置の製造における各工程を示す模式断面図である。
【図１５】実施の形態２に係る固体撮像装置の製造における各工程を示す模式断面図である。
【図１６】従来技術に係るグローバル電子シャッター機能を有する固体撮像装置の構成を示す模式図である。
【発明を実施するための形態】
【００３２】
以下では、本発明を実施するための形態について、図面を参酌しながら説明する。なお、以下の各実施の形態は、本発明の構成およびそこから奏される作用・効果を分かり易く説明するために用いる例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
【００３３】
［実施の形態１］
１．固体撮像装置１の全体構成
実施の形態１に係る固体撮像装置１の全体構成について、図１を用い説明する。
【００３４】
図１に示すように、実施の形態１に係る固体撮像装置１では、複数の画素部１００がＸ−Ｙ面方向にマトリクス状（行列状）に配列され、これより画素アレイ１０が構成されている。画素アレイ１０に対しては、パルス発生回路２１、水平シフトレジスタ２２、および垂直シフトレジスタ２３が接続されている。水平シフトレジスタ２２および垂直シフトレジスタ２３は、パルス発生回路２１からのタイミングパルスの印加に呼応して、各画素部１００に対して、順次、駆動パルスを出力する。
【００３５】
２．画素アレイ１０の構成
固体撮像装置１の構成の内、画素アレイ１０の構成について、図２および図３を用い説明する。図２は、画素アレイ１０における一部領域を抜き出して示す模式平面図であり、図３は、そのＡ−Ａ‘断面を示す模式断面図である。
【００３６】
図２に示すように、固体撮像装置１においては、画素部１００と画素部１００との間に画素分離部３００が設けられている。そして、各画素部１００には、接続ダイオード１０５、蓄積ダイオード１０６、フローティングディフュージョン１０７、増幅トランジスタ１１６、リセットドレイン１０８が設けられている。また、接続ダイオード１０５に対して、Ｙ軸方向の上側には、オーバーフロードレイン１０９が設けられ、増幅トランジスタ１１６のＸ軸方向の右側には、増幅トランジスタ（Ｔｒ）ドレイン１１５が設けられている。
【００３７】
接続ダイオード１０５と蓄積ダイオード１０６との間には、転送ゲート１１０が設けられ、接続ダイオード１０５とオーバーフロードレイン１０９との間には、転送ゲート１１４が設けられている。同様に、蓄積ダイオード１０６とフローティングディフュージョン１０７との間には、転送ゲート１１１が設けられ、フローティングディフュージョン１０７とリセットドレイン１０８との間には、転送ゲート１１３が設けられている。なお、増幅トランジスタ１１６の増幅Ｔｒゲート１１２は、コンタクトプラグ１１７を介して、フローティングディフュージョン１０７に接続されている。
【００３８】
オーバーフロードレイン１０９およびリセットドレイン１０８には、それぞれコンタクトプラグ１１９，１１８が接続されており、また、増幅トランジスタ１１６には、コンタクトプラグ１３５が接続されている。また、転送ゲート１１４，１１０などには、それぞれコンタクトプラグ１３６が接続されている。
【００３９】
次に、固体撮像装置１の画素アレイ１０の構成について、断面図にて説明する。
図３に示すように、固体撮像装置１は、ｐ型の半導体基板１０１をベースに形成されており、一方の主面上にゲート酸化膜１０４が積層形成されている。隣接する画素部１００同士の間は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）１０２およびｐ＋型のチャネルストッパ１０３により分離されている（画素分離部３００）。
【００４０】
ゲート酸化膜１０４の上には、層間絶縁膜１２０，１２１，１２２が順に積層形成されている。層間絶縁膜１２０，１２１，１２３は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用い形成された酸化膜である。層間絶縁膜１２０における層間絶縁膜１２１との境界部分、および層間絶縁膜１２１における層間絶縁膜１２２との境界部分には、配線１２６，１２７がそれぞれ形成されている。これら配線１２６，１２７は、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）を用い形成されている。また、各配線１２６，１２７には、コンタクトプラグ１２３，１２４，１２５が接続されている。ここで、コンタクトプラグ１２３，１２４，１２５は、タングステン（Ｗ）プラグを用い形成されているが、コンタクトプラグ１２３については、不純物層（接続ダイオード１０５、リセットドレイン１０８、オーバーフロードレイン１０９）との接触抵抗低減のため、チタン（Ｔｉ）を、またタングステン（Ｗ）との密着を強化するためにＴｉＮが、境界部分に介挿された構成を有する（図示を省略）。
【００４１】
半導体基板１０１におけるゲート絶縁膜１０４側の主面から内方に向けての表層領域には、画素部１００毎に、オーバーフロードレイン１０９、接続ダイオード１０５、蓄積ダイオード１０６、フローティングディフュージョン１０７、およびリセットドレイン１０８が、互いに間隔をあけた状態で設けられている。オーバーフロードレイン１０９、接続ダイオード１０５、およびリセットドレイン１０８には、それぞれゲート酸化膜１０４を挿通するコンタクトプラグ１２３が接続されている。また、ゲート酸化膜１０４上には、接続ダイオード１０５とオーバーフロードレイン１０９との間の領域に転送ゲート１１４が設けられ、接続ダイオード１０５と蓄積ダイオード１０６との間の領域に転送ゲート１１０が設けられている。同様に、ゲート酸化膜１０４上には、蓄積ダイオード１０６とフローティングディフュージョン１０７との間の領域に転送ゲート１１１が設けられ、フローティングディフュージョン１０７とリセットドレイン１０８との間の領域に転送ゲート１１３が設けられている。さらに、フローティングディフュージョン１０７には、ゲート酸化膜１０４を挿通する増幅Ｔｒゲート１１２が接続されている。転送ゲート１１０，１１１，１１３，１１４および増幅Ｔｒゲート１１２は、例えば、Ｐｏｌｙ−Ｓｉにより形成されている。
【００４２】
なお、接続ダイオード１０５、蓄積ダイオード１０６、フローティングディフュージョン１０７、リセットドレイン１０８、およびオーバーフロードレイン１０９は、ｎ型の不純物拡散層である。そして、図３に示すように、接続ダイオード１０５に対しては、ゲート酸化膜１０４との間の領域に、コンタクトプラグ１２３との接続部分を除き、ｐ＋型の不純物層であるピニング層１３０が形成されている。これにより、接続ダイオード１０５は、埋め込みダイオードになっている。同様に、蓄積ダイオード１０６に対しては、ゲート酸化膜１０４との間の領域全体に、ｐ＋型の不純物層であるピニング層１３１が形成されている。これにより、蓄積ダイオード１０６についても、埋め込みダイオードになっている。
【００４３】
また、図示を省略しているが、リセットドレイン１０８には、ドレイン電圧（ＶＤＤ）が接続されている。
次に、層間絶縁膜１２２の上には、画素部１００毎に区画された状態で下部電極１４０が形成されている。なお、図２にも示すように、下部電極１４０は、各画素部１００における接続ダイオード１０５および蓄積ダイオード１０６のＺ軸方向上方を覆う状態で形成されている。ここで、下部電極１４０は、例えば、Ａｌ−Ｓｉ−Ｃｕ合金材料を用い形成されており、遮光性を有する。
【００４４】
なお、コンタクトプラグ１２５は、タングステン（Ｗ）メタルから形成されているのであるが、下部電極１４０との密着性を強化するために、接続部分において、タングステン（Ｗ）の上にＴｉＮ層が形成され、その上層にはＴｉ層が設けられている（図示を省略）。
【００４５】
下部電極１４０の上には、光電変換膜１４１および上部電極１４２が順に積層形成されている。この内、光電変換膜１４１は、例えば、α−Ｓｉ膜や無機光導電膜などをもって構成されている。上部電極１４２は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）やＺｎＯにより形成されている。そして、光電変換膜１４１および上部電極１４２は、全ての画素部１００に広がった状態で形成されている。
【００４６】
次に、上部電極１４２上には、画素分離部３００において、金属配線１４７が形成されている。金属配線１４７は、画素アレイ１０における隣接する画素部１００間を通るようにメッシュ状になっている。金属配線１４７および上部電極１４２の上には、保護膜１４８、平坦化膜１５０、カラーフィルタ層１５１、平坦化膜１５２、およびマイクロレンズ１５３が順に積層形成されている。
【００４７】
Ｚ軸方向上方より入射した光は、画素部１００毎にマイクロレンズ１５３で集光され、光電変換膜１４１で光電変換される。そして、金属配線１４７および下部電極１４０が共に遮光性を有することから、入射した光が、半導体基板１０１に形成された各不純物拡散層（接続ダイオード１０５、蓄積ダイオード１０６、フローティングディフュージョン１０７）に入射するのが防止される。
【００４８】
３．固体撮像装置１の駆動
上記構成を有する固体撮像装置１は、グローバル電子シャッター機能を有するのであるが、その駆動について、図４から図６を用い説明する。
【００４９】
図４（ａ）は、本発明の実施の形態１に係る固体撮像装置１のグローバル電子シャッター機能付き画素の等価回路であり、図４（ｂ）は、各ノードのポテンシャルを示すポテンシャル図である。図５は、固体撮像装置１のグローバル電子シャッター動作のタイミングチャートの概略図であり、図６は、固体撮像装置１のグローバル電子シャッター動作時の画素部１００の動作ポテンシャルの概略図である。
【００５０】
図４（ａ）に示すように、光電変換膜１４１には、一方（上部電極１４２側）にＤＣバイアス電圧（ＶＦＢ）印加部１６０が接続されており、他方（下部電極１４０側）に接続ダイオード（ＣＤ）１０５が接続されている。接続ダイオード（ＣＤ）１０５の両側には、転送ゲート（ＧＳ，ＧＲ）１１０，１１４が設けられており、転送ゲート（ＧＲ）１１４の先には、オーバーフロードレイン（ＯＦＤ）１０９が設けられている。他方、転送ゲート（ＧＳ）１１０の先には、蓄積ダイオード（ＳＤ）１０６が設けられ、転送ゲート（ＴＸ）１１１がその先に設けられている。
【００５１】
転送ゲート（ＴＸ）１１１の先には、フローティングディフュージョン（ＦＤ）１０７が設けられ、フローティングディフュージョン（ＦＤ）１０７には、増幅トランジスタ（ＳＦ）１１６が接続されている。増幅トランジスタ（ＳＦ）のドレイン（ＳＦＤ）１１５には、ドレイン電圧（ＶＤＤ）が接続されている。また、フローティングディフュージョン（ＦＤ）１０７には、隣接して転送ゲート（ＲＳ）１１３が設けられ、リセットドレイン（ＲＤ）１０８が設けられている。
【００５２】
図４（ｂ）のポテンシャル図に示すように、各転送ゲート１１４，１１０，１１１，１１３において、ポテンシャルが低くなっており、他の各領域で高くなっている。
図５に示すように、転送パルスＧＳの印加開始タイミングから、次の転送パルスＧＳの印加開始までが１ｆｒａｍｅであり、転送パルスＧＲの印加が終了した直後から、次の転送パルスＧＳが印加開始されるまでの間が蓄積時間となる。
【００５３】
具体的に、図５に示すように、１ｆｒａｍｅの最初に、転送ゲート（ＧＳ）１１０に対して、全ての画素部１００一括で転送パルスＧＳを印加する。これにより、接続ダイオード（ＣＤ）１０５に存在する電荷が、一斉に蓄積ダイオード（ＳＤ）１０６に転送される。
【００５４】
次に、転送ゲート（ＧＲ）１１４に対して、全ての画素部１００一括でリセットパルスＧＲを印加する。これにより、接続ダイオード（ＣＤ）１０５の信号電荷が、一斉にオーバーフロードレイン(ＯＦＤ)１０９に掃き出される（タイミングｔ１）。オーバーフロードレイン（ＯＦＤ）１０９への電荷の掃き出しが行われた後、蓄積時間が開始される。なお、光電変換膜１４１に対しては、上部電極１４２を介してＤＣバイアス電圧ＶＦＢが印加され、これにより、適正な光電流（光電変換効率）が得られるようにＤＣバイアス電圧が設定されている。
【００５５】
次に、ｎ行目に位置する画素部１００の転送ゲート（ＲＳ）１１３には、リセットパルスＲＳｎが印加される前であるので、ｎ行目のフローティングディフュージョン（ＦＤ）１０７の電荷状態がリセットされる（タイミングｔ３）。次に、上記のように、転送ゲート（ＲＳ）１１３にリセットパルスＲＳｎを印加し、ｎ行目の画素部１００に対しては、転送ゲート（ＴＸ）１１１に対して、転送パルスＴＸｎが印加される。これにより、蓄積ダイオード（ＳＤ）１０６からフローティングディフュージョン（ＦＤ）１０７へと信号電荷が転送される（タイミングｔ４）。
【００５６】
同様にして、（ｎ＋１）行目の画素部１００における各転送ゲート（ＲＳ，ＴＸ）１１３，１１１に対して、リセットパルスＲＳｎ＋１および転送パルスＴＸｎ＋１がそれぞれ印加される。これにより、（ｎ＋１）行目の画素部１００のフローティングディフュージョン（ＦＤ）１０７の電荷状態がリセットされ、蓄積ダイオード（ＳＤ）１０６からフローティングディフュージョン（ＦＤ）１０７へと信号電荷が転送される。
【００５７】
なお、上記において、パルスＧＲ，ＧＳは、全画素部１００に対して一斉に印加されるパルスであり、その他のパルスＲＳｎ，ＴＸｎ，ＲＳｎ＋１，ＴＸｎ＋１，・・・は、逐次読み出し動作に従う各行単位に印加されるパルスである。そして、ＤＣバイアス電圧ＶＦＢは、全画素部１００に共通に印加されるＤＣバイアス電圧である。
【００５８】
次に、図６（ａ）〜（ｅ）の動作ポテンシャルの概略図を用いて、固体撮像装置１のグローバル電子シャッター動作を説明する。
ここで、図６（ａ）は、全画素部１００の接続ダイオード（ＣＤ）１０５を一括リセット（受光部の信号電荷を一括リセット）した時（ｔ＝ｔ１）の画素部１００の動作ポテンシャルを示し、図６（ｂ）は、全画素部１００の接続ダイオード（ＣＤ）１０５を一括リセット後に接続ダイオード（ＣＤ）１０５に新たに蓄積された信号電荷を全画素部１００一斉に蓄積ダイオード（ＳＤ）１０６に一括転送した時（ｔ＝ｔ２）の画素部１００の動作ポテンシャルを示す。また、図６（ｃ）は、ｎ行目（ここでは、パルスＴＸｎ，ＲＳｎが印加される行）の蓄積ダイオード（ＳＤ）１０６の信号電荷をフローティングディフュージョン（ＦＤ）１０７）に転送する前にフローティングディフュージョン（ＦＤ）１０７をリセットした時（ｔ＝ｔ３）の画素部１００の動作ポテンシャルを示し、図６（ｄ）は、逐次読み出しのタイミングに従って、ｎ行目の蓄積ダイオード（ＳＤ）１０６の信号電荷をフローティングディフュージョン（ＦＤ）１０７に転送した時（ｔ＝ｔ４）の画素部１００の動作ポテンシャルを示し、図６（ｅ）は、（ｎ＋１）行目（ここでは、パルスＴＸｎ＋１、ＲＳｎ＋１が印加される行）の蓄積ダイオード（ＳＤ）１０６の信号電荷をフローティングディフュージョン（ＦＤ）１０７に転送する前にフローティングディフュージョン（ＦＤ）１０７をリセットした時（ｔ＝ｔ５）の画素部１００の動作ポテンシャルを示す。
【００５９】
図６（ａ）に示すように、タイミングｔ１において、パルスＧＲの印加により（図５を参照）、転送ゲート（ＧＲ）１１４がＯＮされる。これにより、全ての画素部１００における接続ダイオード（ＣＤ）１０５の電荷が一斉に、オーバーフロードレイン（OFD）１０９に転送され、掃出される。これにより、グローバル電子シャッターの読み出し（蓄積時間の開始）が開始される。
【００６０】
次に、図６（ｂ）に示すように、タイミングｔ２において、パルスGSはＯＮのままであり、パルスＧＲはＯＦＦとなっている。そして、パルスＴＸ（ＴＸｎ，ＴＸｎ＋１，・・・）もＯＦＦとなっている。パルスＧＳの印加により、転送ゲート（ＧＳ）１１０がＯＮされ、全画素部１００の転送ゲート（ＧＳ）１１０に一斉にパルスが印加されることにより、全画素部１００の接続ダイオード（ＣＤ）１０５の信号電荷が一斉に、蓄積ダイオード（ＳＤ）１０６に転送され、一時蓄積される。そして、これによりグローバル電子シャッターの読み出しが終了（蓄積時間の終了）する。
【００６１】
また、パルスＧＲがＯＦＦになった直後のタイミングｔ１‘から、パルスＧＳがＯＮになった直後のタイミングｔ２’までの蓄積時間が電子シャッター時間となり、任意の時間に設定することができる。
【００６２】
次に、全画素部１００一斉に蓄積ダイオード（ＳＤ）１０６に転送され、蓄積ダイオード（ＳＤ）１０６に蓄積されている信号電荷を、逐次読み出しでフローティングディフュージョン（ＦＤ）１０７を介して外部に読み出す説明に移る。
【００６３】
図６（ｃ）に示すように、タイミングｔ３において、パルスＧＳおよびパルスＧＲはＯＦＦとなっており、パルスＲＳｎがＯＮ、パルスＴＸｎがＯＦＦである。この場合において、パルスＲＳｎがＯＮされ、転送ゲート（ＲＳ）１１３に印加されることにより、フローティングディフュージョン（ＦＤ）１０７内の不要な電荷はリセットされ、リセット後の電位はドレイン電圧ＶＤＤとなる。
【００６４】
次に、蓄積ダイオード（ＳＤ）１０６の信号電荷をフローティングディフュージョン（ＦＤ）１０７に転送する。
図６（ｄ）に示すように、タイミングｔ４において、パルスＧＳ，ＧＲは、ＯＦＦであり、パルスＴＸｎはＯＮ、パルスＲＳｎはＯＦＦである。この場合において、パルスＴＸｎがＯＮされ、転送ゲート（ＴＸ）１１１に印加されることにより、パルスＴＸｎが印加される行の蓄積ダイオード（ＳＤ）１０６の電子シャッター後の信号電荷が、フローティングディフュージョン（ＦＤ）１０７に転送される。ここで、転送されてきた信号電荷の量に応じて、フローティングディフュージョン（ＦＤ）１０７の電位がＶＤＤから変化する。この電位変化をソースフォロワーよりなる増幅トランジスタ（ＳＦ）１１６を介して映像信号として外部に読み出す。
【００６５】
次に、（ｎ＋１）行目における、蓄積ダイオード（ＳＤ）１０６に蓄積されている信号電荷の逐次読み出しに移る。
図６（ｅ）に示すように、タイミングｔ５において、パルスＧＳ，ＧＲはＯＦＦであり、パルスＲＳｎ＋１はＯＮであり、パルスＴＸｎ＋１はＯＦＦである。この場合において、パルスＲＳｎ＋１がＯＮされ、転送ゲート（ＲＳ）１１３に印加されることにより、フローティングディフュージョン（ＦＤ）１０７内の不要な電荷はリセットされ、リセット後の電位はドレイン電圧ＶＤＤとなる。これ以降は、図６（ｃ）〜図６（ｅ）の逐次読み出しの駆動のサイクルを全ての行を読み出すまで繰り返し、電子シャッター動作で任意の蓄積時間で撮像した画像の読み出しを終了する。
【００６６】
４．効果
本実施の形態に係る固体撮像装置１では、層間絶縁膜１２２上に形成された光電変換膜１４１を有し、半導体基板１０１内に形成された蓄積ダイオード１０６と占有面積という点においてトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード１０６の容量との両立が可能である。よって、固体撮像装置１では、グローバル電子シャッター機能を備える固体撮像装置において、画素部１００のサイズの微細化によっても、十分な光電変換部の面積を確保することができ、高い感度を実現することができる。
【００６７】
また、固体撮像装置１では、各画素部１００において、接続ダイオード１０５に対して転送ゲート１１４を介してオーバーフロードレイン１０９が形成されている。このため、固体撮像装置１では、全画素部１００において、光電変換膜１４１および接続ダイオード１０５の蓄積電荷をオーバーフロードレイン１０９を介して一括リセットし、その後に、光電変換膜１４１で所定時間（シャッター時間）の間で生成された信号電荷を全画素部１００一斉に読み出して蓄積ダイオード１０６へと転送し、一時蓄積できる。そして、その後は、上記のように、蓄積ダイオード１０６からフローティングディフュージョン１０７に信号電荷が転送され、当該信号電荷に応じてポテンシャル変化が増幅トランジスタ１１６を介して逐次読み出される。このようにして、本実施の形態に係る固体撮像装置１においても、グローバル電子シャッター機能を備える。
【００６８】
以上のように、本実施の形態に係る固体撮像装置１では、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能であり、グローバル電子シャッター機能を備えながら、高い感度を有する。
【００６９】
また、本実施の形態に係る固体撮像装置１では、下部電極１４０が遮光性材料から形成されており、接続ダイオード１０５およびフローティングディフュージョン１０７が、下部電極１４０の下方において、当該下部電極１４０により上方が覆われる領域内に形成されている。このような構成を採用する場合には、接続ダイオード１０５およびフローティングディフュージョン１０７への光の入射を防止することができ、偽信号電荷に起因する画質の劣化を防止することができる。よって、本実施の形態に係る固体撮像装置１では、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。
【００７０】
なお、図３に示すように、上部電極１４２の上には、画素分離部３００において、金属配線１４７も形成されており、これにより、画素分離部３００における下部電極１４０が存在しない領域からの光の入射も防止される。
【００７１】
５．製造方法
実施の形態１に係る固体撮像装置１の製造方法について、図７および図８を用いて、その要部となる部分を説明する。
【００７２】
図７（ａ）に示すように、ｐ型の半導体基板１に、トランジスタや拡散層の素子を分離するＳＴＩ(Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ)１０２を互いに間隔をあけて形成する。具体的には、半導体基板１をドライエッチングすることで、例えば、分離領域となる深さ２００[ｎｍ]〜４００[ｎｍ]の溝を形成する。次に、形成した溝と半導体基板１の界面の欠陥領域を低減するため、熱酸化等により、例えば、酸化膜厚１０[ｎｍ]〜２０[ｎｍ]の犠牲酸化を行い、さらに、例えば、１０[ｋｅＶ]〜２０[ｋｅＶ]、１×１０１３[ｃｍ−２]〜３３×１０１３[ｃｍ−２]で、ホウ素（Ｂ）のイオン注入を行い、Ｐ＋層のチャネルストッパ１０３を形成する。
【００７３】
次に、図７（ｂ）に示すように、Ｐ型の半導体基板１にリン（Ｐ）や砒素（Ａｓ）を、例えば、５０[ｋｅＶ]〜８０[ｋｅＶ]、１×１０１４[ｃｍ−２]〜２×１０１５[ｃｍ−２]で、イオン注入することにより、オーバーフロードレイン１０９、接続ダイオード１０５、蓄積ダイオード１０６、フローティングディフュージョン１０７、およびリセットドレイン１０８の各ｎ型の不純物層を同時に形成する。
【００７４】
次に、接続ダイオード１０５、蓄積ダイオード１０６の対応する表層部分にレジストマスクの開口を通してホウ素（Ｂ）を、例えば、５[ｋｅＶ]〜１０[ｋｅＶ]、１×１０１１[ｃｍ−２] 〜２×１０１２[ｃｍ−２]で、イオン注入し、ピニング層１３００、１３１を形成する。
【００７５】
次に、図７（ｃ）に示すように、熱酸化、またはプラズマ酸化等により、ゲート酸化膜１０４０を形成する。ゲート酸化膜１０４０の膜厚は、例えば、５[ｎｍ]〜１０[ｎｍ]である。
【００７６】
次に、熱ＣＶＤまたはプラズマ酸化等により、Ｐｏｌｙ−Ｓｉ膜を、例えば、１００[ｎｍ]〜２００[ｎｍ]の膜厚で堆積し、その後、一般的なフォトリソグラフィ技術によって、所定のレジストパターンを形成する。そして、Ｐｏｌｙ−Ｓｉ膜を選択的にエッチングすることにより、Ｐｏｌｙ−Ｓｉ膜からなる転送ゲート１１０，１１４，１１１，１１３を形成する。ゲート酸化膜１０４０上において、転送ゲート１１４は、接続ダイオード１０５０とオーバーフロードレイン１０９との間に形成し、転送ゲート１１０は、接続ダイオード１０５と蓄積ダイオード１０６との間に形成し、転送ゲート１１１は、蓄積ダイオード１０６とフローティングディフュージョン１０７の間に形成し、増幅Ｔｒゲート１１２は、フローティングディフュージョン１０７上に形成し、転送ゲート１１３は、フローティングディフュージョン１０７とリセットドレイン１０８との間に形成する。ここで、増幅Ｔｒゲート１１２の形成においては、ゲート酸化膜１０４０形成後に、フローティングディフュージョン１０７上の一部を開口し、Ｐｏｌｙ−Ｓｉ膜で構成される増幅Ｔｒゲート１１２を形成して、フローティングディフュージョン１０７との電気的接続をとっている。
【００７７】
次に、図７（ｄ）に示すように、ＣＶＤ酸化膜よりなる層間絶縁膜１２０を、例えば５００[ｎｍ]〜１０００[ｎｍ]の膜厚で形成する。そして、一般的なフォトリソグラフィ技術とエッチング技術とによって、所定の位置に、コンタクト孔を形成する。コンタクト孔は、オーバーフロードレイン１０９、接続ダイオード１０５、およびリセットドレイン１０８の上面の一部が露出するように開口する。開口されたコンタクト孔にタングステン（Ｗ）のプラグを埋め込み、コンタクトプラグ１２３を形成する。コンタクトプラグ１２３は、オーバーフロードレイン１０９、接続ダイオード１０５、リセットドレイン１０８と電気的に接続する。
【００７８】
ここで、接続ダイオード１０５上の層間絶縁膜１２０に開けたコンタクト孔を通して、接続ダイオード１０５の表層のピニング層１３０に対し選択的にリン（Ｐ）、または砒素（Ａｓ）を、例えば、３０[ｋｅＶ]〜６０[ｋｅＶ]、１×１０１２[ｃｍ−２] 〜 ２×１０１３[ｃｍ−２]で、イオン注入し、コンタクト孔に面する部分をｎ型の層に変換する。
【００７９】
次に、例えば、ダマシン法で１５０[ｎｍ]〜２００[ｎｍ]の膜厚のＣｕよりなる配線１２６を形成する。ただし、通常のＡｌ配線を形成することも可能で、その場合は、２００[ｎｍ]〜３００[ｎｍ]の配線膜厚となる。
【００８０】
同様の繰り返しで、層間絶縁膜１２１，１２２、コンタクトプラグ１２４，１２５、および配線１２６，１２７を形成する。これにより、多層配線の形成が完了する。
次に、図８（ａ）に示すように、画素部１００毎に区画され、画素分離部３００に相当する領域に間隔をあけた状態で、層間絶縁膜１２２上に下部電極１４０を形成する。下部電極１４０は、例えば、アルミニウム（Ａｌ）やタングステン（Ｗ）、モリブデン（Ｍｏ）、ＴｉＮなどからなる遮光性材料を用い、１００[ｎｍ]〜３００[ｎｍ]の膜厚を以って形成する。
【００８１】
次に、下部電極１４０上に、プラズマＣＶＤやスパッタリング、および塗布装置で、撮像目的に応じた分光感度特性を有するα―Ｓｉ膜や無機の光導電膜等を１００[ｎｍ]〜１[μｍ]の膜厚で堆積し、光電変換膜１４１を形成する。そして、光電変換膜１４１上に、スパッタリングやＣＶＤで、ＩＴＯやＺｎＯを用い、例えば、数１０[ｎｍ]〜数１００[ｎｍ]の膜厚の上部電極１４２を形成する。
【００８２】
次に、図８（ｂ）に示すように、スパッタリングやＣＶＤで、例えば、膜厚１００[ｎｍ]〜３００[ｎｍ]のアルミニウム（Ａｌ）やタングステン（Ｗ）、あるいはモリブデン（Ｍｏ）等の金属膜を堆積し、その後に、一般的なフォトリソグラフィ技術とエッチング技術とにより、金属膜をエッチングすることにより、上部電極１４２上の画素分離部３００に、メッシュ状の金属配線１４７を形成する。そして、ＣＶＤ酸化膜やプラズマ酸化膜により、保護膜１４８を形成する。
【００８３】
次に、図８（ｃ）に示すように、保護膜１４８上に、透明の有機膜よりなる平坦化膜１５０、顔料を含んだ有機膜よりなるカラーフィルタ層１５１、および透明の有機膜よりなる平坦化膜１５２、さらには透明の有機膜よりなるマイクロレンズ１５３を順に形成して、固体撮像装置１が完成する。
【００８４】
[実施の形態２]
１．画素アレイの構成
実施の形態２に係る固体撮像装置の構成の内、画素アレイの構成について、図９および図１０を用い説明する。図９は、上記実施の形態１における図２に対応する図であり、画素アレイにおける一部領域（２つの画素部４００）を抜き出して示す模式平面図であり、また、図１０は、そのＢ−Ｂ‘断面を示す模式断面図である。
【００８５】
図９に示すように、本実施の形態に係る固体撮像装置においても、画素部４００と画素部４００との間に画素分離部５００が設けられている。そして、各画素部４００には、接続ダイオード４０５、蓄積ダイオード４０６、フローティングディフュージョン４０７、増幅トランジスタ４１６、リセットドレイン４０８が設けられている。また、増幅トランジスタ４１６のＸ軸方向の右側には、増幅トランジスタ（Ｔｒ）ドレイン４１５が設けられている。
【００８６】
ただし、本実施の形態に係る固体撮像装置においては、半導体基板内にオーバーフロードレインは設けられていない。これについては、後述する。
本実施の形態に係る固体撮像装置においても、各画素部４００に、転送ゲート４１０，４１１，４１３、および増幅Ｔｒゲート４１２がそれぞれ設けられている。また、リセットドレイン４０８には、コンタクトプラグ４１８が接続されており、また、増幅トランジスタ４１６には、コンタクトプラグ４３５が接続されている。また、転送ゲート４１０などには、コンタクトプラグ４３６が接続されている。
【００８７】
次に、本実施の形態に係る固体撮像装置の画素アレイの構成について、断面図にて説明する。なお、以下においては、上記実施の形態１との共通点については、簡易に説明する。
【００８８】
図１０に示すように、本実施の形態に係る固体撮像装置においても、ｐ型の半導体基板４０１の一方の主面上にゲート酸化膜４０４が積層形成され、半導体基板４０１におけるＺ軸方向上側のゲート絶縁膜４０４との境界部分から下方の表層部分において、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）４０２、チャネルストッパ４０３が画素分離部５００荷形成され、また、各画素部４００に、接続ダイオード４０５、蓄積ダイオード４０６、フローティングディフュージョン４０７、およびリセットドレイン４０８が各々形成されている。そして、本実施の形態に係る固体撮像装置においても、接続ダイオード４０５の表層部分のコンタクトプラグ４２３との接続部分を除く部分、および蓄積ダイオード４０６の表層部分が、ピニング層４３０，４３１で覆われている。これにより、本実施の形態に係る固体撮像装置においても、接続ダイオード４０５および蓄積ダイオード４０６は、埋め込みダイオードとなっている。
【００８９】
ゲート酸化膜４０４上には、上記実施の形態１と同様に、転送ゲート４１０，４１１，４１３が形成され、また、ゲート酸化膜４０４を挿通して増幅Ｔｒゲート４１２が設けられている。ゲート酸化膜４０４の上には、層間絶縁膜４２０，４２１，４２２が順に積層形成されており、配線４２６，４２７およびコンタクトプラグ４２３，４２４，４２５がそれぞれ形成されている。
【００９０】
また、上記実施の形態１と同様に図示を省略しているが、リセットドレイン４０８には、ドレイン電圧（ＶＤＤ）が接続されている。
次に、層間絶縁膜４２２の上には、画素部４００毎に区画された状態で下部電極４４０が形成されている。なお本実施の形態に係る固体撮像装置においても、下部電極４４０は、各画素部４００における接続ダイオード４０５および蓄積ダイオード４０６のＺ軸方向上方を覆う状態で形成されている。
【００９１】
図１０に示すように、下部電極４４０の上には、光電変換膜４４１および上部電極４４２が順に積層形成されている。この内、光電変換膜４４１は、Ｚ軸方向下側から順に、ｎ層のブロッキング層４４１１、ｉ層の光電変換本体膜４４１２、ｐ層のブロッキング層４４１３の積層構造を有する。そして、この内、光電変換本体膜４４１２は、例えば、α−Ｓｉ膜や無機光導電膜などをもって構成されている。そして、ブロッキング層４４１１、光電変換本体膜４４１２、ブロッキング層４４１３の積層構造よりなる光電変換膜４４１は、画素アレイの全体に亘って形成されている。このように、本実施の形態に係る光電変換膜４４１は、ｐｉｎダイオード構造を有する。
【００９２】
上部電極４４２上には、上記実施の形態１と同様に、画素分離部５００において、メッシュ状の金属配線４４７が形成され、その上に、保護膜４４８、平坦化膜４５０、カラーフィルタ層４５１、平坦化膜４５２、およびマイクロレンズ４５３が順に積層形成されている。
【００９３】
なお、図１０では、図示を省略しているが、上部電極４４２には、パルス状のバイアス電圧を印加するバイアス電圧印加部が接続されており、パルス状のバイアス電圧の印加により、Ｈｉｇｈ状態のときにｐｉｎダイオード構造の光電変換膜４４１と蓄積ダイオード４０６との電位が順方向となる。後述するが、これにより、蓄積ダイオード４０６の電荷がリセットされる。
【００９４】
Ｚ軸方向上方より入射した光は、画素部４００毎にマイクロレンズ４５３で集光され、光電変換膜４４１で光電変換される。そして、本実施の形態においても、金属配線４４７および下部電極４４０が共に遮光性を有することから、入射した光が、半導体基板４０１に形成された各不純物拡散層（接続ダイオード４０５、蓄積ダイオード４０６、フローティングディフュージョン４０７）に入射するのが防止される。
【００９５】
２．固体撮像装置の駆動
上記構成を有する固体撮像装置２も、上記実施の形態１と同様に、グローバル電子シャッター機能を有するのであるが、その駆動について、図１１から図１３を用い説明する。
【００９６】
図１１（ａ）に示すように、光電変換膜４４１には、一方（上部電極４４２側）にＤＣバイアス電圧（ＶＦＢ）印加部４６１が接続されており、他方（下部電極４４０側）に接続ダイオード（ＣＤ）４０５が接続されている。接続ダイオード（ＣＤ）４０５には、転送ゲート（ＧＳ）４１０が設けられており、転送ゲート（ＧＳ）１１０の先には、蓄積ダイオード（ＳＤ）４０６が設けられ、転送ゲート（ＴＸ）４１１がその先に設けられている。
【００９７】
転送ゲート（ＴＸ）４１１の先には、フローティングディフュージョン（ＦＤ）４０７が設けられ、フローティングディフュージョン（ＦＤ）４０７には、増幅トランジスタ（ＳＦ）４１６が接続されている。増幅トランジスタ（ＳＦ）４１６のドレイン（ＳＦＤ）４１５には、ドレイン電圧（ＶＤＤ）が接続されている。また、フローティングディフュージョン（ＦＤ）４０７には、隣接して転送ゲート（ＲＳ）４１３が設けられ、リセットドレイン（ＲＤ）４０８が設けられている。
【００９８】
図１１（ｂ）のポテンシャル図に示すように、上記実施の形態１と同様、各転送ゲート４１０，４１１，４１３において、ポテンシャルが低くなっており、他の各領域で高くなっている。そして、接続ダイオード（ＣＤ）４０５とＤＣバイアス電圧（ＶＦＢ）４６１の印加により、Ｈｉｇｈ状態の場合に、電荷がＤＣバイアス電圧印加部側にリセットされることになる。
【００９９】
図１２に示すように、転送パルスＧＳの印加開始タイミングから、次の転送パルスＧＳの印加開始までが１ｆｒａｍｅであり、パルス状のバイアス電圧の印加が終了した直後から、次の転送パルスＧＳが印加開始されるまでの間が蓄積時間となる。
【０１００】
具体的に、図１２に示すように、先ず、転送パルスＧＳを全ての画素部４００の各転送ゲート（ＧＳ）４１０に一括で印加する。これにより、接続ダイオード（ＣＤ）４０５の信号電荷を一斉に蓄積ダイオード（ＳＤ）４０６に転送させる（タイミングｔ１２‘）。次に、パルス状のバイアス電圧ＶＦＢを、上部電極４４２を介して光電変換膜４４１に対して印加する。これにより、Ｈｉｇｈ状態のときにｐｉｎ構造を有する光電変換膜４４１と蓄積ダイオード（ＳＤ）４０６の電位が順方向となり、蓄積ダイオード（ＳＤ）４０６の電荷がリセットされる（タイミングｔ１１）。Ｌｏｗ状態のときには、上部電極４４２を介して光電変換膜４４１に適正な光電流（光電変換効率）が得られるようにバイアス電圧が印加される。ここで、例えば、Ｈｉｇｈ状態は＋３[Ｖ]〜＋５[Ｖ]、Ｌｏｗ状態は０[Ｖ]〜−５[Ｖ]に設定される。
【０１０１】
次に、ｎ行目の画素部４００における各フローティングディフュージョン４０７に対して、リセットゲートパルスである転送パルスＲＳｎが印加される前であるので、ｎ行目の各画素部４００における各フローティングディフュージョン４０７の電荷状態がリセットされる（タイミングｔ１３）。次に、転送パルスＲＳｎを印加し、ｎ行目の画素部４００における各転送ゲート（ＴＸ）４１１に対して、転送パルスＴＸｎを印加する。これにより、ｎ行目の各画素部４００において、蓄積ダイオード４０６からフローティングディフュージョン４０７に信号電荷が転送される（タイミングｔ１４）。
【０１０２】
同様に、（ｎ＋１）行目の画素部４００における各転送ゲート（ＲＳ，ＴＸ）４１３，４１１に対して、転送パルスＲＳｎ＋１，ＴＸｎ＋１を印加する。これにより、（ｎ＋１）行目の画素部４００における各フローティングディフュージョン４０７の電荷状態がリセットされ、蓄積ダイオード４０６からフローティングディフュージョン４０７に信号電荷が転送される（タイミングｔ１５）。
【０１０３】
ここで、パルス状のバイアス電圧ＶＦＢ、および転送パルスＧＳは、全画素部４００に一斉に印加される電圧およびパルスであり、その他のパルスＲＳｎ、ＴＸｎ、ＲＳｎ＋１、ＴＸｎ＋１、・・・は、逐次読み出し動作に従う各行単位に印加されるパルスである。
【０１０４】
次に、図１３（ａ）〜（ｅ）の動作ポテンシャルの概略図を用いて、実施の形態２に係る固体撮像装置のグローバル電子シャッター動作を説明する。
ここで、図１３（ａ）は、全画素部４００の接続ダイオード４０５の電荷を一括リセット（受光部の信号電荷を一括リセット）した時（ｔ＝ｔ１１）の画素部の動作ポテンシャルを示し、図１３（ｂ）は、全画素部４００の接続ダイオード４０５の電荷を一括リセット後に、接続ダイオード４０５に新たに蓄積された信号電荷を全画素部４００の蓄積ダイオード４０６に対して一斉に、且つ、一括して転送した時（ｔ＝ｔ１２）の画素部４００の動作ポテンシャルを示し、図１３（ｃ）は、ｎ行目（ここでは、転送パルスＴＸｎ，ＲＳｎが印加される行）の画素部４００における蓄積ダイオード４０６の信号電荷をフローティングディフュージョン４０７に転送する前に、フローティングディフュージョン４０７をリセットした時（ｔ＝ｔ１３）の画素部４００の動作ポテンシャルを示し、図１３（ｄ）は、逐次読み出しのタイミングに従って、ｎ行目の画素部４００における蓄積ダイオード４０６の信号電荷をフローティングディフュージョン４０７に転送した時（ｔ＝ｔ１４）の画素部４００の動作ポテンシャルを示し、図１３（ｅ）は、（ｎ＋１）行目（ここでは、転送パルスＴＸｎ＋１，ＲＳｎ＋１が印加される行）の画素部４００における蓄積ダイオード４０６の信号電荷をフローティングディフュージョン４０７に転送する前に、フローティングディフュージョン４０７をリセットした時（ｔ＝ｔ１５）の画素部４００の動作ポテンシャルを示す。
【０１０５】
先ず、図１３（ａ）に示すように、タイミングｔ１１において、パルス状のバイアス電圧ＶＦＢが光電変換膜４４１に印加される。ここで、パルス状のバイアス電圧ＶＦＢは、全画素部４００における各光電変換膜４４１に対して一斉に印加される。これにより、全ての画素部４００において、ｐｉｎ構造を有する光電変換膜４４１と蓄積ダイオード（ＳＤ）４０６の電位が順方向となり、全画素部４００の蓄積ダイオード（ＳＤ）４０６の信号電荷が一斉にリセットされる。これにより、グローバル電子シャッターの読み出し（蓄積時間の開始）が開始される。
【０１０６】
次に、図１３（ｂ）に示すように、タイミングｔ１２において、転送パルスＧＳがＯＮ、バイアス電圧ＶＦＢがＯＦＦ、転送パルスＴＸ（ＴＸｎ，ＴＸｎ＋１，・・・）がＯＦＦである。そして、転送パルスＧＳがＯＮされ、全画素部４００の転送ゲート（ＧＳ）４１０に対して一斉に印加される。これにより、全画素部４００における接続ダイオード（ＣＤ）４０５の信号電荷が一斉に、蓄積ダイオード（ＳＤ）４０６に転送され、一時蓄積される。これにより、グローバル電子シャッターの読み出しが終了（蓄積時間の終了）する。
【０１０７】
なお、パルス状のバイアス電圧ＶＦＢがＯＦＦになった直後のタイミングｔ１１‘から、転送パルスＧＳがＯＮになった直後のタイミングｔ１２’までの蓄積時間が電子シャッター時間となり、任意の時間に設定することができる。
【０１０８】
次に、全画素部４００における蓄積ダイオード４０６に対して、一斉に電荷転送し、蓄積ダイオード４０６に蓄積されている信号電荷を、逐次読み出しでフローティングディフュージョン４０７を介して外部に読み出す説明に移る。
【０１０９】
図１３（ｃ）に示すように、タイミングｔ１３において、転送パルスＧＳおよびバイアス電圧ＶＦＢはＯＦＦ、パルスＲＳｎはＯＮ、パルスＴＸｎはＯＦＦの状態である。そして、パルスＲＳｎがＯＮされ、リセットゲートである転送ゲート（ＲＳ）４１３に印加されることにより、フローティングディフュージョン（ＦＤ）４０７内の不要な電荷がリセットされ、リセット後の電位はドレイン電圧ＶＤＤとなる。
【０１１０】
次に、蓄積ダイオード４０６の信号電荷をフローティングディフュージョン４０７に転送する。
図１３（ｄ）に示すように、タイミングｔ１４において、パルスＧＳおよびバイアス電圧ＶＦＢはＯＦＦであり、パルスＴＸｎはＯＮ、パルスＲＳｎはＯＦＦである。そして、パルスＴＸｎがＯＮされ、転送ゲート（ＴＸｎ）に印加されることにより、パルスＴＸｎが印加された行の画素部４００における各蓄積ダイオード（ＳＤ）４０６の電子シャッター後の信号電荷が、フローティングディフュージョン４０７に転送される。ここで、転送されてきた信号電荷の量に応じて、フローティングディフュージョン４０７の電位がＶＤＤから変化する。この電位変化をソースフォロワーよりなる増幅トランジスタ（ＳＦ）４１６を介して映像信号として外部に読み出す。
【０１１１】
次に、（ｎ＋１）行目における、蓄積ダイオード（ＳＤ）４０６に蓄積されている信号電荷の逐次読み出しに移る。
図１３（ｅ）に示すように、タイミングｔ１５において、パルスＧＳおよびバイアス電圧ＶＦＢはＯＦＦであり、パルスＲＳｎ＋１がＯＮ、パルスＴＸｎ＋１がＯＦＦである。そして、パルスＲＳｎ＋１がＯＮされ、（ｎ＋１）行目の画素部４００におけるリセットゲートである転送ゲート（ＲＳ）４１３に印加されることにより、フローティングディフュージョン（ＦＤ）４０７内の不要な電荷はリセットされ、リセット後の電位はドレイン電圧ＶＤＤとなる。
【０１１２】
これ以降は、図１３（ｃ）〜図１３（ｅ）の逐次読み出しの駆動サイクルを、全ての行の画素部４００から信号電荷を読み出すまで繰り返し、電子シャッター動作で任意の蓄積時間で撮像した画像の読み出しを終了する。
【０１１３】
３．効果
本実施の形態に係る固体撮像装置においても、層間絶縁膜４２２上に形成された光電変換膜４４１を有し、半導体基板４０１内に形成された蓄積ダイオード４０６と占有面積という点においてトレードオフの関係にはない。このため、十分な受光部容量と十分な蓄積ダイオード４０６の容量との両立が可能である。よって、本実施の形態に係る固体撮像装置においても、グローバル電子シャッター機能を備える固体撮像装置において、画素部４００のサイズの微細化によっても、十分な光電変換部の面積を確保することができ、高い感度を実現することができる。
【０１１４】
本実施の形態に係る固体撮像装置では、上記実施の形態１に係る固体撮像装置１と異なり、各画素部４００において、接続ダイオード４０５に対してオーバーフロードレインを設けていない。そして、上記駆動方法の欄での説明のように、バイアス電圧印加部から、上部電極４４２を介して光電変換膜４４１に対してバイアス電圧を印加することにより、Ｈｉｇｈ状態のときにｐｉｎ構造の光電変換膜４４１と蓄積ダイオード４０６の電位が順方向となることから、蓄積ダイオード４０６の電荷が一斉リセットされる。よって、本実施の形態に係る固体撮像装置では、グローバル電子シャッター機能を備え、且つ、上記実施の形態１に係る固体撮像装置１よりも、さらに蓄積ダイオード４０６の占有面積を大きくとることができる。
【０１１５】
以上のように、本実施の形態に係る固体撮像装置でも、グローバル電子シャッター機能を備え、動きのある撮影においても、高い画質での撮像が可能であり、グローバル電子シャッター機能を備えながら、高い感度を有する。
【０１１６】
また、本実施の形態に係る固体撮像装置においても、上記実施の形態１に係る固体撮像装置１と同様に、下部電極４４０が遮光性材料から形成されており、接続ダイオード４０５およびフローティングディフュージョン４０７、さらには、蓄積ダイオード４０６が、下部電極４４０の下方において、当該下部電極４４０により上方が覆われる領域内に形成されている。よって、本実施の形態に係る固体撮像装置でも、偽信号電荷の混入が生じることがなく、高い画質を得ることができる。また、本実施の形態に係る固体撮像装置においても、画素分離部５００において、金属配線４４７が形成されており、画素分離部５００における下部電極４４０が存在しない領域からの光の入射も防止される。
【０１１７】
４．製造方法
本実施の形態に係る固体撮像装置の製造方法について、上記実施の形態１に係る固体撮像装置１の製造方法との差異を中心に、図１４および図１５を用い説明する。
【０１１８】
図１４（ａ）に示すように、半導体基板４０１に対して、その表層部分に素子分離機能を有するＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）４０２およびチャネルストッパ４０３を形成する。これらの形成方法および条件については、上記実施の形態１と同様とすることができる。次に、ｐ型の半導体基板４０１の表層部分にｎ型の不純物を拡散させ、接続ダイオード（ＣＤ）４０５０、蓄積ダイオード（ＳＤ）４０６、フローティングディフュージョン(ＦＤ)４０７、およびリセットドレイン４０８を同時に形成する。これについても、上記実施の形態１と同様の方法および条件を用いることができる。そして、接続ダイオード（ＣＤ）４０５０、蓄積ダイオード（ＳＤ）４０６の各々に対応する表層部分にピニング層４３００，４３１を形成する。
【０１１９】
次に、図１４（ｂ）に示すように、熱酸化、またはプラズマ酸化等により、例えば、膜厚５[ｎｍ]〜１０[ｎｍ]でゲート酸化膜４０４０を形成する。このゲート酸化膜４０４０は、各転送ゲート（ＧＳ，ＴＸ，ＲＳ）４１０，４１１，４１３を構成要素とするトランジスタのゲート酸化膜となるものである。そして、熱ＣＶＤまたはプラズマ酸化等により、Ｐｏｌｙ−Ｓｉ膜を、例えば、１００[ｎｍ]〜２００[ｎｍ]の厚みで堆積させ、その後に一般的なフォトリソグラフィ技術によって、所定のレジストパターンを形成する。そして、Ｐｏｌｙ−Ｓｉ膜を選択的にエッチングすることにより、Ｐｏｌｙ−Ｓｉ膜からなる転送ゲート（ＧＳ，ＴＸ，ＲＳ）４１０，４１１，４１３、および増幅Ｔｒゲート（ＳＦ）４１２を形成する。
【０１２０】
なお、ゲート酸化膜４０４０を形成した後に、フローティングディフュージョン４０７上の一部を開口し、Ｐｏｌｙ−Ｓｉ膜で構成される増幅Ｔｒゲート４１２を形成して、フローティングディフュージョン４０７と増幅Ｔｒゲート４１２の電気的接続をとっている。これについても、上記実施の形態１と同様である。
【０１２１】
次に、図１４（ｃ）に示すように、ＣＶＤ酸化膜よりなる層間絶縁膜４２０を、例えば、５００[ｎｍ]〜１０００[ｎｍ]の膜厚で形成する。そして、一般的なフォトリソグラフィ技術とエッチング技術とによって、所定の位置に、コンタクト孔を開口する。開口されたコンタクト孔に対して、タングステン（Ｗ）からなるプラグを埋め込み、タングステン（Ｗ）プラグであるコンタクトプラグ４２３を形成し、接続ダイオード（ＣＤ）４０５、蓄積ダイオード（ＳＤ）４０６、およびリセットドレイン４０８との電気的接続を形成する。ここで、上記実施の形態１と同様に、接続ダイオード（ＣＤ）４０５上のピニング層４３００の一部をｎ型の層に変換する。
【０１２２】
次に、例えば、ダマシン法を用い、１５０[ｎｍ]〜２００[ｎｍ]の膜厚で、銅（Ｃｕ）よりなる配線４２６を形成する。なお、通常のアルミニウム（Ａｌ）からなる配線を形成することも可能であり、その場合には、２００[ｎｍ]〜３００[ｎｍ]の配線膜厚となる。続いて、上記同様の工程を繰り返すことにより、層間絶縁膜４２１，４２２、コンタクトプラグ４２４，４２５、および配線４２７を形成し、多層配線の形成を終了する。
【０１２３】
次に、図１５（ａ）に示すように、アルミニウム（Ａｌ）やタングステン（Ｗ）、モリブデン（Ｍｏ）、ＴｉＮなどからなり、画素部４００毎に区画された、膜厚１００[ｎｍ]〜３００[ｎｍ]の下部電極４４０を形成する。そして、下部電極４４０を形成した後に、下部電極４４０上に対して、プラズマＣＶＤやスパッタリング、あるいは塗布装置で、所定のエネルギーギャップを有するα―Ｓｉ膜や無機の光電変換膜を数１０[ｎｍ]〜数１００[ｎｍ]堆積させ、ｎ型のブロッキング層４４１１を形成する。例えば、α―Ｓｉ膜を採用する場合には、具体的なエネルギーギャップとして、ａ−Ｓｉ１−ｘＣｘ：ｘの比率を変えてバンドギャップを制御することにより、ブロッキング層４４１１が得られる。
【０１２４】
次に、図１５（ｂ）に示すように、ブロッキング層４４１１上に、プラズマＣＶＤやスパッタリング、あるいは塗布装置で、撮像目的に応じた分光感度特性を有するα―Ｓｉ膜や無機の光電変換機能を有する膜を１００[ｎｍ]〜１[μｍ]の厚みで堆積させ、イントリンシック（ｉ）層である光電変換膜４４１２を形成する。そして、イントリンシック（ｉ）層である光電変換膜４４１２上に、プラズマＣＶＤやスパッタリング、あるいは塗布装置で、所定のエネルギーギャップを有するα―Ｓｉ膜や無機の光電変換機能を有する膜を数１０[ｎｍ]〜数１００[ｎｍ]の厚みで堆積させ、ｐ型のブロッキング層４４１３を形成する。例えば、α―Ｓｉ膜を採用する場合には、具体的なエネルギーギャップを、ａ−Ｓｉ１−ｘＣｘ：ｘの比率を変えてバンドギャップを制御することにより、ブロッキング層４４１３が得られる。
【０１２５】
次に、ｐ型のブロッキング層４４１３上に、スパッタリングやＣＶＤで、ＩＴＯやＺｎＯによって構成され、例えば、数１０[ｎｍ]〜数１００[ｎｍ]の膜厚の上部電極４４２を形成する。そして、同じくスパッタリングやＣＶＤで、例えば、膜厚１００[ｎｍ]〜３００[ｎｍ]のアルミニウム（Ａｌ）やタングステン（Ｗ）、モリブデン（Ｍｏ）などの金属膜を堆積し、その後に、一般的なフォトリソグラフィ技術とエッチング技術とにより、金属膜をエッチングすることによって、上部電極４４２上の画素分離部５００に、メッシュ状の金属配線４４７を形成する。さらに、ＣＶＤ酸化膜やプラズマ酸化膜よりなる保護膜４４８を形成する。
【０１２６】
次に、図１５（ｃ）に示すように、保護膜４４８上に、透明の有機膜よりなる平坦化膜４５０、顔料を含んだ有機膜よりなるカラーフィルタ層４５１、および透明の有機膜よりなる平坦化膜４５２、さらに透明の有機膜よりなるマイクロレンズ４５３を順に形成して、固体撮像装置が完成する。
【０１２７】
[その他の事項]
上記実施の形態１に係る固体撮像装置１では、画素部１００毎にオーバーフロードレイン１０９を設ける構成としたが、二つの画素部１００、あるいはそれ以上の数の画素部１００で、一つのオーバーフロードレインを共有する構成とすることもできる。同様に、リセットドレイン１０８，４０８についても、一つの画素部あるいはそれ以上の数の画素部で、一つのリセットドレインを共有する構成とすることもできる。
【０１２８】
また、上記実施の形態１，２に係る固体撮像装置では、画素アレイ１０，・・において、複数の画素部１００，４００が行列状に配されている構成としたが、画素部の配列構成はこれに限定されるものではなく、例えば、ハニカム状に配列されていてもよい。
【０１２９】
また、上記実施の形態１，２に係る固体撮像装置では、マイクロレンズ１５３，４５３が最もトップ側に各一つ設けられている構成としたが、凸レンズと凹レンズとの組み合わせ、あるいは、凸レンズと凸レンズの組み合わせ、さらには、凹レンズと凹レンズの組み合わせとすることも可能である。
【産業上の利用可能性】
【０１３０】
本発明は、グローバル電子シャッターを有し、動きのある被写体に対しても高い画質での撮像が可能であり、且つ、高い感度での撮像が可能な固体撮像装置を実現するのに有用である。
【符号の説明】
【０１３１】
１．固体撮像装置
１０．画素アレイ
２１．パルス発生回路
２２．水平シフトレジスタ
２３．垂直シフトレジスタ
１００，４００．画素部
１０１，４０１．半導体基板
１０２，４０２．ＳＴＩ
１０３，４０３．チャネルストッパ
１０４，４０４，１０４０，４０４０．ゲート酸化膜
１０５，４０５，１０５０，４０５０．接続ダイオード
１０６，４０６．蓄積ダイオード
１０７，４０７．フローティングディフュージョン
１０８，４０８．リセットドレイン
１０９．オーバーフロードレイン
１１０，１１１，１１３，１１４，４１０，４１１，４１３．転送ゲート
１１２，４１２．増幅Ｔｒゲート
１１５，４１５．増幅Ｔｒドレイン
１１６，４１６．増幅トランジスタ
１１７，１１８，１１９，１２３，１２４，１２５，１３５，１３６，４１７，４１８，４２３，４２４，４２５，４３５，４３６．コンタクトプラグ
１２０，１２１，１２２，４２０，４２１，４２２．層間絶縁膜
１２６，１２７，４２６，４２７．配線
１３０，１３１，４３０，４３１，１０３０，４０３０．ピニング層
１４０，４４０．下部電極
１４１，４４１．光電変換膜
１４２，４４２．上部電極
１４７，４４７．金属配線
１４８，４４８．保護膜
１５０，１５２，４５０，４５２．平坦化膜
１５１，４５１．カラーフィルタ層
１５３，４５３．マイクロレンズ
３００，５００．画素分離部
４６１．バイアス電圧印加部
４４１１．ブロッキング層（ｎ層）
４４１２．光電変換本体膜（ｉ層）
４４１３．ブロッキング層（ｐ層）
【図１】
2014103133.tif 000003
【図２】
2014103133.tif 000004
【図３】
2014103133.tif 000005
【図４】
2014103133.tif 000006
【図５】
2014103133.tif 000007
【図６】
2014103133.tif 000008
【図７】
2014103133.tif 000009
【図８】
2014103133.tif 000010
【図９】
2014103133.tif 000011
【図１０】
2014103133.tif 000012
【図１１】
2014103133.tif 000013
【図１２】
2014103133.tif 000014
【図１３】
2014103133.tif 000015
【図１４】
2014103133.tif 000016
【図１５】
2014103133.tif 000017
【図１６】
2014103133.tif 000018