(57)【要約】【課題】複数のビア導体の保持力を確保しつつも全体の小型化を図ること。【解決手段】電子素子搭載用基板１は、枠部11ｂを含んでいる絶縁基体11と、枠部11ｂの上面に設けられた複数の接続端子12と、枠部11ｂ内において上下方向に設けられた複数のビア導体13とを含んでいる。複数のビア導体13は、複数の接続端子12に電気的に接続されており、枠部11ｂの壁面において絶縁基体11から露出されている。さらに、複数のビア導体13のうち隣り合うビア導体13の壁面における間隔は、隣り合うビア導体13の露出幅に応じて設けられている。【選択図】図２
2014170890.tif 000002
【特許請求の範囲】
【請求項１】
枠部を含んでいる絶縁基体と、
前記枠部の上面に設けられた複数の接続端子と、
前記枠部内において上下方向に設けられているとともに、前記複数の接続端子に電気的に接続されており、前記枠部の壁面において前記絶縁基体から露出された複数のビア導体とを備えており、
前記複数のビア導体のうち隣り合うビア導体の前記壁面における間隔は、隣り合う前記ビア導体の露出幅に応じて設けられていることを特徴とする電子素子搭載用基板。
【請求項２】
隣り合う前記ビア導体の前記壁面における間隔は、隣り合う前記ビア導体の露出幅の合計以上の寸法であることを特徴とする請求項１に記載の電子素子搭載用基板。
【請求項３】
平面視において、前記複数のビア導体は、円形の仮想基準形状の一部分の領域を有する形状であり、前記複数のビア導体の少なくとも一部のビア導体の仮想基準形状の中心が枠部の壁面よりも外側または内側に設けられていることを特徴とする請求項１または請求項２に記載の電子素子搭載用基板。
【請求項４】
前記複数のビア導体は、互いに露出幅が異なる複数の第１のビア導体と複数の第２のビア導体とを含んでおり、該複数の第１のビア導体および該複数の第２のビア導体は、交互に配置されていることを特徴とする請求項１に記載の電子素子搭載用基板。
【請求項５】
前記複数のビア導体は、露出幅に応じて異なる抵抗率を有していることを特徴とする請求項１に記載の電子素子搭載用基板。
【請求項６】
前記絶縁基体はセラミック材料から成り、
露出幅の小さい方のビア導体が、露出幅の大きい方のビア導体よりもセラミック材料の含有率が低いことを特徴とする請求項１に記載の電子素子搭載用基板。
【請求項７】
前記絶縁基体はセラミック材料から成り、
露出幅の小さい方のビア導体が、露出幅の大きい方のビア導体よりもセラミック材料の含有率が高いことを特徴とする請求項１に記載の電子素子搭載用基板。
【請求項８】
請求項１に記載の電子素子搭載用基板と、
該電子素子搭載用基板に実装されており、前記複数の接続端子に電気的に接続された電子素子とを備えていることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子搭載用基板および電子装置に関するものである。
【背景技術】
【０００２】
例えば撮像装置等の電子装置は、電子素子搭載用基板と、その電子素子搭載用基板に実装された電子素子（例えばＣＭＯＳ等の撮像素子）とを含んでいる。電子素子搭載用基板は、枠部を含んでいる絶縁基体と、枠部の上面に設けられた複数の接続端子と、枠部内において上下方向に設けられているとともに複数の接続端子に電気的に接続された複数のビア導体とを含んでいる（下記特許文献１を参照）。電子装置の小型化に伴って、複数のビア導体が枠部の壁面において絶縁基体から露出された構造が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2006−201427号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
今後、例えば撮像装置等の電子装置においては、枠部の壁面において絶縁基体から部分的に露出された複数のビア導体の保持力を確保しつつも全体の小型化を図ることが求められている。
【課題を解決するための手段】
【０００５】
本発明の一つの態様によれば、電子素子搭載用基板は、枠部を含んでいる絶縁基体と、枠部の上面に設けられた複数の接続端子と、枠部内において上下方向に設けられた複数のビア導体とを含んでいる。複数のビア導体は、複数の接続端子に電気的に接続されており、枠部の壁面において絶縁基体から露出されている。さらに、複数のビア導体のうち隣り合うビア導体の壁面における間隔は、隣り合うビア導体の露出幅に応じて設けられている。
【０００６】
本発明の他の態様によれば、電子装置は、上記構成の電子素子搭載用基板と、その電子素子搭載用基板に実装されており複数の接続端子に電気的に接続された電子素子とを含んでいる。
【発明の効果】
【０００７】
本発明の一つの態様による電子素子搭載用基板において、複数のビア導体のうち隣り合うビア導体の壁面における間隔は、隣り合うビア導体の露出幅に応じて設けられていることによって、絶縁基体による複数のビア導体の保持力を十分に確保しつつ小型化された電子装置を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は本発明の第１の実施形態における電子装置の平面図を示しており、（ｂ）は（ａ）に示された電子装置のＡ−Ａにおける縦断面図を示している。
【図２】（ａ）は図１（ａ）に示された電子装置における電子素子搭載用基板の平面図を示しており、（ｂ）は（ａ）に示された電子素子搭載用基板のＡ−Ａにおける縦断面図を示している。
【図３】（ａ）は図１（ａ）に示された電子装置の変形例を示しており、（ｂ）は（ａ）に示された電子装置のＡ−Ａにおける縦断面図を示している。
【図４】（ａ）は本発明の第２の実施形態の電子装置における複数のビア導体の一つの配置例を示す平面図であり、（ｂ）は複数のビア導体の他の配置例を示す平面図である。
【図５】複数のビア導体の他の構造例を示す平面図である。
【図６】（ａ）は本発明の第３の実施形態の電子装置における電子素子搭載用基板の平面図を示しており、（ｂ）は（ａ）に示された電子素子搭載用基板のＡ−Ａにおける縦断面図を示している。
【発明を実施するための形態】
【０００９】
以下、本発明のいくつかの実施形態について図面を参照して説明する。
【００１０】
（第１の実施形態）
図１に示されているように、本発明の第１の実施形態における電子装置は、電子素子搭載用基板１（以下、基板１ともいう）と、基板１に実装された電子素子２とを含んでいる。
【００１１】
図２に示されているように、基板１は、絶縁基体11と、絶縁基体11の上面に設けられた複数の接続端子12と、絶縁基体11内に設けられており絶縁基体11から部分的に露出された複数のビア導体13とを含んでいる。また、基板１は、絶縁基体11の内部および表面に設けられた配線導体（図示せず）をさらに含んでいる場合がある。
【００１２】
絶縁基体11は、平板状の基部11ａと、基部11ａの上に設けられた枠部11ｂとを含んでいる。基部11ａと枠部11ｂとは、例えば一体的に形成されているものであってよい。
【００１３】
絶縁基体11は、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等の電気絶縁性セラミックス、もしくは、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，ポリエステル樹脂または四フッ化エチレン樹脂等のフッ素系樹脂等の樹脂（プラスティックス）から成る。絶縁基体11は、例えば、上述した材料から成る略四角形の複数の絶縁層が上下に積層された構造を有している。
【００１４】
複数の接続端子12は、枠部11ｂの上面に設けられており、例えば枠部11ｂの上面の内縁に沿うように配置されている。複数の接続端子12は、ボンディングワイヤ等によって電子素子２の複数の電極に電気的に接続されている。
【００１５】
複数の接続端子12は、絶縁基体11が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等の金属材料から成り、例えば焼成によって絶縁基体11と一体的に形成されたメタライズ層から成る。
【００１６】
また、複数の接続端子12は、絶縁基体11が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ），チタン（Ｔ）またはそれらの合金等の金属材料から成る。
【００１７】
複数のビア導体13は、枠部11ｂ内において上下方向に設けられているとともに、複数の接続端子12に電気的に接続されている。複数のビア導体13は、平面透視において、例えば円形の仮想基準形状の一部の領域を有する形状を有しており、例えば半円形状等である。複数のビア導体13は、枠部11ｂの壁面において絶縁基体11から部分的に露出している。図面においては、複数のビア導体13が枠部11ｂの内壁面において露出された構造が示されているが、複数のビア導体13が枠部11ｂの外壁面において露出された構造であってもよい。
【００１８】
なお、複数のビア導体13は、絶縁基体11が電気絶縁性セラミックスから成る場合は、接続端子12と同様の金属材料（メタライズ層）から成る。また、複数のビア導体13は、絶縁基体11が樹脂から成る場合も、接続端子12と同様の金属材料から成る。
【００１９】
複数のビア導体13は、互いに異なる露出幅を有している。ここでいう露出幅とは、上下方向に設けられたビア導体13の絶縁基体11から露出されている領域の横方向の幅のことをいい、図２（ｂ）において符号Ｗ１およびＷ２によって示されている。
【００２０】
複数のビア導体13は、第１の露出幅Ｗ１を有する複数の第１のビア導体13ａと、第１の露出幅Ｗ１よりも小さい第２の露出幅Ｗ２を有する複数の第２のビア導体13ｂとを含んでいる。本実施形態においては、例えば、複数の第２のビア導体13ｂを挟むように複数の第１のビア導体13ａが配置されている。
【００２１】
なお、複数の接続端子12のうち第１のビア導体13ａに接続されている接続端子12を第１の接続端子12ａといい、第２のビア導体13ｂに接続されている接続端子12を第２の接続端子12ｂともいう。
【００２２】
複数のビア導体13のうち隣り合うビア導体13の壁面における間隔は、隣り合うビア導体13の露出幅に応じて設けられている。ここでいう壁面における間隔とは、隣り合うビア導体13の絶縁基体11から露出されている領域同士の横方向の距離のことをいい、図２（ｂ）において符号Ｄ１およびＤ２によって示されている。
【００２３】
大きい方の露出幅Ｗ１を有する第１のビア導体13ａに関して、絶縁基体11は、その露出幅Ｗ１を有する第１のビア導体13ａを保持するために必要な絶縁体部の厚さＴ１を確保するように設けられている必要がある。図２（ｂ）において、厚さＴ１の絶縁体部が二点鎖線によって仮想的に示されている。また、小さい方の露出幅Ｗ２を有する第２のビア導体13ｂに関して、絶縁基体11は、なるべく小型化を図れるように、厚さＴ１よりも薄い厚さＴ２の絶縁体部を有するように設けられている。図２（ｂ）において、厚さＴ２の絶縁体部が二点鎖線によって仮想的に示されている。
【００２４】
このように絶縁体部の厚さＴ１およびＴ２が設定されることによって、複数のビア導体13のうちビア導体13ａとビア導体13ｂとの壁面における間隔Ｄ１は、その隣り合うビア導体13ａとビア導体13ｂとの露出幅Ｗ１およびＷ２に応じたものに設定される。また、複数のビア導体13のうちビア導体13ｂと他のビア導体13ｂとの壁面における間隔Ｄ２は、その隣り合うビア導体13ｂの露出幅Ｗ２に応じたものに設定される。例えば、複数のビア導体13のうちビア導体13ａとビア導体13ｂとの壁面における間隔Ｄ１は少なくとも、絶縁基体の厚さＴ１とＴ２を合計した値以上とし、複数のビア導体13のうちビア導体13ｂと他のビア導体13ｂとの壁面における間隔Ｄ２は少なくとも、絶縁基体の厚さＴ２とＴ２を合計した値以上とする。
【００２５】
なお、複数の接続端子12は、複数のビア導体13よりも大きい幅寸法を有していると、絶縁基体11に接する領域が増えて絶縁基体11との接合強度に関して向上される。また、複数の接続端子12は、複数のビア導体13よりも大きい幅寸法を有していると、ボンディングワイヤに接続可能な領域が増えてボンディングワイヤとの電気的接続の信頼性に関して向上される。
【００２６】
また、図２（ａ）および図２（ｂ）等に示された例においては、接続端子12は、ビア導体13の露出幅に応じた幅寸法を有しているが、複数の接続端子12がビア導体13の露出幅に関係なく同じ幅を有している構造も考え得る。ただし、図２（ａ）および図２（ｂ）等に
示されているように、接続端子12がビア導体13の露出幅に応じた幅寸法を有している構造の方が、基板１の小型化を図りやすい。
【００２７】
電子素子２は、例えば、ＣＭＯＳ型またはＣＣＤ型等の撮像素子、半導体集積回路素子、ＬＥＤ等の発光素子等である。電子素子２の複数の電極は、ボンディングワイヤ、金バンプまたははんだ等の接合部材等によって基板１の複数の接続端子12に電気的に接続されている。なお、図１（ａ）および図１（ｂ）に示された構成において、電子素子２の複数の電極は、ボンディングワイヤによって基板１の複数の接続端子12に電気的に接続されている。
【００２８】
次に、本実施形態の電子素子搭載用基板１の製造方法について説明する。
【００２９】
絶縁基体11は、主成分が酸化アルミニウム（Ａｌ２Ｏ３）である酸化アルミニウム質焼結体から成る場合、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダ、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
【００３０】
このようなセラミックグリーンシートを用いて、以下の（１）〜（６）の工程により電子素子搭載用基板１が作製される。
【００３１】
（１）セラミックグリーンシートにビア導体13用の貫通孔を形成した後、枠部11ｂの壁面となる部位に形成されるビア導体13（ビアホール導体である）を形成するための金属ペーストの印刷塗布工程。
（２）ビア導体13となる金属ペーストを枠部11ｂとなるセラミックグリーンシートから露出するように形成するようにセラミックグリーンシートに貫通孔を形成する打ち抜き工程またはレーザー加工工程。
（３）接続端子12となる金属ペーストを、ビア導体13となる金属ペーストの上面を覆うように枠部11ｂとなるセラミックグリーンシートの上面に印刷する塗布工程。
（４）複数のセラミックグリーンシートを積層してセラミックグリーンシート積層体を作製する工程。
（５）セラミックグリーンシート積層体を約1500〜1800℃の温度で焼成して、枠部11ｂの壁面、接続端子12およびビア導体13を有する基板１となる複数の配線基板領域が配列された多数個取り配線基板を得る工程。
（６）焼成して得られた多数個取り配線基板に基板１の外縁となる箇所に沿って分割溝を形成しておき、分割溝に沿って分割する方法、またはスライシング法等によって基板１の外縁となる箇所に沿って切断する工程。
【００３２】
なお、工程（２）と工程（３）とはどちらが先であっても構わない。
【００３３】
また、ビア導体13は、セラミックグリーンシートを厚み方向に貫通する導体がビアホール導体の場合は、ビア導体13用の金属ペーストをスクリーン印刷法等によって印刷することによってセラミックグリーンシートに形成した貫通孔を充填し、上述の打ち抜きまたはレーザー加工時に、ビアホール導体が露出するように枠部11ｂ用の貫通孔を形成して、セラミックグリーンシートと同時に焼成することによって形成される。ビア導体13用の金属ペーストは、接続端子12に用いた金属ペーストと同様の材料および方法によって作製される。また、ビア導体13は、金属ペーストをセラミックグリーンシートに印刷することによって形成されるスルーホール導体または金属層であっても構わない。
【００３４】
上述の（２）の工程において、枠部11ｂを含んでいる絶縁基体11を形成するには、絶縁基体11用のセラミックグリーンシートのいくつかに、枠部11ｂ用の貫通孔を金型、パンチングによる打ち抜きまたはレーザー加工等により形成しておけばよい。
【００３５】
上述の（３）の工程において、接続端子12は、絶縁基体11用のセラミックグリーンシートに金属ペーストを、マスクを用いたスクリーン印刷法等によって所定形状で印刷して、絶縁基体11用のセラミックグリーンシートと同時に焼成することによって、複数の絶縁基体11のそれぞれの所定位置に形成される。このような金属ペーストは、タングステン，モリブデン，マンガン，銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、絶縁基体11との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
【００３６】
上述の（６）の工程において、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用の積層体にカッター刃を押し当てたり、スライシング装置により積層体の厚みより小さく切り込んだりすることによって形成してもよい。
【００３７】
なお、絶縁基体11が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等によって成形することによって形成することができる。また、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。このような場合は、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって形成できる。
【００３８】
また、接続端子12、ビア導体13は、絶縁基体11が樹脂から成る場合には、銅，金，アルミニウム，ニッケル，クロム，モリブデンまたはチタンおよびそれらの合金等の金属材料から成る。例えば、ガラスエポキシ樹脂から成る樹脂シート上に配線導体の形状に加工した銅箔を転写し、銅箔が転写された樹脂シートを積層して接着剤で接着することによって形成する。また、金属箔または金属柱を樹脂から成る絶縁基体に一体化させたり、絶縁基体11にスパッタリング法，蒸着法またはめっき法等を用いて被着させたりして形成される。また、ビア導体13は、金属ペーストの印刷またはめっき法によって樹脂シートに形成した貫通孔の内面に形成するか、貫通孔を充填して形成すればよい。
【００３９】
接続端子12、ビア導体13を保護して酸化防止するために、接続端子12、ビア導体13の露出した表面には、厚さ0.5〜10μｍのＮｉめっき層および厚さ0.5〜３μｍの金（Ａｕ）めっき層からなるめっき層が順次被着されていてもよい。
【００４０】
このようにして形成された電子素子搭載用基板１と、電子素子搭載用基板１の枠部11ｂの内側に位置した基部11ａ上に実装された電子素子２とを有する電子装置を外部回路基板に搭載することで、電子素子２が接続端子12、ビア導体13を介して外部回路基板に電気的に接続される。電子素子２は例えば、ＣＣＤ型撮像素子またはＣＭＯＳ型撮像素子、半導体素子、ＬＥＤ等の発光素子等である。なお、電子素子２の各電極は、ボンディングワイヤ等の接続部材３等により電子素子搭載用基板１の接続端子12に電気的に接続されている。
【００４１】
上述したように、本実施形態における基板１において、複数のビア導体13ａおよび13ｂが、異なる露出幅Ｗ１およびＷ２を有しており、露出幅Ｗ１およびＷ２に応じて隣り合うビア導体との間隔Ｄ１およびＤ２が異なっていることによって、絶縁基体11による複数のビア導体13の保持力を十分に確保しつつ小型化を図ることができる。
【００４２】
なお、絶縁基体11による複数のビア導体13ａおよび13ｂの保持力を十分に確保するためには、隣り合うビア導体13ａおよび13ｂの間隔は、隣り合うビア導体13ａおよび13ｂのそれぞれの露出幅の合計以上の寸法であることが好ましい。
【００４３】
例えば、ビア導体13ａおよび13ｂが隣り合っている部分においては、そのビア導体13ａとビア導体13ｂとの間隔Ｄ１は、ビア導体13ａおよび13ｂのそれぞれの露出幅Ｗ１，Ｗ２の合計Ｗ１＋Ｗ２以上の寸法であることが好ましい。また、複数のビア導体13ｂが隣り合っている部分においては、その複数のビア導体13ｂの間隔Ｄ２は、ビア導体13ｂの露出幅Ｗ２の合計Ｗ２＋Ｗ２以上の寸法であることが好ましい。
【００４４】
なお、絶縁基体11がセラミック材料から成る場合には、ビア導体13および絶縁基体11の熱膨張差またはビア導体13と絶縁基体11との接合強度の観点から、ビア導体13に金属材料の他にセラミック材料が含有されていてもよい。
【００４５】
なお、露出幅の大きい方のビア導体13ａが、露出幅の小さい方のビア導体13ｂよりもセラミック材料の含有率が高いと、露出幅の小さい方のビア導体13ｂが径の小さなビア導体によって構成されている場合においてビア導体13ａの抵抗を大きくし、ビア導体13ｂの抵抗に近づけることが可能となる。これにより、信号の抵抗による減衰を同等とすることができるため、誤動作を起こしづらくなるため望ましい。ここで、ビア導体13ａとビア導体13ｂとは、0.5質量％〜５質量％の差で異ならせておくことが好ましい。
【００４６】
また、絶縁基体11がセラミック材料から成り、露出幅の小さい方のビア導体13ｂが、露出幅の大きい方のビア導体13ａよりもセラミック材料の含有率（質量％）が高い場合、露出幅の小さい方のビア導体13ｂの絶縁基体11に対する結合強度の不足を補えるため、露出幅の小さい方のビア導体13ｂの保持力を十分に確保しつつ小型化された電子装置を実現しやすくなる。ここで、ビア導体13ａとビア導体13ｂとは、上述の範囲内で1.0質量％〜10
質量％の差で異ならせておくことが好ましい。
【００４７】
また、複数のビア導体13が異なる露出幅を有している場合、露出幅の大きい方のビア導体13を信号伝送に用いるとよい。なお、伝送される信号が高周波信号である場合、表皮効果によって露出幅が大きい方のビア導体13ａの方が波形の劣化が小さい状態で信号を通すことができる。
【００４８】
なお、本実施形態の電子装置について、図１（ａ）および図１（ｂ）においては、電子素子２が電子素子搭載用基板１の凹部内に設けられた構造について説明したが、図３（ａ）および図３（ｂ）に示されているように電子素子２が電子素子搭載用基板１の上面に実装されている構造であってもよい。なお、図３（ａ）および図３（ｂ）に示された構造において、キャビティ部（凹部）には、例えばコンデンサ等の受動部品が収容されていてもよい。図面においては、基部11ａおよび枠部11ｂの両方を有する構造が示されているが、枠部11ｂのみを有する構造であってもよい。
【００４９】
（第２の実施形態）
本発明の第２の実施形態における電子装置について図４（ａ）および図４（ｂ）を参照して説明する。第２の実施形態の電子装置において図１（ａ）等に示された電子装置と異なる構成は、平面視における複数のビア導体13の配置である。第２の実施形態の電子装置におけるその他の構成については、第１の実施形態の電子装置と同様である。
【００５０】
図４（ａ）に示されているように、第２の実施形態において、複数のビア導体13は、平面視において、円形の仮想基準形状の一部分の領域を有する形状であり、複数のビア導体13のうち露出幅が小さい方のビア導体13ｂの仮想基準形状の中心が枠部11ｂの壁面よりも
外側または内側に設けられている。図４（ａ）において、ビア導体13ｂの仮想基準形状の中心は、枠部11ｂの壁面よりも外側に設けられている。
【００５１】
露出幅が小さい方のビア導体13ｂの仮想基準形状の中心が枠部11ｂの壁面よりも外側または内側に設けられていることによって、ビア導体13ｂの露出幅を小さくすることができ、小型化を図ることができる。
【００５２】
また、図４（ｂ）に示されているように、露出幅の大きい方のビア導体13ａの仮想基準形状の中心も、枠部11ｂの壁面よりも外側または内側に設けられていてもよい。図４（ｂ）に示された構成において、ビア導体13ａの仮想基準形状の中心は、枠部11ｂの壁面よりも内側に設けられている。
【００５３】
露出幅が大きい方のビア導体13ａの仮想基準形状の中心が枠部11ｂの壁面よりも外側または内側に設けられていることによって、ビア導体13ａの露出幅も小さくすることができ、さらなる小型化を図ることができる。
【００５４】
また、上記実施形態においては、仮想基準形状の大きさが違うものをずらして露出幅の異なるビア導体を形成しているが、図５に示されているように、仮想基準形状が同一のものをずらして異なる露出幅を有するビア導体を形成しても構わない。
【００５５】
（第３の実施形態）
本発明の第３の実施形態における電子装置について図６（ａ）および図６（ｂ）を参照して説明する。第３の実施形態の電子装置において図２（ｂ）等に示された電子装置と異なる構成は、複数のビア導体13の配置である。第３の実施形態の電子装置におけるその他の構成については、第１の実施形態の電子装置と同様である。
【００５６】
第３の実施形態の電子装置において、複数のビア導体は、互いに露出幅が異なる複数の第１のビア導体13ａと複数の第２のビア導体13ｂとを含んでおり、複数の第１のビア導体13ａおよび複数の第２のビア導体13ｂは交互に配置されている。
【００５７】
複数の第１のビア導体13ａおよび複数の第２のビア導体13ｂは交互に配置されていることによって、枠部11ｂの壁面における複数のビア導体13のバランスをとることができ、例えば電子素子搭載用基板１または電子装置の製造プロセス中および電子装置の動作時におけるビア導体13の剥がれを低減することができる。また、複数のビア導体13のバランスをとることによって、電子素子搭載用基板１の製造プロセス中また電子装置の動作時における変形が抑えられる。
【符号の説明】
【００５８】
１  電子素子搭載用基板
11  絶縁基体
11ａ  基部
11ｂ  枠部
12  接続端子
13  ビア導体
２  電子素子
【図１】
2014170890.tif 000003
【図２】
2014170890.tif 000004
【図３】
2014170890.tif 000005
【図４】
2014170890.tif 000006
【図５】
2014170890.tif 000007
【図６】
2014170890.tif 000008