(57)【要約】【課題】画素の高精細化に伴う画質劣化を抑制することが可能な放射線撮像装置を提供する。【解決手段】放射線撮像装置は、放射線撮像装置は、複数の画素のそれぞれから放射線に基づく信号電荷を読み出すためのトランジスタを有する駆動基板と、駆動基板上に画素毎に設けられた電荷収集電極と、電荷収集電極上に形成されると共に、放射線を吸収して信号電荷を発生する変換層と、変換層上に設けられた対向電極と、駆動基板と電荷収集電極との間において、電荷収集電極の少なくとも一部に対向配置されて信号電荷を保持する第１の容量素子を構成する第１の導電膜とを備えたものである。【選択図】図６
2014241381.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素のそれぞれから放射線に基づく信号電荷を読み出すためのトランジスタを有する駆動基板と、
前記駆動基板上に画素毎に設けられた電荷収集電極と、
前記電荷収集電極上に形成されると共に、放射線を吸収して前記信号電荷を発生する変換層と、
前記変換層上に設けられた対向電極と、
前記駆動基板と前記電荷収集電極との間において、前記電荷収集電極の少なくとも一部に対向配置されて前記信号電荷を保持する第１の容量素子を構成する第１の導電膜と
を備えた放射線撮像装置。
【請求項２】
前記電荷収集電極は、画素開口の全域にわたって画素毎に形成され、
前記第１の導電膜は、前記電荷収集電極の全域に対向して形成されている
請求項１に記載の放射線撮像装置。
【請求項３】
前記電荷収集電極は、画素開口の全域にわたって画素毎に形成され、
前記第１の導電膜は、前記電荷収集電極の一部に対向して形成されている
請求項１に記載の放射線撮像装置。
【請求項４】
前記トランジスタは、読み出し制御線および信号線に接続され、
前記第１の導電膜は、前記駆動基板の面内方向において前記読み出し制御線および前記信号線から離隔して設けられている
請求項３に記載の放射線撮像装置。
【請求項５】
前記第１の導電膜は、前記トランジスタの電極形成領域を除いた領域に設けられている
請求項４に記載の放射線撮像装置。
【請求項６】
前記第１の導電膜は、透明導電膜からなる
請求項１に記載の放射線撮像装置。
【請求項７】
前記駆動基板では、前記トランジスタと同層に、前記信号電荷を保持する他の容量素子が形成されている
請求項１に記載の放射線撮像装置。
【請求項８】
前記トランジスタは、
多結晶シリコンよりなる半導体層と、
前記半導体層を間にして対向配置された第１および第２のゲート電極と、
前記半導体層と前記第１および第２のゲート電極と各間に形成された第１および第２のゲート絶縁膜と、
前記半導体層に電気的に接続されたソース電極およびドレイン電極とを含み、
前記他の容量素子は、
前記第１のゲート電極と同層に形成された第２の導電膜と、前記半導体層と、前記第１のゲート絶縁膜とから構成される第２の容量素子と、
前記第２のゲート電極と同層に形成された第３の導電膜と、前記半導体層と、前記第２のゲート絶縁膜とから構成される第３の容量素子とを有する
請求項７に記載の放射線撮像装置。
【請求項９】
前記放射線はＸ線である
請求項１に記載の放射線撮像装置。
【請求項１０】
前記駆動基板の表面に平坦化膜を備え、
前記第１の導電膜は、前記平坦化膜上に設けられている
請求項１に記載の放射線撮像装置。
【請求項１１】
放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記放射線撮像装置は、
複数の画素のそれぞれから放射線に基づく信号電荷を読み出すためのトランジスタを有する駆動基板と、
前記駆動基板上に画素毎に設けられた電荷収集電極と、
前記電荷収集電極上に形成されると共に、放射線を吸収して前記信号電荷を発生する変換層と、
前記変換層上に設けられた対向電極と、
前記駆動基板と前記電荷収集電極との間において、前記電荷収集電極の少なくとも一部に対向配置されて前記信号電荷を保持する第１の容量素子を構成する第１の導電膜と
を備えた
放射線撮像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、入射した放射線に基づいて画像を取得する放射線撮像装置、およびそのような放射線撮像装置を備えた放射線撮像表示システムに関する。
【背景技術】
【０００２】
近年、Ｘ線などの放射線に基づく画像を電気信号として取得する放射線撮像装置が開発されている（例えば特許文献１）。このような放射線撮像装置は、いわゆる間接変換型のものと直接変換型のものに大別されるが、これらのうち直接変換型の放射線撮像装置では、例えばＸ線を吸収して電気信号を発生する変換層を備え、この変換層から一対の電極を通じて信号電荷が取り出されるようになっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２２８７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような直接変換型の放射線撮像装置では、取り出された信号電荷を保持するための容量素子（保持容量素子）が画素毎に設けられる。画素の高精細化（高解像度化）が進み、画素サイズが小さくなっても、十分な容量を確保して画質劣化を抑制することが望まれる。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、画素の高精細化に伴う画質劣化を抑制することが可能な放射線撮像装置、およびそのような放射線撮像装置を備えた放射線撮像表示システムを提供することにある。
【課題を解決するための手段】
【０００６】
本開示の放射線撮像装置は、複数の画素のそれぞれから放射線に基づく信号電荷を読み出すためのトランジスタを有する駆動基板と、駆動基板上に画素毎に設けられた電荷収集電極と、電荷収集電極上に形成されると共に、放射線を吸収して信号電荷を発生する変換層と、変換層上に設けられた対向電極と、駆動基板と電荷収集電極との間において、電荷収集電極の少なくとも一部に対向配置されて信号電荷を保持する第１の容量素子を構成する第１の導電膜とを備えたものである。
【０００７】
本開示の放射線撮像表示システムは、上記本開示の放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。
【０００８】
本開示の放射線撮像装置および放射線撮像表示システムでは、駆動基板と電荷収集電極との間において、電荷収集電極の少なくとも一部に対向して第１の導電膜が設けられ、これにより放射線に基づく信号電荷を保持する第１の容量素子が構成されている。このため、駆動基板内にのみ容量素子が形成される場合に比べ、レイアウト設計の自由度が高く、保持容量を確保し易い。
【発明の効果】
【０００９】
本開示の放射線撮像装置および放射線撮像表示システムによれば、駆動基板と電荷収集電極との間において、電荷収集電極の少なくとも一部に対向して第１の導電膜を設け、放射線に基づく信号電荷の第１の容量素子を構成するようにしたので、レイアウト設計の自由度が高く、保持容量を確保し易くなる。従って、画素サイズが小さくなった場合にも、所望の容量を確保して飽和電荷量（ダイナミックレンジ）の低減を抑制することができる。よって、画素の高精細化に伴う画質劣化を抑制することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本開示の一実施の形態に係る放射線撮像装置の全体構成例を表すブロック図である。
【図２】図１に示した画素部の構成を表す模式図である。
【図３】図１に示した画素等の構成を表す回路図である。
【図４】図１に示した画素付近の要部構成を表す平面図である。
【図５】図１に示した画素付近の要部構成を表す平面図である。
【図６】図４および図５に示した画素付近のＡ−Ａ’線における断面図である。
【図７】図４および図５に示した画素付近のＢ−Ｂ’線における断面図である。
【図８】図４および図５に示した画素付近のＣ−Ｃ’線における断面図である。
【図９】変形例１に係る画素付近の要部構成を表す平面図である。
【図１０】図９に示した画素付近のＡ−Ａ’線における断面図である。
【図１１】図９に示した画素付近のＢ−Ｂ’線における断面図である。
【図１２】図９に示した画素付近のＣ−Ｃ’線における断面図である。
【図１３】適用例に係る放射線撮像表示システムの概略構成を表す模式図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（電荷収集電極の全域に対向して導電膜を設けて容量素子を形成した放射線撮像装置の例）
２．変形例１（電荷収集電極の一部に対向して導電膜を設けた例）
３．適用例（放射線撮像表示システムの例）
【００１２】
＜実施の形態＞
［構成］
図１は、本開示の一実施の形態に係る放射線撮像装置（放射線撮像装置１）の全体のブロック構成を表すものである。放射線撮像装置１は、入射する放射線（α線，β線，γ線，Ｘ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）ものであり、例えば直接変換型のＦＰＤ（Flat Panel Display）である。この放射線撮像装置１は、画素部１１を備えると共に、この画素部１１の駆動回路として、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６を備えている。
【００１３】
（画素部１１）
画素部１１は、放射線に基づいて信号電荷を発生させる複数の画素（撮像画素，単位画素）２０を備えたものである。複数の画素Ｐは、図１に示したように、行列状（マトリクス状）に２次元配置されており、尚、図１中に示したように、以下、画素部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向として説明する。図２は、画素部１１の断面構成を模式的に表したものである。
【００１４】
画素部１１では、放射線Ｒradを直接変換層（直接変換層２３）において吸収して電気信号（正孔および電子）を発生し、この電気信号が信号電荷として読み出されるようになっている。詳細は後述するが、画素部１１では、信号読み出しのための画素回路２０を有する駆動基板１２上に、画素Ｐ毎に電荷収集電極１８が設けられている。この電荷収集電極１８に対向して対向電極２４が、直接変換層２３を間にして設けられている。このような直接変換層２３は、例えばアモルファスセレン（ａ−Ｓｅ）半導体や、カドミニウムテルル（ＣｄＴｅ）半導体などにより構成されている。対向電極２４には、例えばバイアス電圧が印加される。
【００１５】
図３は、画素Ｐの回路構成（いわゆるパッシブ型の回路構成）を、Ａ／Ｄ変換部１４内の後述するチャージアンプ回路１７１の回路構成とともに例示したものである。このパッシブ型の画素Ｐには、例えば１つの容量素子２１と、１つのＴＦＴ２２とが設けられている。この画素Ｐにはまた、Ｈ方向に沿って延在する読み出し制御線Ｌread（走査線、ゲート線）と、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。
【００１６】
容量素子２１は、直接変換層２３において発生した信号電荷を保持するものである。ここでは、容量素子２１は、後述の容量素子２１Ａ〜２１Ｃを含む（容量素子２１Ａ〜２１Ｃの各容量の合成容量を有する）ものである。但し、容量素子２１は、容量素子２１Ａ〜２１Ｃの全てを含んでいる必要はなく、少なくとも容量素子２１Ａを含んでいればよい。
【００１７】
ＴＦＴ２２は、読み出し制御線Ｌreadから供給される行走査信号に応じてオン状態となることにより、直接変換層２３により得られた信号電荷を信号線Ｌsigへ出力するスイッチング素子である。このＴＦＴ２２は、例えばＮチャネル型（Ｎ型）の電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）により構成されている。但し、ＴＦＴ２２はＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。
【００１８】
このＴＦＴ２２は、例えばボトムゲート型あるいはトップゲート型の素子構造を有している。あるいは、半導体層（活性層）を間にして２つのゲート電極が対向配置された、いわゆるデュアルゲート型（両面ゲート型）の素子構造を有していてもよい。但し、本実施の形態では、デュアルゲート型のものを例に挙げて説明を行っている。
【００１９】
［容量素子２１の詳細構成］
本実施の形態では、画素Ｐ毎に設けられる容量素子２１を構成する容量素子２１Ａ〜２１Ｃが、駆動基板１２内あるいは駆動基板１２上に形成されている。図４〜図８を参照して、そのレイアウト構成について説明する。図４は、画素Ｐ付近の要部構成（駆動基板１２内に形成された各種電極および配線の構成）を表す平面図である。図５は、図４の構成に、更に駆動基板１２上の導電膜（容量素子２１Ａの一部を構成する導電膜２５）を付加したものである。また、図６には、図４および図５のＡ−Ａ’線における断面構成、図７には、図４および図５のＢ−Ｂ’線における断面構成、図８には、図４および図５のＣ−Ｃ’線における断面構成についてそれぞれ示す。
【００２０】
駆動基板１２は、図６〜図８に示したように、ガラスなどの基板１１０上に、ＴＦＴ２２、信号線Ｌsig、共通接地線Ｌcomおよび読み出し制御線Ｌread（図６〜図８には図示せず）が多層にわたって形成されたものであり、表面が平坦化膜１２６によって平坦化されている。具体的には、基板１１０上に、ＴＦＴ２２として、例えば２つのデュアルゲート型のＴＦＴが配置されており、各ＴＦＴは、基板１１０側から順に、第１ゲート電極１２０Ｇ１、第１ゲート絶縁膜１２１、半導体層１２２、第２ゲート絶縁膜１２３および第２ゲート電極１２０Ｇ２が積層されたものである。これらのうち、第１ゲート絶縁膜１２１および第２ゲート絶縁膜１２３は、各ＴＦＴに共通の層であり、例えばシリコン窒化膜あるいはシリコン酸化膜等より構成されている。
【００２１】
ＴＦＴ２２の第２ゲート電極１２０Ｇ２上には、層間絶縁膜１２４が形成されており、この層間絶縁膜１２４上に、信号線Ｌsigに電気的に接続されたドレイン電極１２５Ｂと、容量素子２１Ａ〜２１Ｃのそれぞれに電気的に接続されたソース電極１２５Ａと、共通接地線Ｌcomとが設けられている。これらを覆うように、駆動基板１２の表面に平坦化膜１２６が形成されている。平坦化膜１２６は、例えば有機材料等よりなり、厚みは例えば０．５μｍ〜５μｍ程度である。
【００２２】
（容量素子２１Ａ）
この駆動基板１２上（具体的には、平坦化膜１２６上）には、上述のように、電荷収集電極１８が画素Ｐ毎に形成されている。本実施の形態では、これらの電荷収集電極１８と駆動基板１２との間において、電荷収集電極１８の少なくとも一部に対向するように、導電膜２５（第１の導電膜）が設けられており、これにより容量素子２１Ａが形成されている。電荷収集電極１８と導電膜２５との間には、絶縁膜１２７が介在しており、これらの電荷収集電極１８、絶縁膜１２７および導電膜２５により容量素子２１Ａが構成されている。絶縁膜１２７は、パッシベーション膜としても機能し、その厚みは、容量素子２１Ａにおいて必要とされる保持容量やパッシベーション機能などの観点から、自在に設定することができる。
【００２３】
（容量素子２１Ｂ，２１Ｃ）
駆動基板１２内では、例えばＴＦＴ２２と同層に容量素子２１Ｂ，２１Ｃが形成されている（図６）。容量素子２１Ｂは、例えば第１ゲート電極１２０Ｇ１と同層に形成された導電膜１２０Ｍ１（第２の導電膜）、第１ゲート絶縁膜半導体層１２１および半導体層１２２から構成されている。容量素子２１Ｃは、例えば第２ゲート電極１２０Ｇ２と同層に形成された導電膜１２０Ｍ２（第３の導電膜）、第２ゲート絶縁膜半導体層１２３および半導体層１２２から構成されている。第１ゲート絶縁膜１２１、第２ゲート絶縁膜１２３および半導体層１２２は、ＴＦＴ２２の形成領域から容量素子２１Ｂ，２１Ｃの形成領域まで延在して（一体的に）形成されている。導電膜１２０Ｍ１は、第１ゲート電極１２０Ｇ１と同一の構成材料により同一の工程においてパターン形成された電極層１２０−１，１２０−２が積層されたものである。導電膜１２０Ｍ２は、第２ゲート電極１２０Ｇ２と同一の構成材料により同一の工程においてパターン形成されたものである。
【００２４】
これらの容量素子２１Ｂ，２１Ｃ（即ち導電膜１２０Ｍ１，１２０Ｍ２）は、トランジスタ２２、信号線Ｌsigおよび読み出し制御線Ｌreadのそれぞれに非対向の領域に（重畳しないように）形成されている（図４，図６）。以下、これらのＴＦＴ２２、容量素子２１Ａ〜２１Ｃの各構成要素と、それぞれの接続関係について説明する。
【００２５】
第１ゲート電極１２０Ｇ１は、例えば２つの電極層１２０−１，１２０−２が積層されたものである。電極層１２０−１，１２０−２はそれぞれ、例えばモリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム（Ａｌ），タングステン（Ｗ）およびクロム（Ｃｒ）等のうちのいずれかにより構成されている。第２ゲート電極１２０Ｇ２は、第１ゲート電極１２０Ｇ１と対向して、かつ第１ゲート電極１２０Ｇ１と略同一形状となるように形成されている。また構成材料としても、上記電極層１２０−１，１２０−２と同等のものを用いることができる。これらの第１ゲート電極１２０Ｇ１および第２ゲート電極１２０Ｇ２は、例えば同電位に保持されており、読み出し制御線Ｌreadに電気的に接続されている（図４）。
【００２６】
半導体層１２２は、例えば非晶質シリコン（アモルファスシリコン）、微結晶シリコンまたは多結晶シリコン（ポリシリコン）等のシリコン系半導体からなるが、望ましくは低温多結晶シリコン（ＬＴＰＳ：Low Temperature Poly-silicon）により構成されている。但し、これに限らず、半導体層１２２は、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体により構成されていてもよい。本実施の形態では、半導体層１２２が多結晶シリコンよりなる場合を例に挙げて説明する。
【００２７】
ソース電極１２５Ａは、例えばモリブデン，チタン，アルミニウム，タングステンおよびクロム等のうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。このソース電極１２５Ａは、半導体層１２２と、コンタクト部Ｃ１０を通じて接続される（図４，図６）と共に、保持容量用の配線（Ｃｓ配線１２８）と電気的に接続されている（ここでは一体的に（同一層として）形成されている）。
【００２８】
Ｃｓ配線１２８は、コンタクト部Ｃ１２を通じて容量素子２１Ａの電荷収集電極１８と電気的に接続されている（図４，図７）。このＣｓ配線１２８は、所定の領域（例えば、ＴＦＴ２２、信号線Ｌsig、読み出し制御線Ｌreadおよび共通接地線Ｌcomに非対向の領域）に形成されている。
【００２９】
ドレイン電極１２５Ｂは、例えばモリブデン，チタン，アルミニウム，タングステンおよびクロム等のうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。このドレイン電極１２５Ｂは、半導体層１２２と、コンタクト部Ｃ１１を通じて接続されている（図４，図６）。
【００３０】
電荷収集電極１８は、例えばアルミニウム（Ａｌ）等の金属あるいはＩＴＯ（酸化インジウム錫）等の透明導電膜により構成されている。電荷収集電極１８の面形状は特に限定されないが、感度およびフィルファクタをできるだけ高くするために、画素開口（信号線Ｌsigと読み出し制御線Ｌreadとによって囲まれる矩形状または方形状の領域）の全域を覆って形成されることが望ましい。この電荷収集電極１８の厚みは、例えば５０ｎｍ〜２００ｎｍ程度である。この電荷収集電極１８は、上記のように、Ｃｓ配線１２８と、コンタクト部Ｃ１２を介して接続されている（図４，図７）。
【００３１】
導電膜２５は、例えばアルミニウム等の金属あるいはＩＴＯ（酸化インジウム錫）等の透明導電膜により構成されている。これらの導電膜２５の構成材料は特に限定されないが、透明導電膜により構成されることにより、可視光を基板１１０側から照射して、直接変換層２３の残存電荷を除去することができる。導電膜２５の厚みは、例えば５０ｎｍ〜２００ｎｍ程度である。本実施の形態では、この導電膜２５が、電荷収集電極１８の全域に対向して（電荷収集電極１８と同等の形状および大きさで）形成されている（図５〜図８）。但し、コンタクト部Ｃ１２に対応する部分は選択的に除去されており、コンタクト開口２５ａが形成されている（図４，図７）。このような導電膜２５は、共通接地線Ｌcomと、コンタクト部Ｃ１３を通じて電気的に接続されている（図４，図７）。
【００３２】
導電膜１２０Ｍ１は、第１ゲート電極１２０Ｇ１と同様の材料および厚みからなり、共通接地線Ｌcomと、コンタクト部Ｃ１４を通じて電気的に接続されている（図４，図８）。導電膜１２０Ｍ２は、第２ゲート電極１２０Ｇ２と同様の材料および厚みからなり、共通接地線Ｌcomと、コンタクト部Ｃ１４を通じて電気的に接続されている（図４，図８）。
【００３３】
上記のように、容量素子２１Ａ〜２１Ｃのそれぞれを構成する一対の導電膜のうち一方の導電膜（導電膜２５，導電膜１２０Ｍ１，１２０Ｍ２）が共通接地線Ｌcomに接続され、もう一方の導電膜（電荷収集電極１８，半導体層１２２）がソース電極１２５Ａに電気的に接続されている。これにより、各容量素子２１Ａ〜２１Ｃに保持された信号電荷が所定のタイミングでＴＦＴ２２を介して信号線Ｌsigへ読み出される。
【００３４】
（行走査部１３）
行走査部１３は、後述のシフトレジスタ回路や所定の論理回路等を含んで構成されており、画素部１１の複数の画素Ｐに対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、各画素Ｐの読み出し動作やリセット動作等の撮像動作を例えば線順次走査により行う。尚、この線順次走査は、読み出し制御線Ｌreadを介して前述した行走査信号を各画素Ｐへ供給することによって行われる。
【００３５】
（Ａ／Ｄ変換部１４）
Ａ／Ｄ変換部１４は、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力された信号電圧（信号電荷に応じた電圧）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤout（撮像信号）が生成され、外部へ出力される。
【００３６】
各列選択部１７は、例えば図６に示したように、チャージアンプ１７２、容量素子（コンデンサあるいはフィードバック容量素子等）Ｃ１、スイッチＳＷ１、サンプルホールド（Ｓ／Ｈ）回路１７３、４つのスイッチＳＷ２を含むマルチプレクサ回路（選択回路）１７４、およびＡ／Ｄコンバータ１７５を有している。これらのうち、チャージアンプ１７２、容量素子Ｃ１、スイッチＳＷ１、Ｓ／Ｈ回路１７３およびスイッチＳＷ２は、図２に示したチャージアンプ回路１７１に相当しており、信号線Ｌsig毎に設けられている。マルチプレクサ回路１７４およびＡ／Ｄコンバータ１７５は、列選択部１７毎に設けられている。
【００３７】
チャージアンプ１７２は、信号線Ｌsigから読み出された信号電荷を電圧に変換（Ｑ−Ｖ変換）するためのアンプ（増幅器）である。このチャージアンプ１７２では、負側（−側）の入力端子に信号線Ｌsigの一端が接続され、正側（＋側）の入力端子には所定のリセット電圧Ｖrstが入力されるようになっている。チャージアンプ１７２の出力端子と負側の入力端子との間は、容量素子Ｃ１とスイッチＳＷ１との並列接続回路を介して帰還接続（フィードバック接続）されている。即ち、容量素子Ｃ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。同様に、スイッチＳＷ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。尚、このスイッチＳＷ１のオン・オフ状態は、システム制御部１６からアンプリセット制御線Ｌcarstを介して供給される制御信号（アンプリセット制御信号）によって制御される。
【００３８】
Ｓ／Ｈ回路１７３は、チャージアンプ１７２とマルチプレクサ回路１７４（スイッチＳＷ２）との間に配置されており、チャージアンプ１７２からの出力電圧Ｖcaを一時的に保持するための回路である。
【００３９】
マルチプレクサ回路１７４は、列走査部１５による走査駆動に従って４つのスイッチＳＷ２のうちの１つが順次オン状態となることにより、各Ｓ／Ｈ回路１７３とＡ／Ｄコンバータ１７５との間を選択的に接続または遮断する回路である。
【００４０】
Ａ／Ｄコンバータ１７５は、スイッチＳＷ２を介して入力されたＳ／Ｈ回路１７３からの出力電圧に対してＡ／Ｄ変換を行うことにより、上記した出力データＤoutを生成して出力する回路である。
【００４１】
（列走査部１５）
列走査部１５は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１７内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１５による選択走査によって、信号線Ｌsigの各々を介して読み出された各画素Ｐの信号（上記出力データＤout）が、順番に外部へ出力されるようになっている。
【００４２】
（システム制御部１６）
システム制御部１６は、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の各動作を制御するものである。具体的には、システム制御部１６は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびバイアス電圧補正部１８の駆動制御を行う。このシステム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５がそれぞれ画素部１１内の複数の画素Ｐに対する撮像駆動（線順次撮像駆動）を行うことにより、画素部１１から出力データＤoutが取得されるようになっている。
【００４３】
［作用・効果］
本実施の形態の放射線撮像装置１では、例えばＸ線などの放射線Ｒradが画素部１１へ入射すると、図２に示したように、直接変換層２３において放射線Ｒradが吸収され、電子および正孔対を発生する。このとき、電荷収集電極１８および対向電極２４を通じて直接変換層２３には、所定の電圧（数ｋＶの管電圧（ＨＶ））が印加される。これにより、直接変換層２３において発生した電荷（正孔あるいは電子）が、画素Ｐ毎に電荷収集電極１８を介して信号電荷として取り出され、容量素子２１（容量素子２１Ａ〜２１Ｃ）に保持される。この後、読み出し制御線Ｌreadから供給される行走査信号に応じてＴＦＴ２２がオン状態になると、上記した信号電荷が容量素子２１から信号線Ｌsigへ読み出される。
【００４４】
このようにして読み出された信号電荷は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、まず、各信号線Ｌsigから入力される信号電荷毎に、チャージアンプ１７２等からなるチャージアンプ回路においてＱ−Ｖ変換（信号電荷から信号電圧への変換）を行う。次いで、変換された信号電圧（チャージアンプ１７２からの出力電圧Ｖca）毎に、Ｓ／Ｈ回路１７３およびマルチプレクサ回路１７４を介してＡ／Ｄコンバータ１７５においてＡ／Ｄ変換を行い、デジタル信号からなる出力データＤout（撮像信号）を生成する。このようにして、各列選択部１７から出力データＤoutが順番に出力され、外部へ伝送される（または図示しない内部メモリーへ入力される）。
【００４５】
ここで、本実施の形態では、駆動基板１２と電荷収集電極１８との間に導電膜２５が設けられ、この導電膜２５と電荷収集電極１８とにより、上記信号電荷を保持する容量素子２１Ａが構成されている。このように、駆動基板１２上に形成された容量素子２１Ａでは、駆動基板１２内に形成された容量素子２１Ｂ，２１Ｃに比べ、レイアウト設計の自由度が高く、保持容量を確保し易い。
【００４６】
例えば、容量素子２１Ｂ，２１Ｃのように、容量素子が駆動基板１２内にのみ形成される場合、導電膜１２０Ｍ１，１２０Ｍ２の面積あるいは形状は、ＴＦＴ２２や他の配線層のレイアウトの制約を受け易い。また、ＴＦＴ２２のゲート絶縁膜（第１ゲート絶縁膜１２１および第２ゲート絶縁膜１２３）を利用することから、膜厚設定の自由度が低い。
【００４７】
このため、画素Ｐの高精細化が進み、画素サイズが小さくなった場合、容量素子２１Ｂ，２１Ｃのみでは、十分な容量を確保しにくくなる。この結果、画像取得に必要なＸ線量が照射される前に画素Ｐの電荷量が飽和してしまう可能性もある。そこで、上述のような容量素子２１Ａを設けることにより、容量拡大を図ることができる。駆動基板１２よりも上層では、駆動基板１２内よりもレイアウトの制約を受けにくく、導電膜２５を電荷収集電極１８の全域に対向して形成することができ、導電膜２５の形成面積を大きく確保できる。また、絶縁膜１２７の膜厚設定の自由度も高いことから、容量素子２１Ａでは、所望の保持容量を確保し易い。
【００４８】
以上のように本実施の形態では、駆動基板１２と電荷収集電極１８との間において、電荷収集電極１８の全域に対向して導電膜２５を設け、信号電荷を保持する容量素子２１Ａを構成するようにしたので、容量素子２１Ａでは、レイアウト設計の自由度が高く、保持容量を確保し易くなる。従って、画素サイズが小さくなった場合にも、所望の容量を確保して電荷飽和量（ダイナミックレンジあるいは最大電荷保持量）の低減を抑制することができる。よって、画素の高精細化に伴う画質劣化を抑制することが可能となる。
【００４９】
次に、上記実施の形態の変形例について説明する。尚、上記実施の形態の構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００５０】
＜変形例１＞
図９は、変形例１に係る画素Ｐ付近の要部構成を表す平面図である。また、図１０には、図９のＡ−Ａ’線における断面構成、図１１には、図９のＢ−Ｂ’線における断面構成、図１２には、図９のＣ−Ｃ’線における断面構成についてそれぞれ示す。本変形例では、ＴＦＴ２２および容量素子２１Ｂ，２１Ｃを含む駆動基板１２の構成は上記実施の形態と同様であるが、駆動基板１２と電荷収集電極１８との間に設けられる導電膜（導電膜２６）の構成が上記実施の形態と異なっている。
【００５１】
具体的には、本変形例では、導電膜２６が、電荷収集電極１８の一部にのみ対向して設けられ、これにより容量素子２１Ｄが構成されている。例えば、導電膜２６は、ＴＦＴ２２、信号線Ｌsigおよび読み出し制御線Ｌreadと非対向であると共に、これらの信号線Ｌsigおよび読み出し制御線Ｌreadのそれぞれとの間に所定の間隙Ｓを有している（離隔して設けられている）（図９〜図１２）。間隙Ｓの大きさは、特に限定されるものではないが、例えば２μｍ以上である。また、ＴＦＴ２２の電極形成領域を除いた領域に形成されている（図９）。尚、電荷収集電極１８は、上記実施の形態と同様、感度およびフィルファクタの観点から、画素開口を覆って形成されることが望ましい。導電膜２６は、上記実施の形態の導電膜２５と同様の材料から構成され、コンタクト部Ｃ１２に対応する領域には、コンタクト開口２６ａを有している（図９，図１１）。また、コンタクト部Ｃ１３を通じて共通接地線Ｌcomに接続されている（図９，図１１）。
【００５２】
このように、駆動基板１２と電荷収集電極１８との間において、導電膜２６は電荷収集電極１８の一部にのみ対向して設けられていてもよく、このような場合にも、上記実施の形態と同等の効果を得ることができる。また、導電膜２６がＴＦＴ２２、信号線Ｌsigおよび読み出し制御線Ｌreadとの間に間隙Ｓを有していることにより、それぞれとの間で寄生容量が増大することを抑制することができる。よって、ノイズの影響が軽減され、画質を向上させることができる。
【００５３】
＜適用例＞
続いて、上記実施の形態等に係る放射線撮像装置１は、以下に説明するような放射線撮像表示システムへ適用することも可能である。
【００５４】
図１３は、適用例に係る放射線撮像表示システム（放射線撮像表示システム５）の概略構成例を模式的に表したものである。放射線撮像表示システム５は、上記実施の形態等に係る画素部１１等を有する放射線撮像装置１と、画像処理部５２と、表示装置４とを備えている。
【００５５】
画像処理部５２は、放射線撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ１に基づく画像表示を、所定のモニタ画面４０上で行うものである。
【００５６】
この放射線撮像表示システム５では、放射線撮像装置１が、Ｘ線源などの放射線源５１から被写体５０に向けて照射された放射線に基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。
【００５７】
このように、本適用例の放射線撮像表示システム５では、放射線撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによって画像表示を行うことができる。即ち、放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応することが可能となる。
【００５８】
以上、実施の形態、変形例および適用例を挙げたが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等の画素部における画素の回路構成は、上述したもの（パッシブ型の画素回路２０の構成）には限られず、他の回路構成（例えばアクティブマトリクス型の画素回路構成）であってもよい。同様に、行走査部や列選択部等の回路構成についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。
【００５９】
更に、上記実施の形態等で説明した画素部、行走査部、Ａ／Ｄ変換部（列選択部）および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化（３辺フリーの額縁構造）や配線接続の際の信頼性向上を実現することができる。
【００６０】
尚、本開示は以下のような構成を取ることも可能である。
（１）
複数の画素のそれぞれから放射線に基づく信号電荷を読み出すためのトランジスタを有する駆動基板と、
前記駆動基板上に画素毎に設けられた電荷収集電極と、
前記電荷収集電極上に形成されると共に、放射線を吸収して前記信号電荷を発生する変換層と、
前記変換層上に設けられた対向電極と、
前記駆動基板と前記電荷収集電極との間において、前記電荷収集電極の少なくとも一部に対向配置されて前記信号電荷を保持する第１の容量素子を構成する第１の導電膜と
を備えた放射線撮像装置。
（２）
前記電荷収集電極は、画素開口の全域にわたって画素毎に形成され、
前記第１の導電膜は、前記電荷収集電極の全域に対向して形成されている
上記（１）に記載の放射線撮像装置。
（３）
前記電荷収集電極は、画素開口の全域にわたって画素毎に形成され、
前記第１の導電膜は、前記電荷収集電極の一部に対向して形成されている
上記（１）に記載の放射線撮像装置。
（４）
前記トランジスタは、読み出し制御線および信号線に接続され、
前記第１の導電膜は、前記駆動基板の面内方向において前記読み出し制御線および前記信号線から離隔して設けられている
上記（３）に記載の放射線撮像装置。
（５）
前記第１の導電膜は、前記トランジスタの電極形成領域を除いた領域に設けられている
上記（４）に記載の放射線撮像装置。
（６）
前記第１の導電膜は、透明導電膜からなる
上記（１）〜（５）のいずれかに記載の放射線撮像装置。
（７）
前記駆動基板では、前記トランジスタと同層に、前記信号電荷を保持する他の容量素子が形成されている
上記（１）〜（６）のいずれかに記載の放射線撮像装置。
（８）
前記トランジスタは、
多結晶シリコンよりなる半導体層と、
前記半導体層を間にして対向配置された第１および第２のゲート電極と、
前記半導体層と前記第１および第２のゲート電極と各間に形成された第１および第２のゲート絶縁膜と、
前記半導体層に電気的に接続されたソース電極およびドレイン電極とを含み、
前記他の容量素子は、
前記第１のゲート電極と同層に形成された第２の導電膜と、前記半導体層と、前記第１のゲート絶縁膜とから構成される第２の容量素子と、
前記第２のゲート電極と同層に形成された第３の導電膜と、前記半導体層と、前記第２のゲート絶縁膜とから構成される第３の容量素子とを有する
上記（７）に記載の放射線撮像装置。
（９）
前記放射線はＸ線である
上記（１）〜（８）のいずれかに記載の放射線撮像装置。
（１０）
前記駆動基板の表面に平坦化膜を備え、
前記第１の導電膜は、前記平坦化膜上に設けられている
上記（１）〜（９）のいずれかに記載の放射線撮像装置。
（１１）
放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記放射線撮像装置は、
複数の画素のそれぞれから放射線に基づく信号電荷を読み出すためのトランジスタを有する駆動基板と、
前記駆動基板上に画素毎に設けられた電荷収集電極と、
前記電荷収集電極上に形成されると共に、放射線を吸収して前記信号電荷を発生する変換層と、
前記変換層上に設けられた対向電極と、
前記駆動基板と前記電荷収集電極との間において、前記電荷収集電極の少なくとも一部に対向配置されて前記信号電荷を保持する第１の容量素子を構成する第１の導電膜と
を備えた
放射線撮像表示システム。
【符号の説明】
【００６１】
１…放射線撮像装置、１１…画素部、１２…駆動基板、１３…行走査部、１４…Ａ／Ｄ変換部、１５…列走査部、１６…システム制御部、１７…列選択部、１７１…チャージアンプ回路、１７２…チャージアンプ、１７３…Ｓ／Ｈ回路、１７４…マルチプレクサ回路、１７５…Ａ／Ｄコンバータ、１７６…アンプ、１７７…定電流源、Ｐ…画素（撮像画素）、２０…画素回路、２１，２１Ａ〜２１Ｃ…容量素子、２２…トランジスタ、１８…電荷収集電極、２３…直接変換層、２４…対向電極、２５，２６…導電膜、２５ａ，２６ａ…コンタクト開口、１１０…基板、１２０Ｇ１…第１ゲート電極、１２０Ｇ２…第２ゲート電極、１２１…第１ゲート絶縁膜、１２２…半導体層、１２３…第２ゲート絶縁膜、１２４…層間絶縁膜、１２０Ｍ１，１２０Ｍ２…導電膜、１２５Ａ…ソース電極、１２５Ｂ…ドレイン電極、１２６…平坦化膜、１２７…絶縁膜、１２８…Ｃｓ配線、４…表示装置、４０…モニタ画面、５…放射線撮像表示システム、５０…被写体、５１…光源（放射線源）、５２…画像処理部、Ｌsig…信号線、Ｌread…読み出し制御線、Ｌrst…リセット制御線、Ｌcarst…アンプリセット制御線、Ｄout…出力データ、Ｎ…蓄積ノード、ＳＷ１…スイッチ、Ｒrad…放射線、Ｓ１，Ｓ２…面。
【図１】
2014241381.tif 000003
【図２】
2014241381.tif 000004
【図３】
2014241381.tif 000005
【図４】
2014241381.tif 000006
【図５】
2014241381.tif 000007
【図６】
2014241381.tif 000008
【図７】
2014241381.tif 000009
【図８】
2014241381.tif 000010
【図９】
2014241381.tif 000011
【図１０】
2014241381.tif 000012
【図１１】
2014241381.tif 000013
【図１２】
2014241381.tif 000014
【図１３】
2014241381.tif 000015