(57)【要約】【課題】ポップノイズを発生させることなく、かつ、リアルタイムに抵抗値の検知を行うことのできる負荷抵抗値検知回路を提供する。【解決手段】出力段回路１０のＰ型トランジスタ１１およびＮ型トランジスタ１２に対して、1／ｘのサイズのトランジスタ１５、１６をレプリカ回路２のトランジスタ回路に設け、出力段回路１０のＰ型トランジスタ１１およびＮ型トランジスタ１２と共通の入力信号を供給する。レプリカ回路２の出力端子に、スイッチ２３、２４、２５で接続態様が可変な抵抗１９、２０、２１、２２からなる抵抗回路１７を接続する。スイッチ２３、２４、２５を切り換えながら、出力段回路１０の出力信号ＯＵＴと、レプリカ回路２の出力信号ＤＯＵＴとの大小比較を行い、出力段回路の出力端子１３に接続される負荷の抵抗値を判定する。【選択図】図２
2014007470.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路の出力段のトランジスタよりもサイズが小さく、前記出力段のトランジスタと共通の入力信号が入力されるトランジスタと、前記トランジスタの出力端子に接続され、抵抗値の切り換え可能な抵抗回路と、前記抵抗回路の前記抵抗値を切り換える切換部とを備えるレプリカ回路であって、前記抵抗回路の抵抗値は、前記レプリカ回路のトランジスタのサイズに対応させて、前記出力段のトランジスタに接続される負荷の抵抗値として想定される抵抗値よりも大きな値に設定されているレプリカ回路と、
前記出力段のトランジスタの出力電圧値と、前記レプリカ回路の前記トランジスタの出力電圧値とを比較する第１の比較回路と、
前記出力段のトランジスタの出力電圧値または前記レプリカ回路のトランジスタの出力電圧値と、所定の基準電圧値とを比較する第２の比較回路と、
前記切換部を制御して前記抵抗値を切り換えつつ、前記第１の比較回路および第２の比較回路の結果に基づいて、前記出力段のトランジスタに接続される負荷の抵抗値を判定する判定部と、
を具備することを特徴とする負荷抵抗値検知回路。
【請求項２】
前記レプリカ回路のトランジスタのサイズは、前記増幅回路の出力段のトランジスタの１／ｘのサイズであり、前記レプリカ回路の前記抵抗回路の抵抗値は、少なくとも、前記負荷の抵抗値として想定される抵抗値のｘ倍の値よりも小さい抵抗値と、前記負荷の抵抗値として想定される抵抗値のｘ倍の値よりも大きい抵抗値とに切り換え可能に設定されていることを特徴する請求項１に記載の負荷抵抗値検知回路。
【請求項３】
前記所定の基準電圧は、前記出力段のトランジスタの出力電圧値または前記レプリカ回路のトランジスタの出力電圧値の中心電圧の電圧値と等しいか、あるいは、前記中心電圧の電圧値よりも正方向または負方向に大きな値を有する電圧であって、
前記判定部は、前記出力段のトランジスタの出力電圧値または前記レプリカ回路のトランジスタの出力電圧値が、前記所定の基準電圧よりも、正方向に大きな値を有する場合及び負方向に大きな値を有する場合の少なくともいずれか一方の場合に、負荷の抵抗値の判定を行うことを特徴とする請求項１または請求項２に記載の負荷抵抗値検知回路。
【請求項４】
前記出力段のトランジスタの出力電圧値または前記レプリカ回路のトランジスタの出力電圧値が、前記出力電圧値の中心電圧の電圧値と等しい値から、正方向に大きな値に変化する時及び負方向に大きな値に変化する時の少なくともいずれか一方の時に、所定時間の遅延パルスを発生させる遅延回路と、
前記遅延パルスのパルス幅分の時間経過後に、所定時間の固定パルスを発生させる固定パルス発生回路とを更に備え、
前記判定部は、前記固定パルスの発生期間に負荷の抵抗値を判定することを特徴とする請求項１または請求項２に記載の負荷抵抗値検知回路。
【請求項５】
前記第２の比較回路の出力が反転した時点から所定の時間経過後における前記第１の比較回路の結果に基づいて、前記判定部が前記出力段のトランジスタに接続される負荷の抵抗値を判定することを特徴とする請求項１または請求項２に記載の負荷抵抗値検知回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンプに接続される負荷の抵抗値を検知する技術に関する。
【背景技術】
【０００２】
従来、電力増幅器の出力に接続された負荷のインピーダンスを検出する負荷インピーダンス検出回路としては、例えば、特許文献１のように、テスト信号発生部から、信号レベルが異なる複数のパルスのテスト信号を発生させ、検出部において負荷の抵抗値を検出するものが知られている。
また、特許文献２のように、ヘッドホンプラグなどの挿入を検知した時に、負荷に判定用信号を出力し、この判定用信号の信号レベルを、負荷に接続した検波回路で検知することにより、負荷の抵抗値を検出するものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１９８７５０号公報
【特許文献２】特開平９−１４８８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の回路では、信号レベルの異なる複数のパルスがテスト信号として負荷に出力される構成であるため、負荷抵抗値の検知時にポップノイズが発生するという問題点があった。
また、特許文献２の回路では、ヘッドホンプラグなどの挿入を検知した時点から、負荷抵抗検知のシーケンスをスタートさせ、負荷抵抗検知のシーケンスが終了するとその後の負荷抵抗検知は行わない。したがって、その後に抵抗値が変化した場合であっても、その抵抗値の変化をリアルタイムに検知することができないという問題点があった。
【０００５】
本発明は、以上の事情を考慮して、ポップノイズを発生させることなく、かつ、リアルタイムに抵抗値の検知を行うことのできる負荷抵抗値検知回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本発明に係る負荷抵抗値検知回路は、増幅回路の出力段のトランジスタよりもサイズが小さく、前記出力段のトランジスタと共通の入力信号が入力されるトランジスタと、前記トランジスタの出力端子に接続され、抵抗値の切り換え可能な抵抗回路と、前記抵抗回路の前記抵抗値を切り換える切換部とを備えるレプリカ回路であって、前記抵抗回路の抵抗値は、前記レプリカ回路のトランジスタのサイズに対応させて、前記出力段のトランジスタに接続される負荷の抵抗値として想定される抵抗値よりも大きな値に設定されているレプリカ回路と、前記出力段のトランジスタの出力電圧値と、前記レプリカ回路の前記トランジスタの出力電圧値とを比較する第１の比較回路と、前記出力段のトランジスタの出力電圧値または前記レプリカ回路のトランジスタの出力電圧値と、所定の基準電圧値とを比較する第２の比較回路と、前記切換部を制御して前記抵抗値を切り換えつつ、前記第１の比較回路および第２の比較回路の結果に基づいて、前記出力段のトランジスタに接続される負荷の抵抗値を判定する判定部とを具備する。
【０００７】
以上の構成においては、増幅回路の出力段のトランジスタに電流が流れた場合、レプリカ回路のトランジスタには、前記レプリカ回路のトランジスタのサイズの減少に対応して前記電流よりも小さな値の電流が流れる。しかしながら、前記レプリカ回路の抵抗回路の抵抗値は、前記レプリカ回路のトランジスタのサイズの減少に対応させて、前記出力段のトランジスタに接続される負荷の抵抗値として想定される抵抗値よりも大きな値に設定されている。したがって、前記レプリカ回路の出力電圧値は、前記増幅回路の出力電圧値に近い値となる。
第２の比較回路によって、前記出力段のトランジスタの出力電圧値または前記出力段のトランジスタの出力電圧値と、所定の基準電圧とを比較することにより、前記出力段のトランジスタの出力電圧値と前記出力段のトランジスタの出力電圧値が正の値を示す期間なのか、負の値を示す期間なのかが判る。
例えば、前記出力段のトランジスタの出力電圧値と前記出力段のトランジスタの出力電圧値が正の値を示す期間において、判定部によって前記切換部を制御して前記抵抗回路の抵抗値を切り換えつつ、第１の比較回路によって前記出力段のトランジスタの出力電圧値と前記レプリカ回路の前記トランジスタの出力電圧値とを比較することにより、前記出力段のトランジスタに接続される負荷の抵抗値が、所定の抵抗値の範囲内であることを判定することができる。
このようにして、前記出力段における出力信号を調節することなく、リアルタイムに負荷の抵抗値の判定が行われることになる。
【０００８】
本発明においては、前記レプリカ回路のトランジスタのサイズは、前記増幅回路の出力段のトランジスタの１／ｘのサイズであり、前記レプリカ回路の前記抵抗回路の抵抗値は、少なくとも、前記負荷の抵抗値として想定される抵抗値のｘ倍の値よりも小さい抵抗値と、前記負荷の抵抗値として想定される抵抗値のｘ倍の値よりも大きい抵抗値とに切り換え可能に設定するようにしてもよい。このようにすれば、複雑な計算を行うことなく、負荷の抵抗値を容易に判定できる。
【０００９】
本発明においては、前記所定の基準電圧は、前記出力段のトランジスタの出力電圧値または前記レプリカ回路のトランジスタの出力電圧値の中心電圧の電圧値と等しいか、あるいは、前記中心電圧の電圧値よりも正方向または負方向に大きな値を有する電圧であって、前記判定部は、前記出力段のトランジスタの出力電圧値または前記レプリカ回路のトランジスタの出力電圧値が、前記所定の基準電圧よりも、正方向に大きな値を有する場合及び負方向に大きな値を有する場合の少なくともいずれか一方の場合に、負荷の抵抗値の判定を行うようにしてもよい。このようにしても、前記出力段における出力信号を調節することなく、リアルタイムに負荷の抵抗値の判定が行われることになる。
【００１０】
本発明においては、前記出力段のトランジスタの出力電圧値または前記レプリカ回路のトランジスタの出力電圧値が、前記出力電圧値の中心電圧の電圧値と等しい値から、正方向に大きな値に変化する時及び負方向に大きな値に変化する時の少なくともいずれか一方の時に、所定時間の遅延パルスを発生させる遅延回路と、前記遅延パルスのパルス幅分の時間経過後に、所定時間の固定パルスを発生させる固定パルス発生回路とを更に備え、前記判定部は、前記固定パルスの発生期間に負荷の抵抗値を判定するようにしてもよい。このようにすれば、前記出力段のトランジスタ及び前記レプリカ回路の出力電圧値が、当該出力電圧値の中心電圧の電圧値付近である場合の比較を避けることができ、負荷の抵抗値の判定が適切に行われることになる。
また、本発明においては、前記第２の比較回路の出力が反転した時点から所定の時間経過後における前記第１の比較回路の結果に基づいて、前記判定部が前記出力段のトランジスタに接続される負荷の抵抗値を判定するようにしてもよい。このようにした場合でも、前記出力段のトランジスタ及び前記レプリカ回路の出力電圧値が、当該出力電圧値の中心電圧の電圧値付近である場合の比較を避けることができ、負荷の抵抗値の判定が適切に行われることになる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る負荷抵抗値検知回路のブロック図である。
【図２】本発明の第１実施形態に係る負荷抵抗値検知回路における出力段回路と、レプリカ回路を示す回路図である。
【図３】本発明の第１実施形態に係る負荷抵抗値検知回路の負荷抵抗検知処理のフローチャートである。
【図４】本発明の第１実施形態に係る負荷抵抗値検知回路における出力段回路、レプリカ回路、および、コンパレータの出力波形を示す図である。
【図５】本発明の第２実施形態に係る負荷抵抗値検知回路におけるＰ型トランジスタを用いた出力段回路と、レプリカ回路を示す回路図である。
【図６】本発明の第２実施形態に係る負荷抵抗値検知回路におけるＮ型トランジスタを用いた出力段回路と、レプリカ回路を示す回路図である。
【図７】本発明の第３実施形態に係る負荷抵抗値検知回路のブロック図である。
【図８】本発明の第３実施形態に係る負荷抵抗値検知回路における出力段回路、レプリカ回路、および、コンパレータの出力波形を示す図である。
【図９】本発明の第３実施形態に係る負荷抵抗値検知回路の負荷抵抗検知処理のフローチャートである。
【図１０】本発明の第４実施形態変形例に係る負荷抵抗値検知回路における出力段回路、レプリカ回路、および、コンパレータの出力波形を示す図である。
【図１１】本発明の第４実施形態に係る負荷抵抗値検知回路のブロック図である。
【図１２】本発明の第４実施形態に係る負荷抵抗値検知回路の負荷抵抗検知処理のフローチャートである。
【発明を実施するための形態】
【００１２】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る負荷抵抗値検知回路１００のブロック図である。負荷抵抗値検知回路１００は、レプリカ回路２、第１の比較回路としてのコンパレータ３、第２の比較回路としてのコンパレータ４、および、判定部５を備えている。本実施形態の負荷抵抗値検知回路１００は、増幅回路１と接続される。
【００１３】
増幅回路１には、参照電圧ＶＲＥＦが外部から供給され、増幅回路１は、参照電圧ＶＲＥＦを中心に出力を振って増幅を行うように構成されている。参照電圧ＶＲＥＦは、コンパレータ４の反転入力端子にも入力され、増幅回路１の出力段のトランジスタにおける出力端から出力される出力信号ＯＵＴは、コンパレータ４の非反転入力端子に入力される。また、増幅回路１の出力端子から出力される出力信号ＯＵＴは、コンパレータ３の非反転入力端子にも入力される。
【００１４】
増幅回路１と接続されるレプリカ回路２は、増幅回路１の出力段のトランジスタと同特性で、トランジスタのサイズが増幅回路１の出力段のトランジスタよりも小さいトランジスタを備えている。なお、トランジスタのサイズとは、例えば、トランジスタの種類がＭＯＳ ＦＥＴトランジスタであれば、トランジスタ幅Ｗを示す。増幅回路１の出力段のトランジスタのゲート端子に入力される電圧Ｖｐｂｉａｓ及び電圧Ｖｎｂｉａｓは、レプリカ回路２の前記トランジスタのゲート端子にも入力されるように構成されている。レプリカ回路２の前記トランジスタの出力端には、スイッチによって抵抗値が切り換え可能な抵抗回路が接続されており、このスイッチの動作は判定部５からの制御信号によって制御されている。また、レプリカ回路２の前記トランジスタの出力端から出力される出力信号ＤＯＵＴは、コンパレータ３の反転入力端子に入力される。
【００１５】
コンパレータ３の出力信号ＣＭＰと、コンパレータ４の出力信号ＣＴＬ１は、判定部５に入力される。判定部５は、一例としてＣＰＵを備えており、このＣＰＵからの制御信号により、レプリカ回路２における抵抗回路のスイッチを制御するように構成されている。そして、判定部５は、スイッチの切り替えに応じて出力されるコンパレータ３の出力端子からの出力信号ＣＭＰと、コンパレータ４の出力端子からの出力信ＣＴＬ１号に基づいて、増幅回路１の出力段のトランジスタにおける出力端子に接続される負荷の抵抗値を検知して、外部に判定値信号を出力する。なお、判定部５は、ＣＰＵ以外にも、コンパレータおよび論理回路などを用いた回路で構成してもよい。
【００１６】
図２は、増幅回路１の出力段回路１０とレプリカ回路２とを示す回路図である。図２に示すように、増幅回路１の出力段回路１０は、Ｐ型トランジスタ１１とＮ型トランジスタ１２とにより構成されており、出力端子１３には、例えば、ヘッドホン等の負荷が接続される。また、出力端子１３は、コンパレータ３の非反転入力端子およびコンパレータ４の非反転入力端子に接続される。Ｐ型トランジスタ１１のゲート端子には、入力電圧Ｖｐｂｉａｓが供給され、Ｎ型トランジスタ１２のゲート端子には、入力電圧Ｖｎｂｉａｓが供給される。
【００１７】
レプリカ回路２は、トランジスタ回路１４と抵抗回路１７とを備えている。トランジスタ回路１４は、トランジスタのサイズが、出力段回路１０のＰ型トランジスタ１１のサイズの１／ｘのＰ型トランジスタ１５と、出力段回路１０のＮ型トランジスタ１２のサイズの１／ｘのＮ型トランジスタ１６とを備えている。出力段回路１０のＰ型トランジスタ１１のゲート端子へ供給される入力電圧Ｖｐｂｉａｓは、トランジスタ回路１４のＰ型トランジスタ１５のゲート端子にも供給される。また、出力段回路１０のＮ型トランジスタ１２のゲート端子へ供給される入力電圧Ｖｎｂｉａｓは、トランジスタ回路１４のＰ型トランジスタ１６のゲート端子にも供給される。
【００１８】
レプリカ回路２のＰ型トランジスタ１５とＮ型トランジスタ１６には、抵抗回路１７が接続されている。抵抗回路１７は、４種類の抵抗１９、２０、２１、２２が直列接続されており、抵抗２０、２１、２２をバイパスするように設けられたスイッチ２３（ＳＷ１）、スイッチ２４（ＳＷ２）、スイッチ２５（ＳＷ３）のオン・オフの切り換えによって、合成抵抗値が可変になっている。また、これらのスイッチ２３（ＳＷ１）、スイッチ２４（ＳＷ２）、スイッチ２５（ＳＷ３）のオン・オフの切り換えは、判定部５の制御信号により制御される。また、抵抗回路１７の出力端子１８は、コンパレータ３の反転入力端子に接続されている。
【００１９】
出力段回路１０のＰ型トランジスタ１１のゲート端子に入力電圧Ｖｐｂｉａｓが供給され、Ｎ型トランジスタ１２のゲート端子に入力電圧Ｖｎｂｉａｓが供給されて、Ｐ型トランジスタ１１またはＮ型トランジスタ１２に電流値ｉの電流が流れると、レプリカ回路２のトランジスタ回路１４におけるＰ型トランジスタ１５またはＮ型トランジスタ１６にはｉ／ｘの電流が流れる。
レプリカ回路２の抵抗回路１７の合成抵抗値をｘＡとすると、抵抗回路１７の出力端子１８の出力信号ＤＯＵＴの電圧値は、(ｉ／ｘ)＊(ｘＡ)で求められ、結局、ｘが相殺されてｉＡとなる。
一方、出力段回路１０の出力端子１３に接続される負荷の抵抗値をＣとすると、出力端子１３の出力信号ＯＵＴの電圧値はｉＣとなる。
したがって、抵抗回路１７の合成抵抗値ｘＡを変化させながら、抵抗回路１７の出力信号ＤＯＵＴの電圧値と、出力段回路１０の出力信号ＯＵＴの電圧値を比較することにより、出力段回路１０の出力端子１３に接続された負荷の抵抗値Ｃの範囲を判定することができる。詳しくは後述する。
【００２０】
本実施形態では、一般的に使用されているヘッドホンの負荷抵抗値を判定するために、負荷抵抗値が１６Ωまたは３２Ωか、あるいは、１６Ω以下または３２Ω以上かを判定できるように構成した。
本実施形態では、ｘ＝１００として、抵抗１９の抵抗値を１４ｘΩ（＝１．４ｋΩ）、抵抗２０の抵抗値を４ｘΩ（＝４００Ω）、抵抗２１の抵抗値を１２ｘΩ（＝１．２ｋΩ）、抵抗２２の抵抗値を４ｘΩ（＝４００Ω）に設定した例について説明する。
【００２１】
次に、本実施形態の負荷抵抗値検知回路１００における、負荷抵抗値の検知方法を図１ないし図４に基づいて説明する。
まず、判定部５は、図３に示すように、コンパレータ４の出力信号ＣＴＬ１がローレベルからハイレベルに変化したかどうかを判断する（ステップＳ１）。増幅回路１の出力段回路１０の出力端子１３の出力信号ＯＵＴは、参照電圧ＶＲＥＦを中心にして、図４のように変化する。そこで、出力信号ＯＵＴが参照電圧ＶＲＥＦを中心に負の値から正の値に変化するタイミングを検出する。
【００２２】
これ以外のタイミングの場合には（ステップＳ１：ＮＯ）、コンパレータ３の出力信号ＣＴＬ１がハイレベルからローレベルに変化したかどうかを判断する（ステップＳ１７）。そして、出力信号ＯＵＴが参照電圧ＶＲＥＦを中心に正の値から負の値に変化するタイミングでもない場合には（ステップＳ１７：ＮＯ）、再びステップＳ１に戻って判断を行う。
コンパレータ４の出力信号ＣＴＬ１がローレベルからハイレベルに変化した場合、つまり、出力信号ＯＵＴが参照電圧ＶＲＥＦを中心に負の値から正の値に立ち上がった場合には（ステップＳ１：ＹＥＳ）、例えば５μs程度のディレイ時間を設ける（ステップＳ２）。これは、図４に示すように、出力信号ＯＵＴが参照電圧ＶＲＥＦを中心に負の値から正の値に立ち上がった直後は、出力段回路１０の出力信号ＯＵＴと、レプリカ回路２の出力信号ＤＯＵＴとの大小関係を比較するのが困難なので、所定のディレイ時間後に大小比較を行うためである。
【００２３】
ディレイ時間経過後は、抵抗回路１７におけるスイッチ２３（ＳＷ１）、スイッチ２４（ＳＷ２）、スイッチ２５（ＳＷ３）をオン状態にする（ステップＳ３）。抵抗回路１７の合成抵抗値は１４ｘΩとなる。この状態で、コンパレータ３の出力信号ＣＭＰがハイレベルかどうかを判断する（ステップＳ４）。コンパレータ３の出力信号ＣＭＰがハイレベルの場合には（ステップＳ４：ＹＥＳ）、出力段回路１０の出力信号ＯＵＴの方が、レプリカ回路２の出力信号ＤＯＵＴよりも電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の１４ｘΩを１／ｘ倍した１４Ωよりも大きいことがわかる。
【００２４】
一方、コンパレータ３の出力信号ＣＭＰがハイレベルではない場合には（ステップＳ４：ＮＯ）、出力段回路１０の出力信号ＯＵＴよりも、レプリカ回路２の出力信号ＤＯＵＴの電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の１４ｘΩを１／ｘ倍した１４Ωよりも小さいことがわかる。そこで、判定部５は、負荷抵抗値は１４Ω以下であると判定し（ステップＳ５）、判定値信号を出力する（ステップＳ１６）。なお、この判定値信号は、判定値を表示させるような出力信号でもよいし、負荷抵抗値に応じて出力信号のレベルを調節するための制御信号でもよい。
【００２５】
次に、コンパレータ３の出力信号ＣＭＰがハイレベルの場合には（ステップＳ４：ＹＥＳ）、抵抗回路１７におけるスイッチ２３（ＳＷ１）をオフ状態、スイッチ２４（ＳＷ２）をオン状態、スイッチ２５（ＳＷ３）をオン状態にする（ステップＳ６）。抵抗回路１７の合成抵抗値は１４ｘΩ＋４ｘΩ＝１８ｘΩとなる。この状態で、コンパレータ３の出力信号ＣＭＰがハイレベルかどうかを判断する（ステップＳ７）。コンパレータ３の出力信号ＣＭＰがハイレベルの場合には（ステップＳ７：ＹＥＳ）、出力段回路１０の出力信号ＯＵＴの方が、レプリカ回路２の出力信号ＤＯＵＴよりも電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の１８ｘΩを１／ｘ倍した１８Ωよりも大きいことがわかる。
【００２６】
一方、コンパレータ３の出力信号ＣＭＰがハイレベルではない場合には（ステップＳ７：ＮＯ）、出力段回路１０の出力信号ＯＵＴよりも、レプリカ回路２の出力信号ＤＯＵＴの電圧値が大きく、負荷抵抗値が抵抗回路１７の合成抵抗値の１８ｘΩを１／ｘ倍した１８Ωよりも小さいことがわかる。そこで、判定部５は、負荷抵抗値は、１４Ωから１８Ωの範囲であり、一般的に使用されているヘッドホンの抵抗値である１６Ω程度であると判定し（ステップＳ８）、判定値信号を出力する（ステップＳ１６）。
【００２７】
次に、コンパレータ３の出力信号ＣＭＰがハイレベルの場合には（ステップＳ７：ＹＥＳ）、抵抗回路１７におけるスイッチ２３（ＳＷ１）をオフ状態、スイッチ２４（ＳＷ２）をオフ状態、スイッチ２５（ＳＷ３）をオン状態にする（ステップＳ９）。抵抗回路１７の合成抵抗値は１４ｘΩ＋４ｘΩ＋１２ｘΩ＝３０ｘΩとなる。この状態で、コンパレータ３の出力信号ＣＭＰがハイレベルかどうかを判断する（ステップＳ１０）。コンパレータ３の出力信号ＣＭＰがハイレベルの場合には（ステップＳ１０：ＹＥＳ）、出力段回路１０の出力信号ＯＵＴの方が、レプリカ回路２の出力信号ＤＯＵＴよりも電圧値が大きく、負荷抵抗値が抵抗回路１７の合成抵抗値の３０ｘΩを１／ｘ倍した３０Ωよりも大きいことがわかる。
【００２８】
一方、コンパレータ３の出力信号ＣＭＰがハイレベルではない場合には（ステップＳ１０：ＮＯ）、出力段回路１０の出力信号ＯＵＴよりも、レプリカ回路２の出力信号ＤＯＵＴの電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の３０ｘΩを１／ｘ倍した３０Ωよりも小さいことがわかる。そこで、判定部５は、負荷抵抗値は、１８Ωから３０Ωの範囲であると判定し（ステップＳ１１）、判定値信号を出力する（ステップＳ１６）。
【００２９】
次に、コンパレータ３の出力信号ＣＭＰがハイレベルの場合には（ステップＳ１０：ＹＥＳ）、抵抗回路１７におけるスイッチ２３（ＳＷ１）をオフ状態、スイッチ２４（ＳＷ２）をオフ状態、スイッチ２５（ＳＷ３）をオフ状態にする（ステップＳ１２）。抵抗回路１７の合成抵抗値は１４ｘΩ＋４ｘΩ＋１２ｘΩ＋４ｘΩ＝３４ｘΩとなる。この状態で、コンパレータ３の出力信号ＣＭＰがハイレベルかどうかを判断する（ステップＳ１３）。
【００３０】
コンパレータ３の出力信号ＣＭＰがハイレベルではない場合には（ステップＳ１３：ＮＯ）、出力段回路１０の出力信号ＯＵＴよりも、レプリカ回路２の出力信号ＤＯＵＴの電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の３４ｘΩを１／ｘ倍した３４Ωよりも小さいことがわかる。そこで、判定部５は、負荷抵抗値は、３０Ωから３４Ωの範囲であり、一般的に使用されているヘッドホンの抵抗値である３２Ω程度であると判定し（ステップＳ１４）、判定値信号を出力する（ステップＳ１６）。
【００３１】
コンパレータ３の出力信号ＣＭＰがハイレベルの場合には（ステップＳ１３：ＹＥＳ）、出力段回路１０の出力信号ＯＵＴの方が、レプリカ回路２の出力信号ＤＯＵＴよりも電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の３４ｘΩを１／ｘ倍した３４Ωよりも大きいことがわかる。そこで、判定部５は、負荷抵抗値は、３４Ω以上であると判定し（ステップＳ１５）、判定値信号を出力する（ステップＳ１６）。
【００３２】
次に、コンパレータ４の出力信号ＣＴＬ１がハイレベルからローレベルに変化したかどうかを判断し（ステップＳ１７）、出力信号ＯＵＴが参照電圧ＶＲＥＦを中心に正の値から負の値に変化するタイミングである場合（ステップＳ１７：ＹＥＳ）、つまり、出力信号ＯＵＴが参照電圧ＶＲＥＦを中心に正の値から負の値に立ち下がった場合には（ステップＳ１７：ＹＥＳ）、例えば５μs程度のディレイ時間を設ける（ステップＳ１８）。これは、図４に示すように、出力信号ＯＵＴが参照電圧ＶＲＥＦを中心に正の値から負の値に立ち下がった直後は、出力段回路１０の出力信号ＯＵＴと、レプリカ回路２の出力信号ＤＯＵＴとの大小関係を比較するのが困難なので、所定のディレイ時間後に大小比較を行うためである。
【００３３】
ディレイ時間経過後は、抵抗回路１７におけるスイッチ２３（ＳＷ１）、スイッチ２４（ＳＷ２）、スイッチ２５（ＳＷ３）をオン状態にする（ステップＳ１９）。抵抗回路１７の合成抵抗値は１４ｘΩとなる。この状態で、コンパレータ２の出力信号ＣＭＰがローレベルかどうかを判断する（ステップＳ２０）。コンパレータ２の出力信号ＣＭＰがローレベルの場合には（ステップＳ２０：ＹＥＳ）、出力段回路１０の出力信号ＯＵＴの方が、レプリカ回路２の出力信号ＤＯＵＴよりも負の電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の１４ｘΩを１／ｘ倍した１４Ωよりも大きいことがわかる。
【００３４】
一方、コンパレータ３の出力信号ＣＭＰがローレベルではない場合には（ステップＳ２０：ＮＯ）、出力段回路１０の出力信号ＯＵＴよりも、レプリカ回路２の出力信号ＤＯＵＴの負の電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値１４ｘΩを１／ｘ倍した１４Ωよりも小さいことがわかる。そこで、判定部５は、負荷抵抗値は１４Ω以下であると判定し（ステップＳ２１）、判定値信号を出力する（ステップＳ１６）。
【００３５】
次に、コンパレータ３の出力信号ＣＭＰがローレベルの場合には（ステップＳ２０：ＹＥＳ）、抵抗回路１７におけるスイッチ２３（ＳＷ１）をオフ状態、スイッチ２４（ＳＷ２）をオン状態、スイッチ２５（ＳＷ３）をオン状態にする（ステップＳ２２）。抵抗回路１７の合成抵抗値は１４ｘΩ＋４ｘΩ＝１８ｘΩとなる。この状態で、コンパレータ３の出力信号ＣＭＰがローレベルかどうかを判断する（ステップＳ２３）。コンパレータ３の出力信号ＣＭＰがローレベルの場合には（ステップＳ２３：ＹＥＳ）、出力段回路１０の出力信号ＯＵＴの方が、レプリカ回路２の出力信号ＤＯＵＴよりも負の電圧値が大きく、負荷抵抗値が抵抗回路１７の合成抵抗値の１８ｘΩを１／ｘ倍した１８Ωよりも大きいことがわかる。
【００３６】
一方、コンパレータ３の出力信号ＣＭＰがローレベルではない場合には（ステップＳ２３：ＮＯ）、出力段回路１０の出力信号ＯＵＴよりも、レプリカ回路２の出力信号ＤＯＵＴの負の電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の１８ｘΩを１／ｘ倍した１８Ωよりも小さいことがわかる。そこで、判定部５は、負荷抵抗値は、１４Ωから１８Ωの範囲であり、一般的に使用されているヘッドホンの抵抗値である１６Ω程度であると判定し（ステップＳ２４）、判定値信号を出力する（ステップＳ１６）。
【００３７】
次に、コンパレータ３の出力信号ＣＭＰがローレベルの場合には（ステップＳ２３：ＹＥＳ）、抵抗回路１７におけるスイッチ２３（ＳＷ１）をオフ状態、スイッチ２４（ＳＷ２）をオフ状態、スイッチ２５（ＳＷ３）をオン状態にする（ステップＳ２５）。抵抗回路１７の合成抵抗値は１４ｘΩ＋４ｘΩ＋１２ｘΩ＝３０ｘΩとなる。この状態で、コンパレータ３の出力信号ＣＭＰがローレベルかどうかを判断する（ステップＳ２６）。コンパレータ３の出力信号ＣＭＰがローレベルの場合には（ステップＳ２６：ＹＥＳ）、出力段回路１０の出力信号ＯＵＴの方が、レプリカ回路２の出力信号ＤＯＵＴよりも負の電圧値が大きく、負荷抵抗値が抵抗回路１７の合成抵抗値の３０ｘΩを１／ｘ倍した３０Ωよりも大きいことがわかる。
【００３８】
一方、コンパレータ３の出力信号ＣＭＰがローレベルではない場合には（ステップＳ２６：ＮＯ）、出力段回路１０の出力信号ＯＵＴよりも、レプリカ回路２の出力信号ＤＯＵＴの負の電圧値が大きく、負荷抵抗値が抵抗回路１７の合成抵抗値の３０ｘΩを１／ｘ倍した３０Ωよりも小さいことがわかる。そこで、判定部５は、負荷抵抗値は、１８Ωから３０Ωの範囲であると判定し（ステップＳ２７）、判定値信号を出力する（ステップＳ１６）。
【００３９】
次に、コンパレータ３の出力信号ＣＭＰがローレベルの場合には（ステップＳ２６：ＹＥＳ）、抵抗回路１７におけるスイッチ２３（ＳＷ１）をオフ状態、スイッチ２４（ＳＷ２）をオフ状態、スイッチ２５（ＳＷ３）をオフ状態にする（ステップＳ２８）。抵抗回路１７の合成抵抗値は１４ｘΩ＋４ｘΩ＋１２ｘΩ＋４ｘΩ＝３４ｘΩとなる。この状態で、コンパレータ３の出力信号ＣＭＰがローレベルかどうかを判断する（ステップＳ２９）。
【００４０】
コンパレータ３の出力信号ＣＭＰがローレベルではない場合には（ステップＳ２９：ＮＯ）、出力段回路１０の出力信号ＯＵＴよりも、レプリカ回路２の出力信号ＤＯＵＴの負の電圧値が大きく、負荷抵抗値が、抵抗回路１７の合成抵抗値の３４ｘΩを１／ｘ倍した３４Ωよりも小さいことがわかる。そこで、判定部５は、負荷抵抗値は、３０Ωから３４Ωの範囲であり、一般的に使用されているヘッドホンの抵抗値である３２Ω程度であると判定し（ステップＳ３０）、判定値信号を出力する（ステップＳ１６）。
【００４１】
コンパレータ３の出力信号ＣＭＰがローレベルの場合には（ステップＳ２９：ＹＥＳ）、出力段回路１０の出力信号ＯＵＴの方が、レプリカ回路２の出力信号ＤＯＵＴよりも電圧値が大きく、負荷抵抗値が抵抗回路１７の合成抵抗値は３４ｘΩを１／ｘ倍した３４Ωよりも大きいことがわかる。そこで、判定部５は、負荷抵抗値は、３４Ω以上であると判定し（ステップＳ３１）、判定値信号を出力する（ステップＳ１６）。
【００４２】
以上のように、本実施形態によれば、レプリカ回路２を備えた負荷抵抗値検知回路１００により、増幅回路１の出力端子１３に接続される負荷の抵抗値の判定を行うので、出力信号に影響を与えることがなく、ポップノイズを発生させずに判定を行うことができる。  また、本実施形態によれば、負荷抵抗値の判定をリアルタイムに行うことができるので、負荷を使用中に負荷の抵抗値が変化した場合でも、適切に追従することができる。
【００４３】
例えば、ステレオアンプにおいて、クロストークキャンセル機能を搭載している場合、出力端子に接続された負荷抵抗値に応じた設定が必要であるが、本実施形態の負荷抵抗値判定回路と組み合わせることにより、負荷抵抗値に応じた設定を自動化することが可能となる。
【００４４】
＜Ｂ：第２実施形態＞
本発明の第２実施形態を図５および図６に基づいて説明する。なお、以下に例示する各態様において作用や機能が第１実施形態と同様である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
【００４５】
本実施形態は、レプリカ回路２のトランジスタ回路１４を、Ｐ型トランジスタ１５のみ、または、Ｎ型トランジスタ１６のみで構成した例である。
図５は、トランジスタ回路１４をＰ型トランジスタ１５のみで構成した例を示している。このように構成した場合でも、第１実施形態で説明した方法と同様の方法で負荷抵抗値の判定を行うことができる。
図６は、トランジスタ回路１４をＮ型トランジスタ１６のみで構成した例を示している。このように構成した場合でも、第１実施形態で説明した方法と同様の方法で負荷抵抗値の判定を行うことができる。
また、トランジスタ回路１４をＰ型トランジスタ１５のみで構成した場合には、負荷抵抗値の判定を行う期間は、出力段回路１０の出力信号ＯＵＴと、レプリカ回路２の出力信号ＤＯＵＴの電圧値が正の値を示す期間のみとなる。トランジスタ回路１４をＮ型トランジスタ１６のみで構成した場合には、負荷抵抗値の判定を行う期間は、出力段回路１０の出力信号ＯＵＴと、レプリカ回路２の出力信号ＤＯＵＴの電圧値が負の値を示す期間のみとなる。
【００４６】
以上のように、本実施形態によれば、レプリカ回路におけるトランジスタ回路のトランジスタをＮ型またはＰ型のどちらか一方にした場合でも、出力信号に影響を与えることがなく、ポップノイズを発生させずに負荷抵抗値の判定を行うことができる。また、負荷抵抗値の判定をリアルタイムで行うことができるので、負荷を使用中に負荷の抵抗値が変化した場合でも、適切に追従することができる。
【００４７】
＜Ｃ：第３実施形態＞
本発明の第３実施形態を図７ないし図９に基づいて説明する。なお、以下に例示する各態様において作用や機能が第１実施形態と同様である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
【００４８】
上述した実施形態においては、出力段回路１０の出力信号ＯＵＴと、レプリカ回路２の出力信号ＤＯＵＴが、参照電圧ＶＲＥＦに対して負の値から正の値に立ち上がった直後、または、参照電圧ＶＲＥＦに対して正の値から負の値に立ち下がった直後のゼロクロス付近の期間を、負荷抵抗値の判定期間として回避するために、判定部５において一定期間のディレイを設けた例について説明した。
しかし、本発明は以上のような例に限定されるものではなく、第２の参照電圧ＶＲＥＦ２を導入することによっても上述のようなゼロクロス付近の期間を判定期間として回避できる。
【００４９】
図７は、本実施形態の負荷抵抗値検知回路２００を示すブロック図である。本実施形態においては、上述した参照電圧ＶＲＥＦよりも正の電圧値が大きい第２の参照電圧ＶＲＥＦ２を用いる。この第２の参照電圧ＶＲＥＦ２を、図７に示すように、コンパレータ４ａの反転入力端子に入力する。
このように構成することにより、コンパレータ４ａの出力信号ＣＴＬ２は、図８に示すように、出力段回路１０の出力信号ＯＵＴの電圧値が、第２の参照電圧ＶＲＥＦ２よりも大きくなった場合に、ハイレベルになる。したがって、コンパレータ４ａの出力信号ＣＴＬ２がハイレベルの期間に、上述したような方法により負荷抵抗値の判定を行うことができる。
【００５０】
図９に、この場合の負荷抵抗値の検知処理のフローチャートを示す。図９に示すように、コンパレータ４ａの出力信号ＣＴＬ２がハイレベルかどうかを判断し（ステップＳ４０）、ハイレベルの場合には（ステップＳ４０：ＹＥＳ）、第１実施形態と同様に、ステップＳ３〜ステップＳ１６の処理を行う。なお、この場合には、図５に示したような、Ｐ型トランジスタのみで形成されたトランジスタ回路１４を用いればよい。
【００５１】
なお、上述のようなゼロクロス付近の期間を判定期間として回避するためには、上述した参照電圧ＶＲＥＦよりも負の電圧値が大きい第３の参照電圧ＶＲＥＦ３を用いてもよい。また、上述した第２の参照電圧ＶＲＥＦ２と第３の参照電圧ＶＲＥＦ３の両方を用いてもよい。
【００５２】
＜Ｄ：第４実施形態＞
本発明の第４実施形態を図１０ないし図１２に基づいて説明する。なお、以下に例示する各態様において作用や機能が第１実施形態と同様である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
【００５３】
本実施形態は、出力段回路１０の出力信号ＯＵＴと、レプリカ回路２の出力信号ＤＯＵＴが、参照電圧ＶＲＥＦに対して負の値から正の値に立ち上がった直後、または、参照電圧ＶＲＥＦに対して正の値から負の値に立ち下がった直後のゼロクロス付近の期間を、負荷抵抗値の判定期間として回避するために、遅延回路から出力される遅延パルスと、固定パルスを用いた例である。
図１１は、本実施形態の負荷抵抗値検知回路５００を示すブロック図である。本実施形態では、図１１に示すように、コンパレータ４の出力信号ＣＴＬ１を５μsだけ遅延させる遅延回路３０と、５μsのパルス幅の遅延パルスを出力するＥＸ−ＯＲ回路３１と、一定時間のパルスを出力するモノマルチバイブレータ３２とを用いる。
【００５４】
コンパレータ４の出力信号ＣＴＬ１を遅延回路３０に入力し、図１０に示すように出力信号ＣＴＬ１を５μsだけ遅延させた信号ＤＬ１を生成する。この信号ＤＬ１と、コンパレータ４の出力信号ＣＴＬ１とをＥＸ−ＯＲ回路３１に入力することにより、図１０に示すように、コンパレータ４の出力信号ＣＴＬ１のローレベルからハイレベルへの立ち上がりに同期して、パルス幅が５μsの遅延パルスＤＬ２が生成される。
この遅延パルスＤＬ２は、モノマルチバイブレータ３２に入力され、モノマルチバイブレータ３２では、図１０に示すように、遅延パルスＤＬ２のハイレベルからローレベルへの立下りに同期して、１５μsのパルス幅の固定パルスＣＴＬ４が生成される。そして、この固定パルスＣＴＬ４は判定部５に入力される。
したがって、判定部５においては、コンパレータ４の出力信号ＣＴＬ１がハイレベルであって、固定パルスＣＴＬ４がハイレベルの期間、または、コンパレータ４の出力信号ＣＴＬ１がローレベルであって、固定パルスＣＴＬ４がハイレベルの期間に、上述したような負荷抵抗値の判定処理を行えば、ゼロクロス付近の期間を回避して、適切に負荷抵抗値の判定を行うことができる。
【００５５】
図１２に、本実施形態における負荷抵抗値の検知処理のフローチャートを示す。まず、コンパレータ４の出力信号ＣＴＬ１がハイレベルかどうかを判断し（ステップＳ４２）、ハイレベルである場合には（ステップＳ４２：ＹＥＳ）、固定パルスＣＴＬ４がハイレベルかどうかを判断する（ステップＳ４５）。固定パルスＣＴＬ４もハイレベルである場合には（ステップＳ４５：ＹＥＳ）、第１実施形態と同様に、ステップＳ３〜Ｓ１６の処理を行う。
また、コンパレータ４の出力信号ＣＴＬ１がハイレベルではない場合には（ステップＳ４２：ＮＯ）、固定パルスＣＴＬ４がハイレベルかどうかを判断する（ステップＳ４６）。固定パルスＣＴＬ４がハイレベルである場合には（ステップＳ４６：ＹＥＳ）、第１実施形態と同様に、ステップＳ１９〜ステップＳ３１、およびステップＳ１６の処理を行う。
【００５６】
なお、本実施形態において、遅延パルスのパルス幅を５μsとし、固定パルスのパルス幅を１５μsとしたのは、人間の可聴範囲の最高の周波数が２０ｋＨｚであるためである。つまり、２０ｋＨｚの半波長分の４０ｋＨｚのパルス幅が２５μsであるから、遅延パルス分として最初の５μsおよび後の５μs、そして、その間の１５μs分の期間を確保すれば、人間の可聴範囲の最高周波数の信号であっても正確に負荷抵抗値を判定することができる。なお、遅延パルス幅、固定パルス幅は一例であり、適宜変更するようにしてもよい。
【００５７】
＜Ｅ：変形例＞
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は適宜に併合され得る。
【００５８】
上述した各実施形態では、一例として、レプリカ回路の抵抗回路を４個の抵抗で構成した。しかしながら、本発明はこのような構成に限定されるものではなく、抵抗回路の抵抗の数を適宜増減させても構わない。また、切換スイッチもそれに合わせて増減させるようにしても構わない。さらに、抵抗回路の各抵抗の抵抗値も一例であり、適宜変更しても構わない。
また、上述した各実施形態においては、レプリカ回路のトランジスタのサイズが増幅回路の出力段のトランジスタのサイズの１／ｘである時に、レプリカ回路の抵抗回路における抵抗値を、負荷の抵抗値として想定される抵抗値の範囲のｘ倍に設定した例について説明した。しかしながら、本発明はこのような例に限定されるものでなく、レプリカ回路の抵抗回路における抵抗値は、負荷の抵抗値として想定される抵抗値の範囲のｘ倍としなくても、結果として、増幅回路の出力電圧値と同等の出力電圧値がレプリカ回路の出力電圧値として得られるように、レプリカ回路の抵抗回路における抵抗値を設定すればよい。
さらに、上述した実施形態においては、増幅回路１の出力段回路１０の出力電圧と、参照電圧ＶＲＥＦ等とを比較することにより、出力段回路１０の出力電圧とレプリカ回路２の出力電圧とが正の値を取る期間か、あるいは、負の値を取る期間かを判定する例について説明した。しかしながら、本発明はこのような例に限定されるものではなく、レプリカ回路２の出力電圧と、参照電圧ＶＲＥＦ等とを比較することにより、同様の判定を行うようにしてもよい。
【符号の説明】
【００５９】
１００，２００，５００……負荷抵抗値検知回路、１……増幅回路、２……レプリカ回路、３……コンパレータ、４，４ａ……コンパレータ、５……判定部、１０……出力段回路、１１……Ｐ型トランジスタ、１２……Ｎ型トランジスタ、１３……出力端子、１４……トランジスタ回路、１５……Ｐ型トランジスタ、１６……Ｎ型トランジスタ、１７……抵抗回路、１８……出力端子、１９，２０，２１，２２……抵抗、２３，２４，２５……スイッチ。
【図１】
2014007470.tif 000003
【図２】
2014007470.tif 000004
【図３】
2014007470.tif 000005
【図４】
2014007470.tif 000006
【図５】
2014007470.tif 000007
【図６】
2014007470.tif 000008
【図７】
2014007470.tif 000009
【図８】
2014007470.tif 000010
【図９】
2014007470.tif 000011
【図１０】
2014007470.tif 000012
【図１１】
2014007470.tif 000013
【図１２】
2014007470.tif 000014