(57)【要約】      （修正有）【課題】設計の自由度が高い半導体装置を提供する。【解決手段】半導体装置１０は、トランジスタを含む半導体チップ１４と、半導体チップ１４が搭載されるチップ搭載面１２ａを有するチップ搭載基板１２と、半導体チップ１４上に設けられた第１配線板２２とを備える。第１配線板２２は、第１絶縁基板と、第１絶縁基板上に設けられ、トランジスタに電気的に接続された第１導電層とを備える。【選択図】図１
2014170800.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを含む少なくとも１つの半導体チップと、
前記少なくとも１つの半導体チップが搭載されるチップ搭載面を有するチップ搭載基板と、
前記少なくとも１つの半導体チップ上に設けられた第１配線板と、
を備え、
前記第１配線板は、第１絶縁基板と、前記第１絶縁基板上に設けられ、前記トランジスタに電気的に接続された第１導電層と、を備える、半導体装置。
【請求項２】
前記第１配線板がフレキシブルプリント配線板である、請求項１に記載の半導体装置。
【請求項３】
前記少なくとも１つの半導体チップが複数の半導体チップである、請求項１又は２に記載の半導体装置。
【請求項４】
前記少なくとも１つの半導体チップの材料が、ワイドバンドギャップ半導体を含む、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１導電層の材料が、銅を含む、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記第１導電層が前記トランジスタのソース又はエミッタに電気的に接続される、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記トランジスタの第１端子が前記チップ搭載基板に電気的に接続されており、
前記トランジスタの第２端子が前記第１導電層に電気的に接続されており、
前記第１絶縁基板が前記チップ搭載基板と前記第１導電層との間に配置される、請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記第１配線板が、第２絶縁基板を更に備え、前記第１導電層が前記第１絶縁基板と前記第２絶縁基板との間に配置される、請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記第１導電層の厚みが１２〜５０μｍである、請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記第１絶縁基板の材料が、ポリイミド又はソルダレジストを含む、請求項１〜９のいずれか一項に記載の半導体装置。
【請求項１１】
前記第１導電層と前記少なくとも１つの半導体チップとの間にめっき層が配置され、
前記めっき層が、前記第１導電層のうち前記第１絶縁基板に覆われていない領域にコーティングされており、
前記めっき層が、前記第１導電層及び前記少なくとも１つの半導体チップに電気的に接続されており、
前記めっき層が、ニッケル層及び金層を含むか、又はニッケル層を含む、請求項１〜１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記第１導電層が前記トランジスタのソース又はエミッタに電気的に接続されており、
前記少なくとも１つの半導体チップ上に設けられた第２配線板を更に備え、
前記第２配線板は、ゲート用絶縁基板と、前記ゲート用絶縁基板上に設けられ、前記トランジスタのゲートに電気的に接続された第２導電層と、を備える、請求項１〜１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記第１配線板の厚み方向から見て、前記第１配線板と前記第２配線板とが少なくとも部分的に重なっている、請求項１２に記載の半導体装置。
【請求項１４】
前記第１配線板と前記第２配線板とが一体化されている、請求項１２又は１３に記載の半導体装置。
【請求項１５】
前記少なくとも１つの半導体チップが複数の半導体チップであり、
前記複数の半導体チップのそれぞれに前記第１配線板が分岐しており、
分岐した前記第１配線板が前記複数の半導体チップのそれぞれに電気的に接続されている、請求項１〜１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記少なくとも１つの半導体チップが複数の半導体チップであり、
前記複数の半導体チップにわたって前記第１配線板が延在しており、
前記第１配線板が前記複数の半導体チップのそれぞれに電気的に接続されている、請求項１〜１４のいずれか一項に記載の半導体装置。
【請求項１７】
前記第１導電層が前記トランジスタのゲートに電気的に接続される、請求項１〜５のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置の例として、樹脂封止型の半導体装置が知られている（非特許文献１参照）。このような半導体装置では、ダイパッドに搭載された半導体チップが、ワイヤを介して電極端子に接続される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】「Ｃｕワイヤを中心としたワイヤボンディングの不良原因と信頼性向上・評価技術」株式会社技術情報協会出版、２０１１年７月２９日、ｐ．２６３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、半導体チップと電極端子との間をワイヤで接続する場合、空間内でワイヤの形状を任意に設計することは困難であるので、半導体装置の設計の自由度を高めることができない。
【０００５】
本発明は、設計の自由度が高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体装置は、トランジスタを含む少なくとも１つの半導体チップと、前記少なくとも１つの半導体チップが搭載されるチップ搭載面を有するチップ搭載基板と、前記少なくとも１つの半導体チップ上に設けられた第１配線板と、を備え、前記第１配線板は、第１絶縁基板と、前記第１絶縁基板上に設けられ、前記トランジスタに電気的に接続された第１導電層と、を備える。
【０００７】
この半導体装置では、第１配線板の厚み方向から見た第１配線板の形状を任意に設計できるので、半導体装置の設計の自由度が高い。
【０００８】
一実施形態において、前記第１配線板がフレキシブルプリント配線板であってもよい。
【０００９】
この場合、第１配線板をフレキシブルに変形させることができるので、半導体装置の設計の自由度が更に高くなる。例えば第１配線板の第１導電層とトランジスタとを接続する際に、第１配線板を変形させることができるので、作業性が向上する。例えば半導体チップの位置ずれがあっても、第１配線板を変形させることにより、第１配線板の第１導電層とトランジスタとを接続し易くなる。
【００１０】
一実施形態において、前記少なくとも１つの半導体チップが複数の半導体チップであってもよい。
【００１１】
複数の半導体チップのそれぞれにワイヤを接続する場合、ワイヤの本数が増えるため、ワイヤ同士が接触する可能性が高まる。配線としてワイヤに代えて第１配線板が用いられているので、配線同士が接触する可能性を低減できる。
【００１２】
一実施形態において、前記少なくとも１つの半導体チップの材料が、ワイドバンドギャップ半導体を含んでもよい。
【００１３】
シリコン（Ｓｉ）では、半導体チップに小さい電流しか流れないので、多数の配線を使用する必要性は低い。しかし、ワイドバンドギャップ半導体では、半導体チップに流れる電流がシリコンよりも大きいので、電流の集中を抑制するために配線の本数を増やす必要性が高い。また、ワイドバンドギャップ半導体では、シリコンよりも低い製造歩留まりに起因して半導体チップの大型化が難しい。このため、ワイドバンドギャップ半導体では、小型の半導体チップに多数の配線が接続される。そのような場合でも、配線としてワイヤに代えて第１配線板が用いられているので、配線同士が接触する可能性を低減できる。
【００１４】
一実施形態において、前記第１導電層の材料が、銅を含んでもよい。
【００１５】
この場合、第１導電層の放熱性が高くなる。
【００１６】
一実施形態において、前記第１導電層が前記トランジスタのソース又はエミッタに電気的に接続されてもよい。
【００１７】
この場合、第１導電層に大電流が流れることによって、熱が発生する。そのような場合であっても、第１導電層の表面積を大きくすることによって、第１導電層の放熱性を高くすることができる。
【００１８】
一実施形態において、前記トランジスタの第１端子が前記チップ搭載基板に電気的に接続されており、前記トランジスタの第２端子が前記第１導電層に電気的に接続されており、前記第１絶縁基板が前記チップ搭載基板と前記第１導電層との間に配置されてもよい。
【００１９】
この場合、第１絶縁基板によってチップ搭載基板と第１導電層との間の絶縁性を高めることができる。
【００２０】
一実施形態において、前記第１配線板が、第２絶縁基板を更に備え、前記第１導電層が前記第１絶縁基板と前記第２絶縁基板との間に配置されてもよい。
【００２１】
この場合、第２絶縁基板によって第１導電層の酸化が抑制される。
【００２２】
一実施形態において、前記第１導電層の厚みが１２〜５０μｍであってもよい。
【００２３】
この場合、第１導電層の放熱性が高くなる。
【００２４】
一実施形態において、前記第１絶縁基板の材料が、ポリイミド又はソルダレジストを含んでもよい。
【００２５】
この場合、第１絶縁基板の放熱性が高くなるので、第１導電層に大電流が流れることによって発生した熱が第１絶縁基板を通しても放出され易くなる。
【００２６】
一実施形態において、前記第１導電層と前記少なくとも１つの半導体チップとの間にめっき層が配置され、前記めっき層が、前記第１導電層のうち前記第１絶縁基板に覆われていない領域にコーティングされており、前記めっき層が、前記第１導電層及び前記少なくとも１つの半導体チップに電気的に接続されており、前記めっき層が、ニッケル層及び金層を含むか、又はニッケル層を含んでもよい。
【００２７】
この場合、第１導電層と半導体チップとの間の電気的な接続安定性が向上する。
【００２８】
一実施形態において、前記第１導電層が前記トランジスタのソース又はエミッタに電気的に接続されており、前記少なくとも１つの半導体チップ上に設けられた第２配線板を更に備え、前記第２配線板は、ゲート用絶縁基板と、前記ゲート用絶縁基板上に設けられ、前記トランジスタのゲートに電気的に接続された第２導電層と、を備えてもよい。
【００２９】
この場合、第２配線板の厚み方向から見た第２配線板の形状を任意に設計できるので、半導体装置の設計の自由度が更に高まる。
【００３０】
一実施形態において、前記第１配線板の厚み方向から見て、前記第１配線板と前記第２配線板とが少なくとも部分的に重なっていてもよい。
【００３１】
この場合、第１配線板の厚み方向から見て半導体装置を小型化できる。
【００３２】
一実施形態において、前記第１配線板と前記第２配線板とが一体化されていてもよい。
【００３３】
この場合、半導体装置を小型化できる。
【００３４】
一実施形態において、前記少なくとも１つの半導体チップが複数の半導体チップであり、前記複数の半導体チップのそれぞれに前記第１配線板が分岐しており、分岐した前記第１配線板が前記複数の半導体チップのそれぞれに電気的に接続されていてもよい。
【００３５】
一実施形態において、前記少なくとも１つの半導体チップが複数の半導体チップであり、前記複数の半導体チップにわたって前記第１配線板が延在しており、前記第１配線板が前記複数の半導体チップのそれぞれに電気的に接続されていてもよい。
【００３６】
一実施形態において、前記第１導電層が前記トランジスタのゲートに電気的に接続されてもよい。
【発明の効果】
【００３７】
本発明によれば、設計の自由度が高い半導体装置が提供され得る。
【図面の簡単な説明】
【００３８】
【図１】第１実施形態に係る半導体装置を模式的に示す平面図である。
【図２】図１のＩＩａ−ＩＩａ線又はＩＩｂ−ＩＩｂ線に沿った半導体装置の断面図である。
【図３】第１実施形態に係る半導体装置の第１配線板を模式的に示す図である。
【図４】第１実施形態に係る半導体装置の第２配線板を模式的に示す図である。
【図５】第２実施形態に係る半導体装置を模式的に示す平面図である。
【図６】第２実施形態に係る半導体装置の第１配線板を模式的に示す図である。
【図７】第３実施形態に係る半導体装置を模式的に示す平面図である。
【図８】第３実施形態に係る半導体装置の各部品を模式的に示す図である。
【発明を実施するための形態】
【００３９】
以下、添付図面を参照しながら本発明の実施形態が詳細に説明される。図面の説明において、同一又は同等の要素には同一符号が用いられ、重複する説明は省略される。
【００４０】
（第１実施形態）
図１は、第１実施形態に係る半導体装置を模式的に示す平面図である。図１には、ＸＹＺ直交座標系が示されている。図２（ａ）は、図１のＩＩａ−ＩＩａ線に沿った半導体装置の断面図である。図２（ｂ）は、図１のＩＩｂ−ＩＩｂ線に沿った半導体装置の断面図である。図１及び図２に示される半導体装置１０は、樹脂封止型の半導体装置である。半導体装置１０は、チップ搭載基板としてのダイパッド１２と、複数の半導体チップ（又は半導体素子）１４と、半導体チップ１４上に設けられた第１配線板２２及び第２配線板３０とを備える。
【００４１】
半導体装置１０は、電極端子としてのリード１６，１８及び２０を備えてもよい。リード１６，１８，２０はＸ方向に沿って配列される。リード１６は、リード１８，２０の間に位置する。リード１６，１８、２０及びダイパッド１２は、リードフレームを構成し得る。半導体装置１０は、例えば電源等に使用される電力用半導体装置である。半導体装置１０のパッケージ形態の例は一般的なＴＯシリーズである。ＴＯシリーズの例はＴＯ−２４７、ＴＯ−２２０、ＴＯ−２６３（Ｄ２―ＰＡＫ）、ＴＯ−２５２（Ｄ−ＰＡＫ）を含む。
【００４２】
ダイパッド１２は、半導体チップ１４が搭載されるチップ搭載面１２ａを有する。ダイパッド１２は、半導体チップ１４と電気的に接続され得る。ダイパッド１２は例えば板状を呈している。チップ搭載面１２ａは、例えば長方形である。ダイパッド１２の材料の例は、銅（Ｃｕ）及び銅合金等の金属を含む。ダイパッド１２には、板厚方向にダイパッド１２を貫通する貫通孔２６が形成され得る。貫通孔２６は、例えば螺子によって半導体装置１０を他の部材に固定する際に、螺子を通すための孔である。
【００４３】
半導体チップ１４は、チップ搭載面１２ａの所定位置に搭載される。半導体チップ１４の例は、バイポーラトランジスタ、ＭＯＳ−ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタを含む。トランジスタは、縦型トランジスタであってもよいし、横型トランジスタであってもよい。半導体チップ１４は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂等を含む材料から構成される接着層３２を介してチップ搭載面１２ａに実装され得る。半導体チップ１４の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドを含む。
【００４４】
リード１６の内側端部は、ダイパッド１２に機械的に一体的に連結されている。ダイパッド１２は導電性を有するので、リード１６とダイパッド１２とは電気的に接続されている。リード１６の材料の例はダイパッド１２の材料と同じ材料を含む。リード１８，２０の材料の例は、銅及び銅合金等の金属を含む。
【００４５】
リード２０は、第１配線板２２を介して半導体チップ１４に接続される。第１配線板２２は、半導体チップ１４のそれぞれに分岐している。分岐した第１配線板２２は、半導体チップ１４のそれぞれに電気的に接続されている。第１配線板２２の分岐した第１端部は半導体チップ１４の電極パッドＳＰにそれぞれ接続される。第１配線板２２の第２端部はリード２０の内側端部に接続される。
【００４６】
リード１８は、第２配線板３０を介して半導体チップ１４に接続される。第２配線板３０は、半導体チップ１４のそれぞれに分岐している。分岐した第２配線板３０は、半導体チップ１４のそれぞれに電気的に接続されている。第２配線板３０の分岐した第１端部は半導体チップ１４の電極パッドＧＰに接続される。第２配線板３０の第２端部はリード１８の内側端部に接続される。第１配線板２２及び第２配線板３０は、フレキシブルプリント配線板（フレキシブルプリント回路：ＦＰＣ）であってもよいし、リジッド配線板であってもよい。
【００４７】
図１、図２（ａ）及び図３に示される第１配線板２２は、第１絶縁基板２２ａと、第１絶縁基板２２ａ上に設けられた第１導電層２２ｂとを備える。第１配線板２２は、第２絶縁基板２２ｃを更に備え得る。第１導電層２２ｂは第１絶縁基板２２ａと第２絶縁基板２２ｃとの間に配置される。これにより、第１導電層２２ｂの酸化が抑制される。第１導電層２２ｂは、半導体チップ１４のトランジスタに電気的に接続される。第１導電層２２ｂの分岐した第１端部は、接着層３４を介して半導体チップ１４に電気的に接続され得る。接着層３４の材料の例は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂等を含む。金属半田のリフロー温度は例えば３００℃である。第１導電層２２ｂの第２端部は、接着層を介してリード２０に電気的に接続され得る。接着層の材料の例は、接着層３４と同じ材料を含む。
【００４８】
図１、図２（ｂ）及び図４に示される第２配線板３０は、第３絶縁基板３０ａ（ゲート用絶縁基板）と、第３絶縁基板３０ａ上に設けられた第２導電層３０ｂとを備える。第２配線板３０は、第４絶縁基板３０ｃを更に備え得る。第２導電層３０ｂは第３絶縁基板３０ａと第４絶縁基板３０ｃとの間に配置される。これにより、第２導電層３０ｂの酸化が抑制される。第２導電層３０ｂは、半導体チップ１４のトランジスタに電気的に接続される。第２導電層３０ｂの分岐した第１端部は、接着層３６を介して半導体チップ１４に電気的に接続され得る。接着層３６の材料の例は、接着層３４と同じ材料を含む。第２導電層３０ｂの第２端部は、接着層を介してリード１８に電気的に接続され得る。接着層の材料の例は、接着層３６と同じ材料を含む。
【００４９】
半導体チップ１４のトランジスタのドレイン又はコレクタ（第１端子）はダイパッド１２に電気的に接続され得る。ドレイン又はコレクタは、半導体チップ１４の下面に形成される。半導体チップ１４のトランジスタのソース又はエミッタ（第２端子）は、第１導電層２２ｂに電気的に接続され得る。ソース又はエミッタは、半導体チップ１４の上面に形成される。半導体チップ１４のトランジスタのゲート（第３端子）は、第２導電層３０ｂに電気的に接続され得る。ゲートは、半導体チップ１４の上面に形成される。
【００５０】
第１絶縁基板２２ａはダイパッド１２と第１導電層２２ｂとの間に配置され得る。これにより、ダイパッド１２と第１導電層２２ｂとの間の絶縁性を高めることができる。第３絶縁基板３０ａはダイパッド１２と第２導電層３０ｂとの間に配置され得る。これにより、ダイパッド１２と第２導電層３０ｂとの間の絶縁性を高めることができる。
【００５１】
第１導電層２２ｂと半導体チップ１４との間にはめっき層２２ｄが配置され得る。めっき層２２ｄは、第１導電層２２ｂのうち第１絶縁基板２２ａに覆われていない領域にコーティングされている。めっき層２２ｄは、第１導電層２２ｂ及び半導体チップ１４に電気的に接続されている。第２導電層３０ｂと半導体チップ１４との間にはめっき層３０ｄが配置され得る。めっき層３０ｄは、第２導電層３０ｂのうち第３絶縁基板３０ａに覆われていない領域にコーティングされている。めっき層３０ｄは、第２導電層３０ｂ及び半導体チップ１４に電気的に接続されている。めっき層２２ｄ及び３０ｄは例えばニッケル層及び金層を含む。めっき層２２ｄ及び３０ｄは例えばニッケル層を含む。この場合、第１導電層２２ｂ及び第２導電層３０ｂと半導体チップ１４との間の電気的な接続安定性が向上する。めっき層２２ｄは、第１導電層２２ｂとリード２０との間に配置されてもよい。めっき層３０ｄは、第２導電層３０ｂとリード１８との間に配置されてもよい。めっき層２２ｄは、第１導電層２２ｂの一方の面全体にコーティングされてもよいし、第１導電層２２ｂのうち第１絶縁基板２２ａに覆われていない領域に選択的にコーティングされてもよい。めっき層３０ｄは、第２導電層３０ｂの一方の面全体にコーティングされてもよいし、第２導電層３０ｂのうち第３絶縁基板３０ａに覆われていない領域に選択的にコーティングされてもよい。
【００５２】
第１導電層２２ｂ及び第２導電層３０ｂの材料の例は、銅、アルミニウム等の金属を含む。第１導電層２２ｂ及び第２導電層３０ｂの材料が銅を含むと、第１導電層２２ｂ及び第２導電層３０ｂの放熱性が高くなる。第１導電層２２ｂ及び第２導電層３０ｂの厚みは例えば１２〜５０μｍである。この場合、第１導電層２２ｂ及び第２導電層３０ｂの放熱性が高くなる。第１絶縁基板２２ａ、第２絶縁基板２２ｃ、第３絶縁基板３０ａ、及び第４絶縁基板３０ｃの材料の例は、ポリイミド又はソルダレジスト等の樹脂を含む。この場合、第１絶縁基板２２ａ、第２絶縁基板２２ｃ、第３絶縁基板３０ａ、及び第４絶縁基板３０ｃの放熱性が高くなる。よって、第１導電層２２ｂに大電流が流れることによって発生した熱が第１絶縁基板２２ａ及び第２絶縁基板２２ｃを通しても放出され易くなる。第２導電層３０ｂに大電流が流れることによって発生した熱が第３絶縁基板３０ａ及び第４絶縁基板３０ｃを通しても放出され易くなる。
【００５３】
第１配線板２２の厚み方向（Ｚ方向）から見て、第１配線板２２と第２配線板３０とは少なくとも部分的に重なっていてもよい。この場合、Ｚ方向から見て半導体装置１０を小型化できる。例えば第１配線板２２が第２配線板３０上に設けられる。第１配線板２２と第２配線板３０とが一体化されていてもよい。これにより、半導体装置を小型化できる。例えば、第１絶縁基板２２ａと第４絶縁基板３０ｃとが一体化されていてもよい。
【００５４】
半導体チップ１４がＭＯＳ−ＦＥＴを含む場合、リード１６はドレイン電極端子に対応し、リード１８はゲート電極端子に対応し、リード２０はソース電極端子に対応し、電極パッドＧＰはゲート電極パッドに対応し、電極パッドＳＰはソース電極パッドに対応する。半導体チップ１４がＩＧＢＴを含む場合、リード１６はコレクタ電極端子に対応し、リード１８はゲート電極端子に対応し、リード２０はエミッタ電極端子に対応し、電極パッドＧＰはゲート電極パッドに対応し、電極パッドＳＰはエミッタ電極パッドに対応する。
【００５５】
ダイパッド１２及び半導体チップ１４は、樹脂部２４によって封止され得る。リード１６，１８，２０の内側端部は、樹脂部２４に固定される。リード１６，１８，２０のうち樹脂部２４の内側の部分は、いわゆるインナーリード部である。リード１６，１８，２０のうち樹脂部２４の外側の部分は、アウターリード部である。樹脂部２４の外形形状の一例は、略直方体である。樹脂部２４の材料の例は、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、液晶ポリマー等の熱可塑性樹脂を含む。樹脂部２４は、ダイパッド１２及び半導体チップ１４を熱可塑性樹脂でモールドすることによって形成され得る。樹脂部２４には、ダイパッド１２の貫通孔２６の中心軸線を中心軸線とする貫通孔２８が形成されている。貫通孔２８は、貫通孔２６と同様に螺子止めなどの際などに螺子が通される孔である。貫通孔２８の直径は、貫通孔２６の直径より小さい。
【００５６】
一実施形態において、ダイパッド１２のチップ搭載面１２ａと反対側の面である底面１２ｆは開放され得る。換言すれば、底面１２ｆは樹脂部２４によって覆われていない面であり得る。この場合、底面１２ｆは放熱面として機能し得る。
【００５７】
半導体装置１０では、Ｚ方向から見た第１配線板２２及び第２配線板３０の形状を任意に設計できるので、半導体装置１０の設計の自由度が高い。また、第１導電層２２ｂ及び第２導電層３０ｂでは、ワイヤに比べて表面積を大きくできるので、放熱性が向上する。例えば、第１導電層２２ｂ及び第２導電層３０ｂの断面形状が矩形であると、同じ断面積を有する断面形状が円形のワイヤに比べて第１導電層２２ｂ及び第２導電層３０ｂの表面積が大きくなる。さらに、第１絶縁基板２２ａ及び第２絶縁基板２２ｃによって第１導電層２２ｂが他の導電部材と接触する可能性を低減できる。第３絶縁基板３０ａ及び第４絶縁基板３０ｃによって第２導電層３０ｂが他の導電部材と接触する可能性を低減できる。
【００５８】
第１配線板２２及び第２配線板３０がフレキシブルプリント配線板である場合、第１配線板２２及び第２配線板３０をフレキシブルに変形させることができるので、半導体装置１０の設計の自由度が更に高くなる。例えば第１配線板２２の第１導電層２２ｂと半導体チップ１４のトランジスタとを接続する際に、第１配線板２２を変形させることができるので、作業性が向上する。例えば半導体チップ１４の位置ずれがあっても、第１配線板２２を変形させることにより、第１配線板２２の第１導電層２２ｂと半導体チップ１４のトランジスタとを接続し易くなる。
【００５９】
通常、複数の半導体チップのそれぞれにワイヤを接続する場合、ワイヤの本数が増えるため、ワイヤ同士が接触する可能性が高まる。しかし、半導体装置１０では、配線としてワイヤに代えて第１配線板２２及び第２配線板３０が用いられているので、配線同士が接触する可能性を低減できる。
【００６０】
シリコン（Ｓｉ）では、半導体チップ１４に小さい電流しか流れないので、多数の配線を使用する必要性は低い。しかし、ワイドバンドギャップ半導体では、半導体チップ１４に流れる電流がシリコンよりも大きいので、電流の集中を抑制するために配線の本数を増やす必要性が高い。また、ワイドバンドギャップ半導体では、シリコンよりも低い製造歩留まりに起因して半導体チップ１４の大型化が難しい。このため、ワイドバンドギャップ半導体では、小型の半導体チップ１４に多数の配線が接続される。そのような場合でも、配線としてワイヤに代えて第１配線板２２及び第２配線板３０が用いられているので、配線同士が接触する可能性を低減できる。
【００６１】
第１導電層２２ｂが半導体チップ１４のトランジスタのソース又はエミッタに電気的に接続される場合、第１導電層２２ｂに大電流が流れることによって、熱が発生する。そのような場合であっても、第１導電層２２ｂの表面積を大きくすることによって、第１導電層２２ｂの放熱性を高くすることができる。
【００６２】
（第２実施形態）
図５は、第２実施形態に係る半導体装置を模式的に示す平面図である。図５に示される半導体装置１１０は、第１配線板２２に代えて第１配線板１２２を備えること以外は半導体装置１０と同様の構成を備える。
【００６３】
本実施形態において、第１配線板１２２は、複数の半導体チップ１４にわたって延在し、開口部１２２ｈを有すること以外は第１配線板２２と同様の構造を有する。第１配線板１２２は、半導体チップ１４のそれぞれに電気的に接続されている。第２配線板３０は、第１配線板１２２上に設けられる。第２配線板３０の分岐した第１端部は、開口部１２２ｈを通って半導体チップ１４に接続される。
【００６４】
図６は、第２実施形態に係る半導体装置の第１配線板を模式的に示す図である。図６に示される第１配線板１２２は、第１絶縁基板１２２ａ、第１導電層１２２ｂ、及び第２絶縁基板１２２ｃを備える。第１導電層１２２ｂは第１絶縁基板１２２ａと第２絶縁基板１２２ｃとの間に配置される。第１導電層１２２ｂは、半導体チップ１４のトランジスタに電気的に接続される。第１導電層１２２ｂと半導体チップ１４との間には、めっき層１２２ｄが配置され得る。めっき層１２２ｄは、第１導電層１２２ｂのうち第１絶縁基板１２２ａに覆われていない領域にコーティングされている。めっき層１２２ｄは、第１導電層１２２ｂ及び半導体チップ１４に電気的に接続されている。
【００６５】
半導体装置１１０では、少なくとも半導体装置１０と同様の作用効果が得られる。
【００６６】
（第３実施形態）
図７は、第３実施形態に係る半導体装置を模式的に示す平面図である。図８は、第３実施形態に係る半導体装置の各部品を模式的に示す図である。図７に示される半導体装置２１０は、ケース型の半導体装置である。半導体装置２１０は、チップ搭載基板としての配線基板４０と、複数の半導体チップ１４と、半導体チップ１４上に設けられた第１配線板２２２及び第２配線板３０と、ケース５２とを備える。
【００６７】
配線基板４０は、半導体チップ１４が搭載されるチップ搭載面４６ａを有する。半導体チップ１４は、接着層３２を介してチップ搭載面４６ａに搭載される。配線基板４０は、絶縁性基板４２と、絶縁性基板４２の表面に設けられた配線パターン４６，４６Ｓ，４６Ｇとを備える。半導体チップ１４は配線パターン４６上に配置される。配線パターン４６は、接着層３２を介して半導体チップ１４に電気的に接続される。配線パターン４６Ｓは、第１配線板２２２を介して半導体チップ１４に電気的に接続される。配線パターン４６Ｇは、第２配線板３０を介して半導体チップ１４に電気的に接続される。配線パターン４６，４６Ｓ，４６Ｇの材料の例は、銅及び銅合金等の金属を含む。絶縁性基板４２の材料の例は、アルミナ等のセラミックを含む。
【００６８】
絶縁性基板４２の裏面には放熱層が設けられてもよい。放熱層の材料の例は、銅及び銅合金等の金属を含む。放熱層は、例えば半田等からなる接着層を介してヒートシンクに接着される。ヒートシンクの材料の例は、金属を含む。
【００６９】
第１配線板２２２は、めっき層の位置が異なること以外は第１配線板２２と同様の構成を備える。第１配線板２２２は、第１絶縁基板２２２ａ、第１導電層２２２ｂ、及び第２絶縁基板２２２ｃを備える。第１導電層２２２ｂは第１絶縁基板２２２ａと第２絶縁基板２２２ｃとの間に配置される。第１導電層２２２ｂは、半導体チップ１４のトランジスタに電気的に接続される。第１導電層２２２ｂと半導体チップ１４との間には、めっき層２２２ｄが配置され得る。めっき層２２２ｄは、第１導電層２２２ｂのうち第１絶縁基板２２２ａに覆われていない領域にコーティングされている。めっき層２２２ｄは、第１導電層２２２ｂ及び半導体チップ１４に電気的に接続されている。
【００７０】
半導体装置２１０は、ドレイン端子ＤＴ、ソース端子ＳＴ、及びゲート端子ＧＴを備え得る。ドレイン端子ＤＴは、例えばＦＰＣ等の配線板４８Ｄを介して配線パターン４６に電気的に接続される。ソース端子ＳＴは、例えばＦＰＣ等の配線板４８Ｓを介して配線パターン４６Ｓに電気的に接続される。ゲート端子ＧＴは、例えばＦＰＣ等の配線板４８Ｇを介して配線パターン４６Ｇに電気的に接続される。配線板４８Ｇ、４８Ｄ，４８Ｓはワイヤ又はボンディングリボンに置き換えられてもよい。
【００７１】
半導体チップ１４、配線基板４０、第１配線板２２２、及び第２配線板３０は、ケース５２に収容される。ケース５２は、例えば筒状である。ケース５２の一方の開口はヒートシンクによって封止され得る。ケース５２の他方の開口は蓋によって封止され得る。ケース５２の材料の例は、ポリブチレンテレフタレート（ＰＢＴ）又はポリフェニレンサルファイド（ＰＰＳ）樹脂といったエンジニヤリングプラスチック等の樹脂を含む。蓋の材料の例は熱可塑性樹脂を含む。ケース５２の内側には、応力緩和のため、例えばシリコーンゲル等のゲルが注入され得る。
【００７２】
ゲート端子ＧＴ、ドレイン端子ＤＴ、及びソース端子ＳＴはケース５２の内壁に取り付けられる。ゲート端子ＧＴ、ドレイン端子ＤＴ、及びソース端子ＳＴは、ケース５２の内壁に沿って延びており、蓋に形成された開口を通って外部に突出する。ゲート端子ＧＴ、ドレイン端子ＤＴ、及びソース端子ＳＴは、プレス加工等により作製され得る。
【００７３】
半導体装置２１０では、少なくとも半導体装置１０と同様の作用効果が得られる。
【００７４】
以上、本発明の好適な実施形態について詳細に説明されたが、本発明は上記実施形態に限定されない。各実施形態の構成要素は任意に組み合わされ得る。
【００７５】
例えば、半導体装置１０，１１０，２１０は、単一の半導体チップ１４を備えてもよい。半導体装置１０では、第２配線板３０が第１配線板２２上に設けられてもよい。半導体装置１１０では、第１配線板１２２が第２配線板３０上に設けられてもよい。この場合、第１配線板１２２の開口部１２２ｈは不要になる。半導体装置２１０では、第２配線板３０が第１配線板２２２上に設けられてもよい。この場合、第１配線板２２２には、開口部１２２ｈと同様の開口部が形成される。
【００７６】
第１配線板２２、第１配線板１２２、又は第１配線板２２２がワイヤ又はボンディングリボンに置き換えられてもよい。この場合、半導体装置１０，１１０，２１０は、第２配線板３０を備える。第２配線板３０がワイヤ又はボンディングリボンに置き換えられてもよい。ワイヤ又はボンディングリボンは、例えば超音波又は加圧等を用いたワイヤボンディングによりリード１８，２０、配線パターン４６Ｇ，４６Ｓ及び半導体チップ１４に電気的に接続され得る。
【００７７】
半導体チップ１４が横型トランジスタを含む場合、半導体装置１０，１１０は、半導体チップ１４とリード１６とを接続する第３配線板を備え得る。半導体装置２１０は、半導体チップ１４と配線パターン４６とを接続する第３配線板を備え得る。第３配線板は、第１配線板２２と同様の構成を備える。
【符号の説明】
【００７８】
１０，１１０，２１０…半導体装置、１２…ダイパッド（チップ搭載基板）、１２ａ，４６ａ…チップ搭載面、１４…半導体チップ、２２，１２２，２２２…第１配線板、２２ａ，１２２ａ，２２２ａ…第１絶縁基板、２２ｂ，１２２ｂ，２２２ｂ…第１導電層、２２ｃ，１２２ｃ，２２２ｃ…第２絶縁基板、２２ｄ，１２２ｄ，２２２ｄ…めっき層、３０…第２配線板、３０ａ…第３絶縁基板（ゲート用絶縁基板）、３０ｂ…第２導電層、４０…配線基板（チップ搭載基板）。
【図１】
2014170800.tif 000003
【図２】
2014170800.tif 000004
【図３】
2014170800.tif 000005
【図４】
2014170800.tif 000006
【図５】
2014170800.tif 000007
【図６】
2014170800.tif 000008
【図７】
2014170800.tif 000009
【図８】
2014170800.tif 000010