(57)【要約】【課題】書き換え電流を増加させずに熱的安定性を向上させ、トレードオフの関係を改善した垂直磁化型磁気抵抗メモリの実現。【解決手段】複数の垂直磁化型磁気抵抗メモリセル10を有し、各メモリセルは、トンネル絶縁膜MgO51と、トンネル絶縁膜を挟んで対向するように形成された２層の強磁性金属電極である磁化自由層53および磁化固定層52と、磁化自由層のトンネル絶縁膜とは逆の界面に形成された付加層56，57と、を有し、付加層は、界面キャップ層56と強磁性金属電極の補助層57を含む組を、少なくとも１組有し、トンネル絶縁膜と２層の強磁性金属電極の界面垂直磁化を利用してデータの記憶を行う垂直磁化型磁気抵抗メモリ。【選択図】図７
2014007263.tif 000002
【特許請求の範囲】
【請求項１】
複数の垂直磁化型磁気抵抗メモリセルを備え、
各メモリセルは、
トンネル絶縁膜と、
前記トンネル絶縁膜を挟んで対向するように形成された２層の強磁性金属電極である磁化自由層および磁化固定層と、
前記磁化自由層の前記トンネル絶縁膜とは逆の界面に形成された付加層と、を備え、
前記付加層は、界面キャップ層と強磁性金属電極の補助層を含む組を、少なくとも１組備え、
前記トンネル絶縁膜と前記２層の強磁性金属電極の界面垂直磁化を利用してデータの記憶を行うことを特徴とする垂直磁化型磁気抵抗メモリ。
【請求項２】
前記磁化自由層は、下部強磁性層、中間層および上部強磁性層を含む請求項１記載の垂直磁化型磁気抵抗メモリ。
【請求項３】
前記磁化自由層は、ＣｏＦｅＢ／ＣｏＦｅＢＴａ／ＣｏＦｅＢの多層膜である請求項２記載の垂直磁化型磁気抵抗メモリ。
【請求項４】
前記補助層は、前記磁化自由層と常に同じ方向に磁化される請求項１から３のいずれか１項記載の垂直磁化型磁気抵抗メモリ。
【請求項５】
前記界面キャップ層は、絶縁膜である請求項１から４のいずれか１項記載の垂直磁化型磁気抵抗メモリ。
【請求項６】
前記界面キャップ層の抵抗値は、前記トンネル絶縁膜の抵抗値より小さい請求項５記載の垂直磁化型磁気抵抗メモリ。
【請求項７】
前記トンネル絶縁膜および前記界面キャップ層はＭｇＯ膜、前記補助層はＣｏＦｅＢ膜である請求項６記載の垂直磁化型磁気抵抗メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗メモリに関する。
【背景技術】
【０００２】
近年の電子デバイスにおいては、シリコン（Ｓｉ）のＣＭＯＳロジックに対して低コストで混載が可能な、大容量不揮発性メモリの重要性が高まっている。
【０００３】
磁気抵抗メモリ(Magnetoresistive Random Access Memory: MRAM）は、情報の不揮発性に加えて、情報の高速な書き換えが無制限に行える。このことから、フラッシュメモリなどＲＯＭ用途のメモリだけでなく、ＳＲＡＭやＤＲＡＭといったＲＡＭ用途のメモリを置き換える可能性がある新規不揮発性メモリとして注目されている。
【０００４】
ＭＲＡＭは、トンネル絶縁膜の上下に強磁性金属電極を配置し、強磁性金属電極の相対的な磁化の向きによってトンネル抵抗が変化する磁気トンネル接合(Magnetic Tunnel Junction: MTJ)を利用してメモリ機能を実現する。磁化の方向が固定された強磁性金属電極は磁化固定層、磁化の方向が反転可能な強磁性金属電極は磁化自由層と呼ばれる。これまで、磁化自由層の向きは、配線に電流を流すことで誘導される磁場を用いて反転させていた。しかし、近年になり、スピン偏極した電子によるトルク（Spin-Transfer Torque:   STT）により磁化自由層の磁化反転が可能であることが分かった（スピン注入磁化反転）。これにより、書き換えに必要な電流を大幅に減少でき、ＭＲＡＭの実用化の可能性が一層高まっている。
【０００５】
以下の説明では、磁気トンネル接合を実現する材料として使用されるＭｇＯは酸化マグネシウムを、Ｃｏはコバルトを、Ｆｅは鉄を、Ｂはボロン（ホウ素）を、Ｔａはタンタルを、Ｒｕはルテニウムを、Ｓｉはシリコンを、Ｏは酸素を、Ｎは窒素を示す。さらに、Ｐｔは白金を、Ａｒはアルゴンを、Ｃｕは銅を、Ｐｄはパラジウムを、Ｍｇはマグネシウムを示す。
【０００６】
トンネル絶縁膜にＭｇＯ、トンネル絶縁膜の上下の強磁性金属電極にＣｏＦｅＢを用いたＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢのＭＴＪが知られている。このＭＴＪにおいては、ＭｇＯの（００１）配向の影響を受けてＣｏＦｅＢも（００１）配向しながら結晶化するテンプレート結晶化技術を適用することにより、Δ１バンドのスピン偏極率の高い電子が優先的にＭｇＯをトンネル通過する。これにより、高いＭＲ比が得られることが知られている。ＭＲ比は、低抵抗状態の抵抗Rp、高抵抗状態の抵抗Rapとした場合に、MR比（%）＝１００×（Ｒap-Rp）/Rpで定義される。
【０００７】
さらに、ＭｇＯとＣｏＦｅＢの界面で誘起される界面垂直磁化を利用することで、それまでは面内磁化型であったＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢのＭＴＪ構造を、垂直磁化型として利用できることが明らかになった。垂直磁化型のＭＴＪは、面内磁化型のＭＴＪに比べてスピン注入磁化反転の効率が良く、ＭＲＡＭを作製した場合には同じ熱安定性において、より低い書き換え電流にて素子の情報書き換えが行えると期待される。
【０００８】
これらの研究成果を元に、ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ構造による界面垂直ＭＴＪを利用した、界面垂直磁化型ＳＴＴ−ＭＲＡＭの研究開発が活発に行われている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第４０８２７１１号公報
【特許文献２】特開２００６−０８０１１６号公報
【特許文献３】特開２００７−１８４０６３号公報
【非特許文献】
【００１０】
【非特許文献１】S. Ikeda et al., Nature materials, Vo. 9, pp.721-724, September 2010
【非特許文献２】W.Kim et al., IEDM11-531 Tech. Dig. 24.1.1-24.1.4 2011
【非特許文献３】D.C. Worledge et al., Appl. Phys. Lett. 98, 022501 (2011)
【非特許文献４】Z. Diao et al., Appl. Phys. Lett. 90, 132508 (2007)
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＳＴＴ−ＭＲＡＭ（磁気抵抗メモリ素子）の熱的安定性Δは、Ｅ／ｋＢＴで表される。ここで、Ｅは素子の持つエネルギー、ｋＢはボルツマン定数、Ｔは温度である。ＳＴＴ−ＭＲＡＭにおいて、書き換え電流Ｉｃと熱的安定性Δは、いずれも素子体積に比例し、両者はトレードオフの関係にある。したがって、微細化によって素子体積が減少すると、書き換え電流Ｉｃが減少するため好ましい一方で、熱的安定性Δも減少してメモリの不揮発性が保証できないという問題が生じる。界面垂直磁化型ＳＴＴ−ＭＲＡＭにおいても、継続的な微細化が行われているが、微細化にあたってはこのトレードオフの関係を改善していくことが望ましい。
【課題を解決するための手段】
【００１２】
実施形態によれば、垂直磁化型磁気抵抗メモリは、複数の垂直磁化型磁気抵抗メモリセルを有する。各メモリセルは、トンネル絶縁膜と、トンネル絶縁膜を挟んで対向するように形成された２層の強磁性金属電極である磁化自由層および磁化固定層と、磁化自由層のトンネル絶縁膜とは逆の界面に形成された付加層と、を有する。付加層は、界面キャップ層と強磁性金属電極の補助層を含む組を、少なくとも１組有する。垂直磁化型磁気抵抗メモリは、トンネル絶縁膜と２層の強磁性金属電極の界面垂直磁化を利用してデータの記憶を行う。
また、各メモリセルは、トンネル絶縁膜と、トンネル絶縁膜を挟んで対向するように形成された２層の強磁性金属電極である磁化自由層および磁化固定層と、磁化自由層のトンネル絶縁膜とは逆の界面に形成された絶縁膜の界面キャップ層と、を有し、トンネル絶縁膜と２層の強磁性金属電極の界面垂直磁化を利用してデータの記憶を行う。
【発明の効果】
【００１３】
実施形態によれば、書き換え電流Ｉｃを増加させずに熱的安定性を向上させ、上記のトレードオフの関係を改善した垂直磁化型磁気抵抗メモリが実現される。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭのメモリセルを示す図である。
【図２】図２は、図１の（Ｂ）に示したメモリセルのレイアウトで、同一のビット線およびソース線に接続される隣接する２個のメモリセルおよび周辺回路部分のトランジスタの断面構造の例を示す図である。
【図３】図３は、トンネル絶縁膜をＭｇＯで、磁化自由層をＣｏＦｅＢで、キャップ層をＭｇＯで形成した場合を想定したサンプルの磁化特性の例を示す図である。
【図４】図４は、トンネル絶縁膜をＭｇＯで、磁化自由層をＣｏＦｅＢ／ＣｏＦｅＢＴａ／ＣｏＦｅＢの多層で、キャップ層をＭｇＯで形成した場合を想定したサンプルの磁化特性の例を示す図である。
【図５】図５は、強磁性層の保持力のバイアス依存性を測定するために作成したサンプルの層構造を示す図である。
【図６】図６は、図５のサンプルＡおよびＢの保持力のバイアス依存性の測定結果を示す図である。
【図７】図７は、実施形態の垂直磁化型磁気抵抗メモリのメモリセルの基本構造を示す図であり、（Ａ）はボトムピン型を、（Ｂ）はトップピン型を示す。
【図８】図８は、図７の（Ａ）のボトムピン型の層構造で、トンネル絶縁膜および界面キャップ層をＭｇＯで形成し、磁化自由層を多層構造とした実施形態のサンプルの層構造を示す図である。
【図９】図９は、図８の実施形態のＭＴＪのサンプルのＤＣ測定によるＲ−Ｖ特性を示す図である。
【図１０】図１０は、図５の（Ａ）の一般的なＭＴＪの層構造を有するメモリセルと、図８の実施形態のＭＴＪの層構造を有するメモリセルの、書き換え電流Ｉｃと熱的安定性Δの関係を示す図である。
【図１１】図１１は、実施形態におけるＭＴＪ部分の製造工程を説明する図である。
【図１２】図１２は、実施形態におけるＭＴＪ部分の製造工程を説明する図である。
【図１３】図１３は、これまで説明したＭＴＪを有する実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭを、ＣＭＯＳ回路に混載した半導体装置のブロック図である。
【図１４】図１４は、ＭＲＡＭのブロック図である。
【発明を実施するための形態】
【００１５】
図１は、実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭのメモリセルを示す図であり、（Ａ）が１個のメモリセルの電気的等価回路を、（Ｂ）が複数のメモリセルを配置したメモリセルアレイを、示す。
【００１６】
図１の（Ａ）に示すように、メモリセル１０は、トランジスタ（nMOSFET）１１と、抵抗値が設定される可変抵抗素子１２と、を有する。可変抵抗素子１２は、界面垂直ＭＴＪを含み、記憶データに応じて磁化自由層の磁化方向が設定される。可変抵抗素子１２の一端はビット線１４に接続され、可変抵抗素子１２の他端はトランジスタ１１の一方の被制御端子（ドレイン）に接続される。トランジスタ１１の制御端子（ゲート）はワード線１３に接続され、トランジスタ１１の他方の被制御端子（ソース）はソース線１５に接続される。
【００１７】
メモリセル１０にデータを書き込む場合は、ワード線１３に選択電圧（Ｈ）を印加してトランジスタ１１をオンし、書き込むデータ（ＨまたはＬ）に応じて、ビット線１４とソース線１５の間に極性の異なる電流を流すように電圧を印加する。これにより、書き込むデータに応じて、ＭＴＪの磁化自由層の磁化方向が設定され、可変抵抗素子１２は、異なる抵抗値を呈する。メモリセル１０からデータを読み出す場合は、ワード線１３に選択電圧（Ｈ）を印加してトランジスタ１１をオンし、ビット線１４とソース線１５の間に、書き込み時より小さい電圧を印加する。これにより、トランジスタ１１および可変抵抗素子１２を介して、ビット線１４とソース線１５の間に電流が流れるが、可変抵抗素子１２の抵抗値に応じて流れる電流が異なるので、電流量の差に対応して記憶しているデータを検出する。
【００１８】
図１の（Ａ）では、ビット線１４とソース線１５が直交しているが、書き込みおよび読み出し動作の関係から、ビット線１４とソース線１５は隣接して平行に配置されることが望ましい。図１の（Ｂ）は、ビット線１４とソース線１５を平行に配置した場合のメモリセルのレイアウトを示す。図１の（Ｂ）に示すように、ビット線１４とソース線１５の組に対してワード線１３が直交する方向に配置される。図１の（Ｂ）では、同一のビット線１４およびソース線１５に接続される隣接する２個のメモリセルのトランジスタ１１のソースは接続され、その接続ノードがソース線１５に接続される。
【００１９】
図２は、図１の（Ｂ）に示したメモリセルのレイアウトで、同一のビット線１４およびソース線１５に接続される隣接する２個のメモリセルおよび周辺回路部分のトランジスタの断面構造の例を示す図である。
図２の（Ａ）に示すように、メモリセル部分および周辺回路部分において、基板２１の上の層２２にトランジスタなどの機能素子が形成される。コンタクト層ＣＴでは、ゲート電極２３Ａおよび２３Ｂ、ドレイン電極２４Ａおよび２４Ｂ、およびソース電極２５が形成される。Ｍ１からＭ５は、それぞれメタル層を示し、Ｖ１からＶＭ４はビア層を示す。図示していないが、ゲート電極２３Ａおよび２３Ｂは、いずれかのメタル層に設けられた、紙面に垂直な方向に伸びるワード線に接続される。また、ソース電極２５は、いずれかのメタル層に設けられた、紙面上を横方向に伸びるソース線に接続される。ドレイン電極２４Ａおよび２４Ｂは、メタル層Ｍ１〜Ｍ４およびビア層Ｖ１〜Ｖ４を介して上層に導かれ、下部電極２６に接続される。以上の構造は、メモリセル部分および周辺回路部分で同じである。メモリセル部分においては、ＭＴＪ３０は下部電極２６と上部電極２８の間に形成され、上部電極２８はメタル層Ｍ５に配置され、紙面上を横方向に伸びるビット線に接続される。
【００２０】
ＭＴＪ３０以外の部分は、これまで広く行われている配線レイアウトおよび製造方法を適用して実現されるため説明は省略し、ＭＴＪについてのみ説明する。
【００２１】
上記の書き換え電流Ｉｃと熱的安定性Δとのトレードオフの関係を改善するために、書き換え電流Ｉｃと、熱的安定性Δに関係する要因を検討した。
【００２２】
書き換え電流Ｉｃに関係する要因として、ギルバートのダンピング定数αが知られている。ダンピング定数αはスピンの歳差運動の摩擦成分を表現する値であり、この値が小さければ書き換え電流が減少する。一方、ダンピング定数αは、基本的に熱的安定性とは無関係であり、αを小さくすることができれば書き換え電流と熱的安定性のトレードオフは改善することに着目した。
【００２３】
これまで、ＳＴＴ−ＭＲＡＭでは、トンネル絶縁膜をＭｇＯで、磁化固定層および磁化自由層をＣｏＦｅＢで形成し、磁化自由層のキャップ層をＴａまたはＣｏＦｅＢＴａで形成するのが一般的であった。これに対して、キャップ層をトンネル絶縁膜と同じ材料であるＭｇＯで形成することにより、ダンピング定数αを小さくできないか検討した。
【００２４】
図３は、トンネル絶縁膜をＭｇＯで、磁化自由層をＣｏＦｅＢで、キャップ層をＭｇＯで形成した場合を想定したサンプルの磁化特性の例を示す図である。図３の（Ａ）はベタ膜のサンプルの層構造を示し、図３の（Ｂ）は振動試料型磁化測定装置（ＶＳＭ）で測定した磁化特性（Ｍ−Ｈ）を示す。
【００２５】
図３の（Ａ）に示すように、サンプルは、ＭｇＯ膜３１の上に１．１ｎｍのＣｏＦｅＢ層３２を形成し、その上にＭｇＯ膜３３を形成した層構造を有する。
【００２６】
図３の（Ｂ）において、横軸は印加する磁界強度（Ｍ）を示し、印加する磁界の方向は、ゼロを境にして反転する。図３の（Ｂ）において、縦軸は磁化されたサンプルの磁化量を正規化して示している。振動試料型磁化測定装置で測定する磁束の方向を、面に平行な方向とすると面内方向のＨが測定され、垂直な方向とすると垂直方向のＨが測定される。
【００２７】
一般に、ＭｇＯ／ＣｏＦｅＢ／ＴａあるいはＴａ／ＣｏＦｅＢ／ＭｇＯのベタ膜のＶＳＭを用いた加工前の評価では、ＣｏＦｅＢが薄い場合、界面垂直磁化により磁化容易軸が垂直方向を示すことが知られていた。ただし、ＣｏＦｅＢの膜厚が比較的厚い場合に、ＭｇＯ／ＣｏＦｅＢ／ＭｇＯが面内磁化型のＭＴＪ特性を示すことは、二重接合のＭＴＪとして既に知られている。
【００２８】
しかし、図３の（Ｂ）に示すように、このサンプルでは、磁化容易軸は、面内方向であった。これは、垂直磁化を誘起するＭｇＯとＣｏＦｅＢの界面が１つから２つへ増加することを考えると、予想外であった。いずれにしろ、図３の（Ａ）の層構造は、たとえＣｏＦｅＢが薄い場合（１ｎｍ程度）の場合でも、垂直磁化型としての使用に適していないことが判明した。
【００２９】
そこで、磁化自由層の材料に関する実験をさらに行い、磁化自由層を下部強磁性層、中間（強磁性）層および上部強磁性層の３層構造に分離した場合について磁化特性（Ｍ−Ｈ）を測定した。
【００３０】
図４は、トンネル絶縁膜をＭｇＯで、磁化自由層をＣｏＦｅＢ／ＣｏＦｅＢＴａ／ＣｏＦｅＢの多層で、キャップ層をＭｇＯで形成した場合を想定したサンプルの磁化特性の例を示す図である。図４の（Ａ）はベタ膜の層構造を示し、図４の（Ｂ）はＶＳＭで測定した磁化特性（Ｍ−Ｈ）を示す。
【００３１】
図４の（Ａ）に示すように、サンプルは、ＭｇＯ膜３１の上に０．６ｎｍのＣｏＦｅＢ層３２１を、その上に０．６ｎｍのＣｏＦｅＢＴａ層３２２を、その上に０．６ｎｍのＣｏＦｅＢ層３２１を、形成し、さらにその上にＭｇＯ膜３３を形成した層構造を有する。言い換えれば、図４の（Ａ）の層構造は、図３の（Ａ）の層構造で、磁化自由層を、下部強磁性層３２１と、中間層３２２と、下部強磁性層３２３の３層に分離し、ＭｇＯ／ＣｏＦｅＢ／ＣｏＦｅＢＴａ／ＣｏＦｅＢ／ＭｇＯとした構造である。
【００３２】
図４の（Ｂ）は、図３の（Ｂ）に対応する図であり、横軸は磁界強度（Ｍ）を、縦軸はサンプルの正規化磁化量を、示している。図４の（Ｂ）に示すように、図４の（Ａ）の構造では、磁化容易軸が垂直方向であることが分かる。このことから、ＣｏＦｅＢ／ＣｏＦｅＢＴａ／ＣｏＦｅＢの磁化自由層は，垂直方向に磁化容易軸を持つ１層の強磁性体として振る舞うことが分かる。
【００３３】
以上説明したように、磁化自由層として、ＣｏＦｅＢ／ＣｏＦｅＢＴａ／ＣｏＦｅＢの多層構造を使用すれば、キャップ層をトンネル絶縁膜と同じ材料であるダンピング定数αを小さなＭｇＯで形成しても、垂直磁化型となることが分かった。
【００３４】
一方、界面キャップ層を介して磁化自由層と磁気的に結合し、磁化自由層の漏れ磁場によって磁化自由層と常に同じ方向を向く補助の磁化自由層（補助層）（ダミー磁化自由層と称する場合がある）を設けることを検討した。補助層を形成する材料には、キャップ層のＭｇＯとの界面垂直磁化を利用できるＣｏＦｅＢを用いた。補助層は、磁化自由層との磁気的な相互作用によって、磁化自由層と常に同じ方向を向く。補助層の磁化を小さくして保持力を小さくすれば、磁化自由層の向きによって補助層が受ける漏洩磁場の影響が相対的に大きくなり、磁化自由層漏洩磁場により、補助層を磁化自由層と同じ方向に磁化することは比較的容易に行える。一方、補助層によって、磁化自由層が受ける漏洩磁場を大きくするためには、補助層の磁化を大きくすることが望ましい。
【００３５】
図５は、強磁性層の保持力のバイアス依存性を測定するために作成したサンプルの層構造を示す図である。図５の（Ａ）は、磁化自由層としてのみ動作する強磁性層の保持力のバイアス依存性を測定するためのサンプルＡの層構造を示し、図５の（Ｂ）は、補助層として動作する強磁性層の保持力のバイアス依存性を測定するためのサンプルＢの層構造を示す。サンプルＢは、後述する実施形態の層構造と同じ構造である。
【００３６】
図５の（Ａ）に示すように、サンプルＡは、下部金属層４４の上に、磁化固定層であるＣｏＦｅＢ膜４２、トンネル絶縁膜であるＭｇＯ膜４１、磁化自由層である１．２ｎｍのＣｏＦｅＢ膜４３および上部金属層４５を、形成した。
【００３７】
図５の（Ｂ）に示すように、サンプルＢは、下部金属層４４の上に、ＣｏＦｅＢ膜４２、ＭｇＯ膜４１、ＣｏＦｅＢ膜４３１、ＣｏＦｅＢＴａ膜４３２、ＣｏＦｅＢ膜４３３、ＭｇＯ膜４６、ＣｏＦｅＢ膜４７および上部金属層４５を、形成した。ＭｇＯ膜４１の厚さは、０．９ｎｍであり、ＭｇＯ膜４６の厚さは０．７ｎｍである。ＣｏＦｅＢ膜４３１の厚さは０．６ｎｍ、ＣｏＦｅＢＴａ膜４３２の厚さは０．６ｎｍ、ＣｏＦｅＢ膜４３３の厚さは０．５ｎｍ、ＣｏＦｅＢ膜４７の厚さは１．２ｎｍである。
【００３８】
サンプルＡおよびＢは、直径５０ｎｍの微小素子に加工した上で、その保持力についてバイアス依存性を測定した。
【００３９】
図６は、図６のサンプルＡおよびＢの保持力のバイアス依存性の測定結果を示す図である。図６において、横軸は印加するバイアス電圧を示し、縦軸はバイアス電圧印加時の素子が示す保磁力を正規化した値を示し、白四角ＦがサンプルＢの特性を、黒丸ＳがサンプルＡの特性をそれぞれ示す。
【００４０】
図６に示すように、サンプルＢ、すなわち磁化自由層の保持力は、バイアス電圧の変化に対して、０Ｖでもっとも高い保持力を示し、バイアス電圧が０Ｖから離れるに従って徐々に低下する。これに対して、サンプルＡ、すなわち補助層の保持力は、サンプルＢと同様に、バイアス電圧の変化に対して、０Ｖでもっとも高い保持力を示すが、サンプルＢに比べて、バイアス電圧が０Ｖから離れるに従って急激に低下する。言い換えれば、補助層の保持力が、素子に印加されるバイアスによって大きく変化することが分かった。例えば矢印Ｚで示す低電圧（約−０．２Ｖ）を印加した状態では、磁化自由層の保持力の減少は小さいが、補助層の保持力は、はほとんどゼロとなる。したがって、補助層の磁化をある程度大きくしても、磁化自由層の向きをスピン注入によって書き換える際には補助層の保持力自体が小さくなり、磁化自由層と補助層の反転を同期させることが可能であることが判明した。
【００４１】
図７は、実施形態の垂直磁化型磁気抵抗メモリのメモリセルの基本構造を示す図であり、（Ａ）はボトムピン型を、（Ｂ）はトップピン型を示す。
【００４２】
図７の（Ａ）のボトムピン型は、下部金属層５４の上に、磁化固定層５２、トンネル絶縁膜５１、磁化自由層５３、界面キャップ層５６、補助（ダミー磁化自由）層５７、上部金属層５５を順に形成した構造を有する。
【００４３】
図７の（Ｂ）のトップピン型は、下部金属層６５の上に、補助（ダミー磁化自由）層６７、界面キャップ層６６、磁化自由層６３、トンネル絶縁膜６１、磁化固定層６２、上部金属層６４を順に形成した構造を有する。
【００４４】
これまでおよび以後の説明は、ボトムピン型を例としたものであるが、説明は、トップピン型についても同様に有効である。
【００４５】
図７の（Ａ）の構造で、バイアスが印加されている書き換え状態では、図６に示したように、補助（ダミー磁化自由）層５７には保持力がほとんどない。この状態で磁化自由層５３の磁化方向を反転させると、磁化自由層５３からの漏洩磁場の方向が反転するため、補助層５７の磁化方向も容易に反転する。バイアスが印加されていないデータ保持状態でも、磁化自由層５３からの漏洩磁場の影響によって、補助層５７の磁化方向は、磁化自由層５３と同じ向きを向く方がエネルギー的に有利である。そのため、補助層５７は、常に磁化自由層５３と同じ方向に磁化される。データ保持状態においては、逆に磁化自由層５３と同じ向きを向く補助（ダミー磁化自由）層５７からの漏洩磁場によって、磁化自由層５３の熱的安定性が増加する。
【００４６】
前述のように、界面キャップ層５６としてダンピング定数αの小さい材料を用いることで、熱的安定性を犠牲にせずに書き換え電流Ｉｃのみを減らすことができる。ダンピング定数αの小さい材料としてＭｇＯを使用し、トンネル絶縁膜５１および界面キャップ層５６をＭｇＯで形成する場合には、前述のように、磁化自由層５３を多層構造とすることが望ましく、中間層をＣｏＦｅＢＴａで形成することが望ましい。
【００４７】
以上のようにして、図７の（Ａ）および（Ｂ）の基本構造を有する垂直磁化型磁気抵抗メモリセルは、通常のＭＴＪに対して書き換え電流Ｉｃを低減し、かつ熱的安定性Δを向上させることができる。
【００４８】
図８は、図７の（Ａ）のボトムピン型の層構造で、トンネル絶縁膜および界面キャップ層をＭｇＯで形成し、磁化自由層を多層構造とした実施形態のサンプルの層構造を示す図である。
【００４９】
図８に示すように、実施形態のサンプルは、下部金属層７４の上に、ＣｏＦｅＢ膜７２、ＭｇＯ膜７１、ＣｏＦｅＢ膜７３１、ＣｏＦｅＢＴａ膜７３２、ＣｏＦｅＢ膜７３３、ＭｇＯ膜７６、ＣｏＦｅＢ膜７７および上部金属層７５を、形成した。下部金属層７４および上部金属層７５は、図７の（Ａ）の下部金属層５４および上部金属層５５に対応する。トンネル絶縁膜５１に対応するＭｇＯ膜７１の厚さは０．９ｎｍであり、界面キャップ層５６に対応するＭｇＯ膜７６の厚さは０．７ｎｍである。ＣｏＦｅＢ膜７３１の厚さは０．６ｎｍ、ＣｏＦｅＢＴａ膜７３２の厚さは０．６ｎｍ、ＣｏＦｅＢ膜７３３の厚さは０．５ｎｍ、ＣｏＦｅＢ膜７７の厚さは１．２ｎｍである。ＣｏＦｅＢ膜７３１、ＣｏＦｅＢＴａ膜７３２およびＣｏＦｅＢ膜７３３の積層が、垂直方向に磁化容易軸を有する１層の強磁性体の磁化自由層５３として機能する。
【００５０】
図９は、図８の実施形態のＭＴＪのサンプルのＤＣ測定によるＲ−Ｖ特性を示す図である。もし補助層（ＣｏＦｅＢ膜）７７の磁化方向が、磁化自由層（ＣｏＦｅＢ膜７３１、ＣｏＦｅＢＴａ膜７３２およびＣｏＦｅＢ膜７３３の積層）の磁化方向と逆向きになればその時点で抵抗が増加する特異なＲ−Ｖ特性を示すはずである。しかし、図９のＲ−Ｖ特性は、通常のＭＴＪ特性と同様である。したがって、補助層７７は、磁化自由層（ＣｏＦｅＢ膜７３１、ＣｏＦｅＢＴａ膜７３２およびＣｏＦｅＢ膜７３３の積層）と常に同じ方向を向いていることが確認できた。
【００５１】
図１０は、図５の（Ａ）の一般的なＭＴＪの層構造を有するメモリセルと、図８の実施形態のＭＴＪの層構造を有するメモリセルの、書き換え電流Ｉｃと熱的安定性Δの関係を示す図である。ＩｃおよびΔは、書き換え電流Ｉｃのパルス幅依存性を測定する標準的な方法により求めた（例えば、非特許文献１に記載された方法）。図１０から明らかなように、実施形態のメモリセルでは、書き換え電流Ｉｃは減少しているにもかかわらず、熱的安定性Δは大きく向上しており、書き換え電流Ｉｃと熱的安定性Δのトレードオフ関係を改善できることが分かった。
【００５２】
次に、図１１および図１２を参照して、図８の実施形態におけるＭＴＪ部分の製造工程を説明する。なお、ＭＴＪ部分の製造工程は、図２に示したように、ビア層ＶＭ４まで形成された後行われるので、トランジスタと下部電極（ＢＥＬ）７４を接続するビアが露出している状態から説明する。
【００５３】
通常のＣＭＯＳプロセスではビア材料はＣｕであり、図１１の（Ａ）に示すように、ＳｉＯ２層８２中にビア（Ｃｕ）８１が形成されている。図１１の（Ａ）に示すように、スパッタ法により、下部電極（ＢＥＬ）７４となるＴａ層（３ｎｍ）８３、Ｒｕ層（２５ｎｍ）８４、Ｔａ層（１５ｎｍ）８５を順番に成膜する。ＢＥＬ７４の中間Ｒｕ層８４はシート抵抗を下げる効果を持ち、Ｔａ単膜で同じシート抵抗を得る場合に比べて表面の平坦性が向上する。Ｒｕ層８４上のＴａ層８５は、ＭＴＪをドライエッチング（ＲＩＥ）する際のエッチングストッパ層として機能する。
【００５４】
次に、図１１の（Ｂ）に示すように、スパッタ法により磁化固定層７２の一部であるＣｏ（０．４ｎｍ）／Ｐｔ（０．６ｎｍ）をトータルで１４ｎｍ成膜する。続けてＲｕを０．９ｎｍ成膜し、続けてＣｏ（０．４ｎｍ）／Ｐｔ（０．６ｎｍ）をトータルで４ｎｍ成膜する。これにより、（Ｃｏ／Ｐｔ）１４／Ｒｕ／（Ｃｏ／Ｐｔ）４層８６が形成される。続けてＴａ層（０．２ｎｍ）８７を成膜し、さらにＣｏＦｅＢ膜（１．０ｎｍ）８８を成膜する。ＣｏＦｅＢの組成比は、これ以降の層も含めて、ターゲット組成の調整により、Ｃｏ：Ｆｅ：Ｂ＝２０：６０：２０（ａｔｏｍｉｃ％）になるよう調整する。［Ｃｏ／Ｐｔ］１４層と［Ｃｏ／Ｐｔ］４／Ｔａ／ＣｏＦｅＢ層がＲｕ層を介して反強磁性的に結合することにより、漏れ磁場の小さい磁化固定層を形成する。
【００５５】
次に、図１１の（Ｃ）に示すように、スパッタ法によりＭｇを０．８ｎｍ成膜し、続いて酸素雰囲気中で３０秒Ｍｇを酸化させ、次に界面の過酸化を防ぐためにＭｇを０．３５ｎｍ成膜することで、トンネル絶縁膜であるＭｇＯ層８９を形成する。次に、スパッタ法により磁化自由層の一部７３１であるＣｏＦｅＢ膜９０を０．６ｎｍ成膜する。次に、スパッタ法により磁化自由層の一部７３２であるＣｏＦｅＢＴａ層（０．６ｎｍ）９１を成膜する。ＣｏＦｅＢＴａ層９１の組成比は成膜パワーの調整により、ＣｏＦｅＢ：Ｔａ＝７５：２５（ａｔｏｍｉｃ％）になるよう調整する。次に、スパッタ法により磁化自由層の一部７３３であるＣｏＦｅＢ層（０．５ｎｍ）９２を成膜する。
【００５６】
次に、図１１の（Ｄ）に示すように、スパッタ法によりＭｇを０．８ｎｍ成膜し、続いて酸素雰囲気中で１５秒Ｍｇを酸化させ、次に界面の過酸化を防ぐためにＭｇを０．３５ｎｍ成膜することで、界面キャップ層７６であるＭｇＯ層９４を形成する。次に、スパッタ法により補助層７７であるＣｏＦｅＢ層（１．２ｎｍ）９４を成膜する。
【００５７】
次に、図１２の（Ａ）に示すように、スパッタ法により界面キャップ層７６であるＴａ層（１ｎｍ）９５を成膜する。次に、スパッタ法により上部電極のエッチングストッパであるＲｕ層（７ｎｍ）９６と上部電極（ＴＥＬ）であるＴａ層（８０ｎｍ）９７を成膜し、続けてＣＶＤ法によりハードマスクＳｉＯ２層（１００ｎｍ）９８を成膜する。
【００５８】
次に、図１２の（Ｂ）に示すように、ＳｉＯ２層９８に対して、ＭＴＪのレジストパターン＜ＴＥＬ＞を液浸のＡｒＦリソグラフィと３層レジストプロセスにより直径５０ｎｍの円形に露光する。さらに、ドライエッチングにより３層レジスト、ハードマスク、ＴＥＬ、ＭＴＪまでエッチングして、ＢＥＬのＴａでストップさせる。なお３層レジスト、ＳｉＯ２ハードマスク、ＴＥＬのエッチングはＭＲＡＭ素子に限ったものではないため詳細は省略する。上部のエッチングストッパからＣｏ／Ｐｔを含む磁化固定層までのエッチングに関しては、エッチングガスとしてメタノール（ＣＨ３ＯＨ）をアルゴン（Ａｒ）で希釈したガスを用いたエッチングを行い、エッチングストッパであるＴａ層８５にてエッチングを止める。エッチングが終了した段階で、ハードマスクであるＳｉＯ２はエッチングにより消滅しており、ＴＥＬのＴａが露出している。
【００５９】
次に、図１２の（Ｃ）に示すように、層間絶縁膜であるＳｉＮ層（３０ｎｍ）９９を成膜し、続けて厚い層間絶縁膜であるＳｉＯ２層（１００ｎｍ）１００を成膜して平坦化を行う。さらに、ＭＴＪ間を電気的に分離するためＢＥＬのレジストパターン＜ＢＥＬ＞を液浸のＡｒＦリソグラフィと３層レジストプロセスによりＭＴＪとＣｕプラグを覆う形で露光する。さらに、ドライエッチングにより３層レジスト、ＳｉＯ２、ＳｉＮ、ＢＥＬ８３までエッチングしてＢＥＬ８３より下のＳｉＯ２でストップさせる。
【００６０】
その後は、通常のＣｕデュアルダマシンプロセスとほぼ同様である。図１２の（Ｄ）に示すように、層間絶縁膜であるＳｉＯ２層（３００ｎｍ）を成膜し、ＣＭＰ法により平坦化を行う。さらに、ビアが必要である部分にはビアを開口し、ＭＴＪの上部は配線部分のエッチングによりＴＥＬ層９７を露出させ、Ｃｕ層１０１を埋め込みＣＭＰで平坦化することで上部配線を形成する。
【００６１】
その後のプロセスは特に実施形態の素子に限ったものではなく、さらに上部のＣｕ配線およびＡｌパッドを形成すればＭＲＡＭのＣＭＯＳ混載ＬＳＩが完成する。
【００６２】
なお本実施形態で用いた材料、膜厚、条件などは最適な１例であって、実施形態はこれに限定されるものではない。例えば、トンネル絶縁膜やキャップ界面層であるＭｇＯの膜厚は０．６ｎｍ以上であれば良く、ＭｇＯの成膜方法は本実施例のように金属Ｍｇをスパッタ成膜後に酸化する方法でも、ＭｇＯターゲットを用いたダイレクトスパッタ法でも良い。ただし、素子抵抗の増加およびＭＲ比の低下を防ぐため、トンネル絶縁膜に対してキャップ界面層の抵抗値の方が低いことが望ましい。
【００６３】
界面キャップ層であるＭｇＯは薄いほど良いが、ＭｇＯ／ＣｏＦｅＢの界面が界面垂直磁化を誘起するためにはＭｇＯの膜厚が０．６ｎｍ以上必要であることが知られている。もちろんキャップ層の材料はＭｇＯ以外でも良い。さらに、キャップ層が単層膜である必要はなく、磁化自由層と補助（ダミー磁化自由）層を強磁性的（磁化の向きが同じ）に結合できる材料であれば、複数層の積層構造でも良い。
【００６４】
また、本実施形態では上部のＣｏＦｅＢが補助（ダミー磁化自由）層、中間のＣｏＦｅＢ／ＣｏＦｅＢＴａ／ＣｏＦｅＢが磁化自由層、下部の（Ｃｏ／Ｐｔ）／Ｒｕ／（Ｃｏ／Ｐｔ）／Ｔａ／ＣｏＦｅＢが磁化固定層であるボトムピン構造を想定している。しかし、この上下関係を逆転させたトップピン構造でも良い。またＣｏＦｅＢ／ＣｏＦｅＢＴａ／ＣｏＦｅＢの膜厚は、それぞれの層が０．３〜１．０ｎｍの範囲であれば良く、またＣｏＦｅＢやＣｏＦｅＢＴａの組成比も実施例に限定されるものではない。ただし、ＣｏＦｅＢＴａはＴａの組成として、１０％以上５０％以下であることが好ましい。磁化自由層や補助層の材料はＣｏＦｅＢ、ＣｏＦｅＢＴａおよびその組み合わせに限定されるものではなく、例えばＣｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉといった垂直磁化を持つ強磁性体や、これらをＣｏＦｅＢやＣｏＦｅＢＴａと組み合わせた膜でも良い。
【００６５】
以上説明したように、実施形態のＭＴＪ構造は、通常のＭＴＪに比べて書き換え電流が減少し熱的安定性が向上する。したがって実施形態のＭＴＪにより、両者のトレードオフ関係を大きく改善できることが分かった。
【００６６】
図１３は、これまで説明したＭＴＪを有する実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭを、ＣＭＯＳ回路に混載した半導体装置のブロック図である。
図１３に示すように、半導体装置（チップ）２００は、ＭＲＡＭ２２０と、ＭＲＡＭ２２０以外のＣＭＯＳ回路部２１０と、を有する。ＣＭＯＳ回路部２１０は、例えば、プロセッサ等のロジック回路部２１１、アナログ回路部２１２、電源回路等を有する。
【００６７】
図１４は、ＭＲＡＭ２２０のブロック図である。
図１４に示すように、ＭＲＡＭ２２０は、メモリセルアレイ３０１、ロウデコーダ３０２、コラムデコーダ３０３、選択スイッチ列３０４、ライトアンプ３０５、センスアンプ３０６、データＩ／Ｏ部３０７および制御部３０８を有する。ロウデコーダ３０２、コラムデコーダ３０３、データＩ／Ｏ部３０７および制御部３０８は、ＣＭＯＳ回路部２１０からのアドレス信号、入出力データおよび制御信号を受け、メモリセルアレイ３０１にアクセスする。ＭＲＡＭ２２０の構成および動作については広く知られているので、説明は省略する。
【００６８】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００６９】
１２    可変抵抗素子
３０    ＭＴＪ（磁気トンネル接合）(Magnetic Tunnel Junction)
５１、６１    トンネル絶縁膜
５２、６２    磁化固定層
５３、６３    磁化自由層
５４、６５    下部金属層
５５、６４    上部金属層
５６、６６    界面キャップ層
５７、６７    補助（ダミー磁化自由）層
【図１】
2014007263.tif 000003
【図２】
2014007263.tif 000004
【図３】
2014007263.tif 000005
【図４】
2014007263.tif 000006
【図５】
2014007263.tif 000007
【図６】
2014007263.tif 000008
【図７】
2014007263.tif 000009
【図８】
2014007263.tif 000010
【図９】
2014007263.tif 000011
【図１０】
2014007263.tif 000012
【図１１】
2014007263.tif 000013
【図１２】
2014007263.tif 000014
【図１３】
2014007263.tif 000015
【図１４】
2014007263.tif 000016