(57)【要約】      （修正有）【課題】輝度分布が均一な発光素子及び発光装置を提供する。【解決手段】基板１１と、基板上に第１半導体層１４、発光層及び第２半導体層１６がこの順に積層される複数の半導体積層体１２ａ、１２ｂと、複数の半導体積層体の上面側にそれぞれ配置され、第１半導体層に接続される第１電極１９及び第２半導体層に接続される第２電極２０とを有する発光素子であって、複数の半導体積層体は、第１の半導体積層体１２ａと、第１の半導体積層体と基板表面を露出する分離溝１３によって分離された第２の半導体積層体１２ｂとを有し、平面視において、第１の半導体積層体における第１電極と、第２の半導体積層体における第２電極とが、分離溝を挟んで対向して配置されており、第１の半導体積層体は、その縁部よりも内側に、第１半導体層が露出する露出部１７を複数有し、複数の露出部に第１電極が接続されている発光素子。【選択図】図１Ｂ
2014207267.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上に第１半導体層、発光層及び第２半導体層がこの順に積層される、複数の半導体積層体と、
該複数の半導体積層体の上面側にそれぞれ配置され、前記第１半導体層に接続される第１電極及び前記第２半導体層に接続される第２電極と、を有する発光素子であって、
前記複数の半導体積層体は、第１の半導体積層体と、該第１の半導体積層体と前記基板表面を露出する分離溝によって分離された第２の半導体積層体と、を有し、
平面視において、
前記第１の半導体積層体における第１電極と、前記第２の半導体積層体における第２電極とが、前記分離溝を挟んで配置されており、
前記第１の半導体積層体は、その縁部よりも内側に、前記第１半導体層が露出する露出部を複数有し、該複数の露出部に前記第１電極が接続されている発光素子。
【請求項２】
前記第１電極は、前記複数の露出部を一体的に覆う請求項１に記載の発光素子。
【請求項３】
平面視、前記半導体積層体において、前記複数の露出部が一方に偏在して配列されており、該露出部の偏在範囲が前記半導体積層体の平面積の半分以上を占める請求項２に記載の発光素子。
【請求項４】
前記基板は、平面視において、長尺な形状を有しており、前記基板の長手方向に沿って前記複数の半導体積層体が配列されている請求項１に記載の発光素子。
【請求項５】
前記第１電極は、絶縁膜を介して前記第２半導体層上に配置されている請求項１に記載の発光素子。
【請求項６】
前記第２電極は、導電層を介して前記第２半導体層に接続されている請求項１に記載の発光素子。
【請求項７】
前記導電層は、前記第１半導体層又は前記第２半導体層に接触する銀含有層を含む請求項６に記載の発光素子。
【請求項８】
請求項１〜７の発光素子と、
表面に複数の配線を有する実装基板と、を有し、
前記発光素子において、前記第１の半導体積層体の第１電極と前記第２の半導体積層体の第２電極とが前記実装基板の配線によって接続され、前記第１の半導体積層体と前記第２の半導体積層体とが直列接続されている発光装置。
【請求項９】
前記発光素子における１つの分離溝は、平面視において、１つの前記配線に全て重なっている請求項８の発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子及びそれを用いた発光装置に関する。
【背景技術】
【０００２】
近年、発光ダイオードの結晶品質の向上によって、高出力及び高輝度等が実現されている。その結果、一般照明分野、車載照明分野等での種々の利用に加え、さらなる高品質化が提案されている。
例えば、基板上に縦横に配列された複数の半導体層を有する発光素子が提案されている。この発光素子では、ｐ型半導体層及び発光層から露出したｎ型半導体層のうち、ｎ側電極が接続される領域を、隣接する他の半導体層側に配置されている。これは、製造上の利便性に加え、隣接する半導体層間を接続する配線自体の抵抗を抑えるために、配線を最短で接続する必要があることがその理由と考えられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１０−５１７２７４号公報
【特許文献２】特開２０１２−１１４１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、これら従来の発光素子では、半導体層間に輝度の低い部分が生じ、発光素子全面において輝度分布にバラつきが生じる恐れがある。
また、１つの発光素子をフリップチップ実装にて複数配列しても、各発光素子間を詰めて配置するのには製造工程上の限界があり、発光素子間に輝度の低い部分が生じるという課題がある。
【０００５】
本発明は上記課題に鑑みなされたものであり、輝度分布が均一な発光素子及びそれを用いた発光装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、以下の発明を含む。
（１）基板と、
該基板上に第１半導体層、発光層及び第２半導体層がこの順に積層される複数の半導体積層体と、
該複数の半導体積層体の上面側にそれぞれ配置され、前記第１半導体層に接続される第１電極及び前記第２半導体層に接続される第２電極と、を有する発光素子であって、
前記複数の半導体積層体は、第１の半導体積層体と、該第１の半導体積層体と前記基板表面を露出する分離溝によって分離された第２の半導体積層体と、を有し、
平面視において、
前記第１の半導体積層体における第１電極と、前記第２の半導体積層体における第２電極とが、前記分離溝を挟んで配置されており、
前記第１の半導体積層体は、その縁部よりも内側に、前記第１半導体層が露出する露出部を複数有し、該複数の露出部に前記第１電極が接続されている発光素子。
（２）上述した発光素子と、
表面に複数の配線を有する実装基板と、を有し、
前記発光素子において、前記第１の半導体積層体の第１電極と前記第２の半導体積層体の第２電極とが前記実装基板の配線によって接続され、前記第１の半導体積層体と前記第２の半導体積層体とが直列接続されている発光装置。
【発明の効果】
【０００７】
本発明によれば、輝度分布が均一な発光素子及びそれを用いた発光装置を実現することできる。
【図面の簡単な説明】
【０００８】
【図１Ａ】本発明の発光素子の一実施形態を表す概略平面図である。
【図１Ｂ】図１Ａの発光素子の１つの半導体積層体を示す拡大平面図である。
【図１Ｃ】図１ＢのＡ−Ａ’線断面図である。
【図１Ｄ】図１ＢのＢ−Ｂ’線断面図である。
【図１Ｅ】実装基板に搭載した本発明の発光素子の概略平面図である。
【発明を実施するための形態】
【０００９】
以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、下」、「右」、「左」及びそれらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。複数の図面に表れる同一符号は同一の部分又は部材を示す。発明を理解しやすくするために、実施形態を分けて説明するが、これらの実施形態はそれぞれ独立するものではなく、共有できるところは他の実施形態の説明を適用する。
【００１０】
〔発光素子〕
本発明の発光素子は、基板と、複数の半導体積層体と、複数の第１電極及び第２電極とを含む。
【００１１】
（基板）
基板は、絶縁性を有し、半導体層をエピタキシャル成長させることができるものであればよい。このような基板の材料としては、サファイア（Ａｌ２Ｏ３）、スピネル（ＭｇＡ１２Ｏ４）のような絶縁性基板等が挙げられる。なかでも、Ｃ面、Ａ面、Ｒ面、Ｍ面のいずれかを主面とする基板であることが好ましく、オリフラ面として、Ａ面又はＣ面を有する基板がより好ましい。特に、Ｃ面（０００１）を主面とし、オリフラ面をＡ面（１１−２０）とするサファイア基板であることがより好ましい。
【００１２】
基板は、平面視において、長尺な形状を有していることが好ましい。例えば、四角形、特に長方形又はこれに近似した形状などが挙げられる。
【００１３】
基板は、表面に複数の凸部又は凹凸を有するものが好ましい。例えば、凸部の構成辺となる一辺の長さは０．１μｍ〜５μｍ程度が挙げられる。凸部の相互の間隔は、１００μｍ〜２０μｍ程度が挙げられる。ここでの相互の間隔は、基板表面（凸部底面）において、隣接する凸部同士の最小の距離を指す。また、凸部の高さは、例えば、５ｎｍ程度以上、基板上に積層する半導体層の総厚さ以下であることが好ましい。光を十分に散乱又は回折することができるとともに、発光効率を確保するためである。凸部の形状は、円柱状、三角形、四角形、六角形等の多角形の柱状、円錐台、多角形錐台、加工上等の理由から、角に丸みを帯びているもの等、近似する形状、若干の変形形状が挙げられる。
【００１４】
このような基板の表面の凸部は、当該分野で公知の方法によって形成することができる。例えば、適当な形状のマスクパターンを用いて、後述するようなドライエッチング又はウェットエッチング等を行う方法が挙げられる。なかでも、ウェットエッチングが好ましい。この場合のエッチャントは、例えば、硫酸とリン酸との混酸、ＫＯＨ、ＮａＯＨ、リン酸、ピロ硫酸カリウム等が挙げられる。凸部の底面形状は、例えば、用いるマスクパターンの形状、エッチング方法及び条件を適宜調整して制御することができる。
【００１５】
（半導体積層体）
半導体積層体は、第１半導体層（例えば、ｎ型半導体層）、発光層及び第２半導体層（例えば、ｐ型半導体層）が基板上にこの順に積層されたものである。このような第１半導体層、発光層及び第２半導体層の種類、材料は特に限定されるものではなく、例えば、ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体等、種々の半導体が挙げられる。具体的には、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物系の半導体材料が挙げられ、ＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等を用いることができる。各層の膜厚及び層構造は、当該分野で公知のものを利用することができる。
【００１６】
半導体積層体は、１つの発光素子において、発光する機能を果たす複数、例えば、２以上の部位又は領域を有する。そのために、基板表面を露出する分離溝によって互いに分離されている。分離溝は、その底面において、上述したように、基板表面に凸部がある場合は、その少なくとも一部を露出していることが好ましい。従って、分離溝で囲まれた部位を１つの半導体積層体ということがある。
【００１７】
複数の半導体積層体は、平面視において行列方向に配列されていてもよいが、上述した長尺の基板の長手方向に沿って、行方向にのみ配列されていることが好ましい。本発明において行方向に配列するとは、最短接続によって直列接続が可能な方向に沿った配列を意味する。半導体積層体は、上述した配置を実現する限り、平面視における１つの半導体積層体の形状は特に限定されるものではない。例えば、四角形又はこれに近似する形状が好ましい。１つの半導体積層体の大きさは、発光素子の大きさによって、その上限を適宜調整することができる。具体的には、１つの発光素子の一辺の長さが、数百μｍから１０ｍｍ程度が挙げられる。この場合、１つの発光素子において、半導体積層体は、例えば、２〜１０個程度配列されることが例示される。
【００１８】
また、複数の半導体積層体は、その全てにおいて、発光層として機能する発光層の形状が同じ及び／又は面積が同じであることが好ましい。これによって、半導体積層体において発光面積を均一化して、発光素子の全体として、発光強度の均一化、輝度ムラ抑制を実現できる。
【００１９】
（分離溝）
半導体積層体をそれぞれ分離する分離溝の幅は、半導体積層体を電気的に分離することができる幅であればよく、特に半導体積層体間の輝度の低下が軽減される３〜１０μｍ程度の幅とすることが好ましい。分離溝の側面は、略垂直であってもよいが、テーパー状又は逆テーパー状等であってもよい。また、分離溝の幅は、部位によって変動していてもよいが、半導体積層体間で均一であることが好ましい。これによって、輝度ムラを抑制することができる。
このような分離溝によって、分離溝の延長方向の両側の略全体に発光層が配置される。これによって、各分離溝における輝度低下を軽減させることができる。
【００２０】
（露出部）
半導体積層体は、その一部領域において、第２半導体層及び発光層が膜厚方向の全てにわたって除去されており、第１半導体層が露出する露出部を有する。
露出部の形状、大きさ、位置は、意図する発光素子の大きさ、形状、接続状態等によって適宜設定することができるが、半導体積層体の縁部よりも内側に複数形成されていることが好ましい。
【００２１】
半導体積層体の縁部よりも内側に配置されている露出部は、後述する第１電極を第１半導体層と電気的に接続するために利用することができる。このような露出部は、平面視においてそれぞれが離間して配列されていることが好ましく、すべてが同じ形状、大きさであってもよいし、それぞれ又は一部が異なる形状、大きさであってもよい。特に、全ての半導体積層体において全てが同じ大きさ及び形状とすることによって、半導体積層体において発光面積の均一化、電流の供給量の均一化を実現することができる。その結果、発光素子の全体として、発光強度を均一化し、輝度ムラを抑制することができる。
また、各露出部の形状としては、平面視において円又は楕円、三角形、四角形、六角形等の多角形等が挙げられ、なかでも、円形が好ましい。各露出部の大きさは、半導体積層体の大きさ、求められる発光素子の出力、輝度等によって適宜調整することができ、例えば、直径（一辺）が数十〜数百μｍ程度の大きさであることが好ましい。別の観点から、直径が、半導体積層体の一片の１／２０〜１／５程度の大きさであることが好ましい。
【００２２】
露出部は、縁部の内側にランダムに配置されていてもよいが、均一に分布していることが好ましい。これによって、発光素子の輝度ムラを均一にすることができる。
ただし、露出部は、１つの半導体積層体の縁部よりも内側において、複数の半導体積層体の配列方向（例えば、上述したような行方向）に沿って一方に偏って分布していることが好ましい。また、１つの半導体積層体において、平面視、露出部の分布領域が、露出部の分布しない領域よりも広範であることが好ましい。言い換えると、平面視、１つの半導体積層体において、複数の露出部が一方に偏在して配列されており、露出部の偏在範囲が半導体積層体の平面積の半分以上を占める範囲、つまり、行方向の半分以上にわたる範囲、６０％以上にわたる範囲、７０％以上にわたる範囲、８０％以上にわたる範囲に分布されていることが好ましい。従って、１つの半導体積層体において、露出部が存在しない範囲が、行方向の半分未満の範囲、４０％未満の範囲、３０％未満の範囲、２０％未満の範囲に及ぶ。
このような露出部の偏在によって、後述する第１電極及び第２電極の発光素子における接続領域又は占有面積を画定することができ、つまり、第１電極の接続領域又は占有面積を第２電極のそれよりも大きくすることができる。そのため、第１半導体層に電流を均一に供給できる領域を広範にすることができ、発光素子の輝度ムラをさらに均一にすることができる。
【００２３】
露出部は、１つの半導体積層体の縁部の内部に配置されるものの合計面積が、１つの半導体積層体の平面積の３０％以下、２５％以下、２０％以下、１８％以下、１５％以下が好ましい。このような範囲とすることで、第１半導体層及び第２半導体層への電流供給のバランスを図ることができ、輝度ムラの均一化を確保することができる。
【００２４】
（第１電極及び第２電極）
半導体積層体は、それぞれ、第１半導体層と接続される第１電極と、第２半導体層と接続される第２電極とを有する。これらの第１電極及び第２電極は、半導体積層体の上面側（つまり、基板とは反対側）に配置されている。ここでの第１電極及び第２電極は、第１半導体層及び第２半導体層と直接接触しておらず、反射層等の他の機能を有する導電性を介して電気的に接続されていてもよい。
【００２５】
第１電極及び第２電極は、例えば、Ａｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ａｌ、Ｃｕ等の金属又はこれらの合金の単層膜又は積層膜によって形成することができる。具体的には、これら電極は、半導体層側からＴｉ／Ｒｈ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｒｈ／Ｐｔ／Ａｕ、Ｎｉ／Ｐｔ／Ａｕ、Ａｌ-Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ、Ａｌ-Ｓｉ-Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｒｈなどの積層膜によって形成することができる。膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。
【００２６】
（導電層）
第１電極又は第２電極がそれぞれ第１半導体層又は第２半導体層との間で介在して接続してもよい導電層としては、特に限定されないが、例えば、第１半導体層又は第２半導体層に接触する反射層が挙げられる。ただし、反射層は、第１半導体層及び第２半導体層の第１半導体層及び第２半導体層の双方に接続されていてもよいが、第２半導体層にのみ接続されることがより好ましい。
反射層としては、銀又は銀合金などを有する層が挙げられる。銀合金としては、当該分野で公知の材料のいずれを用いてもよい。反射層の厚みは、特に限定されるものではなく、発光素子から出射される光を効果的に反射することができる厚み、例えば、２０ｎｍ〜１μｍ程度が挙げられる。反射層の第１半導体層又は第２半導体層との接触面積は大きいほど好ましく、例えば、半導体積層体の平面積の５０％以上、６０％以上、７０％以上が挙げられる。
【００２７】
導電層として反射層を用いる場合には、銀のマイグレーションを防止するために、その上面（好ましくは、上面及び側面）を被覆する被覆電極を形成することが好ましい。
このような被覆電極としては、通常、電極材料として用いられている金属及び合金によって形成されるものであればよく、例えば、アルミニウム、銅、ニッケル等の金属を含有する単層又は積層層が挙げられる。なかでも、ＡｌＣｕ及びＡｌＣｕＳｉなどを用いることが好ましい。被覆電極の厚みは、効果的に銀のマイグレーションを防止するために、数百ｎｍ〜数μｍ程度が挙げられる。
【００２８】
第１電極及び第２電極の形状は特に限定されるものではないが、半導体積層体が、通常四角形であるため、これら電極も四角形であることが好ましい。
第１電極及び第２電極は、平面視、１つの半導体積層体において、上述した行方向に並行して交互に配置されていることが好ましい。これによって、隣接する半導体積層体においても、第１電極と第２電極とを交互に配置することができる。つまり、平面視、第１の半導体積層体における第１電極と、この第１の半導体積層体に隣接する第２の半導体積層体における第２電極とを、分離溝を挟んで（好ましくは、対向して）配置させることができる。このような配置によって、半導体積層体全体として輝度ムラを防止することができる。
【００２９】
第１電極は、上述した半導体積層体の縁部の内側に配置される露出部を通して電気的に接続される。この場合、複数の露出部に接続されることが好ましく、全ての露出部に接続されることがより好ましい。そして、これら複数又は全ての露出部を一体的に被覆するように接続されることが好ましい。従って、第１電極は、第１半導体層上のみならず、第２半導体層上にも配置される。この場合、露出部の側面（発光層及び第２半導体層の側面）から第２半導体層上に配置する絶縁膜を介して第２導電層上に配置される。このように、第１電極が露出部を一体的に被覆することにより、延伸して接続するための電極を設ける必要がなく、シート抵抗を低減することが可能となる。
ここでの絶縁膜は、特に限定されるものではなく当該分野で公知の材料を、電気的な絶縁性を確保し得る厚みで用いることが好ましい。
【００３０】
第２電極は、上述したように、第１半導体層の露出部が分布していない領域において、導電層を介して配置されることが好ましい。
従って、１つの半導体積層体において、第１電極は、平面視における面積が、第２電極の面積よりも広いことが好ましい。
【００３１】
第１電極及び第２電極と第１半導体層及び第２半導体層とのそれぞれの間に、両者の電気的な接続を阻害しない範囲で、ＤＢＲ（分布ブラッグ反射器）を配置してもよい。
ＤＢＲは、例えば、任意に酸化膜等からなる下地層の上に、低屈折率層と高屈折率層とからなる１組の誘電体を、複数組（例えば、２〜５）にわたって積層させた多層構造であり、所定の波長光を選択的に反射するものである。具体的には屈折率の異なる膜を１／４波長の厚みで交互に積層することにより、所定の波長を高効率に反射させることができる。材料として、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された少なくとも一種の酸化物または窒化物を含んで形成することができる。
ＤＢＲを酸化膜で形成する場合、低屈折率層を例えばＳｉＯ２、高屈折率層を例えばＮｂ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ｔａ２Ｏ５等とすることができる。具体的には、下地層側から順番に（Ｎｂ２Ｏ５／ＳｉＯ２）n、ｎは２〜５が挙げられる。ＤＢＲの総膜厚は０．２〜１μｍ程度が好ましい。
【００３２】
また、第１電極及び第２電極の表面には、後述するような実装基板の配線と接続するための接合部材がさらに配置されていてもよい。このような接合部材は、当該分野で公知の材料のいずれをも用いることができる。具体的には、共晶合金等が挙げられる。
この場合、接合部材は、第１半導体層の露出部と重なる領域を避けた位置に配置されることが好ましい。これによって、発光素子を実装基板に実装する場合に生じる衝撃等に起因するリーク等の防止を図ることができる。
【００３３】
半導体素子は、当該分野で公知の方法を利用して製造することができる。
【００３４】
〔発光装置〕
本発明の発光装置は、上述した発光素子と、実装基板とを含んで構成される。
また、この発光装置は、任意に、その側面、上面又は下面（基板側）に、反射性、透光性、遮光性等を有する樹脂、これらの樹脂に蛍光体、拡散材、着色剤等を含有した樹脂等を配置していてもよい。このような樹脂、蛍光体等は、当該分野で通常使用されているもののいずれをも利用することができる。
【００３５】
（実装基板）
実装基板は、例えば、ガラス、樹脂、セラミックス等からなる基材の表面に、任意に内部及び／又は裏面に、複数の配線を有する。
このような配線は、発光素子に電流を供給し得るものであればよく、当該分野で通常使用されている材料、厚み、形状等で形成されている。
また、配線は、部分的に、上述した発光素子の第１電極及び第２電極と接続するための実装用の接合部材が配置されていてもよい。この場合、上述したように、接合部材は、発光素子を実装基板に実装した場合に、第１半導体層の露出部と重なる領域を避けた位置に配置されることが好ましい。
【００３６】
配線は、正負一対のパターンと、これらとは独立して配置されたパターンとを有していることが好ましい。このような配線パターンによって、発光素子における第１の半導体積層体の第１電極と、第２の半導体積層体の第２電極とを接続することができる。
この配線パターンは、発光素子の第１の半導体積層体と第２の半導体積層体とが直列接続するように配置されていることが好ましい。これによって、分離溝の幅が狭い場合においても、実装基板によって、簡便かつ確実に直列接続を実現することができる。
つまり、正負一対のパターンが、発光素子の行方向に対応する方向において両端に配置され、それらの間で、行方向に沿って、例えば、第１の半導体積層体の第２電極と第２の半導体積層体の第１電極との双方に接続されるパターン、第２の半導体積層体の第２電極と第３の半導体積層体の第１電極との双方に接続されるパターン、・・・第（ｎ−１）の半導体積層体の第２電極と第ｎの半導体積層体の第１電極との双方に接続されるパターンが、配置されることが好ましい。
言い換えると、発光素子における１つの分離溝は、平面視において、配線における１つのパターンに少なくとも一部重なっている。１つの分離溝は、１つの配線パターンに全て重なって配置されていることが好ましい。これによって、分離溝での輝度の低下を配線によって補償することができ、光取り出し効果を向上させることが可能となる。その結果、より一層の輝度分布の均一化を図ることができる。
【００３７】
以下に、本発明に係る発光素子及びそれを用いた発光装置の実施例を図面に基づいて詳細に説明する。
実施形態１：発光素子
実施形態１の発光素子１０は、図１Ａに示すように、長尺なサファイア基板１１と、この上に形成された略長方形状を有する４つの半導体積層体１２ａ〜１２ｄと、半導体積層体１２ａ〜１２ｄにそれぞれ接続された第１電極１９及び第２電極２０を有する。
半導体積層体１２ａ〜１２ｄは、その短辺側が互いに分離溝１３を介して対向するように、サファイア基板１１の長手方向（図１Ａ中、Ｘ方向）に配列されている。分離溝１３は、半導体積層体が完全に除去され、サファイア基板１１の表面の一部が露出する。分離溝１３は全長にわたって一定の幅が好ましく、例えば約１０μｍ程度、より好ましくは約５μｍ程度の幅を有する。
【００３８】
この発光素子１０は、図１Ｃ及び図１Ｄに示すように、半導体積層体側の表面に複数の凸部を有するサファイア基板１１用いて形成されており、分離溝１３の底部にはサファイア基板１１の凸部が露出している。凸部は、正三角形の各辺が外側に凸となる丸みを帯びた底面形状を有し、一辺の長さＬが約３μｍ、凸部間の距離が約１〜２．５μｍ、高さＨが約１μｍで配置されている。
１つの半導体積層体１２ａは、サファイア基板１１上に、第１半導体層１４としてｎ型半導体層、発光層１５、第２半導体層１６としてｐ型半導体層がこの順に積層されて構成されている。
なお、図１Ｃ及び図１Ｄでは、後述する実装基板の配線との関係を分かりやすくするために、これら断面図においてのみ、実装基板２４及びその配線２３を図示している。
【００３９】
半導体積層体１２ａは、ｐ型半導体層１６及び発光層１５の一部が除去されてｎ型半導体層１４が露出した露出部を有している。この露出部は、各半導体積層体１２ａ〜１２ｄの全周囲をそれぞれ囲むように配置されている。
さらに、半導体積層体１２ａの縁部よりも内側には、平面視で略円形状（直径：約７０μｍ）の露出部１７を複数有し、それぞれが離間して配置されている。この露出部１７は、１つの半導体積層体１２ａの一端から略８０％程度の領域に偏って、均一（ピッチ：約２５０μｍ）に分布している。
【００４０】
このような半導体積層体１２ａでは、その表面にＳｉＯ２からなる絶縁膜１８（厚み：約０．５μｍ）が被覆されている。この絶縁膜１８は、露出部１７の側面及び一部その底面（第１半導体層１４上面）に及んで配置されているが、この露出部１７の第１半導体層１４上面を露出する複数の貫通孔１８ａと、第２半導体層１６上面を露出する１つの貫通孔１８ｂとを有している。
【００４１】
第１電極１９は、例えば、半導体層側からＡｌ-Ｓｉ-Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ（厚み：３５０ｎｍ／３００ｎｍ／５０ｎｍ／４５０ｎｍ）によって形成されている。
第１電極１９は、露出部１７に及ぶ貫通孔１８ａを通して、これら全ての露出部１７に接続されている。そして、第１電極１９は、全ての露出部１７と、これらの露出部１７が偏って配置された領域（１つの半導体積層体１２の一端から略８０％程度の領域）に配置される第２半導体層１６の上面とを一体的に被覆するように配置されている。つまり、第１電極１９は、Ｘ方向に長尺な略長方形状で形成されており、Ｘ方向に直交する方向においては、半導体積層体１２ａの幅より若干小さい幅（半導体積層体１２ａの幅の９０〜１００％）で配置されている。
【００４２】
第２電極２０は、例えば、半導体層側からＡｌ-Ｓｉ-Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ（３５０ｎｍ／３００ｎｍ／５０ｎｍ／４５０ｎｍ）によって形成されている。
第２電極２０で被覆された第２半導体層１６上の略全面に銀からなる反射層２１（厚み：約０．５μｍ）と、この反射層２１の側面及び上面を被覆する被覆電極２２（材料：Ａｌ-Ｃｕ合金、厚み：約２μｍ）が配置されている。また、第１電極１９で被覆された第２半導体層１６上のほぼ全面にも、同様に、反射層２１と被覆電極２２とが配置されている。このような反射層２１によって、発光層から出射される光の取り出し効率を向上させることができる。また、被覆電極２２によって、銀のマイグレーションを効果的に用いることができる。
第２電極２０は、最小限の距離で第１電極１９と離間され（離間距離：約２５μｍ）かつ隣接するように、略四角形の形状で、Ｘ方向に配置されている。
第２電極２０は、Ｘ方向に直交する方向に長尺な略長方形状で形成されており、Ｘ方向に直交する方向においては、半導体積層体１２ａの幅より若干小さい幅（半導体積層体１２ａの幅の９０〜１００％）で配置されている。
この発光素子１０の第１電極１９と第２電極２０との面積比は、例えば、８０：２０である。
【００４３】
このような発光素子１０は、半導体積層体１２ｄにおける第１電極１９と、半導体積層体１２ｃにおける第２電極２０とが、分離溝１３を挟んで対向して配置されており、半導体積層体１２ｃにおける第１電極１９と、半導体積層体１２ｂにおける第２電極２０とが、分離溝１３を挟んで対向して配置されており、半導体積層体１２ｂにおける第１電極１９と、半導体積層体１２ａにおける第２電極２０とが、分離溝１３を挟んで対向して配置されている。
【００４４】
この発光素子１０では、第１電極１９及び第２電極２０の表面に、実装基板２４と接続するための接合部材２５を有していてもよい。この場合、接合部材２５は、第１電極１９上においては、平面視で複数の露出部１７とは重ならない位置に配置されている。
これによって、発光素子を実装基板に実装する場合に生じる衝撃等に起因するリーク等の防止を図ることができる。
【００４５】
この発光素子１０では、半導体積層体間に分離溝を極細く設けるのみで素子分離を行うことができるため、輝度の低い部分を生じさせることなく、発光素子全面において輝度分布を均一にすることができる。
また、分離溝の延長方向の両側の略全体に発光層が配置されるために、各分離溝における輝度低下を軽減させることができ、発光素子全面においてより一層、輝度分布を均一にすることができる。
【００４６】
このような発光素子は、以下の方法で製造することができる。
まず、サファイア基板を準備し、その表面に第１半導体層、発光層及び第２半導体層の積層体を形成する。
得られた第２半導体層上の所望の領域に、所定のパターンを有する反射層として銀膜を形成し、その後、この反射層の全表面を被覆する被覆電極を形成する。
続いて、第１半導体層を露出するための所定形状の開口を有するマスクを形成し、そのマスクを利用して、第２半導体層、活性層、さらに第１半導体層の膜厚方向の一部をエッチング除去し、露出部を形成する。
さらに、別のマスクを利用して、得られた積層体を素子分離するために、サファイア基板を露出する分離溝を形成する。
その後、得られた積層体の全表面に絶縁膜を形成する。そして、電極との接続を意図するこの絶縁膜の所定の領域に、半導体層又は被覆電極の表面に至る貫通孔を形成する。
次いで、貫通孔を含む絶縁膜上に、電極材料を積層し、所定形状にパターニングすることにより、第１半導体層の全露出部に接続される一体的な第１電極と、被覆電極に接続される第２電極とを形成する。
【００４７】
実施形態２：発光装置
この発光装置は、図１Ｃ、図１Ｄ及び図１Ｅに示したように、実施形態１の発光素子１０と、表面に配線２３を有する実装基板２４とを備える。
配線２３は、正負一対のパターン２３ａと、これらとは独立して配置された３つのパターン２３ｂ、２３ｃ、２３ｄとを有している。これらの配線２３のパターンのうち、正負一対のパターン２３ａが、発光素子１０の両端に配置され、それらの間に３つのパターン２３ｂ、２３ｃ、２３ｄがそれぞれ配置している。これら配線２３の３つのパターンは、半導体積層体１２ｃ第２電極２０と半導体積層体１２ｄの第１電極１９との双方に接続されるパターン２３ｄ、半導体積層体１２ｂの第２電極２０と半導体積層体１２ｃの第１電極１９との双方に接続されるパターン２３ｃ、半導体積層体１２ａの第２電極２０と半導体積層体１２ｂの第１電極１９との双方に接続されるパターン２３ｂとして配置されている。
つまり、これらの配線２３のパターンは、発光素子の第１の半導体積層体と第２の半導体積層体とが直列接続するように配置されている。
これによって、分離溝の幅が狭い場合においても、実装基板によって、簡便かつ確実に直列接続を実現することができる。
【００４８】
そして、発光素子１０における１つの分離溝１３は、平面視において、配線２３における１つのパターンに全て重なって配置されている。
これによって、分離溝での輝度の低下を配線によって補償することができ、光取り出し効果を向上させることが可能となる。その結果、より一層の輝度分布の均一化を図ることができる。
【００４９】
発光素子１０の第１電極１９及び第２電極２０は、接合部材２５を介して、実装基板２４の配線２３と接続されている。
この場合、接合部材２５は、発光素子１０側ではなく、実装基板２４の配線２３側に形成されたものであってもよい。そして、接合部材２５は、第１電極１９上においては、複数の露出部１７とは重ならない位置に配置されている。
これによって、発光素子を実装基板に実装する場合に生じる衝撃等に起因するリーク等の防止を図ることができる。
【００５０】
このような発光装置では、発光素子をフリップチップ実装にて複数配列するのとは異なり、各発光素子間を詰めて配置して実装することができるため、製造工程上の制約を受けることなく、輝度分布が均一な発光装置を得ることができる。
【産業上の利用可能性】
【００５１】
本発明の発光素子は、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶のバックライト用光源、センサー用光源、信号機、車載部品、看板用チャンネルレター等、種々の光源に使用することができる。
【符号の説明】
【００５２】
１０  発光素子
１１  サファイア基板
１２ａ〜１２ｄ  半導体積層体
１３  分離溝
１４  第１半導体層（ｎ層）
１５  発光層
１６  第２半導体層（ｐ層）
１７  露出部
１８  絶縁膜
１８ａ、１８ｂ  貫通孔
１９  第１電極
２０  第２電極
２１  反射層
２２  被覆電極
２３  配線
２３ａ  正負一対のパターン
２３ｂ、ｃ、ｄ  パターン
２４  実装基板
２５  接合部材
【図１Ａ】
2014207267.tif 000003
【図１Ｂ】
2014207267.tif 000004
【図１Ｃ】
2014207267.tif 000005
【図１Ｄ】
2014207267.tif 000006
【図１Ｅ】
2014207267.tif 000007