(57)【要約】【課題】チップ部品の実装構造では、パターン配線とＶＩＡが基板上においてチップ部品の外側の領域に配置されているとこの領域は部品の実装には使用できない。したがって、この実装構造は高密度な部品実装には適さない。【解決手段】本発明に係る基板上に実装されるチップ部品の実装構造は基板に形成されたビアと、該ビアに接続し前記基板上に形成された配線電極と、該配線電極に接続する前記チップ部品を備え、前記ビアおよび配線電極は１個の前記チップ部品または直列に接続された複数の前記チップ部品の最大幅の範囲内に形成される。【選択図】      図１
2014170817.tif 000002
【特許請求の範囲】
【請求項１】
基板上に実装されるチップ部品の実装構造であって、基板に形成されたビアと、該ビアに接続し前記基板上に形成された配線電極と、該配線電極に接続する前記チップ部品を備え、前記ビアおよび配線電極は１個の前記チップ部品または直列に接続された複数の前記チップ部品の最大幅の範囲内に形成されることを特徴とするチップ部品の実装構造。
【請求項２】
前記チップ部品はほぼ立方体または直方体であることを特徴とする請求項１に記載のチップ部品の実装構造。
【請求項３】
前記チップ部品はほぼ立方体または直方体であって、前記配線電極に接続される前記チップ部品の下面に対して垂直な方向のエッジ部のうち少なくとも１つのエッジ部に相当する部分に前記チップ部品の上面から下面まで切り欠きが形成されていることを特徴とする請求項１に記載のチップ部品の実装構造。
【請求項４】
前記配線電極と接続する前記チップ部品の電極は前記チップ部品の最大幅の両端部の近傍に形成されることを特徴とする請求項１から３のいずれかに記載のチップ部品の実装構造。
【請求項５】
前記チップ部品が前記基板に対向する面はほぼ四角形であって、該四角形の面の一辺の両端部のエッジ部近傍にそれぞれチップ部品電極が形成されていることを特徴とする請求項１、２のいずれかに記載のチップ部品の実装構造。
【請求項６】
前記切り欠き部を有する２つ以上の前記チップ部品であって、それぞれの前記チップ部品の切り欠き部近傍に形成された前記チップ部品電極同士が前記基板上に形成された配線電極を介して接続されていることを特徴とする請求項３に記載のチップ部品の実装構造。
【請求項７】
前記チップ部品の電極は、前記チップ部品が前記基板と対向する面に形成されることを特徴とする請求項１から６のいずれかに記載のチップ部品の実装構造。
【請求項８】
基板に実装されるチップ部品において、前記チップ部品はほぼ立方体または直方体であって、前記基板に接続される前記チップ部品の下面に対して垂直な方向のエッジ部のうち少なくとも１つのエッジ部に相当する部分に前記チップ部品の上面から下面まで切り欠きが形成されていることを特徴とするチップ部品。
【請求項９】
前記チップ部品の電極は、前記チップ部品が前記基板と対向する面に形成されることを特徴とする請求項８に記載のチップ部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に実装されるチップ部品の実装構造およびチップ部品に関する。
【背景技術】
【０００２】
プリント基板の高密度実装化のため、プリント基板に実装する部品とプリント基板の配線を効率良く配置することが求められている。特にチップ部品はプリント基板に数多く実装されるので、チップ部品とその配線を最適に配置することは高密度実装を実現するために重要である。
【０００３】
図面を用いて、現在行われているプリント基板に実装する部品と配線の配置例を詳細に説明する。図８は、プリント基板に実装したチップ部品の配置の一例を示す平面図である。図８に示すチップ部品の実装構造は以下のとおりである。
【０００４】
まず、プリント基板８０７上に２つのチップ部品８０１が直列に配置されている。チップ部品８０１は、チップ本体８０２とチップ本体８０２の両端部の表面に形成された電極８０３とを備える。プリント基板８０７はパターン配線８０４と、プリント基板の上層と下層の配線を電気的につなぐＶＩＡ（ビア）８０５とを備える。ここでパターン配線８０４は直列に配置されたチップ部品の外側へ伸びるように配置されている。またＶＩＡ８０５はさらにその外側に配置されている。チップ部品の電極８０３は、図示していない半田を介して該チップ部品の外側へ伸びるパターン配線８０４と接続している。
【０００５】
一方プリント基板の高密度実装技術としては、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の裏面で用いられるＰＡＤ  ｏｎ  ＶＩＡ（パッド  オン  ビア）の手法がある。図９は、プリント基板のＰＡＤ  ｏｎ  ＶＩＡに実装したチップ部品の配置の一例を示す平面図である。
【０００６】
図９に示すように、プリント基板８０７はＰＡＤ  ｏｎ  ＶＩＡ９０６を備え、チップ部品８０１はチップ本体８０２とチップ本体の両端部の表面に電極８０３とを備える。チップ部品の電極８０３はＰＡＤ  ｏｎ  ＶＩＡ９０６と重なるように配置される。チップ部品の電極８０３は、図示していない半田を介してＰＡＤ  ｏｎ  ＶＩＡ９０６と接続している。ＰＡＤ  ｏｎ  ＶＩＡ９０６の製造方法は、ＶＩＡ加工後、ＶＩＡ内に導電体を形成し、そのＶＩＡ内を樹脂で塞ぎ、このＶＩＡの上にＰＡＤを設けている。仮にＶＩＡが空洞の状態でリフローを行い、ＰＡＤとチップ部品の電極を接続するとき、溶解した半田が空洞を通じて漏れ出し、電極とＰＡＤの間の半田量が不足する可能性がある。
【０００７】
ＰＡＤ  ｏｎ  ＶＩＡ９０６は、チップ部品の電極８０３と接続するパターン配線が不要で、かつ電極８０３と重なるように配置しているため、プリント基板の表面を占有する面積はチップ部品８０１の面積のみとなる。即ちプリント基板上の実装密度を向上させることができる。
【０００８】
高密度実装を可能とするチップ部品の技術が特許文献１（特開平０７−１４７２０１号公報）に開示されている。この技術は、チップ部品の巾よりもチップ部品の電極の巾を狭くすることにより、電極がチップ部品の側面に達しない。このため、隣接するチップ部品の間隔を離す必要がなく、部品の実装密度が高くなる。
【０００９】
その他、チップ部品に関する公報は、特許文献２（特開平１０−３２１４５４号公報）、特許文献３（特開平０５−０２９１５１号公報）に開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平０７−１４７２０１号公報
【特許文献２】特開平１０−３２１４５４号公報
【特許文献３】特開平０５−０２９１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記図８に示されたチップ部品の実装構造では、チップ部品の電極と接続するパターン配線とＶＩＡは基板上においてチップ部品の外側に配置されている。このパターン配線とＶＩＡが配置される領域は部品の実装には使用できない領域である。したがって、この実装構造は高密度な部品実装には適さない。
【００１２】
また、実装密度を向上させるＰＡＤ  ｏｎ  ＶＩＡの手法を用いる場合、プリント基板にＶＩＡを形成した後、ＶＩＡ内の空洞部を塞ぐ工程が必要になるのでコストアップにつながる。
【００１３】
本発明の目的は、この課題を解決したチップ部品の実装構造およびチップ部品を提供することにある。
【課題を解決するための手段】
【００１４】
本発明は、基板上に実装されるチップ部品の実装構造であって、基板に形成されたビアと、該ビアに接続し前記基板上に形成された配線電極と、該配線電極に接続する前記チップ部品を備え、前記ビアおよび配線電極は１個の前記チップ部品または直列に接続された複数の前記チップ部品の最大幅の範囲内に形成されることを特徴とする。
【００１５】
本発明は、基板に実装されるチップ部品において、前記チップ部品はほぼ立方体または直方体であって、前記基板に接続される前記チップ部品の下面に対して垂直な方向のエッジ部のうち少なくとも１つのエッジ部に相当する部分に前記チップ部品の上面から下面まで切り欠きが形成されていることを特徴とする。
【発明の効果】
【００１６】
本発明の基板上に実装されるチップ部品の実装構造およびチップ部品は、基板にチップ部品を高密度に配置することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【図２】図１のチップ部品の実装構造のＡ−Ａ断面図である。
【図３】本発明の第１の実施形態における基板上に実装されるチップ部品を直列に２つ配置した実装構造の一例を示す平面図である。
【図４】本発明の本発明の第２の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【図５】本発明の本発明の第３の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【図６】本発明の本発明の第４の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【図７】本発明の本発明の第５の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【図８】背景技術におけるプリント基板に実装したチップ部品の配置の一例を示す平面図である。
【図９】背景技術におけるプリント基板のＰＡＤ  ｏｎ  ＶＩＡに実装したチップ部品の配置の一例を示す平面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について図面を参照して詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【００１９】
図１に示すように、第１の実施形態における基板上に実装されるチップ部品の実装構造は、プリント基板１０７に形成されたＶＩＡ（ビア）１０５と、そのＶＩＡ１０５に接続するパターン配線１０４と、パターン配線１０４上に実装されたチップ部品１０１とを備える。チップ部品１０１は、チップ本体１０２と、チップ本体１０２の両端部の表面に電極１０３とを備える。
【００２０】
チップ本体１０２は、図１のように平面図を見た状態で、ほぼ直方体のチップ本体の左下と右下のエッジ部に相当する部分が切り欠き状になっている。チップ本体の長さ方向の両端部の表面に電極１０３が形成されている。
【００２１】
パターン配線１０４とＶＩＡ１０５は、チップ本体の最大幅の範囲内に収まるように、チップ本体の切り欠き部分に配置される。
【００２２】
図２は、図１のチップ部品の実装構造のＡ−Ａ断面図である。
【００２３】
図２に示すように、プリント基板１０７は、プリント基板の上層と下層の配線を電気的につなぐための空洞を持ったＶＩＡ１０５と、パターン配線１０４を備えており、チップ部品１０１を実装している。チップ部品の電極１０３は、少なくともプリント基板１０７と対向する面に形成されており、図示していない半田を介してパターン配線１０４と接続している。電極はチップ本体の両端部近傍において、基板に垂直な面、チップ本体の上面にも形成され得る。
【００２４】
図３は、本発明の第１の実施形態における基板上に実装されるチップ部品を直列に２つ配置した実装構造の一例を示す平面図である。
【００２５】
図３に示すように、切り欠きを有する２つのチップ部品１０１は、それぞれの切り欠き部近傍に配置された電極１０３同士を、図示していない半田と２つのチップ部品の間にあるパターン配線１０４とを介して、直列に接続されている。
【００２６】
２つのチップ部品の他方の電極は、図示していない半田を介して、ＶＩＡ１０５に繋がっているパターン配線１０４と接続している。
【００２７】
パターン配線１０４とＶＩＡ１０５は、チップ本体の最大幅の範囲内に収まるように、チップ本体の切り欠き部分に配置される。
【００２８】
以上説明したように、本発明の基板上に実装されるチップ部品の実装構造は、パターン配線とＶＩＡを、チップ本体の最大幅の範囲内に収まるように、かつチップ本体の切り欠き部分に配置することにより、基板に実装するチップ部品と基板の配線およびＶＩＡ（ビア）を効率良く配置することができる。
【００２９】
更に、本発明のチップ部品は、チップ部品を直列に２つ配列したとき、それぞれの切り欠き部近傍に電極同士を配置することにより、２つのチップ部品の間隔を縮めて配置することができる。
（第２の実施形態）
図４は、本発明の本発明の第２の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【００３０】
図４に示すように、チップ部品４０１は、チップ本体４０２と、チップ本体４０２の両端部の表面に電極４０３とを備える。チップ本体４０２は、チップ本体の左下と右上のエッジ部に相当する部分に切り欠きを備えている。チップ本体の両端部の表面にある電極４０３は、チップ本体の左上と右下に形成されている。
【００３１】
第２の実施形態において、チップ部品の電極とパターン配線、ＶＩＡとの接続構造は第１の実施形態と同様の構成を有する。
【００３２】
以上説明したように、本発明の基板上に実装されるチップ部品の実装構造は、パターン配線とＶＩＡを、チップ本体の最大幅の範囲内に収まるように、かつチップ本体の切り欠き部分に配置することにより、基板に実装するチップ部品と基板の配線およびＶＩＡ（ビア）を効率良く配置することができる。
（第３の実施形態）
図５は、本発明の本発明の第３の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【００３３】
図５に示すように、チップ部品５０１は、チップ本体５０２と、チップ本体５０２の両端部のエッジ部近傍の表面に電極５０３とを備える。チップ本体５０２は、切り欠きが無いほぼ直方体の形状である。チップ本体の端部の表面にある電極５０３は、チップ本体の左上と右上のエッジ部近傍に形成されている。
【００３４】
パターン配線１０４とＶＩＡ１０５は、チップ本体の最大幅の範囲内に収まるように、チップ本体と対向して配置される。
【００３５】
チップ部品の電極５０３は、図示しない半田を介してパターン配線１０４と接続している。
【００３６】
以上説明したように、本発明の基板上に実装されるチップ部品の実装構造は、パターン配線とＶＩＡを、チップ本体の最大幅の範囲内に収まるように、チップ本体と対向して配置することにより、基板に実装するチップ部品は高密度に配置することができる。この場合ＶＩＡ１０５内の空洞を樹脂などで埋める必要がないので、コストアップにならない。
（第４の実施形態）
図６は、本発明の本発明の第４の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【００３７】
図６に示すように、チップ部品６０１は、チップ本体６０２と、チップ本体６０２の両端部のエッジ部近傍の表面に電極６０３とを備える。チップ本体６０２は、切り欠きが無いほぼ直方体の形状である。チップ本体の端部の表面にある電極６０３は、チップ本体の左上と右下のエッジ部近傍に形成されている。
【００３８】
第４の実施形態において、チップ本体はエッジ部に切り欠きが無いほぼ直方体であって、かつ電極は、チップ本体の左上と右下のエッジ部近傍に形成されている。その他は第１の実施形態と同様の構成を有する。
【００３９】
パターン配線１０４とＶＩＡ１０５は、チップ本体の最大幅の範囲内に収まるように、チップ本体と対向して配置される。
【００４０】
チップ部品の電極６０３は、図示しない半田を介してパターン配線１０４と接続している。
【００４１】
以上説明したように、本発明の基板上に実装されるチップ部品の実装構造は、パターン配線とＶＩＡを、チップ本体の最大幅の範囲内に収まるように、チップ本体と対向して配置することにより、基板に実装するチップ部品を高密度に配置することができる。ＶＩＡの空洞を樹脂で埋める必要がないので、コストアップにならない。
（第５の実施形態）
図７は、本発明の本発明の第５の実施形態における基板上に実装されるチップ部品の実装構造の一例を示す平面図である。
【００４２】
図７に示すように、チップ部品７０１は、チップ本体７０２と、チップ本体７０２の端部の表面に電極７０３とを備える。チップ本体７０２は、切り欠きが無いほぼ直方体の形状である。チップ本体の端部の表面にある電極７０３は、「コ」の字の形状となっていて、チップ本体の両端部に形成されている。
【００４３】
第５の実施形態において、電極の接続構成は第１の実施形態と同様の構成を有する。
【００４４】
パターン配線１０４とＶＩＡ１０５は、チップ本体の最大幅の範囲内に収まるように、チップ本体と対向して配置される。
【００４５】
チップ部品の電極７０３は、図示しない半田を介してパターン配線１０４と接続している。
【００４６】
以上説明したように、本発明の基板上に実装されるチップ部品の実装構造は、パターン配線とＶＩＡを、チップ本体の最大幅の範囲内に収まるように、チップ本体と対向して配置することにより、基板に実装するチップ部品を高密度に配置することができる。ＶＩＡの空洞を樹脂で埋める必要がないので、コストアップにならない。
【００４７】
尚、本願発明は、上述の実施形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。
【符号の説明】
【００４８】
１０１、４０１、５０１、６０１、７０１、８０１    チップ部品
１０２、４０２、５０２、６０２、７０２、８０２    チップ本体
１０３、４０３、５０３、６０３、７０３、８０３    電極
１０４、８０４    パターン配線
１０５、８０５    ＶＩＡ
１０７、８０７    プリント基板
９０６    ＰＡＤ  ｏｎ  ＶＩＡ
【図１】
2014170817.tif 000003
【図２】
2014170817.tif 000004
【図３】
2014170817.tif 000005
【図４】
2014170817.tif 000006
【図５】
2014170817.tif 000007
【図６】
2014170817.tif 000008
【図７】
2014170817.tif 000009
【図８】
2014170817.tif 000010
【図９】
2014170817.tif 000011