(57)【要約】【課題】プレス・焼成して形成される多層配線基板の電子部品の実装性の向上を図ることを目的とする。【解決手段】多層配線基板２は、複数の絶縁層が積層されてなり、電子部品３ａが実装される積層体５と、積層体５の一方の主面５ａに設けられた電子部品３ａとの接続用の複数の接続端子４と、積層体５の他方の主面５ｂに設けられた複数の裏面電極６ａ〜６ｃとを備え、各接続端子４それぞれは、平面視において各裏面電極６ａ〜６ｃのうちのいずれかに重なるように配置されている。【選択図】図１
2014207346.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層されてなり、電子部品が実装される積層体と、
前記積層体の一方の主面に設けられた前記電子部品との接続用の複数の接続端子と、
前記積層体の他方の主面に設けられた複数の裏面電極とを備え、
前記各接続端子それぞれは、平面視において前記各裏面電極のうちのいずれかに重なるように配置されている
ことを特徴とする多層配線基板。
【請求項２】
前記積層体の内部であって、前記各絶縁層のうちの少なくとも１つの絶縁層に設けられた面内導体をさらに備え、
前記各裏面電極それぞれの厚みが、前記面内導体の厚みよりも厚く形成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
平面視において、前記面内導体が前記各接続端子の全てと重なるように配置されていることを特徴とする請求項２に記載の多層配線基板。
【請求項４】
前記面内導体は、複数がいくつかの前記絶縁層に設けられ、
前記各面内導体のうちのいくつかは、平面視で前記各接続端子の少なくとも１つに重なる部分を有し、
前記各面内導体の前記接続端子に重なるそれぞれの領域における積層方向の配線密度が、略同一であることを特徴とする請求項２または３に記載の多層配線基板。
【請求項５】
平面視で前記各接続端子に重なる位置に配置された前記裏面電極が、グランド電極、または、他のいずれの電極にも接続されないダミー電極であることを特徴とする請求項１ないし４のいずれかに記載の多層配線基板。
【請求項６】
前記各接続端子の全てが、前記各裏面電極のうちの１つに平面視で重なる位置に配置されていることを特徴とする請求項１ないし５のいずれかに記載の多層配線基板。
【請求項７】
前記各接続端子は、複数の前記電子部品が前記一方の主面に実装されるように設けられていることを特徴とする請求項１ないし６のいずれかに記載の多層配線基板。
【請求項８】
請求項１ないし７のいずれかに記載の多層配線基板を備えるモジュールであって、
前記多層配線基板の前記積層体の前記各接続端子のうちのいずれかに、前記電子部品の複数の外部端子が対応して設けられ、
前記電子部品の前記各外部端子それぞれが、対応する前記接続端子に直接接続されていることを特徴とするモジュール。
【請求項９】
前記積層体の前記一方の主面における平面視で前記各裏面電極のいずれとも重ならない領域に実装され、前記電子部品の積層方向における高さよりも高い他の電子部品をさらに備えることを特徴とする請求項８に記載のモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の絶縁層がプレス・焼成されてなる多層配線基板およびこの多層配線基板を備えるモジュールに関する。
【背景技術】
【０００２】
従来より、図５に示すように、多層基板１０１の一方主面に高周波スイッチ１０２がフリップチップ実装された高周波スイッチモジュール１００が知られている（特許文献１参照）。この場合、多層基板１０１は、誘電体セラミックと配線電極１０３とが交互に積層されたセラミック多層基板であり、その一方主面（上面）には、高周波スイッチ１０２の各種端子と接続される複数の実装電極１０４が形成されるとともに、他方主面（下面）には、外部の回路基板の電極に接続される複数の外部電極１０５が形成される。また、実装電極１０４と配線電極１０３との接続や配線電極１０３と外部電極との接続を行うための複数のビア導体１０６も多層基板１０１の内部に設けられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開２０１０−１４３４７１号（段落００３０〜００３２、図４等参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、一般的に、セラミック多層基板は以下のようにして製造される。まず、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーがシート化されたセラミックグリーンシートを複数枚用意し、各セラミックグリーンシートそれぞれにおいて、所定位置に、レーザー加工などによりビアホールを形成し、該ビアホールにＡｇやＣｕなどを含む導体ペーストを充填して、層間接続用のビア導体を形成するとともに、導体ペーストによる印刷により種々の電極パターンを形成する。その後、各セラミックグリーンシートを積層して、この積層体を所定圧および所定温度でプレス・焼成することによりセラミック多層基板を製造する。
【０００５】
このような方法により、従来の高周波スイッチモジュール１００の多層基板１０１を形成した場合、多層基板１０１の一方主面における平面視で外部電極１０５に重なる部分が、外部電極１０５の厚みに応じて盛り上がり、これにより、他方主面の外部電極が形成されている部分と形成されていない部分とで、一方主面に積層方向における高低差（段差）が生じることがある。
【０００６】
このような場合、一方主面の上記した高低差のある部分を含む領域に高周波スイッチ１０２をフリップチップ実装すると、その領域に形成された各内部電極１０４の高低差により、一部の内部電極１０４とこれに対応する高周波スイッチ１０２の端子との間で半田の濡れ不良が発生したり、高周波スイッチ１０２が傾いて位置ずれしたりする等の実装不良が生じるおそれがある。
【０００７】
本発明は、上記した課題に鑑みてなされたものであり、プレス・焼成して製造される多層配線基板の電子部品の実装性の向上を図ることを目的とする。
【課題を解決するための手段】
【０００８】
上記した目的を達成するために、本発明の多層配線基板は、複数の絶縁層が積層されてなり、電子部品が実装される積層体と、前記積層体の一方の主面に設けられた前記電子部品との接続用の複数の接続端子と、前記積層体の他方の主面に設けられた複数の裏面電極とを備え、前記各接続端子それぞれは、平面視において前記各裏面電極のうちのいずれかに重なるように配置されていることを特徴としている。
【０００９】
このように、電子部品と接続するための各接続端子それぞれを、平面視において各裏面電極のうちのいずれかに重なるように配置することで、積層体をプレスした際に一方の主面内において高低差（段差）が生じた場合であっても、各接続端子の全てが、一方の主面における各裏面電極により盛り上がる領域に配置されることになる。すなわち、各接続端子が、積層体の一方の主面の段差の高所領域と低所領域とに分かれて配置されることがなく、それぞれの高さが一様になるため、各接続端子が積層体の一方の主面の段差の高所領域と低所領域とに分かれて配置されることに起因する電子部品の実装不良の低減を図ることができる。
【００１０】
また、前記積層体の内部であって、前記各絶縁層のうちの少なくとも１つの絶縁層に設けられた面内導体をさらに備え、前記各裏面電極それぞれの厚みが、前記面内導体の厚みよりも厚く形成されていてもよい。
【００１１】
各裏面電極を外部との接続用の電極として利用する場合、それらの厚みを薄くすると外部との接続強度が低下することが考えられるが、各裏面電極それぞれの厚みを面内導体の厚みよりも厚く形成することで、各裏面電極の厚みが面内導体よりも薄い場合と比較して、多層配線基板の外部との接続強度が向上する。また、各裏面電極の厚みを厚くすると、それに応じて積層体の一方の主面における平面視で各裏面電極に重なる領域の盛り上がり量（積層方向の高さ）が多くなり、上記したような電子部品の実装不良のリスクが高くなるが、各接続端子それぞれは平面視において各裏面電極のうちのいずれかに重なるように配置されているため、外部との接続強度を向上しつつ、電子部品の実装不良の低減を図ることができる。
【００１２】
また、平面視において、前記面内導体が前記各接続端子の全てと重なるように配置されていてもよい。このようにすることで、積層体をプレスしたときに生じる一方の主面の平面視で各裏面電極に重なる領域の盛り上がり量のばらつきを抑えることができるため、さらに電子部品の実装性が向上する。また、面内導体をグランド電極として設け、多層配線基板に電子部品を実装すると、電子部品の直下にグランド電極が配置されることになるため、電子部品とグランド電極を接続する配線電極の長さを短くすることができる。したがって、寄生インダクタンスが減少してグランドの強化を図ることができるとともに、スプリアス特性の向上を図ることができる。さらに、当該グランド電極により電子部品のアイソレーション特性の向上を図ることもできる。
【００１３】
また、前記面内導体は、複数がいくつかの前記絶縁層に設けられ、前記各面内導体のうちのいくつかは、平面視で前記各接続端子の少なくとも１つに重なる部分を有し、前記各面内導体の前記接続端子に重なるそれぞれの領域における積層方向の配線密度が、略同一であってもよい。
【００１４】
面内導体と絶縁層（積層体）とで熱収縮率が異なる場合、積層方向における面内導体の配線密度のばらつきが、積層体内の厚みのばらつきとなってあらわれ、これにより、積層体の一方の主面の平坦性が低下する。したがって、面内導体の接続端子に重なるそれぞれの領域における積層方向の配線密度を略同一にすることで、各接続端子が配置される部分それぞれの積層体の厚みが略等しくなり、ひいては、各接続導体の高さを確実に揃えることができるため、さらに電子部品の実装性が向上する。
【００１５】
また、平面視で前記各接続端子に重なる位置に配置された前記裏面電極が、グランド電極、または、他のいずれの電極にも接続されないダミー電極であってもよい。このようにすることで、例えば、グランド電極を各接続端子に重なる位置に配置された裏面電極として利用することができる。また、ダミー電極を配置する場合、他の裏面電極（例えば、信号入出力用の裏面電極）を平面視で各接続端子に重なる位置に配置する必要がなくなるため、多層配線基板における配線構造の設計自由度が向上する。
【００１６】
また、前記各接続端子の全てが、前記各裏面電極のうちの１つに平面視で重なる位置に配置されていてもよい。このようにすると、例えば、グランド電極のように、平面視での面積が大きい裏面電極に平面視で重なるように各接続端子を配置することで、各接続端子それぞれに対して個別に裏面電極を配置する必要がなくなるため実用的である。また、電子部品の直下にグランド電極を配置することにより、電子部品のグランド端子と当該グランド電極とを接続する配線電極の長さを短くすることができるため、寄生インダクタンスの低減ならびにスプリアス特性の向上を図ることができる。また、電子部品のアイソレーション特性も向上する。
【００１７】
また、前記各接続端子は、複数の前記電子部品が前記一方の主面に実装されるように設けられていてもよい。このようにすることで、複数の電子部品を多層配線基板に実装する場合であっても、各電子部品の実装性が向上する。
【００１８】
また、本発明のモジュールは、上記した多層配線基板を備えるモジュールであって、前記多層配線基板の前記積層体の前記各接続端子のうちのいずれかに、前記電子部品の複数の外部端子が対応して設けられ、前記電子部品の前記各外部端子それぞれが、対応する前記接続端子に直接接続されていることを特徴としている。例えば、フリップチップ実装のような、電子部品の各外部端子と多層配線基板の各接続端子とが直接接続される構成のモジュールに上記した多層配線基板を用いることで、電子部品の実装性の優れたモジュールを提供することができる。
【００１９】
また、前記積層体の前記一方の主面における平面視で前記各裏面電極のいずれとも重ならない領域に実装され、前記電子部品の積層方向における高さよりも高い他の電子部品をさらに備えていてもよい。上記したように、積層体の一方の主面における平面視で各裏面電極のいずれとも重ならない領域は、重なる領域と比較して積層方向における高さが低くなる。そこで、各接続端子に接続される電子部品よりも積層方向における高さが高い他の電子部品を、積層体の一方主面の低くなった領域に実装することで、モジュールの低背化を図ることができる。
【発明の効果】
【００２０】
本発明によれば、多層配線基板は、複数の絶縁層が積層されてなり、電子部品が実装される積層体と、積層体の一方の主面に設けられた電子部品との接続用の複数の接続端子と、積層体の他方の主面に設けられた複数の裏面電極とを備え、各接続端子それぞれは、平面視において各裏面電極のうちのいずれかに重なるように配置されている。このようにすることで、各接続端子が、積層体の一方の主面の段差の高所領域と低所領域とに分かれて配置されることがなく、それぞれの高さが一様になるため、電子部品の実装不良の低減を図ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態にかかるモジュールの断面図である。
【図２】本発明の第２実施形態にかかるモジュールの断面図である。
【図３】本発明の第３実施形態にかかるモジュールの断面図である。
【図４】本発明の第４実施形態にかかるモジュールの断面図である。
【図５】従来の高周波スイッチモジュールの断面図である。
【発明を実施するための形態】
【００２２】
＜第１実施形態＞
本発明の第１実施形態にかかるモジュール１について、図１を参照して説明する。なお、図１は第１実施形態にかかるモジュール１の断面図である。
【００２３】
この実施形態にかかるモジュール１は、図１に示すように、多層配線基板２と電子部品３ａとを備え、外部の回路基板に接続されるものである。
【００２４】
電子部品３ａは、例えば、ＳｉやＧａＡｓ等で形成された半導体素子であり、その回路形成面には、それぞれ積層体５の各接続端子のうちのいずれかに対応する複数の外部端子３ａ１が設けられ、これらの各外部端子３ａ１それぞれが、フリップチップ実装方式により対応する多層配線基板２の接続端子４に直接接続される。なお、電子部品３ａは、チップコンデンサ、チップインダクタ等のチップ部品であってもかまわない。
【００２５】
多層配線基板２は、それぞれセラミック等の絶縁材料で形成された複数の絶縁層が積層されてなる積層体５と、それぞれ該積層体５の一方の主面５ａに設けられた電子部品３ａとの接続用の複数の接続端子４と、それぞれ積層体５の他方の主面５ｂに設けられた複数の裏面電極６ａ〜６ｃと、それぞれ積層体５の内部に設けられた複数の面内導体７ａ〜７ｃとを備える。また、積層体５の内部には、各接続端子４、各裏面電極６ａ〜６ｃ、各面内導体７ａ〜７ｃのうちの対応するもの同士を層間で接続するビア導体（図示せず）が形成されている。
【００２６】
裏面電極６ａは、面状に形成されたグランド電極であり、平面視で積層体５の一方の主面５ａの各接続端子４の全てに重なるような大きさ（平面視での面積）で形成されている。また、裏面電極６ｂおよび裏面電極６ｃは、それぞれ、例えば、多層配線基板２と外部の回路基板との間の信号の入出力を行うための電極である。なお、各裏面電極６ａ〜６ｃは、外部の回路基板との接続強度の向上を図るために、各面内導体７ａ〜７ｃの厚みよりも厚く形成されている。また、積層体５の他方の主面５ｂには、各裏面電極６ａ〜６ｃの積層体５からの剥がれを防止したり、多層配線基板２を外部の回路基板に接続する際に、対応する回路基板の電極の面積に合わせた適切な接続面積となるように、各裏面電極６ａ〜６ｃの面積を調整したりするためのフレーミング８がセラミックペーストやソルダーレジストなどにより施されている。
【００２７】
また、各絶縁層には、それぞれ、ＣｕやＡｌ等の金属材料からなる複数の面内導体が形成されており、例えば、図１に示すように、各面内導体のうちの２つの面内導体７ｂ，７ｃは共に、同一の絶縁層に形成され、これらと異なる他の面内導体７ａが上記した両面内導体７ｂ，７ｃと異なる絶縁層に形成されている。
【００２８】
このとき、各面内導体７ａ〜７ｃそれぞれは、平面視で各接続端子４の少なくとも１つに重なる部分を有し、各面内導体７ａ〜７ｃの各接続端子４に重なるそれぞれの領域における積層方向の配線密度が同一になるように配置・形成されている。具体的には、平面視において、紙面左側の接続電極４は面内導体７ａおよび面内導体７ｂに、紙面右側の接続電極４は面内導体７ａおよび面内導体７ｃに、紙面真ん中の接続電極４は面内導体７ａおよび面内導体７ｃに、それぞれ重なることで、各接続端子４それぞれの直下の積層方向における配線密度が同一になっている。なお、この実施形態における面内導体７ａは、平面視で各接続端子４の全てに重なる面状のグランド電極であり、電子部品３ａのグランド端子に積層体５のビア導体等を介して接続されている。なお、裏面電極６ａは必ずしもグランド電極である必要はなく、例えば、積層体５に設けられた他のいずれの電極にも接続されないダミー電極であってもかまわない。
【００２９】
このように構成された多層配線基板２は、例えば、以下のようにして製造される。まず、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーがシート化されたセラミックグリーンシート（絶縁層）を複数枚用意し、各セラミックグリーンシートそれぞれにおいて、所定位置に、レーザー加工などによりビアホールを形成し、該ビアホールにＡｇやＣｕなどを含む導体ペーストを充填して、層間接続用のビア導体を形成するとともに、導体ペーストによる印刷により種々の面内導体７ａ〜７ｃを形成する。その後、各セラミックグリーンシートを積層して、この積層体５を所定圧力および所定温度でプレス・焼成することにより多層配線基板２を製造する。
【００３０】
このようにプレス・焼成して製造される多層配線基板２は、図１に示すように、積層体５の一方の主面５ａにおける平面視で各裏面電極６ａ〜６ｃに重なる領域が、各裏面電極６ａ〜６ｃの厚みに応じて盛り上がり、平面視で各裏面電極６ａ〜６ｃと重なる領域とそうでない領域との間で、積層体５の一方の主面５ａに高低差（段差）が生じる。そこで、この実施形態では、電子部品３ａとの接続用の各接続端子４の全てを平面視で裏面電極６ａに重なる領域に配置することで、各接続端子４が積層体５の一方の主面５ａの段差における高所領域と低所領域とに分かれて配置されないように構成されている。なお、図１では、積層体５の一方の主面５ａの盛り上がった部分を若干誇張して表している。
【００３１】
したがって、上記した実施形態によれば、電子部品３ａと接続するための各接続端子４それぞれを、平面視において裏面電極６ａに重なるように配置することで、積層体５をプレスした際に一方の主面５ａ内において高低差（段差）が生じた場合であっても、各接続端子４の全てが、一方の主面５ａにおける裏面電極６ａにより盛り上がる領域に配置されることになる。すなわち、各接続端子４が、積層体５の一方の主面５ａの段差における高所領域と低所領域とに分かれて配置されることがなく、それぞれの高さが一様になるため、電子部品３ａの実装不良の低減を図ることができる。
【００３２】
また、電子部品３ａの直下に、面内導体７ａのグランド電極および裏面電極６ａのグランド電極が配置されているため、電子部品３ａのグランド端子（外部端子３ａ１）と面内導体７ａのグランド電極との接続配線の長さや、電子部品３ａのグランド端子と裏面電極６ａのグランド電極との接続配線の長さ等、電子部品３ａのグランド端子と積層体５に設けられたグランド電極との接続配線の長さを短くすることができる。したがって、グランド電極の寄生インダクタンスの低減を図ることができるとともに、スプリアス特性の向上を図ることができる。また、両グランド電極により、電子部品３ａのアイソレーション特性も向上する。
【００３３】
また、各面内導体７ａ〜７ｃと絶縁層（積層体５）とで熱収縮率が異なる場合、積層体５内の積層方向における面内導体７ａ〜７ｃの配線密度のばらつきが、積層体５内の厚みのばらつきとなってあらわれ、これにより、積層体５の一方主面の平坦性が低下する。そこで、この実施形態では、積層体５の平面視で各接続導体４に重なるそれぞれの領域における積層方向の面内導体７ａ〜７ｃの配線密度を略同一にすることで、各接続端子４が配置される部分それぞれの積層体５の厚みが略等しくなるように構成されている。したがって、各接続導体４の高さを確実に揃えることができるため、さらに電子部品３ａの実装性が向上する。
【００３４】
また、各裏面電極６ａ〜６ｃの厚みを薄くすると外部の回路基板との接続強度が低下することが考えられるが、この実施形態では、各裏面電極６ａ〜６ｃそれぞれの厚みが、各面内導体７ａ〜７ｃの厚みよりも厚く形成されているため、各裏面電極６ａ〜６ｃの厚みが、各面内導体７ａ〜７ｃよりも薄い場合と比較して、多層配線基板２と外部の回路基板との接続強度が向上する。また、各裏面電極６ａ〜６ｃの厚みを厚くすると、それに応じて積層体５の一方の主面５ａにおける平面視で各裏面電極６ａ〜６ｃに重なる領域の盛り上がり量（積層方向の高さ）が大きくなり、これにより電子部品３ａの実装不良のリスクが高くなるが、各接続端子４それぞれは平面視において裏面電極６ａに重なるように配置されているため、外部の回路基板との接続強度を向上しつつ、電子部品３ａの実装不良の低減を図ることができる。
【００３５】
また、平面視において、各面内導体７ａ〜７ｃを各接続端子４の全てと重なるように配置することにより、積層体５をプレスしたときに生じる一方の主面５ａにおける平面視で各裏面電極６ａ〜６ｃに重なる領域の盛り上がり量のばらつきを抑えることができるため、さらに電子部品３ａの実装性が向上する。
【００３６】
また、このような実装性の高い多層配線基板２を用いることで、電子部品３ａの実装不良の少ないモジュール１を提供することができる。
【００３７】
＜第２実施形態＞
本発明の第２実施形態にかかるモジュール１ａについて、図２を参照して説明する。なお、図２はモジュール１ａの断面図である。また、図２において、積層体５の内部に設けられた面内導体７ａ〜７ｃを図示省略している。
【００３８】
この実施形態にかかるモジュール１ａが、図１を参照して説明した第１実施形態のモジュール１と異なるところは、図２に示すように、平面視で各接続端子４に重なる裏面電極が複数の裏面電極６ａ，６ｂで構成されている点である。その他の構成は第１実施形態と同じであるため、同一符号を付すことにより説明を省略する。
【００３９】
この場合、各接続端子４のうち、紙面左側の接続端子４が平面視において裏面電極６ｂに重なるように配置され、残りの２つの接続端子４が１つの裏面電極６ａに重なるように配置される。そして、フリップチップ実装方式により、電子部品３ａの各外部端子３ａ１それぞれが、対応する積層体５の接続端子４に直接接続される。
【００４０】
このような構成によると、各接続端子４が積層体５の一方の主面５ａの積層方向における高低差のある部分を跨いで配置されることになるが、各接続端子４全てが、平面視で裏面電極６ａ，６ｂに重なる位置に配置されるため、各接続端子４間での積層方向における高低差が生じず、各接続端子４それぞれの高さを揃えることができる。したがって、各接続端子４を積層体５の一方の主面５ａの積層方向における高低差のある部分を跨いで配置した場合であっても、電子部品３ａの実装不良の低減を図ることができる。また、各接続端子４の全てを面状の１つの裏面電極６ａに平面視で重なる位置に配置する必要がないため、各接続端子４の配置自由度が向上する。
【００４１】
また、各接続端子４を積層体５の一方の主面５ａの積層方向における高低差のある部分を跨いで配置すると、電子部品３ａの回路形成面と積層体５の一方の主面５ａとの間で隙間の大きい部分（積層体５の一方の主面５ａの段差における低所領域）ができる。この場合、例えば、電子部品３ａと積層体５との接続部に樹脂を充填する際に、その隙間の大きい部分に樹脂が流れやすくなるため、樹脂の充填性が向上する。また、樹脂の充填性が向上することで、電子部品３ａと多層基板２（積層体５）との接続信頼性の向上を図ることができるとともに、電子部品３ａの各外部端子３ａ１と積層体５の各接続端子４とを接続する半田が再溶融したときに、その溶融した半田により隣接する接続端子４間が短絡するという半田スプラッシュを防止することができる。
【００４２】
＜第３実施形態＞
本発明の第３実施形態にかかるモジュール１ｂについて、図３を参照して説明する。なお、図３はモジュール１ｂの断面図である。図３において、積層体５の内部に設けられた面内導体７ａ〜７ｃを図示省略している。
【００４３】
この実施形態にかかるモジュール１ｂが、図１を参照して説明した第１実施形態のモジュール１と異なるところは、図３に示すように、多層配線基板２に複数の電子部品３ｂ，３ｃ（この実施形態では２つ）が実装されている点である。その他の構成は第１実施形態と同じであるため、同一符号を付すことにより説明を省略する。
【００４４】
この場合、両電子部品３ｂ，３ｃの各々に対応する各接続端子４の全てが平面視で１つの裏面電極６ａに重なるように配置され、両電子部品３ｂ，３ｃが積層体５の一方の主面５ａにフリップチップ実装される。
【００４５】
このようにすることで、積層体５に実装される電子部品３ｂ，３ｃが複数個あっても、全ての電子部品３ｂ，３ｃで実装不良の低減を図ることができる。なお、必ずしも各接続端子４の全てを平面視で１つの裏面電極６ａに重なるように配置する必要はなく、例えば、第２実施形態と同じように、各接続端子４に平面視で重なる裏面電極を複数の裏面電極６ａ，６ｂで構成してもかまわない。
【００４６】
＜第４実施形態＞
本発明の第４実施形態にかかるモジュール１ｃについて、図４を参照して説明する。なお、図４はモジュール１ｃの断面図である。また、図４において、積層体５の内部に設けられた面内導体７ａ〜７ｃを図示省略している。
【００４７】
この実施形態にかかるモジュール１ｃが図１を参照して説明した第１実施形態のモジュール１と異なるところは、図４に示すように、積層体５の一方の主面５ａにおける平面視で各裏面電極６ａ〜６ｃのいずれとも重ならない領域に実装され、その高さが電子部品３ａの積層方向における高さｈよりも大なる（高さＨ＞ｈ）他の電子部品３ｄをさらに備える点である。その他の構成は第１実施形態と同じであるため、同一符号を付すことにより説明を省略する。
【００４８】
この場合、積層体５の一方の主面５ａにおける平面視で各裏面電極６ａ〜６ｃのいずれとも重ならない領域、すなわち、積層体５の一方の主面５ａの段差における低所領域に電子部品３ａよりも高さが高い他の電子部品３ｄが実装され、電子部品３ａが、一方の主面５ａの段差における高所領域に実装される。なお、他の電子部品３ｄとして、半導体素子などの能動部品およびチップコンデンサ等の受動部品のいずれを用いてもよい。
【００４９】
上記したように、多層配線基板２をプレス形成すると積層体５の一方の主面５ａに段差が発生するが、この実施形態のように、その段差における低所領域を利用し、当該領域に電子部品３ａよりも積層方向における高さが高い他の電子部品３ｄを実装することで、モジュール１ｃ全体の低背化を図ることができる。
【００５０】
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。
【００５１】
例えば、上記した各実施形態では、積層体５の各絶縁層をセラミックで形成する例について説明したが、各絶縁層は、例えば、ガラスエポキシ樹脂等の樹脂により形成してもかまわない。
【００５２】
また、各実施形態において、各モジュール１，１ａ〜１ｃそれぞれが、各電子部品３ａ〜３ｄと積層体５の一方の主面５ａとの隙間を充填するアンダーフィル樹脂や、各電子部品３ａ〜３ｄを被覆するモールド樹脂を備える構成であってもかまわない。
【００５３】
また、本発明は、複数の絶縁層が積層されて成る種々の多層配線基板やこの多層配線基板を備える種々のモジュールに通用することができる。
【符号の説明】
【００５４】
１，１ａ，１ｂ，１ｃ  モジュール
２  多層配線基板
３ａ〜３ｄ  電子部品
３ａ１  外部端子
４  接続端子
５  積層体
５ａ  一方の主面
５ｂ  他方の主面
６ａ〜６ｃ  裏面電極
７ａ〜７ｃ  面内導体
【図１】
2014207346.tif 000003
【図２】
2014207346.tif 000004
【図３】
2014207346.tif 000005
【図４】
2014207346.tif 000006
【図５】
2014207346.tif 000007