(57)【要約】【課題】外付け部品なしで出力電流を検出する。【解決手段】スイッチング電源装置１は、スイッチ素子１１及び１２をオン／オフさせることによって入力電圧ＩＮから出力電圧ＯＵＴを生成するスイッチング制御部（１３、１４、１６、１８）と、スイッチ素子１１のデューティ変化量を監視して過電流保護信号Ｓ１を生成する過電流保護部１９と、を有する。【選択図】図１
2014138524.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子をオン／オフさせることにより入力電圧から出力電圧を生成するスイッチング制御部と、
前記スイッチ素子のデューティ変化量を監視して過電流保護信号を生成する過電流保護部と、
を有することを特徴とするスイッチング電源装置。
【請求項２】
前記過電流保護部は、
前記入力電圧の供給を受けて動作し、前記スイッチ素子の一端に現れるスイッチ電圧または前記スイッチ素子をオン／オフするためのスイッチ制御信号をレベルシフトするレベルシフタと、
前記レベルシフタの出力を平滑化して直流電圧を生成するフィルタと、
前記直流電圧と前記出力電圧とを比較して前記過電流保護信号を生成する入力オフセット付きコンパレータと、
を含むことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記フィルタは、抵抗とキャパシタから成るＣＲフィルタ回路を含むことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記スイッチング制御部は、オン時間固定方式により前記スイッチ素子のオン／オフ制御を行うことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記スイッチ素子のデューティに応じて前記スイッチ素子のオン時間を設定するオン時間設定部を有することを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記オン時間設定部は、
キャパシタの充放電動作に応じた第１電圧を生成する第１電圧生成回路と、
前記スイッチ素子のデューティに応じた第２電圧を生成する第２電圧生成回路と、
前記第１電圧と前記第２電圧を比較して第１制御信号を生成するコンパレータと、
を含むことを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記スイッチング制御部は、
前記出力電圧を分圧して帰還電圧を生成する帰還電圧生成部と、
所定の基準電圧を生成する基準電圧生成部と、
前記帰還電圧と前記基準電圧とを比較して第２制御信号を生成するメインコンパレータと、
前記第１制御信号と前記第２制御信号に応じて出力信号の論理レベルが切り替わるフリップフロップと、
前記フリップフロップの出力信号に応じて前記スイッチ素子のオン／オフ制御を行うドライバと、
を含むことを特徴とする請求項６に記載のスイッチング電源装置。
【請求項８】
前記スイッチング制御部は、前記基準電圧にリップル成分を注入するリップルインジェクション部をさらに含むことを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
受信信号から所望チャンネルの放送信号を選局するチューナ部と、
前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、
前記映像信号を映像として出力する表示部と、
前記音声信号を音声として出力するスピーカ部と、
ユーザ操作を受け付ける操作部と、
外部入力信号を受け付けるインタフェイス部と、
上記各部の動作を統括的に制御する制御部と、
上記各部に電力供給を行う電源部と、
を有し、
前記電源部は、請求項１〜請求項８のいずれか一項に記載のスイッチング電源装置を含むことを特徴とするテレビ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
図８は、スイッチング電源装置の一従来例を示す図である。従来のスイッチング電源装置において、外付け部品（センス抵抗など）を用いることなく過電流保護を行う構成としては、出力トランジスタ（上側スイッチ）のオン期間中に得られるスイッチ電圧ＳＷのハイレベル電圧ＳＷＨ（＝ＩＮ−ＩＯＵＴ×ＲｏｎＨ）と閾値電圧ＶｔｈＨとを比較する構成（ハイサイド検出方式）、ないしは、同期整流トランジスタ（下側スイッチ）のオン期間中に得られるスイッチ電圧ＳＷのローレベル電圧ＳＷＬ（＝ＧＮＤ−ＩＯＵＴ×ＲｏｎＬ）と閾値電圧ＶｔｈＬとを比較する構成（ローサイド検出方式）が考えられる。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１８７８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来例のスイッチング電源装置では、過電流の誤検出を防止するために複雑なタイミング制御やマスク処理を要するという問題があった。また、出力トランジスタのオン期間中に過電流を検出するハイサイド検出方式は、出力トランジスタのオン期間が短い低デューティアプリケーションに適用しにくく、逆に、同期整流トランジスタのオン期間中に過電流を検出するローサイド検出方式は、同期整流トランジスタのオン期間が短い高デューティアプリケーションに適用しにくいという問題もあった。そのため、デューティが広範囲に変化するアプリケーションでは、ハイサイド検出方式とローサイド検出方式の両方を具備しておかねばならず、回路規模が増大するという問題もあった。さらに、スイッチング駆動を高周波化する場合には、過電流検出用のコンパレータ等も高速化する必要があるので、消費電流が増えるという問題もあった。
【０００６】
本発明は、本願の発明者により見出された上記の問題点に鑑み、外付け部品なしで出力電流を検出することのできるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係るスイッチング電源装置は、スイッチ素子をオン／オフさせることにより入力電圧から出力電圧を生成するスイッチング制御部と、前記スイッチ素子のデューティ変化量を監視して過電流保護信号を生成する過電流保護部と、を有する構成（第１の構成）とされている。
【０００８】
なお、上記第１の構成から成るスイッチング電源装置において、前記過電流保護部は、前記入力電圧の供給を受けて動作し、前記スイッチ素子の一端に現れるスイッチ電圧または前記スイッチ素子をオン／オフするためのスイッチ制御信号をレベルシフトするレベルシフタと、前記レベルシフタの出力を平滑化して直流電圧を生成するフィルタと、前記直流電圧と前記出力電圧とを比較して前記過電流保護信号を生成する入力オフセット付きコンパレータと、を含む構成（第２の構成）にするとよい。
【０００９】
また、上記第２の構成から成るスイッチング電源装置において、前記フィルタは、抵抗とキャパシタから成るＣＲフィルタ回路を含む構成（第３の構成）にするとよい。
【００１０】
また、上記第３の構成から成るスイッチング電源装置において、前記スイッチング制御部は、オン時間固定方式により前記スイッチ素子のオン／オフ制御を行う構成（第４の構成）にするとよい。
【００１１】
また、上記第４の構成から成るスイッチング電源装置は、前記スイッチ素子のデューティに応じて前記スイッチ素子のオン時間を設定するオン時間設定部を有する構成（第５の構成）にするとよい。
【００１２】
また、上記第５の構成から成るスイッチング電源装置にて、前記オン時間設定部は、キャパシタの充放電動作に応じた第１電圧を生成する第１電圧生成回路と、前記スイッチ素子のデューティに応じた第２電圧を生成する第２電圧生成回路と、前記第１電圧と前記第２電圧を比較して第１制御信号を生成するコンパレータと、を含む構成（第６の構成）にするとよい。
【００１３】
また、上記第６の構成から成るスイッチング電源装置において、前記スイッチング制御部は、前記出力電圧を分圧して帰還電圧を生成する帰還電圧生成部と、所定の基準電圧を生成する基準電圧生成部と、前記帰還電圧と前記基準電圧とを比較して第２制御信号を生成するメインコンパレータと、前記第１制御信号と前記第２制御信号に応じて出力信号の論理レベルが切り替わるフリップフロップと、前記フリップフロップの出力信号に応じて前記スイッチ素子のオン／オフ制御を行うドライバと、を含む構成（第７の構成）にするとよい。
【００１４】
また、上記第７の構成から成るスイッチング電源装置において、前記スイッチング制御部は、前記基準電圧にリップル成分を注入するリップルインジェクション部をさらに含む構成（第８の構成）にするとよい。
【００１５】
また、本発明に係るテレビは、受信信号から所望チャンネルの放送信号を選局するチューナ部と、前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、前記映像信号を映像として出力する表示部と、前記音声信号を音声として出力するスピーカ部と、ユーザ操作を受け付ける操作部と、外部入力信号を受け付けるインタフェイス部と、上記各部の動作を統括的に制御する制御部と、上記各部に電力供給を行う電源部と、を有し、前記電源部は、上記第１〜第８いずれかの構成から成るスイッチング電源装置を含む構成（第９の構成）とされている。
【発明の効果】
【００１６】
本発明によれば、外付け部品なしで出力電流を検出することのできるスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】スイッチング電源装置の全体構成を示す図
【図２】オン時間設定部１５の一構成例を示す図
【図３】オン時間設定動作の一例を示すタイムチャート
【図４】スイッチ電圧ＳＷの波形図
【図５】過電流保護部１９の一構成例を示す図
【図６】スイッチング電源装置１を搭載したテレビの一構成例を示すブロック図
【図７Ａ】スイッチング電源装置１を搭載したテレビの正面図
【図７Ｂ】スイッチング電源装置１を搭載したテレビの側面図
【図７Ｃ】スイッチング電源装置１を搭載したテレビの背面図
【図８】スイッチング電源装置の一従来例を示す図
【発明を実施するための形態】
【００１８】
＜全体構成＞
図１は、スイッチング電源装置の全体構成を示すブロック図である。本構成例のスイッチング電源装置１は、非線形制御方式（ここではボトム検出オン時間固定方式）により入力電圧ＩＮから出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置１は、半導体装置１０と、半導体装置１０に外付けされる種々のディスクリート部品（インダクタＬ１、キャパシタＣ１、抵抗Ｒ１及びＲ２）とを有する。
【００１９】
半導体装置１０は、外部との電気的な接続を確立するために外部端子Ｔ１〜Ｔ３を有する。半導体装置１０の外部において、外部端子（入力電圧端子）Ｔ１は、入力電圧ＩＮの印加端に接続されている。外部端子（スイッチ端子）Ｔ２は、インダクタＬ１の第１端に接続されている。インダクタＬ１の第２端、キャパシタＣ１の第１端、及び、抵抗Ｒ１の第１端は、いずれも出力電圧ＯＵＴの印加端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。抵抗Ｒ１の第２端、及び、抵抗Ｒ２の第１端は、いずれも半導体装置１の外部端子（帰還端子）Ｔ３に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。抵抗Ｒ１及びＲ２は、互いの接続ノードから出力電圧ＯＵＴを分圧した帰還電圧ＦＢを出力する帰還電圧生成部として機能する。外部端子（出力電圧端子）Ｔ４は、出力電圧ＯＵＴの印加端に接続されている。
【００２０】
半導体装置１０は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１及び１２と、ドライバ１３と、ＲＳフリップフロップ１４と、オン時間設定部１５と、メインコンパレータ１６と、基準電圧生成部１７と、リップルインジェクション部１８と、過電流保護部１９を集積化したモノリシック半導体集積回路装置（いわゆるスイッチング電源ＩＣ）である。
【００２１】
トランジスタ１１は、外部端子Ｔ１と外部端子Ｔ２との間に接続され、ドライバ１３から入力されるゲート信号Ｇ１に応じてオン／オフ制御される出力トランジスタである。接続関係について具体的に述べると、トランジスタ１１のドレインは、外部端子Ｔ１に接続されている。トランジスタ１１のソースは、外部端子Ｔ２に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の印加端に接続されている。
【００２２】
トランジスタ１２は、外部端子Ｔ２と接地端との間に接続され、ドライバ１３から入力されるゲート信号Ｇ２に応じてオン／オフ制御される同期整流トランジスタである。接続関係について具体的に述べると、トランジスタ１２のドレインは、外部端子Ｔ２に接続されている。トランジスタ１２のソースは、接地端に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の印加端に接続されている。なお、整流素子としては、トランジスタ１２に代えてダイオードを用いても構わない。
【００２３】
ドライバ１３は、ＲＳフリップフロップ１４の出力信号Ｑに応じてゲート信号Ｇ１及びＧ２を生成し、トランジスタ１１及び１２を相補的（排他的）にスイッチング制御する。なお、本明細書中で用いられる「相補的（排他的）」という文言は、トランジスタ１１及び１２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１１及び１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ期間が設けられている場合）も含む。
【００２４】
ＲＳフリップフロップ１４は、メインコンパレータ１６から入力されるセット信号Ｓの立上がりエッジで出力信号Ｑをハイレベルにセットし、オン時間設定部１５から入力されるリセット信号Ｒの立上がりエッジで出力信号Ｑをローレベルにリセットする。
【００２５】
オン時間設定部１５は、ＲＳフリップフロップ１４の反転出力信号ＱＢがローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後、リセット信号Ｒにハイレベルのトリガパルスを発生させる。オン時間設定部１５の構成及び動作については、後ほど詳細に説明する。
【００２６】
メインコンパレータ１６は、外部端子Ｔ３（抵抗Ｒ１と抵抗Ｒ２との接続ノード）から反転入力端（−）に入力される帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、基準電圧生成部１７からリップルインジェクション部１８を介して非反転入力端（＋）に入力されるリップル注入済みの基準電圧ＲＥＦ２とを比較してセット信号Ｓを出力する。帰還電圧ＦＢが基準電圧ＲＥＦ２よりも高ければセット信号Ｓはローレベルとなり、帰還電圧ＦＢが基準電圧ＲＥＦ２よりも低ければセット信号Ｓはハイレベルとなる。
【００２７】
基準電圧生成部１７は、バンドギャップ回路などを用いて、入力電圧ＩＮや周囲温度の変動に依存しない一定の基準電圧ＲＥＦを生成する。
【００２８】
リップルインジェクション部１８は、スイッチ電圧ＳＷ（またはゲート信号Ｇ１）を用いて生成したリップル成分を基準電圧ＲＥＦに注入し、リップル注入済みの基準電圧ＲＥＦ２をメインコンパレータ１６の非反転入力端（＋）に出力する。このようなリップルインジェクション技術を導入すれば、出力電圧ＯＵＴ（延いては帰還電圧ＦＢ）のリップル成分がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、キャパシタＣ１としてＥＳＲ［equivalent series resistance］の小さい積層セラミックコンデンサなどを用いることが可能となる。なお、出力電圧ＯＵＴのリップル成分が十分大きい場合には、リップルインジェクション部１８を省略して、基準電圧生成部１７からメインコンパレータ１６に基準電圧ＲＥＦを直接供給することも可能である。
【００２９】
過電流保護部１９は、スイッチ電圧ＳＷと出力電圧ＯＵＴの入力を受けて過電流保護信号Ｓ１を生成し、これをドライバ１３に出力する。過電流保護信号Ｓ１が過電流検出時の論理レベル（例えばハイレベル）となったとき、ドライバ１３は、ＲＳフリップフロップ１４の出力信号Ｑに依らず、ゲート信号Ｇ１及びＧ２をいずれもローレベルとして、出力電圧ＯＵＴの生成動作をシャットダウンする。過電流保護部１９の構成及び動作については、後ほど詳細に説明する。
【００３０】
なお、上記したドライバ１３、ＲＳフリップフロップ１４、メインコンパレータ１６、基準電圧生成部１７、及び、リップルインジェクション部１８は、帰還電圧ＦＢと基準電圧ＲＥＦの比較結果に応じてスイッチ素子（トランジスタ１１及び１２）のオン／オフ制御を行うことにより、入力電圧ＩＮから出力電圧ＯＵＴを生成する非線形制御方式のスイッチング制御部として機能する。
【００３１】
＜オン時間設定部＞
図２は、オン時間設定部１５の一構成例を示す図である。本構成例のオン時間設定部１５は、定電流源１５１と、キャパシタ１５２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１５３と、コンパレータ１５４と、レベルシフタ１５５と、バッファ１５６と、フィルタ１５７とを含む。
【００３２】
定電流源１５１は、入力電圧ＩＮや周囲温度の変動に依存しない一定の内部電源電圧ＲＥＧ（例えば５Ｖ）の供給を受けて動作し、入力電圧ＩＮに依存しない一定の充電電流Ｉ１１を生成する。
【００３３】
キャパシタ１５２の第１端は、定電流源１５１に接続されている。キャパシタ１５２の第２端は接地端に接続されている。トランジスタ１５３がオフされているときには、キャパシタ１５２が充電電流Ｉ１１によって充電され、キャパシタ１５２の第１端に現れる第１電圧Ｖ１１が上昇する。一方、トランジス１５３がオンされているときには、キャパシタ１５２がトランジスタ１５３を介して放電され、第１電圧Ｖ１１が低下する。
【００３４】
トランジスタ１５３は、トランジスタ１１及び１２のオン／オフ制御に応じて、キャパシタ１５２の充放電を切り替える充放電スイッチである。トランジスタ１５３のドレインは、キャパシタ１５２の第１端に接続されている。トランジスタ１５３のソースは、接地端に接続されている。トランジスタ１５３のゲートは、反転出力信号ＱＢの印加端に接続されている。
【００３５】
上記した定電流源１５１、キャパシタ１５２、及び、トランジスタ１５３は、キャパシタ１５２の充放電動作に応じた第１電圧Ｖ１１を生成する第１電圧生成回路に相当する。
【００３６】
コンパレータ１５４は、非反転入力端（＋）に入力される第１電圧Ｖ１１と、反転入力端（−）に入力される第２電圧Ｖ１２を比較してリセット信号Ｒを生成する。第１電圧Ｖ１１が第２電圧Ｖ１２よりも高ければリセット信号Ｒはハイレベルとなり、第１電圧Ｖ１１が第２電圧Ｖ１２よりも低ければリセット信号Ｒはローレベルとなる。
【００３７】
レベルシフタ１５５は、内部電源電圧ＲＥＧの供給を受けて動作し、外部端子Ｔ２に印加されるスイッチ電圧ＳＷのレベルシフト処理を行う。具体的に述べると、レベルシフタ１５５は、入力電圧ＩＮ（正確にはＩＮ−ＩＯＵＴ×ＲＯＮ）と接地電圧ＧＮＤとの間でパルス駆動されるスイッチ電圧ＳＷの入力を受けて、内部電源電圧ＲＥＧと接地電圧ＧＮＤとの間でパルス駆動される電圧信号を出力する。レベルシフタ１５５を形成する素子の耐圧は、入力電圧ＩＮと内部電源電圧ＲＥＧとの電圧差に応じて適宜設定すればよい。
【００３８】
バッファ１５６は、内部電源電圧ＲＥＧの供給を受けて動作し、レベルシフタ１５５の出力を波形整形する。オン時間設定部１５の回路規模縮小を優先する場合には、バッファ１５６を省略することも可能である。
【００３９】
フィルタ１５７は、バッファ１５６の出力を平滑して第２電圧Ｖ１２を生成する。フィルタ１５７としては、キャパシタと抵抗から成るＣＲフィルタ等を用いることができる。
【００４０】
上記のレベルシフタ１５５、バッファ１５６、及び、フィルタ１５７は、スイッチ電圧ＳＷのオンデューティＤｏｎ（＝周期Ｔに占めるオン時間Ｔｏｎの割合）に応じた第２電圧Ｖ１２を生成する第２電圧生成回路に相当する。
【００４１】
図３は、オン時間設定動作の一例を示すタイムチャートである。図３では、上から順に帰還電圧ＦＢ、セット信号Ｓ、反転出力信号ＱＢ、第１電圧Ｖ１１、リセット信号Ｒ、及び、出力信号Ｑが描写されている。
【００４２】
トランジスタ１１のオフ期間中に、帰還電圧ＦＢが基準電圧ＲＥＦまで低下すると、セット信号Ｓがハイレベルに立ち上がり、出力信号Ｑがハイレベルに遷移される。従って、トランジスタ１１がオンとなり、帰還電圧ＦＢが上昇に転ずる。このとき、トランジスタ１５３は、反転出力信号ＱＢのローレベル遷移に伴ってオフとなるので、充電電流Ｉ１１によるキャパシタ１５２の充電が開始される。先にも述べたように、充電電流Ｉ１１の電流値は、入力電圧ＩＮに依存しない固定値である。従って、第１電圧Ｖ１１は、入力電圧ＩＮに依存しない一定の上昇度（傾き）を持って上昇する。
【００４３】
その後、第１電圧Ｖ１１が第２電圧Ｖ１２（スイッチ電圧ＳＷのオンデューティＤｏｎに応じて電圧値が変動する疑似的な出力電圧ＯＵＴ）まで上昇すると、リセット信号Ｒがハイレベルに立上がり、出力信号Ｑがローレベルに遷移される。従って、トランジスタ１１がオフとなり、帰還電圧ＦＢが再び下降に転ずる。このとき、トランジスタ１５３は、反転出力信号ＱＢのハイレベル遷移に伴ってオンとなる。従って、キャパシタ１５２がトランジスタ１５３を介して放電され、第１電圧Ｖ１１がローレベルに引き下げられる。
【００４４】
ドライバ１３は、出力信号Ｑに応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタ１１及び１２のオン／オフ制御を行う。その結果、外部端子Ｔ２から矩形波形状のスイッチ電圧ＳＷが出力される。スイッチ電圧ＳＷは、インダクタＬ１とキャパシタＣ１によって平滑され、出力電圧ＯＵＴが生成される。なお、出力電圧ＯＵＴは、抵抗Ｒ１及びＲ２によって分圧され、先述の帰還電圧ＦＢが生成される。このような出力帰還制御により、スイッチング電源装置１では、極めて簡易な構成によって、入力電圧ＩＮから所望の出力電圧ＯＵＴが生成される。
【００４５】
また、オン時間設定部１５は、オン時間Ｔｏｎを固定値として設定するのではなく、スイッチ電圧ＳＷのオンデューティＤｏｎ（＝（ＯＵＴ＋ＩＯＵＴ×ＲＯＮ）／ＩＮ）に応じた変動値として設定する。より具体的には、オン時間設定部１５は、スイッチ電圧ＳＷのオンデューティＤｏｎが大きいほど第２電圧Ｖ１２を引き上げてオン時間Ｔｏｎを長くし、スイッチ電圧ＳＷのオンデューティＤｏｎが小さいほど第２電圧Ｖ１２を引き下げてオン時間Ｔｏｎを短くする。言い換えれば、オン時間設定部１５は、入力電圧ＩＮに反比例して（ＯＵＴ＋ＩＯＵＴ×ＲＯＮ）に比例するオン時間Ｔｏｎを設定する。
【００４６】
例えば、入力電圧ＩＮの上昇や出力電圧ＯＵＴの低下、ないしは、出力電流ＩＯＵＴの増大が生じて、スイッチ電圧ＳＷのオンデューティＤｏｎが大きくなったときには、第２電圧Ｖ１２が引き上げられてオン時間Ｔｏｎが長くなる。逆に、入力電圧ＩＮの低下や出力電圧ＯＵＴの上昇、ないしは、出力電流ＩＯＵＴの減少が生じて、スイッチ電圧ＳＷのオンデューティＤｏｎが小さくなったときには、第２電圧Ｖ１２が引き下げられてオン時間Ｔｏｎが短くなる。
【００４７】
このような構成とすることにより、非線形制御方式の長所を損なうことなく、スイッチング周波数ｆの変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないしは、セット設計におけるＥＭＩ対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。
【００４８】
また、本構成例のオン時間設定部１５では、スイッチング周波数ｆ（＝１／Ｔ）の算出式（１）に変数が一切含まれていないので、スイッチング周波数ｆの変動を完全に払拭することができる。なお、算出式（１）において、Ｃはキャパシタ１５２の容量値（定数）を示しており、Ｄｏｎはスイッチ電圧ＳＷのオンデューティを示している。
【００４９】
【数１】
2014138524.tif 000003
【００５０】
＜過電流検出部＞
図４は、スイッチ電圧ＳＷの波形図である。なお、実線は軽負荷時の波形であり、破線は重負荷時の波形である。負荷が重い（出力電流ＩＯＵＴが大きい）ほど、トランジスタ１１での電圧降下が大きくなるので、スイッチ電圧ＳＷのハイレベル電圧が低下する。このとき、スイッチング電源装置１では、スイッチング周波数ｆの変動を抑えつつ出力電圧ＯＵＴを一定に維持するために、スイッチ電圧ＳＷのハイレベル期間（トランジスタ１１のオン時間Ｔｏｎ）が延長される。すなわち、出力電流ＩＯＵＴの増大に伴ってスイッチ電圧ＳＷのハイレベル電圧が低下した分は、スイッチ電圧ＳＷのハイレベル期間を延長することで補われる（図中のハッチング領域を参照）。
【００５１】
従って、トランジスタ１１のデューティ変化量を監視すれば、出力電流情報を抽出することが可能である。ただし、スイッチ電圧ＳＷを単純に平滑化しても出力電圧ＯＵＴしか得られないので、出力電流情報を抽出するためには、スイッチ電圧ＳＷに対して適切な処理を施す必要がある。
【００５２】
図５は過電流保護部１９の一構成例を示す図である。本構成例の過電流保護部１９は、レベルシフタ１９１と、フィルタ１９２と、入力オフセット付きコンパレータ１９３と、を含む。
【００５３】
レベルシフタ１９１は、入力電圧ＩＮの供給を受けて動作し、外部端子Ｔ２に印加されるスイッチ電圧ＳＷのレベルシフト処理を行うことにより、デューティがスイッチ電圧ＳＷと同一で、かつ、ハイレベル電圧が入力電圧ＩＮに固定されたパルス電圧ＳＷ２を生成する。すなわち、レベルシフタ１９１を設けることにより、スイッチ電圧ＳＷのハイレベル電圧に生じる変動分をキャンセルすることができる。なお、レベルシフタ１９１には、スイッチ電圧ＳＷに代えてゲート信号Ｇ１を入力しても構わない。
【００５４】
フィルタ１９２は、パルス電圧ＳＷ２を平滑化して直流電圧ＤＣを生成する。フィルタ１９２としては、キャパシタと抵抗から成るＣＲフィルタ等を用いることができる。このように、フィルタ１９２を設けることにより、スイッチ電圧ＳＷのデューティ変化量に応じて電圧値が変動する直流電圧ＤＣ（出力電流情報に相当）を生成することができる。なお、出力電流ＩＯＵＴが大きいほどスイッチ電圧ＳＷ（パルス電圧ＳＷ２）のデューティは大きくなり、出力電流ＩＯＵＴが小さいほどスイッチ電圧ＳＷのデューティは小さくなる（先出の図４を参照）。従って、直流電圧ＤＣは、出力電流ＩＯＵＴが大きいほど高くなり、出力電流ＩＯＵＴが小さいほど低くなる。
【００５５】
入力オフセット付きコンパレータ１５４は、非反転入力端（＋）に入力される直流電圧ＤＣと、反転入力端（−）に入力される出力電圧ＯＵＴとを比較して過電流保護信号Ｓ１を生成する。過電流保護信号Ｓ１は、直流電圧ＤＣと出力電圧ＯＵＴとの差分がオフセット電圧Ｖｏｆｓよりも高いときにハイレベルとなる。なお、直流電圧ＤＣは、次のように算出される。
【００５６】
Ｌ×ｄｉ／ｄｔ＝Ｅより、スイッチ電圧ＳＷがハイレベルであるときには、次の（２）式が成立する。
【００５７】
【数２】
2014138524.tif 000004
一方、スイッチ電圧ＳＷがローレベルであるときには、次の（３）式が成立する。
【００５８】
【数３】
2014138524.tif 000005
【００５９】
なお、上記の（２）式と（３）式において、Ｔｏｎはトランジスタ１１のオン時間、Ｔｏｆｆはトランジスタ１１のオフ時間、ΔＩは単位時間当たりにおけるインダクタ電流ＩＬの変化量（＝ｄｉ／ｄｔ）、ＲｏｎＨはトランジスタ１１のオン抵抗、ＲｏｎＬはトランジスタ１２のオン抵抗、及び、ＲＬはインダクタＬ１の直列抵抗成分を示している。
【００６０】
上記の（２）式と（３）式に含まれる（Ｌ×ΔＩＬ）は互いに等しく、かつ、Ｔｏｆｆ＝Ｔ−Ｔｏｎであることを鑑みると、次の（４）式が導出される。
【００６１】
【数４】
2014138524.tif 000006
【００６２】
また、Ｄｏｎ＝Ｔｏｎ／Ｔより、上記の（４）式を変形することにより、オンデューティＤｏｎは、次の（５）式で算出することができる。なお、（５）式において、ＲｏｎＨ＝ＲｏｎＬ＝Ｒｏｎとする。
【００６３】
【数５】
2014138524.tif 000007
【００６４】
一方、直流電圧ＤＣは、入力電圧ＩＮとオンデューティＤｏｎの積（＝ＩＮ×Ｄｏｎ）になるので、上記の（５）式を代入することにより、次の（６）式で表すことができる。
【００６５】
【数６】
2014138524.tif 000008
【００６６】
従って、直流電圧ＤＣと、出力電圧ＯＵＴに所定のオフセット電圧Ｖｏｆｓを足し合わせた加算電圧（＝ＯＵＴ＋Ｖｏｆｓ）とを比較すれば、出力電流ＩＯＵＴと所定の過電流検出値（＝Ｖｏｆｓ／（ＲｏｎＬ＋ＲＬ））とを比較することができるので、オフセット電圧Ｖｏｆｓを適切に設定することにより、出力電流ＩＯＵＴの過電流検出を行うことが可能となる。
【００６７】
本構成例によれば、従来構成（図８を参照）と異なり、複雑なタイミング制御やマスク処理が不要となる。また、スイッチ素子のデューティに対する制約がなくなるので、高デューティアプリケーションから低デューティアプリケーションまで、幅広い用途において適切な過電流保護を実現することが可能となる。また、スイッチング駆動の高周波化に対しても、技術ハードルがなくなる。
【００６８】
さらに、本構成例によれば、インダクタの直列抵抗成分だけでなく、これよりも抵抗値の大きいトランジスタのオン抵抗を利用して、出力電流を検出することができるので、インダクタの直列抵抗成分のみを利用していた従来の過電流検出方式と比べて、出力電流情報の信号レベルが大きくなる。従って、耐ノイズ特性を向上することが可能となる。
【００６９】
また、本構成例によれば、外付け部品や出力電流検出用の外部端子及び外部配線を要することなく、過電流保護を行うことが可能となる。
【００７０】
＜テレビへの適用＞
図６は、先述のスイッチング電源装置１を搭載したテレビの一構成例を示すブロック図である。また、図７Ａ〜図７Ｃは、それぞれ、先述のスイッチング電源装置１を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＡは、チューナ部Ａ１と、デコーダ部Ａ２と、表示部Ａ３と、スピーカ部Ａ４と、操作部Ａ５と、インタフェイス部Ａ６と、制御部Ａ７と、電源部Ａ８と、を有する。
【００７１】
チューナ部Ａ１は、テレビＡに外部接続されるアンテナＡ０で受信された受信信号から所望チャンネルの放送信号を選局する。
【００７２】
デコーダ部Ａ２は、チューナＡ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ａ２は、インタフェイス部Ａ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。
【００７３】
表示部Ａ３は、デコーダ部Ａ２で生成された映像信号を映像として出力する。
【００７４】
スピーカ部Ａ４は、デコーダ部Ａ２で生成された音声信号を音声として出力する。
【００７５】
操作部Ａ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ａ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。
【００７６】
インタフェイス部Ａ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。
【００７７】
制御部Ａ７は、上記各部Ａ１〜Ａ６の動作を統括的に制御する。制御部Ａ７としては、ＣＰＵ［central processing unit］などを用いることができる。
【００７８】
電源部Ａ８は、上記各部Ａ１〜Ａ７に電力供給を行う。電源部Ａ８としては、先述のスイッチング電源装置１を好適に用いることができる。
【００７９】
＜その他の変形例＞
なお、上記実施形態では、スイッチ電圧のオンデューティに応じてオン時間が可変制御される非線形制御方式（ボトム検出オン時間固定方式）のスイッチング電源装置を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、他の非線形制御方式（アッパー検出オフ時間固定方式やヒステリシスウィンドウ方式など）を採用してもよいし、或いは、非線形制御方式に代えて線形制御方式を採用してもよい。
【００８０】
このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００８１】
本発明に係るスイッチング電源装置は、液晶ディスプレイ、プラズマディスプレイ、ＢＤレコーダ／プレーヤ、セットトップボックスなど、種々の電子機器に搭載される電源として利用することが可能である。
【符号の説明】
【００８２】
１    スイッチング電源装置
１０    半導体装置（スイッチング電源ＩＣ）
１１    Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２    Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３    ドライバ
１４    ＲＳフリップフロップ
１５    オン時間設定部
１５１    定電流源
１５２    キャパシタ
１５３    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１５４    コンパレータ
１５５    レベルシフタ
１５６    バッファ
１５７    フィルタ（ＣＲフィルタ）
１６    メインコンパレータ
１７    基準電圧生成部
１８    リップルインジェクション部
１９    過電流保護部
１９１    レベルシフタ
１９２    フィルタ（ＣＲフィルタ）
１９３    入力オフセット付きコンパレータ
Ｌ１    インダクタ
Ｒ１、Ｒ２    抵抗
Ｃ１    キャパシタ
Ｔ１〜Ｔ４    外部端子
Ａ    テレビ
Ａ０    アンテナ
Ａ１    チューナ部
Ａ２    デコーダ部
Ａ３    表示部
Ａ４    スピーカ部
Ａ５    操作部
Ａ６    インタフェイス部
Ａ７    制御部
Ａ８    電源部
【図１】
2014138524.tif 000009
【図２】
2014138524.tif 000010
【図３】
2014138524.tif 000011
【図４】
2014138524.tif 000012
【図５】
2014138524.tif 000013
【図６】
2014138524.tif 000014
【図７Ａ】
2014138524.tif 000015
【図７Ｂ】
2014138524.tif 000016
【図７Ｃ】
2014138524.tif 000017
【図８】
2014138524.tif 000018