(57)【要約】【課題】従来のオープンコレクタ型またはオープンドレイン型の回路は、データラインの電圧レベルがＬｏｗとなる時間が長くなると電力の消費がより大きくなる。【解決手段】送信用デバイス１２５は、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングがデータ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングがデータ信号の電圧がＨｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を生成するマイコン１０２と、データ信号の電圧をプルアップさせるプルアップ抵抗１０３と、生成されたデータ信号をデータラインへ出力するデータ送信用トランジスタ１０５と、生成されたクロック信号をクロックラインへ出力するクロック送信用ＣＭＯＳ型トランジスタ１０６と、を含む。【選択図】図５
2014207512.tif 000002
【特許請求の範囲】
【請求項１】
電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングが前記データ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングが前記データ信号の電圧が前記Ｈｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を生成するマイコンと、
前記データ信号の電圧をプルアップさせるプルアップ抵抗と、
前記生成されたデータ信号をデータラインへ出力するデータ送信用トランジスタと、
前記生成されたクロック信号をクロックラインへ出力するクロック送信用ＣＭＯＳ型トランジスタと、
を含む送信用デバイス。
【請求項２】
前記クロック信号は、第二の立上りタイミングが前記データ信号のＬｏｗ時間の中心のタイミングであり、第二の立下りタイミングが前記データ信号の電圧が前記Ｌｏｗ時間からＨｉｇｈへ上がり始めるタイミングである伝送波形を有する、
請求項１記載の送信用デバイス。
【請求項３】
請求項１記載の送信用デバイスを有する第一の機器と、
前記第一の機器から送信されたデータ信号を受信する受信部およびマイコンを含む受信用デバイスを有する第二の機器と、
を含む伝送装置。
【請求項４】
電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングが前記データ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングが前記データ信号の電圧が前記Ｈｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を受信する受信部と、
受信された前記クロック信号に基づいて、受信された前記データ信号を復号するマイコンと、
を含む受信用デバイス。
【請求項５】
１つのデータフレームフォーマットの長さがＬのとき、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を生成するマイコンと、
前記データ信号の電圧をプルアップさせるプルアップ抵抗と、
生成された前記データ信号をデータラインへ出力するデータ送信用トランジスタと、
を含む送信用デバイス。
【請求項６】
１つのデータフレームフォーマットの長さがＬのとき、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を受信する受信部と、
前記伝送波形の立下りタイミングに基づいて、受信された前記データ信号の伝送波形を複数の小部分に分割し、
分割された前記複数の小部分毎に第一処理と第二処理とを行い、
前記第一処理は、小部分の時間を小部分に含まれるＨｉｇｈ時間で割って得られた商の小数点以下を切り捨てた値を小部分に含まれる前記Ｈｉｇｈ時間中のビット数として算出し、前記小部分の時間を小部分に含まれる前記Ｈｉｇｈ時間で割って得られた余りＭをさらに小部分に含まれるＬｏｗ時間で割って得られた商を四捨五入した値を小部分に含まれる前記Ｌｏｗ時間中のビット数として算出する処理であり、
前記第二処理は、前記Ｌｏｗ時間中のビット数個の“０”を出力し、引き続き、前記Ｈｉｇｈ時間中のビット数個の“１”を出力する処理であり、
前記第一処理と前記第二処理とを前記複数の小部分の数分繰り返し行って出力された“０”および“１”を１つのデータフレームのデジタルデータとして出力するマイコンと、
を含む受信用デバイス。
【請求項７】
請求項５記載の送信用デバイスを有する第一の機器と、請求項６記載の受信用デバイスを有する第二の機器と、を含む伝送装置。
【請求項８】
電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングが前記データ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングが前記データ信号の電圧が前記Ｈｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を生成し、
前記生成されたデータ信号をデータラインへ出力し、
前記生成されたクロック信号をＣＭＯＳ型トランジスタを介してクロックラインへ出力する、送信方法。
【請求項９】
電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングが前記データ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングが前記データ信号の電圧が前記Ｈｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を受信し、
受信された前記クロック信号に基づいて、受信された前記データ信号を復号する、受信方法。
【請求項１０】
１つのデータフレームフォーマットの長さがＬのとき、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を生成し、
生成された前記データ信号をデータラインへ出力する、送信方法。
【請求項１１】
１つのデータフレームフォーマットの長さがＬのとき、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を受信し、
前記伝送波形の立下りタイミングに基づいて、受信された前記データ信号の伝送波形を複数の小部分に分割し、
分割された前記複数の小部分毎に第一処理と第二処理とを行い、
前記第一処理は、小部分の時間を小部分に含まれるＨｉｇｈ時間で割って得られた商の小数点以下を切り捨てた値を小部分に含まれる前記Ｈｉｇｈ時間中のビット数として算出し、前記小部分の時間を小部分に含まれる前記Ｈｉｇｈ時間で割って得られた余りＭをさらに小部分に含まれるＬｏｗ時間で割って得られた商を四捨五入した値を小部分に含まれる前記Ｌｏｗ時間中のビット数として算出する処理であり、
前記第二処理は、前記Ｌｏｗ時間中のビット数個の“０”を出力し、引き続き、前記Ｈｉｇｈ時間中のビット数個の“１”を出力する処理であり、
前記第一処理と前記第二処理とを前記複数の小部分の数分繰り返し行って出力された“０”および“１”を１つのデータフレームのデジタルデータとして出力する、受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オープンコレクタ型の回路またはオープンドレイン型の回路による有線通信を行う送信用デバイス、受信用デバイス、伝送装置、送信方法および受信方法に関するものである。
【背景技術】
【０００２】
伝送装置内のＩＣなどのデバイス間または機器間を接続するためのインターフェースとして、主にオープンコレクタ（Ｏｐｅｎ−Ｃｏｌｌｅｃｔｏｒ）型の回路またはオープンドレイン（Ｏｐｅｎ−ｄｒａｉｎ）型の回路による方式が用いられている。
【０００３】
その理由として、異なる電源電圧のＩＣ間で通信する場合に電圧レベルの変換が容易であること、複数のＩＣがバスライン（Ｂｕｓ  Ｌｉｎｅ）上に同時に信号を送信した場合でも過大な電流が流れる心配がないことなどが挙げられる。しかし、プルアップ抵抗を介して電流が流れるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の回路に比べて、消費電流が大きいというデメリットがある。
【０００４】
このようなインターフェースの具体例の一つとして、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）がある（例えば、特許文献１）。Ｉ２Ｃの構成の一例を、図１に示す。
【０００５】
Ｉ２Ｃは、電源ライン２０１と、データライン２０２（ＳＤＡ，Ｓｅｒｉａｌ  ＤＡｔａ  ｌｉｎｅ）と、クロックライン２０３（ＳＣＬ，Ｓｅｒｉａｌ  ＣＬｏｃｋ  ｌｉｎｅ）と、２つのプルアップ抵抗２０４、２０５と、第一のデバイス２０６と、第二のデバイス２０７とから構成される。
【０００６】
第一のデバイス２０６は、クロック入力バッファ２０８と、クロック出力トランジスタ２０９と、データ入力バッファ２１０と、データ出力トランジスタ２１１とから構成される。第二のデバイス２０７は、クロック入力バッファ２１２と、クロック出力トランジスタ２１３と、データ入力バッファ２１４と、データ出力トランジスタ２１５とから構成される。
【０００７】
データライン２０２の電圧レベルがＬｏｗのときは、プルアップ抵抗２０４、２０５を介して電流が流れる。仮に、プルアップ抵抗の値を大きくすると電流は小さくなるが、プルアップ抵抗は伝送速度とバスラインの静電容量とから決定されるので、電流を自由に変更することはできない。
【０００８】
Ｉ２Ｃのトランジスタおよびプルアップ抵抗の等価回路を、図２および図３に示す。図２（図３）は、電源ライン３０１（４０１）と、プルアップ抵抗３０２（４０２）と、トランジスタ３０３（４０３）と、トランジスタ内部抵抗３０４（４０４）と、スイッチ３０５（４０５）と、コンデンサ３０６（４０６）と、から構成されている。
【０００９】
ここで、トランジスタ３０３は、内部抵抗３０４とスイッチ３０５とを直列につないだ等価回路として表現される。トランジスタ３０３は、図１におけるクロック出力トランジスタ２０９、２１３、データ出力トランジスタ２１１、２１５に相当する。コンデンサ３０６はバスラインの静電容量を表す。
【００１０】
図２は、スイッチ３０５がＯＮされた瞬間の遷移状態を表しており、放電電流３０７はコンデンサ３０６が放電する際に流れる電流を表している。
【００１１】
一方、図３は、スイッチ４０５がＯＦＦされた瞬間の遷移状態を表しており、放電電流４０７はコンデンサ３０６が充電される際に流れる電流を表している。図３のその他の箇所は、図２と同様である。
【００１２】
以下、プルアップ抵抗を１０ｋΩ、トランジスタ内部抵抗１００Ω、コンデンサを０．０１ｕＦ、電源電圧を３（Ｖ）とした場合について、具体的に説明する。
【００１３】
図２では、トランジスタ３０３の内部抵抗３０４を介してコンデンサ３０６の放電が行われるので、時定数は１００（Ω）×０．０１（ｕＦ）＝１（ｕｓｅｃ）となる。一方、図３では、プルアップ抵抗４０２を介してコンデンサ４０６の充電が行われるので、時定数は１０（ｋΩ）×０．０１（ｕＦ）＝１００（ｕｓｅｃ）となる。
【００１４】
よって、図３の場合は、図２の場合に比べて１００倍の時定数になっており、放電に比べて充電のほうが遅いことが分かる。
【００１５】
図２のスイッチ３０５（または図３のスイッチ４０５）が所定の周期（ここでは４００（ｕｓｅｃ））でＯＮ／ＯＦＦを繰り返した時の伝送波形（コンデンサ３０６（またはコンデンサ４０６）の両端の電圧波形）および消費電流波形の一例を、図４に示す。図４に示されるように、スイッチがＯＮとなる時間とＯＦＦとなる時間は同じ長さである。
【００１６】
プルアップ抵抗の値が大きくなると時定数がより大きくなり、その結果、伝送波形の立上りの波形がよりなだらかになる。そのため、伝送波形の明確な立上りが得られず、受信装置においてＨｉｇｈレベルを見過ごしてしまう可能性がある。
【００１７】
この課題を解決する方法として、伝送波形が充分に立上るまでの時間（伝送波形におけるＨｉｇｈレベルの時間）を確保するために、スイッチの切替周期をより長く（図４の場合は４００ｕｓｅｃより長く）することで、受信装置において、伝送波形のＨｉｇｈレベルとＬｏｗレベルとをより正確に見分けることができる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２０１０−３９８０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、従来のオープンコレクタ型の回路またはオープンドレイン型の回路は、データラインの電圧レベルがＬｏｗのとき、プルアップ抵抗を介して電流が流れる。そのため、スイッチの切替周期が長いほど電圧レベルがＬｏｗとなる時間（伝送波形におけるＬｏｗレベルの時間）が長くなり、電流（に伴う電力）の消費がより大きくなるという課題がある。
【００２０】
本発明の目的は、データ波形のＨｉｇｈレベルになっている時間（Ｈｉｇｈ時間）を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することである。
【課題を解決するための手段】
【００２１】
送信用デバイスは、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨ
ｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングが前記データ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングが前記データ信号の電圧が前記Ｈｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を生成するマイコンと、前記データ信号の電圧をプルアップさせるプルアップ抵抗と、前記生成されたデータ信号をデータラインへ出力するデータ送信用トランジスタと、前記生成されたクロック信号をクロックラインへ出力するクロック送信用ＣＭＯＳ型トランジスタと、を含む。
【００２２】
受信用デバイスは、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングが前記データ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングが前記データ信号の電圧が前記Ｈｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を受信する受信部と、受信された前記クロック信号に基づいて、受信された前記データ信号を復号するマイコンと、を含む。
【発明の効果】
【００２３】
本発明により、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【図面の簡単な説明】
【００２４】
【図１】Ｉ２Ｃの構成の一例を示す図
【図２】スイッチ３０５がＯＮの場合におけるＩ２Ｃのトランジスタおよびプルアップ抵抗の等価回路図
【図３】スイッチ４０５がＯＦＦの場合におけるＩ２Ｃのトランジスタおよびプルアップ抵抗の等価回路図
【図４】スイッチが所定の周期でＯＮ／ＯＦＦを繰り返した時の伝送波形および消費電流波形の一例を示す図
【図５】本発明の第一の実施の形態における送信用デバイスおよび受信用デバイスの基本構成を示す図
【図６】本発明の第一の実施の形態における伝送装置の構成を示す図
【図７】Ｌｏｗ時間がＨｉｇｈ時間よりも短い場合の伝送波形および消費電流波形の一例を示す図
【図８】本発明の第一の実施の形態における伝送装置の伝送波形の一例を示す図
【図９】調歩同期方式を用いた通信回路の構成の一例を示す図
【図１０】調歩同期方法を用いた通信で用いられるデータフレームフォーマットの一例を示す図
【図１１】本発明の第二の実施の形態における伝送装置の伝送波形の一例を示す図
【図１２】本発明の第二の実施の形態における送信用デバイスおよび受信用デバイスの基本構成を示す図
【図１３】本発明の第二の実施の形態における伝送装置の構成を示す図
【図１４】伝送波形を小部分に分割した様子を示す図
【図１５】本発明の第二の実施の形態における復号アルゴリズムのフローチャート図
【図１６】機器間でバスラインを用いて通信を行うオープンコレクタ型の回路によって構成された伝送装置の一例を示す図
【発明を実施するための形態】
【００２５】
本発明の送信用デバイスは、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングがデータ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングがデータ信号の電圧がＨｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送
波形を有するクロック信号と、を生成するマイコンと、データ信号の電圧をプルアップさせるプルアップ抵抗と、生成されたデータ信号をデータラインへ出力するデータ送信用トランジスタと、生成されたクロック信号をクロックラインへ出力するクロック送信用ＣＭＯＳ型トランジスタと、を含む。
【００２６】
本発明の送信用デバイスにより、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【００２７】
本発明の送信用デバイスにおいて、クロック信号は、第二の立上りタイミングがデータ信号のＬｏｗ時間の中心のタイミングであり、第二の立下りタイミングがデータ信号の電圧がＬｏｗ時間からＨｉｇｈへ上がり始めるタイミングである伝送波形を有する、としてもよい。
【００２８】
これにより、第１の発明による効果に加え、ＨｉｇｈレベルからＬｏｗレベルに変化する立下り時間が短いので、Ｌｏｗ時間をＨｉｇｈ時間より短くしても、データを取り込む（言い換えれば、受信装置において伝送波形のＬｏｗレベルを見分ける）のに必要な時間を確保することができるため、データを取り込む際の誤りを抑制することができる。
【００２９】
本発明の伝送装置は、本発明の送信用デバイスを有する第一の機器と、第一の機器から送信されたデータ信号を受信する受信部およびマイコンを含む受信用デバイスを有する第二の機器と、を含む。
【００３０】
本発明の伝送装置により、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路を用いた伝送装置における消費電流を低減することができる。
【００３１】
本発明の受信用デバイスは、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングがデータ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングがデータ信号の電圧がＨｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を受信する受信部と、受信されたクロック信号に基づいて、受信されたデータ信号を復号するマイコンと、を含む。
【００３２】
本発明の受信用デバイスにより、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【００３３】
本発明の送信用デバイスは、１つのデータフレームフォーマットの長さがＬのとき、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を生成するマイコンと、データ信号の電圧をプルアップさせるプルアップ抵抗と、生成されたデータ信号をデータラインへ出力するデータ送信用トランジスタと、を含む。
【００３４】
本発明の送信用デバイスにより、クロックラインが不要となるためケーブルなどの接続の手間を削減することができると共に、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【００３５】
本発明の受信用デバイスは、１つのデータフレームフォーマットの長さがＬのとき、電
圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を受信する受信部と、伝送波形の立下りタイミングに基づいて、受信されたデータ信号の伝送波形を複数の小部分に分割し、分割された複数の小部分毎に第一処理と第二処理とを行い、第一処理は、小部分の時間を小部分に含まれるＨｉｇｈ時間で割って得られた商の小数点以下を切り捨てた値を小部分に含まれるＨｉｇｈ時間中のビット数として算出し、小部分の時間を小部分に含まれるＨｉｇｈ時間で割って得られた余りＭをさらに小部分に含まれるＬｏｗ時間で割って得られた商を四捨五入した値を小部分に含まれるＬｏｗ時間中のビット数として算出する処理であり、第二処理は、Ｌｏｗ時間中のビット数個の“０”を出力し、引き続き、Ｈｉｇｈ時間中のビット数個の“１”を出力する処理であり、第一処理と第二処理とを複数の小部分の数分繰り返し行って出力された“０”および“１”を１つのデータフレームのデジタルデータとして出力するマイコンと、を含む。
【００３６】
本発明の受信用デバイスにより、クロックラインが不要となるためケーブルなどの接続の手間を削減することができると共に、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。また、時間の長さが異なるＬｏｗ時間とＨｉｇｈ時間がランダムな順に混在する伝送波形を有するデータ信号から、データを正しく復号することができる。
【００３７】
本発明の伝送装置は、本発明の送信用デバイスを有する第一の機器と、本発明の受信用デバイスを有する第二の機器と、を含む。
【００３８】
本発明の伝送装置により、クロックラインが不要となるためケーブルなどの接続の手間を削減することができると共に、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路を用いた伝送装置における消費電流を低減することができる。また、時間の長さが異なるＬｏｗ時間とＨｉｇｈ時間がランダムな順に混在する伝送波形を有するデータ信号から、データを正しく復号することができる。
【００３９】
本発明の送信方法は、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングが前記データ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングがデータ信号の電圧がＨｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を生成し、生成されたデータ信号をデータラインへ出力し、生成されたクロック信号をＣＭＯＳ型トランジスタを介してクロックラインへ出力する、方法である。
【００４０】
本発明の送信方法により、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【００４１】
本発明の受信方法は、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングがデータ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングがデータ信号の電圧がＨｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を受信し、受信されたクロック信号に基づいて、受信されたデータ信号を復号する、方法である。
【００４２】
本発明の受信方法により、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【００４３】
本発明の送信方法は、１つのデータフレームフォーマットの長さがＬのとき、電圧がＬ
ｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を生成し、生成されたデータ信号をデータラインへ出力する、方法である。
【００４４】
本発明の送信方法より、クロックラインが不要となるためケーブルなどの接続の手間を削減することができると共に、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【００４５】
本発明の受信方法は、１つのデータフレームフォーマットの長さがＬのとき、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を受信し、伝送波形の立下りタイミングに基づいて、受信されたデータ信号の伝送波形を複数の小部分に分割し、分割された複数の小部分毎に第一処理と第二処理とを行い、第一処理は、小部分の時間を小部分に含まれるＨｉｇｈ時間で割って得られた商の小数点以下を切り捨てた値を小部分に含まれるＨｉｇｈ時間中のビット数として算出し、小部分の時間を小部分に含まれるＨｉｇｈ時間で割って得られた余りＭをさらに小部分に含まれるＬｏｗ時間で割って得られた商を四捨五入した値を小部分に含まれるＬｏｗ時間中のビット数として算出する処理であり、第二処理は、Ｌｏｗ時間中のビット数個の“０”を出力し、引き続き、Ｈｉｇｈ時間中のビット数個の“１”を出力する処理であり、第一処理と第二処理とを複数の小部分の数分繰り返し行って出力された“０”および“１”を１つのデータフレームのデジタルデータとして出力する、方法である。
【００４６】
本発明の受信方法により、クロックラインが不要となるためケーブルなどの接続の手間を削減することができると共に、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。また、時間の長さが異なるＬｏｗ時間とＨｉｇｈ時間がランダムな順に混在する伝送波形を有するデータ信号から、データを正しく復号することができる。
【００４７】
以下に、本発明の実施の形態を図面に基づいて説明する。尚、この実施の形態によって本発明が限定されるものではなく、同様の分野における類似の用語または類似の描写を用いて表現することが可能であることは、当業者において容易に理解されるであろう。
（実施の形態１）
図５は、本発明の第一の実施の形態における送信用デバイスおよび受信用デバイスの基本構成を示す図である。
【００４８】
図５に示される送信用デバイス１２５は、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングがデータ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングがデータ信号の電圧がＨｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を生成するマイコン１０２と、データ信号の電圧をプルアップさせるプルアップ抵抗１０３と、生成されたデータ信号をデータラインへ出力するデータ送信用トランジスタ１０５と、生成されたクロック信号をクロックラインへ出力するクロック送信用ＣＭＯＳ型トランジスタ１０６と、を含む。
【００４９】
図５に示される受信用デバイス１２６は、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さより短い伝送波形を有するデータ信号と、第一の立上りタイミングがデータ信号のＨｉｇｈ時間の中心のタイミングであり、かつ、第一の立下りタイミングがデータ信号の電圧がＨｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号と、を受信する受信部１１５と、受信されたクロック信号に基づいて、受信されたデータ信号を復号するマイコン１１４と、を含む。
【００５０】
これらの構成により、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【００５１】
図６は、本発明の第一の実施の形態における伝送装置の構成を示す図である。図６に示されるように、本発明の伝送装置は、送信用デバイス１２５を有する第一の機器１０１と、受信用デバイス１２６を有する第二の機器１１３とを含む。そして、第一の機器１０１と第二の機器１１３は、データラインに相当するデータ信号ケーブル１２２と、クロックラインに相当するクロック信号ケーブル１２３と、グランドラインに相当するグランドケーブル１２４とから接続される。
【００５２】
第一の機器１０１は、マイコン１０２と、データラインのプルアップ抵抗１０３と、電源ライン１０４と、データ送信用トランジスタ１０５と、クロック送信用ＣＭＯＳ型トランジスタ１０６と、データライン１０７と、クロックライン１０８と、グランドライン１０９と、データコネクタ１１０と、クロックコネクタ１１１と、グランドコネクタ１１２とから構成される。
【００５３】
第二の機器１１３は、マイコン１１４と、受信部１１５と、データライン１１６と、クロックライン１１７と、グランドライン１１８と、データコネクタ１１９と、クロックコネクタ１２０と、グランドコネクタ１２１とから構成される。
【００５４】
図７に、Ｌｏｗ時間がＨｉｇｈ時間よりも短い場合の伝送波形および消費電流波形の一例を示す。通常、プルアップ抵抗に比べてトランジスタの内部抵抗は小さいため、図７に示されるように、伝送波形の立下り時間は、立上り時間に比べて短い。また、オープンコレクタ型の回路またはオープンドレイン型の回路において消費電流が大きいのは、プルアップ抵抗を介して電流が流れるＬｏｗ時間の間だけである。これらを考慮し、Ｈｉｇｈ時間は変えずにＬｏｗ時間だけを短くすることで、消費電流を低減することができる。
【００５５】
また、ＨｉｇｈレベルからＬｏｗレベルに変化する立下り時間が短いので、Ｌｏｗ時間をＨｉｇｈ時間より短くしても、データを取り込む（言い換えれば、受信装置において伝送波形のＬｏｗレベルを見分ける）のに必要な時間を確保することができるため、データを取り込む際の誤りを抑制することができる。
【００５６】
データ信号とタイミング信号（ここではクロック信号）とを送信する伝送装置に、Ｌｏｗ時間をＨｉｇｈ時間より短くする上記の方法を適用した場合、データ信号のＬｏｗ時間中にクロック信号の立下りを生じさせなければならない。
【００５７】
そのために、クロック信号用の回路は、伝送波形の立上りの時定数が大きいオープンコレクタ型の回路またはオープンドレイン型の回路ではなく、ＣＭＯＳ型の回路にする。図５および図６においては、ＣＭＯＳ型のクロック送信用トランジスタとして、クロック送信用ＣＭＯＳ型トランジスタ１０６を備えている。
【００５８】
図８に、本発明の第一の実施の形態における伝送装置の伝送波形の一例を示す。図８に示されるように、マイコン１０２は、Ｌｏｗ時間がＨｉｇｈ時間より短いデータ信号を発生する。そして、発生したデータ信号は、データコネクタ１１０を介して第二の機器１１３へ送信される。
【００５９】
マイコン１０２は、クロック信号の立上りタイミングがデータ信号の各ビットの中心となるクロック信号を発生する。より詳細には、図８に示されるように、マイコン１０２は、第一の立上りタイミングがデータ信号のＨｉｇｈ時間の中心のタイミングであり、かつ
、第一の立下りタイミングがデータ信号の電圧がＨｉｇｈ時間からＬｏｗへ下がり始めるタイミングである伝送波形を有するクロック信号を発生する。
【００６０】
また、クロック信号は、第二の立上りタイミングがデータ信号のＬｏｗ時間の中心のタイミングであり、第二の立下りタイミングがデータ信号の電圧がＬｏｗ時間からＨｉｇｈへ上がり始めるタイミングである伝送波形を有する。そして、発生したクロック信号は、クロックコネクタ１１１を介して第二の機器１１３へ送信される。
【００６１】
このように、データ信号のＬｏｗ時間がＨｉｇｈ時間よりも短いデータ信号を伝送することにより、消費電流を低減することができる。なお、Ｈｉｇｈ時間は、時定数に応じた波形の立上りが、受信側におけるデジタル値判定に用いられるスレッショルドレベルを超えるのに必要な時間として設定される。
【００６２】
さらに、データ信号のビットの中心で立上るクロック信号を伝送することにより、受信側においてデータを取り込むために必要である前方のデータと後方のデータとの間隔が偏りなく設けられ、ノイズ等の影響によるデータを取り込む際の誤りを抑制することができる。
（実施の形態２）
機器間をケーブルなどでつなぐ場合には、ケーブルなどの接続の手間を省くために、できるだけ少ないライン数で通信を行うことが要求される。ライン数を削減する方法として、調歩同期方法を用いてタイミング信号（ここではクロック信号）を不要とすることで、クロックラインを削減して通信を行う方法がある。
【００６３】
調歩同期方法を用いた通信回路の構成の一例を図９に、調歩同期方法を用いた通信で用いられるデータフレームフォーマットの一例を図１０に示す。
【００６４】
図９に示される回路は、電源ライン８０１と、データライン８０２と、プルアップ抵抗８０３と、第一のデバイス８０４と、第二のデバイス８０５とから構成される。
【００６５】
第一のデバイス８０４は、データ入力バッファ８０６と、データ出力トランジスタ８０７とから構成され、第二のデバイス８０５は、データ入力バッファ８０８と、データ出力トランジスタ８０９とから構成されている。
【００６６】
図１０に示されるデータフレームフォーマットは、スタートビット（ＳＴ）９０１と、８ビットのデータビット（ｂ０、ｂ１、ｂ２、ｂ３、ｂ４、ｂ５、ｂ６、ｂ７）９０２と、パリティビット（Ｐ）９０３と、ストップビット（ＳＰ）９０４とから構成されている。また、９０５はスタートビット９０１の立下りタイミングを、９０６は最初のデータビットｂ０の中心タイミングを、９０７は２番目のデータビットｂ１の中心タイミングをそれぞれ示している。
【００６７】
調歩同期方法を用いたときの受信側において同期をとる方法として、スタートビットの立下りから各ビットの中心タイミングを推定して同期をとる。
【００６８】
その一例として、図１０を用いて説明する。まず、スタートビット９０１の立下りタイミング９０５から１ビットの時間幅の１．５倍の時間が経過したタイミングが最初のデータビットｂ０の中心タイミング９０６である。第二のデバイス８０５において、最初のデータビットｂ０の中心タイミング９０６で最初のデータビットｂ０を取り込む。
【００６９】
その後、最初のデータビットｂ０の中心タイミング９０６から１ビットの時間が経過したタイミングが２番目のデータビットｂ１の中心タイミングである。第二のデバイス８０
５において、２番目のデータビットｂ１の中心タイミング９０７で２番目のデータビットｂ１を取り込む。以降、第二のデバイス８０５において、１ビットの時間が経過する毎に各データビットの中心タイミングで、２番目のデータビットｂ１以降のデータビットｂ２、ｂ３、ｂ４、ｂ５、ｂ６、ｂ７を順次取り込む。
【００７０】
図１１に、本発明の第二の実施の形態における伝送装置の伝送波形の一例を示す。図１１の上段に示されるように、データ信号の伝送波形においてＨｉｇｈ時間とＬｏｗ時間とが同じであれば、上記の同期方法を用いて受信側において同期をとることができる。しかしながら、図１１の下段に示されるように、データ信号の伝送波形においてＬｏｗ時間とＨｉｇｈ時間とで時間の長さが異なる場合、スタートビットの立下りから各データビットの中心タイミングを推定する上記の方法を用いることができない。
【００７１】
よって、長さが異なるＬｏｗ時間とＨｉｇｈ時間とがランダムな順に混在するデータ信号の波形からデータビットを正しく復号するための復号アルゴリズムを、新たにマイコンに実装する必要がある。
【００７２】
図１２は、本発明の第二の実施の形態における送信用デバイスおよび受信用デバイスの基本構成を示す図である。
【００７３】
図１２に示される送信用デバイス１０１９は、１つのデータフレームフォーマットの長さがＬのとき、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を生成するマイコン１００２と、データ信号の電圧をプルアップさせるプルアップ抵抗１００３と、生成されたデータ信号をデータラインへ出力するデータ送信用トランジスタ１００５と、を含む。
【００７４】
これにより、クロックラインが不要となるためケーブルなどの接続の手間を削減することができると共に、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。
【００７５】
図１２に示される受信用デバイス１０２０は、１つのデータフレームフォーマットの長さがＬのとき、電圧がＬｏｗであるＬｏｗ時間の長さが、電圧がＨｉｇｈであるＨｉｇｈ時間の長さのＬ分の１以下である伝送波形を有するデータ信号を受信する受信部１０１２と、伝送波形の立下りタイミングに基づいて、受信されたデータ信号の伝送波形を複数の小部分に分割し、分割された前記複数の小部分毎に第一処理と第二処理とを行い、第一処理は、小部分の時間を小部分に含まれるＨｉｇｈ時間で割って得られた商の小数点以下を切り捨てた値を小部分に含まれるＨｉｇｈ時間中のビット数として算出し、小部分の時間を小部分に含まれるＨｉｇｈ時間で割って得られた余りＭをさらに小部分に含まれるＬｏｗ時間で割って得られた商を四捨五入した値を小部分に含まれるＬｏｗ時間中のビット数として算出する処理であり、第二処理は、Ｌｏｗ時間中のビット数個の“０”を出力し、引き続き、Ｈｉｇｈ時間中のビット数個の“１”を出力する処理であり、第一処理と第二処理とを複数の小部分の数分繰り返し行って出力された“０”および“１”を１つのデータフレームのデジタルデータとして出力するマイコンと、を含む。
【００７６】
これにより、クロックラインが不要となるためケーブルなどの接続の手間を削減することができると共に、データ波形のＨｉｇｈ時間を変えずに、オープンコレクタ型の回路またはオープンドレイン型の回路における消費電流を低減することができる。また、時間の長さが異なるＬｏｗ時間とＨｉｇｈ時間がランダムな順に混在する伝送波形を有するデータ信号から、データを正しく復号することができる。
【００７７】
図１３は、本発明の第二の実施の形態における伝送装置の構成を示す図である。図１２
に示されるように、本発明の伝送装置は、送信用デバイスを有する第一の機器１００１と、受信用デバイスを有する第二の機器１０１０とを含む。そして、第一の機器１００１と第二の機器１０１０は、データラインに相当するデータ信号ケーブル１０１７と、グランドラインに相当するグランドケーブル１０１８とから接続される。
【００７８】
第一の機器１００１は、マイコン１００２と、データラインのプルアップ抵抗１００３と、電源ライン１００４と、データ送信用トランジスタ１００５と、データライン１００６と、グランドライン１００７と、データコネクタ１００８と、グランドコネクタ１００９とから構成される。
【００７９】
第二の機器１０１０は、マイコン１０１１と、受信部１０１２と、データライン１０１３と、グランドライン１０１４と、データコネクタ１０１５と、グランドコネクタ１０１６からと構成される。
【００８０】
以下、マイコンに実装される本発明の復号アルゴリズムについて説明する。ここで、１キャラクタ（データフレーム）の長さ（またはビット数）をＬとする。例えば、図１０のようなデータフレームフォーマットの場合、スタートビットが１ビット、データビットが８ビット、パリティビットが１ビット、ストップビットが１ビットであるので、Ｌ＝１＋８＋１＋１＝１１となる。そして、Ｌｏｗ時間の長さは、Ｈｉｇｈ時間の長さのＬ分の１以下に設定される。また、その他のキャラクタの構成（データフレームフォーマット）とＬとの関係の例を、表１に示す。
【００８１】
【表１】
2014207512.tif 000003
【００８２】
本発明の復号アルゴリズムにおいて、例えば、図１０に示されるようなデータフレームフォーマットを有するデータ信号の伝送波形は、伝送波形の立下りタイミングに基づいて、複数の小部分に分割される。伝送波形を小部分に分割した様子を、図１４に示す。各小部分の時間の長さは、ある立下りタイミングとその次の立下りタイミングとの差を測定することで得られる。この測定は、例えばカウンタの計数値を記録する方法などで容易に実現される。
【００８３】
小部分は、１ビット以上の連続するＬｏｗレベルからなる前半部分と、１ビット以上の
連続するＨｉｇｈレベルからなる後半部分とから構成される。１つの小部分は、ある立下りタイミングから次の立下りタイミングまでの区間と定義する。つまり、１つの小部分は、必ずＬｏｗレベルからはじまり、Ｈｉｇｈレベルで終わる構造となる。
【００８４】
受信側において、伝送波形からＬｏｗレベルおよびＨｉｇｈレベルを判定してデジタル値を決定するために、小部分毎に前半のＬｏｗレベルの部分が何ビット、後半のＨｉｇｈレベルの部分が何ビット含まれているかを得る必要がある。そのために、受信側のマイコンにおいて、伝送波形に対して以下に説明する復号アルゴリズムを用いて、Ｌｏｗ時間におけるビット数およびＨｉｇｈ時間におけるビット数が算出され、１キャラクタ（データフレーム）分のデジタル値が決定される。
【００８５】
本発明の第二の実施の形態における復号アルゴリズムのフローチャートを、図１５に示す。ここで、変数Ｒはメモリに記憶されたビット数、変数Ｃは受信された伝送波形の立下りが検出されてから次の立下りが検出されるまでの時間を計測するカウンタ変数（つまり、１つの小部分の時間）、ＴＨはＨｉｇｈ時間、ＴＬはＬｏｗ時間、をそれぞれ示す。
【００８６】
以下に、図１５を参照して、マイコン１０１１における各処理について説明する。
【００８７】
受信部１０１２を介して伝送波形が受信されると、マイコン１０１１は復号アルゴリズムの処理を開始する（１３０１）。
【００８８】
まず、メモリに記憶されたビット数を示す変数Ｒはゼロに初期化される（１３０２）。次に、スタートビット待ち処理（１３０３）として、伝送波形の立下りを検出したかどうかが判定され（１３０４）、立下りが検出された場合は引き続き処理１３０５が行われ、立下りが検出されなかった場合は処理１３０４が繰り返される。
【００８９】
伝送波形の立下りが検出されると、カウンタ変数Ｃがゼロに初期化される（１３０５）。そして、伝送波形の立下り待ち処理（１３０６）として、カウンタ変数Ｃが１だけインクリメントされ（１３０７）、伝送波形の次の立下りを検出したかどうかが判定される（１３０８）。判定の結果、立下りが検出された場合は引き続き処理１３０９が行われ、立下りが検出されなかった場合は処理１３０７へ戻って処理が継続される。
【００９０】
処理１３０７および処理１３０８を繰り返し行うことによって、１つの小部分の時間が計測され、１つの小部分の時間として変数Ｃにカウンタ数が格納される。なお、１カウンタは所定の単位時間（例えば、１（ｕｓｅｃ））に相当する。
【００９１】
次に、１つの小部分に含まれる前半のＬｏｗレベルのビット数および後半のＨｉｇｈレベルのビット数が計算される（１３０９）。具体的には、カウンタ変数ＣをＨｉｇｈ時間ＴＨで割って得られた商の小数点以下を切り捨てた値が、後半のＨｉｇｈレベルのビット数ＮＨとして算出される。また、カウンタ変数ＣをＨｉｇｈ時間ＴＨで割って得られた余りＭを、さらにＬｏｗ時間で割って得られた商を四捨五入した値が、前半のＬｏｗレベルのビット数ＮＬとして算出される。
【００９２】
ここで、カウンタ変数Ｃには、１つの小部分に含まれるＬｏｗ時間とＨｉｇｈ時間とが含まれている。しかしながら、上記の計算においては、カウンタ変数ＣをＨｉｇｈ時間ＴＨのみで割ることで得られる商の小数点以下を切り捨てた値がＨｉｇｈレベルのビット数として算出される。なぜなら、上述したように、Ｌｏｗ時間はＨｉｇｈ時間のＬ分の１以下に設定されるため、全てのＬｏｗ時間の合計は、１ビットのＨｉｇｈ時間を超えないからである。
【００９３】
仮に、図１０のデータフレームフォーマットにおいて、Ｌｏｗレベルに固定されたスタートビット、データビットおよびパリティビットがすべてＬｏｗレベルであったとしても、１ビットのＨｉｇｈ時間を超えない。この場合、すべてＬｏｗレベルのデータフレームの時間（カウンタ変数Ｃ）をＨｉｇｈ時間ＴＨで割ったときの商は１未満となり、この商の小数点以下を切り捨てることで得られるＨｉｇｈレベルのビット数は０（ｂｉｔ）である。
【００９４】
処理１３０９によって算出された、前半のＬｏｗレベルのビット数および後半のＨｉｇｈレベルのビット数はメモリ（図示しない）に記録される。その際、メモリのＬＳＢ側から空いている領域にＮＬ個の“０”が書き込まれ、引き続き、空いている領域にＮＨ個の“１”が書き込まれる。また、変数ＲにＮＬとＮＨとを加えた値がＲに代入される（１３１０）。
【００９５】
次に、１キャラクタ（データフレーム）に含まれた全てのビットがメモリに記録されたかどうかが判定される（１３１１）。具体的には、変数Ｒが１キャラクタ（データフレーム）のビット数Ｌに等しいかどうかが判定される（１３１２）。ＲがＬに等しくない場合、１３０５の処理へ戻り、次の小部分に対して１３０５から１３１２までの処理が繰り返し行われる。一方、ＲがＬと等しい場合は、１キャラクタ（データフレーム）分のデジタル値が決定されたことを意味し、引き続き１３１３の処理が行われる。
【００９６】
メモリから１キャラクタ（データフレーム）分の“０”または“１”のデータが決定したデジタル値として読み出され（１３１３）、１キャラクタ（データフレーム）に対する復号処理が完了する。そして、再び１３０２の処理へ戻り、次のキャラクタ（データフレーム）のスタートビットが受信されると、復号処理が行われる。
【００９７】
以下、具体的な数値例を挙げて説明する。例えば、スタートビットが１ビット、データビットが８ビット、パリティビットが１ビット、ストップビットが１ビットの場合、１キャラクタ（データフレーム）のビット数Ｌは、１＋８＋１＋１＝１１（ｂｉｔｓ）となる。また、Ｈｉｇｈ時間ＴＨ＝１１０（μｓｅｃ）、Ｌｏｗ時間ＴＬ＝１０（μｓｅｃ）とする。
【００９８】
このとき、図１４に示される最初の小部分は、スタートビットＳＴおよびデータビットの最初のビットＢ０から構成され、カウンタ変数Ｃより得られる最初の小部分の時間は１２０（μｓｅｃ）とする。
【００９９】
Ｈｉｇｈレベルのビット数ＮＨは、Ｃ÷ＴＨ＝１２０÷１１０＝１．０９０９…となり、商１．０９０９…の小数点以下を切り捨て、ＮＨ＝１（ｂｉｔ）が得られる。また、１２０÷１１０の余りはＭ＝１０（μｓｅｃ）となる。Ｌｏｗレベルのビット数ＮＬは、Ｍ／ＴＬ＝１０／１０＝１．０となり、商１．０の小数点以下を四捨五入して、ＮＬ＝１（ｂｉｔ）が得られる。
【０１００】
データの記録として、メモリのＬＳＢ側から空いている領域にデジタルデータ“０”がＮＬ＝１（ｂｉｔ）書き込まれ、引き続き、空いている領域にデジタルデータ“１”がＮＨ＝１（ｂｉｔ）書き込まれる。この段階で、メモリに書き込まれた値は、左をＬＳＢ側として、｛０，１、Ｘ，Ｘ，Ｘ，Ｘ，Ｘ，Ｘ，Ｘ，Ｘ，Ｘ｝（Ｒ＝２≠Ｌ）となる。なお、Ｘは未だ書き込まれていない領域を表す。
【０１０１】
次に、図１４に示される左から２番目の小部分は、データビットの２〜５番目のビットＢ１、Ｂ２，Ｂ３およびＢ４から構成され、カウンタ変数Ｃより得られる左から２番目の小部分の時間は２４０（μｓｅｃ）とする。
【０１０２】
Ｈｉｇｈレベルのビット数ＮＨは、Ｃ÷ＴＨ＝２４０÷１１０＝２．１８１８…となり、商２．１８１８…の小数点以下を切り捨て、ＮＨ＝２（ｂｉｔｓ）が得られる。また、２４０÷１１０の余りはＭ＝２０（μｓｅｃ）となる。Ｌｏｗレベルのビット数ＮＬは、Ｍ／ＴＬ＝２０／１０＝２．０となり、商２．０の小数点以下を四捨五入して、ＮＬ＝２（ｂｉｔｓ）が得られる。
【０１０３】
データの記録として、メモリのＬＳＢ側から空いている領域（この場合、最初の小部分に対する復号処理によって書き込まれたデジタルデータ“１”の直後）にデジタルデータ“０”がＮＬ＝２（ｂｉｔｓ）書き込まれ、引き続き、空いている領域にデジタルデータ“１”がＮＨ＝２（ｂｉｔｓ）書き込まれる。この段階で、メモリに書き込まれた値は、左をＬＳＢ側として、｛０，１、０，０，１，１，Ｘ，Ｘ，Ｘ，Ｘ，Ｘ｝（Ｒ＝６≠Ｌ）となる。
【０１０４】
次に、図１４に示される左から３番目の小部分は、データビットの６〜８番目のビットＢ５，Ｂ６およびＢ７とパリティビットＰとストップビットＳＰとから構成され、カウンタ変数Ｃより得られる左から３番目の小部分の時間は４５０（μｓｅｃ）とする。
【０１０５】
Ｈｉｇｈレベルのビット数ＮＨは、Ｃ÷ＴＨ＝４５０÷１１０＝４．０９０９…となり、商４．０９０９…の小数点以下を切り捨て、ＮＨ＝４（ｂｉｔｓ）が得られる。また、４５０÷１１０の余りはＭ＝１０（μｓｅｃ）となる。Ｌｏｗレベルのビット数ＮＬは、Ｍ／ＴＬ＝１０／１０＝１．０となり、商１．０の小数点以下を四捨五入して、ＮＬ＝１（ｂｉｔ）が得られる。
【０１０６】
データの記録として、メモリのＬＳＢ側から空いている領域（この場合、左から２番目の小部分に対する復号処理によって書き込まれたデジタルデータ“１”の直後）にデジタルデータ“０”がＮＨ＝４（ｂｉｔ）書き込まれ、引き続き、空いている領域にデジタルデータ“１”がＮＨ＝１（ｂｉｔ）書き込まれる。この段階で、メモリに書き込まれた値は、左をＬＳＢ側として、｛０，１、０，０，１，１，０，１，１，１，１｝（Ｒ＝１１＝Ｌ）となる。
【０１０７】
ここで、Ｒ＝１１がＬと等しくなるため、１キャラクタ（データフレーム）分のデジタル値が決定されたと判断し、このキャラクタ（データフレーム）に対する復号処理を終了する。このようにして、受信した伝送波形からデジタル値｛０，１、０，０，１，１，０，１，１，１，１｝ を得ることができる。
【０１０８】
本発明の復号アルゴリズムをマイコンに実装することにより、時間の長さが異なるＬｏｗ時間とＨｉｇｈ時間がランダムな順に混在する伝送波形から、データを正しく復号することができる。よって、伝送波形のＬｏｗ時間をＨｉｇｈ時間より短くすることが可能となり、短くなったＬｏｗ時間に相当する消費電流を低減することができる。
【０１０９】
ここで、オープンコレクタ型の回路によって複数の機器がバスラインに接続される場合について説明する。機器内にプルアップ抵抗を単純に設けると、バスラインに接続される機器の数が増えるに伴って多くのプルアップ抵抗を介して電流が流れるため、複数の機器が接続された装置全体の電流が増大する。そのため、通常は、プルアップ抵抗が設けられる機器は１台に限定されることが多い。
【０１１０】
この限定を適用した伝送装置の一例として、複数の機器のうち１台をマスター機器として決定し、決定された１台のマスター機器のみがプルアップ抵抗を有し、その他の機器はプルアップ抵抗を有しないように構成された伝送装置が考えられる。
【０１１１】
また、上記の限定を適用した伝送装置の他の一例として、すべての機器がプルアップ抵抗を有し、バスラインとプルアップ抵抗との間にスイッチを設け、複数の機器のうち送信を行う１つの機器だけがスイッチをＯＮにして、プルアップ抵抗を接続するように構成された伝送装置が考えられる。
【０１１２】
機器間でバスラインを用いて通信を行うオープンコレクタ型の回路によって構成された伝送装置の一例を、図１６に示す。図１６に示される伝送装置は、送信用デバイスを有する第一の機器１４０１と、受信用デバイスを有する第二の機器１４１２とを含む。そして、第一の機器１４０１と第二の機器１４１２は、データラインに相当するデータ信号ケーブル１４２３と、グランドラインに相当するグランドケーブル１４２４とから接続される。
【０１１３】
第一の機器１４０１は、マイコン１４０２と、プルアップ抵抗１４０３と、電源ライン１４０４と、トランジスタ１４０５と、受信部１４０６と、トランジスタ１４０７と、データライン１４０８と、グランドライン１４０９と、データコネクタ１４１０と、グランドコネクタ１４１１とから構成される。
【０１１４】
第二の機器１４１２は、マイコン１４１３と、プルアップ抵抗１４１４と、電源ライン１４１５と、トランジスタ１４１６と、受信部１４１７と、トランジスタ１４１８と、データライン１４１９と、グランドライン１４２０と、データコネクタ１４２１と、グランドコネクタ１４２２とから構成される。
【０１１５】
第一の機器１４０１から第二の機器１４１２へデータを送信する場合、まず、第一の機器１４０１内のトランジスタ１４０５がＯＮされて、データライン１４０８はプルアップされて電圧レベルがＬｏｗからＨｉｇｈに変化する。それと同時に、第二の機器１４１２内のデータライン１４１９も同様に電圧レベルがＬｏｗからＨｉｇｈに変化する。その際、第二の機器１４１２内のトランジスタ１４１６はＯＦＦのままである。
【０１１６】
そして、第一の機器１４０１内のトランジスタ１４０７がＯＮされるとデータライン１４０８の電圧レベルがＬｏｗになることでデジタル信号“０”が送信され、トランジスタ１４０７がＯＦＦされるとデータライン１４０８の電圧レベルがＨｉｇｈとなることでデジタル信号“１”が送信される。
【０１１７】
なお、図１６に示された伝送装置に対して、本発明の復号アルゴリズムを各機器のマイコンに実装することで、時間の長さが異なるＬｏｗ時間とＨｉｇｈ時間がランダムな順に混在する伝送波形から、データを正しく復号することができる。よって、伝送波形のＬｏｗ時間をＨｉｇｈ時間より短くすることが可能となり、短くなったＬｏｗ時間に相当する消費電流を低減することができる。
【産業上の利用可能性】
【０１１８】
以上のように、本発明にかかるデバイス、機器、伝送装置および通信方法は、機器内部のＩＣ等のデバイス間の通信、機器同士をケーブルなどで接続した場合の機器間の通信などに適用することができる。
【符号の説明】
【０１１９】
１０１、１００１、１４０１  第一の機器
１０２、１１４、１００２、１０１１、１４０２、１４１３  マイコン
１０３、１００３  プルアップ抵抗
１０４、２０１、３０１、４０１、８０１、１００４、１４０４、１４１５  電源ライン
１０５、１００５  データ送信用トランジスタ
１０６  クロック送信用ＣＭＯＳ型トランジスタ
１０７、１１６、２０２、８０２、１００６、１０１３、１４０８、１４１９  データライン
１０８、１１７、２０３  クロックライン
１０９、１１８、１００７、１０１４、１４０９、１４２０  グランドライン
１１０、１１９、１００８、１０１５、１４１０、１４２１  データコネクタ
１１１、１２０  クロックコネクタ
１１２、１２１、１００９、１０１６、１４１１、１４２２  グランドコネクタ
１１３、１０１０、１４１２  第二の機器
１１５、１０１２、１４０６、１４１７  受信部
１２２、１０１７、１４２３  データ信号ケーブル
１２３  クロック信号ケーブル
１２４、１０１８、１４２４  グランドケーブル
１２５、１０１９  送信用デバイス
１２６、１０２０  受信用デバイス
２０４、２０５、３０２、４０２、８０３、１４０３、１４１４  プルアップ抵抗
２０６、８０４  第一のデバイス
２０７、８０５  第二のデバイス
２０８、２１２  クロック入力バッファ
２０９、２１３  クロック出力トランジスタ
２１０、２１４、８０６、８０８  データ入力バッファ
２１１、２１５、８０７、８０９  データ出力トランジスタ
３０３、４０３、１４０５、１４０７、１４１６、１４１８  トランジスタ
３０４、４０４  内部抵抗
３０５、４０５  スイッチ
３０６、４０６  コンデンサ
３０７、４０７  放電電流
【図１】
2014207512.tif 000004
【図２】
2014207512.tif 000005
【図３】
2014207512.tif 000006
【図４】
2014207512.tif 000007
【図５】
2014207512.tif 000008
【図６】
2014207512.tif 000009
【図７】
2014207512.tif 000010
【図８】
2014207512.tif 000011
【図９】
2014207512.tif 000012
【図１０】
2014207512.tif 000013
【図１１】
2014207512.tif 000014
【図１２】
2014207512.tif 000015
【図１３】
2014207512.tif 000016
【図１４】
2014207512.tif 000017
【図１５】
2014207512.tif 000018
【図１６】
2014207512.tif 000019