(57)【要約】【課題】メモリ動作に必要な回路部の面積を削減し、高開口率、高精細かつ、低消費電力な液晶表示装置を提供する。【解決手段】実施形態によれば、液晶表示装置の画素部の画素回路は、第１端子が前記映像信号線に接続され、制御端子が前記第１走査線に接続され、第２端子が前記液晶素子に接続された第１スイッチＳＷ１と、第１端子が映像信号線に接続され、制御端子が第２走査線に接続された第２スイッチＳＷ２と、第１端子が前記第１スイッチの第２端子に接続され、制御端子が前記第３走査線に接続された第３スイッチＳＷ３と、第１端子が前記第１スイッチの第２端子に接続され、第２端子が前記第２スイッチの第２端子に接続され、制御端子が前記第３スイッチの第２端子に接続された第４スイッチＳＷ４と、一方の電極が前記Ｖｃｓ電源配線に、他方の電極が前記第１スイッチの第２端子に接続された保持容量と、を備えている。【選択図】図２
2014006417.tif 000002
【特許請求の範囲】
【請求項１】
液晶素子と、前記液晶素子と電気的に接続された画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の配列する行に沿って配置された複数の走査線と、前記画素部の配列する列に沿って配置された複数の映像信号線と、前記液晶素子の対向電極に電圧を供給する電極電源配線と、Ｖｃｓ電源配線と、前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、前記映像信号線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、を具備し、前記画素回路は、
第１端子が前記映像信号線に接続され、制御端子が前記第１走査線に接続され、第２端子が前記液晶素子に接続された第１スイッチと、
第１端子が前記映像信号線に接続され、制御端子が前記第２走査線に接続された第２スイッチと、
第１端子が前記第１スイッチの第２端子に接続され、制御端子が前記第３走査線に接続された第３スイッチと、
第１端子が前記第１スイッチの第２端子に接続され、第２端子が前記第２スイッチの第２端子に接続され、制御端子が前記第３スイッチの第２端子に接続された第４スイッチと、
一方の電極が前記Ｖｃｓ電源配線に、他方の電極が前記第１スイッチの第２端子に接続された保持容量と、を有する液晶表示装置。
【請求項２】
前記画素回路は、一方の電極が前記第４スイッチの制御端子に接続された補助容量を備えている請求項１に記載の液晶表示装置。
【請求項３】
前記画素回路は、第１端子が容量制御信号線に接続され、制御端子が前記第４スイッチの制御端子に接続された第５スイッチを備えている請求項１に記載の液晶表示装置。
【請求項４】
前記第５スイッチの第２端子は前記容量制御信号線に接続されている請求項３に記載の液晶表示装置。
【請求項５】
前記第２スイッチは、複数の画素部に対して１つ配置されている請求項１ないし３のいずれか１項に記載の液晶表示装置。
【請求項６】
第１表示モードと第２表示モードの２つの表示モードを有し、第１表示モードでは、前記信号線駆動回路から階調に応じた映像信号を前記映像信号線を経由して前記画素部に取り込こみ、第２表示モードでは、前記信号線駆動回路から階調に無関係なデータを周期的に出力し、前記映像信号線を経由して前記画素部に取り込む制御部を備えている請求項１ないし４のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第２の表示モードは、リセット期間、第１書き込み期間、第２書き込み期間、電位保持期間の４つの動作からなり、前記走査線から出力される信号により、前記リセット期間は前記第３スイッチがオン状態、前記第１、第２スイッチがオフ状態となり、前記第１書き込み期間は前記第１、第２スイッチがオン状態、第３スイッチがオフ状態となり、前記第２書き込み期間は、前記第２スイッチがオン状態、前記第１、第３スイッチがオフ状態となり、前記電位保持期間は、前記第１、第２、第３スイッチがオフ状態となる請求項６に記載の液晶表示装置。
【請求項８】
前記制御部は、前記第２表示モード中に前記信号線駆動回路から出力されるデータ値を２ｂｉｔデータとする請求項６又は７に記載の液晶表示装置。
【請求項９】
前記第２の表示モード中に前記対向電極の極性が、前記第１書き込み期間中に切り替わる請求項６ないし８のいずれか１項に記載の液晶表示装置。
【請求項１０】
前記第２の表示モード中に前記信号線駆動回路から出力されるデータ値は、第１レベル値、第２レベル値、第３レベル値の３値を含み、前記第１書き込み期間終了後に第１レベル値から第２レベル値に切り替わり、前記電位保持期間中に第２レベル値から第３レベル値に切り替わる請求項６ないし９のいずれか１項に記載の液晶表示装置。
【請求項１１】
前記第２の表示モード中の前記信号線駆動回路から出力される第３レベル値はの第１レベル値と第２レベル値の中間値となる請求項１０に記載の液晶表示装置。
【請求項１２】
前記第１ないし第４スイッチは、薄膜トランジスタで形成されている請求項１ないし１１のいずれか１項に記載の液晶表示装置。
【請求項１３】
前記第１ないし第５スイッチは、薄膜トランジスタで形成されている請求項３又は４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
ここで述べる実施形態は、液晶表示装置に関し、特にアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
携帯電話等のモバイル機器に用いられる液晶表示装置は、低消費電力が求められている。この低消費電力化を実現するために、例えば、静止画表示での消費電力化に重点を絞った画素メモリ内蔵の液晶表示装置がある。画素メモリを内蔵していない通常の液晶表示装置では、画素内の保持容量に映像信号を書き込み、電荷を保存して液晶に印加する電圧を保持しているため、静止画表示の場合でも、定期的に映像信号をリフレッシュする必要がある。そのため、静止画表示の場合でも、画素に映像信号を転送する映像信号線を数十kHz程度で駆動しなくてはならず、映像信号線および信号線駆動回路にて多くの電力を消費する。これに対して、画素メモリ内蔵の液晶表示装置では、各画素内に設けられたメモリ回路部で映像信号を保持するため、リフレッシュ動作が不要となる。そのため、映像信号線および信号線駆動回路で消費する電力を大幅に低減する事ができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−８６１５３号公報
【特許文献２】特開２００３−３０２９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、画素メモリ内蔵の液晶表示装置においては、画素内でのメモリ回路部が占有する面責が多いため、開口率が著しく低下してしまう。また、同様の理由から、表示装置の高精細化も困難となる。
【０００５】
この発明の課題は、メモリ動作に必要な回路部の面積を削減し、高開口率、高精細かつ、低消費電力な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態によれば、液晶素子と、前記液晶素子と電気的に接続された画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の配列する行に沿って配置された複数の走査線と、前記画素部の配列する列に沿って配置された複数の映像信号線と、前記液晶素子の対向電極に電圧を供給する電極電源配線と、Ｖｃｓ電源配線と、前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、前記映像信号線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、を具備している。前記画素回路は、第１端子が前記映像信号線に接続され、制御端子が前記第１走査線に接続され、第２端子が前記液晶素子に接続された第１スイッチと、第１端子が前記映像信号線に接続され、制御端子が前記第２走査線に接続された第２スイッチと、第１端子が前記第１スイッチの第２端子に接続され、制御端子が前記第３走査線に接続された第３スイッチと、第１端子が前記第１スイッチの第２端子に接続され、第２端子が前記第２スイッチの第２端子に接続され、制御端子が前記第３スイッチの第２端子に接続された第４スイッチと、一方の電極が前記Ｖｃｓ電源配線に、他方の電極が前記第１スイッチの第２端子に接続された保持容量と、を有する。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態に係る液晶表示装置を概略的に示す平面図。
【図２】図２は、第１実施形態に係る液晶表示装置の画素回路の等価回路を示す平面図。
【図３】図３は、前記液晶表示装置の駆動方法の一例を示す制御信号のタイミングチャート。
【図４】図４は、第１の実施形態の第２表示モードにおけるリセット動作を模式的に示す図。
【図５】図５は、第１の実施形態の第２表示モードにおける第１書き込み動作を模式的に示す図。
【図６】図６は、第１の実施形態の第２表示モードにおける第２書き込み動作（前フレーム画素電位：Ｖｓｓ）を模式的に示す図。
【図７】図７は、第１の実施形態の第２表示モードにおける第２書き込み動作（前フレーム画素電位：Ｖｄｄ）を模式的に示す図。
【図８】図８は、第１の実施形態の第２表示モードにおける電位保持動作（前フレーム画素電位：Ｖｓｓ）を模式的に示す図。
【図９】図９は、第１の実施形態の第２表示モードにおける電位保持動作（前フレーム画素電位：Ｖｄｄ）を模式的に示す図。
【図１０】図１０は、第２の実施形態に係る液晶表示装置の画素回路の等価回路を示す平面図。
【図１１】図１１は、第３の実施形態に係る液晶表示装置の画素回路の等価回路を示す平面図。
【図１２】図１２は、第３の実施形態に係る液晶表示装置の駆動方法の一例を示す制御信号のタイミングチャート。
【図１３】図１３は、第３の実施形態の第２表示モードにおけるリセット動作を模式的に示す図。
【図１４】図１４は、第３の実施形態の第２表示モードにおける第１書き込み動作を模式的に示す図。
【図１５】図１５は、第３の実施形態の第２表示モードにおける第２書き込み動作（前フレーム画素電位：Ｖｓｓ）を模式的に示す図。
【図１６】図１６は、第３の実施形態の第２表示モードにおける第２書き込み動作（前フレーム画素電位：Ｖｄｄ）を模式的に示す図。
【図１７】図１７は、第３の実施形態の第２表示モードにおける電位保持動作（前フレーム画素電位：Ｖｓｓ）を模式的に示す図。
【図１８】図１８は、第３の実施形態の第２表示モードにおける電位保持動作（前フレーム画素電位：Ｖｄｄ）を模式的に示す図。
【図１９】図１９は、第４の実施形態に係る液晶表示装置の画素回路の等価回路を示す平面図。
【図２０】図２０は、第４の実施形態に係る液晶表示装置の駆動方法の一例を示す制御信号のタイミングチャート。
【図２１】図２１は、第４の実施形態の第２表示モードにおけるリセット動作を模式的に示す図。
【図２２】図２２は、第４の実施形態の第２表示モードにおける第１書き込み動作を模式的に示す図。
【図２３】図２３は、第４の実施形態の第２表示モードにおける第２書き込み動作（前フレーム画素電位：Ｖｓｓ）を模式的に示す図。
【図２４】図２４は、第４の実施形態の第２表示モードにおける第２書き込み動作（前フレーム画素電位：Ｖｄｄ）を模式的に示す図。
【図２５】図２５は、第４の実施形態の第２表示モードにおける電位保持動作（前フレーム画素電位：Ｖｓｓ）を模式的に示す図。
【図２６】図２６は、第４の実施形態の第２表示モードにおける電位保持動作（前フレーム画素電位：Ｖｄｄ）を模式的に示す図。
【図２７】図２７は、第５の実施形態に係る液晶表示装置の画素回路の等価回路を示す平面図。
【図２８】図２８は、第６の実施形態に係る液晶表示装置の画素回路の等価回路を示す平面図。
【図２９】図２９は、第６の実施形態に係る液晶表示装置の駆動方法の一例を示す制御信号のタイミングチャート。
【図３０】図３０は、第６の実施形態の第２表示モードにおけるリセット動作を模式的に示す図。
【図３１】図３１は、第６の実施形態の第２表示モードにおける第１書き込み動作を模式的に示す図。
【図３２】図２３は、第６の実施形態の第２表示モードにおける第２書き込み動作（前フレーム画素電位：Ｖｓｓ）を模式的に示す図。
【図３３】図３３は、第６の実施形態の第２表示モードにおける第２書き込み動作（前フレーム画素電位：Ｖｄｄ）を模式的に示す図。
【図３４】図３４は、第６の実施形態の第２表示モードにおける電位保持動作（前フレーム画素電位：Ｖｓｓ）を模式的に示す図。
【図３５】図３５は、第６の実施形態の第２表示モードにおける電位保持動作（前フレーム画素電位：Ｖｄｄ）を模式的に示す図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、種々の実施形態に係る液晶表示装置およびその駆動方法について説明する。
【０００９】
（第１の実施形態）  
図１は、本実施形態に係る表示装置を概略的に示す平面図である。図１に示すように、本実施形態に係る表示装置は、例えば、２型以上のアクティブマトリクス型の表示装置として構成され、液晶表示パネル１０およびこの液晶表示パネルの動作を制御するコントローラ１２を備えた液晶表示装置である。
【００１０】
液晶表示パネル１０は、ガラス板等の光透過性を有する絶縁基板１５、この絶縁基板上にマトリクス状に配列され表示領域１１を構成するｍ×ｎ個の表示画素ＰＸ、表示画素ＰＸの行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇ１〜ｍ、第２走査線Ｍｇ１〜ｍ、第３走査線Ｐｇ１〜ｍ、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ１〜ｎ、および、電源配線Ｖｃｓを備えている。
【００１１】
液晶表示パネル１０は、第１走査線Ｓｇ１〜ｍ、第２走査線Ｍｇ１〜ｍ、第３走査線Ｐｇ１〜ｍを表示画素ＰＸの行毎に順次駆動する走査線駆動回路ＹＤＲ１、ＹＤＲ２、複数の映像信号線Ｘ１〜ｎを駆動する信号線駆動回路ＸＤＲを備えている。走査線駆動回路ＹＤＲ１、ＹＤＲ２、および信号線駆動回路ＸＤＲは、表示領域１１の外側で絶縁基板１５上に一体的に形成され、コントローラ１２とともに制御部を構成している。
【００１２】
図２は、表示画素ＰＸの等価回路を示している。画素部として機能する各表示画素ＰＸは、対向する電極２０間に挟まれた液晶層（液晶素子）１４と、この液晶層に駆動電圧を供給する画素回路１６と、を含んでいる。複数の表示画素ＰＸが配列する各行において、赤（Ｒ）表示用、緑（Ｇ）表示用、青（Ｂ）表示用の３つ表示画素ＰＸが周期的に並んで設けられている。各表示画素ＰＸの画素回路１６は、電圧信号からなる映像信号（Ｄａｔａ１〜Ｎ）に応じて液晶表示素子からの透過光を制御する電圧信号方式の画素回路であり、第１、第２、第３、第４スイッチＳＷ１〜ＳＷ４、およびキャパシタとしての保持容量Ｃｓ、を有している。
【００１３】
液晶表示装置の表示モードには、第１表示モードおよび第２表示モードがあり、第１表示モードは、通常の駆動状態であり、信号線駆動回路ＸＤＲから階調に応じた映像信号が画素回路１６に印加される。これに対して第２表示モードでは、信号線駆動回路ＸＤＲからは階調に無関係な周期的な信号が画素回路１６に印加され、前フレーム時に保持容量Ｃｓに保持されている画素電位（第１スイッチＳＷ１の第２端子電位）に応じて、信号線駆動回路ＸＤＲから送られる周期的な信号を自発的に選択し、取り込む。
【００１４】
本実施形態に係る表示装置において、各スイッチＳＷ１〜ＳＷ４は、例えば、薄膜トランジスタにより構成されている。これらの薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。なお、各スイッチＳＷ１〜ＳＷ４は、スイッチとして機能すれば、Ｎチャネル型、Ｐチャネル型のいずれをも使用可能である。
【００１５】
第１〜４スイッチＳＷ１〜ＳＷ４の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００１６】
画素回路１６において、第１スイッチＳＷ１は、第１端子（ここではソース）が映像信号線Ｘ１〜ｎに接続され、第２端子（ここではドレイン）が、第３スイッチＳＷ３の第１端子（ここでは、ソース）に接続され、制御端子（ここではゲート）が第１走査線Ｓｇ１（１〜ｍ）に接続されている。これにより、第１スイッチＳＷ１は、第１走査線Ｓｇ１（１〜ｍ）からの制御信号ＳＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、第１および第２表示モード時に映像信号線Ｘ１〜ｎからのデータ信号を画素回路１６に取り込む。
【００１７】
第２スイッチＳＷ２は、第１端子（ここではソース）が映像信号線Ｘ１〜ｎに接続され、第２端子（ここではドレイン）が、第４スイッチＳＷ４のドレインに接続され、ゲートが第２走査線Ｍｇ１〜ｍに接続されている。これにより、第２スイッチＳＷ２は、第２走査線Ｍｇ１〜ｍからの制御信号ＭＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、第２表示モード時に映像信号線Ｘ１〜ｎからの周期的な信号の画素回路１６への取り込みを選択する。第１表示モード時、第２スイッチＳＷ２は、常時オフ状態または、第１スイッチＳＷ１に同期して動作する。
【００１８】
第３スイッチＳＷ３は、ソースが第１スイッチＳＷ１のドレインに接続され、ドレインが、第４スイッチＳＷ４のゲートに接続され、ゲートが第３走査線Ｐｇ１〜ｍに接続されている。これにより、第３スイッチＳＷ３は、第３走査線Ｐｇ１〜ｍからの制御信号ＰＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、第２表示モードにおけるリセット動作時に画素電位（第１スイッチＳＷ１のソース電位）を第４スイッチＳＷ４のゲートに書き込む。
【００１９】
第４スイッチＳＷ４は、第１端子（ここではソース）が第１スイッチＳＷ１のドレインに接続され、第２端子（ここではドレイン）が、第２スイッチＳＷ２のドレインに接続され、制御端子（ここではゲート）が第３スイッチＳＷ３のドレインに接続されている。これにより、第４スイッチＳＷ４は、第２表示モードにおける第２書き込み動作時に、映像信号線Ｘ１〜ｎから取り込むデータを画素電位に応じて選択する。
【００２０】
保持容量Ｃｓは、２つの電極を有し、一方の電極はＶｃｓ電源配線に、他方の電極は第１スイッチＳＷ１のドレインに接続され、映像信号により決定される画素電位（第１スイッチＳＷ１のドレイン電位）を保持する。また、第１スイッチＳＷ１のドレインは、液晶素子を構成する電極２０の内、一方の電極（画素電極）に接続されている。また、他方の電極（対向電極）２０は、共通電極駆動配線Ｖｃｏｍに接続されている。
【００２１】
なお、各行の表示画素ＰＸの少なくとも１つは、第２スイッチＳＷ２を有している。第２スイッチＳＷ２は複数の画素回路１６に共有することも可能である。
【００２２】
一方、図１に示すように、液晶表示装置のコントローラ１２は、液晶表示パネル１０の外部に配置されたプリント回路基板（図示せず）上に形成され、走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲを制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【００２３】
そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１、ＹＤＲ２および信号線駆動回路ＸＤＲに供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号および初期化信号を信号線駆動回路ＸＤＲに供給する。
【００２４】
信号線駆動回路ＸＤＲは、第１表示モード時、水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し、映像信号に応じた複数階調の階調電圧信号Ｖｓｉｇを複数の映像信号線Ｘ１〜ｎに並列的に供給する。第２表示モード時、信号線駆動回路ＸＤＲは、映像信号に依存しない複数の電圧値を周期的に複数の映像信号線Ｘ１〜ｎに並列的に供給する。
【００２５】
走査線駆動回路ＹＤＲ１、ＹＤＲ２は、シフトレジスタ（図示しない）、出力バッファ（図示しない）等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および図２に示すように、出力バッファを介して各行の表示画素ＰＸに３種類の制御信号、すなわち、制御信号ＳＧ（１〜ｍ）、ＭＧ（１〜ｍ）、ＰＧ（１〜ｍ）を供給する。第２表示モード時には、各制御信号ＳＧ、ＭＧ、ＰＧは行毎に走査されるのでは無く、全ての行において同一の信号となる。  
これにより、第１走査線Ｓｇ１〜ｍ、第２走査線Ｍｇ１〜ｍ、３走査線Ｐｇ１〜ｍは、それぞれ制御信号ＳＧ（１〜ｍ）、ＭＧ（１〜ｍ）、ＰＧ（１〜ｍ）により駆動される。
【００２６】
次に、以上のように構成された液晶表示装置の動作について説明する。図３は、本実施形態に係る液晶表示装置の駆動方法の一例を説明するためのタイミングチャートであり、表示動作時の走査線駆動回路ＹＤＲ１、ＹＤＲ２の制御信号のタイミングチャートを示している。走査線駆動回ＹＤＲ１、ＹＤＲ２は、例えば、スタート信号（ＳＴＶ１〜ＳＴＶ３）とクロック（ＣＫＶ１〜ＣＫＶ３）とから各水平走査期間Ｈに対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号ＳＧ（１〜ｍ）、ＭＧ（１〜ｍ）、ＰＧ（１〜ｍ）として出力する。
【００２７】
画素回路１６の動作は、第１表示モードにおいて、書き込み動作、電位保持動作に分けられ、第２表示モード時では、リセット動作、第１書き込み動作、第２書き込み動作、電位保持動作に分けられる。第１表示モード時から第２表示モードへの切り替えは、コントローラ１２からの制御信号により行われる。この際、切り替わる際の第１表示モード時の最終フレームでは、映像信号をハイレベル：Ｖｄｄ、ローレベル：Ｖｓｓの２ｂｉｔデータとするのが好ましい。
【００２８】
第１表示モードは、液晶表示装置で行われる通常駆動動作である。書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオン電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となる。これにより第１スイッチＳＷ１がオン、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、信号線駆動回路ＸＤＲからの映像信号Ｖｓｉｇが第１スイッチＳＷ１のドレインに書き込まれる。電位保持動作では、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となる。これにより第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、第１スイッチＳＷ１の第２端子電位が保持容量Ｃｓにより保持される。
【００２９】
次に、第２表示モードについて説明する。第２表示モードは、周期的に送られる信号線駆動回路ＸＤＲからの複数電位からなる映像信号の中から、前フレームに保持容量Ｃｓに保持された画素電位（第１スイッチＳＷ１のドレイン電位）に応じて、次フレーム時の保持容量Ｃｓの保持電位を選択する表示モード（メモリ駆動動作）である。
【００３０】
第２表示モードにおいて、リセット動作では、図３および図４に示すように、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオン電位となり、映像信号線Ｘ１〜ｎは第１書き込み電位（ハイレベル：Ｖｄｄ）となる。これにより、第１および第２スイッチＳＷ１、ＳＷ２がオフ、第３スイッチＳＷ３がオン状態となり、前フレームで保持容量Ｃｓに保持された画素電位（第１スイッチＳＷ１のドレイン電位）ＶＰが第４スイッチＳＷ４のゲートに書き込まれる。
【００３１】
図３および図５に示すように、第１書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオン電位、制御信号ＭＧが第２スイッチＳＷ２のオン電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線は第１書き込み電位（ここではハイレベル：Ｖｄｄ）（第１レベル値）となる。これにより、第１および第２スイッチＳＷ１、ＳＷ２がオン、第３スイッチＳＷ３がオフ状態となり、第４スイッチＳＷ４のソース、ドレインは第１書き込み電位：Ｖｄｄ、ゲートは前フレームの画素電位ＶＰとなる。また、液晶層１４を挟む対向電極電位の電位反転はこの期間に行われる。
【００３２】
図３および図６に示すように、第２書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオン電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線は第２書き込み電位（ここではローレベル：Ｖｓｓ）（第２レベル値）となる。これにより、第１スイッチＳＷ１、第３スイッチＳＷ３がオフ、第２スイッチＳＷ２がオン状態となり、第４スイッチＳＷ４はゲートが前フレームの画素電位ＶＰ、ドレインが第２書き込み電位：Ｖｓｓとなる。第４スイッチＳＷ４のソースは、前フレームの画素電位ＶＰがローレベル：Ｖｓｓの場合には、第４スイッチＳＷ４がオフ状態となり、第１書き込み電位：Ｖｄｄのままとなる。
【００３３】
また、図７に示すように、第４スイッチＳＷ４のソースは、前フレームの画素電位ＶＰがハイレベル：Ｖｄｄの場合には、第４スイッチＳＷ４がオン状態となり、第２書き込み電位：Ｖｓｓとなる。これにより前フレームの画素がハイレベル：Ｖｄｄの場合には、次フレームの画素電位はローレベル；Ｖｓｓとなり、前フレームの画素がローレベル：Ｖｓｓの場合には、次フレームの画素電位はハイレベル；Ｖｄｄとなる（反転リフレッシュ）。
【００３４】
第２表示モードにおける電位保持動作では、図３、図８、図９に示すように、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線Ｘ１〜ｎは第２書き込み電位（ここではローレベル：Ｖｓｓ）となる。これにより、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、第１スイッチＳＷ１のドレインの電位が保持容量Ｃｓにより保持される。この時、映像信号線Ｘ１〜ｎは、第１書き込み電位と第２書き込み電位の中間電位である第３書き込み電位（第３レベル値）に設定してもよい。図８は、前フレームの画素電位がローレベル：Ｖｓｓの場合、図９は、前フレームの画素電位がハイレベル：Ｖｄｄの場合をそれぞれ示している。
【００３５】
以上のように構成された液晶表示装置によれば、第２表示モードでは、上述したリセット動作、第１書き込み動作、第２書き込み動作、電位保持動作を順次、各表示画素で繰り返し行うことにより、液晶層１４の極性反転にも対応し、所望の画像を表示するが、信号線駆動回路ＸＤＲの周波数が第１表示モードに対して低いため、消費電力を大幅に低減することができる。また、他の画素内蔵メモリに対して、必要な素子数が大幅に少ないため、メモリ動作に必要な回路部の面積を大幅に削減することができる。これにより、高開効率、高精細な液晶表示装置の実現が可能となる。
【００３６】
次に、他の実施形態に係る液晶表示装置について説明する。なお、以下に説明する他の実施形態において、前述した第１の実施形態と同一の部分には、同一の参照符号を付してその詳細な説明を省略し、第１の実施形態と異なる部分を中心に詳しく説明する。
【００３７】
（第２の実施形態）  
第２の実施形態に係る液晶表示装置およびその駆動方法について説明する。図１０は、第２の実施形態に係る液晶表示装置の表示画素ＰＸの等価回路を示している。第２の実施形態によれば、液晶表示装置は、表示画素ＰＸの列毎に接続されたｎ本のＶｃｋ電源配線を更に備えている。Ｖｃｋ電源配線は、Ｖｃｓ電源配線、または対向電極（図示しない）と共通化することも可能である。
【００３８】
画素部として機能する各表示画素ＰＸは、対向する電極２０間に挟まれた液晶層１４と、この液晶層に駆動電圧を供給する画素回路１６と、を含んでいる。各表示画素ＰＸの画素回路１６は、電圧信号からなる映像信号（Ｄａｔａ１〜Ｎ）に応じて液晶表示素子からの透過光を制御する電圧信号方式の画素回路であり、第１、第２、第３、第４スイッチＳＷ１〜ＳＷ４、キャパシタとしての保持容量Ｃｓ、を備え、第２の実施形態では、補助容量Ｃｋを更に備えている。補助容量Ｃｋは、対向する２つの電極を有し、Ｖｃｋ電源配線および第４スイッチＳＷ４の制御端子間に接続されている。この補助容量Ｃｋは、第３スイッチＳＷ３のオン、オフ切り替え時のスイッチノイズを低減する。
【００３９】
液晶表示装置の表示モードには、第１表示モードおよび第２表示モードがあり、第１表示モードは、通常の駆動状態であり、信号線駆動回路ＸＤＲから階調に応じた映像信号が画素回路１６に印加される。これに対して第２表示モードでは、信号線駆動回路ＸＤＲからは階調に無関係な周期的な信号が画素回路１６に印加され、前フレーム時に保持容量Ｃｓに保持されている画素電位（第１スイッチＳＷ１の第２端子電位）に応じて、信号線駆動回路ＸＤＲから送られる周期的な信号を自発的に選択し、取り込む。
【００４０】
第２の実施形態において、液晶表示装置の他の構成および第１および第２表示モード時の動作は、前述した第１の実施形態と同一である。第２の実施形態に係る液晶表示装置においても、第２表示モードでは、リセット動作、第１書き込み動作、第２書き込み動作、電位保持動作を順次、各表示画素で繰り返し行うことにより、液晶層１４の極性反転にも対応し、所望の画像を表示するが、信号線駆動回路ＸＤＲの周波数が第１表示モードに対して低いため、消費電力を大幅に低減することができる。また、他の画素内蔵メモリに対して、必要な素子数が大幅に少ないため、メモリ動作に必要な回路部の面積を大幅に削減することができる。これにより、高開効率、高精細な液晶表示装置の実現が可能となる。更に、補助容量Ｃｋを設けることにより、第３スイッチＳＷ３のオン、オフ切り替え時のスイッチノイズ、突き抜け電圧の影響を低減することができる。
【００４１】
（第３の実施形態）  
第３の実施形態に係る液晶表示装置およびその駆動方法について説明する。図１１は、第３の実施形態に係る液晶表示装置の表示画素ＰＸの等価回路を示している。第３の実施形態によれば、液晶表示装置は、表示画素ＰＸの列毎に接続されたｎ本のＶｃｏｍｏｓ電源配線を更に備えている。Ｖｃｋ電源配線は、Ｖｃｓ電源配線、または対向電極（図示しない）と共通化することも可能である。
【００４２】
画素部として機能する各表示画素ＰＸは、対向する電極２０間に挟まれた液晶層１４と、この液晶層に駆動電圧を供給する画素回路１６と、を含んでいる。各表示画素ＰＸの画素回路１６は、電圧信号からなる映像信号（Ｄａｔａ１〜Ｎ）に応じて液晶表示素子からの透過光を制御する電圧信号方式の画素回路であり、第１、第２、第３、第４スイッチＳＷ１〜ＳＷ４、キャパシタとしての保持容量Ｃｓ、を備え、第３の実施形態では、第５スイッチＳＷ５を更に備えている。第５スイッチＳＷ５は、可変容量として動作する。
【００４３】
実施形態に係る表示装置において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。第１〜５スイッチＳＷ１〜ＳＷ５の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。第５スイッチＳＷ５は、例えば、Ｐチャネル型のトランジスタにより構成さている。
【００４４】
液晶表示装置の表示モードには、第１表示モードおよび第２表示モードがあり、第１表示モードは、通常の駆動状態であり、信号線駆動回路ＸＤＲから階調に応じた映像信号が画素回路１６に印加される。これに対して第２表示モードでは、信号線駆動回路ＸＤＲからは階調に無関係な周期的な信号が画素回路１６に印加され、前フレーム時に保持容量Ｃｓに保持されている画素電位（第１スイッチＳＷ１の第２端子電位）に応じて、信号線駆動回路ＸＤＲから送られる周期的な信号を自発的に選択し、取り込む。
【００４５】
画素回路１６において、第１スイッチＳＷ１は、第１端子（ここではソース）が映像信号線Ｘ１〜ｎに接続され、第２端子（ここではドレイン）が、第３スイッチＳＷ３の第１端子（ここでは、ソース）に接続され、制御端子（ここではゲート）が第１走査線Ｓｇ１（１〜ｍ）に接続されている。これにより、第１スイッチＳＷ１は、第１走査線Ｓｇ１（１〜ｍ）からの制御信号ＳＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、第１および第２表示モード時に映像信号線Ｘ１〜ｎからのデータ信号を画素回路１６に取り込む。
【００４６】
第２スイッチＳＷ２は、第１端子（ここではソース）が映像信号線Ｘ１〜ｎに接続され、第２端子（ここではドレイン）が、第４スイッチＳＷ４のドレインに接続され、ゲートが第２走査線Ｍｇ１〜ｍに接続されている。これにより、第２スイッチＳＷ２は、第２走査線Ｍｇ１〜ｍからの制御信号ＭＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、第２表示モード時に映像信号線Ｘ１〜ｎからの周期的な信号の画素回路１６への取り込みを選択する。第１表示モード時、第２スイッチＳＷ２は、常時オフ状態または、第１スイッチＳＷ１に同期して動作する。
【００４７】
第３スイッチＳＷ３は、ソースが第１スイッチＳＷ１のドレインに接続され、ドレインが、第４スイッチＳＷ４のゲートに接続され、ゲートが第３走査線Ｐｇ１〜ｍに接続されている。これにより、第３スイッチＳＷ３は、第３走査線Ｐｇ１〜ｍからの制御信号ＰＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、第２表示モードにおけるリセット動作時に画素電位（第１スイッチＳＷ１のソース電位）を第４スイッチＳＷ４のゲートに書き込む。
【００４８】
第４スイッチＳＷ４は、第１端子（ここではソース）が第１スイッチＳＷ１のドレインに接続され、第２端子（ここではドレイン）が、第２スイッチＳＷ２のドレインに接続され、制御端子（ここではゲート）が第３スイッチＳＷ３のドレインに接続されている。これにより、第４スイッチＳＷ４は、第２表示モードにおける第２書き込み動作時に、映像信号線Ｘ１〜ｎから取り込むデータを画素電位に応じて選択する。
【００４９】
第５スイッチＳＷ５は、第１端子（ここではソース）および第２端子（ここではドレイン）がＶｃｍｏｓ電源配線（容量制御配線）に接続され、制御端子（ここではゲート）が第４スイッチＳＷ４のゲートに接続されている。これにより、第５スイッチＳＷ５は、第２表示モード時に画素電位ＶＰに応じた可変容量として動作し、後述の第２表示モード時の第４スイッチＳＷ４の第２書き込み動作でのオン、オフ状態の制御を補助する役割を果たす。これにより、第５スイッチＳＷ５は、第３スイッチＳＷ３のオン、オフ切り替え時のスイッチノイズを低減するとともに、第３スイッチＳＷ３の突き抜け電圧の影響を低減する。
【００５０】
保持容量Ｃｓは、２つの電極を有し、一方の電極はＶｃｓ電源配線に、他方の電極は第１スイッチＳＷ１のドレインに接続され、映像信号により決定される画素電位（第１スイッチＳＷ１のドレイン電位）を保持する。また、第１スイッチＳＷ１のドレインは、液晶素子を構成する電極２０の内、一方の電極（画素電極）に接続されている。
【００５１】
なお、各行の表示画素ＰＸの少なくとも１つは、第２スイッチＳＷ２を有している。第２スイッチＳＷ２は複数の画素回路１６に共有することも可能である。  
第３の実施形態において、液晶表示装置の他の構成は、前述した第１の実施形態と同一である。
【００５２】
次に、以上のように構成された液晶表示装置の動作について説明する。図１２は、本実施形態に係る液晶表示装置の駆動方法の一例を説明するためのタイミングチャートを示している。
【００５３】
第１の実施形態と同様に、画素回路１６の動作は、第１表示モード時は、書き込み動作、電位保持動作、第２表示モード時は、リセット動作、第１書き込み動作、第２書き込み動作、電位保持動作に分けられる。第１表示モード時から第２表示モードへの切り替えは、コントローラ１２からの制御信号により行われる。この際、切り替わる際の第１表示モード時の最終フレームでは、映像信号をハイレベル：Ｖｄｄ、ローレベル：Ｖｓｓの２ｂｉｔデータとするのが好ましい。
【００５４】
第１表示モードは、液晶表示装置で行われる通常駆動動作である。書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオン電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となる。これにより第１スイッチＳＷ１がオン、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、信号線駆動回路ＸＤＲからの映像信号Ｖｓｉｇが第１スイッチＳＷ１のドレインに書き込まれる。電位保持動作では、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となる。これにより、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、第１スイッチＳＷ１のドレイン電位が保持容量Ｃｓにより保持される。
【００５５】
次に、第２表示モードについて説明する。第２表示モードは、周期的に送られる信号線駆動回路ＸＤＲからの複数電位からなる映像信号の中から、前フレームに保持容量Ｃｓに保持された画素電位（第１スイッチＳＷ１のドレイン電位）に応じて、次フレーム時の保持容量Ｃｓの保持電位を選択する表示モード（メモリ駆動動作）である。
【００５６】
第２表示モードにおいて、リセット動作では、図１２および図１３に示すように、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオン電位となり、映像信号線Ｘ１〜ｎは第１書き込み電位（ハイレベル：Ｖｄｄ）となり、更に、Ｖｃｍｏｓ電源配線はハイレベル：Ｖｄｄとなる。これにより、第１および第２スイッチＳＷ１、ＳＷ２がオフ、第３スイッチＳＷ３がオン状態となり、前フレームで保持容量Ｃｓに保持された画素電位（第１スイッチＳＷ１のドレイン電位）ＶＰが第４スイッチＳＷ４のゲートに書き込まれる。
【００５７】
図１２および図１４に示すように、第１書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオン電位、制御信号ＭＧが第２スイッチＳＷ２のオン電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線Ｘ１〜ｎは第１書き込み電位（ここではハイレベル：Ｖｄｄ）、Ｖｃｍｏｓ電源配線はハイレベル：Ｖｄｄとなる。これにより、第１および第２スイッチＳＷ１、ＳＷ２がオン、第３スイッチＳＷ３がオフ状態となり、第４スイッチＳＷ４のソース、ドレインは第１書き込み電位：Ｖｄｄ、ゲートは前フレームの画素電位ＶＰとなる。また、液晶層１４を挟む対向電極電位の電位反転はこの期間に行われる。
【００５８】
図１２および図１５に示すように、第２書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオン電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線Ｘ１〜ｎは第２書き込み電位（ここではローレベル：Ｖｓｓ）となり、Ｖｃｍｏｓ電源配線はローレベル：Ｖｓｓ（ここでは、ＧＮＤ）となる。これにより、第１スイッチＳＷ１、第３スイッチＳＷ３がオフ、第２スイッチＳＷ２がオン状態となり、第４スイッチＳＷ４はゲートが前フレームの画素電位ＶＰ、ドレインが第２書き込み電位：Ｖｓｓとなる。第４スイッチＳＷ４のソースは、前フレームの画素電位ＶＰがローレベル：Ｖｓｓの場合には、第４スイッチＳＷ４がオフ状態となり、第１書き込み電位：Ｖｄｄのままとなる。
【００５９】
また、図１６に示すように、第４スイッチＳＷ４のソースは、前フレームの画素電位ＶＰがハイレベル：Ｖｄｄの場合には、第４スイッチＳＷ４がオン状態となり、第２書き込み電位：Ｖｓｓとなる。これにより前フレームの画素がハイレベル：Ｖｄｄの場合には、次フレームの画素電位はローレベル；Ｖｓｓとなり、前フレームの画素がローレベル：Ｖｓｓの場合には、次フレームの画素電位はハイレベル；Ｖｄｄとなる（反転リフレッシュ）。
【００６０】
第２表示モードにおける電位保持動作では、図１２、図１７、図１８に示すように、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線Ｘ１〜ｎは第２書き込み電位（ここではローレベル：Ｖｓｓ）となり、Ｖｃｍｏｓ電源配線はローレベル：Ｖｓｓ（ＧＮＤ）となる。これにより、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、第１スイッチＳＷ１のドレインの電位が保持容量Ｃｓにより保持される。この時、映像信号線Ｘ１〜ｎは、第１書き込み電位と第２書き込み電位の中間電位である第３書き込み電位に設定してもよい。図１７は、前フレームの画素電位がローレベル：Ｖｓｓの場合、図１８は、前フレームの画素電位がハイレベル：Ｖｄｄの場合をそれぞれ示している。
【００６１】
以上のように構成された第３の実施形態に係る液晶表示装置においても、第２表示モードでは、リセット動作、第１書き込み動作、第２書き込み動作、電位保持動作を順次、各表示画素で繰り返し行うことにより、液晶層１４の極性反転にも対応し、所望の画像を表示するが、信号線駆動回路ＸＤＲの周波数が第１表示モードに対して低いため、消費電力を大幅に低減することができる。また、他の画素内蔵メモリに対して、必要な素子数が大幅に少ないため、メモリ動作に必要な回路部の面積を大幅に削減することができる。これにより、高開効率、高精細な液晶表示装置の実現が可能となる。更に、第５スイッチＳＷ５を設けることにより、第３スイッチＳＷ３のオン、オフ切り替え時のスイッチノイズ、突き抜け電圧の影響を低減することができる。
【００６２】
（第４の実施形態）  
次に、第４の実施形態に係る液晶表示装置およびその駆動方法について説明する。  
前述した第１の実施形態において、画素回路１６を構成する第１、第２、第３スイッチＳＷ１ないしＳＷ３は、それぞれＮチャネル型、Ｎチャネル型、Ｐチャネル型のトランジスタにより構成したが、これらのスイッチは、Ｎチャネル型、Ｐチャネル型のいずれをも使用可能である。また、第１の実施形態において、第４スイッチＳＷ４はＮチャネル型のトランジスタにより構成したが、Ｐチャネル型のトランジスタで構成してもよい。
【００６３】
図１９は、第４の実施形態に係る液晶表示装置の表示画素ＰＸの等価回路を示している。第４の実施形態によれば、画素回路１６を構成する第４スイッチＳＷ４は、第１の実施形態と異なり、Ｐチャネル型の薄膜トランジスタにより構成されている。画素回路１６の他の構成は第１の実施形態と同一である。また、第４の実施形態において、液晶表示装置の他の構成は、前述した第１の実施形態と同一である。
【００６４】
図２０は、本実施形態に係る液晶表示装置の駆動方法の一例を説明するためのタイミングチャートを示している。第１の実施形態と同様に、画素回路１６の動作は、第１表示モード時は、書き込み動作、電位保持動作、第２表示モード時は、リセット動作、第１書き込み動作、第２書き込み動作、電位保持動作に分けられる。第１表示モード時から第２表示モードへの切り替えは、コントローラ１２からの制御信号により行われる。この際、切り替わる際の第１表示モード時の最終フレームでは、映像信号をハイレベル：Ｖｄｄ、ローレベル：Ｖｓｓの２ｂｉｔデータとするのが好ましい。第４の実施形態のように第４スイッチＳＷ４をＰチャネル型のトランジスタで構成した場合、第２表示モードにおける第１書込み動作および第２書込み動作の映像信号は、第１の実施形態では、ハイレベルからローレベルとしているのに対して、ローレベルからハイレベルに切り換える。
【００６５】
すなわち、図２０に示すように、第１表示モードは、液晶表示装置で行われる通常駆動動作である。書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオン電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となる。これにより第１スイッチＳＷ１がオン、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、信号線駆動回路ＸＤＲからの映像信号Ｖｓｉｇが第１スイッチＳＷ１のドレインに書き込まれる。電位保持動作では、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となる。これにより第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、第１スイッチＳＷ１の第２端子電位が保持容量Ｃｓにより保持される。
【００６６】
第２表示モードは、周期的に送られる信号線駆動回路ＸＤＲからの複数電位からなる映像信号の中から、前フレームに保持容量Ｃｓに保持された画素電位（第１スイッチＳＷ１のドレイン電位）に応じて、次フレーム時の保持容量Ｃｓの保持電位を選択する表示モード（メモリ駆動動作）である。
【００６７】
第２表示モードにおいて、リセット動作では、図２０および図２１に示すように、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオン電位となり、映像信号線Ｘ１〜ｎは第１書き込み電位（ここでは、ローレベル：Ｖｓｓ）（第１レベル値）となる。これにより、第１および第２スイッチＳＷ１、ＳＷ２がオフ、第３スイッチＳＷ３がオン状態となり、前フレームで保持容量Ｃｓに保持された画素電位（第１スイッチＳＷ１のドレイン電位）ＶＰが第４スイッチＳＷ４のゲートに書き込まれる。
【００６８】
図２０および図２２に示すように、第１書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオン電位、制御信号ＭＧが第２スイッチＳＷ２のオン電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線は第１書き込み電位（ここではローレベル：Ｖｓｓ）（第２レベル値）となる。これにより、第１および第２スイッチＳＷ１、ＳＷ２がオン、第３スイッチＳＷ３がオフ状態となり、第４スイッチＳＷ４のソース、ドレインは第１書き込み電位：Ｖｓｓ、ゲートは前フレームの画素電位ＶＰとなる。また、液晶層１４を挟む対向電極電位の電位反転はこの期間に行われる。
【００６９】
図２０および図２３に示すように、第２書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオン電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線は第２書き込み電位（ここではハイレベル：Ｖｄｄ）となる。これにより、第１スイッチＳＷ１、第３スイッチＳＷ３がオフ、第２スイッチＳＷ２がオン状態となり、第４スイッチＳＷ４はゲートが前フレームの画素電位ＶＰ、ドレインが第２書き込み電位：Ｖｄｄとなる。第４スイッチＳＷ４のソースは、前フレームの画素電位ＶＰがローレベル：Ｖｓｓの場合には、第４スイッチＳＷ４がオン状態となり、第２書き込み電位：Ｖｄｄとなる。
【００７０】
また、図２４に示すように、第４スイッチＳＷ４のソースは、前フレームの画素電位ＶＰがハイレベル：Ｖｄｄの場合には、第４スイッチＳＷ４がオフ状態となり、第２書き込み電位：Ｖｓｓとなる。これにより前フレームの画素がハイレベル：Ｖｄｄの場合には、次フレームの画素電位はローレベル；Ｖｓｓとなり、前フレームの画素がローレベル：Ｖｓｓの場合には、次フレームの画素電位はハイレベル；Ｖｄｄとなる（反転リフレッシュ）。
【００７１】
第２表示モードにおける電位保持動作では、図２０、図２５、図２６に示すように、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線Ｘ１〜ｎは第２書き込み電位（ここではハイレベル：Ｖｄｄ）となる。これにより、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、第１スイッチＳＷ１のドレインの電位が保持容量Ｃｓにより保持される。この時、映像信号線Ｘ１〜ｎは、第１書き込み電位と第２書き込み電位の中間電位である第３書き込み電位（第３レベル値）に設定してもよい。図２５は、前フレームの画素電位がローレベル：Ｖｓｓの場合、図２６は、前フレームの画素電位がハイレベル：Ｖｄｄの場合をそれぞれ示している。
【００７２】
以上のように構成された液晶表示装置によれば、第２表示モードでは、上述したリセット動作、第１書き込み動作、第２書き込み動作、電位保持動作を順次、各表示画素で繰り返し行うことにより、液晶層１４の極性反転にも対応し、所望の画像を表示するが、信号線駆動回路ＸＤＲの周波数が第１表示モードに対して低いため、消費電力を大幅に低減することができる。また、他の画素内蔵メモリに対して、必要な素子数が大幅に少ないため、メモリ動作に必要な回路部の面積を大幅に削減することができる。これにより、高開効率、高精細な液晶表示装置の実現が可能となる。
【００７３】
（第５の実施形態）  
次に、第５の実施形態に係る液晶表示装置およびその駆動方法について説明する。  
前述した図１０に示した第２の実施形態において、画素回路１６を構成する第１、第２、第３スイッチＳＷ１ないしＳＷ３は、それぞれＮチャネル型、Ｎチャネル型、Ｐチャネル型のトランジスタにより構成したが、これらのスイッチは、Ｎチャネル型、Ｐチャネル型のいずれをも使用可能である。また、第２の実施形態において、第４スイッチＳＷ４はＮチャネル型のトランジスタにより構成したが、Ｐチャネル型のトランジスタで構成してもよい。
【００７４】
図２７は、第５の実施形態に係る液晶表示装置の表示画素ＰＸの等価回路を示している。第５の実施形態によれば、画素回路１６を構成する第４スイッチＳＷ４は、第２の実施形態と異なり、Ｐチャネル型の薄膜トランジスタにより構成されている。画素回路１６の他の構成は第１の実施形態と同一である。また、第５の実施形態において、液晶表示装置の他の構成は、前述した第２の実施形態と同一である。
【００７５】
図２０は、本実施形態に係る液晶表示装置の駆動方法の一例を説明するためのタイミングチャートを示している。第２の実施形態と同様に、画素回路１６の動作は、第１表示モード時は、書き込み動作、電位保持動作、第２表示モード時は、リセット動作、第１書き込み動作、第２書き込み動作、電位保持動作に分けられる。第１表示モード時から第２表示モードへの切り替えは、コントローラ１２からの制御信号により行われる。この際、切り替わる際の第１表示モード時の最終フレームでは、映像信号をハイレベル：Ｖｄｄ、ローレベル：Ｖｓｓの２ｂｉｔデータとするのが好ましい。第５の実施形態のように第４スイッチＳＷ４をＰチャネル型のトランジスタで構成した場合、第２表示モードにおける第１書込み動作および第２書込み動作の映像信号は、第１の実施形態では、ハイレベルからローレベルとしているのに対して、ローレベルからハイレベルに切り換える。他の動作は、前述した第２の実施形態および第４の実施形態と同様である。  
このように構成された第５の実施形態に係る液晶表示装置においても、前述した第２の実施形態に係る液晶表示装置と同様の作用効果を得ることができる。
【００７６】
（第６の実施形態）  
第６の実施形態に係る液晶表示装置およびその駆動方法について説明する。  
前述した図１１に示した第３の実施形態において、画素回路１６を構成する第１、第２、第３スイッチＳＷ１ないしＳＷ３は、それぞれＮチャネル型、Ｎチャネル型、Ｐチャネル型のトランジスタにより構成したが、これらのスイッチは、Ｎチャネル型、Ｐチャネル型のいずれをも使用可能である。また、第３の実施形態において、第４スイッチＳＷ４はＮチャネル型のトランジスタにより構成したが、Ｐチャネル型のトランジスタで構成してもよい。
【００７７】
図２８は、第６の実施形態に係る液晶表示装置の表示画素ＰＸの等価回路を示している。第６の実施形態によれば、画素回路１６を構成する第４スイッチＳＷ４は、第３の実施形態と異なり、Ｐチャネル型の薄膜トランジスタにより構成されている。画素回路１６の他の構成は第３の実施形態と同一である。また、第６の実施形態において、液晶表示装置の他の構成は、前述した第３の実施形態と同一である。
【００７８】
第６の実施形態に係る液晶表示装置の動作について説明する。図２９は、本実施形態に係る液晶表示装置の駆動方法の一例を説明するためのタイミングチャートを示している。第３の実施形態と同様に、画素回路１６の動作は、第１表示モード時は、書き込み動作、電位保持動作、第２表示モード時は、リセット動作、第１書き込み動作、第２書き込み動作、電位保持動作に分けられる。第１表示モード時から第２表示モードへの切り替えは、コントローラ１２からの制御信号により行われる。この際、切り替わる際の第１表示モード時の最終フレームでは、映像信号をハイレベル：Ｖｄｄ、ローレベル：Ｖｓｓの２ｂｉｔデータとするのが好ましい。第６の実施形態では、第２表示モードにおける第１書込み動作および第２書込み動作の映像信号は、ローレベルからハイレベルに切り換える。
【００７９】
第１表示モードは、液晶表示装置で行われる通常駆動動作である。書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオン電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となる。これにより第１スイッチＳＷ１がオン、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、信号線駆動回路ＸＤＲからの映像信号Ｖｓｉｇが第１スイッチＳＷ１のドレインに書き込まれる。電位保持動作では、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となる。これにより、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、第１スイッチＳＷ１のドレイン電位が保持容量Ｃｓにより保持される。
【００８０】
次に、第２表示モードについて説明する。第２表示モードは、周期的に送られる信号線駆動回路ＸＤＲからの複数電位からなる映像信号の中から、前フレームに保持容量Ｃｓに保持された画素電位（第１スイッチＳＷ１のドレイン電位）に応じて、次フレーム時の保持容量Ｃｓの保持電位を選択する表示モード（メモリ駆動動作）である。
【００８１】
第２表示モードにおいて、リセット動作では、図２９および図３０に示すように、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオン電位となり、映像信号線Ｘ１〜ｎは第１書き込み電位（ハイレベル：Ｖｓｓ）となり、更に、Ｖｃｍｏｓ電源配線はハイレベル：Ｖｄｄとなる。これにより、第１および第２スイッチＳＷ１、ＳＷ２がオフ、第３スイッチＳＷ３がオン状態となり、前フレームで保持容量Ｃｓに保持された画素電位（第１スイッチＳＷ１のドレイン電位）ＶＰが第４スイッチＳＷ４のゲートに書き込まれる。
【００８２】
図２９および図３１に示すように、第１書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオン電位、制御信号ＭＧが第２スイッチＳＷ２のオン電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線Ｘ１〜ｎは第１書き込み電位（ここではローレベル：Ｖｓｓ）、Ｖｃｍｏｓ電源配線はハイレベル：Ｖｄｄとなる。これにより、第１および第２スイッチＳＷ１、ＳＷ２がオン、第３スイッチＳＷ３がオフ状態となり、第４スイッチＳＷ４のソース、ドレインは第１書き込み電位：Ｖｓｓ、ゲートは前フレームの画素電位ＶＰとなる。また、液晶層１４を挟む対向電極電位の電位反転はこの期間に行われる。
【００８３】
図２９および図３２に示すように、第２書き込み動作では、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオン電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線Ｘ１〜ｎは第２書き込み電位（ここではハイレベル：Ｖｄｄ）となり、Ｖｃｍｏｓ電源配線はローレベル：Ｖｓｓとなる。これにより、第１スイッチＳＷ１、第３スイッチＳＷ３がオフ、第２スイッチＳＷ２がオン状態となり、第４スイッチＳＷ４はゲートが前フレームの画素電位ＶＰ、ドレインが第２書き込み電位：Ｖｄｄとなる。第４スイッチＳＷ４のソースは、前フレームの画素電位ＶＰがローレベル：Ｖｓｓの場合には、第４スイッチＳＷ４がオン状態となり、第２書き込み電位：Ｖｄｄとなる。
【００８４】
また、図３３に示すように、第４スイッチＳＷ４のソースは、前フレームの画素電位ＶＰがハイレベル：Ｖｄｄの場合には、第４スイッチＳＷ４がオフ状態となり、第１書き込み電位：Ｖｓｓのままとなる。これにより前フレームの画素がハイレベル：Ｖｄｄの場合には、次フレームの画素電位はローレベル；Ｖｓｓとなり、前フレームの画素がローレベル：Ｖｓｓの場合には、次フレームの画素電位はハイレベル；Ｖｄｄとなる（反転リフレッシュ）。
【００８５】
第２表示モードにおける電位保持動作では、図２９、図３４、図３５に示すように、制御信号ＳＧが第１スイッチＳＷ１のオフ電位、制御信号ＭＧが第２スイッチＳＷ２のオフ電位、制御信号ＰＧが第３スイッチＳＷ３のオフ電位となり、映像信号線Ｘ１〜ｎは第２書き込み電位（ここではハイレベル：Ｖｄｄ）となり、Ｖｃｍｏｓ電源配線はローレベル：Ｖｓｓとなる。これにより、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３がオフ状態となり、第１スイッチＳＷ１のドレインの電位が保持容量Ｃｓにより保持される。この時、映像信号線Ｘ１〜ｎは、第１書き込み電位と第２書き込み電位の中間電位である第３書き込み電位に設定してもよい。図３４は、前フレームの画素電位がローレベル：Ｖｓｓの場合、図３５は、前フレームの画素電位がハイレベル：Ｖｄｄの場合をそれぞれ示している。
【００８６】
以上のように構成された第６の実施形態に係る液晶表示装置においても、第２表示モードでは、リセット動作、第１書き込み動作、第２書き込み動作、電位保持動作を順次、各表示画素で繰り返し行うことにより、液晶層１４の極性反転にも対応し、所望の画像を表示するが、信号線駆動回路ＸＤＲの周波数が第１表示モードに対して低いため、消費電力を大幅に低減することができる。また、他の画素内蔵メモリに対して、必要な素子数が大幅に少ないため、メモリ動作に必要な回路部の面積を大幅に削減することができる。これにより、高開効率、高精細な液晶表示装置の実現が可能となる。更に、第５スイッチＳＷ５を設けることにより、第３スイッチＳＷ３のオン、オフ切り替え時のスイッチノイズ、突き抜け電圧の影響を低減することができる。
【００８７】
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００８８】
１０…液晶表示パネル、１２…コントローラ、ＰＸ…表示画素、
Ｓｇ１〜ｍ…第１走査線、Ｍｇ１〜ｍ…第２走査線、Ｐｇ１〜ｍ…第３走査線、
ＸＤＲ…信号線駆動回路、ＹＤＲ１、ＹＤＲ２…走査線駆動回路、１４…液晶層、
１６…画素回路、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、
ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、ＳＷ５…第５スイッチ、
Ｃｓ…保持容量、Ｃｋ…補助容量、Ｖｄｄ…映像信号のハイレベル、
Ｖｓｓ…映像信号のローレベル
【図１】
2014006417.tif 000003
【図２】
2014006417.tif 000004
【図３】
2014006417.tif 000005
【図４】
2014006417.tif 000006
【図５】
2014006417.tif 000007
【図６】
2014006417.tif 000008
【図７】
2014006417.tif 000009
【図８】
2014006417.tif 000010
【図９】
2014006417.tif 000011
【図１０】
2014006417.tif 000012
【図１１】
2014006417.tif 000013
【図１２】
2014006417.tif 000014
【図１３】
2014006417.tif 000015
【図１４】
2014006417.tif 000016
【図１５】
2014006417.tif 000017
【図１６】
2014006417.tif 000018
【図１７】
2014006417.tif 000019
【図１８】
2014006417.tif 000020
【図１９】
2014006417.tif 000021
【図２０】
2014006417.tif 000022
【図２１】
2014006417.tif 000023
【図２２】
2014006417.tif 000024
【図２３】
2014006417.tif 000025
【図２４】
2014006417.tif 000026
【図２５】
2014006417.tif 000027
【図２６】
2014006417.tif 000028
【図２７】
2014006417.tif 000029
【図２８】
2014006417.tif 000030
【図２９】
2014006417.tif 000031
【図３０】
2014006417.tif 000032
【図３１】
2014006417.tif 000033
【図３２】
2014006417.tif 000034
【図３３】
2014006417.tif 000035
【図３４】
2014006417.tif 000036
【図３５】
2014006417.tif 000037