(57)【要約】【課題】ポートに設けられたキャパシタを容易に小型化できる、電源装置を提供すること。【解決手段】１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有し、前記１次側回路の第１及び第２のポートと前記２次側回路の第３及び第４のポートとを合わせた４つのポートのうち、任意の２つのポート間で、前記１次側回路及び前記２次側回路それぞれに構成される電力変換部でのスイッチングによって電力を変換することが可能な、電源回路を並列に備えるとともに、前記４つのポートに設けられるキャパシタを備えた、電源装置であって、前記電力変換部でのスイッチング波形の位相が前記電源回路間で異なることを特徴とする、電源装置。【選択図】図１
2014241707.tif 000002
【特許請求の範囲】
【請求項１】
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有し、前記１次側回路の第１及び第２のポートと前記２次側回路の第３及び第４のポートとを合わせた４つのポートのうち、任意の２つのポート間で、前記１次側回路及び前記２次側回路それぞれに構成される電力変換部でのスイッチングによって電力を変換することが可能な、電源回路を並列に備えるとともに、前記４つのポートに設けられるキャパシタを備えた、電源装置であって、
前記電力変換部でのスイッチング波形の位相が前記電源回路間で異なることを特徴とする、電源装置。
【請求項２】
前記電源回路のうちの第１の電源回路によって前記キャパシタに流れる正の電流ピークと、前記電源回路のうちの第２の電源回路によって前記キャパシタに流れる負の電流ピークとが近づくように、前記位相が制御される、請求項１に記載の電源装置。
【請求項３】
前記電源回路間における前記位相の差が、７０°以上１１０°以下である、請求項１又は２に記載の電源装置。
【請求項４】
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有し、前記１次側回路の第１及び第２のポートと前記２次側回路の第３及び第４のポートとを合わせた４つのポートのうち、任意の２つのポート間で、前記１次側回路及び前記２次側回路それぞれに構成される電力変換部でのスイッチングによって電力を変換することが可能な、電源回路を並列に備えるとともに、前記４つのポートに設けられたキャパシタを備えた、電源装置の制御方法であって、
前記電力変換部でのスイッチング波形の位相を前記電源回路間で異ならせることを特徴とする、電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４つのポートのうち、任意の２つのポート間で電力を変換することが可能な電源装置及びその制御方法に関する。
【背景技術】
【０００２】
従来、４つのポートのうち、任意の２つのポート間で電力を変換することが可能な電源装置が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術だけでは、４つのポートそれぞれに設けられるキャパシタのリプル電流が大きくなりやすいため、それらのキャパシタを小型化することが難しかった。本発明は、ポートに設けられたキャパシタを容易に小型化できる、電源装置及びその制御方法の提供を目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明は、
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有し、前記１次側回路の第１及び第２のポートと前記２次側回路の第３及び第４のポートとを合わせた４つのポートのうち、任意の２つのポート間で、前記１次側回路及び前記２次側回路それぞれに構成される電力変換部でのスイッチングによって電力を変換することが可能な、電源回路を並列に備えるとともに、前記４つのポートに設けられるキャパシタを備えた、電源装置であって、
前記電力変換部でのスイッチング波形の位相が前記電源回路間で異なることを特徴とする、電源装置を提供するものである。
【０００６】
また、上記目的を達成するため、本発明は、
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有し、前記１次側回路の第１及び第２のポートと前記２次側回路の第３及び第４のポートとを合わせた４つのポートのうち、任意の２つのポート間で、前記１次側回路及び前記２次側回路それぞれに構成される電力変換部でのスイッチングによって電力を変換することが可能な、電源回路を並列に備えるとともに、前記４つのポートに設けられたキャパシタを備えた、電源装置の制御方法であって、
前記電力変換部でのスイッチング波形の位相を前記電源回路間で異ならせることを特徴とする、電源装置の制御方法を提供するものである。
【発明の効果】
【０００７】
本発明によれば、ポートに設けられたキャパシタを容易に小型化できる。
【図面の簡単な説明】
【０００８】
【図１】電源装置の一実施形態である電力変換回路の構成例を示したブロック図
【図２】電力変換回路に構成される電源回路の一例を示した回路構成図
【図３】制御回路の構成例を示したブロック図
【図４】電力変換回路の動作例を示したタイミングチャート
【図５】電源回路を１系統だけで動作させたときのシミュレーション上での電流波形
【図６】図５の期間Ｔ１で電源回路に流れる各電流の通電経路を示した図
【図７】図５の期間Ｔ２で電源回路に流れる各電流の通電経路を示した図
【図８】図５の期間Ｔ３で電源回路に流れる各電流の通電経路を示した図
【図９】図５の期間Ｔ４で電源回路に流れる各電流の通電経路を示した図
【図１０】電力変換部でのスイッチング波形の位相が電源回路間で異なる状態の一例を示したタイミングチャート
【図１１】電源回路間の位相差が無いときにキャパシタに流れるリプル電流のシミュレーション波形
【図１２】電源回路間の位相差が９０°あるときにキャパシタに流れるリプル電流のシミュレーション波形
【発明を実施するための形態】
【０００９】
＜電力変換回路システム１０１の構成＞
図１は、本発明に係る電源装置の一実施形態である電力変換回路１０を備える電力変換回路システム１０１を示す図である。電力変換回路システム１０１は、例えば、電力変換回路１０と、制御回路５０と、センサ回路７０とを含んで構成された電力変換装置である。
【００１０】
電力変換回路システム１０１は、例えば、第１入出力ポートＰＡに接続された１次側高電圧系負荷ＬＡと、第２入出力ポートＰＣに接続された１次側低電圧系負荷ＬＣ及び１次側低電圧系電源ＰＳＣとを含んで構成されている。１次側低電圧系電源ＰＳＣは、１次側低電圧系電源ＰＳＣと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷ＬＣに電力を供給する。また、１次側低電圧系電源ＰＳＣは、１次側低電圧系電源ＰＳＣと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷ＬＡに電源回路１１，１２の１次側フルブリッジ回路２００（図２にて後述）によって昇圧した電力を供給する。１次側低電圧系電源ＰＳＣの具体例として、鉛バッテリ等の２次電池が挙げられる。
【００１１】
電力変換回路システム１０１は、例えば、第３入出力ポートＰＢに接続された２次側高電圧系負荷ＬＢ及び２次側高電圧系電源ＰＳＢと、第４入出力ポートＰＤに接続された２次側低電圧系負荷ＬＤとを含んで構成されている。２次側高電圧系電源ＰＳＢは、２次側高電圧系電源ＰＳＢと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷ＬＢに電力を供給する。また、２次側高電圧系電源ＰＳＢは、２次側高電圧系電源ＰＳＢと異なる電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）で動作する２次側低電圧系負荷ＬＤに電源回路１１，１２の２次側フルブリッジ回路３００（図２にて後述）によって降圧した電力を供給する。２次側高電圧系電源ＰＳＢの具体例として、リチウムイオン電池等の２次電池が挙げられる。
【００１２】
電力変換回路１０は、上述の４つの入出力ポートを有し、それらの４つの入出力ポートのうちから任意の２つの入出力ポートを選択し、当該２つの入出力ポートの間で電源回路１１，１２により電力変換を行う機能を有する電源装置である。第１入出力ポートＰＡは、第１入出力ポートＰＡに対して並列に接続された電源回路１１，１２に共通の入出力ノードであって、入出力が兼用可能なものである。上述の他の３つの入出力ポートも同様である。
【００１３】
電力変換回路１０は、第１及び第２入出力ポートＰＡ，ＰＣと第３及び第４入出力ポートＰＢ，ＰＤとの間で、互いに並列に接続された２つの電源回路１１，１２を備えたＤＣ−ＤＣコンバータである。このように複数の電源回路を冗長的に備えることによって、各負荷ＬＡ，ＬＢ，ＬＣ，ＬＤに対して供給可能な出力電力を増やしたり、複数の電源回路のうちの一部の電源回路が故障した際のフェールセーフ性能を向上させたりすることができる。
【００１４】
電力Ｗａ，Ｗｃ，Ｗｂ，Ｗｄは、それぞれ、第１入出力ポートＰＡ，第２入出力ポートＰＣ，第３入出力ポートＰＢ，第４入出力ポートＰＤにおける入力電力又は出力電力である。電源回路１１において入力又は出力される電力Ｗａ１，Ｗｃ１，Ｗｂ１，Ｗｄ１は、それぞれ、第１入出力ポートＰＡに接続される第１入出力ポートＰＡ１，第２入出力ポートＰＣに接続される第２入出力ポートＰＣ１，第３入出力ポートＰＢに接続される第３入出力ポートＰＢ１，第４入出力ポートＰＤに接続される第４入出力ポートＰＤ１における電力である。電源回路１２において入力又は出力される電力Ｗａ２，Ｗｃ２，Ｗｂ２，Ｗｄ２も同様である。
【００１５】
電力変換回路１０は、第１入出力ポートＰＡに設けられるキャパシタＣ１と、第２入出力ポートＰＣに設けられるキャパシタＣ３と、第３入出力ポートＰＢに設けられるキャパシタＣ２と、第４入出力ポートＰＤに設けられるキャパシタＣ４とを備えている。キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の具体例として、フィルムコンデンサ（フィルムキャパシタ）などが挙げられる。
【００１６】
キャパシタＣ１は、第１入出力ポートＰＡの高電位側の端子６０２と、第１入出力ポートＰＡ及び第２入出力ポートＰＣの低電位側の端子６０４との間に挿入される。キャパシタＣ３は、第２入出力ポートＰＣの高電位側の端子６０６と、第１入出力ポートＰＡ及び第２入出力ポートＰＣの低電位側の端子６０４との間に挿入される。キャパシタＣ２は、第３入出力ポートＰＢの高電位側の端子６０８と、第３入出力ポートＰＢ及び第４入出力ポートＰＤの低電位側の端子６１０との間に挿入される。キャパシタＣ４は、第４入出力ポートＰＤの高電位側の端子６１２と、第３入出力ポートＰＢ及び第４入出力ポートＰＤの低電位側の端子６１０との間に挿入される。
【００１７】
キャパシタＣ１は、第１入出力ポートＰＡに対して、電源回路１１，１２側の内部回路に設けられてもよいし、電源回路１１，１２とは反対側に設けられた１次側高電圧系負荷ＬＡ側の外部回路に設けられてもよい。キャパシタＣ２，Ｃ３，Ｃ４も、電力変換回路１０の内部又は外部に備えられてもよい点で、同様である。
【００１８】
図２は、電源回路１１の回路構成図である。次に、電源回路１１の構成を図１も参照して説明する。なお、電源回路１２の回路構成は、電源回路１１と同一でよいため、その説明を省略する。
【００１９】
電源回路１１は、１次側変換回路２０と、２次側変換回路３０とを含んで構成される。なお、１次側変換回路２０と２次側変換回路３０とは、変圧器４００（センタータップ式変圧器）で磁気結合されている。
【００２０】
１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポートＰＡ１と、第２入出力ポートＰＣ１とを含んで構成された１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成された１次側電力変換部である。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００２１】
１次側フルブリッジ回路２００は、第１入出力ポートＰＡ，ＰＡ１の高電位側の端子６０２，６１３に接続される１次側正極母線２９８と、第１入出力ポートＰＡ，ＰＡ１及び第２入出力ポートＰＣ，ＰＣ１の低電位側の端子６０４，６１４に接続される１次側負極母線２９９とを有している。
【００２２】
１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）である。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）である。
【００２３】
１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、その１次側第１リアクトル２０４ａと磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。
【００２４】
中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。
【００２５】
第１入出力ポートＰＡ，ＰＡ１は、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポートＰＡ（ＰＡ１）は、端子６０２と端子６０４（端子６１３と端子６１４）とを含んで構成される。第２入出力ポートＰＣ（ＰＣ１）は、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポートＰＣ（ＰＣ１）は、端子６０４と端子６０６（端子６１４と端子６１６）とを含んで構成される。
【００２６】
センタータップ２０２ｍは、第２入出力ポートＰＣ，ＰＣ１の高電位側の端子６０６，６１６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。
【００２７】
２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポートＰＢ１と、第４入出力ポートＰＤ１とを含んで構成された２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成された２次側電力変換部である。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００２８】
２次側フルブリッジ回路３００は、第３入出力ポートＰＢ，ＰＢ１の高電位側の端子６０８，６１８に接続される２次側正極母線３９８と、第３入出力ポートＰＢ，ＰＢ１及び第４入出力ポートＰＤ，ＰＤ１の低電位側の端子６１０，６２０に接続される２次側負極母線３９９とを有している。
【００２９】
２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）である。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）である。
【００３０】
２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第２アーム回路３１１の中点３１１ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第１アーム回路３０７の中点３０７ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、その２次側第１リアクトル３０４ａと磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。
【００３１】
中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。
【００３２】
第３入出力ポートＰＢ，ＰＢ１は、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポートＰＢ（ＰＢ１）は、端子６０８と端子６１０（端子６１８と端子６２０）とを含んで構成される。第４入出力ポートＰＤ（ＰＤ１）は、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポートＰＤ（ＰＤ１）は、端子６１０と端子６１２（端子６２０と端子６２２）とを含んで構成される。
【００３３】
センタータップ３０２ｍは、第４入出力ポートＰＤ，ＰＤ１の高電位側の端子６１２，６２２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。
【００３４】
図１において、電力変換回路システム１０１の電力変換回路１０は、センサ回路７０を備えている。センサ回路７０は、第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤにおける出力値Ｄｏを所定の検出周期で検出し、出力値Ｄｏに応じた検出信号を制御回路５０に対して出力するセンサ部である。出力値Ｄｏとして、例えば、第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤにおける、電力Ｗａ，Ｗｃ，Ｗｂ，Ｗｄの電力値、出力電圧値、出力電流値が挙げられる。また、センサ回路７０は、中点２０７ｍ，２１１ｍ，３０７ｍ，３１１ｍの電圧をモニタするモニタ部でもよい。センサ回路７０は、電力変換回路１０の内部に備えられても外部に備えられてもよい。
【００３５】
電力変換回路１０は、制御回路５０を備えている。制御回路５０は、第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤの出力値Ｄｏが第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤの出力目標値Ｄｏｔに追従するように電源回路１１，１２の出力を制御する制御部である。制御回路５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。出力目標値Ｄｏｔは、所定の装置から指令される値であり、出力目標電圧値Ｖｏｔでもよいし、出力目標電流値Ｉｏｔでもよいし、出力目標電力値Ｗｏｔでもよい。制御回路５０は、電力変換回路１０の内部に備えられても外部に備えられてもよい。
【００３６】
制御回路５０は、例えば、センサ回路７０によって検出された出力値Ｄｏをフィードバックし、出力目標値Ｄｏｔとフィードバックされた出力値Ｄｏの検出値との偏差が零になるように、電源回路１１，１２それぞれの出力電力を制御する。制御回路５０は、電源回路１１，１２それぞれの出力電圧を制御する回路でもよいし、電源回路１１，１２それぞれの出力電流を制御する回路でもよい。
【００３７】
制御回路５０は、例えば、電源回路１１，１２それぞれの出力電力を電力変換により制御することが可能な制御パラメータＰの値を変化させる。この場合、制御パラメータＰは、２種類あり、位相差φ及びデューティ比（オン時間δ）である。
【００３８】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。デューティ比（オン時間δ）は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００に構成される各電力変換回路部でのスイッチング波形のデューティ比（オン時間）である。
【００３９】
これらの２つの制御パラメータＰは、互いに独立に制御されることが可能である。制御回路５０は、位相差φ及びデューティ比（オン時間δ）を用いた１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のデューティ比制御及び／又は位相制御によって、電源回路１１，１２の各出力を変化させる。
【００４０】
図３は、制御回路５０のブロック図である。制御回路５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する制御部である。制御回路５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０とを含んで構成される。制御回路５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。
【００４１】
電力変換モード決定処理部５０２は、図示しない外部信号に基づいて、次に述べる電力変換回路１０の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポートＰＡから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＡと、第１入出力ポートＰＡから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＢと、第１入出力ポートＰＡから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＣがある。
【００４２】
そして、第２入出力ポートＰＣから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＤと、第２入出力ポートＰＣから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＥと、第２入出力ポートＰＣから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＦがある。
【００４３】
さらに、第３入出力ポートＰＢから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＧと、第３入出力ポートＰＢから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＨと、第３入出力ポートＰＢから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＩがある。
【００４４】
それから、第４入出力ポートＰＤから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＪと、第４入出力ポートＰＤから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＫと、第４入出力ポートＰＤから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＬがある。
【００４５】
位相差φ決定処理部５０４は、電力変換回路１０をＤＣ−ＤＣコンバータ回路として機能させるために、１次側変換回路２０と２次側変換回路３０との間のスイッチング素子のスイッチング周期の位相差φを設定する機能を有する。
【００４６】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。
【００４７】
１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。
【００４８】
２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。
【００４９】
＜電力変換回路システム１０１の動作＞
上記電力変換回路システム１０１の動作について、図１乃至図３を用いて説明する。例えば、電力変換回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御回路５０の電力変換モード決定処理部５０２は、電力変換回路１０の電力変換モードをモードＦとして決定する。このとき、第２入出力ポートＰＣ１に入力された電圧が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電圧が電力変換回路１０のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポートＰＢ１側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポートＰＤ１から出力される。
【００５０】
ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポートＰＣ１と第１入出力ポートＰＡ１について着目すると、第２入出力ポートＰＣ１の端子６１６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側第１リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポートＰＡ１に接続されているため、第２入出力ポートＰＣ１の端子６１６と第１入出力ポートＰＡ１との間には昇降圧回路が取り付けられていることとなる。
【００５１】
さらに、第２入出力ポートＰＣ１の端子６１６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側第２リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポートＰＡ１に接続されているため、第２入出力ポートＰＣ１の端子６１６と第１入出力ポートＰＡ１との間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポートＰＤ１の端子６２２と第３入出力ポートＰＢ１との間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。
【００５２】
次に、電源回路１１のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポートＰＡ１と第３入出力ポートＰＢ１について着目すると、第１入出力ポートＰＡ１には、１次側フルブリッジ回路２００が接続され、第３入出力ポートＰＢ１は、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが磁気結合することで、変圧器４００（巻き数が１：Ｎのセンタータップ式変圧器）として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００のスイッチング素子のスイッチング周期の位相差を調整することで、第１入出力ポートＰＡ１に入力された電力を変換して第３入出力ポートＰＢ１に伝送し、あるいは、第３入出力ポートＰＢ１に入力された電力を変換して第１入出力ポートＰＡ１に伝送させることができる。
【００５３】
図４は、制御回路５０の制御によって、電力変換回路１０に構成される各アームのオンオフのスイッチング波形のタイミングチャートを示す図である。図４において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図４において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。
【００５４】
ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。
【００５５】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（各オン時間δ＝１次側オン時間δ１＝２次側オン時間δ２＝時間値α）。
【００５６】
１次側変換回路２０の昇降圧比は、１次側フルブリッジ回路２００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比によって決まる。同様に、２次側変換回路３０の昇降圧比は、２次側フルブリッジ回路３００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比によって決まる。１次側変換回路２０の昇降圧比は、第１入出力ポートＰＡ１と第２入出力ポートＰＣ１との間の変圧比であり、２次側変換回路３０の昇降圧比は、第３入出力ポートＰＢ１と第４入出力ポートＰＤ１との間の変圧比である。
【００５７】
したがって、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポートＰＣ１の電圧／第１入出力ポートＰＡ１の電圧
＝δ１／Ｔ＝α／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポートＰＤ１の電圧／第３入出力ポートＰＢ１の電圧
＝δ２／Ｔ＝α／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝α／Ｔ）である。
【００５８】
なお、図４のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間δ１を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間δ２を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。
【００５９】
また、Ｕ１とＶ１との位相差は、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。さらに、Ｕ１とＵ２の位相差φを変更することで、１次側変換回路２０と２次側変換回路３０の間の電力送電量を調整することができ、位相差φ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送し、位相差φ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送することができる。
【００６０】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。例えば、位相差φは、１次側第１アーム回路２０７と２次側第１アーム回路３０７との間でのスイッチングタイミングのずれであり、１次側第２アーム回路２１１と２次側第２アーム回路３１１との間でのスイッチングタイミングのずれである。それらのずれは互いに等しいまま制御される。つまり、Ｕ１とＵ２の位相差φ及びＶ１とＶ２の位相差φは、同じ値に制御される。
【００６１】
したがって、例えば、電力変換回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポートＰＣ１に入力された電圧を昇圧して第１入出力ポートＰＡ１に出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポートＰＢ１に入力された電圧を降圧して第４入出力ポートＰＤ１に出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポートＰＡ１に入力された電力を所望の電力送電量で第３入出力ポートＰＢ１に伝送するための位相差φを設定する。
【００６２】
１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。
【００６３】
２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。
【００６４】
上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電力変換回路１０を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。
【００６５】
このような制御が、電源回路１１と電源回路１２の両方に対して実行される。つまり、制御回路５０は、センサ回路７０によって検出された第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤの出力値Ｄｏが出力目標値Ｄｏｔに追従するように、電源回路１１，１２両方のデューティ比及び位相差φを変化させる。
【００６６】
図５は、電源回路１１と電源回路１２のうちの一方の電源回路のみを動作させたときの図２に示した各部の電流の流れを示したシミュレーション波形である。
【００６７】
電流Ｉ１は、変圧器４００の２次側コイル３０２に流れる電流を示し、電流Ｉ１が２次側第２巻線３０２ｂ側から２次側第１巻線３０２ａ側に流れているときの電流値を正の値とする。電流Ｉ２は、変圧器４００の１次側コイル２０２に流れる電流を示し、電流Ｉ２が１次側第１巻線２０２ｂ側から１次側第１巻線２０２ａ側に流れているときの電流値を正の値とする。電流Ｉ３は、キャパシタＣ１から第１入出力ポートＰＡ１の端子６１３に流れる放電電流を示し、電流Ｉ３がキャパシタＣ１を放電する方向に流れているときの電流値を正の値とする。電流Ｉ４は、第２入出力ポートＰＣ１の端子６１６とセンタータップ２０２ｍとの間の電流経路に流れる電流を示し、電流Ｉ４が端子６１６側からセンタータップ２０２ｍ側に流れているときの電流値を正の値とする。電流Ｉ５は、キャパシタＣ１に流れるリプル電流を示し、電流Ｉ５がキャパシタＣ１を充電する方向に流れているときの電流値を正の値とする。
【００６８】
図５は、第３入出力ポートＰＢ１の電力を変換して第１入出力ポートＰＡ１に変換後の電力を出力し、且つ、第１入出力ポートＰＡ１の電力を変換して第２入出力ポートＰＣ１に変換後の電力を出力するように、制御回路５０が電源回路をスイッチング制御する状態を示している。
【００６９】
図５に示した期間Ｔ１〜Ｔ８までの和が、図４に示したスイッチング波形の一周期であるスイッチング周期Ｔ（３６０°）である。また、図５に示した各タイミングｔ１〜ｔ９が、図４に示した各タイミングｔ１〜ｔ９に対応する。
【００７０】
図６は、図５に示した期間Ｔ１で電源回路に流れる各電流の通電経路を矢印で示した図である。図７は、図５に示した期間Ｔ２で電源回路に流れる各電流の通電経路を矢印で示した図である。図８は、図５に示した期間Ｔ３で電源回路に流れる各電流の通電経路を矢印で示した図である。図９は、図５に示した期間Ｔ４で電源回路に流れる各電流の通電経路を矢印で示した図である。図６〜図９において、点線の丸で囲まれたアームが、オン状態のアームであることを表し、それ以外のアームが、オフ状態のアームであることを表している。
【００７１】
図６は、図５の期間Ｔ１において、２次側フルブリッジ回路３００に流れる電流Ｉ１によって、変圧器４００と１次側磁気結合リアクトル２０４とを合わせた等価インダクタンスＬにエネルギーを蓄えている状態を示している。
【００７２】
期間Ｔ１において、電流Ｉ１が増加することに伴って、変圧器４００の１次側コイル２０２と１次側磁気結合リアクトル２０４に流れる電流Ｉ２が増加する。一方、期間Ｔ１にキャパシタＣ１に流れるリプル電流Ｉ５の電流成分は、キャパシタＣ１から第１入出力ポートＰＡ１に接続される負荷へ供給される一定の放電電流Ｉ３である。
【００７３】
図７は、図５の期間Ｔ２において、変圧器４００と１次側磁気結合リアクトル２０４とを合わせた等価インダクタンスＬに蓄えられたエネルギーが、第１入出力ポートＰＡ１に伝送されている状態を示している。
【００７４】
期間Ｔ２に流れる電流Ｉ２の電流値は、略一定である。一方、期間Ｔ２にキャパシタＣ１に流れるリプル電流Ｉ５は、３種類の電流成分（電流Ｉ２，Ｉ３，Ｉ４）が重なっている。
【００７５】
期間Ｔ２に流れる電流Ｉ２は、変圧器４００と１次側磁気結合リアクトル２０４とを合わせた等価インダクタンスＬを介した電力（電流）で、キャパシタＣ１を充電する電流成分である。期間Ｔ２に流れる電流Ｉ３は、キャパシタＣ１から第１入出力ポートＰＡ１に接続される負荷に電荷を放出する方向に、キャパシタＣ１を放電する一定の電流成分である。期間Ｔ２に流れる電流Ｉ４は、キャパシタＣ１から第２入出力ポートＰＣ１に接続される負荷及びキャパシタＣ３に電荷を放出する方向に、キャパシタＣ１を放電する電流成分である。期間Ｔ２に流れる電流Ｉ４によって、第１入出力ポートＰＡ１の電圧が第２入出力ポートＰＣ１の電圧に降圧される。
【００７６】
図８は、図５の期間Ｔ３において、変圧器４００と１次側磁気結合リアクトル２０４とを合わせた等価インダクタンスＬに蓄えられたエネルギーが、第１入出力ポートＰＡ１の電圧を使ってリセットされる状態を示している。期間Ｔ３は、１次側及び２次側で通電する電力変換回路部の相をＵ相からＶ相に切り替えるための準備期間である。
【００７７】
期間Ｔ３において、電流Ｉ１が減少することに伴って、変圧器４００の１次側コイル２０２と１次側磁気結合リアクトル２０４に流れる電流Ｉ２が減少する。一方、期間Ｔ３にキャパシタＣ１に流れるリプル電流Ｉ５は、３種類の電流成分（電流Ｉ２，Ｉ３，Ｉ４）が重なっている。
【００７８】
期間Ｔ３に流れる電流Ｉ２は、変圧器４００と１次側磁気結合リアクトル２０４とを合わせた等価インダクタンスＬに蓄えられたエネルギーをリセットするために、キャパシタＣ１を放電する電流成分である。期間Ｔ３に流れる電流Ｉ２の作用によって、電流Ｉ１が零に近づく。期間Ｔ３に流れる電流Ｉ３は、キャパシタＣ１から第１入出力ポートＰＡ１に接続される負荷に電荷を放出する方向に、キャパシタＣ１を放電する一定の電流成分である。期間Ｔ３に流れる電流Ｉ４は、キャパシタＣ１から第２入出力ポートＰＣ１に接続される負荷及びキャパシタＣ３に電荷を放出する方向に、キャパシタＣ１を放電する電流成分である。期間Ｔ３に流れる電流Ｉ４によって、第１入出力ポートＰＡ１の電圧が第２入出力ポートＰＣ１の電圧に降圧される。
【００７９】
図９は、図５の期間Ｔ４において、第１入出力ポートＰＡ１の電圧が第２入出力ポートＰＣ１の電圧に降圧される状態を示している。期間Ｔ４においては、第１入出力ポートＰＡ１と第３入出力ポートＰＢ１との間で電力を伝送する動作は行われない。
【００８０】
期間Ｔ４にキャパシタＣ１に流れるリプル電流Ｉ５の電流成分は、キャパシタＣ１から第１入出力ポートＰＡ１に接続される負荷へ供給される一定の放電電流Ｉ３である。期間Ｔ４に流れる電流Ｉ４は、変圧器４００の１次側コイル２０２及び１次側磁気結合リアクトル２０４から第２入出力ポートＰＣ１に接続される負荷及びキャパシタＣ３に電荷を放出する方向に、キャパシタＣ１を放電する電流成分である。期間Ｔ４に流れる電流Ｉ４によって、第１入出力ポートＰＡ１の電圧が第２入出力ポートＰＣ１の電圧に降圧される。
【００８１】
このように、電源回路がスイッチング動作している状態においては、キャパシタＣ１から第１入出力ポートＰＡ１の負荷に放電電流Ｉ３が常に流れることに加えて、期間Ｔ２，Ｔ３でキャパシタＣ１が大電流で充放電される。そのため、リプル電流Ｉ５の実効値は、大きくなりやすい。
【００８２】
なお、図５の期間Ｔ５，Ｔ６，Ｔ７，Ｔ８で行われる制御内容は、それぞれ、期間Ｔ１，Ｔ２，Ｔ３，Ｔ４と同様の制御状態であるので、その説明を省略する。
【００８３】
ここで、図５に示されるように、リプル電流Ｉ５の正の電流ピークと、リプル電流Ｉ５の負の電流ピークは、１周期（３６０°）の中で９０°毎に交互に出現している。図５では、キャパシタＣ１を充電する向きに電流が流れる正の電流ピークの波形が期間Ｔ２，Ｔ６で発生し、キャパシタＣ１を放電する向きに電流が流れる負の電流ピークの波形が期間Ｔ３，Ｔ７で発生している。
【００８４】
そこで、制御回路５０は、各入出力ポートに接続されるキャパシタに流れるリプル電流を低減するため、電力変換回路部でのスイッチング波形の位相を複数の電源回路間で異ならせる制御機能を有している。これにより、例えば、複数の電源回路のうちの第１の電源回路の電力変換回路部によって発生する正の電流ピークの波形と、複数の電源回路のうちの第２の電源回路の電力変換回路部によって発生する負の電流ピークの波形とを、互いに重なるように近づけることができる。
【００８５】
その結果、第１の電源回路及び第２の電源回路が共に接続されるキャパシタには、互いに逆向きの電流が相殺されるように流れる。これにより、キャパシタに流れるリプル電流を低減できるため、キャパシタを容易に小型化できる。また、リプル電流の低減によって、例えば、キャパシタが接続される入出力ポートに発生するノイズも低減でき、入出力ポートの出力の精度も向上できる。
【００８６】
例えば、電力変換回路１０は、電源回路１１，１２が共に接続された４つの入出力ポートＰＡ，ＰＢ，ＰＣ，ＰＤのうち、任意の２つのポート間で電力を変換することが可能である。そのため、第１入出力ポートＰＡに接続されるキャパシタＣ１に流れるリプル電流を低減できるだけでなく、第１入出力ポートＰＡ以外の入出力ポートＰＢ，ＰＣ，ＰＤに接続されるキャパシタＣ２，Ｃ３，Ｃ４に流れるリプル電流も低減できる。また、各リプル電流の低減によって、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４を容易に小型化でき、入出力ポートＰＡ，ＰＢ，ＰＣ，ＰＤに発生するノイズも低減でき、入出力ポートＰＡ，ＰＢ，ＰＣ，ＰＤの出力の精度も向上できる。
【００８７】
制御回路５０は、電源回路１１により発生する正の電流ピークの波形と電源回路１２により発生する負の電流ピークの波形とが重なるように、電源回路１１と電源回路１２との間で同じ相の電力変換回路部間でのスイッチングタイミングを位相差ε異ならせる制御を実行する。位相差εは、電源回路１１と電源回路１２との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。
【００８８】
例えば、制御回路５０は、互いに同相の電源回路１１の１次側第１アーム回路２０７のスイッチングタイミングと電源回路１２の１次側第１アーム回路２０７のスイッチングタイミングとをずらす制御を実行する。同様に、制御回路５０は、電源回路１１，１２それぞれの１次側第２アーム回路２１１のスイッチングタイミングを互いにずらし、電源回路１１，１２それぞれの２次側第１アーム回路３０７のスイッチングタイミングを互いにずらし、電源回路１１，１２それぞれの２次側第２アーム回路３１１のスイッチングタイミングを互いにずらす。
【００８９】
図１０は、電源回路１１の１次側第１上アームＵ１及び電源回路１２の１次側第１上アームＵ１のオンオフのスイッチング波形を示したタイミングチャートである。図１０に示されるように、制御回路５０は、電源回路１１の１次側第１上アームＵ１と電源回路１２の１次側第１上アームＵ１の両スイッチング波形に位相差εが生じるように、これらの両アームをスイッチングさせる。制御回路５０は、他のアーム／Ｕ１，Ｖ１，／Ｖ１，Ｕ２，／Ｕ２，Ｖ２，／Ｖ２のスイッチング波形についても、電源回路１１と電源回路１２との間で、アームＵ１と同じ位相差εが生じるように、各アームをスイッチングさせる。
【００９０】
なお、制御回路５０は、一方の電源回路のスイッチング波形の位相を他方の電源回路のスイッチング波形に対して進めてもよいし、遅らせてもよい。
【００９１】
制御回路５０は、電源回路１１と電源回路１２との間の位相差εを零よりも大きな所定の範囲内の値になるように、電源回路１１，１２の各スイッチング波形の位相を制御する。例えば、制御回路５０は、電源回路１１と電源回路１２との間の位相差εが７０°以上１１０°以下、好ましくは８０°以上１００°以下の値になるように、電源回路１１，１２の各スイッチング波形の位相を制御する。位相差εがこのような範囲内の値に制御されることにより、各入出力ポートに接続されるキャパシタに流れるリプル電流を効果的に低減でき、当該キャパシタを容易に小型化できる。
【００９２】
図１１は、電源回路１１と電源回路１２との間の位相差εが零のときに、キャパシタＣ１に流れるリプル電流のシミュレーション波形である。図１２は、電源回路１１と電源回路１２との間の位相差εが９０°のときに、キャパシタＣ１に流れるリプル電流のシミュレーション波形である。このように、制御回路５０は位相差εが９０°になるように各アームをスイッチング制御することによって、リプル電流の実効値（ＲＭＳ）をａからｂに７０％低減できる。
【００９３】
以上、電源回路及び電源回路の制御方法を実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００９４】
例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。
【００９５】
また、第１入出力ポートＰＡに電源が接続されてもよいし、第４入出力ポートＰＤに電源が接続されてもよい。また、第２入出力ポートＰＣに電源が接続されなくてもよいし、第３入出力ポートＰＢに電源が接続されなくてもよい。
【００９６】
また、ポートに設けられるキャパシタは、フィルムコンデンサ以外のキャパシタでもよく、例えば、アルミニウム電解コンデンサでもよいし、固体高分子コンデンサでもよい。
【００９７】
また、電源回路の並列数は、３つ以上でもよい。
【符号の説明】
【００９８】
１０  電力変換回路（電源装置の一例）
１１，１２  電源回路（第１の電源回路及び第２の電源回路の一例）
２０  １次側変換回路
３０  ２次側変換回路
５０  制御回路
７０  センサ回路
１０１  電力変換回路システム
２００  １次側フルブリッジ回路
２０２  １次側コイル
２０４  １次側磁気結合リアクトル
２０７  １次側第１アーム回路
２１１  １次側第２アーム回路
２０７ｍ，２１１ｍ  中点
２９８  １次側正極母線
２９９  １次側負極母線
３００  ２次側フルブリッジ回路
３０２  ２次側コイル
３０４  ２次側磁気結合リアクトル
３０７  ２次側第１アーム回路
３１１  ２次側第２アーム回路
３０７ｍ，３１１ｍ  中点
３９８  ２次側正極母線
３９９  ２次側負極母線
４００  変圧器
ＰＡ  第１入出力ポート
ＰＢ  第３入出力ポート
ＰＣ  第２入出力ポート
ＰＤ  第４入出力ポート
Ｕ＊，Ｖ＊  上アーム
／Ｕ＊，／Ｖ＊  下アーム
【図１】
2014241707.tif 000003
【図２】
2014241707.tif 000004
【図３】
2014241707.tif 000005
【図４】
2014241707.tif 000006
【図５】
2014241707.tif 000007
【図６】
2014241707.tif 000008
【図７】
2014241707.tif 000009
【図８】
2014241707.tif 000010
【図９】
2014241707.tif 000011
【図１０】
2014241707.tif 000012
【図１１】
2014241707.tif 000013
【図１２】
2014241707.tif 000014