(57)【要約】      （修正有）【課題】複数のリレースイッチ素子を制御して複数の電力半導体素子のオン／オフ動作を個別にテストでき、更に同時にもテストが可能であり、テスト時間を短縮することができる電力半導体モジュールのスイッチングテスト装置を提供する。【解決手段】複数の相に対応する複数の電力半導体素子Ｑ１〜Ｑ６で構成され、電力半導体素子のスイッチング動作のテストを受ける電力半導体モジュール１０と、電力半導体モジュール１０に電源を供給する電源部３０と、電力半導体モジュールと電源部との間をリレー制御信号に応じて連結するか遮断する複数のリレースイッチ素子Ｓ１〜Ｓ９で構成されたリレースイッチング部２０と、複数の電力半導体素子Ｑ１〜Ｑ６のうち一つ以上の電力半導体素子のオン／オフ特性を個別に又は同時にテストするようにリレースイッチング部２０を制御する制御部６０と、を含む。【選択図】図１
2014128031.tif 000002
【特許請求の範囲】
【請求項１】
複数の相（ｐｈａｓｅ）に対応する複数の電力半導体素子で構成され、当該電力半導体素子のスイッチング動作のテストを受ける電力半導体モジュールと、
前記電力半導体モジュールに電源を供給する電源部と、
前記電力半導体モジュールと前記電源部との間をリレー制御信号に応じて連結するか遮断する複数のリレースイッチ素子で構成されたリレースイッチング部と、
前記複数の電力半導体素子のうち一つ以上の電力半導体素子のオン／オフ特性を個別に又は同時にテストするように前記リレースイッチング部を制御する制御部と、を含む、電力半導体モジュールのスイッチングテスト装置。
【請求項２】
前記電力半導体モジュールは、
各相に対応して前記リレー制御信号に応じて前記電源が供給されるか遮断されるように前記電源部にそれぞれ並列に連結された複数の電力半導体回路と、
前記複数の電力半導体回路のオン／オフ動作のためにゲート制御信号に応じて入力されるゲート信号を制御するゲート駆動電源と、を含む、請求項１に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項３】
前記複数の電力半導体回路は、
第１相に対応し、前記電源部の上位端子に連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第１相上位電力半導体素子と、前記第１相上位電力半導体素子のエミッタに連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第１相下位電力半導体素子と、を含む第１電力半導体回路と、
第２相に対応し、前記電源部の上位端子に連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第２相上位電力半導体素子と、前記第２相上位電力半導体素子のエミッタに連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第２相下位電力半導体素子と、を含む第２電力半導体回路と、
第３相に対応し、前記電源部の上位端子に連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第３相上位電力半導体素子と、前記第３相上位電力半導体素子のエミッタに連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第３相下位電力半導体素子と、を含む第３電力半導体回路と、を含む、請求項２に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項４】
前記第１電力半導体回路は、
前記第１相上位電力半導体素子のエミッタに連結されたアノードと前記第１相上位電力半導体素子のコレクターに連結されたカソードを有し、前記第１相上位電力半導体素子がオフする時に前記第１相上位電力半導体素子のコレクター−エミッタ電流を還流させる第１相上位ダイオードと、
前記第１相下位電力半導体素子のエミッタに連結されたアノードと前記第１相下位電力半導体素子のコレクターに連結されたカソードを有し、前記第１相下位電力半導体素子がオフする時に前記第１相下位電力半導体素子のコレクター−エミッタ電流を還流させる第１相下位ダイオードと、をさらに含む、請求項３に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項５】
前記第２電力半導体回路は、
前記第２相上位電力半導体素子のエミッタに連結されたアノードと前記第２相上位電力半導体素子のコレクターに連結されたカソードを有し、前記第２相上位電力半導体素子がオフする時に前記第２相上位電力半導体素子のコレクター−エミッタ電流を還流させる第２相上位ダイオードと、
前記第２相下位電力半導体素子のエミッタに連結されたアノードと前記第２相下位電力半導体素子のコレクターに連結されたカソードを有し、前記第２相下位電力半導体素子がオフする時に前記第２相下位電力半導体素子のコレクター−エミッタ電流を還流させる第２相下位ダイオードと、をさらに含む、請求項３に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項６】
前記第３電力半導体回路は、
前記第３相上位電力半導体素子のエミッタに連結されたアノードと前記第３相上位電力半導体素子のコレクターに連結されたカソードを有し、前記第３相上位電力半導体素子がオフする時に前記第３相上位電力半導体素子のコレクター−エミッタ電流を還流させる第３相上位ダイオードと、
前記第３相下位電力半導体素子のエミッタに連結されたアノードと前記第３相下位電力半導体素子のコレクターに連結されたカソードを有し、前記第３相下位電力半導体素子がオフする時に前記第３相下位電力半導体素子のコレクター−エミッタ電流を還流させる第３相下位ダイオードと、をさらに含む、請求項３に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項７】
前記リレースイッチング部は、
前記第１電力半導体回路に電源を供給するように前記第１電力半導体回路と前記電源部を連結するか遮断する第１相リレースイッチ回路と、
前記第２電力半導体回路に電源を供給するように前記第２電力半導体回路と前記電源部を連結するか遮断する第２相リレースイッチ回路と、
前記第３電力半導体回路に電源を供給するように前記第３電力半導体回路と前記電源部を連結するか遮断する第３相リレースイッチ回路と、を含む、請求項３に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項８】
前記第１相リレースイッチ回路は、
前記第１相上位電力半導体素子のエミッタとコレクターとの間に並列連結された第１相第１リレースイッチ素子と、
前記第１相上位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第１相第２リレースイッチ素子と、
前記第１相下位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第１相第３リレースイッチ素子と、を含む、請求項７に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項９】
前記第２相リレースイッチ回路は、
前記第２相上位電力半導体素子のエミッタとコレクターとの間に並列連結された第２相第１リレースイッチ素子と、
前記第２相上位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第２相第２リレースイッチ素子と、
前記第２相下位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第２相第３リレースイッチ素子と、を含む、請求項８に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１０】
前記第３相リレースイッチ回路は、
前記第３相上位電力半導体素子のエミッタとコレクターとの間に並列連結された第３相第１リレースイッチ素子と、
前記第３相上位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第３相第２リレースイッチ素子と、
前記第３相下位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第３相第３リレースイッチ素子と、を含む、請求項９に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１１】
前記制御部は、
前記複数の上位及び下位電力半導体素子のうち各相の上位電力半導体素子のオン／オフ特性を個別にテストする場合、当該相の第２リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号をそれぞれ供給し、当該相の第１及び第３リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１２】
前記制御部は、
前記複数の上位及び下位電力半導体素子のうち各相の下位電力半導体素子のオン／オフ特性を個別にテストする場合、当該相の第１及び第２リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号をそれぞれ供給し、当該相の第２スイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１３】
前記制御部は、
前記複数の上位及び下位電力半導体素子のうち同一の相の上位及び下位電力半導体素子二つを同時にテストする場合、当該相の第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号をそれぞれ供給し、当該相の第１及び第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１４】
前記制御部は、
前記複数の上位及び下位電力半導体素子のうち相違する相の上位電力半導体素子二つを同時にテストする場合、当該相の第２リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、当該相の第１及び第３リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１５】
前記制御部は、
前記複数の上位及び下位電力半導体素子のうち相違する相の下位電力半導体素子二つを同時にテストする場合、当該相の第１及び第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、当該相の第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１６】
前記制御部は、
前記複数の上位及び下位電力半導体素子のうち何れか一つの相の上位電力半導体素子と前記上位電力半導体素子と相違する相の下位電力半導体素子二つを同時にテストする場合、当該上位電力半導体素子に対応する相の第２リレースイッチ素子と当該下位電力半導体素子に対応する相の第１及び第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、前記当該上位電力半導体素子に対応する相の第１及び第３リレースイッチ素子と前記当該下位電力半導体素子に対応する相の第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１７】
前記制御部は、
前記複数の上位及び下位電力半導体素子のうち各相の上位電力半導体素子三つを同時にテストする場合、各相の第２リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、各相の第１及び第３リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１８】
前記制御部は、
前記複数の上位及び下位電力半導体素子のうち各相の下位電力半導体素子三つを同時にテストする場合、各相の第１及び第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、各相の第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【請求項１９】
前記制御部は、
前記複数の上位及び下位電力半導体素子六つを同時にテストする場合、各相の第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、各相の第１及び第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する、請求項１０に記載の電力半導体モジュールのスイッチングテスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力半導体モジュールのスイッチングテスト装置に関する。
【背景技術】
【０００２】
近年、電力半導体、特に、ＩＧＢＴ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｍｏｄｅ  ｔｒａｎｓｉｓｔｏｒ）及びＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ  ｐｏｗｅｒ  ｍｏｄｕｌｅ）等の電力半導体モジュールにおけるスイッチ素子の故障が核心課題（ｉｓｓｕｅ）となっている。
【０００３】
このような電力半導体モジュール用スイッチ素子には、オン／オフ動作の繰り返しによって発熱及び冷却が発生するが、これに伴い、熱膨張係数ＣＴＥ（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ）不一致によって発生した熱応力により製品に剥離やクラック（ｃｒａｃｋ）等の故障が発生する。
【０００４】
前記電力半導体モジュールの耐久性を決定する変数としては、ボンディングワイヤー材質、ボンディング工程、ダイ材質、基板材質、半田種類、半田形状、ベースプレート（ｂａｓｅ  ｐｌａｔｅ）材質などが挙げられ、これらは熱抵抗と密接な関係にあるため、材料選定及び工程確立が難しい。
【０００５】
高温や低温動作での電力半導体モジュールの信頼性は、製造技術の発達により比較的安定している。特に、使用範囲が拡大している家電、電気車の分野における主な動作特性は、オン／オフ動作を繰り返して行うという点であるが、消耗電力量が大きく、個別部品が大きい方であるため、従来の低電力半導体モジュールに比べて温度変化が重要な要素として強調されている。
【０００６】
特許文献１は、高速電力用半導体素子のスイッチングテスト装置に関するものであり、単一の高速電力用半導体素子のスイッチングをテストする装置が開示されている。
【０００７】
従来の電力半導体モジュール用スイッチ素子は、単一のスイッチ素子のみをテストすることができる。そのため、複数の電力半導体モジュール用スイッチ素子を使用する際にこれらを個別にテストするために多くの時間がかかるという問題点があった。
【０００８】
したがって、簡単な回路の構成により複数の電力半導体モジュール用スイッチ素子をテストすることができる新規のテスト装置が求められている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国登録特許第１０−０２２７２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上述した従来技術の問題点を解決するためのものであり、リレースイッチ素子を制御して複数の電力半導体モジュール用スイッチ素子を個別にテストすることは言うまでもなく、様々な組み合わせの前記複数の電力半導体モジュール用スイッチ素子を同時にテストすることができる電力半導体モジュールのスイッチングテスト装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一実施例によると、電力半導体モジュールのスイッチングテスト装置は、複数の相（ｐｈａｓｅ）に対応する複数の電力半導体素子で構成され、当該電力半導体素子のスイッチング動作のテストを受ける電力半導体モジュールと、前記電力半導体モジュールに電源を供給する電源部と、前記電力半導体モジュールと前記電源部との間をリレー制御信号に応じて連結するか遮断する複数のリレースイッチ素子で構成されたリレースイッチング部と、前記複数の電力半導体素子のうち一つ以上の電力半導体素子のオン／オフ特性を個別に又は同時にテストするように前記リレースイッチング部を制御する制御部と、を含んで構成される。
【００１２】
また、前記電力半導体モジュールは、各相に対応して前記リレー制御信号に応じて前記電源が供給されるか遮断されるように前記電源部にそれぞれ並列に連結された複数の電力半導体回路と、前記複数の電力半導体回路のオン／オフ動作のためにゲート制御信号に応じて入力されるゲート信号を制御するゲート駆動電源と、を含む。
【００１３】
また、前記複数の電力半導体回路は、第１相に対応し、前記電源部の上位端子に連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第１相上位電力半導体素子と、前記第１相上位電力半導体素子のエミッタに連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第１相下位電力半導体素子と、を含む第１電力半導体回路と、第２相に対応し、前記電源部の上位端子に連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第２相上位電力半導体素子と、前記第２相上位電力半導体素子のエミッタに連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第２相下位電力半導体素子と、を含む第２電力半導体回路と、第３相に対応し、前記電源部の上位端子に連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第３相上位電力半導体素子と、前記第３相上位電力半導体素子のエミッタに連結されたコレクターを有し、前記電源部の下位端子に連結されたエミッタを有する第３相下位電力半導体素子と、を含む第３電力半導体回路と、を含む。
【００１４】
また、前記第１電力半導体回路は、前記第１相上位電力半導体素子のエミッタに連結されたアノードと前記第１相上位電力半導体素子のコレクターに連結されたカソードを有し、前記第１相上位電力半導体素子がオフする時に前記第１相上位電力半導体素子のコレクター−エミッタ電流を還流させる第１相上位ダイオードと、前記第１相下位電力半導体素子のエミッタに連結されたアノードと前記第１相下位電力半導体素子のコレクターに連結されたカソードを有し、前記第１相下位電力半導体素子がオフする時に前記第１相下位電力半導体素子のコレクター−エミッタ電流を還流させる第１相下位ダイオードと、をさらに含む。
【００１５】
また、前記第２電力半導体回路は、前記第２相上位電力半導体素子のエミッタに連結されたアノードと前記第２相上位電力半導体素子のコレクターに連結されたカソードを有し、前記第２相上位電力半導体素子がオフする時に前記第２相上位電力半導体素子のコレクター−エミッタ電流を還流させる第２相上位ダイオードと、前記第２相下位電力半導体素子のエミッタに連結されたアノードと前記第２相下位電力半導体素子のコレクターに連結されたカソードを有し、前記第２相下位電力半導体素子がオフする時に前記第２相下位電力半導体素子のコレクター−エミッタ電流を還流させる第２相下位ダイオードと、をさらに含む。
【００１６】
また、前記第３電力半導体回路は、前記第３相上位電力半導体素子のエミッタに連結されたアノードと前記第３相上位電力半導体素子のコレクターに連結されたカソードを有し、前記第３相上位電力半導体素子がオフする時に前記第３相上位電力半導体素子のコレクター−エミッタ電流を還流させる第３相上位ダイオードと、前記第３相下位電力半導体素子のエミッタに連結されたアノードと前記第３相下位電力半導体素子のコレクターに連結されたカソードを有し、前記第３相下位電力半導体素子がオフする時に前記第３相下位電力半導体素子のコレクター−エミッタ電流を還流させる第３相下位ダイオードと、をさらに含む。
【００１７】
また、前記リレースイッチング部は、前記第１電力半導体回路に電源を供給するように前記第１電力半導体回路と前記電源部を連結するか遮断する第１相リレースイッチ回路と、前記第２電力半導体回路に電源を供給するように前記第２電力半導体回路と前記電源部を連結するか遮断する第２相リレースイッチ回路と、前記第３電力半導体回路に電源を供給するように前記第３電力半導体回路と前記電源部を連結するか遮断する第３相リレースイッチ回路と、を含む。
【００１８】
また、前記第１相リレースイッチ回路は、前記第１相上位電力半導体素子のエミッタとコレクターとの間に並列連結された第１相第１リレースイッチ素子と、前記第１相上位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第１相第２リレースイッチ素子と、前記第１相下位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第１相第３リレースイッチ素子と、を含む。
【００１９】
また、前記第２相リレースイッチ回路は、前記第２相上位電力半導体素子のエミッタとコレクターとの間に並列連結された第２相第１リレースイッチ素子と、前記第２相上位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第２相第２リレースイッチ素子と、前記第２相下位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第２相第３リレースイッチ素子と、を含む。
【００２０】
また、前記第３相リレースイッチ回路は、前記第３相上位電力半導体素子のエミッタとコレクターとの間に並列連結された第３相第１リレースイッチ素子と、前記第３相上位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第３相第２リレースイッチ素子と、前記第３相下位電力半導体素子のエミッタと前記電源部の下位端子との間に直列連結された第３相第３リレースイッチ素子と、を含む。
【００２１】
また、前記制御部は、前記複数の上位及び下位電力半導体素子のうち各相の上位電力半導体素子のオン／オフ特性を個別にテストする場合、当該相の第２リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号をそれぞれ供給し、当該相の第１及び第３リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【００２２】
また、前記制御部は、前記複数の上位及び下位電力半導体素子のうち各相の下位電力半導体素子のオン／オフ特性を個別にテストする場合、当該相の第１及び第２リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号をそれぞれ供給し、当該相の第２スイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【００２３】
また、前記制御部は、前記複数の上位及び下位電力半導体素子のうち同一の相の上位及び下位電力半導体素子二つを同時にテストする場合、当該相の第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号をそれぞれ供給し、当該相の第１及び第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【００２４】
また、前記制御部は、前記複数の上位及び下位電力半導体素子のうち相違する相の上位電力半導体素子二つを同時にテストする場合、当該相の第２リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、当該相の第１及び第３リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【００２５】
また、前記制御部は、前記複数の上位及び下位電力半導体素子のうち相違する相の下位電力半導体素子二つを同時にテストする場合、当該相の第１及び第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、当該相の第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【００２６】
また、前記制御部は、前記複数の上位及び下位電力半導体素子のうち何れか一つの相の上位電力半導体素子と前記上位電力半導体素子と相違する相の下位電力半導体素子二つを同時にテストする場合、当該上位電力半導体素子に対応する相の第２リレースイッチ素子と当該下位電力半導体素子に対応する相の第１及び第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、前記当該上位電力半導体素子に対応する相の第１及び第３リレースイッチ素子と前記当該下位電力半導体素子に対応する相の第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【００２７】
また、前記制御部は、前記複数の上位及び下位電力半導体素子のうち各相の上位電力半導体素子三つを同時にテストする場合、各相の第２リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、各相の第１及び第３リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【００２８】
また、前記制御部は、前記複数の上位及び下位電力半導体素子のうち各相の下位電力半導体素子三つを同時にテストする場合、各相の第１及び第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、各相の第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【００２９】
また、前記制御部は、前記複数の上位及び下位電力半導体素子六つを同時にテストする場合、各相の第３リレースイッチ素子にのみスイッチオンするように制御する第１スイッチング制御信号を同時に供給し、各相の第１及び第２リレースイッチ素子にはスイッチオフするように制御する第２スイッチング制御信号を供給するように前記リレースイッチング部を制御する。
【発明の効果】
【００３０】
本発明によると、複数のリレースイッチ素子を制御して複数の電力半導体素子のオン／オフ動作を個別にテストすることは言うまでもなく、同時にテストすることにより、ユーザの便宜を向上するとともに、テスト時間を短縮することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施例による電力半導体モジュールのスイッチングテスト装置の回路図である。
【図２】（ａ）〜（ｃ）は、図１に図示された電力半導体モジュールのスイッチングテスト装置において一つの電力半導体素子のスイッチングテストによる測定結果を示すグラフ（写真）である。
【図３】（ａ）〜（ｃ）は、図１に図示された電力半導体モジュールのスイッチングテスト装置において二つの電力半導体素子の同時スイッチングテストによる測定結果を示すグラフ（写真）である。
【図４】（ａ）〜（ｃ）は、図１に図示された電力半導体モジュールのスイッチングテスト装置において三つの電力半導体素子の同時スイッチングテストによる測定結果を示すグラフ（写真）である。
【図５】（ａ）〜（ｃ）は、図１に図示された電力半導体モジュールのスイッチングテスト装置において六つの電力半導体素子の同時スイッチングテストによる測定結果を示すグラフ（写真）である。
【発明を実施するための形態】
【００３２】
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるのみ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。
【００３３】
以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
【００３４】
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
【００３５】
図１は、本発明の一実施例による電力半導体モジュールのスイッチングテスト装置の回路図である。
【００３６】
図１を参照すると、本発明の一実施例による電力半導体モジュールのスイッチングテスト装置は、電力半導体モジュール１０と、リレースイッチング部２０と、電源部３０と、測定部４０と、貯蔵部５０と、制御部６０と、を含んで構成される。
【００３７】
前記電力半導体モジュール１０は、少なくとも一つ以上の電力半導体素子からなり、本発明では、所定装置（例えば、モーター）（不図示）の駆動のためにＮ個の相（ｐｈａｓｅ）（例えば、Ｕ、Ｖ、Ｗ）に対応するＮ個の電力半導体回路１１、１２、１３で構成される。
【００３８】
前記Ｎ個の電力半導体回路１１、１２、１３は、前記所定装置に設計されたＮ個の相に対応してゲート制御信号に応じてオン／オフする上位電力半導体素子Ｑ１、Ｑ３、Ｑ５と下位電力半導体素子Ｑ２、Ｑ４、Ｑ８からなるＮ対の電力半導体素子を含んで構成される。
【００３９】
具体的に、第１相Ｕの電力半導体回路（以下、第１電力半導体回路１１）は、前記電源部３０の上位端子に連結されたコレクターを有し、前記電源部３０の下位端子に連結されたエミッタを有する第１相上位電力半導体素子Ｑ１と、前記第１相上位電力半導体素子Ｑ１のエミッタに連結されたコレクターを有し、前記電源部３０の下位端子に連結されたエミッタを有する第１相下位電力半導体素子Ｑ２と、前記第１相上位電力半導体素子Ｑ１のエミッタに連結されたアノードと前記第１相上位電力半導体素子Ｑ１のコレクターに連結されたカソードを有し、前記第１相上位電力半導体素子Ｑ１がオフする時に前記第１相上位電力半導体素子Ｑ１のコレクター−エミッタ電流（以下、第１相上位電流）を還流させる第１相上位ダイオードＤ１と、前記第１相下位電力半導体素子Ｑ２のエミッタに連結されたアノードと前記第上下位電力半導体素子Ｑ２のコレクターに連結されたカソードを有し、前記第１相下位電力半導体素子Ｑ２がオフする時に前記第１相下位電力半導体素子Ｑ２のコレクター−エミッタ電流（以下、第１相下位電流）を還流させる第１相下位ダイオードＤ２と、で構成される。
【００４０】
また、第２相Ｖの電力半導体回路（以下、第２電力半導体回路１２）は、前記電源部３０の上位端子に連結されたコレクターを有し、前記電源部３０の下位端子に連結されたエミッタを有する第２相上位電力半導体素子Ｑ３と、前記第２相上位電力半導体素子Ｑ３のエミッタに連結されたコレクターを有し、前記電源部３０の下位端子に連結されたエミッタを有する第２相下位電力半導体素子Ｑ４と、前記第２相上位電力半導体素子Ｑ３のエミッタに連結されたアノードと前記第２相上位電力半導体素子Ｑ３のコレクターに連結されたカソードを有し、前記第２相上位電力半導体素子Ｑ３がオフする時に前記第２相上位電力半導体素子Ｑ３のコレクター−エミッタ電流（以下、第２相上位電流）を還流させる第２相上位ダイオードＤ３と、前記第２相下位電力半導体素子Ｑ４のエミッタに連結されたアノードと前記第２相下位電力半導体素子Ｑ４のコレクターに連結されたカソードを有し、前記第２相下位電力半導体素子Ｑ４がオフする時に前記第２相下位電力半導体素子Ｑ４のコレクター−エミッタ電流（以下、第２相下位電流）を還流させる第２相下位ダイオードＤ４と、で構成される。
【００４１】
同様に、第３相Ｗの電力半導体回路（以下、第３電力半導体回路１３）は、前記電源部３０の上位端子に連結されたコレクターを有し、前記電源部３０の下位端子に連結されたエミッタを有する第３相上位電力半導体素子Ｑ５と、前記第３相上位電力半導体素子Ｑ５のエミッタに連結されたコレクターを有し、前記電源部３０の下位端子に連結されたエミッタを有する第３相下位電力半導体素子Ｑ６と、前記第３相上位電力半導体素子Ｑ５のエミッタに連結されたアノードと前記第３相上位電力半導体素子Ｑ５のコレクターに連結されたカソードを有し、前記第３相上位電力半導体素子Ｑ５がオフする時に前記第３相上位電力半導体素子Ｑ５のコレクター−エミッタ電流（以下、第３相上位電流）を還流させる第３相上位ダイオードＤ５と、前記第３相下位電力半導体素子Ｑ６のエミッタに連結されたアノードと前記第３相下位電力半導体素子Ｑ６のコレクターに連結されたカソードを有し、前記第３相下位電力半導体素子Ｑ６がオフする時に前記第３相下位電力半導体素子Ｑ６のコレクター−エミッタ電流（以下、第３相下位電流）を還流させる第３相下位ダイオードＤ６と、で構成される。
【００４２】
また、前記電力半導体モジュール１０は、Ｎ対の上位及び下位電力半導体素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６のオン／オフ動作を制御するために当該電力半導体素子のゲートにハイ信号（Ｈ）及びロー信号（Ｌ）を印加するゲート駆動電源１４をさらに含むことができる。
【００４３】
前記リレースイッチング部２０は、前記制御部６０から入力された制御信号に応じてオン／オフするものであり、本発明では各相に三つのリレースイッチ素子を設けて計９個のリレースイッチ素子Ｓ１〜Ｓ９が用いられた。
【００４４】
このような前記リレースイッチング部２０は、前記第１電力半導体回路１１に電源を印加するために前記第１電力半導体回路１１と前記電源部３０を様々な経路に連結する多数の第１相リレースイッチＳ１〜Ｓ３と、前記第２電力半導体回路１２に電源を印加するために前記第２電力半導体回路１２と前記電源部３０を様々な経路に連結する多数の第２相リレースイッチＳ４〜Ｓ６と、前記第３電力半導体回路１３に電源を印加するために前記第３電力半導体回路１３と前記電源部３０を様々な経路に連結する多数の第３相リレースイッチＳ７〜Ｓ９と、を含んで構成される。
【００４５】
具体的に、前記多数の第１相リレースイッチＳ１〜Ｓ３は、前記第１相上位電力半導体素子Ｑ１のエミッタとコレクターとの間に並列連結された第１相第１リレースイッチ素子Ｓ１と、前記第１相上位電力半導体素子Ｑ１のエミッタと前記電源部３０の下位端子との間に直列連結された第１相第２リレースイッチ素子Ｓ２と、前記第１相下位電力半導体素子Ｑ２のエミッタと前記電源部３０の下位端子との間に直列連結された第１相第３リレースイッチ素子Ｓ３と、で構成される。
【００４６】
前記多数の第２相リレースイッチＳ４〜Ｓ６は、前記第２相上位電力半導体素子Ｑ３のエミッタとコレクターとの間に並列連結された第２相第１リレースイッチ素子Ｓ４と、前記第２相上位電力半導体素子Ｑ３のエミッタと前記電源部３０の下位端子との間に直列連結された第２相第２リレースイッチ素子Ｓ５と、前記第２相下位電力半導体素子Ｑ４のエミッタと前記電源部３０の下位端子との間に直列連結された第２相第３リレースイッチ素子Ｓ６と、で構成される。
【００４７】
また、前記多数の第３相リレースイッチＳ７〜Ｓ９は、前記第３相上位電力半導体素子Ｑ５のエミッタとコレクターとの間に並列連結された第３相第１リレースイッチ素子Ｓ７と、前記第３相上位電力半導体素子Ｑ５のエミッタと前記電源部３０の下位端子との間に直列連結された第３相第２リレースイッチ素子Ｓ７と、前記第３相下位電力半導体素子Ｑ６のエミッタと前記電源部３０の下位端子との間に直列連結された第３相第３リレースイッチ素子Ｓ９と、で構成される。
【００４８】
前記電源部３０は、Ｎ相で構成された電力半導体モジュール１０に電圧を供給するものであり、少なくとも一つ以上の電源３１、３２、３３で構成される。
【００４９】
例えば、前記電源部３０が３相の電力半導体モジュール１０に電源を供給する場合、電源が一つである場合には、前記第１、第２及び第３電力半導体回路１１、１２、１３はそれぞれ一つの電源（例えば、３１）に並列に連結され、電源が二つである場合には、前記第１〜第３電力半導体回路１１、１２、１３のうち二つの電力半導体回路（例えば、１１、１２）は一つの電源（例えば、３１）に連結され、残りの電力半導体回路（例えば、１３）は残りの電源（例えば、３２）に連結され、電源が三つである場合には、前記第１〜第３電力半導体回路１１、１２、１３に対応するように三つの電源（例えば、３１、３２、３３）にそれぞれ並列に連結されることができる。
【００５０】
このような前記電源部３０は、多数の電源を用いる場合、前記電力半導体モジュール１０のオン／オフ動作の長時間テスト時に発生し得る電源の劣化を減少させて、電源が故障した時に他の電源に交替することで電源故障によるテスト中断を防止することができる。
【００５１】
前記測定部４０は、下記に詳細に後述する制御部６０の制御により、前記リレースイッチング部２０のオン／オフに応じて当該電力半導体素子の温度、電流及び電圧を測定する。
【００５２】
この際、前記測定部４０により測定された当該電力半導体素子の温度、電流及び電圧と、貯蔵部５０に予め設定されて貯蔵された当該電力半導体素子の温度、電流及び電圧の設定値とを比較して当該電力半導体素子のオン／オフ特性をテストすることができる。
【００５３】
即ち、前記測定部４０により測定された値が前記貯蔵部５０に予め貯蔵された設定値の許容誤差範囲内に存在する場合には、当該電力半導体素子のオン／オフ特性が良好であると判断することができる。これとは反対に、前記測定部４０により測定された値が前記設定値の許容誤差範囲から外れる場合、当該電力半導体素子のオン／オフ特性が不良であると判断することができる。このような測定部４０により測定された結果は、下記の図２から図５に図示した。
【００５４】
前記制御部６０は、前記電力半導体モジュール１０のスイッチングテスト装置の全般を制御するものであり、特に、一つ以上の電力半導体素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６のオン／オフ動作を個別に又は同時にテストするように制御する。
【００５５】
このような前記制御部６０は、当該電力半導体素子のオン／オフ動作をテストするために、当該電力半導体素子に電源を供給するように前記電力半導体モジュール１０と前記電源部３０との間を様々な経路に連結するリレースイッチング部２０のオン／オフを制御する。
【００５６】
例えば、前記制御部６０は、当該リレースイッチ素子をオン（ｏｎ）させる第１スイッチング制御信号や当該リレースイッチ素子をオフ（ｏｆｆ）させる第２スイッチング制御信号を生成して、前記リレースイッチング部２０に提供することができる。
【００５７】
また、前記制御部６０は、当該電力半導体素子がオン／オフ動作のために当該電力半導体素子のゲートに「ハイ信号（Ｈ）」や「ロー信号（Ｌ）」を印加するように前記ゲート駆動電源１４を制御する。
【００５８】
このような前記制御部６０は、前記六つの電力半導体素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６を個別に（一つずつ）テストしたり、二つ、三つ又は六つを同時にテストすることもできる。
【００５９】
以下、前記制御部６０の制御により、本発明による電力半導体モジュールに用いられた多数の電力半導体素子の個数に応じたスイッチングテストについて、より詳細に説明する。
【００６０】
（一つの電力半導体素子のテスト）
前記制御部６０が一つの電力半導体素子のみをテストしようとする場合、次のように、前記リレースイッチング部２０を制御することができる。
【００６１】
例えば、前記第１相上位電力半導体素子Ｑ１をテストしようとする場合、前記制御部６０は、前記第１相上位電力半導体素子Ｑ１にのみ前記電源部３０を連結するために前記第１相上位電力半導体素子Ｑ１のコレクターが前記電源部３０の上位端子に連結され、前記第１相上位電力半導体素子Ｑ１のエミッタが前記電源部３０の下位端子に連結されるように前記第１相第２リレースイッチ素子Ｓ２にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子（Ｓ１、Ｓ３〜Ｓ９）にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００６２】
同様に、前記第１相下位電力半導体素子Ｑ２をテストしようとする場合、前記制御部６０は、前記第１相下位電力半導体素子Ｑ２にのみ前記電源部３０を連結するために前記第１相下位電力半導体素子Ｑ２のコレクターが前記電源部３０の上位端子に連結され、前記第１相下位電力半導体素子Ｑ２のエミッタが前記電源部３０の下位端子に連結されるように前記第１相第１リレースイッチ素子Ｓ１及び前記第１相第３リレースイッチ素子Ｓ３にはスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ２、Ｓ４〜Ｓ９にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００６３】
このような方式により前記制御部６０は、前記第２相の上位及び下位電力半導体素子Ｑ３、Ｑ４及び前記第３相の上位及び下位電力半導体素子Ｑ５、Ｑ６それぞれのオン／オフ動作をテストするために当該リレースイッチ素子に前記第１スイッチング制御信号及び前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００６４】
上述したような方法により、一つの電力半導体素子のオン／オフ動作を同時にテストするための当該リレースイッチ素子のオン／オフ動作を、表１に整理した。
【００６５】
【表１】
2014128031.tif 000003
【００６６】
（二つの電力半導体素子の同時テスト）
前記制御部６０が二つの電力半導体素子を同時にテストしようとする場合、次のように、前記リレースイッチング部２０を制御することができる。
【００６７】
二つの電力半導体素子を同時にテストする場合には、次のように二種類の方式でテストを行うことができるが、互いに直列に連結された同一の相（ｐｈａｓｅ）の上位及び下位電力半導体素子対のオン／オフ動作を同時にテスト（第１方式）するか、互いに並列に連結された相違する相（ｐｈａｓｅ）の二つの電力半導体素子のオン／オフ動作を同時にテスト（第２方式）することができる。
【００６８】
先ず、第１方式は、互いに直列に連結された同一の相の上位及び下位電力半導体素子対Ｑ１−Ｑ２、Ｑ３−Ｑ４、又はＱ５−Ｑ６を同時にテストするものであり、例えば、前記第１相の上位及び下位電力半導体素子対Ｑ１−Ｑ２を同時にテストしようとする場合、前記制御部６０は、前記第１電力半導体回路１１のみを前記電源部３０に並列に連結するために前記第１相上位電力半導体素子Ｑ１のコレクターが前記電源部３０の上位端子に連結され、前記第１相下位電力半導体素子Ｑ２のエミッタが前記電源部３０の下位端子に連結されるように前記第１相第３リレースイッチ素子Ｓ３にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ１〜Ｓ２、Ｓ４〜Ｓ９にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００６９】
また、前記第２相の上位及び下位電力半導体素子対Ｑ３−Ｑ４を同時にテストしようとする場合、前記制御部６０は、前記第２電力半導体回路１２のみ前記電源部３０に並列に連結するために前記第２相上位電力半導体素子Ｑ３のコレクターが前記電源部３０の上位端子に連結され、前記第２相下位電力半導体素子Ｑ４のエミッタが前記電源部３０の下位端子に連結されるように前記第２相第３リレースイッチ素子Ｓ６にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ１〜Ｓ５及びＳ７〜Ｓ９にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００７０】
同様に、前記第３相の上位及び下位電力半導体素子対Ｑ５−Ｑ６を同時にテストしようとする場合、前記制御部６０は、前記第３電力半導体回路１３のみを前記電源部３０に並列に連結するために前記第３相上位電力半導体素子Ｑ５のコレクターが前記電源部３０の上位端子に連結され、前記第３相下位電力半導体素子Ｑ６のエミッタが前記電源部３０の下位端子に連結されるように前記第３相第３リレースイッチ素子Ｓ９にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ１〜Ｓ８にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００７１】
一方、第２方式は、互いに並列に連結された相違する相（ｐｈａｓｅ）の二つの電力半導体素子を同時にテストするものであり、例えば、前記第１相上位電力半導体素子Ｑ１と前記第２相上位電力半導体素子Ｑ３のオン／オフ動作を同時にテストする場合、前記制御部６０は、前記第１相上位電力半導体素子Ｑ１と前記第２相上位電力半導体素子Ｑ３のみを前記電源部３０にそれぞれ並列に連結するために、前記第１相上位電力半導体素子Ｑ１及び前記第２相上位電力半導体素子Ｑ３のそれぞれのコレクターが前記電源部３０の上位端子に連結され、前記第１相上位電力半導体素子Ｑ１及び前記第２相上位電力半導体素子Ｑ３のそれぞれのエミッタが前記電源部３０の下位端子に連結されるように前記第１相第２リレースイッチ素子Ｓ２と前記第２相第２リレースイッチ素子Ｓ５にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ１、Ｓ３〜Ｓ４、Ｓ６〜Ｓ９にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００７２】
上述したような方法により、互いに直列に連結された同一の相（ｐｈａｓｅ）の一対の電力半導体素子又は互いに並列に連結された相違する相（ｐｈａｓｅ）の二つの電力半導体素子のオン／オフ動作を同時にテストするために、当該リレースイッチ素子のオン／オフ動作を、表２に整理した。
【００７３】
【表２】
2014128031.tif 000004
【００７４】
（三つの電力半導体素子の同時テスト）
前記制御部６０が三つの電力半導体素子を同時にテストしようとする場合、次のように前記リレースイッチング部２０を制御することができる。
【００７５】
三つの電力半導体素子を同時にテストする場合には次のように二種類の方式でテストを行うことができるが、互いに並列に連結された相違する相の三つの電力半導体素子のオン／オフ動作を同時にテスト（第１方式）するか、互いに直列に連結された同一の相の一対の電力半導体素子、及び前記一対の電力半導体素子と並列に連結された相違する相の一つの電力半導体素子からなる三つの電力半導体素子のオン／オフ動作を同時にテスト（第２方式）することができる。
【００７６】
先ず、第１方式は、互いに並列に連結された相違する相の三つの電力半導体素子を同時にテストするものであり、例えば、前記第１相、第２相及び第３相の上位電力半導体素子Ｑ１、Ｑ３、Ｑ５のオン／オフ動作を同時にテストしようとする場合、前記制御部６０は、前記第１相、第２相及び第３相の上位電力半導体素子Ｑ１、Ｑ３、Ｑ５のコレクターが前記電源部３０の上位端子に連結され、前記第１相、第２相及び第３相の上位電力半導体素子Ｑ１、Ｑ３、Ｑ５のエミッタが前記電源部３０の下位端子に連結されて互いに並列に連結されるように前記第１相第２リレースイッチ素子Ｓ２、前記第２相第２リレースイッチ素子Ｓ５及び前記第３相第２リレースイッチ素子Ｓ８にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ１、Ｓ３〜Ｓ４、Ｓ６〜Ｓ７、Ｓ９にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００７７】
同様に、前記第１相、第２相及び第３相の下位電力半導体素子Ｑ２、Ｑ４、Ｑ８のオン／オフ動作を同時にテストしようとする場合、前記制御部６０は、前記第１相、第２相及び第３相の下位電力半導体素子Ｑ２、Ｑ４、Ｑ８のコレクターが前記電源部３０の上位端子に連結され、前記第１相、第２相及び第３相の下位電力半導体素子Ｑ２、Ｑ４、Ｑ８のエミッタが前記電源部３０の下位端子に連結されて互いに並列に連結されるように前記第１相第１及び第３リレースイッチ素子Ｓ１、Ｓ３、前記第２相第１及び第３リレースイッチ素子Ｓ４、Ｓ６及び前記第３相第１及び第３リレースイッチ素子Ｓ７、Ｓ９にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ２、Ｓ５、Ｓ８にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００７８】
一方、第２方式は、互いに直列に連結された同一の相の一対の電力半導体素子、及び前記一対の電力半導体素子と並列に連結された相違する相の一つの電力半導体素子からなる三つの電力半導体素子のオン／オフ動作を同時にテストするものであり、例えば、前記第１相の上位及び下位電力半導体素子対Ｑ１、Ｑ２、及び前記第２相上位電力半導体素子Ｑ３を同時にテストしようとする場合、前記制御部６０は、前記互いに直列に連結された第１相上位及び下位電力半導体素子対Ｑ１、Ｑ２が前記電源部３０に並列に連結されるように前記第１相上位電力半導体素子Ｑ１のコレクターが前記電源部３０の上位端子に連結され、前記第１相下位電力半導体素子Ｑ２のエミッタが前記電源部３０の下位端子に連結され、前記第２相上位電力半導体素子Ｑ３も前記電源部３０に並列に連結されるように前記第２相上位電力半導体素子Ｑ３のコレクターが前記電源部３０の上位端子に連結され、エミッタが前記電源部３０の下位端子に連結されるように前記第１相第３リレースイッチ素子Ｓ３、前記第２相第２リレースイッチ素子Ｓ５にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ１〜Ｓ２、Ｓ４、Ｓ６〜Ｓ９にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００７９】
上述したような方法により、三つの電力半導体素子のオン／オフ動作を同時にテストするための当該リレースイッチ素子のオン／オフ動作を、表３に整理した。
【００８０】
【表３】
2014128031.tif 000005
【００８１】
（六つの電力半導体素子の同時テスト）
前記制御部６０が六つの電力半導体素子を同時にテストしようとする場合、次のように前記リレースイッチング部２０を制御することができる。
【００８２】
六つの電力半導体素子を同時にテストしようとする場合、前記制御部６０は互いに直列に連結された同一の相（ｐｈａｓｅ）の上位及び下位電力半導体素子対からなる３対の電力半導体素子Ｑ１−Ｑ２、Ｑ３−Ｑ４、Ｑ５−Ｑ６が前記電源部３０に同時に並列に連結されるようにして前記３対の電力半導体素子Ｑ１−Ｑ２、Ｑ３−Ｑ４、Ｑ５−Ｑ６のオン／オフ動作を同時にテストすることができる。
【００８３】
即ち、前記３対の電力半導体素子Ｑ１−Ｑ２、Ｑ３−Ｑ４、Ｑ５−Ｑ６のオン／オフ動作を同時にテストしようとする場合、前記制御部６０は、前記第１相、第２相及び第３相の上位電力半導体素子Ｑ１、Ｑ３、Ｑ５のコレクターが前記電源部３０の上位端子に連結され、前記第１相、第２相及び第３相の下位電力半導体素子Ｑ１、Ｑ３、Ｑ５のエミッタが前記電源部３０の下位端子に連結されて３対の電力半導体素子Ｑ１−Ｑ２、Ｑ３−Ｑ４、Ｑ５−Ｑ６の全てが前記電源部３０に並列に連結されるように前記第１相第３リレースイッチ素子Ｓ３、前記第２相第３リレースイッチ素子Ｓ６及び前記第３相第３リレースイッチ素子Ｓ９にのみスイッチオンするように制御する前記第１スイッチング制御信号を供給し、残りのリレースイッチ素子Ｓ１、Ｓ３〜Ｓ４、Ｓ６〜Ｓ７、Ｓ９にはスイッチオフするように制御する前記第２スイッチング制御信号を供給するように前記リレースイッチング部２０を制御する。
【００８４】
上述したような方法により、六つの電力半導体素子のオン／オフ動作を同時にテストするために当該リレースイッチ素子のオン／オフ動作を、表４に整理した。
【００８５】
【表４】
2014128031.tif 000006
【００８６】
図２の（ａ）〜（ｃ）は、図１に図示された電力半導体モジュールのスイッチングテスト装置において一つの電力半導体素子のスイッチングテストによる測定結果を示すグラフであり、図３の（ａ）〜（ｃ）は、図１に図示された電力半導体モジュールのスイッチングテスト装置において二つの電力半導体素子の同時スイッチングテストによる測定結果を示すグラフであり、図４の（ａ）〜（ｃ）は、図１に図示された電力半導体モジュールのスイッチングテスト装置において三つの電力半導体素子の同時スイッチングテストによる測定結果を示すグラフであり、図５の（ａ）〜（ｃ）は、図１に図示された電力半導体モジュールのスイッチングテスト装置において六つの電力半導体素子の同時スイッチングテストによる測定結果を示すグラフである。
【００８７】
具体的に、図２の（ａ）は、一つの電力半導体素子のオン／オフテスト時に当該電力半導体素子の時間経過による温度変化を示すグラフであり、図２の（ｂ）及び（ｃ）は、一つの電力半導体素子のオン／オフテスト時に当該電力半導体素子の時間経過によるコレクター−エミッタの間の電流Ｉｃｅ及び電圧Ｖｃｅ変化を示すグラフであり、図３の（ａ）は、２の電力半導体素子のオン／オフの同時テスト時に当該電力半導体素子の時間経過による温度変化を示すグラフであり、図３の（ｂ）及び（ｃ）は、前記二つの電力半導体素子のオン／オフによる当該電力半導体素子のコレクター−エミッタの間の電流Ｉｃｅ及び電圧Ｖｃｅ変化を示すグラフである。
【００８８】
図４の（ａ）は、三つの電力半導体素子のオン／オフの同時テスト時に当該電力半導体素子の時間経過による温度変化を示すグラフであり、図４の（ｂ）及び（ｃ）は、前記三つの電力半導体素子のオン／オフによる当該電力半導体素子のコレクター−エミッタの間の電流Ｉｃｅ及び電圧Ｖｃｅ変化を示すグラフである。
【００８９】
図５の（ａ）は、六つの電力半導体素子のオン／オフの同時テスト時に当該電力半導体素子の時間経過による温度変化を示すグラフであり、図５の（ｂ）及び（ｃ）は、前記六つの電力半導体素子のオン／オフによる当該電力半導体素子のコレクター−エミッタの間の電流Ｉｃｅ及び電圧Ｖｃｅ変化を示すグラフである。
【００９０】
先ず、図２の（ａ）に図示されたように、当該電力半導体素子がオンする時に温度が徐々に上がり、当該電力半導体素子がオフする時に温度が徐々に下がる。
【００９１】
また、図２の（ｂ）及び（ｃ）に図示されたように、当該電力半導体素子がオンする時に当該電力半導体素子のコレクター−エミッタの間の電流Ｉｃｅは約５Ａであり、コレクター−エミッタの間の電圧Ｖｃｅは約１．５Ｖであり、当該電力半導体素子がオフする時に当該電力半導体素子のコレクター−エミッタ間の電流Ｉｃｅ及び電圧Ｖｃｅの両方がゼロ（０）であることが分かる。これにより、当該電力半導体素子がスイッチとして正常に動作することが分かる。
【００９２】
同様に、図３の（ａ）から図５の（ｃ）から分かるように、二つ、三つ及び六つの電力半導体素子を同時にテスする場合にも、当該電力半導体素子がスイッチとして正常に動作することが分かる。
【００９３】
上述したように、本発明の一実施例による電力半導体モジュールのスイッチングテスト装置によると、多数のリレースイッチ素子を制御して複数の電力半導体素子のオン／オフ動作を個別にテストすることは言うまでもなく、同時にテストすることにより、ユーザの便宜を向上するとともに、テスト時間もまた短縮することができる。
【００９４】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、当該分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【００９５】
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
【産業上の利用可能性】
【００９６】
本発明は、電力半導体モジュールのスイッチングテスト装置に適用可能である。
【符号の説明】
【００９７】
１０  電力半導体モジュール
２０  リレースイッチング部
３０  電源部
４０  測定部
５０  貯蔵部
６０  制御部
Ｑ１〜Ｑ６  電力半導体素子
Ｓ１〜Ｓ９  リレースイッチ素子
【図１】
2014128031.tif 000007
【図２】
2014128031.tif 000008
【図３】
2014128031.tif 000009
【図４】
2014128031.tif 000010
【図５】
2014128031.tif 000011