(57)【要約】【課題】電極と保護膜との密着性を高めることができる半導体発光素子を提供する。【解決手段】半導体発光素子１は、ｎ型半導体層４とｐ型半導体層６とが順に積層された半導体構造体３と、ｐ型半導体層６上に設けられた透光性導電膜１２と、透光性導電膜１２上に設けられ、透光性導電膜１２を露出する第１貫通孔２１及び第２貫通孔２２を有する絶縁膜２０と、絶縁膜２０上に設けられ、第１貫通孔２１を介して透光性導電膜１２と電気的に接続されたｐ側電極層３２と、絶縁膜２０上に設けられ、第２貫通孔２２を介して透光性導電膜１２と接触する保護膜４０と、を有し、保護膜４０は、ｐ側電極層３２の一部を被覆する。【選択図】図２
2014093480.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層と第２半導体層とが順に積層された半導体構造体と、
前記第２半導体層上に設けられた透光性導電膜と、
前記透光性導電膜上に設けられ且つ前記透光性導電膜を露出する第１貫通孔及び第２貫通孔を有する絶縁膜と、
前記絶縁膜上に設けられ且つ前記第１貫通孔を介して前記透光性導電膜と電気的に接続された電極と、
前記絶縁膜上に設けられ且つ前記第２貫通孔を介して前記透光性導電膜と接触する保護膜と、を有し、
前記保護膜は、前記電極の一部を被覆することを特徴とする半導体発光素子。
【請求項２】
前記半導体発光素子は矩形であり、
前記第２貫通孔を、前記半導体発光素子の周辺に設けたことを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記第２貫通孔の平均直径が５μｍ以上１５μｍ以下であることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
前記第２半導体層の上方に前記電極と電気的に接続されたパッド電極を有し、
前記パッド電極が、前記保護膜を介在させて前記第２貫通孔上に設けられることを特徴とする請求項１乃至３のいずれか一項に記載の半導体発光素子。
【請求項５】
前記電極は第２電極であり、前記パッド電極は第２パッド電極であり、
前記第２半導体層から露出された第１半導体層上に設けられた第１電極と、
前記第１電極上に設けられ且つ前記第１電極と電気的に接続された第１パッド電極とを有し、
前記絶縁膜は、前記第１電極と前記第２電極との間において前記半導体構造体を覆い、
前記第１パッド電極は、前記保護膜を介して前記第２電極上に延在していることを特徴とする請求項４に記載の半導体発光素子。
【請求項６】
前記電極は第２電極であり、前記パッド電極は第２パッド電極であり、
前記第２半導体層から露出された第１半導体層上に設けられた第１電極と、
前記第１電極上に設けられ且つ前記第１電極と電気的に接続された第１パッド電極とを有し、
前記第２貫通孔は、前記第２パッド電極の下部のみに設けられていることを特徴とする請求項４に記載の半導体発光素子。
【請求項７】
前記絶縁膜は、多層膜からなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体発光素子。
【請求項８】
前記絶縁膜は、前記多層膜の内部に金属膜を有することを特徴とする請求項７に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関し、特に、フリップチップ実装される半導体発光素子に関する。
【背景技術】
【０００２】
フリップチップ実装は、半導体発光素子の電極面と対向する基板側を主たる光取出し面とする実装方式であり、フェイスダウン実装とも呼ばれている。フェイスダウン実装に用いる半導体発光素子は、素子基板と対向する面にｐパッド電極とｎパッド電極との両方を備えた構造であり、電極面を下に向けて外部の基板に実装される。フェイスダウン実装は、金属バンプを用いたり、接着層として合金を用いたりして行われている。このうちバンプを用いてチップの表面（電極面）と外部の基板とを電気的に接続している半導体発光素子が例えば特許文献１に記載されている。特許文献１には、窒化物半導体層（ｐ型半導体層）の上に、透光性導電膜を積層し、透光性導電膜に貫通孔を設け、最表面の金属電極層を貫通孔内に延在させることで、金属電極層の一部である接触部を窒化物半導体層に直接接触させて密着性を高める旨が記載されている。
【０００３】
特許文献１に記載された半導体発光素子は、ｐ型半導体層上に形成されたｐパッド電極の表面位置と、ｐ型半導体層の一部を除去して露出させたｎ型半導体層上に形成されたｎパッド電極の表面位置との隔たり（段差）が大きい。よって、半導体発光素子をサブマウント基板に水平に接合するために、ｎ側バンプの大きさとｐ側バンプの大きさとを調整している。
【０００４】
近年、ｐ型半導体層上に絶縁膜を介してｎ型半導体層と電気的に接続されたｎパッド電極を設け、ｐ型半導体層上にｐパッド電極とｎパッド電極との双方を配置した構造の半導体発光素子が種々提案されている。そのような構造の半導体発光素子は、ｐパッド電極とｎパッド電極との段差の問題を解消することにより、フェイスダウンの実装性を向上させることができる。また、ｐｎパッド電極と実装面との接合領域を大きくすることにより、接合強度・精度、放熱性を向上させることもできる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１６４４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ｐ型半導体層上にｐパッド電極とｎパッド電極との双方を配置した半導体発光素子は、従来よりも複雑な構造であり、段差が多くなっている。したがって、段差の上に積む層には、従来よりも大きな密着力が要求されている。
特許文献１に記載の半導体発光素子は、透光性導電膜に貫通孔を設けることで、最表面の金属電極層とｐ型半導体層との密着性を高めることができるが、ｐ側電極と半導体発光素子の保護膜との密着力を高めるために、さらなる改良が必要であった。
【０００７】
本発明は、上述した問題に鑑みてなされたものであり、電極と保護膜との密着性を高めることができる半導体発光素子を提供することを課題とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明に係る半導体発光素子は、第１半導体層と第２半導体層とが順に積層された半導体構造体と、前記第２半導体層上に設けられた透光性導電膜と、前記透光性導電膜上に設けられ且つ前記透光性導電膜を露出する第１貫通孔及び第２貫通孔を有する絶縁膜と、前記絶縁膜上に設けられ且つ前記第１貫通孔を介して前記透光性導電膜と電気的に接続された電極と、前記絶縁膜上に設けられ且つ前記第２貫通孔を介して前記透光性導電膜と接触する保護膜と、を有し、前記保護膜は、前記電極の一部を被覆することを特徴とする。
【０００９】
かかる構成によれば、半導体発光素子において、第２貫通孔を介して透光性導電膜と接触する保護膜は、透光性導電膜に対してアンカー部として機能する。また、第２貫通孔を介して保護膜と接触する透光性導電膜は、保護膜が電極から剥離することを防止する。ここで、絶縁膜上に設けられた電極は例えば金属または合金であり、透光性導電膜は例えば導電性の酸化物膜であり、保護膜は例えば絶縁性の酸化物膜である。よって、保護膜は、電極との密着性よりも透光性導電膜との密着性の方が高い。したがって、かかる構成によれば、半導体発光素子は、電極と保護膜との密着性を高めることができる。
【００１０】
また、本発明に係る半導体発光素子は、電極面側から見て矩形であり、前記第２貫通孔を、前記半導体発光素子の周辺に設けることが好ましい。
ここで、第１貫通孔内では電気が流れるが、第２貫通孔内では、透光性導電膜が保護膜と接触しているので電気が流れない。かかる構成によれば、半導体発光素子は、電気が流れない第２貫通孔を矩形の周辺や、矩形の隅部に設けることで、半導体構造体における電流の拡散を阻害しないようにすることができる。
【００１１】
また、本発明に係る半導体発光素子は、前記第２貫通孔の平均直径が５μｍ以上１５μｍ以下であることが好ましい。
【００１２】
かかる構成によれば、半導体発光素子は、第２貫通孔の平均直径を５μｍ以上とすることで、第２貫通孔を製造することが容易になる。また、第２貫通孔の平均直径を１５μｍ以下とすることで、半導体構造体における電流の拡散を阻害しないようにすることができる。
【００１３】
また、本発明に係る半導体発光素子は、前記第２半導体層の上方に前記電極と電気的に接続されたパッド電極を有し、前記パッド電極が、前記保護膜を介在させて前記第２貫通孔上に設けられることが好ましい。
【００１４】
仮に、第２貫通孔が設けられた領域の最表面に保護膜が積層されているとすると、素子を実装する際に、実装基板に接合するための材料が第２貫通孔の上に設けられた保護膜にはじかれてしまい、第２貫通孔の内部が空洞になってしまう虞がある。しかしながら、本発明に係る半導体発光素子によれば、第２貫通孔が設けられた領域において、保護膜の上にパッド電極が積層されているので、実装時に接合材料がはじかれることなく安定して実装することができる。
【００１５】
また、本発明に係る半導体発光素子において、前記電極は第２電極であり、前記パッド電極は第２パッド電極であり、前記第２半導体層から露出された第１半導体層上に設けられた第１電極と、前記第１電極上に設けられ且つ前記第１電極と電気的に接続された第１パッド電極とを有し、前記絶縁膜は、前記第１電極と前記第２電極との間において前記半導体構造体を覆い、前記第１パッド電極は、前記保護膜を介して前記第２電極上に延在していることが好ましい。
【００１６】
かかる構成によれば、半導体発光素子は、第２半導体層から露出された第１半導体層の表面と、第２半導体層の表面との段差部が第１パッド電極により被覆されるため、半導体構造体からの光が第１パッド電極で反射し、基板側から光を効率よく取り出すことができる。
【００１７】
また、本発明に係る半導体発光素子は、前記第２貫通孔が、前記第２パッド電極の下部のみに設けられていることが好ましい。
また、本発明に係る半導体発光素子は、前記絶縁膜が多層膜からなることが好ましい。
また、本発明に係る半導体発光素子は、前記絶縁膜が前記多層膜の内部に金属膜を有することが好ましい。かかる構成によれば、半導体構造体からの光が絶縁膜で反射し、基板側から光を効率よく取り出すことができる。
【発明の効果】
【００１８】
本発明に係る半導体発光素子は、電極と保護膜との密着性を高めることができる。そのため、本発明に係る半導体発光素子は、光取り出し効率の良い状態で使用寿命を延ばすことができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る半導体発光素子を電極面側から見た平面図である。
【図２】図１のＡ−Ａ線矢視における断面を示す模式図である。
【図３】図２の一部拡大図である。
【図４】図１のＢ−Ｂ線矢視における断面を示す模式図である。
【図５】図１のＣ−Ｃ線矢視における断面を示す模式図である。
【図６】図１のＤ−Ｄ線矢視における断面を示す模式図である。
【図７】図１のＥ−Ｅ線矢視における断面を示す模式図である。
【図８】図１のＦ−Ｆ線矢視における断面を示す模式図である。
【図９】本発明の第１実施形態に係る半導体発光素子の製造工程における平面図（その１）である。
【図１０】本発明の第１実施形態に係る半導体発光素子の製造工程における平面図（その２）である。
【図１１】本発明の第１実施形態に係る半導体発光素子の製造工程における平面図（その３）である。
【図１２】本発明の第１実施形態に係る半導体発光素子の製造工程における平面図（その４）である。
【図１３】本発明の第１実施形態に係る半導体発光素子の製造工程における平面図（その５）である。
【図１４】本発明の第１実施形態に係る半導体発光素子の製造工程における平面図（その６）である。
【図１５】本発明の第１実施形態に係る半導体発光素子の製造工程における平面図（その７）である。
【図１６】本発明の第２〜第５実施形態に係る半導体発光素子を電極面側から見た平面図である。
【図１７】本発明の第６実施形態に係る半導体発光素子を電極面側から見た平面図である。
【発明を実施するための形態】
【００２０】
以下、本発明に係る半導体発光素子を実施するための形態を、いくつかの具体例を示した図面と共に詳細に説明する。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細な説明を適宜省略する。
【００２１】
（第１実施形態）
［半導体発光素子の構造の概要］
図１から図３を参照して、本発明の第１実施形態に係る半導体発光素子１の構造の概要について説明する。なお、図２〜８では、分かり易くするために符号２，４，５，６，２５２には、断面を示すハッチングを記載していない。
【００２２】
図１に示すように、半導体発光素子１の形状は、電極面側から見て、矩形である。この半導体発光素子１は、基板側から発光する素子であり、接着層として合金を用いてフェイスダウン実装されるものである。半導体発光素子１は、電極面側の最表面（実装面）に、ｎパッド電極（第１パッド電極）５１と、ｐパッド電極（第２パッド電極）５２と、が設けられている。半導体発光素子１の構造は、ｎパッド電極５１とｐパッド電極５２との双方をｐ型半導体層６（図２参照）上に配置した段差の多い構造である。なお、図１では、分かり易くするために、紙面に垂直な方向において最も手前に存在するｎパッド電極５１とｐパッド電極５２を実線で記載し、符号７，８，２１，２２等で示す領域を破線で記載したが、これら破線の領域も実際には顕微鏡写真にて視認可能である。
【００２３】
図２に示すように、半導体発光素子１は、基板２と、半導体構造体３と、透光性導電膜１１，１２と、絶縁膜２０と、ｎ側電極層（第１電極）３１と、ｐ側電極層（第２電極）３２と、保護膜４０と、ｎパッド電極５１と、ｐパッド電極５２とを、主に備えている。
【００２４】
図２に示すように、半導体構造体３は、基板２の上に形成され、ｎ型半導体層（第１半導体層）４と、活性層５と、ｐ型半導体層（第２半導体層）６とをこの順に備えている。ｐ型半導体層６上には、透光性導電膜１２が設けられている。透光性導電膜１２上には、絶縁膜２０が設けられている。絶縁膜２０は、透光性導電膜１２を露出する第１貫通孔２１及び第２貫通孔２２を有している。絶縁膜２０上には、ｐ側電極層３２が設けられている。ｐ側電極層３２は、第１貫通孔２１を介して透光性導電膜１２と電気的に接続されている。絶縁膜２０上には、保護膜４０が設けられ、ｐ側電極層３２の一部を被覆している。保護膜４０は、第２貫通孔２２を介して透光性導電膜１２と接触している。第２貫通孔２２を介して透光性導電膜１２と接触する保護膜４０は、透光性導電膜１２に対してアンカー部として機能する。
【００２５】
図２および図３の拡大図に示すように、本実施形態では、ｐ側電極層３２は、アンカー用開口（貫通孔）３３を有している。保護膜４０は、アンカー用開口３３に充填されており、アンカー用開口３３および第２貫通孔２２を介して透光性導電膜１２と接触している。
【００２６】
半導体発光素子１は、製造工程の過程において半導体構造体３が、ｐ型半導体層６の側から一部除去される。これにより、半導体構造体３は、ｐ型半導体層６からｎ型半導体層４が露出されている領域として、ｐ型半導体層６に囲まれた凹部７と、半導体構造体３の周縁に形成された周辺部８とを備えている（図９参照）。図１および図２に示すように、本実施形態では、凹部７は、図１に示すＥ−Ｅ線に沿った方向に長く伸びた溝の形状となっている。この例では、半導体構造体３の中央に、凹部７の短手方向（図１に示すＣ−Ｃ線に沿った方向）に離間した２つの凹部７が形成されている。凹部７の底面は、ｎ型半導体層４で形成されており、凹部７の側面（内周面）は、ｎ型半導体層４、活性層５およびｐ型半導体層６で形成されている。凹部７のｎ型半導体層４上には、透光性導電膜１１が設けられている。凹部７の底面は、中央部が透光性導電膜１１で被覆され、周辺部が絶縁膜２０で被覆されている。凹部７の側面（内周面）は絶縁膜２０で被覆されている。周辺部８は、半導体構造体３の実質的な発光部とダイシングラインとの間に形成されている。周辺部８にて露出されたｎ型半導体層４は、絶縁膜２０で被覆されており、絶縁膜２０の上には保護膜４０が積層されている。
【００２７】
図２に示すように、ｎ側電極層３１は、基板２に対してｐ側電極層３２と同一面側に設けられており、ｐ型半導体層６から露出されたｎ型半導体層４の上に設けられている。本実施形態では、ｎ側電極層３１は、透光性導電膜１１を介在させてｎ型半導体層４の上に設けられている。
【００２８】
図２に示すように、ｎ側電極層３１の上には、ｎパッド電極５１が設けられている。ｎパッド電極５１は、保護膜４０のｎ側開口（貫通孔）４１を介して、ｎ側電極層３１に電気的に接続されている。ｎパッド電極５１は、保護膜４０を介してｐ側電極層３２上に延在している。絶縁膜２０は、ｎ側電極層３１とｐ側電極層３２との間において半導体構造体３を覆っている。
【００２９】
絶縁膜２０は、多層膜からなる。絶縁膜２０は、透光性導電膜１２上において、多層膜の内部に金属膜２６を有する。本実施形態では、絶縁膜２０は、図３に示すように、例えば透光性導電膜１２の側から、下地層２４と、ＤＢＲ（分布ブラッグ反射器）２５と、金属膜２６と、キャップ層２７とを備える。なお、これら各層の詳細については後記する。
【００３０】
図２に示すように、絶縁膜２０の第１貫通孔２１が形成された領域では、透光性導電膜１２とｐ側電極層３２とが接触しているので、第１貫通孔２１内では電気が流れる。そのため、この領域を以下では導通部６１と呼ぶ。
【００３１】
図２において左側に示すように、ｐ型半導体層６の上方には、ｐパッド電極５２が設けられている。ｐパッド電極５２は、保護膜４０のｐ側開口（貫通孔）４２を介して、ｐ側電極層３２に電気的に接続されている。ｐパッド電極５２は、保護膜４０を介在させて第２貫通孔２２上に設けられている。絶縁膜２０の第２貫通孔２２が形成された領域では、透光性導電膜１２と保護膜４０とが接触しているので、第２貫通孔２２内では電気が流れない。そのため、この領域を以下では非導通部６２と呼ぶ。
【００３２】
図１に示すように、第２貫通孔２２は、半導体発光素子１の周辺に設けられている。つまり、半導体発光素子１を電極面側から見た形状において素子の周辺（素子の輪郭の内側）に、第２貫通孔２２が設けられている。この意味で本明細書において素子の周辺とは、素子の隅部であってもよく、素子の隅部と隅部との間の領域であってもよい。図１では、詳細には、半導体発光素子１を電極面側から見た形状である矩形の隅部に設けられている。電気が流れない第２貫通孔２２を隅部に設けることで、半導体構造体３における電流の拡散を阻害しないようにすることができる。第２貫通孔２２は、一例として、ｐパッド電極５２の下に当たる位置に設けられている。第２貫通孔２２の個数は、１個または複数である。一例として、２個の第２貫通孔２２が設けられている。
【００３３】
［半導体発光素子の構造の詳細］
本発明の第１実施形態に係る半導体発光素子１は、構造が複雑なので、図４から図８を順次参照（適宜図１参照）して詳細に説明する。
【００３４】
図４は、図１のＢ−Ｂ線矢視における模式的な断面図である。図４に示すように、ｐパッド電極５２は、ｐ型半導体層６の上方で連続している。絶縁膜２０は、ｐ型半導体層６の上面で透光性導電膜１２が被覆していない領域と、透光性導電膜１２の上と、半導体構造体３の周縁（側面およびｎ型半導体層４の上面）とに連続的に形成されているが、透光性導電膜１２上において複数の開口を有している。
具体的には、第２貫通孔２２において、ｐ型半導体層６の側から、透光性導電膜１２／保護膜４０／ｐパッド電極５２、の順番に積層されている。つまり、絶縁膜２０の第２貫通孔２２が設けられた領域において、透光性導電膜１２とｐパッド電極５２とは保護膜４０によって絶縁されているため、非導通部６２（図２参照）になっている。
また、第１貫通孔２１において、ｐ型半導体層６の側から、透光性導電膜１２／ｐ側電極層３２／保護膜４０／ｐパッド電極５２、の順番に積層されている。つまり、導通部６１（図２参照）において、ｐ側電極層３２が透光性導電膜１２と導通するために、絶縁膜２０が貫通した状態となっている。
【００３５】
図４に示すように、ｐ側電極層３２は、ｐ型半導体層６の上方、かつ絶縁膜２０の上で連続している。ただし、絶縁膜２０の第２貫通孔２２において、保護膜４０が透光性導電膜１２と接触するために、ｐ側電極層３２のアンカー用開口３３が貫通した状態となっている。
保護膜４０は、絶縁膜２０の上面でｐ側電極層３２が被覆していない領域と、ｐ側電極層３２の上面とに連続的に形成されているが、ｐ型半導体層６上に開口を有している。具体的には、ｐ側開口４２の箇所において、ｐパッド電極５２がｐ側電極層３２と導通するために、保護膜４０が貫通した状態となっている。
【００３６】
図５は、図１のＣ−Ｃ線矢視における模式的な断面図である。図５に示すように、ｎパッド電極５１は、ｐ型半導体層６の上方で連続している。絶縁膜２０は、図４に示した積層状態と同様に設けられている。ただし、Ｃ−Ｃ断面には、第２貫通孔２２が形成されていない。ｐ側電極層３２は、図４に示した積層状態と同様に設けられている。ただし、Ｃ−Ｃ断面には、アンカー用開口３３が形成されていない。
保護膜４０は、絶縁膜２０の上面でｐ側電極層３２が被覆していない領域と、ｐ側電極層３２の上面とに連続的に形成されている。
【００３７】
図６は、図１のＤ−Ｄ線矢視における模式的な断面図である。図６に示すように、ｐ型半導体層６の上方の実装面の位置において、ｐパッド電極５２とｎパッド電極５１とが離間して設けられている。絶縁膜２０、ｐ側電極層３２、保護膜４０は、図４に示した積層状態と同様に設けられている。
【００３８】
図７は、図１のＥ−Ｅ線矢視における模式的な断面図である。図７に示すように、ｐパッド電極５２とｎパッド電極５１とは凹部７を介して離間して設けられている。絶縁膜２０は、ｐ型半導体層６の上と半導体構造体３の周縁では、図４と同様の積層状態となっている。ただし、Ｅ−Ｅ断面には、第２貫通孔２２が形成されていない。ｐ型半導体層６の上では、透光性導電膜１２とｐ側電極層３２との間には、絶縁膜２０が介在しているが、図４に示すように、絶縁膜２０は、ｐ側電極層３２が透光性導電膜１２と導通するために、貫通した状態となっている。さらに、絶縁膜２０は、凹部７の内面の一部を被覆している。具体的には、絶縁膜２０は、凹部７において、ｎ型半導体層４の上面で透光性導電膜１１が被覆していない領域と、透光性導電膜１１の一部の上面と、半導体構造体３の側面と、に連続的に形成されている。ただし、絶縁膜２０は、透光性導電膜１１上に、凹部７の長手方向（Ｅ−Ｅ線に沿った方向）に長く伸びた溝状の第３貫通孔２３を有している。つまり、凹部７において、ｎ側電極層３１が透光性導電膜１１と導通するために、絶縁膜２０が貫通した状態となっている。
【００３９】
図７に示すように、第３貫通孔２３内では、位置によって積層されている部材が異なっている。例えば、図７において左側の位置では、ｎ型半導体層４の側から、透光性導電膜１１／ｎ側電極層３１／保護膜４０／ｐパッド電極５２の順番に積層されている領域が存在する。また、図７において右側の位置では、ｎ型半導体層４の側から、透光性導電膜１１／ｎ側電極層３１／ｎパッド電極５１の順番に積層されている領域が存在する。また、これら２つの領域に挟まれた領域では、ｎ型半導体層４の側から、透光性導電膜１１／ｎ側電極層３１／保護膜４０の順番に積層されている。
【００４０】
図７に示すように、保護膜４０は、ｐ型半導体層６の上と半導体構造体３の周縁では、図４と同様の積層状態となっている。さらに、保護膜４０は、凹部７の内面の一部を被覆している。具体的には、保護膜４０は、凹部７の底面および内周面に設けられた絶縁膜２０において、ｎ側電極層３１が被覆していない領域と、ｎ側電極層３１の一部の上面と、に連続的に形成されている。ただし、保護膜４０は、ｎ側電極層３１上に、ｎ側開口４１を有している。つまり、保護膜４０のｎ側開口４１において、ｎパッド電極５１がｎ側電極層３１と導通するために、保護膜４０は貫通した状態となっている。ｎパッド電極５１は、ｎ側開口４１からｐ型半導体層６（図７中右側）にかけて延在している。ｐパッド電極５２は、ｐ型半導体層６（図７中左側）から凹部７の底面にかけて延在している。
【００４１】
図８は、図１のＦ−Ｆ線矢視における模式的な断面図である。図８に示すように、ｐ型半導体層６の上方の実装面の位置において、ｐパッド電極５２とｎパッド電極５１とが離間して設けられている。絶縁膜２０は、ｐ型半導体層６の上面で透光性導電膜１２が被覆していない領域と、透光性導電膜１２の上と、半導体構造体３の周縁とに連続的に形成されている。ｐ側電極層３２は、ｐ型半導体層６の上方、かつ絶縁膜２０の上で連続している。透光性導電膜１２とｐ側電極層３２との間には、絶縁膜２０が介在しているが、図４に示すように、絶縁膜２０は、ｐ側電極層３２が透光性導電膜１２と導通するために、貫通した状態となっている。
保護膜４０は、絶縁膜２０の上面でｐ側電極層３２が被覆していない領域と、ｐ側電極層３２の上面とに連続的に形成されているが、ｐ型半導体層６上に開口を有している。具体的には、ｐ側開口４２の箇所において、ｐパッド電極５２がｐ側電極層３２と導通するために、保護膜４０が貫通した状態となっている。
【００４２】
［半導体発光素子の構成部材の詳細］
以下、図１および図２に示す半導体発光素子１における各構成部材について詳述する。
【００４３】
（基板２）
基板２の材料には、半導体構造体３に例えば窒化ガリウム系化合物半導体を使用した場合に好適な材料が用いられる。このような基板材料としては、サファイア、スピネル、ＳｉＣ、Ｓｉ、ＺｎＯやＧａＮ単結晶等が挙げられる。中でも結晶性の良い窒化ガリウムを量産性良く形成させるためにはサファイア基板を用いることが好ましい。基板２には、半導体構造体３が積層される面（電極側の面）に凹凸が形成されている。この凹凸により半導体構造体３からの光を散乱または回折させて光取り出し効率を高めることができる。
【００４４】
（半導体構造体３）
半導体構造体３において、第１半導体層であるｎ型半導体層４と、第２半導体層であるｐ型半導体層６とのうちの一方または双方を複数の半導体層で構成することもできる。また、活性層５も単層であっても多層であってもよい。したがって、例えば、ｎ型半導体層４およびｐ型半導体層６をそれぞれ、コンタクト層、クラッド層等の必要な機能に対応させた複数の層で構成することができ、用途に応じた発光特性を実現することができる。
【００４５】
＜ｎ型半導体層４＞
ｎ型半導体層４のコンタクト層としては、例えば、Ｓｉドープのｎ型ＧａＮ層が挙げられる。ｎ型半導体層４のクラッド層としては、例えば、Ｓｉドープのｎ型ＡｌＧａＮ層が挙げられる。
【００４６】
＜ｐ型半導体層６＞
ｐ型半導体層６のコンタクト層としては、例えば、Ｍｇドープのｐ型ＧａＮ層が挙げられる。ｐ型半導体層６のクラッド層としては、例えば、Ｍｇドープのｐ型ＡｌＧａＮ層が挙げられる。
【００４７】
＜活性層５＞
活性層５は、ＩｎＧａＮ層、ＧａＮとＩｎＧａＮとの単一又は多重量子井戸層、ＩｎＧａＮ障壁層とその層とは組成比の異なるＩｎＧａＮ井戸層からなる単一又は多重量子井戸層等である。
【００４８】
なお、ｎ型半導体層４およびｐ型半導体層６は、アンドープの半導体層をさらに含んでいてもよい。なおまた、ｎ型半導体層４、活性層５及びｐ型半導体層６は、半導体発光素子として機能する構成であれば、例えば、第１半導体層をｐ型半導体層とし、第２半導体層をｎ型半導体層とする構成を採用してもよい。
【００４９】
（透光性導電膜１１）
透光性導電膜１１は、ｎ型半導体層４の上に設けられ、オーミック電極として機能する。透光性導電膜１１は、金属、合金または導電性の酸化物からなる薄膜で形成されている。例えば、ｎ型半導体層４側から順にＮｉ、Ａｕを積層した金属薄膜、Ｎｉ、Ａｕの合金の薄膜等を用いることができる。金属層や合金層の場合、薄膜で形成することにより透光性を確保することができる。
導電性の酸化物（酸化物半導体）としては、亜鉛、インジウム、スズ、ガリウムおよびマグネシウムからなる群から選択される少なくとも１種の元素を含む導電性の酸化物膜が挙げられる。具体的には、錫を含む酸化インジウム（Indium Tin Oxide；ＩＴＯ）、ＺｎＯ、インジウムを含む酸化亜鉛（Indium Zinc Oxide；ＩＺＯ）、ガリウムを含む酸化亜鉛（Gallium-doped Zinc Oxide；ＧＺＯ）、Ｉｎ2Ｏ3またはＳｎＯ2等が挙げられる。特に導電性の酸化物については、導電性と透光性の観点からＩＴＯが最も好ましい。
【００５０】
（透光性導電膜１２）
透光性導電膜１２は、ｐ型半導体層６の上に設けられ、オーミック電極として機能する。透光性導電膜１２の材料は、透光性導電膜１１と同様である。透光性導電膜１２は、例えばＩＴＯ等で形成されている。
【００５１】
（絶縁膜２０）
＜下地層２４＞
下地層２４は、ＤＢＲ２５の下地となる層である。下地層２４は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。酸化膜としては、Ｎｂ2Ｏ5、ＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3、ＺｒＯ2等が挙げられる。このような絶縁膜は、例えば、スパッタリング法、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタリング法、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法、ＥＣＲ−ＣＶＤ法、ＥＣＲ−プラズマＣＶＤ法、蒸着法、ＥＢ法（Electron Beam：電子ビーム蒸着法）等の公知の方法で形成することができる。
【００５２】
＜ＤＢＲ２５＞
ＤＢＲ２５は、図３に示すように、低屈折率層２５１と高屈折率層２５２とからなる１組の誘電体を、複数組にわたって積層させた多層構造であり、所定の波長光を選択的に反射するものである。具体的には屈折率の異なる膜を１／４波長の厚みで交互に積層し、所定の波長を高効率に反射できる。材料膜としては、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された少なくとも一種の酸化物または窒化物から選択されたものが好ましい。
【００５３】
ＤＢＲ２５を酸化膜で形成した場合、低屈折率層２５１は、例えばＳｉＯ2で形成される。このとき、高屈折率層２５２は、例えば、Ｎｂ2Ｏ5、ＴｉＯ2、ＺｒＯ2、Ｔａ2Ｏ5等で形成される。ＤＢＲ２５は、下地層２４の側から順番に例えば（Ｎｂ2Ｏ5／ＳｉＯ2）n（ただしｎは自然数）で構成される。また、ＤＢＲ２５は、自然数ｎを２〜５、好ましくは３〜４として構成されることが好ましい。また、ＤＢＲ２５の総膜厚は０．２〜１μｍが好ましく、０．３〜０．６μｍがより好ましい。なお、図３には、ｎ＝３の場合を例示した。ＤＢＲ２５は、低屈折率層２５１と高屈折率層２５２との積層順序を入れ替えてもよい。例えば、ＤＢＲ２５は、絶縁膜２０の下地層２４側から順番に例えば（ＳｉＯ2／Ｎｂ2Ｏ5）n（ただしｎは自然数）で構成することもできる。
【００５４】
＜金属膜２６＞
金属膜２６は、絶縁膜２０の中に含まれており、電流を流さないことを前提としている。金属膜２６は、例えば、ＡｌやＡｇ等の反射率の高い金属や合金で形成される。Ａｌ単体の場合、高出力の素子とすることができる。Ａｌ合金の場合、Ａｌと、例えばＣｕ、Ａｇ、Ｐｔ等の白金族系の金属との合金を用いることができる。中でもＡｌとＣｕの合金（ＡｌＣｕ）は、Ａｌのマイグレーションを抑制することができ、高信頼性の素子とすることができる。このような金属膜２６は、例えば、スパッタリング法等の公知の方法で形成することができる。また、金属膜２６は単層でもよいが、ＡｌやＡｇ等の反射率の高い金属や合金の上に、後述するキャップ層２７との密着の効果又はＡｌやＡｇの腐食防止の効果を有する材料を設けた多層構造としてもよい。例えば、Ａｌ合金／Ｔｉの２層構造、Ａｌ合金／ＳｉＯ２／Ｔｉの３層構造とすることができる。このときＴｉは、Ａｌ合金と後述するキャップ層２７との密着層又はＡｌの腐食防止膜として機能する。
【００５５】
金属膜２６は、ＤＢＲ２５の上に形成されているので、半導体構造体３からＤＢＲ２５を透過した光を反射することができる。ＤＢＲ２５は、所定入射角の光を全反射するため反射による損失が少ないという利点があるが、光の入射角が大きいと反射率が低下するという欠点がある。一方、金属膜２６は、光を反射可能な入射角度範囲が大きく、また反射可能な光の波長範囲が大きいという利点がある。このようなＤＢＲ２５と金属膜２６とを組み合わせることで、入射光を効率よく反射することができる。
【００５６】
＜キャップ層２７＞
キャップ層２７は、金属膜２６を覆って保護する層である。キャップ層２７は、下地層２４と同様に例えばＳｉＯ2等の酸化膜からなる。なお、キャップ層２７の材料は、下地層２４の材料と同じであってもよいし、異なっていてもよい。
【００５７】
＜絶縁膜２０の貫通孔＞
絶縁膜２０は、第１貫通孔２１、第２貫通孔２２、第３貫通孔２３を備えている（図１２参照）。図１２には、一例として８行１０列の略格子状に貫通孔を設け、このうち、左上と左下の２箇所は第２貫通孔２２とし、残りを第１貫通孔２１としている。第１貫通孔２１および第２貫通孔２２の個数や配置は、これに限定されるものではない。第３貫通孔２３は、凹部７の長手方向に沿った溝であり、凹部７の底面よりも狭小に形成されている。
【００５８】
第２貫通孔２２の平均直径は、予め定められた範囲の大きさに設定されている。ここで、平均直径とは、第２貫通孔２２の平面形状が円形ではない場合、例えば、楕円である場合には長径と短径の平均値をいい、正方形である場合には、正方形の面積と同じ面積を有する円の直径をいう。この平均直径が５μｍ未満の大きさの場合、エッチング用のレジストパターンがつぶれて第２貫通孔２２を製造することが困難になる。また、この平均直径が１５μｍを超える大きさの場合、第２貫通孔２２が電流拡散を阻害する場合がある。したがって、第２貫通孔２２の平均直径は、５μｍ以上１５μｍ以下であることが好ましい。なお、電気が流れる第１貫通孔２１の場合、電流特性を良好にするためには平均直径が１０μｍ以上であることが好ましい。
【００５９】
（ｎ側電極層３１）
ｎ側電極層３１は、透光性導電膜１１とｎパッド電極５１との間に設けられた金属からなる電極層であり、Ｔｉ、Ｒｈ、Ｐｔ、Ｒｕ、Ａｕ等の材料を用いることができる。ｎ側電極層３１は、透光性導電膜１１側から順に、例えばＴｉ、Ｒｈ、Ｔｉが積層されてなる。ｎ側電極層３１を構成する材料は、ｎ型半導体層４とオーミック接触することができる材料であれば、他の金属を組み合わせた積層物、合金等、他の材料を用いることもできる。なお、変形例として、透光性導電膜１１を介在させずにｎ側電極層３１をｎ型半導体層４に直接接触させるようにしてもよい。
【００６０】
（ｐ側電極層３２）
ｐ側電極層３２は、透光性導電膜１２とｐパッド電極５２との間に設けられた金属からなる電極層である。ｐ側電極層３２は、透光性導電膜１２の上に設けられている。ｐ側電極層３２の材料は、ｎ側電極層３１と同様である。ｐ側電極層３２は、透光性導電膜１２側から順に、例えばＴｉ、Ｒｈ、Ｔｉが積層されてなる。
【００６１】
（保護膜４０）
保護膜４０は、半導体発光素子１の表面を覆って保護するものである。保護膜４０は、絶縁膜からなるものであって、特に窒化膜や酸化膜からなるものが好ましい。さらには酸化膜からなるものがより好ましい。保護膜４０は、例えば、ＳｉＯ2やＺｒ酸化膜（ＺｒＯ2）、ＳｉＮ、Ａｌ酸化膜（Ａｌ2Ｏ3）、酸化ニオブ（Ｎｂ2Ｏ5）等からなる。保護膜４０は、下地層２４と同様の方法で形成することができる。保護膜４０は、単層でもよいが、上記窒化膜や酸化膜の多層構造であってもよい。
【００６２】
＜保護膜４０の貫通孔＞
保護膜４０は、貫通孔４１，４２を備えている（図２および図１４参照）。保護膜４０のｎ側開口（貫通孔）４１は、その上のｎパッド電極５１が形成される位置において、凹部７に設けられたｎ側電極層３１の一部分を露出できる程度に小さく作製されている。
保護膜４０のｐ側開口（貫通孔）４２は、その上のｐパッド電極５２が形成される位置において、ｎ側電極層３１に近い部分（素子中央に近い部分）に設けられている。このような位置に形成することで、半導体構造体３における電流の拡散を阻害しないようにすることができる。ｐ側開口４２は、抵抗が小さくなるようにできるだけ大きく作製されている。図１４に示したｐ側開口４２の大きさは一例であり、図示した半分以下の大きさでも構わない。
【００６３】
（ｎパッド電極５１）
ｎパッド電極５１は、半導体発光素子１を実装するときのｎ側の最表面となる電極層であり、ｎ側電極層３１と電気的に接続されている。ｎパッド電極５１は、例えば、ｎ側電極層３１側から順にＴｉ、Ｐｔ、Ａｕが積層されてなる。または、ｎパッド電極５１は、例えば、ｎ側電極層３１側から順にＴｉ、Ｎｉ、Ａｕを積層するようにしてもよい。
ｎパッド電極５１とｐパッド電極５２は、図１に示すように、縦長の矩形の形状であるが、ｎパッド電極５１には切欠部５３が形成されている。切欠部５３は、カソード（ｎ側電極）のマークの役割を果たしている。
【００６４】
（ｐパッド電極５２）
ｐパッド電極５２は、半導体発光素子１を実装するときのｐ側の最表面となる電極層であり、ｐ側電極層３２と電気的に接続されている。ｐパッド電極５２は、例えば、ｐ側電極層３２側から順にＴｉ、Ｐｔ、Ａｕ等が積層されてなる。ｐパッド電極５２は、ｎパッド電極５１と同様の積層構造であってもよい。
【００６５】
［半導体発光素子の製造方法］
本発明に係る半導体発光素子１を製造する方法について図９ないし図１５を参照（適宜図１ないし図３参照）して説明する。実際に大量生産する際には、大判の基板の上に多数の半導体発光素子１をマトリクス状に配列して製造し、大判の基板をダイシングラインで切断して各素子に個片化する。図９ないし図１５は、説明のため半導体発光素子１に着目して本願発明の製造工程を示す模式的な平面図である。
【００６６】
まず、図２に示すように、基板２の上に、ｎ型半導体層４、活性層５、ｐ型半導体層６をこの順番に積層し、半導体構造体３を形成する。そして、半導体構造体３の一部を、例えばＲＩＥ（Reactive Ion Etching反応性イオンエッチング）によって、図９に示すようにエッチングする。このとき、例えば、凹部７や周辺部８に対応した形状のマスクパターンを用いて、ｐ型半導体層６の側からｎ型半導体層４の表面が露出されるようにエッチングする。
【００６７】
次に、スパッタリング法を用いて、半導体構造体３の表面に透光性電極材料を積層する。これにより、図１０に示すように、凹部７にてｐ型半導体層６から露出されたｎ型半導体層４上面に透光性導電膜１１を形成し、ｐ型半導体層６上面に透光性導電膜１２を形成する。
【００６８】
次に、透光性導電膜１１，１２の上から、全面（ｐ型半導体層６上、凹部７、半導体構造体３の周縁）に、スパッタリング法によって、絶縁膜２０の下地層２４およびＤＢＲ２５（低屈折率層２５１、高屈折率層２５２の３ペア）を形成する。続いて、ＤＢＲ２５の上に、スパッタリング法を用いて、Ａｌ等の金属材料を成膜し、リフトオフすることにより、図１１に示すように、多数の開口を有する金属膜２６が形成される。そして、ＤＢＲ２５上と金属膜２６上の全面にキャップ層２７を形成する。
【００６９】
金属膜２６に形成された開口領域に、ＲＩＥにより第１貫通孔２１、第２貫通孔２２および第３貫通孔２３に対応した開口部を形成する。これにより、図１２に示すように、第１貫通孔２１、第２貫通孔２２および第３貫通孔２３を有する絶縁膜２０を形成する。
【００７０】
続いて、第２貫通孔２２となる領域を除いて、絶縁膜２０の上から、透光性導電膜１１，１２上に、スパッタリング法を用いて、Ｒｈ等の電極材料を成膜する。これにより、図１３に示すように、凹部７にｎ側電極層３１を形成し、ｐ型半導体層６上面に、ｐ側電極層３２を形成する。このとき、第２貫通孔２２をマスクすることで、ｐ側電極層３２には、アンカー用開口（貫通孔）３３が形成される。また、ｎ側電極層３１は、絶縁膜２０の第３貫通孔２３に充填され、透光性導電膜１１の上に積層される。ｐ側電極層３２は、絶縁膜２０の第１貫通孔２１に充填され、透光性導電膜１２の上に積層される。
【００７１】
次に、ｎ側電極層３１およびｐ側電極層３２の上から、全面（ｐ型半導体層６上、凹部７、半導体構造体３の周縁）に、スパッタリング法によってＳｉＯ2等の保護膜４０を形成する。そして、凹部７を挟んでｐ共晶となる側（図１４において左側）の複数の第１貫通孔２１を含む領域の保護膜４０をエッチングにより除去することで、図１４に示すように、保護膜４０には、ｐ側開口（貫通孔）４２が形成される。同様に、第３貫通孔２３のうち、ｎ共晶となる側（図１４において右側）の一部を含む領域の保護膜４０を除去することで、ｎ側開口（貫通孔）４１が形成される。また、アンカー用開口（貫通孔）３３には、保護膜４０が充填され、第２貫通孔２２を介して、保護膜４０が透光性導電膜１２の上に積層される。
【００７２】
続いて、保護膜４０の上からスパッタリング法を用いて、Ｔｉ、Ｐｔ、Ａｕ等の電極材料を成膜し、リフトオフすることにより、図１５に示すように、ｎパッド電極５１と、ｐパッド電極５２とを形成する。続いて、大判の基板をダイシングラインで切断して各素子に個片化する。なお、個片化された素子は、接着層として合金を用いて、発光装置の基板に直接、または、サブマウント基板を介して間接的に接合され、発光装置を製造するために利用される。
【００７３】
なお、接着層の具体的な材料としては、Ｉｎ、Ｐｂ−Ｐｄ系、Ａｕ−Ｇａ系、ＡｕとＧｅ，Ｓｉ，Ｉｎ，Ｚｎ，Ｓｎとの系、ＡｌとＺｎ，Ｇｅ，Ｍｇ，Ｓｉ，Ｉｎとの系、ＣｕとＧｅ，Ｉｎ，Ｓｕ，Ａｇとの系、Ａｇ−Ｇｅ系、Ｃｕ−Ｉｎ系の合金を挙げることができる。好ましくは、共晶合金膜が挙げられ、例えば、ＡｕとＳｎとを主成分とする合金、ＡｕとＳｉとを主成分とする合金、ＡｕとＧｅとを主成分とする合金、ＳｎとＣｕとを主成分とする合金等が挙げられる。中でもＡｕＳｎ合金、ＳｎＡｇＣｕ合金、ＳｎＣｕ合金が特に好ましい。
【００７４】
第１実施形態の半導体発光素子１によれば、絶縁膜２０に設けた第２貫通孔２２を介して保護膜４０が透光性導電膜１２に密着してアンカー部として機能する。この第２貫通孔２２を介して保護膜４０と接触する透光性導電膜１２は、保護膜４０がｐ側電極層３２から剥離することを防止する。したがって、半導体発光素子１は、ｐ側電極層３２と保護膜４０との密着性を高めることができる。
また、第１実施形態の半導体発光素子１は、ｐ型半導体層６上に、ｎパッド電極５１とｐパッド電極５２との双方が配置された構造であり、従来の単純構造に比べて、フェイスダウン実装される際の接合領域が大きいため、接合強度・精度、放熱性を向上させることができる。
【００７５】
以下、第２〜第６実施形態について図１６〜図１７を参照（適宜図１参照）して説明する。図１には、ｐパッド電極５２の下に、２つの第２貫通孔２２を備える半導体発光素子１を例示したが、以下の第２〜第４実施形態のように第２貫通孔２２をｎパッド電極５１の下に設けてもよい。これらの場合、第２貫通孔２２を介して保護膜４０が透光性導電膜１２に密着してアンカー部として機能し、第１実施形態の半導体発光素子１と同様の効果を奏する。
【００７６】
（第２実施形態）
図１６（ａ）は、本発明の第２実施形態に係る半導体発光素子を電極面側から見た平面図である。半導体発光素子１Ａには、電極面側の最表面（実装面）に、ｐパッド電極５２Ａとｎパッド電極５１Ａと、が設けられている。
ｐパッド電極５２Ａには、素子の隅部の位置に、非導通部１１１と、導通部１１２とが設けられている。非導通部１１１の下には、第２貫通孔２２が形成されており、導通部１１２の下には、第１貫通孔２１が形成されている。
ｎパッド電極５１Ａには、素子の隅部の位置に、非導通部１１３と、導通部１１４とが設けられている。非導通部１１３の下には、第２貫通孔２２が形成されており、導通部１１４の下には、第１貫通孔２１が形成されている。
つまり、半導体発光素子１Ａは、２つの第２貫通孔２２が、電極面側から見た矩形の上辺の２つの隅部にそれぞれ設けられている。
【００７７】
（第３実施形態）
図１６（ｂ）は、本発明の第３実施形態に係る半導体発光素子を電極面側から見た平面図である。半導体発光素子１Ｂには、電極面側の最表面（実装面）に、ｐパッド電極５２Ｂとｎパッド電極５１Ｂと、が設けられている。
ｐパッド電極５２Ｂには、素子の隅部の位置に、非導通部１２１と、導通部１２２とが設けられている。非導通部１２１の下には、第２貫通孔２２が形成されており、導通部１２２の下には、第１貫通孔２１が形成されている。
ｎパッド電極５１Ｂには、素子の隅部の位置に、導通部１２３と、非導通部１２４とが設けられている。導通部１２３の下には、第１貫通孔２１が形成されており、非導通部１２４の下には、第２貫通孔２２が形成されている。
つまり、半導体発光素子１Ｂは、２つの第２貫通孔２２が、電極面側から見た矩形の対角の隅部にそれぞれ設けられている。
【００７８】
（第４実施形態）
図１６（ｃ）は、本発明の第４実施形態に係る半導体発光素子を電極面側から見た平面図である。半導体発光素子１Ｃは、電極面側の最表面（実装面）に、ｐパッド電極５２Ｃとｎパッド電極５１Ｃと、が設けられている。
ｐパッド電極５２Ｃには、素子の隅部の位置に、２つの非導通部１３１，１３２が設けられている。非導通部１３１，１３２の下には、第２貫通孔２２が形成されている。
ｎパッド電極５１Ｃには、素子の隅部の位置に、２つの非導通部１３３，１３４が設けられている。非導通部１３３，１３４の下には、第２貫通孔２２が形成されている。
つまり、半導体発光素子１Ｃには、４つの第２貫通孔２２が、電極面側から見た矩形の隅部にそれぞれ設けられている。
【００７９】
第２〜第４実施形態において、第２貫通孔２２（非導通部）がｐパッド電極５２の下部とｎパッド電極５１の下部との両方に設けられているものとしたが、いずれか一方のパッド電極の下部のみに設けてもよい。また、いずれか一方とする場合、ｐパッド電極５２の下部のみに設けることが特に好ましい。ｎパッド電極５１の下部にはｐ型半導体層６と電気的に接続される透光性導電膜１２があり、非導通部の保護膜４０に不具合が生じると短絡する虞がある。そのため、第２貫通孔２２は、ｐパッド電極５２の下部のみに設けることが好ましい。
【００８０】
（第５実施形態）
図１６（ｄ）は、本発明の第５実施形態に係る半導体発光素子を電極面側から見た平面図である。半導体発光素子１Ｄは、電極面側の最表面（実装面）に、ｐパッド電極５２Ｄとｎパッド電極５１Ｄと、が設けられている。
ｐパッド電極５２Ｄは、素子の隅部の位置に、２つの導通部１４１，１４２が設けられており、ｎパッド電極５１Ｄは、素子の隅部の位置に、２つの導通部１４３，１４４が設けられている。導通部１４１〜１４４の下には、第１貫通孔２１が形成されている。
ｐパッド電極５２Ｄは、素子の周辺において隅部と隅部との間の位置に、非導通部１４５が設けられている。非導通部１４５は、導通部１４１と導通部１４２との中点に位置している。非導通部１４５の下には、第２貫通孔２２が形成されている。つまり、半導体発光素子１Ｄには、第２貫通孔２２が、電極面側から見た矩形の周辺において、隅部ではなく、隅部と隅部との間に設けられている。
【００８１】
第５実施形態において、非導通部１４５が導通部１４１と導通部１４２との中点に位置しているものとしたが、矩形の周辺において隅部と隅部との間であれば、中点に限定されるものではない。
第２貫通孔２２は、矩形の周辺に、複数個設けてもよい。矩形の周辺は、ｎパッド電極５１の側であってもよいが前記した理由により、ｐパッド電極５２の側のみに設けることが好ましい。第２貫通孔２２を矩形の周辺において隅部と隅部との間および隅部に設けてもよい。
電極面側から見た素子形状が矩形以外の円または多角形の場合、素子の周辺とは、円または多角形の外側の線を表し、この線の内側の所定位置に第２貫通孔２２が設けられる。
ｐ側電極層３２とｎ側電極層３１との間にある、ｐ型半導体層６とｎ型半導体層４との段差部では、電流密度が大きい傾向にある。そのため、第２貫通孔２２の位置は、ｐ型半導体層６から露出されたｎ型半導体層４（凹部７）から離れて電流拡散に実質的に影響を与えない位置であれば、素子の周辺や隅部の位置でなくてもよい。
【００８２】
（第６実施形態）
図１７は、本発明の第６実施形態に係る半導体発光素子を電極面側から見た平面図である。図１７に示すように、半導体発光素子１Ｅは、ｎパッド電極５１Ｅと、ｐパッド電極５２Ｅとを備えている。ｐパッド電極５２Ｅは、ｐ型半導体層６上にだけ形成されており、凹部７には形成されていない点が図１および図２に示した半導体発光素子１とは異なっている。この場合、パッド電極用の材料を低減しつつ第１実施形態の半導体発光素子１と同様の効果を奏することができる。
【００８３】
以上説明した前記各実施形態は、本発明の技術思想を具体化するための半導体発光素子を例示したものであって、本発明はこれらに限定されるものではない。また、本明細書は特許請求の範囲に示される部材を、各実施形態の部材に特定するものでは決してない。各実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
【符号の説明】
【００８４】
１（１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ）  半導体発光素子
２      基板
３      半導体構造体
４      ｎ型半導体層（第１半導体層）
５      活性層
６      ｐ型半導体層（第２半導体層）
７      凹部
１１，１２  透光性導電膜
２０    絶縁膜
２１    第１貫通孔
２２    第２貫通孔
２３    第３貫通孔
２４    下地層
２５    ＤＢＲ（分布ブラッグ反射器）
２５１  低屈折率層
２５２  高屈折率層
２６    金属膜
２７    キャップ層
３１    ｎ側電極層（第１電極）
３２    ｐ側電極層（第２電極）
３３    アンカー用開口（貫通孔）
４０    保護膜
４１    ｎ側開口（貫通孔）
４２    ｐ側開口（貫通孔）
５１，５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ，５１Ｅ  ｎパッド電極（第１パッド電極）
５２，５２Ａ，５２Ｂ，５２Ｃ，５２Ｄ，５２Ｅ  ｐパッド電極（第２パッド電極）
５３    切欠部
６１    導通部
６２    非導通部
【図１】
2014093480.tif 000003
【図２】
2014093480.tif 000004
【図３】
2014093480.tif 000005
【図４】
2014093480.tif 000006
【図５】
2014093480.tif 000007
【図６】
2014093480.tif 000008
【図７】
2014093480.tif 000009
【図８】
2014093480.tif 000010
【図９】
2014093480.tif 000011
【図１０】
2014093480.tif 000012
【図１１】
2014093480.tif 000013
【図１２】
2014093480.tif 000014
【図１３】
2014093480.tif 000015
【図１４】
2014093480.tif 000016
【図１５】
2014093480.tif 000017
【図１６】
2014093480.tif 000018
【図１７】
2014093480.tif 000019