(57)【要約】【課題】同一ダイを使用して複数種類の半導体製品を製造した場合に、複数種類の半導体製品は、ＩＤコード命令を受けると、同一ダイなので同一のＩＤコードを出力し、製品型名は別だが、実際には複数の半導体製品は、同一のダイを使用したものであることが顧客に分かってしまい、価格を差別化する上で問題となる。【解決手段】不揮発性メモリ２は、半導体装置１０のＩＤコードを格納する。ＴＡＰコントローラ１は、ＴＤＩ（テストデータ入力端子）からＩＤコード命令を受けたときに、不揮発性メモリ２からＩＤコードを読み出して、ＴＤＯ（テストデータ出力端子）からＩＤコードを出力する。【選択図】図１
2014102176.tif 000002
【特許請求の範囲】
【請求項１】
バウンダリスキャン対応の半導体装置であって、
前記半導体装置のＩＤコードを格納する不揮発性メモリと、
ＴＤＩ（テストデータ入力端子）からＩＤコード命令を受けたときに、前記不揮発性メモリからＩＤコードを読み出して、ＴＤＯ（テストデータ出力端子）からＩＤコードを出力するＴＡＰコントローラとを備えた、半導体装置。
【請求項２】
前記半導体装置は、メモリデバイスである、請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、たとえば、バウンダリスキャン機能を有する半導体装置に関する。
【背景技術】
【０００２】
従来から、バウンダリスキャン機能を有する半導体装置が知られている。たとえば、特許文献１（特開２００５−２０３４９号公報）には、半導体集積回路内部に書換え可能な不揮発性メモリ（２４０）を設け、電子部品（ＸＴＡＬ）を含む回路の特性を測定してその特性のずれを補正するためのトリミングデータを不揮発性メモリ（２４０）に記憶させる。また、トリミングデータを不揮発性メモリ（２４０）へ送って記憶させるための入力ピンおよびインタフェース回路として、テストピンやＪＴＡＧインタフェース回路のような半導体集積回路にもともと設けられているピンおよびテスト用インタフェース回路を用いる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２０３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、バウンダリスキャンには、国際規格ＩＥＥＥ１１４９．１によって、実装が必須化された命令がいくつかある。そのうちの一つがＩＤコード命令である。つまり、半導体製品にＩＤコード出力命令を与えられた場合に、半導体製品は、製品固有のＩＤコードを出力しなければならない。このＩＤコードを識別することで、顧客はその半導体製品がどのメーカの何のチップであるかを識別することができる。
【０００５】
しかしながら、同一ダイを使用して複数種類の半導体製品を製造した場合に、複数種類の半導体製品は、ＩＤコード命令を受けると、同一ダイなので同一のＩＤコードを出力する。たとえば、同一のダイを使用して、２ＭＢのＲＯＭ（Read Only Memory）製品と１ＭＢのＲＯＭ製品を製造した場合には、２ＭＢのＲＯＭ製品も１ＭＢのＲＯＭ製品も、同一のＩＤコードを出力する。つまり、製品型名は別だが、実際には２つのＲＯＭ製品は、同一のダイを使用したものであることが顧客に分かってしまい、価格を差別化する上で問題となる。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかであろう。
【課題を解決するための手段】
【０００７】
本発明の一実施形態の半導体装置は、バウンダリスキャン対応の半導体装置であって、半導体装置のＩＤコードを格納する不揮発性メモリを備える。ＴＡＰコントローラは、ＴＤＩ（テストデータ入力端子）からＩＤコード命令を受けたときに、不揮発性メモリからＩＤコードを読み出して、ＴＤＯ（テストデータ出力端子）からＩＤコードを出力する。
【発明の効果】
【０００８】
本発明の一実施形態の半導体装置によれば、他の半導体装置と同一ダイを使用したものでも、異なるＩＤコードを出力することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態の半導体装置の構成を表わす図である。
【図２】従来のＩＤコードの実装を説明するための図である。
【図３】第２の実施の形態のプリント回路板を表わす図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、図面を用いて説明する。
［第１の実施形態］
図１は、第１の実施形態の半導体装置の構成を表わす図である。
【００１１】
図１は、この半導体装置１０は、ＩＥＥＥ１１４９．１規格のＪＴＡＧ（Joint Test Action Group）回路であって、バウンダリスキャンに対応する。半導体装置１０は、たとえば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、フラッシュメモリなどのメモリデバイスである。
【００１２】
半導体装置１０は、バウンダリスキャンセルＢＣと、ＴＡＰ（Test Access Port）コントローラ１と、不揮発性メモリ２を備える。
【００１３】
バウンダリスキャンセルＢＣは、フリップフロップで構成される。すべてのバウンダリスキャンセルＢＣは、シフトレジスタを構成する。外部からＴＤＩに入力されたテストデータがシフトレジスタに入力され、シフトレジスタから出力されるテストデータがＴＤＯへ送られて、ＴＤＯから外部へ出力される。
【００１４】
ＴＡＰコントローラ１は、ＴＣＫ（テストクロック入力端子）、ＴＭＳ（テストモードセレクト入力端子）、ＴＤＩ（テストデータ入力端子）、ＴＤＯ（テストデータ出力端子）、ＴＲＳＴ（テストリセット端子）を有する。
【００１５】
ＴＡＰコントローラ１は、ＴＣＫ、ＴＭＳ信号などによって制御され、バウンダリスキャンセルへのテスト命令やテストデータの流れを制御する。
【００１６】
不揮発性メモリ２は、半導体装置１０の製品型名を特定するＩＤコードを記憶する。不揮発性メモリ２は、たとえば、フラッシュメモリで構成される。
【００１７】
ＴＡＰコントローラ１は、ＴＤＩからＩＤコード命令を受けたときに、不揮発性メモリ２からＩＤコードを読み出し、ＩＤコードをＴＤＯから外部へ出力する。
【００１８】
（参考：従来のＩＤコードの実装）
図２は、従来のＩＤコードの実装を説明するための図である。
【００１９】
ＩＤコード実装にあたり、従来はＩＤコード用のポート群Ｐの各ポートをＨクランプまたはＬクランプするなどしていた。しかし、このような実装をした製品を、たとえば同一ダイを使用して、複数種類のメモリを販売する場合、バウンダリスキャンのＩＤコード命令を実行すると、同一ダイなので当然ながら同一のＩＤコードが出力される。つまり、製品型名は別だが、実は同一のダイを使用したものであることが客先に分かってしまうという問題がある。
【００２０】
これに対して、本実施の形態によれば、同一ダイを使用したメモリ容量展開などにおいて、製品型名ごとに異なるＩＤコードを不揮発メモリに記憶させることによって、製品型名ごとに異なるＩＤを出力することが可能になる。
【００２１】
［第２の実施形態］
図３は、第２の実施の形態のプリント回路板を表わす図である。
【００２２】
プリント回路板 (printed circuit board)５０には、４個の半導体装置１０ａ，１０ｂ，１０ｃ，１０ｄが実装される。
【００２３】
半導体装置１０ａ，１０ｂ，１０ｃ，１０ｄは、第１の実施形態で説明した半導体装置１０と同一である。
【００２４】
半導体装置１０ａ，１０ｂ，１０ｃ，１０ｄのバウンダリスキャンパスが直列に接続され、１本のデイジーチェーンが構成される。
【００２５】
（ボートのテストについて）
外部からプリント回路板５０のＴＤＩへ入力されたテストデータは、半導体装置１０ａのＴＡＰコントローラ１に送られて、半導体装置１０ａのすべてのバウンダリスキャンセルＢＣで構成されるシフトレジスタを経由した後、半導体装置１０ａのＴＡＰコントローラ１のＴＤＯから出力される。半導体装置１０ａのＴＡＰコントローラ１のＴＤＯから出力されたテストデータは、半導体装置１０ｂのＴＡＰコントローラ１のＴＤＩに入力される。半導体装置１０ｂのＴＡＰコントローラ１のＴＤＩに入力されたテストデータは、半導体装置１０ｂのすべてのバウンダリスキャンセルＢＣで構成されるシフトレジスタを経由した後、半導体装置１０ｂのＴＡＰコントローラ１のＴＤＯから出力される。半導体装置１０ｂのＴＡＰコントローラ１のＴＤＯから出力されたテストデータは、半導体装置１０ｃのＴＡＰコントローラ１のＴＤＩに入力される。半導体装置１０ｃのＴＡＰコントローラ１のＴＤＩに入力されたテストデータは、半導体装置１０ｃのすべてのバウンダリスキャンセルＢＣで構成されるシフトレジスタを経由した後、半導体装置１０ｃのＴＡＰコントローラ１のＴＤＯから出力される。半導体装置１０ｃのＴＡＰコントローラ１のＴＤＯから出力されたテストデータは、半導体装置１０ｄのＴＡＰコントローラ１のＴＤＩに入力される。半導体装置１０ｄのＴＡＰコントローラ１のＴＤＩに入力されたテストデータは、半導体装置１０ｄのすべてのバウンダリスキャンセルＢＣで構成されるシフトレジスタを経由した後、半導体装置１０ｄのＴＡＰコントローラ１のＴＤＯから出力される。半導体装置１０ｄのＴＡＰコントローラ１のＴＤＯから出力されたテストデータは、プリント回路板５０のＴＤＯ端子から外部へ出力される。プリント回路板５００上の結線に問題があれば、シフトアウトしたデータが期待値と不一致という形で判明する。
【００２６】
（ＩＤコード命令）
外部からプリント回路板５０のＴＤＩへ入力された半導体装置１０ａへのＩＤコード命令は、半導体装置１０ａのＴＡＰコントローラ１に送られる。ＴＡＰコントローラ１は、不揮発性メモリ２から半導体装置１０ａのＩＤコードを読み出して、ＴＤＯから出力する。ＩＤコードは、半導体装置１０ｂ、半導体装置１０ｃ、半導体装置１０ｄのバウンダリスキャンセルＢＣおよびＴＡＰコントローラ１を経由して、プリント回路板５０のＴＤＯ端子から外部へ出力される。
【００２７】
外部からプリント回路板５０のＴＤＩへ入力された半導体装置１０ｂへのＩＤコード命令は、半導体装置１０ａのＴＡＰコントローラ１およびバウンダリスキャンセルＢＣを経て、半導体装置１０ｂのＴＡＰコントローラ１に送られる。半導体装置１０ｂのＴＡＰコントローラ１は、不揮発性メモリ２から半導体装置１０ｂのＩＤコードを読み出して、ＴＤＯから出力する。ＩＤコードは、半導体装置１０ｃ、半導体装置１０ｄのバウンダリスキャンセルＢＣおよびＴＡＰコントローラ１を経由して、プリント回路板５０のＴＤＯ端子から外部へ出力される。
【００２８】
外部からプリント回路板５０のＴＤＩへ入力された半導体装置１０ｃへのＩＤコード命令は、半導体装置１０ａ、半導体装置１０ｂのＴＡＰコントローラ１およびバウンダリスキャンセルＢＣを経て、半導体装置１０ｃのＴＡＰコントローラ１に送られる。半導体装置１０ｃのＴＡＰコントローラ１は、不揮発性メモリ２から半導体装置１０ｃのＩＤコードを読み出して、ＴＤＯから出力する。ＩＤコードは、半導体装置１０ｄのバウンダリスキャンセルＢＣおよびＴＡＰコントローラ１を経由して、プリント回路板５０のＴＤＯ端子から外部へ出力される。
【００２９】
外部からプリント回路板５０のＴＤＩへ入力された半導体装置１０ｄへのＩＤコード命令は、半導体装置１０ａ、半導体装置１０ｂ、半導体装置１０ｃのＴＡＰコントローラ１およびバウンダリスキャンセルＢＣを経て、半導体装置１０ｄのＴＡＰコントローラ１に送られる。半導体装置１０ｄのＴＡＰコントローラ１は、不揮発性メモリ２から半導体装置１０ｄのＩＤコードを読み出して、ＴＤＯから出力する。ＩＤコードは、プリント回路板５０のＴＤＯ端子から外部へ出力される。
【００３０】
以上のように、本実施の形態でも、第１の実施形態と同様に、同一ダイを使用したメモリ容量展開などにおいて、製品型名ごとに異なるＩＤコードを不揮発メモリに記憶させることによって、製品型名ごとに異なるＩＤを出力することが可能になる。
【００３１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００３２】
１ ＴＡＰコントローラ、２  不揮発性メモリ、１０，１０ａ，１０ｂ，１０ｃ，１０ｄ  半導体装置、５０  プリント回路板、ＢＣ  バウンダリスキャンセル。
【図１】
2014102176.tif 000003
【図２】
2014102176.tif 000004
【図３】
2014102176.tif 000005