(57)【要約】【課題】動作周波数の向上が可能な半導体集積受光デバイスを提供する。【解決手段】半導体集積受光デバイス１Ａは、光信号Ｌａを入力して電気信号を出力する光電変換部９Ａ〜９Ｄと、光電変換部９Ａ〜９Ｄから出力された電気信号を増幅する信号増幅部１２Ａ〜１２Ｄと、を備える。光電変換部９Ａ〜９Ｄは、表面１６ａ及び裏面１６ｂを有する基板１６と、光導波路部１７と、受光素子部１８と、容量素子部１９と、バイアス電圧側電極パッド２１と、基準電位が与えられるビア電極２２と、を有している。容量素子部１９は、受光素子部１８及びバイアス電圧側電極パッド２１に電気的に接続された下部金属層３４と、ビア電極２２に電気的に接続された上部金属層５２と、下部金属層３４と上部金属層５２との間に配置された絶縁層３３と、を含む。【選択図】図２
2014170823.tif 000002
【特許請求の範囲】
【請求項１】
光信号を入力して電気信号を出力する光電変換部と、前記光電変換部から出力された前記電気信号を増幅する信号増幅部と、を備える半導体集積受光デバイスであって、
前記光電変換部は、
表面及び裏面を有する基板と、
前記基板の前記表面上に形成され、前記光信号の光強度に応じた電気信号を生成する受光素子部と、
前記基板の前記表面上に形成され、前記光信号を導波して前記受光素子部に入力する光導波路部と、
前記基板の前記表面上に形成され、前記受光素子部と電気的に接続された容量素子部と、
前記基板の前記表面上に形成され、前記受光素子部にバイアス電圧を供給するためのバイアス電圧側電極と、
前記基板の前記表面と前記裏面とを連通するように形成され、基準電位が与えられるビア電極と、を有し、
前記容量素子部は、前記受光素子部及び前記バイアス電圧側電極に電気的に接続された第１導電層と、前記ビア電極に電気的に接続された第２導電層と、前記第１導電層と前記第２導電層との間に配置された絶縁層と、を含む、
ことを特徴とする半導体集積受光デバイス。
【請求項２】
前記光電変換部及び前記信号増幅部を複数備え、
前記信号増幅部は、それぞれ、前記光導波路部における前記光信号の導波方向に沿って前記光電変換部に隣接している、
ことを特徴とする請求項１に記載の半導体集積受光デバイス。
【請求項３】
前記基板は、前記ビア電極が形成される第１領域と、前記受光素子部及び前記光導波路部が形成される第２領域と、を含み、
前記光電変換部は、前記基板の前記第１領域及び前記裏面上に形成され前記ビア電極に電気的に接続された第１裏面電極部と、前記基板の前記第２領域及び前記裏面上に形成され電気的に絶縁された第２裏面電極部と、をさらに有する、
ことを特徴とする請求項２に記載の半導体集積受光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積受光デバイスに関する。
【背景技術】
【０００２】
近年、半導体基板上にフォトダイオードと光導波路とが集積されて成る光導波路型の半導体集積受光デバイスが研究されている。このような半導体集積受光デバイスは、例えば４０Ｇｂ／ｓ以上といった高速なビットレートを有しており、多値変調方式とデジタルコヒーレント受信方式とを組み合わせた光伝送システムの受信フロントエンドとして用いられる。この半導体集積受光デバイスは、光吸収層を含むフォトダイオードのための半導体積層部と、コア層を含む光導波路のための半導体積層部とのバットジョイント構造を半導体基板上に形成することにより作製される。
【０００３】
また、上述の半導体集積受光デバイスでは、フォトダイオードにバイアス電力を供給する配線とグランド配線（基準電位配線）  との間にキャパシタが設けられる場合があるが、受信フロントエンドの小型化のため、キャパシタもまた、フォトダイオード及び光導波路と並んで半導体基板上に形成されることがある。このようなキャパシタとしては、２つの金属層の間に絶縁層が挟み込まれたＭＩＭ（ＭＥＴＡＬ  ＩＮＳＵＬＡＴＯＲ  ＭＥＴＡＬ）キャパシタが好適である。
【０００４】
例えば、特許文献１には、光半導体装置が記載されている。この光半導体装置は、キャパシタと、フォトダイオードと、電極パッドとが所定の領域に配置された基板を備えている。キャパシタ及び電極パッドは、それぞれの各辺が所定の間隔で隣接するように基板上に配置されている。この半導体装置によれば、半導体装置全体を大型化させることなく、キャパシタの面積を拡大して静電容量を増大させることができると考えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１８０４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、半導体集積受光デバイスにおいては、配線パターンやボンディングワイヤ等に起因するインダクタンス成分が回路の共振周波数に影響を及ぼすことがある。そして、半導体集積受光デバイスの動作周波数の帯域に回路の共振周波数が存在すると、半導体集積受光デバイスを安定して動作させることが困難になるため、半導体集積受光デバイスの動作周波数帯域を、回路が有する共振周波数よりも低い範囲に設定する必要がある。このため、回路の共振周波数が相対的に低い場合には、半導体集積受光デバイスの動作周波数の向上が阻害される場合がある。
【０００７】
そこで、上記問題に鑑みて、本発明は、動作周波数の向上が可能な半導体集積受光デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体集積受光デバイスは、光信号を入力して電気信号を出力する光電変換部と、光電変換部から出力された電気信号を増幅する信号増幅部と、を備える半導体集積受光デバイスであって、光電変換部は、表面及び裏面を有する基板と、基板の表面上に形成され、光信号の光強度に応じた電気信号を生成する受光素子部と、基板の表面上に形成され、光信号を導波して受光素子部に入力する光導波路部と、基板の表面上に形成され、受光素子部と電気的に接続された容量素子部と、基板の表面上に形成され、受光素子部にバイアス電圧を供給するためのバイアス電圧側電極と、基板の表面と裏面とを連通するように形成され、基準電位が与えられるビア電極と、を有し、容量素子部は、受光素子部及びバイアス電圧側電極に電気的に接続された第１導電層と、ビア電極に電気的に接続された第２導電層と、第１導電層と第２導電層との間に配置された絶縁層と、を含む。
【０００９】
この半導体集積受光デバイスにおいては、基板の表面と裏面とを連通するようにビア電極が形成されている。そして、基板の表面上に形成された容量素子部の第２導電層が、そのビア電極に電気的に接続されている。このため、容量素子部の第２導電層にはビア電極を介して基準電位が与えられる。この構成によれば、例えば、容量素子部の第２導電層に対してボンディングワイヤを介して基準電位を与える構成と比較して、インダクタンス成分が低減するため、容量素子部を含む回路の共振周波数が高くなる。従って、半導体集積受光デバイスの動作周波数を高めることができる。
【００１０】
本発明の半導体集積受光デバイスは、光電変換部及び信号増幅部を複数備え、信号増幅部は、それぞれ、光導波路部における光信号の導波方向に沿って光電変換部に隣接している。この構成によれば、信号増幅部が光電変換部に対して光信号の導波方向に沿って隣接しているので、光電変換部と信号増幅部との間の電気的な接続状態を、一対の光電変換部と信号増幅部とによって構成されるそれぞれのチャンネルにおいて同等にすることが可能になる。従って、チャンネル毎の出力特性を揃えることができる。
【００１１】
本発明の半導体集積受光デバイスの基板は、ビア電極が形成される第１領域と、受光素子部及び光導波路部が形成される第２領域と、を含み、光電変換部は、基板の第１領域及び裏面上に形成されビア電極に電気的に接続された第１裏面電極部と、基板の第２領域及び裏面上に形成され電気的に絶縁された第２裏面電極部と、をさらに有する。例えば、半導体集積受光デバイスが、基板の裏面全域にわたって裏面電極が形成されると共に、各受光素子部及び光導波路部が基板の表面上に形成された共通の導電型半導体層を含むような構成を有する場合には、その裏面電極と導電型半導体層との間に寄生容量が生じることがある。この場合には、受光素子部において生成された電気信号の当該寄生容量を介したパスが生じて、各受光素子部の間でクロストークの問題が生じるおそれがある。本発明の半導体集積受光デバイスにおいては、各受光素子部及び光導波路部が形成される基板の第２領域の裏面上に形成された第２裏面電極部が電気的に絶縁されている。このため、各受光素子部及び光導波路部が基板の表面上に形成された共通の導電型半導体層を含むような場合にも、受光素子部において生成された電気信号の当該寄生容量を介したパスが生じることがない。従って、各受光素子部の間におけるクロストークの問題が生じることを抑制できる。
【発明の効果】
【００１２】
本発明によれば、動作周波数を高めることができる半導体集積受光デバイスが提供される。
【図面の簡単な説明】
【００１３】
【図１】図１は、第１実施形態に係る半導体集積受光デバイスを平面視した図である。
【図２】図２は、第１実施形態に係る半導体集積受光デバイスの一部を拡大した図である。
【図３】図３は、図２に示されたＩＩＩ−ＩＩＩ線に沿った断面を示す図である。
【図４】図４は、図２に示されたＩＶ−ＩＶ線に沿った断面を示す図である。
【図５】図５は、図２に示されたＶ−Ｖ線に沿った断面を示す図である。
【図６】図６は、図２に示されたＶＩ−ＶＩ線に沿った断面を示す図である。
【図７】図７は、第１実施形態に係る半導体集積受光デバイスの電気的な接続を示す回路図である。
【図８】図８は、ビア電極を形成する一工程を示す図である。
【図９】図９は、ビア電極を形成する一工程を示す図である。
【図１０】図１０はビア電極を形成する一工程を示す図である。
【図１１】図１１は、ビア電極を形成する一工程を示す図である。
【図１２】図１２は、ビア電極を形成する一工程を示す図である。
【図１３】図１３は、第２実施形態に係る半導体集積受光デバイスの断面を示す図である。
【図１４】図１４は、第２実施形態に係る半導体集積受光デバイスの断面を示す図である。
【図１５】図１５は、第３実施形態に係る半導体集積受光デバイスを平面視した図である。
【図１６】図１６は、第３実施形態に係る半導体集積受光デバイスの断面を示す図である。
【図１７】図１７は、第３実施形態に係る半導体集積受光デバイスの効果を説明するための図である。
【図１８】図１８は、第３実施形態に係る半導体集積受光デバイスの効果を説明するための図である。
【図１９】図１９は、裏面電極の変形例を説明するための図である。
【図２０】図２０は、第１比較例、第２比較例及び第１実施例の結果を説明するための図である。
【図２１】図２１は、比較例に係る半導体集積受光デバイスの電気的な接続を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら本発明を実施するための形態を詳細に説明する。図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
［第１実施形態］
図１〜図７を用いて第１実施形態に係る光導波路型の半導体集積受光デバイス（以下、単に「受光デバイス」ともいう）について説明する。ここで、図１は、第１実施形態に係る光導波路型の半導体集積受光デバイスを平面視した図である。図２は、第１実施形態に係る半導体集積受光デバイスの一部を拡大した図である。図３は、図２に示されたＩＩＩ−ＩＩＩ線に沿った断面を示す図である。図４は、図２に示されたＩＶ−ＩＶ線に沿った断面を示す図である。図５は、図２に示されたＶ−Ｖ線に沿った断面を示す図である。図６は、図１に示されたＶＩ−ＶＩ線に沿った断面を示す図である。図７は、第１実施形態に係る半導体集積受光デバイスの電気的な接続を示す回路図である。なお、図面には説明の便宜上、直交座標系Ｓを付す。
【００１６】
近年、光通信システムにおける伝送容量を増大する為に、４０Ｇｂ／ｓ以上の高ビットレートを有する光伝送システムが研究開発されている。ネットワークトラフィックの急増に対応するためには、更なるビットレートの増大が必要不可欠となり、大容量化を実現可能な通信方式として、周波数利用効率が高く、伝送時の分散耐性が高い多値変調とデジタルコヒーレント受信を組み合わせた伝送方式が研究開発されている。１００Ｇｂ／ｓ以上の光伝送を可能にする光変調方式としては、四位相偏移変調（ＱＰＳＫ：Ｑｕａｄｒａｔｕｒｅｐ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）が有力視されている。ＱＰＳＫ信号は２つの偏波で伝送されるため、ＤＰ−ＱＰＳＫ（２重偏波ＱＰＳＫ）またはＰＭ−ＱＰＳＫ（偏波モードＱＰＳＫ）と呼ばれている。ここでは、２つの偏波を指す場合にＤ−ＱＰＳＫ、１つの偏波を指す場合にＱＰＳＫという語を用いる。多値変調・コヒーレント光伝送では、光遅延、分岐、移相処理等を行う光復調回路と、多チャンネルのバランス受信用高速ＯＥ（Ｏｐｔｉｃａｌ／Ｅｌｅｃｔｒｉｃａｌ）変換部から構成される高機能・高性能な受信フロントエンド（ＦｒｏｎｔＥｎｄ：ＦＥ）が必要である。図１〜図７に示される受光デバイス１Ａは、そのような受信フロントエンドとして用いられるものである。
【００１７】
図１に示すように、受光デバイス１Ａは、実装基板２と、光信号を入力して電気信号を出力する光電変換チップ３Ａと、光電変換チップ３Ａから出力された電気信号を増幅する信号増幅チップ４Ａ，４Ｂとを備えている。
【００１８】
実装基板２は、光電変換チップ３Ａや信号増幅チップ４Ａ，４Ｂといった電子部品をハイブリッド集積するための部品である。実装基板２には、図示しない電子部品を実装するためのパッドや電気配線のためのパターンが設けられている。また、実装基板２には、基準電位が与えられるグランド層２ａ（図３参照）が設けられている。
【００１９】
光電変換チップ３Ａは、実装基板２上に配置されている。光電変換チップ３Ａは、半導体基板（基板）６と、入力光導波路部７と、光分岐部８と、複数（ここでは４つ）の光電変換部９Ａ〜９Ｄと、を有している。これら入力光導波路部７、光分岐部８及び光電変換部９Ａ〜９Ｄは、半導体基板６の表面上に設けられている。
【００２０】
入力光導波路部７は、光電変換チップ３Ａの入力ポート１１ａ，１１ｂに入力された光を、光分岐部８まで導光するものである。なお、一方の入力ポート１１ａには、ＱＰＳＫ方式によって変調された４つの信号成分を含む光信号Ｌａが入力される。他方の入力ポート１１ｂには、局部発振光Ｌｂが入力される。
【００２１】
光分岐部８は、光信号Ｌａと局部発振光Ｌｂとを相互に干渉させることによって、光信号Ｌａを、ＱＰＳＫ方式によって変調された４つの信号成分Ｌｃ１〜Ｌｃ４それぞれに分岐するものである。光分岐部８は、ＭＭＩカプラによりいわゆる９０°光ハイブリッドを構成し、半導体基板６の表面上に配置されている。ここで、４つの信号成分Ｌｃ１〜Ｌｃ４のうち、信号成分Ｌｃ１及びＬｃ２は偏波状態が互いに等しく、同相（Ｉｎ−ｐｈａｓｅ）関係を有している。また、信号成分Ｌｃ３及びＬｃ４の偏波状態は、互いに等しく且つ信号成分Ｌｃ１及びＬｃ２の偏波状態とは異なっている。信号成分Ｌｃ３及びＬｃ４は、直角位相（Ｑｕａｄｒａｔｕｒｅ）関係を有している。
【００２２】
光電変換部９Ａ〜９Ｄは、光分岐部８から出力された信号成分（光信号）Ｌｃ１〜Ｌｃ４が入力され、信号成分Ｌｃ１〜Ｌｃ４に対応する電気信号を出力するものである。４つの光電変換部９Ａ〜９Ｄは、Ｙ方向に沿って配列されている。光電変換部９Ａ〜９Ｄの詳細については後述する。
【００２３】
信号増幅チップ４Ａ，４Ｂは、信号成分Ｌｃ１〜Ｌｃ４の導波方向（Ｘ方向）に沿って光電変換チップ３Ａに隣接するように、実装基板２の表面上に配置されている。信号増幅チップ４Ａは、２つの信号増幅部１２Ａ，１２Ｂを有し、信号増幅チップ４Ｂは、２つの信号増幅部１２Ｃ，１２Ｄを有している。つまり、受光デバイス１Ａは、４つの信号増幅部１２Ａ〜１２Ｄを有している。信号増幅部１２Ａは、導波方向（Ｘ方向）に沿って光電変換部９Ａに隣接して、光電変換部９Ａに接続されている。信号増幅部１２Ｂは、導波方向（Ｘ方向）に沿って光電変換部９Ｂに隣接して、光電変換部９Ｂに接続されている。信号増幅部１２Ｃは、導波方向（Ｘ方向）に沿って光電変換部９Ｃに隣接して、光電変換部９Ｃに接続されている。信号増幅部１２Ｄは、導波方向（Ｘ方向）に沿って光電変換部９Ｄに隣接して、光電変換部９Ｄに接続されている。このように、信号増幅チップ４Ａ，４Ｂの信号増幅部１２Ａ〜１２Ｄは、それぞれ光電変換部９Ａ〜９Ｄと一対一に対応して電気的に接続されている。それぞれの信号増幅部１２Ａ〜１２Ｄは、同様の構造を有する。
【００２４】
図７に示すように、信号増幅部１２Ｄは、光電変換部９Ｄから出力された電気信号を増幅するものである。信号増幅部１２Ｄは、電気信号を増幅するトランスインピーダンスアンプ１３ａと、信号入力用電極パッド１３ｂと、基準電位側電極パッド１３ｃと有し、信号入力用電極パッド１３ｂに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。信号入力用電極パッド１３ｂは、高周波信号入力用のボンディングワイヤ１４を介して光電変換部９Ｄと電気的に接続されている。また、信号増幅部１２Ｄは、例えば、図示しないボンディングワイヤ又はビア電極を介して実装基板２のグランド層２ａに電気的に接続されている。
【００２５】
以下、光電変換部９Ａ〜９Ｄについて詳細に説明する。光電変換部９Ａ〜９Ｄはそれぞれ同様の構造を有するため、光電変換部９Ｄを詳細に説明し、光電変換部９Ａ，９Ｂ，９Ｃの説明を省略する。
【００２６】
図２は、受光デバイス１Ａの一部を拡大した図であり、光電変換部９Ｄと信号増幅部１２Ｄとが含まれている。図２に示すように、光電変換部９Ｄは、基板１６と、光導波路部１７と、受光素子部１８と、容量素子部１９と、バイアス電圧側電極パッド２１と、ビア電極２２と、基準電位側配線２３と、信号出力用電極パッド２４と、裏面電極２６と、を有している。
【００２７】
基板１６について説明する。基板１６は、半導体基板６の一部分であり、例えば半絶縁性のＩｎＰによって形成されている。基板１６は、実装基板２と対面する裏面１６ｂと、この裏面１６ｂと反対側の表面１６ａと、を有している。基板１６の表面１６ａ上には、光導波路部１７と、受光素子部１８と、容量素子部１９と、バイアス電圧側電極パッド２１と、基準電位側配線２３と、信号出力用電極パッド２４とが集積されている。基板１６の裏面１６ｂ上には、裏面電極２６が設けられている（図６参照）。また、基板１６には、表面１６ａと裏面１６ｂとを連通するビアホール１６ｃが設けられている。
【００２８】
光導波路部１７について説明する。光導波路部１７は、光分岐部８（図１参照）と受光素子部１８とを光学的に接続し、光分岐部８から出力された信号成分Ｌｃ４を導波して受光素子部１８に入力するものである。光導波路部１７は基板１６の表面１６ａ上に形成され、一端が光分岐部８に光学的に接続され（図１参照）、他端が受光素子部１８に光学的に接続されている。
【００２９】
続いて、図３を用いて、光導波路部１７の構造について説明する。図３は、光導波路部１７の導波方向（Ｘ方向）に垂直な面（ＹＺ面）の構造を示す図である。図３に示すように、光導波路部１７は、基板１６の表面１６ａ上に設けられたバッファ層２７と、バッファ層２７上に設けられた光導波コア層２８と、光導波コア層２８上に設けられたクラッド層２９とを含んで構成されている。バッファ層２７は、例えば半絶縁性のＩｎＰからなる。光導波コア層２８は、屈折率がバッファ層２７よりも大きく且つバッファ層２７と格子整合できる材料（例えばＩｎＧａＡｓＰ）からなる。一例では、光導波コア層２８のＩｎＧａＡｓＰのバンドギャップ波長は１．０５μｍである。クラッド層２９は、屈折率が光導波コア層２８よりも小さく且つ光導波コア層２８と格子整合できる材料（例えばアンドープＩｎＰ）からなる。バッファ層２７の一部、光導波コア層２８、及びクラッド層２９は、所定の光導波方向（Ｘ方向）に延びるメサ構造を構成しており、このメサ構造は、一対の側面３１ａ，３１ｂを有している。このメサ構造により、光導波路部１７において光導波コア層２８内を光信号が伝搬することができる。なお、このメサ構造の一対の側面３１ａ，３１ｂ及び上面３１ｃは、２層の絶縁層３２，３３に覆われることによって保護されている。絶縁層３２，３３は、例えば絶縁性シリコン化合物（ＳｉＮ、ＳｉＯＮ、またはＳｉＯ２）によって形成されている。
【００３０】
受光素子部１８について説明する。受光素子部１８は、光分岐部８（図１参照）から導波された信号成分Ｌｃ４の光強度に応じた電気信号を生成して出力するものである。受光素子部１８は、ＰＩＮフォトダイオードとしての構成を有している。図２に示すように、受光素子部１８は、光導波路部１７を介して光分岐部８と光学的に結合されている。
【００３１】
また、図７に示すように、受光素子部１８のアノードは、信号増幅部１２Ｄと接続するための信号出力用電極パッド２４、及び信号増幅部１２Ｄと接続するためのボンディングワイヤ１４を介して信号増幅部１２Ｄの信号入力用電極パッド１３ｂと電気的に接続されている。受光素子部１８のカソードは、後述する容量素子部１９の下部金属層３４に電気的に接続されている。さらに受光素子部１８のカソードは、下部金属層３４に接続された配線５３を介してバイアス電圧側電極パッド２１が電気的に接続されている。
【００３２】
続いて、図４及び図５を用いて受光素子部１８の構造について説明する。図４には、受光素子部１８の導波方向（Ｘ方向）に沿った面（ＸＺ面）の構造が含まれている。また、図５には、受光素子部１８の導波方向（Ｘ方向）に垂直な面（ＹＺ面）の構造が含まれている。図４に示すように、受光素子部１８は、基板１６上に順に積層された、エッチングストップ層３６、ｎ型バッファ層３７、ｎ型ヘテロ障壁緩和層３８、光吸収層３９、ｉ型またはｐ型のヘテロ障壁緩和層４１、ｐ型クラッド層４２、ｐ型ヘテロ障壁緩和層４３、及びｐ型コンタクト層４４を有している。エッチングストップ層３６は、バットジョイントエッチング用のエッチングストップ層であり、例えばアンドープＩｎＧａＡｓＰによって形成され、そのバンドギャップ波長は例えば１．１５μｍである。ｎ型バッファ層３７は、例えばＳｉドープＩｎＰによって形成されている。ｎ型ヘテロ障壁緩和層３８は、例えばＳｉドープＩｎＧａＡｓＰによって形成され、そのバンドギャップ波長は例えば１．４μｍである。光吸収層３９は、例えばアンドープＩｎＧａＡｓによって形成されている。ｉ型またはｐ型ヘテロ障壁緩和層４１は、例えば２層のアンドープまたはＺｎドープＩｎＧａＡｓＰによって形成され、２層それぞれのバンドギャップ波長は例えば１．３μｍ及び１．１μｍである。ｐ型クラッド層４２は、例えばＺｎドープＩｎＰによって形成されている。ｐ型ヘテロ障壁緩和層４３は、例えば２層のＺｎドープＩｎＧａＡｓＰによって形成され、２層それぞれのバンドギャップ波長は例えば１．１μｍ及び１．３μｍである。ｐ型コンタクト層４４は、例えばＺｎドープＩｎＧａＡｓによって形成されている。
【００３３】
図５に示すように、ｎ型バッファ層３７の一部、ｎ型ヘテロ障壁緩和層３８、光吸収層３９、ｉ型またはｐ型ヘテロ障壁緩和層４１、ｐ型クラッド層４２、ｐ型ヘテロ障壁緩和層４３、及びｐ型コンタクト層４４は、導波方向（Ｘ方向）に延びるメサ構造を構成しており、このメサ構造は、一対の側面４６ａ，４６ｂを有している。そして、導波方向（Ｘ方向）におけるｎ型ヘテロ障壁緩和層３８、光吸収層３９、及びｉ型またはｐ型ヘテロ障壁緩和層４１の一端は、前述した光導波路部１７の光導波コア層２８と接することにより、光導波コア層２８と光学的に結合されている（図４参照）。また、このメサ構造の一対の側面４６ａ，４６ｂは、例えばＦｅドープＩｎＰといった半絶縁性材料によって形成されている埋込領域４７ａ，４７ｂに埋め込まれている。
【００３４】
受光素子部１８は、２層の絶縁層３２，３３を更に有している。絶縁層３２，３３は、前述した光導波路部１７と共通のものであり、メサ構造の上面から埋込領域４７ａ，４７ｂ上にかけて設けられており、これらを覆って保護している。また、絶縁層３２，３３は、メサ構造の上面に開口３２ａ，３３ａを有しており、該開口３２ａ，３３ａにより絶縁層３２，３３から露出したｐ型コンタクト層４４上には、ｐ型オーミック電極（アノード）４８が設けられている。ｐ型オーミック電極４８は、例えばＡｕＺｎ若しくはＰｔとｐ型コンタクト層４４との合金によって形成されている。そして、ｐ型オーミック電極４８上には、ｐ電極用配線４９が設けられている。ｐ電極用配線４９は、導波方向（Ｘ方向）に延びており、ｐ型オーミック電極４８と信号出力用電極パッド２４とを電気的に接続する（図４参照）。ｐ電極用配線４９は例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有しており、信号出力用電極パッド２４は例えばＡｕメッキによって形成されている。
【００３５】
さらに、絶縁層３２は、受光素子部１８のメサ構造からＹ方向に離間したｎ型バッファ層３７の上にも、別の開口３２ｂを有している。該開口３２ｂにより絶縁層３２から露出したｎ型バッファ層３７の上には、ｎ型オーミック電極（カソード）５１が設けられている。ｎ型オーミック電極５１は、例えばＡｕＧｅ若しくはＡｕＧｅＮｉとｎ型バッファ層３７との合金によって形成されている。そして、ｎ型オーミック電極５１上には、後述する容量素子部１９の下部金属層（第１導電層）３４が延びている。
【００３６】
容量素子部１９について説明する。容量素子部１９は、受光素子部１８に供給されるバイアス電圧を安定化させると共にバイアス電圧に混入する雑音成分を除去するための、いわゆるバイパスコンデンサである。容量素子部１９は、ＭＩＭ型キャパシタである。図７に示すように、容量素子部１９は、下部金属層３４を介して受光素子部１８のカソードに電気的に接続され、配線５３を介してバイアス電圧側電極パッド２１に電気的に接続され、さらに配線５４を介してビア電極２２に電気的に接続されている。
【００３７】
次に、容量素子部１９の構造について説明する。図５には、容量素子部１９の光導波方向（Ｘ方向）に垂直な断面（ＹＺ面）の構造が含まれている。図６には、容量素子部１９の光導波方向（Ｘ方向）に沿った断面（ＸＺ面）の構造が含まれている。なお、他の光電変換部９Ａ，９Ｂ，９Ｃの容量素子部１９は、光電変換部９Ｄの容量素子部１９と同様の構造を有している。
【００３８】
図５及び図６に示すように、容量素子部１９は、基板１６上に順に積層された、絶縁層３２、下部金属層（第１導電層）３４、絶縁層３３、及び上部金属層（第２導電層）５２を有している。下部金属層３４及び上部金属層５２は、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった金属積層構造を有している。絶縁層３２，３３は、光導波路部１７及び受光素子部１８と共通のものであり、例えば絶縁性シリコン化合物（ＳｉＮ、ＳｉＯＮ、またはＳｉＯ２）によって形成されている。このように、容量素子部１９は、絶縁層３２が下部金属層３４及び上部金属層５２に挟まれた構成を備えており、いわゆるＭＩＭ構造を有している。上部金属層５２は配線５４に接続されている。また、下部金属層３４は、容量素子部１９を受光素子部１８に電気的に接続するためのｎ電極用配線も兼ねるため、容量素子部１９から受光素子部１８の間に延在し一端が受光素子部１８のｎ型オーミック電極（カソード）５１に接続されている。
【００３９】
図６に示すように、上部金属層５２の寸法は、下部金属層３４の寸法より小さくなっている。そして、上部金属層５２に覆われていない下部金属層３４の部分上では、絶縁層３３に開口３３ｂが形成されている。該開口３３ｂから露出した下部金属層３４上には、配線５３が設けられている。配線５３は、光導波方向（Ｘ方向）に沿って延びており、下部金属層３４とバイアス電圧側電極パッド２１とを電気的に接続している。また、上部金属層５２上には、配線５４が設けられている。配線５４は、光導波方向（Ｘ方向）に沿って延びており、上部金属層５２とビア電極２２とを電気的に接続する。すなわち、容量素子部１９は、受光素子部１８及びバイアス電圧側電極パッド２１に電気的に接続された下部金属層（第１導電層）３４と、ビア電極２２に電気的に接続された上部金属層（第２導電層）５２と、下部金属層３４と上部金属層５２との間に配置された絶縁層３３と、を含む。なお、配線５３及び配線５４は、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有している。
【００４０】
バイアス電圧側電極パッド２１について説明する。バイアス電圧側電極パッド２１は、受光素子部１８に供給するバイアス電圧を入力するためのＤＣ電源接続用のワイヤボンディングパッドである。図２に示すように、バイアス電圧側電極パッド２１は、基板１６の表面１６ａ上に設けられ、配線５３を介して容量素子部１９の下部金属層３４に電気的に接続されている（図６参照）。バイアス電圧側電極パッド２１には、ボンディングワイヤ５６の一端が接続されている（図７参照）。このボンディングワイヤ５６の他端は、バイアス電圧を供給するための電源（不図示）と電気的に接続されている。バイアス電圧側電極パッド２１は、例えばＡｕメッキによって形成されている。
【００４１】
ビア電極２２について説明する。図６に示すように、ビア電極２２は、容量素子部１９に基準電位を与えるためのものである。ビア電極２２は、基板１６の厚さ方向（Ｚ方向）に延在するメッキピラー２２ａを含み、基板１６の表面１６ａ側が配線５４に電気的に接続され、基板１６の裏面１６ｂ側が裏面電極２６と一体化されている。
【００４２】
次に、ビア電極２２の構造について説明する。図６には、ビア電極２２の光導波方向（Ｘ方向）に沿った断面（ＸＺ面）の構造が含まれている。図６に示すように、ビア電極２２は、基板１６の厚さ方向（Ｚ方向）に貫通するビアホール１６ｃに導電材料が充填されて、基板１６の表面１６ａと裏面１６ｂとを連通するように形成されている。ビア電極２２は、下地電極金属層２６ａと、メッキピラー２２ａとを含んで構成されている。下地電極金属層２６ａは、基板１６の裏面１６ｂ、ビアホール１６ｃの側壁、及び配線５４の裏面上に形成されている。下地電極金属層２６ａは、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有し、メッキピラー２２ａを形成するための下地金属として機能する。メッキピラー２２ａは、下地電極金属層２６ａが形成されたビアホール１６ｃを埋めるように形成されている。メッキピラー２２ａは、例えばＡｕによって形成されている。
【００４３】
信号出力用電極パッド２４について説明する。信号出力用電極パッド２４は、受光素子部１８から出力された電気信号をボンディングワイヤ１４を介して信号増幅部１２Ｄに出力するためのものである。図４に示すように、信号出力用電極パッド２４は、ｐ電極用配線４９を介して受光素子部１８のｐ型オーミック電極（アノード）４８に電気的に接続されると共に、ボンディングワイヤ１４の一端が接続されている。信号出力用電極パッド２４は、例えばＡｕメッキによって形成されている。
【００４４】
裏面電極２６について説明する。裏面電極２６は、ビア電極２２に基準電位を与えるためのものである。裏面電極２６は、基板１６の裏面１６ｂ全体に設けられ、実装基板２のグランド層２ａと電気的に接続されている。図６には、裏面電極２６の光導波方向（Ｘ方向）に沿った断面（ＸＺ面）の構造が含まれている。裏面電極２６は、下地電極金属層２６ａと、メッキ層２６ｂとを含んで構成されている。下地電極金属層２６ａは、ビア電極２２と共通のものであり、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有している。また、メッキ層２６ｂは、ビア電極２２のメッキピラー２２ａと一体化されている。
【００４５】
以上の構造を有する受光デバイス１の光電変換チップ３Ａにおいては、光信号Ｌａと局部発振光（Ｌｏｃａｌ  Ｏｓｃｉｌｌａｔｏｒ）Ｌｂを干渉させる９０°光ハイブリッドを構成するＭＭＩ型カプラ（光分岐部）８と、その出射側の４つの光導波路部１７の端部に設けられ光信号Ｌａを電気信号に変換する導波路型の受光素子部１８と、がモノリシック集積されている。光電変換チップ３Ａにおいては、受光素子部１８のｎ型オーミック電極５１が形成される領域にそれぞれ容量素子部１９がモノリシック集積されている。このような配置により、受光素子部１８のｎ型オーミック電極５１とバイパスコンデンサである容量素子部１９間のインダクタンス成分を設計的に揃えている。さらに、容量素子部１９の上部金属層５２は、基板１６に形成したビアホール１６ｃ内にメッキピラー２２ａを形成してグランド層２ａに接続している。そのため、光電変換部９Ａ〜９Ｄには、グランド接続用のボンディングパッド及びボンディングワイヤが無い。
【００４６】
また、以上の構造を有する受光デバイス１Ａの信号増幅チップ４Ａ，４Ｂは、トランスインピーダンスアンプ１３ａがハイブリッド集積され、受光素子部１８の後段に配置されている。信号増幅チップ４Ａ，４Ｂは、同相（Ｉｎ−ｐｈａｓｅ）関係を示す１番目と２番目の受光素子部１８の高周波電気信号と直角位相（Ｑｕａｄｒａｔｕｒｅ）関係を示す３番目と４番目の受光素子部１８の高周波電気信号をそれぞれ入力するように、光電変換チップ３Ａと接続されている。
【００４７】
引き続いて、図８〜図１２を用いて受光デバイス１Ａの製造方法について説明する。図８〜図１２は、半導体集積受光デバイス１Ａのビア電極２２を形成するための工程を示す図であり、基板１６におけるビア電極２２が形成される領域１６ｒの光導波方向（Ｘ方向）に沿った断面（ＸＺ面）が含まれている。なお、受光デバイス１Ａの実装基板２及び信号増幅チップ４Ａ，４Ｂは、公知の方法により製造することができる。また、光電変換チップ３Ａの光導波路部１７、受光素子部１８、容量素子部１９、バイアス電圧側電極パッド２１、基準電位側配線２３、信号出力用電極パッド２４も公知の方法により製造することができる。以下、光電変換部９Ｄにビア電極２２を形成する工程について詳細に説明する。
【００４８】
ビア電極２２を形成する工程は、光導波路部１７、受光素子部１８、容量素子部１９の半導体材料及び絶縁性材料からなる構造を形成する工程、及び受光素子部１８のｐ型オーミック電極４８、ｎ型オーミック電極５１及び容量素子部１９の上部金属層５２を形成する工程の後に、バイアス電圧側電極パッド２１、基準電位側配線２３、信号出力用電極パッド２４、配線３４，５３，５４等の金属配線パターンの形成に併せて実施される。
【００４９】
（開口形成工程）
図８に示すように、まず、基板１６おいてビア電極２２が形成される領域１６ｒ上に設けられた絶縁層３２，３３を除去して、領域１６ｒの表面を露出させる。また、上部金属層５２に覆われていない下部金属層３４の部分上の絶縁層３３に開口３３ｂを形成する。絶縁層３２の除去及び開口３３ｂの形成には、例えばエッチング法を用いることができる。
【００５０】
（配線形成工程）
図９に示すように、蒸着・リフトオフ法を用いて、信号増幅チップ４Ｂから離間する方向に延在するように配線５３を絶縁層３２，３３上に形成する。また、同様に蒸着・リフトオフ法を用いて、上部金属層５２及び基板１６の領域１６ｒ上に亘って、配線５３とは逆向きに延在する配線５４を形成する。領域１６ｒ上に形成された配線５４は、後に実施されるビアホール１６ｃを形成するためのエッチング工程において受けパッド配線５４ａとして機能する。さらに、受光素子部１８のｐ型オーミック電極４８から配線５４と同じ方向に延在するｐ電極用配線４９を形成する（図４参照）。
【００５１】
（パッド形成工程）
図１０に示すように、メッキ法を用いて、配線５３上にバイアス電圧側電極パッド２１を形成する。また、ｐ電極用配線４９上には、メッキ法を用いて、ｐ電極用配線４９上に信号出力用電極パッド２４を形成する（図４参照）。なお、領域１６ｒ上には、ボンディング受け用のパッド電極は形成しない。
【００５２】
（ビアホール形成工程）
図１１に示すように、基板１６の裏面１６ｂ上にエッチングマスク（不図示）を形成した後に、マスクから露出した基板１６をエッチングして、領域１６ｒにビアホール１６ｃを形成する。このエッチングにより、基板１６の裏面１６ｂ上に配線５４を露出させるビアホール１６ｃが形成される。
【００５３】
（ビア電極形成工程）
図１２に示すように、まず、メッキピラー２２ａ及びメッキ層２６ｂを形成するための下地電極金属層２６ａを形成する。スパッタ法を用いて、ビアホール１６ｃから露出した配線５４の裏面、ビアホール１６ｃの側壁面、及び基板１６の裏面１６ｂ上に下地電極金属層２６ａを形成する。続いて、メッキ法を用いて、下地電極金属層２６ａ上にメッキピラー２２ａ及び裏面電極２６のメッキ層２６ｂを形成する。
【００５４】
以上の工程により、ビア電極２２を備えた受光デバイス１Ａが製造される。
【００５５】
ここで比較例に係る半導体集積受光デバイスについて説明する。図２１は、受光デバイス１００における光電変換部１０１と、信号増幅部１０２との電気的な接続関係を説明するための図である。受光デバイス１００は、基準電位が信号増幅部１０２の基準電位側電極パッド１３ｃ及びボンディングワイヤ１０４を介して光電変換部１０１に与えられている点で本実施形態の受光デバイス１Ａと相違している。すなわち、容量素子部１９には、２本のボンディングワイヤ５６，１０４が電気的に接続されている。また、光電変換部１０１は、ボンディングワイヤ１０４を接続するための基準電位側電極パッド５５を備えている。基準電位側電極パッド５５は、配線５４上に形成されている。
【００５６】
発明者らが鋭意検討したところ、このような構成を有する受光デバイス１００は、例えば２２ＧＨｚ程度の共振周波数を有することがわかった。さらに、この共振周波数には、光電変換部１０１に接続されるボンディングワイヤ５６，１０４に起因するインダクタンス成分、配線３４，５３，５４、並びにバイアス電圧側電極パッド２１及び基準電位側電極パッド５５に起因するキャパシタンス成分（容量成分）が影響していると想定された。
【００５７】
この共振周波数が、受光素子部１８の動作周波数よりも高い場合には問題は生じないが、ビットレートが４０Ｇｂｐｓ以上であるような高速動作を行う受光素子部１８では、受光素子部１８の動作周波数帯域（３０ＧＨｚ以下）に回路の共振周波数が存在するため、光電変換部９Ａ〜９Ｄを正常に動作させることが困難になり得ることを発明者らは見出した。従って、共振周波数を高周波側にシフトさせる必要がある。共振周波数を高周波側にシフトさせるためには、例えば、ボンディングワイヤ５６，１０４の長さを短くしてインダクタンスを小さくすることや、基板１６の厚さを厚くして寄生容量を小さくすることなどが考えられる。しかし、ボンディングワイヤ５６，１０４の長さを短くした場合には、ボンディング作業が困難なるおそれがある。また、基板１６の厚さを厚くした場合には、チップ加工が困難になるおそれがある。
【００５８】
これに対して、半導体集積受光デバイス１Ａは、基板１６の表面１６ａと裏面１６ｂとを連通するように形成されたビア電極２２を有している。そして、基板１６の表面１６ａ上に形成された容量素子部１９の上部金属層５２が、そのビア電極２２に電気的に接続されている。このため、容量素子部１９の上部金属層５２にはビア電極２２を介して基準電位が与えられる。この接続構成によれば、グランド接続のためのボンディングワイヤを不要とすることができる。そして、ビア電極２２による電気的な接続構成によれば、ボンディングワイヤによる接続構成と比較してインダクタンス成分が低減するため、容量素子部１９を含む回路の共振周波数が高くなる。従って、半導体集積受光デバイス１Ａの動作周波数を高めることができる。
【００５９】
また、半導体集積受光デバイス１Ａにおいては、信号増幅部１２Ａ〜１２Ｄが光電変換部９Ａ〜９Ｄに対して光信号の導波方向（Ｘ方向）に沿って隣接しているので、光電変換部９Ａ〜９Ｄと信号増幅部１２Ａ〜１２Ｄとの間の電気的な接続状態を一対の光電変換部と信号増幅部とによって構成されるそれぞれのチャンネルにおいて同等にすることが可能になる。従って、チャンネル毎の出力特性を揃えることができる。
【００６０】
［第２実施形態］
図１３及び図１４を用いて第２実施形態に係る光導波路型の半導体集積受光デバイス１Ｂについて説明する。図１３は、半導体集積受光デバイス１Ｂの断面を示す図であり、光電変換部９Ｄの光導波方向（Ｘ方向）に沿った断面（ＸＺ面）が含まれている。図１４は、半導体集積受光デバイス１Ｂの断面を示す図であり、光電変換部９Ｄの光導波方向（Ｘ方向）に垂直な断面（ＹＺ面）を示す図である。受光デバイス１Ｂは、裏面電極２６Ｂの構造が受光デバイス１Ａの裏面電極２６と相違している。より詳細には、受光デバイス１Ａの裏面電極２６は基板１６の裏面１６ｂの全面に形成されているが、受光デバイス１Ｂの裏面電極２６Ｂは基板１６の裏面１６ｂの全面に形成されておらず、裏面電極２６の一部が除去されて形成されている。裏面電極２６の一部は、例えばイオンミリング法により除去することができる。
【００６１】
図１３に示すように、受光デバイス１Ｂの裏面電極２６Ｂは、ｐ型オーミック電極４８と信号出力用電極パッド２４とを接続するｐ電極用配線４９、及び信号出力用電極パッド２４に対向する領域ｋ１上に設けられておらず、基板１６の裏面１６ｂが裏面電極２６Ｂから露出している。このような裏面電極２６Ｂによれば、ｐ電極用配線４９の間で生じる寄生容量の大きさが低減されると共に、信号出力用電極パッド２４との間で生じる寄生容量の大きさが低減される。
【００６２】
また、図１４に示すように、裏面電極２６Ｂは、容量素子部１９、配線５３及びバイアス電圧側電極パッド２１に対向する領域ｋ２上に設けられておらず、基板１６の裏面１６ｂが裏面電極２６Ｂから露出している。このような裏面電極２６Ｂによれば、下部金属層３４との間で生じる寄生容量の大きさが低減され、配線５３と間で生じる寄生容量の発生が抑制され、さらに、バイアス電圧側電極パッド２１との間で生じる寄生容量の大きさが低減される。
【００６３】
受光デバイス１Ｂは、光電変換部９Ａ〜９Ｄがビア電極２２を介してグランド接続されているので、受光デバイス１Ａと同様に、動作周波数を高めることができる。さらに、受光デバイス１Ｂによれば、寄生容量の大きさが低減されるため、容量素子部１９を含む回路の共振周波数を更に高めることができる。従って、半導体集積受光デバイス１Ｂの動作周波数の設計自由度を高めることができる。
【００６４】
［第３実施形態］
図１５〜図１８を用いて第３実施形態に係る光導波路型の半導体集積受光デバイス１Ｃについて説明する。図１５は、第３実施形態に係る光導波路型の半導体集積受光デバイス１Ｃを平面視した図である。図１６は、第３実施形態に係る半導体集積受光デバイス１Ｃの断面を示す図であり、光導波方向（Ｘ方向）に沿った断面（ＸＺ面）が含まれている。図１７は、半導体集積受光デバイス１Ｃの効果を説明するための図である。図１８は、半導体集積受光デバイス１Ｃの効果を説明するための図であり、受光デバイス１Ｃの光導波方向（Ｘ方向）に沿った別の断面（ＸＺ面）を示す図である。
【００６５】
受光デバイス１Ａでは、図４に示すように、ｎ型バッファ層３７の上には、ｎ型ヘテロ障壁緩和層３８、光吸収層３９、ｉ型またはｐ型ヘテロ障壁緩和層４１、ｐ型クラッド層４２、ｐ型ヘテロ障壁緩和層４３、及びｐ型コンタクト層４４が形成されていた。そして、ｎ型バッファ層３７は半絶縁性のバッファ層２７に埋め込まれ、バッファ層２７の上に光導波コア層２８が形成されていた。
【００６６】
一方、図１５及び図１６に示すように、受光デバイス１Ｃでは、ｎ型バッファ層３７Ｃの上にはｎ型ヘテロ障壁緩和層３８、光吸収層３９、ｉ型またはｐ型ヘテロ障壁緩和層４１、ｐ型クラッド層４２、ｐ型ヘテロ障壁緩和層４３、及びｐ型コンタクト層４４が形成されると共に、光導波コア層２８が形成されている点で受光デバイス１Ａと相違する。すなわち、ｎ型バッファ層３７Ｃは、光導波コア層２８、光分岐部８及び入力光導波路部７が形成された領域にまで延在している（図１５参照）。このような構成よれば、受光デバイス１Ａを製造する場合と比較して、半絶縁性のバッファ層２７を成長する必要がないので、結晶成長の回数を減らすことができる。例えば、バットジョイントの回数を低減することができる。
【００６７】
ここで、図１５，図１６，図１８に示す構造では、ｎ型バッファ層３７Ｃが光導波コア層２８、光分岐部８及び入力光導波路部７が形成された領域にまで延在している。このため、受光デバイス１Ｃにおけるｎ型バッファ層３７Ｃと裏面電極２６Ｐとの対向面積が、受光デバイス１Ａにおけるｎ型バッファ層３７と裏面電極２６との対向面積よりも大きくなり、例えば１２ｐＦ程度の寄生容量Ｃが生じる場合がある。この寄生容量Ｃは、ｎ型バッファ層３７Ｃ及び裏面電極２６Ｐを介して、光電変換部９Ａ〜９Ｄの容量素子部１９と並列接続される。このような構成によれば、寄生容量Ｃを通じて電気信号が流れる意図しないパスが形成されるおそれがある。
【００６８】
受光デバイス１Ｃが受信動作をすると、受光素子部１８で生じた高周波の電気信号が容量素子部１９を通じて流れるパスと寄生容量Ｃを通じて流れるパスとに分割されるため、電圧降下が生じる。受光素子部１８はｎ型バッファ層３７Ｃを介して互いに接続されると共に寄生容量Ｃにも接続されているため、寄生容量Ｃに起因する電圧降下の影響はそれぞれの受光素子部１８に及ぶ。これにより、それぞれの受光素子部１８の出力が別の受光素子部１８に出力に影響を与える、いわゆるクロストークの問題が生じるおそれがある。
【００６９】
図１８に示すように、受光デバイス１Ｃは、裏面電極２６に代えて、裏面電極２６Ｐを有している。この裏面電極２６Ｐは、第１裏面電極部２６ｃと、第２裏面電極部２６ｄとを含む。第１裏面電極部２６ｃは、基板１６のビア電極２２が形成された第１領域２ｅ及び基板１６の裏面１６ｂ上に形成されている。この第１裏面電極部２６ｃは、ビア電極２２と一体に形成されている。さらに、この第１裏面電極部２６ｃは、実装基板２のグランド層２ｃに電気的に接続されている。第２裏面電極部２６ｄは、基板１６の受光素子部１８及び光導波路部１７が形成される第２領域２ｆ及び基板１６の裏面１６ｂ上に形成されている。この第２裏面電極部２６ｄは、受光素子部１８及び光導波路部１７を支持する支持部として機能するものであり、電気的に絶縁されている。さらに、この第２裏面電極部２６ｄに接続された実装基板２のグランド層２ｄは、第１裏面電極部２６ｃが接続されたグランド層２ｃに対して電気的に絶縁されている。
【００７０】
このような第１裏面電極部２６ｃ及び第２裏面電極部２６ｄは、基板１６の裏面１６ｂの全面に形成した電極に対して、例えば、選択メッキを実施した後にイオンミリング法を用いてシードメタルを除去することにより形成される。
【００７１】
受光デバイス１Ｃは、光電変換部９Ａ〜９Ｄがビア電極２２を介してグランド接続されているので、受光デバイス１Ａと同様に、動作周波数を高めることができる。
【００７２】
さらに、受光デバイス１Ｃにおいては、各受光素子部１８及び光導波路部１７が形成される基板１６の第２領域２ｆの裏面１６ｂ上に形成された第２裏面電極部２６ｄが電気的に絶縁されている。このため、各受光素子部１８及び光導波路部１７が基板１６の表面１６ａ上に形成された共通のｎ型バッファ層３７Ｃを含むような場合にも、受光素子部１８において生成された電気信号に影響を与えるパスが生じることがない。すなわち、寄生容量Ｃを通じて流れる電流が抑制され、寄生容量を流れるパスの電圧降下が小さくなるので別の受光素子１８のｎ型バッファ層３７Ｃにおける電圧変動が抑制される。従って、各受光素子部１８の間におけるクロストークの問題が生じることを抑制できる。
【００７３】
本発明に係る受光デバイスは、本実施形態に係る受光デバイス１Ａ〜１Ｃの構成に限定されるものではない。
【００７４】
例えば、第３実施形態の受光デバイス１Ｃの裏面電極２６Ｐは、図１９に示すような形状であってもよい。図１９は、裏面電極２６Ｐの変形例を説明するための図である。図１９の（ａ）部に示すように、裏面電極２６Ｐは、第１領域２ｅ上に形成された第１裏面電極部２６ｃと、第２領域２ｆ上に形成された第２裏面電極部２６ｄとを有すると共に、第１領域２ｅ及び第２領域２ｆに挟まれた領域２ｊ上に設けられていない。この構成によれば、寄生容量Ｃを除外することができる。また、図１９の（ｂ）部に示すように、第２領域２ｆの一部の領域に第２裏面電極部２６ｄを形成するものであってもよい。この場合には、第２裏面電極部２６ｄは、光電変換チップ３Ａの入力ポート１１ａ，１１ｂ側の縁部Ａ１に沿って帯状に形成されている。この構成によれば、寄生容量Ｃを除外することができる上に、ｎ型バッファ層３７Ｃと第２裏面電極部２６ｄの対向面積が小さくなるため、寄生容量Ｃの大きさを低減することができる。また、図１９の（ｃ）部に示すように、第２領域２ｆの一部の領域に第２裏面電極部２６ｄを形成するものであってもよい。この場合には、第２裏面電極部２６ｄは、光電変換チップ３Ａの入力ポート１１ａ，１１ｂ側の角部Ａ２，Ａ３に配置される。この構成によれば、寄生容量Ｃを除外することができ、そもそもｎ型バッファ層３７Ｃと第２裏面電極部２６ｄの対向面積がより小さくなるため、寄生容量Ｃの大きさを一層低減することができる。
【００７５】
また、第１〜第３実施形態における光導波コア層２８は、ＡｌＧａＩｎＳｂ系の半導体材料を用いてもよい。
【００７６】
また、第１〜第３実施形態における各半導体材料は、ｐ型の導電性を有する半導体材料がｎ型の導電性を有する半導体材料であってもよく、ｎ型の導電性を有する半導体材料がｐ型の導電性を有する半導体材料であってもよい。
【００７７】
上記光電変換チップ３Ａには、同一のＩｎＰからなる基板１６上にヘテロ接合バイポーラトランジスタといったＩｎＰ系電子デバイスや、容量素子、抵抗素子等を形成し、光電変換回路を設けてもよい。
【実施例】
【００７８】
以下、本発明に係る受光デバイスの実施例について説明する。ここでは、上述した受光デバイス１Ｂに相当する第１実施例に係る受光素子デバイスと、第１比較例としての受光デバイスと、第２比較例としての受光デバイスとを用意し、それぞれの共振周波数を確認した。
【００７９】
第１比較例としての受光デバイスは、図２１に示す受光デバイス１００に相当する。ここでは、ボンディングワイヤ１０４の長さは６００ｎｍとし、基板１６の厚さは１００ｎｍとした。比較例１では、ボンディングワイヤ５６、バイアス電圧側電極パッド２１、配線５３、容量素子部１９、配線５４、基準電位側電極パッド５５、ボンディングワイヤ１０４及び基準電位側電極パッド１３ｃを含む回路の周波数特性を測定して、共振周波数の大きさを得た。ボンディングワイヤ５６を通じて電気信号を入力しつつ、０Ｈｚ〜５０ＧＨｚまで電気信号の周波数を変化させた。そして、信号増幅部１０２の基準電位側電極パッド１０３から電気信号を取り出して、周波数ごとの入力信号と出力信号との強度を比較することにより、回路の周波数特性を測定した。図２０は、回路の周波数特性を示す図であり、縦軸は入力信号に対する出力信号のゲインを表し、横軸は入力信号の周波数を示す。図２０のグラフＧ１は、比較例１における回路の周波数特性を示す。比較例１の回路構成では、２１ＧＨｚ付近に共振周波数Ｆ１が存在することが確認された。
【００８０】
第２比較例としての受光デバイスは、第１比較例の受光デバイスに対して回路に寄生するインダクタンス成分及びキャパシタンス成分を低減させる構成を適用したものである。具体的には、インダクタンス成分を低減させるために、ボンディングワイヤ１０４の長さを比較例１のボンディングワイヤ１０４の半分の長さ（３００ｎｍ）とした。また、キャパシタンス成分を低減さえるために基板１６の厚さを比較例１の基板１６の３倍の厚さ（３００ｎｍ）とした。図２０のグラフＧ２は、比較例２における回路の周波数特性を示す。比較例２の回路構成では、３８ＧＨｚ付近に共振周波数Ｆ２が存在することが確認された。なお、この比較例２の受光デバイスは、４０Ｇｂｐｓのビットレートで高速動作させることは可能であると考えられるが、ボンディングワイヤ１０４の接続作業や、基板１６に対する加工が困難になるおそれがある。
【００８１】
上述したように、第１実施例に係る受光デバイスは、第２実施形態に係る受光デバイス１Ｂに相当する。図２０のグラフＧ３は、実施例１における回路の周波数特性を示す。受光デバイス１Ｂの回路構成によれば、４３ＧＨｚ付近に共振周波数Ｆ３が存在することが確認された。この共振周波数の値は、受光デバイス１Ｂを４０Ｇｂｐｓのビットレートで高速動作させる場合に要求される周波数帯域（３０ＧＨｚ）よりも十分に大きいといえる。さらに、ボンディングワイヤを接続する作業性や基板１６の加工性を損なうこともない。従って、光電変換部９Ａ〜９Ｄに対して基準電位を与えるビア電極２２と、ボンディングパッドや配線等と対向する部分を除去した裏面電極２６Ｂを採用することにより、受光デバイス１Ｂを小型化し、受光デバイス１Ｂの製造性を損なうことなく量産性を向上させ、且つ受光デバイス１Ｂの動作周波数を高めることが可能であることが確認された。
【符号の説明】
【００８２】
１Ａ，１Ｂ，１Ｃ…受光デバイス（半導体集積受光デバイス）、２…実装基板、２ａ，２ｂ，２ｃ…グランド層、２ｅ…第１領域、２ｆ…第２領域、３Ａ…光電変換チップ、４Ａ，４Ｂ…信号増幅チップ、６…半導体基板、７…入力光導波路部、８…光分岐部、９Ａ，９Ｂ，９Ｃ，９Ｄ…光電変換部、１１ａ，１１ｂ…入力ポート、１２Ａ〜１２Ｄ…信号増幅部、１６…基板、１６ａ…表面、１６ｂ…裏面、１７…光導波路部、１８…受光素子部、１９…容量素子部、２１…バイアス電圧側電極パッド（バイアス電圧側電極）、２２…ビア電極、２３…基準電位側配線、２４…信号出力用電極パッド、２６…裏面電極、２６ｃ…第１裏面電極部、２６ｄ…第２裏面電極部、３３…絶縁層、３４…下部金属層（第１導電層）、５２…上部金属層（第２導電層）、Ｌｃ１〜Ｌｃ４…信号成分（光信号）。
【図１】
2014170823.tif 000003
【図２】
2014170823.tif 000004
【図３】
2014170823.tif 000005
【図４】
2014170823.tif 000006
【図５】
2014170823.tif 000007
【図６】
2014170823.tif 000008
【図７】
2014170823.tif 000009
【図８】
2014170823.tif 000010
【図９】
2014170823.tif 000011
【図１０】
2014170823.tif 000012
【図１１】
2014170823.tif 000013
【図１２】
2014170823.tif 000014
【図１３】
2014170823.tif 000015
【図１４】
2014170823.tif 000016
【図１５】
2014170823.tif 000017
【図１６】
2014170823.tif 000018
【図１７】
2014170823.tif 000019
【図１８】
2014170823.tif 000020
【図１９】
2014170823.tif 000021
【図２０】
2014170823.tif 000022
【図２１】
2014170823.tif 000023