(57)【要約】【課題】軽負荷時の周波数を低減し、ノイズを低減すること。【解決手段】一次側と二次側を絶縁するトランスＴ８０１と、トランスＴ８０１の一次側に入力される電圧をオンオフするスイッチング動作を行う主スイッチング素子Ｑ８０１と、トランスＴ８０１の二次側に接続され、トランスＴ８０１の二次側に発生する電圧に応じてオンオフされるスイッチング素子Ｑ１１０１と、トランスＴ８０１の二次側の出力電圧Ｖｏｕｔが所定電圧となるように、主スイッチング素子Ｑ８０１のスイッチング動作を制御するオペアンプＩＣ８０２と、を備え、主スイッチング素子Ｑ８０１の発振周波数ｆが高いほど、スイッチング素子Ｑ１１０１を導通状態の期間が長くなるように調整する。【選択図】図４
2014138501.tif 000002
【特許請求の範囲】
【請求項１】
一次側と二次側を絶縁するトランスと、
前記トランスの一次側に入力される電圧をオンオフするスイッチング動作を行う第一のスイッチング素子と、
前記トランスの二次側に接続され、前記トランスの二次側に発生する電圧に応じてオンオフされる第二のスイッチング素子と、
前記トランスの二次側の出力電圧が所定電圧となるように、前記第一のスイッチング素子の前記スイッチング動作を制御する制御手段と、
を備え、
前記第一のスイッチング素子の前記スイッチング動作の周波数が高いほど、前記第二のスイッチング素子を導通状態の期間が長くなるように調整することを特徴とする電源装置。
【請求項２】
前記第二のスイッチング素子の導通状態の期間を調整するために、前記第二のスイッチング素子が導通状態から非導通状態に移行させるタイミングを調整する調整手段を備え、
前記調整手段は、前記制御手段が出力する電圧に応じて、前記タイミングを決定することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記調整手段は、前記制御手段が出力する電圧に応じた電位に充電されるコンデンサを有することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記制御手段が出力する電圧が所定値以上となった場合に、前記調整手段の動作を開始させる動作開始手段を備えることを特徴とする請求項２又は３に記載の電源装置。
【請求項５】
前記動作開始手段は、前記制御手段と前記調整手段との間に接続されることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記動作開始手段は、ツェナーダイオードであることを特徴とする請求項５に記載の電源装置。
【請求項７】
前記調整手段は、オペアンプを有することを特徴とする請求項２乃至６のいずれか１項に記載の電源装置。
【請求項８】
前記調整手段は、ワンショットマルチバイブレータ回路であることを特徴とする請求項２乃至６のいずれか１項に記載の電源装置。
【請求項９】
前記制御手段は、オペアンプを有することを特徴とする請求項１乃至８のいずれか１項に記載の電源装置。
【請求項１０】
記録材に画像形成を行う画像形成手段と、
請求項１乃至９のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【請求項１１】
記録材に画像形成を行う画像形成手段と、
前記画像形成手段を制御するコントローラと、
請求項２に記載の電源装置と、
を備え、
前記コントローラは、前記タイミングを決定するための信号を、前記調整手段に出力することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び画像形成装置に関し、特に、リンギングチョークコンバータ等のフライバック方式の電源回路に関する。
【背景技術】
【０００２】
一般に、不連続モードで動作するフライバックコンバータ等のスイッチング電源装置は、電力供給の観点から、スイッチング電源装置が搭載される機器に求められる最大負荷の状態において発振周波数が最も低くなるように設計される。そのため、機器が休止している状態等の軽負荷状態になればなるほど、発振周波数が高くなることになる。そして、発振周波数が上昇することで、雑音端子電圧等のＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ−Ｉｎｔｅｒｆｅｒｅｎｃｅ）（電磁妨害）の増大や、電力変換効率の低下等の課題が発生する。特に、雑音端子電圧の増大は、ノイズを抑制するフィルタ回路の設計をより複雑なものにするばかりでなく、装置自体に占めるフィルタ回路の占有面積が増大し、機器の小型化を妨げる要因になる。このような課題を解決する手段として、例えば特許文献１には、装置が休止している際（軽負荷時）にリンギングチョークコンバータの動作周波数（発振周波数）を低下させるための構成が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３６９７２１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１で提案されている従来方式のスイッチング電源装置では、機器休止信号を付与しない場合、機器の軽負荷時に発振周波数が上昇してしまうという課題がある。以下、この課題について、図１を用いて簡単に説明する。尚、図１の詳細な説明は、後述する実施の形態において行う。不連続モードで動作するフライバックコンバータとして、図１（ａ）に示すリンギングチョークコンバータ（ＲＣＣ）のようなダイオード整流方式を用いたスイッチング電源装置と、図１（ｂ）に示すＲＣＣのような同期整流方式を用いたスイッチング電源装置がある。
【０００５】
図１（ａ）に示すようなダイオード整流方式のＲＣＣでは、二次側の整流ダイオードＤ８０２において、整流ダイオードＤ８０２の順方向の電圧降下により、電力損失が発生する。一方、図１（ｂ）に示すような同期整流方式のＲＣＣは、ダイオード整流方式のＲＣＣと同様の動作を行いつつ、上述したような整流ダイオード方式のＲＣＣで発生する整流ダイオードＤ８０２の電力損失を低減する。同期整流方式のＲＣＣは、スイッチング素子Ｑ１１０１の導通時のオン抵抗を下げることにより、ダイオード整流方式のＲＣＣのダイオードＤ８０２において発生する電力損失よりも、スイッチング素子Ｑ１１０１の導通時の電力損失を下げることが可能となっている。従って、同期整流方式のＲＣＣは、ダイオード整流方式のＲＣＣよりも、スイッチング電源装置の電力変換効率を向上させることができる。
【０００６】
しかしながら、同期整流方式を用いたＲＣＣにおいても、ダイオード整流方式を用いたＲＣＣと同様に、軽負荷時に発振周波数が上昇してしまうという課題は依然として残る。また、同期整流方式を用いたＲＣＣでは、ダイオード整流方式を用いたＲＣＣと比較して電力変換効率が向上しているため、同じ負荷にエネルギーを供給する際に発振周波数が上昇してしまうという新たな課題も発生する。そして、発振周波数が上昇することにより、ノイズも増大してしまう。
【０００７】
本発明は、このような状況のもとでなされたもので、軽負荷時の発振周波数を低減し、ノイズを低減することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００９】
（１）一次側と二次側を絶縁するトランスと、前記トランスの一次側に入力される電圧をオンオフするスイッチング動作を行う第一のスイッチング素子と、前記トランスの二次側に接続され、前記トランスの二次側に発生する電圧に応じてオンオフされる第二のスイッチング素子と、前記トランスの二次側の出力電圧が所定電圧となるように、前記第一のスイッチング素子の前記スイッチング動作を制御する制御手段と、を備え、前記第一のスイッチング素子の前記スイッチング動作の周波数が高いほど、前記第二のスイッチング素子を導通状態の期間が長くなるように調整することを特徴とする電源装置。
【００１０】
（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【００１１】
本発明によれば、軽負荷時の発振周波数を低減し、ノイズを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例との比較のための従来のスイッチング電源装置の構成を示す回路図
【図２】実施例との比較のための従来のスイッチング電源装置の各部動作波形を示す図
【図３】実施例との比較のための従来のスイッチング電源装置の各部動作波形を示す図
【図４】実施例１のスイッチング電源装置の構成を示す回路図
【図５】実施例１のスイッチング電源装置の各部動作波形を示す図
【図６】実施例１のスイッチング電源装置の発振周波数−負荷電流特性を示す図
【図７】実施例２のスイッチング電源装置の構成を示す回路図
【図８】実施例３のスイッチング電源装置の構成を示す回路図、発振周波数−負荷電流特性を示す図
【図９】実施例４のスイッチング電源装置の構成を示す回路図
【図１０】実施例５の画像形成装置の構成を示す図
【発明を実施するための形態】
【００１３】
まず、後述する実施例との比較のために、不連続モードで動作する従来のフライバックコンバータの構成及び動作を説明する。尚、後述する実施例の電源装置は、消費電力の観点から見て、複数の動作状態が存在する機器に対して電力供給を行うスイッチング電源装置に関する。特に、発振周波数が機器の消費する電力により大きく変化する方式（リンギングチョークコンバータ等のフライバック方式）の電源回路に関する。
【００１４】
［スイッチング電源装置の基本動作及び課題となる動作］
（ダイオード整流方式のリンギングチョークコンバータ）
不連続モードで動作するフライバックコンバータとして、図１（ａ）に示すリンギングチョークコンバータ（以下、単にＲＣＣという）を例に説明する。絶縁トランスＴ８０１は、入力側の一次巻線Ｎｐと出力側の二次巻線Ｎｓ及び一次側の補助巻線Ｎｂから構成されている。補助巻線Ｎｂは、第一のスイッチング素子である主スイッチング素子Ｑ８０１の制御端子の導通、非導通制御を行うスイッチング素子Ｑ８０２の駆動用巻線である。入力電圧Ｖｉｎは、交流入力電圧をブリッジダイオードで整流し、アルミ電解コンデンサにより平滑された直流電圧であり、アルミ電解コンデンサの両端の電圧である。尚、図１（ａ）では、ブリッジダイオード、アルミ電解コンデンサ、入力フィルタ等は図示していない。入力電圧Ｖｉｎは、一次巻線Ｎｐの一端と主スイッチング素子Ｑ８０１の電流流出端子の間に印加され、入力電圧Ｖｉｎの（＋）側は一次巻線Ｎｐの一端に、入力電圧の（−）側は主スイッチング素子Ｑ８０１の電流流出端子に接続されている。
【００１５】
また、補助巻線Ｎｂは、一次巻線Ｎｐと同極に、二次巻線Ｎｓは異極に接続されている。入力電圧Ｖｉｎの（＋）側と主スイッチング素子Ｑ８０１の制御端子の間には、起動抵抗Ｒ８０１が接続されている。また、主スイッチング素子Ｑ８０１の制御端子と入力電圧Ｖｉｎの（−）側との間には、抵抗Ｒ８０２が接続され、起動抵抗Ｒ８０１と入力電圧Ｖｉｎを分圧することにより、主スイッチング素子Ｑ８０１が導通するのに充分な電圧を発生させる。主スイッチング素子Ｑ８０１の制御端子と補助巻線Ｎｂの一端との間には、コンデンサＣ８０１と抵抗Ｒ８０３、Ｒ８０４が接続されている。抵抗Ｒ８０４の両端には、補助巻線Ｎｂ側をカソードの向きにしたダイオードＤ８０１が接続されており、主スイッチング素子Ｑ８０１のターンオン、ターンオフのスピードを調整している。
【００１６】
スイッチング素子Ｑ８０２は、主スイッチング素子Ｑ８０１の導通、非導通を制御するために設けられている。スイッチング素子Ｑ８０２の電流流入端子は、主スイッチング素子Ｑ８０１の制御端子に、電流流出端子は、入力電圧Ｖｉｎの（−）側に接続され、スイッチング素子Ｑ８０２の制御端子と電流流出端子との間には、コンデンサＣ８０２が接続されている。補助巻線Ｎｂの一端とスイッチング素子Ｑ８０２の制御端子との間には、抵抗Ｒ８０５が接続され、コンデンサＣ８０２との間で時定数回路を構成している。
【００１７】
フォトカプラＩＣ８０１の一次側の電流流入端子と主スイッチング素子Ｑ８０１の制御端子との間には、抵抗Ｒ８０６が接続され、フォトカプラＩＣ８０１に流れる電流を制限している。フォトカプラＩＣ８０１のフォトトランジスタの電流流出端子は、スイッチング素子Ｑ８０２の制御端子に接続されている。絶縁トランスＴ８０１の二次巻線Ｎｓの一次巻線との異極側には、整流用のダイオードＤ８０２のアノード側が接続されている。一方、ダイオードＤ８０２のカソード側と二次巻線Ｎｓの一次巻線Ｎｐと同極側との間には、電解コンデンサＣ８０３が接続され、ダイオードＤ８０２にて整流された交番電圧の平滑を行っている。
【００１８】
出力電圧Ｖｏｕｔは、抵抗Ｒ８０７、Ｒ８０８によって分圧され、分圧された電圧は、オペアンプＩＣ８０２の検出端子（＋端子）に接続される。オペアンプＩＣ８０２は、検出端子に入力された検出電圧を、反転入力端子（−端子）に入力された基準電圧と比較することで、出力端子の電圧を変化させ、抵抗Ｒ８０９を介してフォトカプラＩＣ８０１の発光側のダイオードに流れる電流を制御している。抵抗Ｒ８１０とコンデンサＣ８０４は、オペアンプＩＣ８０２の非反転入力端子（検出端子でもある）と出力端子との間に接続され、位相補償を行うことで、制御時の発振を防止すべく付加されている。
【００１９】
主スイッチング素子Ｑ８０１は、起動抵抗Ｒ８０１と抵抗Ｒ８０２により制御端子に電圧が印加され、導通状態となる。主スイッチング素子Ｑ８０１が導通状態になると、一次巻線Ｎｐに入力電圧Ｖｉｎが印加され、補助巻線Ｎｂに一次巻線と同極側を正とする電圧が誘起される。このとき、二次巻線Ｎｓにも電圧が誘起されるが、誘起される電圧は整流ダイオードＤ８０２のアノード側を負とする電圧であるため、二次側には電圧は伝達されない。
【００２０】
このとき、励磁電流は時間に比例し、オン時間ｔｏｎ後には式（１）に従った電流Ｉ１ｐとなる。ここで、Ｌｐは絶縁トランスＴ８０１の一次インダクタンスである。
2014138501.tif 000003
【００２１】
一次巻線Ｎｐを流れる電流は、絶縁トランスＴ８０１の励磁電流だけであり、絶縁トランスＴ８０１には励磁電流の２乗に比例したエネルギーが蓄積される。以下式（２）に従って、絶縁トランスＴ８０１にエネルギーＰｉｎが蓄積される。ここで、ｆは、ＲＣＣの発振周波数（Ｈｚ）であり、具体的には、主スイッチング素子Ｑ８０１をオンオフするスイッチング動作の周波数である。
2014138501.tif 000004
【００２２】
その後、抵抗Ｒ８０５及びコンデンサＣ８０２により構成される時定数回路のコンデンサＣ８０２には、補助巻線Ｎｂから電荷が充電される。そして、コンデンサＣ８０２の両端の電圧がスイッチング素子Ｑ８０２をオンする閾値より高くなると、スイッチング素子Ｑ８０２が導通状態となる。そして、スイッチング素子Ｑ８０２が導通状態となったことにより、主スイッチング素子Ｑ８０１の制御端子の電圧が低下して、主スイッチング素子Ｑ８０１は非導通状態となる。
【００２３】
このとき、絶縁トランスＴ８０１の各巻線には起動時と逆極性の電圧が発生し、二次巻線には整流ダイオードＤ８０２のアノード側を正とする電圧が発生するため、絶縁トランスＴ８０１に蓄積されたエネルギーが整流、平滑され、二次側に伝達される。そして、式（２）に従って絶縁トランスＴ８０１に蓄えられているエネルギーが二次側にすべて伝達されると、主スイッチング素子Ｑ８０１は再び導通状態となる。これは、二次側にエネルギーの伝達が終わると、バックスイングによりＣカップリング（容量性結合）しているコンデンサＣ８０１から、再び主スイッチング素子Ｑ８０１の制御端子が正方向に電圧を印加されるためである。
【００２４】
フォトカプラＩＣ８０１からの電流は、出力電圧Ｖｏｕｔが高いときに電流を多く流すので、出力電圧Ｖｏｕｔが高いときにコンデンサＣ８０２に電流が多く供給され、コンデンサＣ８０２の充電時間が短くなる。コンデンサＣ８０２の充電時間が短くなることは、スイッチング素子Ｑ８０２の非導通時間が短くなる、即ち、主スイッチング素子Ｑ８０１の導通時間が短くなることを示している。そして、主スイッチング素子Ｑ８０１の導通時間が短くなることによって、絶縁トランスＴ８０１に蓄積されるエネルギーが減少し、出力電圧Ｖｏｕｔが下がる。一方、出力電圧Ｖｏｕｔが低い場合には、逆の動作となる。このような動作を行うことで、ＲＣＣは、出力電圧Ｖｏｕｔが所定電圧となるように、定電圧動作を行っている。ＲＣＣのオフ時間ｔｏｆｆは、以下の式（３）により算出される。
2014138501.tif 000005
【００２５】
一方、式（２）より、オン時間ｔｏｎは式（４）になる。
2014138501.tif 000006
【００２６】
ここで、発振周波数ｆ（Ｈｚ）は、ｆ＝１／（ｔｏｎ＋ｔｏｆｆ）であることから、式（３）、式（４）より、発振周波数ｆは以下の式（５）になる。
2014138501.tif 000007
【００２７】
式（５）より、エネルギーＰｉｎ（以降、入力電力Ｐｉｎともいう）が大きくなるほど、発振周波数ｆは低下することになる。また、式（５）より、逆に入力電力Ｐｉｎが小さくなるほど（軽負荷になるほど）、発振周波数ｆが増加することになる。また、入力電圧Ｖｉｎが高くなるほど、発振周波数ｆが上昇することになる。また、式（４）より、入力電圧Ｖｉｎが高いほどオン時間ｔｏｎが短くなるため、オンデューティ（ｔｏｎ／Ｔ）（ここで、発振周期Ｔ＝ｔｏｎ＋ｔｏｆｆ）は小さくなる。以上がＲＣＣにおける基本的な動作である。
【００２８】
＜入力電力Ｐｉｎが大きいとき＞
図２（Ａ）は、入力電力Ｐｉｎが大きいときの図１（ａ）のＲＣＣの各部における波形を示したものである。図２（Ａ）（ａ）は、主スイッチング素子Ｑ８０１の電流流入端子、電流流出端子間の電圧（ドレイン−ソース間電圧）Ｖｄｓの波形、図２（Ａ）（ｂ）は、主スイッチング素子Ｑ８０１に流れる電流Ｉ１の波形を示している。更に、図２（Ａ）（ｃ）には、整流ダイオードＤ８０２に流れる電流Ｉｓの波形を示している。また、図２（Ａ）（ａ）には、ドレイン−ソース間電圧Ｖｄｓの最大値（Ｖｄｓ（ｍａｘ））（破線）、オフ時間ｔｏｆｆ、オン時間ｔｏｎ及び発振周期Ｔ（＝１／ｆ）も示している。また、図２（Ａ）（ｂ）には、電流Ｉ１のピークの電流Ｉ１ｐ（破線）も示している。
【００２９】
一方、図２（Ｂ）は、図２（Ａ）とは対照的に入力電力Ｐｉｎが小さいとき（軽負荷時）の、図２（Ａ）と同様の波形を示したものである。上述したように、入力電力Ｐｉｎが小さいときは、入力電力Ｐｉｎが大きいときに比較して、発振周期Ｔ＝１／ｆ＝ｔｏｎ＋ｔｏｆｆが小さくなり（短くなり）、発振周波数ｆは大きくなる。
【００３０】
（同期整流方式の基本動作）
図１（ａ）で説明した整流ダイオードＤ８０２による整流方式、即ち、ダイオード整流方式では、整流ダイオードＤ８０２の順方向の電圧降下による電力損失が発生する。整流ダイオードＤ８０２の順方向の電圧降下による電力損失を低減する技術として、同期整流方式を用いた回路形式が存在する。以下では、同期整流方式を用いた回路動作に関して説明する。尚、図１（ａ）のダイオード整流方式と同じ機能を有する部分には同じ符号を付し、説明は省略する。
【００３１】
（同期整流方式のリンギングチョークコンバータ）
図１（ｂ）は、同期整流方式を用いたＲＣＣの回路構成を示す図である。第二のスイッチング素子である同期整流動作を行うＭＯＳＦＥＴ等のスイッチング素子Ｑ１１０１の電流流出端子は絶縁トランスＴ８０１の一端に接続され、電流流入端子は出力電圧Ｖｏｕｔの低電位側に接続されている。また、スイッチング素子Ｑ１１０１の電流流入端子と電流流出端子間には、寄生ダイオードＤ１１０１が接続されている。コンパレータＩＣ１１０１は、抵抗Ｒ１１０１を介してエミッタフォロワ形式のスイッチング素子Ｑ１１０２、Ｑ１１０３の制御端子に接続されている。スイッチング素子Ｑ１１０２の電流流入端子は、出力電圧Ｖｏｕｔの高電位側に接続され、スイッチング素子Ｑ１１０２の制御端子は、抵抗Ｒ１１０２を介して出力電圧Ｖｏｕｔの高電位側に接続されている。スイッチング素子Ｑ１１０２の電流流出端子と、スイッチング素子Ｑ１１０３の電流流入端子は接続され、その接続点は、抵抗Ｒ１１０３を介してスイッチング素子Ｑ１１０１の制御端子に接続されている。スイッチング素子Ｑ１１０３の電流流出端子は、出力電圧Ｖｏｕｔの低電位側に接続され、スイッチング素子Ｑ１１０１の制御端子は、抵抗Ｒ１１０４を介して出力電圧Ｖｏｕｔの低電位側に接続されている。コンパレータＩＣ１１０１の非反転入力端子には、出力電圧Ｖｏｕｔの高電位側から抵抗Ｒ１１０５を介してダイオードＤ１１０２のアノード端子が接続され、ダイオードＤ１１０２のカソード端子は、出力電圧Ｖｏｕｔの低電位側に接続されている。コンパレータＩＣ１１０１の反転入力端子には、出力電圧Ｖｏｕｔの高電位側から抵抗Ｒ１１０６を介してダイオードＤ１１０３のアノード端子が接続される。そして、ダイオードＤ１１０３のカソード端子は、スイッチング素子Ｑ１１０１の電流流出端子（絶縁トランスＴ８０１の一端）に接続されている。
【００３２】
絶縁トランスＴ８０１の一次側への電力蓄積が終了し、二次側への電力伝達が開始されると、ダイオードＤ１１０３のカソード側の電位が低下し、コンパレータＩＣ１１０１の反転入力端子の電位が低下する。そして、コンパレータＩＣ１１０１の反転入力端子の電位は、非反転入力端子の電位と比較して相対的に低くなり、コンパレータＩＣ１１０１の出力端子がハイインピーダンス状態となる。コンパレータＩＣ１１０１の出力端子がハイインピーダンス状態となることで、スイッチング素子Ｑ１１０２の制御端子に抵抗Ｒ１１０２を介してベース電流が供給され、スイッチング素子Ｑ１１０２が導通状態となる。スイッチング素子Ｑ１１０２が導通状態となることで、同期整流用のスイッチング素子Ｑ１１０１の制御端子に駆動電圧が供給され、スイッチング素子Ｑ１１０１が導通状態となる。同期整流用のスイッチング素子Ｑ１１０１が導通状態となることで、電解コンデンサＣ８０３にエネルギーを蓄積し、直流の出力電圧Ｖｏｕｔとして出力する。絶縁トランスＴ８０１から電解コンデンサＣ８０３へのエネルギー放出が完了すると、コンパレータＩＣ１１０１の反転入力端子の電位は、出力電圧Ｖｏｕｔの高電位側の電位に等しくなる。一方、コンパレータＩＣ１１０１の非反転入力端子の電位は、ダイオードＤ１１０２の順方向の電圧分だけ出力電圧Ｖｏｕｔの低電位側から高い電位にあるため、コンパレータＩＣ１１０１の出力端子は、出力電圧Ｖｏｕｔの低電位側の電位に等しくなる。コンパレータＩＣ１１０１の出力端子の電位が低下することで、スイッチング素子Ｑ１１０３が導通状態となり、スイッチング素子Ｑ１１０１の制御端子の電圧が低下するため、スイッチング素子Ｑ１１０１は非導通状態となる。
【００３３】
図３は、入力電力Ｐｉｎが小さいとき（軽負荷時）の図１（ｂ）の同期整流方式を用いたＲＣＣの各部波形を示したものである。図３（ａ）、図３（ｂ）は、図２（Ｂ）（ａ）、図２（Ｂ）（ｂ）と同じであるため、説明を省略する。図３（ｃ）は、同期整流用のスイッチング素子Ｑ１１０１に流れる電流Ｉｓの波形を示している。図３（ｄ）には、更に、スイッチング素子Ｑ１１０１のゲート電圧Ｖｇｓを示している。上述したように、コンパレータＩＣ１１０１の出力端子の電位が、絶縁トランスＴ８０１のエネルギーの蓄積、放出に応じて変化することで、スイッチング素子Ｑ１１０１の制御端子の電位を変化させることが可能となり、ダイオード整流と同様の動作が可能となる。そして、スイッチング素子Ｑ１１０１の導通時のオン抵抗を下げることにより、（電流）２×オン抵抗、で決定される導通時の電力損失を、ダイオード整流方式におけるダイオードＤ８０２の順方向の電圧降下による電力損失よりも、下げることが可能となる。これにより、同期整流方式では、スイッチング電源装置の電力変換効率を向上することが可能となる。
【００３４】
しかしながら、上述したように、同期整流方式を用いたＲＣＣにおいても、ダイオード整流方式を用いたＲＣＣと同様に、軽負荷時（入力電圧Ｐｉｎが小さいとき）に発振周波数ｆが上昇してしまうという課題がある。また、ダイオード整流方式を用いた場合と比較して、電力変換効率が向上しているため、同じ負荷にエネルギーを供給する際に発振周波数ｆが上昇してしまうという課題もある。以下に、このような課題を解決する本発明を実施するための形態を、実施例により詳しく説明する。
【実施例１】
【００３５】
［電源装置の構成］
図４は、実施例１のスイッチング電源の構成を示す回路図である。図１（ｂ）で説明した回路と同一の機能を有する箇所には同じ符号を用い、説明は省略する。図１（ｂ）に示した回路との違いは、オペアンプＩＣ１０１、抵抗Ｒ１０１、コンデンサＣ１０１、ダイオードＤ１０１で構成された遅延手段である遅延回路が付加されたことに特徴がある。以下、遅延回路の動作に関して説明する。
【００３６】
オペアンプＩＣ１０１の反転入力端子（−端子）は、オペアンプＩＣ１０１の出力端子に直接接続され、ボルテージフォロワ回路を形成している。オペアンプＩＣ１０１の非反転入力端子（＋端子）には、出力電圧Ｖｏｕｔの制御を行う制御手段であるオペアンプＩＣ８０２の出力端子が接続される。オペアンプＩＣ１０１の出力端子には、抵抗Ｒ１０１を介してコンデンサＣ１０１の一端が接続され、コンデンサＣ１０１の他端は、出力電圧Ｖｏｕｔの低電位側に接続される。コンデンサＣ１０１の一端は、ダイオードＤ１０１のアノードに接続され、ダイオードＤ１０１のカソードはスイッチング素子Ｑ１１０２、Ｑ１１０３の制御端子に接続される。即ち、コンデンサＣ１０１の一端は、ダイオードＤ１０１を介して、同期整流用のスイッチング素子Ｑ１１０１を駆動するスイッチング素子Ｑ１１０２、Ｑ１１０３の制御端子に接続される。
【００３７】
ここで、出力電圧Ｖｏｕｔの制御を行うオペアンプＩＣ８０２の出力端子の電圧は、スイッチング電源装置の負荷電流が増えて入力電力Ｐｉｎが増加したときには低下する。一方、オペアンプＩＣ８０２の出力端子の電圧は、スイッチング電源装置の負荷電流が低下し、入力電力Ｐｉｎが低下したときには上昇する。一方で、式（５）から、入力電力Ｐｉｎが増加したときには、発振周波数ｆは低くなり、入力電圧Ｐｉｎが低下したときには、発振周波数ｆは高くなる。このように、スイッチング電源装置の負荷の増減、即ちスイッチング電源装置の発振周波数ｆに応じて、オペアンプＩＣ８０２の出力端子の電圧は、増減することになる。具体的には、スイッチング電源装置の発振周波数ｆが高いときには、オペアンプＩＣ８０２の出力端子の電圧は上昇し、発振周波数ｆが低いときには、オペアンプＩＣ８０２の出力端子の電圧は低下することになる。オペアンプＩＣ１０１、抵抗Ｒ１０１、コンデンサＣ１０１、ダイオードＤ１０１で構成された遅延回路は、オペアンプＩＣ８０２の出力端子の電圧を入力信号としている。そして、オペアンプＩＣ１０１で構成されたボルテージフォロワ回路は、オペアンプＩＣ８０２の出力端子の電圧に等しい電圧値になるように、抵抗Ｒ１０１を介してオペアンプＩＣ１０１の出力端子に接続されているコンデンサＣ１０１を充電する。ダイオードＤ１０１は、スイッチング素子Ｑ１１０２、Ｑ１１０３の制御端子側からのコンデンサＣ１０１への充電を防止するために接続されている。
【００３８】
このような回路構成とすることで、スイッチング電源装置の発振周波数ｆが高い場合には、コンデンサＣ１０１はより高い電位に充電される、即ち、コンデンサＣ１０１の充電電圧は高く設定される。一方、スイッチング電源装置の発振周波数ｆが低い場合には、コンデンサＣ１０１はより低い電位に充電される、即ち、コンデンサＣ１０１の充電電圧は低く設定される。絶縁トランスＴ８０１の二次側への電力伝達が終了し、同期整流用のスイッチング素子Ｑ１１０１が非導通状態に遷移すべく、コンパレータＩＣ１１０１の出力端子の電位が、低電位側に移行する。しかし、本実施例では、遅延回路を構成するコンデンサＣ１０１が充電されており、コンデンサＣ１０１の充電電荷が存在する。このため、コンパレータＩＣ１１０１の出力端子の電位が低電位側に移行しても、スイッチング素子Ｑ１１０１は、すぐには非導通状態には移行しない。これは、スイッチング素子Ｑ１１０１の制御端子の電圧が、コンデンサＣ１０１の充電電荷により、スイッチング素子Ｑ１１０１の導通、非導通を決定する閾値電圧Ｖｔｈ（後述する図５（ｄ）参照）以下まですぐには低下しないからである。
【００３９】
本実施例は、遅延時間ｔｄ（図５（ｄ）参照）を、スイッチング電源装置の発振周波数ｆに応じて変化させることに特徴がある。ここで、遅延時間ｔｄとは、コンパレータＩＣ１１０１の出力端子の電位が低電位側に移行してから、スイッチング素子Ｑ１１０１の制御端子の電圧が、閾値電圧Ｖｔｈ以下に低下するまでの時間である。また、本実施例は、発振周波数ｆが高い場合には遅延時間ｔｄを長くし、発振周波数ｆが低い場合には遅延時間ｔｄを短くするところに特徴がある。このように、本実施例では、発振周波数ｆが高いほど、スイッチング素子Ｑ１１０１を導通状態から非導通状態へと移行させるタイミングが長くなるように遅延させる。すなわち、発振周波数ｆが高い場合におけるスイッチング素子Ｑ１１０１の導通状態の期間は、発振周波数ｆが低い場合におけるスイッチング素子Ｑ１１０１の導通状態の期間より長くなる。これは本実施例における上記で説明した遅延回路がスイッチング素子Ｑ１１０１の導通状態の期間を発振周波数に応じて調整する機能を有することを意味する。
【００４０】
このように、本実施例では、スイッチング電源装置の発振周波数ｆが高い場合には、オペアンプＩＣ８０２の出力端子の電圧が高く、オペアンプＩＣ１０１の出力端子の電圧も高くなり、コンデンサＣ１０１がより高い電位に充電される。従って、スイッチング電源装置の発振周波数ｆが高い場合には、コンデンサＣ１０１の充電時間が長くなるため、遅延回路の遅延時間ｔｄが長くなる。一方、スイッチング電源装置の発振周波数ｆが低い場合には、オペアンプＩＣ８０２の出力端子の電圧が低く、オペアンプＩＣ１０１の出力端子の電圧も低くなり、コンデンサＣ１０１が低い電位で充電される。従って、スイッチング電源装置の発振周波数ｆが低い場合には、コンデンサＣ１０１の充電時間が短くなるため、遅延回路の遅延時間ｔｄが短くなる。以上のことから、遅延回路の遅延時間ｔｄ、即ち、スイッチング素子Ｑ１１０１が導通状態から非導通状態へと移行するタイミングは、オペアンプＩＣ１０１が出力する電圧に応じて決定されるともいえる。
【００４１】
［電源装置の動作波形］
図５は、本実施例の電源装置各部の動作波形を示したものである。図５は、入力電力Ｐｉｎが小さいとき、即ち軽負荷時における動作波形を示している。尚、図５は、上述した図３と同じ４つの波形を示しており、グラフの説明は省略する。ここで、図５（ｄ）に示す、スイッチング素子Ｑ１１０１のゲート電圧Ｖｇｓのグラフに、スイッチング素子Ｑ１１０１の導通、非導通を決定する閾値電圧Ｖｔｈ（破線）を示している。
【００４２】
本実施例では、図５（ｄ）に示すように、電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となるまでの時間が、遅延時間ｔｄの分、図３（ｄ）に示す電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となるまでの時間よりも長くなっている。そして、遅延時間ｔｄの分、スイッチング素子Ｑ１１０１の導通状態も長くなり、主スイッチング電源のオフ時間ｔｏｆｆは長くなる。即ち、本実施例では、遅延時間ｔｄを設けることによって、主スイッチング素子Ｑ８０１の発振周期Ｔを長く、即ち発振周波数ｆを低くしている。
【００４３】
図３（ｂ）に示す、主スイッチング素子Ｑ８０１に流れる電流Ｉ１は、電流値が正である、電流流入端子から電流流出端子への流れのみである。しかし、本実施例では、図５（ｂ）に示すように、電流値が負となる時間があり（時間ｔｄ２の部分）、電流Ｉ１は、電流流出端子から電流流入端子へも流れることになる。これは、同期整流用のスイッチング素子Ｑ１１０１が、絶縁トランスＴ８０１の二次側への電力伝達が終了した後も、導通状態を維持することで、絶縁トランスＴ８０１が逆励磁されることによるものである。発振周期（Ｔ＝１／ｆ＝ｔｏｎ＋ｔｏｆｆ）には、遅延時間ｔｄに応じて、時間ｔｄ２、時間ｔｄ３、時間ｔｄ４が含まれることになる。ここで、時間ｔｄ２は、遅延回路の遅延時間ｔｄにより絶縁トランスＴ８０１が逆励磁することによって、スイッチング素子Ｑ８０１に、電流流出端子から電流流入端子へ電流が流れている時間である。また、時間ｔｄ３は、逆励時によって減少したトランス励磁を補うためにスイッチング素子Ｑ８０１に電流が流れている時間であり、時間ｔｄ２分を相殺するための時間ともいえる。更に、時間ｔｄ４は、時間ｔｄ３に起因して発生した電流が、スイッチング素子Ｑ１１０１に流れている時間である。即ち、遅延時間ｔｄが大きい場合には、時間ｔｄ２〜ｔｄ４はいずれも長くなり、遅延時間ｔｄが短い場合には時間ｔｄ２〜ｔｄ４は短くなる。このように、本実施例では、遅延回路の遅延時間ｔｄに起因して、スイッチング素子Ｑ８０１のオフ時間ｔｏｆｆ及びオン時間ｔｏｎが長くなることで、発振周期Ｔが長くなり、発振周波数ｆを低減することができる。
【００４４】
［負荷電流と発振周波数との関係］
図６は、スイッチング電源装置の負荷電流（Ａ（アンペア））と発振周波数ｆ（ｋＨｚ（キロヘルツ））との関係の一例を示したものである。図６中、破線が従来のダイオード整流方式（又は、遅延回路のない同期整流方式）における発振周波数ｆの遷移状態を示し、実線が本実施例の発振周波数ｆの遷移を示したものである。従来のダイオード整流方式（又は、遅延回路のない同期整流方式）の回路では、軽負荷（特に０．５Ａ以下）において、発振周波数ｆが急激に上昇し、１５０ｋＨｚ以上に達する場合もある。これに対し、本実施例においては、発振周波数ｆを、ダイオード整流方式に比べて一律低下させることが可能となり、特に軽負荷における発振周波数ｆの上昇を抑制することが可能となる。
【００４５】
尚、本実施例では、同期整流方式の回路構成に関してコンパレータを用いた回路形式について説明した。しかし、その他専用ＩＣを用いる場合等、さまざまな回路形式が存在し、いずれの回路形式においても本実施例を適用可能である。
【００４６】
以上、本実施例によれば、軽負荷時の発振周波数を低減し、ノイズを低減することができる。本実施例では、発振周波数ｆを雑音端子電圧で規制される１５０ｋＨｚ〜３０ＭＨｚの帯域外に設定することが可能となるため（図６参照）、ノイズを抑制するフィルタ回路の占有面積を小さくすることが可能となり、装置の小型化が可能となる。
【実施例２】
【００４７】
［電源回路の構成］
図７は、実施例２のスイッチング電源の構成を示す回路図である。図１（ｂ）で説明した回路と同一の機能を有する箇所には同じ符号を用い、説明は省略する。上述した実施例１の電源装置は、オペアンプＩＣ１０１、抵抗Ｒ１０１、コンデンサＣ１０１、ダイオードＤ１０１で構成された遅延回路を備える構成である。本実施例では、実施例１の遅延回路に代わり、論理ゲートＩＣ４０１、ＩＣ４０２、ＩＣ４０３、抵抗Ｒ４０１、Ｒ４０２、コンデンサＣ４０１で構成された遅延回路を用いるところに特徴がある。本実施例では、論理ゲートＩＣ４０３を付加したことにより、スイッチング素子Ｑ１１０２、Ｑ１１０３が必要なくなっている。また、本実施例では、出力電圧Ｖｏｕｔの制御を行うオペアンプＩＣ８０２の出力端子は、フォトカプラＩＣ８０１のカソード端子に接続され、フォトカプラＩＣ８０１のアノード端子は、出力電圧Ｖｏｕｔの高電位側に接続されている。そして、本実施例では、オペアンプＩＣ８０２の非反転入力端子、反転入力端子が、実施例１のオペアンプＩＣ８０２の場合と入れ替わっている点が異なる。即ち、実施例１の構成とは逆となり、入力電力Ｐｉｎが大きい（発振周波数ｆが低い）ときにはオペアンプＩＣ８０２の出力端子の電圧は上昇し、入力電力Ｐｉｎが小さい（発振周波数ｆが高い）ときにはオペアンプＩＣ８０２の出力端子の電圧は低下する。尚、論理ゲートＩＣ４０１、ＩＣ４０２はＮＯＲゲートであり、以降ＮＯＲゲートＩＣ４０１、ＩＣ４０２ともいう。また、論理ゲートＩＣ４０３はＯＲゲートであり、以降ＯＲゲートＩＣ４０３ともいう。
【００４８】
ＮＯＲゲートＩＣ４０１、ＩＣ４０２、抵抗Ｒ４０１、Ｒ４０２、コンデンサＣ４０１は、ワンショットマルチバイブレータ回路を構成している。ＮＯＲゲートＩＣ４０２の入力端子の一端は、ダイオードＤ１１０３のアノード端子に接続され、抵抗Ｒ４０１の一端は、オペアンプＩＣ８０２の出力端子に接続される。ＮＯＲゲートＩＣ４０２の出力端子は、コンデンサＣ４０１、抵抗Ｒ４０２を介してＮＯＲゲートＩＣ４０１の入力端子の一端に接続されている。ＮＯＲゲートＩＣ４０１の入力端子の他端は、出力電圧Ｖｏｕｔの低電位側に接続されている。ＮＯＲゲートＩＣ４０１の出力端子は、直接ＮＯＲゲートＩＣ４０２の入力端子の他端に接続されるとともに、ＯＲゲートＩＣ４０３の入力端子の一端に接続されている。ＯＲゲートＩＣ４０３の入力端子の他端には、コンパレータＩＣ１１０１の出力端子が接続され、ＯＲゲートＩＣ４０３の出力端子は、抵抗Ｒ１１０３を介してスイッチング素子Ｑ１１０１の制御端子に接続される。
【００４９】
ワンショットマルチバイブレータ回路は、ＮＯＲゲートＩＣ４０２の入力端子の電位がローレベルからハイレベルに変化することにより、時定数回路Ｒ４０１、Ｃ４０１で決定される期間、ハイレベルの信号を出力する。即ち、ＯＲゲートＩＣ４０３の入力端子には、ワンショットマルチバイブレータ回路からハイレベルの信号が入力される。このため、時定数回路Ｒ４０１、Ｃ４０１で決定される期間、ＯＲゲートＩＣ４０３はハイレベルの信号をスイッチング素子Ｑ１１０１の制御端子に出力するため、スイッチング素子Ｑ１１０１が導通状態を継続することになる。抵抗Ｒ４０１、コンデンサＣ４０１で構成される時定数回路は、Ｒ４０１を介してオペアンプＩＣ８０２の出力端子に接続されている。オペアンプＩＣ８０２の出力端子は、入力電力Ｐｉｎが大きく、発振周波数ｆが低い場合には電位が高く、入力電力Ｐｉｎが小さく、発振周波数ｆが高い場合には電位が低くなる。そのため、時定数回路Ｒ４０１、Ｃ４０１で決定される期間は、発振周波数ｆが高い場合には長く、発振周波数ｆが低い場合には短くなる。よって、本実施例の構成でも、時定数回路Ｒ４０１、Ｃ４０１により、発振周波数ｆが高い場合には遅延時間ｔｄを長くし、発振周波数ｆが低い場合には遅延時間ｔｄを短くすることが可能となる。
【００５０】
上述した動作により、ワンショットマルチバイブレータ回路を用いた場合でも、遅延回路を構成することが可能となり、実施例１で述べた効果と同様の効果を得ることが可能となる。更に、本実施例では、遅延回路を論理ゲートにより構成することが可能となるため、ＩＣ化を実現するのにより適した回路構成とすることができる。
【００５１】
以上、本実施例によれば、軽負荷時の発振周波数を低減し、ノイズを低減することができる。
【実施例３】
【００５２】
［電源装置の構成］
図８（ａ）は、実施例３のスイッチング電源の構成を示す回路図である。図１（ｂ）、図４で説明した回路と同一の機能を有する箇所には同じ符号を用い、説明は省略する。実施例１との違いは、オペアンプＩＣ８０２の出力端子と、遅延回路を構成するオペアンプＩＣ１０１の非反転入力端子の間に、ツェナーダイオードＺＤ５０１を付加したことに特徴がある。本実施例では、遅延回路を構成するオペアンプＩＣ１０１の非反転入力端子側がアノード、オペアンプＩＣ８０２の出力端子側がカソードになるように、ツェナーダイオードＺＤ５０１を付加する。これにより、本実施例では、遅延回路を構成するコンデンサＣ１０１は、オペアンプＩＣ８０２の出力端子の電圧が、ツェナーダイオードＺＤ５０１のツェナー電圧Ｖｚ以上になると充電されることになる。即ち、発振周波数ｆが上昇し、オペアンプＩＣ８０２の出力端子の電圧が上昇すると、ツェナーダイオードＺＤ５０１を介して、遅延回路を構成するコンデンサＣ１０１が充電されることになる。逆に、発振周波数ｆが低く、オペアンプＩＣ８０２の出力端子の電圧が、ツェナーダイオードＺＤ５０１のツェナー電圧Ｖｚ以下である場合には、遅延回路を構成するコンデンサＣ１０１は充電されず、遅延時間ｔｄもゼロになる。
【００５３】
［負荷電流と発振周波数との関係］
図８（ｂ）は、本実施例のスイッチング電源の負荷電流（Ａ）と発振周波数（ｋＨｚ）との関係の一例を図示したものである。破線がダイオード整流方式（又は遅延回路のない同期整流方式）の発振周波数の遷移状態を示し、実線が本実施例の発振周波数の遷移を示したものである。実施例１では、図６で説明したように、スイッチング電源装置がいずれの発振周波数ｆで動作していても、オペアンプＩＣ８０２の出力端子の電圧に応じて遅延回路により遅延時間ｔｄが生成され、スイッチング電源装置の発振周波数ｆを低下させるよう動作する。一方、本実施例では、図８（ｂ）中、丸枠で囲った遅延回路動作開始ポイントとなる負荷電流以下になった場合に、遅延回路が動作を開始し、遅延時間ｔｄを生成させることになる。例えば、図８（ｂ）では、遅延回路動作開始ポイントは、負荷電流が１．０Ａとなったタイミングである。このように、ツェナーダイオードＺＤ５０１は、オペアンプＩＣ８０２が出力する電圧が所定値以上となった場合に、遅延回路を動作させる動作開始手段であるともいえる。
【００５４】
このように、本実施例では、負荷電流にオフセットを設けることにより、負荷電流が多く（即ち、重負荷時、入力電力Ｐｉｎが大きいとき）、発振周波数ｆが低い場合には、遅延回路を動作させないような構成とする。これは、負荷電流が多く、発振周波数ｆが低い場合に、遅延回路が動作することによって、発振周波数ｆが更に低下してしまうことを防止するためである。このような動作により、負荷電流が大きい場合にスイッチング電源装置の発振周波数ｆが低下しすぎてしまい、人の可聴域（２０ｋＨｚ以下）で、スイッチング電源装置が発振することを回避することができる。また、本実施例は、発振周波数ｆが低下しすぎることによって、スイッチング電源装置を構成する各素子を適切なディレーティング内で使用することが困難になるという課題も同時に回避することが可能となる。
【００５５】
本実施例では、遅延回路の動作にオフセットを持たせる手段として、遅延回路の入力部にツェナーダイオードＺＤ５０１を設けるという手段を用いている。しかし、遅延回路の動作にオフセットを持たせる手段（オフセット手段）としての電圧監視手段として、ツェナーダイオードの他にも、さまざまな手段を用いて本実施例と同様の効果を得ることができる。尚、実施例２の構成に、オフセット手段を付加する構成としてもよい。その場合、例えば、図７のオペアンプＩＣ８０２の出力端子と抵抗Ｒ４０１との間に、直列にツェナーダイオード等の電圧監視手段を接続すればよい。
【００５６】
以上、本実施例によれば、軽負荷時の発振周波数を低減し、ノイズを低減することができる。更に、機器の軽負荷状態においてのみ、スイッチング電源装置の発振周波数の上昇を抑制することができ、重負荷時に発振周波数が低下しすぎて、可聴域に入ってしまうことを防止できる。
【実施例４】
【００５７】
［電源装置の構成］
図９は、実施例４のスイッチング電源の構成を示す回路図である。図１（ｂ）、図４で説明した回路と同一の機能を有する箇所には同じ符号を用い、説明は省略する。実施例１との違いは、オペアンプＩＣ１０１、抵抗Ｒ１０１、コンデンサＣ１０１、ダイオードＤ１０１で構成された遅延回路に、制御回路ＩＣ７０１を接続した点に特徴がある。制御手段としての制御回路ＩＣ７０１は、スイッチング電源装置により動作する機器の動作制御を行う。
【００５８】
本実施例では、遅延回路への入力信号として、例えば、制御回路ＩＣ７０１が有する、デジタル信号をアナログ信号に変換するＤ／Ａ変換器の出力信号を用いる。そして、多値信号を任意のタイミングで制御回路ＩＣ７０１から遅延回路に出力することに利点がある。このように、本実施例では、制御回路ＩＣ７０１からの情報に基づいて、任意に発振周波数ｆを選択可能とする。即ち、制御回路ＩＣ７０１は、スイッチング素子Ｑ１１０１を導通状態から非導通状態へと移行させるタイミングを決定するための信号を、遅延回路に出力する出力手段であるともいえる。このような構成とすることにより、例えば、本実施例の電源装置を搭載する装置として画像形成装置を例にあげると、次のような効果を得ることができる。即ち、負荷電流によって決まるスイッチング電源装置の発振周波数ｆが、画像形成装置において潜像形成に用いている駆動周波数と干渉する場合等に、干渉による影響が大きい発振周波数を意図的に回避することが可能となる等の利点がある。
【００５９】
このように、本実施例の制御回路ＩＣ７０１により、任意にスイッチング電源装置の発振周波数ｆを変化させることが可能となることによって、より適用範囲の広いスイッチング電源装置を提供することが可能となる。尚、本実施例の制御回路ＩＣ７０１を、実施例２の構成に付加し、任意の発振周波数ｆとすることも可能である。この場合、例えば、実施例２の図７のワンショットマルチバイブレータ回路に、制御回路ＩＣ７０１の出力信号を、抵抗Ｒ４０１を介して入力するように接続すればよい。
【００６０】
以上、本実施例によれば、軽負荷時の発振周波数を低減し、ノイズを低減することができる。また、本実施例によれば、装置の負荷状態に応じて、任意に発振周波数ｆを制御することができる。
【実施例５】
【００６１】
実施例１〜４で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜４の電源装置が適用される画像形成装置の構成を説明する。
【００６２】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１０に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜４で説明した電源装置４００を備えている。尚、実施例１〜４の電源装置４００を適用可能な画像形成装置は、図１０に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００６３】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１〜４に記載の電源装置４００は、例えばコントローラに電力を供給する。また、実施例１〜４に記載の電源装置４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例１〜４の負荷電流は、コントローラや駆動部に流れることになる。本実施例の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラのみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。即ち、本実施例の画像形成装置では、省電力モード時に、実施例１〜４で説明した電源装置４００が軽負荷時の動作を行う。そして、画像形成装置が省電力モードで稼働している際には、実施例１〜４で説明した構成によって、軽負荷時の発振周波数ｆを低下させることができる。また、実施例３の電源装置を画像形成装置に搭載した場合には、画像形成動作を行う通常モードで稼働している重負荷時に、電源装置の発振周波数ｆが低下しすぎて人の可聴域で発振することを、防止することができる。更に、実施例４の電源装置を画像形成装置に搭載した場合には、電源装置の発振周波数ｆを、潜像形成に用いる駆動周波数と干渉しないように任意に設定することが可能となる。
【００６４】
以上、本実施例によれば、画像形成装置に搭載された電源装置の軽負荷時の発振周波数を低減し、ノイズを低減することができる。
【符号の説明】
【００６５】
Ｃ１０１      コンデンサ
Ｄ１０１      ダイオード
ＩＣ１０１    オペアンプ
ＩＣ８０２    オペアンプ
Ｑ８０１      主スイッチング素子
Ｑ１１０１    スイッチング素子
Ｒ１０１      抵抗
Ｔ８０１      トランス
【図１】
2014138501.tif 000008
【図２】
2014138501.tif 000009
【図３】
2014138501.tif 000010
【図４】
2014138501.tif 000011
【図５】
2014138501.tif 000012
【図６】
2014138501.tif 000013
【図７】
2014138501.tif 000014
【図８】
2014138501.tif 000015
【図９】
2014138501.tif 000016
【図１０】
2014138501.tif 000017