(57)【要約】      （修正有）【課題】集積化する際のチップ面積をより小さくする。【解決手段】衛星放送用コンバータ１に内蔵された異なる発振周波数を有する２つの局部発振器３４，３５を、衛星放送用チューナから送出される電源電圧に所定周波数のバンド切替用パルス信号が重畳されているか否かに応じて切り替える衛星放送用コンバータ１のスイッチ回路１０において、電源電圧に重畳されたバンド切替用パルス信号に対応する２値信号のそれぞれの論理レベルに応じて充放電を行う充放電部１１と、充放電に伴って変動する充放電部の出力のレベルを所定の閾値と比較する比較部１２と、比較部１２の比較結果に基づいて、２値信号の１の論理レベルの一つの期間が所定の範囲内にあるか否かを判定する判定部１３と、判定部の判定結果に応じて２つの局部発振器３４，３５のいずれかを駆動するドライブ回路１４と、を備える。【選択図】図１
2014093674.tif 000002
【特許請求の範囲】
【請求項１】
衛星放送用コンバータに内蔵された異なる発振周波数を有する２つの局部発振器を、衛星放送用チューナから送出される電源電圧に所定周波数のバンド切替用パルス信号が重畳されているか否かに応じて切り替える衛星放送用コンバータのスイッチ回路であって、
前記電源電圧に重畳されたバンド切替用パルス信号に対応する２値信号のそれぞれの論理レベルに応じて充放電を行う充放電部と、
充放電に伴って変動する前記充放電部の出力のレベルを所定の閾値と比較する比較部と、
前記比較部の比較結果に基づいて、前記２値信号の１の論理レベルの一つの期間が所定の範囲内にあるか否かを判定する判定部と、
前記判定部の判定結果に応じて前記２つの局部発振器のいずれかを駆動するドライブ回路と、
を備える衛星放送用コンバータのスイッチ回路。
【請求項２】
前記充放電部は、前記一つの期間において充電または放電に係るそれぞれ第１および第２の時定数を有する第１および第２の充放電回路を備え、
前記比較部は、前記第１および第２の充放電回路の出力のレベルをそれぞれ所定の閾値と比較する第１および第２の比較回路を備え、
前記判定部は、前記一つの期間の終了時点における前記第１および第２の比較回路の比較出力の論理演算結果に基づいて、前記一つの期間が前記所定の範囲内にあるか否かを判定する請求項１記載の衛星放送用コンバータのスイッチ回路。
【請求項３】
前記充放電部は、前記一つの期間において充電または放電に係る所定の時定数を有する充放電回路を備え、
前記比較部は、前記充放電回路の出力のレベルをそれぞれ第１および第２の閾値と比較する第１および第２の比較回路を備え、
前記判定部は、前記一つの期間の終了時点における前記第１および第２の比較回路の比較出力の論理演算結果に基づいて、前記一つの期間が前記所定の範囲内にあるか否かを判定する請求項１記載の衛星放送用コンバータのスイッチ回路。
【請求項４】
前記判定部は、前記一つの期間において前記第１および第２の比較回路の一方の比較出力のみが対応する閾値を過ったことを示す場合に、前記一つの期間が前記所定の範囲内にあると判定する請求項２または３記載の衛星放送用コンバータのスイッチ回路。
【請求項５】
前記判定部は、前記一つの期間の終了時点における前記第１および第２の比較回路の比較出力の論理値が異なる場合に、前記一つの期間が前記所定の範囲内にあると判定する請求項２または３記載の衛星放送用コンバータのスイッチ回路。
【請求項６】
前記第１および第２の充放電回路は、電流源と、電流源に一端が接続される容量素子と、容量素子の両端に接続されるスイッチ素子とをそれぞれ備え、前記一つの期間において双方のスイッチ素子は開放状態とされ、双方の容量素子の一端をそれぞれ前記第１および第２の充放電回路の出力とする請求項２記載の衛星放送用コンバータのスイッチ回路。
【請求項７】
前記充放電回路は、電流源と、電流源を一端に接続する容量素子と、容量素子の両端に接続されるスイッチ素子とを備え、前記一つの期間においてスイッチ素子は開放状態とされ、前記容量素子の一端を前記充放電回路の出力とする請求項３記載の衛星放送用コンバータのスイッチ回路。
【請求項８】
前記充放電部は、前記バンド切替用パルス信号を２値化した後に１／２に分周する分周器を備え、前記分周器の出力を前記２値信号とする請求項１に記載の衛星放送用コンバータのスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、衛星放送用コンバータのスイッチ回路に関し、例えば、衛星放送の受信信号帯域を選択する衛星放送用コンバータ（ＢＳ(broadcasting satellite)コンバータ）のスイッチ回路に関する。
【背景技術】
【０００２】
ＢＳ放送は、ディジタル化、チャンネル数の増加等に伴い使用周波数が広帯域化しており、例えば、１０．７ＧＨｚ〜１２．７５ＧＨｚの受信周波数においては、ローバンドの１０．７ＧＨｚ〜１１．７ＧＨｚ帯とハイバンドの１１．７ＧＨｚ〜１２．７５ＧＨｚ帯とに分割される。この場合、受信側の受信機構成としては各周波数帯の受信のためにアンテナとＢＳコンバータとの組を互いに独立して２組設けることが必要となる。
【０００３】
これに対し、周波数帯域が分割されたＢＳ放送を１台のアンテナとＢＳコンバータとにより受信するために、ＢＳコンバータに内蔵されている周波数変換用の局部発振器の発振周波数を切り替えるようにしている。例えば、ＢＳコンバータに接続されるＢＳチューナ側からの電源電圧に重畳した２２ＫＨｚのバンド切替用パルス信号により切り替えるスイッチング回路を備えるように構成したＢＳコンバータが知られている（特許文献１参照）。
【０００４】
また、関連する技術として、特許文献２には、２２ＫＨｚのバンド切替用パルス信号の周波数を周波数カウンタによって計数する衛星放送用コンバータのスイッチ回路が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３８６３５３８号公報
【特許文献２】特許第３９４２６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下に関連技術の分析を与える。
【０００７】
ところで、特許文献１に記載の衛星放送用コンバータのスイッチ回路では、２２ＫＨｚのバンド切替用パルス信号の周期を判定するために、単安定回路、積分回路、遅延回路などが必要とされる。これら単安定回路、積分回路、遅延回路には、時間方向のタイミングを作り出すためにそれぞれ容量素子が含まれる。特にウィンドコンパレータ機能における時間窓に対応する遅延回路には、遅延時間を大きくするために容量値の大きな容量素子が必要とされる。したがって、スイッチ回路を集積化する際に、これらの容量素子によってチップ面積が増大してしまう。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態によれば、衛星放送用コンバータのスイッチ回路は、衛星放送用コンバータに内蔵された異なる発振周波数を有する２つの局部発振器を、衛星放送用チューナから送出される電源電圧に所定周波数のバンド切替用パルス信号が重畳されているか否かに応じて切り替える衛星放送用コンバータのスイッチ回路であって、電源電圧に重畳されたバンド切替用パルス信号に対応する２値信号のそれぞれの論理レベルに応じて充放電を行う充放電部と、充放電に伴って変動する充放電部の出力のレベルを所定の閾値と比較する比較部と、比較部の比較結果に基づいて、２値信号の１の論理レベルの一つの期間が所定の範囲内にあるか否かを判定する判定部と、判定部の判定結果に応じて２つの局部発振器のいずれかを駆動するドライブ回路と、を備える。
【発明の効果】
【００１０】
一実施の形態によれば、チップ面積を小さくすることができる。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態のＢＳコンバータのスイッチ回路を具備する構成を示すブロック図である。
【図２】実施形態１に係るスイッチ回路の回路図である。
【図３】比較部、判定部における回路の変形例を示す図である。
【図４】スイッチ回路の各部の信号波形を示す図である。
【図５】実施形態２に係るスイッチ回路の回路図である。
【図６】１／２分周回路の挿入位置を示す図である。
【発明を実施するための形態】
【００１２】
以下、実施するための形態について、概説する。なお、以下の概説に付記した図面参照符号は、専ら理解を助けるための例示であり、図示の態様に限定することを意図するものではない。
【００１３】
一つの好ましい形態に係る衛星放送用コンバータ（図１の１）のスイッチ回路（図１の１０）は、衛星放送用コンバータに内蔵された異なる発振周波数を有する２つの局部発振器（図１の３４、３５）を、衛星放送用チューナ（図１の２）から送出される電源電圧に所定周波数のバンド切替用パルス信号が重畳されているか否かに応じて切り替える衛星放送用コンバータのスイッチ回路であって、電源電圧に重畳されたバンド切替用パルス信号に対応する２値信号のそれぞれの論理レベルに応じて充放電を行う充放電部（図１の１１）と、充放電に伴って変動する充放電部の出力のレベルを所定の閾値と比較する比較部（図１の１２）と、比較部の比較結果に基づいて、２値信号の１の論理レベルの一つの期間が所定の範囲内にあるか否かを判定する判定部（図１の１３）と、判定部の判定結果に応じて２つの局部発振器のいずれかを駆動するドライブ回路（図１の１４）と、を備える。
【００１４】
以上のような衛星放送用コンバータのスイッチ回路によれば、２値信号の１の論理レベルの一つの期間で充電あるいは放電することができる程度に充放電に係る容量素子の容量値を小さく構成することができる。したがって、スイッチ回路を集積化する際のチップ面積をより小さくすることができる。
【００１５】
スイッチ回路において、充放電部は、一つの期間において充電または放電に係るそれぞれ第１および第２の時定数を有する第１および第２の充放電回路（図２のＭＮ１、Ｃ１、Ｉ１と、ＭＮ２、Ｃ２、Ｉ２）を備え、比較部は、第１および第２の充放電回路の出力のレベルをそれぞれ所定の閾値と比較する第１および第２の比較回路（図２のＣＭＰ１、ＣＭＰ２）を備え、判定部は、一つの期間の終了時点における第１および第２の比較回路の比較出力の論理演算結果に基づいて、一つの期間が所定の範囲内にあるか否かを判定するようにしてもよい。
【００１６】
スイッチ回路において、充放電部は、一つの期間において充電または放電に係る所定の時定数を有する充放電回路（図５のＭＮ１、Ｃ１、Ｉ１）を備え、比較部は、充放電回路の出力のレベルをそれぞれ第１および第２の閾値と比較する第１および第２の比較回路（図５のＣＭＰ１、ＣＭＰ２）を備え、判定部は、一つの期間の終了時点における第１および第２の比較回路の比較出力の論理演算結果に基づいて、一つの期間が所定の範囲内にあるか否かを判定するようにしてもよい。
【００１７】
スイッチ回路において、判定部は、一つの期間において第１および第２の比較回路の一方の比較出力のみが対応する閾値を過ったことを示す場合に、一つの期間が所定の範囲内にあると判定するようにしてもよい。
【００１８】
スイッチ回路において、判定部は、一つの期間の終了時点における第１および第２の比較回路の比較出力の論理値が異なる場合に、一つの期間が所定の範囲内にあると判定するようにしてもよい。
【００１９】
スイッチ回路において、第１および第２の充放電回路は、電流源（図２のＩ１、Ｉ２）と、電流源に一端が接続される容量素子（図２のＣ１、Ｃ２）と、容量素子の両端に接続されるスイッチ素子（図２のＭＮ１、ＭＮ２）とをそれぞれ備え、一つの期間において双方のスイッチ素子は開放状態とされ、双方の容量素子の一端をそれぞれ第１および第２の充放電回路の出力とするようにしてもよい。
【００２０】
スイッチ回路において、充放電回路は、電流源（図５のＩ１）と、電流源を一端に接続する容量素子（図５のＣ１）と、容量素子の両端に接続されるスイッチ素子（図５のＭＮ１）とを備え、一つの期間においてスイッチ素子は開放状態とされ、容量素子の一端を充放電回路の出力とするようにしてもよい。
【００２１】
スイッチ回路において、充放電部は、バンド切替用パルス信号を２値化した後に１／２に分周する分周器（図６のＤＩＶ）を備え、分周器の出力を２値信号とするようにしてもよい。
【００２２】
以下、より具体的な実施の形態に即し、図面を参照して詳しく説明する。
【００２３】
［実施形態１］
衛星放送の受信システムは、パラボラアンテナにより受信した信号を該アンテナに設けたＬｏｗ Ｎｏｉｓｅ Ｄｏｗｎ ｃｏｖｅｒｔｅｒ Ｂｌｏｃｋ（ＬＮＢ）の衛星放送用コンバータ（以下「ＢＳコンバータ」という）で中間周波信号に変換し、Ｓｅｔ Ｔｏｐ Ｂｏｘ（ＬＮＢ、以下「ＢＳチューナ」という）へケーブルにより伝送する構成とされる。ＢＳチューナからは、ケーブルを介してＬＮＢに内蔵する高周波ＦＥＴ（ＧａＡｓ−ＦＥＴ）等の負バイアスを生成するための電源と制御信号とをＢＳコンバータ側に供給する構成を有する。
【００２４】
また、制御信号は、電源電圧の高低２種類（１３Ｖ／１８Ｖ）の電圧による切り替えＤＣ電圧とこれに重畳した２２ＫＨｚの信号（トーン信号）とからなる。該制御信号のＤＣ電圧の切り替え及び２２ＫＨｚのトーン信号の有無により、それぞれＢＳコンバータの受信偏波及び周波数変換用の局部発振周波数の切り替えを制御する。なお、ＢＳコンバータでの電源供給は、ＤＣ電圧より安定化電圧（８Ｖ）を出力する３端子レギュレータを使用するのが一般的である。以下、本発明の衛星放送用コンバータの一実施の形態について図面を参照して詳細に説明する。
【００２５】
（構成の説明）
図１は、本実施の形態のＢＳコンバータのスイッチ回路を具備する構成を示すブロック図である。屋外のパラボラアンテナに設けられたＢＳコンバータ１と、ＢＳコンバータ１に同軸ケーブル（ケーブル）により接続された屋内のＢＳチューナ２とから構成される。
【００２６】
衛星から送信されたＢＳ信号（１２ＧＨｚ帯のマイクロ波信号）は、パラボラアンテナで反射されＢＳコンバータ１のフィードホーンを介して受信される。ＢＳコンバータ１は、受信したＢＳ信号をケーブルで伝送可能な１ＧＨｚの中間周波数のＢＳ信号（以下、「ＢＳ−ＩＦ(intermediate frequency)信号」という）に周波数変換した後、このＢＳ−ＩＦ信号を屋内のＢＳチューナ２に供給する。
【００２７】
ＢＳコンバータ１の動作用の電源電圧は、ＢＳチューナ２からケーブルを介して高い電圧値（１８Ｖ）と低い電圧値（１３Ｖ）の何れかとして供給される。また、電源電圧にはバンド切換制御用の２２±４ＫＨｚの信号（「バンド切替用パルス信号」という）がＢＳチューナ１でハイバンド（１１．７ＧＨｚ〜１２．７５ＧＨｚ）を選択する際に重畳される。ここで、バンド切替用パルス信号の２２±４ＫＨｚは、ＢＳ−ＩＦ信号の周波数（９５０ＭＨｚ〜２１５０ＭＨｚ）に対して非常に低い周波数でありＢＳ−ＩＦ信号には影響を与えない設定周波数である。
【００２８】
図１に示すＢＳコンバータ１の内部回路は、受信信号を増幅し周波数変換する受信系回路Ａと、周波数変換動作等を切り替える制御系回路Ｂとから構成される。受信系回路Ａは、パラボラアンテナで反射され受信された円偏波又は垂直偏波のＢＳ信号をそれぞれ増幅する初段の増幅器と、初段の増幅器のいずれかの出力を増幅する２段目の増幅器からなる高電子移動度トランジスタ（ＨＥＭＴ）等により構成される低ノイズの高周波増幅器３１と、２段目の増幅器の出力をＢＳ−ＩＦ信号に周波数変換する周波数変換器（ミキサー）３２と、ＢＳ−ＩＦ信号を増幅する中間周波増幅器３３と、周波数変換器３２に対し分割された周波数に対応する周波数のローカル信号を出力する２つの局部発振器３４、３５とから構成される。
【００２９】
制御系回路Ｂは、ＢＳコンバータのスイッチ回路１０と、アンテナ切替回路２０と、を備える。スイッチ回路１０は、充放電部１１、比較部１２、判定部１３、ドライブ回路１４を備える。充放電部１１は、ＢＳチューナ２から供給される電源電圧に重畳されたバンド切替用パルス信号に対応する２値信号のそれぞれの論理レベルに応じて充放電を行う。比較部１２は、充放電に伴って変動する充放電部１１の出力のレベルを所定の閾値と比較する。判定部１３は、比較部１２の比較結果に基づいて、２値信号の１の論理レベルの一つの期間が所定の範囲内にあるか否かを判定する。すなわち、２値信号の周期を判定することで２値信号の周波数が例えば２２±４ＫＨｚ内にあるか否かの判定結果を出力する。ドライブ回路１４は、判定部１３の判定結果に応じて２つの局部発振器３４、３５のいずれかに動作バイアスを供給し発振を駆動する。
【００３０】
なお、アンテナ切替回路２０は、ＢＳチューナ２から供給された電源電圧が前述の高い電圧値（１８Ｖ）か低い電圧値（１３Ｖ）かにより制御され、その電圧に応じてスイッチ動作を行い増幅器３１の２つの初段増幅器の何れかの高電子移動度トランジスタを動作させるようにバイアスを切り替え、円偏波又は垂直偏波の何れかのＢＳ信号の受信を選択する切替器である。アンテナ切替回路２０のより詳細な説明は省略する。
【００３１】
本実施の形態では、バンド切替用パルス信号の存在が検出された場合にのみハイバンド（１１．７ＧＨｚ〜１２．７５ＧＨｚ）用の局部発振器３５が発振状態に制御され、ローバンド（１０．７ＧＨｚ〜１１．７ＧＨｚ）用の局部発振器３４は非発振状態に制御される。バンド切替用パルス信号の存在が検出されない場合には、上記とは逆にローバンド用の局部発振器３４が発振状態に制御され、ハイバンド用の局部発振器３５が非発振状態に制御される。いずれの場合も周波数変換器３２から出力される周波数変換後の信号は、規定の中間周波数のＢＳ−ＩＦ信号として中間周波増幅器３３及びケーブルを介してチューナ２に出力される。
【００３２】
次に、スイッチ回路１０の詳細について説明する。図２は、実施形態１に係るスイッチ回路の回路図である。
【００３３】
充放電部１１は、容量素子Ｃ０、Ｃ１、Ｃ２、抵抗素子Ｒ１、Ｒ２、増幅器（オペアンプ）ＡＭＰ、シュミットトリガ回路ＳＴ、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、電流源Ｉ１、Ｉ２を備える。
【００３４】
増幅器ＡＭＰは、反転入力端子（−）に容量素子Ｃ０および抵抗素子Ｒ１の直列回路を介してバンド切替用パルス信号Ｓ１を入力し、反転入力端子（−）と出力端子との間に抵抗素子Ｒ２を接続し、非反転端子（＋）にバイアス電圧Ｖｂを与える。増幅器ＡＭＰは、バンド切替用パルス信号Ｓ１に重畳される電源電圧を遮断してバンド切替用パルス信号Ｓ１を反転増幅してシュミットトリガ回路ＳＴに与える。
【００３５】
シュミットトリガ回路ＳＴは、増幅器ＡＭＰの出力信号をバイアス電圧Ｖｂ近傍の閾値で２値化する回路であり、バンド切替用パルス信号Ｓ１に対応する２値信号を信号ＣＬＫとして発生する。
【００３６】
ＮＭＯＳトランジスタＭＮ１は、ゲートに信号ＣＬＫを受け、ドレインを電流源Ｉ１の一端および容量素子Ｃ１の一端に接続し、ソースを接地する。容量素子Ｃ１の他端は、接地される。ＮＭＯＳトランジスタＭＮ１は、信号ＣＬＫがＨレベルである場合にオンとなって、容量素子Ｃ１に蓄えられた電荷を急速に放電する。また、信号ＣＬＫがＬレベルである場合にオフとなって、電流源Ｉ１の電流によって容量素子Ｃ１が充電される。ここで信号ＣＬＫによって充放電を繰り返す容量素子Ｃ１の一端の信号をＶｃｄ１とする。
【００３７】
ＮＭＯＳトランジスタＭＮ２は、ゲートに信号ＣＬＫを受け、ドレインを電流源Ｉ２の一端および容量素子Ｃ２の一端に接続し、ソースを接地する。容量素子Ｃ２の他端は、接地される。ＮＭＯＳトランジスタＭＮ２は、信号ＣＬＫがＨレベルである場合にオンとなって、容量素子Ｃ２に蓄えられた電荷を急速に放電する。また、信号ＣＬＫがＬレベルである場合にオフとなって、電流源Ｉ２の電流によって容量素子Ｃ２が充電される。ここで信号ＣＬＫによって充放電を繰り返す容量素子Ｃ２の一端の信号をＶｃｄ２とする。
【００３８】
なお、ここで、容量素子Ｃ１、Ｃ２の一端の電位が正方向に上昇することを充電とし、負方向に下降することを放電としているが、これは便宜上の言い方であって、それぞれを放電、充電と解釈してもよい。
【００３９】
比較部１２は、比較回路ＣＭＰ１、ＣＭＰ２を備える。比較回路ＣＭＰ１、ＣＭＰ２は、非反転端子（＋）にそれぞれ信号Ｖｃｄ１、Ｖｃｄ２を受け、反転入力端子（−）に共通に閾値電圧Ｖｔを与える。比較回路ＣＭＰ１、ＣＭＰ２は、それぞれ信号Ｖｃｄ１、Ｖｃｄ２が閾値電圧Ｖｔを超えた（過った）場合にＨレベルを出力し、閾値電圧Ｖｔ以下である場合にＬレベルを出力する。
【００４０】
判定部１３は、２入力のＡＮＤ回路ＡＮＤ１とＤタイプのフリップフロップ回路ＤＦＦ１とを備える。ＡＮＤ回路ＡＮＤ１は、一方の入力端に比較回路ＣＭＰ１の出力を接続し、他方の入力端に比較回路ＣＭＰ２の論理反転出力を接続し、出力端をフリップフロップ回路ＤＦＦ１のＤ端子に接続する。フリップフロップ回路ＤＦＦ１は、クロック端子に信号ＣＬＫを受け、出力をドライブ回路１４に接続する。フリップフロップ回路ＤＦＦ１は、比較回路ＣＭＰ１の出力がＨレベルであって、比較回路ＣＭＰ２の出力がＬレベルである場合に、信号ＣＬＫの立ち上がりでＨレベルをラッチして、ドライブ回路１４に出力する。すなわち、フリップフロップ回路ＤＦＦ１は、Ｖｃｄ１＞Ｖｔ、Ｖｃｄ２＜Ｖｔの場合に、信号ＣＬＫの立ち上がりでＨレベルをラッチして、ドライブ回路１４に出力する。なお、比較回路ＣＭＰ２における非反転端子（＋）と反転入力端子（−）とを入れ替えるようにすれば、ＡＮＤ回路ＡＮＤ１は、他方の入力端に比較回路ＣＭＰ２の出力を論理反転せずに直接入力することが可能である。
【００４１】
ドライブ回路１４は、フリップフロップ回路ＤＦＦ１の出力がＨレベルである場合に局部発振器３５を駆動させ、フリップフロップ回路ＤＦＦ１の出力がＬレベルである場合に局部発振器３４を駆動させる。
【００４２】
次に、比較部１２、判定部１３の回路の変形例について説明する。
【００４３】
図３（ａ）において、比較部１２ａは、図２の比較回路ＣＭＰ１、ＣＭＰ２に替えてそれぞれシュミットトリガ回路ＳＴ１、ＳＴ２を備える。ここで、シュミットトリガ回路ＳＴ１、ＳＴ２は、それぞれ信号Ｖｃｄ１、Ｖｃｄ２のレベルが図２の閾値電圧Ｖｔに相当するレベルを超えた（過った）ならばＨレベルを出力する回路である。このような構成の比較部１２ａは、図２の比較部１２と同様に機能する。
【００４４】
また、図３（ａ）において、判定部１３ａは、図２のＡＮＤ回路ＡＮＤ１に替えて排他的論理和回路ＥＸＯＲ１を備える。排他的論理和回路ＥＸＯＲ１は、シュミットトリガ回路ＳＴ１、ＳＴ２のいずれか一方の出力のみがＨレベルで、他方がＬレベルである場合に、Ｈレベルを出力する。このような構成の判定部１３ａは、図２の判定部１３と同様に機能する。
【００４５】
さらに、図３（ｂ）において、判定部１３ｂは、Ｄタイプのフリップフロップ回路ＤＦＦ２、ＤＦＦ３、排他的論理和回路ＥＸＯＲ２を備える。Ｄタイプのフリップフロップ回路ＤＦＦ２、ＤＦＦ３は、それぞれＤ端子にシュミットトリガ回路ＳＴ１、ＳＴ２の出力を接続し（信号Ｄ１、Ｄ２を入力し）、クロック端子に信号ＣＬＫを受け、出力端子をそれぞれ排他的論理和回路ＥＸＯＲ２の一方および他方の入力端子に接続する（信号Ｑ１、Ｑ２を出力する）。排他的論理和回路ＥＸＯＲ２は、出力端子をドライブ回路１４に接続する。このような構成の判定部１３ｂは、図２の判定部１３と同様に機能する。
【００４６】
次に、以上のような構成のスイッチ回路１０の動作について説明する。
【００４７】
ここで、信号ＣＬＫがＬレベルである期間をＴとする。期間Ｔにおいて、容量素子Ｃ１が電流源Ｉ１によって充電されて信号Ｖｃｄ１のレベルがＶｔに調度達するとすれば、Ｔ＝Ｃ１・Ｖｔ／Ｉ１が成り立つ。また、期間Ｔにおいて、容量素子Ｃ２が電流源Ｉ２によって充電されて信号Ｖｃｄ２のレベルがＶｔに調度達するとすれば、Ｔ＝Ｃ２・Ｖｔ／Ｉ２が成り立つ。また、信号ＣＬＫのデューティ比が５０％であるならば、バンド切替用パルス信号Ｓ１の周波数ｆ＝１／２Ｔである。
【００４８】
スイッチ回路１０は、バンド切替用パルス信号Ｓ１の周波数ｆがｆｌ〜ｆｈ（ｆｈ＞ｆｌ）内にあるか否かを判定するのであるから、以下のように充放電回路の定数を定めるようにすればよい。
ｆｈ＝Ｉ１／（２・Ｃ１・Ｖｔ）
ｆｌ＝Ｉ２／（２・Ｃ２・Ｖｔ）
【００４９】
以上のように構成されるスイッチ回路１０の各部の信号波形を図４に示す。ここでは図３（ｂ）の変形例が適用される場合について示す。図４において、（１）ｆ＜ｆｌの場合、（２）ｆｌ＜ｆ＜ｆｈの場合、（３）ｆ＞ｆｈの場合、における各部の信号波形は、以下のようになる。
【００５０】
（１）の場合、Ｔ＞Ｃ２・Ｖｔ／Ｉ２＞Ｃ１・Ｖｔ／Ｉ１であって、期間Ｔの終了時点（信号ＣＬＫの立ち上がり）で、Ｖｃｄ１＞Ｖｔ、Ｖｃｄ２＞Ｖｔとなり、シュミットトリガ回路ＳＴ１、ＳＴ２のそれぞれの出力Ｄ１、Ｄ２は、Ｈレベルである。したがって、信号ＣＬＫの立ち上がりでラッチされたフリップフロップ回路ＤＦＦ２、ＤＦＦ３のそれぞれの出力Ｑ１、Ｑ２は、共にＨレベルとなる。この結果、排他的論理和回路ＥＸＯＲ２の出力ＯＵＴは、Ｌレベルとなる。
【００５１】
（２）の場合、Ｃ２・Ｖｔ／Ｉ２＞Ｔ＞Ｃ１・Ｖｔ／Ｉ１であって、期間Ｔの終了時点（信号ＣＬＫの立ち上がり）で、Ｖｃｄ１＞Ｖｔ、Ｖｃｄ２＜Ｖｔであり、シュミットトリガ回路ＳＴ１、ＳＴ２のそれぞれの出力Ｄ１、Ｄ２は、それぞれＨレベル、Ｌレベルである。したがって、信号ＣＬＫの立ち上がりでラッチされたフリップフロップ回路ＤＦＦ２、ＤＦＦ３のそれぞれの出力Ｑ１、Ｑ２は、それぞれＨレベル、Ｌレベルとなる。この結果、排他的論理和回路ＥＸＯＲ２の出力ＯＵＴは、Ｈレベルとなる。
【００５２】
（３）の場合、Ｃ２・Ｖｔ／Ｉ２＞Ｃ１・Ｖｔ／Ｉ１＞Ｔであって、期間Ｔの終了時点（信号ＣＬＫの立ち上がり）で、Ｖｃｄ１＜Ｖｔ、Ｖｃｄ２＜Ｖｔであり、シュミットトリガ回路ＳＴ１、ＳＴ２のそれぞれの出力Ｄ１、Ｄ２は、Ｌレベルである。したがって、信号ＣＬＫの立ち上がりでラッチされたフリップフロップ回路ＤＦＦ２、ＤＦＦ３のそれぞれの出力Ｑ１、Ｑ２は、共にＬレベルとなる。この結果、排他的論理和回路ＥＸＯＲ２の出力ＯＵＴは、Ｌレベルとなる。
【００５３】
以上のように動作するスイッチ回路１０は、出力ＯＵＴのレベルがＨレベルかＬレベルかを判断することで、（２）の場合（Ｃ２・Ｖｔ／Ｉ２＞Ｔ＞Ｃ１・Ｖｔ／Ｉ１）であるか否かを判定することができる。すなわち、バンド切替用パルス信号Ｓ１の周波数ｆがｆｌ〜ｆｈ内にあるか否かを判定することができる。この場合、容量素子Ｃ１、Ｃ２は、期間Ｔにおいて充電される程度に容量値が小さいので、スイッチ回路１０は、集積化する際のチップ面積をより小さくすることができる。
【００５４】
［実施形態２］
図５は、実施形態２に係るスイッチ回路の回路図である。図５において、図２と同一の符号は、同一物を表し、その説明を省略する。
【００５５】
充放電部１１ａは、図２の充放電部１１に対し、容量素子Ｃ２、ＮＭＯＳトランジスタＭＮ２、電流源Ｉ２を省いて充放電回路を一つとする。ここで充放電を繰り返す容量素子Ｃ１の一端の信号をＶｃｄとする。
【００５６】
比較部１２ｃにおいて、比較回路ＣＭＰ１は、非反転端子（＋）に閾値電圧Ｖｔ１を与え、反転入力端子（−）に信号Ｖｃｄを与える。また、比較回路ＣＭＰ２は、非反転端子（＋）に信号Ｖｃｄを受け、反転入力端子（−）に閾値電圧Ｖｔ２（Ｖｔ２＜Ｖｔ１）を与える。比較回路ＣＭＰ１、ＣＭＰ２は、信号Ｖｃｄが閾値電圧Ｖｔ１〜Ｖｔ２の間にある場合に共にＨレベルを出力し、閾値電圧Ｖｔ１以上である場合にそれぞれＬレベル、Ｈレベルを出力し、閾値電圧Ｖｔ２以下である場合にそれぞれＨレベル、Ｌレベルを出力する。
【００５７】
判定部１３ｃにおいて、２入力のＡＮＤ回路ＡＮＤ２は、一方および他方の入力端にそれぞれ比較回路ＣＭＰ１、ＣＭＰ２の出力を接続し、出力端をフリップフロップ回路ＤＦＦ１のＤ端子に接続する。
【００５８】
以上のような充放電部１１ａは、図２の充放電部１１と同様に機能する。ただし、充放電部１１ａは、充放電回路が一つで構成されているので、充放電回路における容量素子は１つであって、チップ面積をさらに小さくすることができる。
【００５９】
以上のような実施形態１、２のスイッチ回路において、２値信号である信号ＣＬＫのデューティ比が５０％であるとしている。しかしながら、バンド切替用パルス信号Ｓ１が奇数高調波を含む場合やシュミットトリガ回路ＳＴにおける閾値の変動によっては、信号ＣＬＫのデューティ比が５０％からずれてしまうことが起こりうる。このような場合には、バンド切替用パルス信号Ｓ１の周波数ｆ＝１／２Ｔが満たされず、バンド切替用パルス信号Ｓ１の周波数の判定範囲（ｆｌ〜ｆｈ）が相対的にずれてしまう。
【００６０】
信号ＣＬＫのデューティ比が５０％からずれる場合、図６に示すようにシュミットトリガ回路ＳＴの後段に１／２分周回路ＤＩＶを挿入することで信号ＣＬＫのデューティ比を正しく５０％とすることができる。なお、この際には、信号ＣＬＫの周期は、１／２分周回路ＤＩＶを挿入しない場合の倍となるので、充放電部１１、１１ａにおける充放電回路の時定数も倍になるように、電流源の電流値や容量素子の容量値を設定する必要がある。
【００６１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６２】
なお、前述の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６３】
１  ＢＳコンバータ
２  ＢＳチューナ
１０  スイッチ回路
１１、１１ａ  充放電部
１２、１２ａ、１２ｃ  比較部
１３、１３ａ、１３ｂ、１３ｃ  判定部
１４  ドライブ回路
２０  アンテナ切替回路
３１  高周波増幅器
３２  周波数変換器
３３  中間周波増幅器
３４、３５  局部発振器
ＡＭＰ  増幅器
ＡＮＤ１、ＡＮＤ２  ＡＮＤ回路
Ｃ０、Ｃ１、Ｃ２  容量素子
ＣＭＰ１、ＣＭＰ２  比較回路
ＤＦＦ１、ＤＦＦ２、ＤＦＦ３  フリップフロップ回路
ＤＩＶ  １／２分周回路
ＥＸＯＲ１、ＥＸＯＲ２  排他的論理和回路
Ｉ１、Ｉ２  電流源
ＭＮ１、ＭＮ２  ＮＭＯＳトランジスタ
Ｒ１、Ｒ２  抵抗素子
ＳＴ、ＳＴ１、ＳＴ２  シュミットトリガ回路
【図１】
2014093674.tif 000003
【図２】
2014093674.tif 000004
【図３】
2014093674.tif 000005
【図４】
2014093674.tif 000006
【図５】
2014093674.tif 000007
【図６】
2014093674.tif 000008