(57)【要約】【課題】従来例に比較して、縮小された実装面積を有し、スタンバイ状態において入力端子の電圧を出力端子に導通させ、出力が短絡された際も短絡電流を制限し、保護を有するスイッチングレギュレータを提供する。【解決手段】スイッチングレギュレータは、入力端子に接続されたインダクタンス成分を持つ素子と、スイッチングトランジスタと、同期整流トランジスタと、入力電圧を所定の出力電圧に変換して出力するように、スイッチングトランジスタ及び同期整流トランジスタを制御するスイッチング制御回路と、同期整流トランジスタ、もしくは同期整流トランジスタとインダクタンス成分を持つ素子との直列回路と並列に接続されるスルースイッチ回路と、スイッチングレギュレータのスタンバイ状態において、スルースイッチ回路を導通させて、入力電圧を出力端子に出力させるスルースイッチ制御回路とを備える。【選択図】図１Ａ
2014241699.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に接続された一端を有するインダクタンス成分を持つ素子と、
上記インダクタンス成分を持つ素子の他端と接地との間に接続され、入力される第１の制御信号により駆動されるスイッチングトランジスタと、
上記インダクタンス成分を持つ素子と上記スイッチングトランジスタとの間の接続点と出力端子との間に接続され、入力される第２の制御信号により駆動される同期整流トランジスタと、
上記入力端子を介して入力された入力電圧を所定の出力電圧に変換して上記出力端子から出力するように、上記スイッチングトランジスタ及び上記同期整流トランジスタを制御するスイッチング制御回路と、
上記同期整流トランジスタ、もしくは上記同期整流トランジスタと上記インダクタンス成分を持つ素子との直列回路と並列に接続され、入力される第３の制御信号により制御されるスルースイッチ回路と、
スイッチングレギュレータのスタンバイ状態において、上記スルースイッチ回路を導通させて、上記入力電圧を上記出力端子に出力するように、上記スルースイッチ回路を制御するスルースイッチ制御回路とを備えたことを特徴とするスイッチングレギュレータ。
【請求項２】
上記スルースイッチ回路は、上記同期整流トランジスタの電流駆動能力よりも小さい電流駆動能力を有することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
上記スルースイッチ制御回路は、外部回路から入力される第３の制御信号に基づいて、上記スルースイッチ回路をオンオフ制御することを特徴とする請求項１又は２記載のスイッチングレギュレータ。
【請求項４】
上記スルースイッチ制御回路は、外部回路から入力される第３の制御信号に基づいて、上記スルースイッチ回路の制御端子に印加する電圧を制御することを特徴とする請求項１又は２記載のスイッチングレギュレータ。
【請求項５】
上記スルースイッチ回路を導通させるときに、上記同期整流トランジスタがオフになるように上記同期整流トランジスタのバックゲートに印加する電圧を制御するバックゲート制御回路をさらに備えたことを特徴とする請求項１〜４のうちのいずれか１つに記載のスイッチングレギュレータ。
【請求項６】
請求項１〜５のうちのいずれか１つに記載のスイッチングレギュレータを備えたことを特徴とする電源回路装置。
【請求項７】
請求項１〜５のうちのいずれか１つに記載のスイッチングレギュレータを備えたことを特徴とする半導体装置。
【請求項８】
請求項６記載の電源回路装置を備えたことを特徴とする電子機器。
【請求項９】
請求項７記載の半導体装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータ並びにこれを備えた電源回路装置、半導体装置、及び電子機器に関し、特に、スタンバイ状態において入力端子を出力端子に導通させるスイッチングレギュレータ並びにこれを備えた電源回路装置、半導体装置、及び電子機器に関する。
【背景技術】
【０００２】
従来、電池等の直流電源によって駆動する例えば血圧計であるヘルスケア製品は、昇圧回路を備える。例えば血圧測定を行うための通常の動作状態（以下、アクティブ状態という。）で血圧計が動作するために、昇圧回路は電源電圧を昇圧する。血圧計は、一般に、アクティブ状態での動作の待機のために例えばマイクロコンピュータ等の最小限の構成要素のみが動作する動作状態（以下、スタンバイ状態という。）で動作する。血圧計がスタンバイ状態において動作するためにはマイクロコンピュータ等の最小限の構成要素のみが動作できる電源電圧を得ることができれば良いため昇圧される必要がない。
【０００３】
現在、昇圧回路として主にダイオード整流方式の昇圧型ＤＣ／ＤＣコンバータが用いられる。多くの場合、スタンバイ状態において、ダイオード整流方式の昇圧型ＤＣ／ＤＣコンバータにおいて、電源電圧が印加される入力端子は負荷が接続される出力端子に導通される。しかしながら、ダイオード整流方式の昇圧型ＤＣ／ＤＣコンバータでは、外付けダイオードが設けられる必要があることによって、同期整流トランジスタを内蔵する同期整流方式の昇圧型ＤＣ／ＤＣコンバータと比較すると大きな実装面積と低い電源変換効率とを有する。そのため、ダイオード整流方式の昇圧型ＤＣ／ＤＣコンバータと比較して小さい実装面積と高い電源変換効率とを有する同期整流方式の昇圧型ＤＣ／ＤＣコンバータの使用が増えてきている。
【０００４】
例えば、特許文献１には、起動時の突入電流を防止することを目的として、同期整流トランジスタを段階的にオンにするための構成が開示されている。また、特許文献２には、起動時の突入電流を防止することを目的として、起動後の一定の時間期間内において同期整流トランジスタが定電流動作される構成が開示されている。さらに、特許文献３には、起動時の突入電流を防止することを目的として、高いオン抵抗を有する電流制限トランジスタが同期整流トランジスタと並列に設けられ、当該同期整流トランジスタが起動時において所定の時間期間だけオンされる構成が開示される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記各特許文献１〜３は、アクティブ状態において突入電流を防止する手段であり、スタンバイ状態での突入電流を防止する構成ではない。また、ダイオード整流方式の昇圧型ＤＣ／ＤＣコンバータではスタンバイ状態において入力端子から出力端子に電源電圧を導通することが可能であるが、出力端子が短絡されるとダイオードの駆動能力に応じた大電流が流れ、素子の破壊などにつながる。短絡時の素子の破壊を防止するには例えばヒューズを備えた保護回路が設けられる必要があり、そのような保護回路が使用される場合実装面積が増大するという問題点があった。
【０００６】
本発明の目的は上記の問題点を解決し、従来例に比較して縮小された実装面積を有し、スタンバイ状態において短絡時の保護を有することを可能とするスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るスイッチングレギュレータは、入力端子に接続された一端を有するインダクタンス成分を持つ素子と、
インダクタンス成分を持つ素子の他端と接地との間に接続され、入力される第１の制御信号により駆動されるスイッチングトランジスタと、
インダクタンス成分を持つ素子とスイッチングトランジスタとの間の接続点と出力端子との間に接続され、入力される第２の制御信号により駆動される同期整流トランジスタと、
入力端子を介して入力された入力電圧を所定の出力電圧に変換して出力端子から出力するように、スイッチングトランジスタ及び同期整流トランジスタを制御するスイッチング制御回路と、
同期整流トランジスタ、もしくは同期整流トランジスタとインダクタンス成分を持つ素子との直列回路と並列に接続され、入力される第３の制御信号により制御されるスルースイッチ回路と、
スイッチングレギュレータのスタンバイ状態において、スルースイッチ回路を導通させて、入力電圧を出力端子に出力するように、スルースイッチ回路を制御するスルースイッチ制御回路とを備えたことを特徴とする。
【発明の効果】
【０００８】
本発明に係るスイッチングレギュレータによれば、従来例に比較して、縮小された実装面積を有し、スタンバイ状態においても入力端子に印加された電源電圧を出力端子に導通させ、短絡された場合にも保護を有するスイッチングレギュレータを提供することができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】本発明の実施形態１に係るスイッチングレギュレータ１Ａの構成を示す回路図である。
【図１Ｂ】図１Ａのスイッチングレギュレータ１Ａの変形例であるスイッチングレギュレータ１Ｂの構成を示す回路図である。
【図２】図１Ａのスイッチングレギュレータ１Ａのアクティブ状態及びスタンバイ状態における動作を説明するための表である。
【図３】図２のアクティブ状態における（ａ）同期整流トランジスタ１３のゲート信号ＶＧ２及び（ｂ）ＰＭＯＳトランジスタ１７Ａａのゲート信号ＶＧ３の時間変化をそれぞれ示すタイミングチャートである。
【図４】図２のスタンバイ状態における（ａ）同期整流トランジスタ１３のゲート信号ＶＧ２及び（ｂ）ＰＭＯＳトランジスタ１７Ａａのゲート信号ＶＧ３の時間変化をそれぞれ示すタイミングチャートである。
【図５】図１Ａのスイッチングレギュレータ１Ａの動作状態が時刻ｔ１においてアクティブ状態からスタンバイ状態に遷移されたときにおける（ａ）ゲート信号ＶＧ２、（ｂ）ゲート信号ＶＧ３、及び（ｃ）イネーブル信号ＥＮの時間変化をそれぞれ示すタイミングチャートである。
【図６】図１Ａのスイッチングレギュレータ１Ａの時刻ｔ２の電源投入時と時刻ｔ３の負荷の短絡時とにおける（ａ）電源電圧ＶＤＤ、（ｂ）電源電流ＩＶＤＤ、及び（ｃ）出力電圧ＶＯＵＴの時間変化をそれぞれ示すタイミングチャートである。
【図７Ａ】本発明の実施形態２に係るスイッチングレギュレータ１Ｃの構成を示す回路図である。
【図７Ｂ】図７Ａのスイッチングレギュレータ１Ｃの変形例であるスイッチングレギュレータ１Ｄの構成を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付す。
【００１１】
実施形態１．
図１Ａは、本発明の実施形態１に係るスイッチングレギュレータ１Ａの構成を示す回路図である。図１Ａにおいて、スルースイッチ回路１７Ａは、同期整流トランジスタ１３の電流駆動能力よりも小さい電流駆動能力を有するＰＭＯＳトランジスタ１７Ａａを備えて構成される。スルースイッチ制御回路１８がスタンバイ状態においてスルースイッチ回路１７Ａを導通させることによって、スルースイッチ回路１７Ａは入力端子２１への電源電圧ＶＤＤである入力電圧を出力端子２２に出力する。
【００１２】
図１Ａにおいて、スイッチングレギュレータ１Ａは、コイル１１と、ＮチャンネルＭＯＳ電界効果トランジスタ（以下、ＮＭＯＳトランジスタという。）であるスイッチングトランジスタ１２と、ＰチャンネルＭＯＳ電界効果トランジスタ（以下、ＰＭＯＳトランジスタという。）である同期整流トランジスタ１３とを備えて構成される。スイッチングレギュレータ１Ａはさらに、スイッチング制御回路１４と、スイッチングトランジスタ１５ａ，１５ｂと、バックゲート制御回路１６と、スルースイッチ回路１７Ａと、スルースイッチ制御回路１８とを備えて構成される。ここで、スイッチング制御回路１４は、スイッチングトランジスタ１２及び同期整流トランジスタ１３をオンオフ制御する。スイッチングトランジスタ１５ａ，１５ｂは、それぞれＰＭＯＳトランジスタである。バックゲート制御回路１６は、スイッチングトランジスタ１５ａ，１５ｂを介して同期整流トランジスタ１３のバックゲートに出力する電圧を制御する。スルースイッチ回路１７Ａは、ＰＭＯＳトランジスタ１７Ａａ，１７Ａｂ及び１７Ａｃを備えて構成される。スルースイッチ制御回路１８は、ＰＭＯＳトランジスタ１７Ａａをオンオフ制御することによって、スルースイッチ回路１７Ａをオンオフ制御する。図１Ａのスイッチングレギュレータ１Ａは、例えば血圧計の昇圧回路に設けられる。スイッチングレギュレータ１Ａは、集積回路装置として実装されてもよい。
【００１３】
図１Ａの入力端子２１には、電池等の直流電源（図示せず）から直流の電源電圧ＶＤＤが印加される。入力端子２１は、コイル１１を介して、スイッチングトランジスタ１２のドレインと、同期整流トランジスタ１３のドレインと、スイッチングトランジスタ１５ｂのドレインとに接続される。また、入力端子２１は、コイル１１を介して、ＰＭＯＳトランジスタ１７Ａａ，１７Ａｃの各ドレインに接続される。スイッチングトランジスタ１２のソースは接地される。同期整流トランジスタ１３のソースは、スイッチングトランジスタ１５ａのソースと、ＰＭＯＳトランジスタ１７Ａａ，１７Ａｂの各ソースと、出力端子２２とに接続される。同期整流トランジスタ１３のバックゲートは、スイッチングトランジスタ１５ａのドレインと、スイッチングトランジスタ１５ｂのソースとに接続される。ＰＭＯＳトランジスタ１７Ａａのバックゲートは、ＰＭＯＳトランジスタ１７ＡｂのドレインとＰＭＯＳトランジスタ１７Ａｃのソースとに接続される。
【００１４】
図１Ａのスイッチング制御回路１４は、ローレベルのゲート信号ＶＧ１をスイッチングトランジスタ１２の制御端子であるゲートに出力することにより、スイッチングトランジスタ１２をオフするように制御する。また、スイッチング制御回路１４は、ハイレベルのゲート信号ＶＧ１をスイッチングトランジスタ１２のゲートに出力することにより、スイッチングトランジスタ１２をオンするように制御する。
【００１５】
また、スイッチング制御回路１４は、ローレベルのゲート信号ＶＧ２を同期整流トランジスタ１３の制御端子であるゲートに出力することにより、同期整流トランジスタ１３をオンするように制御する。また、スイッチング制御回路１４は、ハイレベルのゲート信号ＶＧ２を同期整流トランジスタ１３のゲートに出力することにより、同期整流トランジスタ１３をオフするように制御する。
【００１６】
図１Ａのバックゲート制御回路１６は、スイッチングトランジスタ１５ａ，１５ｂを介して、同期整流トランジスタ１３のバックゲートに印加する電圧を制御する。バックゲート制御回路１６は、同期整流トランジスタ１３のバックゲートの電位を変化させて同期整流トランジスタ１３の寄生ダイオードが非導通となるように、そのバイアス状態を制御する。また、バックゲート制御回路１６は、ＰＭＯＳトランジスタ１７Ａｂ，１７Ａｃを介して、ＰＭＯＳトランジスタ１７Ａａのバックゲートに印加する電圧を制御する。バックゲート制御回路１６は、ＰＭＯＳトランジスタ１７Ａａのバックゲートの電位を変化させてＰＭＯＳトランジスタ１７Ａａの寄生ダイオードが非導通となるように、そのバイアス状態を制御する。
【００１７】
図１Ａにおいて、イネーブル信号ＥＮは、外部コントローラなどの外部回路から、イネーブル信号入力端子２３を介してスルースイッチ制御回路１８に入力される。また、スルースイッチ制御回路１８には、電源電圧ＶＤＤ及び出力電圧ＶＯＵＴが入力される。スルースイッチ制御回路１８は、ハイレベル（ＥＮ＝Ｈ）のイネーブル信号ＥＮに応答して、ハイレベルのゲート信号ＶＧ３をＰＭＯＳトランジスタ１７Ａａのゲートに出力することにより、スルースイッチ回路１７Ａをオフするように制御する。スルースイッチ制御回路１８は、ローレベルのゲート信号ＶＧ３をＰＭＯＳトランジスタ１７Ａａのゲートに出力することにより、スルースイッチ回路１７Ａをオンするように制御する。ここで、スルースイッチ制御回路１８は、スルースイッチ回路１７Ａをオンする当該制御を、ローレベル（ＥＮ＝Ｌ）のイネーブル信号ＥＮ並びに電源電圧ＶＤＤ及び出力電圧ＶＯＵＴの信号を含むスルースイッチ制御回路信号に応答して実行する。
【００１８】
スルースイッチ制御回路１８は、スルースイッチ回路１７Ａの導通方向が入力端子２１から出力端子２２へ向かう方向のみとなるようにスルースイッチ回路１７Ａを制御する。具体的には、スルースイッチ制御回路１８は、スルースイッチ回路１７Ａを、ＥＮ＝ＬかつＶＤＤ≧ＶＯＵＴのときにオンするように、かつ、ＥＮ＝Ｈ又はＶＤＤ＜ＶＯＵＴのときオフするように制御する。
【００１９】
以上のように構成されたスイッチングレギュレータ１Ａの、アクティブ状態及びスタンバイ状態における動作について以下説明する。
【００２０】
図２は、図１Ａのスイッチングレギュレータ１Ａのアクティブ状態及びスタンバイ状態における動作を示す表である。
【００２１】
図３は、図２のアクティブ状態における（ａ）同期整流トランジスタ１３のゲート信号ＶＧ２及び（ｂ）ＰＭＯＳトランジスタ１７Ａａのゲート信号ＶＧ３の時間変化をそれぞれ示すタイミングチャートである。
【００２２】
図２及び図３（ｂ）に示すように、アクティブ状態において、ハイレベル（ＥＮ＝Ｈ）のイネーブル信号ＥＮがイネーブル信号入力端子２３に入力されることによって、スルースイッチ回路１７Ａはオフされる。
【００２３】
また、図３（ａ）に示すように、同期整流トランジスタ１３のゲート信号ＶＧ２は所定の時間間隔でハイレベルとローレベルとの間で切り替えられる。ゲート信号ＶＧ２の当該切り替えに同期して、同期整流トランジスタ１３はオンとオフとの間で切り替えられる。
【００２４】
アクティブ状態において、出力電圧ＶＯＵＴは、例えば同期整流トランジスタ１３のオンとオフとの間の上記切り替え動作に同期して変化する。例えば、出力電圧ＶＯＵＴは、上記切り替え動作に同期して、接地電位（ＧＮＤ）に対して約０Ｖの電圧と出力電圧ＶＯＵＴ又は電源電圧ＶＤＤとほぼ等しい電圧との間で切り替えられるように変化する。
【００２５】
図４は、図２のスタンバイ状態における（ａ）同期整流トランジスタ１３のゲート信号ＶＧ２及び（ｂ）ＰＭＯＳトランジスタ１７Ａａのゲート信号ＶＧ３の時間変化をそれぞれ示すタイミングチャートである。
【００２６】
図２及び図４（ｂ）に示すように、スタンバイ状態において、ローレベル（ＥＮ＝Ｌ）のイネーブル信号ＥＮに対応してローレベルのゲート信号ＶＧ３がＰＭＯＳトランジスタ１７Ａａのゲートに入力されることによって、スルースイッチ回路１７Ａはオンされる。また、図２及び図４（ａ）に示すように、スタンバイ状態において、ハイレベルのゲート信号ＶＧ２が同期整流トランジスタ１３のゲートに入力されることによって、同期整流トランジスタ１３はオフされる。
【００２７】
スタンバイ状態において、スルースイッチ回路１７Ａが導通されることによって、例えば電源電圧ＶＤＤとほぼ同じレベルの出力電圧ＶＯＵＴが出力端子２２から出力される。
【００２８】
上に説明したように、スタンバイ状態において、同期整流トランジスタ１３はオフされ、かつ、スルースイッチ回路１７Ａはオンされる。従って、電源電流ＩＶＤＤは、同期整流トランジスタ１３及びその寄生ダイオードに流れず、同期整流トランジスタ１３のソースからスルースイッチ回路１７ＡのＰＭＯＳトランジスタ１７Ａａを経由して出力端子２２に至る経路を通って流れる。
【００２９】
図５は、図１Ａのスイッチングレギュレータ１Ａの動作状態が時刻ｔ１においてアクティブ状態からスタンバイ状態に遷移されたときにおける（ａ）ゲート信号ＶＧ２、（ｂ）ゲート信号ＶＧ３及び（ｃ）イネーブル信号ＥＮの時間変化をそれぞれ示すタイミングチャートである。
【００３０】
図５において、時刻ｔ１以前の時間期間において、スイッチングレギュレータ１Ａは図３のアクティブ状態において動作する。時刻ｔ１においてイネーブル信号ＥＮがハイレベルからローレベルに切り替えられると、スイッチングレギュレータ１Ａは図４のスタンバイ状態において動作する。
【００３１】
また、図５の場合とは反対に、イネーブル信号ＥＮがローレベルからハイレベルに切り替えられると、スイッチングレギュレータ１Ａは図３のアクティブ状態において動作する。
【００３２】
図６は、図１Ａのスイッチングレギュレータ１Ａの時刻ｔ２の電源投入時と時刻ｔ３の負荷の短絡時とにおける（ａ）電源電圧ＶＤＤ、（ｂ）電源電流ＩＶＤＤ、及び（ｃ）出力電圧ＶＯＵＴの時間変化をそれぞれ示すタイミングチャートである。時刻ｔ２の電源投入後におけるスイッチングレギュレータ１Ａの初期の動作状態はスタンバイ状態である。
【００３３】
図６において、時刻ｔ２より前の時間期間において、入力端子２１に印加される電源電圧ＶＤＤは０Ｖである。従って、当該時間期間において、電源電流ＩＶＤＤは０Ａであり、かつ、出力電圧ＶＯＵＴは０Ｖである。
【００３４】
時刻ｔ２において、図６（ａ）に示すように所定の電源電圧ＶＤＤが入力端子２１に印加されると、スイッチングレギュレータ１Ａはスタンバイ状態で動作を開始する。時刻ｔ２において、電源電流ＩＶＤＤが立ち上がり、コイル１１及びオンされているスルースイッチ回路１７Ａを流れる。電源電流ＩＶＤＤはさらに、突入電流として、出力端子２２から当該出力端子２２に接続された負荷の負荷容量に流れる。
【００３５】
また、スタンバイ状態において、バックゲート制御回路１６は、同期整流トランジスタ１３のドレイン・ソース間に突入電流が流れることを防止するように、スイッチングトランジスタ１５ａ，１５ｂを制御する。従って、電源電流ＩＶＤＤは同期整流トランジスタ１３のドレイン・ソース間に実質的には流れない。
【００３６】
さらに、図６（ｂ）に示すように、スルースイッチ回路１７ＡのＰＭＯＳトランジスタ１７Ａａは同期整流トランジスタ１３の電流駆動能力よりも小さい電流駆動能力を有する。そのため、時刻ｔ２以後において例えば高々約１０ｍＡの電源電流ＩＶＤＤが流れるのみであり、例えば１〜２Ａの大電流は流れない。時刻ｔ２以後の電源電流ＩＶＤＤが立ち上がった後において、電源電流ＩＶＤＤは、出力端子２２に接続された負荷の負荷容量に応じた時定数に基づいた速さで段階的に減少して、その後、負荷に応じた電流になる。
【００３７】
電源電流ＩＶＤＤの段階的な減少に伴って、出力端子２２における出力電圧ＶＯＵＴは、図６（ｃ）に示すように、負荷の負荷容量に応じた時定数に基づいた速さで段階的に上昇する。
【００３８】
電源投入後において電源電流ＩＶＤＤ及び出力電圧ＶＯＵＴが変化した後、スイッチングレギュレータ１Ａのスタンバイ状態において、図４の場合と同様に、例えば電源電圧ＶＤＤにほぼ一致する出力電圧ＶＯＵＴが、出力端子２２から出力される。
【００３９】
図６の時刻ｔ３において、スイッチングレギュレータ１Ａがスタンバイ状態において動作している状態において、出力端子２２に接続された負荷が短絡されると、出力端子２２は接地される。図６（ｃ）に示すように出力電圧ＶＯＵＴは接地電位（ＧＮＤ）に対して０Ｖになる。このため、スルースイッチ回路１７Ａの両端に電源電圧ＶＤＤが印加される。また、電源電流ＩＶＤＤは、図６（ｂ）に示すようにコイル１１及びスルースイッチ回路１７ＡのＰＭＯＳトランジスタ１７Ａａを経由して出力端子２２に接続された負荷に流れる。
【００４０】
しかしながら、上に説明したようにＰＭＯＳトランジスタ１７Ａａは同期整流トランジスタ１３の電流駆動能力よりも小さい電流駆動能力を有する。このため、負荷が短絡された後である時刻ｔ３以後において、図６（ｂ）に示すように、例えば高々約１０ｍＡの電源電流ＩＶＤＤが流れるのみであり、例えば１〜２Ａの大電流は流れない。よって、スルースイッチ回路１７Ａは、従来例に係る構成が用いられた場合と比較して、負荷が短絡されることにより流れる短絡電流を制限することができ、後段に付随するデバイスの破壊を防ぐことができる。結果的にスルースイッチ回路１７Ａは短絡電流を制限し、保護するよう動作する。短絡された場合に大電流が流れることでの後段の素子の破壊や、バッテリーの消費を抑えること、突入電流によるバッテリー電圧の急峻なドロップなどを防止することが可能となる。
【００４１】
以上のように構成された本実施形態の形態に係るスイッチングレギュレータ１Ａによれば、入力端子２１に接続された一端を有するコイル１１と、スイッチングトランジスタ１２と、同期整流トランジスタ１３とを備える。ここで、スイッチングトランジスタ１２は、コイル１１の他端と接地との間に接続され、制御信号であるゲート信号ＶＧ１により駆動されるように制御される。同期整流トランジスタ１３は、コイル１１とスイッチングトランジスタ１２との間の接続点と出力端子２２との間に接続され、制御信号であるゲート信号ＶＧ２により駆動されるように制御される。また、スイッチングレギュレータ１Ａは、スイッチング制御回路１４と、同期整流トランジスタ１３と並列に接続されたスルースイッチ回路１７Ａと、スルースイッチ制御回路１８とを備える。ここで、スイッチング制御回路１４は、入力端子２１を介して入力された電源電圧ＶＤＤを所定の出力電圧ＶＯＵＴに変換して出力端子２２から出力するように、スイッチングトランジスタ１２及び同期整流トランジスタ１３を制御する。スルースイッチ制御回路１８は、イネーブル信号ＥＮ及びスルースイッチ制御回路信号に応答して動作する。具体的には、スルースイッチ制御回路１８は、スイッチングレギュレータ１Ａのスタンバイ状態において、スルースイッチ回路１７Ａを導通させて、電源電圧ＶＤＤを出力端子２２に出力するように、スルースイッチ回路１７Ａを制御する。スルースイッチ回路１７Ａは、スルースイッチ制御回路１８によって発生されたゲート信号ＶＧ３によって制御される。
【００４２】
この構成によれば、スイッチングレギュレータ１Ａがスタンバイ状態において動作している場合に、出力端子２２に接続された負荷が短絡されたとき、電源電流ＩＶＤＤは、スルースイッチ回路１７ＡのＰＭＯＳトランジスタ１７Ａａを経由して当該負荷に流れる。ここで、スルースイッチ回路１７は同期整流トランジスタ１３の電流駆動能力よりも小さい電流駆動能力を有する。このため、電源電流ＩＶＤＤは、同期整流トランジスタ１３がオンされているときに同期整流トランジスタ１３のドレイン・ソース間に流れる電流よりも小さい。よって、本発明に係るスイッチングレギュレータ１によれば、従来例のダイオード整流品と比較すると、縮小された実装面積を有する。また、同期整流品の同期整流スイッチと比較すると、短絡時の保護が可能となる。さらに、スタンバイ状態において出力端子２２を流れる電流を減少させることができる。
【００４３】
例えば、図５のアクティブ状態から遷移された後のスタンバイ状態においてスイッチングレギュレータ１Ａが動作している場合においても、出力端子２２に接続された負荷に流れる電流が減少されるという上記作用効果を有する。また、図６の電源投入後のスタンバイ状態においてスイッチングレギュレータ１Ａが動作している場合においても、同じ作用効果を有する。
【００４４】
また、バックゲート制御回路１６は、スルースイッチ回路１７Ａが導通されるとき、同期整流トランジスタ１３がオフになるように同期整流トランジスタ１３のバックゲートに印加する電圧信号をスイッチングトランジスタ１５ａ，１５ｂを介して制御する。バックゲート制御回路１６が同期整流トランジスタ１３のバイアス状態を制御することによって、同期整流トランジスタ１３の寄生ダイオードは非導通となる。これによって、スイッチングレギュレータ１Ａのスタンバイ状態において、同期整流トランジスタ１３のみならずさらにその寄生ダイオードが非導通状態になる。
【００４５】
さらに、本発明の実施形態１において、スルースイッチ制御回路１８は、イネーブル信号ＥＮが切り替えられたときに、ゲート信号ＶＧ３をオンとオフとの間で切り替える。しかしながら、本発明はこれに限らず、スルースイッチ制御回路１８を、イネーブル信号ＥＮが切り替えられたときにハイレベルとローレベルとの間で徐々に変化されるゲート信号ＶＧ３をスルースイッチ回路１７Ａに出力するように構成してもよい。
【００４６】
またさらに、以上の実施形態において、スルースイッチ制御回路１８は、ＥＮ＝ＬかつＶＤＤ≧ＶＯＵＴのときにスルースイッチ回路１７Ａをオンするように制御する。しかしながら、本発明はこれに限らず、スルースイッチ制御回路１８は、回路のバラツキによって又は意図的に電源電圧ＶＤＤと出力電圧ＶＯＵＴとの上記関係にオフセットをつけることによって、スルースイッチ回路１７Ａを制御してもよい。例えば、スルースイッチ制御回路１８は、ＥＮ＝ＬかつＶＤＤ≧ＶＯＵＴ＋１００ｍＶであるときにスルースイッチ回路１７Ａをオンするようにスルースイッチ回路１７Ａを制御してもよい。
【００４７】
また、以上の実施形態においては、コイル１１をスイッチングレギュレータ１Ａに設けたが、本発明はこれに限らず、少なくともインダクタンス成分を持つ素子をスイッチングレギュレータ１Ａに設けてもよい。
【００４８】
図１Ｂは、図１Ａのスイッチングレギュレータ１Ａの変形例であるスイッチングレギュレータ１Ｂの構成を示す回路図である。図１Ｂにおいて、スイッチングレギュレータ１Ｂは、図１Ａのスイッチングレギュレータ１Ａと比較すると、図１Ａのスルースイッチ回路１７Ａに代えてスルースイッチ回路１７Ｂを設けた点が異なる。スルースイッチ回路１７Ｂは、同期整流トランジスタ１３の電流駆動能力よりも低い電流駆動能力をそれぞれ有するＰＭＯＳトランジスタ１７Ｂａ，１７Ｂｂを備えて構成される。
【００４９】
図１Ｂにおいて、ＰＭＯＳトランジスタ１７Ｂｂのドレインは同期整流トランジスタ１３のドレインに接続される。ＰＭＯＳトランジスタ１７ＢｂのソースはＰＭＯＳトランジスタ１７Ｂａのドレインに接続される。ＰＭＯＳトランジスタ１７Ｂａのソースは、出力端子２２に接続される。
【００５０】
図１Ｂのスルースイッチ制御回路１８は、ＰＭＯＳトランジスタ１７Ｂａ，１７Ｂｂのゲートにローレベルのゲート信号ＶＧ３ａ，ＶＧ３ｂをそれぞれ出力してＰＭＯＳトランジスタ１７Ｂａ，１７Ｂｂをオンすることによって、スルースイッチ回路１７Ｂをオンする。また、スルースイッチ制御回路１８は、ＰＭＯＳトランジスタ１７Ｂａ，１７Ｂｂのゲートにハイレベルのゲート信号ＶＧ３ａ，ＶＧ３ｂをそれぞれ出力してＰＭＯＳトランジスタ１７Ｂａ，１７Ｂｂをオフすることによって、スルースイッチ回路１７Ｂをオフする。
【００５１】
図１Ｂのスルースイッチ制御回路１８は、スルースイッチ回路１７Ｂの導通方向が入力端子２１から出力端子２２へ向かう方向のみとなるようにスルースイッチ回路１７Ｂを制御する。具体的には、スルースイッチ制御回路１８は、ＥＮ＝ＬかつＶＤＤ≧ＶＯＵＴのときにスルースイッチ回路１７Ｂをオンする一方、ＥＮ＝Ｈ又はＶＤＤ＜ＶＯＵＴのときにスルースイッチ回路１７Ｂをオフするように制御する。
【００５２】
以上のように構成された変形例に係る図１Ｂのスイッチングレギュレータ１Ｂによっても、図１Ａのスイッチングレギュレータ１Ａと同様の作用効果を有する。
【００５３】
実施形態２．
図７Ａは、実施形態２に係るスイッチングレギュレータ１Ｃの構成を示す回路図である。
【００５４】
図７Ａにおいて、本実施形態２に係るスイッチングレギュレータ１Ｃは、図１Ａのスイッチングレギュレータ１Ａと比較して、ＰＭＯＳトランジスタ１７Ａａ，１７Ａｃの各ドレインを、コイル１１を介さずに入力端子２１に接続した点が異なる。
【００５５】
以上のように構成された本実施形態の形態に係るスイッチングレギュレータ１Ｃによれば、入力端子２１に接続された一端を有するコイル１１と、コイル１１の他端と接地との間に接続されたスイッチングトランジスタ１２と、同期整流トランジスタ１３とを備える。ここで、スイッチングトランジスタ１２はゲート信号ＶＧ１により駆動され、同期整流トランジスタ１３は、コイル１１とスイッチングトランジスタ１２との間の接続点と出力端子２２との間に接続され、入力されるゲート信号ＶＧ２により駆動される。また、スイッチングレギュレータ１Ｃは、スイッチング制御回路１４を備える。ここで、スイッチング制御回路１４は、入力端子２１を介して入力された電源電圧ＶＤＤを所定の出力電圧ＶＯＵＴに変換して出力端子２２から出力するように、スイッチングトランジスタ１２及び同期整流トランジスタ１３を制御する。さらに、スイッチングレギュレータ１Ａは、同期整流トランジスタ１３とコイル１１との直列回路と並列に接続され、入力されるゲート信号ＶＧ３により制御されるスルースイッチ回路１７Ａと、スルースイッチ回路１７Ａを制御するスルースイッチ制御回路１８とを備える。ここで、スルースイッチ制御回路１８は、スイッチングレギュレータ１Ａのスタンバイ状態において、スルースイッチ回路１７Ａを導通させて、電源電圧ＶＤＤを出力端子２２に出力するように、スルースイッチ回路１７Ａを制御する。
【００５６】
本実施形態は、上記実施形態１と同様の作用効果を有する。
【００５７】
図７Ｂは、図７Ａのスイッチングレギュレータ１Ｃの変形例であるスイッチングレギュレータ１Ｄの構成を示す回路図である。図７Ｂにおいて、スイッチングレギュレータ１Ｄは、図７Ａのスイッチングレギュレータ１Ｃと比較すると、図７Ａのスルースイッチ回路１７Ａに代えて図１Ｂのスルースイッチ回路１７Ｂを設けた点が異なる。ここで、図７Ｂにおいて、スルースイッチ制御回路１８は、図１Ｂのスルースイッチ制御回路１８と同様にして、スルースイッチ回路１７Ｂをオンオフ制御する。
【００５８】
このように構成されたスイッチングレギュレータ１Ｄはまた、図７Ａのスイッチングレギュレータ１Ｃと同様の作用効果を有する。
【００５９】
本発明の上記実施形態１及び２において、スイッチングレギュレータ１Ａ〜１Ｄを昇圧回路に設けたが、本発明はこれに限らず、スイッチングレギュレータ１Ａ〜１Ｄを降圧回路、昇降圧回路等の電源回路装置に設けてもよい。
【００６０】
また、上記実施形態１及び２において、スイッチングレギュレータ１Ａ〜１Ｄを集積回路装置として実装したが、本発明はこれに限らず、スイッチングレギュレータ１Ａ〜１Ｄを半導体集積回路などの半導体装置に設けてもよい。
【００６１】
さらに、上記実施形態１及び２において、スイッチングレギュレータ１Ａ〜１Ｄを血圧計に設けたが、本発明はこれに限らず、スイッチングレギュレータ１Ａ〜１Ｄを電子機器に設けてもよい。ここで、電子機器は、血圧計等のヘルスケア製品である健康機器、ＭＰ３プレーヤ−、携帯電話、スマートフォン、デジタルカメラ、ＧＰＳ装置等を含む。また、スイッチングレギュレータ１Ａ〜１Ｄを備えた上記電源回路装置又は上記半導体装置を、当該電子機器に設けてもよい。
【符号の説明】
【００６２】
１Ａ〜１Ｄ…スイッチングレギュレータ、
１１…コイル、
１２…スイッチングトランジスタ、
１３…同期整流トランジスタ、
１４…スイッチング制御回路、
１５ａ，１５ｂ…スイッチングトランジスタ、
１６…バックゲート制御回路、
１７Ａ，１７Ｂ…スルースイッチ回路、
１７Ａａ〜１７Ａｃ，１７Ｂａ，１７Ｂｂ…ＰＭＯＳトランジスタ、
１８…スルースイッチ制御回路。
【先行技術文献】
【特許文献】
【００６３】
【特許文献１】特開２０１０−０８１７４８号公報
【特許文献２】特開２０１０−０６８５６６号公報
【特許文献３】特開２０１０−１３０８２６号公報
【図１Ａ】
2014241699.tif 000003
【図１Ｂ】
2014241699.tif 000004
【図２】
2014241699.tif 000005
【図３】
2014241699.tif 000006
【図４】
2014241699.tif 000007
【図５】
2014241699.tif 000008
【図６】
2014241699.tif 000009
【図７Ａ】
2014241699.tif 000010
【図７Ｂ】
2014241699.tif 000011