(57)【要約】【課題】昇圧型スイッチング電源回路内における昇圧回路と出力端子との間の電源ラインに直列に配置された半導体素子の逆回復損失、及び昇圧回路のスイッチング素子がターンオンする時のスイッチング損失を低減したスイッチング電源装置を提供する。【解決手段】昇圧回路のインダクタＬ１の後段にインダクタLr1とコンデンサCr1によって形成されるＬＣ直列回路とＬＣ電流経路用ダイオードDr1を設け、昇圧回路のインダクタＬ２の後段にインダクタLr2とコンデンサCr2によって形成されるＬＣ直列回路とＬＣ電流経路用ダイオードDr2を設ける。【選択図】図１
2014007896.tif 000002
【特許請求の範囲】
【請求項１】
入力側電圧が入力端に印加される第１インダクタと、前記第１インダクタの出力端と負極出力端子との間に接続され、所定の制御信号に基づいて、前記第１インダクタの出力端と前記負極出力端との間の通電を開閉する第１スイッチング素子とを有する第１昇圧回路を備え、前記入力側電圧を所定の電圧に変換して正極出力端子と前記負極出力端に出力するスイッチング電源装置において、
前記第１インダクタの出力端に入力端が接続された第１直列インダクタと該第１直列インダクタの出力端に入力端が接続された第１直列コンデンサとからなり、前記第１インダクタの出力端と前記正極出力端子との間に直列接続されている第１ＬＣ直列回路と、
前記第１直列コンデンサの出力端に入力端が接続されるとともに出力端が前記正極出力端子に接続されている第１半導体素子を設けた
ことを特徴とするスイッチング電源装置。
【請求項２】
前記第１半導体素子は、前記第１直列コンデンサの出力端にアノードが接続され、前記正極出力端子にカソードが接続されているダイオードからなる
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第１半導体素子は電界効果トランジスタからなることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項４】
前記入力側電圧として交流電圧が印加される第１入力端子及び第２入力端子と、
前記入力側電圧が入力端に印加される第２インダクタと、前記第２インダクタの出力端と前記負極出力端子との間に接続され、所定の制御信号に基づいて、前記第２インダクタの出力端と前記負極出力端との間の通電を開閉する第２スイッチング素子とを有する第２昇圧回路と、
前記第２インダクタの出力端に入力端が接続された第２直列インダクタと該第２直列インダクタの出力端に入力端が接続された第２直列コンデンサとからなり、前記第２インダクタの出力端と前記正極出力端子との間に直列接続されている第２ＬＣ直列回路と、
前記第２直列コンデンサの出力端に入力端が接続されるとともに出力端が前記正極出力端子に接続されている第２半導体素子と、
前記第２入力端子と前記負極出力端子との間に接続され、前記負極出力端子側から前記第２入力端子の方向にのみ通電を行う第３半導体素子と、
前記第１入力端子と前記負極出力端子との間に接続され、前記負極出力端子側から前記第１入力端子の方向にのみ通電を行う第４半導体素子とを設け、
前記第１インダクタの入力端が前記第１入力端子に接続され、前記第２インダクタの入力端が前記第２入力端子に接続されている
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項５】
前記第２半導体素子は、前記第２直列コンデンサの出力端にアノードが接続され、前記正極出力端子にカソードが接続されているダイオードからなる
ことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記第２半導体素子は電界効果トランジスタからなることを特徴とする請求項４に記載のスイッチング電源装置。
【請求項７】
前記第３半導体素子は前記負極出力端子にアノードが接続されるとともに前記第２入力端子にカソードが接続されたダイオードからなり、前記第４半導体素子は前記負極出力端子にアノードが接続されるとともに前記第１入力端子にカソードが接続されたダイオードからなる
ことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項８】
前記第３半導体素子は前記負極出力端子と前記第２入力端子との間に接続された電界効果トランジスタからなり、前記第４半導体素子は前記負極出力端子と前記第１入力端子との間に接続された電界効果トランジスタからなる
ことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項９】
前記入力側電圧として交流電圧が印加される第１入力端子及び第２入力端子と、
前記第２入力端子と前記負極出力端子との間に接続され、所定の制御信号に基づいて、前記第２入力端子と前記負極出力端との間の通電を開閉する第２スイッチング素子と、
前記第２入力端子に入力端が接続された第２直列インダクタと該第２直列インダクタの出力端に入力端が接続された第２直列コンデンサとからなり、前記第２インダクタの出力端と前記正極出力端子との間に直列接続されている第２ＬＣ直列回路と、
前記第２直列コンデンサの出力端に入力端が接続されるとともに出力端が前記正極出力端子に接続されている第２半導体素子とを設け、
前記第１インダクタの入力端が前記第１入力端子に接続されている
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項１０】
前記第２半導体素子は、前記第２直列コンデンサの出力端にアノードが接続され、前記正極出力端子にカソードが接続されているダイオードからなる
ことを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１１】
前記第２半導体素子は電界効果トランジスタからなることを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１２】
一端が前記正極出力端子に接続され、他端が前記負極出力端子に接続された平滑用のコンデンサを備えている
ことを特徴とする請求項１乃至１１の何れかに記載のスイッチング電源装置。
【請求項１３】
前記スイッチング素子のターンオン時間が該スイッチング素子に接続されている前記ＬＣ直列回路の時定数の０．５倍に設定されている
ことを特徴とする請求項１乃至１２の何れかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源を入力とする高力率形スイッチング電源装置において、単一方向性デバイスによる損失の解消を図ったスイッチング電源装置に関する。
【背景技術】
【０００２】
交流電源を入力とする一般的なスイッチング電源では、ブリッジ接続した整流ダイオードにて交流電圧を全波整流し、交流電圧を直流電圧に変換する際の力率低下を防止するために、昇圧型スイッチング電源を利用した力率改善回路が用いられている。例えば図４２に示す第１従来例のスイッチング電源装置２１は、ブリッジ接続した整流ダイオードにて交流電圧を全波整流するものである。この装置は、全波整流用のダイオードブリッジ整流回路を構成する４つのダイオードＤａ〜Ｄｄと、インダクタＬ１、Ｎチャネル型電界効果トランジスタからなるスイッチング素子Ｑ１、ダイオードＤ１、平滑用の電界コンデンサＣｏから構成されている。
【０００３】
交流電源ＰＳの出力は入力端子IN1,IN2に接続されて、これらの入力端子IN１，IN２はダイオードブリッジ整流回路の入力端に接続されている。ダイオードブリッジ整流回路の正極出力端はインダクタＬ１の入力端に接続され、ダイオードブリッジ整流回路の負極出力端はグランドに接続されると共に負極出力端子Out2に接続されている。インダクタＬ１の出力端はダイオードＤ１のアノードに接続されると共にスイッチング素子Ｑ１のドレインに接続され、スイッチング素子Ｑ１のソースは負極出力端子Out2に接続されている。ダイオードＤ１のカソードは正極出力端子Out1に接続されている。また、正極出力端子Out1と負極出力端子Out2との間には平滑用コンデンサＣｏが接続されると共に負荷Loadが接続されている。
【０００４】
このスイッチング電源装置２１では、交流電源から入力された電流は必ずダイオードブリッジ回路の２つのダイオードを通過するので整流ダイオードの順方向電圧降下に起因する損失が発生する。図４３はスイッチング電源装置２１の動作を示す電圧及び電流波形図である。図にはスイッチング素子Ｑ１のゲート・ソース間電圧Ｖgs、インダクタＬ１に流れる電流、スイッチング素子Ｑ１のドレイン電流、ダイオードＤ１の両端間電圧、ダイオードＤ１に流れる電流の波形が描かれている。
【０００５】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオンしたときの電流経路は図４４に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。
【０００６】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオフしたときの電流経路は図４５に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。
【０００７】
また、図４６に示すように、第１入力端子IN1の交流入力電圧が正極であり且つダイオードＤ１が順方向バイアスのときは、ダイオードＤ１のカソードからＮ型半導体に電子が次々に供給され、ダイオードＤ１のカソードからＰ型半導体に正孔が供給される。しかし、スイッチング素子Ｑ１が再びオンするとき、これまで順方向バイアスであったダイオードＤ１に逆バイアスが与えられる。この逆バイアス状態になった過度状態（以下、逆回復時間と称する）では、電子と正孔の各キャリアは、順方向バイアス時に移動していた方向とは反対に移動を開始する。このとき、通常のダイオードの整流作用とは反して逆方向の電流が流れるため、損失（以下、逆回復損失と称する）が発生する。図４３のＡ２に示すようにダイオードＤ１には逆回復時間に出力から逆流する電流が流れる。また、図４３のＡ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ１のドレインにはサージ電流が流れる。
【０００８】
第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ１がオンしたときの電流経路は図４７に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。
【０００９】
第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ１がオフしたときの電流経路は図４８に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。
【００１０】
また、第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ１が再びオンしたときの電流経路は図４９に示すとおりであり、これにより上記と同様にダイオードＤ１の逆回復時間に逆回復損失が発生する。
【００１１】
ダイオードブリッジ回路で発生する順方向電圧効果損失を軽減する方法として、図５０に示すようにブリッジ接続した整流ダイオードを利用しない力率改善回路を有するスイッチング電源装置２２（第２従来例）が提案されている。
【００１２】
このスイッチング電源装置２２は、交流入力の電力エネルギーを蓄積すると共に、蓄積した電力エネルギーを放出するインダクタＬ１，Ｌ２と、ダイオード整流型昇圧回路用のスイッチング素子Ｑ１，Ｑ２、ダイオード整流型昇圧回路用のダイオード整流素子Ｄ１，Ｄ２、リターン電流経路用ダイオードＤ３，Ｄ４、平滑用コンデンサＣｏによって構成されている。なお、スイッチング素子Ｑ１，Ｑ２は、FET、トランジスタ、IGBT等からなり、ダイオード整流素子Ｄ１，Ｄ２は、ファーストリカバリダイオード、ショットキーバリアダイオード等からなり、リターン電流経路用ダイオードは、ファーストリカバリダイオード、ショットキーバリアダイオード等からなる。
【００１３】
交流電源ＰＳの出力は入力端子IN1,IN2に接続されている。第１入力端子IN1はダイオードＤ４のカソードに接続されると共にインダクタＬ１の入力端に接続される。インダクタＬ１の出力端はダイオードＤ１のアノードに接続されると共にスイッチング素子Ｑ１のドレインに接続され、スイッチング素子Ｑ１のソースは負極出力端子Out2に接続されている。また、ダイオードＤ１のカソードは正極出力端子Out1に接続され、ダイオードＤ４のカソードは負極出力端子Out2に接続されている。
【００１４】
第２入力端子IN2はダイオードＤ３のカソードに接続されると共にインダクタＬ２の入力端に接続され、インダクタＬ２の出力端はダイオードＤ２のアノードに接続されると共にスイッチング素子Ｑ２のドレインに接続されている。スイッチング素子Ｑ２のソースは負極出力端子Out2に接続されている。また、ダイオードＤ２のカソードは正極出力端子Out1に接続され、ダイオードＤ３のカソードは負極出力端子Out2に接続されている。また、正極出力端子Out1と負極出力端子Out2との間には平滑用コンデンサＣｏが接続されると共に負荷Loadが接続されている。
【００１５】
このスイッチング電源装置２２では、ダイオードブリッジが無くなり、リターン電流用のダイオードＤ３，Ｄ４のみのダイオード１つ分の順方向損失が発生するだけである。図５１はスイッチング電源装置２２の動作を示す電圧及び電流波形図である。図にはスイッチング素子Ｑ１，Ｑ２のゲート・ソース間電圧Ｖgs、インダクタＬ１，Ｌ２に流れる電流、スイッチング素子Ｑ１，Ｑ２のドレイン電流、ダイオードＤ１，Ｄ２の両端間電圧、ダイオードＤ１，Ｄ２に流れる電流の波形が描かれている。
【００１６】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオンしたときの電流経路は図５２に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。
【００１７】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオフしたときの電流経路は図５３に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。第２入力端子IN2側の交流入力電圧が負極であるとき、ダイオードＤ３は常にオン状態になっている。
【００１８】
また、図５４に示すように、第１入力端子IN1の交流入力電圧が正極であり且つダイオードＤ１が順方向バイアスのとき、ダイオードＤ１のカソードからＮ型半導体に電子が次々に供給され、ダイオードＤ１のカソードからＰ型半導体に正孔が供給される。しかし、スイッチング素子Ｑ１が再びオンするとき、これまで順方向バイアスであったダイオードＤ１に逆バイアスが与えられる。この逆バイアス状態になった過度状態（以下、逆回復時間と称する）では、電子と正孔の各キャリアは、順方向バイアス時に移動していた方向とは反対に移動を開始する。このとき、通常のダイオードの整流作用とは反して逆方向の電流が流れるため、損失（以下、逆回復損失と称する）が発生する。このとき、図５１のＡ４に示すようにダイオードＤ１には逆回復時間に出力から逆流する電流が流れる。また、図５１のＡ３に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ１のドレインにはサージ電流が流れる。
【００１９】
第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオンし、スイッチング素子Ｑ１がオフしたときの電流経路は図５５に示すとおりであり、これによりインダクタＬ２に電気エネルギーが蓄えられる。このときダイオードＤ４はオン状態であり、ダイオードＤ３はオフ状態である。
【００２０】
第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ１がオフしたときの電流経路は図５６に示すとおりであり、これによりインダクタＬ２に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。
【００２１】
また、第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ２が再びオンしたときの電流経路は図５７に示すとおりであり、これにより上記と同様にダイオードＤ２の逆回復時間に逆回復損失が発生する。
【００２２】
上記の他にも、特開２０１１−０１９３２３号公報（特許文献１）に開示される力率改善回路では、正弦波交流のライン入力電圧の上波側部用昇圧回路と下波側部用昇圧回路をそれぞれ設けることで、整流ダイオードブリッジを利用しないような力率改善回路になるよう工夫を行なっている。
【００２３】
また、特開２０１０−１３６４８９号公報（特許文献２）に開示される電力変換装置では、整流ダイオードブリッジを利用せずに、ＬＣ並列回路を組み合わせた力率改善回路が提案されている。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２０１１−０１９３２３号公報
【特許文献２】特開２０１０−１３６４８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
特許文献１に開示される力率改善回路では、ダイオードブリッジの順方向電圧降下損失を軽減することができるが、昇圧回路内で電源入力ラインとＧＮＤライン間に配置されたスイッチング素子（ＦＥＴ，Ｔｒ，ＩＧＢＴ等）がスイッチングを行う際に、カソードが出力方向で電源ラインに直列に配置された半導体素子（ダイオード）の逆回復損失が発生してしまう。
【００２６】
また、特許文献２に記載の電力変換装置では、全負荷時、軽負荷時でも高力率になるようにＬＣ並列回路を利用しているが、交流入力電圧の周波数の違いに合わせて、インダクタを変更する必要がある。
【００２７】
本発明は、交流電源を入力とする昇圧型スイッチング電源を利用した力率改善回路において発生するブリッジ接続された整流ダイオードの順方向電圧降下損失、ならびに昇圧型スイッチング電源回路内における昇圧回路と出力端子との間の電源ラインに直列に配置された半導体素子の逆回復損失、及び昇圧回路のスイッチング素子がターンオンする時のスイッチング損失を低減したスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明は上記の目的を達成するために、入力側電圧が入力端に印加される第１インダクタと、前記第１インダクタの出力端と負極出力端子との間に接続され、所定の制御信号に基づいて、前記第１インダクタの出力端と前記負極出力端との間の通電を開閉する第１スイッチング素子とを有する第１昇圧回路を備え、前記入力側電圧を所定の電圧に変換して正極出力端子と前記負極出力端に出力するスイッチング電源装置において、前記第１インダクタの出力端に入力端が接続された直列インダクタと該直列インダクタの出力端に入力端が接続された直列コンデンサとからなり、前記第１インダクタの出力端と前記正極出力端子との間に直列接続されている第１ＬＣ直列回路と、前記直列コンデンサの出力端に入力端が接続されるとともに出力端が前記正極出力端子に接続されている第１半導体素子を設けたスイッチング電源装置を提案する。
【発明の効果】
【００２９】
本発明によれば、昇圧回路の出力側で且つ第１半導体素子の入力側にＬＣ直列回路が設けられているので、第１半導体素子の両端の急峻な電圧変動を抑制することができると共に、第１半導体素子の逆回復時間内に出力から逆流する貫通電流を低減することができ、このときターンオンするスイッチング素子の損失もあわせて低減することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態におけるスイッチング電源装置の主要部を示す回路図
【図２】本発明の第１実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図３】本発明の第１実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図４】本発明の第１実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図５】本発明の第１実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図６】本発明の第１実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図７】本発明の第１実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図８】本発明の第１実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図９】本発明の第１実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図１０】本発明の第１実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図１１】本発明の第１実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図１２】本発明の第２実施形態におけるスイッチング電源装置の主要部を示す回路図
【図１３】本発明の第２実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図１４】本発明の第２実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図１５】本発明の第２実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図１６】本発明の第２実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図１７】本発明の第２実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図１８】本発明の第２実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図１９】本発明の第２実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図２０】本発明の第３実施形態におけるスイッチング電源装置の主要部を示す回路図
【図２１】本発明の第３実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図２２】本発明の第３実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図２３】本発明の第３実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図２４】本発明の第３実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図２５】本発明の第３実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図２６】本発明の第３実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図２７】本発明の第３実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図２８】本発明の第３実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図２９】本発明の第３実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図３０】本発明の第３実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図３１】本発明の第４実施形態におけるスイッチング電源装置の主要部を示す回路図
【図３２】本発明の第４実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図３３】本発明の第４実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図３４】本発明の第４実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図３５】本発明の第４実施形態におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図３６】本発明の第４実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図３７】本発明の第４実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図３８】本発明の第４実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図３９】本発明の第４実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図４０】本発明の第４実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図４１】本発明の第４実施形態におけるスイッチング電源装置の動作時における電流経路を説明する図
【図４２】第１従来例におけるスイッチング電源装置の主要部を示す回路図
【図４３】第１従来例におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図４４】第１従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図４５】第１従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図４６】第１従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図４７】第１従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図４８】第１従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図４９】第１従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図５０】第２従来例におけるスイッチング電源装置の主要部を示す回路図
【図５１】第２従来例におけるスイッチング電源装置の動作を説明する電圧及び電流波形図
【図５２】第２従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図５３】第２従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図５４】第２従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図５５】第２従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図５６】第２従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【図５７】第２従来例におけるスイッチング電源装置の動作時における電流経路を説明する図
【発明を実施するための形態】
【００３１】
以下、図面を参照して本発明の一実施形態を説明する。
【００３２】
図１は本発明の第１実施形態におけるスイッチング電源装置１１の主要部を示す回路図である。スイッチング電源装置１１の主要部は、交流入力の電力エネルギーを蓄積すると共に蓄積した電力エネルギーを放出するインダクタＬ１，Ｌ２と、Ｎチャネル電界効果トランジスタからなるダイオード整流型昇圧回路用のスイッチング素子Ｑ１，Ｑ２、ダイオード整流型昇圧回路用のダイオード整流素子Ｄ１，Ｄ２、Ｎチャネル電界効果トランジスタからなるリターン電流経路用スイッチング素子Ｑ３，Ｑ４、ＬＣ直列回路用のインダクタ（直列インダクタ）Lr1，Lr2、ＬＣ直列回路用のコンデンサ（直列コンデンサ）Cr1，Cr2、ＬＣ電流経路用のダイオードDr1，Dr2、平滑用のコンデンサＣｏから構成されている。なお、スイッチング素子Ｑ１〜Ｑ４としては、電界効果トランジスタの他にバイポーラトランジスタ或いは絶縁ゲートバイポーラトランジスタを用いることができる。また、ダイオードＤ１，Ｄ２としては、ファーストリカバリダイオード、ショットキーバリアダイオード等を用いることができる。本実施形態では上記インダクタＬ１とスイッチング素子Ｑ１とダイオードＤ１によって１つの昇圧回路が形成され、上記インダクタＬ２とスイッチング素子Ｑ２とダイオードＤ２によって１つの昇圧回路が形成されている。
【００３３】
インダクタＬ１の入力端は第１入力端子IN1とスイッチング素子Ｑ４のドレインに接続され、インダクタＬ１の出力端はスイッチング素子Ｑ１のドレインとインダクタLr1の入力端に接続されている。インダクタLr1の出力端はコンデンサCr1の入力端に接続され、これらのインダクタLr1とコンデンサCr1によってＬＣ直列回路が形成されている。コンデンサCr1の出力端はダイオードＤ１のアノードとダイオードDr1のカソードに接続されている。ダイオードＤ１のカソードは正極出力端子Out1に接続され、ダイオードDr1のアノードは負極出力端子Out2（ＧＮＤライン）に接続されている。また、スイッチング素子Ｑ４のソースとスイッチング素子Ｑ１のソースは負極出力端子Out2に接続されている。
【００３４】
インダクタＬ２の入力端は第２入力端子IN2とスイッチング素子Ｑ３のドレインに接続され、インダクタＬ２の出力端はスイッチング素子Ｑ２のドレインとインダクタLr2の入力端に接続されている。インダクタLr2の出力端はコンデンサCr2の入力端に接続され、これらのインダクタLr2とコンデンサCr2によってＬＣ直列回路が形成されている。コンデンサCr2の出力端はダイオードＤ２のアノードとダイオードDr2のカソードに接続されている。ダイオードＤ２のカソードは正極出力端子Out1に接続され、ダイオードDr2のアノードは負極出力端子Out2に接続されている。また、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ２のソースは負極出力端子Out2に接続されている。さらに、正極出力端子Out1と負極出力端子Out2の間には平滑用のコンデンサＣｏが接続されている。
【００３５】
また、第１入力端子IN1と第２入力端子IN2には交流電源ＰＳが接続され、正極出力端子Out1と負極出力端子Out2には負荷Loadが接続されている。
【００３６】
図２乃至図５はスイッチング電源装置１１の動作を示す電圧及び電流波形図である。図２にはスイッチング素子Ｑ１，Ｑ２のゲート・ソース間電圧Ｖgs、インダクタＬ１，Ｌ２に流れる電流、スイッチング素子Ｑ１，Ｑ２のドレイン電流、ダイオードＤ１，Ｄ２の両端間電圧、ダイオードＤ１，Ｄ２に流れる電流の波形が描かれている。また、図３には交流電源ＰＳの出力電圧Ｖ#ACと、スイッチング素子Ｑ３のゲート・ソース間電圧Q3#Vgs、スイッチング素子Ｑ４のゲート・ソース間電圧Q4#Vgs、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgs、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsが描かれている。この図３における時間Ｔ１間の詳細波形が図４に示されており、図３における時間Ｔ２間の詳細波形が図５に示されている。本実施形態におけるスイッチング素子Ｑ１〜Ｑ４のゲートには上記のような制御電圧が図示せぬ制御電圧発生回路から入力される。
【００３７】
すなわち、第１入力端子IN1に入力される交流電圧が正極であるときは、スイッチング素子Ｑ３のゲート・ソース間電圧Q3#Vgsがハイレベル（約５Ｖ）となってスイッチング素子Ｑ３はオン状態となり、スイッチング素子Ｑ４のゲート・ソース間電圧Q4#Vgsはローレベル（約０Ｖ）となってスイッチング素子Ｑ４はオフ状態となる。さらに、第１入力端子IN1に入力される交流電圧が正極であるときは、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgsが所定周期でオン・オフ状態を交互に繰り返し、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsはローレベル（約０Ｖ）となる。
【００３８】
また、第１入力端子IN1に入力される交流電圧が負極であるときは、スイッチング素子Ｑ３のゲート・ソース間電圧Q3#Vgsがローレベル（約０Ｖ）となってスイッチング素子Ｑ３はオフ状態となり、スイッチング素子Ｑ４のゲート・ソース間電圧Q4#Vgsはハイレベル（約５Ｖ）となってスイッチング素子Ｑ４はオン状態となる。さらに、第１入力端子IN1に入力される交流電圧が負極であるときは、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgsがローレベル（約０Ｖ）となり、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsは所定周期でオン・オフ状態を交互に繰り返す。
【００３９】
なお、スイッチング素子Ｑ１のターンオン時間TonはインダクタLr1とコンデンサCr1からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましく、スイッチング素子Ｑ２のターンオン時間TonはインダクタLr2とコンデンサCr2からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましい。その理由は、Lr1,Lr2の逆起電力によって発生するサージ電圧を最小限にするためである。
【００４０】
次に、本実施形態のスイッチング電源装置１１の動作をさらに詳細に説明する。
【００４１】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオンしたときの電流経路は図６に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。つまり、第１入力端子IN1から入力された電流はインダクタＬ１をとおり、さらにスイッチング素子Ｑ１，Ｑ３を通って第２入力端子IN2に至る。さらに、電流経路用ダイオードDr1を介してインダクタLr1とコンデンサCr1からなるＬＣ直列回路に蓄えられている電気エネルギーがスイッチング素子Ｑ１に流れ込むため、スイッチング素子Ｑ１に流れる電流はインダクタＬ１から流れ込む電流とインダクタLr1から流れ込む電流の和となる。
【００４２】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオフしたときの電流経路は図７に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。つまり、第１入力端子IN1から入力された電流はインダクタＬ１とインダクタLr1とコンデンサCr1を通って負荷Loadに至り、負荷Loadからスイッチング素子Ｑ３を通って第２入力端子IN2に至る。このとき、負荷Loadに電力を出力すると同時にインダクタLr1とコンデンサCr1からなるＬＣ直列回路に電気エネルギーを蓄える。
【００４３】
また、スイッチング素子Ｑ１がオフ状態からオン状態に変わると、図８に示すように、ダイオードＤ１には逆バイアスがかかる。この逆バイアス状態になった過度状態（以下、逆回復時間と称する）では、ダイオードＤ１の整流作用に反して逆方向（カソードからアノード方向）に電流が流れるようになる。つまり、電子と正孔の各キャリアは、順方向バイアス時に移動していた方向とは反対に移動を開始する。このとき、通常のダイオードの整流作用とは反して逆方向の電流が流れるため、損失（以下、逆回復損失と称する）が発生する。しかし、ダイオードＤ１に対して直列に接続されたインダクタLr1とコンデンサCr1からなるＬＣ直列回路によってその電流は制限される。これは、コンデンサCr1に充電しながらダイオードＤ１に逆バイアスがかかるため電圧の変化が緩やかになるためである。このため、逆回復時間内に出力側から電流が逆流しないので、従来例よりも逆回復損失を低減することができる。また、逆流した電流がスイッチング素子Ｑ１に流れ込む量が従来例よりも少なくなるので、従来例よりもスイッチング損失を低減することができる。つまり、図２のＢ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ１のドレインにはサージ電流が流れない。さらに、図２のＢ２に示すように、ＬＣ直列回路のコンデンサCr1へ充電しながらダイオードＤ１に逆バイアスがかかるため電圧の変化が緩やかになる。また、図２のＢ３に示すように逆回復時間に出力側から電流が逆流しない。
【００４４】
第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオンしたときの電流経路は図９に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。つまり、第２入力端子IN2から入力された電流はインダクタＬ２をとおり、さらにスイッチング素子Ｑ２，Ｑ４を通って第１入力端子IN1に至る。さらに、電流経路用ダイオードDr2を介してインダクタLr2とコンデンサCr2からなるＬＣ直列回路に蓄えられている電気エネルギーがスイッチング素子Ｑ２に流れ込むため、スイッチング素子Ｑ２に流れる電流はインダクタＬ２から流れ込む電流とインダクタLr2から流れ込む電流の和となる。
【００４５】
第２入力端子IN2側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオフしたときの電流経路は図１０に示すとおりであり、これによりインダクタＬ２に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。つまり、第２入力端子IN2から入力された電流はインダクタＬ２とインダクタLr2とコンデンサCr2とダイオードＤ２を通って負荷Loadに至り、負荷Loadからスイッチング素子Ｑ４を通って第１入力端子IN1に至る。このとき、負荷Loadに電力を出力すると同時にインダクタLr2とコンデンサCr2からなるＬＣ直列回路に電気エネルギーを蓄える。
【００４６】
また、スイッチング素子Ｑ２がオフ状態からオン状態に変わると、図１１に示すように、ダイオードＤ２には逆バイアスがかかる。この逆回復時間では、ダイオードＤ２の整流作用に反して逆方向（カソードからアノード方向）に電流が流れるようになるが、ダイオードＤ２に対して直列に接続されたインダクタLr2とコンデンサCr2からなるＬＣ直列回路によってその電流は制限される。これは、コンデンサCr2に充電しながらダイオードＤ２に逆バイアスがかかるため電圧の変化が緩やかになるためである。このため、逆回復時間内に出力側から電流が逆流しないので、従来例よりも逆回復損失を低減することができる。また、逆流した電流がスイッチング素子Ｑ２に流れ込む量が従来例よりも少なくなるので、従来例よりもスイッチング損失を低減することができる。つまり、上記と同様に図２のＢ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ２のドレインにはサージ電流が流れない。さらに、図２のＢ２に示すように、ＬＣ直列回路のコンデンサCr2へ充電しながらダイオードＤ２に逆バイアスがかかるため電圧の変化が緩やかになる。また、図２のＢ３に示すように逆回復時間に出力側から電流が逆流しない。
【００４７】
上記のように、本実施形態によれば、昇圧回路の出力側で且つダイオードＤ１，Ｄ２の入力側にＬＣ直列回路が設けられているので、ダイオードＤ１，Ｄ２の両端の急峻な電圧変動を抑制することができると共に、ダイオードＤ１，Ｄ２の逆回復時間内に出力から逆流する貫通電流を低減することができ、このときターンオンするスイッチング素子Ｑ１，Ｑ２の損失もあわせて低減することができる。
【００４８】
次に、本発明の第２実施形態を説明する。
【００４９】
図１２は本発明の第２実施形態におけるスイッチング電源装置１２の主要部を示す回路図である。図において、前述した第１実施形態と同一構成部分は同一符号をもって表す。
【００５０】
スイッチング電源装置１２の主要部は、交流入力の電力エネルギーを蓄積すると共に蓄積した電力エネルギーを放出するインダクタＬ１，Ｌ２と、Ｎチャネル電界効果トランジスタからなるダイオード整流型昇圧回路用のスイッチング素子Ｑ１，Ｑ２、ダイオード整流型昇圧回路用のダイオード整流素子Ｄ１，Ｄ２、Ｎチャネル電界効果トランジスタからなるリターン電流経路用ダイオードＤ３，Ｄ４、ＬＣ直列回路用のインダクタ（直列インダクタ）Lr1，Lr2、ＬＣ直列回路用のコンデンサ（直列コンデンサ）Cr1，Cr2、ＬＣ電流経路用のダイオードDr1，Dr2、平滑用のコンデンサＣｏから構成されている。なお、スイッチング素子Ｑ１，Ｑ２としては、電界効果トランジスタの他にバイポーラトランジスタ或いは絶縁ゲートバイポーラトランジスタを用いることができる。また、ダイオードＤ１〜Ｄ４としては、ファーストリカバリダイオード、ショットキーバリアダイオード等を用いることができる。
【００５１】
本実施形態では上記インダクタＬ１とスイッチング素子Ｑ１とダイオードＤ１によって１つの昇圧回路が形成され、上記インダクタＬ２とスイッチング素子Ｑ２とダイオードＤ２によって１つの昇圧回路が形成されている。
【００５２】
インダクタＬ１の入力端は第１入力端子IN1とダイオードＤ４のカソードに接続され、インダクタＬ１の出力端はスイッチング素子Ｑ１のドレインとインダクタLr1の入力端に接続されている。インダクタLr1の出力端はコンデンサCr1の入力端に接続され、これらのインダクタLr1とコンデンサCr1によってＬＣ直列回路が形成されている。コンデンサCr1の出力端はダイオードＤ１のアノードとダイオードDr1のカソードに接続されている。ダイオードＤ１のカソードは正極出力端子Out1に接続され、ダイオードDr1のアノードは負極出力端子Out2（ＧＮＤライン）に接続されている。また、ダイオードＤ４のアノードとスイッチング素子Ｑ１のソースは負極出力端子Out2に接続されている。
【００５３】
インダクタＬ２の入力端は第２入力端子IN2とダイオードＤ３のカソードに接続され、インダクタＬ２の出力端はスイッチング素子Ｑ２のドレインとインダクタLr2の入力端に接続されている。インダクタLr2の出力端はコンデンサCr2の入力端に接続され、これらのインダクタLr2とコンデンサCr2によってＬＣ直列回路が形成されている。コンデンサCr2の出力端はダイオードＤ２のアノードとダイオードDr2のカソードに接続されている。ダイオードＤ２のカソードは正極出力端子Out1に接続され、ダイオードDr2のアノードは負極出力端子Out2に接続されている。また、ダイオードＤ３のアノードとスイッチング素子Ｑ２のソースは負極出力端子Out2に接続されている。さらに、正極出力端子Out1と負極出力端子Out2の間には平滑用のコンデンサＣｏが接続されている。
【００５４】
また、第１入力端子IN1と第２入力端子IN2には交流電源ＰＳが接続され、正極出力端子Out1と負極出力端子Out2には負荷Loadが接続されている。
【００５５】
図１３はスイッチング電源装置１２の動作を示す電圧及び電流波形図である。図１３にはスイッチング素子Ｑ１，Ｑ２のゲート・ソース間電圧Ｖgs、インダクタＬ１，Ｌ２に流れる電流、スイッチング素子Ｑ１，Ｑ２のドレイン電流、ダイオードＤ１，Ｄ２の両端間電圧、ダイオードＤ１，Ｄ２に流れる電流の波形が描かれている。また、スイッチング素子Ｑ１，Ｑ２のゲート・ソース間電圧V#gsと交流電源ＰＳの出力電圧V#ACとの関係は前述した図３に示すものと同じであり、スイッチング素子Ｑ１，Ｑ２のゲートには上記のような制御電圧が図示せぬ制御電圧発生回路から入力される。
【００５６】
なお、第１実施形態と同様に、スイッチング素子Ｑ１のターンオン時間TonはインダクタLr1とコンデンサCr1からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましく、スイッチング素子Ｑ２のターンオン時間TonはインダクタLr2とコンデンサCr2からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましい。
【００５７】
次に、本実施形態のスイッチング電源装置１２の動作をさらに詳細に説明する。
【００５８】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオンしたときの電流経路は図１４に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。つまり、第１入力端子IN1から入力された電流はインダクタＬ１をとおり、さらにスイッチング素子Ｑ１とダイオードＤ３を通って第２入力端子IN2に至る。さらに、電流経路用ダイオードDr1を介してインダクタLr1とコンデンサCr1からなるＬＣ直列回路に蓄えられている電気エネルギーがスイッチング素子Ｑ１に流れ込むため、スイッチング素子Ｑ１に流れる電流はインダクタＬ１から流れ込む電流とインダクタLr1から流れ込む電流の和となる。
【００５９】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオフしたときの電流経路は図１５に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。つまり、第１入力端子IN1から入力された電流はインダクタＬ１とインダクタLr1とコンデンサCr1を通って負荷Loadに至り、負荷LoadからダイオードＤ３を通って第２入力端子IN2に至る。このとき、負荷Loadに電力を出力すると同時にインダクタLr1とコンデンサCr1からなるＬＣ直列回路に電気エネルギーを蓄える。
【００６０】
また、スイッチング素子Ｑ１がオフ状態からオン状態に変わると、図１６に示すように、ダイオードＤ１には逆バイアスがかかる。この逆回復時間では、ダイオードＤ１の整流作用に反して逆方向（カソードからアノード方向）に電流が流れるようになるが、ダイオードＤ１に対して直列に接続されたインダクタLr1とコンデンサCr1からなるＬＣ直列回路によってその電流は制限される。これは、コンデンサCr1に充電しながらダイオードＤ１に逆バイアスがかかるため電圧の変化が緩やかになるためである。このため、逆回復時間内に出力側から電流が逆流しないので、従来例よりも逆回復損失を低減することができる。また、逆流した電流がスイッチング素子Ｑ１に流れ込む量が従来例よりも少なくなるので、従来例よりもスイッチング損失を低減することができる。つまり、図１３のＢ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ１のドレインにはサージ電流が流れる。さらに、図１３のＢ２に示すように、ＬＣ直列回路のコンデンサCr1へ充電しながらダイオードＤ１に逆バイアスがかかるため電圧の変化が緩やかになる。また、図１３のＢ３に示すように逆回復時間に出力側から電流が逆流しない。
【００６１】
第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオンしたときの電流経路は図１７に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。つまり、第２入力端子IN2から入力された電流はインダクタＬ２をとおり、さらにスイッチング素子Ｑ２とダイオードＤ４を通って第１入力端子IN1に至る。さらに、電流経路用ダイオードDr2を介してインダクタLr2とコンデンサCr2からなるＬＣ直列回路に蓄えられている電気エネルギーがスイッチング素子Ｑ２に流れ込むため、スイッチング素子Ｑ２に流れる電流はインダクタＬ２から流れ込む電流とインダクタLr2から流れ込む電流の和となる。
【００６２】
第２入力端子IN2側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオフしたときの電流経路は図１８に示すとおりであり、これによりインダクタＬ２に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。つまり、第２入力端子IN2から入力された電流はインダクタＬ２とインダクタLr2とコンデンサCr2とダイオードＤ２を通って負荷Loadに至り、負荷LoadからダイオードＤ４を通って第１入力端子IN1に至る。このとき、負荷Loadに電力を出力すると同時にインダクタLr2とコンデンサCr2からなるＬＣ直列回路に電気エネルギーを蓄える。
【００６３】
また、スイッチング素子Ｑ２がオフ状態からオン状態に変わると、図１９に示すように、ダイオードＤ２には逆バイアスがかかる。この逆回復時間では、ダイオードＤ２の整流作用に反して逆方向（カソードからアノード方向）に電流が流れるようになるが、ダイオードＤ２に対して直列に接続されたインダクタLr2とコンデンサCr2からなるＬＣ直列回路によってその電流は制限される。これは、コンデンサCr2に充電しながらダイオードＤ２に逆バイアスがかかるため電圧の変化が緩やかになるためである。このため、逆回復時間内に出力側から電流が逆流しないので、従来例よりも逆回復損失を低減することができる。また、逆流した電流がスイッチング素子Ｑ２に流れ込む量が従来例よりも少なくなるので、従来例よりもスイッチング損失を低減することができる。つまり、上記と同様に図１３のＢ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ２のドレインにはサージ電流が流れる。さらに、図１３のＢ２に示すように、ＬＣ直列回路のコンデンサCr2へ充電しながらダイオードＤ２に逆バイアスがかかるため電圧の変化が緩やかになる。また、図１３のＢ３に示すように逆回復時間に出力側から電流が逆流しない。
【００６４】
上記のように、本実施形態によれば、昇圧回路の出力側で且つダイオードＤ１，Ｄ２の入力側にＬＣ直列回路が設けられているので、ダイオードＤ１，Ｄ２の両端の急峻な電圧変動を抑制することができると共に、ダイオードＤ１，Ｄ２の逆回復時間内に出力から逆流する貫通電流を低減することができ、このときターンオンするスイッチング素子Ｑ１，Ｑ２の損失もあわせて低減することができる。
【００６５】
次に、本発明の第３実施形態を説明する。
【００６６】
図２０は本発明の第３実施形態におけるスイッチング電源装置１３の主要部を示す回路図である。図において、前述した第１実施形態と同一構成部分は同一符号をもって表す。
【００６７】
スイッチング電源装置１３の主要部は、交流入力の電力エネルギーを蓄積すると共に蓄積した電力エネルギーを放出するインダクタＬ１と、Ｎチャネル電界効果トランジスタからなるダイオード整流型昇圧回路用のスイッチング素子Ｑ１，Ｑ２、ダイオード整流型昇圧回路用のダイオード整流素子Ｄ１，Ｄ２、ＬＣ直列回路用のインダクタ（直列インダクタ）Lr1，Lr2、ＬＣ直列回路用のコンデンサ（直列コンデンサ）Cr1，Cr2、ＬＣ電流経路用のダイオードDr1，Dr2、平滑用のコンデンサＣｏから構成されている。なお、スイッチング素子Ｑ１，Ｑ２としては、電界効果トランジスタの他にバイポーラトランジスタ或いは絶縁ゲートバイポーラトランジスタを用いることができる。また、ダイオードＤ１，Ｄ２としては、ファーストリカバリダイオード、ショットキーバリアダイオード等を用いることができる。
【００６８】
本実施形態では上記インダクタＬ１とスイッチング素子Ｑ１とダイオードＤ１によって１つの昇圧回路が形成されている。
【００６９】
インダクタＬ１の入力端は第１入力端子IN1に接続され、インダクタＬ１の出力端はスイッチング素子Ｑ１のドレインとインダクタLr1の入力端に接続されている。インダクタLr1の出力端はコンデンサCr1の入力端に接続され、これらのインダクタLr1とコンデンサCr1によってＬＣ直列回路が形成されている。コンデンサCr1の出力端はダイオードＤ１のアノードとダイオードDr1のカソードに接続されている。ダイオードＤ１のカソードは正極出力端子Out1に接続され、ダイオードDr1のアノードは負極出力端子Out2（ＧＮＤライン）に接続されている。また、スイッチング素子Ｑ１のソースは負極出力端子Out2に接続されている。
【００７０】
第２入力端子IN2はスイッチング素子Ｑ２のドレインとインダクタLr2の入力端に接続されている。インダクタLr2の出力端はコンデンサCr2の入力端に接続され、これらのインダクタLr2とコンデンサCr2によってＬＣ直列回路が形成されている。コンデンサCr2の出力端はダイオードＤ２のアノードとダイオードDr2のカソードに接続されている。ダイオードＤ２のカソードは正極出力端子Out1に接続され、ダイオードDr2のアノードは負極出力端子Out2に接続されている。また、スイッチング素子Ｑ２のソースは負極出力端子Out2に接続されている。さらに、正極出力端子Out1と負極出力端子Out2の間には平滑用のコンデンサＣｏが接続されている。
【００７１】
また、第１入力端子IN1と第２入力端子IN2には交流電源ＰＳが接続され、正極出力端子Out1と負極出力端子Out2には負荷Loadが接続されている。
【００７２】
図２１乃至図２４はスイッチング電源装置１３の動作を示す電圧及び電流波形図である。図２１にはスイッチング素子Ｑ１，Ｑ２のゲート・ソース間電圧Ｖgs、インダクタＬ１に流れる電流、スイッチング素子Ｑ１，Ｑ２のドレイン電流、ダイオードＤ１，Ｄ２の両端間電圧、ダイオードＤ１，Ｄ２に流れる電流の波形が描かれている。また、図２２には交流電源ＰＳの出力電圧Ｖ#ACと、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgs、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsが描かれている。この図２２における時間Ｔ１間の詳細波形が図２３に示されており、図２２における時間Ｔ２間の詳細波形が図２４に示されている。本実施形態におけるスイッチング素子Ｑ１，Ｑ２のゲートには上記のような制御電圧が図示せぬ制御電圧発生回路から入力される。
【００７３】
すなわち、第１入力端子IN1に入力される交流電圧が正極であるときは、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgsが所定周期でオン・オフ状態を交互に繰り返し、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsはハイレベル（約５Ｖ）となる。
【００７４】
また、第１入力端子IN1に入力される交流電圧が負極であるときは、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgsがハイレベル（約５Ｖ）となり、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsは所定周期でオン・オフ状態を交互に繰り返す。
【００７５】
なお、第１実施形態と同様に、スイッチング素子Ｑ１のターンオン時間TonはインダクタLr1とコンデンサCr1からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましく、スイッチング素子Ｑ２のターンオン時間TonはインダクタLr2とコンデンサCr2からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましい。
【００７６】
次に、本実施形態のスイッチング電源装置１３の動作をさらに詳細に説明する。
【００７７】
第１入力端子IN1側の交流入力電圧が正極であるとき、スイッチング素子Ｑ２は常にオン状態である。また、第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオンしたときの電流経路は図２５に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。つまり、第１入力端子IN1から入力された電流はインダクタＬ１をとおり、さらにスイッチング素子Ｑ１，Ｑ２を通って第２入力端子IN2に至る。さらに、電流経路用ダイオードDr1を介してインダクタLr1とコンデンサCr1からなるＬＣ直列回路に蓄えられている電気エネルギーがスイッチング素子Ｑ１に流れ込むため、スイッチング素子Ｑ１に流れる電流はインダクタＬ１から流れ込む電流とインダクタLr1から流れ込む電流の和となる。
【００７８】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオフしたときの電流経路は図２６に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。つまり、第１入力端子IN1から入力された電流はインダクタＬ１とインダクタLr1とコンデンサCr1を通って負荷Loadに至り、負荷Loadからスイッチング素子Ｑ２を通って第２入力端子IN2に至る。このとき、負荷Loadに電力を出力すると同時にインダクタLr1とコンデンサCr1からなるＬＣ直列回路に電気エネルギーを蓄える。
【００７９】
また、スイッチング素子Ｑ１がオフ状態からオン状態に変わると、図２７に示すように、ダイオードＤ１には逆バイアスがかかる。この逆回復時間では、ダイオードＤ１の整流作用に反して逆方向（カソードからアノード方向）に電流が流れるようになるが、ダイオードＤ１に対して直列に接続されたインダクタLr1とコンデンサCr1からなるＬＣ直列回路によってその電流は制限される。これは、コンデンサCr1に充電しながらダイオードＤ１に逆バイアスがかかるため電圧の変化が緩やかになるためである。このため、逆回復時間内に出力側から電流が逆流しないので、従来例よりも逆回復損失を低減することができる。また、逆流した電流がスイッチング素子Ｑ１に流れ込む量が従来例よりも少なくなるので、従来例よりもスイッチング損失を低減することができる。つまり、図２１のＢ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ１のドレインにはサージ電流が流れない。さらに、図２１のＢ２に示すように、ＬＣ直列回路のコンデンサCr1へ充電しながらダイオードＤ１に逆バイアスがかかるため電圧の変化が緩やかになる。また、図２１のＢ３に示すように逆回復時間に出力側から電流が逆流しない。
【００８０】
第１入力端子IN1側の交流入力電圧が負極であるとき、スイッチング素子Ｑ１は常にオン状態である。また、第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオンしたときの電流経路は図２８に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。つまり、第２入力端子IN2から入力された電流はスイッチング素子Ｑ１，Ｑ２を通って第１入力端子IN1に至る。さらに、電流経路用ダイオードDr2を介してインダクタLr2とコンデンサCr2からなるＬＣ直列回路に蓄えられている電気エネルギーがスイッチング素子Ｑ２に流れ込むため、スイッチング素子Ｑ２に流れる電流はインダクタＬ２から流れ込む電流とインダクタLr2から流れ込む電流の和となる。
【００８１】
第２入力端子IN2側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオフしたときの電流経路は図２９に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して第１入力端子IN1に出力する。つまり、第２入力端子IN2から入力された電流はインダクタLr2とコンデンサCr2とダイオードＤ２を通って負荷Loadに至り、負荷Loadからスイッチング素子Ｑ１とインダクタＬ１を通って第１入力端子IN1に至る。このとき、負荷Loadに電力を出力すると同時にインダクタLr2とコンデンサCr2からなるＬＣ直列回路に電気エネルギーを蓄える。
【００８２】
また、スイッチング素子Ｑ２がオフ状態からオン状態に変わると、図３０に示すように、ダイオードＤ２には逆バイアスがかかる。この逆回復時間では、ダイオードＤ２の整流作用に反して逆方向（カソードからアノード方向）に電流が流れるようになるが、ダイオードＤ２に対して直列に接続されたインダクタLr2とコンデンサCr2からなるＬＣ直列回路によってその電流は制限される。これは、コンデンサCr2に充電しながらダイオードＤ２に逆バイアスがかかるため電圧の変化が緩やかになるためである。このため、逆回復時間内に出力側から電流が逆流しないので、従来例よりも逆回復損失を低減することができる。また、逆流した電流がスイッチング素子Ｑ２に流れ込む量が従来例よりも少なくなるので、従来例よりもスイッチング損失を低減することができる。つまり、上記と同様に図２１のＢ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ２のドレインにはサージ電流が流れない。さらに、図２１のＢ２に示すように、ＬＣ直列回路のコンデンサCr2へ充電しながらダイオードＤ２に逆バイアスがかかるため電圧の変化が緩やかになる。また、図２１のＢ３に示すように逆回復時間に出力側から電流が逆流しない。
【００８３】
前述したように第３実施形態のスイッチング電源装置１３は、第１実施形態におけるインダクタＬ２を省くことができ、インダクタＬ２の機能をインダクタＬ１に集約することができるので、第１実施形態よりもコストダウンを図ることができる。
【００８４】
また、本実施形態によれば、上記のように、昇圧回路の出力側で且つダイオードＤ１の入力側にＬＣ直列回路が設けられているので、ダイオードＤ１の両端の急峻な電圧変動を抑制することができると共に、ダイオードＤ１の逆回復時間内に出力から逆流する貫通電流を低減することができ、このときターンオンするスイッチング素子Ｑ１の損失もあわせて低減することができる。
【００８５】
次に、本発明の第４実施形態を説明する。
【００８６】
図３１は本発明の第４実施形態におけるスイッチング電源装置１４の主要部を示す回路図である。図において、前述した第１実施形態と同一構成部分は同一符号をもって表す。
【００８７】
スイッチング電源装置１４の主要部は、交流入力の電力エネルギーを蓄積すると共に蓄積した電力エネルギーを放出するインダクタＬ１と、Ｎチャネル電界効果トランジスタからなるダイオード整流型昇圧回路用のスイッチング素子Ｑ１，Ｑ２、Ｎチャネル型電界効果トランジスタからなるダイオード整流型昇圧回路用のスイッチング素子Qr1，Qr2、ＬＣ直列回路用のインダクタ（直列インダクタ）Lr1，Lr2、ＬＣ直列回路用のコンデンサ（直列コンデンサ）Cr1，Cr2、ＬＣ電流経路用のダイオードDr1，Dr2、平滑用のコンデンサＣｏから構成されている。なお、スイッチング素子Ｑ１，Ｑ２，Qr1，Qr2としては、電界効果トランジスタの他にバイポーラトランジスタ或いは絶縁ゲートバイポーラトランジスタを用いることができる。
【００８８】
本実施形態では上記インダクタＬ１とスイッチング素子Ｑ１とスイッチング素子Qr1によって１つの昇圧回路が形成されている。
【００８９】
インダクタＬ１の入力端は第１入力端子IN1に接続され、インダクタＬ１の出力端はスイッチング素子Ｑ１のドレインとインダクタLr1の入力端に接続されている。インダクタLr1の出力端はコンデンサCr1の入力端に接続され、これらのインダクタLr1とコンデンサCr1によってＬＣ直列回路が形成されている。コンデンサCr1の出力端はスイッチング素子Qr1のソースとダイオードDr1のカソードに接続されている。スイッチング素子Qr1のドレインは正極出力端子Out1に接続され、ダイオードDr1のアノードは負極出力端子Out2（ＧＮＤライン）に接続されている。また、スイッチング素子Ｑ１のソースは負極出力端子Out2に接続されている。
【００９０】
第２入力端子IN2はスイッチング素子Ｑ２のドレインとインダクタLr2の入力端に接続されている。インダクタLr2の出力端はコンデンサCr2の入力端に接続され、これらのインダクタLr2とコンデンサCr2によってＬＣ直列回路が形成されている。コンデンサCr2の出力端はスイッチング素子Qr2のソースとダイオードDr2のカソードに接続されている。スイッチング素子Qr2のドレインは正極出力端子Out1に接続され、ダイオードDr2のアノードは負極出力端子Out2に接続されている。また、スイッチング素子Ｑ２のソースは負極出力端子Out2に接続されている。さらに、正極出力端子Out1と負極出力端子Out2の間には平滑用のコンデンサＣｏが接続されている。
【００９１】
また、第１入力端子IN1と第２入力端子IN2には交流電源ＰＳが接続され、正極出力端子Out1と負極出力端子Out2には負荷Loadが接続されている。
【００９２】
図３２乃至図３５はスイッチング電源装置１４の動作を示す電圧及び電流波形図である。図３２にはスイッチング素子Ｑ１，Ｑ２のゲート・ソース間電圧Ｖgs、インダクタＬ１に流れる電流、スイッチング素子Ｑ１，Ｑ２のドレイン電流、スイッチング素子Qr1，Qr2の両端間電圧（ドレイン・ソース間電圧）、スイッチング素子Qr1，Qr2のドレイン電流の波形が描かれている。また、図３３には交流電源ＰＳの出力電圧Ｖ#ACと、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgs、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsが描かれている。この図３３における時間Ｔ１間の詳細波形が図３４に示されており、図３３における時間Ｔ２間の詳細波形が図３５に示されている。本実施形態におけるスイッチング素子Ｑ１，Ｑ２，Qr1，Qr2のゲートには上記のような制御電圧が図示せぬ制御電圧発生回路から入力される。
【００９３】
すなわち、第１入力端子IN1に入力される交流電圧が正極であるときは、スイッチング素子Qr1のゲート・ソース間電圧Qr1#Vgsが所定周期でオン・オフ状態を交互に繰り返し、スイッチング素子Qr2のゲート・ソース間電圧Qr2#Vgsはローレベル（約０Ｖ）となってスイッチング素子Qr2はオフ状態となる。さらに、第１入力端子IN1に入力される交流電圧が正極であるときは、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgsが所定周期でオン・オフ状態を交互に繰り返し、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsはローレベル（約０Ｖ）となる。また、第１入力端子IN1に入力される交流電圧が正極であるとき、スイッチング素子Qr1のゲート・ソース間電圧Qr1#Vgsがハイレベルのときスイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgsはローレベルであり、スイッチング素子Qr1のゲート・ソース間電圧Qr1#Vgsがローレベルのときスイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgsはハイレベルである。
【００９４】
また、第１入力端子IN1に入力される交流電圧が負極であるときは、スイッチング素子Qr1のゲート・ソース間電圧Qr1#Vgsがローレベル（約０Ｖ）となってスイッチング素子Qr1はオフ状態となり、スイッチング素子Qr2のゲート・ソース間電圧Qr2#Vgsは所定周期でオン・オフ状態を交互に繰り返す。さらに、第１入力端子IN1に入力される交流電圧が負極であるときは、スイッチング素子Ｑ１のゲート・ソース間電圧Q1#Vgsがローレベル（約０Ｖ）となり、スイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsは所定周期でオン・オフ状態を交互に繰り返す。また、第１入力端子IN1に入力される交流電圧が負極であるとき、スイッチング素子Qr2のゲート・ソース間電圧Qr2#Vgsがハイレベルのときスイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsはローレベルであり、スイッチング素子Qr2のゲート・ソース間電圧Qr2#Vgsがローレベルのときスイッチング素子Ｑ２のゲート・ソース間電圧Q2#Vgsはハイレベルである。
【００９５】
なお、第１実施形態と同様に、スイッチング素子Ｑ１のターンオン時間TonはインダクタLr1とコンデンサCr1からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましく、スイッチング素子Ｑ２のターンオン時間TonはインダクタLr2とコンデンサCr2からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましい。
【００９６】
次に、本実施形態のスイッチング電源装置１４の動作をさらに詳細に説明する。
【００９７】
第１入力端子IN1側の交流入力電圧が正極であるときはスイッチング素子Ｑ２は常にオン状態である。また、第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオンするとともにスイッチング素子Qr1がオフしたときの電流経路は図３６に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。つまり、第１入力端子IN1から入力された電流はインダクタＬ１をとおり、さらにスイッチング素子Ｑ１，Ｑ２を通って第２入力端子IN2に至る。さらに、電流経路用ダイオードDr1を介してインダクタLr1とコンデンサCr1からなるＬＣ直列回路に蓄えられている電気エネルギーがスイッチング素子Ｑ１に流れ込むため、スイッチング素子Ｑ１に流れる電流はインダクタＬ１から流れ込む電流とインダクタLr1から流れ込む電流の和となる。
【００９８】
第１入力端子IN1側の交流入力電圧が正極であり且つスイッチング素子Ｑ１がオフするとともにスイッチング素子Qr1がオンしたときの電流経路は図３７に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して負荷Loadに出力する。つまり、第１入力端子IN1から入力された電流はインダクタＬ１とインダクタLr1とコンデンサCr1とスイッチング素子Qr1を通って負荷Loadに至り、負荷Loadからスイッチング素子Ｑ２を通って第２入力端子IN2に至る。このとき、負荷Loadに電力を出力すると同時にインダクタLr1とコンデンサCr1からなるＬＣ直列回路に電気エネルギーを蓄える。
【００９９】
また、スイッチング素子Ｑ１がオフ状態からオン状態に変わると、図３８に示すように、スイッチング素子Qr1のボディーダイオードには逆バイアスがかかる。この逆回復時間では、スイッチング素子Qr1のボディーダイオードの整流作用に反して逆方向に電流が流れるようになるが、スイッチング素子Qr1に対して直列に接続されたインダクタLr1とコンデンサCr1からなるＬＣ直列回路によってその電流は制限される。これは、コンデンサCr1に充電しながらスイッチング素子Qr1のボディーダイオードに逆バイアスがかかるため電圧の変化が緩やかになるためである。このため、逆回復時間内に出力側から電流が逆流しないので、従来例よりも逆回復損失を低減することができる。また、逆流した電流がスイッチング素子Ｑ１に流れ込む量が従来例よりも少なくなるので、従来例よりもスイッチング損失を低減することができる。つまり、図３２のＢ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ１のドレインにはサージ電流が流れない。さらに、図３２のＢ２に示すように、ＬＣ直列回路のコンデンサCr1へ充電しながらスイッチング素子Qr1のボディーダイオードに逆バイアスがかかるため電圧の変化が緩やかになる。また、図３２のＢ３に示すように逆回復時間に出力側から電流が逆流しない。
【０１００】
第１入力端子IN1側の交流入力電圧が負極であるとき、スイッチング素子Ｑ１は常にオン状態である。また、第１入力端子IN1側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオンするとともにスイッチング素子Qr2がオフしたときの電流経路は図３９に示すとおりであり、これによりインダクタＬ１に電気エネルギーが蓄えられる。つまり、第２入力端子IN2から入力された電流はスイッチング素子Ｑ２，Ｑ１をとおりさらにインダクタＬ１を通って第１入力端子IN1に至る。さらに、電流経路用ダイオードDr2を介してインダクタLr2とコンデンサCr2からなるＬＣ直列回路に蓄えられている電気エネルギーがスイッチング素子Ｑ２に流れ込むため、スイッチング素子Ｑ２に流れる電流はインダクタＬ２から流れ込む電流とインダクタLr2から流れ込む電流の和となる。
【０１０１】
第２入力端子IN2側の交流入力電圧が負極であり且つスイッチング素子Ｑ２がオフするとともにスイッチング素子Qr2がオンしたときの電流経路は図４０に示すとおりであり、これによりインダクタＬ１に蓄えられた電気エネルギーを交流電源ＰＳからの入力電圧に重畳して第１入力端子IN1に出力する。つまり、第２入力端子IN2から入力された電流はインダクタLr2とコンデンサCr2とスイッチング素子Qr2を通って負荷Loadに至り、負荷Loadからスイッチング素子Ｑ１とインダクタＬ１を通って第１入力端子IN1に至る。このとき、負荷Loadに電力を出力すると同時にインダクタLr2とコンデンサCr2からなるＬＣ直列回路に電気エネルギーを蓄える。
【０１０２】
また、スイッチング素子Ｑ２がオフ状態からオン状態に変わると、図４１に示すように、スイッチング素子Qr2のボディーダイオードには逆バイアスがかかる。この逆回復時間では、スイッチング素子Qr2のボディーダイオードの整流作用に反して逆方向に電流が流れるようになるが、スイッチング素子Qr2に対して直列に接続されたインダクタLr2とコンデンサCr2からなるＬＣ直列回路によってその電流は制限される。これは、コンデンサCr2に充電しながらスイッチング素子Qr2のボディーダイオードに逆バイアスがかかるため電圧の変化が緩やかになるためである。このため、逆回復時間内に出力側から電流が逆流しないので、従来例よりも逆回復損失を低減することができる。また、逆流した電流がスイッチング素子Ｑ２に流れ込む量が従来例よりも少なくなるので、従来例よりもスイッチング損失を低減することができる。つまり、上記と同様に図３２のＢ１に示すように逆回復時間に出力から逆流する電流でスイッチング素子Ｑ２のドレインにはサージ電流が流れない。さらに、図３２のＢ２に示すように、ＬＣ直列回路のコンデンサCr2へ充電しながらスイッチング素子Qr2のボディーダイオードに逆バイアスがかかるため電圧の変化が緩やかになる。また、図３２のＢ３に示すように逆回復時間に出力側から電流が逆流しない。
【０１０３】
前述したように第４実施形態のスイッチング電源装置１４は、第１実施形態におけるインダクタＬ２を省くことができ、インダクタＬ２の機能をインダクタＬ１に集約することができるので、第１実施形態よりもコストダウンを図ることができる。また、第４実施形態では、第３実施形態におけるダイオードDr1，Dr2を用いたダイオード整流に代えてスイッチング素子Qr1，Qr2を用いた同期整流にしたので、さらに高効率化が可能になる。
【０１０４】
また、上記のように、本実施形態によれば、昇圧回路の出力側で且つスイッチング素子Qr1の入力側にＬＣ直列回路が設けられているので、スイッチング素子Qr1の両端の急峻な電圧変動を抑制することができると共に、スイッチング素子Qr1の逆回復時間内に出力から逆流する貫通電流を低減することができ、このときターンオンするスイッチング素子Ｑ１の損失もあわせて低減することができる。
【０１０５】
なお、出力定電圧制御を行う場合はスイッチング素子Ｑ１，Ｑ２のオン時間を固定したＰＦＭ（Pulse Frequency Modulation）行うことが好ましい。その理由は、制御範囲内においてスイッチング素子Ｑ１、Ｑ２のターンオン時間Tonを、Lr1、Cr1からなるＬＣ直列回路、およびLr2、Cr2からなるＬＣ直列回路の時定数τの０．５倍に設定することが好ましいためである。
【０１０６】
また、昇圧回路のリターン電流の電流経路は、ダイオードを使用するよりも電界効果トランジスタ等のスイッチング素子を用いた同期整流方式を用いて形成することが好ましい。その理由は、リターン電流経路におけるダイオードの順方向損失を提言できるためである。
【０１０７】
また、上記実施形態では交流電源ＰＳから交流電圧を入力するスイッチング電源装置について説明したが、直流電源から直流電圧を入力し、これを昇圧して出力するスイッチング電源装置を構成した場合にも、昇圧回路の後段において昇圧回路と出力端子との間に直列接続された半導体素子の逆回復損失を低減し、及び昇圧回路の電源入力ラインとＧＮＤライン間に配置された半導体スイッチング素子がターンオンする時のスイッチング損失を低減することができる。
【産業上の利用可能性】
【０１０８】
昇圧型回路を備えたスイッチング電源装置において、入力源を交流電源とした場合の整流ダイオードの順方向電圧降下損失を低減し、昇圧回路の後段において昇圧回路と出力端子との間に直列接続された半導体素子の逆回復損失を低減し、及び昇圧回路の半導体スイッチング素子がターンオンする時のスイッチング損失を低減することができる。
【符号の説明】
【０１０９】
１１，１２，１３，１４…スイッチング電源装置、Load…負荷、Ｃｏ…出力平滑用コンデンサ、Ｄａ，Ｄｂ，Ｄｃ，Ｄｄ…整流ダイオード、Ｌ１，Ｌ２…インダクタ、Ｑ１，Ｑ２…スイッチング素子、Ｄ１，Ｄ２…ダイオード、Ｄ３，Ｄ４…ダイオード、Ｑ３，Ｑ４…スイッチング素子、Lr1，Lr2…ＬＣ直列回路用インダクタ、Cr1，Cr2…ＬＣ直列回路用コンデンサ、Dr1，Dr2…ＬＣ電流経路用ダイオード、Qr1，Qr2…スイッチング素子。
【図１】
2014007896.tif 000003
【図２】
2014007896.tif 000004
【図３】
2014007896.tif 000005
【図４】
2014007896.tif 000006
【図５】
2014007896.tif 000007
【図６】
2014007896.tif 000008
【図７】
2014007896.tif 000009
【図８】
2014007896.tif 000010
【図９】
2014007896.tif 000011
【図１０】
2014007896.tif 000012
【図１１】
2014007896.tif 000013
【図１２】
2014007896.tif 000014
【図１３】
2014007896.tif 000015
【図１４】
2014007896.tif 000016
【図１５】
2014007896.tif 000017
【図１６】
2014007896.tif 000018
【図１７】
2014007896.tif 000019
【図１８】
2014007896.tif 000020
【図１９】
2014007896.tif 000021
【図２０】
2014007896.tif 000022
【図２１】
2014007896.tif 000023
【図２２】
2014007896.tif 000024
【図２３】
2014007896.tif 000025
【図２４】
2014007896.tif 000026
【図２５】
2014007896.tif 000027
【図２６】
2014007896.tif 000028
【図２７】
2014007896.tif 000029
【図２８】
2014007896.tif 000030
【図２９】
2014007896.tif 000031
【図３０】
2014007896.tif 000032
【図３１】
2014007896.tif 000033
【図３２】
2014007896.tif 000034
【図３３】
2014007896.tif 000035
【図３４】
2014007896.tif 000036
【図３５】
2014007896.tif 000037
【図３６】
2014007896.tif 000038
【図３７】
2014007896.tif 000039
【図３８】
2014007896.tif 000040
【図３９】
2014007896.tif 000041
【図４０】
2014007896.tif 000042
【図４１】
2014007896.tif 000043
【図４２】
2014007896.tif 000044
【図４３】
2014007896.tif 000045
【図４４】
2014007896.tif 000046
【図４５】
2014007896.tif 000047
【図４６】
2014007896.tif 000048
【図４７】
2014007896.tif 000049
【図４８】
2014007896.tif 000050
【図４９】
2014007896.tif 000051
【図５０】
2014007896.tif 000052
【図５１】
2014007896.tif 000053
【図５２】
2014007896.tif 000054
【図５３】
2014007896.tif 000055
【図５４】
2014007896.tif 000056
【図５５】
2014007896.tif 000057
【図５６】
2014007896.tif 000058
【図５７】
2014007896.tif 000059