(57)【要約】【課題】配置面積を大きく増やすことなく、シンプルな回路設計で残留オフセットを低減することの可能なセンサ閾値決定回路を提供することを目的としている。【解決手段】センサ駆動電流Ｉを検出するための駆動電流検出用抵抗ＲＳと、バイアス電流出力抵抗ＲＢおよび演算増幅器１３１とでＫ対１の電流ミラー回路を構成して、センサ駆動電流Ｉの１／Ｋのセンサバイアス電流ＩＢを生成し、４端子型センサ３の出力インピーダンスであるセンサ抵抗Ｒとセンサバイアス電流ＩＢとの積である電圧ドロップを利用して、センサ外部入力ＢＩＮに対してヒステリシス特性を持ったディジタル出力を得る。このとき、４端子型センサ３の２つの出力端子のうちディジタル出力に基づき特定されるいずれか一方の出力端子に供給されるセンサバイアス電流ＩＢに対してのみ、オフセット電流を加算または減算し、残留オフセットの低減を図る。【選択図】          図１
2014102095.tif 000002
【特許請求の範囲】
【請求項１】
センサの出力インピーダンスとバイアス電流との積により、前記センサによるセンサ出力のディジタル化のための閾値を決定するセンサ閾値決定回路において、
前記センサを駆動するためのセンサ駆動電流を検出するセンサ駆動電流検出回路と、
当該センサ駆動電流検出回路で検出されたセンサ駆動電流を所定倍したバイアス電流を出力するセンサバイアス電流出力回路と、
当該センサバイアス電流出力回路から出力されるバイアス電流の電流値を制御する制御回路と、を備えることを特徴とするセンサ閾値決定回路。
【請求項２】
前記センサは４端子型センサであり且つ当該４端子型センサに流れる電流の方向が２方向に切り替わるように前記４端子型センサの４つの端子の接続先を切り替えて２つの状態に切り替え、前記４つの端子のうちの、前記２つの状態においてそれぞれ出力端子として動作する２つの端子からセンサ出力電圧を取り出すようになっており、
前記出力端子として動作する２つの端子から取り出した前記センサ出力電圧を比較して、前記センサ出力電圧をディジタル値として出力する電圧比較器と、
バイアス電流切り替え回路と、をさらに備え、
当該バイアス電流切り替え回路は、
前記電圧比較器のディジタル出力に基づき、前記４端子型センサの、前記出力端子として動作する２つの端子のうち、前記ディジタル出力により特定されるいずれか一方の端子にのみ前記バイアス電流を供給し、
前記制御回路は、前記電圧比較器の前記ディジタル出力に基づき、前記４端子型センサの前記出力端子として動作する２つの端子のうち、予め設定した一方の端子に供給される前記バイアス電流についてのみ、その電流値を制御することを特徴とする請求項１に記載のセンサ閾値決定回路。
【請求項３】
前記センサ駆動電流検出回路は、第１の抵抗を用いて前記センサ駆動電流を検出し、
前記センサバイアス電流発生回路は、第２の抵抗と演算増幅器とを有し、前記第１の抵抗と、前記第２の抵抗および前記演算増幅器との組み合わせで前記第１の抵抗および前記第２の抵抗の抵抗値の比で決定されるＫ対１の電流ミラー回路を構成し、かつ前記バイアス電流として、前記センサ駆動電流の１／Ｋ倍のバイアス電流を出力し、
前記制御回路は、前記センサ駆動電流の１／Ｋ倍のバイアス電流に対して、当該バイアス電流の電流値調整用のオフセット電流を加算または減算することを特徴とする請求項２に記載のセンサ閾値決定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ閾値決定回路に関し、特にセンサで発生するオフセットを低減させたセンサ閾値決定回路に関する。
【背景技術】
【０００２】
各種センサの出力をディジタル化するために必要な閾値を決める回路として、センサ閾値決定回路がある。まず、図２を参照して、従来のセンサ閾値決定回路３００の回路構成を説明する（例えば、特許文献１参照）。
図２に示すセンサ閾値決定回路３００は、センサ駆動電流検出回路１２０と、センサバイアス電流出力回路１３０と、バイアス電流切り替え回路１４０と、オフセットキャンセル回路２００と、を備える。オフセットキャンセル回路２００は、４端子型センサ３を含むチョッパ回路１００を備える。
【０００３】
この４端子型センサ３は、２つのセンサ入力端子と、２つのセンサ出力端子と、を有する４端子型のセンサ、または当該４端子型のセンサと等価な回路構成を有するセンサであって、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、または加速度センサ等である。４端子型センサ３は、センサ抵抗Ｒ１〜Ｒ４を有し、例えばセンサ抵抗Ｒ１、Ｒ２を流れる電流Ｉ１と、センサ抵抗Ｒ３、Ｒ４を流れる電流Ｉ２との２系統の出力の変位に基づいて、例えば永久磁石やコイル等から発生する磁束密度の絶対値を検出したり、磁気抵抗や歪み等を検出したりする。
【０００４】
センサ駆動電流検出回路１２０は、センサ駆動電圧Ｖｃｃが一端に印加される駆動電流検出用抵抗ＲＳを備える。なお、駆動電流検出用抵抗ＲＳの他端はチョッパ回路１００に接続される。
この駆動電流検出用抵抗ＲＳは、４端子型センサ３を駆動するためのセンサ駆動電流Ｉを検出する。
センサバイアス電流出力回路１３０は、センサ駆動電流検出回路１２０で検出したセンサ駆動電流Ｉを増幅するための演算増幅器１３１と、増幅動作を行うためのスイッチング切り替えを行うＰＭＯＳトランジスタ１３２、およびセンサ駆動電圧Ｖｃｃが一端に印加されたバイアス電流出力抵抗ＲＢを有して構成される。このバイアス電流出力抵抗ＲＢの他端がＰＭＯＳトランジスタ１３２を介してバイアス電流切り替え回路１４０に接続される。
【０００５】
演算増幅器１３１の反転入力端子は、バイアス電流出力抵抗ＲＢとＰＭＯＳトランジスタ１３２のソースとの間に接続され、非反転入力端子は、駆動電流検出用抵抗ＲＳとチョッパ回路１００との間に接続される。演算増幅器１３１の出力端子は、ＰＭＯＳトランジスタ１３２のゲートに接続される。
すなわちセンサバイアス電流出力回路１３０は、駆動電流検出用抵抗ＲＳを用いてセンサ駆動電流Ｉを検出し、そのセンサ駆動電流Ｉを、駆動電流検出用抵抗ＲＳとセンサバイアス電流出力回路１３０のバイアス電流出力抵抗ＲＢと演算増幅器１３１との組み合わせで決まるＫ対１の比で増幅した電流を出力する電流ミラー回路を構成する。そして、この電流ミラー回路により、センサ駆動電流Ｉの所定倍のセンサバイアス電流ＩＢを発生させ、このセンサバイアス電流ＩＢを、バイアス電流切り替え回路１４０に供給する。
【０００６】
バイアス電流切り替え回路１４０は、オフセットキャンセル回路２００に含まれる後述の比較アンプ１１の出力電圧ＶＯ（ＨＩＧＨレベルまたはＬＯＷレベル）に応じて、センサバイアス電流出力回路１３０で発生させたセンサ駆動電流Ｉの１／Ｋ倍のセンサバイアス電流ＩＢを吐き出す（正の方向で流す）、または引き込む（負の方向で流す）ように動作を切り替える。なお、１／Ｋは、１／Ｋ＝ＲＳ／ＲＢである。
【０００７】
すなわち、バイアス電流切り替え回路１４０は、センサバイアス電流出力回路１３０のＰＭＯＳトランジスタ１３２のソースに一端が接続され他端がチョッパ回路１００の負側出力端１００Ｎに接続されるスイッチＳＷ１と、同様にＰＭＯＳトランジスタ１３２のソースに一端が接続され他端がチョッパ回路１００の正側出力端１００Ｐに接続されるスイッチＳＷ２と、比較アンプ１１の出力電圧ＶＯを反転するインバータ１４１と、を備える。スイッチＳＷ１およびＳＷ２は、ＰＭＯＳトランジスタで構成され、比較アンプ１１の出力電圧ＶＯがスイッチＳＷ２を構成するＰＭＯＳトランジスタのゲートに入力され、比較アンプ１１の出力電圧ＶＯをインバータ１４１で反転した信号がスイッチＳＷ１を構成するＰＭＯＳトランジスタのゲートに入力される。
【０００８】
オフセットキャンセル回路２００は、４端子型センサ３を含むチョッパ回路１００と、チョッパ回路１００の出力信号を増幅するゲインアンプ１０と、ゲインアンプ１０の負側出力端が一端に接続されるキャパシタ５と、比較アンプ１１と、スイッチ４と、を備える。比較アンプ１１の非反転入力端子に、ゲインアンプ１０の正側出力端が接続され、反転入力端子に、キャパシタ５の他端が接続される。そして、スイッチ４の一端は、比較アンプ１１の出力端に接続され、スイッチ４の他端は、キャパシタ５と比較アンプ１１の反転入力端子との間に接続される。
【０００９】
チョッパ回路１００は、４端子型センサ３と、スイッチ回路１０１とを備える。スイッチ回路１０１は、４端子型センサ３の４つの端子の接続先を切り替え、４つの端子のうちの対向する２つの端子がセンサ入力端子、残りの２つの端子がセンサ出力端子として動作するように接続先を切り替え、４端子型センサ３を流れる電流の向きを２方向に切り替える、２方向チョッパ方式で４端子型センサ３を動作させる。
【００１０】
そして、センサ出力端子として動作する対応する２つの端子が、チョッパ回路１００の出力端１００Ｐおよび１００Ｎに接続され、４端子型センサ３のセンサ出力Ｖｈ、すなわち４端子型センサ３の外部から印加される磁場のようなセンサ外部入力ＢＩＮに対応する起電力を得る。このセンサ出力Ｖｈが、チョッパ回路１００の出力端１００Ｐおよび１００Ｎ間電圧として出力される。
【００１１】
チョッパ回路１００の出力端１００Ｐは、ゲインアンプ１０の非反転入力端子に接続され、チョッパ回路１００の出力端１００Ｎは、ゲインアンプ１０の反転入力端子に接続される。そして、チョッパ回路１００の正側出力端１００Ｐとゲインアンプ１０の非反転入力端子との間に、スイッチＳＷ２を構成するＰＭＯＳトランジスタのソースが接続され、チョッパ回路１００の負側出力端１００Ｎとゲインアンプ１０の反転入力端子との間に、スイッチＳＷ１を構成するＰＭＯＳトランジスタのソースが接続される。
【００１２】
次に、従来のセンサ閾値決定回路３００の動作を説明する。
図２に示す、従来のセンサ閾値決定回路３００では、駆動電流検出用抵抗ＲＳを用いてセンサ駆動電流Ｉを検出し、そのセンサ駆動電流Ｉを駆動電流検出用抵抗ＲＳとバイアス電流出力抵抗ＲＢと演算増幅器１３１との組み合わせで決まるＫ対１の比で増幅した電流を出力する電流ミラー回路が構成され、センサ駆動電流Ｉの１／Ｋのセンサバイアス電流ＩＢを発生させている。
【００１３】
このセンサバイアス電流ＩＢは、比較アンプ１１の出力電圧ＶＯがＨＩＧＨレベルであるかＬＯＷレベルであるかに応じて、バイアス電流切り替え回路１４０を介して、チョッパ回路１００の正側出力端１００Ｐとゲインアンプ１０との間または負側出力端１００Ｎとゲインアンプ１０との間の何れか一方に供給される。
【００１４】
これにより、４端子型センサ３のセンサ抵抗Ｒにセンサバイアス電流ＩＢを流し、Ｖｘ＝ＩＢ×Ｒで表されるセンサ閾値電圧Ｖｘを発生させる。なお、ここでいうセンサ抵抗Ｒとは、４端子型センサ３の出力端つまりチョッパ回路１００の正側および負側の出力端１００Ｐ、１００Ｎからみた出力インピーダンスのことであり、センサ抵抗Ｒ（出力インピーダンス）は、センサ抵抗Ｒ１〜Ｒ４から、Ｒ１×Ｒ２／（Ｒ１＋Ｒ２）あるいは、Ｒ３×Ｒ４／（Ｒ３＋Ｒ４）で表すことができる。ここでは、Ｒ１＝Ｒ４、Ｒ２＝Ｒ３と仮定して、センサ抵抗Ｒとしている。
【００１５】
そして、磁場などのセンサ外部入力ＢＩＮにより、４端子型センサ３に発生させた起電力であるセンサ出力Ｖｈをゲインアンプ１０に入力し、センサ出力ＶｈをゲインＡ倍した電圧「Ａ×Ｖｈ」と、センサ閾値電圧Ｖｘと、を比較アンプ１１にて比較する。これにより、センサ外部入力ＢＩＮに対し、センサ抵抗Ｒ１〜Ｒ４のばらつきやセンサ駆動電圧Ｖｃｃ、センサ駆動電流Ｉに依存しないヒステリシス特性を持ったディジタル出力を得ることができる。
【００１６】
正確にはオフセットキャンセル回路２００で、信号が２倍、すなわちセンサ出力Ｖｈが２倍になっているため比較アンプ１１では、「２×Ａ×Ｖｈ」とセンサ閾値電圧Ｖｘとを比較することになる。
このとき、オフセットキャンセル回路２００において、４端子型センサ３のオフセットが「０」にキャンセルされているものとすると、４端子型センサ３の磁気感度Ｂｏｐは、Ｂｏｐ＝ＩＢ×Ｒ＝２×Ａ×Ｖｈで表すことができる。
【００１７】
また、センサ外部入力ＢＩＮの極性が逆「−ＢＩＮ」となると、４端子型センサ３の起電力も「−Ｖｈ」となり、４端子型センサ３の磁気感度Ｂｒｐは、Ｂｒｐ＝−ＩＢ×Ｒ＝−２×Ａ×Ｖｈで表すことができる。４端子型センサ３のオフセットはセンサ外部入力ＢＩＮには関係ない（依存しない）ため、極性は変わらず（Ｂｏｐ＋Ｂｒｐ）／２＝（ＩＢ×Ｒ＋（−ＩＢ×Ｒ））／２＝０となる。
図３は、図２のオフセットキャンセル回路２００を抜き出した図である。
【００１８】
上述のように、このオフセットキャンセル回路２００は、４端子型センサ３を含むチョッパ回路１００を具備し、チョッパ出力信号（ＨｏｕｔＰ、ＨｏｕｔＮ）を増幅するゲインアンプ１０とゲインアンプ１０の出力電圧が一端に供給されるキャパシタ５とゲインアンプ１０の出力電圧が非反転入力端子に入力され、反転入力端子に前記キャパシタ５の一端が接続される比較アンプ１１と、比較アンプ１１の出力電圧ＶＯが一端に供給され、他端が、前記キャパシタ５と比較アンプ１１の反転入力端子との間に接続されるスイッチ４と、から構成され、２方向チョッパ方式によるオフセットキャンセル回路を構成している。
【００１９】
この２方向チョッパ方式によるオフセットキャンセル回路２００は、スイッチ４の切り替えによって２つの状態（ＰＨ１、ＰＨ２）を有する。
状態ＰＨ１にあるときのオフセットキャンセル回路２００の状態を図４に示し、状態ＰＨ２にあるときのオフセットキャンセル回路２００の状態を図５に示す。
図４の状態ＰＨ１において、４端子型センサ３は、例えば磁束密度に応じて出力信号「−Ｖｈ」を得る。
【００２０】
磁束密度が「０」の時は、理想的には４端子型センサ３の出力は「０」となるはずであるが、実際にはオフセットが存在する。この時のオフセットをＶｏｆｆ１とすると、４端子型センサ３のセンサ出力は「−Ｖｈ＋Ｖｏｆｆ１」で表される。
この４端子型センサ３のセンサ出力は、ゲインアンプ１０の入力信号となる。ゲインアンプ１０の利得をＡ倍としたとき、ゲインアンプ１０の出力「Ｖｈ１−Ｖｈ２」は、Ｖｈ１−Ｖｈ２＝Ａ×（−Ｖｈ＋Ｖｏｆｆ１）となる。なお、「Ｖｈ１」はゲインアンプ１０の正側出力、「Ｖｈ２」はゲインアンプ１０の負側出力である。
【００２１】
状態ＰＨ１では、スイッチ４はＯＮに制御され、比較アンプ１１はボルテージホロアとして動作する。そのため、図４中のノードＮ１１、すなわち、キャパシタ５および比較アンプ１１の反転入力端子間の、スイッチ４の一端が接続されるノードの電位「Ｖｈ３」は、Ｖｈ３＝ＶＯ＝Ｖｈ１となる。
そして、キャパシタ５の容量値をＣとした場合、キャパシタ５にチャージされる電荷Ｑ１はＱ１＝Ｃ×（Ｖｈ３−Ｖｈ２）＝Ｃ×（Ｖｈ１−Ｖｈ２）＝Ｃ×Ａ×（−Ｖｈ＋Ｖｏｆｆ１）となる。
【００２２】
状態ＰＨ１から状態ＰＨ２に切り替わると、オフセットキャンセル回路２００は、図５に示す状態となる。
４端子型センサ３は、チョッパ回路１００において２方向チョッパ方式で駆動され、状態ＰＨ１から接続が切り替わるため、センサ出力は極性が変化して「Ｖｈ」となる。
磁束密度が「０」の時は、理想的には４端子型センサ３の出力は「０」となるはずであるが、実際にはオフセットが存在する。この時のオフセットをＶｏｆｆ２とする。
【００２３】
状態ＰＨ１の場合と同様に、ゲインアンプ１０の利得をＡ倍とし、ゲインアンプ１０の正側出力をＶｈ１′、負側出力をＶｈ２′としたとき、Ｖｈ１′−Ｖｈ２′＝Ａ×（Ｖｈ＋Ｖｏｆｆ２）となる。
状態ＰＨ２では、スイッチ４はＯＦＦに制御され、比較アンプ１１はコンパレータとして動作する。そのため、比較アンプ１１の出力電圧ＶＯは、ＨｉｇｈレベルまたはＬｏｗレベルとなる。
【００２４】
このとき、ノードＮ１１の電位Ｖｈ３′は、状態ＰＨ１においてキャパシタ５にチャージされた電荷Ｑ１と、状態ＰＨ２でゲインアンプ１０から出力された負側出力電圧Ｖｈ２′とから、Ｖｈ３′＝Ｖｈ２′＋Ｑ１／Ｃ＝Ｖｈ２′＋Ａ×（−Ｖｈ＋Ｖｏｆｆ１）と表すことができる。
比較アンプ１１の出力電圧ＶＯは、比較アンプ１１に入力される「Ｖｈ１′」と「Ｖｈ３′」との差「Ｖｈ１′−Ｖｈ３′」が正値であれば、ＶＯ＝Ｈｉｇｈレベル、負値であれば、Ｖｏ＝Ｌｏｗレベルとなる。
【００２５】
比較アンプ１１の出力電圧ＶＯが切り替わる閾値電圧は、Ｖｈ１′−Ｖｈ３′＝０となる電圧である。つまり、Ｖｈ１′−Ｖｈ３′は次式で表すことができる。
Ｖｈ１′−Ｖｈ３′
＝Ｖｈ１′−（Ｖｈ２′＋Ｑ／Ｃ）
＝Ｖｈ１′−Ｖｈ２′−（Ｖｈ１−Ｖｈ２）
＝Ａ×（Ｖｈ＋Ｖｏｆｆ２）−Ａ×（−Ｖｈ＋Ｖｏｆｆ１）
＝２×Ａ×Ｖｈ＋Ａ×（Ｖｏｆｆ２−Ｖｏｆｆ１）
【００２６】
この時、「Ｖｏｆｆ２−Ｖｏｆｆ１」は、理想的には「０」となりオフセットが消える。これが４端子型センサ３を、２方向チョッパ方式で駆動することによる効果である。
しかしながら、ゲインアンプ１０の入力端に接続される４端子型センサ３の端子はそれぞれ異なるため、Ｖｏｆｆ２とＶｏｆｆ１とは同等の値を取らず、現実的には完全に「０」にはならない。このオフセットキャンセル後の「Ｖｏｆｆ２−Ｖｏｆｆ１」を残留オフセットと呼ぶ。
【００２７】
ここで、オフセットキャンセル回路２００において、４端子型センサ３のオフセットが「０」に制御されていれば、４端子型センサ３の磁気感度Ｂｏｐは、Ｂｏｐ＝ＩＢ×Ｒ＝２×Ａ×Ｖｈで表すことができる。
しかしながら、残留オフセットがあるため、磁気感度Ｂｏｐは、Ｂｏｐ＝ＩＢ×Ｒ＝２×Ａ×Ｖｈ＋Ａ×（Ｖｏｆｆ２−Ｖｏｆｆ１）となる。
【００２８】
また、センサ外部入力ＢＩＮの極性が逆「−ＢＩＮ」となると、４端子型センサ３における起電力も「−Ｖｈ」となり、磁気感度Ｂｒｐは、Ｂｒｐ＝−ＩＢ×Ｒ＝−２×Ａ×Ｖｈ＋Ａ×（Ｖｏｆｆ２−Ｖｏｆｆ１）となる。
４端子型センサ３のオフセットは、センサ外部入力ＢＩＮには関係ない（依存しない）ため、極性は変わらず、残留オフセットの影響でヒステリシスオフセット（Ｂｏｐ＋Ｂｒｐ）／２＝（ＩＢ×Ｒ＋（−ＩＢ×Ｒ））／２＝Ａ×（Ｖｏｆｆ２−Ｖｏｆｆ１）が発生することになる。
【００２９】
この問題を解決するために、例えば特許文献２では、４端子型センサを２方向の切り替えでチョッパ駆動することでオフセットをキャンセルしていたものを、全方向切り替えでチョッパ駆動する構成とすることで、オフセットを低減するようにしている。
つまり、４端子型センサの各端子の接続を切り替え４端子型センサの対向する端子間に流れる電流の向きを９０度ずつ切り替える。これにより、オフセットキャンセル回路は、４端子型センサに流れる電流の向きに応じて、第１から第４の状態まで４つの状態ができる。この４つの状態それぞれで出力される４端子型センサの出力信号を、それぞれ異なるキャパシタに保持し、各キャパシタの充電電圧を加算することにより、オフセットをキャンセルすることができる。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２００１−１０８４８０号公報
【特許文献２】特開２０１０−２８１７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００３１】
しかしながら、４端子型センサを、全方向でのチョッパ方式により駆動する場合、オフセットキャンセル回路は、４状態それぞれで４端子型センサの出力信号を保持するためのキャパシタを必要とし、それらキャパシタに接続するためのスイッチが必要となる。スイッチの切り替えによってキャパシタに電荷を保持する際、スイッチングによるチャージインジェクションの影響を考慮すると、電荷を保持するためのキャパシタは容量値が大きいものが好ましい。これはすなわち、回路規模の増大につながる。また４状態を制御するため回路が複雑化するという問題もある。
そこで、本発明では配置面積を大きく増やすことなく、シンプルな回路設計で残留オフセットを低減することの可能なオフセットキャンセル回路を提供することを目的としている。
【課題を解決するための手段】
【００３２】
本発明の一態様は、センサ（例えば図１の４端子型センサ３）の出力インピーダンスとバイアス電流との積により、前記センサによるセンサ出力のディジタル化のための閾値を決定するセンサ閾値決定回路において、前記センサを駆動するためのセンサ駆動電流を検出するセンサ駆動電流検出回路（例えば図１のセンサ駆動電流検出回路１２０）と、当該センサ駆動電流検出回路で検出されたセンサ駆動電流を所定倍したバイアス電流を出力するセンサバイアス電流出力回路（例えば図１のセンサバイアス電流出力回路１３０）と、当該センサバイアス電流出力回路から出力されるバイアス電流の電流値を制御する制御回路（例えば図１のオフセット電流加減算回路１５０）と、を備えることを特徴とするセンサ閾値決定回路、である。
【００３３】
前記センサは４端子型センサ（例えば図１の４端子型センサ３）であり且つ当該４端子型センサに流れる電流の方向が２方向に切り替わるように前記４端子型センサの４つの端子の接続先を切り替えて２つの状態に切り替え、前記４つの端子のうちの、前記２つの状態においてそれぞれ出力端子として動作する２つの端子からセンサ出力電圧を取り出すようになっており、前記出力端子として動作する２つの端子から取り出した前記センサ出力電圧を比較して、前記センサ出力電圧をディジタル値として出力する電圧比較器（例えば図１の比較アンプ１１）と、バイアス電流切り替え回路（例えば図１のバイアス電流切り替え回路１４０）と、をさらに備え、当該バイアス電流切り替え回路は、前記電圧比較器のディジタル出力に基づき、前記４端子型センサの、前記出力端子として動作する２つの端子のうち、前記ディジタル出力により特定されるいずれか一方の端子にのみ前記バイアス電流を供給し、前記制御回路は、前記電圧比較器の前記ディジタル出力に基づき、前記４端子型センサの前記出力端子として動作する２つの端子のうち、予め設定した一方の端子に供給される前記バイアス電流についてのみ、その電流値を制御するものであってよい。
【００３４】
前記センサ駆動電流検出回路は、第１の抵抗（例えば図１の駆動電流検出用抵抗ＲＳ）を用いて前記センサ駆動電流を検出し、前記センサバイアス電流発生回路は、第２の抵抗（例えば図１のバイアス電流出力抵抗ＲＢ）と演算増幅器（例えば図１の演算増幅器１３）とを有し、前記第１の抵抗と、前記第２の抵抗および前記演算増幅器との組み合わせで前記第１の抵抗および前記第２の抵抗の抵抗値の比で決定されるＫ対１の電流ミラー回路を構成し、かつ前記バイアス電流として、前記センサ駆動電流の１／Ｋ倍のバイアス電流を出力し、前記制御回路は、前記センサ駆動電流の１／Ｋ倍のバイアス電流に対して、当該バイアス電流の電流値調整用のオフセット電流を加算または減算するようになっていてよい。
【発明の効果】
【００３５】
本発明によれば、素子や、配置面積の大幅な増加を伴うことなく、シンプルな回路設計で残留オフセットの低減を行うことができ、４端子型センサのオフセットをより低減することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態におけるセンサ閾値決定回路の一例を示す回路図である。
【図２】従来のセンサ閾値決定回路の一例を示す回路図である。
【図３】２方向チョッパ方式のオフセットキャンセル回路の一例を示す回路図である。
【図４】状態ＰＨ１にあるときの、図３のオフセットキャンセル回路の状態を示す回路図である。
【図５】状態ＰＨ２にあるときの、図３のオフセットキャンセル回路の状態を示す回路図である。
【発明を実施するための形態】
【００３７】
以下、本発明の実施形態を、図面を参照して説明する。ただし、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
図１は、本発明におけるセンサ閾値決定回路１の一例を示す回路図である。
本発明におけるセンサ閾値決定回路１は、図２に示す、従来のセンサ閾値決定回路３００に、さらにオフセット電流加減算回路１５０を追加したものである。
【００３８】
すなわち、本発明におけるセンサ閾値決定回路１は、図１に示すように、センサ駆動電流検出回路１２０と、センサバイアス電流出力回路１３０と、バイアス電流切り替え回路１４０と、オフセット電流加減算回路１５０と、オフセットキャンセル回路２００と、を備え、さらに、オフセットキャンセル回路２００の各スイッチを制御する制御部２０を備える。なお、センサ駆動電流検出回路１２０、センサバイアス電流出力回路１３０、バイアス電流切り替え回路１４０、およびオフセットキャンセル回路２００の構成は、図２に示す従来の構成と同一である。
【００３９】
すなわち、オフセットキャンセル回路２００は、４端子型センサ３およびスイッチ回路１０１を含むチョッパ回路１００と、４端子型センサ３のセンサ出力ＶｈをＡ倍に増幅するゲインアンプ１０と、比較演算を行う比較アンプ１１と、ゲインアンプ１０と比較アンプ１１との間に接続されたキャパシタ５と、比較アンプ１１の出力端と反転入力端子との間に接続されるスイッチ４と、を備え、スイッチ４およびスイッチ回路１０１は、制御部２０により制御される。
【００４０】
４端子型センサ３は、２つのセンサ入力端子と２つのセンサ出力端子とを有する４端子型のセンサ、または、当該４端子型のセンサと等価な回路構成を有するセンサであって、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、または加速度センサ等である。４端子型センサ３は、センサ抵抗Ｒ１〜Ｒ４を有し、例えば、センサ抵抗Ｒ１、Ｒ２を流れる電流Ｉ１と、センサ抵抗Ｒ３、Ｒ４を流れる電流Ｉ２との２系統の出力の変位に基づいて、例えば永久磁石やコイル等から発生する磁束密度の絶対値を検出したり、磁気抵抗や歪み等を検出したりする。スイッチ回路１０１は、４端子型センサ３を２方向チョッパ方式で駆動するべく、４端子型センサ３の４つの端子の接続先を切り替え、電流の流れる方向が２方向に交互に切り替わるように、４つの端子のうち、対向する２つの端子が入力端子、他の２つの端子が出力端子として動作するように切り替える。
【００４１】
センサ駆動電流検出回路１２０とセンサバイアス電流出力回路１３０とは電流ミラー回路を構成し、センサバイアス電流出力回路１３０は、センサ駆動電流検出回路１２０に含まれる駆動電流検出用抵抗ＲＳにより検出されるセンサ駆動電流Ｉを、所定倍（１／Ｋ＝ＲＳ／ＲＢ倍）した、センサバイアス電流ＩＢを出力する。
オフセット電流加減算回路１５０は、ドレインどうしが直列に接続されたＰＭＯＳトランジスタ１５１とＮＭＯＳトランジスタ１５２とを備え、ＰＭＯＳトランジスタ１５１のソースは、バイアス電流出力抵抗ＲＢとＰＭＯＳトランジスタ１３２との間に接続され、ＮＭＯＳトランジスタ１５２のソースは、接地されている。そして、ＰＭＯＳトランジスタ１５１のゲートには演算増幅器１３１の出力が入力され、ＮＭＯＳトランジスタ１５２のゲートには比較アンプ１１の出力電圧ＶＯが入力される。
【００４２】
そして、比較アンプ１１の出力電圧ＶＯがＨＩＧＨレベルのときにのみオフセット電流Ｉｏｆｆｓｅｔを流し、センサバイアス電流出力回路１３０から出力されるセンサバイアス電流ＩＢを、ＩＢ′＝ＩＢ−Ｉｏｆｆｓｅｔに調整する。一方、比較アンプ１１の出力電圧ＶＯがＬＯＷレベルのときには、オフセット電流加減算回路１５０のＰＭＯＳトランジスタ１５１およびＮＭＯＳトランジスタ１５２はともにＯＦＦ状態となるため、センサバイアス電流ＩＢは変更されず、ＩＢのままとなる。なお、オフセット電流Ｉｏｆｆｓｅｔの電流値は、センサバイアス電流ＩＢよりも小さな値であって、例えば、予め実験により残留オフセットを求め、この残留オフセットを低減し得る電流値を求め、これをオフセット電流Ｉｏｆｆｓｅｔとして設定する。
【００４３】
そして、このようにして設定された、オフセット電流Ｉｏｆｆｓｅｔを発生させるように、オフセット電流加減算回路１５０は形成される。例えば、ＰＭＯＳトランジスタ１５１とセンサバイアス電流出力回路１３０のＰＭＯＳトランジスタ１３２とのサイズ比として、所定のオフセット電流Ｉｏｆｆｓｅｔを発生させ得るサイズ比を設定し、ＰＭＯＳトランジスタ１５１およびＰＭＯＳトランジスタ１３２のサイズ比が、所定のオフセット電流Ｉｏｆｆｓｅｔを発生させ得るサイズ比として設定したサイズ比となるように、これらＰＭＯＳトランジスタ１５１、１３２を作製することにより実現する。
【００４４】
或いは、対象となる４端子方センサ３を実際に動作させた段階で、オフセット電流Ｉｏｆｆｓｅｔを微調整可能に構成してもよい。例えば、ＰＭＯＳトランジスタ１５１となる、ＰＭＯＳトランジスタを複数並列に設けておき、対象となる４端子型センサ３を実際に動作させた段階で、残留オフセットが零となるように、複数のＰＭＯＳトランジスタのうちのいずれか１つ或いは複数をＰＭＯＳトランジスタ１５１として選択し、以後、この選択した１または複数のＰＭＯＳトランジスタを、ＰＭＯＳトランジスタ１５１として動作させるように構成することで実現する。このとき、ＰＭＯＳトランジスタ１５１として動作する１または複数のＰＭＯＳトランジスタは、スイッチなどにより接続／遮断可能に構成してもよく、また、スイッチなどを介さずにセンサバイアス電流出力回路１３０との間の接続ラインを切断するように構成してもよい。
【００４５】
このオフセット電流加減算回路１５０により調整されたセンサバイアス電流ＩＢ′またはＩＢは、バイアス電流切り替え回路１４０により、比較アンプ１１の出力電圧ＶＯに応じて、チョッパ回路１００の正側出力端１００Ｐとゲインアンプ１０の非反転入力端子との間、またはチョッパ回路１００の負側出力端１００Ｎとゲインアンプ１０の反転入力端子との間に供給される。これにより、４端子型センサ３のセンサ抵抗Ｒ（チョッパ回路１００の出力端子からみた出力インピーダンス）にセンサバイアス電流ＩＢが流れ、センサ閾値電圧Ｖｘ（＝ＩＢ×ＲまたはＩＢ′×Ｒ）が発生する。
【００４６】
そして、センサ外部入力ＢＩＮにより４端子型センサ３に発生した起電力がセンサ出力Ｖｈとしてゲインアンプ１０でゲインＡ倍され、ゲインアンプ１０から出力されるセンサ出力ＶｈをＡ倍した電圧Ａ×Ｖｈと、センサ閾値電圧Ｖｘとが比較アンプ１１で比較され、これによって、センサ外部入力ＢＩＮに対し、センサ抵抗Ｒやセンサ駆動電圧Ｖｃｃ、センサ駆動電流Ｉに依存しないヒステリシス特性を持ったディジタル出力が比較アンプ１１の出力電圧ＶＯとして出力される。
【００４７】
このとき、センサバイアス電流ＩＢを、オフセット電流加減算回路１５０によって調整しており、２種類のセンサバイアス電流を設定している。そのため、ヒステリシスオフセット（Ｂｏｐ＋Ｂｒｐ）／２は、（Ｂｏｐ＋Ｂｒｐ）／２＝（ＩＢ×Ｒ＋（−ＩＢ′×Ｒ））／２となり、｜−ＩＢ′｜は、｜−ＩＢ′｜＜｜ＩＢ｜であるから、ヒステリシスオフセット（Ｂｏｐ＋Ｂｒｐ）／２は、低減されることになる。
【００４８】
つまり、オフセット電流加減算回路１５０では、ゲインアンプ１０から出力されるセンサ出力ＶｈをＡ倍した電圧Ａ×Ｖｈとセンサ閾値電圧Ｖｘとを比較する比較アンプ１１の出力電圧ＶＯに応じて、オフセット電流加減算回路１５０を動作させることにより、センサバイアス電流ＩＢに対して、４端子型センサ３のセンサ出力Ｖｈの極性に応じてオフセット電流Ｉｏｆｆｓｅｔの加算または減算を行い、これにより、センサバイアス電流として、センサ駆動電流Ｉを１／Ｋ倍した「ＩＢ」と、オフセット電流Ｉｏｆｆｓｅｔを加算または減算した新たなセンサバイアス電流ＩＢ′＝ＩＢ±Ｉｏｆｆｓｅｔと、の２種類を設定している。そのため、ヒステリシスオフセット（Ｂｏｐ＋Ｂｒｐ）／２＝（ＩＢ×Ｒ＋（−ＩＢ′×Ｒ））／２を低減することが可能となる。
【００４９】
なお、図１では、チョッパ回路１００の負側出力端１００Ｎとゲインアンプ１０の反転入力端子との間に供給されるセンサバイアス電流ＩＢに対してオフセット電流Ｉｏｆｆｓｅｔを加算または減算する場合について説明したが、これに限るものではなく、逆側のバイアス電流、すなわちチョッパ回路１００の正側出力端１００Ｐとゲインアンプ１０の非反転入力端子との間に供給されるセンサバイアス電流ＩＢに対してオフセット電流Ｉｏｆｆｓｅｔを加算または減算することも可能であり、この場合も同様の作用効果を得ることができる。
【００５０】
以上説明したように、図１に示すセンサ閾値決定回路１は、４端子型センサ３を２方向チョッパ方式で駆動しオフセットキャンセルを図ったとしても除去することのできないオフセット（残留オフセット）を考慮しており、この残留オフセット分相当のオフセット電流Ｉｏｆｆｓｅｔを、センサ閾値を決定するセンサバイアス電流ＩＢから加減算し、新たなセンサバイアス電流ＩＢ′＝ＩＢ±Ｉｏｆｆｓｅｔとしている。そして、このセンサバイアス電流ＩＢ′とセンサバイアス電流ＩＢとの２種類のバイアス電流を用いて、センサ閾値を決定するようにしているため、残留オフセットを低減することができる。
【００５１】
ここで、４端子型センサ３が例えばホール素子である場合は、ホール素子の感受部となるＮ型不純物領域の周辺部は分離のためのＰ型不純物領域に囲まれているため、４端子型センサ３に電圧を印加すると、ホール素子感受部とその周辺部との境界では空乏層が広がる。空乏層が広がっている領域ではホール電流は抑制され、抵抗は増加する。そのため、４端子型センサ３のセンサ抵抗Ｒ１〜Ｒ４の抵抗値が変化し、２方向チョッパ方式で４端子型センサ３を駆動したときに、状態ＰＨ１と状態ＰＨ２とで、センサ抵抗Ｒ１〜Ｒ４の抵抗値が変動してしまうことが、残留オフセットの一因となっている。
【００５２】
そのため、４端子型センサ３を駆動するセンサ駆動電圧Ｖｃｃ、センササイズ、センサ形状、ウエハ上で電流を流す方向が同じであれば、残留オフセット量についても、状態ＰＨ１と状態ＰＨ２とで、ほぼ同等となりオフセットの低減が可能となる。
このように、上記実施形態で説明したセンサ閾値決定回路１の構成をすることによって、４端子型センサ３のオフセットをより低減することができるが、さらに、センサ閾値決定回路１の後段にあえて温度補償回路などを設けることで、センサの出力精度をより向上させることもできる。
【００５３】
また、上記実施形態では、オフセット電流加減算回路１５０では、オフセット電流Ｉｏｆｆｓｅｔを、センサ駆動電流Ｉに依存して生成する場合について説明したが、これに限るものではなく、予め設定した固定値であってもよい。
さらに、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【００５４】
１  センサ閾値決定回路
３  ４端子型センサ
４  スイッチ
５  キャパシタ
１０  ゲインアンプ
１１  比較アンプ
１００  チョッパ回路
１０１  スイッチ回路
１２０  センサ駆動電流検出回路
１３０  センサバイアス電流出力回路
１３１  演算増幅器
１３２  ＰＭＯＳトランジスタ
１４０  バイアス電流切り替え回路
１５０  オフセット電流加減算回路
１５１  ＰＭＯＳトランジスタ
Ｉ  センサ駆動電流
ＩＢ  センサバイアス電流
Ｉｏｆｆｓｅｔ  オフセット電流
ＲＢ  バイアス電流出力抵抗
ＲＳ  駆動電流検出用抵抗
ＶＯ  出力電圧
Ｖｘ  センサ閾値電圧
【図１】
2014102095.tif 000003
【図２】
2014102095.tif 000004
【図３】
2014102095.tif 000005
【図４】
2014102095.tif 000006
【図５】
2014102095.tif 000007