(57)【要約】【課題】本発明は、活性領域とウェル領域の境界で不純物濃度が高くなることを防止できる半導体素子、及びその半導体素子の製造方法を提供することを目的とする。【解決手段】第１導電型の基板１０と、該基板の表面側に形成された第２導電型の第１不純物領域１２と、該基板の表面側に該第１不純物領域と接しつつ平面視で該第１不純物領域を囲み、断面視で該第１不純物領域よりも深く形成された第２導電型の第２不純物領域１４と、平面視で該第２不純物領域を囲むように形成された第２導電型の耐圧保持構造１６と、を備える。該第１不純物領域と該第２不純物領域の境界の不純物濃度は、該第２不純物領域の不純物濃度の最大値以下であり、該基板の表面と裏面の間で電流を流す。【選択図】図１
2014241367.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板と、
前記基板の表面側に形成された第２導電型の第１不純物領域と、
前記基板の表面側に、前記第１不純物領域と接しつつ平面視で前記第１不純物領域を囲み、断面視で前記第１不純物領域よりも深く形成された第２導電型の第２不純物領域と、
平面視で前記第２不純物領域を囲むように形成された第２導電型の耐圧保持構造と、を備え、
前記第１不純物領域と前記第２不純物領域の境界の不純物濃度は、前記第２不純物領域の不純物濃度の最大値以下であり、前記基板の表面と裏面の間で電流を流すことを特徴とする半導体素子。
【請求項２】
前記基板のうち前記第１不純物領域又は前記第２不純物領域が形成されていない部分と接しないように前記第１不純物領域上に形成された電極を備えたことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第２不純物領域は前記第１不純物領域よりも不純物濃度が高いことを特徴とする請求項１又は２に記載の半導体素子。
【請求項４】
平面視での前記第１不純物領域の中央部は、平面視での前記第１不純物領域の外周部よりも不純物濃度が高いことを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項５】
前記第１不純物領域の上に形成された電極と、
前記電極の一部に固定された外部接続配線と、を有し、
前記第１不純物領域のうち前記外部接続配線の直下部分は、前記第１不純物領域の前記直下部分以外の部分よりも不純物濃度が高いことを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項６】
前記第１不純物領域の上に形成されたアノード電極と、
前記基板の裏面側に形成されたカソード電極を備え、
前記第１不純物領域をアノード領域とするダイオードを形成することを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
【請求項７】
前記基板の裏面側に形成された第２導電型の第３不純物領域と、
前記基板の表面側に形成されたトレンチゲートと、を備え、
前記第１不純物領域をチャネル領域、前記第３不純物領域をコレクタ領域とするＩＧＢＴを形成することを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
【請求項８】
前記耐圧保持構造は、ガードリング、リサーフ構造、又はＶＬＤ構造であることを特徴とする請求項１乃至７のいずれか１項に記載の半導体素子。
【請求項９】
第１導電型の基板の表面に、第１開口を有する第１部分と、環状の第２開口で前記第１部分を囲むように形成された第２部分とを有するマスクを形成する工程と、
前記マスクを用いて前記基板に第２導電型の不純物を注入する工程と、
前記第１開口を通って注入された不純物を熱拡散させ第１不純物領域を形成するとともに、前記第２開口を通って注入された不純物を熱拡散させ前記第１不純物領域と接しつつ平面視で前記第１不純物領域を囲み断面視で前記第１不純物領域よりも深く形成された第２不純物領域を形成する熱拡散工程と、を備え、
前記第１不純物領域と前記第２不純物領域の境界の不純物濃度は、前記第２不純物領域の不純物濃度の最大値以下であることを特徴とする半導体素子の製造方法。
【請求項１０】
前記第２部分は、第３開口で前記第２開口を囲むように形成され、
前記熱拡散工程では、前記第３開口を通って注入された不純物が熱拡散してガードリングを形成することを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記第１部分は、ストライプ、多角形、若しくは円で形成された前記第１開口、又は複数の多角形の残しパターンを有することを特徴とする請求項９又は１０に記載の半導体素子の製造方法。
【請求項１２】
前記第１不純物領域は平面視で前記基板の中央部に形成されたことを特徴とする請求項９乃至１１のいずれか１項に記載の半導体素子の製造方法。
【請求項１３】
前記第１部分は、平面視での中央部の開口率が外周部の開口率より大きくなるように形成されたことを特徴とする請求項９乃至１２のいずれか１項に記載の半導体素子の製造方法。
【請求項１４】
第１導電型の基板の表面に、前記基板の中央部を露出させる第１開口を有するマスクを形成する工程と、
前記マスクを用いて前記中央部に第１導電型の第１不純物を注入する工程と、
前記マスクを除去する工程と、
前記基板の前記中央部及び前記中央部の外周部に、前記第１不純物の不純物濃度よりも不純物濃度が高くなるように第２導電型の第２不純物を注入する工程と、
前記第１不純物と前記第２不純物を熱拡散させ前記中央部に第２導電型の第１不純物領域を形成するとともに、前記第１不純物領域と接しつつ平面視で前記第１不純物領域を囲み断面視で前記第１不純物領域よりも深い第２導電型の第２不純物領域を形成する熱拡散工程と、を備え、
前記第１不純物領域と前記第２不純物領域の境界の不純物濃度は、前記第２不純物領域の不純物濃度の最大値以下であることを特徴とする半導体素子の製造方法。
【請求項１５】
前記第１不純物領域の上にアノード電極を形成する工程と、
前記基板の裏面側にカソード電極を形成する工程を備え、
前記第１不純物領域をアノード領域とするダイオードを形成することを特徴とする請求項９乃至１４のいずれか１項に記載の半導体素子の製造方法。
【請求項１６】
前記基板の裏面側に第２導電型の第３不純物領域を形成する工程と、
前記基板の表面側にトレンチゲートを形成する工程と、を備え、
前記第１不純物領域をチャネル領域、前記第３不純物領域をコレクタ領域とするＩＧＢＴを形成することを特徴とする請求項９乃至１４のいずれか１項に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば大電流を流す半導体素子、及びその半導体素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１にはＩＧＢＴの断面が示されている（例えば図５参照）。このＩＧＢＴは、ｐベース領域と、ｐベース領域の外周側にｐベース領域を囲むように形成されたガードリングとを備えている。ガードリングは半導体素子の耐圧保持に用いられる周知の耐圧保持構造である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２７３３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
主電流の導通を担うベース領域等の活性領域と基板との間で曲率の大きいＰＮ接合が形成されて半導体素子の耐圧が下がることがある。これを防止するために、活性領域の外周部と接し、かつ活性領域と同じ導電型でウェル領域を形成することが好ましい。ウェル領域は活性領域と耐圧保持構造との間に形成する。
【０００５】
上記のように活性領域とウェル領域は機能が異なるので、これらは不純物濃度も深さも異なることが多い。そのため活性領域とウェル領域を別々のマスクを用いたイオン注入工程で形成することが考えられる。つまり活性領域とウェル領域を形成するために基板に２回イオン注入する。この場合、活性領域とウェル領域が確実に接するように、活性領域形成のための不純物注入領域とウェル領域形成のための不純物注入領域を一部で重複させた重複注入領域を設ける。そうすると、重複注入領域で不純物濃度が高くなりすぎ、基板へのホール注入量が増大したり、リカバリ電流が重複注入領域に集中しＳＯＡ（Safe Operating Area：安全動作領域）が低下したりする問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、活性領域とウェル領域の境界で不純物濃度が高くなることを防止できる半導体素子、及びその半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明に係る半導体素子は、第１導電型の基板と、該基板の表面側に形成された第２導電型の第１不純物領域と、該基板の表面側に、該第１不純物領域と接しつつ平面視で該第１不純物領域を囲み、断面視で該第１不純物領域よりも深く形成された第２導電型の第２不純物領域と、平面視で該第２不純物領域を囲むように形成された第２導電型の耐圧保持構造と、を備える。そして、該第１不純物領域と該第２不純物領域の境界の不純物濃度は、該第２不純物領域の不純物濃度の最大値以下であり、該基板の表面と裏面の間で電流を流すことを特徴とする。
【０００８】
本願の発明に係る半導体素子の製造方法は、第１導電型の基板の表面に、第１開口を有する第１部分と、該第１開口よりも幅の広い環状の第２開口で該第１部分を囲むように形成された第２部分とを有するマスクを形成する工程と、該マスクを用いて該基板に第２導電型の不純物を注入する工程と、該第１開口を通って注入された不純物を熱拡散させ第１不純物領域を形成するとともに、該第２開口を通って注入された不純物を熱拡散させ該第１不純物領域と接しつつ平面視で該第１不純物領域を囲み断面視で該第１不純物領域よりも深く形成された第２不純物領域を形成する熱拡散工程と、を備える。そして、該第１不純物領域と該第２不純物領域の境界の不純物濃度は、該第２不純物領域の不純物濃度の最大値以下であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、活性領域とウェル領域の境界で不純物濃度が高くなることを防止できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る半導体素子の一部断面図である。
【図２】本発明の実施の形態１に係る半導体素子の平面図である。
【図３】アノード、フィールドプレート、及び層間絶縁膜を省略した半導体素子の平面図である。
【図４】基板の裏面側にｎ＋層を形成した半導体素子の一部断面図である。
【図５】基板の表面にマスク材料を形成した半導体素子の一部断面図である。
【図６】マスク材料をパターニングしてマスクを形成した後の半導体素子の断面図である。
【図７】マスクの平面図である。
【図８】注入領域を形成した半導体素子の一部断面図である。
【図９】熱拡散工程後の半導体素子の一部断面図である。
【図１０】チャネルストッパを形成した半導体素子の一部断面図である。
【図１１】層間絶縁膜及び金属膜を形成した半導体素子の一部断面図である。
【図１２】アノードとフィールドプレートを形成した半導体素子の一部断面図である。
【図１３】比較例の半導体素子の一部断面図である。
【図１４】比較例の半導体素子の第１不純物領域と第２不純物領域の製造方法を示す一部断面図である。
【図１５】第１不純物領域から第２不純物領域にかけての特定深さにおける不純物濃度を示す図である。
【図１６】実施の形態１に係る第１不純物領域と第２不純物領域の不純物濃度を等濃度線で表したシミュレーション結果である。
【図１７】比較例の第１不純物領域、第２不純物領域、及び境界領域の不純物濃度を等濃度線で表したシミュレーション結果である。
【図１８】実施の形態１に係る半導体素子のリカバリ電流の流れを示す一部断面図である。
【図１９】第１不純物領域と第２不純物領域の深さ方向の不純物濃度分布を示す図である。
【図２０】図１９の一部に斜線を施した図である。
【図２１】ショットキー接合が形成された半導体素子の一部断面図である。
【図２２】本発明の実施の形態２に係るマスクの平面図である。
【図２３】本発明の実施の形態３に係る半導体素子の平面図である。
【図２４】マスクの平面図である。
【図２５】本発明の実施の形態４に係る半導体素子の平面図である。
【図２６】マスクの平面図である。
【図２７】図２５のＸＸＶＩＩ−ＸＸＶＩＩ´破線部分に対応する一部断面図である。
【図２８】本発明の実施の形態５に係る半導体素子の一部断面図である。
【図２９】比較例のＩＧＢＴの一部断面図である。
【図３０】実施の形態６に係る注入領域を形成した半導体素子の一部断面図である。
【図３１】注入領域を形成した半導体素子の一部断面図である。
【図３２】熱拡散工程後の半導体素子の一部断面図である。
【図３３】図３２の構造の第２導電型の不純物濃度を等濃度線で表すシミュレーション結果である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体素子と半導体素子の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体素子の一部断面図である。本発明の実施の形態１に係る半導体素子はダイオード（以後の実施の形態においても、特に明記しない限り、半導体素子はダイオードである）である。この半導体素子はシリコン材料からなる第１導電型（以後ｎ型という）の基板１０を備えている。つまり、基板１０は半導体基板である。基板１０の表面側には第２導電型（以後ｐ型という）の第１不純物領域１２が形成されている。第１不純物領域１２は、アノード領域として機能する。
【００１３】
基板１０の表面側には第１不純物領域１２と接するｐ型の第２不純物領域１４が形成されている。第２不純物領域１４は第１不純物領域１２よりも不純物濃度が高く、リカバリ電流による発熱が抑制できるウェル領域となっている。第２不純物領域１４は、断面視で第１不純物領域１２よりも深く形成されている。第１不純物領域１２と第２不純物領域１４の境界の不純物濃度は、第２不純物領域１４の不純物濃度の最大値以下となっている。
【００１４】
基板１０の表面側にはｐ型の耐圧保持構造１６が形成されている。耐圧保持構造１６はガードリング１６ａ、１６ｂを備えている。基板１０の表面側の最外周部分にはｎ型のチャネルストッパ１８が形成されている。
【００１５】
第１不純物領域１２と第２不純物領域１４の上にはアノード電極２０が形成されている。ガードリング１６ａ、１６ｂの上にはそれぞれフィールドプレート２２、２４が形成されている。チャネルストッパ１８の上にはフィールドプレート２６が形成されている。フィールドプレート２２、２４、２６同士、及びフィールドプレート２２、２４、２６とアノード電極２０を電気的に絶縁するように層間絶縁膜２８が形成されている。
【００１６】
基板１０の裏面側にはｎ型のｎ＋層３０が形成されている。基板１０の裏面側にはこのｎ＋層３０と接するようにカソード電極３２が形成されている。このように、本発明の実施の形態１に係る半導体素子は、基板１０の表面と裏面の間で電流を流すダイオードを形成している。
【００１７】
図２は、本発明の実施の形態１に係る半導体素子の平面図である。アノード電極２０は環状に形成されたフィールドプレート２２、２４、２６に囲まれている。図２のＩ−Ｉ´破線における断面図が図１である。図３は、アノード電極２０、フィールドプレート２２、２４、２６、及び層間絶縁膜２８を省略した半導体素子の平面図である。第１不純物領域１２は平面視で基板の中央部に形成されている。第２不純物領域１４は、平面視で第１不純物領域１２と接しつつこれを囲んでいる。ガードリング１６ａ、１６ｂは、平面視で第２不純物領域１４を囲んでいる。
【００１８】
本発明の実施の形態１に係る半導体素子の製造方法を説明する。図４、５は図１で示された部分に対応する半導体素子の一部断面図である。まず、図４に示すように基板１０の裏面側にｎ＋層３０を形成する。次いで、図５に示すように基板１０の表面にマスク材料４０を形成する。マスク材料４０は例えばレジスト材料又は窒化膜である。
【００１９】
次いで、マスク材料４０をパターニングする。つまり、マスク材料４０がレジスト材料ならば写真製版(レジスト塗布、露光、及び現像)によってパターンを形成する。また、マスク材料４０が窒化膜ならば写真製版とエッチングによってパターンを形成する。図６は、マスク材料４０をパターニングしてマスク５０を形成した後の半導体素子の断面図である。図７は、マスク５０の平面図である。図６は図７のＶＩ−ＶＩ´破線に沿った断面図となっている。マスク５０は、基板の表面に形成された第１部分５２と第２部分５４に区分して考えることができる。第１部分５２はアノード領域に相当する。第２部分５４はウェル領域と耐圧保持構造が形成される部分に相当する。第１部分５２は複数の第１開口５２Ａを有している。第１開口５２Ａは図７に示すようにストライプを形成している。第１部分５２の残し幅の和をＷ１、複数の第１開口５２Ａの幅の和をＷ２とすると、第１部分５２の開口率ｒ１はＷ２/(Ｗ１＋Ｗ２)である。また、第１部分５２の残し幅については、後述するが、隣接する２つの開口に導入された不純物が熱処理により横方向に拡散して繋がり得る幅とする。
【００２０】
第２部分５４は第１開口５２Ａよりも幅の広い環状の第２開口５４Ａを有している。第２開口５４Ａは第１部分５２を囲むように形成されている。第２部分５４は、第３開口５４Ｂ、５４Ｃを有している。第３開口５４Ｂ、５４Ｃは、第２開口５４Ａを囲むように環状に形成されている。また、第２開口５４Ａと第３開口５４Ｂの間の残し幅、及び第３開口５４Ｂと第３開口５４Ｃの間の残し幅については、これらの開口に導入された不純物が後述の熱処理により横方向に拡散して繋がることがない幅とする。
【００２１】
図６に示すように、第２開口５４Ａの幅Ｘ２は第１開口５２Ａの幅Ｘ１及び第３開口５４Ｂ，５４Ｃの幅Ｘ３よりも広い。第３開口５４Ｂ、５４Ｃの幅Ｘ３は第１開口５２Ａの幅Ｘ１より広い。また、第１部分５２の残し部分の複数のストライプはそれぞれ残し幅Ｘ４となっている。なお、第３開口５４Ｂ、５４Ｃはガードリングを形成するために最適な幅Ｘ３を有していればよいので、特に上記の関係に限定されない。
【００２２】
次いで、マスク５０を用いて基板１０にｐ型の不純物を注入する。図８は、イオン注入法により基板１０にボロンなどの不純物を注入した半導体素子の一部断面図である。このイオン注入によって、マスク５０の開口に対応する基板１０の表面部に、その後の拡散源となる注入領域６０、６２、６４を形成する。
【００２３】
第１開口５２Ａを経由して基板１０に不純物を入射させることで注入領域６０が形成される。第２開口５４Ａを経由して基板１０に不純物を入射させることで注入領域６２が形成される。第３開口５４Ｂ、５４Ｃを経由して基板１０に不純物を入射させることで注入領域６４が形成される。これらは個別に記述したが各注入領域は同時に形成される。
【００２４】
なお、イオン注入の際、チャネリングを防止するためにイオンの入射角を基板１０に対して７度程度傾けることが好ましい。
【００２５】
次いで、基板１０を加熱して不純物を予め定められた範囲に熱拡散させるための熱拡散工程を実施する。図９は、熱拡散工程後の半導体素子の一部断面図である。熱拡散工程では、複数の第１開口５２Ａを通って注入された不純物を熱拡散させ第１不純物領域１２を形成するとともに、第２開口５４Ａを通って注入された不純物を熱拡散させ第２不純物領域１４を形成する。また、第３開口５４Ｂ、５４Ｃを通って注入された不純物を熱拡散させガードリング１６ａ、１６ｂを形成する。熱拡散工程では、基板１０に１回の熱処理を施すことで同時に第１不純物領域１２、第２不純物領域１４、及びガードリング１６ａ、１６ｂを形成する。
【００２６】
不純物注入時のドーズ量をＲとすると、第１不純物領域１２となる複数の注入領域６０を含む第１部分５２の不純物注入量は、第１部分５２の開口率がｒ１であることから、ｒ１・Ｒとなる。他方、第２不純物領域１４となる注入領域６２の不純物注入量はＲとなる。そのため、第２不純物領域１４は第１不純物領域１２より不純物注入量が多い。従って、第２不純物領域１４は、第１不純物領域１２よりも不純物濃度が高く、かつ断面視で第１不純物領域１２よりも深く形成される。注入領域６０と注入領域６２は熱拡散工程により横方向にも拡散するので、第１不純物領域１２と第２不純物領域１４は接する。そして、第１不純物領域１２と第２不純物領域１４の境界の不純物濃度は、第２不純物領域１４の不純物濃度の最大値以下となる。
【００２７】
次いで、チャネルストッパ１８を形成する。図１０は、チャネルストッパを形成した半導体素子の一部断面図である。まず、マスク５０が除去された基板１０上に改めてパターニングされたマスク７０を形成する。その後ｎ型不純物であるリン等を注入し熱処理を施すことでチャネルストッパ１８を形成する。チャネルストッパ１８形成後にマスク７０を除去する。
【００２８】
次いで、層間絶縁膜２８及び金属膜８０を形成する。図１１は、層間絶縁膜２８及び金属膜８０を形成した半導体素子の一部断面図である。まず層間絶縁膜材料をＣＶＤ法などにより基板１０上に堆積し、これに写真製版、及びエッチングを施し層間絶縁膜２８を形成する。その後、スパッタリングなどにより金属膜８０を堆積させる。金属膜８０は例えばアルミニウムである。
【００２９】
次いで、金属膜８０をパターニングして、アノード電極２０とフィールドプレート２２、２４、２６を形成する。アノード電極２０は少なくとも第１不純物領域１２の上に形成する。図１２は、アノードとフィールドプレートを形成した半導体素子の一部断面図である。金属膜８０に写真製版及びエッチングを施し、アノード電極２０とフィールドプレート２２、２４、２６を形成する。最後に、基板１０の裏面側に金属膜をスパッタリングすることによりカソード電極３２を形成することで、図１の半導体素子が完成する。
【００３０】
ここで、本発明の意義を説明するために比較例について説明する。図１３は、比較例の半導体素子の一部断面図である。第１不純物領域１００と第２不純物領域１０２の間にはこれらの領域よりも不純物濃度の高い境界領域１０４が形成されている。比較例では、第１不純物領域と第２不純物領域で不純物濃度差をつけるために、第１不純物領域を形成するための注入領域と第２不純物領域を形成するための注入領域を別々の工程で形成する。
【００３１】
図１４は、比較例の半導体素子の第１不純物領域１００と第２不純物領域１０２の製造方法を示す一部断面図である。まず、図１４Ａに示すように、基板１０に注入領域１１２を形成する。次いで、注入領域１１２の不純物を熱拡散させて第２不純物領域１０２を形成する。次いで、図１４Ｂに示すように、基板１０に注入領域１１０を形成する。注入領域１１０の一部は第２不純物領域１０２と重なり、重複注入領域１１４となっている。次いで、図１４Ｃに示すように、注入領域１１０の不純物を熱拡散させて、第１不純物領域１００と境界領域１０４を形成する。境界領域１０４を形成するのは、別々のイオン注入工程及び熱拡散工程により形成された第１不純物領域１００と第２不純物領域１０２が、プロセスばらつきを考慮しても離れることがないようにするためである。重複注入領域１１４が熱拡散工程を経て境界領域１０４となる。
【００３２】
境界領域１０４が形成されることで、基板１０へのホール注入量が増大したり、リカバリ電流が境界領域１０４に集中しＳＯＡが低下したりする問題があった。
【００３３】
本発明の実施の形態１に係る半導体素子及び半導体素子の製造方法の第１の特徴は、第１不純物領域１２と第２不純物領域１４の境界の不純物濃度が、第２不純物領域１４の不純物濃度の最大値以下となっていることである。このことについて、図１５−１７を参照して説明する。図１５は、第１不純物領域から第２不純物領域にかけての特定深さにおける不純物濃度を示す図である。比較例では境界領域１０４が形成されているのでこの部分で不純物濃度が最大となるが、実施の形態１では境界領域は形成されず第２不純物領域１４で不純物濃度が最大となる。
【００３４】
図１６は、実施の形態１に係る第１不純物領域１２と第２不純物領域１４の不純物濃度を等濃度線で表したシミュレーション結果である。また、図１７は、比較例の第１不純物領域１００、第２不純物領域１０２、及び境界領域１０４の不純物濃度を等濃度線で表したシミュレーション結果である。比較例の場合、非常に不純物濃度が高い領域１０４ａが形成されることが分かる。他方、実施の形態１の場合は２回イオン注入される部分はなく１回のイオン注入ですべての注入領域を形成するので、非常に不純物濃度が高い領域は形成されない。従って基板への過剰なホール注入を回避することができる。
【００３５】
図１８は、本発明の実施の形態１に係る半導体素子のリカバリ電流の流れを示す一部断面図である。リカバリ電流は矢印で示されている。非常に不純物濃度が高い領域がないので、リカバリ電流の過剰な集中はない。また、リカバリ電流がやや集中する第２不純物領域１４の不純物濃度は第１不純物領域１２の不純物濃度より高いので第２不純物領域を低抵抗にすることができる。従って、熱暴走を抑制し、ＳＯＡの低下を防止できる。
【００３６】
ところで、アノード領域として機能する第１不純物領域１２の不純物濃度は、低くすれば定常損失が増え、高くすればリカバリ電流が増加しスイッチング損失が増えるというトレードオフの関係にある。リカバリ電流を抑制するために第１不純物領域１２の不純物濃度を低くすることが好ましい。また、高い耐圧を保持するためには第２不純物領域の不純物濃度を高めることが好ましい。そのようなことから、第１不純物領域１２と第２不純物領域１４の不純物濃度は異なることが多い。
【００３７】
本発明の実施の形態１に係る半導体素子及び半導体素子の製造方法の第２の特徴は、マスク５０の第１部分５２の開口率ｒ１を変化させて、第１不純物領域１２の不純物濃度を調整できることである。本発明の実施の形態１によれば、第１部分５２の開口率ｒ１を調整することで容易に第１不純物領域１２と第２不純物領域１４の不純物濃度差をつけることができる。開口率ｒ１は第１開口５２Ａの大きさを変更するだけで容易に変更できる。従って、リカバリ電流を抑制するために第１不純物領域１２の不純物濃度を低くしつつ、高い耐圧を保持するために第２不純物領域１４の不純物濃度を高めることができる。
【００３８】
しかも、一回の不純物注入で第１不純物領域１２を形成するための注入領域６０と第２不純物領域１４を形成するための注入領域６２を形成するので、これらの２つの領域に別々にイオン注入と熱拡散を施した場合と比較して低コスト化できる。
【００３９】
図１９は、第１不純物領域と第２不純物領域の深さ方向の不純物濃度分布を示す図である。図１９には図１のａ−ａ´破線（第１不純物領域１２内）並びにｂ−ｂ´破線（第２不純物領域１４内）に沿った不純物濃度分布、及び比較例に係る図１３のｃ−ｃ´破線（第１不純物領域１００内）並びにｄ−ｄ´破線（第２不純物領域１０２内）に沿った不純物濃度分布が示されている。
【００４０】
実施の形態１では１回の熱拡散工程で第１不純物領域１２と第２不純物領域１４を形成するのに対して、比較例では第１不純物領域形成のための熱拡散工程（低温）と第２不純物領域形成のための熱拡散工程（高温）を別々に実施する。そのため、実施の形態１に係る第１不純物領域１２と比較例に係る第１不純物領域１００では不純物分布が異なっている。
【００４１】
図２０は、図１９の一部に斜線を施した図である。比較例の第１不純物領域１００の不純物量は右上から左下に伸びる斜線の領域Ｓ１で表される。実施の形態１の第１不純物領域１２の不純物量は左上から右下に伸びる斜線の領域Ｓ２で表される。Ｓ１とＳ２の面積を一致させることで、実施の形態１と比較例の第１不純物領域の電気的特性を一致させることができる。
【００４２】
本発明の実施の形態１に係る半導体素子及び半導体素子の製造方法の第３の特徴は、アノード電極２０が、基板のうち第１不純物領域１２又は第２不純物領域１４が形成されていない部分と接しないように第１不純物領域１２上に形成されたことである。アノード電極２０がｎ型の基板１０に直接接するとショットキー接合が形成され、逆電圧印加時のリーク電流が大きくなってしまう。図２１は、アノード電極２０と基板１０でショットキー接合が形成された半導体素子の一部断面図である。第１不純物領域１２０が島状に形成されているためショットキー接合が生じている。
【００４３】
リーク電流を減らすためには、ダイオードとしてショットキー接合による部分をなくしてＰＮ接合のみとするとよい。そこで、実施の形態１では第１不純物領域１２を島状ではなく連続的に形成し、第１不純物領域１２の上だけにアノード電極２０を形成した。なお、第１不純物領域１２を連続的なものとして形成するには、第１部分５２の残し幅（図７のＸ４）を、第１不純物領域１２の不純物の横拡散長を２倍した値より小さくすればよい。
【００４４】
本発明の実施の形態１では、マスク５０の第１部分５２の開口率ｒ１を制御することとで所望の不純物濃度の第１不純物領域１２を形成した。これと同様に、第２部分５４の開口率を制御して、第２不純物領域１４とガードリング１６ａ、１６ｂの不純物濃度（注入量）を制御してもよい。
【００４５】
本発明の実施の形態１では、第１導電型をｎ型、第２導電型をｐ型としたが導電型を逆転させてもよい。また、第１不純物領域１２をｐ−（不純物濃度の低いｐ型領域）、第２不純物領域１４及びガードリング１６ａ、１６ｂをｐ＋（不純物濃度の高いｐ型領域）とした。しかし、これらの不純物濃度は半導体素子の仕様に応じて適宜変更すればよい。
【００４６】
ガードリング１６ａ、１６ｂを２つ形成したが、マスクの第３開口の数を変化させて任意の数のガードリングを形成することができる。従って、第３開口の数は特に限定されない。また、耐圧保持構造１６は、ガードリング１６ａ、１６ｂに限らず、ＲＥＳＵＲＦ（リサーフ）構造又はＶＬＤ（可変横方向ドーピング）構造等でもよい。なお、耐圧保持構造１６は、第１不純物領域１２及び第２不純物領域１４と同一工程で形成したが、別工程で形成しても良い。これらの変形は以下の実施の形態において応用できるものである。
【００４７】
実施の形態２．
本発明の実施の形態２に係る半導体素子と半導体素子の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図２２は、本発明の実施の形態２に係るマスク２００の平面図である。マスク２００は第１部分２０２と第２部分５４を有している。第１部分２０２の第１開口２０２Ａは多角形で形成されている。この多角形の大きさ及び密度を調整することで第１部分２０２の開口率を調整できる。第１部分２０２の面積をＳ、複数の第１開口２０２Ａの面積の総和をＳＡ１とすると、第１部分２０２の開口率ｒ２はＳＡ１/Ｓである。
【００４８】
第１開口２０２Ａは、開口率を調整しやすいように任意の形状で形成することができる。例えば第１開口として円形の開口を形成してもよいし、第１部分として複数の多角形の残しパターンを形成してもよい。なお、マスクの第１部分に多角形の第１開口を形成することに限らず、第２部分に多角形の第２開口を形成してもよい。
【００４９】
実施の形態３．
本発明の実施の形態３に係る半導体素子と半導体素子の製造方法は、実施の形態２との共通点が多いので実施の形態２との相違点を中心に説明する。図２３は、本発明の実施の形態３に係る半導体素子の平面図である。図３の場合と同様にアノード電極２０等は省略している。第１不純物領域２１０は、不純物濃度が高い高濃度領域２１０Ａと高濃度領域２１０Ａより不純物濃度が低い低濃度領域２１０Ｂを備えている。高濃度領域２１０Ａを囲むように低濃度領域２１０Ｂが形成されている。
【００５０】
本発明の実施の形態３に係る半導体素子の製造方法を説明する。図２４は、マスク２２０の平面図である。マスク２２０は第１部分２２２と第２部分５４を有している。第１部分２２２は、平面視で中央部の開口率が外周部の開口率より大きくなるように形成されている。つまり、第１開口２２２Ａは中央部に高密度で配置され外周部に低密度で配置されている。マスク２２０を用いることで、平面視での第１不純物領域の中央部は、平面視での第１不純物領域の外周部よりも不純物濃度が高くなっている。
【００５１】
順方向動作時のダイオード内部のキャリア密度は、高濃度領域２１０Ａで高くなり、低濃度領域２１０Ｂで低くなる。リカバリ動作は順方向動作時に基板１０に蓄積されたキャリアが放出される過程であるため、第２不純物領域１４のキャリア密度が高くなる。そのため、第１不純物領域２１０の外周部の不純物濃度が高いとリカバリ時に当該外周部に流れる電流が原因で第２不純物領域１４の発熱が促進されてしまう。
【００５２】
そこで、順方向動作時に第１不純物領域２１０の外周部のキャリア密度が低くなるように、第１不純物領域２１０の外周部に低濃度領域２１０Ｂを形成した。これによりリカバリ動作時の低濃度領域２１０Ｂのホール電流が小さくなり、第２不純物領域１４の発熱を抑制することができる。従ってＳＯＡを向上させることができる。
【００５３】
なお、高濃度領域２１０Ａと低濃度領域２１０Ｂの境界において高濃度領域２１０Ａより不純物濃度が高い部分があると、この部分にホール電流が集中してしまう。そこで、この境界における不純物濃度は、高濃度領域２１０Ａの不純物濃度の最大値以下とすることが好ましい。
【００５４】
実施の形態４．
本発明の実施の形態４に係る半導体素子と半導体素子の製造方法は、実施の形態３との共通点が多いので実施の形態３との相違点を中心に説明する。図２５は、本発明の実施の形態４に係る半導体素子の平面図である。図３の場合と同様にアノード電極２０等は省略している。第１不純物領域３００は高濃度領域３００Ａ、３００Ｂ、３００Ｃと、高濃度領域３００Ａ、３００Ｂ、３００Ｃよりも不純物濃度の低い低濃度領域３００Ｄを備えている。
【００５５】
高濃度領域３００Ａ、３００Ｂ、３００Ｃの直上にはアノード電極を介してそれぞれワイヤ３０２、３０４、３０６が固定されている。図２６は、本発明の実施の形態４に係る高濃度領域３００Ａ、３００Ｂ、３００Ｃ等の形成を可能とするマスクの平面図である。マスク３１０の第１部分３１２は、第１開口３１２Ａが高密度で形成された場所を３箇所有している。第１開口３１２Ａが高密度に形成された部分には多くの不純物が注入される。多くの不純物が注入された部分が高濃度領域３００Ａ、３００Ｂ、３００Ｃとなる。
【００５６】
図２７は、図２５のＸＸＶＩＩ−ＸＸＶＩＩ´破線部分に対応する断面図である。第１不純物領域３００の上にアノード電極２０が形成されている。アノード電極２０の一部に外部接続配線であるワイヤ３０４が接合されている。ワイヤ３０４の直下には高濃度領域３００Ｂが位置している。そのため、電流が集中するワイヤ３０４直下の電気抵抗が小さくなっている。図２７の破線はリカバリ時のホール電流を表す。リカバリ時にワイヤ３０４直下に電流が集中しても発熱を抑制できるのでＳＯＡを向上させることができる。
【００５７】
なお、高濃度領域３００Ａ、３００Ｂ、３００Ｃと低濃度領域３００Ｄの境界の一部における不純物濃度が高濃度領域３００Ａ、３００Ｂ、３００Ｃの不純物濃度より高いと、この部分にホール電流が集中してしまう。そこで、この境界における不純物濃度は、高濃度領域３００Ａ、３００Ｂ、３００Ｃの不純物濃度の最大値以下とすることが好ましい。
【００５８】
本発明の実施の形態４に係る半導体素子の効果を得るためには、アノード電極２０に接続される外部接続配線の直下部分に、高濃度領域３００Ａ、３００Ｂ、３００Ｃを形成すればよい。従って、ワイヤ３０２、３０４、３０６以外の外部接続配線を用いてもよい。この外部接続配線としては例えばリードなどがある。リードはアノード電極にはんだ付けされる。
【００５９】
実施の形態５．
ここまでの実施の形態の半導体素子はダイオードであったが、ＩＧＢＴに対しても適用可能であり本発明の効果を得ることができる。図２８は、本発明の実施の形態５に係る半導体素子の一部断面図である。基板４００の裏面側にはｎ＋バッファ領域４０２が形成されている。基板４００の裏面側にはｎ＋バッファ領域４０２と接するように第２導電型の第３不純物領域４０４が形成されている。第３不純物領域４０４はコレクタ領域として機能する。
【００６０】
基板４００の表面側にトレンチゲート４０６が形成されている。第１不純物領域１２の上には第１導電型のエミッタ領域４０８が形成されている。第１不純物領域１２とエミッタ領域４０８は、トレンチゲート４０６に貫かれている。第１不純物領域１２はチャネル領域として機能する。
【００６１】
第１不純物領域１２と第２不純物領域１４を同一工程で形成し、これらの境界での不純物濃度を低くする点はこれまでの実施の形態と同様である。図２９は、比較例のＩＧＢＴの一部断面図である。比較例では第１不純物領域１００と第２不純物領域１０２の境界に第１不純物領域１００及び第２不純物領域１０２よりも不純物濃度が高い境界領域１０４が形成されている。
【００６２】
このように、第１不純物領域１２をチャネル領域、第３不純物領域４０４をコレクタ領域とするＩＧＢＴにおいても、本発明の効果を得ることができる。
【００６３】
実施の形態６．
ここまでの実施の形態では、第１不純物領域と第２不純物領域を１回のイオン注入で形成したが、別の方法で第１不純物領域と第２不純物領域の境界の不純物濃度を低減させることができる。図３０−３２は、本発明の実施の形態６に係る半導体素子の製造方法を示す一部断面図である。まず、図３０に示すように、第１導電型の基板１０の表面に、基板１０の中央部を露出させる第１開口５００Ａを有するマスク５００を形成する。次いで、マスク５００を用いて基板１０の中央部にｎ型（第１導電型）の第１不純物を注入して注入領域５０２を形成する。
【００６４】
次いで、マスク５００を除去する。次いで、基板１０の中央部及び中央部を囲む外周部に、ｐ型（第２導電型）の第２不純物を注入して注入領域５０４を形成する。注入領域５０４の不純物濃度は、注入領域５０２の不純物濃度よりも高くする。図３１に、注入領域５０４を形成した半導体素子の一部断面図を示す。
【００６５】
次いで、熱拡散工程に進む。図３２に、熱拡散工程後の半導体素子の一部断面図を示す。熱拡散工程では、注入領域５０２、５０４を熱拡散させ中央部に第２導電型の第１不純物領域５０６を形成するとともに、第１不純物領域５０６と接しつつ平面視で第１不純物領域５０６を囲み断面視で第１不純物領域５０６よりも深く形成された第２導電型の第２不純物領域５０８を形成する。第１不純物領域５０６はアノード領域として機能し、第２不純物領域５０８はウェル領域として機能する。耐圧保持構造については必要に応じて形成する。
【００６６】
このように第１不純物領域５０６と第２不純物領域５０８を形成すると、これらの境界の不純物濃度を、第２不純物領域５０８の不純物濃度の最大値以下とすることができる。しかも、中央部に予め第１導電型の注入領域５０２を形成しておくことで、第１不純物領域５０６の第２導電型の不純物濃度を第２不純物領域５０８の第２導電型の不純物濃度よりも低くできる。
【００６７】
図３３は、図３２の構造の第２導電型の不純物濃度を等濃度線で表すシミュレーション結果である。第１不純物領域５０６と第２不純物領域５０８の境界における不純物濃度を抑制できていることが分かる。なお、上記の各実施の形態の特徴を適宜に組み合わせてもよい。
【符号の説明】
【００６８】
１０  基板、  １２  第１不純物領域、  １４  第２不純物領域、  １６  耐圧保持構造、  １６ａ,１６ｂ  ガードリング、  １８  チャネルストッパ、  ２０  アノード電極、  ２２,２４,２６  フィールドプレート、  ２８  層間絶縁膜、  ３０  ｎ＋層、  ３２  カソード電極、  ４０  マスク材料、  ５０  マスク、  ５２  第１部分、  ５２Ａ  第１開口、  ５４  第２部分、  ５４Ａ  第２開口、  ５４Ｂ,５４Ｃ  第３開口、  ６０,６２,６４  注入領域、  ７０  マスク、  ８０  金属膜、  １００  第１不純物領域、  １０２  第２不純物領域、  １０４  境界領域、  １０４ａ  非常に不純物濃度が高い領域、  １１０,１１２  注入領域、  １１４  重複注入領域、  ２００  マスク、  ２０２  第１部分、  ２０２Ａ  第１開口、  ２１０  第１不純物領域、  ２１０Ａ  高濃度領域、  ２１０Ｂ  低濃度領域、  ２２０  マスク、  ２２２  第１部分、  ２２２Ａ  第１開口、  ３００  第１不純物領域、  ３００Ａ,３００Ｂ,３００Ｃ  高濃度領域、  ３００Ｄ  低濃度領域、  ３０２,３０４,３０６  ワイヤ、  ３１０  マスク、  ３１２  第１部分、  ３１２Ａ  第１開口、  ４００  基板、  ４０２  ｎ＋バッファ領域、  ４０４  第３不純物領域、  ４０６  トレンチゲート、  ４０８  エミッタ領域、  ５００  マスク、  ５０２,５０４  注入領域、  ５０６  第１不純物領域、  ５０８  第２不純物領域
【図１】
2014241367.tif 000003
【図２】
2014241367.tif 000004
【図３】
2014241367.tif 000005
【図４】
2014241367.tif 000006
【図５】
2014241367.tif 000007
【図６】
2014241367.tif 000008
【図７】
2014241367.tif 000009
【図８】
2014241367.tif 000010
【図９】
2014241367.tif 000011
【図１０】
2014241367.tif 000012
【図１１】
2014241367.tif 000013
【図１２】
2014241367.tif 000014
【図１３】
2014241367.tif 000015
【図１４】
2014241367.tif 000016
【図１５】
2014241367.tif 000017
【図１６】
2014241367.tif 000018
【図１７】
2014241367.tif 000019
【図１８】
2014241367.tif 000020
【図１９】
2014241367.tif 000021
【図２０】
2014241367.tif 000022
【図２１】
2014241367.tif 000023
【図２２】
2014241367.tif 000024
【図２３】
2014241367.tif 000025
【図２４】
2014241367.tif 000026
【図２５】
2014241367.tif 000027
【図２６】
2014241367.tif 000028
【図２７】
2014241367.tif 000029
【図２８】
2014241367.tif 000030
【図２９】
2014241367.tif 000031
【図３０】
2014241367.tif 000032
【図３１】
2014241367.tif 000033
【図３２】
2014241367.tif 000034
【図３３】
2014241367.tif 000035