(57)【要約】【課題】この発明は、モータを設け、第１のスイッチング素子及び第２のスイッチング素子を設け、第１のスイッチング素子及び第２のスイッチング素子を駆動するための駆動信号を生成するゲートドライバ回路を設けたモータ駆動回路において、ゲートドライバ回路が誤動作することがあり、第１のスイッチング素子と第２のスイッチング素子とが同時にオンとなり、過電流が流れることがあったので、これを解決することにある。【解決手段】短絡保護回路（７）は、ゲートドライバ回路（ＩＣ）（６）から第１のスイッチング素子（４）のオン信号が出力されると、自動的に第２のスイッチング素子（５）をオフにする機能を有する。また、短絡保護回路（７）は、ゲートドライバ回路（ＩＣ）（６）が誤動作した場合に、ゲートドライバ回路（ＩＣ）（６）の電源を遮断し、その誤動作を停止する機能を有する。【選択図】図１
2014155412.tif 000002
【特許請求の範囲】
【請求項１】
モータを設け、第１のスイッチング素子及び第２のスイッチング素子を設け、前記第１のスイッチング素子及び前記第２のスイッチング素子を駆動するための駆動信号を生成するゲートドライバ回路を設けたモータ駆動回路において、前記ゲートドライバ回路から前記第１のスイッチング素子のオン信号が出力されると、自動的に前記第２のスイッチング素子をオフにする機能を有する短絡保護回路を設けたことを特徴とするモータ駆動回路。
【請求項２】
前記短絡保護回路は、前記ゲートドライバ回路から出力される短絡信号を検出する機能と、前記短絡信号の発生に応じて前記ゲートドライバ回路の電源を遮断する機能とを備えることを特徴とする請求項１に記載のモータ駆動回路。
【請求項３】
モータを設け、第１のスイッチング素子及び第２のスイッチング素子を設け、前記第１のスイッチング素子及び前記第２のスイッチング素子を駆動するための駆動信号を生成するゲートドライバ回路を設け、前記ゲートドライバ回路に前記第１のスイッチング素子及び前記第２のスイッチング素子の駆動制御実施の指令を与える制御手段を設けたモータ駆動回路において、前記ゲートドライバ回路から前記第１のスイッチング素子のオン信号が出力されると、自動的に前記第２のスイッチング素子をオフにする機能を有する第１の短絡保護回路を設け、前記制御手段から出力される短絡信号を検出する機能と、前記短絡信号の発生に応じて前記制御手段の電源を遮断する機能とを有する第２の短絡保護回路を設けたことを特徴とするモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、モータ駆動回路に係り、特にゲートドライバ回路が誤動作した場合にゲートドライバ回路の電源を遮断するモータ駆動回路に関する。
【背景技術】
【０００２】
従来、例えば、電動車両に搭載されるモータ駆動回路においては、制御手段（ＣＰＵ）に過電流、過熱信号を出力して、制御手段（ＣＰＵ）で出力電流を低下させたり、あるいは、過電流、過熱信号を検出してトランジスタ駆動電圧を遮断させている。
このようなモータ駆動回路には、ゲートドライバ回路（ＩＣ）（ＬＳＩ：集積回路）が備えられている。このゲートドライバ回路は、トランジスタ（ＦＥＴ、ＩＧＢＴ等）をスイッチングしながら電圧変化させるインバータ機能を有し、制御手段（ＣＰＵ）からのスイッチング指示に対して、トランジスタを駆動できる電圧に増幅をしてスイッチング信号を出力する。
【０００３】
従来、図３に示すように、トラクションモータ１０１を駆動するインバータ回路１０２としては、電動車両等のＤＣモータ駆動回路についての技術であって、特に、ゲートドライバ回路（ＩＣ）１０３と制御手段（ＣＰＵ）１０４とを用いて、トランジスタ（ＦＥＴ、ＩＧＢＴ等）Ｔ１〜Ｔ６をスイッチングさせてモータ電圧を変化させる回路であり、スイッチング素子の短絡を防止する構造のものがある。
【０００４】
また、図４に示すように、ゲートドライバ回路２０１において、ハイサイドＦＥＴ（第１のスイッチング素子に相当する）の駆動にあっては、制御手段（ＣＰＵ）からＨＩＮ２０２にオン、オフ信号が入力される。その応答に応じて、パルス発振器２０３からパルス信号が発生する。このパルス信号をＲＳラッチ回路２０４が受けて出力を固定する。その応答に応じてＨＯ２０５からハイサイドＦＥＴ（第１のスイッチング素子に相当する）を駆動する信号が出力される。
一方、ローサイドＦＥＴ（第２のスイッチング素子に相当する）の駆動にあっては、制御手段（ＣＰＵ）からＬＩＮ２０６にオン、オフ信号が入力される。遅延回路２０７を経由して、その応答に応じてＬＯ２０８からローサイドＦＥＴ（第２のスイッチング素子に相当する）を駆動する信号が出力される。
ハイサイドＦＥＴ（第１のスイッチング素子に相当する）の駆動部分において、パルス発振器２０３の誤動作、若しくは、何らかの電気的ノイズで、ＲＳラッチ回路２０４の出力が「Ｈ」に固定されてしまった場合に、ゲートドライバ回路２０１の入力の如何に関わらず、ハイサイドＦＥＴ（第１のスイッチング素子に相当する）をオンし続けてしまう。
このようなＲＳラッチ回路２０４による意図しない出力の固定を解除するために、一度、ゲートドライバ回路２０１への電源を遮断すると言ったことが有効である。
さらに、このようなモータ駆動回路としては、以下のような先行技術文献がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４５５６９０６号公報
【０００６】
特許文献１に係るゲートドライバおよびそのゲートドライバを含むモータ駆動装置は、直列接続されたパワートランジスタの導通・遮断の電流を制御するものであって、スイッチングの際のゲート電圧の上昇を防止し、直列接続されたパワートランジスタの短絡を防止するものである。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、従来、モータ駆動回路では、ゲートドライバ回路が誤動作を起こして、ハイサイドＦＥＴ（第１のスイッチング素子に相当する）とローサイドＦＥＴ（第２のスイッチング素子に相当する）とを同時にオンさせてしまい、このため、短絡電流（過電流）を流してしまい、トランジスタの破損等の故障を招くおそれがあった。
このような不具合を解消するための対策方法として、トランジスタの出力段で過電流を検出してゲートドライバ回路の出力を遮断する回路構造や、入力段に上下のオン信号が入らないような回路構造のものがある。
しかし、ゲートドライバ回路の入力段及び出力段の信号を遮断するので、ゲートドライバ回路が誤動作している場合に、遮断し続けることになり、スイッチング機能が停止し続けてしまうという問題があった。
【課題を解決するための手段】
【０００８】
そこで、この発明は、上記の問題に鑑みて成されたものであり、ゲートドライバ回路が誤動作した場合に、ゲートドライバ回路の電源を遮断し、ゲートドライバ回路の誤動作を停止することができるモータ駆動回路を提供することを目的とする。
【０００９】
この発明は、上記の目的を達成するための構造として、モータを設け、第１のスイッチング素子及び第２のスイッチング素子を設け、前記第１のスイッチング素子及び前記第２のスイッチング素子を駆動するための駆動信号を生成するゲートドライバ回路を設けたモータ駆動回路において、前記ゲートドライバ回路から前記第１のスイッチング素子のオン信号が出力されると、自動的に前記第２のスイッチング素子をオフにする機能を有する短絡保護回路を設けたことを特徴とする。
【発明の効果】
【００１０】
この発明は、ゲートドライバ回路が誤動作した場合に、ゲートドライバ回路の電源を遮断し、ゲートドライバ回路の誤動作を停止することができる。
【図面の簡単な説明】
【００１１】
【図１】図１はモータ駆動回路のシステム構成図である。（実施例１）
【図２】図２はモータ駆動回路のシステム構成図である。（実施例２）
【図３】図３はトラクションモータ及びインバータ回路のシステム構成図である。（従来例１）
【図４】図４はゲートドライバ回路のシステム構成図である。（従来例２）
【発明を実施するための形態】
【００１２】
この発明は、ゲートドライバ回路が誤動作した場合に、ゲートドライバ回路の電源を遮断し、ゲートドライバ回路の誤動作を停止する目的を、２つのスイッチング素子を同時にオンすることをなくして実現するものである。
【実施例１】
【００１３】
図１は、この発明の実施例１を示すものである。
図１に示すように、電動車両には、この電動車両を走行させるためのモータ１と、このモータ１を駆動するためのモータ駆動回路２とが搭載される。
このモータ駆動回路２は、モータ１へ電源を供給するモータ駆動用電源（バッテリ）３と、第１のスイッチング素子４と、第２のスイッチング素子５と、ゲートドライバ回路（ＩＣ）６と、短絡保護回路７とを備える。
第１のスイッチング素子４は、トランジスタであって、ハイサイドＦＥＴである。
第２のスイッチング素子５は、トランジスタであって、ローサイドＦＥＴである。
ゲートドライバ回路（ＩＣ）６は、電界効果トランジスタであって、集積回路（ＬＳＩ）からなる。
【００１４】
モータ駆動用電源３には、プラス端子から第１接続部８を介してモータ１に接続する第１線９と、マイナス端子から第１接続部８を介してモータ１に接続する第２線１０とが接続している。
第１のスイッチング素子４は、第１線９の途中に介設され、ゲート（Ｇ）とソース（Ｓ）とドレイン（Ｄ）とを備える。第１のスイッチング素子４のドレイン（Ｄ）は、モータ駆動用電源３のプラス端子側で第１線９に接続している。第１のスイッチング素子４のソース（Ｓ）は、第１接続部８側で第１線９に接続している。
第２のスイッチング素子５は、第２線１０の途中に介設され、ゲート（Ｇ）とソース（Ｓ）とドレイン（Ｄ）とを備える。第２のスイッチング素子５のソース（Ｓ）は、モータ駆動用電源３のマイナス端子側で第２線１０に接続している。第２のスイッチング素子５のドレイン（Ｄ）は、第１接続部８側で第２線１０に接続している。
【００１５】
ゲートドライバ回路（ＩＣ）６は、第１のスイッチング素子４及び第２のスイッチング素子５を駆動するための駆動信号を生成するものである。
ゲートドライバ回路（ＩＣ）６は、短絡保護回路７内を通過する第３線１１によって第１接続部８に接続している。
ゲートドライバ回路（ＩＣ）６は、短絡保護回路７内を通過する第４線１２によって第１のスイッチング素子４のゲート（Ｇ）に接続するとともに、短絡保護回路７内を通過する第５線１３を介して第２のスイッチング素子５のゲート（Ｇ）に接続している。
ゲートドライバ回路（ＩＣ）６は、短絡保護回路７内を通過する第６線１４によって回路（ＩＣ）用電源１５に接続している。
ゲートドライバ回路（ＩＣ）６は、短絡保護回路７内を通過する第７線１６によって第２線１０の第２接続部１７に接続している。また、この第２接続部１７には、グランド（ＧＮＤ）１８が接続している。
【００１６】
短絡保護回路７内において、第４線１２の途中には第１の抵抗（ハイサイドゲート抵抗）１９が介設されるとともに、第５線１３の途中には第２の抵抗（ローサイドゲート抵抗）２０が介設され、さらに、第６線１４の途中には第３の抵抗２１が介設される。
また、短絡保護回路７内において、第３線１１と第４線１２との間には、短絡防止用スイッチング素子２２が配置される。この短絡防止用スイッチング素子２２は、ゲート（Ｇ）とソース（Ｓ）とドレイン（Ｄ）とを備える。この短絡防止用スイッチング素子２２のゲート（Ｇ）は、第３線１１の第３接続部２３に接続する。この短絡防止用スイッチング素子２２のソース（Ｓ）は、第１の抵抗１９と第１のスイッチング素子４のゲート（Ｇ）との間の第４線１２の第４接続部２４に接続する。
更に、短絡保護回路７内において、第６線１４と第７線１６との間には、電源遮断用スイッチング素子２５が配置される。この電源遮断用スイッチング素子２５は、ゲート（Ｇ）とソース（Ｓ）とドレイン（Ｄ）とを備える。この電源遮断用スイッチング素子２５のドレイン（Ｄ）は、ゲートドライバ回路（ＩＣ）６と第３の抵抗２１との間の第６線１４の第５接続部２６に接続する。この電源遮断用スイッチング素子２５のソース（Ｓ）は、第８線２７によって第７線１６の第６接続部２８に接続する。
この電源遮断用スイッチング素子２５のゲート（Ｇ）には、第９線２９によってコンパレータ３０が接続する。このコンパレータ３０のプラス端子は、第１０線３１によってゲートドライバ回路（ＩＣ）６と第２の抵抗２０との間の第５線１３の第７接続部３２に接続する。このコンパレータ３０のマイナス端子は、第１１線３３によって第２の抵抗２０と第２のスイッチング素子５のゲート（Ｇ）との間の第５線１３の第８接続部３４に接続する。
【００１７】
短絡保護回路７内において、第５線１３と第７線１６との間には、バイポーラトランジスタ（ＢＰＴ）３５が配置される。このバイポーラトランジスタ３５は、ベース（Ｂ）とコレクタ（Ｃ）とエミッタ（Ｅ）とを備える。このバイポーラトランジスタ３５のベース（Ｂ）は、第１２線３６によって短絡防止用スイッチング素子２２のドレイン（Ｄ）に接続する。このバイポーラトランジスタ３５のコレクタ（Ｃ）は、第５線１３の第８接続部３４に接続する。このバイポーラトランジスタ３５のエミッタ（Ｅ）は、第２接続部１７と第６接続部２８との間の第７線１６の第９接続部３７に接続する。
【００１８】
このモータ駆動回路２においては、ゲートドライバ回路（ＩＣ）６と第１のスイッチング素子４のゲート（Ｇ）との間に短絡防止用スイッチング素子２２のソース（Ｓ）を接続し、短絡防止用スイッチング素子２２のドレイン（Ｄ）とバイポーラトランジスタ３５のベース（Ｂ）とを接続し、短絡防止用スイッチング素子２２のゲート（Ｇ）を第１のスイッチング素子４のソース（Ｓ）に接続する。また、バイポーラトランジスタ３５のコレクク（Ｃ）を第２のスイッチング素子５のゲート（Ｇ）に接続し、バイポーラトランジスタ３５のエミッタ（Ｅ）をグランド（ＧＮＤ）１８に接続している。
このような構造により、ゲートドライバ回路（ＩＣ）６から第１のスイッチング素子４をオンさせるための電圧が出力されると、短絡防止用スイッチング素子２２がオンされて、短絡防止用スイッチング素子２２においてソース（Ｓ）とドレイン（Ｄ）との間に電流が流れてバイポーラトランジスタ３５がオンされる。このとき、第２のスイッチング素子５をオンさせるための電圧が出力されても、第２のスイッチング素子５のゲート（Ｇ）がバイポーラトランジスタ３５を通してグランド（ＧＮＤ）１８に接続されているため、第２のスイッチング素子５がオンされることがなく、第１のスイッチング素子４と第２のスイッチング素子５のゲート（Ｇ）とソース（Ｓ）とに電圧が同時に印加されるのを防止する上下短絡防止回路としての機能を果たしている。
【００１９】
また、モータ駆動回路２において、第２の抵抗２０の両端は、コンパレータ３０に接続している。
このような構造により、ゲートドライバ回路（ＩＣ）６から第１のスイッチング素子４、第２のスイッチング素子５をオンさせる短絡信号が出力された場合、第２のスイッチング素子５のゲート（Ｇ）がグランド（ＧＮＤ）１８と接続されているため、第２の抵抗２０の両端に電圧が生じる。それによって、コンパレータ３０の出力が「Ｈ」になる。つまり、第２の抵抗２０の電圧降下の有無により、コンパレータ３０の出力が判定される。
【００２０】
更に、モータ駆動回路２において、ゲートドライバ回路（ＩＣ）６の電源に使用する回路（ＩＣ）用電源１５とゲートドライバ回路（ＩＣ）６との間に第３の抵抗２１を配置する。また、第３の抵抗２１とゲートドライバ回路（ＩＣ）６との間を分岐して、電源遮断用スイッチング素子２５のドレイン（Ｄ）を接続する。電源遮断用スイッチング素子２５のソース（Ｓ）をグランド（ＧＮＤ）１８に接続し、コンパレータ３０の出力を電源遮断用スイッチング素子２５のゲート（Ｇ）に接続する。
このような構造より、ゲートドライバ回路（ＩＣ）６から第１のスイッチング素子４、第２のスイッチング素子５をオンさせる短絡信号が出力された場合に、ゲートドライバ回路（ＩＣ）６の電源電圧をグランド（ＧＮＤ）１８に落とすことができる。この時、ゲートドライバ回路（ＩＣ）６は、動作を停止し、出力も同時に遮断されるため、短絡信号が停止する。このため、短絡防止用スイッチング素子２２、バイポーラトランジスタ３５もオフし、コンパレータ３０からの出力は「Ｌ」となる。そして、電源遮断用スイッチング素子２５はオフし、ゲートドライバ回路（ＩＣ）６への電源は再投入され、ゲートドライバ回路（ＩＣ）６が再起動される。
【００２１】
この結果、このモータ駆動回路２において、短絡保護回路７は、ゲートドライバ回路（ＩＣ）６から第１のスイッチング素子４のオン信号が出力されると、自動的に第２のスイッチング素子５をオフにする機能を有する。
これにより、２つのスイッチング素子４、５が同時にオンすることがなくなるため、モータ駆動回路２の短絡防止が可能となる。
また、短絡保護回路７は、ゲートドライバ回路（ＩＣ）６から出力される短絡信号を検出する機能と、前記短絡信号の発生に応じてゲートドライバ回路（ＩＣ）６の電源を遮断する機能とを備える。
これにより、ゲートドライバ回路（ＩＣ）６が短絡信号を出力した際、ゲートドライバ回路（ＩＣ）６の電源を強制的に遮断でき、短絡信号の出力を停止させることが可能になる。そして、この短絡信号の出力が停止したら、ゲートドライバ回路（ＩＣ）６を一時的に完全に停止させてから、その後、ゲートドライバ回路（ＩＣ）６を再起動させることができる。
【００２２】
即ち、この実施例では、モータ駆動回路２の部品であるゲートドライバ回路（ＩＣ）６が誤動作した場合に、その誤動作を検出してゲートドライバ回路（ＩＣ）６の電源を遮断することにより、誤動作を停止させることができる。また、過電流の原因になるゲードライバ回路６からの短絡信号を事前に遮断（オフ）（バイポーラトランジスタ３５をオンし、第２のスイッチング素子５のゲート（Ｇ）を０ボルトとする）し、上下短絡を防止することができる。
従って、上記の引用文献に記載の既知の技術のような短絡信号等による過電流が生じてからの遮断ではなく、短絡信号が出ていても短絡が起きない回路構造であって、短絡信号を出しているゲートドライバ回路（ＩＣ）６の電源を遮断し、短絡信号を止めることができる。
また、第２の抵抗２０の電圧降下から短絡信号を検出する。これにより、一般的に、第２の抵抗２０は、モータ駆動回路２に必要な回路であって、新たな回路を追加することなく短絡検出することができ、構造を簡単にできる。
【実施例２】
【００２３】
図２は、この発明の実施例２を示すものである。
この実施例２においては、上述の実施例１と同一機能を果たす箇所には、同一符号を付して説明する。
この実施例２の特徴とするところは、以下の点にある。即ち、図２に示すように、図１のモータ駆動回路２の構造において、短絡保護回路７を第１の短絡保護回路４１として用いるとともに、第２の短絡保護回路４２と制御手段（ＣＰＵ）４３とを新たに追加した。
第２の短絡保護回路４２は、ゲートドライバ回路（ＩＣ）６と制御手段（ＣＰＵ）４３との間に配置される。
ゲートドライバ回路（ＩＣ）６と制御手段（ＣＰＵ）４３とは、第２の短絡保護回路４２内を通過する第１３線４４と第１４線４５とによって接続している。
制御手段（ＣＰＵ）４３は、第２の短絡保護回路４２内を通過する第１５線４６によって回路（ＩＣ）用電源１５の手前の第６線１４の第１０接続部４７に接続する。
制御手段（ＣＰＵ）４３は、第２の短絡保護回路４２内を通過する第１６線４８によって第７線１６の第１１接続部４９に接続する。
【００２４】
制御手段（ＣＰＵ）４３は、ゲートドライバ回路（ＩＣ）６に第１のスイッチング素子４及び第２のスイッチング素子５の駆動制御実施の指令を与える。
第２の短絡保護回路４２は、制御手段（ＣＰＵ）４３から出力される短絡信号を検出する機能と、この短絡信号の発生に応じて制御手段（ＣＰＵ）４３の電源を遮断する機能とを有する。
これにより、制御手段（ＣＰＵ）４３からの誤動作を検出して、制御手段（ＣＰＵ）４３の電源を遮断することにより、制御手段（ＣＰＵ）４３が誤動作を起こして、ゲートドライバ回路（ＩＣ）６に短絡信号を送ってしまうことも防ぐことができる。
この結果、この実施例２に係る構造では、制御手段（ＣＰＵ）４３の誤動作を検出した際に制御手段（ＣＰＵ）４３の電源を強制的に遮断することにより、ゲートドライバ回路（ＩＣ）６の短絡信号を停止でき、モータ駆動回路２の短絡防止が可能となる。
【産業上の利用可能性】
【００２５】
この発明に係るモータ駆動回路を、各種の電動車両に適用可能である。
【符号の説明】
【００２６】
１  モータ
２  モータ駆動回路
３  モータ駆動用電源（バッテリ）
４  第１のスイッチング素子（ハイサイドＦＥＴ）
５  第２のスイッチング素子（ローサイドＦＥＴ）
６  ゲートドライバ回路（ＩＣ）
７  短絡保護回路
１５  回路（ＩＣ）用電源
１８  グランド（ＧＮＤ）
１９  第１の抵抗（ハイサイドゲート抵抗）
２０  第２の抵抗（ローサイドゲート抵抗）
２１  第３の抵抗
２２  短絡防止用スイッチング素子（ＦＥＴ）
２５  電源遮断用スイッチング素子（ＦＥＴ）
３０  コンパレータ
３５  バイポーラトランジスタ（ＢＰＴ）
４１  第１の短絡保護回路
４２  第２の短絡保護回路
４３  制御手段（ＣＰＵ）
【図１】
2014155412.tif 000003
【図２】
2014155412.tif 000004
【図３】
2014155412.tif 000005
【図４】
2014155412.tif 000006