(57)【要約】【課題】ポスト電極の不良品発生頻度が低い製造方法及び半導体装置を提供する。【解決手段】半導体装置の製造方法は、基板１０１上に複数の第１の開口部１０４ａを備える第１のレジスト１０４を形成する工程と、電解メッキ処理により、第１の開口部１０４ａに対応する複数の第１の電極１０５を形成する工程と、複数の第１の電極１０５のうちの第１の所定値Ｈ１以下の高さの位置を上面とする第１の電極１０５ａ上に第２の開口部１０６ａを備える第２のレジスト１０６を、第１のレジスト１０４上に形成する工程と、第２のレジスト１０６を用いて、電解メッキ処理により、第１の所定値Ｈ１以下の高さの位置を上面とする第１の電極１０５ａ上に第２の電極１０７を形成する工程とを有する。【選択図】図１
2014093324.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線を備えた基板上に、該複数の配線上に複数の第１の開口部を備える第１のレジストを形成する工程と、
電解メッキ処理により、前記第１の開口部に対応する複数の第１の電極を形成する工程と、
前記複数の第１の電極のうちの第１の所定値以下の高さの位置を上面とする第１の電極上に第２の開口部を備える第２のレジストを、前記第１のレジスト上に形成する工程と、
前記第２のレジストを用いて、電解メッキ処理により、前記第１の所定値以下の高さの位置を上面とする前記第１の電極上に、前記第２の開口部に対応する第２の電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記複数の第２の電極のうちの第２の所定値以下の高さの位置を上面とする第２の電極上に第３の開口部を備える第３のレジストを、前記第２のレジスト上に形成する工程と、
前記第３のレジストを用いて、電解メッキ処理により、前記第２の所定値以下の高さの位置を上面とする前記第２の電極上に、前記第３の開口部に対応する第３の電極を形成する工程と
をさらに有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の電極の形成開始前に、測定用の半導体ウェハを用いて、前記第１の電極の前記上面が前記第１の所定値以下の高さの位置となる領域を検出し、該検出結果を用いて、前記第２のレジストを形成する工程を実行することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
複数の配線を備えた基板上に、該複数の配線上に複数の第１の開口部を備える第１のレジストを形成する工程と、
前記第１のレジストを用いて、電解メッキ処理により、前記第１の開口部に対応する複数の第１の電極を形成する工程と、
前記複数の第１の電極のうちの所定の第１のメッキ成長速度以下のメッキ成長速度で形成された第１の電極上に第２の開口部を備える第２のレジストを、前記第１のレジスト上に形成する工程と、
前記第２のレジストを用いて、電解メッキ処理により、前記所定の第１の成長速度以下の成長速度で形成された前記第１の電極上に前記第２の開口部に対応する第２の電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記複数の第２の電極のうちの所定の第２のメッキ成長速度以下のメッキ成長速度で形成された第２の電極上に第３の開口部を備える第３のレジストを、前記第２のレジスト上に形成する工程と、
前記第３のレジストを用いて、電解メッキ処理により、前記所定の第２のメッキ成長速度以下のメッキ成長速度で形成された第２の電極上に、前記第３の開口部に対応する第３の電極を形成する工程と
をさらに有することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１のレジストを形成する工程は、前記基板上に第１のフォトレジストドライフィルムを貼り付ける工程と、前記第１のフォトレジストドライフィルムを厚さ方向に貫通する前記第１の開口部を形成する工程とを含み、
前記第２のレジストを形成する工程は、前記１のレジスト上に第２のフォトレジストドライフィルムを貼り付ける工程と、前記第２のフォトレジストドライフィルムを厚さ方向に貫通する前記第２の開口部を形成する工程とを含む
ことを特徴とする請求項１から５までのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第３のレジストを形成する工程は、前記２のレジスト上に第３のフォトレジストドライフィルムを貼り付ける工程と、前記第３のフォトレジストドライフィルムを厚さ方向に貫通する前記第３の開口部を形成する工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項８】
前記第２のレジスト及び前記第１のレジストを除去する工程と、
前記第１の電極と前記第２の電極とから構成されるポスト電極を樹脂で封止する工程と、
研削により、前記樹脂で封止された構造体を研削する工程と
をさらに有することを特徴とする請求項１又は３に記載の半導体装置の製造方法。
【請求項９】
前記第２のレジスト及び前記第１のレジストを除去する工程の後で、前記樹脂で封止する工程の前に、前記基板上に電子部品を実装する工程をさらに有することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第３のレジスト、前記第２のレジスト及び前記第１のレジストを除去する工程と、
前記第１の電極と前記第２の電極と前記第３の電極とから構成されるポスト電極を樹脂で封止する工程と、
研削により、前記樹脂で封止された構造体を研削する工程と
をさらに有することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１１】
前記第３のレジスト、前記第２のレジスト及び前記第１のレジストを除去する工程の後で、前記樹脂で封止する工程の前に、前記基板上に電子部品を実装する工程をさらに有することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１の電極を形成する工程において、前記第１の電極の上面が前記第１のレジストの上面よりも低くなるように、前記第１の電極を形成することを特徴とする請求項１から１１までのいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記第２の電極を形成する工程において、前記第２の電極の上面が前記第２のレジストの上面よりも低くなるように、前記第２の電極を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１４】
レジストマスクを多段に積層して基板から露出した導電層上にメッキ処理を行う半導体装置の製造方法であって、
前記レジストマスクの１段目と他段目の開口部の一部を変更することによりメッキ成長速度が相対的に高い箇所を変更することを特徴とする半導体装置の製造方法。
【請求項１５】
基板と、
前記基板上に備えられた複数の導電部材と、
前記複数の導電部材上に、電解メッキ処理により形成された複数の第１の電極と、
前記複数の第１の電極のうちの第１の所定値以下の高さの位置を上面とする第１の電極上に、電解メッキ処理により形成された第２の電極と、
前記第１及び第２の電極を含む第１ポスト電極と前記第１の電極で構成される第２電極とを封止する樹脂と
を備えたことを特徴とする半導体装置。
【請求項１６】
前記第１ポスト電極の側面には、前記第１の電極と前記第２の電極との接合位置よりも高い位置に、周方向に長い第１の外周突起部が形成されていることを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記樹脂で封止される電子部品を備えることを特徴とする請求項１５に記載の半導体装置。
【請求項１８】
前記複数の第２の電極のうちの第２の所定値以下の高さの位置を上面とする第２の電極上に、電解メッキ処理により形成された第３の電極を備え、
前記樹脂で封止される前記第１ポスト電極は、前記第３の電極を含む
ことを特徴とする請求項１５から１７までのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に、ポスト電極の形成方法及びポスト電極に関するものである。
【背景技術】
【０００２】
近年、携帯電話及びデジタルカメラ等の電子機器の小型化に伴い、電子機器に搭載される半導体装置のサイズの縮小が強く要求されている。特に、ウェハレベル・チップサイズパッケージ（ＷＬ−ＣＳＰ）は、パッケージサイズを半導体チップサイズまで縮小可能である。例えば、特許文献１（特開２００２−２９９４９６号公報）及び特許文献２（特許第４７７１６５８号公報）は、ＷＬ−ＣＳＰなどの半導体装置に適用可能な電極構造として、電解メッキ処理によって銅（Ｃｕ）層を２段に重ねたポスト電極を説明している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２９９４９６号公報
【特許文献２】特許第４７７１６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、電解メッキ処理によって半導体ウェハの表面の全域に複数のポスト電極を形成する場合には、半導体ウェハの表面における位置に応じてメッキ成長速度が異なるため、複数のポスト電極の高さに違いが生じる。特にポスト電極を高く形成する場合は、当現象である高さの違いが顕著に見られる。具体的にいえば、電解メッキ装置のカソード電極に近い領域では電界強度が高くメッキ成長速度が高いので、ポスト電極が高くなり、それ以外の電解強度が低い領域ではメッキ成長速度が低いので、ポスト電極が低くなる傾向がある。高いポスト電極を被覆するためにモールド樹脂を厚くすると、モールド樹脂内に発生する応力が大きくなり、ウェハの反り量を増加させることとなる。一方、ウェハ反り量を抑えるためにモールド樹脂をポスト電極以下の膜厚で形成すると、例えば液状樹脂による印刷樹脂封止の場合には、スキージがポスト電極に接触しポスト電極が倒れたり、折れたりする。またモールディング樹脂による樹脂封止の場合には、金型とポスト電極の接触によりウェハ割れの不良を生じ、歩留りが低下するという問題が生じる。
【０００５】
そこで、本発明の目的は、不良品発生頻度が低い半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、複数の配線を備えた基板上に、該複数の配線上に複数の第１の開口部を備える第１のレジストを形成する工程と、電解メッキ処理により、前記第１の開口部に対応する複数の第１の電極を形成する工程と、前記複数の第１の電極のうちの第１の所定値以下の高さの位置を上面とする第１の電極上に第２の開口部を備える第２のレジストを、前記第１のレジスト上に形成する工程と、前記第２のレジストを用いて、電解メッキ処理により、前記第１の所定値以下の高さの位置を上面とする前記第１の電極上に、前記第２の開口部に対応する第２の電極を形成する工程とを有することを特徴とする。
【０００７】
本発明に係る他の半導体装置の製造方法は、複数の配線を備えた基板上に、該複数の配線上に複数の第１の開口部を備える第１のレジストを形成する工程と、前記第１のレジストを用いて、電解メッキ処理により、前記第１の開口部に対応する複数の第１の電極を形成する工程と、前記複数の第１の電極のうちの所定の第１のメッキ成長速度以下のメッキ成長速度で形成された第１の電極上に第２の開口部を備える第２のレジストを、前記第１のレジスト上に形成する工程と、前記第２のレジストを用いて、電解メッキ処理により、前記所定の第１の成長速度以下の成長速度で形成された前記第１の電極上に前記第２の開口部に対応する第２の電極を形成する工程とを有することを特徴とする。
【０００８】
本発明に係る半導体装置の製造方法は、レジストマスクを多段に積層して基板から露出した導電層上にメッキ処理を行う半導体装置の製造方法であって、前記レジストマスクの１段目と他段目の開口部の一部を変更することによりメッキ成長速度が相対的に高い箇所を変更することを特徴とする。
【０００９】
本発明に係る半導体装置は、基板と、前記基板上に備えられた複数の導電部材と、前記複数の導電部材上に、電解メッキ処理により形成された複数の第１の電極と、前記複数の第１の電極のうちの第１の所定値以下の高さの位置を上面とする第１の電極上に、電解メッキ処理により形成された第２の電極と、前記第１及び第２の電極を含む第１ポスト電極と前記第１の電極で構成される第２電極とを封止する樹脂とを備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ポスト電極の不良品発生頻度が低下するので、半導体装置の歩留りを上げることができる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法の工程を示す概略断面図（その１）である。
【図２】（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法の工程を示す概略断面図（その２）である。
【図３】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置を概略的に示す要部断面図及び要部平面図である。
【図４】第１の実施形態に係る半導体装置の製造方法の工程を示すフローチャートである。
【図５】電解メッキ装置によって半導体ウェハの表面に形成された電極の高さの分布の一例を示す図である。
【図６】第１の電極形成後、第２の電極形成後、及び第３の電極形成後のポスト電極の位置と高さの関係を示す図である。
【図７】（ａ）及び（ｂ）は、比較例の半導体装置の製造プロセスと第１の実施形態に係る半導体装置の製造プロセスとを対比して示す概略断面図である。
【図８】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の製造方法の工程を示す概略断面図である。
【図９】第２の実施形態に係る半導体装置の概略的に示す要部断面図である。
【図１０】第２の実施形態に係る半導体装置の製造方法の工程を示すフローチャートである。
【図１１】（ａ）及び（ｂ）は、比較例の半導体装置の製造プロセスと第２の実施形態に係る半導体装置の製造プロセスとを対比して示す概略断面図である。
【発明を実施するための形態】
【００１２】
以下に説明する実施の形態に係る半導体装置の製造方法及び半導体装置は、ＷＬ−ＣＳＰにおいて、樹脂を厚さ方向に貫通するポスト電極及びその形成方法を特徴とする。
【００１３】
《１》第１の実施形態
《１−１》第１の実施形態の製造方法
図１（ａ）〜（ｅ）は、第１の実施形態に係る半導体装置の製造方法の工程を示す概略断面図（その１）であり、図２（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法の工程を示す概略断面図（その２）である。図２（ａ）は、図１（ｅ）に続く工程を示す。また、図３（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の要部を示す概略断面図及び平面図である。また、図４は、第１の実施形態に係る半導体装置の製造方法の工程を示すフローチャートである。
【００１４】
先ず、図１（ａ）に示されるように、基板１０１上、例えば、ウェハプロセスが完了した状態の半導体ウェハ１０１上に絶縁膜１０２を介して導電部材としての複数の配線１０３を形成する。なお、半導体ウェハ１０１及び絶縁膜１０２の構造は、図示の例に限定されない。例えば、半導体ウェハ１０１上は、他の配線、他の絶縁膜、パッシベーション膜、ビア（ＶＩＡ）等の他の構成要素を備えてもよい。また、複数の配線１０３は、図示の形状及び配置に限定されず、他の形状及び配置であってもよい。
【００１５】
次に、図１（ｂ）に示されるように、配線１０３が形成された半導体ウェハ１０１に対し、半導体ウェハ全面に、第１のレジストの一例である第１のドライフィルム（１層目のドライフィルム）１０４を貼り付ける（図４におけるステップＳ１）。次に、図１（ｂ）に示されるように、リソグラフィ技術に基づく露光及び現像処理を用いて、配線１０３上に第１のドライフィルム１０４を厚さ方向に貫通する複数の第１の開口部（第１のホール）１０４ａを形成する（図４におけるステップＳ２，Ｓ３）。
【００１６】
次に、図１（ｃ）に示されるように、柱状の１段目の電極である第１の電極１０５を電解メッキにより形成する（図４におけるステップＳ４）。第１の電極１０５は、通常は、銅（Ｃｕ）電極であるが、他の金属の電極（例えば、金、パラジウムなど）とすることも可能である。このとき、第１のドライフィルム１０４の第１の開口部１０４ａ内のみに第１の電極１０５は形成される。また、図１（ｃ）に示されるように、第１の電極１０５の上面は、第１のドライフィルム１０４の上面よりも低くなるように、第１の電極１０５を形成する。
【００１７】
電解メッキ処理によって半導体ウェハ１０１の表面の全域に複数の第１の電極を形成する場合には、半導体ウェハ１０１の表面における位置に応じてメッキ成長速度が異なるため、複数の第１の電極１０５の高さに違いが生じる。例えば、電解メッキ装置のカソード電極が接触する場所に近い電界強度の高い領域ではメッキ成長速度が高いので、第１の電極１０５が高くなり、カソード電極の接触する場所から遠い電解強度が低い領域ではメッキ成長速度が低いので、第１の電極１０５が低くなる傾向がある。このため、複数の第１の電極１０５は、第１の電極の上面が第１の所定値Ｈ１以下の高さの位置となる第１領域１３１における複数の第１の電極１０５ａと、第１の電極の上面が第１の所定値Ｈ１より高い高さの位置となる第２領域１３２における少なくとも１つの第１の電極１０５ｂとを含む。
【００１８】
次に、図１（ｄ）に示されるように、半導体ウェハ１０１上の第１のドライフィルム１０４上に第２のドライフィルム１０６を貼り付ける（図４におけるステップＳ５）。
【００１９】
次に、図１（ｅ）に示されるように、リソグラフィ技術に基づく露光及び現像処理を用いて、第１領域１３１における複数の第１の電極１０５ａ上に、第１の開口部１０４ａに重なり、第２のドライフィルム１０６を厚さ方向に貫通する第２の開口部（第２のホール）１０６ａを形成する（図４におけるステップＳ６，Ｓ７）。第２の電極１０７を形成しない領域である第２領域１３２は、例えば、１又は複数の矩形の単位領域であり、半導体ウェハ１０１に形成される１又は複数チップの領域とすることができる。また、第２の電極１０７を形成しない領域である第２領域１３２は、１チップ内の一部の領域でもあってもよい。
【００２０】
次に、図２（ａ）に示されるように、第１領域１３１内の第１の電極１０５ａ上に２段目の電極である第２の電極１０７を電解メッキ処理により形成する（図４におけるステップＳ８）。第２の電極１０７は、通常は、Ｃｕ電極であるが、他の金属の電極（例えば、金、パラジウムなど）とすることも可能である。第１の実施形態においては、第１の電極１０５ａと第２の電極１０７を重ね合わせた柱状の構造体が、ポスト電極１０８である。このとき、第２のドライフィルム１０６の第２の開口部１０６ａ内に第２の電極１０７は形成される。なお、ポスト電極１０８が最終構造として２段構成であり、半導体ウェハ１０１上に複数のポスト電極１０８を形成する場合には、電解メッキ装置のカソード電極が接触する場所から遠い位置（例えば、半導体ウェハ１０１の中心付近）と近い位置（例えば、半導体ウェハ１０１の周辺部）におけるメッキ成長速度が異なる場合があるが、一部又は全ての第２の電極１０７の頂部が、第２のドライフィルム１０６の上面よりも高くなるように形成してもよい。
【００２１】
ただし、ドライフィルムを３層以上重ねて用いる場合には、第１の電極１０５と同様に、第２の電極１０７の上面を、第２のドライフィルム１０６の上面よりも低く形成する。
【００２２】
次に、図２（ｂ）に示されるように、第２及び第１のドライフィルム１０６及び１０４を薬液処理等により除去する（図４におけるステップＳ９）。
【００２３】
次に、必要に応じて、配線１０３上に部品（例えば、図３における１１２）を実装する（図４におけるステップＳ１０）。部品１１２は、発光素子、受光素子、或は発振素子やセンサ等のチップ又はパッケージ化された電子部品であり、その種類及び数量は限定されない。部品１１２は、実装された部品１１２の上面が、最も低いポスト電極１０８の上面よりも低い位置になるように、選択する。言い換えれば、ポスト電極１０８の高さが、実装される部品１１２の上面よりも高くなるように、ポスト電極１０８の高さ（重ねる電極の段数）を選択する必要がある。積層するドライフィルムの枚数を増やすことでポスト電極１０８の高さを高くすることが可能である。なお、半導体ウェハ１０１内に機能素子が形成されている場合には、配線１０３上に部品１１２を実装しないこともある。
【００２４】
その後、図２（ｃ）に示されるように、半導体ウェハ１０１全面を樹脂１０９により封止する（図４におけるステップＳ１１）。
【００２５】
次に、図２（ｄ）に示されるように、樹脂１０９により封止が完了した半導体ウェハ１０１において、樹脂１０９を研削し、ポスト電極１０８を露出させる（図４におけるステップＳ１２）。研削後のポスト電極１０８の高さは、ポスト電極１０８の頂部が、部品１１２の頂部よりも高い位置になるように形成する。樹脂１０９としては、例えば、モールディングの封止樹脂又は液状（ペースト）樹脂による印刷封止などがある。
【００２６】
その後、ポスト電極１０８上に半田ペーストを印刷し、リフロー処理を行い、半球状の半田端子を形成する（図４におけるステップＳ１３）。以上の工程により、ＷＬ−ＣＳＰにおいて、配線上に部品を実装し、部品を樹脂で封止した半導体装置が完成する。
【００２７】
レジストマスクを多段に積層してポスト電極の形成を行う際、レジストマスクの１段目の開口部の電解集中が生じる領域に、２段目のレジストマスクの２段目に開口部を設けないことにより、１段目のレジストマスクの電解集中箇所と２段目のレジストマスクの電解集中箇所を任意に移動（すなわち、任意の位置に設定）する。すなわち、１段目のレジストマスクにより電解メッキで形成された１段目の電極のメッキ成長速度が高い箇所と、２段目のレジストマスクにより電解メッキで形成された２段目の電極のメッキ成長速度が高い箇所を変更する。換言すれば、レジストマスクを多段に積層してポスト電極の形成を行う際、１段目のレジストマスクの開口部の位置と２段目のレジストマスクの開口部の位置と一部を変更することによりメッキ成長速度が相対的に高い箇所を変更する。
【００２８】
《１−２》第１の実施形態の半導体装置
図２（ｄ）又は図３に示されるように、第１の実施形態に係る半導体装置は、半導体ウェハ１０１と、半導体ウェハ１０１上に、例えば、絶縁膜１０２を介して備えられた複数の配線１０３と、複数の配線１０３上に、電解メッキ処理により形成された複数の第１の電極１０５と、複数の第１の電極１０５のうちの第１の所定値Ｈ１以下の高さの位置を上面とする第１の電極１０５ａ上に、電解メッキ処理により形成された第２の電極１０７と、第１の電極１０５を封止すると共に第２の電極１０７の側面を封止する樹脂１０９とを有している。積層された第１の電極１０５ａと第２の電極１０７とが、上面を樹脂１０９から露出させるポスト電極１０８を構成し、第２の電極１０７が積層されない第１の電極１０５ｂは樹脂１０９によって封止されている。
【００２９】
《１−３》第１の実施形態の効果
電解メッキ処理により形成される第１の電極１０５及び第２の電極１０７は半導体ウェハ１０１の外周側、特に、電解メッキ装置のカソード電極１４３が接触する場所の近傍が急激に高くなる特性を持ち、半導体ウェハ１０１の面内のポスト電極の高さのバラツキを大きくする。図５は、電解メッキ装置によって半導体ウェハの表面に形成された電極の高さの分布の一例を概略的に示す図である。また、図６は、第１の電極形成後、第２の電極形成後、及び第３の電極形成後のポスト電極の位置と高さの関係を示す図であり、図７（ａ）及び（ｂ）は、比較例の半導体装置の製造プロセスと第１の実施形態に係る半導体装置の製造プロセスとを対比して示す概略断面図である。図５において、電界集中の小さい領域（白色）を１４０ａで示し、電界集中が中間の領域（細線のハッチング領域）を１４０ｂで示し、電界集中が大きい領域（太線のハッチング領域）を１４０ｃで示している。図５に示されるように、電解強度の高いカソード電極１４３が接触する場所の近傍では、局所的に、メッキ成長速度が高いので、本発明を適用しない場合には、図６や図７（ａ）の比較例のように、最も高いポスト電極と最も低いポスト電極のとの差Ｄ０は非常に大きくなる。この場合には、最も高いポスト電極に合わせて樹脂を厚くすると、樹脂内に発生する応力が大きくなり、ウェハの反り量を増加させることとなる。一方、ウェハの反り量を抑えるために樹脂をポスト電極以下の膜厚で形成すると、例えば液状樹脂による印刷樹脂封止の場合には、スキージがポスト電極に接触しポスト電極が倒れたり、折れたりする。またモールディング樹脂による樹脂封止の場合には、金型とポスト電極の接触によりウェハ割れの不良発生の頻度が増加し、歩留りが低下する。
【００３０】
より具体的に説明すれば、既存のＷＬ−ＣＳＰのポスト電極（Ｃｕポスト）の高さは５０〜１２０μｍ程度であるが、部品実装用のＷＬ−ＣＳＰではポスト電極の高さを２５０μｍ以上とすることがある。このため、ドライフィルム及び電極を積層して２５０μｍ以上のポスト電極を形成するが、電極を積層する度に半導体ウェハの面内におけるポスト電極の高さのバラツキは増加する。図６は、第１の電極（１段のＣｕポスト）、第２の電極（２段のＣｕポスト）、第３の電極（３段のＣｕポスト）を積層した際の、半導体ウェハ１０１の面内におけるポスト電極の高さバラツキを示す。図６からわかるように、１段のＣｕポスト（第１の電極）の高さのバラツキは、最大で１０μｍ程度であるが、２段のＣｕポスト（第１の電極と第２の電極の２段）の高さのバラツキは最大で２０μｍ程度となり、３段のＣｕポスト（第１の電極と第２の電極と第３の電極の３段）の高さのバラツキは最大で３５μｍ程度となる。樹脂１０９は、最も高くなったポスト電極以上の厚さとする必要があり、樹脂の膜厚の増加により生じる応力がウェハの反り量を増加させるため樹脂による封止後の工程においてウェハ加工上の問題が生じやすくなる。
【００３１】
図７（ａ）には、比較例の半導体装置の製造プロセスによって製造された複数のポスト電極の高さのばらつきの最大値（高さの差の最大値）Ｄ０が示されており、図７（ｂ）には、第１の実施形態に係る半導体装置の製造プロセスによって製造された複数のポスト電極の高さのばらつきの最大値（高さの差の最大値）Ｄ１が示されている。図７（ａ）に比較例として示されるように、電解メッキ装置のカソード電極（図５の１４３）が接触する場所に近い領域１３２ａにポスト電極１０７ａを形成した場合には、図７（ａ）に示されるポスト電極の高さのばらつきの最大値Ｄ０は大きくなる。これに対し、第１の実施形態に係る半導体装置製造方法によれば、図７（ｂ）に示されるように、最も高いポスト電極と最も低いポスト電極のとの差（複数のポスト電極の高さばらつきの最大値）Ｄ１は、領域１３２ａにポストを形成した場合の図７（ａ）に示される差Ｄ０よりも、遙かに小さくなる。すなわち、メッキ装置のカソード電極１４３が接触する場所から遠い領域と比較し、メッキ装置のカソード電極１４３が接触する場所近傍のポスト電極高さが高くなる現象が抑制されるため、ポスト電極を被覆する樹脂を薄く形成することが可能であり、樹脂内に発生する応力に起因する半導体ウェハ１０１の反り量を抑制し、その後の半導体ウェハ加工上の問題を生じ難くすることができる。
【００３２】
また、第１の実施形態においては、電解メッキ処理のマスクとして第１のドライフィルム１０４を用いて第１の電極１０５を形成した後、第２のドライフィルム１０６を用いて第２の電極１０７を形成することによって、高さの高いポスト電極１０８を形成する。このように、ポスト電極１０８の形成工程を２回に分けることにより、ポスト電極１０８の電解メッキ処理におけるドライフィルムのアスペクト比を下げることが可能となり、ポスト電極内部に空洞を生じることなく、部品実装に必要なポスト電極の高さを確保することができる。
【００３３】
また、第１のドライフィルム１０４をマスクとした第１の電極１０５の上部の高さを、第１のドライフィルム１０４の上面より低くすることにより、第２のドライフィルム１０６の貼付け時の密着性低下の原因となる第１の電極１０５の飛び出しを抑制することが可能となる。
【００３４】
さらに、第１のドライフィルム１０４の現像は、パターン頂部を広げるという傾向を持つ。これにより、第１のドライフィルム１０４と第２のドライフィルム１０６の界面の位置であって、ポスト電極１０８の外周面には、図３（ａ）及び（ｂ）に示されるように、周方向に長い環状の外周突起部（段差）１１０が生じる。この突起部１１０によって、樹脂１０９からのポスト電極１０８が抜けることを防止することができるという効果が得られる。
【００３５】
さらに、第１の実施形態においては、第１の電極１０５ａと第２の電極１０７の継ぎ目（接合位置）１１１を、応力集中箇所である第１のドライフィルム１０４と第２のドライフィルム１０６の界面（この界面位置には、図３（ａ）及び（ｂ）に示されるような、周方向に長い環状の外周突起部（段差）１１０が形成される）より下にしている。接合位置と応力集中箇所を異ならせることによりポスト電極の強度を上げることが可能となる。また、第１のドライフィルム１０４と第２のドライフィルム１０６の界面に生じるポスト電極の段差１１０により樹脂１０９からのポスト電極抜けを抑制することが可能となる。
【００３６】
なお、第２領域１３２は、電解メッキ条件毎にメッキ速度が急激に上昇する領域を事前に把握し、決定することが可能である。
【００３７】
《２》第２の実施形態
《２−１》第２の実施形態の製造方法
図８（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の工程を示す概略断面図であり、図９は、第２の実施形態に係る半導体装置の要部を示す概略断面図である。なお、第２の実施形態においは、第１の実施形態と共通のプロセスを示す図１（ａ）〜（ｅ）及び図２（ａ）をも参照する。第２の実施形態を示す図８（ａ）は、図２（ａ）の次の工程である。また、第２の実施形態においては、図１（ａ）〜（ｅ）及び図２（ａ）における領域１３１，１３２は、領域２３１，２３２と読み替える。また、図１０は、第２の実施形態に係る半導体装置の製造方法の工程を示すフローチャートである。第２の実施形態は、ポスト電極２０８を、第１の電極１０５と第２の電極１０７と第３の電極２０７からなる３段の電極の積層構造としている点が、ポスト電極１０８を２段の電極の積層構造とする第１の実施形態と相違する。なお、本発明は、４段以上の電極の積層構造とするポスト電極の形成にも適用することができる。
【００３８】
第２の実施形態に係る半導体装置の製造方法においては、半導体ウェハ１０１上にポスト電極２０８を形成するためのプロセスの開始前に、第２の実施形態に係る半導体装置の製造に使用する半導体ウェハ１０１と同じ構造を持つ測定用の半導体ウェハ及びフォトレジストを用いて、第１の電極１０５の上面が第１の所定値（図８（ａ）におけるＨ１）以下の高さの位置となる半導体ウェハ１０１上の第１領域２３１と、第１の電極１０５の上面が第１の所定値（図８（ａ）におけるＨ１）を超える高さの位置となる半導体ウェハ１０１上の第２領域２３２とを検出する。第２の実施形態に係る半導体装置の製造方法においては、この検出結果を用いて、第２のドライフィルム１０６の第２の開口部１０６ａを第１領域２３１において形成し、第２領域２３２において開口部を形成しない（図１０におけるステップＳ５〜Ｓ７）。
【００３９】
また、第２の実施形態に係る半導体装置の製造方法においては、第２の実施形態に係る半導体装置の製造に使用する半導体ウェハ１０１と同じ構造を持つ測定用の半導体ウェハ及びフォトレジストを用いて、第２の電極１０７の上面が第２の所定値（図８（ａ）におけるＨ２）以下の高さの位置となる半導体ウェハ１０１上の第３領域２３４と、第２の電極１０７の上面が第２の所定値（図８（ａ）におけるＨ２）を超える高さの位置となる半導体ウェハ１０１上の第４領域２３３とを検出する。第２の実施形態に係る半導体装置の製造方法においては、この検出結果を用いて、第３のドライフィルム２０６の第３の開口部２０６ａを第３領域２３４において形成し、第４領域２３３において開口部を形成しない（図１０におけるステップＳ２１〜Ｓ２３）。第２の実施形態に係る半導体装置の製造方法を用いることによって、ポスト電極２０８の高さのバラツキを小さくできるので、ポスト電極の不良品発生頻度を低くできる。
【００４０】
第１の実施形態の場合と同様に、半導体ウェハ１０１上に絶縁膜１０２を介して複数の配線１０３を形成し、第１のドライフィルム１０４を貼り付ける（図１０におけるステップＳ１）、配線１０３上に第１のドライフィルム１０４を厚さ方向に貫通する複数の第１の開口部１０４ａを形成し（図１０におけるステップＳ２，Ｓ３）、電解メッキ処理により、１段目の電極である第１の電極１０５を形成する（図１０におけるステップＳ４）。
【００４１】
次に、第１の実施形態の場合と同様に、第２のドライフィルム１０６を貼り付ける（図１０におけるステップＳ５）、第１領域２３１上に第２のドライフィルム１０６を厚さ方向に貫通する複数の第２の開口部１０６ａを形成し（図１０におけるステップＳ６，Ｓ７）、電解メッキ処理により、２段目の電極である第２の電極１０７を形成する（図１０におけるステップＳ８）。
【００４２】
次に、第２のドライフィルム１０６上に第３のドライフィルム２０６を貼り付ける（図１０におけるステップＳ２１）。次に、図８（ａ）に示されるように、リソグラフィ技術に基づく露光及び現像処理を用いて、第３領域２３４における複数の第２の電極１０７上に、第２の開口部１０６ａに重なり、第３のドライフィルム２０６を厚さ方向に貫通する第３の開口部（第３のホール）２０６ａを形成する（図１０におけるステップＳ２２，Ｓ２３）。第３の電極２０７を形成しない領域である第４領域２３３は、例えば、１又は複数の矩形の単位領域であり、半導体ウェハ１０１に形成される１又は複数チップの領域とすることができる。また、第３の電極２０７を形成しない領域である第４領域２３３は、１チップ内の一部の領域でもあってもよい。
【００４３】
次に、図８（ｂ）に示されるように、第３領域２３４内の第２の電極１０７上に３段目の電極である第３の電極２０７を電解メッキにより形成する（図１０におけるステップＳ２４）。第３の電極２０７は、通常は、Ｃｕ電極であるが、他の金属の電極（例えば、金、パラジウムなど）とすることも可能である。第２の実施形態においては、第１の電極１０５ａと第２の電極１０７と第３の電極２０７を重ね合わせた柱状の構造体が、ポスト電極２０８である。このとき、第３のドライフィルム２０６の第３の開口部２０６ａ内に第３の電極２０７は形成される。なお、ポスト電極２０８が最終構造として３段構成であり、半導体ウェハ１０１上に複数のポスト電極２０８を形成する場合には、電解メッキ装置のカソード電極１４３が接触する場所から遠い位置（例えば、半導体ウェハ１０１の中心付近）と近い位置（例えば、半導体ウェハ１０１の周辺部）におけるメッキ成長速度が異なる場合があるが、一部又は全ての第３の電極２０７の頂部が、第３のドライフィルム２０６の上面よりも高くなるように形成してもよい。
【００４４】
ただし、ドライフィルムを４層以上重ねて用いる場合には、第１及び第２の電極１０５，１０７と同様に、第３の電極２０７の上面を、第３のドライフィルム２０６の上面よりも低く形成する。
【００４５】
次に、第３、第２、及び第１のドライフィルム２０６、１０６及び１０４を薬液処理等により除去し（図１０におけるステップＳ９）、必要に応じて、配線１０３上に部品（例えば、図９における１１２）を実装する（図１０におけるステップＳ１０）。部品１１２は、実装された部品１１２の上面が、最も低いポスト電極２０８の上面よりも低い位置になるように、選択する。なお、配線１０３上に部品１１２を実装しないこともある。
【００４６】
その後、半導体ウェハ１０１全面を樹脂２０９により封止し（図１０におけるステップＳ１１）、樹脂２０９を研削し、ポスト電極２０８を露出させる（図１０におけるステップＳ１２）。研削後のポスト電極２０８の高さは、ポスト電極２０８の頂部が、部品１１２の頂部よりも高い位置になるように形成する。
【００４７】
その後、ポスト電極２０８上に半田ペーストを印刷し、リフロー処理を行い、半球状の半田端子を形成する（図１０におけるステップＳ１３）。以上の工程により、ＷＬ−ＣＳＰにおいて、配線上に部品を実装し、部品を樹脂２０９で封止した半導体装置が完成する。
【００４８】
レジストマスクを多段に積層してポスト電極の形成を行う際、１段目のレジストマスクの１段目の開口部の電解集中が生じる領域には、２段目のレジストマスクに２段目の開口部を設けず、２段目のレジストマスクの２段目の開口部の電解集中が生じる領域に３段目のレジストマスクの３段目の開口部を設けないことにより、１段目のレジストマスクの電解集中箇所と２段目のレジストマスクの電解集中箇所と３段目のレジストマスクの電解集中箇所を任意に移動（すなわち、任意の位置に設定）する。すなわち、１段目のレジストマスクにより電解メッキで形成された１段目の電極のメッキ成長速度が高い箇所と、２段目のレジストマスクにより電解メッキで形成された２段目の電極のメッキ成長速度が高い箇所と、３段目のレジストマスクにより電解メッキで形成された３段目の電極のメッキ成長速度が高い箇所を変更（すなわち、任意の位置に設定）する。換言すれば、レジストマスクを多段に積層してポスト電極の形成を行う際、レジストマスクの１段目と他段目の開口部の一部を変更することによりメッキ成長速度が相対的に高い箇所を変更する。
【００４９】
図９に示されるように、第２の実施形態に係る半導体装置は、半導体ウェハ１０１と、半導体ウェハ１０１上に、例えば、絶縁膜１０２を介して備えられた複数の配線１０３と、複数の配線１０３上に、電解メッキ処理により形成された複数の第１の電極１０５と、複数の第１の電極１０５のうちの第１の所定値Ｈ１以下の高さの位置を上面とする第１の電極１０５ａ上に、電解メッキ処理により形成された第２の電極１０７と、複数の第２の電極１０７のうちの第２の所定値Ｈ２（Ｈ２＞Ｈ１）以下の高さの位置を上面とする第２の電極１０７上に、電解メッキ処理により形成された第３の電極２０７と、第１の電極１０５及び第２の電極１０７を封止すると共に第３の電極２０７の側面を封止する樹脂２０９とを有している。なお、図９に示されるように、積層され第１の電極１０５ａと第２の電極１０７と第３の電極２０７とが、上面を樹脂２０９から露出させるポスト電極２０８を構成し、図９には示していないが、図８（ｂ）に示されるように、第３の電極２０７が積層されない第１の電極１０５ｂ及び第２の電極１０７ｂは樹脂２０９によって封止されている。
【００５０】
《２−２》第２の実施形態の効果
図１１（ａ）には、比較例の半導体装置の製造プロセスによって製造された複数のポスト電極の高さのばらつきの最大値（高さの差の最大値）Ｄ１０が示されており、図１１（ｂ）には、第２の実施形態に係る半導体装置の製造プロセスによって製造された複数のポスト電極の高さのばらつきの最大値（高さの差の最大値）Ｄ１１が示されている。図１１（ａ）に比較例として示されるように、電解メッキ装置のカソード電極（図５の１４３）が接触する場所に近い領域２３３ａにポスト電極２０７ａを形成した場合には、図１１（ａ）に示されるポスト電極の高さのばらつきの最大値Ｄ１０は大きくなる。これに対し、第２の実施形態に係る半導体装置製造方法によれば、図１１（ｂ）に示されるように、最も高いポスト電極と最も低いポスト電極のとの差（複数のポスト電極の高さばらつきの最大値）Ｄ１１は、領域２３３ａにポストを形成した場合の図１１（ａ）に示される差Ｄ１０よりも、遙かに小さくなる。すなわち、電解メッキ装置のカソード電極１４３が接触する場所から遠い領域と比較し、電解メッキ装置のカソード電極１４３が接触する場所近傍でポスト電極の高さが高くなる現象が抑制されるため、ポスト電極を被覆する樹脂を薄く形成することが可能であり、樹脂内に発生する応力に起因する半導体ウェハ１０１の反り量を抑制し、その後の半導体ウェハ加工上の問題を生じ難くすることができる。
【００５１】
また、第１のドライフィルム１０４並びに第２のドライフィルム１０６の現像は、パターン頂部を広げるという傾向を持つ。これにより、第１のドライフィルム１０４と第２のドライフィルム１０６の界面は、ポスト電極２０８に図９に示されるような、周方向に長い環状の外周突起部（段差）１１０，２１０を生じ、この突起部１１０，２１０は、樹脂２０９からのポスト電極抜けを防止するという効果が得られる。
【００５２】
また、第２の実施形態によれば、ドライフィルム貼付け、ポスト電極メッキ工程を３回に分割し高いポスト電極を形成することにより、ポスト電極２０８の形成工程を３回に分けることとなり、ポスト電極２０８の電解メッキ処理におけるドライフィルムのアスペクト比を下げることが可能となるため、安価な装置を使用してもポスト電極内部に空洞を生じることなく、部品実装に必要なポスト電極の高さを確保することができる。
【００５３】
さらに、第２の実施形態においては、第１の電極１０５ａと第２の電極１０７の継ぎ目（接合位置）１１１を、応力集中箇所である第１のドライフィルム１０４と第２のドライフィルム１０６の界面（この界面位置には、図９に示されるような、周方向に長い環状の外周突起部（段差）１１０が形成される）より下にし、第２の電極１０７と第３の電極２０７の継ぎ目（接合位置）２１１を、応力集中箇所である第２のドライフィルム１０６と第３のドライフィルム２０６の界面（この界面位置には、図９に示されるような、周方向に長い環状の外周突起部（段差）２１０が形成される）より下にしている。接合位置と応力集中箇所を異ならせることによりポスト電極の強度を上げることが可能となる。また、第１のドライフィルム１０４と第２のドライフィルム１０６の界面に生じるポスト電極の段差１１０、及び、第２のドライフィルム１０６と第３のドライフィルム２０６の界面に生じるポスト電極の段差２１０により樹脂２０９からのポスト電極抜けを抑制することが可能となる。
【００５４】
なお、領域２３２，２３３は、電解メッキ条件毎にメッキ速度が急激に上昇する領域を事前に把握し、決定することが可能である。
【符号の説明】
【００５５】
１０１  半導体ウェハ、  １０２  絶縁膜、  １０３  配線、  １０４  第１のドライフィルム（第１のレジスト）、  １０４ａ  第１の開口部（ホール）、  １０５，１０５ａ，１０５ｂ  第１の電極、  １０６  第２のドライフィルム（第２のレジスト）、  １０６ａ  第２の開口部（ホール）、  １０７  第２の電極、  １０８，２０８  ポスト電極、  １０９，２０９  樹脂、  １１２  部品、  １１０，２１０  外周突起部、  １１１，２１１  接合位置、  １３１，２３１  第１領域、  １３２，２３２  第２領域、  １４３  カソード電極、  ２０６  第３のドライフィルム（第３のレジスト）、  ２０６ａ  第３の開口部（ホール）、  ２０７  第３の電極，  ２３４  第３領域、  ２３３  第４領域。
【図１】
2014093324.tif 000003
【図２】
2014093324.tif 000004
【図３】
2014093324.tif 000005
【図４】
2014093324.tif 000006
【図５】
2014093324.tif 000007
【図６】
2014093324.tif 000008
【図７】
2014093324.tif 000009
【図８】
2014093324.tif 000010
【図９】
2014093324.tif 000011
【図１０】
2014093324.tif 000012
【図１１】
2014093324.tif 000013