(57)【要約】      （修正有）【課題】薄膜電池と半導体回路素子のどちらの機能をも損なうことがなく、しかも薄型化を可能にする。【解決手段】薄型電池一体型半導体装置は、基板１０と、半導体回路素子である薄膜トランジスタ２０と、薄膜電池３０とを含んでいる。薄膜トランジスタ２０は、基板１０のＴＦＴ領域上に形成された、ゲート電極層２１、ソース電極層２４及びドレイン電極層を含む。薄膜電池３０は、基板１０のＴＦＴ領域とは異なるＴＦＢ領域上に形成された、正極集電体層３１、カソード電極層３３、固体電解質層３４、アノード電極層３５及び負極集電体層を含む。配線層５３は、ソース電極層２４と負極集電体層とを電気的に接続している。【選択図】図３
2014032892.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の第１領域上に形成された、少なくとも１つの導電層を含む半導体回路素子と、
前記基板の前記第１領域とは異なる第２領域上に形成された、正極集電体層、カソード電極層、固体電解質層、アノード電極層及び負極集電体層を含む全固体型の薄膜電池と、
前記基板上に形成された、前記薄膜電池と前記半導体回路素子とを電気的に接続する配線層とを備えていることを特徴とする薄型電池一体型半導体装置。
【請求項２】
前記半導体回路素子の前記導電層が、前記薄膜電池の前記正極集電体層及び前記負極集電体層の少なくともいずれか一方と同じ材料からなることを特徴とする請求項１に記載の薄型電池一体型半導体装置。
【請求項３】
前記半導体回路素子の前記導電層が、前記薄膜電池の前記正極集電体層及び前記負極集電体層の少なくともいずれか一方、並びに、前記配線層と同じ材料からなることを特徴とする請求項２に記載の薄型電池一体型半導体装置。
【請求項４】
前記半導体回路素子が２つの前記導電層を有しており、
前記２つの導電層の一方が前記薄膜電池の前記正極集電体層及び前記負極集電体層の一方と同じ材料からなり、前記２つの導電層の他方が前記薄膜電池の前記正極集電体層及び前記負極集電体層の他方と同じ材料からなることを特徴とする請求項１〜３のいずれか１項に記載の薄型電池一体型半導体装置。
【請求項５】
前記半導体回路素子が薄膜トランジスタであることを特徴とする請求項１〜４のいずれか１項に記載の薄型電池一体型半導体装置。
【請求項６】
複数の前記薄膜トランジスタを備えており、
前記複数の薄膜トランジスタが、表示装置の画素ごとに配置されたスイッチング素子であることを特徴とする請求項５に記載の薄型電池一体型半導体装置。
【請求項７】
複数の前記半導体回路素子を備えており、
前記複数の半導体回路素子が前記薄膜電池の充放電回路を構成していることを特徴とする請求項１〜６のいずれか１項に記載の薄型電池一体型半導体装置。
【請求項８】
前記薄膜電池が前記半導体回路素子の電源となっていることを特徴とする請求項１〜７のいずれか１項に記載の薄型電池一体型半導体装置。
【請求項９】
薄型電池一体型半導体装置の製造方法であって、
基板の第１領域上に、少なくとも１つの導電層を含む半導体回路素子を形成する工程と、
前記基板の前記第１領域とは異なる第２領域上に、正極集電体層、カソード電極層、固体電解質層、アノード電極層及び負極集電体層を含む全固体型の薄膜電池を形成する工程と、
前記基板上に、前記薄膜電池と前記半導体回路素子とを電気的に接続する配線層を形成する工程とを備えており、
前記半導体回路素子の前記導電層の形成を、前記薄膜電池の前記正極集電体層及び前記負極集電体層の一方の形成と同時に行うことを特徴とする薄型電池一体型半導体装置の製造方法。
【請求項１０】
前記半導体回路素子の前記導電層の形成を、前記薄膜電池の前記正極集電体層及び前記負極集電体層の一方、並びに、前記配線層の形成と同時に行うことを特徴とする請求項９に記載の薄型電池一体型半導体装置の製造方法。
【請求項１１】
前記半導体回路素子が２つの前記導電層を有しており、
前記半導体回路素子の前記２つの導電層の一方の形成を、前記薄膜電池の前記正極集電体層及び前記負極集電体層の一方の形成と同時に行い、
前記半導体回路素子の前記２つの導電層の他方の形成を、前記薄膜電池の前記正極集電体層及び前記負極集電体層の他方の形成と同時に行うことを特徴とする請求項９又は１０に記載の薄型電池一体型半導体装置の製造方法。
【請求項１２】
前記薄膜電池を形成する工程において、前記正極集電体層、前記カソード電極層、前記固体電解質層及び前記負極集電体層を形成した後に、前記アノード電極層を形成することを特徴とする請求項９〜１１のいずれか１項に記載の薄型電池一体型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄型電池一体型半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、固体電解質を含む薄膜電池（Thin Film Battery （TFB））の開発が進められている。かかる薄膜電池は、そのすべての層が半導体プロセスによって形成される全固体型であるために小型軽量化及び大容量化が可能であるという大きな利点を有している。
【０００３】
特許文献１には、例えばトランジスタ、抵抗又はキャパシタといった素子の上方に薄膜電池が配置されていると共に両者が配線層を介して電気的に接続された薄膜電池一体型素子が開示されている。特許文献１の薄膜電池一体型素子によると、素子と薄膜電池とをリード線で接続する必要がなくなるために素子の高集積化を図ることが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１０６３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の薄膜電池一体型素子では、素子の上方に薄膜電池が配置されているために、例えば素子が薄膜トランジスタ（Thin Film Transistor （TFT））である場合には当該素子を表示装置のスイッチング素子として用いることができない。さらに、特許文献１の薄膜電池一体型素子には、装置を薄型するのに適していないという不利益がある。
【０００６】
本発明の目的は、薄膜電池と半導体回路素子のどちらの機能をも損なうことがなく、しかも薄型にすることができる薄型電池一体型半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る薄型電池一体型半導体装置は、基板と、前記基板の第１領域上に形成された、少なくとも１つの導電層を含む半導体回路素子と、前記基板の前記第１領域とは異なる第２領域上に形成された、正極集電体層、カソード電極層、固体電解質層、アノード電極層及び負極集電体層を含む全固体型の薄膜電池と、前記基板上に形成された、前記薄膜電池と前記半導体回路素子とを電気的に接続する配線層とを備えている。
【０００８】
これによると、半導体回路素子と薄膜電池とが互いに上下に重なるような位置関係にあるのではなく、これら両者が基板の互いに異なる領域に配置されているので、半導体回路素子を表示装置のスイッチング素子として用いることができるなど両者の機能を損なうことがなく、しかも装置を薄型にすることができる。
【０００９】
前記半導体回路素子の前記導電層は、前記薄膜電池の前記正極集電体層及び前記負極集電体層の少なくともいずれか一方と同じ材料からなることが好ましい。これによると、同じ材料からなる２つの層を同時に形成することが可能であるので、製造工程を簡略化することができる。
【００１０】
前記半導体回路素子の前記導電層が、前記薄膜電池の前記正極集電体層及び前記負極集電体層の少なくともいずれか一方、並びに、前記配線層と同じ材料からなることが好ましい。これによると、同じ材料からなる３つの層を同時に形成することが可能であるので、製造工程を簡略化することができる。
【００１１】
前記半導体回路素子が２つの前記導電層を有しており、前記２つの導電層の一方が前記薄膜電池の前記正極集電体層及び前記負極集電体層の一方と同じ材料からなり、前記２つの導電層の他方が前記薄膜電池の前記正極集電体層及び前記負極集電体層の他方と同じ材料からなることが好ましい。これによると、同じ材料からなる二組の２つの層をそれぞれ同時に形成することが可能であるので、製造工程をより簡略化することができる。
【００１２】
前記半導体回路素子が薄膜トランジスタであってもよい。
【００１３】
複数の前記薄膜トランジスタを備えており、前記複数の薄膜トランジスタが、表示装置の画素ごとに配置されたスイッチング素子であってもよい。これによって、薄膜電池からなる電源が一体形成された表示装置を得ることができる。
【００１４】
複数の前記半導体回路素子を備えており、前記複数の半導体回路素子が前記薄膜電池の充放電回路を構成していてもよい。これによって、薄膜電池とその充放電回路と両者間の配線とが１つの基板上に一体形成されたモジュールを提供することができる。
【００１５】
前記薄膜電池が前記半導体回路素子の電源となっていてもよい。これによって、半導体回路素子とその電源である薄膜電池と両者間の配線とが１つの基板上に一体形成されたモジュールを提供することができる。
【００１６】
本発明に係る薄型電池一体型半導体装置の製造方法は、基板の第１領域上に、少なくとも１つの導電層を含む半導体回路素子を形成する工程と、前記基板の前記第１領域とは異なる第２領域上に、正極集電体層、カソード電極層、固体電解質層、アノード電極層及び負極集電体層を含む全固体型の薄膜電池を形成する工程と、前記基板上に、前記薄膜電池と前記半導体回路素子とを電気的に接続する配線層を形成する工程とを備えており、前記半導体回路素子の前記導電層の形成を、前記薄膜電池の前記正極集電体層及び前記負極集電体層の一方の形成と同時に行うものである。
【００１７】
これによって、上述した装置の製造を簡略化することができる。したがって、製造に要する時間を大幅に短縮することができる。
【００１８】
前記半導体回路素子の前記導電層の形成を、前記薄膜電池の前記正極集電体層及び前記負極集電体層の一方、並びに、前記配線層の形成と同時に行うことが好ましい。これによって、当該装置の製造を簡略化することができる。
【００１９】
前記半導体回路素子が２つの前記導電層を有しており、前記半導体回路素子の前記２つの導電層の一方の形成を、前記薄膜電池の前記正極集電体層及び前記負極集電体層の一方の形成と同時に行い、前記半導体回路素子の前記２つの導電層の他方の形成を、前記薄膜電池の前記正極集電体層及び前記負極集電体層の他方の形成と同時に行うことが好ましい。これによって、当該装置の製造を簡略化することができる。
【００２０】
前記薄膜電池を形成する工程において、前記正極集電体層、前記カソード電極層、前記固体電解質層及び前記負極集電体層を形成した後に、前記アノード電極層を形成してもよい。これによって、最後にアノード電極層を形成するようにしているので、アノード電極層が保護膜で保護されるまでの期間を短くすることができる。
【発明の効果】
【００２１】
本発明によると、半導体回路素子と薄膜電池とが互いに上下に重なるような位置関係にあるのではなく、これら両者が基板の互いに異なる領域に配置されているので、半導体回路素子を表示装置のスイッチング素子として用いることができるなど両者の機能を損なうことがなく、しかも装置を薄型にすることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る薄型電池一体型半導体装置であるアクティブマトリックス型液晶表示装置用駆動モジュールの模式的な平面図である。
【図２】図１に描かれた薄型電池一体型半導体装置の部分断面図である。
【図３】図２とは異なる位置における薄型電池一体型半導体装置の部分断面図である。
【図４】図１に描かれた薄型電池一体型半導体装置における薄膜電池周辺の回路図である。
【図５】図１に描かれた薄型電池一体型半導体装置の製造方法を工程順に表した断面図である。
【図６】第１実施形態の変形例に係る薄型電池一体型半導体装置であるモノリシックＴＦＢモジュールの模式的な平面図である。
【図７】本発明の第２実施形態に係る薄型電池一体型半導体装置の製造方法を工程順に表した断面図である。
【図８】図７に描かれた製造方法の変形例を工程順に示す断面図である。
【図９】本発明の第３実施形態に係る薄型電池一体型半導体装置の製造方法を工程順に表した断面図である。
【図１０】本発明の第４実施形態に係る薄型電池一体型半導体装置の製造方法を工程順に表した断面図である。
【図１１】変形例に係る薄型電池一体型半導体装置における薄膜電池周辺の回路図である。
【発明を実施するための形態】
【００２３】
〔第１実施形態〕
図１に、本発明の第１実施形態に係る薄型電池一体型半導体装置であるアクティブマトリックス型液晶表示装置（Active-Matrix Liquid-Crystal Display）用駆動モジュール１（以下、単に「駆動モジュール」と称する）を示す。この駆動モジュール１を、図示しない液晶層、偏光板、カラーフィルタ及び対向基板などと積層することによって液晶表示装置が製造される。
【００２４】
駆動モジュール１は、例えばガラス又はシリコンからなる絶縁性の基板１０に、ＴＦＴ領域２、ＴＦＢ領域３及び制御回路領域４の３つの領域が設けられたものである。ＴＦＴ領域２には、液晶のスイッチング素子としての複数の薄膜トランジスタ（ＴＦＴ）が画素ごとに二次元的に配列されている。ＴＦＢ領域３には、薄膜電池（ＴＦＢ）が形成されている。制御回路領域４には、メモリ、ＴＦＴ領域２に形成された複数の薄膜トランジスタを制御する回路、及び、ＴＦＢ領域３に形成された薄膜電池の充放電回路（ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータなどを含む）が形成されている。制御回路領域４には、薄膜トランジスタ、抵抗、キャパシタ、ダイオードなどの複数の半導体回路素子が形成されている。
【００２５】
ＴＦＴ領域２とＴＦＢ領域３との間には、これら両領域に形成された半導体回路素子と薄膜電池とを電気的に接続する配線層が設けられた配線領域５ａが形成されている。ＴＦＢ領域３と制御回路領域４との間には、これら両領域に形成された半導体回路素子と薄膜電池とを電気的に接続する配線層が設けられた配線領域５ｂが形成されている。制御回路領域４とＴＦＴ領域２との間には、これら両領域に形成された半導体回路素子同士を電気的に接続する配線層が設けられた配線領域５ｃが形成されている。配線領域５ａ、５ｂ、５ｃ内の配線層は、当該配線領域内だけでなく、当該配線層によって接続される半導体回路素子及び／又は薄膜電池が存在するＴＦＴ領域２、ＴＦＢ領域３及び制御回路領域４まで延在している。配線領域５ａの詳細については後述する。
【００２６】
ＴＦＴ領域２に形成された薄膜トランジスタ２０及びＴＦＢ領域３に形成された薄膜電池３０を、図２及び図３を参照しつつ説明する。図２及び図３は、薄膜トランジスタ２０及び薄膜電池３０の互いに異なる位置での断面図である。なお、薄膜トランジスタ２０の幅が数十μｍ程度であるのに対して薄膜電池３０の幅は数インチ程度であるため、見やすさを考慮して図面における両者の縮尺は互いに異なるものとしている。
【００２７】
薄膜トランジスタ２０は、逆スタガ型（ボトムゲート）構造を有している。すわなち、薄膜トランジスタ２０は、基板１０上に形成された膜厚１５０ｎｍ〜１０００ｎｍのゲート電極層２１、ゲート電極層２１を覆う膜厚３０ｎｍ〜５００ｎｍのゲート絶縁膜２２、ゲート絶縁膜２２上に形成された膜厚３０ｎｍ〜３００ｎｍの半導体層２３、並びに、半導体層２３上に形成された膜厚１５０ｎｍ〜１０００ｎｍのソース電極層２４及びドレイン電極層２５を有している。また、ソース電極層２４及びドレイン電極層２５の互いに近接対向した端部は、半導体層２３上に形成された絶縁層である５０ｎｍ〜５００ｎｍのエッチストッパ層２６上に位置している。薄膜トランジスタ２０を含む駆動モジュール１の全体は封止保護膜としてのパッシベーション膜２７によって覆われている。ゲート電極層２１に正の電圧が印加されると半導体層２３近傍にチャネルが形成され、当該チャネルを介してソース電極層２４とドレイン電極層２５とが導通して電流が流れる。
【００２８】
ゲート電極層２１の材料としては、例えば、Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｐｔ、Ｍｏ、Ｃｕ及びＮｉ、これらの窒化物、酸化物及びシリサイド、並びに、これら同士の化合物から選択されたものを用いることができる。ゲート電極層２１は、単層構造及び複数層の積層構造のいずれを有していてもよい。一例として、下から順に、Ｔｉ（膜厚３０ｎｍ）／Ａｌ（膜厚２００ｎｍ）／Ｔｉ（膜厚３００ｎｍ）の３層積層構造を有するゲート電極層２１を形成してもよい。
【００２９】
ゲート絶縁膜２２は、単層構造及び複数層の積層構造のいずれを有していてもよく、その材料としては、例えば、Ｓｉ酸化物又はＳｉ窒化物を用いることができる。一例として、下から順に、Ｓｉ窒化物（膜厚３００ｎｍ）／Ｓｉ酸化物（膜厚５０ｎｍ）の２層積層構造を有するゲート絶縁膜２２を形成してもよい。また、半導体層２３の材料としては、アモルファスＳｉ、微結晶Ｓｉ、多結晶Ｓｉ、ＩＧＺＯ、ＳｉＣ、カーボン薄膜、ＺｎＯ、ＧａＮ、ＩＺＯ及び有機半導体単薄膜から選択されたものを用いることができる。一例として、膜厚１００ｎｍのアモルファスＳｉからなる単層構造を有する半導体層２３を形成してもよい。
【００３０】
エッチストッパ層２６は、単層構造及び複数層の積層構造のいずれを有していてもよく、その材料としては、例えば、Ｓｉ酸化物又はＳｉ窒化物を用いることができる。一例として、下から順に、Ｓｉ酸化物（膜厚６０ｎｍ）／Ｓｉ窒化物（膜厚２００ｎｍ）の２層積層構造を有するエッチストッパ層２６を形成してもよい。
【００３１】
ソース電極層２４及びドレイン電極層２５は、単層構造及び複数層の積層構造のいずれを有していてもよく、その材料としては、例えば、Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｐｔ、Ｍｏ、Ｃｕ及びＮｉ、これらの窒化物、酸化物及びシリサイド、並びに、これら同士の化合物から選択されたものを用いることができる。一例として、膜厚２００ｎｍのＣｕからなる単層構造を有するソース電極層２４及びドレイン電極層２５を形成してもよい。パッシベーション膜２７は、単層構造及び複数層の積層構造のいずれを有していてもよく、その材料としては、例えば、Ｓｉ酸化物又はＳｉ窒化物を用いることができる。一例として、下から順に、Ｓｉ窒化物（膜厚２５０ｎｍ）／Ｓｉ酸化物（膜厚７００ｎｍ）の２層積層構造を有するパッシベーション膜２７を形成してもよい。
【００３２】
薄膜電池３０は、基板１０上に形成された膜厚１５０ｎｍ〜１０００ｎｍの正極集電体層３１、正極集電体層３１の周縁部を覆いそれ以外の部分を露出させる膜厚３０ｎｍ〜５００ｎｍのゲート絶縁膜２２、並びに、正極集電体層３１上に順次形成されたカソード電極層３３、固体電解質層３４、アノード電極層３５及び負極集電体層３６を有している。薄膜電池３０においては、正極集電体層３１、カソード電極層３３、固体電解質層３４、アノード電極層３５及び負極集電体層３６がこの順番に通電されるように積層されている。
【００３３】
カソード電極層３３の周縁部はゲート絶縁膜２２の周縁部上に位置しており、固体電解質層３４はカソード電極層３３よりも平面視サイズが若干小さく、アノード電極層３５は固体電解質層３４よりも平面視サイズが若干小さく、負極集電体層３６はアノード電極層３５よりも平面視サイズが若干小さい。そのため、薄膜電池３０は、カソード電極層３３から負極集電体層３６に掛けてその側面がテーパー形状となっている。これによって層間の導通を抑制することができる。薄膜電池３０は、薄膜トランジスタ２０と同様にパッシベーション膜２７によって覆われている。
【００３４】
正極集電体層３１は、ゲート電極層２１と同じ膜厚及び同じ構造を有していて、ゲート電極層２１と同じ材料からなる。負極集電体層３６は、ソース電極層２４及びドレイン電極層２５と同じ膜厚及び同じ構造を有していて、ソース電極層２４及びドレイン電極層２５と同じ材料からなる。なお、後述するように、正極集電体層３１は、ゲート電極層２１と同時に形成される。また、負極集電体層３６は、ソース電極層２４及びドレイン電極層２５並びに後述の配線層５３と同時に形成される。
【００３５】
カソード電極層３３の材料としては、例えばＬｉＭｎＯ又はＬｉＣｏＯを用いることができる。固体電解質層３４の材料としては、例えばＬｉＰＯＮ、ＬｉＰＯ又はＬｉＢＯＮを用いることができる。アノード電極層３５の材料としては、例えばＬｉ、Ｃ又はＶＯを用いることができる。カソード電極層３３、固体電解質層３４、アノード電極層３５は、いずれも膜厚５００ｎｍ〜２０００ｎｍである。負極集電体層３６の膜厚は１５０ｎｍ〜１０００ｎｍである。
【００３６】
配線領域５ａには、配線層５３と、配線層５３の下に形成されたゲート絶縁膜２２とが形成されている。配線層５３は、ＴＦＴ領域２に形成されたソース電極層２４及びＴＦＢ領域３に形成された負極集電体層３６と連続した同一層として形成されている。
【００３７】
つまり、ソース電極層２４及び負極集電体層３６がそのまま配線領域５ａに延在したものが配線層５３である。したがって、上述のように、負極集電体層３６は、ソース電極層２４及びドレイン電極層２５並びに配線層５３と同じ材料からなる。このように、配線層５３は、薄膜トランジスタ２０と薄膜電池３０とを電気的に接続している。
【００３８】
なお、薄膜トランジスタ２０及び薄膜電池３０を構成する各導電層（正極集電体層３１、ゲート電極層２１、負極集電体層３６、ソース電極層２４及びドレイン電極層２５、カソード電極層３３、固体電解質層３４、アノード電極層３５）の材料としては、基本的には導電率が良好であればどのようなものでも用いることが可能である。しかしながら、微細加工が施される薄膜トランジスタ２０内の導電層はチッピングが生じにくい性質があることが好ましく、薄膜電池３０内の導電層は隣接する層との相互作用によって電池特性が低下しにくいことが好ましい。つまり、薄膜トランジスタ２０と薄膜電池３０とでは導電層に要求される性質が異なる一方において、薄膜トランジスタ２０及び薄膜電池３０の導電層が同時形成されることを考慮して、最適な材料を選択することが望まれる。
【００３９】
図４に、薄膜トランジスタ２０と薄膜電池３０との接続関係を模式的に示す。図４に示すように、薄膜トランジスタ２０のソース電極層２４が配線層５３を介して薄膜電池３０の負極集電体層３６に接続されている。駆動モジュール１のドレイン電極層２５は、キャパシタとしての液晶素子６１を介して図示しない対向電極に接続される。ゲート電極層２１の電位を制御することでソース−ドレイン間の電流をオンオフさせることができ、これによって液晶素子６１を駆動することができる。
【００４０】
図２及び図３ではＴＦＴ領域２の薄膜トランジスタ２０とＴＦＢ領域３の薄膜電池３０とを例に説明した。しかし、図２及び図３で説明した関係は、制御回路領域４に形成された薄膜トランジスタ、抵抗、キャパシタ、ダイオードなどの複数の半導体回路素子と、ＴＦＢ領域の薄膜電池３０との間についても成り立つ。すなわち、配線領域５ｂには、図示しない１又は２つの配線層と、ゲート絶縁膜とが形成されている。この場合、下方配線層は、制御回路領域４に形成されたゲート電極層（或いはその他の導電層）及びＴＦＢ領域３に形成された正極集電体層３１と連続した同一層として形成されている。上方配線層は、制御回路領域４に形成されたソース電極層（或いはその他の導電層）及びＴＦＢ領域３に形成された負極集電体層３６と連続した同一層として形成されている。
【００４１】
次に、駆動モジュール１の製造方法について、図２に描かれたＴＦＴ領域２の薄膜トランジスタ２０及びＴＦＢ領域３の薄膜電池３０を中心に説明する。なお、説明を省略するが、制御回路領域４内の半導体回路素子も薄膜トランジスタ２０及び薄膜電池３０と同時に形成する。
【００４２】
まず、図５（ａ）に示すように、基板１０上の全面にＰＶＤ（Physical Vapor Deposition）によって導電層をした後、レジストを用いたエッチング工程を含むフォトリソグラフィによって、この導電層からゲート電極層２１及び正極集電体層３１を同時に形成する。
【００４３】
次に、図５（ｂ）に示すように、ＣＶＤ（Chemical Vapor Deposition）によって、基板１０の全面をゲート絶縁膜２２で覆う。しかる後、図５（ｃ）に示すように、ＣＶＤ、ＰＶＤ又はインクジェット印刷法で成膜された半導体層から、エッチング工程を含むフォトリソグラフィによって、平面視においてゲート電極層２１と重なる半導体層２３をゲート絶縁膜２２上に形成する。
【００４４】
そして、図５（ｄ）に示すように、ＣＶＤによって成膜された絶縁層から、フォトリソグラフィによって、半導体層２３上にエッチストッパ層２６を形成する。しかる後、図５（ｅ）に示すように、ゲート電極層２１上の図示範囲外にあるゲート絶縁膜２２の一部領域及び正極集電体層３１上にあるゲート絶縁膜２２の一部領域を、エッチング工程を含むフォトリソグラフィによって除去する。その結果、図示範囲外にゲート電極層２１を露出させるコンタクトホールが形成されると共に、ゲート絶縁膜２２にコンタクトホール３２ａが形成されて正極集電体層３１の上面が露出する。
【００４５】
引き続いて、図５（ｆ）に示すように、スパッタリング又はＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、正極集電体層３１上に、カソード電極層３３、固体電解質層３４及びアノード電極層３５を順次形成する。なお、このときＴＦＴ領域２の薄膜トランジスタ２０は図示しない絶縁膜によって保護しておくことが好ましい。
【００４６】
次に、図５（ｇ）に示すように、ＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、半導体層２３上にソース電極層２４及びドレイン電極層２５を形成し、これと同時に、アノード電極層３５上に負極集電体層３６を形成すると共に、ソース電極層２４と負極集電体層３６とを電気的に接続する配線層５３を形成する。しかる後、図５（ｈ）に示すように、基板１０の全面を覆うパッシベーション膜２７を形成する。
【００４７】
このようにして製造された駆動モジュール１は、しかる後に、その全域がカラーフィルタ及び対向基板によって封止される。そのため、ＴＦＴ領域２の薄膜トランジスタ２０だけでなく、ＴＦＢ領域３の薄膜電池３０及び制御回路領域４の半導体回路素子も、大気や水分にさらされることがなく、さらに物理的衝撃から保護される。
【００４８】
以上の工程によって製造された駆動モジュール１においては、薄膜トランジスタ２０と薄膜電池３０とが、互いに上下に重なるような位置関係にあるのではなく、基板１０の異なる領域上に形成されているために、薄膜トランジスタ２０を液晶表示装置のスイッチング素子として用いることができて薄膜トランジスタ２０の機能を損なうことがない。また、薄膜トランジスタ２０と薄膜電池３０とが互いに上下に重なるような位置関係にある場合よりも、駆動モジュール１を薄型にすることができる。
【００４９】
また、ゲート電極層２１及び正極集電体層３１が互いに同じ材料からなるので、製造工程が簡略化される。また、本実施形態では、ソース電極層２４、負極集電体層３６及び配線層５３も互いに同じ材料からなるので、製造工程がより簡略化される。
【００５０】
本実施形態に係る駆動モジュール１においては薄膜トランジスタ２０が液晶表示装置の画素ごとに配置されているので、薄膜電池３０からなる電源が一体形成された液晶表示装置を得ることができる。また、制御回路領域４内に薄膜電池３０の充放電回路が構成されているので、薄膜電池３０とその充放電回路と両者間の配線とが１つの基板上に一体形成された駆動モジュール１を提供することができる。さらに、本実施形態によると、スイッチング素子である薄膜トランジスタ２０とその電源である薄膜電池３０と両者間の配線とが１つの基板上に一体形成された駆動モジュール１を提供することができる。このように、本実施形態に係る駆動モジュール１によると、駆動モジュール１にさらに外部装置（電源又は充放電回路など）を接続する必要がなくなる。したがって、電源としての薄膜二次電池が内蔵された、超薄型電子ペーパー端末及び液晶表示領域を有するＩＣカードを実現することが可能となる。
【００５１】
また、本実施形態に係る駆動モジュール１の製造方法によると、正極集電体層３１とゲート電極層２１とを同時に形成すると共に、負極集電体層３６とソース電極層２４及びドレイン電極層２５と配線層５３とを同時に形成するので、薄膜トランジスタ２０と薄膜電池３０とを別々に製造する場合に比較して、駆動モジュール１の製造を簡略化することができる。例えば、図５に示したように薄膜トランジスタ２０と薄膜電池３０とを同時に製造する場合に、薄膜トランジスタ２０だけを製造する場合から増加する工程は、図５（ｆ）に示したカソード電極層３３、固体電解質層３４及びアノード電極層３５を順次形成する工程だけである。したがって、駆動モジュール１の製造に要する時間を大幅に短縮することができ、製造コスト削減をも図ることができる。
【００５２】
なお、上述した実施形態において、正極集電体層３１、カソード電極層３３、固体電解質層３４、アノード電極層３５及び負極集電体層３６をこの順序で形成しているが、形成順を逆にしてもよい。また、正極集電体層３１、カソード電極層３３、固体電解質層３４、アノード電極層３５及び負極集電体層３６の順番に通電されるのであれば、形成順序が入れ替わってもよい。
【００５３】
〔第１実施形態の変形例〕
次に、本発明の第１実施形態の変形例について、図６を参照しつつ説明する。図６に示されているには、薄型電池一体型半導体装置であるモノリシックＴＦＢモジュール１’である。このＴＦＢモジュール１’は、例えばガラス又はシリコンからなる絶縁性の基板１０’に、ＴＦＢ領域３’及び充放電回路領域４’が設けられたものである。
【００５４】
ＴＦＢ領域３’には、第１実施形態で説明したＴＦＢ領域３と同様の構造を有する１つの薄膜電池が形成されている。充放電回路領域４’には、ＴＦＢ領域３’に形成された薄膜電池の充放電回路（ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータなどを含む）が形成されている。充放電回路領域４’には、薄膜トランジスタ、抵抗、キャパシタ、ダイオードなどの複数の半導体回路素子が形成されている。充放電回路領域４’に形成された薄膜トランジスタは、第１実施形態のＴＦＴ領域２に形成された薄膜トランジスタ２０と同様の構造を有している。
【００５５】
ＴＦＢ領域３’と充放電回路領域４’との間には、これら両領域に形成された半導体回路素子と薄膜電池とを電気的に接続する配線層が設けられた配線領域５ｂ’が形成されている。
【００５６】
本変形例のＴＦＢモジュール１’においても、第１実施形態と同様に、ＴＦＢ領域３’の正極集電体層と充放電回路領域４’に形成された薄膜トランジスタのゲート電極層と両者を接続する配線層とが、同じ材料で同時に形成されている。また、ＴＦＢ領域３’の負極集電体層と充放電回路領域４’に形成された薄膜トランジスタのソース電極層及びドレイン電極層２５と両者を接続する配線層とが、同じ材料で同時に形成されている。したがって、本変形例に係るＴＦＢモジュール１’を薄型にすることができ、その製造工程が簡略化される。さらに、ＴＦＢモジュール１’の製造に要する時間を大幅に短縮することができ、製造コスト削減をも図ることができる。また、充放電回路領域４’内に薄膜電池の充放電回路が構成されているので、薄膜電池とその充放電回路と両者間の配線とが１つの基板上に一体形成されたＴＦＢモジュール１’を提供することができる。
【００５７】
〔第２実施形態〕
次に、本発明の第２実施形態に係る薄型電池一体型半導体装置であるアクティブマトリックス型液晶表示装置用駆動モジュール（以下、単に「駆動モジュール」と称する）について説明する。この駆動モジュールは、第１実施形態で説明した駆動モジュール１と同じく、絶縁性の基板に、ＴＦＴ領域、ＴＦＢ領域及び制御回路領域の３つの領域が設けられたものである。ただし、本実施形態においては、ＴＦＴ領域の薄膜トランジスタ及びＴＦＢ領域の薄膜電池の構造が第１実施形態のものとは相違している。以下に説明するように、本実施形態において、ＴＦＴ領域の薄膜トランジスタは、スタガ型（トップゲート）構造を有している。
【００５８】
まず、本実施形態に係る駆動モジュールの製造方法について、図７（ｇ）に描かれたＴＦＴ領域の薄膜トランジスタ１２０及びＴＦＢ領域の薄膜電池１３０を中心に説明する。なお、制御回路領域内の半導体回路素子も薄膜トランジスタ１２０及び薄膜電池１３０と同時に形成されるものとする。
【００５９】
まず、図７（ａ）に示すように、ガラス、プラスチック、ＰＥＴ、樹脂フィルム又は半導体からなる基板１１０上の全面に、シリコン酸化膜、シリコン窒化膜又は炭素化合物からなる絶縁膜であるベースコート１１１を形成する。しかる後、ＣＶＤ、ＰＶＤ又はインクジェット印刷法で全面に成膜された半導体層から、エッチング工程を含むフォトリソグラフィによって、薄膜トランジスタ１２０の形成領域に半導体層１２１を形成する。半導体層１２１は、例えば有機半導体単結晶薄膜であってよい。
【００６０】
そして、図７（ｂ）に示すように、ＣＶＤによって、全面をゲート絶縁膜１２２で覆う。それから、ゲート絶縁膜１２２を介して半導体層１２１に不純物（リン又はボロン）をドーピングする。
【００６１】
次に、図７（ｃ）に示すように、ＰＶＤによって導電層をした後、エッチング工程を含むフォトリソグラフィによって、この導電層からゲート電極層１２３及び正極集電体層１３３を同時に形成する。しかる後、図７（ｄ）に示すように、ＣＶＤによって、全面を層間絶縁膜１２４で覆う。
【００６２】
そして、図７（ｅ）に示すように、ゲート電極層１２３上にある層間絶縁膜１２４の一部領域、半導体層１２１上にあるゲート絶縁膜１２２及び層間絶縁膜１２４の一部領域（２個所）、及び、正極集電体層１３３上にある層間絶縁膜１２４の一部領域を、エッチング工程を含むフォトリソグラフィによって除去する。その結果、層間絶縁膜１２４にゲート電極層１２３を露出させるコンタクトホール１２４ａが形成され、ゲート絶縁膜１２２及び層間絶縁膜１２４に半導体層１２１を露出させるソース／ドレインコンタクト用のコンタクトホール１２４ｂ、１２４ｃがそれぞれ形成されると共に、層間絶縁膜１２４に１２４ｄが形成されて正極集電体層１３３の上面が露出する。
【００６３】
引き続いて、図７（ｆ）に示すように、スパッタリング又はＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、正極集電体層１３３上に、カソード電極層１３４、固体電解質層１３５及びアノード電極層１３６を順次形成する。
【００６４】
次に、図７（ｇ）に示すように、ＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、コンタクトホール１２４ａを埋めてゲート電極層１２３と接続されたゲート配線層１２６と、コンタクトホール１２４ｂ、１２４ｃを埋めて半導体層１２３とそれぞれ接続されたソース電極層１２７及びドレイン電極層１２８とを形成し、これと同時に、アノード電極層１３６上に負極集電体層１３７を形成すると共に、ソース電極層１２７と負極集電体層１３７とを電気的に接続する配線層（図示せず）を形成する。しかる後、基板１０の全面を覆うパッシベーション膜（図示せず）を形成する。
【００６５】
〔第２実施形態の変形例〕
次に、本発明の第２実施形態の変形例として、ＴＦＢ領域の薄膜電池の製造工程を第２実施形態から変更したものについて、図８を参照しつつ説明する。本変形例に係る駆動モジュール及びその製造方法は以下に説明する以外は上述した第２実施形態と同じであるので、その詳細な説明を省略する。
【００６６】
本変形例に係る駆動モジュールの製造方法は、図７（ｅ）で説明した工程までは第２実施形態と共通である。図８（ａ）は図７（ｅ）と同じ断面図である。この後、図８（ｂ）に示すように、スパッタリング又はＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、正極集電体層１３３上に、カソード電極層１３４’及び固体電解質層１３５’を順次形成する。
【００６７】
次に、図８（ｃ）に示すように、スパッタリング又はＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、層間絶縁膜１２４上に、カソード電極層１３４’及び固体電解質層１３５’とは絶縁される（例えば離隔して形成される又は側面に絶縁膜が形成される）ように負極集電体層１３７’を形成する。このとき、同時に、薄膜トランジスタのゲート配線層１２６と、ソース電極層１２７及びドレイン電極層１２８とを形成すると共に、ソース電極層１２７と負極集電体層１３７’とを電気的に接続する配線層（図示せず）を形成する。
【００６８】
しかる後、図８（ｄ）に示すように、スパッタリング又はＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、固体電解質層１３５’及び負極集電体層１３７’上に、アノード電極層１３６’を形成する。それから、基板１０の全面を覆うパッシベーション膜（図示せず）を形成する。
【００６９】
本変形例によって製造された薄膜電池は、アノード電極層１３６’が最後に成膜されるが、正極集電体層１３３、カソード電極層１３４’、固体電解質層１３５’、アノード電極層１３６’及び負極集電体層１３７’の順番に通電されるように構成されている。本変形例によると、薄膜電池を構成する複数層の中でアノード電極層１３６’を最後に形成するようにしているので、アノード電極層１３６’がパッシベーション膜で保護されるまでの期間を短くすることができる。なお、本変形例は、第２実施形態だけでなく、第１実施形態及び後述する第３、第４実施形態にも適用することが可能である。
【００７０】
〔第３実施形態〕
次に、本発明の第３実施形態に係る薄型電池一体型半導体装置であるアクティブマトリックス型液晶表示装置用駆動モジュール（以下、単に「駆動モジュール」と称する）について説明する。この駆動モジュールは、第１実施形態で説明した駆動モジュール１と同じく、絶縁性の基板に、ＴＦＴ領域、ＴＦＢ領域及び制御回路領域の３つの領域が設けられたものである。本実施形態においては、ＴＦＴ領域の薄膜トランジスタの構造が第１及び第２実施形態のものとは相違しており、ＴＦＢ領域の薄膜電池の構造が第２実施形態のものと同じである。以下に説明するように、本実施形態において、ＴＦＴ領域の薄膜トランジスタは、スタガ型（トップゲート）構造を有している。
【００７１】
まず、本実施形態に係る駆動モジュールの製造方法について、図９（ｇ）に描かれたＴＦＴ領域の薄膜トランジスタ２２０及びＴＦＢ領域の薄膜電池２３０を中心に説明する。なお、制御回路領域内の半導体回路素子も薄膜トランジスタ２２０及び薄膜電池２３０と同時に形成されるものとする。
【００７２】
まず、図９（ａ）に示すように、ガラス、プラスチック、ＰＥＴ、樹脂フィルム又は半導体からなる基板２１０の全面に、ＣＶＤ、ＰＶＤ又はインクジェット印刷法で半導体層を成膜し、その半導体層から、エッチング工程を含むフォトリソグラフィによって、薄膜トランジスタ２２０の形成領域に半導体層２２１を形成する。半導体層２２１は、例えば有機半導体単結晶薄膜であってよい。
【００７３】
そして、図９（ｂ）に示すように、ＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、半導体層２２１上にソース電極層２２２及びドレイン電極層２２３を形成し、これと同時に、基板２１０上に正極集電体層２３１を形成する。しかる後、図９（ｃ）に示すように、ＣＶＤによって、全面をゲート絶縁膜２２４で覆う。それから、ゲート絶縁膜２２４を介して半導体層２２１に不純物（リン又はボロン）をドーピングする。
【００７４】
次に、図９（ｄ）に示すように、ソース電極層２２２及びドレイン電極層２２３上にあるゲート絶縁膜２２４の一部領域（２個所）、及び、正極集電体層２３１上にあるゲート絶縁膜２２４の一部領域を、エッチング工程を含むフォトリソグラフィによって除去する。その結果、ゲート絶縁膜２２４にソース電極層２２２及びドレイン電極層２２３を露出させるコンタクトホール２２４ａ、２２４ｂがそれぞれ形成されると共に、ゲート絶縁膜２２４にコンタクトホール２２４ｃが形成されて正極集電体層２３１の上面が露出する。
【００７５】
続いて、図９（ｅ）に示すように、スパッタリング又はＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、正極集電体層２３１上に、カソード電極層２３３、固体電解質層２３４及びアノード電極層２３５を順次形成する。
【００７６】
次に、図９（ｆ）に示すように、ＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、ソース電極層２２２とドレイン電極層２２３との間においてゲート絶縁膜２２４を介して半導体層２２１と対向するゲート電極層２２５と、コンタクトホール２２４ａ、２２４ｂを埋めてソース電極層２２２及びドレイン電極層２２３とそれぞれ接続されたソース配線層２２６及びドレイン電極層２２７とを形成し、これと同時に、アノード電極層２３５上に負極集電体層２３６を形成すると共に、ソース配線層２２６と負極集電体層２３６とを電気的に接続する配線層（図示せず）を形成する。しかる後、基板２１０の全面を覆うパッシベーション膜２２８を形成する。
【００７７】
〔第４実施形態〕
次に、本発明の第４実施形態に係る薄型電池一体型半導体装置であるアクティブマトリックス型液晶表示装置用駆動モジュール（以下、単に「駆動モジュール」と称する）について説明する。この駆動モジュールは、第１実施形態で説明した駆動モジュール１と同じく、絶縁性の基板に、ＴＦＴ領域、ＴＦＢ領域及び制御回路領域の３つの領域が設けられたものである。本実施形態においては、ＴＦＴ領域の薄膜トランジスタ及びＴＦＢ領域の薄膜電池の構造が第１〜第３実施形態のものとは相違している。以下に説明するように、本実施形態において、ＴＦＴ領域の薄膜トランジスタは、スタガ型（トップゲート）構造を有している。
【００７８】
まず、本実施形態に係る駆動モジュールの製造方法について、図１０（ｇ）に描かれたＴＦＴ領域の薄膜トランジスタ３２０及びＴＦＢ領域の薄膜電池３３０を中心に説明する。なお、制御回路領域内の半導体回路素子も薄膜トランジスタ３２０及び薄膜電池３３０と同時に形成されるものとする。
【００７９】
まず、図１０（ａ）に示すように、ガラス、プラスチック、ＰＥＴ、樹脂フィルム又は半導体からなる基板３１０上に、ＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、ソース電極層３２１及びドレイン電極層３２２を形成し、これと同時に、正極集電体層３３１を形成する。
【００８０】
続いて、図１０（ｂ）に示すように、スパッタリング又はＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、正極集電体層３３１上に、カソード電極層３３２、固体電解質層３３３及びアノード電極層３３４を順次形成する。
【００８１】
次に、図１０（ｃ）に示すように、ＣＶＤ、ＰＶＤ又はインクジェット印刷法で半導体層を成膜し、その半導体層から、エッチング工程を含むフォトリソグラフィによって、ソース電極層３２１とドレイン電極層３２２との間の基板３１０上に、両端部がソース電極層３２１及びドレイン電極層３２２上に位置する半導体層３２３を形成する。しかる後、図１０（ｄ）に示すように、ＣＶＤによって、全面をゲート絶縁膜３２４で覆う。それから、ゲート絶縁膜３２４を介して半導体層３２３に不純物（リン又はボロン）をドーピングする。
【００８２】
しかる後、図１０（ｅ）に示すように、ソース電極層３２１及びドレイン電極層３２２上にあるゲート絶縁膜３２４の一部領域（２個所）、及び、アノード電極層３３４上にあるゲート絶縁膜３２４の一部領域を、エッチング工程を含むフォトリソグラフィによって除去する。その結果、ゲート絶縁膜３２４にソース電極層３２１及びドレイン電極層３２２を露出させるコンタクトホール３２４ａ、３２４ｂがそれぞれ形成されると共に、ゲート絶縁膜３２４にコンタクトホール３２４ｃが形成されてアノード電極層３３４の上面が露出する。
【００８３】
続いて、図１０（ｆ）に示すように、ＰＶＤによる成膜及びエッチング工程を含むフォトリソグラフィによって、ソース電極層３２１とドレイン電極層３２２との間においてゲート絶縁膜３２４を介して半導体層３２３と対向するゲート電極層３２５と、コンタクトホール３２４ａ、３２４ｂを埋めてソース電極層３２１及びドレイン電極層３２２とそれぞれ接続されたソース配線層３２６及びドレイン電極層３２７とを形成し、これと同時に、アノード電極層３３４上に負極集電体層３３５を形成すると共に、ソース配線層３２６と負極集電体層３３５とを電気的に接続する配線層（図示せず）を形成する。しかる後、基板３１０の全面を覆うパッシベーション膜３２８を形成する。
【００８４】
第２〜第４実施形態に係る駆動モジュールによっても、上述した第１実施形態と同様の効果を得ることができる。
【００８５】
以上、本発明の好適な実施形態について説明したが、本発明は上述の実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更を上述の実施形態に施すことが可能である。例えば、上述した第１〜第４実施形態では、薄膜トランジスタのソース電極と薄膜電池の負極集電体層との間にはこれらと同じ材料で同時に形成される配線層を設けて両者を電気的に接続していたが、薄膜トランジスタのゲート電極と薄膜電池の正極集電体層との間にはこれらと同じ材料で同時に形成される配線層を設けて両者を電気的に接続していなかった。しかしながら、薄膜トランジスタ以外の半導体回路素子を形成する場合には、この半導体回路素子に含まれる２つの導電層の一方と薄膜電池の正極集電体層及び負極集電体層の一方とをこれらと同じ材料で同時に形成される第１配線層を介して電気的に接続し、半導体回路素子に含まれる２つの導電層の他方とＴＦＢの正極集電体層及び負極集電体層の他方とをこれらと同じ材料で同時に形成される第２配線層を介して電気的に接続してもよい。
【００８６】
具体例として、図１１には、薄膜電池４３０と共に半導体回路素子である抵抗４４０とキャパシタ４５０とが並列接続された回路を示されている。この場合において、薄膜電池４３０の正極集電体層４３１と抵抗４４０の一方の端子を構成する導電層４４１とキャパシタ４５０の一方の端子を構成する導電層４５１とが、これらと同じ材料で同時に形成された配線層４０５を介して接続されている。さらに、薄膜電池４３０の負極集電体層４３２と抵抗４４０の他方の端子を構成する導電層４４２とキャパシタ４５０の他方の端子を構成する導電層４５２とが、これらと同じ材料で同時に形成された配線層４０６を介して接続されている。
【００８７】
図１１に示した薄型電池一体型半導体装置の製造方法として、薄膜電池４３０と抵抗４４０とが並列接続されてキャパシタ４５０が形成されない簡略化した場合を例に説明する。このような薄型電池一体型半導体装置を製造するには、例えば図５で説明した製造方法において、抵抗４４０の一方の端子となるゲート電極層２１と正極集電体層３１との間に、これらを電気的に接続する配線層を図５（ａ）で示した工程で同時に設ける。そして、ゲート絶縁膜２２に開口を設けて半導体層２３とゲート電極層２１とを接触させる。エッチストッパ層２６及びドレイン電極層２５の形成を取りやめる。しかる後、抵抗体として機能する半導体層２３上に形成した、抵抗４４０の他方の端子となるソース電極層２４と、負極集電体層３６との間に、これらを電気的に接続する配線層５３を図５（ｇ）で示した工程で同時に設ける。なお、キャパシタを形成する場合には、半導体層２３の代わりに誘電体膜を形成すればよい。
【００８８】
また、本発明に係る薄型電池一体型半導体装置は、半導体回路素子の導電層が、薄膜電池の正極集電体層及び負極集電体層のいずれとも異なる材料からなるものであってもよい。また、半導体回路素子が２つの導電層を有する場合において、これら２つの導体層が、薄膜電池の正極集電体層及び負極集電体層のいずれとも異なる材料からなるものであってもよい。
【００８９】
さらに、本発明に係る薄型電池一体型半導体装置は、薄膜電池と半導体回路素子とが配線層を介して接続されていれば、薄膜トランジスタが薄膜電池の充放電回路を構成していなくてもよいし、薄膜電池が薄膜トランジスタの電源でなくてもよい。上述した実施形態では薄型電池一体型半導体装置として、アクティブマトリックス型液晶表示装置及びモノリシックＴＦＢモジュールの２つを例示したが、本発明はそれ以外の装置にも適用可能である。
【符号の説明】
【００９０】
１  駆動モジュール（薄型電池一体型半導体装置）
２  ＴＦＴ領域（第１領域）
３  ＴＦＢ領域（第２領域）
４  制御回路領域（第１領域）
５ａ、５ｂ、５ｃ  配線領域
１０  基板
２０  薄膜トランジスタ（半導体回路素子）
２１  ゲート電極層
２２  ゲート絶縁膜
２３  半導体層
２４ソース電極層
２５  ドレイン電極層
２６  エッチストッパ層
２７  パッシベーション膜
３０  薄膜電池
３１  正極集電体層
３３  カソード電極層
３４  固体電解質層
３５  アノード電極層
３６  負極集電体層
５３  配線層
６１  液晶素子
【図１】
2014032892.tif 000003
【図２】
2014032892.tif 000004
【図３】
2014032892.tif 000005
【図４】
2014032892.tif 000006
【図５】
2014032892.tif 000007
【図６】
2014032892.tif 000008
【図７】
2014032892.tif 000009
【図８】
2014032892.tif 000010
【図９】
2014032892.tif 000011
【図１０】
2014032892.tif 000012
【図１１】
2014032892.tif 000013