(57)【要約】【課題】安価で強固な接合が得られる半導体モジュールと、その製造方法を提供する。【解決手段】半導体チップ１０の第１電極部１２を、実装基板２０の第２電極部２２に接合することによって、半導体チップ１０が実装基板２０に実装される。その第１電極部１２と第２電極部２２では、窒素プラズマを照射することによって、第１銅電極本体１２ａの表面に第１窒化銅薄膜が形成され、第２銅電極本体２２ａの表面に第２窒化銅薄膜が形成される。そして、第１窒化銅薄膜と第２窒化銅薄膜とを接触させて加圧しながら熱処理を施すことによって、窒化銅３２を介在させる態様で第１電極部１２が第２電極部２２に接合される。【選択図】図６
2014103348.tif 000002
【特許請求の範囲】
【請求項１】
第１銅電極本体を含む第１電極部が形成された半導体チップと、
第２銅電極本体を含む第２電極部が形成された実装基板と
を備え、
前記半導体チップは、前記第１電極部と前記第２電極部とを対向させて前記第１銅電極本体と前記第２銅電極本体との間に窒化銅を介在させる態様で、前記実装基板に接合された、半導体モジュール。
【請求項２】
前記第１銅電極本体の側面および前記第２銅電極本体の側面を覆うように、保護膜として窒化銅薄膜が形成された、請求項１記載の半導体モジュール。
【請求項３】
前記実装基板はセラミック基板を含み、
前記第２銅電極本体は、前記セラミック基板において前記第１銅電極本体と対応する位置に配置された、請求項１または２に記載の半導体モジュール。
【請求項４】
前記実装基板は、前記第２銅電極本体を含む銅板である、請求項１または２に記載の半導体モジュール。
【請求項５】
前記実装基板は、前記第２銅電極本体が配置されている側とは反対の側がヒートシンクに接合された、請求項１〜４のいずれか１項に記載の半導体モジュール。
【請求項６】
半導体チップにおいて、実装基板に接合される側に第１銅電極本体を含む第１電極部を形成する工程と、
前記実装基板において、前記半導体チップが接合される側に第２銅電極本体を含む第２電極部を形成する工程と、
前記第１銅電極本体の表面に第１窒化銅を形成する工程と、
前記第２銅電極本体の表面に第２窒化銅を形成する工程と、
前記第１電極部と前記第２電極部とを対向させ、前記第１銅電極本体と前記第２銅電極本体との間に前記第１窒化銅および前記第２窒化銅を介在させる態様で、前記第１電極部と前記第２電極部とを密着させて加圧する工程と、
前記第１電極部と前記第２電極部とを加圧しながら所定の温度のもとで加熱し、前記第１窒化銅および前記第２窒化銅を拡散させることにより、窒化銅を含む接合層を介在させて前記第１電極部と前記第２電極部とを接合する工程と
を備えた、半導体モジュールの製造方法。
【請求項７】
前記第１銅電極本体を形成する工程および前記第１窒化銅を形成する工程は、スパッタ法によって、前記第１銅電極本体としての第１銅膜と前記第１窒化銅としての第１窒化銅膜とを連続してそれぞれ形成する工程を含み、
前記第２銅電極を形成する工程および前記第２窒化銅を形成する工程は、スパッタ法によって、前記第２銅電極本体としての第２銅膜と前記第２窒化銅としての第２窒化銅膜とを連続してそれぞれ形成する工程を含む、請求項６記載の半導体モジュールの製造方法。
【請求項８】
前記実装基板として、前記第２銅電極本体を含む銅板が用いられる、請求項６記載の半導体モジュールの製造方法。
【請求項９】
前記第１窒化銅を形成する工程および前記第２窒化銅を形成する工程は、前記第１銅電極本体の表面および前記第２銅電極本体の表面に、窒素プラズマをそれぞれ照射する工程を含む、請求項６記載の半導体モジュールの製造方法。
【請求項１０】
前記第１窒化銅を形成する工程および前記第２窒化銅を形成する工程は、前記第１銅電極本体および前記第２銅電極本体を、アンモニア溶液にそれぞれ浸漬する工程を含む、請求項６記載の半導体モジュールの製造方法。
【請求項１１】
前記第１窒化銅を形成する工程および前記第２窒化銅を形成する工程は、前記第１銅電極本体および前記第２銅電極本体を、アンモニアガスにそれぞれ晒す工程を含む、請求項６記載の半導体モジュールの製造方法。
【請求項１２】
前記第１電極部と前記第２電極部とを接合する工程では、前記所定の温度は、１００℃以上３００℃以下に設定された、請求項６〜１１のいずれか１項に記載の半導体モジュールの製造方法。
【請求項１３】
前記第１窒化銅を形成する工程および前記第２窒化銅を形成する工程では、前記第１窒化銅の厚みと前記第２窒化銅の厚みは、０．５ｎｍ以上１０ｎｍ以下とされる、請求項６〜１２のいずれか１項に記載の半導体モジュールの製造方法。
【請求項１４】
前記第１電極部と前記第２電極部とを接合した後、露出している前記第１銅電極本体および前記第２銅電極本体の表面を窒化する工程を備えた、請求項６〜１３のいずれか１項に記載の半導体モジュールの製造方法。
【請求項１５】
前記実装基板をヒートシンクに接合する工程を備えた、請求項６〜１４のいずれか１項に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体モジュールおよびその製造方法に関し、特に、チップ実装に適用される半導体モジュールと、その製造方法とに関するものである。
【背景技術】
【０００２】
パワーデバイス、レーザダイオード（Laser Diode）、または、発光ダイオード（Light Emitting Diode）等の半導体チップでは、動作時における発熱が比較的大きい。このため、放熱経路を設けて、寿命の劣化の原因となる半導体チップの温度上昇を抑えることが必要とされる。
【０００３】
半導体チップは、電極や配線等（メタライズ）が形成された実装基板または放熱板等に実装（チップ実装）される。半導体チップを効率よく冷却するために、放熱経路の熱抵抗を小さくする必要がある。このため、接合部分の熱抵抗を小さくするための設計や製造上の工夫が、数多く提案されている。
【０００４】
従来では、半田による実装が主流とされていたが、近年では、熱抵抗のさらなる低減のために、熱伝導率の高い銅または銀を接合部材とする実装手法が注目されている。高い熱伝導性を有する部材の中でも、銅はコストの面からも優れており、半導体チップからヒートシンクまでの接合部分を、銅だけによって形成する構造と製造方法とが望まれている。
【０００５】
ところが、銅は大気中に晒されると、その表面に比較的短時間で酸化膜が形成されてしまう。銅の表面に酸化膜が形成されると、接合に必要な温度や加圧力が高くなり、接合が困難になる。また、銅の酸化膜は脆いため、接合強度を劣化させる問題もある。このような問題を解消するために、以下のような手法が提案されている。
【０００６】
特許文献１では、銅を接合面とした金属接合方法に関し、一方の接合面と他方の接合面との間に、熱分解により還元性を発揮する炭化水素化合物を介在させる手法が提案されている。この手法では、接合時の熱によりラジカルな状態にされた炭化水素化合物によって、銅配線の表面に形成された酸化銅が還元される。これにより、清浄な接合面（銅表面）による接合が可能とされる。
【０００７】
特許文献２では、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置により、電子部品同士を接合する手法が提案されている。この手法では、前処理室において、蟻酸を用いて接合面の銅の表面が還元された後、前処理室に不活性ガスが導入される。次に、電子部品は不活性ガスの雰囲気が維持された状態で接合室に搬送され、接合室において電子部品同士が加圧接合される。この手法によって、銅の表面を還元したままの状態での接合が可能になり、比較的低温度のもとで強固な接合が得られるとされる。
【０００８】
特許文献３では、金属ナノ粒子ペーストを用いて電子部品を接合させる手法が提案されている。この手法では、カルボン酸を含む保護膜によって酸化防止した銅ナノ粒子ペーストを用い、所定の温度のもとで焼結することによって、電子部品が接合される。この手法では、比較的低温度のもとで、電子部品を接合することができるとされる。
【０００９】
特許文献４では、ナノ銅粒子を用いて、銅を焼結する手法が提案されている。この手法では、窒化されたナノ銅粒子を用いて窒化銅を熱分解し、窒素を除去すると同時に銅の焼結が行われる。この手法により、低温度のもとで銅を接合することができるとされる。
【００１０】
特許文献５では、基板に所定のプラズマを照射することによって基板を接合させる手法が提案されている。この手法では、基板に、酸素プラズマを照射し、続けて窒素プラズマを照射することによって、真空中で基板が接合される。この手法により、低温プロセスによって、強固でかつ緻密な接合を実現することができるとされる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−１８５８４３号公報
【特許文献２】特開２００６−１８１６４１号公報
【特許文献３】特開２０１２−２３０１４号公報
【特許文献４】特開２００６−２１０８７２号公報
【特許文献５】特開２００５−７９３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述したように、基板等の接合についてさまざまな技術が提案されている。しかしながら、銅と銅との接合に関して、安価な装置と安価な材料を用い、低温のもとで強固な接合を得ることは実現できていない。
【００１３】
本発明は、半導体モジュールの開発の一環で、銅と銅との接合に関して改善を提案するものであり、一つの目的は、安価で強固な接合が得られる半導体モジュールを提供することであり、他の目的は、そのような半導体モジュールの製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係る半導体モジュールは、半導体チップと実装基板とを備えている。半導体チップでは、第１銅電極本体を含む第１電極部が形成されている。実装基板では、第２銅電極本体を含む第２電極部が形成されている。半導体チップは、第１電極部と第２電極部とを対向させて第１銅電極本体と第２銅電極本体との間に窒化銅を介在させる態様で、実装基板に接合されている。
【００１５】
本発明係る半導体モジュールの製造方法は、以下の工程を備えている。半導体チップにおいて、実装基板に接合される側に第１銅電極本体を含む第１電極部を形成する。実装基板において、半導体チップが接合される側に第２銅電極本体を含む第２電極部を形成する。第１銅電極本体の表面に第１窒化銅を形成する。第２銅電極本体の表面に第２窒化銅を形成する。第１電極部と第２電極部とを対向させ、第１銅電極本体と第２銅電極本体との間に第１窒化銅および第２窒化銅を介在させる態様で、第１電極部と第２電極部とを密着させて加圧する。第１電極部と第２電極部とを加圧しながら所定の温度のもとで加熱し、第１窒化銅および第２窒化銅を拡散させることにより、窒化銅を含む接合層を介在させて第１電極部と第２電極部とを接合する。
【発明の効果】
【００１６】
本発明に係る半導体モジュールによれば、安価で強固な接合が得られる。
本発明に係る半導体モジュールの製造方法によれば、安価で強固な接合が得られる半導体モジュールを製造することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１に係る半導体モジュールの断面図である。
【図２】同実施の形態において、半導体モジュールの製造方法の一工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】本発明の実施の形態２に係る半導体モジュールの製造方法の一工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。
【図１６】本発明の実施の形態３に係る半導体モジュールの製造方法の一工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】本発明の実施の形態４に係る半導体モジュールの製造方法の一工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】本発明の実施の形態５に係る半導体モジュールの製造方法の一工程を示す断面図である。
【図２５】同実施の形態において、図２４に示す工程の後に行われる工程を示す断面図である。
【図２６】本発明の実施の形態６に係るパワーモジュールの断面図である。
【発明を実施するための形態】
【００１８】
実施の形態１
はじめに、半導体モジュールについて説明する。図１に示すように、半導体モジュール１では、半導体チップ１０が実装基板２０に接合されている。半導体チップ１０では、半導体素子１１の一例として、ショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）がシリコン基板に形成されている。ショットキーバリアダイオードのサイズは、たとえば、１０ｍｍ（縦）×１０ｍｍ（横）×１５０μｍ（厚み）である。半導体チップ１０には、実装基板２０と対向する側に第１銅電極本体１２ａを含む第１電極部１２が形成されている。
【００１９】
実装基板２０は、焼結アルミナからなるセラミック基板である。セラミック基板のサイズは、たとえば、１５ｍｍ（縦）×１５ｍｍ（横）×３００μｍ（厚み）である。このセラミック基板は、ＤＢＣ（登録商標）基板と称されている。実装基板２０には、半導体チップ１０と対向する側に第２銅電極本体２２ａを含む第２電極部２２が形成されている。
【００２０】
第１電極部１２と第２電極部２２と接合することによって、半導体チップ１０が実装基板２０に実装されている。第１電極部１２と第２電極部２２とが接合する接合界面付近には、厚み約５ｎｍ程度の窒化銅３２が介在する。また、接合された第１電極部１２と第２電極部２２の表面には、保護膜として窒化銅薄膜３６が形成されている。
【００２１】
上述した半導体モジュール１では、第１電極部１２と第２電極部２２とは、窒化銅を介在させる態様で接合されて、接合界面に酸化銅が含まれていないことによって、強度が高く、熱履歴に強い接合信頼性を得ることができる。
【００２２】
次に、半導体モジュールの製造方法の第１例について説明する。まず、図２に示すように、半導体モジュールとなる、半導体チップ１０と実装基板２０とが用意される。半導体チップ１０の一方の表面には、第１銅電極本体１２ａを含む第１電極部１２が形成されている。実装基板２０の一方の表面には、第２銅電極本体２２ａを含む第２電極部２２が形成されている。
【００２３】
次に、第１電極部１２と第２電極部２２とにプラズマ処理が施される。図３に示すように、ＲＦ（Radio Frequency）プラズマ照射装置のチャンバー５０内に、半導体チップ１０および実装基板２０が搬入される。次に、チャンバー５０内に窒素ガスが導入され、たとえば、ＲＦ出力１００Ｗのもとで、約３０秒間、窒素（Ｎ2）プラズマが半導体チップ１０および実装基板２０に照射される。この窒素プラズマの照射によって、第１銅電極本体１２ａの表面に第１窒化銅薄膜１４が形成され、第２銅電極本体２２ａの表面に第２窒化銅薄膜２４が形成される。第１窒化銅薄膜１４および第２窒化銅薄膜２４のそれぞれの膜厚は、約１〜１０ｎｍ程度とされる。
【００２４】
ここで、ＲＦプラズマ照射装置として、２種類のガスをチャンバー内に導入することが可能な仕様の場合には、２種類のプラズマを順次照射することが好ましい。すなわち、はじめに、チャンバー５０内にアルゴンガスを導入し、アルゴン（Ａｒ）プラズマを照射することによって、第１銅電極本体１２ａの表面および第２銅電極本体２２ａの表面をクリーニングし、次に、窒素プラズマを照射することによって窒化銅薄膜を形成する方が、第１電極部１２と第２電極部２２とをより強固に接合することが可能になる。
【００２５】
第１窒化銅薄膜１４および第２窒化銅薄膜２４のそれぞれの膜厚としては、０．５ｎｍ〜１０ｎｍ程度が好ましい。膜厚が０．５ｎｍよりも薄い場合には、後述する第１電極部１２と第２電極部２２とを加圧して密着させる際に、第１窒化銅薄膜１４または第２窒化銅薄膜２４が摩耗して、第１銅電極本体１２ａまたは第２銅電極本体２２ａの銅の部分が露出してしまうことがある。露出した銅が大気に晒されると表面が酸化されてしまい、不具合の原因になることがある。一方、膜厚が１０ｎｍよりも厚い場合には、大量の窒素ガスが発生する可能性が高くなって、良好な接合が得られないおそれがある。
【００２６】
次に、室温の大気中において、図４に示すように、第１電極部１２と第２電極部２２とが対向するように、半導体チップ１０と実装基板２０とが配置される。次に、図５に示すように、第１銅電極本体１２ａと第２銅電極本体２２ａとの間に、第１窒化銅薄膜１４および第２窒化銅薄膜２４を介在させる態様で、第１電極部１２と第２電極部２２とを密着させて加圧（矢印７０参照）することで、半導体チップ１０と実装基板２０とが仮接合される。第１電極部１２と第２電極部２２とを加圧する加圧力は、接合面の密着を促すために０．１ＭＰａ以上に設定することが好ましい。一方、半導体チップ１０の基板等が割れるのを防止するために、加圧力は５０ＭＰａ以下に設定することが好ましい。
【００２７】
次に、図６に示すように、仮接合状態の半導体チップ１０および実装基板２０を加圧しながら、温度約２５０℃のもとで加熱することによって、第１窒化銅薄膜１４と第２窒化銅薄膜２４が仮接合している部分では、窒化銅３２（第１窒化銅薄膜１４および第２窒化銅薄膜２４）が拡散して拡散接合層３０が形成される。拡散接合層３０が形成されることで、仮接合状態から半導体チップ１０と実装基板２０とが実質的に接合された状態になる。また、第１銅電極本体１２ａおよび第２銅電極本体２２ａの側面等に露出した第１窒化銅薄膜１４ａの部分および第２窒化銅薄膜２４ａの部分では、窒化銅が分解し窒素が放出されて、還元銅薄膜３４が形成される。
【００２８】
この接合の際の加熱温度は、窒化銅の拡散が始まる１００℃以上であればよい。一方、温度が高いほど窒化銅の拡散が速くなって工程時間を短くすることができるが、温度が高くなりすぎると、急激に窒素が窒化銅から放出されてボイドの原因となる。このため、加熱温度は、３００℃以下であることが好ましい。
【００２９】
ここで、大気中に露出した還元銅薄膜３４は、酸化される可能性がある。すでに述べたように、銅が酸化されると不具合の原因となる。このため、保護膜を形成することが好ましい。そこで、次に、図７に示すように、露出している還元銅薄膜３４を再度窒化することによって、保護膜としての窒化銅薄膜３６が形成される。こうして、半導体モジュール１が完成する。
【００３０】
上述した半導体モジュールの製造方法では、半導体チップ１０の第１電極部１２を、実装基板２０の第２電極部２２に接合することによって、半導体チップ１０が実装基板２０に実装される。その第１電極部１２と第２電極部２２では、窒素プラズマを照射することによって、第１銅電極本体１２ａの表面に第１窒化銅薄膜１４が形成され、第２銅電極本体２２ａの表面に第２窒化銅薄膜２４が形成される。そして、第１窒化銅薄膜１４と第２窒化銅薄膜２４とを接触させて加圧しながら熱処理を施すことによって、窒化銅３２（拡散接合層３０）を介在させる態様で第１電極部１２が第２電極部２２に接合される。
【００３１】
これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているプラズマ照射装置や熱処理装置を用いて、銅（第１電極部１２）と銅（第２電極部２２）とが強固に、かつ、緻密に接合された半導体モジュール１を製造することができる。
【００３２】
実施の形態２
ここでは、半導体モジュールの製造方法の第２例として、スパッタ法を用いて銅電極本体と窒化銅薄膜を形成する場合について説明する。なお、実施の形態１において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００３３】
まず、図８に示すように、半導体チップとなる、半導体基板にショットキーバリアダイオードが形成された半導体素子１１と、実装基板となるセラミック基板２０ａが用意される。次に、図９に示すように、半導体素子１１とセラミック基板２０ａが、スパッタ装置のチャンバー５１内に搬送される。次に、スパッタ法によって銅を堆積することにより、半導体素子１１の表面に銅膜１２ｂが形成され、セラミック基板２０ａの表面に銅膜２２ｂが形成される。
【００３４】
銅膜１２ｂ、２２ｂの形成に引き続き、図１０に示すように、スパッタ法によって窒化銅を堆積することにより、銅膜１２ｂの表面上に第１窒化銅薄膜１４ｂが形成され、銅膜２２ｂの表面上に第２窒化銅薄膜２４ｂが形成される。
【００３５】
次に、図１１に示すように、半導体素子１１の表面に形成された銅膜１２ｂ等をパターニングすることによって、第１銅電極本体１２ａを含む第１電極部１２が形成される。第１銅電極本体１２ａの表面（側面除く）上には、第１窒化銅薄膜１４ｂが形成されている。また、セラミック基板２０ａの表面に形成された銅膜２２ｂ等をパターニングすることによって、第２銅電極本体２２ａを含む第２電極部２２が形成される。第２銅電極本体２２ａの表面（側面除く）上には、第２窒化銅薄膜２４ｂが形成されている。こうして、半導体チップ１０と実装基板２０が形成される。
【００３６】
次に、室温の大気中において、図１２に示すように、第１電極部１２と第２電極部２２とが対向するように、半導体チップ１０と実装基板２０とが配置される。次に、図１３に示すように、第１銅電極本体１２ａと第２銅電極本体２２ａとの間に、第１窒化銅薄膜１４および第２窒化銅薄膜２４を介在させる態様で、第１電極部１２と第２電極部２２とを密着させて加圧（矢印７０参照）することで、半導体チップ１０と実装基板２０とが仮接合される。このとき、図５に示す工程において説明したように、第１電極部１２と第２電極部２２とを加圧する加圧力は、１ＭＰａ以上５０ＭＰａ以下に設定することが好ましい。
【００３７】
次に、図１４に示すように、仮接合状態の半導体チップ１０および実装基板２０を加圧しながら、温度約２５０℃のもとで加熱することによって、第１窒化銅薄膜１４と第２窒化銅薄膜２４が仮接合している部分では、窒化銅３２（第１窒化銅薄膜１４および第２窒化銅薄膜２４）が拡散して拡散接合層３０が形成される。図６に示す工程において説明したように、拡散接合層３０が形成されることで、半導体チップ１０と実装基板２０とが実質的に接合された状態になる。また、第２銅電極本体２２ａの上面に露出した第２窒化銅薄膜２４が分解して、還元銅薄膜３４が形成される。
【００３８】
次に、図７に示す工程において説明したように、保護膜が形成される。図１５に示すように、露出した第１銅電極本体１２ａ、第２銅電極本体２２ａおよび還元銅薄膜３４の表面を再度窒化することによって、保護膜としての窒化銅薄膜３６が形成される。こうして、半導体モジュール１が完成する。
【００３９】
上述した半導体モジュールの製造方法では、半導体チップ１０の第１電極部１２を、実装基板２０の第２電極部２２に接合することによって、半導体チップ１０が実装基板２０に実装される。半導体チップ１０と実装基板２０では、スパッタ法によって、第１銅電極本体１２ａを含む第１電極部１２と、第２銅電極本体２２ａを含む第２電極部２２とが形成される。さらに、スパッタ法によって、第１銅電極本体１２ａの表面に第１窒化銅薄膜１４が形成され、第２銅電極本体２２ａの表面に第２窒化銅薄膜２４が形成される。そして、第１窒化銅薄膜１４と第２窒化銅薄膜２４とを接触させて加圧しながら熱処理を施すことによって、窒化銅３２（拡散接合層３０）を介在させる態様で第１電極部１２が第２電極部２２に接合される。
【００４０】
これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているスパッタ装置や熱処理装置を用いて、銅（第１電極部１２）と銅（第２電極部２２）とが強固に、かつ、緻密に接合された半導体モジュールを製造することができる。
【００４１】
実施の形態３
ここでは、半導体モジュールの製造方法の第３例として、実装基板として銅板を適用する場合について説明する。なお、実施の形態１において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００４２】
まず、図１６に示すように、半導体モジュールとなる、半導体チップ１０と実装基板２０とが用意される。実装基板２０として、銅板２０ｂが適用される。銅板２０ｂは、第２電極部２２（第２銅電極本体２２ａ）を兼ねることになる。銅板２０ｂのサイズは、たとえば、１５ｍｍ（縦）×１５ｍｍ（横）×３００μｍ（厚み）であり、無酸素銅板から切り出される。
【００４３】
次に、図２に示す工程と同様にして、窒素プラズマが照射される。図１７に示すように、チャンバー５０内に、半導体チップ１０および実装基板２０が搬入され、窒素プラズマを照射することによって、第１銅電極本体１２ａの表面に第１窒化銅薄膜１４（１４ａ）が形成され、第２銅電極本体２２ａの表面に第２窒化銅薄膜２４（２４ａ）が形成される。
【００４４】
次に、室温の大気中において、図１８に示すように、第１電極部１２と第２電極部２２とが対向するように、半導体チップ１０と実装基板２０とが配置される。次に、図１９に示すように、第１銅電極本体１２ａと第２銅電極本体２２ａとの間に、第１窒化銅薄膜１４および第２窒化銅薄膜２４を介在させる態様で、第１電極部１２と第２電極部２２とを密着させて加圧（矢印７０参照）することで、半導体チップ１０と実装基板２０とが仮接合される。
【００４５】
次に、図２０に示すように、仮接合状態の半導体チップ１０および実装基板２０を加圧しながら、温度約２５０℃のもとで加熱することによって、第１窒化銅薄膜１４と第２窒化銅薄膜２４が仮接合している部分では、窒化銅３２（第１窒化銅薄膜１４および第２窒化銅薄膜２４）が拡散して拡散接合層３０が形成される。拡散接合層３０が形成されることで、仮接合状態から半導体チップ１０と実装基板２０とが実質的に接合された状態になる。また、第１銅電極本体１２ａおよび第２銅電極本体２２ａの側面等では、露出している第１窒化銅薄膜１４と第２窒化銅薄膜２４が分解して、還元銅薄膜３４が形成される。次に、図２１に示すように、露出した還元銅薄膜３４を再度窒化することによって、保護膜としての窒化銅薄膜３６が形成される。こうして、半導体モジュール１が完成する。
【００４６】
上述した半導体モジュールの製造方法では、半導体チップ１０の第１電極部１２を、実装基板２０の第２電極部２２に接合することによって、半導体チップ１０が実装基板２０に実装される。その実装基板２０として、第２電極部２２（第２銅電極本体２２ａ）の機能を含む銅板２０ｂが適用される。その第１電極部１２と第２電極部２２（銅板２０ｂ）では、窒素プラズマを照射することによって、第１銅電極本体１２ａの表面に第１窒化銅薄膜１４が形成され、第２銅電極本体２２ａ（銅板２０ｂ）の表面に第２窒化銅薄膜２４が形成される。そして、第１窒化銅薄膜１４と第２窒化銅薄膜２４とを接触させて加圧しながら熱処理を施すことによって、窒化銅３２（拡散接合層３０）を介在させる態様で第１電極部１２が第２電極部２２に接合される。
【００４７】
これにより、前処理室から気密状態のもとで電子部品が処理室まで搬送される接合装置を用いることなく、また、ナノ粒子のような高価な材料を用いることなく、汎用されているプラズマ照射装置や熱処理装置を用いて、銅（第１電極部１２）と銅（第２電極部２２）とが強固に、かつ、緻密に接合された半導体モジュールを製造することができる。また、銅板２０ｂを適用することで、種々の形態の半導体（パワー）モジュールに適用することができる。
【００４８】
実施の形態４
ここでは、半導体モジュールの製造方法の第４例として、アンモニア溶液を用いて窒化銅薄膜を形成する場合について説明する。なお、実施の形態１において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００４９】
まず、図２に示す工程と同様にして、半導体モジュールとなる、半導体チップ１０と実装基板２０とが用意される（図２参照）。次に、アンモニア溶液によって銅の窒化が行われる。図２２に示すように、薬液槽５２にアンモニア溶液５４が用意される。アンモニア溶液５４の濃度は、たとえば、約２５％とされる。また、アンモニア溶液５４の温度は、約４０℃に設定される。そのアンモニア溶液５４に、約１０分程度、半導体チップ１０と実装基板２０が浸漬される。
【００５０】
これにより、第１銅電極本体１２ａの表面には、膜厚約１〜１０ｎｍ程度の第１窒化銅薄膜１４が形成される。また、第２銅電極本体２２ａの表面にも、膜厚約１〜１０ｎｍ程度の第２窒化銅薄膜２４が形成される（図４等参照）。
【００５１】
その後、図４〜図７に示す工程（実施の形態１）と同様の工程を経て、図２３に示すように、半導体チップ１０の第１電極部１２が、実装基板２０の第２電極部２２に接合された半導体モジュール１が得られる。図２３に示すように、第１電極部１２の第１銅電極本体１２ａと第２電極部２２の第２銅電極本体２２ａとの間には、窒化銅３２が拡散した拡散接合層３０が介在する。
【００５２】
上述した半導体モジュールの製造方法では、プラズマ処理の代わりに、アンモニア溶液に第１銅電極本体１２ａおよび第２銅電極本体２２ａを浸漬することによって、第１窒化銅薄膜１４ｃおよび第２窒化銅薄膜２４ｃが形成される。これにより、設備コストの低減に寄与することができる。
【００５３】
なお、上述した半導体モジュールの製造方法では、半導体チップ１０と実装基板２０との双方を同じアンモニア溶液５４に浸漬する場合について説明したが、半導体チップ１０と実装基板２０とを、別々にアンモニア溶液に浸漬させるようにしてもよい。
【００５４】
実施の形態５
ここでは、半導体モジュールの製造方法の第５例として、アンモニアガスを用いて窒化銅薄膜を形成する場合について説明する。なお、実施の形態１において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００５５】
まず、図２に示す工程と同様にして、半導体モジュールとなる、半導体チップ１０と実装基板２０とが用意される（図２参照）。次に、アンモニアガスによって銅の窒化が行われる。図２４に示すように、半導体チップ１０と実装基板２０とがチャンバー５０内に搬入される。チャンバー５０内にアンモニアガス５６が導入され、チャンバー内の温度が約３００℃に設定される。そのアンモニアガスに、約１０時間程度、半導体チップ１０と実装基板２０が晒される。
【００５６】
これにより、第１銅電極本体１２ａの表面には、膜厚約１〜１０ｎｍ程度の第１窒化銅薄膜１４が形成される。また、第２銅電極本体２２ａの表面にも、膜厚約１〜１０ｎｍ程度の第２窒化銅薄膜２４が形成される（図４等参照）。
【００５７】
その後、図４〜図７に示す工程（実施の形態１）と同様の工程を経て、図２５に示すように、半導体チップ１０の第１電極部１２が、実装基板２０の第２電極部２２に接合された半導体モジュール１が得られる。図２５に示すように、第１電極部１２の第１銅電極本体１２ａと第２電極部２２の第２銅電極本体２２ａとの間には、窒化銅３２が拡散した拡散接合層３０が介在する。
【００５８】
上述した半導体モジュールの製造方法では、プラズマ処理の代わりに、アンモニアガスに第１銅電極本体１２ａおよび第２銅電極本体２２ａを晒すことによって、第１窒化銅薄膜１４ｃおよび第２窒化銅薄膜２４ｃが形成される。これにより、設備コストの低減に寄与することができる。
【００５９】
なお、上述した半導体モジュールの製造方法では、半導体チップ１０と実装基板２０との双方を同じアンモニアガスに晒す場合について説明したが、半導体チップ１０と実装基板２０とを、別々にアンモニアガスに晒すようにしてもよい。
【００６０】
実施の形態６
ここでは、半導体モジュールを適用したパワー半導体モジュールの製造方法について説明する。なお、実施の形態１において説明した半導体モジュールの製造方法における部材と同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００６１】
半導体チップとして、ＧａＮ等を適用した半導体チップ１０が用意される。また、実装基板として、アルミナまたは窒化ケイ素等からなるセラミック基板を適用した実装基板２０が用意される。次に、図３〜図７に示す工程（実施の形態１）と同様の工程を経て、半導体チップ１０の第１電極部１２が実装基板２０に接合される（図７参照）。
【００６２】
次に、図２６に示すように、セラミック基板（実装基板２０）において、半導体チップ１０が実装されている側とは反対の側が、ヒートシンク６０に接合される。こうして、パワー半導体モジュール２が完成する。
【００６３】
上述したパワー半導体モジュールの製造方法では、窒化銅３２（拡散接合層３０）を介在させる態様で第１銅電極本体１２ａと第２銅電極本体２２ａとを接合することによって、半導体チップ１０が実装基板２０に実装される。
【００６４】
これにより、半導体チップが半田によって実装基板に接合されている場合と比べて、半導体チップ１０から実装基板２０を経てヒートシンク６０までの熱抵抗が大幅に低減される。その結果、発熱量に対する許容量が向上し、パワー半導体モジュール２としての特性が向上し、また、パワー半導体モジュール２の寿命を延ばすことができる。さらに、熱抵抗が大幅に低減されることで、半導体チップ１０のサイズを縮小させたり、冷却機能を簡素化させることができ、コストの削減を図ることができる。
【００６５】
なお、上述した半導体モジュールでは、半導体チップに形成されている半導体素子の一例として、ショットキーバリアダイオードを例に挙げて説明した。半導体素子としては、これに限られず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他のパワー半導体素子、レーザダイオード、または、発光ダイオード等についても適用することが可能である。
【００６６】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６７】
本発明は、発熱量の比較的多い半導体チップが実装基板に実装される半導体モジュールに有効に利用される。
【符号の説明】
【００６８】
１  半導体モジュール、２  パワーモジュール、１０  半導体チップ、１１  半導体素子、１１ａ  ショットキーバリアダイオード、１２  第１電極部、１２ａ  第１銅電極本体、１２ｂ  銅膜、１４、１４ａ、１４ｂ、１４ｃ、１４ｄ  第１窒化銅薄膜、２０  実装基板、２０ａ  セラミック基板、２０ｂ  銅板、２２  第２電極部、２２ａ  第２銅電極本体、２２ｂ  銅膜、２４、２４ａ、２４ｂ、２４ｃ、２４ｄ  第２窒化銅薄膜、３０  拡散接合層、３２  窒化銅、３４  還元銅薄膜、３６  窒化銅薄膜、５０、５１  チャンバー、５２  薬液槽、５４  アンモニア水溶液、５６  アンモニアガス、６０  ヒートシンク、７０  矢印。
【図１】
2014103348.tif 000003
【図２】
2014103348.tif 000004
【図３】
2014103348.tif 000005
【図４】
2014103348.tif 000006
【図５】
2014103348.tif 000007
【図６】
2014103348.tif 000008
【図７】
2014103348.tif 000009
【図８】
2014103348.tif 000010
【図９】
2014103348.tif 000011
【図１０】
2014103348.tif 000012
【図１１】
2014103348.tif 000013
【図１２】
2014103348.tif 000014
【図１３】
2014103348.tif 000015
【図１４】
2014103348.tif 000016
【図１５】
2014103348.tif 000017
【図１６】
2014103348.tif 000018
【図１７】
2014103348.tif 000019
【図１８】
2014103348.tif 000020
【図１９】
2014103348.tif 000021
【図２０】
2014103348.tif 000022
【図２１】
2014103348.tif 000023
【図２２】
2014103348.tif 000024
【図２３】
2014103348.tif 000025
【図２４】
2014103348.tif 000026
【図２５】
2014103348.tif 000027
【図２６】
2014103348.tif 000028