(57)【要約】      （修正有）【課題】半導体装置のパッケージング後においても、電気的手段で確実にヒューズを切断できるヒューズ切断方法を提供する。【解決手段】トリム素子部は複数のトリム素子と、前記複数のトリム素子にそれぞれ対応して設けられ、当該トリム素子の両端を短絡する複数のヒューズ部とを含み、前記複数のヒューズ部の各々は、第１の配線パターンと、第２の配線パターンと、前記第１と前記第２の配線パターンとを接続するビアプラグとを含み、前記第１および第２の配線パターンの一方は前記トリム素子の一端に接続されており、前記複数のヒューズ部の少なくとも一つでは、前記第１の配線パターンが当該ヒューズ部の一部を構成する前記ビアプラグに接続される部分において、前記第１の絶縁膜中に第１の空洞が形成されており、前記第１の配線パターンと前記ビアプラグとの電気接続が前記第１の空洞により断たれている。【選択図】図４
2014103205.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された回路部と、
前記回路部に接続されたトリム素子部と、
を含み、
前記トリム素子部は、トリム素子と、前記トリム素子の両端に接続されたヒューズ部とを含み、
前記ヒューズ部は、第１の配線パターンと、第２の配線パターンと、前記第１の配線パターンと前記第２の配線パターンとを接続するビアプラグとを含み、
前記第１および第２の配線パターンの一方は前記トリム素子の一端に接続されており、
前記第１の配線パターンは第１の絶縁膜中に形成され、
前記第２の配線パターンは第２の絶縁膜中に形成され、
前記ヒューズ部は、前記第１の配線パターンが当該ヒューズ部の一部を構成する前記ビアプラグに接続される部分において、前記第１の絶縁膜中に第１の空洞が形成されており、前記第１の配線パターンと前記ビアプラグとの電気接続が前記第１の空洞により断たれていることを特徴とする半導体装置。
【請求項２】
前記第１および第２の配線パターンは、前記ビアプラグよりも融点の低い金属材料より構成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体基板上には、前記第１および第２の配線パターンに前記ビアプラグを介して切断電流を供給する電流供給回路が設けられていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記電流供給回路はキャパシタと、前記キャパシタを定電流で充電する充電回路とを含み、前記キャパシタに生じる電圧に対応した切断電流を、選択されたヒューズに供給することを特徴とする請求項３記載の半導体装置。
【請求項５】
第１の絶縁膜中に形成された第１の配線パターンと、第２の絶縁膜中に形成された第２の配線パターンと、前記第１の配線パターンおよび前記第２の配線パターンを電気的に接続するビアプラグとを含むヒューズを切断するヒューズ切断方法であって、
前記第１の配線パターンと前記第２の配線パターンとの間で前記ビアプラグに切断電流を流す工程を含み、
前記切断電流を流す工程は、前記ビアプラグが溶断することなく、少なくとも前記第１の配線パターンのうち前記ビアプラグに接する部分の金属が前記第１の絶縁膜中に拡散し、前記第１の絶縁膜中に前記第１の配線パターンに対応した空洞が形成されるように実行されることを特徴とするヒューズ切断方法。
【請求項６】
前記切断電流を流す工程は、前記第１の配線パターンのうち前記ビアプラグに接する部分の金属が前記第１の絶縁膜中に溶融して拡散するように、前記第１の配線パターンを前記ビアプラグに接する部分において前記金属の融点以上の温度に加熱することを特徴とする請求項５記載のヒューズ切断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
アナログ半導体装置では、様々なノードでの電位調整の為に、抵抗やキャパシタなどのトリミング（微調整）が行われる。このようなトリミングは、抵抗やキャパシタに接続されるヒューズをレーザビームにより切断するレーザヒューズ方式や、電気的に切断する電気ヒューズ方式等、各種方式により行われる。
【０００３】
ところでアナログ半導体装置はデジタル半導体装置と異なり、プラスチックパッケージングを行うと、パッケージを構成する樹脂のストレスにより、動作特性が変化することが知られている。このためアナログ半導体装置の場合には、電圧調整の精度を向上させる観点から、パッケージングを行った状態で試験を行い、必要なトリミングを行う技術が望まれている。
【０００４】
パッケージング後では、レーザヒューズ方式の適用は困難であり、パッケージング後のトリミングでは、電流をヒューズに流して溶断する電気ヒューズ方式が適している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２２８３６９号公報
【特許文献２】特開２０１０−４５１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、このような電気ヒューズとしては、配線パターンの幅を局所的に狭めて発熱させ溶断する方式のもの、あるいはビアプラグに電圧パルスを印加して発熱させ、溶断する方式のものなどが知られている。
【０００７】
しなしながら、配線パターンの幅を狭めて溶断をさせる方式のヒューズでは、十分な抵抗を実現するのが困難で、発熱が不十分になりやすく、溶断が不確実になる問題が生じやすい。
【０００８】
またビアプラグに電圧パルスを印加して溶断させる方式のものでは、溶断したビアプラグの金属残渣が配線パターン間に残留する場合があり、やはり溶断が不確実になる問題が生じやすい。このような金属残渣が残留すると、発熱を促進するために抵抗を増大させたいヒューズ部の抵抗が減少してしまい、さらに電流を供給しても、所望のヒューズの溶断はできなくなる。
【課題を解決するための手段】
【０００９】
一の側面によれば半導体装置は半導体基板と、前記半導体基板上に形成された回路部と、前記回路部に接続されたトリム素子部と、を含み、前記トリム素子部は、トリム素子と、前記トリム素子の両端に接続されたヒューズ部とを含み、前記ヒューズ部は、第１の配線パターンと、第２の配線パターンと、前記第１の配線パターンと前記第２の配線パターンとを接続するビアプラグとを含み、前記第１および第２の配線パターンの一方は前記トリム素子の一端に接続されており、前記第１の配線パターンは第１の絶縁膜中に形成され、前記第２の配線パターンは第２の絶縁膜中に形成され、前記ヒューズ部は、前記第１の配線パターンが当該ヒューズ部の一部を構成する前記ビアプラグに接続される部分において、前記第１の絶縁膜中に第１の空洞が形成されており、前記第１の配線パターンと前記ビアプラグとの電気接続が前記第１の空洞により断たれている。
【００１０】
他の側面によればヒューズ切断方法は、第１の絶縁膜中に形成された第１の配線パターンと、第２の絶縁膜中に形成された第２の配線パターンと、前記第１の配線パターンおよび前記第２の配線パターンを電気的に接続するビアプラグとを含むヒューズを切断するものであり、前記第１の配線パターンと前記第２の配線パターンとの間で前記ビアプラグに切断電流を流す工程を含み、前記切断電流を流す工程は、前記ビアプラグが溶断することなく、少なくとも前記第１の配線パターンのうち前記ビアプラグに接する部分の金属が前記第１の絶縁膜中に拡散し、前記第１の絶縁膜中に前記第１の配線パターンに対応した空洞が形成されるように実行される。
【発明の効果】
【００１１】
上記実施形態によれば、ヒューズ部を電気的に切断する際にビアプラグが溶断されることがなく、ビアプラグが飛散して金属残渣を残すことがなく、確実なヒューズの切断が可能となる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態による半導体装置の概略を示すブロック図である。
【図２】（Ａ），（Ｂ）は、図１の半導体装置におけるヒューズ部を示す断面図および平面図である。
【図３】図１の実施形態における選択トランジスタを示す断面図である。
【図４】（Ａ），（Ｂ）は、図１の半導体装置におけるヒューズ部の切断後の状態を示す断面図および平面図である。
【図５】図１の半導体装置においてヒューズ部の切断に使われる切断電流の例を示すグラフである。
【図６】（Ａ）〜（Ｃ）は、比較対照例を説明する図である。
【図７】第１の実施形態におけるトリム抵抗部の例を示す平面図である。
【図８】図７中、線８−８に沿った断面図である。
【図９】図７中、線９−９に沿った断面図である。
【図１０】第１の実施形態におけるトリム抵抗部のトリミングの例を示す平面図である。
【図１１】図１０に対応したブロック図である。
【図１２】第１の実施形態におけるトリム抵抗部のトリミングの別の例を示す平面図である。
【図１３】図１２に対応したブロック図である。
【図１４】第１の実施形態におけるトリム抵抗部のトリミングの別の例を示す平面図である。
【図１５】図１４に対応したブロック図である。
【図１６】第１の実施形態における電圧発生回路の概略を示すブロック図である。
【図１７】図１６中の切断検出回路を説明する回路図である。
【図１８】図１６中の切断検出回路の他の例を説明する回路図である。
【図１９】（Ａ）は切断電圧発生回路の具体的構成を示す回路図、（Ｂ）は（Ａ）中の演算増幅器の構成を示す回路図、（Ｃ）は（Ａ）の切断電圧発生回路が発生する切断電圧の時間変化を示すグラフである。
【図２０】（Ａ）は切断電圧発生回路の他の具体的構成を示す回路図、（Ｂ）は（Ａ）中の基準電圧発生部の構成を示す回路図、（Ｃ）は（Ａ）の切断電圧発生回路が発生する切断電圧の時間変化を示すグラフである。
【図２１】（Ａ）は切断電圧発生回路の他の具体的構成を示す回路図、（Ｂ）は（Ａ）の切断電圧発生回路が発生する切断電流の時間変化を示すグラフである。
【図２２】（Ａ）は図１９（Ａ）の一変形例による切断電圧発生回路の構成を示す回路図、（Ｂ）は（Ａ）中の電圧発生部の構成を示す回路図、（Ｃ）は（Ａ）の切断電圧発生回路が発生する切断電圧の時間変化を示すグラフである。
【図２３】（Ａ）は図２０（Ａ）の一変形例による切断電圧発生回路の構成を示す回路図、（Ｂ）は（Ａ）の切断電圧発生回路が発生する切断電圧の時間変化を示すグラフである。
【図２４】（Ａ）は図２１（Ａ）の一変形例による切断電圧発生回路の構成を示す回路図、（Ｂ）は（Ａ）の切断電圧発生回路が発生する切断電流の時間変化を示すグラフである。
【図２５】（Ａ）は第２の実施形態によるヒューズ部の構成を示す平面図、（Ｂ）は（Ａ）中、線２５−２５に沿った断面図、（Ｃ）は（Ａ），（Ｂ）のヒューズ部の等価回路図である。
【図２６】第３の実施形態によるトリム抵抗部を示すブロック図である。
【発明を実施するための形態】
【００１３】
［第１の実施形態］
図１は第１の実施形態による半導体装置１０の概略的構成を示すブロック図である。
【００１４】
図１を参照するに、前記半導体装置１０はシリコン基板１１と、前記シリコン基板１１上に形成された回路部１１Ａと、トリム素子Ｒ１，Ｒ２，Ｒ３を含むトリム回路部１１Ｂとを形成されており、前記トリム回路部１１Ｂは前記回路部１１Ａに電気的に接続されている。また前記トリム回路部１１Ｂは、前記トリム素子Ｒ１，Ｒ２，Ｒ３の両端をそれぞれ短絡するヒューズ部Ｆ１，Ｆ２，Ｆ３を含んでいる。
【００１５】
以下では前記トリム素子Ｒ１，Ｒ２，Ｒ３は抵抗素子であるとして説明をするが、これらは抵抗素子に限定されるものではなく、キャパシタやインダクタンスであってもよい。
【００１６】
前記シリコン基板１１の表面には端子ＴＡ〜ＴＨが形成されており、図示の例では前記抵抗素子Ｒ１〜Ｒ３は直列接続されて前記端子ＴＡに接続されている。なお前記端子ＴＡ〜ＴＨは必ずしもシリコン基板１１の表面に形成される必要はなく、図示はしないが、例えば貫通ビアプラグによりシリコン基板１１の裏面に形成されたＰＧＡ（ピングリッドアレイ）などに接続されてもよい。
【００１７】
前記シリコン基板１１上にはさらに選択部１１Ｃが形成され、図示の例では前記選択部は端子ＴＤ〜ＴＦに供給される例えば３ビットの選択信号に基づいて、ヒューズＦ１〜Ｆ３の組み合わせをひとつ選択する。前記３ビットの選択信号は、例えば（１）前記ヒューズＦ１〜Ｆ３の全てを切断する場合、（２）前記ヒューズＦ１，Ｆ２のみを切断し、ヒューズＦ３は切断しない場合、（３）前記ヒューズＦ２，Ｆ３のみを切断し、ヒューズＦ１は切断しない場合、（４）前記ヒューズＦ１，Ｆ３のみを切断し、ヒューズＦ２は切断しない場合、（５）前記ヒューズＦ１のみを切断し、ヒューズＦ２，Ｆ３は切断しない場合、（６）前記ヒューズＦ２のみを切断し、ヒューズＦ１，Ｆ３は切断しない場合、（７）前記ヒューズＦ３のみを切断し、ヒューズＦ１，Ｆ２は切断しない場合、（８）前記ヒューズＦ１，Ｆ２，Ｆ３を全て切断しない場合、のいずれかを指定することができる。
【００１８】
前記シリコン基板１１上にはさらに前記選択部１１Ｃを介して選択されたヒューズに供給される供給電圧Ｖfuseを発生させる電圧発生部１１Ｄが形成されている。このように選択部１１Ｃおよび電圧発生部１１Ｄをシリコン基板１１上に設けることにより、前記ヒューズ切断の組み合わせ（１）〜（８）のそれぞれに対して外部から切断電圧を供給する場合に比較して、より少ない数のパッドで所望の切断ヒューズの組み合わせを選択することが可能となる。
【００１９】
さらに前記シリコン基板１１上において前記回路部１１Ａ，トリム回路部１１Ｂ，選択部１１Ｃおよび電圧発生部１１Ｄは、樹脂パッケージ１１Ｐにより封止されている。
【００２０】
図２（Ａ）は、前記ヒューズ部Ｆ１の具体的な構成を示す断面図、図１２（Ｂ）は対応する平面図である。なお他のヒューズ部Ｆ２，Ｆ３も同様な構成であり、これらについての説明は省略する。
【００２１】
図２（Ａ），（Ｂ）を参照するに、前記シリコン基板１１上には素子分離領域を構成するＬＯＣＯＳ膜１１Ｌにより、後で説明する選択トランジスタＴＦ１の素子領域ＳＦ１が画成されており、前記素子領域ＳＦ１には例えばｐ型のウェルＷＦ１が形成されている。また前記ウェルＷＦ１には、前記選択トランジスタＴＦ１のドレイン領域１１ｄが、例えばｎ＋型の拡散領域により形成されている。ここで選択トランジスタＴＦ１は前記選択部１１Ｃの一部を構成し前記ヒューズ部Ｆ１を選択するｎチャネルＭＯＳトランジスタである。
【００２２】
前記ＬＯＣＯＳ膜１１Ｌ上には例えばシリコン酸化膜よりなる層間絶縁膜１２が形成されており、前記層間絶縁膜１２中には前記ドレイン領域１１ｄにコンタクトして、例えばＷよりなるビアプラグ１２Ａ〜１２Ｃが形成されている。さらに前記層間絶縁膜１２上にはＡｌあるいはＡｌ−Ｃｕ合金などの配線パターン１３Ａが前記ビアプラグ１２Ａ〜１２Ｃに電気的にコンタクトして形成されており、前記層間絶縁膜１２上には前記配線パターン１３Ａを覆って、やはりシリコン酸化膜よりなる次の層間絶縁膜１３が、形成されている。
【００２３】
前記層間絶縁膜１３中には前記配線パターン１３Ａにコンタクトして、前記配線パターンより融点の高い、例えばＷ（タングステン）やＴｉ（チタン）、Ｔａ（タンタル）、カーボンなどの耐熱金属あるいは耐熱導電体よりなるビアプラグ１３Ｂが形成されており、前記層間絶縁膜１３上には前記ビアプラグ１３Ｂに電気的にコンタクトして、前記配線パターン１３Ａと同様な、前記ビアプラグ１３Ｂよりも融点の低い金属よりなる配線パターン１４Ａが形成されている。例えば前記配線パターン１３Ａ，１４ＡをＡｌにより、ビアプラグ１３ＢをＷにより構成した場合には、これらの配線パターンはＡｌの融点に対応して６６０℃の融点を有し、ビアプラグ１３ＢはＷの融点に対応して３４２０℃の融点を有する。一方、前記層間絶縁膜１２〜１４を構成するシリコン酸化膜は１６２０℃の融点を有している。
【００２４】
さらに前記層間絶縁膜１３上には、前記配線パターン１４Ａを覆って次の層間絶縁膜１４が形成されている。
【００２５】
図３は、前記図２の紙面に垂直な平面に沿った、前記選択トランジスタＴＦ１の断面構造を示す平面図である。
【００２６】
図３を参照するに、前記選択トランジスタＴＦ１の素子領域ＳＦ１は先にも説明したように前記シリコン基板１１上に形成されたＬＯＣＯＳ膜１１Ｌにより画成されており前記ウェルＷＦ１が素子領域ＳＦ１に形成されている。
【００２７】
さらに前記シリコン基板１１上にはゲート絶縁膜１２ｏｘを介してポリシリコンよりなるゲート電極１２Ｇが形成されており、前記ウェルＷＦ１中には前記ゲート電極１２Ｇの一方の側にｎ＋型のソース領域１１ｓが、また他方の側にｎ＋型のドレイン領域１１ｄが、それぞれ形成されている。前記ゲート電極１２Ｇは層間絶縁膜１２により覆われ、前記層間絶縁膜１２上に形成された配線パターン１３Ａが前記ドレイン領域１１ｄにビアプラグ１２Ａ〜１２Ｃによりコンタクトしている。
【００２８】
さらに前記層間絶縁膜１２中にはソース領域１１ｓにコンタクトするビアプラグ１２ＧＮＤが形成されており、前記ビアプラグ１２ＧＮＤは前記層間絶縁膜１２上に形成された接地パターン１３ＧＮＤにコンタクトする。
【００２９】
そこで前記選択トランジスタＴＦ１がオンすると、図２（Ａ）の断面図に示すようにヒューズ切断電流Ｉが前記配線パターン１４Ａからビアプラグ１３Ｂおよび配線パターン１３Ａ、さらにビアプラグ１２Ａ〜１２Ｃを通って前記選択トランジスタＴＦ１へと流れ、さらに前記選択トランジスタＴＦ１を通過した後、図３に示すビアプラグ１２ＧＮＤから接地パターン１３ＧＮＤを通って接地へと流れ、その際、高抵抗の前記ビアプラグ１３Ｂを加熱する。
【００３０】
本実施形態では、かかるビアプラグ１３Ｂの加熱に伴って、Ａｌを主とする低融点金属よりなる前記配線パターン１４Ａおよび１３Ａのビアプラグ１３Ｂとのコンタクト部が加熱され、その結果、前記配線パターン１４Ａおよび１３Ａの加熱部において、それぞれの配線パターンを構成する金属膜が融点以上に加熱されて溶融し、かかるコンタクト部において溶融した金属膜からＡｌやＣｕなどの金属元素が前記層間絶縁膜１３あるいは１４中へと拡散する。
【００３１】
図４（Ａ），（Ｂ）は、このようなヒューズ切断電流Ｉにより切断されたヒューズ部Ｆ１を示す、図２（Ａ），（Ｂ）と同様な断面図および平面図である。
【００３２】
図４（Ａ），（Ｂ）を参照するに、本実施形態ではかかる金属元素の拡散の結果、前記層間絶縁膜１２，１３，１４中には、前記配線パターン１３Ａあるいは１４Ａが前記ビアプラグ１３Ｂに接している部分に、ボイド１３Ｖあるいは１４Ｖが形成され、さらに前記ボイド１３Ｖあるいは１４Ｖの周囲には、前記配線パターン１３Ａあるいは１４Ａを構成していたＡｌなどの金属元素が拡散した結果、これらの金属元素を取り込んで組成が層間絶縁膜１２，１３あるいは１４の正規の組成からずれた、ＡｌやＣｕを含む領域１３Ｘあるいは１４Ｘが、前記層間絶縁膜１２〜１４の一部として形成されている。前記層間絶縁膜１２〜１４がシリコン酸化膜より形成されている場合、これらの領域１３Ｘ，１４ＸはＡｌを含むアルミノシリケートに変化している。前記層間絶縁膜１２〜１４は配線パターン１３Ａ，１４Ａの融点よりもはるかに高い融点を有しているため、このような電流ＩによるヒューズＦ１の切断の際にも溶融することはなく、仮に部分的に溶融しても、前記ボイド１３Ｖ，１４Ｖが完全に消滅するほどに溶融することはない。
【００３３】
このようにして形成された層間絶縁膜の領域１３Ｘあるいは１４Ｘ、および前記ボイド１３Ｖ，１４Ｖには、前記配線パターン１３Ａあるいは１４Ａに起因する残留金属膜は含まれておらず、このため、前記切断電流Ｉは、図４（Ａ）の断面図に破線で示すように、前記ボイド１３Ｖあるいは１４Ｖにおいて確実に遮断される。この状態が、図１におけるヒューズＦ１が切断された状態に対応する。
【００３４】
なお本実施形態では前記ビアプラグ１３Ｂは高融点金属で形成されているため前記層間絶縁膜１３，１４中の領域１３Ｘあるいは１４Ｘ中へと拡散することはほとんどなく、ヒューズ切断後も、当初の絶縁膜１３中にほぼ完全な形で残っている。
【００３５】
図５は、このような本実施形態におけるヒューズＦ１の切断の実例を示すグラフである。ただし図５中、縦軸は前記切断電流Ｉを示し、横軸は前記ヒューズ部に供給される供給電圧、ないし切断電圧Ｖfuseを示す。
【００３６】
図５を参照するに、「sample 1」と記した試料、および「sample 2」と記した試料のいずれにおいても、前記切断電圧Ｖfuseの増加とともに切断電流Iが徐々に増加するが、いずれの場合も切断電圧Ｖfuseが約２Ｖに達した時点で切断電流Ｉがゼロとなり、ヒューズ部Ｆ１が切断されることがわかる。この場合の切断電流Ｉは最大でも６０ｍＡ程度であり、また切断に至る時間は、典型的には１秒以下である。この時間は先に述べた、配線パターン１３Ａあるいは１４Ａの一部を層間絶縁膜１２〜１４中に拡散させるため、電圧パルスによりビアプラグを溶断させる従来技術に比べるとやや長いが、１秒以内と、十分に実用的な範囲に収まっている。また本実施形態ではヒューズの切断にあたり、高い印加電圧を発生する高電圧回路を設ける必要がない。
【００３７】
また本実施形態では図５のように切断電圧Ｖfuseを徐々に増加させることにより、所定の切断電圧Ｖfuseをいきなり印加した場合に生じるような電圧のオーバーシュートなどの問題が回避され、以下に説明する比較対照例において発生しやすい、導電性の残渣がヒューズ部に残留する問題を回避することができる。
【００３８】
図６（Ａ）〜（Ｃ）は、ヒューズ溶断の比較対照例を説明する図である。
【００３９】
図６（Ａ）を参照するに、この比較対照例でも下層の配線パターン１３Ａと上層の配線パターン１４Ａとが、Ｗビアプラグ１３Ｂにより接続されているが、ヒューズ溶断にあたっては図６（Ｂ）に示すような、高電圧の電圧パルスを瞬間的に印加する。例えばかかる高電圧の電圧パルスとしては８Ｖ程度の電圧パルスが使われることがある。このようなヒューズ切断では、パルス印加に伴って、図６（Ａ）の構造に数百ｍＡの大電流が流れる。このため、かかる比較対照例では高電圧を発生できる大容量の電源を設ける必要がある。しかし、このような大容量の電源をシリコン基板上に、トリミングのためだけに設けるのは望ましくない。
【００４０】
さらに本比較対照例では、図６（Ｂ）に示すように、パルス印加した後、電流は減少しているものの、ゼロにはなっておらず、引き続きヒューズ部を少量の電流が流れていることがわかる。これは図６（Ｃ）に示すように溶断されたＷプラグ１３Ｂがやはり溶融した絶縁膜中に飛散して金属膜よりなる残渣１３Ｒｅｓを形成し、配線パターン１４Ａから配線パターン１３Ａへの電流路が完全に遮断されないことを示している。
【００４１】
これに対し本実施形態による半導体装置１０では、ヒューズＦ１の切断に伴い配線パターン１３Ａあるいは１４Ａの一部が層間絶縁膜１２〜１４中に拡散するため、このような金属膜の残渣１３Ｒｅｓが残留することはなく、図５に示すように、ヒューズＦ１の切断後に、かかる金属膜残渣による電流路が残ることはない。
【００４２】
なお先の図５の「sample 1」，「sample 2」の実験は、Ａｌパターンにより配線パターン１３Ａ，１４Ａを形成し、これらを円筒形状のＷビアプラグ１３Ｂにより接続した構成についてのものであったが、同様な結果、すなわち最大切断電流が６０ｍＡで切断の所要時間が１秒以下という結果は、図２（Ａ），（Ｂ）の構成において、前記配線パターン１３Ａ，１４Ａの幅、厚さ、ビアプラグ１３Ｂの径、長さが異なった構造においても再現される。
【００４３】
図７は、図１の半導体装置１０のトリム回路部１１Ｂのレイアウトの一例を示す平面図、図８および図９は図７の平面図中、それぞれ線８−８および９−９に沿った断面図である。
【００４４】
図７〜９を参照するに、前記シリコン基板１１上にはＬＯＣＯＳ膜１１Ｌ（図７には図示せず）および選択トランジスタＴＦ１〜ＴＦ３を覆って層間絶縁膜１２〜１５が順次形成されており、前記トランジスタＴＦ１〜ＴＦ３にそれぞれ対応して、前記ＬＯＣＯＳ膜１１Ｌ上にポリシリコンよりなる抵抗パターンＲ１，Ｒ２，Ｒ３が形成されている。
【００４５】
前記抵抗パターンＲ１の一端には前記層間絶縁膜１２上に形成され層間絶縁膜１３で覆われた配線パターン１３Ｒ１が前記層間絶縁膜１２中に形成されたビアプラグ１２ａを介して電気的に接続され、一方前記配線パターン１３Ｒ１は前記層間絶縁膜１３中に形成されたビアプラグ１３ｃにより、前記層間絶縁膜１４上に形成され層間絶縁膜１５で覆われた配線パターン１４Ｃに電気的に接続される。前記配線パターン１４Ｃは、前記層間絶縁膜１３上を延在し、図１の回路部１１Ａ（ＣＫＴ１１Ａ）に接続されている。
【００４６】
また前記抵抗パターンＲ１の他端には前記層間絶縁膜１２上に形成され層間絶縁膜１３で覆われた配線パターン１３Ｒ２の一端が前記層間絶縁膜１２中に形成されたビアプラグ１２ｂを介して接続され、前記配線パターン１３Ｒ２の他端は前記ＬＯＣＯＳ膜１１Ｌ上の抵抗パターンＲ２の一端に、層間絶縁膜１２中に形成された別のビアプラグ１２ａを介して電気的に接続される。さらに前記抵抗パターンＲ２の他端は前記層間絶縁膜１２上に形成され前記層間絶縁膜１３により覆われた配線パターン１３Ｒ３の一端に、前記層間絶縁膜１２中に形成された別のビアプラグ１２ｂを介して電気的に接続され、前記配線パターン１３Ｒ３の他端は前記ＬＯＣＯＳ膜１１Ｌ上の抵抗パターンＲ３の一端に、前記層間絶縁膜１２中に形成された別のビアプラグ１２ａを介して電気的に接続される。さらに前記抵抗パターンＲ３の他端は、前記層間絶縁膜１２上に形成され層間絶縁膜１３により覆われた配線パターン１３ＧＴの一端に、前記層間絶縁膜１２上に形成され層間絶縁膜１３により覆われた配線パターン１３ＧＴの一端に、前記層間絶縁膜１２中に形成されたビアプラグ１２ｂを介して電気的に接続される。前記配線パターン１３ＧＴは、前記層間絶縁膜１２上を延在し、例えば図１における接地端子ＴＡに接続される。
【００４７】
かかる構成により、前記配線パターン１４Ｃと配線パターン１３ＧＴの間に前記抵抗パターンＲ１，Ｒ２，Ｒ３が、配線パターン１３Ｒ１，１３Ｒ２，１３Ｒ３を介して直列に接続される。
【００４８】
以下では抵抗パターンＲ１に協働するヒューズ部Ｆ１について説明する。抵抗パターンＲ２，Ｒ３にそれぞれ共同するヒューズ部Ｆ２，Ｆ３については同様な構成であるため、説明を省略する。
【００４９】
図７〜図９を参照するに、前記抵抗パターンＲ１の前記一端は前記ビアプラグ１２ａおよび前記層間絶縁膜１３中に前記ビアプラグ１２ａに対応して形成されたビアプラグ１３ａを介して、先に図２（Ａ），（Ｂ）で説明した前記層間絶縁膜１３上の配線パターン１４Ａに接続され、一方、前記抵抗パターンＲ１の前記他端は前記ビアプラグ１２ｂおよび前記層間絶縁膜１３中に前記ビアプラグ１２ｂに対応して形成されたビアプラグ１３ｂを介して前記層間絶縁膜１３上に形成された配線パターン１４Ｂに接続される。さらに前記配線パターン１４Ａおよび１４Ｂは、前記層間絶縁膜１２上に形成された、先に図２（Ａ），（Ｂ）で説明した配線パターン１３Ａの一端および他端に、それぞれ前記層間絶縁膜１３中に形成されたビアプラグ１３Ｂおよび１３Ｄを介して電気的に接続される。
【００５０】
さらに前記配線パターン１３Ａは、前記ビアプラグ１３Ｂおよび１３Ｄの中間において前記素子領域ＳＦ１に形成された選択トランジスタＴＦ１のドレイン領域１１ｄ（図２（Ａ）参照）に、ビアプラグ１２Ａ〜１２Ｃを介して接続される。一方、前記選択トランジスタＴＦ１のソース領域１１ｓ（図３参照）は、前記層間絶縁膜１２上に形成された接地パターン１３ＧＮＤに、前記層間絶縁膜１２中に形成されたビアプラグ１２ＧＮＤを介して電気的に接続される。さらに前記選択トランジスタＴＦ１のゲート電極１２Ｇは前記層間絶縁膜１２上に形成された選択信号パターン１３Ｓに、前記層間絶縁膜１２中に形成されたビアプラグ１３ｓを介して電気的に接続される。前記選択信号パターン１３Ｓは、図１に示すシリコン基板１１上に形成された選択部１１Ｃに接続され、前記選択部１１Ｃから、前記３ビットの選択信号に応じた選択信号ＳＥＬＥＣＴ（図１０参照）を供給され、これを前記選択トランジスタＴＦ１のゲート電極１２Ｇに供給する。
【００５１】
さらに図７〜図９の構成では、前記配線パターン１４Ａは前記層間絶縁膜１４上に形成され層間絶縁膜１５により覆われる配線パターン１５Ｖｆに、前記層間絶縁膜１４中に形成されたビアプラグ１４ａを介して電気的に接続され、前記配線パターン１５Ｖｆは前記層間絶縁膜１３上を延在し前記層間絶縁膜１４により覆われる配線パターン１４Ｖｆに、前記層間絶縁膜１４中に形成されたビアプラグ１４ｆを介して電気的に接続される。前記配線パターン１４Ｖｆは前記層間絶縁膜１３上を延在し、図１に示す電圧発生部１１Ｄに電気的に接続される。
【００５２】
図１０は、図１１にブロック図に示すように前記図４（Ａ），（Ｂ）の状態に対応してヒューズＦ１が切断された場合の、前記トリム回路部１１Ｂの状態を示す図７と同様な平面図である。ただし図１０では簡単のため、全ての要素には参照符号を付していない。
【００５３】
図１０を参照するに、前記選択部１１Ｃからの選択信号ＳＥＬＥＣＴに応じて前記トランジスタＴＦ１が導通する結果、図示の状態では前記トランジスタＴＦ１に協働する配線パターン１３Ａおよび１４Ａ中に、先に図４（Ａ），（Ｂ）で説明したボイド１３Ｖ，１４Ｖが形成されている。その結果、図１１に示すようにトリム回路部１１Ｂのトリム抵抗Ｒは、抵抗パターンＲ１の抵抗値に等しくなる（Ｒ＝Ｒ１）。
【００５４】
図１２は、図１３にブロック図に示すように前記ヒューズＦ１，Ｆ２が切断された場合の、前記トリム回路部１１Ｂの状態を示す図７と同様な平面図である。図１２においても簡単のため、全ての要素には参照符号を付していない。
【００５５】
図１２を参照するに、前記選択部１１Ｃからの選択信号ＳＥＬＥＣＴに応じて前記トランジスタＴＦ１，ＴＦ２が導通する結果、図示の状態では前記トランジスタＴＦ１，ＴＦ２に協働する配線パターン１３Ａおよび１４Ａ中に、先に図４（Ａ），（Ｂ）で説明したボイド１３Ｖ，１４Ｖが形成されている。その結果、図１３に示すようにトリム回路部１１Ｂのトリム抵抗Ｒは、抵抗パターンＲ１およびＲ２の抵抗値の和に等しくなる（Ｒ＝Ｒ１＋Ｒ２）。
【００５６】
図１４は、図１５にブロック図に示すように前記ヒューズＦ１，Ｆ２，Ｆ３が全て切断された場合の、前記トリム回路部１１Ｂの状態を示す図７と同様な平面図である。図１４においても簡単のため、全ての要素には参照符号を付していない。
【００５７】
図１４を参照するに、前記選択部１１Ｃからの選択信号ＳＥＬＥＣＴに応じて前記トランジスタＴＦ１，ＴＦ２，ＴＦ３が導通する結果、図示の状態では前記トランジスタＴＦ１，ＴＦ２，ＴＦ３に協働する配線パターン１３Ａおよび１４Ａ中に、先に図４（Ａ），（Ｂ）で説明したボイド１３Ｖ，１４Ｖが形成されている。その結果、図１５に示すようにトリム回路部１１Ｂのトリム抵抗Ｒは、抵抗パターンＲ１，Ｒ２，Ｒ３の抵抗値の和に等しくなる（Ｒ＝Ｒ１＋Ｒ２＋Ｒ３）。
【００５８】
このように本実施形態によれば、前記図１のブロック図における端子ＴＤ〜ＴＦへの３ビットの選択信号により、先に説明したように前記トリム回路部１１Ｂの抵抗値Ｒを８通りに変化させることができ、精密な抵抗値のトリミングが可能となる。なお３ビットの選択信号により、前記選択部１１Ｃにより上記８通りの選択を行うためのデコード回路については通常の回路を使うことができ、説明を省略する。かかるデコード回路は、前記３ビットの選択信号に応じて前記選択トランジスタＴＦ１〜ＴＦ３の一または複数を駆動する選択信号ＳＥＬＥＣＴを、それぞれのトランジスタのゲート配線１２Ｇ上に出力する。
【００５９】
図１６は、前記図１のブロック図における電圧発生部１１Ｄの概略的なブロック図を示す。
【００６０】
図１６を参照するに、前記電圧発生部１１Ｄは切断電流発生回路１１ＤＡと切断検出回路１１ＤＢをと含み、前記切断電流生回路１１ＤＡは前記切断電圧Ｖfuseおよび切断電流Iを、図７における配線パターン１４Ｖｆおよび１５Ｖｆを介して、選択部１１Ｃの一部を構成する選択トランジスタＴＦ１により選択されたヒューズ部Ｆ１に供給する。先にも説明したようにかかる選択トランジスタＴＦ１はゲート電極１２Ｇに供給される選択信号ＳＥＬＥＣＴにより導通し、前記配線パターン１４Ａおよび１３Ａおよびビアプラグ１３Ｂよりなるヒューズ部Ｆ１を接地パターン１３ＧＮＤに接地し、前記配線パターン１４Ａの一部および配線パターン１３Ａの一部を層間絶縁膜中へと拡散させてボイド１４Ｘ，１３Ｘを形成し、抵抗Ｒ１を短絡する配線を遮断する。前記切断電流発生回路１１ＤＡと切断検出回路１１ＤＢとは、同じシリコン基板１１上に形成されている。
【００６１】
その他のヒューズＦ２，Ｆ３についても同様であり、説明の繰り返しは省略する。
【００６２】
図１６の電圧発生部１１Ｄでは前記切断検出回路１１ＤＢは、前記配線パターン１４Ａの電圧がＬからＨに遷移するのを監視し、かかる遷移を検知すると前記ヒューズ部Ｆ１（あるいはＦ２，Ｆ３）が切断されたとして切断検出信号を前記切断電流発生回路１１ＤＡに送る。
【００６３】
図１７は、前記切断検出回路１１ＤＢの構成を示す回路図である。
【００６４】
図１７を参照するに、後で説明する切断電流発生回路１１ＤＡからは切断電流Ｉが、前記切断電流発生部１１Ｄの一部を構成しヒューズイネーブル信号により導通するｐチャネルＭＯＳトランジスタＭ１を介して、前記配線パターン１４Ａ，ビアプラグ１３Ｂおよび配線パターン１３Ａよりなるヒューズ部Ｆ１に供給され、さらに選択信号ＳＥＬＥＣＴにより導通する選択トランジスタＴＦ１を介して接地パターン１３ＧＴへと流れる。
【００６５】
さらに図１７の構成では、前記配線パターン１４Ａの電位をインバータＮ１で検出し、ヒューズ断検出信号（fuse detect）を形成する。前記インバータＮ１には逆向きに別のインバータＮ２が接続されており、これにより前記ヒューズＦ１が導通していて前記配線パターン１４Ａの電位がＬである場合には前記ヒューズ断検出信号（fuse detect）はＨに保持される。一方、ヒューズ断に応じて前記配線パターン１４Ａの電位が、図１７に示すようにＬからＨに遷移すると、前記インバータＮ１の出力がやはり図１７に示すようにＨからＬに遷移し、この状態で保持される。なお図１７の構成においてインバータＮ２は省略することが可能である。
【００６６】
同様な回路が、ヒューズ部Ｆ２，Ｆ３にも設けられる。
【００６７】
図１８は前記図１７と同じ回路であるが、図１８の構成では前記切断電流Ｉが例えば図１における端子ＴＨに半導体装置１０の外部から供給され、さらに前記ヒューズ断検出信号が、端子ＴＧを介して半導体装置１０に外部へと出力される構成となっている。図１８の構成によれば、前記シリコン基板１１上に切断電流発生回路１１ＤＡを設ける余裕のない場合などでも、外部から切断電流Ｉを供給することにより、所望のヒューズ切断を行うことが可能である。
【００６８】
図１９（Ａ）は、前記切断電流発生回路１１ＤＡの一構成例を示す回路図である。
【００６９】
図１９（Ａ）を参照するに、切断電流発生回路１１ＤＡは電源Ｖｃｃ２から定電流源Ｉ１を介して充電されるキャパシタＣ１を含み、前記キャパシタＣ１に生じる電圧は充電にともない時間とともに増大し、前記電源Ｖｃｃ２の電源電圧の値に達すと前記電源電圧の値に維持される。前記キャパシタＣ１に生じる電圧は、電源Ｖｃｃ１で駆動される演算増幅器Ｕ１の非反転入力端子（＋）に供給され、前記演算増幅器Ｕ１は、前記キャパシタＣ１に生じる電圧に対応して時間とともに増大し、やがて一定値に維持される出力電圧を形成する。前記演算増幅器Ｕ１の出力電圧は、同じ電源Ｖｃｃ１で駆動されるｎチャネルＭＯＳトランジスタよりなる出力トランジスタＭ２のゲートに供給され、トランジスタＭ２のソース側から、図１９（Ｂ）に示すような、最初は時間とともに直線的に増大しやがて前記電源Ｖｃｃ２の電源電圧に対応する所定電圧に維持される切断電圧Ｖfuse、および対応する切断電流Ｉが出力される。図１９（Ｂ）のグラフにおいて、前記所定電圧に達するまでの電圧Ｖfuseの上昇時間ｔは、式
ｔ＝Ｃ１×Ｖｃｃ２／Ｉ１
で与えられる。ただしＣ１は前記キャパシタＣ１の容量である。なお図示の例では前記トランジスタＭ２のソースは前記演算増幅器Ｕ１の反転入力端子（−）に直接に接続されており、演算増幅器Ｕ１の利得が１の非反転増幅回路になっている。
【００７０】
図１９（Ａ）の構成では前記キャパシタＣ１に前記ヒューズ断検出信号の論理反転信号（「／ヒューズ断検出」）が供給され、前記ヒューズＦ１の遮断に応じて前記論理反転信号（「／ヒューズ断検出」）の論理値がＬからＨに遷移すると前記トランジスタＭ１は導通し、キャパシタＣ１がリセットされる。これにより、前記ヒューズ部Ｆ１に過剰な電圧印加がなされるのが回避される。図１９（Ｂ）のグラフにおいて、前記ヒューズ部Ｆ１の切断は、切断電圧Ｖfuseが定常値に達した後の時間ｔ２において生じることもあれば、定常値に達する前の時間ｔ１において生じることもある。
【００７１】
なお図１９（Ｂ）の例では前記切断電圧Ｖfuseの定常値における電圧は２Ｖであり、定常値への到達時間は約１秒であるが、本実施形態はこれら特定の数値に限定されるものではない。
【００７２】
図１９（Ｃ）は前記演算増幅器Ｕ１の構成例を示す回路図である。
【００７３】
図１９（Ｃ）を参照するに演算増幅器Ｕ１は、それぞれ非反転入力信号（＋ＩＮ）および反転入力信号（−ＩＮ）を供給されるｎチャネルＭＯＳトランジスタＭ１，Ｍ２およびカレントミラーを形成するｐチャネルＭＯＳトランジスタＭ３，Ｍ４により構成される差動増幅部と、定電流源Ｉ１およびｐチャネルＭＯＳトランジスタＭ６，Ｍ８を含み、電源Ｖｃｃと電源Ｖｅｅの間において前記差動増幅部に作動電流を供給するバイアス部と、前記電源Ｖｃｃと電源Ｖｅｅとの間に直列接続されたｐチャネルＭＯＳトランジスタＭ７およびｎチャネルＭＯＳトランジスタＭ５よりなり、前記ｎチャネルＭＯＳトランジスタＭ５のゲートに前記作動増幅部の出力電圧を供給されて出力電流信号を出力する出力回路とより構成されている。
【００７４】
なお図１９（Ａ）中、図１７のヒューズイネーブル信号により駆動されるｐチャネルＭＯＳトランジスタＭ１は図示していない。
【００７５】
図２０（Ａ）は、前記図１９（Ａ）の切断電圧発生回路１１ＤＡの一変形例による回路１１ＤＡ１の構成を示す回路図である。
【００７６】
図２０（Ａ）を参照するに、前記切断電圧発生回路１１ＤＡ１は前記キャパシタＣ１と演算増幅器Ｕ１との間に、前記キャパシタＣ１に生じる電圧を非反転入力端子（＋）に供給され図２０（Ｂ）に示す基準電圧発生回路からの基準電圧Ｖrefを反転入力端子（−）供給される、前記演算増幅器Ｕ１と同様な構成の別の演算増幅器Ｕ２を含み、さらに前記キャパシタＣ１を短絡するｎチャネルＭＯＳトランジスタＭ３が設けられ、前記ｎチャネルＭＯＳトランジスタＭ３のゲートには前記演算増幅器Ｕ２の出力電圧が供給される。
【００７７】
そこで前記演算増幅器Ｕ２の出力電圧が前記トランジスタＭ３のしきい値を超えると前記トランジスタＭ３は導通し、そのたびに前記キャパシタＣ１がリセットされる。このため図２０（Ａ）の切断電圧発生部１１ＤＡは、図１９（Ｂ）に示すような、鋸歯波状の切断電圧Ｖfuseおよび電流Ｉが前記ヒューズ部Ｆ１に繰り返し供給される。
【００７８】
なお図２０（Ａ）の回路１１ＤＡ１では、前記演算増幅器Ｕ２の出力電圧が前記トランジスタＭ３のしきい値を超えることができないため、所望の切断電圧Ｖfuseを得るべく、前記演算増幅器Ｕ２の出力をさらに演算増幅器Ｕ１で増幅し、その際、演算増幅器Ｕ１の反転入力端子（−）にｎチャネルＭＯＳトランジスタＭ２よりなる出力トランジスタのソースに現れる切断電圧Ｖfuseを抵抗Ｒ２，Ｒ３よりなる分圧器を介して供給することにより前記演算増幅器Ｕ１の利得を所望値に設定している。この場合切断電圧Ｖfuseは、前記演算増幅器U1の非反転入力端子（＋）における入力電圧をＵ１inとして、式
Ｖfuse＝Ｕ１in×（１＋Ｒ３／Ｒ２）
により設定される。
【００７９】
図２０（Ｂ）に示す基準電圧発生回路は、電源Ｖｃｃと接地ＧＮＤとの間に直列接続されたデプレッション型トランジスタあるいは接合型トランジスタ（ＪＦＥＴ）よりなるトランジスタＪ１およびｎチャネルＭＯＳトランジスタＭ１を含み、前記トランジスタＪ１は負荷を形成する一方、トランジスタＭ１はダイオード接続されて所定の基準電圧Ｖrefを発生させる。このようにして発生された基準電圧Ｖrefは、前記演算増幅器Ｕ２の反転入力端子（―）に供給される。
【００８０】
なおこのような鋸歯波を発生させる切断電圧発生回路１１ＤＡ１としては、例えばＤＣ／ＤＣコンバータのＰＷＭ生成回路を流用することができる。
【００８１】
図２１（Ａ）は、前記ヒューズＦ１に切断電流Ｉを与える他の変形例による切断電圧発生回路１１ＤＡ２を示す回路図、図２１（Ｂ）は図２１（Ａ）の回路１１ＤＡ２により得られる切断電流Ｉの時間変化を示すグラフである。
【００８２】
図２１（Ａ）を参照するに、図示の回路１１ＤＡ２は電源Ｖｃｃ３と接地ＧＮＤとの間にｐチャネルＭＯＳトランジスタＭ２および抵抗Ｒ１を介して挿入されたｎチャネルＭＯＳトランジスタＭ１を含み、前記ｐチャネルＭＯＳトランジスタＭ２はもう一つのｐチャネルＭＯＳトランジスタＭ４とともにカレントミラーを形成する。さらに前記ｎチャネルＭＯＳトランジスタＭ１は所定の切断電圧Ｖcutにより抵抗Ｒ２を介して充電されるキャパシタＣ１に発生する電圧により駆動され、その結果、前記トランジスタＭ１に流れる電流は前記キャパシタＣ１に現れる電圧とともに徐々に増加した後前記電圧Ｖcutに対応した所定値に維持される。このため、これに対応する切断電流Iが対応する切断電圧Ｖfuseとともに、前記カレントミラーを構成するトランジスタＭ４を介して、図２１（Ｂ）グラフに示すように、前記ヒューズ部Ｆ１へと出力される。
【００８３】
さらに図２１（Ａ）の回路では、前記図１７のヒューズ断検出信号を受けて駆動されるｐチャネルＭＯＳトランジスタＭ３およびインバータＮ１を備え、前記ｐチャネルＭＯＳトランジスタＭ３は前記ヒューズ断検出信号がヒューズＦ１の切断に対応してＨからＬに遷移した場合に導通し、トランジスタＭ２，Ｍ４を非導通にする。また図２１（Ａ）の回路１１ＤＡ２では前記ｐチャネルＭＯＳトランジスタＭ４のドレインを接地するｎチャネルＭＯＳトランジスタＭ５が設けられており、前記トランジスタＭ５は前記ヒューズ断検出信号のＨからＬへの遷移に伴って前記インバータＮ１を介して導通する。これにより、前記トランジスタＭ４が非導通となった場合に生じる恐れのある切断電圧Ｖfuseの過大な上昇を回避することができる。
【００８４】
図２２（Ａ）は前記図１９（Ａ）の切断電圧発生回路１１ＤＡの一変形例による切断電圧発生回路１１ＤＡ３の構成を示す回路図である。
【００８５】
図２２（Ａ）を参照するに切断電圧発生回路１１ＤＡ３は前記切断電圧発生回路１１ＤＡと同様の構成を有するが、キャパシタＣ１と接地ＧＮＤとの間に電圧Ｖｓを発生させる定電圧源１１Ｖｓを挿入することにより、図２２（Ｃ）のグラフに示すように切断電圧Ｖfuseの起点を０Ｖから、ヒューズＦ１が電圧ストレスにより切断されないような所定電圧Ｖｓ、図示の例では１Ｖにシフトさせている。図２２（Ａ）の構成により、ヒューズ断までの時間を短縮することができる。
【００８６】
図２２（Ｂ）は、前記定電圧源１１Ｖｓの一例を示す回路図である。
【００８７】
図２２（Ｂ）を参照するに、前記定電圧源１１Ｖｓは前記図２０（Ｂ）と同様なデプレッションモードトランジスタＪ１とダイオード接続したｎチャネルＭＯＳトランジスタＭ１とを使った構成により所定の基準電圧を発生させ、これを、抵抗Ｒ１，Ｒ２により利得を設定された演算増幅器Ｕ１により増幅することにより、前記所定電圧Ｖｓを得ている。
【００８８】
図２３（Ａ）は前記図２０（Ａ）の切断電圧発生回路１１ＤＡ１の一変形例による切断電圧発生回路１１ＤＡ４の構成を示す回路図である。
【００８９】
図２３（Ａ）を参照するに切断電圧発生回路１１ＤＡ４は前記切断電圧発生回路１１ＤＡ１と同様の構成を有するが、前記キャパシタＣ１と接地ＧＮＤとの間に電圧Ｖｓを発生させる定電圧源１１Ｖｓを挿入することにより、図２２（Ｃ）の場合と同様に、前記切断電圧Ｖfuseの起点を電圧Ｖｓ、図示の例では１Ｖだけシフトさせている。かかる電圧シフトにより、図２３（Ｂ）に示すように切断電圧Ｖfuseは１Ｖと３Ｖの間で鋸歯状に電圧を変化させる。
【００９０】
かかる構成によっても、ヒューズ断までの時間を短縮することが可能となる。
【００９１】
図２４（Ａ）は、前記図２１（Ａ）の切断電圧発生回路１１ＤＡ２の一変形例による切断電圧発生回路１１ＤＡ５の構成を示す回路図である。
【００９２】
図２４（Ａ）を参照するに切断電圧発生回路１１ＤＡ５は前記切断電圧発生回路１１ＤＡ２と同様の構成を有するが、ヒューズ断動作の最初から切断電流がヒューズＦ１に流れるように、カレントミラーを形成するｐチャネルＭＯＳトランジスタＭ２のドレインに、抵抗Ｒ１に並列に抵抗Ｒ３を設けている。さらに前記抵抗Ｒ３を流れる電流を設定するために抵抗Ｒ３と電源Ｖｃｃとの間にダイオード接続したｐチャネルＭＯＳトランジスタＭ６を挿入している。
【００９３】
かかる構成の結果、図２４（Ｂ）のグラフに示すように切断電流Ｉの起点を０ｍＡから、ヒューズＦ１が電圧ストレスにより切断されないような所定電電流値、図示の例では３０ｍＡにシフトさせている。図２４（Ａ）の構成により、ヒューズ断までの時間を短縮することができる。
【００９４】
なお図２４（Ａ）の切断電圧発生回路１１ＤＡ５では得られる切断電流Ｉは、前記ｐチャネルＭＯＳトランジスタＭ２から抵抗Ｒ１を流れる電流と抵抗Ｒ３を流れる電流との和になる。このため回路１１ＤＡ５では、前記切断電流Ｉの最大値が図２１（Ａ）の回路１１ＤＡ２のものと変わらないように、前記トランジスタＲ１の値を変更し、前記抵抗Ｒ１を流れる電流の値を回路１１ＤＡ２のものよりも、前記抵抗Ｒ３を流れる電流（Ｖｃｃ３−Ｖｔｈ（Ｍ６））の分だけ減少させる必要がある。ここでＶｔｈ（Ｍ６）は前記ｐチャネルＭＯＳトランジスタＭ６のしきい値電圧である。
【００９５】
なお上記の説明は主にヒューズ部Ｆ１への切断電圧Ｖfuseおよび切断電流Iの発生および供給についてのものであったが、同様な切断電圧Ｖfuseおよび切断電流Iの発生および供給は、ヒューズＦ２，Ｆ３などの他のヒューズ部についても、配線パターン１４Ｖｆおよび１５Ｖｆを介して行うことが可能である。
【００９６】
［第２の実施形態］
図２５（Ａ）は、前記図２（Ａ），（Ｂ）のヒューズ部Ｆ１の発熱を促進する第２の実施形態によるヒューズ部の構成を示す平面図、図２５（Ｂ）は図２５（Ａ）中、線２５−２５に沿った断面図、さらに図２５（Ｃ）は図２５（Ａ），（Ｂ）のヒューズ部の等価回路図である。図２５（Ａ）〜（Ｃ）において実施形態に直接関連のない部分の図示は省略している。
【００９７】
なお本実施形態の説明はヒューズ部Ｆ１についてのみ行い、ヒューズ部Ｆ２，Ｆ３についての説明は省略する。
【００９８】
本実施形態では、断面図は図２５（Ｂ）に示すように第１の実施形態の場合と同じであるが、図２５（Ａ）の平面図に示すように配線パターン１３Ａ，１４Ａの幅を、ビアプラグ１３Ｂに接続される部分においてビアプラグ１３Ｂに向けてテーパ状に狭めており、その結果、前記ヒューズ部Ｆ１における抵抗値ＲＦ１が、図２５（Ｃ）の等価回路図に示すように配線パターン１４Ａ，１３Ａの幅広部の抵抗値Ｒ１４Ａ，Ｒ１３Ａよりも高くなる。その結果、前記ヒューズ部Ｆ１における発熱が促進され、短時間の通電でヒューズＦ１を切断することが可能となる。
【００９９】
また本実施形態では、前記ヒューズ部Ｆ１において配線パターン１３Ａ，１４Ａの幅をテーパ状に狭めることにより、ヒューズ断に伴って周囲の層間絶縁膜中に拡散するＡｌなどの金属元素の量が先の実施形態のものに比べて減少し、速やかなヒューズ断を行うことが可能となる。
【０１００】
［第３の実施形態］
以上に説明した実施形態ではトリム回路１１Ｂにおいてトリム抵抗Ｒ１〜Ｒ３が直列接続されていたが、図２６に示すように、同様なトリミングは、トリム抵抗Ｒ１〜Ｒ９の並列接続を含むトリム回路１１ＢＰにおいても適用可能である。
【０１０１】
すなわち各々のトリム抵抗Ｒ１〜Ｒ９には、これを短絡するヒューズＦ１〜Ｆ９がそれぞれ設けられており、前記ヒューズＦ１〜Ｆ９に対して先の実施形態で説明した構成を適用することにより、トリム回路１１Ｂの抵抗値を、半導体装置のパッケージ後においても微調整することが可能である。
【０１０２】
さらに以上の各実施形態ではトリム回路１１Ｂに含まれる素子Ｒ１〜Ｒ９が抵抗素子であった場合を説明したが、抵抗素子の代わりにキャパシタやインダクタンスが設けられたトリム回路であっても、同様なトリミングが可能である。
【０１０３】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１０４】
（付記１）
半導体基板と、
前記半導体基板上に形成された回路部と、
前記回路部に接続されたトリム素子部と、
を含み、
前記トリム素子部は、トリム素子と、前記トリム素子の両端に接続されたヒューズ部とを含み、
前記ヒューズ部は、第１の配線パターンと、第２の配線パターンと、前記第１の配線パターンと前記第２の配線パターンとを接続するビアプラグとを含み、
前記第１および第２の配線パターンの一方は前記トリム素子の一端に接続されており、
前記第１の配線パターンは第１の絶縁膜中に形成され、
前記第２の配線パターンは第２の絶縁膜中に形成され、
前記ヒューズ部は、前記第１の配線パターンが当該ヒューズ部の一部を構成する前記ビアプラグに接続される部分において、前記第１の絶縁膜中に第１の空洞が形成されており、前記第１の配線パターンと前記ビアプラグとの電気接続が前記第１の空洞により断たれていることを特徴とする半導体装置。
（付記２）
前記第１の絶縁膜中には、前記第１の空洞を囲んで、前記第１の配線パターンを構成する金属元素が拡散した第１の拡散部が、前記第１の絶縁膜の一部として形成されていることを特徴とする付記１記載の半導体装置。
（付記３）
前記第２の配線パターンが前記当該ヒューズ部の一部を構成するビアプラグに接続される部分においては、前記第２の絶縁膜中に第２の空洞が形成されており、前記第２の配線パターンと前記ビアプラグとの電気接続が前記第２の空洞により断たれていることを特徴とする付記１または２記載の半導体装置。
（付記４）
前記第２の絶縁膜中には、前記第２の空洞を囲んで、前記第２の配線パターンを構成する金属元素が拡散した第２の拡散部が、前記第２の絶縁膜の一部として形成されていることを特徴とする付記３記載の半導体装置。
（付記５）
前記ヒューズ部において前記第１の配線パターンおよび第２の配線パターンは、前記ビアプラグに向かって幅を狭めることを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。
（付記６）
前記第２の絶縁膜は、前記第１の絶縁膜上に、前記第１の配線パターンを覆うように形成されていることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
（付記７）
前記第１および第２の配線パターンは、前記ビアプラグよりも融点の低い金属材料より構成されることを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置。
（付記８）
前記第１および第２の配線パターンはＡｌを含み、前記ビアプラグは、Ｗ，Ｃ，Ｔａ，Ｔｉのいずれかよりなることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
（付記９）
前記半導体基板上には、前記第１および第２の配線パターンに前記ビアプラグを介して切断電流を供給する電流供給回路が設けられていることを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置。
（付記１０）
前記電流供給回路はキャパシタと、前記キャパシタを定電流で充電する充電回路とを含み、前記キャパシタに生じる電圧に対応した切断電流を、選択されたヒューズに供給することを特徴とする付記９記載の半導体装置。
（付記１１）
前記充電回路は前記キャパシタを放電させる放電回路を含み、前記選択されたヒューズに前記時間とともに増大する切断電流を、繰り返し供給することを特徴とする付記１０記載の半導体装置。
（付記１２)
前記回路部およびトリム素子部は、前記半導体装置基板上に形成された樹脂パッケージ中に封止されていることを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置。
（付記１３）
前記トリム素子は抵抗，キャパシタ，インダクタンスのいずれかであることを特徴とする付記１〜１２のうち、いずれか一項記載の半導体装置。
（付記１４）
第１の絶縁膜中に形成された第１の配線パターンと、第２の絶縁膜中に形成された第２の配線パターンと、前記第１の配線パターンおよび前記第２の配線パターンを電気的に接続するビアプラグとを含むヒューズを切断するヒューズ切断方法であって、
前記第１の配線パターンと前記第２の配線パターンとの間で前記ビアプラグに切断電流を流す工程を含み、
前記切断電流を流す工程は、前記第１の配線パターンのうち前記ビアプラグに接する部分の金属が前記第１の絶縁膜中に拡散し、前記第１の絶縁膜中に前記第１の配線パターンに対応した空洞が形成されるように実行されることを特徴とするヒューズ切断方法。
（付記１５）
前記切断電流を流す工程は、前記第１の配線パターンのうち前記ビアプラグに接する部分の金属が前記第１の絶縁膜中に溶融して拡散するように、前記第１の配線パターンを前記ビアプラグに接する部分において前記金属の融点以上の温度に加熱することを特徴とする付記１４記載のヒューズ切断方法。
【符号の説明】
【０１０５】
１０  半導体装置
１１  シリコン基板
１１Ａ  回路部
１１Ｂ，１１ＢＰ  トリム回路部
１１Ｃ  選択部
１１Ｄ  電圧発生部
１１ＤＡ，１１ＤＡ１，１１ＤＡ２，１１ＤＡ３，１１ＤＡ４，１１ＤＡ５  切断電圧発生回路
１１ＤＢ  切断検出回路
１１Ｐ  樹脂パッケージ
１１Ｌ  ＬＯＣＯＳ膜
１１Ｖｓ  定電圧発生回路
１１ｓ  ソース領域
１１ｄ  ドレイン領域
１２，１３，１４  層間絶縁膜
１２Ｇ  ゲート電極
１２ｏｘ  ゲート絶縁膜
１２Ａ〜１２Ｃ，１２ＧＮＤ，１３Ｂ，１２ａ，１２ｂ，１３ａ〜１３ｃ，１３ｓ，１４ａ，１４ｆ  ビアプラグ
１３Ａ，１３Ｒ１〜１３Ｒ３，１３ＧＮＤ，１３ＧＴ，１３Ｓ，１４Ａ，１４Ｂ，１４Ｖｆ，１５Ｆｖ  配線パターン
１３Ｒｅｓ  金属膜残渣
１３Ｖ，１４Ｖ  ボイド
１３Ｘ，１４Ｘ  組成変化領域
Ｆ１〜Ｆ９  ヒューズ部
Ｒ１〜Ｒ９  トリム素子
ＳＦ１〜ＳＦ３  素子領域
ＴＡ〜ＴＨ  端子
ＴＦ１〜ＴＦ３  選択トランジスタ
ＷＦ１  ウェル
【図１】
2014103205.tif 000003
【図２】
2014103205.tif 000004
【図３】
2014103205.tif 000005
【図４】
2014103205.tif 000006
【図５】
2014103205.tif 000007
【図６】
2014103205.tif 000008
【図７】
2014103205.tif 000009
【図８】
2014103205.tif 000010
【図９】
2014103205.tif 000011
【図１０】
2014103205.tif 000012
【図１１】
2014103205.tif 000013
【図１２】
2014103205.tif 000014
【図１３】
2014103205.tif 000015
【図１４】
2014103205.tif 000016
【図１５】
2014103205.tif 000017
【図１６】
2014103205.tif 000018
【図１７】
2014103205.tif 000019
【図１８】
2014103205.tif 000020
【図１９】
2014103205.tif 000021
【図２０】
2014103205.tif 000022
【図２１】
2014103205.tif 000023
【図２２】
2014103205.tif 000024
【図２３】
2014103205.tif 000025
【図２４】
2014103205.tif 000026
【図２５】
2014103205.tif 000027
【図２６】
2014103205.tif 000028