(57)【要約】【課題】シリコンを用いた発光素子で、より少ない電力で強い発光を得ながら、発光強度および発光波長に対する変調が素子単独でできるようにする。【解決手段】ｐ型領域１０３およびｎ型領域１０４の電位に対して正の電位が第１ゲート電極１０７に印加された状態で、発光層１０２の第１ゲート絶縁層１０５との界面側に閉じ込めた電子に谷分離が生じる状態とされている。また、発光層１０２は、谷分離が生じている状態で発光層１０２における電子と正孔との空間的な分離が抑制された状態とされている。【選択図】  図１
2014093500.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコンから構成されたシリコン層と、
前記シリコン層に形成された発光層と、
前記発光層を前記シリコン層の平面方向で挟んで前記シリコン層に形成されたｐ型領域およびｎ型領域と、
前記発光層に接して前記発光層を層厚方向に挟んで形成された第１ゲート絶縁層および第２ゲート絶縁層と、
前記発光層を層厚方向に挟んで前記第１ゲート絶縁層を介して形成された第１ゲート電極および前記第２ゲート絶縁層を介して形成された第２ゲート電極と
を少なくとも備え、
前記ｐ型領域およびｎ型領域の電位に対して正の電位が前記第１ゲート電極に印加された状態で、前記発光層の前記第１ゲート絶縁層との界面側に閉じ込めた電子に谷分離が生じる状態とされ、
前記発光層は、谷分離が生じている状態で前記発光層における電子と正孔との空間的な分離が抑制された状態とされていることを特徴とする発光素子。
【請求項２】
請求項１記載の発光素子において、
前記発光層は、谷分離が生じている状態で前記発光層における電子と正孔との空間的な分離が抑制される範囲の層厚とされていることを特徴とする発光素子。
【請求項３】
請求項１または２記載の発光素子において、
前記発光層の前記第１ゲート絶縁層との界面側に導入されたアクセプタ不純物を備えることを特徴とする発光素子。
【請求項４】
請求項１〜３のいずれか１項に記載の発光素子において、
前記ｐ型領域およびｎ型領域の電位に対して正の電位が前記第１ゲート電極に印加されると共に、前記ｐ型領域およびｎ型領域の電位に対して負の電位が前記第２ゲート電極に印加される
ことを特徴とする発光素子。
【請求項５】
請求項１〜３のいずれか１項に記載の発光素子において、
前記ｐ型領域およびｎ型領域の電位に対して正の電位が前記第１ゲート電極に印加されると共に、前記ｐ型領域およびｎ型領域の電位に対して正の電位が前記第２ゲート電極に印加され、
前記発光層の前記第１ゲート絶縁層との界面側に閉じ込めた電子に谷分離が生じると共に、前記発光層の前記第２ゲート絶縁層との界面側に閉じ込めた電子に谷分離が生じる状態とされている
ことを特徴とする発光素子。
【請求項６】
請求項１〜５のいずれか１項に記載の発光素子において、
前記シリコン層，前記第１ゲート絶縁層，前記第１ゲート電極は、シリコン基板に酸素分子をイオン注入して形成された埋め込み絶縁層を有するＳＯＩ基板の表面シリコン層，前記埋め込み絶縁層，前記シリコン基板であり、
前記第２ゲート絶縁層および前記第２ゲート電極は、前記表面シリコン層の上に形成した酸化シリコン層および電極構造体である
ことを特徴とする発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンを発光層とした発光素子に関する。
【背景技術】
【０００２】
シリコンは、半導体集積電子回路の材料として広く用いられている。シリコンに代表されるＩＶ族半導体は、間接バンドギャップを有するため、これを用いて発光を得ることは困難である。近年、ポーラスシリコンに代表されるシリコン微細構造よる高効率的な発光の報告がなされ（非特許文献１参照）、シリコンを用いた発光素子をシリコン集積電子回路と組み合わせ、より高機能・高性能な集積回路の実現が試みられている。
【０００３】
シリコン集積回路と組み合わせて使用する光学素子は、既存の作製技術との整合性を考慮する必要がある。強い発光が得られることで知られるポーラスシリコンおよびナノクリスタルといった構造は、発光波長を決定する構造制御に作製技術上の難点がある。更に、これらの構造は必ずしもシリコン集積回路との親和性が高くはないため、これらを回路に組み込むことは、現実的に困難である。このため、実用的なシリコン発光素子は、発光層を微細化することによる擬直接遷移化が期待でき、この効果により発光増強が得られ、かつ既存技術との親和性の高い薄層シリコンダイオードか、これに準ずる構造が望まれる。
【０００４】
このような観点から、近年、薄層シリコンダイオードによる発光の報告が多数なされている（非特許文献２参照）。薄層シリコンダイオードでは、強いキャリアの閉じ込めにより、運動量保存則が緩和して直接遷移の成分が得られるため、バルクシリコンのダイオードに比較して強い発光が得られる。
【０００５】
また、上述した薄層シリコンダイオードは、既存のシリコン集積回路作製工程と類似するため、これに組み込むことが可能である。大規模な集積回路では、信号伝送距離が長くなるほど配線容量が大きくなり、配線の充放電に伴うエネルギー損失、伝送遅延が無視できない。このため、集積回路の信号伝送手段を電気信号から光に置き換える検討がなされ、これにより信号の低損失化、多重化が可能となり、大規模な集積回路における低消費電力化、高速な情報処理への応用が期待されている。
【０００６】
このような光多重を用いた通信では、各々の発光素子が異なる波長で発光することが求められる。発光波長の制御には、通常、熱によるバンド変調がある。また、発光波長の制御には、素子を構成する半導体を異種の混晶半導体とし、この混晶比をデバイス作製時に予め調整することで任意の波長を得る技術がある。しかしながら、熱による変調は、制御可能な波長に制限がある。また、シリコン系の材料では、混晶を形成する半導体に制限があるため材料による波長変調は困難である。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】L. T. Canham, "Sillcon quantum wire array fabrication by electrochemical and chemicaldissolution of wafers", Appl. Phys. Lett. , vol.57,no.10, pp.1046-1048, 1990.
【非特許文献２】S. Saito et al. , "Stimulated emission of near-infrared radiation by current injection into silicon (100) quantum well", APPLIED PHYSICS LETTERS, vol.95, 241101, 2009.
【非特許文献３】J. Noborisaka, K. Nishiguchi, Y. Ono, H. Kageshima, and A. Fujiwara, "Strong Stark effect in electroluminescence from phosphorous-doped silicon-on-insulator metal-oxide-semiconductor field-effect transistors", APPLIED PHYSICS LETTERS, vol.98, 033503, 2011.
【非特許文献４】F. J. Ohkawa and Y. Uemura, "Theory of Valley Splitting in an N-Channel (100) Inversion Layer of Si* I.Formulation by Extend Zone Effective Mass Theory", J. Phys. Soc. Japan. , vol.43, no.3, pp.907-916, 1977.
【非特許文献５】F. J. Ohkawa and Y. Uemura, "Theory of Valley Splitting in an N-Channel (100) Inversion Layer of Si* II. Electric Break Through", J. Phys. Soc. Japan. , vol.43, no.3, pp.917-924, 1977.
【非特許文献６】M. Cardona and F. H. Pollak, "Energy-Band Structure of Germanium and Silicon : The k.p Method*", Phys. Rev. , vol.142, no.2, pp.530-543, 1966.
【非特許文献７】K. Takashina, Y. Ono, A. Fujiwara, Y. Takahashi, and Y. Hirayama, "Valley Polarization in Si(100) at Zero Magnetic Field", Phys. Rev. Lett. , vol.96, 236801, 2006.
【非特許文献８】T. Ishiyama, M. Nagase, and Y. Omura, "Evolution of step-terrace structure at Si-SiO2 interface in SIMOX substrate during annealing", Applied Surface Science, vol.190, pp16-19, 2002.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
これまで、薄層シリコンダイオードの発光では、主に、極めて薄いシリコン薄膜を用いることによる量子閉じ込め効果に依存したものが大半であり、発光遷移則に現れる運動量保存項を有限とするには、数原子層のシリコン量子井戸が必要となっており、均一かつ大面積に、上記構造を作製することは事実上困難である。
【０００９】
一般的に作製されるシリコン量子井戸では、井戸層は厚さ数ｎｍであり、ウエハ内の厚さ不均一は、標準偏差が層厚の数十％におよび、発光波長のばらつきが確認される。また、このようなシリコン量子井戸では、バルクに比べて良いものの、依然として発光効率は低いため、シリコンによる発光デバイスでは、非現実的なエネルギー効率となることは不可避である。また、通常、光の波長変調は外部変調器を用いて行うことになる。この場合、発光素子と光変調器が必要となるため、チップの大型化を避けることができない。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、シリコンを用いた発光素子で、より少ない電力で強い発光を得ながら、発光強度および発光波長に対する変調が素子単独でできるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る発光素子は、単結晶シリコンから構成されたシリコン層と、シリコン層に形成された発光層と、発光層をシリコン層の平面方向で挟んでシリコン層に形成されたｐ型領域およびｎ型領域と、発光層に接して発光層を層厚方向に挟んで形成された第１ゲート絶縁層および第２ゲート絶縁層と、発光層を層厚方向に挟んで第１ゲート絶縁層を介して形成された第１ゲート電極および第２ゲート絶縁層を介して形成された第２ゲート電極とを少なくとも備え、ｐ型領域およびｎ型領域の電位に対して正の電位が第１ゲート電極に印加された状態で、発光層の第１ゲート絶縁層との界面側に閉じ込めた電子に谷分離が生じる状態とされ、発光層は、谷分離が生じている状態で発光層における電子と正孔との空間的な分離が抑制された状態とされている。
【００１２】
上記発光素子において、発光層は、谷分離が生じている状態で発光層における電子と正孔との空間的な分離が抑制される範囲の層厚とされていればよい。
【００１３】
上記発光素子において、発光層の第１ゲート絶縁層との界面側に導入されたアクセプタ不純物を備えるようにしてもよい。
【００１４】
上記発光素子において、ｐ型領域およびｎ型領域の電位に対して正の電位が第１ゲート電極に印加されると共に、ｐ型領域およびｎ型領域の電位に対して負の電位が第２ゲート電極に印加されるようにすればよい。
【００１５】
上記発光素子において、ｐ型領域およびｎ型領域の電位に対して正の電位が第１ゲート電極に印加されると共に、ｐ型領域およびｎ型領域の電位に対して正の電位が第２ゲート電極に印加され、発光層の第１ゲート絶縁層との界面側に閉じ込めた電子に谷分離が生じると共に、発光層の第２ゲート絶縁層との界面側に閉じ込めた電子に谷分離が生じる状態とされているようにしてもよい。
【００１６】
上記発光素子において、シリコン層，第１ゲート絶縁層，第１ゲート電極は、シリコン基板に酸素分子をイオン注入して形成された埋め込み絶縁層を有するＳＯＩ基板の表面シリコン層，埋め込み絶縁層，シリコン基板であり、第２ゲート絶縁層および第２ゲート電極は、表面シリコン層の上に形成した酸化シリコン層および電極構造体であればよい。
【発明の効果】
【００１７】
以上説明したことにより、本発明によれば、シリコンを用いた発光素子で、より少ない電力で強い発光を得ながら、発光強度および発光波長に対する変調が素子単独でできるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態１における発光素子の構成を示す断面図である。
【図２】図２は、本発明の実施の形態１における発光素子の構成を示す平面図である。
【図３】図３は、本発明の実施の形態１における発光素子の積層方向のバンドギャップの状態を示すバンド図である。
【図４】図４は、実施の形態１の発光素子における谷分離を実現している第１ゲート絶縁層１０５に対して印加されるゲート電圧依存性を示す特性図である。
【図５】図５は、フォノンを介さない直接遷移発光強度と谷分離の大きさとの関係を示す特性図である。
【図６】図６は、本発明の実施の形態２における発光素子の積層方向のバンドギャップの状態を示すバンド図である。
【図７】図７は、本発明の実施の形態３における発光素子の積層方向のバンドギャップの状態を示すバンド図である。
【図８】図８は、本発明における他の形態における発光素子の構成を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明について説明する。
【００２０】
はじめに、本発明の原理について説明する。本発明の発光素子は、薄層発光層を備えたＭＯＳ構造からなり、ｎ型不純物領域およびｐ型不純物領域から注入した電流あるいは光学励起により得られるキャリアの再結合により、発光層において発光を発生させる。この発光の際に、発光効率の向上を目的として、発光層を挟んで対向する状態に設けた２つのゲート電極に電圧印加を行うことで、ゲート絶縁層との界面に電子を押し付けることにより、界面散乱を生じさせ、電子波数の大きな分散を得る。
【００２１】
電子波数分散の結果は、２重に縮退する谷状態のエネルギー分離として観測される。シリコンのような間接半導体では、運動量空間で電子が熱平衡状態で取り得る最小のエネルギー状態は、正孔の波数と異なる。これが発光を弱める原因である。バルクシリコンは、歪みや電界がない場合、電子は６重に縮退をしている。ここに、空間的な閉じ込め、歪み、電界などの摂動を導入すると、有効質量の異方性から一部の縮退が解ける。
【００２２】
閉じ込めが＜１００＞方向である場合、電子は、この軸に重い有効質量を持つ２重に縮退した状態と、この軸に対し軽い有効質量を持つ４重に縮退した状態へと分裂を示す。２重に縮退した状態は、量子化軸方向に重い有効質量を持つため、最低エネルギーをとり、通常電子はこの状態を占有する。この状態に更に閉じ込め、電界などの摂動を加えると、２重に縮退した状態が更に分裂を示す谷分離が現れる。無摂動における２重縮退状態の基底は、ａ0をシリコンの格子定数として波数０．８５（２π／ａ0）付近にエネルギー最下点を持ち、任意の波数における基底状態は、非特許文献４〜６によるとΓ15とΓ1の固有値と固有関数を用いて再現することが可能である。
【００２３】
今、電子の基底エネルギー・波数分散を波数（２π／ａ0）＜０００＞から＜１００＞に対し描くと、Γ点＜０００＞以外の点では、Γ点で最小のエネルギーを取るΓ15の状態に＜１１１＞の平面波からなるΓ1の状態が混合する。Γ15から派生するバンドはａ0をシリコンの格子定数として、波数ｋ０＝０．８５（２π／ａ0）＜１００＞にエネルギー最小値を取り、分散関係に谷を形成する。シリコンの結晶は、±＜１００＞に対称な構造を持つため、波数０．８５（２π／ａ0）＜−１００＞にも同様の谷が形成される。これらの状態は、通常エネルギー的に縮退しており、どちらの固有関数もΓ15とΓ1の線形結合で表される。電界や歪みなどの摂動を導入し、エネルギー・波数分散上で波数を移動させる操作を行うと、Γ15とΓ1の係数比が変化し、０．８５（２π／ａ0）＜１００＞の状態に０．８５（２π／ａ0）＜−１００＞状態の混合が始まる。結果としてこの系の固有状態は、これらの線形結合からなる結合／反結合状態を取り、エネルギー固有値は谷間の混合度合いに応じ分裂を示す。このような谷分離は、バルクのシリコンＭＯＳＦＥＴで観測され、理論的な検討がなされている（非特許文献４，５参照）。
【００２４】
本発明では、谷分離により生ずる運動量保存項の緩和を利用することで、ゲート電界を用いてシリコン系半導体において効率的な発光を可能としている。
【００２５】
ところで、谷分離の大きさ  を電子ボルト単位（ｅＶ）で電界の関数として表すと「Δ＝αＦSOI（ｅＶ）・・（１）」のようになる。なお、式（１）において、αは谷分離係数（単位：ｍ），ＦSOIはシリコン層と埋め込み酸化層との界面近傍の電界（単位：Ｖ／ｍ）である。通常シリコンＭＯＳＦＥＴで観測される谷分離係数αは、おおよそ２．５×１０-11（ｍ）であり、ＭＯＳの電界として大きな数十ＭＶ／ｍの電界を加えたとしても、谷分離の大きさはたかだか１ｍｅＶである。
【００２６】
近年になり、この谷分離係数が３０倍（谷分離の大きさ３０ｍｅＶ）におよぶ材料が発見されている（非特許文献７参照）。谷分離の大きさは、電子波数分散度合いに比例するため、谷分離の大きさと光学遷移レートは、ほぼ等価に扱うことが可能であることを示している。従って巨大な谷分離を生ずる状態のシリコンでは、バルクとは異なり、発光遷移を妨げる運動量保存項の緩和が大いに期待できる。また、シリコンＭＯＳＦＥＴの谷分離は、ゲート電界により大きさが変化する。これは、電界により谷分離の大きさ、つまり光学遷移レート（間接／直接半導体としての性質）が制御可能であることを示している。
【００２７】
本発明では、前述した谷分離の効果に加え、上述したことにより、谷分離による発光効率の高効率化を図る。
【００２８】
また、通常、谷分離が観測される状態では、電子と正孔が空間的に分離し、谷分離状態にある電子の直接遷移化の恩恵を享受することは容易ではない。このため、発光層は、谷分離が生じている状態で発光層における電子と正孔との空間的な分離が抑制された状態とされていることが重要となる。これを実現するためには、例えば、発光層を十分に薄層化することがある。また、アクセプタ不純物をゲート絶縁層との界面付近に導入することにより、正孔に対する束縛を強めるようにしてもよい。
【００２９】
また、本発明の発光素子によれば、非特許文献３に示されているように、ゲート電極により発光層に電界を加えることができるため、発光波長は広い範囲で変調可能である。
【００３０】
［実施の形態１］
以下、本発明の実施の形態１について図を用いて説明する。図１は、本発明の実施の形態１における発光素子の構成を示す断面図である。図２は、本発明の実施の形態１における発光素子の構成を示す平面図である。また、図３は、本発明の実施の形態１における発光素子の積層方向のバンドギャップの状態を示すバンド図である。なお、図１は、図２のＡＡ’線の断面を示している。
【００３１】
この発光素子は、まず、単結晶シリコンから構成されたシリコン層１０１と、シリコン層１０１に形成された発光層１０２と、発光層１０２をシリコン層１０１の平面方向で挟んでシリコン層１０１に形成されたｐ型領域１０３およびｎ型領域１０４とを備える。
【００３２】
また、この発光素子は、図１の紙面において、発光層１０２の下側に接して形成された第１ゲート絶縁層１０５と、発光層１０２を層厚方向に挟んで第１ゲート絶縁層１０５を介して形成された第１ゲート電極１０７とを備える。また、図１の紙面において、発光層１０２の上側に接して形成された第２ゲート絶縁層１０５と、第２ゲート絶縁層１０６を介して形成された第２ゲート電極１０８とを備える。第１ゲート絶縁層１０５および第２ゲート絶縁層１０６は、発光層１０２を層厚方向に挾み、また、発光層１０２を挟んで対向する状態に形成されている。
【００３３】
例えば、図１，図２に示した例では、ｐ型領域１０３からｎ型領域１０４に向かう第１方向、第１ゲート絶縁層１０５，発光層１０２，第２ゲート絶縁層１０６などが積層された第２方向の両者に直交する発光層１０２の側面より、発光層１０２で発生した光が取り出せる。
【００３４】
例えば、ＳＩＭＯＸ(Separation by IMplantation of OXygen)基板を用いることで上述した構造が形成できる。ＳＩＭＯＸ基板は、シリコン基板に酸素分子をイオン注入して形成された埋め込み絶縁層を有するＳＯＩ（Silicon on Insulator）基板である。ＳＩＭＯＸ基板の埋め込み絶縁層を第１ゲート絶縁層１０５とし、表面シリコン層をシリコン層１０１とし、基板部を第１ゲート電極１０７とすればよい。また、表面シリコン層の表面を熱酸化することで第２ゲート絶縁層１０６とすればよい。
【００３５】
上述した構成とした発光素子において、前述したように、まず、ｐ型領域１０３およびｎ型領域１０４の電位に対して正の電位が第１ゲート電極１０７に印加された状態で、発光層１０２の第１ゲート絶縁層１０５との界面側に閉じ込めた電子に谷分離が生じる状態とされていればよい。また、発光層１０２は、谷分離が生じている状態で発光層１０２における電子と正孔との空間的な分離が抑制された状態とされていればよい。
【００３６】
以下、ＳＩＭＯＸ基板を用いた場合を例に、より詳細に説明する。前述したように、谷分離の大きさと光学遷移レートは、ほぼ等価に扱うことができ、大きな分離が得られるほど、大きな発光が得られる。
【００３７】
ＳＩＭＯＸ基板を用いて巨大な谷分離を得るために、発明者らは、まず、ＳＩＭＯＸ基板をＡｒ／Ｏ2体積比５％の雰囲気で、温度１３５０℃・４０時間の条件で熱処理を行った（非特許文献７，８参照）。用いたＳＩＭＯＸ基板の埋め込み絶縁層の層厚は、４００ｎｍ程度である。このような高温・長時間の熱処理を施すことで、ＳＩＭＯＸ基板の表面シリコン層において埋め込み絶縁層との界面に、熱処理を施さない場合に比較して大きな谷分離が得られるようになる。
【００３８】
次に、上述した熱処理を施したＳＩＭＯＸ基板の表面シリコン層を、所望とする厚さにまで薄層化する。例えば、熱酸化により熱酸化層を形成してこの熱酸化層を弗酸処理で除去する薄層化プロセスを繰り返し、表面シリコン層の層厚を５０ｎｍ程度とする。次いで、公知のリソグラフィー技術およびエッチング技術により、発光素子形成領域を分離する素子分離を行い、よく知られたＬＯＣＯＳ（Local Oxidation of Silicon）プロセスと、上述した薄層化プロセスを再度実施し、表面シリコン層を層厚１０ｎｍ程度とする。
【００３９】
この状態では、基板である第１ゲート電極１０７の上に、埋め込み絶縁層である第１ゲート絶縁層１０５が形成され、第１ゲート絶縁層１０５の上に、表面シリコン層を１０ｎｍ程度と薄くしたシリコン層１０１が形成されたものとなる。発光層１０２を形成するシリコン層１０１は、正孔および電子の分離を避けるため１０ｎｍ以下が望ましい。
【００４０】
次に、シリコン層１０１の表面に、熱酸化により第２ゲート絶縁層１０６を形成する。第２ゲート絶縁層１０６は、シリコン層１０１に設ける発光層１０２に対して強電界を印加し、かつ実験を容易とするため、層厚を２０ｎｍ程度とした。
【００４１】
次に、公知のＣＶＤ法などの堆積技術により、第２ゲート絶縁層１０６の上に層厚２００ｎｍ程度のポリシリコン層を形成し、形成したポリシリコン層を公知のリソグラフィー技術およびエッチング技術によりパターニングして電極構造体を形成し、第２ゲート電極１０８とする。また、イオン注入法により、ホウ素（Ｂ）をシリコン層１０１に対して選択的にイオン注入してｐ型領域１０３を形成し、リン（Ｐ）をシリコン層１０１に対して選択的にイオン注入してｎ型領域１０４を形成する。この後、窒素雰囲気中で１０００℃・１０分間の熱処理を行い、イオン注入した不純物の活性化を行う。
【００４２】
なお、上述したように発光素子を形成した後、以下に説明するように、図示しない保護膜，配線などを形成する。まず、公知のＴＥＯＳ膜を形成することで、素子上面を覆うデバイスパッシベーション膜を形成する。次いで、形成したパシベーション膜に、公知のリソグラフィー技術により形成したレジストパターンを用いたＲＩＥ（Reactive Ion Etching）エッチングにより、ｐ型領域１０３，ｎ型領域１０４，および第２ゲート電極１０８に接続するためのコンタクトホールを形成する。
【００４３】
次に、コンタクトホールを形成したパシベーション膜の上に、真空蒸着法やスパッタ法などによりＡｌを堆積してＡｌ膜を形成し、形成したＡｌ膜を公知のリソグラフィーおよびエッチング地術によりパターニングし、ｐ型領域１０３，ｎ型領域１０４の各々にオーミック接続するＡｌ電極、および第２ゲート電極１０８に接続するＡｌ電極を形成した。また、第１ゲート電極１０７となる基板裏面に対し、弗酸による酸化層除去処理をした後で上述同様にＡｌ膜を形成して第１ゲート電極１０７に接続するＡｌ電極を形成した。これらの処理の後、水素・窒素混合雰囲気中で、４００℃・３０分間の条件でアニール処理を行った。
【００４４】
上述したように作製した発光素子の動作について説明する。まず、発光層１０２へのキャリア注入を行うため、ｐ型領域１０３およびｎ型領域１０４に拡散電位以上の順バイアスを印加する。この電圧印加は、ｐ型領域１０３およびｎ型領域１０４に接続するＡｌ電極を介して行う。
【００４５】
次に、上述したｐ型領域１０３およびｎ型領域１０４に印加している電位を基準とし、第１ゲート電極１０７に正の電圧を印加し、第２ゲート電極１０８に負の電圧を印加する。このように電圧印加を行うと、図３に示すように発光層１０２（シリコン層１０１）の第２ゲート電極１０８との界面近傍にｐ型領域１０３より供給される正孔が蓄積し、同時に、第１ゲート絶縁層１０５との界面近傍にｎ型領域１０４より供給される電子が蓄積する。
【００４６】
谷分離は、第１ゲート絶縁層１０５界面に電子が強く押し付けられる際に顕著となるため、第１ゲート電極１０７および第２ゲート電極１０８の電位差を大きくして行くことで、電気的に谷分離の大きさの調整が可能となる。
【００４７】
図４に、谷分離を実現している第１ゲート絶縁層１０５に対して印加されるゲート電圧依存性を示す。谷分離は、ｐ型領域１０３およびｎ型領域１０４に流れる電流のゲート電圧微分値（コンダクタンス）の構造として観測される。この構造から電子密度を求め、谷分離を抽出すると、図４に示すようなゲート電圧に対して線形な値が得られる。発明者らの実験によると、フォノンを介さない直接遷移発光強度は、図５に示すように、谷分離の大きさにほぼ線形に比例することが明らかとなっている。従って、これらの結果は、ゲート電界により、間接遷移から直接遷移への変調が可能となることを示している。また、発光スペクトルは、ゲート電界を印加すると、この印加と同時にシュタルク効果により長波長側へシフトするため、電界を適切に調整することで任意の発光強度を得ることが可能である。
【００４８】
ゲートに対する電圧印加により電界を加えての発光となるため、主要な発光は、シュタルク効果により通常のシリコンのバンドギャップエネルギー以下で発光する。このため、素子を構成する大部分では、シリコンによる吸収が抑制され、効率的な発光（光信号伝送）が可能となる。
【００４９】
［実施の形態２］
次に、本発明の実施の形態２について説明する。上述した実施の形態１で説明した、発光層１０２における正孔の閉じ込めを、電子・正孔波動関数の空間分布制御の観点から、ホウ素などのアクセプタ不純物を用い、第１ゲート絶縁層１０５との界面近傍で行うようにしてもよい。これは、発光層１０２の第１ゲート絶縁層１０５との界面側にアクセプタ不純物を導入することで実施できる。アクセプタ不純物としては、Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌなどがある。
【００５０】
図６のバンド図に示すように、発光層１０２の第１ゲート絶縁層１０５との界面側にアクセプタ不純物を導入すると、第１ゲート絶縁層１０５との界面付近において正孔の束縛が行われるようになる。このアクセプタ不純物の導入は、例えば、イオン注入および熱拡散などの方法で行えばよく、電子の谷分離が生ずるゲート絶縁層付近に、アクセプタ不純物のイオンが導入できる方法であれば、いずれの方法を用いても有効である。
【００５１】
シリコンに対し深い準位を形成する元素は、正孔に対する束縛が強いため、実空間において正孔に対して原子サイズの束縛による波数分散と、谷分離による電子の波数分散が期待できる。このため、上述したアクセプタ不純物の導入により、両キャリアに生ずる運動量保存則緩和効果により発光効率の向上が望める。また、正孔に対する閉じ込めが可能な不純物を電子の谷分離が生じている界面近傍に意図的に導入することにより、実空間上での電子・正孔の包絡関数重なりが大きくなるため、高い発光効率が望める。
【００５２】
上述したアクセプタ不純物の導入は、ゲート電界による発光波長変調に対して有効である。ゲート電界による発光波長変調は、シュタルク効果により行うことになる。アクセプタ不純物を導入したことによるシュタルク効果では、アクセプタ不純物に束縛された正孔が、ゲート電界により容易には解離しない。このため、アクセプタ不純物に起因した発光は、大きな波長変調を伴いながら高い強度を維持することが可能となる（非特許文献３参照）。特に、この方法は、Ｉｎ，Ｔｌのような正孔に対して深い束縛をなすアクセプタ不純物を用いた場合に有効となる。
【００５３】
［実施の形態３］
次に、本発明の実施の形態３について説明する。前述した実施の形態では、発光層を挟んで形成されている一方のゲート絶縁層近傍に電子を閉じ込め、ここに谷分離を形成するようにしたが、これに限るものではない。図７のバンド図に示すように、第１ゲート電極２０７および第２ゲート電極２０８の両方に、ｐ型領域およびｎ型領域の電位に対して正の電位が印加されるようにしてもよい。この構成とすることで、発光層２０２の第１ゲート絶縁層２０５との界面側に閉じ込めた電子に谷分離が生じると共に、発光層２０２の第２ゲート絶縁層２０６との界面側に閉じ込めた電子に谷分離が生じる状態とすることができる。この場合、発光層２０２の層厚方向中央部に、正孔が束縛されるようになる。
【００５４】
この構成において、実施の形態１で説明したように、より大きな谷分離を得るためにＳＩＭＯＸ基板を適用する場合、２つのＳＩＭＯＸ基板の表面シリコン層同士を貼り合わせて用いればよい。前述したように長時間の高温熱処理を行った２つのＳＩＭＯＸ基板の表面シリコン層を、前述した薄層化技術により薄層化し、各々の貼り合わせ面の酸化層をフッ酸などの処理により除去した後で貼り合わせる。また、貼り合わせた後、貼り合わせ界面のダングリングボンドを減少させるため、水素雰囲気中で１３５０℃・５時間程度の熱処理を行う。また、例えば、第２ゲート電極２０８を形成する側のＳＩＭＯＸ基板の基板部は、水酸化カリウム溶液などでエッチング除去してもよい。
【００５５】
上述した構成とすることで、発光層２０２となる表面シリコン層を挟む２つの第１ゲート絶縁層２０５および第２ゲート絶縁層２０６と表面シリコン層（発光層２０２）の両界面において、熱酸化により形成した絶縁層との界面に比較して、より大きな谷分離が得られるようになる。このようにして、発光層２０２の両方の界面に谷分離が強く観測される状態とし、前述した実施の形態と同様にして発光素子を作製すればよい。なお、本例においても、貼り合わせて一体とした表面シリコン層の層厚は、発光層２０２における正孔と電子の空間分離が抑制できる範囲とすることが重要であり、例えば、１０ｎｍ以下が望ましい。
【００５６】
ところで、発光層は、細線構造としてもよい。図８の断面図に示すように、まず、第１ゲート電極３０７の上に、第１ゲート絶縁層３０５を介して細線構造の発光層３０２を設ける。また、第１ゲート絶縁層３０５の表面（平面）上で、発光層３０２の上面および両側面を覆う状態に第２ゲート絶縁層３０６および第１ゲート電極３０７を形成する。図８では、紙面の手前から奥に向かう方向に、発光層３０２を備えるシリコンの細線構造が延在し、これをコアとし、第１ゲート絶縁層３０５および第２ゲート絶縁層３０６がクラッドとなる光導波路を構成した状態となっている。
【００５７】
また、この例においても、発光層３０２と、発光層３０２に接するいずれかのゲート絶縁層との間における谷分離係数αが、前述したＳＩＭＯＸ基板を長時間光熱処理した埋め込み絶縁層と表面シリコン層との界面の場合と同等の１０-9ｍ以上であれば、ＳＩＭＯＸ基板を用いた場合と同等の発光効率が得られる。また、発光層３０２の断面形状は、１辺の長さが例えば１０ｎｍ以下であれば、正孔と電子の空間分離が抑制できる状態が得られる。
【００５８】
なお、図８には示していないが、発光層３０２の一部領域には、シリコンからなるｐ型領域およびｎ型領域が接して設けられ、発光層３０２に対してキャリアの注入を可能としている。例えば、第１ゲート絶縁層３０５の平面上で、所定の方向に延在している細線構造の発光層３０２の側部にｐ型領域およびｎ型領域を接して形成する構成とすればよい。この構成では、ｐ型領域およびｎ型領域が接している発光層３０２で生成される光は、細線構造による光導波路の延在方向に導波する。
【００５９】
以上に説明したように、本発明では、ｐ型領域およびｎ型領域の電位に対して正の電位が第１ゲート電極に印加された状態で、発光層の第１ゲート絶縁層との界面側に閉じ込めた電子に谷分離が生じる状態とし、発光層は、谷分離が生じている状態で発光層における電子と正孔との空間的な分離が抑制される状態とした。この結果、本発明によれば、シリコンを用いた発光素子で、より少ない電力で強い発光を得ながら、発光強度および発光波長に対する変調が素子単独でできるようになる。このように、本発明では、元来発光が困難なシリコンに対し、新たな発光手段を提供する。また、本発明の発光素子は、既存シリコン集積回路と同様のプロセス技術で作製が可能であり、電子集積回路とのモノリシックな実装が可能である。また、発光効率および波長は、ゲート電界により調節が可能であり従来のシリコン集積回路に高機能・高効率を付加する。
【００６０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、ゲート電極の材料に発光波長に対して透明である酸化インジュウムスズ（ＩＴＯ）などの透明電極を用いることで、ゲート電極の側に光を取り出すことができる。また、ゲート電極に、薄層金属、その他の導電材料を用いるようにしてもよい。
【００６１】
また、ゲート絶縁層は、谷分離が確認される限りは、ＳｉＯ2，ＳｉＮあるいはその他のシリコン化合物から構成すればよい。ゲート絶縁層の材料は、巨大な谷分離が得られかつ絶縁破壊電界が高いものが望ましく、これらの組み合わせも有効である。また、ｐ型領域とｎ型領域との間に、図８を用いて説明した細線構造の発光層を複数並列に並べる構成としてもよい。この構成とすることで、単位面積あたりの発光強度をより高くすることが可能となる。
【符号の説明】
【００６２】
１０１…シリコン層、１０２…発光層、１０３…ｐ型領域、１０４…ｎ型領域、１０５…第１ゲート絶縁層、１０６…第２ゲート絶縁層、１０７…第１ゲート電極、１０８…第２ゲート電極。
【図１】
2014093500.tif 000003
【図２】
2014093500.tif 000004
【図３】
2014093500.tif 000005
【図４】
2014093500.tif 000006
【図５】
2014093500.tif 000007
【図６】
2014093500.tif 000008
【図７】
2014093500.tif 000009
【図８】
2014093500.tif 000010