(57)【要約】【課題】水平方向への発振を抑制することができるＶＣＳＥＬを提供する。【解決手段】半導体発光素子１は、基板１１、活性層２１、第１のミラー部２４、第２のミラー部２５、絶縁領域２５ａ及び発光窓部５１ａ，５１ｂを備える。半導体積層方向に直交する方向に発振するための第１閾値利得を増大させる閾値利得増大部が、半導体積層方向からみて発光窓部５１ａ，５１ｂと重ならない領域又は素子の側部に形成されている。閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得である第２閾値利得と第１閾値利得との大小関係を変更するように形成されている。【選択図】図２
2014007335.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、電流が供給されることによって発光する領域を有する活性層と、
前記活性層よりも前記基板側に配置される第１のミラー部と、
前記第１のミラー部との間に前記活性層が介在して配置された第２のミラー部と、
前記活性層で発生した光を出力する発光窓部と、
を備え、
半導体積層方向に直交する方向に発振するための閾値利得である第１閾値利得を増大させる閾値利得増大部が、半導体積層方向からみて前記発光窓部と重ならない領域又は素子の側部に形成されており、
前記閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得である第２閾値利得と前記第１閾値利得との大小関係を変更するように形成された半導体発光素子。
【請求項２】
前記閾値利得増大部の形成前において前記第２閾値利得が前記第１閾値利得以上である請求項１に記載の半導体発光素子。
【請求項３】
前記閾値利得増大部は、該閾値利得増大部の形成前後において端面発光モードに対する該半導体発光素子の側面の反射率を減少させるための反射率低下領域である請求項１又は２に記載の半導体発光素子。
【請求項４】
前記閾値利得増大部は、該半導体発光素子の側面に配置され、該閾値利得増大部の形成前後において端面発光モードに対する該半導体発光素子の側面の反射率を減少させるための光吸収部材である請求項１又は２に記載の半導体発光素子。
【請求項５】
前記閾値利得増大部は、前記第１のミラー部及び前記第２のミラー部の少なくとも一方に形成された、光を減衰させる損失領域である請求項１〜４の何れか一項に記載の半導体発光素子。
【請求項６】
プロトンを注入することにより前記第２のミラー部に形成された絶縁領域と、
半導体積層方向からみて前記絶縁領域に囲まれた電流狭窄領域と、
を備え、
前記発光窓部は、半導体積層方向からみて前記電流狭窄領域と重なる位置に、前記電流狭窄領域に対応して形成された請求項１〜５の何れか一項に記載の半導体発光素子。
【請求項７】
前記第１閾値利得は、端面発光モードに対する一端面の反射率をＲｅ１、端面発光モードに対する他端面の反射率をＲｅ２、光を減衰させる損失領域の損失をα、前記損失領域の長さの素子全体における和をＬ１、前記活性層の利得領域の長さの素子全体における和をＬ、端面発光モードに対する光閉じ込め係数をΓｅとすると、
【数１】
2014007335.tif 000007
で表現され、
前記第２閾値利得は、前記第１のミラー部の反射率をＲｖ１、前記第２のミラー部の反射率をＲｖ２、前記第１のミラー部及び前記第２のミラー部によって構成される共振器の実効共振器長をＬｖ、面発光モードに対する光閉じ込め係数をΓｖとすると、
【数２】
2014007335.tif 000008
で表現される請求項１〜６の何れか一項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関するものである。
【背景技術】
【０００２】
従来、半導体発光素子の一例として、垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical  Cavity  Surface  Emitting  Laser）が知られている。ＶＣＳＥＬは、電流が供給されることによって発光する活性層の上下に半導体のミラー層を設けることによって、半導体基板に対して垂直方向に共振器が構成される発光素子である。
【０００３】
このようなＶＣＳＥＬを二次元にアレイ化したＶＣＳＥＬアレイが知られている（例えば、特許文献１,２参照。）特許文献１,２記載の半導体発光素子は、いわゆるプレーナ型のＶＣＳＥＬをアレイ化したＶＣＳＥＬアレイであって、一方の導電型を有する基板及びミラー層、さらに活性層を、ＶＣＳＥＬアレイを構成している個々のＶＣＳＥＬで分離することなく共通化している。そして、光出力先となる他方の導電型を形成する層に、活性層への電流を狭窄する電流狭窄領域を形成するための絶縁領域が形成され、これにより、個々のＶＣＳＥＬの電流狭窄領域（すなわち活性層の発光領域）が分離されている。絶縁領域は、プロトン等のイオン注入によって形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２１２３５９号公報
【特許文献２】特開平９−２０５２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＶＣＳＥＬアレイのメリットの一つは、アレイ化によって発光領域の面積が増大するため、素子の高出力化を図ることができる点にある。しかしながら、特許文献１,２記載のプレーナ型ＶＣＳＥＬアレイの構造を用いて発光面積を増大させた場合には、活性層で発生した光が水平方向の素子端面から出力されるだけでなく水平方向に発振してしまい、結果として垂直方向への光出力が低下するおそれがある。また、単一のＶＣＳＥＬの発光領域を拡大して高出力化を図ることも考えられるが、この場合もアレイ化と同様に水平方向に発振して垂直方向への光出力が低下するおそれがある。本技術分野では、ＶＣＳＥＬにおいて水平方向への発振を抑制することが望まれている。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体発光素子は、基板、活性層、第１のミラー部、第２のミラー部及び発光窓部を備える。活性層は、基板上に形成され、電流が供給されることによって発光する領域を有する。第１のミラー部は、活性層よりも基板側に配置される。第２のミラー部は、第１のミラー部との間に活性層が介在して配置される。発光窓部は、活性層で発生した光を出力する。ここで、半導体積層方向に直交する方向に発振するための閾値利得である第１閾値利得を増大させる閾値利得増大部が、半導体積層方向からみて発光窓部と重ならない領域又は素子の側部に形成されている。閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得である第２閾値利得と第１閾値利得との大小関係を変更するように形成される。
【０００７】
この半導体発光素子では、半導体積層方向に直交する方向に発振するための閾値利得である第１閾値利得を増大させ、半導体積層方向に発振するための閾値利得である第２閾値利得と第１閾値利得との大小関係を変更するように閾値利得増大部が形成されている。閾値利得増大部は、半導体積層方向からみて発光窓部と重ならない領域又は素子の側部に形成されているため、半導体積層方向への発振、すなわち第２閾値利得には影響を与えず、第１閾値利得のみを変更することができる。このため、第１閾値利得を増大させて、第２閾値利得との大小関係を変更し、水平方向への発振を抑制することが可能となる。
【０００８】
一実施形態では、閾値利得増大部の形成前において第２閾値利得が第１閾値利得以上であってもよい。このように、形成前において光が水平方向へ発振する半導体発光素子を、閾値利得増大部を形成することで垂直方向へ発振させるように変更することができる。
【０００９】
一実施形態では、閾値利得増大部は、該閾値利得増大部の形成前後において端面発光モードに対する該半導体発光素子の側面の反射率を減少させるための反射率低下領域であってもよい。一実施形態では、閾値利得増大部は、該半導体発光素子の側面に配置され、該閾値利得増大部の形成前後において端面発光モードに対する該半導体発光素子の側面の反射率を減少させるための光吸収部材であってもよい。このように構成することで、水平方向の端面反射を抑制して水平方向への発振を抑制することができる。
【００１０】
一実施形態では、閾値利得増大部は、第１のミラー部及び第２のミラー部の少なくとも一方に形成された、光を減衰させる損失領域であってもよい。このように構成することで、水平方向への導波路を阻害して水平方向への発振を抑制することができる。
【００１１】
一実施形態では、プロトンを注入することにより第２のミラー部に形成された絶縁領域と、半導体積層方向からみて絶縁領域に囲まれた電流狭窄領域と、を備えてもよい。そして、発光窓部は、半導体積層方向からみて電流狭窄領域と重なる位置に、電流狭窄領域に対応して形成されてもよい。
【００１２】
一実施形態では、第１閾値利得ｇｅは、端面発光モードに対する一端面の反射率をＲｅ１、端面発光モードに対する他端面の反射率をＲｅ２、光を減衰させる損失領域の損失をα、損失領域の長さの素子全体における和をＬ１、活性層の利得領域の長さの素子全体における和をＬ、端面発光モードに対する光閉じ込め係数をΓｅとすると、
【数１】
2014007335.tif 000003
で表現されてもよい。また、第２閾値利得ｇｖは、第１のミラー部の反射率をＲｖ１、第２のミラー部の反射率をＲｖ２、第１のミラー部及び第２のミラー部によって構成される共振器の実効共振器長をＬｖ、面発光モードに対する光閉じ込め係数をΓｖとすると、
【数２】
2014007335.tif 000004
で表現されてもよい。このように、第１閾値利得ｇｅが第２閾値利得ｇｖよりも大きくなるように、端面発光モードに対する端面の反射率Ｒｅ１，Ｒｅ２、損失領域の損失α、損失領域の長さの素子全体における和Ｌ１、活性層の利得領域の長さの素子全体における和Ｌを変更する閾値利得増大部を形成してもよい。
【発明の効果】
【００１３】
本発明によれば、ＶＣＳＥＬにおいて水平方向への発振を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】閾値利得増大部を形成する前の半導体発光素子の断面図である。
【図２】ＶＣＳＥＬにおける損失領域及び利得領域を説明する概要図である。
【図３】面発光モード及び端面発光モードそれぞれの閾値利得の利得領域長依存性を示すグラフである。
【図４】損失の大きさと、面発光モードと端面発光モードとが切り替わる利得領域の総長さとの関係を示すグラフである。
【図５】図１に示す半導体発光素子に、閾値利得増大部として損失領域を形成した後の半導体発光素子の断面図である。
【図６】反射率の大きさと、面発光モードと端面発光モードとが切り替わる利得領域の長さとの関係を示すグラフである。
【図７】図１に示す半導体発光素子に、閾値利得増大部として反射率を低下させる領域を形成した後の半導体発光素子の断面図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して本発明の実施形態について説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００１６】
（第１実施形態）
第１実施形態に係る半導体発光素子は、垂直共振器型面発光レーザ（ＶＣＳＥＬ）である。なお、本実施形態に係るＶＣＳＥＬは、単一のＶＣＳＥＬのみならず、複数の出射窓（発光窓部）からレーザを出力するＶＣＳＥＬアレイであってもよい。以下では説明理解の容易性を考慮して、ＶＣＳＥＬアレイの場合を例に説明する。また、複数の発光窓部を備えるＶＣＳＥＬの構造は、１つの発光窓部を有するＶＣＳＥＬ構造が周期的に繰り返されるものであるため、以下では説明理解の容易性を考慮して、２つの出射窓を備えるＶＣＳＥＬアレイについて詳細を説明する。
【００１７】
本実施形態に係るＶＣＳＥＬ１は、閾値利得増大部を備える。閾値利得増大部は、光が発振するための条件である閾値利得を増大させる領域や部材であり、詳細は後述する。最初に、閾値利得増大部を形成する前のＶＣＳＥＬについて概要を説明する。図１は、閾値利得増大部を形成する前のＶＣＳＥＬアレイの断面図である。
【００１８】
図１に示すように、ＶＣＳＥＬには、基板１１上に活性層２１を含む積層体が形成されている。ＶＣＳＥＬは、２つの発光窓部５１ａ，５１ｂを有するＶＣＳＥＬアレイである。発光窓部５１ａ，５１ｂは、基板１１の裏面（積層体が積層された主面に対向する主面）に、積層体の半導体積層方向に直交する方向に沿って所定の間隔を空けて形成されている。なお、ＶＣＳＥＬは上方からみて例えば矩形を呈する。
【００１９】
基板１１は、半導体基板であり、例えばｎ型のＧａＡｓ基板が用いられる。活性層２１は、電流が供給されることによって所定の発光スペクトルで発光する発光層である。このような活性層２１としては、例えば、ＧａＡｓ／Ａｌ０．３Ｇａ０．７Ａｓの半導体積層構造で構成された多重量子井戸（ＭＱＷ：Multi  Quantum  Well）活性層を用いることができる。活性層２１は、２つの発光窓部５１ａ，５１ｂに応じて分断されることなく、発光窓部５１ａ，５１ｂで共通化されている。積層体は、この活性層２１から発せられた光を垂直に共振させる垂直共振器の全て又は一部を構成している。
【００２０】
積層体において、活性層２１の基板１１側には、下部ｎ型ＤＢＲ層（第１のミラー部）２４が形成されている。下部ｎ型ＤＢＲ層２４は、活性層２１から発光された光を反射する機能を備えており、例えばＡｌ組成比が異なるＡｌＧａＡｓ層が交互に積層された半導体多層構造が用いられる。
【００２１】
また、積層体において、活性層２１の上方に上部ｐ型ＤＢＲ層（第２のミラー部）２５が形成されている。すなわち、上部ｐ型ＤＢＲ層２５は、下部ｎ型ＤＢＲ層２４との間に活性層２１が配置されるように形成されている。この上部ｐ型ＤＢＲ層２５は、下部ｎ型ＤＢＲ層２４と同様に、活性層２１から発生された光を反射する機能を備えており、例えばＡｌ組成比が異なるＡｌＧａＡｓ層が交互に積層された半導体多層構造が用いられる。
【００２２】
上部ｐ型ＤＢＲ層２５には、絶縁領域２５ａが形成されている。絶縁領域２５ａは、活性層２１に対する電流を絶縁する絶縁領域であり、例えばプロトン等のイオン注入によって形成される。絶縁領域２５ａは、半導体積層方向からみて発光窓部５１ａ，５１ｂと重ならないように形成されている。これにより、半導体積層方向からみて絶縁領域２５ａに囲まれた電流狭窄領域２５ｂ，２５ｃが形成される。すなわち、電流狭窄領域２５ｂ，２５ｃは、その個数及び位置が発光窓部５１ａ，５１ｂの個数及び位置に対応するとともに、半導体積層方向に直交する方向に沿って形成される。電流狭窄領域２５ｂは、半導体積層方向からみて発光窓部５１ａと重なる位置に形成される。同様に、電流狭窄領域２５ｃは、半導体積層方向からみて発光窓部５１ｂと重なる位置に形成される。なお、活性層２１からの発光が窓部に到達するまでの光の拡がりを考慮して、半導体積層方向からみて電流狭窄領域２５ｃ及び発光窓部５１ｂのそれぞれが部分的に重なっていてもよい。
【００２３】
上部ｐ型ＤＢＲ層２５上には、キャップ層５０がそれぞれ設けられている。キャップ層５０は例えばＧａＡｓ等の半導体で形成される。キャップ層５０には、電流を供給する電極部材（不図示）がマウントされる。
【００２４】
基板１１の裏面には、電極部材５１が設けられており、該電極部材５１の一部領域を円形の開口とすることによって発光窓部５１ａ，５１ｂが形成されている。発光窓部５１ａ，５１ｂには、反射防止膜層３０，３１がそれぞれ設けられている。
【００２５】
このように、図１に示すＶＣＳＥＬにおいて、下部ｎ型ＤＢＲ層２４と上部ｐ型ＤＢＲ層２５との間に活性層２１が介在するため、活性層２１で発生された光が下部ｎ型ＤＢＲ層２４と上部ｐ型ＤＢＲ層２５との間で共振する垂直共振器Ｂ１，Ｂ２が形成される。また、上部ｐ型ＤＢＲ層２５は、下部ＤＢＲ層２４に比べて反射率が高く構成され、これにより、基板１１の裏面側に形成された発光窓部５１ａ，５１ｂから共振した光の一部を出射する構成となっている。
【００２６】
また、活性層２１と下部ｎ型ＤＢＲ層２４との間には下部クラッド層２２が形成され、活性層２１と上部ｐ型ＤＢＲ層２５との間には、上部クラッド層２３が形成されている。尚、クラッド層２２,２３は、個々の半導体発光素子において必要に応じて形成すればよい。
【００２７】
ＶＣＳＥＬに電流が供給されると、電流狭窄領域２５ｂ，２５ｃによって電流が絞り込まれて活性層２１に供給される。すなわち、垂直共振器Ｂ１，Ｂ２に含まれる活性層２１の領域のみに電流が供給され、これにより活性層２１の該領域が発光する。そして、発生した光が垂直共振器Ｂ１，Ｂ２によって共振され発光窓部５１ａ，５１ｂから光Ｌ１，Ｌ２として出力される。このとき、水平方向にも光Ｌ３，Ｌ４が出力され、場合によっては発振する。
【００２８】
ここで、本実施形態に係る半導体発光素子１には、半導体積層方向に直交する方向に発振するための閾値利得（第１閾値利得）を増大させる閾値利得増大部が形成されている。この閾値利得増大部は、半導体積層方向からみて発光窓部５１ａ，５１ｂと重ならない領域に形成される。閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得（第２閾値利得）と、半導体積層方向に直交する方向に発振するための閾値利得との大小関係を変更するように形成される。
【００２９】
以下、閾値利得増大部の詳細を説明する。図２は、図１に示す半導体発光素子１の概要図である。図２では、複数のＶＣＳＥＬアレイの周期を省略して、２つの発光窓部のみを示している。図２に示すように、ＶＣＳＥＬ型の半導体発光素子１では、垂直共振器を構成する部分が利得領域となり、利得領域以外の領域に、光の損失を生じさせる領域であって、光を減衰させる損失領域が形成されている。すなわち、損失領域が閾値利得増大部となる。以下、垂直方向の発振を面発光モード、水平方向の発振を端面発光モードとして説明する。
【００３０】
半導体発光素子の基本モードが面発光モードとなるか端面発光モードとなるかは、面発光モードの閾値利得と端面発光モードの閾値利得との大小関係によって決定される。面発光モードの閾値利得（第２閾値利得）ｇｖは、自由キャリア吸収等による内部損失を無視すると、十分大きな発光径に対しては、以下の数式（１）で表現される。
【数３】
2014007335.tif 000005
ここで、Ｒｖ１は下部ｎ型ＤＢＲ層２４の反射率、Ｒｖ２は上部ｐ型ＤＢＲ層２５の反射率、Ｌｖは下部ｎ型ＤＢＲ層２４及び上部ｐ型ＤＢＲ層２５によって構成される共振器Ｂ１（又は共振器Ｂ２）の実効共振器長、Γｖは面発光モードに対する光閉じ込め係数である。
【００３１】
一方、端面発光モードの閾値利得（第１閾値利得）ｇｅは、以下の数式（２）で表現される。
【数４】
2014007335.tif 000006
ここで、Ｒｅ１は端面発光モードに対する該半導体発光素子１の一端面の反射率、Ｒｅ２は端面発光モードに対する該半導体発光素子１の他端面の反射率、αは光を減衰させる損失領域（すなわち利得領域以外の領域）の損失、Ｌ１は損失領域の長さの素子全体における和、Ｌは活性層の利得領域の長さの素子全体における和、Γｅは端面発光モードに対する光閉じ込め係数である。
【００３２】
第２閾値利得ｇｖが、第１閾値利得ｇｅよりも小さい場合には、面発光モードが支配的となる。一方、第２閾値利得ｇｖが、第１閾値利得ｇｅよりも大きい場合には、端面発光モードが支配的となる。すなわち、形成されたＶＣＳＥＬの第１閾値利得ｇｅ及び第２閾値利得ｇｖの大小関係が該ＶＣＳＥＬの発光モードを決定する。
【００３３】
ここで、図１に示すＶＣＳＥＬ、すなわち、損失領域を形成する前の半導体発光素子について、第１閾値利得ｇｅ及び第２閾値利得ｇｖの大小関係について検討する。図３は、面発光モード及び端面発光モードそれぞれの閾値利得の利得領域長依存性を示すグラフである。横軸が利得領域の長さの素子全体における和Ｌであり、縦軸が閾値利得の大きさである。図３では、上記数式（２）において、該半導体発光素子１の端面の反射率Ｒｅ１，Ｒｅ２をそれぞれ３０％、α＝０としている。なお、光閉じ込め係数Γｅ，Γｖやミラー層の反射率Ｒｖ１，Ｒｖ１については、計算上仮定した素子構造によって一義的に定まる値を採用した。図３に示すように、面発光モードの閾値利得である第２閾値利得ｇｖは、利得領域の総長さＬに対して一定である。一方、端面発光モードの閾値利得である第１閾値利得ｇｅは、閾値利得の総長さＬが大きくなるに従って減少する。
【００３４】
利得領域の総長さＬが約２００μｍ以下の場合には、面発光モードに係る第２閾値利得ｇｖの方が端面発光モードに係る第１閾値利得ｇｅよりも小さい。このため、利得領域の総長さＬが約２００μｍ以下の場合には、損失領域を形成しなくても面発光モードが支配的となる。一方、利得領域の総長さＬが約２００μｍより大きい場合には、大小関係が逆転し、端面発光モードに係る第１閾値利得ｇｅの方が面発光モードに係る第２閾値利得ｇｖよりも小さくなる。このため、端面反射率が３０％であって利得領域の総長さＬが約２００μｍより大きい場合には、損失領域を形成しければ端面発光モードが支配的となる。すなわちＶＣＳＥＬの垂直方向への光Ｌ１，Ｌ２が大幅に減少する。このため、利得領域の総長さＬが約２００μｍより大きい場合には、面発光モードが支配的となるように損失領域を形成する必要があることがわかる。
【００３５】
図４は、損失の大きさと、面発光モードと端面発光モードとが切り替わる利得領域の総長さＬＨとの関係を示すグラフである。横軸が面発光モードと端面発光モードとが切り替わる利得領域の長さＬＨであり、縦軸が損失の大きさα・Ｌ１／Ｌである。図４では、上記数式（２）において、該半導体発光素子１の端面の反射率Ｒｅ１，Ｒｅ２をそれぞれ３０％としている。なお、光閉じ込め係数Γｅ，Γｖやミラー層の反射率Ｒｖ１，Ｒｖ１については、計算上仮定した素子構造によって一義的に定まる値を採用した。図４に示すように、損失領域の大きさを大きくしていくと、面発光モードと端面発光モードとが切り替わる利得領域の総長さＬＨが大きくなることがわかる。このことから、損失領域を設けることで、利得領域の総長さＬがより長い半導体発光素子、すなわち高出力化を図るべく発光領域を増大させたＶＣＳＥＬに対しても面発光モードが支配的になるように形成することが可能となる。
【００３６】
図５は、本実施形態に係る半導体発光素子１の概要図である。半導体発光素子１は、図１に示すＶＣＳＥＬに、閾値利得増大部として損失領域を形成したＶＣＳＥＬである。なお、本実施形態に係る半導体発光素子１は、損失領域Ａ１，Ａ３，Ａ５を形成する前において、面発光モードの第２閾値利得ｇｖが端面発光モードの第１閾値利得ｇｅ以上となる素子である。
【００３７】
図５に示すように、半導体発光素子１は、損失領域Ａ１，Ａ３，Ａ５と利得領域Ａ２，Ａ４とを有する。損失領域Ａ１，Ａ３，Ａ５は、半導体積層方向からみて発光窓部５１ａ，５１ｂと重ならない領域に形成される。例えば、半導体積層方向からみて発光窓部５１ａ，５１ｂと重ならない領域に位置する上部ｐ型ＤＢＲ層２５に形成される。損失領域Ａ１，Ａ３，Ａ５は、半導体積層方向からみて利得領域Ａ２，Ａ４を環状に囲むように形成される。なお、損失領域Ａ１，Ａ３，Ａ５の形成位置は、上部ｐ型ＤＢＲ層２５だけに限定されるものではなく、半導体積層方向からみて発光窓部５１ａ，５１ｂと重ならない領域に位置する活性層２１、上部クラッド層２３、下部クラッド層２２及び下部ｎ型ＤＢＲ層２４の少なくとも１つに形成されてもよい。なお図５では、損失領域Ａ１，Ａ３，Ａ５が基板１１を除く領域としているが、損失領域は基板１１に形成されてもよい。
【００３８】
損失領域Ａ１，Ａ３，Ａ５は、例えばイオン注入によって形成され、光を吸収する領域である。あるいは、損失領域Ａ１，Ａ３，Ａ５は、エッチング等の加工によって形成され、光を散乱する領域である。あるいは、損失領域Ａ１，Ａ３，Ａ５は、エッチング等の加工によって形成され、上部ｐ型ＤＢＲ層２５又は下部ｎ型ＤＢＲ層２４の反射率が低下した領域である。
【００３９】
半導体積層方向からみて発光窓部５１ａ，５１ｂと重なる領域は、利得領域Ａ２，Ａ４となる。すなわち、上記数式（２）において、Ｌ１が損失領域Ａ１，Ａ３，Ａ５の半導体積層方向に直交する方向の長さの和であり、Ｌが活性層２１の利得領域Ａ２，Ａ４の半導体積層方向に直交する方向の長さの和となる。
【００４０】
損失領域Ａ１，Ａ３，Ａ５が形成されることによって、端面発光モードの第１閾値利得ｇｅが面発光モードの第２閾値利得ｇｖよりも大きくなる。すなわち、損失領域Ａ１，Ａ３，Ａ５は、面発光モードの第２閾値利得ｇｖから損失領域Ａ１，Ａ３，Ａ５を形成する前における端面発光モードの第１閾値利得ｇｅを減算した値以上に、第１閾値利得ｇｅを増大させるように形成される。これにより、損失領域Ａ１，Ａ３，Ａ５の形成前後において半導体積層方向に発振するための面発光モードの第２閾値利得ｇｖと、半導体積層方向に直交する方向に発振するための端面発光モードの第１閾値利得ｇｅとの大小関係が変更される。
【００４１】
以上、第１実施形態に係る半導体発光素子１によれば、半導体積層方向に直交する方向に発振するための第１閾値利得ｇｅを増大させ、半導体積層方向に発振するための第２閾値利得ｇｖと第１閾値利得ｇｅとの大小関係を変更するように損失領域Ａ１，Ａ３，Ａ５が形成されている。損失領域Ａ１，Ａ３，Ａ５は、半導体積層方向からみて発光窓部５１ａ，５１ｂと重ならない領域に形成されているため、半導体積層方向への発振、すなわち第２閾値利得ｇｖには影響を与えず、第１閾値利得ｇｅのみを変更することができる。このため、第１閾値利得ｇｅを増大させて、第１閾値利得ｇｅと第２閾値利得ｇｖとの大小関係を変更し、水平方向への発振を抑制することが可能となる。
【００４２】
また、高出力化を図るために単一のＶＣＳＥＬをアレイ化して、利得領域の総長さを２００μｍ以上に増大させたり、単一のＶＣＳＥＬの利得領域の径を２００μｍ以上に増大させたりした場合には、図３に示すように反射率３０％の場合において２００μｍ以上に利得領域を拡大すると水平方向へ発振する。このため、２００μｍ以上に利得領域を拡大することは困難である。一方、本実施形態に係る半導体発光素子１のように、損失領域Ａ１，Ａ３，Ａ５を形成することで、半導体発光素子１の基本モードを変更することができる。例えば、図４に示すように、反射率３０％の場合において、２００μｍ以上の利得領域の長さを有する半導体発光素子であっても、面発光モードの方が端面発光モードよりも支配的となるように形成することができる。例えば、損失４５［ｃｍ−１］を与えることで、７００μｍの利得領域の長さを有する半導体発光素子を形成することができる。そして、損失領域Ａ１，Ａ３，Ａ５が半導体積層方向からみて利得領域Ａ２，Ａ４を環状に囲むように形成され、利得領域の出力パワー密度が同一であると仮定すると、損失領域の形成前後において光出力を約１２倍の高出力とすることができる。
【００４３】
（第２実施形態）
第２実施形態に係る半導体発光素子１は、第１実施形態に係る半導体発光素子１とほぼ同様に構成されており、閾値利得増大部として、損失領域Ａ１，Ａ３，Ａ５が形成されるのではなく、端面発光モードに対する反射率を低下させる領域が該半導体発光素子１の側部に形成されたり、端面発光モードに対する反射率を低下させる部材が該半導体発光素子１の側部に配置されている点が相違する。以下では説明理解の容易性を考慮して、第１実施形態との相違点を中心に説明し、重複する説明は省略する。
【００４４】
図６は、端面発光モードに対する端面（側面）の反射率の大きさと、面発光モードと端面発光モードとが切り替わる利得領域の総長さＬＨとの関係を示すグラフである。横軸が面発光モードと端面発光モードとが切り替わる利得領域の長さＬＨであり、縦軸が反射率である。図６では、上記数式（２）において、損失α＝０としている。なお、光閉じ込め係数Γｅ，Γｖやミラー層の反射率Ｒｖ１，Ｒｖ１については、計算上仮定した素子構造によって一義的に定まる値を採用した。図６に示すように、活性層２１の端面の反斜率の大きさを小さくしていくと、面発光モードと端面発光モードとが切り替わる利得領域の総長さＬＨが大きくなることがわかる。このことから、活性層２１の端面の反斜率を小さくすることで、利得領域の総長さＬがより長い半導体発光素子、すなわち高出力化を図るべく発光領域を増大させたＶＣＳＥＬに対しても面発光モードが支配的になるように形成することが可能となる。
【００４５】
図７は、本実施形態に係る半導体発光素子１の概要図である。半導体発光素子１は、図１に示すＶＣＳＥＬに、閾値利得増大部として反射率低下領域を形成したＶＣＳＥＬである。なお、本実施形態に係る半導体発光素子１は、反射率低下領域Ａ６，Ａ７を形成する前において、面発光モードの第２閾値利得ｇｖが端面発光モードの第１閾値利得ｇｅ以上となる素子である。
【００４６】
図７に示すように、反射率低下領域Ａ６，Ａ７は、半導体積層方向からみて発光窓部５１ａ，５１ｂと重ならない領域であって、該半導体発光素子１の側部に形成される。例えば、積層体を構成するキャップ層５０、上部ｐ型ＤＢＲ層２５、上部クラッド層２３、活性層２１、下部クラッド層２２及び下部ｎ型ＤＢＲ層２４の少なくとも１つの層の側面に形成されてもよい。なお、反射率低下領域Ａ６，Ａ７の何れか一方のみ形成してもよい。
【００４７】
反射率低下領域Ａ６，Ａ７は、例えば端面が粗面になるように加工が施された領域である。あるいは、反射率低下領域Ａ６，Ａ７は、端面が半導体積層方向と平行にならないように加工された領域である。あるいは、該半導体発光素子１の側部に設けられ、該半導体発光素子１の両端部の反射率を低下するものであってもよい。例えば、反射率を低下させる材料や光吸収部材をコーティングしてもよい。
【００４８】
反射率低下領域Ａ６，Ａ７が形成されることによって、端面発光モードの第１閾値利得ｇｅが面発光モードの第２閾値利得ｇｖよりも大きくなる。すなわち、反射率低下領域Ａ６，Ａ７は、面発光モードの第２閾値利得ｇｖから反射率低下領域Ａ６，Ａ７を形成する前における端面発光モードの第１閾値利得ｇｅを減算した値以上に、第１閾値利得ｇｅを増大させるように形成される。これにより、反射率低下領域Ａ６，Ａ７の形成前後において半導体積層方向に発振するための面発光モードの第２閾値利得ｇｖと、半導体積層方向に直交する方向に発振するための端面発光モードの第１閾値利得ｇｅとの大小関係が変更される。
【００４９】
以上、第２実施形態に係る半導体発光素子１によれば、半導体積層方向に直交する方向に発振するための第１閾値利得ｇｅを増大させ、半導体積層方向に発振するための第２閾値利得ｇｖと第１閾値利得ｇｅとの大小関係を変更するように反射率低下領域Ａ６，Ａ７が形成されている。反射率低下領域Ａ６，Ａ７は、活性層２１の両端面に形成されているため、半導体積層方向への発振、すなわち第２閾値利得ｇｖには影響を与えず、第１閾値利得ｇｅのみを変更することができる。このため、第１閾値利得ｇｅを増大させて、第１閾値利得ｇｅと第２閾値利得ｇｖとの大小関係を変更し、水平方向への発振を抑制することが可能となる。
【００５０】
また、高出力化を図るために単一のＶＣＳＥＬをアレイ化して、利得領域の総長さを２００μｍ以上に増大させたり、単一のＶＣＳＥＬの利得領域の径を２００μｍ以上に増大させたりした場合には、図３に示すように反射率３０％の場合において２００μｍ以上に利得領域を拡大すると水平方向へ発振する。このため、２００μｍ以上に利得領域を拡大することは困難である。一方、本実施形態に係る半導体発光素子１のように、反射率低下領域Ａ６，Ａ７を形成することで、半導体発光素子１の基本モードを変更することができる。例えば、図６に示すように、反射率を数％とすることで、７００μｍの利得領域の長さを有する半導体発光素子を形成することができる。利得領域の出力パワー密度が同一であると仮定すると、反射率低下領域の形成前後において光出力を約１２倍の高出力とすることができる。
【００５１】
なお、上述した実施形態は、本発明に係る半導体発光素子の一例を示すものである。本発明に係る半導体発光素子は、実施形態に係る半導体発光素子に限られるものではなく、実施形態に係る半導体発光素子を変形し、又は他のものに適用したものであってもよい。
【００５２】
例えば、上述した実施形態では、ｎ型の基板１１を用いた半導体発光素子１について説明したが、ｐ型の基板を用いて、実施形態のｎ型とｐ型を入れ替えて構成される半導体発光素子に適用した場合であっても、水平方向の発振を抑制することができる。
【００５３】
また、上述した第１実施形態では、損失領域Ａ１，Ａ３，Ａ５が利得領域Ａ２，Ａ４に挟まれている例を図示したが、損失領域Ａ１，Ａ３，Ａ５は利得領域Ａ２，Ａ４間に必ず形成される必要はない。例えば、３以上の発光窓部を有する場合において、各利得領域間に必ず損失領域を設ける必要はなく、第２閾値利得ｇｖと第１閾値利得ｇｅとの大小関係を変更する範囲で適宜設ければよい。また、損失領域Ａ１，Ａ３，Ａ５が利得領域Ａ２，Ａ４を環状に囲む例を説明したが、例えば半導体発光素子１が半導体積層方向からみて矩形の場合には、損失領域Ａ１，Ａ３，Ａ５は、矩形の辺に沿った２方向のうち少なくとも何れか一方の方向に並ぶように形成されていてもよい。
【００５４】
また、上述した第１実施形態及び第２実施形態を組み合わせて、第１閾値利得ｇｅと第２閾値利得ｇｖとの大小関係を変更してもよい。
【００５５】
また、上述した実施形態では、絶縁領域２５ａが形成された半導体発光素子の例を説明したが、電流狭窄領域２５ａは形成されていなくてもよい。
【符号の説明】
【００５６】
１…半導体発光素子、１１…基板、２１…活性層、２２…酸化狭窄層、２４…下部ｎ型ＤＢＲ層（第１のミラー部）、２５…上部ｐ型ＤＢＲ層（第２のミラー部）、２５ａ…絶縁領域、２５ｂ，２５ｃ…電流狭窄領域、２５ｄ，２５ｅ，２５ｆ…底面、５１ａ，５１ｂ…発光窓部、Ａ１，Ａ３，Ａ５…損失領域（閾値利得増大部）、Ａ２，Ａ４…利得領域、Ａ６，Ａ７…反射率低下領域（閾値利得増大部）。
【図１】
2014007335.tif 000009
【図２】
2014007335.tif 000010
【図３】
2014007335.tif 000011
【図４】
2014007335.tif 000012
【図５】
2014007335.tif 000013
【図６】
2014007335.tif 000014
【図７】
2014007335.tif 000015