(57)【要約】【課題】メモリチップの並列化数を増大させずに、高データレート映像の記録に対応することができる記録装置及び記録方法を提供すること。【解決手段】複数のメモリによって構成されるメモリチップ３１と、メモリにアクセスし、データの書き込み、読み出し及び消去を行うコントローラ３２と、を備える。コントローラ３２は、メモリのそれぞれを仮想的に所定の容量で分割したページ単位で管理する。コントローラ３２は、複数のメモリに対して同一ページである第１ページを指定して、順次、データを転送し、データの転送を開始した最初のメモリの第１ページに対するデータの書き込みが完了している場合には、複数のメモリに対して同一ページである第２ページを指定して、順次、データを転送することにより、複数のメモリにデータを書き込んで行くインタリーブ書き込み処理を実行する。【選択図】図３
2014102610.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリによって構成されるメモリチップと、
前記メモリにアクセスし、データの書き込み、読み出し及び消去を行う制御部と、を備え、
前記制御部は、前記メモリのそれぞれを仮想的に所定の容量で分割したページ単位で管理し、
前記複数のメモリに対して同一ページである第１ページを指定して、順次、データを転送し、データの転送を開始した最初のメモリの前記第１ページに対するデータの書き込みが完了している場合には、前記複数のメモリに対して同一ページである第２ページを指定して、順次、データを転送することにより、前記複数のメモリにデータを書き込んで行くインタリーブ書き込み処理を実行する記録装置。
【請求項２】
前記メモリチップは、多数並列化して構成される請求項１記載の記録装置。
【請求項３】
複数のメモリによって構成されるメモリチップにアクセスし、データの書き込み、読み出し及び消去を行う制御工程を備え、
前記制御工程では、前記メモリのそれぞれを仮想的に所定の容量で分割したページ単位で管理し、
前記複数のメモリに対して同一ページである第１ページを指定して、順次、データを転送し、データの転送を開始した最初のメモリの前記第１ページに対するデータの書き込みが完了している場合には、前記複数のメモリに対して同一ページである第２ページを指定して、順次、データを転送することにより、前記複数のメモリにデータを書き込んで行くインタリーブ書き込み処理を実行する記録方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを記憶する記録装置及び記録方法に関する。
【背景技術】
【０００２】
近年、ＨＤＴＶ（画素数１９２０×１０８０）よりもさらに高精細なＴＶ（例えば、画素数が４０９６×２１６０の高精細映像（４ＫＵＨＤＴＶ））のカメラが、デジタルシネマ産業や医療用途で使われている。
【０００３】
さらに、画素数が８１９２×４３２０の超高精細映像（８ＫＵＨＤＴＶ）のカメラの研究開発も進んでいる。
例えば、８ＫＵＨＤＴＶは、非圧縮のデータレートが７２Ｇｂｐｓと非常に高速である。ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の記録媒体を並列化することによって記録を行うことができるが、高速アクセスと大容量が求められるため、記録装置自体のサイズを小型化することは難しい。よって、８ＫＵＨＤＴＶ等のカメラでは、ＨＤＴＶのカメラのように、カメラヘッドと記録装置及び記録媒体を一体化させることが難しいため、ロケ収録時の利便性が向上しない。
【０００４】
また、記録装置を小型化するために、映像に対して圧縮符号化を行って記録することも考えられる。しかし、映像の編集及び加工作業においては、圧縮符号化による画質劣化の少ない高品質な映像素材が求められるため、ロケ収録の段階で画質劣化を伴う高圧縮率の符号化を施すことは望ましくない。
【０００５】
ところで、ＨＤＴＶのカメラでは、書き換え可能な不揮発性の半導体メモリであるＮＡＮＤフラッシュメモリを使った記録媒体を採用した製品が普及している。
【０００６】
これは、ＮＡＮＤフラッシュメモリは、ＨＤＤと比較して耐衝撃性が高く、ロケ収録カメラの記録媒体として利便性が高いためである。
【０００７】
また、一般的にＮＡＮＤフラッシュメモリのメモリチップは、書き換え回数に伴って誤り率が増加するため、素子の摩耗平準化や誤り訂正機能を備えたＮＡＮＤコントローラと呼ばれる制御回路により安定な記録を実現する。
また、ＮＡＮＤフラッシュメモリでは、高速化・大容量化を図る目的で、複数のメモリチップを並列化して、記録制御している。
【０００８】
主にモバイルパソコンに使用されるＳＳＤの場合、１枚のＮＡＮＤコントローラチップに対して、４枚から８枚程度のメモリチップを並列に接続して記録制御を行っている。
また、並列化以外の高速化手段として、インタリーブという手法が用いられる。
また、メモリチップは、モルドパッケージ化されたチップの内部に、２〜４つのダイ（シリコンウエハから切り出された半導体チップの最小単位）を有している。図９に示す例では、メモリチップ１０１は、４個のダイ１０２ａ〜ダイ１０２ｄを有している。また、記録素子としての機能は、ダイ単位で動作する。
【０００９】
また、ダイは、データレジスタとメモリセルアレイとにより構成されている。図９に示す例では、ダイ１０２ａは、データレジスタ１０３ａとメモリセルアレイ１０４ａにより構成されており、ダイ１０２ｂは、データレジスタ１０３ｂとメモリセルアレイ１０４ｂにより構成されており、ダイ１０２ｃは、データレジスタ１０３ｃとメモリセルアレイ１０４ｃにより構成されており、ダイ１０２ｄは、データレジスタ１０３ｄとメモリセルアレイ１０４ｄにより構成されている。
【００１０】
ＮＡＮＤコントローラ１０５からダイ内部のデータレジスタへデータを転送する時間ｔ１は、短時間である。つまり、ＮＡＮＤコントローラ１０５からデータレジスタへのデータ転送速度は、高速である。一方、データレジスタからメモリセルアレイへデータを書き込む時間ｔ２は、時間ｔ１に比べて長時間である。つまり、データレジスタからメモリセルアレイへのデータの書き込み速度は、低速である。また、この時間ｔ２は、次のデータを書き込むための待ち時間となってしまう。
【００１１】
この待ち時間を利用して、複数のダイへ順次時間差記録を行うことで書き込みの高速化を図る技術（インターリーブ書き込み処理）が提案されている（特許文献１を参照）。
【００１２】
具体的には、ＮＡＮＤコントローラ１０５は、図１０に示すように、ダイ１０２ａのデータレジスタ１０３ａに対してデータを転送し終わったタイミングで、ダイ１０２ｂのデータレジスタ１０３ｂに対してデータの転送を開始し、当該転送が終了したタイミングで、ダイ１０２ｃのデータレジスタ１０３ｃに対してデータの転送を開始し、当該転送が終了したタイミングで、ダイ１０２ｄのデータレジスタ１０３ｄに対してデータの転送を開始するように、インタリーブ書き込み処理を実行する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平５−１０８４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、ＮＡＮＤフラッシュメモリは、メモリチップを並列化することで、記録装置の高速化が可能である。しかしながら、非圧縮の４ＫＵＨＤＴＶ又は８ＫＵＨＤＴＶのように高データレート映像の記録に対応するためには、メモリチップの並列化数が増大し、単独のコントローラチップによる制御回路設計が困難となる。
【００１５】
例えば、２Ｘｎｍ世代プロセスで製造された標準的なＭＬＣ（Ｍｕｌｔｉ  Ｌｅｖｅｌ  Ｃｅｌｌ：多値記録）型のＮＡＮＤフラッシュメモリのメモリチップを用いてフレームレート６０Ｈｚの８ＫＵＨＤＴＶ映像（７２Ｇｂｐｓ）を記録するためには、２００〜４００枚程度の並列化を必要とする。
【００１６】
ＮＡＮＤフラッシュメモリのメモリチップは、１枚あたり５０本程度の入出力ピンを備えており、２００〜４００枚のチップを並列制御するためには、ＮＡＮＤコントローラの入出力ピン数が単純に１００００〜２００００本程度必要となり、現行のＦＰＧＡデバイス等では対応可能な製品が無いため、回路設計が困難となる。
【００１７】
本発明は、メモリチップの並列化数を増大させずに、高データレート映像の記録に対応することができる記録装置及び記録方法を提供することを一つの目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る記録装置は、複数のメモリによって構成されるメモリチップと、前記メモリにアクセスし、データの書き込み、読み出し及び消去を行う制御部と、を備え、前記制御部は、前記メモリのそれぞれを仮想的に所定の容量で分割したページ単位で管理し、前記複数のメモリに対して同一ページである第１ページを指定して、順次、データを転送し、データの転送を開始した最初のメモリの前記第１ページに対するデータの書き込みが完了している場合には、前記複数のメモリに対して同一ページである第２ページを指定して、順次、データを転送することにより、前記複数のメモリにデータを書き込んで行くインタリーブ書き込み処理を実行する構成である。
【００１９】
一般的にＮＡＮＤフラッシュメモリには、ページによって、書き込み速度が高速なページと低速なページが存在することが知られている。
記録装置は、各メモリの同一ページに対して、順次データの転送と書き込みを実行するので、連続的なデータを書き込む場合に、書き込み速度が高速なページと書き込み速度が低速なページとを混在させずに、書き込み速度の足並みを揃えることができ、高速に高データレートの映像記録に対応することができる。
【００２０】
記録装置では、前記メモリチップは、多数並列化して構成される構成でもよい。
【００２１】
かかる構成によれば、記録装置は、複数のメモリチップの各メモリの同一ページに対して、順次データの転送と書き込みを実行するので、連続的なデータを書き込む場合に、書き込み速度が高速なページと書き込み速度が低速なページとを混在させずに、書き込み速度の足並みを揃えることができ、高速に高データレートの映像記録に対応することができる。
【００２２】
本発明に係る記録方法は、複数のメモリによって構成されるメモリチップにアクセスし、データの書き込み、読み出し及び消去を行う制御工程を備え、前記制御工程では、前記メモリのそれぞれを仮想的に所定の容量で分割したページ単位で管理し、前記複数のメモリに対して同一ページである第１ページを指定して、順次、データを転送し、データの転送を開始した最初のメモリの前記第１ページに対するデータの書き込みが完了している場合には、前記複数のメモリに対して同一ページである第２ページを指定して、順次、データを転送することにより、前記複数のメモリにデータを書き込んで行くインタリーブ書き込み処理を実行する構成である。
【００２３】
かかる構成によれば、記録方法は、各メモリの同一ページに対して、順次データの転送と書き込みを実行するので、連続的なデータを書き込む場合に、書き込み速度が高速なページと書き込み速度が低速なページとを混在させずに、書き込み速度の足並みを揃えることができ、高速に高データレートの映像記録に対応することができる。
【発明の効果】
【００２４】
本発明によれば、メモリチップの並列化数を増大させずに、高データレート映像の記録に対応することができる。
【図面の簡単な説明】
【００２５】
【図１】ツリー構成により並列化したＮＡＮＤフラッシュメモリ記録装置の構成を示す図である。
【図２】バス供給により並列化したＮＡＮＤフラッシュメモリ記録装置の構成を示す図である。
【図３】本実施例に係るＮＡＮＤフラッシュメモリ記録装置の構成を示す図である。
【図４】ＭＬＣ型ＮＡＮＤフラッシュメモリの各ページに複数回記録を行い、記録速度の計測結果を重ねてプロットした結果を示す図である。
【図５】高速ページ、中速ページ及び低速ページの書き込み順番を制御し、インタリーブ書き込み速度の最適化を図る処理についての説明に供する図である。
【図６】書き込み速度が異なるページを混在させてインタリーブ書き込み処理を行った場合についての説明に供する図である。
【図７】本実施例に係るＮＡＮＤフラッシュメモリ記録装置の構成を示す図である。
【図８】インタリーブするメモリの個数と書込み速度の理論値の関係を示す図である。
【図９】インタリーブ書き込み処理を行わないで、データをメモリに書き込む例についての説明に供する図である。
【図１０】インタリーブ書き込み処理を行って、データをメモリに書き込む例についての説明に供する図である。
【発明を実施するための形態】
【００２６】
本発明は、例えば、非圧縮の４ＫＵＨＤＴＶ又は８ＫＵＨＤＴＶのように高データレート映像を記録することが可能な記録装置（例えば、ＮＡＮＤフラッシュメモリ記録装置）に関するものである。
【００２７】
ここで、２Ｘｎｍ世代プロセスで製造された標準的なＭＬＣ（Ｍｕｌｔｉ  Ｌｅｖｅｌ  Ｃｅｌｌ：多値記録）型のＮＡＮＤフラッシュメモリのメモリチップを用いてフレームレート６０Ｈｚの８ＫＵＨＤＴＶ映像（７２Ｇｂｐｓ）を記録するためには、２００〜４００枚程度の並列化を必要とする。
【００２８】
ＮＡＮＤフラッシュメモリのメモリチップは、１枚あたり５０本程度の入出力ピンを備えており、２００〜４００枚のチップを並列制御するためには、ＮＡＮＤコントローラの入出力ピン数が単純に１００００〜２００００本程度必要となり、現行のＦＰＧＡデバイス等では対応可能な製品が無いため、回路設計が困難となる。
【００２９】
この課題を解決するために、以下の二つの構成が考えられる。
ひとつは、図１に示すように、複数のＮＡＮＤコントローラ１１ａ〜１１ｄと、それらＮＡＮＤコントローラ１１ａ〜１１ｄを束ねる親回路１２によって、ツリー構成となるように並列化する構成である。
【００３０】
図１に示す例では、ＮＡＮＤコントローラ１１ａは、メモリチップ１３ａ〜１３ｄが接続され、ＮＡＮＤコントローラ１１ｂは、メモリチップ１３ｅ〜１３ｈが接続され、ＮＡＮＤコントローラ１１ｃは、メモリチップ１３ｉ〜１３ｌが接続され、ＮＡＮＤコントローラ１１ｄは、メモリチップ１３ｍ〜１３ｐが接続されている。
【００３１】
もうひとつは、図２に示すように、ＮＡＮＤコントローラ２１の入出力ピンを複数のメモリチップ２２ａ〜２２ｐでバス共有する構成である。
【００３２】
前者のツリー構成は、複数のＮＡＮＤコントローラ１１ａ〜１１ｄと、親回路１２が必要となるため、実装面積が増大し、小型化の面で不利である。
後者のバス共有は、単独のＮＡＮＤコントローラ２１によって多数のメモリチップ２２ａ〜２２ｐを制御できるため、実装面積の点から小型化に有利であるが、前者の構成よりも高速化の面で不利である。
【００３３】
そこで、本発明では、単一のＮＡＮＤコントローラにバス共有で多数のメモリチップを制御し、かつ、書き込み速度の高速化を図るため、インタリーブ書き込み処理を採用する構成を提案する。なお、以下では、記録装置の一例としてＮＡＮＤフラッシュメモリ記録装置の構成と動作について説明するが、これに限られない。
【００３４】
ＮＡＮＤフラッシュメモリ記録装置１は、図３に示すように、メモリチップ３１と、コントローラ（制御部）３２と、を備える。
【００３５】
メモリチップ３１は、複数のメモリによって構成される。本実施例では、メモリチップ３１は、４つのメモリ３３ａ〜３３ｄによって構成されている。また、メモリ３３ａ〜３３ｄは、シリコンダイとも呼ばれ、データレジスタとメモリセルアレイとにより構成されている。
【００３６】
コントローラ３２は、メモリ３３ａ〜３３ｄにアクセスし、データの書き込み、読み出し及び消去を行う。コントローラ３２は、メモリ３３ａ〜３３ｄのそれぞれを仮想的に所定の容量で分割したページ単位で管理する。
【００３７】
コントローラ３２は、複数のメモリ３３ａ〜３３ｄに対して同一ページである第１ページを指定して、順次、データを転送し、データの転送を開始した最初のメモリの第１ページに対するデータの書き込みが完了している場合には、複数のメモリ３３ａ〜３３ｄに対して同一ページである第２ページを指定して、順次、データを転送することにより、複数のメモリ３３ａ〜３３ｄにデータを書き込んで行くインタリーブ書き込み処理を実行する。
【００３８】
詳細には、各メモリ３３ａ〜３３ｄにデータを転送すると、各メモリ３３ａ〜３３ｄのデータレジスタにデータが格納される。その後、データレジスタから、メモリセルアレイ（指定されたページ）にデータが書き込まれる。
【００３９】
一般的にＮＡＮＤフラッシュメモリ記録装置は、ページによって、書き込み速度が高速なページと低速なページが存在する。
本実施例に係るＮＡＮＤフラッシュメモリ記録装置１は、各メモリ３３ａ〜３３ｄの同一ページに対して、順次、データの転送と書き込みを実行するので、連続的なデータを書き込む場合に、書き込み速度が高速なページと書き込み速度が低速なページとを混在させずに、書き込み速度の足並みを揃えることができ、高速に高データレートの映像記録に対応することができる。
【００４０】
メモリチップ３１は、多数並列化して構成されてもよい。
かかる構成によれば、ＮＡＮＤフラッシュメモリ記録装置１は、複数のメモリチップ３１の各メモリの同一ページに対して、順次、データの転送と書き込みを実行するので、連続的なデータを書き込む場合に、書き込み速度が高速なページと書き込み速度が低速なページとを混在させずに、書き込み速度の足並みを揃えることができ、高速に高データレートの映像記録に対応することができる。
【００４１】
ここで、一般的にインタリーブ書き込み処理による高速化は、ひとつのメモリチップの内部に備えられる複数（２〜４個）のシリコンダイ（メモリ）に対して適用されるが、二つ以上の複数のメモリチップに対しても同様に適用可能である。
例えば、４枚のメモリチップに対してインタリーブ書き込み処理を適用する場合は、８〜１６個のシリコンダイに対して書き込み制御を行うことになる。
【００４２】
また、上述したように、ＭＬＣ型ＮＡＮＤフラッシュメモリ記録装置には、ページによって、書き込みが高速なページと低速なページが存在する。
一例として、容量２５６ＧｂｉｔのＭＬＣ型ＮＡＮＤフラッシュメモリ記録装置の各ページに複数回記録を行い、記録速度の計測結果を重ねてプロットした結果を図４に示す。
図４から分かるように、書き込み時間が最大５００μｓｅｃ程度の高速ページ（０，１，４，５，８，９・・・）と、書き込み時間が最大１９００μｓｅｃ程度の低速ページ（２，６，１０・・・）と、書き込み時間が最大１５００μｓｅｃ程度の中速ページ（３，７，１１・・・）の三種類が存在する。
【００４３】
ここで、コントローラ３２により高速ページ、中速ページ及び低速ページの書き込み順番を制御し、インタリーブ書き込み速度の最適化を図る処理について以下に説明する。なお、以下では、ＮＡＮＤフラッシュメモリ記録装置１は、図５（ａ）に示すように、４枚のメモリチップ３１ａ〜３１ｄを備えるものとする。また、メモリチップ３１ａは、４個のメモリ３３ａ〜３３ｄを備え、メモリチップ３１ｂは、同様に４個のメモリ３３ｅ〜３３ｈを備え、メモリチップ３１ｃは、同様に４個のメモリ３３ｉ〜３３ｌを備え、メモリチップ３１ｄは、同様に４個のメモリ３３ｍ〜３３ｐを備える。
【００４４】
また、図５（ｂ）には、コントローラ３２によって、高速ページ、中速ページ及び低速ページの書き込み順番を制御した一例を示している。
図５（ｂ）では高速ページ、中速ページ、低速ページのそれぞれをまとめてインタリーブするよう書き込み順番を制御している。
【００４５】
具体的には、コントローラ３２は、メモリチップ３１ａのメモリ３３ａの第０ページ（高速ページ）にデータを転送し、転送終了後、メモリチップ３１ａのメモリ３３ｂの第０ページにデータを転送し、転送終了後、メモリチップ３１ａのメモリ３３ｃの第０ページにデータを転送する処理を、メモリチップ３１ｄのメモリ３３ｐの第０ページまで順次行う。
【００４６】
コントローラ３２は、メモリチップ３１ａのメモリ３３ａの第０ページに対するデータの書き込みが完了している場合には、メモリチップ３１ａのメモリ３３ａの第１ページ（高速ページ）にデータを転送し、当該処理をメモリチップ３１ｄのメモリ３３ｐの第１ページまで順次行う。
【００４７】
図５（ｂ）に示す例では、メモリチップ３１ｄのメモリ３３ｐの第３ページ（中速ページ）にデータを転送し、データを書き込むまでの様子を模式的に示しており、メモリチップ４枚（メモリ１６個）の構成で、４ページをインタリーブ書き込みするのに要する時間は５１００μｓｅｃになった。
【００４８】
次に、本実施例のように各ページの書き込み速度に基づいて、ページの順番を制御しない、すなわち、書き込み速度が異なるページを混在させてインタリーブした場合の一例を図６に示す。
【００４９】
図６に示す例では、メモリチップ３１ｄのメモリ３３ｏのページ（低速ページ）に対するデータの書き込みに時間がかかり、次のデータを同一のメモリ３３ｏへ転送できない時間が発生しており（図６中のＡ）、さらに、メモリチップ３１ｄのメモリ３３ｏのページ（中速ページ）に対するデータの書き込みに時間がかかり、次のデータを同一のメモリ３３ｏへ転送できない時間が発生している（図６中のＢ）。
【００５０】
よって、図６に示す例では、４ページをインタリーブ書き込みするのに要する時間は、５８５０μｓｅｃであり、書き込み速度が異なるページを混在させたことによる、書き込み速度の低下が確認できる。
【００５１】
本実施例に係るＮＡＮＤフラッシュメモリ記録装置１は、書き込み速度が同じページを一括してインタリーブすることで、書き込み時間の最適化を図ることができ、特に、連続したデータ（映像）記録に有効となる。
【００５２】
上述では、それぞれ４個のメモリを有する４枚のメモリチップ３１ａ〜３１ｄを備える構成について説明したが、これに限られない。
例えば、ＮＡＮＤフラッシュメモリ記録装置１は、図７に示すように、４枚のメモリチップを８並列（メモリチップ３１ｎ１〜３１ｎ３２）でコントローラ３２にバス共有で接続する構成でもよい。
【００５３】
メモリチップ１枚当たりの容量は２５６Ｇｂｉｔ、チップ１枚あたりの入出力ピン数は５０本である。ＮＡＮＤフラッシュメモリ記録装置１の接続に使用される入出力ピンの総数は、１６００本となる。従来の構成では、メモリチップ３２枚を並列接続した場合の６４００本となる。
【００５４】
本実施例を適用した場合、３２枚のメモリチップを並列接続しても、入出力ピンの総数が従来の構成に比して、１／４の本数で済むことになる。
よって、ＮＡＮＤフラッシュメモリ記録装置１は、一つのコントローラで３２枚のメモリチップに対して、インタリーブ書き込み処理を実行することができる。
【００５５】
また、インタリーブするダイ（メモリ）の個数と書込み速度の理論値の関係を図８に示す。
一般的なＳＳＤの構成に相当する８枚のメモリチップを並列接続した場合、３．４Ｇｂｐｓであるのに対して、本実施例を適用した構成では、９．８Ｇｂｐｓ以上の書込み速度を見込むことができる。このようにして、ＮＡＮＤフラッシュメモリ記録装置１は、バス共有の構成でも高速化を図ることが可能なことが分かる。
【００５６】
上述したように、本実施例に係るＮＡＮＤフラッシュメモリ記録装置１は、一つのコントローラ３２によって多数のメモリチップへの書込み制御が可能となり、実装面積の増大を抑えて小型で大容量な記録媒体を実現するとともに、インタリーブ書き込み処理の最適化により高データレート映像の記録に対応することができる。
【００５７】
また、本実施例では、主に記録装置の構成と動作について説明したが、これに限られず、各構成要素を備え、メモリチップの並列化数を増大させずに、高データレート映像の記録に対応するための記録方法、及びプログラムとして構成されてもよい。
【００５８】
さらに、記録装置の機能を実現するためのプログラムをコンピュータで読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。
【００５９】
ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータで読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記録装置のことをいう。
【００６０】
さらに「コンピュータで読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時刻の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時刻プログラムを保持しているものも含んでもよい。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
【符号の説明】
【００６１】
１  ＮＡＮＤフラッシュメモリ記録装置
３１  メモリチップ
３２  コントローラ
３１ａ〜３１ｄ  メモリチップ
【図１】
2014102610.tif 000003
【図２】
2014102610.tif 000004
【図３】
2014102610.tif 000005
【図４】
2014102610.tif 000006
【図５】
2014102610.tif 000007
【図６】
2014102610.tif 000008
【図７】
2014102610.tif 000009
【図８】
2014102610.tif 000010
【図９】
2014102610.tif 000011
【図１０】
2014102610.tif 000012