(57)【要約】【課題】より高い線形性で周波数特性の良好な減衰器を提供する。【解決手段】減衰部１０ａに含まれる抵抗と同様にプロセス変動する抵抗を補正回路１０ｃに設け、補正回路１０ｃの抵抗に基づきプロセス変動量を検出し、このプロセス変動量に応じて、信号ライン上で生じる歪み成分と短絡ライン上で生じる歪み成分の大きさが揃うように、減衰量制御回路１０ｂによる、減衰部１０ａへの制御信号を調整する。これにより、減衰部１０ａに含まれる抵抗にプロセス変動が生じた場合でも、信号ライン上で生じる歪み成分と短絡ライン上で生じる歪み成分の大きさが揃うことになり、双方の歪み成分を打ち消す効果を発揮することができる。【選択図】図１
2014241555.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を減衰させる減衰部と、
当該減衰部における減衰量を制御する減衰量制御回路と、
前記減衰部に含まれる素子のプロセス変動に伴う特性変化に応じて前記減衰量を補正する補正回路と、
を備えることを特徴とする減衰器。
【請求項２】
前記減衰部は、信号ライン上および前記信号ラインと基準ラインとを短絡する短絡ライン上に少なくともトランジスタを含む可変抵抗をそれぞれ有し、
前記補正回路は、前記素子の特性変化に応じて前記可変抵抗に含まれるトランジスタの制御電圧を変化させることを特徴とする請求項１に記載の減衰器。
【請求項３】
前記補正回路は、前記信号ライン上の可変抵抗に含まれるトランジスタのオン抵抗で生じる歪み成分と前記短絡ライン上の可変抵抗に含まれるトランジスタのオン抵抗で生じる歪み成分との大きさが揃うように前記制御電圧を変化させることを特徴とする請求項２に記載の減衰器。
【請求項４】
前記補正回路は、前記トランジスタのオン抵抗を小さくして当該トランジスタのオン抵抗で生じる歪み成分を減少させ、且つ前記トランジスタのオン抵抗を大きくして当該トランジスタのオン抵抗で生じる歪み成分を増加させることにより、前記歪み成分の大きさを調整することを特徴とする請求項３に記載の減衰器。
【請求項５】
前記補正回路は、前記トランジスタの制御電圧を連続的に変化させて、前記オン抵抗を変化させることを特徴とする請求項３または請求項４に記載の減衰器。
【請求項６】
前記補正回路は、前記トランジスタの制御電圧を離散的に変化させて、前記オン抵抗を変化させることを特徴とする請求項３または請求項４に記載の減衰器。
【請求項７】
前記トランジスタは複数のトランジスタが並列に接続されてなり、
前記補正回路は、前記トランジスタをそれぞれ個別に制御することで、前記オン抵抗を離散的に変化させることを特徴とする請求項６に記載の減衰器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、減衰器に関し、特に歪みの低減を図るようにした減衰器に関する。
【背景技術】
【０００２】
従来、歪み特性の改善を図るようにした減衰器として、例えば、信号ライン上のＭＯＳトランジスタのオン抵抗値と、基準ＧＮＤ短絡ライン上のＭＯＳトランジスタのオン抵抗値を、所望の減衰量に応じて最適化することで、双方で生じる歪み成分を打ち消すことで、線形性の高い減衰器を実現するようにした方法などが提案されている（例えば、非特許文献１参照）。
【０００３】
図７は、ＭＯＳトランジスタに対して抵抗やダイオードなどを接続することで線形性の高い減衰器を実現するようにした可変減衰器の一例を示す回路図である。
図７に示すように、この可変減衰器９０は、可変減衰器９０の入力端子ＩＮおよび出力端子ＯＵＴ間に並列に接続される単位減衰器９４と、この単位減衰器９４と同一構成を有し且つ異なる減衰量を有する単位減衰器９５とを備える。
【０００４】
単位減衰器９４は、ソース端子、ドレイン端子、ゲート端子、さらにバルク端子を有する、例えば抵抗Ｒ９１およびＮチャネル型ＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタともいう。）Ｍ９１が直列に接続され、入力端子ＩＮおよび出力端子ＯＵＴを結ぶ信号ライン上に接続される抵抗群９１と、信号ラインおよび基準ＧＮＤ電位間の短絡ライン（以下、基準ＧＮＤ短絡ラインともいう。）上に接続される、抵抗ＲおよびＭＯＳトランジスタＭ９２を直列に接続した抵抗群９２と、抵抗Ｒ９３およびＭＯＳトランジスタＭ９３を直列に接続した抵抗群９３と、を備える。
なお、ここでは、ＭＯＳトランジスタとは、Ｎチャネル型ＭＯＳ電界効果トランジスタを意味し、Ｎチャネル型ＭＯＳ電界効果トランジスタを用いる場合について説明するが、Ｐチャネル型ＭＯＳ電界効果トランジスタを用いることも可能である。
【０００５】
ここで、図７に示すように、各ＭＯＳトランジスタＭ９１〜Ｍ９３のゲート端子と制御端子との間、およびバルク端子と適切な電位にバイアスされた基準ＧＮＤ電位との間に、ゲート端子およびソース端子間、あるいはゲート端子およびドレイン端子間、バルク端子およびソース端子間、バルク端子およびドレイン端子間の寄生容量よりも十分インピーダンスの高い抵抗ＲＧ９１、ＲＧ９２、ＲＧ９３、ＲＧ９４、ＲＧ９５、ＲＧ９６、ＲＢ９１、ＲＢ９２、ＲＢ９３、ＲＢ９４、ＲＢ９５、ＲＢ９６やダイオードなどの素子が接続されていると、より高い線形性の減衰器を構成することができることが、非特許文献１に開示されている。
【０００６】
図７に示す可変減衰器９０は、所望の減衰量を有する単位減衰器９４に含まれるＭＯＳトランジスタＭ９１〜Ｍ９３をオン状態にし、単位減衰器９５を構成しているＭＯＳトランジスタＭ９４〜Ｍ９６をオフ状態にすることで、所望の減衰量の減衰器を実現することができる。逆に、単位減衰器９４に含まれるＭＯＳトランジスタＭ９１〜Ｍ９３をオフ状態にし、単位減衰器９５を構成しているＭＯＳトランジスタＭ９４〜Ｍ９６をオン状態にすることで、単位減衰器９５が有する減衰量の減衰器を実現することができる。
【０００７】
ここで、一般的にＭＯＳトランジスタはオン抵抗を持ち、そのオン抵抗が入力電圧に少なからず依存するため、減衰器の歪み特性が劣化する。ＭＯＳトランジスタのサイズを大きくしオン抵抗を小さくすれば歪み特性は良くなるが、その一方で寄生容量成分が増加するために高周波での減衰量が低周波での減衰量と大きく異なってしまい、周波数特性が劣化してしまう。
【０００８】
しかしながら、図７の可変減衰器９０は信号ライン上のＭＯＳトランジスタＭ９１、Ｍ９４のオン抵抗値と、基準ＧＮＤ短絡ライン上のＭＯＳトランジスタＭ９２、Ｍ９３、Ｍ９５、Ｍ９６のオン抵抗値とを、所望の減衰量に応じて最適化することで、双方で生じる歪み成分を打ち消すことが可能である。そのため、ＭＯＳトランジスタのサイズを大きくしオン抵抗値を小さくせずとも、高い線形性を得ることが可能である。これにより、高い線形性で且つ良好な周波数特性を有する可変減衰器を実現することができる。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】W. Cheng, M. S. Oude Alink, A. J. Annema, G. Wienk and B. Nauta, “A Wideband IM3 cancellation technique for CMOS attenuators,” IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, San Francisco, CA, 2012 , pp.78-79
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述のＭＯＳトランジスタからなるスイッチと抵抗Ｒとを直列に接続した抵抗群で構成した単位減衰器９４や、９５では、抵抗やＭＯＳトランジスタのプロセスが変動した場合に、信号ライン上と短絡ライン上とで、ＭＯＳトランジスタのオン抵抗で生じる歪み成分も変化し、そのため、歪み成分を打ち消す効果が小さくなってしまう。
【００１１】
図８は、横軸に抵抗Ｒの抵抗値のプロセス変動量、縦軸に線形性の指標である３次のインターセプトポイント（ＩＩＰ３）をプロットしたときの結果である。図８において、記号「◇」でプロットした特性線に示す通り、抵抗Ｒの抵抗値がプロセスの中心値の場合に最も歪み成分が相殺されるようにＭＯＳトランジスタのオン抵抗値を最適化しているため、抵抗Ｒの抵抗値が中心値よりも大きく変動した場合、または中心値よりも小さく変動した場合、いずれにおいても急激に歪み成分を打ち消す効果が小さくなり、ＩＩＰ３が劣化していることがわかる。
本発明は、上述したような問題点を解決するためになされたものであり、プロセス変動の影響を受けることなく、より高い線形性で周波数特性の良好な減衰器を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明の一態様は、入力信号を減衰させる減衰部（例えば図３に示す、減衰部２１）と、当該減衰部における減衰量を制御する減衰量制御回路（例えば図３に示す、減衰量制御回路２２）と、前記減衰部に含まれる素子のプロセス変動に伴う特性変化に応じて前記減衰量を補正する補正回路（例えば図３に示す、補正回路２３）と、を備えることを特徴とする減衰器である。
【００１３】
前記減衰部は、信号ライン上および前記信号ラインと基準ラインとを短絡する短絡ライン上に少なくともトランジスタを含む可変抵抗（例えば図３に示す、ＭＯＳトランジスタＭ２１１〜Ｍ２１３、抵抗Ｒ２１１〜Ｒ２１３）をそれぞれ有し、前記補正回路は、前記素子の特性変化に応じて前記可変抵抗に含まれるトランジスタの制御電圧を変化させるようになっていてよい。
【００１４】
前記補正回路は、前記信号ライン上の可変抵抗に含まれるトランジスタのオン抵抗で生じる歪み成分と前記短絡ライン上の可変抵抗に含まれるトランジスタのオン抵抗で生じる歪み成分との大きさが揃うように前記制御電圧を変化させるようになっていてよい。
前記補正回路は、前記トランジスタのオン抵抗を小さくして当該トランジスタのオン抵抗で生じる歪み成分を減少させ、且つ前記トランジスタのオン抵抗を大きくして当該トランジスタのオン抵抗で生じる歪み成分を増加させることにより、前記歪み成分の大きさを調整するようになっていてよい。
【００１５】
前記補正回路は、前記トランジスタの制御電圧を連続的に変化させて、前記オン抵抗を変化させるようになっていてよい。
前記補正回路は、前記トランジスタの制御電圧を離散的に変化させて、前記オン抵抗を変化させるようになっていてよい。
前記トランジスタは複数のトランジスタが並列に接続されてなり、前記補正回路は、前記トランジスタをそれぞれ個別に制御することで、前記オン抵抗を離散的に変化させるようになっていてよい。
【発明の効果】
【００１６】
本発明の一態様によれば、減衰部に含まれる素子のプロセス変動に伴う特性変化に応じて、減衰部の減衰量を補正するため、素子のプロセス変動に伴い所望の線形性を得ることができなくなることを回避することができる。
特に、信号ライン上および前記信号ラインと基準ラインとを短絡する短絡ライン上に少なくともトランジスタを含む可変抵抗をそれぞれ有する減衰部において、減衰部に含まれる素子のプロセス変動に伴う特性変化に応じて可変抵抗に含まれるトランジスタの制御電圧を制御し、信号ライン上で生じる歪み成分と短絡ライン上で生じる歪み成分の大きさを適宜揃えるようにすることによって、信号ライン上および短絡ライン上それぞれで生じる双方の歪み成分を打ち消す効果を最大限発揮し、線形性の劣化を回避することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明における減衰器の動作の概要を説明するためのブロック図である。
【図２】オン抵抗の変化のさせ方の一例を示す説明図である。
【図３】本発明の第１実施形態における減衰器の一例を示す構成図である。
【図４】補正回路２３の出力信号の一例を示す特性図である。
【図５】本発明の第２実施形態における減衰器の一例を示す構成図である。
【図６】補正回路２５の出力信号の一例を示す特性図である。
【図７】従来の減衰器の一例を示す構成図である。
【図８】本実施形態による減衰器と従来の減衰器の３次のインターセプトポイントの一例を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施形態を説明する。
（概要）
まず、本発明における減衰器の概要を説明する。
図１（ａ）は、本発明における減衰器の概要を示す概略構成図である。また、図１（ｂ）は、図７に示す従来の減衰器の概要を示す概略構成図である。
図１（ｂ）に示す、従来の減衰器９０は、減衰部９０ａと減衰部９０ａによる減衰量を制御する減衰量制御回路９０ｂとで構成されていた。
【００１９】
これに対し、本発明の減衰器１０は、従来の減衰器９０に、さらに、減衰器に含まれる抵抗のプロセスが変動しても歪みキャンセル効果を十分発揮できるよう補正する回路を備えている。すなわち、減衰器１０は、減衰部１０ａと、減衰部１０ａによる減衰量を制御する減衰量制御回路１０ｂと、歪みキャンセルプロセス変動補正回路（以後、補正回路ともいう。）１０ｃと、を備えている。補正回路１０ｃは、減衰部１０ａに含まれる抵抗のプロセス変動に応じて信号ライン上および基準ＧＮＤ短絡ライン上、またはそのどちらか一方のＭＯＳトランジスタの制御電圧を変化させ、信号ライン上のＭＯＳトランジスタのオン抵抗で生じる歪み成分と基準ＧＮＤ短絡ライン上のＭＯＳトランジスタのオン抵抗で生じる歪み成分との大きさを揃えることで打ち消す効果を発揮させる。
【００２０】
歪み成分の大きさの揃え方としては、ＭＯＳトランジスタのオン抵抗を小さくすれば生成する歪み成分は減少し、逆に大きくすれば歪み成分は増加する。
オン抵抗の変化のさせ方としては、ＭＯＳトランジスタのゲート制御電圧を連続的に変えオン抵抗を変化させる方法と、図２（ａ）に示す通り、複数のＭＯＳトランジスタを並列に配置することにより串分けして配置し、串分けしたＭＯＳトランジスタそれぞれの制御電圧を個別にオン・オフできるようにすることで、図２（ｂ）に示すように、オン抵抗を離散的に変化させる方法が考えられる。
【００２１】
このように、ＭＯＳトランジスタのゲート制御電圧を、抵抗のプロセス変動量に応じて変化させ、且つ、抵抗のプロセス変動が生じたとしても歪み成分を十分に打ち消すことができるよう変化させることで、プロセス変動に関係なく、高い線形性を有し、且つ良好な周波数特性を有する減衰器を実現することができる。
【００２２】
（第１実施形態）
次に、本発明の第１実施形態における減衰器を説明する。
図３は、第１実施形態における減衰器２０の一例を示す回路図である。
減衰器２０は、減衰部２１、減衰部２１による減衰量を制御する減衰量制御回路２２、抵抗のプロセスが変動しても歪みキャンセル効果を十分発揮できるように補正を行う補正回路（歪みキャンセルプロセス変動補正回路）２３と、を備える。
【００２３】
減衰部２１は、図３に示すように、減衰部２１の入力端子ＩＮおよび出力端子ＯＵＴの間に接続され且つ直列に接続された抵抗Ｒ２１１およびＮチャネル型ＭＯＳトランジスタ（以下、ＭＯＳトランジスタともいう。）Ｍ２１１と、入力端子ＩＮ側の信号ラインと適切な電位にバイアスされた端子ＧＮＤ（以下、基準ＧＮＤ電位ともいう。ただし、基準ＧＮＤ電位とはＡＣ的に接地された電位のことであり、ＤＣ的には異なった電位でも良い。）との間に接続され且つ直列に接続された抵抗Ｒ２１２およびＭＯＳトランジスタＭ２１２と、出力端子ＯＵＴ側の信号ラインと基準ＧＮＤ電位との間に接続され且つ直列に接続された抵抗Ｒ２１３およびＭＯＳトランジスタＭ２１３と、を備える。
【００２４】
さらに減衰部２１は、ＭＯＳトランジスタＭ２１１のゲート端子に一端が接続される抵抗ＲＧ２１１と、ＭＯＳトランジスタＭ２１１のバルク端子と基準ＧＮＤ電位との間に接続された抵抗ＲＢ２１１とを含む。抵抗ＲＧ２１１の他端は、減衰量制御回路２２に接続される。同様に、ＭＯＳトランジスタＭ２１２のゲート端子に一端が接続される抵抗ＲＧ２１２と、ＭＯＳトランジスタＭ２１２のバルク端子と基準ＧＮＤ電位との間に接続された、抵抗ＲＢ２１２とを含む。さらに、ＭＯＳトランジスタＭ２１３のゲート端子に一端が接続される抵抗ＲＧ２１３と、ＭＯＳトランジスタＭ２１３のバルク端子と基準ＧＮＤ電位との間に接続される抵抗ＲＢ２１３とを備える。抵抗ＲＧ２１２およびＲＧ２１３の他端は、共通に減衰量制御回路２２に接続される。
【００２５】
なお、減衰部２１において、ゲート端子と制御端子との間、およびバルク端子と適切な電位にバイアスされた基準ＧＮＤ電位との間に接続される各抵抗は、対応するＭＯＳトランジスタのゲート端子およびソース端子間、あるいはゲート端子およびドレイン端子間、バルク端子およびソース端子間、バルク端子およびドレイン端子間の寄生容量よりも十分インピーダンスの高い値に設定される。
また、図３では、Ｎチャネル型ＭＯＳトランジスタによって減衰部２１を構成した場合について説明したが、これに限るものではなくＰチャネル型ＭＯＳトランジスタを用いて減衰器を構成することも可能である。
【００２６】
減衰量制御回路２２は、Ｐチャネル型ＭＯＳトランジスタＭ２２１とＮチャネル型ＭＯＳトランジスタＭ２２２とを縦積みにした第１のインバータと、Ｐチャネル型ＭＯＳトランジスタＭ２２３とＮチャネル型ＭＯＳトランジスタＭ２２４を縦積みにした第２のインバータと、を備える。第１のインバータのＭＯＳトランジスタＭ２２１のソースは補正回路２３に接続され、ＭＯＳトランジスタＭ２２２のソースは、基準ＧＮＤ電位に接続される。同様に、第２のインバータのＭＯＳトランジスタＭ２２３のソースは、補正回路２３に接続され、ＭＯＳトランジスタＭ２２４のソースは、基準ＧＮＤ電位に接続される。
【００２７】
そして、第１および第２のインバータの入力端子には、制御信号ＡＬが入力される。この制御信号ＡＬは、所望の減衰量に応じて、減衰部２１の各トランジスタＭ２１１〜Ｍ２１３をオン・オフ制御して、所望の減衰量を有する減衰器を実現するための制御信号である。
また、第１のインバータの出力端は、減衰部２１の抵抗ＲＧ２１１の他端に接続される。第２のインバータの出力端は、減衰部２１の抵抗ＲＧ２１２の他端と抵抗ＲＧ２１３の他端とに接続される。
【００２８】
補正回路２３は、反転増幅回路２３１および２３２と、反転増幅回路２３１の後段に接続される反転増幅回路２３３と、一端が電源に接続された定電流源２３４と、定電流源２３４と接地との間に接続される抵抗Ｒ２３５とを備える。
反転増幅回路２３１は、オペアンプＯＰ２３１と、オペアンプＯＰ２３１の反転入力端およびＫ点との間に接続される抵抗Ｒ２３１ａと、オペアンプＯＰ２３１の出力端と反転入力端との間に接続される抵抗Ｒ２３１ｂと、を備え、オペアンプＯＰ２３１の非反転入力端は、適切なバイアス電圧に設定された基準電位Ｖｒｅｆに接続される。そして、オペアンプＯＰ２３１の出力端は、反転増幅回路２３３に接続される。Ｋ点は、定電流源２３４と抵抗Ｒ２３５との接続部に接続される。
【００２９】
反転増幅回路２３２は、オペアンプＯＰ２３２と、オペアンプＯＰ２３２の反転入力端とＫ点との間に接続される抵抗Ｒ２３２ａと、オペアンプＯＰ２３２の出力端と反転入力端との間に接続される抵抗Ｒ２３２ｂと、を備え、オペアンプＯＰ２３２の非反転入力端子は、適切なバイアス電圧に設定された基準電位Ｖｒｅｆに接続される。そして、オペアンプＯＰ２３２の出力端は、減衰量制御回路２２の第２のインバータを構成するＰチャネルＭＯＳトランジスタＭ２２３のソースに接続される。
【００３０】
反転増幅回路２３３は、オペアンプＯＰ２３３と、オペアンプＯＰ２３３の反転入力端と反転増幅回路２３１のオペアンプＯＰ２３１の出力端との間に接続される抵抗Ｒ２３３ａと、オペアンプＯＰ２３３の出力端と反転入力端との間に接続される抵抗Ｒ２３３ｂと、を備え、オペアンプＯＰ２３３の非反転入力端子は、適切なバイアス電圧に設定された基準電位Ｖｒｅｆに接続される。そして、オペアンプＯＰ２３３の出力端は、減衰量制御回路２２の第１のインバータを構成するＰチャネルＭＯＳトランジスタＭ２２１のソースに接続される。
【００３１】
次に、減衰器２０の動作を説明する。
減衰部２１に含まれる抵抗と同様にプロセス変動する補正回路２３の抵抗Ｒ２３５に、定電流源２３４から定電流を流しこむことで、抵抗Ｒ２３５のプロセス変動に応じてＫ点での電位が変動する。
なお、抵抗Ｒ２３５は、減衰部２１に含まれる抵抗と同じ工程で同一半導体基板上に形成されるなど、減衰部２１に含まれる抵抗と補正回路２３に含まれる抵抗Ｒ２３５とは同じプロセス変動の影響を受けるように形成される。
【００３２】
そのため、抵抗Ｒ２３５の抵抗値が小さくなればＫ点の電位も下がり、逆に大きくなればＫ点の電位は上がる。さらに、反転増幅回路２３２を通すことで図４（ａ）に示すような、抵抗Ｒ２３５のプロセス変動量に応じた制御電圧を生成することができる。すなわち、プロセス変動がない場合を０％としてこれを基準とし、プロセス変動により抵抗値が、プロセス変動がない場合よりも小さいとき（図４では抵抗プロセス変動量が「−」値）ほど制御電圧は大きくなり、プロセス変動により抵抗値が、プロセス変動がない場合よりも大きいとき（図４では、抵抗プロセス変動量が「＋」値）ほど制御電圧は小さくなる。
なお、図４の（ａ）、（ｂ）において、横軸は、抵抗Ｒ２３５の抵抗値のプロセス変動量を表し、縦軸は、補正回路２３から出力される制御電圧を表す。
【００３３】
オペアンプＯＰ２３２の増幅率が十分大きい場合、反転増幅回路２３２の増幅率は抵抗Ｒ２３２ｂと抵抗２３２ａの抵抗値の比（Ｒ２３２ｂ／Ｒ２３２ａ）で決まる。
抵抗値の比（Ｒ２３２ｂ／Ｒ２３２ａ）を任意の値にすることで、プロセス変動量に応じた制御電圧の傾きを所望の値にすることができる。また、反転増幅回路２３１、２３３を通すことで図４（ｂ）のような抵抗２３５のプロセス変動量に応じた制御電圧を実現することができる。すなわち、プロセス変動がない場合を０％としてこれを基準とし、プロセス変動により抵抗値が、プロセス変動がない場合よりも小さいとき（抵抗プロセス変動量が「−」値）ほど、制御電圧は小さくなり、プロセス変動により抵抗値が、プロセス変動がない場合よりも大きいとき（抵抗プロセス変動量が「＋」値）ほど制御電圧は大きくなる。
【００３４】
オペアンプＯＰ２３１、ＯＰ２３３の増幅率が十分大きい場合、反転増幅回路２３１の増幅率は、抵抗Ｒ２３１ｂと抵抗２３１ａの抵抗値の比（Ｒ２３１ｂ／Ｒ２３１ａ）で決まり、反転増幅回路２３３の増幅率は、抵抗Ｒ２３３ｂと抵抗２３３ａの抵抗値の比（Ｒ２３３ｂ／Ｒ２３３ａ）で決まる。抵抗値の比（Ｒ２３１ｂ／Ｒ２３１ａ）および（Ｒ２３３ｂ／Ｒ２３３ａ）を任意の値にすることで、プロセス変動量に応じた制御電圧の傾きを所望の値にすることができる。増幅率が「１」以上の場合は反転増幅回路２３１、２３３の代わりに非反転増幅回路を用いても良い。
【００３５】
減衰量制御回路２２は、第１のインバータおよび第２のインバータのＭＯＳトランジスタＭ２２１、Ｍ２２３のソースを補正回路２３に接続し、ＭＯＳトランジスタＭ２２２、Ｍ２２４を基準ＧＮＤ電位に接続することによって、ＭＯＳトランジスタＭ２１１からＭ２１３をオン・オフ制御し、減衰部２１の減衰量を適宜制御信号ＡＬにより変化させることができる。
【００３６】
そして、減衰部２１は、減衰量が比較的小さい場合、直列に接続されたＭＯＳトランジスタＭ２１１のオン抵抗と抵抗Ｒ２１１の信号ライン上の合成抵抗が、ＭＯＳトランジスタＭ２１２、Ｍ２１３のオンと抵抗Ｒ２１２、Ｒ２１３の基準ＧＮＤ短絡ライン上の合成抵抗よりも小さいため、抵抗Ｒ２３５の抵抗値がプロセス変動により小さくなった場合、基準ＧＮＤ短絡ライン上で発生する歪み成分が信号ライン上で発生する歪み成分より大きくなる。逆に抵抗Ｒ２３５の抵抗値がプロセス変動により大きくなった場合、信号ライン上で発生する歪み成分が基準ＧＮＤ短絡ライン上で発生する歪み成分より大きくなる。そのため、いずれの場合においても歪み成分を打ち消す効果が小さくなる。
【００３７】
ここで、抵抗Ｒ２３５の抵抗値がプロセス変動により変化しても歪みキャンセル効果を十分発揮できるよう補正する補正回路２３を用いると、抵抗Ｒ２３５の抵抗値がプロセス変動により小さくなった場合は、信号ライン上のＭＯＳトランジスタＭ２１１のゲート端子に入力される電圧が、抵抗Ｒ２３５にプロセス変動のない時と比べ小さくなるため、ＭＯＳトランジスタＭ２１１のオン抵抗は大きくなり、信号ライン上で発生する歪み成分が増加する。また、基準ＧＮＤ短絡ライン上のＭＯＳトランジスタＭ２１２、Ｍ２１３のゲート端子に入力される電圧は、抵抗Ｒ２３５にプロセス変動のない時と比べて大きくなる。そのため、ＭＯＳトランジスタＭ２１２、Ｍ２１３のオン抵抗は小さくなり基準ＧＮＤ短絡ライン上で発生する歪み成分は減少する。
【００３８】
同様に、抵抗Ｒ２３５の抵抗値がプロセス変動により大きくなった場合は、信号ライン上のＭＯＳトランジスタＭＯＳトランジスタＭ２１１のゲート端子に入力される電圧が、抵抗Ｒ２３５の抵抗値にプロセス変動のない時と比べ大きくなるため、ＭＯＳトランジスタＭ２１１のオン抵抗は小さくなり、信号ライン上で発生する歪み成分が減少し、基準ＧＮＤ短絡ライン上のＭＯＳトランジスタＭ２１２、Ｍ２１３のゲート端子に入力される電圧が、抵抗Ｒ２３５の抵抗値にプロセス変動のない時と比べて小さくなる。そのため、ＭＯＳトランジスタＭ２１２、Ｍ２１３のオン抵抗は大きくなり、基準ＧＮＤ短絡ライン上で発生する歪み成分は増加する。このように、抵抗Ｒ２３５の抵抗値がプロセス変動により小さくなった場合、大きくなった場合のいずれにおいても歪み成分を打ち消す効果を発揮することができる。
【００３９】
ここで減衰部２１の減衰量が比較的大きい場合は、ＭＯＳトランジスタＭ２１１、Ｍ２１２、Ｍ２１３に上記と逆の制御電圧を与えれば良いことがわかる。
図８において、「□」でプロットした特性線は、上記の補正回路２３によるプロセス変動耐性向上を行った場合の、３次のインターセプトポイント（ＩＩＰ３）をプロットしたものである。
「◇」でプロットした従来の特性線に比較して、抵抗値が中心値よりも大きく変動した場合また小さく変動した場合のいずれの場合も、ＩＩＰ３の劣化がより小さいことがわかる。
【００４０】
以上の通り、減衰部２１の各ＭＯＳトランジスタを制御する制御電圧を、抵抗Ｒ２３５のプロセス変動に応じて制御することにより、間接的に、減衰部２１を構成する抵抗のプロセス変動に応じて減衰部２１の各ＭＯＳトランジスタを制御する制御電圧を制御し、信号ライン上で生じる歪み成分と短絡ライン上で生じる歪み成分の大きさとを適宜揃えることで、双方の歪み成分を打ち消す効果を発揮し、減衰部２１に含まれる抵抗がプロセスにより変動しても線形性の高い減衰器２０を実現することができる。
【００４１】
（第２実施形態）
次に、本発明の第２実施形態を説明する。
図５は、第２実施形態における減衰器３０の一例を示す構成図である。
第２実施形態における減衰器３０は、図３に示す第１実施形態における減衰器２０において、補正回路の構成が異なる他は同一であるので、同一部には同一符号を付与しその詳細な説明は省略する。
この第２実施形態における補正回路２５は、図３に示す第１実施形態における補正回路２３に加えて、さらに、コンパレータ部２４を備える。
【００４２】
コンパレータ部２４は、コンパレータ２４１と、コンパレータ２４１の出力に応じて動作するスイッチ２４２および２４３とを備える。コンパレータ２４１の一方の入力端は反転増幅回路２３３のオペアンプＯＰ２３３の出力端と接続され、他方の入力端は適切なバイアス電圧に設定された基準電位Ｖｒｅｆに接続される。スイッチ２４２の一端は反転増幅回路２３３のオペアンプＯＰ２３３の出力端と接続され、他端は、減衰量制御回路２２のＭＯＳトランジスタＭ２２１のソースに接続される。スイッチ２４３の一端は基準電位Ｖｒｅｆに接続され、他端は減衰量制御回路２２のＭＯＳトランジスタＭ２２１のソースに接続される。
そして、これらスイッチ２４２、２４３は、コンパレータ２４１の出力に応じていずれか一方がオンに制御される。
【００４３】
コンパレータ部２４は、さらに、コンパレータ２４４と、コンパレータ２４４の出力に応じて動作するスイッチ２４５および２４６とを備える。コンパレータ２４４の一方の入力端は反転増幅回路２３２のオペアンプＯＰ２３２の出力端と接続され、他方の入力端は基準電位Ｖｒｅｆに接続される。スイッチ２４５の一端は反転増幅回路２３２のオペアンプＯＰ２３２の出力端と接続され、他端は、減衰量制御回路２２のＭＯＳトランジスタＭ２２３のソースに接続される。スイッチ２４６の一端は基準電位Ｖｒｅｆに接続され、他端は減衰量制御回路２２のＭＯＳトランジスタＭ２２３のソースに接続される。
そして、これらスイッチ２４５、２４６は、コンパレータ２４４の出力に応じていずれか一方がオンに制御される。
【００４４】
なお、図３に示す第１実施形態における減衰器２０において、減衰部２１のＭＯＳトランジスタＭ２１１〜Ｍ２１３を離散的に変化させる場合には、ＭＯＳトランジスタＭ２１１として、図２（ａ）に示す串分けしたＭＯＳトランジスタを設ける。同様に、ＭＯＳトランジスタＭ２１２、Ｍ２１３として、串分けしたＭＯＳトランジスタをそれぞれ設ける。また、これら串分けしたＭＯＳトランジスタを制御するコントローラを、反転増幅回路２３１〜２３３および減衰量制御回路２２に代えて設ける。このコントローラにより、Ｋ点の電位および制御信号ＡＬに基づき、Ｋ点の電位の変化量に応じて、串分けしたＭＯＳトランジスタのうちどのＭＯＳトランジスタを導通させるかを判断し、Ｋ点の電位の変化量、すなわち抵抗Ｒ２３５のプロセス変動量に応じたＭＯＳトランジスタを、制御信号ＡＬに応じて駆動する。これにより、ＭＯＳトランジスタＭ２１１〜Ｍ２１３を、抵抗Ｒ２３５のプロセス変動量に応じて離散的に制御することができる。
【００４５】
次に、減衰器３０の動作を説明する。
補正回路２３の動作は、図３の補正回路２３と同様である。
図５に示す減衰器３０は、補正回路２３の出力にさらにコンパレータ２４１、２４４およびスイッチ２４２、２４３、２４５、２４６を加えることにより、図６（ａ）、（ｂ）のような制御信号を出力する。なお、図６において、横軸は抵抗プロセス変動量を表し、縦軸は制御電圧を表す。
【００４６】
すなわち、コンパレータ２４１、２４４は補正回路２３の出力信号と基準電位Ｖｒｅｆとを比較し、補正回路２３の出力信号が基準電位Ｖｒｅｆよりも大きい場合には、基準電位Ｖｒｅｆの値が、コンパレータ部２４の出力、つまり補正回路２５の出力となるように、スイッチ２４２、２４３、２４５、２４６を制御する。逆に補正回路２３の出力信号が基準電位Ｖｒｅｆよりも小さい場合は補正回路２３の出力が、コンパレータ部２４の出力、つまり補正回路２５の出力となるように、スイッチ２４２、２４３、２４５、２４６を制御する。これにより、抵抗Ｒ２３５の抵抗値がプロセス変動しても補正回路２５の出力信号は、基準電位Ｖｒｅｆ以上とはならない。
【００４７】
制御信号が基準電位Ｖｒｅｆ以上に上昇しなくとも、減衰部２１の歪み成分を、抵抗Ｒ２３５のプロセスが変動しても打ち消す効果を最大限発揮することができる。
つまり、抵抗Ｒ２３５の抵抗値がプロセス変動により変動しても、歪みキャンセル効果を十分発揮できるよう補正する補正回路２５を用いると、抵抗Ｒ２３５の抵抗値がプロセス変動により小さくなった場合は、信号ライン上のＭＯＳトランジスタＭ２１１のゲート端子に入力される電圧が、抵抗Ｒ２３５の抵抗値にプロセス変動がない時と比べて小さくなる。そのため、ＭＯＳトランジスタＭ２１１のオン抵抗は大きくなり、信号ライン上で発生する歪み成分が増加する。
【００４８】
抵抗Ｒ２３５の抵抗値がプロセス変動により大きくなった場合は、基準ＧＮＤ短絡ライン上のＭＯＳトランジスタＭ２１２、Ｍ２１３のゲート端子に入力される電圧が、抵抗Ｒ２３５の抵抗値にプロセス変動がない時と比べて小さくなる。そのため、ＭＯＳトランジスタＭ２１２、Ｍ２１３のオン抵抗は大きくなり、基準ＧＮＤ短絡ライン上で発生する歪み成分は増加する。
このように、抵抗Ｒ２３５の抵抗値がプロセス変動により小さくなった場合、大きくなった場合のいずれにおいても歪み成分を打ち消す効果を発揮することができる。
【００４９】
ここで減衰部２１の減衰量が比較的大きい場合は、ＭＯＳトランジスタＭ２１１、Ｍ２１２、Ｍ２１３のゲート端子に上記と逆の制御電圧を与えれば良いことがわかる。
また、図３に示す第１実施形態における減衰器２０では、信号ライン上のＭＯＳトランジスタと基準ＧＮＤ短絡ライン上のＭＯＳトランジスタの双方の歪み成分を調節しているが、図５に示す第２実施形態における減衰器３０では、信号ライン上のＭＯＳトランジスタと基準ＧＮＤ短絡ライン上のＭＯＳトランジスタとのどちらか一方のゲート電圧を調節する。これにより、ＭＯＳトランジスタの耐圧を考慮し、ゲート電極に過度の電圧がかからなくすることが可能である。
【００５０】
以上の通り、減衰部２１の各ゲート端子への制御電圧を、抵抗Ｒ２３５の抵抗値のプロセス変動に応じて制御し、間接的に、減衰部２１に含まれる抵抗の抵抗値のプロセス変動に応じて、減衰部２１の各ゲート端子への制御電圧を制御することにより、信号ライン上で生じる歪み成分と短絡ライン上で生じる歪み成分との大きさを適宜揃えることで、双方の歪み成分を打ち消す効果を発揮し、減衰部２１に含まれる抵抗の抵抗値がプロセスにより変動しても線形性の高い減衰器を実現することができる。
【００５１】
なお、上記各実施形態では、図３に示すように、減衰部２１として、ＰＩ型の減衰器を適用した場合について説明したが、これに限るものではなく、Ｔ型、Ｂｒｉｄｇｅｄ−Ｔ型、Ｌ型、などの減衰器であっても適用することができる。
また、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【００５２】
１０  減衰器
１０ａ  減衰部
１０ｂ  制御回路
１０ｃ  キャンセルプロセス変動補正回路
１１〜１４  抵抗群
１４  合成抵抗群
２０  減衰器
２１  減衰部
２２  減衰量制御回路
２３  補正回路
２４  コンパレータ部
２５  補正回路
３０  減衰器
２３１  反転増幅回路
２３２  反転増幅回路
２３３  反転増幅回路
２３４  定電流源
２３５  抵抗
２４１、２４４  コンパレータ
２４２、２４３、２４５、２４６  スイッチ
Ｍ２１１〜Ｍ２１３  トランジスタ
Ｍ２２１〜Ｍ２２４  トランジスタ
ＯＰ２３１〜ＯＰ２３３  オペアンプ
Ｒ２１１〜Ｒ２１３  抵抗
Ｒ２３１ａ、Ｒ２３１ｂ  抵抗
Ｒ２３２ａ、Ｒ２３２ｂ  抵抗
Ｒ２３３ａ、Ｒ２３３ｂ  抵抗
Ｒ２３５  抵抗
ＲＢ２１１〜ＲＢ２１３  抵抗
ＲＧ２１１〜ＲＧ２１３  抵抗
２０  減衰器
３０  減衰器
【図１】
2014241555.tif 000003
【図２】
2014241555.tif 000004
【図３】
2014241555.tif 000005
【図４】
2014241555.tif 000006
【図５】
2014241555.tif 000007
【図６】
2014241555.tif 000008
【図７】
2014241555.tif 000009
【図８】
2014241555.tif 000010