(57)【要約】【課題】出力性能の低下を抑制することができる半導体装置の製造方法を提供する。【解決手段】半導体装置１の製造方法は、ボンディングワイヤ１５が接続された上面１４１を有する半導体素子１４と、半導体素子１４が実装された基板１０と、を備えた半導体装置の製造方法であり、ろう材１３を介して半導体素子１４を基板１０に実装する実装工程Ｓ０１と、ろう材１３の内部に形成されたボイド１３１の位置を検出する検出工程Ｓ０２と、上面１４１におけるボンディングワイヤ１５の接続位置をボイド１３１の位置に基づいて決定する決定工程Ｓ０３と、を備えている。【選択図】  図１
2014241346.tif 000002
【特許請求の範囲】
【請求項１】
ボンディングワイヤが接続された接続面を有する半導体素子と、前記半導体素子が実装された基板と、を備えた半導体装置の製造方法であって、
ろう材を介して前記半導体素子を前記基板に実装する実装工程と、
前記ろう材の内部に形成されたボイドの位置を検出する検出工程と、
前記接続面における前記ボンディングワイヤの接続位置を、前記ボイドの位置に基づいて決定する決定工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記決定工程は、前記接続面を区分けした複数の仮想エリアにおいて、前記ボイドの位置に対応する前記仮想エリアであるボイド形成エリアに対する前記ボンディングワイヤの接続を禁止することを含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記半導体装置の製造方法は、前記ボイド形成エリアを除いた前記仮想エリアに、前記ボンディングワイヤを接続する接続工程をさらに備えたことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法であって、
前記決定工程は、複数の前記接続位置から構成される複数種の接続パターンの中から、前記ボイド形成エリアに含まれない複数の前記接続位置から構成される接続パターンを選択することを含み、
前記接続工程は、前記決定工程で選択した前記接続パターンに従って、前記ボンディングワイヤを前記接続位置に接続することを含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項２に記載の半導体装置の製造方法であって、
前記実装工程は、前記接続面を区分けした複数の仮想エリアに前記ボンディングワイヤを接続することを含み、
前記半導体装置の製造方法は、前記仮想エリアのうち、前記ボイド形成エリアに接続された前記ボンディングワイヤを切断する切断工程をさらに備えたことを特徴とする半導体装置の製造方法。
【請求項６】
請求項２〜５の何れか１項に記載の半導体装置の製造方法であって、
前記半導体素子は、前記接続面を形成する複数の電極を有し、
複数の前記仮想エリアは、複数の前記電極がそれぞれ占めるエリアであることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６の何れか１項に記載の半導体装置の製造方法であって、
前記検出工程は、前記ボイドの大きさを検出することを含み、
前記決定工程は、所定の大きさ以上の前記ボイドの位置に基づいて、前記接続位置を決定することを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を実装した半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体素子が固着される絶縁性基板を、複数の貫通溝が形成された第１の放熱板を介して、ろう材により第２の放熱板に接合し、当該ろう材の内部に発生する気泡（ボイド）の発生を抑制する技術が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２６６５２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の技術においては、大型の半導体素子を実装する際、ろう材内部のボイドの発生を完全に抑制することはできない。このため、当該半導体素子において、ボイドと対応する位置における放熱性が低下するので、当該位置に大電流が流れると半導体素子が高温になり、半導体装置の出力性能が低下する場合がある、という問題がある。
【０００５】
本発明が解決しようとする課題は、出力性能の低下を抑制することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、半導体素子の実装工程と、ろう材の内部に形成されたボイドを検出する検出工程と、当該検出工程で検出したボイドの位置に基づいてボンディングワイヤの接続位置を決定する決定工程と、を備えたことにより上記課題を解決する。
【発明の効果】
【０００７】
本発明によれば、半導体素子においてボイドと対応する位置にボンディングワイヤが接続されるのを防ぐことができる。これにより、当該位置に大電流が流れることによる半導体素子の温度上昇を抑え、半導体装置の出力低下を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】図１（Ａ）及び図１（Ｂ）は、本発明の第１実施形態における半導体装置の製造方法により製造される半導体装置を示す図であり、図１（Ａ）は半導体装置の平面図であり、図１（Ｂ）は図１（Ａ）のIB−IB線に沿った断面図である。
【図２】図２は、本発明の第１実施形態における半導体装置の製造方法を示すフローチャートである。
【図３】図３（Ａ）及び図３（Ｂ）は、本発明の第１実施形態における半導体装置の製造方法により製造される半導体装置の第１変形例を示す図であり、図３（Ａ）は半導体装置の平面図であり、図３（Ｂ）は図３（Ａ）のIIIB−IIIB線に沿った断面図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明の第１実施形態における半導体装置の製造方法により製造される半導体装置の第２変形例を示す図であり、図４（Ａ）は第１の接続パターンにおける半導体装置の平面図であり、図４（Ｂ）は第２の接続パターンにおける半導体装置の平面図である。
【図５】図５（Ａ）及び図５（Ｂ）は、本発明の第１実施形態における半導体装置の製造方法により製造される半導体装置の第３変形例を示す平面図であり、図５（Ａ）はボイドが検出されない場合の図であり、図５（Ｂ）はボイドが検出された場合の図である。
【図６】図６は本発明の第２実施形態における半導体装置の製造方法により製造される半導体装置を示す断面図であり、図１（Ａ）のIB−IB線に沿った断面図に相当する図である。
【図７】図７は、本発明の第２実施形態における半導体装置の製造方法を示すフローチャートである。
【図８】図８は本発明の半導体装置の製造方法により製造される半導体装置のその他の変形例を示す断面図であり、図１（Ａ）のIB−IB線に沿った断面図に相当する図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。
【００１０】
<<第１実施形態>>
図１（Ａ）及び図１（Ｂ）は、第１実施形態における半導体装置の製造方法により製造される半導体装置を示す平面図及び断面図であり、図２は第１実施形態における半導体装置の製造方法を示すフローチャートであり、図３（Ａ）〜図５（Ｂ）は、第１実施形態における半導体装置の製造方法により製造される半導体装置の第１〜第３変形例を示す図である。
【００１１】
本実施形態における半導体装置の製造方法によって製造される半導体装置１は、電動車両や産業機器のインバータ等に用いられ、図１（Ａ）及び図１（Ｂ）に示すように、基板１０と、当該基板１０の上面に設けられた実装電極１１及び配線電極１２と、実装電極１１上にろう材１３を介して設けられた半導体素子１４を備えており、配線電極１２と半導体素子１４は、アルミニウム等から構成されたボンディングワイヤ１５によって電気的に接続されている。
【００１２】
基板１０は、絶縁性及び耐熱性を有する材料から構成されている。この様な材料としては、Al2O3（酸化アルミニウム）や、Si3N4（窒化珪素）、AlN（窒化アルミニウム）、SiC（炭化珪素）等のセラミックス材料等を例示することができる。
【００１３】
実装電極１１は、銅等の導電性材料から構成され、半導体素子１４の実装位置における基板１０の主面１０１上に設けられている。配線電極１２も、銅等の導電性材料から構成されており、実装電極１１の近傍における基板１０の主面１０１上に設けられている。実装電極１１は、基板１０に設けられた配線パターン（不図示）と電気的に接続されており、配線電極１２も、当該基板１０に設けられた他の配線パターン（不図示）と電気的に接続されている。
【００１４】
ろう材１３は、Pb−Sn半田や、アルミニウム合金ろう、リン銅ろう、銀ろう、金ろう等から構成されており、当該ろう材１３を溶融させた後に冷却して硬化させることにより、半導体素子１４は実装電極１１上に実装されている。
【００１５】
半導体素子１４は、ＩＧＢＴ、ＭＯＳＦＥＴ等のパワー半導体素子から構成されており、上述したように、ろう材１３を介して実装電極１１上に実装されている。
【００１６】
半導体素子１４の上部には、アルミニウム等から形成されたエミッタ電極１４３Ａが設けられており、当該エミッタ電極１４３Ａの上面１４１は、ボンディングワイヤ１５の一方端部１５１が接続されている。なお、本実施形態におけるエミッタ電極１４３Ａの上面１４１が本発明の接続面の一例に相当する。
【００１７】
また、特に図示しないが、半導体素子１４の上部にはゲート電極が設けられており、当該ゲート電極はボンディングワイヤによって制御端子（何れも不図示）に接続されている。半導体素子１４の下面１４２側にはコレクタ電極（不図示）が設けられており、ろう材１３を介して実装電極１１と接続されている。
【００１８】
この場合において、図１（Ａ）に示すように、半導体素子１４のエミッタ電極１４３Ａの上面１４１には、ボンディングワイヤ１５における一方端部１５１の接続を行う目標位置（以下、接続位置Ｐ１〜Ｐ１０とも称する。）が予め設定されている。本実施形態においては、図中Ｘ方向に沿って一定距離Ｒ１を空けて隣り合う２つの接続位置同士（例えば、接続位置Ｐ１とＰ２や、接続位置Ｐ３とＰ４）が、図中Ｙ方向に沿って互い違いとなるように配置されている。図中Ｙ方向に沿って隣り合う２つの接続位置（例えば、接続位置Ｐ２とＰ６）の間の距離は、一定距離Ｒ２となっており、本実施形態においてこの距離Ｒ２は、上記の距離Ｒ１と等しくなっている（Ｒ２＝Ｒ１）。
【００１９】
そして、当該接続位置Ｐ１〜Ｐ１０のうち、ろう材１３の内部に形成されたボイド１３１（後述）と対応する位置に配置されている接続位置（本例において、接続位置Ｐ８）を除くすべての接続位置（接続位置Ｐ１〜Ｐ７、Ｐ９、Ｐ１０）は、ボンディングワイヤ１５とそれぞれ接続されている。なお、図１（Ａ）において、接続位置Ｐ１〜Ｐ６、Ｐ９、Ｐ１０に接続されたボンディングワイヤ１５についてはその図示を省略している。
【００２０】
以上のような半導体装置１を製造する際は、以下のような手順で製造を行う。
【００２１】
まず、図２に示すように、実装工程Ｓ０１として、実装電極１１及び配線電極１２が設けられた基板１０を用意する。次いで、予め接続位置Ｐ１〜Ｐ１０が設定された半導体素子１４を、ろう材１３を介して当該基板１０上に実装する。
【００２２】
この実装工程Ｓ０１において、半導体素子１４と実装電極１１との間に存在する空気や水分によって、溶融時のろう材１３の内部に気泡が発生し、そのまま当該ろう材１３が硬化することによりボイドが形成される場合がある。以下の説明では、図１（Ａ）及び図１（Ｂ）に示すように、当該実装工程Ｓ０１において１つのボイド１３１が形成された場合について述べる。
【００２３】
検出工程０２では、実装工程Ｓ０１においてろう材１３内にボイド１３１が形成された場合における当該ボイド１３１の発生個所、及び、発生した当該ボイド１３１の大きさの検出を行う。この検出方法としては、超音波探傷や透過Ｘ線等による方法を例示することができる。
【００２４】
本実施形態では、ボイドの検出精度向上の観点から、予め設定した所定の閾値以上の大きさのボイドについて検出を行っている。この場合における所定の閾値は、半導体素子１４における使用可能温度領域等から決定され、例えば、平面視において、半導体素子１４の接合面積（本例では下面１４２の面積）に対して３〜４％程度の面積として設定することができる。
【００２５】
次いで、決定工程Ｓ０３では、検出工程Ｓ０２における検出結果に基づいて、接続位置Ｐ１〜Ｐ１０の中から実際にボンディングワイヤ１５の一方端部１５１を接続する位置の決定を行う。
【００２６】
具体的には、まず、半導体素子１４におけるエミッタ電極１４３Ａの上面１４１に、当該上面１４１を区分けすることにより格子状に配置された複数の矩形状の仮想エリア（図１（Ａ）において、破線で描かれたエリア）を設定する。この複数の仮想エリアは、図１（Ａ）に示すように、設定した全ての仮想エリアによって、上述の接続位置Ｐ１〜Ｐ１０の全てを含むように配置されている。
【００２７】
なお、以下の説明においては、図１（Ａ）に示すように、エミッタ電極１４３Ａの上面１４１における図中のＸ方向に沿った仮想エリアに対して符号Ａ〜Ｅを付し、図中のＹ方向に沿った仮想エリアに対しては符号１〜５を付して、仮想エリアを特定し、表記することとする。例えば、接続位置Ｐ３に対応する仮想エリアは仮想エリアＢ２として表し、接続位置Ｐ５に対応する仮想エリアは仮想エリアＣ３として表す。
【００２８】
本実施形態では、図１（Ａ）に示すように、合計２５個の仮想エリアＡ１〜Ｅ５が上面１４１に設定されている。なお、本実施形態では、仮想エリアＡ１〜Ｅ５は全て矩形状を有しているが、特にこれに限定されない。例えば、当該仮想エリアの形状を、円形状や三角形状、ハニカム状としてもよい。また、エミッタ電極１４３Ａの上面１４１に設定する仮想エリアの数や、各仮想エリアの大きさも特に限定されない。
【００２９】
次いで、決定工程Ｓ０３として、検出工程Ｓ０２において、ろう材１３内にボイド１３１が検出された場合には、当該ボイド１３１に対応する仮想エリア（本例では、仮想エリアＤ４）を判別する。そして、判別した仮想エリアＤ４に位置する接続位置Ｐ８と配線電極１２とが、ボンディングワイヤ１５Ｌによって電気的に接続されるのを禁止する決定を行う。また、同時に、ボイド１３１が存在しない仮想エリアに位置する接続位置Ｐ１〜Ｐ７、Ｐ９、Ｐ１０と配線電極１２とが、ボンディングワイヤ１５によって電気的にそれぞれ接続される決定を行う。本実施形態における仮想エリアＤ４が本発明のボイド形成エリアの一例に相当する。
【００３０】
なお、この場合において、検出工程Ｓ０２において検出した１つのボイドが複数の仮想エリアに対応している場合には、当該ボイドが対応している全ての仮想エリアに位置する接続位置について、ボンディングワイヤ１５の接続を禁止する決定を行ってもよい。
【００３１】
次いで、接続工程Ｓ０４として、決定工程Ｓ０３においてボンディングワイヤ１５の接続が決定された接続位置Ｐ１〜Ｐ７、Ｐ９、Ｐ１０に対して、ボンディングワイヤ１５の接続を行う。
【００３２】
なお、本例では、検出工程Ｓ０２において、ろう材１３の内部に１つのボイド１３１のみが検出された場合について説明したが、複数のボイドが検出された場合においても、上記と同様の工程により半導体装置１を製造することができる。
【００３３】
次に、本実施形態における半導体装置１の製造方法の作用について説明する。
【００３４】
本実施形態における半導体装置１は、その製造工程における検出工程Ｓ０２において、ろう材１３内のボイドの位置及び大きさを検出する。そして、所定の大きさ以上のボイド（本例においてボイド１３１）が存在する場合には、決定工程Ｓ０３において、当該ボイド１３１と対応する位置の仮想エリアＤ４に位置する接続位置Ｐ８に対してボンディングワイヤ１５Ｌの接続を禁止する決定を行う。これにより、当該ボイド１３１と対応する位置において、半導体素子１４に大電流が流れて当該半導体素子１４の温度が過度に上昇するのを抑えることができる。このため、半導体装置１の出力性能低下を抑制することができる。また、これにより、当該半導体装置１の製造時における歩留まり性も向上する。
【００３５】
さらに、半導体装置１は、半導体素子１４全体に流れる電流量を低減させることなく、使用可能な限界温度（１５０℃等）以下で稼働させることができる。このため、半導体装置１を備えたインバータ等の出力向上を図ることができる。
【００３６】
なお、接続工程Ｓ０４において、ボイド１３１と対応する仮想エリアＤ４の接続位置Ｐ８への接続を禁止したボンディングワイヤ１５Ｌを、当該仮想エリアＤ４を除く他の仮想エリアに接続してもよい。例えば、図３（Ａ）及び図３（Ｂ）に示すように、仮想エリアＤ４の図中右側に隣接する仮想エリアＥ４上に、新たに接続位置Ｐ８Ｓを設定し、当該接続位置Ｐ８Ｓにボンディングワイヤ１５Ｌの一方端部１５１を接続してもよい。
【００３７】
この場合においても、半導体素子１４の過度な温度上昇を抑えることができるため、半導体装置１の出力低下をさらに抑制することができると共に、半導体装置１の製造時における歩留まり性を向上することができる。また、当該半導体装置１を備えたインバータ等の出力向上を図ることができる。
【００３８】
また、決定工程Ｓ０３において、接続位置Ｐ１〜Ｐ１０から構成される複数種の接続パターンの中から、ボイド１３１が形成された仮想エリアＤ４に含まれない接続位置Ｐ１〜Ｐ１０から構成される接続パターンを選択することとしてもよい。例えば、決定工程Ｓ０３において、接続位置Ｐ１〜Ｐ１０が図４（Ａ）に示すように配置された第１の接続パターンと、接続位置Ｐ１〜Ｐ１０が図４（Ｂ）に示すように配置された第２の接続パターンからなる２種の接続パターンの中から、ボイド１３１が形成された仮想エリアＤ４に含まれない接続位置Ｐ１〜Ｐ１０から構成される第２の接続パターンを選択する。次いで、その後の接続工程Ｓ０４において、当該第２の接続パターンに従ってボンディングワイヤ１５を接続位置Ｐ１〜Ｐ１０にそれぞれ接続してもよい。
【００３９】
この場合においても、半導体素子１４の過度な温度上昇を抑えることができるため、半導体装置１の出力低下をさらに抑制することができると共に、半導体装置１の製造時における歩留まり性を向上することができる。また、当該半導体装置１を備えたインバータ等の出力向上を図ることができる。
【００４０】
また、図５（Ａ）に示すように、半導体素子１４Ｂの上部に複数のエミッタ電極１４３Ｂが形成されている場合、決定工程Ｓ０３において設定する仮想エリアを、当該エミッタ電極１４３Ｂがそれぞれ占めるエリアとして設定してもよい。この場合には、例えば、仮想エリアＢ２に対応する位置におけるろう材１３にボイド１３１が形成されている場合、当該仮想エリアＢ２に対応するエミッタ電極１４３Ｂの上面１４１Ｂに設定された接続位置Ｐ４へのボンディングワイヤ１５の接続を禁止する（図５（Ｂ）参照）。なお、本例におけるエミッタ電極１４３Ｂが本発明の電極の一例に相当する。
【００４１】
この場合においては、各エミッタ電極１４３Ｂ同士の間における高い電気的絶縁性により、ボイド１３１と対応する位置において、半導体素子１４Ｂに大電流が流れるのをさらに抑えることができる。これにより、半導体素子１４Ｂの温度上昇を一層抑えることができ、半導体装置１の出力性能の低下をさらに抑制することができる。
【００４２】
<<第２実施形態>>
図６は第２実施形態における半導体装置の製造方法により製造される半導体装置を示す断面図であり、図７は第２実施形態における半導体装置の製造方法を示すフローチャートである。第２実施形態における半導体装置１Ｂの製造方法は、検出工程Ｓ０２の前に実装工程Ｓ０１Ｂが行われ、決定工程Ｓ０３の後に切断工程Ｓ０５が行われること以外は、上述した第１実施形態と同様であるので、第１実施形態と相違する部分についてのみ説明し、第１実施形態と同一の符号を付して説明を省略する。
【００４３】
本実施形態における半導体装置１Ｂの製造工程において、実装工程Ｓ０１Ｂでは、接続位置Ｐ１〜Ｐ１０（図１（Ａ）参照）の全ての接続位置にボンディングワイヤ１５の一方端部１５１をそれぞれ接続する。
【００４４】
次いで、検出工程Ｓ０２において、例えば、仮想エリアＤ４にボイド１３１が検出された場合は、決定工程Ｓ０３においては、当該仮想エリアＤ４に対応する接続位置Ｐ８がボンディングワイヤ１５によって配線電極１２と電気的に接続されるのを禁止する決定を行う。
【００４５】
当該決定を受けて、切断工程Ｓ０５では、図６に示すように、実装工程Ｓ０１Ｂにおいて接続位置Ｐ８に接続したボンディングワイヤ１５Ｍを切断する。これにより、接続位置Ｐ８に接合したボンディングワイヤ１５Ｍの一方端部１５１Ｍと、配線電極１２上に接合したボンディングワイヤ１５Ｍの他方端部１５２Ｍは分断され、当該接続位置Ｐ８と配線電極１２は電気的に絶縁される。
【００４６】
本実施形態においても、ボイド１３１と対応する位置において、半導体素子１４に大電流が流れるのを抑えることができる。これにより、半導体素子１４の温度が過度に上昇するのを抑えることができるため、半導体装置１Ｂの出力性能低下を抑制することができると共に、半導体装置１Ｂの製造時における歩留まり性を向上することができる。また、当該半導体装置１Ｂを備えたインバータ等の出力向上を図ることができる。
【００４７】
また、本実施形態では、実装工程Ｓ０１Ｂ〜決定工程Ｓ０３を経た後の切断工程Ｓ０５において、ボンディングワイヤ１５による半導体素子１４と配線電極１２との接続状態を調整することができる。このため、半導体装置１Ｂの製造時における工程設計の自由度を向上することができる。
【００４８】
なお、以上に説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【００４９】
例えば、図８に示す半導体装置１Ｃように、第１実施形態における接続工程Ｓ０４において、ボイド１３１に対応する仮想エリアＤ４に位置する接続位置Ｐ８に対してボンディングワイヤ１５Ｎの一方端部１５１Ｎを接続した後、当該ボンディングワイヤ１５Ｎの他方端部１５２Ｎを、配線電極１２への接続に代えて、他のボンディングワイヤ１５が接続されていない仮想エリア（本例では、仮想エリアＣ４）に接続することとしてもよい。
【００５０】
この場合においても、ボイド１３１と対応する位置において、半導体素子１４に大電流が流れるのを抑えることができる。これにより、半導体素子１４の温度が過度に上昇するのを抑えることができるため、半導体装置１Ｃの出力性能低下を抑制することができると共に、半導体装置１Ｃの製造時における歩留まり性を向上することができる。また、当該半導体装置１Ｃを備えたインバータ等の出力向上を図ることができる。
【符号の説明】
【００５１】
１、１Ｂ、１Ｃ・・・半導体装置
１０・・・基板
１３・・・ろう材
１３１・・・ボイド
１４、１４Ｂ・・・半導体素子
１４３Ａ、１４３Ｂ・・・エミッタ電極
１４１、１４１Ｂ・・・上面
Ｐ１〜Ｐ１０・・・接続位置
１５、１５Ｌ、１５Ｍ・・・ボンディングワイヤ
【図１】
2014241346.tif 000003
【図２】
2014241346.tif 000004
【図３】
2014241346.tif 000005
【図４】
2014241346.tif 000006
【図５】
2014241346.tif 000007
【図６】
2014241346.tif 000008
【図７】
2014241346.tif 000009
【図８】
2014241346.tif 000010