(57)【要約】【課題】  二つの電界生成電極を一つの基板上に形成した液晶表示装置の電源オフ後に基準電圧が印加される電界生成電極の基準電源を放電させ、基準電圧の変化が発生しないようにすることによって、画質低下が防止できる液晶表示装置を提供する。【解決手段】  本発明による液晶表示装置は、基板と、前記基板上に位置する第１電界生成電極及び第２電界生成電極と、前記基板上に位置し、前記第１電界生成電極及び前記第２電界生成電極のうちのいずれか一つに基準電圧を伝達する基準電圧線と、前記基準電圧線に接続された基準電圧印加部と、前記基準電圧線に接続された基準電圧放電部と、を有する。【選択図】    図１Ａ
2014203082.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置される第１電界生成電極及び第２電界生成電極と、
前記基板上に配置され、前記第１電界生成電極又は前記第２電界生成電極のいずれか一つに基準電圧を伝達する基準電圧線と、
前記基準電圧線に接続される基準電圧印加部と、
前記基準電圧線に接続される基準電圧放電部と、を有することを特徴とする液晶表示装置。
【請求項２】
前記基準電圧放電部は、前記基準電圧線と接地電圧の間に接続される放電スイッチング素子を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記放電スイッチング素子は、電界効果トランジスタであることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記基準電圧放電部は比較器と、
前記比較器に接続された増幅器と、をさらに有し、
前記放電スイッチング素子の制御端子は、前記増幅器の出力端子に接続されることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記基準電圧放電部は、前記比較器と前記増幅器の間に接続されたインバータをさらに有することを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記基準電圧放電部は、電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）内に集積されることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記基準電圧放電部は、放電抵抗をさらに有することを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記基準電圧放電部は、放電スイッチング素子をさらに有することを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記放電スイッチング素子は、電界効果トランジスタであることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記電源管理集積回路は、画素電圧放電用スイッチング素子をさらに有することを特徴とする請求項６に記載の液晶表示装置。
【請求項１１】
前記放電スイッチング素子は、バイポーラ接合トランジスタであることを特徴とする請求項２又は８に記載の液晶表示装置。
【請求項１２】
前記放電スイッチング素子のエミッタに前記基準電圧線が接続され、前記放電スイッチング素子のコレクタ（ｃｏｌｌｅｃｔｏｒ）に接地電圧が接続されたことを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記基準電圧放電部は、前記基準電圧線と接地電圧の間に接続される放電抵抗を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項１４】
前記放電抵抗の抵抗値は、約１３ｋΩ〜約１０００ｋΩであることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記第１電界生成電極又は前記第２電界生成電極の他の一つは薄膜トランジスタに接続され、
前記薄膜トランジスタに駆動電圧を印加する駆動電圧印加部に接続される画素電圧放電回路をさらに有することを特徴とする請求項１に記載の液晶表示装置。
【請求項１６】
前記第１電界生成電極と前記第２電界生成電極は、絶縁膜を挟んで重畳することを特徴とする請求項１に記載の液晶表示装置。
【請求項１７】
前記第１電界生成電極又は前記第２電界生成電極の少なくとも一つは、複数の枝電極を有することを特徴とする請求項１６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に画質低下が防止できる液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、現在最も幅広く使用されている平板表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）の一つであって、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
液晶表示装置は薄形化が容易であるという長所を有しているが、前面視認性に比べて側面視認性が落ちるという短所があるため、これを克服するための多様な方式の液晶配列及び駆動方法が開発されている。
【０００３】
このような広視野角を実現するための方法として、二つの電界生成電極を一つの基板に形成する液晶表示装置が注目を浴びている。
しかし、二つの電界生成電極を一つの基板に形成する液晶表示装置の場合、配向膜から流入した不純物（ｉｍｐｕｒｉｔｙ）が二つの電界生成電極のうちの上に位置した電界生成電極に吸着され、二つの電界生成電極の間に充電された電荷が液晶層などに完全に放電（ｄｉｓｃｈａｒｇｅ）されないようにする障壁となりうる。
【０００４】
したがって、液晶表示装置の電源がオフにされた後に、二つの電界生成電極のうちの各画素領域に区分されて形成されてデータ電圧が印加される電界生成電極の電源は放電され得るが、全体画素領域にわたって形成されて基準電圧（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ）が印加される残り一つの電界生成電極の電荷は、完全に放電（ｄｉｓｃｈａｒｇｅ）されないこともある。これによって、液晶表示装置の電源を再びオンにした時、基準電圧の値が変化する。
このように、基準電圧の値が変化すると、フリッカーなどの画質低下が発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、二つの電界生成電極を一つの基板上に形成した液晶表示装置の電源オフ後に基準電圧が印加される電界生成電極の基準電源を放電させ、基準電圧の変化が発生しないようにすることによって、画質低下が防止できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による液晶表示装置は、基板と、前記基板上に配置される第１電界生成電極及び第２電界生成電極と、前記基板上に配置され、前記第１電界生成電極又は前記第２電界生成電極のいずれか一つに基準電圧を伝達する基準電圧線と、前記基準電圧線に接続される基準電圧印加部と、前記基準電圧線に接続される基準電圧放電部とを有することを特徴とする。
【０００７】
前記基準電圧放電部は、前記基準電圧線と接地電圧の間に接続される放電スイッチング素子を有することが好ましい。
前記放電スイッチング素子は、電界効果トランジスタであることが好ましい。
前記基準電圧放電部は比較器と、前記比較器に接続された増幅器と、をさらに有し、前記放電スイッチング素子の制御端子は、前記増幅器の出力端子に接続されることが好ましい。
前記基準電圧放電部は、前記比較器と前記増幅器の間に接続されたインバータをさらに有することが好ましい。
前記基準電圧放電部は、電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）内に集積されることが好ましい。
前記基準電圧放電部は、放電抵抗をさらに有することが好ましい。
前記基準電圧放電部は、放電スイッチング素子をさらに有することが好ましい。
前記放電スイッチング素子は、電界効果トランジスタであることが好ましい。
【０００８】
前記電源管理集積回路は、画素電圧放電用スイッチング素子をさらに有することが好ましい。
前記放電スイッチング素子は、バイポーラ接合トランジスタであることが好ましい。
前記放電スイッチング素子のエミッタに前記基準電圧線が接続され、前記放電スイッチング素子のコレクタ（ｃｏｌｌｅｃｔｏｒ）に接地電圧が接続さることが好ましい。
前記基準電圧放電部は、前記基準電圧線と接地電圧の間に接続される放電抵抗を有することが好ましい。
前記放電抵抗の抵抗値は約１３ｋΩ〜約１０００ｋΩであることが好ましい。
前記第１電界生成電極又は前記第２電界生成電極の他の一つは薄膜トランジスタに接続され、前記薄膜トランジスタに駆動電圧を印加する駆動電圧印加部に接続される画素電圧放電回路をさらに有することが好ましい。
前記第１電界生成電極と前記第２電界生成電極は、絶縁膜を挟んで重畳することが好ましい。
前記第１電界生成電極又は前記第２電界生成電極の少なくとも一つは、複数の枝電極を含むことが好ましい。
【発明の効果】
【０００９】
本発明に係る液晶表示装置によれば、基準電圧印加部と基準電圧線の間に位置する基準電位放電部を含むことにより、液晶表示装置の電源オフ時に基準電位が放電され、液晶表示装置を再びオンにした時に、基準電圧値が変化しない。したがって、基準電圧値の変化によるフリッカーなどの画質低下を防止することができるという効果がある。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の実施形態による液晶表示装置の構成要素を示すブロック図である。
【図１Ｂ】本発明の他の実施形態による液晶表示装置の構成要素を示すブロック図である。
【図２】本発明の実施形態による液晶表示装置の配置を示す図である。
【図３】図２の液晶表示装置のＩＩＩ−ＩＩＩ線による断面図である。
【図４】本発明の実施形態による液晶表示装置の基準電圧放電部の一例を示す図である。
【図５】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図６】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図７】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図８】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図９】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図１０】本発明の実施形態による液晶表示装置の基準電圧放電部の一例を示す図である。
【図１１】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図１２】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図１３】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図１４】本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【図１５】本発明の一実験例による液晶表示装置のフリッカー結果を示すグラフである。
【発明を実施するための形態】
【００１１】
次に、本発明に係る液晶表示装置を実施するための形態の具体例を図面を参照しながら説明する。
【００１２】
しかし、本発明には様々な実施形態があり得て、ここで説明する実施形態に限らない。
図面では、複数の層及び領域を明確に表現するために厚さを拡大して示した。明細書全体に亘って類似の部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるというとき、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“直上”にあるというときは中間に他の部分がないことを意味する。
【００１３】
まず、図１Ａを参照して、本発明の一実施形態による液晶表示装置について説明する。図１Ａは本発明の実施形態による液晶表示装置の構成要素を示すブロック図である。
図１Ａを参照すれば、本発明の一実施形態による液晶表示装置は液晶表示板組立体（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐａｎｅｌ  ａｓｓｅｍｂｌｙ）３００、ゲート駆動部（ｇａｔｅ  ｄｒｉｖｅｒ）４００、データ駆動部（ｄａｔａ  ｄｒｉｖｅｒ）５００、信号制御部（ｓｉｇｎａｌ  ｃｏｎｔｒｏｌｌｅｒ）６００、電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）７００、基準電圧印加部（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ  ｓｕｐｐｌｙ）８００、及び基準電圧放電部（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ  ｄｉｓｃｈａｒｇｅｒ）９００を含む。
【００１４】
図１Ａを参照すれば、液晶表示板組立体３００は等価回路で見る時、複数の信号線（ｓｉｇｎａｌ  ｌｉｎｅ）Ｇ１−Ｇｎ、Ｄ１−Ｄｍ、ＣＬとこれに接続されておりほぼ行列形態に配列された複数の画素（ｐｉｘｅｌ）ＰＸを含む。
信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ、ＣＬ）は、ゲート信号（“走査信号”とも言う）を伝達する複数のゲート線（Ｇ１−Ｇｎ）、データ電圧を伝達する複数のデータ線（Ｄ１−Ｄｍ）、基準電圧を伝達する基準電圧線ＣＬを含む。
ゲート線（Ｇ１−Ｇｎ）はほぼ行方向に延長されて互いがほとんど平行であり、データ線（Ｄ１−Ｄｍ）はほぼ列方向に延長されて互いがほとんど平行である。
基準電圧線ＣＬはゲート線（Ｇ１−Ｇｎ）と平行に延長された部分を含む。しかし、図面に示したものとは異なり、基準電圧線ＣＬはデータ線（Ｄ１−Ｄｍ）と平行に延長された部分を含むこともできる。基準電圧線ＣＬは表示領域を囲むように形成された接続部分を含む。
表示領域を囲んでいる基準電圧線ＣＬの接続部分は、基準電圧印加部８００と接続される。
【００１５】
基準電圧印加部８００は電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）７００に接続される。
基準電圧印加部８００と基準電圧線ＣＬの間には基準電圧放電部９００が接続される。
ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ１−Ｇｎ）と接続され、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの組み合わせからなるゲート信号をゲート線（Ｇ１−Ｇｎ）に印加する。
【００１６】
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ１−Ｄｍ）と接続されており、階調電圧生成部（図示せず）からの階調電圧を選択し、これをデータ電圧としてデータ線（Ｄ１−Ｄｍ）に印加する。
しかし、階調電圧生成部が階調電圧を全て提供するのではなく、限定された数の基準階調電圧のみを提供する場合に、データ駆動部５００は基準階調電圧を分圧して所望のデータ電圧を生成する。
【００１７】
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。
電源管理集積回路７００は、基準電圧印加部８００にアナログ電源ＡＶＤＤを伝達し、基準電圧印加部８００は、電源管理集積回路７００から供給されたアナログ電源を電圧分配して、基準電圧Ｖｃｏｍとして、基準電圧線ＣＬに伝達する。
基準電圧印加部８００から基準電圧線ＣＬに供給される電圧を基準電圧Ｖｃｏｍという。
基準電圧線ＣＬは全て接続され、基準電圧線ＣＬでの基準電圧Ｖｃｏｍの大きさは互いに同一でなければならない。しかし、基準電圧線ＣＬ自体の抵抗による電圧降下効果によって、基準電圧線ＣＬの位置により基準電圧Ｖｃｏｍの大きさが異なり得る。
基準電圧放電部９００は、基準電圧印加部８００と基準電圧線ＣＬの間に接続され、基準電圧印加部８００の電源がオフされた場合、基準電圧線ＣＬに充電されている電位を放電する。
【００１８】
このような駆動装置（４００、５００、６００、７００、８００、９００）それぞれは、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００の上に直接実装されるか、可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（図示せず）の上に搭載されＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に実装されるか、別の印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）（図示せず）の上に実装されてもよい。
【００１９】
これとは異なり、これら駆動装置（４００、５００、６００、７００、８００、９００）が信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）及び薄膜トランジスタスイッチング素子Ｑなどと共に液晶表示板組立体３００に集積されてもよい。また、駆動装置（４００、５００、６００、７００、８００、９００）は単一チップで集積されてもよく、この場合、これらのうちの少なくとも一つ又はこれらをなす少なくとも一つの回路素子が単一チップの外付けとしても良い。
【００２０】
以下、図１Ｂを参照して、本発明の他の一実施形態による液晶表示装置について説明する。
図１Ｂは本発明の他の実施形態による液晶表示装置の構成要素を示すブロック図である。
図１Ｂを参照すると、本発明の他の実施形態による液晶表示装置は図１Ａに示した実施形態による液晶表示装置と類似している。
【００２１】
本実施形態による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐａｎｅｌ  ａｓｓｅｍｂｌｙ）３００、ゲート駆動部（ｇａｔｅ  ｄｒｉｖｅｒ）４００、データ駆動部（ｄａｔａ  ｄｒｉｖｅｒ）５００、信号制御部（ｓｉｇｎａｌ  ｃｏｎｔｒｏｌｌｅｒ）６００、電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）７００、基準電圧印加部（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ  ｓｕｐｐｌｙ）８００、及び基準電圧放電部（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ  ｄｉｓｃｈａｒｇｅｒ）９００を含む。
【００２２】
図１Ｂを参照すれば、液晶表示板組立体３００は等価回路で見る時、複数の信号線（ｓｉｇｎａｌ  ｌｉｎｅ）Ｇ１−Ｇｎ、Ｄ１−Ｄｍ、ＣＬとこれに接続されておりほぼ行列形態に配列された複数の画素（ｐｉｘｅｌ）ＰＸを含む。
信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ、ＣＬ）は、ゲート信号を伝達する複数のゲート線（Ｇ１−Ｇｎ）、データ電圧を伝達する複数のデータ線（Ｄ１−Ｄｍ）、基準電圧を伝達する基準電圧線ＣＬを含む。
基準電圧線ＣＬはゲート線（Ｇ１−Ｇｎ）と平行に延長された部分を含む。しかし、図面に示したものとは異なり、基準電圧線ＣＬはデータ線（Ｄ１−Ｄｍ）と平行に延長された部分を含むこともできる。基準電圧線ＣＬは表示領域を囲むように形成された接続部分を含む。
表示領域を囲んでいる基準電圧線ＣＬの連結部分は基準電圧印加部８００と接続される。
【００２３】
基準電圧印加部８００は、電源管理集積回路（ＰＭＩＣ：Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ）７００に接続される。
電源管理集積回路７００内には基準電圧放電部９００が形成されている。
ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ１−Ｇｎ）と接続され、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの組み合わせからなるゲート信号をゲート線（Ｇ１−Ｇｎ）に印加する。
【００２４】
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ１−Ｄｍ）と接続されており、階調電圧生成部（図示せず）からの階調電圧を選択し、これをデータ電圧としてデータ線（Ｄ１−Ｄｍ）に印加する。
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。
電源管理集積回路７００は、基準電圧印加部８００にアナログ電源ＡＶＤＤを伝達し、基準電圧印加部８００は、電源管理集積回路７００から供給されたアナログ電源を電圧分配して、基準電圧Ｖｃｏｍとして、基準電圧線ＣＬに伝達する。
基準電圧印加部８００から基準電圧線ＣＬに供給される電圧を基準電圧Ｖｃｏｍという。
【００２５】
基準電圧線ＣＬは全て接続され、基準電圧線ＣＬでの基準電圧Ｖｃｏｍの大きさは互いに同一でなければならない。しかし、基準電圧線ＣＬ自体の抵抗による電圧降下効果によって、基準電圧線ＣＬの位置によって基準電圧Ｖｃｏｍの大きさが異なり得る。
基準電圧放電部９００は、電源管理集積回路７００内に形成されており、基準電圧印加部８００の電源がオフされた場合、基準電圧線ＣＬに充電されている電位を放電する。
図１Ａ及び図１Ｂに示した実施形態による液晶表示装置によれば、基準電圧印加部８００と基準電圧線ＣＬが一地点（ｐｏｉｎｔ）で接続されると示したが、本発明の他の実施形態による液晶表示装置の場合、基準電圧線ＣＬの形態及び配置は変更でき、基準電圧線ＣＬの形態及び配置によって、基準電圧線ＣＬと基準電圧印加部８００が接続される接続部は複数個であり得る。
この時、基準電圧線ＣＬと基準電圧印加部８００が互いに接続される複数の接続部に印加される基準電圧Ｖｃｏｍの大きさは、互いに同一であっても良く、互いに異なってもよい。
【００２６】
以下、図２及び図３を参照して、本発明の一実施形態による液晶表示装置の一つの画素の一例を説明する。
図２は本発明の一実施形態による液晶表示装置の配置図であり、図３は図２の液晶表示装置のＩＩＩ−ＩＩＩ線による断面図である。
図２及び図３を参照すれば、本発明の一実施形態による液晶表示装置は、互いに対向する下部表示板１００及び上部表示板２００と、その間に注入されている液晶層３を含む。
【００２７】
まず、下部表示板１００について説明する。
透明なガラス又はプラスチックなどからなる絶縁基板１１０の上にゲート線１２１及び基準電圧線１３１を含むゲート導電体が形成されている。
基準電圧線１３１は一定の基準電圧を伝達し、後述する第２電界生成電極２７０との接続のための拡張部１３５を含む。基準電圧線１３１は後述する第２電界生成電極２７０と接続され第２電界生成電極２７０に基準電圧を伝達する。
基準電圧線１３１はゲート線１２１と平行であり、ゲート線１２１と同一物質からなり得る。
本発明の他の実施形態による液晶表示装置の場合、基準電圧線１３１は後述するデータ線１７１と平行に延長され、ゲート線１２１と垂直をなす方向に延長されてもよい。この時、データ線１７１が屈曲部を有する場合、基準電圧線１３１もデータ線１７１とほとんど平行に延長されて屈曲部を有し、この場合、ゲート線１２１と垂直をなす方向に延長されなくてもよい。
【００２８】
ゲート導電体（１２１、１３１）の上には、窒化ケイ素（ＳｉＮｘ）又は酸化ケイ素（ＳｉＯｘ）などからなるゲート絶縁膜１４０が形成される。ゲート絶縁膜１４０は物理的性質が異なる少なくとも二つの絶縁層を含む多層膜構造を有する。
ゲート絶縁膜１４０の上には非晶質シリコン又は多結晶シリコンなどで作られた半導体１５４が形成される。半導体１５４はゲート電極１２４と少なくとも一部重畳する。
【００２９】
半導体１５４の上にはオーミックコンタクト層（１６３、１６５）が形成される。
オーミックコンタクト層（１６３、１６５）はリン（ｐｈｏｓｐｈｏｒｕｓ）などのｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質で形成されるかシリサイド（ｓｉｌｉｃｉｄｅ）で形成される。オーミックコンタクト層（１６３、１６５）は対をなし半導体１５４の上に配置される。
半導体１５４は酸化物半導体を含むことができ、半導体１５４が酸化物半導体を含む場合、オーミックコンタクト層（１６３、１６５）は省略することができる。
【００３０】
オーミックコンタクト層（１６３、１６５）及びゲート絶縁膜１４０の上にはソース電極１７３を含むデータ線１７１とドレイン電極１７５を含むデータ導電体が形成される。
データ線１７１はデータ信号を伝達し、主に縦方向に延長されてゲート線１２１及び基準電圧線１３１と交差する。データ線１７１はゲート線１２１と共に画素領域を形成する。この時、データ線１７１は、液晶表示装置の最大透過率を得るために屈曲された形状を有する第１屈曲部を有し、屈曲部は画素領域の中間領域で互いに接してＶ字形態をなす。画素領域の中間領域には第１屈曲部と所定の角度をなすように屈曲された第２屈曲部をさらに含んでもよい。
データ線１７１の第１屈曲部と、画素領域の中間領域に配置され、第１屈曲部と約７°〜約１５°程度をなすようにさらに屈曲された第２屈曲部を含んでもよい。
ソース電極１７３はデータ線１７１の一部であり、データ線１７１と同一線上に配置される。ドレイン電極１７５はソース電極１７３と平行に延長されるように形成される。したがって、ドレイン電極１７５はデータ線１７１の一部と平行である。
【００３１】
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）はソース電極１７３とドレイン電極１７５の間の半導体１５４に形成される。
図面に示した実施形態とは異なり、本発明の他の実施形態による液晶表示装置の場合、半導体１５４、オーミックコンタクト層（１６３、１６５）、そしてデータ線１７１及びドレイン電極１７５は、薄膜トランジスタのチャネル部を除いて、ほとんど同じ平面形状を有し得る。この場合、一つの露光マスクを用いて一つのフォトリソグラフィ工程によって形成することができる。
【００３２】
ドレイン電極１７５の一部及びゲート絶縁膜１４０の上には第１電界生成電極１９１が形成される。
第１電界生成電極１９１は、データ線１７１の第１屈曲部及び第２屈曲部とほとんど平行な一対の屈曲辺（ｃｕｒｖｅｄ  ｅｄｇｅ）を有する。
第１電界生成電極１９１は、ドレイン電極１７５の一部を覆っていて、その上に配置されてドレイン電極１７５と物理的電気的に直接接続される。
第１電界生成電極１９１は、多結晶、単結晶又は非晶質のＩＴＯ（Ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、又はＩＺＯ（Ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）などの透明な導電物質で形成される。
【００３３】
データ導電体（１７１、１７５）及び露出された半導体１５４、そして第１電界生成電極１９１の上には保護膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１８０が形成される。
保護膜１８０は窒化ケイ素と酸化ケイ素などの無機絶縁物で形成される。しかし、保護膜１８０は有機絶縁物で形成することもでき、表面が平坦であってもよい。
有機絶縁物の場合、感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有し、その誘電率（ｄｉｅｌｅｃｔｒｉｃ  ｃｏｎｓｔａｎｔ）は約４．０以下であり得る。
保護膜１８０はまた、有機膜の優れた絶縁特性を生かしながらも露出された半導体１５４部分に傷が付かないように、下部無機膜と上部有機膜の二重膜構造を有することもできる。
【００３４】
保護膜１８０にはデータ線１７１の端部分を露出するコンタクトホール（ｃｏｎｔａｃｔ  ｈｏｌｅ）（図示せず）が形成され、保護膜１８０及びゲート絶縁膜１４０には基準電圧線１３１の拡張部１３５を露出するコンタクトホール１８３及びゲート線１２１の端部分を露出するコンタクトホール（図示せず）が形成される。
保護膜１８０の上には第２電界生成電極２７０が形成される。
第２電界生成電極２７０は、第１電界生成電極１９１と重畳し、複数の枝電極２７１と複数の枝電極２７１を接続する横連結部２７２、及び横連結部２７２を接続する縦連結部２７３を有する。第２電界生成電極２７０は多結晶、単結晶又は非晶質のＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、又はＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）などの透明な導電物質で形成される。隣接した画素に配置される第２電界生成電極２７０は互いに接続される。
【００３５】
第２電界生成電極２７０の枝電極２７１は、データ線１７１の第１屈曲部と第２屈曲部とそれぞれ平行な第１部分２７１ａ（図中Ａ参照）と第２部分２７１ｂ（図中Ａ’参照）を有する。第２部分２７１ｂは第１部分２７１ａと約７°〜約１５°をなすようにさらに屈曲され得る。
第２電界生成電極２７０の横連結部２７２は、ゲート線１２１とほとんど平行であり、枝電極２７１を上と下で互いに接続する。
画素領域の下部に配置されている第２電界生成電極２７０の横連結部２７２は、薄膜トランジスタをなすゲート電極１２４、半導体１５４、ソース電極１７３をなすデータ線１７１及びドレイン電極１７５、そして基準電圧線１３１のうちの一部を露出する第１開口部２７４を有する。
【００３６】
第２電界生成電極２７０の横連結部２７２は、基準電圧線１３１の拡張部１３５に向かって延長された基準電極拡張部２７５を有する。隣接する画素に配置された第２電界生成電極２７０は互いに接続される。
第２電界生成電極２７０の枝電極２７１は、第２電界生成電極２７０の横連結部２７２と接続される部分に一定の角度で屈曲された第３部分２７１ｃ（図中Ａ”参照）をさらに含み、第３部分２７１ｃは第１部分２７１ａと約７°〜約１５°をなすようにさらに屈曲され得る。
つまり、第２電界生成電極２７０の枝電極２７１の第１部分２７１ａが横連結部２７２となす鋭角の角度は、第２部分２７１ｂが横連結部２７２となす鋭角の角度又は第３部分２７１ｃが横連結部２７２となす鋭角の角度より約７°〜約１５°程度さらに大きい。
【００３７】
このように、第２電界生成電極２７０の枝電極２７１を第１部分２７１ａ、第２部分２７１ｂ、第３部分２７１ｃに区分して形成することによって、画素領域の中央部と縁部分の電界生成方向を変化させることができる。
一般に、枝電極２７１の端部は電界の方向が枝電極２７１の中央部と異なるため、液晶層３に電界が印加される時、液晶の回転方向が不規則になって、テクスチャが発生することがある。
【００３８】
しかし本発明の実施形態による液晶表示装置は、枝電極２７１の第１部分２７１ａの端に配置されて、第１部分２７１ａよりさらに大きい角度で屈曲された第２部分２７１ｂ及び第３部分２７１ｃを含むことによって、液晶層３に印加される電界の方向を変化させて、液晶層３の液晶分子が一定の方向に回転するようにすることができる。
また、第１部分２７１ａよりさらに大きい角度で屈曲されている第２部分２７１ｂ及び第３部分２７１ｃを含むことによって、液晶分子３１の回転時、回転方向を決定することができる。
【００３９】
したがって、画素領域の中央部又は上下境界部での液晶分子３１の不規則な回転によるテクスチャを防止することができる。また、第２電界生成電極２７０の枝電極２７１を第１部分２７１ａ、第２部分２７１ｂ、第３部分２７１ｃに区分して形成することによって、液晶分子３１の回転角度を互いに異なるように設定することができるので、液晶表示装置の視野角を高め、色トーンを補償することもできる。
また、枝電極２７１の中央部分である第２部分２７１ｂと枝電極２７１の端部分である第３部分２７１ｃに外部から圧力などが加えられた時、外部圧力によって不規則になった液晶分子の位置が枝電極２７１の第１部分２７１ａに拡散していくのを防止することができる。
【００４０】
具体的に、中央部分である第２部分２７１ｂと端部分である第３部分２７１ｃで発生する液晶分子の不規則な挙動は、大きい角度をなして屈曲された枝電極２７１の第１部分２７１ａとの境界部に移動しなくなる。したがって、外部圧力などによるブルージング（ｂｒｕｉｓｉｎｇ）現象を防止することができる。
第２電界生成電極２７０の縦連結部２７３は、隣接する二つの画素の間に配置されたデータ線１７１の上に延長されており、データ線１７１の一部の上に配置された第１開口部２７４を有する。
第２電界生成電極２７０の基準電極拡張部２７５は、保護膜１８０及びゲート絶縁膜１４０に形成されたコンタクトホール１８３を通じて基準電圧線１３１と物理的電気的に接続される。
図示してはいないが、第２電界生成電極２７０及び保護膜１８０の上には配向膜（ａｌｉｇｎｍｅｎｔ  ｌａｙｅｒ）が塗布され、配向膜は水平配向膜であり得、一定の方向にラビングされる。
【００４１】
以下、上部表示板２００について説明する。
透明なガラス又はプラスチックなどで形成された絶縁基板２１０の上に遮光部材（ｌｉｇｈｔ  ｂｌｏｃｋｉｎｇ  ｍｅｍｂｅｒ）２２０が形成される。遮光部材２２０はブラックマトリックス（ｂｌａｃｋｍａｔｒｉｘ）とも言い、光漏れを防ぐ。
基板２１０の上にはまた、複数のカラーフィルタ２３０が形成される。カラーフィルタ２３０は遮光部材２２０で囲まれた領域内に大部分存在し、第１電界生成電極１９１列に沿って縦方向に長く延長される。各カラーフィルタ２３０は赤色、緑色及び青色の三原色など基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの一つを表示することができる。
【００４２】
カラーフィルタ２３０及び遮光部材２２０の上にはオーバーコート（ｏｖｅｒｃｏａｔ）２５０が形成される。オーバーコート２５０は（有機）絶縁物で形成され、カラーフィルタ２３０の露出を防止し平坦面を提供する。オーバーコート２５０は省略することもできる。
しかし、本発明の他の一実施形態による液晶表示装置は、カラーフィルタ２３０と遮光部材２２０のうちの少なくとも一つは上部表示板２００ではなく下部表示板１００の上に形成する。
【００４３】
液晶層３は、正の誘電率異方性を有するネマチック（ｎｅｍａｔｉｃ）液晶物質を含む。液晶層３の液晶分子は、その長軸方向が表示板（１００、２００）に平行に配列されており、その方向が下部表示板１００の配向膜のラビング方向から上部表示板２００に至るまで螺旋状に９０°捩れた構造を有する。
第１電界生成電極１９１は、ドレイン電極１７５からデータ電圧の印加を受け、第２電界生成電極２７０は、基準電圧線１３１から一定の大きさの基準電圧の印加を受ける。
第２電界生成電極２７０は互いに接続されて、表示領域外部に配置されている基準電圧印加部から基準電圧の印加を受けるが、表示領域内で電圧降下などを防止するために、基準電圧線１３１から同一な大きさの基準電圧の印加を受ける。
【００４４】
データ電圧が印加された第１電界生成電極１９１は、基準電圧の印加を受ける第２電界生成電極２７０と共に電界を生成することによって、二つの電極（１９１、２７０）の上に位置する液晶層３の液晶分子は電界の方向と平行な方向に回転する。
このように決められた液晶分子の回転方向によって液晶層３を通過する光の偏光が変わる。
前述した実施形態は互いに重畳する二つの電界生成電極、つまり、第１電界生成電極と第２電界生成電極が絶縁膜を挟んで重畳し、二つの電界生成電極のうちのいずれか一つは板型であり残り一つは枝部を有すると説明したが、本発明はこれに限定せず、一つの表示板に二つの電界生成電極を有する他の全ての形態の薄膜トランジスタ表示板に適用可能である。
【００４５】
以下、再び図１を参照して、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は、外部のグラフィック制御器（図示せず）から入力映像信号Ｒ、Ｇ、Ｂ及びその表示を制御する入力制御信号を受信する。
入力映像信号Ｒ、Ｇ、Ｂは各画素ＰＸの輝度（ｌｕｍｉｎａｎｃｅ）情報を含んでおり、輝度は定められた数、例えば、１０２４（＝２１０）、２５６（＝２８）又は６４（＝２６）個の階調（ｇｒａｙ）を有している。
入力制御信号の例としては、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロック信号ＭＣＬＫ、データイネーブル信号ＤＥなどがある。
【００４６】
信号制御部６００は、入力映像信号Ｒ、Ｇ、Ｂと入力制御信号に基づいて入力映像信号Ｒ、Ｇ、Ｂを液晶表示板組立体３００の動作条件に合うように適切に処理してゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に送信し、データ制御信号ＣＯＮＴ２と処理した映像信号ＤＡＴをデータ駆動部５００に送信する。
ゲート制御信号ＣＯＮＴ１は、走査開始を指示する走査開始信号ＳＴＶとゲートオン電圧Ｖｏｎの出力周期を制御する少なくとも一つのクロック信号を含む。ゲート制御信号ＣＯＮＴ１はまた、ゲートオン電圧Ｖｏｎの持続時間を限定する出力イネーブル信号ＯＥをさらに含む。
【００４７】
データ制御信号ＣＯＮＴ２は、一行の画素ＰＸに対するデジタル映像信号ＤＡＴの伝送開始を知らせる水平同期開始信号ＳＴＨと、データ線（Ｄ１−Ｄｍ）にアナログデータ電圧を印加するようにするロード信号ＬＯＡＤ及びデータクロック信号ＨＣＬＫを含む。
データ制御信号ＣＯＮＴ２はまた、基準電圧Ｖｃｏｍに対するデータ電圧の極性（以下、“基準電圧に対するデータ電圧の極性”を約して“データ電圧の極性”という）を反転させる反転信号ＲＶＳをさらに含む。
信号制御部６００からのデータ制御信号ＣＯＮＴ２によって、データ駆動部５００は一行の画素ＰＸに対するデジタル映像信号ＤＡＴを受信し、各デジタル映像信号ＤＡＴに対応する階調電圧を選択することによって、デジタル映像信号ＤＡＴをアナログデータ電圧に変換した後、これを該当データ線（Ｄ１−Ｄｍ）に印加する。
【００４８】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号ＣＯＮＴ１によってゲートオン電圧Ｖｏｎをゲート線（Ｇ１−Ｇｎ）に印加して、このゲート線（Ｇ１−Ｇｎ）に接続されたスイッチング素子Ｑをターンオンさせる。そうすると、データ線（Ｄ１−Ｄｍ）に印加されたデータ電圧がターンオンされたスイッチング素子Ｑを通じて該当画素ＰＸに印加される。
画素ＰＸに印加されたデータ電圧と基準電圧Ｖｃｏｍとの差は液晶キャパシタＣｌｃの充電電圧、つまり、画素電圧として示される。液晶分子は画素電圧の大きさによってその配列を異にし、これにより液晶層３を通過する光の偏光が変化する。
このような偏光の変化は偏光子によって光の透過率変化として示され、これによって画素ＰＸは映像信号ＤＡＴの階調が示す輝度を表示する。
【００４９】
１水平周期［“１Ｈ”とも書き、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同一］を単位としてこのような過程を繰り返すことによって、全てのゲート線（Ｇ１−Ｇｎ）に対して順次にゲートオン電圧Ｖｏｎを印加し、全ての画素ＰＸにデータ電圧を印加して１フレーム（ｆｒａｍｅ）の映像を表示する。
１フレームが終わると次のフレームが始まり、各画素ＰＸに印加されるデータ電圧の極性が直前フレームでの極性と反対になるようにデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（“フレーム反転”）。
この時、１フレーム内でも反転信号（ＲＶＳ）の特性によって１データ線を通じて流れるデータ電圧の極性が周期的に変わるか（例：行反転、点反転）、１画素行に印加されるデータ電圧の極性も互いに異なり得る（例：列反転、点反転）。
【００５０】
一方、所望の画像を表示した後に、液晶表示装置の電源がオフされると、液晶表示板組立体３００に印加される電圧は全て遮断される。
基準電圧印加部８００の電源がオフされると、基準電圧放電部９００は基準電圧線ＣＬに充電されている電位を放電する。
このように、本発明の実施形態による液晶表示装置は基準電圧印加部８００の電源がオフされる場合、基準電圧放電部９００を通じて基準電圧線ＣＬに充電されている電位を放電することによって、液晶表示装置の電源が再びオンにされた場合、基準電圧線ＣＬに伝達される基準電圧値は変化しなくなる。したがって、基準電圧値の変化によるフリッカーなどの画質低下を防止することができる。
【００５１】
図示してはいないが、本発明の他の一実施形態による液晶表示装置は画素ＰＸに印加された駆動電圧印加部に接続されている画素電圧放電部をさらに含んでもよい。
【００５２】
以下、図４乃至図９を参照して、本発明の実施形態による液晶表示装置の基準電圧放電部９００について説明する。
図４は本発明の実施形態による液晶表示装置の基準電圧放電部の一例を示す図であり、図５は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図であり、図６は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図であり、図７は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図であり、図８は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図であり、図９は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【００５３】
まず、図４を参照すれば、本発明の実施形態による液晶表示装置の基準電圧放電部９００は、第１比較器４１０、第１増幅器４２０、及び第１放電スイッチング素子４３０を有する。
第１放電スイッチング素子４３０は、Ｐ型電界効果トランジスタ（ｐ−ｔｙｐｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり得る。
第１比較器４１０で入力電圧ＶＩＮと比較電圧ＶＲＥＦを比較して、入力電圧ＶＩＮがオフ値を有し、比較入力電圧ＶＩＮが比較電圧ＶＲＥＦより小さい場合、ハイ電圧が出力される。
【００５４】
出力されたハイ電圧は、第１増幅器４２０で増幅されて第１放電スイッチング素子４３０に伝達される。ハイ電圧が第１放電スイッチング素子４３０に伝達されると、第１放電スイッチング素子４３０がターン−オン状態になり、基準電圧Ｖｃｏｍは接地電圧ＧＮＤの電位を有する。
これによって、基準電圧線ＣＬに充電された電位を接地電圧ＧＮＤの値に放電する。
【００５５】
図５を参照すれば、本発明の実施形態による液晶表示装置の基準電圧放電部９００は、第２比較器５１０、インバータ５２０、第２増幅器５３０、及び第２放電スイッチング素子５４０を有する。
第２放電スイッチング素子５４０は、Ｎ型電界効果トランジスタ（ｎ−ｔｙｐｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり得る。
第２比較器５１０で入力電圧ＶＩＮと比較電圧ＶＲＥＦを比較して、入力電圧ＶＩＮがオフ値を有し、比較入力電圧ＶＩＮが比較電圧ＶＲＥＦより小さい場合、ロー電圧が出力される。
【００５６】
出力されたロー電圧は、インバータ５２０でハイ電圧に変換されて出力され、出力されたハイ電圧は第２増幅器５３０で増幅されて第２放電スイッチング素子５４０に伝達される。ハイ電圧が第２放電スイッチング素子５４０に伝達されると、第２放電スイッチング素子５４０がターン−オン状態になり、基準電圧Ｖｃｏｍは接地電圧ＧＮＤの電位を有する。
これによって、基準電圧線ＣＬに充電された電位を接地電圧ＧＮＤの値に放電する。
【００５７】
図６を参照すれば、本実施形態による基準電圧放電部９００は、電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）内に集積される。
電源管理集積回路内には基準電圧放電用ブロック６１０と画素電圧放電用ブロック６２０が含まれる。
基準電圧放電用ブロック６１０と画素電圧放電用ブロック６２０には電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの放電スイッチング素子が含まれる。
これによって、電源がオフされて入力電圧ＶＩＮが一定の値以下になれば、基準電圧Ｖｃｏｍはオフ電圧Ｖｓｓ１と瞬間的に短絡（ｓｈｏｒｔ）された後に接地電圧ＧＮＤに放電され、ゲートオン電圧Ｖｏｎはオフ電圧Ｖｓｓ１と短絡される。
したがって、基準電圧線ＣＬに充電された電位は接地電圧ＧＮＤの値に放電され、これと同時に、画素電圧もオフ電圧に放電される。
【００５８】
図７を参照すれば、本実施形態による基準電圧放電部９００は、電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）内に集積される。
図７の基準電圧放電部９００は、図６に示した例と同様に電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの放電スイッチング素子を含む基準電圧放電部７１０を含む。
基準電圧放電部７１０内の放電スイッチング素子を用いて、電源がオフされて入力電圧ＶＩＮが一定の値以下になれば、基準電圧Ｖｃｏｍはオフ電圧Ｖｓｓ１と瞬間的に短絡（ｓｈｏｒｔ）された後に接地電圧ＧＮＤに放電されて、基準電圧線ＣＬに充電された電位を接地電圧ＧＮＤの値に放電する。
【００５９】
図８を参照すれば、本実施形態による基準電圧放電部９００は基準電圧Ｖｃｏｍと接地電圧ＧＮＤの間に接続される放電抵抗を含む。
基準電圧印加部８００の電源がオン（ｏｎ）されて基準電圧Ｖｃｏｍが印加される場合、放電抵抗の値が大きいため、微細な量の漏洩電流のみ流れ、基準電圧印加部８００の電源がオフ（ｏｆｆ）されて、基準電圧Ｖｃｏｍが印加されなくなれば、残留電荷が接地電圧ＧＮＤに放電される。
これによって、基準電圧線ＣＬに充電されている電位を接地電圧ＧＮＤの値に放電されるようにする。この時、放電抵抗の抵抗値は約１３ｋΩ以上であり、数百から数千ｋΩであり得る。
【００６０】
図９を参照すれば、本実施形態による基準電圧放電部９００はバイポーラ接合トランジスタ（ＢＪＴ：Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）９１０を含む。バイポーラ接合トランジスタ９１０のエミッタ（ｅｍｉｔｔｅｒ）に基準電圧Ｖｃｏｍを接続し、コレクタ（ｃｏｌｌｅｃｔｏｒ）に接地電圧ＧＮＤを接続する。
これにより、電源がオフされると、入力値ＶＩＮにハイ電圧が印加され、これによりバイポーラ接合トランジスタ９１０がターンオンされて、基準電圧線ＣＬに充電されている電位を接地電圧ＧＮＤの値に放電する。
【００６１】
以下、図１０乃至図１４を参照して、本発明の実施形態による液晶表示装置の基準電圧放電部９００について説明する。
図１０は本発明の実施形態による液晶表示装置の基準電圧放電部の一例を示す図であり、図１１は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図であり、図１２は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図であり、図１３は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図であり、図１４は本発明の実施形態による液晶表示装置の基準電圧放電部の他の一例を示す図である。
【００６２】
まず、図１０を参照すれば、本実施形態による液晶表示装置の基準電圧放電部９００は図４に示した実施形態による液晶表示装置の基準電圧放電部９００と類似する。
本実施形態による液晶表示装置の基準電圧放電部９００は、第１比較器４１０、第１増幅器４２０、第３放電スイッチング素子４３０ａ、及び第４放電スイッチング素子４３０ｂを有する。
第３放電スイッチング素子４３０ａ及び第４放電スイッチング素子４３０ｂはＰ型電界効果トランジスタ（ｐ−ｔｙｐｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり得る。
【００６３】
本実施形態による液晶表示装置の基準電圧印加部は、基準電圧線ＣＬに接続されている複数の印加部にそれぞれ個別的に基準電圧を印加することができ、基準電圧放電部９００は、基準電圧が印加される複数の印加部に接続された第３放電スイッチング素子４３０ａ及び第４放電スイッチング素子４３０ｂを含む。
第１比較器４１０で入力電圧ＶＩＮと比較電圧ＶＲＥＦを比較して、入力電圧ＶＩＮがオフ値を有し、比較入力電圧ＶＩＮが比較電圧ＶＲＥＦより小さい場合、ハイ電圧が出力される。
【００６４】
出力されたハイ電圧は、第１増幅器４２０で増幅されて第３放電スイッチング素子４３０ａ及び第４放電スイッチング素子４３０ｂに伝達される。ハイ電圧が第３放電スイッチング素子４３０ａ及び第４放電スイッチング素子４３０ｂに伝達されると、第３放電スイッチング素子４３０ａ及び第４放電スイッチング素子４３０ｂがターン−オン状態になり、複数の印加部に印加される第１基準電圧Ｖｃｏｍ１と第２基準電圧Ｖｃｏｍ２は接地電圧ＧＮＤの電位を有する。これによって、基準電圧線ＣＬに充電されている電位を接地電圧ＧＮＤの値に放電する。
【００６５】
図１１を参照すれば、本実施形態による液晶表示装置の基準電圧放電部９００は図５に示した実施形態による液晶表示装置の基準電圧放電部９００と類似する。
本実施形態による液晶表示装置の基準電圧放電部９００は、第２比較器５１０、インバータ５２０、第２増幅器５３０、第５放電スイッチング素子５４０ａ、及び第６放電スイッチング素子５４０ｂを含む。
第５放電スイッチング素子５４０ａ及び第６放電スイッチング素子５４０ｂはＮ型電界効果トランジスタ（ｎ−ｔｙｐｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり得る。
【００６６】
本実施形態による液晶表示装置の基準電圧印加部は基準電圧線ＣＬに接続されている複数の印加部にそれぞれ個別的に基準電圧を印加することができ、基準電圧放電部９００は基準電圧が印加される複数の印加部に接続された第５放電スイッチング素子５４０ａ及び第６放電スイッチング素子５４０ｂを含む。
第２比較器５１０で入力電圧ＶＩＮと比較電圧ＶＲＥＦを比較して、入力電圧ＶＩＮがオフ値を有し、比較入力電圧ＶＩＮが比較電圧ＶＲＥＦより小さい場合、ロー電圧が出力される。
【００６７】
出力されたロー電圧はインバータ５２０でハイ電圧に変換されて出力され、出力されたハイ電圧は第２増幅器５３０で増幅されて第５放電スイッチング素子５４０ａ及び第６放電スイッチング素子５４０ｂに伝達される。
ハイ電圧が第５放電スイッチング素子５４０ａ及び第６放電スイッチング素子５４０ｂに伝達されると、第５放電スイッチング素子５４０ａ及び第６放電スイッチング素子５４０ｂがターン−オン状態になり、複数の印加部に印加される第１基準電圧Ｖｃｏｍ１と第２基準電圧Ｖｃｏｍ２は接地電圧ＧＮＤの電位を有する。
これによって、基準電圧線ＣＬに充電された電位を接地電圧ＧＮＤの値に放電する。
【００６８】
図１２を参照すれば、本実施形態による液晶表示装置の基準電圧放電部９００は図６に示した実施形態による液晶表示装置の基準電圧放電部９００と類似する。
本実施形態による基準電圧放電部９００は、電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）内に集積される。
電源管理集積回路内には第１基準電圧放電用ブロック６１０ａ、第２基準電圧放電用ブロック６１０ｂ、及び画素電圧放電用ブロック６２０が含まれる。
【００６９】
本実施形態による液晶表示装置の基準電圧印加部は基準電圧線ＣＬに接続された複数の印加部にそれぞれ個別的に基準電圧を印加することができ、基準電圧放電部９００は、基準電圧が印加される複数の印加部に接続された第１基準電圧放電用ブロック６１０ａと第２基準電圧放電用ブロック６１０ｂを含む。
第１基準電圧放電用ブロック６１０ａ及び第２基準電圧放電用ブロック６１０ｂ並びに画素電圧放電用ブロック６２０には、電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの放電スイッチング素子が含まれる。
【００７０】
これによって、電源がオフされて入力電圧ＶＩＮが一定の値以下になれば、複数の印加部に印加される第１基準電圧Ｖｃｏｍ１と第２基準電圧Ｖｃｏｍ２は、オフ電圧Ｖｓｓ１と瞬間的に短絡（ｓｈｏｒｔ）された後に接地電圧ＧＮＤに放電され、ゲートオン電圧Ｖｏｎはオフ電圧Ｖｓｓ１と短絡される。
したがって、複数の印加部を通じて、基準電圧線ＣＬに充電されている電位を接地電圧ＧＮＤの値に放電する。これと同時に、画素電圧もオフ電圧に放電される。
【００７１】
図１３を参照すれば、本実施形態による液晶表示装置の基準電圧放電部９００は図７に示した実施形態による液晶表示装置の基準電圧放電部９００と類似している。
本実施形態による基準電圧放電部９００は電源管理集積回路（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ：ＰＭＩＣ）内に集積される。
【００７２】
本実施形態による液晶表示装置の基準電圧印加部は基準電圧線ＣＬに接続された複数の印加部にそれぞれ個別的に基準電圧を印加することができる。
図１３の基準電圧放電部９００は図６及び図１２に示した例と同様に電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの放電スイッチング素子を含む第１基準電圧放電部７１０ａ及び第２基準電圧放電部７１０ｂを有する。
第１基準電圧放電部７１０ａ及び第２基準電圧放電部７１０ｂ内の放電スイッチング素子を用いて、電源がオフされて入力電圧ＶＩＮが一定の値以下になれば、複数の印加部に印加される第１基準電圧Ｖｃｏｍ１と第２基準電圧Ｖｃｏｍ２はオフ電圧Ｖｓｓ１と瞬間的に短絡（ｓｈｏｒｔ）された後に接地電圧ＧＮＤに放電される。
したがって、複数の印加部を通じて、基準電圧線ＣＬに充電された電位を接地電圧ＧＮＤの値に放電する。
【００７３】
図１４を参照すれば、本実施形態による液晶表示装置の基準電圧放電部９００は図８に示した実施形態による液晶表示装置の基準電圧放電部９００と類似する。
本実施形態による液晶表示装置の基準電圧印加部は、基準電圧線ＣＬに接続された複数の印加部にそれぞれ個別的に基準電圧を印加する。
また、本実施形態による基準電圧放電部９００は、複数の印加部に印加される第１基準電圧Ｖｃｏｍ１及び第２基準電圧Ｖｃｏｍ２と接地電圧ＧＮＤの間に接続されている第１放電抵抗Ｒ１及び第２放電抵抗Ｒ２を有する。
【００７４】
基準電圧印加部８００の電源がオン（ｏｎ）されて複数の印加部に基準電圧Ｖｃｏｍが印加される場合、第１放電抵抗Ｒ１及び第２放電抵抗Ｒ２の値が大きいため、第１放電抵抗Ｒ１及び第２放電抵抗Ｒ２を通じて微細な量の漏洩電流のみ流れ、基準電圧印加部８００の電源がオフ（ｏｆｆ）されて、複数の印加部に基準電圧Ｖｃｏｍが印加されなくなれば、残留電荷が接地電圧ＧＮＤに放電される。
これによって、基準電圧線ＣＬに充電されている電位を接地電圧ＧＮＤの値に放電する。
この時、第１放電抵抗Ｒ１及び第２放電抵抗Ｒ２の抵抗値は約１３ｋΩ以上であり、数百から数千ｋΩであり得る。
【００７５】
以上の図４乃至図９、そして図１０乃至図１４に示した実施形態による基準電圧放電部９００の構造は、本発明の実施形態による液晶表示装置の基準電圧放電部９００の様々な例を示す。
本発明の基準電圧放電部９００は前述した構造に限らず、基準電圧と接地電圧を接続する多様な形態のスイッチング機能を有する素子、又は回路を含む全ての場合が適用され得る。
【００７６】
以下、図１５を参照して、本発明の一実験例によるフリッカー結果について説明する。  図１５は本発明の一実験例による液晶表示装置のフリッカー結果を示すグラフである。
本実験例では液晶表示装置に基準電圧放電部９００を含まない場合（Ｃａｓｅ  Ａ）と本発明の実施形態による液晶表示装置のように基準電圧放電部９００を含む場合（Ｃａｓｅ  Ｂ）に分けてフリッカーを測定した。
具体的に、液晶表示装置の電源オフ後、７０分通過した後に再び液晶表示装置の電源をオンにした第１の場合（Ｃａｓｅ  Ｘ１）、液晶表示装置の電源オフ後、６７時間が通過した後に再び液晶表示装置の電源をオンにした第２の場合（Ｃａｓｅ  Ｘ２）、そして液晶表示装置の電源オフ後に再び液晶表示装置の電源をオンにした第３の場合（Ｃａｓｅ  Ｘ３）に対してそれぞれフリッカーを測定し、フリッカー数値を図１５にグラフで示した。フリッカー数値が大きいほど液晶表示装置のフリッカーが激しいことを意味する。
【００７７】
図１５を参照すれば、既存の液晶表示装置のように液晶表示装置に基準電圧放電部９００を含まない場合（Ｃａｓｅ  Ａ）に比べて、本発明の実施形態による液晶表示装置のように基準電圧放電部９００を含む場合（Ｃａｓｅ  Ｂ）、液晶表示装置の電源オフ後、一定時間経過後に再び液晶表示装置の電源をオンにした時、フリッカー発生が非常に少ないのが確認できる。
このように、本発明の実施形態による液晶表示装置は基準電圧印加部と基準電圧線の間に位置する基準電位放電部を含むことによって、液晶表示装置の電源オフ時に基準電位が放電されることによって、液晶表示装置を再びオンにした時に、基準電圧値が変化しない。したがって、基準電圧値の変化によるフリッカーなどの画質低下を防止することができる。
【００７８】
前述した実施形態による液晶表示装置の画素領域で互いに重畳する二つの電界生成電極、つまり、第１電界生成電極と第２電界生成電極が絶縁膜を挟んで重畳し、二つの電界生成電極のうちのいずれか一つは平面形状であり残り一つは枝部を有すると説明したが、本発明はこれに限定せず、一つの表示板に二つの電界生成電極を有する他の全ての形態の薄膜トランジスタ表示板に適用可能である。
【００７９】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【００８０】
３    液晶層
１００      下部表示板
１１０、２１０    絶縁基板
１２１    ゲート線
１２４    ゲート電極
１３１    基準電圧線
１３５    拡張部
１４０    ゲート絶縁膜
１５４    半導体
１６３、１６５    オーミックコンタクト層
１７１    データ線
１７３    ソース電極
１７５    ドレイン電極
１８０    保護膜
１８３    コンタクトホール
１９１    第１電界生成電極
２００    上部表示板
２２０    遮光部材
２３０    カラーフィルタ
２５０    オーバーコート
２７０    第２電界生成電極
２７１    枝電極
２７２    横連結部
２７３    縦連結部
２７４    第１開口部
２７５    基準電極拡張部
３００    液晶表示板組立体
４００    ゲート駆動部
４１０    第１比較器
４２０    第１増幅器
４３０    第１放電スイッチング素子
４３０ａ    第３放電スイッチング素子
４３０ｂ    第４放電スイッチング素子
５００    データ駆動部
５１０    第２比較器
５２０    インバータ
５３０    第２増幅器
５４０    第２放電スイッチング素子
５４０ａ    第５放電スイッチング素子
５４０ｂ    第６放電スイッチング素子
６００    信号制御部
６１０    基準電圧放電用ブロック
６１０ａ    第１基準電圧放電用ブロック
６１０ｂ    第２基準電圧放電用ブロック
６２０    画素電圧放電用ブロック
７００    電源管理集積回路
７１０、９００    基準電圧放電部
７１０ａ    第１基準電圧放電部
７１０ｂ    第２基準電圧放電部
８００    基準電圧印加部
９１０    バイポーラ接合トランジスタ
ＰＸ    画素
ＣＬ    基準電圧線
ＧＮＤ    接地電圧
【図１Ａ】
2014203082.tif 000003
【図１Ｂ】
2014203082.tif 000004
【図２】
2014203082.tif 000005
【図３】
2014203082.tif 000006
【図４】
2014203082.tif 000007
【図５】
2014203082.tif 000008
【図６】
2014203082.tif 000009
【図７】
2014203082.tif 000010
【図８】
2014203082.tif 000011
【図９】
2014203082.tif 000012
【図１０】
2014203082.tif 000013
【図１１】
2014203082.tif 000014
【図１２】
2014203082.tif 000015
【図１３】
2014203082.tif 000016
【図１４】
2014203082.tif 000017
【図１５】
2014203082.tif 000018