(57)【要約】【課題】有機発光表示装置、該有機発光表示装置のリペア方法及び該有機発光表示装置の駆動方法を提供する。【解決手段】有機発光表示装置、該有機発光表示装置のリペア方法及び該有機発光表示装置の駆動方法に係り、該有機発光表示装置は、列方向及び行方向に配置され、発光素子と、該発光素子と連結された第１画素回路と、を具備する複数の発光画素；各列ごとに少なくとも一つ形成され、第２画素回路を具備するダミー画素；及び各列ごとに形成されたリペア線；を含み、複数の発光画素のうち、リペア線に連結された発光画素と、リペア線に連結されたダミー画素とに同一のデータ信号が一定時間差で供給され、複数の発光画素が同時に発光することを特徴とする。【選択図】図１
2014203081.tif 000002
【特許請求の範囲】
【請求項１】
列方向及び行方向に配置され、発光素子と、前記発光素子と連結された第１画素回路と、を具備する複数の発光画素と、
各列ごとに少なくとも一つ形成され、第２画素回路を具備するダミー画素と、
各列ごとに形成されたリペア線と、を含み、
前記複数の発光画素のうち、前記リペア線に連結された発光画素と、前記リペア線に連結されたダミー画素とに同一のデータ信号が一定時間差で供給され、前記複数の発光画素が同時に発光することを特徴とする有機発光表示装置。
【請求項２】
前記ダミー画素は、各列の最初の行及び最後の行のうち少なくとも１行に形成されたことを特徴とする請求項１に記載の有機発光表示装置。
【請求項３】
前記発光画素は、表示部に形成され、前記ダミー画素は、非表示部に形成されることを特徴とする請求項１に記載の有機発光表示装置。
【請求項４】
前記第１画素回路と前記第２画素回路は、同一であることを特徴とする請求項１に記載の有機発光表示装置。
【請求項５】
前記リペア線に連結された発光画素は、発光素子と第１画素回路とが切り離されたことを特徴とする請求項１に記載の有機発光表示装置。
【請求項６】
前記発光素子は、アノード電極、カソード電極、及び前記アノード電極とカソード電極との間の発光層を含み、
前記リペア線に連結された発光画素は、発光素子のアノード電極と連結された第１画素回路の配線が切り離されたことを特徴とする請求項５に記載の有機発光表示装置。
【請求項７】
前記リペア線に連結された発光画素は、発光素子のアノード電極と接触する第１導電部、並びに前記第１導電部及び前記リペア線を連結する第１コンタクト金属を含み、
前記リペア線に連結されたダミー画素は、第２画素回路から延長された第２導電部、並びに前記第２導電部及び前記リペア線を連結する第２コンタクト金属を含むことを特徴とする請求項１に記載の有機発光表示装置。
【請求項８】
前記第１導電部及び前記リペア線は、同一層に形成されたことを特徴とする請求項７に記載の有機発光表示装置。
【請求項９】
前記リペア線は、前記第１画素回路並びに前記第２画素回路を構成する薄膜トランジスタのソース電極及びドレイン電極と同一層に同一物質から形成されたことを特徴とする請求項７に記載の有機発光表示装置。
【請求項１０】
前記リペア線は、前記アノード電極と同一層に同一物質から形成されたことを特徴とする請求項７に記載の有機発光表示装置。
【請求項１１】
前記リペア線に連結された発光画素の発光素子を構成するアノード電極と接触する第１導電部と前記リペア線との間、及び前記リペア線に連結されたダミー画素の第２画素回路と連結された第２導電部と前記リペア線との間に少なくとも１層の絶縁膜が形成され、
前記第１導電部及び前記リペア線、並びに前記第２導電部及び前記リペア線がレーザ・ウェルディングによって電気的に連結されたことを特徴とする請求項１に記載の有機発光表示装置。
【請求項１２】
前記第１導電部と前記第２導電部は、前記第１画素回路及び前記第２画素回路を構成する薄膜トランジスタのゲート電極と同一層に同一物質から形成され、前記リペア線は、前記薄膜トランジスタのソース電極及びドレイン電極と同一層に同一物質から形成されたことを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１３】
列方向及び行方向に配置され、発光素子と、前記発光素子と連結された第１画素回路と、を具備する複数の発光画素、各列ごとに少なくとも一つ形成され、第２画素回路を具備するダミー画素、及び各列ごとに形成されたリペア線を含む有機発光表示装置の駆動方法において、
前記複数の発光画素と前記ダミー画素とに順にデータ信号を供給するが、前記複数の発光画素のうちリペア線に連結された発光画素と、前記リペア線に連結されたダミー画素とには、同一のデータ信号が供給される走査段階と、
前記データ信号に対応する駆動電流により、前記複数の発光画素の発光素子が同時に発光する発光段階と、を含む有機発光表示装置の駆動方法。
【請求項１４】
前記ダミー画素は、各列の最初の行及び最後の行のうち少なくとも１行に形成されたことを特徴とする請求項１３に記載の有機発光表示装置の駆動方法。
【請求項１５】
前記走査段階が、前記発光段階より時間的に先行することを特徴とする請求項１３に記載の有機発光表示装置の駆動方法。
【請求項１６】
前記走査段階及び前記発光段階が、少なくとも一部時間的に重畳されることを特徴とする請求項１３に記載の有機発光表示装置の駆動方法。
【請求項１７】
列方向及び行方向に配置され、発光素子と、前記発光素子と連結された第１画素回路と、を具備する複数の発光画素、各列ごとに少なくとも一つ形成され、第２画素回路を具備するダミー画素、及び各列ごとに形成されたリペア線を含み、前記複数の発光画素が同時に発光する有機発光表示装置のリペア方法において、
前記複数の発光画素のうち第１不良画素の発光素子と、第１画素回路とを切り離す段階と、
前記第１不良画素と同一列に配置されたリペア線と、前記第１不良画素の発光素子とを連結する段階と、
前記第１不良画素に供給されるデータ信号と同一のデータ信号を供給され、前記供給されたデータ信号に対応する駆動電流を、前記リペア線を介して、前記第１不良画素の発光素子に供給し、前記第１不良画素が、前記複数の発光画素と同時に発光するように、前記第１不良画素と同一列に配置された第１ダミー画素の第２画素回路を、前記リペア線と連結する段階と、を含むことを特徴とする有機発光表示装置のリペア方法。
【請求項１８】
前記第１不良画素の連結段階は、前記第１不良画素の発光素子を構成するアノード電極と連結された第１導電部、並びに前記リペア線上部の前記第１導電部及び前記リペア線を連結する第１コンタクト金属を形成する段階を含み、
前記第１ダミー画素の連結段階は、前記第１ダミー画素の第２画素回路と連結された第２導電部、並びに前記リペア線上部の前記第２導電部及び前記リペア線を連結する第２コンタクト金属を形成する段階と、を含むことを特徴とする請求項１７に記載の有機発光表示装置のリペア方法。
【請求項１９】
前記第１不良画素の連結段階は、前記第１不良画素の発光素子を構成するアノード電極と連結された第１導電部、及び前記第１導電部と少なくとも１層の絶縁膜によって絶縁された前記リペア線をレーザ・ウェルディングによって電気的に連結する段階を含み、
前記第１ダミー画素の連結段階は、前記第１ダミー画素の第２画素回路と連結された第２導電部、及び前記導電部と少なくとも１層の絶縁膜によって絶縁された前記リペア線をレーザ・ウェルディングによって電気的に連結する段階を含むことを特徴とする請求項１７に記載の有機発光表示装置のリペア方法。
【請求項２０】
前記第１不良画素と同一列に配置された第２不良画素の発光素子と、第１画素回路とを切り離す段階と、
前記第１不良画素と、前記第２不良画素との間のリペア線を分離する段階と、
前記第２不良画素に供給されるデータ信号と同一のデータ信号を供給され、前記供給されたデータ信号に対応する駆動電流を、前記リペア線を介して、前記第２不良画素の発光素子に供給し、前記第２不良画素が、前記複数の発光画素と同時に発光するように、前記第１不良画素と同一列に配置された第２ダミー画素の第２画素回路を、前記リペア線の分離によって、第１不良画素が連結されていないリペア線と連結する段階と、をさらに含むことを特徴とする請求項１７に記載の有機発光表示装置のリペア方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光表示装置、該有機発光表示装置のリペア方法及び該有機発光表示装置の駆動方法に関する。
【背景技術】
【０００２】
特定画素で不良が発生する場合、特定画素は、走査信号及びデータ信号と係わり合いなく、常に光を発生させる。このように、画素で常に発光する画素は、観察者に明点（bright spot）（または輝点（hot spot））として認識され、この明点は、視認性が高く、観察者に容易に観測される。従って、従来には、視認性が高い明点化された不良画素を暗点化させるようにリペアすることにより、不良画素に対する認識が大きくならないようにした。しかしながら、画素内の回路が複雑になることにより、回路不良による明点を克服し難いという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題は、パネル内にリダンダンシ・パターンを各列ごとに形成し、リダンダンシ・パターンを利用して、不良画素を正常駆動することができる表示装置を提供するものである。
【課題を解決するための手段】
【０００４】
本発明の一実施形態による有機発光表示装置は、列方向及び行方向に配置され、発光素子と、前記発光素子と連結された第１画素回路と、を具備する複数の発光画素；各列ごとに少なくとも一つ形成され、第２画素回路を具備するダミー画素；及び各列ごとに形成されたリペア線；を含み、前記複数の発光画素のうち、前記リペア線に連結された発光画素と、前記リペア線に連結されたダミー画素とに同一のデータ信号が一定時間差で供給され、前記複数の発光画素が同時に発光することを特徴とする。
【０００５】
前記ダミー画素は、各列の最初の行及び最後の行のうち少なくとも１行に形成されてもよい。
【０００６】
前記発光画素は、表示部に形成され、前記ダミー画素は、非表示部に形成されてもよい。
【０００７】
前記第１画素回路と前記第２画素回路は、同一でもある。
【０００８】
前記リペア線に連結された発光画素は、発光素子と第１画素回路とが切り離されたことを特徴とする。前記発光素子は、アノード電極、カソード電極、及び前記アノード電極とカソード電極との間の発光層を含み、前記リペア線に連結された発光画素は、発光素子のアノード電極と連結された第１画素回路の配線が切り離されたことを特徴とする。
【０００９】
一実施形態として、前記リペア線に連結された発光画素は、発光素子のアノード電極と接触する第１導電部、並びに前記第１導電部及び前記リペア線を連結する第１コンタクト金属を含み、前記リペア線に連結されたダミー画素は、第２画素回路から延長された第２導電部、並びに前記第２導電部及び前記リペア線を連結する第２コンタクト金属を含んでもよい。
【００１０】
前記第１導電部及び前記リペア線は、同一層に形成されてもよい。そして、前記リペア線は、前記第１画素回路並びに前記第２画素回路を構成する薄膜トランジスタのソース電極及びドレイン電極と同一層に同一物質から形成されてもよい。または前記リペア線は、前記アノード電極と同一層に同一物質から形成されてもよい。
【００１１】
他の実施形態として、前記リペア線に連結された発光画素の発光素子を構成するアノード電極と接触する第１導電部と前記リペア線の間、及び前記リペア線に連結されたダミー画素の第２画素回路と連結された第２導電部と前記リペア線との間に少なくとも１層の絶縁膜が形成され、前記第１導電部及び前記リペア線、並びに前記第２導電部及び前記リペア線がレーザ・ウェルディングによって電気的に連結されてもよい。
【００１２】
前記第１導電部と前記第２導電部は、前記第１画素回路及び前記第２画素回路を構成する薄膜トランジスタのゲート電極と同一層に同一物質から形成され、前記リペア線は、前記薄膜トランジスタのソース電極及びドレイン電極と同一層に同一物質から形成されてもよい。
【００１３】
本発明の一実施形態による有機発光表示装置の駆動方法において、前記有機発光表示装置は、列方向及び行方向に配置され、発光素子と、前記発光素子と連結された第１画素回路と、を具備する複数の発光画素、各列ごとに少なくとも一つ形成され、第２画素回路を具備するダミー画素、及び各列ごとに形成されたリペア線を含み、前記駆動方法は、前記複数の発光画素と前記ダミー画素とに順にデータ信号を供給するが、前記複数の発光画素のうちリペア線に連結された発光画素と、前記リペア線に連結されたダミー画素とには、同一のデータ信号が供給される走査段階と、前記データ信号に対応する駆動電流により、前記複数の発光画素の発光素子が同時に発光する発光段階と、を含んでもよい。
【００１４】
前記ダミー画素は、各列の最初の行及び最後の行のうち少なくとも１行に形成されてもよい。
【００１５】
前記走査段階が、前記発光段階より時間的に先行してもよい。または、前記走査段階及び前記発光段階が、少なくとも一部時間的に重畳されてもよい。
【００１６】
本発明の一実施形態による有機発光表示装置のリペア方法において、前記有機発光表示装置は、列方向及び行方向に配置され、発光素子と、前記発光素子と連結された第１画素回路と、を具備する複数の発光画素、各列ごとに少なくとも一つ形成され、第２画素回路を具備するダミー画素、及び各列ごとに形成されたリペア線を含み、前記リペア方法は、前記複数の発光画素のうち第１不良画素の発光素子と、第１画素回路とを切り離す段階と、前記第１不良画素と同一列に配置されたリペア線と、前記第１不良画素の発光素子とを連結する段階と、前記第１不良画素に供給されるデータ信号と同一のデータ信号を供給され、前記供給されたデータ信号に対応する駆動電流を、前記リペア線を介して、前記第１不良画素の発光素子に供給し、前記第１不良画素が、前記複数の発光画素と同時に発光するように、前記第１不良画素と同一列に配置された第１ダミー画素の第２画素回路を、前記リペア線と連結する段階と、を含んでもよい。
【００１７】
一実施形態として、前記第１不良画素の連結段階は、前記第１不良画素の発光素子を構成するアノード電極と連結された第１導電部、並びに前記リペア線上部の前記第１導電部及び前記リペア線を連結する第１コンタクト金属を形成する段階を含み、前記第１ダミー画素の連結段階は、前記第１ダミー画素の第２画素回路と連結された第２導電部、並びに前記リペア線上部の前記第２導電部及び前記リペア線を連結する第２コンタクト金属を形成する段階を含んでもよい。
【００１８】
他の実施形態として、前記第１不良画素の連結段階は、前記第１不良画素の発光素子を構成するアノード電極と連結された第１導電部、及び前記第１導電部と少なくとも１層の絶縁膜によって絶縁された前記リペア線をレーザ・ウェルディングによって電気的に連結する段階を含み、前記第１ダミー画素の連結段階は、前記第１ダミー画素の第２画素回路と連結された第２導電部、及び前記導電部と少なくとも１層の絶縁膜によって絶縁された前記リペア線をレーザ・ウェルディングによって電気的に連結する段階を含んでもよい。
【００１９】
他の実施形態として、前記方法は、前記第１不良画素と同一列に配置された第２不良画素の発光素子と、第１画素回路とを切り離す段階と、前記第１不良画素と、前記第２不良画素との間のリペア線を分離する段階と、前記第２不良画素に供給されるデータ信号と同一のデータ信号を供給され、前記供給されたデータ信号に対応する駆動電流を、前記リペア線を介して、前記第２不良画素の発光素子に供給し、前記第２不良画素が、前記複数の発光画素と同時に発光するように、前記第１不良画素と同一列に配置された第２ダミー画素の第２画素回路を、前記リペア線の分離によって、第１不良画素が連結されていないリペア線と連結する段階と、をさらに含んでもよい。
【発明の効果】
【００２０】
本発明によれば、同時発光駆動する表示装置の不良画素を、ダミー画素を利用して容易にリペアすることにより、明点を暗点に変えずに正常駆動することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態による表示装置を概略的に図示したブロック図である。
【図２】図１に図示された表示パネルの一例を概略的に示した図面である。
【図３】図１に図示された表示パネルの一例を概略的に示した図面である。
【図４】図１に図示された表示パネルの一例を概略的に示した図面である。
【図５】本発明の一実施形態による発光画素を概略的に示す図面である。
【図６】本発明の一実施形態によるダミー画素を概略的に示す図面である。
【図７】本発明の一実施形態による表示装置の駆動について説明するための図面である。
【図８】本発明の一実施形態による表示装置の駆動について説明するための図面である。
【図９】本発明の一実施形態による不良画素リペア方法について説明するための図面である。
【図１０】図９に図示された方法で画素リペアされた表示パネルの走査駆動部に供給される走査信号及びデータ信号を示す波形図である。
【図１１】本発明の他の実施形態による不良画素リペア方法について説明するための図面である。
【図１２】図１１に図示された方法で画素リペアされた表示パネルの走査駆動部に供給される走査信号及びデータ信号を示す波形図である。
【図１３】本発明の他の実施形態による不良画素リペア方法について説明するための図面である。
【図１４】図１３に図示された方法で画素リペアされた表示パネルの走査駆動部に供給される走査信号及びデータ信号を示す波形図である。
【図１５】本発明の一実施形態による発光画素の回路図である。
【図１６】図１５の発光画素の駆動について説明するためのタイミング図である。
【図１７】本発明の他の実施形態による発光画素の回路図である。
【図１８】図１７の発光画素の駆動について説明するためのタイミング図である。
【図１９】本発明の他の実施形態による発光画素の回路図である。
【図２０】図１９の発光画素の駆動について説明するためのタイミング図である。
【図２１】本発明の一実施形態による背面発光表示装置での発光画素リペアについて説明する断面図である。
【図２２】本発明の一実施形態による背面発光表示装置での発光画素リペアについて説明する断面図である。
【図２３】本発明の一実施形態による背面発光表示装置でのダミー画素連結について説明する断面図である。
【図２４】本発明の一実施形態による前面発光表示装置での発光画素リペアについて説明する断面図である。
【図２５】本発明の一実施形態による前面発光表示装置でのダミー画素連結について説明する断面図である。
【図２６】本発明の他の実施形態による背面発光表示装置での発光画素リペアについて説明する断面図である。
【図２７】本発明の他の実施形態による背面発光表示装置でのダミー画素連結について説明する断面図である。
【図２８】本発明の他の実施形態による表示パネルを示す図面である。
【発明を実施するための形態】
【００２２】
以下、本発明の望ましい実施形態について、添付された図面を参照して説明する。図面上の同一符号は、同一要素を指す。下記で本発明について説明するにおいて、関連公知の機能または構成に係わる具体的な説明が、本発明の要旨を必要以上に不明確にすると判断される場合には、その詳細な説明を省略する。
【００２３】
また、図面に示された各構成の大きさ及び厚みは、説明の便宜のために任意に示してあるので、本発明は、必ずしも図示されたところに限定されるものではない。層、膜、領域、プレートなどの部分が、他の部分の「上」、または「上部」にあるとするとき、それは、他の部分の「真上」にある場合だけではなく、その中間に他の部分がある場合も含む。
【００２４】
また、明細書全体で、ある部分がある構成要素を「含む」とするとき、それは、特別に反対となる記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含んでもよいことを意味する。また、明細書全体で、「〜上に」というのは、対象部分の上または下に位置することを意味するものであり、必ずしも重力方向を基準に、上側に位置するということを意味するものではない。
【００２５】
第１、第２のような用語は、多様な構成要素について説明するのに使用されるが、前記構成要素が、かような用語によって限定されるものではない。前記用語は、１つの構成要素を他の構成要素から区別する目的でのみ使用される。例えば、本発明の権利範囲から外れずに、第１構成要素は、第２構成要素と命名されてもよく、同様に、第２構成要素も、第１構成要素と命名されてもよい。
【００２６】
図１は、本発明の一実施形態による表示装置を概略的に図示したブロック図である。
【００２７】
図１を参照すれば、本発明の実施形態による表示装置１００は、複数の画素を含む表示パネル１０、走査駆動部２０、データ駆動部３０及び制御部４０を含む。走査駆動部２０、データ駆動部３０及び制御部４０は、それぞれ別個の半導体チップによっても形成され、１つの半導体チップによっても集積される。また、走査駆動部２０は、表示パネル１０と同一の基板上に形成されもする。
【００２８】
表示パネル１０には、横方向に、複数の走査線ＳＬが形成されており、縦方向に、走査線ＳＬと垂直に交差する複数のデータ線ＤＬが形成されている。また、表示パネル１０には、データ線ＤＬとほぼ平行に、一定距離離隔され、走査線ＳＬと垂直に交差する複数のリペア線ＲＬが形成されている。複数の走査線ＳＬ、複数のデータ線ＤＬ及び複数のリペア線ＲＬの交差部には、横方向及び縦方向にそれぞれ所定距離離間され、ほぼ行列（マトリックス）状に配列された複数の画素Ｐが形成される。
【００２９】
図１では、画素Ｐに対して、右側にデータ線ＤＬ、左側にリペア線ＲＬが配置されているが、本発明は、これに限定されるものではなく、データ線ＤＬとリペア線ＲＬとの位置は、互いに変わりもする。また、リペア線ＲＬは、画素設計によって、走査線ＳＬとも平行に形成され、各画素列ごとに、一つ以上形成されてもよい。図示されていないが、表示パネル１０には、発光制御信号を供給する複数の発光制御線、初期化電圧を供給する初期化電圧線、電源電圧を供給する駆動電圧線などがさらに形成されてもよい。
【００３０】
走査駆動部２０は、複数の走査線ＳＬを介して、表示パネル１０に走査信号を生成して順次に供給してもよい。
【００３１】
データ駆動部３０は、複数のデータ線ＤＬを介して、表示パネル１０にデータ信号を順次に供給する。データ駆動部３０は、制御部４０から入力される階調を有する入力映像データＤＡＴＡを、電圧形態または電流形態のデータ信号に変換する。
【００３２】
制御部４０は、走査制御信号ＳＣＳと、データ制御信号ＤＣＳとを生成し、走査駆動部２０とデータ駆動部３０とにそれぞれ伝達する。それにより、走査駆動部２０は、走査線に対して順に走査信号を印加し、データ駆動部３０は、各画素Ｐにデータ信号を印加する。また、第１電源電圧ＥＬＶＤＤ（図１５）、第２電源電圧ＥＬＶＳＳ（図１５）、発光制御信号（ＥＭ）、初期化電圧Ｖｉｎｔ（図１９）などが、制御部４０の制御下で、各画素Ｐに印加される。
【００３３】
図２ないし図４は、図１に図示された表示パネル１０の一例を概略的に示した図面である。
【００３４】
図２ないし図４を共に参照すれば、表示パネル１０ａ，１０ｂ，１０ｃには、複数の走査線ＳＬ、複数のデータ線ＤＬ及び複数のリペア線ＲＬの交差部に、ほぼ行列状に配列された複数の画素Ｐが形成される。画素Ｐは、表示領域ＡＡに形成された発光画素ＥＰと、非表示領域ＮＡに形成されたダミー画素ＤＰとを含む。非表示領域ＮＡは、表示領域ＡＡの上下部のうち少なくとも１つの領域に形成されてもよい。それにより、ダミー画素ＤＰは、画素列の上下部のうち少なくとも１つの領域に、画素列ごとに一つ以上形成されてもよい。
【００３５】
図２を参照すれば、表示パネル１０ａは、表示領域ＡＡと、表示領域ＡＡ下部の非表示領域ＮＡと、を含む。複数の走査線ＳＬ１ないしＳＬｎ＋１のうち、最初ないしｎ番目の走査線ＳＬ１ないしＳＬｎは、表示領域ＡＡに形成され、最後の（ｎ＋１）番目の走査線ＳＬｎ＋１は、非表示領域ＮＡに形成される。そして、複数のデータ線ＤＬ１ないしＤＬｍと、複数のリペア線ＲＬ１ないしＲＬｍは、表示領域ＡＡと非表示領域ＮＡとに、画素列ごとに形成される。表示領域ＡＡには、最初ないしｎ番目の走査線ＳＬ１ないしＳＬｎと、複数のデータ線ＤＬ１ないしＤＬｍとにそれぞれ連結された複数の発光画素ＥＰが形成され、非表示領域ＮＡには、最後の（ｎ＋１）番目の走査線ＳＬｎ＋１と、複数のデータ線ＤＬ１ないしＤＬｍとにそれぞれ連結された複数のダミー画素ＤＰが形成される。
【００３６】
図３を参照すれば、表示パネル１０ｂは、表示領域ＡＡと、表示領域ＡＡ上部の非表示領域ＮＡと、を含む。複数の走査線ＳＬ０ないしＳＬｎのうち、２番目の走査線ＳＬ２ないしｎ番目の走査線ＳＬｎは、表示領域ＡＡに形成され、最初の走査線ＳＬ０は、非表示領域ＮＡに形成される。そして、複数のデータ線ＤＬ１ないしＤＬｍと、複数のリペア線ＲＬ１ないしＲＬｍは、表示領域ＡＡと非表示領域ＮＡとに画素列ごとに形成される。表示領域ＡＡには、２番目の走査線ＳＬ２ないしｎ番目の走査線ＳＬｎと、複数のデータ線ＤＬ１ないしＤＬｍとにそれぞれ連結された複数の発光画素ＥＰが形成され、非表示領域ＮＡには、最初の走査線ＳＬ０と、複数のデータ線ＤＬ１ないしＤＬｍとにそれぞれ連結された複数のダミー画素ＤＰが形成される。
【００３７】
図４を参照すれば、表示パネル１０ｃは、表示領域ＡＡと、表示領域ＡＡ上下部の非表示領域ＮＡと、を含む。複数の走査線ＳＬ０ないしＳＬｎ＋１のうち、２番目の走査線ＳＬ２ないしｎ番目の走査線ＳＬｎは、表示領域ＡＡに形成され、最初の走査線ＳＬ０と最後の走査線ＳＬｎ＋１は、非表示領域ＮＡに形成される。そして、複数のデータ線ＤＬ１ないしＤＬｍと、複数のリペア線ＲＬ１ないしＲＬｍは、表示領域ＡＡと、非表示領域ＮＡとに画素列ごとに形成される。表示領域ＡＡには、２番目の走査線ＳＬ２ないしｎ番目の走査線ＳＬｎと、複数のデータ線ＤＬ１ないしＤＬｍにそれぞれ連結された複数の発光画素ＥＰが形成され、非表示領域ＮＡには、最初の走査線ＳＬｎ０と、最後の（ｎ＋１）番目の走査線ＳＬｎ＋１、及び複数のデータ線ＤＬ１ないしＤＬｍにそれぞれ連結された複数のダミー画素ＤＰが形成される。
【００３８】
図５は、本発明の一実施形態による発光画素を概略的に示している。
【００３９】
図５を参照すれば、ｉ（ｉ＝１，…，ｎ；ｎは自然数）番目の走査線ＳＬｉと、ｊ（ｊ＝１，…，ｍ；ｍは自然数）番目データ線ＤＬｊとに連結された発光画素ＥＰｉｊは、画素回路ＰＣと、画素回路ＰＣから駆動電流を伝達されて発光する発光素子Ｅと、を含む。画素回路ＰＣは、少なくとも１つの薄膜トランジスタ、及び少なくとも１つのキャパシタを含んでもよい。発光素子Ｅは、アノード電極、カソード電極、アノード電極とカソード電極との間の発光層を含む有機発光素子ＯＬＥＤでもある。
【００４０】
図６は、本発明の一実施形態によるダミー画素を概略的に示している。
【００４１】
図６を参照すれば、ｋ（ｋ＝０またはｎ＋１；ｎは自然数）番目の走査線ＳＬｋと、ｊ（ｊ＝１，…，ｍ；ｍは自然数）番目のデータ線ＤＬｊとに連結されたダミー画素ＤＰｋｊは、画素回路ＰＣのみを具備し、発光素子Ｅは具備しない。ダミー画素ＤＰｋｊの画素回路ＰＣは、発光画素ＥＰｉｊの画素回路ＰＣと同一である。
【００４２】
図７及び図８は、本発明の一実施形態による表示装置の駆動について説明するための図面である。
【００４３】
図７を参照すれば、本発明の表示装置１００は、１フレーム間走査区間（１）及び発光区間（２）で駆動する。走査区間（１）では、最初の走査線ないし最後の走査線に、走査信号が順次に供給され、各発光画素ＥＰのキャパシタに、データ信号に対応する電圧が充電される。発光区間（２）では、全ての発光画素ＥＰの有機発光素子ＯＬＥＤが充電された電圧に対応する電流を供給され、供給された電流に対応する輝度で、同時に発光する。
【００４４】
発光画素ＥＰにおいて不良画素が発生し、同一列のダミー画素ＤＰが利用される場合、走査区間（１）では、ダミー画素ＤＰが連結された走査線を含んだ各走査線で、走査信号とデータ信号とが順次に供給される。このとき、不良画素に供給されるデータ信号と同一のデータ信号が、ダミー画素ＤＰに供給される。そして、発光区間（２）では、不良画素を含む全ての発光画素ＥＰの有機発光素子ＯＬＥＤが充電された電圧に対応する電流をそれぞれ供給され、供給された電流に対応する輝度で、同時に発光する。このとき、不良画素の有機発光素子ＯＬＥＤは、ダミー画素ＤＰから電流を供給され、供給された電流に対応する輝度で発光する。
【００４５】
走査区間（１）は、発光区間（２）に先立って遂行される。走査区間（１）で、各発光画素ＥＰとダミー画素ＤＰとに、Ｎフレームのデータ信号に対応する電圧が充電され、発光区間（２）で、全ての発光画素ＥＰの有機発光素子ＯＬＥＤがＮフレームのデータ信号に対応する電流によって発光する。
【００４６】
図８を参照すれば、本発明の表示装置１００は、１フレームの間、走査区間と発光区間とが共に具現される走査及び発光区間（３）で駆動する。走査及び発光区間（３）では、最初の走査線ないし最後の走査線に、走査信号が順次に供給され、各発光画素ＥＰのキャパシタに、Ｎフレームのデータ信号に対応する電圧が充電される。同時に、走査及び発光区間（３）では、全ての発光画素ＥＰの有機発光素子ＯＬＥＤが、（Ｎ−１）フレームのデータ信号に対応して充電された電圧に対応する電流を供給され、供給された電流に対応する輝度で同時に発光する。走査及び発光区間（３）で発光区間は、走査区間と同一であるか、あるいは走査区間と同時に始まり、走査区間より短く設定されてもよい。
【００４７】
発光画素ＥＰにおいて不良画素が発生し、同一列のダミー画素ＤＰが利用される場合、走査及び発光区間（３）では、ダミー画素ＤＰが連結された走査線を含んだ各走査線で、走査信号と、Ｎフレームのデータ信号とが順次に供給される。このとき、不良画素に供給されるデータ信号と同一のデータ信号が、ダミー画素ＤＰに供給される。同時に、走査及び発光区間（３）では、不良画素を含む全ての発光画素ＥＰの有機発光素子ＯＬＥＤが、（Ｎ−１）フレームのデータ信号に対応して充電された電圧に対応する電流を供給され、供給された電流に対応する輝度で同時に発光する。このとき、不良画素の有機発光素子ＯＬＥＤは、ダミー画素ＤＰから電流を供給され、供給された電流に対応する輝度で発光する。
【００４８】
図７及び図８では、１フレームの間、走査区間及び発光区間のみを図示しているが、初期化区間、スレショルド電圧補償のための補償区間、発光オフ区間などが１フレームの間さらに遂行されてもよい。
【００４９】
図９は、本発明の一実施形態による不良画素リペア方法について説明するための図面である。図９に図示された実施形態は、図２に図示された表示パネル１０ａのように、ダミー画素ＤＰｎ＋１が複数の走査線ＳＬ１ないしＳＬｎ＋１において、最後の走査線ＳＬｎ＋１に連結された場合である。図９では、便宜上ｊ列のみを図示し、発光素子Ｅとして、有機発光素子ＯＬＥＤが図示された。
【００５０】
図９を参照すれば、ｉ番目の走査線に連結された発光画素ＥＰｉの画素回路ＰＣｉが不良である場合、画素回路ＰＣｉと連結された有機発光素子ＯＬＥＤを、画素回路ＰＣｉと断絶させる。このために、画素回路ＰＣｉと有機発光素子ＯＬＥＤとを連結する切断部１３０にレーザビームを照射して切断（cut）することにより、画素回路ＰＣｉと、有機発光素子ＯＬＥＤとを電気的に分離させる。例えば、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤのアノード電極と、画素回路ＰＣｉと、を切断して分離させることができる。
【００５１】
次に、第１リペア部１４０ａで、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤを、リペア線ＲＬｊと連結し、第２リペア部１４０ｂで、ダミー画素ＤＰｎ＋１の画素回路ＰＣｎ＋１を、リペア線ＲＬｊと連結する。例えば、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤのアノード電極と、リペア線ＲＬｊとを連結し、ダミー画素ＤＰｎ＋１の画素回路ＰＣｎ＋１内の薄膜トランジスタＴＦＴの１電極と、リペア線ＲＬｊとを連結してもよい。それにより、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤは、自体の画素回路ＰＣｉから電気的な接続が切り離され、リペア線ＲＬｊを介して、ダミー画素ＤＰｎ＋１の画素回路ＰＣｎ＋１と電気的に連結される。
【００５２】
図１０は、図９に図示された方法で画素リペアされた表示パネルの走査駆動部に供給される走査信号及びデータ信号を示す波形図である。
【００５３】
図１０を参照すれば、走査区間で、最初の走査線ＳＬ１ないし最後の走査線ＳＬｎ＋１で、走査信号Ｓ１ないしＳｎ＋１が順次に印加される。走査信号Ｓ１ないしＳｎ＋１に同期され、データ信号Ｄ１ないしＤｎが、データ線ＤＬｊに順次に印加される。このとき、不良発光画素ＥＰｉに印加されたデータ信号Ｄｉと同一のデータ信号Ｄｉが、ダミー画素ＤＰｎ＋１にさらに印加される。それにより、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤは、ダミー画素ＤＰｎ＋１の画素回路ＰＣｎ＋１と、リペア線ＲＬｊとを介して、データ信号Ｄｉに対応する電流を供給される。それにより、発光区間で、不良発光画素ＥＰｉを含んだ全ての発光画素が同時発光することができ、明点または暗点の発生を抑制することができる。
【００５４】
図１１は、本発明の他の実施形態による不良画素リペア方法について説明するための図面である。図１１に図示された実施形態は、図３に図示された表示パネル１０ｂのように、ダミー画素ＤＰ０が、複数の走査線ＳＬ０ないしＳＬｎにおいて、最初の走査線ＳＬ０に連結された場合である。図１１では、便宜上、ｊ列のみを図示し、発光素子Ｅとして、有機発光素子ＯＬＥＤが図示されている。
【００５５】
図１１を参照すれば、ｉ番目の走査線に連結された発光画素ＥＰｉの画素回路ＰＣｉが不良である場合、画素回路ＰＣｉと連結された有機発光素子ＯＬＥＤを、画素回路ＰＣｉと断絶させる。このために、画素回路ＰＣｉと有機発光素子ＯＬＥＤとを連結する切断部１３０に、レーザビームを照射して切断することにより、画素回路ＰＣｉと、有機発光素子ＯＬＥＤとを電気的に分離させる。例えば、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤのアノード電極と、画素回路ＰＣｉと、を切断して分離させることができる。
【００５６】
次に、第１リペア部１４０ａで、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤを、リペア線ＲＬｊと連結し、第２リペア部１４０ｂで、ダミー画素ＤＰ０の画素回路ＰＣ０を、リペア線ＲＬｊと連結する。例えば、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤのアノード電極と、リペア線ＲＬｊとを連結し、ダミー画素ＤＰ０の画素回路ＰＣ０内の薄膜トランジスタＴＦＴの１電極と、リペア線ＲＬｊとを連結してもよい。それにより、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤは、自体の画素回路ＰＣｉから切り離され、リペア線ＲＬｊを介して、ダミー画素ＤＰ０の画素回路ＰＣ０と電気的に連結される。
【００５７】
図１２は、図１１に図示された方法で画素リペアされた表示パネルの走査駆動部に供給される走査信号及びデータ信号を示す波形図である。
【００５８】
図１２を参照すれば、走査区間で、最初の走査線ＳＬ０ないし最後の走査線ＳＬｎで、走査信号Ｓ０ないしＳｎが順次に印加される。走査信号Ｓ０ないしＳｎに同期され、データ信号Ｄ１ないしＤｎがデータ線ＤＬｊに順次に印加される。このとき、不良発光画素ＥＰｉに印加されるデータ信号Ｄｉと同一のデータ信号Ｄｉが、ダミー画素ＤＰ０に先に印加される。それにより、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤは、ダミー画素ＤＰ０の画素回路ＰＣ０と、リペア線ＲＬｊとを介して、データ信号Ｄｉに対応する電流を供給される。それにより、発光区間で、不良発光画素ＥＰｉを含んだ全ての発光画素が同時発光することができて、明点または暗点の発生を抑制することができる。
【００５９】
図１３は、本発明の他の実施形態による不良画素リペア方法について説明するための図面である。図１３に図示された実施形態は、図４に図示された表示パネル１０ｃのように、ダミー画素ＤＰ０，ＤＰｎ＋１が複数の走査線ＳＬ０ないしＳＬｎ＋１において、最初の走査線ＳＬ０と最後の走査線ＳＬｎ＋１とに、それぞれ連結された場合である。図１３では、便宜上、ｊ列のみを図示し、発光素子Ｅとして、有機発光素子ＯＬＥＤが図示されている。
【００６０】
図１３を参照すれば、ｉ番目の走査線に連結された発光画素ＥＰｉの画素回路ＰＣｉと、ｐ番目の走査線に連結された発光画素ＥＰｐの画素回路ＰＣｐとが不良である場合、画素回路ＰＣｉ，ＰＣｐと連結された有機発光素子ＯＬＥＤを、画素回路ＰＣｉ，ＰＣｐとそれぞれ断絶させる。このために、画素回路ＰＣｉ，ＰＣｐと、有機発光素子ＯＬＥＤとを連結する切断部１３０それぞれに、レーザビームを照射して切断することにより、画素回路ＰＣｉ，ＰＣｐと、有機発光素子ＯＬＥＤとをそれぞれ電気的に分離させる。例えば、不良発光画素ＥＰｉ，ＥＰｐの有機発光素子ＯＬＥＤのアノード電極と、画素回路ＰＣｉ，ＰＣｐとを切断して分離させることができる。また、リペア線ＲＬｊの分離部１５０に、レーザビームを照射して切断することにより、リペア線ＲＬｊを、上部リペア線と下部リペア線とに分離する。それにより、２つのダミー画素ＤＰ０，ＤＰｎ＋１の画素回路ＰＣ０，ＰＣｎ＋１が互いに分離される。
【００６１】
次に、第１リペア部１４０ａで、不良発光画素ＥＰｉ，ＥＰｐの有機発光素子ＯＬＥＤを、それぞれ上部リペア線及び下部リペア線ＲＬｊと連結し、第２リペア部１４０ｂで、ダミー画素ＤＰ０，ＤＰｎ＋１の画素回路ＰＣ０，ＰＣｎ＋１を、それぞれリペア線ＲＬｊと連結する。例えば、不良発光画素ＥＰｉ，ＥＰｐの有機発光素子ＯＬＥＤのアノード電極と、リペア線ＲＬｊとを連結し、ダミー画素ＤＰ０，ＤＰｎ＋１の画素回路ＰＣ０，ＰＣｎ＋１内の薄膜トランジスタＴＦＴの１電極と、リペア線ＲＬｊとを連結する。それにより、不良発光画素ＥＰｉ，ＥＰｐの有機発光素子ＯＬＥＤは、自体の画素回路ＰＣｉ，ＰＣｐから切り離され、リペア線ＲＬｊを介して、それぞれダミー画素ＤＰ０，ＤＰｎ＋１の画素回路ＰＣ０，ＰＣｎ＋１と電気的に連結される。
【００６２】
図１４は、図１３に図示された方法で画素リペアされた表示パネルの走査駆動部に供給される走査信号及びデータ信号を示す波形図である。
【００６３】
図１４を参照すれば、走査区間で、最初の走査線ＳＬ０ないし最後の走査線ＳＬｎ＋１で、走査信号Ｓ０ないしＳｎ＋１が順次に印加される。走査信号Ｓ０ないしＳｎ＋１に同期され、データ信号Ｄ１ないしＤｎが、データ線ＤＬｊに順次に印加される。このとき、不良発光画素ＥＰｉに印加されるデータ信号Ｄｉと同一のデータ信号Ｄｉが、ダミー画素ＤＰ０に先に印加され、不良発光画素ＥＰｐに印加されたデータ信号Ｄｐと同一のデータ信号Ｄｐが、ダミー画素ＤＰｎ＋１にさらに印加される。それにより、不良発光画素ＥＰｉの有機発光素子ＯＬＥＤは、ダミー画素ＤＰ０の画素回路ＰＣ０と、リペア線ＲＬｊとを介して、データ信号Ｄｉに対応する電流を供給され、不良発光画素ＥＰｐの有機発光素子ＯＬＥＤは、ダミー画素ＤＰｎ＋１の画素回路ＰＣｎ＋１と、リペア線ＲＬｊとを介して、データ信号Ｄｐに対応する電流を供給される。それにより、発光区間で、不良発光画素ＥＰｉ，ＥＰｐを含んだ全ての発光画素が同時発光することができ、明点または暗点の発生を抑制する。
【００６４】
図１５は、本発明の一実施形態による発光画素の回路図であり、図１６は、図１５の発光画素の駆動について説明するためのタイミング図である。
【００６５】
図１５を参照すれば、発光画素ＥＰ１は、有機発光素子ＯＬＥＤと、有機発光素子ＯＬＥＤに電流を供給するための画素回路２Ａと、を具備する。図示されていないが、ダミー画素ＤＰ１は、有機発光素子ＯＬＥＤが除かれた画素回路２Ａを具備する。
【００６６】
有機発光素子ＯＬＥＤのアノード電極は、画素回路２Ａに連結され、カソード電極は、第２電源電圧ＥＬＶＳＳを供給する第２電源と連結される。有機発光素子ＯＬＥＤは、画素回路２Ａから供給される電流に対応して所定輝度で発光する。有機発光素子ＯＬＥＤと画素回路２Ａとが連結される領域の切断部１３０は、発光画素ＥＰ１が不良画素であると判定された場合、レーザビームによって切断する領域である。
【００６７】
画素回路２Ａは、４個のトランジスタＴＡ１ないしＴＡ４、及び２個のキャパシタＣ１，Ｃ２を具備する。
【００６８】
第１トランジスタＴＡ１のゲート電極は、走査線から走査信号Ｓを印加され、第１電極は、データ線からデータ信号Ｄを印加される。そして、第１トランジスタＴＡ１の第２電極は、第１ノードＮ１に接続される。
【００６９】
第２トランジスタＴＡ２のゲート電極は、第２ノードＮ２に連結され、第１電極は、第１電源から第１電源電圧ＥＬＶＤＤを印加され、第２電極は、有機発光素子ＯＬＥＤのアノード電極に連結される。第２トランジスタＴＡ２は、駆動トランジスタとしての役割を行う。
【００７０】
第１ノードＮ１と、第２トランジスタＴＡ２の第２電極との間に第１キャパシタＣ１が連結され、第１ノードＮ１と、第２ノードＮ２との間には、第２キャパシタＣ２が連結される。
【００７１】
第３トランジスタＴＡ３のゲート電極は、第１制御信号ＧＣを印加され、第１電極は、第２トランジスタＴＡ２のゲート電極と連結され、第２電極は、有機発光素子ＯＬＥＤのアノード電極、及び第２トランジスタＴＡ２の第２電極と連結される。
【００７２】
第４トランジスタＴＡ４のゲート電極は、第２制御信号ＳＵＳ＿ＥＮＢを印加され、第１電極は、補助電圧Ｖｓｕｓを印加され、第２電極は、データ線に連結され、データ信号Ｄを印加される。
【００７３】
図１６では、図１５の画素回路２Ａを有する発光画素ＥＰ１と、ダミー画素ＤＰ１とが、図２に図示されたように、表示パネル１０ａに形成され、図９に図示されたように、不良画素リペアされた場合を例として説明する。
【００７４】
図１６を参照すれば、各発光画素ＥＰ１は、同時発光方式で駆動され、各フレーム別に、初期化区間Ｉｎｔ、補償区間Ｖｔｈ、走査／データ入力区間Scan／Data、発光区間Emissionに区分して動作する。走査／データ入力区間Scan／Dataでは、走査信号が各走査線に対して順次に入力され、それに対応して、各発光画素ＥＰ１とダミー画素ＥＰ１とに、データ信号が順次に入力される。初期化区間Ｉｎｔ及び補償区間Ｖｔｈ区間では、全ての発光画素ＥＰ１とダミー画素ＤＰ１とに、同時に一括的に走査信号が印加される。各発光画素ＥＰ１及びダミー画素ＤＰ１に具備された駆動トランジスタの初期化、スレショルド電圧補償、及び各発光画素ＥＰ１の発光動作は、フレーム別に同時に具現される。
【００７５】
初期化区間Ｉｎｔでは、全ての走査線に、ローレベルの走査信号Ｓ１ないしＳｎ＋１が同時に印加される。そして、ローレベルの第２制御信号ＳＵＳ＿ＥＮＢが、第４トランジスタＴＡ４のゲート電極に印加される。このとき、データ線は、ハイ・インピーダンス（Ｈｉ−Ｚ）状態である。それにより、第１トランジスタＴＡ１及び第４トランジスタＴＡ４がターンオンされ、第１ノードＮ１に、ローレベルの補助電圧Ｖｓｕｓが印加され、第２ノードＮ２の電圧が低下し、第２ノードＮ２は、所定の初期化電圧Ｖｉｎｔを維持する。次に、第２制御信号ＳＵＳ＿ＥＮＢがハイレベルに遷移され、第４トランジスタＴＡ４は、ターンオフされ、データ線のハイレベルの補助電圧Ｖｓｕｓが第１ノードＮ１に印加される。第２ノードＮ２の電圧が低下することにより、第２トランジスタＴＡ２がターンオンされ、有機発光素子ＯＬＥＤのアノード電極の電圧が、駆動電圧ＥＬＶＤＤレベルにリセットされる。
【００７６】
補償区間Ｖｔｈでは、データ線に印加されるハイレベルの補助電圧Ｖｓｕｓが、第１ノードＮ１に印加される。そして、第１制御信号ＧＣがローレベルに印加され、第３トランジスタＴＡ３がターンオンされる。それにより、第２トランジスタＴＡ２は、ダイオード連結され、第２キャパシタＣ２に、第２トランジスタＴＡ２のスレショルド電圧に対応する電圧が保存されるまで電流が流れ、その後には、ターンオフされる。
【００７７】
走査／データ入力区間Scan／Dataでは、ローレベルの走査信号Ｓ１ないしＳｎ＋１が、各走査線に順次に入力され、第１トランジスタＴＡ１は、ターンオンされ、走査線に連結された発光画素ＥＰ１とダミー画素ＤＰ１とに、データ信号が順次に入力される。このとき、ダミー画素ＤＰ１には、不良画素に印加されたデータ信号と同一のデータ信号が印加される。それにより、第１キャパシタＣ１には、駆動電圧ＥＬＶＤＤと第１ノードＮ１との電圧差が保存される。
【００７８】
このとき、順次に印加される走査信号の幅を、２水平時間（２Ｈ）で印加し、隣接する走査信号の幅、例えば、（ｎ−１）番目の走査信号Ｓｎ−１の幅と、ｎ番目の走査信号Ｓｎの幅は、１Ｈ以下ほど重畳されるように印加することが望ましい。それは、表示領域の大面積化による信号線のＲＣ遅延（dalay）による充電不足現象を克服するためである。
【００７９】
発光区間Emissionでは、第１電源電圧ＥＬＶＤＤは、ハイレベルに印加され、第２電源電圧ＥＬＶＳＳは、ローレベルに印加される。そして、第２トランジスタＴＡ２を介して、第１電源電圧ＥＬＶＤＤから有機発光素子ＯＬＥＤのカソード電極までの電流経路が形成され、全ての発光画素ＥＰ１の有機発光素子ＯＬＥＤは、データ信号に対応する輝度で発光する。このとき、不良画素の有機発光素子ＯＬＥＤは、ダミー画素ＤＰ１から、リペア線を介して供給される電流によって発光する。
【００８０】
図示されていないが、Ｎフレームの発光区間後、（Ｎ＋１）フレームの開始前に、ブラック挿入（black insertion）またはディミング（dimming）のために、発光を消す発光オフ区間が追加されてもよい。
【００８１】
図１７は、本発明の他の実施形態による発光画素の回路図であり、図１８は、図１７の発光画素の駆動について説明するためのタイミング図である。
【００８２】
図１７を参照すれば、発光画素ＥＰ２は、有機発光素子ＯＬＥＤと、有機発光素子ＯＬＥＤに電流を供給するための画素回路２Ｂとを具備する。図示されていないが、ダミー画素ＤＰ２は、有機発光素子ＯＬＥＤが除外された画素回路２Ｂを具備する。
【００８３】
有機発光素子ＯＬＥＤのアノード電極は、画素回路２Ｂに連結され、カソード電極は、第２電源電圧ＥＬＶＳＳを供給する第２電源と連結される。有機発光素子ＯＬＥＤは、画素回路２Ｂから供給される電流に対応して所定輝度で発光する。有機発光素子ＯＬＥＤと画素回路２Ｂとが連結される領域の切断部１３０は、発光画素ＥＰ２が不良画素であると判定された場合、レーザビームによって切断される領域である。
【００８４】
画素回路２Ｂは、５個のトランジスタＴＢ１ないしＴＢ５、及び３個のキャパシタＣ１ないしＣ３を具備する。
【００８５】
第１トランジスタＴＢ１のゲート電極は、走査線から走査信号Ｓを印加され、第１電極は、データ線に連結されてデータ信号Ｄを印加され、第２電極は、第１ノードＮ１に連結される。
【００８６】
第２トランジスタＴＢ２のゲート電極は、第１制御信号ＧＷを印加され、第１電極は、第１ノードＮ１に連結され、第２電極は、第２ノードＮ２に連結される。
【００８７】
第３トランジスタＴＢ３のゲート電極は、第３ノードＮ３に連結され、第１電極は、第１電源から第１電源電圧ＥＬＶＤＤを印加され、第２電極は、有機発光素子ＯＬＥＤのアノード電極に連結される。第３トランジスタＴＢ３は、駆動トランジスタとしての役割を行う。
【００８８】
第４トランジスタＴＢ４のゲート電極は、第２制御信号ＧＣを印加され、第１電極は、第３ノードＮ３及び第３トランジスタＴＢ３のゲート電極に連結され、第２電極は、有機発光素子ＯＬＥＤのアノード電極と連結される。
【００８９】
第５トランジスタＴＢ５のゲート電極は、第２制御信号ＧＣを印加され、第１電極は、データ線に連結されてデータ信号Ｄを印加され、第２電極は、第２ノードＮ２に連結される。
【００９０】
第１ノードＮ１と、第５トランジスタＴＢ５のゲート電極との間に、第１キャパシタＣ１が連結され、第２ノードＮ２と第１電源との間に、第２キャパシタＣ２が連結され、第２ノードＮ２と、第３ノードＮ３及び第３トランジスタＴＢ３のゲート電極との間に第３キャパシタＣ３が連結される。第１キャパシタＣ１は、第１トランジスタＴＢ１がターンオンされる時、データ線から供給されるデータ信号Ｄに対応する電圧を充電する。
【００９１】
図１８では、図１７の画素回路２Ｂを有する発光画素ＥＰ２と、ダミー画素ＤＰ２とが、図２に図示されたように、表示パネル１０ａに形成され、図９に図示されたように、不良画素リペアされた場合を例として説明する。
【００９２】
図１８を参照すれば、各発光画素ＥＰ２は、同時発光方式で駆動され、各フレーム別に、初期化区間Ｉｎｔ、補償区間Ｖｔｈ、データ移動区間Ｄｔｒａｎｓ、及び走査／発光区間Scan／Emissionに区分して動作する。走査／発光区間Scan／Emissionでは、走査信号が各走査線に対して順次に入力され、それに対応して、各発光画素ＥＰ２とダミー画素ＥＰ２とにデータ信号が順次に入力される。各発光画素ＥＰ２及びダミー画素ＤＰ２に具備された駆動トランジスタの初期化及びスレショルド電圧補償、データ移動、各発光画素ＥＰ２の発光動作は、フレーム別に同時に具現される。
【００９３】
初期化区間Ｉｎｔで、第１電源電圧ＥＬＶＤＤと第２制御信号ＧＣとがローレベルに印加される。そして、データ線は、ハイ・インピーダンス（Ｈｉ−Ｚ）状態である。それにより、第５トランジスタＴＢ５がターンオンされ、第４トランジスタＴＢ４がターンオンされ、第３トランジスタＴＢ３は、ダイオード連結され、有機発光素子ＯＬＥＤのアノード電極の電圧と、第３ノードＮ３の電圧とが駆動電圧ＥＬＶＤＤレベルに初期化される。
【００９４】
補償区間Ｖｔｈで、第２制御信号ＧＣがローレベルに印加され、データラインには、ハイレベルの補助電圧Ｖｓｕｓが印加される。それにより、第５トランジスタＴＢ５がターンオンされ、第２ノードＮ２に補助電圧Ｖｓｕｓが印加される。そして、第４トランジスタＴＢ４がターンオンされ、第３トランジスタＴＢ３は、ダイオード連結され、第３キャパシタＣ３に、第３トランジスタＴＢ３のスレショルド電圧に対応する電圧が保存されるまで電流が流れ、その後にはターンオフされる。
【００９５】
データ移動区間Ｄｔｒａｎｓで、第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳがハイレベルに印加され、第１制御信号ＧＷがローレベルに印加される。それにより、第２トランジスタＴＢ２がターンオンされ、第１キャパシタＣ１に保存されていた（Ｎ−１）フレームの走査区間の間、発光画素ＥＰ２に書き込まれたデータ信号Ｄが、第２ノードＮ２に移動する。それにより、第２キャパシタＣ２には、駆動電圧ＥＬＶＤＤと第２ノードＮ２との電圧差が保存される。
【００９６】
走査／発光区間Scan／Emissionでは、走査区間及び発光区間が同時に進められる。走査／発光区間Scan／Emissionで、第１電源電圧ＥＬＶＤＤが、ハイレベルに印加され、第２電源電圧ＥＬＶＳＳが、ローレベルに印加される。そして、ローレベルの走査信号Ｓ１ないしＳｎ＋１が各走査線に順次に入力され、第１トランジスタＴＢ１は、ターンオンされ、各走査線に連結された発光画素ＥＰ２とダミー画素ＤＰ２とにデータ信号が順次に入力される。このとき、ダミー画素ＤＰ２には、不良画素に印加されたデータ信号と同一のデータ信号が印加される。それにより、第１キャパシタＣ１には、Ｎフレームのデータ信号に対応する電圧が保存される。
【００９７】
一方、第２トランジスタＴＢ２は、ターンオフされ、第１ノードＮ１と第２ノードＮ２とを遮断する。そして、ターンオンされた第３トランジスタＴＢ３を介して、第１電源電圧ＥＬＶＤＤから有機発光素子ＯＬＥＤのカソード電極までの電流経路が形成され、（Ｎ−１）フレームの走査区間の間、発光画素ＥＰ２に書き込まれ、第２キャパシタＣ２に保存されたデータ信号に対応する輝度で、有機発光素子ＯＬＥＤが発光する。このとき、表示領域ＡＡ内の全ての発光画素ＥＰ２が同時に発光する。不良画素の有機発光素子ＯＬＥＤは、ダミー画素ＤＰ２からリペア線を介して供給される電流によって発光する。すなわち、走査／発光区間Scan／Emissionでは、Ｎフレームのデータ信号が走査信号によって順次に入力され、それと同時に、（Ｎ−１）フレームのデータ信号に対応して表示領域ＡＡ内の全ての発光画素ＥＰ２が同時に発光する。
【００９８】
ここで、順次に印加される走査信号の幅を２水平時間（２Ｈ）として印加し、隣接する走査信号の幅、例えば、（ｎ−１）番目の走査信号Ｓｎ−１の幅と、ｎ番目の走査信号Ｓｎの幅は、１Ｈ以下ほど重畳されるように印加することが望ましい。それは、表示領域の大面積化による信号線のＲＣ遅延による充電不足現象を克服するためである。
【００９９】
図１９は、本発明の他の実施形態による発光画素の回路図であり、図２０は、図１９の発光画素の駆動について説明するためのタイミング図である。
【０１００】
図１９を参照すれば、発光画素ＥＰ３は、有機発光素子ＯＬＥＤと、有機発光素子ＯＬＥＤに電流を供給するための画素回路２Ｃと、を具備する。図示されていないが、ダミー画素ＤＰ３は、有機発光素子ＯＬＥＤが除外された画素回路２Ｃを具備する。
【０１０１】
有機発光素子ＯＬＥＤのアノード電極は、画素回路２Ｃに連結され、カソード電極は、第２電源電圧ＥＬＶＳＳを供給する第２電源と連結される。有機発光素子ＯＬＥＤは、画素回路２Ｃから供給される電流に対応して所定輝度で発光する。有機発光素子ＯＬＥＤと画素回路２Ｃとが連結される領域の切断部１３０は、発光画素ＥＰ３が不良画素であると判定された場合、レーザビームによって切断される領域である。
【０１０２】
画素回路２Ｃは、８個のトランジスタＴＣ１ないしＴＣ８、及び２個のキャパシタＣ１及びＣ２を具備する。
【０１０３】
第１トランジスタＴＣ１のゲート電極は、走査線から走査信号Ｓを印加され、第１電極は、データ線に連結されてデータ信号Ｄを印加され、第２電極は、第１ノードＮ１に連結される。
【０１０４】
第２トランジスタＴＣ２のゲート電極は、第１制御信号ＧＷを印加され、第１電極は、第１ノードＮ１に連結され、第２電極は、第２ノードＮ２に連結される。
【０１０５】
第３トランジスタＴＣ３のゲート電極は、第２制御信号ＧＩを印加され、第１電極は、初期化電源に連結されて初期化電圧Ｖｉｎｔを印加され、第２電極は、第３ノードＮ３に連結される。
【０１０６】
第４トランジスタＴＣ４のゲート電極は、第１制御信号ＧＷを印加され、第１電極は、第３ノードＮ３に連結され、第２電極は、第４ノードＮ４に連結される。
【０１０７】
第５トランジスタＴＣ５のゲート電極は、第２制御信号ＧＩを印加され、第１電極は、第１電源に連結されて第１電源電圧ＥＬＶＤＤを印加され、第２電極は、第２ノードＮ２に連結される。
【０１０８】
第６トランジスタＴＣ６のゲート電極は、第３ノードＮ３に連結され、第１電極は、第２ノードＮ２に連結され、第２電極は、第４ノードＮ４に連結される。第６トランジスタＴＣ６は、駆動トランジスタとしての役割を行う。
【０１０９】
第７トランジスタＴＣ７のゲート電極は、第３制御信号ＧＥを印加され、第１電極は、第４ノードＮ４に連結され、第２電極は、有機発光素子ＯＬＥＤのアノード電極に連結される。
【０１１０】
第８トランジスタＴＣ８のゲート電極は、第３制御信号ＧＥを印加され、第１電極は、第１電源に連結されて第１電源電圧ＥＬＶＤＤを印加され、第２電極は、第２ノードＮ２に連結される。
【０１１１】
第１キャパシタＣ１は、第１ノードＮ１と、第３電源電圧Ｖｈｏｌｄを供給する第３電源との間に連結される。第１キャパシタＣ１は、第１トランジスタＴＣ１がターンオンされるときのデータ線から供給されるデータ信号Ｄに対応する電圧を充電する。第３電源は、所定の電圧の固定電源（例えば、直流電源）に設定されてもよく、例えば、第１電源電圧ＥＬＶＤＤを印加する第１電源、または初期化電圧Ｖｉｎｔを印加する初期化電源に設定されてもよい。第２キャパシタＣ２は、第３ノードＮ３と第１電源との間に連結される。
【０１１２】
図２０では、図１９の画素回路２Ｃを有する発光画素ＥＰ３とダミー画素ＤＰ３とが、図２に図示されたように、表示パネル１０ａに形成され、図９に図示されたように、不良画素リペアされた場合を例として説明する。
【０１１３】
図２０を参照すれば、各発光画素ＥＰ３は、同時発光方式で駆動され、各フレーム別に、初期化区間Ｉｎｔ、補償／データ移動区間Ｖｔｈ／Ｄｔｒａｎｓ、及び走査／発光区間Scan／Emissionに区分して動作する。走査／発光区間Scan／Emissionでは、走査信号が各走査線に対して順次に入力され、それに対応して、各発光画素ＥＰ３とダミー画素ＥＰ３とにデータ信号が順次に入力される。各発光画素ＥＰ３及びダミー画素ＤＰ３に具備された駆動トランジスタの初期化、スレショルド電圧補償、データ移動、及び各発光画素ＥＰ３の発光動作は、フレーム別に同時に具現される。
【０１１４】
初期化区間Ｉｎｔで、第１電源電圧ＥＬＶＤＤがハイレベルに印加され、第２電源電圧ＥＬＶＳＳ及び第２制御信号ＧＩが、ローレベルに印加される。それにより、第３トランジスタＴＣ３と、第５トランジスタＴＣ５とがターンオンされ、第２ノードＮ２に第１電源電圧ＥＬＶＤＤが印加され、第３ノードＮ３に初期化電圧Ｖｉｎｔが印加される。
【０１１５】
補償／データ移動区間Ｖｔｈ／Ｄｔｒａｎｓで、第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、第１制御信号ＧＷがローレベルに印加される。それにより、第２トランジスタＴＣ２がターンオンされ、第１キャパシタＣ１に保存されていた（Ｎ−１）フレームの走査区間の間、発光画素ＥＰ３に書き込まれたデータ信号Ｄが、第２ノードＮ２に移動する。また、第４トランジスタＴＣ４がターンオンされ、第６トランジスタＴＣ６は、ダイオード連結され、ダイオード連結された第６トランジスタＴＣ６を介して、電流が流れ、第６トランジスタＴＣ６のスレショルド電圧を補償しながら、第２キャパシタＣ２には駆動電圧ＥＬＶＤＤと第２ノードＮ２との電圧差が保存される。
【０１１６】
走査／発光区間Scan／Emissionでは、走査区間及び発光区間が同時に進められる。走査／発光区間Scan／Emissionで、第１電源電圧ＥＬＶＤＤがハイレベルに印加され、第２電源電圧ＥＬＶＳＳ及び第３制御信号ＧＥが、ローレベルに印加される。そして、ローレベルの走査信号Ｓ１ないしＳｎ＋１が、各走査線に順次に入力され、第１トランジスタＴＣ１は、ターンオンされ、各走査線に連結された発光画素ＥＰ３に、Ｎフレームのデータ信号が順次に入力される。このとき、ダミー画素ＤＰ３には、不良発光画素に印加されたデータ信号と同一のデータ信号が印加される。それにより、第１キャパシタＣ１には、Ｎフレームのデータ信号に対応する電圧が保存される。
【０１１７】
一方、第２トランジスタＴＣ２は、ターンオフされ、第１ノードＮ１と第２ノードＮ２とを遮断する。そして、第７トランジスタＴＣ７及び第８トランジスタＴＣ８がターンオンされ、ターンオンされた第６トランジスタＭＣ６を介して、第１電源電圧ＥＬＶＤＤから有機発光素子ＯＬＥＤのカソード電極までの電流経路が形成され、（Ｎ−１）フレームの走査区間の間、発光画素ＥＰ３に書き込まれて第２キャパシタＣ２に保存されたデータ信号に対応する輝度で、有機発光素子ＯＬＥＤが発光する。このとき、表示領域ＡＡ内の全ての発光画素ＥＰ２が同時に発光する。不良画素の有機発光素子ＯＬＥＤは、ダミー画素ＤＰ３からリペア線を介して供給される電流によって発光する。すなわち、走査／発光区間Scan／Emissionでは、Ｎフレームのデータ信号が走査信号によって順次に入力され、それと同時に、（Ｎ−１）フレームのデータ信号に対応して、表示領域ＡＡ内の全ての発光画素ＥＰ３が同時に発光する。一方、発光区間Emissionは、走査区間Scanと一部重畳するが、走査区間Scanより短く遂行されてもよい。
【０１１８】
ここで、順次に印加される走査信号の幅を、２水平時間（２Ｈ）で印加し、隣接する走査信号の幅、例えば、（ｎ−１）番目の走査信号Ｓｎ−１の幅と、ｎ番目の走査信号Ｓｎの幅は、１Ｈ以下ほど重畳されるように印加することが望ましい。それは、表示領域の大面積化による信号線のＲＣ遅延による充電不足現象を克服するためである。
【０１１９】
図２１及び図２２は、本発明の一実施形態による背面発光表示装置での発光画素リペアについて説明する断面図である。
【０１２０】
図２１及び図２２では、説明の便宜のために、各発光画素で、有機発光素子を構成する画素電極、及び画素回路のうち画素電極と連結される薄膜トランジスタＴＦＴのみを図示する。薄膜トランジスタＴＦＴは、図１５に図示された画素回路２Ａの第２トランジスタＴＡ２、図１７に図示された画素回路２Ｂの第３トランジスタＴＢ３、または図１９に図示された画素回路２Ｃの第７トランジスタＴＢ７でもある。
【０１２１】
図２１を参照すれば、基板１１上部に、薄膜トランジスタＴＦＴの活性層２１を形成する。図示されていないが、基板１１の上面に、不純物イオン拡散を防止し、水気や外気の浸透を防止し、表面を平坦化するためのバリア層、ブロッキング層及び／またはバッファ層のような補助層がさらに具備されてもよい。
【０１２２】
活性層２１は、半導体を含んでもよく、ドーピングによって、イオン不純物を含んでもよい。また、活性層２１は、酸化物半導体から形成されてもよい。活性層２１は、ソース領域及びドレイン領域と、チャンネル領域とを含む。
【０１２３】
活性層２１が形成された基板１１上部に、ゲート絶縁膜ＧＩが形成される。ゲート絶縁膜ＧＩ上部には、ゲート電極２４と画素電極３１とが形成される。ゲート電極２４は、活性層２１のチャンネル領域に対応するように形成される。
【０１２４】
ゲート電極２４と画素電極３１は、第１導電層及び第２導電層を、ゲート絶縁膜ＧＩ上に順に積層した後で、エッチングすることによって形成される。ゲート電極２４は、第１導電層の一部に形成された第１ゲート電極２２と、第２導電層の一部に形成された第２ゲート電極２３とを含んでもよい。画素電極３１は、第２導電層の一部が除去されながら露出された第１導電層の一部に形成されてもよい。ゲート電極２４と画素電極３１とが形成された基板１１上部に、層間絶縁膜ＩＬＤが形成される。
【０１２５】
層間絶縁膜ＩＬＤ上には、コンタクトホールを介して、活性層２１のソース領域及びドレイン領域と接触するソース電極及びドレイン電極２５，２６が形成される。ソース電極及びドレイン電極２５，２６のうち１つの電極は、コンタクトホールを介して、画素電極３１のエッジ領域に残存する第２導電層の一部と接触することにより、画素電極３１と電気的に連結される。そして、層間絶縁膜ＩＬＤ上には、導電物質のリペア線ＲＬと第１連結部４１とが形成される。第１連結部４１は、画素電極３１のエッジ領域に残存する第２導電層の一部と接触することにより、画素電極３１と電気的に連結される。リペア線ＲＬと第１連結部４１は、ソース電極及びドレイン電極２５，２６と同一の物質、または異なる物質から形成されてもよい。
【０１２６】
このように、バックプレーン形成後、画素回路をテストした結果、画素回路が不良である場合、画素電極３１と連結されたソース電極及びドレイン電極２５，２６のうち１つの電極と、画素電極３１とを連結する切断部１３０にレーザビームを照射し、薄膜トランジスタＴＦＴと画素電極３１とを電気的に分離する。それにより、不良である発光画素の画素回路と画素電極３１とが電気的に分離される。
【０１２７】
図２２を参照すれば、第１リペア部１４０ａで、リペア線ＲＬと第１連結部４１との上に、第１コンタクト金属ＣＭ（contact metal）１を形成し、リペア線ＲＬと画素電極３１とを電気的に連結する。第１コンタクト金属ＣＭ１は、化学気相蒸着（ＣＶＤ）のような方法で形成する。リペア後、第１コンタクト金属ＣＭ１が形成された基板１１上に、画素電極３１を露出させるホールを具備する画素定義膜ＰＤＬが形成される。
【０１２８】
その後、画素電極３１上には、発光層を含む有機膜及び対向電極が順に形成される。有機膜が赤色、緑色、青色の光をそれぞれ放出する場合、発光層は、赤色発光層、緑色発光層及び青色発光層にそれぞれパターニングされる。一方、有機膜が白色光を放出する場合、発光層は、白色光を放出するように、赤色発光層、緑色発光層及び青色発光層が積層された多層構造を有するか、あるいは赤色発光物質、緑色発光物質及び青色発光物質を含んだ単一層構造を有することができる。対向電極は、基板１１の全面に蒸着されて共通電極として形成される。本発明の実施形態では、画素電極３１がアノード電極として使用され、対向電極は、カソード電極として使用される。電極の極性は、反対に適用されてもよいということは、言うまでもない。
【０１２９】
図２３は、本発明の一実施形態による背面発光表示装置でのダミー画素連結について説明する断面図である。
【０１３０】
図２３では、説明の便宜のために、ダミー画素の画素回路のうち、リペア線ＲＬと連結される薄膜トランジスタＴＦＴのみを図示する。ダミー画素ＤＰの画素回路は、図２１及び図２２に図示された発光画素ＥＰの画素回路が形成されると同時に、同一物質から形成される。従って、図２３に図示された薄膜トランジスタＴＦＴは、図１５に図示された画素回路２Ａの第２トランジスタＴＡ２、図１７に図示された画素回路２Ｂの第３トランジスタＴＢ３、または図１９に図示された画素回路２Ｃの第７トランジスタＴＢ７でもある。
【０１３１】
図２３を参照すれば、基板１１上部に、薄膜トランジスタＴＦＴの活性層５１を形成する。活性層５１は、半導体を含んでもよく、ドーピングによって、イオン不純物を含んでもよい。また活性層５１は、酸化物半導体からも形成される。活性層５１は、ソース領域及びドレイン領域と、チャネル領域とを含む。活性層５１が形成された基板１１上部に、ゲート絶縁膜ＧＩが形成される。ゲート絶縁膜ＧＩ上部には、ゲート電極５４が形成される。
【０１３２】
ゲート電極５４は、活性層５１のチャンネル領域に対応するように形成される。ゲート電極５４は、第１導電層及び第２導電層をゲート絶縁膜ＧＩ上に順に積層した後、エッチングすることによって形成される。ゲート電極５４は、第１導電層の一部に形成された第１ゲート電極５２と、第２導電層の一部に形成された第２ゲート電極５３とを含んでもよい。ゲート電極５４が形成された基板１１上部に、層間絶縁膜ＩＬＤが形成される。
【０１３３】
層間絶縁膜ＩＬＤ上には、コンタクトホールを介して、活性層５１のソース領域及びドレイン領域と接触するソース電極及びドレイン電極５５，５６が形成される。そして、層間絶縁膜ＩＬＤ上には、導電物質のリペア線ＲＬと第２連結部６１とが形成される。第２連結部６１は、ソース電極及びドレイン電極５５，５６のうち１つの電極の延長部でもある。リペア線ＲＬは、ソース電極及びドレイン電極５５，５６と同一の物質、または異なる物質から形成されもする。
【０１３４】
第２リペア部１４０ｂで、リペア線ＲＬと第２連結部６１との上に、第２コンタクト金属ＣＭ２が形成され、リペア線ＲＬと第２連結部６１とが電気的に連結される。第２コンタクト金属ＣＭ２は、第１コンタクト金属ＣＭ１と同時に同一物質で、化学気相蒸着（ＣＶＤ）のような方法で形成する。第２コンタクト金属ＣＭ２が形成された基板１１上に、画素定義膜ＰＤＬが形成される。
【０１３５】
本発明の実施形態は、バックプレーン形成時に発生する発光画素の画素回路が不良である場合、画素回路不良による明点を克服するため、発光画素の画素電極と薄膜トランジスタとの連結を切り、画素電極と連結された連結部とリペア線とを連結する。発光画素の画素電極と連結されたリペア線は、ダミー画素の画素回路と連結される。それにより、発光画素の画素回路に入力されるデータ信号と同一のデータ信号が、ダミー画素の画素回路に入力され、入力されたデータ信号に対応する輝度で、発光画素の発光素子が発光する。
【０１３６】
図２４は、本発明の一実施形態による前面発光表示装置での発光画素リペアについて説明する断面図である。図２５は、本発明の一実施形態による前面発光表示装置でのダミー画素連結について説明する断面図である。
【０１３７】
図２４及び図２５では、説明の便宜のために、発光画素とダミー画素との画素回路において、リペア線ＲＬと連結される薄膜トランジスタＴＦＴのみを図示する。
【０１３８】
図２４及び図２５を共に参照すれば、基板１１上部に、発光画素ＥＰの薄膜トランジスタＴＦＴの活性層２１と、ダミー画素ＤＰの薄膜トランジスタＴＦＴの活性層５１とを形成する。図示されていないが、基板１１の上面に、不純物イオン拡散を防止し、水気や外気の浸透を防止し、表面を平坦化するためのバリア層、ブロッキング層及び／またはバッファ層のような補助層がさらに具備される。
【０１３９】
活性層２１，５１は、半導体を含んでもよく、ドーピングによってイオン不純物を含んでもよい。また活性層２１，５１は、酸化物半導体から形成されてもよい。活性層２１，５１は、ソース領域及びドレイン領域と、チャンネル領域とを含む。活性層２１，５１が形成された基板１１上部に、ゲート絶縁膜ＧＩを形成する。
【０１４０】
ゲート絶縁膜ＧＩ上部には、発光画素ＥＰのゲート電極２４と、ダミー画素ＤＰのゲート電極５４とが形成される。ゲート電極２４，５４それぞれは、活性層２１，５１のチャンネル領域にそれぞれ対応するように形成される。ゲート電極２４，５４が形成された基板１１上部に、層間絶縁膜ＩＬＤを形成する。
【０１４１】
層間絶縁膜ＩＬＤ上には、コンタクトホールを介して、活性層２１，５１のソース領域及びドレイン領域と接触するソース電極及びドレイン電極２５／２６，５５／５６がそれぞれ形成される。ソース電極及びドレイン電極２５／２６，５５／５６が形成された基板１１上部に、平坦化膜ＰＬを形成する。平坦化膜ＰＬは、画素電極３１に対応する領域の表面を凹凸にエンボシング構造を有するように形成する。
【０１４２】
平坦化膜ＰＬ上部には、発光画素ＥＰの画素電極３１、第１連結部４１、リペア線ＲＬ、及びダミー画素ＤＰのソース電極及びドレイン電極５５，５６のうち１つの電極と連結された第２連結部６１が形成される。第１連結部４１は、画素電極３１から延長された延長部でもある。リペア線ＲＬは、画素電極３１の周辺に隣接するように形成される。リペア線ＲＬ、第２連結部６１、画素電極３１は、同一の物質または異なる物質から形成されもする。画素電極３１は、平坦化膜ＰＬの形態により、凹凸のエンボシング構造を有するように形成することができる。
【０１４３】
このように、バックプレーン形成後、画素回路をテストした結果、画素回路が不良である場合、画素電極３１と連結されたソース電極及びドレイン電極２５，２６のうち１つの電極と、画素電極３１とを連結する切断部１３０に、レーザビームを照射し、発光画素ＥＰの薄膜トランジスタＴＦＴと、画素電極３１とを電気的に分離する。それにより、不良である発光画素の画素回路と画素電極３１とが電気的に分離される。
【０１４４】
そして、第１リペア部１４０ａで、第１コンタクト金属ＣＭ１によって、リペア線ＲＬと第１連結部４１とを電気的に連結する。そして、第２リペア部１４０ｂで、第２コンタクト金属ＣＭ２によって、リペア線ＲＬと第２連結部６１とを電気的に連結する。第１コンタクト金属ＣＭ１と第２コンタクト金属ＣＭ２は、同時に同一物質で化学気相蒸着（ＣＶＤ）のような方法で形成する。リペア後、第１コンタクト金属ＣＭ１と第２コンタクト金属ＣＭ２とが形成された基板１１上に、画素定義膜ＰＬＤが形成される。
【０１４５】
図示されていないが、画素電極３１上には、発光層を含む有機膜と対向電極とが形成される。有機膜と対向電極は、画素電極３１と同様に、平坦化膜ＰＬの形態によって、凹凸のエンボシング構造を有するように形成される。その場合、発光層から生じた光の進行方向に位置する構成要素の表面が屈曲を有するように、凹凸を具備することにより、全反射条件が満足して全反射が生じても、反射する光の入射角を変化させ、１つの構成要素内で、継続的に全反射の発生を防止することにより、ユーザが見つめる面に透過してくる光量を増やし、光効率を極大化させるという効果がある。
【０１４６】
図２６は、本発明の他の実施形態による背面発光表示装置での発光画素リペアについて説明する断面図である。図２７は、本発明の他の実施形態による背面発光表示装置でのダミー画素連結について説明する断面図である。
【０１４７】
図２６及び図２７では、説明の便宜のために、発光画素とダミー画素との画素回路のうち、リペア線ＲＬと連結される薄膜トランジスタＴＦＴのみを図示する。図２６及び図２７に図示された実施形態は、表示パネルのビジョン（vision）検査後、リペアを行う場合である。
【０１４８】
図２６及び図２７を共に参照すれば、基板１１上部に、発光画素ＥＰの薄膜トランジスタＴＦＴの活性層２１と、ダミー画素ＤＰの薄膜トランジスタＴＦＴの活性層５１とを形成する。図示されていないが、基板１１の上面に、不純物イオン拡散を防止し、水気や外気の浸透を防止し、表面を平坦化するためのバリア層、ブロッキング層及び／またはバッファ層のような補助層がさらに具備される。
【０１４９】
活性層２１，５１は、半導体を含んでもよく、ドーピングによって、イオン不純物を含んでもよい。また活性層２１，５１は、酸化物半導体からも形成される。活性層２１，５１は、ソース領域及びドレイン領域と、チャンネル領域とを含む。活性層２１，５１が形成された基板１１上部に、ゲート絶縁膜ＧＩを形成する。
【０１５０】
ゲート絶縁膜ＧＩ上部には、発光画素ＥＰのゲート電極２４と、ダミー画素ＤＰのゲート電極５４とが形成される。ゲート電極２４，５４は、活性層２１，５１のチャンネル領域に対応するように形成される。ゲート電極２４，５４は、第１導電層及び第２導電層を、ゲート絶縁膜ＧＩ上に順に積層した後、エッチングすることによって形成される。ゲート電極５４は、第１導電層の一部に形成された第１ゲート電極２２，５２と、第２導電層の一部に形成された第２ゲート電極２３，５３と、を含んでもよい。
【０１５１】
また、ゲート絶縁膜ＧＩ上部には、発光画素ＥＰの画素電極３１と第１連結部４１とが形成され、ダミー画素ＤＰの第２連結部６１が形成される。画素電極３１は、第２導電層の一部が除去されながら露出された第１導電層の一部に形成される。第１連結部４１は、画素電極３１から延長された延長部でもあり、第１導電層と第２導電層との一部でもある。第２連結部６１は、第１導電層の一部に形成された第１層６２と、第２導電層の一部に形成された第２層６３と、を含んでもよい。ゲート電極２４，５４及び第１連結部及び第２連結部４１，６１が形成された基板１１上部に、層間絶縁膜ＩＬＤが形成される。
【０１５２】
層間絶縁膜ＩＬＤ上には、コンタクトホールを介して、活性層２１，５１のソース領域及びドレイン領域と接触するソース電極及びドレイン電極２５／２６，５５／５６が形成される。そして、層間絶縁膜ＩＬＤ上には、リペア線ＲＬが、第１連結部４１及び第２連結部６１と少なくとも一部重畳するように形成される。ソース電極及びドレイン電極２５／２６，５５／５６、及びリペア線ＲＬが形成された基板１１上部に、画素定義膜ＰＤＬを形成する。
【０１５３】
ビジョン検査後、不良画素として検出された発光画素ＥＰで、画素電極３１と連結されたソース電極及びドレイン電極２５，２６のうち１つの電極と、画素電極３１とを連結する切断部１３０にレーザビームを照射してカッティングすることにより、発光画素ＥＰの薄膜トランジスタＴＦＴと、画素電極３１とを電気的に分離する。それにより、不良である発光画素の画素回路と画素電極３１とが電気的に分離される。
【０１５４】
そして、発光画素ＥＰの第１リペア部１４０ａにレーザビームを照射し、レーザ・ウェルディングを行う。それにより、リペア線ＲＬと第１連結部４１との間の絶縁膜が破壊され、リペア線ＲＬと第１連結部４１とが電気的に連結される。また、ダミー画素ＤＰの第２リペア部１４０ｂにレーザビームを照射し、レーザ・ウェルディングを行う。それにより、リペア線ＲＬと第２連結部６１との間の絶縁膜が破壊され、リペア線ＲＬと第２連結部６１とが電気的に連結される。
【０１５５】
ビジョン検査前後、画素電極３１上には、発光層を含む有機膜及び対向電極が順に形成される。有機膜が、赤色、緑色、青色の光をそれぞれ放出する場合、発光層は、赤色発光層、緑色発光層及び青色発光層にそれぞれパターニングされる。一方、有機膜が白色光を放出する場合、発光層は、白色光を放出するように赤色発光層、緑色発光層及び青色発光層が積層された多層構造を有するか、あるいは赤色発光物質、緑色発光物質及び青色発光物質を含んだ単一層構造を有することができる。対向電極は、基板１１の全面に蒸着され、共通電極として形成される。本発明の実施形態では、画素電極３１がアノード電極として使用され、対向電極は、カソード電極として使用されるが、電極の極性は、反対に適用されてもよいことは、言うまでもない。
【０１５６】
本発明の実施形態は、特定回路の不良時、リペア線を利用して、レーザ・ウェルディング方法で、簡単にリペアを行うことにより、表示装置の製造収率を向上させることができる。
【０１５７】
図２８は、本発明の他の実施形態による表示パネルを示す図面である。
【０１５８】
図２８を参照すれば、表示パネル１０ｄには、複数の走査線ＳＬ、複数のデータ線ＤＬ、及び複数のリペア線ＲＬの交差部に、ほぼ行列状に配列された複数の画素Ｐが形成される。画素Ｐは、表示領域ＡＡに形成された発光画素ＥＰと、非表示領域ＮＡに形成されたダミー画素ＤＰと、を含む。非表示領域ＮＡは、表示領域ＡＡの上下部のうち少なくとも１つの領域に形成される。それにより、ダミー画素ＤＰは、画素列の上下部のうち少なくとも１つの領域に画素列ごとに形成される。図２８では、画素列の下部にダミー画素ＤＰが形成された例を図示している。
【０１５９】
１つの発光画素ＥＰは、３つの発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３から構成され、発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３は、列方向に沿って配列される。各発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３は、画素回路ＰＣと、画素回路ＰＣと連結された発光素子Ｅと、を具備する。発光素子Ｅは、アノード電極、カソード電極及びアノード電極とカソード電極との間の発光層を含む有機発光素子ＯＬＥＤでもある。各発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３の画素回路ＰＣ、及び／または発光素子Ｅは、サイズが異なりもする。３つの発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３は、１つの走査線ＳＬｉに共通して連結され、３本のデータ線ＤＬｊ＿１，ＤＬｊ＿２，ＤＬｊ＿３にそれぞれ連結される。従って、走査線ＳＬｉに走査信号が供給されれば、データ信号が、３本のデータ線ＤＬｊ＿１，ＤＬｊ＿２，ＤＬｊ＿３を介して、各発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３に供給され、それにより、各発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３は、当該データ信号に対応する電圧を充電し、これに対応する輝度で発光する。
【０１６０】
ダミー画素ＤＰもまた、３つのダミー副画素ＳＤＰ１，ＳＤＰ２，ＳＤＰ３から構成され、ダミー副画素ＳＤＰ１，ＳＤＰ２，ＳＤＰ３は、列方向に沿って配列される。各ダミー副画素ＳＤＰ１，ＳＤＰ２，ＳＤＰ３は、発光素子Ｅなしに、画素回路ＰＣのみを具備する。ダミー副画素ＳＤＰ１，ＳＤＰ２，ＳＤＰ３の画素回路ＰＣは、発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３の画素回路ＰＣと同一である。３つのダミー副画素ＳＤＰ１，ＳＤＰ２，ＳＤＰ３は、１つの走査線ＳＬｎ＋１に共通して連結され、３本のデータ線ＤＬｊ＿１，ＤＬｊ＿２，ＤＬｊ＿３にそれぞれ連結される。従って、走査線ＳＬｎ＋１に走査信号が供給されれば、データ信号が、３本のデータ線ＤＬｊ＿１，ＤＬｊ＿２，ＤＬｊ＿３を介して、各ダミー副画素ＳＤＰ１，ＳＤＰ２，ＳＤＰ３に供給される。
【０１６１】
発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３のうち、第２発光副画素ＳＥＰ２の画素回路ＰＣが不良である場合、第２発光副画素ＳＥＰ２の画素回路ＰＣと発光素子Ｅとを連結する切断部１３０を分離し（cut）、発光素子Ｅをリペア線ＲＬｊと連結する。そして、ダミー副画素ＳＤＰ１，ＳＤＰ２，ＳＤＰ３のうち、第２発光副画素ＳＥＰ２に対応する第２ダミー副画素ＳＤＰ２の画素回路ＰＣをリペア線ＲＬｊと連結する。
【０１６２】
走査区間で、走査線ＳＬ１ないしＳＬｎに走査信号が順に供給されれば、データ信号が、３本のデータ線ＤＬｊ＿１，ＤＬｊ＿２，ＤＬｊ＿３を介して、各発光副画素ＳＥＰ１，ＳＥＰ２，ＳＥＰ３に供給される。最後の走査線ＳＬｎ＋１に、最後の走査信号が供給されれば、ｉ番目の走査線ＳＬｉに供給されたデータ信号と同一のデータ信号が各ダミー副画素ＳＤＰ１，ＳＤＰ２，ＳＤＰ３に供給され、リペア線ＲＬｊと連結された第２ダミー副画素ＳＤＰ２に、充電されたデータ信号に対応する電圧による電流がリペア線ＲＬｊを介して、第２発光副画素ＳＥＰ２に供給される。それにより、発光区間に、全ての発光画素ＥＰが同時に発光する。
【０１６３】
図２８の実施形態は、１つの画素を構成する複数の副画素の特性が異なる場合、ダミー画素を複数の副画素で形成した例である。しかし、その場合にも、ダミー画素を１つの副画素で構成し、ダミー画素に印加されるデータ信号のガンマ値を補正することにより、同一に駆動することができる。
【０１６４】
前述の実施形態では、画素回路をＰＭＯＳ（positive channel metal oxide semiconductor）トランジスタで具現し、ローレベルの信号がイネーブル信号であり、ハイレベルの信号がディスエーブル信号である例について説明したが、画素回路をＮＭＯＳ（negative channel metal oxide semiconductor）トランジスタで具現し、印加される信号を反転させることにより、本発明の駆動方法を適用してもよいことは、言うまでもない。その場合、ハイレベルの信号がイネーブル信号になり、ローレベルの信号がディスエーブル信号になる。
【０１６５】
本発明の実施形態で、薄膜トランジスタＴＦＴの動作点は、飽和領域（saturation range）に含まれ、不良画素のアノード電極の抵抗が高い場合、抵抗値を予測して不良画素の電流補正を行う。
【０１６６】
本発明の実施形態は、前述の特定画素構造及び同時発光駆動に限定されるものではなく、多様な方式で同時発光を行う多様な画素に適用され、発光画素の画素回路と発光素子とを分離し、リペア線を介して、ダミー画素の画素回路と連結することにより、画素回路の不良が発生しても、明点化または暗点化なしに同時発光を行うのである。
【０１６７】
本明細書では、本発明を限定された実施形態を中心に説明したが、本発明の範囲内で多様な実施形態が可能である。また、説明しないにしても、均等な手段もまた、本発明にそのまま結合されるものと言うことができる。従って、本発明の真の保護範囲は、特許請求の範囲によって決まるものである。
【産業上の利用可能性】
【０１６８】
本発明の有機発光表示装置、該有機発光表示装置のリペア方法及び該有機発光表示装置の駆動方法は、例えば、ディスプレイ関連の技術分野に効果的に適用可能である。
【符号の説明】
【０１６９】
２Ａ，２Ｂ，２Ｃ    画素回路
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ    表示パネル
１１    基板
２０    走査駆動部
２１，５１    活性層
２２，５２    第１ゲート電極
２３，５３    第２ゲート電極
２４，５４    ゲート電極
２５，５５    ソース電極
２６，５６    ドレイン電極
３０    データ駆動部
３１    画素電極
４０    制御部
４１    第１連結部
６１    第２連結部
００    表示装置
１３０    切断部
１４０ａ    第１リペア部
１４０ｂ    第２リペア部
【図１】
2014203081.tif 000003
【図２】
2014203081.tif 000004
【図３】
2014203081.tif 000005
【図４】
2014203081.tif 000006
【図５】
2014203081.tif 000007
【図６】
2014203081.tif 000008
【図７】
2014203081.tif 000009
【図８】
2014203081.tif 000010
【図９】
2014203081.tif 000011
【図１０】
2014203081.tif 000012
【図１１】
2014203081.tif 000013
【図１２】
2014203081.tif 000014
【図１３】
2014203081.tif 000015
【図１４】
2014203081.tif 000016
【図１５】
2014203081.tif 000017
【図１６】
2014203081.tif 000018
【図１７】
2014203081.tif 000019
【図１８】
2014203081.tif 000020
【図１９】
2014203081.tif 000021
【図２０】
2014203081.tif 000022
【図２１】
2014203081.tif 000023
【図２２】
2014203081.tif 000024
【図２３】
2014203081.tif 000025
【図２４】
2014203081.tif 000026
【図２５】
2014203081.tif 000027
【図２６】
2014203081.tif 000028
【図２７】
2014203081.tif 000029
【図２８】
2014203081.tif 000030