(57)【要約】【課題】レジスト膜の発泡を抑制可能な半導体装置の製造方法を提供する。【解決手段】基板１の一表面上に貫通電極孔２１を形成し、貫通電極孔２１を埋める様に第２フォトレジスト１０を塗布し、第２フォトレジスト１０に第１ベークを行い、第２フォトレジスト１０に対し、露光と現像を行って第２フォトレジスト１０に、貫通電極孔２１の開口部を包含し貫通電極孔２１の開口部よりも大きい開口部を有するレジストパターンを形成することにより半導体装置を製造し、第１ベークは、第１温度でレジスト膜をベークし、その後、第２温度でレジスト膜をベークし、第１温度は第２温度よりも低い温度である。【選択図】図２
2014170897.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一表面上に孔を形成する（ａ）と、
前記孔を埋める様にレジスト膜を塗布する（ｂ）と、
前記レジスト膜に第１ベークを行う（ｃ）と、
前記レジスト膜に対し、露光と現像を行って前記レジスト膜に、前記孔の開口部を包含し前記孔の開口部よりも大きい開口部を有するレジストパターンを形成する（ｄ）と、を有し、
前記（ｃ）は、
第１温度で前記レジスト膜をベークする（ｅ）と、
第２温度で前記レジスト膜をベークする（ｆ）と、
を有し、
前記第１温度は前記第２温度よりも低い温度である、半導体装置の製造方法。
【請求項２】
前記（ａ）は、
前記孔として、前記半導体基板を貫通する貫通電極孔を設け、前記貫通電極孔を設けた後、
前記半導体基板の一表面及び前記貫通電極孔の側壁に金属シード層を形成する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記（ｄ）の後、
前記レジストパターンをメッキマスク層として、前記貫通電極孔の内部と前記レジストパターンの開口部に電界メッキ法を用いて第１メッキ膜を被覆し、前記貫通電極孔の内部を貫通電極部とし、前記レジストパターンの開口部を第１バンプ部として一体形成する（ｇ）を有する、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記（ｅ）は、前記レジスト中の溶剤を揮発させた上、前記レジストの発泡が防止できる程度まで焼しめる、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記（ｆ）は、前記レジスト中の溶剤を揮発させた上、前記レジストを所定の硬度になる様に焼しめる、請求項１に記載の半導体装置の製造方法。
【請求項６】
前記（ｅ）は、前記半導体基板が７０℃以上、１００℃未満の温度でベークされ、
前記（ｆ）は、前記半導体基板が１００℃以上、１５０℃未満の温度でベークされる、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記レジスト膜は化学増幅型レジストである、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記（ｄ）は、前記露光の後で、前記レジストに第２ベークを行う、請求項１に記載の半導体装置の製造方法。
【請求項９】
前記第１バンプ部上に、前記第１バンプ部と異なる材料を含む第２バンプ部を形成する（ｈ）を有する、請求項３に記載の半導体装置の製造方法。
【請求項１０】
前記第１バンプ部は銅を含む金属で形成され、前記第２バンプ部はニッケルと金、ニッケルと鉛と金、錫と銀とを含む合金、若しくは無鉛半田のいずれかで形成される、請求項９に記載の半導体装置の製造方法。
【請求項１１】
半導体基板の一表面上に孔を形成する（ａ）と、
前記孔を埋める様にレジスト膜を塗布する（ｂ）と、
前記レジスト膜に第１ベークを行う（ｃ）と、
前記レジスト膜に対し、露光と現像を行って前記レジスト膜に、前記孔の開口部を包含し前記孔の開口部よりも大きい開口部を有するレジストパターンを形成する（ｄ）と、を有し、
前記（ｃ）は、
前記レジスト膜が塗布された前記半導体基板と熱源とを所定の距離だけ離してベークを行う（ｅ）と、
前記（ｅ）の後に、前記レジスト膜が塗布された前記半導体基板を、前記（ｅ）のベークの際よりも前記熱源に近づけてベークを行う（ｆ）と、
を有する、半導体装置の製造方法。
【請求項１２】
前記（ａ）は、
前記孔として、前記半導体基板を貫通する貫通電極孔を設け、前記貫通電極孔を設けた後、
前記半導体基板の一表面及び前記貫通電極孔の側壁に金属シード層を形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記レジストパターンの形成後、
前記レジストパターンをメッキマスク層として、前記貫通電極孔の内部と前記レジストパターンの開口部に電界メッキ法を用いて第１メッキ膜を被覆し、前記貫通電極孔の内部を貫通電極部とし、前記レジストパターンの開口部を第１バンプ部として一体形成する（ｇ）を有する、請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の更なる高密度集積化、高性能化を達成する為の技術として、半導体チップの表面と裏面に形成された導電層間を接続する貫通電極とバンプを設けた半導体チップを積層し、半導体チップ上に形成された導電層間を貫通電極及びバンプを介して電気的に接続する技術の開発が急がれ、特許文献１にもその技術が開示されている（特許文献１）。
【０００３】
また、特許文献２では、半導体基板の裏面に貫通電極孔を形成し、貫通電極孔側壁を絶縁膜で覆った上で、裏面の表面上に金属シード層を形成し、更にその表面上にレジストパターンでメッキマスク層を形成して、貫通電極とバンプを電界メッキで一体成形する技術が開示されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２９５８５１号公報
【特許文献２】特開２０１２−２３１０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、特許文献２に記載のように、レジストパターンでメッキマスク層を形成する場合、このレジストパターンは、半導体基板の裏面側にレジスト塗布、ベーク、露光、現像を行うことにより、形成される。
【０００６】
しかしながら、本発明者は、ベークの際にレジスト膜が発泡により破壊し、製品の歩留に大きく影響している問題を見出した。
【０００７】
そのため、レジスト膜の発泡を抑制可能な半導体装置の製造方法が望まれていた。
【課題を解決するための手段】
【０００８】
本発明の第１の態様は、半導体基板の一表面上に孔を形成する（ａ）と、前記孔を埋める様にレジスト膜を塗布する（ｂ）と、前記レジスト膜に第１ベークを行う（ｃ）と、前記レジスト膜に対し、露光と現像を行って前記レジスト膜に、前記孔の開口部を包含し前記孔の開口部よりも大きい開口部を有するレジストパターンを形成する（ｄ）と、を有し、前記（ｃ）は、第１温度で前記レジスト膜をベークする（ｅ）と、第２温度で前記レジスト膜をベークする（ｆ）と、を有し、前記第１温度は前記第２温度よりも低い温度である、半導体装置の製造方法である。
【０００９】
本発明の第２の態様は、半導体基板の一表面上に孔を形成する（ａ）と、前記孔を埋める様にレジスト膜を塗布する（ｂ）と、前記レジスト膜に第１ベークを行う（ｃ）と、前記レジスト膜に対し、露光と現像を行って前記レジスト膜に、前記孔の開口部を包含し前記孔の開口部よりも大きい開口部を有するレジストパターンを形成する（ｄ）と、を有し、前記（ｃ）は、前記レジスト膜が塗布された前記半導体基板と熱源とを所定の距離だけ離してベークを行う（ｅ）と、前記（ｅ）の後に、前記レジスト膜が塗布された前記半導体基板を、前記（ｅ）のベークの際よりも前記熱源に近づけてベークを行う（ｆ）と、を有する、半導体装置の製造方法である。
【発明の効果】
【００１０】
本発明によれば、レジスト膜の発泡を抑制可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】半導体装置２００を示す断面図である。
【図２】半導体装置２００の製造の手順を示すフロー図である。
【図３】半導体装置２００の製造の手順を示すフロー図である。
【図４】半導体装置２００の製造の手順を示す断面図である。
【図５】半導体装置２００の製造の手順を示す断面図である。
【図６】第１ベークに用いられる加熱構造３０７の構造を示す断面図である。
【図７】レジスト膜が発泡により破壊する例を示す断面図である。
【図８】第１の実施形態における、第１ベークの際の温度条件を示す図であって、（ａ）が第１温度によるベーク条件を、（ｂ）が第２温度によるベーク条件を示している。
【図９】第２の実施形態における、第１ベークの際の温度条件を示す図であって、（ａ）が第１温度によるベーク条件を、（ｂ）が第２温度によるベーク条件を示している。
【図１０】第３の実施形態における、第１ベークの際の温度条件を示す図であって、（ａ）が第１温度によるベーク条件を、（ｂ）が第２温度によるベーク条件を示している。
【発明を実施するための形態】
【００１２】
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
【００１３】
まず、図１を参照して第１の実施形態に係る半導体装置の製造方法で製造される半導体装置２００の概略構造について、貫通電極部およびバンプ部の構成を中心に説明する。
【００１４】
なお、図１では貫通電極部およびバンプ部以外の半導体装置２００の構成要素は、記載を省略している。
【００１５】
図１（ａ）に示すように、半導体装置２００は、シリコン等の半導体基板である基板１を有し、基板１の一方の面（図１では下面）に第１絶縁膜２と導電層３が設けられている。なお、図１では、導電層３が一方の面側に露出されているが、導電層３上に他の絶縁膜と他の導電層を重ねて、その他の導電層を導電層３に接続させた上で一方の面側に露出させた形態であっても良い。
【００１６】
一方、基板１の他の面（図１では上面）には導電層３に達する孔としての貫通電極孔２１（Through Substrate Via、ＴＳＶ、詳細は後述）が設けられている。
【００１７】
基板１の他の面には第２絶縁膜４が、貫通電極孔２１の側面には第３絶縁膜５が設けられ、第３絶縁膜５および導電層３を覆うようにして（貫通電極孔２１の側壁に）バリアメタルと金属シード層としてのシードメタル（以下、合わせてメタル層６という）が設けられている。
【００１８】
さらに、貫通電極孔２１を埋めるように、かつ貫通電極孔２１から一部が突出するように、第１メッキ膜７が形成され、第１メッキ膜７の上面には、第１メッキ膜とは異なる材料を含む第２メッキ膜８が設けられている。
【００１９】
ここでは、第１メッキ膜７とメタル層６のうち、貫通電極孔２１内に設けられた部分が貫通電極部２２であり（図１（ｂ）参照）、メタル層６と第１メッキ膜７の上部および第２メッキ膜８がバンプ部１６に該当する（図１（ａ）参照）。
【００２０】
より具体的には、図１（ｂ）に示すように、第１メッキ膜７のうち、貫通電極孔２１から突出した部分が第１バンプ部１２に該当し、第２メッキ膜８が第２バンプ部に該当する。さらに、メタル層６のうち、第１バンプ部１２の下であって、基板１の表面上から突出した部分が第３バンプ部１４に該当する。
【００２１】
また、図１（ａ）に示すように、第１バンプ部１２、第２バンプ部、および第３バンプ部１４でバンプ部１６を構成し、図１（ｂ）に示すように、第１メッキ膜７のうち、貫通電極孔２１内に設けられた部分が貫通電極部２２を構成している。
【００２２】
次に、図２〜図８を参照して、半導体装置２００の製造方法について説明する。
【００２３】
最初に、基板を用意する。 
具体的には、図４（ａ）に示すように、基板１の片面に第１絶縁膜２と導電層３を設けたものを用意し、図４（ｂ）に示すように、基板１の、第１絶縁膜２側と反対側の面に第２絶縁膜４を形成する。
【００２４】
次に、基板１に第２絶縁膜４側から貫通電極孔２１を形成する（図２のＳ１０１）。
【００２５】
具体的には、まず、図４（ｃ）に示すように、第２絶縁膜４上に第１フォトレジスト９を塗布し、露光、現像により、所定のＴＳＶ開口用パターンを形成する。
【００２６】
次に、図４（ｄ）に示すように、第１フォトレジスト９のパターンにてＴＳＶ（貫通電極孔２１）を形成する。この時ＴＳＶはドライエッチング技術で第２絶縁膜４と基板１をエッチングする事で形成する。
【００２７】
次に、図４（ｅ）に示すように、ＴＳＶ形成後に、第１フォトレジスト９を除去する。
【００２８】
次に、図４（ｆ）に示すように、第２絶縁膜４側から、第２絶縁膜４および貫通電極孔２１の内周に第３絶縁膜５を形成する。
【００２９】
最後に、図４（ｇ）に示すように、第２絶縁膜４側から、ドライエッチングで第３絶縁膜５をエッチバックし、さらに第１絶縁膜２にもエッチングを行い、導電層３までのＴＳＶ（貫通電極孔２１）を形成する。
【００３０】
貫通電極孔２１が形成されると、次に、図４（ｈ）に示すように、第２絶縁膜４側から、スパッタでバリアメタルとシードメタル（合わせてメタル層６と表示する）を形成する（図２のＳ１０２）。本実施形態では一例として、Ｔｉによるバリアメタルと、Ｃｕによるシードメタルを形成する。
【００３１】
メタル層６が形成されると、レジストを塗布する面をＨＭＤＳ（ヘキサメチルジシラン）等を用いて疎水性化し、レジストとの密着性を向上させた後に、半導体基板を例えば１３０℃で４０秒程度保温する（図２のＳ１０３）。
【００３２】
次に、図５（ａ）に示すように、第２絶縁膜４側から、レジスト膜としての第２フォトレジスト１０を（貫通電極孔２１を埋めるように）塗布する（図２のＳ１０４）。第２フォトレジスト１０はスピンコートでポジ型フォトレジストを塗布する。
【００３３】
なお、レジスト膜の膜厚によっては、感度を上げるために化学増幅レジストを用いるのが望ましい。ここでは化学増幅レジストを用いた場合を説明する。化学増幅レジストを用いた場合、レジストの厚さは例えば５０μｍである。
【００３４】
次に、塗布された第２フォトレジスト１０を加熱し、第１ベークを行う（図１のＳ１０５）。第１ベークの目的は、レジストに溶剤が残存すると、現像でレジストが溶解されずに残る現像不良を引き起こす為、ベークにより溶剤を揮発させる事と、レジストの硬度が低いと後工程であるメッキ工程でレジストがメッキ液に侵される為、それを抑止する事（焼きしめ）である。
【００３５】
ここでは、第１ベークを第１温度によるベーク（図２のＳ１０５ａ）と、第２温度によるベーク（図２のＳ１０５ｂ）の２回に分けて行い、第１温度よりも第２温度を高くする（第１温度を第２温度よりも低くする）。
【００３６】
例えば、第１温度によるベークは９０℃で３００秒程度、第２温度によるベークは１２５℃で１００秒程度である。なお、第１の実施形態では第１温度によるベークと第２温度によるベークを、それぞれ図８（ａ）と図８（ｂ）に示すように、一定温度で一定時間保持するものとする。
【００３７】
このように、温度の異なる２回の第１ベークを行う理由について、以下に説明する。
【００３８】
前述のように、ベークを行う目的の一つは、レジスト中の溶剤を揮発させることであるが、本発明者は、第１ベークの際にレジスト膜が発泡により破壊し、製品の歩留に大きく影響する場合があることを見出した。なお、本実施形態のレジスト溶剤とは、ＰＧＭＥＡ（プロピレングリコールモノエチルエーテルアセテート）またはＧＢＬ（ガンマブチロラクトン）である。
【００３９】
この発泡不良は、数１０μｍと深い貫通電極孔２１の底に存在しうる空洞部にベークで発生したレジスト溶剤の揮発物が充満し、その圧力で発生したと推定される。
【００４０】
即ち、図７（ａ）に示すように、第２フォトレジスト１０を塗布した際に、貫通電極孔２１の底部に空洞３１が生じ、図７（ｂ）に示すように、空洞３１にレジスト溶剤の揮発物が充満し、図７（ｃ）に示すように、揮発物の圧力により、貫通電極孔２１の上方の第２フォトレジスト１０が破壊されたものと考えられる。
【００４１】
そこで、本発明者は第１ベークを、１２５℃で３００秒の１回のみ行っていたものに対して、ベーク温度、時間、回数を変化させて、第１ベークを行い、発泡不良の有無を確認した。なお、１２５℃で３００秒のベーク条件は、この場合、レジスト膜の硬度が最も高くなる条件である。
【００４２】
その結果、以下のような知見が得られた。 
（１）ベーク温度を９０℃に設定すると、処理時間を３００秒以上に延ばしても発泡不良は発生しなかった。 
（２）１２５℃で１００秒のベークを一回のみ行った場合は、発泡不良が必ず発生した。 
（３）９０℃で３００秒のベークを行った後、１２５℃で３００秒のベークを行った場合、発泡不良は発生しなかった。
【００４３】
上記の知見から、本発明者は以下のような考察を行った。 
レジスト膜は、ベークを加える事でその硬度（強度）が増し、上記の例では１２５℃、３００秒の処理で、その硬度が最大となる事が事前に確認されているが、その硬度が増す中で、レジストの溶剤の揮発レートが相当に高いと、空洞部に充満した揮発物の圧力がレジストの破壊強度（レジストが変形に耐え得る最大圧力に対応する値であり、レジストの硬度に比例）以上になった場合に、発泡不良は起こると考えた。そこで、本発明者は、１２５℃での本ベークの前に、溶剤の揮発レート（揮発量）を低く抑えた状態でレジストの破壊強度をある程度まで増やす副ベークが必要と考えた。
【００４４】
本発明者は、更に種々の実験を重ねた上で、以下の結論を見出した。 
即ち、上記の例については、第１ベークを、第１温度によるベーク（７０℃以上、１００℃未満／低温）と第２温度によるベーク（１００℃以上、１５０度未満／高温）に分け、第１温度によるベークを２４０秒以上実施すれば、発泡不良は抑えられるという結論に達した。
【００４５】
換言すれば、第１温度によるベークで、第２フォトレジスト１０中の溶剤を揮発させた上、第２フォトレジスト１０の発泡が防止できる程度まで焼しめ、さらに、第２温度によるベークで、第２フォトレジスト１０中の溶剤を揮発させた上、第２フォトレジスト１０を所定の硬度になる様に焼しめることにより、発泡不良は抑えられることが分かった。
【００４６】
なお、上記の温度、処理時間は一例であり、レジスト種により適宜設定可能である。レジスト溶剤もＰＧＭＥＡやＧＢＬに限定されるものではない。 
以上が温度の異なる２回の第１ベークを行う理由である。
【００４７】
また、２回の第１ベークの際の加熱の方法としては、同じ熱源を用い、第１温度によるベークと第２温度によるベークとで、熱源とレジスト（基板）間の距離を変えることにより、温度を変化させる方法が挙げられる。
【００４８】
このような構造としては、例えば、図６に示すように、基板１を加熱する板状のベークプレート３００（熱源）と、ベークプレート３００を貫通するように、かつ駆動部３０１を用いてベークプレート３００に対して昇降可能に設けられ、基板を保持する第１ギャップピン３０３と、ベークプレート３００上に固定され、第１ギャップピン３０３よりも高さが低い第２ギャップピン３０５を有する加熱構造３０７がある。
【００４９】
加熱構造３０７では、第１ギャップピン３０３を昇降させることにより、基板１とベークプレート３００の距離を変えることができ、これにより、異なる温度条件でベークを行うことができる。例えば、図６の状態で、基板１とベークプレート３００を所定の距離だけ離した状態で第１温度によるベークを行い、その後に第１ギャップピン３０３を下降させて第２ギャップピン３０５に基板１を保持させた状態、即ち、第１温度によるベークの際よりも基板１とベークプレート３００を近づけた状態で第２温度によるベークを行う。
【００５０】
具体的には、例えば東京エレクトロン社製レジスト塗布ユニット（型名：ACT-12）を使用した場合、ベークプレート３００と基板１の距離は、第１温度によるベークの際は１ｍｍ程度、第２温度によるベークの場合は０．１ｍｍ程度である。
【００５１】
第１ベークが終了すると、図５（ｂ）に示すように、第２絶縁膜４側から、第２フォトレジスト１０を露光して、形成するバンプの形状に合わせて、第２フォトレジスト露光部１１を形成する（図２のＳ１０６）。
【００５２】
なお、露光条件は、例えばｉ線型ステッパーで２４００Ｊ／ｍ２程度である。
【００５３】
次に、必要に応じて第２フォトレジスト１０に第２ベーク（ＰＥＢ、Post Exposure Bake）を行う（図２のＳ１０７）。これにより、露光により発生する化学増幅反応を加熱で更に促進させることができ、また、露光不足を補う事も可能となる。第２ベークの条件は、例えば１００℃で１８０秒程度である。
【００５４】
次に、図５（ｃ）に示すように、第２絶縁膜４側から、第２フォトレジスト露光部１１を現像することにより、パターン形成を行う（図２のＳ１０８）。現像は数回に分割して実施することができ、回数を増やすことにより、ＴＳＶ内のレジストを確実に除去できる。具体的には、例えば５０秒の現像を５回程度行う。
【００５５】
このようにして、貫通電極孔２１の開口部を包含し、かつ貫通電極孔２１の開口部よりも大きい開口部２３を有するレジストパターンが形成される。
【００５６】
レジストパターンの形成後、図５（ｄ）に示すように、第２絶縁膜４側から、第１メッキ膜７を形成する（図３のＳ１０９）。第１メッキ膜７は例えばＣｕを含む金属であるが、ここでは電解メッキ法によりＣｕ膜を形成する。
【００５７】
なお、残存する第２フォトレジスト１０は、メッキマスク層となる。ここでは、貫通電極２２とバンプ部１６の一部を第１メッキ膜７で形成する。ここで貫通電極２２と一体に形成されるバンプ部を第１バンプ部１２という。なお、本実施形態において「一体に形成される」とは、連続して同じ材料で形成されることを意味し、別材料との接合面を有して一体に形成されるものを除く。
【００５８】
続いて、図５（ｄ）に示すように、第２メッキ膜８として電解メッキ法によりＳｎＡｇ膜を形成する（図３のＳ１１０）。第２メッキ膜８によるバンプ部を第２バンプ部という。なお、第２メッキ膜８はここではＳｎＡｇ（錫と銀とを含む合金）を例示したが、ニッケルと金、ニッケルと鉛と金、若しくは無鉛半田でもよい。
【００５９】
次に、図５（ｅ）に示すように、第２フォトレジスト１０（メッキマスク層）を除去する（図３のＳ１１１）。
【００６０】
最後に、図５（ｆ）に示すように、第２絶縁膜４上のメタル層６を除去する（図３のＳ１１２）。第１バンプ部１２の下であってシリコン基板表面上のメタル層６を第３バンプ部１４という。 
このようにして、半導体装置２００が完成する。
【００６１】
このように、第１の実施形態によれば、基板１の一表面上に貫通電極孔２１を形成し、貫通電極孔２１を埋める様に第２フォトレジスト１０を塗布し、第２フォトレジスト１０に第１ベークを行い、第２フォトレジスト１０に対し、露光と現像を行って第２フォトレジスト１０に、貫通電極孔２１の開口部を包含し貫通電極孔２１の開口部よりも大きい開口部を有するレジストパターンを形成することにより半導体装置を製造し、第１ベークは、第１温度で前記レジスト膜をベークし、その後、第２温度で前記レジスト膜をベークし、第１温度は第２温度よりも低い温度である。 
そのため、第１ベーク時のレジスト膜の発泡を抑制可能である。
【００６２】
次に、第２の実施形態について、図９を参照して説明する。
【００６３】
第２の実施形態は、第１の実施形態において、一定温度で第１ベークを行うのではなく、目標温度範囲内で、昇温しながら第１ベークを行うものである。
【００６４】
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００６５】
図９に示すように、第２の実施形態では、第１ベークを行う際に、図９（ａ）に示すように、第１温度によるベークを目標温度範囲内（図９（ａ）の矢印の範囲）で、昇温しながらベークを行い、さらに、第２温度によるベークも、図９（ｂ）に示すように、目標温度範囲内（図９（ｂ）の矢印の範囲）で、昇温しながらベークを行っている。なお、目標温度範囲内とは、この例では、第１温度が７０℃以上、１００℃未満であり、第２温度が１００℃以上、１５０度未満である。
【００６６】
このような温度条件とする理由について、説明する。 
例えば、基板を搭載するステージに熱源を設け、第１ベークの２回のベークを同一のチャンバ内で実施する場合、第１温度によるベークと第２温度によるベークの際の温度の切り替え（昇温）が図８に示すようにスムースに運べない（即ち一定温度に保持するのが困難な）場合がある。
【００６７】
この場合は、図９に示すように、目標温度範囲内で、昇温しながらベークを行うことにより、一定温度に保持してベークを行った場合と同様の効果を得ることができる。 
以上が、昇温しながらベークを行う理由である。
【００６８】
なお、第１ベークの温度条件以外の製造条件は、第１の実施形態と同様であるため、説明を省略する。
【００６９】
このように、第２の実施形態によれば、基板１の一表面上に貫通電極孔２１を形成し、貫通電極孔２１を埋める様に第２フォトレジスト１０を塗布し、第２フォトレジスト１０に第１ベークを行い、第２フォトレジスト１０に対し、露光と現像を行って第２フォトレジスト１０に、貫通電極孔２１の開口部を包含し貫通電極孔２１の開口部よりも大きい開口部を有するレジストパターンを形成することにより半導体装置２００を製造し、第１ベークは、第１温度でレジスト膜をベークし、その後、第２温度でレジスト膜をベークし、第１温度は第２温度よりも低い温度である。 
従って、第１の実施形態と同様の効果を奏する。
【００７０】
また、第２の実施形態によれば、第１ベークを行う際に、目標温度範囲内で、昇温しながらベークを行っている。
【００７１】
そのため、第１温度によるベークと第２温度によるベークの際の温度の切り替えがスムースにできない場合であっても、ベークを行うことができる。
【００７２】
次に、第３の実施形態について、図１０を参照して説明する。
【００７３】
第３の実施形態は、第１の実施形態において、第１ベークの際に、第１温度によるベークを、目標温度範囲内で、昇温しながら行い、第２温度によるベークを一定温度で行うものである。
【００７４】
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００７５】
図１０に示すように、第３の実施形態では、第１ベークを行う際に、図１０（ａ）に示すように、第１温度によるベークを、目標温度範囲内（図１０の矢印の範囲）で、昇温しながら行い、図１０（ｂ）に示すように、第２温度によるベークを一定温度で行っている。
【００７６】
このような温度条件とする理由について、説明する。 
第１の実施形態のように、２回のベークを一定温度で行う場合は、チャンバ内の温度が一定になるまで基板をチャンバの外で待機させ、温度が一定になった後にチャンバ内に基板を搬入する必要がある。
【００７７】
一方で、生産性（製造のスピード）という観点からは、基板をチャンバの外で待機させる時間はなるべく短い方が好ましい。
【００７８】
そこで、図１０のように第１温度によるベークを目標温度範囲内で、昇温しながら行い、第２温度によるベークを一定温度で行うことにより、２回のベークをいずれも一定温度で行う場合と比べて、基板をチャンバの外で待機させる時間を短くすることができ、生産性を向上させることができる。
【００７９】
以上が、第１温度によるベークを、目標温度範囲内で、昇温しながら行い、第２温度によるベークを一定温度で行う理由である。
【００８０】
なお、第１ベークの温度条件以外の製造条件は、第１の実施形態と同様であるため、説明を省略する。
【００８１】
このように、第３の実施形態によれば、基板１の一表面上に貫通電極孔２１を形成し、貫通電極孔２１を埋める様に第２フォトレジスト１０を塗布し、第２フォトレジスト１０に第１ベークを行い、第２フォトレジスト１０に対し、露光と現像を行って第２フォトレジスト１０に、貫通電極孔２１の開口部を包含し貫通電極孔２１の開口部よりも大きい開口部を有するレジストパターンを形成することにより半導体装置を製造し、第１ベークは、第１温度でレジスト膜をベークし、その後、第２温度でレジスト膜をベークし、第１温度は第２温度よりも低い温度である。 
従って、第１の実施形態と同様の効果を奏する。
【００８２】
また、第３の実施形態によれば、第１ベークを行う際に、第１温度によるベークを、目標温度範囲内で、昇温しながら行い、第２温度によるベークを一定温度で行っている。
【００８３】
そのため、第１の実施形態と比べて、半導体装置２００の生産性を向上させることができる。
【産業上の利用可能性】
【００８４】
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００８５】
１        ：基板
２        ：第１絶縁膜
３        ：導電層
４        ：第２絶縁膜
５        ：第３絶縁膜
６        ：メタル層
７        ：第１メッキ膜
８        ：第２メッキ膜（第２バンプ部）
９        ：第１フォトレジスト
１０      ：第２フォトレジスト
１１      ：第２フォトレジスト露光部
１２      ：第１バンプ部
１４      ：第３バンプ部
１６      ：バンプ部
２１      ：貫通電極孔
２２      ：貫通電極部
２３      ：開口部
３１      ：空洞
２００    ：半導体装置
３００    ：ベークプレート
３０１    ：駆動部
３０３    ：第１ギャップピン
３０５    ：第２ギャップピン
３０７    ：加熱構造
【図１】
2014170897.tif 000003
【図２】
2014170897.tif 000004
【図３】
2014170897.tif 000005
【図４】
2014170897.tif 000006
【図５】
2014170897.tif 000007
【図６】
2014170897.tif 000008
【図７】
2014170897.tif 000009
【図８】
2014170897.tif 000010
【図９】
2014170897.tif 000011
【図１０】
2014170897.tif 000012