(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】ウェハＷＦ１およびウェハＷＦ２を準備する工程と、ウェハＷＦ１に対し第１研磨処理を行うことによりウェハＷＦ１の第１金属膜を研磨する工程と、ウェハＷＦ１に対し他の処理を行うと同時に、ウェハＷＦ２に対し第１研磨処理を行うことによりウェハＷＦ２の第１金属膜を研磨する工程と、ウェハＷＦ１に対する上記他の処理が終了した後に、ウェハＷＦ２に対し上記他の処理を行う工程と、を備える。ウェハＷＦ２に対し第１研磨処理を行う工程は、第１研磨速度によりウェハＷＦ２の第１金属膜を研磨する工程と、第１研磨速度よりも速い第２研磨速度によりウェハＷＦ２の第１金属膜を研磨する工程と、を含む。【選択図】図１
2014093386.tif 000002
【特許請求の範囲】
【請求項１】
凹部が設けられた層間絶縁膜と、前記凹部内および前記層間絶縁膜上に設けられた第１金属膜と、をそれぞれ有する第１ウェハおよび第２ウェハを準備する工程と、
前記第１ウェハに対し第１研磨処理を行うことにより前記第１ウェハの前記第１金属膜を研磨する工程と、
前記第１ウェハに対し他の処理を行うと同時に、前記第２ウェハに対し前記第１研磨処理を行うことにより前記第２ウェハの前記第１金属膜を研磨する工程と、
前記第１ウェハに対する前記他の処理が終了した後に、前記第２ウェハに対し前記他の処理を行う工程と、
を備え、
前記第２ウェハに対し前記第１研磨処理を行う前記工程は、
第１研磨速度により前記第２ウェハの前記第１金属膜を研磨する工程と、
前記第１研磨速度よりも速い第２研磨速度により前記第２ウェハの前記第１金属膜を研磨する工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１研磨処理を行う時間と、前記他の処理を行う時間と、の差は１０秒以内である半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記第１研磨速度により前記第１金属膜を研磨する前記工程において用いられるスラリーの濃度は、前記第２研磨速度により前記第１金属膜を研磨する前記工程において用いられるスラリーの濃度よりも低い半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記第１研磨速度により前記第１金属膜を研磨する前記工程において用いられるスラリーの濃度は、前記第２研磨速度により前記第１金属膜を研磨する前記工程において用いられるスラリーの濃度に対して５０％以下である半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
前記第１研磨速度により前記第１金属膜を研磨する前記工程は、前記第２ウェハの表面に純水を供給しながら行われる半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記第１研磨速度により前記第１金属膜を研磨する前記工程において前記第２ウェハに印加される荷重は、前記第２研磨速度により前記第１金属膜を研磨する前記工程において前記第２ウェハに印加される荷重よりも低い半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記第１金属膜は、ＣｕまたはＷからなる半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記他の処理は、第２研磨処理であり、
前記第１ウェハと前記第２ウェハを準備する工程において、前記凹部内および前記層間絶縁膜上に、前記第１金属膜と異なる材料からなる第２金属膜と、前記第１金属膜と、が順に設けられた、前記第１ウェハと前記第２ウェハが準備され、
前記第１ウェハに対し前記他の処理を行うと同時に前記第２ウェハに前記第１研磨処理を行う前記工程は、前記第１ウェハに対し前記第２研磨処理を行うことにより前記第１ウェハの前記第２金属膜を研磨し、
前記第２ウェハに対し前記他の処理を行う前記工程は、前記第２ウェハに対し前記第２研磨処理を行うことにより前記第２ウェハの前記第２金属膜を研磨する半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記第２ウェハに対し前記他の処理を行う前記工程において、前記第２ウェハに対し前記第２研磨処理を行うと同時に、前記第１ウェハに対し洗浄処理を行い、
前記第２ウェハに対し前記他の処理を行う前記工程の後において、前記第１ウェハに対する前記洗浄処理が終了した後に前記第２ウェハに対し前記洗浄処理を行う工程を備え、
前記第２ウェハに対し前記第２研磨処理を行う前記工程は、
第３研磨速度により前記第２ウェハの前記第２金属膜を研磨する工程と、
前記第３研磨速度より速い第４研磨速度により前記第２ウェハの前記第２金属膜を研磨する工程と、
を含む半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法において、
前記他の処理は、洗浄処理である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば研磨処理工程を含む半導体装置の製造方法に適用可能な技術である。
【背景技術】
【０００２】
半導体装置の製造方法においては、膜の平坦化を目的とした研磨処理が行われる場合がある。このような研磨処理は、たとえばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により行われる。ＣＭＰ法を用いた半導体装置の製造方法に関する技術としては、たとえば特許文献１〜５に記載されるものが挙げられる。
【０００３】
特許文献１に記載の技術は、第１の研磨パッドを用いて被研磨膜の表面を研磨する第１の工程と、水を供給しながら第１の研磨パッドよりも硬い第２の研磨パッドを用いて被研磨膜の表面を研磨する第２の工程と、を含むものである。特許文献２に記載の技術は、マルチゾーン型加圧室を有する研磨ヘッドを用いてメタルＣＭＰ処理を行う際に、各ゾーンの気圧の立ち上げを非同時的に行うというものである。
【０００４】
特許文献３に記載の技術は、研磨工程終了後の金属配線の高さを渦電流センサにより測定して得られた測定値に基づいて、後続の基板の研磨時間を調整するというものである。特許文献４に記載の技術は、バリア膜上に金属膜の一部が層状に残存するように金属膜の研磨を行う一次研磨工程後、金属膜の研磨速度が遅く、バリア膜／金属膜及び金属膜／絶縁膜の研磨速度比が０．５以上の研磨剤を用いて二次研磨工程を行うというものである。特許文献５に記載の技術は、ＣＭＰ法によってメタル層を平坦化した後の工程において、ウェハを遮光シートによって遮光するというものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２９６５９１号公報
【特許文献２】特開２０１０−３８０８号公報
【特許文献３】特開２０１０−１８６８６６号公報
【特許文献４】特開２００１−２２３２１６号公報
【特許文献５】特開２００４−１０４１３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置の製造方法においては、金属膜の研磨処理工程後に他の処理を行う場合がある。このような場合、スループットを向上させるためには、研磨処理が施された第１ウェハに対し他の処理を行うとともに、第２ウェハに対して研磨処理を行うことが好ましい。このとき、他の処理に要する時間が研磨処理に要する時間よりも長い場合、第１ウェハに対する他の処理が終了するまで、第２ウェハを待機させる必要がある。しかしながら、研磨処理工程後の待機時間中において、金属膜表面において局部電池反応に起因した欠陥が生じるおそれがあった。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、金属膜を有するウェハに対し研磨処理を行う工程において、第１研磨速度により金属膜を研磨した後に、第１研磨速度よりも速い第２研磨速度により金属膜を研磨する。
【発明の効果】
【０００８】
前記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体製造装置を示す平面模式図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示す断面模式図である。
【図３】第１の実施形態に係る半導体装置の製造方法を示す断面模式図である。
【図４】第１の実施形態に係る半導体装置の製造方法を示す断面模式図である。
【図５】第１の実施形態における各ウェハに対する研磨処理を説明するフロー図である。
【図６】研磨処理後の待機時間と金属膜上に生じる欠陥数との関係を示すグラフである。
【図７】第２の実施形態に係る半導体装置の製造方法を示す断面模式図である。
【図８】第２の実施形態に係る半導体装置の製造方法を示す断面模式図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係る半導体製造装置ＳＭ１を示す平面模式図である。図２〜４は、第１の実施形態に係る半導体装置の製造方法を示す断面模式図である。
第１の実施形態に係る半導体装置の製造方法は、以下のように行われる。
まず、ウェハＷＦ１と、ウェハＷＦ２と、を準備する。ウェハＷＦ１およびウェハＷＦ２は、凹部ＲＣ１が設けられた層間絶縁膜ＩＬ１と、凹部ＲＣ１内および層間絶縁膜ＩＬ１上に設けられた導電膜ＣＭ１と、をそれぞれ有する。次に、ウェハＷＦ１に対し第１研磨処理を行うことによりウェハＷＦ１の導電膜ＣＭ１を研磨する。次に、ウェハＷＦ１に対し他の処理を行うと同時に、ウェハＷＦ２に対し第１研磨処理を行うことによりウェハＷＦ２の導電膜ＣＭ１を研磨する。次に、ウェハＷＦ１に対する上記他の処理が終了した後に、ウェハＷＦ２に対し上記他の処理を行う。
【００１２】
また、ウェハＷＦ２に対し第１研磨処理を行う工程は、次のように行われる。まず、第１研磨速度によりウェハＷＦ２の導電膜ＣＭ１を研磨する。次いで、第１研磨速度よりも速い第２研磨速度によりウェハＷＦ２の導電膜ＣＭ１を研磨する。
このようにして、本実施形態に係る半導体装置の製造方法が行われる。
【００１３】
本実施形態によれば、導電膜ＣＭ１を有するウェハＷＦ２に対し第１研磨処理を行う工程において、第１研磨速度により導電膜ＣＭ１を研磨した後に、第１研磨速度よりも速い第２研磨速度により導電膜ＣＭ１を研磨する。すなわち、第１研磨速度による研磨工程により、第１研磨処理に要する時間を調整することができる。
このため、第１研磨処理後に他の処理を行う場合であっても第１研磨処理後におけるウェハＷＦ２の待機時間を低減できる。したがって、金属膜表面における局部電池反応に起因した欠陥の発生を抑制し、半導体装置の信頼性を向上させることが可能となる。
【００１４】
以下、本実施形態に係る半導体製造装置ＳＭ１の構成、および半導体装置の製造方法につき、詳細に説明する。
【００１５】
まず、本実施形態に係る半導体製造装置ＳＭ１の構成について説明する。
図１に示すように、半導体製造装置ＳＭ１は、たとえばプラテンＰＬ１、プラテンＰＬ２、洗浄槽ＷＴ１、およびＩ／ＯポートＩＯ１を含む。プラテンＰＬ１、プラテンＰＬ２および洗浄槽ＷＴ１は、たとえばＩ／ＯポートＩＯ１と接続した処理室ＣＨ１内に配置される。プラテンＰＬ１、プラテンＰＬ２、および洗浄槽ＷＴ１を内部に含む処理室ＣＨ１は、たとえばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法による研磨処理に用いられるＣＭＰ装置である。
【００１６】
Ｉ／ＯポートＩＯ１には、複数のウェハが収容されている。Ｉ／ＯポートＩＯ１に収容された複数のウェハは、順にＩ／ＯポートＩＯ１から処理室ＣＨ１に送られ、処理室ＣＨ１内において研磨処理が施される。処理室ＣＨ１内において研磨処理が施されたウェハは、再度Ｉ／ＯポートＩＯ１に収容される。
【００１７】
処理室ＣＨ１内には、プラテンＰＬ１、プラテンＰＬ２および洗浄槽ＷＴ１が設けられている。Ｉ／ＯポートＩＯ１から処理室ＣＨ１へ送られたウェハは、たとえばプラテンＰＬ１、プラテンＰＬ２、洗浄槽ＷＴ１の順に移動する。プラテンＰＬ１においては、ウェハに対し第１研磨処理が施される。プラテンＰＬ２においては、ウェハに対し第２研磨処理が施される。洗浄槽ＷＴ１においては、ウェハに対し洗浄処理が施される。
なお、プラテンＰＬ１における第１研磨処理およびプラテンＰＬ２における第２研磨処理は、たとえばＣＭＰ法により行われる。
【００１８】
プラテンＰＬ１における第１研磨処理と、プラテンＰＬ２における第１研磨処理は、並行して行われる。すなわち、プラテンＰＬ１とプラテンＰＬ２のそれぞれにウェハが配置された状態において、第１研磨処理と第２研磨処理を同時に行うことができる。これにより、半導体装置の製造方法におけるスループットを向上させることが可能となる。
このとき、第１研磨処理が施されたウェハと、第２研磨処理が施されたウェハは、たとえば次の処理が行われる場所へ同時に移動する。また、これらのウェハの移動と同時に、たとえばＩ／ＯポートＩＯ１からプラテンＰＬ１へ他のウェハが送り込まれる。
また、プラテンＰＬ１およびプラテンＰＬ２における研磨処理と、洗浄槽ＷＴ１における洗浄処理は、たとえば並行して行われる。この場合、プラテンＰＬ１、プラテンＰＬ２および洗浄槽ＷＴ１のそれぞれにウェハが配置された状態において、第１研磨処理、第２研磨処理および洗浄処理が同時に行うことができる。これにより、半導体装置の製造方法におけるスループットをさらに向上させることが可能となる。
【００１９】
なお、図１では、プラテンＰＬ１においてウェハＷＦ２に対し第１研磨処理を、プラテンＰＬ２においてウェハＷＦ１に対し第２研磨処理を、同時に行っている状態が示されている。このとき、洗浄槽ＷＴ１には、他のウェハが配置され、このウェハに対し洗浄処理が行われていてもよい。
第２研磨処理が施されたウェハＷＦ１は、第２研磨処理後、洗浄槽ＷＴ１へ移動する。また、第１研磨処理が施されたウェハＷＦ２は、第１研磨処理後、プラテンＰＬ２へ移動する。このとき、ウェハＷＦ１の移動とウェハＷＦ２の移動は、たとえば同時に行われる。
【００２０】
なお、半導体製造装置ＳＭ１には、プラテンＰＬ２は設けられていなくともよい。すなわち、処理室ＣＨ１内には、プラテンＰＬ１のみが設けられることとなる。この場合、ウェハは、プラテンＰＬ１から洗浄槽ＷＴ１へ直接移動する。
このような場合においても、プラテンＰＬ１における第１研磨処理と、洗浄槽ＷＴ１における洗浄処理は、たとえば並行して行われる。この場合、プラテンＰＬ１および洗浄槽ＷＴ１のそれぞれにウェハが配置された状態において、第１研磨処理および洗浄処理が同時に行うことができる。これにより、半導体装置の製造方法におけるスループットを向上させることが可能となる。
【００２１】
次に、本実施形態に係る半導体装置の製造方法につき詳細に説明する。
半導体装置は、たとえばトランジスタ等の素子が設けられたウェハ上に、配線やビアプラグ等を含む多層配線構造を形成してなる。配線やビアプラグは、例えばシングルダマシン構造やデュアルダマシン構造を有する。
【００２２】
多層配線構造を構成する各配線層は、例えば以下のように形成される。
まず、ウェハＷＦ１と、ウェハＷＦ２と、を準備する。ウェハＷＦ１およびウェハＷＦ２は、凹部ＲＣ１が設けられた層間絶縁膜ＩＬ１と、凹部ＲＣ１内および層間絶縁膜ＩＬ１上に設けられた導電膜ＣＭ１と、をそれぞれ有する。
ウェハＷＦ１とウェハＷＦ２を準備する当該工程においては、ウェハＷＦ１およびウェハＷＦ２を含む複数のウェハが準備され、Ｉ／ＯポートＩＯ１に収容される。各ウェハは、それぞれ、凹部ＲＣ１が設けられた層間絶縁膜ＩＬ１と、凹部ＲＣ１内および層間絶縁膜ＩＬ１上に設けられた導電膜ＣＭ１と、を有する。
【００２３】
層間絶縁膜ＩＬ１および導電膜ＣＭ１の形成は、たとえば次のように行われる。
まず、図２（ａ）に示すように、ウェハ上に設けられた層間絶縁膜ＩＬ２に、配線ＩＣ２を形成する。当該ウェハには、たとえばトランジスタ等の半導体素子が設けられる。配線ＩＣ２は、たとえば層間絶縁膜ＩＬ２に形成された凹部内に埋め込まれている。また、配線ＩＣ２は、たとえば層間絶縁膜ＩＬ２に設けられた凹部の内壁を覆うバリアメタル膜ＢＭ２と、バリアメタル膜ＢＭ２上に設けられ当該凹部を埋め込む導電膜ＣＭ２と、により構成される。導電膜ＣＭ２の表面には、たとえばキャップメタル膜ＣＰ２が形成される。
【００２４】
次いで、図２（ｂ）に示すように、層間絶縁膜ＩＬ２上に、凹部ＲＣ１が設けられた層間絶縁膜ＩＬ１を形成する。層間絶縁膜ＩＬ１は、たとえばＳｉＯ２または低誘電率材料により構成される。層間絶縁膜ＩＬ１上には、たとえばエッチングストッパ膜ＥＳ１が設けられている。エッチングストッパ膜ＥＳ１は、たとえばＳｉＮにより構成される。エッチングストッパ膜ＥＳ１が形成される場合、凹部ＲＣ１は、エッチングストッパ膜ＥＳ１を貫通して層間絶縁膜ＩＬ１に到達するように設けられることとなる。
【００２５】
凹部ＲＣ１は、たとえば層間絶縁膜ＩＬ１を貫通し、下層に位置する層間絶縁膜ＩＬ２に埋め込まれた配線ＩＣ２に到達するように設けられる。この場合、凹部ＲＣ１は、たとえば後述するビアプラグＶＰ１を埋め込むビアホールＶＨ１と、ビアホールＶＨ１上に位置し配線ＩＣ１を埋め込む配線溝ＴＲ１と、を構成する。なお、凹部ＲＣ１は、層間絶縁膜ＩＬ１を貫通しないように設けられていてもよい。
層間絶縁膜ＩＬ１のうち、ビアホールＶＨ１を含む層と、配線溝ＴＲ１を含む層は、互いに異なる工程により形成されてもよい。この場合、これらの層は、互いに同一の材料により構成されていてもよく、異なる材料により構成されていてもよい。
【００２６】
次いで、図３（ａ）に示すように、層間絶縁膜ＩＬ１に設けられた凹部ＲＣ１内、および層間絶縁膜ＩＬ１上に、バリアメタル膜ＢＭ１を形成する。本実施形態において、バリアメタル膜ＢＭ１は、たとえば層間絶縁膜ＩＬ１およびエッチングストッパ膜ＥＳ１に設けられた凹部ＲＣ１の内壁上、およびエッチングストッパ膜ＥＳ１上に設けられる。
バリアメタル膜ＢＭ１は、たとえばＴｉＮとＴｉを順に積層した積層膜や、ＴａＮとＴａを順に積層した積層膜により構成される。バリアメタル膜ＢＭ１の膜厚は、５０ｎｍ以上３００ｎｍ以下である。これにより、デザインルール９０ｎｍ世代の配線に最適なバリアメタル膜を実現することができる。
【００２７】
次いで、図３（ｂ）に示すように、層間絶縁膜ＩＬ１に設けられた凹部ＲＣ１内、および層間絶縁膜ＩＬ１上に、導電膜ＣＭ１を形成する。本実施形態において、導電膜ＣＭ１は、たとえば層間絶縁膜ＩＬ１およびエッチングストッパ膜ＥＳ１に設けられた凹部ＲＣ１を埋め込むようにバリアメタル膜ＢＭ１上に設けられる。導電膜ＣＭ１は、バリアメタル膜ＢＭ１と異なる材料により構成され、たとえばＣｕまたはＷからなる。本実施形態においては、導電膜ＣＭ１は、たとえばＣｕを主成分とする材料により構成される。この場合、導電膜ＣＭ１は、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりＣｕシード膜を形成した後、このＣｕシード膜を用いためっき法により形成される。このように、凹部ＲＣ１内および層間絶縁膜ＩＬ１上に、たとえば導電膜ＣＭ１と異なる材料からなるバリアメタル膜ＢＭ１と、導電膜ＣＭ１と、が順に設けられる。
このようにして、層間絶縁膜ＩＬ１および導電膜ＣＭ１の形成が行われる。
【００２８】
次に、ウェハＷＦ１およびウェハＷＦ２に対し、研磨処理を施す。
本実施形態における各ウェハに対する研磨処理は、たとえば第１研磨処理、第２研磨処理および洗浄処理により構成される。この研磨処理は、たとえば以下のように行われる。
まず、図４（ａ）に示すように、第１研磨処理により層間絶縁膜ＩＬ１上に位置する導電膜ＣＭ１を研磨する。本実施形態においては、たとえば導電膜ＣＭ１のうちエッチングストッパ膜ＥＳ１上に位置する部分が除去され、凹部ＲＣ１内に位置する部分が残存するよう、第１研磨処理が行われる。このとき、バリアメタル膜ＢＭ１のうちエッチングストッパ膜ＥＳ１上に位置する部分が露出することとなる。
次に、図４（ｂ）に示すように、第２研磨処理により層間絶縁膜ＩＬ１上に位置するバリアメタル膜ＢＭ１を研磨する。本実施形態においては、たとえばバリアメタル膜ＢＭ１のうちエッチングストッパ膜ＥＳ１に位置する部分が除去され、凹部ＲＣ１内に位置する部分が残存するよう、第２研磨処理が行われる。このとき、エッチングストッパ膜ＥＳ１の上面が露出することとなる。なお、バリアメタル膜ＢＭ１を研磨する際に、エッチングストッパ膜ＥＳ１の一部が除去されてもよい。
次に、第１研磨処理および第２研磨処理が施されたウェハに対して洗浄処理を施す。洗浄処理は、たとえば薬液または純水によりウェハ表面を洗浄することにより行われる。
このようにして、各ウェハに対する研磨処理が施される。
【００２９】
本実施形態においては、上記研磨処理により、各ウェハに、導電膜ＣＭ１およびバリアメタル膜ＢＭ１からなる配線ＩＣ１およびビアプラグＶＰ１が形成される。配線ＩＣ１およびビアプラグＶＰ１は、層間絶縁膜ＩＬ１に形成された凹部ＲＣ１内に埋め込まれる。
ビアプラグＶＰ１は、配線ＩＣ２に接続するように設けられる。配線ＩＣ１は、たとえばビアプラグＶＰ１と接続するよう、ビアプラグＶＰ１上に設けられる。なお、配線ＩＣ１は、ビアプラグＶＰ１上に位置しないように設けられてもよい。
また、導電膜ＣＭ１は、たとえばウェハに設けられたトランジスタに接続されるコンタクトプラグを構成してもよい。
【００３０】
本実施形態においては、半導体製造装置ＳＭ１を用いてウェハＷＦ１およびウェハＷＦ２に対し上記研磨処理を施す。上記研磨処理は、たとえばＩ／ＯポートＩＯ１に収容されたウェハＷＦ１およびウェハＷＦ２を含む複数のウェハに対して施される。
Ｉ／ＯポートＩＯ１に収容された複数のウェハは、順次処理室ＣＨ１内に搬送される。そして、処理室ＣＨ１内に搬送されたウェハに対し、プラテンＰＬ１による第１研磨処理、プラテンＰＬ２による第２研磨処理、洗浄槽ＷＴ１による洗浄処理が順に行われる。このとき、プラテンＰＬ１による第１研磨処理、プラテンＰＬ２による第２研磨処理、洗浄槽ＷＴ１による洗浄処理は、並行して行われる。すなわち、プラテンＰＬ１、プラテンＰＬ２および洗浄槽ＷＴ１のそれぞれにウェハが配置された状態において、第１研磨処理、第２研磨処理および洗浄処理が同時に行われることとなる。
【００３１】
ウェハＷＦ１およびウェハＷＦ２に対する上記研磨処理は、半導体製造装置ＳＭ１を用いて、たとえば以下のように行われる。なお、Ｉ／ＯポートＩＯ１内に収容される複数のウェハに含まれる任意のウェハについて、ウェハＷＦ１およびウェハＷＦ２と同様の研磨処理を行うことができる。
【００３２】
図５は、本実施形態における各ウェハに対する研磨処理を説明するフロー図である。ウェハＷＦ１およびウェハＷＦ２のそれぞれについて、図５に示すフロー図に示すステップＳ０１〜Ｓ１０が行われる。本実施形態においては、研磨処理対象となるウェハ毎に、当該ステップＳ０１〜Ｓ１０が行われる。
まず、ウェハＷＦ１およびウェハＷＦ２を、Ｉ／ＯポートＩＯ１へ収容する（Ｓ０１）。本実施形態においては、層間絶縁膜ＩＬ１と、凹部ＲＣ１内および層間絶縁膜ＩＬ１上に設けられた導電膜ＣＭ１と、をそれぞれ有する複数のウェハが、Ｉ／ＯポートＩＯ１へ収容される。
【００３３】
次に、ウェハＷＦ１を、Ｉ／ＯポートＩＯ１からプラテンＰＬ１へ搬送させる（Ｓ０２）。なお、Ｉ／ＯポートＩＯ１と処理室ＣＨ１との間における各ウェハの搬送は、たとえば搬送アームを用いて行われる。
なお、ウェハＷＦ１よりも先にプラテンＰＬ１に搬送された他のウェハが存在する場合、このウェハに対するプラテンＰＬ１による第１研磨処理が終了した後、ウェハＷＦ１をプラテンＰＬ１へ搬送することとなる。この場合、ウェハＷＦ１は、たとえば他のウェハをプラテンＰＬ１からプラテンＰＬ２へ搬送するのと同時に、Ｉ／ＯポートＩＯ１からプラテンＰＬ１へ搬送される。
【００３４】
次いで、ウェハＷＦ１に対し第１研磨処理を行う（Ｓ０３）。これにより、ウェハＷＦ１の導電膜ＣＭ１が研磨される。このとき、たとえばバリアメタル膜ＢＭ１のうちエッチングストッパ膜ＥＳ１上に位置する部分が露出する。ウェハＷＦ１に対する第１研磨処理は、たとえば他のウェハに対するプラテンＰＬ２による第２研磨処理と同時に行われる。
本実施形態において、各ウェハに対する第１研磨処理はプラテンＰＬ１により行われる。第１研磨処理は、たとえば回転数８０ｒｐｍ以上１２０ｒｐｍ以下の条件下で行われる。
【００３５】
本実施形態における第１研磨処理を行う工程（Ｓ０３）は、第１研磨処理により研磨する工程（Ｓ０３１）と、第１研磨速度よりも速い第２研磨速度により研磨する工程（Ｓ０３２）と、を含む。これは、各ウェハに対して行われる第１研磨処理において同様である。ウェハＷＦ１に対し第１研磨処理を行う工程は、たとえば第１研磨速度によりウェハＷＦ１の導電膜ＣＭ１を研磨する工程（Ｓ０３１）と、第１研磨速度よりも速い第２研磨速度によりウェハＷＦ１の導電膜ＣＭ１を研磨する工程（Ｓ０３２）と、を含む。
本実施形態においては、たとえば第１研磨速度により研磨する上記工程（Ｓ０３１）により第１研磨処理に要する時間を調整する。そして、第２研磨速度により研磨する上記工程（Ｓ０３２）により、導電膜ＣＭ１のうち層間絶縁膜ＩＬ１上に位置する部分を除去する。第１研磨速度と第２研磨速度は、たとえばウェハに印加する荷重や、スラリー濃度等により適宜調整することができる。
【００３６】
研磨処理後にウェハを待機させる場合、待機時間中において、金属膜表面に局部電池反応に起因した欠陥が生じるおそれがあった。この局部電池反応は、研磨処理に用いられたスラリーによってウェハ表面が不均一に濡れた状態において、ウェハを待機させることにより生じるものと考えられる。
このような待機時間は、たとえば導電膜ＣＭ１を研磨する第１研磨処理に要する時間と、バリアメタル膜ＢＭ１を研磨する第２研磨処理に要する時間と、の差により生じる。この差は、配線幅が９０ｎｍ以下となる場合において特に顕著に現れる。
【００３７】
本実施形態によれば、上述のように、第２研磨速度よりも遅い第１研磨速度により研磨する工程（Ｓ０３１）により、第１研磨処理に要する時間を調整することができる。このため、第１研磨処理に要する時間と、第２研磨処理に要する時間と、の差を、低減することが可能となる。すなわち、ウェハＷＦ１の第１研磨処理後において、他のウェハに対する第２研磨処理が終了していないことに起因して生じるウェハＷＦ１の待機時間を低減できる。したがって、金属膜表面における局部電池反応に起因した欠陥の発生を抑制できる。
【００３８】
また、第１研磨速度により研磨する工程（Ｓ０３１）の後に、第１研磨速度よりも速い第２研磨速度により研磨する工程（Ｓ０３２）により、導電膜ＣＭ１のうち層間絶縁膜ＩＬ１上に位置する部分を除去することができる。ここで、第２研磨速度により研磨を行う工程（Ｓ０３２）については、実際の製造ラインにおいて用いられる研磨速度によって導電膜ＣＭ１を研磨することができる。このため、導電膜ＣＭ１に欠陥等が生じることを抑制することが可能となる。
【００３９】
図６は、研磨処理後の待機時間と、研磨対象である金属膜上に生じる欠陥数と、の関係を示すグラフである。待機時間の単位は、秒である。また、トータル欠陥数は、各測定対象において検出された欠陥数を、測定対象間における相対値として示したものである。
図６に示す測定結果から、研磨処理後の待機時間が長くなるにつれ、研磨対象となった金属膜上の欠陥数が増大していくことがわかる。このため、第１研磨処理を行う時間と、第２研磨処理を行う時間と、の差は、１０秒以内とすることが好ましい。これは、ウェハＷＦ１およびウェハＷＦ２を含む各ウェハに対する第１研磨処理および第２研磨処理において同様である。これにより、図６に示すように、研磨対象となる導電膜ＣＭ１上に生じる欠陥数を十分に低減することが可能となる。
【００４０】
本実施形態においては、たとえば第１研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３１）において用いられるスラリー濃度を、第２研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３２）において用いられるスラリー濃度よりも低くすることができる。これにより、第１研磨速度を、第２研磨速度よりも遅くすることができる。
第１研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３１）において用いられるスラリー濃度は、たとえば第２研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３２）において用いられるスラリー濃度に対して５０％以下であり、特に３０％以下であることが好ましい。これにより、第１研磨速度を、第２研磨速度と比較して十分に遅くすることができる。すなわち、第１研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３１）において導電膜ＣＭ１が研磨される量を、十分に抑えることができる。この場合、実際に研磨される時間を第２研磨速度に基づいて算出することができるため、第１研磨処理に要する時間を設定することが容易となる。
【００４１】
なお、第１研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３１）は、たとえばウェハＷＦ１の表面に純水を供給しながら行われてもよい。この場合、第１研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３１）において、ウェハＷＦ１の表面にスラリーは供給されない。また、このとき、第２研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３２）においては既存のプロセスに用いられる濃度のスラリーを使用することができる。
この場合においても、第１研磨速度を、第２研磨速度よりも遅くすることができる。
【００４２】
また、第１研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３１）においてウェハＷＦ１に印加される荷重を、第２研磨速度により導電膜ＣＭ１を研磨する工程（Ｓ０３２）においてウェハＷＦ１に印加される荷重よりも低くすることができる。この場合においても、第１研磨速度を、第２研磨速度よりも遅くすることができる。
なお、第１研磨速度により研磨する工程（Ｓ０３１）においてウェハＷＦ１に印加される荷重は、たとえば０．１ｐｓｉ以上２ｐｓｉ以下である。また、第２研磨速度により研磨する工程（Ｓ０３２）においてウェハＷＦ１に印加される荷重は、たとえば１．５ｐｓｉ以上４．０ｐｓｉ以下である。
【００４３】
次いで、ウェハＷＦ１上に残存したスラリーを除去する（Ｓ０４）。
本実施形態において、スラリーを除去する工程（Ｓ０４）は、たとえば研磨パッドにウェハを押しつけてウェハを回転させながら水、または洗浄専用の薬液を供給することにより、ウェハ表面を洗浄する。このとき、たとえばウェハを押しつける際の荷重０．２ｐｓｉ以上５ｐｓｉ以下、ウェハの回転数１０ｒｐｍ以上１５０ｒｐｍ以下、純水または薬液の供給量１００ｃｃ／ｍｉｎの条件下にて、スラリーを除去する工程（Ｓ０４）が行われる。
【００４４】
次いで、ウェハＷＦ１をプラテンＰＬ２へ搬送する（Ｓ０５）。ウェハＷＦ１よりも先にプラテンＰＬ２に搬送された他のウェハが存在する場合、このウェハに対するプラテンＰＬ２による第２研磨処理が終了した後、ウェハＷＦ１をプラテンＰＬ２へ搬送することとなる。この場合、ウェハＷＦ１は、たとえば他のウェハをプラテンＰＬ２から洗浄槽ＷＴ１へ搬送するのと同時に、プラテンＰＬ１からプラテンＰＬ２へ搬送される。
また、プラテンＰＬ１におけるウェハＷＦ１に対する第１研磨処理が終了した後、ウェハＷＦ２をＩ／ＯポートＩＯ１からプラテンＰＬ１へ搬送させる（Ｓ０２）。なお、ウェハＷＦ２は、たとえばウェハＷＦ１をプラテンＰＬ１からプラテンＰＬ２へ搬送するのと同時に、Ｉ／ＯポートＩＯ１からプラテンＰＬ１へ搬送される。
【００４５】
次いで、ウェハＷＦ１に対し第２研磨処理を行う（Ｓ０６）。これにより、ウェハＷＦ１のバリアメタル膜ＢＭ１が研磨される。各ウェハに対する第２研磨処理は、プラテンＰＬ２により行われる。第２研磨処理は、たとえば回転数３０ｒｐｍ以上１２０ｒｐｍ以下の条件下で行われる。
また、ウェハＷＦ１に対し第２研磨処理を行うと同時に、ウェハＷＦ２に対し第１研磨処理を行う（Ｓ０３）。これにより、ウェハＷＦ２の導電膜ＣＭ１を研磨する。
【００４６】
本実施形態においては、このようにウェハＷＦ２への第１研磨処理と、ウェハＷＦ１への他の処理が、同時に行われる。ここで、他の処理とは、第２研磨処理を指す。すなわち、ウェハＷＦ２に対し第１研磨処理を行うと同時にウェハＷＦ１に対し第２研磨処理が行われる。このため、半導体装置の製造方法におけるスループットの向上を図ることができる。
【００４７】
ウェハＷＦ２に対し第１研磨処理を行う工程は、たとえば第１研磨速度によりウェハＷＦ２の導電膜ＣＭ１を研磨する工程（Ｓ０３１）と、第１研磨速度よりも速い第２研磨速度によりウェハＷＦ２の導電膜ＣＭ１を研磨する工程（Ｓ０３２）と、を含む。
本実施形態では、たとえば第１研磨速度により研磨する上記工程（Ｓ０３１）により、第１研磨処理に要する時間を調整する。そして、第２研磨速度により研磨する上記工程（Ｓ０３２）により、導電膜ＣＭ１のうち層間絶縁膜ＩＬ１上に位置する部分を除去する。
【００４８】
本実施形態によれば、第２研磨速度よりも遅い第１研磨速度により研磨する工程（Ｓ０３１）により、第１研磨処理に要する時間を調整することができる。このため、第１研磨処理に要する時間と、第２研磨処理に要する時間と、の差を、低減することが可能となる。すなわち、ウェハＷＦ２の第１研磨処理後において、ウェハＷＦ１に対する第２研磨処理が終了していないことに起因して生じるウェハＷＦ２の待機時間を低減できる。したがって、金属膜表面における局部電池反応に起因した欠陥の発生を抑制できる。
また、第１研磨速度により研磨する工程（Ｓ０３１）の後に、第１研磨速度よりも速い第２研磨速度により研磨する工程（Ｓ０３２）により、導電膜ＣＭ１のうち層間絶縁膜ＩＬ１上に位置する部分を除去することができる。ここで、第２研磨速度により研磨を行う工程（Ｓ０３２）については、既存のプロセスに用いられる速度によって導電膜ＣＭ１を研磨することができる。このため、導電膜ＣＭ１に欠陥等が生じることを抑制することが可能となる。
【００４９】
本実施形態における第２研磨処理を行う工程（Ｓ０６）は、第３研磨速度により研磨する工程（Ｓ０６１）と、第３研磨速度よりも速い第４研磨速度により研磨する工程（Ｓ０６２）と、を含む。これは、各ウェハに対して行われる第２研磨処理において同様である。ウェハＷＦ１に対し第２研磨処理を行う工程（Ｓ０６）は、たとえば第３研磨速度によりウェハＷＦ１のバリアメタル膜ＢＭ１を研磨する工程（Ｓ０６１）と、第３磨速度よりも速い第４研磨速度によりウェハＷＦ１のバリアメタル膜ＢＭ１を研磨する工程（Ｓ０６２）と、を含む。
本実施形態においては、たとえば第３研磨速度により研磨する上記工程（Ｓ０６１）により第２研磨処理に要する時間を調整する。そして、第４研磨速度により研磨する上記工程（Ｓ０６２）により、バリアメタル膜ＢＭ１のうち層間絶縁膜ＩＬ１上に位置する部分を除去する。第３研磨速度と第４研磨速度は、たとえばウェハに印加する荷重や、スラリー濃度等により適宜調整することができる。
【００５０】
本実施形態によれば、上述のように、第４研磨速度よりも遅い第３研磨速度により研磨する工程（Ｓ０６１）により、第２研磨処理に要する時間を調整することができる。このため、ウェハＷＦ１の第２研磨処理後において、他のウェハに対する洗浄処理が終了していないことに起因して生じるウェハＷＦ１の待機時間を低減できる。したがって、金属膜表面における局部電池反応に起因した欠陥の発生を抑制できる。
また、第３研磨速度により研磨する工程（Ｓ０６１）の後に、第３研磨速度よりも速い第４研磨速度により研磨する工程（Ｓ０６２）により、バリアメタル膜ＢＭ１のうち層間絶縁膜ＩＬ１上に位置する部分を除去することができる。ここで、第４研磨速度により研磨を行う工程（Ｓ０６２）については、既存のプロセスに用いられる速度によってバリアメタル膜ＢＭ１を研磨することができる。このため、バリアメタル膜ＢＭ１に欠陥等が生じることを抑制することが可能となる。
【００５１】
なお、本実施形態における第２研磨処理を行う工程（Ｓ０６）は、単一の研磨速度により行われてもよい。この場合、第２研磨処理は、たとえば押圧１．５ｐｓｉ以上４．０ｐｓｉ以下、回転数３０ｒｐｍ以上１２０ｒｐｍ以下、研磨時間３０秒以上５０秒以下の条件下で行われる。
【００５２】
次いで、ウェハＷＦ１上に残存したスラリーを除去する（Ｓ０７）。
本実施形態において、スラリーを除去する工程（Ｓ０７）は、たとえば研磨パッドにウェハを押しつけてウェハを回転させながら水、または洗浄専用の薬液を供給することにより、ウェハ表面を洗浄する。このとき、たとえばウェハを押しつける際の荷重０．２ｐｓｉ以上５ｐｓｉ以下、ウェハの回転数１０ｒｐｍ以上１５０ｒｐｍ以下、純水または薬液の供給量１００ｃｃ／ｍｉｎの条件下にて、スラリーを除去する工程（Ｓ０７）が行われる。
また、ウェハＷＦ２上に残存したスラリーを除去する（Ｓ０４）。スラリーの除去は、たとえば水、または洗浄専用の薬液を用いてウェハ表面を洗浄することにより行われる。
【００５３】
次いで、ウェハＷＦ１を洗浄槽ＷＴ１へ搬送する（Ｓ０８）。ウェハＷＦ１よりも先に洗浄槽ＷＴ１に搬送された他のウェハが存在する場合、たとえば当該他のウェハに対する洗浄処理が終了した後、ウェハＷＦ１を洗浄槽ＷＴ１へ搬送する。
また、プラテンＰＬ２におけるウェハＷＦ１に対する第２研磨処理が終了したため、ウェハＷＦ２をプラテンＰＬ１からプラテンＰＬ２へ搬送する（Ｓ０５）。なお、ウェハＷＦ２は、たとえばウェハＷＦ１をプラテンＰＬ２から洗浄槽ＷＴ１へ搬送するのと同時に、プラテンＰＬ１からプラテンＰＬ２へ搬送される。
【００５４】
次いで、ウェハＷＦ１に対し洗浄処理を行う（Ｓ０９）。これにより、ウェハＷＦ１の表面が洗浄される。本実施形態における洗浄処理は、洗浄槽ＷＴ１において行われる。本実施形態において、洗浄処理を行う工程（Ｓ０９）は、たとえばウェハに洗浄ブラシを押しつけて洗浄ブラシを回転させながら純水または薬液を供給する工程と、ウェハを回転させながら純水または薬液を供給する工程と、を有する。このとき、たとえばウェハの回転数１０ｒｐｍ以上２０００ｒｐｍ以下、純水または薬液の供給量０．５Ｌ／ｍｉｎ以上５Ｌ／ｍｉｎ以下の条件下で、洗浄処理を行う工程（Ｓ０９）が行われる。また、洗浄ブラシは、たとえばウェハとの接触点からウェハに向けて０ｍｍ以上３ｍｍ以下押し込むことにより、ウェハに押しつけられる。
次いで、洗浄処理後のウェハＷＦ１を乾燥させる。これにより、ウェハＷＦ１に対する研磨処理が終了する。
また、ウェハＷＦ１に対する洗浄処理と同時に、ウェハＷＦ２に対し第２研磨処理を行う（Ｓ０６）。すなわち、ウェハＷＦ１に対する第２研磨処理が終了した後に、ウェハＷＦ２に対し第２研磨処理を行うこととなる。これにより、ウェハＷＦ２のバリアメタル膜ＢＭ１を研磨する。ウェハＷＦ２に対する第２研磨処理は、プラテンＰＬ２により行われる。このとき、プラテンＰＬ１においては、たとえば他のウェハに対し第１研磨処理が行われる。このように、ウェハＷＦ２への第２研磨処理と、ウェハＷＦ１への洗浄処理は、たとえば同時に行われる。このため、半導体装置の製造方法におけるスループットをさらに向上させることができる。
【００５５】
ウェハＷＦ２に対し第２研磨処理を行う工程（Ｓ０６）は、たとえば第３研磨速度によりウェハＷＦ２のバリアメタル膜ＢＭ１を研磨する工程（Ｓ０６１）と、第３磨速度よりも速い第４研磨速度によりウェハＷＦ２のバリアメタル膜ＢＭ１を研磨する工程（Ｓ０６２）と、を含む。
本実施形態においては、たとえば第３研磨速度により研磨する上記工程（Ｓ０６１）により、第２研磨処理に要する時間を調整する。そして、第４研磨速度により研磨する上記工程（Ｓ０６２）により、バリアメタル膜ＢＭ１のうち層間絶縁膜ＩＬ１上に位置する部分を除去する。
【００５６】
本実施形態によれば、上述のように、第４研磨速度よりも遅い第３研磨速度により研磨する工程により、第２研磨処理に要する時間を調整することができる。このため、ウェハＷＦ２の第２研磨処理後において、ウェハＷＦ１に対する洗浄処理が終了していないことに起因して生じるウェハＷＦ２の待機時間を低減できる。したがって、金属膜表面における局部電池反応に起因した欠陥の発生を抑制できる。
また、第３研磨速度により研磨する工程（Ｓ０６１）の後に、第３研磨速度よりも速い第４研磨速度により研磨する工程（Ｓ０６２）により、バリアメタル膜ＢＭ１のうち層間絶縁膜ＩＬ１上に位置する部分を除去することができる。ここで、第４研磨速度により研磨を行う工程（Ｓ０６２）については、既存のプロセスに用いられる速度によってバリアメタル膜ＢＭ１を研磨することができる。このため、バリアメタル膜ＢＭ１に欠陥等が生じることを抑制することが可能となる。
【００５７】
ウェハＷＦ２に対し第２研磨処理を施した後、ウェハＷＦ２上に残存したスラリーを除去する（Ｓ０７）。スラリーの除去は、たとえば水、または洗浄専用の薬液を用いてウェハ表面を洗浄することにより行われる。
【００５８】
次いで、研磨処理が終了したウェハＷＦ１を、Ｉ／ＯポートＩＯ１へ搬送する。これにより、ウェハＷＦ１は、再びＩ／ＯポートＩＯ１に収容されることとなる（Ｓ１０）。
また、洗浄槽ＷＴ１におけるウェハＷＦ１に対する洗浄処理が終了したため、ウェハＷＦ２をプラテンＰＬ２から洗浄槽ＷＴ１へ搬送する（Ｓ０８）。なお、ウェハＷＦ２は、たとえばウェハＷＦ１を洗浄槽ＷＴ１からＩ／ＯポートＩＯ１へ搬送するのと同時に、プラテンＰＬ２から洗浄槽ＷＴ１へ搬送される。
【００５９】
次いで、ウェハＷＦ２に対し洗浄処理を行う（Ｓ０９）。すなわち、ウェハＷＦ１に対する洗浄処理が終了した後に、ウェハＷＦ２に対し洗浄処理を行うこととなる。これにより、ウェハＷＦ２の表面が洗浄される。このとき、プラテンＰＬ１およびプラテンＰＬ２のそれぞれにおいて、たとえば他のウェハに対し第１研磨処理および第２研磨処理が行われる。
次いで、洗浄処理後のウェハＷＦ２を乾燥させる。これにより、ウェハＷＦ２に対する研磨処理が終了する。
その後、研磨処理が終了したウェハＷＦ２を、Ｉ／ＯポートＩＯ１へ搬送する。これにより、ウェハＷＦ２は、再びＩ／ＯポートＩＯ１へ収容されることとなる（Ｓ１０）。
このようにして、半導体製造装置ＳＭ１を用いたウェハＷＦ１およびウェハＷＦ２の研磨処理が行われる。
【００６０】
なお、半導体製造装置ＳＭ１を用いたウェハＷＦ１およびウェハＷＦ２の研磨処理においては、たとえば第２研磨処理が行われなくともよい。この場合、各ウェハは、プラテンＰＬ１により第１研磨処理が施された後に、洗浄槽ＷＴ１により洗浄処理が施されることとなる。このような場合においても、ウェハＷＦ２への第１研磨処理と、ウェハＷＦ１への他の処理が、同時に行われる。ここで、他の処理とは、洗浄処理を指す。すなわち、ウェハＷＦ２に対し第１研磨処理を行うと同時に、ウェハＷＦ１に対し洗浄処理が行われる。このため、半導体装置の製造方法におけるスループットの向上を図ることができる。
また、この場合においても、第１研磨処理は、たとえば第１研磨速度により研磨する工程（Ｓ０３１）と、第２研磨速度により研磨する工程（Ｓ０３２）と、を含むことができる。これにより、ウェハの第１研磨処理後において、他のウェハに対する洗浄処理が終了していないことに起因して生じる待機時間を低減できる。したがって、金属膜表面における局部電池反応に起因した欠陥の発生を抑制できる。
【００６１】
本実施形態によれば、このようにして多層配線構造を構成する各配線層が形成される。
【００６２】
次に、本実施形態における効果を説明する。
本実施形態によれば、導電膜ＣＭ１を有するウェハＷＦ２に対し第１研磨処理を行う工程において、第１研磨速度により導電膜ＣＭ１を研磨した後に、第１研磨速度よりも速い第２研磨速度により導電膜ＣＭ１を研磨する。すなわち、第１研磨速度による研磨工程により、第１研磨処理に要する時間を調整することができる。
このため、第１研磨処理後に他の処理を行う場合であっても第１研磨処理後におけるウェハＷＦ２の待機時間を低減できる。したがって、金属膜表面における局部電池反応に起因した欠陥の発生を抑制し、半導体装置の信頼性を向上させることが可能となる。
【００６３】
（第２の実施形態）
図７および図８は、第２の実施形態に係る半導体装置の製造方法を示す断面模式図であり、第１の実施形態における図２〜４に対応している。
本実施形態に係る半導体装置の製造方法は、層間絶縁膜ＩＬ２上にエッチングストッパ膜ＥＳ２を形成する。この点を除いて、本実施形態に係る半導体装置の製造方法は、第１の実施形態と同様である。
【００６４】
本実施形態において、多層配線構造を構成する各配線層は、例えば以下のように形成される。
まず、ウェハＷＦ１と、ウェハＷＦ２と、を準備する。ウェハＷＦ１およびウェハＷＦ２は、凹部ＲＣ１が設けられた層間絶縁膜ＩＬ１と、凹部ＲＣ１内および層間絶縁膜ＩＬ１上に設けられた導電膜ＣＭ１と、をそれぞれ有する。
【００６５】
層間絶縁膜ＩＬ１と導電膜ＣＭ１は、たとえば以下のように形成される。
まず、図７（ａ）に示すように、ウェハ上に設けられた層間絶縁膜ＩＬ２に、配線ＩＣ２を形成する。配線ＩＣ２の構成は、たとえば第１の実施形態と同様である。
次いで、層間絶縁膜ＩＬ２上に、エッチングストッパ膜ＥＳ２を形成する。エッチングストッパ膜ＥＳ２は、層間絶縁膜ＩＬ２をエッチングする際のストッパ膜として機能する。バリアメタル膜ＢＭ２は、層間絶縁膜ＩＬ２と異なる材料により構成され、たとえばＳｉＮにより構成される。また、エッチングストッパ膜ＥＳ２は、たとえば配線ＩＣ２を覆うように形成される。この場合、導電膜ＣＭ２の表面には、たとえばキャップメタル膜が形成されていない。
【００６６】
次いで、図７（ｂ）に示すように、層間絶縁膜ＩＬ２上に、凹部ＲＣ１が設けられた層間絶縁膜ＩＬ１を形成する。本実施形態においては、エッチングストッパ膜ＥＳ２上に、層間絶縁膜ＩＬ１およびエッチングストッパ膜ＥＳ１が順に設けられる。層間絶縁膜ＩＬ１およびエッチングストッパ膜ＥＳ１は、たとえば第１の実施形態と同様の構成を有する。
凹部ＲＣ１は、たとえば層間絶縁膜ＩＬ１を貫通するように設けられる。層間絶縁膜ＩＬ１を貫通する凹部ＲＣ１は、層間絶縁膜ＩＬ１を貫通してエッチングストッパ膜ＥＳ２に到達するように設けられる。このとき、凹部ＲＣ１下に位置する配線ＩＣ２は、エッチングストッパ膜ＥＳ２により覆われることとなる。なお、凹部ＲＣ１は、層間絶縁膜ＩＬ１を貫通しないように設けられていてもよい。
層間絶縁膜ＩＬ２上に設けられたエッチングストッパ膜ＥＳ２は、エッチングにより凹部ＲＣ１を形成する際のストッパ膜として機能する。このため、凹部ＲＣ１を形成するエッチング時において、下層に位置する配線ＩＣ２にダメージが生じることを抑制できる。
【００６７】
次いで、図８（ａ）に示すように、層間絶縁膜ＩＬ１を貫通するように設けられた凹部ＲＣ１の底部に位置するエッチングストッパ膜ＥＳ２を除去する。これにより、層間絶縁膜ＩＬ１を貫通する凹部ＲＣ１の底部に、配線ＩＣ２が露出することとなる。
次いで、層間絶縁膜ＩＬ１に設けられた凹部ＲＣ１内、および層間絶縁膜ＩＬ１上に、導電膜ＣＭ１およびバリアメタル膜ＢＭ１を形成する。導電膜ＣＭ１およびバリアメタル膜ＢＭ１の形成は、たとえば第１の実施形態と同様に行われる。
このようにして、層間絶縁膜ＩＬ１と導電膜ＣＭ１が形成される。
【００６８】
次に、ウェハＷＦ１およびウェハＷＦ２に対し、研磨処理を施す。これにより、各ウェハに、導電膜ＣＭ１およびバリアメタル膜ＢＭ１からなる配線ＩＣ１およびビアプラグＶＰ１が形成される。なお、ウェハＷＦ１およびウェハＷＦ２への研磨処理は、たとえば第１の実施形態と同様に行われる。
このようにして、多層配線層を構成する各配線層が形成される。
【００６９】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００７０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００７１】
ＳＭ１  半導体製造装置
ＷＦ１、ＷＦ２  ウェハ
ＰＬ１、ＰＬ２  プラテン
ＷＴ１  洗浄槽
ＩＯ１  Ｉ／Ｏポート
ＣＨ１  処理室
ＩＬ１、ＩＬ２  層間絶縁膜
ＣＭ１、ＣＭ２  導電膜
ＢＭ１、ＢＭ２  バリアメタル膜
ＣＰ２  キャップメタル膜
ＩＣ１、ＩＣ２  配線
ＶＰ１  ビアプラグ
ＥＳ１、ＥＳ２  エッチングストッパ膜
ＲＣ１  凹部
ＴＲ１  配線溝
ＶＨ１  ビアホール
【図１】
2014093386.tif 000003
【図２】
2014093386.tif 000004
【図３】
2014093386.tif 000005
【図４】
2014093386.tif 000006
【図５】
2014093386.tif 000007
【図６】
2014093386.tif 000008
【図７】
2014093386.tif 000009
【図８】
2014093386.tif 000010