(57)【要約】【課題】交流電源の供給停止を正確かつ高速に検出する。【解決手段】保持部は、変動する電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する。電源停止検出部は、前記極大電圧値に応じた第１の基準値より前記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する。基準値制御部は、前記第１の基準値より小さな第２の基準値を前記電源電圧の値が越えており、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる。【選択図】図２
2014032061.tif 000002
【特許請求の範囲】
【請求項１】
変動する電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する保持部と、
前記極大電圧値に応じた第１の基準値より前記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出部と、
前記第１の基準値より小さな第２の基準値を前記電源電圧の値が越えており、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる基準値制御部と
を具備する電源監視回路。
【請求項２】
前記保持部は、前記極大電値を保持するコンデンサを備え、
前記基準値制御部は、前記コンデンサを放電させることにより前記第１の基準値を低下させる
請求項１記載の電源監視回路。
【請求項３】
前記第１の基準値は、前記極大電圧値に対する比率が第１の比率になる値であり、
前記第２の基準値は、前記極大電圧値に対する比率が前記第１の比率より小さい第２の比率になる値である
請求項１記載の電源監視回路。
【請求項４】
前記電源停止検出部は、
前記電源電圧の値と前記第１の基準値とを比較して当該比較結果を第１の比較結果として出力する電源停止検出コンパレータと、
前記第１の基準値より前記電源電圧の値が低いことを示す前記第１の比較結果の出力が前記所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出回路と
を備える請求項１記載の電源監視回路。
【請求項５】
前記基準値制御部は、
前記電源電圧の値と前記第２の基準値とを比較して当該比較結果を第２の比較結果として出力する極大電圧値制御コンパレータと、
前記第２の基準値より前記電源電圧の値が大きいことを示す前記第２の比較結果が出力され、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる基準値制御回路と
を備える請求項１記載の電源監視回路。
【請求項６】
前記保持部は、前記極大電圧値を保持するレジスタを備え、
前記極大電圧値制御部は、前記レジスタから読み出した前記極大電圧値を減少させて当該減少させた極大電圧値により前記レジスタを更新することによって前記第１の基準値を低下させる
請求項１記載の電源監視回路。
【請求項７】
前記基準値制御部は、前記極大電圧値が所定の閾値より小さい間、または、前記第２の基準値より前記電源電圧の値が大きく、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる
請求項１記載の電源監視回路。
【請求項８】
交流信号を整流することにより脈流信号を生成する整流回路と、
前記脈流信号の電圧である電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する保持部と、
前記極大電圧値に応じた第１の基準値より前記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出部と、
前記第１の基準値より小さな第２の基準値を前記電源電圧の値が越えており、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる基準値制御部と
を具備する交直変換装置。
【請求項９】
電源停止検出部が、変動する電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する保持部に保持された前記極大電圧値に応じた第１の基準値より前記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出手順と、
基準値制御部が、前記第１の基準値より小さな第２の基準値を前記電源電圧の値が越えており、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる基準値制御手順と
を具備する電源監視回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、電源監視回路、交直変換装置、および、電源監視回路の制御方法に関する。詳しくは、交流電源の供給停止を検出する電源監視回路、交直変換装置、および、電源監視回路の制御方法に関する。
【背景技術】
【０００２】
従来より、交流電源を、直流で動作する電子機器に供給するために、ＡＣ／ＤＣ（Alternating Current／Direct Current）コンバータが用いられている。このＡＣ／ＤＣコンバータは、大容量のブロックコンデンサを含むＰＦＣ（Power Factor Control）回路等を使用して、交流を直流に変換する。交流電源からの電源供給が停電などにより停止した場合には、ブロックコンデンサ等に蓄積されたエネルギーにより、一定期間の間は、供給先の電子機器に電力が供給される。供給先の電子機器において動作終了時にシャットダウン処理などを実行する必要がある場合、ＡＣ／ＤＣコンバータは、交流電源による電力の供給停止を検出したときに、その検出信号を電子機器に出力する。電子機器は、その検出信号に応じて、ＡＣ／ＤＣコンバータからの電力供給が完全に停止するまでの間に、シャットダウン処理を実行することができる。ＡＣ／ＤＣコンバータによる電源供給停止の検出が速いほど、シャットダウン処理の開始が早くなるため、ＡＣ／ＤＣコンバータが電源供給を継続すべき時間が短縮される。電源供給を継続すべき時間が短いほど、ブロックコンデンサ等の容量は小さくて済むため、交流電源の供給停止は、高速に検出されることが望ましい。
【０００３】
交流電源の供給停止の検出のために、例えば、交流を全波整流して脈流を生成し、その脈流のピーク電圧をコンデンサに保持させ、そのピーク電圧を分圧した電圧である参照電圧と脈流の電圧とを比較する電源装置が提案されている（例えば、特許文献１参照。）。この電源装置は、参照電圧よりも脈流の電圧が低い状態が所定時間より長く継続したときに、交流電源の供給停止を検出する。
【０００４】
しかし、電源供給停止の検出後もコンデンサがピーク電圧を保持し続けると、電源供給が停止しておらず、脈流の電圧の振幅が低下したにすぎない場合にも、電源装置は、長期間に亘って交流電源の供給停止の判定をしてしまう。この状態を以下、「誤検出」と称する。そこで、このような電源装置は、交流電源の供給停止が検出された場合には、ピーク電圧を保持するコンデンサを強制放電させて、交流電源の供給停止を誤検出する期間を短くしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２６１８６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の電源装置では、交流電源の供給停止の検出が遅くなってしまうおそれがある。すなわち、ピーク電圧を保持するコンデンサの強制放電時に、ピーク電圧の低下速度が脈流の電圧の低下速度を超えてしまうと、脈流の電圧が参照電圧以上となるために、交流電源の供給停止が検出されなくなるおそれがある。その後に脈流の電圧がさらに低下して参照電圧より低くなると、交流電源の供給停止が検出されるが、強制放電を行わない場合よりも交流電源の供給停止の検出が遅れてしまう。一方、強制放電を行わない構成では、前述したように、脈流の振幅が低下した場合に、交流電源の供給停止を誤検出する期間が長くなり、交流電源の正確な監視を行うことができなくなる。したがって、上述の電源装置では、交流電源の供給停止を正確かつ高速に検出することが困難であるという問題がある。
【０００７】
本技術はこのような状況に鑑みて生み出されたものであり、交流電源の供給停止を正確かつ高速に検出することを目的とする。
【課題を解決するための手段】
【０００８】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、変動する電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する保持部と、上記極大電圧値に応じた第１の基準値より上記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより上記電源電圧の供給が停止しているか否かを検出する電源停止検出部と、上記第１の基準値より小さな第２の基準値を上記電源電圧の値が越えており、かつ、上記電源電圧の供給の停止が検出されている間において上記第１の基準値を低下させる基準値制御部とを具備する電源監視回路、および、その制御方法である。これにより、第２の基準値より電源電圧の値が大きく、かつ、電源電圧の供給の停止が検出されている間において第１の基準値が低下するという作用をもたらす。
【０００９】
また、この第１の側面において、上記保持部は、上記極大電値を保持するコンデンサを備え、上記基準値制御部は、上記コンデンサを放電させることにより上記第１の基準値を低下させてもよい。これにより、コンデンサの放電により第１の基準値が低下するという作用をもたらす。
【００１０】
また、この第１の側面において、上記第１の基準値は、上記極大電圧値に対する比率が第１の比率になる値であり、上記第２の基準値は、上記極大電圧値に対する比率が上記第１の比率より小さい第２の比率になる値であってもよい。これにより、第１の基準値が、上記極大電圧値に対する比率が第１の比率になる値であり、第２の基準値が、極大電圧値に対する比率が第１の比率より小さい第２の比率になる値であるという作用をもたらす。
【００１１】
また、この第１の側面において、上記電源停止検出部は、上記電源電圧の値と上記第１の基準値とを比較して当該比較結果を第１の比較結果として出力する電源停止検出コンパレータと、上記第１の基準値より上記電源電圧の値が低いことを示す上記第１の比較結果の出力が上記所定の期間より長く継続しているか否かにより上記電源電圧の供給が停止しているか否かを検出する電源停止検出回路とを備えてもよい。これにより、第１の基準値より電源電圧の値が低いことを示す第１の比較結果の出力が所定の期間より長く継続しているか否かにより電源電圧の供給が停止しているか否かが検出されるという作用をもたらす。
【００１２】
また、この第１の側面において、上記基準値制御部は、上記電源電圧の値と上記第２の基準値とを比較して当該比較結果を第２の比較結果として出力する極大電圧値制御コンパレータと、上記第２の基準値より上記電源電圧の値が大きいことを示す上記第２の比較結果が出力され、かつ、上記電源電圧の供給の停止が検出されている間において上記第１の基準値を低下させる基準値制御回路とを備えてもよい。これにより、第２の基準値より電源電圧の値が大きいことを示す第２の比較結果が出力され、かつ、電源電圧の供給の停止が検出されている間において第１の基準値が低下するという作用をもたらす。
【００１３】
また、この第１の側面において、上記保持部は、上記極大電圧値を保持するレジスタを備え、上記極大電圧値制御部は、上記レジスタから読み出した上記極大電圧値を減少させて当該減少させた極大電圧値により上記レジスタを更新することによって上記第１の基準値を低下させてもよい。これにより、レジスタの更新により極大電圧値が低下するという作用をもたらす。
【００１４】
また、この第１の側面において、上記基準値制御部は、上記極大電圧値が所定の閾値より小さい間、または、上記第２の基準値より上記電源電圧の値が大きく、かつ、上記電源電圧の供給の停止が検出されている間において上記第１の基準値を低下させてもよい。これにより、極大電圧値が所定の閾値より小さい間、または、第２の基準値より電源電圧の値が大きく、かつ、電源電圧の供給の停止が検出されている間において第１の基準値が低下するという作用をもたらす。
【００１５】
また、本技術の第２の側面は、交流信号を整流することにより脈流信号を生成する整流回路と、上記脈流信号の電圧である電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する保持部と、上記極大電圧値に応じた第１の基準値より前記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出部と、前記第１の基準値より小さな第２の基準値を上記電源電圧の値が越えており、かつ、上記電源電圧の供給の停止が検出されている間において上記第１の基準値を低下させる基準値制御部とを具備する交直変換装置である。これにより、第２の基準値より電源電圧の値が大きく、かつ、電源電圧の供給の停止が検出において第１の基準値が低下するというという作用をもたらす。
【発明の効果】
【００１６】
本技術によれば、交流電源の供給停止を正確かつ高速に検出することができるという優れた効果を奏し得る。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態における電子機器システムの一構成例を示す全体図である。
【図２】第１の実施の形態におけるＡＣ／ＤＣコンバータの一構成例を示すブロック図である。
【図３】第１の実施の形態におけるＰＦＣ回路の一構成例を示す回路図である。
【図４】第１の実施の形態における電源監視回路の一構成例を示す回路図である。
【図５】第１の実施の形態における電源停止検出回路の一構成例を示すブロック図である。
【図６】第１の実施の形態におけるステートマシン回路の動作の一例を示す状態遷移図である。
【図７】第１の実施の形態における電源監視回路の動作の一例を示すフローチャートである。
【図８】第１の実施の形態における電源検出処理の一例を示すフローチャートである。
【図９】第１の実施の形態における交流信号の電圧波形の一例を示す図である。
【図１０】第１の実施の形態における脈流信号および直流信号の電圧の一例を示す図である。
【図１１】第１の実施の形態における振幅急変時の電源監視回路の動作の一例を示すタイミングチャートである。
【図１２】第１の実施の形態における電源供給停止時の電源監視回路の動作の一例を示すタイミングチャートである。
【図１３】第１の実施の形態における電源供給停止の検出後の電源監視回路の動作の一例を示すタイミングチャートである。
【図１４】第２の実施の形態における電源監視回路の一構成例を示す回路図である。
【図１５】第２の実施の形態における電源停止検出回路の一構成例を示すブロック図である。
【図１６】第３の実施の形態における電源監視回路の一構成例を示す回路図である。
【図１７】第３の実施の形態におけるステートマシン回路の動作の一例を示す状態遷移図である。
【発明を実施するための形態】
【００１８】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（コンデンサに保持させたピーク値を低下させて電源供給停止を検出する例）
２．第２の実施の形態（レジスタに保持させたピーク値を低下させて電源供給停止を検出する例）
３．第３の実施の形態（コンデンサに保持させたピーク値を低下させるとともに電源電圧と最低動作電圧とを比較して電源供給停止を検出する例）
４．変形例
【００１９】
＜１．第１の実施の形態＞
［電源システムの構成例］
図１は、第１の実施の形態における電子機器システムの一構成例を示す全体図である。この電子機器システムは、ＡＣ／ＤＣコンバータ１００、ＤＣ／ＤＣコンバータ３１０、フォトカプラ３２０、および、電子機器４００を備える。
【００２０】
ＡＣ／ＤＣコンバータ１００は、交流信号ＡＣＩＮを直流信号ＤＣＯＵＴに変換するものである。このＡＣ／ＤＣコンバータには、例えば、コンセントなどに接続された信号線１０５および１０６を介して、交流信号ＡＣＩＮが供給される。交流信号ＡＣＩＮは、例えば、海外での使用も想定した電源、いわゆるワールドワイド電源から供給された交流信号である。具体的には、交流信号ＡＣＩＮは、電圧が８５乃至２６４ボルト（Ｖ）で、周波数が４７乃至６３ヘルツ（Ｈｚ）の正弦波状の交流信号である。なお、供給される交流信号ＡＣＩＮは、ワールドワイド電源の交流信号よりも電圧範囲や周波数範囲が広い交流信号であってもよいし、より狭い交流信号、例えば商用電源からの交流信号であってもよい。このＡＣ／ＤＣコンバータ１００は、変換した直流信号ＤＣＯＵＴをＤＣ／ＤＣコンバータ３１０に信号線１０７を介して出力する。
【００２１】
また、ＡＣ／ＤＣコンバータ１００は、電流波形を正弦波に整形するＰＦＣ（Power Factor Correction）機能を必要に応じて備える。
【００２２】
また、ＡＣ／ＤＣコンバータ１００は、コンセントからのＡＣケーブルの引き抜きや停電などにより交流信号ＡＣＩＮの供給が停止したか否かを検出し、その検出結果を示す電源停止検出信号ＰＯＦＦを生成する。この電源停止検出信号ＰＯＦＦは、例えば、交流電源の供給停止を検出した場合にローレベルに設定され、そうでない場合にハイレベルに設定される。ＡＣ／ＤＣコンバータ１００は、その電源停止検出信号ＰＯＦＦをフォトカプラ３２０に信号線１０８を介して出力する。そして、ＡＣ／ＤＣコンバータ１００は、電源の供給が停止した場合には、供給停止から一定期間の間、電子機器４００への直流信号ＤＣＯＵＴの供給を継続する。この期間の長さは、電子機器４００がシャットダウン処理を完了するのに十分な長さである。このシャットダウン処理は、電子機器４００が、動作を停止する前に行うべき処理であり、作業中のファイルを閉じる処理や、メモリーの内容をディスクに退避する処理などである。なお、ＡＣ／ＤＣコンバータは、特許請求の範囲に記載の交直変換装置の一例である。
【００２３】
ＤＣ／ＤＣコンバータ３１０は、直流信号ＤＣＯＵＴの電圧（例えば、１００Ｖ）を、電子機器４００が許容する電圧（例えば、１２Ｖ）に変換するものである。ＤＣ／ＤＣコンバータ１００は、電圧を変換した直流信号ＤＣＯＵＴを信号線３１８および３１９を介して電子機器４００に出力する。
【００２４】
フォトカプラ３２０は、電源停止検出信号ＰＯＦＦを電子機器４００に信号線３２９を介して伝達するものである。このフォトカプラ３２０は、発光素子および受光素子を備え、その発光素子により電源停止検出信号ＰＯＦＦを光信号に変換し、その光信号を受光素子により電気信号に変換して出力する。これにより、フォトカプラ３２０の入出力端子は電気的に絶縁されるため、絶縁の必要があるＡＣ／ＤＣコンバータにおいても、電源停止検出信号ＰＯＦＦを電子機器４００に伝達することができる。
【００２５】
電子機器４００は、ＡＣ／ＤＣコンバータ１００からの直流信号ＤＣＯＵＴにより動作する機器である。具体的には、電子機器４００は、ゲーム機やテレビジョン受像機などである。また、電子機器４００は、動作中に、フォトカプラ３２０を介してローレベルの電源停止検出信号ＰＯＦＦを受け取った場合には、所定のシャットダウン処理を実行する。
【００２６】
［ＡＣ／ＤＣコンバータの構成例］
図２は、第１の実施の形態におけるＡＣ／ＤＣコンバータ１００の一構成例を示すブロック図である。このＡＣ／ＤＣコンバータ１００は、ＰＦＣ回路１１０および電源監視回路２００を備える。
【００２７】
ＰＦＣ回路１１０は、交流信号ＡＣＩＮの力率を改善するとともに、その交流信号ＡＣＩＮを整流して脈流信号ＰＣを生成し、その脈流信号ＰＣから直流信号ＤＣＯＵＴを生成するものである。ＰＦＣ回路１１０は、直流信号ＤＣＯＵＴをＤＣ／ＤＣコンバータ３１０に出力し、脈流信号ＰＣを電源監視回路２００に信号線１１９を介して出力する。
【００２８】
電源監視回路２００は、脈流信号ＰＣの電圧である電源電圧Ｖｐｃを監視して、脈流信号ＰＣの供給が停止したか否かを検出するものである。この電源監視回路２００は、ピーク値保持部２１０、ピーク値制御部２１５および電源停止検出部２４０を備える。なお、電源監視回路２００は、脈流信号ＰＣを監視対象としているが、電圧が変動する信号であれば、脈流信号ＰＣ以外の信号を監視対象としてもよい。例えば、電源監視回路２００は、整流前の交流信号ＡＣＩＮを監視対象としてもよい。
【００２９】
ピーク値保持部２１０は、電源電圧Ｖｐｃの極大値を検出するたびに、その極大値をピーク値Ｖｐとして保持するものである。なお、ピーク値保持部２１０は、特許請求の範囲に記載の保持部の一例である。
【００３０】
電源停止検出部２４０は、電源電圧Ｖｐｃの値とピーク値Ｖｐとに基づいて電源供給の有無を検出するものである。具体的には、電源停止検出部２４０は、電源電圧Ｖｐｃの値が、ピーク値Ｖｐに応じた基準値Ｖｒｅｆ_１より低い状態が所定の期間より長く継続している場合に、交流電源の供給停止を検出し、そうでない場合に電源の供給を検出する。そして、電源停止検出部２４０は、電源供給の有無の検出結果を示す電源停止検出信号ＰＯＦＦをピーク値制御部２１５およびフォトカプラ３２０に出力する。
【００３１】
ピーク値制御部２１５は、基準値Ｖｒｅｆ_２より電源電圧Ｖｐｃの値が大きく、かつ、交流電源の供給停止が検出されている間においてピーク値Ｖｐを低下させることにより、基準値Ｖｒｅｆ_１を低下させるものである。ここで、基準値Ｖｒｅｆ_２は、ピーク値Ｖｐに応じた値であり、かつ、基準値Ｖｒｅｆ_１より小さい値である。このピーク値制御部２１５は、比較部２２０およびピーク値制御回路２３０を備える。なお、ピーク値制御部２１５は、特許請求の範囲に記載の基準値制御部の一例である。
【００３２】
比較部２２０は、基準値Ｖｒｅｆ_２と電源電圧Ｖｐｃの値とを比較して、その比較結果をピーク値制御回路２３０に出力するものである。ピーク値制御回路２３０は、基準値Ｖｒｅｆ_２より電源電圧Ｖｐｃの値が大きく、かつ、交流電源の供給停止が検出されている間において、ピーク値保持部２１０に保持されたピーク値を低下させることにより、基準値Ｖｒｅｆ_１を低下させるものである。
【００３３】
ピーク値制御部２１５が、交流電源の供給停止時に基準値Ｖｒｅｆ_１を低下させることにより、電源電圧Ｖｐｃの供給中に、交流電源の供給停止が誤検出される期間が短くなる。例えば、電源電圧Ｖｐｃの振幅が急激に低下した場合に、ピーク値保持部２１０が低下前のピーク値Ｖｐを保持していると、振幅の低下に伴って電源電圧Ｖｐｃが基準値Ｖｒｅｆ_１より小さくなる期間が長くなり、電源電圧Ｖｐｃの供給停止が検出される場合がある。この場合には、ピーク値保持部２１０が低下後の振幅に等しいピーク値を検出するまでの間、電源停止検出部２４０は電源電圧Ｖｐｃの供給停止を検出し続ける。しかし、ピーク値制御部２１５がピーク値を低下させて基準値Ｖｒｅｆ_１を低下させることにより、ピーク値保持部２１０が低下後の振幅に等しいピーク値を検出するまでの期間が短くなる。この結果、電源電圧Ｖｐｃの供給中に、交流電源の供給停止が誤検出される期間が短くなる。
【００３４】
また、基準値Ｖｒｅｆ_２が電源電圧Ｖｐｃの値以下であればピーク値制御部２１５が基準値Ｖｒｅｆ_１を低下させないことにより、電源電圧Ｖｐｃの供給停止の検出速度が向上する。例えば、交流電源の供給停止の検出後において、電源電圧Ｖｐｃの低下速度より速い速度で基準値Ｖｒｅｆ_１を継続して低下させると、電源電圧Ｖｐｃが、基準値Ｖｒｅｆ_１以上になってしまう場合がある。この場合には、電源電圧Ｖｐｃの供給が停止していないことを電源停止検出部２４０が検出してしまう。しかし、その基準値Ｖｒｅｆ_１より低い基準値Ｖｒｅｆ_２が電源電圧Ｖｐｃの値以下であれば、ピーク値制御部２１５が基準値Ｖｒｅｆ_１を低下させないことにより、電源電圧Ｖｐｃが基準値Ｖｒｅｆ_１以上になることが防止される。この結果、電源電圧Ｖｐｃの供給停止中に、電源電圧Ｖｐｃの供給の未停止が検出されることが防止され、電源供給停止の検出速度が速くなる。
【００３５】
［ＰＦＣ回路の構成例］
図３は、第１の実施の形態におけるＰＦＣ回路１１０の一構成例を示す回路図である。このＰＦＣ回路１１０は、整流回路１２０、分圧回路１３０、および、昇圧回路１４０を備える。
【００３６】
整流回路１２０は、交流信号ＡＣＩＮを全波整流するものである。この整流回路１２０は、整流作用を持つ素子であるダイオード１２１乃至１２２を備える。ダイオード１２３および１２４のアノードは基準電位に接続される。ダイオード１２３のカソードは信号線１０５とダイオード１２１のアノードとに接続され、ダイオード１２４のカソードは信号線１０６とダイオード１２２のアノードとに接続される。また、ダイオード１２１および１２２のカソードは分圧回路１３０および昇圧回路１４０に接続される。
【００３７】
このような構成により、交流信号ＡＣＩＮが全波整流される。具体的には、交流信号ＡＣＩＮの正側および負側のうち一方のサイクルにおいてダイオード１２１および１２３を介して、それらの順方向に信号が流れ、他方のサイクルにおいてダイオード１２２および１２４を介して、それらの順方向に信号が流れる。この結果、正側および負側の両方の波形が整流され、脈流信号が生成される。
【００３８】
なお、整流回路１２０は、交流信号ＡＣＩＮを全波整流しているが、交流信号ＡＣＩＮを半波整流することにより脈流信号を生成してもよい。
【００３９】
分圧回路１３０は、整流回路１２０により整流された脈流信号の電圧を分圧して脈流信号ＰＣとして電源監視回路２００に信号線１１９を介して出力するものである。この分圧回路１３０は、抵抗１３１および１３２を備える。抵抗１３１および１３２は、ダイオード１２１および１２２のカソードと、基準電位との間において直列に接続される。また、抵抗１３１および１３２の接続ノードには、信号線１１９が接続される。これらの抵抗１３１および１３２により、脈流信号の電圧が分圧される。抵抗１３１および１３２のそれぞれの抵抗値は、脈流信号ＰＣの電圧が、電源監視回路２００において許容される電圧範囲内に収まるように設定される。
【００４０】
昇圧回路１４０は、脈流信号を昇圧して直流信号ＤＣＯＵＴを生成するものである。この昇圧回路１４０は、チョークコイル１４１、ダイオード１４２、および、ブロックコンデンサ１４３を備える。チョークコイル１４１の一端は、分圧回路１３０に接続され、他端は、ダイオード１４２のアノードとＰＦＣ制御トランジスタ１４４のソース端子とに接続される。また、ブロックコンデンサ１４３の一端は、基準電位に接続され、他端は、ダイオード１４２のカソードおよび信号線１０７に接続される。ＰＦＣ制御トランジスタ１４４は、ＰＦＣ制御回路１４５の制御に従って、動作するスイッチング素子であり、例えば、ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタがＰＦＣ制御トランジスタ１４４として用いられる。このＰＦＣ制御トランジスタ１４４のソース端子は、チョークコイル１４１およびダイオード１４２に接続されており、ドレイン端子は基準電位に接続されている。また、ＰＦＣ制御トランジスタ１４４のゲート端子は、ＰＦＣ制御回路１４５に接続されている。
【００４１】
ＰＦＣ制御回路１４５は、交流信号ＡＣＩＮの電流波形が、交流信号ＡＣＩＮの電圧波形と相似な波形（例えば、正弦波形）となるように、ＰＦＣ制御トランジスタ１４４を制御するものである。例えば、ＰＦＣ制御回路１４５は、交流信号ＡＣＩＮの周波数より高い周波数で、ＰＦＣ制御トランジスタ１４４をオンオフする。その際、ＰＦＣ制御回路１４５は、入力電圧（脈流信号の電圧）および出力電圧（ブロックコンデンサ１４３の電圧）の情報に基づいて、電流波形が正弦波になるように、ＰＦＣ制御トランジスタ１４４のオン時間およびオフ時間を制御する。これにより、電流波形が正弦波に整形されるとともに、脈流信号から直流信号ＤＣＯＵＴが生成される。電流波形を正弦波に整形することにより、交流電源の力率が改善され、交流信号ＡＣＩＮにおける高調波が抑制される。なお、力率を改善する機能を実現することができるのであれば、ＰＦＣ回路１１０の構成は、図３に例示した構成に限定されない。
【００４２】
交流信号ＡＣＩＮの供給が停止した場合には、ブロックコンデンサ１４３に充電されていた電力の放電により、ＡＣ／ＤＣコンバータ１００は、ブロックコンデンサ１４３の容量に応じた期間の間、直流信号ＤＣＯＵＴを供給し続けることができる。前述したように、この期間は、電子機器４００のシャットダウン処理が完了するのに十分な時間でなければならない。したがって、ブロックコンデンサ１４３の容量は多いほどよいが、ブロックコンデンサ１４３のサイズやコストは、ＡＣ／ＤＣコンバータ１００の部品の中で大きな割合を占めるため、ブロックコンデンサ１４３の容量を削減することが望まれる。ブロックコンデンサ１４３の容量を削減するためには、交流信号ＡＣＩＮの供給停止を短時間で検出し、電子機器４００がシャットダウン処理を開始するまでの時間を短くする必要がある。
【００４３】
なお、ＰＦＣ回路１１０は、分圧回路１３０を備えなくともよい。この場合には、整流回路１２０からの脈流の電流がそのまま脈流信号ＰＣとして電源監視回路２００に出力される。この場合、電源監視回路２００は、脈流の電流を電圧に変換する電流電圧変換回路をさらに備え、変換後の電圧の供給停止を検出する。
【００４４】
［電源監視回路の構成例］
図４は、第１の実施の形態における電源監視回路２００の一構成例を示す回路図である。この電源監視回路２００において、ピーク値保持部２１０は、バッファアンプ２１１、および、ピーク値保持コンデンサ２１３を備える。また、比較部２２０は、コンパレータ２２１および抵抗２２２を備える。ピーク値制御回路２３０は、スイッチ２３１、放電制御トランジスタ２３２、および、インバータ２３３を備える。電源停止検出部２４０は、抵抗２４１および２４２と、コンパレータ２４３と、電源停止検出回路２４５とを備える。
【００４５】
ピーク値保持部２１０におけるバッファアンプ２１１は、非反転入力端子に入力された信号のピーク電圧を出力するものである。このバッファアンプ２１１の非反転入力端子は、信号線１１９に接続される。
【００４６】
また、バッファアンプ２１１の出力端子は、バッファアンプ２１１の反転入力端子、抵抗２４１、スイッチ２３１、および、ピーク値保持コンデンサ２１３に信号線２１９を介して接続される。
【００４７】
このように、バッファアンプ２１１からの出力端子からの電流は、バッファアンプ２１１の反転入力端子に帰還する。この構成により、バッファアンプ２１１は、出力電位をハイレベルからローレベルに遷移させる際の出力電流を流すシンク能力は有さない一方で、出力電位をローレベルからハイレベルに遷移させる際の出力電流を流すソース能力を有する。したがって、バッファアンプ２１１は、非反転入力端子に入力された電源電圧Ｖｐｃの極大値を出力することができる。この極大値は、ピーク値保持コンデンサ２１３によりピーク値として保持される。
【００４８】
比較部２２０におけるコンパレータ２２１は、非反転入力端子および反転入力端子に入力された各々の信号の電圧を比較するものである。このコンパレータ２２１の非反転入力端子には信号線１１９が接続され、反転入力端子には、抵抗２２２の高電位側の端子が接続される。また、コンパレータ２２１の出力端子は、放電制御トランジスタ２３２のゲート端子に接続される。抵抗２２２の一端は、基準電位に接続され、他端は、コンパレータ２２１の反転入力端子および抵抗２４２に接続される。この抵抗２４２と、後述する抵抗２４１および２４２とは、基準電位とピーク値保持コンデンサ２１３の高電位側の端子との間に直列に接続されている。なお、コンパレータ２２１は、特許請求の範囲に記載の極大電圧値制御コンパレータの一例である。
【００４９】
抵抗２２２および抵抗２４２の接続ノードの電位は、抵抗２４１、２４２および２２２の合成抵抗に対する抵抗２２２の抵抗比率（例えば、０．６）により、ピーク値Ｖｐの電圧が分圧された電位となる。この電位の値は、基準値Ｖｒｅｆ_２として用いられる。そして、コンパレータ２２１は、非反転端子に入力された電源電圧Ｖｐｃの値と、反転入力端子に入力された基準値Ｖｒｅｆ_２との比較結果を比較結果ＣＯＭＰ_２として放電制御トランジスタ２３２に出力する。具体的には、電源電圧Ｖｐｃの値が、基準値Ｖｒｅｆ_２より大きい場合には、コンパレータ２２１からハイレベルの比較結果ＣＯＭＰ_２が出力され、そうでない場合にはローレベルの比較結果ＣＯＭＰ_２が出力される。
【００５０】
ピーク値制御回路２３０におけるスイッチ２３１は、電源停止検出信号ＰＯＦＦの電位に応じて、端子間を開閉するものである。このスイッチ２３１の一端は、ピーク値保持コンデンサ２１３に接続され、他端は放電制御トランジスタ２３２のソース端子に接続される。スイッチ２３１は、電源停止検出信号ＰＯＦＦを反転するインバータ２３３の出力に応じて端子間を開閉する。例えば、スイッチ２３１は、インバータ２３３の出力がハイレベルである場合には、端子間を閉じたオン状態に遷移し、ローレベルである場合には、端子間を開いたオフ状態に遷移する。なお、ピーク値制御回路２３０は、特許請求の範囲に記載の極大電圧値制御回路の一例である。
【００５１】
放電制御トランジスタ２３２は、ゲート電圧に応じて、ソースからドレインへ流れる電流を制御するものである。放電制御トランジスタ２３２は、例えば、ｐ型ＭＯＳトランジスタである。この放電制御トランジスタ２３２のゲート端子はコンパレータ２２１の出力端子に接続され、ソース端子はスイッチ２３１の一端に接続され、ドレイン端子は、基準電位に接続される。放電制御トランジスタ２３２は、コンパレータ２２１からローレベルの比較結果ＣＯＭＰ_２が出力された場合に、ソースからドレインへの電流を流すオン状態に遷移する。一方、ハイレベルの比較結果ＣＯＭＰ_２が出力された場合に、放電制御トランジスタ２３２は、ソースおよびドレイン間を絶縁するオフ状態に遷移する。
【００５２】
スイッチ２３１および放電制御トランジスタ２３２がオン状態である場合に、ピーク値保持コンデンサ２１３から基準電位へ電流が流れる。抵抗２４１、２４２および２２２の合成抵抗と比較して放電制御トランジスタ２３２のオン抵抗は、十分に小さい。このため、スイッチ２３１および放電制御トランジスタ２３２を介して流れる電流は、抵抗２４１、２４２および２２２を経由して基準電位へ流れる電流よりも大きい。このため、スイッチ２３１および放電制御トランジスタ２３２がオン状態である場合には、ピーク値保持コンデンサ２１３の放電速度が上昇する。以下、この場合のピーク値保持コンデンサ２１３の放電を「強制放電」と称する。
【００５３】
前述したように、スイッチ２３１は、交流電源の供給停止が検出された場合にオン状態となり、放電制御トランジスタ２３２は、電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_２より大きい場合にオン状態となる。したがって、交流電源の供給停止が検出され、かつ、電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_２より大きい場合にピーク値保持コンデンサ２１３が強制放電される。
【００５４】
コンパレータ２４３は、非反転入力端子および反転入力端子に入力された各々の信号の電圧を比較するものである。このコンパレータ２４３の反転入力端子には信号線１１９が接続され、非反転入力端子は抵抗２４１および２４２の接続ノードに接続される。また、コンパレータ２４３の出力端子は、信号線２４４を介して電源停止検出回路２４５に接続される。
【００５５】
抵抗２４１および抵抗２４２の接続ノードの電位は、抵抗２４１、２４２および２２２の合成抵抗に対する抵抗２４２および２２２の合成抵抗の比率（例えば、０．６５）により、ピーク値Ｖｐの電圧が分圧された電位となる。この電位の値は、基準値Ｖｒｅｆ_１として用いられる。
【００５６】
コンパレータ２４３は、非反転端子に入力された電源電圧Ｖｐｃの値と、反転入力端子に入力された基準値Ｖｒｅｆ_１との比較結果を比較結果ＣＯＭＰ_１として電源停止検出回路２４５に出力する。具体的には、電源電圧Ｖｐｃの値が、基準値Ｖｒｅｆ_１より大きい場合には、コンパレータ２２１からハイレベルの比較結果ＣＯＭＰ_１が出力され、そうでない場合にはローレベルの比較結果ＣＯＭＰ_１が出力される。なお、コンパレータ２４３は、特許請求の範囲に記載の電源停止検出コンパレータの一例である。
【００５７】
電源停止検出回路２４５は、電源電圧Ｖｐｃの値が、基準値Ｖｒｅｆ_１以下である状態が所定の期間より長く継続したか否かにより、電源供給が停止したか否かを検出するものである。具体的には、電源停止検出回路２４５は、コンパレータ２２１からの比較結果ＣＯＭＰ_１がローレベルである期間の長さを計時し、その状態が所定の期間（例えば、１０ミリ秒）より長く継続した場合にローレベルの電源停止検出信号ＰＯＦＦを出力する。一方、比較結果ＣＯＭＰ_１がローレベルの期間が所定期間未満である場合、または、比較結果ＣＯＭＰ_１がハイレベルである場合には、電源停止検出回路２４５は、ハイレベルの電源停止検出信号ＰＯＦＦを出力する。この電源停止検出回路２４５は、フォトカプラ３２０およびインバータ２３３へ出力される。
【００５８】
［電源監視回路の構成例］
図５は、第１の実施の形態における電源停止検出回路２４５の一構成例を示すブロック図である。この電源停止検出回路２４５は、サンプリング回路２４６、ステートマシン回路２４７およびカウンタ回路２４８を備える。
【００５９】
サンプリング回路２４６は、比較結果ＣＯＭＰ_１をサンプリングしてステートマシン回路２４７に出力するものである。また、サンプリング回路２４６は、シフトレジスタと、そのシフトレジスタの各段の一致、不一致を判定する回路とを備えるノイズフィルタなどのデジタルフィルタを使用して、比較結果ＣＯＭＰ_１に重畳されたノイズを除去する。これにより、比較結果ＣＯＭＰ_１におけるチャタリングが防止される。なお、サンプリング回路２４６は、ノイズ除去のためのデジタルフィルタを備えない構成としてもよい。
【００６０】
ステートマシン回路２４７は、比較結果ＣＯＭＰ_１に基づいて、電源停止検出信号ＰＯＦＦを生成するものである。具体的には、ステートマシン回路２４７は、比較結果ＣＯＭＰ_１がローレベルである期間をカウンタ回路２４８に計時させる。そして、その状態が所定の期間（例えば、１０ミリ秒）より長く継続している間において、ステートマシン回路２４７は、ローレベルの電源停止検出信号ＰＯＦＦを出力する。
【００６１】
カウンタ回路２４８は、ステートマシン回路２４７の制御に従って、比較結果ＣＯＭＰ_１がローレベルである期間を計時するものである。
【００６２】
［電源監視回路の動作例］
図６は、第１の実施の形態におけるステートマシン回路２４７の動作の一例を示す状態遷移図である。ステートマシン回路２４７において、例えば、Ａ状態が初期状態に設定され、そのＡ状態においては、電源停止検出信号ＰＯＦＦは、電源の供給中を示すハイレベルに設定される。
【００６３】
Ａ状態において、ステートマシン回路２４７は、比較結果ＣＯＭＰ_１がローレベルである場合には、Ａ状態を維持し、Ａ状態である期間をカウンタ回路２４８に計時させる。比較結果ＣＯＭＰ_１がハイレベルになると、ステートマシン回路２４７はＢ状態に遷移する。また、Ａ状態が所定の期間（例えば、１０ミリ秒）より長く継続した場合、すなわちタイムアウトである場合には、ステートマシン回路２４７は、ＮＧ状態に遷移する。
【００６４】
Ｂ状態において、ステートマシン回路２４７は、カウンタ回路２４８のカウント値を初期値にリセットする。また、Ｂ状態においては、電源停止検出信号ＰＯＦＦはハイレベルに設定される。ステートマシン回路２４７は、比較結果ＣＯＭＰ_１がハイレベルである場合にはＢ状態を維持し、ローレベルである場合にはＡ状態に遷移する。
【００６５】
ＮＧ状態において、ステートマシン回路２４７は、交流電源の供給停止を検出して電源停止検出信号ＰＯＦＦにローレベルを設定する。ステートマシン回路２４７は、比較結果ＣＯＭＰ_１がローレベルである場合にはＮＧ状態を維持し、ハイレベルである場合にはＢ状態に遷移する。
【００６６】
図７は、第１の実施の形態における電源監視回路２００の動作の一例を示すフローチャートである。この動作は、例えば、電源電圧Ｖｐｃの供給開始時に開始する。
【００６７】
電源監視回路２００は、電源電圧Ｖｐｃのピーク電圧を検出する（ステップＳ９０１）。電源監視回路２００は、検出したピーク電圧の値をピーク値Ｖｐとして保持する（ステップＳ９０２）。そして、電源監視回路２００は、ピーク値Ｖｐに応じた基準値Ｖｒｅｆ_１と電源電圧Ｖｐｃとを比較する（ステップＳ９０３）。電源監視回路２００は、電源電圧Ｖｐｃの供給が停止したか否かを検出するための電源停止検出処理を実行する（ステップＳ９１０）。
【００６８】
電源監視回路２００は、電源停止検出信号ＰＯＦＦがローレベルであるか否か、すなわち電源電圧Ｖｐｃの供給停止が検出されたか否かを判断する（ステップＳ９０４）。電源電圧Ｖｐｃの供給停止が検出されていない場合には（ステップＳ９０４：Ｎｏ）、電源監視回路２００は、ステップＳ９０１に戻る。
【００６９】
電源電圧Ｖｐｃの供給停止が検出された場合には（ステップＳ９０４：Ｙｅｓ）、電源監視回路２００は、ピーク値Ｖｐを保持するピーク値保持コンデンサ２１３を強制放電させることにより、ピーク値Ｖｐを低下させる（ステップＳ９０５）。そして、電源監視回路２００は、基準値Ｖｒｅｆ_２が電源電圧Ｖｐｃより小さいか否かを判断する（ステップＳ９０６）。基準値Ｖｒｅｆ_２が電源電圧Ｖｐｃより小さい場合には（ステップＳ９０６：Ｙｅｓ）、電源監視回路２００は、ステップＳ９０５に戻る。一方、基準値Ｖｒｅｆ_２が電源電圧Ｖｐｃ以上である場合には（ステップＳ９０６：Ｎｏ）、電源監視回路２００は、強制放電の停止により、ピーク値Ｖｐの低下を止める（ステップＳ９０７）。ステップＳ９０７の後、電源監視回路２００は、ステップＳ９０１に戻る。
【００７０】
図８は、第１の実施の形態における電源検出処理の一例を示すフローチャートである。電源停止検出回路２４５は、比較結果ＣＯＭＰ_１がローレベルであるか否か、すなわち基準値Ｖｒｅｆ_１が電源電圧Ｖｐｃの値より大きいか否かを判断する（ステップ９１１）。基準値Ｖｒｅｆ_１が電源電圧Ｖｐｃの値より大きい場合には（ステップＳ９１１：Ｙｅｓ）、電源停止検出回路２４５は、カウンタ回路２４８のカウント値ＣＮＴをカウントアップする（ステップＳ９１２）。電源停止検出回路２４５は、カウント値ＣＮＴが所定の閾値より大きいか否かを判断する（ステップＳ９１３）。カウント値ＣＮＴが閾値以下である場合には（ステップＳ９１３：Ｎｏ）、電源停止検出回路２４５は、ステップＳ９１１に戻る。
【００７１】
カウント値ＣＮＴが閾値より大きい場合には（ステップＳ９１３：Ｙｅｓ）、電源停止検出回路２４５は、交流電源の供給停止を検出し、ローレベルに設定した電源停止検出信号ＰＯＦＦを出力する（ステップＳ９１４）。電源停止検出回路２４５は、基準値Ｖｒｅｆ_１が電源電圧Ｖｐｃの値より大きいか否かを判断する（ステップＳ９１５）。基準値Ｖｒｅｆ_１が電源電圧Ｖｐｃの値より大きい場合には（ステップＳ９１５：Ｙｅｓ）、電源停止検出回路２４５は、ステップＳ９１４に戻る。
【００７２】
基準値Ｖｒｅｆ_１が電源電圧Ｖｐｃの値以下である場合には（ステップＳ９１１またはＳ９１５：Ｎｏ）、電源停止検出回路２４５は、カウント値ＣＮＴを初期値にリセットする（ステップＳ９１６）。ステップＳ９１６の後、電源停止検出回路２４５はステップＳ９１１に戻る。
【００７３】
図９は、第１の実施の形態における交流信号ＡＣＩＮの電圧波形の一例を示す図である。図９における縦軸は、電圧であり、横軸は時間である。図９におけるａは、正弦波５０１の一例である。図９におけるｂは、擬似正弦波５２１の一例である。図９におけるｃは、矩形波５３１の一例である。交流信号ＡＣＩＮの電圧波形は、図９におけるａ、ｂおよびｃなどに例示した電圧波形のいずれであってもよいし、電圧が変動するのであれば、これら以外の波形であってもよい。
【００７４】
図１０は、第１の実施の形態における脈流信号ＰＣおよび直流信号ＤＣＯＵＴの電圧の一例を示す図である。図１０における縦軸は、電圧であり、横軸は時間である。図１０におけるａは、図９におけるａに例示した正弦波５０１の交流信号ＡＣＩＮの全波整流により生成された脈流信号ＰＣの一例である。図１０におけるａに例示するように、正弦波５０２の全波整流により、流れる方向が一定で、かつ、電圧が周期的に変動する脈流信号ＰＣが得られる。
【００７５】
図１０におけるｂは、脈流信号ＰＣを昇圧することにより生成された直流信号ＤＣＯＵＴの一例である。図１０におけるｂに例示するように、脈流信号ＰＣから、電圧が一定の直流信号ＤＣＯＵＴが得られる。
【００７６】
図１１は、第１の実施の形態における振幅急変時の電源監視回路の動作の一例を示すタイミングチャートである。図１１における縦軸は、電圧であり、横軸は時間である。図１１におけるａは、振幅急変時の電源電圧Ｖｐｃ、ピーク値Ｖｐ、および、基準値Ｖｒｅｆ_１の軌跡の一例を示す図である。軌跡５０２、５０３および５０４は、それぞれ電源電圧Ｖｐｃ、ピーク値Ｖｐ、および、基準値Ｖｒｅｆ_１の軌跡の一例である。電源電圧Ｖｐｃの振幅が低下した場合、ピーク値Ｖｐが、低下後の振幅に等しい値まで低下するには、ある程度の時間がかかる。この時間は、ピーク値保持コンデンサ２１３の容量や、低下前後の振幅の電位差などに依存する。ピーク値に応じた値である基準値Ｖｒｅｆ_１についても同様である。
【００７７】
図１１におけるｂは、コンパレータ２４３からの比較結果ＣＯＭＰ_１の変動の一例を示すタイミングチャートである。比較結果ＣＯＭＰ_１は、電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_１より小さい場合にローレベル、そうでない場合にハイレベルとなる。
【００７８】
図１１におけるｃは、電源停止検出回路２４５からの電源停止検出信号ＰＯＦＦの変動の一例を示すタイミングチャートである。電源停止検出信号ＰＯＦＦは、比較結果ＣＯＭＰ_１がローレベルの状態が所定の期間より長く継続した場合にローレベルとなる。
【００７９】
振幅の低下に対して、基準値Ｖｒｅｆ_１の低下が遅いと、電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_１より小さくなる（ＣＯＭＰ_１＝０）期間が長くなり、タイムアウトが生じて、図１１におけるｃに示すように交流電源の供給停止が誤検出されてしまう。
【００８０】
ここで、軌跡５０６は、タイムアウト後にピーク値保持コンデンサ２１３を強制放電しない場合のピーク値の軌跡である。仮にタイムアウト後に強制放電を行わないと、強制放電した場合よりもピーク値の低下速度が遅くなってしまい、交流電源の供給停止が誤検出される期間が長くなる。
【００８１】
これに対して、タイムアウト後にピーク値保持コンデンサ２１３を強制放電した場合には、ピーク値および基準値Ｖｒｅｆ_１の低下速度が強制放電しない場合よりも速くなる。この結果、電源供給中に、交流電源の供給停止が誤検出される期間が短縮される。
【００８２】
図１２は、第１の実施の形態における電源供給停止時の電源監視回路の動作の一例を示すタイミングチャートである。図１２における縦軸は、電圧であり、横軸は時間である。図１２におけるａは、電源供給停止時の電源電圧Ｖｐｃ、ピーク値Ｖｐ、および、基準値Ｖｒｅｆ_１の軌跡の一例を示す図である。軌跡５０２、５０３および５０４は、それぞれ電源電圧Ｖｐｃ、ピーク値Ｖｐ、および、基準値Ｖｒｅｆ_１の軌跡の一例である。時刻ｔ０において電源供給が停止した場合、時刻ｔ０以降において電源電圧Ｖｐｃは、徐々に低下する。
【００８３】
ピーク値Ｖｐは、ピーク値保持コンデンサ２１３に保持されているため、時刻ｔ０以降における電源電圧Ｖｐｃの低下後も、しばらくの間は低下前の値を保持する。そして、時刻ｔ２において交流電源の供給停止が検出された場合、ピーク値保持コンデンサ２１３の強制放電が開始され、時刻ｔ２以降にピーク値Ｖｐが徐々に低下する。ピーク値Ｖｐに応じた基準値Ｖｒｅｆ_１もピーク値と同様に、時刻ｔ２以降に徐々に低下する。
【００８４】
図１２におけるｂは、コンパレータ２４３からの比較結果ＣＯＭＰ_１の変動の一例を示すタイミングチャートである。時刻ｔ０以降において、電源電圧Ｖｐｃは徐々に低下し、時刻ｔ１において電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_１より小さくなると、ＣＯＭＰ_１はローレベルとなる。時刻ｔ１以降においては、電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_１より小さい状態が維持されるため、ＣＯＭＰ_１はローレベルの状態を維持する。
【００８５】
図１２におけるｃは、電源停止検出回路２４５からの電源停止検出信号ＰＯＦＦの変動の一例を示すタイミングチャートである。時刻ｔ１以降において、比較結果ＣＯＭＰ_１がローレベルの状態が所定の期間より長く継続した時刻ｔ２において、電源停止検出信号ＰＯＦＦは、交流電源の供給停止を示すローレベルに設定される。
【００８６】
図１２に例示するように、電源供給が停止した場合に、低下する電源電圧Ｖｐｃの値と、ピーク値に応じた基準値Ｖｒｅｆ_１とを比較することにより、電源監視回路２００は、交流電源の供給停止を高速に検出することができる。
【００８７】
図１３は、第１の実施の形態における電源供給停止の検出後の電源監視回路２００の動作の一例を示すタイミングチャートである。図１３における縦軸は、電圧であり、横軸は時間である。図１３におけるａは、交流電源の供給停止が検出された時刻ｔ２以降の電源電圧Ｖｐｃ、ピーク値Ｖｐ、基準値Ｖｒｅｆ_１、および、基準値Ｖｒｅｆ_２の軌跡の一例を示す図である。軌跡５０２、５０３、５０４および５０５は、それぞれ電源電圧Ｖｐｃ、ピーク値Ｖｐ、基準値Ｖｒｅｆ_１、および、基準値Ｖｒｅｆ_２の軌跡の一例である。
【００８８】
図１３におけるａに示すように、電源供給停止の検出後は、ピーク値保持コンデンサ２１３の強制放電により、ピーク値Ｖｐは急速に低下する。また、ピーク値Ｖｐの低下に応じて、基準値Ｖｒｅｆ_１および基準値Ｖｒｅｆ_２も急速に低下する。
【００８９】
ここで、ピーク値Ｖｐの低下速度が電源電圧Ｖｐｃの低下速度よりも速いにもかかわらず、電源監視回路２００が強制放電を続ける場合を想定する。この場合、いずれは電源電圧Ｖｐｃが基準値Ｖｒｅｆ_１以上になってしまい、電源供給が停止していないことが検出されてしまう。電源供給が検出されると強制放電が停止するが、その一方で電源電圧Ｖｐｃは低下し続けるため、再度、交流電源の供給停止が検出される。その後は、交流電源の供給停止と、電源の供給とが交互に検出され、電源停止検出信号ＰＯＦＦの電位が安定しない。最終的には、交流電源の供給停止を検出した状態で収束するが、収束するまでの時間の分、交流電源の供給停止の検出が遅れてしまう。
【００９０】
しかし、電源監視回路２００は、基準値Ｖｒｅｆ_１より大きい基準値Ｖｒｅｆ_２が電源電圧Ｖｐｃの値以下になると強制放電を中止してピーク値Ｖｐを低下させない。このため、基準値Ｖｒｅｆ_１が電源電圧Ｖｐｃ以下になることが防止される。この結果、電源電圧Ｖｐｃの供給が停止したにもかかわらず、電源電圧Ｖｐｃの供給を検出することが防止され、交流電源の供給停止の検出速度が速くなる。
【００９１】
図１３におけるｂは、放電制御トランジスタ２３２の動作の一例を示すタイミングチャートである。図１３におけるｂに例示するように、電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_２以下となった場合に、放電制御トランジスタ２３２はオフ状態になり、強制放電が停止する。
【００９２】
図１３におけるｃは、コンパレータ２４３からの比較結果ＣＯＭＰ_１の変動の一例を示すタイミングチャートである。また、図１３におけるｄは、電源停止検出回路２４５からの電源停止検出信号ＰＯＦＦの変動の一例を示すタイミングチャートである。時刻ｔ２以降においては、基準値Ｖｒｅｆ_１が電源電圧Ｖｐｃ以下にならないように強制放電が行われるため、常に、基準値Ｖｒｅｆ_１は電源電圧Ｖｐｃより大きい。この結果、比較結果ＣＯＭＰ_１および電源停止検出信号ＰＯＦＦは、ローレベルの状態を維持する。
【００９３】
このように、本技術の第１の実施の形態によれば、電源監視回路２００は、電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_２以上のときに基準値Ｖｒｅｆ_１を低下させないため、電源電圧Ｖｐｃの供給停止を正確かつ高速に検出することができる。例えば、仮に、基準値Ｖｒｅｆ_１の低下速度が電源電圧Ｖｐｃの低下速度より速い場合に電源監視回路２００が基準値Ｖｒｅｆ_１を継続して低下させると、電源電圧Ｖｐｃの値が基準値Ｖｒｅｆ_１以上になってしまうことがある。この場合には、交流電源の供給停止中に、電源供給が停止していないことを誤って検出してしまう。しかし、電源監視回路２００は、電源電圧Ｖｐｃの値が、基準値Ｖｒｅｆ_１より低い基準値Ｖｒｅｆ_２以上であれば基準値Ｖｒｅｆ_１を低下させないため、電源電圧Ｖｐｃが基準値Ｖｒｅｆ_１以上になってしまうことが防止される。この結果、電源の供給が停止したにもかかわらず、電源供給の未停止が検出されることが防止され、交流電源の供給停止が正確かつ高速に検出される。
【００９４】
＜２．第２の実施の形態＞
［電源システムの構成例］
図１４は、第２の実施の形態における電源監視回路２００の一構成例を示す回路図である。第１の実施の形態においては、電源停止検出回路２４５以外の回路は、アナログ回路であったが、これらの回路の一部または全部はデジタル回路であってもよい。第２の実施の形態の電源監視回路２００は、アナログ回路の機能をデジタル回路により実現した点において第１の実施の形態と異なる。
【００９５】
具体的には、第２の実施の形態の電源監視回路２００は、Ａ／Ｄ変換回路２５０をさらに備える。このＡ／Ｄ変換回路２５０は、アナログの電源電圧Ｖｐｃをデジタル信号に変換して比較部２２０、ピーク値制御回路２３０および電源停止検出部２４０に供給するものである。
【００９６】
また、ピーク値保持部２１０は、レジスタ２６１を備える。このレジスタ２６１は、ピーク値Ｖｐを保持するものである。レジスタ２６１は、脈流同期クロックＣＬＫ_ＰＣに同期して、Ａ／Ｄ変換回路２５０からの電源電圧Ｖｐｃの値をピーク値として保持する。また、レジスタ２６１は、保持値同期クロックＣＬＫ_ＶＰに同期して、前回のピーク値より小さい値を新たなピーク値として保持する。ここで、前回のピーク値に代えて異なるピーク値を新たに保持することを以下、ピーク値の「更新」と称する。ここで、脈流同期クロックＣＬＫ_ＰＣは、脈流信号ＰＣに同期したクロック信号である。例えば、脈流同期クロックＣＬＫ_ＰＣは脈流信号ＰＣの電圧が極大値であるときに、値が変わる信号である。また、保持値同期クロックＣＬＫ_ＶＰは、脈流同期クロックＣＬＫ_ＰＣより周波数の高いクロック信号である。
【００９７】
ピーク値制御回路２３０は、セレクタ２７１、乗算器２７２、加算器２７３、脈流同期クロック生成部２７４、保持値更新クロック生成部２７５、セレクタ２７６、および、インバータ２７７を備える。
【００９８】
セレクタ２７１は、電源停止検出信号ＰＯＦＦを反転した反転信号ｘＰＯＦＦに従って、電源電圧Ｖｐｃと加算器２７３からの信号とのうちいずれかを選択して出力するものである。このセレクタ２７１は、２つの入力端子と１つの出力端子とを有する。２つの入力端子の一方は、Ａ／Ｄ変換回路２５０に接続され、他方は加算器２７３に接続されている。セレクタ２７１の出力端子は、レジスタ２６１に接続されている。セレクタ２７１は、反転信号ｘＰＯＦＦがローレベルの場合には、Ａ／Ｄ変換回路２５０からの電源電圧Ｖｐｃを選択してレジスタ２６１に出力する。一方、反転信号ｘＰＯＦＦがハイレベルの場合には、セレクタ２７１は、加算器２７３からの信号をレジスタ２６１に出力する。
【００９９】
乗算器２７２は、比較部２２０からの比較結果ＣＯＭＰ_２に所定の係数Ａを乗算するものである。ここで係数Ａは、負の実数であり、例えば、「−１」である。比較結果ＣＯＭＰ_２の値は、「１」または「０」の値をとりうる。このため、Ａが「−１」の場合、乗算した値は、「−１」または「０」となる。乗算器２７２は乗算した値を乗算結果として加算器２７３に出力する。
【０１００】
加算器２７３は、レジスタ２６１に保持されたピーク値Ｖｐに乗算器２７２からの乗算結果を加算するものである。加算器２７３は、加算結果をセレクタ２７１の入力端子に出力する。
【０１０１】
脈流同期クロック生成部２７４は、位相同期回路などを使用して脈流同期クロックＣＬＫ_ＰＣを生成するものである。保持値更新クロック生成部２７５は、位相同期回路などを使用して保持値更新クロックＣＬＫ_ＶＰを生成するものである。
【０１０２】
セレクタ２７６は、反転信号ｘＰＯＦＦに従って、脈流同期クロックＣＬＫ_ＰＣおよび保持値更新クロックＣＬＫ_ＶＰのうちいずれかを選択して出力するものである。このセレクタ２７６は、２つの入力端子と１つの出力端子とを有する。２つの入力端子の一方は、脈流同期クロック生成部２７４に接続され、他方は保持値更新クロック生成部２７５に接続されている。セレクタ２７１の出力端子は、レジスタ２６１のイネーブル端子に接続される。セレクタ２７６は、反転信号ｘＰＯＦＦがローレベルの場合には、脈流同期クロックＣＬＫ_ＰＣを選択してレジスタ２６１に出力する。一方、反転信号ｘＰＯＦＦがハイレベルの場合には、セレクタ２７６は、保持値更新クロックＣＬＫ_ＶＰをレジスタ２６１に出力する。
【０１０３】
インバータ２７７は、電源停止検出信号ＰＯＦＦを反転することにより反転信号ｘＰＯＦＦを生成するものである。インバータ２７７は、その反転信号ｘＰＯＦＦをセレクタ２７１および２７６に出力する。
【０１０４】
比較部２２０は、乗算器２８１および比較器２８２を備える。乗算器２８１は、レジスタ２６１に保持されたピーク値Ｖｐに所定の係数Ｂを乗算するものである。この係数は、１未満の実数であり、例えば、０．６である。乗算器２８１は、乗算結果を基準値Ｖｒｅｆ_２として比較器２８２に出力する。
【０１０５】
比較器２８２は、乗算器２８１からの基準値Ｖｒｅｆ_２とＡ／Ｄ変換回路２５０からの電源電圧Ｖｐｃの値とを比較するものである。比較器２８２は、比較結果を比較結果ＣＯＭＰ_２として乗算器２７２に出力する。具体的には、電源電圧Ｖｐｃの値が、基準値Ｖｒｅｆ_２より大きい場合には、「１」の値の比較結果ＣＯＭＰ_２が出力され、そうでない場合には「０」の値の比較結果ＣＯＭＰ_２が出力される。
【０１０６】
電源停止検出部２４０は、乗算器２９１、比較器２９２および電源停止検出回路２４５を備える。乗算器２９１は、レジスタ２６１に保持されたピーク値Ｖｐに所定の係数Ｃを乗算するものである。この係数Ｃは、Ｂより大きな１未満の実数であり、例えば、０．６５である。乗算器２８１は、乗算結果を基準値Ｖｒｅｆ_１として比較器２９２に出力する。
【０１０７】
比較器２９２は、乗算器２９１からの基準値Ｖｒｅｆ_１とＡ／Ｄ変換回路２５０からの電源電圧Ｖｐｃの値とを比較するものである。比較器２９２は、比較結果を比較結果ＣＯＭＰ_１として電源停止検出回路２４５に出力する。具体的には、電源電圧Ｖｐｃの値が、基準値Ｖｒｅｆ_１より大きい場合には、ハイレベルの比較結果ＣＯＭＰ_１が出力され、そうでない場合にはローレベルの比較結果ＣＯＭＰ_１が出力される。第２の実施の形態の電源停止検出回路２４５の構成は、第１の実施の形態と同様である。
【０１０８】
電源供給中、すなわち電源停止検出信号ＰＯＦＦがハイレベルの場合には、セレクタ２７６は脈流同期クロックＣＬＫ_ＰＣを選択し、セレクタ２７１は電源電圧Ｖｐｃを選択する。脈流が極大となるときに値が変わる脈流同期クロックＣＬＫ_ＰＣに同期してレジスタ２６１が更新されるため、レジスタ２６１には、電源電圧Ｖｐｃの極大値がピーク値として保持される。
【０１０９】
一方、電源の供給が停止した場合、すなわち電源停止検出信号ＰＯＦＦがローレベルの場合には、セレクタ２７６は保持値更新クロックＣＬＫ_ＶＰを選択し、セレクタ２７１は加算器２７３からの信号を選択する。
【０１１０】
ここで、電源電圧Ｖｐｃの値が、基準値Ｖｒｅｆ_２より大きい場合には、比較結果ＣＯＭＰ_２の値が「１」となり、乗算器２７２の乗算結果は「−１」となる。したがって、加算器２７３からは、ピーク値から「１」を減算した値が出力され、セレクタ２７１を介してレジスタ２６１に保持される。保持値更新クロックＣＬＫ_ＶＰに同期して、この処理が実行され、ピーク値Ｖｐは徐々に低下する。
【０１１１】
一方、電源電圧Ｖｐｃの値が、基準値Ｖｒｅｆ_２以下である場合には、比較結果ＣＯＭＰ_２の値が「０」となり、乗算器２７２の乗算結果は「０」となる。したがって、加算器２７３からは、ピーク値Ｖｐがそのまま出力され、ピーク値Ｖｐは更新されない。
【０１１２】
図１５は、第２の実施の形態における電源停止検出回路２４５の一構成例を示すブロック図である。第２の実施の形態の電源停止検出回路２４５は、サンプリング回路２４６を備えず、サンプリング回路２４６を介さずにステートマシン回路２４７に比較結果ＣＯＭＰ_１が入力される点以外は、第１の実施の形態と同様である。
【０１１３】
このように、本技術の第２の実施の形態によれば、電源監視回路２００は、ピーク値保持コンデンサ２１３の代わりにレジスタ２６１を備えることができる。また、電源監視回路２００は、アナログのコンパレータ（２２１等）の代わりにデジタル回路である比較器（２８２等）を備えることができる。さらに電源監視回路２００は、電圧を分圧比で分圧するための抵抗（２４１および２４２等）の代わりに、電圧の値に分圧比を乗算する乗算器（２９１等）を備えることができる。一般に、デジタル回路は、同じ機能を持つアナログ回路と比較して、小型であり、精度が高く、設計が容易であるなどの利点を有する。このため、デジタル回路への置き換えにより、電源監視回路２００を小型化し、交流電源の正確な監視を行うことができる。また、設計コストを低減することができる。
【０１１４】
＜３．第３の実施の形態＞
［電源監視回路の構成例］
図１６は、第３の実施の形態における電源監視回路２００の一構成例を示す回路図である。第１の実施の形態においては、電源電圧Ｖｐｃの振幅が低下しても変動のある場合には、電源が供給されていると判断して、交流電源の供給停止を検出していなかった。しかし、電源電圧Ｖｐｃの振幅が、電子機器４００の最低動作電圧未満にまで低下した場合には、実質的に電源供給が停止しているとみなすことができる。第３の実施の形態の電源監視回路２００は、電源電圧Ｖｐｃの振幅が電子機器４００の最低動作電圧未満に低下した場合にも交流電源の供給停止を検出する点において第１の実施の形態と異なる。具体的には、第３の実施の形態の電源監視回路２００は、電源停止検出部２４０において最低動作電圧値供給源２９３およびコンパレータ２９４をさらに備える点において第１の実施の形態と異なる。
【０１１５】
最低動作電圧値供給源２９３は、最低動作電圧値Ｖｍｉｎをコンパレータ２９４の反転入力端子に供給するものである。コンパレータ２９４は、最低動作電圧値Ｖｍｉｎとピーク値Ｖｐとを比較するものである。コンパレータ２９４の非反転入力端子には、信号線２１９に接続され、反転入力端子には最低動作電圧値供給源２９３が接続される。また、コンパレータ２９４の出力端子は、電源停止検出回路２４５に接続される。コンパレータ２９４は、最低動作電圧値Ｖｍｉｎとピーク値Ｖｐとの比較結果を比較結果ＣＯＭＰ_３として出力する。例えば、ピーク値Ｖｐが、閾値である最低動作電圧値Ｖｍｉｎより大きい場合には、ハイレベルの比較結果ＣＯＭＰ_３が出力され、そうでない場合にはローレベルの比較結果ＣＯＭＰ_３が出力される。
【０１１６】
電源停止検出回路２４５は、比較結果ＣＯＭＰ_１がローレベルである状態が所定の期間より長い場合、または、比較結果ＣＯＭＰ_３がローレベルである場合に、ローレベルの電源停止検出信号ＰＯＦＦを出力する。
【０１１７】
［電源監視回路の動作例］
図１７は、第３の実施の形態におけるステートマシン回路２４７の動作の一例を示す状態遷移図である。
【０１１８】
Ａ状態において、ステートマシン回路２４７は、比較結果ＣＯＭＰ_１がローレベルかつ比較結果ＣＯＭＰ_３がハイレベルである場合には、Ａ状態を維持し、Ａ状態である期間をカウンタ回路２４８に計時させる。比較結果ＣＯＭＰ_１およびＣＯＭＰ_３がハイレベルになると、ステートマシン回路２４７はＢ状態に遷移する。また、タイムアウトまたは比較結果ＣＯＭＰ_３がローレベルである場合には、ステートマシン回路２４７は、ＮＧ状態に遷移する。
【０１１９】
Ｂ状態において、ステートマシン回路２４７は、比較結果ＣＯＭＰ_１およびＣＯＭＰ_３がハイレベルである場合にはＢ状態を維持する。比較結果ＣＯＭＰ_１がローレベルかつ比較結果ＣＯＭＰ_３がハイレベルである場合には、ステートマシン回路２４７はＡ状態に遷移する。また、比較結果ＣＯＭＰ_３がローレベルである場合には、ステートマシン回路２４７は、ＮＧ状態に遷移する。
【０１２０】
ＮＧ状態において、ステートマシン回路２４７は、電源停止検出信号ＰＯＦＦにローレベルを設定する。ステートマシン回路２４７は、比較結果ＣＯＭＰ_１または比較結果ＣＯＭＰ_３がローレベルである場合にはＮＧ状態を維持する。比較結果ＣＯＭＰ_１およびＣＯＭＰ_３がいずれもハイレベルである場合には、ステートマシン回路２４７はＢ状態に遷移する。
【０１２１】
このように本技術の第３の実施の形態によれば、電源監視回路２００は、電源電圧Ｖｐｃの振幅が最低動作電圧未満になったときに電源供給停止を検出することができる。これにより、電源電圧Ｖｐｃの変動があるものの、振幅が最低動作電圧に満たない場合に、第１や第２の実施形態のように交流電源の供給停止の検出に失敗することがなくなり、交流電源の供給停止が確実に検出される。
【０１２２】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１２３】
なお、本技術は以下のような構成もとることができる。
（１）変動する電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する保持部と、
前記極大電圧値に応じた第１の基準値より前記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出部と、
前記第１の基準値より小さな第２の基準値を前記電源電圧の値が越えており、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる基準値制御部と
を具備する電源監視回路。
（２）前記保持部は、前記極大電値を保持するコンデンサを備え、
前記基準値制御部は、前記コンデンサを放電させることにより前記第１の基準値を低下させる
前記（１）記載の電源監視回路。
（３）前記第１の基準値は、前記極大電圧値に対する比率が第１の比率になる値であり、
前記第２の基準値は、前記極大電圧値に対する比率が前記第１の比率より小さい第２の比率になる値である
前記（１）記載の電源監視回路。
（４）前記電源停止検出部は、
前記電源電圧の値と前記第１の基準値とを比較して当該比較結果を第１の比較結果として出力する電源停止検出コンパレータと、
前記第１の基準値より前記電源電圧の値が低いことを示す前記第１の比較結果の出力が前記所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出回路と
を備える前記（１）乃至（３）のいずれかに記載の電源監視回路。
（５）前記基準値制御部は、
前記電源電圧の値と前記第２の基準値とを比較して当該比較結果を第２の比較結果として出力する極大電圧値制御コンパレータと、
前記第２の基準値より前記電源電圧の値が大きいことを示す前記第２の比較結果が出力され、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる基準値制御回路と
を備える前記（１）乃至（４）のいずれかに記載の電源監視回路。
（６）前記保持部は、前記極大電圧値を保持するレジスタを備え、
前記極大電圧値制御部は、前記レジスタから読み出した前記極大電圧値を減少させて当該減少させた極大電圧値により前記レジスタを更新することによって前記第１の基準値を低下させる
前記（１）乃至（５）のいずれかに記載の電源監視回路。
（７）前記基準値制御部は、前記極大電圧値が所定の閾値より小さい間、または、前記第２の基準値より前記電源電圧の値が大きく、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる
前記（１）乃至（６）のいずれかに記載の電源監視回路。
（８）交流信号を整流することにより脈流信号を生成する整流回路と、
前記脈流信号の電圧である電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する保持部と、
前記極大電圧値に応じた第１の基準値より前記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出部と、
前記第１の基準値より小さな第２の基準値を前記電源電圧の値が越えており、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる基準値制御部と
を具備する交直変換装置。
（９）電源停止検出部が、変動する電源電圧の極大値を検出するたびに当該極大値を極大電圧値として保持する保持部に保持された前記極大電圧値に応じた第１の基準値より前記電源電圧の値が低い状態が所定の期間より長く継続しているか否かにより前記電源電圧の供給が停止しているか否かを検出する電源停止検出手順と、
基準値制御部が、前記第１の基準値より小さな第２の基準値を前記電源電圧の値が越えており、かつ、前記電源電圧の供給の停止が検出されている間において前記第１の基準値を低下させる基準値制御手順と
を具備する電源監視回路の制御方法。
【符号の説明】
【０１２４】
１００  ＡＣ／ＤＣコンバータ
１１０  ＰＦＣ回路
１２０  整流回路
１２１、１２２、１２３、１２４、１４２  ダイオード
１３０  分圧回路
１３１、１３２、２２２、２４１、２４２  抵抗
１４０  昇圧回路
１４１  チョークコイル
１４３  ブロックコンデンサ
１４４  ＰＦＣ制御トランジスタ
１４５  ＰＦＣ制御回路
２００  電源監視回路
２１０  ピーク値保持部
２１１  バッファアンプ
２１３  ピーク値保持コンデンサ
２１５  ピーク値制御部
２２０  比較部
２２１、２４３、２９４  コンパレータ
２３０  ピーク値制御回路
２３１  スイッチ
２３２  放電制御トランジスタ
２３３、２７７  インバータ
２４０  電源停止検出部
２４５  電源停止検出回路
２４６  サンプリング回路
２４７  ステートマシン回路
２４８  カウンタ回路
２５０  Ａ／Ｄ変換回路
２６１  レジスタ
２７１、２７６  セレクタ
２７２、２８１、２９１  乗算器
２７３  加算器
２７４  脈流同期クロック生成部
２７５  保持値更新クロック生成部
２８２、２９２  比較器
２９３  最低動作電圧値供給源
３１０  ＤＣ／ＤＣコンバータ
３２０  フォトカプラ
４００  電子機器
【図１】
2014032061.tif 000003
【図２】
2014032061.tif 000004
【図３】
2014032061.tif 000005
【図４】
2014032061.tif 000006
【図５】
2014032061.tif 000007
【図６】
2014032061.tif 000008
【図７】
2014032061.tif 000009
【図８】
2014032061.tif 000010
【図９】
2014032061.tif 000011
【図１０】
2014032061.tif 000012
【図１１】
2014032061.tif 000013
【図１２】
2014032061.tif 000014
【図１３】
2014032061.tif 000015
【図１４】
2014032061.tif 000016
【図１５】
2014032061.tif 000017
【図１６】
2014032061.tif 000018
【図１７】
2014032061.tif 000019