(57)【要約】【課題】大容量の安定化電源が接続された機能手段の起動時に、異常動作を起こさないような回路システムの提供。【解決手段】  間欠的に駆動される機能手段と、機能手段に並列接続される安定化電源と、機能手段ならびに安定化電源に電力を供給する電源とを備える電子機器であり、電源の一方の電位と安定化電源との間に挿入される接続切断可能な第１接続手段と、機能手段と安定化電源との間に挿入される接続切断可能な第２接続手段とを有する。これにより、機能手段の電源接続時の機能手段の誤動作を防止することができる。【選択図】図１
2014155270.tif 000002
【特許請求の範囲】
【請求項１】
間欠的に駆動される機能手段と、前記機能手段に並列接続される安定化電源と、
前記機能手段ならびに前記安定化電源に電力を供給する電源と、
該電源の一方の電位と前記安定化電源との間に挿入される接続切断可能な第１接続手段と、
前記機能手段と前記安定化電源との間に挿入される接続切断可能な第２接続手段と
を有することを特徴とする電子機器。
【請求項２】
前記第１接続手段及び前記第２接続手段の接続切断を制御する制御手段を有し、
該制御手段は、
前記機能手段の駆動を開始するとき前記第１接続手段及び前記第２接続手段を接続状態とし、駆動を停止するとき切断状態とするように制御し、
前記第１接続手段を接続状態にして、
所定条件が成立したと判定後、前記第２接続手段を接続状態にすること
を特徴とする請求項１に記載の電子機器。
【請求項３】
前記所定条件は、前記安定化電源が前記機能手段を安定して駆動可能な電圧以上となっていることであることを特徴とする請求項２に記載の電子機器。
【請求項４】
前記第１接続手段と前記安定化電源との間に電流制限手段を有し、
前記安定化電源または前記機能手段と、前記電源の一方の電位とを前記電流制限手段を介さずに接続する接続切断可能な第３接続手段を有する
ことを特徴とする請求項１から３のいずれか１つに記載の電子機器。
【請求項５】
前記制御手段は、さらに第３接続手段の接続切断を前記機能手段の駆動を開始するとき接続状態とし、駆動を停止するとき切断状態とするように制御し、
前記制御手段は前記機能手段の駆動開始時に前記第１接続手段を接続状態にして、
前記所定条件が成立したと判定後、前記第２接続手段及び第３接続手段を接続状態にすることを特徴とする請求項４に記載の電子機器。
【請求項６】
前記電源の他方の電位と前記機能手段との間に挿入され、
前記制御手段により前記機能手段の駆動を開始するとき切断状態とし、
駆動を停止するとき接続状態とするように制御される
接続切断可能な第４接続手段を有する
ことを特徴とする請求項５に記載の電子機器。
【請求項７】
前記制御手段は、前記第２接続手段及び前記第３接続手段の接続切断を同一信号で行う
ことを特徴とする請求項４から６のいずれか１つに記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、間欠的に駆動される機能を備えた電子機器に関する。
【背景技術】
【０００２】
近年、腕時計、携帯機器などの電子機器はさまざまセンサを内蔵し、多機能化を図るようになってきている。特に腕時計は内蔵する電池容量も小さく限られているため、電池寿命を延ばすために様々な省電力化が図られている。
【０００３】
各機能の消費電力を低減するために、一般的に行われている方法は、各機能回路にあらかじめ設けられている低消費電力状態であるスタンバイ機能を用いることである。具体的には、動作のイネーブル端子を備えている機能回路は、その端子に非動作レベルを入力することでスタンバイ状態に移行させることができる。
【０００４】
しかしながら、腕時計などの小型の電子機器においては、スタンバイ状態による省電力化でも十分ではない。さらに、動作時に大きな電力を消費する機能回路の場合、電源安定化のために大容量のコンデンサを必要とする。腕時計などの小型電子機器の動作電力にとって大容量コンデンサのリークおよび機能回路のスタンバイ状態の消費電力は非常に大きな割合を占めるため、これらをできるだけ抑えるような、さらなる省電力化が必要となる。
【０００５】
そこで、動作していない電源安定化コンデンサを含む機能回路の電源を切断することにより消費電流を抑える、という技術が検討されてきた。しかしながら、機能回路の電源を接続する際に、機能回路内に設けられている電源安定化用のコンデンサなどに大きな突入電流が流れ込むことにより電池電圧が変動し、機器が誤動作を起こす恐れがある。また、接続素子などのデバイスに過大な電流が流れるため、それらの特性を劣化させる可能性がある。
【０００６】
特許文献１には電流制限抵抗を直列接続したスイッチＳＷ１と、スイッチＳＷ１に並列に接続されたスイッチＳＷ２とを設け、電源接続の際には電流制限抵抗が挿入されているスイッチＳＷ１を接続した後にスイッチＳＷ２を接続することにより突入電流を抑える技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１５２４９８（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１の技術では、電流制限抵抗の働きにより、電子機器内の機能回路の電源電圧は徐々に増加することになる。そのため、機能回路に動作電圧範囲外の異常電圧が長時間に亘って印加されることになり、誤動作を引き起こす恐れがある。
【０００９】
図９および図１０を用いて、さらに詳細に説明する。図９は、本発明を適用しない構成のブロック図、図１０は本発明を適用しない構成のタイミングチャートである。
【００１０】
図９において、１０１は電池などの電源である。１０１ａは電源１０１の内部抵抗である。１０２は動作時に大きな電力を消費する機能手段、１０３は機能手段１０２用の安定
化電源、１０６は電源制御や各種制御を実施する制御回路である。１０４は、制御手段１０６によって制御され、電源１０１の低電位側電位であるＶＳＳ１と、機能手段１０２と安定化電源１０３の共通の低電位側電源であるＶＳＳ２の接続・分離を行う第１接続手段である。なお、説明の簡略化のため、電流制限抵抗は省略している。
【００１１】
続いて、従来技術の動作を、図１０を用いて説明する。
【００１２】
図１０の期間Ｔ２において、制御信号ＳＧ１をＶＤＤレベルとすると、図９における第１接続手段１０４は接続状態となる。図１０の従来技術には電流制限抵抗は存在しないが、電源１０１は内部抵抗１０１ａを持っているため、ＶＳＳ２は即座にＶＳＳ１レベルに移行することができず、安定化電源１０３への充電の間、徐々に変化することになる。このため、機能手段１０２における最低動作電圧Ｖｍｉｎより低い電圧である期間Ｔ２ａの間は機能手段１０２に異常電圧が印加され、誤動作を起こす可能性がある。
【００１３】
本発明の目的は、上記を鑑み、電源接続時の突入電流を抑えるとともに、電子機器に異常電圧がかかることによる誤動作を防止する電子機器を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明は、間欠的に駆動される機能手段と、機能手段に並列接続される安定化電源と、機能手段ならびに安定化電源に電力を供給する電源と、電源の一方の電位と安定化電源との間に挿入される接続切断可能な第一接続手段と、機能手段と安定化電源との間に挿入される接続切断可能な第二接続手段とを有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、停止中に電源を切断されているセンサなどの機能回路に電源を接続する際に大きな突入電流が流れ、電源電圧の変動やそれに起因する機能回路の誤動作を防止することができる。また、機能回路の電源の立ち上がりが早くなるため、異常電源電圧による機能回路の誤動作を防止することができる。
【００１６】
さらに、電源を切断するときも機能回路への異常電源電圧の印加を防止し、誤動作を防ぐことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係るブロック図である。
【図２】本発明の第１の実施形態に係るフローチャートである。
【図３】本発明の第１の実施形態に係るタイミングチャートである。
【図４】本発明の第２の実施形態に係るブロック図である。
【図５】本発明の第３の実施形態に係るブロック図である。
【図６】本発明の第４の実施形態に係るブロック図である。
【図７】本発明の第４の実施形態に係るフローチャートである。
【図８】本発明の第４の実施形態に係るタイミングチャートである。
【図９】従来技術に係るブロック図である。
【図１０】従来技術に係るタイミングチャートである。
【発明を実施するための形態】
【００１８】
以下、図面に基づき本発明に係る電子装置の実施形態について説明する。
［第１の実施形態の構成］
図１は、本発明の第１の実施形態に係る電子機器の構成を示すブロック図である。１０１は電源であり、乾電池、コイン電池などの１次電池やリチウムイオン電池などの２次電
池で構成できる。１０１ａは、電源１０１の内部抵抗である。１０２は機能手段であり、間欠的に駆動される。本実施形態や以降の実施形態では、方位センサや圧力センサで構成され、それぞれ方位計測や水深計測・高度計測を行う場合にのみ電源が供給され、計測動作を行う。１０３は安定化電源であり、機能手段１０２の動作による電源電圧の変動を抑制する。本実施形態や以降の実施形態発明では、数十から１００μＦ程度のセラミックコンデンサ、タンタルコンデンサ、アルミ電解コンデンサなどで構成される。１０４は第１接続手段、１０５は第２接続手段であり、本発明ではＮチャンネルの電界効果トランジスタ（以下、ＮｃｈＭＯＳＦＥＴという）を想定している。１０６は制御手段であり、ＣＰＵで構成され、第１接続手段１０４および第２接続手段１０５を制御し、機能手段１０２および安定化電源１０３に対し電源電圧の供給、切断を行う。
【００１９】
電源１０１の高電位側出力（以下、ＶＤＤという）は、制御手段１０６、機能手段１０２の高電位側電源端子および安定化電源１０３の高電位側端子に共通接続されている。また、電源１０１の低電位側出力（以下、ＶＳＳ１という）は、制御手段１０６の低電位側電源端子および第１接続手段１０４のソース端子に接続されている。第１接続手段１０４のドレイン端子は、第２接続手段１０５のソース端子および安定化電源１０３の低電位側端子に接続されている。以下、安定化電源１０３の低電位側端子の電位をＶＳＳ２という。第２接続手段１０５のドレイン端子は、機能手段１０２の低電位側電源端子に接続されている。以下、機能手段１０２の低電位側電源端子の電位をＶＳＳ３という。第１接続手段１０４および第２接続手段１０５のゲート端子は、それぞれ制御信号ＳＧ１およびＳＧ２を介して制御手段１０６に接続されている。
【００２０】
すなわち、従来技術の構成（図９）に比べ、機能手段１０２の低電位側電源端子（ＶＳＳ３）と安定化電源１０３の低電位側端子（ＶＳＳ２）の間に、第２接続手段１０５が挿入され、ＶＳＳ２−ＶＳＳ３の接続・切断が可能となっている。
【００２１】
本発明の実施形態では、第１接続手段１０４および第２接続手段１０５としてＮｃｈＭＯＳＦＥＴを用いているが、これに限定されるものではなく、バイポーラトランジスタ、デジタルトランジスタ、リレーなど電気的に接続、切断が可能なデバイスであれば良い。
【００２２】
［第１の実施形態の動作説明］
次に、図１から図３を用いて、本発明の第１の実施形態に係る電子機器の動作を説明する。
本実施形態に係る電子機器は、消費電流を極力抑えるために、通常、使用する必要のない機能に関係する機能手段１０２の電源は切断しており、機能を使用するときにのみ関係する機能手段１０２の電源を接続するように動作する。
【００２３】
図２は、本発明の第１の実施形態に係る電子機器の動作を示すフローチャートであり、機能手段１０２を動作させる場合の手順を示している。図３は、本発明の第１の実施形態に係る電子機器の動作を示すタイミングチャートであり、機能手段１０２を動作させるために、図２の手順を実施したときの各信号の波形を表している。
【００２４】
本発明の電子機器の制御手段１０６は、機能手段１０２を動作させる必要がない場合は、第１接続手段１０４および第２接続手段１０５に対する制御信号ＳＧ１および制御信号ＳＧ２に、ＶＳＳ１レベルを出力している。これにより、ＶＳＳ２およびＶＳＳ３は、図３の期間Ｔ１に示すように、ＶＤＤレベルとなっている。
【００２５】
機能手段１０２を動作させる場合、制御手段１０６は、第１接続手段１０４の制御信号ＳＧ１にＶＤＤレベルを出力する（ＳＰ２０１）。これにより、第１接続手段１０４が接続状態となり、図３の期間Ｔ２に示すように安定化電源１０３に電荷が充電されるが、電
源１０１の内部抵抗１０１ａの影響により、ＶＳＳ２の電位が安定するまでの間、徐々にＶＳＳ２がＶＳＳ１レベルに近づいてゆく。
【００２６】
しかし、Ｔ２区間では、第２接続手段１０５の切断された状態が維持されるため、ＶＳＳ３はＶＤＤレベルを保ち、機能手段１０２が動作することは無い。
【００２７】
制御手段１０６は、ＶＳＳ２の電位が安定したと判断した後（ＳＰ２０２）、第２接続手段１０５の制御信号ＳＧ２にＶＤＤレベルを出力する（ＳＰ２０３）。これにより、図３の期間Ｔ３に示すように、ＶＳＳ３は、ＶＳＳ１レベルとなる。このとき、すでに安定化電源１０３は充電されているので、ＶＳＳ３のＶＳＳ１レベルへの変化は、徐々にではなく即座に起こる。
【００２８】
従って、ＶＳＳ３すなわち機能手段１０２を駆動する電源に異常電圧がかかることがないため、機能手段１０２の誤動作を防止することができる。
【００２９】
ここで、ＶＳＳ２の安定を判断する処理としては、タイマーなどであらかじめ決められた時間を待つという処理でも良いし、ＶＳＳ２の電圧をサンプリングし、あらかじめ設定された閾値を超えたかを判断する、といった処理でも良い。
【００３０】
このように、本発明の適用により、必要なときのみ電源を接続して動作を行わせる機能手段を備えた電子機器の誤動作を防止することができる。
【００３１】
［第２実施形態の構成］
続いて、図２、図３および図４を用いて本発明に係る第２の実施形態について説明する。尚、第１の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
【００３２】
図４は、本発明の第２の実施形態に係る電子機器の構成を示すブロック図である。４０１は第３接続手段であり、機能手段１０２と電源１０１の低電位側出力ＶＳＳ１を直接接続する。１０６は制御手段であり、第２の実施形態においては第３接続手段４０１の制御も行う。４０２は電流制限手段であり、第１接続手段１０４の接続時に安定化電源１０３へ流れ込む電流を制限する。電流制限手段４０２は、安定化電源１０３への急な電流流入を抑制することにより、電源１０１から供給される電源電圧の変動を抑え、電圧変動に起因する制御手段１０６の異常動作を防止するために挿入される。
【００３３】
第２の実施形態において、ＶＳＳ１は、制御手段１０６の低電位側電源端子、第１接続手段１０４および第３接続手段４０１のソース端子に接続されている。第１接続手段１０４のドレイン端子は、電流制限手段４０２の一方の端子に接続され、電流制限手段４０２の他方の端子は、第２接続手段１０５のドレイン端子および安定化電源１０３の低電位側端子ＶＳＳ２に接続されている。第２接続手段１０５のソース端子は、機能手段１０６の低電位側電源端子ＶＳＳ３および第３接続手段４０１のドレイン端子に接続されている。第１接続手段１０４のゲート端子はＳＧ１を介して、また、第２接続手段１０５および第３接続手段４０１のゲート端子はともに接続され、制御信号ＳＧ２を介して制御手段１０６に接続されている。
【００３４】
［第２の実施形態の動作説明］
次に、本発明の第２の実施形態に係る電子機器の動作を説明する。第２の実施形態の手順および、波形は第１の実施形態と同様であるため、図２および図３を用いて説明する。
【００３５】
本発明の電子機器の制御手段１０６は、機能手段１０２を動作させる必要がない場合は
、第１接続手段１０４の制御信号ＳＧ１、第２接続手段１０５および第３接続手段４０１に対する制御信号ＳＧ２に、ＶＳＳ１レベルを出力している。これにより、ＶＳＳ２およびＶＳＳ３は、図３の期間Ｔ１に示すように、ＶＤＤレベルとなっている。
【００３６】
機能手段１０２を動作させる場合、制御手段１０６は、第１接続手段１０４の制御信号ＳＧ１にＶＤＤレベルを出力する（ＳＰ２０１）。これにより、図３の期間Ｔ２に示すように安定化電源１０３に電荷が充電され、ＶＳＳ２の電位が安定するまでの間、徐々にＶＳＳ２がＶＳＳ１レベルに近づいてゆく。
【００３７】
このとき、安定化電源１０３への電流は電流制限手段４０２の効果により急激に増加することがなく、突入電流を抑えることができる。よって、電源１０１の電圧変動を抑制することができ、大きな電流が流れることによる第１接続手段の劣化を防ぐことができる。
【００３８】
制御手段は、ＶＳＳ２の電位が安定したと判断した後（ＳＰ２０２）、第２接続手段１０５および第３接続手段４０１の制御信号ＳＧ２にＶＤＤレベルを出力する（ＳＰ２０３）。これにより、図３の期間Ｔ３に示すように、ＶＳＳ３は、ＶＳＳ１レベルとなる。このとき、すでに安定化電源４０３は充電されているので、ＶＳＳ３のＶＳＳ１レベルへの変化は、徐々にではなく即座に起こる。
【００３９】
第２の実施形態においては、機能手段１０２の動作を開始する際（ＳＰ２０４）、第１接続手段の制御信号ＳＧ１と、第２接続手段および第３接続手段の制御信号ＳＧ２を両方ＶＤＤレベルとし、接続手段の抵抗値による影響を低減しているが、制御信号ＳＧ２をＶＤＤレベルとするタイミングで制御信号ＳＧ１をＶＳＳ１レベルとし、第１接続手段１０４を切断状態としても構わない。
【００４０】
第２の実施形態においては、機能手段１０２の低電位電源ＶＳＳ３とＶＳＳ１を直接接続するための第３接続手段４０１を第２接続手段１０５と同時に接続状態とすることにより、電流制限手段４０２の影響を受けることなく、安定して機能手段１０２を動作させることができる。
【００４１】
また、第２の実施形態においては、機能手段１０２と安定化電源１０３は、１つのみの接続手段を介して接続されるため、機能手段１０２は、接続手段の影響を極力受けることなく安定化電源１０３の効果による安定した動作を行うことができる。
【００４２】
このように、第２の実施形態では、安定化電源１０３をＶＳＳ１に接続するときの突入電流を抑えることができ、さらに、電源を接続する際に、ＶＳＳ３すなわち機能手段１０２を駆動する電源に異常電圧がかかることがないため、機能手段１０２の誤動作を防止することができる。
【００４３】
［第３の実施形態の構成］
続いて、図２、図３および図５を用いて本発明に係る第３の実施形態について説明する。尚、第１の実施形態または第２の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
【００４４】
図５は、本発明の第３の実施形態に係る電子機器の構成を示すブロック図である。５０１は第３接続手段であり、安定化電源１０３と電源１０１の低電位側出力ＶＳＳ１を直接接続することができる。
【００４５】
第３の実施形態において、ＶＳＳ１は、制御手段１０６の低電位側電源端子、第１接続手段１０４、第２接続手段１０５および第３接続手段５０１のソース端子に接続されてい
る。
【００４６】
第１接続手段１０４のドレイン端子は、電流制限手段４０２の一方の端子に接続され、電流制限手段４０２の他方の端子は、第３接続手段５０１のドレイン端子および安定化電源１０３の低電位側端子ＶＳＳ２に接続されている。
【００４７】
第２接続手段１０５のドレイン端子は、機能手段１０６の低電位側電源端子ＶＳＳ３に接続されている。第１接続手段１０４のゲート端子はＳＧ１を介して、また、第２接続手段１０５および第３接続手段５０１のゲート端子は共に接続され、制御信号ＳＧ２を介して制御手段１０６に接続されている。
【００４８】
［第３の実施形態の動作説明］
本発明の第３の実施形態に係る電子機器の動作は、第２の実施形態と同様であるため、詳細説明は省略する。
【００４９】
第３の実施形態では、機能手段１０２と安定化電源１０３は、共に１つのみの接続手段を介してＶＳＳ１と接続されるため、機能手段１０２および安定化電源１０３は、接続手段の影響を極力受けることなく電源供給を受け、安定動作を行うことができる。
【００５０】
なお、第２の実施形態と第３の実施形態は、電流制限手段４０２を介さずに、ＶＳＳ１とＶＳＳ２やＶＳＳ３を接続することを可能にする第３接続手段５０１を有する点で共通しており、その挿入位置が異なっているのみである。
【００５１】
第２の実施形態の場合、機能手段１０２と安定化電源１０３がトランジスタ１個で低抵抗に接続されるが、電源１０１と安定化電源１０３間はトランジスタ２個を介し、少し高抵抗となる。
【００５２】
第３の実施形態の場合、電源１０１と安定化電源１０３がトランジスタ１個で低抵抗に接続されるが、機能手段１０２と安定化電源１０３間はトランジスタ２個を介し、少し高抵抗となる。
【００５３】
どちらの実施形態を採用するかは、各要素の性能や実際の回路配置などに応じて、適宜選択すればよい。
【００５４】
［第４の実施形態の構成］
続いて、図６、図７および図８を用いて本発明に係る第４の実施形態について説明する。尚、第１から第３の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
【００５５】
図６は、本発明の第４の実施形態に係る電子機器の構成を示すブロック図である。１０３は大きな容量を持つ第１安定化電源であり、第１機能手段６０１に対して電源変動抑止の効果を及ぼす。第１安定化電源１０３は、第１から第３の実施形態の安定化電源１０３と同じものであり、便宜上呼び方を変えている。
６０２は第２機能手段である。６０４は小さな容量の第２安定化電源であり、第２機能手段６０２に対して電源変動抑止の効果を及ぼす。
【００５６】
本実施形態において、第１機能手段６０１は、第１の実施形態の機能手段１０２と同じ方位センサや圧力センサであり、便宜上呼び方を変えているのみである。
【００５７】
第２機能手段６０２は、第１機能手段６０１の制御処理が複雑なため、制御手段１０６
の処理能力では不足する場合に使用され、処理能力の高いＣＰＵなどで構成される。
【００５８】
実際の動作としては、第１機能手段６０１である方位センサや圧力センサからの計測データを、第２機能手段６０２であるＣＰＵが受け、適宜の処理（演算処理やセンサの制御等）を行う。
【００５９】
なお、第２機能手段６０２は第１機能手段６０１ほどの電力は消費しないため、第２安定化電源６０４は第１安定化電源より小さな容量（０．１μＦ）のコンデンサが使用可能となっている。
【００６０】
６０５は第４接続手段であり、本発明ではＰチャンネルの電界効果トランジスタ（以下、ＰｃｈＭＯＳＦＥＴという）を想定している。この第４接続手段６０５は、ＶＤＤと第１機能手段６０１および第２機能手段６０２の低電位側電源端子を接続状態とすることができる。
【００６１】
第４の実施形態において、ＶＤＤは、制御手段１０６、第１機能手段６０１、第２機能手段６０２の高電位側電源端子、および第１安定化電源１０３、第２安定化電源６０４の高電位側端子、さらに第４接続手段６０５のソース端子に接続されている。また、ＶＳＳ１は、制御手段１０６の低電位側電源端子、第１接続手段１０４、第２接続手段１０５および第３接続手段５０１のソース端子に接続されている。
【００６２】
第１接続手段１０４のドレイン端子は、電流制限手段４０２の一方の端子に接続され、電流制限手段４０２の他方の端子は、第３接続手段５０１のドレイン端子および第１安定化電源１０３の低電位側端子ＶＳＳ２に接続されている。
【００６３】
第２接続手段１０５のドレイン端子は、第１機能手段６０１、第２機能手段６０２の低電位側電源端子および第２安定化電源６０４の低電位側端子ＶＳＳ３、さらに第４接続手段６０５のドレイン端子に接続されている。
【００６４】
本発明の実施形態では、第４接続手段６０５としてＰｃｈＭＯＳＦＥＴを用いているが、これに限定されるものではなく、バイポーラトランジスタ、デジタルトランジスタ、リレーなど電気的に接続、切断が可能なデバイスであれば良い。
【００６５】
第１接続手段１０４および第４接続手段６０５のゲート端子は共に接続され、制御信号ＳＧ１を介して制御手段１０６に接続されている。また、第２接続手段１０５および第３接続手段５０１のゲート端子は共に接続され、制御信号ＳＧ２を介して制御手段１０６に接続されている。
【００６６】
第４の実施形態は、大きな容量の第１安定化電源１０３が設けられている消費電流の大きい第１機能手段６０１とは別に、容量の小さい第２安定化電源６０４が設けられている第２機能手段６０２を備える構成である。
【００６７】
このような構成において、第４の実施形態を適用しない、具体的には第４接続手段６０５を備えない構成において起こり得る現象について図８（ａ）を用いて説明する。
【００６８】
期間Ｔ３までは、第１から第３の実施形態と同じ状態とする。第１機能手段６０１および第２機能手段６０２の動作が終了し、制御手段１０６が第１から第３接続手段を切断状態とすると、期間Ｔ４において、第２安定化電源６０４の放電が開始され、ＶＳＳ３が徐々に低下する。このため、第１機能手段６０１および第２機能手段６０２における最低動作電圧Ｖｍｉｎより低い電圧である期間Ｔ４ａの間に第１機能手段６０１または第２機能
手段６０２が誤動作を起こす可能性がある。
【００６９】
［第４の実施形態の動作説明］
次に、本発明の第４の実施形態に係る電子機器の動作を説明する。図７は、本発明の第４の実施形態に係る電子機器の動作を示すフローチャートであり、機能手段１０２を動作させる場合の手順を示している。図８（ｂ）は、本発明の第４の実施形態に係る電子機器の動作を示すタイミングチャートであり、第１、第２機能手段６０１，６０２を動作させるために、図７の手順を実施したときの各信号の波形を表している。
【００７０】
第４の実施形態において、機能動作開始まで、すなわち、図７のステップＳＰ２０４および図８の期間Ｔ３までにおいて、第１から第３接続手段の動作は、第１から第３の実施形態と同様となるため、ここでの詳細な説明は省略する。
【００７１】
本発明の電子機器の制御手段１０６は、第１機能手段６０１および第２機能手段６０２を動作させる必要がない場合は、制御信号ＳＧ１をＶＳＳ１レベルとしている。本発明において第４接続手段６０５はＰｃｈＭＯＳＦＥＴを想定しているので、この状態では接続状態となる。これにより、ＶＳＳ３は、ＶＤＤレベルとなっている。
【００７２】
第１機能手段６０１および第２機能手段６０２を動作させる場合、制御手段１０６は、制御信号ＳＧ１にＶＤＤレベルを出力する（ＳＰ２０１）。これにより、第１安定化電源１０３の充電が行われるとともに、第４接続手段６０５が切断状態となる。
【００７３】
従って、ＶＳＳ２安定後の制御信号ＳＧ２にＶＤＤレベルを出力し（ＳＰ２０３）、第２接続手段１０５が接続状態に移行しても、ＶＳＳ１およびＶＳＳ３とＶＤＤが短絡することはない。また、第２接続手段１０５を接続状態としたときに第２安定化電源６０４に流れ込む電流は、容量が非常に小さいことから無視できるため、ＶＳＳ２およびＶＳＳ３の挙動は、第１から第３の実施形態と同様となる。
【００７４】
第１機能手段６０１および第２機能手段６０２の処理が終了すると（ＳＰ７０１）、制御手段１０６は第１機能手段６０１、第２機能手段６０２、第１安定化電源１０３および第２安定化電源６０４への電源供給を停止する。
【００７５】
具体的には、制御信号ＳＧ１および制御信号ＳＧ２にＶＳＳ１レベルを出力する。これにより、第１接続手段１０４、第２接続手段１０５および第３接続手段５０１は切断状態となる。一方、第４接続手段６０５は接続状態となるため、ＶＳＳ３はＶＤＤと短絡され、期間Ｔ４に示すようにＶＳＳ３の電位は即座にＶＤＤレベルとなる。
【００７６】
第４接続手段６０５の接続状態により小容量の第２安定化電源６０４は放電されるが、大容量の第１安定化電源１０３は放電されず、電荷が残る。これにより、電源切断時に捨てられる電荷は最小限に抑えられる。また、電荷が残っているため、電源の再接続の際、第１安定化電源１０３の電圧安定時間が短くなる。よって、一度電源接続を行った後の再接続では、安定化の待ち時間を短く設定することにより、機能手段の起動を早めることができるといった効果もある。
【００７７】
第１機能手段６０１の電源電圧変動を抑える第１安定化電源１０３および、第２機能手段６０２の電源電圧変動を抑える第２安定化電源６０４は、できるだけ効果を高めるため、それぞれの機能手段の近くに配置される。よって、大容量の第１安定化容量１０３を両方の機能手段６０１，６０２に対し兼用で使用することは難しく、通常別々に設けられる。
【００７８】
また、第２安定化容量６０４は、容量が小さいため、別の接続手段を設けてまで切り離す必要がない。
【００７９】
このように、第１から第３接続手段を切断状態にした後もＶＳＳ３が異常電圧となる期間が現れることなく、第１機能手段６０１または第２機能手段６０２が誤動作することを防ぐことができる。
【００８０】
ここで、第４接続手段６０５の制御を制御信号ＳＧ１で行ったが、第４接続手段６０５は、第２接続手段１０５が接続状態となるタイミングまでに切断状態となれば良いことから、制御信号ＳＧ２を使用することもできる。
【００８１】
また、第４の実施形態では、第２接続手段１０５の制御と第３接続手段５０１の制御を共通の制御信号ＳＧ２で行い、第１接続手段１０４の制御と第４接続手段６０５の制御を共通の制御信号ＳＧ１で行っているが、第１接続手段１０４と第４接続手段６０５の同時接続による第１安定化電源１０３の放電をできるだけ防ぐため、第１接続手段１０４を接続状態とするより確実に前に第４接続手段６０５を切断状態としたい場合など、各接続手段の接続タイミングを変える必要がある場合は、別の制御信号により制御を行ってもよい。
【００８２】
このように、本発明によれば、第１安定化電源１０３をＶＳＳ１に接続するときの突入電流を抑えることができ、さらに、電源接続および切断の際に、ＶＳＳ３すなわち第１機能手段６０１および第２機能手段６０２を駆動する電源に異常電圧がかかることがないため、第１機能手段６０１または第２機能手段６０２の誤動作を防止することができる。
【００８３】
本発明の各実施形態では、低電位側に機能手段１０２と安定化電源１０３との接続手段を設けているが、高電位側に接続手段を設けることも可能である。その場合、第４の実施形態における第４接続手段は、低電位側に設置される。
【符号の説明】
【００８４】
１０１      電源
１０２      機能手段
１０３      安定化電源
１０４      第１接続手段
１０５      第２接続手段
１０６      制御手段
【図１】
2014155270.tif 000003
【図２】
2014155270.tif 000004
【図３】
2014155270.tif 000005
【図４】
2014155270.tif 000006
【図５】
2014155270.tif 000007
【図６】
2014155270.tif 000008
【図７】
2014155270.tif 000009
【図８】
2014155270.tif 000010
【図９】
2014155270.tif 000011
【図１０】
2014155270.tif 000012