(57)【要約】【課題】表示品位を改善することが可能な液晶表示装置を提供する。【解決手段】複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜と、前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合うスリットを形成する電極部を有する画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持されるとともに負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、前記画素電極において、前記スリット及び前記電極部はそれぞれ第１方向に並び且つそれぞれが第１方向に交差する第２方向に沿って延出し、前記スリットの第１方向に沿った幅をＳとし、前記電極部の第１方向に沿った幅をＬとしたとき、Ｌ／Ｓは０．５以上０．９以下である液晶表示装置。【選択図】図２
2014006394.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延出したゲート配線と、第１方向に直交する第２方向に延出したソース配線と、各画素に配置され前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合うスリットを形成する電極部を有する画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜と対向する第２配向膜を備えた第２基板と、
前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持されるとともに負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、
前記画素電極において、前記スリット及び前記電極部はそれぞれ第１方向に並び且つそれぞれが第２方向に沿って延出し、前記スリットの第１方向に沿った幅をＳとし、前記電極部の第１方向に沿った幅をＬとしたとき、Ｌ／Ｓは０．５以上０．９以下であることを特徴とする液晶表示装置。
【請求項２】
前記画素電極は３本の前記電極部を備え、Ｌ／Ｓが０．７以上０．８以下であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画素電極は４本の前記電極部を備え、
第１方向に並んだ隣接画素のそれぞれの画素電位が同一極性の電位である駆動方法を適用する際に、Ｌ／Ｓが０．７以上０．８以下であることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記画素電極は４本の前記電極部を備え、
第１方向に並んだ隣接画素のそれぞれの画素電位が逆極性の電位である駆動方法を適用する際に、Ｌ／Ｓが０．６以上０．７以下であることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記ソース配線から前記画素電極までの第１方向に沿った間隔は、前記スリットの幅Ｓと同一であることを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
一般に、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。特に、ＦＦＳモードにおいては、液晶分子が画素電極と共通電極との間のフリンジ電界によって基板主面と平行な面内で回転することにより、液晶層のリタデーション（Δｎ・ｄ；Δｎは液晶層の屈折率異方性であり、ｄは液晶層を保持するセルギャップである）を変化させている。
【０００４】
液晶層として、誘電率異方性が正の液晶材料（ポジ型液晶材料）を適用した場合、液晶分子は、その長軸がフリンジ電界に沿うように配向する。このため、画素電極から共通電極に向かうフリンジ電界が形成された際に、画素電極上あるいはスリット上では、縦方向（セル厚方向）の電界に沿って液晶分子が立ち上がってしまい、十分に高いリタデーションを得ることができない。これにより、一画素あたりの変調率が低く、高い透過率を得ることができない。
【０００５】
一方で、液晶層として、誘電率異方性が負の液晶材料（ネガ型液晶材料）を適用した場合、液晶分子は、その長軸がフリンジ電界に直交するように配向する。このため、縦方向の電界に対しても液晶分子の立ち上がりが少なく、比較的高いリタデーションを維持することができるため、ポジ型液晶材料を適用した場合と比較して、高い透過率を得ることが可能である。このようなネガ型液晶材料を適用した場合に、更なる透過率の向上が求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−８５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本実施形態によれば、
第１方向に延出したゲート配線と、第１方向に直交する第２方向に延出したソース配線と、各画素に配置され前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合うスリットを形成する電極部を有する画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持されるとともに負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、前記画素電極において、前記スリット及び前記電極部はそれぞれ第１方向に並び且つそれぞれが第２方向に沿って延出し、前記スリットの第１方向に沿った幅をＳとし、前記電極部の第１方向に沿った幅をＬとしたとき、Ｌ／Ｓは０．５以上０．９以下であることを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。
【図３】図３は、図１に示したアレイ基板における画素の他の構造を対向基板の側から見た概略平面図である。
【図４】図４は、図１に示した液晶表示パネルの一画素におけるスイッチング素子及び画素電極の１つのスリットを含む断面構造を概略的に示す図である。
【図５】図５は、ネガ型液晶材料を適用した構成例における画素電極上の透過率分布のシミュレーション結果を示す図である。
【図６】図６は、ネガ型液晶材料を適用した他の構成例における画素電極上の透過率分布のシミュレーション結果を示す図である。
【図７】図７は、実施例１及び実施例２のそれぞれの構成例を模式的に示す断面図である。
【図８】図８は、実施例１でのピーク透過率を算出するシミュレーション結果を示す図である。
【図９】図９は、実施例２でのピーク透過率を算出するシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１３】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）及び容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに直交する第２方向Ｙに沿ってそれぞれ延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。
【００１４】
共通電極ＣＥは、複数の画素ＰＸに亘って共通に形成されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成されている。
【００１５】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧が供給される電圧印加部ＶＣＳと電気的に接続されている。共通電極ＣＥは、コモン電圧が供給される給電部ＶＳと電気的に接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、液晶表示パネルＬＰＮを駆動するのに必要な信号源としての駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。
【００１６】
また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。
【００１７】
図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。
【００１８】
第１方向Ｘに沿ってそれぞれ延出したゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って第１ピッチで配置されている。第２方向Ｙに沿ってそれぞれ延出したソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って第１ピッチよりも小さい第２ピッチで配置されている。ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とで規定された画素ＰＸは、例えば、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い縦長の長方形状である。
【００１９】
図中の左側の画素ＰＸにおいて、スイッチング素子ＳＷは、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続され、ソース配線Ｓ１とソース配線Ｓ２との間に位置する画素電極ＰＥに接続されている。同様に、図中の右側の画素ＰＸにおいて、スイッチング素子ＳＷは、ゲート配線Ｇ２及びソース配線Ｓ２と電気的に接続されている。
【００２０】
共通電極ＣＥは、第１方向Ｘに沿って延在している。すなわち、共通電極ＣＥは、各画素ＰＸに配置されるとともに各ソース配線Ｓの上方を跨いで、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。
【００２１】
各画素ＰＸの画素電極ＰＥは、共通電極ＣＥの上方に配置されている。各画素電極ＰＥは、長方形状の画素形状に対応した島状に形成されている。図示した例では、画素電極ＰＥは、第１方向Ｘに沿った短辺と、第２方向Ｙに沿った長辺と、を有する概略長方形状に形成されている。このような各画素電極ＰＥは、共通電極ＣＥと向かい合うスリットＳＬを形成する複数の電極部ＰＡを備えている。図示した例では、画素電極ＰＥは、第１方向Ｘに並び第２方向Ｙに沿ってそれぞれ延出した４本の電極部ＰＡ１乃至ＰＡ４を有しており、また、第１方向Ｘに並び第２方向Ｙに沿ってそれぞれ延出した３本のスリットＳＬ１乃至ＳＬ３を有している。つまり、スリットＳＬ１乃至ＳＬ３のそれぞれは、第２方向Ｙと平行な長軸を有している。以下に、画素電極ＰＥのより詳細な形状について説明する。
【００２２】
スリットＳＬ１乃至ＳＬ３は、第１方向Ｘに沿ってこの順に並んでいる。これらのスリットＳＬ１乃至ＳＬ３は、第１方向Ｘに沿って略同一の幅Ｓを有するように形成されている。電極部ＰＡ１乃至ＰＡ４は、第１方向Ｘに沿ってこの順に並んでいる。電極部ＰＡ１と電極部ＰＡ２との間には、スリットＳＬ１が形成されている。電極部ＰＡ２と電極部ＰＡ３との間には、スリットＳＬ２が形成されている。電極部ＰＡ３と電極部ＰＡ４との間には、スリットＳＬ３が形成されている。これらの電極部ＰＡ１乃至ＰＡ４は、いずれも第１方向Ｘに沿って略同一の電極幅Ｌを有している。
【００２３】
なお、画素電極ＰＥの形状は、図示した例に限らない。
【００２４】
図３は、図１に示したアレイ基板ＡＲにおける画素ＰＸの他の構造を対向基板ＣＴの側から見た概略平面図である。
【００２５】
ここに示した例は、図２に示した例と比較して、画素電極ＰＥが３本の電極部ＰＡ１乃至ＰＡ３を有しており、また、２本のスリットＳＬ１及びＳＬ２を有している点で相違している。電極部ＰＡ１乃至ＰＡ３、及び、スリットＳＬ１及びＳＬ２は、いずれも第２方向に延出している。電極部ＰＡ１乃至ＰＡ３は、いずれも第１方向Ｘに沿って略同一の電極幅Ｌを有している。電極部ＰＡ１と電極部ＰＡ２との間には、略一定の幅ＳのスリットＳＬ１が形成されている。電極部ＰＡ２と電極部ＰＡ３との間には、略一定の幅ＳのスリットＳＬ２が形成されている。他の構成については、図２に示した例と同一構成であり、説明を省略する。
【００２６】
図４は、図１に示した液晶表示パネルＬＰＮの一画素におけるスイッチング素子ＳＷ及び画素電極ＰＥの１つのスリットＳＬを含む断面構造を概略的に示す図である。
【００２７】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１配向膜ＡＬ１などを備えている。
【００２８】
ここに示したスイッチング素子ＳＷは、例えばトップゲート型の薄膜トランジスタ（ＴＦＴ）である。なお、スイッチング素子ＳＷは、ボトムゲート型であっても良い。スイッチング素子ＳＷは、例えばポリシリコンによって形成された半導体層ＳＣを備えている。この半導体層ＳＣは、第１絶縁基板１０の上に配置されている。なお、第１絶縁基板１０と半導体層ＳＣとの間に絶縁膜であるアンダーコート層が介在していても良い。この半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、この第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。
【００２９】
スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に形成され、半導体層ＳＣの直上に位置している。このゲート電極ＷＧは、図示しないゲート配線に電気的に接続され、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。
【００３０】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。図示したソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。この第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。この第３絶縁膜１３には、ドレイン電極ＷＤまで貫通した第１コンタクトホールＣＨ１が形成されている。このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。
【００３１】
共通電極ＣＥは、第３絶縁膜１３の上に形成されている。なお、この共通電極ＣＥは、第３絶縁膜１３に形成された第１コンタクトホールＣＨ１には延出していない。このような共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。この共通電極ＣＥの上には、第４絶縁膜１４が配置されている。また、この第４絶縁膜１４は、図示していないが第３絶縁膜１３の上にも配置されている。この第４絶縁膜１４の第１コンタクトホールＣＨ１を覆っている部分においては、ドレイン電極ＷＤまで貫通した第２コンタクトホールＣＨ２が形成されている。このような第４絶縁膜１４は、共通電極ＣＥと後述する画素電極ＰＥとの間に位置する層間絶縁膜として機能し、第３絶縁膜１３と比較して薄い膜厚に形成され、例えば、シリコン窒化物（ＳｉＮｘ）によって形成されている。
【００３２】
画素電極ＰＥは、第４絶縁膜１４の上に形成され、共通電極ＣＥと向かい合っている。より具体的には、画素電極ＰＥは、第３絶縁膜１３を貫通する第１コンタクトホールＣＨ１及び第４絶縁膜１４を貫通する第２コンタクトホールＣＨ２を介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。このような画素電極ＰＥは、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。
【００３３】
このような画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。すなわち、この第１配向膜ＡＬ１は、電極部ＰＡを覆うとともに、スリットＳＬに延在し、第４絶縁膜１４を覆っている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００３４】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、ブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを備えている。
【００３５】
ブラックマトリクス３１は、各画素ＰＸを区画し、開口部ＡＰを形成するものであって、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向している。カラーフィルタ３２は、開口部ＡＰに形成され、ブラックマトリクス３１の上にも延在している。このカラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ３２間の境界は、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの上方のブラックマトリクス３１と重なる位置にある。
【００３６】
オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１やカラーフィルタ３２の表面の凹凸を平坦化する。つまり、オーバーコート層３３のアレイ基板ＡＲと対向する側の表面は略平坦である。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。
【００３７】
このオーバーコート層３３の表面は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００３８】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。このような液晶層ＬＱは、例えば、誘電率異方性が負（ネガ型）の液晶材料によって構成されている。
【００３９】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００４０】
アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１偏光軸と第２偏光板ＰＬ２の第２偏光軸とは、例えば、クロスニコルの位置関係にある。
【００４１】
第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１は、スリットＳＬが並んだ第１方向Ｘに対して４５°以下の鋭角に交差する方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１は、例えば、第１方向Ｘに対して５°〜１５°の角度をもって交差する方向である。また、第２配向膜ＡＬ２は、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１と第２配向膜ＡＬ２の配向処理方向Ｒ２とは互いに逆向きである。
【００４２】
なお、第１偏光板ＰＬ１の第１偏光軸は、例えば、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方位に設定され、第２偏光板ＰＬ２の第２偏光軸は、第１配向膜ＡＬ１の配向処理方向Ｒ１と直交する方位に設定されている。
【００４３】
以下に、上記構成の液晶表示装置における動作について説明する。
【００４４】
画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向に初期配向する（液晶分子ＬＭが初期配向する方向を初期配向方向と称する）。
【００４５】
ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００４６】
一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ネガ型の液晶材料においては、液晶分子ＬＭは、その長軸が電界と略直交する方向に配向する。
【００４７】
このようなＯＮ時には、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態（あるいは、液晶層のリタデーション）に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００４８】
このように、ネガ型の液晶材料を適用した本実施形態によれば、ＯＮ時に形成されるフリンジ電界のうち、Ｘ−Ｙ平面内と平行な水平電界やＸ−Ｙ平面と直交する垂直電界が形成された領域において、液晶分子ＬＭは、その長軸がこれらの電界に直交するようにＸ−Ｙ平面内において略水平に回転し、所望のリタデーションを得ることができる。一方、ポジ型の液晶材料を適用した比較例では、フリンジ電界のうち、Ｘ−Ｙ平面と交差するような縦電界が形成された領域では、液晶分子ＬＭはその長軸がＸ−Ｙ平面に対して立ち上がるように配向するため、所望のリタデーションを得ることが困難となる。このため、本実施形態によれば、比較例よりも、変調率あるいは透過率を向上することが可能となる。
【００４９】
ここで、ネガ型液晶材料を適用した構成例の透過率分布について検討する。
【００５０】
図５は、ネガ型液晶材料を適用した構成例における画素電極上の透過率分布のシミュレーション結果を示す図である。
【００５１】
図中の横軸は１つの画素電極ＰＥ上における第１方向Ｘに沿った位置（μｍ）であり、図中の縦軸は透過率である。なお、ここに示した例は、液晶層に印加する電圧を２．７Ｖ、３．７Ｖ、４．７Ｖ（ピーク透過率が得られるピーク電圧；Ｖｐｅａｋ）、５．７Ｖにそれぞれ設定したときの透過率の面内分布を示している。
【００５２】
シミュレーションの条件として、スリットＳＬの幅Ｓを４．０５μｍとし、電極部ＰＡの幅Ｌを２．２μｍに設定した。つまり、Ｌ／Ｓの値は約０．５４である。また、液晶材料としては緑色波長（５４６ｎｍ）で屈折率異方性Δｎが０．１のネガ型液晶材料を適用し、セルギャップは３．３μｍに設定した。
【００５３】
図示したように、電極部ＰＡの上では、印加電圧の上昇に伴って透過率が上昇する傾向が確認された。一方で、スリットＳＬに対応する位置では、必ずしも印加電圧の上昇に伴って透過率が上昇するとは限らない。例えば、電極部ＰＡとスリットＳＬとの境界付近では、印加電圧をピーク電圧よりも低い３．７Ｖに設定した場合の方が高い透過率が得られる。また、スリットＳＬの中間付近では、印加電圧をピーク電圧よりも高い５．７Ｖに設定した場合の方が高い透過率が得られる。このように、スリットＳＬの上では、最大の透過率を得るための印加電圧が位置によって異なる。この一因としては、スリットＳＬを介して画素電極ＰＥと共通電極ＣＥとの間に形成されるフリンジ電界の分布がスリットＳＬの幅Ｓによって異なることが挙げられる。
【００５４】
図６は、ネガ型液晶材料を適用した他の構成例における画素電極上の透過率分布のシミュレーション結果を示す図である。
【００５５】
ここでのシミュレーションでは、スリットＳＬの幅Ｓを３．５５μｍとし、電極部ＰＡの幅Ｌを２．７μｍに設定した（つまり、Ｌ／Ｓの値は約０．７６である）以外は、図５を参照して説明した条件と同一とした。
【００５６】
図示したように、図５に示した例と比較して、ピーク電圧を印加した際に、画素電極上の位置での透過率の差が小さくなることが確認された。特に、電極部ＰＡの上のみならず、スリットＳＬの上の略全域において、ピーク電圧を印加した際に高い透過率が得られることが確認された。
【００５７】
発明者は、これらのシミュレーション結果に基づき、スリットＳＬの幅Ｓを最適化することで、スリットＳＬ上の位置に関わらず、ピーク電圧を印加した際に高い透過率が得られ、結果として、一画素あたりの透過率を向上できると推測した。そこで、発明者は、さらに、Ｌ／Ｓの値に対する透過率の差異をシミュレーションした。
【００５８】
図７は、実施例１及び実施例２のそれぞれの構成例を模式的に示す断面図である。
【００５９】
実施例１は、図３を参照して説明した例に相当するものであり、画素電極ＰＥは、３本の電極部ＰＡ１乃至ＰＡ３を有している。電極部ＰＡ１乃至ＰＡ３は各々同一の幅Ｌを有しており、スリットＳＬ１及びＳＬ２は各々同一の幅Ｓを有している。また、ソース配線Ｓから画素電極ＰＥまでの第１方向Ｘに沿った間隔、つまり、ソース配線Ｓ１のエッジから電極部ＰＡ１までの第１方向Ｘに沿った間隔、及び、ソース配線Ｓ２のエッジから電極部ＰＡ３までの第１方向Ｘに沿った間隔は、いずれもスリットの幅Ｓと同一である。
【００６０】
一例として、隣接するソース配線Ｓ１及びＳ２のピッチに相当する第１方向Ｘに沿った間隔Ｗ１が２６μｍであり、隣接するソース配線Ｓ１及びＳ２の間の第１方向Ｘに沿った開口幅（つまり、隣接するソース配線の向かい合うエッジ間の間隔）Ｗ２が２２．８μｍである場合について説明する。Ｓの値は４．０５μｍであり、Ｌの値は２．２μｍであり、Ｌ／Ｓの値は０．５４である。Ｗ２の値は、画素電極ＰＥの幅（＝３×Ｌ＋２×Ｓ）と、ソース配線Ｓから画素電極ＰＥまでの間隔（＝２×Ｓ）との和に等しい。なお、ブラックマトリクス３１の第１方向Ｘに沿った幅はたとえば５．５μｍであり、ソース配線Ｓのそれぞれの第１方向Ｘに沿った幅は３．２μｍである。この実施例１では、Ｓの値とＬの値との和に相当するピッチＰを６．２５μｍで固定し、Ｌ／Ｓの値を変えたときのピーク透過率をシミュレーションにより算出した。
【００６１】
実施例２は、図２を参照して説明した例に相当するものであり、画素電極ＰＥは、４本の電極部ＰＡ１乃至ＰＡ４を有している。電極部ＰＡ１乃至ＰＡ４は各々同一の幅Ｌを有しており、スリットＳＬ１乃至ＳＬ３は各々同一の幅Ｓを有している。また、ソース配線Ｓ１のエッジから電極部ＰＡ１までの第１方向Ｘに沿った間隔、及び、ソース配線Ｓ２のエッジから電極部ＰＡ４までの第１方向Ｘに沿った間隔は、いずれもスリットの幅Ｓと同一である。一例として、間隔Ｗ１が２６μｍであり、開口幅Ｗ２が２２．８μｍであり、Ｓの値は２．８μｍであり、Ｌの値は２．２μｍであり、Ｌ／Ｓの値は０．７９である。この実施例２では、Ｓの値とＬの値との和に相当するピッチＰを５．０μｍで固定し、Ｌ／Ｓの値を変えたときのピーク透過率をシミュレーションにより算出した。
【００６２】
図８は、実施例１でのピーク透過率を算出するシミュレーション結果を示す図である。なお、図中では、ピーク透過率が得られるピーク電圧についても示している。
【００６３】
第１方向Ｘに並んだ隣接画素のそれぞれの画素電位が同一極性の電位であるような駆動方法（例えば、ライン反転駆動法）を適用した場合には、各画素に形成されるフリンジ電界は、各画素ＰＸの画素電極ＰＥの上及び画素電極ＰＥとソース配線Ｓとの間に位置する液晶層ＬＱに作用する。このため、画素電極ＰＥの上のみならず、画素電極ＰＥとソース配線Ｓとの間の領域でも高い透過率が得られる。図示したように、シミュレーション結果によれば、Ｌ／Ｓの値が０．７以上０．９以下の範囲で高いピーク透過率Ｔｐｅａｋが得られ、特に、Ｌ／Ｓの値が０．７以上０．８以下の範囲でピーク透過率Ｔｐｅａｋが最大となることが確認された。
【００６４】
第１方向Ｘに並んだ隣接画素のそれぞれの画素電位が逆極性の電位であるような駆動方法（例えば、カラム反転駆動法）を適用した場合には、各画素に形成されるフリンジ電界は、各画素ＰＸの画素電極ＰＥの上に位置する液晶層ＬＱに作用する。なお、画素電極ＰＥとソース配線Ｓとの間に位置する液晶層ＬＱには、フリンジ電界に加えて、隣接する画素電極間に形成される水平電界も作用する。このため、画素電極ＰＥの上では、高い透過率が得られるが、画素電極ＰＥとソース配線Ｓとの間の領域では、水平電界の影響を受けやすい。但し、実施例１では、画素電極ＰＥが有する電極部ＰＡの本数が３本と少なく、画素電極ＰＥからソース配線Ｓまでの間隔も比較的大きいことから、水平電界の影響は小さい。このため、ピーク透過率Ｔｐｅａｋの分布もライン反転駆動法と同様の傾向を呈する。図示したようなシミュレーション結果によれば、Ｌ／Ｓの値が０．７以上０．９以下の範囲で高いピーク透過率Ｔｐｅａｋが得られ、特に、Ｌ／Ｓの値が０．７以上０．８以下の範囲でピーク透過率Ｔｐｅａｋが最大となることが確認された。
【００６５】
図９は、実施例２でのピーク透過率を算出するシミュレーション結果を示す図である。なお、図中では、ピーク透過率が得られるピーク電圧についても示している。
【００６６】
第１方向Ｘに並んだ隣接画素のそれぞれの画素電位が同一極性の電位であるような駆動方法（例えば、ライン反転駆動法）を適用した場合、図示したシミュレーション結果によれば、Ｌ／Ｓの値が０．６以上０．９以下の範囲で高いピーク透過率Ｔｐｅａｋが得られ、特に、Ｌ／Ｓの値が０．７以上０．８以下の範囲でピーク透過率Ｔｐｅａｋが最大となることが確認された。
【００６７】
第１方向Ｘに並んだ隣接画素のそれぞれの画素電位が逆極性の電位であるような駆動方法（例えば、カラム反転駆動法）を適用した場合には、上記の通り、画素電極ＰＥとソース配線Ｓとの間に位置する液晶層ＬＱには、フリンジ電界に加えて、隣接する画素電極間に形成される水平電界も作用する。この実施例２では、実施例１と比較して、画素電極ＰＥからソース配線Ｓまでの間隔が比較的小さいことから、水平電界の影響を受けやすい。このため、ピーク透過率Ｔｐｅａｋの分布はライン反転駆動法と僅かに異なる傾向を呈する。図示したようなシミュレーション結果によれば、Ｌ／Ｓの値が０．５以上０．８以下の範囲で高いピーク透過率Ｔｐｅａｋが得られ、特に、Ｌ／Ｓの値が０．６以上０．７以下の範囲でピーク透過率Ｔｐｅａｋが最大となることが確認された。
【００６８】
上記の実施例１及び実施例２のシミュレーションによれば、駆動方法に関わらず、Ｌ／Ｓの値を０．５以上０．９以下の範囲に設定することで高いピーク透過率Ｔｐｅａｋを得ることが可能であることが確認された。
【００６９】
以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。
【００７０】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００７１】
例えば、上記の実施形態においては、画素電極ＰＥのスリットＳＬは第２方向Ｙに平行な長軸を有するように形成したが、第１方向Ｘに平行な長軸を有するように形成しても良いし、第１方向Ｘ及び第２方向Ｙに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。
【符号の説明】
【００７２】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板
ＰＥ…画素電極  ＰＡ…電極部  ＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層  ＬＭ…液晶分子
ＡＬ１…第１配向膜  ＡＬ２…第２配向膜
【図１】
2014006394.tif 000003
【図２】
2014006394.tif 000004
【図３】
2014006394.tif 000005
【図４】
2014006394.tif 000006
【図５】
2014006394.tif 000007
【図６】
2014006394.tif 000008
【図７】
2014006394.tif 000009
【図８】
2014006394.tif 000010
【図９】
2014006394.tif 000011