(57)【要約】      （修正有）【課題】出力トランジスタのゲート電位を一定に制御するためのバイパスコンデンサの容量値を小さくできるレギュレータを提供する。【解決手段】第１の出力トランジスタと、第２の出力トランジスタと、前記第１及び第２の出力トランジスタのゲート電圧をフィードバック制御するフィードバック制御部と、第１及び第２のモードを示す制御信号を入力し、前記制御信号が前記第１のモードを示すときに、前記バイパス容量の電荷を放電し、前記制御信号が前記第２のモードを示すときに、前記バイパス容量を前記第２の出力トランジスタのゲートに接続する第２のスイッチ部とを備える。【選択図】図２
2014006793.tif 000002
【特許請求の範囲】
【請求項１】
入力端子より入力電圧を入力し、出力端子より出力電圧を出力するレギュレータにおいて、
前記入力端子と前記出力端子との間に配置される第１の出力トランジスタと、
前記入力端子と前記出力端子との間に配置される第２の出力トランジスタと、
前記出力電圧が所定の電圧となるように前記第１及び第２の出力トランジスタのゲート電圧をフィードバック制御するフィードバック制御部と、
第１及び第２のモードを示す制御信号を入力し、前記制御信号が前記第１のモードを示すときに、前記第２の出力トランジスタを前記入力端子と前記出力端子との間から切り離し、前記制御信号が前記第２のモードを示すときに、前記第２の出力トランジスタを前記入力端子と前記出力端子との間に接続する第１のスイッチ部と、
前記第２の出力トランジスタのゲート側に接続されたバイパス容量と、
前記制御信号を入力し、前記制御信号が前記第１のモードを示すときに、前記バイパス容量の電荷を放電し、前記制御信号が前記第２のモードを示すときに、前記バイパス容量を前記第２の出力トランジスタのゲートに接続する第２のスイッチ部と、
を備えたことを特徴とするレギュレータ。
【請求項２】
前記第２のスイッチ部は、
前記第２の出力トランジスタのゲートと前記バイパス容量の一端との間に接続され、前記制御信号が前記第１のモードを示すときにオフし、前記制御信号が前記第２のモードを示すときにオンする第１のスイッチと、
前記バイパス容量の一端とグラウンドとの間に接続され、前記制御信号が前記第１のモードを示すときにオンし、前記制御信号が前記第２のモードを示すときにオフする第２のスイッチとを有し、
前記バイパス容量の他端は前記グラウンドに接続されることを特徴とする請求項１に記載のレギュレータ。
【請求項３】
前記第１のスイッチと前記第２のスイッチは、
互いに逆極性のトランジスタであり、それぞれのゲートに前記制御信号が入力されることにより、相補的にオンオフ制御されることを特徴とする請求項２に記載のレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はレギュレータに関する。
【背景技術】
【０００２】
バッテリーなどの電源は、その電圧がエネルギーの残量、周囲の温度、駆動する電子機器の負荷の重さに応じて変動する。電子機器を電源により直接駆動すると、電源の電圧変動が電子機器のＳＮＲなどの特性に影響を与える。そこで、電子機器には安定した電圧を供給することが望まれる。電圧が変動する電源から電子機器に安定した電圧を供給する回路として、電源回路が知られている。
【０００３】
従来のレギュレータの回路図を図１に示す。図１のレギュレータは、例えばＣＰＵなどのロジックの電源に用いられるレギュレータである。図１において、制御信号ＣｔｒｌをＬにして制御トランジスタＰ１をオンすると、高帯域モードとなり、ＣｔｒｌをＨにして制御トランジスタＰ１をオフすると、低帯域モードとなる。ロジック動作時には出力端子Ｖｏｕｔに大きな電流を供給する高帯域モードにして、出力トランジスタＭ１、Ｍ２から電流を供給する。ロジックが高速動作して、大電流が流れ高ノイズであっても出力端子Ｖｏｕｔからの出力電圧を安定化している。ロジック停止時には小さな電流を供給する低帯域モードにして、出力トランジスタＭ１だけを動作させて、出力端子Ｖｏｕｔの電圧を保ち、レギュレータ自身の消費電力を低くしている。また、出力トランジスタＭ２のゲートドレイン間には寄生コンデンサＣｇｄによる寄生容量が存在する。
【０００４】
出力トランジスタＭ２のドレイン電圧は、低帯域モード時にＶｏｕｔであり、高帯域モード時はＶｉｎである。低帯域モードから高帯域モードに切り替える時、すなわちＣｔｒｌがＨからＬとなった瞬間、出力トランジスタＭ２のドレイン電圧はＶｏｕｔからＶｉｎに変化する。
【０００５】
低帯域モードから高帯域モードへの切り替え時に、コンデンサＣｇｄは両端の電圧を維持しようとするカップリング作用が働き、出力トランジスタＭ２のゲート電位は、瞬間的に安定時のＶｇ２からＶｇ２＋（Ｖｉｎ−Ｖｏｕｔ）へと変化しようとする。
【０００６】
また、低帯域モードのときに、寄生容量ＣｇｄであるコンデンサＣｇｄに蓄えられる電荷ＱＬは、ＱＬ＝Ｃｇｄ（Ｖｏｕｔ−Ｖｇ２）であり、高帯域モードのときに、最終的にＣｇｄに蓄えられる電荷ＱＨは、ＱＨ＝Ｃｇｄ（Ｖｉｎ−Ｖｇ２）であり、その差は、ＱＨ−ＱＬ＝Ｃｇｄ（Ｖｉｎ−Ｖｏｕｔ）となる。よって、切り替え時にＶｉｎからＭ２のゲートに注入される電荷Ｑｓｗは、コンデンサＣｇｄの容量値と、ＶｉｎとＶｏｕｔの差、つまり出力トランジスタＭ２のゲート電位の変化分で決まり、Ｑｓｗ＝ＱＨ−ＱＬとなる。
【０００７】
電荷Ｑｓｗが出力トランジスタＭ２のゲートノードへ注入されると、出力トランジスタＭ２のゲート電位は注入電荷量Ｑｓｗに応じて上昇する。
【０００８】
出力トランジスタＭ２はソースフォロワ構成であり、ゲート電圧が変動すると出力電圧Ｖｏｕｔが変動してしまうため、モードの切り替え時の電荷注入により出力トランジスタＭ２のゲート電圧が変動しないように、バイパス容量Ｃ１を形成するコンデンサＣ１が設けられている。
【０００９】
高帯域モード時に、求められる安定時の出力トランジスタＭ２のゲート電位Ｖｇ２に対して、出力トランジスタＭ２のゲートの電位変動をΔＶｇ２、切り替え時の注入電荷量をＱｓｗとしたとき、ΔＶｇ２＝Ｑｓｗ/Ｃ１なる関係となる。つまり、Ｑｓｗに対して、ΔＶｇ２が許容する電位変動量より小さくなるようにコンデンサＣ１の値を決めることで、切り替え時の出力電圧Ｖｏｕｔの変動を小さくしている。このような、レギュレータは、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−８３８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところが近年、ロジックの高速化大規模化が進んでおり、高帯域モード時の出力電流の増大を図る為に、出力トランジスタＭ２のサイズが増大している。
【００１２】
出力トランジスタＭ２のサイズが増大すると、寄生コンデンサＣｄｇの容量値も増える。
【００１３】
コンデンサＣｇｄの容量値が大きく、モード切り替え時の注入電荷量が大きい場合、高帯域時にのみ動作する出力トランジスタＭ２のゲート電圧の電位変動ΔＶｇ２を小さくして出力電圧の変動を小さくする為には、バイパスコンデンサＣ１の容量値を大きくしなければならないという問題がある。
【００１４】
本発明は、上記した点に鑑みて行われたものであり、高帯域時のみに動作する出力トランジスタを大型化して、寄生コンデンサの容量値が大きく、切り替え時に出力トランジスタへの注入電荷量が大きくなった場合でも、出力トランジスタのゲート電位を一定に制御するためのバイパスコンデンサの容量値を小さくできるレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、請求項１に記載の発明は、入力端子より入力電圧を入力し、出力端子より出力電圧を出力するレギュレータにおいて、前記入力端子と前記出力端子との間に配置される第１の出力トランジスタと、前記入力端子と前記出力端子との間に配置される第２の出力トランジスタと、前記出力電圧が所定の電圧となるように前記第１及び第２の出力トランジスタのゲート電圧をフィードバック制御するフィードバック制御部と、第１及び第２のモードを示す制御信号を入力し、前記制御信号が前記第１のモードを示すときに、前記第２の出力トランジスタを前記入力端子と前記出力端子との間から切り離し、前記制御信号が前記第２のモードを示すときに、前記第２の出力トランジスタを前記入力端子と前記出力端子との間に接続する第１のスイッチ部と、前記第２の出力トランジスタのゲート側に接続されたバイパス容量と、前記制御信号を入力し、前記制御信号が前記第１のモードを示すときに、前記バイパス容量の電荷を放電し、前記制御信号が前記第２のモードを示すときに、前記バイパス容量を前記第２の出力トランジスタのゲートに接続する第２のスイッチ部と、を備えたことを特徴とするレギュレータである。
【００１６】
請求項２に記載された発明は、請求項１に記載のレギュレータにおいて、前記第２のスイッチ部は、前記第２の出力トランジスタのゲートと前記バイパス容量の一端との間に接続され、前記制御信号が前記第１のモードを示すときにオフし、前記制御信号が前記第２のモードを示すときにオンする第１のスイッチと、前記バイパス容量の一端とグラウンドとの間に接続され、前記制御信号が前記第１のモードを示すときにオンし、前記制御信号が前記第２のモードを示すときにオフする第２のスイッチとを有し、前記バイパス容量の他端は前記グラウンドに接続されることを特徴とする。
【００１７】
請求項３に記載された発明は、請求項２に記載のレギュレータにおいて、前記第１のスイッチと前記第２のスイッチは、互いに逆極性のトランジスタであり、それぞれのゲートに前記制御信号が入力されることにより、相補的にオンオフ制御されることを特徴とする。
【図面の簡単な説明】
【００１８】
【図１】従来のレギュレータの回路を示す図である。
【図２】本発明の実施形態のレギュレータの回路を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について、詳細に説明する。
【００２０】
図２は、本発明の実施形態のレギュレータの回路図である。本実施形態のレギュレータは、図２に示すように、低帯域モード時および高帯域モード時に動作する出力トランジスタＭ１と、高帯域モード時にのみ動作する出力トランジスタＭ２と、出力トランジスタＭ２のゲート−ドレイン間に接続された寄生コンデンサＣｇｄと、出力トランジスタのゲート電位を一定に制御するためのバイパス容量となるバイパスコンデンサＣ２と、スイッチ群としての制御トランジスタ（スイッチ）Ｐ１、Ｐ２、Ｍ３を備えている。さらに図２に示すレギュレータは、出力コンデンサＭ１、Ｍ２のソース−ゲート間には、定電圧電源Ｉ０、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、バイポーラトランジスタＢ１とで構成されたフィードバック制御回路を備えている。
【００２１】
出力トランジスタＭ1と出力トランジスタＭ２とは、電圧入力端子Ｖｉｎと電圧出力端視Ｖｏｕｔとの間に並列に接続されている。
【００２２】
制御トランジスタＰ１は、電圧入力端子Ｖｉｎと出力トランジスタＭ２のドレイン端子との間に設けられ、制御トランジスタＰ２は出力トランジスタＭ２のゲート端子とバイパスコンデンサＣ２との間に設けられ、制御トランジスタＭ３は、バイパスコンデンサＣ２の一端とＧＮＤとの間に設けられている。制御トランジスタＰ１、Ｐ２と制御トランジスタＭ３とは互いに逆特性のトランジスタである。すなわち、制御トランジスタＰ１、Ｐ２、Ｍ３のゲートは同一の制御信号入力端子Ｃｔｒｌに接続されており、制御信号がＨのときに、スイッチＰ１、スイッチＰ２がオフし、スイッチＭ３がオンする。一方、制御信号がＬのとき、スイッチＰ１、スイッチＰ２がオンし、スイッチＭ３がオフとなる。
【００２３】
出力トランジスタＭ１は、出力電圧が所定の電圧となるようにゲート電圧がフィードバック制御され、入力電圧を出力電圧に変換する。出力トランジスタＭ２は、低帯域モードのときに、入力端子から切り離される。また、出力トランジスタＭ２は、高帯域モードのときに、出力電圧が所定の電圧となるようにゲート電圧がフィードバック制御される。コンデンサＣ２は、出力トランジスタＭ２のゲートとグラウンドとの間に接続される。
【００２４】
スイッチ群としての制御トランジスタＰ２、Ｍ３は、低帯域モードのときに、コンデンサＣ２の電荷を放電し、高帯域モードのときに、コンデンサＣ２を高帯域モード用の出力トランジスタＭ２のゲートに接続する。具体的には、制御トランジスタＰ２、Ｍ３は、低帯域モードのときに、コンデンサＣ２の両端をＧＮＤに接続し、高帯域モードのときに、コンデンサＣ２を出力トランジスタＭ２のゲートとＧＮＤとの間に接続する。コンデンサＣ２の一端には、スイッチ用の制御トランジスタＭ３があり、出力トランジスタＭ２のゲートとコンデンサＣ２との間には、スイッチ用の制御トランジスタＰ２がある。制御トランジスタＭ３と制御トランジスタＰ２とは、制御信号Ｃｔｒｌにより互いに相補的にオンオフする。つまり、出力トランジスタＭ２の動作開始に同期して、コンデンサＣ２の端子接続をＧＮＤからゲートへと変える。
【００２５】
次に、本実施形態のレギュレータの動作についてさらに詳細に説明する。本実施形態のレギュレータは、出力トランジスタとしてＭ１、Ｍ２を備える。出力トランジスタＭ２は高帯域モード時のみ電流を出力し、出力トランジスタＭ１は低帯域モード時と高帯域モード時に電流を出力する。両出力トランジスタＭ１、Ｍ２のソース端子は出力端子Ｖｏｕｔに接続され、それぞれの出力トランジスタＭ１、Ｍ２の出力電流がＶｏｕｔに与えられる。
【００２６】
Ｖｏｕｔの電圧は抵抗Ｒ３とＲ４により分割され、バイポーラトランジスタＢ１のベースに次式の電圧を与える。
Ｖｏｕｔ×Ｒ４/（Ｒ３+Ｒ４）  ・・・  （式１）
【００２７】
バイポーラトランジスタＢ１は小信号等価回路モデルを用いて、そのコレクタ電圧は次式２で表される。
Ｖｃ＝Ｖｅ＋ｒｏ×（Ｉ０−ｇｍ×Ｖｂｅ）  ・・・  （式２）
【００２８】
式２で、ｒｏはトランジスタＢ１の出力抵抗、ｇｍは相互コンダクタンス、ＶｂｅはトランジスタＢ１のベース−エミッタ間電圧である。ＶｅはトランジスタＢ１のエミッタ電圧であり、簡単化のため、Ｖｅ＝Ｒ１×Ｉ０とみなす。また、Ｖｂｅはベース電圧からエミッタ電圧を引いたものに等しいので、式１と式２から、次式３の関係を得る。
Ｖｃ＝（１＋ｒｏ×ｇｍ）×Ｖｅ＋ｒｏ×｛Ｉ０−ｇｍ×Ｖｏｕｔ×Ｒ４/（Ｒ３＋Ｒ４）｝  ・・・  （式３）
【００２９】
ここで、負荷変動等の外部擾乱などでＶｏｕｔの電圧が変化したと考える。変動電圧をΔＶとすると（式１）よりトランジスタＢ１のベース電圧は、次式４となる。
（Ｖｏｕｔ＋ΔＶ）×Ｒ４/（Ｒ３＋Ｒ４）  ・・・  （式４）
【００３０】
（式４）を（式３）に適用し、擾乱時のコレクタ電圧は次式５となる。
Ｖｃ´＝（１＋ｒｏ×ｇｍ）×Ｖｅ＋ｒｏ×｛Ｉ０−ｇｍ×（Ｖｏｕｔ＋ΔＶ）×Ｒ４/（Ｒ３＋Ｒ４）｝  ・・・  （式５）
【００３１】
（式３）と（式５）より、次式６が得られる。
Δｖｃ＝Ｖｃ−Ｖｃ´＝ｒｏ×｛ｇｍ×ΔＶ×Ｒ４/（Ｒ３＋Ｒ４）｝・・・（式６）
【００３２】
例えば、Ｖｏｕｔが上昇した場合、ΔＶは正である。（式６）からΔｖｃも正であり、Ｖｃ＞Ｖｃ´であることが分かる。トランジスタＢ１のコレクタは出力トランジスタＭ１のゲートに接続されており、出力トランジスタＭ１はソースフォロワとして動作している。即ち、Ｖｏｕｔが上がることによりトランジスタＢ１のコレクタ電位は下がり、出力トランジスタＭ１のゲート電位も下がるのでＶｏｕｔの電圧を下げようと作用する。
【００３３】
逆にＶｏｕｔが下降した場合、ΔＶ＜０、Δｖｃ＜０、からＶｃ＜Ｖｃ´である。つまり、Ｖｏｕｔが下がることにより、出力トランジスタＭ１のゲート電圧は上がり、Ｖｏｕｔの電圧を上げようと作用する。
【００３４】
つまり、出力トランジスタＭ１は、出力電圧Ｖｏｕｔが所定の電圧となるようにゲート電圧がフィードバック制御される。
【００３５】
出力トランジスタＭ１のゲート電位はＶｃであり、出力トランジスタＭ２のゲート電位はＶｃ＋Ｒ２×Ｉ０である。出力トランジスタＭ２は出力トランジスタＭ１より多くの電流を流すので、そのソース−ゲート間電圧は出力トランジスタＭ１より大きく設定される必要がある。出力トランジスタＭ１のソース−ゲート間電圧はＶｃ−Ｖｏｕｔであり、出力トランジスタＭ２のソース−ゲート間電圧はＶｃ＋Ｒ２×Ｉ０−Ｖｏｕｔであって、Ｒ２×Ｉ０が差分である。出力トランジスタＭ１、Ｍ２のサイズや各動作モードでの出力電流からＩ０やＲ２を定める。
【００３６】
また、低帯域モードと高帯域モードの切り替えは制御信号ＣｔｒｌのＨｉ／Ｌｏにて行われる。低帯域モード時は制御信号ＣｔｒｌにはＨｉが与えられ、スイッチＰ１はオフし出力トランジスタＭ２への電源ラインは遮断される。このとき出力トランジスタＭ２のゲートソース間電圧は、出力トランジスタＭ１のゲート電位＋Ｉ０×Ｒ２であり、閾値を超えて出力トランジスタＭ２が十分動作できるＶｇｓが与えられているので、出力トランジスタＭ２のドレイン電位はＶｏｕｔに等しくなる。また、スイッチＭ３はオンしてスイッチＰ２はオフしているので、バイパスコンデンサＣ２の電荷は放電されて、端子間電圧は０Ｖとなる。つまり、高帯域モードから低帯域モードに切り替わると、コンデンサＣ２の両端はＧＮＤに接続され、コンデンサＣ２に蓄えられていた電荷はスイッチＭ３を通して放電される。
【００３７】
高帯域モード時は制御信号ＣｔｒｌにはＬｏが与えられる。スイッチＰ１はオンし出力トランジスタＭ２へ入力電源Ｖｉｎを供給する。出力トランジスタＭ２のドレイン電圧はＶｉｎ−（スイッチＰ１のオン抵抗×出力トランジスタＭ２の出力電流）で与えられるが、スイッチＰ１はフルオンしており、そのオン抵抗は十分小さく電圧降下は無視できる程度であるので、（出力トランジスタＭ２のドレイン電圧）=Ｖｉｎとみなすことができる。また、スイッチＭ３はオフしてスイッチＰ２はオンするので、コンデンサＣ２は出力トランジスタＭ２のゲートとＧＮＤ間に接続される。出力トランジスタＭ２は、出力トランジスタＭ１と同様にソースフォロワであるため、負荷変動によりＶｏｕｔが上がると、コンデンサＢ１のコレクタ電圧Ｖｃが下がり、出力トランジスタＭ２のゲート電圧も下がり、Ｖｏｕｔが下がるように作用する。負荷変動によりＶｏｕｔが下がると、Ｖｃが上がり、出力トランジスタＭ２のゲート電圧も上がり、Ｖｏｕｔが上がるように作用する。つまり、出力トランジスタＭ２は、出力電圧Ｖｏｕｔが所定の電圧となるようにゲート電圧がフィードバック制御される。
【００３８】
低帯域モードから高帯域モードに切り替わると、コンデンサＣ２の端子は出力トランジスタＭ２のゲートに接続される。接続後のＭ２のゲート電位をＶｇ２´とすると、コンデンサＣ２が蓄えることができる電荷量はＣ２×Ｖｇ２´である。接続前のゲート電位をＶｇ２とすると、モード切り替え時にＣｇｄを通して注入される電荷Ｑｓｗによるゲート電位の変動ΔＶｇ２は、ΔＶｇ２＝Ｖｇ２´−Ｖｇ２となる。このゲート電位の変動はソースフォロワである出力トランジスタＭ２を通してＶｏｕｔの変動となる。コンデンサＣ２の容量値はＶｇ２、Ｖｏｕｔの変動が許容範囲に収まるように決められる。
【００３９】
ここで、モード切り替え時に許容される出力トランジスタＭ２のゲート電位変動をΔＶｇ２、安定動作時の出力トランジスタＭ２のゲート電位をＶｇ２とすると、コンデンサＣ２の両端電圧は低帯域モードの時は０Ｖ、高帯域モードの時はＶｇ２+ΔＶｇ２であり、モード切り替え時の注入電荷量をＱｓｗとすると、Ｃ２＝Ｑｓｗ/（Ｖｇ２+ΔＶｇ２）なる関係となる。つまり、コンデンサＣ２の容量は、Ｑｓｗが大きくなっても、安定動作時の出力トランジスタＭ２のゲート電圧Ｖｇ２に応じた電荷量を吸収できる。
【００４０】
従来方式で用いているコンデンサＣ１の容量との関係を示すと、Ｑｓｗ＝Ｃ１×ΔＶｇ２＝Ｃ２×（Ｖｇ２+ΔＶｇ２）から、Ｃ２＝Ｃ１×｛ΔＶｇ２/（Ｖｇ２+ΔＶｇ２）｝となる。つまり、Ｖｏｕｔや出力トランジスタＭ２のゲート電圧Ｖｇ２の許容変動量が同じであれば、コンデンサＣ２の容量値は、コンデンサＣ１の容量値よりもΔＶｇ２/（Ｖｇ２+ΔＶｇ２）倍だけ小さくすることができる。Ｖｇ２とＶｏｕｔの変動量は、コンデンサＣ１の容量よりもΔＶｇ２/（Ｖｇ２+ΔＶｇ２）倍だけ小さい容量で、許容範囲に収めることができる。言い換えれば、コンデンサＣ２の容量値の範囲をＣ１×｛ΔＶｇ２/（Ｖｇ２+ΔＶｇ２）｝＜Ｃ２＜Ｃ１とすれば、Ｖｇ２とＶｏｕｔの変動をさらに小さくすることができる。
【００４１】
上述した構成及び動作により、本実施形態のレギュレータは、低帯域モードのときにバイパス容量の電荷を放電しておくことで、バイパス容量の両端の電圧を下げておくことができ、高帯域モードに切り替わったときに、その分だけバイパス容量に印可する電圧を大きくすることができるため、バイパス容量の容量値を小さくできる。
【符号の説明】
【００４２】
Ｍ１、Ｍ２  出力トランジスタ
Ｃｇｄ      寄生コンデンサ
Ｃ２        バイパスコンデンサ
Ｐ１、Ｐ２、Ｍ３  制御トランジスタ
Ｉ０  定電圧電源
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｂ１        バイポーラトランジスタ
【図１】
2014006793.tif 000003
【図２】
2014006793.tif 000004