(57)【要約】【課題】２個のマイクロコンピュータの相互監視を行う制御装置において、各マイクロコンピュータの異常を２重に監視するとともに部品点数を減らし低コストで提供する。【解決手段】メインマイクロコンピュータ１が出力する第１のパルス信号をサブマイクロコンピュータ２に入力して前記第１のパルス信号の周波数を算出する周波数算出手段により前記第１のパルス信号の周波数が正常であると判断し得る周波数範囲から逸脱したときに前記メインマイクロコンピュータ１にリセット信号を送信してメインマイクロコンピュータ１をリセットし、サブマイクロコンピュータ２からの第２のパルス信号をメインマイクロコンピュータ１に入力して第２のパルス信号の周波数が正常であると判断し得る周波数範囲から逸脱したときにサブマイクロコンピュータ２にリセット信号を送信してサブマイクロコンピュータ２をリセットする【選択図】図１
2014102662.tif 000002
【特許請求の範囲】
【請求項１】
第１の発振回路から出力されるクロック信号に基づく第１の動作サイクルで作動するメインマイクロコンピュータと、第２の発振回路から出力されるクロック信号に基づく第２の動作サイクルで作動する第２のサブマイクロコンピュータとを並行して稼動させ、前記メインマイクロコンピュータおよび前記サブマイクロコンピュータにより所定の計時処理を行うとともに、前記メインマイクロコンピュータが有する前記第１の動作サイクルを基準とした計時処理により出力する所定周波数の第１のパルス信号をサブマイクロコンピュータに入力して前記第１のパルス信号の周波数を算出する周波数算出手段により前記第１のパルス信号の周波数が正常であると判断し得る周波数範囲から逸脱したときに前記メインマイクロコンピュータに第１の中間制御回路を介してリセット信号を送信してメインマイクロコンピュータをリセットし、前記サブマイクロコンピュータが有する前記第２の動作サイクルを基準とした計時処理により出力する所定周波数の第２のパルス信号をメインマイクロコンピュータに入力して前記第２のパルス信号の周波数を算出する周波数算出手段により前記第２のパルス信号の周波数が正常であると判断し得る周波数範囲から逸脱したときに前記サブマイクロコンピュータに第２の中間制御回路を介してリセット信号を送信してサブマイクロコンピュータをリセットすることを特徴とするマイクロコンピュータ暴走監視装置。
【請求項２】
前記メインマイクロコンピュータに前記メインマイクロコンピュータが正常動作時に監視信号を出力するとともに前記第１のパルス信号の出力が停止したときにメインマイクロコンピュータのリセット信号入力端子にリセット信号を出力する外部ウォッチドックタイマを備えていることを特徴とする請求項１記載のマイクロコンピュータ暴走監視装置。
【請求項３】
前記サブマイクロコンピュータが内部ウォッチドックタイマを実装していることを特徴とする請求項１または２記載のマイクロコンピュータ暴走監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータ暴走監視装置に関するものである。
【背景技術】
【０００２】
従来、メインマイクロコンピュータおよびサブマイクロコンピュータのマイクロコンピュータを並行して処理を実行させて、両マイクロコンピュータ相互間において、対応する各マイクロコンピュータの異常を検出してリセットするマイクロコンピュータ暴走監視装置が知られており、例えば特開昭６３−３１３２４７号公報（特許文献１）、特開２００５−４９３１２号公報（特許文献２）などに提示されている。
【０００３】
前記公報に提示されているような従来のマイクロコンピュータ暴走監視装置は、例えば図４に示したように、第１の発振子４ａから出力されるクロック信号に基づく第１の動作サイクルで作動するメインマイクロコンピュータ（メインマイコン）１ａと、第２の発振子５ａから出力されるクロック信号に基づく第２の動作サイクルで作動するサブマイクロコンピュータ（サブマイコン）２ａとを並行して稼動させ、メインマイクロコンピュータ１ａおよびサブマイクロコンピュータ２ａにより所定の計時処理を行う計時装置において、メインマイクロコンピュータ１ａは、第１の動作サイクルを基準とした計時処理により所定周波数の第１のパルス信号を出力する手段を有し、前記サブマイクロコンピュータ２ａは、第１のパルス信号を入力して、前記第２の動作サイクルを基準とした計時処理により前記第１のパルス信号の周波数を算出する周波数算出手段を有して、サブマイクロコンピュータ（サブマイコン）２aは、第１のパルス信号（Ｐu1_sig）をメインマイクロコンピュータ（メインマイコン）１aに出力する。メインマイコン１は、第１のパルス信号（Ｐu1_sig）の周波数を算出し、算出した周波数（Ｐu1_fc）が正常周波数範囲から逸脱したときに、ウォッチドッグタイマ（WDT）３に対する第２のパルス信号（Ｐu2_sig）の出力を停止して、ウォッチドッグタイマ（WDT）３からメインマイコン１aのリセット端子（ＲＳＴm）及びサブマイコン２aのリセット端子（ＲＳＴs）にリセット信号（ＲＳ_sig）を出力するというものである。
【０００４】
しかしながら、前記公報に提示されているようなマイクロコンピュータ暴走監視装置によると、メインマイクロコンピュータまたはサブマイクロコンピュータのどちらかにおいて異常が検出された場合には、前記メインマイクロコンピュータ及び前記サブマイクロコンピュータの両方が同時にリセットされてしまうことになり、正常なマイクロコンピュータもリセットされてしまうという問題があり、また、メインマイクロコンピュータにおいて異常が発生している場合にサブマイクロコンピュータが正常か異常かが判別できない。
【０００５】
また、前記公報に提示されているようなマイクロコンピュータ暴走監視装置では、発振回路に用いられる発振子について、メインマイクロコンピュータとサブマイクロコンピュータの周波数の同期が必要とされており、メインマイクロコンピュータとサブマイクロコンピュータに用いる発振子として、同じ材質で同周波数の能力を有する発振子を使用する必要があることから、部品の選択性の制限につながるばかりか一方に高価なものを用いると全体的なコスト増加につながることにもなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６３−３１３２４７号公報
【特許文献２】特開２００５−４９３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、前記公報に提示されているマイクロコンピュータ暴走監視装置の有する課題を解決するためになされたものであり、メインマイクロコンピュータとサブマイクロコンピュータの周波数の同期を必要とせずに、更に、部品点数の増加を抑え低コストで構成することのできるマイクロコンピュータ暴走監視装置を提供することを課題とする。
【０００８】
前記課題を解決するためになされた本発明は、第１の発振回路から出力されるクロック信号に基づく第１の動作サイクルで作動するメインマイクロコンピュータと、第２の発振回路から出力されるクロック信号に基づく第２の動作サイクルで作動するサブマイクロコンピュータとを並行して稼動させ、前記メインマイクロコンピュータおよび前記サブマイクロコンピュータにより所定の計時処理を行うとともに、前記メインマイクロコンピュータが有する前記第１の動作サイクルを基準とした計時処理により出力する所定周波数の第１のパルス信号をサブマイクロコンピュータに入力して前記第１のパルス信号の周波数を算出する周波数算出手段により前記第１のパルス信号の周波数が正常であると判断し得る周波数範囲から逸脱したときに前記メインマイクロコンピュータに第１の中間制御回路を介してリセット信号を送信してメインマイクロコンピュータをリセットし、前記サブマイクロコンピュータが有する前記第２の動作サイクルを基準とした計時処理により出力する所定周波数の第２のパルス信号をメインマイクロコンピュータに入力して前記第２のパルス信号の周波数を算出する周波数算出手段により前記第２のパルス信号の周波数が正常であると判断し得る周波数範囲から逸脱したときに前記サブマイクロコンピュータに第２の中間制御回路を介してリセット信号を送信してサブマイクロコンピュータをリセットすることを特徴とする。
【０００９】
本発明によれば、メインマイクロコンピュータとサブマイクロコンピュータとのリセット信号の出力は独立していることから、異常値を検出した側のマイクロコンピュータのみにリセット信号を出力することができるばかりか発振子としても異なる種類のものを使用することができる。
【００１０】
また、本発明において、前記メインマイクロコンピュータに前記メインマイクロコンピュータが正常動作時に監視信号を出力するとともに前記監視信号の出力が停止したときに前記メインマイクロコンピュータのリセット入力端子にリセット信号を出力する外部ウォッチドックタイマ回路を備えていることにより二重のリセット手段を設けることができ、この際にもメインマイクロコンピュータとサブマイクロコンピュータとは独立してリセット信号が送られる。
【００１１】
更に、本発明において、前記サブマイクロコンピュータが内部ウォッチドックタイマを実装していることにより、サブマイクロコンピュータ自身についても二重にリセット信号が送られ信頼度が向上する。
【発明の効果】
【００１２】
本発明によれば、メインマイクロコンピュータとサブマイクロコンピュータとのリセット信号の出力は独立した構成とすることにより、異常値を検出した方のマイクロコンピュータのみにリセット信号を出力することができる。また、メインマイクロコンピュータとサブマイクロコンピュータの間における所定の信号のやり取りについては、通信方式を用いられることにより、メインマイクロコンピュータとサブマイクロコンピュータの間において周波数の同期を取る必要がなく、部品の選択性の自由度を広げている。更にまた、それぞれのマイクロコンピュータについてウォッチドックタイマを備えることにより、それぞれ独立した状態で二重に監視することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る実施の形態についてのブロック回路図。
【図２】図１に示した実施の形態に係るメインマイクロコンピュータの動作処理のフローチャート。
【図３】図１に示した実施の形態に係るサブマイクロコンピュータの動作処理のフローチャート。
【図４】従来例のブロック回路図。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の好ましい実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は本発明に係るマイクロコンピュータ暴走監視装置のブロック回路図、図２は、前記図１に示した本発明の実施の形態についてのメインマイクロコンピュータの動作処理の実行プログラムをフローチャート化したもの、図３は図１に示した実施の形態についての前記サブマイクロコンピュータの動作処理の実行プログラムをフローチャート化して示したものである。
【００１６】
マイクロコンピュータ暴走監視装置は、図１に示すように、第１の発振回路１１から出力されるクロック信号に基づく第１の動作サイクルで作動するメインマイクロコンピュータ１と、第２の発振回路２１から出力されるクロック信号に基づく第２の動作サイクルで作動するサブマイクロコンピュータ２とを有し、前記メインマイクロコンピュータ１および前記サブマイクロコンピュータ２により所定の計時処理を行うとともに、前記メインマイクロコンピュータ１が有する前記第１の動作サイクルを基準とした計時処理により出力する所定周波数の第１のパルス信号をパルス信号出力端子１２とサブマイクロコンピュータ２のパルス信号入力端子２２に入力して前記第１のパルス信号の周波数を算出する周波数算出手段２３により前記第１のパルス信号の周波数が正常であると判断し得る周波数範囲から逸脱したときにリセット信号出力端子２４から前記メインマイクロコンピュータ１のリセット信号入力端子１３に第１の中間制御回路４を介してリセット信号を送信してメインマイクロコンピュータ１をリセットする。
【００１７】
また、前記サブマイクロコンピュータ２が有する前記第２の動作サイクルを基準とした計時処理により出力する所定周波数の第２のパルス信号をパルス信号出力端子２５からメインマイクロコンピュータ１のパルス信号入力端子１５に入力して前記第２のパルス信号の周波数を算出する周波数算出手段１４により前記第２のパルス信号の周波数が正常であると判断し得る周波数範囲から逸脱したときにリセット信号出力端子１７からサブマイクロコンピュータ２のリセット信号入力端子２６に第２の中間制御回路６を介してリセット信号を送信してサブマイクロコンピュータ２をリセットする。
【００１８】
このように、本実施の形態では、前記図４に示した従来例と異なり、それぞれ独立した第１の発振回路１１と第２の発振回路２１を用いてそれぞれ独自の周波数を基準としてメインマイクロコンピュータ１とサブマイクロコンピュータ２の動作サイクルを計時処理により出力するパルス信号を用いているのでメインマイクロコンピュータおよびサブマイクロコンピュータにそれぞれ同一の周波数のパルス信号を用いる従来例のようにそれぞれのパルス発振回路１１，１２を使用することを必要とせず、例えば精度を要求されるメインマイクロコンピュータ１に高価な水晶発振子を使用したとしてもそれほどの精度を要しないサブマイクロコンピュータ２にまで水晶発振子を用いることなしに安価なセラミック発振子を使用することができるなど経済面で優れている。
【００１９】
更に、本実施の形態では基本的にメインマイクロコンピュータ１またはサブマイクロコンピュータ２のリセットは互いに独立しており、いずれか一方に異常が生じてもリセットされるはリセット信号が送信された側のマイクロコンピュータだけがリセットされるのであり、正常な側のマイクロコンピュータまでリセットされることはない。
【００２０】
更にまた、本実施の形態では、前記メインマイクロコンピュータ１にはメインマイクロコンピュータ１が正常動作時に第１のパルス信号を間欠的に出力するとともに前記第１のパルス信号の出力が停止したときにメインマイクロコンピュータ１のリセット信号入力端子１３にリセット信号を出力する外部ウォッチドックタイマ３を備えている。
【００２１】
外部ウォッチドックタイマ３は、一般に使用されるものと同様に、メインマイクロコンピータ１の監視信号出力端子１６から本実施の形態では第１の発振回路１１により出力される第１のパルス信号（監視信号）を外部ウォッチドックタイマ回路３の監視信号入力端子３１に間欠的に送信し、例えば、数μｓ〜数ｍｓ程度のサイクルで予め定められている自身が備えているタイマをカウントアップするとともに、メインマイクロコンピュータ１からの第１のパルス信号（監視信号）により、前記ウォッチドックタイマ３をクリアにするが、メインマイクロコンピュータ１からの第１のパルス信号（監視信号）が受信されない状態で、外部ウォッチドックタイマ３が所定のカウント値に達した場合、外部ウォッチドックタイマ３は、メインマイクロコンピュータ１に異常が生じているとみなして、外部ウォッチドックタイマ３に備えられたリセット信号出力端子３２からリセット信号を第１の中間制御回路４を介してメインマイクロコンピュータ１のリセット信号入力端子１３に出力してメインマイクロコンピュータ１をリセットする。
【００２２】
このように本実施の形態では、サブマイクロコンピュータ２との間で相互に暴走監視をするだけでなく、メインマイクロコンピュータに関しては外部ウォッチドックタイマ３により二重に且つサブマイクロコンピュータ２とは別に監視することができる信頼性を担保している。
【００２３】
加えて、本実施の形態では、サブマイクロコンピュータ２は、自身が内部ウォッチドックタイマ６を実装しており、サブマイクロコンピュータ２に関しては内部的に監視信号を発することになり、この点についてもメインマイクロコンピュータ１に関与することがない。
【００２４】
図２は、メインマイクロコンピュータ１の動作の監視ルーチン１１１を示すものであり、メインマイクロコンピュータ１は図１に示したように、サブマイクロコンピュータ２と外部ウォッチドックタイマ３との２重の監視手段が用いられている。
【００２５】
メインマイクロコンピュータ１の監視ルーチン１１１がスタートすると、サブマイクロコンピュータ２から前記第２の発振パルス信号を受信すると（１１６）、サブマイクロコンピュータ２の内部において、予め記憶されている正常値の受信パターン信号と受信した信号パターンを比較する（１１７）。
【００２６】
この対比の結果、受信されたパターン信号が、予め記憶されている範囲内にある場合には、正常値とみなしてメインマイクロコンピュータ監視ルーチン１１１へ戻るが、受信信号の対比させた結果が、上記所定の範囲を逸脱している場合には、メインマイクロコンピュータ１に対してリセット信号を出力する（１１９）ことにより、メインマイクロコンピュータ１をリセットしてリターンする（１２０）。
【００２７】
他方、上記サブマイクロコンピュータ２の監視ルーチンと並行して、メインマイクロコンピュータ１は、外部ウォッチドックタイマ３を利用した、暴走監視も行っており、ここでは、外部ウォッチドックタイマ３がタイムカウンタを開始（１１２）すると、所定の周期において、メインマイクロコンピュータ１からのウォッチドック信号を受信する（１１３）。
【００２８】
ウォッチドックタイマ３がメインマイクロコンピュータ１からこの監視信号を正常に受信した場合には、ウォッチドックタイマ３のタイマがリセットされ（１１５）、再度ウォッチドックタイマ３のタイムカウンタが開始される。
【００２９】
しかし、ウォッチドックタイマ３のタイムカウンタ開始後、所定の時間内にメインマイクロコンピュータ１からの監視信号を受信しない場合または、所定の時間を経過した場合（１１４）、ウォッチドックタイマ３は、メイマイクロコンピュータ１に異常が生じていると判断し、メインマイクロコンピュータ１に対して、リセット信号を出力する。
【００３０】
一方、図３はサブマイクロコンピュータ２の監視ルーチン２１１についてのフローを示すものであり、サブマイクロコンピュータ２の動作の監視ルーチン２１１はメインマイクロコンピュータ１とサブマイクロコンピュータ２に内蔵される内部ウォッチドックタイマ６との２重の監視手段が用いられている。
【００３１】
サブマイクロコンピュータ２の監視ルーチン２１１がスタートすると、メインマイクロコンピュータ１から第１のパルス信号の受信２１８を開始するとともに、メインマイクロコンピュータ１の内部において、予め記憶されている正常値の受信パターン信号と受信した信号パターンを比較する（２１９）。
【００３２】
この対比の結果、受信されたパターン信号が、予め記憶されている範囲内にある場合には、正常値とみなしてサブマイクロコンピュータ２が監視ルーチン２１１へ戻るが、受信信号の対比させた結果が、上記所定の範囲を逸脱している場合には、サブマイクロコンピュータ２に対してリセット信号を出力する（２２１）ことにより、サブマイクロコンピュータ２をリセットしてリターン（２２２）する。
【００３３】
他方、上記メインマイクロコンピュータ１の監視ルーチンと並行して、サブマイクロコンピュータ２は、サブマイクロコンピュータの内部に実装した内部ウォッチドックタイマ６を利用した暴走監視も行っており、内部ウォッチドックタイマ６がタイムカウンタを開始し（２１２）すると、所定の周期において、サブマイクロコンピュータ２からのウォッチドック信号を受信する（２１３）。
【００３４】
内部ウォッチドックタイマ６がサブマイクロコンピュータ２からこのウォッチドック信号を正常に受信した場合には、内部ウォッチドックタイマ６のタイマがリセットされ（２１５）、再度内部ウォッチドックタイマ６のタイムカウンタが開始される。
【００３５】
しかしながら、内部ウォッチドックタイマ６のタイムカウンタ開始後に、ウォッチドック信号を受信しない場合または、所定の時間を経過した場合（２１４）、内部ウォッチドックタイマ６は、サブマイクロコンピュータ２に異常が生じていると判断し、サブマイクロコンピュータ２に対して、リセット信号を内部的に出力しサブマイクロコンピュータ２をリセットしてリターンする（２１７）。
【符号の説明】
【００３６】
１  メインマイクロコンピュータ，１１  第１の発振回路、１２  パルス信号出力端子，１３  リセット信号入力端子、１４  周波数算出手段、５  パルス信号入力端子、１６  監視信号出力端子、１７  リセット信号出力端子、２  サブマイクロコンピュータ，２１  第２の発振回路、２２  パルス信号入力端子、２３  周波数算出手段，２１  リセット端子（ＲＳＴ端子），２２  パルス信号入力端子、２３  周波数算出手段、２４  リセット信号出力手段、２５  パルス信号出力手段、２６  リセット信号入力端子、３  外部ウォッチドックタイマ、３１  監視信号入力端子、３２  リセット信号出力回路、４  第１の中間制御手段、５  第２の中間制御手段、６  内部ウォッチドックタイマ
【図１】
2014102662.tif 000003
【図２】
2014102662.tif 000004
【図３】
2014102662.tif 000005
【図４】
2014102662.tif 000006