(57)【要約】【課題】ディザ信号を含む指令信号を用いたＰＷＭ制御の応答性を向上させるＰＷＭ発振器の制御方法を提供すること。【解決手段】本発明の実施例に係るＰＷＭ発振器１５の制御方法は、所定のＰＷＭ周波数と指令信号に対応するデューティ比とを有するＰＷＭ信号を生成するＰＷＭ発振器１５の制御方法であって、基準指令信号を取得する基準指令信号取得ステップと、ＰＷＭ周波数とは独立して設定されるディザ周波数を有する重畳用ディザ信号を生成する重畳用ディザ信号生成ステップと、重畳用ディザ信号を基準指令信号に重畳して指令信号を生成する指令信号生成ステップと、を有し、重畳用ディザ信号の強度は、基準指令信号の変化に応じて低減される。【選択図】図４
2014007531.tif 000002
【特許請求の範囲】
【請求項１】
所定のＰＷＭ周波数と指令信号に対応するデューティ比とを有するＰＷＭ信号を生成するＰＷＭ発振器の制御方法であって、
基準指令信号を取得する基準指令信号取得ステップと、
前記ＰＷＭ周波数とは独立して設定されるディザ周波数を有する重畳用ディザ信号を生成する重畳用ディザ信号生成ステップと、
前記重畳用ディザ信号を前記基準指令信号に重畳して前記指令信号を生成する指令信号生成ステップと、を有し、
前記重畳用ディザ信号の強度は、前記基準指令信号の変化に応じて低減される、
制御方法。
【請求項２】
前記基準指令信号の変化に応じて値が変化するディザ設定信号を生成するディザ設定信号生成ステップをさらに有し、
前記重畳用ディザ信号生成ステップでは、所定の振幅を有するディザ信号と前記ディザ設定信号とを乗算して前記重畳用ディザ信号を生成する、
請求項１に記載の制御方法。
【請求項３】
被制御対象を流れる電流に応じて前記指令信号をフィードバック制御するフィードバック制御ステップと、をさらに有する、
請求項１又は２に記載の制御方法。
【請求項４】
前記ＰＷＭ周波数は、前記ディザ周波数よりも高い、
請求項１乃至３の何れか一項に記載の制御方法。
【請求項５】
所定のＰＷＭ周波数と指令信号に対応するデューティ比とを有するＰＷＭ信号を生成するＰＷＭ発振器の制御装置であって、
前記ＰＷＭ周波数とは独立して設定されるディザ周波数を有する重畳用ディザ信号を生成する重畳用ディザ信号生成部と、
基準指令信号を取得し、前記重畳用ディザ信号を前記基準指令信号に重畳して前記指令信号を生成する指令信号生成部と、を有し、
前記重畳用ディザ信号生成部は、生成する前記重畳用ディザ信号の強度を前記基準指令信号の変化に応じて低減させる、
制御装置。
【請求項６】
前記重畳用ディザ信号生成部は、前記基準指令信号の変化に応じて値が変化するディザ設定信号を生成し、所定の振幅を有するディザ信号と前記ディザ設定信号とを乗算して前記重畳用ディザ信号を生成する、
請求項５に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定のＰＷＭ（Pulse-Width  Modulation）周波数を有するＰＷＭ信号を生成するＰＷＭ発振器の制御方法及び制御装置に関する。
【背景技術】
【０００２】
従来、デューティ比を異にした２つのＰＷＭ信号を所定時間ずつ交互に出力することによって基本電流に重畳されたディザ電流を形成する技術が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−３０３６２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術におけるディザ電流は、基本電流を変化させる際に外乱の要素となり得る。具体的には、基本電流を所望のレベルまで増大させるタイミングで、基本電流を減少させるように作用するディザ電流が重畳されると、基本電流が所望のレベルに達するのを遅らせてしまう場合がある。なお、このような状況が発生する確率は、ＰＷＭ周波数とＰＷＭ周波数より低いディザ周波数との差が大きいほど顕著となる。その結果、ディザ周波数よりも高いＰＷＭ周波数を採用する特許文献１に記載の技術は、ＰＷＭ制御の応答性を悪化させてしまうおそれがある。
【０００５】
上述の点に鑑み、本発明は、ディザ信号を含む指令信号を用いたＰＷＭ制御の応答性を向上させるＰＷＭ発振器の制御方法及び制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成するために、本発明の実施例に係るＰＷＭ発振器の制御方法は、所定のＰＷＭ周波数と指令信号に対応するデューティ比とを有するＰＷＭ信号を生成するＰＷＭ発振器の制御方法であって、基準指令信号を取得する基準指令信号取得ステップと、前記ＰＷＭ周波数とは独立して設定されるディザ周波数を有する重畳用ディザ信号を生成する重畳用ディザ信号生成ステップと、前記重畳用ディザ信号を前記基準指令信号に重畳して前記指令信号を生成する指令信号生成ステップと、を有し、前記重畳用ディザ信号の強度は、前記基準指令信号の変化に応じて低減される。
【０００７】
また、本発明の実施例に係るＰＷＭ発振器の制御装置は、所定のＰＷＭ周波数と指令信号に対応するデューティ比とを有するＰＷＭ信号を生成するＰＷＭ発振器の制御装置であって、前記ＰＷＭ周波数とは独立して設定されるディザ周波数を有する重畳用ディザ信号を生成する重畳用ディザ信号生成部と、基準指令信号を取得し、前記重畳用ディザ信号を前記基準指令信号に重畳して前記指令信号を生成する指令信号生成部と、を有し、前記重畳用ディザ信号生成部は、生成する前記重畳用ディザ信号の強度を前記基準指令信号の変化に応じて低減させる。
【発明の効果】
【０００８】
上述の手段により、本発明は、ディザ信号を含む指令信号を用いたＰＷＭ制御の応答性を向上させるＰＷＭ発振器の制御方法及び制御装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例に係るＰＷＭ発振器の制御方法を実行するデジタル電流アンプの構成例を示すブロック図である。
【図２】各種信号の時間的推移を示す図である。
【図３】指令信号及びアナログ検出信号の時間的推移を示す図である。
【図４】ＰＷＭ信号生成処理の流れを示すフローチャートである。
【図５】重畳用ディザ信号生成処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施例について説明する。
【００１１】
図１は、本発明の実施例に係るＰＷＭ発振器の制御方法を実行するデジタル電流アンプ１の構成例を示すブロック図である。
【００１２】
デジタル電流アンプ１は、ＰＷＭ発振器１５を制御する制御装置であり、入力として基準指令信号を受け、ＰＷＭ発振器１５からＰＷＭ信号を出力させる。本実施例では、デジタル電流アンプ１は、ＣＰＵ（Central  Processing  Unit）、ＲＡＭ(Random  Access  Memory)、ＲＯＭ（Read  Only  Memory）等を備えたマイクロコンピュータである。
【００１３】
デジタル電流アンプ１は、主に、ディザ発振部１０、加算部１１、減算部１２、Ａ／Ｄ変換部１３、ＰＩＤ制御部１４、及びＰＷＭ発振器１５を含む。なお、ＰＷＭ発振器１５は、デジタル電流アンプ１から独立してデジタル電流アンプ１の外部に設置されてもよい。
【００１４】
「基準指令信号」は、デジタル電流アンプ１が入力として外部から受ける信号である。例えば、基準指令信号は、操作者の入力に応じて信号生成装置（図示せず。）が生成する信号、又は、信号生成装置が所定のタイミングで自動的に生成する信号を含む。
【００１５】
ディザ発振部１０は、ディザ信号を調整して重畳用ディザ信号を生成する機能要素である。具体的には、ディザ発振部１０は、重畳用ディザ信号生成部として機能し、所定のディザ周波数及び所定の振幅を有するディザ信号とディザ設定信号とを乗算して重畳用ディザ信号を生成する。
【００１６】
「ディザ設定信号」とは、基準指令信号の変化に応じて値を変化させる信号であり、例えば、ゼロ以上１以下の値をとる。
【００１７】
本実施例では、ディザ発振部１０は、基準指令信号の値を継続的に監視し、基準指令信号が所定の変化率以上で増減した時点でディザ設定信号の値をゼロとし、その後、ディザ設定信号の値を徐々に１に戻す。なお、ディザ発振部１０は、基準指令信号が所定の変化率以上で増減しない限り、ディザ設定信号の値を１で維持する。
【００１８】
そして、ディザ発振部１０は、上述のように生成されるディザ設定信号とディザ信号とを乗算して重畳用ディザ信号を生成し、生成した重畳用ディザ信号を加算部１１に対して出力する。
【００１９】
加算部１１は、２つの入力信号を加算して１つの信号を出力する機能要素である。本実施例では、加算部１１は、指令信号生成部として機能し、外部から基準指令信号を受け、且つ、ディザ発振部１０から重畳用ディザ信号を受ける。そして、加算部１１は、基準指令信号と重畳用ディザ信号とを加算して指令信号を生成し、生成した指令信号を減算部１２に対して出力する。
【００２０】
減算部１２は、２つの入力信号の偏差を出力する機能要素である。本実施例では、減算部１２は、加算部１１から指令信号を受け、且つ、Ａ／Ｄ変換部１３からデジタル検出信号を受ける。そして、減算部１２は、指令信号とデジタル検出信号の偏差をＰＩＤ制御部１４に対して出力する。
【００２１】
「デジタル検出信号」は、デジタル電流アンプ１の制御対象を流れる電流を表すデジタル信号である。なお、制御対象を流れる電流の検出方法については後述する。
【００２２】
Ａ／Ｄ変換部１３は、アナログ信号をデジタル信号に変換する機能要素である。本実施例では、Ａ／Ｄ変換部１３は、デジタル電流アンプ１の制御対象を流れる電流の実測アナログ値をデジタル値に変換する。
【００２３】
また、本実施例では、デジタル電流アンプ１は、ハイサイドＭＯＳＦＥＴ（Metal-Oxide  Semiconductor  Field-Effect  Transistor）２２にＰＷＭ信号を出力して電磁弁２０を流れる電流を制御する。
【００２４】
ハイサイドＭＯＳＦＥＴ２２は、電磁弁２０と電圧源２１との間に配置される。電磁弁２０は、電圧源２１からハイサイドＭＯＳＦＥＴ２２を介して流れる電流に応じた絞り開度（開口面積）を実現する。本実施例では、電磁弁２０は、可動部としてのプランジャをソレノイドで動かす弁であり、油圧ショベル等の建設機械に搭載される油圧回路を流れる作動油の圧力又は流量を制御するために用いられる。
【００２５】
電磁弁２０を流れる電流は、シャント抵抗２３及び電圧検出器２４により、電圧値の形でアナログ検出信号として検出される。電圧検出器２４は、アナログ検出信号をフィルタ２５に対して出力する。フィルタ２５は、例えば、ＣＲ回路で構成され、アナログ検出信号からノイズを除去し、ノイズを除去した後のノイズ除去後アナログ検出信号をＡ／Ｄ変換部１３に対して出力する。
【００２６】
Ａ／Ｄ変換部１３は、フィルタ２５からノイズ除去後アナログ検出信号を受け、電流値としてのデジタル検出信号に変換し、変換後のデジタル検出信号を減算部１２に対して出力する。
【００２７】
ＰＩＤ制御部１４は、デジタル電流アンプ１の制御対象を流れる電流をフィードバック制御（ＰＩＤ制御）する機能要素である。本実施例では、ＰＩＤ制御部１４は、減算部１２からの偏差を受け、その偏差を打ち消すように作用するデューティ比を算出し、算出したデューティ比をＰＷＭ発振器１５に対して出力する。
【００２８】
ＰＷＭ発振器１５は、所定のＰＷＭ周波数と所定の振幅と可変のデューティ比とを有するＰＷＭ信号を生成する機能要素である。本実施例では、ＰＷＭ発振器１５は、ＰＩＤ制御部１４からデューティ比を受け、受けたデューティ比を実現するＰＷＭ信号をハイサイドＭＯＳＦＥＴ２２に対して出力する。なお、ＰＷＭ周波数とディザ周波数とは互いに独立して設定される。また、本実施例では、ＰＷＭ周波数は、ディザ周波数よりも高い値に設定される。デジタル電流アンプ１の応答性は、スイッチング周波数すなわちＰＷＭ周波数に依存し、ＰＷＭ周波数が高いほど応答性が高くなるためである。
【００２９】
ハイサイドＭＯＳＦＥＴ２２は、ＰＷＭ発振器１５からのＰＷＭ信号を受けてスイッチングを行い、電磁弁２０を流れる電流を制御する。
【００３０】
電磁弁２０には、可動部の固着防止や応答性確保のため、すなわち、スティックスリップ現象（静止摩擦）を発生させないようにするため、可動部が微振動するように電流が供給される。具体的には、電磁弁２０は、絞り開度の調節のためにプランジャを動かす場合とは別に、ハイサイドＭＯＳＦＥＴ２２を介して供給される駆動電流に含まれるディザ電流に応じてプランジャを僅かに往復動させる。
【００３１】
「ディザ電流」は、重畳用ディザ信号に対応する電流である。また、「駆動電流」は、基準指令信号に重畳用ディザ信号を重畳することによって得られる指令信号に対応する電流であり、基準指令信号に対応する基準駆動電流とディザ電流とを合計することによって得られる電流である。なお、ディザ信号のディザ周波数及び振幅は、電磁弁２０の仕様に基づいて決定され、本実施例では、ディザ信号の値を時間平均するとゼロになるように決定される。そのため、ディザ信号に基づいて生成される重畳用ディザ信号の値も同様に、時間平均するとゼロになるように決定される。
【００３２】
一方、電磁弁２０は、絞り開度の調節のためにプランジャを動かす場合には、ディザ電流によるプランジャの微振動を発生させないようにする。微振動を発生させると、絞り開度を調節するためのプランジャの動きを遅らせてしまうおそれがあるためである。具体的には、絞り開度を調節するためにプランジャを動かす瞬間に、プランジャの移動方向とは反対の方向にプランジャを微振動させると、プランジャが所望の位置に到達するのを妨げてしまうためである。
【００３３】
次に、図２を参照しながら、電磁弁２０を上述のように制御する際の各種信号の時間的推移について説明する。なお、図２は、各種信号の時間的推移を示す図であり、図２（Ａ）が基準指令信号の時間的推移を示し、図２（Ｂ）がディザ信号の時間的推移を示す。また、図２（Ｃ）がディザ設定信号の時間的推移を示し、図２（Ｄ）及び図２（Ｅ）のそれぞれが重畳用ディザ信号の時間的推移を示す。なお、図２（Ａ）〜図２（Ｅ）のそれぞれの横軸は時間軸であり、その尺度を共通とする。
【００３４】
図２（Ａ）に示すように、基準指令信号は、当初、電磁弁２０における所定の絞り開度に対応するレベルＬ１で推移している。また、図２（Ｂ）に示すように、ディザ信号は、振幅Ｄ、すなわち±Ｄの波高値を有するパルス波形状の信号である。また、図２（Ｃ）に示すように、ディザ設定信号は、基準指令信号に変化がない場合には値１で推移する。また、図２（Ｄ）及び図２（Ｅ）に示すように、重畳用ディザ信号は、ディザ設定信号の値が１の場合、図２（Ｂ）のディザ信号と同じ推移を辿る。
【００３５】
時刻ｔ１において、図２（Ａ）に示すように、基準指令信号が別の所定の絞り開度に対応するレベルＬ２までステップ状に増加すると、図２（Ｃ）に示すように、ディザ設定信号の値は一旦ゼロになる。そして、ディザ設定信号は、その後徐々に値１まで上昇する。本実施例では、一旦ゼロになったディザ設定信号は、所定の関数で表される経路を辿って値１に復帰する。但し、一旦ゼロになったディザ設定信号が値１に復帰するまでの経路は任意であり、例えば、一次直線で表される経路であってもよく、ステップ状の経路であってもよい。また、一旦ゼロになったディザ設定信号は、値ゼロの状態を所定時間にわたって維持してもよい。なお、ディザ設定信号は、ゼロまで減少する代わりに、ゼロより大きく１より小さい所定の下限値まで減少するものであってもよい。また、一旦ゼロになったディザ設定信号が値１に復帰するまでの経路及び所定の下限値を基準指令信号の変化の大きさに応じて異ならせるようにしてもよい。
【００３６】
ディザ設定信号の値が１未満になると、ディザ信号とディザ設定信号との積で表される重畳用ディザ信号は、図２（Ｄ）及び図２（Ｅ）に示すように、その強度の絶対値がＤ未満となる。なお、図２（Ｄ）に示す推移は、ディザ信号とディザ設定信号との積によって表される値の絶対値が所定値ＴＨ１未満の場合に重畳用ディザ信号の値をゼロと見なすフィルタ処理を行う場合の推移を示す。また、図２（Ｅ）に示す推移は、上述のフィルタ処理を行わない場合の推移を示す。
【００３７】
なお、図２では、基準指令信号が変化したときの重畳用ディザ信号の生成例を２つ示したが、本発明はこれに限定されるものではない。重畳用ディザ信号の値は、例えば、ディザ設定信号の値が一旦ゼロになってから所定時間が経過するまでは、ディザ信号とディザ設定信号との積によって表される値の大きさにかかわらず、ゼロと見なされてもよい。また、重畳用ディザ信号の生成方法は、基準指令信号の変化の大きさに応じて異ならせるようにしてもよい。
【００３８】
次に、図３を参照しながら、指令信号とアナログ検出信号との関係について説明する。なお、図３は、指令信号及びアナログ検出信号の時間的推移を示す図であり、図３（Ａ）が指令信号の時間的推移を示し、図３（Ｂ）がアナログ検出信号の時間的推移を示す。また、図中の破線で示す推移は、基準指令信号が変化しても重畳用ディザ信号の強弱（大きさ）が調整されない場合の推移、すなわち重畳用ディザ信号としてディザ信号がそのまま採用される場合の推移を示す。なお、図３（Ａ）及び図３（Ｂ）のそれぞれの横軸は時間軸であり、その尺度を共通とする。
【００３９】
図３（Ａ）の破線の推移は、時刻ｔ１において基準指令信号がステップ状に増加する瞬間に負値の重畳用ディザ信号が基準指令信号に重畳される場合を示す。この場合、アナログ検出信号の値は、図３（Ｂ）の破線で示すように、時刻ｔ３に至るまでレベルＬ２に達することができない。具体的には、重畳用ディザ信号の値が正値に転じた後しばらくするまではレベルＬ２に達することができない。基準指令信号がステップ状に増加した瞬間に指令信号の値がレベルＬ２未満（レベルＬ２よりディザ信号の振幅Ｄだけ低い値）に制限されるためである。
【００４０】
これに対し、図３（Ａ）の実線の推移は、時刻ｔ１において基準指令信号がステップ状に増加する瞬間に値ゼロの重畳用ディザ信号が基準指令信号に重畳される場合を示す。この場合、アナログ検出信号の値は、図３（Ｂ）の実線で示すように、時刻ｔ３より早い時刻である時刻ｔ２においてレベルＬ２に達する。基準指令信号がステップ状に増加した瞬間に指令信号の値がレベルＬ２となるためである。
【００４１】
このように、図３（Ｂ）の破線で示す推移は、図３（Ｂ）の実線で示す推移に比べて立ち上がりが遅れ、レベルＬ２に達するのが時間ＤＬだけ遅い。これは、基準指令信号が変化する際に重畳用ディザ信号としてディザ信号をそのまま採用することは、電磁弁２０の絞り開度を所望の絞り開度に変化させるまでの時間を延長してしまう場合があることを意味する。また、これは、基準指令信号が変化した瞬間に重畳用ディザ信号の強度を一時的に低減させることによって、電磁弁２０の絞り開度を所望の絞り開度に変化させるまでの時間を短縮でき、応答性を改善できることを意味する。
【００４２】
また、図３（Ｂ）の破線で示す推移は、図３（Ｂ）の実線で示す推移に比べて整定時間が延び、レベルＬ２を中心とする安定的な振動状態に至るのが遅い。これは、重畳用ディザ信号としてディザ信号をそのまま採用することは、基準指令信号が変化する瞬間において重畳用ディザ信号を全くの外乱として受け入れることを意味する。基準指令信号の変化に応じて可動部が既に動いているために固着防止のための可動部の微振動がもはや不要となっているためである。また、これは、基準指令信号が変化した瞬間に重畳用ディザ信号の強度を一時的に低減させることによって、電磁弁２０を流れる電流がレベルＬ２を中心とする安定的な振動状態に至るまでの時間を短縮できることを意味する。すなわち、外乱としての重畳用ディザ信号を制限し或いは排除することによって、フィードバック制御によるオーバーシュート及びアンダーシュートの発生を抑制或いは防止できることを意味する。
【００４３】
なお、上述の応答性の改善及び整定時間の短縮は、ＰＩＤ制御部のゲインが高いほど顕著となる。
【００４４】
また、図２及び図３を参照する上述の説明は、基準指令信号がステップ状に増加した場合に関するが、基準指令信号がステップ状に減少した場合にも同様に適用される。
【００４５】
次に、図４を参照しながら、デジタル電流アンプ１がＰＷＭ信号を生成して出力する処理（以下、「ＰＷＭ信号生成処理」とする。）について説明する。なお、図４は、ＰＷＭ信号生成処理の流れを示すフローチャートであり、デジタル電流アンプ１は、所定周期で繰り返しこのＰＷＭ信号生成処理を実行する。
【００４６】
最初に、デジタル電流アンプ１は、外部の信号生成装置から電流値としての基準指令信号を取得する（ステップＳ１：基準指令信号取得ステップ）。
【００４７】
その後、デジタル電流アンプ１は、重畳用ディザ信号生成処理を実行してディザ発振部１０から電流値としての重畳用ディザ信号を出力させる（ステップＳ２：重畳用ディザ信号生成ステップ）。重畳用ディザ信号生成処理の詳細については後述する。
【００４８】
その後、デジタル電流アンプ１は、加算部１１において基準指令信号と重畳用ディザ信号とを加算して電流値としての指令信号を生成する（ステップＳ３：指令信号生成ステップ）。
【００４９】
また、デジタル電流アンプ１は、電圧検出器２４で検出され且つフィルタ２５でノイズ除去された電圧値としてのアナログ検出信号をＡ／Ｄ変換部１３で受ける。Ａ／Ｄ変換部１３は、アナログ検出信号に対応する電流値としてのデジタル検出信号を生成し、生成したデジタル検出信号を減算部１２に対して出力する。
【００５０】
その後、デジタル電流アンプ１は、減算部１２において指令信号とデジタル検出信号との間の偏差を導出する（ステップＳ４：偏差導出ステップ）。
【００５１】
その後、デジタル電流アンプ１は、ＰＩＤ制御部１４において、導出された偏差からデューティ比を決定し（ステップＳ５：フィードバック制御ステップ）、決定したデューティ比をＰＷＭ発振器１５に対して出力する。
【００５２】
その後、デジタル電流アンプ１は、ＰＷＭ発振器１５において、決定されたデューティ比と所定のＰＷＭ周波数と所定の振幅（パルス強度）とを有するＰＷＭ信号を生成させる（ステップＳ６：ＰＷＭ信号生成ステップ）。そして、ＰＷＭ発振器１５は、生成したＰＷＭ信号をハイサイドＭＯＳＦＥＴ２２に対して出力する。
【００５３】
次に、図５を参照しながら、重畳用ディザ信号生成処理について説明する。なお、図５は、重畳用ディザ信号生成処理の流れを示すフローチャートであり、デジタル電流アンプ１は、所定周期で繰り返しこの重畳用ディザ信号生成処理を実行する。なお、ディザ設定信号の値は、基準指令信号に変動が生じない限り値１を維持する。
【００５４】
最初に、デジタル電流アンプ１のディザ発振部１０は、基準指令信号を取得し、前回取得した基準指令信号に対する変化率を算出し、算出した変化率と所定の閾値ＴＨ２とを比較する（ステップＳ１１）。なお、ディザ発振部１０は、変化率と閾値ＴＨ２とを比較する代わりに、変化の大きさと所定の閾値とを比較してもよい。
【００５５】
基準指令信号の変化率が閾値ＴＨ２以上の場合（ステップＳ１１のＹＥＳ）、ディザ発振部１０は、ディザ設定信号の値をゼロに設定する（ステップＳ１２）。なお、ディザ設定信号の値は、一旦ゼロに設定された後、徐々に増加して値１に復帰する。また、ディザ設定信号が値ゼロから値１まで復帰する際に辿る経路は、予め決定されている。
【００５６】
その後、ディザ発振部１０は、ディザ設定信号とディザ信号とを乗算して重畳用ディザ信号を生成する（ステップＳ１３）。
【００５７】
一方、基準指令信号の変化率が閾値ＴＨ２未満の場合（ステップＳ１１のＮＯ）、ディザ発振部１０は、ディザ設定信号の値をゼロに設定することなく、値１を維持したままステップＳ１３を実行する。
【００５８】
その後、ディザ発振部１０は、生成した重畳用ディザ信号を加算部１１に対して出力する。
【００５９】
なお、ステップＳ１１及びステップＳ１２は、基準指令信号の変化に応じて値が変化するディザ設定信号を生成するディザ設定信号生成ステップを構成する。
【００６０】
以上の構成により、デジタル電流アンプ１は、基準指令信号が変動した瞬間に重畳用ディザ信号の強度を一時的に低減させることによってその応答性を高めることができる。基準指令信号の変動方向と重畳用ディザ信号の変動方向とが相反する場合に、指令信号の強度が基準指令信号の強度より小さくなってしまうのを防止できるためである。すなわち、基準指令信号に重畳用ディザ信号を重畳することで得られる指令信号の強度が、所望の電流値に対応する変動後の基準指令信号の強度より小さくなり、実際の電流値が所望の電流値未満となるのを防止できるためである。同様に、基準指令信号の変動方向と重畳用ディザ信号の変動方向とが同じ場合に、指令信号の強度が基準指令信号の強度より大きくなってしまうのを防止できるためである。なお、重畳用ディザ信号の強度は一時的に小さくなるのみであるため、可動部の固着を引き起こすこともない。
【００６１】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなしに上述した実施例に種々の変形及び置換を加えることができる。
【００６２】
例えば、上述の実施例では、デジタル電流アンプ１は、ディザ信号とディザ設定信号とを乗算することによって重畳用ディザ信号を生成する。しかしながら、本発明はこれに限定されるものではない。デジタル電流アンプ１は、例えば、基準指令信号が変化した瞬間に通常のディザ信号と置き換えて利用できるようにＲＯＭ等に予め登録される変動時重畳用ディザ信号を用いてもよい。この場合、デジタル電流アンプ１は、ディザ設定信号の利用を省略できる。
【符号の説明】
【００６３】
１・・・デジタル電流アンプ  １０・・・ディザ発振部  １１・・・加算部  １２・・・減算部  １３・・・Ａ／Ｄ変換部  １４・・・ＰＩＤ制御部  １５・・・ＰＷＭ発振器  ２０・・・電磁弁  ２１・・・電圧源  ２２・・・ハイサイドＭＯＳＦＥＴ  ２３・・・シャント抵抗  ２４・・・電圧検出器  ２５・・・フィルタ
【図１】
2014007531.tif 000003
【図２】
2014007531.tif 000004
【図３】
2014007531.tif 000005
【図４】
2014007531.tif 000006
【図５】
2014007531.tif 000007