(57)【要約】【課題】トランス３によって一次側と二次側とが絶縁されたＤＣ／ＤＣコンバータにおいて、トランス二次側のサージ電圧を抑制するスナバ回路８での損失低減を図る。【解決手段】トランス３の二次巻線両端にそれぞれアノードが接続されカソードが互いに接続された２つのダイオード９ａ、９ｂとコンデンサ１０と半導体スイッチング素子１２ｂと抵抗１１とから成るスナバ回路８を備える。ダイオードの９ａ、９ｂのカソードをコンデンサ１０と半導体スイッチング素子１２ｂとの接続点に接続して、トランス３の二次側に発生するサージ電圧をコンデンサ１０の電圧でクランプし、コンデンサ１０に蓄電されたサージ電力を半導体スイッチング素子１２ｂおよび抵抗１１を介して負荷７に回生する。コンデンサ１０の電圧低下時に半導体スイッチング素子１２ｂをオフして電流遮断する。【選択図】図１
2014138427.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力するＤＣ／ＤＣコンバータにおいて、
一端が上記負荷の正極に接続された抵抗と、一端が上記負荷の負極に接続されたコンデンサと、上記抵抗の他端と上記コンデンサの他端との間に接続され、ダイオードが逆並列接続された半導体スイッチング素子と、上記トランスの二次巻線両端にそれぞれアノードが接続され、カソードが上記半導体スイッチング素子と上記コンデンサとの接続点に接続された２つのダイオードとを有し、上記トランスの二次側に発生するサージ電圧を抑制すると共に、上記コンデンサの電力を上記抵抗を介して上記負荷に回生するスナバ回路と、
上記スナバ回路内の上記半導体スイッチング素子を制御する制御回路とを備え、
上記制御回路は、上記コンデンサの電圧に応じて上記半導体スイッチング素子を駆動制御して上記コンデンサの電力を上記負荷に回生することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
上記スナバ回路内の上記半導体スイッチング素子の両端子間に並列抵抗が接続されたことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
上記２つのダイオードのカソードが互いに接続されて、その接続点が上記抵抗と上記コンデンサとの接続点に接続されたことを特徴とする請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
上記スナバ回路内に上記抵抗、上記コンデンサおよび上記半導体スイッチング素子の組を２並列に備えて、該各組の上記半導体スイッチング素子と上記コンデンサとの接続点が、上記各ダイオードのカソードに個別に接続されたことを特徴とする請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項５】
上記制御回路は、上記コンデンサの電圧が基準値以下になると上記スナバ回路内の上記半導体スイッチング素子をオフすることを特徴とする請求項１から請求項４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項６】
上記制御回路は、上記コンデンサと上記負荷との電圧差が基準値を超えると、上記スナバ回路内の上記半導体スイッチング素子をオフすることを特徴とする請求項１から請求項４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項７】
上記インバータは、上記各半導体スイッチング素子にそれぞれ並列接続されたコンデンサと、交流出力線に接続されたリアクトルとを備え、上記各半導体スイッチング素子は零電圧スイッチングにて動作することを特徴とする請求項１から請求項６のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスによって一次側と二次側とが絶縁されたＤＣ／ＤＣコンバータに関し、特にスイッチング時に発生するサージ電圧を抑制するスナバ回路を備えたＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来のＤＣ／ＤＣコンバータは、複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力する。そして、一端が負荷の正極に接続された抵抗と一端が負荷の負極に接続されたコンデンサとを直列接続した直列回路、およびトランスの二次巻線両端にそれぞれアノードが接続され、カソードが上記抵抗と上記コンデンサとの接続点に接続された２つのダイオードを有するスナバ回路を備える。これによりトランスの二次側に発生するサージ電圧は、スナバ回路のダイオードによりコンデンサの電圧にクランプされ、該コンデンサに蓄電される。また、コンデンサに蓄えられたサージエネルギは抵抗を介して出力側に回生され有効利用される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開ＷＯ２０１２／１０５１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のＤＣ／ＤＣコンバータでは、スナバ回路内のコンデンサの電圧は、スナバ回路に流入するサージ電力と、スナバ回路の抵抗で消費する電力および抵抗を介して回生される電力の和とが均衡することで保持される。従って負荷側の電圧が低下すると、抵抗の両端電圧の増大により電流増加を招いて抵抗での消費電力が増大し、コンデンサの電圧が低下してスナバ回路への流入電力も増大する。このためスナバ回路における損失低減には限界があり、また抵抗の容量低減が困難で安価な素子を採用できないという問題点があった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、スナバ回路内の抵抗での損失低減および抵抗の容量低減を図り、電力変換効率の向上したＤＣ／ＤＣコンバータを安価に提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るＤＣ／ＤＣコンバータは、複数の半導体スイッチング素子を有して直流電力を交流電力に変換するインバータと、該インバータの交流出力に一次側が接続されたトランスと、複数の半導体素子を有し該トランスの二次側に接続された整流回路とを備えて、入力された直流電力をＤＣ／ＤＣ変換して負荷に出力する。上記ＤＣ／ＤＣコンバータは、一端が上記負荷の正極に接続された抵抗と、一端が上記負荷の負極に接続されたコンデンサと、上記抵抗の他端と上記コンデンサの他端との間に接続され、ダイオードが逆並列接続された半導体スイッチング素子と、上記トランスの二次巻線両端にそれぞれアノードが接続され、カソードが上記半導体スイッチング素子と上記コンデンサとの接続点に接続された２つのダイオードとを有し、上記トランスの二次側に発生するサージ電圧を抑制すると共に、上記コンデンサの電力を上記抵抗を介して上記負荷に回生するスナバ回路と、上記スナバ回路内の上記半導体スイッチング素子を制御する制御回路とを備える。そして、上記制御回路は、上記コンデンサの電圧に応じて上記半導体スイッチング素子を駆動制御して上記コンデンサの電力を上記負荷に回生するものである。
【発明の効果】
【０００７】
この発明に係るＤＣ／ＤＣコンバータは以上のように構成されるため、スナバ回路内のコンデンサの不要な電圧低下を抑制してスナバ回路への流入電力も抑制できると共に、抵抗での損失低減が図れ、ＤＣ／ＤＣコンバータの変換効率が向上する。また、抵抗での消費電力が低減できるため、抵抗の容量低減により装置構成の低コスト化が図れる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１によるＤＣ／ＤＣコンバータの構成図である。
【図２】この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する各部の波形図である。
【図３】この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。
【図４】この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。
【図５】この発明の実施の形態１によるトランス二次側の等価回路をモデル化した図である。
【図６】この発明の実施の形態１によるトランス二次側に発生する電圧波形図である。
【図７】この発明の実施の形態１によるスナバ回路の動作を説明する各部の波形図である。
【図８】この発明の実施の形態２によるＤＣ／ＤＣコンバータの構成図である。
【図９】この発明の実施の形態３によるＤＣ／ＤＣコンバータの構成図である。
【図１０】この発明の実施の形態４によるＤＣ／ＤＣコンバータの構成図である。
【図１１】この発明の実施の形態４によるＤＣ／ＤＣコンバータの動作を説明する各部の波形図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１について説明する。
図１は、この発明の実施の形態１によるＤＣ／ＤＣコンバータの回路構成を示した図である。図１に示すように、ＤＣ／ＤＣコンバータは、直流電源１の電圧Ｖｉｎをトランス３で絶縁された二次側直流電圧に変換し、例えばバッテリ等の負荷７に直流電圧Ｖｏｕｔを出力する。
ＤＣ／ＤＣコンバータは、絶縁されたトランス３と、トランス３の一次巻線３ａに接続され、ソース・ドレイン間にダイオードが内蔵されたＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）から成る半導体スイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｓｄをフルブリッジ構成して、直流電源１の直流電圧Ｖｉｎを交流電圧に変換するインバータとしての単相インバータ２と、トランス３の二次巻線３ｂに接続され、整流素子（半導体素子）としてのダイオード４ａ〜４ｄをフルブリッジ構成した整流回路４とを備える。また、整流回路４の出力には出力平滑用のリアクトル５と平滑コンデンサ６が接続され、負荷７へ直流電圧Ｖｏｕｔが出力される。
【００１０】
また、ＤＣ／ＤＣコンバータは、トランス３の二次側に発生するサージ電圧を抑制するためのスナバ回路８を備え、スナバ回路８は、トランス二次巻線３ｂの両端にそれぞれアノードが接続されるダイオード９ａ、９ｂと、コンデンサ１０と、抵抗１１と、ダイオード１２ａが逆並列接続された半導体スイッチング素子１２ｂとを備える。この場合、半導体スイッチング素子１２ｂにＭＯＳＦＥＴを用い、ダイオード１２ａにはＭＯＳＦＥＴのボディダイオードを用いる。
２つのダイオード９ａ、９ｂのカソードは互いに接続され、その接続点は、コンデンサ１０と半導体スイッチング素子１２ｂのドレイン端子との接続点に接続される。半導体スイッチング素子１２ｂのソース端子は抵抗１１に接続され、抵抗１１の他端は平滑コンデンサ６または負荷７の正極に接続される。コンデンサ１０、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４のダイオード４ｂ、４ｄのアノードに接続される。
【００１１】
更に、主回路の外部には制御回路２０が配置され、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、およびコンデンサ１０の電圧Ｖｃはそれぞれモニタされて制御回路２０へ入力される。制御回路２０は、出力電圧Ｖｏｕｔが目標電圧になるように、単相インバータ２内の半導体スイッチング素子Ｓａ〜Ｓｄへのゲート信号２０ａを出力し、半導体スイッチング素子Ｓａ〜ＳｄのオンＤｕｔｙを制御する。また制御回路２０は、コンデンサ１０の電圧Ｖｃに応じて半導体スイッチング素子１２ｂへのゲート信号２０ｂを出力し、半導体スイッチング素子１２ｂをオン／オフ制御してコンデンサ１０の電圧Ｖｃを制御する。
なお、単相インバータ２の半導体スイッチング素子Ｓａ〜Ｓｄ、および半導体スイッチング素子１２ｂは、ＭＯＳＦＥＴに限らず、ダイオードが逆並列接続されたＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）等の自己消弧型半導体スイッチング素子でもよい。
【００１２】
このように構成されるＤＣ／ＤＣコンバータの動作について以下に説明する。
図２は、ゲート信号２０ａとなる、半導体スイッチング素子Ｓａ、Ｓｄへのゲート信号および半導体スイッチング素子Ｓｂ、Ｓｃへのゲート信号と、トランス二次側に発生する電圧とを示す波形図である。なお、ゲート信号がＨｉｇｈのとき、各半導体スイッチング素子Ｓａ〜Ｓｄはオンする。
単相インバータ２は、半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとを交互に同じオンＤｕｔｙで行い、このオン期間ｔｘに、トランス３が一次側から二次側へ電力伝送しトランス二次側に電圧が発生する。なお半導体スイッチング素子Ｓａ、Ｓｄが同時オンすると、図３に示す経路で電流が流れ、半導体スイッチング素子Ｓｂ、Ｓｃが同時オンすると、図４に示す経路で電流が流れて、トランス二次側へ電力伝送される。
【００１３】
半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとの間には、アーム短絡を防止するためにデッドタイムｔｄを要するため、１周期をＴとすると、オン期間ｔｘは、
ｔｘ≦Ｔ／２―ｔｄ
となる。なお、（２ｔｘ／Ｔ）がオンＤｕｔｙとなる。
また出力電圧Ｖｏｕｔは、トランス３の巻線比Ｎとすると、入力電圧Ｖｉｎ、オンＤｕｔｙを用いて次の式にて示される。
Ｖｏｕｔ＝Ｖｉｎ・Ｎ・（２ｔｘ／Ｔ）
【００１４】
即ち、出力電圧Ｖｏｕｔを増加させる場合は、オン期間ｔｘが（Ｔ／２―ｔｄ）以下の範囲でオンＤｕｔｙを大きくし、出力電圧Ｖｏｕｔを低下させる場合はオンＤｕｔｙを小さくすることで制御できる。
【００１５】
上記のように、半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとを交互に繰り返すと、図３、図４に示すように電流は正負の向きが反転して流れる。スナバ回路８は、トランス３の二次側に設けられて、トランス３の漏洩インダクタンスや回路のインダクタンス成分により転流時にトランス３に発生するサージ電圧を抑制し、図２に示すように、トランス二次側には良好な波形の電圧が発生する。なお、スナバ回路８のようなサージ抑制回路のない場合の電圧波形を比較例として併せて図示した。サージ抑制回路のない比較例では、図中のＡに示すように、トランス３の二次巻線に電圧が発生する立ち上がり時、即ちトランス３がオンする際にサージ電圧が発生している。
【００１６】
スナバ回路８の動作の詳細について以下に説明する。
ＤＣ／ＤＣコンバータが起動すると、コンデンサ１０は、リアクトル５と平滑コンデンサ６により平滑された電圧Ｖｏｕｔで、抵抗１１およびダイオード１２ａを介して初期充電される。また、コンデンサ１０の電圧Ｖｃがトランス３の二次側電圧よりも低いと、トランス二次巻線３ｂからダイオード９ａ、９ｂを介してコンデンサ１０に電流が流入して充電される。
トランス３の二次側電圧にサージ電圧が発生し、その電圧がコンデンサ１０の電圧Ｖｃを超えると、トランス二次巻線３ｂからダイオード９ａ、９ｂを介してコンデンサ１０にサージ電流が流入し、トランス３の二次側電圧はコンデンサ１０の電圧Ｖｃにクランプされると共に、サージ電流はコンデンサ１０に充電される。このように、トランス３の二次側に発生するサージ電圧はコンデンサ電圧Ｖｃでクランプされ整流回路４は保護される。なお、実際にはトランス３の二次側電圧は、コンデンサ１０の電圧Ｖｃにダイオード９ａ、９ｂの順方向電圧を加えた電圧となる。
【００１７】
トランスの二次側に発生するサージ電圧について以下に説明する。
二次側に整流素子が接続されるトランスの二次側の等価回路は、図５に示すように、トランスの漏れインダクタンスＬ、トランスの抵抗成分Ｒ、トランスおよび二次側整流素子の寄生容量Ｃの直列回路でモデル化される。トランスの転流時に二次側に生じる過渡的な電圧Ｖｏ（＝Ｖｉｎ・Ｎ）が、この直列回路に印加され振動周期を伴うサージ電圧が発生する。トランス二次側の電圧Ｖ、電流Ｉは、時間ｔで変化し、
【００１８】
【数１】
2014138427.tif 000003
とすると、
【００１９】
【数２】
2014138427.tif 000004
で表される。但し、Ｋは係数である。
【００２０】
このようなトランス二次側の電圧Ｖがサージ電圧であり、図６に示すような電圧振動を伴う電圧波形３１となる。この電圧振動はスナバ回路８内のコンデンサ１０の電圧Ｖｃでクランプされるため、コンデンサ電圧Ｖｃ以上の振動成分３０による電力がスナバ回路８に入力されることになる。図に示すように、時刻ｔ１〜ｔ２の間で電圧Ｖの振動成分３０がコンデンサ電圧Ｖｃ以上となり、サージ電力としてスナバ回路８に入力される。
また、サージ電流の充電によりコンデンサ１０の電圧Ｖｃが上昇すると、コンデンサ１０の電力は半導体スイッチング素子１２ｂおよび抵抗１１を介して平滑コンデンサ６（または負荷７）に回生される。
このようにスナバ回路８に流入される電力（単位時間当たり）は、コンデンサ電圧Ｖｃでクランプされたサージ電力と、トランス二次側の電圧で発生する抵抗１１で消費する電力と、抵抗１１を介して回生される電力とになり、抵抗１１の成分値をＲａとすると、以下の式で表される。
【００２１】
【数３】
2014138427.tif 000005
【００２２】
一方、スナバ回路８に流入するサージ電力と、スナバ回路８の抵抗１１で消費する電力および抵抗１１を介して回生される電力の和とが均衡する時、コンデンサ１０の電圧Ｖｃは保持される。このため負荷７の電圧（出力電圧Ｖｏｕｔ）が低下すると、抵抗１１の両端子間電圧の増加により抵抗１１での消費電力が増大して上記均衡が崩れ、コンデンサ電圧Ｖｃが低下する。
上述したように、制御回路２０は、半導体スイッチング素子１２ｂをオン／オフ制御してコンデンサ電圧Ｖｃを制御しており、図７に示す各部の波形図に基づいて以下に説明する。
制御回路２０ではコンデンサ電圧Ｖｃを監視しており、図７（ｂ）、図７（ｃ）に示すように、コンデンサ電圧Ｖｃが予め設定された基準値である閾値Ｖｔｈを超えると半導体スイッチング素子１２ｂをオンし、コンデンサ電圧Ｖｃが閾値Ｖｔｈ以下になると半導体スイッチング素子１２ｂをオフするようにゲート信号２０ｂを出力して半導体スイッチング素子１２ｂを制御する。
【００２３】
図７（ａ）に示すように、トランス二次側電圧Ｖは、電圧振動を伴う電圧波形（サージ電圧）３１（３１ａ、３１ｂ）となり、コンデンサ電圧Ｖｃ以上の振動成分３０によるサージ電力がスナバ回路８に入力される。なお、電圧波形３１ａは一方のダイオード９ａのアノード電圧を、電圧波形３１ｂは他方のダイオード９ｂのアノード電圧を示す。この場合、図７（ａ）内で示すコンデンサ電圧Ｖｃの詳細な電圧変動を示す電圧波形を図７（ｂ）で示している。
【００２４】
振動成分３０によるサージ電力がスナバ回路８に入力されると、サージ電力はコンデンサ１０に充電されコンデンサ電圧Ｖｃが増大する。なお、コンデンサ１０は、コンデンサ電圧Ｖｃの変動が整流回路４のダイオード４ａ〜４ｄの耐圧Ｖａを超えない様に構成される。
そしてコンデンサ電圧Ｖｃが閾値Ｖｔｈを超えると、半導体スイッチング素子１２ｂがオンすることによりコンデンサ１０の電力は半導体スイッチング素子１２ｂおよび抵抗１１を介して平滑コンデンサ６（または負荷７）に回生される。コンデンサ電圧Ｖｃが低下して閾値Ｖｔｈ以下になると、半導体スイッチング素子１２ｂがオンからオフに切り替わり、コンデンサ１０から抵抗１１を介して平滑コンデンサ６（または負荷７）に流れる電流は遮断される。そして、次の半周期のタイミングで振動成分３０が発生するまで、コンデンサ電圧Ｖｃは緩やかに低下する。
このような動作を繰り返すことで、コンデンサ電圧Ｖｃをほぼ一定に制御することができる。なお、閾値Ｖｔｈをコンデンサ電圧Ｖｃの目標電圧としても良い。
【００２５】
以上のように、この実施の形態では、トランス３の二次側に、ダイオード９ａ、９ｂと、コンデンサ１０と、抵抗１１と、ダイオード１２ａが逆並列接続された半導体スイッチング素子１２ｂとから成るスナバ回路８を備え、トランス３の二次側に発生するサージ電圧をコンデンサ電圧Ｖｃでクランプして整流回路４を保護してサージ電力をコンデンサ１０に蓄電し、そのサージ電力を抵抗１１を介して出力側に回生して有効利用する。
さらに、コンデンサ１０の電圧Ｖｃが低下すると半導体スイッチング素子１２ｂをオフし、抵抗１１を介して出力側に流れる電流を遮断する。
負荷７の電圧（出力電圧Ｖｏｕｔ）が低下すると、抵抗１１での消費電力が増大してコンデンサ電圧Ｖｃが低下し、スナバ回路８への流入電力も増大するものであるが、上記のように半導体スイッチング素子１２ｂにより電流遮断するため、抵抗１１での消費電力が抑制されると共に、コンデンサ１０の電圧低下が抑制されてコンデンサ電圧Ｖｃがほぼ一定に制御される。
【００２６】
このように、負荷７の電圧低下時にも抵抗１１での損失が抑制でき、サージ電圧により発生した電力を確実に負荷側に回生して有効利用できると共に、スナバ回路８内のコンデンサ１０の不要な電圧低下を抑制してスナバ回路８への流入電力も抑制できる。このためＤＣ／ＤＣコンバータの電力変換効率を向上できる。
また、抵抗１１の損失を抑えることで、容量の小さい安価な部品を選択することができ、かつ抵抗１１の局所的な熱集中が抑制できるため冷却系への負担軽減も可能となり、装置構成の低コスト化が図れる。
さらに、半導体スイッチング素子１２ｂは、コンデンサ１０の電圧Ｖｃに基づいてのみオン／オフ制御するため、簡素な制御構成にできる。
【００２７】
なお、制御回路２０は、コンデンサ１０の電圧Ｖｃと負荷７の電圧Ｖｏｕｔとに基づいて半導体スイッチング素子１２ｂを制御しても良い。この場合、負荷７の電圧Ｖｏｕｔとコンデンサ１０の電圧Ｖｃとの差電圧が基準値となる閾値を超えると、半導体スイッチング素子１２ｂをオフして、抵抗１１を介して出力側に流れる電流を遮断する。これにより、負荷７の電圧低下時における抵抗１１での損失が確実に抑制できる。
【００２８】
実施の形態２．
次に、この発明の実施の形態２について説明する。
図８は、この発明の実施の形態２によるＤＣ／ＤＣコンバータの回路構成を示した図である。図に示すように、スナバ回路８ａ内の半導体スイッチング素子１２ｂに並列抵抗１３が接続されている。即ち、並列抵抗１３および抵抗１１は直接接続され、ダイオード１２ａが逆並列接続された半導体スイッチング素子１２ｂは、並列抵抗１３の両端子間を短絡するように配置されている。その他の構成は、上記実施の形態１と同様である。
【００２９】
この実施の形態においても、上記実施の形態１と同様に、トランス３の二次側に発生するサージ電圧をコンデンサ電圧Ｖｃでクランプして整流回路４を保護してサージ電力をコンデンサ１０に蓄電し、そのサージ電力を抵抗１１を介して出力側に回生して有効利用する。また、制御回路２０ではコンデンサ電圧Ｖｃを監視しており、コンデンサ電圧Ｖｃが予め設定された閾値Ｖｔｈを超えると半導体スイッチング素子１２ｂをオンし、コンデンサ電圧Ｖｃが閾値Ｖｔｈ以下になると半導体スイッチング素子１２ｂをオフするようにゲート信号２０ｂを出力して半導体スイッチング素子１２ｂを制御する。
【００３０】
サージ電圧の振動成分３０によるサージ電力がスナバ回路８に入力されると、サージ電力はコンデンサ１０に充電されコンデンサ電圧Ｖｃが増大する。そしてコンデンサ電圧Ｖｃが閾値Ｖｔｈを超えると、半導体スイッチング素子１２ｂがオンすることによりコンデンサ１０の電力は半導体スイッチング素子１２ｂおよび抵抗１１を介して平滑コンデンサ６（または負荷７）に回生される。
コンデンサ電圧Ｖｃが低下して閾値Ｖｔｈ以下になると、半導体スイッチング素子１２ｂがオンからオフに切り替わり、コンデンサ１０の電力は並列抵抗１３および抵抗１１を介して平滑コンデンサ６（または負荷７）に回生される。この時、並列抵抗１３と抵抗１１とは直列接続されて、コンデンサ１０から負荷側に回生される電流経路内の抵抗成分が大きくなり、消費電力が抑制されると共に、コンデンサ１０の電圧低下が抑制される。そして、次の半周期のタイミングで振動成分３０が発生するまで、コンデンサ電圧Ｖｃは緩やかに低下する。このような動作を繰り返すことで、コンデンサ電圧Ｖｃをほぼ一定に制御することができる。
【００３１】
負荷７の電圧（出力電圧Ｖｏｕｔ）が低下すると、抵抗１１での消費電力が増大してコンデンサ電圧Ｖｃが低下するものであるが、上記のように並列抵抗１３を抵抗１１と直列接続して抵抗成分を高くすることにより、抵抗成分（抵抗１１、並列抵抗１３）での消費電力が抑制されると共に、コンデンサ１０の電圧低下が抑制されてコンデンサ電圧Ｖｃがほぼ一定に制御される。
【００３２】
このように、負荷７の電圧低下時にも抵抗１１（および並列抵抗１３）での損失が抑制でき、サージ電圧により発生した電力を確実に負荷側に回生して有効利用できると共に、スナバ回路８内のコンデンサ１０の不要な電圧低下を抑制してスナバ回路８への流入電力も抑制できる。このためＤＣ／ＤＣコンバータの電力変換効率を向上できる。
また、抵抗１１および並列抵抗１３は電力分散により、容量の小さい安価な部品を選択することができ、かつ局所的な熱集中が抑制できるため冷却系への負担軽減も可能となり、装置構成の低コスト化が図れる。
さらに、半導体スイッチング素子１２ｂは、コンデンサ１０の電圧Ｖｃに基づいてのみオン／オフ制御するため、簡素な制御構成にできる。
【００３３】
実施の形態３．
次に、この発明の実施の形態３について説明する。
図９は、この発明の実施の形態３によるＤＣ／ＤＣコンバータの回路構成を示した図である。この実施の形態では、図９に示すように、スナバ回路１８が、トランス二次巻線３ｂの両端にそれぞれアノードが接続されるダイオード９ａ、９ｂと、コンデンサ１０ａ、１０ｂと、抵抗１１ａ、１１ｂと、ダイオード１２ａ、１２ｃが逆並列接続された半導体スイッチング素子１２ｂ、１２ｄとを備える。この場合、コンデンサ１０ａ、抵抗１１ａ、および半導体スイッチング素子１２ｂから成る回路と、コンデンサ１０ｂ、抵抗１１ｂ、および半導体スイッチング素子１２ｄから成る回路とが並列配置され、各回路内の半導体スイッチング素子１２ｂ、１２ｄのドレイン端子とコンデンサ１０ａ、１０ｂとの接続点が、各ダイオード９ａ、９ｂのカソードに個別に接続される。また、半導体スイッチング素子１２ｂ、１２ｄの各ソース端子は各抵抗１１ａ、１１ｂに接続され、抵抗１１ａ、１１ｂの他端は平滑コンデンサ６または負荷７の正極に接続される。コンデンサ１０ａ、１０ｂ、平滑コンデンサ６および負荷７の負極は互いに接続され、整流回路４のダイオード４ｂ、４ｄのアノードに接続される。
スナバ回路１８以外の構成は、上記実施の形態１と同様である。
【００３４】
この実施の形態においても、スナバ回路１８はトランス３の二次側に設けられて、トランス３の漏洩インダクタンスや回路のインダクタンス成分により転流時にトランス３に発生するサージ電圧を抑制する。この場合、トランス二次巻線３ｂからダイオード９ａを流れるサージ電流はコンデンサ１０ａに流入し、そのサージ電圧がコンデンサ１０ａの電圧にクランプされる。またダイオード９ｂを流れるサージ電流はコンデンサ１０ｂに流入し、そのサージ電圧がコンデンサ１０ｂの電圧にクランプされ、これにより整流回路４は保護される。またコンデンサ１０ａに蓄電されたサージ電力は抵抗１１ａを介して出力側に回生され、コンデンサ１０ｂに蓄電されたサージ電力は抵抗１１ｂを介して出力側に回生され、有効利用される。
【００３５】
制御回路２０では、各コンデンサ１０ａ、１０ｂの電圧Ｖｃａ、Ｖｃｂを監視しており、電圧Ｖｃａに応じて半導体スイッチング素子１２ｂを制御し、電圧Ｖｃｂに応じて半導体スイッチング素子１２ｄを制御する。即ち、コンデンサ電圧Ｖｃａ、Ｖｃｂが予め設定された閾値Ｖｔｈを超えると半導体スイッチング素子１２ｂ、１２ｄをオンし、閾値Ｖｔｈ以下になると半導体スイッチング素子１２ｂ、１２ｄをオフするようにゲート信号２０ｃを出力して半導体スイッチング素子１２ｂ、１２ｄを制御する。
【００３６】
この実施の形態においても、上記実施の形態１と同様に、負荷７の電圧低下時にも抵抗１１ａ、１１ｂでの損失が抑制でき、サージ電圧により発生した電力を確実に負荷側に回生して有効利用できると共に、スナバ回路１８内のコンデンサ１０ａ、１０ｂの不要な電圧低下を抑制してスナバ回路１８への流入電力も抑制できる。このためＤＣ／ＤＣコンバータの電力変換効率を向上できる。また抵抗１１ａ、１１ｂの損失を抑えることで、容量の小さい安価な部品を選択でき装置構成の低コスト化も図れる。
【００３７】
また、この実施の形態では、トランス３の二次側に発生するサージ電力を半周期分ずつ２つのコンデンサ１０ａ、１０ｂで分担して蓄電するため、各コンデンサ１０ａ、１０ｂの電圧上昇が抑えられて、サージ抑制能力を向上させることができ、また抵抗１１ａ、１１ｂでの損失をさらに抑えて出力側に電力回生できる。また半導体スイッチング素子１２ｂ、１２ｄのスイッチング周期を半分に出来るので、高耐圧で寄生容量が大きく高速でスイッチングできない半導体素子を用いる際には有効な構成である。
【００３８】
実施の形態４．
次に、この発明の実施の形態４について説明する。
図１０は、この発明の実施の形態４によるＤＣ／ＤＣコンバータの回路構成を示した図である。図１０に示すように、直流電源１の直流電圧Ｖｉｎを交流電圧に変換するインバータとして、ゼロ電圧スイッチング回路である単相インバータ２ａを用いる。
この単相インバータ２ａは、各半導体スイッチング素子Ｓａ〜Ｓｄのスイッチング時の素子の両端電圧がほぼ零電圧にできるゼロ電圧スイッチング回路であり、各半導体スイッチング素子Ｓａ〜Ｓｄにはそれぞれ並列にコンデンサ１４ａ〜１４ｄが接続される。また、半導体スイッチング素子Ｓａ〜Ｓｄとトランス３との間の交流出力線には共振リアクトル１５が接続される。
また、制御回路２０は、単相インバータ２ａ内の半導体スイッチング素子Ｓａ〜Ｓｄへのゲート信号２０ｄを、各半導体スイッチング素子Ｓａ〜Ｓｄがゼロ電圧スイッチングとなるように生成して出力する。
【００３９】
図１１は、ゲート信号２０ｄとなる、半導体スイッチング素子Ｓａ〜Ｓｄへのゲート信号と、トランス二次側に発生する電圧とを示す波形図である。この場合、各半導体スイッチング素子Ｓａ〜Ｓｄのスイッチング時に、並列接続されたコンデンサ１４ａ〜１４ｄの電圧が入力電圧Ｖｉｎまで増加する、あるいはゼロ電圧近辺まで低下した状態になるように制御される。その他の構成および制御は上記実施の形態１と同様である。
上記実施の形態１と同様に、半導体スイッチング素子Ｓａ、Ｓｄの同時オンと、半導体スイッチング素子Ｓｂ、Ｓｃの同時オンとを交互に繰り返し、スナバ回路８は転流時にトランス３に発生するサージ電圧を抑制し、図１１に示すように、トランス二次側には良好な波形の電圧が発生する。なお、スナバ回路８のようなサージ抑制回路のない比較例では、図中のＡに示すように、トランス３の二次巻線に電圧が発生する立ち上がり時、即ちトランス３がオンする際にサージ電圧が発生している。
【００４０】
上述したように、トランス３の漏洩インダクタンスや回路のインダクタンス成分により転流時にトランス３にサージ電圧が発生するものであり、単相インバータ２ａでは、トランス一次側にコンデンサ１４ａ〜１４ｄおよび共振リアクトル１５を備え、サージ電圧が大きくなる。この場合、上記実施の形態１と同様のスナバ回路８を備えたため、スナバ回路８内の抵抗１１での損失低減が図れ、上記実施の形態１と同様の効果が得られる。
このように、スイッチング損失を殆ど０にしたゼロ電圧スイッチング回路に、スナバ回路８を用いることにより、より電力変換効率を高め、信頼性も向上できる。
なお、この場合、上記実施の形態１のスナバ回路８を用いたものを示したが、上記実施の形態２、３のスナバ回路８ａ、１８も同様に適用でき、同様の効果が得られる。
【００４１】
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００４２】
１  直流電源、２，２ａ  単相インバータ、３  トランス、３ａ  一次巻線、
３ｂ  二次巻線、４  整流回路、４ａ〜４ｄ  半導体素子としてのダイオード、
７  負荷、８，８ａ  スナバ回路、９ａ，９ｂ  ダイオード、
１０，１０ａ，１０ｂ  コンデンサ、１１，１１ａ，１１ｂ  抵抗、
１２ａ，１２ｃ  ダイオード、１２ｂ，１２ｄ  半導体スイッチング素子、
１３  並列抵抗、１４ａ〜１４ｄ  コンデンサ、１５  共振リアクトル、
１８  スナバ回路、２０  制御回路、３１，３１ａ，３１ｂ  電圧波形（サージ電圧）、Ｓａ〜Ｓｄ  半導体スイッチング素子。
【図１】
2014138427.tif 000006
【図２】
2014138427.tif 000007
【図３】
2014138427.tif 000008
【図４】
2014138427.tif 000009
【図５】
2014138427.tif 000010
【図６】
2014138427.tif 000011
【図７】
2014138427.tif 000012
【図８】
2014138427.tif 000013
【図９】
2014138427.tif 000014
【図１０】
2014138427.tif 000015
【図１１】
2014138427.tif 000016