(57)【要約】【課題】簡便な方法で製造でき、リカバリ動作が良好なダイオードを提供する。【解決手段】本発明に係るダイオードは、不純物の濃度が高い層と不純物の濃度が低い層を備え、不純物の濃度が低い層はさらに、活性化率が他の部分とは異なる層を含む。【選択図】図１
2014138182.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層に隣接して設けられ、前記第１半導体層よりも第１導電型の不純物の濃度が高い前記第１導電型の第２半導体層と、
前記第１半導体層に隣接し、前記第２半導体層が設けられた側と反対側に設けられた第２導電型の第３半導体層と、
前記第３半導体層に隣接し、前記第１半導体層と前記第３半導体層の間に設けられた第２導電型の第４半導体層と、
前記第３半導体層にオーミック接続する第１電極と、
前記第２半導体層にオーミック接続する第２電極と、
を備え、
前記第４半導体層は、前記第３半導体層よりも第２導電型の不純物の濃度が低く構成されており、
前記第４半導体層のなかには、前記第２導電型の二次イオン質量分析法で求められる不純物の濃度に対する拡がり抵抗の測定に基づいて求められるキャリア濃度の比が他の部分とは異なる層が形成されている
ことを特徴とするダイオード。
【請求項２】
前記第４半導体層のうち、前記第２導電型の不純物の濃度に対するキャリア濃度の比が他の部分とは異なる層は、前記第４半導体層の他の部分よりも少数キャリアのライフタイムが短い低ライフタイム領域層として形成されている
ことを特徴とする請求項１記載のダイオード。
【請求項３】
前記第４半導体層は、前記第３半導体層に隣接する低不純物層と、前記第１半導体層に隣接する前記低ライフタイム領域層とによって形成されており、
前記低ライフタイム領域層は、前記第２導電型の不純物の濃度に対するキャリア濃度の比が前記低不純物層よりも小さく形成されている
ことを特徴とする請求項２記載のダイオード。
【請求項４】
前記低ライフタイム領域層は、前記第４半導体層に対して第２導電型の不純物のイオンを注入することにより生成された欠陥を含む
ことを特徴とする請求項３記載のダイオード。
【請求項５】
前記第４半導体層は、
前記第３半導体層が前記第１電極と接する面から見た、前記欠陥の密度が最大となる深さが、前記第３半導体層が前記第１電極と接する面から見た、前記低ライフタイム領域層と前記低不純物層の境界よりも深くなるように形成されている
ことを特徴とする請求項４記載のダイオード。
【請求項６】
前記低ライフタイム領域層が含有する前記第２導電型の不純物の元素種がボロンであることを特徴とする請求項１記載のダイオード。
【請求項７】
前記第１半導体層と前記低ライフタイム領域層との間に、前記第３半導体層よりも第２導電型の不純物濃度が低い第２導電型の第５半導体層が設けられている
ことを特徴とする請求項１記載のダイオード。
【請求項８】
前記第３半導体層と前記第４半導体層が、前記第１半導体基板のアノード側表面にストライプパターン状に形成されている
ことを特徴とする請求項１記載のダイオード。
【請求項９】
前記第１半導体層と前記第２半導体層との間において、前記第２半導体層が含有する第１導電型の不純物と同種の不純物を含有し、前記第１半導体層よりも少数キャリアのライフタイムが短い第６半導体層が設けられている
ことを特徴とする請求項１記載のダイオード。
【請求項１０】
半導体スイッチング素子と、
前記半導体スイッチング素子に逆並列に接続された請求項１記載のダイオードと、
を備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板を用いて形成したダイオードに関する。
【背景技術】
【０００２】
スイッチング動作によって電力を変換する電力変換装置は、例えばＩＧＢＴ（Ｉｎｓｕｒａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどの半導体スイッチング素子を備えている。これら半導体スイッチング素子と逆並列に接続され、フリーホイールダイオードとして用いられるダイオードは、駆動周波数の増加にともなって、スイッチング動作におけるリカバリ電流の低減、またはリカバリ時の跳ね上がり電圧・振動の抑制がより一層求められている。
【０００３】
リカバリ時の跳ね上がり電圧・振動を抑制するために、アノード側のＳｉ基板中に局所的な低ライフタイム層を設ける方法が提案されている。アノード側のＳｉ基板中に局所的な低ライフタイム層を設けることにより、アノードからのホール注入量が減り、その結果として、導通時のアノード側のキャリア密度が下がり、カソード側のキャリア密度が上がる。カソード側のキャリア密度が上がると、リカバリ時にカソード側のｎ−ドリフト層中の残存キャリアが増えてリカバリ電流の急激な減少が抑えられ、リカバリ時の跳ね上がり電圧・振動が抑制される。
【０００４】
下記非特許文献１は、アノード側のＳｉ基板中に局所的な低ライフタイム層を設ける方法として、ヘリウム照射もしくはプロトン照射を用いる方法が提案されている。同文献においては、Ｓｉ基板にＨｅ＋もしくはプロトンを照射することにより、Ｓｉ基板中のアノード電極側に局所的な低ライフタイム層を形成し、リカバリ時の跳ね上がり電圧・振動を抑制する。
【０００５】
下記特許文献１は、アノード側のＳｉ基板中に局所的な低ライフタイム層を形成する別の方法として、アノード側のｐ層を形成するためのイオン注入を用いる方法を提案している。同文献においては、Ｓｉ基板にｐ型不純物のイオンを注入してＳｉ基板中のアノード電極側に局所的な低ライフタイム層を形成し、レーザアニールによって注入したｐ型不純物の一部を活性化してｐ層を形成する。局所的な低ライフタイム層により、リカバリ時の跳ね上がり電圧・振動を抑制する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−４８６６号公報
【非特許文献】
【０００７】
【非特許文献１】K. Nishiwaki, T. Kushida, A. Kawahashi, Proceedings of the 13th International Symposium on Power Semiconductor Devices and ICs (ISPSD) 2001, pp.235-238, 2001.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
非特許文献１に記載されている技術においては、プロトンやヘリウムを照射するために大掛かりなサイクロトロンの粒子線照射装置を用いなければならず、製造コストが高くなってしまう。また、プロトンやヘリウムは重量が軽いので、プロトン照射やヘリウム照射によって形成される欠陥の深さ方向分布の半値幅は広く、深さ方向の位置を精度良く制御できない。深さ方向の位置を精度良く制御できないと、特性のばらつきが生じやすくなってしまう。例えば、欠陥の深さ方向分布の半値幅が広いと、その分だけ導通損失が大きくなってしまう。
【０００９】
特許文献１に記載されている技術においては、イオン注入により導入した欠陥の深さ方向の位置とレーザアニールで活性化するｐ層の深さ方向の位置がほぼ同じであるため、イオン注入の深さもしくはレーザアニールの深さが少しでもばらつくと、レーザアニール後に残存する欠陥の数が大きくばらついてしまう。その結果、順方向電圧やリカバリ損失が大きくばらついてしまう。
【００１０】
本発明は、上記のような課題に鑑みてなされたものであり、簡便な方法で製造でき、リカバリ動作が良好なダイオードを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るダイオードは、不純物の濃度が高い層と不純物の濃度が低い層を備え、不純物の濃度が低い層はさらに、活性化率が他の部分とは異なる層を含む。
【発明の効果】
【００１２】
本発明に係るダイオードによれば、簡便な方法で製造でき、リカバリ動作が良好なダイオードを提供することができる。上記した以外の課題、構成、および効果は、以下の実施形態の説明により明らかになるであろう。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係るダイオード１の側断面図である。
【図２】ターミネーション領域にｐ型ウェルのイオンを注入する工程を説明する図である。
【図３】ターミネーション領域にｎ型ウェルのイオンを注入する工程を説明する図である。
【図４】ターミネーション領域のｎ型ウェルとｐ型ウェルの不純物を活性化し拡散する工程を説明する図である。
【図５】アクティブ領域にｐ型ウェルのイオンを注入する工程を説明する図である。
【図６】アクティブ領域のｐ型ウェルを活性化し、低ライフタイム層を形成する工程を説明する図である。
【図７】アノード電極を形成する工程を説明する図である。
【図８】カソードバッファｎ層１１１とカソードｎ層１１２を形成する工程を説明する図である。
【図９】アノード側から見た深さ方向のｐ型不純物の濃度プロファイル（実線）および活性化された不純物の濃度プロファイル（破線）を示す図である。
【図１０】実施形態２に係るダイオード１の側断面図である。
【図１１】実施形態３に係るダイオード１の側断面図である。
【図１２】実施形態４に係るダイオード１の側断面図である。
【図１３】実施形態４において、カソード側から見た深さ方向のｎ型不純物の濃度プロファイルおよび活性化されたｎ型不純物の濃度プロファイルを示す図である。
【図１４】実施形態５に係る電力変換装置１０の回路図である。
【図１５】ダイオードの室温におけるリカバリ特性の電流波形および電圧波形を示す図である。
【図１６】アノード側のレーザアニールでｐ型不純物が活性化する深さが変動したときの、１５０℃における順方向電圧とターンオン損失を示す図である。
【図１７】アノード側のレーザアニールでｐ型不純物が活性化する深さが変動したときの、室温におけるリカバリ時の跳ね上がり電圧を示す図である。
【図１８】室温におけるリカバリ特性の電流波形および電圧波形を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための各図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は適宜省略する。また、以下の実施形態の説明では、特に必要なとき以外は同一または同様な部分の説明は繰り返さずに適宜省略する。
【００１５】
なお、以下の実施形態では、第１導電型をｎ型、第２導電型をｐ型として、ｎ型Ｓｉ基板を用いたダイオードを例として説明するが、これに限定されるものではない。第１導電型をｐ型、第２導電型をｎ型として、ｐ型Ｓｉ基板を用いた場合も、ｎ型Ｓｉ基板を用いた場合と同様に考えることができる。
【００１６】
＜実施の形態１：ダイオードの構成＞
図１は、本発明の実施形態１に係るダイオード１の側断面図である。図１は、ダイオード１のアクティブ領域とターミネーション領域の模式的な断面図を示している。以下の説明においては、製造工程の途中の段階を含めて、半導体層部分の全体をＳｉ基板１００と呼ぶ。
【００１７】
ダイオード１のアクティブ領域の構造は、図１に示すように、ｎ−ドリフト層１０１、アノードｐ層１０２、アノードｐ−層１０３、低ライフタイム領域層１０４、カソードｎ層１１２、カソードバッファｎ層１１１、アノード電極１０９、カソード電極１１３を備える。  
ｎ−ドリフト層（第１半導体層）１０１は、ｎ型Ｓｉからなる半導体層であって、イオン注入や拡散等により変性されない、もとのｎ型Ｓｉ基板のままのｎ型半導体領域からなるｎ型半導体層である。
【００１８】
アノードｐ層（第３半導体層）１０２は、Ｓｉ基板１００の表面側であるアノード側の最表面のアクティブ領域に設けられ、ｐ型不純物領域からなるｐ型半導体層である。
【００１９】
アノードｐ−層１０３は、Ｓｉ基板１００の表面側であるアノード側において、アノードｐ層１０２と隣接する位置に設けられ、アノードｐ層１０２よりも低濃度のｐ型不純物領域からなるｐ型半導体層である。
【００２０】
低ライフタイム領域層１０４は、Ｓｉ基板１００の表面側であるアノード側において、アノードｐ−層１０３と隣接する位置またはアノードｐ−層１０３の中に形成されている半導体層である。低ライフタイム領域層１０４内の少数キャリアのライフタイム（寿命）は、ｎ−ドリフト層１０１における少数キャリアのライフタイムよりも短い。低ライフタイム領域層１０４は、ｐ型不純物としてアノードｐ−層１０３が含有するｐ型不純物と同種の不純物（元素）を含有している。
【００２１】
なお、これらのｐ型半導体層の構造については、後記する［イオン注入とレーザアニールの条件］の説明と併せて、改めて詳細に説明する。
【００２２】
カソードｎ層（第２半導体層）１１２は、Ｓｉ基板１００の裏面側であるカソード側に設けられ、ｎ−ドリフト層１０１よりも高濃度のｎ型不純物領域からなるｎ型半導体層である。
【００２３】
カソードバッファｎ層１１１は、カソードｎ層１１２のｎ−ドリフト層１０１側に隣接して設けられ、カソードｎ層１１２よりも低濃度でｎ−ドリフト層１０１よりも高濃度のｎ型不純物領域からなるｎ型半導体層である。カソードバッファｎ層１１１はなくてもよいが、カソードバッファｎ層１１１を設けることにより、ダイオード１に逆方向電圧が印加されたときに、ＰＮ接合からアノード側への空乏層の伸びが抑制され、ダイオード１の耐圧が向上する。
【００２４】
アノード電極（第１電極）１０９は、アノードｐ層１０２にオーミック接続された電極である。カソード電極（第２電極）１１３は、カソードｎ層１１２にオーミック接続された電極である。
【００２５】
ダイオード１のターミネーション領域の構造は、図１に示すように、アクティブ領域と共通のｎ−ドリフト層１０１、カソードｎ層１１２、カソードバッファｎ層１１１、アノード電極１０９、カソード電極１１３の他、ＨＩＲＣ（Ｈｉｇｈ  Ｒｅｖｅｒｓｅ  Ｒｅｃｏｖｅｒｙ  ｄＩ／ｄｔ  Ｃａｐａｂｉｌｉｔｙ）構造のｐ型ウェル領域１０５、ＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｉｎｇ  Ｒｉｎｇ）構造のｐ型ウェル領域１０６、フィールドプレート電極１１０、チャネルストッパのｎ型ウェル領域１０７を備える。
【００２６】
ＨＩＲＣ構造のｐ型ウェル領域１０５は、アクティブ領域側の端部のみでアノード電極１０９とオーミック接続されたｐ型不純物領域からなるｐ型半導体層である。ｐ型ウェル領域１０５を設けることにより、リカバリ時にアクティブ領域端部へキャリアが集中することによる破壊を防ぐことができる。リカバリ時の破壊耐量に問題がなければ、ＨＩＲＣ構造のｐ型ウェル領域１０５を設けなくてもよい。
【００２７】
ＦＬＲ構造のｐ型ウェル領域１０６は、ターミネーション領域にリング状に配置されたｐ型不純物領域からなるｐ型半導体層である。フィールドプレート電極１１０は、ターミネーション領域にリング状に配置され、ＦＬＲ構造のｐ型ウェル領域１０６にオーミック接続された電極である。ＦＬＲ構造のｐ型ウェル領域１０６とフィールドプレート電極１１０を設けることにより、ＦＬＲ構造のｐ型ウェル領域１０６の端部の電界を緩和して耐圧を確保することができる。図１においては、ＦＬＲ構造のｐ型ウェル領域１０６とフィールドプレート電極１１０の数が２本の構造例を示したが、チップの耐圧に応じて、必要な本数を設けることができる。
【００２８】
ｎ型ウェル領域１０７は、チップの最外周に設けられたｎ型不純物領域からなるｎ型半導体層である。ｎ型ウェル領域１０７を設けることにより、逆方向に高電圧を印加したときにｐ型ウェル領域１０５からの空乏層の伸びを止めることができる。
【００２９】
図１においては、ターミネーション構造としてＦＬＲ構造を用いた例を示したが、代わりにｐ型ウェル領域１０５に隣接して不純物濃度が低い別のｐ型ウェル領域を配置したＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）構造等のターミネーション構造を用いてもよい。
【００３０】
＜実施の形態１：ダイオードの製造方法＞
次に、図２から図８を参照（必要に応じて適宜図１も参照）して、ダイオード１の製造方法の１例について説明する。
【００３１】
（基板の準備）
まず、ダイオード１を作製するためのＳｉ基板１００として、Ｓｉウエハを準備する。Ｓｉウエハとしては、耐圧に応じた比抵抗を有するＦＺ（Ｆｌｏａｔｉｎｇ  Ｚｏｎｅ）ウエハを用いることができる。本実施形態１においては、ＦＺウエハのバルクをｎ−ドリフト層１０１とする。ＦＺウエハの比抵抗は、例えば６００Ｖの耐圧をもつダイオードについては２５Ωｃｍ程度、１.２ｋＶの耐圧をもつダイオードについては５５Ωｃｍ程度とすることができる。
【００３２】
（ターミネーション領域ｐ型ウェルのイオン注入工程）
図２は、ターミネーション領域にｐ型ウェルのイオンを注入する工程を説明する図である。まず、Ｓｉ基板１００の表面全体に熱酸化により酸化膜１０８を形成する。次に、ターミネーション領域のウェル領域を形成するためのフォトリソグラフィ工程を実施する。このフォトリソグラフィ工程においては、Ｓｉ基板１００の表面にレジスト材料を塗布、露光、現像することにより、ＨＩＲＣ構造のｐ型ウェル領域１０５、ＦＬＲ構造のｐ型ウェル領域１０６、およびチャネルストッパのｎ型ウェル領域１０７を形成するための領域が開口したレジスト１１４を形成する。その後、レジスト１１４をマスクとして、レジスト１１４の開口部に露出した酸化膜をウェットエッチングで除去する。さらに、レジスト１１４をマスクとして、ＨＩＲＣ構造のｐ型ウェル領域１０５とＦＬＲ構造のｐ型ウェル領域１０６を形成するためのｐ型不純物のイオンを注入する。このとき同時に、ｎ型ウェル１０７を形成する領域にもｐ型不純物のイオンが注入される。ｐ型不純物のイオン注入の条件は、例えば、イオン種をボロン、エネルギーを７５ｋｅＶ、ドースを２×１０１３／ｃｍ２とする。イオンを注入した後、レジスト１１４を除去する。
【００３３】
（ターミネーション領域ｎ型ウェルのイオン注入工程）
図３は、ターミネーション領域にｎ型ウェルのイオンを注入する工程を説明する図である。まず、チャネルストッパのｎ型ウェル領域１０７を形成するためのフォトリソグラフィ工程を実施する。このフォトリソグラフィ工程においては、Ｓｉ基板１００の表面にレジスト材料を塗布、露光、現像して、チャネルストッパのｎ型ウェル１０７を形成する領域が開口したレジスト１１５を形成する。その後、レジスト１１５をマスクとして、チャネルストッパのｎ型ウェル領域１０７を形成するためのｎ型不純物のイオンを注入する。ｎ型不純物のイオン注入の条件は、例えば、イオン種をリン、エネルギーを７５ｋｅＶ、ドースを１×１０１５／ｃｍ２とする。ｎ型ウェル１０７を形成する領域には、図２で示した工程においてｐ型不純物も注入されるが、ｐ型不純物の濃度はｎ型不純物の濃度と比べ十分に低いので、最終的にはｎ型ウェルが形成される。イオンを注入した後、レジスト１１５を除去する。
【００３４】
（ターミネーション領域ｎ型ｐ型ウェルの拡散工程）
図４は、ターミネーション領域のｎ型ウェルとｐ型ウェルの不純物を活性化し拡散する工程を説明する図である。拡散の条件は、例えば、１２００℃、１２０分とする。この拡散工程により、接合深さが５〜１０μｍの深いウェルが形成される。深いウェルとすることにより、ターミネーション領域の耐圧を確保することができる。本工程と合わせて、酸素雰囲気中においてアニールを実施し、酸化膜１０８を成長させる。
【００３５】
（アクティブ領域ｐ型ウェルのイオン注入工程）
図５は、アクティブ領域にｐ型ウェルのイオンを注入する工程を説明する図である。まず、アクティブ領域にアノードｐ層１０２とアノードｐ−層１０３と低ライフタイム領域層１０４を形成するためのフォトリソグラフィ工程を実施する。このフォトリソグラフィ工程においては、Ｓｉ基板１００の表面にレジスト材料を塗布、露光、現像して、アクティブ領域の全面とターミネーション領域のｐ型ウェル領域１０６とｎ型ウェル領域１０７にコンタクトを形成する領域が開口しているレジスト１１６を形成する。その後、レジスト１１６をマスクとして、アノードｐ−層１０３を形成するためのｐ型不純物のイオン注入と、アノードｐ層１０２を形成するためのｐ型不純物のイオン注入を実施する。アノードｐ−層１０３を形成するためのｐ型不純物のイオン注入は、アノードｐ層１０２を形成するためのｐ型不純物のイオン注入よりも、低濃度かつ高い打ち込みエネルギーで深く打ち込まれるように実施する。アノードｐ−層１０３を形成するためのｐ型不純物のイオン注入の条件は、例えば、イオン種をボロン、エネルギーを７２０ｋｅＶ、ドースを１×１０１２／ｃｍ２とする。アノードｐ層１０２を形成するためのｐ型不純物のイオン注入の条件は、例えば、イオン種をボロン、エネルギーを２５ｋｅＶ、ドースを１×１０１４／ｃｍ２とする。イオン注入を実施した後、レジスト１１６を除去する。
【００３６】
（アクティブ領域ｐ型ウェルの活性化と低ライフタイム層形成工程）
図６は、アクティブ領域のｐ型ウェルを活性化し、低ライフタイム層を形成する工程を説明する図である。まず、イオン注入したｐ型不純物を活性化させるためにレーザアニールを実施する。レーザをＳｉ基板１００のアノード側の表面に照射すると、酸化膜１０８の開口部のＳｉ表面近傍のみが加熱され、Ｓｉ表面近傍のｐ型不純物のみが活性化する。また、イオン注入によって形成された欠陥についても、Ｓｉ表面近傍の欠陥のみが回復する。酸化膜１０８で覆われているＳｉ基板１００の表面は、酸化膜の熱伝導率が低いため高温に加熱されない。ｐ型不純物が活性化する深さと欠陥が回復する深さは、レーザ照射の条件によって変えることができる。例えば、レーザ照射のエネルギーを低くすることにより、ｐ型不純物が活性化する深さと欠陥が回復する深さを浅くすることができる。レーザ照射の条件を選択することにより、アノードｐ層１０２とアノードｐ−層１０３の表面側の一部のｐ型不純物を十分に活性化してアノードｐ層１０２とアノードｐ−層１０３を形成するとともに、アノードｐ−層１０３を形成するための高エネルギーのイオン注入によって深い位置に形成した欠陥を回復させずに低ライフタイム領域層１０４を形成することができる。低ライフタイム領域層１０４は、イオン注入によって生じた欠陥によって少数キャリアのライフタイムが低下した領域である。
【００３７】
ターミネーション領域のｐ型ウェル領域１０６とｎ型ウェル領域１０７の中にも、アノードｐ層１０２とアノードｐ−層１０３と低ライフタイム領域層１０４が形成されるが、その周りをｐ型ウェル領域１０６とｎ型ウェル領域１０７が覆っているため、高電圧を印加して空乏層が伸びてもアノードｐ層１０２とアノードｐ−層１０３と低ライフタイム領域層１０４には達せず、動作状の問題とはならない。
【００３８】
レーザアニールに用いるレーザとしては、波長５３６ｎｍのＹＬＦ（Ｙｔｔｒｉｕｍ   Ｌｉｔｈｉｕｍ  Ｆｌｕｏｒｉｄｅ）レーザの第２高調波、同等の波長を持つ波長５３２ｎｍのＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｕｍ  Ｇａｒｎｅｔ）レーザ、波長５３２ｎｍのＹＶＯ４レーザ等のレーザ等を用いることができる。また、さらに波長の短い波長３０８ｎｍのＸｅＣｌエキシマレーザ、波長２４８ｎｍのＫｒＦエキシマレーザを用いることもできる。レーザ照射のエネルギーや波長は、ｐ型不純物が活性化する深さと欠陥が回復する深さに応じて適宜選択することができる。イオン注入とレーザアニールの条件の詳細については後記する。
【００３９】
（アノード電極形成工程）
図７は、アノード電極を形成する工程を説明する図である。前洗浄を実施した後、アノード電極１０９となる導電性材料からなる膜、例えば、ＡｌＳｉ膜をスパッタまたは蒸着によって形成する。次に、ターミネーション領域のフィールドプレート電極１１０を形成するためのフォトリソグラフィ工程とエッチング工程を実施することにより、フィールドプレート電極１１０が形成される。このとき、アクティブ領域の全面に形成されたままのＡｌＳｉ膜がアノード電極１０９となる。ＡｌＳｉ膜のエッチングは、ウェットエッチングまたはドライエッチングにより実施する。ＡｌＳｉ膜のエッチングを実施した後、レジストを除去する。
【００４０】
次に、図示しないが、ターミネーション領域に設けられる電極を加工するためのレジストを除去した後、ターミネーション領域に保護膜を形成する。保護膜の形成法としては、例えば、ポリイミドの前駆体材料と感光材料とを含有する溶液を塗布し、ターミネーション領域を露光して前駆体をポリイミド化することにより、ターミネーション領域上にポリイミド保護膜を形成することができる。
以上の工程により、アノード側の構造が完成する。以下はカソード側の構造を形成する工程である。
【００４１】
（裏面研削工程）
まず、Ｓｉ基板１００であるＳｉウエハの裏面を研削し、ウエハ厚を薄くする。ウエハ厚は、ダイオード１の耐圧に応じて異なる。例えば、６００Ｖ耐圧品では７０μｍ程度、１２００Ｖ耐圧品では１２０μｍ程度である。研削のダメージ層が残らないように、機械的な研磨の後に、化学的なエッチングを実施することが好ましい。例えば、８インチウエハのようにＳｉ基板１００の口径が大きい場合には、ウエハ割れが起きにくいように、ＴＡＩＫＯ研削（「ＴＡＩＫＯ」は登録商標）と呼ばれる研削方法を用いることが好ましい。この研削方法は、ウエハ周囲にリング状にウエハ厚が厚い部分を残す研削方法である。なお、３．３ｋＶ以上の耐圧のダイオードについては、仕上がりのＳｉウエハ厚が厚いので、Ｓｉウエハの裏面の研削を行う必要はない。
【００４２】
（カソードバッファｎ層・カソードｎ層形成工程）
図８は、カソードバッファｎ層１１１とカソードｎ層１１２を形成する工程を説明する図である。Ｓｉ基板１００の裏面を研削した後、Ｓｉ基板１００の裏面側からウエハ全面に、カソードバッファｎ層１１１およびカソードｎ層１１２を形成するためのｎ型不純物のイオンを順次注入する。カソードバッファｎ層１１１を形成するためのｎ型不純物のイオン注入は、カソードｎ層１１２を形成するためのｎ型不純物のイオン注入よりも、低濃度かつ高い打ち込みエネルギーで深く打ち込まれるように実施する。カソードバッファｎ層１１１を形成するためのｎ型不純物のイオン注入の条件は、例えば、イオン種をリン、エネルギーを７２０ｋｅＶ、ドースを１×１０１２／ｃｍ２とする。カソードｎ層１１２を形成するためのｎ型不純物のイオン注入の条件は、例えば、イオン種をリン、エネルギーを４５ｋｅＶ、ドースを１×１０１５／ｃｍ２とする。カソードバッファｎ層１１１を設けることにより、裏面の欠陥に起因した歩留まりの低下を抑えることができるが、設けなくても構わない。
【００４３】
続いて、イオン注入したｎ型不純物を活性化させるためにレーザアニールを実施する。レーザアニールを用いて活性化することにより、Ｓｉ基板１００のアノード側である表面側に形成した電極および保護膜（不図示）が耐熱温度以上に加熱されずに、裏面側のｎ型不純物を活性化することができる。レーザアニールに用いるレーザは、アノードｐ層１０２とアノードｐ−層１０３を活性化するアニールに用いたものと同じレーザを用いればよい。
【００４４】
（カソード電極形成工程）
レーザアニールを実施した後、カソード側である裏面にカソード電極１１３を形成する。カソード電極１１３は、金属等の適宜な導電性材料を用いて、アノード電極１０９と同様の方法で形成することができる。その後、必要に応じて、ウエハ全域についてのキャリアのライフタイムを調整するために、裏面側から電子線を照射し、さらに電子線照射によるダメージ回復のためにアニール処理を実施する。
【００４５】
（分割工程）
最後にウエハをダイシングなどで分割してダイオード１のチップが完成する。
【００４６】
＜実施の形態１：イオン注入とレーザアニールの条件＞
次に、アクティブ領域にアノードｐ層１０２とアノードｐ−層１０３と低ライフタイム領域層１０４を形成するイオン注入とレーザアニールの条件について説明する。イオン注入により生成される欠陥の濃度がピークとなる深さが、レーザアニールによりイオン注入されたｐ型不純物が活性化される深さよりも浅くなると、イオン注入の深さもしくはレーザアニールの活性化の深さが少しでもばらつくことによって、電気特性が大きくばらついてしまう。電気特性のばらつきを抑制するためには、イオン注入により生成される欠陥の濃度がピークとなる深さは、レーザアニールによりイオン注入されたｐ型不純物が活性化される深さよりも深くする必要がある。欠陥層の位置を深くすることにより、欠陥分布の深さ方向のばらつきおよびレーザアニールで活性化される深さ方向のばらつきによる、低ライフタイム領域層１０４に残存する欠陥量のばらつきを低減することができる。
【００４７】
図９は、後記する条件で作製したダイオード１について、Ｓｉ基板１００の表面、すなわちアノード側から見た深さ方向のｐ型不純物の濃度プロファイル（実線）および活性化された不純物の濃度プロファイル（破線）を示す図である。図９を参照（必要に応じて適宜図１も参照）して、アノード側のｐ型半導体層の深さ方向の構造について説明する。
【００４８】
ｐ型不純物の濃度プロファイルは、ダイオード１のＳｉ基板１００のアノード側の表面からの２次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いてｐ型不純物元素の濃度を測定することにより求めることができる。また、活性化された不純物の濃度プロファイルは、拡がり抵抗（ＳＲ：Ｓｐｅａｄｉｎｇ  Ｒｅｓｉｓｔａｎｃｅ）の深さ方向の分布を測定し、測定したＳＲ値をキャリア濃度に換算することにより求めることができる。
【００４９】
本発明において、活性化率は、（ＳＲ測定で求めたキャリア濃度）／（ＳＩＭＳ測定で求めたｐ型不純物濃度）と定義することとする。キャリア濃度とは、ＳＲ測定で求めた活性化されたｐ型不純物の濃度のことである。
【００５０】
Ｓｉ基板１００のアノード側の表面（深さ０μｍ）から０．３μｍ程度の深さまでの領域Ａは、ＳＩＭＳ測定により求めた不純物濃度およびＳＲ測定で求めたキャリア濃度が共に、１×１０１８ｃｍ−３程度の高濃度であり、かつ一定値である。この領域は、アノードｐ層１０２を形成するためにｐ型不純物としてのボロンを高濃度でイオン注入した領域であり、レーザアニールでＳｉ基板１００のアノード側の表面付近の結晶が溶融したためにボックス状のプロファイルになっている。この領域Ａがアノードｐ層１０２に相当する。
【００５１】
領域Ａのキャリア濃度は、低すぎると導通時にアノード電極１０９からのホール注入が減りすぎてダイオード１の順方向電圧が上がってしまう。逆に高すぎると、導通時のアノード側のキャリア濃度が上がり、カソード側のキャリア濃度が下がるために、リカバリ時のピーク電流が大きくなり、跳ね上がり・振動が起こりやすくなってしまう。よって、アノードｐ層１０２のキャリア濃度は、１×１０１６ｃｍ−３以上、１×１０１９ｃｍ−３以下であることが望ましい。
【００５２】
アノードｐ層１０２を示すボックス状のプロファイルの領域Ａにおけるｎ型不純物の活性化率は、レーザの照射エネルギーにもよるが、２０〜１００％程度になる。なお、アノードｎ層１１２は、活性化率が１００％未満であっても、キャリア濃度自体が上記濃度範囲に入っていればよい。
【００５３】
なお、Ｓｉ基板１００のアノード側の表面からの深さが０．３μｍ付近のｎ型不純物濃度およびキャリア濃度が急激に減少する領域の活性化率に関しては、現状では十分な精度が得られないため、詳細な検討は省略する。十分な精度が得られないのは、ＳＲ測定における深さ方向の原点について十分な精度が得られないことと、ＰＮ接合付近では空乏層の影響を受けてＳＲ測定の精度が落ちることとによるものである。
【００５４】
Ｓｉ基板１００のアノード側の表面から０．３〜１．７μｍまでの深さの領域（領域Ｂおよび領域Ｃ）は、アノードｐ−層１０３を形成するためにｐ型不純物を注入した領域である。この領域の中で、０．３〜１．０μｍまでの深さの領域Ｂは、ＳＩＭＳ測定で求めたｐ型不純物濃度とＳＲ測定で求めたキャリア濃度とが一致しており、活性化率はほぼ１００％である。レーザ照射によってＳｉ基板１００のカソード側の表面を過熱した熱が１．０μｍの深さまで十分に伝わり、ｐ型不純物が十分に活性化されたためである。この領域Ｂが電気的に有効なアノードｐ−層１０３に相当する。
【００５５】
１．０μｍよりも深い部分である領域Ｃは、ＳＩＭＳ測定で求めたｐ型不純物濃度と比べて、ＳＲ測定で求めたキャリア濃度が低く、ｐ型不純物の活性化率が低下している領域である。レーザ照射による熱がこの領域には十分に伝わらず、イオン注入による欠陥が残存して活性化率が低く、活性化率が１％未満となる領域が含まれている。欠陥が残存することにより、領域Ｃはキャリアのライフタイムが短い領域となっており、この領域Ｃが低ライフタイム領域層１０４に相当する。低ライフタイム領域層１０４は、例えば活性化率が１％未満の領域と定義することができる。活性化率を１％未満にすることにより、リカバリ時の跳ね上がり電圧・振動を抑制する十分な効果を得ることができる。
【００５６】
１．７μｍ以上の深さの領域Ｄは、ｐ型不純物のイオン注入がされない領域であり、ｎ−ドリフト層１０１に相当する。
【００５７】
図９に示した例においては、アノードｐ−層１０３を形成するためにイオン注入したｐ型不純物のピーク濃度の深さは１．５μｍ程度である。また、欠陥量のピーク深さは、ｐ型不純物としてボロンを高エネルギーでイオン注入した場合には、ボロンのピーク濃度の深さとほぼ同等であり、図９に示した例においては、１．５μｍ程度となる。欠陥のピーク濃度は、不純物濃度のピーク濃度の位置から知ることができ、また、Ｓｉ原子が変異するのに必要なエネルギー等を用いた計算やプロセスシミュレーションからも知ることができる。ここで欠陥と呼んでいるのは、イオン注入によって生成される再結合の元となる欠陥のことである。
【００５８】
図９に示した例においては、レーザアニールによりイオン注入されたｐ型不純物が十分に活性化されて濃度がピークとなる深さは、１．０μｍ程度であり、欠陥のピーク濃度の深さ（１．５μｍ）の方が深くなっている。
【００５９】
イオン注入により生成される欠陥の濃度がピークとなる深さを、レーザアニールにより活性化されるｐ型不純物のピーク濃度の深さよりも深くするためには、欠陥の分布をより深くするか、レーザアニールによりｐ型不純物が活性化される深さをより浅くする。
【００６０】
欠陥の分布を深くするためには、イオン注入するｐ型不純物として、より軽い元素を用いるか、イオン注入のエネルギーを高くする。欠陥をイオン注入する元素としてプロトン（水素）やヘリウムを用いると、イオン注入の飛程が大きくなり過ぎるため、イオン注入の深さ方向の幅が大きくなり過ぎてしまい、かつ、大掛かりなサイクロトロンの粒子線照射装置を必要としてしまう。従って、ＬＳＩ（大規模集積回路）の製造において、ｐ型不純物層を形成するのに用いられるｐ型不純物元素の中で最も軽いボロンを用いるのが最も望ましい。また、イオン注入のエネルギーを高くするほどｐ型不純物を深く打ち込むことができる。このとき、イオン注入のエネルギーは、装置が可能な範囲内、および欠陥層を生成する際に必要な制御性を確保できる範囲内で高くすることが好ましい。
【００６１】
レーザアニールによりｐ型不純物が活性化される深さをより浅くするには、レーザ照射でＳｉ基板１００に伝えるエネルギーを小さくするか、レーザの波長を短くする。例えば図９に示した例においては、レーザの照射エネルギーは１．５Ｊ／ｃｍ２であったが、この照射エネルギーを小さくすることにより、さらにｐ型不純物が活性化される深さが浅くなる。また、レーザの照射時間を短くしたり、回数を減らしたりすることによってもｐ型不純物が活性化される深さを浅くすることができる。
【００６２】
レーザの波長に関しては、図６に示した例では、波長５３６ｎｍのＹＬＦレーザの第２高調波を用いたが、さらに波長の短い波長３０８ｎｍのＸｅＣｌエキシマレーザ、波長２４８ｎｍのＫｒＦエキシマレーザを用いることにより、ｐ型不純物が活性化される深さをさらに浅くすることができる。
【００６３】
＜実施の形態１：まとめ＞
以上のように、本実施形態１に係るダイオード１は、アノードｐ層１０２よりもｐ型不純物の濃度が小さいアノードｐ−層１０３を備え、さらにアノードｐ−層１０３の上層の活性化率を下層の活性化率よりも高くすることにより、アノードｐ−層１０３の下部に低ライフタイム領域層１０４を形成した。低ライフタイム領域層１０４を形成するためにｐ型不純物を活性化させる深さは、アノードｐ−層１０３の厚さ内に収まればよいので、活性化の深さをアノードｐ層１０２の厚さと厳密に一致させる必要はない。すなわち、レーザアニールによる活性化の深さについて余裕ができるので、深さが僅かにずれてもダイオード１の電気特性が大きくばらつくことはない。すなわち、大規模なサイクロトロンなどの大型設備を用いることなく、電気特性のばらつきが少なくリカバリ時の跳ね上がり電圧・振動を抑制することができるダイオード１を得ることができる。
【００６４】
＜実施の形態２＞
図１０は、本発明の実施形態２に係るダイオード１の側断面図である。図１０は図１と同様に、本実施形態２に係るダイオード１のアクティブ領域とターミネーション領域の模式的断面図を示す。図１０に示すように、本実施形態２に係るダイオード１においては、ＨＩＲＣ構造のｐ型ウェル１０５を、ターミネーション領域に加えてアクティブ領域の全面にも形成する。
【００６５】
本実施形態２においては、図２から図８を参照して説明した製造方法と同様に、アノードｐ層１０２とアノードｐ−層１０３と低ライフタイム領域層１０４を形成する前に、アクティブ領域においてＨＩＲＣ構造のｐ型ウェル１０５を形成する。ｐ型ウェル１０５を形成する際にＳｉ基板１００に注入されるｐ型不純物のドースは、１×１０１１ｃｍ−２以上、１×１０１３ｃｍ−２以下とする。ターミネーション構造の耐圧を確保するために、ターミネーション領域のＦＬＲ構造は実施形態１と同じとし、本実施形態２に係るダイオード１のＦＬＲ構造のｐ型ウェル１０６のｐ型不純物濃度は、アクティブ領域におけるＨＩＲＣ構造のｐ型ウェル１０５のｐ型不純物濃度よりも高くすることが望ましい。ＨＩＲＣ構造のｐ型ウェル１０５とＦＬＲ構造のｐ型ウェル１０６は、別々に形成してもよいし、アクティブ領域のマスクを局所的に開口してＳｉ基板１００へのｐ型不純物の注入量を減らすことにより、同時に形成してもよい。
【００６６】
本実施形態２に係るダイオード１は、ｐ型ウェル１０５が低ライフタイム領域層１０４を覆うので、逆方向電圧を印加したときの低ライフタイム領域層１０４にかかる電界が小さくなり、リーク電流を小さくできる。また、ｐ型ウェル１０５のｐ型不純物は低濃度であり、導通時のホールはアノードｐ層１０２から注入されるので、リカバリ時の跳ね上がり電圧・振動の抑制の効果は、実施形態１と同様に得ることができる。
【００６７】
＜実施の形態３＞
図１１は、本発明の実施形態３に係るダイオード１の側断面図である。図１１は、本実施形態３に係るダイオード１のアクティブ領域の模式的断面図を示す。ターミネーション領域については記載を省略しているが、実施形態１〜２と同様である。
【００６８】
図１１に示すように、本実施形態３に係るダイオード１は、アノードｐ層１０２とアノードｐ−層１０３を、アクティブ領域の全面ではなく一部のみに形成する。レーザをアクティブ領域の全面ではなく、アクティブ領域の一部にのみに照射することにより、アクティブ領域の一部のみにアノードｐ層１０２とアノードｐ−層１０３を形成できる。アノードｐ層１０２とアノードｐ−層１０３は、Ｓｉ基板１００の表面から見てストライプ状に形成すると好適である。
【００６９】
本実施形態３に係るダイオード１は、アクティブ領域の面内でアノードｐ層１０２とアノードｐ−層１０３が形成されていない領域があり、導通時にこの領域を通って電子がアノード電極へと抜けるので、アノードｐ層１０２からのホール注入量が減って、リカバリ時の跳ね上がり電圧・振動が更に抑制される。
【００７０】
図１１に示したアクティブ領域の面内であってアノードｐ層１０２とアノードｐ−層１０３が形成されていない領域に、アノードｐ層１０２とアノードｐ−層１０３を形成した領域よりも弱いエネルギーのレーザを照射し、ｐ型不純物の活性化率が低いｐ−層を形成してもよい。これにより、このｐ−層を通って電子がアノード電極へと抜けるので、同様にリカバリ時の跳ね上がり電圧・振動が更に抑制される。さらに、ｐ−層を形成してＰＮ接合を設けることにより、接合の安定性が増し、歩留まりが向上する。
【００７１】
なお、本実施形態３に係るダイオード１において、実施形態２に係るダイオード１と同様に、ＨＩＲＣ構造のｐ型ウェル１０５を、ターミネーション領域に加えアクティブ領域の全面に形成してもよい。これにより、逆方向電圧を印加したときに低ライフタイム領域層１０４にかかる電界が小さくなり、リーク電流を小さくできる。
【００７２】
＜実施の形態４＞
図１２は、本発明の実施形態４に係るダイオード１の側断面図である。図１２は、本実施形態４に係るダイオード１のアクティブ領域の模式的断面図を示す。ターミネーション領域については記載を省略しているが、実施形態１〜３と同様である。
【００７３】
図１２に示すように、本実施形態４に係るダイオード１は、実施形態１に係るダイオード１の構成に加えて、カソード側にカソードバッファｎ層のｎ型不純物のイオン注入によって導入した欠陥がつくる低ライフタイム領域層１１７を設けてある。アノード側の構造は、実施形態１に係るダイオード１の構成と同じである。
【００７４】
図１３は、本実施形態４において、Ｓｉ基板１００の裏面、すなわちカソード側から見た深さ方向のｎ型不純物の濃度プロファイル（実線：ＳＩＭＳにより測定）および活性化されたｎ型不純物の濃度プロファイル（破線：ＳＲ法により測定）を示す図である。図１３を参照して、カソード側のｎ型半導体層の深さ方向の構造について説明する。
【００７５】
領域Ａは、ｎ型不純物が高濃度（１×１０１９ｃｍ−３以上）で活性化率が高い（２０〜１００％）カソードｎ層１１２である。領域Ｂは、ｎ型不純物が低濃度（１×１０１６ｃｍ−３前後）で活性化率が高い（ほぼ１００％）カソードバッファｎ層１１１である。領域Ｃは、レーザ照射による熱がこの領域には十分に伝わらず、イオン注入による欠陥が残存して少数キャリアのライフタイムが短い低ライフタイム領域層１１７である。領域Ｄは、ｎ型不純物のイオン注入がされないｎードリフト層１０１である。
【００７６】
実施形態１においては、電子線を照射してｎ−ドリフト層１０１全域のライフタイムを制御しないと、リカバリ時のリカバリ電流が回復する際のテイル電流が大きくなり、リカバリ損失が大きくなってしまう。本実施形態４においては、カソード側に低ライフタイム領域層１１７を設けることにより、リカバリ時にカソード側のｎ−ドリフト層１０１に残存したキャリアを減らして、テイル電流を小さくし、リカバリ損失を小さくすることができる。すなわち、電子線照射によってライフタイムを制御することなく、アノード側の低ライフタイム領域層１０４とカソード側の低ライフタイム領域層１１７を設けるだけで、リカバリ時の跳ね上がり電圧・振動を抑制し、リカバリ損失を低減することができる。
【００７７】
＜実施の形態５＞
図１４は、本発明の実施形態５に係る電力変換装置１０の回路図である。図１４に示す電力変換装置１０は、実施形態１〜４いずれかで説明したダイオード１を用いて電力を変換する装置である。
【００７８】
図１４に示すように、電力変換装置１０は、モータ駆動用の３相インバータ回路を備える。半導体スイッチング素子であるＩＧＢＴ２００ａ〜２００ｆには、それぞれ本発明に係るダイオード２０１ａ〜２０１ｆが逆並列に接続されている。すなわち、ダイオード２０１ａ〜２０１ｆはフリーホイールダイオードとして動作する。これらのダイオード２０１ａ〜２０１ｆとしては、実施形態１〜４いずれかに係るダイオード１が用いられる。ＩＧＢＴ２００ａ〜２００ｃとＩＧＢＴ２００ｄ〜２００ｆとが、それぞれ１個ずつ組み合わされて２個直列に接続され、すなわちＩＧＢＴとダイオードとの逆並列回路が２個直列に接続されて、それぞれ１相分のハーフブリッジ回路が構成されている。
【００７９】
ハーフブリッジ回路は交流の相数分、本実施形態５では３相分備えられている。２個のＩＧＢＴ２００ａとＩＧＢＴ２００ｄとの直列接続点、すなわち２個の逆並列回路の直列接続点より、交流出力が出ており、Ｕ相の交流出力として誘導機や同期機などのモータ２０６と接続されている。他のハーフブリッジ回路も同様に、２個のＩＧＢＴの直列接続点から、それぞれＶ相およびＷ相の交流出力が出ており、モータ２０６と接続されている。
【００８０】
上アーム側のＩＧＢＴ２００ａ〜２００ｃのコレクタは共通接続され、整流回路２０３の直流高電位側と接続されている。下アーム側のＩＧＢＴ２００ｄ〜２００ｆのエミッタは共通接続され、整流回路２０３のアース側と接続されている。整流回路２０３は、交流電源２０２の交流を直流に変換する。ＩＧＢＴ２００ａ〜２００ｆは、オン・オフスイッチングすることにより、整流回路２０３から受電した直流を交流に変換してモータ２０６を駆動する。上アーム駆動回路２０４および下アーム駆動回路２０５は、それぞれ上アーム側のＩＧＢＴ２００ａ〜２００ｃおよび下アーム側のＩＧＢＴ２００ｄ〜２００ｆのゲートに駆動信号を与え、ＩＧＢＴ２００ａ〜２００ｆをオン・オフ動作させる。
【００８１】
本実施形態５によれば、本発明に係るダイオード１をフリーホイールダイオードとしてＩＧＢＴ２００ａ〜２００ｆに逆並列に接続したので、スイッチング時のダイオードの跳ね上がり電圧・振動を抑制することができる。また、電圧変動により生じるノイズを低減することができる。さらに、ダイオード１のリカバリ電流が小さくなるのでスイッチング損失を低減でき、電力変換装置１０全体のエネルギー効率を向上させることができる。ダイオード１の跳ね上がり電圧・振動が小さい分、スイッチングを高速にし、電力変換装置１０全体のエネルギー効率を向上させることができる。
【００８２】
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることもできる。また、ある実施形態の構成に他の実施形態の構成を加えることもできる。また、各実施形態の構成の一部について、他の構成を追加・削除・置換することもできる。
【００８３】
たとえば、逆導通型の半導体スイッチング素子に内蔵されたダイオードとして本発明に係るダイオード１を適用してもよい。また、図１４に示した電力変換装置１０におけるＩＧＢＴ２００ａ〜２００ｆに代えて、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、接合型バイポーラトランジスタ、接合型ＦＥＴ、静電誘導型トランジスタ、ＧＴＯサイリスタ（Ｇａｔｅ  Ｔｕｒｎ  Ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）などの半導体スイッチング素子を用いることができる。
【実施例】
【００８４】
以下では、実施形態１に係るダイオード１を実施例１とし、実施形態４に係るダイオード１を実施例２として、動作特性を評価した結果を説明する。
【００８５】
（作成条件）
実施例１と実施例２のダイオード１は、Ｓｉ基板１００として比抵抗２５Ω・ｃｍのｎ型Ｓｉウエハを用いる。Ｓｉ基板１００の表面のアノード側に、アノードｐ−層１０３を形成するためのｐ型不純物として、ボロンを、エネルギー７２０ｋｅＶ、オフ角０°、ドース１×１０１２／ｃｍ２で注入する。アノードｐ層１０２を形成するためのｐ型不純物として、ボロンを、エネルギー２５ｋｅＶ、オフ角７°、ドースを１×１０１４／ｃｍ２で注入する。その後、注入したｐ型不純物を活性化させるためのレーザアニールとして、波長５３６ｎｍのＹＬＦレーザの第２高調波を１．５Ｊ／ｃｍ２のエネルギーで照射した。
【００８６】
Ｓｉ基板１００を裏面側から１２０μｍの厚さに薄くした後、Ｓｉ基板１００の裏面のカソード側に、カソードバッファｎ層１１１を形成するためのｎ型不純物としてリンを、エネルギー７２０ｋｅＶ、オフ角０°、ドース１×１０１２ｃｍ−２で注入する。また、カソードｎ層１１２のｎ型不純物としてリンを、エネルギー６０ｋｅＶ、オフ角７°、ドース１×１０１５ｃｍ−２で注入する。その後、注入したｎ型不純物を活性化させるためのレーザアニールとして、波長５３６ｎｍのＹＬＦレーザの第２高調波を照射した。実施例１については、レーザのエネルギーを２．０Ｊ／ｃｍ２とし、カソード側に低ライフタイム領域層１１７を有さない構造とした。実施例２については、レーザのエネルギーを１．５Ｊ／ｃｍ２とし、カソード側に低ライフタイム領域層１１７を有する構造とした。
【００８７】
比較例１として、実施例１のダイオードにおいて、アノード側にイオン注入したｐ型不純物を活性化させるためのレーザアニールの照射エネルギーを２．０Ｊ／ｃｍ２と高くした。なお、比較例１におけるイオン注入の条件およびその他の条件は、実施例１における条件と同じである。すなわち、比較例１は、アノードｐ層１０２とアノードｐ−層１０３は有するが、アノード側の低ライフタイム領域層１０４を有さない。
【００８８】
比較例２として、実施例１のダイオードにおいて、アノードｐ−層１０３を形成するためのｐ型不純物のイオンを注入せず、アノードｐ層１０２を形成するためのｐ型不純物のイオン注入のエネルギーを１３０ｋｅＶとした。なお、比較例２におけるレーザアニールの条件およびその他の条件は、実施例１における条件と同じである。すなわち、比較例２は、アノードｐ層１０２とアノード側の低ライフタイム領域層１０４は有するが、アノードｐ−層１０３を有さない。
【００８９】
（アノード側の低ライフタイム領域層１０４の効果）
図１５は、実施例１（実線）および比較例１（破線）について、ダイオードの室温におけるリカバリ特性の電流波形および電圧波形を示す図である。図１５を参照して、アノード側の低ライフタイム領域層１０４の効果を確認する。アノード側の低ライフタイム領域層１０４は、実施例１には設けられており、比較例１にはない。
【００９０】
図１５に示す波形においては、実施例１の方が、比較例１と比べ、リカバリのピーク電流が小さい。これは、アノード側の低ライフタイム領域層１０４によって、アノードｐ層からのホール注入量が減って、ｎ−ドリフト層１０１の中のアノード側のキャリア密度が少なくなるためである。リカバリのピーク電流が減った分、ＩＧＢＴのターンオン損失が減少する。さらに、リカバリ電流が減って、リカバリ電流が減少するときの電流の時間変化率ｄｉ／ｄｔが小さくなるため、実施例１の方が、比較例１よりも、ｄｉ／ｄｔと主回路インダクタンスによって引き起こされる電圧の跳ね上がりが小さくなる。また、実施例１においては、アノードｐ層からのホール注入量が減ってｎ−ドリフト層１０１の中のカソード側のキャリア密度が高くなるため、リカバリ時に空乏層が伸びた後にｎ−ドリフト層１０１の中のカソード側に残りキャリア数が多くなって、リカバリ時の振動が起こりにくくなる。
【００９１】
（アノードｐ−層１０３の効果）
図１６は、実施例１（実線）および比較例２（破線）について、アノード側のレーザアニールでｐ型不純物が活性化する深さが変動したときの、１５０℃における順方向電圧とターンオン損失を示す図である。
【００９２】
図１７は、実施例１（実線）および比較例２（破線）について、アノード側のレーザアニールでｐ型不純物が活性化する深さが変動したときの、室温におけるリカバリ時の跳ね上がり電圧を示す図である。
【００９３】
実施例１においては、アノードｐ層１０２と低ライフタイム領域層１０４の間に、高エネルギーのイオン注入で形成したアノードｐ−層１０３が設けられている。比較例２においては、アノードｐ−層１０３がなく、アノードｐ層１０２と低ライフタイム領域層１０４が直接接している。
【００９４】
図１６、図１７を見て分かるように、アノード側のレーザアニールでｐ型不純物が活性化する深さが変動したときの順方向電圧、ターンオン損失、跳ね上がり電圧が、実施例１ではほぼ変化しないのに対し、比較例２では変化が大きい。比較例２において変化が大きいのは、ｐ型不純物が活性化する深さが変わると、アノードの低ライフタイム領域層１０４に残存する欠陥量が大きく変わるためである。実施例１において変化が小さいのは、低ライフタイム領域層１０４の欠陥密度がピークとなっている深さがｐ型不純物が活性化する深さよりも深く、ｐ型不純物が活性化する深さが変わっても低ライフタイム領域層１０４に残存する欠陥量が大きく変わらないためである。すなわち、アノードのｐ型不純物が活性化する深さよりも、ｐ型不純物のイオン注入により形成する欠陥の密度がピークとなる深さを深くすることにより、順方向電圧、ターンオン損失、跳ね上がり電圧の電気特性のばらつきを抑制することができる。
【００９５】
（アノード側とカソード側の両方に低ライフタイム領域層を設ける効果）
図１８は、実施例１（実線）および実施例２（破線）について、室温におけるリカバリ特性の電流波形および電圧波形を示す図である。図１８を参照して、図１２のようにアノード側とカソード側の両方に低ライフタイム領域層を設ける効果を確認する。実施例１においてはアノード側のみに低ライフタイム領域層１０４が設けられ、実施例２においてはアノード側とカソード側の両方に低ライフタイム領域層が設けられている。
【００９６】
図１８に示す波形より、リカバリ時の跳ね上がり電圧およびリカバリのピーク電流は、実施例１と実施例２とで変わらない。これは、アノードの構造が同じでアノードからのホール注入量が変わらないためである。リカバリの後半のテイル電流は、実施例１と比べて実施例２では減少している。これは、カソード側に設けた低ライフタイム領域層１１７がリカバリの後半にカソード側に残存するキャリアを減らすためである。このテイル電流の減少により、実施例２においては、実施例１と比べ、リカバリ損失が減少する。実施例１でテイル電流を減らして、リカバリ損失を減少させるためには、電子線を照射してｎ−ドリフト層１０１全域のライフタイムを制御する必要がある。これに対し、実施例２においては、電子線を照射せずに、アノード側とカソード側の両方に同様のレーザアニールを行うことにより、リカバリ時の跳ね上がり電圧を抑えたままで、リカバリ損失を下げることができる。
【符号の説明】
【００９７】
１：ダイオード、１０：電力変換装置、１００：Ｓｉ基板、１０１：ｎ−ドリフト層、１０２：アノードｐ層、１０３：アノードｐ−層、１０４：低ライフタイム領域層、１０５：ＨＩＲＣ構造のｐ型ウェル領域、１０６：ＦＬＲ構造のｐ型ウェル領域、１０７：ｎ型ウェル領域、１０８：酸化膜、１０９：アノード電極、１１０：フィールドプレート電極、１１１：カソードバッファｎ層、１１２：カソードｎ層、１１３：カソード電極、１１４〜１１６：レジスト、１１７：低ライフタイム領域層、２００ａ〜２００ｆ：ＩＧＢＴ、２０１ａ〜２０１ｆ：ダイオード、２０２：交流電源、２０３：整流回路、２０４：上アーム駆動回路、２０５：下アーム駆動回路、２０６：モータ。
【図１】
2014138182.tif 000003
【図２】
2014138182.tif 000004
【図３】
2014138182.tif 000005
【図４】
2014138182.tif 000006
【図５】
2014138182.tif 000007
【図６】
2014138182.tif 000008
【図７】
2014138182.tif 000009
【図８】
2014138182.tif 000010
【図９】
2014138182.tif 000011
【図１０】
2014138182.tif 000012
【図１１】
2014138182.tif 000013
【図１２】
2014138182.tif 000014
【図１３】
2014138182.tif 000015
【図１４】
2014138182.tif 000016
【図１５】
2014138182.tif 000017
【図１６】
2014138182.tif 000018
【図１７】
2014138182.tif 000019
【図１８】
2014138182.tif 000020