(57)【要約】【課題】プリント配線板の信号線に低損失で信号を伝送させる。【解決手段】プリント配線板１０は、第１絶縁層及び第１導体層からなるコア構造体１００と、第２絶縁層及び第２導体層からなる第１ビルドアップ層２００と、第３絶縁層及び第３導体層からなる第２ビルドアップ部３００とを有している。第１ビルドアップ層の最外層の第２導体層は、半導体素子を搭載するための信号パッド４０１ａを有し、第２ビルドアップ層の最外層の第３導体層は、外部基板を搭載するための信号パッド４５０ａを有している。そして、信号パッド４０１ａと信号パッド４５０ａとは、コア構造体１００の主面と平行な方向に延びる導体パターン４２０と、接続導体４１０と、接続導体４３０とによって接続されており、接続導体４１０、４３０の少なくとも一方にインダクタが設けられている。【選択図】図１
2014093332.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁層と第１導体層とが交互に積層されてなり、第１面と該第１面とは反対側の第２面とを有するコア構造体と、前記コア構造体の前記第１面上に設けられ、第２絶縁層と第２導体層とが交互に積層されてなる第１ビルドアップ層と、前記コア構造体の前記第２面上に設けられ、第３絶縁層と第３導体層とが交互に積層されてなる第２ビルドアップ層と、を有するプリント配線板であって、
前記第１ビルドアップ層の最外層の前記第２導体層には、半導体素子を搭載するための第１パッド群が設けられ、
前記第２ビルドアップ層の最外層の前記第３導体層には、外部基板を搭載するための第２パッド群が設けられ、
前記第１パッド群は、信号用の第１信号パッドを有し、
前記第２パッド群は、信号用の第２信号パッドを有し、
前記第１信号パッドと前記第２信号パッドとは、前記第１導体層の１つに設けられて前記第１面と平行な方向に延びる導体パターンと、該導体パターンの一端部と前記第１信号パッドとを接続する第１接続導体と、前記導体パターンの他端部と前記第２信号パッドとを接続する第２接続導体と、によって接続され、
前記第１接続導体及び前記第２接続導体の少なくとも一方にインダクタが設けられている、
ことを特徴とするプリント配線板。
【請求項２】
プリント配線板の積層方向における前記第１接続導体の長さは、前記積層方向における前記第２接続導体の長さより短く、
前記第１接続導体の少なくとも一部にインダクタが設けられている、
ことを特徴とする請求項１に記載のプリント配線板。
【請求項３】
プリント配線板の積層方向における前記第２接続導体の長さは、前記積層方向における前記第１接続導体の長さより短く、
前記第２接続導体の少なくとも一部にインダクタが設けられている、
ことを特徴とする請求項１に記載のプリント配線板。
【請求項４】
前記第１絶縁層の内部には、第１ビア導体が設けられ、
前記第１ビア導体は、該第１ビア導体を挟んで互いに隣り合う一対の第１導体層同士を接続する、
ことを特徴とする請求項１乃至３のいずれか一項に記載のプリント配線板。
【請求項５】
前記第１接続導体は、プリント配線板の積層方向に沿って略直線状に配置される複数の第２ビア導体を有し、
複数の前記第２ビア導体の各々は、該第２ビア導体の各々を挟んで互いに隣り合う一対の前記第２導体層を接続する、
ことを特徴とする請求項１乃至４のいずれか一項に記載のプリント配線板。
【請求項６】
前記第２接続導体は、プリント配線板の積層方向に沿って略直線状に配置される複数の第３ビア導体を有し、
複数の前記第３ビア導体の各々は、該第３ビア導体の各々を挟んで互いに隣り合う一対の前記第３導体層を接続する、
ことを特徴とする請求項１乃至５のいずれか一項に記載のプリント配線板。
【請求項７】
前記第１接続導体は、前記第２導体層の少なくとも１つに設けられて平面視略半円状をなすインダクタパターンを、インダクタとして有している、
ことを特徴とする請求項１乃至６のいずれか一項に記載のプリント配線板。
【請求項８】
前記第２接続導体は、前記第３導体層の少なくとも１つに設けられて平面視略半円状をなすインダクタパターンを、インダクタとして有している、
ことを特徴とする請求項１乃至７のいずれか一項に記載のプリント配線板。
【請求項９】
前記導体パターンは、ストリップラインである、
ことを特徴とする請求項１乃至８のいずれか一項に記載のプリント配線板。
【請求項１０】
前記第１絶縁層の比誘電率は、４．０以下であって、
前記第１絶縁層の誘電正接は、０．０１以下である、
ことを特徴とする請求項１乃至９のいずれか一項に記載のプリント配線板。
【請求項１１】
前記第１導体層の厚みは、前記第２導体層の厚みより厚く、前記第３導体層の厚みより厚い、
ことを特徴とする請求項１乃至１０のいずれか一項に記載のプリント配線板。
【請求項１２】
前記第１絶縁層は、無機繊維補強材を含有し、
前記第２絶縁層及び前記第３絶縁層は、無機繊維補強材を含有しない、
ことを特徴とする請求項１乃至１１のいずれか一項に記載のプリント配線板。
【請求項１３】
第１絶縁層と第１導体層とを交互に積層して、第１面と該第１面とは反対側の第２面とを有するコア構造体を形成することと、
第２絶縁層と第２導体層とが交互に積層されてなる第１ビルドアップ層を、前記コア構造体の前記第１面上に設けることと、
第３絶縁層と第３導体層とが交互に積層されてなる第２ビルドアップ層を、前記コア構造体の前記第２面上に設けることと、
を含むプリント配線板の製造方法であって、
前記第１ビルドアップ層の最外層の前記第２導体層には、半導体素子を搭載するための第１パッド群が設けられ、
前記第２ビルドアップ層の最外層の前記第３導体層には、外部基板を搭載するための第２パッド群が設けられ、
前記第１パッド群は、信号用の第１信号パッドを有し、
前記第２パッド群は、信号用の第２信号パッドを有し、
前記第１信号パッドと前記第２信号パッドとは、前記第１導体層の１つに設けられて前記第１面と平行な方向に延びる導体パターンと、該導体パターンの一端部と前記第１信号パッドとを接続する第１接続導体と、前記導体パターンの他端部と前記第２信号パッドとを接続する第２接続導体と、によって接続され、
前記第１接続導体及び前記第２接続導体の少なくとも一方にインダクタが設けられている、
ことを特徴とするプリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板及びその製造方法に関する。
【背景技術】
【０００２】
携帯電話やノートパソコンに代表される電子機器の処理速度は年々向上しており、電子機器の内部で伝送される信号の周波数は高くなる傾向にある。一般的に、信号の周波数が高くなると、伝送路のインピーダンスが整合されていないときに損失する信号電力が大きくなってしまう。このため、信号の伝送路のインピーダンスを整合するための技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−０６０１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、信号の伝送路とグランド等との間のキャパシタンスを調整することで、所望の特性インピーダンスを得るマイクロストリップライン構造が開示されている。このマイクロストリップライン構造により、プリント配線板の主面に沿う方向の伝送路のインピーダンスを整合させることができる。
【０００５】
しかしながら、プリント配線板の信号線は、プリント配線板の主面に垂直な方向にも信号を伝送する場合が多い。この場合に、マイクロストリップライン構造では、プリント配線板の信号線全体のインピーダンスを整合させることが困難となる。その結果、プリント配線板の信号線に低損失で信号を伝送させることが困難となるおそれがあった。
【０００６】
本発明は、上述の事情の下になされたもので、プリント配線板の信号線に低損失で信号を伝送させることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の観点に係るプリント配線板は、
第１絶縁層と第１導体層とが交互に積層されてなり、第１面と該第１面とは反対側の第２面とを有するコア構造体と、前記コア構造体の前記第１面上に設けられ、第２絶縁層と第２導体層とが交互に積層されてなる第１ビルドアップ層と、前記コア構造体の前記第２面上に設けられ、第３絶縁層と第３導体層とが交互に積層されてなる第２ビルドアップ層と、を有するプリント配線板であって、
前記第１ビルドアップ層の最外層の前記第２導体層には、半導体素子を搭載するための第１パッド群が設けられ、
前記第２ビルドアップ層の最外層の前記第３導体層には、外部基板を搭載するための第２パッド群が設けられ、
前記第１パッド群は、信号用の第１信号パッドを有し、
前記第２パッド群は、信号用の第２信号パッドを有し、
前記第１信号パッドと前記第２信号パッドとは、前記第１導体層の１つに設けられて前記第１面と平行な方向に延びる導体パターンと、該導体パターンの一端部と前記第１信号パッドとを接続する第１接続導体と、前記導体パターンの他端部と前記第２信号パッドとを接続する第２接続導体と、によって接続され、
前記第１接続導体及び前記第２接続導体の少なくとも一方にインダクタが設けられている、
ことを特徴とする。
【０００８】
本発明の第２の観点に係るプリント配線板の製造方法は、
第１絶縁層と第１導体層とを交互に積層して、第１面と該第１面とは反対側の第２面とを有するコア構造体を形成することと、
第２絶縁層と第２導体層とが交互に積層されてなる第１ビルドアップ層を、前記コア構造体の前記第１面上に設けることと、
第３絶縁層と第３導体層とが交互に積層されてなる第２ビルドアップ層を、前記コア構造体の前記第２面上に設けることと、
を含むプリント配線板の製造方法であって、
前記第１ビルドアップ層の最外層の前記第２導体層には、半導体素子を搭載するための第１パッド群が設けられ、
前記第２ビルドアップ層の最外層の前記第３導体層には、外部基板を搭載するための第２パッド群が設けられ、
前記第１パッド群は、信号用の第１信号パッドを有し、
前記第２パッド群は、信号用の第２信号パッドを有し、
前記第１信号パッドと前記第２信号パッドとは、前記第１導体層の１つに設けられて前記第１面と平行な方向に延びる導体パターンと、該導体パターンの一端部と前記第１信号パッドとを接続する第１接続導体と、前記導体パターンの他端部と前記第２信号パッドとを接続する第２接続導体と、によって接続され、
前記第１接続導体及び前記第２接続導体の少なくとも一方にインダクタが設けられている、
ことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、プリント配線板の信号線に低損失で信号を伝送させることができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係るプリント配線板の構造を示す図である。
【図２】プリント配線板の構成を説明するための図である。
【図３】接続ユニットの断面図である。
【図４】接続ユニットの信号線を示す分解斜視図である。
【図５】ストリップラインユニットの断面図である。
【図６】両面銅張積層板を準備する工程を説明するための図である。
【図７】開口部を形成する工程を説明するための図である。
【図８】無電解めっき膜を形成する工程を説明するための図である。
【図９】電解めっき膜を形成する工程を説明するための図である。
【図１０】エッチングレジストを形成する工程を説明するための図である。
【図１１】導体膜をエッチングする工程を説明するための図である。
【図１２】第１絶縁層の両面に第１絶縁層を形成する工程を説明するための図である。
【図１３】開口部を形成する工程を説明するための図である。
【図１４】無電解めっき膜を形成する工程を説明するための図である。
【図１５】電解めっき膜を形成する工程を説明するための図である。
【図１６】エッチングレジストを形成する工程を説明するための図である。
【図１７】導体膜をエッチングする工程を説明するための図である。
【図１８】コア部を形成する工程を説明するための図である。
【図１９】コア部の両面に第２絶縁層及び第３絶縁層を形成する工程を説明するための図である。
【図２０】開口部を形成する工程を説明するための図である。
【図２１】無電解めっき膜を形成する工程を説明するための図である。
【図２２】めっきレジストを形成する工程を説明するための図である。
【図２３】電解めっき膜を形成する工程を説明するための図である。
【図２４】無電解めっき膜をエッチングする工程を説明するための図である。
【図２５】第２絶縁層及び第２導体層を積層し、第３絶縁層及び第３導体層を積層する工程を説明するための図である。
【図２６】ソルダレジスト層を形成する工程を説明するための図である。
【図２７】開口部を形成する工程を説明するための図である。
【図２８】インダクタを有しない信号線の一部を示す分解斜視図である。
【図２９】インダクタを有しない接続ユニットを示す上面図である。
【図３０】インダクタを有する接続ユニットを示す上面図である。
【図３１】差動配線の特性インピーダンスを示す図である。
【図３２】差動配線の挿入損失を示す図である。
【図３３】差動配線の反射損失を示す図である。
【図３４】第２の実施形態に係る接続ユニットの構造を示す図である。
【図３５】接続ユニットの信号線を示す分解斜視図である。
【図３６】接続ユニットを示す上面図である。
【図３７】差動配線の特性インピーダンスを示す図である。
【図３８】差動配線の挿入損失を示す図である。
【図３９】差動配線の反射損失を示す図である。
【図４０】変形例に係る接続ユニットの信号線を示す分解斜視図である。
【図４１】変形例に係る接続ユニットの信号線を示す分解斜視図である。
【図４２】変形例に係る信号線の構造を示す図である。
【図４３】変形例に係る接続ユニットの信号線を示す分解斜視図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面を参照して説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸、及びＺ軸からなる座標系を用いる。Ｚ軸の方向は、プリント配線板の主面（表裏面）の法線方向を指す。Ｚ軸の方向において、プリント配線板のコアの中心に近い側を内層（下層）側、コアの中心から遠い側を外層（上層）側という。また、平面形状は、特に指定がなければ、Ｘ−Ｙ平面の形状を意味する。
【００１２】
導体層は、一乃至複数の導体パターンから構成される。導体パターンは、電気回路を構成する配線（グランドや電源も含む）、パッド又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。
【００１３】
開口部には、貫通孔及び非貫通の孔が含まれる。孔にはビアホールが含まれる。また、ビアホールの内部に形成される導体をビア導体という。
【００１４】
ランドは、孔の上又は縁部に形成される導体であり、少なくとも一部が孔内の導体と一体的に形成される。しかしながら、説明の理解のため、ランドと孔内の導体とを分解して示す分解斜視図を適宜用いる。
【００１５】
（第１の実施形態）
本実施形態に係るプリント配線板１０は、矩形板状のリジッド配線板である。プリント配線板１０は、図１に示されるように、コア基板に相当するコア構造体１００と、第１ビルドアップ層２００と、第２ビルドアップ層３００とを有している。
【００１６】
図２には、プリント配線板１０の一部が拡大されて示されている。図２に示されるように、コア構造体１００は、第１絶縁層１１０ｉ〜１９０ｉと、第１導体層１１１ｃ〜１９１ｃとが交互に積層されて構成される。
【００１７】
詳しくは、第１絶縁層１１０ｉの＋Ｚ側の面上に、第１導体層１１１ｃ、１２１ｃ、１３１ｃ、１４１ｃ、１５１ｃと、第１絶縁層１２０ｉ、１３０ｉ、１４０ｉ、１５０ｉとが交互に積層されている。また、第１絶縁層１１０ｉの−Ｚ側の面上に、第１導体層１１２ｃ、１６１ｃ、１７１ｃ、１８１ｃ、１９１ｃと、第１絶縁層１６０ｉ、１７０ｉ、１８０ｉ、１９０ｉとが交互に積層されている。第１絶縁層１１０ｉは、コア構造体１００の中心の層となる。
【００１８】
第１絶縁層１１０ｉ〜１９０ｉはいずれも、層間絶縁層に相当し、無機繊維補強材に樹脂を含浸させることで形成されている。無機繊維補強材は、例えばガラスクロスやガラス不織布、アラミドクロス、アラミド不織布等である。また、無機繊維補強材に含浸される樹脂は、例えばエポキシ樹脂である。
【００１９】
第１絶縁層１１０ｉ〜１９０ｉの比誘電率はいずれも、４．０以下であり、誘電正接はいずれも、０．０１未満である。第１絶縁層１１０ｉ〜１９０ｉそれぞれは、これらの範囲内に各物性値が含まれるように、任意の材料を含んで構成されてもよい。なお、本実施形態に係る第１絶縁層１１０ｉ〜１９０ｉそれぞれの比誘電率は、約３．７であって、誘電正接は、約０．００５である。
【００２０】
第１絶縁層１１０ｉ〜１９０ｉそれぞれの厚さは、互いに等しい。以下、この厚さを厚さＴ１０という。厚さＴ１０は、例えば約６０μｍである。なお、絶縁層の厚さは、Ｚ軸方向に隣り合う導体層の間の距離を意味する。
【００２１】
第１導体層１１１ｃ〜１９１ｃそれぞれの厚さは、互いに等しい。以下、この厚さを厚さＴ１１という。厚さＴ１１は、例えば２０μｍ以上で４０μｍ以下の範囲内にある。本実施形態に係る厚さＴ１１は、約２０μｍである。また、第１導体層１１１ｃ〜１９１ｃに含まれるランドはいずれも、例えば円形の平面形状を有し、その径を約２２０μｍとして形成されている。
【００２２】
コア構造体１００は、層間接続としてビア導体を有している。このビア導体は、例えば、第１絶縁層１１０ｉ〜１９０ｉそれぞれに形成されたビアホールの内部に充填された銅のめっきである。また、このビア導体には、例えば、図２に示されるビア導体４３１ａ〜４３８ａが含まれる。
【００２３】
また、第１絶縁層１１０ｉの内部に形成されるビア導体は、第１導体層１１１ｃと第１導体層１１２ｃとを電気的に接続する。同様に、第１絶縁層１２０ｉ〜１９０ｉそれぞれの内部に形成されるビア導体は、互いに上下に隣り合う内層側の第１導体層と、外層側の第１導体層とを電気的に接続する。
【００２４】
第１ビルドアップ層２００は、第２絶縁層２１０ｉ〜２５０ｉ及びソルダレジスト層２９０と、第２導体層２１１ｃ〜２５１ｃとが交互に積層されて構成される。また、第２ビルドアップ層３００は、第３絶縁層３１０ｉ〜３５０ｉ及びソルダレジスト層３９０と、第３導体層３１１ｃ〜３５１ｃとが交互に積層されて構成される。
【００２５】
詳しくは、コア構造体１００の＋Ｚ側の面（以下、第１面Ｆ１という）上に、第２絶縁層２１０ｉ、２２０ｉ、２３０ｉ、２４０ｉ、２５０ｉ及びソルダレジスト層２９０と、第２導体層２１１ｃ、２２１ｃ、２３１ｃ、２４１ｃ、２５１ｃとが交互に積層されている。また、コア構造体１００の−Ｚ側の面（以下、第２面Ｆ２という）上に、第３絶縁層３１０ｉ、３２０ｉ、３３０ｉ、３４０ｉ、３５０ｉ及びソルダレジスト層３９０と、第３導体層３１１ｃ、３２１ｃ、３３１ｃ、３４１ｃ、３５１ｃとが交互に積層されている。第２導体層２５１ｃ及び第３導体層３５１ｃは、プリント配線板１０の最外層の導体層となる。
【００２６】
第２絶縁層２１０ｉ〜２５０ｉ及び第３絶縁層３１０ｉ〜３５０ｉはいずれも、層間絶縁層に相当し、エポキシ樹脂と無機フィラーとを含んで構成される。なお、本実施形態に係る第２絶縁層２１０ｉ〜２５０ｉ及び第３絶縁層３１０ｉ〜３５０ｉはいずれも、無機繊維補強材を含んでいない。
【００２７】
第２絶縁層２１０ｉ〜２５０ｉそれぞれの厚さは、互いに等しい。以下、この厚さを厚さＴ２０という。また、第３絶縁層３１０ｉ〜３５０ｉそれぞれの厚さは、互いに等しい。以下、この厚さを厚さＴ３０という。厚さＴ２０及び厚さＴ３０は互いに等しく、例えば約３０μｍである。
【００２８】
第２導体層２１１ｃ〜２５１ｃそれぞれの厚さは、互いに等しい。以下、この厚さを厚さＴ２１という。また、第３導体層３１１ｃ〜３５１ｃそれぞれの厚さは、互いに等しい。以下、この厚さを厚さＴ３１という。厚さＴ２１及び厚さＴ３１は互いに等しく、例えば１０μｍ以上で１８μｍ以下の範囲内にある。本実施形態に係る厚さＴ２１、Ｔ３１は、約１５μｍである。
【００２９】
また、第２導体層２１１ｃ〜２５１ｃ及び第３導体層３１１ｃ〜３５１ｃに含まれるランドはいずれも、例えば円形の平面形状を有し、その径を約９０μｍとして形成されている。
【００３０】
第１ビルドアップ層２００及び第２ビルドアップ層３００は、層間接続としてビア導体を有している。第１ビルドアップ層２００の内部に形成されるビア導体は、例えば、第２絶縁層２１０ｉ〜２５０ｉそれぞれに形成されたビアホールの内部に充填された銅のめっきである。また、第２ビルドアップ層３００の内部に形成されるビア導体は、例えば、第３絶縁層３１０ｉ〜３５０ｉそれぞれに形成されたビアホールの内部に充填された銅のめっきであって、図２に示されるビア導体４３９ａ〜４４３ａを含む。
【００３１】
第１ビルドアップ層２００及び第２ビルドアップ層３００の内部に形成されるビア導体はいずれも、例えば、内層側に向かって縮径されたテーパ円柱状の形状を有し、その径の平均値を約６０μｍとして形成されている。
【００３２】
また、第２絶縁層２１０ｉの内部に形成されるビア導体は、第１導体層１５１ｃと第２導体層２１１ｃとを電気的に接続し、第３絶縁層３１０ｉの内部に形成されるビア導体は、第１導体層１９１ｃと第３導体層３１１ｃとを電気的に接続する。同様に、第２絶縁層２２０ｉ〜２５０ｉの内部に形成されるビア導体は、互いに上下に隣り合う内層側の第２導体層と、外層側の第２導体層とを電気的に接続する。また、第３絶縁層３２０ｉ〜３５０ｉの内部に形成されるビア導体は、互いに上下に隣り合う内層側の第３導体層と、外層側の第３導体層とを電気的に接続する。
【００３３】
ソルダレジスト層２９０は、図１に示されるように、開口部を有し、この開口部の内部には、電子部品（半導体素子等）Ｅ１０と電気的に接続するための半田バンプ２９１、２９２が形成されている。半田バンプ２９１は、信号パッド４０１ａ上に形成され、半田バンプ２９２は、パッド４０１ｂ上に形成される。信号パッド２９１及びパッド２９２はいずれも、第２導体層２５１ｃに含まれており、電子部品Ｅ１０を搭載するためのパッド群４０１を構成する。
【００３４】
また、ソルダレジスト層３９０は、開口部を有し、この開口部の内部には、例えばマザーボード等の外部基板と電気的に接続するための半田バンプ３９１、３９２が形成されている。半田バンプ３９１は、信号パッド４５０ａ上に形成され、半田バンプ３９２は、パッド４５０ｂ上に形成される。信号パッド３９１及びパッド３９２はいずれも、第３導体層３５１ｃに含まれており、外部基板を搭載するためのパッド群４５０を構成する。
【００３５】
プリント配線板１０には、電子部品Ｅ１０から出力された電気信号をプリント配線板１０の−Ｚ側の面へ伝送する信号線４００と、信号線４００と合わせて差動配線をなす信号線５００（図３０参照）とが通っている。信号線４００、５００により伝送される電気信号は、例えば１０〜３０Ｇｂｐｓのデジタル信号であって、数十ＧＨｚ以上の高周波信号（正弦波）を含んでいる。
【００３６】
信号線４００は、図１に示されるように、信号パッド４０１ａと、接続導体４１０、４３０と、第１導体層１４１ｃに含まれる導体パターン４２０と、第３導体層３５１ｃに含まれる信号パッド４５０ａと、から構成されている。信号パッド４０１ａ、４５０ａは、外部の電子部品等と電気的に接続して信号を伝送するためのパッドである。また、接続導体４１０、４３０は、互いに電気的に接続される導体パターン及びビア導体からなる配線である。
【００３７】
電子部品Ｅ１０の端子Ｅ１１から出力された電気信号は、半田バンプ２９１を介して、信号線４００の信号パッド４０１ａに入力される。この電気信号は、接続導体４１０、導体パターン４２０、及び接続導体４３０をこの順で介して、信号パッド４５０ａへ伝送される。そして、電気信号は、半田バンプ３９１を介して、外部基板へ出力されることとなる。
【００３８】
信号線５００は、Ｘ−Ｚ平面に対して信号線４００と対称な構成を有し、信号線４００により伝送される電気信号とは逆相の電気信号を伝送する。
【００３９】
プリント配線板１０は、これらの信号線４００、５００に電気信号を低損失で伝送させるための接続ユニットＵ１、Ｕ３と、ストリップラインユニットＵ２とを有している。
【００４０】
接続ユニットＵ１は、主として、電気信号を信号パッド４０１から−Ｚ軸方向に伝送するためのユニットである。接続ユニットＵ１は、図３に示されるように、信号パッド４０１ａと、接続導体４１０と、導体パターン４２０の端部と、グランドパターン６０、６１、６２とを有している。接続ユニットＵ１のグランドパターン６０〜６２は、Ｘ−Ｙ平面において、信号パッド４０１ａ及び接続導体４１０から所定の距離だけ離間している。
【００４１】
接続導体４１０は、ビア導体４０２ａ、４０３ａ、４０４ａ、４０５ａ、４０６ａ、４０７ａと、導体パターン４０２ｂ、４０３ｂ、４０４ｂ、４０５ｂ、４０６ｂとから構成されている。
【００４２】
ビア導体４０２ａは、第２絶縁層２５０ｉの内部に形成され、ビア導体４０３ａは、第２絶縁層２４０ｉの内部に形成され、ビア導体４０４ａは、第２絶縁層２３０ｉの内部に形成され、ビア導体４０５ａは、第２絶縁層２２０ｉの内部に形成され、ビア導体４０６ａは、第２絶縁層２１０ｉの内部に形成され、ビア導体４０７ａは、第１絶縁層１５０ｉの内部に形成される。
【００４３】
ビア導体４０２ａ〜４０４ａは、Ｚ軸の方向に沿って略直線上に配置されている。また、ビア導体４０５ａ、４０６ａは、Ｚ軸の方向に沿って略直線上に配置されている。
【００４４】
導体パターン４０２ｂ〜４０６ｂそれぞれは、第２導体層２４１ｃから内層側に隣り合う５層の導体層それぞれに含まれる。詳しくは、導体パターン４０２ｂは第２導体層２４１ｃに含まれ、導体パターン４０３ｂは第２導体層２３１ｃに含まれ、導体パターン４０４ｂは第２導体層２２１ｃに含まれ、導体パターン４０５ｂは第２導体層２１１ｃに含まれる。また、導体パターン４０６ｂは第１導体層１５１ｃに含まれる。
【００４５】
導体パターン４０６ｂは、信号線４００が有するインダクタに相当する。導体パターン４０６ｂは、図４に示されるように、ターン数が１のインダクタパターンとして、その平面形状が略半円状となるように形成されている。
【００４６】
信号パッド４０１ａに入力された電気信号は、外層側から内層側へ向かって、ビア導体４０２ａ〜４０６ａと導体パターン４０２ｂ〜４０６ｂとに交互に伝わる。導体パターン４０６ｂでは、電気信号が半円の縁に沿って伝送され、ビア導体４０７ａへ出力される。そして、この電気信号は、ビア導体４０７ａから導体パターン４２０へ伝わることで、ストリップラインユニットＵ２へ伝送される。
【００４７】
ストリップラインユニットＵ２は、主として、電気信号をＸ−Ｙ平面内の方向に伝送するためのユニットである。本実施形態に係るストリップラインユニットＵ２は、導体パターン４２０を用いて、＋Ｘ軸方向に電気信号を伝送する。なお、図１に示されるストリップラインユニットＵ２の長さＬ２は、電気信号がＸ軸方向に伝送される距離におおよそ等しく、例えば約２５ｍｍである。
【００４８】
ストリップラインユニットＵ２は、図５に示されるように、第１導体層１４１ｃの導体パターン４２０、５２０と、第１導体層１５１ｃのグランドパターン６１と、第１導体層１３１ｃのグランドパターン６２と、第１導体層１４１ｃのグランドパターン６３、６４とを有している。導体パターン５２０は、信号線５００を構成する導体パターンである。
【００４９】
ストリップラインユニットＵ２において、導体パターン４２０、５２０それぞれは、Ｘ軸方向に延びる直線状の平面形状を有し、各々の幅Ｄ４２０、Ｄ５２０は、例えば約４０μｍである。また、導体パターン４２０と導体パターン５２０との間の距離Ｄ２０は、約１１６μｍである。
【００５０】
グランドパターン６１、６２は、第１導体層１３１ｃ、１５１ｃの大部分を占める平面形状を有するプレーンパターンである。第１導体層１３１ｃ、１５１ｃは、グランド層となる。グランドパターン６１は、導体パターン４２０、５２０及びグランドパターン６３、６４を外層側から覆うように形成されている。また、グランドパターン６２は、導体パターン４２０、５２０及びグランドパターン６３、６４を内層側から覆うように形成されている。
【００５１】
グランドパターン６３、６４それぞれは、Ｘ軸方向に延びる略直線状のパターンであって、各々の幅Ｄ６３、Ｄ６４は、例えば約９０μｍである。グランドパターン６３、６４は、その間に導体パターン４２０、５２０を挟むようにして、導体パターン４２０、５２０と平行に配置される。グランドパターン６３と導体パターン４２０との間の距離Ｄ２１は、約１１６μｍであって、グランドパターン６４と導体パターン５２０との間の距離Ｄ２２は、約１１６μｍである。
【００５２】
導体パターン４２０、５２０、グランドパターン６１〜６４、及び第１絶縁層１４０ｉ、１５０ｉは、１００Ωの特性インピーダンスを有するストリップラインを構成する。導体パターン４２０、５２０やグランドパターン６３、６４の幅・配置等は、ストリップラインの特性に応じて変更してもよい。
【００５３】
接続ユニットＵ３は、主として、電気信号を導体パターン４２０から−Ｚ軸方向に伝送するためのユニットである。接続ユニットＵ３は、図２に示されるように、導体パターン４２０の端部と、接続導体４３０と、信号パッド４５０ａと、グランドパターン６０、６１、６２とを有している。接続ユニットＵ３のグランドパターン６０〜６２は、Ｘ−Ｙ平面において、接続導体４３０及び信号パッド４５０ａから所定の距離だけ離間している。
【００５４】
接続導体４３０は、ビア導体４３１ａ、４３２ａ、４３３ａ、４３４ａ、４３５ａ、４３６ａ、４３７ａ、４３８ａ、４３９ａ、４４０ａ、４４１ａ、４４２ａ、４４３ａと、導体パターン４３１ｂ、４３２ｂ、４３３ｂ、４３４ｂ、４３５ｂ、４３６ｂ、４３７ｂ、４３８ｂ、４３９ｂ、４４０ｂ、４４１ｂ、４４２ｂと、から構成されている。
【００５５】
ビア導体４３１ａは、第１絶縁層１４０ｉの内部に形成され、ビア導体４３２ａは、第１絶縁層１３０ｉの内部に形成され、ビア導体４３３ａは、第１絶縁層１２０ｉの内部に形成され、ビア導体４３４ａは、第２絶縁層１１０ｉの内部に形成される。また、ビア導体４３５ａは、第２絶縁層１６０ｉの内部に形成され、ビア導体４３６ａは、第１絶縁層１７０ｉの内部に形成され、ビア導体４３７ａは、第１絶縁層１８０ｉの内部に形成され、ビア導体４３８ａは、第１絶縁層１９０ｉの内部に形成される。また、ビア導体４３９ａは、第３絶縁層３１０ｉの内部に形成され、ビア導体４４０ａは、第３絶縁層３２０ｉの内部に形成され、ビア導体４４１ａは、第３絶縁層３３０ｉの内部に形成され、ビア導体４４２ａは、第３絶縁層３４０ｉの内部に形成され、ビア導体４４３ａは、第３絶縁層３５０ｉの内部に形成される。
【００５６】
ビア導体４３１ａ、４３２ａは、Ｚ軸の方向に沿って略直線上に配置されている。また、ビア導体４３３ａ、４３４ａは、Ｚ軸の方向に沿って略直線上に配置されている。また、ビア導体４３５ａ、４３６ａは、Ｚ軸の方向に沿って略直線上に配置されている。また、ビア導体４３７ａ、４３８ａは、Ｚ軸の方向に沿って略直線上に配置されている。また、ビア導体４３９ａ、４４０ａは、Ｚ軸の方向に沿って略直線上に配置されている。また、ビア導体４４１ａ〜４４３ａは、Ｚ軸の方向に沿って略直線上に配置されている。
【００５７】
導体パターン４３１ｂ〜４４２ｂそれぞれは、第３導体層３４１ｃから＋Ｚ側に隣り合う１２層の導体層それぞれに含まれる。詳しくは、導体パターン４３１ｂは第１導体層１３１ｃに含まれ、導体パターン４３２ｂは第１導体層１２１ｃに含まれ、導体パターン４３３ｂは第１導体層１１１ｃに含まれ、導体パターン４３４ｂは第１導体層１１２ｃに含まれる。また、導体パターン４３５ｂは第１導体層１６１ｃに含まれ、導体パターン４３６ｂは第１導体層１７１ｃに含まれ、導体パターン４３７ｂは第１導体層１８１ｃに含まれ、導体パターン４３８ｂは第２導体層１９１ｃに含まれる。また、導体パターン４３９ｂは第２導体層２１１ｃに含まれ、導体パターン４４０ｂは第２導体層２２１ｃに含まれ、導体パターン４４１ｂは第２導体層２３１ｃに含まれ、導体パターン４４２ｂは第２導体層２４１ｃに含まれる。
【００５８】
導体パターン４２０から出力された電気信号は、−Ｚ側へ向かって、ビア導体４３１ａ〜４４３ａと導体パターン４３１ｂ〜４４２ｂとに交互に伝わる。そして、この電気信号は、ビア導体４４３ａから信号パッド４５０ａへ伝わることで、プリント配線板１０から出力される。
【００５９】
続いて、上述のように構成されたプリント配線板１０の製造方法の一例について、図６〜２７を用いて説明する。
【００６０】
まず、図６に示されるように、両面銅張積層板１１０ｐを出発材料として準備する。両面銅張積層板１１０ｐは、プリプレグを硬化させることで形成された第１絶縁層１１０ｉ、第１絶縁層１１０ｉの＋Ｚ側の面上に形成された銅箔１１１ｐ、及び第１絶縁層１１０ｉの−Ｚ側の面上に形成された銅箔１１２ｐから構成される。
【００６１】
次に、例えばＣＯ２レーザやＵＶレーザを両面銅張積層板１１０ｐの＋Ｚ側の面に照射する。これにより、図７に示されるように、開口部１１０ｈが形成される。開口部１１０ｈは、銅箔１１１ｐ及び第１絶縁層１１０ｉを貫通するが、銅箔１１２ｐを貫通しないビアホールである。その後、必要に応じて開口部１１０ｈにデスミアを施す。なお、レーザの照射に先立って、銅箔１１１ｐの表面に黒化処理を施してもよい。
【００６２】
次に、例えばＰｄ等の触媒を、開口部１１０ｈの壁面等に付与する。その後、図８に示されるように、無電解めっきにより、開口部１１０ｈの壁面を含む両面銅張積層板１１０ｐの表面に、例えば銅からなる無電解めっき膜１１１ｑ、１１２ｑを形成する。
【００６３】
次に、無電解めっき膜１１１ｑ、１１２ｑをシード層として、電解めっきを施す。これにより、図９に示されるように、電解めっき膜１１１ｒ、１１２ｒが形成され、開口部１１０ｈの内部に充填される。
【００６４】
次に、図１０に示されるように、例えばフォトリソグラフィ技術により、エッチングレジスト１１５、１１６を形成する。エッチングレジスト１１５、１１６の平面形状は、第１導体層１１１ｃ、１１２ｃに含まれる導体パターンの平面形状（図１１参照）に対応する。
【００６５】
次に、第１絶縁層１１０ｉの両面に形成された導体膜のうち、エッチングレジスト１１５、１１６で覆われない部分を、エッチングで除去する。そして、エッチングレジスト１１５、１１６を除去する。これにより、図１１に示されるように、ビア導体４３４ａ等と、所定の導体パターンを有する第１導体層１１１ｃ、１１２ｃとが形成される。その後、必要に応じて、第１導体層１１１ｃ、１１２ｃの表面を粗面化して、外層側に設けられる第１絶縁層１２０ｉ、１６０ｉとの密着性を確保する。
【００６６】
次に、図１２に示されるように、第１絶縁層１１０ｉ及び第１導体層１１１ｃの＋Ｚ側の面上に、第１絶縁層１２０ｉとしてプリプレグを圧着する。また、第１絶縁層１１０ｉ及び第１導体層１１２ｃの−Ｚ側の面上に、第１絶縁層１６０ｉとしてプリプレグを圧着する。第１絶縁層１２０ｉの表面には銅箔１２１ｐが形成されており、第１絶縁層１６０ｉの表面には、銅箔１６１ｐが形成されている。
【００６７】
次に、銅箔１２１ｐ、１６１ｐをエッチングすることでその厚みを薄くした後に、レーザを照射する。これにより、図１３に示されるように、第１導体層１１１ｃに至る開口部１２０ｈが第１絶縁層１２０ｉに形成され、第１導体層１１２ｃに至る開口部１６０ｈが第１絶縁層１６０ｉに形成される。その後、必要に応じてデスミアを行う。
【００６８】
次に、開口部１２０ｈ、１６０ｈの壁面等に、例えばＰｄ等の触媒を付与する。そして、例えば化学めっき法により、図１４に示されるように、銅箔１２１ｐ、１６１ｐ上、及び開口部１２０ｈ、１６０ｈ内に、銅からなる無電解めっき膜１２１ｑ、１６１ｑを形成する。
【００６９】
次に、無電解めっき膜１２１ｑ、１６１ｑをシード層として、電解めっきを施す。これにより、図１５に示されるように、電解めっき膜１２１ｒ、１６１ｒが形成され、開口部１２０ｈ、１６０ｈの内部に充填される。
【００７０】
次に、図１６に示されるように、例えばフォトリソグラフィ技術により、エッチングレジスト１２５、１６５を形成する。エッチングレジスト１２５、１６５の平面形状は、第１導体層１２１ｃ、１６１ｃの導体パターンの平面形状（図１７参照）に対応する。
【００７１】
次に、第１絶縁層１２０ｉの＋Ｚ側の面に形成された導体膜及び第１絶縁層１６０ｉの−Ｚ側の面に形成された導体膜のうち、エッチングレジスト１２５、１６５で覆われない部分を、エッチングで除去する。そして、エッチングレジスト１２５、１６５を除去する。これにより、図１７に示されるように、ビア導体４３３ａ、４３５ａ等と、所定の導体パターンを有する第１導体層１２１ｃ、１６１ｃとが形成される。その後、必要に応じて、第１導体層１２１ｃ、１６１ｃの表面を粗面化して、外層側に設けられる第１絶縁層１３０ｉ、１７０ｉとの密着性を確保する。
【００７２】
次に、第１絶縁層１２０ｉ、１６０ｉ及び第１導体層１２１ｃ、１６１ｃと同様にして、第１絶縁層１３０ｉ〜１９０ｉと、第１導体層１３１ｃ〜１９１ｃとを形成する。以上により、図１８に示されるコア構造体１００が完成する。なお、第１絶縁層１３０ｉ〜１５０ｉそれぞれの内部には、ビア導体４３２ａ、４３１ａ、４０７ａそれぞれが形成される。また、第１絶縁層１７０ｉ〜１９０ｉそれぞれの内部には、ビア導体４３６ａ、４３７ａ、４３８ａそれぞれが形成される。
【００７３】
次に、コア構造体１００の第１面Ｆ１及び第２面Ｆ２上に、無機繊維補強材を含まない樹脂フィルムを積層する。その後、樹脂フィルムを熱硬化させることにより、図１９に示されるように、第２絶縁層２１０ｉと第３絶縁層３１０ｉとを形成する。
【００７４】
次に、図２０に示されるように、ＣＯ２レーザ等を照射することで、第１導体層１５１ｃに至る開口部２１０ｈを第２絶縁層２１０ｉに形成する。また、第１導体層１９１ｃに至る開口部３１０ｈを第３絶縁層３１０ｉに形成する。その後、クロム酸、過マンガン酸塩等の酸化剤に浸漬させることで、第２絶縁層２１０ｉ及び第３絶縁層３１０ｉの表面を粗化する。
【００７５】
次に、開口部２１０ｈ、３１０ｈの壁面を含む第２絶縁層２１０ｉ及び第３絶縁層３１０ｉの表面に、例えばＰｄ等の触媒を付与する。そして、例えば化学めっき法により、図２１に示されるように、銅からなる無電解めっき膜２１１ｑ、３１１ｑを形成する。
【００７６】
次に、感光性ドライフィルムを成膜して、リソグラフィ技術によりパターニングする。これにより、図２２に示されるように、無電解めっき膜２１１ｑ上には、開口部２１３を有するめっきレジスト２１５が形成され、無電解めっき膜３１１ｑ上には、開口部３１３を有するめっきレジスト３１５が形成される。開口部２１３の平面形状は、第２導体層２１１ｃが有する導体パターンの平面形状（図２４参照）に対応し、開口部３１３の平面形状は、第３導体層３１１ｃが有する導体パターンの平面形状（図２４参照）に対応する。
【００７７】
次に、図２３に示されるように、電解めっきにより、開口部２１３、３１３に電解めっき膜２１１ｒ、３１１ｒを形成する。
【００７８】
次に、例えばＮａＯＨ剥離液を用いて、めっきレジスト２１５、３１５を除去する。また、例えば硫酸と過酸化水素の混合液を用いて、不要な無電解めっき膜２１１ｑ、３１１ｑを除去する（クイックエッチング）。これにより、図２４に示されるように、ビア導体４０６ａ、４３９ａと、所定の導体パターンを有する第２導体層２１１ｃ、３１１ｃとが形成される。その後、第２導体層２１１ｃ及び第３導体層３１１ｃの表面を粗面化する。
【００７９】
次に、第２絶縁層２１０ｉ及び第２導体層２１１ｃと同様にして、図２５に示されるように、ビア導体４０２ａ〜４０５ａを有する第２絶縁層２２０ｉ〜２５０ｉと、第２導体層２２１ｃ〜２５１ｃとを形成する。これにより、接続導体４１０が形成される。また、第３絶縁層３１０ｉ及び第３導体層３１１ｃと同様にして、ビア導体４４０ａ〜４４３ａを有する第３絶縁層３２０ｉ〜３５０ｉと、第３導体層３２１ｃ〜３５１ｃとを形成する。これにより、接続導体４３０が形成される。
【００８０】
次に、図２６に示されるように、第２導体層２５１ｃの導体パターンを覆うように第２絶縁層２５０ｉ上にソルダレジスト層２９０を形成する。また、第３導体層３５１ｃの導体パターンを覆うように第３絶縁層３５０ｉ上にソルダレジスト層３９０を形成する。
【００８１】
次に、図２７に示されるように、第２導体層２５１ｃに至る開口部２９３をソルダレジスト層２９０に形成し、第３導体層３５１ｃに至る開口部３９３をソルダレジスト層３９０に形成する。
【００８２】
次に、開口部２９３、３９３から露出する第２導体層２５１ｃ及び第３導体層３５１ｃの表面に、無電解Ｎｉ／Ａｕめっき処理を施す。その後、開口部２９３、３９３の内部に半田ボールを搭載して、リフローを行う。これにより、図１に示されるように、半田バンプ２９１、２９２、３９１、３９２が形成される。
【００８３】
以上の工程により、本実施形態に係るプリント配線板１０が完成する。その後、必要があれば電気テストを実施する。
【００８４】
以上説明したように、本実施形態では、ビア導体４０２ａ〜４４３ａ等が充填される開口部が、レーザを用いて設けられた。この開口部の径は、プロセスの都合により比較的大きくなりやすい。開口部の径が大きくなると、ビア導体４０２ａ〜４４３ａ等の径が大きくなり、ビア導体４０２ａ〜４４３ａ等のランドの径も大きくなる。そのため、互いに対向する複数のランドによって、信号線４００の寄生キャパシタンスが増大することとなる。特に、電気信号をＺ軸方向に伝送する接続導体４１０、４３０において、寄生キャパシタンスが大きくなる。
【００８５】
寄生キャパシタンスが大きくなると、特性インピーダンスは低下する。このため、例えば、信号線４００を構成する接続導体４１０と導体パターン４２０との境界付近で特性インピーダンスが整合されない状態となる。この状態では、信号線４００によって伝送される電気信号の電力損失が大きくなってしまう。
【００８６】
しかしながら、本実施形態に係る信号線４００は、インダクタに相当する導体パターン４０６ｂを有している。これにより、例えば接続導体４１０の特性インピーダンスを増大させて、導体パターン４２０の特性インピーダンスとの整合を図ることができる。ひいては、信号線４００に低損失で電気信号を伝送させることができる。
【００８７】
続いて、信号線がインダクタを有する場合と、インダクタを有しない場合とを比較したシミュレーション実験について説明する。このシミュレーション実験は、接続ユニットＵ１、Ｕ３、及びストリップラインユニットＵ２のいずれにも含まれない導体パターン及びビア導体を、プリント配線板１０から省いた条件下で行われた。これにより、電気信号の伝送に関係ない導体パターン及びビア導体の影響が排除された結果を得られると考えられる。
【００８８】
図２８には、インダクタを有しない信号線８００の一部が示されている。信号線８００は、信号線４００とほぼ同様の構成を有するが、導体パターン４０６ｂに代えて、導体パターン８０６ｂを有している。この導体パターン８０６ｂは、導体パターン４０６ｂと比較して実質的にインダクタンスを有していない。
【００８９】
図２９には、信号線８００を含む接続ユニットＵ１が示されている。図２９中の信号線９００は、信号線８００と合わせて差動配線をなし、Ｘ−Ｚ平面Ｆ３に対して信号線８００と対称な構成を有する配線である。信号線８００、９００から構成される差動配線を、以下では差動配線Ｘ８という。
【００９０】
また、図２９中の距離Ｄ７１は、接続導体４１０及び信号パッド４０１ａと、グランドパターン６０との間の距離である。シミュレーション実験において、距離Ｄ７１は１００μｍに設定された。
【００９１】
図３０には、信号線４００を含む接続ユニットＵ１が示されている。図３０に示されるように、信号線４００、５００から構成される差動配線を、以下では差動配線Ｘ４という。
【００９２】
また、図３０中の距離Ｄ７２は、接続導体４１０を構成するランド及び信号パッド４０１ａと、グランドパターン６０との間の距離である。シミュレーション実験において、距離Ｄ７２は１４０μｍに設定された。
【００９３】
距離Ｄ７２を距離Ｄ７１より大きく設定することで、所望のインダクタンスを容易に得ることができる。また、信号線４００の寄生キャパシタンスを低減することができる。インダクタによるインダクタンスの調整に加えて、信号線とグランドとの間のキャパシタンスを調整することにより、特性インピーダンスを容易に整合させることができると考えられる。
【００９４】
なお、図２９、３０に図示されないグランドパターン６１、６２の平面形状は、グランドパターン６０のものと同様である。また、信号線５００、９００それぞれの周囲におけるグランドパターン６０〜６２の平面形状は、信号線４００、８００それぞれの周囲におけるグランドパターン６０〜６２の平面形状とＸ−Ｚ平面Ｆ３に対して対称である。
【００９５】
続いて、シミュレーション実験の結果について、図３１〜３３を用いて説明する。図３１には、ＴＤＲ（Time Domain Reflectometry）により評価された特性インピーダンスが示されている。図３１中の実線Ｌ４ａは、差動配線Ｘ４の特性インピーダンスを示し、破線Ｌ８ａは、差動配線Ｘ８の特性インピーダンスを示している。また、範囲Ｒ１は、電気信号が接続ユニットＵ１内を伝わる時間を示し、範囲Ｒ２は、電気信号がストリップラインユニットＵ２内を伝わる時間を示している。
【００９６】
図３１からわかるように、範囲Ｒ２では、ストリップラインユニットＵ２によって、差動配線Ｘ４、Ｘ８の双方の特性インピーダンスが約１００Ωに調整されている。また、範囲Ｒ１では、差動配線Ｘ８の特性インピーダンスが低下している。しかしながら、範囲Ｒ１において、差動配線Ｘ４の特性インピーダンスは、目標値の１００Ωに比較的近い値となっていることがわかる。
【００９７】
図３２には、差動配線Ｘ４、Ｘ８の挿入損失（Differential Insertion Loss）が示されている。図３２中の実線Ｌ４ｂは、差動配線Ｘ４の挿入損失を示し、破線Ｌ８ｂは、差動配線Ｘ８の挿入損失を示している。この図においては、挿入損失が小さいほど、縦軸の値が大きくなる。図３２からわかるように、差動配線Ｘ４の挿入損失は、差動配線Ｘ８のものよりも小さい。また、共振による破線Ｌ８ｂの振動成分が、実線Ｌ４ｂでは抑制されている。
【００９８】
図３３には、差動配線Ｘ４、Ｘ８の反射損失（Differential Return Loss）が示されている。図３３中の実線Ｌ４ｃは、差動配線Ｘ４の反射損失を示し、破線Ｌ８ｃは、差動配線Ｘ８の反射損失を示している。この図においては、反射損失が小さいほど、縦軸の値が小さくなる。図３３に示されるように、差動配線Ｘ４の反射損失は、差動配線Ｘ８のものよりも概ね小さい。
【００９９】
以上のシミュレーション実験の結果から、差動配線Ｘ４は、差動配線Ｘ８よりも低損失で電気信号を伝送することがわかる。すなわち、信号線４００は、信号線８００よりも低損失で電気信号を伝送することがわかる。
【０１００】
また、本実施形態において、Ｚ軸方向における接続導体４１０の長さＴ１（図３参照）は、Ｚ軸方向における接続導体４３０の長さＴ２（図２参照）よりも短い。通常、Ｚ軸方向における接続導体の長さが短いと、インダクタンスの値が小さくなるため、特性インピーダンスの値も、所望の値より小さくなってしまう。したがって、接続導体４１０の特性インピーダンスの値は、接続導体４３０のものよりも小さくなってしまう。
【０１０１】
しかしながら、本実施形態では、Ｚ軸方向における長さが短い方の接続導体４１０にインダクタが設けられた。これにより、接続導体４１０のインダクタンス値を増大させて、特性インピーダンスの値の調整を図ることが可能となる。ひいては、信号線４００の特性インピーダンスを効果的に整合させることができる。
【０１０２】
また、本実施形態に係るコア構造体１００の第１面１及び第２面Ｆ２は、コア構造体１００の内部に形成された複数のビア導体によって、電気的に接続された。複数のビア導体によって接続される場合は、スルーホール導体によって接続される場合と比較して、導体の体積が相対的に増大する。このため、第１面Ｆ１と第２面Ｆ２との間の導体抵抗を低減することが可能となる。
【０１０３】
また、本実施形態に係る接続導体４１０、４３０それぞれは、略直線上に配置された複数のビア導体を有していた。これにより、接続導体４１０、４３０それぞれによって占有される領域の増大が極力抑制される。その結果、プリント配線板１０内を通る配線を高密度に引き回すことが可能となる。
【０１０４】
また、本実施形態に係る導体パターン４２０は、ストリップラインであった。そして、導体パターン４２０の上下には、グランドパターン６１、６２を有するグランド層（第１導体層１３１ｃ、１５１ｃ）が配置された。これにより、クロストークノイズがグランド層により遮蔽されるため、導体パターン４２０の信号伝送損失を極力低減することができる。
【０１０５】
また、本実施形態に係る接続導体４１０、４３０、導体パターン４２０の特性インピーダンスの値はいずれも、所定の値とほぼ同じとなるように調整された。これにより、電気信号の反射等の発生を抑制し、高速信号の減衰量を小さくすることができる。
【０１０６】
また、本実施形態に係る第１導体層１１１ｃ〜１９１ｃの厚さＴ１１は、第２導体層２１１ｃ〜２５１ｃの厚みＴ２１より厚く、第３導体層３１１ｃ〜３５１ｃの厚みＴ３１より厚い。これにより、第１導体層１４１ｃに含まれる導体パターン４２０の導体抵抗が低減される。したがって、電気信号の伝送損失が低減する。
【０１０７】
また、コア構造体１００を構成する第１絶縁層１１０ｉ〜１９０ｉは、無機繊維補強材を含有した。これにより、プリント配線板１０の剛性が高められ、プリント配線板１０の反りが抑制される。その結果、プリント配線板１０に対する半導体素子等の実装性が向上する。また、コア構造体１００上に形成される第２絶縁層２１０ｉ〜２５０ｉ及び第３絶縁層３１０ｉ〜３５０ｉは、無機繊維補強材を含有しなかった。これにより、実装性の向上に加えて、高密度の導体形成が可能となる。
【０１０８】
また、本実施形態に係るストリップラインユニットＵ２は、コア構造体１００内に設けられた。コア構造体１００の第１絶縁層の厚さＴ１０は、第２絶縁層の厚さＴ２０や第３絶縁層の厚さＴ３０よりも厚いため、導体パターン４２０とグランドパターン６１、６２との間には、比較的長い距離が確保された。また、導体パターン４２０とグランドパターン６３との間にも、比較的長い距離Ｄ２１（図５参照）が確保された。具体的には、距離Ｄ２１の値は、厚さＴ１０の値以上であった。
【０１０９】
このため、ストリップラインユニットＵ２において、導体パターン４２０とグランドパターン６０〜６４との間に生じる寄生キャパシタンスが低減する。寄生キャパシタンスが低減すると、導体パターン４２０の特性インピーダンスが目標値より大きくなってしまう可能性がある。
【０１１０】
しかしながら、本実施形態では、導体パターン４２０の幅Ｄ４２０を比較的大きくすることで、導体パターン４２０のインダクタンスを低減し、特性インピーダンスを所定の目標値に調整した。これにより、導体パターン４２０の配線抵抗が低減される。その結果、信号線４００によって伝送される電気信号の電力損失を低減することができる。
【０１１１】
また、本実施形態に係る導体パターン４０６ｂは、第１導体層１５１ｃに含まれていた。すなわち、導体パターン４０６ｂは、コア構造体１００内のストリップラインユニットＵ２に比較的近い位置に配置された。これにより、接続導体４１０と導体パターン４２０とのインピーダンス整合を効率的に図ることができる。
【０１１２】
また、本実施形態に係る第１絶縁層１１０ｉ〜１９０ｉの比誘電率及び誘電正接は、所定の範囲内におさまっていた。誘電正接が比較的低い材料を用いて第１絶縁層１１０ｉ〜１９０ｉを形成することにより、信号線４００の寄生キャパシタンスの高周波特性を良好なものとすることができる。
【０１１３】
（第２の実施形態）
続いて、第２の実施形態について、上記第１の実施形態との相違点を中心に説明する。なお、第１の実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【０１１４】
本実施形態に係るプリント配線板１０は、第１の実施形態に係るインダクタパターンに代えて、複数の導体パターン及びビア導体からなるインダクタＵ４を有している。
【０１１５】
本実施形態に係る接続導体４１０は、図３４に示されるように、インダクタＵ４を有している。インダクタＵ４は、導体パターン４０７ｂ、４０８ｂと、導体パターン４２０のランド４２１と、ビア導体４０８ａ、４０９ａとから構成される。
【０１１６】
導体パターン４０７ｂは、第１導体層１４１ｃに含まれ、導体パターン４０８ｂは、第１導体層１３１ｃに含まれる。また、ビア導体４０８ａ、４０９ａは、第１絶縁層１４０ｉの内部に形成される。
【０１１７】
ビア導体４０７ａからインダクタＵ４に入力された電気信号は、導体パターン４０７ｂ、ビア導体４０８ａ、導体パターン４０８ｂ、ビア導体４０９ａ、ランド４２１をこの順で介して、導体パターン４２０の直線パターン４２２へ出力される。インダクタＵ４は、Ｘ−Ｚ平面内及びＸ−Ｙ平面内で電気信号を迂回させる伝送路を有することで、所定のインダクタンスを有している。
【０１１８】
具体的には、電気信号は、導体パターン４２０より内層側に位置する導体パターン４０８ｂに迂回した後に、ストリップラインユニットＵ２へ出力される。また、導体パターン４０８ｂは、図３５に示される平面形状を有している。このため、導体パターン４０８ｂを伝わる電気信号は、Ｘ−Ｙ平面において迂回する経路を辿って伝送される。
【０１１９】
本実施形態に係るプリント配線板１０は、第１の実施形態に係る製造方法と同様の製造方法によって製造することができる。
【０１２０】
続いて、インダクタＵ４を有しない信号線と、インダクタＵ４を有する信号線とを比較したシミュレーション実験について説明する。インダクタＵ４を有しない信号線（差動配線）は、第１の実施形態に係るシミュレーション実験と同様の構成を有するものとした。以下では、本実施形態に係る信号線４００、５００から構成される差動配線を、便宜上、差動配線Ｘ５という。
【０１２１】
図３６には、差動配線Ｘ５を含む接続ユニットＵ１が示されている。図３６中の距離Ｄ７３は、接続導体４１０を構成するランド及び信号パッド４０１ａと、グランドパターン６０との間の距離である。シミュレーション実験において、距離Ｄ７３は１４０μｍに設定された。
【０１２２】
図３７には、ＴＤＲにより評価された特性インピーダンスが示されている。図３７中の実線Ｌ５ａは、差動配線Ｘ５の特性インピーダンスを示す。図３７からわかるように、範囲Ｒ１において、差動配線Ｘ５の特性インピーダンスは、差動配線Ｘ８の特性インピーダンスよりも、目標値の１００Ωに概ね近い値となっている。
【０１２３】
図３８には、差動配線Ｘ５、Ｘ８の挿入損失が示されている。図３８中の実線Ｌ５ｂは、差動配線Ｘ５の挿入損失を示す。図３８に示されるように、差動配線Ｘ５の挿入損失は、差動配線Ｘ８のものよりも小さい。また、共振による破線Ｌ８ｂの振動成分が、実線Ｌ５ｂでは抑制されている。
【０１２４】
図３９には、差動配線Ｘ５、Ｘ８の反射損失が示されている。図３９中の実線Ｌ５ｃは、差動配線Ｘ５の反射損失を示す。図３９に示されるように、差動配線Ｘ５の反射損失は、差動配線Ｘ８のものよりも概ね小さい。また、共振による破線Ｌ８ｃの振動成分が、実線Ｌ５ｃでは抑制されている。
【０１２５】
以上のシミュレーション実験の結果から、差動配線Ｘ５は、差動配線Ｘ８よりも低損失で電気信号を伝送することがわかる。すなわち、本実施形態に係る信号線４００は、信号線８００よりも低損失で電気信号を伝送することがわかる。
【０１２６】
以上、本発明の実施形態について説明したが、本発明は、上記実施形態によって限定されるものではない。例えば、以下のように変形して実施することもできる。
【０１２７】
図４０に示されるように、信号線４００は、信号パッド４０１ａをインダクタとして有してもよい。一般的に、信号パッドの径は、ビア導体の径より大きい。例えば、上記実施形態に係る信号パッド４０１ａの径は、約１２０μｍである。このため、信号パッド４０１ａは、信号線のキャパシタンスを大きくする要因となる。したがって、半田バンプ２９１と信号線４００との境界付近において特性インピーダンスが整合しない状態となることが考えられる。しかしながら、信号パッド４０１ａのインダクタンスを調整することによって特性インピーダンスの整合を図り、信号線４００に低損失で電気信号を伝送させることが可能となる。
【０１２８】
また、上記の各実施形態では、接続導体４１０が１個のインダクタを有していたが、これには限定されない。例えば、図４１に示されるように、接続導体４３０がインダクタを有してもよいし、複数のインダクタとして、導体パターン４３２ｂ、４３４ｂを有してもよい。また、接続導体４１０、４３０の双方がインダクタを有していてもよい。
【０１２９】
また、上記の各実施形態に係るインダクタのターン数は１であったが、これには限定されない。例えば、図４３に示されるように、ターン数が１より大きいインダクタとして、導体パターン４４２ｂを形成してもよい。
【０１３０】
また、図４２に示されるように、接続導体４３０の長さＴ２が接続導体４１０の長さＴ１よりも短いときには、接続導体４３０が、図４３に示されるように、インダクタに相当する導体パターン４４２ｂを有してもよい。Ｚ軸方向の長さが比較的短い接続導体４３０のインダクタンス値を増大させることにより、上記第１の実施形態と同様に、信号線４００の特性インピーダンスを効果的に整合させることができる。
【０１３１】
また、図４３に示される例において、インダクタとして機能する導体パターン４４２ｂは、信号パッド４５０ａの直下の第３導体層３４１ｃに形成されている。一般的に、外部基板に接続するための信号パッドａは、ビア導体と比較して非常に大きい。例えば、上記実施形態に係る信号パッド４５０ａの径は、約７００μｍである。これにより、信号パッド４５０ａと他の配線等との間に大きなキャパシタンスが生じるため、特性インピーダンスの不整合が生じると考えられる。しかしながら、信号パッド４５０ａとＺ軸方向に隣り合う第３導体層３４１ｃにインダクタとして機能する導体パターン４４２ｂを設けることにより、特性インピーダンスの整合を図り、信号線４００に低損失で電気信号を伝送させることが可能となる。
【０１３２】
また、上記実施形態に係るグランドパターン６０〜６４に代えて、電源用の電源パターンを用いてプリント配線板１０を構成することもできる。
【０１３３】
また、上記実施形態に係るビア導体４０２ａ〜４４３ａ等は、開口部に導体が充填されることにより形成されたフィルド導体であったが、これには限定されない。例えば、ビアホールの内壁にビア導体を形成し、その内部に樹脂が充填されたコンフォーマル導体であってもよい。
【０１３４】
また、プリント配線板１０の構成、特に、その構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
【０１３５】
また、プリント配線板１０の製造方法は、上記実施形態にて説明した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
【０１３６】
例えば、無電解めっき膜１１１ｑ、１１２ｑ、１２１ｑ、１６１ｑ、２１１ｑ、３１１ｑ等の材料は銅に限られず任意であり、例えばニッケルや、チタン、クロム等を用いてもよい。また、無電解めっき膜１１１ｑ等以外に、スパッタ膜やＣＶＤ（Chemical Vapor Deposition）膜を用いることもできる。スパッタ膜やＣＶＤ膜を用いる場合には、Ｐｄ等の触媒が不要となる。
【０１３７】
また、各導体層の形成方法は任意である。例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ（ＳＡＰ）法、サブトラクティブ法、転写法、及びテンティング法のいずれか１つ、又はこれらの２以上を任意に組み合わせた方法で、導体層を形成してもよい。
【０１３８】
なお、めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）とをいう。また、めっきには、電解めっきや無電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ等の乾式めっきも含まれる。
【０１３９】
また、各絶縁層（層間絶縁層）の形成方法も任意である。例えばプリプレグや樹脂フィルムに代えて、それらの混合物、又はＲＣＦ（Resin Coated copper Foil）等を用いることもできる。
【０１４０】
上記実施形態及び変形例は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましいと考えられる。
【０１４１】
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
【符号の説明】
【０１４２】
１０  プリント配線板
１００  コア構造体
１１０ｈ、１２０ｈ、１６０ｈ、２１０ｈ、３１０ｈ  開口部
１１０ｉ〜１９０ｉ  第１絶縁層
１１０ｐ  両面銅張積層板
１１１ｃ〜１９１ｃ  第１導体層
１１１ｐ、１１２ｐ、１２１ｐ、１６１ｐ、  銅箔
１１１ｑ、１１２ｑ、１２１ｑ、１６１ｑ、２１１ｑ、３１１ｑ  無電解めっき膜
１１１ｒ、１１２ｒ、１２１ｒ、１６１ｒ、２１１ｒ、３１１ｒ  電解めっき膜
１１５、１１６、１２５、１６５  エッチングレジスト
２００  第１ビルドアップ層
２１０ｉ〜２５０ｉ  第２絶縁層
２１１ｃ〜２５１ｃ  第２導体層
２１３、２９３、３１３、３９３  開口部
２１５、３１５  めっきレジスト
２９０、３９０  ソルダレジスト層
２９１、２９２、３９１、３９２  半田バンプ
３００  第２ビルドアップ層
３１０ｉ〜３５０ｉ  第３絶縁層
３１１ｃ〜３５１ｃ  第３導体層
４００、５００、８００、９００  信号線
４０１、４５０  パッド群
４０１ａ、４５０ａ  信号パッド
４０１ｂ、４５０ｂ  パッド
４０２ａ〜４０９ａ、４３１ａ〜４４３ａ  ビア導体
４０２ｂ〜４０８ｂ、４３１ｂ〜４４２ｂ、８０６ｂ  導体パターン
４１０、４３０  接続導体
４２０、５２０  導体パターン
４２１  ランド
４２２  直線パターン
６０〜６４  グランドパターン
Ｅ１０  電子部品
Ｅ１１  端子
Ｆ１  第１面
Ｆ２  第２面
Ｆ３  Ｘ−Ｚ平面
Ｌ４ａ、Ｌ４ｂ、Ｌ４ｃ、Ｌ５ａ、Ｌ５ｂ、Ｌ５ｃ  実線
Ｌ８ａ、Ｌ８ｂ、Ｌ８ｃ  破線
Ｒ１、Ｒ２  範囲
Ｕ１、Ｕ３  接続ユニット
Ｕ２  ストリップラインユニット
Ｕ４  インダクタ
Ｘ４、Ｘ５、Ｘ８  差動配線
【図１】
2014093332.tif 000003
【図２】
2014093332.tif 000004
【図３】
2014093332.tif 000005
【図４】
2014093332.tif 000006
【図５】
2014093332.tif 000007
【図６】
2014093332.tif 000008
【図７】
2014093332.tif 000009
【図８】
2014093332.tif 000010
【図９】
2014093332.tif 000011
【図１０】
2014093332.tif 000012
【図１１】
2014093332.tif 000013
【図１２】
2014093332.tif 000014
【図１３】
2014093332.tif 000015
【図１４】
2014093332.tif 000016
【図１５】
2014093332.tif 000017
【図１６】
2014093332.tif 000018
【図１７】
2014093332.tif 000019
【図１８】
2014093332.tif 000020
【図１９】
2014093332.tif 000021
【図２０】
2014093332.tif 000022
【図２１】
2014093332.tif 000023
【図２２】
2014093332.tif 000024
【図２３】
2014093332.tif 000025
【図２４】
2014093332.tif 000026
【図２５】
2014093332.tif 000027
【図２６】
2014093332.tif 000028
【図２７】
2014093332.tif 000029
【図２８】
2014093332.tif 000030
【図２９】
2014093332.tif 000031
【図３０】
2014093332.tif 000032
【図３１】
2014093332.tif 000033
【図３２】
2014093332.tif 000034
【図３３】
2014093332.tif 000035
【図３４】
2014093332.tif 000036
【図３５】
2014093332.tif 000037
【図３６】
2014093332.tif 000038
【図３７】
2014093332.tif 000039
【図３８】
2014093332.tif 000040
【図３９】
2014093332.tif 000041
【図４０】
2014093332.tif 000042
【図４１】
2014093332.tif 000043
【図４２】
2014093332.tif 000044
【図４３】
2014093332.tif 000045