(57)【要約】      （修正有）【課題】表面実装半導体モジュールの大型化を避けながら、隣り合うリードフレームの間の沿面距離を長くする。同時に半導体チップで発生した熱の絶縁基板への伝導を低下させない。【解決手段】表面実装半導体モジュール１０は、半導体チップ１３を搭載したリードフレーム１４と、成形樹脂１５と、リードフレーム露出面１４ａを有する表面実装半導体装置１１を備える。さらに、絶縁基板１６と、半田付領域１７と、半田層１８を備えた配線基板１２を備える。リードフレーム露出面１４ａと半田付領域１７は半田層１８により半田結合している。表面実装半導体装置１１の成形樹脂１５は、リードフレーム露出面１４ａの間隙に凸部１５ａを有し、配線基板１２は、成形樹脂１５の凸部１５ａが嵌合する貫通孔１９を有する。【選択図】図２
2014207275.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを搭載した複数のリードフレームと、
前記半導体チップの全体およびリードフレームの一部を埋包する成形樹脂と、
前記リードフレームの露出面を有する表面実装半導体装置を備え、さらに、
絶縁基板と、前記絶縁基板上の半田付領域と、前記半田付領域上の半田層を有する配線基板を備え、
前記表面実装半導体装置の前記リードフレーム露出面と、前記配線基板の前記半田付領域が前記半田層により半田接合された表面実装モジュールであって、
前記成形樹脂は、複数の前記リードフレーム露出面の間隙に凸部または凹部を有し、
前記配線基板は、前記成形樹脂の凸部または凹部に対応する部分に貫通孔を有する表面実装モジュール。
【請求項２】
前記成形樹脂の凸部が前記配線基板の貫通孔に嵌合する請求項１に記載の表面実装モジュール。
【請求項３】
前記成形樹脂の凸部の高さが、前記配線基板の厚さと前記半田付領域の厚さと前記半田の厚さの和にほぼ等しい請求項１または２に記載の表面実装モジュール。
【請求項４】
前記成形樹脂の凸部が直方体形状である請求項１から３のいずれかに記載の表面実装モジュール。
【請求項５】
前記成形樹脂の凸部の前記リードフレームの間隙方向の厚さｄが、前記リードフレーム間に要求される耐圧Ｖ１を、前記成形樹脂の絶縁破壊強さＶ０で除した値（Ｖ１／Ｖ０）以上である｛ｄ≧（Ｖ１／Ｖ０）｝、請求項４に記載の表面実装モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装半導体装置が配線基板上に半田接合されてなる表面実装半導体モジュールに関する。
【背景技術】
【０００２】
図８（ｂ）は従来の表面実装半導体モジュール１１０の一例である。従来の表面実装半導体モジュール１１０は、図８（ａ）の表面実装半導体装置１１１と配線基板１１２を半田結合したものである。図７（ａ）は従来の表面実装半導体モジュール１１０に用いられる表面実装半導体装置１１１の断面図である。図７（ｂ）は従来の表面実装半導体モジュール１１０に用いられる表面実装半導体装置１１１の底面図である。図７（ｃ）は従来の表面実装半導体モジュール１１０に用いられる配線基板１１２の平面図である。図７（ｄ）は従来の表面実装半導体モジュール１１０に用いられる配線基板１１２の断面図である。
【０００３】
図７（ａ）に示す表面実装半導体装置１１１では、複数の半導体チップ１１３が複数のリードフレーム１１４に搭載されている。半導体チップ１１３の全体およびリードフレーム１１４の一部は成形樹脂１１５により埋包されている。なお図７（ａ）には半導体チップ１１３とリードフレーム１１４間のボンディング線は省略されている。
【０００４】
図７（ｂ）に示す表面実装半導体装置１１１の底面にはリードフレーム露出面１１４ａが露出している。リードフレーム露出面１１４ａは、半導体チップ１１３で発生した熱を配線基板１１２に伝導するのに用いられるため、半導体チップ１１３の搭載面の裏側にあたる部分である。リードフレーム露出面１１４ａは、表面実装半導体装置１１１と配線基板１１２の半田接合に用いられる。
【０００５】
図７（ｃ）、図７（ｄ）に示すように、配線基板１１２は絶縁基板１１６上に半田付領域１１７を有する。半田付領域１１７は、例えば、絶縁基板１１６上の銅箔をエッチングしてアイランドパターン化した銅箔アイランドである。さらに半田付領域１１７上に半田層１１８を有する。半田層１１８は、例えば、半田ペーストをスクリーン印刷してパターン形成された半田ペーストパターンである。半田付領域１１７および半田層１１８は、表面実装半導体装置１１１のリードフレーム露出面１１４ａに対応する箇所に設けられる。半田層１１８はリードフレーム露出面１１４ａと半田付領域１１７の半田接合に用いられる。
【０００６】
図８（ａ）は、従来の表面実装半導体モジュール１１０の組み立て工程の説明図である。表面実装半導体装置１１１を、リードフレーム露出面１１４ａの位置と半田層１１８の位置が合うようにして、配線基板１１２上に載置する。リードフレーム露出面１１４ａと半田層１１８は接する。次に表面実装半導体装置１１１および配線基板１１２を加熱して半田層１１８を溶融させ、リードフレーム露出面１１４ａと半田付領域１１７を半田接合する。
【０００７】
図８（ｂ）は従来の表面実装半導体モジュール１１０の断面図である。表面実装半導体装置１１１のリードフレーム露出面１１４ａが配線基板１１２の半田付領域１１７に半田層１１８により半田接合されている。半導体チップ１１３で発生した熱はリードフレーム１１４→半田層１１８→半田付領域１１７→絶縁基板１１６と伝導し放熱される。半導体チップ１１３の電気的接続もリードフレーム１１４→半田層１１８→半田付領域１１７と行なわれる。
【０００８】
表面実装半導体装置１１１では、成形樹脂１１５の表面を電流が流れる沿面電流が発生する。成形樹脂１１５（例えばエポキシ樹脂）は絶縁性が高いため、成形樹脂１１５の表面の沿面電流は、成形樹脂１１５の内部のリーク電流より大きい。成形樹脂１１５の表面が汚染されると沿面電流は更に大きくなる。通常の環境では成形樹脂１１５の表面がある程度汚染されることは避けられない。そのため、隣り合うリードフレーム１１４の間隔を広くして沿面電流を抑制する。隣り合うリードフレーム１１４の間隔を沿面距離１１９という。ＪＩＳ  Ｃ  ６０６６４−１「低圧系統内機器の絶縁協調−第１部」によると、隣り合うリードフレーム１１４の間に、例えば実効電圧が５００Ｖ印加される場合、隣り合うリードフレームの間隔を２．５ｍｍ離さなければならない。このとき沿面距離１１９の最小値は２．５ｍｍである。
【０００９】
沿面電流は絶縁基板１１６の表面でも発生する。絶縁基板１１６（例えばガラスクロスエポキシ樹脂）も絶縁性が高いため、絶縁基板１１６の表面の沿面電流は、絶縁基板１１６の内部のリーク電流より大きい。絶縁基板１１６の表面が汚染されると沿面電流は更に大きくなる。成形樹脂１１５の場合と同様、絶縁基板１１６についても沿面距離が設定される。図８（ｂ）の従来の表面実装半導体モジュール１１０の構造では、成形樹脂１１５に対する沿面距離１１９と、絶縁基板１１６に対する沿面距離１１９は等しくなる。
【００１０】
図９（ａ）は、高耐圧の（印加電圧の高い）表面実装半導体装置１１１Ｈを用いる従来の表面実装半導体モジュール１１０Ｈの組立工程の説明図である。表面実装半導体装置１１１Ｈを、リードフレーム露出面１１４ａの位置が半田層１１８の位置と合うようにして、配線基板１１２上に載置する。リードフレーム露出面１１４ａと半田層１１８は接する。次に表面実装半導体装置１１１Ｈおよび配線基板１１２を加熱して半田層１１８を溶融させ、リードフレーム露出面１１４ａと半田付領域１１７を半田接合する。
【００１１】
図９（ｂ）は、高耐圧の表面実装半導体装置１１１Ｈを使用した従来の表面実装半導体モジュール１１０Ｈの断面図である。表面実装半導体装置１１１Ｈのリードフレーム露出面１１４ａが配線基板１１２の半田付領域１１７に半田接合されている。図９（ｂ）の表面実装半導体モジュール１１０Ｈと図８（ｂ）の表面実装半導体モジュール１１０の違いは、図９（ｂ）の表面実装半導体モジュール１１０Ｈでは、隣り合うリードフレーム１１４の間に印加される電圧が図８（ｂ）の表面実装半導体モジュール１１０より高いため、図９（ｂ）の表面実装半導体モジュール１１０Ｈの方が沿面距離１１９が長いことである。
【００１２】
図８（ｂ）の従来の表面実装半導体モジュール１１０、図９（ｂ）の従来の表面実装半導体モジュール１１０Ｈでは、沿面電流を抑制するため、隣り合うリードフレーム１１４の間に印加される電圧が高くなるに従い、沿面距離１１９を大きくしなければならない。沿面距離１１９は、隣り合うリードフレーム１１４の間隔すなわち隣り合う半田付領域１１７の間隔である。しかし沿面距離１１９を大きくすると表面実装半導体モジュール１１０、１１０Ｈが大型化する。これは電気機器の小型化に反する。
【００１３】
高耐圧の表面実装半導体装置を用いる表面実装半導体モジュールにおいて、沿面距離を大きくとらなければならないことは、従来から問題となっていた。その対策として、例えば特許文献１（特開２００３−２８３０８２）では、隣接する接続用端子間の絶縁ベース材に溝を形成している。沿面距離は溝の深さだけ長くなるので、隣接する接続用端子間の距離を大きくしなくても沿面距離を長くすることができる。
【００１４】
また特許文献２（特開平１０−１７２６３５）では、端子台の接続端子間の樹脂部に凹凸部を設け沿面距離を拡大している。沿面距離は凹凸部の高さだけ長くなるので、隣接する接続用端子間の距離を大きくしなくても沿面距離を長くすることができる。
【００１５】
また特許文献３（特開２００２−３６８３７１）では、配線層の間に樹脂部材からなる介在部があり、介在部の上部が配線層の上方に突出している。沿面距離は突出部の外周だけ長くなるので、隣接する接続用端子間の距離を大きくしなくても沿面距離を長くすることができる。
【００１６】
また特許文献４（特開平７−８６７０４）では、金属板（接続用端子）の端面に突起部を形成し、突起部を絶縁体層に埋設している。図１０（ａ）、図１０（ｂ）は特許文献４の構造を従来の表面実装半導体モジュール１３０に応用したものである。
【００１７】
図１０（ａ）は表面実装半導体装置１３１を配線基板１３２に半田接合する工程の説明図である。表面実装半導体装置１３１を、リードフレーム１３３の露出面１３３ａの位置を配線基板１３２の半田層１３４の位置と合わせて、載置する。リードフレーム１３３の露出面１３３ａは半田層１３４と接する。次に表面実装半導体装置１３１および配線基板１３２を加熱して半田層１３４を溶融させ、リードフレーム露出面１３３ａと配線基板１３２の半田付領域１３５を半田接合する。
【００１８】
図１０（ｂ）は従来の表面実装半導体モジュール１３０の断面図である。表面実装半導体装置１３１のリードフレーム露出面１３３ａが配線基板１３２の半田付領域１３５に半田層１３４により接合されている。図１０（ｂ）の表面実装半導体モジュール１３０では、リードフレーム１３３の一部を削ってリードフレーム露出面１３３ａを小さくしている。これにより、表面実装半導体モジュール１３０を大型化することなく、沿面距離１３９を長くしている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００３−２８３０８２号公報
【特許文献２】特開平１０−１７２６３５号公報
【特許文献３】特開２００２−３６８３７１号公報
【特許文献４】特開平７−８６７０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
従来の表面実装半導体モジュール１１０、１１０Ｈでは沿面電流を防ぐため、隣り合うリードフレーム１１４の間に印加される電圧が高くなるに従い、沿面距離１１９を長くしなければならない。しかし沿面距離１１９を長くすると表面実装半導体モジュール１１０、１１０Ｈが大型化する。これは電気機器の小型化の要求に反する。
【００２１】
特許文献１（特開２００３−２８３０８２）の、隣接する接続用端子間の絶縁ベース材に溝を形成する構造では、絶縁ベース材が薄いときは深い溝を形成することができない。そのため沿面距離を必要なだけ長くすることが難しい。
【００２２】
特許文献２（特開平１０−１７２６３５）の、接続端子間の樹脂部に凹凸部を設ける構造は、図８（ｂ）の従来の表面実装半導体モジュール１１０には適用できない。表面実装半導体装置１１１と絶縁基板１１６の間に樹脂凹凸部を設ける空間がないからである。
【００２３】
特許文献３（特開２００２−３６８３７１）の、介在部の上部が配線層の上方に突出している構造は、図８（ｂ）の表面実装半導体モジュールには適用できない。表面実装半導体装置１１１と絶縁基板１１６の間に突出部を設ける空間がないからである。
【００２４】
特許文献４（特開平７−８６７０４）を応用した図１０（ｂ）の構造は、表面実装半導体モジュール１３０を大型化することなく沿面距離を長くすることができる。しかし、リードフレーム１３３の一部を削ってリードフレーム露出面１３３ａを小さくするため、半導体チップ１３６で発生した熱の絶縁基板１３７への伝導効率が、図８（ｂ）の表面実装半導体モジュール１１０に比べて低下するという問題がある。
【００２５】
本発明の目的は、表面実装半導体モジュールの大型化を避けながら、表面実装半導体モジュールの隣り合うリードフレームの間の沿面距離を長くすることである。同時に半導体チップで発生した熱の絶縁基板への伝導効率を低下させないことである。
【課題を解決するための手段】
【００２６】
（１）本発明の表面実装半導体モジュールは、複数の半導体チップを搭載した複数のリードフレームと、半導体チップの全体およびリードフレームの一部を埋包する成形樹脂と、リードフレームの露出面を有する表面実装半導体装置を備える。本発明の表面実装半導体モジュールは、さらに、絶縁基板と、絶縁基板上の半田付領域と、半田付領域上の半田層を備えた配線基板を備える。本発明の表面実装半導体モジュールにおいて、表面実装半導体装置のリードフレーム露出面と配線基板の半田付領域は半田層により半田結合している。本発明の表面実装半導体モジュールにおいて、表面実装半導体装置の成形樹脂は、複数のリードフレーム露出面の間隙に凸部または凹部を有する。配線基板は、成形樹脂の凸部または凹部に対応する部分に貫通孔を有する。
（２）本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部は配線基板の貫通孔に嵌合する。
（３）本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部の高さｈは、絶縁基板の厚さｔ１と半田付領域の厚さｔ２と半田層の厚さｔ３の和にほぼ等しい。すなわちｈ≒（ｔ１＋ｔ２＋ｔ３）である。
（４）本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部は直方体形状である。
（５）本発明の表面実装半導体モジュールにおいて、成形樹脂の凸部の、リードフレームの間隙方向の厚さｄは、リードフレーム間に要求される耐圧Ｖ１を、成形樹脂の絶縁破壊強さＶ０で除した値（Ｖ１／Ｖ０）以上である。すなわちｄ≧（Ｖ１／Ｖ０）である。
【発明の効果】
【００２７】
本発明の表面実装半導体モジュールは、表面実装半導モジュールの大型化を避けながら、隣り合うリードフレームの間の沿面距離を長くすることができる。また本発明の表面実装半導体モジュールは、半導体チップで発生した熱の絶縁基板への伝導効率が、従来の表面実装半導体モジュールと同等である。
【図面の簡単な説明】
【００２８】
【図１】（ａ）本発明の表面実装半導体モジュールの第一例に用いられる表面実装半導体装置の断面図、（ｂ）本発明の表面実装半導体モジュールの第一例に用いられる表面実装半導体装置の底面図、（ｃ）本発明の表面実装半導体モジュールの第一例に用いられる配線基板の平面図、（ｄ）本発明の表面実装半導体モジュールの第一例に用いられる配線基板の断面図
【図２】（ａ）本発明の表面実装半導体モジュールの第一例の組み立て工程の説明図、（ｂ）本発明の表面実装半導体モジュールの第一例の断面図
【図３】（ａ）本発明の表面実装半導体モジュールの第二例の組み立て工程の説明図、（ｂ）本発明の表面実装半導体モジュールの第二例の断面図
【図４】（ａ）本発明の表面実装半導体モジュールの第三例に用いられる表面実装半導体装置の断面図、（ｂ）本発明の表面実装半導体モジュールの第三例に用いられる表面実装半導体装置の底面図、（ｃ）本発明の表面実装半導体モジュールの第三例に用いられる配線基板の平面図、（ｄ）本発明の表面実装半導体モジュールの第三例に用いられる配線基板の断面図
【図５】（ａ）本発明の表面実装半導体モジュールの第四例の組み立て工程の説明図、（ｂ）本発明の表面実装半導体モジュールの第四例の断面図
【図６】（ａ）本発明の表面実装半導体モジュールの第五例の組み立て工程の説明図、（ｂ）本発明の表面実装半導体モジュールの第五例の断面図
【図７】（ａ）従来の表面実装半導体モジュールに用いられる表面実装半導体装置の断面図、（ｂ）従来の表面実装半導体モジュールに用いられる表面実装半導体装置の底面図、（ｃ）従来の表面実装半導体モジュールに用いられる配線基板の平面図、（ｄ）従来の表面実装半導体モジュールに用いられる配線基板の断面図
【図８】（ａ）従来の表面実装半導体モジュールの組み立て工程の説明図、（ｂ）従来の表面実装半導体モジュールの断面図
【図９】（ａ）高耐圧の表面実装半導体装置を用いる従来の表面実装半導体モジュールの組立工程の説明図、（ｂ）高耐圧の表面実装半導体装置を用いる従来の表面実装半導体モジュールの断面図
【図１０】（ａ）従来の表面実装半導体装置を配線基板に半田接合する工程の説明図、（ｂ）従来の表面実装半導体モジュールの断面図
【発明を実施するための形態】
【００２９】
図２（ｂ）は本発明の表面実装半導体モジュール１０の一例である。本発明の表面実装半導体モジュール１０は、図２（ａ）の表面実装半導体装置１１と配線基板１２を半田結合したものである。図１（ａ）は本発明の表面実装半導体モジュール１０に用いられる表面実装半導体装置１１の断面図である。図１（ｂ）は本発明の表面実装半導体モジュール１０に用いられる表面実装半導体装置１１の底面図である。図１（ｃ）は本発明の表面実装半導体モジュール１０に用いられる配線基板１２の平面図である。図１（ｄ）は本発明の表面実装半導体モジュール１０に用いられる配線基板１２の断面図である。
【００３０】
図１（ａ）に示すように、表面実装半導体モジュール１０に用いられる表面実装半導体装置１１では、複数の半導体チップ１３が複数のリードフレーム１４に搭載されている。半導体チップ１３の全体およびリードフレーム１４の一部は成形樹脂１５により埋包されている。なお図１（ａ）には半導体チップ１３とリードフレーム１４間のボンディング線は図示されていない。
【００３１】
図１（ｂ）に示すように表面実装半導体装置１１の底面にはリードフレーム露出面１４ａが露出している。リードフレーム露出面１４ａは、半導体チップ１３で発生した熱を配線基板１２に伝導する必要があるため、リードフレーム１４の、半導体チップ１３の搭載面の裏側にあたる部分である。リードフレーム露出面１４ａは、表面実装半導体装置１１と配線基板１２の半田接合に用いられる。表面実装半導体装置１１の成形樹脂１５は、複数のリードフレーム露出面１４ａの間に凸部１５ａを有する。
【００３２】
図１（ｃ）、図１（ｄ）に示すように、配線基板１２は絶縁基板１６（例えばガラスクロスエポキシ基板）上に半田付領域１７（例えば銅箔アイランドパターン）を有し、さらに半田付領域１７の上に半田層１８（例えば半田ペーストパターン）を有する。半田付領域１７および半田層１８は、表面実装半導体装置１１のリードフレーム露出面１４ａに対応する箇所に設けられる。半田層１８はリードフレーム露出面１４ａと半田付領域１７の半田接合に用いられる。
【００３３】
図１（ｄ）に示すように、配線基板１２において、絶縁基板１６の厚さはｔ１であり、半田付領域１７の厚さはｔ２であり、半田層１８の厚さはｔ３である。半田層１８の厚さが半田接合後に変化する場合は、半田接合後の半田層１８の厚さをｔ３とする。
【００３４】
図１（ｃ）、図１（ｄ）に示すように、配線基板１２は貫通孔１９を有する。貫通孔１９には、表面実装半導体装置１１の成形樹脂の凸部１５ａを隙間なくはめ込むことができる（成形樹脂の凸部１５ａが貫通孔１９に嵌合する）。
【００３５】
図１（ａ）に示す表面実装半導体装置１１の成形樹脂の凸部１５ａは直方体形状である。図１（ａ）に示す成形樹脂の凸部１５ａの高さｈ（リードフレーム露出面１４ａに垂直方向の高さ）は、絶縁基板１６の厚さｔ１と半田付領域１７の厚さｔ２と半田層１８の厚さｔ３の和にほぼ等しいことが好ましい。すなわちｈ≒（ｔ１＋ｔ２＋ｔ３）であることが好ましい。設計上はｈ＝（ｔ１＋ｔ２＋ｔ３）であっても、実際には絶縁基板１６の厚さｔ１、半田付領域１７の厚さｔ２、半田層１８の厚さｔ３のいずれにも誤差があるため、ｈ≒（ｔ１＋ｔ２＋ｔ３）となる。成形樹脂の凸部１５ａの高さｈをこのように設定すると、貫通孔１９に成形樹脂の凸部１５ａを挿入したとき、凸部１５ａの先端が配線基板１２の裏面と面一となるため、表面実装半導体モジュール１０を扱いやすくなる。しかし、成形樹脂の凸部１５ａの高さｈは、絶縁基板１６の厚さｔ１と半田付領域１７の厚さｔ２と半田層１８の厚さｔ３の和よりも大きくてもよいし、小さくてもよい。成形樹脂の凸部１５ａの高さｈが、絶縁基板１６の厚さｔ１と半田付領域１７の厚さｔ２と半田層１８の厚さｔ３の和よりも大きいときは、成形樹脂の凸部１５ａは絶縁基板１６の裏面から突出する。成形樹脂の凸部１５ａの高さｈが、絶縁基板１６の厚さｔ１と半田付領域１７の厚さｔ２と半田層１８の厚さｔ３の和よりも小さいときは、成形樹脂の凸部１５ａは絶縁基板１６の裏面よりも凹む。
【００３６】
成形樹脂の凸部１５ａが直方体形状の場合、凸部１５ａの、リードフレーム１４の間隙方向の厚さｄ（ｍｍ）は、リードフレーム１４間に要求される耐圧Ｖ１（Ｖ）を、成形樹脂１５の絶縁破壊強さＶ０（Ｖ／ｍｍ）で除した値（Ｖ１／Ｖ０）以上である。すなわちｄ≧（Ｖ１／Ｖ０）である。凸部１５ａの厚さｄ（厚さｄは、隣り合うリードフレーム露出面１４ａ間の距離に等しい）をこのように設定することにより、成形樹脂１５内で絶縁破壊が発生することを防止することができる。成形樹脂の凸部１５ａは中実な直方体形状と限らず、直方体形状の内部に必要に応じて中空部や溝を備えていてもよい。直方体形状の内部に中空部や溝を備えることにより、沿面距離をさらに長くできることがある。しかし直方体形状の内部に中空部や溝を備えている場合、成形樹脂１５内での絶縁破壊電圧が低くなる可能性がある。
【００３７】
図２（ａ）は本発明の表面実装半導体モジュール１０の組み立て工程の説明図である。表面実装半導体装置１１の成形樹脂の凸部１５ａを配線基板１２の貫通孔１９に挿入する。凸部１５ａは貫通孔１９に隙間なく嵌り込む（凸部１５ａは貫通孔１９に嵌合する）。凸部１５ａの先端は配線基板１２の裏面と面一になる。表面実装半導体装置１１のリードフレーム露出面１４ａの位置は、配線基板１２の半田層１８の位置と自動的に合う。リードフレーム露出面１４ａと半田層１８は接する。次に表面実装半導体装置１１および配線基板１２を加熱して半田層１８を溶融させ、リードフレーム露出面１４ａと半田付領域１７を半田接合する。
【００３８】
図２（ｂ）は本発明の表面実装半導体モジュール１０の断面図である。リードフレーム露出面１４ａが半田付領域１７と半田接合されている。半導体チップ１３で発生した熱はリードフレーム１４→半田層１８→半田付領域１７→絶縁基板１６と伝導し、放熱される。半導体チップ１３の電気的接続もリードフレーム１４→半田層１８→半田付領域１７と行なわれる。成形樹脂の凸部１５ａの先端と配線基板１２の裏面が面一である場合、表面実装半導体モジュール１０が扱いやすいという利点がある。
【００３９】
図２（ｂ）に示すように、本発明の表面実装半導体モジュール１０においては、隣り合うリードフレーム１４間の沿面距離２０が、成形樹脂の凸部１５ａの厚さ（ｄ）と絶縁基板１６の厚さの２倍（２×ｔ１）の和となる。すなわち沿面距離＝ｄ＋（２×ｔ１）となる。従って図２（ｂ）に示す本発明の表面実装半導体モジュール１０は、図８（ｂ）に示す従来の表面実装半導体モジュール１１０と比較して、沿面距離２０が（２×ｔ１）だけ長くなる。これにより隣り合うリードフレーム１４間の距離（ｄ）を、従来の表面実装半導体モジュール１１０より（２×ｔ１）だけ短縮することができる。
【００４０】
実際に隣り合うリードフレーム１４間の距離（ｄ）を決める場合は、沿面電流だけでなく成形樹脂内の絶縁破壊を考慮しなければならない。次に実例を示す。通常の環境（汚染度２）における最小絶縁距離規格（ＪＩＳ  Ｃ  ６０６６４−１）によると、図８（ｂ）の従来の表面実装半導体モジュール１１０において、絶縁基板１１６の厚さが１．６ｍｍ、隣り合うリードフレーム１１４間に印加される電圧Ｖ１が５００Ｖの場合、沿面距離１１９は２．５ｍｍ以上必要である。沿面距離１１９は、隣り合うリードフレーム１１４間の距離に等しい。
【００４１】
図２（ｂ）に示す本発明の表面実装半導体モジュール１０において、成形樹脂の凸部１５ａの厚さをｄ、絶縁基板１６の厚さをｔ１とすると、沿面距離２０はｄ＋（２×ｔ１）となる。ここで必要な沿面距離を２．５ｍｍ、絶縁基板１６の厚さｔ１を１．６ｍｍとすると、成形樹脂の凸部１５ａの厚さｄは−０．７ｍｍとなる。成形樹脂の凸部１５ａの厚さｄがマイナスになることはあり得ないので、リードフレーム１４間の成形樹脂１５の絶縁破壊を考慮しなければならない。すなわちこの場合は、リードフレーム１４間の成形樹脂１５の内部の絶縁破壊が支配的となる。成形樹脂１５の絶縁破壊電圧Ｖ０を、例えば、Ｖ０＝２０（ｋＶ／ｍｍ）とし、目標の絶縁耐圧を２ｋＶとすると、リードフレーム１４間の最小距離（成形樹脂の凸部１５ａの厚さｄの最小値に等しい）は、２（ｋＶ）／２０（ｋＶ／ｍｍ）＝０．１（ｍｍ）となる。すなわち、図８（ｂ）の従来の表面実装半導体モジュール１１０では隣り合うリードフレーム１１４間の距離が２．５ｍｍ以上必要であったのに対し、図２（ｂ）に示す本発明の表面実装半導体モジュール１０では隣り合うリードフレーム１４間の距離が０．１ｍｍ以上あればよい。このように本発明の表面実装半導体モジュール１０は、従来の表面実装半導体モジュール１１０より大幅に小型化ができる。
【００４２】
図３（ｂ）は本発明の表面実装半導体モジュール３０の第二例の断面図である。本発明の表面実装半導体モジュール３０は、図３（ａ）の表面実装半導体装置３１と配線基板３５を半田結合したものである。図３（ａ）は本発明の表面実装半導体モジュール３０の組み立て工程の説明図である。図３（ａ）に示すように、表面実装半導体モジュール３０に用いられる表面実装半導体装置３１では、複数の半導体チップ３２が複数のリードフレーム３３に搭載されている。半導体チップ３２の全体およびリードフレーム３３の一部は成形樹脂３４により埋包されている。表面実装半導体装置３１の底面にはリードフレーム露出面３３ａが露出している。リードフレーム露出面３３ａは半導体チップ３２で発生した熱を配線基板３５に伝導する。配線基板３５は絶縁基板３６（例えばガラスクロスエポキシ基板）上に半田付領域３７（例えば銅箔パターン）を有し、さらに半田付領域３７の上に半田層３８（例えば半田ペーストパターン）を有する。半田付領域３７および半田層３８は、リードフレーム露出面３３ａに対応する箇所に設けられる。半田層３８は、表面実装半導体装置３１のリードフレーム露出面３３ａと配線基板３５の半田付領域３７の半田接合に用いられる。配線基板３５は貫通孔３９を有する。貫通孔３９には、表面実装半導体装置３１の成形樹脂の凸部３４ａを隙間なくはめ込むことができる。すなわち成形樹脂の凸部３４ａは貫通孔３９に嵌合する。
【００４３】
図３（ａ）に示す本発明の表面実装半導体モジュール３０では、表面実装半導体装置３１がリードフレーム３３を三個備えているため、リードフレーム露出面３３ａも三カ所あり、リードフレーム３３間の成形樹脂３４の凸部３４ａが二個ある。それに対応して配線基板３５の貫通孔３９も二カ所ある。表面実装半導体モジュール３０の組立てに際しては、成形樹脂の各凸部３４ａを配線基板３５の各貫通孔３９に挿入する。各凸部３４ａは各貫通孔３９に隙間なく嵌り込む。すなわち各凸部３４ａは各貫通孔３９に嵌合する。各凸部３４ａの先端は配線基板３５の裏面と面一になる。リードフレーム露出面３３ａの位置は半田層３８の位置と自動的に合う。リードフレーム露出面３３ａは半田層３８と接する。次に表面実装半導体装置３１および配線基板３５を加熱して半田層３８を溶融させ、リードフレーム露出面３３ａと半田付領域３７を半田接合する。
【００４４】
図３（ｂ）は本発明の表面実装半導体モジュール３０の断面図である。リードフレーム露出面３３ａが半田付領域３７に半田接合されている。半導体チップ３２で発生した熱はリードフレーム３３→半田層３８→半田付領域３７→絶縁基板３６と伝導し、放熱される。半導体チップ３２の電気的接続もリードフレーム３３→半田層３８→半田付領域３７と行なわれる。
【００４５】
図３（ｂ）に示すように、本発明の表面実装半導体モジュール３０においては、隣り合うリードフレーム３３間の沿面距離４０が、成形樹脂の凸部３４ａの厚さ（ｄ）と絶縁基板の厚さの２倍（２×ｔ１）の和となる。すなわち沿面距離＝ｄ＋（２×ｔ１）となる。これにより、隣り合うリードフレーム３３間の距離（ｄ）を、従来の表面実装半導体モジュール１１０より（２×ｔ１）だけ短縮することができる。本発明の表面実装半導体モジュール３０において、隣り合うリードフレーム３３間の距離を決める場合、沿面電流より成形樹脂３４内部での絶縁破壊が支配的になることがあり得ることは、表面実装半導体モジュール１０の場合と同じである。
【００４６】
図４（ａ）は本発明の表面実装半導体モジュールの第三例（図示しない）に用いられる表面実装半導体装置５１の断面図である。図４（ｂ）は本発明の表面実装半導体モジュールの第三例（図示しない）に用いられる表面実装半導体装置５１の底面図である。図４（ｃ）は本発明の表面実装半導体モジュールの第三例（図示しない）に用いられる配線基板５２の平面図である。図４（ｄ）は本発明の表面実装半導体モジュールの第三例（図示しない）に用いられる配線基板５２の断面図である。
【００４７】
図４（ａ）に示すように、表面実装半導体装置５１では、複数の半導体チップ５３が複数のリードフレーム５４に搭載されている。半導体チップ５３の全体およびリードフレーム５４の一部は成形樹脂５５により埋包されている。表面実装半導体装置５１では４個のリードフレーム５４が格子状に配置されている。
【００４８】
図４（ｂ）に示すように表面実装半導体装置５１の底面にはリードフレーム露出面５４ａが露出している。リードフレーム露出面５４ａは半導体チップ５３で発生した熱を配線基板５２に伝導するため、リードフレーム５４の、半導体チップ５３の搭載面の裏側にあたる部分である。表面実装半導体装置５１の底面には４カ所のリードフレーム露出面５４ａが格子状に配置されている。表面実装半導体装置５１の成形樹脂５５は、４カ所のリードフレーム露出面５４ａの間に十字形の凸部５５ａを有する。
【００４９】
図４（ｃ）、図４（ｄ）に示すように、配線基板５２は絶縁基板５６（例えばガラスクロスエポキシ基板）上に半田付領域５７（例えば銅箔パターン）を有し、さらに半田付領域５７の上に半田層５８（例えば半田ペーストパターン）を有する。半田付領域５７および半田層５８は、表面実装半導体装置５１のリードフレーム露出面５４ａに対応する箇所に設けられる。半田層５８は、表面実装半導体装置５１のリードフレーム露出面５４ａと配線基板５２の半田付領域５７の半田接合に用いられる。配線基板５２は十字形の貫通孔５９を有する。十字形の貫通孔５９には、表面実装半導体装置５１の成形樹脂の十字形の凸部５５ａを隙間なくはめ込むことができる。すなわち十字形の凸部５５ａは十字形の貫通孔５９に嵌合する。表面実装半導体装置５１と配線基板５２を半田接合した表面実装半導体モジュールの第三例（図示しない）の断面図は、図２（ｂ）の表面実装半導体モジュール１０の断面図と同じになる。
【００５０】
図５（ｂ）は本発明の表面実装半導体モジュール７０の第四例の断面図である。本発明の表面実装半導体モジュール７０は、図５（ａ）の表面実装半導体装置７１と配線基板７５を半田結合したものである。図５（ａ）は本発明の表面実装半導体モジュール７０の組み立て工程の説明図である。図５（ａ）に示すように、表面実装半導体モジュール７０に用いられる表面実装半導体装置７１では複数の半導体チップ７２が複数のリードフレーム７３に搭載されている。半導体チップ７２の全体およびリードフレーム７３の一部は成形樹脂７４により埋包されている。表面実装半導体装置７１の底面にはリードフレーム露出面７３ａが露出している。リードフレーム露出面７３ａは半導体チップ７２で発生した熱を配線基板７５に伝導する。配線基板７５は絶縁基板７６（例えばガラスクロスエポキシ基板）上に半田付領域７７（例えば銅箔パターン）を有し、さらに半田付領域７７の上に半田層７８（例えば半田ペーストパターン）を有する。半田付領域７７および半田層７８は、リードフレーム露出面７３ａに対応する箇所に設けられる。半田層７８は、表面実装半導体装置７１のリードフレーム露出面７３ａと配線基板７５の半田付領域７７の半田接合に用いられる。配線基板７５は貫通孔７９を有する。貫通孔７９には、表面実装半導体装置７１の成形樹脂の凸部７４ａをはめ込むことができる。
【００５１】
図５（ａ）に示すように本発明の表面実装半導体モジュール７０に用いられる表面実装半導体装置７１の成形樹脂の凸部７４ａは三角柱を横にした形状である。配線基板７５の貫通孔７９の開口は長方形である。成形樹脂の凸部７４ａを配線基板７５の貫通孔７９に挿入する。成形樹脂の凸部７４ａの先端は配線基板７５の裏面と同じ高さになる。リードフレーム露出面７３ａの位置は半田層７８の位置と自動的に合う。リードフレーム露出面７３ａと半田層７８は接する。次に表面実装半導体装置７１および配線基板７５を加熱して半田層７８を溶融させ、リードフレーム露出面７３ａと半田付領域７７を半田接合する。
【００５２】
図５（ｂ）は本発明の表面実装半導体モジュール７０の断面図である。表面実装半導体装置７１のリードフレーム露出面７３ａが配線基板７５の半田付領域７７に半田接合されている。半導体チップ７２で発生した熱はリードフレーム７３→半田層７８→半田付領域７７→絶縁基板７６と伝導し、放熱される。半導体チップ７２の電気的接続もリードフレーム７３→半田層７８→半田付領域７７と行なわれる。本発明の表面実装半導体モジュール７０においては、隣り合うリードフレーム７３間の沿面距離８０が、成形樹脂の凸部７４ａの二辺の和となる。これにより隣り合うリードフレーム７３間の距離を、従来の表面実装半導体モジュール１１０より短縮することができる。
【００５３】
図６（ｂ）は本発明の表面実装半導体モジュール９０の第五例の断面図である。本発明の表面実装半導体モジュール９０は、図６（ａ）の表面実装半導体装置９１と配線基板９５を半田結合したものである。図６（ａ）は本発明の表面実装半導体モジュール９０の組み立て工程の説明図である。図６（ａ）に示すように、表面実装半導体モジュール９０に用いられる表面実装半導体装置９１では、複数の半導体チップ９２が複数のリードフレーム９３に搭載されている。半導体チップ９２の全体およびリードフレーム９３の一部は成形樹脂９４により埋包されている。表面実装半導体装置９１の底面にはリードフレーム露出面９３ａが露出している。リードフレーム露出面９３ａは半導体チップ９２で発生した熱を配線基板９５に伝導する。リードフレーム露出面９３ａは表面実装半導体装置９１と配線基板９５の半田接合に用いられる。配線基板９５は絶縁基板９６（例えばガラスクロスエポキシ基板）上に半田付領域９７（例えば銅箔パターン）を有し、さらに半田付領域９７の上に半田層９８（例えば半田ペーストパターン）を有する。半田付領域９７および半田層９８は、表面実装半導体装置９１のリードフレーム露出面９３ａに対応する箇所に設けられる。半田層９８は、表面実装半導体装置９１のリードフレーム露出面９３ａと配線基板９５の半田付領域９７の半田接合に用いられる。配線基板９５は貫通孔９９を有する。貫通孔９９の位置は、表面実装半導体装置９１の成形樹脂の凹部９４ａの位置と対応する。
【００５４】
図６（ａ）に示すように、本発明の表面実装半導体モジュール９０では、表面実装半導体装置９１の成形樹脂９４が、隣り合うリードフレーム９３の間に凹部９４ａを有する。配線基板９５には成形樹脂の凹部９４ａに対応する位置に貫通孔９９が設けられる。表面実装半導体モジュール９０の組み立てに際して、表面実装半導体装置９１を、表面実装半導体装置９１のリードフレーム露出面９３ａの位置を配線基板９５の半田層９８の位置と合わせて、配線基板９５上に載置する。リードフレーム露出面９３ａと半田層９８は接する。次に表面実装半導体装置９１および配線基板９５を加熱して半田層９８を溶融させ、リードフレーム露出面９３ａと半田付領域９７を半田接合する。
【００５５】
図６（ｂ）は本発明の表面実装半導体モジュール９０の断面図である。表面実装半導体装置９１のリードフレーム露出面９３ａが配線基板９５の半田付領域９７に半田接合されている。半導体チップ９２で発生した熱はリードフレーム９３→半田層９８→半田付領域９７→絶縁基板９６と伝導し、放熱される。半導体チップ９２の電気的接続もリードフレーム９３→半田層９８→半田付領域９７と行なわれる。
【００５６】
図６（ｂ）に示すように、本発明の表面実装半導体モジュール９０においては、隣り合うリードフレーム９３間の距離をｄとし、リードフレーム９３の上面から成形樹脂の凹部９４ａの上底までの距離をｋとすると、隣り合うリードフレーム９３間の沿面距離１００はｄ＋（２×ｋ）となる。従って図６（ｂ）に示す本発明の表面実装半導体モジュール９０は、図８（ｂ）に示す従来の表面実装半導体モジュール１１０と比較して、沿面距離１００が（２×ｋ）だけ長くなる。これにより隣り合うリードフレーム９３間の距離（ｄ）を、従来の表面実装半導体モジュール１１０より（２×ｋ）だけ短縮することができる。
【産業上の利用可能性】
【００５７】
本発明の表面実装半導体モジュールは、特に高耐圧の表面実装半導体を搭載した表面実装半導体モジュールの小型化に有用である。
【符号の説明】
【００５８】
１０、３０、７０、９０、１１０、１１０Ｈ、１３０...表面実装半導体モジュール
１１、３１、５１、７１、９１、１１１、１１１Ｈ、１３１...表面実装半導体装置
１２、３５、５２、７５、９５、１１２、１３２...配線基板
１３、３２、５３、７２、９２、１１３、１３６...半導体チップ
１４、３３、５４、７３、９３、１１４、１３３...リードフレーム
１４ａ、３３ａ、５４ａ、７３ａ、９３ａ、１１４ａ、１３３ａ...リードフレーム露出面
１５、３４、５５、７４、９４、１１５、１３８...成形樹脂
１５ａ、３４ａ、５５ａ、７４ａ...成形樹脂の凸部
１６、３６、５６、７６、９６、１１６、１３７...絶縁基板
１７、３７、５７、７７、９７、１１７、１３５...半田付領域
１８、３８、５８、７８、９８、１１８、１３４...半田層
１９、３９、５９、７９、９９...貫通孔
２０、４０、８０、１００、１１９、１３９...沿面距離
９４ａ...成形樹脂の凹部
【図１】
2014207275.tif 000003
【図２】
2014207275.tif 000004
【図３】
2014207275.tif 000005
【図４】
2014207275.tif 000006
【図５】
2014207275.tif 000007
【図６】
2014207275.tif 000008
【図７】
2014207275.tif 000009
【図８】
2014207275.tif 000010
【図９】
2014207275.tif 000011
【図１０】
2014207275.tif 000012