(57)【要約】【課題】ペースト材料を用いた電極構造では、表面平坦性と微細性・面導電率とを両立させることが困難である。【解決手段】電極構造は、基板と、上記基板の上に配置された絶縁性の第１電極相補層と、上記第１電極相補層と相補的なパターンで、上記第１電極相補層と同一の層に形成された第１電極層とを含み、上記第１電極層の表面粗さが上記第１電極相補層の表面粗さよりも小さい。【選択図】      図１
2014241356.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の上に配置された絶縁性の第１電極相補層と、前記第１電極相補層と相補的なパターンで、前記第１電極相補層と同一の層に形成された第１電極層とを含み、
前記第１電極層の表面粗さが前記第１電極相補層の表面粗さよりも小さい、電極構造。
【請求項２】
前記相補的なパターンは、前記第１電極相補層が存在しない前記基板上の領域である、請求項１に記載の電極構造。
【請求項３】
前記基板がフレキシブル材料からなる、請求項１又は請求項２に記載の電極構造。
【請求項４】
前記第１電極相補層の表面粗さが算術平均表面粗さで表したとき１．０μｍ以上であり、前記第１電極層の表面粗さが算術平均表面粗さで表したとき１．０μｍ以下である、請求項１乃至請求項３のいずれか一項に記載の電極構造。
【請求項５】
前記第１電極層及び前記第１電極相補層はインクまたはペースト状の材料を用いた印刷プロセスにより形成されている、請求項１乃至請求項４のいずれか一項に記載の電極構造。
【請求項６】
前記第１電極層の上に配置された誘電体層と、前記誘電体層の上に配置された第２電極層とをさらに含む、請求項１乃至請求項５のいずれか一項に記載の電極構造。
【請求項７】
前記第２電極はお互いに離間して配置された一対の電極であり、前記一対の電極間の前記誘電体層の上に配置された半導体層をさらに含む、請求項６に記載の電極構造。
【請求項８】
基板の上に選択的に第１電極相補層を配置し、前記第１電極相補層と同一の層に前記第１電極相補層と相補的なパターン状に第１電極層を形成し、
前記第１電極層は、前記第１電極層の表面粗さが前記第１電極相補層の表面粗さよりも小さく形成されている、
電極構造の製造方法。
【請求項９】
前記相補的なパターンは、前記第１電極相補層が存在しない前記基板上の領域である、請求項８に記載の電極構造の製造方法。
【請求項１０】
前記第１電極層は、粘度が１０Ｐａ・ｓ以下の材料を用いて形成され、
前記第１電極相補層は、粘度が１０Ｐａ・ｓ以上の材料を用いて形成されている、
請求項８又は請求項９に記載の電極構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極構造及びその製造方法に関し、特に、ペースト材料を用いた電極構造及びその製造方法に関する。
【背景技術】
【０００２】
ペースト材料を用いてスクリーン印刷法等の印刷法により、アクティブ素子、パッシブ素子等を含む印刷回路装置等の電極構造を製造することが知られている。スクリーン印刷法等の印刷法により製造された電極構造では、パターンの表面平坦性と、パターンの微細性及び面導電率はトレードオフの関係にある。パターンの面導電率はパターンの厚みにも比例するので、電子回路を構成するパターンの微細性や厚みともトレードオフの関係にある。形成に使用する材料の粘度が高ければ、微細性と面導電率には優れているが、表面平坦性は劣る。一方、形成に使用する材料の粘度が低ければ、微細性・面導電率には劣るが、表面平坦性は優れている。
【０００３】
高誘電率が必要とされる薄膜トランジスタ（ＴＦＴ）やコンデンサ等のアクティブ素子やパッシブ素子を形成する場合を考える。図５は、印刷法により形成された関連するコンデンサの断面図を示す。基板１１の上に第１電極層１２が形成されており、第１電極層１２の上に形成された誘電体層１３を介して第２電極層１４が形成されている。図６は、印刷法により形成された関連する薄膜トランジスタの断面図を示す。基板１１の上にゲート電極となる第１電極層１２が形成されており、第１電極層１２の上に形成された誘電体層１３を介してソース・ドレイン電極となる第２電極層１４が形成されており、第２電極層１４間の誘電体層１３の上にはチャネル領域となる半導体層１５が形成されている。
【０００４】
下層配線の平坦性が劣っている場合、その上に形成する絶縁層は厚くならざるを得ない。下層のアクティブ素子やパッシブ素子を構成する導電パターンの微細性や導電率を高める必要がある場合には、粘度の高い材料を選択する必要があるが、形成されたパターンは必然的に段差が生じやすくなる。このため、上層のパターン形成において、断裂が発生する可能性が増大するという課題があった。
【０００５】
一方、比較的低粘度の材料、すなわち、表面平坦性が実現できる程度の材料を用いて、微細性を向上させる手段として、基板にあらかじめ親水・疎水パターンを形成する方法が特許文献１に提案されている。特許文献１では、疎水性表面を有する基板に対し、導電性パターンを形成する予定の領域に親水化処理を施したのち、親水性の溶液を接触させて、導電性パターンを形成することが提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−７８３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１で提案された手法では、親水性の溶液を用いる必要があるため、パターン厚み、すなわち面導電率を向上させる構造には適用できない。このため、表面平坦性と微細性・面導電率とを両立できる構造を備えた電極構造及びその製造方法が望まれている。
【０００８】
本発明の目的は、ペースト材料を用いた電極構造では表面平坦性と微細性・面導電率とを両立させることが困難である、という課題を解決する電極構造及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を達成するため、本発明に係る電極構造は、基板と、上記基板の上に配置された絶縁性の第１電極相補層と、上記第１電極相補層と相補的なパターンで、上記第１電極相補層と同一の層に形成された第１電極層とを含み、
上記第１電極層の表面粗さが上記第１電極相補層の表面粗さよりも小さい。
【００１０】
さらに、本発明に係る電極構造の製造方法は、基板の上に選択的に第１電極相補層を配置し、上記第１電極相補層と同一の層に上記第１電極相補層と相補的なパターン状に第１電極層を形成し、
上記第１電極層は、上記第１電極層の表面粗さが上記第１電極相補層の表面粗さよりも小さく形成されている。
【発明の効果】
【００１１】
本発明によれば、ペースト材料を用いた電極構造であっても、表面平坦性と微細性・面導電率の向上とを両立することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態による電極構造を説明するための断面図である。
【図２】本発明の第２実施形態による電極構造を説明するための断面図である。
【図３Ａ】本発明の第１実施形態による電極構造の製造方法を説明するための断面図である。
【図３Ｂ】本発明の第１実施形態による電極構造の製造方法を説明するための断面図である。
【図３Ｃ】本発明の第１実施形態による電極構造の製造方法を説明するための断面図である。
【図３Ｄ】本発明の第１実施形態による電極構造の製造方法を説明するための断面図である。
【図３Ｅ】本発明の第１実施形態による電極構造の製造方法を説明するための断面図である。
【図４Ａ】本発明の第２実施形態による電極構造の製造方法を説明するための断面図である。
【図４Ｂ】本発明の第２実施形態による電極構造の製造方法を説明するための断面図である。
【図４Ｃ】本発明の第２実施形態による電極構造の製造方法を説明するための断面図である。
【図４Ｄ】本発明の第２実施形態による電極構造の製造方法を説明するための断面図である。
【図４Ｅ】本発明の第２実施形態による電極構造の製造方法を説明するための断面図である。
【図４Ｆ】本発明の第２実施形態による電極構造の製造方法を説明するための断面図である。
【図５】関連する電極構造を説明するための断面図である。
【図６】関連する他の電極構造を説明するための断面図である。
【発明を実施するための形態】
【００１３】
本発明の好ましい実施形態について、図面を参照しながら詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
【００１４】
パターンの表面粗さや平坦性を示す尺度としては様々ものが用いられており、Ｐ−Ｖ値（ピーク・トウ・バレイ値）やｎ点平均粗さ（Ｒｚ）などがあるが、この明細書では算術平均表面粗さ（Ｒａ）で表すこととする。算術平均表面粗さ（Ｒａ）は、ＪＩＳ  Ｂ０６０１で定義されており、例えば原子間力顕微鏡（ＡＦＭ）による観察により測定することができる。さらに、この明細書では、平坦性が高い或いは平坦性が優れるとは、対象パターンの表面の凹凸の度合いが小さいことを指し、平坦性が低い或いは平坦性が劣るとは、対象パターンの表面の凹凸の度合いが大きいことを指すものとする。
【００１５】
〔第１実施形態〕
初めに、本発明の第１実施形態による電極構造及びその製造方法について、説明する。本実施形態は、電子回路のパッシブ素子の一例として、コンデンサに適用した場合である。図１は、本発明の第１実施形態による電極構造を説明するための断面図である。図３Ａ乃至図３Ｅは、本発明の第１実施形態による電極構造の製造方法を説明するための製造工程順の断面図である。
【００１６】
本実施形態のペースト材料を用いて印刷法により形成されたコンデンサは、図１に示すように、基板１の上に配置された第１電極相補層６と、この第１電極相補層６と相補的なパターンで、第１電極相補層６と同一の層に形成された第１電極層２とを含み、第１電極層２の平坦性が前記第１電極相補層６の平坦性よりも高いことを特徴としている。さらに、コンデンサは、第１電極層２の上に形成された誘電体層３と、誘電体層３の上に形成され第１電極層２と対向する第２電極層４とを含んでいる。
【００１７】
次に、本実施形態による電極構造の製造方法について、説明する。まず、図３Ａのように、基板１を用意する。基板１は、フレキシブルなフィルム等でもよいし、リジッドな基体でもよい。また、平面形状のほか、曲面形状のものであってもよい。材料は、耐熱性、加工容易性、入手容易性等の観点から、フィルムならポリイミド樹脂など、リジッドな基体ならエポキシ樹脂などが好適である。
【００１８】
基板１の上に、図３Ｂのように、第１電極相補層６を選択的に形成する。第１電極相補層６は、この後に形成する第１電極層２に対し相補的なパターンをなすものであり、かつ概ね１０Ｐａ・ｓ以上の高粘度の材料によって形成される。印刷法によって、パターンは微細に形成できる。
【００１９】
第１電極相補層６の材料は絶縁性であれば特に限定されないが、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリベンゾオキサゾール樹脂、及びポリノルボルネン樹脂等を好適に用いることができる。特に、ポリイミド樹脂、及びポリベンゾオキサゾール樹脂は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているので、高い信頼性を得ることができる。
【００２０】
第１電極相補層６の形成プロセスには、スクリーン印刷法、グラビア印刷法、マイクロコンタクト印刷法、ディスペンサ法等が好適に用いられる。ディスペンサ法では、高粘度の材料の適したジェットディスペンサ、スクリューディスペンサ等がより好適に用いられる。こうして形成されたパターンの表面平坦性は、概ね算術平均表面粗さＲａ＝１．０μｍ以上である。
【００２１】
続くプロセスによって、図３Ｃのように、第１電極層２を形成する。第１電極層２は、概ね１０Ｐａ・ｓ以下の低粘度の材料によって形成される。あらかじめ第１電極相補層６が形成されているので、第１電極相補層６のパターンに追随し、微細パターンとなる。第１電極層２は第１電極相補層６に対し相補的なパターンとなるように、言い換えると基板１の上に配置された第１電極相補層６が存在しない領域の基板１の上に形成される。第１電極層２を形成する材料は低粘度であるため、図３Ｃに示すように表面は平坦に保たれる。第１電極層２の材料は、金属ナノ粒子を含む、金属ナノペースト、金属ナノインク、導電性を有する有機物、金属カーボン・ナノ・チューブ（金属ＣＮＴ）等が好適に用いられる。金属ＣＮＴなどの導電性ファイバーを混錬したゴム材料、ペースト材料を用いることもできる。
【００２２】
これらの電極形成プロセスや配線形成プロセスとしては、材料の粘度が１Ｐａ・ｓよりも低い場合は、インクジェット法、ディスペンサ法等の滴下プロセス等が選択できる。材料の粘度が１Ｐａ・ｓよりも高い場合、スクリーン印刷法、グラビア印刷法、マイクロコンタクト法等が選択できる。こうして形成された第１電極層２のパターンの表面平坦性は、概ね算術平均表面粗さＲａ＝１．０μｍ以下である。
【００２３】
次に、図３Ｄに示すように、第１電極層２の上に誘電体層３を形成する。誘電体層３の材料は、特に限定されないが、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリベンゾオキサゾール樹脂、及びポリノルボルネン樹脂等を好適に用いることができる。特に、ポリイミド樹脂、及びポリベンゾオキサゾール樹脂は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているので、高い信頼性を得ることができる。ポリイミドであれば、前駆体であるポリアミド酸の液状インクを架橋反応により硬化させることにより層が形成できる。誘電体層３は、インクジェット印刷法、スクリーン印刷法、グラビア印刷法、ディスペンサ法等により形成される。
【００２４】
さらに、続くプロセスによって、図３Ｅのように、誘電体層３の上に第２電極層４を形成する。第２電極層４の材料は、特に限定されないが、金属ナノ粒子を含む、金属ナノペースト、金属ナノインク、導電性を有する有機物、金属ＣＮＴ等が好適に用いられる。また金属ＣＮＴなどの導電性ファイバーを混錬したゴム材料、ペースト材料を用いることもできる。これらの配線形成プロセスとしては、スクリーン印刷法、グラビア印刷法、インクジェット法、ディスペンサ法、マイクロコンタクト法、熱インプリント法、紫外線（ＵＶ）インプリント法等のいわゆるインプリント法や、インクジェット法も選択できる。
【００２５】
こうして、誘電体層３を介して、第１電極層２と第２電極層４とが対向するコンデンサを印刷法により製造することができる。
【００２６】
本実施形態によれば、印刷法により第１電極層２の導電パターンを塗布する前に、この導電パターンと相補的な関係にある絶縁パターンを粘度の高い絶縁材料によって形成している。その後、粘度の比較的低い材料による導電パターンを、先に形成した相補的な絶縁パターンに流し込むように形成する。相補的で微細なパターンが、先に塗布した粘度の高い絶縁材料によって形成されているので、これに流し込むだけで、粘度の低い導電性パターンでも微細で厚みのあるパターンとなる。厚みのあるパターンとすることができるので、導電率の高いパターンを形成することができる。
【００２７】
これにより、表面平坦性と微細性・面導電率とを両立させた、第１電極層２の導電パターンを印刷法により形成することができる。第１電極層１の表面平坦性が向上したことにより、その上に形成される段差は小さくなり、上層のパターン形成において断裂が発生する可能性を小さくすることができる。
【００２８】
〔第２実施形態〕
次に、本発明の第２実施形態による電極構造及びその製造方法について、説明する。本実施形態は、電子回路のアクティブ素子の一例として、薄膜トランジスタに適用した場合である。図４Ａ乃至図４Ｆは、本発明の第２実施形態による電極構造の製造方法を説明するための製造工程順の断面図である。
【００２９】
本実施形態の印刷法により形成された薄膜トランジスタは、図２に示すように、基板１の上に配置された第１電極相補層６と、この第１電極相補層６と相補的なパターンで、第１電極相補層６と同一の層に形成されたゲート電極となる第１電極層２とを含み、第１電極層２の平坦性が前記第１電極相補層６の平坦性よりも高いことを特徴としている。さらに、本実施形態の薄膜トランジスタは、第１電極層２の上に形成された誘電体層３と、誘電体層３の上にお互いに離間して配置されたソース・ドレイン電極となる一対の第２電極層４と、一対の第２電極層４間の誘電体層３の上に配置された半導体層５とを含んでいる。
【００３０】
次に、本実施形態による電極構造の製造方法について、説明する。まず、図４Ａのように、基板１を用意する。基板１は、フレキシブルなフィルム等でもよいし、リジッドな基体でもよい。また、平面形状のほか、曲面形状のものであってもよい。材料は、耐熱性、加工容易性、入手容易性等の観点から、フィルムならポリイミド樹脂など、リジッドな基体ならエポキシ樹脂などが好適である。
【００３１】
基板１の上に、図４Ｂのように、第１電極相補層６を選択的に形成する。第１電極相補層６は、この後に形成する第１電極層２に対し相補的なパターンをなすものであり、かつ概ね１０Ｐａ・ｓ以上の高粘度の材料によって形成される。印刷法によってパターンは微細に形成できる。
【００３２】
第１実施形態と同様に、第１電極相補層６の材料は、絶縁性であれば特に限定されないが、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリベンゾオキサゾール樹脂、及びポリノルボルネン樹脂等を好適に用いることができる。特に、ポリイミド樹脂、及びポリベンゾオキサゾール樹脂は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。
【００３３】
第１電極相補層６の形成プロセスには、スクリーン印刷法、グラビア印刷法、マイクロコンタクト印刷法、ディスペンサ法等が好適に用いられる。ディスペンサ法では、高粘度の材料の適したジェットディスペンサ、スクリューディスペンサ等がより好適に用いられる。こうして形成されたパターンの表面平坦性は、概ね算術平均表面粗さＲａ＝１．０μｍ以上である。
【００３４】
続くプロセスによって、図４Ｃのように、ゲート電極となる第１電極層２を形成する。第１電極層２は、概ね１０Ｐａ・ｓ以下の低粘度の材料によって形成される。あらかじめ第１電極相補層６が形成されているために、第１電極相補層６のパターンに追随し、微細パターンとなる。第１電極層２は第１電極相補層６に対し相補的なパターンとなるように、言い換えると基板１の上に配置された第１電極相補層６が存在しない領域の基板１の上に形成される。第１電極層２を形成する材料は低粘度であるため、図４Ｃに示すように表面は平坦に保たれる。第１電極層２の材料は、金属ナノ粒子を含む、金属ナノペースト、金属ナノインク、導電性を有する有機物、金属ＣＮＴ等が好適に用いられる。金属ＣＮＴなどの導電性ファイバーを混錬したゴム材料、ペースト材料を用いることもできる。
【００３５】
これらの電極形成プロセスや配線形成プロセスとしては、材料の粘度が１Ｐａ・ｓよりも低い場合、インクジェット法、ディスペンサ法等の滴下プロセス等が選択できる。材料の粘度が１Ｐａ・ｓよりも高い場合、スクリーン印刷法、グラビア印刷法、マイクロコンタクト法等が選択できる。こうして形成された第１電極層２のパターンの表面平坦性は、概ね算術平均表面粗さＲａ＝１．０μｍ以下である。
【００３６】
次に、図４Ｄのように、第１電極層２の上にゲート絶縁膜となる誘電体層３を形成する。誘電体層３の材料は、特に限定されないが、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリベンゾオキサゾール樹脂、及びポリノルボルネン樹脂等を好適に用いることができる。特に、ポリイミド樹脂、及びポリベンゾオキサゾール樹脂は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。ポリイミドならば、前駆体であるポリアミド酸の液状インクを架橋反応により硬化させることにより層が形成できる。薄い膜であることが求められるゲート絶縁膜には特に好適である。誘電体層３の形成は、インクジェット印刷法、スクリーン印刷法、グラビア印刷法、ディスペンサ法等により形成される。
【００３７】
さらに、続くプロセスによって、図４Ｅに示すように、誘電体層３の上にお互いに離間してソース・ドレイン電極となる一対の第２電極層４を形成する。第２電極層４の材料は、特に限定されないが、金属ナノ粒子を含む、金属ナノペースト、金属ナノインク、導電性を有する有機物、金属ＣＮＴ等が好適に用いられる。また金属ＣＮＴなどの導電性ファイバーを混錬したゴム材料、ペースト材料を用いることもできる。これらの配線形成プロセスとしては、スクリーン印刷法、グラビア印刷法、インクジェット法、ディスペンサ法、やマイクロコンタクト法、熱インプリント法、ＵＶインプリント法等のいわゆるインプリント法や、インクジェット法も選択できる。
【００３８】
さらに、続くプロセスによって、図４Ｆのように、一対の第２電極層４間の誘電体層３の上に半導体層５を形成する。半導体層５は、半導体インクを、ディスペンサ法、インクジェット印刷法等により滴下し、これを乾燥して形成される。半導体インクには、カーボンナノチューブとその分散剤、溶剤を混合したものや、溶剤に可溶な有機半導体を溶剤に溶かしたインクが好適に用いられる。有機半導体には、チオフェンおよびその誘導体を骨格にもつポリマー、フェニレンビニレンおよびその誘導体を骨格にもつポリマー、アニリンおよびその誘導体を骨格にもつポリマー、ピロールおよびその誘導体を骨格にもつオリゴマーやポリマー、アセチレンおよびその誘導体を骨格にもつオリゴマーやポリマー、ヘプタジエンおよびその誘導体を骨格にもつポリマー、フタロシアニン類およびそれらの誘導体、ジアミン類、フェニルジアミン類およびそれらの誘導体、ペンタセンおよびその誘導体、ポルフィリンおよびその誘導体、シアニン、キノン、ナフトキノンなどの低分子が利用され得るが、製造性ならびに大気下での安定性、電荷移動度などの観点から、ベンゾチエノベンゾチオフェン系の材料が好適に用いられる。一方、入手性を考慮すればポリチオフェン系の材料でも良い。
【００３９】
こうして、第１電極層２をゲート電極とし、一対の第２電極層４をソース・ドレイン電極とし、誘電体膜３をゲート絶縁膜とし、チャネル領域が半導体層５に形成される、ボトムゲート型の薄膜トランジスタを印刷法により製造することができる。
【００４０】
本実施形態によれば第１実施形態と同様に、印刷法により第１電極層２の導電パターンを塗布する前に、この導電パターンと相補的な関係にある絶縁パターンを粘度の高い絶縁材料によって形成している。その後、粘度の比較的低い材料による導電パターンを、先に形成した相補的な絶縁パターンに流し込むように形成する。相補的で微細なパターンが、先に塗布した粘度の高い絶縁材料によって形成されているので、これに流し込むだけで、粘度の低い導電性パターンでも微細で厚みのあるパターンとなる。厚みのあるパターンとすることができるので、導電率の高いパターンを形成することができる。
【００４１】
これにより、表面平坦性と微細性・面導電率とを両立させて、印刷法により第１電極層２の導電パターンを形成することができる。表面平坦性が向上したことにより、その上に形成される段差は小さくなり、上層のパターン形成において断裂が発生する可能性を小さくすることができる。
【００４２】
以上、本発明の好ましい実施形態を説明したが、本発明はこれに限定されるものではない。例えば、上述した実施形態ではコンデンサや薄膜トランジスタに本発明を適用した場合で説明したが、電極構造を構成する、他のパッシブ素子やアクティブ素子にも適用できる。
【００４３】
本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲に含まれることはいうまでもない。
【００４４】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）基板と、前記基板の上に配置された絶縁性の第１電極相補層と、前記第１電極相補層と相補的なパターンで、前記第１電極相補層と同一の層に形成された第１電極層とを含み、
前記第１電極層の表面粗さが前記第１電極相補層の表面粗さよりも小さい、電極構造。
（付記２）前記相補的なパターンは、前記第１電極相補層が存在しない前記基板上の領域である、付記１に記載の電極構造。
（付記３）前記基板がフレキシブル材料からなる、付記１又は付記２に記載の電極構造。
（付記４）前記第１電極相補層の表面粗さが算術平均表面粗さで表したとき１．０μｍ以上であり、前記第１電極層の表面粗さが算術平均表面粗さで表したとき１．０μｍ以下である、付記１乃至付記３のいずれか一つに記載の電極構造。
（付記５）前記第１電極層及び前記第１電極相補層はインクまたはペースト状の材料を用いた印刷プロセスにより形成されている、付記１乃至付記４のいずれか一つに記載の電極構造。
（付記６）前記第１電極層の上に配置された誘電体層と、前記誘電体層の上に配置された第２電極層とをさらに含む、付記１乃至付記５のいずれか一つに記載の電極構造。
（付記７）前記第２電極はお互いに離間して配置された一対の電極であり、前記一対の電極間の前記誘電体層の上に配置された半導体層をさらに含む、付記６に記載の電極構造。
（付記８）基板の上に選択的に第１電極相補層を配置し、前記第１電極相補層と同一の層に前記第１電極相補層と相補的なパターン状に第１電極層を形成し、
前記第１電極層は、前記第１電極層の表面粗さが前記第１電極相補層の表面粗さよりも小さく形成されている、電極構造の製造方法。
（付記９）前記相補的なパターンは、前記第１電極相補層が存在しない前記基板上の領域である、付記８に記載の電極構造の製造方法。
（付記１０）前記第１電極層は、粘度が１０Ｐａ・ｓ以下の材料を用いて形成され、
前記第１電極相補層は、粘度が１０Ｐａ・ｓ以上の材料を用いて形成されている、付記８又は付記９に記載の電極構造の製造方法。
（付記１１）前記基板がフレキシブル材料からなる、付記８乃至付記１０のいずれか一つに記載の電極構造の製造方法。
（付記１２）前記第１電極層及び前記第１電極相補層はインクまたはペースト状の材料を用いた印刷プロセスにより形成されている、付記８乃至付記１１のいずれか一つに記載の電極構造の製造方法。
（付記１３）前記第１電極層の上に誘電体層を配置し、前記誘電体層の上に第２電極層を配置する、付記８乃至付記１２のいずれか一つに記載の電極構造の製造方法。
（付記１４）前記第２電極としてお互いに離間して一対の電極を配置し、前記第２電極の前記一対の電極間の前記誘電体層の上に半導体層を配置する、付記１３に記載の電極構造の製造方法。
【符号の説明】
【００４５】
１    基板
２    第１電極層
３    誘電体層
４    第２電極層
５    半導体層
６    第１電極相補層
【図１】
2014241356.tif 000003
【図２】
2014241356.tif 000004
【図３Ａ】
2014241356.tif 000005
【図３Ｂ】
2014241356.tif 000006
【図３Ｃ】
2014241356.tif 000007
【図３Ｄ】
2014241356.tif 000008
【図３Ｅ】
2014241356.tif 000009
【図４Ａ】
2014241356.tif 000010
【図４Ｂ】
2014241356.tif 000011
【図４Ｃ】
2014241356.tif 000012
【図４Ｄ】
2014241356.tif 000013
【図４Ｅ】
2014241356.tif 000014
【図４Ｆ】
2014241356.tif 000015
【図５】
2014241356.tif 000016
【図６】
2014241356.tif 000017