(57)【要約】【課題】縦型トランジスタにより構成される半導体装置において、その特性の向上を図る。【解決手段】第１導電型を有する第１窒化物半導体層ＮＳ１と、第２導電型を有しており、かつ第１窒化物半導体層ＮＳ１上に設けられた第２窒化物半導体層ＮＳ２と、第１窒化物半導体層ＮＳ１に電気的に接続されたドレイン電極ＤＥ１と、第２窒化物半導体層ＮＳ２を貫通するトレンチＴＣ１と、トレンチＴＣ１の内壁に設けられたゲート絶縁膜ＧＩ１と、ゲート絶縁膜ＧＩ１上であって、かつトレンチＴＣ１内に形成されたゲート電極ＧＥ１と、第２窒化物半導体層ＮＳ２に接しており、平面視でトレンチＴＣ１の隣に位置し、かつ第１金属材料により構成されるソース電極ＳＥ１と、を備える。【選択図】図１
2014203962.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型を有する第１窒化物半導体層と、
前記第１導電型とは異なる第２導電型を有しており、かつ前記第１窒化物半導体層上に設けられた第２窒化物半導体層と、
前記第１窒化物半導体層に電気的に接続されたドレイン電極と、
前記第２窒化物半導体層を貫通するトレンチと、
前記トレンチの内壁に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上であって、かつ前記トレンチ内に形成されたゲート電極と、
前記第２窒化物半導体層に接しており、平面視で前記トレンチの隣に位置し、かつ第１金属材料により構成されるソース電極と、
を備える半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ソース電極と前記第２窒化物半導体層との間には、ショットキー接合が形成されている半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第１窒化物半導体層および前記第２窒化物半導体層は、ＧａＮまたはＡｌＧａＮにより構成される半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１金属材料は、ＺｒまたはＴｉである半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記ソース電極と前記第２窒化物半導体層との間における格子不整合は、１０％以下である半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第２窒化物半導体層および前記ソース電極に電気的に接続され、かつ前記第１金属材料と異なる第２金属材料により構成される基板電極を備える半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記基板電極は、前記第２窒化物半導体層に接しており、
前記基板電極と前記第２窒化物半導体層との間には、オーミック接合が形成されている半導体装置。
【請求項８】
請求項６に記載の半導体装置において、
前記第２金属材料は、Ｎｉ、Ｐｔ、Ａｕ、Ｉｒ、Ｒｅ、ＲｕもしくはＲｈ、またはこれらの二種以上からなる合金である半導体装置。
【請求項９】
請求項６に記載の半導体装置において、
前記基板電極は、前記第１窒化物半導体層に接しており、
前記基板電極と前記第１窒化物半導体層との間には、ショットキー接合が形成されている半導体装置。
【請求項１０】
請求項６に記載の半導体装置において、
前記基板電極に電気的に接続され、前記第１窒化物半導体層に接しており、かつ前記第２金属材料と異なる第３金属材料により構成される保護電極を備え、
前記保護電極と前記第１窒化物半導体層との間には、ショットキー接合が形成されている半導体装置。
【請求項１１】
請求項１に記載の半導体装置において、
前記ゲート絶縁膜は、Ａｌ２Ｏ３により構成される半導体装置。
【請求項１２】
請求項１に記載の半導体装置において、
前記トレンチは、前記ソース電極および前記第２窒化物半導体層を貫通しており、
前記ゲート絶縁膜のうち少なくとも前記ソース電極に接する領域は、ＳｉＮにより構成される半導体装置。
【請求項１３】
請求項１に記載の半導体装置において、
前記第１窒化物半導体層は、シリコン基板上に形成されており、
前記ドレイン電極は、前記シリコン基板を介して前記第１窒化物半導体層へ電気的に接続している半導体装置。
【請求項１４】
第１導電型を有する第１窒化物半導体層を形成する工程と、
前記第１窒化物半導体層上に、前記第１導電型とは異なる第２導電型を有する第２窒化物半導体層を形成する工程と、
前記第２窒化物半導体層上に、第１金属材料により構成されるソース電極を形成する工程と、
前記ソース電極および前記第２窒化物半導体層を貫通するトレンチを形成する工程と、
前記トレンチの内壁にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上であって、かつ前記トレンチ内にゲート電極を形成する工程と、
前記第１窒化物半導体層に電気的に接続されるドレイン電極を形成する工程と、
を備える半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記ゲート電極を形成する前記工程の後であって、前記ドレイン電極を形成する前記工程の前において、前記ソース電極と前記第２窒化物半導体層に電気的に接続され、かつ前記第１金属材料とは異なる第２金属材料により構成される基板電極を形成する工程を備える半導体装置の製造方法。
【請求項１６】
請求項１４に記載の半導体装置の製造方法において、
前記第２窒化物半導体層を形成する前記工程の後において、前記第２窒化物半導体層に対し、８００℃以下の条件で熱処理を施す工程をさらに備える半導体装置の製造方法。
【請求項１７】
請求項１４に記載の半導体装置の製造方法において、
前記第１窒化物半導体層を形成する前記工程において、前記第１窒化物半導体層は、導電性を有するバッファ層を介してシリコン基板上に貼り付けられる半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば窒化物半導体を用いた半導体装置およびその製造方法に適用可能な技術である。
【背景技術】
【０００２】
半導体装置においては、その特性を向上させる観点から、バンドギャップが広い窒化物半導体を用いる場合がある。窒化物半導体を用いた半導体装置に関する技術ついては、たとえば特許文献１および２に記載のものが挙げられる。
【０００３】
特許文献１に記載の技術は、窒化ガリウムからなる第１の半導体層上に設けられたシリコンよりなる第２の半導体層に、半導体素子を形成するというものである。
特許文献２には、ｎ型の第１層と、ｐ型不純物を含む第２層と、ｎ型の第３層と、を互いに積層してなる窒化物半導体積層構造部を有する半導体素子が記載されている。また、特許文献２には、半導体素子が、ｎ型の第３層にオーミック接触するソース電極と、ｎ型の第１層にオーミック接触するドレイン電極と、第１層にショットキー接触するショットキー電極と、を含むものであることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２４５２４３号公報
【特許文献２】特開２００９−１１７８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
縦型トランジスタを構成する半導体材料として、窒化物半導体を用いることが検討されている。このような縦型トランジスタにおいては、たとえばソース領域を、高濃度の不純物濃度を有する窒化物半導体層により設けることが考えられる。
高濃度の不純物濃度を有する窒化物半導体層の形成においては、不純物イオンの活性化のため窒化物半導体層に対し加熱処理が施される場合がある。しかしながら、Ｓｉ（シリコン）基板上に形成された窒化物半導体単結晶を用いる場合には、この加熱処理に起因して半導体層を貫通する方向にクラックや欠陥が入ることで、縦型トランジスタの耐圧が低下することが懸念される。この場合、縦型トランジスタにより構成される半導体装置の特性劣化を招くこととなる。本発明者は、上記の新たな課題を見出した。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、ドレイン電極と電気的に接続する第１窒化物半導体層上には、第１窒化物半導体層と異なる導電型を有する第２窒化物半導体層が設けられている。また、第２窒化物半導体層に接し、かつ平面視においてゲート電極が設けられるトレンチの隣に位置するように、金属材料により構成されるソース電極が形成される。
【発明の効果】
【０００７】
前記一実施の形態によれば、縦型トランジスタにより構成される半導体装置において、その特性の向上を図ることができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置を示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す断面図である。
【図３】図１に示す半導体装置の製造方法を示す断面図である。
【図４】図１に示す半導体装置の製造方法を示す断面図である。
【図５】図１に示す半導体装置の製造方法を示す断面図である。
【図６】図１に示す半導体装置の製造方法を示す断面図である。
【図７】第２の実施形態に係る半導体装置を示す断面図である。
【図８】図７に示す半導体装置の製造方法を示す断面図である。
【図９】図７に示す半導体装置の製造方法を示す断面図である。
【図１０】図７に示す半導体装置の製造方法を示す断面図である。
【図１１】図７に示す半導体装置を示す平面図である。
【図１２】第３の実施形態に係る半導体装置を示す断面図である。
【図１３】図１２に示す半導体装置の製造方法を示す断面図である。
【図１４】図１２に示す半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＤ１を示す断面図である。
本実施形態に係る半導体装置ＳＤ１は、たとえば第１窒化物半導体層ＮＳ１と、第２窒化物半導体層ＮＳ２と、ドレイン電極ＤＥ１と、トレンチＴＣ１と、ゲート絶縁膜ＧＩ１と、ゲート電極ＧＥ１と、ソース電極ＳＥ１と、を備えている。第１窒化物半導体層ＮＳ１は、第１導電型を有している。第２窒化物半導体層ＮＳ２は、第１導電型とは異なる第２導電型を有しており、かつ第１窒化物半導体層ＮＳ１上に設けられている。
【００１１】
ドレイン電極ＤＥ１は、第１窒化物半導体層ＮＳ１に電気的に接続されている。トレンチＴＣ１は、第２窒化物半導体層ＮＳ２を貫通するように設けられている。ゲート絶縁膜ＧＩ１は、トレンチＴＣ１の内壁に設けられている。ゲート電極ＧＥ１は、ゲート絶縁膜ＧＩ１上であって、かつトレンチＴＣ１内に形成されている。ソース電極ＳＥ１は、第２窒化物半導体層ＮＳ２に接しており、平面視でトレンチＴＣ１の隣に位置し、かつ第１金属材料により構成されている。
【００１２】
縦型トランジスタにおいては、高濃度の不純物濃度を有する窒化物半導体層によって、ソース領域が形成される場合がある。このような場合、たとえば窒化物半導体層に対し加熱処理を施すことにより、高濃度の不純物濃度を有するソース領域を実現する。しかしながら、この加熱処理により、縦型トランジスタの耐圧が低下することが懸念される。とくにシリコン基板上に窒化物半導体層が形成される場合には、シリコン基板と窒化物半導体層との熱膨張係数の差に起因して窒化物半導体層内にクラックや欠陥が生じ、これにより縦型トランジスタの耐圧が低下することが考えられる。このようなクラックや欠陥は、たとえばシリコン基板上に形成された窒化物半導体層を貫通する方向に生じる。
【００１３】
本実施形態によれば、ドレイン電極ＤＥ１と電気的に接続する第１窒化物半導体層ＮＳ１上には、第１窒化物半導体層ＮＳ１と異なる導電型を有する第２窒化物半導体層ＮＳ２が設けられている。このとき、第２窒化物半導体層ＮＳ２内には、チャネルが形成されることとなる。また、第２窒化物半導体層ＮＳ２に接し、かつ平面視でトレンチＴＣ１の隣に位置するように、金属材料により構成されるソース電極ＳＥ１が形成される。この場合、チャネル領域を構成する第２窒化物半導体層ＮＳ２に接するソース電極ＳＥ１は、ソース領域としても機能することとなる。このため、ソース領域を、窒化物半導体層ではなく、金属材料により形成することができる。したがって、ソース領域の形成に起因した縦型トランジスタの耐圧低下を抑制し、半導体装置の特性を向上させることができる。
【００１４】
以下、本実施形態に係る半導体装置ＳＤ１の構成、および半導体装置ＳＤ１の製造方法につき詳細に説明する。
【００１５】
まず、本実施形態に係る半導体装置ＳＤ１の構成について説明する。
半導体装置ＳＤ１は、トランジスタＴＲ１を備えている。トランジスタＴＲ１は、半導体基板ＳＢ１と、半導体基板ＳＢ１の一面および他面にそれぞれ設けられたソース電極ＳＥ１およびドレイン電極ＤＥ１と、半導体基板ＳＢ１に形成されるトレンチＴＣ１内に設けられたゲート電極ＧＥ１と、により構成される。
【００１６】
トランジスタＴＲ１は、基板の厚み方向に電流が流れる縦型トランジスタであり、たとえばパワーＭＯＳＦＥＴとして機能する。トランジスタＴＲ１を有する半導体装置ＳＤ１は、たとえばＩＰＤ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅ）であってもよい。この場合、トランジスタＴＲ１の他に平面型の受動、能動デバイスからなる保護素子や制御回路を有する。これらの素子や回路は、トランジスタＴＲ１と同じ基板上に存在する場合や積層された他のチップに形成される場合等が考えられる。また、半導体装置ＳＤ１は、たとえば自動車電装用ＩＰＤとして用いられる。
【００１７】
半導体基板ＳＢ１は、第１窒化物半導体層ＮＳ１と、第１窒化物半導体層ＮＳ１上に設けられた第２窒化物半導体層ＮＳ２と、を有している。第１窒化物半導体層ＮＳ１と第２窒化物半導体層ＮＳ２は、互いに接するように積層されている。
第１窒化物半導体層ＮＳ１は、第１導電型を有する。第２窒化物半導体層ＮＳ２は、第１導電型とは異なる第２導電型を有する。ここで、第１導電型はｎ型およびｐ型のいずれか一方であり、第２導電型はｎ型およびｐ型の他方である。本実施形態に示す一例においては、たとえば第１導電型をｎ型とし、第２導電型をｐ型とする。
【００１８】
第１窒化物半導体層ＮＳ１と第２窒化物半導体層ＮＳ２は、たとえばＧａＮ（窒化ガリウム）またはＡｌＧａＮ（窒化アルミニウムガリウム）により構成される。このようなワイドバンドギャップを持つ半導体材料を、半導体基板ＳＢ１を構成する材料として使用することにより、高耐圧かつ低損失なパワーデバイスである半導体装置ＳＤ１を実現することができる。
【００１９】
第１窒化物半導体層ＮＳ１は、たとえばｎ型である。本実施形態において、第１窒化物半導体層ＮＳ１は、とくにｎ−型ＧａＮ（窒化ガリウム）層であることが好ましい。これにより、半導体装置ＳＤ１を構成するトランジスタＴＲ１の耐圧を良好なものとすることができる。第１窒化物半導体層ＮＳ１中におけるｎ型不純物は、たとえばＳｉ（シリコン）である。この場合、第１窒化物半導体層ＮＳ１中における不純物Ｓｉ（シリコン）濃度は、たとえば１ｅ−１７ｃｍ−３以上５ｅ−１７ｃｍ−３以下である。
なお、第１窒化物半導体層ＮＳ１における不純物濃度、および膜厚は、トランジスタＴＲ１に求められる耐圧やＯＮ抵抗等に応じて適宜選択することができる。また、第１窒化物半導体層ＮＳ１は、たとえばｎ型窒化物半導体からなる複数の層を互いに積層させることにより構成されていてもよい。
【００２０】
第２窒化物半導体層ＮＳ２は、たとえばｐ型である。本実施形態において、第２窒化物半導体層ＮＳ２は、とくにｐ型ＧａＮ（窒化ガリウム）層であることが好ましい。これにより、低損失なトランジスタＴＲ１を容易に実現することが可能となる。第２窒化物半導体層ＮＳ２中におけるｐ型不純物は、たとえばＭｇ（マグネシウム）である。この場合、第２窒化物半導体層ＮＳ２中における不純物Ｍｇ（マグネシウム）濃度は、たとえば０．５ｅ−１８ｃｍ−３以上５ｅ−１８ｃｍ−３以下である。
なお、第２窒化物半導体層ＮＳ２における不純物濃度、および膜厚は、トランジスタＴＲ１に求められる特性に応じて適宜選択できる。たとえば第２窒化物半導体層ＮＳ２における不純物濃度、および膜厚をそれぞれ調整することにより、トランジスタＴＲ１における短チャネル効果やチャネル抵抗等を制御することができる。また、第２窒化物半導体層ＮＳ２は、たとえば不純物濃度や構成材料が異なるｐ型窒化物半導体からなる複数の層を互いに積層させることにより構成されていてもよい。また、必要に応じて第２窒化物半導体層ＮＳ２を、ｐ型窒化物半導体層と、意図的な不純物を含まない窒化物半導体層と、の積層構造により構成してもよい。
【００２１】
半導体基板ＳＢ１は、たとえばシリコン基板ＳＳ１を有している。この場合、第１窒化物半導体層ＮＳ１は、シリコン基板ＳＳ１上に形成される。これにより、半導体装置ＳＤ１の製造の際における半導体基板ＳＢ１のハンドリング性を向上させることができる。また、シリコン基板ＳＳ１はＧａＮ（窒化ガリウム）等の窒化物半導体層よりも赤外線に対する透明性が低いことから、赤外線照射による半導体基板ＳＢ１の位置合わせが容易となる。さらに、半導体基板ＳＢ１を窒化物半導体層のみにより形成する場合と比較して、安価に半導体基板ＳＢ１を形成することが可能となる。なお、後述するように、ドレイン電極ＤＥ１は、たとえばシリコン基板ＳＳ１を介して第１窒化物半導体層ＮＳ１へ電気的に接続される。
本実施形態に係るシリコン基板ＳＳ１は、Ｓｉ（シリコン）により構成される。この場合、半導体基板ＳＢ１を低抵抗化する観点から、シリコン基板ＳＳ１として、ｎ＋型Ｓｉ（シリコン）基板を用いることが好ましい。また、シリコン基板ＳＳ１に代えて、ＳｉＣ（炭化シリコン）またはサファイアにより構成される基板を使用してもよい。
【００２２】
半導体基板ＳＢ１がシリコン基板ＳＳ１を有する場合、第１窒化物半導体層ＮＳ１は、たとえばシリコン基板ＳＳ１上に設けられたバッファ層ＢＦ１を介してシリコン基板ＳＳ１上に形成される。バッファ層ＢＦ１を構成する材料は、導電性を有する材料であれば特に限定されないが、たとえば金属電導性を示すＴｉＮ（窒化チタン）、Ａｌ（アルミニウム）をドープしたＺｎＯ（酸化亜鉛）、またはごく薄い層のＡｌＮ（窒化アルミニウム）である。
なお、第１窒化物半導体層ＮＳ１は、シリコン基板ＳＳ１に接触するようシリコン基板ＳＳ１上に設けられていてもよい。この場合、バッファ層ＢＦ１は形成されない。
【００２３】
本実施形態において、半導体基板ＳＢ１は、シリコン基板ＳＳ１を有していなくともよい。この場合、半導体基板ＳＢ１は、たとえば窒化物半導体層のみにより構成される。これにより、半導体基板ＳＢ１内において熱膨張係数の大きく異なる二つの層が生じることを抑制することができる。したがって、半導体装置ＳＤ１の製造安定性や耐熱性を向上させることが可能となる。
【００２４】
トランジスタＴＲ１は、ドレイン電極ＤＥ１を有している。ドレイン電極ＤＥ１は、第１窒化物半導体層ＮＳ１に電気的に接続されている。本実施形態において、ドレイン電極ＤＥ１は、たとえばシリコン基板ＳＳ１およびバッファ層ＢＦ１を介して第１窒化物半導体層ＮＳ１に電気的に接続される。なお、ドレイン電極ＤＥ１は、第１窒化物半導体層ＮＳ１に接触するように設けられていてもよい。
ドレイン電極ＤＥ１は、たとえば半導体基板ＳＢ１下に形成される。この場合、ドレイン電極ＤＥ１は、第１窒化物半導体層ＮＳ１の下方に位置することとなる。図１に示す例では、第１窒化物半導体層ＮＳ１よりも図中下方に、ドレイン電極ＤＥ１が位置する。
【００２５】
半導体基板ＳＢ１には、トレンチＴＣ１が設けられている。トレンチＴＣ１は、第２窒化物半導体層ＮＳ２を貫通するように形成される。トランジスタＴＲ１において、トレンチＴＣ１は、ゲート電極ＧＥ１が埋め込まれたゲートトレンチとして機能する。このため、第２窒化物半導体層ＮＳ２のうちトレンチＴＣ１に隣接する部分には、トランジスタＴＲ１の動作時においてチャネルが形成されることとなる。
本実施形態において、トレンチＴＣ１は、たとえばソース電極ＳＥ１および第１窒化物半導体層ＮＳ１を貫通して、第２窒化物半導体層ＮＳ２に至るように形成される。これにより、トレンチＴＣ１とソース電極ＳＥ１が平面視で互いに隣り合う構成が実現される。このとき、トレンチＴＣ１は、第２窒化物半導体層ＮＳ２を貫通しないように設けられる。
トレンチＴＣ１の形状は、とくに限定されない。本実施形態において、トレンチＴＣ１は、たとえば平面視において格子状またはハニカム状となるように形成される。
【００２６】
トレンチＴＣ１の内壁には、ゲート絶縁膜ＧＩ１が設けられている。本実施形態において、ゲート絶縁膜ＧＩ１は、たとえば第１窒化物半導体層ＮＳ１、第２窒化物半導体層ＮＳ２およびソース電極ＳＥ１のうちトレンチＴＣ１内へ露出した部分を覆うように形成される。このとき、ゲート絶縁膜ＧＩ１は、たとえばトレンチＴＣ１の底面および側面のいずれにも形成されることとなる。
ゲート絶縁膜ＧＩ１の膜厚は、たとえば５０ｎｍである。なお、トレンチＴＣ１のうち第１窒化物半導体層ＮＳ１中に位置する部分の深さは、たとえばゲート絶縁膜ＧＩ１の膜厚よりも大きい。これにより、第２窒化物半導体層ＮＳ２のうちトレンチＴＣ１に面する部分は、その全域においてゲート電極ＧＥ１に隣接することとなる。このため、トランジスタＴＲ１の動作時に第２窒化物半導体層ＮＳ２とソース電極ＳＥ１とをつなぐチャネルを第２窒化物半導体層ＮＳ２中に確実に形成し、トランジスタＴＲ１を安定的に動作させることが可能となる。
【００２７】
ゲート絶縁膜ＧＩ１は、たとえばＡｌ２Ｏ３（酸化アルミニウム）により構成される。この場合、ゲート絶縁膜ＧＩ１は、Ｚｒ（ジルコニウム）等のソース電極ＳＥ１を構成する金属材料よりも酸素に対する親和性が高い、Ａｌ（アルミニウム）により構成されることとなる。これにより、ゲート絶縁膜ＧＩ１中の酸素によりソース電極ＳＥ１が酸化され、トランジスタＴＲ１の特性が劣化することを抑制できる。
また、ゲート絶縁膜ＧＩ１のうち少なくともソース電極ＳＥ１に接する領域を、ＳｉＮ（窒化シリコン）により構成することもできる。このとき、ゲート絶縁膜ＧＩ１のうちソース電極ＳＥ１に接する領域のみがＳｉＮ（窒化シリコン）により構成されていてもよく、ゲート絶縁膜ＧＩ１の全体がＳｉＮ（窒化シリコン）により構成されていてもよい。この場合においても、ゲート絶縁膜ＧＩ１中の酸素によりソース電極ＳＥ１が酸化されてしまうことを防止することができる。
【００２８】
トレンチＴＣ１内には、ゲート電極ＧＥ１が形成されている。ゲート電極ＧＥ１は、トレンチＴＣ１の内壁に設けられたゲート絶縁膜ＧＩ１上に形成される。本実施形態において、ゲート電極ＧＥ１は、たとえばトレンチＴＣ１を埋め込むように設けられる。
ゲート電極ＧＥ１を構成する材料は、とくに限定されないが、たとえばＷ（タングステン）である。
【００２９】
ゲート電極ＧＥ１上には、たとえば絶縁膜ＩＦ１が形成される。これにより、ゲート電極ＧＥ１を、ソース電極ＳＥ１と、後述する半導体装置ＳＤ２と、から確実に絶縁することができる。絶縁膜ＩＦ１は、たとえばＳｉＮ（窒化シリコン）膜により構成される。
【００３０】
トランジスタＴＲ１は、ソース電極ＳＥ１を有している。ソース電極ＳＥ１は、第２窒化物半導体層ＮＳ２に接している。本実施形態において、ソース電極ＳＥ１は、たとえば第２窒化物半導体層ＮＳ２に接するよう第２窒化物半導体層ＮＳ２上に設けられる。
ソース電極ＳＥ１は、平面視でトレンチＴＣ１の隣に位置している。本実施形態においては、たとえば平面視および断面視のいずれにおいても、トレンチＴＣ１に隣接するようにソース電極ＳＥ１が形成される。このとき、ソース電極ＳＥ１は、たとえばゲート絶縁膜ＧＩ１を介してゲート電極ＧＥ１に隣接することとなる。
【００３１】
本実施形態において、第２窒化物半導体層ＮＳ２のうちトレンチＴＣ１に隣接する部分には、トランジスタＴＲ１の動作時においてチャネルが形成される。このため、第２窒化物半導体層ＮＳ２に接しており、かつ平面視でトレンチＴＣ１の隣に位置するソース電極ＳＥ１は、トランジスタＴＲ１のソース領域として機能しうることとなる。
ここで、本実施形態に係る第２窒化物半導体層ＮＳ２は、ワイドバンドギャップを有する窒化物半導体材料により構成される。このため、ソース電極ＳＥ１と第２窒化物半導体層ＮＳ２との界面において十分なバンドオフセットを形成することが可能となる。したがって、第２窒化物半導体層ＮＳ２に接するソース電極ＳＥ１は、トランジスタＴＲ１におけるソース領域としての機能を十分に果たすことができる。
【００３２】
ソース電極ＳＥ１は、第１金属材料により構成される。ソース電極ＳＥ１を構成する第１金属材料としては、たとえばＺｒ（ジルコニウム）、またはＴｉ（チタン）が挙げられる。
【００３３】
本実施形態においては、ソース電極ＳＥ１と第２窒化物半導体層ＮＳ２との間における格子不整合を、たとえば１０％以下とすることが好ましい。これにより、ソース電極ＳＥ１と第２窒化物半導体層ＮＳ２との間に不要な界面準位が生じることを抑制し、これらを安定的に接続することが可能となる。
このような構成は、ソース電極ＳＥ１を構成する第１金属材料としてＺｒ（ジルコニウム）またはＴｉ（チタン）を用いることにより、実現することができる。たとえばＧａＮ（窒化ガリウム）により構成される第２窒化物半導体層ＮＳ２と、Ｚｒ（ジルコニウム）またはＴｉ（チタン）である第１金属材料により構成されるソース電極ＳＥ１と、の間における格子不整合は１０％以下となる。
この中でも、Ｚｒ（ジルコニウム）は、六方最密構造を有しており、ｃ面配向しやすく、かつＧａＮ（窒化ガリウム）のｃ面とのミスフィットが約１．２％と非常に小さい。このため、ソース電極ＳＥ１をＺｒ（ジルコニウム）により構成することにより、ソース電極ＳＥ１と第２窒化物半導体層ＮＳ２との間における格子整合を非常に良好なものとすることができる。また、ソース電極ＳＥ１をＴｉ（チタン）により構成する場合には、ソース電極ＳＥ１と第２窒化物半導体層ＮＳ２との間における格子整合を良好なものとしつつ、半導体装置ＳＤ１をより安価に製造することが可能となる。
【００３４】
本実施形態において、ソース電極ＳＥ１と第２窒化物半導体層ＮＳ２との間には、たとえばショットキー接合が形成されている。これにより、トランジスタＴＲ１をより安定的に動作させることが可能となる。
ソース電極ＳＥ１を構成する第１金属材料の仕事関数は、たとえば４．５ｅＶ以下である。これにより、ｐ型ＧａＮ（窒化ガリウム）層により構成される第２窒化物半導体層ＮＳ２と、第１金属材料により構成されるソース電極ＳＥ１との間において、ショットキー接合を容易に形成することができる。また、ＯＦＦリーク特性を改善できる。このような構成は、たとえば第１金属材料としてＺｒ（ジルコニウム）またはＴｉ（チタン）を用いることにより容易に実現することができる。
【００３５】
半導体装置ＳＤ１は、たとえば第２窒化物半導体層ＮＳ２およびソース電極ＳＥ１に電気的に接続された基板電極ＥＬ１を備えている。基板電極ＥＬ１は、ソース電極ＳＥ１を構成する第１金属材料と異なる第２金属材料により構成される。
本実施形態によれば、第２窒化物半導体層ＮＳ２およびソース電極ＳＥ１に電気的に接続された基板電極ＥＬ１を設けることにより、ソース電極ＳＥ１と第２窒化物半導体層ＮＳ２に対し基準電位を供給することができる。すなわち、トランジスタＴＲ１のソース領域およびウェル領域を基準電位に安定化させることが可能となる。
【００３６】
本実施形態において、基板電極ＥＬ１は、たとえばソース電極ＳＥ１、ゲート電極ＧＥ１および絶縁膜ＩＦ１を覆うように第２窒化物半導体層ＮＳ２上に形成される。このとき、基板電極ＥＬ１は、たとえば第２窒化物半導体層ＮＳ２およびソース電極ＳＥ１と接するように設けられる。これにより、基板電極ＥＬ１を、第２窒化物半導体層ＮＳ２およびソース電極ＳＥ１に対し、電気的に接続することができる。
基板電極ＥＬ１を構成する第２金属材料は、たとえばＮｉ（ニッケル）、Ｐｔ（プラチナ）、Ａｕ（金）、Ｉｒ（イリジウム）、Ｒｅ（レニウム）、Ｒｕ（ルテニウム）もしくはＲｈ（ロジウム）、またはこれらの二種以上からなる合金である。この中でも、第２窒化物半導体層ＮＳ２へ基準電位を安定的に供給する観点から、Ｎｉ（ニッケル）、またはＰｔ（プラチナ）、Ａｕ（金）、Ｉｒ（イリジウム）、Ｒｅ（レニウム）、Ｒｕ（ルテニウム）もしくはＲｈ（ロジウム）にＮｉ（ニッケル）を含めた合金を用いることが好ましい。なお、基板電極ＥＬ１のうち第２窒化物半導体層ＮＳ２に接する一部のみをこれらの材料により構成し、他の部分を電気抵抗の低いＡｌ（アルミニウム）またはＷ（タングステン）等により構成してもよい。
【００３７】
基板電極ＥＬ１が第２窒化物半導体層ＮＳ２に接している場合において、基板電極ＥＬ１と第２窒化物半導体層ＮＳ２との間には、たとえばオーミック接合が形成される。これにより、基板電極ＥＬ１を介して、第２窒化物半導体層ＮＳ２に対し基準電位を安定的に供給することができる。
基板電極ＥＬ１を構成する第２金属材料の仕事関数は、たとえば４．８ｅＶ以上である。これにより、ｐ型ＧａＮ層により構成される第２窒化物半導体層ＮＳ２と、第２金属材料により構成される基板電極ＥＬ１との間において、オーミック接合を形成することができる。このような構成は、たとえば第２金属材料としてＮｉ（ニッケル）、Ｐｔ（プラチナ）、Ａｕ（金）、Ｉｒ（イリジウム）、Ｒｅ（レニウム）、Ｒｕ（ルテニウム）もしくはＲｈ（ロジウム）、またはこれらの二種以上からなる合金を用いることにより容易に実現することができる。
【００３８】
次に、本実施形態に係る半導体装置ＳＤ１の製造方法について説明する。図２〜６は、図１に示す半導体装置ＳＤ１の製造方法を示す断面図である。
本実施形態に係る半導体装置ＳＤ１は、次のように形成される。まず、第１導電型を有する第１窒化物半導体層ＮＳ１を形成する。次いで、第１窒化物半導体層ＮＳ１上に、第２導電型を有する第２窒化物半導体層ＮＳ２を形成する。次いで、第２窒化物半導体層ＮＳ２上に、第１金属材料により構成されるソース電極ＳＥ１を形成する。次いで、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２を貫通するトレンチＴＣ１を形成する。次いで、トレンチＴＣ１の内壁にゲート絶縁膜ＧＩ１を形成する。次いで、ゲート絶縁膜ＧＩ１上であって、かつトレンチＴＣ１内にゲート電極ＧＥ１を形成する。次いで、第１窒化物半導体層ＮＳ１に電気的に接続されるドレイン電極ＤＥ１を形成する。
以下、本実施形態に係る半導体装置ＳＤ１の製造方法について詳細に説明する。
【００３９】
まず、第１導電型を有する第１窒化物半導体層ＮＳ１を形成する。
第１窒化物半導体層ＮＳ１は、Ｓｉ（シリコン）を不純物イオンとして含むｎ−型ＧａＮ（窒化ガリウム）層により構成される。この場合、第１窒化物半導体層ＮＳ１中における不純物Ｓｉ（シリコン）濃度は、たとえば１ｅ−１７ｃｍ−３以上５ｅ−１７ｃｍ−３以下である。また、第１窒化物半導体層ＮＳ１の膜厚は、たとえば５μｍ程度とすることができる。
本実施形態において、第１窒化物半導体層ＮＳ１は、たとえばシリコン基板ＳＳ１上にバッファ層ＢＦ１を介して形成される。この場合、第１窒化物半導体層ＮＳ１は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いたエピタキシャル成長法によりバッファ層ＢＦ１上に形成される。ここで、ＣＶＤを用いたエピタキシャル成長法は、たとえば１０００℃前後の条件下において行われる。
シリコン基板ＳＳ１は、たとえばｎ＋型Ｓｉ（シリコン）基板である。バッファ層ＢＦ１としてＡｌＮ（窒化アルミニウム）のようなバンドギャップの広い半導体を用いる場合、バッファ層ＢＦ１は、バッファ層ＢＦ１中にトンネル電流を流れやすくする観点から膜厚が薄いことが好ましく、たとえば１０ｎｍ程度の膜厚を有する。
【００４０】
本実施形態においては、たとえば第１導電型の窒化物半導体層を、バッファ層ＢＦ１を介してシリコン基板ＳＳ１上に貼り付けることにより、第１窒化物半導体層ＮＳ１を形成することもできる。この場合、第１窒化物半導体層ＮＳ１は、たとえば窒化物半導体の単結晶から切り出される。このため、結晶欠陥の少ない第１窒化物半導体層ＮＳ１を実現することができる。これにより、第１窒化物半導体層ＮＳ１により構成される電界緩和層における結晶欠陥を抑制し、高耐圧かつ低損失なトランジスタＴＲ１の形成が可能となる。
また、この場合、エピタキシャル成長法を用いてバッファ層ＢＦ１上に窒化物半導体層を形成する工程が不要となる。このため、バッファ層ＢＦ１について材料の選択等に関する自由度を、より拡大することができる。これにより、低抵抗なトランジスタＴＲ１を実現することが容易となる。
【００４１】
次いで、第１窒化物半導体層ＮＳ１上に、第１導電型とは異なる第２導電型を有する第２窒化物半導体層ＮＳ２を形成する。これにより、図２（ａ）に示すように、第１窒化物半導体層ＮＳ１および第２窒化物半導体層ＮＳ２を含む半導体基板ＳＢ１が形成される。
第２窒化物半導体層ＮＳ２は、Ｍｇ（マグネシウム）を不純物イオンとして含むｐ型ＧａＮ（窒化ガリウム）層により構成される。この場合、第２窒化物半導体層ＮＳ２中における不純物Ｍｇ（マグネシウム）濃度は、たとえば０．５ｅ−１８ｃｍ−３以上５ｅ−１８ｃｍ−３以下である。また、第２窒化物半導体層ＮＳ２の膜厚は、たとえば１μｍ程度とすることができる。
第２窒化物半導体層ＮＳ２は、たとえばＣＶＤを用いたエピタキシャル成長法により第１窒化物半導体層ＮＳ１上に形成される。ここで、ＣＶＤを用いたエピタキシャル成長法は、たとえば１０００℃前後の条件下において行われる。
Ｍｇ（マグネシウム）を不純物イオンとして含むｐ型ＧａＮ（窒化ガリウム）層により構成された第２窒化物半導体層ＮＳ２に対しては、その形成後に膜中の残留水素を除去してｐ型不純物を活性化させるために、たとえば窒素雰囲気中にて７００℃以上８００℃以下の条件で熱処理を行う。このように比較的に低温な条件下における熱処理では、特にシリコン基板ＳＳ１と窒化物半導体層との間における熱膨張係数の差異に起因した、半導体基板ＳＢ１中のクラックや欠陥の発生が少なく、素子の耐圧や歩留まりを劣化させることはない。
【００４２】
次に、図２（ｂ）に示すように、第２窒化物半導体層ＮＳ２上に、第１金属材料により構成されるソース電極ＳＥ１を形成する。ソース電極ＳＥ１を構成する第１金属材料としては、たとえば融点の高いＺｒ（ジルコニウム）またはＴｉ（チタン）を用いることができる。このため、ソース電極ＳＥ１を形成する当該工程の後のプロセスを安定的に行うことができる。
本実施形態において、ソース電極ＳＥ１は、たとえばＤＣスパッタリング等のスパッタリング法を用いて形成される。ソース電極ＳＥ１を形成するためのＤＣスパッタリング処理は、たとえば３００℃の温度条件下において行われる。
【００４３】
次に、図３（ａ）に示すように、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２を貫通するトレンチＴＣ１を形成する。トレンチＴＣ１は、たとえばドライエッチングにより形成される。
本実施形態において、トレンチＴＣ１は、たとえばソース電極ＳＥ１および第１窒化物半導体層ＮＳ１を貫通して、第２窒化物半導体層ＮＳ２に至るように形成される。このとき、トレンチＴＣ１は、第２窒化物半導体層ＮＳ２を貫通しないように設けられる。トレンチＴＣ１のうち第１窒化物半導体層ＮＳ１中に位置する部分の深さは、たとえば１００ｎｍ程度である。また、トレンチＴＣ１の幅は、たとえば１μｍ程度である。
【００４４】
次に、トレンチＴＣ１の内壁にゲート絶縁膜ＧＩ１を形成する。ゲート絶縁膜ＧＩ１は、たとえばＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成される。ゲート絶縁膜ＧＩ１を形成するためのＡＬＤ法は、たとえば２００℃の温度条件下において行われる。この段階において、ゲート絶縁膜ＧＩ１は、たとえばトレンチＴＣ１の内壁およびソース電極ＳＥ１上に形成される。
本実施形態において、ゲート絶縁膜ＧＩ１は、たとえばＡｌ２Ｏ３（酸化アルミニウム）により構成される。この場合、ゲート絶縁膜ＧＩ１中の酸素によりソース電極ＳＥ１が酸化されてしまうことを抑制できる。また、ゲート絶縁膜ＧＩ１のうち少なくともソース電極ＳＥ１に接する一部を、ＳｉＮ（窒化シリコン）により構成することもできる。この場合においても、ゲート絶縁膜ＧＩ１中の酸素によりソース電極ＳＥ１が酸化されてしまうことを防止することができる。
【００４５】
次いで、半導体基板ＳＢ１に対し、酸素を含まない雰囲気下において熱処理を施す。これにより、低温で形成されたゲート絶縁膜ＧＩ１中やゲート絶縁膜ＧＩ１と窒化物半導体層との界面における界面準位を低減することができる。このとき、第２窒化物半導体層ＮＳ２に対し熱処理が施されることとなる。このため、第２窒化物半導体層ＮＳ２中における不純物イオンを活性化させ、第２窒化物半導体層ＮＳ２を低抵抗化する効果もある。
【００４６】
次いで、ゲート絶縁膜ＧＩ１上であって、トレンチＴＣ１内にゲート電極ＧＥ１を形成する。これにより、図３（ｂ）に示す構造が得られる。この段階において、ゲート電極ＧＥ１は、たとえばトレンチＴＣ１内および第２窒化物半導体層ＮＳ２上に、ゲート絶縁膜ＧＩ１を介して形成される。
本実施形態において、ゲート電極ＧＥ１は、たとえばＣＶＤ法を用いて形成される。ゲート電極ＧＥ１の膜厚は、たとえば５００ｎｍである。
【００４７】
次に、図４（ａ）に示すように、ゲート電極ＧＥ１のうちのトレンチＴＣ１内に位置する部分以外を、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法もしくはエッチバック法等を用いて除去する。これにより、トレンチＴＣ１内に埋め込まれたゲート電極ＧＥ１が形成されることとなる。このとき、ゲート絶縁膜ＧＩ１のうちトレンチＴＣ１以外に位置する部分が露出することとなる。
【００４８】
次に、図４（ｂ）に示すように、ゲート電極ＧＥ１およびゲート絶縁膜ＧＩ１上に、絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、たとえばＳｉＮ（窒化シリコン）等により構成される絶縁膜を、リソグラフィを用いてパターニングすることにより形成される。絶縁膜ＩＦ１の膜厚は、たとえば２００ｎｍ程度である。
【００４９】
次に、図５（ａ）に示すように、絶縁膜ＩＦ１をハードマスクとしたドライエッチングにより、ゲート絶縁膜ＧＩ１およびソース電極ＳＥ１をパターニングする。これにより、ソース電極ＳＥ１を、所望の形状にパターニングすることができる。
ここでは、たとえばソース電極ＳＥ１のうちのトレンチＴＣ１の外縁から０．６μｍ以内に位置する部分が残存し、他の部分が選択的に除去されるようパターニングが行われる。
【００５０】
次に、絶縁膜ＩＦ１を、リソグラフィを用いてパターニングする。ここでは、絶縁膜ＩＦ１は、たとえばゲート電極ＧＥ１の全体を覆い、かつゲート絶縁膜ＧＩ１のうちゲート電極ＧＥ１の周囲に位置する一部を覆う形状にパターニングされる。このとき、たとえばゲート絶縁膜ＧＩ１のうちトレンチＴＣ１の外縁から０．２μｍ以内に位置する部分が覆われるように、絶縁膜ＩＦ１が形成される。
【００５１】
次に、絶縁膜ＩＦ１をハードマスクとしたドライエッチングにより、ゲート絶縁膜ＧＩ１をパターニングする。これにより、図５（ｂ）に示す構造が得られる。ここでは、たとえばゲート絶縁膜ＧＩ１のうち、トレンチＴＣ１の外縁から０．２μｍ以内に位置する部分と、トレンチＴＣ１内に位置する部分と、が残存するようパターニングが行われる。
【００５２】
次に、図６（ａ）に示すように、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２に電気的に接続される基板電極ＥＬ１を形成する。基板電極ＥＬ１は、ソース電極ＳＥ１を構成する第１金属材料とは異なる第２金属材料により構成される。これにより、基板電極ＥＬ１を介して、ソース電極ＳＥ１と第２窒化物半導体層ＮＳ２に対し基準電位を供給することが可能となる。
基板電極ＥＬ１は、たとえばスパッタリング法により形成される。また、基板電極ＥＬ１は、たとえば絶縁膜ＩＦ１およびソース電極ＳＥ１を覆うように第２窒化物半導体層ＮＳ２上に形成される。このとき、基板電極ＥＬ１は、たとえばソース電極ＳＥ１および第２窒化物半導体層ＮＳ２と接するように設けられる。
【００５３】
次に、半導体基板ＳＢ１がシリコン基板ＳＳ１を含む場合には、シリコン基板ＳＳ１の裏面を研磨してシリコン基板ＳＳ１を薄化する。これにより、半導体基板ＳＢ１中における電気抵抗を低減することができる。
【００５４】
次に、図６（ｂ）に示すように、第１窒化物半導体層ＮＳ１に電気的に接続されるドレイン電極ＤＥ１を形成する。本実施形態において、ドレイン電極ＤＥ１は、たとえばシリコン基板ＳＳ１下に形成される。この場合、ドレイン電極ＤＥ１は、シリコン基板ＳＳ１およびバッファ層ＢＦ１を介して第２窒化物半導体層ＮＳ２へ電気的に接続される。
本実施形態においては、たとえばこのようにして半導体装置ＳＤ１が形成される。
【００５５】
次に、本実施形態の効果を説明する。
本実施形態によれば、ドレイン電極ＤＥ１と電気的に接続する第１窒化物半導体層ＮＳ１上には、第１窒化物半導体層ＮＳ１と異なる導電型を有する第２窒化物半導体層ＮＳ２が設けられている。このとき、第２窒化物半導体層ＮＳ２内には、チャネルが形成されることとなる。また、第２窒化物半導体層ＮＳ２に接し、かつ平面視でトレンチＴＣ１の隣に位置するように、金属材料により構成されるソース電極ＳＥ１が形成される。この場合、チャネル領域を構成する第２窒化物半導体層ＮＳ２に接するソース電極ＳＥ１は、ソース領域としても機能することとなる。このため、ソース領域を、窒化物半導体層ではなく、金属材料により形成することができる。したがって、ソース領域の形成に起因した縦型トランジスタの耐圧低下を抑制し、半導体装置の特性を向上させることができる。
【００５６】
（第２の実施形態）
図７は、第２の実施形態に係る半導体装置ＳＤ２を示す断面図であり、第１の実施形態における図１に対応している。
本実施形態に係る半導体装置ＳＤ２は、基板電極ＥＬ１の構造を除いて、第１の実施形態に係る半導体装置ＳＤ１と同様の構成を有する。
【００５７】
図７に示すように、半導体装置ＳＤ２を構成する基板電極ＥＬ１は、第１窒化物半導体層ＮＳ１に接している。また、基板電極ＥＬ１と第１窒化物半導体層ＮＳ１との間には、ショットキー接合が形成されている。
本実施形態によれば、基板電極ＥＬ１と第１窒化物半導体層ＮＳ１との間において、トランジスタＴＲ１と並列に接続されるショットキーバリアダイオードを形成することができる。このショットキーバリアダイオードは、トランジスタＴＲ１のソースとドレインの間に逆方向の電圧が印加された場合においてトランジスタＴＲ１を保護する、保護素子としての機能を有する。また、トランジスタＴＲ１を構成する基板電極ＥＬ１によりショットキーバリアダイオードを形成するため、トランジスタＴＲ１の近くにショットキーバリアダイオードを形成することが可能となる。これにより、ショットキーバリアダイオードの形成に起因した寄生インダクタンスや寄生容量の発生を抑制できる。
【００５８】
半導体基板ＳＢ１には、たとえば第２窒化物半導体層ＮＳ２を貫通して第１窒化物半導体層ＮＳ１に至るトレンチＴＣ２が形成されている。このとき、基板電極ＥＬ１の一部は、トレンチＴＣ２内に形成され、第１窒化物半導体層ＮＳ１へ接することとなる。
基板電極ＥＬ１は、たとえば上述した第２金属材料のうち第１窒化物半導体層ＮＳ１とショットキー接合を形成するものにより構成される。本実施形態の一例では、たとえば第１窒化物半導体層ＮＳ１をＧａＮ（窒化ガリウム）により構成し、第２金属材料をＮｉ（ニッケル）とすることにより、基板電極ＥＬ１と第１窒化物半導体層ＮＳ１との間にショットキー接合が形成される。
【００５９】
図１１は、図７に示す半導体装置ＳＤ２を示す平面図である。図１１では、半導体装置ＳＤ２の平面構造の一例が模式的に示されており、絶縁膜ＩＦ１および基板電極ＥＬ１の構成は省略されている。
本実施形態において、半導体装置ＳＤ２は、たとえば複数のトランジスタＴＲ１を有する。図１１では、ハニカム状の平面形状を有するトレンチＴＣ１内に、複数のトランジスタＴＲ１を構成するゲート電極ＧＥ１が形成される場合が例示されている。
また、トレンチＴＣ２は、たとえば複数のトランジスタＴＲ１を囲む枠状の平面形状を有する。これにより、半導体装置ＳＤ２の小型化を図りつつ、基板電極ＥＬ１と第１窒化物半導体層ＮＳ１からなるショットキーバリアダイオードを形成することができる。
【００６０】
次に、本実施形態に係る半導体装置ＳＤ２の製造方法を説明する。図８〜１０は、図７に示す半導体装置ＳＤ２の製造方法を示す断面図である。
まず、第１窒化物半導体層ＮＳ１および第２窒化物半導体層ＮＳ２を含む半導体基板ＳＢ１を形成する。次いで、第２窒化物半導体層ＮＳ２上にソース電極ＳＥ１を形成する。次いで、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２を貫通するトレンチＴＣ１を形成する。次いで、トレンチＴＣ１内およびソース電極ＳＥ１上にゲート絶縁膜ＧＩ１を形成する。次いで、ゲート絶縁膜ＧＩ１上であって、かつトレンチＴＣ１内にゲート電極ＧＥ１を形成する。これらの工程は、第１の実施形態に係る半導体装置ＳＤ１の製造方法のうちの図２〜図４（ａ）に示される工程と同様に行うことができる。
【００６１】
次に、図８（ａ）に示すように、ゲート電極ＧＥ１およびゲート絶縁膜ＧＩ１上に、絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、たとえばＳｉＮ（窒化シリコン）等により構成される絶縁膜を、リソグラフィを用いてパターニングすることにより形成される。本実施形態において、絶縁膜ＩＦ１は、トレンチＴＣ１と重ならない部分に設けられた開口を有する。
【００６２】
次に、図８（ｂ）に示すように、絶縁膜ＩＦ１をハードマスクとしたドライエッチングにより、ゲート絶縁膜ＧＩ１、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２をパターニングする。これにより、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２を貫通して、第１窒化物半導体層ＮＳ１に至るトレンチＴＣ２が半導体基板ＳＢ１に形成される。トレンチＴＣ２は、たとえばトレンチＴＣ１から１μｍ程度離間した位置に形成される。
本実施形態においては、ゲート絶縁膜ＧＩ１、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２をパターニングするとともに、たとえば第１窒化物半導体層ＮＳ１の一部が除去される。この場合、トレンチＴＣ２の一部は、第１窒化物半導体層ＮＳ１中に形成されることとなる。
【００６３】
次に、絶縁膜ＩＦ１を、リソグラフィを用いてパターニングする。絶縁膜ＩＦ１は、たとえばゲート電極ＧＥ１の全体を覆い、かつゲート絶縁膜ＧＩ１のうちゲート電極ＧＥ１の周囲に位置する一部を覆う形状にパターニングされる。
次いで、絶縁膜ＩＦ１をハードマスクとしたドライエッチングにより、ゲート絶縁膜ＧＩ１およびソース電極ＳＥ１をパターニングする。これにより、ソース電極ＳＥ１を、所望の形状にパターニングすることができる。ここでは、たとえばソース電極ＳＥ１のうちのトレンチＴＣ１の外縁から０．６μｍ以内に位置する部分が残存し、他の部分が選択的に除去されるようパターニングが行われる。
【００６４】
次に、絶縁膜ＩＦ１を、リソグラフィを用いてパターニングする。ここでは、絶縁膜ＩＦ１は、たとえばゲート電極ＧＥ１の全体を覆い、かつゲート絶縁膜ＧＩ１のうちゲート電極ＧＥ１の周囲に位置する一部を覆う形状にパターニングされる。このとき、たとえばゲート絶縁膜ＧＩ１のうちトレンチＴＣ１の外縁から０．２μｍ以内に位置する部分が覆われるように、絶縁膜ＩＦ１が形成される。
【００６５】
次に、絶縁膜ＩＦ１をハードマスクとしたドライエッチングにより、ゲート絶縁膜ＧＩ１をパターニングする。これにより、図９（ｂ）に示す構造が得られる。ここでは、たとえばゲート絶縁膜ＧＩ１のうち、トレンチＴＣ１の外縁から０．２μｍ以内に位置する部分と、トレンチＴＣ１内に位置する部分と、が残存するようパターニングが行われる。
【００６６】
次に、図１０（ａ）に示すように、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２に電気的に接続され、かつ第１窒化物半導体層ＮＳ１に接する基板電極ＥＬ１を形成する。
基板電極ＥＬ１は、たとえばスパッタリング法により形成される。また、基板電極ＥＬ１は、たとえば絶縁膜ＩＦ１上、ソース電極ＳＥ１上、第２窒化物半導体層ＮＳ２上、およびトレンチＴＣ２内に形成される。
【００６７】
次に、半導体基板ＳＢ１がシリコン基板ＳＳ１を含む場合には、シリコン基板ＳＳ１の裏面を研磨してシリコン基板ＳＳ１を薄化する。これにより、半導体基板ＳＢ１中における電気抵抗を低減することができる。
【００６８】
次に、図１０（ｂ）に示すように、第１窒化物半導体層ＮＳ１に電気的に接続されるドレイン電極ＤＥ１を形成する。本実施形態において、ドレイン電極ＤＥ１は、たとえばシリコン基板ＳＳ１下に形成される。この場合、ドレイン電極ＤＥ１は、シリコン基板ＳＳ１およびバッファ層ＢＦ１を介して第２窒化物半導体層ＮＳ２へ電気的に接続される。
本実施形態においては、たとえばこのようにして半導体装置ＳＤ２が形成される。
【００６９】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００７０】
（第３の実施形態）
図１２は、第３の実施形態に係る半導体装置ＳＤ３を示す断面図であり、第１の実施形態における図１に対応している。
本実施形態に係る半導体装置ＳＤ３は、保護電極ＰＥ１を備える点を除き、第１の実施形態に係る半導体装置ＳＤ１と同様の構成を有する。
【００７１】
図１２に示すように、半導体装置ＳＤ３は、基板電極ＥＬ１に電気的に接続され、第１窒化物半導体層ＮＳ１に接しており、かつ第２金属材料と異なる第３金属材料により構成される保護電極ＰＥ１を備えている。また、保護電極ＰＥ１と第１窒化物半導体層ＮＳ１との間には、ショットキー接合が形成されている。
本実施形態によれば、保護電極ＰＥ１と第１窒化物半導体層ＮＳ１との間において、トランジスタＴＲ１と並列に接続されるショットキーバリアダイオードを形成することができる。このショットキーバリアダイオードは、トランジスタＴＲ１のソースとドレインの間に逆方向の電圧が印加された場合においてトランジスタＴＲ１を保護する、保護素子としての機能を有する。
【００７２】
半導体基板ＳＢ１には、たとえば基板電極ＥＬ１および第２窒化物半導体層ＮＳ２を貫通して第１窒化物半導体層ＮＳ１に至るトレンチＴＣ３が形成されている。
このとき、保護電極ＰＥ１の一部は、トレンチＴＣ３内に形成され、第１窒化物半導体層ＮＳ１へ接することとなる。また、保護電極ＰＥ１の他の一部は基板電極ＥＬ１上に設けられ、基板電極ＥＬ１に接する。これにより、保護電極ＰＥ１は、基板電極ＥＬ１と電気的に接続することとなる。
【００７３】
保護電極ＰＥ１は、基板電極ＥＬ１を構成する第２金属材料と異なる第３金属材料により構成される。すなわち、保護電極ＰＥ１を構成する材料を、基板電極ＥＬ１とは別個に選択することができる。保護電極ＰＥ１を、第１窒化物半導体層ＮＳ１とショットキー接合を形成するために適した仕事関数を有する材料により形成することが容易となる。
第３金属材料としては、たとえばＴｉ（チタン）が挙げられる。本実施形態では、たとえば第１窒化物半導体層ＮＳ１をＧａＮ（窒化ガリウム）により構成し、第３金属材料をＴｉ（チタン）とすることにより、保護電極ＰＥ１と第１窒化物半導体層ＮＳ１との間にショットキー接合が形成される。
【００７４】
次に、本実施形態に係る半導体装置ＳＤ３の製造方法を説明する。図１３および図１４は、図１２に示す半導体装置ＳＤ３の製造方法を示す断面図である。
まず、第１窒化物半導体層ＮＳ１および第２窒化物半導体層ＮＳ２を含む半導体基板ＳＢ１を形成する。次いで、第２窒化物半導体層ＮＳ２上にソース電極ＳＥ１を形成する。次いで、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２を貫通するトレンチＴＣ１を形成する。次いで、トレンチＴＣ１内およびソース電極ＳＥ１上にゲート絶縁膜ＧＩ１を形成する。次いで、ゲート絶縁膜ＧＩ１上であって、かつトレンチＴＣ１内にゲート電極ＧＥ１を形成する。次いで、第２窒化物半導体層ＮＳ２上に、ソース電極ＳＥ１および第２窒化物半導体層ＮＳ２と電気的に接続した基板電極ＥＬ１を形成する。これにより、図１３（ａ）に示す構造が得られる。これらの工程は、第１の実施形態に係る半導体装置ＳＤ１の製造方法のうちの図２〜図６（ａ）に示される工程と同様に行うことができる。
【００７５】
次に、図１３（ｂ）に示すように、レジストマスクを用いたドライエッチングにより、基板電極ＥＬ１および第２窒化物半導体層ＮＳ２をパターニングする。これにより、基板電極ＥＬ１および第２窒化物半導体層ＮＳ２を貫通して、第１窒化物半導体層ＮＳ１に至るトレンチＴＣ３が半導体基板ＳＢ１に形成される。
本実施形態においては、基板電極ＥＬ１および第２窒化物半導体層ＮＳ２をパターニングするとともに、たとえば第１窒化物半導体層ＮＳ１の一部が除去される。この場合、トレンチＴＣ３の一部は、第１窒化物半導体層ＮＳ１中に形成されることとなる。
【００７６】
次に、図１４（ａ）に示すように、基板電極ＥＬ１に電気的に接続され、かつ第１窒化物半導体層ＮＳ１に接する保護電極ＰＥ１を形成する。
保護電極ＰＥ１は、たとえばスパッタリング法により形成される。また、保護電極ＰＥ１は、たとえば基板電極ＥＬ１上、およびトレンチＴＣ３内に形成される。
【００７７】
次に、半導体基板ＳＢ１がシリコン基板ＳＳ１を含む場合には、シリコン基板ＳＳ１の裏面を研磨してシリコン基板ＳＳ１を薄化する。これにより、半導体基板ＳＢ１中における電気抵抗を低減することができる。
【００７８】
次に、図１４（ｂ）に示すように、第１窒化物半導体層ＮＳ１に電気的に接続されるドレイン電極ＤＥ１を形成する。本実施形態において、ドレイン電極ＤＥ１は、たとえばシリコン基板ＳＳ１下に形成される。この場合、ドレイン電極ＤＥ１は、シリコン基板ＳＳ１およびバッファ層ＢＦ１を介して第２窒化物半導体層ＮＳ２へ電気的に接続される。
本実施形態においては、たとえばこのようにして半導体装置ＳＤ３が形成される。
【００７９】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００８０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００８１】
ＳＤ１、ＳＤ２、ＳＤ３  半導体装置
ＴＲ１  トランジスタ
ＮＳ１  第１窒化物半導体層
ＮＳ２  第２窒化物半導体層
ＢＦ１  バッファ層
ＳＳ１  シリコン基板
ＳＢ１  半導体基板
ＴＣ１、ＴＣ２、ＴＣ３  トレンチ
ＧＥ１  ゲート電極
ＧＩ１  ゲート絶縁膜
ＳＥ１  ソース電極
ＤＥ１  ドレイン電極
ＥＬ１  基板電極
ＩＦ１  絶縁膜
ＰＥ１  保護電極
【図１】
2014203962.tif 000003
【図２】
2014203962.tif 000004
【図３】
2014203962.tif 000005
【図４】
2014203962.tif 000006
【図５】
2014203962.tif 000007
【図６】
2014203962.tif 000008
【図７】
2014203962.tif 000009
【図８】
2014203962.tif 000010
【図９】
2014203962.tif 000011
【図１０】
2014203962.tif 000012
【図１１】
2014203962.tif 000013
【図１２】
2014203962.tif 000014
【図１３】
2014203962.tif 000015
【図１４】
2014203962.tif 000016