(57)【要約】【課題】高周波配線と相異なる層に設けられたダミー導体パターンに発生する渦電流を抑制する。【解決手段】半導体装置１は、高周波配線、およびダミー導体パターン２０（第２のダミー導体パターン）を備えている。ダミー導体パターン２０は、高周波配線と相異なる層中に形成されている。ダミー導体パターン２０は、平面視で、高周波配線と重なる領域を避けるように配置されている。これにより、高周波配線と相異なる層に設けられたダミー導体パターンに発生する渦電流を抑制できる。【選択図】図１
2014170963.tif 000002
【特許請求の範囲】
【請求項１】
配線層中の第１の層に設けられたコイル状のインダクタと、
前記第１の層に設けられ、前記インダクタに接続された引出し配線と、
前記第１の層に設けられた複数の第１のダミー導体パターンと、
前記配線層中の前記第１の層とは相異なる第２の層に設けられた複数の第２のダミー導体パターンと、
を備え、
前記第２のダミー導体パターンは、平面視で、前記インダクタおよび前記引出し配線と重なる領域を避けるように配置されており、
平面視で前記インダクタに囲まれた領域の内側には、複数の前記第１のダミー導体パターンと複数の前記第２のダミー導体パターンが平面視で互いに重なるように配置され、
前記第１のダミー導体パターンと前記第２のダミー導体パターンは、互いに接続されていない半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
平面視で、前記インダクタで囲まれた領域の内側および外側の双方に、前記第２のダミー導体パターンが設けられている半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２の層は、前記第１の層と隣り合う層である半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第２の層は、前記第１の層よりも下の層であり、
前記第１のダミー導体パターンと前記インダクタとの間の距離の最小値は、前記第２のダミー導体パターンの上面を含む平面と前記インダクタとの間の距離よりも大きい半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記第２の層は、前記第１の層よりも上の層であり、
前記第１のダミー導体パターンと前記インダクタとの間の距離の最小値は、前記第２のダミー導体パターンの下面を含む平面と前記インダクタとの間の距離よりも大きい半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
半導体基板と、前記半導体基板上に形成されたトランジスタと、前記トランジスタ上に形成された前記配線層と、を備える半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記複数の第２のダミー導体パターンは、互いに接続されていない半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記複数の第２のダミー導体パターンは、ドット状に設けられている半導体装置。
【請求項９】
配線層中の第１の層に設けられたコイル状のインダクタと、
前記第１の層に設けられ、前記インダクタに接続された引出し配線と、
前記第１の層に設けられた複数の第１のダミー導体パターンと、
前記配線層中の前記第１の層とは相異なる第２の層に設けられた複数の第２のダミー導体パターンと、
前記配線層中の前記第１の層と前記第２の層とは相異なり、前記第２の層よりも前記第１の層から見て遠い位置にある第３の層に設けられた複数の第３のダミー導体パターンと、
を備え、
前記第２のダミー導体パターンは、平面視で、前記インダクタおよび前記引出し配線と重なる領域を避けるように配置されており、
前記第３のダミー導体パターンは、平面視で、前記インダクタと重なる領域に配置されており、
平面視で前記インダクタに囲まれた領域の内側には、複数の前記第１のダミー導体パターンと複数の前記第２のダミー導体パターンが平面視で互いに重なるように配置され、
前記第１のダミー導体パターンと前記第２のダミー導体パターンは、互いに接続されていない半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
平面視で、前記インダクタに囲まれた領域の内側および外側の双方に、前記第２のダミー導体パターンが設けられている半導体装置。
【請求項１１】
請求項９に記載の半導体装置において、
前記第２の層は、前記第１の層と隣り合う層である半導体装置。
【請求項１２】
請求項９に記載の半導体装置において、
半導体基板と、前記半導体基板上に形成されたトランジスタと、前記トランジスタ上に形成された前記配線層と、を備える半導体装置。
【請求項１３】
請求項９に記載の半導体装置において、
前記複数の第２のダミー導体パターンは、互いに接続されていない半導体装置。
【請求項１４】
請求項９に記載の半導体装置において、
前記複数の第２のダミー導体パターンは、ドット状に設けられている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
図７および図８は、従来の半導体装置を示す平面図である。半導体装置１００においては、高周波配線１０１の近傍に、ダミー導体パターン１０２，１０３が配置されている。
図７は高周波配線１０１が形成された層を示し、図８は他の層を示している。図８においては、平面視で高周波配線１０１に重なる領域を点線で示している。
【０００３】
これらの図からわかるように、ダミー導体パターン１０２は高周波配線１０１と同一の層中に形成され、ダミー導体パターン１０３は高周波配線１０１と相異なる層中に形成されている。ダミー導体パターンは、配線層のパターンに粗密がある場合に、ＣＭＰ工程においてパターン密度の低い領域にエロージョンと呼ばれる窪みが生じやすくなることを抑制する目的で設けられている。つまり、ダミー導体パターン１０２を設けることにより、半導体装置１００の製造時に高周波配線１０１を含む層の加工がし易くなる。ダミー導体パターン１０３も、同様の目的で設けられている。また、高周波配線１０１は、インダクタとして機能するコイル状の部分と、その引出し配線からなっている。
【０００４】
なお、本発明に関連する先行技術文献としては、特許文献１および非特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２８５９７０号公報
【非特許文献】
【０００６】
【非特許文献１】Ali Hajimiri et al., "Design Issues in CMOS Differential LC Oscillators", IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol. 34, No. 5, May 1999, pp. 717-724
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体装置１００において高周波配線１０１に高周波電流が流れる場合、以下の問題が生じる。すなわち、図９に示すように、高周波配線１０１の磁界により、その近傍に位置するダミー導体パターン１０２に渦電流が発生する。同図は、図７中の点線で囲まれた部分を拡大して示した平面図である。図中の矢印Ａ１は高周波配線１０１を流れる電流の向きを表し、矢印Ａ２はダミー導体パターン１０２を流れる渦電流の向きを表している。
【０００８】
このように渦電流が発生すると、レンツの法則に従い、上記磁界を打ち消す方向の磁界が発生する。それにより高周波配線１０１の回路定数が変動するため、結果として、当該高周波配線１０１の伝送特性が変化してしまう。
【０００９】
高周波配線１０１の磁界の影響による渦電流は、当該高周波配線１０１と同層に設けられたダミー導体パターン１０２のみならず、異層に設けられたダミー導体パターン１０３でも発生する。そして、異層において高周波配線１０１の磁界の影響を最も強く受けるのは、高周波配線１０１に最も近いダミー導体パターン１０３、すなわち高周波配線１０１の直上または直下に位置するダミー導体パターン１０３（図８において斜線を付されている）である。
【課題を解決するための手段】
【００１０】
本発明による半導体装置は、配線層中の第１の層に設けられた高周波配線と、上記第１の層に設けられた複数の第１のダミー導体パターンと、上記配線層中の上記第１の層とは相異なる第２の層に設けられた複数の第２のダミー導体パターンと、を備え、上記第２のダミー導体パターンは、平面視で、上記高周波配線と重なる領域を避けるように配置されており、上記高周波配線は、コイル状のインダクタを含み、平面視で上記高周波配線に囲まれた領域の内側には、複数の上記第１のダミー導体パターンと複数の上記第２のダミー導体パターンが、少なくとも一部が平面視で互いに重なるように配置され、上記第１のダミー導体パターンと上記第２のダミー導体パターンは、互いに接続されていない。
【００１１】
この半導体装置においては、高周波配線と重なる領域を避けるようにして、第２の層にダミー導体パターンを配置している。このように第２の層において高周波配線の磁界の影響を最も強く受け易い領域に、ダミー導体パターンを配置しないようにすることで、第２の層中のダミー導体パターンに発生する渦電流を抑制することができる。
【発明の効果】
【００１２】
本発明によれば、高周波配線と相異なる層に設けられたダミー導体パターンに発生する渦電流を抑制することが可能な半導体装置が実現される。
【図面の簡単な説明】
【００１３】
【図１】本発明による半導体装置の第一実施形態を示す平面図である。
【図２】本発明による半導体装置の第一実施形態を示す平面図である。
【図３】（ａ）および（ｂ）は、図１および図２のIII−III線に沿った断面図である 。
【図４】（ａ）および（ｂ）は、実施形態の変形例を示す断面図である。
【図５】実施形態の変形例を示す平面図である。
【図６】実施形態の変形例を示す平面図である。
【図７】従来の半導体装置を示す平面図である。
【図８】従来の半導体装置を示す平面図である。
【図９】従来の半導体装置の課題を説明するための平面図である。
【図１０】本発明による半導体装置の第二実施形態を示す平面図である。
【図１１】本発明による半導体装置の第二実施形態を示す平面図である。
【図１２】図１０および図１１のXII−XII線に沿った断面図である。
【図１３】図１０および図１１の変形例のXII−XII線に沿った断面図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１５】
（第一実施形態）
図１および図２は、本発明による半導体装置の第一実施形態を示す平面図である。半導体装置１は、高周波配線１０、およびダミー導体パターン２０（第２のダミー導体パターン）を備えている。高周波配線１０には、例えば５ＧＨｚ以上の周波数を有する電流が流れる。高周波配線１０のコイル状に形成された部分はインダクタとして機能する。そして、引出し配線１４により、信号が取り出される。つまり、高周波配線１０は、インダクタ１２と、その引出し配線１４とからなる。
【００１６】
高周波配線１０の近傍には、複数のダミー導体パターン２０が配置されている。ただし、ダミー導体パターン２０は、高周波配線１０と相異なる層中に形成されている。高周波配線１０が形成された層（第１の層）およびダミー導体パターン２０が形成された層（第２の層）を、それぞれ図１および図２に示している。本実施形態において第２の層は、第１の層に隣り合う層、すなわち第１の層の１つ上または１つ下の層である。ここで、ダミー導体パターンとは、その有無が半導体装置１の回路構成に影響を与えない導体パターンのことである。
【００１７】
図２においては、平面視で高周波配線１０に重なる領域を点線で示している。同図からわかるように、ダミー導体パターン２０は、平面視で、高周波配線１０と重なる領域を避けるように配置されている。本実施形態において、高周波配線１０はインダクタ１２と、その引出し配線１４とからなるため、ダミー導体パターン２０は、平面視でインダクタ１２と重なる領域だけでなく、引出し配線１４と重なる領域も避けるように配置されている。言い換えると、ダミー導体パターン２０は、平面視で、高周波配線１０全体と重なる領域を避けるように配置されている。
【００１８】
ダミー導体パターン２０は、平面視で、高周波配線１０の両側に設けられている。本実施形態においては、上述のとおり高周波配線１０を構成するインダクタ１２がコイル状に形成されているため、平面視で、高周波配線１０で囲まれた領域の内側および外側の双方にダミー導体パターン２０が設けられた構成となっている。
【００１９】
図１に示すように、第１の層において高周波配線１０の近傍には、複数のダミー導体パターン３０（第１のダミー導体パターン）が配置されている。ダミー導体パターン３０も、高周波配線１０の両側に設けられており、高周波配線１０で囲まれた領域の内側および外側の双方に配置されている。
【００２０】
ダミー導体パターン２０，３０は、高周波配線１０と同一の材料によって構成されている。かかる材料としては、銅またはアルミニウム等が挙げられる。高周波配線１０およびダミー導体パターン２０，３０の材料が銅である場合、これらは例えばダマシン法によって形成される。高周波配線１０およびダミー導体パターン３０は、同時に形成されることが好ましい。
【００２１】
図３（ａ）および図３（ｂ）は、図１および図２のIII−III線に沿った断面図である。前者では第２の層４４が第１の層４２の１つ下の層である場合を例にとっている。一方、後者では第２の層４４が第１の層４２の１つ上の層である場合を例にとっている。これらの図からわかるように、本実施形態において、ダミー導体パターン３０と高周波配線１０との間の距離の最小値ｄ１は、距離ｄ２よりも大きい。距離ｄ２は、図３（ａ）においてはダミー導体パターン２０の上面を含む平面と高周波配線１０との間の距離に等しく、図３（ｂ）においてはダミー導体パターン２０の下面を含む平面と高周波配線１０との間の距離に等しい。近年、この距離ｄ２は、益々縮小される傾向にある。
【００２２】
逆に、図３（ａ）および（ｂ）において、ｄ２がｄ１よりも大きい場合には、ダミー導体パターン２０は、平面視で高周波配線１０と重なる領域にも配置してもよい。この場合、高周波配線１０の直下または直上のダミー導体パターン２０に発生する渦電流の影響は小さく、高周波配線１０の伝送特性の変化は無視し得る程度である。
【００２３】
本実施形態の効果を説明する。半導体装置１においては、高周波配線１０と重なる領域を避けるようにして、高周波配線１０と相異なる層（第２の層）にダミー導体パターン２０を配置している。このように第２の層において高周波配線１０の磁界の影響を最も強く受け易い領域に、ダミー導体パターン２０を配置しないようにすることで、ダミー導体パターン２０に発生する渦電流を抑制することができる。
【００２４】
これに対して、特許文献１には、平面視で配線（具体的にはインダクタの引出配線）と重なる領域にダミー導体パターンが設けられた半導体装置が開示されている。かかる構成の半導体装置では、上記配線に高周波電流が流れる場合に、その直下に位置するダミー導体パターンに大きな渦電流が発生してしまう。
【００２５】
本実施形態においては、さらに、高周波配線１０と同層（第１の層）にダミー導体パターン３０が設けられている。これにより、ダミー導体パターン３０が設けられていない場合に比して、高周波配線１０を含む層のＣＭＰ工程において容易に平坦性が得られる。しかも、高周波配線１０の両側にダミー導体パターン３０が設けられている。これにより、ダミー導体パターン３０が高周波配線１０の片側にのみ設けられている場合に比して、高周波配線１０を含む層のＣＭＰ工程が一層容易となる。
【００２６】
本実施形態において高周波配線１０はインダクタである。この場合、上記渦電流によりインダクタの磁界を打ち消す方向の磁界が発生すると、結果としてインダクタの磁界の強度が低下する。磁界の強度の低下は、インダクタのＱ値の劣化につながってしまう。この点、本実施形態によれば、上述のとおり渦電流を抑制できるので、かかるＱ値の劣化を小さく抑えることができる。
【００２７】
上述の問題、すなわちダミー導体パターン２０の渦電流により高周波配線１０の回路定数が変動するという問題は、５ＧＨｚ以上の電流が高周波配線１０を流れる場合に顕著となる。したがって、この場合には、ダミー導体パターン２０に発生する渦電流を抑制できる本実施形態の有用性が、特に高まる。
【００２８】
また、上記問題は、ダミー導体パターン３０と高周波配線１０との間の距離の最小値ｄ１が距離ｄ２よりも大きい場合（図３（ａ）または図３（ｂ）参照）にも顕著となる。かかる場合に高周波配線１０と重なる領域にダミー導体パターン２０が存在したとすると、そのダミー導体パターン２０と高周波配線１０との間の距離が小さくなるからである。同様の理由で、図４（ａ）および図４（ｂ）に示すように、上記最小値ｄ１がダミー導体パターン２０と高周波配線１０との間の距離の最小値ｄ３よりも大きい場合、上記問題が一層顕著となる。したがって、これらの場合も、本実施形態の有用性が特に高まる。
【００２９】
本実施形態においては、高周波配線１０がコイル状のインダクタである場合を例示した。しかし、高周波配線１０は、通常の高周波配線であってもよい。その場合の例を図５および図６に示す。図５は高周波配線１０が形成された層を示し、図６はダミー導体パターン２０が形成された層を示している。図６においては、平面視で高周波配線１０に重なる領域を点線で示している。同図においても、ダミー導体パターン２０は、平面視で、高周波配線１０と重なる領域を避けるように配置されている。
【００３０】
（第二実施形態）
図１０および図１１は、本発明による半導体装置の第二実施形態を示す平面図である。なお、図１１は、図１０で示される配線層の１つ下の配線層の平面図を示している。また、図１２は、図１０および図１１のXII−XII線に沿った断面図である。
【００３１】
半導体装置２は、半導体基板６０上に形成されたトランジスタ５５と、その上に形成された複数の配線層を備える。最上層の配線層（第１の層４２）には、図１０に示すように、コイル状に形成されたインダクタ１２と、その引出し配線１４とからなる高周波配線１０を有する。高周波配線１０には、例えば５ＧＨｚ以上の周波数を有する電流が流れる。さらに、最上層の配線層には、高周波配線１０の近傍には、複数のダミー導体パターン３０（第１のダミー導体パターン）が配置されている。ダミー導体パターン３０も、高周波配線１０の両側に設けられており、高周波配線１０で囲まれた領域の内側および外側の双方に配置されている。
【００３２】
最上層の配線層の１つ下の配線層（第２の層４４）には、図１１に示すように複数のダミー導体パターン２０（第２のダミー導体パターン）が配置されている。図１１においては、平面視で高周波配線１０に重なる領域を点線で示している。ダミー導体パターン２０は、平面視で、高周波配線１０と重なる領域を避けるように配置されている点は、第１実施形態と同様である。
【００３３】
図１２（図１０および図１１のXII−XII線に沿った断面図）に示すように、引出し配線１４の一端は、インダクタ１２に接続され、引出し配線１４の他端は、複数の導体プラグを介して、トランジスタ５５のソース／ドレイン領域に接続されている。
【００３４】
図１２からわかるように、インダクタ１２と、その引出し配線１４からなる高周波配線１０の下の層には、ダミー導体パターン２０は配置されていない。しかし、図１１に示すように、高周波配線１０以外の領域には、ダミー導体パターン２０が配置されている。
【００３５】
半導体装置２は配線５０を有する。配線５０には、例えば５ＧＨｚ未満の周波数を有する電流が流れる。配線５０には高周波を有する電流が流れないため、配線５０の上下の層にはダミー導体パターン４０が配置されている。本実施形態においても、第１実施形態と同様の効果が得られる。
【００３６】
図１３は、図１２の変形例を示す断面図である。図１２の第１の層４２は図１３の第１の層４２ａに対応する。また、図１２の第２の層４４は図１３の第１の層４４ａに対応する。引出し配線１４からトランジスタ５５のソース／ドレイン領域に接続される導体プラグが、途中で高周波配線１６を介して迂回している点が、図１２と相違している。高周波配線１６の１つ下の層（第２の層４４ｂ）において、ダミー導体パターン４０は、平面視で高周波配線１６と重なる領域を避けるように配置されている。高周波配線１６の配置されている配線層（第１の層４２ｂ）と、その１つ下の配線層（第２の層４４ｂ）におけるダミー導体パターンは、図５、図６にそれぞれ示されたような配置となる。本実施形態の変形例においても、第１実施形態と同様の効果が得られる。
なお、本発明は、以下の態様を含む。
（付記１）
配線層中の第１の層に設けられた高周波配線と、
前記配線層中の前記第１の層とは相異なる第２の層に設けられた第２のダミー導体パターンと、を備え、
前記第２のダミー導体パターンは、平面視で、前記高周波配線と重なる領域を避けるように配置されていることを特徴とする半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記高周波配線は、５ＧＨｚ以上の周波数を有する電流が流れる配線である半導体装置。
（付記３）
付記１または２に記載の半導体装置において、
前記高周波配線は、インダクタとして機能する半導体装置。
（付記４）
付記１または２に記載の半導体装置において、
前記高周波配線は、インダクタと、前記インダクタの引出し配線と、からなる半導体装置。
（付記５）
付記３に記載の半導体装置において、
前記高周波配線はコイル状をしており、平面視で、当該高周波配線で囲まれた領域の内側および外側の双方に、前記第２のダミー導体パターンが設けられている半導体装置。
（付記６）
付記１乃至５いずれかに記載の半導体装置において、
前記第２のダミー導体パターンは、平面視で、前記高周波配線の両側に設けられている半導体装置。
（付記７）
付記１乃至６いずれかに記載の半導体装置において、
前記第２の層は、前記第１の層と隣り合う層である半導体装置。
（付記８）
付記１乃至７いずれかに記載の半導体装置において、
前記第１の層に設けられた第１のダミー導体パターンを備える半導体装置。
（付記９）
付記８に記載の半導体装置において、
前記第２の層は、前記第１の層よりも下の層であり、
前記第１のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第２のダミー導体パターンの上面を含む平面と前記高周波配線との間の距離よりも大きい半導体装置。
（付記１０）
付記８に記載の半導体装置において、
前記第２の層は、前記第１の層よりも上の層であり、
前記第１のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第２のダミー導体パターンの下面を含む平面と前記高周波配線との間の距離よりも大きい半導体装置。
（付記１１）
付記８乃至１０いずれかに記載の半導体装置において、
前記第１のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第２のダミー導体パターンと前記高周波配線との間の距離の最小値よりも大きい半導体装置。
（付記１２）
付記１乃至１１いずれかに記載の半導体装置において、
半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記トランジスタ上に形成された前記配線層と、
を備えることを特徴とする半導体装置。
【符号の説明】
【００３７】
１    半導体装置
２    半導体装置
１０    高周波配線
１２    インダクタ
１４    引出し配線
１６    高周波配線
２０    ダミー導体パターン
３０    ダミー導体パターン
４０    ダミー導体パターン
４２    第１の層
４４    第２の層
４２ａ    第１の層
４４ａ    第２の層
４２ｂ    第１の層
４４ｂ    第２の層
５０    配線
５５    トランジスタ
６０    半導体基板
【図１】
2014170963.tif 000003
【図２】
2014170963.tif 000004
【図３】
2014170963.tif 000005
【図４】
2014170963.tif 000006
【図５】
2014170963.tif 000007
【図６】
2014170963.tif 000008
【図７】
2014170963.tif 000009
【図８】
2014170963.tif 000010
【図９】
2014170963.tif 000011
【図１０】
2014170963.tif 000012
【図１１】
2014170963.tif 000013
【図１２】
2014170963.tif 000014
【図１３】
2014170963.tif 000015