(57)【要約】      （修正有）【課題】オン抵抗を低減し、絶縁耐圧を高め、しきい値電圧を低減させることができる半導体装置を提供する。【解決手段】半導体装置Ａ１は、第１ｎ型半導体層１１、第２ｎ型半導体層１２、ｐ型半導体層１３、トレンチ３、絶縁層５、ゲート電極４１、およびｎ型半導体領域１４、を備える。ｐ型半導体層１３は、トレンチ３に沿っており、かつ、第２ｎ型半導体層１２およびｎ型半導体領域１４に接するチャネル領域を有しており、深さ方向ｘにおけるチャネル領域の大きさは、０．１〜０．５μｍであり、チャネル領域は、ピーク不純物濃度が１×１０18ｃｍ-3程度である高濃度部を有する。【選択図】図１
2014241435.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型をもつ第１半導体層と、
この第１半導体層上に設けられ、上記第１の導電型と反対の第２の導電型を持つ第２半導体層と、
この第２半導体層を貫通して上記第１半導体層に達するトレンチと、
上記トレンチの内面に沿って、上記トレンチの底部および側部に形成された絶縁層と、
この絶縁層により上記第１半導体層および上記第２半導体層に対して絶縁されており、少なくともその一部が上記トレンチ内部に形成されたゲート電極と、
上記第２半導体層上において、上記トレンチの周囲に形成された上記第１の導電型をもつ半導体領域と、を備え、
上記第２半導体層は、上記トレンチに沿っており、かつ、上記第１半導体層および上記半導体領域に接するチャネル領域を有しており、
上記トレンチの深さ方向における上記チャネル領域の大きさは、０．１〜０．５μｍであり、
上記チャネル領域は、ピーク不純物濃度が４×１０17ｃｍ-3〜２×１０18ｃｍ-3の範囲内である、半導体装置。
【請求項２】
上記チャネル領域は、不純物濃度が５×１０17ｃｍ-3以上の高濃度部を含んでおり、
上記高濃度部は、上記トレンチに接し、かつ、上記深さ方向と直角である方向に広がる層状である、請求項１に記載の半導体装置。
【請求項３】
上記第１半導体層、上記第２半導体層、および、上記半導体領域は、炭化珪素から構成されている、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ構造を有する半導体装置に関する。
【背景技術】
【０００２】
図９は、従来のトレンチ構造を有する縦型の絶縁ゲート型半導体装置の一例を示している。図示された半導体装置９Ａは、第１ｎ型半導体層９１１、第２ｎ型半導体層９１２、ｐ型半導体層９１３、ｎ型半導体領域９１４、トレンチ９３、ゲート電極９４およびゲート絶縁層９５を備えている。
【０００３】
第１ｎ型半導体層９１１は、半導体装置９Ａの土台となっている。第２ｎ型半導体層９１２、ｐ型半導体層９１３、ｎ型半導体領域９１４は、第１ｎ型半導体層９１１上に積層されている。
【０００４】
トレンチ９３は、ｐ型半導体層９１３およびｎ型半導体領域９１４を貫通して、第２ｎ型半導体層９１２に達するように形成されている。トレンチ９３の内部には、ゲート電極９４およびゲート絶縁層９５が形成されている。ゲート絶縁層９５は、第２ｎ型半導体層９１２、ｐ型半導体層９１３およびｎ型半導体領域９１４に対してゲート電極９４を絶縁している。ゲート絶縁層９５は、トレンチ９３の内面に沿って形成されている。
【０００５】
ｐ型半導体層９１３には、チャネル領域が形成されている。このチャネル領域は、トレンチ９３に沿っており、かつ、第２ｎ型半導体層９１２およびｎ型半導体領域９１４に接している。
【０００６】
このような半導体装置９Ａにおいて、エネルギーの低損失化を図るためには、電流を流す際のオン抵抗が小さいものがよい。また、絶縁破壊を抑制するには、絶縁耐圧が大きいものが好ましい。さらに、ゲート電極に比較的低い電圧を印加しただけで十分駆動できるように、しきい値電圧の低減が要求されている（たとえば特許文献１参照）。
【０００７】
【特許文献１】特開２００６−３２４２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記した事情のもとで考え出されたものであって、オン抵抗を低減し、絶縁耐圧を高め、しきい値電圧を低減させることができる半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００１０】
本発明によって提供される半導体装置は、第１の導電型をもつ第１半導体層と、この第１半導体層上に設けられ、上記第１の導電型と反対の第２の導電型を持つ第２半導体層と、この第２半導体層を貫通して上記第１半導体層に達するトレンチと、上記トレンチの内面に沿って、上記トレンチの底部および側部に形成された絶縁層と、この絶縁層により上記第１半導体層および上記第２半導体層に対して絶縁されており、少なくともその一部が上記トレンチ内部に形成されたゲート電極と、上記第２半導体層上において、上記トレンチの周囲に形成された上記第１の導電型をもつ半導体領域と、を備え、上記第２半導体層は、上記トレンチに沿っており、かつ、上記第１半導体層および上記半導体領域に接するチャネル領域を有しており、上記トレンチの深さ方向における上記チャネル領域の大きさは、０．１〜０．５μｍであり、上記チャネル領域は、ピーク不純物濃度が４×１０17ｃｍ-3〜２×１０18ｃｍ-3の範囲内である。
【００１１】
本発明の好ましい実施の形態においては、上記チャネル領域は、不純物濃度が５×１０17ｃｍ-3以上の高濃度部を含んでおり、上記高濃度部は、上記トレンチに接し、かつ、上記深さ方向と直角である方向に広がる層状である。
【００１２】
本発明の好ましい実施の形態においては、上記第１半導体層、上記第２半導体層、および、上記半導体領域は、炭化珪素から構成されている。
【００１３】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に基づく半導体装置を示す要部断面図である。
【図２】図１に示す半導体装置のｐ型半導体領域における、深さ方向に対する不純物濃度の分布を示した図である。
【図３】図１に示す半導体装置の製造工程の一部を示す要部断面図である。
【図４】図２に示す工程の後に続く工程を示す要部断面図である。
【図５】従来の半導体装置におけるｐ型半導体層最高濃度に対するしきい値電圧を示した図である。
【図６Ａ】本実施形態におけるｐ型半導体層最高濃度と、しきい値電圧および絶縁破壊電界との関係を示しすグラフである。
【図６Ｂ】本実施形態におけるｐ型半導体層最高濃度と、チャネル抵抗および絶縁破壊電界との関係を示しすグラフである。
【図７】本発明の第２実施形態に基づく半導体装置を示す要部断面図である。
【図８】本発明の第３実施形態に基づく半導体装置を示す要部断面図である。
【図９】従来の半導体装置の一例を示す要部断面図である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
【００１６】
図１は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、第１ｎ型半導体層１１、第２ｎ型半導体層１２、ｐ型半導体層１３、高濃度ｐ型半導体領域１３ａ、ｎ型半導体領域１４、トレンチ３、ゲート電極４１、ゲート絶縁層５、ソース電極４２、ドレイン電極４３および層間絶縁膜６を備えており、いわゆるトレンチＭＯＳＦＥＴと称される構造を有する。
【００１７】
第１ｎ型半導体層１１は、炭化珪素に高濃度の不純物が添加された材質からなる基板であり、半導体装置Ａ１の土台となっている。第１ｎ型半導体層１１の深さ方向ｘの大きさは、約３００μｍである。第１ｎ型半導体層１１の不純物濃度は、約１×１０19ｃｍ-3である。
【００１８】
第２ｎ型半導体層１２は、第１ｎ型半導体層１１上に形成されている。第２ｎ型半導体層１２は、炭化珪素に低濃度の不純物が添加された材質からなる。第２ｎ型半導体層１２の深さ方向ｘにおける大きさは、約１０μｍである。第２ｎ型半導体層１２の不純物濃度は、約６×１０15ｃｍ-3である。第２ｎ型半導体層１２の不純物濃度はこれに限らず、１×１０15〜２×１０16ｃｍ-3程度であればよい。
【００１９】
ｐ型半導体層１３は、第２ｎ型半導体層１２上に形成されている。ｐ型半導体層１３の深さ方向ｘの大きさは、約０．３μｍである。ｐ型半導体層１３の深さ方向の大きさは、０．１〜０．５μｍであることが好ましい。ｐ型半導体層１３の不純物濃度は、１×１０17ｃｍ-3以上である。
【００２０】
ｐ型半導体層１３には、チャネル領域が形成されている。このチャネル領域は、トレンチ３に沿っており、かつ、第２ｎ型半導体層１２およびｎ型半導体領域１４に接している。ｐ型半導体層１３の深さ方向ｘの大きさは、短チャネル効果を発生させる大きさの範囲内である必要がある。短チャネル効果とは、深さ方向ｘにおけるチャネル領域の大きさが、小さくなると半導体装置Ａ１のしきい値電圧が低下するという現象のことをいう。ｐ型半導体層１３の深さ方向の大きさが０．１μｍ未満であると、チャネル領域としての機能を十分に果たさないおそれが大きくなる。
【００２１】
図２に、ｐ型半導体層１３の不純物濃度Ｉｃの深さ方向ｘにおける分布を示している。深さＤｐが大きくなるにつれて、不純物濃度Ｉｃは大きくなる。ある深さＤｐにおいて不純物濃度Ｉｃが最大となり、さらに深さＤｐが大きくなるにつれて、不純物濃度Ｉｃは減少する。具体的には、深さＤｐが約０．５μｍであるとき、不純物濃度Ｉｃは最大となっており、その値は約１×１０18ｃｍ-3である。十分な耐電圧を得るため、ｐ型半導体層１３には、高濃度部１３'が含まれていることが望ましい。本図において、不純物濃度が５×１０17ｃｍ-3以上である部分が、高濃度部１３'である。ｐ型半導体層１３の大きさが０．５μｍを越えると、たとえば不純物イオンの照射によって不純物濃度をこのような分布とすること、および短チャネル効果を十分に発揮させること、が困難となる。
【００２２】
ｎ型半導体領域１４は、ｐ型半導体層１３上に形成されている。ｎ型半導体領域１４の深さ方向ｘの大きさは、約０．３μｍである。ｎ型半導体領域１４の不純物濃度は、約１×１０20ｃｍ-3である。ｎ型半導体領域１４の不純物濃度はこれに限らず、１×１０18ｃｍ-3以上であればよい。高濃度ｐ型半導体領域１３ａは、ｐ型半導体層１３上に形成されている。
【００２３】
トレンチ３は、ｐ型半導体層１３およびｎ型半導体領域１４を貫通して、第２ｎ型半導体層１２に達するように形成されている。トレンチ３の深さ方向ｘの大きさは、ｐ型半導体層１３の深さ方向ｘの大きさ以上である。本実施形態においては、トレンチ３の深さ方向ｘの大きさは、約１μｍとされている。
【００２４】
トレンチ３の内部には、ゲート電極４１およびゲート絶縁層５が形成されている。ゲート絶縁層５は、第２ｎ型半導体層１２、ｐ型半導体層１３およびｎ型半導体領域１４に対してゲート電極４１を絶縁している。ゲート絶縁層５は、トレンチ３の内面に沿って、トレンチ３の底部および側部に形成されている。ゲート絶縁層５は、本実施形態においては、たとえば、二酸化珪素によって形成されている。
【００２５】
ゲート絶縁層５の側部の幅方向ｙにおける大きさは、約０．１μｍである。一方、ゲート絶縁層５の底部の方向ｘにおける大きさは、約０．０８μｍである。
【００２６】
ソース電極４２は、たとえばＡｌからなり、ｎ型半導体領域１４および高濃度ｐ型半導体領域１３ａと接している。ドレイン電極４３は、たとえばＡｌからなり、第１ｎ型半導体層１１と接している。ドレイン電極４３は、第１ｎ型半導体層１１を挟んで第２ｎ型半導体層１２が形成された側とは反対側に形成されている。層間絶縁膜６は、ゲート電極４１を覆うように形成されている。
【００２７】
次に、半導体装置Ａ１の製造方法の一例について、図３、図４を参照しつつ以下に説明する。
【００２８】
まず、図３に示すように、第１ｎ型半導体層１１となる炭化珪素からなる半導体基板を準備する。次に、この基板の表面側に、エピタキシャル結晶成長法により、第２ｎ型半導体層１２を形成する。次に、この第２ｎ型半導体層１２の上面に、Ａｌ，Ｂイオンなどの不純物イオン（ｐ型）を注入し、ｐ型半導体層１３を形成する。炭化珪素に注入された不純物イオンは、炭化珪素基板内においてほとんど拡散しない。炭化珪素基板内における、注入された不純物イオンの深さ方向の位置は、照射する際のエネルギーのみによって決まる。そのため、不純物イオンを照射する際、エネルギーを調整することで、深さ方向における不純物濃度の分布を、図２に示したものとすることができる。次に、不純物イオン（ｎ型またはｐ型）を注入するなどして、ｎ型半導体領域１４および高濃度ｐ型半導体領域１３ａを形成する。
【００２９】
次に、図４に示すように、トレンチ３、ゲート絶縁層５およびゲート電極４１を形成する。そして、層間絶縁膜６、ソース電極４２およびドレイン電極４３を形成する。以上の工程により、図１に示す半導体装置Ａ１が完成する。
【００３０】
次に、本発明にかかる半導体装置Ａ１と、従来の半導体装置との比較について述べる。
【００３１】
図５に、従来の半導体装置におけるｐ型半導体層の不純物の最大濃度（ｐ型半導体層最高濃度Ｃｈ）としきい値電圧Ｖｔとの関係を示している。この従来の半導体装置は、短チャネル効果が発生しておらず、チャネル領域の深さ方向ｘにおける大きさによってしきい値電圧が影響を受けない点において、半導体装置Ａ１と異なっている。図６Ａは、本実施形態の半導体装置Ａ１におけるｐ型半導体層最高濃度Ｃｈと、しきい値電圧Ｖｔおよび絶縁破壊電界Ｖｂとの関係を示している。図６Ｂは、本実施形態の半導体装置Ａ１におけるｐ型半導体層最大濃度Ｃｈと、チャネル抵抗Ｒｃおよび絶縁破壊電界Ｖｂとの関係を示している。
【００３２】
図５によると、従来の半導体装置９Ａでは、ｐ型半導体層９１３における不純物濃度Ｃｈが２×１０17ｃｍ-3であるとき、しきい値電圧Ｖｔは９Ｖである。このとき、チャネル長が１μｍ、トレンチ９３のコーナー部における絶縁破壊電界Ｖｂが１．５ＭＶｃｍ-1であるという条件において、チャネル抵抗は３．８ｍΩｃｍ2である。一方、ｐ型半導体層９１３における不純物濃度Ｃｈが５×１０17ｃｍ-3であるとき、しきい値電圧Ｖｔは１３Ｖである。このとき、チャネル長が１μｍであり、トレンチ９３の底部における絶縁破壊電界Ｖｂが１．５ＭＶｃｍ-1であるという上記と同様の条件において、チャネル抵抗は５．９ｍΩｃｍ2である。
【００３３】
一方、図６Ａによると、ｐ型半導体層最高濃度Ｃｈが４×１０17ｃｍ-3から２×１０18ｃｍ-3の範囲内において、しきい値電圧Ｖｔは４Ｖから１１Ｖの範囲内にある。またこのｐ型半導体層最高濃度Ｃｈの範囲内において、絶縁破壊電界Ｖｂは、０．９ＭＶｃｍ-1から１．７ＭＶｃｍ-1の範囲内にある。図６Ｂによると、このｐ型半導体層最高濃度Ｃｈの範囲内において、チャネル抵抗Ｒｃの値は、０．５ｍΩｃｍ2から２．９ｍΩｃｍ2の範囲内にある。
【００３４】
ここで、このｐ型半導体層最高濃度Ｃｈの範囲内のいくつかの点における、しきい値電圧Ｖｔ、絶縁破壊電界Ｖｂおよびチャネル抵抗Ｒｃの値を示す。図６Ａおよび図６Ｂによると、ｐ型半導体層最高濃度Ｃｈが４×１０17ｃｍ-3であるとき、しきい値電圧Ｖｔは４Ｖである。このとき、絶縁破壊電界Ｖｂが約０．９ＭＶｃｍ-1であるが、チャネル抵抗Ｒｃは、０．５ｍΩｃｍ2である。ｐ型半導体層最高濃度Ｃｈが２×１０18ｃｍ-3であるとき、しきい値電圧Ｖｔは１１Ｖである。このとき、絶縁破壊電界Ｖｂが約１．７ＭＶｃｍ-1であり、チャネル抵抗Ｒｃは２．９ｍΩｃｍ2である。また、ｐ型半導体層最高濃度Ｃｈが、４×１０17ｃｍ-3から２×１０18ｃｍ-3の範囲内である１×１０18ｃｍ-3であるとき、しきい値電圧Ｖｔは７Ｖである。このとき、絶縁破壊電界Ｖｂが約１．５ＭＶｃｍ-1であり、チャネル抵抗Ｒｃは、１ｍΩｃｍ2である。
【００３５】
これらのしきい値電圧Ｖｔ、絶縁破壊電界Ｖｂおよびチャネル抵抗Ｒｃの値を、図５を用いて説明した従来の半導体装置におけるものと比較する。半導体装置Ａ１において、しきい値電圧Ｖｔは、比較的低い値のまま維持されている。これは、ｐ型半導体層１３における不純物濃度を上述の範囲内にしたにもかかわらず、短チャネル効果が発揮しているためと考えられる。また、絶縁破壊電界Ｖｂは、比較的高い値のまま維持されている。これは、ｐ型半導体層１３における不純物の濃度が、依然高濃度であるためと考えられる。また、チャネル抵抗Ｒｃは相対的に小さくなっている。これは、チャネル領域の深さ方向の大きさが小さくなったためと考えられる。したがって、半導体装置Ａ１における、しきい値電圧Ｖｔ、絶縁破壊電界Ｖｂおよびチャネル抵抗Ｒｃの値は、全体的に好ましい値となっているといえる。よって、半導体装置Ａ１では、オン抵抗、絶縁耐圧、および、しきい値電圧の値を、従来の半導体装置と比較して良好にすることが可能である。
【００３６】
図７および図８は、本発明にかかる半導体装置の他の例を示している。なお、これらの図においては、上記実施形態と類似の要素については、同一の符号を付しており、適宜説明を省略する。
【００３７】
図７は、本発明の第２実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ２は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）と称される半導体装置として構成されている点が、上述した半導体装置Ａ１と異なっている。一方、半導体装置Ａ２は、チャネル領域の大きさおよび不純物濃度、図２に示した高濃度部１３'を有する点、および炭化珪素からなる点は半導体装置Ａ１と同様である。本実施形態においては、ｎ型半導体層１２の裏面側にｐ型基板１５が設けられている。そして、ｐ型基板１５とドレイン電極４３との間にＮｉ層１６が形成されている。
【００３８】
このような構成によっても、上述した半導体装置Ａ１と同様に、オン抵抗、絶縁耐圧、および、しきい値電圧のいずれもの値を、比較的良好な値とすることが可能である。さらに、ＩＧＢＴとされた半導体装置Ａ２によれば、低抵抗化を図るのに有利であり、半導体装置Ａ１と比べてより高電圧の用途に適している。
【００３９】
図８は、本発明の第３実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ３は、ＳＪ（Super Junction）ＭＯＳＦＥＴと称される半導体装置として構成されている点が、上述した半導体装置Ａ１と異なっている。一方、半導体装置Ａ２は、チャネル領域の大きさおよび不純物濃度、図２に示した高濃度部１３'を有する点、および炭化珪素からなる点は半導体装置Ａ１と同様である。
【００４０】
本実施形態においては、ｎ型半導体層１２を方向ｙにおいて挟むｐ型半導体層１７が形成されている。ｐ型半導体層１７は、第２ｎ型半導体層１２と同様の厚さとされており、第１ｎ型半導体層１１およびｐ型半導体層１３に接している。第１ｎ型半導体層１１とドレイン電極４３との間には、Ｎｉ層１６が形成されている。ただし、これに限るものではなく、ｐ型半導体層１７は、ｐ型半導体層１３から第２ｎ型半導体層１２の途中まで延びた構成でもよい。ＳＪＭＯＳＦＥＴ構造の半導体装置Ａ３においては、第１ｎ型半導体層１１がいわゆるドリフト層として、ｐ型半導体層１７がリサーフ層として、それぞれ機能する。
【００４１】
このような構成によっても、上述した半導体装置Ａ１と同様に、オン抵抗、絶縁耐圧、および、しきい値電圧のいずれもの値を、比較的良好な値とすることが可能である。さらに、ＳＪＭＯＳＦＥＴとされた半導体装置Ａ３によれば、高耐圧化と低抵抗化との両立を図るのに有利である
【００４２】
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
【図１】
2014241435.tif 000003
【図２】
2014241435.tif 000004
【図３】
2014241435.tif 000005
【図４】
2014241435.tif 000006
【図５】
2014241435.tif 000007
【図６Ａ】
2014241435.tif 000008
【図６Ｂ】
2014241435.tif 000009
【図７】
2014241435.tif 000010
【図８】
2014241435.tif 000011
【図９】
2014241435.tif 000012