(57)【要約】【課題】活性化熱処理において、炭化珪素基板に加わる応力を抑えつつ炭化珪素基板中の温度の均一性を高める。【解決手段】炭化珪素基板上に第１の二酸化珪素層３１が形成される。一の温度まで耐熱性を有する支持基板４０上に第２の二酸化珪素層３２が形成される。第１および第２の二酸化珪素層３１、３２を一体化することによって、炭化珪素基板１２０を支持基板４０に接合する接合層３０が形成される。炭化珪素基板１２０中へ不純物イオンが注入される。不純物イオンを活性化するために、一の温度よりも低い熱処理温度で、支持基板４０に接合された炭化珪素基板１２０が熱処理される。【選択図】図８
2014007325.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体装置の製造方法であって、
互いに対向する第１および第２の面を有する炭化珪素基板を準備する工程と、
前記炭化珪素基板の前記第１の面上に第１の二酸化珪素層を形成する工程と、
一の温度まで耐熱性を有する支持基板上に第２の二酸化珪素層を形成する工程と、
前記第１および第２の二酸化珪素層を一体化することによって、前記炭化珪素基板を前記支持基板に接合する接合層を形成する工程とを備え、前記接合層を形成する工程は前記第１および第２の二酸化珪素層を互いに接触させる工程を含み、前記炭化珪素半導体装置の製造方法はさらに
前記炭化珪素基板の前記第２の面から中へ不純物イオンを注入する工程と、
前記炭化珪素基板に注入された前記不純物イオンを活性化するために、前記一の温度よりも低い熱処理温度で、前記支持基板に接合された前記炭化珪素基板を熱処理する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項２】
前記熱処理する工程において、前記支持基板の厚さは前記炭化珪素基板の厚さよりも大きい、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記一の温度は１２００℃以上である、請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記一の温度は１５００℃以上である、請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記支持基板は炭化珪素からなる、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記支持基板をなす炭化珪素は多結晶構造を有する、請求項５に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記熱処理する工程の後に、前記接合層および前記支持基板を除去する工程をさらに備える、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記接合層を形成する工程は、前記第１および第２の二酸化珪素層を互いに接触させる工程の後に、２００℃以上１０００℃未満の温度まで前記接合層を加熱する工程を含む、請求項１〜７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記接合層を形成する工程の前に、１０００℃以上１２００℃以下の温度まで前記第１および第２の二酸化珪素層の少なくとも一方を加熱する工程をさらに備える、請求項１〜８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記接合層を形成する前に、前記第１および第２の二酸化珪素層の少なくともいずれかを平坦化する工程をさらに備える、請求項１〜９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記第１および第２の二酸化珪素層の少なくとも一方は熱ＣＶＤ法によって形成される、請求項１〜１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記熱処理を行う工程において、前記支持基板は平面視において前記炭化珪素基板を取り囲んでいる、請求項１〜１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
特開２００８−１１８０１１号公報（特許文献１）によれば、ＳｉＣ（炭化珪素）では、イオンによって導入されたドナーまたはアクセプタの活性化率を高めるために１５００℃の高温での熱処理を必要とする。またこの公報には、１５００℃という活性化温度はＳｉＯ2膜の耐熱温度を上回る温度であり、よってＳｉＯ2膜の形成前に熱処理を行う必要がある、と記載されている。
【０００３】
上記のように高い温度を必要とするＳｉＣ向けの熱処理装置は、たとえば特開２０１２−２８４４６号公報（特許文献２）により提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１１８０１１号公報
【特許文献２】特開２０１２−２８４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特開２０１２−２８４４６号公報の技術による熱処理装置はその構造が複雑である。またこの装置を用いても熱処理の十分な均一性が得られないことも想定される。たとえば、耐熱性を有するトレイ上に載せられた炭化珪素基板が熱処理装置に収められる場合、炭化珪素基板とトレイ（支持基板）との間の熱伝導のばらつきに起因して、炭化珪素基板内における温度の均一性が低下し得る。この均一性の低下は、大きな熱伝導が生じる昇温および降温の際に特に顕著となる。この均一性の低下を避けるために、仮に炭化珪素基板と支持基板とを強固に一体化したとすると、炭化珪素基板と支持基板との間での熱膨張収縮の差異に起因して、炭化珪素基板に大きな応力が加わり得る。大きな応力が活性化熱処理中に加わると、炭化珪素基板中の転位が顕著に増殖し得る。
【０００６】
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、活性化熱処理において、炭化珪素基板に加わる応力を抑えつつ炭化珪素基板中の温度の均一性を高めることができる、炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。互いに対向する第１および第２の面を有する炭化珪素基板が準備される。炭化珪素基板の第１の面上に第１の二酸化珪素層が形成される。一の温度まで耐熱性を有する支持基板上に第２の二酸化珪素層が形成される。第１および第２の二酸化珪素層を一体化することによって、炭化珪素基板を支持基板に接合する接合層が形成される。接合層が形成される際に、第１および第２の二酸化珪素層が互いに接触させられる。炭化珪素基板の第２の面から中へ不純物イオンが注入される。炭化珪素基板に注入された不純物イオンを活性化するために、一の温度よりも低い熱処理温度で、支持基板に接合された炭化珪素基板が熱処理される。
【０００８】
この製造方法によれば、不純物イオンを活性化するための熱処理中、炭化珪素基板と支持基板との間において接合層が、加熱されることによって軟化した二酸化珪素層として存在する。これにより、活性化熱処理において、炭化珪素基板に加わる応力を抑えつつ炭化珪素基板中の温度の均一性を高めることができる。
【０００９】
好ましくは、炭化珪素基板が熱処理される際に、支持基板の厚さは炭化珪素基板の厚さよりも大きい。これにより、炭化珪素基板にとって支持基板が、より理想的な熱溜めに近いものとなる。よって支持基板に接合層を介して接触する炭化珪素基板中の温度の均一性をより高めることができる。
【００１０】
好ましくは、上記一の温度は１２００℃以上である。これにより１２００℃以上で熱処理を行うことができる。この場合、接合層がより十分に軟化する。また不純物の活性化がより十分に行われる。
【００１１】
好ましくは、上記一の温度は１５００℃以上である。これにより１５００℃以上で熱処理を行うことができる。この場合、接合層がさらにより十分に軟化する。また不純物の活性化がさらにより十分に行われる。
【００１２】
好ましくは、支持基板は炭化珪素からなる。これにより、支持基板が炭化珪素基板と同程度の耐熱性を有し得る。
【００１３】
好ましくは、支持基板をなす炭化珪素は多結晶構造を有する。これにより、単結晶構造を有する支持基板が準備される場合に比して、支持基板を容易に準備することができる。また平坦性を高めるために支持基板が研磨される場合、単結晶構造に比して方位依存性を有しない多結晶構造が用いられた方が、より容易に平坦性を高めることができる。
【００１４】
好ましくは、炭化珪素基板を熱処理した後に接合層および支持基板が除去される。これにより接合層および支持基板を有しない炭化珪素半導体装置が得られる。
【００１５】
好ましくは、接合層が形成される際には、第１および第２の二酸化珪素層が互いに接触させられた後に、２００℃以上１０００℃未満の温度まで接合層が加熱される。これにより第１および第２の二酸化珪素層の間の界面からＨ原子をＨ2Ｏとして除去することができる。
【００１６】
好ましくは、接合層を形成する前に１０００℃以上１２００℃以下の温度まで第１および第２の二酸化珪素層の少なくとも一方が加熱される。これにより第１および第２の二酸化珪素層の少なくとも一方の品質が高められる。よって第１および第２の二酸化珪素層の接合をより強固に行うことができる。
【００１７】
好ましくは、接合層を形成する前に、第１および第２の二酸化珪素層の少なくともいずれかが平坦化される。これにより第１および第２の二酸化珪素層の接合をより強固に行うことができる。
【００１８】
好ましくは、第１および第２の二酸化珪素層の少なくとも一方は熱ＣＶＤ（Chemical  Vapor  Deposition）法によって形成される。これにより第１および第２の二酸化珪素層の少なくとも一方の厚さを容易に選択することができる。
【００１９】
好ましくは、熱処理が行われる際に、支持基板は平面視において炭化珪素基板を取り囲んでいる。これにより、炭化珪素基板の端部においてもその周りに支持基板が存在する。よって炭化珪素基板の温度の均一性をより高めることができる。
【発明の効果】
【００２０】
上記のように本発明によれば、活性化熱処理において、炭化珪素基板に加わる応力を抑えつつ炭化珪素基板中の温度の均一性を高めることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図２】本発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を概略的に示すフロー図である。
【図３】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図４】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図５】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図６】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第４工程を概略的に示す上面図である。
【図７】図６の線ＶＩＩ−ＶＩＩに沿う概略断面図である。
【図８】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。
【図９】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第６工程を概略的に示す上面図である。
【図１０】図９の線Ｘ−Ｘに沿う概略断面図である。
【図１１】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。
【図１２】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。
【図１３】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。
【図１４】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１０工程を概略的に示す部分断面図である。
【図１５】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１１工程を概略的に示す部分断面図である。
【図１６】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１２工程を概略的に示す部分断面図である。
【図１７】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１３工程を概略的に示す部分断面図である。
【図１８】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１４工程を概略的に示す部分断面図である。
【図１９】比較例の炭化珪素半導体装置の製造方法の一工程を示す部分断面図である。
【図２０】本発明の実施の形態２における炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図２１】本発明の実施の形態２における炭化珪素半導体装置の製造方法の第２工程を概略的に示す上面図である。
【図２２】本発明の実施の形態３における炭化珪素半導体装置の製造方法の一工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
【００２３】
（実施の形態１）
本実施の形態のＭＯＳＦＥＴ１００（炭化珪素半導体装置）は、図１に示すように、縦型のプレーナ型ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板１２０（炭化珪素基板）と、ゲート酸化膜１３１（ゲート絶縁膜）と、ゲート電極１３２と、層間絶縁膜１３３と、ソース電極１４１と、ドレイン電極１５１と、ソース配線１４２と、保護電極１５２とを有する。
【００２４】
エピタキシャル基板１２０は炭化珪素から作られている。好ましくは、エピタキシャル基板１２０は六方晶のポリタイプ４Ｈを有する。エピタキシャル基板１２０は、単結晶基板１２１と、単結晶基板１２１上に配置されたエピタキシャル層とを有する。エピタキシャル層は、炭化珪素から作られており、ｎ-層１２２（ドリフト層）と、ｐ型ボディ層１２３と、ｎ領域１２４と、コンタクト領域１２５とを有する。単結晶基板１２１とｎ-層１２２とｎ領域１２４とはｎ型（第１の導電型）を有し、ｐ型ボディ層１２３とコンタクト領域１２５とはｐ型（第２の導電型）を有する。
【００２５】
ｎ-層１２２は、単結晶基板１２１の上面に設けられている。ｎ-層１２２の不純物濃度は、単結晶基板１２１の不純物濃度よりも低い。ｐ型ボディ層１２３はｎ-層１２２上にウエル状に形成されており、エピタキシャル基板１２０の表面上においてチャネル面をなしている。ｎ領域１２４は、ｐ型ボディ層１２３によってｎ-層１２２と隔てられるように、ｐ型ボディ層１２３上にウエル状に形成されている。コンタクト領域１２５は、ｐ型ボディ層１２３につながるようにｐ型ボディ層１２３の一部の上に形成されている。
【００２６】
エピタキシャル基板１２０のチャネル面上にはゲート酸化膜１３１が設けられている。
ゲート電極１３２はゲート酸化膜１３１上に設けられている。層間絶縁膜１３３はゲート電極１３２を覆っている。ゲート酸化膜１３１および層間絶縁膜１３３は、ｎ領域１２４およびコンタクト領域１２５の各々を露出する開口部を有する。この開口部においてソース電極１４１は、ｎ領域１２４およびコンタクト領域１２５の各々に接触している。
【００２７】
ソース配線１４２はソース電極１４１に接触しており、層間絶縁膜１３３の上面上に延在している。
【００２８】
ドレイン電極１５１は、単結晶基板１２１の、ｎ-層１２２が設けられた面とは反対側の面（図１における裏面）上に設けられたオーミック電極である。保護電極１５２はドレイン電極１５１を覆っている。
【００２９】
次にＭＯＳＦＥＴ１００の製造方法について、以下に説明する。
図３を参照して、炭化珪素からなり、ポリタイプ４Ｈの六方晶の単結晶構造を有する炭化珪素からなる単結晶基板１２１が準備される。単結晶基板１２１は、たとえば、直径１００ｍｍおよび厚さ４００μｍを有する。単結晶基板１２１は、たとえば、改良レーリー法によって成長させられたインゴットがスライスされることにより形成される。スライスは、たとえば、ほぼ｛０００１｝面に平行に行われる。スライスによって形成された面に対しては鏡面研磨が行われる。単結晶基板１２１はｎ型（第１の導電型）を有し、その抵抗率は、たとえば０．０１７Ω・ｃｍである。
【００３０】
次に炭化珪素のエピタキシャル成長によって単結晶基板１２１上にｎ-層１２２（エピタキシャル層）が形成される。これにより、互いに対向する裏面Ｐ１（第１の面）および上面Ｐ２（第２の面）を有するエピタキシャル基板１２０が得られる（ステップＳ１（図２））。裏面Ｐ１は単結晶基板１２１からなり、上面Ｐ２はエピタキシャル層からなる。エピタキシャル成長においては、たとえば、単結晶基板１２１の温度が１５５０℃とされ、原料ガスとしてはシランおよびプロパンが、ドーパントガスとしては窒素が、またキャリアガスとしては水素が用いられ、圧力は１０ｋＰａとされる。
【００３１】
図４を参照して、エピタキシャル基板１２０の裏面Ｐ１上に、表面Ｃ１を有するＳｉＯ2層３１（第１の二酸化珪素層）が形成される（ステップＳ２（図２））。好ましくはＳｉＯ2層３１は、ＴＥＯＳ（Tetraethylorthosilicate：テトラエチルオルソシリケート）を原料とした熱ＣＶＤ法によって形成される。また好ましくは表面Ｃ１が平坦化される。平坦化は、たとえばＣＭＰ（Chemical  Mechanical  Polishing）により行い得る。たとえば、まず熱ＣＶＤ法によって２μｍ程度の厚さを有するＳｉＯ2層３１が形成され、次にＣＭＰによってその厚さが１μｍ程度に小さくされる。好ましくは、ＳｉＯ2層３１は、ＣＭＰの前または後に１０００℃以上１２００℃以下の温度まで加熱される。
【００３２】
図５を参照して、支持基板４０が準備される（ステップＳ３（図２））。支持基板４０は耐熱温度（一の温度）まで耐熱性を有する。この耐熱温度は、好ましくは１２００℃以上であり、より好ましくは１５００℃以上である。好ましくは、支持基板４０は炭化珪素からなる。支持基板４０をなす炭化珪素は好ましくは多結晶構造を有する。多結晶構造を有する炭化珪素のポリタイプは、たとえば３Ｃである。支持基板４０の厚さは、エピタキシャル基板１２０の厚さよりも大きいことが好ましく、たとえば５００μｍ以上である。
【００３３】
次に支持基板４０上に、表面Ｃ２を有するＳｉＯ2層３２（第２の二酸化珪素層）が形成される（ステップＳ４（図２））。好ましくはＳｉＯ2層３２は熱ＣＶＤ法によって形成される。また好ましくは表面Ｃ２が平坦化される。平坦化は、たとえばＣＭＰにより行い得る。また好ましくは、ＳｉＯ2層３２はＣＭＰの前または後に１０００℃以上１２００℃以下の温度まで加熱される。
【００３４】
図６〜図８を参照して、ＳｉＯ2層３１および３２が互いに接触させられる。ＳｉＯ2層３１および３２を互いに接触させる方法としては、まず図６および図７に示すように、ＳｉＯ2層３１の縁の一部のみをＳｉＯ2層３２上へ接触させる。次に、図７の矢印に示すように、ＳｉＯ2層３１の全体をＳｉＯ2層３２に接触させる。これにより、ＳｉＯ2層３１の表面Ｃ１上のＯＨ基と、ＳｉＯ2層３２の表面Ｃ２上のＯＨ基との間にファンデルワールス力が働く。この結果、ＳｉＯ2層３１および３２が一体化されることで接合層３０が形成される（ステップＳ５（図２））。接合層３０はエピタキシャル基板１２０を支持基板４０に接合する。
【００３５】
好ましくは、ＳｉＯ2層３１および３２が互いに接触させられる前に、ＳｉＯ2層３１の表面Ｃ１およびＳｉＯ2層３２の表面Ｃ２の少なくともいずれかが、プラズマによって活性化される。たとえば、アルゴンプラズマまたは水素プラズマによる活性化が３分程度行われる。またＳｉＯ2層３１の表面Ｃ１およびＳｉＯ2層３２の表面Ｃ２の少なくともいずれかが、超純水により洗浄される。
【００３６】
好ましくは、ＳｉＯ2層３１および３２が互いに接触させられた後に、加熱される。これにより、ＳｉＯ2層３１とＳｉＯ2層３２との界面（図８の破線）からＨ2Ｏが脱離することで、この界面に存在するＯＨ基が除去される。この結果、図９および図１０に示すように、ＳｉＯ2層３１とＳｉＯ2層３２とが、実質的に連続した一つの二酸化珪素層となる。Ｈ2Ｏを脱離するための加熱温度は、好ましくは２００℃以上１０００℃未満であり、より好ましくは２５０℃以上３５０℃未満であり、たとえば３００℃程度である。この加熱は、たとえば大気中で行い得る。
【００３７】
次にエピタキシャル基板１２０の上面Ｐ２（図１０）から中へ不純物イオンが注入される（ステップＳ６（図２））。これにより、図１１に示すように、ｐ型ボディ層１２３と、ｎ領域１２４と、コンタクト領域１２５とが形成される。なお図１１においては、マスク５０が形成されたエピタキシャル基板１２０上にイオンビームＩＢを照射することでｐ型ボディ層１２３を形成する様子が例示されている。たとえば、マスク５０は二酸化珪素からなり、その厚さは２μｍ程度である。次にマスク５０が除去される（図１２）。なおマスク５０のパターニングまたはマスク５０の除去にともなって、ＳｉＯ2層３２のうちエピタキシャル基板１２０によって覆われることなく露出された部分３０ｅ（図８）が同時に除去され得る。
【００３８】
図１３を参照して、接合層３０によって支持基板４０に接合されたエピタキシャル基板１２０が、熱処理炉内に収められる。たとえば支持基板４０が、熱処理炉内の保持部６０上に載置される。次に、エピタキシャル基板１２０に注入された不純物イオンを活性化するために、支持基板４０の耐熱温度よりも低い熱処理温度でエピタキシャル基板１２０が熱処理される（ステップＳ７（図２））。この活性化熱処理の熱処理温度は１２００℃以上が好ましく、１５００℃以上がより好ましい。たとえば、アルゴン（Ａｒ）ガスの雰囲気中での１７００℃程度の温度での３０分間の加熱が行われる。この活性化熱処理による高温下においては、炭化珪素からなるエピタキシャル基板１２０と異なり、二酸化珪素からなる接合層３０は軟化する。この軟化は、おおよそ１２００℃以上で生じ、１５００℃以上で顕著となる。
【００３９】
好ましくは、活性化熱処理の際に、支持基板４０の厚さｔ２はエピタキシャル基板１２０の厚さｔ１よりも大きい。また好ましくは、活性化熱処理の際に、図９に示すように、支持基板４０は平面視においてエピタキシャル基板１２０を取り囲んでいる。
【００４０】
図１４を参照して、エピタキシャル基板１２０の上面Ｐ２上にゲート酸化膜１３１が形成される。ゲート酸化膜１３１の形成は、たとえばドライ酸化（熱酸化）により行われる。ドライ酸化は、たとえば、空気中または酸素中で、１２００℃程度の温度で、３０分間程度、エピタキシャル基板１２０を加熱することで行われる。
【００４１】
なおゲート酸化膜１３１の形成後に窒素アニールが行われてもよい。これにより、エピタキシャル基板１２０とゲート酸化膜１３１との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21／ｃｍ3以上となるように窒素濃度が調整される。たとえば、一酸化窒素（ＮＯ）ガスなどの窒素を含有するガスの雰囲気中で、１１００℃程度の温度で、１２０分間程度の加熱が行われる。この窒素アニール処理の後、さらに、不活性ガス中でのアニール処理が行われてもよい。たとえば、アルゴンガスの雰囲気中で、１１００℃程度の温度で、６０分間程度の加熱が行われる。これにより、高いチャネル移動度を再現性よく実現することができる。
【００４２】
図１５を参照して、ゲート酸化膜１３１上にゲート電極１３２が形成される。次にゲート酸化膜１３１上においてゲート電極１３２を覆うように層間絶縁膜１３３が形成される。
【００４３】
図１６を参照して、ゲート酸化膜１３１および層間絶縁膜１３３がパターニングされることで、ｎ領域１２４およびコンタクト領域１２５を露出する開口部が設けられる。このパターニングは、たとえば、フォトリソグラフィおよびエッチングを用いて行われ得る。次にこの開口部においてｎ領域１２４およびコンタクト領域１２５の各々に接触するソース電極１４１が形成される。
【００４４】
図１７を参照して、ソース電極１４１に接するソース配線１４２が形成される。さらに図１８を参照して、支持基板４０および接合層３０が除去される（ステップＳ８（図２））。この除去は、たとえばバックグラインドによって行い得る。この工程にともなって、単結晶基板１２１がより薄くされたりあるいは除去されたりしてもよい。次に、エピタキシャル基板１２０の裏面Ｐ１上にドレイン電極１５１および保護電極１５２が形成されることでＭＯＳＦＥＴ１００が得られる（図１）。
【００４５】
次に比較例（図１９）について説明する。上述した本実施の形態における熱処理（図１３）と異なり、比較例においてはエピタキシャル基板１２０が支持基板４０上に、接合されることなく載置されている。この場合、エピタキシャル基板１２０の反りなどの起因して、エピタキシャル基板１２０と支持基板４０とは、微視的に見れば、限られた部分でしか互いに接触できない。たとえば図１９においては、エピタキシャル基板１２０の反りに起因してエピタキシャル基板１２０と支持基板４０との間に隙間ＧＰが形成されており、エピタキシャル基板１２０は縁でのみ支持基板４０と接触している。この結果、エピタキシャル基板１２０と支持基板４０との間での熱伝導が、エピタキシャル基板１２０の縁でのみ局所的に生じるので、エピタキシャル基板１２０の温度分布が不均一になりやすい。
【００４６】
また他の比較例として、接合層３０（図１３）が仮に、より耐熱性の高い材料から作られていると、活性化熱処理中に接合層３０が軟化しないかまたはしにくいので、エピタキシャル基板１２０と支持基板４０との間での熱膨張収縮の差異に起因して発生した応力が、解放されにくい。この応力により、活性化処理中にエピタキシャル基板１２０中に転位が増大しやすい。
【００４７】
これらの比較例と異なり本実施の形態によれば、活性化熱処理の際（図１３）、エピタキシャル基板１２０と支持基板４０との間において接合層３０が軟化する。これにより、活性化熱処理において、エピタキシャル基板１２０に加わる応力を抑えつつエピタキシャル基板１２０中の温度の均一性を高めることができる。
【００４８】
具体的には、隙間ＧＰ（図１９）に対応する部分が接合層３０によって埋められるので、エピタキシャル基板１２０と支持基板４０との間での熱伝導がより均一化される。また接合層３０が軟化していることから、支持基板４０上でエピタキシャル基板１２０がずれることができるので、支持基板４０とエピタキシャル基板１２０との間での熱膨張収縮の差異に起因した応力は顕著に低くなる。またエピタキシャル基板１２０が図１９に示すように反ろうとした場合に、軟化することで流動性を得た接合層３０の表面張力によって、エピタキシャル基板１２０に過度の応力が加わらない範囲で、この反りが抑制され得る。これにより接合層３０は、比較的小さくかつ均一な厚さを保ち得る。
【００４９】
好ましくは、活性化熱処理の熱処理温度は１２００℃以上である。これにより接合層３０がより十分に軟化する。また不純物の活性化がより十分に行われる。より好ましくは、活性化熱処理の熱処理温度は１５００℃以上である。これにより接合層３０がさらにより十分に軟化する。また不純物の活性化がさらにより十分に行われる。
【００５０】
好ましくは、活性化熱処理が行われる時点において、支持基板４０の厚さｔ２はエピタキシャル基板１２０の厚さｔ１よりも大きい（図１３）。これにより、エピタキシャル基板１２０にとって支持基板４０が、より理想的な熱溜めに近いものとなる。よって支持基板４０に接合層３０を介して接触するエピタキシャル基板１２０中の温度の均一性をより高めることができる。
【００５１】
好ましくは、活性化熱処理が行われる際に、支持基板４０は平面視においてエピタキシャル基板１２０を取り囲んでいる。これにより、エピタキシャル基板１２０の端部においてもその周りに支持基板４０が存在する。よってエピタキシャル基板１２０の温度の均一性をより高めることができる。
【００５２】
好ましくは、支持基板４０は炭化珪素からなる。これにより、支持基板４０がエピタキシャル基板１２０と同程度の耐熱性を有し得る。より好ましくは、支持基板４０をなす炭化珪素は多結晶構造を有する。これにより、単結晶構造を有する支持基板４０が準備される場合に比して、支持基板４０を容易に準備することができる。また平坦性を高めるために支持基板４０が研磨される場合、単結晶構造に比して方位依存性を有しない多結晶構造が用いられた方が、より容易に平坦性を高めることができる。
【００５３】
好ましくは、ＳｉＯ2層３１（図４）およびＳｉＯ2層３２（図５）の少なくとも一方は熱ＣＶＤ法によって形成される。これによりＳｉＯ2層３１および３２の少なくとも一方の厚さを容易に選択することができる。ただしＳｉＯ2層３１およびＳｉＯ2層３２の形成方法は熱ＣＶＤ法に限定されるものではなく、たとえばプラズマＣＶＤ法または熱酸化法が用いられてもよい。
【００５４】
好ましくは、接合層３０を形成する前に１０００℃以上１２００℃以下の温度までＳｉＯ2層３１（図４）およびＳｉＯ2層３２（図５）の少なくとも一方が加熱される。これによりＳｉＯ2層３１および３２の少なくとも一方の品質が高められる。よってＳｉＯ2層３１および３２の接合をより強固に行うことができる。
【００５５】
好ましくは、接合層３０を形成する前に、ＳｉＯ2層３１および３２の少なくともいずれかが平坦化される。これによりＳｉＯ2層３１および３２の接合をより強固に行うことができる。
【００５６】
好ましくは、接合層３０が形成される際には、ＳｉＯ2層３１および３２が互いに接触させられた後に（図８）、２００℃以上１０００℃未満の温度まで接合層３０が加熱される。これによりＳｉＯ2層３１および３２の間の界面からＨ原子をＨ2Ｏとして除去することができる。
【００５７】
好ましくは、エピタキシャル基板１２０を熱処理した後に接合層３０および支持基板４０が除去される（図１７から図１８への工程）。これにより接合層３０および支持基板４０を有しないＭＯＳＦＥＴ１００（図１）が得られる。
【００５８】
また本実施の形態によれば、半導体製造装置によって扱われるのに適した形状を支持基板４０が有してさえいれば、エピタキシャル基板１２０がそのような形状を有していなくても、その半導体製造装置を用いることができる。たとえば、支持基板４０が直径１５０ｍｍを有していれば、エピタキシャル基板１２０がそれより小さくても、直径１５０ｍｍのウエハ用の半導体製造装置を用いることができる。
【００５９】
（実施の形態２）
図２０を参照して、実施の形態１（図７）と異なり、溝部パターンＳＬを有するＳｉＯ2層３２Ｐが用いられてもよい。これにより、支持基板４０とエピタキシャル基板１２０とが互いに重ね合わせられる際に、矢印（図２１）に示すように、支持基板４０とエピタキシャル基板１２０との間の空気が、溝部パターンＳＬを通って外部へ抜けることができる。これにより、支持基板４０とエピタキシャル基板１２０との間に気泡が生じることを抑制できる。よって気泡によって支持基板４０とエピタキシャル基板１２０との間の接合の強度が低下することを防止することができる。溝部パターンＳＬのピッチは、たとえば１ｍｍ以上３ｍｍ以下程度である。
【００６０】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６１】
（実施の形態３）
図２２を参照して、本実施の形態においては、支持基板４０上に２つ以上のエピタキシャル基板１２０の各々が接合される。各エピタキシャル基板１２０と支持基板４０との間の接合方法は実施の形態１とほぼ同様である。
【００６２】
上記各実施の形態におけるｎチャネルのＭＯＳＦＥＴのｎ型とｐ型とが入れ替えられることによって、ＭＯＳＦＥＴがｐチャネルのものとされてもよい。ただしチャネル移動度をより高くするためにはｎチャネルの方が好ましい。また炭化珪素半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）であってもよい。また炭化珪素半導体装置は、ＭＩＳＦＥＴに限定されるものではなく、たとえばＪＦＥＴ（Junction  Field  Effect  Transistor）またはＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）であってもよい。また炭化珪素半導体装置はトランジスタに限定されるものではなく、たとえばダイオードであってもよい。
【００６３】
また炭化珪素基板の結晶構造のポリタイプは４Ｈに限定されるものではなく、たとえば６Ｈであってもよい。ポリタイプ６Ｈは、炭化珪素半導体装置がＪＦＥＴである場合に特に好ましい。
【実施例１】
【００６４】
上述した接合層３０を用いることによって活性化熱処理がより均一に行われることの検証を行った。具体的には、支持基板４０および接合層３０を用いる実施例（図１３）と、接合層３０による接合なしに支持基板４０を用いる第１比較例（図１９）と、支持基板４０を用いずにエピタキシャル基板１２０を直接３点支持する第２比較例とについて、活性化熱処理後のシート抵抗のばらつきを測定した。活性化熱処理前の不純物イオンの注入は、エネルギー２００ｋｅＶのＡｌイオンをドース量４×１０15ｃｍ-2で注入することにより行った。活性化熱処理は１７００℃で３０分間行った。シート測定のばらつきを測定した結果、実施例、第１の比較例、および第２の比較例のそれぞれのシート抵抗は、７０±５Ω、７０±２０Ω、および７０±１５Ωであった。このように実施例の場合のシート抵抗ばらつきが最も低かったことから、接合層３０を用いることで活性化熱処理がより均一に行われたと考えられる。
【実施例２】
【００６５】
上述した接合層３０を用いることによって活性化熱処理中の転位の増殖が抑制されることの検証を行った。具体的には、１．５ｍｍ四方の形状を有するＭＯＳＦＥＴ１００について、リーク電流が１０ｐＡ以下であるとの基準の下で、製造歩留まりを調べた。その結果、９１％という高い歩留まりが得られた。この高い歩留まりは、接合層３０を用いることで転位の増殖が抑制されたためと考えられる。
【００６６】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６７】
５０  マスク、１００  ＭＯＳＦＥＴ（炭化珪素半導体装置）、１２０  エピタキシャル基板（炭化珪素基板）、１２１  単結晶基板、１２２  ｎ-層（ドリフト層）、１２３  ｐ型ボディ層、１２４  ｎ領域、１２５  コンタクト領域、１３１  ゲート酸化膜（ゲート絶縁膜）、１３２  ゲート電極、１３３  層間絶縁膜、１５１  ドレイン電極、１５２  保護電極、１４１  ソース電極、１４２  ソース配線、Ｐ１  裏面（第１の面）、Ｐ２  上面（第２の面）。
【図１】
2014007325.tif 000003
【図２】
2014007325.tif 000004
【図３】
2014007325.tif 000005
【図４】
2014007325.tif 000006
【図５】
2014007325.tif 000007
【図６】
2014007325.tif 000008
【図７】
2014007325.tif 000009
【図８】
2014007325.tif 000010
【図９】
2014007325.tif 000011
【図１０】
2014007325.tif 000012
【図１１】
2014007325.tif 000013
【図１２】
2014007325.tif 000014
【図１３】
2014007325.tif 000015
【図１４】
2014007325.tif 000016
【図１５】
2014007325.tif 000017
【図１６】
2014007325.tif 000018
【図１７】
2014007325.tif 000019
【図１８】
2014007325.tif 000020
【図１９】
2014007325.tif 000021
【図２０】
2014007325.tif 000022
【図２１】
2014007325.tif 000023
【図２２】
2014007325.tif 000024