(57)【要約】【課題】  トランザクション要求の発行間隔を短くし、検証結果を用いて設計されたＬＳＩの性能を向上する。【解決手段】  シミュレーション装置は、トランザクションの実行を指示するトランザクション要求を発行する制御部と、トランザクション要求に応答してトランザクションを実行し、トランザクションの処理結果を出力する処理部と、制御部からのトランザクション要求を処理部に転送し、処理部へのトランザクション要求の第１転送時刻を保持し、処理部からの処理結果を受信し、受信した処理結果を制御部に転送し、トランザクション要求が発行される時間の第１間隔と第１転送時刻と制御部への処理結果の第２転送時刻とに基づいて時間の第２間隔を求める調整部とを有し、制御部は、処理結果を受信した時刻から第２間隔後にトランザクション要求の次のトランザクション要求を発行する。【選択図】    図１
2014241014.tif 000002
【特許請求の範囲】
【請求項１】
トランザクションの実行を指示するトランザクション要求を発行する制御部と、
前記トランザクション要求に応答して前記トランザクションを実行し、前記トランザクションの処理結果を出力する処理部と、
前記制御部からの前記トランザクション要求を前記処理部に転送し、前記処理部への前記トランザクション要求の第１転送時刻を保持し、前記処理部からの前記処理結果を受信し、受信した前記処理結果を前記制御部に転送し、前記トランザクション要求が発行される時間の第１間隔と前記第１転送時刻と前記制御部への前記処理結果の第２転送時刻とに基づいて時間の第２間隔を求める調整部と
を備え、
前記制御部は、前記処理結果を受信した時刻から前記第２間隔後に前記トランザクション要求の次のトランザクション要求を発行すること
を特徴とするシミュレーション装置。
【請求項２】
前記調整部は、
前記第１間隔と、前記第１転送時刻と、前記第２転送時刻とを保持する保持部を備え、
前記第１転送時刻と前記第２転送時刻との差を前記第１間隔から差し引いた前記第２間隔を求め、前記第２間隔を前記処理結果とともに前記制御部に転送すること
を特徴とする請求項１記載のシミュレーション装置。
【請求項３】
前記保持部は、
前記調整部と前記処理部との間に前記トランザクション要求が転送される転送時刻を保持する第１領域と、
前記処理部に前記トランザクション要求が転送される転送時刻を保持する第２領域と、
前記処理部から前記処理結果が転送される転送時刻を保持する第３領域と、
前記調整部に前記処理結果が転送される転送時刻を保持する第４領域と
を有し、
前記調整部は、前記第１領域および前記第２領域に保持された転送時刻のいずれか１つと、前記第３領域および前記第４領域に保持された転送時刻のいずれか１つとを用いて、前記第２間隔を求めること
を特徴とする請求項２記載のシミュレーション装置。
【請求項４】
前記保持部は、
前記調整部と前記処理部との間に配置されるバスに前記トランザクション要求が転送される転送時刻を保持する第１領域と、
前記バスから前記処理部に前記トランザクション要求が転送される転送時刻を保持する第２領域と、
前記処理部から前記バスに前記処理結果が転送される転送時刻を保持する第３領域と、
前記バスから前記調整部に前記処理結果が転送される転送時刻を保持する第４領域と
を有し、
前記調整部は、前記第１領域および前記第２領域に保持された転送時刻のいずれか１つと、前記第３領域および前記第４領域に保持された転送時刻のいずれか１つとを用いて、前記第２間隔を求めること
を特徴とする請求項２記載のシミュレーション装置。
【請求項５】
制御部から発行されるトランザクション要求を処理部に転送し、
前記処理部への前記トランザクション要求の第１転送時刻を保持し、
前記トランザクション要求に応答して前記処理部により実行されるトランザクションの処理結果を受信し、
受信した前記処理結果を前記制御部に転送し、
前記トランザクション要求が発行される時間の第１間隔と前記第１転送時刻と前記制御部への前記処理結果の第２転送時刻とに基づいて時間の第２間隔を求め、
前記制御部は、前記処理結果を受信した時刻から前記第２間隔後に前記トランザクション要求の次のトランザクション要求を発行すること
を特徴とするシミュレーション装置の動作方法。
【請求項６】
シミュレーション装置の調整部に、
制御部から発行されるトランザクション要求を処理部に転送させ、
前記処理部への前記トランザクション要求の第１転送時刻を保持させ、
前記トランザクション要求に応答して前記処理部により実行されるトランザクションの処理結果を受信させ、
受信した前記処理結果を前記制御部に転送させ、
前記トランザクション要求が発行される時間の第１間隔と前記第１転送時刻と前記制御部への前記処理結果の第２転送時刻とに基づいて時間の第２間隔を求めさせ、
前記制御部に、前記処理結果を受信した時刻から前記第２間隔後に前記トランザクション要求の次のトランザクション要求を発行させること
を特徴とするシミュレーションプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シミュレーション装置、シミュレーション装置の動作方法およびシミュレーションプログラムに関する。
【背景技術】
【０００２】
ＴＬＭ（Transaction Level Modeling）は、システムＬＳＩ（Large Scale Integration）等に搭載されるシステムの動作を検証する手法の１つとして知られている。ＴＬＭによる記述の抽象度は、ＲＴＬ（Register Transfer Level）による記述の抽象度よりも高い。このため、ＴＬＭによる検証は、ＲＴＬによる検証に比べて処理効率が高く、短時間で実行可能である。
【０００３】
例えば、マスタとスレーブとを含むシステムブロックをＴＬＭとＲＴＬとの双方でモデル化してシミュレーションを実行し、マスタがトランザクションの終了時間を記録する手法が提案されている（例えば、特許文献１参照）。
【０００４】
シミュレーション装置において、処理するトランザクションの順序が入れ替わったことを示す情報を履歴として保持することで、アウトオブオーダーの発生を確認可能にする手法が提案されている（例えば、特許文献２参照）。
【０００５】
ＲＴＬによる機能モジュールのシミュレーションにより得られる遅延時間の情報を、ＴＬＭによる機能モジュールに組み込むことで、遅延時間の情報を用いないときに比べて、システム性能を詳細に評価可能にする手法が提案されている（例えば、特許文献３参照）。
【０００６】
シミュレーション装置において、トランザクションの発行時刻、発行元のモデル名、発行先のモデル名をトランザクション毎に保持することで、シミュレーションの履歴の検索や並び替えを可能にする手法が提案されている（例えば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００５−５２５６６０号公報
【特許文献２】特開２００６−２２１４７４号公報
【特許文献３】特開２００９−１４０３８８号公報
【特許文献４】特開２００６−７９３６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＴＬＭ等を利用したシミュレーションは、抽象度の低い記述を用いたシミュレーションに比べて、シミュレーション時に扱う情報量を少なくでき、シミュレーション時間を短くできる。しかしながら、シミュレーションの実行時の情報量が少ない場合、例えば、マスタは、スレーブの動作状況を把握することが困難になる場合がある。この場合、例えば、マスタは、トランザクションの処理結果を受信した後に、次のトランザクション要求の発行を準備する。この結果、トランザクション要求の発行間隔は、スレーブの動作状況を把握して、トランザクションの処理結果の受信前に次のトランザクション要求の発行を準備する場合に比べて長くなる。シミュレーション装置による検証結果は、実際のＬＳＩの動作タイミングに反映されるため、トランザクション要求の発行間隔が長くなることは、ＬＳＩの性能を低下させる要因になる。
【０００９】
本件開示のシミュレーション装置、シミュレーション装置の動作方法およびシミュレーションプログラムは、従来に比べてトランザクション要求の発行間隔を短くし、検証結果を用いて設計されたＬＳＩの性能を向上することを目的とする。
【課題を解決するための手段】
【００１０】
一つの観点によれば、シミュレーション装置は、トランザクションの実行を指示するトランザクション要求を発行する制御部と、トランザクション要求に応答してトランザクションを実行し、トランザクションの処理結果を出力する処理部と、制御部からのトランザクション要求を処理部に転送し、処理部へのトランザクション要求の第１転送時刻を保持し、処理部からの処理結果を受信し、受信した処理結果を制御部に転送し、トランザクション要求が発行される時間の第１間隔と第１転送時刻と制御部への処理結果の第２転送時刻とに基づいて時間の第２間隔を求める調整部とを有し、制御部は、処理結果を受信した時刻から第２間隔後にトランザクション要求の次のトランザクション要求を発行する。
【００１１】
別の観点によれば、シミュレーション装置の動作方法は、制御部から発行されるトランザクション要求を処理部に転送し、処理部へのトランザクション要求の第１転送時刻を保持し、トランザクション要求に応答して処理部により実行されるトランザクションの処理結果を受信し、受信した処理結果を制御部に転送し、トランザクション要求が発行される時間の第１間隔と第１転送時刻と制御部への処理結果の第２転送時刻とに基づいて時間の第２間隔を求め、制御部は、処理結果を受信した時刻から第２間隔後にトランザクション要求の次のトランザクション要求を発行する。
【００１２】
さらに、別の観点によれば、シミュレーションプログラムは、シミュレーション装置の調整部に、制御部から発行されるトランザクション要求を処理部に転送させ、処理部へのトランザクション要求の第１転送時刻を保持させ、トランザクション要求に応答して処理部により実行されるトランザクションの処理結果を受信させ、受信した処理結果を制御部に転送させ、トランザクション要求が発行される時間の第１間隔と第１転送時刻と制御部への処理結果の第２転送時刻とに基づいて時間の第２間隔を求めさせ、制御部に、処理結果を受信した時刻から第２間隔後にトランザクション要求の次のトランザクション要求を発行させる。
【発明の効果】
【００１３】
本件開示のシミュレーション装置、シミュレーション装置の動作方法およびシミュレーションプログラムでは、従来に比べてトランザクション要求の発行間隔を短くし、検証結果を用いて設計されたＬＳＩの性能を向上することができる。
【図面の簡単な説明】
【００１４】
【図１】シミュレーション装置およびシミュレーション装置の動作方法の一実施形態を示す図である。
【図２】図１に示したシミュレーション装置の動作の例を示す図である。
【図３】別のシミュレーション装置の動作の例を示す図である。
【図４】別のシミュレーション装置の動作の例を示す図である。
【図５】シミュレーション装置およびシミュレーション装置の動作方法の別の実施形態を示す図である。
【図６】図５に示したシミュレーション装置の動作の例を示す図である。
【図７】図６に示したシミュレーション装置の動作において時刻保持部に保持される情報の変化の例を示す図である。
【図８】図７の続きを示す図である。
【図９】図５に示した調停部の動作の例を示す図である。
【図１０】シミュレーション装置およびシミュレーション装置の動作方法の別の実施形態を示す図である。
【図１１】図１０に示したシミュレーション装置の動作の例を示す図である。
【図１２】シミュレーション装置およびシミュレーション装置の動作方法の別の実施形態を示す図である。
【図１３】図１２に示したシミュレーション装置の動作の例を示す図である。
【図１４】図１３に示したシミュレーション装置の動作において時刻保持部に保持される情報の変化の例を示す図である。
【図１５】図１、図５、図１０および図１２に示したシミュレーション装置のハードウェア構成の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を用いて実施形態を説明する。
【００１６】
図１は、シミュレーション装置およびシミュレーション装置の動作方法の一実施形態を示す。例えば、シミュレーション装置ＳＩＭ１は、複数のＩＰコア（Intellectual Property Core）を含むＬＳＩの機能の検証に使用される。例えば、ＩＰコアが、メモリと、メモリにアクセスするコントローラとの場合、シミュレーション装置ＳＩＭ１は、メモリに対する読み出し動作および書き込み動作などを１つのトランザクションを単位として、検証を実行する。すなわち、シミュレーション装置ＳＩＭ１による検証は、トランザクションレベルで行われる。
【００１７】
シミュレーション装置ＳＩＭ１は、制御部１０、調整部２０および処理部３０を有する。例えば、制御部１０は、ＣＰＵ（Central Processing Unit）またはＤＭＡＣ（Direct Memory Access Controller）などのマスタデバイスの入出力インタフェースの機能と等価の機能を有する。例えば、処理部３０は、メモリ、通信回路、タイマまたはＡＤＣ（Analog to Digital Converter）などのスレーブデバイスの入出力インタフェースの機能と等価の機能を有する。例えば、調整部２０は、ＬＳＩ上で制御部１０と処理部３０とを接続するバスに伝達される信号の伝搬遅延時間を定義する機能を有する。
【００１８】
制御部１０、調整部２０および処理部３０は、ハードウェアにより実現されてもよく、ソフトウェアにより実現されてもよい。制御部１０、調整部２０および処理部３０がソフトウェアにより実現される場合、シミュレーション装置ＳＩＭ１は、シミュレーションプログラムを実行するコンピュータを含む。そして、制御部１０、調整部２０および処理部３０の機能は、コンピュータがシミュレーションプログラムを実行することにより実現される。
【００１９】
なお、設計されるＬＳＩが複数のマスタデバイスを含む場合、シミュレーション装置ＳＩＭ１は、マスタデバイス毎に制御部１０を有する。また、設計されるＬＳＩが複数のスレーブデバイスを含む場合、シミュレーション装置ＳＩＭ１は、スレーブデバイス毎に処理部３０を有する。
【００２０】
制御部１０は、トランザクションの実行を指示するトランザクション要求ＴＲＱを調整部２０を介して処理部３０に発行する。処理部３０は、トランザクション要求ＴＲＱに応答してトランザクションを実行し、トランザクションの実行結果である処理結果ＴＲＳＬＴを調整部２０を介して制御部１０に出力する。例えば、制御部１０がＣＰＵの機能を有し、処理部３０がメモリの機能を有する場合、トランザクション要求ＴＲＱの１つは、読み出し要求であり、処理結果ＴＲＳＬＴの１つは、メモリから読み出される読み出しデータである。
【００２１】
調整部２０は、制御部１０からのトランザクション要求ＴＲＱを処理部３０に転送し、処理部３０へのトランザクション要求ＴＲＱの転送時刻ｔＴＲＱを保持する。また、調整部２０は、処理部３０からの処理結果ＴＲＳＬＴを受信し、受信した処理結果ＴＲＳＬＴを制御部１０に転送する。この際、調整部２０は、式（１）に基づいて、制御部１０によるトランザクション要求ＴＲＱの発行間隔である時間間隔ｔＮＥＸＴを求める。そして、制御部１０は、処理結果ＴＲＳＬＴの受信から時間間隔ｔＮＥＸＴ後に、次のトランザクション要求ＴＲＱを調整部２０に発行する。
ｔＮＥＸＴ＝ｔＴＲＱＰ−（ｔＴＲＳＬＴ−ｔＴＲＱ）  ‥‥  （１）
時間間隔ｔＮＥＸＴは、予め設定されたトランザクション要求ＴＲＱの発行間隔ｔＴＲＱＰから、制御部１０への処理結果ＴＲＳＬＴの転送時刻ｔＴＲＳＬＴと処理部３０へのトランザクション要求ＴＲの転送時刻ｔＴＲＱとの差を差し引いて求められる。なお、発行間隔ｔＴＲＱＰは、処理結果ＴＲＳＬＴを受信した制御部１０の処理時間（次のトランザクション要求ＴＲＱの発行に必要な処理等）の最大値に基づいて決められる。
【００２２】
例えば、調整部２０は、転送時刻ｔＴＲＱ、ｔＴＲＳＬＴを保持する領域を有する。発行間隔ｔＴＲＱＰは、調整部２０が参照可能な領域に保持されてもよく、あるいは、発行間隔ｔＴＲＱＰは、トランザクション要求ＴＲＱとともに制御部１０から調整部２０に通知されてもよい。時間間隔ｔＮＥＸＴは、調整部２０により制御部１０が参照可能な領域に書き込まれてもよく、あるいは、時間間隔ｔＮＥＸＴは、処理結果ＴＲＳＬＴとともに調整部２０から制御部１０に通知されてもよい。例えば、シミュレーション装置ＳＩＭ１がソフトウェアにより実現される場合、発行間隔ｔＴＲＱＰおよび時間間隔ｔＮＥＸＴは、トランザクションのペイロード情報（パラメータ）に含まれてもよい。
【００２３】
図２は、図１に示したシミュレーション装置ＳＩＭ１の動作の例を示す。制御部１０からのトランザクション要求ＴＲＱを受信した調整部２０は、トランザクション要求ＴＲＱを処理部３０に転送し、転送時刻ｔＴＲＱを保持する（図２（ａ））。
【００２４】
調整部２０がトランザクション要求ＴＲＱを受信してから処理部３０にトランザクション要求ＴＲＱを転送するまでの時間は、ＬＳＩにおける制御部１０から処理部３０へのトランザクション要求ＴＲＱの遅延時間を含む。例えば、遅延時間は、トランザクションを実行する処理部３０を判別する時間と、制御部１０と処理部３０とを接続するバス上の信号の伝搬遅延時間とを含む。処理部３０を判別する時間は、例えば、トランザクション要求ＴＲＱに含まれるアドレス信号等をデコードしてチップセレクト信号を生成する時間である。
【００２５】
処理部３０は、トランザクション要求ＴＲＱに応じてトランザクションを実行し、処理結果ＴＲＳＬＴを調整部２０に送信する（図２（ｂ））。調整部２０は、処理部３０からの処理結果ＴＲＳＬＴの受信時刻に基づいて、処理結果ＴＲＳＬＴを制御部１０に転送する転送時刻ｔＴＲＳＬＴを求める。そして、調整部２０は、上述の式（１）を用いて、発行間隔ｔＴＲＱＰおよび転送時刻ｔＴＲＱ、ｔＴＲＳＬＴから時間間隔ｔＮＥＸＴを求める。調整部２０は、受信した処理結果ＴＲＳＬＴを時刻ｔＴＲＳＬＴに制御部１０に送信する（図２（ｃ））。例えば、調整部２０が処理結果ＴＲＳＬＴを受信してから制御部１０に処理結果ＴＲＳＬＴを転送するまでの時間は、設計されるＬＳＩにおける制御部１０と処理部３０とを接続するバス上の信号の伝搬遅延時間を含む。
【００２６】
制御部１０は、処理結果ＴＲＳＬＴの受信に基づいて、次のトランザクション要求ＴＲＱの発行を準備する。そして、制御部１０は、時刻ｔＴＲＳＬＴから時間間隔ｔＮＥＸＴ後に、次のトランザクション要求ＴＲＱを調整部２０を介して処理部３０に発行する（図２（ｄ））。この後、図２（ａ）、（ｂ）、（ｃ）と同様に、次のトランザクション要求ＴＲＱに応答する処理が実行される。
【００２７】
図２に示した動作により、制御部１０は、処理結果ＴＲＳＬＴを調整部２０から受けた後に発行間隔ｔＴＲＱＰを待つことなく、次のトランザクション要求ＴＲＱを発行できる。図２に一点鎖線で示した矢印は、処理結果ＴＲＳＬＴの受信から発行間隔ｔＴＲＱＰを待った後に次のトランザクション要求ＴＲＱを発行する場合のタイミングを示す。
【００２８】
図１および図２に示した実施形態では、発行間隔ｔＴＲＱＰを待つ場合に比べて、処理部３０による次のトランザクションを早く開始することができる。さらに、シミュレーション装置ＳＩＭ１による検証結果は、実際のＬＳＩの動作タイミングに反映されるため、発行間隔ｔＴＲＱＰを待つ場合に比べてＬＳＩの動作タイミングを早くすることができ、ＬＳＩの性能を向上できる。
【００２９】
なお、制御部１０は、発行間隔ｔＴＲＱＰを時間間隔ｔＮＥＸＴに置き換えて設定することにより、次のトランザクション要求ＴＲＱを発行するタイミングを、トランザクションの状況を示す調整部２０からの情報を受信することなく決めることができる。これにより、制御部１０と調整部２０との間、あるいは調整部２０と処理部３０との間で授受される検証動作に用いる制御情報は、削減可能になる。この結果、シミュレーション装置ＳＩＭ１内で様々な制御情報を授受する場合に比べて、シミュレーション装置ＳＩＭ１の動作を簡易にでき、シミュレーション装置ＳＩＭ１の動作時間（検証に掛かる計算時間）を短縮できる。
【００３０】
図３は、別のシミュレーション装置の動作の例を示す。図３では、制御部は、処理結果ＴＲＳＬＴを受信してから発行間隔ｔＴＲＱＰを待った後に、次のトランザクション要求ＴＲＱを発行する（図３（ａ））。
【００３１】
シミュレーション装置が発行間隔ｔＴＲＱＰを守って動作する場合、制御部は、処理結果ＴＲＳＬＴを受信した後の処理時間が発行間隔ｔＴＲＱＰより短い場合にも、発行間隔ｔＴＲＱＰ後に次のトランザクション要求ＴＲＱを発行する。このため、次のトランザクションは、図２に示した時間間隔ｔＮＥＸＴを設定しない場合に比べて遅く開始される。これにより、シミュレーション装置による検証結果に基づいて設計されたＬＳＩの動作は、発行間隔ｔＴＲＱＰを設定しない場合に比べて緩慢になる。ＬＳＩの開発では、シミュレーション装置による検証結果に合わせてＬＳＩの回路データが生成されるため、実際のＬＳＩの動作は、検証結果に応じて遅くなり、性能が低下するおそれがある。
【００３２】
図４は、別のシミュレーション装置の動作の例を示す。図４では、調整部は、制御部からのトランザクション要求ＴＲＱの受信に応答して、トランザクション要求ＴＲＱの受信を完了したことを示す通知ＡＣＫを制御部に送信する。処理部は、調整部からのトランザクション要求ＴＲＱの受信に応答して、トランザクション要求ＴＲＱの受信を完了したことを示す通知ＡＣＫを調整部に送信する。調整部は、処理部からの処理結果ＴＲＳＬＴの受信に応答して、処理結果ＴＲＳＬＴの受信を完了したことを示す通知ＡＣＫを処理部に送信する。制御部は、調整部から処理結果ＴＲＳＬＴの受信に応答して、処理結果ＴＲＳＬＴの受信を完了したことを示す通知ＡＣＫを調整部に送信する。
【００３３】
図４に示す例では、調整部および処理部は、トランザクション要求ＴＲＱを受信する毎に通知ＡＣＫを送信し、調整部および制御部は、処理結果ＴＲＳＬＴを受信する毎に通知ＡＣＫを送信する。このため、シミュレーション装置の動作は、図２に比べて複雑になり、シミュレーション装置の動作時間（検証に掛かる計算時間）は、図２に比べて長くなる。
【００３４】
以上、図１および図２に示した実施形態では、発行間隔ｔＴＲＱＰを待った後に次のトランザクション要求ＴＲＱを発行する場合に比べて、トランザクションの発行間隔を短くすることができる。この結果、検証結果を用いて設計されたＬＳＩの動作タイミングを、発行間隔ｔＴＲＱＰを待った後に次のトランザクション要求ＴＲＱを発行する場合に比べて早くすることができ、ＬＳＩの性能を向上することができる。
【００３５】
さらに、図４に示したような様々な制御情報を授受するシミュレーション装置に比べて、シミュレーション装置ＳＩＭ１の動作を簡易にすることができ、シミュレーション装置ＳＩＭ１の動作時間（検証に掛かる計算時間）を短縮できる。換言すれば、動作が簡易なシミュレーション装置ＳＩＭ１による検証時間を、様々な制御情報を授受するシミュレーション装置による検証時間と同等にすることができ、検証効率を従来に比べて向上することができる。
【００３６】
図５は、シミュレーション装置およびシミュレーション装置の動作方法の別の実施形態を示す。図１および図２に示した実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、シミュレーション装置ＳＩＭ２は、図１に示したシミュレーション装置ＳＩＭ１と同様に、複数のＩＰコアを含むＬＳＩの機能の検証に使用される。
【００３７】
シミュレーション装置ＳＩＭ２は、ｎ個（ｎは２以上の整数）のマスタＭＳＴ（ＭＳＴ１、ＭＳＴ２、...、ＭＳＴｎ）、ｍ個（ｍは２以上の整数）のスレーブＳＬＶ（ＳＬＶ１、ＳＬＶ２、...、ＳＬＶｍ）および調停部ＡＲＢを有する。なお、マスタＭＳＴおよびスレーブＳＬＶは、検証対象のＬＳＩに搭載されるＩＰコアに対応しており、検証対象のＬＳＩに搭載されるＩＰコアに合わせて、シミュレーション装置ＳＩＭ２内に構築される。
【００３８】
各マスタＭＳＴは、ＣＰＵまたはＤＭＡＣなどのマスタデバイスの入出力インタフェースの機能と等価の機能を有する。マスタＭＳＴは、調停部ＡＲＢにそれぞれ接続される。各マスタＭＳＴは、トランザクション要求ＴＲＱを発行し、トランザクション要求ＴＲＱに基づいてスレーブＳＬＶのいずれかで実行されるトランザクションの処理結果ＴＲＳＬＴを受信する。各マスタＭＳＴは、トランザクションの実行を指示するトランザクション要求ＴＲＱを発行する制御部の一例である。
【００３９】
各スレーブＳＬＶは、メモリ、通信回路、タイマまたはＡＤＣなどのスレーブデバイスの入出力インタフェースの機能と等価の機能を有する。スレーブＳＬＶは、バスＢＵＳを介して調停部ＡＲＢに接続される。各スレーブＳＬＶは、トランザクション要求ＴＲＱに基づいてトランザクションを実行し、処理結果ＴＲＳＬＴを送信する。各スレーブＳＬＶは、トランザクション要求ＴＲＱに応答してトランザクションを実行し、トランザクションの処理結果ＴＲＳＬＴを出力する処理部の一例である。
【００４０】
調停部ＡＲＢは、トランザクション制御部ＴＲＣＮＴ、優先権保持部ＰＲＨＬＤ、時間間隔算出部ＮＥＸＴＣおよび時刻保持部ＴＨＬＤを有する。調停部ＡＲＢの動作の例は、図６に示す。
【００４１】
トランザクション制御部ＴＲＣＮＴは、マスタＭＳＴからトランザクション要求ＴＲＱを受信した場合に、優先権保持部ＰＲＨＬＤにより定められる優先順にしたがって、トランザクション要求ＴＲＱを、バスＢＵＳを介して指定されたスレーブＳＬＶに転送する。トランザクション制御部ＴＲＣＮＴは、トランザクション要求ＴＲＱのスレーブＳＬＶへの転送時刻ｔＴＲＱを示す情報を時刻保持部ＴＨＬＤに書き込む。
【００４２】
また、トランザクション制御部ＴＲＣＮＴは、各スレーブＳＬＶから処理結果ＴＲＳＬＴを受信した場合に、時間間隔算出部ＮＥＸＴＣに時間間隔ｔＮＥＸＴを算出させる。そして、トランザクション制御部ＴＲＣＮＴは、処理結果ＴＲＳＬＴを時間間隔算出部ＮＥＸＴＣにより算出された時間間隔ｔＮＥＸＴとともに、トランザクション要求ＴＲＱを発行したマスタＭＳＴに転送し、時間間隔ｔＮＥＸＴを時刻保持部ＴＨＬＤに書き込む。
【００４３】
優先権保持部ＰＲＨＬＤは、マスタＭＳＴの優先順を示す情報を保持する。トランザクション制御部ＴＲＣＮＴは、優先権保持部ＰＲＨＬＤに保持された情報を参照することにより、トランザクション要求ＴＲＱの優先順を判定する。優先順の判定については、図６で説明する。
【００４４】
時間間隔算出部ＮＥＸＴＣは、トランザクション制御部ＴＲＣＮＴによる処理結果ＴＲＳＬＴの受信に基づいて、トランザクション要求ＴＲＱを発行したマスタＭＳＴが発行可能な次のトランザクション要求ＴＲＱの時間間隔ｔＮＥＸＴを算出する。例えば、時間間隔算出部ＮＥＸＴＣは、上述した式（１）を用いて、発行間隔ｔＴＲＱＰ、転送時刻ｔＴＲＱ、ｔＴＲＳＬＴから時間間隔ｔＮＥＸＴを算出する。発行間隔ｔＴＲＱＰは、予めマスタＭＳＴ毎に設定されたトランザクション要求ＴＲＱの発行間隔である。
【００４５】
時刻保持部ＴＨＬＤは、発行間隔ｔＴＲＱＰ、トランザクション要求ＴＲＱのスレーブＳＬＶへの転送時刻ｔＴＲＱ、処理結果ＴＲＳＬＴのマスタＭＳＴへの転送時刻ｔＴＲＳＬＴおよび時間間隔ｔＮＥＸＴを保持する領域を、マスタＭＳＴ毎に有する。以降の説明では、符号ｔＴＲＱＰ、ｔＴＲＱ、ｔＴＲＳＬＴ、ｔＮＥＸＴは、発行間隔ｔＴＲＱＰ、転送時刻ｔＴＲＱ、ｔＴＲＳＬＴ、時間間隔ｔＮＥＸＴを保持する時刻保持部ＴＨＬＤの領域の名称として使用される場合がある。発行間隔ｔＴＲＱＰおよび転送時刻ｔＴＲＱ、ｔＴＲＳＬＴが時刻保持部ＴＨＬＤに集中して保持されることにより、時間間隔算出部ＮＥＸＴＣは、時刻保持部ＴＨＬＤにアクセスすることで、時間間隔ｔＮＥＸＴを求めることができる。
【００４６】
なお、時刻保持部ＴＨＬＤは、シミュレーション装置ＳＩＭ２の内部で、調停部ＡＲＢの外部に配置されてもよい。また、シミュレーション装置ＳＩＭ２が、図１５に示すハードウェア構成を有し、時刻保持部ＴＨＬＤがシミュレーションプログラムによりアクセスされる場合、時刻保持部ＴＨＬＤは、ＣＰＵがアクセス可能なワーク領域等に割り当てられる。この場合、マスタＭＳＴ、調停部ＡＲＢおよびスレーブＳＬＶは、タイムラグを発生することなく、互いに共通のサイクル数で時刻保持部ＴＨＬＤにアクセス可能である。
【００４７】
トランザクション制御部ＴＲＣＮＴ、時間間隔算出部ＮＥＸＴＣおよび時刻保持部ＴＨＬＤは、調整部の一例である。調整部は、トランザクション要求ＴＲＱおよび処理結果ＴＲＳＬＴを転送し、転送時刻ｔＴＲＱおよび時間間隔ｔＮＥＸＴを保持し、発行間隔ｔＴＲＱＰから、転送時刻ｔＴＲＳＬＴとスレーブＳＬＶへの転送時刻ｔＴＲＱとの差を差し引いた時間間隔ｔＮＥＸＴを求める。
【００４８】
図６は、図５に示したシミュレーション装置ＳＩＭ２の動作の例を示す。図２と同様の動作については、詳細な説明は省略する。図６に示す例では、図５に示した優先権保持部ＰＲＨＬＤによる優先度は、マスタＭＳＴ１、マスタＭＳＴ２、...、マスタＭＳＴｎの順に設定される。例えば、マスタＭＳＴ１によるトランザクションは、他のマスタＭＳＴ２−ＭＳＴｎによるトランザクションよりも優先的に実行される。マスタＭＳＴ２によるトランザクションは、マスタＭＳＴｎによるトランザクションよりも優先的に実行される。
【００４９】
図６に示す例では、マスタＭＳＴ１、ＭＳＴ２、ＭＳＴｎの順にトランザクション要求ＴＲＱ１１、ＴＲＱ２１、ＴＲＱｎ１が発行され、この後、マスタＭＳＴ１、ＭＳＴ２、ＭＳＴ１の順にトランザクション要求ＴＲＱ１２、ＴＲＱ２２、ＴＲＱ１３が発行される。トランザクション要求ＴＲの末尾に示す２桁の数値の各桁は、マスタＭＳＴの番号と、マスタＭＳＴ毎のトランザクション要求ＴＲの発行順序とを示す。
【００５０】
まず、調停部ＡＲＢは、時刻ｔ０１にマスタＭＳＴ１からのスレーブＳＬＶ１に対するトランザクション要求ＴＲＱ１１を受信し、トランザクション要求ＴＲＱ１１のスレーブＳＬＶ１への転送処理を開始する（図６（ａ））。トランザクション要求ＴＲＱ１１がスレーブＳＬＶ１に対するものであることは、トランザクション要求ＴＲＱ１１に含まれるアドレス等の情報から判断される。
【００５１】
調停部ＡＲＢは、優先権保持部ＰＲＨＬＤを参照して、マスタＭＳＴ１の優先度を確認する。マスタＭＳＴ１の優先度は、他のマスタＭＳＴ２−ＭＳＴｎの優先度より高い。また、スレーブＳＬＶ１で実行中のトランザクションが存在しないため、調停部ＡＲＢは、トランザクション要求ＴＲＱ０１を、バスＢＵＳを介してスレーブＳＬＶ１に転送することを決定する。
【００５２】
調停部ＡＲＢは、トランザクション要求ＴＲＱ１１の処理中の時刻ｔ０２に、マスタＭＳＴ２からのスレーブＳＬＶ１に対するトランザクション要求ＴＲＱ２１を受信する（図６（ｂ））。調停部ＡＲＢは、優先権保持部ＰＲＨＬＤを参照して、マスタＭＳＴ２の優先度がマスタＭＳＴ１の優先度の次に高いことを確認する。調停部ＡＲＢは、トランザクション要求ＴＲＱ１１を受信したときに、スレーブＳＬＶ１からトランザクションの完了を示す処理結果ＴＲＳＬＴ１１を受けていない。このため、調停部ＡＲＢは、トランザクション要求ＴＲＱ２１に応答するトランザクションを、トランザクション要求ＴＲＱ１１に応答するトランザクションの次に実行することを決定し、トランザクション要求ＴＲＱ２１を保持する。例えば、トランザクション要求ＴＲＱの保持は、調停部ＡＲＢ内に設けられる要求保持部に保持される。
【００５３】
調停部ＡＲＢは、トランザクション要求ＴＲＱ１１を、バスＢＵＳを介してスレーブＳＬＶ１に転送し、転送時刻ｔ０３を転送時刻ｔＴＲＱとして時刻保持部ＴＨＬＤに保持する。スレーブＳＬＶ１は、調停部ＡＲＢからのトランザクション要求ＴＲＱ１１に応答してトランザクションを実行する（図６（ｃ））。
【００５４】
調停部ＡＲＢは、時刻ｔ０４に、マスタＭＳＴｎからのスレーブＳＬＶｍに対するトランザクション要求ＴＲＱｎ１を受信する（図６（ｄ））。調停部ＡＲＢは、優先権保持部ＰＲＨＬＤを参照して、マスタＭＳＴｎの優先度がマスタＭＳＴ２の優先度より低いことを確認する。調停部ＡＲＢは、トランザクション要求ＴＲＱｎ１に応答するトランザクションを、トランザクション要求ＴＲＱ２１に応答するトランザクションの次に実行することを決定し、トランザクション要求ＴＲＱｎ１を保持する。
【００５５】
調停部ＡＲＢは、時刻ｔ０５に、スレーブＳＬＶ１から処理結果ＴＲＳＬＴ１１を受信し、処理結果ＴＲＳＬＴ１１を時刻ｔ０６にマスタＭＳＴ１に転送することを決定する（図６（ｅ））。調停部ＡＲＢは、転送時刻ｔ０６を転送時刻ｔＴＲＳＬＴとして時刻保持部ＴＨＬＤに保持する。
【００５６】
調停部ＡＲＢは、時間間隔算出部ＮＥＸＴＣに時間間隔ｔＮＥＸＴを計算させる。時間間隔算出部ＮＥＸＴＣは、式（１）を用いて、時刻ｔ０６、ｔ０３の差を、マスタＭＳＴ１に設定された発行間隔ｔＴＲＱＰから差し引いて時間間隔ｔＮＥＸＴを求める。調停部ＡＲＢは、時刻ｔ０６に、時間間隔算出部ＮＥＸＴＣが求めた時間間隔ｔＮＥＸＴとともに処理結果ＴＲＳＬＴ１１をマスタＭＳＴ１に転送する（図６（ｆ））。
【００５７】
調停部ＡＲＢは、処理結果ＴＲＳＬＴ１１の受信後、時刻ｔ０７に、トランザクション要求ＴＲＱ２１を、バスＢＵＳを介してスレーブＳＬＶ１に転送する（図６（ｇ））。スレーブＳＬＶ１は、調停部ＡＲＢからのトランザクション要求ＴＲＱ２１に応答してトランザクションを実行する（図６（ｈ））。
【００５８】
マスタＭＳＴ１は、処理結果ＴＲＳＬＴ１１の受信から時間間隔ｔＮＥＸＴ後である時刻ｔ０８に、スレーブＳＬＶ２に対するトランザクション要求ＴＲＱ１２を発行する（図６（ｉ））。調停部ＡＲＢは、優先権保持部ＰＲＨＬＤを参照して、マスタＭＳＴ１の優先度を確認する。調停部ＡＲＢは、トランザクション要求ＴＲＱ１２に応答するトランザクションを、トランザクション要求ＴＲＱ２１に応答するトランザクションの次に実行することを決定し、トランザクション要求ＴＲＱ１２を保持する。すなわち、トランザクション要求ＴＲＱ１２は、時刻ｔ０４に調停部ＡＲＢに保持されたトランザクション要求ＴＲＱｎ１より優先される。
【００５９】
調停部ＡＲＢは、時刻ｔ０９に、スレーブＳＬＶ１から処理結果ＴＲＳＬＴ２１を受信し、処理結果ＴＲＳＬＴ２１を時刻ｔ１０にマスタＭＳＴ２に転送することを決定する（図６（ｊ））。調停部ＡＲＢは、転送時刻ｔ１０を転送時刻ｔＴＲＳＬＴとして時刻保持部ＴＨＬＤに保持する。
【００６０】
調停部ＡＲＢは、時間間隔算出部ＮＥＸＴＣに時間間隔ｔＮＥＸＴを計算させる。時間間隔算出部ＮＥＸＴＣは、式（１）を用いて、時刻ｔ１０、ｔ０７の差を、マスタＭＳＴ２に設定された発行間隔ｔＴＲＱＰから差し引いて時間間隔ｔＮＥＸＴを求める。調停部ＡＲＢは、時刻ｔ１０に、時間間隔算出部ＮＥＸＴＣが求めた時間間隔ｔＮＥＸＴとともに処理結果ＴＲＳＬＴ２１をマスタＭＳＴ２に転送する（図６（ｋ））。
【００６１】
調停部ＡＲＢは、処理結果ＴＲＳＬＴ２１の受信後、時刻ｔ１１に、トランザクション要求ＴＲＱ１２を、バスＢＵＳを介してスレーブＳＬＶ２に転送する（図６（ｌ））。スレーブＳＬＶ２は、調停部ＡＲＢからのトランザクション要求ＴＲＱ１２に応答してトランザクションを実行する（図６（ｍ））。
【００６２】
マスタＭＳＴ２は、処理結果ＴＲＳＬＴ２１の受信から時間間隔ｔＮＥＸＴ後である時刻ｔ１２に、スレーブＳＬＶ１に対するトランザクション要求ＴＲＱ２２を発行する（図６（ｎ））。なお、例えば、時間間隔算出部ＮＥＸＴＣが算出する時間間隔ｔＮＥＸＴは、マスタＭＳＴ１とマスタＭＳＴ２とで相違する。
【００６３】
調停部ＡＲＢは、優先権保持部ＰＲＨＬＤを参照して、マスタＭＳＴ２の優先度を確認する。調停部ＡＲＢは、トランザクション要求ＴＲＱ２２に応答するトランザクションを、トランザクション要求ＴＲＱ１２に応答するトランザクションの次に実行することを決定し、トランザクション要求ＴＲＱ２２を保持する。すなわち、トランザクション要求ＴＲＱ２２は、時刻ｔ０４に調停部ＡＲＢに保持されたトランザクション要求ＴＲＱｎ１より優先される。
【００６４】
調停部ＡＲＢは、時刻ｔ１３に、スレーブＳＬＶ２から処理結果ＴＲＳＬＴ１２を受信し、処理結果ＴＲＳＬＴ１２を時刻ｔ１４にマスタＭＳＴ１に転送することを決定する（図６（ｏ））。調停部ＡＲＢは、転送時刻ｔ１４を転送時刻ｔＴＲＳＬＴとして時刻保持部ＴＨＬＤに保持する。
【００６５】
調停部ＡＲＢは、時間間隔算出部ＮＥＸＴＣに時間間隔ｔＮＥＸＴを計算させる。時間間隔算出部ＮＥＸＴＣは、式（１）を用いて、時刻ｔ１４、ｔ１１の差を、マスタＭＳＴ１に設定された発行間隔ｔＴＲＱＰから差し引いて時間間隔ｔＮＥＸＴを求める。調停部ＡＲＢは、時刻ｔ１４に、時間間隔算出部ＮＥＸＴＣが求めた時間間隔ｔＮＥＸＴとともに処理結果ＴＲＳＬＴ１２をマスタＭＳＴ１に転送する（図６（ｐ））。
【００６６】
調停部ＡＲＢは、処理結果ＴＲＳＬＴ１２の受信後、時刻ｔ１５に、トランザクション要求ＴＲＱ２２を、バスＢＵＳを介してスレーブＳＬＶ１に転送する（図６（ｑ））。スレーブＳＬＶ１は、調停部ＡＲＢからのトランザクション要求ＴＲＱ２２に応答してトランザクションを実行する（図６（ｒ））。
【００６７】
調停部ＡＲＢは、時刻ｔ１６に、スレーブＳＬＶ１から処理結果ＴＲＳＬＴ２２を受信し、処理結果ＴＲＳＬＴ２２を時刻ｔ１７にマスタＭＳＴ２に転送することを決定する（図６（ｓ））。調停部ＡＲＢは、転送時刻ｔ１７を転送時刻ｔＴＲＳＬＴとして時刻保持部ＴＨＬＤに保持する。
【００６８】
調停部ＡＲＢは、時間間隔算出部ＮＥＸＴＣに時間間隔ｔＮＥＸＴを計算させる。時間間隔算出部ＮＥＸＴＣは、式（１）を用いて、時刻ｔ１７、ｔ１５の差を、マスタＭＳＴ２に設定された発行間隔ｔＴＲＱＰから差し引いて時間間隔ｔＮＥＸＴを求める。調停部ＡＲＢは、時刻ｔ１７に、時間間隔算出部ＮＥＸＴＣが求めた時間間隔ｔＮＥＸＴとともに処理結果ＴＲＳＬＴ２２をマスタＭＳＴ２に転送する（図６（ｔ））。
【００６９】
調停部ＡＲＢは、処理結果ＴＲＳＬＴ２２の受信後、時刻ｔ１８に、マスタＭＳＴｎからのトランザクション要求ＴＲＱｎ１を、バスＢＵＳを介してスレーブＳＬＶｍに転送する（図６（ｕ））。スレーブＳＬＶｍは、調停部ＡＲＢからのトランザクション要求ＴＲＱｎ１に応答してトランザクションを実行する（図６（ｖ））。
【００７０】
マスタＭＳＴ１は、時刻ｔ１９に、スレーブＳＬＶ２に対するトランザクション要求ＴＲＱ１３を発行する（図６（ｗ））。調停部ＡＲＢは、優先権保持部ＰＲＨＬＤを参照して、マスタＭＳＴ１の優先度を確認する。調停部ＡＲＢは、トランザクション要求ＴＲＱ０３に応答するトランザクションを、トランザクション要求ＴＲＱｎ１に応答するトランザクションの次に実行することを決定し、トランザクション要求ＴＲＱ０３を保持する。
【００７１】
調停部ＡＲＢは、時刻ｔ２０に、スレーブＳＬＶｍから処理結果ＴＲＳＬＴｎ１を受信し、処理結果ＴＲＳＬＴｎ１を時刻ｔ２１にマスタＭＳＴｎに転送することを決定する（図６（ｘ））。調停部ＡＲＢは、転送時刻ｔ２１を転送時刻ｔＴＲＳＬＴとして時刻保持部ＴＨＬＤに保持する。
【００７２】
調停部ＡＲＢは、時間間隔算出部ＮＥＸＴＣに時間間隔ｔＮＥＸＴを計算させる。時間間隔算出部ＮＥＸＴＣは、式（１）を用いて、時刻ｔ２１、ｔ１８の差を、マスタＭＳＴｎに設定された発行間隔ｔＴＲＱＰから差し引いて時間間隔ｔＮＥＸＴを求める。調停部ＡＲＢは、時刻ｔ２１に、時間間隔算出部ＮＥＸＴＣが求めた時間間隔ｔＮＥＸＴとともに処理結果ＴＲＳＬＴｎ１をマスタＭＳＴｎに転送する（図６（ｙ））。
【００７３】
図７および図８は、図６に示したシミュレーション装置ＳＩＭ２の動作において時刻保持部ＴＨＬＤに保持される情報の変化の例を示す。図８は、図７の続きを示す。時刻保持部ＴＨＬＤは、発行間隔ｔＴＲＱＰ、転送時刻ｔＴＲＱ、ｔＴＲＳＬＴおよび時間間隔ｔＮＥＸＴを格納する領域をマスタＭＳＴ１−ＭＳＴｎ毎に有する。
【００７４】
例えば、転送時刻ｔＴＲＱは、調停部ＡＲＢがトランザクション要求ＴＲＱを転送する時刻ｔＴＲＱ（Ａ）、およびバスＢＵＳがトランザクション要求ＴＲＱを転送する時刻ｔＴＲＱ（Ｂ）を含む。この例では、調停部ＡＲＢから転送されるトランザクション要求ＴＲＱの転送時刻ｔＴＲＱ（Ａ）は、バスＢＵＳによる信号の伝搬遅延時間を含んで設定されるため、転送時刻ｔＴＲＱ（Ａ）、ｔＴＲＱ（Ｂ）は、互いに同じに設定される。
【００７５】
例えば、転送時刻ｔＴＲＳＬＴは、スレーブＳＬＶが処理結果ＴＲＳＬＴを出力する時刻ｔＴＲＳＬＴ（Ｓ）、バスＢＵＳが処理結果ＴＲＳＬＴを出力する時刻ｔＴＲＳＬＴ（Ｂ）および調停部ＡＲＢが処理結果ＴＲＳＬＴを出力する時刻ｔＴＲＳＬＴ（Ａ）を含む。この例では、調停部ＡＲＢから転送される処理結果ＴＲＳＬＴの転送時刻ｔＴＲＳＬＴ（Ａ）は、バスＢＵＳによる信号の伝搬遅延時間を含んで設定されるため、転送時刻ｔＴＲＳＬＴ（Ｓ）、ｔＴＲＳＬＴ（Ｂ）は、互いに同じに設定される。
【００７６】
図７および図８において、時刻保持部ＴＨＬＤ内の太枠で示した領域は、括弧に示す時刻に情報が書き込まれる領域を示し、時刻保持部ＴＨＬＤ内の網掛けで示した領域は、式（１）に示した時間間隔ｔＮＥＸＴの算出で使用する情報が格納される領域を示す。
【００７７】
例えば、調停部ＡＲＢのトランザクション制御部ＴＲＣＮＴは、時刻ｔ０１にマスタＭＳＴ１から出力されるトランザクション要求ＴＲＱ１１に含まれる発行間隔ｔＴＲＱＰを時刻保持部ＴＨＬＤに書き込む（図７（ａ））。トランザクション制御部ＴＲＣＮＴは、時刻ｔ０２にマスタＭＳＴ２から出力されるトランザクション要求ＴＲＱ２１に含まれる発行間隔ｔＴＲＱＰを時刻保持部ＴＨＬＤに書き込む（図７（ｂ））。
【００７８】
トランザクション制御部ＴＲＣＮＴは、トランザクション要求ＴＲＱ１１をバスＢＵＳに転送する時刻ｔ０３を、時刻保持部ＴＨＬＤの領域ｔＴＲＱ（Ａ）に書き込む（図７（ｃ））。また、トランザクション制御部ＴＲＣＮＴは、トランザクション要求ＴＲＱ１１をバスＢＵＳからスレーブＳＬＶ１に転送する時刻ｔ０３を、時刻保持部ＴＨＬＤの領域ｔＴＲＱ（Ｂ）に書き込む。
【００７９】
トランザクション制御部ＴＲＣＮＴは、時刻ｔ０４にマスタＭＳＴｎから出力されるトランザクション要求ＴＲＱｎ１に含まれる発行間隔ｔＴＲＱＰを時刻保持部ＴＨＬＤに書き込む（図７（ｄ））。
【００８０】
トランザクション制御部ＴＲＣＮＴは、スレーブＳＬＶ１がバスＢＵＳに処理結果ＴＲＳＬＴを出力する時刻ｔ０５を、時刻保持部ＴＨＬＤの領域ｔＴＲＳＬＴ（Ｓ）に書き込む（図７（ｅ））。また、トランザクション制御部ＴＲＣＮＴは、バスＢＵＳが調停部ＡＲＢに処理結果ＴＲＳＬＴを出力する時刻ｔ０５を、時刻保持部ＴＨＬＤの領域ｔＴＲＳＬＴ（Ｂ）に書き込む。
【００８１】
トランザクション制御部ＴＲＣＮＴは、調停部ＡＲＢがマスタＭＳＴ１に処理結果ＴＲＳＬＴを出力する時刻ｔ０６を、時刻保持部ＴＨＬＤの領域ｔＴＲＳＬＴ（Ａ）に書き込む（図７（ｆ））。また、トランザクション制御部ＴＲＣＮＴは、網掛けで示した領域ｔＴＲＱＰ、ｔＴＲＱ（Ａ）、ｔＴＲＳＬＴ（Ａ）を用いて時間間隔算出部ＮＥＸＴＣが算出した時間間隔ｔＮＥＸＴを、時刻保持部ＴＨＬＤに書き込む。そして、トランザクション制御部ＴＲＣＮＴは、時刻保持部ＴＨＬＤに保持された時間間隔ｔＮＥＸＴを、図６に示した処理結果ＴＲＳＬＴ１１とともにマスタＭＳＴ１に出力する。
【００８２】
なお、時間間隔算出部ＮＥＸＴＣは、領域ｔＴＲＳＬＴ（Ａ）に保持された転送時刻ｔ０６の代わりに、領域ｔＴＲＳＬＴ（Ｂ）に保持された転送時刻ｔ０５を用いて、時間間隔ｔＮＥＸＴを算出してもよい。あるいは、時間間隔算出部ＮＥＸＴＣは、領域ｔＴＲＱ（Ａ）に保持された転送時刻ｔ０３の代わりに、領域ｔＴＲＱ（Ｂ）に保持された転送時刻ｔ０３を用いて、時間間隔ｔＮＥＸＴを算出してもよい。この算出手法は、例えば、領域ｔＴＲＱ（Ａ）に保持された転送時刻ｔ０３と、領域ｔＴＲＱ（Ｂ）に保持された転送時刻ｔ０３とが互いに異なる場合に有効である。
【００８３】
マスタＭＳＴ１が発行するトランザクション要求ＴＲＱ１２、ＴＲＱ１３に対応して時刻保持部ＴＨＬＤに保持される情報は、トランザクション要求ＴＲＱ１１に対応して時刻保持部ＴＨＬＤに保持される情報と同様である。マスタＭＳＴ２が発行するトランザクション要求ＴＲＱ２１、ＴＲＱ２２に対応して時刻保持部ＴＨＬＤに保持される情報は、トランザクション要求ＴＲＱ１１に対応して時刻保持部ＴＨＬＤに保持される情報と同様である。マスタＭＳＴｎが発行するトランザクション要求ＴＲＱｎ１に対応して時刻保持部ＴＨＬＤに保持される情報は、トランザクション要求ＴＲＱ１１に対応して時刻保持部ＴＨＬＤに保持される情報と同様である。
【００８４】
すなわち、トランザクション制御部ＴＲＣＮＴは、トランザクション要求ＴＲＱの受信に応答して、トランザクション要求ＴＲＱに含まれる発行間隔ｔＴＲＱＰを時刻保持部ＴＨＬＤに保持する。トランザクション制御部ＴＲＣＮＴは、トランザクション要求ＴＲＱをバスＢＵＳおよびスレーブＳＬＶに転送する時刻を領域ｔＴＲＱ（Ａ）、ｔＴＲＱ（Ｂ）にそれぞれ書き込む。トランザクション制御部ＴＲＣＮＴは、処理結果ＴＲＳＬＴがスレーブＳＬＶ１およびバスＢＵＳから出力される時刻を領域ｔＴＲＳＬＴ（Ｓ）、ｔＴＲＳＬＴ（Ｂ）にそれぞれ書き込む。トランザクション制御部ＴＲＣＮＴは、マスタＭＳＴに処理結果ＴＲＳＬＴを出力する時刻を領域ｔＴＲＳＬＴ（Ａ）に書き込み、時間間隔算出部ＮＥＸＴＣにより算出された時間間隔ｔＮＥＸＴを時刻保持部ＴＨＬＤに書き込む。
【００８５】
なお、図７において、例えば、調停部ＡＲＢは、トランザクション要求ＴＲＱ１２の受信に応答して、マスタＭＳＴ１に対応する時刻保持部ＴＨＬＤの各領域を初期化する。例えば、初期化は、時刻保持部ＴＨＬＤの各領域に保持された時刻を消去することで行われる。あるいは、時刻保持部ＴＨＬＤの各領域に対応して、各領域が有効か否かを示すフラグが設けられ、初期化は、フラグをリセットすることで行われてもよい。
【００８６】
図９は、図５に示した調停部ＡＲＢの動作の例を示す。例えば、図９に示すフローは、マスタＭＳＴ１−ＭＳＴｎ毎に実行される。フローに示す転送時刻ｔＴＲＱ（Ａ）、ｔＴＲＳＬＴ（Ａ）は、図７および図８に示した時刻保持部ＴＨＬＤの格納領域に対応する。
【００８７】
例えば、図９に示すフローは、シミュレーション装置ＳＩＭ２に搭載されるＣＰＵ等のコンピュータがシミュレーションプログラムを実行することで実現される。この場合、調停部ＡＲＢの機能は、シミュレーションプログラムにより実現される。なお、調停部ＡＲＢがハードウェアにより実現される場合、図９は、調停部ＡＲＢ内の回路の動作を示す。
【００８８】
まず、ステップＳ１０において、調停部ＡＲＢは、マスタＭＳＴからトランザクション要求ＴＲＱを受信したか否かを判定する。トランザクション要求ＴＲＱを受信した場合、動作はステップＳ１２に移行され、トランザクション要求ＴＲＱを受信していない場合、動作はステップＳ２２に移行される。
【００８９】
ステップＳ１２において、調停部ＡＲＢは、トランザクション要求ＴＲＱに含まれる発行間隔ｔＴＲＱＰを時刻保持部ＴＨＬＤに書き込む。次に、ステップＳ１４において、調停部ＡＲＢは、各スレーブＳＬＶが他のトランザクション要求ＴＲＱに応答する処理を実行中か否かを判定する。スレーブＳＬＶのいずれかが処理を実行中の場合、処理が完了するまで、調停部ＡＲＢは、ステップＳ１４を繰り返す。各スレーブＳＬＶが処理を実行していない場合、動作はステップＳ１６に移行される。
【００９０】
ステップＳ１６において、調停部ＡＲＢは、トランザクション要求ＴＲＱを発行したマスタＭＳＴの優先度より高い優先度を有するマスタＭＳＴから発行されたトランザクション要求ＴＲＱを保持しているか否かを判定する。優先度が高いトランザクション要求ＴＲＱが存在する場合、動作はステップＳ１４に移行される。優先度が高いトランザクション要求ＴＲＱが存在しない場合、動作はステップＳ１８に移行される。
【００９１】
ステップＳ１８において、調停部ＡＲＢは、トランザクション要求ＴＲＱを、バスＢＵＳを介してスレーブＳＬＶに転送する。次に、ステップＳ２０において、調停部ＡＲＢは、トランザクション要求ＴＲＱの調停部ＡＲＢからスレーブＳＬＶへの転送時刻ｔＴＲＱ（Ａ）を時刻保持部ＴＨＬＤに書き込む。そして、トランザクション要求ＴＲＱを受信した場合の動作は終了する。
【００９２】
一方、ステップＳ２２において、調停部ＡＲＢは、スレーブＳＬＶから処理結果ＴＲＳＬＴを受信したか否かを判定する。処理結果ＴＲＳＬＴを受信した場合、動作はステップＳ２４に移行され、処理結果ＴＲＳＬＴを受信していない場合、動作は終了する。
【００９３】
ステップＳ２４において、調停部ＡＲＢは、処理結果ＴＲＳＬＴのマスタへの転送時刻ｔＴＲＳＬＴ（Ａ）を求め、求めた転送時刻ｔＴＲＳＬＴ（Ａ）を時刻保持部ＴＨＬＤに書き込む。
【００９４】
次に、ステップＳ２６において、調停部ＡＲＢは、時間間隔算出部ＮＥＸＴＣを動作させ、時刻保持部ＴＨＬＤに保持された情報に基づいて、時間間隔ｔＮＥＸＴを計算させる。次に、ステップＳ２８において、調停部ＡＲＢは、処理結果ＴＲＳＬＴとともに時間間隔ｔＮＥＸＴをマスタＭＳＴに転送する。そして、処理結果ＴＲＳＬＴを受信した場合の動作は終了する。
【００９５】
以上、図５から図９に示した実施形態においても、図１および図２に示した実施形態と同様に、従来に比べて、トランザクションの発行間隔を短くすることができ、検証結果を用いて設計されたＬＳＩの性能を向上することができる。また、様々な制御情報を授受するシミュレーション装置に比べて、検証に掛かる計算時間を短縮でき、検証効率を従来に比べて向上することができる。
【００９６】
さらに、発行間隔ｔＴＲＱＰおよび転送時刻ｔＴＲＱ、ｔＴＲＳＬＴが時刻保持部ＴＨＬＤに集中して保持されるため、時間間隔算出部ＮＥＸＴＣは、時刻保持部ＴＨＬＤにアクセスすることで、時間間隔ｔＮＥＸＴを求めることができる。
【００９７】
また、時間間隔算出部ＮＥＸＴＣは、時刻保持部ＴＨＬＤに保持された任意の転送時刻ｔＴＲＱ、ｔＴＲＳＬＴの情報を用いて、時間間隔ｔＮＥＸＴを算出できる。この結果、マスタＭＳＴにより発行される次のトランザクション要求ＴＲＱの時刻を調整することが可能になり、様々なタイミングを用いた検証が可能になる。
【００９８】
図１０は、シミュレーション装置およびシミュレーション装置の動作方法の別の実施形態を示す。図１から図９に示した実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、シミュレーション装置ＳＩＭ３は、図１に示したシミュレーション装置ＳＩＭ１と同様に、複数のＩＰコアを含むＬＳＩの機能の検証に使用される。
【００９９】
シミュレーション装置ＳＩＭ３は、図５に示したスレーブＳＬＶ１−ＳＬＶｍの代わりに、ｉ個（ｉは１以上の整数）のスレーブＳＬＶａ（ＳＬＶａ１−ＳＬＶａｉ）とｊ個（ｊは１以上の整数）のスレーブＳＬＶｂ（ＳＬＶｂ１−ＳＬＶｂｊ）を有する。なお、”ｉ”が”１”の場合、シミュレーション装置ＳＩＭ３は、１つのスレーブＳＬＶａを有し、”ｊ”が”１”の場合、シミュレーション装置ＳＩＭ３は、１つのスレーブＳＬＶｂを有する。スレーブＳＬＶａ１−ＳＬＶａｉは、バスを介することなく調停部ＡＲＢに接続され、スレーブＳＬＶｂ１−ＳＬＶｂｊは、バスＢＵＳを介して調停部ＡＲＢに接続される。
【０１００】
シミュレーション装置ＳＩＭ３のその他の構成は、図５に示したシミュレーション装置ＳＩＭ２と同様である。すなわち、ｎ個のマスタＭＳＴ１−ＭＳＴｎは、調停部ＡＲＢに接続され、調停部ＡＲＢは、トランザクション制御部ＴＲＣＮＴ、優先権保持部ＰＲＨＬＤ、時間間隔算出部ＮＥＸＴＣおよび時刻保持部ＴＨＬＤを有する。なお、図５と同様に、マスタＭＳＴおよびスレーブＳＬＶは、検証対象のＬＳＩに搭載されるＩＰコアに対応しており、検証対象のＬＳＩに搭載されるＩＰコアに合わせて、シミュレーション装置ＳＩＭ３内に構築される。
【０１０１】
図１１は、図１０に示したシミュレーション装置ＳＩＭ３の動作の例を示す。図２および図６と同様の動作については、詳細な説明は省略する。図１１に示す例においても、優先権保持部ＰＲＨＬＤによる優先度は、マスタＭＳＴ１、マスタＭＳＴ２、...、マスタＭＳＴｎの順に設定される。また、図１１に示す例においても、図６と同様に、マスタＭＳＴ１、ＭＳＴ２、ＭＳＴｎの順にトランザクション要求ＴＲＱ１１、ＴＲＱ２１、ＴＲＱｎ１が発行され、この後、マスタＭＳＴ１、ＭＳＴ２、ＭＳＴ１の順にトランザクション要求ＴＲＱ１２、ＴＲＱ２２、ＴＲＱ１３が発行される。
【０１０２】
但し、図１１では、トランザクション要求ＴＲＱ１１、ＴＲＱｎ１は、スレーブＳＬＶａ１に対して発行され、トランザクション要求ＴＲＱ２１、ＴＲＱ２２は、スレーブＳＬＶｂ１に対して発行される。トランザクション要求ＴＲＱ１２は、スレーブＳＬＶｂｍに対して発行される。
【０１０３】
トランザクション要求ＴＲＱが転送される時刻および処理結果ＴＲＳＬＴが転送される時刻は、図６と同様であるため、図１１の各動作には、図６と同じ符号（ａ）−（ｙ）が付されている。
【０１０４】
図１１に示した動作において、時刻保持部ＴＨＬＤに保持される情報は、トランザクション要求ＴＲＱ１１、ＴＲＱｎ１に対応して保持される情報を除き、図７および図８と同様である。
【０１０５】
トランザクション要求ＴＲＱ１１、ＴＲＱｎ１は、バスＢＵＳに接続されないスレーブＳＬＶａ１に対して発行される。このため、図７の時刻ｔ０３、ｔ１１および図８の時刻ｔ１８において、領域ｔＲＱ（Ｂ）に情報は格納されず、図７の時刻ｔ０５および図８の時刻ｔ１３、ｔ２０において、領域ｔＴＲＳＬＴ（Ｂ）に情報は格納されない。
【０１０６】
以上、図１０および図１１に示した実施形態においても、図１および図２に示した実施形態と同様に、従来に比べて、トランザクションの発行間隔を短くすることができ、検証結果を用いて設計されたＬＳＩの性能を向上することができる。また、様々な制御情報を授受するシミュレーション装置に比べて、検証に掛かる計算時間を短縮でき、検証効率を従来に比べて向上することができる。
【０１０７】
さらに、図５から図９に示した実施形態と同様に、時間間隔ｔＮＥＸＴは、任意の転送時刻の情報を用いて算出可能である。このため、マスタＭＳＴにより発行される次のトランザクション要求ＴＲＱの時刻を調整することが可能になり、様々なタイミングを用いた検証が可能になる。
【０１０８】
図１２は、シミュレーション装置およびシミュレーション装置の動作方法の別の実施形態を示す。図１から図１１に示した実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、シミュレーション装置ＳＩＭ４は、図１に示したシミュレーション装置ＳＩＭ１と同様に、複数のＩＰコアを含むＬＳＩの機能の検証に使用される。
【０１０９】
シミュレーション装置ＳＩＭ４は、バスＢＵＳｃを介してスレーブＳＬＶ１に接続されたｋ個（ｋは１以上の整数）のスレーブＳＬＶｃ（ＳＬＶｃ１−ＳＬＶｃｋ）を有する。シミュレーション装置ＳＩＭ４のその他の構成は、図５に示したシミュレーション装置ＳＩＭ２と同様である。すなわち、ｎ個のマスタＭＳＴ１−ＭＳＴｎは、調停部ＡＲＢに接続され、調停部ＡＲＢは、トランザクション制御部ＴＲＣＮＴ、優先権保持部ＰＲＨＬＤ、時間間隔算出部ＮＥＸＴＣおよび時刻保持部ＴＨＬＤを有する。なお、図５と同様に、マスタＭＳＴおよびスレーブＳＬＶは、検証対象のＬＳＩに搭載されるＩＰコアに対応しており、検証対象のＬＳＩに搭載されるＩＰコアに合わせて、シミュレーション装置ＳＩＭ４内に構築される。
【０１１０】
図１３は、図１０に示したシミュレーション装置ＳＩＭ３の動作の例を示す。図２、図６および図１１と同様の動作については、詳細な説明は省略する。図１３に示す例においても、優先権保持部ＰＲＨＬＤによる優先度は、マスタＭＳＴ１、マスタＭＳＴ２、...、マスタＭＳＴｎの順に設定される。また、図１３に示す例においても、図６と同様に、マスタＭＳＴ１、ＭＳＴ２、ＭＳＴｎの順にトランザクション要求ＴＲＱ１１、ＴＲＱ２１、ＴＲＱｎ１が発行され、この後、マスタＭＳＴ１、ＭＳＴ２、ＭＳＴ１の順にトランザクション要求ＴＲＱ１２、ＴＲＱ２２、ＴＲＱ１３が発行される。
【０１１１】
但し、図１３では、トランザクション要求ＴＲＱ１１は、スレーブＳＬＶｃ１に対して発行され、トランザクション要求ＴＲＱ２１、ＴＲＱｎ１は、スレーブＳＬＶ２に対して発行される。トランザクション要求ＴＲＱ１２、ＴＲＱ２２は、スレーブＳＬＶ１に対して発行される。
【０１１２】
トランザクション要求ＴＲＱが転送される時刻および処理結果ＴＲＳＬＴが転送される時刻は、図６と同様であるため、図１３の各動作には、図６と同じ符号（ａ）−（ｙ）が付されている。但し、トランザクション要求ＴＲＱ１１は、バスＢＵＳ、スレーブＳＬＶ１およびバスＢＵＳｃを介してスレーブＳＬＶｃ１に発行される。このため、時刻保持部ＴＨＬＤに保持される情報は、スレーブＳＬＶ１がバスＢＵＳｃを介してスレーブＳＬＶｃ１にトランザクション要求ＴＲＱ１１を転送する時刻ｔ０３１を含む。また、時刻保持部ＴＨＬＤに保持される情報は、スレーブＳＬＶｃ１がバスＢＵＳｃを介してスレーブＳＬＶ１に処理結果ＴＲＳＬＴ１１を転送する時刻ｔ０４１を含む。図１３に示す動作は、トランザクション要求ＴＲＱと動作するスレーブＳＬＶとの関係が図６と相違すること、および時刻ｔ０３１、ｔ０４１の動作が付加されることを除き、図６と同様である。
【０１１３】
図１４は、図１３に示したシミュレーション装置ＳＩＭ４の動作において時刻保持部ＴＨＬＤに保持される情報の変化の例を示す。図７と同様の要素については、詳細な説明は省略する。
【０１１４】
例えば、時刻保持部ＴＨＬＤは、マスタＭＳＴ１に対応して、スレーブＳＬＶ１がトランザクション要求ＴＲＱを転送する時刻ｔＴＲＱ（Ｓ１）と、バスＢＵＳｃがトランザクション要求ＴＲＱを転送する時刻ｔＴＲＱ（Ｂｃ）とを格納する領域を含む。また、時刻保持部ＴＨＬＤは、マスタＭＳＴ１に対応して、スレーブＳＬＶｃ１が処理結果ＴＲＳＬＴを転送する時刻ｔＴＲＳＬＴ（Ｓｃ１）と、バスＢＵＳｃが処理結果ＴＲＳＬＴを転送する時刻ｔＴＲＳＬＴ（Ｂｃ）とを格納する領域を含む。
【０１１５】
そして、トランザクション制御部ＴＲＣＮＴは、トランザクション要求ＴＲＱ１１をスレーブＳＬＶ１からバスＢＵＳｃに転送する時刻ｔ０３１を、時刻保持部ＴＨＬＤの領域ｔＴＲＱ（Ｓ１）に書き込む（図１４（ａ））。また、トランザクション制御部ＴＲＣＮＴは、トランザクション要求ＴＲＱ１１をバスＢＵＳｃからスレーブＳＬＶｃ１に転送する時刻ｔ０３１を、時刻保持部ＴＨＬＤの領域ｔＴＲＱ（Ｂｃ）に書き込む。
【０１１６】
さらに、トランザクション制御部ＴＲＣＮＴは、スレーブＳＬＶｃ１がバスＢＵＳｃに処理結果ＴＲＳＬＴ１１を出力する時刻ｔ０４１を、時刻保持部ＴＨＬＤの領域ｔＴＲＳＬＴ（Ｓｃ１）に書き込む（図１４（ｂ））。また、トランザクション制御部ＴＲＣＮＴは、バスＢＵＳｃがスレーブＳＬＶ１に処理結果ＴＲＳＬＴ１１を出力する時刻ｔ０４１を、時刻保持部ＴＨＬＤの領域ｔＴＲＳＬＴ（Ｂｃ）に書き込む。
【０１１７】
時刻保持部ＴＨＬＤに保持される情報の変化は、時刻ｔ０３１、ｔ０４１に書き込まれる情報を除き、図７および図８と同様である。すなわち、時刻ｔ０６以降の状態は、マスタＭＳＴ１に対応する時刻保持部ＴＨＬＤの構成が異なることを除き、図７および図８と同様である。なお、マスタＭＳＴ２−ＭＳＴｎがスレーブＳＬＶｃにトランザクション要求ＴＲＱを発行する仕様の場合、各マスタＭＳＴ２−ＭＳＴｎに対応する時刻保持部ＴＨＬＤの構成は、マスタＭＳＴ１に対応する時刻保持部ＴＨＬＤの構成と同様である。
【０１１８】
以上、図１２および図１４に示した実施形態においても、図１および図２に示した実施形態と同様に、従来に比べて、トランザクションの発行間隔を短くすることができ、検証結果を用いて設計されたＬＳＩの性能を向上することができる。また、様々な制御情報を授受するシミュレーション装置に比べて、検証に掛かる計算時間を短縮でき、検証効率を従来に比べて向上することができる。
【０１１９】
さらに、図５から図９に示した実施形態と同様に、時間間隔ｔＮＥＸＴは、任意の転送時刻の情報を用いて算出可能である。このため、マスタＭＳＴにより発行される次のトランザクション要求ＴＲＱの時刻を調整することが可能になり、様々なタイミングを用いた検証が可能になる。
【０１２０】
図１５は、図１、図５、図１０および図１２に示したシミュレーション装置ＳＩＭ１（またはＳＩＭ２、ＳＩＭ３、ＳＩＭ４）のハードウェア構成の一例を示す。シミュレーション装置ＳＩＭ２、ＳＩＭ３、ＳＩＭ４のハードウェア構成は、シミュレーション装置ＳＩＭ１のハードウェア構成と同一または同様のため、以下では、シミュレーション装置ＳＩＭ１について説明する。
【０１２１】
例えば、シミュレーション装置ＳＩＭ１は、プリント基板ＰＷＢおよび光学ドライブ装置ＯＤＤ、ハードディスク装置ＨＤＤ、入力装置ＩＮＤおよび出力装置ＯＵＴＤを有する。プリント基板ＰＷＢ上には、ＣＰＵ、メモリＭＥＭ、光学ドライブコントローラＯＤＣ、ハードディスクコントローラＨＤＣ、入力インタフェースＩＮＩＦ、出力インタフェースＯＵＴＩＦおよびネットワークインタフェースＮＷＩＦが搭載される。ＣＰＵ、メモリＭＥＭ、光学ドライブコントローラＯＤＣ、ハードディスクコントローラＨＤＣ、入力インタフェースＩＮＩＦ、出力インタフェースＯＵＴＩＦおよびネットワークインタフェースＮＷＩＦは、システムバスＳＢＵＳに接続される。なお、ＣＰＵ、メモリＭＥＭ、光学ドライブコントローラＯＤＣ、ハードディスクコントローラＨＤＣ、入力インタフェースＩＮＩＦ、出力インタフェースＯＵＴＩＦおよびネットワークインタフェースＮＷＩＦのうちの幾つかは、共通の半導体チップに搭載されてもよい。
【０１２２】
ＣＰＵは、メモリＭＥＭに格納されたシミュレーションプログラムを実行することで、図２に示した動作を実現する。例えば、メモリＭＥＭは、ＲＡＭ（Random Access Memory）であり、シミュレーションプログラムを格納する領域や、ワークデータを格納する領域が割り当てられる。なお、シミュレーション装置ＳＩＭ２では、図１５に示したＣＰＵは、メモリＭＥＭに格納されたシミュレーションプログラムを実行することで、図６から図９に示した動作を実現する。シミュレーション装置ＳＩＭ３では、図１５に示したＣＰＵは、メモリＭＥＭに格納されたシミュレーションプログラムを実行することで、図１１に示した動作を実現する。シミュレーション装置ＳＩＭ４では、図１５に示したＣＰＵは、メモリＭＥＭに格納されたシミュレーションプログラムを実行することで、図１３および図１４に示した動作を実現する。
【０１２３】
光学ドライブコントローラＯＤＣは、光学ドライブ装置ＯＤＤに接続され、光学ドライブ装置ＯＤＤに装着される記録媒体ＲＭにアクセス可能である。シミュレーションプログラムや、シミュレーションで使用するデータ等は、記録媒体ＲＭに格納されてもよい。この場合、シミュレーションプログラムや、シミュレーションで使用するデータ等は、光学ドライブ装置ＯＤＤを介して記録媒体ＲＭからハードディスク装置ＨＤＤにダウンロードされる。なお、ＣＰＵは、ハードディスク装置ＨＤＤを介することなく、記録媒体ＲＭからメモリＭＥＭにシミュレーションプログラムをダウンロードしてもよい。
【０１２４】
ハードディスクコントローラＨＤＣは、ハードディスク装置ＨＤＤに接続されている。例えば、シミュレーション装置ＳＩＭ１の電源が起動されたときに、ＣＰＵは、ハードディスク装置ＨＤＤに格納されているシミュレーションプログラムをメモリＭＥＭに転送し、メモリＭＥＭに転送されたプログラムを実行することで動作する。
【０１２５】
入力インタフェースＩＮＩＦは、キーボードやマウス等の入力デバイスＩＮＤに接続される。出力インタフェースＯＵＴＩＦは、ディスプレイやプリンタ等の出力デバイスＯＵＴＤに接続される。ネットワークインタフェースＮＷＩＦは、ネットワークＮＷに接続される。ＣＰＵは、ネットワークＮＷ上の装置に格納されたシミュレーションプログラムを、ネットワークＮＷを介してハードディスク装置ＨＤＤやメモリＭＥＭにダウンロードしてもよい。
【０１２６】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０１２７】
１０…制御部；２０…調整部；３０…処理部；ＡＲＢ…調停部；ＢＵＳ、ＢＵＳｃ…バス；ＨＤＣ…ハードディスクコントローラ；ＨＤＤ…ハードディスク装置；ＩＮＤ…入力装置；ＩＮＩＦ…入力インタフェース；ＭＥＭ…メモリ；ＭＳＴ…マスタ；ＮＥＸＴＣ…時間間隔算出部；ＮＷＩＦ…ネットワークインタフェース；ＯＤＣ…光学ドライブコントローラ；ＯＤＤ…光学ドライブ装置；ＯＵＴＩＦ…出力インタフェース；ＯＵＴＤ…出力装置；ＰＲＨＬＤ…優先権保持部；ＰＷＢ…プリント基板；ＲＭ…記録媒体；ＳＢＵＳ…システムバス；ＳＩＭ１、ＳＩＭ２、ＳＩＭ３、ＳＩＭ４…シミュレーション装置；ＳＬＶ…スレーブ；ＴＨＬＤ…時刻保持部；ｔＮＥＸＴ…時間間隔；ＴＲＣＮＴ…トランザクション制御部；ＴＲＱ…トランザクション要求；ＴＲＳＬＴ…処理結果；ｔＴＲＱ…転送時刻；ｔＴＲＱＰ…発行間隔；ｔＴＲＳＬＴ…転送時刻
【図１】
2014241014.tif 000003
【図２】
2014241014.tif 000004
【図３】
2014241014.tif 000005
【図４】
2014241014.tif 000006
【図５】
2014241014.tif 000007
【図６】
2014241014.tif 000008
【図７】
2014241014.tif 000009
【図８】
2014241014.tif 000010
【図９】
2014241014.tif 000011
【図１０】
2014241014.tif 000012
【図１１】
2014241014.tif 000013
【図１２】
2014241014.tif 000014
【図１３】
2014241014.tif 000015
【図１４】
2014241014.tif 000016
【図１５】
2014241014.tif 000017