(57)【要約】【課題】本発明は、データ転送を適切にかつ高速に行う。【解決手段】画像形成装置１は、コントローラＡＳＩＣ２１が、プロッタ３３からエンジンＡＳＩＣ３１へ出力されるライン同期信号の周期と同様の周期の擬似ライン同期信号を発生して、該擬似ライン同期信号に同期させて、メモリ２５の画像データをエンジンＡＳＩＣ３１に転送し、エンジンＡＳＩＣ３１が、該画像データの受信タイミングとライン同期信号のタイミングとのズレ量を検知して、データ受信タイミングエラー判定値を越えると、データ受信タイミングエラー信号をコントローラＡＳＩＣ２１に出力する。コントローラＡＳＩＣ２１は、該エラー信号を受信すると、擬似ライン同期信号の発生タイミングを補正し、ライン同期信号に同期した転送と同様のタイミングでデータ転送する。【選択図】          図１
2014093007.tif 000002
【特許請求の範囲】
【請求項１】
記憶手段に保管しているデータを所定の単位データ量ずつ転送出力するデータ提供ユニットと、該データ提供ユニットからの前記データを受け取って所定周期の出力タイミング信号に応じて該データを出力するデータ出力ユニットと、が接続されているデータ転送装置であって、
前記データ出力ユニットは、
前記データ提供ユニットから転送されてくる前記データを受信するデータ受信手段と、
前記データ受信手段が受信した前記単位データ量の前記データを前記出力タイミング信号に応じてデータ出力するデータ出力手段と、
前記データ受信手段が前記単位データ量の前記データを受信したデータ受信タイミングと前記出力タイミング信号とのタイミングズレ量を検出して、該タイミングズレ量が所定の許容範囲を越えると、そのズレ方向とともにタイミングズレ発生を通知するエラー信号を前記データ提供ユニットに送信するタイミングズレ監視手段と、
を備え、
前記データ提供ユニットは、
前記出力タイミングの周期と略同じ転送周期の転送タイミング信号を発生する転送タイミング信号発生手段と、
前記転送タイミング信号に同期させて前記記憶手段の前記単位データ量の前記データを前記データ出力ユニットに転送するデータ転送手段と、
前記エラー信号が前記データ出力ユニットから送信されてくると、次に前記転送タイミング信号発生手段が発生する前記転送タイミング信号を、該エラー信号に基づいて前記タイミングズレを補正する方向に所定時間だけずらして発生させる信号タイミング補正手段と、
を備えていることを特徴とするデータ転送装置。
【請求項２】
前記データ出力ユニットは、
前記許容範囲が設定登録される許容範囲記憶手段を、さらに備え、
前記タイミングズレ監視手段は、
前記許容範囲記憶手段の前記許容範囲と前記タイミングズレ量を比較することを特徴とする請求項１記載のデータ転送装置。
【請求項３】
前記データ提供ユニットは、
前記転送タイミング信号の前記転送周期が設定登録される転送周期記憶手段を、さらに備え、
前記転送タイミング信号発生手段は、
前記転送周期記憶手段の前記転送周期に基づいて前記転送タイミング信号を発生することを特徴とする請求項１または請求項２記載のデータ転送装置。
【請求項４】
前記タイミングズレ監視手段は、
前記エラー信号を送信すると、前記タイミングズレ量の検出動作を停止し、
前記信号タイミング補正手段は、
前記転送タイミング信号のタイミングズレの補正を完了すると、補正完了信号を前記データ出力ユニットに送信し、
前記タイミングズレ監視手段は、
前記補正完了信号が送信されてくると、前記タイミングズレ量の検出動作を再開することを特徴とする請求項１から請求項３のいずれかに記載のデータ転送装置。
【請求項５】
前記データ出力ユニットは、
該データ出力ユニットを制御する出力ユニット制御手段手段を備え、
前記データ提供ユニットは、
該データ提供ユニットを制御する提供ユニット制御手段を備え、
前記タイミングズレ監視手段は、
前記出力ユニット制御手段に対して、前記エラー信号を該出力ユニット制御手段への割り込みによって通知し、
前記出力ユニット制御手段は、
前記エラー信号の通知を割り込みによって受け取ると、該エラー信号を前記提供ユニット制御手段に送信し、
前記提供ユニット制御手段は、
前記エラー信号を受信すると、該エラー信号を前記信号タイミング補正手段に出力することを特徴とする請求項１から請求項４のいずれかに記載のデータ転送装置。
【請求項６】
記憶手段に保管している画像データを所定の単位データ量ずつ転送出力するデータ提供ユニットと、該データ提供ユニットからの前記画像データを受け取って所定周期の出力タイミング信号に応じて出力するデータ出力ユニットと、が接続されて画像データの転送を行うデータ転送部を搭載して、該データ出力ユニットで該画像データに対して画像処理を行う画像処理装置であって、
前記データ転送部として、請求項１から請求項５のいずれかに記載のデータ転送装置を搭載することを特徴とする画像処理装置。
【請求項７】
記憶手段に保管している画像データを所定の単位データ量ずつ転送出力するデータ提供ユニットと、該データ提供ユニットからの前記画像データを受け取って所定周期の出力タイミング信号に応じて該データに基づいて画像を記録手段で記録出力するデータ出力ユニットと、が接続されているデータ転送部を搭載する画像形成装置であって、
前記データ転送部として、請求項１から請求項５のいずれかに記載のデータ転送装置を搭載することを特徴とする画像形成装置。
【請求項８】
記憶手段に保管しているデータを所定の単位データ量ずつ転送出力するデータ提供ユニットと、該データ提供ユニットからの前記データを受け取って所定周期の出力タイミング信号に応じて該データを出力するデータ出力ユニットと、が接続されているデータ転送装置で実行されるデータ転送方法であって、
前記データ出力ユニットは、
前記データ提供ユニットから転送されてくる前記データを受信するデータ受信処理ステップと、
前記データ受信処理ステップで受信された前記単位データ量の前記データを前記出力タイミング信号に応じてデータ出力するデータ出力処理ステップと、
前記データ受信処理ステップで前記単位データ量の前記データが受信されたデータ受信タイミングと前記出力タイミング信号とのタイミングズレ量を検出して、該タイミングズレ量が所定の許容範囲を越えると、そのズレ方向とともにタイミングズレ発生を通知するエラー信号を前記データ提供ユニットに送信するタイミングズレ監視処理ステップと、
を有し、
前記データ提供ユニットは、
前記出力タイミングの周期と略同じ転送周期の転送タイミング信号を発生する転送タイミング信号発生処理ステップと、
前記転送タイミング信号に同期させて前記記憶手段の前記単位データ量の前記データを前記データ出力ユニットに転送するデータ転送処理ステップと、
前記エラー信号が前記データ出力ユニットから送信されてくると、次に前記転送タイミング信号発生処理ステップで発生される前記転送タイミング信号を、該エラー信号に基づいて前記タイミングズレを補正する方向に所定時間だけずらして発生させる信号タイミング補正処理ステップと、
を有していることを特徴とするデータ転送方法。
【請求項９】
記憶手段に保管しているデータを所定の単位データ量ずつ転送出力するデータ提供ユニットと、該データ提供ユニットからの前記データを受け取って所定周期の出力タイミング信号に応じて該データを出力するデータ出力ユニットと、が接続されているデータ転送装置の搭載するデータ転送プログラムであって、
制御プロセッサに、
前記データ出力ユニットにおいて、
前記データ提供ユニットから転送されてくる前記データを受信するデータ受信処理と、
前記データ受信処理で受信された前記単位データ量の前記データを前記出力タイミング信号に応じてデータ出力するデータ出力処理と、
前記データ受信処理で前記単位データ量の前記データが受信されたデータ受信タイミングと前記出力タイミング信号とのタイミングズレ量を検出して、該タイミングズレ量が所定の許容範囲を越えると、そのズレ方向とともにタイミングズレ発生を通知するエラー信号を前記データ提供ユニットに送信するタイミングズレ監視処理と、
を実行させ、
前記データ提供ユニットにおいて、
前記出力タイミングの周期と略同じ転送周期の転送タイミング信号を発生する転送タイミング信号発生処理と、
前記転送タイミング信号に同期させて前記記憶手段の前記単位データ量の前記データを前記データ出力ユニットに転送するデータ転送処理と、
前記エラー信号が前記データ出力ユニットから送信されてくると、次に前記転送タイミング信号発生処理で発生される前記転送タイミング信号を、該エラー信号に基づいて前記タイミングズレを補正する方向に所定時間だけずらして発生させる信号タイミング補正処理と、
を実行させることを特徴とするデータ転送プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送装置、画像処理装置、画像形成装置、データ転送方法及びデータ転送プログラムに関し、詳細には、データ転送時間を適切に短縮するデータ転送装置、画像処理装置、画像形成装置、データ転送方法及びデータ転送プログラムに関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、ファクシミリ装置、複合装置等の画像形成装置においては、画像を用紙等の被記録媒体（以下、単に、用紙という。）に記録出力するプロッタ側の画像処理ユニットと、該プロッタ側画像処理ユニットに必要な画像処理を施した画像データを出力するコントローラ側画像処理ユニットと、が汎用性の高い標準規格の高速伝送路（例えば、ＰＣＩ（Peripheral Component Interconnect）等）によって接続されている。
【０００３】
このような画像形成装置は、従来、図１５に示すように、プロッタが、１ページ分の画像データ転送開始要求であるフレーム同期信号FSYNCをプロッタ側画像処理ユニットに発行して、最初の１ライン分の画像データ転送開始要求であるライン同期信号LSYNCをプロッタ側画像処理ユニットに発行すると、プロッタ側画像処理ユニットが、コントローラ側画像処理ユニットにリードリクエストを発行する。コントローラ側画像処理ユニットは、プロッタ側画像処理ユニットからリードリクエストがあると、１ライン分の画像データをメモリから読み出して、プロッタ側画像処理ユニットに転送し、プロッタ側画像処理ユニットは、コントローラ側画像処理ユニットから送られてきた１ライン分の画像データをプロッタに転送する。プロッタは、プロッタ側画像処理ユニットから送られてきた１ライン分の画像データに基づいて画像形成すると、再度、ライン同期信号LSYNCをプロッタ側画像処理ユニットへ出力する。画像形成装置は、ライン毎に、ライン同期信号LSYNCをトリガとしてリードリクエストを発行する上記動作処理を繰り返し行うことで、１ページ分の画像を形成する。
【０００４】
したがって、従来の画像形成装置は、ライン同期信号LSYNCをプロッタ側画像処理ユニットに発行してからプロッタ側画像処理ユニットがコントローラにリードリクエストを発行するまでの遅延時間ｔ１、コントローラにリードリクエストを発行してからコントローラが画像データをメモリから読み出して転送を開始するまでの遅延時間ｔ２及び画像データの転送時間ｔ３の合計が、プロッタがライン同期信号LSYNCを発行してからプロッタに画像データが転送されてくるまでに要する画像データ取得所要時間となる。
【０００５】
このように、画像形成装置においては、プロッタへの画像データの転送が、ライン同期信号LSYNCをトリガとしたリード転送によって行われているため、ライン同期信号LSYNCの発行から実際に画像データが転送されてくるまでの間にレイテンシが存在し、データ転送効率が悪いという問題があった。
【０００６】
その結果、従来の画像形成装置においては、プロッタの速度が速くてライン周期が短い場合及び画像の解像度や階調によって１ラインのデータ量が多い場合等においては、１ライン周期内に画像データのデータ転送を完了させることができず、異常画像が発生する。
【０００７】
この問題に対して、コントローラ側画像処理ユニットとプロッタ側画像処理ユニットとの間のデータ転送をライン同期信号LSYNCの同期による転送ではなく、例えば、１ページ分をまとめてコントローラからプロッタ側画像処理ユニットに転送し、プロッタ側画像処理ユニットで、ライン同期信号LSYNCに同期させてプロッタに画像データを出力する対応策が考えうる。
【０００８】
ところが、この対応策の場合、プロッタ側画像処理ユニットに、１ページ分の画像データを蓄積するバッファメモリを設ける必要があり、回路規模が増大するとともに、コストが高くなるという問題がある。
【０００９】
また、上記問題に対して、プロッタの画像出力性能に対してデータ転送性能が不足していることを何らかの方法で検知し、プロッタ出力性能を緩和させることで、異常画像の発生を防止する対応策が考えうる。
【００１０】
ところが、この対応策の場合、プロッタが本来備えている性能を十分に発揮させることができず、画像形成装置としてのプロッタ出力性能が低下するという問題がある。
【００１１】
そして、従来、複数の機能を搭載し、該複数の機能による要求を送出して共有メモリへアクセスするとともに、ライン同期信号にしたがってデータ転送を行い、転送されたデータをプロッタへ出力する画像形成装置であって、前記ライン同期信号の周期に対して短い周期を持つ疑似ライン同期信号を発生させる疑似ライン同期信号発生手段と、前記疑似ライン同期信号に基づいてデータ転送性能低下を検出するデータ転送性能監視手段と、データ転送性能低下が検出された場合にプロッタ出力性能を緩和する出力性能制御手段と、を備える画像形成装置が提案されている（特許文献１参照）。
【００１２】
すなわち、この従来技術は、ライン同期信号の周期よりも短い周期を有する擬似ライン同期信号に基づいてデータ転送性能低下の有無を検出して、データ転送性能低下をすると、プロッタ出力性能を緩和している。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記公報記載の従来技術にあっては、ライン同期信号の周期よりも短い周期の擬似ライン同期信号に基づいて、データ転送性能低下を検出して、データ転送性能低下に合わせてプロッタ出力性能を緩和することで、異常画像の発生の防止を図っている。その結果、画像形成処理速度も低下するだけでなく、データ転送速度の向上を図ることができないという問題あった。
【００１４】
そこで、本発明は、回路規模を大きくすることなく、データ転送速度を向上させることを目的としている。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、請求項１記載のデータ転送装置は、記憶手段に保管しているデータを所定の単位データ量ずつ転送出力するデータ提供ユニットと、該データ提供ユニットからの前記データを受け取って所定周期の出力タイミング信号に応じて該データを出力するデータ出力ユニットと、が接続されているデータ転送装置であって、前記データ出力ユニットは、前記データ提供ユニットから転送されてくる前記データを受信するデータ受信手段と、前記データ受信手段が受信した前記単位データ量の前記データを前記出力タイミング信号に応じてデータ出力するデータ出力手段と、前記データ受信手段が前記単位データ量の前記データを受信したデータ受信タイミングと前記出力タイミング信号とのタイミングズレ量を検出して、該タイミングズレ量が所定の許容範囲を越えると、そのズレ方向とともにタイミングズレ発生を通知するエラー信号を前記データ提供ユニットに送信するタイミングズレ監視手段と、を備え、前記データ提供ユニットは、前記出力タイミングの周期と略同じ転送周期の転送タイミング信号を発生する転送タイミング信号発生手段と、前記転送タイミング信号に同期させて前記記憶手段の前記単位データ量の前記データを前記データ出力ユニットに転送するデータ転送手段と、前記エラー信号が前記データ出力ユニットから送信されてくると、次に前記転送タイミング信号発生手段が発生する前記転送タイミング信号を、該エラー信号に基づいて前記タイミングズレを補正する方向に所定時間だけずらして発生させる信号タイミング補正手段と、を備えていることを特徴としている。
【発明の効果】
【００１６】
本発明によれば、回路規模を大きくすることなく、データ転送速度を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例を適用した画像形成装置の要部ブロック構成図。
【図２】エンジンＡＳＩＣのブロック構成図。
【図３】コントローラＡＳＩＣのブロック構成図。
【図４】画像データ転送のシーケンス図。
【図５】画像データ転送タイミングを示す図。
【図６】擬似ライン同期信号が実際のライン同期信号よりもその周期が短い場合のタイミング調整処理を含む画像データ転送シーケンス図。
【図７】擬似ライン同期信号の発行タイミングを遅らせる補正を行う場合の画像データ転送タイミングを示す図。
【図８】擬似ライン同期信号が実際のライン同期信号よりもその周期が長い場合のタイミング調整処理を含む画像データ転送シーケンス図。
【図９】擬似ライン同期信号の発行タイミングを早くする補正を行う場合の画像データ転送タイミングを示す図。
【図１０】４チャネルのデータ転送行うエンジンＡＳＩＣのブロック構成図。
【図１１】４チャネルのデータ転送を行うコントローラＡＳＩＣのブロック構成図。
【図１２】タイミング関連信号をＣＰＵ経由で通知するエンジンＡＳＩＣのブロック構成図。
【図１３】タイミング関連信号をＣＰＵ経由で通知するコントローラＡＳＩＣのブロック構成図。
【図１４】擬似ライン同期信号が実際のライン同期信号よりもその周期が短い場合にＣＰＵ経由でタイミング調整処理を行う画像データ転の送シーケンス図。
【図１５】従来の画像形成装置における画像データ転送タイミングを示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１９】
図１〜図１４は、本発明のデータ転送装置、画像処理装置、画像形成装置、データ転送方法及びデータ転送プログラムの一実施例を示す図であり、図１は、本発明のデータ転送装置、画像処理装置、画像形成装置、データ転送方法及びデータ転送プログラムを適用した画像形成装置の一実施例の要部ブロック構成図である。
【００２０】
図１において、画像形成装置１は、コントローラユニット２とエンジンユニット３及び図示しない操作表示部、ネットワークＩ／Ｆ、外部Ｉ／Ｆ等を備えており、複写装置、ファクシミリ装置、プリンタ装置、複合装置等に適応される。
【００２１】
画像形成装置１は、ネットワークＩ／Ｆに、ＬＡＮ（Local Area Network）等のネットワークが接続され、ネットワークＩ／Ｆを介して、ネットワークに接続されているコンピュータ、複合装置等の画像処理装置と通信して、画像データの授受を行う。また、画像形成装置１は、外部Ｉ／Ｆに、スキャナ等が接続され、スキャナ等で取得された画像データが外部Ｉ／Ｆを介して入力される。
【００２２】
コントローラユニット２は、コントローラＡＳＩＣ（Application Specific Integrated Circuit）２１、ハードディスク（ＨＤＤ）２２、チップセット２３、コントローラＣＰＵ（Central Processing Unit ）２４及びメモリ２５等を備え、エンジンユニット３は、エンジンＡＳＩＣ３１、エンジンＣＰＵ３２及びプロッタ３３等を備えている。
【００２３】
画像形成装置１は、コントローラユニット２のコントローラＡＳＩＣ２１とエンジンユニット３のエンジンＡＳＩＣ３１とが、ＰＣＩ（Peripheral Component Interconnect） Express等のバスによって接続されている。
【００２４】
コントローラユニット２は、コントローラＡＳＩＣ２１に、ハードディスク２２とチップセット２３が接続されており、チップセット２３には、さらに、コントローラＣＰＵ２４とメモリ２５に接続されている。
【００２５】
ハードディスク２２は、上記ネットワークＩ／Ｆや外部Ｉ／Ｆを介して外部装置から取得した画像データ、画像形成装置１の基本プログラム及び本発明のデータ転送制御プログラム等のプログラム及び必要なシステムデータ等が、コントローラＣＰＵ２４の制御下で、コントローラＡＳＩＣ２１を介して格納され、また、読み出される。
【００２６】
コントローラＡＳＩＣ（データ提供ユニット）２１は、後述するように、画像データに対して各種画像処理を施してメモリ２５に保管する。また、コントローラＡＳＩＣ２１は、メモリ２５に保管した画像データを、後述するように、所定の擬似ライン同期信号LSYNCa（図４、図５参照）に同期させて、１ラインずつ読み出してエンジンユニット３のエンジンＡＳＩＣ３１に転送する。
【００２７】
チップセット２３は、メモリコントローラや各種Ｉ／Ｆを内蔵しており、コントローラＣＰＵ２４によるメモリ２５、コントローラＡＳＩＣ２１及びハードディスク２２等へのアクセス制御及びコントローラＡＳＩＣ２１によるメモリ２５へのアクセス制御等を行う。
【００２８】
コントローラＣＰＵ（提供ユニット制御手段）２４は、ハードディスク２２内のプログラムに基づいて画像形成装置１の各部を制御して、画像形成装置１としての基本処理を実行させるとともに、本発明のコントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１との間のデータ転送制御方法を実行する。これらコントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１は、全体として、データ転送装置（データ転送部）として機能している。
【００２９】
すなわち、画像形成装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明のデータ転送制御方法を実行するデータ転送制御プログラムを読み込んでハードディスク２２等に導入することで、後述するメモリ２５の画像データのエンジンユニット３への転送速度を、回路規模を大きくすることなく、向上させるデータ転送制御方法を実行する画像形成装置として構築されている。このデータ転送制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００３０】
メモリ（記憶手段）２５は、プロッタ３３における最大サイズ１ページ分の画像データを蓄積する容量を有しており、プロッタ３３での画像形成用の画像データを一時保管する。
【００３１】
エンジンユニット３は、エンジンＡＳＩＣ３１に、エンジンＣＰＵ３２及びプロッタ３３が接続されており、エンジンＡＳＩＣ３１は、コントローラユニット２のコントローラＡＳＩＣ２１から画像データ及び制御信号を受け取る。
【００３２】
エンジンＣＰＵ（出力制御手段）３２は、ハードディスク２２のプログラムに基づいて、エンジンＡＳＩＣ３１及びプロッタ３３の動作制御を行い、エンジンＡＳＩＣ３１における画像処理とプロッタ３３による用紙への画像形成を制御する。特に、エンジンＣＰＵ３２は、ハードディスク２２等に格納されている本発明のデータ転送制御プログラムに基づいて、コントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１との間のデータ転送制御方法を実行する。
【００３３】
エンジンＡＳＩＣ（データ出力ユニット）３１は、後述するように、コントローラユニット２のコントローラＡＳＩＣ２１から画像データを取得して、必要な画像処理を施して、プロッタ３３に用紙へ画像を形成させる。
【００３４】
プロッタ３３は、例えば、電子写真式、インク噴射方式等の画像形成方式の記録装置が使用されており、受信した画像データやスキャナで読み取った画像データをエンジンＡＳＩＣ３１から受け取って、画像を用紙に記録出力する。
【００３５】
プロッタ３３は、１ページ分の画像形成を行う際に、まず、フレーム同期信号FSYNCをエンジンＡＳＩＣ３１に発行し、その後、ライン同期信号LSYNC（図４、図５等参照）をエンジンＡＳＩＣ３１へ発行する。プロッタ３３は、ライン同期信号LSYNCに応じて、エンジンＡＳＩＣ３１から、所定のデータ量（例えば、１ライン、以下の説明では、説明を明確にするために、１ラインとする。）分の画像データを受け取って、該ライン毎に用紙に画像を形成し、１ラインの画像形成を完了すると、ライン同期信号LSYNCをエンジンＡＳＩＣ３１に発行するという処理を、繰り返し行なって、１ページ分の画像形成を行う。
【００３６】
そして、エンジンＡＳＩＣ（データ出力ユニット）３１は、図２に示すように、コントローラＩ／Ｆ制御部４１、ＭtoＰ（Memory ｔｏ Plotter）バッファ４２、ＭtoＰ画像処理部４３、プロッタ制御部４４、データ受信タイミング監視部４５、レジスタ４６、コミニュケーションバッファ４７及びＣＰＵＩ／Ｆ制御部４８等を備えており、プロッタ３３からフレーム同期信号FSYNCとライン同期信号LSYNCを受け取って、画像データを１ラインずつプロッタ３３に出力する。
【００３７】
コントローラＩ／Ｆ制御部（データ受信手段）４１は、コントローラユニット２のコントローラＡＳＩＣ２１から各種パラメータ及び画像データを受け取る。コントローラＩ／Ｆ制御部４１は、受け取った各種パラメータを図示しないレジスタに設定するとともに、その後に受信した画像データを、ＭtoＰバッファ４２へ転送する。
【００３８】
ＭtoＰバッファ４２は、所定容量のバッファメモリであり、所定データ量の画像データを一時保管して、ＭtoＰ画像処理部４３に渡す。
【００３９】
ＭtoＰ画像処理部４３は、ＭtoＰバッファ４２から渡された画像データに、プロッタ３３で画像形成するのに必要な各種画像処理を施して、プロッタ制御部４４に出力する。
【００４０】
プロッタ制御部（データ出力手段）４４は、プロッタ３３からフレーム同期信号FSYNC及びライン同期信号LSYNCが入力される。プロッタ制御部４４は、プロッタ３３からフレーム同期信号FSYNCを受け取ってから次のフレーム同期信号FSYNCを受け取るまでの間に、プロッタ３３からライン同期信号LSYNCを受け取る毎に、１ライン分の画像データを、プロッタ３３に出力する。
【００４１】
エンジンＡＳＩＣ３１は、プロッタ３３からのライン同期信号LSYNCをデータ受信タイミング監視部４５に入力させる信号線が設けられている。
【００４２】
データ受信タイミング監視部（テイミングズレ監視手段）４５は、上記ライン同期信号LSYNCが入力され、また、コントローラＩ／Ｆ制御部４１からＭtoＰバッファ４２への画像データの転送タイミングを取得するとともに、レジスタ４６からデータ受信タイミングエラー判定値（許容範囲）を取得する。
【００４３】
すなわち、レジスタ（許容範囲記憶手段）４６は、予めデータ受信タイミングエラー判定値が格納されている。このデータ受信タイミングエラー判定値は、プロッタ３３のプロッタ性能と相関関係のあるライン同期信号LSYNCの信号タイミングに対して、コントローラＩ／Ｆ制御部４１からＭtoＰバッファ４２への画像データの転送タイミングが、プロッタ３３での画像形成を適切に実行することのできるタイミング内であるか否かを判定するための判定値である。すなわち、データ受信タイミングエラー判定値は、コントローラＩ／Ｆ制御部４１を介してコントローラユニット２から取得する画像データの転送タイミングが、プロッタ３３のプロッタ性能と相関関係のあるライン同期信号LSYNCの信号タイミングに対して、プロッタ３３での画像形成を適切に実行することのできるタイミング内であるか否かを判定するための判定値（許容範囲）が予め設定されている。
【００４４】
データ受信タイミング監視部４５は、具体的には、ライン同期信号LSYNCから画像データ転送開始までの時間間隔（以下、適宜、単に、転送開始時間間隔という。）と、画像データ転送終了から次のライン同期信号LSYNCまでの時間（以下、適宜、単に、同期信号時間間隔という。）と、を監視して、これらの時間間隔を、データ受信タイミングエラー判定値と比較する。
【００４５】
データ受信タイミング監視部４５は、転送開始時間間隔がデータ受信タイミングエラー判定値よりも短いと、データ受信タイミングUnderエラーと判定し、コントローラＩ／Ｆ制御部４１へのデータ受信タイミングUnderエラー信号（エラー信号）をアサートする。また、データ受信タイミング監視部４５は、同期信号時間間隔がデータ受信タイミングエラー判定値よりも長いと、データ受信タイミングOverエラーと判定し、コントローラＩ／Ｆ制御部４１へのデータ受信タイミングOverエラー信号（エラー信号）をアサートする。
【００４６】
コントローラＩ／Ｆ制御部４１は、データ受信タイミングエラー信号（データ受信タイミングUnderエラー信号、データ受信タイミングOverエラー信号）を受信すると、コントローラＡＳＩＣ２１への該データ受信タイミングエラー信号をアサートする。
【００４７】
コントローラＩ／Ｆ制御部４１は、コントローラＡＳＩＣ２１から後述するデータ受信タイミングエラークリア信号（補正完了信号）を受信すると、該データ受信タイミングエラークリア信号をデータ受信タイミング監視部４５に出力し、データ受信タイミング監視部４５は、データ受信タイミングエラークリア信号を受信すると、データ受信タイミングエラー信号をネゲートする。
【００４８】
コントローラＩ／Ｆ制御部４１は、データ受信タイミング監視部４５からのデータ受信タイミングエラー信号がネゲートされると、コントローラＡＳＩＣ２１への該データ受信タイミングエラー信号をネゲートする。
【００４９】
コントローラＩ／Ｆ制御部４１には、コミニュケーションバッファ４７を介してＣＰＵＩ／Ｆ制御部４８が接続されており、ＣＰＵＩ／Ｆ制御部４８には、エンジンＣＰＵ３２が接続されている。
【００５０】
エンジンＡＳＩＣ３１は、このＣＰＵＩ／Ｆ制御部４８に接続されているエンジンＣＰＵ３２に必要な情報を渡すとともに、エンジンＣＰＵ３２からの制御信号に基づいて動作する。
【００５１】
上記コントローラＡＳＩＣ２１は、図３に示すように、システムＩ／Ｆ制御部５１、レジスタ制御部５２、メモリアービタ５３、画像処理ＷＤＭＡＣ（Write Direct Memory Access Controller）５４、画像処理ＲＤＭＡＣ（Read Direct Memory Access Controller）５５、コントローラ画像処理部５６、画像処理バッファ５７、画像出力ＲＤＭＡＣ５８、画像出力バッファ５９、画像出力部６０、擬似ライン同期信号生成部６１、レジスタ６２及びエンジンＩ／Ｆ制御部６３等を備えている。
【００５２】
システムＩ／Ｆ制御部５１は、ハードディスク２２及びチップセット２３に接続されているとともに、レジスタ制御部５２を介して各モジュール及びエンジンＩ／Ｆ制御部６３に接続されている。
【００５３】
レジスタ制御部５２は、コントローラＣＰＵ２４からのレジスタ値を、コントローラＡＳＩＣ２１内の各レジスタに設定する。
【００５４】
メモリアービタ５３は、画像処理ＷＤＭＡＣ５４、画像処理ＲＤＭＡＣ５５及び画像出力ＲＤＭＡＣ５８によるシステムＩ／Ｆ制御部５１を介したメモリ２５やハードディスク２２へのアクセス制御を行う。
【００５５】
画像処理ＲＤＭＡＣ５５は、メモリアービタ５３を介してハードディスク２２等から画像データを読み込んで、コントローラ画像処理部５６に渡す。
【００５６】
コントローラ画像処理部５６は、画像処理バッファ５７を利用して、各種画像処理を実行し、画像処理バッファ５７は、コントローラ画像処理部５６による画像処理のバッファとして利用される。
【００５７】
画像処理ＷＤＭＡＣ５４は、コントローラ画像処理部５６で画像処理された画像データをメモリアービタ５３及びシステムＩ／Ｆ制御部５１を介してメモリ２５に書き込む。
【００５８】
画像出力ＲＤＭＡＣ５８は、メモリアービタ５３及びシステムＩ／Ｆ制御部５１を介してメモリ２５から画像データをライン単位で読み出して、画像出力バッファ５９に一旦保管させる。
【００５９】
画像出力バッファ５９は、所定容量を有し、画像出力ＲＤＭＡＣ５８からの画像データを一時保管して、保管している画像データを画像出力部６０によって読み出される。
【００６０】
画像出力部（データ転送手段）６０は、擬似ライン同期信号生成部６１から入力される擬似ライン同期信号LSYNCaに同期してライン毎に画像出力バッファ５９の画像データを読み出して、エンジンＩ／Ｆ制御部６３に出力する。
【００６１】
エンジンＩ／Ｆ制御部６３は、画像出力部６０から送られてくる１ライン分の画像データを、エンジンＡＳＩＣ３１のコントローラＩ／Ｆ制御部４１へ転送する。
【００６２】
擬似ライン同期信号生成部（転送タイミング信号発生手段）６１は、レジスタ６２から擬似ライン同期信号周期データを取得し、取得したライン同期信号周期データに応じた擬似ライン同期信号（データタイミング信号）LSYNCaを画像出力部６０に出力する。
【００６３】
レジスタ（転送周期記憶手段）６２は、予めプロッタ３３の出力するライン同期信号LSYNCに対応する周期の擬似ライン同期信号周期データ（転送タイミング信号の転送周期）が格納されており、この擬似ライン同期信号周期データを擬似ライン同期信号生成部６１へ出力する。
【００６４】
擬似ライン同期信号生成部６１は、上記エンジンＡＳＩＣ３１のデータ受信タイミング監視部４５から、コントローラＩ／Ｆ制御部４１及びエンジンＩ／Ｆ制御部６３を介して、データ受信タイミングエラー信号が入力される。
【００６５】
擬似ライン同期信号生成部６１は、データ受信タイミングエラー信号が入力されると、そのデータ受信タイミングエラー信号が、データ受信タイミングUnderエラー信号のときには、次に画像出力部６０へ発行する擬似ライン同期信号LSYNCaの出力タイミングを、予め設定されている所定タイミングだけ遅らせる。
【００６６】
また、擬似ライン同期信号生成部６１は、入力されたデータ受信タイミングエラー信号が、データ受信タイミングOverエラー信号のときには、次に画像出力部６０へ発行する擬似ライン同期信号LSYNCaの出力タイミングを、予め設定されている所定タイミングだけ早める。
【００６７】
そして、擬似ライン同期信号生成部６１は、データ受信タイミングエラー信号に基づいて、擬似ライン同期信号LSYNCaの出力タイミングを調整すると、エンジンＩ／Ｆ制御部６３及びコントローラＩ／Ｆ制御部４１を介してデータ受信タイミング監視部４５にデータ受信タイミングエラークリア信号（補正完了信号）を送信する。
【００６８】
すなわち、コントローラＡＳＩＣ２１は、エンジンユニット３からライン同期信号LSYNCが送られてこず、コントローラＡＳＩＣ２１内部の擬似ライン同期信号生成部６１が発行するライン同期信号LSYNCの周期と略同じ周期の擬似ライン同期信号LSYNCaに基づいて、画像出力部６０が画像データをエンジンユニット３に転送する。
【００６９】
次に、本実施例の作用について説明する。本実施例の画像形成装置１は、回路規模を大きくすることなく、画像形成処理速度を向上させる。
【００７０】
すなわち、画像形成装置１は、コントローラユニット２のコントローラＡＳＩＣ２１が、プロッタ３３からライン同期信号LSYNCが送られてこない状態で、コントローラＡＳＩＣ２１内部の擬似ライン同期信号生成部６１の発行するライン同期信号LSYNCの周期と略同じ周期の擬似ライン同期信号LSYNCaに基づいて、画像データをエンジンユニット３に転送する。
【００７１】
画像形成装置１は、ハードディスク２２の画像データを、必要な画像処理を施した後、メモリ２５に保管させ、メモリ２５内の画像データを、エンジンユニット３のプロッタ３３に転送して画像形成する。画像形成装置１は、この画像形成動作において、図４に示すように、画像データの転送処理を行う。
【００７２】
すなわち、画像形成装置１は、画像形成タイミングになると、図４に示すように、コントローラＣＰＵ２４が、コントローラＡＳＩＣ２１に対して、画像データをＭtoＰ（メモリtoプロッタ）転送するのに必要なパラメータ（ＭtoＰ転送パラメータ）を、エンジンＣＰＵ３２に設定し（Ｓ１）、エンジンＣＰＵ３２が該ＭtoＰ転送パラメータを、エンジンＡＳＩＣ３１に設定する（Ｓ２）。コントローラＣＰＵ２４は、コントローラＡＳＩＣ２１のレジスタ６２に擬似ライン同期信号周期データを設定し（Ｓ３）、エンジンＣＰＵ３２は、レジスタ４６にデータ受信タイミングエラー判定値を設定する（Ｓ４）。
【００７３】
エンジンＣＰＵ３２は、必要なパラメータや設定値の設定を完了すると、ＭtoＰ転送スタートのトリガをエンジンＡＳＩＣ３１に出力する（Ｓ５）。コントローラＡＳＩＣ２１は、レジスタ６２に擬似ライン同期信号周期データが設定されて、所定時間経過すると、エンジンＡＳＩＣ３１のＭtoＰバッファ４２のバッファ分だけ画像データを先読みするために、擬似ライン同期信号生成部６１が画像出力部６０に、擬似ライン同期信号LSYNCaを発行する（Ｓ６）。この時点で、コントローラＡＳＩＣ２１は、画像出力ＲＤＭＡＣ５８によってメモリアービタ５３、システムＩ／Ｆ制御部５１を介してメモリ２５から所定量の画像データを読み出して画像出力バッファ５９に格納されている。
【００７４】
画像出力部６０は、擬似ライン同期信号LSYNCaが入力されると、画像出力バッファ５９の先読み分の画像データを、エンジンＩ／Ｆ制御部６３を介してエンジンＡＳＩＣ３１に転送する（Ｓ７）。
【００７５】
エンジンＡＳＩＣ３１は、コントローラＡＳＩＣ２１から転送されてきた先読み分の画像データを、コントローラＩ／Ｆ制御部４１が受け取ってＭtoＰバッファ４２に保管する。
【００７６】
その後、エンジンユニット３は、プロッタ３３が、エンジンＡＳＩＣ３１にフレーム同期信号FSYNCを発行し（Ｓ８）、続いて、ライン同期信号LSYNCを発行する（Ｓ９）。
【００７７】
一方、コントローラＡＳＩＣ２１は、擬似ライン同期信号生成部６１が、プロッタ３３の発行するライン同期信号LSYNCに依存することなく、レジスタ６２の擬似ライン同期信号周期データに基づいて、擬似ライン同期信号LSYNCaを画像出力部６０に発行し（Ｓ１０）、画像出力部６０が該擬似ライン同期信号LSYNCaに同期して、１ライン分の画像データを画像出力バッファ５９から読み出して、エンジンＩ／Ｆ制御部６３を介してエンジンＡＳＩＣ３１に転送する（Ｓ１１）。
【００７８】
エンジンＡＳＩＣ３１は、コントローラＡＳＩＣ２１から転送されてきた画像データをＭtoＰバッファ４２に一旦保管した後、ＭtoＰ画像処理部４３が必要な画像処理を施して、プロッタ制御部４４に渡し、プロッタ制御部４４がプロッタ３３転送する。
【００７９】
画像形成装置１は、コントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１との間で、上記Ｓ９からＳ１１までの転送処理を繰り返し行なって、１ページ分の画像データの転送が完了すると、画像データ転送処理を終了する。
【００８０】
すなわち、本実施例の画像形成装置１は、その画像データ転送タイミングが、図５に示すように、プロッタ３３の発行するライン同期信号LSYNCに依存することなく、コントローラＡＳＩＣ２１が、内部の擬似ライン同期信号生成部６１の発行する擬似ライン同期信号LSYNCaに同期して画像データをエンジンＡＳＩＣ３１に転送する。
【００８１】
したがって、本実施例の画像形成装置１は、ライン同期信号LSYNCをプロッタ３３が発行してからコントローラＡＳＩＣ２１で擬似ライン同期信号LSYNCaが発行されて画像データの送信が開始されるまでの遅延時間ｔ４及び画像データの転送時間ｔ３の合計が、プロッタ３３がライン同期信号LSYNCを発行してからプロッタ３３に画像データが転送されてくるまでに要する画像データ取得所要時間となる。
【００８２】
すなわち、図１５に示した従来方式によるデータ転送と比較して、コントローラＡＳＩＣ２１からエンジンＡＳＩＣ３１へのデータ転送を、ライン毎にエンジンＡＳＩＣ３１から要求する必要がなくなり、このデータ要求からデータ出力までにかかる時間分の転送時間を削減することができる。
【００８３】
その結果、エンジンユニット３に大容量のメモリを設けることなく、画像データ取得所要時間を、図１５に示した従来技術の方式の場合よりも短縮することができ、安価に画像形成処理速度を向上させることができる。
【００８４】
ところが、本実施例の画像形成装置１は、コントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１との間及びエンジンＡＳＩＣ３１とプロッタ３３との間の転送タイミングが、非同期となっている。すなわち、コントローラＡＳＩＣ２１の擬似ライン同期信号生成部６１は、プロッタ３３の発行するライン同期信号LSYNCと略同じ周期に設定された擬似ライン同期信号周期に基づいて、擬似ライン同期信号LSYNCaを発行するが、毎回発行される擬似ライン同期信号LSYNCaの発行タイミングは、プロッタ３３が発行するライン同期信号LSYNCとは依存関係がない。例えば、プロッタ３３が電子写真方式のプロッタであった場合、プロッタ３３のライン同期信号LSYNCをポリゴンの回転とは依存関係のない、独立した擬似ライン同期信号生成部６１によって擬似ライン同期信号LSYNCaが発行される。
【００８５】
したがって、画像形成装置１は、擬似ライン同期信号LSYNCaの周期とプロッタ３３が発行する実際のライン同期信号LSYNCの周期との間にわずかにズレが存在することがある。画像形成装置１は、この周期のズレが存在する状態で、１ライン分の画像データの転送を繰り返し行うと、周期のズレが蓄積して、プロッタ３３における画像品質に影響する程度に、コントローラＡＳＩＣ２１からのデータ転送タイミングが、実際のライン同期信号LSYNCに対して、早くなったり、遅くなったりする。
【００８６】
この場合、例えば、画像形成装置１は、コントローラＡＳＩＣ２１からのデータ転送タイミングが実際のライン同期信号LSYNCに対して早すぎると、ＭtoＰバッファ４２からプロッタ３３へ１ライン前の画像データの出力が完了する前に次ラインの画像データがＭtoＰバッファ４２へ転送されることになる。その結果、ＭtoＰバッファ４２では、１ライン前の画像データが次ラインの画像データによって上書きされ、異常画像が発生することになる。
【００８７】
逆に、画像形成装置１は、コントローラＡＳＩＣ２１からのデータ転送タイミングが実際のライン同期信号LSYNCに対して遅すぎると、ＭtoＰバッファ４２では、１ライン前の画像データのプロッタ３３への転送が完了して、次ラインの画像データが格納される前にプロッタ３３へのデータ出力が開始されることとる。その結果、異常画像が発生することになる。
【００８８】
そこで、本実施例の画像形成装置１は、エンジンＡＳＩＣ３１のデータ受信タイミング監視部４５がプロッタ３３からの実際のライン同期信号LSYNCに対するコントローラＡＳＩＣ２１からの画像データの転送タイミングのズレを監視し、このズレが予めレジスタ４６に設定されているデータ受信タイミングエラー判定値よりも大きくまたは小さくなると、データ受信タイミングエラー信号をコントローラＡＳＩＣ２１に出力して、ズレを補正させる。
【００８９】
まず、コントローラＡＳＩＣ２１からのデータ転送タイミングが実際のライン同期信号LSYNCに対して早すぎる場合、すなわち、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも短い場合について、図６及び図７に基づいて説明する。なお、図６において、図４と同様の処理については、同じ処理ナンバーを付与してその説明を簡略化する。
【００９０】
画像形成装置１は、図６において、画像形成タイミングになると、図４の場合と同様に、コントローラＣＰＵ２４が、ＭtoＰ転送パラメータを、エンジンＣＰＵ３２に設定し（Ｓ１）、エンジンＣＰＵ３２が該ＭtoＰ転送パラメータを、エンジンＡＳＩＣ３１に設定する（Ｓ２）。コントローラＣＰＵ２４は、コントローラＡＳＩＣ２１のレジスタ６２に擬似ライン同期信号周期データを設定し（Ｓ３）、エンジンＣＰＵ３２は、レジスタ４６にデータ受信タイミングエラー判定値を設定する（Ｓ４）。
【００９１】
エンジンＣＰＵ３２は、次に、ＭtoＰ転送スタートのトリガをエンジンＡＳＩＣ３１に出力し（Ｓ５）、コントローラＡＳＩＣ２１は、エンジンＡＳＩＣ３１のＭtoＰバッファ４２のバッファ分だけ画像データを先読みするために、擬似ライン同期信号生成部６１が画像出力部６０に、擬似ライン同期信号LSYNCaを発行する（Ｓ６）。
【００９２】
画像出力部６０は、擬似ライン同期信号LSYNCaが入力されると、画像出力バッファ５９の先読み分の画像データを、エンジンＩ／Ｆ制御部６３を介してエンジンＡＳＩＣ３１に転送する（Ｓ７）。
【００９３】
エンジンＡＳＩＣ３１は、コントローラＡＳＩＣ２１から転送されてきた先読み分の画像データを、コントローラＩ／Ｆ制御部４１が受け取ってＭtoＰバッファ４２に保管する。
【００９４】
その後、エンジンユニット３は、プロッタ３３が、エンジンＡＳＩＣ３１にフレーム同期信号FSYNCを発行し（Ｓ８）、続いて、ライン同期信号LSYNCを発行する（Ｓ９）。
【００９５】
一方、コントローラＡＳＩＣ２１は、擬似ライン同期信号生成部６１が、プロッタ３３の発行するライン同期信号LSYNCに依存することなく、レジスタ６２の擬似ライン同期信号周期データに基づいて、擬似ライン同期信号LSYNCaを画像出力部６０に発行する（Ｓ１０）。画像出力部６０は、該擬似ライン同期信号LSYNCaに同期して、１ライン分の画像データを画像出力バッファ５９から読み出して、エンジンＩ／Ｆ制御部６３を介してエンジンＡＳＩＣ３１に転送する（Ｓ１１）。
【００９６】
エンジンＡＳＩＣ３１は、コントローラＡＳＩＣ２１から転送されてきた画像データをＭtoＰバッファ４２に一旦保管した後、ＭtoＰ画像処理部４３が必要な画像処理を施して、プロッタ制御部４４に渡し、プロッタ制御部４４がプロッタ３３転送する。
【００９７】
画像形成装置１は、コントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１との間で、上記Ｓ９からＳ１１までの転送処理を繰り返し行なって、１ページ分の画像データの転送を行うが、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも短い（早い）と、上記ライン毎の画像データ転送を行なっているうちに、図６に示すように、擬似ライン同期信号LSYNCaと実際のライン同期信号LSYNCとのタイミングのズレ量がレジスタ４６に設定されているデータ受信タイミングエラー判定値よりも小さくなる。
【００９８】
エンジンＡＳＩＣ３１のデータ受信タイミング監視部４５は、上記画像データの転送タイミングと実際のライン同期信号LSYNCとのタイミングのズレ量を監視する。データ受信タイミング監視部４５は、このズレ量がデータ受信タイミングエラー判定値よりも小さくなったことを検知すると（Ｓ２１）、次のライン画像データの転送前に、データ受信タイミングUnderエラー信号を、コントローラＡＳＩＣ２１へ送信する（Ｓ２２）。
【００９９】
コントローラＡＳＩＣ２１の擬似ライン同期信号生成部６１は、エンジンＡＳＩＣ３１からデータ受信タイミングUnderエラー信号を受信すると、次の擬似ライン同期信号LSYNCaの画像出力部６０への発行タイミングを所定時間遅くするタイミング補正を行なって擬似ライン同期信号LSYNCaを発行する（Ｓ２３、Ｓ１０）。
【０１００】
すなわち、本実施例の画像形成装置１は、図７に示すように、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも短く、１ライン毎の画像データの転送処理を行なっている間に、コントローラＡＳＩＣ２１からの画像転送タイミングと実際のライン同期信号LSYNCとのズレ量がデータ受信タイミングエラー判定値よりも小さくなると、エンジンＡＳＩＣ３１のデータ受信タイミング監視部４５がデータ受信タイミングUnderエラー信号をアサートする。
【０１０１】
コントローラＡＳＩＣ２１の擬似ライン同期信号生成部６１は、図７に矢印で示すように、データ受信タイミングUnderエラー信号がアサートされると、次の擬似ライン同期信号LSYNCaの出力タイミングを、遅らせる補正を行う。
【０１０２】
そして、擬似ライン同期信号生成部６１は、データ受信タイミングエラー信号に基づいて、擬似ライン同期信号LSYNCaの出力タイミングを調整すると、エンジンＩ／Ｆ制御部６３及びコントローラＩ／Ｆ制御部４１を介してデータ受信タイミング監視部４５にデータ受信タイミングエラークリア信号を送信する。
【０１０３】
データ受信タイミング監視部４５は、データ受信タイミングエラークリア信号を受信すると、図７に示すように、データ受信タイミングUnderエラー信号をネゲートする。
【０１０４】
したがって、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも短い場合にも、擬似ライン同期信号LSYNCaの発行タイミングを適切に調整する。その結果、エンジンユニット３に大容量のメモリを設けることなく、画像データ取得所要時間を、図１５に示した従来技術の方式の場合よりも、短縮することができ、安価に画像形成処理速度を向上させることができる。
【０１０５】
次に、コントローラＡＳＩＣ２１からのデータ転送タイミングが実際のライン同期信号LSYNCに対して遅すぎる場合、すなわち、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも長い場合について、図８及び図９に基づいて説明する。なお、図８において、図４と同様の処理については、同じ処理ナンバーを付与してその説明を簡略化する。
【０１０６】
画像形成装置１は、図８において、画像形成タイミングになると、図４の場合と同様に、コントローラＣＰＵ２４が、ＭtoＰ転送パラメータを、エンジンＣＰＵ３２に設定する（Ｓ１）。エンジンＣＰＵ３２は、該ＭtoＰ転送パラメータを、エンジンＡＳＩＣ３１に設定する（Ｓ２）。コントローラＣＰＵ２４は、コントローラＡＳＩＣ２１のレジスタ６２に擬似ライン同期信号周期データを設定し（Ｓ３）、エンジンＣＰＵ３２は、レジスタ４６にデータ受信タイミングエラー判定値を設定する（Ｓ４）。
【０１０７】
エンジンＣＰＵ３２は、次に、ＭtoＰ転送スタートのトリガをエンジンＡＳＩＣ３１に出力し（Ｓ５）、コントローラＡＳＩＣ２１は、エンジンＡＳＩＣ３１のＭtoＰバッファ４２のバッファ分だけ画像データを先読みするために、擬似ライン同期信号生成部６１が画像出力部６０に、擬似ライン同期信号LSYNCaを発行する（Ｓ６）。
【０１０８】
画像出力部６０は、擬似ライン同期信号LSYNCaが入力されると、画像出力バッファ５９の先読み分の画像データを、エンジンＩ／Ｆ制御部６３を介してエンジンＡＳＩＣ３１に転送する（Ｓ７）。
【０１０９】
エンジンＡＳＩＣ３１は、コントローラＡＳＩＣ２１から転送されてきた先読み分の画像データを、コントローラＩ／Ｆ制御部４１が受け取ってＭtoＰバッファ４２に保管する。
【０１１０】
その後、エンジンユニット３は、プロッタ３３が、エンジンＡＳＩＣ３１にフレーム同期信号FSYNCを発行し（Ｓ８）、続いて、ライン同期信号LSYNCを発行する（Ｓ９）。
【０１１１】
一方、コントローラＡＳＩＣ２１は、擬似ライン同期信号生成部６１が、プロッタ３３の発行するライン同期信号LSYNCに依存することなく、レジスタ６２の擬似ライン同期信号周期データに基づいて、擬似ライン同期信号LSYNCaを画像出力部６０に発行し（Ｓ１０）、画像出力部６０が該擬似ライン同期信号LSYNCaに同期して、１ライン分の画像データを画像出力バッファ５９から読み出して、エンジンＩ／Ｆ制御部６３を介してエンジンＡＳＩＣ３１に転送する（Ｓ１１）。
【０１１２】
エンジンＡＳＩＣ３１は、コントローラＡＳＩＣ２１から転送されてきた画像データをＭtoＰバッファ４２に一旦保管した後、ＭtoＰ画像処理部４３が必要な画像処理を施して、プロッタ制御部４４に渡し、プロッタ制御部４４がプロッタ３３転送する。
【０１１３】
画像形成装置１は、コントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１との間で、上記Ｓ９からＳ１１までの転送処理を繰り返し行なって、１ページ分の画像データの転送を行うが、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも長い（遅い）と、上記ライン毎の画像データ転送を行なっているうちに、図８に示すように、擬似ライン同期信号LSYNCaと実際のライン同期信号LSYNCとのタイミングのズレ量がレジスタ４６に設定されているデータ受信タイミングエラー判定値よりも大きくなる。
【０１１４】
エンジンＡＳＩＣ３１のデータ受信タイミング監視部４５は、上記擬似ライン同期信号LSYNCaと実際のライン同期信号LSYNCとのタイミングのズレを監視して、このズレ量がデータ受信タイミングエラー判定値よりも大きくなったことを検知すると（Ｓ３１）、次のライン画像データの転送前に、データ受信タイミングOverエラー信号を、コントローラＡＳＩＣ２１へ送信する（Ｓ３２）。
【０１１５】
コントローラＡＳＩＣ２１の擬似ライン同期信号生成部６１は、エンジンＡＳＩＣ３１からデータ受信タイミングOverエラー信号を受信すると、次の擬似ライン同期信号LSYNCaの画像出力部６０への発行タイミングを所定時間早くするタイミング補正を行なって擬似ライン同期信号LSYNCaを発行する（Ｓ３３、Ｓ１０）。
【０１１６】
すなわち、本実施例の画像形成装置１は、図９に示すように、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも長く、１ライン毎の画像データの転送処理を行なっている間に、コントローラＡＳＩＣ２１からの画像転送タイミングと実際のライン同期信号LSYNCとのズレ量がデータ受信タイミングエラー判定値よりも大きくなると、エンジンＡＳＩＣ３１のデータ受信タイミング監視部４５がデータ受信タイミングOverエラー信号をアサートする。
【０１１７】
コントローラＡＳＩＣ２１の擬似ライン同期信号生成部６１は、図９に矢印で示すように、データ受信タイミングOverエラー信号がアサートされると、次の擬似ライン同期信号LSYNCaの出力タイミングを、早める補正を行う。
【０１１８】
そして、擬似ライン同期信号生成部６１は、データ受信タイミングOverエラー信号に基づいて、擬似ライン同期信号LSYNCaの出力タイミングを調整すると、エンジンＩ／Ｆ制御部６３及びコントローラＩ／Ｆ制御部４１を介してデータ受信タイミング監視部４５にデータ受信タイミングエラークリア信号を送信する。
【０１１９】
データ受信タイミング監視部４５は、データ受信タイミングエラークリア信号を受信すると、図９に示すように、データ受信タイミングOverエラー信号をネゲートする。
【０１２０】
したがって、画像形成装置１は、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも長い場合にも、擬似ライン同期信号LSYNCaの発行タイミングを適切に調整する。その結果、画像形成装置１は、エンジンユニット３に大容量のメモリを設けることなく、画像データ取得所要時間を、図１５に示した従来技術の方式の場合よりも、短縮することができ、安価に画像形成処理速度を向上させることができる。
【０１２１】
なお、上記説明においては、画像形成装置１が、データ転送チャネルを１つのみ備えている場合、例えば、白黒画像データを転送する場合について説明したが、複数のデータ転送チャネル、例えば、図１０及び図１１に示すように、４チャネルでカラー画像データを転送する場合にも、同様に適用することができる。
【０１２２】
すなわち、画像形成装置１は、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の４色の画像データを、４チャネルのデータ転送経路で、コントローラＡＳＩＣからエンジンＡＳＩＣに転送する場合、図１０に示すようなエンジンＡＳＩＣ１００と図１１に示すようなコントローラＡＳＩＣ１１０を備えることになる。
【０１２３】
エンジンＡＳＩＣ（データ出力ユニット）１００は、図１０に示すように、上記エンジンＡＳＩＣ３１と同様であるが、４チャネル分の処理を行うコントローラＩ／Ｆ制御部４１、コミニュケーションバッファ４７、ＣＰＵＩ／Ｆ制御部４８を備えているとともに、４チャネル分のデータ転送・監視部１０１ａ〜１０１ｄを備えている。
【０１２４】
各データ転送・監視部１０１ａ〜１０１ｄは、上記エンジンＡＳＩＣ３１と同様のＭtoＰバッファ４２、ＭtoＰ画像処理部４３、プロッタＩ／Ｆ制御部４４、データ受信タイミング監視部４５及びレジスタ４６を備えており、各チャネルに対応する画像データの転送とデータ受信タイミングの監視を行う。
【０１２５】
また、コントローラＡＳＩＣ（データ提供ユニット）１１０は、図１１に示すように、上記コントローラＡＳＩＣ２１と同様であるが、４チャネル分の処理を行うシステムＩ／Ｆ制御部５１、レジスタ制御部５２、メモリアービタ５３、画像処理ＷＤＭＡＣ５４、画像処理ＲＤＭＡＣ５５、コントローラ画像処理部５６、画像処理バッファ５７及びエンジンＩ／Ｆ制御部６３を備えているとともに、４チャネル分のデータ転送・調整部１１０ａ〜１１０ｄを備えている。
【０１２６】
各データ転送・調整部１１０ａ〜１１０ｄは、上記コントローラＡＳＩＣ２１と同様の画像出力ＲＤＭＡＣ５８、画像出力バッファ５９、画像出力部６０、擬似ライン同期信号生成部６１及びレジスタ６２を備えており、各チャネルに対応する画像データの転送と転送タイミングの調整を行う。
【０１２７】
このようにすると、画像形成装置１が複数色の画像データを転送して、カラー画像を形成する場合にも、エンジンユニット３に大容量のメモリを設けることなく、画像データの転送速度を適切に向上させることができる。
【０１２８】
さらに、本実施例の画像形成装置１は、上記説明では、データ受信タイミングエラー信号（データ受信タイミングUnderエラー信号、データ受信タイミングOverエラー信号）及びデータ受信タイミングエラークリア信号を、直接、コントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１との間、あるいは、コントローラＡＳＩＣ１１０とエンジンＡＳＩＣ１００との間で送受信している。画像形成装置１は、これらのデータ受信タイミングエラー信号及びデータ受信タイミングエラークリア信号を、コントローラＡＳＩＣ２１とエンジンＡＳＩＣ３１との間、あるいは、コントローラＡＳＩＣ１１０とエンジンＡＳＩＣ１００との間で直接送受信する場合に限るものではなく、例えば、図１２及び図１３に示すように、エンジンＡＳＩＣ１２０とコントローラＡＳＩＣ１３０が、エンジンＣＰＵ３２とコントローラＣＰＵ２４を介して通知してもよい。
【０１２９】
この場合、図１２に示すように、エンジンＡＳＩＣ（データ出力ユニット）１２０は、データ受信タイミング監視部（タイミング信号監視手段）１２１が、画像データの転送タイミングと実際のライン同期信号LSYNCとのタイミングのズレ量を監視する。データ受信タイミング監視部１２１は、このズレ量がデータ受信タイミングエラー判定値よりも大きく、または、小さくなったことを検知すると、データ受信タイミングエラー割り込み（データ受信タイミングUnderエラー割り込み、データ受信タイミングOverエラー割り込み）をＣＰＵＩ／Ｆ制御部４８を介してエンジンＣＰＵ３２に発行する。
【０１３０】
エンジンＣＰＵ３２は、データ受信タイミング監視部１２１からデータ受信タイミングエラー割り込みがあると、コントローラＣＰＵ２４にデータ受信タイミングエラー信号（データ受信タイミングUnderエラー信号、データ受信タイミングOverエラー信号）を送信する。
【０１３１】
また、図１３に示すように、コントローラＡＳＩＣ（データ提供ユニット）１３０は、コントローラＣＰＵ２４からのデータ受信タイミングエラー信号が、レジスタ制御部５２を介して擬似ライン同期信号生成部１３１に入力される。擬似ライン同期信号生成部（転送タイミング信号発生手段）１３１は、該データ受信タイミングエラー信号（データ受信タイミングUnderエラー信号、データ受信タイミングOverエラー信号）に応じて、擬似ライン同期信号LSYNCaを遅くするタイミング補正、または、早くするタイミング補正を実行する。
【０１３２】
この場合、擬似ライン同期信号生成部１３１は、データ受信タイミングエラークリア信号の出力を行なわず、コントローラＣＰＵ２４がエンジンＣＰＵ３２に送信する。
【０１３３】
すなわち、図１２及び図１３の場合、例えば、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも短い場合、図１４に示すように、擬似ライン同期信号LSYNCaのタイミング調整を行う。なお、図１４において、図４と同様の処理については、同じ処理ナンバーを付与してその説明を簡略化する。
【０１３４】
画像形成装置１は、図１４において、画像形成タイミングになると、図４の場合と同様に、コントローラＣＰＵ２４が、ＭtoＰ転送パラメータを、エンジンＣＰＵ３２に設定し（Ｓ１）、エンジンＣＰＵ３２が該ＭtoＰ転送パラメータを、エンジンＡＳＩＣ１２０に設定する（Ｓ２）。コントローラＣＰＵ２４は、コントローラＡＳＩＣ１３０のレジスタ６２に擬似ライン同期信号周期データを設定し（Ｓ３）、エンジンＣＰＵ３２は、レジスタ４６にデータ受信タイミングエラー判定値を設定する（Ｓ４）。
【０１３５】
エンジンＣＰＵ３２は、次に、ＭtoＰ転送スタートのトリガをエンジンＡＳＩＣ１２０に出力し（Ｓ５）、コントローラＡＳＩＣ１３０は、エンジンＡＳＩＣ１２０のＭtoＰバッファ４２のバッファ分だけ画像データを先読みするために、擬似ライン同期信号生成部１３１が画像出力部６０に、擬似ライン同期信号LSYNCaを発行する（Ｓ６）。
【０１３６】
画像出力部６０は、擬似ライン同期信号LSYNCaが入力されると、画像出力バッファ５９の先読み分の画像データを、エンジンＩ／Ｆ制御部６３を介してエンジンＡＳＩＣ１２０に転送する（Ｓ７）。
【０１３７】
エンジンＡＳＩＣ１２０は、コントローラＡＳＩＣ１３０から転送されてきた先読み分の画像データを、コントローラＩ／Ｆ制御部４１が受け取ってＭtoＰバッファ４２に保管する。
【０１３８】
その後、エンジンユニット３は、プロッタ３３が、エンジンＡＳＩＣ１２０にフレーム同期信号FSYNCを発行し（Ｓ８）、続いて、ライン同期信号LSYNCを発行する（Ｓ９）。
【０１３９】
一方、コントローラＡＳＩＣ１３０は、擬似ライン同期信号生成部１３１が、プロッタ３３の発行するライン同期信号LSYNCに依存することなく、レジスタ６２の擬似ライン同期信号周期データに基づいて、擬似ライン同期信号LSYNCaを画像出力部６０に発行する（Ｓ１０）。画像出力部６０は、この擬似ライン同期信号LSYNCaに同期して、１ライン分の画像データを画像出力バッファ５９から読み出して、エンジンＩ／Ｆ制御部６３を介してエンジンＡＳＩＣ３１に転送する（Ｓ１１）。
【０１４０】
エンジンＡＳＩＣ１２０は、コントローラＡＳＩＣ１３０から転送されてきた画像データをＭtoＰバッファ４２に一旦保管した後、ＭtoＰ画像処理部４３が必要な画像処理を施して、プロッタ制御部４４に渡し、プロッタ制御部４４がプロッタ３３転送する。
【０１４１】
画像形成装置１は、コントローラＡＳＩＣ１３０とエンジンＡＳＩＣ１２０との間で、上記Ｓ９からＳ１１までの転送処理を繰り返し行なって、１ページ分の画像データの転送を行う。画像形成装置１は、擬似ライン同期信号LSYNCaの周期が実際のライン同期信号LSYNCの周期よりも短い（早い）と、上記ライン毎の画像データ転送を行なっているうちに、図１４に示すように、画像データの転送タイミングと実際のライン同期信号LSYNCとのタイミングのズレ量がレジスタ４６に設定されているデータ受信タイミングエラー判定値よりも小さくなる。
【０１４２】
エンジンＡＳＩＣ１２０のデータ受信タイミング監視部１２１は、上記画像データの転送タイミングと実際のライン同期信号LSYNCとのタイミングのズレ量を監視して、このズレ量がデータ受信タイミングエラー判定値よりも小さくなったことを検知すると（Ｓ２１）、次のライン画像データの転送前に、データ受信タイミングUnderエラー割り込みを、ＣＰＵＩ／Ｆ制御部４８を介してエンジンＣＰＵ３２に発行する（Ｓ４１）。
【０１４３】
エンジンＣＰＵ３２は、データ受信タイミングUnderエラー割り込みがあると、コントローラＣＰＵ２４へデータ受信タイミングUnderエラー信号を送信する（Ｓ４２）。コントローラＣＰＵ２４は、データ受信タイミングUnderエラー信号を受け取ると、コントローラＡＳＩＣ１３０のレジスタ制御部５２を介して擬似ライン同期信号生成部１３１にデータ受信タイミングUnderエラー信号を出力する（Ｓ４３）。
【０１４４】
擬似ライン同期信号生成部１３１は、コントローラＣＰＵ２４からデータ受信タイミングUnderエラー信号を受信すると、次の擬似ライン同期信号LSYNCaの画像出力部６０への発行タイミングを所定時間遅くするタイミング補正を行なって擬似ライン同期信号LSYNCaを発行する（Ｓ４３、Ｓ１０）。
【０１４５】
そして、コントローラＣＰＵ２４は、データ受信タイミングエラークリア信号をエンジンＣＰＵ３２に送信し（Ｓ４４）、エンジンＣＰＵ３２は、データ受信タイミングエラークリア信号をエンジンＡＳＩＣ１２０のＣＰＵＩ／Ｆ制御部４８を介してデータ受信タイミング監視部１２１に送信する（Ｓ４５）。
【０１４６】
データ受信タイミング監視部１２１は、データ受信タイミングエラークリア信号を受信すると、データ受信タイミングUnderエラー割り込みを停止する。
【０１４７】
このようにすると、エンジンユニット３からコントローラユニット２へデータ受信タイミングエラー信号を送信するためのハードウェアオーバーヘッドを削減することができ、回路構成を小型化することができる。
【０１４８】
このように、本実施例の画像形成装置１は、メモリ（記憶手段）２５に保管している画像データ（データ）を所定の単位データ量ずつ転送出力するコントローラＡＳＩＣ（データ提供ユニット）２１と、コントローラＡＳＩＣ２１からの画像データを受け取って所定周期のライン同期信号（出力タイミング信号）LSYNCに応じて該画像データを出力するエンジンＡＳＩＣ（データ出力ユニット）３１と、が接続されているデータ転送装置（データ転送部）であって、前記エンジンＡＳＩＣ３１が、コントローラＡＳＩＣ２１から転送されてくる画像データを受信するコントローラＩ／Ｆ制御部（データ受信手段）４１と、コントローラＩ／Ｆ制御部４１が受信した１ライン分（単位データ量）の画像データをライン同期信号LSYNCに応じてデータ出力するプロッタ制御部（データ出力手段）４４と、コントローラＩ／Ｆ制御部４１が１ライン分の画像データを受信したデータ受信タイミングとライン同期信号LSYNCとのタイミングズレ量を検出して、該タイミングズレ量が所定のデータ受信タイミングエラー判定値（許容範囲）を越えると、そのズレ方向とともにタイミングズレ発生を通知するデータ受信タイミングエラー信号（エラー信号）をコントローラＡＳＩＣ２１に送信するデータ受信タイミング監視部（タイミングズレ監視手段）４５と、を備え、コントローラＡＳＩＣ２１が、ライン同期信号LSYNCの周期と略同じ転送周期の擬似ライン同期信号（転送タイミング信号）LSYNCaを発生する擬似ライン同期信号生成部（転送タイミング信号発生手段）６１と、擬似ライン同期信号LSYNCaに同期させてメモリ２５の１ライン分の画像データをエンジンＡＳＩＣ３１に転送する画像出力部（データ転送手段）６０と、データ受信タイミングエラー信号がエンジンＡＳＩＣ３１から送信されてくると、次に擬似ライン同期信号生成部６１が発生する擬似ライン同期信号LSYNCaを、該データ受信タイミングエラー信号に基づいて前記タイミングズレを補正する方向に所定時間だけずらして発生させる擬似ライン同期信号生成部（信号タイミング補正手段）６１と、を備えている。
【０１４９】
したがって、エンジンＡＳＩＣ３１に大きなメモリを設けることなく、また、エンジンＡＳＩＣ３１からコントローラＡＳＩＣ２１へライン同期信号LSYNCを転送することなく、ライン同期信号LSYNCと同様の周期の擬似ライン同期信号LSYNCに基づいて、コントローラＡＳＩＣ２１から１ラインずつ画像データをエンジンＡＳＩＣ３１へ転送することができ、回路規模を大きくすることなく、データ転送速度を向上させることができる。その結果、プロッタ３３のプロッタ性能を低下させることなく、画像品質の良好な画像を高速で記録出力することができる。
【０１５０】
また、本実施例の画像形成装置１は、メモリ２５に保管しているデータを１ライン分ずつ転送出力するコントローラＡＳＩＣ２１と、該コントローラＡＳＩＣ２１からの前記データを受け取って所定周期のライン同期信号LSYNCに応じて該データを出力するエンジンＡＳＩＣ３１と、が接続されているデータ転送装置で実行されるデータ転送方法であって、前記エンジンＡＳＩＣ３１が、前記コントローラＡＳＩＣ２１から転送されてくるデータを受信するデータ受信処理ステップと、該データ受信処理ステップで受信された１ライン分のデータをライン同期信号LSYNCに応じてデータ出力するデータ出力処理ステップと、前記データ受信処理ステップで１ライン分の前記データが受信されたデータ受信タイミングとライン同期信号LSYNCとのタイミングズレ量を検出して、該タイミングズレ量が所定のデータ受信タイミングエラー判定値を越えると、そのズレ方向とともにタイミングズレ発生を通知するデータ受信タイミングエラー信号をコントローラＡＳＩＣ２１に送信するタイミングズレ監視処理ステップと、を有し、コントローラＡＳＩＣ２１が、ライン同期信号LSYNCの周期と略同じ転送周期の擬似ライン同期信号LSYNCaを発生する転送タイミング信号発生処理ステップと、擬似ライン同期信号LSYNCaに同期させてメモリ２５の１ライン分のデータをエンジンＡＳＩＣ３１に転送するデータ転送処理ステップと、データ受信タイミングエラー信号がエンジンＡＳＩＣ３１から送信されてくると、次に前記転送タイミング信号発生処理ステップで発生される擬似ライン同期信号LSYNCaを、該データ受信タイミングエラー信号に基づいて前記タイミングズレを補正する方向に所定時間だけずらして発生させる信号タイミング補正処理ステップと、を有しているデータ転送方法を実行する。
【０１５１】
したがって、エンジンＡＳＩＣ３１に大きなメモリを設けることなく、また、エンジンＡＳＩＣ３１からコントローラＡＳＩＣ２１へライン同期信号LSYNCを転送することなく、ライン同期信号LSYNCと同様の周期の擬似ライン同期信号LSYNCに基づいて、コントローラＡＳＩＣ２１から１ラインずつ画像データをエンジンＡＳＩＣ３１へ転送することができ、回路規模を大きくすることなく、データ転送速度を向上させることができる。その結果、プロッタ３３のプロッタ性能を低下させることなく、画像品質の良好な画像を高速で記録出力することができる。
【０１５２】
さらに、本実施例の画像形成装置１は、メモリ２５に保管しているデータを１ライン分ずつ転送出力するコントローラＡＳＩＣ２１と、該コントローラＡＳＩＣ２１からの前記データを受け取って所定周期のライン同期信号LSYNCに応じて該データを出力するエンジンＡＳＩＣ３１と、が接続されているデータ転送装置が搭載するデータ転送プログラムであって、制御プロセッサに、前記エンジンＡＳＩＣ３１において、前記コントローラＡＳＩＣ２１から転送されてくるデータを受信するデータ受信処理と、該データ受信処理で受信された１ライン分のデータをライン同期信号LSYNCに応じてデータ出力するデータ出力処理と、前記データ受信処理で１ライン分の前記データが受信されたデータ受信タイミングとライン同期信号LSYNCとのタイミングズレ量を検出して、該タイミングズレ量が所定のデータ受信タイミングエラー判定値を越えると、そのズレ方向とともにタイミングズレ発生を通知するデータ受信タイミングエラー信号をコントローラＡＳＩＣ２１に送信するタイミングズレ監視処理と、を実行させ、コントローラＡＳＩＣ２１において、ライン同期信号LSYNCの周期と略同じ転送周期の擬似ライン同期信号LSYNCaを発生する転送タイミング信号発生処理と、擬似ライン同期信号LSYNCaに同期させてメモリ２５の１ライン分のデータをエンジンＡＳＩＣ３１に転送するデータ転送処理と、データ受信タイミングエラー信号がエンジンＡＳＩＣ３１から送信されてくると、次に前記転送タイミング信号発生処理で発生される擬似ライン同期信号LSYNCaを、該データ受信タイミングエラー信号に基づいて前記タイミングズレを補正する方向に所定時間だけずらして発生させる信号タイミング補正処理と、を実行させるデータ転送プログラムを搭載している。
【０１５３】
したがって、エンジンＡＳＩＣ３１に大きなメモリを設けることなく、また、エンジンＡＳＩＣ３１からコントローラＡＳＩＣ２１へライン同期信号LSYNCを転送することなく、ライン同期信号LSYNCと同様の周期の擬似ライン同期信号LSYNCに基づいて、コントローラＡＳＩＣ２１から１ラインずつ画像データをエンジンＡＳＩＣ３１へ転送することができ、回路規模を大きくすることなく、データ転送速度を向上させることができる。その結果、プロッタ３３のプロッタ性能を低下させることなく、画像品質の良好な画像を高速で記録出力することができる。
【０１５４】
また、本実施例の画像形成装置１は、エンジンＡＳＩＣ３１が、データ受信タイミングエラー判定値（許容範囲）が設定登録されるレジスタ（許容範囲記憶手段）４６を、さらに備え、データ受信タイミング監視部４５が、該レジスタ４６の該データ受信タイミングエラー判定値と前記タイミングズレ量を比較している。
【０１５５】
したがって、データ受信タイミングエラー判定値を適宜設定することができ、システム構成や動作モード等に応じて設定したデータ受信タイミングエラー判定値に基づいてタイミングズレを判定して、データ転送をユーザの意図する精度と速度で実行させることができる。
【０１５６】
さらに、本実施例の画像形成装置１は、コントローラＡＳＩＣ２１が、擬似ライン同期信号周期が設定登録されるレジスタ（転送周期記憶手段）６２を、さらに備え、擬似ライン同期信号生成部６１が、レジスタ６２の擬似ライン同期信号周期に基づいて前記擬似ライン同期信号LSYNCaを発生している。
【０１５７】
したがって、擬似ライン同期信号周期を適宜設定することができ、システム構成や動作モード等に応じて設定した擬似ライン同期信号周期に基づいて擬似ライン同期信号LSYNCaを生成して、データ転送の精度と速度をより一層向上させることができる。
【０１５８】
また、本実施例の画像形成装置１は、データ受信タイミング監視部４５が、前記データ受信タイミングエラー信号を送信すると、前記タイミングズレ量の検出動作を停止し、前記信号タイミング補正手段としての擬似ライン同期信号生成部６１が、擬似ライン同期信号LSYNCaのタイミングズレの補正を完了すると、データ受信タイミングエラークリア信号（補正完了信号）をエンジンＡＳＩＣ３１に送信し、データ受信タイミング監視部４５が、該データ受信タイミングエラークリア信号が送信されてくると、前記タイミングズレ量の検出動作を再開している。
【０１５９】
したがって、エンジンＡＳＩＣ３１のデータ受信タイミング監視部４５が、コントロールＡＳＩＣ２１でデータ受信タイミングエラー信号に基づいてタイミング補正が完了したことを確認するまでタイミングズレ量の検出動作を停止することができ、タイミング補正が完了するまでの間に連続してエラーを検知してデータ受信タイミングエラー信号を送信することを防止することができる。
【０１６０】
さらに、本実施例の画像形成装置１は、エンジンＡＳＩＣ３１が、エンジンＣＰＵ３２によって制御され、前記コントローラＡＳＩＣ２１が、コントローラＣＰＵ２４によって制御され、前記データ受信タイミング監視部４５が、該エンジンＣＰＵ３２に対して、前記データ受信タイミングエラー信号を該エンジンＣＰＵ３２への割り込みによって通知し、該エンジンＣＰＵ３２が、該データ受信タイミングエラー信号の通知を割り込みによって受け取ると、該データ受信タイミングエラー信号をコントローラＣＰＵ２４に送信し、コントローラＣＰＵ２４が、該データ受信タイミングエラー信号を受信すると、該データ受信タイミングエラー信号を擬似ライン同期信号生成部６１に出力している。
【０１６１】
したがって、エンジンＣＰＵ３２とコントローラＣＰＵ２４を介してデータ受信タイミングエラー信号を送信することができ、データ受信タイミングエラー信号を直接エンジンＡＳＩＣ３１からコントローラＡＳＩＣ２１へ送信するためのハードウェア構成を省くことができ、回路構成を小型化することができる。
【０１６２】
なお、上記説明においては、画像形成装置１に適用した場合について説明したが、所定の周期でデータを授受するデータ転送装置を搭載する装置一般、例えば、スキャナ装置、画像データを外部装置に所定の同期信号に同期させて転送する画像処理装置等においても同様に適用することができる。
【０１６３】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１６４】
１  画像形成装置
２  コントローラユニット
３  エンジンユニット
２１  コントローラＡＳＩＣ
２２  ハードディスク（ＨＤＤ）
２３  チップセット
２４  コントローラＣＰＵ
２５  メモリ
３１  エンジンＡＳＩＣ
３２  エンジンＣＰＵ
３３  プロッタ
４１  コントローラＩ／Ｆ制御部
４２  ＭtoＰバッファ
４３  ＭtoＰ画像処理部
４４  プロッタ制御部
４５  データ受信タイミング監視部
４６  レジスタ
４７  コミニュケーションバッファ
４８  ＣＰＵＩ／Ｆ制御部
５１  システムＩ／Ｆ制御部
５２  レジスタ制御部
５３  メモリアービタ
５４  画像処理ＷＤＭＡＣ
５５  画像処理ＲＤＭＡＣ
５６  コントローラ画像処理部
５７  画像処理バッファ
５８  画像出力ＲＤＭＡＣ
５９  画像出力バッファ
６０  画像出力部
６１  擬似ライン同期信号生成部
６２  レジスタ
６３  エンジンＩ／Ｆ制御部
１００  エンジンＡＳＩＣ
１０１ａ〜１０１ｄ  データ転送・監視部
１１０  コントローラＡＳＩＣ
１１０ａ〜１１０ｄ  データ転送・調整部
１２０  エンジンＡＳＩＣ
１２１  データ受信タイミング監視部
１３０  コントローラＡＳＩＣ
１３１  擬似ライン同期信号生成部
FSYNC  フレーム同期信号
LSYNC  ライン同期信号
LSYNCa  擬似ライン同期信号
【先行技術文献】
【特許文献】
【０１６５】
【特許文献１】特開２０１１−０６１７３６号公報
【図１】
2014093007.tif 000003
【図２】
2014093007.tif 000004
【図３】
2014093007.tif 000005
【図４】
2014093007.tif 000006
【図５】
2014093007.tif 000007
【図６】
2014093007.tif 000008
【図７】
2014093007.tif 000009
【図８】
2014093007.tif 000010
【図９】
2014093007.tif 000011
【図１０】
2014093007.tif 000012
【図１１】
2014093007.tif 000013
【図１２】
2014093007.tif 000014
【図１３】
2014093007.tif 000015
【図１４】
2014093007.tif 000016
【図１５】
2014093007.tif 000017