(57)【要約】【課題】位置ずれの抑制が可能な導電性プラグの積層構造を有した半導体装置の製造方法を提供する。【解決手段】半導体装置（１）の下層配線（１０２）と電気的に接続される下層プラグ（１０６）を形成し、上記下層プラグ（１０６）の一部を除去し第１段差（１１２）を形成する。上記第１段差（１１２）をもとに形成された第２ホール（１１４）の内部に、上記下層プラグ（１０６）と電気的に接続される上層プラグ（１１１）を形成する。【選択図】図６
2014103214.tif 000002
【特許請求の範囲】
【請求項１】
第１配線、第１層間絶縁膜、第２層間絶縁膜、および第２配線がこの順に積層した半導体装置の製造方法であって、
上記第１配線に対して上記第２配線側を上側として、
上記第１層間絶縁膜に形成された第１ホールの内部に上記第１配線と電気的に接続される第１プラグを形成する工程（ａ）と、
上記第１プラグの一部を除去することにより、上記第１プラグの露出した表面と上記第１層間絶縁膜の表面との間に第１段差を形成する工程（ｂ）と、
上記第１段差に対応する箇所に第２層間絶縁膜が第２段差を有するように、上記第１プラグおよび上記第１層間絶縁膜を覆う上記第２層間絶縁膜を形成する工程（ｃ）と、
上記第１プラグの少なくとも一部が露出するように、かつ、上記第１層間絶縁膜が上記第２層間絶縁膜に覆われたままになるように、上記第１プラグに対応する位置および上記第１層間絶縁膜に対応する位置において上記第２層間絶縁膜を除去して、上記第１プラグに対応する位置に第２ホールを形成する工程（ｄ）と、
上記第２ホールの内部に上記第１プラグと電気的に接続される第２プラグを形成し、上記第２層間絶縁膜の上側に上記第２プラグと電気的に接続される上記第２配線を形成する工程（ｅ）とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
上記工程（ｄ）においては、上記第１ホールの側面上に形成された上記第２層間絶縁膜が、上記第２ホールの側壁を構成していることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
上記工程（ｃ）における上記第２段差は、上記工程（ｂ）における上記第１段差より大きいことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
上記工程（ｃ）において形成された上記第２層間絶縁膜について、上記第１プラグに対応する位置の上記第２層間絶縁膜の厚さは、上記第１層間絶縁膜に対応する位置の上記第２層間絶縁膜の厚さの８０％以下であることを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
第１配線、第１層間絶縁膜、第２層間絶縁膜、および第２配線がこの順に積層した半導体装置であって、
上記第１配線に対して上記第２配線側を上側として、
上記第１層間絶縁膜に形成された第１ホールの内部に形成された、上記第１配線に電気的に接続される第１プラグと、
上記第１ホールの内部に形成された、上記第２配線に電気的に接続される第２プラグとを備え、
上記第２プラグは、上記第１プラグと電気的に接続されるように上記第１プラグの上側に形成されており、
上記第１ホールの内部には、上記第２プラグと上記第１層間絶縁膜との間に、上記第２層間絶縁膜の一部である側壁が形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integration）やＶＬＳＩ（Very Large Scale Integration）のような高密度半導体集積回路において、上層配線と下層配線とが接続された多層配線を形成するために、導電性プラグがコンタクトホール内に設けられる。
【０００３】
半導体装置には、コンタクトホール内に充填された下層の導電体と、下層の導電体の直上に形成された上層の導電体とからなる導電性プラグの積層構造、すなわちスタック型のコンタクト構造を有するものがある。
【０００４】
特許文献１では、長寿命のスタックコンタクトを実現する多層配線の形成方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−２２７９３９号公報（１９９６年９月３日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の技術には次のような問題がある。図７〜図１１は、従来の一般的な配線構造の形成方法の工程を示す断面図である。
【０００７】
図７の（ａ）および（ｂ）は、半導体装置２の異なる場所にそれぞれ形成される半導体回路を示す。図７の（ａ）に示される半導体回路においては、上層配線と下層配線とが接続された多層配線が形成される。他方、図７の（ｂ）に示される半導体回路においては、上層配線と下層配線とは接続されない。
【０００８】
図７の（ａ）および（ｂ）に示されるように、半導体装置２は、Ｓｉ（ケイ素）などで形成された半導体基板２０１を備えている。半導体基板２０１の上には、ポリシリコン膜で形成された下層配線２０２が設けられている。さらに、半導体基板２０１および下層配線２０２の上面全体を被覆するように、ＳｉＯ２（二酸化ケイ素）膜で形成された第１層間絶縁膜２０３が設けられている。
【０００９】
はじめに、図７の（ａ）に示されるように、第１層間絶縁膜２０３に対してエッチングが行われ、下層配線２０２上に第１ホール２０４が形成される。
【００１０】
また、図７の（ｂ）に示されるように、図７の（ａ）と同様の方法によって、下層配線２０２上に第１溝２０５が形成される。
【００１１】
次に、図８の（ａ）および（ｂ）に示されるように、下層配線２０２と接続される下層プラグ２０６および中層配線２０７が形成される。
【００１２】
すなわち、図８の（ａ）に示されるように、第１ホール２０４にバリアＴｉＮ（窒化チタン）の金属膜を成膜した後、Ｗ（タングステン）の金属膜を成膜し、第１ホール２０４を充填する。続いて、それらの金属膜を化学的機械研磨により平坦化する、あるいはエッチバックすることにより、下層配線２０２と接続される下層プラグ２０６、および第１バリア２１５が形成される。
【００１３】
また、図８の（ｂ）に示されるように、下層配線２０２と接続される中層配線２０７、および第１バリア２１５が形成される。
【００１４】
次に、図９の（ａ）および（ｂ）に示されるように、第１層間絶縁膜２０３上に第２層間絶縁膜２０８が形成される。下層プラグ２０６および中層配線２０７もまた、第２層間絶縁膜２０８に被覆される。
【００１５】
次に、図１０の（ａ）に示されるように、上層の導電性プラグを形成する必要がある部分（ここでは、下層プラグ２０６部上）において第２層間絶縁膜２０８を除去することにより、第２ホール２０９を形成する。
【００１６】
なお、図１０の（ｂ）に示される半導体回路においては、中層配線２０７は上下方向の配線ではなく、水平方向（紙面奥行き方向）の配線を行うために設けられたものである。よって、中層配線２０７上には上層の導電性プラグを形成する必要はなく、中層配線２０７上において第２層間絶縁膜２０８は除去されず、第２ホール２０９は形成されない。
【００１７】
次に、図１１に示されるように、第２ホール２０９および第２層間絶縁膜２０８の上面において、ＴｉＮの金属膜を成膜した後、Ｗの金属膜を成膜する。このようにして、第２ホール２０９を金属膜で充填することにより、下層プラグ２０６と接続される上層プラグ２１１、および第２バリア２１６が形成される。また、第２層間絶縁膜２０８上に、上層プラグ２１１と接続される上層配線２１０、および第２バリア２１６が、同時に形成される。
【００１８】
なお、図１１の（ｂ）に示されるように、第２ホール２０９が存在しない場合においては、平坦な第２層間絶縁膜２０８上において上層配線２１０および第２バリア２１６が形成されるのみである。
【００１９】
近年、半導体装置の微細化が進むにあたって、配線部もまた微細化が進んでおり、配線加工において、下層配線と上層配線とを接続する導電性プラグの位置合わせは困難化している。
【００２０】
特に、導電性プラグの積層構造において、下層導電性プラグ上に位置ずれなく上層導電性プラグを作成することは容易ではない。
【００２１】
下層導電性プラグと上層導電性プラグとの間で位置ずれが発生した場合には、上層導電性プラグで接続不良が生じ、上層導電性プラグと下層導電性プラグの間での接続の開放（すなわち、配線のオープン）が発生する可能性がある。
【００２２】
特許文献１において開示された多層配線の形成方法は、下層導電性プラグ上面の外周に、配線材料であるタングステンが過剰堆積されるようにタングステン層を選択形成し、下層導電性プラグと上層導電性プラグとの位置ずれを補償する方法であるが、位置ずれ自体を抑制する手段については記載されていない。
【００２３】
本発明は、上記の問題を解決するためになされたものであり、その目的は、位置ずれの発生を抑制可能な導電性プラグの積層構造を有した半導体装置、およびその製造方法を提供することである。
【課題を解決するための手段】
【００２４】
上記の課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、第１配線、第１層間絶縁膜、第２層間絶縁膜、および第２配線がこの順に積層した半導体装置の製造方法であって、上記第１配線に対して上記第２配線側を上側として、上記第１層間絶縁膜に形成された第１ホールの内部に上記第１配線と電気的に接続される第１プラグを形成する工程（ａ）と、上記第１プラグの一部を除去することにより、上記第１プラグの露出した表面と上記第１層間絶縁膜の表面との間に第１段差を形成する工程（ｂ）と、上記第１段差に対応する箇所に第２層間絶縁膜が第２段差を有するように、上記第１プラグおよび上記第１層間絶縁膜を覆う上記第２層間絶縁膜を形成する工程（ｃ）と、上記第１プラグの少なくとも一部が露出するように、かつ、上記第１層間絶縁膜が上記第２層間絶縁膜に覆われたままになるように、上記第１プラグに対応する位置および上記第１層間絶縁膜に対応する位置において上記第２層間絶縁膜を除去して、上記第１プラグに対応する位置に第２ホールを形成する工程（ｄ）と、上記第２ホールの内部に上記第１プラグと電気的に接続される第２プラグを形成し、上記第２層間絶縁膜の上側に上記第２プラグと電気的に接続される上記第２配線を形成する工程（ｅ）とを含むことを特徴としている。
【００２５】
本発明の一態様に係る半導体装置は、第１配線、第１層間絶縁膜、第２層間絶縁膜、および第２配線がこの順に積層した半導体装置であって、上記第１配線に対して上記第２配線側を上側として、上記第１層間絶縁膜に形成された第１ホールの内部に形成された、上記第１配線に電気的に接続される第１プラグと、上記第１ホールの内部に形成された、上記第２配線に電気的に接続される第２プラグとを備え、上記第２プラグは、上記第１プラグと電気的に接続されるように上記第１プラグの上側に形成されており、上記第１ホールの内部には、上記第２プラグと上記第１層間絶縁膜との間に、上記第２層間絶縁膜の一部である側壁が形成されていることを特徴としている。
【発明の効果】
【００２６】
本発明の一態様によれば、第１プラグおよび第２プラグは共に第１ホールの内部に形成される。そのため、第２プラグは第１プラグに対して自己整合で位置決めされる。よって、第２プラグは、その中心線が、第１プラグの中心線と一致するように、ずれが抑制されるように形成される。従って、第２プラグと第１プラグとの接続不良のリスクの少ない、電気的に安定した配線構造を形成することが可能となる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る半導体装置の製造方法であって、配線構造の形成方法を示す工程の断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方法であって、配線構造の形成方法を示す工程の断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方法であって、配線構造の形成方法を示す工程の断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法であって、配線構造の形成方法を示す工程の断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方法であって、配線構造の形成方法を示す工程の断面図である。
【図６】本発明の一実施形態に係る半導体装置の製造方法であって、配線構造の形成方法を示す工程の断面図である。
【図７】従来の一般的な配線構造の形成方法を示す工程の断面図である。
【図８】従来の一般的な配線構造の形成方法を示す工程の断面図である。
【図９】従来の一般的な配線構造の形成方法を示す工程の断面図である。
【図１０】従来の一般的な配線構造の形成方法を示す工程の断面図である。
【図１１】従来の一般的な配線構造の形成方法を示す工程の断面図である。
【発明を実施するための形態】
【００２８】
〔実施形態１〕
本発明の実施の一形態について図１〜図６に基づいて説明すれば、以下の通りである。
【００２９】
（半導体装置の構成）
図６の（ａ）および（ｂ）は、半導体装置１の互いに異なる場所における断面を示す。半導体装置１は、半導体基板である基板１０１、下層配線（第１配線）１０２、第１層間絶縁膜１０３、第２層間絶縁膜１０８、および上層配線（第２配線）１１０がこの順に積層された半導体装置である。半導体装置１は、図６の（ａ）に示す断面において下層プラグ（第１プラグ）１０６、および上層プラグ（第２プラグ）１１１を備え、図６の（ｂ）に示す断面において中層配線１０７を備える。ここでは、下層配線１０２に対して上層配線１１０側を上側とする。
【００３０】
下層配線１０２は、基板１０１上に形成されている。第１層間絶縁膜１０３は、基板１０１および下層配線１０２を覆うように形成されている。第２層間絶縁膜１０８は、第１層間絶縁膜１０３を覆うように形成されている。上層配線１１０は、第２層間絶縁膜１０８の上側に形成されている。
【００３１】
図６の（ａ）に示す断面の構成について説明する。下層配線１０２に対応する位置の第１層間絶縁膜には、第１ホールが形成されている。第１ホール内における下部には、導電体である第１バリア１１５および導電体である下層プラグ１０６が形成されている。第１ホール内における上部には、下層プラグ１０６は形成されていない。その代わり、第１ホール内における上部には、導電体である第２バリア１１６および導電体である上層プラグ１１１が形成されている。第１層間絶縁膜１０３に形成された第１ホールの内部において、上層プラグ１１１の横方向の外側（周囲）には第２バリア１１６が形成されており、第２バリア１１６の横方向の外側（周囲）には第２層間絶縁膜１０８からなる側壁が形成されている。第２層間絶縁膜１０８からなる側壁は、第１層間絶縁膜１０３と上層プラグ１１１との間に配置されている。下層プラグ１０６は下層配線１０２と電気的に接続されている。上層プラグ１１１は下層プラグ１０６および上層配線１１０と電気的に接続されている。
【００３２】
図６の（ｂ）に示す断面の構成について説明する。ここでは、下層プラグ１０６および上層プラグ１１１の代わりに、第１層間絶縁膜１０３と同じ層に中層配線１０７が形成されている。中層配線１０７は、第１層間絶縁膜１０３と同じ層の中を延びる配線である。中層配線１０７と上層配線１１０との間には第２層間絶縁膜１０８が形成されており、中層配線１０７と上層配線１１０とは電気的に接続されていない。
【００３３】
本実施形態の半導体装置１によれば、積層された下層プラグ１０６および上層プラグ１１１によって、下層配線１０２と上層配線１１０とを接続することができる。また、半導体装置１では、第１層間絶縁膜１０３と同じ層に、上層配線１１０から絶縁された中層配線１０７を形成することができる。また、下層プラグ１０６および上層プラグ１１１が共に、第１層間絶縁膜１０３に形成された第１ホールの内部に形成される。そのため、下層プラグ１０６と上層プラグ１１１との位置ずれが抑制される。それゆえ、下層プラグ１０６と上層プラグ１１１との接続不良のリスクの少ない、電気的に安定した配線構造を形成することが可能となる。
【００３４】
（半導体装置の配線構造の形成方法）
図１〜図６の断面図に基づき、本実施形態に係る半導体装置の配線構造の形成方法における以下に示す第１工程〜第６工程までの各工程について説明する。なお、図１〜図６のそれぞれにおいて、（ａ）は半導体装置１のプラグが形成される箇所の断面を示し、（ｂ）は同じ半導体装置１の別の箇所の断面を示す。
【００３５】
（第１工程）
図１の断面図に基づき、本実施形態に係る半導体装置の配線構造の形成方法について説明する。
【００３６】
第１工程は、第１ホール１０４および第１溝１０５を形成する工程である。
【００３７】
図１の（ａ）および（ｂ）は、半導体装置１の互いに異なる場所における断面を示す。図１の（ａ）に示される断面においては、上層配線と下層配線とが接続された多層配線が形成される。他方、図１の（ｂ）に示される断面においては、上層配線と下層配線とは接続されない。
【００３８】
図１の（ａ）および（ｂ）に示されるように、半導体装置１は、Ｓｉ（ケイ素）などで形成された半導体基板である基板１０１を備えている。基板１０１の上には、ポリシリコン膜で形成された下層配線１０２が設けられている。下層配線１０２は、任意の導電体または導電性金属で形成されてよい。さらに、基板１０１および下層配線１０２の上面全体を被覆するように、ＳｉＯ２（二酸化ケイ素）膜で形成された第１層間絶縁膜１０３が設けられている。
【００３９】
（第１工程：ホール形成工程）
図１の（ａ）に示される箇所では、第１層間絶縁膜１０３に対してＲＩＥ（Reactive Ion Etching）法によるエッチングを行い、第１層間絶縁膜１０３の一部を除去して下層配線１０２上に第１ホール１０４を形成する。
【００４０】
エッチングにおいては、第１層間絶縁膜１０３上に、公知のフォト技術によってパターニングされたフォトレジストマスク（不図示）が設けられている。
【００４１】
フォトレジストマスクは、第１ホール１０４の形成後にアッシングによって除去される。また、薬液洗浄などにより周囲に付着したエッチング残渣を除去する工程を追加してもよい。
【００４２】
ホール径は、例えば７５ｎｍ〜５００ｎｍで形成される。本実施形態では、第１ホール１０４のホール径は２００ｎｍで形成されている。
【００４３】
（第１工程：溝形成工程）
図１の（ｂ）に示される箇所では、ホール形成工程と同様の方法によって、下層配線１０２上に第１溝１０５を形成する。
【００４４】
溝の幅は、例えば７５ｎｍ〜５００ｎｍで形成される。本実施形態では、第１溝１０５の幅は２５０ｎｍで形成されている。
【００４５】
（第２工程）
図２の断面図に基づき、本実施形態に係る半導体装置の配線構造の形成方法について説明する。
【００４６】
第２工程は、下層配線１０２と接続される下層プラグ１０６（第１プラグ）および中層配線１０７を形成する工程である。
【００４７】
（第２工程：下層プラグ形成工程）
図２の（ａ）に示される箇所では、第１ホール１０４を金属で充填し、下層配線１０２と接続される下層プラグ１０６、および第１バリア１１５を形成する。
【００４８】
金属による充填においては、まず、
（ｉ）例えばスパッタ法により、Ｔｉ（チタン）膜を成膜し、
（ｉｉ）ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法またはスパッタ法により、ＴｉＮ膜を成膜し、
（ｉｉｉ）ＣＶＤ法により、Ｗ膜を成膜する、
ことによって、第１ホール１０４をＴｉ−ＴｉＮ−Ｗの積層膜で充填する。本実施形態では、Ｔｉ膜を５０ｎｍ、ＴｉＮ膜を１０ｎｍ、Ｗ膜を３００ｎｍそれぞれ成膜している。
【００４９】
続いて、化学的機械研磨法またはエッチバック法により、第１ホール１０４以外の部分（第１層間絶縁膜１０３の上側）においてＷ膜およびＴｉＮ膜を除去することにより、下層プラグ１０６、および第１バリア１１５を形成する。第１ホール１０４に充填される金属は、メッキ法によるＣｕ（銅）であってもよい。ここでは、第１バリア１１５はＴｉ膜およびＴｉＮ膜で形成されており、下層プラグ１０６はＷ膜で形成されている。
【００５０】
下層プラグ１０６は、任意の導電体または導電性金属で形成されてよいが、特に、ＷまたはＣｕを含んだ材料で形成されることが好ましい。
【００５１】
（第２工程：中層配線形成工程）
図２の（ｂ）に示される箇所では、下層プラグ形成工程と同様の方法によって、第１溝１０５を金属で充填し、下層配線１０２と接続される中層配線１０７、および第１バリア１１５を形成する。
【００５２】
第１溝１０５に充填される金属は、Ｔｉ−ＴｉＮ−Ｗの積層膜、またはＣｕであってよい。ここでは、中層配線１０７はＷ膜で形成されている。
【００５３】
中層配線１０７は、任意の導電体または導電性金属で形成されてよいが、特に、ＷまたはＣｕを含んだ材料で形成されることが好ましい。
【００５４】
（第３工程）
図３の断面図に基づき、本実施形態に係る半導体装置の配線構造の形成方法について説明する。
【００５５】
第３工程は、第１層間絶縁膜１０３と下層プラグ１０６との間に第１段差１１２を形成する工程である。
【００５６】
（第３工程：第１段差形成工程）
図３の（ａ）に示される箇所では、下層プラグ１０６および第１バリア１１５の金属膜をエッチバックし、第１層間絶縁膜１０３の上面（表面）と下層プラグ１０６の上面（表面）との間に第１段差１１２を形成する。
【００５７】
エッチバックにおいては、公知のフォト技術により、上層の導電性プラグを形成する必要がある部分（ここでは、下層プラグ１０６部上）のみパターニングされたフォトレジストマスク（不図示）が設けられている。中層配線１０７は、このフォトレジストマスクによってエッチングから保護される。
【００５８】
この上層の導電性プラグを形成する必要がある部分を、ＲＩＥ法により全面エッチバックを行い、下層プラグ１０６の金属膜を所定の量だけ除去することにより、第１段差１１２を形成する。
【００５９】
フォトレジストマスクは、第１段差１１２の形成後にアッシングによって除去される。また、薬液洗浄などにより周囲に付着したエッチング残渣を除去する工程を追加してもよい。
【００６０】
第１段差１１２の深さは、例えば５０ｎｍ〜２５０ｎｍで形成される。本実施形態では、第１段差１１２の深さは１００ｎｍで形成されている。
【００６１】
なお、図３の（ｂ）に示される箇所においては、中層配線１０７は上下方向の配線ではなく、水平方向（紙面奥行き方向）の配線を行うために設けられたものである。よって、中層配線１０７に対しては第１段差１１２を形成していないが、中層配線１０７を上下方向の配線を行うために設ける場合においては、図３の（ａ）と同様にして、第１段差１１２を形成してもよい。
【００６２】
（第４工程）
図４の断面図に基づき、本実施形態に係る半導体装置の配線構造の形成方法について説明する。
【００６３】
第４工程は、第２層間絶縁膜１０８を形成する工程である。
【００６４】
（第４工程：第２層間絶縁膜形成工程）
図４の（ａ）に示される箇所では、第１層間絶縁膜１０３および第１段差１１２の上に、例えばプラズマＣＶＤ法によって、シリコン酸化膜であるＰ−ＳｉＯ膜を成膜し、第２層間絶縁膜１０８を形成する。
【００６５】
このとき、第１段差１１２の上に第２層間絶縁膜１０８が成膜されることにより、第１段差１１２に対応する箇所に、第２段差１１３が形成される。第２段差１１３は、第１層間絶縁膜１０３に対応する位置の第２層間絶縁膜１０８の上面と、下層プラグ１０６に対応する位置の第２層間絶縁膜１０８の上面との段差である。
【００６６】
第１層間絶縁膜１０３上に成膜される第２層間絶縁膜１０８の厚みは、例えば３０ｎｍ〜２５０ｎｍである。本実施形態では、第１層間絶縁膜１０３上に第２層間絶縁膜１０８が１２０ｎｍの厚みで成膜されている。
【００６７】
他方、下層プラグ１０６上に成膜される第２層間絶縁膜１０８の厚み（ｄ１）は、第１層間絶縁膜１０３上に成膜される第２層間絶縁膜１０８の厚み（ｄ２）とは一般に異なる。
【００６８】
特に、（第１段差）／（第１ホールの径）の値が０．３以上の場合、プラズマＣＶＤ法におけるＰ−ＳｉＯ膜において、第２段差１１３上に成膜される第２層間絶縁膜１０８の厚みは、
（ｉ）無機シリコン化合物であるＳｉＨ４を材料ガスに用いた成膜条件の場合、ｄ１はｄ２のおよそ５０％〜７５％の膜厚、つまり、ｄ１≒０．５×ｄ２〜０．７５×ｄ２、
（ｉｉ）有機シリコン化合物であるＳｉ（ＯＣ２Ｈ５）４、すなわちＴＥＯＳ（Tetra-Ethyl Ortho-Silicate）を材料ガスに用いた成膜条件の場合、ｄ１はｄ２のおよそ６５％〜８５％の膜厚、つまり、ｄ１≒０．６５×ｄ２〜０．８５×ｄ２、
となる。
【００６９】
すなわち、ｄ１＜ｄ２となる。さらに、ｄ１とｄ２との関係については、ｄ１はｄ２の８０％以下の膜厚、つまり、ｄ１≦０．８０×ｄ２であることが好ましい。
【００７０】
このとき、図３の（ａ）にて示される第１段差１１２の高さをｈ１とすると、図４の（ａ）にて示される第２段差１１３の高さｈ２は、ｈ２＝ｈ１＋（ｄ２−ｄ１）として表される。ここで、ｄ２＞ｄ１であるから、ｈ２＞ｈ１となる。従って、第２段差１１３の高さは、第１段差１１２の高さよりも大きい。
【００７１】
これらを考慮し、必要とされる半導体装置１の最終形状に応じて、（ｉ）または（ｉｉ）のいずれかの単層膜、もしくは、（ｉ）および（ｉｉ）の積層膜を、第１層間絶縁膜１０３および下層プラグ１０６の上に形成する。
【００７２】
本実施形態では、（ｉ）の条件で、第１層間絶縁膜１０３上に第２層間絶縁膜１０８が１２０ｎｍの厚みで成膜され（つまり、ｄ２＝１２０ｎｍ）、下層プラグ１０６上に第２層間絶縁膜１０８が約７０ｎｍの厚みで成膜される（つまり、ｄ１≒７０ｎｍ）。なお、材料ガスとして他の無機シリコン化合物を使用することもできる。
【００７３】
なお、図４の（ｂ）に示される箇所においては、中層配線は上下方向の配線を行うために設けられたものではないため、中層配線１０７に対して第２段差１１３が形成されない。但し、中層配線１０７を上下方向の配線を行うために設ける場合においては、図４の（ａ）と同様にして、第２段差１１３を設けてもよい。
【００７４】
（第５工程）
図５の断面図に基づき、本実施形態に係る半導体装置の配線構造の形成方法について説明する。
【００７５】
第５工程は、第４工程で形成された第２段差１１３の下部に存在する下層プラグ１０６を露出させる工程である。
【００７６】
（第５工程：下層プラグ露出工程）
図５の（ａ）に示される箇所では、第２層間絶縁膜１０８の上面をＲＩＥ法によりエッチングすることにより、下層プラグ１０６上に成膜された第２層間絶縁膜１０８を除去し、下層プラグ１０６を露出させる。図４の（ａ）に示すように、第１層間絶縁膜１０３上の第２層間絶縁膜１０８より下層プラグ１０６上の第２層間絶縁膜１０８の方が厚さが薄い。そのため、第１層間絶縁膜１０３上に第２層間絶縁膜１０８を残したまま、下層プラグ１０６上の第２層間絶縁膜１０８を除去することができる。
【００７７】
このとき、下層プラグ１０６上の第２層間絶縁膜１０８が除去されることにより、下層プラグ１０６に対応する箇所に、第２ホール１１４が形成される。第２ホール１１４の側面には、第２ホール１１４と対応する形状で第２層間絶縁膜１０８が残されている。第１ホールの側面上に残された第２層間絶縁膜１０８は、第２ホール１１４の側壁を構成している。なお第２ホールの底面は、露出した下層プラグ１０６の上面である。
【００７８】
なお、図５の（ｂ）に示される箇所においては、中層配線は上下方向の配線を行うために設けられたものではないため、第４工程で中層配線１０７に対して第２段差１１３が形成されておらず、第５工程では平坦な第２層間絶縁膜１０８の上面の一部がエッチングされるのみである。そのため、中層配線１０７の上面は第２層間絶縁膜１０８に覆われたままである。但し、中層配線１０７を上下方向の配線を行うために設ける場合においては、図５の（ａ）と同様にして、第４工程において設けられた第２段差１１３上に成膜された第２層間絶縁膜１０８を除去することにより、中層配線１０７を露出させ、第２ホール１１４を形成してよい。
【００７９】
（第６工程）
図６の断面図に基づき、本実施形態に係る半導体装置の配線構造の形成方法について説明する。
【００８０】
第６工程は、下層プラグ１０６と接続される上層プラグ１１１（第２プラグ）、および上層プラグ１１１と接続される上層配線１１０（第２配線）を形成する工程である。
【００８１】
（第６工程：上層配線および上層プラグ形成工程）
図６の（ａ）に示される箇所では、第２ホール１１４および第２層間絶縁膜１０８の上面に対して、
（ｉ）ＭＯＣＶＤ法またはスパッタ法により、ＴｉＮ膜を成膜し、
（ｉｉ）ＣＶＤ法により、Ｗ膜を成膜する、
ことにより金属膜を形成する。
【００８２】
これにより、第５工程で形成された第２ホール１１４を金属で完全に充填することによって、下層プラグ１０６と接続される上層プラグ１１１、および第２バリア１１６が形成される。また、第２層間絶縁膜１０８上に、上層プラグ１１１と接続される上層配線１１０、および第２バリア１１６が形成される。
【００８３】
本実施形態では、ＴｉＮ膜を１０ｎｍ、Ｗ膜を１００ｎｍそれぞれ成膜している。ここでは、第２バリア１１６はＴｉＮ膜で形成されており、上層プラグ１０６および上層配線１１０はＷ膜で形成されている。但し、上層プラグ１１１および上層配線１１０は、任意の導電体または導電性金属で形成されてよい。
【００８４】
上層プラグ１１１の側面には、第２ホール１１４と対応する形状で第２層間絶縁膜１０８が残されている。この第２層間絶縁膜１０８の形状は、図１１の（ａ）において示される従来技術により上層プラグ１１１が設けられた際の第２層間絶縁膜１０８の形状と異なっている。よって、半導体装置１の断面における第２層間絶縁膜１０８の形状を観察することによって、本実施形態の半導体装置の配線構造の形成方法が使用されたか否かを判断することができる。
【００８５】
なお、図６の（ｂ）に示される箇所においては、平坦な第２層間絶縁膜１０８上において上層配線１１０、および第２バリア１１６が形成されるのみであり、中層配線１０７と上層配線１１０とを接続するための上層プラグ１１１は形成されない。第１層間絶縁膜１０３とは別に第２層間絶縁膜１０８を設けることにより、中層配線１０７を上層配線１１０から絶縁することができる。但し、中層配線１０７を上下方向の配線を行うために設ける場合においては、図６の（ａ）と同様にして、第５工程において設けられた第２ホール１１４の内部に金属を充填することにより、中層配線１０７上に上層プラグ１１１を形成してもよい。
【００８６】
（半導体装置の配線構造の形成方法の効果）
本実施形態の半導体装置の形成方法は、下層プラグ１０６の上に第１段差１１２を設けるという点において、図７〜図１１において示されている従来の半導体装置の配線構造の形成方法と異なる。
【００８７】
本実施形態の半導体装置の形成方法においては、第１段差１１２に対応する箇所に第２段差１１３が形成され、第２段差１１３に対応する箇所に第２ホール１１４が形成される。続いて、第２ホール１１４を金属膜で充填し、上層プラグ１１１を形成することにより、上層プラグ１１１は、下層プラグ１０６の上に自己整合（セルフアライメント）で形成される。
【００８８】
これにより、上層プラグ１１１は、その中心線が、下層プラグ１０６の中心線と一致するように形成される。従って、上層プラグ１１１は、下層プラグ１０６とのずれが抑制されて形成され、接続不良のリスクの少ない、電気的に安定した配線構造を形成することが可能となる。
【００８９】
〔変形例１〕
本実施形態の第４工程において第２層間絶縁膜１０８を成膜する際、第２層間絶縁膜１０８は、有機シリコン化合物を材料ガスとして用いて形成されたシリコン酸化膜であってもよい。
【００９０】
〔変形例２〕
本実施形態の第４工程において第２層間絶縁膜１０８を成膜する際、第２層間絶縁膜１０８は、無機シリコン化合物を材料ガスとして用いて形成されたシリコン酸化膜と、有機シリコン化合物を材料ガスとして用いて形成されたシリコン酸化膜との積層構造であってもよい。
【００９１】
〔まとめ〕
本発明の一態様に係る半導体装置の製造方法は、第１配線（下層配線１０２）、第１層間絶縁膜（１０３）、第２層間絶縁膜（１０８）、および第２配線（上層配線１１０）がこの順に積層した半導体装置の製造方法であって、上記第１配線に対して上記第２配線側を上側として、上記第１層間絶縁膜に形成された第１ホール（１０４）の内部に上記第１配線と電気的に接続される第１プラグ（下層プラグ１０６）を形成する工程（ａ）と、上記第１プラグの一部を除去することにより、上記第１プラグの露出した表面と上記第１層間絶縁膜の表面との間に第１段差（１１２）を形成する工程（ｂ）と、上記第１段差に対応する箇所に第２層間絶縁膜が第２段差（１１３）を有するように、上記第１プラグおよび上記第１層間絶縁膜を覆う上記第２層間絶縁膜を形成する工程（ｃ）と、上記第１プラグの少なくとも一部が露出するように、かつ、上記第１層間絶縁膜が上記第２層間絶縁膜に覆われたままになるように、上記第１プラグに対応する位置および上記第１層間絶縁膜に対応する位置において上記第２層間絶縁膜を除去して、上記第１プラグに対応する位置に第２ホール（１１４）を形成する工程（ｄ）と、上記第２ホールの内部に上記第１プラグと電気的に接続される第２プラグ（上層プラグ１１１）を形成し、上記第２層間絶縁膜の上側に上記第２プラグと電気的に接続される上記第２配線を形成する工程（ｅ）とを含むことを特徴としている。
【００９２】
上記の構成によれば、第１ホールの内部に第１配線と電気的に接続される第１プラグが形成される（工程（ａ））。次に、第１プラグの一部を除去することにより、第１プラグの露出した表面と第１層間絶縁膜の表面との間に第１段差が形成される。（工程（ｂ））。次に、第１段差に対応する箇所に第２層間絶縁膜が第２段差を有するように、第１プラグおよび第１層間絶縁膜を覆う第２層間絶縁膜が形成される。（工程（ｃ））。次に、第１プラグの少なくとも一部が露出するように、かつ、第１層間絶縁膜が第２層間絶縁膜に覆われたままになるように、第１プラグに対応する位置および第１層間絶縁膜に対応する位置において、第２層間絶縁膜を除去して第２ホールが形成される（工程（ｄ））。次に、第２ホールの内部に第１プラグと電気的に接続される第２プラグを形成し、第２層間絶縁膜の上側に第２プラグと電気的に接続される第２配線が形成される（工程（ｅ））。
【００９３】
それゆえ、第１プラグおよび第２プラグは共に第１ホールの内部に形成される。そのため、第２プラグは第１プラグに対して自己整合で位置決めされる。よって、第２プラグは、その中心線が、第１プラグの中心線と一致するように、ずれが抑制されるように形成される。従って、第２プラグと第１プラグとの接続不良のリスクの少ない、電気的に安定した配線構造を形成することが可能となる。
【００９４】
上記工程（ｄ）においては、上記第１ホールの側面上に形成された上記第２層間絶縁膜が、上記第２ホールの側壁を構成していてもよい。
【００９５】
上記工程（ｃ）における上記第２段差は、上記工程（ｂ）における上記第１段差より大きい構成であってもよい。
【００９６】
上記工程（ｃ）において形成された上記第２層間絶縁膜について、上記第１プラグに対応する位置の上記第２層間絶縁膜の厚さは、上記第１層間絶縁膜に対応する位置の上記第２層間絶縁膜の厚さよりも薄い構成であってもよい。
【００９７】
上記工程（ｃ）において形成された上記第２層間絶縁膜について、上記第１プラグに対応する位置の上記第２層間絶縁膜の厚さは、上記第１層間絶縁膜に対応する位置の上記第２層間絶縁膜の厚さの８０％以下であってもよい。
【００９８】
上記工程（ｃ）においては、無機シリコン化合物を材料ガスとして用いて上記第２層間絶縁膜としてのシリコン酸化膜を形成してもよい。
【００９９】
上記工程（ｃ）においては、有機シリコン化合物を材料ガスとして用いて上記第２層間絶縁膜としてのシリコン酸化膜を形成してもよい。
【０１００】
上記工程（ｃ）においては、無機シリコン化合物を材料ガスとして用いて形成した第１シリコン酸化膜と、有機シリコン化合物を材料ガスとして用いて形成した第２シリコン酸化膜とを積層することによって上記第２層間絶縁膜を形成してもよい。
【０１０１】
上記第１プラグは、Ｗ（タングステン）またはＣｕ（銅）を含んだ材料で形成されてもよい。
【０１０２】
本発明の一態様に係る半導体装置は、第１配線（下層配線１０２）、第１層間絶縁膜（１０３）、第２層間絶縁膜（１０８）、および第２配線（上層配線１１０）がこの順に積層した半導体装置であって、上記第１配線に対して上記第２配線側を上側として、上記第１層間絶縁膜に形成された第１ホール（１０４）の内部に形成された、上記第１配線に電気的に接続される第１プラグ（下層プラグ１０６）と、上記第１ホールの内部に形成された、上記第２配線に電気的に接続される第２プラグ（上層プラグ１１１）とを備え、上記第２プラグは、上記第１プラグと電気的に接続されるように上記第１プラグの上側に形成されており、上記第１ホールの内部には、上記第２プラグと上記第１層間絶縁膜との間に、上記第２層間絶縁膜の一部である側壁が形成されていることを特徴としている。
【０１０３】
上記の構成によれば、第１プラグおよび第２プラグはともに第１ホールの内部に形成される。そのため、第２プラグは第１プラグに対して自己整合で位置決めされる。よって、第２プラグは、その中心線が、第１プラグの中心線と一致するように、ずれが抑制されるように形成される。従って、第２プラグと第１プラグとの接続不良のリスクの少ない、電気的に安定した配線構造を形成することが可能となる。
【０１０４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【産業上の利用可能性】
【０１０５】
本発明は、半導体装置の製造方法として利用可能であり、特に、導電性プラグの積層構造を用いた配線構造の形成工程に利用することができる。
【符号の説明】
【０１０６】
１  半導体装置
１０１  基板
１０２  下層配線（第１配線）
１０３  第１層間絶縁膜
１０４  第１ホール
１０６  下層プラグ（第１プラグ）
１０８  第２層間絶縁膜
１１０  上層配線（第２配線）
１１１  上層プラグ（第２プラグ）
１１２  第１段差
１１３  第２段差
１１４  第２ホール
【図１】
2014103214.tif 000003
【図２】
2014103214.tif 000004
【図３】
2014103214.tif 000005
【図４】
2014103214.tif 000006
【図５】
2014103214.tif 000007
【図６】
2014103214.tif 000008
【図７】
2014103214.tif 000009
【図８】
2014103214.tif 000010
【図９】
2014103214.tif 000011
【図１０】
2014103214.tif 000012
【図１１】
2014103214.tif 000013