(57)【要約】【課題】  電力損失を抑制した同期整流型コンバータを提供することを目的とする。【解決手段】  同期整流型コンバータ１００は、接続ノードＮ１に交流電圧が入力されるＭＯＳトランジスタＱ１、Ｑ２と、接続ノードＮ２に交流電圧が入力されるＭＯＳトランジスタＱ３、Ｑ４と、ＭＯＳトランジスタＱ１、Ｑ２の各ゲートにゲート信号を出力する第１の駆動回路１１０と、ＭＯＳトランジスタＱ３、Ｑ４のゲートにゲート信号を出力する第２の駆動回路１２０とを有し、入力される交流電圧に同期して、交流電圧が第１の半波期間のとき、ＭＯＳトランジスタＱ１、Ｑ４に電流が流され、第２の半波期間のとき、ＭＯＳトランジスタＱ２、Ｑ３に電流が流されるように駆動される。【選択図】  図２
2014103742.tif 000002
【特許請求の範囲】
【請求項１】
入力された交流電圧を直流電圧に変換して出力する同期整流型コンバータであって、
第1の電位の直流出力と第２の電位の直流出力との間に直列に接続された第１、第２のＭＯＳトランジスタと、
前記第１および第２の電位の直流出力との間に直列に接続された第３、第４のＭＯＳトランジスタと、
前記直流出力に流れる電流に応答して第１、第２、第３、および第４のＭＯＳトランジスタの各ゲートにゲート信号を出力する駆動手段とを有し、
交流電圧の一方の入力は、第１、第２のＭＯＳトランジスタを接続する第１のノードに接続され、交流電圧の他方の入力は、第３、第４のＭＯＳトランジスタを接続する第２のノードに接続され、
前記駆動手段は、前記第１または第２の電位の直流出力に流れる電流を検出する検出回路を含み、当該検出回路により電流が検出された期間、入力される交流電圧に応答して、第１の半波期間のときに第１、第４のＭＯＳトランジスタに電流が流れ、第２の半波期間のときに第２、第３のＭＯＳトランジスタに電流が流れる、同期整流ブリッジ。
【請求項２】
前記駆動手段は、前記検出回路に電気的に接続された第３および第４のノードを含み、第１の半波期間のとき第３のノードは、第１の電圧レベル、第４のノードは第２の電圧レベルにあり、第２の半波期間のとき第３のノードは第２の電圧レベル、第４のノードは、第１の電圧レベルにあり、第１、第４のＭＯＳトランジスタは、第３のノードの電圧に応答して動作され、第２、第３のＭＯＳトランジスタは、第４のノードの電圧に応答して動作される、請求項１に記載の同期整流ブリッジ。
【請求項３】
前記第３のノードは、前記第１のノードに電気的に接続され、前記第４のオードは、前記第２のノードに電気的に接続される、請求項２に記載の同期整流ブリッジ。
【請求項４】
前記第３のノードおよび前記第４のノードは、それぞれダイオードを介して前記検出回路に電気的に接続される、請求項２または３に記載の同期整流ブリッジ。
【請求項５】
前記検出回路は、第１、第２の入力と出力とを含む比較回路を含み、前記第１の入力は、第１の抵抗を介して前記直流出力に接続され、前記第２の入力は、第２の抵抗を介して前記直流出力に接続される、請求項１に記載の同期整流ブリッジ。
【請求項６】
前記第１の入力と第２の入力との間にはコンデンサが形成され、前記比較回路の出力は、第１および第２の入力の比較結果に基づき第１のレベルまたは第２のレベルの出力信号を提供する、請求項５に記載の同期整流ブリッジ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源を直流電源に変換する同期整流型コンバータに関する。
【背景技術】
【０００２】
商用交流電源またはスイッチング電源により生成された交流電源を直流電源に変換するＡＣ−ＤＣコンバータとして、ダイオードブリッジを使用したものが知られている。例えば特許文献１は、図１に示すように、整流用ダイオードブリッジ２、３、４、５と出力コンデンサ７との間にインダクタ６とコンデンサ９を直列に接続したＡＣ−ＤＣコンバータを開示している。このＡＣ−ＤＣコンバータでは、設定手段１４、１７により第１、第２の期間を設定し、スイッチング手段１０、１１、１２、１３は、第１、第２の期間に応じてコンデンサ９、インダクタ、および出力コンデンサ間の接続を切り替えることで、高いスイッチング周波数のときのスイッチングロスを低減している。
【０００３】
【特許文献１】特開平１０−３０４６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の特許文献１に示すようなダイオードブリッジを整流回路に利用したコンバータは、ダイオードの順方向電圧による電力損失が大きいという課題がある。特に、入力される交流電源の電圧または電流が大きくなれば、それに応じて大きな電力が損失されてしまい、これを到底無視することはできなくなる。
【０００５】
本発明は、このような従来の課題を解決するものであり、電力の損失を抑制した同期整流型コンバータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る同期整流型コンバータは、入力された交流電圧を直流電圧に変換して出力するものであって、第1の電位の直流出力と第２の電位の直流出力との間に直列に接続された第１、第２のＭＯＳトランジスタと、前記第１および第２の電位の直流出力との間に直列に接続された第３、第４のＭＯＳトランジスタと、前記直流出力に流れる電流に応答して第１、第２、第３、および第４のＭＯＳトランジスタの各ゲートにゲート信号を出力する駆動手段とを有し、交流電圧の一方の入力は、第１、第２のＭＯＳトランジスタを接続する第１のノードに接続され、交流電圧の他方の入力は、第３、第４のＭＯＳトランジスタを接続する第２のノードに接続され、前記駆動手段は、前記第１または第２の電位の直流出力に流れる電流を検出する検出回路を含み、当該検出回路により電流が検出された期間、入力される交流電圧に応答して、第１の半波期間のときに第１、第４のＭＯＳトランジスタに電流が流れ、第２の半波期間のときに第２、第３のＭＯＳトランジスタに電流が流れる、同期整流ブリッジ。
【０００７】
好ましくは前記駆動手段は、前記検出回路に電気的に接続された第３および第４のノードを含み、第１の半波期間のとき第３のノードは、第１の電圧レベル、第４のノードは第２の電圧レベルにあり、第２の半波期間のとき第３のノードは第２の電圧レベル、第４のノードは、第１の電圧レベルにあり、第１、第４のＭＯＳトランジスタは、第３のノードの電圧に応答して動作され、第２、第３のＭＯＳトランジスタは、第４のノードの電圧に応答して動作される。
【０００８】
好ましくは前記第３のノードは、前記第１のノードに電気的に接続され、前記第４のオードは、前記第２のノードに電気的に接続される。好ましくは前記第３のノードおよび前記第４のノードは、それぞれダイオードを介して前記検出回路に電気的に接続される。
【０００９】
好ましくは前記検出回路は、第１、第２の入力と出力とを含む比較回路を含み、前記第１の入力は、第１の抵抗を介して前記直流出力に接続され、前記第２の入力は、第２の抵抗を介して前記直流出力に接続される。好ましくは前記第１の入力と第２の入力との間にはコンデンサが形成され、前記比較回路の出力は、第１および第２の入力の比較結果に基づき第１のレベルまたは第２のレベルの出力信号を提供する。
【発明の効果】
【００１０】
本発明によれば、第１ないし第４のトランジスタ（ＭＯＳＦＥＴ）を用いて交流電圧を直流電圧に変換するようにしたので、従来のダイオードブリッジによる整流と比較して、電力損失を大幅に低減することができる。特に、負荷電流が大きくなるような場合には、電力損失の低減の効果が大きい。
【図面の簡単な説明】
【００１１】
【図１】従来のＡＣ−ＤＣコンバータの構成を示す図である。
【図２】本発明の第１の実施例に係る同期整流型コンバータの構成を示す回路図である。
【図３】本発明の第２の実施例に係る同期整流型コンバータの構成を示す回路図である。
【図４】本発明の第３の実施例に係る同期整流型コンバータの構成を示す回路図である。
【図５】本実施例の同期整流型ブリッジと従来のダイオードブリッジとの損失比較を説明する図である。
【発明を実施するための最良の形態】
【００１２】
本発明の最良の実施の形態について図面を参照して詳細に説明する。以下の例では、同期整流素子にＭＯＳＦＥＴ（以下、ＦＥＴと略す）を用いたＡＣ−ＤＣコンバータを例に説明をする。
【実施例】
【００１３】
図２は、本発明の第１の実施例に係る同期整流型コンバータの構成を示す回路図である。同期整流型コンバータ１００は、商用交流電圧またはスイッチング電源により変換された交流電圧、例えばＡＣ２４Ｖを入力する交流入力ＡＣＩＮ、プラス側の直流電圧を出力する直流出力＋ＤＣ、マイナス側の直流電圧を出力する直流出力−ＤＣ、整流素子としてのＮチャンネル型のＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３、ＦＥＴＱ４、ＦＥＴＱ１、Ｑ２を駆動する第１の駆動回路１１０、ＦＥＴＱ３、Ｑ４を駆動する第２の駆動回路１２０、交流電圧の半波に同期して電流を検出するコンパレータ１３０とを含んで構成される。図中、Ｒ１〜Ｒ１７は抵抗、Ｃ１〜Ｃ１２はコンデンサ、Ｄ１〜Ｄ４はダイオード、Ｄ１ｐ〜Ｄ４ｐはＦＥＴＱ１、Ｑ２、Ｑ３、Ｑ４の寄生ダイオード、ＺＤ１〜ＺＤ３はツェナーダイオードである。第１および第２の駆動回路１１０、１２０は、好ましくは半導体集積回路によって構成され、また好ましくは同期整流コンバータ１００は、１つのモジュールまたはパッケージに収容される。
【００１４】
同期整流コンバータ１００の直流出力＋ＤＣと−ＤＣには、図示しない平滑用コンデンサが接続され、さらに負荷が接続される。直流出力＋ＤＣと直流出力−ＤＣの間に、ＦＥＴＱ１およびＦＥＴＱ２と、ＦＥＴＱ３およびＦＥＴＱ４とがそれぞれ直列に接続されている。ＦＥＴＱ１がＦＥＴＱ２に接続される接続ノードＮ１には、交流電圧の一方の交流入力ＡＣＩＮが接続される。ＦＥＴＱ１のゲートは、抵抗Ｒ５を介して第１の駆動回路１１０の出力Ｈｏに接続され、ＦＥＴＱ１のゲート−ソース間には、抵抗Ｒ１が接続されている。直流出力ＤＣ＋と接続ノードＮ１の間には、ＦＥＴＱ１と並列に寄生ダイオードＤ１ｐおよびコンデンサＣ１が接続されている。
【００１５】
ＦＥＴＱ２のゲートは、抵抗Ｒ６を介して第１の駆動回路１１０の出力Ｌｏに接続され、ＦＥＴＱ２のゲート−ソース間には、抵抗Ｒ２が接続されている。直流出力ＤＣ−と接続ノードＮ１の間には、ＦＥＴＱ２と並列に寄生ダイオードＤ２ｐとコンデンサＣ２が接続されている。
【００１６】
また、ＦＥＴＱ３がＦＥＴＱ４に接続される接続ノードＮ２には、交流電圧の他方の交流入力ＡＣＩＮが接続される。ＦＥＴＱ３のゲートは、抵抗Ｒ７を介して第２の駆動回路１２０の出力Ｈｏに接続され、ＦＥＴＱ３のゲート−ソース間には、抵抗Ｒ３が接続されている。直流出力ＤＣ＋とノードＮ２の間には、ＦＥＴＱ３と並列に寄生ダイオードＤ３ｐとコンデンサＣ３が接続されている。
【００１７】
ＦＥＴＱ４のゲートは、抵抗Ｒ８を介して駆動回路１２０の出力Ｌｏに接続され、ＦＥＴＱ４のゲート−ソース間には、抵抗Ｒ４が接続されている。直流出力ＤＣ−とノードＮ２の間には、ＦＥＴＱ４と並列に寄生ダイオードＤ４ｐとコンデンサＣ４が接続されている。
【００１８】
直流出力ＤＣ−には、抵抗Ｒ１４、Ｒ１５が接続され、抵抗Ｒ１５は、コンパレータ１３０の非反転入力ＩＮ＋に接続されている。抵抗Ｒ１４は、ノードＮ３に接続され、ノードＮ３と抵抗Ｒ１５の間にはコンデンサＣ１２が接続されている。ノードＮ３はさらに、抵抗Ｒ１７に接続され、抵抗Ｒ１７は、コンパレータ１３０の反転入力ＩＮ−に接続されている。Ｒ１４は、電流検出用の抵抗として機能し、抵抗Ｒ１５、コンデンサＣ１２は、ＣＲ時定数のノイズ除去フィルターとして機能する。
【００１９】
コンパレータ１３０は、入力される交流電圧に同期し、すなわち平滑コンデンサが充電されるときまたは放電されるときに流れる電流に応答して出力ＯＵＴからハイレベル（正の電圧）またはローレベル（負の電圧）の電圧を出力する。出力ＯＵＴは、ダイオードＤ３のカソードに接続され、ダイオードＤ３のアノードはノードＮ４に接続される。ノードＮ４は、第１の駆動回路１１０の入力ＨＩＮと第２の駆動回路１２０のＬＩＮにそれぞれ接続される。また、ノードＮ４は、抵抗Ｒ９に接続され、抵抗Ｒ９は、接続ノードＮ１に接続される。さらにノードＮ４とノードＮ３間には、抵抗Ｒ１１、コンデンサＣ９、ツェナーダイオードＺＤ１が並列に接続されている。
【００２０】
コンパレータ１３０の出力ＯＵＴはさらに、ダイオードＤ４のカソードに接続され、ダイオードＤ４のアノードは、ノードＮ５に接続される。ノードＮ５は、第１の駆動回路１１０の入力ＬＩＮと第２の駆動回路１２０のＨＩＮにそれぞれ接続される。また、ノードＮ５は、抵抗Ｒ１０に接続され、抵抗Ｒ１０はノードＮ２に接続されている。さらにノードＮ５とノードＮ３間には、抵抗Ｒ１２、コンデンサＣ１０、ツェナーダイオードＺＤ２が並列に接続されている。
【００２１】
第１の駆動回路１１０の電源Ｖｃｃは、ダイオードＤ１、コンデンサＣ５を介して接続ノードＮ１に接続され、第２の駆動回路１２０の電源Ｖｃｃは、ダイオードＤ２、コンデンサＣ６を介して接続ノードＮ２に接続される。また、直流出力ＤＣ＋とノードＮ３の間には、ダイオードＤ５、抵抗Ｒ１３、ツェナーダイオードＺＤ３が直列に接続されている。
【００２２】
次に、同期整流型コンバータの動作について説明する。コンパレータ１３０は、平滑コンデンサの充電または放電時に流れる電流を検知し、電流を検知すると、ハイレベルの電圧を出力する。コンパレータ１３０の出力ＯＵＴがハイレベルのとき、ダイオードＤ３、Ｄ４のカソードには高電圧が印加され、ノードＮ４またはＮ５には、ツェナーダイオードＺＤ１、ＺＤ２によって一定の高電圧が保持される。すなわち、ノードＮ１に交流電流が入力されるとき、ノードＮ４はハイレベルであり、従って、第１の駆動回路１１０のＨＩＮにハイレベルの電圧が印加され、第２の駆動回路１２０のＬＩＮにハイレベルの電圧が印加される。このとき、ノードＮ２には交流電流が入力されていないので、ノードＮ５の電位はローレベルのままであり、従って、第１の駆動回路１１０のＬＩＮにローレベルの電圧が印加され、第２の駆動回路１２０のＨＩＮにローレベルの電圧が印加される。コンパレータ１３０によって充電または放電時の電流が検知されないとき、コンパレータ１３０の出力ＯＵＴは、ローレベルの電圧となり、ノードＮ４、Ｎ５は、ダイオードＤ３、Ｄ４を介してローレベルに保持される。
【００２３】
上記したようにノードＮ４がハイレベルであるとき、第１および第２の駆動回路１１０、１２０の入力ＨＩＮ、ＬＩＮには、ハイレベルの信号が入力され、対応する出力Ｈｏ、Ｌｏからはハイレベルのゲート信号が出力され、ＦＥＴＱ１、ＦＥＴＱ４がオン状態に置かれる。ノードＮ５がハイレベルであるとき、第１および第２の駆動回路１１０、１２０の入力ＬＩＮ、ＨＩＮにはハイレベルの信号が入力され、対応する出力Ｌｏ、Ｈｏからはハイレベルのゲート信号が出力され、ＦＥＴＱ２、ＦＥＴＱ３がオン状態に置かれる。
【００２４】
ノードＮ４がローレベルであるとき、第１、第２の駆動回路１１０、１２０の入力ＨＩＮ、ＬＩＮはローレベルとなり、対応する出力Ｈｏ、Ｌｏからはローレベルのゲート信号が出力される。このため、ＦＥＴＱ１、ＦＥＴＱ４は、オフ状態に置かれる。同様に、ノードＮ５がローレベルであるとき、第１、第２の駆動回路１１０、１２０の入力ＬＩＮ、ＨＩＮはローレベルとなり、対応する出力Ｌｏ、Ｈｏからはローレベルのゲート信号が出力され、ＦＥＴＱ２、ＦＥＴＱ３がオフ状態に置かれる。
【００２５】
こうして、コンパレータ１３０の出力ＯＵＴがハイレベルを出力している期間、交流入力ＡＣＩＮに正側の交流電圧が印加されると、交流電流は、ノードＮ１から、ダイオード接続されたＦＥＴＱ１、直流出力＋ＤＣ、平滑コンデンサ、直流出力−ＤＣ、ダイオード接続されたＦＥＴＱ４、ノードＮ２の経路を流れる。また、負側の交流電圧が印加されると、交流電流は、ノードＮ２、ダイオード接続されたＦＥＴＱ３、直流出力＋ＤＣ、平滑コンデンサ、直流出力−ＤＣ、ダイオード接続されたＦＥＴＱ２、ノードＮ１の経路を流れる。こうして、交流電圧の半波毎に整流が行われる。
【００２６】
上記実施例では、電流が流れる期間、ＦＥＴＱ１〜Ｑ４を動作状態にするため、安全にかつ効率良く交流電圧を整流することができる。なお、上記実施例では、コンパレータ１３０を直流出力ＤＣ−側に設ける例を示したが、これ以外に、直流出力ＤＣ＋側に設けるようにしてもよい。さらに上記実施例では、ＡＣ２４Ｖの交流電圧を直流電圧に変換する例を示したが、ＡＣ１００Ｖの交流電圧にも適用することができる。特に、１０アンペア以上の大きな入力を有するコンバータの場合、ＦＥＴの使用による電力損失の低減の効果は大きい。
【００２７】
さらに、遊技機の電源システムは、ＡＣ２４Ｖの交流電源を用いるが、負荷が非常に大きく、入力電流も非常に大きくなる。このため、本実施例のＡＣ−ＤＣコンバータを電源システムに適用すれば、従来のダイオードブリッジによる整流と比較して、格段の電力損失の低減を図ることができる。
【００２８】
上記第１の実施例では、平滑コンデンサに流れる電流に同期してＦＥＴＱ１〜ＦＥＴＱ４を動作させる例を示したが、これ以外にも、例えば、交流電圧と基準電圧(例えば接地電位)に比較して、それに応答してＦＥＴＱ１〜Ｑ４のスイッチングを制御するようにしてもよい。
【００２９】
次に、本発明の第２の実施例に係る同期整流型コンバータを図３に示す。第２の実施例に係る同期整流型コンバータ１００Ａは、第１の実施例の同期整流型コンバータ１００と基本的な動作は同じであるが、第１の実施例では、コンパレータが抵抗Ｒ１４を流れる電流を検出するため、その電流が大きいと、そこでの電力損失が無視できなくなる。そこで、第２の実施例では、抵抗Ｒ１４等を用いる変わりに、ＦＥＴＱ２、Ｑ４のオン抵抗またはそこを流れる電流を検出する。
【００３０】
コンパレータ１３０Ａの反転入力、非反転入力は、ＦＥＴＱ２のドレイン、ソースに接続され、出力ＯＵＴは、ノードＮ６に接続される。ノードＮ６は、第１の駆動回路１１０の入力ＨＩＮと第２の駆動回路１２０の入力ＬＩＮに接続される。同様に、コンパレータ１３０Ｂの反転入力、非反転入力は、ＦＥＴＱ４のドレイン、ソースに接続され、出力ＯＵＴは、ノードＮ７に接続される。ノードＮ７は、第１の駆動回路１１０の入力ＬＩＮと第２の駆動回路１２０の入力ＨＩＮに接続される。
【００３１】
上記したように、正側の交流電圧が印加されるとき、直流出力−ＤＣからＦＥＴＱ４（寄生ダイオードＤ４ｐ）を通してノードＮ２に電流が流れる。この電流が検出されると、コンパレータ１３０Ｂの出力ＯＵＴがハイレベルの電圧となり、ノードＮ７がハイレベルとなる。これにより、第１の駆動回路１１０の入力ＨＩＮがハイレベルとなり、その出力Ｈｏからハイレベルのゲート信号がＦＥＴＱ１に出力される。また、第２の駆動回路１２０の入力ＬＩＮがハイレベルとなり、出力Ｌｏからハイレベルのゲート信号がＦＥＴＱ４に出力される。
【００３２】
同様に、負側の交流電圧が印加されるとき、ＦＥＴＱ２（寄生ダイオードＤ２ｐ）を介してノードＮ１に電流が流れる。この電流が検出されると、コンパレータ１３０Ａの出力ＯＵＴがハイレベルとなり、ノードＮ６がハイレベルとなる。これにより、第１、第２の駆動回路１１０、１２０は、ＦＥＴＱ２、ＦＥＴＱ４にハイレベルのゲート信号を出力する。
【００３３】
上記第１および第２の実施例では、第１、第２の駆動回路１１０、１２０を半導体集積回路により構成する例を示したが、集積回路の代わりに、複数の電子部品（抵抗、コンデンサ、トランジスタなどのディスクリート部品）によって、同様の駆動回路を構成するようにしてもよい。
【００３４】
次に、本発明の第３の実施例に係る同期整流型コンバータを図４に示す。第３の実施例に係る同期整流型コンバータ１００Ｂは、ＦＥＴＱ１〜Ｑ４のスイッチングを制御するためにカレントトランス２００を用いる。カレントトランス２００は、電流を巻線に応じて電圧に変換し、各ＦＥＴＱ１〜Ｑ４へのゲート信号を供給する。カレントトランス２００は、好ましくは、複数の低周波トランスを含み、電流を巻線に応じた電圧に変換する。なお、ＦＥＴＱ１〜Ｑ４の動作は、第１の実施例のときと同様である。
【００３５】
次に、本実施例に係る同期整流型回路と従来のダイオードブリッジの電力損失を比較する。図５（ａ）は、従来のダイオードブリッジによる整流回路示し、図５（ｂ）は、本発明のトランジスタによる同期整流回路を示している。ここで、図５（ａ）のダイオードブリッジに入力される交流電圧を２４Ｖ、出力を３００Ｗと想定する。入力電流は、３００／２４＝１２．５Ａ、ショットキーダイオードの順方向電圧降下は約０．６Ｖであるため、ダイオードブリッジによる損失は、０．６×２×１２．５＝１５Ｗとなる。
【００３６】
他方、図５（ｂ）の同期整流型ブリッジに入力される交流電圧を２４Ｖ、出力を３００Ｗと想定する。入力電流は、３００／２４＝１２．５Ａ、ＭＯＳＦＥＴのオン抵抗は６ｍΩ×２となる。従って、この同期整流回路による損失は、１２．５２×０．０１２＝１．８７５Ｗとなる。このように、本実施例の同期整流型回路は、従来のダイオードブリッジによる整流回路よりも大幅に電力損失を小さくすることができる。これらの対比は一例であるが、入力される交流電圧が１００Ｖであっても、同様に電力損失を小さくすることができるのは言うまでもない。
【００３７】
本発明に係る同期整流型コンバータは、商用交流電源やスイッチング電源により生成された交流電源を直流電源に変換する電源装置または電源システムにおいて利用される。
【００３８】
以上、本発明の好ましい実施例について詳述したが、本発明は、特定の実施形態に限定されるものではなく、請求項の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００３９】
例えば、図２に示す同期整流型コンバータの動作と等価な回路構成をするために、ＭＯＳＦＥＴ、キャパシタ、抵抗を適宜変更することができる。さらに、本発明は、交流電圧、直流電圧あるいは負荷を特定の大きさに限定するものではない。
【符号の説明】
【００４０】
１００：同期整流型コンバータ
１１０、１２０：駆動回路
１３０、１３０Ａ、１３０Ｂ：コンパレータ
２００：カレントトランス
ＡＣＩＮ：交流入力
ＤＣ＋、ＤＣ−：直流出力
【図１】
2014103742.tif 000003
【図２】
2014103742.tif 000004
【図３】
2014103742.tif 000005
【図４】
2014103742.tif 000006
【図５】
2014103742.tif 000007