(57)【要約】【課題】複数の現像装置において現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減するように現像ローラ電圧と現像ブレード電圧との電位差を制御する電圧出力回路において、高圧電源の共用化を図る。【解決手段】電圧出力装置１４は、単一の高圧出力生成部１４１を備えている。電圧出力部１４２は、複数の現像装置４ａ，４ｂ，４ｃ，４ｄのそれぞれに現像ローラ電圧と現像ブレード電圧とを供給する複数のステーションの有している。複数のステーションに対して単一の高圧出力生成部１４１を設けることで、高圧出力生成部１４１の共用化が実現される。これにより、高圧出力生成部１４１の数量を抑えることが可能となり、製造コストを削減できるようになる。【選択図】図１
2014032260.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ異なる色のトナー像を現像する複数の現像装置に備えられた現像部材に印加する現像部材電圧と規制部材に印加する規制部材電圧とを生成する電圧出力装置であって、
前記現像部材電圧と前記規制部材電圧を生成するための電圧を供給する単一の電源部と、
前記電源部から供給された電圧をそれぞれ前記現像部材電圧と前記規制部材電圧とに変換する複数の電圧変換部と
を有し、
前記複数の電圧変換部は前記複数の現像装置に対して一対一で設けられており、
さらに、前記複数の電圧変換部のそれぞれは、
前記電源部に直列に接続された第一の抵抗素子と、
前記第一の抵抗素子と直列に接続された第二の抵抗素子と、
前記第二の抵抗素子と直列に接続され、前記第一の抵抗素子と前記第二の抵抗素子に流れる電流を制御する電流制御部と、
前記第一の抵抗素子と前記第二の抵抗素子との間に設けられ、前記第一の抵抗素子と前記第二の抵抗素子との間の電位を前記規制部材電圧として出力する第一出力部と、
前記第二の抵抗素子と前記電流制御部との間に設けられ、前記第二の抵抗素子と前記電流制御部との間の電位を前記現像部材電圧として出力する第二出力部と、
前記現像部材電圧が所定の電圧となるように前記電流制御部を制御する制御回路とを有し、
前記電源部は、前記現像部材電圧と前記規制部材電圧との電位差が所定値となるように出力電圧を可変制御することを特徴とする電圧出力装置。
【請求項２】
前記現像装置の駆動速度と前記現像装置が設置されている環境の環境条件との組み合わせに対応した前記現像部材電圧と前記規制部材電圧との電位差と、前記現像装置の駆動速度と前記現像装置が設置されている環境の環境条件との組み合わせに対応した前記現像部材と前記規制部材との間の抵抗値と、前記第一の抵抗素子の抵抗値と前記第二の抵抗素子の抵抗値と、前記現像部材電圧とから前記複数の電圧変換部で必要となる前記電源部の仮出力電圧を求め、求められた前記複数の電圧変換部で必要となる前記電源部の仮出力電圧のうちで最大値と最小値とを決定し、当該最大値と当該最小値との中点となる出力電圧を決定する出力電圧決定部をさらに有し、
前記電源部は、前記出力電圧決定部が決定した出力電圧を前記複数の電圧変換部に対して共通に供給することを特徴とする請求項１に記載の電圧出力装置。
【請求項３】
前記第一の抵抗素子と前記第二の抵抗素子に直列に接続された定電圧素子をさらに備え、
前記第一出力部は、前記第一の抵抗素子と前記定電圧素子との間の電位を前記規制部材電圧として出力することを特徴とする請求項１に記載の電圧出力装置。
【請求項４】
前記現像装置の駆動速度と前記現像装置が設置されている環境の環境条件との組み合わせに対応した前記現像部材電圧と前記規制部材電圧との電位差と、前記現像装置の駆動速度と前記現像装置が設置されている環境の環境条件との組み合わせに対応した前記現像部材と前記規制部材との間の抵抗値と、前記第一の抵抗素子の抵抗値と前記第二の抵抗素子の抵抗値と、前記定電圧素子に印加される一定の電圧と、前記現像部材電圧とから前記複数の電圧変換部で必要となる前記電源部の仮出力電圧を求め、求められた前記複数の電圧変換部で必要となる前記電源部の仮出力電圧のうちで最大値と最小値とを決定し、当該最大値と当該最小値との中点となる出力電圧を決定する出力電圧決定部をさらに有し、
前記電源部は、前記出力電圧決定部が決定した出力電圧を前記複数の電圧変換部に対して共通に供給することを特徴とする請求項３に記載の電圧出力装置。
【請求項５】
前記複数の現像装置のそれぞれについて前記現像部材電圧と前記規制部材電圧との電位差の許容範囲を示すデータを記憶した記憶部と、
前記現像装置の駆動速度と前記現像装置が設置されている環境の環境条件との組み合わせに対応した前記現像部材電圧と前記規制部材電圧との電位差を中心値として、前記許容範囲のデータを用いて、前記複数の現像装置のそれぞれについて前記現像部材電圧と前記規制部材電圧との電位差の許容範囲の上限値と下限値とを求め、前記複数の現像装置のそれぞれについて前記電位差の下限値を用いて、前記複数の電圧変換部で必要となる前記電源部の仮出力電圧を求め、前記複数の現像装置それぞれの前記仮出力電圧のうちで最小値を決定し、前記複数の現像装置のうちで当該最小値となった仮出力電圧に対応した現像装置についての前記電位差のプラス側の許容値を前記記憶部から読み出し、前記複数の現像装置のそれぞれについて前記電位差の上限値を用いて、前記複数の電圧変換部で必要となる前記電源部の仮出力電圧を求め、前記複数の現像装置それぞれの前記仮出力電圧のうちで最大値を決定し、前記複数の現像装置のうちで当該最大値となった仮出力電圧に対応した現像装置についての前記電位差のマイナス側の許容値を前記記憶部から読み出し、前記決定した最小値と前記記憶部から読み出した前記プラス側の許容値と、前記決定した最大値と前記記憶部から読み出した前記マイナス側の許容値とから前記電源部の出力電圧を決定する出力電圧決定部と
をさらに有することを特徴とする請求項１または３に記載の電圧出力装置。
【請求項６】
画像形成装置であって、
静電潜像をトナーにより現像する現像部材と当該現像部材に付着したトナーの厚さを規制する規制部材とを有した複数の現像装置と、
前記複数の現像装置に一対一で設けられ、前記現像部材に印加する現像部材電圧と前記規制部材に印加する規制部材電圧を生成して出力する複数の電圧出力部と、
前記複数の電圧出力部に対して共通の出力電圧を印加する電源部と、
前記現像部材と前記規制部材との間の電位差を前記画像形成装置の駆動速度と前記画像形成装置が配置された環境の環境条件との組み合わせに対応した前記現像部材と前記規制部材との間の電位差の目標値にするための前記電源部からの出力電圧である仮出力電圧を、前記複数の現像装置それぞれについて求め、前記複数の現像装置それぞれの前記仮出力電圧のうちで最大値から最小値までの範囲内で前記複数の現像装置のそれぞれに対する電圧を前記出力電圧として決定して前記電源部に設定する出力電圧決定部と
を有することを特徴とする画像形成装置。
【請求項７】
それぞれ異なる色のトナー像を現像する複数の現像装置と、前記複数の現像装置のそれぞれに備えられた現像部材に印加する現像部材電圧と規制部材に印加する規制部材電圧とを生成する電圧出力装置とを有するカラー画像形成装置であって、
前記現像部材電圧と前記規制部材電圧を生成するための電圧を供給する単一の電源部と、
前記電源部から供給された電圧をそれぞれ前記現像部材電圧と前記規制部材電圧とに変換する複数の電圧変換部と
を有し、
前記複数の電圧変換部は前記複数の現像装置に対して一対一で設けられており、
さらに、前記複数の電圧変換部のそれぞれは、
前記電源部に直列に接続された第一の抵抗素子と、
前記第一の抵抗素子と直列に接続された第二の抵抗素子と、
前記第二の抵抗素子と直列に接続され、前記第一の抵抗素子と前記第二の抵抗素子に流れる電流を制御する電流制御部と、
前記第一の抵抗素子と前記第二の抵抗素子との間に設けられ、前記第一の抵抗素子と前記第二の抵抗素子との間の電位を前記規制部材電圧として出力する第一出力部と、
前記第二の抵抗素子と前記電流制御部との間に設けられ、前記第二の抵抗素子と前記電流制御部との間の電位を前記現像部材電圧として出力する第二出力部と、
前記現像部材電圧が所定の電圧となるように前記電流制御部を制御する制御回路とを有し、
前記電源部は、前記現像部材電圧と前記規制部材電圧との電位差が所定値となるように出力電圧を可変制御することを特徴とするカラー画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真方式の画像形成装置およびカラー画像形成装置とそれに利用可能な電圧出力装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成プロセスでは、トナーが供給ローラによって現像部材としての現像ローラに供給され、トナーを規制する規制部材としての現像ブレードによって現像ローラ上のトナーが薄層状に規制され、薄層状のトナーが感光ドラムの表面の静電潜像を現像する。静電潜像へのトナーの付着を促進するために、現像ローラには高電圧（現像ローラバイアスという）が印加される。
【０００３】
さらに、現像ブレードには現像ローラバイアスに対し一定の電位差が保たれた高電圧（現像ブレードバイアスという）が印加される。現像ブレードバイアスを印加する理由は、トナーが現像ブレードに融着したり、現像ローラの表面にトナーフィルミングが発生したりしないようにするためである。トナーフィルミングとは、現像ローラの表面の広域にわたってトナーが固着してしまう現象をいう。
【０００４】
ところで、画像形成装置が設置された環境に依存して、現像ローラバイアスと現像ブレードバイアスとの間の適切な電位差は異なる。そこで、特許文献１、２によれば、現像ローラバイアスを供給する出力可変の高圧電源と現像ブレードバイアスを供給する出力可変の高圧電源とを独立して設けることが提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２２１７７６号公報
【特許文献２】特開２００６−２２１１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
カラー画像形成装置では、トナー色ごとに、現像ローラと現像ブレードが配置される。よって、色ごとに、現像ローラバイアスと現像ブレードバイアスそれぞれを供給するための高圧電源が必要となってしまう。これは製造コストのアップを招く。そこで、複数の色間で、現像ローラバイアスと現像ブレードバイアスそれぞれを供給するための高圧電源を共用すれば、高圧電源の数量を抑えることができる。しかし、高圧電源の共用化は次の理由から困難であった。
【０００７】
トナーカートリッジ内の現像ローラと現像ブレード間には電気的抵抗が存在する。また、その抵抗値は現像ローラの回転速度（つまりプリントスピード）や環境温度によって変化する。具体的には、プリントスピードが遅いほど抵抗値は高くなり、プリントスピードが速いほど抵抗値は低くなる。また、環境温度が低いほど抵抗値は高くなり、環境温度が高いほど抵抗値は低くなる。また、カラー画像形成装置では複数の現像装置が存在するため、各現像装置での抵抗値も異なっている。よって、プリントスピードと環境条件に応じて、現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減可能な適切な現像ローラ・現像ブレード間の電位差が現像装置ごとに変化してしまう。そのため現像装置ごとに電位差の最適化が必要となり、現像装置ごとに高圧電源が必要となってしまう。このような理由からも高圧電源の共用化は実現されていなかった。
【０００８】
そこで、本発明は、複数の現像装置で現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減するように現像ローラバイアスと現像ブレードバイアスとの電位差を制御するバイアス出力回路において、高圧電源の共用化を図ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、
それぞれ異なる色のトナー像を現像する複数の現像装置に備えられた現像部材に印加する現像部材電圧と規制部材に印加する規制部材電圧とを生成する電圧出力装置であって、
前記現像部材電圧と前記規制部材電圧を生成するための電圧を供給する単一の電源部と、
前記電源部から供給された電圧をそれぞれ前記現像部材電圧と前記規制部材電圧とに変換する複数の電圧変換部と
を有し、
前記複数の電圧変換部は前記複数の現像装置に対して一対一で設けられており、
さらに、前記複数の電圧変換部のそれぞれは、
前記電源部に直列に接続された第一の抵抗素子と、
前記第一の抵抗素子と直列に接続された第二の抵抗素子と、
前記第二の抵抗素子と直列に接続され、前記第一の抵抗素子と前記第二の抵抗素子に流れる電流を制御する電流制御部と、
前記第一の抵抗素子と前記第二の抵抗素子との間に設けられ、前記第一の抵抗素子と前記第二の抵抗素子との間の電位を前記規制部材電圧として出力する第一出力部と、
前記第二の抵抗素子と前記電流制御部との間に設けられ、前記第二の抵抗素子と前記電流制御部との間の電位を前記現像部材電圧として出力する第二出力部と、
前記現像部材電圧が所定の電圧となるように前記電流制御部を制御する制御回路とを有し、
前記電源部は、前記現像部材電圧と前記規制部材電圧との電位差が所定値となるように出力電圧を可変制御することを特徴とする。
【００１０】
また、本発明は、画像形成装置であって、
静電潜像をトナーにより現像する現像部材と当該現像部材に付着したトナーの厚さを規制する規制部材とを有した複数の現像装置と、
前記複数の現像装置に一対一で設けられ、前記現像部材に印加する現像部材電圧と前記規制部材に印加する規制部材電圧を生成して出力する複数の電圧出力部と、
前記複数の電圧出力部に対して共通の出力電圧を印加する電源部と、
前記現像部材と前記規制部材との間の電位差を前記画像形成装置の駆動速度と前記画像形成装置が配置された環境の環境条件との組み合わせに対応した前記現像部材と前記規制部材との間の電位差の目標値にするための前記電源部からの出力電圧である仮出力電圧を、前記複数の現像装置それぞれについて求め、前記複数の現像装置それぞれの前記仮出力電圧のうちで最大値から最小値までの範囲内で前記複数の現像装置のそれぞれに対する電圧を前記出力電圧として決定して前記電源部に設定する出力電圧決定部と
を有することを特徴とする画像形成装置を提供する。
【００１１】
さらに、本発明は、
それぞれ異なる色のトナー像を現像する複数の現像装置と、前記複数の現像装置のそれぞれに備えられた現像部材に印加する現像部材電圧と規制部材に印加する規制部材電圧とを生成する電圧出力装置とを有するカラー画像形成装置であって、
前記現像部材電圧と前記規制部材電圧を生成するための電圧を供給する単一の電源部と、
前記電源部から供給された電圧をそれぞれ前記現像部材電圧と前記規制部材電圧とに変換する複数の電圧変換部と
を有し、
前記複数の電圧変換部は前記複数の現像装置に対して一対一で設けられており、
さらに、前記複数の電圧変換部のそれぞれは、
前記電源部に直列に接続された第一の抵抗素子と、
前記第一の抵抗素子と直列に接続された第二の抵抗素子と、
前記第二の抵抗素子と直列に接続され、前記第一の抵抗素子と前記第二の抵抗素子に流れる電流を制御する電流制御部と、
前記第一の抵抗素子と前記第二の抵抗素子との間に設けられ、前記第一の抵抗素子と前記第二の抵抗素子との間の電位を前記規制部材電圧として出力する第一出力部と、
前記第二の抵抗素子と前記電流制御部との間に設けられ、前記第二の抵抗素子と前記電流制御部との間の電位を前記現像部材電圧として出力する第二出力部と、
前記現像部材電圧が所定の電圧となるように前記電流制御部を制御する制御回路とを有し、
前記電源部は、前記現像部材電圧と前記規制部材電圧との電位差が所定値となるように出力電圧を可変制御することを特徴とするカラー画像形成装置を提供する。
【発明の効果】
【００１２】
本発明によれば、複数の現像装置のそれぞれに現像ローラバイアスと現像ブレードバイアスとを供給する複数の電圧変換部に対して単一の電源部を設けることで、電源部の共用化を図っている。これにより、電源の数量を抑えることが可能となり、製造コストを削減できるようになる。
【図面の簡単な説明】
【００１３】
【図１】多色画像形成装置の全体構成を示す断面図。
【図２】実施例１におけるバイアス出力回路を示した図。
【図３】ＣＰＵの周囲回路を示した図。
【図４】プリントスピードと環境条件との組み合わせに対応した現像ローラ・現像ブレード間の抵抗値を格納したテーブルを示した図。
【図５】プリントスピードと環境条件との組み合わせに対応した現像ローラ・現像ブレード間の電位差のターゲット値を格納したテーブルを示した図。
【図６】実施例１における抵抗１３１、抵抗１３２、現像ローラ・現像ブレード間抵抗値Ｒｄｂ、高圧出力Ｖｏｕｔ、現像ローラバイアスＶｄｅｖ、現像ローラ・現像ブレード間電位差Ｖｄｂの関係を示した図。
【図７】各ステーションの現像ローラバイアスＶｄｅｖ、現像ローラ・現像ブレード間電位差Ｖｄｂ、高圧出力Ｖｏｕｔの関係を示した図。
【図８】実施例１における高圧出力Ｖｏｕｔの演算フローチャート。
【図９】実施例２、３におけるバイアス出力回路を示した図。
【図１０】実施例２における抵抗１３１、抵抗１３２、ツェナーダイオード１３４、現像ローラ・現像ブレード間抵抗値Ｒｄｂ、高圧出力Ｖｏｕｔ、現像ローラバイアスＶｄｅｖ、現像ローラ・ブレード間電位差Ｖｄｂの関係を示した図。
【図１１】実施例２における高圧出力Ｖｏｕｔの演算フローチャート。
【図１２】実施例３における各ステーションの現像ローラ・現像ブレード間電位差の許容範囲を示した図。
【図１３】実施例３における各ステーションの現像ローラバイアスＶｄｅｖ、現像ローラ・現像ブレード間電位差Ｖｄｂの許容範囲、及びその時の高圧出力Ｖｏｕｔの関係を示した図。
【図１４】実施例３における高圧出力Ｖｏｕｔの演算のフローチャート。
【発明を実施するための形態】
【００１４】
＜実施例１＞
図１を参照してカラー画像形成装置の全体構成について説明する。画像形成装置１００は、４色のトナーを使用して画像を形成する電子写真方式の画像形成装置である。画像形成装置１００は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）およびブラック（Ｂｋ）といった４色のトナーを使用する。そのため、４つの画像形成部が存在する。４つの画像形成部の内部構成はトナーの色を除いて共通しているため、以下では、各構成を区別するために参照番号の末尾にａ，ｂ，ｃ，ｄを付与する。
【００１５】
感光ドラム１ａ，１ｂ，１ｃ，１ｄは、それぞれ静電潜像およびトナー像を担持する第１の像担持体として機能する。中間転写ベルト８は、感光ドラム１ａ，１ｂ，１ｃ，１ｄから転写されたトナー像を担持する第２の像担持体として機能する。感光ドラム１ａ，１ｂ，１ｃ，１ｄの周囲には、感光ドラム表面を均一に帯電する帯電装置２ａ，２ｂ，２ｃ，２ｄが設けられている。また、レーザースキャナユニット（不図示）より照射されるレーザービーム３ａ，３ｂ，３ｃ，３ｄによって静電潜像が形成される。現像装置４ａ，４ｂ，４ｃ，４ｄは、トナーを収容しており、静電潜像にトナーを付着させてトナー像として現像する。現像装置４ａ，４ｂ，４ｃ，４ｄは、現像ローラ４ｅ，４ｆ，４ｇ，４ｈと、供給ローラ４ｉ，４ｊ，４ｋ，４ｌと、現像ブレード４ｍ，４ｎ，４ｏ，４ｐを備えている。供給ローラ４ｉ，４ｊ，４ｋ，４ｌは、トナーを現像ローラ４ｅ，４ｆ，４ｇ，４ｈに供給する。現像ブレード４ｍ，４ｎ，４ｏ，４ｐは、現像ローラ４ｅ，４ｆ，４ｇ，４ｈ上のトナーの高さを規制して、薄層状に形成する規制部材である。現像ローラ４ｅ，４ｆ，４ｇ，４ｈは、感光ドラム１ａ，１ｂ，１ｃ，１ｄ上の静電潜像をトナーにより現像する現像部材である。一次転写ローラ５ａ，５ｂ，５ｃ，５ｄは、感光ドラム１ａ，１ｂ，１ｃ，１ｄ上のトナー像を中間転写ベルト８に転写させる。ここで、感光ドラム１ａ，１ｂ，１ｃ，１ｄ、帯電装置２ａ，２ｂ，２ｃ，２ｄ、現像装置４ａ，４ｂ，４ｃ，４ｄは色ごとに一体的なトナーカートリッジ７ａ，７ｂ，７ｃ，７ｄを形成している。
【００１６】
バイアス出力装置１４は、それぞれ異なる色のトナー像を現像する複数の現像装置４ａ，４ｂ，４ｃ，４ｄに備えられた現像ローラ４ｅ，４ｆ，４ｇ，４ｈに印加する現像部材電圧（現像ローラバイアス）を生成する電圧出力装置である。また、バイアス出力装置１４は、現像ブレード４ｍ，４ｎ，４ｏ，４ｐに印加する規制部材電圧（現像ブレードバイアス）も生成する。図１が示すように、バイアス出力装置１４は、現像ローラ４ｅ〜４ｈに対して現像ローラバイアスを印加し、現像ブレード４ｍ〜４ｐには現像ブレードバイアスを印加する。現像ローラバイアスと現像ブレードバイアスとの間には電位差がある。これは現像ブレードへのトナー融着や現像ローラのトナーフィルミングを抑制するためである。このように、現像ローラ４ｅ〜４ｈと感光ドラム１との間に現像バイアスを印加することにより、静電潜像に対するトナーの付着が促進される。
【００１７】
給紙カセット５２内に収納された記録媒体５１は、給紙ローラ５３により１枚ずつ分離給送され、搬送ローラ５４、５５のニップ部へ送られる。中間転写ベルト８上の４色のトナー像は、中間転写ベルト８と二次転写ローラ１２との当接ニップ部を通過する過程で、記録媒体５１に一括転写される。定着装置５９は未定着のトナー像を記録媒体５１に対して定着させる、排出ローラ対６０は、記録媒体５１を排出部６１へ排出する。
【００１８】
図２を参照してバイアス出力装置１４の構成について説明する。バイアス出力装置１４は、高圧出力生成部１４１、バイアス出力部１４２、現像ローラバイアス出力制御部１６１ａ、１６１ｂ、１６１ｃ、１６１ｄを有している。とりわけ、本実施例では、単一の電源部である高圧出力生成部１４１を複数のステーション間で共用することで、高圧電源の個数を削減している。つまり、部品点数を削減することで、製造コストを削減できる。従来では、４つのステーションに対してそれぞれ１つまたは２つずつ高圧電源が必要であったため、トータルで４つまたは８つの高圧電源が必要であった。一方で、本実施例では、４つのステーションに対して１つの高圧電源を設けている。なお、４つのステーションのそれぞれは現像装置４ａ，４ｂ，４ｃ，４ｄに対応している。
【００１９】
高圧出力生成部１４１は、現像ローラバイアスと現像ブレードバイアスとの電位差が所定値となるように出力電圧を可変制御する。具体的に、高圧出力生成部１４１は、図３に示すＣＰＵ２０１から高圧出力制御信号１０１が入力され、高圧出力Ｖｏｕｔを出力するとともに、高圧出力Ｖｏｕｔに比例した振幅の電圧検出信号１１２を出力する。高圧出力生成部１４１は、ＦＥＴ１０２、共振コイル１０３、共振コンデンサ１０４、圧電トランス１０５、整流ダイオード１０６、１０７、平滑コンデンサ１０８、電圧検出抵抗１０９、１１０、１１１を備えている。  高圧出力制御信号１０１は、周波数が可変の矩形波信号であり、ＦＥＴ１０２のゲートに入力される。ＦＥＴ１０２のドレインには、共振コイル１０３と共振コンデンサ１０４が接続されている。共振コイル１０３は２４Ｖ電源に接続されている。ＦＥＴ１０２が高圧出力制御信号１０１によりスイッチング動作をすると、ＦＥＴ１０２のドレインにおいて共振コイル１０３と共振コンデンサ１０４の共振波形が発生する。この共振波形は圧電トランス１０５の入力端子に入力される。この共振波形の周波数に応じて昇圧された交流波形が圧電トランス１０５より出力される。交流波形は整流ダイオード１０６、１０７により整流されて高圧出力Ｖｏｕｔとなり、バイアス出力部１４２へ出力される。電圧検出抵抗１０９、１１０、１１１は、高圧出力Ｖｏｕｔを変換し、ＣＰＵ２０１に入力可能な低電圧の電圧検出信号１１２に変換する変換回路または分圧回路を形成している。電圧検出抵抗１０９は５Ｖ電源に接続されている。電圧検出信号１１２はＣＰＵ２０１に入力される。ＣＰＵ２０１は、電圧検出信号１１２の値により高圧出力制御信号１０１の周波数を可変制御し、高圧出力Ｖｏｕｔが一定電圧となるようフィードバック制御を行う。
【００２０】
バイアス出力部１４２は、高圧出力生成部１４１から共通に供給された電圧をそれぞれ現像ローラバイアスと現像ブレードバイアスとに変換する４つのステーション（複数の電圧出力部）を有している。第１ステーションは、イエロートナーカートリッジ７ａ用のバイアスを出力する電圧変換部である。第２ステーションは、マゼンタトナーカートリッジ７ｂ用のバイアスを出力する電圧変換部である。第３ステーションは、シアントナーカートリッジ７ｃ用のバイアスを出力する電圧変換部である。第４ステーションは、ブラックトナーカートリッジ７ｄ用のバイアスを出力する電圧変換部である。このように、複数のステーションは複数の現像装置４ａ，４ｂ，４ｃ，４ｄに対して一対一で設けられている。
【００２１】
第１ステーションの抵抗１３１ａ、１３２ａは高圧出力生成部１４１に対して直列に接続されている。つまり、抵抗１３１ａは電源部に直列に接続された第一の抵抗素子であり、抵抗１３２ａは、抵抗１３１ａと直列に接続された第二の抵抗素子である。抵抗１３１ａと抵抗１３２ａの間から現像ブレードバイアス出力Ｖｂｌｄ１が現像ブレード４ｍへ出力される。つまり、抵抗１３１ａと抵抗１３２ａの間の部分を第一出力部と呼ぶことにする。第一出力部は、抵抗１３１ａと抵抗１３２ａとの間の電位を現像ブレードバイアスとして出力する。
【００２２】
さらに、抵抗１３２ａと直列に高圧トランジスタ１３３ａが接続されている。高圧トランジスタ１３３ａは、抵抗１３１ａ、１３２ａに流れる電流を制御する電流制御部として機能する。抵抗１３２ａと高圧トランジスタ１３３ａの間に設けられた第二出力部から現像ローラバイアスＶｄｅｖ１が現像ローラ４ｅへ出力される。このように、抵抗１３２ａと高圧トランジスタ１３３ａの間の電位が現像ローラバイアスとして出力される。
【００２３】
高圧トランジスタ１３３ａのコレクタは２４Ｖ電源に接続されている。現像ローラバイアス出力Ｖｄｅｖ１と現像ブレードバイアス出力Ｖｂｌｄ１との間には現像ローラ・現像ブレード間電位差Ｖｄｂ１が発生する。第２ないし第４ステーションの構成も第１ステーションと同様である。すなわち、抵抗１３１ｂと抵抗１３２ｂの間から現像ブレードバイアス出力Ｖｂｌｄ２が出力され、抵抗１３２ｂと高圧トランジスタ１３３ｂの間から現像ローラバイアス出力Ｖｄｅｖ２が出力される。また、抵抗１３１ｃと抵抗１３２ｃの間から現像ブレードバイアス出力Ｖｂｌｄ３が出力され、抵抗１３２ｃと高圧トランジスタ１３３ｃの間から現像ローラバイアス出力Ｖｄｅｖ３が出力される。抵抗１３１ｄと抵抗１３２ｄの間から現像ブレードバイアス出力Ｖｂｌｄ４が出力され、抵抗１３２ｄと高圧トランジスタ１３３ｄの間から現像ローラバイアス出力Ｖｄｅｖ４が出力される。ここで、抵抗１３１ａ、１３１ｂ、１３１ｃ、１３１ｄの抵抗値はそれぞれ同じである。また、抵抗１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの抵抗値もそれぞれ同じである。図２において、現像ローラ４ｆ、４ｇ、４ｈ、現像ブレード４ｎ、４ｏ、４ｐの表記は省略している。
【００２４】
第１ないし第４ステーションには、現像ローラバイアス出力制御部１６１ａ、１６１ｂ、１６１ｃ、１６１ｄがそれぞれ設けられている。現像ローラバイアス出力制御部１６１ａ、１６１ｂ、１６１ｃ、１６１ｄは、現像ローラバイアスが所定の電圧となるように高圧トランジスタを制御する制御回路として機能する。
【００２５】
第１ステーションにおいて、現像ローラバイアス出力制御部１６１ａは、現像ローラバイアス出力Ｖｄｅｖ１をモニターし、現像ローラバイアス出力Ｖｄｅｖ１が一定電圧となるよう高圧トランジスタ１３３ａの電流量を制御する回路である。電圧検出抵抗１６２、１６３、１６４は、現像ローラバイアス出力Ｖｄｅｖ１の値を低電圧信号として検出する。オペアンプ１６５は、現像ローラバイアス出力Ｖｄｅｖ１の検出値をＣＰＵ２０１からの信号である現像ローラバイアス出力制御信号１６６ａと比較し、比較結果に応じた値を出力する。現像ローラバイアス制御クロック１６９は、ＣＰＵ２０１から供給される一定周波数の矩形波の信号であり、ＦＥＴ１６８のゲートに入力される。オペアンプ１６５の出力はＦＥＴ１６８のスイッチング動作により交流信号に変換され、抵抗１６７、１７０、コンデンサ１７１を通り、整流ダイオード１７２、１７３により整流され、高圧トランジスタ１３３ａのベースに入力される。なお、整流ダイオード１７２、１７３により構成された整流回路には、平滑コンデンサ１７６、放電抵抗１７５、電流供給用コンデンサ１７４が接続されている。このようにして、現像ローラバイアス出力制御部１６１ａは、現像ローラバイアス出力Ｖｄｅｖ１をモニターし、現像ローラバイアス出力Ｖｄｅｖ１が一定電圧となるようフィードバック制御を行う。第２〜第４ステーションにおいても第１ステーションと同様の構成を採用している。つまり、現像ローラバイアス出力制御部１６１ｂ、１６１ｃ、１６１ｄの回路構成は現像ローラバイアス出力制御部１６１ａと同様である。図２において、現像ローラバイアス出力制御部１６１ｂ、１６１ｃ、１６１ｄの詳細の表記は省略している。現像ローラバイアス出力制御信号１６６ａ、１６６ｂ、１６６ｃ、１６６ｄは、各ステーション独立した信号である。また、現像ローラバイアス制御クロック１６９は各ステーション共通の信号である。
【００２６】
図３は、ＣＰＵ２０１の周囲回路を示している。ＣＰＵ２０１の入力信号は高圧出力生成部１４１が出力した電圧検出信号１１２である。ＣＰＵ２０１の出力信号は高圧出力制御信号１０１、現像ローラバイアス出力制御信号１６６ａ、１６６ｂ、１６６ｃ、１６６ｄ、現像ローラバイアス制御クロック１６９である。ＣＰＵ２０１の電源端子は記載を省略している。ＣＰＵ２０１は、それぞれの出力信号を所定のタイミングでオン・オフすることが可能である。また、ＣＰＵ２０１は、矩形波である高圧出力制御信号１０１の周波数を変えることができ、さらに、アナログ値である現像ローラバイアス出力制御信号１６６ａ、１６６ｂ、１６６ｃ、１６６ｄを０Ｖ〜５Ｖの範囲で変えることができる。現像ローラバイアス制御クロック１６９は固定周波数の矩形波である。ＣＰＵ２０１は、分圧抵抗２０２、２０３を介して、環境センサの一例であるサーミスタ２０４に接続されている。分圧抵抗２０２は３．３Ｖ電源に接続されている。サーミスタ２０４は画像形成装置１００の内部に設置されている。ただし、サーミスタ２０４の設置場所の温度は外気温度に近いことを前提としている。これは、外気温度に応じて、現像ローラバイアスと現像ブレードバイアスとを可変制御するためである。サーミスタ２０４は、環境温度が上がると抵抗値が下がり、環境温度が下がると抵抗値が上がる特性をもっている。そのため、環境センサ検出電圧Ｖｔｅｍｐの値も環境温度によって変化する。ＣＰＵ２０１は、環境センサ検出電圧Ｖｔｅｍｐの値から環境温度を知ることができる。
【００２７】
ＣＰＵ２０１は、ＲＡＭやＲＯＭにより構成されたメモリを備えており、制御プログラムやテーブルなどのデータをメモリから取得する。とりわけ、本実施例では、画像形成装置のプリントスピード（現像装置の駆動速度）と環境条件との組み合わせに応じて、高圧出力Ｖｏｕｔを可変制御することに特徴がある。これは、プリントスピードと環境条件との組み合わせに応じて、現像ローラ・現像ブレード間抵抗値Ｒｄｂと、現像ローラ・ブレード間電位差のターゲット値Ｖｄｂｔ（不良画像が発生しない値）とが変化するためである。
【００２８】
図４は、プリントスピードと環境条件との組み合わせに応じた現像ローラ・現像ブレード間抵抗値Ｒｄｂを登録したテーブルの一例である。現像ローラ・現像ブレード間抵抗値Ｒｄｂは実験データから求められ、工場出荷時に、メモリ２１０に記憶される。
【００２９】
図５は、プリントスピードと環境条件との組み合わせに応じた現像ローラ・ブレード間電位差のターゲット値Ｖｄｂｔを登録したテーブルの一例である。現像ローラ・現像ブレード間抵抗値Ｒｄｂも実験データから求められ、工場出荷時に、メモリ２１０に記憶される。
【００３０】
図６は、１つのステーションあたりの現像バイアス出力Ｖｄｅｖ、高圧出力Ｖｏｕｔ、抵抗１３１、抵抗１３２、現像ローラ・現像ブレード間抵抗値Ｒｄｂ、現像ローラ・ブレード間電位差Ｖｄｂの関係を示している。抵抗１３１の抵抗値をＲ１とし、抵抗１３２の抵抗値をＲ２とする。現像ローラ・現像ブレード間抵抗と抵抗１３２は並列に接続されている。よって、抵抗１３２の抵抗値Ｒ２と現像ローラ・現像ブレード間抵抗値Ｒｄｂとの合成抵抗値をＲｃｏｍとすると、下記の数式で表される。
【００３１】
【数１】
2014032260.tif 000003
【００３２】
ここで、Ｒｄｂは図４で示した通り、プリントスピードと環境条件の組み合わせに応じてＲｄｂ＿ａ、Ｒｄｂ＿ｂ、Ｒｄｂ＿ｃ、Ｒｄｂ＿ｄの何れかとなる。高圧出力Ｖｏｕｔは、Ｖｄｅｖ、Ｖｄｂ、Ｒ１、Ｒｃｏｍを用いて、下記の数式で表される。
【００３３】
【数２】
2014032260.tif 000004
【００３４】
図７は、各ステーションの現像ローラバイアスＶｄｅｖ、現像ローラ・現像ブレード間電位差Ｖｄｂ、高圧出力Ｖｏｕｔの関係の一例を示している。現像ローラバイアス出力Ｖｄｅｖ１、Ｖｄｅｖ２、Ｖｄｅｖ３、Ｖｄｅｖ４各々の値は、画像濃度や感光ドラムの膜厚により調整されるため、異なる値となる。（２）式をステーションごとに個別化したものが（３）式ないし（６）式である。これらの数式で表される値をＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４と定義する。
【００３５】
【数３】
2014032260.tif 000005
【００３６】
ここでＶｄｂｔは、現像ローラ・ブレード間電位差のターゲット値である。Ｖｄｂｔは、図５で示した通り、プリントスピードと環境条件との組み合わせに応じて、Ｖｄｂｔ＿ａ、Ｖｄｂｔ＿ｂ、Ｖｄｂｔ＿ｃ、Ｖｄｂｔ＿ｄの何れかとなる。また、Ｒｃｏｍは（１）式で表される値である。Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４は、各ステーションの現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４がターゲット値Ｖｄｂｔに一致するために必要となる高圧出力である。しかし、本実施例では、高圧出力Ｖｏｕｔは各ステーションに共通の一つだけである。さらに、各ステーションの現像ローラバイアスＶｄｅｖ１、Ｖｄｅｖ２、Ｖｄｅｖ３、Ｖｄｅｖ４もそれぞれ異なる値である。よって、各ステーションの現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４の全てをターゲット値Ｖｄｂｔとすることは困難である。そこで、本実施例では、各ステーションの現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４とターゲット値Ｖｄｂｔとの各ずれ量のうちで最大のずれ量を求め、この最大のずれ量を最小化できる高圧出力を選択する。  高圧出力ＶｏｕｔとＶｄｂは（２）式から分かる通り、比例関係にある。そのため、（３）（４）（５）（６）式で算出したＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４うちで最大値と最小値を求め、最大値と最小値との中点（各々の値からの差が最小となる値）を求める。これにより、各々の現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４とターゲット値Ｖｄｂｔの各ずれ量のうちで、最大のずれ量が最小化される。Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４のうちでの最大値をＶｏｕｔｍａｘとし、最小値をＶｏｕｔｍｉｎとする。したがって、最大のずれ量が最小化されるＶｏｕｔは、下記の数式で求められる。
【００３７】
【数４】
2014032260.tif 000006
【００３８】
ＣＰＵ２０１は、（７）式で求められた高圧出力Ｖｏｕｔを高圧出力生成部１４１に出力させることで、不良画像が発生しないような適切な現像ローラ・現像ブレード間電位差を達成できる。
【００３９】
図８を参照して、高圧出力Ｖｏｕｔの演算フローを説明する。高圧出力Ｖｏｕｔの演算フローは、プリント動作の前段階においてＣＰＵ２０１によって実行される。
【００４０】
Ｓ８０１で、ＣＰＵ２０１は、プリントスピードを印刷ジョブのデータから取得する。プリントスピードは、予め操作者によって決定され操作部を通じてＣＰＵ２０１に対して入力される。プリントスピードは、たとえば、高速と低速の２者択一である。
【００４１】
Ｓ８０２で、ＣＰＵ２０１は、環境条件を環境センサから取得する。たとえば、ＣＰＵ２０１は、サーミスタ２０４から環境センサ検出電圧Ｖｔｅｍｐを取得する。環境条件は、高温と低温との２者択一であってもよい。この場合、ＣＰＵ２０１は、環境センサ検出電圧Ｖｔｅｍｐと閾値Ｖａとを比較することで、高温と低温とを判別してもよい。閾値Ｖａは、予め工場出荷時に決定され、メモリ２１０のＲＯＭに記憶されている。
【００４２】
Ｓ８０３で、ＣＰＵ２０１は、プリントスピードと環境条件との組み合わせに対応した現像ローラ・現像ブレード間抵抗値Ｒｄｂを決定する。ＣＰＵ２０１は、図４に示したテーブルを参照し、プリントスピードと環境条件との組み合わせに対応した現像ローラ・現像ブレード間抵抗値Ｒｄｂを決定する。たとえば、プリントスピードが高速で環境条件が高温であれば、Ｒｄｂ＿ａがテーブルから決定される。
【００４３】
Ｓ８０４で、ＣＰＵ２０１は、プリントスピードと環境条件との組み合わせに対応した現像ローラ・ブレード間電位差のターゲット値Ｖｄｂとを決定する。ＣＰＵ２０１は、図５に示したテーブルを参照し、プリントスピードと環境条件との組み合わせに対応したターゲット値Ｖｄｂを決定する。たとえば、プリントスピードが高速で環境条件が高温であれば、Ｖｄｂｔ＿ａがテーブルから決定される。
【００４４】
Ｓ８０５で、ＣＰＵ２０１は、（１）式に抵抗１３２の抵抗値Ｒ２と現像ローラ・現像ブレード間抵抗値Ｒｄｂを代入し、合成抵抗値Ｒｃｏｍを演算する。
【００４５】
Ｓ８０６で、ＣＰＵ２０１は、（３）（４）（５）（６）式を用いてＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４を演算する。なお、Ｖｄｅｖ１、Ｖｄｅｖ２、Ｖｄｅｖ３、Ｖｄｅｖ４、Ｒ１は既知の値である。Ｖｄｂｔはテーブルから決定された値である。このように、ＣＰＵ２０１は、画像形成装置のプリントスピードと画像形成装置が配置された環境の環境条件との組み合わせに対応した現像部材と規制部材との間の電位差の目標値を達成するために必要となる電源部からの出力電圧である仮出力電圧を複数の現像装置それぞれについて演算する演算部として機能する。
【００４６】
Ｓ８０７で、ＣＰＵ２０１は、Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４を比較し、これらのうちで最大値Ｖｏｕｔｍａｘと最小値Ｖｏｕｔｍｉｎを決定する。
【００４７】
Ｓ８０８で、ＣＰＵ２０１は、（７）式に最大値Ｖｏｕｔｍａｘと最小値Ｖｏｕｔｍｉｎを代入して高圧出力Ｖｏｕｔを演算する。ＣＰＵ２０１は、演算により求めた高圧出力Ｖｏｕｔを生成させるための高圧出力制御信号１０１を高圧出力生成部１４１に出力する。このように、ＣＰＵ２０１は、演算部により演算された複数の現像装置それぞれの仮出力電圧のうちで最大値から最小値までの範囲内で複数の現像装置のそれぞれに対して妥協点となる電圧を出力電圧として決定して電源部に設定する出力電圧決定部として機能する。
【００４８】
実施例１によれば、複数の現像装置４ａ，４ｂ，４ｃ，４ｄのそれぞれに現像ローラバイアスと現像ブレードバイアスとを供給する複数の電圧変換部に対して単一の高圧出力生成部１４１を設けることで、高圧出力生成部１４１の共用化を図っている。これにより、高圧出力生成部１４１の数量を抑えることが可能となり、製造コストを削減できるようになる。
【００４９】
なお、単一の高圧出力生成部１４１を複数の現像装置４ａ，４ｂ，４ｃ，４ｄで共用しているため、複数の現像装置４ａ，４ｂ，４ｃ，４ｄで個別に現像ローラバイアスと現像ブレードバイアスとの電位差Ｖｄｂｔを最適化することはできない。そこで、本実施例では、ＣＰＵ２０１が電位差Ｖｄｂｔについて現像装置４ａ，４ｂ，４ｃ，４ｄでの妥協点を決定し、この妥協点を満たす高圧出力Ｖｏｕｔを高圧出力生成部１４１が発生する。
【００５０】
具体的に本実施例では、現像装置４ａ，４ｂ，４ｃ，４ｄのプリントスピードと現像装置４ａ，４ｂ，４ｃ，４ｄが設置されている環境の環境条件との組み合わせに対応した現像ローラバイアスと現像ブレードバイアスとの電位差Ｖｄｂｔが決定される。さらに、プリントスピードと環境条件との組み合わせに対応した現像ローラと現像ブレードとの間の抵抗値Ｒｄｂも決定される。出力電圧決定部として機能するＣＰＵ２０１は、電位差Ｖｄｂｔ、抵抗値Ｒ１、抵抗値Ｒ２、現像ローラバイアスＶｄｅｖとから複数の電圧変換部で必要となる電源部の仮出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ４を求める。さらに、ＣＰＵ２０１は、求めた仮出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ４のうちで最大値Ｖｏｕｔｍａｘと最小値Ｖｏｕｔｍｉｎとを決定する。ＣＰＵ２０１は、最大値Ｖｏｕｔｍａｘと最小値Ｖｏｕｔｍｉｎとの中点となる出力電圧Ｖｏｕｔを決定する。高圧出力生成部１４１は、ＣＰＵ２０１からの信号にしたがって、出力電圧Ｖｏｕｔを複数の電圧変換部に対して共通に供給する。このように、実施例１では、単一の高圧出力生成部１４１であってもプリントスピードや環境条件に依存して現像ローラ・現像ブレード間の電位差を調整できるため、現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減できる。なお、高圧出力生成部１４１が出力する出力電圧Ｖｏｕｔは共通の値であるため、複数の現像装置４ａ，４ｂ，４ｃ，４ｄそれぞれの現像ローラ・現像ブレード間の電位差は妥協的なものである。しかし、高圧出力生成部１４１の数量を削減できるため、製造コストを削減しつつ、現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減できる。
【００５１】
＜実施例２＞
実施例２では、図９に示すように、抵抗１３１ａ、１３１ｂ、１３１ｃ、１３１ｄと、抵抗１３２ａ、１３２ｂ、１３２ｃ、１３２ｄとに対して直列に定電圧素子を設けたことを特徴としている。ここでは、定電圧素子の一例として、ツェナーダイオード１３４ａ、１３４ｂ、１３４ｃ、１３４ｄを採用している。現像ブレードバイアスを出力する第一出力部は、抵抗１３１ａ、１３１ｂ、１３１ｃ、１３１ｄと、対応するツェナーダイオード１３４ａ、１３４ｂ、１３４ｃ、１３４ｄとの間に存在する。これにより、第一出力部は、抵抗１３１ａ、１３１ｂ、１３１ｃ、１３１ｄと、対応するツェナーダイオード１３４ａ、１３４ｂ、１３４ｃ、１３４ｄとの間の電位を現像ブレードバイアスとして出力する。
【００５２】
実施例２では定電圧素子を挿入しているため、実施例１と比較して、現像ローラ・現像ブレード間の負荷変動による現像ローラ・現像ブレード間電位差Ｖｄｂへの影響を抑えやすくなる。なお、画像形成装置１００の構成やＣＰＵ２０１の周辺回路の構成など、実施例１と共通する事項については、説明を省略する。
【００５３】
図１０は、抵抗１３１、抵抗１３２、ツェナーダイオード１３４、現像ローラ・現像ブレード間抵抗値Ｒｄｂ、高圧電源Ｖｏｕｔ、現像ローラバイアスＶｄｅｖ、現像ローラ・現像ブレード間電位差Ｖｄｂの関係を示している。抵抗１３２とツェナーダイオード１３４を流れる電流をＩ１、現像ローラ・現像ブレード間抵抗値Ｒｄｂを流れる電流をＩ２、抵抗１３１を流れる電流をＩ３とする。この場合、以下の連立方程式が成り立つ。
【００５４】
【数５】
2014032260.tif 000007
【００５５】
ここでＺＤはツェナーダイオード１３４のツェナー電圧である。（８）（９）（１０）式を（１１）式に代入し、Ｖｏｕｔを求める式へと整理すると、以下の（１２）式が得られる。
【００５６】
【数６】
2014032260.tif 000008
【００５７】
（１２）式が実施例２にかかる高圧出力Ｖｏｕｔを算出する数式となる。（１２）式をステーションごとに個別化すると、（１３）〜（１６）式が得られる。
【００５８】
【数７】
2014032260.tif 000009
【００５９】
ここでＶｄｂｔは、現像ローラ・ブレード間電位差ターゲット値である。図５で示した通り、Ｖｂｄｔは、プリントスピードと環境条件との組み合わせに応じてＶｄｂｔ＿ａ、Ｖｄｂｔ＿ｂ、Ｖｄｂｔ＿ｃ、Ｖｄｂｔ＿ｄの何れかとなる。Ｒｄｂは、図４で示した通り、プリントスピードと環境条件との組み合わせに応じてＲｄｂ＿ａ、Ｒｄｂ＿ｂ、Ｒｄｂ＿ｃ、Ｒｄｂ＿ｄの何れかとなる。Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４は、ステーションごとの現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４がターゲット値Ｖｄｂｔとなるために必要となる高圧出力である。しかし、高圧出力は４つのステーションに共通の一つだけである。ステーションごとの現像ローラバイアスＶｄｅｖ１、Ｖｄｅｖ２、Ｖｄｅｖ３、Ｖｄｅｖ４はそれぞれ異なる値である。よって、ステーションごとの現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４の全てをターゲット値Ｖｄｂｔとすることはできない。そこで、ステーションごとの現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４とターゲット値Ｖｄｂｔとの各ずれ量のうちで最大のずれ量を求め、このずれ量を最小化できる高圧出力を選択する。高圧出力ＶｏｕｔとＶｄｂは比例関係にある。そのため、（１３）（１４）（１５）（１６）色から算出したＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４のうちでの最大値と最小値の中点を高圧出力Ｖｏｕｔに決定する。これにより、現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４とターゲット値Ｖｄｂｔのずれ量のうちで最大のずれ量が最小化される。Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４のうちでの最大値をＶｏｕｔｍａｘと、最小値をＶｏｕｔｍｉｎとすると、Ｖｏｕｔは次式から求められる。
【００６０】
【数８】
2014032260.tif 000010
【００６１】
ＣＰＵ２０１は、（１７）式で求められる高圧出力Ｖｏｕｔを高圧出力生成部１４１に生成させることで、不良画像が発生しくい適切な現像ローラ・現像ブレード間電位差を達成できる。
【００６２】
図１１はＣＰＵ２０１が実行する高圧出力Ｖｏｕｔの演算工程を示している。Ｓ８０１〜Ｓ８０５は実施例１の内容と同様である。Ｓ１１０１で、ＣＰＵ２０１は、（１３）（１４）（１５）（１６）式を用いてＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４を演算する。このように、ＣＰＵ２０１は、画像形成装置のプリントスピードと画像形成装置が配置された環境の環境条件との組み合わせに対応した現像部材と規制部材との間の電位差の目標値を達成するために必要となる電源部からの出力電圧である仮出力電圧を複数の現像装置それぞれについて演算する演算部として機能する。
【００６３】
Ｓ１１０２で、ＣＰＵ２０１は、Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、Ｖｏｕｔ４を比較し、最大値Ｖｏｕｔｍａｘと最小値Ｖｏｕｔｍｉｎを決定する。Ｓ１１０３で、ＣＰＵ２０１は、（１７）式を用いて高圧出力Ｖｏｕｔを演算する。ＣＰＵ２０１は、演算により求めた高圧出力Ｖｏｕｔを生成させるための高圧出力制御信号１０１を高圧出力生成部１４１に出力する。このように、ＣＰＵ２０１は、演算部により演算された複数の現像装置それぞれの仮出力電圧のうちで最大値から最小値までの範囲内で複数の現像装置のそれぞれに対して妥協点となる電圧を出力電圧として決定して電源部に設定する出力電圧決定部として機能する。
【００６４】
このように、実施例２によれば、複数の現像装置４ａ，４ｂ，４ｃ，４ｄのそれぞれに現像ローラバイアスと現像ブレードバイアスとを供給する複数の電圧変換部に対して単一の高圧出力生成部１４１を設けることで、高圧出力生成部１４１の共用化を図っている。これにより、高圧出力生成部１４１の数量を抑えることが可能となり、製造コストを削減できるようになる。
【００６５】
なお、単一の高圧出力生成部１４１を複数の現像装置４ａ，４ｂ，４ｃ，４ｄで共用しているため、複数の現像装置４ａ，４ｂ，４ｃ，４ｄで個別に現像ローラバイアスと現像ブレードバイアスとの電位差Ｖｄｂｔを最適化することはできない。そこで、本実施例では、ＣＰＵ２０１が電位差Ｖｄｂｔについて現像装置４ａ，４ｂ，４ｃ，４ｄでの妥協点を決定し、この妥協点を満たす高圧出力Ｖｏｕｔを高圧出力生成部１４１が発生する。
【００６６】
具体的に本実施例では、現像装置４ａ，４ｂ，４ｃ，４ｄのプリントスピードと現像装置４ａ，４ｂ，４ｃ，４ｄが設置されている環境の環境条件との組み合わせに対応した現像ローラバイアスと現像ブレードバイアスとの電位差Ｖｄｂｔが決定される。さらに、プリントスピードと環境条件との組み合わせに対応した現像ローラと現像ブレードとの間の抵抗値Ｒｄｂも決定される。出力電圧決定部として機能するＣＰＵ２０１は、電位差Ｖｄｂｔ、抵抗値Ｒ１、抵抗値Ｒ２、現像ローラバイアスＶｄｅｖと、ツェナー電圧ＺＤとから複数の電圧変換部で必要となる電源部の仮出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ４を求める。さらに、ＣＰＵ２０１は、求めた仮出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ４のうちで最大値Ｖｏｕｔｍａｘと最小値Ｖｏｕｔｍｉｎとを決定する。ＣＰＵ２０１は、最大値Ｖｏｕｔｍａｘと最小値Ｖｏｕｔｍｉｎとの中点となる出力電圧Ｖｏｕｔを決定する。高圧出力生成部１４１は、ＣＰＵ２０１からの信号にしたがって、出力電圧Ｖｏｕｔを複数の電圧変換部に対して共通に供給する。このように、実施例１では、単一の高圧出力生成部１４１であってもプリントスピードや環境条件に依存して現像ローラ・現像ブレード間の電位差を調整できるため、現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減できる。なお、高圧出力生成部１４１が出力する出力電圧Ｖｏｕｔは共通の値であるため、複数の現像装置４ａ，４ｂ，４ｃ，４ｄそれぞれの現像ローラ・現像ブレード間の電位差は妥協的なものである。しかし、高圧出力生成部１４１の数量を削減できるため、製造コストを削減しつつ、現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減できる。
【００６７】
さらに、実施例２では、抵抗１３１ａ、１３１ｂ、１３１ｃ、１３１ｄと、抵抗１３２ａ、１３２ｂ、１３２ｃ、１３２ｄとの間に定電圧素子を挿入している。そのため、実施例２は、実施例１と比較して、現像ローラ・現像ブレード間の負荷変動による現像ローラ・現像ブレード間電位差Ｖｄｂへの影響を抑えやすくなる。
【００６８】
＜実施例３＞
実施例３は実施例２を改良したものである。そのため、実施例１、２と共通する事項についての説明は省略する。図１２は各ステーションの現像ローラ・現像ブレード間電位差Ｖｄｂの許容範囲を示している。各ステーションにおいて、不良画像が発生しない現像ローラ・現像ブレード間電位差には許容範囲があるが、各ステーションでその許容範囲は異なっている。これはトナー材料の違いに起因している。たとえば、実験データによれば、約５Ｖ〜３０Ｖの許容範囲が存在する。
【００６９】
図１２において、第１ステーション（イエロートナー）の許容範囲は中心値±Ｅ１である。第２ステーション（マゼンタトナー）の許容範囲は中心値±Ｅ２である。第３ステーション（シアントナー）の許容範囲は中心値±Ｅ３である。第４ステーション（ブラックトナー）の許容範囲は中心値±Ｅ４である。
【００７０】
図１３は、各ステーションの現像ローラバイアスＶｄｅｖ、現像ローラ・現像ブレード間電位差Ｖｄｂの許容範囲と、高圧出力Ｖｏｕｔの関係を示している。第１ステーションにおいてＶｄｂ１は現像ローラ・現像ブレード間電位差の中心値である。ここで、Ｖｄｂ１＝Ｖｄｂｔである。Ｖｄｂｔは、図５で示した通り、プリントスピードと環境条件との組み合わせに応じて、Ｖｄｂｔ＿ａ、Ｖｄｂｔ＿ｂ、Ｖｄｂｔ＿ｃ、Ｖｄｂｔ＿ｄの何れかである。図１２で説明したように、不良画像が発生しない現像ローラ・現像ブレード間電位差は±Ｅ１の許容範囲がある。よって、その許容範囲を考慮したＶｄｂ１の最小値をＶｄｂ１ｍｉｎ、Ｖｄｂ１の最大値をＶｄｂ１ｍａｘと定義する。
【００７１】
【数９】
2014032260.tif 000011
【００７２】
その他のステーションにおいても同様に、下記のように定義する。
【００７３】
【数１０】
2014032260.tif 000012
【００７４】
第１ステーションにおいて、現像ローラ・現像ブレード間電位差がＶｄｂ１ｍｉｎとなるために必要な高圧出力をＶｏｕｔ１ｍａｘと定義する。同様に、現像ローラ・現像ブレード間電位差がＶｄｂ１ｍａｘとなるために必要となる高圧出力をＶｏｕｔ１ｍｉｎと定義する。これらは、実施例２の（１２）式を用いて、下記のように表すことができる。
【００７５】
【数１１】
2014032260.tif 000013
【００７６】
その他のステーションにおいても以下のようにＶｏｕｔｍａｘとＶｏｕｔｍｉｎを定義する。
【００７７】
【数１２】
2014032260.tif 000014
【００７８】
ここでＲｄｂは、図５で示した通り、プリントスピードと環境条件との組み合わせに応じて、Ｒｄｂ＿ａ、Ｒｄｂ＿ｂ、Ｒｄｂ＿ｃ、Ｒｄｂ＿ｄの何れかとなる。Ｖｏｕｔ１ｍａｘ、Ｖｏｕｔ１ｍｉｎは、現像ローラ・現像ブレード間電位差Ｖｄｂ１が、不良画像が発生しない許容範囲に入るための高圧出力Ｖｏｕｔの最大値と最小値である。Ｖｏｕｔ２ｍａｘ、Ｖｏｕｔ２ｍｉｎ、Ｖｏｕｔ３ｍａｘ、Ｖｏｕｔ３ｍｉｎ、Ｖｏｕｔ４ｍａｘ、Ｖｏｕｔ４ｍｉｎについても同様である。現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４が各々の許容範囲に入るためには、高圧出力Ｖｏｕｔを次のように選択する。すなわち、ＣＰＵ２０１は、（１８）〜（２５）式で計算したＶｏｕｔ１ｍａｘ〜Ｖｏｕｔ１ｍｉｎ、Ｖｏｕｔ２ｍａｘ〜Ｖｏｕｔ２ｍｉｎ、Ｖｏｕｔ３ｍａｘ〜Ｖｏｕｔ３ｍｉｎ、Ｖｏｕｔ４ｍａｘ〜Ｖｏｕｔ４ｍｉｎの範囲（領域）にすべて含まれるような高圧出力Ｖｏｕｔを見つける。さらに、ＣＰＵ２０１は、各ステーションの現像ローラ・現像ブレード間電位差Ｖｄｂ１、Ｖｄｂ２、Ｖｄｂ３、Ｖｄｂ４が許容範囲の中心値に最も近くなるように、高圧出力Ｖｏｕｔを調整する。これは、Ｖｏｕｔ１ｍａｘ〜Ｖｏｕｔ１ｍｉｎ、Ｖｏｕｔ２ｍａｘ〜Ｖｏｕｔ２ｍｉｎ、Ｖｏｕｔ３ｍａｘ〜Ｖｏｕｔ３ｍｉｎ、Ｖｏｕｔ４ｍａｘ〜Ｖｏｕｔ４ｍｉｎといった４つの範囲に重複した範囲を、さらに、許容範囲の割合で分割する。これにより、適切な高圧出力Ｖｏｕｔが決定される。以下に具体的な算出方法を記す。
【００７９】
Ｖｏｕｔ１ｍａｘ、Ｖｏｕｔ２ｍａｘ、Ｖｏｕｔ３ｍａｘ、Ｖｏｕｔ４ｍａｘのうちでの最小値をＶｏｕｔｍａｘと定義し、Ｖｏｕｔ１ｍｉｎ、Ｖｏｕｔ２ｍｉｎ、Ｖｏｕｔ３ｍｉｎ、Ｖｏｕｔ４ｍｉｎのうちでの最大値をＶｏｕｔｍｉｎと定義する。また、Ｖｏｕｔｍａｘと定義したステーションの現像ローラ・現像ブレード間電位差許容範囲（Ｅ１、Ｅ２、Ｅ３、Ｅ４の何れか）をＥｍａｘと定義する。同様に、Ｖｏｕｔｍｉｎと定義したステーションの現像ローラ・現像ブレード間電位差許容範囲（Ｅ１、Ｅ２、Ｅ３、Ｅ４の何れか）をＥｍｉｎと定義する。各ステーションの現像ローラ・現像ブレード間電位差Ｖｄｂが許容範囲に入り、かつ各ステーションの許容範囲の中心値に最も近くなるような、高圧出力Ｖｏｕｔは下記の数式で表される。
【００８０】
【数１３】
2014032260.tif 000015
【００８１】
（２６）式で表される高圧出力Ｖｏｕｔが、各ステーションの現像ローラ・現像ブレード間電位差許容範囲を考慮に入れた、不良画像が発生しない適切な現像ローラ・現像ブレード間電位差を出力することができる高圧出力となる。
【００８２】
図１４は、ＣＰＵ２０１が実行する高圧出力Ｖｏｕｔの演算工程を示している。Ｓ８０１〜Ｓ８０５は実施例１、２の内容と同様である。なお、Ｓ１４０１およびＳ１４０４は、画像形成装置のプリントスピードと画像形成装置が配置された環境の環境条件との組み合わせに対応した現像部材と規制部材との間の電位差の目標値を達成するために必要となる電源部からの出力電圧である仮出力電圧を複数の現像装置それぞれについて演算するステップに相当する。
【００８３】
Ｓ１４０１で、ＣＰＵ２０１は、（１８）（２０）（２２）（２４）式からＶｏｕｔ１ｍａｘ、Ｖｏｕｔ２ｍａｘ、Ｖｏｕｔ３ｍａｘ、Ｖｏｕｔ４ｍａｘを算出する。Ｓ１４０２で、ＣＰＵ２０１は、Ｖｏｕｔ１ｍａｘ、Ｖｏｕｔ２ｍａｘ、Ｖｏｕｔ３ｍａｘ、Ｖｏｕｔ４ｍａｘを比較し、これらのうちで最小値Ｖｏｕｔｍａｘを決定する。Ｓ１４０３で、ＣＰＵ２０１は、Ｖｏｕｔｍａｘと定義されたステーションの現像ローラ・現像ブレード間電位差許容範囲を図１２に示したテーブルから読み出し、それをＥｍａｘと定義する。図１２に示したテーブルは、予め工場出荷時に作成され、メモリ２１０のＲＯＭに格納されているものとする。
【００８４】
Ｓ１４０４で、ＣＰＵ２０１は、（１９）（２１）（２３）（２５）式からＶｏｕｔ１ｍｉｎ、Ｖｏｕｔ２ｍｉｎ、Ｖｏｕｔ３ｍｉｎ、Ｖｏｕｔ４ｍｉｎを算出する。Ｓ１４０５で、ＣＰＵ２０１は、Ｖｏｕｔ１ｍｉｎ、Ｖｏｕｔ２ｍｉｎ、Ｖｏｕｔ３ｍｉｎ、Ｖｏｕｔ４ｍｉｎを比較し、これらうちで最大値をＶｏｕｔｍｉｎと定義する。Ｓ１４０６で、ＣＰＵ２０１は、Ｖｏｕｔｍｉｎと定義されたステーションの現像ローラ・現像ブレード間電位差ターゲット値許容範囲を図１２に示したテーブルから読み出し、それをＥｍｉｎと定義する。Ｓ１４０７で、ＣＰＵ２０１は、（２６）式によりＶｏｕｔを算出する。ＣＰＵ２０１は、演算により求めた高圧出力Ｖｏｕｔを生成させるための高圧出力制御信号１０１を高圧出力生成部１４１に出力する。このように、ＣＰＵ２０１は、演算部により演算された複数の現像装置それぞれの仮出力電圧のうちで最大値から最小値までの範囲内で複数の現像装置のそれぞれに対して妥協点となる電圧を出力電圧として決定して電源部に設定する出力電圧決定部として機能する。
【００８５】
このように、実施例３によれば、複数の現像装置４ａ，４ｂ，４ｃ，４ｄのそれぞれに現像ローラバイアスと現像ブレードバイアスとを供給する複数の電圧変換部に対して単一の高圧出力生成部１４１を設けることで、高圧出力生成部１４１の共用化を図っている。これにより、高圧出力生成部１４１の数量を抑えることが可能となり、製造コストを削減できるようになる。また、実施例３でも定電圧素子を挿入しているため、実施例１と比較して、現像ローラ・現像ブレード間の負荷変動による現像ローラ・現像ブレード間電位差Ｖｄｂへの影響を抑えやすくなる。
【００８６】
とりわけ、ＣＰＵ２０１は、プリントスピードと環境条件との組み合わせに対応した現像ローラバイアスと現像ブレードバイアスとの電位差Ｖｄｂｔを求める。ＣＰＵ２０１は、複数の現像装置のそれぞれについて現像ローラバイアスと現像ブレードバイアスとの電位差の許容範囲の上限値（Ｖｄｂ１ｍａｘ，Ｖｄｂ２ｍａｘ，Ｖｄｂ３ｍａｘ，Ｖｄｂ４ｍａｘ）と下限値（Ｖｄｂ１ｍｉｎ，Ｖｄｂ２ｍｉｎ，Ｖｄｂ３ｍｉｎ，Ｖｄｂ４ｍｉｎ）とを求める。記憶部であるメモリ２１０には、電位差Ｖｄｂｔを中心値とした許容範囲のデータ（±Ｅ１，±Ｅ２，±Ｅ３，±Ｅ４）が記憶されているため、ＣＰＵ２０１はこれを読み出して使用する。ＣＰＵ２０１は、複数の現像装置のそれぞれについて電位差の下限値（Ｖｄｂ１ｍｉｎ，Ｖｄｂ２ｍｉｎ，Ｖｄｂ３ｍｉｎ，Ｖｄｂ４ｍｉｎ）を用いて、複数の電圧変換部で必要となる電源部の仮出力電圧（Ｖｏｕｔ１ｍａｘ，Ｖｏｕｔ２ｍａｘ，Ｖｏｕｔ３ｍａｘ，Ｖｏｕｔ４ｍａｘ）を求め、これらの仮出力電圧のうちで最小値Ｖｏｕｔｍａｘを決定する。ＣＰＵ２０１は、複数の現像装置のうちで最小値となった仮出力電圧に対応した現像装置についての電位差のプラス側の許容値（＋Ｅ１，＋Ｅ２，＋Ｅ３，＋Ｅ４のいずれか１つであるＥｍａｘ）をメモリ２１０から読み出す。一方で、ＣＰＵ２０１は、複数の現像装置のそれぞれについて電位差の上限値（Ｖｄｂ１ｍａｘ，Ｖｄｂ２ｍａｘ，Ｖｄｂ３ｍａｘ，Ｖｄｂ４ｍａｘ）を用いて、複数の電圧変換部で必要となる電源部の仮出力電圧（Ｖｏｕｔ１ｍｉｎ，Ｖｏｕｔ２ｍｉｎ，Ｖｏｕｔ３ｍｉｎ，Ｖｏｕｔ４ｍｉｎ）を求める。さらに、ＣＰＵ２０１は、これらの仮出力電圧のうちで最大値Ｖｏｕｔｍｉｎを決定する。ＣＰＵ２０１は、複数の現像装置のうちで最大値となった仮出力電圧に対応した現像装置についての電位差のマイナス側の許容値（−Ｅ１，−Ｅ２，−Ｅ３，−Ｅ４のいずれか１つであるＥｍｉｎ）を読み出す。ＣＰＵ２０１は、決定した最小値Ｖｏｕｔｍａｘと読み出したプラス側の許容値Ｅｍａｘと、決定した最大値Ｖｏｕｔｍｉｎと読み出したマイナス側の許容値Ｅｍｉｎとから出力電圧Ｖｏｕｔを決定する。本実施例では、現像装置４ａ，４ｂ，４ｃ，４ｄのすべてにおいて電位差が許容範囲に収まるような共通の出力電圧Ｖｏｕｔを妥協的に決定している。よって、高圧出力生成部１４１の数量を削減できるため、製造コストを削減しつつ、現像装置４ａ，４ｂ，４ｃ，４ｄのすべてにおいて現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減できる。また、プリントスピードや環境条件も考慮して電位差Ｖｄｂｔが決定されているため、プリントスピードが変更されたり、環境条件が変動したりしても、現像ブレードへのトナー融着や現像ローラのトナーフィルミングを低減できる。
【００８７】
＜その他＞
環境条件として環境温度を一例として説明したが、環境条件は環境湿度であってもよい。この場合、ＣＰＵ２０１には、画像形成装置１００が設定されている環境の湿度を計測する湿度センサが接続される。ＣＰＵ２０１は、プリントスピードと環境湿度との組み合わせに対応した抵抗値ＲｄｂとＶｄｂとをテーブルから取得してもよい。
【００８８】
なお、抵抗値ＲｄｂとＶｄｂは、プリントスピード、環境温度および環境湿度の組み合わせに応じてテーブルに登録されていてもよい。ＣＰＵ２０１は、プリントスピード、環境温度および環境湿度の組み合わせに対応した抵抗値ＲｄｂとＶｄｂとをテーブルから取得してもよい。
【００８９】
また、実施例３は実施例２をベースとして説明したが、実施例１に対して適用されてもよい。実施例１ではツェナーダイオード１３４を省略しているため、（１８）〜（２６）式においてもツェナー電圧ＺＤをゼロとする。その他の点は実施例３で説明したとおりである。また、定電圧素子は、アバランシェダイオードなど、ツェナーダイオードと同等の働きをする素子や回路であれば十分である。
【００９０】
実施例１、２では最大値と最小値との中間値を求めたが、中間値に代えて、４つの仮出力電圧の平均値を算出してもよい。また、最大値と最小値とを除いた残りの２つの仮出力電圧の中間値を算出してもよい。ただし、４つの現像装置４ａ，４ｂ，４ｃ，４ｄについての妥協点としては、最大値と最小値との中間値が適切であろう。
【図１】
2014032260.tif 000016
【図２】
2014032260.tif 000017
【図３】
2014032260.tif 000018
【図４】
2014032260.tif 000019
【図５】
2014032260.tif 000020
【図６】
2014032260.tif 000021
【図７】
2014032260.tif 000022
【図８】
2014032260.tif 000023
【図９】
2014032260.tif 000024
【図１０】
2014032260.tif 000025
【図１１】
2014032260.tif 000026
【図１２】
2014032260.tif 000027
【図１３】
2014032260.tif 000028
【図１４】
2014032260.tif 000029