(57)【要約】【課題】制御信号の立ち上がり時および立ち下がり時に入出力端子に発生する電圧の変動を低減する。【解決手段】一対の入出力端子１１，１２、制御信号Ｓ２が入力される制御端子１３、ＭＯＳトランジスタで構成されるメインスイッチ１６、およびコントロール回路１９を備えたアナログスイッチ回路３と、設定された電圧で基準電圧Ｖｒを生成して電圧出力端子４ａから出力する電圧生成回路４と、アナログスイッチ回路３の他方の入出力端子１２と電圧出力端子４ａとの間に配設されて、基準電圧Ｖｒの他方の入出力端子１２への出力をオン・オフする接断回路５とを備え、アナログスイッチ回路３は、オン状態の接断回路５が他方の入出力端子１２に基準電圧Ｖｒを出力しているときに、オフ状態およびオフ状態のいずれか一方の状態から他方の状態に移行される。【選択図】図１
2014093637.tif 000002
【特許請求の範囲】
【請求項１】
一対の入出力端子、制御信号が入力される制御端子、高電位電源端子、低電位電源端子、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとで構成されるメインスイッチ、およびコントロール回路を備え、前記高電位電源端子に入力される高電位電圧および前記低電位電源端子に入力される低電位電圧で前記メインスイッチおよび前記コントロール回路が作動して、前記コントロール回路が前記制御信号の反転信号を生成すると共に当該制御信号および当該反転信号を前記メインスイッチに出力し、当該メインスイッチの前記各ＭＯＳトランジスタが前記制御信号および前記反転信号に基づいてオン状態およびオフ状態のいずれかに同時に移行することにより、前記一対の入出力端子のうちの一方の入出力端子に入力されている伝送信号の他方の入出力端子からの出力をオン・オフするアナログスイッチ回路と、
設定された電圧で基準電圧を生成して電圧出力端子から出力する電圧生成回路と、
前記アナログスイッチ回路の前記他方の入出力端子と前記電圧出力端子との間に配設されて、前記基準電圧の前記他方の入出力端子への出力をオン・オフする接断回路とを備え、
前記アナログスイッチ回路は、オン状態の前記接断回路が前記他方の入出力端子に前記基準電圧を出力しているときに、オン状態およびオフ状態のいずれか一方の状態から他方の状態に移行されるスイッチ装置。
【請求項２】
イネーブル端子を有して、入力端子に入力されている信号を出力端子から前記伝送信号として前記アナログスイッチ回路に出力する状態と、前記出力端子をハイインピーダンスにする状態のいずれか一方の状態に移行可能なバッファを備えている請求項１記載のスイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メインスイッチがＭＯＳトランジスタで構成されたアナログスイッチ回路を有するスイッチ装置に関するものである。
【背景技術】
【０００２】
この種のスイッチ装置に使用される一般的なアナログスイッチ回路として、下記特許文献１において従来の技術として開示されたアナログスイッチ回路が知られている。このアナログスイッチ回路３は、図４に示すように、伝送信号Ｓ１が入力・出力される一対の入出力端子１１，１２、制御信号Ｓ２が入力される１つの制御端子１３、高電位電圧Ｖｄｄが入力される高電位電源端子１４、低電位電圧Ｖｓｓが入力される低電位電源端子１５、ｐチャネルＭＯＳトランジスタＱ１およびｎチャネルＭＯＳトランジスタＱ２で構成されたメインスイッチ１６、ｐチャネルＭＯＳトランジスタＱ３およびｎチャネルＭＯＳトランジスタＱ４で構成されてメインスイッチ１６のバックゲートを制御する一方の制御スイッチ１７、ｐチャネルＭＯＳトランジスタＱ５およびｎチャネルＭＯＳトランジスタＱ６で構成されてメインスイッチ１６のバックゲートを制御する他方の制御スイッチ１８、各ＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６を介してＭＯＳトランジスタＱ２のバックゲート電位を制御するプルダウン用のｎチャネルＭＯＳトランジスタＱ７、およびコントロール回路１９を備えている。
【０００３】
このコントロール回路１９は、低電位電圧Ｖｓｓを基準電位とした高電位電圧Ｖｄｄを作動用電圧として作動すると共に、制御端子１３から入力される制御信号Ｓ２に基づいて反転信号（制御信号Ｓ２と逆相の信号）Ｓ３および制御信号Ｓ４（制御信号Ｓ２と同相の信号）を生成して上記の各ＭＯＳトランジスタＱ１〜Ｑ７のゲート端子に供給する。これにより、コントロール回路１９は、メインスイッチ１６をオン・オフ動作させる。この場合、反転信号Ｓ３および制御信号Ｓ４は、コントロール回路１９が低電位電圧Ｖｓｓを基準電位とした高電位電圧Ｖｄｄを作動用電圧として作動する構成のため、そのＬレベルは低電位電圧Ｖｓｓ近傍の電圧になり、そのＨレベルは高電位電圧Ｖｄｄ近傍の電圧になる。
【０００４】
また、このアナログスイッチ回路３を使用するスイッチ装置では、高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓとして、アナログスイッチ回路３の正電源電圧についての最大定格（高電圧側の最大定格）Ｖ＋および負電源電圧についての最大定格（低電圧側の最大定格）Ｖ−を供給する構成が一般的に採用されている。このため、この構成では、コントロール回路１９から出力される反転信号Ｓ３および制御信号Ｓ４は、そのＬレベルが最大定格Ｖ−近傍の電圧になり、そのＨレベルは最大定格Ｖ＋近傍の電圧になる。
【０００５】
このアナログスイッチ回路３では、コントロール回路１９にＨレベルの制御信号Ｓ２が入力されているときには、コントロール回路１９は、最大定格Ｖ−近傍の電圧（Ｌレベル）の反転信号Ｓ３、および最大定格Ｖ＋近傍の電圧（Ｈレベル）の制御信号Ｓ４を出力する。これにより、このＬレベルの反転信号Ｓ３がゲート端子に供給されているｐチャネルＭＯＳトランジスタＱ１，Ｑ３，Ｑ５はオン状態に移行し、またこのＨレベルの制御信号Ｓ４がゲート端子に供給されているｎチャネルＭＯＳトランジスタＱ２，Ｑ４，Ｑ６も同時にオン状態に移行する。一方、Ｌレベルの反転信号Ｓ３がゲート端子に供給されているｎチャネルＭＯＳトランジスタＱ７はオフ状態に移行する。これにより、アナログスイッチ回路３は、一対の入出力端子１１，１２間での伝送信号Ｓ１の伝送（双方向での伝送）が可能なオン状態に移行する。
【０００６】
他方、コントロール回路１９にＬレベルの制御信号Ｓ２が入力されているときには、コントロール回路１９は、最大定格Ｖ＋近傍の電圧（Ｈレベル）の反転信号Ｓ３、および最大定格Ｖ−近傍の電圧（Ｌレベル）の制御信号Ｓ４を出力する。これにより、このＨレベルの反転信号Ｓ３がゲート端子に供給されているｐチャネルＭＯＳトランジスタＱ１，Ｑ３，Ｑ５はオフ状態に移行し、またこのＬレベルの制御信号Ｓ４がゲート端子に供給されているｎチャネルＭＯＳトランジスタＱ２，Ｑ４，Ｑ６も同時にオフ状態に移行する。一方、Ｈレベルの反転信号Ｓ３がゲート端子に供給されているｎチャネルＭＯＳトランジスタＱ７はオン状態に移行して、メインスイッチ１６のＭＯＳトランジスタＱ２のバックゲート電位が低電位電圧Ｖｓｓにプルダウンされる。これにより、アナログスイッチ回路３は、一対の入出力端子１１，１２間での伝送信号Ｓ１の伝送が不能なオフ状態に移行する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−４８５２０号公報（第２頁、第３図）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上記の構成のアナログスイッチ回路では、ゲート端子に供給される反転信号Ｓ３および制御信号Ｓ４のそれぞれの立ち上がり時および立ち下がり時（つまり、制御信号Ｓ２の立ち上がり時および立ち下がり時）に、メインスイッチ１６を構成する各ＭＯＳトランジスタＱ１，Ｑ２、およびメインスイッチ１６のバックゲートを制御する各制御スイッチ１７，１８を構成する各ＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６のそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して、各ゲート端子と一対の入出力端子１１，１２との間に電荷の移動が発生し、これに起因して、一方の入出力端子１１に入力される伝送信号を他方の入出力端子１２から出力する場合において、他方の入出力端子１２の電圧が変動する（入出力端子１２の電圧が振られる）という現象が必ず発生する。
【０００９】
ところが、このアナログスイッチ回路３を使用する上記した従来のスイッチ装置のように、アナログスイッチ回路３の最大定格Ｖ＋，Ｖ−を高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓとする構成では、アナログスイッチ回路３内の各ＭＯＳトランジスタＱ１〜Ｑ６のゲート端子には、上記したように、最大定格Ｖ＋近傍の電圧（Ｈレベル）から最大定格Ｖ−近傍の電圧（Ｌレベル）に変化し、またこのＬレベルからこのＨレベルに変化する反転信号Ｓ３および制御信号Ｓ４が供給されるため、常に、最大定格Ｖ＋，Ｖ−の電位差に応じた大きな電圧の変動が他方の入出力端子１２に生じ、この電圧の変動を低減するのが困難であるという解決すべき課題が存在している。
【００１０】
本発明は、かかる課題に鑑みてなされたものであり、制御信号の立ち上がり時および立ち下がり時に入出力端子に発生する電圧の変動を低減し得るスイッチ装置を提供することを主目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく請求項１記載のスイッチ装置は、一対の入出力端子、制御信号が入力される制御端子、高電位電源端子、低電位電源端子、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとで構成されるメインスイッチ、およびコントロール回路を備え、前記高電位電源端子に入力される高電位電圧および前記低電位電源端子に入力される低電位電圧で前記メインスイッチおよび前記コントロール回路が作動して、前記コントロール回路が前記制御信号の反転信号を生成すると共に当該制御信号および当該反転信号を前記メインスイッチに出力し、当該メインスイッチの前記各ＭＯＳトランジスタが前記制御信号および前記反転信号に基づいてオン状態およびオフ状態のいずれかに同時に移行することにより、前記一対の入出力端子のうちの一方の入出力端子に入力されている伝送信号の他方の入出力端子からの出力をオン・オフするアナログスイッチ回路と、設定された電圧で基準電圧を生成して電圧出力端子から出力する電圧生成回路と、前記アナログスイッチ回路の前記他方の入出力端子と前記電圧出力端子との間に配設されて、前記基準電圧の前記他方の入出力端子への出力をオン・オフする接断回路とを備え、前記アナログスイッチ回路は、オン状態の前記接断回路が前記他方の入出力端子に前記基準電圧を出力しているときに、オン状態およびオフ状態のいずれか一方の状態から他方の状態に移行される。
【００１２】
また、請求項２記載のスイッチ装置は、請求項１記載のスイッチ装置において、イネーブル端子を有して、入力端子に入力されている信号を出力端子から前記伝送信号として前記アナログスイッチ回路に出力する状態と、前記出力端子をハイインピーダンスにする状態のいずれか一方の状態に移行可能なバッファを備えている。
【発明の効果】
【００１３】
請求項１記載のスイッチ装置では、アナログスイッチ回路の他方の入出力端子と基準電圧を出力する電圧生成回路の電圧出力端子との間に配設されて基準電圧の他方の入出力端子への出力をオン・オフする接断回路を備え、オン状態の接断回路が他方の入出力端子に基準電圧を出力しているときに、アナログスイッチ回路が、オン状態およびオフ状態のいずれか一方の状態から他方の状態に移行される。
【００１４】
したがって、このスイッチ装置によれば、アナログスイッチ回路をオン・オフする際（制御信号の立ち上がり時および立ち下がり時）において、アナログスイッチ回路を構成する各ＭＯＳトランジスタのそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して、各ゲート端子と一対の入出力端子との間に電荷の移動が発生したとしても、他方の入出力端子には接断回路を介して電圧生成回路から基準電圧が印加されて、出力信号がこの基準電圧Ｖｒに規定されているため、上記の電荷の移動に起因して他方の入出力端子に生じる電圧の変動を大幅に低減することができる。
【００１５】
また、請求項２記載のスイッチ装置によれば、イネーブル端子を有するバッファを介して外部から入力した信号を伝送信号としてアナログスイッチ回路の一方の入出力端子に出力する構成としたことにより、双方向性のアナログスイッチ回路をオン状態に移行させている状態において、接断回路をオン状態にして電圧生成回路から基準電圧をアナログスイッチ回路の他方の入出力端子に出力したとしても、バッファをディスイネーブルにすることにより、オン状態のアナログスイッチ回路を介して基準電圧と伝送信号とが衝突する事態の発生を回避することができる。
【図面の簡単な説明】
【００１６】
【図１】アナログスイッチ回路３を使用したスイッチ装置１の構成を示す構成図である。
【図２】接断回路５の回路図である。
【図３】スイッチ装置１の動作を説明するための波形図である。
【図４】アナログスイッチ回路３の回路図である。
【発明を実施するための形態】
【００１７】
以下、アナログスイッチ回路を有するスイッチ装置の実施の形態について、添付図面を参照して説明する。
【００１８】
最初に、スイッチ装置１の構成について、図１，２を参照して説明する。スイッチ装置１は、図１に示すように、バッファ２、アナログスイッチ回路３、電圧生成回路４および接断回路５を備えている。このスイッチ装置１では、バッファ２、アナログスイッチ回路３、電圧生成回路４および接断回路５は、スイッチ装置１内に配設された不図示の電源（またはスイッチ装置１の外部の電源）から供給される高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓを作動電圧として作動する。
【００１９】
バッファ２は、図１に示すように、イネーブル端子を有している。これにより、バッファ２は、入力端子に入力されている信号Ｓｉｎ（最大電圧Ｖｍａｘが高電位電圧Ｖｄｄ未満で、かつ最小電圧Ｖｍｉｎが低電位電圧Ｖｓｓを超える交流信号）を出力端子から伝送信号Ｓ１としてアナログスイッチ回路３に出力する状態と、出力端子をハイインピーダンスにする状態のいずれか一方の状態に移行可能に構成されている。本例では一例として、バッファ２は、イネーブル端子に入力されているイネーブル信号ＳｅｎをＨレベルにするイネーブル操作が行われているときには、入力端子に入力されている信号Ｓｉｎを出力端子から伝送信号Ｓ１としてアナログスイッチ回路３に出力する状態（イネーブル状態）に移行し、イネーブル信号ＳｅｎをＬレベルにするディスイネーブル操作が行われているときには、出力端子をハイインピーダンスにする状態（ディスイネーブル状態）に移行する。なお、イネーブル端子に入力されるイネーブル信号Ｓｅｎの極性が上記の構成とは逆のバッファを使用することもできる。
【００２０】
アナログスイッチ回路３は、図１に示すように、一対の入出力端子１１，１２、１つの制御端子１３、高電位電源端子１４、低電位電源端子１５、メインスイッチ１６、制御スイッチ１７，１８、およびコントロール回路１９を備えて、従来のアナログスイッチ回路３と同一に構成されている。この場合、入出力端子１１，１２のいずれか一方の入出力端子（本例では入出力端子１１）には、アナログスイッチ回路３の入力定格内に含まれるように最大電圧Ｖｍａｘおよび最小電圧Ｖｍｉｎが既知の伝送信号Ｓ１が外部から入力され、メインスイッチ１６がオン状態のときには、この伝送信号Ｓ１がアナログスイッチ回路３内を伝わって他方の入出力端子（本例では入出力端子１２）から出力信号Ｓｏｕｔとして出力される。また、制御端子１３には、制御信号Ｓ２が入力される。また、高電位電源端子１４には、高電位電圧Ｖｄｄが供給され、低電位電源端子１５には、低電位電圧Ｖｓｓが供給される。
【００２１】
メインスイッチ１６は、ｐチャネルＭＯＳトランジスタＱ１およびｎチャネルＭＯＳトランジスタＱ２で構成されている。一方の制御スイッチ１７は、ｐチャネルＭＯＳトランジスタＱ３およびｎチャネルＭＯＳトランジスタＱ４で構成されて、メインスイッチ１６のバックゲートを制御する。他方の制御スイッチ１８も、ｐチャネルＭＯＳトランジスタＱ５およびｎチャネルＭＯＳトランジスタＱ６で構成されて、メインスイッチ１６のバックゲートを制御する。ｎチャネルＭＯＳトランジスタＱ７は、各ＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６を介してＭＯＳトランジスタＱ２のバックゲート電位を制御する。
【００２２】
コントロール回路１９は、一例として直列接続された２つのインバータで構成されて、制御端子１３から入力された制御信号Ｓ２に基づいて、制御信号Ｓ２と逆相の反転信号Ｓ３と、制御信号Ｓ２と同相の制御信号Ｓ４を生成して、各ＭＯＳトランジスタＱ１〜Ｑ６のゲート端子に供給することにより、メインスイッチ１６をオン・オフ動作させる。また、コントロール回路１９は、反転信号Ｓ３をｎチャネルＭＯＳトランジスタＱ７のゲート端子に供給して、ｎチャネルＭＯＳトランジスタＱ７をオン・オフ動作させる。このコントロール回路１９は、高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓを作動電圧として作動する。このため、コントロール回路１９は、Ｈレベルが高電位電圧Ｖｄｄ近傍の電圧となり、Ｌレベルが低電位電圧Ｖｓｓ近傍の電圧となる反転信号Ｓ３および制御信号Ｓ４を出力する。
【００２３】
この構成により、アナログスイッチ回路３は、制御信号Ｓ２をＬレベルに規定するスイッチオフ操作が行われたときには、入出力端子１１，１２のそれぞれがハイインピーダンスの状態となって、一対の入出力端子１１，１２間での伝送信号Ｓ１の伝送（双方向での伝送）が不能なオフ状態に移行し、制御信号Ｓ２をＨレベルに規定するスイッチオン操作が行われたときには、一対の入出力端子１１，１２間での伝送信号Ｓ１の伝送（双方向での伝送）が可能なオン状態に移行する。なお、制御信号Ｓ２の極性については、上記の極性とは逆の極性でアナログスイッチ回路３がオン状態およびオフ状態のいずれか一方の状態に移行する構成を採用することもできる。
【００２４】
電圧生成回路４は、図１に示すように、生成する直流電圧としての基準電圧Ｖｒを制御可能な可変電圧電源で構成されている。具体的には、電圧生成回路４は、電圧データＤｖを入力したときには、この電圧データＤｖで規定される任意の電圧で基準電圧Ｖｒを生成して電圧出力端子４ａから出力する。なお、本例では、電圧生成回路４は、後述するように、基準電圧Ｖｒとして、低電位電圧Ｖｓｓとゼロボルトの２つの異なる電圧を出力する。このため、電圧生成回路４は、電圧データＤｖで規定される任意の電圧で基準電圧Ｖｒを生成する上記の構成に代えて、例えば、切替信号のレベルに応じて、低電位電圧Ｖｓｓとゼロボルトの２つの電圧のうちの一方の電圧で基準電圧Ｖｒを生成する構成を採用することもできる。
【００２５】
接断回路５は、アナログスイッチ回路３の他方の入出力端子１２と電圧生成回路４の電圧出力端子４ａとの間に配設（接続）されている。また、接断回路５は、制御電圧Ｖｃｎｔに基づいて、オン状態およびオフ状態のうちの任意の状態に移行して、オン状態のときには電圧生成回路４の電圧出力端子４ａから出力されている基準電圧Ｖｒをアナログスイッチ回路３の他方の入出力端子１２に出力して、他方の入出力端子１２の電圧を基準電圧Ｖｒに規定し、一方、オフ状態のときには、電圧出力端子４ａと入出力端子１２とを切り離す。
【００２６】
本例では一例として、接断回路５は、図２に示すように、１つのｎチャネルＭＯＳトランジスタ５ａ（以下、「ＭＯＳトランジスタ５ａ」ともいう）で構成されて、そのソース端子が電圧生成回路４の電圧出力端子４ａに接続され、そのドレイン端子がアナログスイッチ回路３の入出力端子１２に接続されている。これにより、この接断回路５は、電圧生成回路４から基準電圧Ｖｒが印加されるソース端子を基準として、基準電圧Ｖｒとの差（＝Ｖｃｎｔ−Ｖｒ）が閾値電圧以上になる制御電圧Ｖｃｎｔがゲート端子に印加される接続操作が行われたときには、オン状態に移行して、他方の入出力端子１２を基準電圧Ｖｒにプルダウンまたはプルアップすることにより、他方の入出力端子１２の電圧を基準電圧Ｖｒに規定する。また、接断回路５は、電圧生成回路４から基準電圧Ｖｒが印加されるソース端子を基準として、基準電圧Ｖｒとの差が閾値電圧未満になる制御電圧Ｖｃｎｔがゲート端子に印加される切断操作が行われたときには、オフ状態に移行する。これにより、電圧生成回路４の電圧出力端子４ａとアナログスイッチ回路３の他方の入出力端子１２とが切り離される。この例のように接断回路５をＭＯＳトランジスタ５ａで構成することにより、同じＭＯＳトランジスタで構成されるアナログスイッチ回路３と同じ半導体チップ上に接断回路５を形成することが可能となっている。なお、接断回路５は、ＭＯＳトランジスタ５ａに代えて、例えば、制御電圧Ｖｃｎｔに基づいて、オン状態およびオフ状態のうちの任意の状態に移行するリレーなどで構成することもできる。
【００２７】
次に、スイッチ装置１の操作方法と共に動作について説明する。
【００２８】
まず、スイッチ装置１をオフ状態（信号Ｓｉｎが入力されていても出力信号Ｓｏｕｔとして出力しない状態）にする際の操作と共にスイッチ装置１の各構成要素の動作について説明する。
【００２９】
このスイッチ装置１は、上記のディスイネーブル操作を実行して、バッファ２をディスイネーブル状態に移行させることにより、また、上記のスイッチオフ操作を実行して、アナログスイッチ回路３をオフ状態に移行させることにより、また、上記の接続操作を実行して、電圧生成回路４の電圧出力端子４ａから出力されている基準電圧Ｖｒをオン状態の接断回路５を介してアナログスイッチ回路３の他方の入出力端子１２に出力させることにより、オフ状態に移行させることが可能に構成されている。
【００３０】
しかしながら、このスイッチ装置１では、スイッチオフ操作を実行することによってアナログスイッチ回路３をオフ状態に移行させることにし、接続操作については、アナログスイッチ回路３をオフ状態からオン状態に移行させるための制御信号Ｓ２の立ち上がり時、およびアナログスイッチ回路３をオン状態からオフ状態に移行させるための制御信号Ｓ２の立ち下がり時において、他方の入出力端子１２に発生する電圧の変動を低減するために、制御信号Ｓ２の立ち上がり時を含む期間（図３に示す期間Ｔｃ）、および制御信号Ｓ２の立ち下がり時を含む期間（図３に示す期間Ｔｈ）においてのみ実行し、他の期間では、接断回路５に対しては切断操作を実行する。
【００３１】
また、ディスイネーブル操作は、次の場合に実行する。つまり、スイッチオン操作を実行して双方向性のアナログスイッチ回路３をオン状態に移行させている状態において、接続操作を実行して電圧生成回路４から基準電圧Ｖｒをアナログスイッチ回路３の他方の入出力端子１２に出力させている場合に、バッファ２から伝送信号Ｓ１が出力されているときには、オン状態のアナログスイッチ回路３を介して、基準電圧Ｖｒと伝送信号Ｓ１とが衝突する。ディスイネーブル操作は、この衝突を回避するために、アナログスイッチ回路３および接断回路５が共にオン状態になっている期間全体を含む期間に亘って実行される。
【００３２】
具体的には、図３に示すように、ディスイネーブル操作は、アナログスイッチ回路３をオフ状態からオン状態に移行させる際には、接断回路５をオン状態に移行させた後であって制御信号Ｓ２をＬレベルからＨレベルに移行させる（アナログスイッチ回路３をオン状態に移行させる）前までに実行を開始し、接断回路５をオン状態からオフ状態に移行させた後に実行を停止する。また、ディスイネーブル操作は、アナログスイッチ回路３をオン状態からオフ状態に移行させる際には、接断回路５をオフ状態からオン状態に移行させる前に実行を開始し、接断回路５をオン状態に移行させた後であって制御信号Ｓ２をＨレベルからＬレベルに移行させる（アナログスイッチ回路３をオフ状態に移行させる）前までに実行を停止する。このディスイネーブル操作の実行によってバッファ２がディスイネーブル状態に移行しているときには、バッファ２の出力端子はハイインピーダンスの状態に維持される（伝送信号Ｓ１は不定の状態になる）ため、アナログスイッチ回路３および接断回路５が共にオン状態のときであっても、伝送信号Ｓ１と基準電圧Ｖｒとの衝突が回避される。なお、図３では、バッファ２の出力端子やアナログスイッチ回路３の入出力端子１２がハイインピーダンスの状態のとき（これらの端子からの出力信号が不定の状態になるとき）を斜線を付して表している。
【００３３】
次いで、スイッチ装置１をオフ状態からオン状態に移行させて、信号Ｓｉｎを出力信号Ｓｏｕｔとして出力させるための操作と共にスイッチ装置１の各構成要素の動作について説明する。
【００３４】
この場合、期間Ｔａでは、アナログスイッチ回路３に対するスイッチオフ操作が実行されて、アナログスイッチ回路３はオフ状態に維持されている。また、これにより、入出力端子１２はハイインピーダンスの状態に維持されている。また、この期間Ｔａでは、接断回路５に対する切断操作が実行されて、接断回路５がオフ状態に維持されることにより、入出力端子１２と電圧生成回路４の電圧出力端子４ａとが切り離されている。この期間Ｔａでの切断操作は、低電位電圧Ｖｓｓと同じ電圧の制御電圧Ｖｃｎｔを接断回路５に出力し、かつ基準電圧Ｖｒを低電位電圧Ｖｓｓに規定するための電圧データＤｖを電圧生成回路４に出力することで実行されている。このため、接断回路５を構成するＭＯＳトランジスタ５ａのソース端子には、スイッチ装置１に供給されている電圧のうちの最低の低電位電圧Ｖｓｓが基準電圧Ｖｒとして印加されている。したがって、アナログスイッチ回路３における入出力端子１２の電圧が高電位電圧Ｖｄｄと低電位電圧Ｖｓｓとの範囲内で変化したとしても、電圧生成回路４の電圧出力端子４ａから入出力端子１２への電流の流入（ＭＯＳトランジスタ５ａの寄生ダイオードを介しての流入）、および入出力端子１２から電圧出力端子４ａへの電流の流入のいずれもが接断回路５によって遮断される。これにより、出力信号Ｓｏｕｔは、ハイインピーダンスの状態に維持される（出力信号Ｓｏｕｔは不定の状態になる）。
【００３５】
図３に示すように、上記の期間Ｔａに続く期間Ｔｂでは、アナログスイッチ回路３に対するスイッチオフ操作を継続すると共に、接断回路５に対する切断操作についても継続する。ただし、本例のように交流信号（正弦波信号）である信号Ｓｉｎの基準電位はゼロボルトであるため、この期間Ｔｂでの切断操作は、ゼロボルトの制御電圧Ｖｃｎｔを接断回路５に出力し、かつ基準電圧Ｖｒをゼロボルトに規定するための電圧データＤｖを電圧生成回路４に出力することで実行されている。このため、接断回路５を構成するＭＯＳトランジスタ５ａのソース端子には、電圧生成回路４からゼロボルトの基準電圧Ｖｒが印加されている。したがって、アナログスイッチ回路３における入出力端子１２の電圧がゼロボルトを超える範囲内で変化しているときには、電圧生成回路４の電圧出力端子４ａから入出力端子１２への電流の流入、および入出力端子１２から電圧出力端子４ａへの電流の流入のいずれもが接断回路５によって遮断される。これにより、出力信号Ｓｏｕｔは、ハイインピーダンスの状態に維持される（出力信号Ｓｏｕｔは不定の状態になる）。
【００３６】
図３に示すように、上記の期間Ｔｂに続く期間Ｔｃでは、アナログスイッチ回路３に対するスイッチオン操作を実行して、アナログスイッチ回路３をオン状態に移行させる。このため、アナログスイッチ回路３をオン状態に移行させる前に、接断回路５に対する接続操作を実行して、電圧生成回路４から出力されている基準電圧Ｖｒをアナログスイッチ回路３の入出力端子１２に印加する。具体的には、信号Ｓｉｎの基準電位はゼロボルトであるため、基準電圧Ｖｒをゼロボルトに維持しつつ、基準電圧Ｖｒとの電位差がＭＯＳトランジスタ５ａの閾値電圧以上になる所定電圧の制御電圧Ｖｃｎｔを接断回路５に出力するという接続操作を実行して、接断回路５をオン状態に移行させる。これにより、期間Ｔｃでは、入出力端子１２と電圧出力端子４ａとがオン状態の接断回路５を介して接続された状態になり、アナログスイッチ回路３の入出力端子１２には接断回路５を介して電圧生成回路４から基準電圧Ｖｒ（ゼロボルト）が印加される。したがって、入出力端子１２の電圧（出力信号Ｓｏｕｔの電圧）は、基準電圧Ｖｒ（ゼロボルト）に規定される。また、アナログスイッチ回路３に対するスイッチオン操作の実行の開始前に、バッファ２に対するディスイネーブル操作を実行して、バッファ２をディスイネーブル状態に移行させる。
【００３７】
このようにして、入出力端子１２に電圧生成回路４から基準電圧Ｖｒ（ゼロボルト）が印加されている期間Ｔｃにおいて、バッファ２がディスイネーブル状態のときに、スイッチオン操作を実行することにより、アナログスイッチ回路３をオフ状態からオン状態に移行させる。この場合、アナログスイッチ回路３では、制御信号Ｓ２のＬレベルからＨレベルへの立ち上がり時（つまり、反転信号Ｓ３の立ち下がり時、および制御信号Ｓ４の立ち上がり時）に、メインスイッチ１６を構成する各ＭＯＳトランジスタＱ１，Ｑ２、およびメインスイッチ１６のバックゲートを制御する各制御スイッチ１７，１８を構成する各ＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６のそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して、各ゲート端子と一対の入出力端子１１，１２との間に電荷の移動が発生する。しかしながら、このスイッチ装置１では、このアナログスイッチ回路３がオフ状態からオン状態に移行するときに、入出力端子１２には電圧生成回路４から基準電圧Ｖｒ（ゼロボルト）が印加されて、出力信号Ｓｏｕｔが基準電圧Ｖｒに規定されている。このため、上記の電荷の移動に起因して出力信号Ｓｏｕｔに生じる電圧の変動が大幅に低減されている。また、バッファ２がディスイネーブル状態に移行しているため、入出力端子１２に印加されている基準電圧Ｖｒがオン状態のアナログスイッチ回路３を介して入出力端子１１側に伝送されたとしても、信号の衝突は回避される。
【００３８】
図３に示すように、上記の期間Ｔｃに続く期間Ｔｄでは、アナログスイッチ回路３に対するスイッチオン操作を継続すると共に、接断回路５に対する切断操作を実行する。ただし、この期間Ｔｂでの切断操作は、上記した期間Ｔｂのときと同様にして、ゼロボルトの制御電圧Ｖｃｎｔを接断回路５に出力し、かつ基準電圧Ｖｒをゼロボルトに規定するための電圧データＤｖを電圧生成回路４に出力することで実行される。また、この期間Ｔｄでは、接断回路５に対する切断操作を実行されるため、基準電圧Ｖｒの入出力端子１２への印加が停止される。このため、アナログスイッチ回路３がオン状態であったとしても、上記の信号の衝突は回避される。このため、接断回路５に対する切断操作の実行後において、期間Ｔｃから継続していたバッファ２に対するディスイネーブル操作を停止する。
【００３９】
図３に示すように、上記の期間Ｔｄに続く期間Ｔｅでは、アナログスイッチ回路３に対するスイッチオン操作を継続すると共に、接断回路５に対する切断操作を継続する。ただし、この期間Ｔｅでの切断操作は、低電位電圧Ｖｓｓの制御電圧Ｖｃｎｔを接断回路５に出力し、かつ基準電圧Ｖｒを低電位電圧Ｖｓｓに規定するための電圧データＤｖを電圧生成回路４に出力することで実行される。
【００４０】
この期間Ｔｅでは、接断回路５を構成するＭＯＳトランジスタ５ａのソース端子が、スイッチ装置１に供給されている電圧のうちの最低の低電位電圧Ｖｓｓに規定されているため、アナログスイッチ回路３における入出力端子１２の電圧が高電位電圧Ｖｄｄと低電位電圧Ｖｓｓとの範囲内で変化したとしても（伝送信号Ｓ１が入出力端子１２から出力信号Ｓｏｕｔとして出力されたとしても）、電圧生成回路４の電圧出力端子４ａから入出力端子１２への電流の流入（ＭＯＳトランジスタ５ａの寄生ダイオードを介しての流入）、および入出力端子１２から電圧出力端子４ａへの電流の流入のいずれもが接断回路５によって遮断される。これにより、この期間Ｔｅでは、アナログスイッチ回路３は、入力される伝送信号Ｓ１を、波形に歪みなどが発生しない状態で、出力信号Ｓｏｕｔとして入出力端子１２から出力可能となっている。
【００４１】
したがって、図３に示すように、この期間Ｔｅ内において、バッファ２に対するイネーブル操作を実行して、バッファ２に入力されている信号Ｓｉｎをバッファ２の出力端子から伝送信号Ｓ１としてアナログスイッチ回路３に出力させることにより、スイッチ装置１は、Ｈレベルのイネーブル信号Ｓｅｎを入力している期間Ｔｆにおいて、入力している信号Ｓｉｎを、アナログスイッチ回路３の入出力端子１２から出力信号Ｓｏｕｔとして出力する。なお、期間Ｔｅ内において、イネーブル信号ＳｅｎがＨレベルからＬレベルに切り替えられたときには、バッファ２は伝送信号Ｓ１のアナログスイッチ回路３への出力を停止し、出力端子をハイインピーダンスの状態に移行させる。このため、この場合には、スイッチ装置１は、入出力端子１２をハイインピーダンスの状態に移行させて、伝送信号Ｓ１を出力信号Ｓｏｕｔとして出力する動作を停止する（出力信号Ｓｏｕｔは不定の状態に移行する）。
【００４２】
続いて、スイッチ装置１をオン状態からオフ状態に移行させて、信号Ｓｉｎの出力信号Ｓｏｕｔとしての出力を停止させるための操作と共にスイッチ装置１の各構成要素の動作について説明する。
【００４３】
この場合、図３に示すように、上記の期間Ｔｅに続く期間Ｔｇでは、アナログスイッチ回路３に対するスイッチオン操作を継続すると共に、接断回路５に対する切断操作を実行する。ただし、この期間Ｔｇでの切断操作は、上記した期間Ｔｄのときと同様にして、ゼロボルトの制御電圧Ｖｃｎｔを接断回路５に出力し、かつ基準電圧Ｖｒをゼロボルトに規定するための電圧データＤｖを電圧生成回路４に出力することで実行する。また、この期間Ｔｇに続く期間Ｔｈにおいて、後述するように、接断回路５に対する接続操作が実行されて、接断回路５がオン状態に移行する。これにより、アナログスイッチ回路３および接断回路５の双方が共にオン状態に移行することによってアナログスイッチ回路３の入出力端子１１において、上記の信号の衝突が発生する虞があるが、この衝突を回避するために、この期間Ｔｇ中に、バッファ２に対するディスイネーブル操作を実行する。
【００４４】
図３に示すように、上記の期間Ｔｇに続く期間Ｔｈでは、アナログスイッチ回路３に対するスイッチオフ操作を実行して、アナログスイッチ回路３をオフ状態に移行させる。このため、アナログスイッチ回路３をオフ状態に移行させる前に、接断回路５に対する接続操作を実行して、電圧生成回路４から出力されている基準電圧Ｖｒをアナログスイッチ回路３の入出力端子１２に印加する。具体的には、期間Ｔｃのときと同様にして、基準電圧Ｖｒをゼロボルトに維持しつつ、上記した所定電圧の制御電圧Ｖｃｎｔを接断回路５に出力するという接続操作を実行して、接断回路５をオン状態に移行させる。これにより、期間Ｔｈでは、入出力端子１２と電圧出力端子４ａとがオン状態の接断回路５を介して接続された状態になり、アナログスイッチ回路３の入出力端子１２には接断回路５を介して電圧生成回路４から基準電圧Ｖｒ（ゼロボルト）が印加される。これにより、アナログスイッチ回路３がオン状態からオフ状態に移行するときには、入出力端子１２の電圧（出力信号Ｓｏｕｔ）は、基準電圧Ｖｒ（ゼロボルト）に規定されている。
【００４５】
したがって、上記した期間Ｔｃのときと同様にして、アナログスイッチ回路３では、制御信号Ｓ２のＨレベルからＬレベルへの立ち下がり時（つまり、反転信号Ｓ３の立ち上がり時、および制御信号Ｓ４の立ち下がり時）に、各ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して、各ゲート端子と一対の入出力端子１１，１２との間に電荷の移動が発生するが、この電荷の移動に起因して出力信号Ｓｏｕｔに生じる電圧の変動が大幅に低減されている。また、この期間Ｔｈに先行する期間Ｔｇにおいて、バッファ２が既にディスイネーブル状態に移行しているため、アナログスイッチ回路３および接断回路５の双方が共にオン状態に移行することによって発生するアナログスイッチ回路３の入出力端子１１での上記の信号の衝突が回避されている。なお、この期間Ｔｈ内において、制御信号Ｓ２をＨレベルからＬレベルに立ち下げた後には、アナログスイッチ回路３がオフ状態に移行するため、上記の信号の衝突は発生しない。このため、バッファ２に対するディスイネーブル操作を停止する。
【００４６】
図３に示すように、上記の期間Ｔｈに続く期間Ｔｉでは、アナログスイッチ回路３に対するスイッチオフ操作を継続すると共に、接断回路５に対する切断操作についても継続する。ただし、この期間Ｔｉでの切断操作においては、ゼロボルトの制御電圧Ｖｃｎｔを接断回路５に出力し、かつ基準電圧Ｖｒをゼロボルトに規定するための電圧データＤｖを電圧生成回路４に出力することで実行する。これにより、出力信号Ｓｏｕｔは、ハイインピーダンスの状態に維持される（出力信号Ｓｏｕｔは不定の状態になる）。
【００４７】
最後に、図３に示すように、上記の期間Ｔｉに続く期間Ｔｊでは、アナログスイッチ回路３に対するスイッチオフ操作を継続すると共に、接断回路５に対する切断操作についても継続する。ただし、この期間Ｔｊでの切断操作においては、低電位電圧Ｖｓｓの制御電圧Ｖｃｎｔを接断回路５に出力し、かつ基準電圧Ｖｒを低電位電圧Ｖｓｓに規定するための電圧データＤｖを電圧生成回路４に出力することで実行する。これにより、出力信号Ｓｏｕｔは、ハイインピーダンスの状態が継続される（出力信号Ｓｏｕｔは不定の状態が継続される）。
【００４８】
このように、このスイッチ装置１では、アナログスイッチ回路３と、電圧データＤｖで規定される電圧で基準電圧Ｖｒを生成して電圧出力端子４ａから出力する電圧生成回路４と、アナログスイッチ回路３の他方の入出力端子１２と電圧出力端子４ａとの間に配設されて、基準電圧Ｖｒの他方の入出力端子１２への出力（印加）をオン・オフする接断回路５とを備えている。
【００４９】
したがって、このスイッチ装置１によれば、アナログスイッチ回路３に対するスイッチオン操作の際（制御信号Ｓ２をＬレベルからＨレベルに立ち上げる際）や、スイッチオフ操作の際（制御信号Ｓ２をＨレベルからＬレベルに立ち下げる際）において、つまり、アナログスイッチ回路３がオン状態およびオフ状態のいずれか一方の状態から他方の状態に移行される際において（アナログスイッチ回路３がオン状態からオフ状態に移行される際、およびオフ状態からオン状態に移行される際の両時において）、アナログスイッチ回路３を構成する各ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して、各ゲート端子と一対の入出力端子１１，１２との間に電荷の移動が発生したとしても、入出力端子１２には電圧生成回路４から基準電圧Ｖｒ（ゼロボルト）が印加されて、出力信号Ｓｏｕｔがこの基準電圧Ｖｒに規定されているため、上記の電荷の移動に起因して出力信号Ｓｏｕｔに生じる電圧の変動を大幅に低減することができる。
【００５０】
また、このスイッチ装置１によれば、イネーブル端子を有するバッファ２を介して外部から入力した信号Ｓｉｎを伝送信号Ｓ１としてアナログスイッチ回路３の入出力端子１１に出力する構成としたことにより、スイッチオン操作を実行して双方向性のアナログスイッチ回路３をオン状態に移行させている状態において、接続操作を実行して電圧生成回路４から基準電圧Ｖｒをアナログスイッチ回路３の他方の入出力端子１２に出力させているときであっても、バッファ２に対するディスイネーブル操作（イネーブル端子にＬレベルのイネーブル信号Ｓｅｎを出力する操作）を実行することにより、オン状態のアナログスイッチ回路３を介して基準電圧Ｖｒと伝送信号Ｓ１とが衝突する事態の発生を回避することができる。
【００５１】
なお、上記のスイッチ装置１では、図３に示すように、接断回路５をオフ状態からオン状態に移行させるときや、逆にオン状態からオフ状態に移行させるときに、制御電圧Ｖｃｎｔとしてゼロボルトを出力し、かつ電圧生成回路４からゼロボルトの基準電圧Ｖｒを出力させる期間Ｔｂ，Ｔｄ，Ｔｇ，Ｔｉを介在させる構成を採用しているが、これらの期間Ｔｂ，Ｔｄ，Ｔｇ，Ｔｉを介在させない構成、例えば、接断回路５を期間Ｔａのオフ状態から期間Ｔｃのオン状態に移行させるときに、期間Ｔｂの状態を省いて、制御電圧Ｖｃｎｔとして低電位電圧Ｖｓｓを出力し、かつ電圧生成回路４から低電位電圧Ｖｓｓの基準電圧Ｖｒを出力させている状態（期間Ｔａの状態）から、制御電圧Ｖｃｎｔとして上記した基準電圧Ｖｒとの電位差がＭＯＳトランジスタ５ａの閾値電圧以上になる所定電圧を出力し、かつ電圧生成回路４からゼロボルトの基準電圧Ｖｒを出力させている状態（期間Ｔｃの状態）に直接移行させる構成を採用することもできる。
【００５２】
また、信号Ｓｉｎをスイッチ装置１に供給する外部機器において、この外部機器の出力端子が、信号Ｓｉｎの出力停止状態においてハイインピーダンスの状態に移行可能に構成されているときには、スイッチ装置１のバッファ２を省く構成を採用することもできる。
【符号の説明】
【００５３】
１  スイッチ装置
２  バッファ
３  アナログスイッチ回路
４  電圧生成回路
５  接断回路
１１，１２  入出力端子
１３  制御端子
１４  高電位電源端子
１５  低電位電源端子
１６  メインスイッチ
１９  コントロール回路
Ｑ１  ｐチャネルＭＯＳトランジスタ
Ｑ２  ｎチャネルＭＯＳトランジスタ
Ｓ１  伝送信号
Ｓ２，Ｓ４  制御信号
Ｓ３  反転信号
Ｖｄｄ  高電位電圧
Ｖｒ  基準電圧
Ｖｓｓ  低電位電圧
【図１】
2014093637.tif 000003
【図２】
2014093637.tif 000004
【図３】
2014093637.tif 000005
【図４】
2014093637.tif 000006