(57)【要約】【課題】半導体装置とその製造方法において、同一の基板に複数種類の素子を搭載しても半導体装置の信頼性を低下させないようにすること。【解決手段】配線基板２１の上に第１の素子２５を搭載する工程と、第１の素子２５の上に金属材料３１を介して第１の放熱板３２を載せる工程と、金属材料３１を加熱して溶融することにより、金属材料３１を介して第１の素子２５に第１の放熱板３２を固着する工程と、第１の素子２５に第１の放熱板３２を固着する工程の後、配線基板２１の上に第２の素子３６を搭載する工程とを有する半導体装置の製造方法による。【選択図】図８
2014138018.tif 000002
【特許請求の範囲】
【請求項１】
配線基板の上に第１の素子を搭載する工程と、
前記第１の素子の上に金属材料を介して第１の放熱板を載せる工程と、
前記金属材料を加熱して溶融することにより、前記金属材料を介して前記第１の素子に前記第１の放熱板を固着する工程と、
前記第１の素子に前記第１の放熱板を固着する工程の後、前記配線基板の上に第２の素子を搭載する工程と、
を有する半導体装置の製造方法。
【請求項２】
前記配線基板の上に前記第２の素子を搭載する工程の後、前記第２の素子の上に樹脂材料を介して第２の放熱板を固着する工程を更に有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の放熱板は、平面視で前記配線基板の縁に沿って設けられた枠を有し、
前記枠と前記縁とを接着する工程を更に有することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の素子の上に第１の放熱板を載せる工程の前に、前記第１の素子の上に金属層を形成する工程を更に有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１の素子の横の前記第１の放熱板の表面に、前記配線基板に近接する突起が設けられたことを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２の素子は、前記第１の素子よりも消費電力が低いことを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第1の素子は第１の能動素子であり、前記第２の素子は第２の能動素子であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
配線基板と、
前記配線基板の上に搭載された演算処理ユニットと、
前記配線基板の上に搭載されたレギュレータと、
前記演算処理ユニットの上に金属材料を介して固着された第１の放熱板と、
前記レギュレータの上に樹脂材料を介して固着された第２の放熱板と、
を有する半導体装置。
【請求項９】
前記第１の放熱板は、平面視で前記配線基板の縁に沿って設けられた枠を有し、前記枠と前記縁とが接着されたことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第２の放熱板と前記枠とが接着されたことを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
サーバ等の電子機器においては、基板上にCPU(Central Processing Unit)等の素子を搭載してなる半導体装置が使用される。電子機器の小型化や高性能化を実現するには、同一の基板にCPUとは異なる種類の他の素子も搭載し、半導体装置の高密度化を図るのが有利である。これにより、複数種類の素子同士の配線距離が短くなるため、配線インピーダンスを低減することも可能となる。
【０００３】
但し、種類が異なる素子は耐熱性等の特性も異なるため、その特性を考慮せずにこれらの素子を同一の基板に搭載すると、完成した半導体装置の信頼性が低下するおそれがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−３５３５２号公報
【特許文献２】特開２０１１−２３５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置とその製造方法において、同一の基板に複数種類の素子を搭載しても半導体装置の信頼性を低下させないようにすることを目的とする。
【課題を解決するための手段】
【０００６】
以下の開示の一観点によれば、配線基板の上に第１の素子を搭載する工程と、前記第１の素子の上に金属材料を介して第１の放熱板を載せる工程と、前記金属材料を加熱して溶融することにより、前記金属材料を介して前記第１の素子に前記第１の放熱板を固着する工程と、前記第１の素子に前記第１の放熱板を固着する工程の後、前記配線基板の上に第２の素子を搭載する工程とを有する半導体装置の製造方法が提供される。
【０００７】
また、その開示の他の観点によれば、配線基板と、前記配線基板の上に搭載された演算処理ユニットと、前記配線基板の上に搭載されたレギュレータと、前記演算処理ユニットの上に金属材料を介して固着された第１の放熱板と、前記レギュレータの上に樹脂材料を介して固着された第２の放熱板とを有する半導体装置が提供される。
【発明の効果】
【０００８】
以下の開示によれば、配線基板の上に第２の素子を搭載する工程を、第１の素子に第１の放熱板を固着する工程の後に行うので、第１の放熱板を固着するときの熱に第２の素子が曝されない。よって、信頼性を保証するために第２の素子に許容される加熱の回数に上限が定められていても、半導体装置が完成するまでの間に第２の素子に対する加熱の回数が上記の上限を超えるおそれが少なくなり、半導体装置の信頼性が低下し難くなる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）、（ｂ）は、本願発明者が検討した半導体装置の製造途中の断面図（その１）である。
【図２】図２（ａ）、（ｂ）は、本願発明者が検討した半導体装置の製造途中の断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、本願発明者が検討した半導体装置の製造途中の断面図（その３）である。
【図４】図４（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図５】図５（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図６】図６（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図７】図７（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図８】図８は、本実施形態に係る半導体装置の製造途中の断面図（その５）である。
【図９】図９は、本実施形態に係る半導体装置の製造途中の平面図（その１）である。
【図１０】図１０は、本実施形態に係る半導体装置の製造途中の平面図（その２）である。
【図１１】図１１は、本実施形態に係る半導体装置の製造途中の平面図（その３）である。
【図１２】図１２は、本実施形態に係る半導体装置の製造途中の平面図（その４）である。
【図１３】図１３は、本実施形態に係る半導体装置の製造途中の平面図（その５）である。
【図１４】図１４は、本実施形態に係る半導体装置の製造途中の平面図（その６）である。
【図１５】図１５は、本実施形態に係る半導体装置の製造途中の平面図（その７）である。
【図１６】図１６は、本実施形態に係る半導体装置の製造途中の平面図（その８）である。
【図１７】図１７は、図１３のX6−X6線に沿う断面図である。
【図１８】図１８は、図１６のX10−X10線に沿う断面図である。
【図１９】図１９は、本実施形態の変形例に係る半導体装置の平面図である。
【図２０】図２０は、図１９のX11−X11線に沿う断面図である。
【発明を実施するための最良の形態】
【００１０】
本実施形態について説明する前に、本願発明者が検討した半導体装置について説明する。
【００１１】
配線基板に素子を搭載する技術としてリフロー法がある。リフロー法においては、はんだ等の金属材料を加熱して溶融し、その金属材料を介して配線基板と素子の各々の電極同士を機械的かつ電気的に接続する。
【００１２】
図１〜図３は、リフロー法を用いた半導体装置の製造途中の断面図である。
【００１３】
まず、図１（ａ）に示すように、配線基板１の所定の部位にはんだペースト２を印刷する。
【００１４】
次に、図１（ｂ）に示すように、はんだペースト２の上に電子部品３を載せ、この状態ではんだペースト２をリフローして溶融させることにより、はんだペースト２を介して配線基板１と電子部品３とを接続する。
【００１５】
なお、電子部品３としては、例えばキャパシタや抵抗素子等の受動素子を使用し得る。
【００１６】
続いて、図２（ａ）に示すように、複数のはんだバンプ６が設けられた素子５を配線基板１の上に載せる。素子５は、例えば、CPU(Central Processing Unit)等の能動素子である。
【００１７】
そして、はんだバンプ６をリフローして溶融させることにより、はんだバンプ６を介して配線基板１と素子５とを接続する。
【００１８】
次いで、図２（ｂ）に示すように、配線基板１と素子５との間の隙間にアンダーフィル樹脂８を充填して固化することで、そのアンダーフィル樹脂８によって配線基板１と素子５との接続強度を補強する。なお、アンダーフィル樹脂８としては、熱硬化性樹脂や熱可塑性樹脂を採用し得る。
【００１９】
次に、図３（ａ）に示すように、素子５の上に金属材料１１と放熱板１２をこの順に載せると共に、配線基板１の縁と放熱板１２とを接着材１３で接着する。ここでは金属材料１１としてはんだシートを使用し、放熱板１２として銅板を用いる。
【００２０】
そして、この状態で金属材料１１をリフローして溶融することにより、金属材料１１を介して素子５に放熱板１２を固着する。
【００２１】
放熱板１２は、素子５で発生した熱を外部に逃がす役割を担うものであって、熱伝導性に優れた銅等を放熱板１２の材料として使用することによりその放熱効果が高められる。
【００２２】
特に、この例では、素子５と放熱板１２とを固着する材料として樹脂等の他の材料よりも熱伝導率が高い金属材料１１を使用するため、素子５から放熱板１２への熱の流れがスムーズになり、放熱板１２による放熱効果を高めることができる。
【００２３】
その後に、図３（ｂ）に示すように、放熱板１２が設けられている側とは反対側の配線基板１の表面に外部接続端子１４として複数のはんだバンプを接合し、BGA(Ball Grid Array)タイプの半導体装置１５の基本構造を完成させる。
【００２４】
この半導体装置１５においては、CPU等の能動素子が素子５として一つだけしか設けられていないが、半導体装置１５の高性能化を図るには素子５とは別の種類の能動素子を配線基板１に搭載するのが有効である。
【００２５】
CPU以外に配線基板１に搭載し得る能動素子としては例えばレギュレータがある。レギュレータは、直流電圧を平滑化することにより定電圧を出力する素子であって、配線基板１に搭載することで素子５との間の配線間隔が短くなり、配線インピーダンスを低減して半導体装置１５の高性能化を図ることが期待される。
【００２６】
しかし、レギュレータ等の能動素子は、リフロー時の熱でダメージを受けて信頼性が低下することがある。そのようなダメージとしては、例えば、素子の封止樹脂と電極との熱膨張率の差に起因して、その封止樹脂が電極から剥がれる現象が挙げられる。
【００２７】
このような信頼性の低下は、リフローの回数が増えるほど顕著になる。よって、素子の製造業者はリフローの回数に対して上限回数を定め、素子の信頼性を保証するためにリフローの回数をその上限回数以下にするように推奨することがある。
【００２８】
この例では、上記した図３（ｂ）の工程で金属材料１１をリフローするため、素子５と共にレギュレータを配線基板１上に搭載すると、レギュレータに対して許容されるリフローの回数が一回減ってしまう。よって、半導体装置１５が完成するまでの間にレギュレータに対して上限回数を超えてリフローが行われるおそれが生じ、信頼性を維持しながらレギュレータを素子５と共に配線基板１に搭載するのは困難である。
【００２９】
また、放熱を促すためにレギュレータにも放熱板１２を固着するのが好ましいが、レギュレータはCPU等と比べて消費電力も小さく発熱量も少ないので、放熱板１２と接続する材料に熱伝導性に優れた金属材料１１を用いる必要は必ずしもない。しかし、金属材料１１で放熱板１２にCPU等の素子５を固着しつつ、金属材料１１以外の材料で放熱板１２にレギュレータを固着するのは容易ではない。
【００３０】
以下に、本実施形態について説明する。
【００３１】
（本実施形態）
図４〜図８は、本実施形態に係る半導体装置の製造途中の断面図であり、図９〜図１６はその平面図である。
【００３２】
本実施形態では、以下のように異種の素子を一つの配線基板上に搭載する。
【００３３】
まず、図４（ａ）に示すように、配線基板２１が備える第１の電極２１ａの上に第１のはんだペースト２２を印刷する。なお、ディスペンサを用いて第１のはんだペースト２２を塗布してもよい。
【００３４】
その第１のはんだペースト２２の材料としては、例えば融点が約１８３℃のSn-Pb共晶はんだがある。また、鉛フリーはんだであるSn-Ag-Cuはんだ等のSn-Ag系はんだを第１のはんだペースト２２の材料として用いてもよい。そのSn-Ag-Cuはんだの融点は約２２０℃である。
【００３５】
図９はこの工程を終了後の平面図であり、上記した図４（ａ）は図９のX1−X1線に沿う断面図に相当する。
【００３６】
図９に示すように、第１のはんだペースト２２は配線基板２１の上に所定の間隔をおいて塗布される。
【００３７】
次に、図４（ｂ）に示すように、第１のはんだペースト２２の上に電子部品２３を載せる。そして、この状態で第１のはんだペースト２２をリフロー法で加熱して溶融することにより、第１のはんだペースト２２を介して配線基板２１と電子部品２３とを接続する。そのリフロー法は、例えば窒素雰囲気中で基板温度を２４５℃〜２５０℃程度とする条件で行われる。
【００３８】
また、電子部品２３は特に限定されないが、本実施形態ではキャパシタや抵抗素子等の受動素子を電子部品２３として用いる。
【００３９】
図１０はこの工程を終了後の平面図であり、上記した図４（ｂ）は図１０のX2−X2線に沿う断面図に相当する。
【００４０】
図１０に示すように、電子部品２３は平面視で矩形状であって、その両端が第１のはんだペースト２２によって配線基板２１に接続される。
【００４１】
続いて、図５（ａ）に示すように、複数のはんだバンプ２６が設けられた第１の素子２５を用意し、各はんだバンプ２６と配線基板２１の第２の電極２１ｂとを位置合わせした後、配線基板２１の上に第１の素子２５を載せる。
【００４２】
第１の素子２５は能動素子であって、例えばCPU、GPU(Graphical Processing Unit)、MPU(Micro Processing Unit)等の演算処理ユニットを第１の素子２５として使用し得る。
【００４３】
そして、リフロー法で各はんだバンプ２６を加熱して溶融させることにより配線基板２１に第１の素子２５を搭載する。そのリフロー条件として、本実施形態では窒素雰囲気で基板温度を２４５℃〜２５０℃とする条件を採用する。
【００４４】
図１１はこの工程を終了後の平面図であり、上記した図５（ａ）は図１１のX3−X3線に沿う断面図に相当する。
【００４５】
図１１に示すように、第１の素子２５は平面視で矩形状であって、配線基板２１の中央付近に搭載される。
【００４６】
そして、図５（ｂ）に示すように、配線基板２１と第１の素子２５との間の隙間にアンダーフィル樹脂２８を充填して固化することで、そのアンダーフィル樹脂２８によって配線基板２１と第１の素子２５との接続強度を補強する。そのアンダーフィル樹脂２８としては、例えば熱硬化性樹脂や熱可塑性樹脂がある。
【００４７】
図１２はこの工程を終了後の平面図であり、上記した図５（ｂ）は図１２のX4−X4線に沿う断面図に相当する。
【００４８】
次いで、図６（ａ）に示すように、第１の素子２５の上に金属材料３１と第１の放熱板３２をこの順に載せる。
【００４９】
金属材料３１や第１の放熱板３２の材料は特に限定されない。本実施形態では、金属材料３１として融点が約１４０℃程度のIn-Ag系はんだを材料とするはんだシートを使用し、放熱板３２として銅板を用いる。
【００５０】
なお、金属材料３１としてSn-Pb系はんだを材料とするはんだシートを用いてもよい。また、銅板に代えて熱伝導性が良好なアルミニウムシリコンカーバイドを材料とするセラミック板を第１の放熱板３２として用いてもよい。
【００５１】
また、第１の素子２５の横の第１の放熱板３２の表面には、配線基板２１に近接する突起３２ｂが設けられる。
【００５２】
そして、この状態で金属材料３１をリフロー法で加熱して溶融することにより、金属材料３１を介して第１の素子２５に第１の放熱板３２を固着する。そのリフロー法の条件としては、例えば、窒素雰囲気中で基板温度を２４５℃〜２５０℃程度とする条件を採用し得る。
【００５３】
このように金属材料３１を溶融させても、第１の放熱板３２の突起３２ｂが溶融した金属材料３１の流れを阻止するので、金属材料３１によって複数の電子部品２３同士が電気的に接続されるのを防止することができる。
【００５４】
なお、第１の素子２５の上での金属材料３１の濡れ性を良好にし、第１の素子２５と金属材料３１との接合強度を高めるために、第１の素子２５の上に金属層２５ａを予め形成しておいてもよい。その金属層２５ａとして、例えばチタン膜と金膜とをこの順に積層してなる積層膜や、チタン膜とニッケル膜と金膜とをこの順に積層してなる積層膜を形成し得る。
【００５５】
図１３はこの工程を終了後の平面図であり、上記した図６（ａ）は図１３のX5−X5線に沿う断面図に相当する。
【００５６】
図１３に示すように、第１の放熱板３２は、平面視で配線基板１の縁に沿って設けられた枠３２ａを有すると共に、その枠３２ａの内側に二つの開口３２ｃを有する。
【００５７】
枠３２ａは、本工程において接着剤３３（図６（ａ）参照）によって配線基板２１の縁２１ｘに接着され、配線基板２１に反りが生じるのを防止するスティフナとしての役割を担う。
【００５８】
図１７は、図１３のX6−X6線に沿う断面図であって、配線基板２１の縁に沿った枠３２ａの断面図に相当する。
【００５９】
図１７に示すように、枠３２ａには、上記の開口３２ｃに繋がる二つの凹部３２ｄが設けられる。
【００６０】
続いて、図６（ｂ）に示すように、第１の放熱板３２が設けられている側とは反対側の配線基板２１の表面に外部接続端子３４として複数のはんだボールを載せる。そして、この状態で各外部接続端子３４をリフロー法で加熱して溶融することにより、配線基板２１に外部接続端子３４を接続する。
【００６１】
本工程におけるリフロー条件は特に限定されないが、本実施形態では外部接続端子３４の材料として融点が約２２０℃のSn-Ag-Cuはんだを用い、窒素雰囲気中で基板温度を２４５℃〜２５０℃程度とする条件でこのリフローを行う。
【００６２】
次いで、図７（ａ）に示すように、配線基板２１が備える第３の電極２１ｃの上に第２のはんだペースト３５を印刷する。なお、ディスペンサを用いて第２のはんだペースト３５を塗布してもよい。
【００６３】
第２のはんだペースト３５の材料は特に限定されない。本実施形態では、第１のはんだペースト２２と同様に融点が約１８３℃のSn-Pb共晶はんだを第２のはんだペースト３５の材料として使用する。そのSn-Pb共晶はんだに代えて、融点が約２２０℃のSn-Ag-Cuはんだを用いてもよい。
【００６４】
なお、上記の図４（ａ）の工程において第１のはんだペースト２２と同時に第２のはんだペースト３５を印刷してもよい。但し、電子部品２３を搭載する工程（図４（ｂ）参照）等の熱で第２のはんだペースト３５が濡れ広がるのを防止するには、本実施形態のように第１のはんだペースト２２よりも後に第２のはんだペースト３５を印刷するのが好ましい。
【００６５】
図１４はこの工程を終了後の平面図であり、上記した図７（ａ）は図１４のX7−X7線に沿う断面図に相当する。
【００６６】
次に、図７（ｂ）に示すように、第２のはんだペースト３５の上に第２の素子３６を載せる。そして、この状態で第２のはんだペースト３５をリフロー法で加熱して溶融させることにより、第２のはんだペースト３５を介して配線基板２１上に第２の素子３６を搭載する。
【００６７】
そのリフローの条件としては、例えば窒素雰囲気中で基板温度を２４５℃〜２５０℃程度とする条件を採用し得る。
【００６８】
第２の素子３６は電極３６ａと封止樹脂３６ｂとを有しており、上記のリフローによって電極３６ａが第２のはんだペースト３５と電気的に接続される。
【００６９】
また、第２の素子３６は、第１の素子２５とは異なる種類の能動素子であって、例えばレギュレータやメモリ素子等を第２の素子３６として使用し得る。
【００７０】
前述のように、レギュレータ等の能動素子においては、リフローを繰り返すうちに電極３６ａから封止樹脂３６ｂが剥離する等してその信頼性が低下するおそれがある。そのため、第２の素子３６に対しては、その信頼性を保証する目的で製造業者によってリフローの上限回数が定められることがあり、その上限回数を超えないようにリフローをするのが好ましい。
【００７１】
なお、このような回数制限の対象となるのは、本工程において第２の素子３６を搭載するときの基板温度（２４５℃〜２５０℃）以上に加熱するリフローであって、これよりも低い温度であれば第２の素子３６はダメージを受けない。よって、本実施形態では、半導体装置が完成するまでの以降の工程において第２の素子３６の温度を上記の基板温度（２４５℃〜２５０℃）よりも低く維持し、第２の素子３６の信頼性が低下しないようにする。
【００７２】
図１５はこの工程を終了後の平面図であり、上記した図７（ｂ）は図１５のX8−X8線に沿う断面図に相当する。
【００７３】
図１５に示すように、第１の放熱板３２の開口３２ｃは平面視で第２の素子３６を含む大きさを有しており、その開口３２ｃから第２の素子３６が露出する。
【００７４】
続いて、図８に示すように、第２の素子３６の上に熱硬化性の樹脂材料４１を介して第２の放熱板４２を載せる。そして、この状態で樹脂材料４１を加熱して硬化させることにより、樹脂材料４１を介して第２の素子３６に第２の放熱板４２を固着する。
【００７５】
樹脂材料４１は特に限定されないが、熱硬化時に第２の素子３６が受けるダメージを低減するために、熱硬化温度が金属材料３１の融点よりも低い樹脂を樹脂材料４１として用いるのが好ましい。
【００７６】
この場合、本工程で樹脂材料４１を加熱する温度を金属材料３１の融点よりも低くすることができ、本実施形態では１５０℃程度の基板温度で樹脂材料４１を硬化させる。この程度の温度であれば第２の素子３６は殆どダメージを受けず、本工程が原因で第２の素子３６に許容されるリフロー回数が減ることはない。
【００７７】
また、第２の放熱板４２は、第２の素子３６で発生した熱を外部に放熱するものであって、第１の放熱板４１と同様に銅板やアルミニウムシリコンカーバイド等を材料とするセラミック板を第２の放熱板４２として使用し得る。
【００７８】
更に、樹脂材料４１の材料も限定されないが、第２の素子３６から第２の放熱板４２に速やかに熱を移動させるために、熱伝導性に優れたシリコーン樹脂を樹脂材料４１として使用するのが好ましい。
【００７９】
第２の素子３６として使用するレギュレータ等は、演算処理ユニット等の第１の素子２５よりも消費電力が低く発熱量も小さいので、金属材料３１よりも熱伝導率が低い樹脂材料４１でも十分な放熱効果が得られる。
【００８０】
図１６はこの工程を終了後の平面図であり、上記した図８は図１６のX9−X9線に沿う断面図に相当する。
【００８１】
図１６に示すように、第２の放熱板４２は、平面視で矩形であって、第１の放熱板３２の開口３２ｃに被せられる。
【００８２】
また、図１８は、図１６のX10−X10線に沿う断面図である。
【００８３】
図１８に示すように、本工程においては、上記の樹脂材料４１によって第２の放熱板４２が凹部３２ｄに接着され、これにより第２の放熱板４２が枠３２ａによって安定して支持される。
【００８４】
以上により、本実施形態に係る半導体装置４９の基本構造が完成する。
【００８５】
上記した本実施形態によれば、図６（ａ）の工程で第１の素子２５に第１の放熱板３２を固着した後に、図７（ｂ）の工程で配線基板２１の上に第２の素子３６を搭載する。
【００８６】
これによれば、図６（ａ）の工程で金属材料３１をリフローするときの熱に第２の素子３６が曝されない。そのため、信頼性を保証するために第２の素子３６にリフローの上限回数が定められている場合でも、半導体装置４９が完成するまでの間に第２の素子３６が受けるリフローの回数が上記の上限回数を超えるおそれが少なくなる。これにより、第２の素子３６の信頼性を維持しながら、互いに異なる種類の第１の素子２５と第２の素子３６とを配線基板１に搭載して、半導体装置４９の高性能化を実現することが可能となる。
【００８７】
また、配線基板１に外部接続端子３４を接続する工程（図６（ｂ））や電子部品３６を搭載する工程（図７（ｂ））でもリフローが行われるが、本実施形態ではこれらの工程の後に配線基板１に第２の素子３６を搭載する。よって、リフロー時の熱に第２の素子３６が曝されず、これらの工程を行うことが原因で第２の素子３６に許容されるリフローの回数が減るのを防止できる。
【００８８】
しかも、図８の工程においては、リフローが不要な樹脂材料４１で第２の素子３６に第２の放熱板４２を固着するため、第２の素子３６に対して行い得るリフローの回数が本工程で無駄に消費されることもない。
【００８９】
更に、第１の放熱板３２とは別に第２の放熱板４２を用いることで、金属材料３１で第１の放熱板３２に第１の素子２５を固着しつつ、樹脂材料４１で第２の放熱板４１に第２の素子３６を固着するのも容易となる。
【００９０】
以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。
【００９１】
図１９は、本実施形態の変形例に係る半導体装置の平面図であり、図２０は、図１９のX11−X11線に沿う断面図である。
【００９２】
図１９及び図２０に示すように、この半導体装置５０においては、第２の放熱板４２を設けずに第２の素子３６が露出した状態とする。第２の素子３６の発熱量が少ない場合には、このように第２の放熱板４２を省いて第２の素子３６の熱を大気に直接放熱する構造としてもよい。
【００９３】
また、配線基板３１の反りが問題にならない場合には、この例のように第１の放熱板３２においてスティフナとして機能する枠３２ａを省略し、突起３２ｂ（図１９参照）を配線基板３１に接着してもよい。
【００９４】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【００９５】
（付記１）  配線基板の上に第１の素子を搭載する工程と、
前記第１の素子の上に金属材料を介して第１の放熱板を載せる工程と、
前記金属材料を加熱して溶融することにより、前記金属材料を介して前記第１の素子に前記第１の放熱板を固着する工程と、
前記第１の素子に前記第１の放熱板を固着する工程の後、前記配線基板の上に第２の素子を搭載する工程と、
を有する半導体装置の製造方法。
【００９６】
（付記２）  前記配線基板の上に前記第２の素子を搭載する工程の後、前記第２の素子の上に樹脂材料を介して第２の放熱板を固着する工程を更に有することを特徴とする付記１に記載の半導体装置の製造方法。
【００９７】
（付記３）  前記第２の素子の上に前記第２の放熱板を固着する工程において、前記樹脂材料として熱硬化性の材料を用いると共に、前記金属材料の融点よりも低い温度に前記樹脂材料を加熱して硬化させることを特徴とする付記２に記載の半導体装置の製造方法。
【００９８】
（付記４）  前記第１の放熱板は、平面視で前記配線基板の縁に沿って設けられた枠を有し、
前記枠と前記縁とを接着する工程を更に有することを特徴とする付記２又は付記３に記載の半導体装置の製造方法。
【００９９】
（付記５）  前記第１の素子の上に第１の放熱板を載せる工程の前に、前記第１の素子の上に金属層を形成する工程を更に有することを特徴とする付記１乃至付記４のいずれかに記載の半導体装置の製造方法。
【０１００】
（付記６）  前記第１の素子の横の前記第１の放熱板の表面に、前記配線基板に近接する突起が設けられたことを特徴とする付記１乃至付記５のいずれかに記載の半導体装置の製造方法。
【０１０１】
（付記７）  前記第２の素子は、前記第１の素子よりも消費電力が低いことを特徴とする付記１乃至付記６のいずれかに記載の半導体装置の製造方法。
【０１０２】
（付記８）  前記第1の素子は第１の能動素子であり、前記第２の素子は第２の能動素子であることを特徴とする付記１乃至付記７のいずれかに記載の半導体装置の製造方法。
【０１０３】
（付記９）  前記第１の素子は演算処理ユニットであり、前記第２の素子はレギュレータであることを特徴とする付記８に記載の半導体装置の製造方法。
【０１０４】
（付記１０）  前記第２の素子を搭載する工程の前に、はんだを加熱して溶融することにより、前記はんだを介して前記配線基板に電子部品を接続する工程を更に有することを特徴とする付記１乃至付記９のいずれかに記載の半導体装置の製造方法。
【０１０５】
（付記１１）  前記第２の素子を搭載する工程の前に、外部接続端を加熱して溶融することにより、前記配線基板に前記外部接続端子を接続する工程を更に有する付記１乃至付記１０のいずれかに記載の半導体装置の製造方法。
【０１０６】
（付記１２）  配線基板と、
前記配線基板の上に搭載された演算処理ユニットと、
前記配線基板の上に搭載されたレギュレータと、
前記演算処理ユニットの上に金属材料を介して固着された第１の放熱板と、
前記レギュレータの上に樹脂材料を介して固着された第２の放熱板と、
を有する半導体装置。
【０１０７】
（付記１３）  前記第１の放熱板は、平面視で前記配線基板の縁に沿って設けられた枠を有し、前記枠と前記縁とが接着されたことを特徴とする付記１２に記載の半導体装置。
【０１０８】
（付記１４）  前記第２の放熱板と前記枠とが接着されたことを特徴とする付記１３に記載の半導体装置。
【符号の説明】
【０１０９】
１、２１…配線基板、２…はんだペースト、３…電子部品、５…素子、６…はんだバンプ、８…アンダーフィル樹脂、１１…金属材料、１２…放熱板、１３…接着材、１４…外部接続端子、１５…半導体装置、２１ａ…第１の電極、２１ｂ…第２の電極、２１ｃ…第３の電極、２２…第１のはんだペースト、２３…電子部品、２５…第１の素子、２５ａ…金属層、２６…はんだバンプ、２８…アンダーフィル樹脂、３１…金属材料、３２…第１の放熱板、３２ａ…枠、３２ｂ…突起、３２ｃ…開口、３４…外部接続端子、３５…第２のはんだペースト、３６…第２の素子、３６ａ…電極、３６ｂ…封止樹脂、４１…樹脂材料、４２…第２の放熱板、４９、５０…半導体装置。
【図１】
2014138018.tif 000003
【図２】
2014138018.tif 000004
【図３】
2014138018.tif 000005
【図４】
2014138018.tif 000006
【図５】
2014138018.tif 000007
【図６】
2014138018.tif 000008
【図７】
2014138018.tif 000009
【図８】
2014138018.tif 000010
【図９】
2014138018.tif 000011
【図１０】
2014138018.tif 000012
【図１１】
2014138018.tif 000013
【図１２】
2014138018.tif 000014
【図１３】
2014138018.tif 000015
【図１４】
2014138018.tif 000016
【図１５】
2014138018.tif 000017
【図１６】
2014138018.tif 000018
【図１７】
2014138018.tif 000019
【図１８】
2014138018.tif 000020
【図１９】
2014138018.tif 000021
【図２０】
2014138018.tif 000022