(57)【要約】【課題】ランプ波生成回路を集積回路にて実装した場合の、コンデンサの容量Ｃ１、定電流Ｉｏおよびランプ波生成期間Ｔのばらつきによる出力電圧ＶＯＵＴのランプ波形の振幅の変動を抑制する方法を提供する。【解決手段】実施形態のランプ波生成回路によれば、正入力端子が第１の基準電圧に接続された演算増幅器と、その負入力端子と出力端子間に挿入されたコンデンサ、その演算増幅器に定電流を注入する電流源からなり、その電流源の電流値を第２の基準電圧と前記コンデンサと同一の製造工程で製造されるスイッチトキャパシタ抵抗で構成する事を特徴とし、スイッチトキャパシタ抵抗の駆動クロックと、ランプ波出力期間を決定するタイマー等のクロックは単一の基準クロック、もしくはその逓倍、又は分周出力のいずれかを用いる事を特徴とするランプ波生成回路。【選択図】図３
2014207569.tif 000002
【特許請求の範囲】
【請求項１】
正入力端子が第１の基準電圧に接続された演算増幅器と、その負入力端子と出力端子間に挿入された第１のコンデンサ、その演算増幅器の負入力端子に定電流を注入する電流源からなり、その電流値を第２の基準電圧と、前記コンデンサと同一の製造工程で製造された第２のコンデンサで構成したスイッチトキャパシタ抵抗で構成する事を特徴とし、スイッチトキャパシタ抵抗の駆動クロックと、ランプ波出力期間を決定するタイマー等のクロックは単一の基準クロック、もしくはその逓倍又は分周出力のいずれかを利用する事を特徴とするランプ波生成回路。
【請求項２】
前記ランプ波生成回路における第１の基準電圧と第２の基準電圧を単一の電源から得るランプ波生成回路。
【請求項３】
請求項１または請求項２に記載のランプ波生成回路のランプ波出力を参照電圧とし、入力信号とを比較する比較器と、クロック信号入力と、前記ランプ波生成回路のランプ波形の周期毎に前記クロック数を計数するカウンタとを有し、前記比較器の出力が反転した時に前記カウンタの計数値を取り出しデジタル変換出力とする積分型Ａ／Ｄ変換器であって、前記ランプ波生成回路において基準電流を生成するスイッチトキャパシタの駆動クロックとカウンタの計数クロックが単一の基準クロック、もしくはその逓倍又は分周出力のいずれかを利用する事を特徴とする積分型Ａ／Ｄ変換器に応用したランプ波生成回路。
【請求項４】
請求項１または請求項２に記載のランプ波生成回路を利用した電子機器であって、この電子機器自体が生成するクロックを前記ランプ波生成回路の基準クロックとする事を特徴とする電子機器に応用したランプ波生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンデンサの充放電動作を利用したランプ波生成回路に関する。
【背景技術】
【０００２】
前記ランプ波生成回路の一般的な構成を図１に示す。
図１においてＥ１は直流電源１の電圧値、ＳＷ１およびＳＷ２はスイッチ回路、Ｃ１はコンデンサ２の容量、ＶＯＵＴは出力電圧端子３における電圧値、Ｉｏは定電流源４の電流値である。
【０００３】
図２に、図１の回路の動作を表した電圧波形を示す。
図１の回路において、ＳＷ１がオフ、ＳＷ２がオンの状態で出力電圧ＶＯＵＴは電圧Ｅ１に初期設定される。
ＳＷ１がオン、ＳＷ２がオフとなることでコンデンサ２に充電（または放電）電流が流れ、VOUTにランプ波形電圧が生成される。具体的にはコンデンサ２に蓄積する電荷は定電流源により充電または放電されるため、出力電圧ＶＯＵＴは時間に対して一定の傾きをもって変化する。
その後、再びＳＷ１をオフ、ＳＷ２をオンに切り替える事によって出力電圧ＶＯＵＴが基準電圧Ｅ１に初期設定される。このような動作を繰り返し行う事で図２に記載されたランプ波形が生成される。
【０００４】
前記の動作において、ＳＷ１がオフ、ＳＷ２がオンの初期設定状態から、ＳＷ１がオン、ＳＷ２がオフのランプ波生成期間に遷移した時の時刻ｔを０とすると出力電圧ＶＯＵＴは、次式で表すことができる。
ＶＯＵＴ＝Ｅ１−（Ｉｏ／Ｃ１）ｔ  ・・・（１）
ここで、ランプ波生成期間をＴとすると、ランプ波の振幅は（Ｉｏ／Ｃ１）Ｔとなる。
【０００５】
ところが、この従来式の回路では、コンデンサ２の容量Ｃ１のばらつきや定電流Ｉｏのばらつきによってランプ波形の時間傾きと振幅が変動する。
【０００６】
さらに、ランプ波生成期間Ｔもこれを決定するタイマーの特性ばらつきに伴って変動し、これもランプ波振幅の変動因子となり得る。
【０００７】
この様子を、図２中に１点鎖線で示す。
【０００８】
例えば、前記ランプ波生成回路を積分型Ａ／Ｄ変換器の基準電圧生成に適用した場合、出力ランプ波の時間傾きおよび振幅のばらつきは、Ａ／Ｄ変換の分解能、測定可能範囲のばらつきとなってしまう。
【０００９】
こうしたランプ波形のばらつきを抑制するために積分電流Ioを微調整するトリミング回路や補正回路が用いられている。（たとえば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平６−３２６５６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
前記の従来式回路を集積回路として実装した場合の、コンデンサ２の容量Ｃ１、定電流源４から供給される電流Ｉｏおよびランプ波生成期間Tのばらつきに起因した出力電圧ＶＯＵＴのランプ波形の振幅の変動を抑制する方法を提供する。
【課題を解決するための手段】
【００１２】
実施形態のランプ波生成回路によれば、正入力端子が第１の基準電圧に接続された演算増幅器と、その負入力端子と出力端子間に挿入されたコンデンサ、前記演算増幅器に定電流を注入する電流源からなり、その電流値を第２の基準電圧と前記コンデンサと同一の製造工程で製造されるスイッチトキャパシタ抵抗で構成する事を特徴とし、スイッチトキャパシタ抵抗の駆動クロックと、ランプ波出力期間を決定するタイマー等のクロックに単一の基準クロック、もしくはその逓倍又は分周出力を利用する事を特徴とする。
【００１３】
このスイッチトキャパシタの駆動クロックとタイマー等のクロックの組合せの具体例として、積分型Ａ／Ｄ変換器におけるカウンタのクロック信号を以て、前記スイッチトキャパシタ抵抗を駆動する事などを挙げる事が出来る。
【発明の効果】
【００１４】
本発明のランプ波生成回路によれば、定電流Ｉｏがコンデンサ容量Ｃ１のばらつき変動量に連動して増減するため、両者の比率で決定される出力ランプ波の時間傾きの変動が抑制され、ランプ波出力の振幅の変動を抑制する事が可能となる。
【００１５】
また、スイッチトキャパシタ抵抗の抵抗値は、基準クロックによって与えられる駆動周波数ｆｃｌｋに比例するため、タイマーのばらつきによるランプ波生成期間Ｔの変動にともなう振幅変動を相殺する事が可能である。
【００１６】
そのため、ランプ波生成回路の高精度化に必要であった補正回路、トリミング回路の削減、もしくは規模の縮小が可能となる。
【発明を実施するための形態】
【００１７】
以下、本発明の実施例について図面を参照して説明する。
【実施例１】
【００１８】
図３は、本発明の実施例に係るランプ波生成回路の構成の例を示す回路図である。
【００１９】
本実施例のランプ波生成回路は演算増幅器ＯＰ１の入出力端子間に積分用のコンデンサ１２が接続された積分回路１と充電電流を出力する電流源部２と、を備える。
【００２０】
前記電流源部２は第２の基準電圧Ｅ２と、前記積分用コンデンサ１２と同一の製造工程によって形成されたコンデンサ２２、二つのスイッチ回路ＳＷ２１、ＳＷ２２と、これらのスイッチ回路を駆動する周波数ｆｃｌｋのクロック回路からなるスイッチトキャパシタ抵抗によって生成する。この時、電流源部２の定電流出力Ｉｏ２はＩｏ２=Ｅ２・Ｃ２・ｆｃｌｋとなる。
【００２１】
また、前記積分回路１におけるランプ波の生成及び初期値設定を制御するスイッチ群ＳＷ１１とＳＷ２２、前記電流源部２におけるスイッチトキャパシタを制御するスイッチ群ＳＷ２１、ＳＷ２２を駆動するクロックは単一の基準クロック、またはその逓倍、分周出力のいずれかによって生成される。
【００２２】
したがって、本実施例にて出力されるランプ波形は前記の式（１）より次式で定義する事が可能である。
ＶＯＵＴ＝Ｅ１−（Ｃ２／Ｃ１）Ｅ２・ｆｃｌｋ・ｔ  ・・・（２）
【００２３】
ここでコンデンサ１２、２２が同一の製造工程で形成されている場合、両者の製造ばらつきによる容量値Ｃ１、Ｃ２の偏りは同一の傾向を持ち、ランプ波の時間傾きの製造ばらつきによる変動は抑制される。
【００２４】
また、ランプ波生成期間ＴがｆｃｌｋのＮ分周で決定される場合、その振幅Ａは
Ａ＝（Ｃ２／Ｃ１）Ｅ２・Ｎ  ・・・（３）
となる事から、本発明によれば、タイマー回路のばらつきに伴うランプ波生成期間Ｔの変動に対する、ランプ波振幅の変動を補正する効果がある。
【実施例２】
【００２５】
前記ランプ波生成回路の電子機器への適用例として、積分型Ａ／Ｄ変換器の構成を図４に示し説明する。
【００２６】
前記積分型Ａ／Ｄ変換器は、実施例１に記載されたランプ波生成回路１と、そのランプ波出力ＶＯＵＴと入力信号を比較する比較器４と、カウンタ５と、基準クロック信号の周波数を位相ロックループ回路等にて分周もしくは逓倍する装置とを有する。
【００２７】
カウンタ５は、ランプ波生成回路３のランプ波生成期間Ｔの開始と同時に計数クロックの計数動作を開始し、比較器４の出力をトリガ入力として、これが反転した時点で計数動作を停止するものである。
【００２８】
ランプ波生成開始から比較器４の出力反転までの時間は、入力信号の大きさに比例関係にあり、計数動作終了時点のカウンタ５の計数値を読み取る事でＡ／Ｄ変換を行う。
【００２９】
なお、本発明は、上述の説明した実施形態に限定されるものではなく、特許請求の範囲の記載を逸脱しない範囲において、種々の変形が可能とされるものである。
【産業上の利用可能性】
【００３０】
前記のとおり、本発明によればランプ波生成回路による出力波形の振幅等のばらつきが抑制されるため、トリミング回路を削除もしくは規模縮小する事が可能となる。
【図面の簡単な説明】
【００３１】
【図１】図１はランプ波生成回路の構成図である。
【図２】図２は図１のランプ波生成回路の出力電圧波形を示した説明図である。
【図３】図３は本発明における実施例１の構成を示した説明図である。
【図４】図４は本発明における実施例２の構成を示した説明図である。
【図１】
2014207569.tif 000003
【図２】
2014207569.tif 000004
【図３】
2014207569.tif 000005
【図４】
2014207569.tif 000006