(57)【要約】【課題】オーバーヘッド時間を短くできる半導体装置を提供する。【解決手段】電源電位が供給される第１配線と、第２配線と、上記第１配線と上記第２配線の電気的な接続を制御するスイッチと、上記第２配線に電気的に接続された負荷と、ソース及びドレインが上記第２配線に電気的に接続されているトランジスタと、上記スイッチの導通状態を制御する機能、及び、上記トランジスタのゲートの電位を制御する機能を有するパワーマネージメントユニットと、を有し、上記トランジスタが、酸化物半導体膜にチャネル形成領域を有する半導体装置。【選択図】図１
2014241590.tif 000002
【特許請求の範囲】
【請求項１】
電源電位が供給される第１配線と、
第２配線と、
前記第１配線と前記第２配線の電気的な接続を制御するスイッチと、
前記第２配線に電気的に接続された負荷と、
ソース及びドレインが前記第２配線に電気的に接続されている第１のトランジスタと、
前記スイッチの導通状態を制御する機能、及び、前記第１のトランジスタのゲートの電位を制御する機能を有するパワーマネージメントユニットと、を有する半導体装置。
【請求項２】
請求項１において、
前記第１のトランジスタが、酸化物半導体膜にチャネル形成領域を有する半導体装置。
【請求項３】
請求項２において、
前記酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記スイッチが、シリコン膜にチャネル形成領域を有する第２のトランジスタである半導体装置。
【請求項５】
請求項４において、前記第１のトランジスタは、前記第２のトランジスタの上層に設けられる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、マイクロコンピュータなどの半導体装置の低消費電力化の技術開発が進められており、電源供給の不要な期間において、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）及びメモリなどのパワードメインに対する電源電圧の供給を停止する、パワーゲーティングと呼ばれる技術が注目されている。下記の特許文献１には、ＣＰＵ及びメモリに対する電源電圧の供給を停止することが可能なマイクロコンピュータについて記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１１６８５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置は、パワーゲーティング時において、電源の供給が再開されてから、パワードメインが通常の動作を開始するまでの時間（オーバーヘッド時間）が短い方が、半導体装置を用いた各種電子機器を高速動作させることができるので望ましい。また、オーバーヘッド時間が短いほど、時間的に粒度の細かいパワーゲーティングを行うことができる。
【０００５】
上述したような技術的背景のもと、本発明の一態様は、オーバーヘッド時間を短くできる半導体装置の提供を、課題の一つとする。
【課題を解決するための手段】
【０００６】
本発明の一態様では、半導体装置において、負荷に電源電位を供給するための配線に接続された容量素子として、ソースとドレインが接続されたＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いる。そして、上記ＦＥＴ（以下、単にトランジスタとする）のゲートの電位を制御することで、負荷への電源の供給が再開されるときと、負荷が通常動作を行うときとで、容量素子として機能するトランジスタの有する容量値を、変更するものとする。
【０００７】
具体的に、上記トランジスタは、負荷への電源の供給が再開されるとき、ゲートの電位をソース及びドレインの電位よりも低くすることで、容量値を小さくする構成とする。さらに、負荷の通常動作を開始した後、ゲートの電位をソース及びドレインの電位よりも高くすることで、容量値を大きくする構成とする。
【０００８】
上記構成により、負荷への電源の供給が再開されるとき、負荷に電源の電位を与える配線の容量値を小さくすることができ、該配線の電位を上昇させる期間を短くすることができる。短時間で上昇させた配線の電位を利用して負荷の通常動作を開始することで、電源の供給が再開されてから、パワードメインが通常の動作を開始するまでのオーバーヘッド時間を短くすることができる。また、負荷に電源の電位を与える配線の容量値を大きくすることで、負荷に電流が流れる際の電圧降下に起因した、配線の電位の変動を抑制し、安定した負荷の動作を実現することができる。
【０００９】
また、本発明の一態様では、上記トランジスタが、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜、例えば酸化物半導体膜に、チャネル形成領域を有するものとする。上記構成を有するトランジスタは、シリコン膜にチャネル形成領域を有するトランジスタに比べて、遮断領域で動作させたときにチャネル形成領域に蓄積される電荷量が著しく小さいため、ゲートの電位をソース及びドレインの電位とほぼ同じにしたときに上記トランジスタが有する容量値を、より０に近づけることができる。よって、上記構成を有するトランジスタを容量素子として用いることで、負荷への電源の供給が再開されるとき、トランジスタへの充電に要する時間をより短く抑えることができる。
【００１０】
本発明の一態様にかかる半導体装置は、電源電位が供給される第１配線と、第２配線と、上記第１配線と上記第２配線の電気的な接続を制御するスイッチと、上記第２配線に電気的に接続された負荷と、ソース及びドレインが上記第２配線に電気的に接続されているトランジスタと、上記スイッチの導通状態を制御する機能、及び、上記トランジスタのゲートの電位を制御する機能を有するパワーマネージメントユニットと、を有する。
【発明の効果】
【００１１】
本発明の一態様により、オーバーヘッド時間を短くできる半導体装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】半導体装置のブロック図。
【図２】半導体装置の動作を説明するタイミングチャート図。
【図３】半導体装置の断面構造を示す図。
【図４】電子機器の図。
【発明を実施するための形態】
【００１３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１４】
なお、本発明は、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラなどの集積回路や、ＲＦタグ、半導体表示装置等、パワーゲーティングを行うことができる半導体装置を、その範疇に含む。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、その他の半導体表示装置が、その範疇に含まれる。
【００１５】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置について、図１および図２のブロック図およびタイミングチャート図を参照して説明する。
【００１６】
なお、半導体装置とは、半導体素子を有する装置のことをいう。なお、半導体装置は、半導体素子を含む回路を駆動させる駆動回路等を含む。
【００１７】
図１は、半導体装置１００の一例を示すブロック図である。
【００１８】
図１では、パワーマネージメントユニット１０１（ＰＭＵ）、トランジスタ１０２、トランジスタ１０３および負荷１０４を有する半導体装置１００を示している。
【００１９】
パワーマネージメントユニット１０１（ＰＭＵ）は、割り込み信号（ｉｎｔｅｒｒｕｐｔ  ｓｉｇｎａｌ）に従って、トランジスタ１０２に与える制御信号ＥＮ、およびトランジスタ１０３に与える容量制御信号Ｃａｐ＿ＥＮを出力する機能を有する。
【００２０】
パワーマネージメントユニット１０１は、負荷１０４への電源電圧の間欠的な供給を制御することができる。負荷１０４への電源電圧の供給が再開されるとき、パワーマネージメントユニット１０１は、トランジスタ１０２を導通状態とする制御信号ＥＮを出力し、トランジスタ１０３の容量値を小さくする容量制御信号Ｃａｐ＿ＥＮを出力する。さらにパワーマネージメントユニット１０１は、負荷１０４への電源電圧の供給が再開された後、トランジスタ１０２を導通状態とする制御信号ＥＮを出力した状態で、トランジスタ１０３の容量値を大きくする容量制御信号Ｃａｐ＿ＥＮに切り替えて出力する。
【００２１】
トランジスタ１０２は、端子Ｖ＿ＩＮより与えられる基準電位ＶＤＤを、ソースおよびドレインの一方の配線側（第１配線側）から、ソースおよびドレインの他方の配線側（第２配線側）に与えるためのスイッチとしての機能を有する素子である。トランジスタ１０２のゲートには制御信号ＥＮが与えられる。トランジスタ１０２は、制御信号ＥＮに従って、導通状態または非導通状態が制御される。
【００２２】
なお図１では、第２配線側のノードについて、ノードＶＤＤ＿ＩＮとして示している。ノードＶＤＤ＿ＩＮの電位は、負荷１０４に与えられる電位である。
【００２３】
なおトランジスタ１０２は、第１配線側から第２配線側に電流を流すことで、第２配線側の電位を一定にする素子である。そのためトランジスタ１０２は、大きな電流を流すことができるトランジスタであることが好ましい。一例としては、半導体膜にシリコンを用いたトランジスタであることが好適である。
【００２４】
なお以下の説明では、トランジスタ１０２をｎチャネル型のトランジスタとして説明するが、トランジスタ１０２はｐチャネル型のトランジスタであってもよい。トランジスタ１０２がｎチャネル型のトランジスタの場合、制御信号ＥＮがＨレベルで導通状態となり、制御信号ＥＮがＬレベルで非導通状態となる。
【００２５】
トランジスタ１０３は、可変容量素子としての機能、もしくはＭＯＳ（Ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量としての機能を有する素子である。トランジスタ１０３のゲートには容量制御信号Ｃａｐ＿ＥＮが与えられる。トランジスタ１０３は、容量制御信号Ｃａｐ＿ＥＮに従って、ノードＶＤＤ＿ＩＮに付加する容量値を切り替えることができる。
【００２６】
トランジスタ１０３は、ゲートに与える電位の変化に従って、容量値が変化する素子である。そのためトランジスタ１０３は、ゲートに与える電位の変化に従って、容量値の変化を大きくできるトランジスタであることが好適である。一例としては、半導体膜に酸化物半導体を用いたトランジスタであることが好適である。
【００２７】
なお以下の説明では、トランジスタ１０３をｎチャネル型のトランジスタとして説明するが、トランジスタ１０３はｐチャネル型のトランジスタであってもよい。トランジスタ１０３がｎチャネル型のトランジスタの場合、容量制御信号Ｃａｐ＿ＥＮがＨレベルで半導体膜に電荷が蓄積し容量値が大きくなり、容量制御信号Ｃａｐ＿ＥＮがＬレベルで半導体膜に電荷が蓄積せず容量値が小さくなる。
【００２８】
負荷１０４は、ノードＶＤＤ＿ＩＮの電位およびＧＮＤ電位によって与えられる電源電圧に従って駆動する、素子または回路である。
【００２９】
本実施の形態で説明する半導体装置１００では、負荷１０４への電源電圧の供給が再開されるとき、トランジスタ１０３のゲートの電位をソース及びドレインの電位よりも低くすることで、トランジスタ１０３の容量値を小さくする構成とする。さらに本実施の形態で説明する半導体装置１００では、負荷１０４の通常動作を開始した後、トランジスタ１０３のゲートの電位をソース及びドレインの電位よりも高くすることで、トランジスタ１０３の容量値を大きくする構成とする。
【００３０】
なお、負荷１０４への電源の供給の再開は、トランジスタ１０２を非導通状態から導通状態に切り替えることで行われる。そのため半導体装置１００では、第１配線側から第２配線側に基準電位ＶＤＤが与えられる時点で、第２配線の容量値を小さくすることができる。
【００３１】
上記構成により、負荷への電源の供給が再開されるとき、負荷に電源の電位を与える配線の容量値を小さくすることができ、該配線の電位を上昇させる期間を短くすることができる。短時間で上昇させた配線の電位を利用して負荷の通常動作を開始することで、電源の供給が再開されてから、パワードメインが通常の動作を開始するまでのオーバーヘッド時間を短くすることができる。また、負荷に電源の電位を与える配線の容量値を大きくすることで、負荷に電流が流れる際の電圧降下に起因した、配線の電位の変動を抑制し、安定した負荷の動作を実現することができる。
【００３２】
また、本実施の形態で説明するトランジスタ１０３は、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜、例えば酸化物半導体膜に、チャネル形成領域を有する構成とする。
【００３３】
上記構成を有するトランジスタは、シリコン膜にチャネル形成領域を有するトランジスタに比べて、遮断領域で動作させたときにチャネル形成領域に蓄積される電荷量が著しく小さいため、ゲートの電位をソース及びドレインの電位とほぼ同じにしたときに上記トランジスタが有する容量値を、より０に近づけることができる。よって、上記構成を有するトランジスタを容量素子として用いることで、負荷への電源の供給が再開されるとき、トランジスタへの充電に要する時間をより短く抑えることができる。
【００３４】
次いで、半導体装置１００の動作について、図２に示すタイミングチャート図を用いて説明する。
【００３５】
図２では、図１で説明した、端子Ｖ＿ＩＮ、制御信号ＥＮ、容量制御信号Ｃａｐ＿ＥＮ、ノードＶＤＤ＿ＩＮにおける、電位または信号の変化について示したものである。
【００３６】
まずパワーマネージメントユニット１０１に割り込み信号が与えられると、制御信号ＥＮがＨレベルになる。そして、トランジスタ１０２を導通状態とする。トランジスタ１０２が導通状態となることで、ノードＶＤＤ＿ＩＮの電位は、電位ＧＮＤから電位ＶＤＤ（＞ＧＮＤ）に上昇する。このとき、トランジスタ１０３に与えられる容量制御信号Ｃａｐ＿ＥＮはＬレベルであり、トランジスタ１０３の容量値が小さく、第２配線の容量値が小さい。そのため、ノードＶＤＤ＿ＩＮの電位の上昇は、急峻なものとすることができ、電位ＧＮＤから電位ＶＤＤへの上昇を短期間に行うことができる。
【００３７】
ノードＶＤＤ＿ＩＮの電位が上昇した後、パワーマネージメントユニット１０１は制御信号ＥＮをＨレベルとした状態で容量制御信号Ｃａｐ＿ＥＮをＨレベルに切り替える。このとき、容量制御信号Ｃａｐ＿ＥＮのＨレベルは、電位ＶＤＤよりも大きい電位（ＶＤＤ＋α）（αは０より大きい。）とすることが好適である。容量制御信号Ｃａｐ＿ＥＮのＨレベルの電位を電位ＶＤＤよりも大きくすることで、より確実にトランジスタ１０３の容量値を大きくすることができる。
【００３８】
以上説明した本実施の形態の構成では、負荷に電源電圧を与える配線の電位を短期間に上昇させることができるため、オーバーヘッド時間を短くできる。
【００３９】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【００４０】
（実施の形態２）
電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。
【００４１】
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
【００４２】
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
【００４３】
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
【００４４】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【００４５】
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００４６】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
【００４７】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【００４８】
以下では、酸化物半導体膜の構造について説明する。
【００４９】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【００５０】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
【００５１】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
【００５２】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【００５３】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００５４】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【００５５】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００５６】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【００５７】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【００５８】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【００５９】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【００６０】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【００６１】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【００６２】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【００６３】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【００６４】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【００６５】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【００６６】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００６７】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００６８】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【００６９】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【００７０】
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【００７１】
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するターゲットによって適宜変更すればよい。
【００７２】
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【００７３】
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーがインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ましい。具体的に、二次イオン質量分析法によるＣ濃度の測定値、またはＳｉ濃度の測定値は、１×１０１８／ｃｍ３以下とするとよい。上記構成により、トランジスタの電気的特性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。
【００７４】
また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によりｎ型化される。
【００７５】
ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。よって、ｎ型化された領域が形成されることで、トランジスタの移動度及びオン電流を高めることができ、それにより、トランジスタを用いたスイッチ回路の高速動作を実現することができる。
【００７６】
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びドレイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びドレイン電極を形成した後に行われる加熱処理によっても起こりうる。
【００７７】
また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
【００７８】
また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層された複数の金属酸化物膜で構成されていても良い。例えば、第１乃至第３の金属酸化物膜が順に積層されている半導体膜の場合、第１の金属酸化物膜及び第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが第２の金属酸化物膜よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、第２の金属酸化物膜は、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
【００７９】
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第２の金属酸化物膜にチャネル領域が形成される。即ち、第２の金属酸化物膜とゲート絶縁膜との間に第３の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している第２の金属酸化物膜に、チャネル領域を形成することができる。
【００８０】
また、第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第３の金属酸化物膜の界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタの電界効果移動度が高くなる。
【００８１】
また、第２の金属酸化物膜と第１の金属酸化物膜の界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動してしまう。しかし、第１の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第１の金属酸化物膜の界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等の電気的特性のばらつきを、低減することができる。
【００８２】
また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の金属酸化物膜を積層させることが望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
【００８３】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
【００８４】
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。具体的に、第２の金属酸化物膜がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第２の金属酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、第２の金属酸化物膜としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
【００８５】
具体的に、第１の金属酸化物膜、第３の金属酸化物膜がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第１の金属酸化物膜、第３の金属酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、第１の金属酸化物膜、第３の金属酸化物膜としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
【００８６】
なお、第１の金属酸化物膜及び第３の金属酸化物膜の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の金属酸化物膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。
【００８７】
３層構造の半導体膜において、第１の金属酸化物膜乃至第３の金属酸化物膜は、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第２の金属酸化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することができるため、第２の金属酸化物膜は結晶質であることが好ましい。
【００８８】
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。
【００８９】
例えば、第１の金属酸化物膜及び第３の金属酸化物膜として、スパッタリング法により形成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、第１の金属酸化物膜及び第３の金属酸化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。
【００９０】
また、第２の金属酸化物膜をＣＡＡＣ−ＯＳ膜とする場合、第２の金属酸化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることができる。
【００９１】
なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導体膜の端部が丸みを帯びる構造を有していても良い。
【００９２】
また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合においても、ソース電極及びドレイン電極に接する領域が、ｎ型化されていても良い。上記構成により、トランジスタの移動度及びオン電流を高め、トランジスタを用いた半導体装置の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合、ｎ型化される領域は、チャネル領域となる第２の金属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、半導体装置のさらなる高速動作を実現する上で、より好ましい。
【００９３】
（実施の形態３）
図３に、図１に示した半導体装置１００が有する、トランジスタ１０２及びトランジスタ１０３の断面構造を、一例として示す。
【００９４】
なお、図３では、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ１０２上に、酸化物半導体膜にチャネル形成領域を有するトランジスタ１０３が形成されている場合を例示している。
【００９５】
トランジスタ１０２は、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの半導体膜または半導体基板に、チャネル形成領域を有していても良い。或いは、トランジスタ１０２は、酸化物半導体膜または酸化物半導体基板に、チャネル形成領域を有していても良い。全てのトランジスタが酸化物半導体膜または酸化物半導体基板に、チャネル形成領域を有している場合、トランジスタ１０３はトランジスタ１０２上に積層されていなくとも良く、トランジスタ１０２とトランジスタ１０３とは、同一の層に形成されていても良い。
【００９６】
シリコンの薄膜を用いてトランジスタ１０２を形成する場合、当該薄膜には、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
【００９７】
トランジスタ１０２が形成される半導体基板４００は、例えば、シリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板等を用いることができる。図３では、単結晶シリコン基板を半導体基板４００として用いる場合を例示している。
【００９８】
また、トランジスタ１０２は、素子分離法により電気的に分離されている。素子分離法として、選択酸化法（ＬＯＣＯＳ法：Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ法）、トレンチ分離法（ＳＴＩ法：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等を用いることができる。図３では、トレンチ分離法を用いてトランジスタ１０２を電気的に分離する場合を例示している。具体的に、図３では、半導体基板４００にエッチング等によりトレンチを形成した後、酸化珪素などを含む絶縁物を当該トレンチに埋め込むことで形成される素子分離領域４０１により、トランジスタ１０２を素子分離させる場合を例示している。
【００９９】
また、素子分離領域４０１間において、ｎチャネル型であるトランジスタ１０２が形成される領域には、ｐ型の導電性を付与する不純物元素が選択的に導入されたｐウェル４０２が設けられている。
【０１００】
そして、トランジスタ１０２は、ｐウェル４０２に形成された、ソース領域またはドレイン領域として機能する不純物領域４０４及び不純物領域４０５と、ゲート電極４０６と、半導体基板４００とゲート電極４０６の間に設けられたゲート絶縁膜４０７とを有する。ゲート電極４０６は、不純物領域４０４と不純物領域４０５の間に形成されるチャネル形成領域と、ゲート絶縁膜４０７を間に挟んで重なる。
【０１０１】
トランジスタ１０２上には、絶縁膜４１１が設けられている。絶縁膜４１１には開口部が形成されている。そして、上記開口部には、不純物領域４０４、不純物領域４０５にそれぞれ電気的に接続されている導電膜４１２、導電膜４１３が、形成されている。
【０１０２】
そして、導電膜４１２は、絶縁膜４１１上に形成された導電膜４１６に電気的に接続されており、導電膜４１３は、絶縁膜４１１上に形成された導電膜４１７に電気的に接続されている。
【０１０３】
導電膜４１６及び導電膜４１７上には、絶縁膜４２０が形成されている。絶縁膜４２０には開口部が形成されており、上記開口部に、導電膜４１６に電気的に接続された導電膜４２１及び導電膜４２２が形成されている。
【０１０４】
そして、図３では、絶縁膜４２０上にトランジスタ１０３が形成されている。
【０１０５】
トランジスタ１０３は、絶縁膜４２０上に、酸化物半導体を含む半導体膜４３０と、半導体膜４３０上の、ソース電極またはドレイン電極として機能する導電膜４３２及び導電膜４３３と、半導体膜４３０、導電膜４３２及び導電膜４３３上のゲート絶縁膜４３１と、ゲート絶縁膜４３１上に位置し、導電膜４３２と導電膜４３３の間において半導体膜４３０と重なっているゲート電極４３４と、を有する。なお、導電膜４３２は導電膜４２１に電気的に接続されており、導電膜４３３は導電膜４２２に電気的に接続されている。
【０１０６】
そして、トランジスタ１０３上に、絶縁膜４４１及び絶縁膜４４２が順に積層するように設けられている。絶縁膜４４１及び絶縁膜４４２には開口部が設けられており、上記開口部においてゲート電極４３４に接する導電膜４４３が、絶縁膜４４２上に設けられている。
【０１０７】
なお、図３では、トランジスタ１０３が、一のゲート電極４３４に対応した一のチャネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トランジスタ１０３は、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。
【０１０８】
（実施の形態４）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４に示す。
【０１０９】
図４（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。なお、図４（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０１１０】
図４（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０１１１】
図４（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。
【０１１２】
図４（Ｄ）は電気冷凍冷蔵庫であり、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉５３０３等を有する。
【０１１３】
図４（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としても良い。
【０１１４】
図４（Ｆ）は普通自動車であり、車体５１０１、車輪５１０２、ダッシュボード５１０３、ライト５１０４等を有する。
【符号の説明】
【０１１５】
１００    半導体装置
１０１    パワーマネージメントユニット
１０２    トランジスタ
１０３    トランジスタ
１０４    負荷
４００    半導体基板
４０１    素子分離領域
４０２    ｐウェル
４０４    不純物領域
４０５    不純物領域
４０６    ゲート電極
４０７    ゲート絶縁膜
４１１    絶縁膜
４１２    導電膜
４１３    導電膜
４１６    導電膜
４１７    導電膜
４２０    絶縁膜
４２１    導電膜
４２２    導電膜
４３０    半導体膜
４３１    ゲート絶縁膜
４３２    導電膜
４３３    導電膜
４３４    ゲート電極
４４１    絶縁膜
４４２    絶縁膜
４４３    導電膜
５００１    筐体
５００２    筐体
５００３    表示部
５００４    表示部
５００５    マイクロホン
５００６    スピーカー
５００７    操作キー
５００８    スタイラス
５１０１    車体
５１０２    車輪
５１０３    ダッシュボード
５１０４    ライト
５３０１    筐体
５３０２    冷蔵室用扉
５３０３    冷凍室用扉
５４０１    筐体
５４０２    表示部
５４０３    キーボード
５４０４    ポインティングデバイス
５６０１    筐体
５６０２    筐体
５６０３    表示部
５６０４    表示部
５６０５    接続部
５６０６    操作キー
５８０１    筐体
５８０２    筐体
５８０３    表示部
５８０４    操作キー
５８０５    レンズ
５８０６    接続部
【図１】
2014241590.tif 000003
【図２】
2014241590.tif 000004
【図３】
2014241590.tif 000005
【図４】
2014241590.tif 000006