(57)【要約】【課題】スループットの向上を図ることができると共に、高品質の半導体素子を製造することができる半導体素子の製造方法を提供する。【解決手段】半導体素子の製造方法は、形成されたフロロカーボン（ＣＦｘ：ｘは任意の数）層の表層に光子エネルギーを付与し、フロロカーボン層に含有される脱ガス成分の除去を行う脱ガス除去工程としてのＲＴＡ処理工程（Ｄ）を含む。【選択図】図３
2014103165.tif 000002
【特許請求の範囲】
【請求項１】
被処理基板上に形成されたフロロカーボン層の表層に光子エネルギーを付与し、前記フロロカーボン層に含有される脱ガス成分の除去を行う脱ガス除去工程を含む、半導体素子の製造方法。
【請求項２】
前記フロロカーボン層が形成された前記被処理基板に電界を印加する電界印加工程を含む、請求項１に記載の半導体素子の製造方法。
【請求項３】
前記脱ガス除去工程の前に、前記フロロカーボン層の表層上に、金属材料から構成されるバリア層を形成するバリア層形成工程を含む、請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記脱ガス除去工程は、前記被処理基板に対してＲＴＡ処理を行うＲＴＡ処理工程を含む、請求項１〜３のいずれかに記載の半導体素子の製造方法。
【請求項５】
前記電界印加工程は、前記被処理基板を静電チャックにより保持して電界を印加する、請求項２〜４のいずれかに記載の半導体素子の製造方法。
【請求項６】
前記バリア層を構成する金属材料は、タンタル、チタン、ルテニウム、マンガン、およびコバルトから構成される群のうちの少なくとも一つを含む、請求項３〜５のいずれかに記載の半導体素子の製造方法。
【請求項７】
前記脱ガス成分は、水素（Ｈ）および酸素（Ｏ）のうちの少なくともいずれか一つを含む、請求項１〜６のいずれかに記載の半導体素子の製造方法。
【請求項８】
その上にフロロカーボン（ＣＦｘ：ｘは任意の数）層が形成された被処理基板に電界を印加する電界印加工程と、
前記電界印加工程を行った後に、脱ガス成分の除去を行う工程とを含む、半導体素子の製造方法。
【請求項９】
前記フロロカーボン層は、マイクロ波プラズマを用いたプラズマＣＶＤ処理により形成される、請求項１〜８のいずれかに記載の半導体素子の製造方法。
【請求項１０】
前記マイクロ波プラズマは、ラジアルラインスロットアンテナにより生成される、請求項９に記載の半導体素子の製造方法。
【請求項１１】
被処理基板上に形成されたフロロカーボン（ＣＦｘ：ｘは任意の数）層の表層に光子エネルギーを付与し、前記フロロカーボン層に含有される脱ガス成分の除去を行う脱ガス除去装置と、
前記フロロカーボン層が形成された前記被処理基板に電界を印加する電界印加装置とを含む、半導体素子の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子の製造方法、および半導体素子の製造装置に関するものである。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウェハ）に対して、エッチング、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。
【０００３】
昨今、半導体素子を製造する際には、高集積化等の観点から、被処理基板の膜厚方向に複数の配線層を積層した多層配線構造が採用される。積層された複数の配線層の間には、絶縁性を有する層間絶縁層が形成される。層間絶縁層としては、半導体素子の動作速度の向上、具体的には、寄生容量の低下の観点から、例えば、フッ素を添加した炭素、いわゆるフロロカーボン（ＣＦｘ：ｘは任意の数）が用いられる。そして、銅からなる配線層とＣＦｘ層との間には、ＣＦｘ層への銅の拡散を防止するために、金属材料であるタンタル（Ｔａ）等を構成材料としたバリア層が形成される。
【０００４】
ここで、フッ化炭素膜の表面処理に関する技術が、ＷＯ２０１０／０８４７５９Ａ１（特許文献１）に開示されている。特許文献１によると、バリア層とＣＦｘ層との密着性を向上させるために、形成したＣＦｘ層をアニーリングした後、高温のスパッタリングプロセスにて、バリア層を形成している。このように、ＣＦｘ層に熱処理を施すことにより、フッ化炭素（ＣＦｘ）に含まれているフッ素を減らし、ＣＦｘ層とバリア層との界面におけるフッ素化反応を抑制し、ＣＦｘ層とバリア層との密着性を向上させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２０１０／０８４７５９Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１によると、形成したＣＦｘ層をアニーニングした後、高温のスパッタリングプロセスを行って、バリア層を形成することとしている。ＣＦｘ層については、例えば、被処理基板を保持する保持台、およびプラズマを発生させるプラズマ発生機構等を備えるプラズマ処理装置を用いて、プラズマＣＶＤ処理により形成される。ここで、プラズマＣＶＤ処理によりＣＦｘ層を形成した場合、プラズマＣＶＤ処理に引き続き、被処理基板を保持する保持台を加熱して、保持台上に保持された被処理基板に対し、アニーリングを施すことが考えられる。しかし、このような処理を行うと、被処理基板全体が加熱されることになる。そうすると、加熱に長い時間を要することになる。このような長時間の熱処理は、スループットの観点から好ましくない。また、長時間の加熱によるＣＦｘ層からのフッ素（Ｆ）の脱離等、ＣＦｘ層の劣化も問題となる場合がある。特に、複数のＣＦｘ層を積層して形成する場合、このような熱処理を複数回繰り返すことになり、スループットの低下等が、より顕著となる。
【課題を解決するための手段】
【０００７】
この発明の一つの局面においては、半導体素子の製造方法は、被処理基板上に形成されたフロロカーボン（ＣＦｘ：ｘは任意の数）層の表層に光子エネルギーを付与し、フロロカーボン層に含有される脱ガス成分の除去を行う脱ガス除去工程を含む。
【０００８】
ＣＦｘ層とその上に形成されるバリア層との密着性を向上させるためには、半導体素子の製造工程においてＣＦｘ層の形成後の加熱工程で生ずるＣＦｘ層からのガスの発生,
すなわち、脱ガスを抑制するために、ＣＦｘ層に含有される脱ガスの元となる脱ガス成分をできるだけ除去することが好ましい。ここで、上記した半導体素子の製造方法によると、形成したＣＦｘ層の表層に光子エネルギーを付与して、ＣＦｘ層に含有される脱ガス成分を除去するので、効率的な脱ガス成分の除去を行うことができる。すなわち、光子エネルギーをＣＦｘ層の表層へ付与することにより、ＣＦｘ層の表層以外の部分への熱劣化等の影響を少なくすることができ、ＣＦｘ層の劣化を低減することができる。また、ＣＦｘ層の表層への光子エネルギーの付与のみでよいため、短時間で脱ガス成分の除去を行うことができる。したがって、スループットの向上を図ることができると共に、高品質の半導体素子を製造することができる。
【０００９】
また、フロロカーボン層が形成された被処理基板に電界を印加する電界印加工程を含むよう構成してもよい。
【００１０】
また、脱ガス除去工程の前に、フロロカーボン層の表層上に、金属材料から構成されるバリア層を形成するバリア層形成工程を含むよう構成してもよい。
【００１１】
また、脱ガス除去工程は、被処理基板に対してＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）処理を行うＲＴＡ処理工程を含むよう構成してもよい。
【００１２】
また、電界印加工程は、被処理基板を静電チャックにより保持して電界を印加するよう構成してもよい。
【００１３】
また、バリア層を構成する金属材料は、タンタル、チタン、ルテニウム、マンガン、およびコバルトから構成される群のうちの少なくとも一つを含むよう構成してもよい。
【００１４】
また、脱ガス成分は、水素（Ｈ）および酸素（Ｏ）のうちの少なくともいずれか一つを含むよう構成してもよい。
【００１５】
この発明の他の局面においては、半導体素子の製造方法は、その上にフロロカーボン層が形成された被処理基板に電界を印加する電界印加工程と、電界印加工程を行った後に、脱ガス成分の除去を行う工程とを含む。
【００１６】
また、フロロカーボン層は、マイクロ波プラズマを用いたプラズマＣＶＤ処理により形成されるよう構成してもよい。
【００１７】
また、マイクロ波プラズマは、ラジアルラインスロットアンテナにより生成されるよう構成してもよい。
【００１８】
この発明のさらに他の局面においては、半導体素子の製造装置は、被処理基板上に形成されたフロロカーボン層の表層に光子エネルギーを付与し、フロロカーボン層に含有される脱ガス成分の除去を行う脱ガス除去装置と、フロロカーボン層が形成された被処理基板に電界を印加する電界印加装置とを含む。
【発明の効果】
【００１９】
このような構成によると、形成したＣＦｘ層の表層に光子エネルギーを付与して、ＣＦｘ層に含有される脱ガス成分を除去するので、効率的な脱ガス成分の除去を行うことができる。すなわち、光子エネルギーをＣＦｘ層の表層へ付与することにより、ＣＦｘ層の表層以外の部分への熱劣化等の影響を少なくすることができ、ＣＦｘ層の劣化を低減することができる。また、ＣＦｘ層の表層への光子エネルギーの付与のみでよいため、短時間で脱ガス成分の除去を行うことができる。したがって、スループットの向上を図ることができると共に、高品質の半導体素子を製造することができる。
【図面の簡単な説明】
【００２０】
【図１】この発明の一実施形態に係る半導体素子の製造方法で製造される半導体素子の一部を示す概略断面図である。
【図２】この発明の一実施形態に係る半導体素子の製造装置の構成を示す模式図である。
【図３】この発明の一実施形態に係る半導体素子の製造方法の代表的な構成を示すフローチャートである。
【図４】プラズマ処理装置の要部を示す概略断面図である。
【図５】図４に示すプラズマ処理装置に含まれるスロットアンテナを、図４中の矢印Ｖの方向から見た概略図である。
【図６】電界を印加する電界印加装置の一部を示す概略断面図である。
【図７】ＲＴＡ処理を行うＲＴＡ処理装置の一部を示す概略断面図である。
【図８】ＣＦｘ層およびバリア層であるＴａ層を形成する場合の各層の概略断面図である。
【図９】被処理基板Ｗの温度と、ＲＴＡを稼働させた時間との関係を示すグラフである。
【図１０】ＲＴＡ処理を行った場合およびＲＴＡ処理を行わなかった場合のＣＦｘ層とＴａ層の界面における結合状態を示すグラフである。
【図１１】電界を印加する前後の各層の状態を示す概略断面図である。
【発明を実施するための形態】
【００２１】
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係る半導体素子の製造方法によって製造される半導体素子の構造について、簡単に説明する。
【００２２】
図１は、この発明の一実施形態に係る半導体素子の製造方法によって製造される半導体素子の一部を示す概略断面図である。図１を参照して、この発明の一実施形態に係る半導体素子の製造方法によって製造される半導体素子１１は、被処理基板Ｗのベースとなるシリコン基板１２と、シリコン基板１２の上に形成されるＯＤＣ（Ｏｘｙｇｅｎ−Ｄｏｐｅｄ  Ｃａｒｂｉｄｅ）層１３と、ＯＤＣ層１３の上に形成されるフロロカーボン（ＣＦｘ：ｘは任意の数）層１４と、ＣＦｘ層１４の上に形成されるバリア層１５と、バリア層１５の上に形成される導電層１６とを含む。なお、導電層１６の上には、ＳｉＣＮ層１７等が形成される。バリア層１５については、例えば、金属材料としてのタンタル（Ｔａ）が選択される。また、導電層１６としては、例えば、銅（Ｃｕ）が選択される。
【００２３】
半導体素子１１は、ＣＦｘ層１４とバリア層１５との間に形成される極薄のＴａＣ層１８を含む。ＴａＣ層１８については、ＣＦｘ層１４のうちの炭素（Ｃ）と、タンタルとが反応して形成される層であり、局部的に形成されない場合もある。ＯＤＣ層１３、およびＣＦｘ層１４は、いわゆる絶縁層である。図１中の長さＬ１で示されるＣＦｘ層１４の厚みとしては、例えば、１００〜１２０ｎｍの範囲の値、具体的には、１１５ｎｍが選択され、図１中の長さＬ２で示されるバリア層１５の厚みとしては、例えば、５ｎｍ以下が選択され、図１中の長さＬ３で示される導電層１６の厚みとしては、例えば、１５０ｎｍが選択される。
【００２４】
なお、バリア層１５、および導電層１６については、ＣＦｘ層１４の所定の箇所に、板厚方向に凹む凹部を設け、この凹部内にバリア層１５、および導電層１６を形成する場合もある。
【００２５】
次に、このような半導体素子１１を製造する半導体素子の製造装置の構成について、説明する。図２は、この発明の一実施形態に係る半導体素子の製造装置の構成を示す模式図である。図２を参照して、半導体素子の製造装置２１は、真空間での被処理基板Ｗの移動を行うための真空移送チャンバ２２と、半導体素子の製造装置２１と外部との間における被処理基板Ｗの出し入れを行うロードロックモジュール２３と、被処理基板Ｗに対して後述するＲＴＡ処理を行うＲＴＡ処理装置２４と、被処理基板Ｗに対して後述する電界の印加を行う電界印加装置２５と、スパッタリングにより被処理基板Ｗ上に銅の層を形成する銅スパッタリング装置２６と、スパッタリングにより被処理基板Ｗ上にタンタルの層を形成するタンタルスパッタリング装置２７と含む。ＲＴＡ処理装置２４は、ロードロックモジュール２３内に設けられている。真空移送チャンバ２２は、真空状態において、ロードロックモジュール２３、電界印加装置２５、銅スパッタリング装置２６、およびタンタルスパッタリング装置２７間で被処理基板Ｗを移送可能な構成である。被処理基板Ｗの移送方向については、図２中の複数の双方向矢印で示している。
【００２６】
次に、この発明の一実施形態に係る半導体素子の製造方法を、各工程において用いられる装置の構成と共に説明する。図３は、この発明の一実施形態に係る半導体素子の製造方法の代表的な構成を示すフローチャートである。図３を参照して、まず、半導体素子の製造装置２１の外部において被処理基板Ｗのベースとなるシリコン基板１２上に、ＯＤＣ層１３を形成し、さらにその上にＣＦｘ層１４を形成する（図３（Ａ））。この場合、シリコン基板１２上に形成されるＣＦｘ層１４等の形成については、プラズマ処理装置を用い、マイクロ波を用いたプラズマＣＶＤ処理により形成される。
【００２７】
ＣＦｘ層１４を形成する際に用いられるプラズマ処理装置の構成について説明する。図４は、この発明の一実施形態に係るプラズマ処理装置の要部を示す概略断面図である。また、図５は、図４に示すプラズマ処理装置に含まれるスロットアンテナを下方側、すなわち、図４中の矢印Ｖの方向から見た図である。なお、図４において、理解の容易の観点から、部材の一部のハッチングを省略している。また、この実施形態においては、図４における紙面上下方向を、プラズマ処理装置における上下方向としている。
【００２８】
図４および図５を参照して、プラズマ処理装置３１は、その内部で被処理基板ＷにプラズマＣＶＤ処理等のプラズマ処理を行う処理容器３２と、処理容器３２内にプラズマ励起用のガスや、処理ガスを供給するガス供給部３３と、その上で被処理基板Ｗを保持する円板状の保持台３４と、マイクロ波を用いて処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、処理容器３２内の圧力を調整する圧力調整機構と、保持台３４に交流のバイアス電力を供給するバイアス電力供給機構と、プラズマ処理装置３１全体の動作を制御する制御部２８とを備える。制御部２８は、ガス供給部３３におけるガス流量、処理容器３２内の圧力、保持台３４に供給されるバイアス電力等、プラズマ処理装置３１全体の制御を行う。
【００２９】
処理容器３２は、保持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、および誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
【００３０】
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第一のガス供給部４６と、被処理基板Ｗの上方側からガスを吹付ける第二のガス供給部４７とを含む。第一のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、保持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第一のガス供給部４６は、第一のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスや成膜用の処理ガスを供給する。第二のガス供給部４７は、管状部材を格子状にしたものであって、保持台３４の上方に設けられ、処理容器３２内にプラズマ励起用の不活性ガスや成膜用の処理ガスを供給する複数のガス供給孔５０を設けることにより形成されている。第一のガス供給部４６および第二のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスや成膜用の処理ガスが供給される。なお、要求や制御内容等に応じて、第一のガス供給部４６および第二のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
【００３１】
保持台３４には、ＲＦ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して保持台３４内の電極に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。なお、プラズマＣＶＤ処理時において、この保持台３４へのバイアス電圧の供給は、必要に応じて適宜変更される。制御部２８は、バイアス電力供給機構として、保持台３４に供給される交流のバイアス電力を制御する。
【００３２】
保持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを保持可能である。また、保持台３４は、加熱のためのヒータ（図示せず）等を備え、保持台３４の内部に設けられた温度調整機構２９により所望の温度に設定可能である。保持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。制御部２８は、圧力調整機構として、排気装置による排気の制御等により、処理容器３２内の圧力を調整する。
【００３３】
プラズマ発生機構３９は処理容器３２外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５を含む。また、プラズマ発生機構３９は、保持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６を含む。また、プラズマ発生機構３９には、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射する複数のスロット４０が設けられたスロットアンテナ３７が含まれる。また、プラズマ発生機構３９は、スロットアンテナ３７の上方側に配置され、後述する同軸導波管５６から導入されたマイクロ波を径方向に伝播する誘電体部材３８を含んでもよい。
【００３４】
マッチング５３を有するマイクロ波発生器３５は、モード変換器５４および導波管５５を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
【００３５】
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の下面４８の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部５７が設けられている。この凹部５７により、誘電体窓３６の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓３６の具体的な材質としては、石英やアルミナ等が挙げられる。
【００３６】
スロットアンテナ３７は、薄板状であって、円板状である。複数のスロット４０については、図３に示すように、それぞれ所定の間隔を開けて直交するように２つのスロット４０が一対となるように設けられている。一対をなしたスロット４０が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット４０が所定の間隔を開けて設けられている。
【００３７】
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って伝播される。マイクロ波は、内部に冷媒を循環させる循環路６０を有し誘電体部材３８等の温度調整を行う冷却ジャケット５２とスロットアンテナ３７との間に挟まれた領域を径方向外側に向かって放射状に広がり、スロットアンテナ３７に設けられた複数のスロット４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。
【００３８】
プラズマ処理装置３１においてマイクロ波プラズマを発生させた場合、誘電体窓３６の下面４８の直下、具体的には、誘電体窓３６の下面４８の数ｃｍ程度下に位置する領域においては、プラズマの電子温度が比較的高いいわゆるプラズマ生成領域が形成される。そして、その鉛直方向下側に位置する領域には、プラズマ生成領域で生成されたプラズマが拡散するいわゆるプラズマ拡散領域が形成される。このプラズマ拡散領域は、プラズマの電子温度が比較的低い領域であり、この領域でプラズマ処理を行う。なお、プラズマ処理装置３１においてマイクロ波プラズマを発生させた場合、相対的にプラズマの電子密度が高くなる。そうすると、プラズマ処理時における被処理基板Ｗに対するいわゆるプラズマダメージを与えず、かつ、プラズマの電子密度が高いので、効率的なプラズマＣＶＤ、具体的には例えば、処理時間の短縮を図ることができる。
【００３９】
上記したプラズマ処理装置３１を用いたプラズマＣＶＤ処理によるＣＦｘ層１４の形成については、具体的には、以下のようにして行われる。例えば、厚さ１１５ｎｍのＣＦｘ層を形成する場合には、流量２００ｓｃｃｍのアルゴン（Ａｒ）ガスをプラズマ励起ガスとして用いる。また、ＣＦｘ層の成膜ガスとして、流量２５０ｓｃｃｍのＣ５Ｆ８ガスを用いる。そして、処理容器３２内の圧力が５６ｍＴｏｒｒとなるよう制御部２８により圧力を調整する。そして、マイクロ波の入力電力を３０００Ｗ（３ｋＷ）とする。なお、ＣＦｘ層は比較的低温で形成されることが好ましく、この場合、保持台３４の温度を温度調整機構２９により調整して、被処理基板Ｗの温度を３００〜４００℃、具体的には、３５０℃とする。そして、処理時間を１５０秒とする。この場合、バイアス電力は、印加しない。
【００４０】
なお、この場合、成膜ガスとして、Ｃ５Ｆ８ガスを用いることとしたが、フッ素と炭素を含むガスであればよく、例えば、Ｃ４Ｆ４ガス、を用いＣ４Ｆ６ガスを、Ｃ６Ｆ６ガスを用いることができ、もちろん２種類以上のガスを混合して使用することにしてもよい。また、ＣＦｘ層１４については、例えば、ｋ値として、およそ２．２のものが形成される。
【００４１】
次に、このようなプラズマ処理装置を用いてＣＦｘ層１４を形成した後に、ＣＦｘ層１４の上にタンタルから構成されるバリア層１５を形成する（図３（Ｂ））。このバリア層１５の形成についても、例えば、上記した図４に示すプラズマ処理装置３１を用いたスパッタリングにより形成する。
【００４２】
その後、バリア層１５を形成した被処理基板Ｗを、ロードロックモジュール２３から半導体素子の製造装置２１内に搬入する。そして、バリア層１５を形成した被処理基板Ｗに対し電界を印加する（図３（Ｃ））。
【００４３】
ここで、電界を印加する電界印加装置２５の構成について説明する。図５は、電界を印加する電界印加装置２５の一部を示す概略断面図である。図５を参照して、電界印加装置２５は、被処理基板Ｗを保持する保持台６１と、保持台６１の内部に設けられる電極６２と、電極６２に電圧を付与する直流電源６３と、その内部で被処理基板Ｗに電圧印加を行う処理容器６４とを備える。直流電源６３は、保持台６１の内部に設けられた電極６２に電気的に接続されている。電界印加装置２５は、例えば、単極式の静電チャック（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｃｈｕｃｋ）により、被処理基板Ｗを保持台６１上に保持することができる。この場合、具体的には、被処理基板Ｗに対して、例えば、直流電源６３により、３ｋＶの直流電圧を６０秒間印加する。なお、処理容器６４内は、圧力を調整することが可能であり、また、保持台６１の温度を調整して、電圧印加時における被処理基板Ｗの温度も調整することができる。具体的には、電圧印加時においては、処理容器６４内の圧力を、１０ｍＴｏｒｒとし、被処理基板Ｗの温度を室温以下とする。なお、この場合、処理容器６４内において、プラズマは生成されない。
【００４４】
その後、電界の印加を終了した被処理基板Ｗを、ＲＴＡ処理装置２４に移送し、被処理基板Ｗに対してＲＴＡ処理を行う（図３（Ｄ））。
【００４５】
ここで、ＲＴＡ処理装置２４について説明する。図６は、ＲＴＡ処理を行うＲＴＡ処理装置２４の一部を示す概略断面図である。図６を参照して、ＲＴＡ処理装置２４は、その内部でＲＴＡ処理を行う処理容器６６と、被処理基板Ｗをその上に載置するようにして保持する保持台６７と、保持台６７の上方に設けられる石英板６８と、石英板６８の上方に設けられるタングステン製のフィラメント６９とを含む。処理容器６６内は、真空程度に減圧可能である。また、保持台６７は、内部に図示しない温度調整機構を含み、処理中の被処理基板Ｗを所定の温度とすることができる。フィラメント６９から発せられたエネルギーは、石英板６８を通過した後、光子（フォトン）エネルギーとして被処理基板Ｗ、具体的には、被処理基板Ｗの表層に付与される。この場合、近赤外線を用いているため、被処理基板Ｗには、近赤外線フォトンが照射される。具体的には、赤外線の波長を０．７５〜１．４μｍとした場合、光子エネルギーに換算すると、０．９〜１．７ｅＶに相当することになる。
【００４６】
このような構成のＲＴＡ処理装置２４を用いて、被処理基板Ｗに対し、所定の時間ＲＴＡ処理を行い、被処理基板Ｗに含有される脱ガス成分の除去を行う。その後、被処理基板Ｗにおいて、バリア層１５の上に導電層１６等を形成し、所望の半導体素子１１を製造する。
【００４７】
このような構成によると、形成したＣＦｘ層１４の表層に光子エネルギーを付与して、ＣＦｘ層１４に含有される脱ガス成分を除去するので、効率的な脱ガス成分の除去を行うことができる。すなわち、光子エネルギーをＣＦｘ層１４の表層へ付与することにより、ＣＦｘ層１４の表層以外の部分への熱劣化等の影響を少なくすることができ、ＣＦｘ層１４の劣化を低減することができる。また、ＣＦｘ層１４の表層への光子エネルギーの付与のみでよいため、短時間で脱ガス成分の除去を行うことができる。したがって、スループットの向上を図ることができると共に、高品質の半導体素子１１を製造することができる。
【００４８】
この場合、ＣＦｘ層１４の上にバリア層１５が形成された後に、ＲＴＡ処理によりＣＦｘ層１４の表層に光子エネルギーを付与しており、いわゆるバリア層１５を介してＣＦｘ層１４の表層に光子エネルギーを付与することとなる。なお、バリア層１５を形成する前に、ＲＴＡ処理によりＣＦｘ層１４の表層に光子エネルギーを付与する場合には、バリア層１５を介さずに、ＣＦｘ層１４の表層に光子エネルギーを付与することとなる。
【００４９】
なお、この発明の一実施形態に係る半導体素子１１は、被処理基板Ｗ上に形成されたＣＦｘ層１４の表層に光子エネルギーを付与し、ＣＦｘ層１４に含有される脱ガス成分の除去を行って製造される。
【００５０】
また、この発明の一実施形態に係る半導体素子の製造装置２１は、被処理基板Ｗ上に形成されたＣＦｘ層１４の表層に光子エネルギーを付与し、ＣＦｘ層１４に含有される脱ガス成分の除去を行う脱ガス除去装置としてのＲＴＡ処理装置２４と、ＣＦｘ層１４が形成された被処理基板Ｗに電界を印加する電界印加装置２５とを含む。
【００５１】
ここで、ＲＴＡ処理による脱ガス成分の除去について具体的に説明すると、以下の通りである。図７は、ＣＦｘ層７１およびバリア層であるＴａ層７２を形成する場合の各層の概略断面図である。図７において、左図は、ＣＦｘ層７１のみを形成した場合、中央図は、ＣＦｘ層７１の上にＴａ層７２を形成した場合、右図は、Ｔａ層７２の上に導電層であるＣｕ層７３、さらなるバリア層となるチタン（Ｔｉ）７４層を形成した場合を示す。
【００５２】
図７を参照して、ＣＦｘ層７１を形成した後に、Ｔａ層７２を形成した場合において、ＣＦｘ層７１とＴａ層７２との界面付近には、脱ガス成分７５ａが含有されている。すなわち、ＣＦｘ層７１の表層７６ａ付近には、脱ガス成分７５ａが含有されている。この脱ガス成分７５ａは、ＴａＯ、ＴａＦ、ＨＦ、およびＨ２ＯといったＣＦｘやＴａの成分に由来するものや、空気中または雰囲気中に存在している物質に由来するものであり、後の半導体素子の製造工程によって加えられる熱によりガスとなって排出されるものである。また、Ｔａ層７２の表層７６ｂにも、Ｈ２といった脱ガス成分７５ｂが付着している。このような状態でＲＴＡ処理を行うと、ＣＦｘ層７１の表層７６ａ、すなわち、界面付近に光子エネルギーが付与されるため、界面付近に存在するＴａＦ、ＨＦ、Ｈ２Ｏ、そして、Ｆ、Ｈ２が脱離する。このようにして、脱ガス成分７５ａの除去を行う。なお、この場合、Ｔａ層７２の表層７６ｂに存在する脱ガス成分７５ｂについても、除去が行われる。このようにして、ＲＴＡ処理による脱ガス成分の除去が行われる。
【００５３】
ここで、ＲＴＡ処理における処理の詳細については、以下の通りである。図８は、被処理基板Ｗの温度と、ＲＴＡを稼働させた時間との関係を示すグラフである。図８中、縦軸は、被処理基板Ｗの温度（℃）を示し、横軸は、ＲＴＡの稼働時間（秒）を示す。図８を参照して、ＲＴＡを稼働させてから、１００秒も経過すると、被処理基板Ｗの温度は、およそ２５０℃になる。この温度は、被処理基板Ｗの表層の温度であり、脱ガス成分を除去するには、十分な温度である。このように表層の部分のみに光子エネルギーを付与し、表層の部分の温度を急速に上昇させて、脱ガス成分の除去を行う。
【００５４】
また、この場合、ＣＦｘ層７１の表層７６ａ付近の脱ガス成分の除去により、ＣＦｘ層７１の表層７６ａ付近は、Ｃ（炭素）リッチな状態となる。そうすると、形成されたＴａ層７２との間において、化学反応によりＴａＣ層７７が形成される。このＴａＣ層７７は、ＣＦｘ層７１とＴａ層７２とを強く結合させるものであるため、より密着性を向上させることができる。すなわち、Ｔａ層７２を形成した後にＲＴＡ処理を行うと、このＴａＣ層７７の形成をより効率的に行うことができ、密着性の向上を図ることができる。
【００５５】
図９は、ＲＴＡ処理を行った場合およびＲＴＡ処理を行わなかった場合のＣＦｘ層とＴａ層の界面における結合状態を示すグラフである。図９は、界面におけるＣ（炭素）の１ｓ軌道の結合エネルギーの強度を示すものである。図９中、縦軸は、強度（ａ．ｕ．）を示し、横軸は、結合エネルギー（ｅＶ）を示す。なお、図９に示す場合においては、下層側から、シリコン基板、ＯＤＣ層、ＣＦｘ層、５ｎｍの厚みのＴａ層、Ｔａ層の酸化を防止するバリア層としての３ｎｍの厚みのＴｉ層を形成したものであって、Ｔｉ層の表層から１０ｎｍまでの深さ方向において、光電子分光装置（ＸＰＳ（Ｘ−Ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））を用いて調べている。
【００５６】
図９中、グラフ７８ａは、ＲＴＡ処理を行った場合を示し、グラフ７８ｂは、ＲＴＡ処理を行わなかった場合を示す。なお、いずれも、上記した電界印加処理を行わなかったものである。また、領域７９ａは、ＣＦ系の結合を示し、領域７９ｂは、Ｃ−Ｃ結合を示し、領域７９ｃは、Ｔａ−Ｃｘ結合を示し、領域７９ｄは、Ｔａ−Ｃ結合を示す。各領域７９ａ〜７９ｄにおいて、ピークを有するものが、各結合を有すると把握できるものである。
【００５７】
図９を参照して、グラフ７８ａ、７８ｂのいずれも、ＣＦ系の結合状態、およびＣ−Ｃ結合状態は類似している。しかし、グラフ７８ｂに示すＲＴＡ未処理のものについては、Ｔａ−Ｃｘ結合、およびＴａ−Ｃ結合を示すピークが見られない。これに対し、グラフ７８ａについては、Ｔａ−Ｃｘ結合、およびＴａ−Ｃ結合を示すピークが見られる。この結果から、界面においてＴａとＣとの反応により、ＴａＣが形成されていることが把握できる。
【００５８】
また、この場合、脱ガス成分除去となるＲＴＡ処理の前に、被処理基板Ｗに対して電界を印加しているため、以下の点で好ましい。これを、図１０を用いて説明する。図１０は、電界を印加する前後の各層の状態を示す概略断面図である。図１０中の左図は、電界を印加する前の状態を示し、右図は、電界を印加した後の状態を示す。図１０を参照して、シリコン基板８２上にＯＤＣ層８３、ＣＦｘ層８４、Ｔａ層８５が順次形成された被処理基板Ｗは、電界印加装置２５に含まれる保持台８１上に載置される。
【００５９】
電界を印加する前には、脱ガス成分となる水酸化物イオン（ＯＨ−）８６ａやフッ素イオン（Ｆ−）８６ｂ、およびＣＦ３Ｏ−イオン８６ｃは、ＣＦｘ層８４中にほぼ均等に存在していると考えられる。このような脱ガス成分の元となるイオン８６ａ、８６ｂ、８６ｃについては、マイナスイオンであるものが相対的に多い。ここで、保持台８１に電界を印加すると、保持台８１のうち、シリコン基板８２が位置する側、すなわち、保持台８１のうち、載置された被処理基板Ｗに対向する面側の部分がマイナスの電荷８７を帯びることとなる。そうすると、マイナスイオンからなる多くの脱ガス成分の元となるイオン８６ａ〜８６ｃは、ＣＦｘ層８４の表層８８側、すなわち、Ｔａ層８５が形成された側に向かってＣＦｘ層内を図１０中の矢印Ａ１で示す方向に移動する。このとき、電界の方向も、保持台から被処理基板に向かって、つまり、矢印Ａ１で示す方向に印加されることになる。このように、ＣＦｘ層８４の表層８８付近に脱ガス成分の元となるイオン８６ａ〜８６ｃを積極的に集めた状態で、図１０中の矢印Ａ２で概略的に示すＲＴＡ処理を施し、表層８８に付与される光子エネルギーによって、表層８８側に集められた脱ガス成分の元となるイオンの除去が効率的に行われることになる。
【００６０】
なお、電界の印加のみを行い、ＲＴＡ処理を行わず、脱ガス成分の除去を行った場合、具体的には、例えば、被処理基板全体を加熱した場合についても、相当の効果が得られる。電界を印加せずに被処理基板全体に対して熱処理を行った場合、６０分の熱処理時間を要し、３０分の熱処理時間では、後の工程においてブリスター（気泡）が発生し、剥離が生じる場合があった。すなわち、電界を印加しなかった場合は、３０分では、十分に脱ガス成分の除去が行われていないことが把握できた。これに対し、電界を印加し、被処理基板全体に対して熱処理を行った場合、３０分の熱処理時間で、後の工程においてブリスターや剥離を引き起こさなかった。すなわち、十分に脱ガスを行うことができていると把握できる。
【００６１】
すなわち、この発明の他の実施形態に係る半導体素子の製造方法は、その上にフロロカーボン層が形成された被処理基板に電界を印加する電界印加工程と、電界印加工程を行った後に、脱ガス成分の除去を行う工程とを含む。
【００６２】
また、この発明の他の実施形態に係る半導体素子は、その上にフロロカーボン層が形成された被処理基板上に電界を印加し、電界印加を行った後に、脱ガス成分に寄与するイオン成分の除去を行って製造される。
【００６３】
なお、上記の実施の形態においては、電界を印加する電界印加装置を設けることとしたが、これに限らず、プラズマ処理装置と電界印加装置とを兼用することにしてもよい。すなわち、プラズマ処理装置に電界印加装置の機能を持たせることにしてもよい。この場合、電界を印加する際には、プラズマを発生させないようなプロセス条件、例えば、圧力の設定やガス流量の調整を行うとよい。
【００６４】
また、上記の実施の形態においては、光子エネルギーを付与するに際し、ＲＴＡ処理装置を用いることとしたが、これに限らず、他の方法、例えば、急速にＣＦｘ層の表層のみに光子エネルギーを付与する機構を用いることにしてもよい。
【００６５】
なお、上記の実施の形態においては、バリア層として、タンタル（Ｔａ）を用いることとしたが、これに限らず、バリア層として、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、およびコバルト（Ｃｏ）から構成される群のうちの少なくとも一つを含む構成としてもよい。
【００６６】
また、上記の実施の形態において、脱ガス成分として、水素（Ｈ）および酸素（Ｏ）のうちの少なくともいずれか一つを含むよう構成してもよい。
【００６７】
なお、上記の実施の形態において、プラズマＣＶＤ処理によりＣＦｘ層の形成を行うプラズマ処理装置を、半導体素子の製造装置に含む構成としてもよい。
【００６８】
また、上記の実施の形態においては、ＣＦｘ層を形成し、バリア層を形成した後に、電界印加処理およびＲＴＡ処理を行うことにしたが、これに限らず、バリア層を形成する前に、電界印加処理およびＲＴＡ処理を行うことにしてもよい。
【００６９】
また、上記の実施の形態においては、スロットアンテナを用いたラジアルラインスロットアンテナを用いたマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有し、マイクロ波によりプラズマを生成するプラズマ処理装置やスロットからマイクロ波を放射しプラズマ生成するプラズマ処理装置を用いてもよい。
【００７０】
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
【符号の説明】
【００７１】
１１  半導体素子、１２，８２  シリコン基板、１３，８３  ＯＤＣ層、１４，７１，８４  ＣＦｘ層、１５  バリア層、１６  導電層、１７  ＳｉＣＮ層、１８  ＴａＣ層、２１  半導体素子の製造装置、２２  真空移送チャンバ、２３  ロードロックモジュール、２４  ＲＴＡ処理装置、２５  電界印加装置、２６，２７  スパッタリング装置、２８  制御部、２９  温度調整機構、３０，５０  ガス供給孔、３１  プラズマ処理装置、３２，６４，６６  処理容器、３３，４６，４７  ガス供給部、３４，６１，６７，８１  保持台、３５  マイクロ波発生器、３６  誘電体窓、３７  スロットアンテナ、３８  誘電体部材、３９  プラズマ発生機構、４０  スロット、４１  底部、４２  側壁、４３  排気孔、４４  蓋部、４５  Ｏリング、４８  下面、４９  ガス供給系、５１  筒状支持部、５２  冷却ジャケット、５３  マッチング、５４  モード変換器、５５  導波管、５６  同軸導波管、５７  凹部、５８  高周波電源、５９  マッチングユニット、６０  循環路、６２  電極、６３  直流電源、６８  石英板、６９  フィラメント、７２，８５  Ｔａ層、７３  Ｃｕ層、７４  Ｔｉ層、７５ａ，７５ｂ  脱ガス成分、７６ａ，７６ｂ，８８  表層、７７  ＴａＣ層、７８ａ，７８ｂ  グラフ、７９ａ，７９ｂ，７９ｃ，７９ｄ  領域、８６ａ，８６ｂ，８６ｃ  イオン、８７  電荷。
【図１】
2014103165.tif 000003
【図２】
2014103165.tif 000004
【図３】
2014103165.tif 000005
【図４】
2014103165.tif 000006
【図５】
2014103165.tif 000007
【図６】
2014103165.tif 000008
【図７】
2014103165.tif 000009
【図８】
2014103165.tif 000010
【図９】
2014103165.tif 000011
【図１０】
2014103165.tif 000012
【図１１】
2014103165.tif 000013