(57)【要約】【課題】軽負荷時においてもトランスの二次側巻線におけるリンギング電圧の発生を抑制することができる同期整流回路等を実現することを目的とする。【解決手段】交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する同期整流回路において、少なくともいずれか一方の前記コンバーターブロックは、トランスの二次側に直列に配置された、正方向の電流のみに整流する整流ダイオードと軽負荷時のリンギング電圧を短絡して低減するスイッチング素子とを含むリンギング電圧除去部を備える同期整流回路とする。【選択図】図５
2014103713.tif 000002
【特許請求の範囲】
【請求項１】
交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動タイミングに利用する同期整流回路において、
少なくともいずれか一方の前記コンバーターブロックは、トランスの二次側に直列に配置された正方向の電流のみに整流する整流ダイオードと軽負荷時のリンギング電圧を短絡して低減するスイッチング素子とを含むリンギング電圧除去部を備える
ことを特徴とする同期整流回路。
【請求項２】
請求項１に記載の同期整流回路において、
前記二つのコンバーターブロックは各々、トランスの二次側に直列に配置された正方向の電流のみに整流する整流ダイオードと軽負荷時のリンギング電圧を短絡して低減するスイッチング素子とを含むリンギング電圧除去部を備える
ことを特徴とする同期整流回路。
【請求項３】
請求項１または請求項２に記載の同期整流回路において、
他方のコンバーターブロックのトランスの二次側巻線に励起電圧が生じている期間にのみ前記スイッチング素子は短絡される
ことを特徴とする同期整流回路。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の同期整流回路において、
他方のコンバーターブロックのメインスイッチング素子がオンとされる期間にのみ前記スイッチング素子は短絡される
ことを特徴とする同期整流回路。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の同期整流回路において、
前記同期整流ＦＥＴの駆動信号は、前記メインスイッチング駆動信号が導通を示し他方のコンバーターブロックのトランスの二次側励起電圧がない場合に、オンとされる
ことを特徴とする同期整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リンギング電圧を除去可能な同期整流回路に関する。
【背景技術】
【０００２】
下記特許文献１において、軽負荷時の電力変換効率を向上することができるスイッチングレギュレータに関する発明が提案されている。この文献による提案では、スイッチングレギュレータ単体で同期整流方式とダイオード整流方式の切替えが可能で、不連続モードにおいても逆流が発生しないことが示されている。また、軽負荷でのスイッチングロスをなくし、軽負荷時の効率を向上させることのできるスイッチングレギュレータを提供できることが記載されている。
【０００３】
さらに具体的には、インダクタに流れる入力電流をオン・オフするスイッチングトランジスタ、および該スイッチングトランジスタのオン期間にオフし、オフ期間にオンとなる同期整流トランジスタを有する第１のスイッチレギュレータ方式を有する。さらに、該スイッチングトランジスタを共有するとともに、該スイッチングトランジスタのオフ期間に該インダクタに蓄えられたエネルギーを負荷に供給するための転流ダイオードを有する第２のスイッチレギュレータ方式を有する。そして、該同期整流トランジスタを制御することで、該第１のスイッチレギュレータ方式または該第２のスイッチレギュレータ方式のいずれかに切り替えて駆動するスイッチングレギュレータとするアイデアが提案されている。
【０００４】
特許文献１の発明によれば、第一に、誤差電圧の状態から負荷電流を検出するようにしたので、負荷電流検出による損失なしにスイッチングレギュレータ単体で同期整流方式とダイオード整流方式の切替えが可能となることが示されている。
【０００５】
第二に、第２の基準電圧を調整することで、同期整流方式とダイオード整流方式を切り替える負荷電流値を任意に設定可能としたので、最も効率の良い負荷電流値において同期整流方式とダイオード整流方式の切替えを可能とすることが示されている。
【０００６】
また、第三に、スロープ補償をインダクタ電流検出回路に設けたため、電流モード制御のスイッチングレギュレータにも応用できるようになることが示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６６６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する同期整流回路においては、軽負荷時に、トランスの二次側巻線にリンギング電圧が生じる場合がある。
【０００９】
このため、トランスの二次側巻線に生じたリンギング電圧に起因して、トランスの二次側励起電圧を利用する同期整流ＦＥＴ駆動信号が影響を受けて、同期整流ＦＥＴが本来オンされるべき期間にオフとされる状態が生じ得る。
【００１０】
同期整流ＦＥＴが本来オンされるべき期間にオフとされる状態が生じると、当該同期整流ＦＥＴのドレイン−ソース間に瞬間的に大きなサージ電圧が発生し、同期整流ＦＥＴの耐圧オーバーによる素子破損を招来することも懸念される。
【００１１】
本発明は、上述した問題点に鑑み為された発明であって、軽負荷時においてもトランスの二次側巻線におけるリンギング電圧の発生を抑制することができる同期整流回路を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の同期整流回路は、交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する同期整流回路であって、少なくともいずれか一方のコンバーターブロックは、トランスの二次側に直列に配置された、正方向の電流のみに整流する整流ダイオードと軽負荷時のリンギング電圧を短絡して低減するスイッチング素子と、を備えることを特徴とする。
【発明の効果】
【００１３】
軽負荷時においてもトランスの二次側巻線におけるリンギング電圧の発生を抑制することができる同期整流回路を実現できる。
【図面の簡単な説明】
【００１４】
【図１】交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する同期整流回路の概要を説明する回路図である。
【図２】同期整流回路の駆動信号について説明するタイミングチャートであり、（ａ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチングを駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図であり、（ｃ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ｂを説明する図であり、（ｅ）がＦＥＴを駆動する駆動信号ＳＹＣ＿Ｃを説明する図であり、（ｆ）が第一のコンバーターブロックの二次側励起電圧の検出有無に基づき駆動するＦＥＴの駆動信号を説明する図であり、（ｇ）が第二のコンバーターブロックの二次側励起電圧の検出有無に基づき駆動するＦＥＴの駆動信号を説明する図である。
【図３】同期整流回路の正常動作時の各部位の電流電圧等のタイムチャートについて説明する図であり、（ａ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図であり、（ｃ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ｂを説明する図であり、（ｅ）が第一のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＡを説明する図であり、（ｆ）が第一のコンバーターブロックの二次側巻線の励起電流ＩｔＡを説明する図であり、（ｇ）が第二のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＢを説明する図であり、（ｈ）が第二のコンバーターブロックの二次側巻線の励起電流ＩｔＢを説明する図である。
【図４】同期整流回路の軽負荷時の各部位の電流電圧等のタイムチャートについて説明する図であり、（ａ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図であり、（ｃ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ｂを説明する図であり、（ｅ）が第一のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＡを説明する図であり、（ｆ）が第一のコンバーターブロックの二次側巻線の励起電流ＩｔＡを説明する図であり、（ｇ）が第二のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＢを説明する図であり、（ｈ）が第二のコンバーターブロックの二次側巻線の励起電流ＩｔＢを説明する図であり、（ｉ）は、第二のコンバーターブロックの同期整流ＦＥＴのソース−ドレイン間電圧Ｖｄｓを説明する図である。
【図５】第一の実施形態にかかるリンギング電圧を除去するリンギング電圧除去部を追加的に備える同期整流回路の構成概要を説明する回路図である。
【図６】同期整流回路の駆動信号について説明するタイミングチャートであり、（ａ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図であり、（ｃ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ｂを説明する図であり、（ｅ）がＦＥＴを駆動する駆動信号ＳＹＣ＿Ｃを説明する図であり、（ｆ）が第一のコンバーターブロックの二次側励起電圧の検出有無に基づき動作するＦＥＴの駆動信号を説明する図であり、（ｇ）が第二のコンバーターブロックの二次側励起電圧の検出有無に基づき動作するＦＥＴの駆動信号を説明する図であり、（ｈ）が第一のコンバーターブロックの他の二次側巻線の両端を短絡することが可能なリンギング電圧除去部のＦＥＴのゲート信号を説明する図であり、（ｉ）が第二のコンバーターブロックの他の二次側巻線の両端を短絡することが可能なリンギング電圧除去部のＦＥＴのゲート信号を説明する図である。
【図７】（ａ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図であり、（ｃ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴ５２３０を駆動する駆動信号ＳＹＣ＿Ｂを説明する図であり、（ｅ）が第一のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＡを説明する図であり、（ｆ）が第一のコンバーターブロックの二次側巻線の励起電流ＩｔＡを説明する図であり、（ｇ）が第二のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＢを説明する図であり、（ｈ）が第二のコンバーターブロックの二次側巻線の励起電流ＩｔＢを説明する図である。
【図８】同期整流回路の軽負荷時の各部位の電流電圧等のタイムチャートについて説明する図であり、（ａ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図であり、（ｃ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴを駆動する駆動信号ＳＹＣ＿Ｂを説明する図であり、（ｅ）が第一のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＡを説明する図であり、（ｆ）が第一のコンバーターブロックの二次側巻線の励起電流ＩｔＡを説明する図であり、（ｇ）が第二のコンバーターブロック他の二次側巻線の励起電圧ＶｔＢを説明する図であり、（ｈ）が第二のコンバーターブロックの二次側巻線の励起電流ＩｔＢを説明する図である。また、（ｉ）は、第二のコンバーターブロックの同期整流ＦＥＴのソース−ドレイン間電圧Ｖｄｓを説明する図である。
【図９】第一のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＡまたは／および第二のコンバーターブロックの他の二次側巻線の励起電圧ＶｔＢのリンギング電圧を除去するリンギング電圧除去部を備えた同期整流回路の動作を説明するフローチャートである。
【図１０】交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する第二の実施形態にかかる同期整流回路の概要を説明する回路図である。
【図１１】交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する第三の実施形態にかかる同期整流回路の概要を説明する回路図である。
【発明を実施するための形態】
【００１５】
実施形態では、交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動タイミングの生成に利用する同期整流回路において、同期整流のサージ発生を防止するリンギング電圧除去部を追加的に備える構成とする。
【００１６】
このような同期整流回路では、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動タイミング生成に利用するので、誤った駆動信号により二つのコンバーターブロックの二次側（同期整流側）が同時導通され短絡される懸念を低減できる。
【００１７】
一方、このような同期整流回路では、軽負荷時に、トランスの二次側励起電圧にリンギング電圧（脈動電圧）が生じる場合があり、これにより本来オンであるべき同期整流ＦＥＴの駆動信号が一時的にオフとされる誤った駆動信号（反転駆動信号）が生成される懸念がある。
【００１８】
すなわち、他のコンバーターブロックのトランスの二次側励起電圧の有無を同期整流ＦＥＴの駆動タイミング生成に利用していることから、トランスの二次側励起電圧にリンギング電圧（脈動電圧）が生じると、これを利用してタイミング生成される同期整流ＦＥＴの駆動信号に予期せぬ乱れが生じる場合がある。
【００１９】
同期整流のＦＥＴが本来オン導通とされるべき期間、特に軽負荷時において同期整流のＦＥＴに逆方向の電流が流れる期間において、同期整流のＦＥＴがオフ開放とされると、当該ＦＥＴの端子間にサージ電圧が発生して同期整流のＦＥＴが損傷を受ける場合が生じ得る。
【００２０】
同期整流のＦＥＴが損傷を受けると当該ＦＥＴの耐用寿命が低減されるだけではなく、同期整流回路全体としても耐用年数等が低減され、最悪の場合には耐圧オーバーのサージ電圧によりＦＥＴ等の素子破壊を生じることが懸念される。
【００２１】
そこで本実施形態では、追加的にトランスの二次側を一時的に短絡してリンギング電圧を消滅させるスイッチング素子を備えた回路（リンギング電圧除去部）を増設し、他方のコンバーターブロックの同期整流ＦＥＴが導通されている期間においては、トランスの二次側巻線を短絡することで、リンギング電圧の発生や顕在化を防止する。
【００２２】
また、リンギング電圧の発生や顕在化を防止することで、同期整流ＦＥＴの駆動信号の予期せぬ乱れ、典型的には同期整流ＦＥＴの駆動信号の反転を防止し、当該同期整流ＦＥＴのサージ電圧の発生を防止し、ひいては素子寿命や回路寿命の増大を図るものとする。
【００２３】
（第一の実施形態）
本実施形態で発明の具体的例示について説明するに先立ち、そのベースとなる同期整流回路の概要について説明する。図１は、交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する同期整流回路１０００の概要を説明する回路図である。
【００２４】
図１に示すように、同期整流回路１０００は、入力Ｖｉｎと出力Ｖｏｕｔに対して互いに並列に配置された第一のコンバーターブロック１１００と第二のコンバーターブロック１２００と、ＰＷＭコントローラーを含む制御ＩＣ１３００とを備える。
【００２５】
第一のコンバーターブロック１１００は、一次側のスイッチング駆動を遂行するメインスイッチング素子１１１０と、トランス１１２０と、二次側の同期整流駆動を遂行する同期整流ＦＥＴ１１３０と、を備える。トランス１１２０は、一次側巻線１１２１と、二次側巻線１１２２と他の二次側巻線１１２３とを備える。
【００２６】
また、第一のコンバーターブロック１１００は、トランス１１２０の他の二次側巻線１１２３に生じた二次側励起電圧ＶｔＡを分圧検出してスイッチング駆動を遂行するＦＥＴ１１４０を備える。
【００２７】
ＦＥＴ１１４０のドレインは、例えば５Ｖの基準電圧に抵抗を介して接続されており、ＦＥＴ１１４０の遮断状態ではドレイン電圧を５Ｖとし、ＦＥＴ１１４０のゲートに二次側励起電圧の検出が入力された場合に、これを導通させてドレインの電圧を接地電圧とする。
【００２８】
同様に、第二のコンバーターブロック１２００は、一次側のスイッチング駆動を遂行するメインスイッチング素子１２１０と、トランス１２２０と、二次側の同期整流駆動を遂行する同期整流ＦＥＴ１２３０と、を備える。トランス１２２０は、一次側巻線１２２１と、二次側巻線１２２２と他の二次側巻線１２２３とを備える。
【００２９】
また、第二のコンバーターブロック１２００は、トランス１２２０の他の二次側巻線１２２３に生じた二次側励起電圧ＶｔＢを分圧検出してスイッチング動作を遂行するＦＥＴ１２４０を備える。
【００３０】
ＦＥＴ１２４０のドレインは、例えば５Ｖの基準電圧に抵抗を介して接続されており、ＦＥＴ１２４０の遮断状態ではドレイン電圧を５Ｖとし、ＦＥＴ１２４０のゲートに二次側励起電圧の検出が入力された場合に、これを導通させてドレインの電圧を接地電圧とする。
【００３１】
また、制御ＩＣ１３００は、位相が１８０°ずれた二つのメインスイッチング駆動信号ＤＲＶ＿ＡとＤＲＶ＿Ｂとを生成して出力する。また、同期整流回路１０００は、制御ＩＣ１３００で生成して出力されたメインスイッチング駆動信号ＤＲＶ＿Ａを電気的に絶縁して伝達するフォトカプラ１５００を備える。同様に、同期整流回路１０００は、制御ＩＣ１３００で生成して出力されたメインスイッチング駆動信号ＤＲＶ＿Ｂを電気的に絶縁して伝達するフォトカプラ１６００を備える。
【００３２】
また、同期整流回路１０００は、フォトカプラ１５００を介して伝達されたメインスイッチング駆動信号ＤＲＶ＿Ａと、第二のコンバーターブロック１２００の他の二次側巻線１２２３の励起電圧で動作するＦＥＴ１２４０のドレイン電圧と、のＡＮＤ（論理積）を遂行するＡＮＤ素子１７００を備える。また、ＡＮＤ素子１７００は、同期整流ＦＥＴ１１３０の駆動信号ＳＹＣ＿Ａを出力する。
【００３３】
また、同期整流回路１０００は、フォトカプラ１６００を介して伝達されたメインスイッチング駆動信号ＤＲＶ＿Ｂと、第一のコンバーターブロック１１００の他の二次側巻線１１２３の励起電圧で動作するＦＥＴ１１４０のドレイン電圧と、のＡＮＤ（論理積）を遂行するＡＮＤ素子１８００を備える。また、ＡＮＤ素子１８００は、同期整流ＦＥＴ１２３０の駆動信号ＳＹＣ＿Ｂを出力する。
【００３４】
また、同期整流回路１０００は、第一のコンバーターブロック１１００と第二のコンバーターブロック１２００とが共に駆動されていない期間において導通とされて、インダクタンスＬのエネルギーを放出させるＦＥＴ１４００と、出力Ｖｏｕｔに対して並列に配置された平滑コンデンサＣとを備える。
【００３５】
また、同期整流回路１０００は、ＦＥＴ１４００の駆動信号ＳＹＣ＿Ｃを生成する三つのＡＮＤ素子１９００（１），１９００（２），１９００（３）を備える。ＡＮＤ素子１９００（１），１９００（２），１９００（３）は、メインスイッチング駆動信号ＤＲＶ＿Ａ，ＤＲＶ＿Ｂの反転信号と、ＦＥＴ１１４０とＦＥＴ１２４０との各ドレイン電圧と、を入力として、ＦＥＴ１４００の駆動信号ＳＹＣ＿Ｃを生成するが、ここでは詳細な説明を省略する。
【００３６】
図２は同期整流回路１０００の駆動信号について説明するタイミングチャートであり、（ａ）がメインスイッチング素子１１１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子１２１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図である。
【００３７】
また、（ｃ）が同期整流ＦＥＴ１１３０を駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴ１２３０を駆動する駆動信号ＳＹＣ＿Ｂを説明する図であり、（ｅ）がＦＥＴ１４００を駆動する駆動信号ＳＹＣ＿Ｃを説明する図である。
【００３８】
また、（ｆ）が第一のコンバーターブロック１１００の二次側励起電圧の検出有無に基づき動作するＦＥＴ１１４０の駆動信号を説明する図であり、（ｇ）が第二のコンバーターブロック１２００の二次側励起電圧の検出有無に基づき動作するＦＥＴ１２４０の駆動信号を説明する図である。
【００３９】
図２に示すように、メインスイッチング駆動信号ＤＲＶ＿Ａとメインスイッチング駆動信号ＤＲＶ＿Ｂとは、導通期間が互いに排他的となるように交互にオンとなる。すなわち、メインスイッチング素子１１１０とメインスイッチング素子１２１０とは、導通期間が互いに重畳しないように交互に導通動作を遂行する。
【００４０】
また、同期整流ＦＥＴ１１３０を駆動する駆動信号ＳＹＣ＿Ａと、同期整流ＦＥＴ１２３０を駆動する駆動信号ＳＹＣ＿Ｂとは、各々、メインスイッチング駆動信号ＤＲＶ＿Ａとメインスイッチング駆動信号ＤＲＶ＿Ｂと、同一のタイミングでオンとなる。すなわち、メインスイッチング素子１１１０が導通する期間は同期整流ＦＥＴ１１３０も導通され、メインスイッチング素子１２１０が導通する期間は同期整流ＦＥＴ１２３０も導通され、それぞれ入力されるエネルギーを出力側に伝達する。
【００４１】
ここで、駆動信号ＳＹＣ＿Ａは、メインスイッチング駆動信号ＤＲＶ＿Ａと同一タイミングではあるが、第二のコンバーターブロック１２００の他の二次側巻線１２２３の励起電圧で動作するＦＥＴ１２４０のドレイン電圧に基づいて、メインスイッチング駆動信号ＤＲＶ＿Ａとの論理積により生成される。
【００４２】
すなわち、メインスイッチング駆動信号ＤＲＶ＿Ａがオンであり、かつ、ＦＥＴ１２４０のドレイン電圧が「Ｈｉ」（典型的には５Ｖ）である場合にのみ、駆動信号ＳＹＣ＿Ａがオンとされる。このため、仮に、ＦＥＴ１２４０のドレイン電圧が「Ｌｏｗ」（典型的には０Ｖ）の場合、すなわち第二のコンバーターブロック１２００が駆動されている場合には、駆動信号ＳＹＣ＿Ａがオンとされることはない。
【００４３】
このような構成により、第二のコンバーターブロック１２００が駆動されている場合に、同時に第一のコンバーターブロック１１００の同期整流ＦＥＴ１１３０が導通されてしまい、短絡されるような予期せぬ事故を確実に防止することができる。
【００４４】
また、駆動信号ＳＹＣ＿Ｂは、メインスイッチング駆動信号ＤＲＶ＿Ｂと同一タイミングではあるが、第一のコンバーターブロック１１００の他の二次側巻線１１２３の励起電圧で動作するＦＥＴ１１４０のドレイン電圧に基づいて、メインスイッチング駆動信号ＤＲＶ＿Ｂとの論理積により生成される。
【００４５】
すなわち、メインスイッチング駆動信号ＤＲＶ＿Ｂがオンであり、かつ、ＦＥＴ１１４０のドレイン電圧が「Ｈｉ」（典型的には５Ｖ）である場合にのみ、駆動信号ＳＹＣ＿Ｂがオンとされる。このため、仮に、ＦＥＴ１１４０のドレイン電圧が「Ｌｏｗ」（典型的には０Ｖ）の場合、すなわち第一のコンバーターブロック１１００が駆動されている場合には、駆動信号ＳＹＣ＿Ｂがオンとされることはない。
【００４６】
このような構成により、第一のコンバーターブロック１１００が駆動されている場合に、同時に第二のコンバーターブロック１２００の同期整流ＦＥＴ１２３０が導通されてしまい、短絡されるような予期せぬ事故を確実に防止することができる。
【００４７】
図２（ｆ）に示すようにＦＥＴ１１４０の駆動信号は、メインスイッチング駆動信号ＤＲＶ＿Ａと同期整流駆動信号ＳＹＣ＿Ａと同一タイミングでオンとなる。すなわち、第一のコンバーターブロック１１００が駆動している期間は他の二次側巻線１１２３に励起電圧が生じるので、当該励起電圧を分圧検出してＦＥＴ１１４０のゲートがオンとされて、ＦＥＴ１１４０のドレイン電圧を接地電圧とする。
【００４８】
また、第一のコンバーターブロック１１００が駆動していない期間は他の二次側巻線１１２３に励起電圧が生じないので、当該励起電圧を分圧検出できずＦＥＴ１１４０のゲートがオフとされて、ＦＥＴ１１４０のドレイン電圧は例えば５Ｖの基準電圧となる。
【００４９】
また、図２（ｇ）に示すようにＦＥＴ１２４０の駆動信号は、メインスイッチング駆動信号ＤＲＶ＿Ｂと同期整流駆動信号ＳＹＣ＿Ｂと同一タイミングでオンとなる。すなわち、第二のコンバーターブロック１２００が駆動している期間は他の二次側巻線１２２３に励起電圧が生じるので、当該励起電圧を分圧検出してＦＥＴ１２４０のゲートがオンとされて、ＦＥＴ１２４０のドレイン電圧を接地電圧とする。
【００５０】
また、第二のコンバーターブロック１２００が駆動していない期間は他の二次側巻線１２２３に励起電圧が生じないので、当該励起電圧を分圧検出できずＦＥＴ１２４０のゲートがオフとされて、ＦＥＴ１２４０のドレイン電圧は例えば５Ｖの基準電圧となる。
【００５１】
次に、軽負荷時ではない通常負荷の場合の正常な同期整流回路１０００の動作について図３を用いて説明する。図３は、同期整流回路１０００の正常動作時の各部位の電流電圧等のタイムチャートについて説明する図である。
【００５２】
図３（ａ）がメインスイッチング素子１１１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子１２１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図である。
【００５３】
また、（ｃ）が同期整流ＦＥＴ１１３０を駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴ１２３０を駆動する駆動信号ＳＹＣ＿Ｂを説明する図である。
【００５４】
また、図３（ｅ）が第一のコンバーターブロック１１００の他の二次側巻線１１２３の励起電圧ＶｔＡを説明する図であり、（ｆ）が第一のコンバーターブロック１１００の二次側巻線１１２２の励起電流ＩｔＡを説明する図である。
【００５５】
また、図３（ｇ）が第二のコンバーターブロック１２００の他の二次側巻線１２２３の励起電圧ＶｔＢを説明する図であり、（ｈ）が第二のコンバーターブロック１２００の二次側巻線１２２２の励起電流ＩｔＢを説明する図である。
【００５６】
図３（ｅ）に示すように、メインスイッチング駆動信号ＤＲＶ＿Ａがオンとされてメインスイッチング素子１１１０が導通すると、トランス１１２０の一次側巻線１１２１に入力電圧Ｖｉｎが印加されて、二次側巻線１１２２に励起電圧が生じるとともに、他の二次側巻線１１２３に励起電圧ＶｔＡが生じる。
【００５７】
他の二次側巻線１１２３の励起電圧ＶｔＡは、メインスイッチング駆動信号ＤＲＶ＿Ａがオフとされてメインスイッチング素子１１１０が遮断されると同時に負電圧となるが、第二のコンバーターブロック１２００が駆動開始されると次第に接地電圧へと回復する。
【００５８】
また、図３（ｆ）に示すように、同期整流駆動信号ＳＹＣ＿Ａがオンとされて同期整流ＦＥＴ１１３０が導通すると、二次側巻線１１２２に生じた励起電圧により、励起電流ＩｔＡが流れる。この場合に、励起電流ＩｔＡは、インダクタンスＬの影響等により右肩上がりで次第に増大する。
【００５９】
また、図３（ｇ）に示すように、メインスイッチング駆動信号ＤＲＶ＿Ｂがオンとされてメインスイッチング素子１２１０が導通すると、トランス１２２０の一次側巻線１２２１に入力電圧Ｖｉｎが印加されて、二次側巻線１２２２に励起電圧が生じるとともに、他の二次側巻線１２２３に励起電圧ＶｔＢが生じる。
【００６０】
他の二次側巻線１２２３の励起電圧ＶｔＢは、メインスイッチング駆動信号ＤＲＶ＿Ｂがオフとされてメインスイッチング素子１２１０が遮断されると同時に負電圧となるが、第一のコンバーターブロック１１００が駆動開始されると次第に接地電圧へと回復する。
【００６１】
また、図３（ｈ）に示すように、同期整流駆動信号ＳＹＣ＿Ｂがオンとされて同期整流ＦＥＴ１２３０が導通すると、二次側巻線１２２２に生じた励起電圧により、励起電流ＩｔＢが流れる。この場合に、励起電流ＩｔＢは、インダクタンスＬの影響等により右肩上がりで次第に増大する。
【００６２】
上述したように、通常負荷時においては、同期整流回路１０００の動作は極めてスムースであり電圧波形や電流波形にも乱れは生じない。次に、軽負荷時の場合の同期整流回路１０００の動作について図４を用いて説明する。図４は、同期整流回路１０００の軽負荷時の各部位の電流電圧等のタイムチャートについて説明する図である。
【００６３】
図４（ａ）がメインスイッチング素子１１１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子１２１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図である。
【００６４】
また、図４（ｃ）が同期整流ＦＥＴ１１３０を駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴ１２３０を駆動する駆動信号ＳＹＣ＿Ｂを説明する図である。
【００６５】
また、図４（ｅ）が第一のコンバーターブロック１１００の他の二次側巻線１１２３の励起電圧ＶｔＡを説明する図であり、（ｆ）が第一のコンバーターブロック１１００の二次側巻線１１２２の励起電流ＩｔＡを説明する図である。
【００６６】
また、図４（ｇ）が第二のコンバーターブロック１２００の他の二次側巻線１２２３の励起電圧ＶｔＢを説明する図であり、（ｈ）が第二のコンバーターブロック１２００の二次側巻線１２２２の励起電流ＩｔＢを説明する図である。また、図４（ｉ）は、第二のコンバーターブロック１２００の同期整流ＦＥＴ１２３０のドレイン−ソース間電圧Ｖｄｓを説明する図である。
【００６７】
軽負荷時においては、図４（ｅ）に破線丸印で説明するように、第一のコンバーターブロック１１００の他の二次側巻線１１２３の励起電圧ＶｔＡに脈動するリンギング電圧が生じる場合がある。
【００６８】
図４（ｅ）から明らかなように、リンギング電圧により、本来励起電圧ＶｔＡが励起されるべきではない期間において、あたかも励起電圧が生じたかのような高いピーク電圧が存在することとなる。
【００６９】
また、リンギング電圧に伴い、第一のコンバーターブロック１１００の他の二次側巻線１１２３の励起電圧ＶｔＡを分圧検出したＦＥＴ１１４０のゲートが、本来オンとされるべきではない期間においてオンとされて、ＦＥＴ１１４０が導通されることとなる。
【００７０】
ＦＥＴ１１４０が導通されると、ＦＥＴ１１４０のドレイン電圧が接地電圧となるので、ＡＮＤ素子１８００の一方の入力が接地電圧（Ｌｏｗ）となって、同期整流ＦＥＴ１２３０の駆動信号ＳＹＣ＿Ｂは、本来オンとされるべき期間において図４（ｄ）に破線丸印で示すように一時的にオフ状態となる。
【００７１】
特に、軽負荷時においては、同期整流ＦＥＴ１２３０が導通された後、図４（ｈ）に示すように同期整流ＦＥＴ１２３０にＩｔＢの図中矢印方向と逆方向の電流が当初流れる場合がある。
【００７２】
しかし、当該逆方向の電流が流れる期間に同期整流ＦＥＴ１２３０の駆動信号ＳＹＣ＿Ｂが一時的にオフとなり、同期整流ＦＥＴ１２３０が遮断されると、当該同期整流ＦＥＴ１２３０のドレイン−ソース間に図４（ｉ）に示すような大きなサージ電圧が発生する。
【００７３】
このようなサージ電圧は、素子の耐圧を超える場合もあることから、素子の損傷を招来してその素子寿命を短命化するだけではなく、最悪の場合には素子破壊に至ることも懸念される。
【００７４】
また、上述の説明においては、第一のコンバーターブロック１１００の他の二次側巻線１１２３の励起電圧ＶｔＡにリンギング電圧が生じる例について説明した。しかし、これと同様に、第二のコンバーターブロック１２００の他の二次側巻線１２２３の励起電圧ＶｔＢにリンギング電圧が生じる場合もある。
【００７５】
そこで、本実施形態においては、第一のコンバーターブロック１１００の他の二次側巻線１１２３の励起電圧ＶｔＡまたは／および第二のコンバーターブロック１２００の他の二次側巻線１２２３の励起電圧ＶｔＢのリンギング電圧を除去するリンギング電圧除去部５０５０を追加的に備えた同期整流回路５０００を提案する。
【００７６】
図５は、第一の実施形態にかかるリンギング電圧を除去するリンギング電圧除去部５０５０を追加的に備えた同期整流回路５０００の構成概要を説明する回路図である。
【００７７】
図５に示す同期整流回路５０００においても、交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する点で、図１に説明したものと共通する。
【００７８】
図１に示した同期整流回路１０００と図５に示した同期整流回路５０００と差異は、同期整流回路５０００が、リンギング電圧除去部５０５０を追加的に備えることにある。
【００７９】
図５に示すように、第一の実施形態にかかる同期整流回路５０００は、入力Ｖｉｎと出力Ｖｏｕｔに対して互いに並列に配置された第一のコンバーターブロック５１００と第二のコンバーターブロック５２００と、ＰＷＭコントローラーを含む制御ＩＣ５３００とを備える。
【００８０】
第一のコンバーターブロック５１００は、一次側のスイッチング駆動を遂行するメインスイッチング素子５１１０と、トランス５１２０と、二次側の同期整流駆動を遂行する同期整流ＦＥＴ５１３０と、を備える。トランス５１２０は、一次側巻線５１２１と、二次側巻線５１２２と他の二次側巻線５１２３とを備える。
【００８１】
また、第一のコンバーターブロック５１００は、トランス５１２０の他の二次側巻線５１２３に生じた二次側励起電圧ＶｔＡを分圧検出してスイッチング駆動を遂行するＦＥＴ５１４０を備える。
【００８２】
ＦＥＴ５１４０のドレインは、例えば５Ｖの基準電圧に抵抗を介して接続されており、ＦＥＴ５１４０の遮断状態ではドレイン電圧が５Ｖであり、ＦＥＴ５１４０のゲートに二次側励起電圧の検出が入力された場合には、これを導通させてドレインの電圧が接地電圧となる。
【００８３】
同様に、第二のコンバーターブロック５２００は、一次側のスイッチング駆動を遂行するメインスイッチング素子５２１０と、トランス５２２０と、二次側の同期整流駆動を遂行する同期整流ＦＥＴ５２３０と、を備える。トランス５２２０は、一次側巻線５２２１と、二次側巻線５２２２と他の二次側巻線５２２３とを備える。
【００８４】
また、第二のコンバーターブロック５２００は、トランス５２２０の他の二次側巻線５２２３に生じた二次側励起電圧ＶｔＢを分圧検出してスイッチング動作を遂行するＦＥＴ５２４０を備える。
【００８５】
ＦＥＴ５２４０のドレインは、例えば５Ｖの基準電圧に抵抗を介して接続されており、ＦＥＴ５２４０の遮断状態ではドレイン電圧が５Ｖであり、ＦＥＴ５２４０のゲートに二次側励起電圧の検出が入力された場合にはこれを導通させてドレインの電圧が接地電圧となる。
【００８６】
また、制御ＩＣ５３００は、位相が１８０°ずれた二つのメインスイッチング素子駆動信号ＤＲＶ＿ＡとＤＲＶ＿Ｂとを生成して出力する。また、同期整流回路５０００は、制御ＩＣ５３００で生成して出力されたメインスイッチング駆動信号ＤＲＶ＿Ａを電気的に絶縁して伝達するフォトカプラ５５００を備える。
【００８７】
同様に、同期整流回路５０００は、制御ＩＣ５３００で生成して出力されたメインスイッチング駆動信号ＤＲＶ＿Ｂを電気的に絶縁して伝達するフォトカプラ５６００を備える。
【００８８】
また、同期整流回路５０００は、フォトカプラ５５００を介して伝達されたメインスイッチング駆動信号ＤＲＶ＿Ａと、第二のコンバーターブロック５２００の他の二次側巻線５２２３の励起電圧で動作するＦＥＴ５２４０のドレイン電圧と、のＡＮＤ（論理積）を遂行するＡＮＤ素子５７００を備える。また、ＡＮＤ素子５７００は、同期整流ＦＥＴ５１３０の駆動信号ＳＹＣ＿Ａを出力する。
【００８９】
また、同期整流回路５０００は、フォトカプラ５６００を介して伝達されたメインスイッチング駆動信号ＤＲＶ＿Ｂと、第一のコンバーターブロック５１００の他の二次側巻線５１２３の励起電圧で動作するＦＥＴ５１４０のドレイン電圧と、のＡＮＤ（論理積）を遂行するＡＮＤ素子５８００を備える。また、ＡＮＤ素子５８００は、同期整流ＦＥＴ５２３０の駆動信号ＳＹＣ＿Ｂを出力する。
【００９０】
また、同期整流回路５０００は、第一のコンバーターブロック５１００と第二のコンバーターブロック５２００とが共に駆動されていない期間において導通とされて、インダクタンスＬのエネルギーを放出させるＦＥＴ５４００と、出力Ｖｏｕｔに対して並列に配置された平滑コンデンサＣとを備える。
【００９１】
また、同期整流回路５０００は、ＦＥＴ５４００の駆動信号ＳＹＣ＿Ｃを生成する三つのＡＮＤ素子５９００（１），５９００（２），５９００（３）を備える。ＡＮＤ素子５９００（１），５９００（２），５９００（３）は、メインスイッチング駆動信号ＤＲＶ＿Ａ，ＤＲＶ＿Ｂの反転信号と、ＦＥＴ５１４０とＦＥＴ５２４０との各ドレイン電圧と、を入力として、ＦＥＴ５４００の駆動信号ＳＹＣ＿Ｃを生成するが、ここでは詳細な説明を省略する。
【００９２】
また、同期整流回路５０００は、リンギング電圧を除去するリンギング電圧除去部５０５０を備える。リンギング電圧除去部５０５０は、第一のコンバーターブロック５１００の他の二次側巻線５１２３の励起電圧ＶｔＡおよび第二のコンバーターブロック５２００の他の二次側巻線５２２３の励起電圧ＶｔＢのリンギング電圧を除去する。
【００９３】
図５から理解できるように、リンギング電圧除去部５０５０は、二次側巻線５１２３からの電流を正方向にのみ整流する整流ダイオード５１６０と、二次側巻線５１２３の両端を短絡することが可能なＦＥＴ５１５０（スイッチ素子）とを備える。
【００９４】
また、リンギング電圧除去部５０５０は、第二のコンバーターブロック５２００の他の二次側巻線５２２３の励起電圧ＶｔＢの有無を検出する検出抵抗５１７０を備え、検出抵抗５１７０はＦＥＴ５１５０のゲートに接続される。
【００９５】
なお、ＦＥＴ５１５０のゲート−ソース間に接続された符号を付していない抵抗は、通常のＭＯＳＦＥＴ等に用いられるゲート−ソース間抵抗であるのでここでは詳述しない。
【００９６】
また同様に、リンギング電圧除去部５０５０は、二次側巻線５２２３からの電流を正方向にのみ整流する整流ダイオード５２６０と、二次側巻線５２２３の両端を短絡することが可能なＦＥＴ５２５０（スイッチ素子）とを備える。
【００９７】
また、リンギング電圧除去部５０５０は、第一のコンバーターブロック５１００の他の二次側巻線５１２３の励起電圧ＶｔＡの有無を検出する検出抵抗５２７０を備え、検出抵抗５２７０はＦＥＴ５２５０のゲートに接続される。
【００９８】
なお、ＦＥＴ５２５０のゲート−ソース間に接続された符号を付していない抵抗は、通常のＭＯＳＦＥＴ等に用いられるゲート−ソース間抵抗であるのでここでは詳述しない。
【００９９】
上述の回路構成において、リンギング電圧除去部５０５０は、第一のコンバーターブロック５１００が駆動されている場合、すなわち二次側巻線５１２３の励起電圧ＶｔＡが生じている場合には、ＦＥＴ５２５０が導通されて、二次側巻線５２２３の両端を短絡する。従って、この間に、二次側巻線５２２３の励起電圧ＶｔＢにリンギング電圧が顕在化することはない。
【０１００】
また、リンギング電圧除去部５０５０は、第二のコンバーターブロック５２００が駆動されている場合、すなわち二次側巻線５２２３の励起電圧ＶｔＢが生じている場合には、ＦＥＴ５１５０が導通されて、二次側巻線５１２３の両端を短絡する。従って、この間に、二次側巻線５１２３の励起電圧ＶｔＡにリンギング電圧が顕在化することはない。
【０１０１】
上述の説明においてＦＥＴはＭＯＳＦＥＴを使用することができる。また、リンギング除去部５０５０は、第一のコンバーターブロック５１００と第二のコンバーターブロック５２００とに共に備えられる場合について説明したが、いずれか一方のみのリンギング電圧を除去できるように備えることもできる。
【０１０２】
図６は同期整流回路５０００の駆動信号について説明するタイミングチャートであり、（ａ）がメインスイッチング素子５１１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子５２１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図である。
【０１０３】
また、（ｃ）が同期整流ＦＥＴ５１３０を駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴ５２３０を駆動する駆動信号ＳＹＣ＿Ｂを説明する図であり、（ｅ）がＦＥＴ５４００を駆動する駆動信号ＳＹＣ＿Ｃを説明する図である。
【０１０４】
また、（ｆ）が第一のコンバーターブロック５１００の二次側励起電圧の検出有無に基づき動作するＦＥＴ５１４０の駆動信号を説明する図であり、（ｇ）が第二のコンバーターブロック５２００の二次側励起電圧の検出有無に基づき動作するＦＥＴ５２４０の駆動信号を説明する図である。
【０１０５】
また、（ｈ）が第一のコンバーターブロック５１００の他の二次側巻線５１２３の両端を短絡することが可能なリンギング電圧除去部５０５０のＦＥＴ５１５０のゲート信号を説明する図であり、（ｉ）が第二のコンバーターブロック５２００の他の二次側巻線５２２３の両端を短絡することが可能なリンギング電圧除去部５０５０のＦＥＴ５２５０のゲート信号を説明する図である。
【０１０６】
図６に示すように、メインスイッチング駆動信号ＤＲＶ＿Ａとメインスイッチング駆動信号ＤＲＶ＿Ｂとは、導通期間が互いに排他的となるように交互にオンとなる。すなわち、メインスイッチング素子５１１０とメインスイッチング素子５２１０とは、導通期間が互いに重畳しないように交互に導通動作を遂行する。
【０１０７】
また、同期整流ＦＥＴ５１３０を駆動する駆動信号ＳＹＣ＿Ａと、同期整流ＦＥＴ５２３０を駆動する駆動信号ＳＹＣ＿Ｂとは、各々、メインスイッチング駆動信号ＤＲＶ＿Ａとメインスイッチング駆動信号ＤＲＶ＿Ｂと、同一のタイミングでオンとなる。すなわち、メインスイッチング素子５１１０が導通する期間は同期整流ＦＥＴ５１３０も導通され、メインスイッチング素子５２１０が導通する期間は同期整流ＦＥＴ５２３０も導通され、それぞれ入力されるエネルギーを出力側に伝達する。
【０１０８】
ここで、駆動信号ＳＹＣ＿Ａは、メインスイッチング駆動信号ＤＲＶ＿Ａと同一タイミングではあるが、第二のコンバーターブロック５２００の他の二次側巻線５２２３の励起電圧で動作するＦＥＴ５２４０のドレイン電圧に基づいて、両者の論理積により生成される。
【０１０９】
すなわち、メインスイッチング駆動信号ＤＲＶ＿Ａがオンであり、かつ、ＦＥＴ５２４０のドレイン電圧が「Ｈｉ」（典型的には５Ｖ）である場合にのみ、駆動信号ＳＹＣ＿Ａがオンとされる。このため、仮に、ＦＥＴ５２４０のドレイン電圧が「Ｌｏｗ」（典型的には０Ｖ）の場合、すなわち第二のコンバーターブロック５２００が駆動されている場合には、駆動信号ＳＹＣ＿Ａがオンとされることはない。
【０１１０】
このような構成により、第二のコンバーターブロック５２００が駆動されている場合に、同時に第一のコンバーターブロック５１００の同期整流ＦＥＴ５１３０が導通されてしまい、いわゆる同時オンにより、短絡されるような予期せぬ事故を確実に防止することができる。
【０１１１】
また、駆動信号ＳＹＣ＿Ｂは、メインスイッチング駆動信号ＤＲＶ＿Ｂと同一タイミングではあるが、第一のコンバーターブロック５１００の他の二次側巻線５１２３の励起電圧で動作するＦＥＴ５１４０のドレイン電圧に基づいて、両者の論理積により生成される。
【０１１２】
すなわち、メインスイッチング駆動信号ＤＲＶ＿Ｂがオンであり、かつ、ＦＥＴ５１４０のドレイン電圧が「Ｈｉ」（典型的には５Ｖ）である場合にのみ、駆動信号ＳＹＣ＿Ｂがオンとされる。このため、仮に、ＦＥＴ５１４０のドレイン電圧が「Ｌｏｗ」（典型的には０Ｖ）の場合、すなわち第一のコンバーターブロック５１００が駆動されている場合には、駆動信号ＳＹＣ＿Ｂがオンとされることはない。
【０１１３】
このような構成により、第一のコンバーターブロック５１００が駆動されている場合に、同時に第二のコンバーターブロック５２００の同期整流ＦＥＴ５２３０が導通されてしまい、いわゆる同時オンにより、短絡されるような予期せぬ事故を確実に防止することができる。
【０１１４】
また、図６（ｆ）に示すようにＦＥＴ５１４０の駆動信号は、メインスイッチング駆動信号ＤＲＶ＿Ａと同期整流駆動信号ＳＹＣ＿Ａと同一タイミングでオンとなる。すなわち、第一のコンバーターブロック５１００が駆動している期間は他の二次側巻線５１２３に励起電圧が生じるので、当該励起電圧を分圧検出してＦＥＴ５１４０のゲートがオンとされて、ＦＥＴ５１４０のドレイン電圧を接地電圧とする。
【０１１５】
また、第一のコンバーターブロック５１００が駆動していない期間は他の二次側巻線５１２３に励起電圧が生じないので、当該励起電圧を分圧検出できずＦＥＴ５１４０のゲートがオフとされて、ＦＥＴ５１４０のドレイン電圧は例えば５Ｖの基準電圧となる。
【０１１６】
また、図６（ｇ）に示すようにＦＥＴ５２４０の駆動信号は、メインスイッチング駆動信号ＤＲＶ＿Ｂと同期整流駆動信号ＳＹＣ＿Ｂと同一タイミングでオンとなる。すなわち、第二のコンバーターブロック５２００が駆動している期間は他の二次側巻線５２２３に励起電圧が生じるので、当該励起電圧を分圧検出してＦＥＴ５２４０のゲートがオンとされて、ＦＥＴ５２４０のドレイン電圧を接地電圧とする。
【０１１７】
また、第二のコンバーターブロック５２００が駆動していない期間は他の二次側巻線５２２３に励起電圧が生じないので、当該励起電圧を分圧検出できずＦＥＴ５２４０のゲートがオフとされて、ＦＥＴ５２４０のドレイン電圧は例えば５Ｖの基準電圧となる。
【０１１８】
また、図６（ｈ）に示すように、リンギング電圧除去部５０５０のＦＥＴ５１５０の駆動信号は、メインスイッチング駆動信号ＤＲＶ＿Ｂと同期整流駆動信号ＳＹＣ＿Ｂと同一タイミングでオンとなる。
【０１１９】
すなわち、第二のコンバーターブロック５２００が駆動している期間は他の二次側巻線５２２３に励起電圧が生じるので、当該励起電圧ＶｔＢを検出抵抗５１７０を介して検出してＦＥＴ５１５０のゲートがオンとされて、第一のコンバーターブロック５１００の他の二次側巻線５１２３の両端を短絡する。この場合の短絡は、二次側巻線５１２３からの電流を正方向にのみ整流する整流ダイオード５１６０により、正方向における短絡となる。
【０１２０】
このようなリンギング電圧除去部５０５０のＦＥＴ５１５０の動作により、軽負荷時においても、第一のコンバーターブロック５１００の他の二次側巻線５１２３に脈動するリンギング電圧が生じることを未然に防止できる。
【０１２１】
さらに、本実施形態の同期整流回路５０００は、同期整流ＦＥＴ５２３０の駆動信号の予期せぬ乱れ、典型的には本来導通すべきオン信号の予期せぬオフを防止することができる。
【０１２２】
そして、本実施形態の同期整流回路５０００は、同期整流ＦＥＴ５２３０における予期せぬサージ電圧発生を防ぎ、これによる素子損傷を回避して耐用寿命を増大することができる。
【０１２３】
また、図６（ｉ）に示すように、リンギング電圧除去部５０５０のＦＥＴ５２５０の駆動信号は、メインスイッチング駆動信号ＤＲＶ＿Ａと同期整流駆動信号ＳＹＣ＿Ａと同一タイミングでオンとなる。
【０１２４】
すなわち、第一のコンバーターブロック５１００が駆動している期間は他の二次側巻線５１２３に励起電圧が生じるので、当該励起電圧ＶｔＡを検出抵抗５２７０を介して検出してＦＥＴ５２５０のゲートがオンとされて、第二のコンバーターブロック５２００の他の二次側巻線５２２３の両端を短絡する。この場合の短絡は、二次側巻線５２２３からの電流を正方向にのみ整流する整流ダイオード５２６０により、正方向における短絡となる。
【０１２５】
このようなリンギング電圧除去部５０５０のＦＥＴ５２５０の動作により、軽負荷時においても、第二のコンバーターブロック５２００の他の二次側巻線５２２３に脈動するリンギング電圧が生じることを未然に防止できる。
【０１２６】
さらに、本実施形態の同期整流回路５０００は、同期整流ＦＥＴ５１３０の駆動信号の予期せぬ乱れ、典型的には本来導通すべきオン信号の予期せぬオフを防止することができる。
【０１２７】
そして、本実施形態の同期整流回路５０００は、同期整流ＦＥＴ５１３０における予期せぬサージ電圧発生を防ぎ、これによる素子損傷を回避して耐用寿命を増大することができる。
【０１２８】
次に、軽負荷時ではない通常負荷の場合の正常な同期整流回路５０００の動作について図７を用いて説明する。図７は、同期整流回路５０００の正常動作時の各部位の電流電圧等のタイムチャートについて説明する図である。
【０１２９】
図７（ａ）がメインスイッチング素子５１１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子５２１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図である。
【０１３０】
また、（ｃ）が同期整流ＦＥＴ５１３０を駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴ５２３０を駆動する駆動信号ＳＹＣ＿Ｂを説明する図である。
【０１３１】
また、図７（ｅ）が第一のコンバーターブロック５１００の他の二次側巻線５１２３の励起電圧ＶｔＡを説明する図であり、（ｆ）が第一のコンバーターブロック５１００の二次側巻線５１２２の励起電流ＩｔＡを説明する図である。
【０１３２】
また、図７（ｇ）が第二のコンバーターブロック７２００の他の二次側巻線７２２３の励起電圧ＶｔＢを説明する図であり、（ｈ）が第二のコンバーターブロック５２００の二次側巻線５２２２の励起電流ＩｔＢを説明する図である。
【０１３３】
図７（ｅ）に示すように、メインスイッチング駆動信号ＤＲＶ＿Ａがオンとされてメインスイッチング素子５１１０が導通すると、トランス５１２０の一次側巻線５１２１に入力電圧Ｖｉｎが印加されて、二次側巻線５１２２に励起電圧が生じるとともに、他の二次側巻線５１２３に励起電圧ＶｔＡが生じる。
【０１３４】
励起電圧ＶｔＡは、メインスイッチング駆動信号ＤＲＶ＿Ａがオフとされてメインスイッチング素子５１１０が遮断されると同時に負電圧となるが、第二のコンバーターブロック５２００が駆動開始されると同時に接地電圧へと回復する。
【０１３５】
すなわち、第二のコンバーターブロック５２００が駆動している期間は他の二次側巻線５２２３に励起電圧が生じるので、当該励起電圧ＶｔＢを検出抵抗５１７０を介して検出してＦＥＴ５１５０のゲートがオンとされて、他の二次側巻線５１２３の両端は短絡される。
【０１３６】
また、図７（ｆ）に示すように、同期整流駆動信号ＳＹＣ＿Ａがオンとされて同期整流ＦＥＴ５１３０が導通すると、二次側巻線５１２２に生じた励起電圧により、励起電流ＩｔＡが流れる。この場合に、励起電流ＩｔＡは、インダクタンスＬの影響等により右肩上がりで次第に増大する。
【０１３７】
また、図７（ｇ）に示すように、メインスイッチング駆動信号ＤＲＶ＿Ｂがオンとされてメインスイッチング素子５２１０が導通すると、トランス５２２０の一次側巻線５２２１に入力電圧Ｖｉｎが印加されて、二次側巻線５２２２に励起電圧が生じるとともに、他の二次側巻線５２２３に励起電圧ＶｔＢが生じる。
【０１３８】
励起電圧ＶｔＢは、メインスイッチング駆動信号ＤＲＶ＿Ｂがオフとされてメインスイッチング素子５２１０が遮断されると同時に負電圧となるが、第一のコンバーターブロック５１００が駆動開始されると同時に接地電圧へと回復する。
【０１３９】
すなわち、第一のコンバーターブロック５１００が駆動している期間は他の二次側巻線５１２３に励起電圧が生じるので、当該励起電圧ＶｔＡを検出抵抗５２７０を介して検出してＦＥＴ５２５０のゲートがオンとされて、他の二次側巻線５２２３の両端は短絡される。
【０１４０】
また、図７（ｈ）に示すように、同期整流駆動信号ＳＹＣ＿Ｂがオンとされて同期整流ＦＥＴ５２３０が導通すると、二次側巻線５２２２に生じた励起電圧により、励起電流ＩｔＢが流れる。この場合に、励起電流ＩｔＢは、インダクタンスＬの影響等により右肩上がりで次第に増大する。
【０１４１】
上述したように、通常負荷時においては、同期整流回路５０００の動作は極めてスムースであり電圧波形や電流波形にも乱れは生じない。次に、軽負荷時の場合の同期整流回路５０００の動作について図８を用いて説明する。図８は、同期整流回路５０００の軽負荷時の各部位の電流電圧等のタイムチャートについて説明する図である。
【０１４２】
図８（ａ）がメインスイッチング素子５１１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ａを説明する図であり、（ｂ）がメインスイッチング素子５２１０を駆動するメインスイッチング駆動信号ＤＲＶ＿Ｂを説明する図である。
【０１４３】
また、図８（ｃ）が同期整流ＦＥＴ５１３０を駆動する駆動信号ＳＹＣ＿Ａを説明する図であり、（ｄ）が同期整流ＦＥＴ５２３０を駆動する駆動信号ＳＹＣ＿Ｂを説明する図である。
【０１４４】
また、図８（ｅ）が第一のコンバーターブロック５１００の他の二次側巻線５１２３の励起電圧ＶｔＡを説明する図であり、（ｆ）が第一のコンバーターブロック５１００の二次側巻線５１２２の励起電流ＩｔＡを説明する図である。
【０１４５】
また、図８（ｇ）が第二のコンバーターブロック５２００の他の二次側巻線５２２３の励起電圧ＶｔＢを説明する図であり、（ｈ）が第二のコンバーターブロック５２００の二次側巻線５２２２の励起電流ＩｔＢを説明する図である。また、図８（ｉ）は、第二のコンバーターブロック５２００の同期整流ＦＥＴ５２３０のソース−ドレイン間電圧Ｖｄｓを説明する図である。
【０１４６】
同期整流回路５０００では軽負荷時においても、図８（ｅ）に説明するように、第一のコンバーターブロック５１００の他の二次側巻線５１２３の励起電圧ＶｔＡに脈動するリンギング電圧が生じない。
【０１４７】
これは、リンギング電圧除去部５０５０の、二次側巻線５１２３からの電流を正方向にのみ整流する整流ダイオード５１６０と、二次側巻線５１２３の両端を短絡することが可能なＦＥＴ５１５０とにより、二次側巻線５１２３の両端を短絡したことによる。
【０１４８】
これにより、図８（ｄ）に示すように、同期整流ＦＥＴ５２３０を駆動する駆動信号ＳＹＣ＿Ｂに、本来オンであるべき期間にオフとなるような乱れは生じない。従って、図８（ｉ）に示すように、同期整流ＦＥＴ５２３０のソースードレイン間にもサージ電圧が生じない。
【０１４９】
また、同様に、同期整流回路５０００では軽負荷時においても、図８（ｇ）に説明するように、第二のコンバーターブロック５２００の他の二次側巻線５２２３の励起電圧ＶｔＢに脈動するリンギング電圧が生じない。
【０１５０】
これは、リンギング電圧除去部５０５０の、二次側巻線５２２３からの電流を正方向にのみ整流する整流ダイオード５２６０と、二次側巻線５２２３の両端を短絡することが可能なＦＥＴ５５５０とにより、二次側巻線５２２３の両端を短絡したことによる。
【０１５１】
これにより、図８（ｃ）に示すように、同期整流ＦＥＴ５１３０を駆動する駆動信号ＳＹＣ＿Ａに、本来オンであるべき期間にオフとなるような乱れは生じない。従って、不図示の同期整流ＦＥＴ５１３０のソースードレイン間電圧波形においても、サージ電圧が生じない。
【０１５２】
図９は、第一のコンバーターブロック５１００の他の二次側巻線５１２３の励起電圧ＶｔＡまたは／および第二のコンバーターブロック５２００の他の二次側巻線５２２３の励起電圧ＶｔＢのリンギング電圧を除去するリンギング電圧除去部５０５０を備えた同期整流回路５０００の動作を説明するフローチャートである。
【０１５３】
（ステップＳ９００）
オペレータは、同期整流回路５０００の駆動を開始するか否かを判断し、同期整流回路５０００の駆動を開始する場合にはステップＳ９１０へと進み、同期整流回路５０００の駆動を開始しない場合にはステップＳ９００で待機する。
【０１５４】
（ステップＳ９１０）
他方のコンバーターブロックのトランスの二次側の励起電圧を検出したか否かを判断する。他方のコンバーターブロックのトランスの二次側の励起電圧を検出した場合には、ステップＳ９２０へと進み、他方のコンバーターブロックのトランスの二次側の励起電圧を検出した場合でなければ、ステップＳ９６０へと進む。
【０１５５】
（ステップＳ９２０）
リンギング除去部のスイッチング素子を導通させる。すなわち、相手方のコンバーターブロックが動作している場合に、自身のコンバーターブロックのリンギング除去部のスイッチング素子を導通させて、他の二次側巻線両端を正方向に短絡する。
【０１５６】
（ステップＳ９３０）
他方のコンバーターブロックのトランスの二次側の励起電圧が検出されなくなったか否かを判断する。他方のコンバーターブロックのトランスの二次側の励起電圧が検出されなくなった場合にはステップＳ９４０へと進み、他方のコンバーターブロックのトランスの二次側の励起電圧が検出されなくなった場合でなければステップＳ９３０で待機する。
【０１５７】
（ステップＳ９４０）
リンギング除去部のスイッチング素子を遮断する。すなわち、相手方のコンバーターブロックが動作していない場合に、自身のコンバーターブロックのリンギング除去部のスイッチング素子を遮断して、他の二次側巻線両端を短絡させない。
【０１５８】
（ステップＳ９５０）
同期整流回路５０００の駆動を終了するか否かのオペレータの判断に基づいて、終了する場合にはこのフローを終了し、同期整流回路５０００の駆動を終了しない場合にはステップＳ９１０へと戻る。
【０１５９】
（ステップＳ９６０）
同期整流回路５０００の通常の動作を遂行する
【０１６０】
第一の実施形態においてリンギング電圧除去部５０５０は、他方のコンバーターブロックの二次側励起電圧の有無を現実に検出したか否かに基づいて、自身のコンバーターブロックの他の二次側巻線両端を短絡するので、確実に安定した動作することが期待できる。また、ノイズ等を含めた不安定な動作による予期せぬスイッチング動作が生じることを防止し、これにより予期せぬ事故を防止することができる。
【０１６１】
（第二の実施形態）
図１０は、交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する第二の実施形態にかかる同期整流回路１００００の概要を説明する回路図である。
【０１６２】
同期整流回路１００００は、リンギング電圧を除去するリンギング電圧除去部１０を備える。また、リンギング電圧を除去するリンギング電圧除去部１０は、他の二次側巻線を短絡するＦＥＴ１０１５０，１０２５０の駆動信号として、各々ＤＲＶ＿Ｂ，ＤＲＶ＿Ａを用いることを除いて、同期整流回路５０００と同一であるので、ここでは説明を省略する。
【０１６３】
同期整流回路１００００は、メインスイッチング素子の駆動信号ＤＲＶ＿Ｂ，ＤＲＶ＿Ａが安定的に生成・出力されて、他の駆動部位も安定的に動作している限りにおいて、リンギング除去部１０も正常かつ確実にリンギング電圧を防止することができる。
【０１６４】
（第三の実施形態）
図１１は、交互に駆動される二つのコンバーターブロックを備え、メインスイッチング駆動信号と他のコンバーターブロックのトランスの二次側励起電圧の有無とを同期整流ＦＥＴの駆動に利用する第三の実施形態にかかる同期整流回路１１０００の概要を説明する回路図である。
【０１６５】
同期整流回路１１０００は、リンギング電圧を除去するリンギング電圧除去部１１を備える。また、リンギング電圧を除去するリンギング電圧除去部１１は、他の二次側巻線を短絡するＦＥＴ１１１５０，１１２５０の駆動信号として、各々ＳＹＣ＿Ｂ，ＳＹＣ＿Ａを用いることを除いて、同期整流回路５０００と同一であるので、ここでは説明を省略する。
【０１６６】
同期整流回路１００００は、同期整流ＦＥＴの駆動信号ＳＹＣ＿Ｂ，ＳＹＣ＿Ａが安定的に生成・出力されて、他の駆動部位も安定的に動作している限りにおいて、リンギング除去部１１も正常かつ確実にリンギング電圧を防止することができる。
【０１６７】
上述の各実施形態で例示した同期整流回路５０００，１００００，１１０００等は、各実施形態での説明に限定されるものではなく、各実施形態で説明する技術思想の範囲内かつ自明な範囲内で、適宜その構成や動作及び動作方法等を変更することができる。また、説明の便宜上各実施形態ごとに個別に説明しているが、各実施形態の構成を適宜組み合わせて適用し、またその動作も適宜組み合わせてアレンジしてもよい。
【産業上の利用可能性】
【０１６８】
本発明の同期整流回路は、各種の電源装置や絶縁型ＤＣ−ＤＣコンバーター等として広く適用できる。
【符号の説明】
【０１６９】
１０００・・同期整流回路、１１００・・第一のコンバーターブロック、１１１０・・メインスイッチング素子、１１２０・・トランス、１１２１・・一次側巻線、１１２２・・二次側巻線、１１２３・・他の二次側巻線、１１３０・・同期整流ＦＥＴ、１１４０・・ＦＥＴ、１２００・・第二のコンバーターブロック、１２１０・・メインスイッチング素子、１２２０・・トランス、１２２１・・一次側巻線、１２２２・・二次側巻線、１２２３・・他の二次側巻線、１２３０・・同期整流ＦＥＴ、１２４０・・ＦＥＴ、１３００・・制御ＩＣ、１４００・・ＦＥＴ、１５００・・フォトカプラ、１６００・・フォトカプラ、１７００・・ＡＮＤ素子、１８００・・ＡＮＤ素子、１９００（１），１９００（１），１９００（１）・・ＡＮＤ素子。
【図１】
2014103713.tif 000003
【図２】
2014103713.tif 000004
【図３】
2014103713.tif 000005
【図４】
2014103713.tif 000006
【図５】
2014103713.tif 000007
【図６】
2014103713.tif 000008
【図７】
2014103713.tif 000009
【図８】
2014103713.tif 000010
【図９】
2014103713.tif 000011
【図１０】
2014103713.tif 000012
【図１１】
2014103713.tif 000013