(57)【要約】【課題】簡単な構成でありながら、高出力かつ高効率な直流変換装置を提供する。【解決手段】直流変換装置１のマスタ部１０およびスレーブ部１１である電流共振型コンバータは、直流電源ＶＤＣに直列に接続された第１スイッチング素子および第２スイッチング素子と、一次巻線および二次巻線を有するトランスと、共振リアクトル、トランスの一次巻線、および、共振コンデンサが直列接続された直列共振回路と、トランスの二次巻線の両端に接続された第３スイッチング素子および第４スイッチング素子を含み、当該二次巻線に誘起した電圧を整流する整流回路部とを有する。直流変換装置１は、直列共振回路１６に流れる共振電流ＩＬ１を電圧として検出する一次側電流検出部４と、この検出電圧に基づいて第３スイッチング素子および第４スイッチング素子をオン／オフ制御する整流回路制御部１３を更に備える。【選択図】図１
2014128131.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線および二次巻線を有するトランスと、
前記トランスの前記一次巻線に流れる電流を共振させるスイッチ回路部と、
前記トランスの前記二次巻線に誘起した電圧を整流する整流回路部と、
を有する電流共振型コンバータであるマスタ部および少なくとも一つのスレーブ部と、
前記トランスの前記一次巻線に流れる電流に基づいて前記整流回路部を制御する整流回路制御部と、
を備えることを特徴とする直流変換装置。
【請求項２】
前記マスタ部の前記トランスの前記一次巻線に流れる電流に基づいて、各前記スレーブ部の前記スイッチ回路部をオン／オフ制御するスイッチ回路制御部、
を更に備えることを特徴とする請求項１に記載の直流変換装置。
【請求項３】
前記整流回路部は、前記二次巻線の一端に接続された第３スイッチング素子および前記二次巻線の他端に接続された第４スイッチング素子を含み、
前記整流回路制御部は、前記トランスの前記一次巻線に流れる電流に基づいて前記第３スイッチング素子および前記第４スイッチング素子をオン／オフ制御する、
ことを特徴とする請求項１または請求項２に記載の直流変換装置。
【請求項４】
前記整流回路制御部は、前記スレーブ部の前記整流回路部の駆動電圧が前記マスタ部の前記整流回路部の駆動電圧に対して位相差が１８０度となるように、前記第３スイッチング素子および前記第４スイッチング素子をオン／オフ制御する、
ことを特徴とする請求項３に記載の直流変換装置。
【請求項５】
前記スイッチ回路部は、直流電源に直列に接続された第１スイッチング素子｛※Ｓ１／Ｓ１０｝および第２スイッチング素子を備え、
前記トランスの前記一次巻線には、直列接続された共振リアクトルおよび共振コンデンサが直列に接続されて直列共振回路を構成し、
前記直列共振回路の一端は、前記第１スイッチング素子｛※Ｓ１／Ｓ１０｝と前記第２スイッチング素子とが接続されたノードに接続されている、
ことを特徴とする請求項１または請求項２に記載の直流変換装置。
【請求項６】
前記共振コンデンサの両端電圧に基づいて、前記トランスの前記一次巻線に流れる電流に応じた電圧を検出する電流検出手段を更に備え、
前記整流回路制御部は、
前記電流検出手段が検出した電圧の絶対値が所定値以下ならば、出力電圧がゼロとなる整流電圧を生成するヒステリシス回路部と、
前記整流電圧を矩形波状に整形した電圧を生成するコンパレータ回路部と、
を備えたことを特徴とする請求項５に記載の直流変換装置。
【請求項７】
前記整流回路制御部は更に、
一次側と絶縁された二次側に、前記コンパレータ回路部が出力した信号を伝達する絶縁回路部を備える、
ことを特徴とする請求項６に記載の直流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電流共振コンバータが並列接続された直流変換装置に関する。
【背景技術】
【０００２】
近年、大電力を負荷に供給するため、複数の電流共振コンバータを並列に接続した直流変換装置が用いられる場合がある。直流変換装置をこのように構成することにより、直流変換装置を構成する部品の大型化と高コスト化を抑えることができる。
【０００３】
特許文献１の要約の課題には、「２つ以上の電流共振型スイッチングコンバータを並列動作させても、電流のバランスを調節し、各々の電流共振型スイッチングコンバータの出力電力の負担を等しくする。」と記載され、解決手段には、「コンバータトランス６ａの二次巻き線側の一方と平滑用コンデンサ１１の正極側との間に、ＭＯＳＦＥＴ７ａ、平滑用チョークコイル１０ａが設けられ、トランス６ａの二次巻き線側の他方とコンデンサ１１の正極側との間に、ＭＯＳＦＥＴ８ａ、チョークコイル１０ａが設けられる。トランス６ａの二次巻き線のセンタータップとコンデンサ１１の負極側が接続される。同様に、ＭＯＳＦＥＴ７ａ、８ａ、平滑用チョークコイル１０ｂが設けられる。コイル１０ａおよび１０ｂは、磁気的に結合している。」と記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−０３３９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の電源装置（直流変換装置）は、複数ある二次側の整流回路の各ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を同位相でオン／オフする駆動方式である。そのため、電源装置のリップル電圧が増大するので、平滑チョークコイルを追加して大型化するか、または、平滑コンデンサの容量を大きくする必要がある。平滑チョークコイルの大型化もしくは平滑コンデンサの大容量化に伴い、電源装置が大型になり、高コストになる虞がある。更に、この電源装置は、二次側の各ＭＯＳＦＥＴを同期整流する高価なコントロール回路を要するという問題がある。
そこで、本発明は、簡単で廉価な構成でありながら、高出力かつ高効率な直流変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記した課題を解決するため、請求項１に記載の直流変換装置は、一次巻線および二次巻線を有するトランスと、前記トランスの前記一次巻線に流れる電流を共振させるスイッチ回路部と、前記トランスの前記二次巻線に誘起した電圧を整流する整流回路部と、を有する電流共振型コンバータであるマスタ部、および、同一の構成からなる電流共振型コンバータである少なくとも一つのスレーブ部を備えている。直流変換装置は更に、トランスの一次巻線に流れる電流に基づいて前記整流回路部を制御する整流回路制御部を備える。
その他の手段については、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００７】
本発明によれば、簡単な構成でありながら、高出力かつ高効率な直流変換装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に於ける直流変換装置を示す概略の構成図である。
【図２】第１の実施形態に於ける一次側電流検出部とスレーブ部制御回路の各部を示す構成図である。
【図３】第１の実施形態に於ける各部のタイミングチャートである。
【図４】第２の実施形態に於ける一次側電流検出部とスレーブ部制御回路の各部を示す構成図である。
【図５】第２の実施形態に於ける一次側共振電流を示す波形図である。
【図６】第３の実施形態に於ける整流回路制御部の各部を示す構成図である。
【発明を実施するための形態】
【０００９】
以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に於ける直流変換装置１を示す概略の構成図である。
直流変換装置１は、ＬＬＣ共振制御回路２と、同期整流制御回路３と、マスタ部１０およびスレーブ部１１と、出力コンデンサＣ３と、一次側電流検出部４と、スレーブ部制御回路１２とを備えている。直流変換装置１は、入力側が直流電源ＶＤＣに接続され、出力側が負荷ＲＬに接続されている。マスタ部１０およびスレーブ部１１は、それぞれ同一の構成からなる電流共振型コンバータとして構成されている。マスタ部１０およびスレーブ部１１は、入力側が直流電源ＶＤＣに接続されて直流電力が供給され、出力側が出力コンデンサＣ３（平滑コンデンサ）に接続されている。マスタ部１０は、ＬＬＣ共振制御回路２によって一次側が制御され、同期整流制御回路３によって二次側が制御され、更に一次側電流検出部４によって一次側に流れる共振電流ＩＬ１が検出される。スレーブ部１１は、スレーブ部制御回路１２によって一次側と二次側とが制御される。直流変換装置１は、直流電源ＶＤＣから供給された直流電力を電力変換して負荷ＲＬに出力する電源回路である。
【００１１】
マスタ部１０は、直流電源ＶＤＣに接続されたスイッチ回路部１４と、一次側の直列共振回路１６と、一次巻線および二次巻線を有するトランスＴ１と、二次側の整流回路部１８とを備えている。
スイッチ回路部１４は、直流電源ＶＤＣに直列に接続されたスイッチング回路Ｓ１，Ｓ２からなり、直流共振回路１６を介してトランスＴ１の一次巻線に流れる電流（共振電流ＩＬ１）を共振させるものである。スイッチング回路Ｓ１（第１スイッチング素子）およびスイッチング回路Ｓ２（第２スイッチング素子）は、それぞれＮ型ＭＯＳＦＥＴで構成されている。直流電源ＶＤＣは、スイッチング回路Ｓ１のドレイン端子に接続されている。スイッチング回路Ｓ１のソース端子は、スイッチング回路Ｓ２のドレイン端子に接続されている。スイッチング回路Ｓ２のソース端子は、一次側のグランドに接続されている。スイッチング回路Ｓ１，Ｓ２のゲート端子は、それぞれ端子ＰＧ１，ＰＧ２を介してＬＬＣ共振制御回路２に接続され、駆動電圧ＶＧ１，ＶＧ２が印加されている。なお、スイッチ回路部１４は、第１の実施形態の構成に限られず、トランスＴ１の一次巻線に流れる共振電流ＩＬ１を共振させるものであればよい。
【００１２】
直列共振回路１６は、共振インダクタＬ１、トランスＴ１の一次巻線、および、共振コンデンサＣ１が直列に接続されて構成されている。直列共振回路１６は、スイッチング回路Ｓ１，Ｓ２の接続ノードと一次側グランドとの間に接続されており、共振電流ＩＬ１が流れる。共振コンデンサＣ１とトランスＴ１の一次巻線との接続ノードは、端子ＰＣ１を介して一次側電流検出部４に接続され、共振電流ＩＬ１に応じた電圧ＶＣ１が検出される。なお、直列共振回路１６は、第１の実施形態の構成に限られず、トランスＴ１の一次巻線に直列接続された共振回路であればよい。
整流回路部１８は、トランスＴ１の二次巻線の一端に接続された整流回路Ｓ３、および、二次巻線の他端に接続された整流回路Ｓ４とを含んでいる。整流回路Ｓ３（第３スイッチング素子）および整流回路Ｓ４（第４スイッチング素子）は、それぞれＮ型ＭＯＳＦＥＴで構成されている。トランスＴ１の二次巻線の中点タップは、出力コンデンサＣ３の一端に接続されている。出力コンデンサＣ３の他端は、一次側グランドに接続されている。トランスＴ１の二次巻線の両端は、それぞれ整流回路Ｓ３，Ｓ４のドレイン端子に接続されている。整流回路Ｓ３，Ｓ４のソース端子は、それぞれ二次側グランドに接続されている。整流回路Ｓ３，Ｓ４のゲート端子は、それぞれ端子ＰＧ３，ＰＧ４を介して同期整流制御回路３に接続され、駆動電圧ＶＧ３，ＶＧ４が印加されている。整流回路Ｓ３，Ｓ４を含む整流回路部１８は、トランスＴ１の二次巻線に誘起した電圧を整流して出力するものである。なお、整流回路部１８は、第１の実施形態の構成に限られず、トランスＴ１の二次巻線に誘起した電圧を整流して出力するものであればよい。
【００１３】
ＬＬＣ共振制御回路２は、マスタ部１０に接続されて、その一次側を制御するものである。ＬＬＣ共振制御回路２は、所定周波数の方形波である駆動電圧ＶＧ１を、端子ＰＧ１に出力し、駆動電圧ＶＧ１に対して位相反転した方形波である駆動電圧ＶＧ２を端子ＰＧ２に出力する。ＬＬＣ共振制御回路２は、駆動電圧ＶＧ１，ＶＧ２によって、スイッチング回路Ｓ１，Ｓ２をオン／オフ制御し、マスタ部１０の一次側を制御して、二次側の出力電圧が所定値となるように制御する。
同期整流制御回路３は、端子ＰＧ３，ＰＧ４を介して整流回路Ｓ３，Ｓ４のゲート端子に接続されて、駆動電圧ＶＧ３，ＶＧ４とを出力して、これら整流回路Ｓ３，Ｓ４を同期制御するものである。同期整流制御回路３は、例えば、同期整流制御用のＩＣ（Integrated Circuit）である。マスタ部１０の二次側の電流が、整流回路Ｓ３，Ｓ４を構成する各ＭＯＳＦＥＴのボディダイオードを流れると、負のドレイン−ソース電圧（Ｖｄｓ）が発生する。同期整流制御回路３は、それらＭＯＳＦＥＴのボディダイオードの導通状態を監視し、その導通状態であるドレイン−ソース電圧（Ｖｄｓ）レベルに基づいて、それぞれゲート信号にＨｉレベル／Ｌｏレベルの電圧を印加し、各ＭＯＳＦＥＴをオン／オフさせる。ここでゲート信号とは、整流回路Ｓ３，Ｓ４を構成する各ＭＯＳＦＥＴの各ゲート端子に印加される信号であり、駆動電圧ＶＧ３，ＶＧ４のことをいう。同期整流制御回路３は、駆動電圧ＶＧ３，ＶＧ４によって、整流回路Ｓ３，Ｓ４をオン／オフ制御し、マスタ部１０の二次側の同期整流制御を行う。
【００１４】
スレーブ部１１は、マスタ部１０と同様に、直流電源ＶＤＣに接続されたスイッチ回路部１５と、一次側の直列共振回路１７と、一次巻線および二次巻線を有するトランスＴ２と、二次側の整流回路部１９とを備えている。
スイッチ回路部１５は、直流電源ＶＤＣに直列に接続されたスイッチング回路Ｓ１０，Ｓ２０からなり、直流共振回路１７を介してトランスＴ２の一次巻線に流れる電流（共振電流ＩＬ２）を共振させるものである。スイッチング回路Ｓ１０（第１スイッチング素子）およびスイッチング回路Ｓ２０（第２スイッチング素子）は、それぞれＮ型ＭＯＳＦＥＴで構成されている。スイッチング回路Ｓ１０，Ｓ２０のゲート端子は、マスタ部１０とは異なり、それぞれ端子ＰＧ１０，ＰＧ２０を介してスレーブ部制御回路１２のスイッチ回路制御部５に接続され、駆動電圧ＶＧ１０，ＶＧ２０が印加されている。それ以外は、スイッチング回路Ｓ１，Ｓ２と同様に接続されている。
【００１５】
直列共振回路１７は、共振インダクタＬ２、トランスＴ２の一次巻線、および、共振コンデンサＣ２が直列に接続されている。直列共振回路１７は、直列共振回路１６と同様に、スイッチング回路Ｓ１０，Ｓ２０の接続ノードと一次側グランドとの間に接続されており、共振電流ＩＬ２が流れる。
整流回路部１９は、トランスＴ２の二次巻線の一端に接続された整流回路Ｓ３０、および、二次巻線の他端に接続された整流回路Ｓ４０とを含んでいる。整流回路Ｓ３０（第３スイッチング素子）と整流回路Ｓ４０（第４スイッチング素子）は、整流回路Ｓ３，Ｓ４と同様に、それぞれＮ型ＭＯＳＦＥＴで構成されている。整流回路Ｓ３０，Ｓ４０のゲート端子は、マスタ部１０とは異なり、それぞれ端子ＰＧ３０，ＰＧ４０を介してスレーブ部制御回路１２の整流回路制御部１３に接続されて、駆動電圧ＶＧ３０，ＶＧ４０が印加されている。整流回路部１９は、整流回路部１８と同様に、トランスＴ２の二次巻線に誘起した電圧を整流して出力するものである。
【００１６】
一次側電流検出部４（電流検出手段）は、入力側が端子ＰＣ１に接続され、出力側がスレーブ部制御回路１２に接続されている。一次側電流検出部４は、マスタ部１０の一次側の直列共振回路１６に流れる共振電流ＩＬ１を、共振コンデンサＣ１の両端電圧によって検出し、電圧Ｖ１（検出電圧）を出力するものである。
スレーブ部制御回路１２は、スイッチ回路制御部５と、整流回路制御部１３とを備えている。スレーブ部制御回路１２は、スレーブ部１１のスイッチング回路Ｓ１０，Ｓ２０と、整流回路Ｓ３０，Ｓ４０とを、それぞれ制御するものである。
スイッチ回路制御部５は、一次側電流検出部４の電圧Ｖ１が入力され、出力側が端子ＰＧ１０，ＰＧ２０に接続されている。スイッチ回路制御部５は、マスタ部１０のトランスＴ１の一次巻線に流れる共振電流ＩＬ１に基づいて、スレーブ部１１とマスタ部１０とがインターリーブ動作するように、駆動電圧ＶＧ１０，ＶＧ２０によってスイッチング回路Ｓ１０，Ｓ２０をオン／オフ制御するものである。スイッチ回路制御部５は、マスタ部１０のスイッチング回路Ｓ１，Ｓ２をオン／オフ制御する駆動電圧ＶＧ１，ＶＧ２とは１８０度の位相差を有する駆動電圧ＶＧ１０，ＶＧ２０を生成して、スレーブ部１１のスイッチング回路Ｓ１０，Ｓ２０をオン／オフ制御する。
整流回路制御部１３は、ヒステリシス回路部６と、コンパレータ回路部７と、絶縁回路部８とを備えている。整流回路制御部１３は、一次側電流検出部４の電圧Ｖ１が入力され、出力側が端子ＰＧ３０，ＰＧ４０に接続されている。整流回路制御部１３は、駆動電圧ＶＧ３０，ＶＧ４０によって、スレーブ部１１の整流回路Ｓ３０，Ｓ４０を制御するものである。なお、絶縁回路部８は、一次側と二次側とを絶縁するために設けられたものであり、本発明の必須要素では無い。
【００１７】
マスタ部１０の一次側の共振電流ＩＬ１に相当する電圧ＶＣ１に基づいて、一次側電流検出部４の電圧Ｖ１が生成される。電圧Ｖ１がスイッチ回路制御部５の入力側に印加されると、駆動電圧ＶＧ１０，ＶＧ２０が生成される。並行して電圧Ｖ１が整流回路制御部１３の入力側に印加されると、ヒステリシス回路部６と、コンパレータ回路部７と、絶縁回路部８とによって、駆動電圧ＶＧ３０，ＶＧ４０が生成される。
【００１８】
図２は、第１の実施形態に於ける一次側電流検出部４とスレーブ部制御回路１２の各部を示す構成図である。
一次側電流検出部４は、直列に接続された抵抗Ｒ１，Ｒ２を備えている。一次側電流検出部４の入力側は、端子ＰＣ１に接続されて、電圧ＶＣ１が印加される。一次側電流検出部４の出力側は、スイッチ回路制御部５と整流回路制御部１３とに接続されている。抵抗Ｒ１は、一次側電流検出部４の入力側と出力側との間に接続されている。抵抗Ｒ２は、一次側電流検出部４の出力側と一次側グランドとの間に接続されている。一次側電流検出部４は、入力側に電圧ＶＣ１が印加されると、抵抗Ｒ１，Ｒ２によって分圧されて、電圧Ｖ１の信号を生成して出力する。ここで電圧ＶＣ１と電圧Ｖ１とは、マスタ部１０の一次側の共振電流ＩＬ１に相当する。
ここで、第１の実施形態に於いて、一次側の共振電流ＩＬ１を検出する理由について説明する。同期整流を行う際には、第１の実施形態のマスタ部１０のように、同期整流制御回路３を設けて、二次側を流れる電流を検知する方法が一般的である。
トランスの二次側に流れる負荷電流は、トランスの一次側を流れる電流から、トランスに磁束を発生させるために必要な励磁電流を差し引いたものとなる。この励磁電流を無視すれば、トランスの一次側に流れる電流は、トランスの二次側に流れる電流と相似である。よって、第１の実施形態では、トランスの二次側に流れる電流の代わりに、トランスＴ１の一次側の共振電流ＩＬ１を検出している。
【００１９】
スイッチ回路制御部５は、コンパレータＣＰ１と、基準電源ＶＲＥＦと、コンパレータＣＰ１と、一次側ドライブ回路２１とを備えている。一次側ドライブ回路２１は、インバータＩＮＶ１と、レベルシフト回路９とを備えている。基準電源ＶＲＥＦは、コンパレータＣＰ１の非反転入力端子に、基準電圧Ｖｒｅｆを印加している。この基準電圧Ｖｒｅｆは、電源電圧Ｖｄｃの１／２に、抵抗Ｒ１と抵抗Ｒ２の分圧比を乗じた値であり、電圧Ｖ１の振幅の中点に係る電圧である。コンパレータＣＰ１の反転入力端子には、電圧Ｖ１が印加されている。コンパレータＣＰ１は、電圧Ｖ１と基準電圧Ｖｒｅｆとを比較して、ＤＵＴＹ５０％の矩形波を生成する。共振コンデンサＣ１両端の平均電圧と、電源電圧Ｖｄｃの１／２とは、ほぼ等しくなるため、ＤＵＴＹ５０％の信号を生成できる。コンパレータＣＰ１の出力信号は、インバータＩＮＶ１によって位相反転されて駆動電圧ＶＧ２０が生成され、レベルシフト回路９によって駆動電圧ＶＧ１０が生成される。
レベルシフト回路９は、コンパレータＣＰ１の出力信号の基準電位を変換して、スイッチング回路Ｓ１０のソース基準でゲート信号を生成するものである。駆動電圧ＶＧ１０は、電圧Ｖ１と同位相となる。駆動電圧ＶＧ１０，ＶＧ２０は、スレーブ部１１のスイッチング回路Ｓ１０，Ｓ２０の駆動信号となる。
【００２０】
整流回路制御部１３は、ヒステリシス回路部６と、コンパレータ回路部７と、絶縁回路部８とを備えている。
ヒステリシス回路部６は、入力側と出力側との間に、直列接続された定電圧ダイオードＺＤ１およびダイオードＤ１と、直列接続された定電圧ダイオードＺＤ２とダイオードＤ２とが並列に接続されている。ヒステリシス回路部６は、正弦波状の電圧Ｖ１の正側と負側に対して不感帯を設けて、電圧Ｖ２（整流電圧）を生成するものである。これによりヒステリシス回路部６は、駆動電圧ＶＧ３０，ＶＧ４０が同時にＨｉレベルとならないように、すなわち、整流回路Ｓ３０，Ｓ４０（図１参照）が同時にオンしないように、時間の間隔を設けることができる。
【００２１】
後記する図３（ｂ）に示されている正側の不感帯電圧ＶＸは、定電圧ダイオードＺＤ２の定電圧（降伏電圧）に、ダイオードＤ２の順方向降下電圧を加算した値である。
負側の不感帯電圧ＶＹは、定電圧ダイオードＺＤ１の定電圧（降伏電圧）に、ダイオードＤ１の順方向降下電圧を加算した値である。
【００２２】
コンパレータ回路部７は、電圧Ｖ２の信号を矩形波状とした電圧Ｖ３を出力するものである。コンパレータ回路部７は、コンパレータＣＰ２と、抵抗Ｒ３〜Ｒ６と、定電圧ダイオードＺＤ３，ＺＤ４を備えている。コンパレータ回路部７の入力側は、コンパレータＣＰ２の反転入力端子である。
抵抗Ｒ６は、コンパレータＣＰ２の反転入力端子とコンパレータ回路部７の出力側との間に接続されている。抵抗Ｒ５は、コンパレータＣＰ２の出力端子とコンパレータ回路部７の出力側との間に接続されている。抵抗Ｒ４は、コンパレータＣＰ２の非反転入力端子とコンパレータ回路部７の出力側との間に接続されている。抵抗Ｒ３は、コンパレータＣＰ２の非反転入力端子と一次側グランドとの間に接続されている。
コンパレータ回路部７の出力側と一次側グランドとの間には、定電圧ダイオードＺＤ３，ＺＤ４からなるクリップ回路が接続されている。コンパレータ回路部７の出力側には、定電圧ダイオードＺＤ３のカソードが接続されている。定電圧ダイオードＺＤ３のアノードは、定電圧ダイオードＺＤ４のアノードに接続されている。定電圧ダイオードＺＤ４のカソードは、グランドに接続されている。
定電圧ダイオードＺＤ３，ＺＤ４からなるクリップ回路は、矩形波の理想化のため、および矩形波電圧の上限を定めるためのものである。その上限値は、定電圧ダイオードＺＤ３，ＺＤ４の定電圧（降伏電圧）である。なお、コンパレータＣＰ２の出力波形が、ＭＯＳＦＥＴを駆動する上で特に問題が無い波形ならば、定電圧ダイオードＺＤ３，ＺＤ４を接続しなくてもよい。
絶縁回路部８は、一次側と二次側とを絶縁して、駆動電圧ＶＧ３０，ＶＧ４０を二次側に受け渡すものである。絶縁回路部８は、トランスＴ３を含んでいる。トランスＴ３の一次側巻線は、コンパレータ回路部７の出力側と一次側グランドとが接続されている。トランスＴ３の第１の巻線には、端子ＰＧ３０と二次側グランドとが接続されている。トランスＴ３の第２の巻線には、端子ＰＧ４０と二次側グランドとが接続されている。トランスＴ３の第１の巻線と第２の巻線とは、それぞれ逆方向に巻かれている。絶縁回路部８の一次側の入力電圧Ｖ３に対して、二次側に出力される駆動電圧ＶＧ３０，ＶＧ４０は、位相が逆転している。
【００２３】
図３（ａ）〜（ｋ）は、第１の実施形態に於ける直流変換装置１の各部のタイミングチャートを示す図である。各図の縦軸は、各電圧を示している。各図の横軸は、共通する時間ｔを示している。
図３（ａ）は、一次側電流検出部４の電圧Ｖ１を示す図である。電圧Ｖ１は、０［Ｖ］を中心とする正弦波である。破線で示した不感帯電圧ＶＸ，ＶＹは、ヒステリシス回路部６の不感帯電圧を示している。
図３（ｂ）は、ヒステリシス回路部６の電圧Ｖ２を示す図である。
電圧Ｖ１がヒステリシス回路部６に入力されると、不感帯電圧ＶＸ以下かつ不感帯電圧ＶＹ以上の場合は、出力電圧Ｖ２がゼロとなる。出力電圧Ｖ２がゼロとなるのは、時間ｔ０，ｔ２，ｔ３，ｔ５のときである。
不感帯電圧ＶＸ以上の場合（時間ｔ１）は、電圧Ｖ１から不感帯電圧ＶＸを引いた電圧Ｖ２が出力される。不感帯電圧ＶＹ以下の場合（時間ｔ４）は、電圧Ｖ１から不感帯電圧ＶＹを引いた電圧Ｖ２が出力される。これにより、ヒステリシス回路部６は、整流回路Ｓ３０，Ｓ４０が同時にオンしないように、時間（ｔ５＋ｔ０）の間隔と、時間（ｔ２＋ｔ３）の間隔とを設けることができる。
【００２４】
図３（ｃ）は、コンパレータ回路部７の電圧Ｖ３を示す図である。
電圧Ｖ２が入力されると、コンパレータ回路部７は、矩形波状の電圧Ｖ３を出力する。
図３（ｄ）は、スレーブ部１１の駆動電圧ＶＧ３０を示す図である。
図３（ｅ）は、スレーブ部１１の駆動電圧ＶＧ４０を示す図である。
トランスＴ３の第１の二次側巻線と第２の二次巻線とは互いに逆に巻かれている。第１の二次巻線は、二次側グランドと端子ＰＧ３０とに接続されている。第２の二次巻線は、二次側グランドと端子ＰＧ４０とに接続されている。これにより、第１の二次巻線に係る駆動電圧ＶＧ３０の位相に対して、第２の二次巻線に係る駆動電圧ＶＧ４０の位相は反転する。
【００２５】
図３（ｆ）は、マスタ部１０の駆動電圧ＶＧ３を示す図である。
図３（ｇ）は、マスタ部１０の駆動電圧ＶＧ４を示す図である。
マスタ部１０の駆動電圧ＶＧ３，ＶＧ４は、同期整流制御回路３によって出力される。駆動電圧ＶＧ３，ＶＧ４は、整流回路Ｓ１，Ｓ２のゲート端子に印加されて、これをオン／オフ制御する。
駆動電圧ＶＧ３，ＶＧ４の両波形の位相差φ１は１８０度であり、インターリーブ方式で駆動することができるので、出力のリップル電圧やリップル電流を低減して、出力コンデンサＣ３を構成する電解コンデンサの本数を減らすことができるので、直流変換装置１の低コスト化と小型化とが可能となる。
【００２６】
図３（ｈ）は、スレーブ部１１の駆動電圧ＶＧ１０を示す図である。
図３（ｉ）は、スレーブ部１１の駆動電圧ＶＧ２０を示す図である。
駆動電圧ＶＧ１０，ＶＧ２０は、ＤＵＴＹ５０％の方形波であり、一次側電流検出部４によって電圧Ｖ１と基準電圧Ｖｒｅｆとが比較されて生成される。
【００２７】
図３（ｊ）は、マスタ部１０の駆動電圧ＶＧ１を示す図である。
図３（ｋ）は、マスタ部１０の駆動電圧ＶＧ２を示す図である。
駆動電圧ＶＧ１，ＶＧ２は、ＬＬＣ共振制御回路２によって、スイッチング回路Ｓ１，Ｓ２とが交互に同じオン幅でオン／オフを繰り返すように出力された信号である。駆動電圧ＶＧ１がＨｉレベルのときの位相φ２は、１８０度である。この駆動電圧ＶＧ１，ＶＧ２がスイッチング回路Ｓ１，Ｓ２の各ゲート端子に印加されると、直列共振回路１６に共振電流ＩＬ１が流れる。
【００２８】
（第１の実施形態の効果）
以上説明した第１の実施形態では、次の（Ａ）〜（Ｅ）のような効果がある。
【００２９】
（Ａ）  整流回路制御部１３は、スレーブ部１１の駆動電圧ＶＧ３０，ＶＧ４０を生成するにあたり、高価な同期整流制御用ＩＣではなく、コンパレータＣＰ１，ＣＰ２や定電圧ダイオードＺＤ１〜ＺＤ４などの廉価な半導体で実現している。これにより、低コストでありながらも、高出力かつ高効率な直流変換装置１を提供可能である。
【００３０】
（Ｂ）  スレーブ部１１のスイッチング回路Ｓ１０，Ｓ２０の駆動電圧ＶＧ１０，ＶＧ２０と、マスタ部１０のスイッチング回路Ｓ１，Ｓ２の駆動電圧ＶＧ１，ＶＧ２との位相差が１８０度である。更にスレーブ部１１の整流回路Ｓ３０，Ｓ４０の駆動電圧ＶＧ３０，ＶＧ４０と、マスタ部１０の整流回路Ｓ３，Ｓ４の駆動電圧ＶＧ３，ＶＧ４との位相差が１８０度である。これにより、マスタ部１０およびスレーブ部１１のインターリーブ動作を実現して、出力のリップル電圧やリップル電流を低減し、出力コンデンサＣ３（図１参照）を構成する電解コンデンサの本数を削減可能である。更に、低コストかつ小型な直流変換装置１を提供可能である。
【００３１】
（Ｃ）  スレーブ部１１の駆動電圧ＶＧ３０，ＶＧ４０は、同時にＨｉレベルにならないように、所定の時間間隔が設けられている。これにより、整流回路Ｓ３０，Ｓ４０が同時にオンすることを防ぎ、貫通電流による各素子の故障を抑止することができる。
【００３２】
（Ｄ）  スレーブ部１１は、コンパレータ回路部７を備えている。これにより、共振電流ＩＬ１から生成した正弦波状の電圧Ｖ１から、ゲートを駆動するのに適した矩形波状の信号を容易に生成することができる。
【００３３】
（Ｅ）  整流回路制御部１３は、一次側と絶縁された二次側に、コンパレータ回路部７が出力した信号を伝達する絶縁回路部８を備えている。これにより、一次側の共振電流ＩＬ１に基づいて生成した駆動電圧ＶＧ３０，ＶＧ４０を、それぞれ二次側の整流回路Ｓ３０，Ｓ４０のゲートに印加することができる。
【００３４】
（第２の実施形態）
図４は、第２の実施形態に於ける一次側電流検出部４およびスレーブ部制御回路１２ａの各部を示す構成図である。図２に示す第１の実施形態の一次側電流検出部４およびスレーブ部制御回路１２と同一の要素には同一の符号を付与している。
第２の実施形態の一次側電流検出部４は、第１の実施形態と同様に構成されている。
第２の実施形態のスレーブ部制御回路１２ａは、第１の実施形態のスイッチ回路制御部５（図２参照）とは異なるスイッチ回路制御部５ａと、第１の実施形態の整流回路制御部１３（図２参照）とは異なる整流回路制御部１３ａを備えている。
スイッチ回路制御部５ａは、ブロック化された一次側ドライブ回路２１ａを備えている。一次側ドライブ回路２１ａは、第１の実施形態の一次側ドライブ回路２１と同様に構成されている。
整流回路制御部１３ａは、コンパレータ回路部７ａと、抵抗Ｒ２７，Ｒ３０と、二次側バッファ回路２２，２３と、絶縁回路部８ａと、二次側ドライブ回路２４とを備えている。整流回路制御部１３ａの入力側とコンパレータ回路部７ａの入力側とは共通である。
コンパレータ回路部７ａの一方の出力側は、抵抗Ｒ２７でプルアップされて二次側バッファ回路２２に接続されている。コンパレータ回路部７ａの他方の出力側は、抵抗Ｒ３０でプルアップされて二次側バッファ回路２３に接続されている。二次側バッファ回路２２，２３の出力側は、それぞれ絶縁回路部８ａのトランスＴ２０の一次側巻線の両端に接続されている。トランスＴ２０の二次側巻線の両端は、二次側ドライブ回路２４に接続されている。二次側ドライブ回路２４の出力側と、整流回路制御部１３ａの出力側とは共通である。
【００３５】
絶縁回路部８ａは、第１の実施形態の絶縁回路部８（図２参照）とは異なり、トランスＴ２０の二次側は１巻線で構成されている。
コンパレータ回路部７ａは、第１の実施形態のコンパレータ回路部７（図２参照）とは異なり、２つのヒステリシス付きコンパレータＣＰ２１，ＣＰ２２と、直列接続された分圧抵抗Ｒ２５，Ｒ２６と、直列接続された分圧抵抗Ｒ２８，Ｒ２９と、位相反転部２０とを備えている。コンパレータ回路部７ａの入力側は、コンパレータＣＰ２１の非反転入力端子と、位相反転部２０とに接続されている。コンパレータＣＰ２１の反転入力端子には、分圧抵抗Ｒ２５，Ｒ２６によって分圧された直流電源ＶＤＣの電圧が印加されている。コンパレータＣＰ２１の出力端子は、抵抗Ｒ２７によって電圧Ｖｃｃにプルアップされて、二次側バッファ回路２２に出力される。
位相反転部２０の出力側は、コンパレータＣＰ２２の非反転入力端子に接続されている。コンパレータＣＰ２２の反転入力端子には、分圧抵抗Ｒ２８，Ｒ２９によって分圧された直流電源ＶＤＣの電圧が印加されている。コンパレータＣＰ２２の出力端子は、抵抗Ｒ３０によって電圧Ｖｃｃにプルアップされて、二次側バッファ回路２３に出力される。
【００３６】
位相反転部２０は、バッファ回路であるオペアンプＯＰ２０および抵抗Ｒ３１，Ｒ３２と、反転回路であるオペアンプＯＰ２１および抵抗Ｒ３３〜Ｒ３５とを備えている。バッファ回路は、入出力のインピーダンスの影響を受けないように回路を分離するものである。反転回路は、電圧Ｖ１を反転するものである。
位相反転部２０の入力側は、抵抗Ｒ３１の一端である。バッファ回路に於いて、この抵抗Ｒ３１は、位相反転部２０の入力側とオペアンプＯＰ２０の非反転入力端子との間に接続されている。抵抗Ｒ３２は、オペアンプＯＰ２０の反転入力端子と出力端子との間に接続されている。
反転回路に於いて、抵抗Ｒ３３は、オペアンプＯＰ２０の出力端子と反転入力端子との間に接続されている。抵抗Ｒ３４は、オペアンプＯＰ２１の反転入力端子と出力端子との間に接続されている。抵抗Ｒ３５は、オペアンプＯＰ２１の非反転入力端子と一次側グランドとの間に接続されている。オペアンプＯＰ２１の出力端子は、この位相反転部２０の出力側を構成している。
二次側バッファ回路２２，２３は、トランスＴ２０を駆動する回路である。二次側ドライブ回路２４は、駆動電圧ＶＧ３０，ＶＧ４０を駆動する回路である。
第１の実施形態の整流回路制御部１３では、絶縁回路部８で位相を反転させた信号を生成していた。第２の実施形態の整流回路制御部１３ａでは、位相反転部２０と２つのヒステリシス付きコンパレータＣＰ２１，ＣＰ２２によって信号を生成するので、単一の二次側巻線で構成されたトランスＴ２０を使用することができる。
【００３７】
図５は、第２の実施形態に於ける一次側の共振電流ＩＬ１，ＩＬ２を示す波形図である。この図はオシロスコープの画面である。縦軸は電流値を示し、横軸は時間を示している。
上側に示された正弦波は、マスタ部１０の一次側の共振電流ＩＬ１を示している。下側に示された正弦波は、スレーブ部１１の一次側の共振電流ＩＬ２を示している。これらの波形から、共振電流ＩＬ１と共振電流ＩＬ２の位相差は、およそ１８０度であることがわかる。
【００３８】
（第２の実施形態の効果）
以上説明した第２の実施形態では、次の（Ｆ）のような効果がある。
【００３９】
（Ｆ）  整流回路制御部１３ａは、位相反転部２０と２つのコンパレータＣＰ２１，ＣＰ２２を有している。これにより、単一の二次側巻線で構成されたトランスＴ２０を使用した直流変換装置１を実現可能である。
【００４０】
（第３の実施形態）
図６は、第３の実施形態に於ける整流回路制御部１３ｂの各部を示す構成図である。図２に示す第１の実施形態の整流回路制御部１３と同一の要素には同一の符号を付与している。
第３の実施形態の整流回路制御部１３ｂは、絶縁回路はトランスに限られず、フォトカプラでもよいことを示すものである。
第３の実施形態の整流回路制御部１３ｂは、位相反転部２０ａと、ヒステリシス回路部６ｂ−１，６ｂ−２と、コンパレータ回路部７ｂ−１，７ｂ−２と、絶縁回路部８ｂ−１，８ｂ−２とを備えている。端子Ｐ１は、位相反転部２０ａを介してヒステリシス回路部６ｂ−１に接続され、更にヒステリシス回路部６ｂ−２にも接続されている。
ヒステリシス回路部６ｂ−１の出力側は、コンパレータ回路部７ｂ−１に接続されている。コンパレータ回路部７ｂ−１の出力側は、絶縁回路部８ｂ−１に接続されている。絶縁回路部８ｂ−１の出力側は、端子ＰＧ３０に接続され、駆動電圧ＶＧ３０をこれに印加する。
同様にヒステリシス回路部６ｂ−２の出力側は、コンパレータ回路部７ｂ−２に接続されている。コンパレータ回路部７ｂ−２の出力側は、絶縁回路部８ｂ−２に接続されている。絶縁回路部８ｂ−２の出力側は、端子ＰＧ４０に接続され、駆動電圧ＶＧ４０をこれに印加する。
【００４１】
位相反転部２０ａは、第２の実施形態の位相反転部２０（図４参照）から、バッファ回路を除いた構成であり、入力側に印加された電圧Ｖ１の位相を反転して、出力側に印加するものである。
ヒステリシス回路部６ｂ−１，６ｂ−２は、それぞれ第１の実施形態のヒステリシス回路部６（図２参照）と同様に構成されている。
コンパレータ回路部７ｂ−１，７ｂ−２は、それぞれ第１の実施形態のコンパレータ回路部７｛図２参照｝から、定電圧ダイオードＺＤ３，ＺＤ４を除いた構成である。
【００４２】
絶縁回路部８ｂ−１は、フォトカプラＰＨ４０と、抵抗Ｒ５０とを備えている。フォトカプラＰＨ４０は、一次側に発光ダイオードを備え、二次側に受光側のフォトトランジスタを備えている。一次側の発光ダイオードのアノードには、コンパレータ回路部７ｂ−１の出力側が接続されている。カソードは、グランドに接続されている。二次側のフォトトランジスタのコレクタは、この絶縁回路部８ｂ−１の出力側であり、抵抗Ｒ５０を介して電圧Ｖｃｃにプルアップされている。絶縁回路部８ｂ−１は、入力側にコンパレータ回路部７ｂ−１が接続され、出力側に端子ＰＧ３０が接続されている。絶縁回路部８ｂ−１は、入力側の電圧が所定値以下ならば一次側の発光ダイオードは点灯せず、二次側のフォトトランジスタは非導通のままである。絶縁回路部８ｂ−１は、入力側に所定電圧が印加されると一次側の発光ダイオードが点灯し、二次側のフォトトランジスタが導通する。これにより、絶縁回路部８ｂ−１は、一次側であるコンパレータ回路部７ｂ−１の出力信号を、一次側と絶縁されている二次側に伝達する。
絶縁回路部８ｂ−２は、絶縁回路部８ｂ−１と同様に構成されている。絶縁回路部８ｂ−２は、入力側にコンパレータ回路部７ｂ−２が接続され、出力側に端子ＰＧ４０が接続されている。絶縁回路部８ｂ−２は、駆動電圧ＶＧ４０を端子ＰＧ４０に印加する他は、絶縁回路部８ｂ−１と同様に動作する。
【００４３】
（第３の実施形態の効果）
以上説明した第３の実施形態では、次の（Ｇ）のような効果がある。
【００４４】
（Ｇ）  絶縁回路部８ｂ−１，８ｂ−２にフォトカプラＰＨ４０を用いているので、トランスＴ３，Ｔ２０などを用いる第１、第２実施形態よりも小型の直流変換装置１を実現可能である。
【００４５】
（変形例）
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能であり、例えば、次の（ａ）〜（ｈ）のようなものがある。
【００４６】
（ａ）  マスタ部１０の端子ＰＧ３，ＰＧ４には、同期整流制御用ＩＣである同期整流制御回路３が接続されている。しかし、これに限られず、直流変換装置は、スレーブ部１１の端子ＰＧ３０とマスタ部１０の端子ＰＧ４とを接続して、スレーブ部１１の駆動電圧ＶＧ３０を、これら端子ＰＧ３０，ＰＧ４に印加し、スレーブ部１１の端子ＰＧ４０とマスタ部１０の端子ＰＧ３とを接続して、スレーブ部１１の駆動電圧ＶＧ４０を、これら端子ＰＧ４０，ＰＧ３に印加してもよい。これにより、高価な同期整流制御用ＩＣをマスタ部１０に使用しなくてもよいので、直流変換装置を低コスト化することができる。
【００４７】
（ｂ）  一次側電流検出部４は、共振コンデンサＣ１の両端電圧を検出している。しかし、これに限られず、一次側電流検出部４は、例えばカレントトランスやセンシング抵抗やホール素子などの電流検出素子を用いて、共振電流ＩＬ１を電圧Ｖ１として検出するように構成してもよい。
（ｃ）  第１〜第３の実施形態の直流変換装置１は、一次側と二次側とが絶縁されている。しかし、これに限られず、絶縁の必要が無い場合（非絶縁方式）には、絶縁回路部８，８ｂ−１，８ｂ−２などを省略してもよい。
【００４８】
（ｄ）  第２の実施形態に於いて、絶縁回路部８ａを第１の実施形態の絶縁回路部８（図２参照）に変更し、位相反転部２０を削除してもよい。これにより、第１の実施形態と同様な効果を奏することができる。
【００４９】
（ｅ）  第１の実施形態に於いて、スイッチ回路制御部５を有さず、代わりに、端子ＰＧ１０が端子ＰＧ２に接続されて駆動電圧ＶＧ２が印加され、端子ＰＧ２０が端子ＰＧ１に接続されて駆動電圧ＶＧ１が印加されるように構成してもよい。これにより、スイッチ回路制御部５が不要となる。更に、当該変形例に於いて、共振電流ＩＬ１の代わりに、共振電流ＩＬ２によって駆動電圧ＶＧ３０，ＶＧ４０を生成するように、整流回路制御部１３を接続してもよい。
【００５０】
（ｆ）  第１〜第３の実施形態に於いて、直流変換装置１は、スレーブ部１１を１個だけ備えている。しかし、これに限られず、直流変換装置は、複数のスレーブ部１１を備えてもよい。このとき、スイッチ回路制御部５は、マスタ部１０のトランスＴ１の一次巻線に流れる共振電流ＩＬ１に基づいて、マスタ部１０とがインターリーブ動作するように、一次側のスイッチ回路部１５をオン／オフ制御する。整流回路制御部１３は、マスタ部１０に対して複数のスレーブ部１１がインターリーブ方式で動作するように、二次側の整流回路部１９をオン／オフ制御する。これにより、リップル電圧やリップル電流を更に除去できるので、平滑コンデンサの本数を減らすことができ、直流変換装置を小型化し、低コストかすることができる。
【００５１】
（ｇ）  第１〜第３の実施形態に於いて、直流変換装置１は、スイッチング回路Ｓ１，Ｓ２，Ｓ１０，Ｓ２０、および、整流回路Ｓ３，Ｓ４，Ｓ３０，Ｓ４０の各スイッチング素子としてＮ型ＭＯＳＦＥＴを用いている。しかし、これに限られず、直流変換装置は、Ｐ型ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などをスイッチング素子として用いてもよい。
【００５２】
（ｈ）  第１の実施形態に於いて、スイッチ回路制御部５は、電圧Ｖ１と基準電圧Ｖｒｅｆとを比較することによって駆動電圧ＶＧ１０を生成し、更にインバータＩＮＶ１によって駆動電圧ＶＧ２０を生成している。しかし、これに限られず、ヒステリシス回路部６と同様な回路によって、正弦波状の電圧Ｖ１の正側と負側に対して不感帯を設けて電圧を生成し、生成した電圧を基準電圧Ｖｒｅｆと比較することによって、駆動電圧ＶＧ１０，ＶＧ２０を生成してもよい。これにより、スレーブ部１１のスイッチング回路Ｓ１０，Ｓ２０が同時にオンすることを防ぎ、貫通電流による各素子の故障を抑止することができる。
【符号の説明】
【００５３】
１  直流変換装置
１０  マスタ部  （電流共振型コンバータ）
１１  スレーブ部  （電流共振型コンバータ）
１２，１２ａ  スレーブ部制御回路
１３，１３ａ，１３ｂ  整流回路制御部
１４，１５  スイッチ回路部
１６，１７  直列共振回路
１８，１９  整流回路部
２  ＬＬＣ共振制御回路
２０，２０ａ  位相反転部
２１，２１ａ  一次側ドライブ回路
２２，２３  二次側バッファ回路
２４  二次側ドライブ回路
３  同期整流制御回路
４  一次側電流検出部  （電流検出手段）
５，５ａ  スイッチ回路制御部
６，６ｂ−１，６ｂ−２  ヒステリシス回路部
７，７ａ，７ｂ−１，７ｂ−２  コンパレータ回路部
８，８ａ，８ｂ−１，８ｂ−２  絶縁回路部
９  レベルシフト回路
Ｖ１  電圧  （検出電圧）
Ｖ２  電圧  （整流電圧）
Ｔ１，Ｔ２，Ｔ３，Ｔ２０  トランス
Ｃ１，Ｃ２  共振コンデンサ
Ｓ１，Ｓ１０  スイッチング回路  （第１スイッチング素子）
Ｓ２，Ｓ２０  スイッチング回路  （第２スイッチング素子）
Ｓ３，Ｓ３０  整流回路  （第３スイッチング素子）
Ｓ４，Ｓ４０  整流回路  （第４スイッチング素子）
ＩＬ１，ＩＬ２  共振電流
【図１】
2014128131.tif 000003
【図２】
2014128131.tif 000004
【図３】
2014128131.tif 000005
【図４】
2014128131.tif 000006
【図５】
2014128131.tif 000007
【図６】
2014128131.tif 000008