(57)【要約】【課題】シリーズレギュレータとスイッチングレギュレータとを切り替えて負荷に電圧を供給することが可能な電源装置において、安定した出力電圧の供給を可能とする。【解決手段】本電源装置（１）は、シリーズレギュレータ（１０）とスイッチングレギュレータ（１１）とを切り替えて負荷（８）に電圧（ＶＯＵＴ）を供給することが可能とされる。本電源装置は、負荷に対する電圧供給をシリーズレギュレータからスイッチングレギュレータに切り替えるとき、スイッチングレギュレータの誤差増幅回路を停止させた状態で当該誤差増幅回路の出力端子に接続される位相補償容量（ＣＣ１）をスイッチングレギュレータの制御ループが閉じたときのバイアス状態になるようにプリバイアスしてから、当該誤差増幅回路の動作を可能にする。【選択図】図１
2014128038.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を目標とする電圧に降圧して出力端子に供給するためのシリーズレギュレータと、
インダクタに流れる電流を制御することにより、前記入力電圧を前記目標とする電圧に降圧して前記出力端子に供給するための降圧型のスイッチングレギュレータと、
前記シリーズレギュレータによる前記出力端子への電圧供給と、前記スイッチングレギュレータによる前記出力端子への電圧供給とを切り替えるための制御を行う切替制御部と、
前記スイッチングレギュレータの位相補償容量をプリバイアスするための第１プリバイアス回路と、を有し、
前記スイッチングレギュレータは、前記目標とする電圧に対する前記出力端子の電圧の誤差に応じた誤差信号を生成する第１誤差増幅回路と、前記第１誤差増幅回路によって生成された誤差信号に基づいて生成したＰＷＭ信号によってスイッチング素子のオン・オフを制御することにより、前記インダクタに流れる電流を制御する出力回路と、を有し、
前記第１プリバイアス回路は、前記第１誤差増幅回路の出力ノードに接続される位相補償容量に対して、前記スイッチングレギュレータの制御ループが閉じたときのバイアス電圧と等しくなるような電圧の供給が可能にされ、
前記切替制御部は、前記出力端子への電圧供給を前記シリーズレギュレータから前記スイッチングレギュレータに切り替えるとき、前記第１誤差増幅回路の帰還ループを開いた状態において前記第１プリバイアス回路を制御することにより前記第１誤差増幅回路の出力ノードに接続される位相補償容量をプリバイアスしてから、前記第１誤差増幅回路の帰還ループを閉じる制御を行う電源装置。
【請求項２】
前記出力回路は、前記第１誤差増幅回路によって生成された誤差信号と三角波状の周期信号とを比較することによって前記ＰＷＭ信号を生成し、
前記第１プリバイアス回路は、前記出力端子の電圧と前記入力電圧とに基づいて、前記出力端子の電圧と前記入力電圧の比率に応じた前記周期信号の変動範囲内の電圧を生成する請求項１に記載の電源装置。
【請求項３】
前記シリーズレギュレータの位相補償容量をプリバイアスするための第２プリバイアス回路を更に有し、
前記シリーズレギュレータは、
前記目標とする電圧に応じた基準電圧と前記出力端子の検出電圧とを入力し、入力した電圧の差に応じた誤差信号を生成するための第２誤差増幅回路と、
前記第２誤差増幅回路の誤差信号に基づいてトランジスタに流れる電流を制御することにより生成した電圧を前記出力端子に出力するためのトラジスタ回路と、を有し、
前記第２プリバイアス回路は、前記第２誤差増幅回路の出力ノードに接続される位相補償容量を、前記シリーズレギュレータの制御ループが閉じた状態における電圧にプリバイアスすることが可能にされ、
前記切替制御部は、前記出力端子への電圧供給を前記スイッチングレギュレータから前記シリーズレギュレータに切り替えるとき、前記トランジスタ回路の動作を停止させた状態において前記第２プリバイアス回路を制御することにより、前記第２誤差増幅回路の出力ノードに接続される位相補償容量をプリバイアスしてから前記トランジスタ回路の動作を可能にする請求項２に記載の電源装置。
【請求項４】
前記切替制御部は、前記スイッチングレギュレータによる電圧供給を可能にする場合には、前記トランジスタ回路の動作を停止させるとともに、前記第２誤差増幅回路の入力電圧として、前記出力端子の検出電圧の代わりに前記基準電圧を供給する請求項３に記載の電源装置。
【請求項５】
前記シリーズレギュレータは、
前記目標とする電圧に応じた基準電圧とフィードバック電圧とを入力し、前記基準電圧に対する前記フィードバック電圧の誤差に応じた誤差信号を生成するための第２誤差増幅回路と、
前記第２誤差増幅回路の誤差信号に基づいてトランジスタに流れる電流を制御することにより生成した電圧を出力するトラジスタ回路と、
前記トランジスタ回路の出力ノードと前記出力端子と間の接続と遮断を切り替えるスイッチ回路と、を有し、
前記切替制御部は、前記シリーズレギュレータによる電圧供給を可能にする場合には、前記スイッチ回路を制御することにより前記トランジスタ回路の出力ノードと前記出力端子とを接続させるとともに、前記フィードバック電圧として前記出力端子の検出電圧を入力させ、前記スイッチングレギュレータによる電圧供給を可能にする場合には、前記スイッチ回路を制御することにより前記トランジスタ回路の出力ノードと前記出力端子との間の接続を遮断するとともに、前記フィードバック電圧として前記トランジスタ回路の出力ノードの電圧を入力させる請求項２に記載の電源装置。
【請求項６】
前記第１誤差増幅回路の位相補償容量は、前記第１誤差増幅回路の出力ノードとグラウンドノードとの間に接続される請求項２に記載の電源装置。
【請求項７】
前記第１誤差増幅回路の位相補償容量は、前記第１誤差増幅回路の出力ノードと前記第１誤差増幅回路の反転入力端子との間に接続される請求項２に記載の電源装置。
【請求項８】
前記第２誤差増幅回路の位相補償容量は、前記第２誤差増幅回路の出力ノードとグラウンドノードとの間に接続される請求項３に記載の電源装置。
【請求項９】
前記スイッチングレギュレータは、電流帰還型のＤＣ−ＤＣコンバータである請求項１に記載の電源装置。
【請求項１０】
前記出力回路は、前記第１誤差増幅回路によって生成された誤差信号と前記インダクタに流れる出力電流に応じた電圧とを比較することによって前記ＰＷＭ信号を生成し、
前記第１プリバイアス回路は、前記出力端子の電圧と前記入力電圧とに基づいて、前記出力電流に応じた電圧と等しくなるようなプリバイアス電圧を生成する請求項９に記載の電源装置。
【請求項１１】
シリーズレギュレータとスイッチングレギュレータとを有し、前記シリーズレギュレータと前記スイッチングレギュレータとを切り替えて負荷に電圧を供給することが可能な電源装置であって、
前記負荷に対する電圧供給を前記シリーズレギュレータから前記スイッチングレギュレータに切り替えるとき、前記スイッチングレギュレータの誤差増幅回路の動作を停止させた状態で当該誤差増幅回路の出力ノードに接続される位相補償容量を前記スイッチングレギュレータの制御ループが閉じた状態における電圧にプリバイアスしてから、前記スイッチングレギュレータの誤差増幅回路の動作を可能にする電源装置。
【請求項１２】
前記負荷に対する電圧供給を前記スイッチングレギュレータから前記シリーズレギュレータに切り替えるとき、前記シリーズレギュレータの位相補償容量をシリーズレギュレータの制御ループが閉じた状態における電圧にプリバイアスしてから、前記シリーズレギュレータの制御ループを閉じるための制御を行う請求項１１に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、特にシリーズレギュレータとスイッチングレギュレータとを切り替えて負荷に電力を供給する電源装置に適用して有効な技術に関する。
【背景技術】
【０００２】
近年、マイクロコントローラやシステムＬＳＩ、アナログＩＣなどの電子部品を搭載したシステムの省電力化の要求から、マイクロコントローラ等の低消費電流化のみならず、それらに電力を供給する電源装置自体の低消費電流化も必要となってきている。従来、マイクロコントローラ等に電力を供給する電源装置として、高効率なスイッチングレギュレータが用いられてきた。スイッチングレギュレータの消費電流を抑える方法として、負荷の軽重に応じてスイッチングレギュレータを通常動作モードと低消費電力動作モードで切り替えて制御する方法がある。従来、低消費電力動作モードにおいてスイッチング周波数を落とすことにより消費電流を抑える方法が採られていたが、そのスイッチング周波数を決める周期信号を生成するための発振回路を低消費電力動作モードでも動作させておく必要があり、消費電流を抑える効果はそれほど大きくはなかった。
【０００３】
電源装置の低消費電流化のための別の方法として、下記特許文献１乃至４に開示されているように、負荷の軽重に応じてスイッチングレギュレータとシリーズレギュレータとを切り替えて電力を供給する方法が知られている。この方法は、通常動作モード（重負荷時）ではスイッチングレギュレータによって負荷に電力を供給し、低消費電力動作モード（軽負荷時）ではＬＤＯ（Ｌｏｗ  ＤｒｏｐＯｕｔ）に代表されるシリーズレギュレータによって電力を供給する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９８４８４号公報
【特許文献２】特開２００５−１６８２３０号公報
【特許文献３】特開２００８−６１４５２号公報
【特許文献４】特開２００４−３２０８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スイッチングレギュレータとシリーズレギュレータとを切り替えて負荷に電力を供給する場合、レギュレータを切り替えたときの過渡状態において出力電圧が変動し、その給電により動作する負荷（例えばマイクロコントローラ等）の内部電圧が変動し、システムが誤動作する虞がある。この出力電圧の変動は、シリーズレギュレータからスイッチングレギュレータに切り替える際、切り替える直前におけるスイッチングレギュレータの誤差増幅回路（エラーアンプ）の出力信号の大きさと、切り替え後に電源装置の出力電圧が安定した状態における上記誤差増幅回路の出力信号の大きさが異なることに起因するものである。
【０００６】
上記特許文献１乃至３には、シリーズレギュレータからスイッチングレギュレータに切り替えるときに、所定期間だけシリーズレギュレータとスイッチングレギュレータをオーバーラップさせて動作させることにより、当該切り替わり時の出力電圧の変動を抑える方法が開示されている。上記オーバーラップさせる期間においてシリーズレギュレータの動作に影響を与えないようにするため、特許文献１ではスイッチングレギュレータのＰＷＭ信号のパルス幅を狭くするとともにデッドタイム期間を長くする制御を行い、特許文献２ではソフトスタート動作が完了するまでスイッチングレギュレータによる電圧出力を停止させる制御を行っている。また、特許文献３では、上記オーバーラップさせる期間においてスイッチングレギュレータの同期整流用トランジスタの駆動能力を低下させる制御を行っている。特許文献４では、スイッチングレギュレータに切り替える直前の所定期間においてスイッチングレギュレータの誤差増幅回路を通常の制御ループとは異なる別の制御ループで動作させることにより、出力電圧の変動を抑えている。
【０００７】
上記特許文献１乃至４の技術を用いることで、シリーズレギュレータからスイッチングレギュレータに切り替えたときの電源装置の出力電圧の変動を小さくすることは可能である。しかしながら、従来技術ではオーバーラップ期間を設けたり、シリーズレギュレータの動作中にスイッチングレギュレータの誤差増幅回路を通常の制御ループとは別の制御ループで動作させたりする必要があるため、レギュレータを切り替えるための制御が複雑となり、また、オーバーラップ期間中の消費電力の低減効果も期待できない。そこで、本願発明者は、電源装置に関し、出力電圧を安定して供給するための新たな技術が必要であると考えた。
【０００８】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
【００１０】
すなわち、本電源装置は、シリーズレギュレータとスイッチングレギュレータとを切り替えて負荷に電圧を供給することが可能とされる。本電電源装置は、負荷への電圧供給をシリーズレギュレータからスイッチングレギュレータに切り替えるとき、スイッチングレギュレータの誤差増幅回路を停止した状態で当該誤差増幅回路の出力端子に接続される位相補償容量をスイッチングレギュレータの制御ループが閉じたときのバイアス状態になるようにプリバイアスしてからスイッチングレギュレータの誤差増幅回路の動作を可能にする。
【発明の効果】
【００１１】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１２】
すなわち、本電源装置によれば、安定した出力電圧の供給が可能となる。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施の形態１に係る電源装置を例示する図である。
【図２】図２は、シリーズレギュレータ１１の詳細な内部構成を例示する図である。
【図３】図３は、スイッチングレギュレータ１０の詳細な内部構成を例示する図である。
【図４】図４は、プリバイアス回路１２の回路構成を例示する図である。
【図５】図５は、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作の切り替わり時のタイミングチャートを例示する図である。
【図６】図６は、実施の形態２に係る電源装置を例示する図である。
【図７】図７は、電源装置２におけるレギュレータの動作の切り替わり時のタイミングチャートを例示する図である。
【図８】図８は、実施の形態３に係る電源装置を例示する図である。
【図９】図９は、実施の形態４に係る電源装置を例示する図である。
【図１０】図１０は、実施の形態５に係る電源装置を例示する図である。
【発明を実施するための形態】
【００１４】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１５】
〔１〕（スイッチングレギュレータの誤差増幅回路の位相補償容量をプリバイアスする電源装置）
本願の代表的な実施の形態に係る電源装置（１〜５）は、入力電圧（ＶＩＮ）を目標とする電圧に降圧して出力端子（ＯＵＴ）に供給するためのシリーズレギュレータ（１１、２１、４１）と、インダクタ（Ｌ）に流れる電流を制御することにより、前記入力電圧を前記目標とする電圧に降圧して前記出力端子に供給するための降圧型のスイッチングレギュレータ（１０、３０、５０）を有する。本電源装置は更に、前記シリーズレギュレータによる前記出力端子への電圧供給と前記スイッチングレギュレータによる前記出力端子への電圧供給とを切り替えるための制御を行う切替制御部（１４）と、前記スイッチングレギュレータの位相補償容量（ＣＣ１）をプリバイアスするための第１プリバイアス回路（１２）とを有する。前記スイッチングレギュレータは、前記目標とする電圧に対する前記出力端子の電圧の誤差に応じた誤差信号を生成する第１誤差増幅回路（１０１）と、前記第１誤差増幅回路によって生成された誤差信号に基づいて生成したＰＷＭ信号（ＰＷＭ）によってスイッチング素子のオン・オフを制御することにより前記インダクタに流れる電流を制御する出力回路（１０２、１０４）とを有する。前記第１プリバイアス回路は、前記第１誤差増幅回路の出力ノード（ＥＯ１）に接続される位相補償容量（ＣＣ１）に対して、前記スイッチングレギュレータの制御ループが閉じたときのバイアス電圧と等しくなるような電圧（ＶＢ１）の供給が可能にされる。前記切替制御部は、前記出力端子への電圧供給を前記シリーズレギュレータから前記スイッチングレギュレータに切り替えるとき、前記第１誤差増幅回路の帰還ループを開いた状態において前記第１プリバイアス回路を制御することにより前記第１誤差増幅回路の出力ノードに接続される位相補償容量をプリバイアスしてから、前記第１誤差増幅回路の帰還ループを閉じる制御を行う。
【００１６】
これによれば、前記第１誤差増幅回路の誤差信号が前記スイッチングレギュレータの制御ループが閉じたときと略等しい電圧になった状態からスイッチングレギュレータによる電圧供給動作が開始されるから、シリーズレギュレータからスイッチングレギュレータに切り替えるときの前記出力端子の電圧の変動を抑えることができる。また、スイッチングレギュレータの第１誤差増幅回路の帰還ループを開いた状態で位相補償容量のプリチャージを行うことから、シリーズレギュレータの動作中にスイッチングレギュレータの第１誤差増幅回路や出力回路等を動作させる必要はない。すなわち、従来のようにスイッチングレギュレータとシリーズレギュレータをオーバーラップさせて動作させる期間を設けたり、シリーズレギュレータの動作中にスイッチングレギュレータの誤差増幅回路を通常制御ループとは別の制御ループで動作させたりする必要はないから、レギュレータを切り替えるための制御が容易となり、電源装置の消費電流の低減も期待できる。
【００１７】
〔２〕（プリバイアス電圧の生成）
項１の電源装置において、前記出力回路は、前記第１誤差増幅回路によって生成された誤差信号と三角波状の周期信号（ＶＰ）とを比較することによって前記ＰＷＭ信号を生成する。前記第１プリバイアス回路は、前記出力端子の電圧（ＶＯＵＴ）と前記入力電圧（ＶＩＮ）とに基づいて、前記出力端子の電圧と前記入力電圧の比率に応じた電圧を生成する。
【００１８】
スイッチングレギュレータにおいて、一般に、誤差増幅回路の誤差信号の大きさは、スイッチングレギュレータの出力電圧と入力電圧との比率に応じて決定される。本電源装置によれば、前記スイッチングレギュレータの制御ループが閉じたときの位相補償容量のバイアス電圧に近い電圧を容易に生成することができる。
【００１９】
〔３〕（シリーズレギュレータのプリバイアス方法１）
項１又は２の電源装置（１、３、５）は、前記シリーズレギュレータの位相補償容量（ＣＣ２）をプリバイアスするための第２プリバイアス回路（１３）を更に有する。前記シリーズレギュレータは、前記目標とする電圧に応じた基準電圧（ＶＲＥＦ）と出力端子の検出電圧（ＶＳＥＮ）とを入力し、入力した電圧の差に応じた誤差信号を生成するための第２誤差増幅回路（１１１）と、前記第２誤差増幅回路の誤差信号に基づいてトランジスタに流れる電流を制御することにより生成した電圧を前記出力端子に出力するためのトラジスタ回路（１１２）を有する。前記第２プリバイアス回路は、前記第２誤差増幅回路の出力ノード（ＥＯ２）に接続される位相補償容量（ＣＣ２）に対して、前記シリーズレギュレータの制御ループが閉じたときのバイアス電圧と等しくなるような電圧（ＶＢ２）の供給が可能にされる。前記切替制御部は、前記出力端子への電圧供給を前記スイッチングレギュレータから前記シリーズレギュレータに切り替えるとき、前記トランジスタ回路の動作を停止させた状態において前記第２プリバイアス回路を制御することにより、前記第２誤差増幅回路の出力ノードに接続される位相補償容量をプリバイアスしてから前記トランジスタ回路の動作を可能にする。
【００２０】
これによれば、前記第２誤差増幅回路の誤差信号が前記シリーズレギュレータの制御ループが閉じたときと略等しい電圧になった状態から前記シリーズレギュレータによる電圧供給動作が開始されるから、スイッチングレギュレータからシリーズレギュレータに切り替えるときの出力端子の電圧の変動を抑えることができる。
【００２１】
〔４〕（シリーズレギュレータの誤差増幅回路の入力電圧を切り替えた状態で位相補償容量をプリバイアスする）
項３の電源装置において、前記切替制御部は、前記スイッチングレギュレータによる電圧供給を可能にする場合には、前記トランジスタ回路の動作を停止させるとともに、前記第２誤差増幅回路の入力電圧として、前記出力端子の検出電圧の代わりに前記基準電圧を供給する。
【００２２】
これによれば、第２誤差増幅回路の動作を停止させなくても、第２誤差増幅回路の位相補償容量のプリバイアス状態に悪影響を及ぼす虞はない。また、第２誤差増幅回路の動作を停止させる必要がないから、スイッチングレギュレータからシリーズレギュレータに切り替えたときに、シリーズレギュレータが起動するまでの時間を短くすることができ、出力電圧を速やかに安定させることができる。
【００２３】
〔５〕（シリーズレギュレータのプリバイアス方法２）
項１又は２の電源装置（２）において、前記シリーズレギュレータは、前記目標とする電圧に応じた基準電圧（ＶＲＥＦ）とフィードバック電圧とを入力し、前記基準電圧に対する前記フィードバック電圧の誤差に応じた誤差信号を生成するための第２誤差増幅回路（１１１）を有する。前記シリーズレギュレータは更に、前記第２誤差増幅回路の誤差信号に基づいてトランジスタに流れる電流を制御することにより生成した電圧を出力するトラジスタ回路（１１２）と、前記トランジスタ回路の出力ノードと前記出力端子と間の接続と遮断を切り替えるスイッチ回路（ＳＷ５）とを有する。前記切替制御部（２４）は、前記シリーズレギュレータによる電圧供給を可能にする場合には、前記スイッチ回路を制御することにより前記トランジスタ回路の出力ノード（ＯＵＴ＿ＬＤＯ）と前記出力端子（ＯＵＴ）とを接続させるとともに、前記フィードバック電圧として前記出力端子の検出電圧（ＶＳＥＮ）を入力させる。一方、前記スイッチングレギュレータによる電圧供給を可能にする場合には、前記切替制御部は、前記スイッチ回路を制御することにより前記トランジスタ回路の出力ノードと前記出力端子との間の接続を遮断するとともに、前記フィードバック電圧として前記トランジスタ回路の出力ノードの電圧を入力させる。
【００２４】
これによれば、スイッチングレギュレータによる電圧供給が可能にされている場合においても、第２誤差増幅回路はシリーズレギュレータによる電圧供給が可能にされている場合と同じような動作状態に維持されるので、スイッチングレギュレータからシリーズレギュレータに切り替えたときの出力端子の電圧変動を抑えることができる。また、第２誤差増幅回路の位相補償容量をプリバイアスするために別途、回路を容易する必要はない。
【００２５】
〔６〕（スイッチングレギュレータの位相補償容量の接続先：対グラウンド）
項１乃至５の何れかの電源装置（１、２、４、５）において、前記第１誤差増幅回路の位相補償容量は、前記第１誤差増幅回路の出力ノードとグラウンドノードとの間に接続される。
【００２６】
〔７〕（スイッチングレギュレータの位相補償容量の接続先：対入力端子）
項１乃至５の何れかの電源装置（３）において、前記第１誤差増幅回路の位相補償容量（ＣＣ３）は、前記第１誤差増幅回路の出力ノードと前記第１誤差増幅回路の反転入力端子との間に接続される。
【００２７】
〔８〕（シリーズレギュレータの位相補償容量の接続先：対グラウンド）
項３乃至７の何れかの電源装置（１、２、３、５）において、前記第２誤差増幅回路の位相補償容量は、前記第２誤差増幅回路の出力ノードとグラウンドノードとの間に接続される。
【００２８】
〔９〕（電流帰還型のスイッチングレギュレータ）
項１の電源装置（５）において、前記スイッチングレギュレータは、電流帰還型のＤＣ−ＤＣコンバータである。
【００２９】
〔１０〕（電流帰還型のスイッチングレギュレータにおけるプリバイアス電圧の生成）
項９の電源装置において、前記出力回路は、前記第１誤差増幅回路によって生成された誤差信号と前記インダクタに流れる出力電流に応じた電圧とを比較することによって前記ＰＷＭ信号を生成する。前記第１プリバイアス回路は、前記出力端子の電圧と前記入力電圧とに基づいて、前記出力電流に応じた電圧と等しくなるようなプリバイアス電圧を生成する。
【００３０】
〔１１〕（スイッチングレギュレータの誤差増幅回路の位相補償容量をプリバイアスする電源装置）
本願の別の代表的な実施の形態に係る電源装置（１〜５）は、シリーズレギュレータ（１１、２１、４１）とスイッチングレギュレータ（１０、３０、５０）とを有し、前記シリーズレギュレータと前記スイッチングレギュレータとを切り替えて負荷（８）に電圧（ＶＯＵＴ）を供給することが可能な電源装置である。本電源装置は、負荷に対する電圧供給をシリーズレギュレータからスイッチングレギュレータに切り替えるとき、スイッチングレギュレータの誤差増幅回路（１０１、３０１）の動作を停止させた状態で当該誤差増幅回路の出力ノード（ＥＯ１）に接続される位相補償容量（ＣＣ１）をスイッチングレギュレータの制御ループが閉じた状態における電圧にプリバイアスしてから当該誤差増幅回路の動作を可能にする。
【００３１】
これによれば、前記誤差増幅回路の出力ノードの電圧がスイッチングレギュレータの制御ループが閉じたときと略等しい電圧になった状態からスイッチングレギュレータによる電圧供給動作が開始されるので、シリーズレギュレータからスイッチングレギュレータに切り替えたときの前記出力端子の電圧変動を抑えることができる。また、従来のようにスイッチングレギュレータとシリーズレギュレータをオーバーラップさせて動作させる期間を設けたり、シリーズレギュレータの動作中にスイッチングレギュレータの誤差増幅回路を通常制御ループとは別の制御ループで動作させたりする必要はないから、レギュレータを切り替えるための制御が容易となり、電源装置の消費電流の低減も期待できる。
【００３２】
〔１２〕（シリーズレギュレータの誤差増幅回路の位相補償容量をプリバイアスする）
項１１の電源装置において、前記負荷に対する電圧供給を前記スイッチングレギュレータから前記シリーズレギュレータに切り替えるとき、シリーズレギュレータの位相補償容量（ＣＣ２）をシリーズレギュレータの制御ループが閉じた状態における電圧にプリバイアスしてから、前記シリーズレギュレータの制御ループを閉じるための制御を行う。
【００３３】
これによれば、シリーズレギュレータの誤差増幅回路の出力ノードの電圧がシリーズレギュレータの制御ループが閉じたときと略等しい電圧になった状態からシリーズレギュレータによる電圧供給動作が開始されるので、スイッチングレギュレータからシリーズレギュレータに切り替えるときの出力端子の電圧変動を抑えることができる。
【００３４】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３５】
≪実施の形態１≫
図１に実施の形態１に係る電源装置を例示する。同図に示される電源装置１は、例えばリチウムイオン二次電池のようなバッテリや電源アダプタ等から供給された入力電圧ＶＩＮに基づいて、負荷（ＲＬ）８の動作電源となる電圧ＶＯＵＴを生成する。負荷８としては、例えば、マイクロコントローラやシステムＬＳＩ、アナログＩＣ等が挙げられる。電源装置１は、スイッチングレギュレータ１０とシリーズレギュレータ１１とを備え、動作モードに応じて２つのレギュレータの動作を切り替えることにより、何れか一方のレギュレータによって生成された電圧を出力端子ＯＵＴから出力する。例えば、負荷８としてのマイクロコントローラ等が通常動作を行う場合にはスイッチングレギュレータ１０によって電圧を生成することで高効率な電力供給を実現し、マイクロコントローラ等が低消費電力モードで動作する場合には、シリーズレギュレータ１１によって電圧を生成することでシステム全体の低消費電力化を実現する。具体的に、電源装置１は、スイッチングレギュレータ１０、シリーズレギュレータ１１、及び切替制御部（ＴＣＮＴ）１４に加え、スイッチングレギュレータ１０の位相補償容量をプリバイアスするためのプリバイアス回路１２、及びシリーズレギュレータ１１の位相補償容量をプリバイアスするためのプリバイアス回路１３を含んで構成される。図１において、電源回路１における主要部分（参照符号１００で示される部分）は、特に制限されないが、公知の半導体集積回路製造技術（例えばＣＭＯＳプロセスの製造技術）により、シリコン基板などの一つの半導体基板に形成された半導体装置として構成される。以下、当該部分を「電源ＩＣ」と称する。電源ＩＣ１００は、例えば、シリーズレギュレータ１１と、インダクタＬ及び出力容量ＣＯＵＴを除くスイッチングレギュレータ１０の各機能部と、プリバイアス回路１２、１３と、切替制御部１４とを含んで構成される。また、電源ＩＣ１００には、複数の外部端子が設けられるが、図示を省略している。なお、図１では、出力電圧ＶＯＵＴを検出するための抵抗Ｒｘ、Ｒｙは電源ＩＣ１００の外部に設けられた外付け抵抗によって構成する場合が図示されているが、電源ＩＣ１００の内部に形成しても良いし、必要に応じて内部に形成した抵抗と外付け抵抗とを切り替える構成としても良く、特に制限されない。
【００３６】
シリーズレギュレータ１１による出力端子ＯＵＴへの電力供給とスイッチングレギュレータ１０による出力端子ＯＵＴへの電力供給との切り替えは、切替制御部１４によって制御される。具体的に、切替制御部１４は、例えば外部から入力されたモード切替信号ＭＯＤに基づいて、各機能部の活性化・非活性化を指示するイネーブル信号ＥＮ１〜ＥＮ５を生成することにより、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替える。更に、切替制御部１４は、前述したレギュレータの切り替わり時に発生する出力電圧ＶＯＵＴの変動を抑えるために、所定の機能部のバイアス状態等を制御するための制御信号ＣＳ１〜ＣＳ３を生成する。なお、イネーブル信号ＥＮ１〜ＥＮ５及び制御信号ＣＳ１〜ＣＳ３による具体的な制御方法については後述する。
【００３７】
シリーズレギュレータ１１は、入力電圧ＶＩＮを目標とする電圧に降圧して出力端子ＯＵＴに供給する。シリーズレギュレータ１１は、特に制限されないが、例えばＬＤＯである。具体的に、シリーズレギュレータ１１は、エラーアンプ（誤差増幅回路）１１１と、出力トランジスタ回路１１２と、位相補償回路１１３と、スイッチ回路ＳＷ２とを含む。エラーアンプ１１１は、出力電圧ＶＯＵＴの目標値に応じた基準電圧ＶＲＥＦと、出力電圧ＶＯＵＴの検出用抵抗Ｒｘ、Ｒｙの接続ノードＳＥＮの電圧（以下、検出電圧ＶＳＥＮと称する。）とを入力し、入力した電圧の差に応じた誤差信号を生成する。出力トランジスタ回路１１２は、エラーアンプ１１１の誤差信号に基づいて出力端子ＯＵＴに電圧を出力する。位相補償回路１１３は、例えば、抵抗ＲＣ２と位相補償容量ＣＣ２とがエラーアンプ１１１の出力ノードＥＯ２とグラウンドノードとの間に直列に接続された構成とされる。スイッチ回路ＳＷ２は、電源装置１の動作モードに応じて、エラーアンプ１１１の反転入力端子の接続先を切り替える。例えば、スイッチ回路ＳＷ２は、制御信号ＣＳ２の論理レベルに応じて、エラーアンプ１１１の反転入力端子の接続先を、基準電圧ＶＲＥＦが供給されるノードＲＥＦと、検出用抵抗Ｒｘ、Ｒｙが接続されるノードＳＥＮの間で切り替える。
【００３８】
図２にシリーズレギュレータ１１の詳細な内部構成を例示する。同図に示されるように、シリーズレギュレータ１１の出力トランジスタ回路１１２は、例えば、Ｎチャネル型のＭＯＳトランジスタＭＮ１と、Ｐチャネル型のＭＯＳトランジスタＭＰ１、ＭＰ２と、スイッチ回路１１２０と、を含んで構成される。ＭＯＳトランジスタＭＮ１は、エラーアンプ１１１の出力ノードＥＯ２の電圧によってゲートが駆動される。ＭＯＳトランジスタＭＰ１、ＭＰ２はカレントミラー回路を構成し、ＭＯＳトランジスタＭＮ１に流れる電流をカレントミラー比に応じて増大させて出力する。ＭＯＳトランジスタＭＰ１とＭＰ２のトランジスタサイズ比は、例えば１対１０００程度である。スイッチ回路１１２０は、例えばＭＯＳトランジスタＭＰ１のゲート・ソース間に接続され、イネーブル信号ＥＮ５に基づいてオン・オフが制御される。例えば、イネーブル信号ＥＮ５によって出力トランジスタ回路１１２の活性化が指示された場合には、スイッチ回路１１２０はオフ状態とされる。これにより、出力端子ＯＵＴに対する出力トランジスタ回路１１２からの電圧出力が可能にされる。他方、出力トランジスタ回路１１２の非活性化が指示された場合には、スイッチ回路１１２０はオン状態とされる。これにより、出力トランジスタ回路１１２から出力端子ＯＵＴへの電圧出力が停止される。エラーアンプ１１１は、例えば差動増幅回路であって、イネーブル信号ＥＮ４によって活性・非活性が制御される。エラーアンプ１１１の出力ノードＥＯ２に接続された位相補償回路１１３における位相補償容量ＣＣ２は、出力トランジスタ回路１１２が非活性化されている場合に、プリバイアス回路１３によってプリバイアスされる。
【００３９】
プリバイアス回路１３は、位相補償容量ＣＣ２がシリーズレギュレータ１１の制御ループが閉じた状態（シリーズレギュレータ１１によって出力電圧ＶＯＵＴを供給している状態）におけるバイアス状態になるように、位相補償容量ＣＣ２に対するプリバイアス電圧ＶＢ２の供給が可能にされる。プリバイアス回路１３１は、例えば、電流源回路１３２及びＮチャネル型のＭＯＳトランジスタＭＮ２から構成される電圧発生回路１３１と、スイッチ回路ＳＷ３とを含んで構成される。ＭＯＳトランジスタＭＮ２は、例えばそのソースがグラウンドノードに接続され、ゲートとドレインが共通に接続される。電流源回路１３２から出力された電流がＭＯＳトランジスタＭＮ２のドレインに供給されることによって発生した電圧ＶＢ２が、スイッチ回路ＳＷ３によって位相補償容量ＣＣ２に供給可能にされる。スイッチ回路ＳＷ３は制御信号ＣＳ３によってオン・オフが制御される。
【００４０】
シリーズレギュレータ１１の制御ループが閉じた状態では、位相補償容量ＣＣ２の両端の電圧は、ＭＯＳトランジスタＭＮ１のゲート・ソース間電圧と略等しい電圧とされる。そこで、ＭＯＳトランジスタＭＮ２のゲート・ソース間電圧がシリーズレギュレータ１１の制御ループが閉じた状態におけるＭＯＳトランジスタＭＮ１のゲート・ソース間電圧と等しくなるように、ＭＯＳトランジスタＭＮ２と電流源１３２の電流値を設計する。具体的には、ＭＯＳトランジスタＭＮ１、ＭＮ２のマッチングが取れるようにレイアウト配置をする。また、シリーズレギュレータ１１の制御ループが閉じた状態においてＭＯＳトランジスタＭＮ１に流れる電流と等しくなるような電流を電流源回路１３２によって生成する。例えば、負荷８としてのマイクロコントローラ等が低消費電力モードで動作する際にシリーズレギュレータ１１から電力供給を行う場合、シリーズレギュレータ１１の動作時に出力トラジスタ回路１１２のＭＯＳトランジスタＭＰ２に流れる電流（負荷８に流れる電流）の１０００分の１程度の電流を電流源回路１３２によって生成する。これにより、シリーズレギュレータ１１の制御ループが閉じていない状態（シリーズレギュレータ２１によって電力供給が行われていない状態）においても、位相補償容量ＣＣ２のバイアス状態が維持される。
【００４１】
スイッチングレギュレータ１０は、インダクタＬに流れる電流を制御することにより、入力電圧ＶＩＮを目標とする電圧に降圧して出力端子ＯＵＴに供給する。具体的に、スイッチングレギュレータ１０は、エラーアンプ１０１と、ＰＷＭコンパレータ１０２と、ドライバ回路１０４と、位相補償回路１０３と、発振回路１０５と、インダクタＬと、出力容量ＣＯＵＴとを含んで構成される。エラーアンプ１０１は、目標とする電圧に応じた基準電圧ＶＲＥＦと、出力端子ＯＵＴの検出電圧ＶＳＥＮとを入力し、入力した電圧の差に応じた誤差信号を生成する。発振回路１０５は、所定の周波数の周期信号ＶＰを生成する。ＰＷＭコンパレータ１０２は、エラーアンプ１０１の誤差信号と周期信号ＶＰとを比較し、比較結果に応じてＰＷＭ信号（ＰＷＭ）を生成する。ドライバ回路１０４は、ＰＷＭコンパレータ１０２から出力された信号ＰＷＭに基づいて、スイッチング素子をオン・オフさせることにより、インダクタに流れる電流を制御する。位相補償回路１０３は、例えば、抵抗ＲＣ１と位相補償容量ＣＣ１とがエラーアンプ１０１の出力ノードＥＯ１とグラウンドノードとの間に直列に接続された構成とされる。
【００４２】
図３にスイッチングレギュレータ１０の詳細な内部構成を例示する。前述したように、発振回路１０５は周期信号ＶＰを生成する。周期信号ＶＰはＰＷＭコンパレータ１０２の反転入力端子に入力される。周期信号ＶＰは、例えばボトム電圧をＶ１とし、振幅電圧をＶ２とする三角波である。ＰＷＭコンパレータ１０２は、この三角波とエラーアンプ１０１の出力ノードＥＯ１の電圧とを比較し、比較結果に応じたパルスを生成する。具体的には、エラーアンプ１０１の出力ノードＥＯ１の電圧が大きくなるほどパルス幅が小さくなるようなＰＷＭ信号を生成する。発振回路１０はイネーブル信号ＥＮ０によって、周期信号ＶＰの生成と停止が制御される。また、ＰＷＭコンパレータ１０２はイネーブル信号ＥＮ２によって信号ＰＷＭの生成と停止が制御される。ドライバ回路１０４は、例えば、プリドライバ回路１０４１と、ハイサイドトランジスタＨＴＲと、ローサイドトランジスタＬＴＲとを含んで構成される。プリドライバ回路１０４１は、ＰＷＭコンパレータ１０２から出力された信号ＰＷＭに応じてハイサイドトランジスタＨＴＲとローサイドトランジスタＬＴＲを交互にオン・オフさせることにより、インダクタＬに流れる電流を制御する。このとき、プリドライバ回路１０４１は、ハイサイドトランジスタＨＴＲとローサイドトランジスタＬＴＲが同時にオン状態にならないようにデッドタイムを設けて２つのトランジスタを駆動する。プリドライバ回路１０４１はイネーブル信号ＥＮ３によって活性・非活性が制御される。プリドライバ回路１０４１は、非活性状態において、ハイサイドトランジスタＨＴＲとローサイドトランジスタＬＴＲを共にオフ状態にする。これにより、スイッチングレギュレータ１０による出力端子ＯＵＴに対する電圧出力が停止される。他方、活性状態において、プリドライバ回路１０４１は、上述のように信号ＰＷＭに基づいてハイサイドトランジスタＨＴＲとローサイドトランジスタＬＴＲを駆動する。これにより、スイッチングレギュレータ１０による出力端子ＯＵＴへの電圧出力が可能にされる。
【００４３】
エラーアンプ１０１は、例えば差動増幅回路であって、イネーブル信号ＥＮ１によって活性・非活性が制御される。エラーアンプ１０１の出力ノードＥＯ１に接続された位相補償回路１０３における位相補償容量ＣＣ１は、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作が切り替わる直前の所定の期間に、プリバイアス回路１２によってプリバイアスされる。プリバイアス回路１２は、位相補償容量ＣＣ１が、スイッチングレギュレータ１０の制御ループが閉じた状態（スイッチングレギュレータ１０によって出力電圧ＶＯＵＴを供給している状態）におけるバイアス状態になるように、位相補償容量ＣＣ１に対するプリバイアス電圧ＶＢ１の供給が可能にされる。以下、プリバイアス回路１２について詳細に説明する。
【００４４】
エラーアンプ１０１の帰還ループが閉じてスイッチングレギュレータ１０によって出力電圧ＶＯＵＴが安定して供給されている状態では、位相補償容量ＣＣ１の両端の電圧は、エラーアンプ１０１の出力ノードＥＯ１の電圧と略等しい。この状態におけるエラーアンプ１０１の出力電圧Ｖｃは、下記の近似式（式１）によって表すことができる。ここで、ＶＩＮは入力電圧であり、ＶＯＵＴは出力端子ＯＵＴの電圧である。また、前述したように、Ｖ１は周期信号ＶＰ（三角波）のボトム電圧であり、Ｖ２は周期信号ＶＰの振幅電圧である。
【００４５】
【数１】
2014128038.tif 000003
【００４６】
すなわち、スイッチングレギュレータ１０によって出力電圧ＶＯＵＴを安定して供給している状態においては、エラーアンプ１０１の出力電圧Ｖｃはスイッチングレギュレータ１０の出力電圧ＶＯＵＴと入力電圧ＶＩＮの比率に応じて決定される。したがって、スイッチングレギュレータ１０の制御ループが閉じていない状態においても、位相補償容量ＣＣ１が当該制御ループが閉じた状態と同じバイアス状態になるようにするためには、上記（式１）で表される電圧をプリバイアス電圧ＶＢ１として生成すればよい。プリバイアス電圧ＶＢ１を生成するための電圧発生回路１２１として、出力電圧ＶＯＵＴと入力電圧ＶＩＮを除算する除算回路を用いた回路構成を採用することも可能である。しかしながら、本実施の形態では、回路規模をより小さくするため、以下に示す回路構成によってプリバイアス電圧ＶＢ１を生成する。
【００４７】
前述したようにエラーアンプ１０１の出力電圧Ｖｃは上記（式１）によって近似されるが、出力電圧Ｖｃを更に近似した（式２）によって表すこともできる。ここで、Ａは係数である。
【００４８】
【数２】
2014128038.tif 000004
【００４９】
すなわち、エラーアンプ１０１の出力電圧Ｖｃは、スイッチングレギュレータ１０の出力電圧ＶＯＵＴと入力電圧ＶＩＮとの差に応じた電圧（ＶＯＵＴ−ＶＩＮ）によって表すことができる。そこで、図４に例示する回路によってプリバイアス電圧ＶＢ１を生成する。
【００５０】
図４は、プリバイアス回路１２の回路構成を例示する図である。同図に示されるように、出力電圧ＶＯＵＴ及び抵抗Ｒ２に基づいて生成した電流Ｉ２と、入力電圧ＶＩＮ及び抵抗Ｒ３に基づいて生成した電流Ｉ３との差に応じた電流（Ｉ３−Ｉ２）に、定電流Ｉ１を加算した電流Ｉｃを抵抗Ｒ１に流し込むことによって電圧ＶＢ１を生成する。具体的な回路構成は以下である。Ｎチャネル型のＭＯＳトランジスタＭＮ５、ＭＮ６によってカレントミラー回路を構成し、ゲート・ドレインが共通接続されたＭＯＳトランジスタＭＮ５のドレインと出力電圧ＶＯＵＴとの間に抵抗Ｒ２を接続する。また、Ｎチャネル型のＭＯＳトランジスタＭＮ３、ＭＮ４によってカレントミラー回路を構成し、ゲート・ドレインが共通接続されたＭＯＳトランジスタＭＮ３のドレインと入力電圧ＶＩＮとの間に抵抗Ｒ３を接続する。Ｐチャネル型のＭＯＳトランジスタＭＰ３、ＭＰ４によってカレントミラー回路を構成し、ＭＯＳトランジスタＭＮ４に流れる電流をＭＯＳトランジスタＭＮ６のドレインが接続されるノードに供給する。更に、Ｐチャネル型のＭＯＳトランジスタＭＰ５、ＭＰ６によってカレントミラー回路を構成し、ＭＯＳトランジスタＭＰ４に流れる電流Ｉ３とＭＯＳトランジスタＭＮ６に流れる電流Ｉ２との差分の電流（Ｉ３−Ｉ２）を抵抗Ｒ１に供給する。また、定電流源回路１２２によって生成した電流Ｉ１を抵抗Ｒ１に供給する。これにより、抵抗Ｒ１の両端に発生するプリバイアス電圧ＶＢ１は、下記（式３）よって表される。ここで、ＶＧＳ３はＭＯＳトランジスタＭＮ３のゲート・ソース間電圧であり、ＶＧＳ５はＭＯＳトランジスタＭＮ５のゲート・ソース間電圧である。
【００５１】
【数３】
2014128038.tif 000005
【００５２】
ここで、例えば、ＶＧＳ３≒ＶＧＳ５とし、Ｒ２＝Ｒ３とすると、上記（式３）は（式４）で表される。
【００５３】
【数４】
2014128038.tif 000006
【００５４】
（式２）及び（式４）から理解されるように、抵抗Ｒ１と電流Ｉ１との積が電圧Ｖ１と等しくなるように抵抗Ｒ１及び定電流源１２２を設計するとともに抵抗Ｒ１と抵抗Ｒ２の比率を調整すれば、エラーアンプ１０１の出力電圧Ｖｃと等しくなるようなプリバイアス電圧ＶＢを容易に生成することができる。
【００５５】
次に、シリーズレギュレータ１１及びスイッチングレギュレータ１０の切り替わり時における各機能部の動作について、図５を用いて詳細に説明する。図５は、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作の切り替わり時のタイミングチャートを例示する図である。同図では、時刻ｔ０の初期状態において、電源装置１がスイッチングレギュレータ１０による電圧供給を可能とする動作モード（以下、ＳＷＲＥＧモードと称する。）で動作しているものとする。この状態では、切替制御部１４がイネーブル信号ＥＮ１、ＥＮ２、ＥＮ３を例えばハイレベルにすることによって、スイッチングレギュレータ１０におけるエラーアンプ１０１、ＰＷＭコンパレータ１０２、及びドライバ回路１０４が活性化され、ＰＷＭコンパレータ１０２には周期信号ＶＰが供給される。これにより、スイッチングレギュレータ１０による電圧出力が可能にされる。このとき、スイッチ回路ＳＷ１は制御信号ＣＳ１によってオフ状態にされ、エラーアンプ１０１の位相補償容量ＣＣ１にプリバイアス電圧ＶＢ１は供給されない。他方、シリーズレギュレータ１１は、切替制御部１４がイネーブル信号ＥＮ５を例えばローレベルにすることによって、出力トランジスタ回路１１２が非活性状態にされるため、電圧出力が停止される。また、切替制御部１４が制御信号ＣＳ３によってプリバイアス回路１３のスイッチ回路ＳＷ３をオン状態にすることにより、エラーアンプ１１１の位相補償容量ＣＣ２にプリバイアス電圧ＶＢ２が供給される。これにより、シリーズレギュレータ１１の制御ループが閉じていない状態においても、位相補償容量ＣＣ２のバイアス状態が維持される。このとき、エラーアンプ１１１は、切替制御部１４がイネーブル信号ＥＮ４を例えばハイレベルにすることによって活性状態にされるが、制御信号ＣＳ２によってエラーアンプ１１１の反転入力端子（−端子）がノードＲＥＦに接続されるため、エラーアンプ１１１の出力電圧はシリーズレギュレータ１１の制御ループが閉じているときと同程度の電圧となる。これにより、エラーアンプ１１１の動作を停止させなくても、位相補償容量ＣＣ２のプリバイアス状態に悪影響を及ぼす虞はない。また、スイッチングレギュレータ１０の動作中にエラーアンプ１１１を停止させないので、スイッチングレギュレータからシリーズレギュレータに動作を切り替えたときに、シリーズレギュレータが起動するまでの時間を短くすることができ、出力電圧ＶＯＵＴを速やかに安定させることが可能となる。
【００５６】
その後、時刻ｔ１において、シリーズレギュレータ１０による電圧供給を可能とする動作モード（以下、ＬＤＯモードと称する。）がモード切替信号ＭＯＤによって指示されると、切替制御部１４は、イネーブル信号ＥＮ０〜ＥＮ３を例えばローレベルにすることにより、発振回路１０５、エラーアンプ１０１、ＰＷＭコンパレータ１０２、及びドライバ回路１０４を非活性化する。これにより、スイッチングレギュレータ１０による電圧出力が停止される。また、切替制御部１４は、イネーブル信号ＥＮ４のハイレベル状態を維持しながらイネーブル信号ＥＮ５をハイレベルにするとともに、制御信号ＣＳ２によってエラーアンプ１１１の反転入力端子をノードＳＥＮに接続することにより、シリーズレギュレータ１１の制御ループを閉じる。また、切替制御部１４は、制御信号ＣＳ３によってスイッチ回路ＳＷ３をオフ状態にすることにより、エラーアンプ１１１の位相補償容量ＣＣ２に対するプリバイアス電圧ＶＢ２は供給を停止する。これにより、シリーズレギュレータ１１による電圧出力が可能にされる。このとき、エラーアンプ１１１の位相補償容量ＣＣ２に供給されていたバイアス電圧ＶＢ２により、エラーアンプ１１１の出力ノードＥＯ２がシリーズレギュレータ１１の制御ループが閉じて安定したときと同程度のバイアス状態からエラーアンプ１１１の動作が開始される。これにより、出力トランジスタ回路１１２における入力段のＭＯＳトランジスタＭＮ１は、シリーズレギュレータ１１による電圧出力が安定したときと同程度のバイアス状態から動作が開始されるので、スイッチングレギュレータ１０からシリーズレギュレータ１１に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。
【００５７】
その後の時刻ｔ２において、モード切替信号ＭＯＤによりＳＷＲＥＧモードが指示されると、切替制御部１４は先ず、イネーブル信号ＥＮ０をハイレベルにすることにより発振回路１０５を活性化させる。また、切替制御部１４が制御信号ＣＳ１によってスイッチ回路ＳＷ１をオン状態にすることにより、エラーアンプ１０１の位相補償容量ＣＣ１にプリバイアス電圧ＶＢ１が供給される。これにより、エラーアンプ１０１の出力ノードＥＯ１は、スイッチングレギュレータ１０の制御ループが閉じたときと同程度の電圧にされる。その後、所定の時間が経過した時刻ｔ３において、切替制御部１４は、イネーブル信号ＥＮ５をローレベルにすることにより出力トランジスタ回路１１２を非活性化するとともに、制御信号ＣＳ２によってエラーアンプ１１１の反転入力端子をノードＲＥＦに接続させることにより、シリーズレギュレータ１１による電圧出力を停止させる。また、切替制御部１４は、イネーブル信号ＥＮ０〜ＥＮ３を例えばハイレベルにすることによりエラーアンプ１０１、ＰＷＭコンパレータ１０２、及びドライバ回路１０４を活性化させるとともに、制御信号ＣＳ１によってスイッチ回路ＳＷ１をオフ状態にすることにより、位相補償容量ＣＣ１に対するプリバイアス電圧ＶＢ１の供給を停止させる。これにより、スイッチングレギュレータ１０による電圧出力が可能にされる。このとき、エラーアンプ１０１の位相補償容量ＣＣ１に供給されていたバイアス電圧ＶＢ１により、エラーアンプ１０１の出力ノードＥＯ１がスイッチングレギュレータ１０の制御ループが閉じて安定したときと同程度の電圧になった状態から、エラーアンプ１０１の動作が開始される。これにより、ＰＷＭコンパレータ１０２は、スイッチングレギュレータ１０の制御ループが閉じて安定したときと同程度のパルス幅の信号ＰＷＭを出力するから、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。
【００５８】
以上、実施の形態１に係る電源装置１によれば、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替えるときの出力電圧ＶＯＵＴの変動を抑えることができる。また、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作を切り替えるときには、エラーアンプ１０１の帰還ループを開いた状態で位相補償容量ＣＣ１のプリバイアスを行うので、シリーズレギュレータ１１の動作中にスイッチングレギュレータ１０におけるエラーアンプ１０１やＰＷＭコンパレータ１０２等を動作させる必要はない。すなわち、従来のようにスイッチングレギュレータとシリーズレギュレータをオーバーラップさせて動作させる期間を設けたり、シリーズレギュレータの動作中にスイッチングレギュレータのエラーアンプを通常制御ループとは別の制御ループで動作させたりする必要はないから、レギュレータを切り替えるための制御が容易となり、電源装置の消費電流の低減も期待できる。
【００５９】
≪実施の形態２≫
実施の形態１では、スイッチングレギュレータの動作中にシリーズレギュレータの位相補償容量をプリバイアスする構成を例示したが、本実施の形態では、シリーズレギュレータの出力をシリーズレギュレータのエラーアンプの反転入力端子に接続することで、スイッチングレギュレータの動作中にシリーズレギュレータのエラーアンプの出力電圧を安定させる構成を例示する。
【００６０】
図６に実施の形態２に係る電源装置を例示する。同図における電源装置２において、電源装置１と同一構成要素には同一の符号を付してその詳細な説明を省略する。同図に示される電源装置２では、シリーズレギュレータのプリバイアス回路１３が不要とされる。電源装置２におけるシリーズレギュレータ２１は、エラーアンプ１１１の反転入力端子の接続先を、ノードＳＥＮと出力トランジスタ回路１１２の出力ノードＯＵＴ＿ＬＤＯの間で切り替えるためのスイッチ回路ＳＷ４を備える。スイッチ回路ＳＷ４による接続ノードの切り替えは切替制御部２４から出力される制御信号ＣＳ４によって制御される。更に、シリーズレギュレータ２１は、出力トランジスタ回路１１２の出力ノードＯＵＴ＿ＬＤＯと出力端子ＯＵＴとの間に設けられたスイッチ回路ＳＷ５を備える。スイッチ回路ＳＷ５のオン・オフは、制御信号ＣＳ５によって切替可能にされる。
【００６１】
図７に、電源装置２におけるレギュレータの動作の切り替わり時のタイミングチャートを例示する。同図では、時刻ｔ０の初期状態において、電源装置１がＳＷＲＥＧモードで動作しているものとする。この状態では、スイッチングレギュレータ１０における各機能部は、前述の図５と同様に制御される。他方、シリーズレギュレータ２１における各機能部は以下のように制御される。切替制御部２４が、制御信号ＣＳ５によってスイッチ回路ＳＷ５をオフ状態にすることよって出力トランジスタ回路１１２を非活性化する。これにより、シリーズレギュレータ２１の電圧出力が停止される。また、切替制御部２４が制御信号ＣＳ４によってエラーアンプ１１１の反転入力端子をノードＯＵＴ＿ＬＤＯに接続させる。このとき、切替制御部２４はイネーブル信号ＥＮ４、ＥＮ５を例えばハイレベルに維持することによって、エラーアンプ１１１及び出力トランジスタ回路１１２の活性状態を維持する。これにより、出力トランジスタ回路１１２の出力ノードＯＵＴ＿ＬＤＯの電圧が基準電圧ＶＲＥＦと等しくなるように制御される。すなわち、シリーズレギュレータ２１のエラーアンプ１１１の反転入力端子の電圧が基準電圧ＶＲＥＦと等しくなるように制御される。これにより、シリーズレギュレータ２１による電圧出力が停止した状態においても、シリーズレギュレータ２１のエラーアンプ１１１の出力電圧は、シリーズレギュレータ１１の制御ループが閉じているときと同程度の電圧となる。これにより、プリバイアス回路を別途用意しなくても、プリバイアス回路によって位相補償容量ＣＣ２をプリバイアスした場合と同様の効果が得られる。
【００６２】
その後の時刻ｔ１において、モード切替信号ＭＯＤによりＬＤＯモードが指示されると、切替制御部２４は前述の図５と同様の手順でイネーブル信号ＥＮ０〜ＥＮ３等を制御することにより、スイッチングレギュレータ１０による電圧出力を停止させる。また、切替制御部２４は、イネーブル信号ＥＮ４、ＥＮ５のハイレベル状態を維持しながら、制御信号ＣＳ４によってエラーアンプ１１１の反転入力端子をノードＳＥＮに接続させるとともに、制御信号ＣＳ５によってスイッチ回路ＳＷ５をオン状態にする。これにより、シリーズレギュレータ２１による電圧出力が可能にされる。このとき、エラーアンプ１１１の出力ノードＥＯ２がシリーズレギュレータ２１の制御ループが閉じて安定したときと同程度の電圧になった状態から、エラーアンプ１１１の動作が開始される。これにより、出力トランジスタ回路１１２における入力段のＭＯＳトランジスタＭＮ１は、シリーズレギュレータ１１が安定したときと同程度のバイアス状態から動作が開始されるので、スイッチングレギュレータ１０からシリーズレギュレータ１１に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。
【００６３】
その後の時刻ｔ２において、モード切替信号ＭＯＤにより電源装置１に対してＳＷＲＥＧモードが指示されると、切替制御部２４は前述の図５と同様の手順でイネーブル信号ＥＮ０〜ＥＮ３等を制御することにより、所定の時間が経過した時刻ｔ３においてスイッチングレギュレータ１０による電圧出力を可能にする。また、切替制御部２４は、時刻ｔ３において、制御信号ＣＳ４によってエラーアンプ１１１の反転入力端子をノードＯＵＴ＿ＬＤＯに接続させるとともに、制御信号ＣＳ５によってスイッチ回路ＳＷ５をオフ状態にすることにより、シリーズレギュレータ２１による電圧出力を停止させる。
【００６４】
以上、実施の形態２に係る電源装置２によれば、電源装置１と同様に、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替えるときの出力電圧ＶＯＵＴの変動を抑えることができる。また、シリーズレギュレータの位相補償容量ＣＣ２をプリバイアスするためのプリバイアス回路が不要となるから、電源装置２の回路規模をより小さくすることができる。
【００６５】
≪実施の形態３≫
実施の形態１では、スイッチングレギュレータにおけるエラーアンプの出力ノードとグラウンドノードとの間に接続された位相補償容量をプリバイアスする構成を例示したが、本実施の形態では、スイッチングレギュレータにおけるエラーアンプの出力ノードと反転入力端子との間に接続された位相補償容量をプリバイアスする構成を例示する。
【００６６】
図８に実施の形態３に係る電源装置を例示する。同図における電源装置３において、電源装置１、２と同一構成要素には同一の符号を付してその詳細な説明を省略する。同図に示される電源装置３では、スイッチングレギュレータ３０におけるエラーアンプ３０１はオペアンプ構成とされ、エラーアンプ３０１の出力端子とエラーアンプ３０１の反転入力端子（−端子）との間に位相補償回路３０３が接続される。位相補償回路３０３は、例えば、エラーアンプ３０１の出力端子とエラーアンプ３０１の反転入力端子との間に直列接続された抵抗ＲＣ３と位相補償容量ＣＣ３とから構成される。エラーアンプ３０１の出力端子とノードＥＯ１との間にはスイッチ回路ＳＷ６が接続され、例えばエラーアンプ３０１と同様にイネーブル信号ＥＮ１によってオン・オフが制御される。
【００６７】
プリバイアス回路３２は、シリーズレギュレータ１１によって出力電圧ＶＯＵＴが生成されているときにも、位相補償容量ＣＣ３がスイッチングレギュレータ１０の制御ループが閉じているとき（スイッチングレギュレータ３０によって出力電圧ＶＯＵＴが安定供給されているとき）と同じバイアス状態になるように、位相補償容量ＣＣ３に対する電圧ＶＢ３の供給が可能にされる。プリバイアス回路３２は、実施の形態１におけるプリバイアス回路１２による電圧ＶＢ１と同様の生成原理によって電圧ＶＢ３を生成することが可能であるが、位相補償容量ＣＣ３のバイアス電圧の基準ノードがグラウンドノードではなくノードＳＥＮとなるため、この点を考慮して電圧ＶＢ３を生成する必要がある。
【００６８】
切替制御部１４によるスイッチングレギュレータ３０及びシリーズレギュレータ１１の制御方法は、前述の図５と同様である。ただし、位相補償容量ＣＣ３をプリバイアスするときには、イネーブル信号ＥＮ１によってスイッチ回路ＳＷ６をオフ状態にすることにより、出力ノードＥＯ１をハイインピーダンス状態にする。これによれば、電源装置１と同様に、位相補償容量ＣＣ３をプリバイアスすることができる。
【００６９】
以上、実施の形態３に係る電源装置３によれば、電源装置１と同様に、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替えるときの出力電圧ＶＯＵＴの変動を抑えることができる。
【００７０】
≪実施の形態４≫
実施の形態１では、シリーズレギュレータにおけるエラーアンプの出力ノードとグラウンドノードの間に接続された位相補償容量をプリバイアスする構成を例示したが、本実施の形態では、シリーズレギュレータの位相補償容量を出力電圧の検出用抵抗と並列に接続した場合の構成を例示する。
【００７１】
図９に実施の形態４に係る電源装置を例示する。同図に示される電源装置４において、電源装置１乃至３と同一構成要素には同一の符号を付してその詳細な説明を省略する。同図に示される電源装置４におけるシリーズレギュレータ２１は、エラーアンプ１１１の反転入力端子の接続先を切り替えるスイッチ回路が取り除かれ、当該反転入力端子は直接ノードＳＥＮに接続される。シリーズレギュレータ４１の位相補償容量ＣＣ４は、出力電圧ＶＯＵＴの検出用の抵抗Ｒｘと並列に接続される。
【００７２】
切替制御部４４によるスイッチングレギュレータ１０側の制御方法は、前述の図５と同様である。切替制御部４４によるシリーズレギュレータ４１の制御は、イネーブル信号ＥＮ４、ＥＮ５によって行われる。具体的には、切替制御部４４は、図５と同様にモード切替信号ＭＯＤに関わらずイネーブル信号ＥＮ４をハイレベルに維持することによりエラーアンプ１１１の活性状態を維持しつつ、イネーブル信号ＥＮ５を切り替えることによりシリーズレギュレータ４１による電圧の出力と停止を制御する。これによれば、スイッチングレギュレータ１０による電圧出力が行われている場合においてもシリーズレギュレータ４１の位相補償容量ＣＣ４はシリーズレギュレータレギュレータ１０の制御ループが閉じて安定したときと同程度のバイアス状態となるので、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。
【００７３】
これによれば、電源装置１と同様に、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替えるときの出力電圧ＶＯＵＴの変動を抑えることができる。また、シリーズレギュレータの位相補償容量をプリバイアスするための回路が不要となり、回路規模をより小さくすることができる。
【００７４】
≪実施の形態５≫
実施の形態１では、電圧帰還方式のスイッチングレギュレータの位相補償容量をプリバイアスする構成を例示したが、実施の形態５では、電流帰還方式のスイッチングレギュレータの位相補償容量をプリバイアスする構成を例示する。
【００７５】
図１０に実施の形態５に係る電源装置を例示する。同図に示される電源装置５において、電源装置１乃至４と同一構成要素には同一の符号を付してその詳細な説明を省略する。同図に示される電源装置５におけるスイッチングレギュレータ５０は、電流帰還方式のＤＣ−ＤＣコンバータを構成する。具体的にスイッチングレギュレータ５０は、電圧帰還型のスイッチングレギュレータ１０の機能部に加えて、電流センスアンプ５０１、電流検出用の抵抗ＲＳ、及びその他の図示されないスロープ補償回路等を含んで構成される。電流検出用の抵抗ＲＳは、インダクタＬと直列に接続され、インダクタＬに流れる電流を検出する。電流センスアンプ５０１は、電流検出用の抵抗ＲＳの両端の電圧を増幅することにより検出信号ＶＳを生成する。電流センスアンプ５０１によって生成された検出信号ＶＳは、図示されないスロープ補償回路によってスロープ補償が施されて、ＰＷＭコンパレータ１０２の反転入力端子に供給される。ＰＷＭコンパレータ１０２は、検出信号ＶＳとエラーアンプ１０１の出力ノードＥＯ１の電圧とを比較し、比較結果に応じたパルスを生成する。
【００７６】
電流センスアンプ５０１によって生成される検出信号ＶＳのピーク値ＶＳ＿ｐｅａｋは、例えば、下記（式５）によって近似される。ここで、Ｇａは電流センスアンプ５０１のゲインであり、ＩＯＵＴは負荷８に供給される負荷電流であり、ＬはインダクタンスＬの大きさであり、Ｔｓはスイッチング周期であり、Ｖｂｉaｓは電流センスアンプ５０１の出力ＤＣバイアス電圧である。また、Ｖｓｌｏｐｅはスロープ補償回路のスロープ電圧である。
【００７７】
【数５】
2014128038.tif 000007
【００７８】
プリバイアス回路５２は、位相補償回路ＣＣ１に供給するプリバイアス電圧ＶＢ５を生成する。具体的には、電源装置５の動作をシリーズレギュレータ１１からスイッチングレギュレータ５０に切り替えたときに負荷８に供給される負荷電流ＩＯＵＴの大きさに応じて決定される検出信号ＶＳのピーク値ＶＳ＿ｐｅａｋと等しくなるようなプリバイアス電圧ＶＢ５を生成する。その他の制御は、実施の形態１と同様にすることで、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。
【００７９】
以上、実施の形態５に係る電源装置５によれば、電圧帰還方式のスイッチングレギュレータを備える電源装置１と同様に、電流帰還方式のスイッチングレギュレータを備える電源装置においても、シリーズレギュレータとスイッチングレギュレータの動作を切り替えるときの出力電圧の変動を抑えることができる。
【００８０】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８１】
例えば、シリーズレギュレータとスイッチングレギュレータの動作を切り替える際の各機能部の切り替えタイミングは、図５や図７に示されるタイミングに限定されない。すなわち、シリーズレギュレータとスイッチングレギュレータの動作を切り替える際には、２つのレギュレータの出力が切り替わる前の段階で位相補償容量ＣＣ１やＣＣ２等がバイアスされていれば良く、イネーブル信号ＥＮ０〜ＥＮ５等の切り替わりタイミングは種々の変更が可能である。
【００８２】
また、プリバイアス回路１２における電圧発生回路１２１の構成として図４を例示したが、必ずしもこの構成に限られない。例えば、さらに低消費電流にするため、イネーブル信号によって電圧発生回路１２１の活性・非活性を制御可能な構成にしても良い。すなわち、図５や図７における時刻ｔ２からｔ３までの期間だけ電圧発生回路１２１による電流Ｉｃの生成を可能にし、それ以外の期間は電圧発生回路１２１の動作を停止させるように制御しても良い。
【００８３】
周期信号ＶＰは三角波に限られず、例えば鋸波であっても良い。この場合、鋸波の振幅を考慮してプリバイアス電圧ＶＢ１を生成する必要がある。
【００８４】
実施の形態１乃至５において、１チップの半導体装置で実現される範囲として、参照符号１００、２００、３００、４００、５００を例示したが、必ずしも上記の範囲に限定されるものではない。例えば、スイッチングレギュレータのハイサイドトランジスタＨＴＲ及びローサイドトランジスタＬＴＲを電源ＩＣとは別のＩＣとして構成しても良い。
【符号の説明】
【００８５】
１  電源装置
８  負荷
ＶＩＮ  入力電圧
ＶＯＵＴ  出力電圧
ＩＮ  入力端子
ＯＵＴ  出力端子
１０  スイッチングレギュレータ
１１  シリーズレギュレータ
１２、１３  プリバイアス回路
１４  切替制御部
Ｒｘ、Ｒｙ  出力電圧ＶＯＵＴの検出用抵抗
ＳＥＮ、ＲＥＦ、ＥＯ１、ＥＯ２  ノード
ＶＲＥＦ  基準電圧
１００  半導体装置
１０１、１１１  エラーアンプ
１０２  ＰＷＭコンパレータ
１１２  出力トランジスタ回路
１０３、１１３  位相補償回路
ＲＣ１、ＲＣ２  位相補償用の抵抗
ＣＣ１、ＣＣ２  位相補償容量
１０４  ドライバ回路
１０４１  プリドライバ回路
ＨＴＲ  ハイサイドトランジスタ
ＬＴＲ  ローサイドトランジスタ
１０５  発振回路
Ｌ  インダクタ
ＣＯＵＴ  出力容量
ＭＯＤ  モード切替信号
ＥＮ０〜ＥＮ５  イネーブル信号
ＣＳ１〜ＣＳ３  制御信号
ＶＰ  周期信号
ＳＷ１〜ＳＷ３  スイッチ回路
ＶＢ１、ＶＢ２  プリバイアス電圧
ＭＮ１〜ＭＮ６  Ｎチャネル型のＭＯＳトランジスタ
ＭＰ１〜ＭＰ６  Ｐチャネル型のＭＯＳトランジスタ
１１２０  スイッチ回路
１２１、１３１  電圧発生回路
１２２、１３２  電流源回路
Ｖ１  三角波のボトム電圧
Ｖ２  三角波の振幅
１２２  定電流源
Ｉ１、Ｉ２、Ｉ３、Ｉｃ  電流
Ｒ１〜Ｒ３  抵抗
２  電源装置
２００  半導体装置
２１  シリーズレギュレータ
ＯＵＴ＿ＬＤＯ  ノード
ＳＷ４、ＳＷ５  スイッチ回路
２４  切替制御部
３  電源装置
３００  半導体装置
３０  スイッチングレギュレータ
３０１  エラーアンプ
ＳＷ６  スイッチ回路
３０３  位相補償回路
ＲＣ３  位相補償用の抵抗
ＣＣ３  位相補償容量
３２  プリバイアス回路
ＶＢ３  プリバイアス電圧
４  電源装置
４００  半導体装置
４１  シリーズレギュレータ
４４  切替制御部
ＣＣ４  位相補償容量
５  電源装置
５００  半導体装置
５０  スイッチングレギュレータ
５０１  電流センスアンプ
ＲＳ  電流検出用の抵抗
ＶＳ  検出電圧
５２  プリバイアス回路
ＶＢ５  プリバイアス電圧
【図１】
2014128038.tif 000008
【図２】
2014128038.tif 000009
【図３】
2014128038.tif 000010
【図４】
2014128038.tif 000011
【図５】
2014128038.tif 000012
【図６】
2014128038.tif 000013
【図７】
2014128038.tif 000014
【図８】
2014128038.tif 000015
【図９】
2014128038.tif 000016
【図１０】
2014128038.tif 000017