(57)【要約】      （修正有）【課題】アナログ信号とデジタル信号を単一のアイソレーションチャンネルによって送受信することができる分離型通信システムを提供する。【解決手段】デジタル信号を送受信するためのシステム、デジタル信号及び／またはアナログ信号を単一のアイソレーターを介して送受信するためのシステム、ソリッドステート照明システム、またはＤＣ／ＤＣコンバータフィードバック調整制御システムであり、デジタル信号及びアナログ信号を周波数変調された信号に変調し、周波数変調された信号の各パルスを主パルス及び副パルスにさらに符号化する。【選択図】図２
2014207668.tif 000002
【特許請求の範囲】
【請求項１】
分離システムであって、
少なくとも１つのデジタル信号の論理状態に応じて少なくとも１つのアナログ信号を変調して、周波数変調された信号（周波数被変調信号という）を生成するように構成された変調器と、
前記変調器に電気的に結合された送信器と、
前記送信器に電気的に結合された信号アイソレーター
を備え、
前記送信器は、前記信号アイソレーターを介して前記周波数被変調信号を送るように構成され、
前記分離システムはさらに、
前記信号アイソレーターに電気的に結合された受信器であって、前記周波数被変調信号を検出して、該周波数被変調信号を復元された周波数被変調信号に復元するように構成された受信器と、
前記受信器に電気的に結合された周波数弁別器であって、前記復元された周波数被変調信号を復号するように構成され、かつ、前記少なくとも１つのデジタル信号を復元するように構成された周波数弁別器と、
前記受信器に電気的に結合されたフィルタリング回路であって、前記復元された周波数被変調信号をフィルタリングして、前記少なくとも１つのアナログ信号を復元するように構成されたフィルタリング回路
を備え、
前記信号アイソレーターは、前記送信器と前記受信器とを電気的に分離するように構成される、分離システム。
【請求項２】
前記変調器は、波形信号を生成するように構成された波形発生回路をさらに備える、請求項１のシステム。
【請求項３】
前記変調器は、前記波形発生器及び前記少なくとも１つのアナログ信号に電気的に結合されたコンパレータをさらに備える、請求項２のシステム。
【請求項４】
前記波形発生回路は、前記少なくとも１つのデジタル信号が一方の論理状態にあるときには第１の周波数の波形信号を生成し、前記少なくとも１つのデジタル信号が他方の論理状態にあるときには第２の周波数の波形信号を生成するように構成される、請求項３のシステム。
【請求項５】
前記フィルタリング回路は、前記復元された周波数被変調信号にしたがって開閉するスイッチを有するチャージポンプ回路をさらに備える、請求項１のシステム。
【請求項６】
前記フィルタリング回路は、受信した前記復元された周波数被変調信号の周波数にしたがって変化する電流を提供するように構成されたチャージポンプ回路をさらに備える、請求項１のシステム。
【請求項７】
前記変調器は、前記周波数被変調信号が、前記少なくとも１つのアナログ信号にしたがって生成されたパルス幅変調された信号を含むように構成される、請求項１のシステム。
【請求項８】
アイソレーターであって、
第１のアナログ信号及び第１のデジタル信号を有する第１の回路と、
第２の回路と、
前記第１の回路を前記第２の回路から分離する信号アイソレーターと、
前記第１の回路中の変調器であって、前記第１のデジタル信号の論理状態に応じて前記第１のアナログ信号を変調して、該変調器の出力として被変調信号を生成するように構成された変調器と、
前記第１の回路中の送信器であって、前記被変調信号を、前記第１の回路から前記信号アイソレーターを介して前記第２の回路へと送るように構成された送信器と、
前記信号アイソレーターに電気的に結合された受信器であって、前記被変調信号を検出して、該被変調信号を復元された被変調信号に復元するように構成された受信器と、
前記第２の回路中の復元回路であって、前記復元された被変調信号から前記デジタル信号及び前記アナログ信号を復元するように構成された復元回路
を備えるアイソレーター。
【請求項９】
前記被変調信号は複数のパルスを含み、
前記第１の回路は、前記被変調信号のパルスの各々を主パルス及び副パルスにそれぞれ変換するように構成されたエンコーダーを備え、該主パルスの長さは、該副パルスの長さよりも相当長く、
前記主パルスと前記副パルスの各々は、第１のエッジ遷移と第２のエッジ遷移をそれぞれ有することからなる、請求項８のアイソレーター。
【請求項１０】
前記被変調信号のパルスの各々は、ある持続時間を有し、
前記被変調信号のパルスの各々の前記持続時間は、
i)前記主パルスの第１のエッジ遷移から前記副パルスの第１のエッジ遷移まで、または、
ii)前記主パルスの第２のエッジ遷移から前記副パルスの第２のエッジ遷移まで、または、
iii)前記副パルスの第１のエッジ遷移から前記主パルスの第１のエッジ遷移まで、または、
iv)前記副パルスの第２のエッジ遷移から前記主パルスの第２のエッジ遷移まで
の時間として測定される持続時間とほぼ同じである、請求項９のアイソレーター。
【請求項１１】
前記エンコーダーが、所定時間経過後にキープアライブパルスを符号化するようにさらに構成される、請求項１０のアイソレーター。
【請求項１２】
前記第２の回路が、前記所定時間よりも長い時間の間前記キープアライブパルスを検出するように構成されたウォッチドッグ回路をさらに備える、請求項１１のアイソレーター。
【請求項１３】
前記第２の回路が、前記キープアライブパルスをフィルリングによって除去して、前記主パルス及び前記副パルスを出力するように構成されたフィルターを有する、請求項１２のアイソレーター。
【請求項１４】
前記キープアライブパルスはある持続時間を有し、
前記副パルスはある持続時間を有し、
前記キープアライブパルスの持続時間は、前記副パルスの持続時間よりも短い、請求項１３のアイソレーター。
【請求項１５】
前記エッジ遷移は、立ち上がりエッジと立ち下がりエッジの一方である、請求項１０のアイソレーター。
【請求項１６】
前記第２の回路は、前記主パルス及び前記副パルスから前記被変調信号を復元するように構成されたデコーダーを備える、請求項９のアイソレーター。
【請求項１７】
前記デコーダーはトグルフリップフロップを備える、請求項１６のアイソレーター。
【請求項１８】
前記第１のアナログ信号はパルス幅変調を用いて変調され、前記第１のデジタル信号は周波数変調を用いて変調される、請求項８のアイソレーター。
【請求項１９】
少なくとも１つのデジタル信号及び少なくとも１つのアナログ信号を第１の回路から送信して第２の回路で受信するための制御システムであって、
前記少なくとも１つのデジタル信号の論理状態に応じて第１の被変調信号を生成するように構成された波形発生器と、
前記被変調信号によって前記少なくとも１つのアナログ信号を第２の被変調信号にさらに変調するように構成された変調器と、
前記変調器に電気的に結合された送信器と、
前記送信器に電気的に結合された信号アイソレーター
を備え、
前記送信器は、前記信号アイソレーターを介して前記第２の被変調信号を送るように構成され、
前記制御システムはさらに、
前記信号アイソレーターに電気的に結合された受信器であって、前記第２の被変調信号を復元された被変調信号に復元するように構成された受信器と、
前記少なくとも１つのアナログ信号を復元されたアナログ信号に復元し、かつ、前記少なくとも１つのデジタル信号を復元されたデジタル信号に復元するように構成された復元回路
を備えることからなる、制御システム。
【請求項２０】
前記システムは、追加のデジタル信号を送受信するように構成され、
前記変調器は、前記少なくとも１つのアナログ信号を、前記少なくとも１つのデジタル信号の論理状態及び前記追加のデジタル信号の論理状態に応じて変調して、前記被変調信号を生成するようにさらに構成される、請求項１９のシステム。
【請求項２１】
前記復元回路は、さらに、前記復元された被変調信号を復号するように構成され、かつ、前記追加のデジタル信号を復元するように構成される、請求項２０のシステム。
【請求項２２】
前記少なくとも１つのデジタル信号及び前記追加のデジタル信号は、周波数変調に基づいて変調され、前記復元回路は、前記少なくとも１つのデジタル信号及び前記追加のデジタル信号を復元するための周波数弁別器を備える、請求項２１のシステム。
【請求項２３】
前記システムは、直流／直流電圧変換器フィードバック調節制御システムの一部を構成する、請求項１９のシステム。
【請求項２４】
前記直流／直流電圧変換器フィードバック調節制御システムが、
前記第２の回路中のスイッチモード電源コントローラと、
絶縁変圧器であって、前記第２の回路から電流を該絶縁変圧器の入力として受け取り、かつ、該絶縁変圧器からの出力電圧を前記第１の回路に提供するように構成された絶縁変圧器と、
前記第１の回路中の整流回路であって、前記絶縁変圧器に結合されて、絶縁されたＤＣ出力電圧を提供するように構成された整流回路と、
前記第１の回路中の電圧監視回路であって、前記少なくとも１つのアナログ信号を前記第２の回路へのフィードバックとして生成するように構成された電圧監視回路と、
前記少なくとも１つのアナログ信号から前記少なくとも１つのデジタル信号を障害信号として生成するように構成されたコンパレータ
を備え、
前記第２の回路中の前記スイッチモード電源コントローラは、前記第１の回路からのフィードバックとしての前記復元されたデジタル信号及び前記復元されたアナログ信号に電気的に結合されることからなる、請求項２３のシステム。
【請求項２５】
絶縁ゲートバイポーラトランジスタ及び電流監視回路をさらに備え、前記電流監視回路は、追加のデジタル信号を過電流障害信号として生成するように構成される、請求項２４のシステム。
【請求項２６】
ソリッドステート照明システムの一部を構成する請求項１９のシステム。
【請求項２７】
前記ソリッドステート照明システムが、
前記第２の回路中のスイッチモード電源コントローラと、
絶縁変圧器であって、前記第２の回路から電流を該絶縁変圧器の入力として受け取り、かつ、該絶縁変圧器からの出力電圧を前記第１の回路に提供するように構成された絶縁変圧器と、
前記第１の回路中の整流回路であって、前記絶縁変圧器に結合されて、絶縁されたＤＣ出力電圧を提供するように構成された整流回路と、
前記第１の回路中の電圧監視回路であって、電圧検出信号を生成するように構成された電圧監視回路と、
前記第１の回路中のコンパレータであって、前記電圧検出信号から前記少なくとも１つのデジタル信号を障害信号として生成するンパレータと、
前記第１の回路中の複数の光源であって、前記絶縁されたＤＣ出力電圧に結合された複数の光源と、
前記第１の回路中の電流検出回路であって、前記複数の光源に結合されて、前記少なくとも１つのアナログ信号を、前記第２の回路中の前記スイッチモード電源コントローラへのアナログフィードバックとして提供するように構成された電流検出回路
を備え、
前記第２の回路中の前記スイッチモード電源コントローラは、前記第１の回路からのフィードバックとしての前記復元されたデジタル信号及び前記復元されたアナログ信号に電気的に結合されることからなる、請求項２６のシステム。
【請求項２８】
エンコーダー、送信器、受信器、分離障壁、及びデコーダーを備えるアイソレーターであって、
前記エンコーダーは、該エンコーダーへの入力としての複数のパルスを有するデジタル信号に結合され、前記エンコーダーは、前記デジタル信号のそれぞれのパルスが主パルス及び副パルスに変換されるように、前記デジタル信号のパルスの各々を符号化信号にそれぞれ符号化するように構成され、前記主パルスの持続時間は、前記副パルスの持続時間よりも長く、
前記送信器は前記エンコーダーに電気的に結合されて、前記符号化信号を送信するように構成され、
前記受信器は、前記符号化信号を受信するために前記送信器に近接して形成され、
前記分離障壁は、前記送信器及び前記受信器に近接して形成されて、前記送信器と前記受信器とを電気的に分離すると共に、前記符号化信号を前記送信器から前記分離障壁を介して送ることができるようにし、
前記デコーダーは、前記受信器に電気的に結合されて、前記符号化信号を、前記デジタル信号と実質的に同じである復元されたデジタル信号へと復号するように構成されることからなる、アイソレーター。
【請求項２９】
前記エンコーダーが、
前記第１の充電／放電電流を制御するように構成されたトランジスタと、
前記トランジスタに電気的に結合されたコンデンサーと、
前記デジタル信号に電気的に結合されたスイッチであって、前記デジタル信号の論理状態に依存して、前記トランジスタからの充電電流が前記コンデンサーを充電するように構成されたスイッチと、
前記コンデンサーに結合されて、該コンデンサーにかかっている電圧を検出するように構成されたコンパレータ
を備えることからなる、請求項２８のアイソレーター。
【請求項３０】
前記エンコーダーは、ある待ち時間経過後の前記デジタル信号に応答して、前記主パルスと前記副パルスの一方を生成するように構成され、前記副パルスは、前記待ち時間にほぼ等しいパルス持続時間を有する、請求項２８のアイソレーター。
【請求項３１】
前記エンコーダーは遅延回路及び論理回路を備え、前記遅延回路及び前記論理回路は、前記副パルスを生成するように構成される、請求項２８のアイソレーター。
【請求項３２】
前記符号化信号の各パルスは符号化されたパルス持続時間を有し、
前記主パルスは主パルス持続時間を有し、
前記副パルスは副パルス持続時間を有し、
前記主パルスと前記副パルスの間の遅延はある遅延持続時間を有し、
前記符号化されたパルス持続時間のそれぞれは、前記主パルス持続時間と前記副パルス持続時間と前記遅延持続時間との和にほぼ等しい、請求項２８のアイソレーター。
【請求項３３】
第１のデジタル信号及び第１のアナログ信号をアイソレーターを介して伝送するための方法であって、
前記第１のデジタル信号の論理状態に応じて前記第１のアナログ信号を変調して、被変調信号を生成するステップと、
前記被変調信号を前記アイソレーターを介して送信するステップと、
前記被変調信号を受信して復元するステップと、
前記第１のデジタル信号を復元された第１のデジタル信号へと復元するステップと、
前記アナログ信号を復元された第１のアナログ信号へと復元するステップ
を含む方法。
【請求項３４】
前記第１のアナログ信号はパルス幅変調によって変調され、前記第１のデジタル信号は周波数変調によって変調される、請求項３３の方法。
【請求項３５】
前記被変調信号は複数のパルスを含み、
前記方法は、前記アイソレーターを介して前記被変調信号を送信する前に、前記主パルスの持続時間が前記副パルスの持続時間よりも相当長くなるように、前記被変調信号のパルスの各々を１つの主パルス及び１つの副パルスにそれぞれ変換することによって、前記被変調信号を符号化することをさらに含むことからなる、請求項３３の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、2010年9月21日に提出された「Transmitting and Receiving Digitaland Analog Signals across an Isolator」と題する米国特許出願第12/886,672号の一部継続出願であり、当該出願第12/886,672は参照により本明細書に組み込まれるものとする。
本明細書に記載されている本発明の種々の実施形態は、ガルバニックアイソレーター（galvanic isolator）、該アイソレーターに関連するコンポーネント、デバイス（または装置）、システム及び方法などのアイソレーターの分野に関連する。
【背景技術】
【０００２】
分離障壁（アイソレーションバリアまたはアイソレーターともいう）を介してアナログ信号とデジタル信号の両方が送信される分離型通信システムでは、２つの分離チャンネル（アイソレーションチャンネル）は、典型的には、該障壁を通過する（または超える）２つの異なるタイプの信号を伝送することが必要である。そのような分離型通信システムを図１に示す。図１では、分離型通信システム５中の入力アナログ信号１０は、アナログアイソレーター１４を横断して受信器１６によって受信されるように送信器１２によって送信され、受信器１６はこれに応答して出力アナログ信号１８を生成し、一方、入力デジタル信号２０は、デジタルアイソレーター２４を横断して受信器２６によって受信されるように送信器２２によって送信され、受信器２６はこれに応答して出力デジタル信号２８を生成する。かかるシステム５に２つの異なるタイプのアイソレーターを要求することによって追加のコストがかかる。さらに、スペースの制約のために、集積回路パッケージ内で２つのアイソレーターを利用することができない場合もある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】（追って補充）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アナログ信号とデジタル信号を単一のアイソレーションチャンネルによって送受信することができる分離型通信システムが必要とされている。
【課題を解決するための手段】
【０００５】
いくつかの実施形態では、アイソレーターを横断してデジタル信号及びアナログ信号を送受信するためのシステムが提供されるが、該システムは、変調器、該変調器に動作可能に接続された送信器、該変調器に動作可能に接続された信号アイソレーター、該アイソレーターに動作可能に接続された受信器、該受信器に動作可能に接続された周波数弁別器、及び、該受信器に動作可能に接続されたフィルター回路（フィルタリング回路ともいう）を備える。該変調器は、アナログ信号、及び第１の周波数を有する第１のデジタル信号を入力として受け入れるように構成されており、該変調器はさらに、該第１のデジタル信号の該第１の周波数及び対応する論理状態にしたがって該アナログ信号を変調して、該送信器に対する出力として周波数変調された信号（ＦＭ信号）を形成するように構成される。該送信器は、該アイソレーターを横断して受信器の入力へと伝送するために、該ＦＭ信号を符号化（エンコード）して該アイソレーターに送るように構成されている。該受信器は、受信したＦＭ信号を該周波数弁別器及び該フィルター回路に提供する。該周波数弁別器は、該ＦＭ信号を復号化（デコード）して、再構成された第１のデジタル信号をその出力として提供するように構成されており、該フィルター回路は、該ＦＭ信号をフィルタリングして、アナログ信号をその出力として提供するように構成されている。
【０００６】
他の実施形態では、ソリッドステート照明システムが提供される。
該システムは、
ＡＣ電圧源に動作可能に接続されて該ＡＣ電圧が入力されるＡＣ／ＤＣ整流回路であって、整流されたＤＣ出力電圧を提供するように構成されたＡＣ／ＤＣ整流回路と、
スイッチモード電源（switched mode power supply：SMPS）コントローラを有する絶縁変圧器であって、該整流されたＤＣ出力電圧を入力として受け取って分離（または電気的に絶縁）されたＤＣ出力電圧を提供するように構成された絶縁変圧器と、
直列に接続されて、該分離されたＤＣ出力電圧によって駆動される少なくとも第１及び第２の複数のLEDを有する照明回路と、
該照明回路内の電流検出ノードに動作可能に接続されて、検出した電流信号を出力として提供するように構成された電流検出回路と、
該照明回路に対して並列に配置されて、分圧回路（分圧ネットワーク）の第１の抵抗器と第２の抵抗器の間に配置された電圧検出ノードを有する電圧検出回路（または電圧監視回路）であって、電圧監視信号を該電圧検出ノードを介して出力として提供するように構成された電圧検出回路と、
該電圧監視信号及び第１の基準電圧を入力として受信するように構成された第１のコンパレータ（比較器）であって、該電圧監視信号が所定の閾値を超えるかまたは該閾値を下回ると障害状態出力信号を生成するように構成された第１のコンパレータと、
該第１のコンパレータの出力信号が入力される三角波発生回路であって、該障害状態に対応する出力信号を受信したときには第１の周波数を有する三角波出力信号を生成し、該障害状態出力信号を受信しないときには第２の周波数を有する三角波出力信号を生成するように構成された三角波発生回路と、
該三角波出力信号及び検出された電流信号を入力として受信するように構成された第２のコンパレータであって、検出された電流信号及び該三角波出力信号を含む変調された出力信号を生成するように構成された第２のコンパレータと、
該変調された出力信号を入力として受信するように構成された光アイソレーター回路であって、第２のコンパレータの出力に動作可能に接続されて光出力信号を提供するLEDドライバと、該LEDドライバによって提供される該光出力信号に応答して電流を生成するように構成された光検出器とを備える光アイソレーター回路
を備える。
【０００７】
他の実施形態では、ＤＣ／ＤＣコンバータフィードバック調整制御システムが提供される。該システムは、
第１のＤＣ入力電圧を受け取って、調整された第２のＤＣ出力電圧を提供するように構成されたＤＣ／ＤＣコンバータと、
スイッチモード電源（SMPS）コントローラを備える絶縁変圧器であって、該第２のＤＣ電圧を入力として受け取って、分離（または電気的に絶縁）されたＣＤ出力電圧を提供するように構成された絶縁変圧器と、
該分離されたＤＣ出力電圧によって駆動される負荷回路と、
該負荷回路中の電流検出ノードに動作可能に接続されて、検出された電流が第１の所定の閾値を下回るかまたは超えると電流障害信号を該電流検出ノードを介して出力として提供するように構成された電流障害発生回路と、
該負荷回路に対して並列に配置されて、分圧回路（分圧ネットワーク）の第１の抵抗器と第２の抵抗器の間に配置された電圧検出ノード及び電圧フィードバックノードを備える電圧検出回路（電圧監視回路）であって、電圧監視信号及びフィードバック信号をそれぞれ該電圧検出ノード及び電圧フィードバックノードを介して出力として提供するように構成された電圧検出回路と、
該電圧監視信号及び第１の基準電圧を入力として受け取るように構成された第１のコンパレータであって、該電圧監視信号が所定の閾値を超えると電圧障害状態出力信号を生成するように構成された第１のコンパレータと、
該第１のコンパレータ及び該電流検出ノードの出力信号が入力される三角波発生回路であって、電圧がない状態もしくは電流障害状態に対応する出力信号を受信したときには第１の周波数を有する三角波出力信号を生成し、該電圧障害状態出力信号を受信したときには第２の周波数を有する三角波信号を生成し、該電流障害状態出力信号を受信したときには第３の周波数を有する三角波信号を生成するように構成された三角波発生回路と、
該三角波出力信号及び該電圧フィードバック信号を入力として受信するように構成された第２のコンパレータであって、該三角波出力信号及び該電圧フィードバック信号を含む変調された出力信号を生成するように構成された第２のコンパレータと、
該変調された出力信号を入力として受信するように構成された光アイソレーター回路であって、該第２のコンパレータの出力に動作可能に接続されて光出力信号を提供するLEDドライバと、該LEDドライバによって提供される該光出力信号に応答して電流を生成するように構成された光検出器とを備える光アイソレーター回路
を備える。
【０００８】
他の実施形態が本明細書には開示されているが、本明細書及び図面を読んで理解した当業者にはさらに他の実施形態も明らかになるであろう。
【０００９】
本発明の種々の実施形態の異なる側面は、以下の詳細な説明、図面及び特許請求の範囲から明らかになるであろう。図面は必ずしも適正なスケールで描画されているわけではない。特に明示しない限り、図面を通じて、同じ参照番号は同様の構成要素またはステップを示している。
【図面の簡単な説明】
【００１０】
【図１】従来技術の分離型通信システムを示す。
【図２】分離型通信システムの１実施形態のブロック図である。
【図３】分離型通信システムの他の実施形態のブロック図である。
【図４】図３の三角波発生回路（TRIWAVE GEN）５０に対応する回路の１実施形態を示す。
【図５】図４の回路の種々のノードで生成された波形を示す。
【図６】ソリッドステート照明システムの従来技術の１実施例を示す。
【図７】ソリッドステート照明システム７の１実施形態を示す。
【図８】分離型ソリッドステート照明システム内の単一の光カプラ（光結合器）を介して、線形信号フィードバックを障害検出と共に多重伝送するように構成された回路の１実施形態を示す。
【図９】ＤＣ−ＤＣコンバータと一体化した光学的に分離されたゲートドライバの１実施形態を示す。
【図１０】分離システム（アイソレーションシステム）の別の実施形態のブロック図を示す。
【図１１Ａ】アイソレーターの１実施形態のブロック図を示す。
【図１１Ｂ】第１の周波数を用いてどのようにアナログ信号を変調するかを示す。
【図１１Ｃ】第２の周波数を用いてどのようにアナログ信号を変調するかを示す。
【図１１Ｄ】エンコーダー及びデコーダーの出力の波形を示す。
【図１１Ｅ】エンコーダー及びデコーダーの別の出力の波形を示す。
【図１１Ｆ】副パルスが主パルスに先行する代替の符号化された信号の波形を示す。
【図１１Ｇ】デジタルエンコーダーの１実施形態のブロック図を示す。
【図１１Ｈ】アナログデコーダーの１実施形態のブロック図を示す。
【図１１Ｉ】遅延発生器の１実施形態の回路図を示す。
【図１１Ｊ】半遅延発生器の１実施形態の回路図を示す。
【図１１Ｋ】デコーダーの１実施形態の回路図を示す。
【図１２】キープアライブチェック機能を有する代替のエンコーダー及び代替のデコーダーの１実施形態のブロック図を示す。
【図１３Ａ】分離装置（アイソレーター装置）の１実施形態のブロック図を示す。
【図１３Ｂ】図１３Ａに示す分離装置を備えるアイソレーターパッケージの１実施形態を示す。
【図１４】制御システムの１実施形態のブロック図を示す。
【図１５】照明制御システムの１実施形態のブロック図を示す。
【図１６】ＤＣ−ＤＣコンバータフィードバック調節制御システムの１実施形態のブロック図を示す。
【図１７】代替のアイソレーターの１実施形態のブロック図を示す。
【図１８】アイソレーターを介して第１のデジタル信号及び第１のアナログ信号を伝送するための方法を例示する１実施形態を示す。
【図１９】信号をエンコード及びデコードするための方法を例示する１実施形態を示す。
【図２０】キープアライブパルスを伝送するための方法を例示する１実施形態を示す。
【発明を実施するための形態】
【００１１】
図２は、分離型通信システム５の１実施形態のブロック図を示す。該システム５は、アナログ信号及びデジタル信号を送受信するために単一のデジタルアイソレーターを使用する。アナログ信号１０は変調器３０によってデジタル信号に変換されるが、該変調器は第１の周波数（fmod1）でアナログ信号１０を変調する。デジタル入力信号１、２、…、Ｎのうちの１つ以上の信号の状態にしたがって変調周波数を変更することができる。
【００１２】
１つのデジタル信号だけが分離障壁３４を横断して送られる状況において、デジタル入力信号入力１（または２０）が論理ロー（低）レベルのときは、変調周波数はfmod1のままである。この場合、アナログ入力信号１０は、変調器３０によってfmod1の周波数を有するデジタル信号にしたがって変調される。デジタル入力信号入力１（または２０）が論理ハイ（高）レベルに変化すると、変調周波数は変調器３０によって第２の周波数fmod2に変更される。この場合、アナログ入力信号１０は、該第２の周波数fmod2にしたがって変調される。このようにして、デジタル入力信号１はアナログ入力信号１０に埋め込まれ、該アナログ入力信号は周波数変調された信号（FM信号）に変換される。このFM信号は送信器３２によって経路指定されて、デジタルアイソレーターすなわち障壁（バリア）３４を通って送られる。アイソレーター３４の他方の側では、受信器３６が送信された信号を受信し、該受信された信号はフィルタリングされて該アナログ信号が回復されてアナログ出力信号１８が生成される。同時に、該受信された信号は、周波数弁別器３８へも送られて、該埋め込まれたデジタル信号が検出されて回復される。
【００１３】
一般に、２つ以上のデジタル信号入力をデジタルアイソレーターすなわち障壁３４を通して送信することができ、その場合、変調周波数は、送信されたデジタル信号の各々の状態にしたがって変調器３０によって変更される。アナログ信号及びデジタル信号のデコード（復号）を成功裏に行うために、周波数fmod1、fmod2、…、fmoｄNの全てを、フィルター４０の通過帯域の外側になるように選択しなければならない。さらに、周波数弁別器３８が種々の周波数の各々を識別できるように、周波数fmod1、fmod2、…、fmoｄNは、互いから十分に分離していなければならない。
【００１４】
図３は、分離型通信システム５の別の実施形態のブロック図である。図３は、単一のデジタルアイソレーターすなわち障壁３４を介して、アナログ入力信号及びデジタル入力信号を多重伝送するように構成された回路の１実施形態を示す。アナログ入力信号Vanalog_inは、コンパレータCOMP１（または５２）の正入力（正極性入力ともいう）に接続される。COMP１の負入力（負極性入力ともいう）信号は、三角波発生器TRIWAVE GEN５０の出力に接続される。デジタル入力信号DIGITAL_inは、TRIWAVE GEN５０のFREQ_SEL入力を制御し、これによって、TRIWAVE GEN５０によって提供される三角波出力の周波数が決定される。DIGITAL_inが論理ローのときには、三角波は第１の周波数f1で振動する。デジタル入力信号DIGITAL_inが論理ハイ状態のときには、三角波は第２の周波数f2で振動する。図３の右下部分に示されている種々のノードにおける波形は、COMP１によって送信された出力信号Vtxmに対する変調の効果を示している。受信側では、受信器は、その出力において送信された信号を再現（復元）し、次に、その出力は、チャージポンプ回路５４のスイッチSW1及びSW2を制御するために使用される。たとえば、受信器３６によって提供された信号OUTがロー（低）状態で信号OUTBがハイ（高）状態のときには、SW1がオンになって、抵抗器Rf及びコンデンサーCfから構成されるＲＣループフィルターを充電する。信号OUTがハイ（高）状態で、信号OUTBがロー（低）状態のときは、SW2がオンになってRCループフィルターを放電する。したがって、スイッチSW1及びSW2をオン／オフする速さ（または周波数）は受信した信号Ｖrcvの周波数に依存する。チャージポンプ回路５４によって提供されるチャージポンプ電流Ipは、Ｖrcvの周波数にも依存する。Ｖrcvが周波数f1で切り替わるときは、チャージポンプ回路５４はf1の速さで切り替わって電流I1を流す。Ｖrcvが周波数f2で切り替わるときは、チャージポンプ回路５４はf2の速さで切り替わって電流I2を流す。チャージポンプ電流Ipと切り替え周波数の間には、f2＝Ａ×f1のとき、I2＝Ａ×l1という関係がある。これによって、チャージポンプ電流Ipに関連する充電または放電の時定数が切り替え周波数の変化に影響されないように、チャージポンプ電流Ipがスケーリング（増減）され、したがって、出力アナログ信号Vanalog_outの特性が維持されることが確保される。これによって、ループの動特性（ダイナミクス）及びシステムの挙動が変更されないことが確保される。したがって、フィルタリングされたアナログ信号Vanalog_outは元のアナログ入力信号Vanalog_inを忠実に表し、該Vanalog_inは、埋め込まれたデジタル信号によってもたらされる追加の変調にかかわらず保持されて復元される。埋め込まれたデジタル信号を回復するために、受信器の出力が周波数検出器FREQ DETECT ３８に提供され、該検出器は、周波数f1とf2を弁別（区別）して、入力デジタル信号DIGITAL_inを出力デジタル信号DIGITAL_outとして復元する。
【００１５】
図４は、図３の回路TRIWAVE GEN（三角波発生回路）５０に対応する回路の１実施形態を示す。図４に示す実施形態に加えて、TRIWAVE GEN５０の他の実施形態が考慮されていることに留意されたい。図５は、図４の回路の種々のノードにおいて生成された波形を示す。図４の三角波発生回路は、２つのコンパレータ、チャージポンプ回路、及びＲＳラッチを備える。図４の回路５０は、VrefLとVrefHの間にわたるピークツーピーク電圧レベルを有する三角波である出力信号TRI_WAVEを生成する。これら２つの基準レベルVrefL及びVrefHは、２つのコンパレータに対応する閾値電圧である。時刻ｔ＝０において、コンデンサーCpmpが電荷ゼロで開始する場合を想定すると、RESETがハイ（高）に上昇し、これによって、OUTがロー（低）になり、及びOUTBがハイ（高）になる。次に、スイッチSW1がオンになりSW2がオフになる。チャージポンプは電流をCpmpに供給し、これによって、回路TRI_WAVE５０は、供給される電流（ソース電流）及びCpmpによって決まる速さ（または周波数）で充電される。回路TRI_WAVE５０が充電されてVrefHに達すると、SETがハイ（高）に上昇し、これによって、OUTがハイ（高）になり、及びOUTBがロー（低）になる。そして、スイッチSW1がオフになり、SW2がオンになる。チャージポンプはCpmpから電流を吸い込み、このため、回路TRI_WAVE５０は、吸い込まれる電流（シンク電流）とCpmpによって決まる速さ（または周波数）で放電する。図５に示すように、ソース電流及びシンク電流が同じ値I1を有する場合には、充電時間と放電時間は同じであり、次の式（１）によって与えられる。
Ｔ１＝Ｔ２＝（VrefH−VrefL）×Cpmp／I1  （式１）
三角波の周波数を、たとえばより高い周波数に変えるために、スイッチSW3及びSW4を制御する制御信号ＨＦをハイ（高）に設定することができる。これによって、SW3及びSW4の両方がオンになって、チャージポンプのソース電流とシンク電流の両方が増える。その結果、コンデンサーCpmpはより早く充放電し、回路TRI_WAVE５０は、VrefL とVrefHの２つのレベルの間でより高速に振動する。
【００１６】
ソリッドステート照明用途のためのいくつかの実施形態では、発光ダイオード（LED）が光源として使用され、線形光結合器（リニアオプトカプラ）が光学的分離（光アイソレーション）のために使用され、LED電流の線形フィードバック制御がLED電流を正確に制御するために使用される。しかしながら、LEDが故障した場合には、電力を節約するためにシステムをシャットダウン（停止）して、故障しているLEDを交換することを可能にする、障害状態を報告するための情報は、一般的には、コントローラにはフィードバックされない。LEDが直列スタックをなして接続されている（すなわち、多数のLEDが直列に接続されている）場合には、かかる結果は、LEDアレイの発光強度の劣化またはLEDアレイの不均一な発光（もしくは光度）を招く可能性がある。この問題は、単一の光結合器（オプトカプラ）を介して、分離された信号検出を障害フィードバックと組み合わせて多重伝送することによって対処できる。それゆえそのようなシステムは、障害状態に対して適切に反応して対応することができる。たとえば、故障したLED電球が交換されるまで、電力を節約するためにシステムをシャットダウンするようにコントローラを構成することができる。
【００１７】
図６は、従来技術によるソリッドステート照明システム７の１実施例を示す。このシステムは、アナログ線形信号フィードバックを利用するが、線形フィードバック光結合器６６を介して障害検出及びフィードバックを提供することができない。図６のシステム７は、電力発生回路、直列スタックをなすLED６８及び７０、及び、LED電流のループ調整のための線形フィードバック光結合器６６を備える。電力発生回路は、ＡＣ−DC整流ブロック６０及び絶縁型フライバックコンバータを備え、絶縁型フライバックコンバータは、スイッチモード電源（SMPS）コントローラ６４、変圧器６２、ダイオード７２、及び出力コンデンサー７８を備える。LED６８及び７０は、通常は、直列スタックをなすように接続され、これによって、一定の電流が全てのLEDを流れて、一定の明るさが得られるようにしている。LED電流は、電流検知抵抗器Rcsの両端に電圧降下を生じさせる。その結果生じたアナログ電圧レベルは、線形フィードバック光結合器６６によって検出されて、システムの応答を調整するためにSMPSコントローラ６４に提供される。LED６８及び７０のうちの任意のLEDの障害（故障）モードは、開路または短絡として生じる場合があり、障害状態は、スタックをなすLED６８及び７０のうちの１つ以上のLEDが故障したときに起こる。LEDが短絡によって故障している望ましくない状況では、故障したLED電球は電力を吸い込み続け、該電球の輝度損失はシステム７によって検出されないままである。
【００１８】
図７は、図６のソリッドステート照明システム７の問題のいくつかを克服するソリッドステート照明システム７の１実施形態を示す。図７において、システム７は、分離型（または絶縁型）ソリッドステート照明システムにおけるLED故障を管理するためのループ制御及び電圧検出用の線形フィードバックを組み込んでいる。図６のシステム７と比べると、抵抗器Rcsを流れるLED電流レベルの線形フィードバックに加えて、抵抗器R1及びR2から構成される追加の抵抗分圧回路（抵抗分圧ネットワーク）が、LED６８及び７０を含むLEDスタックの電圧全体を監視する電圧を提供する。かかる電圧監視は、抵抗分圧回路によって得られる電圧検出レベルを、多機能フィードバックアイソレーター８８を介してフィードバックすることによって達成される。LEDの順方向の電圧降下は一般にほとんど一定なので、直列スタックをなすLEDの順方向の全電圧降下を、フィードバックループによって決定し、及び調整することができる。たとえば、LED６８及び７０の１つ以上のLEDが短絡によって故障するといった障害状態が発生した場合には、電圧検出レベルの低下が検出されて、スイッチモード電源（SMPS）コントローラ６４にフィードバックされる。このように、図７に示すシステム７は、LED故障情報をコントローラ６４に提供するように構成されており、これによって、障害状態を修復できるまで、電力を節約するためにシステム７をシャットダウン（停止）できるようにしている。
【００１９】
図８は、分離型（または絶縁型）ソリッドステート照明システムにおいて単一の光結合器を介して、障害検出と共に線形信号フィードバックを多重伝送するように構成された回路の１実施形態を示す。LED電流及び電圧レベルを監視するための機能ブロックは、電圧検出レベルを監視するための第１のコンパレータCOMP1（９６）、電流検出レベルを検出するための第２のコンパレータCOMP2（９８）、及び、FAULT入力（障害入力）によって決まる周波数の三角波を出力する三角波発生回路TRIWAVE GEN５０を備える。コンパレータCOMP1（９６）は、基準電圧Vdetに接続された正入力、及び、LED電圧検出レベルに接続された負入力を有する。電圧検出レベルは、抵抗器R1とR2から構成される抵抗分圧回路によって設定される比によって決まる。LED６８を含むLEDスタックが正常に動作しているときは、電圧検出レベルは、LED不足電圧基準レベルVdetよりもLEDの順方向電圧降下未満だけ高くなるように設計されている。それゆえ、COMP1（９６）の出力によって提供されるFAULT信号の状態は、正常の動作状態ではロー（低）状態である。FAULT信号は、回路TRIWAVE GEN５０の周波数選択ピンFREQ_SELを制御する。FAULTがロー状態ときは、生成された三角波は第１の周波数f1で振動する。この三角波は、正入力がLED電流検出レベルに接続されている第２のコンパレータCOMP2（９８）の負入力に接続される。この結果、電流検出レベルは、三角波によって変調されて、COMP2（９８）の出力においてデジタル形態に変換される。COMP2（９８）の出力は、アナログ電流検出レベルを表すデューティサイクルを有するパルス幅変調されたデジタル信号を生成する。このパルス幅変調された信号の周波数は三角波の周波数と同じである。たとえば、スタック６８中の１つ以上のLEDが短絡によって故障しているといったLEDの故障が発生している場合には、電圧検出レベルは正常レベルより下がり、これによって、コンパレータCOMP1（９６）がVdet閾値と交差して、FAULT状態に関するハイ状態を示すように、該COMP1が作動する。次に、FREQ_SELがハイ（高）に駆動されて、三角波の周波数が第２の周波数f2に切り替えられる。この結果、COMP2（９８）の出力に提供されるパルス幅変調された信号の周波数はf2に切り替わる。しかしながら、LEDスタック６８を流れるLED電流と抵抗器R3の抵抗値の積である電流検出レベルはLEDスタック電圧の低下による影響を受けないので、COMP2（９８）によって提供される出力信号のデューティサイクルは、正常動作時と同じままである。次に、COMP2（９８）の出力がLEDドライバLED DRV９９に提供される。LED DRV９９は、その出力に接続されたLED１０１を、COMP2（９８）の出力がハイ（高）かロー（低）かに応じてオンまたはオフにする。
【００２０】
受信側では、オン状態のLED１０１によって生成された光がフォトダイオード１０３に当たると、該フォトダイオード１０３がオンになる。フォトダイオード１０３によって提供されるフォトダイオード電流は、フォトダイオード１０３に接続された負入力を有するトランスインピーダンスアンプTIA１１２によって検出される。フォトダイオード電流は、TIAフィードバック抵抗器Rfbを通り、TIA１１２の出力において電圧信号に変換される。したがって、TIA１１２は、送信側から受信したデータパターンそのものの遅延バージョンを出力する。TIA１１２の出力電圧レベルが、コンパレータCOMP3（１１６）の負入力に接続されている該COMP3の基準レベルVrefより高いときには、COMP3（１１６）の出力が論理ハイ（高）レベルに切り替わる。COMP3（１１６）の出力は、チャージポンプ回路１１８のスイッチSW1及びSW2を制御するために使用される。たとえば、COMP3（１１６）のOUTがロー状態で、COMP3（１１６）のOUTBがハイ状態のときは、SW1はオンになって、抵抗器RfとコンデンサーCfから構成されるRCループフィルターを充電する。OUTがハイでOUTBがローのときは、SW2がオンになって、RCループフィルターを放電させる。したがって、スイッチSW1及びSW2をオン及びオフする速さ（または周波数）は、受信した信号Vrcvの周波数に依存する。チャージポンプ電流IpもVrcvの周波数に依存する。Vrcvが周波数f1で切り替わるときは、チャージポンプ回路１１８は、速さf1で切り替わって電流I1を流す。Vrcvが周波数f2で切り替わるときは、チャージポンプ回路１１８は、速さf2で切り替わって電流I2を流す。チャージポンプ電流I1と切り替え周波数との間には、f2＝A×f1のとき、I2＝A×I1という関係がある。これによって、チャージポンプ電流I1に関連する充電または放電の時定数が切り替え周波数の変化によって影響されないように、チャージポンプ電流I1が増減されることが確保される。したがって、出力アナログ信号Vfの特性が保持され、ループの動特性（ダイナミクス）及びシステムの挙動が変更されないことが確保される。したがって、フィルタリングされたアナログ信号Vfは、入力アナログ電流検出信号レベルを表し、該レベルは、埋め込まれたデジタル信号に関連する追加の変調に関係なく保持される。次に、Vf電圧レベルは、コンバータを調整するためにSMPSコントローラにフィードバックされる。埋め込まれたFAULTデジタル信号を回復するために、COMP3（１１６）の出力が周波数検出器FREQ DETECT３８に提供される。FREQ DETECT３８は、周波数f1とf2を弁別（区別）してFAULT_outにおいて該デジタル信号を復元する。このようにして、調整及びフィードバックループは、フィードバックFAULT信号によって乱されることなく通常通り動作する。しかしながら、FAULTフィードバック情報を使用して、障害イベントが発生したときにシステム７をシャットダウンするようにSMPSコントローラを構成することができる。
【００２１】
図９は、ＤＣ−ＤＣコンバータと一体化された光学的に分離されたゲートドライバの１実施形態を示す。この実施形態では、２つ以上のデジタルフィードバック信号がアナログ信号と共に提供される。かかる実施において、ＤＣ−ＤＣコンバータの出力Voutは、トランジスタM1及びM2（１２６）から構成されるゲートドライバに対する電圧源として作用する。ゲートドライバの出力は、外部の絶縁ゲートバイポーラトランジスタ（IGBT１２４）を駆動する。ＤＣ−ＤＣコンバータループの調整は、抵抗器R1及びR2から構成される抵抗分圧回路によって提供されるVfbのレベルにある電圧検出フィードバックノードを通じてなされる。正常動作時には、回路TRIWAVE GEN５０は、周波数f1を有する三角波を出力し、該三角波は、フィードバック電圧Vfbを、コンパレータCOMP2（９８）の出力に現れるパルス幅変調されたデジタル信号に変調する。アナログフィードバック信号Vfbのデジタル化されたバージョンは、LEDドライバ９９を通り、光学的分離手段（光アイソレーション）を介して、受信側へと送られる。デジタル化された信号は、TIAアンプ１１２及びコンパレータCOMP3（１１６）を通り、かつ、チャージポンプ回路１１８及びこれに対応するループフィルターの作用によってフィルタリングされた後で、アナログ信号Vfとしてアナログ信号に戻される。次に、アナログ信号Vfは、コンバータループの出力Voutを調整するためにSMPSコントローラにフィードバックされる。かかる実施形態では、アイソレーターすなわち障壁１２０を横断してアナログ入力信号と共に多重伝送されるデジタル入力信号を、２つの障害イベントを含むように構成することができる。かかる障害イベントの１つを、Vout電圧レベルにおける過電圧状態の検出に対応付けることができ、該過電圧状態を、該過電圧レベルに閾値が設定されたコンパレータCOMP1（９６）によって提供することができ、及び、出力FAULT_OVによって示される状態とすることができる。もう１つの障害イベントを、IGBT１２４の過電流状態の検出に対応付けることができ、該過電流状態を、過電流検出回路OC DET（１２２）によって提供することができ、及び、出力FAULT_OCによって示される状態とすることができる。これら２つの障害出力FAULT_OV及びFAULT_OCは、回路TRIWAVE GEN５０の出力を変調する周波数を変更するために利用される。たとえば、FAULT_OVがハイ状態にあって出力過電圧状態を示している場合には、変調周波数は、通常の速さ（周波数）f1から速さ（周波数）f2に切り替えられる。FAULT_OCがハイ状態にあってIGBT１２４が過電流状態にあることを示している場合には、変調周波数は速さ（周波数）f3に切り替えられる。受信側において、周波数弁別器ブロックFREQ DETECT３８が、周波数f2とf3のうちのいずれが存在するかまたは両方が存在するかを判定して、判定結果に応じて、回復された出力FAULT_OV_out及びFAULT_OC_outの状態を更新する。このようにして、SMPSコントローラは、そのような障害状態フィードバック信号に基づいてシステム５がとるべき最善策を決定するように構成される。デジタル障害信号は、フィードバックのためにデジタル化された形態で単に埋め込まれているだけであるので、障害イベントの発生は、ＤＣ−ＤＣコンバータの正常な動作を妨害しないこと、及び、フィルタリングされた出力Vfは、正常な動作モードの場合と同じアナログ入力信号を表すことに留意されたい。
【００２２】
システム５の信号及び障害フィードバック経路全体は、アイソレーターすなわち障壁１２０を介する信号伝送のために、単一のデジタル光結合器を利用する。これによって、線形光結合器を使用する場合に比べて大きな利点がもたらされる。なぜなら、デジタル信号伝送は、線形信号伝送における主要な問題であるLED劣化に起因する問題を被らないからである。光アイソレーター１０１／１０３を使用することに加えて、図９に示す実施形態は、磁気アイソレーター（磁気障壁）または容量性アイソレーター（容量性障壁）などの他のアイソレーション手段（すなわち分離媒体）ともうまく動作する。
【００２３】
本発明の範囲に含まれるのは、本明細書に記載された種々のコンポーネント、装置（またはデバイス）、及びシステムを作成し実装する方法である。本明細書で開示された回路、システム、及び方法の少なくともいくつかを、従来のCMOS設計・製造技術及びプロセスを用いて実施して、たとえば、単一の集積回路またはASICを提供することができる。
【００２４】
本発明の種々の実施形態としては、本明細書で開示したもの以外のものも考慮されている。上記の実施形態は、本発明の範囲を限定するものではなく本発明の例示とみなされるべきである。本発明の上記の実施形態に加えて、詳細な説明及び添付の図面を検討することによって、本発明の他の実施形態が存在することが明らかになるであろう。したがって、本発明の上記実施形態の多くの組み合わせ、置換、変形、及び改良は、本明細書において明示的に説明されていないが、本発明の範囲内のものである。
【００２５】
上記の回路の少なくともいくつかの回路において、たとえば、単一の集積回路すなわちASICを提供するための従来のCMOS設計・製造技術及びプロセスを用いて、本明細書に開示されているシステム及び方法を実施することができる。したがって、本明細書に開示されているシステム及び方法を、１以上のASICを用いて実現されたデバイスまたは装置に等しく適用することもできる。
【００２６】
図２、図３及びその他の上記の実施形態に関して説明したように、分離障壁３４を介して送られる送信信号を復元ないし複製するように受信器３６を構成することができる。復元された送信信号２８、２９を、図２に示すように、デジタル信号入力２０、２１にほぼ同じものとすることができる。当業者には理解されるように、上記の実施形態において開示された方法、システム及び回路を用いる場合には、デジタル信号２８、２９などの受信信号をデジタル入力信号２０、２１と理論的には同様のものとすることができ、一方、アナログ信号出力１８をアナログ信号入力１０と理論的には同様のものとすることができる。
【００２７】
実際に実施する際には、復元された信号１８、２８、２９は、それぞれの入力信号１０、２０、２１と実際には同じではない場合がある。復元された出力信号１０、２０、２１が入力信号１０、２０、２１に類似する程度またはそれらの信号を再現できる程度には限界がありうる。たとえば、アナログ受信器３６の帯域幅に制限があるという事実に起因するパルス幅エラーがありうる。パルス幅エラーは、パルス幅歪みと呼ばれる場合もある。さらに、送信器３２と受信器３６が異なる半導体ダイで実現される場合には、プロセス変動に起因して信号にエラー（誤差）が導入される場合がある。差はかなり小さいものでありうる。多くの場合に、復元された出力信号１８、２８、２９と入力信号１０、２０、２１との差は、非常に小さいので、ユーザーがエラー（誤差）を測定または得ようとするならば、オシロスコープを使ってしか当該差を見ることができない場合がある。したがって、上記を含む本明細書を通じて使用されている「復元する」及び「複製する」ないし「再現する」という用語は、「できるだけ正確に復元することを試みる」ことを意味する場合がある。
【００２８】
図２及び図３に示されている実施形態では、復元された出力信号１８、２８、２９は、入力信号１０、２０、２１とほぼ同じであるが、正確に同じではない場合がある。復元された出力信号２８、２９は、受信器３６の帯域幅に起因するパルス幅エラーを有しうる。たとえば、受信器３６の帯域幅が１５ＭＨzである１実施例では、入力信号２０、２１に対して、復元された出力信号２８、２９において２３ns（ナノ秒）のパルス幅エラーが観察されうる。２３nsというパルス幅エラーは、デジタル信号２０、２１の周波数が比較的低い多くのシステムで許容されうる。たとえば、デジタル信号２０、２１の帯域幅が１００kＨzの場合には、デジタル信号２０、２１の繰り返し周期は１０００ns（ナノ秒）でありうる。したがって、２３nsのパルス幅エラーは２．３%であって無視することができる。しかしながら、５０ＭＨzなどの比較的高速のデジタル信号の場合には、デジタル信号２０、２１の繰り返し周期は２０nsでありうるので、２３nsのパルス幅エラーはかなり大きなものでありうる。
【００２９】
信号送信に関わる回路、たとえば、変調器３０、送信器３２、受信器３６、及びその他の上記の全ての回路の帯域幅が比較的高い帯域幅を有する場合には、パルス幅エラーを低減することができる。たとえば、受信器３６の帯域幅が５００ＭＨzに向上すると、パルス幅エラーは大きく低減されうる。しかしながら、これによって、設計がより複雑になりえ、また、システム５全体の電力消費が大きくなりうる。比較的高い帯域幅を実現する他のやり方は、より進歩した製造技術を使用することによるものでありうるが、これは、コストの点で不利となりうる。
【００３０】
図１０は、分離システム（アイソレーションシステム）３０５の別の実施形態のブロック図である。該ブロック図は、分離システム３０５を実施するように構成された回路、デバイスまたは装置に適用できる。分離システム３０５は、第１の回路３１１と第２の回路３１２を備えることができ、それら２つの回路を互いに電気的に分離する（すなわち、電気的に絶縁する）ことができるが、第１の回路３１１内の構成要素、及び第２の回路３１２内の構成要素は電気的に接続することができる。第１の回路３１１と第２の回路３１２とを、分離障壁３３３を介して分離することができる。したがって、電気信号を、分離障壁３３３を介して送信することはできない。しかしながら、光信号、磁気信号、無線電磁波、電界（電場）、または、電気信号を必要としないその他の類似の任意の方法によって、２つの回路３１１、３１２間で信号をやり取りすることができる。したがって、分離システム３０５を、分離型通信システムとして理解することもできる。図２、図３、図７、図８及び図９に示されている上述の実施形態は、分離システム３０５の例である。
【００３１】
図１０に示すように、分離システム３０５は、変調器３３０、エンコーダー３３１、送信器３３２、信号アイソレーター３３４、受信器３３６、デコーダー３３７，及び復元回路３３９を備えることができる。図３に示されている分離型通信システム５と同様に、分離システム３０５を、変調器３３０を用いて、アナログ信号３１０及び１以上のデジタル信号３２０、３２１を被変調信号（すなわち変調された信号）３２２２に変調するように構成することができる。１実施形態では、該１以上のデジタル信号３２０、３２１を周波数変調によって変調することができる。アナログ信号入力（すなわちアナログ入力信号）３１０を、図３に示されているように、パルス幅変調によって変調することができる。しかしながら、この構成を逆にすることができる。同様に、該１以上のデジタル信号３２０、３２１及びアナログ信号入力３１０を、符号分割変調（code division modulation）などの別の変調方式によって変調することができる。
【００３２】
変調器３３０は、アナログ信号入力３１０と１以上のデジタル信号入力３２０、３２１の少なくとも一つまたは全てを変調するための波形信号を生成するように構成された波形発生回路（以下では波形発生器ともいう）３５０を備えることができる。波形発生回路３５０を、周期性を有しうる波形信号を生成するように構成することができる。波形発生回路３５０を、実質的な正弦−余弦信号を生成するように、または、図３に示されている三角波発生器５０と同様の実質的な三角波形信号を生成するように構成することができる。当業者には理解されるように、実際には、理想的な正弦−余弦波形または三角波形を生成するのは難しい。したがって、本明細全体を通じて、「三角波」及び「正弦−余弦波」という用語を、「実質的な三角波」または「実質的な正弦−余弦波」と言い換えることができる。符号分割変調が使用される場合には、波形発生器３５０は、符号発生回路（不図示）を備えることができる。
【００３３】
アナログ信号入力３１０を変調するためにパルス幅変調を用いる場合には、変調器３３０は、図２及び図３に示されている実施形態と同様に、波形発生器３５０及びアナログ信号入力３１０に電気的に結合したコンパレータ（不図示）をさらに備えることができる。同様に、該１以上のデジタル信号入力３２０、３２１を変調するために周波数変調を用いる場合には、該１以上のデジタル信号入力３２０、３２１が一方の論理状態（または信号状態）にあるときには第１の周波数の波形信号（不図示）を生成し、及び、該１以上のデジタル信号入力３２０、３２１が他方の論理状態（または信号状態）にあるときには第２の周波数の波形信号（不図示）を生成するように、波形発生回路３５０を構成することができる。オプションとして、該第２の周波数を、該第１の周波数の２倍または倍数とすることができる。波形発生回路３５０を、該１以上のデジタル信号入力３２０、３２１が関わるときに１以上の周波数の波形信号を生成するように構成することができる。
【００３４】
エンコーダー３３１をオプションとすることができる。図１０に示すように、エンコーダー３３１を変調器３３０内に形成することができ、または、その代わりに、エンコーダー３３１を、変調器３３０から離れているが変調器３３０に結合した別個のブロックとすることができる。エンコーダー３３１を、１以上のデジタル信号３２０、３２１及びアナログ信号３１０の被変調信号３２２２を符号化するように構成することができ、エンコーダー３３１は、該被変調信号３２２２の各パルスを主パルス（メジャーパルス）と副パルス（マイナーパルス）に符号化することができる。
【００３５】
信号アイソレーター３３４は分離障壁３３３を備えることができる。信号アイソレーター３３４を、入力３２２３（を提供する装置）としての送信器３３２に電気的に結合することができ、及び、出力３２２４（を提供する装置）としての受信器３３６に電気的に結合することができる。信号アイソレーター３３４を、第１の回路３１１と第２の回路３１２を電気的に分離すると共に、分離障壁３３３を介して分離信号（アイソレーション信号）を送ることができるように構成することができる。分離信号を出力３２２４としての電気信号に変換するように、信号アイソレーター３３４を構成することができる。図１０に示す実施形態では、送信器３３２と受信器３３６を電気的に分離するように、信号アイソレーター３３４を構成することができる。信号アイソレーター３３４を、光アイソレーター、容量性アイソレーター、磁気アイソレーター、または、非電気信号を分離障壁３３３を通じて送ることができる他の類似のアイソレーターとすることができる。
【００３６】
たとえば、光アイソレーターが信号アイソレーター３３４として使用されるときは、信号アイソレーター３３４は、送信器３３２に電気的に結合された光源（不図示）と受信器３３６に電気的に結合された光検出器（不図示）を備えることができる。送信器３３２が信号（たとえば電気信号）を送信するように構成されているときは、該信号を光などの非電気信号に変換することができる。信号アイソレーター３３４の光検出器（不図示）を、検出された光信号を電気信号に変換するように構成することができる。したがって、信号アイソレーター３３４の入力３２２３と出力３２２４を分離した状態で、該入力３２２３と該出力３２２４を電気信号とすることができる。
【００３７】
容量性アイソレーターが信号アイソレーター３３４として使用されるときは、光の代わりに電界を使用することができる。同様に、信号アイソレーター３３４が磁気アイソレーターから構成される場合には、光の代わりに磁界を使用することができる。入力３２２３及び出力３２２４を１つのパッケージ内に収容することができる。分離障壁３３３を、エポキシ（エポキシ樹脂）やポリイミドなどの絶縁体、または、信号アイソレーター３３４の入力３２２３と出力３２２４を電気的に分離する他の絶縁体とすることができる。したがって、介在物を用いることにより、送信器３３２と受信器３３６のそれぞれを信号アイソレーター３３４に電気的に結合することができる一方で、送信器３３２と受信器３３６を電気的に分離するように、信号アイソレーター３３４を構成することができる。
【００３８】
受信器３３６を、被変調信号３２２２を検出して、該被変調信号３２２２を復元された被変調信号（以下、復元された被変調信号を復元被変調信号ともいう）３２２６に復元するように構成することができる。オプションとして、受信器３３６は、被変調出力３２２２が符号化（エンコード）されている場合に、受信信号３２２４を復号（デコード）するためのデコーダー３３７を備えることができる。エンコーダー３３１及びデコーダー３３７を使用することによって、信号送信に関わる変調器３３０、送信器３３２、受信器３３６、及び復元回路３３９などの回路の帯域幅をそれほど高くすることなく、パルス幅エラーを小さくすることができる。
【００３９】
送信器３３２を、信号アイソレーター３３４への入力３２２３としての電気信号を生成することができるバッファ回路、ドライバ回路、ゲート、トランジスタ、もしくはそれらに類似の任意の他の装置ないしデバイスとすることができる。同様に、受信器３３６を、信号アイソレーター３３４からの電気信号出力を検出することができるバッファ回路、ドライバ回路、ゲート、トランジスタ、もしくはそれらに類似の任意の他の装置ないしデバイスとすることができる。復元回路３３９は、１以上のデジタル信号３２０、３２１を復元されたデジタル出力信号３２８、３２９へと復元または復調し、及び、アナログ信号入力３１０を復元されたアナログ出力３１８へと復元または復調するように構成された種々のフィルター回路を備えることができる。復元されたデジタル出力信号３２８、３２９及び復元されたアナログ信号出力３１８を分離システム３０５の出力として構成することができる。代替的には、復元されたデジタル出力信号３２８、３２９及び復元されたアナログ信号出力３１８を、第２の回路３１２中の他の回路（不図示）への入力として構成することができる。
【００４０】
図１０に示す実施形態では、復元回路３３９は、受信器３３６に電気的に結合されたフィルター３４０及び周波数弁別器３３８を備えることができる。フィルター３４０を、復元被変調信号３２２６をフィルタリングし、及び、アナログ信号入力３１０を復元されたアナログ信号出力３１８へと復元するように構成することができる。別の実施形態では、フィルター３４０は、図３に示すようなチャージポンプ回路５４を備えることができる。前述したように、チャージポンプ回路５４（図３参照）は、復元被変調信号３２２６にしたがって開閉するスイッチを有することができる。より具体的には、それらのスイッチを、復元被変調信号３２２６のパルス幅、または、復元被変調信号３２２６の周波数にしたがって開閉するように構成することができる。さらに、チャージポンプ回路５４（図３参照）を、アナログ信号入力３１０を復元するために、受信された復元被変調信号３２２６にしたがって変化する電流を提供するように構成することができる。
【００４１】
同様に、周波数弁別器３３８を、復元被変調信号３２２６を復号するように構成することができ、及び、１以上のデジタル信号３２０、３２１を復元されたデジタル出力信号３２８、３２９に復元するように構成することができる。別の実施形態では、復元回路３３９は、アナログ信号入力３１０及び１以上のデジタル信号入力３２０、３２１を復元及び再現するように構成された他の回路を備えることができる。たとえば、アナログ信号入力３１０及び１以上のデジタル信号入力３２０、３２１を変調するために符号分割変調方式が選択される場合には、復元回路３３９は、符号発生器（不図示）及び他のタイプのフィルタリング（フィルター）回路を備えることができる。
【００４２】
図１１Ａは、アイソレーター４０５のブロック図である。アイソレーター４０５のこのブロック図及びアイソレーター４０５に関する説明を、かかるアイソレーターのシステム、回路、装置（もしくはデバイス）、及び機器に適用することができる。図１１Ａに示すように、アイソレーター４０５は、第１の回路４１１及び第２の回路４１２を備えることができる。第１の回路４１１は変調器４３０及び送信器（ＴＸＭ）４３２を備えることができ、第２の回路４１２は受信器４３６及び復元回路４３９を備えることができる。復元回路４３９は、周波数検出器（FREQ DETECT）４３８及びチャージポンプ回路４５４を備えることができる。第１の回路４１１を、分離障壁４３３を介して第２の回路４１２から分離することができる。第１の回路４１１は、エンコーダー４３１、コンパレータ（ＣＭＰ１）４５２、及び波形発生器４５０をさらに備えることができる。図１１Ａに示す実施形態では、エンコーダー４３１、コンパレータ４５２、及び波形発生器４５０を、変調器４３０の一部とすることができる。別の実施形態では、変調器４３０はコンパレータ４５２を備えることができるが、波形発生器４５０及びエンコーダー４３１を変調器４３０の外部に形成ないし設けることができる。
【００４３】
変調器４３０を、第１のデジタル信号４２０である「DIGITAL_in」及び第１のアナログ信号４１０を被変調信号４２２２に変調するように構成することができる。この変調を、パルス幅変調または符号分割変調または周波数変調とすることができる。図１１Ａに示す実施形態では、第１のデジタル信号４２０を周波数変調によって変調することができ、第１のアナログ信号４１０をパルス幅変調方式によって変調することができる。図１１Ａに示されているように、変調器４３０は、周波数変調用の波形信号４５１を生成するように構成された波形発生器４５０とパルス幅変調用のコンパレータ４５２を備えることができる。
【００４４】
具体的には、波形信号４５１を、図３に示されている前述の実施形態と同様に、第１のデジタル信号４２０の論理状態にしたがって生成することができる。換言すれば、波形信号４５１を、第１のデジタル信号４２０にしたがって変調することができる第１の被変調信号とすることができる。たとえば、波形発生器４５０を、第１のデジタル信号が「LOW（低）」のときには第１の周波数f1を有する波形信号４５１を生成するように構成することができる。波形発生器４５０を、第１デジタル信号４２０が「HIGH（高）」のときには第２の周波数f2を有する波形信号４５１を生成するように構成することができる。第１の周波数f1を第２の周波数f2とは異なるものとすることができる。別の実施形態では、第１の周波数f1を、第２の周波数f2の２倍または倍数とすることができる。このようにして、第１のデジタル信号４２０を、周波数変調によって変調して、波形発生器４５０の出力としての波形信号４５１にすることができる。波形信号４５１の例示的な回路による実施例が図４及び図５に示されている。
【００４５】
図１１Ａには、実質的な三角波形が示されている。しかしながら、波形発生器４５０によって生成される波形信号４５１は、三角波形には限定されず、実質的な正弦−余弦波形などの他の何らかの周期波形信号であってもよいことに留意されたい。符号分割変調を用いるさらに別の実施形態では、波形信号４５１は周期信号でなくてもよい。
【００４６】
パルス幅変調方式は、第１のアナログ信号４１０をデジタル形式へと変調する１つの手段でありうる。これは、第１のアナログ信号４１０と波形信号４５１をコンパレータ４５２で比較することによって行うことができる。これは、水平時間軸と垂直電圧軸を有する図１１Ｂに示す波形において示されている。図１１Ｂは、第１の周波数を有する波形信号４５１を用いて第１のアナログ信号４１０をどのように変調できるかを示している。
【００４７】
図１１Ｂを参照すると、「Vanalog_in」として示されている第１のアナログ信号４１０の電圧が、「Vwave_sig」とラベル付けされた電圧を有する波形信号４５１に重ねて描かれている。波形信号４５１を、Tcyc1の時間周期を有する周期信号とすることができる。コンパレータ４５２を、「Vcmp」とラベル付けされている電圧を有する第２の被変調信号４２２１を生成するように構成することができる。第２の被変調出力４２２１は複数のパルスを有することができる。それらの複数のパルスを、図１１Ｂに示すように、第１のアナログ信号４１０（の電圧）が波形信号４５１（の電圧）よりも大きいときに生成することができる。代替的に、別の実施形態では、波形信号４５１（の電圧）が第１のアナログ信号４１０（の電圧）よりも大きいときにそれらの複数のパルスを生成することができる。図１１Ｂに示すように、該複数のパルスの各々のパルスは、第１のアナログ信号４１０にしたがって変化する「Tpwm1」というそれぞれのパルス持続時間を有することができる。したがって、第２の被変調出力信号４２２１を、Tpwm1とTcyc1の比として定義される、０%〜１００%の範囲で変わりうるデューティサイクルを有するデジタル信号とすることができる。たとえば、第１のアナログ信号４１０がその範囲の真ん中にあるときは、第２の被変調出力波形４２２１は、５０%のデューティサイクルを有するデジタル信号である。第２の被変調出力４２２１のデューティサイクルを計算することによって第１のアナログ信号４１０を復元することができる。
【００４８】
図１１Ｃは、波形発生器４５０の周波数が第２の周波数に変わるときに、第１のアナログ信号４１０をどのように変調できるかを示している。図１１Ｂと同様に、水平軸は時間（または時間周期）を表し、垂直軸は電圧値を表している。第２の周波数において、波形信号４５１はTcyc2の時間周期を有することができる。第１のアナログ信号４１０（の電圧）が波形信号４５１（の電圧）よりも大きいときに複数のパルスを発生させることができ、その場合、それらのパルスの各々は、「Tpwm2」のパルス持続時間を有することができる。Tpwm2とTcyc2の比として定義されるデューティサイクルを用いて、第１のアナログ信号４１０を計算して復元することができる。
【００４９】
パルス持続時間Tpwm1は、周波数が変わったときのパルス持続時間Tpwm2よりも長いものとして示されているが、このことは、デューティサイクルには実質的に影響しない。なぜなら、三角波信号の周期Tcyc1とTcyc2は該周波数に応じて変わるからである。図１１Ｂ及び図１１Ｃに示すように、サンプリングレート（サンプリング速度）は、波形信号４５１の周波数が変わると変わりうる。このため、異なるサンプリングレートに起因するエラーが生じうる。しかしながら、実際には、第１のアナログ信号４１０の電圧Vanalog_inは、波形信号４５１の電圧Vwave_signよりもはるかにゆっくりと変化する。そのため、異なるサンプリング周波数に起因して生じるエラーは無視できるほど小さいものでありうる。
【００５０】
第２の被変調信号４２２１を、第１の回路４１１から第２の回路４１２の受信器４３６へと信号アイソレーター４３４を介して送信するために、送信器４３２に結合することができる。信号アイソレーター４３４に電気的に結合された第２の回路４１２の受信器４３６を、図２、図３、図７、図８、図９、及び図１０に示す実施形態に関して説明したように、第２の被変調信号４２２１を検出して、該信号４２２１を復元された被変調信号４２２６へと復元するように構成することができる。復元された被変調信号４２２６から復元された第１のデジタル出力４２８及び復元された第１のアナログ出力４１８へと、第１のデジタル信号４２０及び第１のアナログ信号４１０をそれぞれ復元するように、第２の回路４１２の復元回路４３９を構成することができる。
【００５１】
たとえば、周波数検出器４３８を、復元された被変調信号４２２６の周波数を検出して、第１のデジタル信号４２０の論理状態を決定するように構成することができる。同様に、チャージポンプ回路４５４を、復元された被変調信号４２２６にしたがって開閉するように構成することができる。具体的には、チャージポンプ回路４５４を、復元された被変調信号４２２６のパルス幅にしたがって開閉するように構成することができる。別の実施形態では、チャージポンプ回路４５４を、復元された被変調信号４２２６の周波数にしたがって開閉するように構成することができる。
【００５２】
復元された被変調信号４２２６のパルス幅エラーを大幅に小さくするために、オプションのエンコーダー４３１及びオプションのデコーダー４３７を使用することができる。エンコーダー４３１を、第２の被変調信号４２２１を符号化するように構成することができ、デコーダー４３７を、受信信号４２２５を復号するように構成することができる。エンコーダー４３１及びデコーダー４３７を有しないアイソレーター４０５よりも正確に第２の被変調信号４２２１を復元するように、エンコーダー４３１及びデコーダー４３７を構成することができる。
【００５３】
図１１Ｄには、符号化する前後の被変調信号４２２１の波形が、復元された被変調信号４２２６と共に示されている。第２の被変調信号４２２１を、図１１Ｄにおいて「Vcmp」とラベル付けされているコンパレータ４５２の電圧出力によって示すことができる。送信器の出力４２２３はエンコーダーの出力４２２２と実質的に同じでありうる。送信器の出力４２２３とエンコーダーの出力４２２２の両方を、図１１Ｄに示されているグラフ中の「Venc」で表すことができる。同様に、信号アイソレーターの出力４２２４は、増幅器の出力４２２５と実質的に同じでありえ、図１１Ｄに示されているグラフ中の「Vrcv」で表されている。前述したように、デコーダー４３７を、復元された被変調信号４２２６を示す「Vdec」とラベル付けされた電圧出力を生成するように構成することができる。
【００５４】
第２の被変調信号４２２１は、パルスを画定する複数のエッジ遷移（エッジ変化）４１１１，４１１２を有することができる。エッジ遷移４１１１、４１１２の各々の後に、相補的なエッジ遷移４１１２、４１１１が生じうる。エッジ遷移４１１１、４１１２を、立ち上がりエッジ４１１１または立ち下がりエッジ４１１２とすることができる。立ち上がりエッジ４１１１の後に、相補的なエッジ遷移、すなわち、立ち下がりエッジ４１１２が生じて、パルスを画定することができる。
【００５５】
第２の被変調信号４２２１の各々のパルスは、Tpulseのパルス持続時間を有することができる。パルス持続時間Tpulseを、エッジ遷移４１１１から相補的なエッジ遷移４１１２までの時間測定値とすることができる。図１１Ｄに示すように、パルス持続時間を、立ち上がりエッジ４１１１から立ち下がりエッジ４１１２までで測定することができる。図１１Ｄに示されているパルスを、パルスが存在しないときにはLOW状態（低状態）である、正論理（アクティブハイ）タイプとすることができる。しかしながら、図１１Ｅに示すように、パルスを反転して負論理（アクティブロー）タイプとすることもできる。そのような負論理タイプの場合には、図１１Ｅに示すように、パルス持続時間を、立ち下がりエッジ４１１２から立ち上がりエッジ４１１１までの時間測定値とすることができる。
【００５６】
エンコーダー４３７によって、第２の被変調信号４２２１の各パルスを、該エンコーダーの出力４２２２すなわち「Venc」における主パルス（メジャーパルス)と副パルス（マイナーパルス）にそれぞれ符号化することができる。エンコーダーの出力４２２２を符号化された被変調信号４２２２と呼ぶ場合がある。図１１Ｄに示すように、主パルスのそれぞれはTmajorのパルス持続時間を有することができ、副パルスのそれぞれはTminorのパルス持続時間を有することができる。主パルスのパルス持続時間Tmajorを、副パルスのパルス持続時間Tminorよりも十分に大きくすることができる。
【００５７】
第２の被変調信号４５１のパルスと同様に、主パルスは第１のエッジ遷移４１１３と第２のエッジ遷移４１１４を有し、副パルスは第１のエッジ遷移４１１５と第２のエッジ遷移４１１６を有する。第２のエッジ遷移４１１４、４１１６を、それぞれ、第１のエッジ遷移４１１３、４１１５と相補関係のものとすることができる。図１１Ｄに示されているような正論理タイプの場合は、立ち上がりエッジ４１１３、４１１５の後に、それぞれ、立ち下がりエッジ４１１４、４１１６が生じることができる。図１１Ｅに示すような負論理タイプの場合は、配列を逆にすることができる。たとえば、図１１Ｄにおける主パルスは、立ち上がりエッジ４１１３と立ち下がりエッジ４１１４で画定することができる。図１１Ｅに示すような負論理タイプの場合は、配列を逆にして、立ち下がりエッジ４１１４と立ち上がりエッジ４１１３でパルスを画定することができる。
【００５８】
前述したように、第２の被変調信号４２２１のそれぞれのパルスのデューティサイクルは、第１のアナログ信号４１０のアナログ量(またはアナログ値)を表すことができる。アイソレーター４０５が異なる半導体ダイ中で実現される場合は、エッジ遷移４１１１、４１１２の持続時間は異なりうる。たとえば、送信器４３２中のゲートの立ち上がり時間／立ち下がり時間の持続時間は、（該送信器とは）異なる半導体ダイで作製された受信器４３６中のゲートの立ち上がり時間／立ち下がり時間の持続時間とは大きく異なりうる。このため、第２の被変調信号４５１にパルス幅エラーが導入されうる。第２の被変調信号４５１の各パルスのパルス持続時間Tpulseを、主パルスと副パルスの一方の第１と第２のエッジ遷移（４１１３〜４１１６）の一方のエッジ遷移から、主パルスと副パルスの他方の該一方のエッジ遷移までの持続時間測定値へと符号化することによって、パルス幅エラーを小さくするように、エンコーダー４３１を構成することができる。たとえば、図１１Ｄに示すように、パルス持続時間Tpulseを、主パルスの立ち上がりエッジ４１１３から副パルスの立ち上がりエッジ４１１５までの測定値とすることができる。代替的には、パルス持続時間Tpulseを、主パルスの立ち下がりエッジ４１１４から副パルスの立ち下がりエッジ４１１６までの測定値とすることができる。エッジ遷移の持続時間はプロセス変動の影響を受けうる。しかしながら、特定の１つのエッジ遷移から別の同様のエッジ遷移までの信号測定値を符号化することによって、符号化された信号４２２２（Venc）が、プロセス変動の影響を受けないようにすることができる。
【００５９】
図１１Ｄに示すように、主パルスは副パルスに先行する。すなわち、副パルスの前に主パルスを生成するようにエンコーダー４３７を構成することができる。図１１Ｆに示すように、この配列を逆にすることもでき、すなわち、主パルスの前に副パルスを生成するようにエンコーダー４３７を構成することができる。図１１Ｆに示すように、パルス持続時間Tpulseを、副パルスの立ち下がりエッジから主パルスの立ち下がりエッジまでの持続時間測定値に符号化することができる。別の実施形態では、パルス持続時間Tpulseを、副パルスの立ち上がりエッジから主パルスの立ち上がりエッジまでの持続時間測定値に符号化することができる。
【００６０】
エンコーダー４３７を、待ち時間Twt経過後に主パルス及び副パルスを生成するように構成することができる。図１１Ｄに示す実施形態では、待ち時間Twtを、パルス持続時間Tpulseを画定する第１のエッジ遷移４１１１から主パルスの第１のエッジ遷移４１１３までで測定された時間とすることができる。図１１Ｆに示すように副パルスが主パルスに先行する場合には、待ち時間Twtを、パルス持続時間Tpulseを画定する第１のエッジ遷移４１１２から副パルスの第１のエッジ遷移４１１６までで測定された時間とすることができる。待ち時間Twtを、パルス持続時間Tpulseよりもかなり小さいものとすることができる。したがって、主パルスのパルス持続時間Tmajorを、第２の被変調信号４５１のパルス持続時間Tpulseよりもわずかに小さいものとすることができる。副パルスのパルス持続時間Tminorを、待ち時間Twtとほぼ同じにすることができる。
【００６１】
さらに、主パルスと副パルスの間には、遅延持続時間Tdlyを有する遅延が存在しうる。遅延持続時間Tdlyを、副パルスのパルス持続時間Tminorとほぼ同じとすることができる。さらに、遅延持続時間Tdlyを、待ち時間Twtとほぼ同じとすることができる。このことは有益でありうる。なぜなら、後述するように、後で周波数フィルタリングを行うことができるからである。図１１Ｄに示す実施形態では、それぞれの符号化されたパルス持続時間Tpulseを、主パルスの持続時間Tmajorと副パルスの持続時間Tminorと遅延持続時間Tdlyの和とほぼ同じとすることができる。
【００６２】
第２の被変調信号４２２１が符号化されると、信号アイソレーター４３４の出力４２２４と増幅器（ＡＭＰ）４３５の出力４２２５（Vrcv）は主パルスと副パルスを有することができる。増幅器４３５を、分離障壁４３３を通じて送信されてきた信号を受信し及び復元して、増幅器４３５の出力として、復元された符号化信号（符号化されている信号）４２２５を生じるように構成することができる。復元された符号化信号４２２５は、見た目には第２の被変調信号４２２１に似ているが、多少のパルス幅エラーを有している場合があり、そのため、復元された符号化信号４２２５の主パルスのパルス持続時間Tmajor’は、第２の被変調信号４２２１のパルス持続時間Tmajorとはわずかに異なりうる。同様に、復元された符号化信号４２２５の副パルスのパルス持続時間Tminor'もひずみ（変形）を受けうる。
【００６３】
しかしながら、主パルスのパルス持続時間Tmajor'及び／または副パルスのパルス持続時間Tminor’の代わりに、主パルス及び副パルスのエッジ遷移を用いて、復元された符号化信号４２２５、すなわち、図１１ＤのVrcvを復号するように、デコーダー４３７を構成することができる。より具体的には、エッジ遷移を用いて、第２の被変調信号４５１を復号及び復元して、デコーダー４３７の出力として、復元された被変調信号４２２６を生成するように、デコーダー４３７を構成することができる。復元された被変調信号４２２６のパルス持続時間Tpulse'を、第２の被変調信号４５１のパルス持続時間Tpulseと実質的に同じとすることができる。
【００６４】
符号化（エンコード）及び復号（デコード）を行わない１実施形態では、復元された被変調信号４２２６と第２の被変調信号４５１はほぼ同じでありうるが、約２３ns未満のパルス幅歪み(パルス幅のずれ)を有しうる。符号化及び復号を用いる図１１Ａに示す実施形態では、復元された被変調信号４２２６と第２の被変調信号４５１は、実質的に同じであって、パルス幅歪みを約２ns未満とすることができ、すなわち、パルス幅歪みを約１０%まで小さくできる。
【００６５】
図１１Ｇは、デジタル回路を用いて実施されたエンコーダー４３１のブロック図である。図１１Ｇに示すデジタルエンコーダーは、遅延発生器４１４３、及び、所望の出力を生成するように構成された論理回路４１４４を備えることができる。非同期設計の場合は、遅延発生器４１４３は遅延ゲートを備えることができる。高速クロックを使用する同期設計の場合は、遅延発生器４１４３は、カウンター（不図示）及びデジタルコンパレータ（不図示）を備えることができる。同期設計によるデジタルエンコーダー４３１の不利な点は、エンコーダーブロック４３１中のクロックの周波数が高いことが必要とされうることである。したがって、符号化の正確さは、より速いクロック速度を使って、すなわち、より大きな電力を消費するという犠牲を払って達成されうる。
【００６６】
代替的には、アナログ回路を用いてエンコーダー４３１を設計することができる。図１１Ｈは、遅延発生器４１４５及び半遅延発生器（１／２遅延発生器）４１４６を有するアナログエンコーダー４３１のブロック図である。遅延発生器４１４５を用いて待ち（持続）時間Twtを生成することができ、半遅延発生器４１４６を、副パルスのパルス持続時間Tminor、及び、主パルスと副パルスの間の遅延持続時間Tdlyを生成するように構成することができる。エンコーダー４３１は、２つのNANDゲート４１４７を有するラッチをさらに備えることができる。
【００６７】
図１１Ｉは、遅延発生器４１４５の回路図を示しており、図１１Ｊは、半遅延発生器４１４６の回路図を示している。図１１Ｉを参照すると、遅延発生器４１４５は、トランジスタ４１５２、スイッチ４１５６、コンパレータ４１５８、及びコンデンサー４１５９を備えることができる。スイッチ４１５６がオンになると、容量（静電容量）Ｃを有するコンデンサー４１５９はグランド電圧（接地電圧）V0へと放電されるだろう。図１１Ｉにおいて、スイッチ４１５６をNMOSとすることができ、ゲート電圧信号STARTBが論理ハイ（論理高）になるとスイッチ４１５６をオンにすることができる。スイッチ４１５６がオフになると、トランジスタ４１５２によって制御される充電電流によってコンデンサー４１５９を充電することができる。トランジスタ４１５２を、図１１Ｉに示すような電流ミラーを構成するトランジスタとすることができる。トランジスタ４１５２を、充電電流を制御するように構成することができる。図１１Ｉに示すように、トランジスタ４１５２をコンデンサー４１５９に直接結合することができ、または、トランジスタ４１５２を、充電電流を間接的に制御する電流ミラー(不図示)の一部とすることができる。
【００６８】
スイッチ４１５６がオフになると、図１１Ｉにおいて回路図の下のグラフに示されているように、コンデンサー４１５９にかかっている電圧Vcが充電プロセスによってしだいに高くなる。コンデンサー４１５９にかかっている電圧Vcが基準電圧Vrefよりも大きくなると、図１１Ｉのタイミング図に示されているように、コンパレータ４１５８は、出力Voutを反転させることができる。信号STARTBがハイ（高レベル）になるとスイッチ４１５６が再びオンになり、コンデンサー４１５９は放電して、コンパレータ４１５８の出力は論理ロー（論理低）に戻る。
【００６９】
同様に、図１１Ｊに示されている半遅延発生器４１４６は、トランジスタ４１６２、スイッチ４１６６、コンパレータ４１６８、及びコンデンサー４１６９を備えることができる。半遅延発生器４１４６を、遅延発生器４１４５と実質的に同じやり方で動作するようにすることができる。しかしながら、コンデンサー４１６９は、図１１Ｉに示すコンデンサー４１５９の容量（静電容量）の半分の容量を有することができる。したがって、コンデンサー４１６９を充電するのに必要な時間を、遅延発生器４１４５の場合の約半分にすることができる。別の実施形態では、半遅延発生器４１４６のコンデンサー４１６９は、遅延発生器４１４５のコンデンサー４１５９の容量とほぼ同じ容量を有することができるが、充電電流を遅延発生器４１４５の２倍にすることができるように、トランジスタ４１６２に並列に配置された追加のトランジスタ（不図示）を備えることができる。
【００７０】
コンデンサー４１５９、４１６９のサイズ及び回路配置を選択することは、復元された被変調信号４２２６がプロセス変動の影響を実質的に受けないようにすることに寄与する点で有益でありうる。たとえば、それらの回路の充電時間は、コンデンサー４１５９とコンデンサー４１６９の（容量の）相対的な値に依存しうる。この充電時間を、静電容量の絶対値には依存しないものとすることができる。同様に、半遅延発生器４１４６が追加のトランジスタを備える他の実施形態では、トランジスタ４１６２と同じサイズ（大きさ）で、トランジスタ４１６２と同様にバイアスされる追加のトランジスタを追加することによって、充電電流を２倍にすることができる。生成される遅延時間は、トランジスタ４１６２の数の比に依存し、かつ、プロセス変動の影響を受けないものでありうる。
【００７１】
図１１Ｋは、トグルフリップフロップ４１７０から構成されるデコーダー４３７の回路図を示す。トグルフリップフロップ４１７０は、特定のエッジ遷移時に出力を切り換えることができる。たとえば、トグルフリップフロップ４１７０を、図１１Ｋに示すように、立ち上がりエッジに基づいて出力を切り換えるように構成することができる。別の実施形態では、トグルフリップフロップ４１７０を、立ち下がりエッジ時に切り換えを行うように構成することができる。
【００７２】
図１１Ｌは、信号アイソレーター４３４の回路図を示す。信号アイソレーター４３４は、放射体４３５１及びセンサー４３５２を備えることができる。たとえば、信号アイソレーター４３４を光アイソレーターとし、放射体４３５１を光源とし、センサー４３５２を光検出器とすることができる。信号アイソレーターが容量性アイソレーターまたは磁気アイソレーターである他の実施形態では、放射体４３５１及びセンサー４３５２をコンデンサーまたはコイルとすることができる。放射体４３５１を、分離用材料（分離用物質）４３３５を横断して分離信号４３３２を送るように構成されたデバイスないし装置とすることができ、センサー４３５２を、検出した分離信号４３３２を出力用の電気信号に変換するように構成することができる。分離信号４３３２を、第１の回路４１１と第２の回路４１２の間で伝送される信号とすることができ、その際、第１の回路４１１と第２の回路４１２の間に直流が流れることなく、第１の回路４１１と第２の回路４１２を電気的に分離した状態のままとすることができる。
【００７３】
分離信号４３３２を、光、磁気信号、電界（または電界信号）、または、放射体４３５１とセンサー４３５２を電気的に接続しなくてすむ他の任意の信号とすることができる。分離用材料４３３５を、ポリイミドやエポキシ（エポキシ樹脂）などの絶縁体、または、放射体４３５１とセンサー４３５２を封入するために使用されるその他の任意の材料とすることができる。信号アイソレーター４３４は、信号４２２３を受信するためのオプションのドライバー４３３８、及び、出力４２２４を駆動するためのオプションの増幅器４３３９をさらに備えることができる。代替的に、信号アイソレーター４３４の放射体４３５１を入力信号４２２３に電気的に接続することができ、センサー４３５２を出力４２２４に電気的に接続することができる。
【００７４】
図１２は、キープアライブチェック機能を有する代替のエンコーダー５３１及び代替のデコーダー５３７のブロック図である。代替のエンコーダー５３１は、図１１Ｇ及び図１１Ｈに示されている構成要素に加えて、キープアライブパルス発生器５１４８の追加のブロックを備えることができる。たとえば、代替のエンコーダー５３１は、遅延発生器５１４２、半遅延発生器５１４４、NANDゲート５１４６、及びキープアライブパルス発生器５１４８を備えることができる。代替のデコーダー５３７は、トグルフリップフロップ５１７０、ウォッチドック回路５１７２、及びオプションのフィルター回路５１７４を備えることができる。
【００７５】
代替のエンコーダー５３１を、主パルス及び副パルスに加えて、所定の時間Talive後に、キープアライブパルスを被変調信号へと符号化するようにさらに構成することができる。たとえば、代替のエンコーダー５３１を、被変調信号４２２１（図１１Ａ参照）が所定の時間Talive後も静的な状態のままである（すなわち変化しないままである）ときに、キープアライブパルスを符号化するように構成することができる。代替的には、代替のエンコーダー５３１を、第１のデジタル信号４２０（図１１Ａ参照）が、ある所定の時間後も静的な状態のままである（すなわち変化しないままである）ときに、キープアライブパルスを符号化するように構成することができる。これは、図１２のタイミング図に示されている。
【００７６】
キープアライブパルス発生器５１４８を、伝送される主パルスまたは副パルスがないときにのみキープアライブパルスを生成するように構成することができ、または、キープアライブパルス発生器５１４８を、主パルスまたは副パルスと同時にキープアライブパルスを発生するように構成することができる。
【００７７】
キープアライブパルス発生器５１４８を、所定の時間Taliveの時間間隔でキープアライブパルスを発生するように構成することができる。たとえば、所定の時間Talive後に、キープアライブパルス発生器５１４８は、持続時間Tkpを有するキープアライブパルスを生成することができる。それらのパルスをデコーダー５３７で検出することができる。キープアライブパルスが欠けている場合には、連続するロー（低）またはハイ（高）信号の障害状態を示す信号Vwdgを出力するように、ウォッチドッグ回路５１７２を構成することができる。このようにして、キープアライブパルスは、デコーダー５３７が、連続するロー／ハイ信号と欠陥信号のロー／ハイ信号とを区別することを可能にする。
【００７８】
主パルスの持続時間は変調に依存しうるものであり、多くの場合に、主パルスの持続時間Tmajorは所定の時間Taliveよりも短い。しかしながら、主パルスが連続してハイ（高）である場合には、そのようなパルスの持続時間Tmajorは、所定の時間Taliveよりも長くなる場合がある。図１２に示すように、主パルスのパルス持続時間Tmajorが所定の時間Taliveの２倍以上（または倍数）である場合には、主パルス信号内に２以上のキープアライブパルスが生成されうる。同様に、キープアライブパルスは、主パルスも副パルスも存在しないときに生成されうるが、その場合は、図１２に示すように、キープアライブパルスを反転することができる。
【００７９】
デコーダー５３７のウォッチドッグ回路５１７２を、検出時間間隔Tdetectでキープアライブパルスを検出するように構成することができる。通信チャンネルによって引き起こされる可能性のある遅延を考慮して、この検出時間間隔を所定時間Taliveよりも長くすることができる。キープアライブパルスが、検出時間間隔Tdetect後に検出されなかった場合には、図１２に示されているように、パルスの欠落が生じたことを示す信号Vwdgを出力するように、ウォッチドッグ回路５１７２を構成することができる。
【００８０】
副パルスとキープアライブパルスを区別するために、キープアライブパルスのパルス持続時間Tkpを、副パルスの持続時間Tminorよりも短くすることができる。フィルター回路５１７４をオプションとすることができる。キープアライブパルスが主パルス及び副パルスと同時に送信される場合には、キープアライブパルスをフィルタリングによって除去して、（Vrcv信号として示されている）主パルス及び副パルスをトグルフリップフロップ５１７０へと出力するように、フィルター回路５１７４を構成することができる。図１２に示すように、フィルター回路の出力Vfcは、キープアライブパルスを含まず、主パルス及び副パルスだけを含むことができる。
【００８１】
図１３Ａは、アイソレーター装置６０５の１実施形態のブロック図である。アイソレーター装置６０５は、変調器６３０、送信器６３２、放射体６２０８、センサー６２０９、受信器６３６、及び復元回路６３９を備えることができる。オプションとして、アイソレーター装置６０５は、エンコーダー６３１及びデコーダー６３７を備えることができる。さらに、復元回路６３９は、オプションとして、図１１Ａに示されている実施形態と同様のフィルター６４０及び周波数弁別器６３８を備えることができる。変調器６３０、送信器６３２、放射体６２０８、及び光学エンコーダー６３１を、第１の回路６１１の一部とすることができる。センサー６２０９、受信器６３６、及び復元回路６３９を、第１の回路６１１から（電気的に）分離された第２の回路６１２の一部とすることができる。
【００８２】
第１の回路６１１を単一のダイ６２０６に一体化しまたは組み込むことができる。異なる製造技術を用いてより経済的に放射体６２０８を製造することができる場合には、放射体６２０８を別個のダイに分離することが望ましい場合がある。たとえば、放射体が光源６２０８である場合には、図１３Ａ及び図１３Ｂに示すように、放射体６２０８を別個のダイとして組み込む方がより経済的でありうる。同様に、第２の回路６１２を単一のダイ６２１０に一体化しまたは組み込むことができる。いくつかの場合には、第１の回路６１１と第２の回路６１２のそれぞれを、２以上のダイに一体化しまたは組み込むことができる。
【００８３】
図１３Ｂは、図１３Ａに示されているアイソレーター装置６０５を含むアイソレーターパッケージ６０５ａを示している。図１３Ｂを参照すると、アイソレーターパッケージ６０５ａは、複数のリード線６２０２、６２０４、図１３Ａに示されている第１の回路６１１を有する第１の半導体ダイ６２０６、放射体ダイ６２０８、第２の回路６１２を有する第２のダイ６２１０、及び、第１のダイ６２０６と放射体ダイ６２０８と第２のダイ６２１０とを少なくとも封入する第１のカプセル材料（封入材料）６２１２を備えることができる。第１の回路６１１の第１のダイ６２０６及び放射体ダイ６２０８を、同じリードフレーム６２０４の一方の側すなわち同じ側に取り付けることができ、第２のダイ６２１０を、（リードフレーム６２０４とは）別個のリードフレーム６２０２の（リードフレーム６２０４の該一方の側とは反対側の他方の側に相当する）他方の側に取り付けることができる。
【００８４】
アイソレーター装置が光アイソレーターである１実施形態では、第１のカプセル材料６２１２を実質的に透明（または光学的に透明）なものとすることができる。アイソレーターパッケージ６０５ａは、第１のカプセル材料６２１２、リードフレーム６２０２、６２０４の一部、第１のダイ６２０６、放射体ダイ６２０８、及び第２のダイ６２１０を封入する追加のカプセル材料（封入材料）６２１５を備えることができる。光がアイソレーターパッケージ６０５ａから実質上出ないようにするために、追加のカプセル材料６２１５を実質的に不透明（または光学的に不透明）なものとすることができる。
【００８５】
図１４は、制御システム７０６の１実施形態のブロック図である。制御システム７０６は、第１の制御回路７００２、第２の制御回路７００４、並びに、変調器７３０、波形発生器７５１、送信器７３２、信号アイソレーター７３４、受信器７３６、及び復元回路７３９を有する分離システム７０５を備えることができる。波形発生器７５１を変調器７３０の一部とすることができる。オプションとして、制御システム７０５は、エンコーダー７３１及びデコーダー７３７を備えることができる。分離システム７０５を、図２、図３、図１０、図１１Ａ及び図１３Ａにおける上記の実施形態で示した分離システム５、３０５、４０５、６０５と同様に、第１の回路７１１から少なくとも１つのデジタル信号及び少なくとも１つのアナログ信号を受信して、それらの信号を、第２の回路７１２に送信するように構成することができる。図１４に示すように、第１の回路７１１は、変調器７３０、波形発生器７５１、エンコーダー７３１、及び第１の制御回路７００２を備えることができ、第２の回路７１２は、受信器７３６、復元回路７３９、フィルター７４０、周波数弁別器７３８、及び第２の制御回路７００４を備えることができる。
【００８６】
図１４を参照すると、デジタルフィードバック信号及びアナログフィードバック信号を、分離システム７０５を通じて、第２の回路７００４に配置されている第２の制御回路７００４に送信するように、第１の回路７１１の第１の制御回路７００２を構成することができる。このために、波形発生器７５１を、デジタルフィードバック信号の少なくとも１つの論理状態に対応して（または、該論理状態に応じて）第１の被変調信号を生成するように構成することができる。さらに、この被変調信号でアナログフィードバック信号を変調して、第２の被変調信号を生成するように、変調器７３０を構成することができる。デジタルフィードバック信号及びアナログフィードバック信号を、第１の制御回路７００２からの出力とすることができる。第２の被変調信号を信号アイソレーター７３４に配置されている分離障壁７３３を通じて送信するために、第２の被変調信号を信号アイソレーター７３４へと出力するように、送信器７３２を構成することができる。受信器７３６を、第２の被変調信号を復元して復元された被変調信号を生成するように構成することができる。次に、復元された被変調信号を復元回路７３９へと出力することができる。復元回路７３９は、アナログフィードバック信号を復元されたアナログフィードバック信号に復元し、及び、デジタルフィードバック信号を復元されたデジタルフィードバック信号に復元して、第２の制御回路７００４へと出力するように構成されている。
【００８７】
２以上のデジタルフィードバック信号またはアナログフィードバック信号を、第１の回路７１１から第２の回路７１２へと（分離システム７０５を通じて）送ることができる。たとえば、該アナログフィードバック信号を、該デジタルフィードバック信号の論理状態及び追加のデジタルフィードバック信号の論理状態に対応して（またはそれらの論理状態に応じて）被変調信号へと変調するように変調器７５１をさらに構成することによって、該追加のデジタルフィードバック信号を（分離システム７０５ないし信号アイソレーター７３４を通じて）送信することができる。第２の回路７１２において、復元回路７３９を、復元された被変調信号を復号し、及び、該追加のデジタル信号を復元するようにさらに構成することができる。
【００８８】
１実施形態では、デジタルフィードバック信号を周波数変調することによって送信することができ、一方、アナログフィードバック信号をパルス幅変調することによって送信することができる。このため、復元回路７３９は、デジタルフィードバック信号及び追加のデジタルフィードバック信号を復元するための周波数弁別器７３８を備えることができる。
【００８９】
図１４に示されている制御システム７０６は、フィードバックシステムの一部を構成することができる。たとえば、制御システム７０６の第２の回路７１２を、第１の回路７１１に電力を供給するように構成することができ、第１の回路７１１は、分離システム７０５を通じて第２の回路７１２にフィードバックを提供することができる。そのようなフィードバック制御システムの例を、図１５に示されているソリッドステート照明制御システム７０７（ソリッドステート照明は固体照明ともいう）、及び、図１６に示されている直流／直流電圧変換器（ＤＣ／ＤＣコンバータ）フィードバック調節制御システム（以下、ＤＣ／ＤＣ調節制御システムという）７０８とすることができる。
【００９０】
図１５を参照すると、ソリッドステート照明制御システム７０７は、絶縁変圧器７６２と、第１の回路７１１及び第２の回路７１２に電気的に結合された分離システム７０５とを備えることができる。第１の回路７１１と第２の回路７１２を電気的に分離する（すなわち絶縁する）ことができる。図１５に示すように、第１の回路７１１は、複数の光源７６８、該光源７６８に結合した電流検出回路７７６、コンパレータ７９８、電圧監視回路７８０、７８２、整流回路７６９、及び、図１４に関して説明した、第１の回路７１１に電気的に結合した分離システム７０５の一部を備えることができる。第２の回路は、ＡＣ／ＤＣ整流回路７６０、スイッチモード電源コントローラ（以下、「SMPSコントローラ」という）７６４、及び、図１４に関して説明した、第２の回路に電気的に結合した分離システム７０５の一部を備えることができる。第１の回路７１１及び第２の回路７１２を、絶縁変圧器７６２及び分離システム７０５を介して相互接続し、かつ、分離障壁７３３を介して分離ないし絶縁することができる。
【００９１】
第２の回路７１２を、主ＡＣ電源７５８から電力を取り出すように構成することができる。第２の回路７１２を、絶縁変圧器７６２を介する第１の回路７１１への電力を調整するようにさらに構成することができる。その場合、絶縁変圧器７６２からの電力を整流回路７６９に結合して、絶縁されたＤＣ出力７７１を提供することができる。絶縁されたＤＣ出力７７１を、複数の光源７６８を駆動するための電流を供給するように構成することができる。図８に示されている実施形態と同様に、電流検出回路７７６を、分離システム７０５を通じて第１の回路７１１に電力を供給する第２の回路７１２へのフィードバックとしてアナログフィードバック信号７８６を生成するように構成することができる。さらに、電圧監視回路７８０、７８２を、電圧検出信号７８３を生成するように構成することができる。第１の回路７１１のコンパレータ７９８を、電圧検出信号７８３と基準電圧Vdetを入力として受け取るように構成することができる。電圧検出信号７８３が所定の範囲から外れている場合には、上記の少なくとも１つのデジタル信号を、分離システム７０５を介して第２の回路７１２に送られる障害信号７８４すなわちフィードバックとして生成するように、コンパレータ７９８を構成することができる。
【００９２】
障害信号７８４とアナログフィードバック信号７１８６を、分離システム７０５によって復元して、復元された障害信号７９２と復元されたアナログフィードバック信号７９０を生成することができる。SMPSコントローラ７６４が第１の回路７１１への電力ないし電力供給を調整することができるように、復元されたアナログフィードバック信号７９０をフィードバックとして該SMPSコントローラに結合することができる。SMPSコントローラ７６４を、障害信号７９２が検出された場合には、第２の回路７１２から第１の回路７１１への電力供給をシャットダウン（停止）するように構成することができる。電圧検出回路７８０、７８２及び電流検出回路７７６は、分離システム７０５とインターフェースする第１の制御回路７００２を画定ないし構成することができる。同様に、SMPSコントローラ７６４は、分離システム７０５とインターフェースする第２の制御回路７００４を画定ないし構成することができる。
【００９３】
図１６を参照すると、ＤＣ／ＤＣ調節制御システム７０８は、第１の回路７１１、第２の回路７１２、絶縁変圧器７６２、及び分離システム７０５を備えることができる。第２の回路７１２は、絶縁変圧器７６２に流れる電流を制御するSMPSコントローラ７６４を備えることができる。絶縁変圧器７６２を、第１の回路７１１に電力を供給するように構成することができる。この電力を第２の回路７１２によって調節することができる。第１の回路７１１は、整流回路７６９、電圧監視回路７１００、７１０１、絶縁ゲートバイポーラトランジスタ７１２４、及び電流監視回路７１２２を備えることができる。電圧監視回路７１００、７１０１を、第２の回路７１２へのアナログフィードバック信号７１８６としての電圧検出信号を生成するように構成することができる。さらに、図１６に示すように、コンパレータ（COMP1）７１２６を、電圧検出信号７１８６が特定の基準電圧Vdetを超えた場合に、過電圧障害信号７１８７を生成するように構成することができる。電流監視回路７１２２を、過電流障害信号７１８８を生成するように構成することができる。過電圧障害信号７１８７、過電流障害信号７１８８、及びアナログフィードバック信号７１８６を、分離システム７０５を通じて第２の回路７１２に送ることができる。
【００９４】
第２の回路７１２において、過電圧障害信号７１８７と過電流障害信号７１８８を、周波数弁別器７３８によって、復元された過電圧障害信号７２８７と復元された過電流障害信号７２８８にそれぞれ復元することができる。同様に、アナログフィードバック信号７１８６を復元されたアナログフィードバック信号７２８６に復元することができる。復元されたアナログフィードバック信号７２８６、復元された過電圧障害信号７２８７、及び復元された過電流障害信号７２８８を、電力の供給をシャットダウン（停止）したり電力を調整したりするなどの制御に使用するために、SMPSコントローラ７６４に結合することができる。分離システム７０５がエンコーダー７３１及びデコーダー７３７を備える１実施形態では、ＤＣ／ＤＣ調節制御システム７０８のレギュレータ電圧（調節電圧）の精度は１６Ｖ±０．０５Ｖでありうる。エンコーダー７３１及びデコーダー７３７を備えていない類似のＤＣ／ＤＣ調節制御システム７０８を有する別の実施形態では、精度は１６Ｖ±０．５Ｖでありうる。これは、ＤＣ／ＤＣ調節制御システム７０８の精度は、パルス幅エラーの関数でありうるからである。前述したように、エンコーダー７３１及びデコーダー７３７を備えることによって、パルス幅エラーを大幅に小さくすることができる。
【００９５】
図１７は、代替のアイソレーター８０９の１実施形態のブロック図である。代替のアイソレーター８０９は、エンコーダー８３１、送信器８３２、分離障壁８３３を有する信号アイソレーター８３４、受信器８３６、及びデコーダー８３７を備えることができる。アイソレーター８０９は、図１１Ａ、図１３Ａにそれぞれ示されている分離システム４０５及びアイソレーター６０５とほぼ同じでありうるが、アイソレーター８０９は、少なくとも、図１１Ａに示されている変調器４３０及び復元回路４３９を備えていない点でそれらとは異なりうる。
【００９６】
図１７を参照すると、エンコーダー８３１に、複数のパルスを有するデジタル信号８２０を入力として結合することができる。該デジタル信号のそれぞれのパルスが図１１Ｄに示すような主パルス及び副パルスに変換されるように、該デジタル信号の各パルスを符号化された信号（以下では、符号化信号ともいう）にそれぞれ符号化するように、エンコーダー８３１を構成することができる。送信器８３２をエンコーダー８３１に電気的に結合することができ、該符号化信号を（分離障壁８３３を介して）受信器８３６に送信するように、該送信器８３２を構成することができる。受信器８３６を、送信器８３２に近接して（または送信器８３２のすぐ近くに）形成ないし設けて、符号化信号を受信するようにすることができる。符号化信号を信号アイソレーター８３４に電気的に結合することができるが、その場合、該符号化信号を分離障壁８３３を介して送るために、信号アイソレーター８３４内で該符号化信号を分離信号（アイソレーション信号）に変換することができる。
【００９７】
分離障壁８３３を送信器８３２及び受信器８３６に近接して（または該送信器及び該受信器のすぐ近くに）形成ないし設けて、送信器８３２と受信器８３６間を電気的に分離（絶縁）した状態で、符号化信号を送信器８３２から分離障壁８３３を介して送ることができるようにすることができる。デコーダー８３７を受信器８３６に電気的に結合することができる。符号化信号を、デジタル信号８２０と実質的に同じである復元されたデジタル信号８２８に復号（デコード）するように、デコーダー８３７を構成することができる。デコーダー８３７の回路を、図１１Ｋ及び図１２に示されている実施形態と実質的に同じものとすることができる。同様に、エンコーダー８３１の回路を図１１Ｇ〜図１１Ｊ及び図１２に示されている実施形態と実質的に同じものとすることができる。図１１Ｄ〜図１１Ｆ及び図１２に示されているタイミング図をアイソレーター８０５にも適用することができる。
【００９８】
図１８は、アイソレーターを介して第１のデジタル信号及び第１のアナログ信号を伝送するための方法９００のフローチャートである。方法９００を、これまでに説明した実施形態に関連付けることができる。ステップ９１０において、第１のアナログ信号を、第１のデジタル信号の論理状態に対応して（または該論理状態に応じて）変調して被変調信号を生成することができる。図２、図３、図１０及び図１１Ａに関して説明したように、第１のアナログ信号をパルス幅変調によって変調することができ、第１のデジタル信号を周波数変調によって変調することができる。しかしながら、他の種類の変調を使用することも可能である。
【００９９】
ステップ９１０に続くステップ９２０において、該被変調信号をアイソレーターを介して送ることができる。ステップ９３０において、該被変調信号を、受信して、復元された被変調信号へと復元することができる。次に、方法９００はステップ９４０に進み、該ステップにおいて、復元された被変調信号から、該第１のデジタル信号を復元された第１のデジタル信号へと復元することができる。ステップ９４０を周波数弁別器を用いて実施することによって、検出された周波数にしたがって該第１のデジタル信号を復元することができる。ステップ９４０と同時にまたはステップ９４０の後で実施することができるステップ９５０において、復元された被変調信号から、該アナログ信号を復元された第１のアナログ信号へと復元することができる。チャージポンプ回路を用いて被変調信号のパルス幅にしたがってコンデンサーを充放電することによって、該アナログ信号を復元することができる。チャージポンプ回路を、復元された第１のデジタル信号の論理状態にしたがって充電電流を生成するように構成することができる。代替的には、復元された第１のアナログ信号を、フィルタリング回路を用いて生成することができる。
【０１００】
オプションとして、方法９００のステップ９１０は、第１のデジタル信号及び第２のデジタル信号の論理状態に対応して（または該論理状態に応じて）第１のアナログ信号を変調することを含むことができ、ステップ９４０は、復元された被変調信号から、第２のデジタル信号を復元された第２のデジタル信号へと復元することを含むことができる。さらに、方法９００は、信号の精度を上げるために、ステップ９２０と９３０の間に、図１９に示されているステップ９２２及び９２８を含むことができる。ステップ９２２では、被変調信号の各パルスが主パルス及び副パルスへと符号化されている符号化された信号（符号化信号）へと、該被変調信号の各パルスを符号化することができる。ここで、主パルスのパルス持続時間は副パルスのパルス持続時間よりもかなり長い。ステップ９２８では、主パルス及び副パルスのエッジ遷移を復号することによって被変調信号を復元して、復元された被変調信号を得ることができる。
【０１０１】
代替的には、方法９００は、障害を防止するために、ステップ９２２と９２８の間に、図２０に示されているステップ９２４及び９２６をさらに含むことができる。図２０を参照すると、ステップ９２４では、所定時間経過後にキープアライブパルスを生成することができる。ステップ９２６では、キープアライブパルス（またはキープアライブパルスの有無）を、該所定時間よりも長い時間の間検出するようにすることができる。キープアライブパルスが欠落した場合には、それに応じて、障害信号を生成するか、または、シャットダウンシーケンス（停止手順）などの障害防止手順を開始するように、デコーダーを構成することができる。
【０１０２】
異なる側面、実施形態または実施例は、必ずというわけではないが、次の利点のうちの１以上を奏することができる。たとえば、図１１Ａ〜図１１Ｌ及び他の実施形態に関して説明した回路のサイズ及びパルス持続時間の長さは、被変調信号の復元精度を高めるのに有利でありうる。
【０１０３】
本明細書及び図面において、本発明の特定の実施形態を説明し図示したが、本発明は、そのように説明し図示した特定の形態または部品の配列のいずれにも限定されない。たとえば、信号アイソレーターを、光アイソレーター、磁気アイソレーター、容量性アイソレーター、または、その他の将来開発される任意のアイソレーターとすることができる。さらに、システムについての説明を、デバイス、装置、回路または方法にも適用することができる。本発明の範囲は、本願の特許請求の範囲及びそれの均等物によって画定されるべきものである。
【図１】
2014207668.tif 000003
【図２】
2014207668.tif 000004
【図３】
2014207668.tif 000005
【図４】
2014207668.tif 000006
【図５】
2014207668.tif 000007
【図６】
2014207668.tif 000008
【図７】
2014207668.tif 000009
【図８】
2014207668.tif 000010
【図９】
2014207668.tif 000011
【図１０】
2014207668.tif 000012
【図１１Ａ】
2014207668.tif 000013
【図１１Ｂ】
2014207668.tif 000014
【図１１Ｃ】
2014207668.tif 000015
【図１１Ｄ】
2014207668.tif 000016
【図１１Ｅ】
2014207668.tif 000017
【図１１Ｆ】
2014207668.tif 000018
【図１１Ｇ】
2014207668.tif 000019
【図１１Ｈ】
2014207668.tif 000020
【図１１Ｉ】
2014207668.tif 000021
【図１１Ｊ】
2014207668.tif 000022
【図１１Ｋ】
2014207668.tif 000023
【図１１Ｌ】
2014207668.tif 000024
【図１２】
2014207668.tif 000025
【図１３Ａ】
2014207668.tif 000026
【図１３Ｂ】
2014207668.tif 000027
【図１４】
2014207668.tif 000028
【図１５】
2014207668.tif 000029
【図１６】
2014207668.tif 000030
【図１７】
2014207668.tif 000031
【図１８】
2014207668.tif 000032
【図１９】
2014207668.tif 000033
【図２０】
2014207668.tif 000034
【手続補正書】
【提出日】平成26年5月7日(2014.5.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【図１】従来技術の分離型通信システムを示す。
【図２】分離型通信システムの１実施形態のブロック図である。
【図３】分離型通信システムの他の実施形態のブロック図である。
【図４】図３の三角波発生回路（TRIWAVE GEN）５０に対応する回路の１実施形態を示す。
【図５】図４の回路の種々のノードで生成された波形を示す。
【図６】ソリッドステート照明システムの従来技術の１実施例を示す。
【図７】ソリッドステート照明システム７の１実施形態を示す。
【図８】分離型ソリッドステート照明システム内の単一の光カプラ（光結合器）を介して、線形信号フィードバックを障害検出と共に多重伝送するように構成された回路の１実施形態を示す。
【図９】ＤＣ−ＤＣコンバータと一体化した光学的に分離されたゲートドライバの１実施形態を示す。
【図１０】分離システム（アイソレーションシステム）の別の実施形態のブロック図を示す。
【図１１Ａ】アイソレーターの１実施形態のブロック図を示す。
【図１１Ｂ】第１の周波数を用いてどのようにアナログ信号を変調するかを示す。
【図１１Ｃ】第２の周波数を用いてどのようにアナログ信号を変調するかを示す。
【図１１Ｄ】エンコーダー及びデコーダーの出力の波形を示す。
【図１１Ｅ】エンコーダー及びデコーダーの別の出力の波形を示す。
【図１１Ｆ】副パルスが主パルスに先行する代替の符号化された信号の波形を示す。
【図１１Ｇ】デジタルエンコーダーの１実施形態のブロック図を示す。
【図１１Ｈ】アナログデコーダーの１実施形態のブロック図を示す。
【図１１Ｉ】遅延発生器の１実施形態の回路図を示す。
【図１１Ｊ】半遅延発生器の１実施形態の回路図を示す。
【図１１Ｋ】デコーダーの１実施形態の回路図を示す。
【図１１Ｌ】信号アイソレーターの回路図を示す。
【図１２】キープアライブチェック機能を有する代替のエンコーダー及び代替のデコーダーの１実施形態のブロック図を示す。
【図１３Ａ】分離装置（アイソレーター装置）の１実施形態のブロック図を示す。
【図１３Ｂ】図１３Ａに示す分離装置を備えるアイソレーターパッケージの１実施形態を示す。
【図１４】制御システムの１実施形態のブロック図を示す。
【図１５】照明制御システムの１実施形態のブロック図を示す。
【図１６】ＤＣ−ＤＣコンバータフィードバック調節制御システムの１実施形態のブロック図を示す。
【図１７】代替のアイソレーターの１実施形態のブロック図を示す。
【図１８】アイソレーターを介して第１のデジタル信号及び第１のアナログ信号を伝送するための方法を例示する１実施形態を示す。
【図１９】信号をエンコード及びデコードするための方法を例示する１実施形態を示す。
【図２０】キープアライブパルスを伝送するための方法を例示する１実施形態を示す。
【外国語明細書】
2014207668000001.pdf