(57)【要約】【課題】大電力向けのパワーデバイスとして用いられる半導体装置に酸化物半導体を用い、高い耐圧を有し、高い信頼性を有する半導体装置を提供する。また、生産性の高い大電力向けの半導体装置を提供する。結晶構造を有する酸化物半導体膜に含まれる結晶部は、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列していることを特徴の一つとしている。【解決手段】結晶構造を有する酸化物半導体膜を大電力向けのパワーデバイスとして用いられる半導体装置に用いる。【選択図】図１
2014007398.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に酸化物絶縁膜を形成し、
前記酸化物絶縁膜上にバッファ層を形成し、
前記バッファ層上に酸化物半導体膜を形成し、
前記酸化物半導体膜に対して９００℃以上１５００℃以下の加熱処理を行い、結晶構造を有する酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項２】
半導体基板上に酸化物絶縁膜を形成し、
前記酸化物絶縁膜上にバッファ層を形成し、
前記バッファ層上に結晶構造を有する酸化物半導体膜を形成し、
前記結晶構造を有する酸化物半導体膜にリン、ボロン、または窒素を選択的に添加し、
リン、ボロン、または窒素を添加した後、前記酸化物半導体膜に対して９００℃以上１５００℃以下の加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、前記半導体基板は単結晶シリコン基板であり、前記酸化物絶縁膜は熱酸化膜であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、前記結晶構造を有する酸化物半導体膜に含まれる結晶部は、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列していることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、前記バッファ層は、ガリウムを含む膜であることを特徴とする半導体装置の作製方法。
【請求項６】
半導体基板上に酸化物絶縁膜と、
前記酸化物絶縁膜上にバッファ層と、
前記バッファ層上に結晶構造を有する酸化物半導体膜とを有することを特徴とする半導体装置。
【請求項７】
請求項６において、前記半導体基板は単結晶シリコン基板であり、前記酸化物絶縁膜は熱酸化膜であることを特徴とする半導体装置。
【請求項８】
半導体基板上に窒化物絶縁膜と、
前記窒化物絶縁膜上にバッファ層と、
前記バッファ層上に結晶構造を有する酸化物半導体膜とを有することを特徴とする半導体装置。
【請求項９】
請求項６乃至８のいずれか一において、前記結晶構造を有する酸化物半導体膜に含まれる結晶部は、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列していることを特徴とする半導体装置。
【請求項１０】
請求項６乃至９のいずれか一において、前記バッファ層は、ガリウムを含む膜であることを特徴とする半導体装置。
【請求項１１】
請求項６乃至９のいずれか一において、前記バッファ層は、インジウム、ガリウム、及び亜鉛を含む膜であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、パワーデバイス、当該パワーデバイスを有する集積回路、及び電源装置、及びそれらを搭載した電子機器等は半導体装置に含まれる。
【背景技術】
【０００３】
パワーデバイスとして用いられる半導体装置には、シリコン系の材料を用いて作製されるパワーデバイスが広く流通している。しかし、シリコンを用いたパワーデバイスの性能は限界に近づいており、さらなる高性能化を実現することが困難となっている。
【０００４】
また、シリコンを用いたパワーデバイスはバンドギャップが小さいため、高温での動作範囲に限界がある。このため、近年ではバンドギャップが広いＳｉＣやＧａＮを用いたパワーデバイスの開発がされている。
【０００５】
また、大電力向けのパワーデバイスとして用いられる半導体装置に酸化物半導体を用いることが特許文献１、２に開示されている。また、酸化物半導体を用いた縦型トランジスタが特許文献３に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−９１３８２号公報
【特許文献２】特開２０１１−１７２２１７号公報
【特許文献３】特開２０１１−１２９８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
大電力用途の半導体装置に用いるトランジスタや整流素子を設ける基板として放熱性の高い半導体基板を用いることが望ましい。様々な材料を用いた半導体基板があるが、代表的な放熱性の高い半導体基板としては、単結晶シリコン基板やＳｉＣ基板などが挙げられる。
【０００８】
単結晶シリコン基板やＳｉＣ基板上に熱酸化膜などのシリコンを含む絶縁膜を形成し、その絶縁膜上に接して酸化物半導体膜を形成すると、酸化物半導体膜中にシリコンなどが混入する恐れがある。また、塩化水素と酸素の混合ガスを用いた熱酸化膜上に酸化物半導体膜を形成し、熱処理を行うと塩素が酸化物半導体膜中に混入する恐れがある。酸化物半導体膜中に塩素が混入すると、半導体装置の電気特性の低下を招く要因となる。
【０００９】
大電力向けのパワーデバイスとして用いられる半導体装置に酸化物半導体を用い、高い耐圧を有し、高い信頼性を有する半導体装置を提供することを課題の一つとする。
【００１０】
また、生産性の高い大電力向けの半導体装置を提供することを課題の一つとする。
【課題を解決するための手段】
【００１１】
本明細書に開示する本発明の構成は、結晶構造を有する酸化物半導体膜を大電力向けのパワーデバイスとして用いられる半導体装置に用いる。
【００１２】
また、酸化物半導体膜にシリコンや塩素が混入しない構造とするため、半導体基板と酸化物半導体膜との間にバッファ層を設ける。また、半導体基板表面に形成した酸化膜や窒化膜と酸化物半導体膜との間にバッファ層を設ける。
【００１３】
バッファ層としては、半導体基板に含まれる不純物の拡散をブロックできる材料膜、代表的にはガリウムを含む膜を用いる。具体的には、酸化ガリウム膜（ＧａＯｘ（Ｘ＞０））や、酸化インジウムガリウム膜や、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる。
【００１４】
本明細書に開示する本発明の構成は、半導体基板上に酸化物絶縁膜を形成し、酸化物絶縁膜上にバッファ層を形成し、バッファ層上に酸化物半導体膜を形成し、酸化物半導体膜に対して９００℃以上１５００℃以下の加熱処理を行い、結晶構造を有する酸化物半導体膜を形成することを特徴とする半導体装置の作製方法である。
【００１５】
上記構成で得られる構成も本発明の一つであり、その構成は、半導体基板上に酸化物絶縁膜と、酸化物絶縁膜上にバッファ層と、バッファ層上に結晶構造を有する酸化物半導体膜とを有することを特徴とする半導体装置である。
【００１６】
また、結晶構造を有する酸化物半導体膜に含まれる結晶部は、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列していることを特徴の一つとしている。
【００１７】
上記構成における結晶構造を有する酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶことができる。ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【００１８】
なお、ＣＡＡＣ−ＯＳ膜において、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００１９】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。
【００２０】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００２１】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、スパッタリング用ターゲットの結晶状態が基板に転写され、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【００２２】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００２３】
成膜時の不純物濃度を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００２４】
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、平らな面が基板に付着する。
【００２５】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【００２６】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【００２７】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定の比率で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定の比率は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏｌ数比である。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【００２８】
また、上記構成において、半導体基板は単結晶シリコン基板であり、酸化物絶縁膜は熱酸化膜である。また、上記構成において酸化物絶縁膜と酸化物半導体膜の間にバッファ層を設けるため、熱酸化膜を形成する際に塩化水素を用いてもバッファ層によって塩素の拡散がブロッキングできる。また、熱酸化膜である酸化シリコン膜上に直接酸化物半導体膜をスパッタ法によって成膜すると、スパッタリング時にシリコンが酸化物半導体膜中に混入する恐れがあるが、バッファ層が設けられているため、酸化物半導体膜中にシリコンが混入することを防止できる。酸化物半導体膜中にシリコンなどの不純物が混入すると、結晶化が阻害されるため、できるだけ混入することを回避することが好ましい。
【００２９】
また、結晶構造を有する酸化物半導体膜にリン、ボロン、または窒素を選択的に添加し、ｎ型領域を形成してもよく、本発明の他の構成は、半導体基板上に酸化物絶縁膜を形成し、酸化物絶縁膜上にバッファ層を形成し、バッファ層上に結晶構造を有する酸化物半導体膜を形成し、結晶構造を有する酸化物半導体膜にリン、ボロン、または窒素を選択的に添加し、リン、ボロン、または窒素を添加した後、酸化物半導体膜に対して９００℃以上１５００℃以下の加熱処理を行うことを特徴とする半導体装置の作製方法である。
【００３０】
結晶構造を有する酸化物半導体膜にリン、ボロン、または窒素を選択的に添加した領域は結晶性が低下した状態となりやすいが、酸化物半導体膜中に結晶部を残しておき、９００℃以上１５００℃以下の加熱処理を行うことで再びＣＡＡＣ−ＯＳ膜を形成することができる。また、９００℃以上１５００℃以下の加熱処理を行うことで酸化物半導体膜の高密度化を実現できる。また、９００℃以上１５００℃以下の加熱処理を行うことで酸化物半導体の単結晶とほぼ同じレベルの密度と、酸化物半導体の単結晶とほぼ同じレベルの結晶性を得ることができる。
【００３１】
また、半導体基板上に接して形成する酸化物絶縁膜に変えて窒化物絶縁膜としてもよく、本発明の他の構成は、半導体基板上に窒化物絶縁膜と、窒化物絶縁膜上にバッファ層と、バッファ層上に結晶構造を有する酸化物半導体膜とを有することを特徴とする半導体装置である。
【００３２】
勿論、半導体基板に接して形成する絶縁膜を多層としてもよく、例えば、半導体基板上に接して窒化物絶縁膜を形成し、窒化物絶縁膜上に接して酸化物絶縁膜を形成し、酸化物絶縁膜上に接してバッファ層を形成し、バッファ層上に接して酸化物半導体膜を形成してもよい。
【００３３】
結晶構造を有する酸化物半導体膜を用いて作製することのできるパワーデバイス（酸化物半導体パワーデバイスとも呼ぶ）としては２端子のダイオードなどの整流素子や、３端子のトランジスタなどのスイッチング素子が挙げられる。トランジスタにおいては、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ）、パワーＭＥＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＨＦＥＴ、ＪＦＥＴ（ジャンクション接合型電界効果トランジスタ）等を適宜用いることができる。また、結晶構造を有する酸化物半導体膜を用いて作製することのできるパワーデバイスとして、バイポーラトランジスタ、ゲートターンオフサイリスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等を適宜用いることができる。ただし、バイポーラトランジスタであるＩＧＢＴよりも、ユニポーラトランジスタであるＭＯＳＦＥＴ、ＭＥＳＦＥＴなどを用いる方が、スイッチングに起因する電力損失を小さく抑えることができる。
【００３４】
次に、酸化物半導体膜を用いたトランジスタのホットキャリア劣化について説明する。
【００３５】
ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。
【００３６】
シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体膜は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。以上より、本明細書で示すような酸化物半導体膜を用いたトランジスタは高いドレイン耐圧を有すると言える。それゆえ、絶縁ゲート電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（ＩＧＦＥＴ））などのパワーデバイスに好適である。
【発明の効果】
【００３７】
結晶構造を有する酸化物半導体膜を用い、高い耐圧を有し、高い信頼性を有する大電力向けの酸化物半導体パワーデバイスを実現できる。
【００３８】
ＳｉＣパワーデバイスはエピタキシャル層を形成する方法を用い、複雑な工程で作製されている。一方、酸化物半導体パワーデバイスは、スパッタリング法を用いて酸化物半導体膜を形成するため、エピタキシャル層を形成する方法よりも生産性の高い大電力向けの半導体装置を実現できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一態様を説明するための断面図。
【図２】本発明の一態様を説明するための上面図及び断面図。
【図３】本発明の一態様を説明するための斜視図。
【図４】本発明の一態様を説明するためのブロック図。
【図５】本発明の一態様を説明するためのブロック図。
【図６】本発明の一態様の応用製品を説明するための図。
【図７】本発明の一態様を説明するための断面図。
【図８】本発明の一態様を説明するための回路図。
【図９】本発明の一態様を説明するための回路図。
【発明を実施するための形態】
【００４０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００４１】
（実施の形態１）
本実施の形態では、パワーＭＯＳＦＥＴの構造及び作製方法について、図１（Ａ）を用いて説明する。
【００４２】
図１（Ａ）に示すパワーデバイス１００は、パワーＭＯＳＦＥＴであり、半導体基板１０３をバックゲートとし、半導体基板１０３上に絶縁膜１０２が設けられ、絶縁膜１０２上にバッファ層１０５が設けられ、バッファ層１０５上に結晶構造を有する酸化物半導体膜１０７が設けられ、結晶構造を有する酸化物半導体膜１０７上を一部覆って導電層でなる第１の端子１０９及び第２の端子１１１が設けられ、結晶構造を有する酸化物半導体膜１０７、第１の端子１０９、及び第２の端子１１１を覆って絶縁膜１１３が設けられ、絶縁膜１１３上に、第１の端子１０９及び第２の端子１１１それぞれの一部に重畳する導電層でなるゲート１１５が設けられるように形成される。
【００４３】
半導体基板１０３は、少なくとも、後の加熱処理（９００℃以上）に耐えうる程度の耐熱性を有していることが必要となる。
【００４４】
半導体基板１０３としては、単結晶シリコン基板、ＳｉＣ基板、ＧａＮ基板、ＧａＡｓ基板などを用いる。また、半導体基板１０３としてシリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板を用いてもよい。
【００４５】
絶縁膜１０２は、塩化水素などを用いた熱酸化などで得られる酸化シリコン膜、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などで得られる酸化シリコン膜、又は、酸化窒化シリコン、若しくは酸化窒化アルミニウムなどの酸化窒化絶縁膜、又は、窒化酸化シリコンなどの窒化酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものをいい、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものをいう。
【００４６】
また、絶縁膜１０２は、プラズマＣＶＤ法などで得られる窒化シリコン膜を用いてもよい。ただし、窒化シリコン膜を用いる場合には、成膜後の熱処理によって水素又は水素化合物がほとんど放出されない窒化シリコン膜、例えば、供給ガスをシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）の混合ガスとして成膜された窒化シリコン膜を用いることが好ましい。
【００４７】
また、バッファ層１０５は、酸化ガリウム、酸化インジウムガリウム、酸化ハフニウム、酸化イットリウム、若しくは酸化アルミニウムなどの酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。中でも酸化物半導体膜を構成する元素を含む酸化ガリウム、酸化インジウムガリウムが好ましい。また、バッファ層１０５の他の材料として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いてもよい。
【００４８】
結晶構造を有する酸化物半導体膜１０７は、少なくともＩｎを含み金属元素Ｍ（ＭはＧａ、Ｈｆ、Ｚｎ、Ｍｇ、Ｓｎなど）を含む酸化物、例えば二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物などを用いることができる。
【００４９】
また、結晶構造を有する酸化物半導体膜１０７は、単層に限定されず、多層としてもよく、組成の異なる積層膜を用いてもよい。結晶構造を有する酸化物半導体膜１０７として組成の異なる積層膜を用いても、一方の膜が結晶の核となり、もう一方の膜の結晶化を助長させる。例えば、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜上にＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を積層する２層構造としてもよい。この２層構造に加熱処理を行うと２層ともに結晶性の高い膜となり、同一の結晶構造、即ちＣＡＡＣ−ＯＳ膜の積層となる。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜上にＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を形成し、その上にＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を積層する３層構造としてもよい。
【００５０】
また、結晶構造を有する酸化物半導体膜１０７の厚さは、ゲート１１５及びバックゲートである半導体基板１０３に負の電圧が印加されたときに、空乏層がチャネル領域に広がり、パワーデバイス１００をオフ状態とすることが可能な厚さとする。
【００５１】
第１の端子１０９及び第２の端子１１１は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、第１の端子１０９及び第２の端子１１１は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の層、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
【００５２】
また、第１の端子１０９及び第２の端子１１１は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００５３】
絶縁膜１１３は、プラズマＣＶＤ法などで得られる酸化シリコン膜、又は、酸化窒化シリコン、若しくは酸化窒化アルミニウムなどの酸化窒化絶縁膜、又は、窒化酸化シリコンなどの窒化酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。なお、絶縁膜１１３と酸化物半導体膜１０７の間に第２のバッファ層を設けてもよい。第２のバッファ層は、バッファ層１０５に用いることのできる材料を適宜用いることができる。
【００５４】
ゲート１１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の層、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
【００５５】
また、ゲート１１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００５６】
図１（Ａ）に示すパワーデバイス１００は、チャネル領域に結晶構造を有する酸化物半導体膜１０７を用いるため、オン抵抗を低減することが可能であり、大電流を流すことが可能である。
【００５７】
以下に、図１（Ａ）に示すパワーデバイス１００の作製方法について説明する。
【００５８】
バックゲートとなる半導体基板１０３上に絶縁膜１０２を形成する。絶縁膜１０２は塩化水素を用いた熱酸化を行って形成する。または、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高く、高品質な絶縁膜１０２を形成してもよい。
【００５９】
次いで、スパッタリング法、ＣＶＤ法、塗布法、パルスレーザー蒸着法等によりバッファ層１０５を形成する。バッファ層１０５は、半導体基板１０３または絶縁膜１０２に含まれる不純物の拡散をブロックできる材料膜、代表的にはガリウムを含む膜を用いる。
【００６０】
次いで、バッファ層１０５上に結晶構造を有する酸化物半導体膜１０７を形成する。
【００６１】
酸化物半導体膜１０７は、スパッタリング法を用い、成膜温度を高めとして成膜して、成膜直後に結晶構造を有する酸化物半導体膜１０７を形成することが好ましい。４００℃以上に成膜温度を高めて高密度化しておくと、後の９００℃以上の加熱を行ってもピーリングなどの発生を抑えることができる。なお、成膜直後に結晶性が低くても加熱処理を行って高い結晶性を有する酸化物半導体膜１０７を形成すればよい。
【００６２】
次いで、真空雰囲気下、窒素雰囲気下、酸素雰囲気下、または窒素と酸素の混合雰囲気下で９００℃以上１５００℃以下の加熱処理を行う。また、９００℃以上１５００℃以下の加熱処理を行うことで酸化物半導体の単結晶とほぼ同じレベルの密度と、酸化物半導体の単結晶とほぼ同じレベルの結晶性を得ることができる。
【００６３】
本実施の形態では、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用い、基板温度４００℃として、ＣＡＡＣ−ＯＳ膜を形成した後、９５０℃の加熱処理を行う。熱処理後においても、酸化物半導体膜１０７は、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。
【００６４】
なお、バッファ層１０５を形成した後、クリーンルームの大気に曝して、酸化物半導体膜を成膜すると、クリーンルーム雰囲気に含まれるボロンがバッファ層１０５と酸化物半導体膜の界面に混入する恐れがある。従って、バッファ層１０５を形成した後、大気に触れることなく酸化物半導体膜を成膜することが好ましい。どちらもスパッタリング法で形成することができ、ターゲットを変更するだけで連続的に成膜することができる。
【００６５】
次いで、結晶構造を有する酸化物半導体膜１０７上にフォトリソグラフィ工程により形成したレジストを形成し、レジストをマスクとして酸化物半導体膜をエッチングして、島状の酸化物半導体膜を形成する。島状の酸化物半導体膜の側面はテーパー形状となるようにする。なお、結晶構造を有する酸化物半導体膜１０７の側面と半導体基板平面がなすテーパー角は、１０°以上７０°以下とする。
【００６６】
次いで、酸化物半導体膜１０７上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジストをマスクとして上記導電層をエッチングして、ソース電極及びドレイン電極として機能する第１の端子１０９及び第２の端子１１１を形成する。また、第１の端子１０９、及び第２の端子１１１は、印刷法、インクジェット法等を用いて作製すれば、工程数を削減することができる。
【００６７】
次いで、バッファ層１０５、酸化物半導体膜１０７、第１の端子１０９、及び第２の端子１１１上に絶縁膜１１３を形成する。
【００６８】
絶縁膜１１３は、プラズマＣＶＤ法などで得られる酸化シリコン膜、又は、酸化窒化シリコン、若しくは酸化窒化アルミニウムなどの酸化窒化絶縁膜、又は、窒化酸化シリコンなどの窒化酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。
【００６９】
次いで、絶縁膜１１３上にゲート１１５を形成する。絶縁膜１１３上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジストをマスクとして上記導電層をエッチングして、ゲート１１５を形成することができる。
【００７０】
以上の工程により、結晶構造を有する酸化物半導体膜１０７をチャネル領域に有するパワーデバイス１００を作製することができる。そして最後に、パワーデバイス１００を放熱板１０１に固定する。
【００７１】
なお、放熱板１０１は、外部に延設しておくことで放熱機能をより高めることができる。例えば図３に示す斜視図のように、パワーデバイス１００が設けられた放熱板１０１は、筐体１３０から外部に延設しておけばよい。
【００７２】
また、放熱板１０１からは、図３に示すように、外部の素子に接続するために、端子Ｄ、端子Ｇの他、放熱板１０１の一部を筐体１３０の外部に延設する構成にできる。この構成の場合、放熱板１０１より延設される電極は、複数のパワーデバイス１００のソース（またはドレイン）に接続される端子Ｓとして用いることができる。
【００７３】
図１（Ｂ）は、酸化物半導体膜１０７上にｎ型領域１２１を設けたパワーデバイス１２０の例である。
【００７４】
図１（Ｂ）に示すパワーデバイス１２０において、ｎ型領域１２１は、リン、ボロン、または窒素を含み、結晶構造を有する酸化物半導体膜である。第１の端子１０９と酸化物半導体膜１０７の間、及び第２の端子１１１と酸化物半導体膜１０７の間にｎ型領域１２１を形成することで、接触抵抗を低減している。
【００７５】
バッファ層１０５を形成するまでの工程は同一であるため、ここではバッファ層１０５を形成した後の工程を説明する。結晶構造を有する酸化物半導体膜を形成した後、プラズマ処理またはイオン注入法によりリン、ボロン、または窒素を表面近傍に添加する。リン、ボロン、または窒素を添加した領域は結晶性が低下した領域となりやすい。なお、リン、ボロン、または窒素を添加した領域の下方に結晶部を残存させておくことが好ましい。添加した後、真空雰囲気下、窒素雰囲気下、酸素雰囲気下、または窒素と酸素の混合雰囲気下で９００℃以上１５００℃以下の加熱処理を行う。この加熱処理によってリン、ボロン、または窒素を添加した領域を添加した領域を結晶化させることができる。
【００７６】
次いで、リン、ボロン、または窒素を添加した領域上にフォトリソグラフィ工程により形成したレジストを形成し、レジストをマスクとして酸化物半導体膜をエッチングして、島状の酸化物半導体膜を形成する。
【００７７】
次いで、酸化物半導体膜１０７上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジストをマスクとして上記導電層をエッチングして、ソース電極及びドレイン電極として機能する第１の端子１０９及び第２の端子１１１を形成する。そして、第１の端子１０９及び第２の端子１１１をマスクとしてリン、ボロン、または窒素を添加した領域を選択的に除去する。こうして、第１の端子１０９及び第２の端子１１１の下方にｎ型領域１２１を形成することができる。
【００７８】
次いで、バッファ層１０５、酸化物半導体膜１０７、第１の端子１０９、及び第２の端子１１１上に絶縁膜１１３を形成する。
【００７９】
次いで、絶縁膜１１３上にゲート１１５を形成する。
【００８０】
以上の工程により、結晶構造を有する酸化物半導体膜１０７をチャネル領域に有するパワーデバイス１２０を作製することができる。そして最後に、パワーデバイス１２０を放熱板１０１に固定する。
【００８１】
（実施の形態２）
実施の形態１では３端子のパワーデバイスの例を示したが、本実施の形態では２端子のパワーデバイスの例を示す。
【００８２】
図２（Ａ）は、図２（Ｂ）に示すパワーデバイスの上面図である。図２（Ａ）の鎖線Ａ−Ｂの断面図が図２（Ｂ）に相当する。
【００８３】
図２（Ｂ）に示す２端子のパワーデバイスは、半導体基板２０３を第１の端子とし、半導体基板２０３上に絶縁膜２０２が設けられ、絶縁膜２０２上にバッファ層２０５が設けられ、バッファ層２０５上に結晶構造を有する酸化物半導体膜２０７が設けられ、結晶構造を有する酸化物半導体膜２０７上を一部覆って導電層２１３が設けられ、結晶構造を有する酸化物半導体膜２０７に接する保護層２０９を有し、第２の端子２１１が結晶構造を有する酸化物半導体膜２０７上に接して形成されている。第２の端子２１１は層間絶縁膜２１７上の引き出し配線２１９に電気的に接続されている。
【００８４】
半導体基板２０３としては、単結晶シリコン基板、ＳｉＣ基板、ＧａＮ基板、ＧａＡｓ基板などを用いる。また、半導体基板２０３としてシリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板を用いてもよい。
【００８５】
絶縁膜２０２は、塩化水素などを用いた熱酸化などで得られる酸化シリコン膜、プラズマＣＶＤ法などで得られる酸化シリコン膜、又は、酸化窒化シリコン、若しくは酸化窒化アルミニウムなどの酸化窒化絶縁膜、又は、窒化酸化シリコンなどの窒化酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。
【００８６】
また、絶縁膜２０２は、プラズマＣＶＤ法などで得られる窒化シリコン膜を用いてもよい。ただし、窒化シリコン膜を用いる場合には、成膜後の熱処理によって水素又は水素化合物がほとんど放出されない窒化シリコン膜、例えば、供給ガスをシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）の混合ガスとして成膜された窒化シリコン膜を用いることが好ましい。
【００８７】
また、バッファ層２０５は、酸化ガリウム、酸化インジウムガリウム、酸化ハフニウム、酸化イットリウム、若しくは酸化アルミニウムなどの酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。中でも酸化物半導体膜を構成する元素を含む酸化ガリウム、酸化インジウムガリウムが好ましい。また、バッファ層２０５の他の材料として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いてもよい。
【００８８】
結晶構造を有する酸化物半導体膜２０７は、少なくともＩｎを含み金属元素Ｍ（ＭはＧａ、Ｈｆ、Ｚｎ、Ｍｇ、Ｓｎなど）を含む酸化物、例えば二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物などを用いることができる。
【００８９】
導電層２１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電層２１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の層、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
【００９０】
保護層２０９は、プラズマＣＶＤ法などで得られる酸化シリコン膜、又は、酸化窒化シリコン、若しくは酸化窒化アルミニウムなどの酸化窒化絶縁膜、又は、窒化酸化シリコンなどの窒化酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。なお、保護層２０９は、結晶構造を有する酸化物半導体膜２０７の表面を保護するために設けており、必要でなければ設けなくともよい。
【００９１】
第２の端子２１１はアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。
【００９２】
図２（Ｂ）に示すパワーデバイスは、結晶構造を有する酸化物半導体膜２０７を用いた整流素子として用いることが可能である。
【００９３】
以下に、図２（Ｂ）に示すパワーデバイス作製方法について説明する。
【００９４】
第１の端子となる半導体基板２０３上に絶縁膜２０２を形成する。絶縁膜２０２はμ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高く、高品質な絶縁膜を形成する。また、絶縁膜２０２は塩化水素を用いた熱酸化を行って形成してもよい。
【００９５】
次いで、スパッタリング法、ＣＶＤ法、塗布法、パルスレーザー蒸着法等によりバッファ層２０５を形成する。バッファ層２０５は、半導体基板２０３または絶縁膜２０２に含まれる不純物の拡散をブロックできる材料膜、代表的にはガリウムを含む膜を用いる。
【００９６】
次いで、バッファ層２０５上に結晶構造を有する酸化物半導体膜２０７を形成する。
【００９７】
酸化物半導体膜２０７は、スパッタリング法を用い、成膜温度を高めとして成膜して、成膜直後に結晶構造を有する酸化物半導体膜２０７を形成することが好ましい。４００℃以上に成膜温度を高めて高密度化しておくと、後の９００℃以上の加熱を行ってもピーリングなどの発生を抑えることができる。なお、成膜直後に結晶性が低くても加熱処理を行って結晶性の高い酸化物半導体膜２０７を形成すればよい。
【００９８】
本実施の形態では、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用い、基板温度４００℃として、ＣＡＡＣ−ＯＳ膜を形成した後、９５０℃の加熱処理を行う。熱処理後においても、酸化物半導体膜２０７は、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。
【００９９】
次いで、真空雰囲気下、窒素雰囲気下、酸素雰囲気下、または窒素と酸素の混合雰囲気下で９００℃以上１５００℃以下の加熱処理を行う。また、９００℃以上１５００℃以下の加熱処理を行うことで酸化物半導体の単結晶とほぼ同じレベルの密度と、酸化物半導体の単結晶とほぼ同じレベルの結晶性を得ることができる。
【０１００】
なお、バッファ層２０５を形成した後、クリーンルームの大気に曝して、酸化物半導体膜を成膜すると、クリーンルーム雰囲気に含まれるボロンがバッファ層２０５と酸化物半導体膜の界面に混入する恐れがある。従って、バッファ層２０５を形成した後、大気に触れることなく酸化物半導体膜を成膜することが好ましい。どちらもスパッタリング法で形成することができ、ターゲットを変更するだけで連続的に成膜することができる。
【０１０１】
次いで、酸化物半導体膜２０７上に保護層２０９を形成した後、フォトリソグラフィ工程により形成したレジストを形成し、レジストをマスクとして保護層２０９をエッチングする。
【０１０２】
次いで、結晶構造を有する酸化物半導体膜２０７上にフォトリソグラフィ工程により形成したレジストを形成し、レジストをマスクとして酸化物半導体膜をエッチングして、島状の酸化物半導体膜を形成する。島状の酸化物半導体膜の側面はテーパー形状となるようにする。なお、結晶構造を有する酸化物半導体膜２０７の側面と半導体基板平面がなすテーパー角は、１０°以上７０°以下とする。
【０１０３】
次いで、酸化物半導体膜２０７上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジストをマスクとして上記導電層をエッチングして、第２の端子２１１を形成する。
【０１０４】
次いで、酸化物半導体膜２０７上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジストをマスクとして上記導電層をエッチングして、導電層２１３を形成する。
【０１０５】
次いで、保護層２０９、及び第２の端子２１１上に層間絶縁膜２１７を形成する。
【０１０６】
層間絶縁膜２１７は、プラズマＣＶＤ法などで得られる酸化シリコン膜、又は、酸化窒化シリコン、若しくは酸化窒化アルミニウムなどの酸化窒化絶縁膜、又は、窒化酸化シリコンなどの窒化酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。
【０１０７】
次いで、層間絶縁膜２１７上に引き出し配線２１９を形成する。層間絶縁膜２１７に開口を設け、層間絶縁膜２１７上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジストをマスクとして上記導電層をエッチングして、引き出し配線２１９を形成することができる。
【０１０８】
以上の工程により、結晶構造を有する酸化物半導体膜２０７を有するパワーデバイスを作製することができる。そして最後に、パワーデバイスを放熱板２０１に固定する。
【０１０９】
また、図２（Ａ）に示すように、複数のパワーデバイスを並列に接続することができる。
【０１１０】
（実施の形態３）
実施の形態１ではパワーＭＯＳＦＥＴの例を示したが、本実施の形態ではパワーＭＥＳＦＥＴの例を示す。
【０１１１】
図７は、パワーＭＥＳＦＥＴの断面図の一例である。
【０１１２】
図７に示すパワーＭＥＳＦＥＴは、半導体基板３０３上に絶縁膜３０２が設けられ、絶縁膜３０２上にバッファ層３０５が設けられ、バッファ層３０５上に結晶構造を有する酸化物半導体膜３０７が設けられ、結晶構造を有する酸化物半導体膜３０７上を一部覆って導電層でなるゲート３０９、第１の端子３１１、及び第２の端子３１３が設けられるように形成される。なお、第１の端子３１１はソース電極であり、第２の端子３１３はドレイン電極である。
【０１１３】
半導体基板３０３は、少なくとも、後の加熱処理（９００℃以上）に耐えうる程度の耐熱性を有していることが必要となる。
【０１１４】
半導体基板３０３としては、単結晶シリコン基板、ＳｉＣ基板、ＧａＮ基板、ＧａＡｓ基板などを用いる。また、半導体基板３０３としてシリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板を用いてもよい。
【０１１５】
絶縁膜３０２は、塩化水素などを用いた熱酸化などで得られる酸化シリコン膜、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などで得られる酸化シリコン膜、又は、酸化窒化シリコン、若しくは酸化窒化アルミニウムなどの酸化窒化絶縁膜、又は、窒化酸化シリコンなどの窒化酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。
【０１１６】
また、絶縁膜３０２は、プラズマＣＶＤ法などで得られる窒化シリコン膜を用いてもよい。ただし、窒化シリコン膜を用いる場合には、成膜後の熱処理によって水素又は水素化合物がほとんど放出されない窒化シリコン膜、例えば、供給ガスをシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）の混合ガスとして成膜された窒化シリコン膜を用いることが好ましい。
【０１１７】
また、バッファ層３０５は、酸化ガリウム、酸化インジウムガリウム、酸化ハフニウム、酸化イットリウム、若しくは酸化アルミニウムなどの酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜で形成できる。中でも酸化物半導体膜を構成する元素を含む酸化ガリウム、酸化インジウムガリウムが好ましい。また、バッファ層３０５の他の材料として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いてもよい。
【０１１８】
結晶構造を有する酸化物半導体膜３０７は、少なくともＩｎを含み金属元素Ｍ（ＭはＧａ、Ｈｆ、Ｚｎ、Ｍｇ、Ｓｎなど）を含む酸化物、例えば二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物などを用いることができる。
【０１１９】
第１の端子３１１及び第２の端子３１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、第１の端子３１１及び第２の端子３１３は、単層構造でも、二層以上の積層構造としてもよい。
【０１２０】
ゲート３０９は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート３０９は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の層、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
【０１２１】
なお、ゲート３０９は、第１の端子３１１及び第２の端子３１３と異なる材料を用いることが好ましい。
【０１２２】
以下に、図７に示すパワーＭＥＳＦＥＴの作製方法について説明する。
【０１２３】
半導体基板３０３上に絶縁膜３０２を形成する。絶縁膜３０２は塩化水素を用いた熱酸化を行って形成する。または、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高く、高品質な絶縁膜３０２を形成してもよい。
【０１２４】
次いで、スパッタリング法、ＣＶＤ法、塗布法、パルスレーザー蒸着法等によりバッファ層３０５を形成する。バッファ層３０５は、半導体基板３０３または絶縁膜３０２に含まれる不純物の拡散をブロックできる材料膜、代表的にはガリウムを含む膜を用いる。
【０１２５】
次いで、バッファ層３０５上に結晶構造を有する酸化物半導体膜３０７を形成する。
【０１２６】
酸化物半導体膜３０７は、スパッタリング法を用い、成膜温度を高めとして成膜して、成膜直後に結晶構造を有する酸化物半導体膜３０７を形成することが好ましい。４００℃以上に成膜温度を高めて高密度化しておくと、後の９００℃以上の加熱を行ってもピーリングなどの発生を抑えることができる。なお、成膜直後に結晶性が低くても加熱処理を行って結晶性の高い酸化物半導体膜３０７を形成すればよい。
【０１２７】
次いで、真空雰囲気下、窒素雰囲気下、酸素雰囲気下、または窒素と酸素の混合雰囲気下で９００℃以上１５００℃以下の加熱処理を行う。また、９００℃以上１５００℃以下の加熱処理を行うことで酸化物半導体の単結晶とほぼ同じレベルの密度と、酸化物半導体の単結晶とほぼ同じレベルの結晶性を得ることができる。
【０１２８】
本実施の形態では、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用い、基板温度４００℃として、ＣＡＡＣ−ＯＳ膜を形成した後、９５０℃の加熱処理を行う。熱処理後においても、酸化物半導体膜３０７は、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。
【０１２９】
なお、バッファ層３０５を形成した後、クリーンルームの大気に曝して、酸化物半導体膜を成膜すると、クリーンルーム雰囲気に含まれるボロンがバッファ層３０５と酸化物半導体膜の界面に混入する恐れがある。従って、バッファ層３０５を形成した後、大気に触れることなく酸化物半導体膜を成膜することが好ましい。どちらもスパッタリング法で形成することができ、ターゲットを変更するだけで連続的に成膜することができる。
【０１３０】
次いで、酸化物半導体膜３０７上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジストをマスクとして上記導電層をエッチングして、ゲート３０９を形成する。
【０１３１】
次いで、酸化物半導体膜３０７上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジストをマスクとして上記導電層をエッチングして、第１の端子３１１及び第２の端子３１３を形成する。
【０１３２】
以上の工程により、結晶構造を有する酸化物半導体膜３０７をチャネル領域に有するパワーＭＥＳＦＥＴを作製することができる。そして最後に、パワーＭＥＳＦＥＴを放熱板３０１に固定する。
【０１３３】
（実施の形態４）
本実施の形態では、上記実施の形態１、実施の形態３で説明したトランジスタまたは実施の形態２で説明した整流素子を具備するインバータ及びコンバータ等の電力変換回路の構成の一形態について説明する。本実施の形態では、図４（Ａ）、（Ｂ）においてＤＣ−ＤＣコンバータの回路構成の一例を示し、図５においてインバータの回路構成の一例を示す。
【０１３４】
図４（Ａ）に示すＤＣ−ＤＣコンバータ５０１は、一例としてチョッパー回路を用いた降圧型のＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータ５０１は、容量素子５０２、ＦＥＴ５０３、制御回路５０４、ダイオード５０５、コイル５０６及び容量素子５０７を有する。
【０１３５】
図４（Ａ）に示すＤＣ−ＤＣコンバータ５０１は、制御回路５０４によるＦＥＴ５０３のスイッチング動作により動作する。ＤＣ−ＤＣコンバータ５０１により、入力端子ＩＮ１とＩＮ２に印加される入力電圧Ｖ１は、出力端子ＯＵＴ１とＯＵＴ２より降圧されたＶ２として負荷５０８に出力することができる。ＤＣ−ＤＣコンバータ５０１が具備するＦＥＴ５０３には、上記実施の形態で説明した半導体装置を適用することができる。そのため、スイッチング動作によって大きな出力電流を流すことができ、且つオフ電流を低減することができる。従って消費電力が低減され、高速な動作が可能なＤＣ−ＤＣコンバータとすることができる。
【０１３６】
図４（Ａ）では非絶縁型の電力変換回路の一例としてチョッパー回路を用いた降圧型のＤＣ−ＤＣコンバータを示したが、他にもチョッパー回路を用いた昇圧型のＤＣ−ＤＣコンバータ、チョッパー回路を用いた昇圧降圧型のＤＣ−ＤＣコンバータが具備するＦＥＴにも上記実施の形態で説明した半導体装置を適用することができる。そのため、スイッチング動作によって大きな出力電流を流すことができ、且つオフ電流を低減することができる。従って消費電力が低減され、高速な動作が可能なＤＣ−ＤＣコンバータとすることができる。
【０１３７】
次いで図４（Ｂ）に示すＤＣ−ＤＣコンバータ５１１は、一例として絶縁型の電力変換回路であるフライバックコンバータの回路構成である。ＤＣ−ＤＣコンバータ５１１は、容量素子５１２、ＦＥＴ５１３、制御回路５１４、一次コイル及び二次コイルを具備する変圧器５１５、ダイオード５１６及び容量素子５１７を有する。
【０１３８】
図４（Ｂ）に示すＤＣ−ＤＣコンバータ５１１は、制御回路５１４によるＦＥＴ５１３のスイッチング動作により動作する。ＤＣ−ＤＣコンバータ５１１により、入力端子ＩＮ１とＩＮ２に印加される入力電圧Ｖ１は、出力端子ＯＵＴ１とＯＵＴ２より昇圧または降圧されたＶ２として負荷５１８に出力することができる。ＤＣ−ＤＣコンバータ５１１が具備するＦＥＴ５１３には、上記実施の形態で説明した半導体装置を適用することができる。そのため、スイッチング動作によって大きな出力電流を流すことができ、且つオフ電流を低減することができる。従って消費電力が低減され、高速な動作が可能なＤＣ−ＤＣコンバータとすることができる。
【０１３９】
なお、フォワード型のＤＣ−ＤＣコンバータが具備するＦＥＴにも上記実施の形態で説明した半導体装置を適用することができる。
【０１４０】
図５に示すインバータ６０１は、一例としてフルブリッジ型のインバータである。インバータ６０１は、ＦＥＴ６０２、ＦＥＴ６０３、ＦＥＴ６０４、ＦＥＴ６０５及び制御回路６０６を有する。
【０１４１】
図５に示すインバータ６０１は、制御回路６０６によるＦＥＴ６０２乃至ＦＥＴ６０５のスイッチング動作により動作する。入力端子ＩＮ１とＩＮ２に印加される直流電圧Ｖ１は、出力端子ＯＵＴ１とＯＵＴ２より交流電圧Ｖ２として出力することができる。インバータ６０１が具備するＦＥＴ６０２乃至ＦＥＴ６０５には、上記実施の形態で説明した半導体装置を適用することができる。そのため、スイッチング動作によって大きな出力電流を流すことができ、且つオフ電流を低減することができる。従って消費電力が低減され、高速な動作が可能なインバータとすることができる。
【０１４２】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。
【０１４３】
（実施の形態５）
本実施の形態では、実施の形態４で説明した電力変換回路の用途について説明する。実施の形態４で説明したコンバータまたはインバータ等の電力変換回路は、例えば、バッテリー等の電力で駆動する電気推進車両等に使用することができる。
【０１４４】
図６を参照して、電気推進車両の応用例について説明する。
【０１４５】
図６（Ａ）は、電力変換回路を具備する電気推進車両の応用例として、電動自転車１０１０を示している。電動自転車１０１０は、モーター部１０１１に電流を流すことによって動力を得るものである。また電動自転車１０１０は、モーター部１０１１に流す電流を供給するためのバッテリー１０１２、及び電力変換回路１０１３を有する。なお図６（Ａ）では、バッテリー１０１２を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。実施の形態４で説明した電力変換回路を図６（Ａ）に示す電力変換回路１０１３に用いることができる。そのため電力変換回路１０１３が具備するパワーデバイスにより消費電力が低減され、高速な動作を実現することができ、不具合の低減された電動自転車１０１０の駆動を実現できる。なお、図６（Ａ）ではペダルを図示したが、なくてもよい。
【０１４６】
図６（Ｂ）は、電力変換回路を具備する電気推進車両の応用例として、電気自動車１０２０を示している。電気自動車１０２０は、モーター部１０２１に電流を流すことによって動力を得るものである。また電気自動車１０２０は、モーター部１０２１に流す電流を供給するためのバッテリー１０２２、及び電力変換回路１０２３を有する。なお、図６（Ｂ）では、バッテリー１０２２を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。実施の形態４で説明した電力変換回路を図６（Ｂ）に示す電力変換回路１０２３に用いることができる。そのため電力変換回路１０２３が具備するパワーデバイスにより消費電力が低減され、高速な動作を実現することができ、不具合の低減された電気自動車１０２０の駆動を実現できる。
【０１４７】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。
【０１４８】
（実施の形態６）
図８に、本発明の一態様に係る電源回路４００の構成を、一例として示す。図８に示す電源回路４００は、制御回路４１３と、パワースイッチ４０１と、パワースイッチ４０２と、電圧調整部４０３と、を有する。
【０１４９】
電源回路４００には、電源４１６から電圧が供給されており、パワースイッチ４０１及びパワースイッチ４０２は、電圧調整部４０３への上記電圧の入力を制御する機能を有する。
【０１５０】
なお、電源４１６から出力される電圧が交流電圧である場合、図８に示すように、電圧調整部４０３への第１電位の入力を制御するパワースイッチ４０１と、電圧調整部４０３への第２電位の入力を制御するパワースイッチ４０２とを、電源回路４００に設ける。電源４１６から出力される電圧が直流電圧である場合、図８に示すように、電圧調整部４０３への第１電位の入力を制御するパワースイッチ４０１と、電圧調整部４０３への第２電位の入力を制御するパワースイッチ４０２とを、電源回路４００に設けても良いし、或いは、第２電位を接地電位とし、電圧調整部４０３への第２電位の入力を制御するパワースイッチ４０２を設けずに、電圧調整部４０３への第１電位の入力を制御するパワースイッチ４０１を電源回路４００に設けても良い。
【０１５１】
そして、本発明の一態様では、パワースイッチ４０１及びパワースイッチ４０２として、耐圧性の高いトランジスタを用いる。具体的に、上記トランジスタは、実施の形態１のパワーＭＯＳＦＥＴや実施の形態３のパワーＭＥＳＦＥＴを用いることができる。
【０１５２】
パワースイッチ４０１及びパワースイッチ４０２として、上記結晶構造を有する酸化物半導体膜を用いることにより、耐圧を高めることができる。
【０１５３】
上記トランジスタ材料を活性層に用いた電界効果トランジスタを、パワースイッチ４０１またはパワースイッチ４０２に用いることで、炭化珪素や窒化ガリウムなどを活性層に用いた電界効果トランジスタよりも、パワースイッチ４０１またはパワースイッチ４０２のスイッチングを高速にすることができ、それにより、スイッチングに起因する電力損失を小さく抑えることができる。
【０１５４】
なお、図８では、一例としてパワースイッチ４０１及び４０２にＭＥＳＦＥＴを用いる例を示している。また、これに限定されず、例えば図９に示すように、パワースイッチ４０１及び４０２にＭＯＳＦＥＴを用いてもよい。
【０１５５】
電圧調整部４０３は、パワースイッチ４０１及びパワースイッチ４０２を介して電源４１６から電圧が入力されると、当該電圧の調整を行う機能を有する。具体的に、電圧調整部４０３における電圧の調整とは、交流電圧を直流電圧に変換すること、電圧の高さを変えること、電圧の高さを平滑化すること、のいずれか一つまたは複数を含む。
【０１５６】
電圧調整部４０３において調整された電圧は、負荷４１７と制御回路４１３に与えられる。
【０１５７】
また、図８に示す電源回路４００では、蓄電装置４０４と、補助電源４０５と、電圧発生回路４０６と、トランジスタ４０７乃至トランジスタ４１０と、容量素子４１４と、容量素子４１５とを有する。
【０１５８】
蓄電装置４０４は、電圧調整部４０３から与えられた電力を、一時的に蓄える機能を有する。具体的に蓄電装置４０４は、電圧調整部４０３から与えられた電圧を用いて、電力を蓄えることができるキャパシタ、二次電池などの蓄電部を有する。
【０１５９】
補助電源４０５は、蓄電装置４０４から出力が可能な電力が不足しているときに、制御回路４１３の動作に要する電力を、補う機能を有する。補助電源４０５として、一次電池などを用いることができる。
【０１６０】
電圧発生回路４０６は、蓄電装置４０４または補助電源４０５から出力される電圧を用いて、パワースイッチ４０１及びパワースイッチ４０２のスイッチングを制御するための電圧を、生成する機能を有する。具体的に電圧発生回路４０６は、パワースイッチ４０１及びパワースイッチ４０２をオンにするための電圧を生成する機能と、パワースイッチ４０１及びパワースイッチ４０２をオフにするための電圧を生成する機能とを有する。
【０１６１】
無線信号入力回路４１１は、トランジスタ４０７乃至トランジスタ４１０のスイッチングに従ってパワースイッチ４０１及びパワースイッチ４０２を制御する機能を有する。
【０１６２】
具体的に、無線信号入力回路４１１は、外部から与えられる、パワースイッチ４０１及びパワースイッチ４０２の動作状態を制御するための無線信号に重畳した命令を電気信号に変換する入力部と、上記電気信号に含まれる命令をデコードし、トランジスタ４０７乃至トランジスタ４１０のスイッチングを、上記命令に従って制御するための信号を生成する信号処理部と、を有する。
【０１６３】
トランジスタ４０７乃至トランジスタ４１０は、無線信号入力回路４１１において生成された信号に従って、スイッチングを行う。具体的に、トランジスタ４０８及びトランジスタ４１０がオンであるとき、電圧発生回路４０６で生成された、パワースイッチ４０１及びパワースイッチ４０２をオンにするための電圧が、パワースイッチ４０１及びパワースイッチ４０２に与えられる。また、トランジスタ４０８及びトランジスタ４１０がオフであるとき、パワースイッチ４０１及びパワースイッチ４０２に、パワースイッチ４０１及びパワースイッチ４０２をオンにするための上記電圧が与えられた状態が、維持される。また、トランジスタ４０７及びトランジスタ４０９がオンであるとき、電圧発生回路４０６で生成された、パワースイッチ４０１及びパワースイッチ４０２をオフにするための電圧が、パワースイッチ４０１及びパワースイッチ４０２に与えられる。また、トランジスタ４０７及びトランジスタ４０９がオフであるとき、パワースイッチ４０１及びパワースイッチ４０２に、パワースイッチ４０１及びパワースイッチ４０２をオフにするための上記電圧が与えられた状態が、維持される。
【０１６４】
そして、本発明の一態様では、上記電圧がパワースイッチ４０１及びパワースイッチ４０２に与えられた状態を維持するために、トランジスタ４０７乃至トランジスタ４１０に、オフ電流の著しく小さいトランジスタを用いる。上記構成により、電圧発生回路４０６において、パワースイッチ４０１及びパワースイッチ４０２の動作状態を定めるための電圧の生成を停止しても、パワースイッチ４０１及びパワースイッチ４０２の動作状態を維持することができる。よって、電圧発生回路４０６における消費電力を削減し、延いては電源回路４００における消費電力を小さく抑えることができる。
【０１６５】
なお、トランジスタ４０７乃至トランジスタ４１０にバックゲートを設け、バックゲートに電位を与えることにより、トランジスタ４０７乃至トランジスタ４１０の閾値電圧を制御してもよい。
【０１６６】
バンドギャップがシリコンの２倍以上であるワイドギャップ半導体を活性層に用いたトランジスタは、オフ電流が著しく小さいので、トランジスタ４０７乃至トランジスタ４１０に用いるのに好適である。上記ワイドギャップ半導体として、例えば、酸化物半導体などを用いることができる。
【０１６７】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を小さくすることができる。よって、高純度化された酸化物半導体膜を用いたトランジスタを、トランジスタ４０７乃至トランジスタ４１０に用いることで、電圧発生回路４０６における消費電力を削減し、電源回路４００における消費電力を小さく抑える効果を高めることができる。
【０１６８】
具体的に、高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
【０１６９】
また、酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭化シリコンまたは窒化ガリウムと異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコンまたは窒化ガリウムとは異なり、上記酸化物半導体Ｉｎ−Ｇａ−Ｚｎ系酸化物は室温でも成膜が可能なため、ガラス基板上への成膜、或いはシリコンを用いた集積回路上に電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
【０１７０】
容量素子４１４は、トランジスタ４０７及びトランジスタ４０８がオフであるとき、パワースイッチ４０１に与えられている電圧を、保持する機能を有する。また、容量素子４１５は、トランジスタ４０９及びトランジスタ４１０がオフであるとき、パワースイッチ４０２に与えられている電圧を、保持する機能を有する。容量素子４１４及び４１５の一対の電極の一方は、無線信号入力回路４１１に接続される。なお、図９に示すように、容量素子４１４及び４１５を設けなくてもよい。
【０１７１】
そして、パワースイッチ４０１及びパワースイッチ４０２がオンであるとき、電源４１６から電圧調整部４０３への電圧の供給が行われる。そして、上記電圧により、蓄電装置４０４には電力が蓄積される。
【０１７２】
また、パワースイッチ４０１及びパワースイッチ４０２がオフであるとき、電源４１６から電圧調整部４０３への電圧の供給が停止する。よって、蓄電装置４０４への電力の供給は行われないが、本発明の一態様では、上述したように、蓄電装置４０４または補助電源４０５に蓄えられている電力を用いて、制御回路４１３を動作させることができる。すなわち、本発明の一態様に係る電源回路４００では、制御回路４１３によるパワースイッチ４０１及びパワースイッチ４０２の動作状態の制御を行いつつ、電圧調整部４０３への電圧の供給を停止することができる。そして、電圧調整部４０３への電圧の供給を停止することで、負荷４１７への電圧の供給が行われないときに、電圧調整部４０３が有する容量の充放電により電力が消費されるのを防ぐことができ、それにより、電源回路４００の消費電力を小さく抑えることができる。
【符号の説明】
【０１７３】
１００    パワーデバイス
１０１    放熱板
１３０    筐体
５０１    ＤＣ−ＤＣコンバータ
５０２    容量素子
５０３    ＦＥＴ
５０４    制御回路
５０５    ダイオード
５０６    コイル
５０７    容量素子
５０８    負荷
５１１    ＤＣ−ＤＣコンバータ
５１２    容量素子
５１３    ＦＥＴ
５１４    制御回路
５１５    変圧器
５１６    ダイオード
５１７    容量素子
５１８    負荷
６０１    インバータ
６０２    ＦＥＴ
６０３    ＦＥＴ
６０４    ＦＥＴ
６０５    ＦＥＴ
６０６    制御回路
１０１０    電動自転車
１０１１    モーター部
１０１２    バッテリー
１０１３    電力変換回路
１０２０    電気自動車
１０２１    モーター部
１０２２    バッテリー
１０２３    電力変換回路
【図１】
2014007398.tif 000003
【図２】
2014007398.tif 000004
【図３】
2014007398.tif 000005
【図４】
2014007398.tif 000006
【図５】
2014007398.tif 000007
【図６】
2014007398.tif 000008
【図７】
2014007398.tif 000009
【図８】
2014007398.tif 000010
【図９】
2014007398.tif 000011