(57)【要約】【課題】回路規模を増大させることなく高精度な測定が可能なセンサー回路を提供する。【解決手段】センサー素子としての圧電素子Ｘを具備し、制御信号Ｖｌｐによって発振信号の周波数ｆｖｃｏが制御される発振器１１を有し、発振信号（発振周波数ｆｖｃｏ）と基準信号（基準周波数ｆｒ）との位相差Δθに応じた制御信号Ｖｌｐを発振器１１に帰還するＰＬＬ回路１０と、制御信号Ｖｌｐの時間的変化に基づいて、センサー素子の変異量を出力する出力部２０とを備える。このように、発振器１１の発振信号の周波数変化を制御信号Ｖｌｐの電圧変化で検出し、センサー変異量を推定する。【選択図】      図１
2014006211.tif 000002
【特許請求の範囲】
【請求項１】
センサー素子としての圧電素子を具備すると共に、制御信号によって発振信号の周波数が制御される発振器を有し、前記発振信号と基準信号との位相差に応じた前記制御信号を前記発振器に帰還するＰＬＬ回路と、
前記制御信号の時間的変化に基づいて、前記センサー素子の変異量を出力する出力部と、を備えることを特徴とするセンサー回路。
【請求項２】
前記出力部は、
一定時間毎にアナログの前記制御信号をデジタル信号に変換し出力するＡＤ変換器と、
前記ＡＤ変換器からの出力値を逐次記憶する不揮発性メモリと、
今回の前記ＡＤ変換器からの出力値と、前記不揮発性メモリに記憶された前回の前記ＡＤ変換器からの出力値との差分を演算する演算回路と、
前記演算回路で演算した差分と前記発振器の感度とに基づいて、前記発振信号の周波数変化量を演算し、当該周波数変化量に基づいて、前記センサー素子の変異量を演算する信号処理回路と、
を備えることを特徴とする請求項１に記載のセンサー回路。
【請求項３】
前記ＰＬＬ回路と前記出力部との間に低域通過フィルタを備え、
前記制御信号を、前記低域通過フィルタを介して前記出力部へ入力することを特徴とする請求項１または２に記載のセンサー回路。
【請求項４】
前記圧電素子を除く前記ＰＬＬ回路と前記出力部とを同一半導体基板上に集積したことを特徴とする請求項１〜３の何れか１項に記載のセンサー回路。
【請求項５】
前記圧電素子を除く前記ＰＬＬ回路と前記出力部とを同一半導体基板上に集積し、当該半導体基板と前記圧電素子とを同一パッケージに実装したことを特徴とする請求項４に記載のセンサー回路。
【請求項６】
前記圧電素子を含む前記ＰＬＬ回路と前記出力部とを同一半導体基板上に集積したことを特徴とする請求項１〜３の何れか１項に記載のセンサー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ＬＳＩ回路のアナログ技術に関し、特に振動体をセンサー素子として用いるセンサー回路に関する。
【背景技術】
【０００２】
従来、圧電素子をセンサーとして使用する例として、例えば特許文献１に記載の技術がある。この技術は、水晶発振子を利用して、その圧電効果から微量な物質を検出する技術（ＱＣＭ：Quarts Crystal Microbalance）である。
水晶発振子は、その電極表面に物質が吸着すると、吸着した物質の重量に応じて共振周波数が変化する。したがって、これを利用すれば、極めて微量な物質の重量を、周波数変化から読み取ることができる。
【０００３】
図３は、ＱＣＭの概念図である。ＱＣＭには、図３（ａ）に示すように反応膜が表面に施された水晶発振子を用いる。検出時には、図３（ｂ）に示すように分析対象の物質が反応膜側に引き寄せられ、図３（ｃ）に示すように水晶発振子表面に吸着される。このように、分析対象の物質が吸着されると、センサーの変異（圧電素子の質量変化や応力変化）が生じ、これが圧電素子の共振特性に影響を及ぼし、センサー変異前後で発振周波数が変化する。
【０００４】
観測者は、センサー変異に伴う周波数変化量を周波数カウンターで測定することで、センサー変異量を推定することができる。この場合、発振器の周波数感度が既知であることが前提である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１０２１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載の技術にあっては、周波数変化量を周波数カウンターで測定する構成であるため、周波数が高くなるほど高精度でセンサー変異量を測定することが困難になる。
そこで、本発明は、回路規模を増大させることなく高精度な測定が可能なセンサー回路を提供することを課題としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係るセンサー回路の第１の形態は、センサー素子としての圧電素子を具備すると共に、制御信号によって発振信号の周波数が制御される発振器を有し、前記発振信号と基準信号との位相差に応じた前記制御信号を前記発振器に帰還するＰＬＬ回路と、前記制御信号の時間的変化に基づいて、前記センサー素子の変異量を出力する出力部と、を備えることを特徴としている。
【０００８】
このように、センサー素子となる圧電素子を用いた発振器でＰＬＬを構成することで、センサーの変異に伴う発振周波数変化を発振器へ帰還される制御信号の変化（電圧変化）で検出することができる。発振周波数が常に一定となるように帰還がかかり、従来手法のように周波数変化量を測定する必要がなくなるため、高精度な測定が可能となる。
さらに、ＰＬＬを構成する回路や制御信号の時間的変化を検出する回路といった比較的簡易な回路で実現可能であると共に、半導体基板上に集積することが容易であるため、回路規模の小型化を図ることができる。
【０００９】
また、第２の形態は、前記出力部は、一定時間毎にアナログの前記制御信号をデジタル信号に変換し出力するＡＤ変換器と、前記ＡＤ変換器からの出力値を逐次記憶する不揮発性メモリと、今回の前記ＡＤ変換器からの出力値と、前記不揮発性メモリに記憶された前回の前記ＡＤ変換器からの出力値との差分を演算する演算回路と、前記演算回路で演算した差分と前記発振器の感度とに基づいて、前記発振信号の周波数変化量を演算し、当該周波数変化量に基づいて、前記センサー素子の変異量を演算する信号処理回路と、を備えることを特徴としている。
【００１０】
このように、比較的簡易に、発振器へ帰還される制御信号の時間的変化を検出することができる。このとき、不揮発性メモリに、ＡＤ変換器からの出力値として、常に前値からの差分値を蓄えるようにすれば、メモリ容量を軽減することができる。また、この場合、メモリ数値を積算することで、センサーの時間的変化も再現することができる。
さらに、発振器の周波数変化量Δｆと制御信号の変化量（電圧変化量）ΔＶとの間に、Δｆ＝Ｋｖｃｏ・ΔＶ（ここで、Ｋｖｃｏは周波数感度である）の関係があることを利用し、制御信号の時間的変化と発振器の感度Ｋｖｃｏとに基づいて、発振器の周波数変化量を演算により精度良く求めることができる。したがって、このようにして求めた周波数変化量に基づいて、センサー変異量も容易且つ適切に推定することができる。
【００１１】
また、第３の形態は、前記ＰＬＬ回路と前記出力部との間に低域通過フィルタを備え、前記制御信号を、前記低域通過フィルタを介して前記出力部へ入力することを特徴としている。
これにより、ノイズ成分を効果的に除去することができ、適切に制御信号の時間的変化を検出することができ、高精度なセンサー変異量の測定が可能となる。
【００１２】
さらにまた、第４の形態は、前記圧電素子を除く前記ＰＬＬ回路と前記出力部とを同一半導体基板上に集積したことを特徴としている。
このように、同一の半導体基板上にセンサー検出回路を集積することができるので、回路規模の小型化を実現することができると共に、実装が容易なセンサー検出回路とすることができる。特に、圧電素子を外部環境に曝される実装とし、圧電素子以外のセンサー検出回路を外部環境から遮断された実装とするなど、用途に適した実装が容易となる。
【００１３】
また、第５の形態は、前記圧電素子を除く前記ＰＬＬ回路と前記出力部とを同一半導体基板上に集積し、当該半導体基板と前記圧電素子とを同一パッケージに実装したことを特徴としている。
このように、圧電素子とセンサー検出回路とを同一パッケージに実装するので、動作環境を安定させることができる。また、組付け時に圧電素子とセンサー検出回路とを別々に実装する必要がなく、簡便にセンサー回路を組付けることができる。
【００１４】
また、第６の形態は、前記圧電素子を含む前記ＰＬＬ回路と前記出力部とを同一半導体基板上に集積したことを特徴としている。
これにより、回路規模の小型化を実現することができると共に、組付けが容易なセンサー回路とすることができる。
【発明の効果】
【００１５】
本発明によれば、センサー素子となる圧電素子を用いた発振器でＰＬＬを構成し、発振器へ帰還される制御信号の時間的変化に基づいて、センサー素子の変異量を測定するので、回路規模を増大させることなく、高精度な測定を行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態におけるセンサー回路の構成を示すブロック図である。
【図２】発振器の構成を示す図である。
【図３】ＱＣＭの概念図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の実施形態におけるセンサー回路の構成を示すブロック図である。
図中、符号１はセンサー回路である。このセンサー回路１は、センサー素子となる圧電素子を具備する発振器１１を含むＰＬＬ回路（位相ロックループ回路）１０と、センサー変異量を出力する出力部２０と、ＰＬＬ回路１０と出力部２０との間に設置された低域通過フィルタ３０とを備える。
【００１８】
発振器１１は、図２（ａ）に示すように、振動素子である圧電素子Ｘを含んで構成されている。圧電素子Ｘは、例えば水晶、ＳＡＷ，ＢＡＷなどにより構成され、増幅回路Ａｍｐと抵抗Ｒ及びコンデンサＣＬ１、ＣＬ２とを備えた負性ｇｍから成る発振回路に接続されている。
具体的には、圧電素子Ｘの一方の端子にコンデンサＣＬ１の一方の端子を接続し、コンデンサＣＬ１の他方の端子を接地する。また、圧電素子Ｘの他方の端子にはコンデンサＣＬ２の一方の端子を接続し、コンデンサＣＬ２の他方の端子を接地する。さらに、圧電素子Ｘの一方の端子には、増幅回路Ａｍｐ及び抵抗Ｒの夫々一方の端子を接続し、圧電素子Ｘの他方の端子には、増幅回路Ａｍｐ及び抵抗Ｒの夫々他方の端子を接続する。
【００１９】
この発振回路は、バリキャップ入力付の発振回路であり、制御電圧ＶｃによってコンデンサＣＬ１及びＣＬ２の容量を制御可能となっている。このような図２（ａ）に示す構成の発振器１１を、ここでは図２（ｂ）に示す回路記号で示すものとする。すなわち、図１において、発振器１１は制御電圧Ｖｌｐによって発振周波数が変化するものである。
ＰＬＬ回路１０は、上述した発振器１１と、分周器（１／Ｎ）１２と、基準周波数発生回路１３と、周波数位相比較器１４と、チャージポンプ回路１５と、ループフィルタ１６とを備える。
【００２０】
分周器１２は、プリスケーラーとデバイダーとで構成され、発振器１１から出力される発振信号の周波数（発振周波数ｆｖｃｏ）を１／Ｎにした分周信号（周波数ｆｓ）を出力する。ここで、Ｎは分周比である。
基準周波数発生回路１３は、ＴＣＸＯやＯＣＸＯなどにより構成され、高精度な基準信号（基準周波数ｆｒ）を出力する。周波数位相比較器１４は、分周器１２から出力された分周信号と、基準周波数発生回路１３から出力された基準信号との位相を一定周期で比較し、これらの位相比較信号Δθを生成してチャージポンプ回路１５に出力する。
【００２１】
チャージポンプ回路１５は、入力された位相比較信号Δθに応じた電流Ｉｏｕｔを出力する。この出力電流Ｉｏｕｔは、ループフィルタ１６に対してチャージ電流を流し込んだり、引き抜いたりしてチャージを出し入れする充放電電流である。
ループフィルタ１６は、チャージポンプ回路１５からの電流Ｉｏｕｔを平滑化し、制御電圧Ｖｌｐを出力する。この制御電圧Ｖｌｐは、発振器１１に印加する。
【００２２】
次に、以上のように構成されたＰＬＬ回路１０の回路動作を解析的に説明する。
発振器１１から出力される発振信号の発振周波数ｆｖｃｏは、発振器１１の周波数感度Ｋｖｃｏと制御電圧Ｖｌｐとをもとに次式で表される。
ｆｖｃｏ＝Ｋｖｃｏ・Ｖｌｐ  ………（１）
発振器１１から出力された発振周波数ｆｖｃｏの発振信号は、分周器１２によって１／Ｎの周波数の信号となる。すなわち、分周器１２から出力される分周信号の周波数ｆｓは、次式で表される。
ｆｓ＝ｆｖｃｏ／Ｎ  ………（２）
【００２３】
次に、周波数位相比較器１４により、基準信号（基準周波数ｆｒ）と分周信号（周波数ｆｓ）との位相差Δθを検出する。このとき、分周信号ｆｓが基準信号に対して遅れていれば、周波数位相比較器１４からチャージポンプ回路１５に発振器１１への入力電圧を上げるためのアップ信号が出力され、分周信号ｆｓが基準信号に対して進んでいれば、周波数位相比較器１４からチャージポンプ回路１５に発振器１１への入力電圧を下げるためのダウン信号が出力される。これにより、チャージポンプ回路１５から位相差Δθに応じた電流Ｉｏｕｔが出力される。
Ｉｏｕｔ＝Ｉｐ・Δθ／（２・π）  ………（３）
ここで、Ｉｐはチャージポンプ電流である。
【００２４】
チャージポンプ回路１５の出力電流Ｉｏｕｔは、ループフィルタ１６で平滑化され、制御電圧Ｖｌｐとして出力される。このとき、ループフィルタ１６の伝達関数をＨｌｐとすると、制御電圧Ｖｌｐは次式で表される。
Ｖｌｐ＝Ｈｌｐ・Ｉｏｕｔ  ………（４）
そして、その制御電圧Ｖｌｐを発振器１１に入力することで、発振器１１から制御電圧Ｖｌｐに応じた周波数の発振信号が出力される。これを繰り返すことにより、基準信号と分周信号との位相のずれが補正され、両信号の位相が一致してロック状態となる。このように、ＰＬＬ回路１０では、発振周波数ｆｖｃｏが常に基準周波数ｆｒに一致するように帰還がかかる。
【００２５】
圧力、質量、温度などの環境変化によりセンサー変異が生じ、発振周波数ｆｖｃｏが変化すると、上記（２）式により分周信号の周波数ｆｓが変化し、基準信号との位相関係が変化する。この変化は、上記（３）式によりチャージポンプ回路１５の出力電流Ｉｏｕｔの変化を引き起こし、最終的に上記（４）式により制御電圧Ｖｌｐの変化となって現れる。
【００２６】
すなわち、ＰＬＬ回路は負帰還がかかっているため、環境変化によって生じた周波数変化は抑圧され、ループフィルタ１６の出力であるＤＣ電圧の変化として現れることになる。したがって、センサー変異は、発振器１１へ帰還される制御電圧Ｖｌｐの時間的な電圧差分によって検出できることになる。
発振器１１に帰還される制御電圧Ｖｌｐは、低域通過フィルタ３０を介して出力部２０にも入力される。
【００２７】
出力部２０は、低域通過フィルタ３０を通過した制御電圧Ｖｌｐ（センサー出力）の時間的変化に基づいて、センサー変異量を出力するものであり、ＡＤ変換器（ＡＤＣ）２１と、演算回路（ＡＬＵ）２２と、不揮発性メモリ２３と、信号処理回路（ＤＳＰ）２４とを備える。
ＡＤＣ２１は、一定時間毎に入力されるアナログのセンサー出力をデジタル信号に変換し、ＡＬＵ２２に出力する。
【００２８】
ＡＬＵ２２は、上記一定時間毎にＡＤＣ２１から出力されるデジタル信号（ＡＤＣ出力）を入力する。そして、ＡＬＵ２２は、今回のＡＤＣ出力と前回のＡＤＣ出力との差分を演算し、これを不揮発性メモリ２３に記憶すると共に、ＤＳＰ２４に出力する。
不揮発性メモリ２３には、ＡＬＵ２２で演算されたＡＤＣ出力の差分の他に、ＡＤＣ出力の初期値（センサーがクリーンな状態でのＡＤＣ出力）と、発振器１１の周波数感度Ｋｖｃｏとを蓄える。すなわち、ＡＬＵ２２は、ＡＤＣ２１からＡＤＣ出力を入力したとき、先ず、不揮発性メモリ２３からＡＤＣ出力の初期値と、これまでに記憶されたＡＤＣ出力の差分を読み出し、ＡＤＣ出力の初期値にＡＤＣ出力の差分を積算することで、前回のＡＤＣ出力を演算する。そして、演算した前回のＡＤＣ出力と、今回入力したＡＤＣ出力との差分を演算し、これを不揮発性メモリ２３に記憶すると共にＤＳＰ２４に出力する。
【００２９】
このように、ＡＤＣ出力をそのまま不揮発性メモリ２３に記憶するのではなく、前回のＡＤＣ出力との差分を記憶することで、不揮発性メモリ２３の記憶容量を軽減することができる。また、上述したように、不揮発性メモリ２３に蓄えた数値を積算することで、容易にセンサー出力の時間的変化を再現することができる。
ＤＳＰ２４は、ＡＬＵ２２から入力したＡＤＣ出力の差分と発振器感度Ｋｖｃｏとに基づいて、発振器１１からの発振信号の周波数変化量を演算する。そして、演算した周波数変化量に基づいて、質量変化や圧力（応力）変化等のセンサー変異を推定する。
【００３０】
任意の時刻（ｎ−１）におけるＡＤＣ出力をＡＤＣ（ｎ−１）、時刻（ｎ）におけるＡＤＣ出力をＡＤＣ（ｎ）とすると、これらＡＤＣ出力と周波数ｆｏｓｃとの間には、それぞれ以下の関係が成立する。
ｆｏｓｃ（ｎ−１）＝Ｋｖｃｏ・ＡＤＣ（ｎ−１）  ………（５）
ｆｏｓｃ（ｎ）    ＝Ｋｖｃｏ・ＡＤＣ（ｎ）  ………（６）
したがって、上記（５）及び（６）式から、周波数変化量Δｆｏｓｃ（ｎ）を計算すると以下のようになる。
Δｆｏｓｃ＝ｆｏｓｃ（ｎ）−ｆｏｓｃ（ｎ−１）
＝Ｋｖｃｏ・（ＡＤＣ（ｎ）−ＡＤＣ（ｎ−１））
＝Ｋｖｃｏ・ΔＡＤＣ（ｎ）  ………（７）
ここで、電圧差分ΔＡＤＣ（ｎ）は、上述したようにＡＬＵ２２によって容易に演算可能である。
【００３１】
このように、不揮発性メモリ２３にＡＤＣ出力の差分ΔＡＤＣと周波数感度Ｋｖｃｏとを蓄えることにより、容易に周波数変化量Δｆｏｓｃを演算することができる。そして、演算した周波数変化量Δｆｏｓｃから、例えばＳａｕｅｒｂｒｅｙの式を用いることで、センサー変異量を容易に推定することができる。
ところで、圧電素子をセンサーとして用いたセンサー回路として、センサー変異に伴う発振器の周波数変化量を周波数カウンターで測定することで、センサー変異量を推定するものがある。しかしながら、この場合、周波数カウンターで周波数を測定する必要があるため、周波数が高くなるほど高精度で測定することが困難となる。
【００３２】
これに対して、本実施形態では、バリキャップ入力付きの発振器１１でＰＬＬを構成することで、センサー変異に伴う発振器１１の周波数変化を、発振器１１へ帰還される制御信号Ｖｌｐの差で検出することができる。そのため、上記の方法のように周波数変化を直接検出することがなくなり、高い周波数においても高精度でセンサー変異量を推定することができる。
【００３３】
さらに、ＰＬＬを構成する回路や制御信号Ｖｌｐの時間的変化を検出する回路といった比較的簡易な回路で、上記の動作を実現可能であるため、回路規模の著しい増大は伴わない。
また、本実施形態においては、同一の半導体基板上にセンサー検出回路を集積することが容易となる。ここでは、圧電素子Ｘを除くＰＬＬ回路１０と出力部２０とを同一の半導体基板上に集積し、それを圧電素子Ｘと同一パッケージに実装する。
【００３４】
このように、同一の半導体基板上にセンサー検出回路を集積することで、回路規模の小型化を図ることができる。また、圧電素子Ｘを外部環境に曝される実装とし、圧電素子Ｘ以外のセンサー検出回路を外部環境から遮断された実装とするなど、用途に適した実装が容易となる。
さらに、圧電素子とセンサー検出回路とを同一パッケージに実装するので、動作環境を安定させることができる。また、組付け時に圧電素子とセンサー検出回路とを別々に実装する必要がなく、簡便にセンサー回路を組付けることができる。さらに、同一半導体基板上に可変容量ＣＬ１，ＣＬ２を具備することで、発振器１１の発振周波数の調整を容易に行うことができる。
【００３５】
このように、回路規模や部品点数を増大させることなく、圧電素子を用いたセンサー回路を半導体基板上に構築することができる。
なお、ここでは、圧電素子Ｘを除くＰＬＬ回路１０と出力部２０とを半導体基板上に集積し、これを圧電素子Ｘと同一パッケージに実装する場合について説明したが、圧電素子Ｘを含むＰＬＬ回路１０と出力部２０とを同一の半導体基板上に集積することもできる。
【００３６】
この場合にも、回路規模の小型化を実現することができると共に、組付けが容易なセンサー回路とすることができる。
【符号の説明】
【００３７】
１…センサー回路、１０…ＰＬＬ回路、１１…発振器、１２…１／Ｎ分周器、１３…基準周波数発生回路、１４…周波数位相比較器、１５…チャージポンプ回路、１６…ループフィルタ、２０…出力部、２１…ＡＤ変換器（ＡＤＣ）、２２…演算回路（ＡＬＵ）、２３…不揮発性メモリ、２４…信号処理回路（ＤＳＰ）、３０…低域通過フィルタ、Ａｍｐ…増幅回路、ＣＬ１，ＣＬ２…コンデンサ、Ｒ…抵抗、Ｘ…圧電素子
【図１】
2014006211.tif 000003
【図２】
2014006211.tif 000004
【図３】
2014006211.tif 000005