(57)【要約】【課題】  従来の半導体パッケージにおいて問題となっている、ダイパッドの樹脂封止後の端子引き抜き強度不足を解消した基板を提供する。【解決手段】  金属板の片面側からハーフエッチング加工を行い、柱状部形状の端子を形成する半導体素子搭載用基板において、半導体素子を搭載するパッド部に、前記柱状部形状の端子を有することを特徴とする半導体素子搭載用基板。【選択図】  図３
2014138155.tif 000002
【特許請求の範囲】
【請求項１】
金属板の片面側からハーフエッチング加工を行い、柱状部形状の端子を形成する半導体素子搭載用基板において、
半導体素子を搭載するパッド部に、前記柱状部形状の端子を有することを特徴とする半導体素子搭載用基板。
【請求項２】
前記柱状部形状の端子が、前記半導体素子を外囲する配置で設けられ、前記パッド部と連結されていることを特徴とする請求項１に記載の半導体素子搭載用基板。
【請求項３】
前記柱状部形状の端子の平面形状が、円形もしくは角部が円弧で形成された矩形であることを特徴とする請求項１または２に記載の半導体素子搭載用基板。
【請求項４】
半導体素子搭載側から半導体素子用搭載基板のパッド部に、柱状部形状を形成するハーフエッチング加工が施され、前記ハーフエッチング加工された凹部位に封止樹脂が充填されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属板の片面側からハーフエッチング加工を行なって柱状形状を形成した半導体素子搭載用基板とその基板を用いた半導体装置に関する。
【背景技術】
【０００２】
近年半導体パッケージには携帯機器向けを中心に小型化への要求がさらに強まっており、様々なパッケージ構造および製造方法の提案がなされている。
これらはＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）と呼ばれ、半導体素子に直接外部接続端子を形成するものや、樹脂基板やリードフレーム等を用いて外部接続端子を形成するものがある。
【０００３】
その中でリードフレームを用いるパッケージは多種提案されているが、多ピンに対応できるものとして、例えば特許文献１に開示されるパッケージがある。
特許文献１に記載のパッケージは、銅合金の片面を半導体搭載部や端子部などを残して、それ以外の箇所をハーフエッチングし、半導体搭載部に半導体素子を載せ、外部端子との接続を行って樹脂封止した後、反対側からエッチングを施し、パッケージを完成させるものである。
この方法によれば、端子数が１００ピン以上の半導体を小型パッケージに収めることができる。
【０００４】
しかし、この半導体パッケージ用基板の製造工程において、特許文献１にあるような端子側面に凹部のあるモールドロック形状を、通常の半導体素子搭載パッド４１ａで見られる大面積の四辺形で、四隅が円弧で構成されるパターン以外のパターンに付与する事は困難である（図１参照）。
また、一部のパッケージデザインにおいては、図２に示すようなダイパッド４１ｂにモールドロック形状を有さない半導体パッケージ用基板もある。
図１、２において、８は半導体素子、４０ａ、４０ｂは半導体パッケージ、３２ａ、３２ｂは半導体素子搭載用基板、４１ａは半導体素子搭載パッド、４１ｂはダイパッド、４２は接続端子、４３はボンディングパッド、４４は外部接続端子部、１０はボンディングワイヤ、１１は封止樹脂である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６２３８９５２号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、図１や図２に示す従来の半導体パッケージ用基板を用いた半導体パッケージでは、ダイパッド４１ｂの樹脂封止後の端子引き抜き強度が不足し、組み立て後の強度確認試験において、半導体素子８が脱落するなどの問題が生じていた。
そこで、本発明は、上記従来の諸問題である、ダイパッドの樹脂封止後の端子引き抜き強度不足を解消した基板を提供するものである。
【課題を解決するための手段】
【０００７】
このような状況に鑑み、本発明の第１の発明は、金属板の片面側からハーフエッチング加工を行い、柱状部形状の端子を形成する半導体素子搭載用基板において、半導体素子を搭載するパッド部に、その柱状部形状の端子を有することを特徴とする半導体素子搭載用基板である。
【０００８】
本発明の第２の発明は、第１の発明における柱状部形状の端子が、半導体素子を外囲する配置で設けられ、ダイパッドと連結されていることを特徴とする半導体素子搭載用基板である。
【０００９】
本発明の第３の発明は、第１及び第２の発明における柱状部形状の端子の平面形状が、円形もしくは角部が円弧で形成された矩形であることを特徴とする半導体素子搭載用基板である。
【００１０】
本発明の第４の発明は、半導体素子搭載側から半導体素子用搭載基板のパッド部に、柱状部形状を形成するハーフエッチング加工が施され、そのハーフエッチング加工された凹部位に封止樹脂が充填されていることを特徴とする半導体装置である。
【発明の効果】
【００１１】
本発明による基板を用いることによって、半導体素子搭載パッドと封止樹脂との密着力を十分に確保することが可能となり、半導体パッケージ組み立て後の半導体素子脱落不具合を大きく低減する効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】モールドロック形状の半導体素子搭載パッドを有する半導体パッケージ用基板を用いた半導体素子の断面図である。
【図２】ダイパッドにモールドロック形状を有さない半導体パッケージ用基板を用いた半導体素子の断面図である。
【図３】本発明に係るモールドロック形状端子を備える半導体パッケージ用基板を用いた半導体素子の一例で、ダイパッド部にモールドロック形状を備える場合の断面図である。
【図４】本発明に係るモールドロック形状端子を備える半導体パッケージ用基板を用いた半導体素子の一例で、ダイパッド部がモールドロック形状を持たない場合の断面図である。
【図５−１】本発明の半導体パッケージ用基板の製造工程フロー図である。
【図５−２】本発明の半導体パッケージ用基板の製造工程フロー図である。
【図６】本発明の半導体パッケージ用基板の半導体素子周囲のダミーパッド配置と形状の例を示す平面図で（ａ）は平面形が長方形のダミー端子を四方に配した例、（ｂ）は平面形が円形のダミー端子で外囲した例、（ｃ）は平面形が矩形のダミー端子で外囲した例、（ｄ）はリング状のダミー端子による例である。
【発明を実施するための形態】
【００１３】
本発明の半導体素子搭載用基板の特徴とするところは、図６の半導体パッケージ用基板の半導体素子周囲のダミーパッド配置と形状を示す平面図に示すような半導体素子８と半導体素子搭載面側のボンディングパッド（図示せず）との間に一定間隔で半導体素子８を外囲するように、例えば図６（ａ）〜（ｄ）に示すような任意の大きさ、形状のダミー端子２１をパターン状に配置し、そのパターン状に配置されたダミー端子２１は、外部接続端子面側のダイパッドパターン（図示せず）にてダイパッド（図示せず）と連結されている。
【００１４】
図６のような構造を採ることにより、図３に示すように樹脂封止後のダイパッドの封止樹脂に対するモールドロック力は、半導体素子搭載パッド１ａのモールドロック形状に加えて、その半導体搭載パッド外周部のダイパッド１ｂの領域にパターン状に設けたダミー端子２１のモールドロック形状も半導体素子８と封止樹脂１１との密着性に寄与させることで、封止樹脂からの半導体素子の脱落を防止できる基板構造であり、半導体素子搭載パッド１ａとダミー端子２１が形成する凹部２１ａに、封止樹脂１１が充填された半導体パッケージ２０ａとなっている。
【００１５】
また、図４に見られるようなダイパッド１ｂにモールドロック形状を持たないパッケージにおいても、その周囲にパターン状に設けたモールドロック形状のダミー端子２１及び内部接続端子２２を配置する事で、半導体素子８と封止樹脂１１との密着強度を改善し、封止樹脂からの半導体素子の脱落を防止できる基板構造となっている。
図３、図４において、８は半導体素子、１０はボンディングワイヤ、１１は封止樹脂、１２ａ、１２ｂは半導体素子搭載用基板、２０ａ、２０ｂは半導体パッケージ、２３はボンディングパッド、２４は外部接続端子である。
【００１６】
次に、本発明の実施の形態について説明する。
本発明の半導体素子搭載用基板は、板厚１００〜２００μｍの金属板表裏面に所定形状のめっき層を形成し、その表面側に形成しためっき層を覆うレジストマスクを形成し、裏面側はめっきのない部分、特に最終のエッチング時にエッチング速度の遅くなる部分が開口するようにレジストマスクを形成し、両面からハーフエッチング加工を行い、金属板の深さ方向に板を貫通しないように５０〜１００μｍ溶解除去して柱状部を形成するものである。
【００１７】
金属板としては、一般に銅または銅合金が用いられ、通常のリードフレームで用いられている高強度のものが望ましく、また厚みはハンドリングなどを鑑み、通常１００〜２００μｍの範囲で選択されている。
【００１８】
次に、その製造方法について図５−１、図５−２を参照しながら説明する。
図５−１（１）に示すように、金属板１の両面にドライフィルムレジスト２をラミネートする。
使用するドライフィルムレジスト２の種類、厚みは特に限定されないが、通常感光部が硬化するネガタイプのものを用いる。この他にポジタイプのドライフィルムレジストでも良い。また液状のフォトレジストを塗布することでも良い。
レジストの厚みは、形成するパターンの線幅・線間距離で決定されるが、１５〜４０μｍの範囲を用いることが多い。
【００１９】
次に、図５−１（２）に示すように、金属板１の両面に所定形状の開口部３が形成されためっき用のレジストマスク２ａを形成する。
先ずドライフィルムレジストに、所定位置で所定形状のめっきを形成するためのパターンを露光する。
露光マスクは、ダイパッド部周囲に樹脂封止後の密着向上のためのモールドロック用の任意形状のダミー端子パターンが配された露光マスクを使用する。
モールドロック用の任意形状のダミー端子上面部にめっきが不要な場合は本工程で使用する露光マスクにモールドロック用の任意形状のダミー端子パターンは不要である。
【００２０】
露光は、一般的な方法で行われる。
先ず、ドライフィルムレジストにパターンを形成したフォトマスクを密着させ、紫外線を照射することでフォトマスクのパターンをドライフィルムレジストに露光する。
照射量は２０〜１００ｍＪ／ｃｍ２程度である。このとき、半導体素子が搭載される面側となる表面側と反対側の外部接続端子となる裏面側が区別される。
【００２１】
露光後、現像する。現像には、アルカリ現像型のフォトレジストを用いる場合は通常１％程度の濃度の炭酸ナトリウムを用いる。
このようにして金属板１の両面に所定形状の開口部３が形成されためっき用のレジストマスク２ａが形成される。
【００２２】
次に図５−１（３）に示すように、レジストマスク２ａの開口部３に、めっきを行なう。
めっきの金属は、耐熱性、半導体素子との接続のためのワイヤボンディング性、およびプリント基板実装時の半田ぬれ性などで適宜選択される。
通常は電気めっきで、Ｎｉ、Ｐｄ、Ａｕ、Ａｇのいずれか、若しくは積層となるようにめっきして、めっき層４を形成する。
【００２３】
その後、レジストマスクを剥離する。
剥離には、アルカリ現像型のフォトレジストを用いている場合は通常４％程度の濃度の水酸化ナトリウムを用いる。
この工程は予めボンディング性や実装性向上のためにめっきが必要な場合に適用するが、エッチング後にめっきする場合、もしくはめっきが必要ない場合は省略しても良い。
【００２４】
次に図５−１（４）に示すように、表面側は形成しためっき層４より大きなレジストマスク５を形成し、反対面の裏面側は、全面を覆うようにレジストマスク６を形成する
このレジストマスク形成のための露光マスクは、ダイパッド部周囲に樹脂封止後の密着向上のためのモールドロック用任意形状のダミー端子パターンが配された露光マスクを使用する。この方法は前述のラミネート、露光、現像と同様である。
そして、ハーフエッチング処理の後に端子上端部にめっきのバリが出来ないように、エッチング量や露光の位置ズレを考慮した上でめっきより大きいレジストを形成する。
【００２５】
次に図５−１（５）に示すように、表面側のレジストマスク開口部５ａからハーフエッチングを行ない、モールドロック形状の柱状部７を形成する。
エッチング液は、エッチング抑制剤を含んだエッチング液を用いても良い。このエッチング抑制剤としては、例えばアゾール系化合物が挙げられる。
なお、柱状部７のモールドロック形状とは、図３、４のダミー端子２１、内部接続端子２２に示されるような漏斗状の上部が末広がりの形状が望ましい。
【００２６】
次に図５−２（６）に示すように、表裏のレジストマスクを剥離することで半導体素子搭載用基板１２が得られる。ここで、７ａ、７ｃ、９は、半導体素子搭載用基板において、それぞれ内部接続端子、外部接続端子、ダイパッド部に設けられたモールドロック形状のダミー端子である。
この得られた半導体素子搭載用基板１２の表面側に半導体素子８を、ダイペースト等を介して搭載し、半導体素子８とモールドロック形状の内部接続端子７ａの端子部（ボンディングパッド７ｂ）をボンディングワイヤ１０によりワイヤボンディングする。
使用するダイペーストは、銀ペーストが用いられることが多く、ワイヤボンディングは、金ワイヤや銅ワイヤなどの直径２０〜４０μｍの太さのワイヤが用いられる。また半導体素子８と内部接続端子７ａとの接続はいわゆるフリップチップでも良い。
そして、次にエポキシ樹脂等の封止樹脂１１を用いて金属材の表面側を樹脂封止する（図５−２（７）参照）。
【００２７】
樹脂封止後、図５−２（８）に示すように、裏面側に形成しためっきをエッチングマスクとして用い、金属材をエッチング加工して、モールドロック形状の内部接続端子７ａ、ダミー端子９、外部接続端子７ｃの端子部を分離独立させる。
そして、ダイシングなどの方法で個々のパッケージサイズに切断する。
このようにして、ダイパッド部と封止樹脂との密着力が強固な半導体パッケージ２０を得る。
【実施例】
【００２８】
本発明の半導体素子搭載用基板を、図５−１及び図５−２の製造工程フロー図に従って製造した。
先ず、金属板１に、板厚０．１２５ｍｍの銅系合金材（古河電気工業株式会社製：ＥＦＴＥＣ６４−Ｔ）を用い、その両面にドライフィルムレジスト２（旭化成イーマテリアルズ株式会社製：ＡＱ−２５５８）をラミネートした（図５−１（１）参照）。
【００２９】
ラミネート後、所定パターンで両面に露光、現像を行い、めっきが必要な部分が開口されたレジストマスク２ａを形成した（図５−１（２）参照）。
次に、形成したレジストマスク２ａの開口部３から露出している金属板１に、Ｎｉを厚み１μｍ、Ｐｄを厚み０．０７μｍ、Ａｕを厚み０．００３μｍの順でめっきして、めっき層４を形成する（図５−１（３）参照）。
【００３０】
次に、レジストマスク２ａを剥離し、めっき層４が形成された金属板１の両面に、前記と同じドライフィルムレジストをラミネートし、半導体素子８が搭載される表面側は、形成しためっき層４より５０μｍ大きいパターンで露光し現像を行い、めっき層より５０μｍ大きいレジストマスク５を形成した。
そして、反対面の裏面側は、裏面全面を保護するレジストマスク６を形成した（図５−１（４）参照）。
【００３１】
次に、液温４０℃のエッチング液を用いて、スプレー圧０．１〜０．２ＭＰａで３分間エッチング加工を行い、表面側から約８０μｍの深さまでハーフエッチングを行い、柱状部７を形成した（図５−１（５）参照）。
その後、両面のレジストマスク５、６を剥離することで半導体素子搭載用基板１２が得られた（図５−２（６）参照）。
【００３２】
得られた基板１２に、銀ペーストを用いて半導体素子８を搭載し、直径２０μｍの金のボンディングワイヤ１０を用いて、半導体素子８と内部接続端子７ａの端子部のボンディングパッド７ｂを接続し、エポキシ系の封止樹脂を用い樹脂封止１１をした（図５−２（７）参照）。
樹脂封止後、アルカリ性の銅エッチング液でエッチングした(図５−２（８）参照)。
その後、ダイシング工程にて個々のパッケージサイズに裁断し、半導体パッケージを得た。
【００３３】
本パッケージの組み立て後の端子密着強度確認試験において、ダイパッドの剥がれ、脱落は発生しなかった。
【００３４】
（比較例１）
一方比較例１として、ダイパッド周辺にモールドロック用のダミー端子を有しない基板を用いて組み立てたパッケージにおける端子密着性強度確認試験において、一部の製品にてダイパッドの封止樹脂からの抜けが確認された。
【符号の説明】
【００３５】
１    金属板
１ａ  半導体素子搭載パッド
１ｂ  ダイパッド
２    ドライフィルムレジスト
２ａ    めっき用レジストマスク
３  めっきレジストマスク開口部
４    めっき層
５、６    レジストマスク
５ａ  レジストマスク開口部
７    柱状部
７ａ  内部接続端子
７ｂ  ボンディングパッド
７ｃ  外部接続端子
８    半導体素子
９    ダイパッド部に設けられたモールドロック形状のダミー端子
１０    ボンディングワイヤ
１１    封止樹脂
１２、１２ａ、１２ｂ    半導体素子搭載用基板
２０、２０ａ、２０ｂ、４０ａ、４０ｂ    半導体パッケージ
２１    ダミー端子
２１ａ  凹部
２２    内部接続端子
２３    ボンディングパッド
２４    外部接続端子
３２ａ、３２ｂ  半導体素子搭載用基板
４１ａ  半導体素子搭載パッド
４１ｂ  ダイパッド
４２    接続端子
４３    ボンディングパッド
４４    外部接続端子部
【図１】
2014138155.tif 000003
【図２】
2014138155.tif 000004
【図３】
2014138155.tif 000005
【図４】
2014138155.tif 000006
【図５−１】
2014138155.tif 000007
【図５−２】
2014138155.tif 000008
【図６】
2014138155.tif 000009