(57)【要約】【課題】出力電圧が互いに異なる複数の電源部を使用して各電子デバイスに電力を供給する場合において、電圧監視や制御のために使用するポートの数や配線の数を削減する。【解決手段】制御部としてのメインＣＰＵ１０は、第１の電圧の電圧値、第２の電圧の電圧値、及び第３の電圧値の少なくとも１つが異常であるとの判定結果を電圧監視部から受け付けた場合には、第１の電源部２１の駆動を停止させる制御信号を第１の電源部２１に出力する。【選択図】図１
2014155301.tif 000002
【特許請求の範囲】
【請求項１】
制御部と、
該制御部から受け付けた制御信号に従って電源供給の開始及び停止が決定され、当該電源供給時には、第１の電圧を出力する第１の電源部と、
該第１の電源部から出力される該第１の電圧が印加されて電源供給を開始し、該電源供給時には、前記第１の電圧よりも電圧値が小さい第２の電圧を出力する第２の電源部と、
前記第１の電圧の電圧値及び前記第２の電圧の電圧値が共に正常であるかを判定し、当該判定結果を前記制御部に出力する電圧監視部と、
を備える制御装置であって、
前記制御部は、前記第１の電圧の電圧値及び前記第２の電圧の電圧値の少なくとも一方が異常であるとの判定結果を前記電圧監視部から受け付けた場合には、前記第１の電源部の電源供給を停止させる前記制御信号を前記第１の電源部に出力する、
ことを特徴とする制御装置。
【請求項２】
前記第２の電源部から出力される前記第２の電圧が、第１のデバイスに印加されて該第１のデバイスの駆動に利用され、
前記電圧監視部が前記第１の電圧の電圧値及び前記第２の電圧の電圧値の少なくとも一方が異常であると判定した場合には、前記第１のデバイスの駆動を初期化させるための初期化信号が該第１のデバイスに入力される、
ことを特徴とする請求項１に記載の制御装置。
【請求項３】
前記第１の電源部から出力される前記第１の電圧が印加されて電源供給を開始し、当該電源供給時には、前記第２の電圧よりも電圧値が小さい第３の電圧を出力する第３の電源部を更に備え、
該第３の電源部から出力される該第３の電圧が、第２のデバイスに印加されて該第２のデバイスの駆動に利用され、
前記電圧監視部は、前記第１の電圧の電圧値、前記第２の電圧の電圧値、及び前記第３の電圧の電圧値の全てが正常であるかを判定し、当該判定結果を前記制御部に出力し、
前記制御部は、前記第１の電圧の電圧値、前記第２の電圧の電圧値、及び前記第３の電圧の電圧値の少なくとも１つが異常であるとの判定結果を前記電圧監視部から受け付けた場合には、前記第１の電源部の駆動を停止させる前記制御信号を前記第１の電源部に出力し、
前記電圧監視部が前記第１の電圧の電圧値、前記第２の電圧の電圧値、及び前記第３の電圧の電圧値の少なくとも１つが異常であると判定した場合には、前記第１のデバイス及び前記第２のデバイスの駆動を初期化させるための初期化信号が該第１のデバイス及び該第２のデバイスに入力される、
ことを特徴とする請求項２に記載の制御装置。
【請求項４】
前記第１の電源部から出力される前記第１の電圧が、第３のデバイスに印加されて該第３のデバイスの駆動に利用される、
ことを特徴とする請求項１〜請求項３のいずれか１項に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源部を有するシステムにおいて、該電源部が出力する電源電圧を監視するために利用可能な制御装置に関する。
【背景技術】
【０００２】
一般的に自動車の車内前方に配置されるメータユニットの中には、計器類を表す表示要素や運転に必要とされる様々な情報を表示可能なグラフィック画面を備えるものがある。このようなメータユニットは、該メータユニットの制御を実現するための各種の電子デバイスを含む電子回路を備えている。具体的には、メータユニット全体の制御を実施するメインＣＰＵ（Central Processing Unit、マイクロコンピュータ）、グラフィック画面の表示制御を実施するサブＣＰＵ、グラフィック処理専用のコントローラ（ＧＤＣ：Graphic Display Controller）など、複数種類の電子デバイスを１つの回路基板内に内蔵している場合がある。
【０００３】
これら各電子デバイスは、従来は電源電圧として５［Ｖ］を定格電圧とするものがほとんどであった。これに対して、近年では、３．３［Ｖ］、１．８［Ｖ］、１．２［Ｖ］のような低い電源電圧で動作する電子デバイスも提供されている。即ち、電子デバイスの消費電力を低減することを目的として、電圧値が低い電源電圧で動作するように電子デバイスの仕様が変更されている。
【０００４】
このような複数の電子デバイスを１つの装置内で使用する場合には、必要とする電源電圧が互いに異なる複数の電子デバイスを同時に使用することになる。したがって、互いに異なる電圧を出力する独立した複数の電源回路（電源部）を１つの装置に内蔵し、複数の電子デバイスのそれぞれに適した電源電圧を各電源回路から供給するように回路が構成される。
【０００５】
また、各電子デバイスは、供給される電源電圧が動作可能範囲を逸脱すると誤動作が生じるので、誤動作が生じないように、供給する電圧を規定の範囲内に維持する必要がある。さらに、電源電圧が規定の範囲から逸脱した場合には、電子デバイスの誤動作が生じる前に、その駆動を初期化（例えば、動作の停止。リセットと呼ばれる場合もある。）する必要もある。
【０００６】
したがって、互いに異なる電圧を出力する複数の電源回路を１つの装置に内蔵している場合には、電源回路毎にその出力電圧を監視する電圧監視部を接続しておくことが想定される。この場合には、当該電圧監視部からの監視結果をそれぞれメインＣＰＵ（制御部）に入力し、このメインＣＰＵが各電子デバイスの駆動を初期化するための初期化信号を生成し、当該初期化信号を電子デバイスそれぞれに出力することが想定される。
【０００７】
本発明の関連技術が、例えば特許文献１に開示されている。特許文献１においては、電子機器に備えられた多数のスイッチの状態を認識するために使用する入力ポートや割り込みポートの数を削減し、且つマスク可能な割り込みによりスイッチの状態を検出するための技術を開示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−３１１４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示されているように、メインＣＰＵのポート数を削減することが求められている。
【００１０】
これに対して、上述した場合のように必要とする電源電圧が互いに異なる複数の電子デバイスを１つの装置に内蔵している場合には、複数の電圧監視部からの出力信号をそれぞれメインＣＰＵに入力する必要があるため、使用するポートの数が増え、配線の数も増えてしまうという問題があった。
【００１１】
本発明は、上述した事情に鑑みて為されたものであり、出力電圧が互いに異なる複数の電源部を使用して各電子デバイスに電力を供給する場合において、電圧監視や制御のために使用するポートの数や配線の数を削減することを目的としている。
【課題を解決するための手段】
【００１２】
本発明に係る上記目的は、下記の構成により達成される。
（１）  制御部と、
該制御部から受け付けた制御信号に従って電源供給の開始及び停止が決定され、当該電源供給時には、第１の電圧を出力する第１の電源部と、
該第１の電源部から出力される該第１の電圧が印加されて電源供給を開始し、該電源供給時には、前記第１の電圧よりも電圧値が小さい第２の電圧を出力する第２の電源部と、
前記第１の電圧の電圧値及び前記第２の電圧の電圧値が共に正常であるかを判定し、当該判定結果を前記制御部に出力する電圧監視部と、
を備える制御装置であって、
前記制御部は、前記第１の電圧の電圧値及び前記第２の電圧の電圧値の少なくとも一方が異常であるとの判定結果を前記電圧監視部から受け付けた場合には、前記第１の電源部の電源供給を停止させる前記制御信号を前記第１の電源部に出力する、
こと。
（２）  上記（１）の構成の制御装置であって、
前記第２の電源部から出力される前記第２の電圧が、第１のデバイスに印加されて該第１のデバイスの駆動に利用され、
前記電圧監視部が前記第１の電圧の電圧値及び前記第２の電圧の電圧値の少なくとも一方が異常であると判定した場合には、前記第１のデバイスの駆動を初期化させるための初期化信号が該第１のデバイスに入力される、
こと。
（３）  上記（２）の構成の制御装置であって、
前記第１の電源部から出力される前記第１の電圧が印加されて電源供給を開始し、当該電源供給時には、前記第２の電圧よりも電圧値が小さい第３の電圧を出力する第３の電源部を更に備え、
該第３の電源部から出力される該第３の電圧が、第２のデバイスに印加されて該第２のデバイスの駆動に利用され、
前記電圧監視部は、前記第１の電圧の電圧値、前記第２の電圧の電圧値、及び前記第３の電圧の電圧値の全てが正常であるかを判定し、当該判定結果を前記制御部に出力し、
前記制御部は、前記第１の電圧の電圧値、前記第２の電圧の電圧値、及び前記第３の電圧の電圧値の少なくとも１つが異常であるとの判定結果を前記電圧監視部から受け付けた場合には、前記第１の電源部の駆動を停止させる前記制御信号を前記第１の電源部に出力し、
前記電圧監視部が前記第１の電圧の電圧値、前記第２の電圧の電圧値、及び前記第３の電圧の電圧値の少なくとも１つが異常であると判定した場合には、前記第１のデバイス及び前記第２のデバイスの駆動を初期化させるための初期化信号が該第１のデバイス及び該第２のデバイスに入力される、
こと。
（４）  上記（１）〜（３）のいずれか１つの構成の制御装置であって、
前記第１の電源部から出力される前記第１の電圧が、第３のデバイスに印加されて該第３のデバイスの駆動に利用される、
こと。
【００１３】
上記（１）の制御装置では、各電子デバイスに電源を供給するための第１の電源部及び第２の電源部のうちの、出力する電圧の電圧値が大きい第１の電源部から出力される第１の電圧によって、出力する電圧の電圧値が小さい第２の電源部が駆動される。このため、制御部は、第１の電源部に出力する制御信号のみを制御することによって、第１の電源部及び第２の電源部による電源供給を停止できる。この結果、制御対象を一本化し、制御部が第１の電源部及び第２の電源部の出力電圧の監視及び電源供給の停止のために使用するポートの数や配線を削減できる。また、制御部は、電圧監視部からの出力のみを監視することによって、第１の電圧及び第２の電圧の電圧値が共に正常であるか否かを識別できる。このため、監視対象を一本化し、監視用のプログラムの容量を削減することができる。また、システムを単純化でき、コストダウンを図ると共に、システムの信頼性を向上できる。また、第１の電圧及び第２の電圧の電圧値の少なくとも一方が異常である場合には、第１の電源部及び第２の電源部の電源供給が停止されるため、異常発生時における無駄な電力消費の発生を抑制できる。
上記（２）の制御装置では、第２の電源部から出力される第２の電圧が、第１のデバイスの駆動に利用される。そして、第１の電圧及び第２の電圧の電圧値の少なくとも一方が異常である場合には、第１の電源部及び第２の電源部の電源供給が停止されると共に、第１のデバイスの駆動が初期化される。このため、異常発生時には、第１のデバイスの駆動をリセットして誤動作の発生を抑制しつつ、第１の電源部及び第２の電源部の電源供給を停止して無駄な電力消費の発生を抑制できる。
上記（３）の制御装置によれば、第１のデバイスと、当該第１のデバイスよりも電圧値が小さい電圧により駆動される第２のデバイスの駆動を制御できる。また、各電子デバイスに電源を供給するための第１の電源部、第２の電源部、及び第３の電源部のうちの、出力する電圧の電圧値が最も大きい第１の電源部から出力される第１の電圧によって、出力する電圧の電圧値が第１の電源部よりも小さい第２の電源部及び第３の電源部が駆動される。このため、制御部は、第１の電源部に出力する制御信号のみを制御することによって、第１の電源部、第２の電源部、及び第３の電源部による電源供給を停止できる。この結果、制御対象を一本化し、制御部が第１の電源部、第２の電源部、及び第３の電源部の出力電圧の監視及び電源供給の停止のために使用するポートの数や配線を削減できる。また、制御部は、電圧監視部からの出力のみを監視することによって、第１の電圧、第２の電圧、及び第３の電圧の電圧値の全てが正常であるか否かを識別できる。このため、監視対象を一本化し、監視用のプログラムの容量を削減することができる。また、第１の電圧、第２の電圧、及び第３の電圧の電圧値の少なくとも１つが異常である場合には、第１の電源部、第２の電源部、及び第３の電源部の電源供給が停止されると共に、第１のデバイス及び第２のデバイスの駆動が初期化される。このため、異常発生時には、第１のデバイス及び第２のデバイスの駆動をリセットして誤動作の発生を抑制しつつ、第１の電源部、第２の電源部、及び第３の電源部の電源供給を停止して無駄な電力消費の発生を抑制できる。
上記（４）の制御装置によれば、第１の電源部から出力される第１の電圧が、第３のデバイスの駆動に利用される。このため、比較的大きな電圧値の駆動電圧を必要とする電子デバイスを第３のデバイスとして接続して当該電子デバイスに電源を供給できる。
【発明の効果】
【００１４】
本発明によれば、出力電圧が互いに異なる複数の電源部を使用して各電子デバイスに電力を供給する場合において、電圧監視や制御のために使用するポートの数や配線の数を削減可能な制御装置を提供できる。
【００１５】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施形態に係る制御装置を含む制御システムの構成例を示すブロック図である。
【図２】図２は、メインＣＰＵの主要な動作を示すフローチャートである。
【図３】図３は、比較例に係る制御装置を含む制御システムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１７】
本発明の制御装置に関する具体的な実施の形態について、各図を参照しながら以下に説明する。
【００１８】
＜装置の構成＞
図１は、本実施形態の制御装置１００を含む制御システムの構成例を示すブロック図である。実施形態に係る制御システムは、例えば車両用のメータユニットである表示装置の一部分として利用することができ、制御装置１００に対して電子デバイスであるサブＣＰＵ３１及びグラフィックコントローラ３２等が接続されて構成されている。図１に示した制御システムによれば、液晶ディスプレイ等の画面に対して文字、図形、画像等の様々な可視情報を描画するための制御を、メインＣＰＵ１０（制御部）、サブＣＰＵ３１（第１のデバイス）、グラフィックコントローラ３２（第２のデバイス）などを用いて実行することが可能である。
【００１９】
グラフィックコントローラ３２は、画面表示に必要な各種の同期信号を生成したり、画面に対応付けたフレームメモリ上に必要なグラフィックデータを描画したり、前記フレームメモリ上のデータを同期信号に従って各タイミングで出力するための制御を行うことができる。サブＣＰＵ３１は、グラフィックコントローラ３２が処理できない特別なグラフィック情報を描画したり、グラフィックコントローラ３２に命令やデータを与えるための処理を行うことができる。メインＣＰＵ１０は、表示対象の様々な情報を収集したり、収集した情報を加工したり、サブＣＰＵ３１及びグラフィックコントローラ３２を制御するための処理を実行することができる。
【００２０】
尚、実際の表示装置においては更に様々な構成要素を接続する必要があるが、図１においては説明の簡単化のために主要な構成要素だけを示してある。
【００２１】
＜必要な電源電圧の説明＞
車両用のメータユニットの表示装置の内部においては、複数の電子デバイスが互いに電圧の異なる複数の電源電圧を必要とする場合がある。
【００２２】
例えば、図１に示した回路において、サブＣＰＵ３１（第１のデバイス）は定格電圧が１．８±（許容誤差）［Ｖ］の電源電圧が電源入力端子３１ａに印加されている状態で動作する。この電源電圧が許容範囲を逸脱すると、サブＣＰＵ３１は誤動作する可能性がある。また、図１に示したグラフィックコントローラ３２（第２のデバイス）は、定格電圧が１．２±（許容誤差）［Ｖ］の電源電圧が電源入力端子３２ａに印加されている状態で動作する。この電源電圧が許容範囲を逸脱すると、グラフィックコントローラ３２は誤動作する可能性がある。また、定格電圧が３．３±（許容誤差）［Ｖ］の電源電圧を必要とする他の電子デバイス（第３のデバイス、図示せず。）が必要になる場合もある。
【００２３】
尚、図１に示したメインＣＰＵ１０、第１の電圧監視部４１、ＡＮＤゲート４７等の回路については、外部から供給される安定した電源電圧（例えば５［Ｖ］、図示せず。）により動作する。また、複合電源回路２０は車両側のバッテリーから供給される直流電圧＋Ｂ（例えば１２［Ｖ］。）により動作する。
【００２４】
＜電源回路の構成＞
上記の３．３［Ｖ］、１．８［Ｖ］、及び１．２［Ｖ］の３系統の各電源電圧を生成するために、図１に示した回路には集積回路（ＩＣ、Integrated Circuit）として構成した複合電源回路２０が備わっている。この複合電源回路２０の内部には、第１の電源部２１、第２の電源部２２、及び第３の電源部２３が含まれている。
【００２５】
第１の電源部２１は、車両側から電源入力端子２０ａに印加される直流電圧＋Ｂに基づいて、３．３［Ｖ］の安定した直流電源電圧（第１の電圧）を生成し、この電圧（３．３［Ｖ］）を出力端子２１ｃを介して第１の電圧出力端子２０ｃに出力することができる。また、第１の電源部２１は、制御入力端子２０ｂから端子２１ａに入力される制御信号のオンオフに従って電源供給の開始及び停止が決定され、当該電源供給時には、３．３［Ｖ］の第１の電圧を出力する。より具体的には、制御信号がオンの時には第１の電源部２１が電圧（３．３［Ｖ］）を出力端子２１ｃに出力し、制御信号がオフの時には第１の電源部２１が電圧（３．３［Ｖ］）の出力を停止し、０［Ｖ］を出力する。当該出力端子２１ｃに出力された３．３［Ｖ］の電圧は、例えば、前述した３．３±（許容誤差）［Ｖ］の電源電圧を必要とする第３のデバイスに印加される。
【００２６】
第２の電源部２２は、第１の電圧出力端子２０ｃと接続されている入力端子２２ａに供給される直流電圧（３．３［Ｖ］）に基づいて、所定の電圧（１．８［Ｖ］）を生成する。第２の電源部２２は、生成した電圧（１．８［Ｖ］）を、端子２２ｂを介して第２の電圧出力端子２０ｄに供給する。また、この電圧（１．８［Ｖ］）は出力端子２２ｃにも現れる。即ち、第２の電源部２２は、第１の電源部２１から出力される３．３［Ｖ］の電圧（第１の電圧）が印加されて電源供給を開始し、当該電源供給時には、３．３［Ｖ］の第１の電圧よりも電圧値が小さい１．８［Ｖ］の第２の電圧を出力する。当該端子２２ｂに出力された１．８［Ｖ］の電圧は、１．８±（許容誤差）［Ｖ］の電源電圧を必要とするサブＣＰＵ３１の電源入力端子３１ａに印加される。
【００２７】
第３の電源部２３は、第１の電圧出力端子２０ｃと接続されている入力端子２３ａに供給される直流電圧（３．３［Ｖ］）に基づいて、所定の電圧（１．２［Ｖ］）を生成する。第３の電源部２３は、生成した電圧（１．２［Ｖ］）を、端子２３ｂを介して第３の電圧出力端子２０ｅに供給する。また、この電圧（１．２［Ｖ］）は出力端子２３ｃにも現れる。即ち、第３の電源部２３は、第１の電源部２１から出力される３．３［Ｖ］の電圧（第１の電圧）が印加されて電源供給を開始し、当該電源供給時には、３．３［Ｖ］の第１の電圧よりも電圧値が小さい１．２［Ｖ］の第３の電圧を出力する。当該出力端子２３ｃに出力された１．２［Ｖ］の電圧は、１．２±（許容誤差）［Ｖ］の電源電圧を必要とするグラフィックコントローラ３２の電源入力端子３２ａに印加される。
【００２８】
つまり、第２の電源部２２及び第３の電源部２３は、第１の電源部２１が生成した電源電圧（３．３［Ｖ］）に基づいて、互いに異なる電源電圧（１．８［Ｖ］及び１．２［Ｖ］）をそれぞれ生成する。
【００２９】
また、複合電源回路２０の制御入力端子２０ｂは、メインＣＰＵ１０の出力ポート１０ａと接続されている。そして、制御入力端子２０ｂに印加される制御信号（ＯＮ／ＯＦＦ）は、メインＣＰＵ１０が生成する。
【００３０】
＜制御装置の構成＞
図１に示すように、複合電源回路２０の内部には第２の電圧監視部４２、第３の電圧監視部４３、ＮＡＮＤゲート４４、及び出力トランジスタ４５が備わっている。また、複合電源回路２０のオープンコレクタ出力端子２０ｆに第１の電圧監視部４１が接続されている。
【００３１】
第２の電圧監視部４２は、第２の電源部２２が出力端子２２ｃに出力する電圧（通常時は、１．８［Ｖ］。）を監視して、この電圧が規定の範囲内であるか否かを表す二値信号を出力する。即ち、第２の電源部２２の出力する電源電圧（１．８［Ｖ］）が、サブＣＰＵ３１が正常に動作する規定範囲（１．８±許容誤差［Ｖ］）内の電圧であるか否かを第２の電圧監視部４２が識別する。
【００３２】
第３の電圧監視部４３は、第３の電源部２３が出力端子２３ｃに出力する電圧（通常時は、１．２［Ｖ］。）を監視して、この電圧が規定の範囲内であるか否かを表す二値信号を出力する。即ち、第３の電源部２３の出力する電源電圧（１．２［Ｖ］）が、グラフィックコントローラ３２が正常に動作する規定範囲（１．２±許容誤差［Ｖ］）内の電圧であるか否かを第３の電圧監視部４３が識別する。
【００３３】
第２の電圧監視部４２の識別結果を表す二値信号及び第３の電圧監視部４３の識別結果を表す二値信号は、それぞれＮＡＮＤゲート４４に入力される。ＮＡＮＤゲート４４の出力端子は出力トランジスタ４５のベース端子に接続されている。また、出力トランジスタ４５は、エミッタ端子が接地され、コレクタ端子がオープンコレクタ出力端子２０ｆと接続されている。
【００３４】
複合電源回路２０のオープンコレクタ出力端子２０ｆは、第１の電圧監視部４１の入力端子４１ａと接続され、更に抵抗器４６を介して第１の電圧出力端子２０ｃとも接続されている。
【００３５】
第１の電圧監視部４１は、第１の電源部２１が出力端子２１ｃに出力する電圧（通常時は、３．３［Ｖ］。）を監視して、この電圧が規定の範囲内であるか否かを表す二値信号を出力する。但し、第１の電圧監視部４１の入力端子４１ａにはオープンコレクタ出力端子２０ｆも接続されているので、出力端子２１ｃの電圧（３．３［Ｖ］）だけでなく、他の電圧（１．８［Ｖ］、１．２［Ｖ］）の状態も、次に説明するように第１の電圧監視部４１の監視結果に反映される。
【００３６】
第２の電源部２２の出力電圧（１．８［Ｖ］）が規定の範囲内にある時には、第２の電圧監視部４２の出力する二値信号が高レベルＨ（正常）になる。また、第３の電源部２３の出力電圧（１．２［Ｖ］）が規定の範囲内にある時には、第３の電圧監視部４３の出力する二値信号が高レベルＨ（正常）になる。したがって、２系統の電圧（１．８［Ｖ］、１．２［Ｖ］）が共に正常の場合には、ＮＡＮＤゲート４４の出力が低レベルＬになり、出力トランジスタ４５がオフ（非導通）になるので、第１の電圧監視部４１の入力電圧に影響は生じない。
【００３７】
一方、第２の電源部２２の出力電圧（１．８［Ｖ］）が規定の範囲を逸脱すると、第２の電圧監視部４２の出力する二値信号が低レベルＬ（異常）になり、ＮＡＮＤゲート４４の出力が高レベルＨになり、出力トランジスタ４５がオン（導通）になる。これにより、第１の電圧監視部４１の入力端子４１ａが出力トランジスタ４５を介して接地される。したがって、第２の電圧監視部４２が電圧の異常を検出した場合には、その検出結果も第１の電圧監視部４１の識別状態に反映され、第１の電圧監視部４１が異常を検出する。
【００３８】
同様に、第３の電源部２３の出力電圧（１．２［Ｖ］）が規定の範囲を逸脱すると、第３の電圧監視部４３の出力する二値信号が低レベルＬ（異常）になり、ＮＡＮＤゲート４４の出力が高レベルＨになり、出力トランジスタ４５がオン（導通状態）になる。これにより、第１の電圧監視部４１の入力端子４１ａが出力トランジスタ４５を介して接地される。したがって、第３の電圧監視部４３が電圧の異常を検出した場合には、その検出結果も第１の電圧監視部４１の識別状態に反映され、第１の電圧監視部４１が異常を検出する。
【００３９】
つまり、３系統の電源電圧（３．３［Ｖ］、１．８［Ｖ］、１．２［Ｖ］）の少なくとも１つが各々の電圧について規定された範囲を逸脱した場合には、この異常を第１の電圧監視部４１が検出する。第１の電圧監視部４１は、異常を検出していない時には高レベルＨを出力端子４１ｂに出力し、電圧の異常を検出すると低レベルＬを出力端子４１ｂに出力する。
【００４０】
第１の電圧監視部４１が出力端子４１ｂから出力する二値信号は、メインＣＰＵ１０の入力ポート１０ｂ及びＡＮＤゲート４７の一方の入力端子４７ａに印加される。ＡＮＤゲート４７の他方の入力端子４７ｂは、メインＣＰＵ１０の出力ポート１０ｃと接続されている。ＡＮＤゲート４７の出力端子４７ｃは、サブＣＰＵ３１のリセット入力端子３１ｂ及びグラフィックコントローラ３２のリセット入力端子３２ｂと接続されている。
【００４１】
つまり、第１の電圧監視部４１が電圧の異常を検出した時に出力端子４１ｂに出力される二値信号（Ｌ）と、メインＣＰＵ１０が出力ポート１０ｃに出力するリセット信号（Ｌ）とのいずれか一方により、ＡＮＤゲート４７がリセット信号（初期化信号）を生成する。ＡＮＤゲート４７の出力するリセット信号により、サブＣＰＵ３１及びグラフィックコントローラ３２がリセットされ各々の動作が停止する。
【００４２】
＜全体の動作の説明＞
＜メインＣＰＵの主要な動作＞
メインＣＰＵ１０の主要な動作を図２に示す。
メインＣＰＵ１０は、動作を開始すると出力ポート１０ａに出力する制御信号をオンに切り替える（ステップＳ１１）。この制御信号により、複合電源回路２０は電力を供給するための動作を開始する。
【００４３】
次のステップＳ１２では、メインＣＰＵ１０は入力ポート１０ｂに印加される二値信号の状態を参照し、低レベル（Ｌ：電圧異常検出状態）の信号が印加されているか否かを識別する。低レベルの信号が印加されていない（即ち、高いレベルの信号が印加されている。）と判定した場合には再度ステップＳ１２の処理を再度実行し、低レベルの信号が印加された状態になると、ステップＳ１３の処理を実行する。
【００４４】
ステップＳ１３では、メインＣＰＵ１０はステップＳ１２の識別条件を満たす状態が所定時間（Ａ）以上経過したか否かを識別する。所定時間（Ａ）を経過した場合はステップＳ１４に進み、経過してなければステップＳ１２に戻る。
【００４５】
ステップＳ１４では、メインＣＰＵ１０は出力ポート１０ａに出力する制御信号をオフに切り替える。この制御信号により、複合電源回路２０は電力を出力に供給するための動作を停止する。
【００４６】
尚、図２の動作には示されていないが、メインＣＰＵ１０は自身の電源がオンになった直後や、何らかの異常を検出した時には、出力ポート１０ｃに所定のリセット信号を出力することができる。
【００４７】
＜メインＣＰＵ以外の回路の動作＞
＜正常時の動作＞
図２のステップＳ１１でメインＣＰＵ１０が出力ポート１０ａに出力する制御信号がオンになると、複合電源回路２０は次のように動作する。
【００４８】
第１の電源部２１は、電源入力端子２０ａに供給される電源電圧（＋Ｂ）に基づいて、第１の電圧である電源電圧（３．３［Ｖ］）を生成し、この電圧を第１の電圧出力端子２０ｃに出力する。これにより、前述した３．３±（許容誤差）［Ｖ］の電源電圧を必要とする第３のデバイスが制御装置１００に接続されている場合に、当該第３のデバイスに上記第１の電圧が印加されて当該第３のデバイスが駆動される。
【００４９】
第２の電源部２２は、第１の電源部２１が第１の電圧出力端子２０ｃに出力する電圧（３．３［Ｖ］）に基づいて、第２の電圧である電源電圧（１．８［Ｖ］）を生成し、この電圧を第２の電圧出力端子２０ｄに出力する。これにより、サブＣＰＵ３１に第２の電圧うが印加されてサブＣＰＵ３１が駆動される。
【００５０】
第３の電源部２３は、第１の電源部２１が第１の電圧出力端子２０ｃに出力する電圧（３．３［Ｖ］）に基づいて、第３の電圧である電源電圧（１．２［Ｖ］）を生成し、この電圧を第３の電圧出力端子２０ｅに出力する。これにより、グラフィックコントローラ３２に第３の電圧が印加さてグラフィックコントローラ３２が駆動される。
【００５１】
＜異常時の動作＞
（１）第１の電源部２１が故障した場合：
第１の電圧出力端子２０ｃに現れる電圧（第１の電圧、通常時は３．３［Ｖ］。）が規定範囲外になり、抵抗器４６を介して第１の電圧監視部４１の入力端子４１ａに印加される電圧が規定範囲外になると、第１の電圧監視部４１が電圧の異常を検出する。これにより、電圧の異常を示す二値信号（Ｌ）が、第１の電圧監視部４１の出力端子４１ｂからメインＣＰＵ１０の入力ポート１０ｂ及びＡＮＤゲート４７の入力端子４７ａに印加される。
【００５２】
（２）第２の電源部２２が故障した場合：
第２の電圧出力端子２０ｄ及び出力端子２２ｃに現れる電圧（第２の電圧、通常時は１．８［Ｖ］。）が規定範囲外になると、第２の電圧監視部４２がこの電圧異常を検出する。これにより、第２の電圧監視部４２が低レベルＬの信号を出力し、ＮＡＮＤゲート４４の出力が高レベルＨになり、出力トランジスタ４５がオンになる。したがって、第１の電圧監視部４１の入力端子４１ａが出力トランジスタ４５を介して接地され、規定範囲外の低電圧（０［Ｖ］に近い電圧）になるので第１の電圧監視部４１が電圧の異常を検出する。これにより、電圧の異常を示す二値信号（Ｌ）が、第１の電圧監視部４１の出力端子４１ｂからメインＣＰＵ１０の入力ポート１０ｂ及びＡＮＤゲート４７の入力端子４７ａに印加される。
【００５３】
（３）第３の電源部２３が故障した場合：
第３の電圧出力端子２０ｅ及び出力端子２３ｃに現れる電圧（第３の電圧、通常時は１．２［Ｖ］。）が規定範囲外になると、第３の電圧監視部４３がこの電圧異常を検出する。これにより、第３の電圧監視部４３が低レベルＬの信号を出力し、ＮＡＮＤゲート４４の出力が高レベルＨになり、出力トランジスタ４５がオンになる。したがって、第１の電圧監視部４１の入力端子４１ａが出力トランジスタ４５を介して接地され、規定範囲外の低電圧（０［Ｖ］に近い電圧）になるので第１の電圧監視部４１が電圧の異常を検出する。これにより、電圧の異常を示す二値信号（Ｌ）が、第１の電圧監視部４１の出力端子４１ｂからメインＣＰＵ１０の入力ポート１０ｂ及びＡＮＤゲート４７の入力端子４７ａに印加される。
【００５４】
＜動作停止の場合＞
上記（１）、（２）、（３）のいずれの状況においても、第１の電圧監視部４１が出力する二値信号（Ｌ）により、図２のステップＳ１４の処理がメインＣＰＵ１０により実行される。即ち、メインＣＰＵ１０は、第１の電圧の電圧値、第２の電圧の電圧値、及び第３の電圧値の少なくとも１つが異常であるとの判定結果を示す信号を第１の電圧監視部４１から受け付けた場合には、出力ポート１０ａに出力する制御信号をオフに切り替え、第１の電源部２１の駆動を停止させる制御信号を第１の電源部２１に出力する。この制御信号により、複合電源回路２０は電力を供給するための動作を停止する。
また、ＡＮＤゲート４７が出力端子４７ｃよりリセット信号を出力する。このリセット信号を受け付けると、サブＣＰＵ３１及びグラフィックコントローラ３２はいずれも動作停止状態になる。
【００５５】
図２のステップＳ１４の処理により、複合電源回路２０の動作停止を指示する制御信号がメインＣＰＵ１０から複合電源回路２０の制御入力端子２０ｂに印加される。この制御信号により、第１の電源部２１は出力端子２１ｃへの電圧の出力を停止する（駆動停止状態）。この場合、第１の電圧出力端子２０ｃの電圧は略０［Ｖ］になる。
【００５６】
上記のように、第１の電源部２１の動作が停止すると、第２の電源部２２もその入力端子２２ａに供給される電圧が低下するため、動作を停止する。同様に、第３の電源部２３も入力端子２３ａに供給される電圧が低下するため、動作を停止する。
【００５７】
つまり、電源回路の負荷である各電子デバイス（３１、３２等）がリセット状態になった時には、第１の電圧出力端子２０ｃ、第２の電圧出力端子２０ｄ、及び第３の電圧出力端子２０ｅの全ての端子から出力への電力供給が自動的に停止される。したがって、無駄な電力消費を最小限に抑制できる。
【００５８】
以下では、実施形態に係る制御装置１００の作用及び効果について説明する。
【００５９】
（比較例）
まず、図３を参照して、実施形態に係る制御装置１００と対比される比較例について説明する。図３は、比較例に係る制御装置２００を含む制御システムの構成例を示すブロック図である。以下の比較例に関する説明では、実施形態に係る制御装置１００との相違点について重点的に説明し、同一の部材については同一の符号を付して説明を省略する。
【００６０】
比較例に係る制御装置２００では、第１の電源ＩＣ７１、第２の電源ＩＣ７２、及び第３の電源ＩＣ７３が、実施形態に係る制御装置１００における第１の電源部２１、第２の電源部２２、第３の電源部２３のそれぞれに相当する機能を発揮する。即ち、第１の電源ＩＣ７１は、３．３［Ｖ］の電圧を生成して出力する。当該電圧は、例えば、前述した３．３±（許容誤差）［Ｖ］の電源電圧を必要とする第３のデバイスに印加される。第２の電源ＩＣ７２は、１．８［Ｖ］の電圧を生成して出力し、当該電圧がサブＣＰＵ３１に印加される。第３の電源ＩＣ７３は、１．２［Ｖ］の電圧を生成して出力し、当該電圧がグラフィックコントローラ３２に印加される。これら第１の電源ＩＣ７１、第２の電源ＩＣ７２、及び第３の電源ＩＣ７３は、実施形態に係る制御装置１００の場合とは異なり、車両側のバッテリーから供給される直流電圧＋Ｂ（例えば１２［Ｖ］。）により動作する。
【００６１】
第１の電圧監視部８１、第２の電圧監視部８２、及び第３の電圧監視部８３は、第１の電源ＩＣ７１、第２の電源ＩＣ７２、及び第３の電源ＩＣ７３が出力する電圧をそれぞれ監視して、当該電圧が規定の範囲内であるか否かを表す信号をメインＣＰＵ１０にそれぞれ出力する。
【００６２】
また、メインＣＰＵ１０は、サブＣＰＵ３１及びグラフィックコントローラ３２のそれぞれに対してリセット信号を出力可能に構成されている。
【００６３】
このような構成を有する比較例に係る制御装置２００の動作について説明する。
正常時には、バッテリーから直流電圧＋Ｂが供給された第１の電源ＩＣ７１、第２の電源ＩＣ７２、及び第３の電源ＩＣ７３がそれぞれ電源電圧を出力し、当該電源電圧が印加された各電子デバイスが駆動される。
一方、第１の電源ＩＣ７１、第２の電源ＩＣ７２、及び第３の電源ＩＣ７３のいずれかの出力電圧が規定範囲外となった異常時には、当該規定範囲外となった電源ＩＣに対応する電圧監視部が、異常時であることを示す信号をメインＣＰＵ１０に出力する。そして、当該信号を受け付けたメインＣＰＵ１０は、サブＣＰＵ３１及びグラフィックコントローラ３２のそれぞれに対してリセット信号を出力してこれら電子デバイスの駆動を停止させる。
【００６４】
以上説明した制御装置２００では、複数の電圧監視部からの出力信号をそれぞれメインＣＰＵ１０に入力する必要があるため、使用するポートの数が増え、配線の数も増えてしまうという問題があった。また、メインＣＰＵ１０が複数の入力ポートの状態をそれぞれ監視しなければならないので、監視用のプログラムの容量が増加し、システムが複雑化してコストが増加してしまうという問題もあった。また、異常発生時にメインＣＰＵ１０が各電子デバイスにリセット信号を出力して各電子デバイスが動作を停止したとしても、各電源回路は動作したままであるため、各電子デバイスが動作していない状態であっても、各電源回路が無駄な電力の消費を続けることになるという問題もあった。
【００６５】
これに対して、実施形態に係る制御装置１００は、メインＣＰＵ１０（制御部）と、メインＣＰＵ１０から受け付けた制御信号に従って電源供給の開始及び停止が決定され、該電源供給時には、第１の電圧を出力する第１の電源部２１と、該第１の電源部２１から出力される第１の電圧が印加されて電源供給を開始し、該電源供給時には、第１の電圧よりも電圧値が小さい第２の電圧を出力する第２の電源部２２と、第１の電源部２１から出力される第１の電圧が印加されて電源供給を開始し、該電源供給時には、第２の電圧よりも電圧値が小さい第３の電圧を出力する第３の電源部２３と、第１の電圧の電圧値、第２の電圧の電圧値、及び第３の電圧値の全てが正常であるか否かを判定し、当該判定結果をメインＣＰＵ１０に出力する電圧監視部（第１の電圧監視部４１、第２の電圧監視部４２、第３の電圧監視部４３）と、を備えている。そして、第２の電源部２２から出力される第２の電圧が、サブＣＰＵ３１（第１のデバイス）に印加されてサブＣＰＵ３１の駆動に利用され、第３の電源部２３から出力される第３の電圧が、グラフィックコントローラ３２に印加されてグラフィックコントローラ３２の駆動に利用され、第３の電源部２３から出力される第３の電圧が、第３のデバイスに印加されて該第３のデバイスの駆動に利用可能に構成されている。そして、メインＣＰＵ１０は、第１の電圧の電圧値、第２の電圧の電圧値、及び第３の電圧値の少なくとも１つが異常であるとの判定結果を電圧監視部から受け付けた場合には、第１の電源部２１の駆動を停止させる制御信号を第１の電源部２１に出力する。また、電圧監視部が第１の電圧の電圧値、第２の電圧の電圧値、及び第３の電圧値の少なくとも１つが異常であると判定した場合には、サブＣＰＵ３１及びグラフィックコントローラ３２の駆動を初期化するための初期化信号がサブＣＰＵ３１及びグラフィックコントローラ３２に入力される。
【００６６】
このような構成を有する制御装置１００では、電子デバイスであるサブＣＰＵ３１及びグラフィックコントローラ３２等に電源を供給するための第１の電源部２１、第２の電源部２２、及び第３の電源部２３のうちの、出力する電圧値が最も大きい第１の電源部２１から出力される第１の電圧によって、出力する電圧の電圧値が小さく、このために動作に必要な定格電圧も小さい第２の電源部２２及び第３の電源部２３が駆動される。このため、メインＣＰＵ１０が第１の電源部２１に出力する制御信号のみを制御することによって、第１の電源部２１、第２の電源部２２、及び第３の電源部２３による電源供給を停止できる。この結果、制御対象を１つのポートに一本化し、メインＣＰＵ１０が第１の電源部２１、第２の電源部２２、及び第３の電源部２３の出力電圧の監視及び電源供給の停止のために使用するポートの数や配線を削減できる。
【００６７】
また、メインＣＰＵ１０は、電圧監視部からの出力のみを監視することによって、第１の電圧、第２の電圧、及び第３の電圧の電圧値の全てが正常であるか否かを識別できる。この結果、監視対象を１つのポートに一本化し、監視用のプログラムの容量を削減することができる。
【００６８】
また、第１の電圧、第２の電圧、及び第３の電圧の電圧値の少なくとも１つが異常である場合には、第１の電源部２１、第２の電源部２２、及び第３の電源部２３の電源供給が停止されると共に、サブＣＰＵ３１及びグラフィックコントローラ３２の駆動が初期化される。このため、異常発生時には、サブＣＰＵ３１及びグラフィックコントローラ３２の駆動をリセットして誤動作の発生を抑制しつつ、第１の電源部２１、第２の電源部２２、及び第３の電源部２３の電源供給を停止して無駄な電力消費の発生を抑制できる。
【００６９】
尚、本発明の技術的範囲は、上述した実施形態に限定されるものではない。上述した実施形態は、本発明の技術的範囲内で種々の変形や改良等を伴うことができる。
【００７０】
例えば、本実施形態では、第１の電源部２１、第２の電源部２２、及び第３の電源部２３等を複合電源回路２０として１つの回路とする構成としたが、集積回路を用いる代わりに、個別の電子部品を組み合わせる構成としても構わない。
【００７１】
また、各電源部が出力する電圧の電圧値、及び各電子デバイスに印加される電圧の電圧値を変更してもよいし、組み合わせる電源部の数についても必要に応じて増減することができる。例えば本実施形態では、３つの電源部を設ける構成としたが、２つの電源部を設ける構成としても構わない。このような変形例として、例えば、実施形態に係る制御システムから第３の電源部２３を減じた構成が考えられる。
即ち、当該変形例に係る制御装置は、メインＣＰＵ１０と、メインＣＰＵ１０から受け付けた制御信号に従って電源供給の開始及び停止が決定され、該電源供給時には、第１の電圧を出力する第１の電源部２１と、該第１の電源部２１から出力される第１の電圧が印加されて電源供給を開始し、該電源供給時には、第１の電圧よりも電圧値が小さい第２の電圧を出力する第２の電源部２２と、第１の電圧の電圧値及び第２の電圧の電圧値が共に正常であるか否かを判定し、当該判定結果をメインＣＰＵ１０に出力する電圧監視部と、を備える。そして、メインＣＰＵ１０は、第１の電圧の電圧値及び第２の電圧の電圧値の少なくとも一方が異常であるとの判定結果を電圧監視部から受け付けた場合には、第１の電源部２１の駆動を停止させる制御信号を第１の電源部２１に出力する。このような構成によっても、上述した実施形態と同様の効果を得ることができる。
また、当該変形例に係る制御装置では、更に、第２の電源部２２から出力される第２の電圧が、サブＣＰＵ３１に印加されてサブＣＰＵ３１の駆動に利用され、電圧監視部が第１の電圧の電圧値及び第２の電圧の電圧値の少なくとも一方が異常であると判定した場合には、サブＣＰＵ３１の駆動を初期化するための初期化信号がサブＣＰＵ３１に入力される、構成としても構わない。
【００７２】
また、本実施形態では、第１の電圧監視部４１の出力端子４１ｂから出力される二値信号が、ＡＮＤゲート４７の出力端子４７ｃを介してサブＣＰＵ３１のリセット入力端子３１ｂ及びグラフィックコントローラ３２のリセット入力端子３２ｂに入力され、これにより、サブＣＰＵ３１及びグラフィックコントローラ３２がリセットされ各デバイスの動作が停止する構成としたが、第１の電圧監視部４１の出力端子４１ｂから出力される二値信号が、リセット入力端子３１ｂ及びグラフィックコントローラ３２のリセット入力端子３２ｂに直接は入力されず、リセット入力端子３１ｂ及びグラフィックコントローラ３２のリセット入力端子３２ｂがメインＣＰＵ１０の出力ポート１０ｃのみと接続され、サブＣＰＵ３１及びグラフィックコントローラ３２がメインＣＰＵ１０からのリセット信号に従ってリセットされ各デバイスの動作が停止する構成としても構わない。
【符号の説明】
【００７３】
１０  メインＣＰＵ（制御部）
１０ａ，１０ｃ  出力ポート
１０ｂ  入力ポート
２０  複合電源回路
２０ａ，３１ａ，３２ａ  電源入力端子
２０ｂ  制御入力端子
２０ｃ  第１の電圧出力端子
２０ｄ  第２の電圧出力端子
２０ｅ  第３の電圧出力端子
２０ｆ  オープンコレクタ出力端子
２１  第１の電源部
２２  第２の電源部
２３  第３の電源部
３１  サブＣＰＵ（第１のデバイス）
３１ｂ，３２ｂ  リセット入力端子
３２  グラフィックコントローラ（第２のデバイス）
４１  第１の電圧監視部
４２  第２の電圧監視部
４３  第３の電圧監視部
４４  ＮＡＮＤゲート
４５  出力トランジスタ
４６  抵抗器
４７  ＡＮＤゲート
１００  制御装置
【図１】
2014155301.tif 000003
【図２】
2014155301.tif 000004
【図３】
2014155301.tif 000005