(57)【要約】【課題】膜質の良好なグラフェン層を有する基板、基板の製造方法、及び電子装置を提供すること。【解決手段】本発明は、シリコン基板１０上に、炭化シリコン層１４を形成する工程と、炭化シリコン層１４の上面に対して水素を含むガスを用いた熱処理を行う工程と、前記熱処理を行った後、炭化シリコン層１４の上面にグラフェン層１６を形成する工程と、を備える基板の製造方法である。本発明によれば、膜質の良好なグラフェン層１６を得ることができる。【選択図】図１
2014240173.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に、炭化シリコン層を形成する工程と、
前記炭化シリコン層の上面に対して水素を含むガスを用いた熱処理を行う工程と、
前記熱処理を行った後、前記炭化シリコン層の上面にグラフェン層を形成する工程と、を備えることを特徴とする基板の製造方法。
【請求項２】
前記炭化シリコンの上面に対してＣＭＰ処理を行う工程を備え、
前記ＣＭＰ処理を行った後、前記炭化シリコンの上面に対して前記熱処理を行うことを特徴とする請求項１記載の基板の製造方法。
【請求項３】
前記水素を含むガスは、水素ガスと不活性ガスの混合ガスであることを特徴とする請求項１または２記載の基板の製造方法。
【請求項４】
前記熱処理を、５００℃以上且つ１０００℃以下の温度で行うことを特徴とする請求項１から３のいずれか一項記載の基板の製造方法。
【請求項５】
前記炭化シリコン層の上面に対して熱処理を施すことによって、前記グラフェン層を形成することを特徴とする請求項１から４のいずれか一項記載の基板の製造方法。
【請求項６】
前記シリコン基板の上面に、窒化物半導体層を形成する工程を備え、
前記炭化シリコン層を、前記窒化物半導体層の上面に形成することを特徴とする請求項１から５のいずれか一項記載の基板の製造方法。
【請求項７】
前記窒化物半導体層は、窒化アルミニウム層であることを特徴とする請求項６記載の基板の製造方法。
【請求項８】
シリコン基板上に設けられた炭化シリコン層と、
前記炭化シリコン層の上面に設けられたグラフェン層と、を備え、
前記グラフェン層に対するラマン分光法におけるＧバンドに対するＤバンドの強度比（Ｄ／Ｇ）の値が０．９以下であることを特徴とする基板。
【請求項９】
前記シリコン基板の上面に窒化物半導体層が設けられ、
前記炭化シリコン層は、前記窒化物半導体層の上面に設けられていることを特徴とする請求項８記載の基板。
【請求項１０】
前記窒化物半導体層は、窒化アルミニウム層であることを特徴とする請求項９記載の基板。
【請求項１１】
請求項８から１０のいずれか一項記載の基板を備えることを特徴とする電子装置。
【請求項１２】
前記グラフェン層上に設けられたゲート電極と、
前記ゲート電極を挟んで設けられたソース電極およびドレイン電極と、を備え、
前記ゲート電極下の前記グラフェン層にチャネルが形成されることを特徴とする請求項１１記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板、基板の製造方法、及び電子装置に関し、例えばグラフェン層を有する基板、基板の製造方法、及び電子装置に関する。
【背景技術】
【０００２】
近年、炭素原子が形成する六角形の骨格をシート状に延ばしたナノカーボン材料であるグラフェンの研究が様々な分野でなされている。例えば、グラフェンは、キャリア移動度が高いという特長を有することから、グラフェンをチャネルに利用したトランジスタの研究がなされている。
【０００３】
グラフェンの製造方法は、様々な方法が提案されている。例えば、炭化シリコン基板を用い、炭化シリコン基板上にグラフェン層を形成する方法が提案されている。しかしながら、この方法では、炭化シリコン基板が高価であり、基板の大口径化が難しいとの課題がある。そこで、安価で大口径化が容易であるシリコン基板上に炭化シリコン層を形成し、炭化シリコン層上にグラフェン層を形成する方法が提案されている。
【０００４】
例えば、シリコン基板上に窒化アルミニウム層と炭化シリコン層とを順に形成し、炭化シリコン層上にグラフェン層を形成する方法が提案されている（例えば、非特許文献１参照）。また、シリコン基板上に窒化アルミニウム層と炭化シリコン層とを形成した構造についての研究もなされている（例えば、非特許文献２参照）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Benjamin Hsia、外５名、「Epitaxial Graphene Growth on 3C-SIC(111)/AlN(0001)/Si(100)」、Electrochemical and Solid-State Letters、２０１１年、１４巻、ｐ．Ｋ１３−Ｋ１５
【非特許文献２】Wei-Cheng Lien、外５名、「Growth of 3C-SiC Thin Film on AlN/Si(100) with Atomically Abrupt Interface via Tailored Precursor Feeding Procedure」、Electrochemical and Solid-State Letters、２０１０年、１３巻、ｐ．Ｄ５３−Ｄ５６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、シリコン基板上に形成した炭化シリコン層を利用してグラフェン層を形成するこれまでの方法では、グラフェン層の膜質の点で改善の余地が残されていた。
【０００７】
本発明は、上記課題に鑑みなされたものであり、膜質の良好なグラフェン層を有する基板、基板の製造方法、及び電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、シリコン基板上に、炭化シリコン層を形成する工程と、前記炭化シリコン層の上面に対して水素を含むガスを用いた熱処理を行う工程と、前記熱処理を行った後、前記炭化シリコン層の上面にグラフェン層を形成する工程と、を備えることを特徴とする基板の製造方法である。本発明によれば、膜質の良好なグラフェン層を得ることができる。
【０００９】
上記構成において、前記炭化シリコンの上面に対してＣＭＰ処理を行う工程を備え、前記ＣＭＰ処理を行った後、前記炭化シリコンの上面に対して前記熱処理を行う構成とすることができる。
【００１０】
上記構成において、前記水素を含むガスは、水素ガスと不活性ガスの混合ガスである構成とすることができる。
【００１１】
上記構成において、前記熱処理を、５００℃以上且つ１０００℃以下の温度で行う構成とすることができる。
【００１２】
上記構成において、前記炭化シリコン層の上面に対して熱処理を施すことによって、前記グラフェン層を形成する構成とすることができる。
【００１３】
上記構成において、前記シリコン基板の上面に、窒化物半導体層を形成する工程を備え、前記炭化シリコン層を、前記窒化物半導体層の上面に形成する構成とすることができる。
【００１４】
上記構成において、前記窒化物半導体層は、窒化アルミニウム層である構成とすることができる。
【００１５】
本発明は、シリコン基板上に設けられた炭化シリコン層と、前記炭化シリコン層の上面に設けられたグラフェン層と、を備え、前記グラフェン層に対するラマン分光法におけるＧバンドに対するＤバンドの強度比（Ｄ／Ｇ）の値が０．９以下であることを特徴とする基板である。本発明によれば、膜質の良好なグラフェン層を得ることができる。
【００１６】
上記構成において、前記シリコン基板の上面に窒化物半導体層が設けられ、前記炭化シリコン層は、前記窒化物半導体層の上面に設けられている構成とすることができる。
【００１７】
上記構成において、前記窒化物半導体層は、窒化アルミニウム層である構成とすることができる。
【００１８】
本発明は、上記のいずれかに記載基板を備えることを特徴とする電子装置である。
【００１９】
上記構成において、前記グラフェン層上に設けられたゲート電極と、前記ゲート電極を挟んで設けられたソース電極およびドレイン電極と、を備え、前記ゲート電極下の前記グラフェン層にチャネルが形成される構成とすることができる。
【発明の効果】
【００２０】
本発明によれば、膜質の良好なグラフェン層を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、実施例１に係る基板を示す断面図である。
【図２】図２は、ＡｌＮ層の膜厚と半値幅との関係を示す図である。
【図３】図３は、ＳｉＣ層の成長温度と半値幅との関係を示す図である。
【図４】図４は、ＳｉＣ層の成長温度と成長速度との関係を示す図である。
【図５】図５は、ＳｉＣ層を形成した直後の、ＳｉＣ層の表面状態を示す図である。
【図６】図６は、ＣＭＰ処理を行った後の、ＳｉＣ層の表面状態を示す図である。
【図７】図７は、水素熱処理を行った後の、ＳｉＣ層の表面状態を示す図である。
【図８】図８は、水素熱処理で想定されるメカニズムを示す斜視図である。
【図９】図９（ａ）は、ＣＭＰ処理後のＳｉＣ層上面のＳＥＭ像であり、図９（ｂ）は、ＣＭＰ処理後にさらに水素熱処理をした後のＳｉＣ層上面のＳＥＭ像である。
【図１０】図１０（ａ）から図１０（ｃ）は、実施例１、比較例１、及び比較例２の基板に備わるグラフェン層に対するラマン分光法の測定結果である。
【図１１】図１１は、比較例３の基板に備わるグラフェン層に対するラマン分光法の測定結果である。
【図１２】図１２は、実施例２に係る電子装置を示す断面図である。
【図１３】図１３は、ＡｌＮ層の絶縁性を評価した実験結果である。
【図１４】図１４は、ＳｉＣ層からＳｉ基板に流れる電流を計算したシミュレーション結果である。
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための形態を説明する。
【実施例１】
【００２３】
図１は、実施例１に係る基板を示す断面図である。図１のように、実施例１の基板１００は、シリコン（Ｓｉ）基板１０上に、窒化物半導体層１２、炭化シリコン（ＳｉＣ）層１４、及びグラフェン層１６がこの順に積層された構造をしている。Ｓｉ基板１０の上面は、（１１１）面である。窒化物半導体層１２は、Ｓｉ基板１０の上面への結晶成長によって、Ｓｉ基板１０の上面に接して設けられている。窒化物半導体層１２は、例えば六方晶の結晶構造を有する窒化物半導体層であり、（０００１）面（ｃ面）を結晶成長面としている。つまり、窒化物半導体層１２の（０００１）面は、Ｓｉ基板１０の上面である（１１１）面上に存在する。窒化物半導体層１２は、例えば六方晶の結晶構造を有する窒化アルミニウム（４Ｈ−ＡｌＮ）層である場合が好ましい。
【００２４】
ＳｉＣ層１４は、窒化物半導体層１２の上面への結晶成長によって、窒化物半導体層１２の上面に接して設けられている。ＳｉＣ層１４は、例えば立方晶炭化シリコン（３Ｃ−ＳｉＣ）層であり、（１１１）面を結晶成長面としている。つまり、ＳｉＣ層１４の（１１１）面は、窒化物半導体層１２の上面である（０００１）面上に存在する。
【００２５】
グラフェン層１６は、ＳｉＣ層１４の上面に接して設けられている。グラフェン層１６は、炭素原子の六員環が連なった構造をしていて、このような構造のシートが１層又は数層に積層されて設けられている。グラフェン層１６は、ラマン分光法におけるＧバンドに対するＤバンドの強度比（Ｄ／Ｇ）、即ち１５９０ｃｍ−１付近のピーク強度Ｇに対する１３５０ｃｍ−１付近のピーク強度Ｄの比（Ｄ／Ｇ）の値が０．９以下となっている。この点の詳細については後述する。
【００２６】
ここで、窒化物半導体層１２がＡｌＮ層である場合での、窒化物半導体層１２の好ましい膜厚を調べた実験について説明する。実験には、Ｓｉ基板の上面である（１１１）面に、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法を用いて、六方晶の結晶構造を有するＡｌＮ層を以下の条件で結晶成長させた複数の基板を用いた。なお、Ｓｉ基板の大きさは、４インチである。
原料ガス：トリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ３）
成長温度：１１００℃
成長圧力：１００Ｔｏｒｒ（１３３ｈＰａ）
膜厚    ：１４０ｎｍ〜３００ｎｍ
【００２７】
上記方法で作製した複数の基板に対して、ＡｌＮ層の（０００２）面でのＸ線解析におけるロッキングカーブの半値幅を測定した。図２は、ＡｌＮ層の膜厚と半値幅との関係を示す図である。図２の横軸はＡｌＮ層の膜厚であり、縦軸はＡｌＮ層の（０００２）面でのＸ線解析におけるロッキングカーブの半値幅である。図２のように、ＡｌＮ層が厚くなるに従い、半値幅は小さくなっていくことが分かる。つまり、ＡｌＮ層が厚くなると、ＡｌＮ層の結晶性が良好になることが分かる。これは、ＡｌＮ層が薄い場合では、ＡｌＮ層に生じる欠陥が多いが、厚くなると、このような欠陥が減少するためであると考えられる。しかしながら、ＡｌＮ層が厚くなりすぎると、ＡｌＮ層にクラックが発生し易くなってしまう。
【００２８】
このことから、ＡｌＮ層の欠陥による結晶性の劣化を考慮すると、ＡｌＮ層の膜厚は、１００ｎｍ以上が好ましく、１５０ｎｍ以上がより好ましく、２００ｎｍ以上がさらに好ましい。ＡｌＮ層に発生するクラックを考慮すると、ＡｌＮ層の膜厚は、７００ｎｍ以下が好ましく、５００ｎｍ以下がより好ましく、３００ｎｍ以下がさらに好ましい。したがって、窒化物半導体層１２がＡｌＮ層である場合、窒化物半導体層１２の膜厚は、１００ｎｍ以上且つ７００ｎｍ以下が好ましく、１５０ｎｍ以上且つ５００ｎｍ以下がより好ましく、２００ｎｍ以上且つ３００ｎｍ以下がさらに好ましい。
【００２９】
次に、Ｓｉ基板１０とＳｉＣ層１４との間に窒化物半導体層１２を設けることで、ＳｉＣ層１４に与える影響を調べた実験について説明する。実験に用いた基板（以下、実験基板１と称す）は、次の製造方法によって作製した。まず、Ｓｉ基板の上面である（１１１）面に、ＭＯＶＰＥ法を用いて、六方晶の結晶構造を有するＡｌＮ層を以下の条件で結晶成長させた。ＡｌＮ層は、（０００１）面を結晶成長面として、Ｓｉ基板の上面である（１１１）面に形成される。なお、Ｓｉ基板の大きさは、４インチである。
原料ガス：ＴＭＡ、ＮＨ３
成長温度：１１００℃
成長圧力：１００Ｔｏｒｒ（１３３ｈＰａ）
膜厚    ：２５０ｎｍ
【００３０】
ＡｌＮ層の上面に、ガスソース分子線エピタキシー（ＧＳＭＢＥ：Gas-Source Molecular Beam Epitaxy）法を用いて、ＳｉＣ層を以下の条件で結晶成長させた。ここで、Ｓｉ基板の融点は低いことから、ＳｉＣ層を高温で成長させることが難しい。したがって、ＳｉＣ層を低めの温度で成長させることになるが、この場合、ＳｉＣ層は立方晶の結晶構造を取り易くなる。ＳｉＣ層は、（１１１）面を結晶成長面として、ＡｌＮ層の上面である（０００１）面に形成される。
原料ガス：モノメチルシラン（ＭＭＳ：ＣＨ３ＳｉＨ３）
成長温度：８００℃〜１０５０℃
成長圧力：２．５×１０−２Ｐａ、４．０×１０−２Ｐａ
膜厚    ：１００ｎｍ
【００３１】
上記方法で作製した複数の実験基板１に対して、ＳｉＣ層の（１１１）面でのＸ線解析におけるロッキングカーブの半値幅を測定した。また、比較のために、次の製造方法で作製した実験基板２に対しても、ＳｉＣ層の（１１１）面でのＸ線解析におけるロッキングカーブの半値幅を測定した。実験基板２は、Ｓｉ基板の上面である（１１１）面に、ＡｌＮ層を介さずに、ＧＳＭＢＥ法を用いて、ＳｉＣ層を以下の条件で結晶成長させた。ＳｉＣ層は、（１１１）面を結晶成長面として、Ｓｉ基板の上面である（１１１）面に形成される。
原料ガス  ＭＭＳ
成長温度  ８００℃〜１０５０℃
成長圧力  ２．５×１０−２Ｐａ
膜厚      １００ｎｍ
【００３２】
図３は、ＳｉＣ層の成長温度と半値幅との関係を示す図である。図３の横軸はＳｉＣ層の成長温度であり、縦軸はＳｉＣ層の（１１１）面でのＸ線解析におけるロッキングカーブの半値幅である。図３中の丸印はＳｉＣ層の成長圧力を４．０×１０−２Ｐａとした実験基板１の測定結果であり、三角印はＳｉＣ層の成長圧力を２．５×１０−２Ｐａとした実験基板１の測定結果であり、四角印は実験基板２の測定結果である。図３のように、成長圧力が２．５×１０−２Ｐａ及び４．０×１０−２Ｐａのいずれの場合の実験基板１も、実験基板２と比べて、半値幅が小さく、ＳｉＣ層の結晶性が良好である結果が得られた。これは、以下の理由によるものと考えられる。
【００３３】
表１は、Ｓｉ、４Ｈ−ＡｌＮ、３Ｃ−ＳｉＣの格子定数、熱膨張係数、及びエネルギーバンドギャップを示す表である。なお、参考として、ＧａＮ、サファイア、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣの格子定数、熱膨張係数、及びバンドギャップエネルギーについても示す。
【表１】
2014240173.tif 000003
【００３４】
表１のように、Ｓｉの格子定数は５．４３Åで、３Ｃ−ＳｉＣの格子定数は４．３６Åである。このため、実験基板２のように、Ｓｉ基板の上面である（１１１）面に、立方晶の結晶構造を有するＳｉＣ層の（１１１）面を直接形成した場合、Ｓｉ基板とＳｉＣ層との間には、約２０％程度の格子歪が生じてしまう。一方、実験基板１では、Ｓｉ基板の上面である（１１１）面に、六方晶の結晶構造を有するＡｌＮ層の（０００１）面を介して、立方晶の結晶構造を有するＳｉＣ層１４の（１１１）面を形成している。この場合、ＡｌＮ層とＳｉＣ層との間の格子歪みは約１％程度と小さくなる。このようなことから、実験基板１では、実験基板２と比べて、ＳｉＣ層に加わる格子歪みを低下させることができ、その結果、ＳｉＣ層の結晶性が良好になったものと考えられる。
【００３５】
また、表１から、ＡｌＮ層の代わりにＧａＮ層を用いた場合でも、ＳｉＣ層に加わる格子歪みを抑えることができ、ＳｉＣ層の結晶性を良好にできることが分かる。さらに、ＡｌＮ層又はＧａＮ層をＳｉ基板とＳｉＣ層との間に形成することで、Ｓｉ基板とＳｉＣ層との間の熱膨張係数の差を緩和させることもできる。これらのことから、Ｓｉ基板とＳｉＣ層との間に窒化物半導体層を形成することで、ＳｉＣ層の結晶性を良好にできることが分かる。
【００３６】
上述の実験基板１と実験基板２とにおけるＳｉＣ層の成長速度について説明する。図４は、ＳｉＣ層の成長温度と成長速度との関係を示す図である。図４の横軸の上側はＳｉＣ層の成長温度であり、横軸の下側は成長温度で１０００を割った値である。図４の縦軸はＳｉＣ層の成長速度である。図４中の丸印はＳｉＣ層の成長圧力を４．０×１０−２Ｐａとした実験基板１の測定結果であり、三角印はＳｉＣ層の成長圧力を２．５×１０−２Ｐａとした実験基板１の測定結果であり、四角印は実験基板２の測定結果である。図４のように、実験基板２では、ＳｉＣ層の成長温度が９００℃を超えた高温になると、成長速度の低下が生じている。一方、実験基板１では、成長圧力が２．５×１０−２Ｐａ及び４．０×１０−２Ｐａのいずれの場合でも、ＳｉＣ層の成長温度が９００℃以上の高温になっても、成長速度の低下は抑えられていることが分かる。
【００３７】
上述の実験結果を踏まえ、窒化物半導体層１２がＡｌＮ層である場合での、図１に示した実施例１に係る基板１００の製造方法について説明する。まず、上面が（１１１）面であるＳｉ基板１０を準備する。Ｓｉ基板１０の上面に、ＭＯＶＰＥ法を用いて、以下に示す条件によって、六方晶の結晶構造を有するＡｌＮ層からなる窒化物半導体層１２を結晶成長させる。窒化物半導体層１２は、（０００１）面を結晶成長面として、Ｓｉ基板１０の上面である（１１１）面に形成される。
原料ガス：ＴＭＡ、ＮＨ３
成長温度：１１００℃
成長圧力：１００Ｔｏｒｒ（１３３ｈＰａ）
膜厚    ：１００ｎｍ〜７００ｎｍ
【００３８】
窒化物半導体層１２の上面に、ＧＳＭＢＥ法を用いて、以下に示す条件によって、ＳｉＣ層１４を結晶成長させる。上述したように、ＳｉＣ層１４は、立方晶の結晶構造を取り易く、（１１１）面を結晶成長面として、窒化物半導体層１２の上面である（０００１）面に形成される。
原料ガス：ＭＭＳ
成長温度：８００℃〜１０５０℃
成長圧力：２．５×１０−２Ｐａ〜４．０×１０−２Ｐａ
膜厚    ：５０ｎｍ〜５００ｎｍ
【００３９】
ＳｉＣ層１４の上面に対して化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）処理を行う。ＣＭＰ処理は、例えばＳｉＣ層１４の上面のＲＭＳ粗さ（二乗平均平方根粗さ）が１２ｎｍ以下となるように行うことが好ましく、１０ｎｍ以下となるように行うことがより好ましく、５ｎｍ以下となるように行うことがさらに好ましい。例えば、ＳｉＣ層１４の上面の５μｍ×５μｍの範囲におけるＲＭＳ粗さが１２ｎｍ以下となるように行うことが好ましく、１０ｎｍ以下となるように行うことがより好ましく、５ｎｍ以下となるように行うことがさらに好ましい。なお、ＲＭＳ粗さとは、粗さ曲面において、その平均面の方向に基準面積だけ抜き取り、この抜き取り部分の平均面から測定曲面までの偏差の二乗を平均した値の平方根をいい、ＪＩＳ  Ｂ  ０６０１−２００１に規定するＲｑに相当する。また、ＣＭＰ処理に用いるスラリーは、ＳｉＣをエッチングするような材料を用いることができる。
【００４０】
ＣＭＰ処理を行った後、ＳｉＣ層１４の上面に対して、水素（Ｈ２）を含むガスを用いて、５００℃〜１０００℃の温度で５分〜１５分の熱処理を行う（以下、水素熱処理と称す）。Ｈ２を含むガスは、例えば希ガス（ヘリウム、ネオン、アルゴンなど）及び窒素（Ｎ２）などの不活性ガスとＨ２ガスとの混合ガスを用いることができる。
【００４１】
水素熱処理を行った後、ＳｉＣ層１４の上面に対して、高真空中で、例えば約１２００℃〜１３００℃の温度の熱処理を行う。これにより、ＳｉＣ層１４の上面において、Ｓｉが昇華してＣだけが残存し、残存したＣが六員環に連なった構造となるグラフェン化が生じて、グラフェン層１６が形成される。このような製造工程を含んで、実施例１の基板１００が形成される。
【００４２】
ここで、ＳｉＣ層１４の上面に対してＣＭＰ処理と水素熱処理とを行うことの効果を調べた実験について説明する。実験に用いた基板１００は、次の製造方法によって作製した。まず、Ｓｉ基板１０の上面である（１１１）面に、ＭＯＶＰＥ法を用いて、以下に示す条件で、六方晶の結晶構造を有するＡｌＮ層からなる窒化物半導体層１２を結晶成長させた。
原料ガス：ＴＭＡ、ＮＨ３
成長温度：１１００℃
成長圧力：１００Ｔｏｒｒ（１３３ｈＰａ）
膜厚    ：１５０ｎｍ
【００４３】
窒化物半導体層１２の上面に、ＧＳＭＢＥ法を用いて、以下に示す条件で、立方晶の結晶構造を有するＳｉＣ層１４を結晶成長させた。
原料ガス：ＭＭＳ
成長温度：１０５０℃
成長圧力：２．５×１０−２Ｐａ
膜厚    ：１００ｎｍ
【００４４】
ここで、ＳｉＣ層１４を形成した直後の、ＳｉＣ層１４の上面を原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）によって観察した。図５は、ＳｉＣ層１４を形成した直後の、ＳｉＣ層１４の表面状態を示す図である。図５のように、ＳｉＣ層１４を形成した直後では、ＳｉＣ層１４の上面のラフネスが悪く、ＳｉＣ層１４の上面の５μｍ×５μｍの範囲におけるＲＭＳ粗さは１４ｎｍであった。
【００４５】
次に、ＳｉＣ層１４の上面に対してＣＭＰ処理を行った。ＣＭＰ処理は、１０ｎｍ〜５０ｎｍの大きさのアルカリ性のコロイダルシリカ（colloidal silicate alkaline slurry）を用い、研磨パッドへの押付け圧力を２ｋｇとして行った。この場合の、ＳｉＣに対するエッチングメカニズムは、以下のように示される。
ＳｉＣ＋２ＮａＯＨ＋２Ｏ２→Ｎａ２ＳｉＯ５＋ＣＯ２＋Ｈ２Ｏ
【００４６】
ＣＭＰ処理を行った後の、ＳｉＣ層１４の上面をＡＦＭによって観察した。図６は、ＣＭＰ処理を行った後の、ＳｉＣ層１４の表面状態を示す図である。図６のように、ＣＭＰ処理を行うことでＳｉＣ層１４の上面のラフネスが改善され、ＳｉＣ層１４の上面の５μｍ×５μｍの範囲におけるＲＭＳ粗さは４．７ｎｍであった。
【００４７】
次に、ＳｉＣ層１４の上面に対して水素熱処理を行った。水素熱処理は、アルゴン（Ａｒ）ガスにＨ２ガスを３％混合させた混合ガス雰囲気中で、Ｓｉ基板１０をセットしたチャンバー内をＲＦ加熱方式によって６００℃に加熱した状態を１０分間保持することで行った。
【００４８】
水素熱処理を行った後の、ＳｉＣ層１４の上面をＡＦＭによって観察した。図７は、水素熱処理を行った後の、ＳｉＣ層１４の表面状態を示す図である。図７のように、水素熱処理を行うことでＳｉＣ層１４の上面のラフネスがさらに改善されて、ＳｉＣ層１４の上面の５μｍ×５μｍの範囲におけるＲＭＳ粗さは３．７ｎｍであった。
【００４９】
このように、ＳｉＣ層１４の上面のＲＭＳ粗さは、ＣＭＰ処理を行うことによって改善し、水素熱処理を行うことによってさらに改善する結果となった。水素熱処理によって、ＳｉＣ層１４の上面のＲＭＳ粗さが改善したのは、以下の理由によるものと考えられる。図８は、水素熱処理で想定されるメカニズムを示す斜視図である。ＳｉＣ層１４に対して水素熱処理を行うことで、以下のように、ＳｉＣはＳｉＨ４とＣＨ４とに分解される。
ＳｉＣ＋４Ｈ２→ＳｉＨ４＋ＣＨ４
図８のように、ＳｉＨ４とＣＨ４の一部は蒸発するが（図８中の破線矢印）、他の一部はＳｉＣ層１４の上面を流動する（図８中の実線矢印）と考えられる。ＳｉＣ層１４の上面を流動するＳｉＨ４とＣＨ４によって、ＳｉＣ層１４の上面に形成された結晶同士の間隙が埋められ、その結果、ＲＭＳ粗さが改善したものと考えられる。
【００５０】
ＣＭＰ処理した後と、ＣＭＰ処理後にさらに水素処理をした後での、ＳｉＣ層１４の上面を走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）で観察した図を図９（ａ）及び図９（ｂ）に示す。図９（ａ）は、ＣＭＰ処理後のＳｉＣ層１４上面のＳＥＭ像であり、図９（ｂ）は、ＣＭＰ処理後にさらに水素熱処理をした後のＳｉＣ層１４上面のＳＥＭ像である。図９（ａ）及び図９（ｂ）のＳＥＭ像から、ＳｉＣ層１４の上面に対して水素熱処理を行うことで、ＳｉＣ層１４の上面に形成された結晶同士の間隙が埋められ、表面欠陥が減少していることが確認できる。
【００５１】
ＳｉＣ層１４の上面に対して水素熱処理を行った後、１．０×１０−８Ｐａ〜１．０×１０−９Ｐａの高真空中で、Ｓｉ基板１０を１２００℃に昇温させて数秒経過させ、その後、８００℃に降温させることを３回〜５回程度繰り返して、ＳｉＣ層１４の上面の異物及び水分を除去する表面クリーニングを行った。その後、ＳｉＣ層１４の上面に対して１２５０℃で１０分間の熱処理を行い、ＳｉＣ層１４の上面をグラフェン化させて、グラフェン層１６を形成した。
【００５２】
上記方法で作製した基板１００に備わるグラフェン層１６の膜質を、ラマン分光法を用いて評価した。グラフェン層１６の膜質は、グラフェン層１６に対するラマン分光法におけるＧバンドに対するＤバンドの強度比であるＤ／Ｇの値で評価することができる。つまり、ラマン分光法における１５９０ｃｍ−１付近のピーク強度Ｇに対する１３５０ｃｍ−１付近のピーク強度Ｄの比であるＤ／Ｇの値で評価することができる。グラフェン層１６のグレインの端部分に起因するスペクトルがＤバンドで、中央部分に起因するスペクトルがＧバンドであることから、グレインサイズが大きくなるとＤ／Ｇの値は小さくなる。したがって、Ｄ／Ｇの値が小さいほど、グラフェン層１６の膜質が良好であることが言える。ここで、比較のために、ＳｉＣ層の上面に対してＣＭＰ処理及び水素熱処理を行わない点を除いて、上記方法と同じ方法で作製した比較例１、及び、ＳｉＣ層の上面に対して水素熱処理を行わない点を除いて、上記方法と同じ方法で作製した比較例２の基板に備わるグラフェン層の膜質をラマン分光法を用いて評価した。なお、ラマン分光法による評価は、室温の状態で、２．４１ｅＶのレーザ光を用いて行った。
【００５３】
図１０（ａ）は、実施例１の基板１００に備わるグラフェン層１６に対するラマン分光法の測定結果であり、図１０（ｂ）は、比較例１の基板に備わるグラフェン層に対するラマン分光法の測定結果であり、図１０（ｃ）は、比較例２の基板に備わるグラフェン層に対するラマン分光法の測定結果である。図１０（ｂ）のように、ＣＭＰ処理及び水素熱処理を行わない比較例１では、グラフェン層のＤ／Ｇの値は１．０３であった。図１０（ｃ）のように、ＣＭＰ処理のみ行い、水素熱処理を行わない比較例２では、グラフェン層のＤ／Ｇの値は０．８０となり、比較例１に対して、グラフェン層の膜質が向上した。図１０（ａ）のように、ＣＭＰ処理と水素熱処理を行った実施例１では、グラフェン層１６のＤ／Ｇの値は０．２４となり、グラフェン層１６の膜質が格段に向上した。
【００５４】
実施例１によれば、Ｓｉ基板１０上に形成したＳｉＣ層１４の上面に対してＨ２を含むガスを用いて熱処理を行い、その後に、ＳｉＣ層１４の上面にグラフェン層１６を形成する。これにより、ＳｉＣ層１４の上面の平坦性を向上させることができ、その結果、良好な膜質を有するグラフェン層１６を得ることができる。例えば、図１０（ａ）のように、ラマン分光法におけるＤ／Ｇの値が０．９以下のグラフェン層１６を得ることができる。また、上記製造工程を含んで基板１００を形成することで、ラマン分光法におけるＤ／Ｇの値が０．７以下のグラフェン層１６を得ることも可能であり、０．５以下のグラフェン層１６を得ることも可能であり、０．４以下のグラフェン層１６を得ることも可能である。
【００５５】
実施例１では、ＳｉＣ層１４の上面に対して、ＣＭＰ処理を行った後に、Ｈ２を含むガスを用いた熱処理を行う場合を例に説明したが、ＣＭＰ処理を行わずに、Ｈ２を含むガスを用いた熱処理を行う場合でもよい。しかしながら、ＳｉＣ層１４の平坦性をより向上させ、グラフェン層１６の膜質をより良好とするために、Ｈ２を含むガスを用いた熱処理は、ＣＭＰ処理を行ったあとに行うことが好ましい。
【００５６】
Ｈ２を含むガスを用いた熱処理は、Ｈ２ガスと不活性ガスとの混合ガスを用いた熱処理を用いることが好ましく、５００℃以上且つ１０００℃以下の温度で行うことが好ましい。５００℃よりも低い温度であると、ＳｉＨ４とＣＨ４がＳｉＣ層１４の上面を流動せず、ＳｉＣ層１４の上面のＲＭＳ粗さを改善するのが難しいためである。１０００℃よりも高い温度であると、ＳｉＣ層１４の上面に対するエッチングが優勢になってしまい、ＳｉＣ層１４の上面のＲＭＡ粗さの改善が難しくなるためである。したがって、このようなことを踏まえると、Ｈ２を含むガスを用いた熱処理は、５５０℃以上且つ９００℃以下で行うことがより好ましく、６００℃以上且つ８００℃以下で行うことがさらに好ましい。
【００５７】
図１のように、Ｓｉ基板１０の上面に窒化物半導体層１２を形成し、窒化物半導体層１２の上面にＳｉＣ層１４を形成することが好ましい。図３で説明したように、Ｓｉ基板１０の上面に窒化物半導体層１２を設け、ＳｉＣ層１４を窒化物半導体層１２の上面に設けることで、ＳｉＣ層１４の結晶性を良好にすることができるためである。ＳｉＣ層１４の結晶性が良好になると、ＳｉＣ層１４の上面に形成されるグラフェン層１６の膜質を向上させることができる。このことについて、窒化物半導体層１２が設けられていない点を除いて、比較例１の基板と同じ方法で作製した比較例３の基板に備わるグラフェン層の膜質をラマン分光法を用いて評価した実験結果によって説明する。
【００５８】
図１１は、比較例３の基板に備わるグラフェン層に対するラマン分光法の測定結果である。図１１のように、比較例３の基板に備わるグラフェン層のＤ／Ｇの値は１．１８である。図１０（ｂ）のように、Ｓｉ基板とＳｉＣ層との間にＡｌＮ層からなる窒化物半導体層を設けた比較例１の基板に備わるグラフェン層のＤ／Ｇの値は１．０３であったことから、窒化物半導体層を設けることで、グラフェン層の膜質が向上することが分かる。
【００５９】
また、実施例１では、ＳｉＣ層１４に対して熱処理を行うことで、グラフェン層１６を形成しているが、これは、上述したように、熱処理によってＳｉが昇華されて、残存したＣがグラフェン化することで形成されるものである。この場合に、Ｓｉ基板１０上にＳｉＣ層１４を直接形成した場合では、熱処理によってＳｉ基板１０のＳｉがＳｉＣ層１４に拡散され、その結果、グラフェン化が阻害され、良好な膜質のグラフェン層１６を形成することが難しくなると考えられる。一方、実施例１のように、Ｓｉ基板１０とＳｉＣ層１４との間に窒化物半導体層１２が形成されている場合では、窒化物半導体層１２によって、Ｓｉ基板１０のＳｉの拡散が抑制される。したがって、このような観点からも、Ｓｉ基板１０とＳｉＣ層１４との間に窒化物半導体層１２を設けることが好ましい。なお、Ｓｉ基板１０のＳｉの拡散を抑制する点からは、Ｓｉ基板１０とＳｉＣ層１４との間に、例えば酸化膜層を形成することも考えられる。しかしながら、この場合、ＳｉＣ層１４に対する熱処理において、酸化膜層の酸素（Ｏ）がＣと反応して、良好な膜質のグラフェン層１６の形成が難しくなると考えられる。したがって、Ｓｉ基板１０とＳｉＣ層１４との間の層は、窒化物半導体層１２であることが好ましい。
【００６０】
窒化物半導体層１２は、表１に示したＡｌＮ層やＧａＮ層以外の層、例えばＡｌＧａＮ層、ＩｎＮ層、ＩｎＧａＮ層、ＩｎＡｌＧａＮ層等の層の場合でもよい。窒化物半導体層１２は、ＩＩＩ−Ｖ族窒化物半導体層である場合が好ましく、ＳｉＣ層１４に加わる格子歪みをより小さくする観点から、ＡｌＮ層である場合がより好ましい。
【００６１】
グラフェン層１６を、ＳｉＣ層１４の上面に対して熱処理を行うことで形成する場合を例に示したが、その他の方法によって形成してもよい。例えば、Ｃを含む気体又は固体を原料としたＧＳＭＢＥ法又はＭＢＥ法を用い、ＳｉＣ層１４の上面の結晶をテンプレートとしてグラフェン層１６を形成してもよい。原料としては、例えばメタン、エタン、プロパン、フラーレンなどが挙げられる。
【実施例２】
【００６２】
実施例２は、実施例１の基板１００を備えた電子装置の例である。図１２は、実施例２に係る電子装置を示す断面図である。実施例２では、電子装置として電界効果トランジスタの場合を例に説明する。図１２のように、実施例２の電子装置２００は、実施例１の基板１００に備わるグラフェン層１６上に、ゲート絶縁膜２０を介して、ゲート電極２２が設けられている。ゲート絶縁膜２０は、例えばグラフェン層１６側から膜厚５ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）層と膜厚３０ｎｍの酸化シリコン（ＳｉＯ２）層とが積層された絶縁膜である。Ａｌ２Ｏ３層は、例えばアルミニウム（Ａｌ）を蒸着法を用いて堆積した後、自然酸化させることで形成できる。ＳｉＯ２層は、例えばプラズマ化学気相成長（プラズマＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）法を用いて形成できる。ゲート電極２２は、例えばゲート絶縁膜２０側からチタン（Ｔｉ）と金（Ａｕ）が積層された金属膜である。
【００６３】
ゲート電極２２の両側には、グラフェン層１６上に、ソース電極２４とドレイン電極２６とが設けられている。ソース電極２４とドレイン電極２６とは、例えば膜厚１５ｎｍのニッケル（Ｎｉ）からなる金属膜である。ゲート電極２２、ソース電極２４、及びドレイン電極２６は、例えば蒸着法を用いて形成できる。ゲート電極２２下であって、ソース電極２４とドレイン電極２６との間のグラフェン層１６にチャネル２８が形成される。ソース電極２４上にはソースパッド３０が設けられ、ドレイン電極２６上にはドレインパッド３２が設けられている。ソースパッド３０及びドレインパッド３２は、例えば電極側からＴｉとＡｕが積層された金属膜である。ソースパッド３０及びドレインパッド３２も、例えば蒸着法を用いて形成できる。
【００６４】
実施例２の電子装置２００は、実施例１の基板１００に備わるグラフェン層１６上にゲート電極２２が設けられ、ゲート電極２２を挟んでソース電極２４とドレイン電極２６とが設けられた電界効果トランジスタであり、ゲート電極２２下のグラフェン層１６にチャネル２８が形成される。実施例１の基板１００に備わるグラフェン層１６の膜質は良好であることから、実施例２の電子装置２００は、良好な特性を得ることができる。
【００６５】
次に、実施例２の電子装置２００に生じるリーク電流について説明する。まず、窒化物半導体層１２にＡｌＮ層を用いた場合を考え、ＡｌＮ層の絶縁性を評価した実験について説明する。実験には、Ｓｉ基板上に厚さ１５０ｎｍのＡｌＮ層を形成した基板を用い、ＡｌＮ層の上面に５０μｍ×５０μｍの大きさの２つのパッドを１０μｍ間隔で配置し、パッド間に流れる電流を測定することで、ＡｌＮ層の絶縁性を評価した。
【００６６】
図１３は、ＡｌＮ層の絶縁性を評価した実験結果である。図１３の横軸は、パッド間の電圧であり、縦軸はパッド間を流れた電流である。図１３のように、パッド間に−４Ｖ〜＋４Ｖの電圧を印加した場合に、パッド間を流れた電流は、ほぼ測定限界以下の約１．０×１０−１０Ａ／ｍｍ〜１．０×１０−１２Ａ／ｍｍ程度であった。つまり、ＡｌＮ層は、少なくとも１．０×１０１２Ω／ｓｑ．以上の高抵抗であることが確認できた。
【００６７】
次に、実施例２に備わる基板１００において、ＳｉＣ層１４からＳｉ基板１０に流れる電流をシミュレーションにより計算した。シミュレーションは、厚さ１μｍのＳｉ基板１０上に、厚さ１２０ｎｍのＡｌＮ層からなる窒化物半導体層１２と厚さ１００ｎｍのＳｉＣ層１４とが順に積層されているとした。そして、Ｓｉ基板１０の下面とＳｉＣ層１４の上面とに、５０μｍ×５０μｍの大きさのパッドを設けて、パッド間に流れる電流を計算することで行った。また、比較のために、窒化物半導体層が設けられず、厚さ１μｍのＳｉ基板上に厚さ１００ｎｍのＳｉＣ層が設けられた構造の比較例４に対しても、同様な方法によって電流を計算するシミュレーションを行った。
【００６８】
図１４は、ＳｉＣ層からＳｉ基板に流れる電流を計算したシミュレーション結果である。図１４の横軸は、パッド間の電圧であり、縦軸はパッド間を流れた電流である。図１４中の実線は実施例２のシミュレーション結果であり、破線は比較例４のシミュレーション結果である。
【００６９】
図１４のように、実施例２は、比較例４と比べて、ＳｉＣ層１４からＳｉ基板１０へ流れる電流が低減された結果が得られた。これは、Ｓｉ基板１０とＳｉＣ層１４との間に設けられた窒化物半導体層１２は、表１のように、バンドギャップエネルギーが大きい（例えばＡｌＮ層：６．２ｅＶ、ＧａＮ層：３．３９）。このために、電流経路にポテンシャル障壁が形成されることによって、ＳｉＣ層１４からＳｉ基板１０に流れる電流が減少したものと考えられる。
【００７０】
このように、Ｓｉ基板１０とＳｉＣ層１４との間に窒化物半導体層１２を形成することで、ＳｉＣ層１４の上面のグラフェン層１６の膜質を良好にでき、電子装置２００の特性を良好にできることに加え、リーク電流を低減できる効果も得られることが分かる。
【００７１】
実施例２では、実施例１の基板１００を備えた電界効果トランジスタの場合を例に説明したが、その他の電子デバイス、光デバイス、センサデバイスなどの電子装置の場合でもよい。
【００７２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００７３】
１０  Ｓｉ基板
１２  窒化物半導体層
１４  ＳｉＣ層
１６  グラフェン層
２０  ゲート絶縁膜
２２  ゲート電極
２４  ソース電極
２６  ドレイン電極
２８  チャネル
３０  ソースパッド
３２  ドレインパッド
１００  基板
２００  電子装置
【図１】
2014240173.tif 000004
【図２】
2014240173.tif 000005
【図３】
2014240173.tif 000006
【図４】
2014240173.tif 000007
【図５】
2014240173.tif 000008
【図６】
2014240173.tif 000009
【図７】
2014240173.tif 000010
【図８】
2014240173.tif 000011
【図９】
2014240173.tif 000012
【図１０】
2014240173.tif 000013
【図１１】
2014240173.tif 000014
【図１２】
2014240173.tif 000015
【図１３】
2014240173.tif 000016
【図１４】
2014240173.tif 000017